Timing Analyzer report for proyect2
Fri May 24 15:18:24 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'elimina_rebote:inst3|state.valid'
 14. Slow 1200mV 85C Model Setup: 'cont_4:inst1|clk_o'
 15. Slow 1200mV 85C Model Hold: 'elimina_rebote:inst3|state.valid'
 16. Slow 1200mV 85C Model Hold: 'CLK'
 17. Slow 1200mV 85C Model Hold: 'cont_4:inst1|clk_o'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLK'
 26. Slow 1200mV 0C Model Setup: 'elimina_rebote:inst3|state.valid'
 27. Slow 1200mV 0C Model Setup: 'cont_4:inst1|clk_o'
 28. Slow 1200mV 0C Model Hold: 'elimina_rebote:inst3|state.valid'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Hold: 'cont_4:inst1|clk_o'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'CLK'
 38. Fast 1200mV 0C Model Setup: 'elimina_rebote:inst3|state.valid'
 39. Fast 1200mV 0C Model Setup: 'cont_4:inst1|clk_o'
 40. Fast 1200mV 0C Model Hold: 'elimina_rebote:inst3|state.valid'
 41. Fast 1200mV 0C Model Hold: 'CLK'
 42. Fast 1200mV 0C Model Hold: 'cont_4:inst1|clk_o'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; proyect2                                               ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C6                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; CLK                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                              ;
; cont_4:inst1|clk_o               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cont_4:inst1|clk_o }               ;
; elimina_rebote:inst3|state.valid ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { elimina_rebote:inst3|state.valid } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                 ;
+------------+-----------------+--------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                           ;
+------------+-----------------+--------------------+------------------------------------------------+
; 240.44 MHz ; 240.44 MHz      ; CLK                ;                                                ;
; 831.95 MHz ; 500.0 MHz       ; cont_4:inst1|clk_o ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                       ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -3.159 ; -85.634       ;
; elimina_rebote:inst3|state.valid ; -0.598 ; -1.801        ;
; cont_4:inst1|clk_o               ; -0.202 ; -0.698        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; elimina_rebote:inst3|state.valid ; 0.115 ; 0.000         ;
; CLK                              ; 0.357 ; 0.000         ;
; cont_4:inst1|clk_o               ; 0.358 ; 0.000         ;
+----------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary         ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -3.000 ; -54.000       ;
; cont_4:inst1|clk_o               ; -1.000 ; -4.000        ;
; elimina_rebote:inst3|state.valid ; 0.354  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.159 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.092      ;
; -3.079 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 4.012      ;
; -2.964 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.897      ;
; -2.930 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.863      ;
; -2.685 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.618      ;
; -2.644 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.577      ;
; -2.484 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.417      ;
; -2.480 ; elimina_rebote:inst3|cuenta_2[4]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.413      ;
; -2.466 ; elimina_rebote:inst3|cuenta_2[5]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.399      ;
; -2.464 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.396      ;
; -2.464 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.396      ;
; -2.430 ; cont_4:inst1|\divisor:cuenta_i[7]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.362      ;
; -2.416 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.349      ;
; -2.416 ; cont_4:inst1|\divisor:cuenta_i[6]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.349      ;
; -2.412 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.345      ;
; -2.384 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.316      ;
; -2.384 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.316      ;
; -2.376 ; cont_4:inst1|\divisor:cuenta_i[8]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.309      ;
; -2.336 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.269      ;
; -2.332 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.265      ;
; -2.312 ; cont_4:inst1|\divisor:cuenta_i[11] ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.245      ;
; -2.288 ; elimina_rebote:inst3|cuenta_2[13]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.198      ;
; -2.272 ; elimina_rebote:inst3|cuenta_2[0]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.085     ; 3.182      ;
; -2.269 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.201      ;
; -2.269 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.201      ;
; -2.263 ; cont_4:inst1|\divisor:cuenta_i[9]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.195      ;
; -2.240 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.425     ; 2.810      ;
; -2.237 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.425     ; 2.807      ;
; -2.235 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.167      ;
; -2.235 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.167      ;
; -2.221 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.154      ;
; -2.217 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.150      ;
; -2.207 ; cont_4:inst1|\divisor:cuenta_i[10] ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.140      ;
; -2.187 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.120      ;
; -2.183 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.116      ;
; -2.175 ; elimina_rebote:inst3|cuenta_2[2]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.108      ;
; -2.173 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.106      ;
; -2.128 ; elimina_rebote:inst3|cuenta_2[10]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.061      ;
; -2.093 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 3.026      ;
; -2.086 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.425     ; 2.656      ;
; -2.044 ; elimina_rebote:inst3|cuenta_2[12]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.977      ;
; -2.011 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.943      ;
; -2.008 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.940      ;
; -1.992 ; elimina_rebote:inst3|cuenta_2[8]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 2.901      ;
; -1.990 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.922      ;
; -1.990 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.922      ;
; -1.982 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[13]     ; CLK          ; CLK         ; 1.000        ; -0.425     ; 2.552      ;
; -1.980 ; elimina_rebote:inst3|cuenta[1]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.913      ;
; -1.978 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.911      ;
; -1.977 ; elimina_rebote:inst3|cuenta[1]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.910      ;
; -1.957 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|state.debounce ; CLK          ; CLK         ; 1.000        ; -0.413     ; 2.539      ;
; -1.951 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[7]      ; CLK          ; CLK         ; 1.000        ; -0.425     ; 2.521      ;
; -1.951 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[3]      ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.869      ;
; -1.949 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.881      ;
; -1.949 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.881      ;
; -1.944 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.877      ;
; -1.942 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.875      ;
; -1.940 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.873      ;
; -1.938 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.871      ;
; -1.927 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[12]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.859      ;
; -1.901 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.834      ;
; -1.899 ; elimina_rebote:inst3|cuenta[0]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.832      ;
; -1.897 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.830      ;
; -1.896 ; elimina_rebote:inst3|cuenta[0]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.829      ;
; -1.886 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[6]    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.818      ;
; -1.883 ; cont_4:inst1|\divisor:cuenta_i[11] ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.816      ;
; -1.874 ; elimina_rebote:inst3|cuenta[6]     ; elimina_rebote:inst3|state.debounce ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.819      ;
; -1.868 ; elimina_rebote:inst3|cuenta[6]     ; elimina_rebote:inst3|cuenta[3]      ; CLK          ; CLK         ; 1.000        ; 0.286      ; 3.149      ;
; -1.860 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.793      ;
; -1.857 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.853 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[7]    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.785      ;
; -1.849 ; elimina_rebote:inst3|cuenta_2[9]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.086     ; 2.758      ;
; -1.846 ; cont_4:inst1|\divisor:cuenta_i[7]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.778      ;
; -1.840 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[14]     ; CLK          ; CLK         ; 1.000        ; -0.424     ; 2.411      ;
; -1.836 ; elimina_rebote:inst3|cuenta[0]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.769      ;
; -1.835 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[15]     ; CLK          ; CLK         ; 1.000        ; -0.424     ; 2.406      ;
; -1.835 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|cuenta_2[12]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.767      ;
; -1.830 ; elimina_rebote:inst3|cuenta_2[7]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.763      ;
; -1.827 ; cont_4:inst1|\divisor:cuenta_i[7]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.759      ;
; -1.826 ; elimina_rebote:inst3|cuenta[1]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.759      ;
; -1.814 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[10]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.746      ;
; -1.801 ; elimina_rebote:inst3|cuenta[4]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.734      ;
; -1.798 ; elimina_rebote:inst3|cuenta[4]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.731      ;
; -1.794 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|cuenta_2[6]    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.726      ;
; -1.785 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[11]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.717      ;
; -1.785 ; elimina_rebote:inst3|cuenta[2]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.718      ;
; -1.782 ; elimina_rebote:inst3|cuenta[2]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.715      ;
; -1.773 ; cont_4:inst1|\divisor:cuenta_i[8]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.706      ;
; -1.771 ; elimina_rebote:inst3|cuenta_2[13]  ; elimina_rebote:inst3|state.idle     ; CLK          ; CLK         ; 1.000        ; -0.085     ; 2.681      ;
; -1.771 ; elimina_rebote:inst3|cuenta_2[11]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.704      ;
; -1.769 ; cont_4:inst1|\divisor:cuenta_i[6]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.702      ;
; -1.769 ; elimina_rebote:inst3|cuenta_2[4]   ; elimina_rebote:inst3|cuenta_2[7]    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.701      ;
; -1.766 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[13]   ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.720      ;
; -1.766 ; cont_4:inst1|\divisor:cuenta_i[9]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.698      ;
; -1.765 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[5]    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.697      ;
; -1.761 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|cuenta_2[7]    ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.693      ;
; -1.759 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.692      ;
; -1.755 ; elimina_rebote:inst3|cuenta[4]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.688      ;
; -1.753 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[13]     ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.685      ;
; -1.751 ; elimina_rebote:inst3|cuenta[5]     ; elimina_rebote:inst3|state.debounce ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.696      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'elimina_rebote:inst3|state.valid'                                                                                                      ;
+--------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node             ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; -0.598 ; cont_4:inst1|\contador_4:cuenta_i[1] ; BCD:inst|num_int[1] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.471      ; 0.788      ;
; -0.453 ; cont_4:inst1|\contador_4:cuenta_i[3] ; BCD:inst|num_int[3] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.602      ; 0.660      ;
; -0.430 ; cont_4:inst1|\contador_4:cuenta_i[0] ; BCD:inst|num_int[0] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.604      ; 0.647      ;
; -0.320 ; cont_4:inst1|\contador_4:cuenta_i[2] ; BCD:inst|num_int[2] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.681      ; 0.645      ;
+--------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cont_4:inst1|clk_o'                                                                                                                       ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.202 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 1.135      ;
; -0.167 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 1.100      ;
; -0.165 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 1.098      ;
; -0.164 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 1.097      ;
; -0.082 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 1.015      ;
; -0.065 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.998      ;
; -0.058 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.991      ;
; -0.031 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.964      ;
; 0.077  ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.856      ;
; 0.103  ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[3] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.199      ; 1.081      ;
; 0.103  ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[2] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.199      ; 1.081      ;
; 0.103  ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[1] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.199      ; 1.081      ;
; 0.103  ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[0] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.199      ; 1.081      ;
; 0.190  ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.743      ;
; 0.194  ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.739      ;
; 0.194  ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.739      ;
; 0.274  ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.062     ; 0.659      ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'elimina_rebote:inst3|state.valid'                                                                                                      ;
+-------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node             ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; 0.115 ; cont_4:inst1|\contador_4:cuenta_i[2] ; BCD:inst|num_int[2] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.937      ; 0.572      ;
; 0.218 ; cont_4:inst1|\contador_4:cuenta_i[0] ; BCD:inst|num_int[0] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.836      ; 0.574      ;
; 0.233 ; cont_4:inst1|\contador_4:cuenta_i[3] ; BCD:inst|num_int[3] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.834      ; 0.587      ;
; 0.462 ; cont_4:inst1|\contador_4:cuenta_i[1] ; BCD:inst|num_int[1] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.698      ; 0.680      ;
+-------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                            ;
+-------+--------------------------------------+-------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.357 ; elimina_rebote:inst3|state.debounce  ; elimina_rebote:inst3|state.debounce ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.368 ; cont_4:inst1|clk_o                   ; cont_4:inst1|clk_o                  ; cont_4:inst1|clk_o               ; CLK         ; 0.000        ; 2.011      ; 2.765      ;
; 0.476 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|state.valid    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.013      ; 2.875      ;
; 0.548 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 0.768      ;
; 0.548 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[1]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 0.768      ;
; 0.550 ; cont_4:inst1|\divisor:cuenta_i[6]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 0.770      ;
; 0.550 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[2]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 0.770      ;
; 0.552 ; cont_4:inst1|\divisor:cuenta_i[5]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 0.772      ;
; 0.570 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[0]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 0.790      ;
; 0.624 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|state.idle     ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.013      ; 3.023      ;
; 0.685 ; cont_4:inst1|\divisor:cuenta_i[10]   ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 0.905      ;
; 0.702 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[1]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.012      ; 3.100      ;
; 0.702 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[11]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.012      ; 3.100      ;
; 0.702 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[10]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.012      ; 3.100      ;
; 0.702 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[2]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.012      ; 3.100      ;
; 0.702 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[3]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.012      ; 3.100      ;
; 0.702 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[5]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.012      ; 3.100      ;
; 0.702 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[4]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.012      ; 3.100      ;
; 0.702 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[12]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.012      ; 3.100      ;
; 0.702 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[6]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.012      ; 3.100      ;
; 0.702 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[7]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.012      ; 3.100      ;
; 0.733 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[0]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.035      ; 3.154      ;
; 0.733 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[13]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.035      ; 3.154      ;
; 0.764 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[9]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.036      ; 3.186      ;
; 0.764 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[8]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 2.036      ; 3.186      ;
; 0.780 ; elimina_rebote:inst3|cuenta_2[13]    ; elimina_rebote:inst3|cuenta_2[13]   ; CLK                              ; CLK         ; 0.000        ; 0.064      ; 1.001      ;
; 0.822 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[2]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.042      ;
; 0.824 ; cont_4:inst1|\divisor:cuenta_i[5]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.044      ;
; 0.837 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[1]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.057      ;
; 0.837 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.057      ;
; 0.838 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.058      ;
; 0.839 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[2]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.059      ;
; 0.839 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.059      ;
; 0.840 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.060      ;
; 0.841 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.061      ;
; 0.856 ; cont_4:inst1|\divisor:cuenta_i[11]   ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.076      ;
; 0.859 ; elimina_rebote:inst3|cuenta[5]       ; elimina_rebote:inst3|cuenta[5]      ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.079      ;
; 0.861 ; elimina_rebote:inst3|cuenta[15]      ; elimina_rebote:inst3|cuenta[15]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.081      ;
; 0.863 ; elimina_rebote:inst3|cuenta[14]      ; elimina_rebote:inst3|cuenta[14]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.083      ;
; 0.865 ; elimina_rebote:inst3|cuenta[9]       ; elimina_rebote:inst3|cuenta[9]      ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.085      ;
; 0.865 ; elimina_rebote:inst3|cuenta[12]      ; elimina_rebote:inst3|cuenta[12]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.085      ;
; 0.866 ; elimina_rebote:inst3|cuenta[10]      ; elimina_rebote:inst3|cuenta[10]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.086      ;
; 0.899 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[12]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.119      ;
; 0.903 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[5]    ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.123      ;
; 0.904 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[11]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.124      ;
; 0.907 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[1]    ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.127      ;
; 0.909 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[6]    ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.129      ;
; 0.909 ; cont_4:inst1|clk_o                   ; cont_4:inst1|clk_o                  ; cont_4:inst1|clk_o               ; CLK         ; -0.500       ; 2.011      ; 2.806      ;
; 0.913 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[7]    ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.133      ;
; 0.929 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[0]    ; CLK                              ; CLK         ; 0.000        ; 0.086      ; 1.172      ;
; 0.934 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.154      ;
; 0.936 ; cont_4:inst1|\divisor:cuenta_i[8]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.156      ;
; 0.938 ; cont_4:inst1|\divisor:cuenta_i[8]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.158      ;
; 0.949 ; cont_4:inst1|\contador_4:cuenta_i[0] ; elimina_rebote:inst3|state.valid    ; cont_4:inst1|clk_o               ; CLK         ; 0.000        ; -0.199     ; 0.937      ;
; 0.950 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.170      ;
; 0.951 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.171      ;
; 0.951 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.171      ;
; 0.953 ; cont_4:inst1|\divisor:cuenta_i[6]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.173      ;
; 0.967 ; elimina_rebote:inst3|cuenta[8]       ; elimina_rebote:inst3|cuenta[8]      ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.187      ;
; 0.967 ; elimina_rebote:inst3|cuenta[18]      ; elimina_rebote:inst3|cuenta[18]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.187      ;
; 0.968 ; elimina_rebote:inst3|cuenta[11]      ; elimina_rebote:inst3|cuenta[11]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.188      ;
; 0.969 ; elimina_rebote:inst3|cuenta[6]       ; elimina_rebote:inst3|cuenta[6]      ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.189      ;
; 0.974 ; cont_4:inst1|\divisor:cuenta_i[10]   ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.194      ;
; 0.995 ; elimina_rebote:inst3|cuenta[0]       ; elimina_rebote:inst3|cuenta[0]      ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.215      ;
; 0.998 ; elimina_rebote:inst3|state.debounce  ; elimina_rebote:inst3|state.verif    ; CLK                              ; CLK         ; 0.000        ; 0.051      ; 1.206      ;
; 1.000 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[1]    ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.220      ;
; 1.004 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[2]    ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.224      ;
; 1.007 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[3]    ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.227      ;
; 1.009 ; cont_4:inst1|\divisor:cuenta_i[9]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.062      ; 1.228      ;
; 1.011 ; cont_4:inst1|\divisor:cuenta_i[9]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.062      ; 1.230      ;
; 1.040 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[3]    ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.260      ;
; 1.044 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.264      ;
; 1.046 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.266      ;
; 1.047 ; cont_4:inst1|\divisor:cuenta_i[12]   ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK                              ; CLK         ; 0.000        ; 0.062      ; 1.266      ;
; 1.048 ; cont_4:inst1|\divisor:cuenta_i[12]   ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK                              ; CLK         ; 0.000        ; 0.062      ; 1.267      ;
; 1.048 ; cont_4:inst1|\divisor:cuenta_i[5]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.268      ;
; 1.048 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[2]    ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.268      ;
; 1.048 ; cont_4:inst1|\contador_4:cuenta_i[1] ; elimina_rebote:inst3|state.valid    ; cont_4:inst1|clk_o               ; CLK         ; 0.000        ; -0.199     ; 1.036      ;
; 1.061 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.281      ;
; 1.062 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[0]    ; CLK                              ; CLK         ; 0.000        ; 0.086      ; 1.305      ;
; 1.063 ; cont_4:inst1|\divisor:cuenta_i[6]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.283      ;
; 1.063 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.283      ;
; 1.063 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.283      ;
; 1.064 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.284      ;
; 1.083 ; elimina_rebote:inst3|cuenta_2[0]     ; elimina_rebote:inst3|cuenta_2[0]    ; CLK                              ; CLK         ; 0.000        ; 0.064      ; 1.304      ;
; 1.086 ; cont_4:inst1|\divisor:cuenta_i[7]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.062      ; 1.305      ;
; 1.087 ; elimina_rebote:inst3|cuenta[2]       ; elimina_rebote:inst3|cuenta[2]      ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.307      ;
; 1.087 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|state.valid    ; elimina_rebote:inst3|state.valid ; CLK         ; -0.500       ; 2.013      ; 2.986      ;
; 1.088 ; cont_4:inst1|\divisor:cuenta_i[7]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.062      ; 1.307      ;
; 1.109 ; elimina_rebote:inst3|cuenta_2[8]     ; elimina_rebote:inst3|cuenta_2[8]    ; CLK                              ; CLK         ; 0.000        ; 0.064      ; 1.330      ;
; 1.121 ; elimina_rebote:inst3|cuenta[17]      ; elimina_rebote:inst3|cuenta[17]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.341      ;
; 1.135 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|state.idle     ; CLK                              ; CLK         ; 0.000        ; 0.064      ; 1.356      ;
; 1.136 ; elimina_rebote:inst3|cuenta_2[9]     ; elimina_rebote:inst3|cuenta_2[9]    ; CLK                              ; CLK         ; 0.000        ; 0.064      ; 1.357      ;
; 1.138 ; elimina_rebote:inst3|cuenta[8]       ; elimina_rebote:inst3|cuenta[9]      ; CLK                              ; CLK         ; 0.000        ; 0.065      ; 1.360      ;
; 1.138 ; elimina_rebote:inst3|cuenta[11]      ; elimina_rebote:inst3|cuenta[12]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.358      ;
; 1.139 ; elimina_rebote:inst3|cuenta[9]       ; elimina_rebote:inst3|cuenta[10]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.359      ;
; 1.149 ; elimina_rebote:inst3|cuenta[14]      ; elimina_rebote:inst3|cuenta[15]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.369      ;
; 1.155 ; elimina_rebote:inst3|cuenta[12]      ; elimina_rebote:inst3|cuenta[14]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.375      ;
; 1.157 ; elimina_rebote:inst3|cuenta[10]      ; elimina_rebote:inst3|cuenta[12]     ; CLK                              ; CLK         ; 0.000        ; 0.063      ; 1.377      ;
+-------+--------------------------------------+-------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cont_4:inst1|clk_o'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.358 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.580      ;
; 0.410 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.629      ;
; 0.411 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.630      ;
; 0.412 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.631      ;
; 0.532 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[3] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.384      ; 1.103      ;
; 0.532 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[2] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.384      ; 1.103      ;
; 0.532 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[1] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.384      ; 1.103      ;
; 0.532 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[0] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.384      ; 1.103      ;
; 0.536 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.755      ;
; 0.601 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.820      ;
; 0.630 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.849      ;
; 0.646 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.865      ;
; 0.679 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.898      ;
; 0.721 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.940      ;
; 0.722 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.941      ;
; 0.755 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 0.974      ;
; 0.820 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.062      ; 1.039      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                 ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note                                                          ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
; 268.96 MHz ; 250.0 MHz       ; CLK                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 931.1 MHz  ; 500.0 MHz       ; cont_4:inst1|clk_o ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -2.718 ; -71.050       ;
; elimina_rebote:inst3|state.valid ; -0.518 ; -1.546        ;
; cont_4:inst1|clk_o               ; -0.074 ; -0.172        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                        ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; elimina_rebote:inst3|state.valid ; 0.202 ; 0.000         ;
; CLK                              ; 0.311 ; 0.000         ;
; cont_4:inst1|clk_o               ; 0.312 ; 0.000         ;
+----------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -3.000 ; -54.000       ;
; cont_4:inst1|clk_o               ; -1.000 ; -4.000        ;
; elimina_rebote:inst3|state.valid ; 0.438  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.718 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.658      ;
; -2.651 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.591      ;
; -2.552 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.492      ;
; -2.523 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.463      ;
; -2.303 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.243      ;
; -2.260 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.200      ;
; -2.147 ; elimina_rebote:inst3|cuenta_2[4]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.087      ;
; -2.138 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.078      ;
; -2.105 ; elimina_rebote:inst3|cuenta_2[5]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.045      ;
; -2.097 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.036      ;
; -2.097 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.036      ;
; -2.079 ; cont_4:inst1|\divisor:cuenta_i[7]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 3.018      ;
; -2.060 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 3.000      ;
; -2.057 ; cont_4:inst1|\divisor:cuenta_i[6]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.997      ;
; -2.056 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.996      ;
; -2.031 ; cont_4:inst1|\divisor:cuenta_i[8]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.971      ;
; -2.030 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.969      ;
; -2.030 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.969      ;
; -1.993 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.933      ;
; -1.989 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.929      ;
; -1.973 ; elimina_rebote:inst3|cuenta_2[13]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.892      ;
; -1.952 ; cont_4:inst1|\divisor:cuenta_i[11] ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.892      ;
; -1.931 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.870      ;
; -1.931 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.870      ;
; -1.930 ; cont_4:inst1|\divisor:cuenta_i[9]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.869      ;
; -1.919 ; elimina_rebote:inst3|cuenta_2[0]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.838      ;
; -1.902 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.841      ;
; -1.902 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.841      ;
; -1.897 ; cont_4:inst1|\divisor:cuenta_i[10] ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.837      ;
; -1.894 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.834      ;
; -1.890 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.830      ;
; -1.886 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.392     ; 2.489      ;
; -1.879 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.392     ; 2.482      ;
; -1.865 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.805      ;
; -1.861 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.801      ;
; -1.850 ; elimina_rebote:inst3|cuenta_2[2]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.790      ;
; -1.842 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.782      ;
; -1.830 ; elimina_rebote:inst3|cuenta_2[10]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.770      ;
; -1.775 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.715      ;
; -1.727 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.392     ; 2.330      ;
; -1.719 ; elimina_rebote:inst3|cuenta_2[8]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.636      ;
; -1.719 ; elimina_rebote:inst3|cuenta_2[12]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.659      ;
; -1.682 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.621      ;
; -1.682 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.621      ;
; -1.677 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|state.debounce ; CLK          ; CLK         ; 1.000        ; -0.380     ; 2.292      ;
; -1.676 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.615      ;
; -1.676 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.616      ;
; -1.671 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[3]      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.597      ;
; -1.669 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.608      ;
; -1.647 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.587      ;
; -1.646 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[13]     ; CLK          ; CLK         ; 1.000        ; -0.392     ; 2.249      ;
; -1.645 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.585      ;
; -1.641 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.581      ;
; -1.639 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.578      ;
; -1.639 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.578      ;
; -1.638 ; elimina_rebote:inst3|cuenta[1]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.578      ;
; -1.631 ; elimina_rebote:inst3|cuenta[1]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.571      ;
; -1.627 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.567      ;
; -1.624 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[7]      ; CLK          ; CLK         ; 1.000        ; -0.392     ; 2.227      ;
; -1.602 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.542      ;
; -1.598 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.538      ;
; -1.589 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[12]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.528      ;
; -1.587 ; elimina_rebote:inst3|cuenta[6]     ; elimina_rebote:inst3|state.debounce ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.539      ;
; -1.586 ; elimina_rebote:inst3|cuenta_2[9]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.503      ;
; -1.582 ; cont_4:inst1|\divisor:cuenta_i[11] ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.522      ;
; -1.581 ; elimina_rebote:inst3|cuenta[6]     ; elimina_rebote:inst3|cuenta[3]      ; CLK          ; CLK         ; 1.000        ; 0.268      ; 2.844      ;
; -1.569 ; elimina_rebote:inst3|cuenta[0]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.509      ;
; -1.562 ; elimina_rebote:inst3|cuenta[0]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.502      ;
; -1.561 ; cont_4:inst1|\divisor:cuenta_i[7]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.500      ;
; -1.561 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.501      ;
; -1.550 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[6]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.489      ;
; -1.530 ; cont_4:inst1|\divisor:cuenta_i[7]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.469      ;
; -1.526 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[14]     ; CLK          ; CLK         ; 1.000        ; -0.391     ; 2.130      ;
; -1.522 ; elimina_rebote:inst3|cuenta_2[7]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.462      ;
; -1.520 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[7]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.459      ;
; -1.517 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.456      ;
; -1.513 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[15]     ; CLK          ; CLK         ; 1.000        ; -0.391     ; 2.117      ;
; -1.509 ; elimina_rebote:inst3|cuenta[0]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.449      ;
; -1.507 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|cuenta_2[12]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.446      ;
; -1.497 ; cont_4:inst1|\divisor:cuenta_i[9]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.436      ;
; -1.493 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[10]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.432      ;
; -1.490 ; elimina_rebote:inst3|cuenta[4]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.430      ;
; -1.483 ; elimina_rebote:inst3|cuenta[4]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.423      ;
; -1.482 ; cont_4:inst1|\divisor:cuenta_i[8]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.422      ;
; -1.480 ; cont_4:inst1|\divisor:cuenta_i[6]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.420      ;
; -1.479 ; elimina_rebote:inst3|cuenta[1]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.419      ;
; -1.474 ; elimina_rebote:inst3|cuenta_2[11]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.414      ;
; -1.473 ; elimina_rebote:inst3|cuenta[2]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.413      ;
; -1.472 ; elimina_rebote:inst3|cuenta_2[13]  ; elimina_rebote:inst3|state.idle     ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.391      ;
; -1.470 ; elimina_rebote:inst3|cuenta[5]     ; elimina_rebote:inst3|state.debounce ; CLK          ; CLK         ; 1.000        ; -0.043     ; 2.422      ;
; -1.468 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|cuenta_2[6]    ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.407      ;
; -1.466 ; elimina_rebote:inst3|cuenta[2]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.406      ;
; -1.464 ; elimina_rebote:inst3|cuenta[5]     ; elimina_rebote:inst3|cuenta[3]      ; CLK          ; CLK         ; 1.000        ; 0.268      ; 2.727      ;
; -1.459 ; elimina_rebote:inst3|cuenta[4]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.399      ;
; -1.458 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.398      ;
; -1.457 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[12]     ; CLK          ; CLK         ; 1.000        ; -0.391     ; 2.061      ;
; -1.457 ; cont_4:inst1|\divisor:cuenta_i[6]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.397      ;
; -1.456 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[11]   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.395      ;
; -1.456 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[11]     ; CLK          ; CLK         ; 1.000        ; -0.391     ; 2.060      ;
; -1.455 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[9]      ; CLK          ; CLK         ; 1.000        ; -0.391     ; 2.059      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'elimina_rebote:inst3|state.valid'                                                                                                       ;
+--------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node             ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; -0.518 ; cont_4:inst1|\contador_4:cuenta_i[1] ; BCD:inst|num_int[1] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.386      ; 0.704      ;
; -0.384 ; cont_4:inst1|\contador_4:cuenta_i[3] ; BCD:inst|num_int[3] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.505      ; 0.588      ;
; -0.365 ; cont_4:inst1|\contador_4:cuenta_i[0] ; BCD:inst|num_int[0] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.506      ; 0.577      ;
; -0.279 ; cont_4:inst1|\contador_4:cuenta_i[2] ; BCD:inst|num_int[2] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.568      ; 0.575      ;
+--------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cont_4:inst1|clk_o'                                                                                                                        ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.074 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 1.014      ;
; -0.038 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.978      ;
; -0.031 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.971      ;
; -0.029 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.969      ;
; 0.031  ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.909      ;
; 0.051  ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.889      ;
; 0.055  ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.885      ;
; 0.076  ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.864      ;
; 0.169  ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[3] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.163      ; 0.979      ;
; 0.169  ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[2] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.163      ; 0.979      ;
; 0.169  ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[1] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.163      ; 0.979      ;
; 0.169  ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[0] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.163      ; 0.979      ;
; 0.172  ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.768      ;
; 0.272  ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.668      ;
; 0.276  ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.664      ;
; 0.276  ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.664      ;
; 0.357  ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.055     ; 0.583      ;
+--------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'elimina_rebote:inst3|state.valid'                                                                                                       ;
+-------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node             ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; 0.202 ; cont_4:inst1|\contador_4:cuenta_i[2] ; BCD:inst|num_int[2] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.797      ; 0.519      ;
; 0.288 ; cont_4:inst1|\contador_4:cuenta_i[0] ; BCD:inst|num_int[0] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.714      ; 0.522      ;
; 0.299 ; cont_4:inst1|\contador_4:cuenta_i[3] ; BCD:inst|num_int[3] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.712      ; 0.531      ;
; 0.503 ; cont_4:inst1|\contador_4:cuenta_i[1] ; BCD:inst|num_int[1] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.588      ; 0.611      ;
+-------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                             ;
+-------+--------------------------------------+-------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.311 ; elimina_rebote:inst3|state.debounce  ; elimina_rebote:inst3|state.debounce ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.356 ; cont_4:inst1|clk_o                   ; cont_4:inst1|clk_o                  ; cont_4:inst1|clk_o               ; CLK         ; 0.000        ; 1.820      ; 2.530      ;
; 0.471 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|state.valid    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.821      ; 2.646      ;
; 0.492 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.692      ;
; 0.492 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[1]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.692      ;
; 0.494 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[2]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.694      ;
; 0.495 ; cont_4:inst1|\divisor:cuenta_i[6]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.695      ;
; 0.497 ; cont_4:inst1|\divisor:cuenta_i[5]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.697      ;
; 0.511 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[0]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.711      ;
; 0.618 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|state.idle     ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.821      ; 2.793      ;
; 0.623 ; cont_4:inst1|\divisor:cuenta_i[10]   ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.823      ;
; 0.683 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[1]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.820      ; 2.857      ;
; 0.683 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[11]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.820      ; 2.857      ;
; 0.683 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[10]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.820      ; 2.857      ;
; 0.683 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[2]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.820      ; 2.857      ;
; 0.683 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[3]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.820      ; 2.857      ;
; 0.683 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[5]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.820      ; 2.857      ;
; 0.683 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[4]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.820      ; 2.857      ;
; 0.683 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[12]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.820      ; 2.857      ;
; 0.683 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[6]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.820      ; 2.857      ;
; 0.683 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[7]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.820      ; 2.857      ;
; 0.700 ; elimina_rebote:inst3|cuenta_2[13]    ; elimina_rebote:inst3|cuenta_2[13]   ; CLK                              ; CLK         ; 0.000        ; 0.057      ; 0.901      ;
; 0.704 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[0]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.841      ; 2.899      ;
; 0.704 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[13]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.841      ; 2.899      ;
; 0.732 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[9]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.843      ; 2.929      ;
; 0.732 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[8]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.843      ; 2.929      ;
; 0.735 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[2]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.935      ;
; 0.740 ; cont_4:inst1|\divisor:cuenta_i[5]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.940      ;
; 0.742 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.942      ;
; 0.744 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[1]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.944      ;
; 0.745 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.945      ;
; 0.749 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.949      ;
; 0.751 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[2]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.951      ;
; 0.752 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.952      ;
; 0.752 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.952      ;
; 0.770 ; elimina_rebote:inst3|cuenta[5]       ; elimina_rebote:inst3|cuenta[5]      ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.970      ;
; 0.773 ; elimina_rebote:inst3|cuenta[15]      ; elimina_rebote:inst3|cuenta[15]     ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.972      ;
; 0.781 ; elimina_rebote:inst3|cuenta[14]      ; elimina_rebote:inst3|cuenta[14]     ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.980      ;
; 0.783 ; elimina_rebote:inst3|cuenta[9]       ; elimina_rebote:inst3|cuenta[9]      ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.982      ;
; 0.784 ; elimina_rebote:inst3|cuenta[10]      ; elimina_rebote:inst3|cuenta[10]     ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.983      ;
; 0.784 ; elimina_rebote:inst3|cuenta[12]      ; elimina_rebote:inst3|cuenta[12]     ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 0.983      ;
; 0.791 ; cont_4:inst1|\divisor:cuenta_i[11]   ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 0.991      ;
; 0.810 ; cont_4:inst1|clk_o                   ; cont_4:inst1|clk_o                  ; cont_4:inst1|clk_o               ; CLK         ; -0.500       ; 1.820      ; 2.484      ;
; 0.811 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[12]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.011      ;
; 0.813 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[5]    ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.013      ;
; 0.814 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[11]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.014      ;
; 0.816 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[6]    ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.016      ;
; 0.818 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[7]    ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.018      ;
; 0.820 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[1]    ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.020      ;
; 0.830 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[0]    ; CLK                              ; CLK         ; 0.000        ; 0.077      ; 1.051      ;
; 0.830 ; cont_4:inst1|\divisor:cuenta_i[8]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.030      ;
; 0.831 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.031      ;
; 0.836 ; cont_4:inst1|\contador_4:cuenta_i[0] ; elimina_rebote:inst3|state.valid    ; cont_4:inst1|clk_o               ; CLK         ; 0.000        ; -0.163     ; 0.847      ;
; 0.837 ; cont_4:inst1|\divisor:cuenta_i[8]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.037      ;
; 0.841 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.041      ;
; 0.841 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.041      ;
; 0.847 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.047      ;
; 0.848 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.048      ;
; 0.849 ; cont_4:inst1|\divisor:cuenta_i[6]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.049      ;
; 0.866 ; elimina_rebote:inst3|cuenta[8]       ; elimina_rebote:inst3|cuenta[8]      ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.066      ;
; 0.873 ; cont_4:inst1|\divisor:cuenta_i[10]   ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.073      ;
; 0.874 ; elimina_rebote:inst3|cuenta[11]      ; elimina_rebote:inst3|cuenta[11]     ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.073      ;
; 0.874 ; elimina_rebote:inst3|cuenta[6]       ; elimina_rebote:inst3|cuenta[6]      ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.074      ;
; 0.882 ; elimina_rebote:inst3|cuenta[18]      ; elimina_rebote:inst3|cuenta[18]     ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.082      ;
; 0.895 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[1]    ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.095      ;
; 0.896 ; elimina_rebote:inst3|cuenta[0]       ; elimina_rebote:inst3|cuenta[0]      ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.096      ;
; 0.898 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[2]    ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.098      ;
; 0.902 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[3]    ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.102      ;
; 0.908 ; cont_4:inst1|\divisor:cuenta_i[9]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.107      ;
; 0.916 ; cont_4:inst1|\divisor:cuenta_i[9]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.115      ;
; 0.917 ; elimina_rebote:inst3|state.debounce  ; elimina_rebote:inst3|state.verif    ; CLK                              ; CLK         ; 0.000        ; 0.044      ; 1.105      ;
; 0.920 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.120      ;
; 0.923 ; cont_4:inst1|\contador_4:cuenta_i[1] ; elimina_rebote:inst3|state.valid    ; cont_4:inst1|clk_o               ; CLK         ; 0.000        ; -0.163     ; 0.934      ;
; 0.927 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.127      ;
; 0.930 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[3]    ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.130      ;
; 0.932 ; cont_4:inst1|\divisor:cuenta_i[5]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.132      ;
; 0.936 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.136      ;
; 0.938 ; cont_4:inst1|\divisor:cuenta_i[6]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.138      ;
; 0.938 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[2]    ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.138      ;
; 0.941 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.141      ;
; 0.943 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.143      ;
; 0.955 ; cont_4:inst1|\divisor:cuenta_i[12]   ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.154      ;
; 0.955 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.155      ;
; 0.955 ; cont_4:inst1|\divisor:cuenta_i[12]   ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.154      ;
; 0.955 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[0]    ; CLK                              ; CLK         ; 0.000        ; 0.077      ; 1.176      ;
; 0.971 ; cont_4:inst1|\divisor:cuenta_i[7]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.170      ;
; 0.974 ; elimina_rebote:inst3|cuenta_2[0]     ; elimina_rebote:inst3|cuenta_2[0]    ; CLK                              ; CLK         ; 0.000        ; 0.057      ; 1.175      ;
; 0.978 ; cont_4:inst1|\divisor:cuenta_i[7]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.177      ;
; 0.993 ; elimina_rebote:inst3|cuenta[2]       ; elimina_rebote:inst3|cuenta[2]      ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.193      ;
; 0.993 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|state.valid    ; elimina_rebote:inst3|state.valid ; CLK         ; -0.500       ; 1.821      ; 2.668      ;
; 1.011 ; elimina_rebote:inst3|cuenta_2[8]     ; elimina_rebote:inst3|cuenta_2[8]    ; CLK                              ; CLK         ; 0.000        ; 0.057      ; 1.212      ;
; 1.017 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|state.idle     ; CLK                              ; CLK         ; 0.000        ; 0.057      ; 1.218      ;
; 1.021 ; cont_4:inst1|\divisor:cuenta_i[5]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.221      ;
; 1.023 ; elimina_rebote:inst3|cuenta[17]      ; elimina_rebote:inst3|cuenta[17]     ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.223      ;
; 1.025 ; elimina_rebote:inst3|cuenta[11]      ; elimina_rebote:inst3|cuenta[12]     ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.224      ;
; 1.026 ; elimina_rebote:inst3|cuenta[9]       ; elimina_rebote:inst3|cuenta[10]     ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.225      ;
; 1.027 ; elimina_rebote:inst3|cuenta[14]      ; elimina_rebote:inst3|cuenta[15]     ; CLK                              ; CLK         ; 0.000        ; 0.055      ; 1.226      ;
; 1.027 ; elimina_rebote:inst3|cuenta[8]       ; elimina_rebote:inst3|cuenta[9]      ; CLK                              ; CLK         ; 0.000        ; 0.057      ; 1.228      ;
; 1.030 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.230      ;
; 1.033 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.056      ; 1.233      ;
+-------+--------------------------------------+-------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cont_4:inst1|clk_o'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.312 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.519      ;
; 0.364 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.563      ;
; 0.366 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.565      ;
; 0.367 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.566      ;
; 0.492 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.691      ;
; 0.495 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[3] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.328      ; 0.997      ;
; 0.495 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[2] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.328      ; 0.997      ;
; 0.495 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[1] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.328      ; 0.997      ;
; 0.495 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[0] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.328      ; 0.997      ;
; 0.538 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.737      ;
; 0.563 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.762      ;
; 0.572 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.771      ;
; 0.607 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.806      ;
; 0.658 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.857      ;
; 0.658 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.857      ;
; 0.685 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.884      ;
; 0.742 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.055      ; 0.941      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                        ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -1.291 ; -27.054       ;
; elimina_rebote:inst3|state.valid ; -0.014 ; -0.014        ;
; cont_4:inst1|clk_o               ; 0.317  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; elimina_rebote:inst3|state.valid ; 0.161 ; 0.000         ;
; CLK                              ; 0.175 ; 0.000         ;
; cont_4:inst1|clk_o               ; 0.187 ; 0.000         ;
+----------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary          ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK                              ; -3.000 ; -69.116       ;
; cont_4:inst1|clk_o               ; -1.000 ; -4.000        ;
; elimina_rebote:inst3|state.valid ; 0.316  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.291 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.242      ;
; -1.246 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.197      ;
; -1.179 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.130      ;
; -1.149 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.100      ;
; -1.022 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.973      ;
; -1.016 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.967      ;
; -1.007 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.960      ;
; -0.991 ; elimina_rebote:inst3|cuenta_2[5]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.944      ;
; -0.938 ; elimina_rebote:inst3|cuenta_2[4]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.891      ;
; -0.915 ; elimina_rebote:inst3|cuenta_2[0]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.856      ;
; -0.903 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.853      ;
; -0.902 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.852      ;
; -0.902 ; cont_4:inst1|\divisor:cuenta_i[7]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.853      ;
; -0.880 ; cont_4:inst1|\divisor:cuenta_i[6]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.831      ;
; -0.877 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.828      ;
; -0.877 ; cont_4:inst1|\divisor:cuenta_i[11] ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.828      ;
; -0.876 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.827      ;
; -0.871 ; cont_4:inst1|\divisor:cuenta_i[8]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.822      ;
; -0.858 ; elimina_rebote:inst3|cuenta_2[13]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.799      ;
; -0.858 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.808      ;
; -0.857 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.807      ;
; -0.832 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.783      ;
; -0.831 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.782      ;
; -0.824 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.576      ;
; -0.818 ; elimina_rebote:inst3|cuenta_2[2]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.771      ;
; -0.817 ; cont_4:inst1|\divisor:cuenta_i[9]  ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.768      ;
; -0.812 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.564      ;
; -0.791 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.741      ;
; -0.790 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.740      ;
; -0.780 ; cont_4:inst1|\divisor:cuenta_i[1]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.731      ;
; -0.769 ; elimina_rebote:inst3|cuenta_2[12]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.722      ;
; -0.767 ; elimina_rebote:inst3|cuenta_2[10]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.720      ;
; -0.765 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.716      ;
; -0.764 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.715      ;
; -0.762 ; cont_4:inst1|\divisor:cuenta_i[10] ; cont_4:inst1|clk_o                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.713      ;
; -0.761 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.711      ;
; -0.760 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.710      ;
; -0.747 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.499      ;
; -0.735 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.686      ;
; -0.735 ; cont_4:inst1|\divisor:cuenta_i[0]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.686      ;
; -0.734 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.685      ;
; -0.720 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.671      ;
; -0.708 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.659      ;
; -0.696 ; elimina_rebote:inst3|cuenta_2[8]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.635      ;
; -0.688 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[12]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.639      ;
; -0.683 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[7]      ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.435      ;
; -0.683 ; elimina_rebote:inst3|cuenta[1]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.635      ;
; -0.679 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[13]     ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.431      ;
; -0.677 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|state.debounce ; CLK          ; CLK         ; 1.000        ; -0.225     ; 1.439      ;
; -0.671 ; elimina_rebote:inst3|cuenta[1]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.623      ;
; -0.668 ; cont_4:inst1|\divisor:cuenta_i[2]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.619      ;
; -0.654 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[6]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.605      ;
; -0.649 ; elimina_rebote:inst3|cuenta_2[7]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.602      ;
; -0.648 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.599      ;
; -0.645 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[7]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.596      ;
; -0.643 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[3]      ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.586      ;
; -0.643 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.594      ;
; -0.638 ; cont_4:inst1|\divisor:cuenta_i[3]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.589      ;
; -0.638 ; elimina_rebote:inst3|cuenta[0]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.590      ;
; -0.636 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|cuenta_2[12]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.587      ;
; -0.634 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.584      ;
; -0.633 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.583      ;
; -0.633 ; elimina_rebote:inst3|cuenta_2[9]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.572      ;
; -0.628 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.578      ;
; -0.627 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.577      ;
; -0.626 ; elimina_rebote:inst3|cuenta[6]     ; elimina_rebote:inst3|state.debounce ; CLK          ; CLK         ; 1.000        ; -0.025     ; 1.588      ;
; -0.626 ; elimina_rebote:inst3|cuenta[0]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.578      ;
; -0.625 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.576      ;
; -0.618 ; cont_4:inst1|\divisor:cuenta_i[11] ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.569      ;
; -0.617 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[10]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.568      ;
; -0.612 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[11]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.563      ;
; -0.611 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.562      ;
; -0.608 ; elimina_rebote:inst3|cuenta_2[11]  ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.561      ;
; -0.606 ; elimina_rebote:inst3|cuenta[1]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.558      ;
; -0.603 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.554      ;
; -0.602 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|cuenta_2[6]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.553      ;
; -0.599 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|state.valid    ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.552      ;
; -0.599 ; cont_4:inst1|\divisor:cuenta_i[4]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.550      ;
; -0.598 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[14]     ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.351      ;
; -0.597 ; elimina_rebote:inst3|cuenta[3]     ; elimina_rebote:inst3|cuenta[15]     ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.350      ;
; -0.593 ; elimina_rebote:inst3|cuenta[0]     ; elimina_rebote:inst3|cuenta[17]     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.545      ;
; -0.593 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|cuenta_2[7]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.544      ;
; -0.592 ; elimina_rebote:inst3|cuenta[5]     ; elimina_rebote:inst3|state.debounce ; CLK          ; CLK         ; 1.000        ; -0.025     ; 1.554      ;
; -0.592 ; elimina_rebote:inst3|cuenta[6]     ; elimina_rebote:inst3|cuenta[3]      ; CLK          ; CLK         ; 1.000        ; 0.156      ; 1.735      ;
; -0.590 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[5]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; elimina_rebote:inst3|cuenta_2[4]   ; elimina_rebote:inst3|cuenta_2[7]    ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.541      ;
; -0.587 ; cont_4:inst1|\divisor:cuenta_i[7]  ; cont_4:inst1|\divisor:cuenta_i[9]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.538      ;
; -0.585 ; cont_4:inst1|\divisor:cuenta_i[5]  ; cont_4:inst1|\divisor:cuenta_i[7]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.536      ;
; -0.579 ; elimina_rebote:inst3|cuenta_2[13]  ; elimina_rebote:inst3|state.idle     ; CLK          ; CLK         ; 1.000        ; -0.046     ; 1.520      ;
; -0.578 ; elimina_rebote:inst3|cuenta[4]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.531      ;
; -0.575 ; elimina_rebote:inst3|cuenta_2[1]   ; elimina_rebote:inst3|cuenta_2[13]   ; CLK          ; CLK         ; 1.000        ; -0.024     ; 1.538      ;
; -0.575 ; elimina_rebote:inst3|cuenta_2[2]   ; elimina_rebote:inst3|cuenta_2[12]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.526      ;
; -0.575 ; elimina_rebote:inst3|cuenta[7]     ; elimina_rebote:inst3|cuenta[13]     ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.526      ;
; -0.573 ; cont_4:inst1|\divisor:cuenta_i[7]  ; cont_4:inst1|\divisor:cuenta_i[12]  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.524      ;
; -0.573 ; elimina_rebote:inst3|cuenta_2[4]   ; elimina_rebote:inst3|cuenta_2[12]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.524      ;
; -0.570 ; elimina_rebote:inst3|cuenta_2[5]   ; elimina_rebote:inst3|cuenta_2[12]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.521      ;
; -0.567 ; elimina_rebote:inst3|cuenta[2]     ; elimina_rebote:inst3|cuenta[18]     ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.519      ;
; -0.567 ; elimina_rebote:inst3|cuenta[15]    ; elimina_rebote:inst3|state.debounce ; CLK          ; CLK         ; 1.000        ; -0.027     ; 1.527      ;
; -0.566 ; elimina_rebote:inst3|cuenta[4]     ; elimina_rebote:inst3|cuenta[16]     ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.519      ;
; -0.565 ; elimina_rebote:inst3|cuenta_2[3]   ; elimina_rebote:inst3|cuenta_2[10]   ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.516      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'elimina_rebote:inst3|state.valid'                                                                                                       ;
+--------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node             ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; -0.014 ; cont_4:inst1|\contador_4:cuenta_i[1] ; BCD:inst|num_int[1] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.358      ; 0.431      ;
; 0.064  ; cont_4:inst1|\contador_4:cuenta_i[3] ; BCD:inst|num_int[3] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.427      ; 0.361      ;
; 0.072  ; cont_4:inst1|\contador_4:cuenta_i[0] ; BCD:inst|num_int[0] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.429      ; 0.355      ;
; 0.141  ; cont_4:inst1|\contador_4:cuenta_i[2] ; BCD:inst|num_int[2] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; 0.500        ; 0.474      ; 0.353      ;
+--------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cont_4:inst1|clk_o'                                                                                                                       ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.317 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.634      ;
; 0.341 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.610      ;
; 0.342 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.609      ;
; 0.343 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.608      ;
; 0.387 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.564      ;
; 0.400 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.551      ;
; 0.402 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.549      ;
; 0.424 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.527      ;
; 0.478 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.473      ;
; 0.545 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.406      ;
; 0.549 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.402      ;
; 0.554 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.397      ;
; 0.570 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[3] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.179      ; 0.586      ;
; 0.570 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[2] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.179      ; 0.586      ;
; 0.570 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[1] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.179      ; 0.586      ;
; 0.570 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[0] ; CLK                ; cont_4:inst1|clk_o ; 1.000        ; 0.179      ; 0.586      ;
; 0.592 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 1.000        ; -0.036     ; 0.359      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'elimina_rebote:inst3|state.valid'                                                                                                       ;
+-------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node             ; Launch Clock       ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+
; 0.161 ; cont_4:inst1|\contador_4:cuenta_i[2] ; BCD:inst|num_int[2] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.626      ; 0.307      ;
; 0.223 ; cont_4:inst1|\contador_4:cuenta_i[0] ; BCD:inst|num_int[0] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.565      ; 0.308      ;
; 0.233 ; cont_4:inst1|\contador_4:cuenta_i[3] ; BCD:inst|num_int[3] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.563      ; 0.316      ;
; 0.357 ; cont_4:inst1|\contador_4:cuenta_i[1] ; BCD:inst|num_int[1] ; cont_4:inst1|clk_o ; elimina_rebote:inst3|state.valid ; -0.500       ; 0.491      ; 0.368      ;
+-------+--------------------------------------+---------------------+--------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                             ;
+-------+--------------------------------------+-------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                             ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; 0.175 ; cont_4:inst1|clk_o                   ; cont_4:inst1|clk_o                  ; cont_4:inst1|clk_o               ; CLK         ; 0.000        ; 1.091      ; 1.485      ;
; 0.187 ; elimina_rebote:inst3|state.debounce  ; elimina_rebote:inst3|state.debounce ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.268 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|state.valid    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.090      ; 1.577      ;
; 0.292 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; cont_4:inst1|\divisor:cuenta_i[6]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[2]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[1]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; cont_4:inst1|\divisor:cuenta_i[5]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.305 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[0]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.360 ; cont_4:inst1|\divisor:cuenta_i[10]   ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.481      ;
; 0.369 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[1]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.088      ; 1.676      ;
; 0.369 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[11]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.088      ; 1.676      ;
; 0.369 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[10]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.088      ; 1.676      ;
; 0.369 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[2]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.088      ; 1.676      ;
; 0.369 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[3]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.088      ; 1.676      ;
; 0.369 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[5]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.088      ; 1.676      ;
; 0.369 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[4]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.088      ; 1.676      ;
; 0.369 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[12]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.088      ; 1.676      ;
; 0.369 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[6]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.088      ; 1.676      ;
; 0.369 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[7]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.088      ; 1.676      ;
; 0.389 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|state.idle     ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.090      ; 1.698      ;
; 0.411 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[0]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.100      ; 1.730      ;
; 0.411 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[13]   ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.100      ; 1.730      ;
; 0.414 ; elimina_rebote:inst3|cuenta_2[13]    ; elimina_rebote:inst3|cuenta_2[13]   ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.534      ;
; 0.421 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[9]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.102      ; 1.742      ;
; 0.421 ; elimina_rebote:inst3|state.valid     ; elimina_rebote:inst3|cuenta_2[8]    ; elimina_rebote:inst3|state.valid ; CLK         ; 0.000        ; 1.102      ; 1.742      ;
; 0.441 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[2]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; cont_4:inst1|\divisor:cuenta_i[5]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.451 ; cont_4:inst1|\divisor:cuenta_i[11]   ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[1]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.454 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[2]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.461 ; elimina_rebote:inst3|cuenta[14]      ; elimina_rebote:inst3|cuenta[14]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; elimina_rebote:inst3|cuenta[9]       ; elimina_rebote:inst3|cuenta[9]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; elimina_rebote:inst3|cuenta[10]      ; elimina_rebote:inst3|cuenta[10]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; elimina_rebote:inst3|cuenta[12]      ; elimina_rebote:inst3|cuenta[12]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; elimina_rebote:inst3|cuenta[5]       ; elimina_rebote:inst3|cuenta[5]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; elimina_rebote:inst3|cuenta[15]      ; elimina_rebote:inst3|cuenta[15]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.494 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[11]   ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.614      ;
; 0.494 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[12]   ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.614      ;
; 0.495 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[5]    ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.615      ;
; 0.499 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[6]    ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.619      ;
; 0.502 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[1]    ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.622      ;
; 0.502 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[7]    ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.622      ;
; 0.504 ; elimina_rebote:inst3|cuenta[18]      ; elimina_rebote:inst3|cuenta[18]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.624      ;
; 0.507 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; cont_4:inst1|\divisor:cuenta_i[8]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.629      ;
; 0.511 ; cont_4:inst1|\divisor:cuenta_i[8]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.632      ;
; 0.518 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; cont_4:inst1|\divisor:cuenta_i[10]   ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; elimina_rebote:inst3|cuenta[8]       ; elimina_rebote:inst3|cuenta[8]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; elimina_rebote:inst3|cuenta[11]      ; elimina_rebote:inst3|cuenta[11]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; elimina_rebote:inst3|cuenta[6]       ; elimina_rebote:inst3|cuenta[6]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; cont_4:inst1|\divisor:cuenta_i[6]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; cont_4:inst1|\divisor:cuenta_i[2]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[4]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.642      ;
; 0.525 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[0]    ; CLK                              ; CLK         ; 0.000        ; 0.048      ; 0.657      ;
; 0.533 ; elimina_rebote:inst3|cuenta[0]       ; elimina_rebote:inst3|cuenta[0]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; cont_4:inst1|\divisor:cuenta_i[9]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.538 ; cont_4:inst1|\divisor:cuenta_i[9]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.658      ;
; 0.543 ; elimina_rebote:inst3|state.debounce  ; elimina_rebote:inst3|state.verif    ; CLK                              ; CLK         ; 0.000        ; 0.026      ; 0.653      ;
; 0.552 ; cont_4:inst1|\divisor:cuenta_i[12]   ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.672      ;
; 0.552 ; cont_4:inst1|\divisor:cuenta_i[12]   ; cont_4:inst1|\divisor:cuenta_i[8]   ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.672      ;
; 0.556 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[1]    ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.676      ;
; 0.559 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[2]    ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.679      ;
; 0.563 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[3]    ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.683      ;
; 0.568 ; cont_4:inst1|\contador_4:cuenta_i[0] ; elimina_rebote:inst3|state.valid    ; cont_4:inst1|clk_o               ; CLK         ; 0.000        ; -0.179     ; 0.503      ;
; 0.569 ; cont_4:inst1|\divisor:cuenta_i[3]    ; cont_4:inst1|\divisor:cuenta_i[3]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.690      ;
; 0.570 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.691      ;
; 0.573 ; cont_4:inst1|\divisor:cuenta_i[1]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.694      ;
; 0.574 ; cont_4:inst1|\divisor:cuenta_i[5]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.695      ;
; 0.576 ; elimina_rebote:inst3|cuenta[2]       ; elimina_rebote:inst3|cuenta[2]      ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.696      ;
; 0.576 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[3]    ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.696      ;
; 0.579 ; elimina_rebote:inst3|cuenta_2[11]    ; elimina_rebote:inst3|cuenta_2[2]    ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.699      ;
; 0.584 ; cont_4:inst1|\divisor:cuenta_i[6]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[5]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.705      ;
; 0.586 ; cont_4:inst1|\divisor:cuenta_i[7]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; cont_4:inst1|\divisor:cuenta_i[4]    ; cont_4:inst1|\divisor:cuenta_i[10]  ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.707      ;
; 0.587 ; elimina_rebote:inst3|cuenta_2[8]     ; elimina_rebote:inst3|cuenta_2[8]    ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.708      ;
; 0.587 ; elimina_rebote:inst3|cuenta_2[0]     ; elimina_rebote:inst3|cuenta_2[0]    ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; cont_4:inst1|\divisor:cuenta_i[0]    ; cont_4:inst1|\divisor:cuenta_i[6]   ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.708      ;
; 0.589 ; cont_4:inst1|\divisor:cuenta_i[7]    ; cont_4:inst1|\divisor:cuenta_i[11]  ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.709      ;
; 0.594 ; elimina_rebote:inst3|cuenta[17]      ; elimina_rebote:inst3|cuenta[17]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.714      ;
; 0.598 ; elimina_rebote:inst3|cuenta_2[9]     ; elimina_rebote:inst3|cuenta_2[9]    ; CLK                              ; CLK         ; 0.000        ; 0.037      ; 0.719      ;
; 0.604 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|cuenta_2[0]    ; CLK                              ; CLK         ; 0.000        ; 0.048      ; 0.736      ;
; 0.609 ; elimina_rebote:inst3|cuenta[8]       ; elimina_rebote:inst3|cuenta[9]      ; CLK                              ; CLK         ; 0.000        ; 0.038      ; 0.731      ;
; 0.610 ; elimina_rebote:inst3|cuenta[9]       ; elimina_rebote:inst3|cuenta[10]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.730      ;
; 0.610 ; elimina_rebote:inst3|cuenta[11]      ; elimina_rebote:inst3|cuenta[12]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.730      ;
; 0.623 ; elimina_rebote:inst3|cuenta[14]      ; elimina_rebote:inst3|cuenta[15]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.743      ;
; 0.623 ; cont_4:inst1|\contador_4:cuenta_i[1] ; elimina_rebote:inst3|state.valid    ; cont_4:inst1|clk_o               ; CLK         ; 0.000        ; -0.179     ; 0.558      ;
; 0.624 ; elimina_rebote:inst3|cuenta[12]      ; elimina_rebote:inst3|cuenta[14]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.744      ;
; 0.624 ; elimina_rebote:inst3|cuenta[10]      ; elimina_rebote:inst3|cuenta[12]     ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.744      ;
; 0.633 ; elimina_rebote:inst3|cuenta_2[1]     ; elimina_rebote:inst3|state.idle     ; CLK                              ; CLK         ; 0.000        ; 0.038      ; 0.755      ;
; 0.635 ; elimina_rebote:inst3|cuenta_2[10]    ; elimina_rebote:inst3|cuenta_2[12]   ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.755      ;
; 0.636 ; elimina_rebote:inst3|cuenta_2[10]    ; elimina_rebote:inst3|cuenta_2[11]   ; CLK                              ; CLK         ; 0.000        ; 0.036      ; 0.756      ;
+-------+--------------------------------------+-------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cont_4:inst1|clk_o'                                                                                                                        ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.187 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[3] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.286      ; 0.596      ;
; 0.196 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[2] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.286      ; 0.596      ;
; 0.196 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[1] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.286      ; 0.596      ;
; 0.196 ; elimina_rebote:inst3|state.idle      ; cont_4:inst1|\contador_4:cuenta_i[0] ; CLK                ; cont_4:inst1|clk_o ; 0.000        ; 0.286      ; 0.596      ;
; 0.216 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.336      ;
; 0.220 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.340      ;
; 0.221 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.341      ;
; 0.279 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.399      ;
; 0.325 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.445      ;
; 0.339 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.459      ;
; 0.347 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.467      ;
; 0.368 ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.488      ;
; 0.381 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[2] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.501      ;
; 0.381 ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.501      ;
; 0.400 ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|\contador_4:cuenta_i[0] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.520      ;
; 0.437 ; cont_4:inst1|\contador_4:cuenta_i[3] ; cont_4:inst1|\contador_4:cuenta_i[1] ; cont_4:inst1|clk_o ; cont_4:inst1|clk_o ; 0.000        ; 0.036      ; 0.557      ;
+-------+--------------------------------------+--------------------------------------+--------------------+--------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -3.159  ; 0.115 ; N/A      ; N/A     ; -3.000              ;
;  CLK                              ; -3.159  ; 0.175 ; N/A      ; N/A     ; -3.000              ;
;  cont_4:inst1|clk_o               ; -0.202  ; 0.187 ; N/A      ; N/A     ; -1.000              ;
;  elimina_rebote:inst3|state.valid ; -0.598  ; 0.115 ; N/A      ; N/A     ; 0.316               ;
; Design-wide TNS                   ; -88.133 ; 0.0   ; 0.0      ; 0.0     ; -73.116             ;
;  CLK                              ; -85.634 ; 0.000 ; N/A      ; N/A     ; -69.116             ;
;  cont_4:inst1|clk_o               ; -0.698  ; 0.000 ; N/A      ; N/A     ; -4.000              ;
;  elimina_rebote:inst3|state.valid ; -1.801  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Display[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Display[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Fila[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Fila[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Fila[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Fila[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; col[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; col[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; col[3]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; col[2]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Display[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Display[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Display[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Display[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Display[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Display[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Display[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Display[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Fila[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Fila[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Fila[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; Fila[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.09 V              ; -0.0123 V           ; 0.281 V                              ; 0.305 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.09 V             ; -0.0123 V          ; 0.281 V                             ; 0.305 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Display[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Display[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Display[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Display[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Display[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Display[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Display[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Display[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Fila[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Fila[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Fila[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; Fila[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.08 V              ; -0.00675 V          ; 0.232 V                              ; 0.283 V                              ; 5.31e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.08 V             ; -0.00675 V         ; 0.232 V                             ; 0.283 V                             ; 5.31e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Display[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Display[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Display[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Display[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Display[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Display[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Display[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Display[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Fila[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Fila[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Fila[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Fila[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLK                              ; CLK                              ; 1364     ; 0        ; 0        ; 0        ;
; cont_4:inst1|clk_o               ; CLK                              ; 13       ; 1        ; 0        ; 0        ;
; elimina_rebote:inst3|state.valid ; CLK                              ; 16       ; 16       ; 0        ; 0        ;
; CLK                              ; cont_4:inst1|clk_o               ; 4        ; 0        ; 0        ; 0        ;
; cont_4:inst1|clk_o               ; cont_4:inst1|clk_o               ; 16       ; 0        ; 0        ; 0        ;
; cont_4:inst1|clk_o               ; elimina_rebote:inst3|state.valid ; 0        ; 0        ; 4        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLK                              ; CLK                              ; 1364     ; 0        ; 0        ; 0        ;
; cont_4:inst1|clk_o               ; CLK                              ; 13       ; 1        ; 0        ; 0        ;
; elimina_rebote:inst3|state.valid ; CLK                              ; 16       ; 16       ; 0        ; 0        ;
; CLK                              ; cont_4:inst1|clk_o               ; 4        ; 0        ; 0        ; 0        ;
; cont_4:inst1|clk_o               ; cont_4:inst1|clk_o               ; 16       ; 0        ; 0        ; 0        ;
; cont_4:inst1|clk_o               ; elimina_rebote:inst3|state.valid ; 0        ; 0        ; 4        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 53    ; 53   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                     ;
+----------------------------------+----------------------------------+------+-------------+
; Target                           ; Clock                            ; Type ; Status      ;
+----------------------------------+----------------------------------+------+-------------+
; CLK                              ; CLK                              ; Base ; Constrained ;
; cont_4:inst1|clk_o               ; cont_4:inst1|clk_o               ; Base ; Constrained ;
; elimina_rebote:inst3|state.valid ; elimina_rebote:inst3|state.valid ; Base ; Constrained ;
+----------------------------------+----------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fila[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fila[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fila[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fila[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; col[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Display[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Display[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fila[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fila[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fila[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Fila[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Fri May 24 15:18:20 2024
Info: Command: quartus_sta proyect2 -c proyect2
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 4 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proyect2.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name cont_4:inst1|clk_o cont_4:inst1|clk_o
    Info (332105): create_clock -period 1.000 -name elimina_rebote:inst3|state.valid elimina_rebote:inst3|state.valid
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.159             -85.634 CLK 
    Info (332119):    -0.598              -1.801 elimina_rebote:inst3|state.valid 
    Info (332119):    -0.202              -0.698 cont_4:inst1|clk_o 
Info (332146): Worst-case hold slack is 0.115
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.115               0.000 elimina_rebote:inst3|state.valid 
    Info (332119):     0.357               0.000 CLK 
    Info (332119):     0.358               0.000 cont_4:inst1|clk_o 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.000 CLK 
    Info (332119):    -1.000              -4.000 cont_4:inst1|clk_o 
    Info (332119):     0.354               0.000 elimina_rebote:inst3|state.valid 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.718
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.718             -71.050 CLK 
    Info (332119):    -0.518              -1.546 elimina_rebote:inst3|state.valid 
    Info (332119):    -0.074              -0.172 cont_4:inst1|clk_o 
Info (332146): Worst-case hold slack is 0.202
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.202               0.000 elimina_rebote:inst3|state.valid 
    Info (332119):     0.311               0.000 CLK 
    Info (332119):     0.312               0.000 cont_4:inst1|clk_o 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.000 CLK 
    Info (332119):    -1.000              -4.000 cont_4:inst1|clk_o 
    Info (332119):     0.438               0.000 elimina_rebote:inst3|state.valid 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.291
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.291             -27.054 CLK 
    Info (332119):    -0.014              -0.014 elimina_rebote:inst3|state.valid 
    Info (332119):     0.317               0.000 cont_4:inst1|clk_o 
Info (332146): Worst-case hold slack is 0.161
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.161               0.000 elimina_rebote:inst3|state.valid 
    Info (332119):     0.175               0.000 CLK 
    Info (332119):     0.187               0.000 cont_4:inst1|clk_o 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -69.116 CLK 
    Info (332119):    -1.000              -4.000 cont_4:inst1|clk_o 
    Info (332119):     0.316               0.000 elimina_rebote:inst3|state.valid 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4752 megabytes
    Info: Processing ended: Fri May 24 15:18:24 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


