		opt 	o+,ow-

		dc.w    0,0
		incbin	"ram:sprA1.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA2.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA3.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA4.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA5.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA6.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA7.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA8.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA9.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA10.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA11.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA12.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA13.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA14.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA15.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA16.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA17.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA18.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprA19.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB1.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB2.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB3.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB4.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB5.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB6.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB7.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB8.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB9.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB10.bin"
		dc.w	0,0
		dc.w    0,0
		incbin	"ram:sprB11.bin"
		dc.w	0,0
		dc.w	0,0
		incbin	"ram:sprB12.bin"
		dc.w	0,0
		dc.w	0,0
		incbin	"ram:sprB13.bin"
		dc.w	0,0
		dc.w	0,0
		incbin	"ram:sprB14.bin"
		dc.w	0,0
		dc.w	0,0
		incbin	"ram:sprB15.bin"
		dc.w	0,0
		dc.w	0,0
		incbin	"ram:sprB16.bin"
		dc.w	0,0
		dc.w	0,0
		incbin	"ram:sprB17.bin"
		dc.w	0,0
		dc.w	0,0
		incbin	"ram:sprB18.bin"
		dc.w	0,0
		dc.w	0,0
		incbin	"ram:sprB19.bin"
		dc.w	0,0

		end
