# ‚ö° Sistema de Gerenciamento Energ√©tico H√≠brido (FPGA + BitDogLab)

Este projeto implementa um **sistema de gerenciamento energ√©tico h√≠brido** totalmente processado em **FPGA (Lattice ECP5)**, respons√°vel por decidir o modo operacional de um sistema h√≠brido (el√©trico/diesel) com **frenagem regenerativa**.
A placa **BitDogLab** √© utilizada apenas como **interface de simula√ß√£o e teste**, enviando sinais de entrada ao FPGA e recebendo de volta os sinais de sa√≠da que representam os modos de opera√ß√£o.

---

## üß† Vis√£o Geral

O **FPGA atua como o c√©rebro do sistema**, executando a l√≥gica principal de decis√£o via **m√°quina de estados finita (FSM)**.
A **BitDogLab (RP2040)** apenas **simula as condi√ß√µes externas** ‚Äî joystick, freio e estado da bateria ‚Äî e **recebe feedback** atrav√©s dos sinais retornados pelo FPGA.

---

## ‚öôÔ∏è Funcionalidades Principais

* **Simula√ß√£o de Entradas (BitDogLab ‚Üí FPGA):**

  * `p_demand_low`, `p_demand_high`, `p_idle` ‚Üí simulam o controle de pot√™ncia.
  * `is_braking` ‚Üí simula frenagem regenerativa.
  * `battery_button` ‚Üí simula o estado da bateria (cheia/baixa).

* **Processamento (FPGA):**

  * Interpreta as entradas e define o modo de opera√ß√£o com base na FSM interna.

* **Feedback (FPGA ‚Üí BitDogLab):**

  * Envia o c√≥digo de 3 bits (`operating_mode[2:0]`) para LEDs e display, representando o modo atual do sistema.

---

## üîã Modos de Opera√ß√£o (FSM)

| Modo            | C√≥digo Bin√°rio | Descri√ß√£o                                |
| --------------- | -------------- | ---------------------------------------- |
| `IDLE`          | `000`          | Sistema parado                           |
| `ELECTRIC`      | `001`          | Tra√ß√£o el√©trica pura                     |
| `DIESEL_CHARGE` | `010`          | Carregamento da bateria via motor diesel |
| `HYBRID_ASSIST` | `011`          | Modo h√≠brido (diesel + el√©trico)         |
| `REGEN_BRAKING` | `100`          | Frenagem regenerativa ativa              |

---

## üß© Estrutura do Projeto

```
FPGA_GERENCIAMENTO_ENERGETICO/
‚îÇ
‚îú‚îÄ‚îÄ Gereciamento_energetico.sv       # M√≥dulo principal e FSM
‚îú‚îÄ‚îÄ tb_energy_system_all_in_one.sv    # Testbench completo
‚îú‚îÄ‚îÄ Gereciamento_energetico.lpf       # Arquivo de restri√ß√µes (pinos FPGA)
‚îî‚îÄ‚îÄ README.md
```

---

## üß∞ Simula√ß√£o com Icarus Verilog + GTKWave

### 1Ô∏è‚É£ Compilar

```bash
iverilog -o energy_test Gereciamento_energetico.sv tb_energy_system_all_in_one.sv
```

### 2Ô∏è‚É£ Executar simula√ß√£o

```bash
vvp energy_test
```

### 3Ô∏è‚É£ Abrir no GTKWave

```bash
gtkwave energy_system_all_in_one.vcd
```

---

## üìä Resultados da Simula√ß√£o

A FSM alterna corretamente entre os modos de opera√ß√£o conforme as entradas simuladas.
O arquivo `.vcd` gerado exibe as transi√ß√µes esperadas entre os estados:

* **IDLE ‚Üí ELECTRIC ‚Üí HYBRID_ASSIST ‚Üí REGEN_BRAKING ‚Üí IDLE**

<img src="A_flowchart_diagram_of_a_Hybrid_Energy_Management_.png" width="500">

---

## üß© L√≥gica da FSM

O m√≥dulo interno `energy_manager_fixed` √© respons√°vel por toda a decis√£o de estado, baseada nas entradas simuladas:

```verilog
if (p_demand_low && !is_braking && !battery_low)
    next_mode = ELECTRIC;
else if (p_demand_high && !is_braking && !battery_low)
    next_mode = HYBRID_ASSIST;
else if ((p_demand_low || p_demand_high) && battery_low)
    next_mode = DIESEL_CHARGE;
else if (is_braking)
    next_mode = REGEN_BRAKING;
```

---

## üîå Mapa de Conex√µes (BitDogLab ‚Üî FPGA)

| Fun√ß√£o                           | Pico GPIO | FPGA Pino | Dire√ß√£o | Descri√ß√£o                   |
| -------------------------------- | --------- | --------- | ------- | --------------------------- |
| `p_demand_low`                   | GP18      | A18       | Entrada | Demanda de baixa pot√™ncia   |
| `p_demand_high`                  | GP19      | C1        | Entrada | Demanda de alta pot√™ncia    |
| `p_idle`                         | GP20      | B1        | Entrada | Sistema em repouso          |
| `is_braking`                     | GP8       | D2        | Entrada | Freio regenerativo          |
| `battery_button`                 | GP9       | K3        | Entrada | Alterna bateria cheia/baixa |
| `operating_mode0` (LED Vermelho) | GP28      | G20       | Sa√≠da   | Bit 0 do modo operacional   |
| `operating_mode1` (LED Verde)    | GP16      | L18       | Sa√≠da   | Bit 1 do modo operacional   |
| `operating_mode2` (LED Azul)     | GP17      | L20       | Sa√≠da   | Bit 2 do modo operacional   |

> ‚ö†Ô∏è **Observa√ß√£o:**
>
> * O **FPGA processa toda a l√≥gica FSM e define os modos de opera√ß√£o.**
> * A **BitDogLab apenas fornece os sinais de entrada e exibe o feedback visual dos modos**, funcionando como uma interface homem-m√°quina (HMI) de teste e diagn√≥stico.

---

## üöÄ Requisitos

* [Icarus Verilog](http://iverilog.icarus.com/)
* [GTKWave](http://gtkwave.sourceforge.net/)
* Lattice Diamond (para s√≠ntese FPGA)
* BitDogLab (para simula√ß√£o e interface de feedback)
