# 数字系统设计实验（94/4.8）

### 实验报告（70％）
平时实验按照书上步骤慢慢来就行，建议在开学的前几周把书本前面有关Verilog基本语法的介绍部分看一遍，后面代码写起来快很多；
老师会在期中讲一下调试与实验报告注意事项，这里需要好好听，大作业写实验报告用得到；

### 期末考（30％）
有两题，一题是改错，一题是描述有限状态机。难度不大，大作业如果是自己手把手写的考试其实挺轻松的。可以留意一下平时遇到的一些bug。
