Fitter report for experiment1b
Wed Jan 31 22:17:18 2018
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Incremental Compilation Routing Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jan 31 22:17:18 2018          ;
; Quartus II 32-bit Version          ; 12.0 Build 263 08/02/2012 SP 2 SJ Full Version ;
; Revision Name                      ; experiment1b                                   ;
; Top-level Entity Name              ; experiment1b                                   ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C35F672C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 3,613 / 33,216 ( 11 % )                        ;
;     Total combinational functions  ; 3,187 / 33,216 ( 10 % )                        ;
;     Dedicated logic registers      ; 2,394 / 33,216 ( 7 % )                         ;
; Total registers                    ; 2394                                           ;
; Total pins                         ; 96 / 475 ( 20 % )                              ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 64,128 / 483,840 ( 13 % )                      ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                  ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 3           ;
; Maximum allowed            ; 3           ;
;                            ;             ;
; Average used               ; 1.53        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ;  10.7%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                 ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; experiment1b_cpu_0:cpu_0|A_mul_src1[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[0]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[1]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[2]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[3]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[4]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[5]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[6]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[7]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[8]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[9]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[10]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[11]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[12]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[13]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[14]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src1[15]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[16]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[17]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[18]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[19]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[20]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[21]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[22]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[23]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[24]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[25]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[26]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[27]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[28]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[29]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[30]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src1[31]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[0]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[1]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[2]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[3]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[4]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[5]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[6]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[7]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[8]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[9]~_Duplicate_1                                                                                                                                      ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[10]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[11]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[12]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[13]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[14]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|A_mul_src2[15]~_Duplicate_1                                                                                                                                     ; REGOUT           ;                       ;
; experiment1b_cpu_0:cpu_0|A_mul_src2[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; experiment1b_cpu_0:cpu_0|D_bht_data[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_bht_module:experiment1b_cpu_0_bht|altsyncram:the_altsyncram|altsyncram_r2h1:auto_generated|q_b[0]                                            ; PORTBDATAOUT     ;                       ;
; experiment1b_cpu_0:cpu_0|D_bht_data[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_bht_module:experiment1b_cpu_0_bht|altsyncram:the_altsyncram|altsyncram_r2h1:auto_generated|q_b[1]                                            ; PORTBDATAOUT     ;                       ;
+------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5929 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5929 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 11 / 4520 ( 0.24 % )   ;
;     -- Achieved     ; 11 / 4520 ( 0.24 % )   ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Post-Fit               ; Placement                    ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5726    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 200     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+---------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                    ;
+------------------+------------------+---------------+-------------+-------------+
; Partition 1      ; Partition 2      ; # Connections ; # Requested ; # Preserved ;
+------------------+------------------+---------------+-------------+-------------+
; Top              ; Top              ; 24658         ; 2           ; 2           ;
; sld_hub:auto_hub ; Top              ; 193           ; 0           ; 0           ;
; Top              ; sld_hub:auto_hub ; 193           ; 0           ; 0           ;
; sld_hub:auto_hub ; sld_hub:auto_hub ; 748           ; 0           ; 0           ;
+------------------+------------------+---------------+-------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/ECE/ganesr3/Desktop/experiment1b/experiment1b.pin.


+----------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                    ;
+---------------------------------------------+------------------------------------+
; Resource                                    ; Usage                              ;
+---------------------------------------------+------------------------------------+
; Total logic elements                        ; 3,613 / 33,216 ( 11 % )            ;
;     -- Combinational with no register       ; 1219                               ;
;     -- Register only                        ; 426                                ;
;     -- Combinational with a register        ; 1968                               ;
;                                             ;                                    ;
; Logic element usage by number of LUT inputs ;                                    ;
;     -- 4 input functions                    ; 1579                               ;
;     -- 3 input functions                    ; 1128                               ;
;     -- <=2 input functions                  ; 480                                ;
;     -- Register only                        ; 426                                ;
;                                             ;                                    ;
; Logic elements by mode                      ;                                    ;
;     -- normal mode                          ; 2960                               ;
;     -- arithmetic mode                      ; 227                                ;
;                                             ;                                    ;
; Total registers*                            ; 2,394 / 34,593 ( 7 % )             ;
;     -- Dedicated logic registers            ; 2,394 / 33,216 ( 7 % )             ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                  ;
;                                             ;                                    ;
; Total LABs:  partially or completely used   ; 276 / 2,076 ( 13 % )               ;
; User inserted logic elements                ; 0                                  ;
; Virtual pins                                ; 0                                  ;
; I/O pins                                    ; 96 / 475 ( 20 % )                  ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                    ;
;                                             ;                                    ;
; Global signals                              ; 7                                  ;
; M4Ks                                        ; 22 / 105 ( 21 % )                  ;
; Total block memory bits                     ; 64,128 / 483,840 ( 13 % )          ;
; Total block memory implementation bits      ; 101,376 / 483,840 ( 21 % )         ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )                     ;
; PLLs                                        ; 0 / 4 ( 0 % )                      ;
; Global clocks                               ; 7 / 16 ( 44 % )                    ;
; JTAGs                                       ; 1 / 1 ( 100 % )                    ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                      ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                      ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 6%                       ;
; Peak interconnect usage (total/H/V)         ; 41% / 38% / 46%                    ;
; Maximum fan-out node                        ; clock_50_i_clk_in_clk~clkctrl      ;
; Maximum fan-out                             ; 2263                               ;
; Highest non-global fan-out signal           ; experiment1b_cpu_0:cpu_0|A_stall~0 ;
; Highest non-global fan-out                  ; 715                                ;
; Total fan-out                               ; 20970                              ;
; Average fan-out                             ; 3.46                               ;
+---------------------------------------------+------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 3483 / 33216 ( 10 % ) ; 130 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1165                  ; 54                    ; 0                              ;
;     -- Register only                        ; 418                   ; 8                     ; 0                              ;
;     -- Combinational with a register        ; 1900                  ; 68                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 1527                  ; 52                    ; 0                              ;
;     -- 3 input functions                    ; 1083                  ; 45                    ; 0                              ;
;     -- <=2 input functions                  ; 455                   ; 25                    ; 0                              ;
;     -- Register only                        ; 418                   ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 2842                  ; 118                   ; 0                              ;
;     -- arithmetic mode                      ; 223                   ; 4                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 2318                  ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 2318 / 33216 ( 7 % )  ; 76 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 266 / 2076 ( 13 % )   ; 12 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 96                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 64128                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 101376                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 22 / 105 ( 20 % )     ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 5 / 20 ( 25 % )       ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 268                   ; 118                   ; 0                              ;
;     -- Registered Input Connections         ; 132                   ; 84                    ; 0                              ;
;     -- Output Connections                   ; 213                   ; 173                   ; 0                              ;
;     -- Registered Output Connections        ; 4                     ; 133                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 20545                 ; 831                   ; 0                              ;
;     -- Registered Connections               ; 7771                  ; 517                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 192                   ; 289                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 289                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 63                    ; 22                    ; 0                              ;
;     -- Output Ports                         ; 64                    ; 39                    ; 0                              ;
;     -- Bidir Ports                          ; 16                    ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 25                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock_50_i_clk_in_clk                       ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock_50_i_clk_in_reset_reset_n             ; V2    ; 1        ; 0            ; 12           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; push_button_i_external_connection_export[0] ; G26   ; 5        ; 65           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; push_button_i_external_connection_export[1] ; N23   ; 5        ; 65           ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; push_button_i_external_connection_export[2] ; P23   ; 6        ; 65           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; push_button_i_external_connection_export[3] ; W26   ; 6        ; 65           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switch_i_external_connection_export[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name                                              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+---------------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; led_green_o_external_connection_export[0]         ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_green_o_external_connection_export[1]         ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_green_o_external_connection_export[2]         ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_green_o_external_connection_export[3]         ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_green_o_external_connection_export[4]         ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_green_o_external_connection_export[5]         ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_green_o_external_connection_export[6]         ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_green_o_external_connection_export[7]         ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_green_o_external_connection_export[8]         ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[0]           ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[10]          ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[11]          ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[12]          ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[13]          ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[14]          ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[15]          ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[16]          ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[17]          ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[1]           ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[2]           ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[3]           ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[4]           ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[5]           ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[6]           ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[7]           ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[8]           ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; led_red_o_external_connection_export[9]           ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 20 pF ; -                    ; -                   ;
; seven_segment_n_o_0_external_connection_export[0] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; seven_segment_n_o_0_external_connection_export[1] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; seven_segment_n_o_0_external_connection_export[2] ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; seven_segment_n_o_0_external_connection_export[3] ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; seven_segment_n_o_0_external_connection_export[4] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; seven_segment_n_o_0_external_connection_export[5] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; seven_segment_n_o_0_external_connection_export[6] ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[0]                 ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[10]                ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[11]                ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[12]                ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[13]                ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[14]                ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[15]                ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[16]                ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[17]                ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[1]                 ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[2]                 ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[3]                 ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[4]                 ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[5]                 ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[6]                 ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[7]                 ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[8]                 ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_ADDR[9]                 ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_CE_N                    ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_LB_N                    ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_OE_N                    ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_UB_N                    ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
; sram_0_external_interface_WE_N                    ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF  ; -                    ; -                   ;
+---------------------------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------+---------------------+
; Name                             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                ; Output Enable Group ;
+----------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------+---------------------+
; sram_0_external_interface_DQ[0]  ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[10] ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[11] ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[12] ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[13] ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[14] ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[15] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[1]  ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[2]  ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[3]  ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[4]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[5]  ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[6]  ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[7]  ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[8]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
; sram_0_external_interface_DQ[9]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; experiment1b_sram_0:sram_0|is_write ; -                   ;
+----------------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 64 ( 11 % )  ; 3.3V          ; --           ;
; 2        ; 4 / 59 ( 7 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 3.3V          ; --           ;
; 6        ; 4 / 59 ( 7 % )   ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                ;
+----------+------------+----------+---------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                    ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; switch_i_external_connection_export[9]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; sram_0_external_interface_DQ[3]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; sram_0_external_interface_DQ[4]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; sram_0_external_interface_DQ[6]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; led_red_o_external_connection_export[10]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; led_red_o_external_connection_export[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; led_green_o_external_connection_export[6]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; sram_0_external_interface_ADDR[16]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; sram_0_external_interface_DQ[5]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; seven_segment_n_o_0_external_connection_export[1] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; led_red_o_external_connection_export[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; sram_0_external_interface_ADDR[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; sram_0_external_interface_ADDR[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; sram_0_external_interface_ADDR[12]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; sram_0_external_interface_ADDR[17]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; sram_0_external_interface_DQ[14]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; sram_0_external_interface_DQ[15]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; sram_0_external_interface_CE_N                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; seven_segment_n_o_0_external_connection_export[2] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; switch_i_external_connection_export[6]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; led_red_o_external_connection_export[11]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; led_red_o_external_connection_export[7]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; led_red_o_external_connection_export[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; sram_0_external_interface_ADDR[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; sram_0_external_interface_ADDR[5]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; sram_0_external_interface_ADDR[8]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; sram_0_external_interface_ADDR[9]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; sram_0_external_interface_DQ[0]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; sram_0_external_interface_OE_N                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; seven_segment_n_o_0_external_connection_export[3] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; led_red_o_external_connection_export[17]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; switch_i_external_connection_export[5]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; led_red_o_external_connection_export[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; led_red_o_external_connection_export[6]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; led_red_o_external_connection_export[4]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; led_red_o_external_connection_export[5]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; sram_0_external_interface_ADDR[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; sram_0_external_interface_ADDR[6]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; sram_0_external_interface_DQ[1]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; sram_0_external_interface_DQ[8]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; sram_0_external_interface_DQ[10]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; sram_0_external_interface_LB_N                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; sram_0_external_interface_WE_N                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; seven_segment_n_o_0_external_connection_export[4] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; led_red_o_external_connection_export[16]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; led_red_o_external_connection_export[15]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; switch_i_external_connection_export[3]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; led_red_o_external_connection_export[13]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; led_green_o_external_connection_export[0]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; led_red_o_external_connection_export[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; sram_0_external_interface_ADDR[1]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; sram_0_external_interface_ADDR[7]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; sram_0_external_interface_DQ[2]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; sram_0_external_interface_DQ[9]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; sram_0_external_interface_DQ[11]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; sram_0_external_interface_UB_N                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; seven_segment_n_o_0_external_connection_export[0] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; led_red_o_external_connection_export[14]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; switch_i_external_connection_export[4]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; led_green_o_external_connection_export[1]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; led_red_o_external_connection_export[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; switch_i_external_connection_export[8]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; switch_i_external_connection_export[7]            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; push_button_i_external_connection_export[0]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                               ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                               ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                               ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                               ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; switch_i_external_connection_export[10]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; clock_50_i_clk_in_clk                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; push_button_i_external_connection_export[1]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; switch_i_external_connection_export[0]            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; switch_i_external_connection_export[1]            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; switch_i_external_connection_export[11]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; switch_i_external_connection_export[12]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; push_button_i_external_connection_export[2]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; switch_i_external_connection_export[2]            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                              ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; switch_i_external_connection_export[13]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; switch_i_external_connection_export[14]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; switch_i_external_connection_export[15]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; led_green_o_external_connection_export[5]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; led_green_o_external_connection_export[4]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; switch_i_external_connection_export[16]           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; clock_50_i_clk_in_reset_reset_n                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; sram_0_external_interface_ADDR[11]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; sram_0_external_interface_ADDR[10]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; seven_segment_n_o_0_external_connection_export[6] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; seven_segment_n_o_0_external_connection_export[5] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                            ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; led_green_o_external_connection_export[3]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; sram_0_external_interface_ADDR[13]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; sram_0_external_interface_ADDR[14]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; sram_0_external_interface_DQ[12]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; sram_0_external_interface_DQ[13]                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; led_green_o_external_connection_export[2]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; push_button_i_external_connection_export[3]       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; sram_0_external_interface_ADDR[15]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; sram_0_external_interface_DQ[7]                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; led_green_o_external_connection_export[8]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; led_red_o_external_connection_export[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                               ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; led_green_o_external_connection_export[7]         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+---------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                 ; Library Name ;
+-------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |experiment1b                                                                                                           ; 3613 (1)    ; 2394 (0)                  ; 0 (0)         ; 64128       ; 22   ; 4            ; 0       ; 2         ; 96   ; 0            ; 1219 (1)     ; 426 (0)           ; 1968 (0)         ; |experiment1b                                                                                                                                                                                                                                                                                                                                       ;              ;
;    |altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |experiment1b|altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                      ;              ;
;    |altera_avalon_sc_fifo:custom_counter_component_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |experiment1b|altera_avalon_sc_fifo:custom_counter_component_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                    ;              ;
;    |altera_avalon_sc_fifo:custom_counter_component_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |experiment1b|altera_avalon_sc_fifo:custom_counter_component_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                    ;              ;
;    |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |experiment1b|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                ;              ;
;    |altera_avalon_sc_fifo:led_green_o_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                            ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |experiment1b|altera_avalon_sc_fifo:led_green_o_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                               ;              ;
;    |altera_avalon_sc_fifo:led_red_o_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                              ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |experiment1b|altera_avalon_sc_fifo:led_red_o_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                 ;              ;
;    |altera_avalon_sc_fifo:push_button_i_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |experiment1b|altera_avalon_sc_fifo:push_button_i_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                             ;              ;
;    |altera_avalon_sc_fifo:seven_segment_n_o_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |experiment1b|altera_avalon_sc_fifo:seven_segment_n_o_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                       ;              ;
;    |altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 27 (27)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 6 (6)             ; 15 (15)          ; |experiment1b|altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                     ;              ;
;    |altera_avalon_sc_fifo:switch_i_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                               ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |experiment1b|altera_avalon_sc_fifo:switch_i_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                  ;              ;
;    |altera_merlin_slave_agent:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |experiment1b|altera_merlin_slave_agent:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                           ;              ;
;    |altera_merlin_slave_agent:push_button_i_s1_translator_avalon_universal_slave_0_agent|                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |experiment1b|altera_merlin_slave_agent:push_button_i_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                  ;              ;
;    |altera_merlin_slave_agent:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent|                       ; 17 (9)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 0 (0)             ; 7 (4)            ; |experiment1b|altera_merlin_slave_agent:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_burst_uncompressor:uncompressor|                                                                   ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |experiment1b|altera_merlin_slave_agent:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                            ;              ;
;    |altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator|                                                  ; 40 (40)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 36 (36)          ; |experiment1b|altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator                                                                                                                                                                                                                                                                     ;              ;
;    |altera_merlin_slave_translator:custom_counter_component_0_avalon_slave_0_translator|                                ; 32 (32)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 25 (25)          ; |experiment1b|altera_merlin_slave_translator:custom_counter_component_0_avalon_slave_0_translator                                                                                                                                                                                                                                                   ;              ;
;    |altera_merlin_slave_translator:custom_counter_component_1_avalon_slave_0_translator|                                ; 33 (33)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 12 (12)           ; 19 (19)          ; |experiment1b|altera_merlin_slave_translator:custom_counter_component_1_avalon_slave_0_translator                                                                                                                                                                                                                                                   ;              ;
;    |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                            ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |experiment1b|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                               ;              ;
;    |altera_merlin_slave_translator:led_green_o_s1_translator|                                                           ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |experiment1b|altera_merlin_slave_translator:led_green_o_s1_translator                                                                                                                                                                                                                                                                              ;              ;
;    |altera_merlin_slave_translator:led_red_o_s1_translator|                                                             ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 21 (21)          ; |experiment1b|altera_merlin_slave_translator:led_red_o_s1_translator                                                                                                                                                                                                                                                                                ;              ;
;    |altera_merlin_slave_translator:push_button_i_s1_translator|                                                         ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |experiment1b|altera_merlin_slave_translator:push_button_i_s1_translator                                                                                                                                                                                                                                                                            ;              ;
;    |altera_merlin_slave_translator:seven_segment_n_o_0_s1_translator|                                                   ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 10 (10)          ; |experiment1b|altera_merlin_slave_translator:seven_segment_n_o_0_s1_translator                                                                                                                                                                                                                                                                      ;              ;
;    |altera_merlin_slave_translator:switch_i_s1_translator|                                                              ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 4 (4)             ; 16 (16)          ; |experiment1b|altera_merlin_slave_translator:switch_i_s1_translator                                                                                                                                                                                                                                                                                 ;              ;
;    |altera_merlin_traffic_limiter:limiter_001|                                                                          ; 32 (32)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 18 (18)          ; |experiment1b|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                                             ;              ;
;    |altera_merlin_traffic_limiter:limiter|                                                                              ; 13 (13)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 6 (6)            ; |experiment1b|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                 ;              ;
;    |altera_merlin_width_adapter:width_adapter_001|                                                                      ; 32 (32)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 31 (31)          ; |experiment1b|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                         ;              ;
;    |altera_merlin_width_adapter:width_adapter|                                                                          ; 60 (60)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 57 (57)          ; |experiment1b|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                             ;              ;
;    |altera_reset_controller:rst_controller_001|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |experiment1b|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |experiment1b|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                 ;              ;
;    |altera_reset_controller:rst_controller|                                                                             ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |experiment1b|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |experiment1b|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                     ;              ;
;    |custom_counter_component:custom_counter_component_0|                                                                ; 82 (40)     ; 63 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (7)       ; 2 (2)             ; 61 (31)          ; |experiment1b|custom_counter_component:custom_counter_component_0                                                                                                                                                                                                                                                                                   ;              ;
;       |custom_counter_unit:custom_counter_unit_inst|                                                                    ; 42 (42)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 30 (30)          ; |experiment1b|custom_counter_component:custom_counter_component_0|custom_counter_unit:custom_counter_unit_inst                                                                                                                                                                                                                                      ;              ;
;    |custom_counter_component:custom_counter_component_1|                                                                ; 79 (37)     ; 63 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (4)       ; 2 (2)             ; 61 (31)          ; |experiment1b|custom_counter_component:custom_counter_component_1                                                                                                                                                                                                                                                                                   ;              ;
;       |custom_counter_unit:custom_counter_unit_inst|                                                                    ; 42 (42)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 30 (30)          ; |experiment1b|custom_counter_component:custom_counter_component_1|custom_counter_unit:custom_counter_unit_inst                                                                                                                                                                                                                                      ;              ;
;    |experiment1b_LED_GREEN_O:led_green_o|                                                                               ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 9 (9)            ; |experiment1b|experiment1b_LED_GREEN_O:led_green_o                                                                                                                                                                                                                                                                                                  ;              ;
;    |experiment1b_LED_RED_O:led_red_o|                                                                                   ; 39 (39)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 18 (18)           ; 18 (18)          ; |experiment1b|experiment1b_LED_RED_O:led_red_o                                                                                                                                                                                                                                                                                                      ;              ;
;    |experiment1b_PUSH_BUTTON_I:push_button_i|                                                                           ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 8 (8)             ; 12 (12)          ; |experiment1b|experiment1b_PUSH_BUTTON_I:push_button_i                                                                                                                                                                                                                                                                                              ;              ;
;    |experiment1b_SEVEN_SEGMENT_N_O_0:seven_segment_n_o_0|                                                               ; 17 (17)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 7 (7)            ; |experiment1b|experiment1b_SEVEN_SEGMENT_N_O_0:seven_segment_n_o_0                                                                                                                                                                                                                                                                                  ;              ;
;    |experiment1b_SWITCH_I:switch_i|                                                                                     ; 98 (98)     ; 85 (85)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 34 (34)           ; 51 (51)          ; |experiment1b|experiment1b_SWITCH_I:switch_i                                                                                                                                                                                                                                                                                                        ;              ;
;    |experiment1b_addr_router:addr_router|                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |experiment1b|experiment1b_addr_router:addr_router                                                                                                                                                                                                                                                                                                  ;              ;
;    |experiment1b_addr_router_001:addr_router_001|                                                                       ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 14 (14)          ; |experiment1b|experiment1b_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                          ;              ;
;    |experiment1b_cmd_xbar_demux:cmd_xbar_demux|                                                                         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                            ;              ;
;    |experiment1b_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                 ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                    ;              ;
;    |experiment1b_cmd_xbar_mux:cmd_xbar_mux_001|                                                                         ; 61 (58)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 57 (54)          ; |experiment1b|experiment1b_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                            ;              ;
;       |altera_merlin_arbitrator:arb|                                                                                    ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |experiment1b|experiment1b_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                               ;              ;
;    |experiment1b_cmd_xbar_mux:cmd_xbar_mux|                                                                             ; 54 (51)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (48)      ; 1 (0)             ; 4 (1)            ; |experiment1b|experiment1b_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                ;              ;
;       |altera_merlin_arbitrator:arb|                                                                                    ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |experiment1b|experiment1b_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                   ;              ;
;    |experiment1b_cpu_0:cpu_0|                                                                                           ; 2387 (2030) ; 1536 (1350)               ; 0 (0)         ; 63104       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 817 (678)    ; 284 (242)         ; 1286 (1110)      ; |experiment1b|experiment1b_cpu_0:cpu_0                                                                                                                                                                                                                                                                                                              ;              ;
;       |experiment1b_cpu_0_bht_module:experiment1b_cpu_0_bht|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_bht_module:experiment1b_cpu_0_bht                                                                                                                                                                                                                                                         ;              ;
;          |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_bht_module:experiment1b_cpu_0_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                               ;              ;
;             |altsyncram_r2h1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_bht_module:experiment1b_cpu_0_bht|altsyncram:the_altsyncram|altsyncram_r2h1:auto_generated                                                                                                                                                                                                ;              ;
;       |experiment1b_cpu_0_dc_data_module:experiment1b_cpu_0_dc_data|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_data_module:experiment1b_cpu_0_dc_data                                                                                                                                                                                                                                                 ;              ;
;          |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_data_module:experiment1b_cpu_0_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                       ;              ;
;             |altsyncram_29f1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_data_module:experiment1b_cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                                                                                        ;              ;
;       |experiment1b_cpu_0_dc_tag_module:experiment1b_cpu_0_dc_tag|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_tag_module:experiment1b_cpu_0_dc_tag                                                                                                                                                                                                                                                   ;              ;
;          |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_tag_module:experiment1b_cpu_0_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                         ;              ;
;             |altsyncram_dng1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_tag_module:experiment1b_cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_dng1:auto_generated                                                                                                                                                                                          ;              ;
;       |experiment1b_cpu_0_dc_victim_module:experiment1b_cpu_0_dc_victim|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_victim_module:experiment1b_cpu_0_dc_victim                                                                                                                                                                                                                                             ;              ;
;          |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_victim_module:experiment1b_cpu_0_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                   ;              ;
;             |altsyncram_9vc1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_victim_module:experiment1b_cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                                                                    ;              ;
;       |experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data                                                                                                                                                                                                                                                 ;              ;
;          |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                       ;              ;
;             |altsyncram_qed1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                                                                        ;              ;
;       |experiment1b_cpu_0_ic_tag_module:experiment1b_cpu_0_ic_tag|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_tag_module:experiment1b_cpu_0_ic_tag                                                                                                                                                                                                                                                   ;              ;
;          |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_tag_module:experiment1b_cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                         ;              ;
;             |altsyncram_afh1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_tag_module:experiment1b_cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_afh1:auto_generated                                                                                                                                                                                          ;              ;
;       |experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell                                                                                                                                                                                                                                                ;              ;
;          |altmult_add:the_altmult_add_part_1|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                                                                             ;              ;
;             |mult_add_4cr2:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated                                                                                                                                                                                ;              ;
;                |ded_mult_2o81:ded_mult1|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                                                                        ;              ;
;          |altmult_add:the_altmult_add_part_2|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                                                                             ;              ;
;             |mult_add_6cr2:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated                                                                                                                                                                                ;              ;
;                |ded_mult_2o81:ded_mult1|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                                                                        ;              ;
;       |experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|                                                   ; 281 (37)    ; 186 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (5)       ; 42 (0)            ; 176 (32)         ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci                                                                                                                                                                                                                                                ;              ;
;          |experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|                ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 42 (0)            ; 54 (0)           ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper                                                                                                                                                  ;              ;
;             |experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|               ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (36)           ; 11 (9)           ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk                                                      ;              ;
;                |altera_std_synchronizer:the_altera_std_synchronizer2|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                |altera_std_synchronizer:the_altera_std_synchronizer3|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;             |experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|                     ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (2)             ; 43 (43)          ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck                                                            ;              ;
;                |altera_std_synchronizer:the_altera_std_synchronizer1|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;             |sld_virtual_jtag_basic:experiment1b_cpu_0_jtag_debug_module_phy|                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:experiment1b_cpu_0_jtag_debug_module_phy                                                                                  ;              ;
;          |experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg|                                  ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg                                                                                                                                                                    ;              ;
;          |experiment1b_cpu_0_nios2_oci_break:the_experiment1b_cpu_0_nios2_oci_break|                                    ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_oci_break:the_experiment1b_cpu_0_nios2_oci_break                                                                                                                                                                      ;              ;
;          |experiment1b_cpu_0_nios2_oci_debug:the_experiment1b_cpu_0_nios2_oci_debug|                                    ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_oci_debug:the_experiment1b_cpu_0_nios2_oci_debug                                                                                                                                                                      ;              ;
;          |experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|                                          ; 55 (55)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 45 (45)          ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem                                                                                                                                                                            ;              ;
;             |experiment1b_cpu_0_ociram_lpm_dram_bdp_component_module:experiment1b_cpu_0_ociram_lpm_dram_bdp_component|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|experiment1b_cpu_0_ociram_lpm_dram_bdp_component_module:experiment1b_cpu_0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                |altsyncram:the_altsyncram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|experiment1b_cpu_0_ociram_lpm_dram_bdp_component_module:experiment1b_cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                   |altsyncram_ve82:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|experiment1b_cpu_0_ociram_lpm_dram_bdp_component_module:experiment1b_cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_ve82:auto_generated          ;              ;
;       |experiment1b_cpu_0_register_bank_a_module:experiment1b_cpu_0_register_bank_a|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_register_bank_a_module:experiment1b_cpu_0_register_bank_a                                                                                                                                                                                                                                 ;              ;
;          |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_register_bank_a_module:experiment1b_cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                       ;              ;
;             |altsyncram_rgg1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_register_bank_a_module:experiment1b_cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_rgg1:auto_generated                                                                                                                                                                        ;              ;
;       |experiment1b_cpu_0_register_bank_b_module:experiment1b_cpu_0_register_bank_b|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_register_bank_b_module:experiment1b_cpu_0_register_bank_b                                                                                                                                                                                                                                 ;              ;
;          |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_register_bank_b_module:experiment1b_cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                       ;              ;
;             |altsyncram_sgg1:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_register_bank_b_module:experiment1b_cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_sgg1:auto_generated                                                                                                                                                                        ;              ;
;       |experiment1b_cpu_0_test_bench:the_experiment1b_cpu_0_test_bench|                                                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_test_bench:the_experiment1b_cpu_0_test_bench                                                                                                                                                                                                                                              ;              ;
;       |lpm_add_sub:Add17|                                                                                               ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17                                                                                                                                                                                                                                                                                            ;              ;
;          |add_sub_8ri:auto_generated|                                                                                   ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated                                                                                                                                                                                                                                                                 ;              ;
;    |experiment1b_jtag_uart_0:jtag_uart_0|                                                                               ; 163 (40)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (17)      ; 22 (3)            ; 100 (20)         ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                  ;              ;
;       |alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|                                                    ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 40 (40)          ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                     ;              ;
;       |experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r                                                                                                                                                                                                                          ;              ;
;          |scfifo:rfifo|                                                                                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                             ;              ;
;             |scfifo_1n21:auto_generated|                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                                  ;              ;
;                |a_dpfifo_8t21:dpfifo|                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                             ;              ;
;                   |a_fefifo_7cf:fifo_state|                                                                             ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                     ;              ;
;                      |cntr_rj7:count_usedw|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                ;              ;
;                   |cntr_fjb:rd_ptr_count|                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                       ;              ;
;                   |cntr_fjb:wr_ptr|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                             ;              ;
;                   |dpram_5h21:FIFOram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                          ;              ;
;                      |altsyncram_9tl1:altsyncram2|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                              ;              ;
;       |experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w                                                                                                                                                                                                                          ;              ;
;          |scfifo:wfifo|                                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                             ;              ;
;             |scfifo_1n21:auto_generated|                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                                  ;              ;
;                |a_dpfifo_8t21:dpfifo|                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                             ;              ;
;                   |a_fefifo_7cf:fifo_state|                                                                             ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                     ;              ;
;                      |cntr_rj7:count_usedw|                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                ;              ;
;                   |cntr_fjb:rd_ptr_count|                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                       ;              ;
;                   |cntr_fjb:wr_ptr|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                             ;              ;
;                   |dpram_5h21:FIFOram|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                          ;              ;
;                      |altsyncram_9tl1:altsyncram2|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                              ;              ;
;    |experiment1b_rsp_xbar_demux:rsp_xbar_demux_001|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                        ;              ;
;    |experiment1b_rsp_xbar_demux:rsp_xbar_demux|                                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |experiment1b|experiment1b_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                            ;              ;
;    |experiment1b_rsp_xbar_mux:rsp_xbar_mux|                                                                             ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |experiment1b|experiment1b_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                ;              ;
;    |experiment1b_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                     ; 142 (142)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 94 (94)          ; |experiment1b|experiment1b_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                        ;              ;
;    |experiment1b_sram_0:sram_0|                                                                                         ; 58 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 58 (58)          ; |experiment1b|experiment1b_sram_0:sram_0                                                                                                                                                                                                                                                                                                            ;              ;
;    |sld_hub:auto_hub|                                                                                                   ; 130 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (38)      ; 8 (8)             ; 68 (43)          ; |experiment1b|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                      ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                                         ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |experiment1b|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                              ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                       ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |experiment1b|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                            ;              ;
+-------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+---------------------------------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                                              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------------------------------------+----------+---------------+---------------+-----------------------+-----+
; sram_0_external_interface_DQ[0]                   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[1]                   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[2]                   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[3]                   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[4]                   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[5]                   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[6]                   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[7]                   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[8]                   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[9]                   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[10]                  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[11]                  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[12]                  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[13]                  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[14]                  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sram_0_external_interface_DQ[15]                  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; led_red_o_external_connection_export[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[8]           ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[9]           ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[10]          ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[11]          ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[12]          ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[13]          ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[14]          ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[15]          ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[16]          ; Output   ; --            ; --            ; --                    ; --  ;
; led_red_o_external_connection_export[17]          ; Output   ; --            ; --            ; --                    ; --  ;
; led_green_o_external_connection_export[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; led_green_o_external_connection_export[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; led_green_o_external_connection_export[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; led_green_o_external_connection_export[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; led_green_o_external_connection_export[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; led_green_o_external_connection_export[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; led_green_o_external_connection_export[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; led_green_o_external_connection_export[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; led_green_o_external_connection_export[8]         ; Output   ; --            ; --            ; --                    ; --  ;
; seven_segment_n_o_0_external_connection_export[0] ; Output   ; --            ; --            ; --                    ; --  ;
; seven_segment_n_o_0_external_connection_export[1] ; Output   ; --            ; --            ; --                    ; --  ;
; seven_segment_n_o_0_external_connection_export[2] ; Output   ; --            ; --            ; --                    ; --  ;
; seven_segment_n_o_0_external_connection_export[3] ; Output   ; --            ; --            ; --                    ; --  ;
; seven_segment_n_o_0_external_connection_export[4] ; Output   ; --            ; --            ; --                    ; --  ;
; seven_segment_n_o_0_external_connection_export[5] ; Output   ; --            ; --            ; --                    ; --  ;
; seven_segment_n_o_0_external_connection_export[6] ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[0]                 ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[1]                 ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[2]                 ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[3]                 ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[4]                 ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[5]                 ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[6]                 ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[7]                 ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[8]                 ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[9]                 ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[10]                ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[11]                ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[12]                ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[13]                ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[14]                ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[15]                ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[16]                ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_ADDR[17]                ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_LB_N                    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_UB_N                    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_CE_N                    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_OE_N                    ; Output   ; --            ; --            ; --                    ; --  ;
; sram_0_external_interface_WE_N                    ; Output   ; --            ; --            ; --                    ; --  ;
; clock_50_i_clk_in_clk                             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clock_50_i_clk_in_reset_reset_n                   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; push_button_i_external_connection_export[1]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; push_button_i_external_connection_export[0]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; push_button_i_external_connection_export[3]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; push_button_i_external_connection_export[2]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switch_i_external_connection_export[1]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch_i_external_connection_export[0]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch_i_external_connection_export[3]            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch_i_external_connection_export[2]            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch_i_external_connection_export[5]            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch_i_external_connection_export[4]            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch_i_external_connection_export[7]            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch_i_external_connection_export[6]            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch_i_external_connection_export[9]            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch_i_external_connection_export[8]            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switch_i_external_connection_export[11]           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch_i_external_connection_export[10]           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch_i_external_connection_export[13]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switch_i_external_connection_export[12]           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch_i_external_connection_export[15]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switch_i_external_connection_export[14]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switch_i_external_connection_export[16]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------------------------------------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sram_0_external_interface_DQ[0]                                                                                                      ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[0]                                                                                        ; 0                 ; 6       ;
; sram_0_external_interface_DQ[1]                                                                                                      ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[1]                                                                                        ; 1                 ; 6       ;
; sram_0_external_interface_DQ[2]                                                                                                      ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[2]                                                                                        ; 0                 ; 6       ;
; sram_0_external_interface_DQ[3]                                                                                                      ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[3]                                                                                        ; 0                 ; 6       ;
; sram_0_external_interface_DQ[4]                                                                                                      ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[4]                                                                                        ; 1                 ; 6       ;
; sram_0_external_interface_DQ[5]                                                                                                      ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[5]                                                                                        ; 0                 ; 6       ;
; sram_0_external_interface_DQ[6]                                                                                                      ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[6]                                                                                        ; 0                 ; 6       ;
; sram_0_external_interface_DQ[7]                                                                                                      ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[7]                                                                                        ; 0                 ; 6       ;
; sram_0_external_interface_DQ[8]                                                                                                      ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[8]                                                                                        ; 1                 ; 6       ;
; sram_0_external_interface_DQ[9]                                                                                                      ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[9]                                                                                        ; 0                 ; 6       ;
; sram_0_external_interface_DQ[10]                                                                                                     ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[10]                                                                                       ; 0                 ; 6       ;
; sram_0_external_interface_DQ[11]                                                                                                     ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[11]                                                                                       ; 0                 ; 6       ;
; sram_0_external_interface_DQ[12]                                                                                                     ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[12]                                                                                       ; 0                 ; 6       ;
; sram_0_external_interface_DQ[13]                                                                                                     ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[13]                                                                                       ; 0                 ; 6       ;
; sram_0_external_interface_DQ[14]                                                                                                     ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[14]                                                                                       ; 0                 ; 6       ;
; sram_0_external_interface_DQ[15]                                                                                                     ;                   ;         ;
;      - experiment1b_sram_0:sram_0|readdata[15]                                                                                       ; 0                 ; 6       ;
; clock_50_i_clk_in_clk                                                                                                                ;                   ;         ;
; clock_50_i_clk_in_reset_reset_n                                                                                                      ;                   ;         ;
;      - altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller|merged_reset~0                                                                         ; 1                 ; 6       ;
;      - altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 6       ;
; push_button_i_external_connection_export[1]                                                                                          ;                   ;         ;
;      - experiment1b_PUSH_BUTTON_I:push_button_i|read_mux_out[1]~11                                                                   ; 0                 ; 6       ;
;      - experiment1b_PUSH_BUTTON_I:push_button_i|d1_data_in[1]~feeder                                                                 ; 0                 ; 6       ;
; push_button_i_external_connection_export[0]                                                                                          ;                   ;         ;
;      - experiment1b_PUSH_BUTTON_I:push_button_i|read_mux_out[0]~8                                                                    ; 1                 ; 6       ;
;      - experiment1b_PUSH_BUTTON_I:push_button_i|d1_data_in[0]~feeder                                                                 ; 1                 ; 6       ;
; push_button_i_external_connection_export[3]                                                                                          ;                   ;         ;
;      - experiment1b_PUSH_BUTTON_I:push_button_i|read_mux_out[3]~9                                                                    ; 0                 ; 6       ;
;      - experiment1b_PUSH_BUTTON_I:push_button_i|d1_data_in[3]~feeder                                                                 ; 0                 ; 6       ;
; push_button_i_external_connection_export[2]                                                                                          ;                   ;         ;
;      - experiment1b_PUSH_BUTTON_I:push_button_i|read_mux_out[2]~10                                                                   ; 0                 ; 6       ;
;      - experiment1b_PUSH_BUTTON_I:push_button_i|d1_data_in[2]~feeder                                                                 ; 0                 ; 6       ;
; switch_i_external_connection_export[1]                                                                                               ;                   ;         ;
; switch_i_external_connection_export[0]                                                                                               ;                   ;         ;
; switch_i_external_connection_export[3]                                                                                               ;                   ;         ;
; switch_i_external_connection_export[2]                                                                                               ;                   ;         ;
; switch_i_external_connection_export[5]                                                                                               ;                   ;         ;
; switch_i_external_connection_export[4]                                                                                               ;                   ;         ;
; switch_i_external_connection_export[7]                                                                                               ;                   ;         ;
; switch_i_external_connection_export[6]                                                                                               ;                   ;         ;
; switch_i_external_connection_export[9]                                                                                               ;                   ;         ;
; switch_i_external_connection_export[8]                                                                                               ;                   ;         ;
; switch_i_external_connection_export[11]                                                                                              ;                   ;         ;
; switch_i_external_connection_export[10]                                                                                              ;                   ;         ;
; switch_i_external_connection_export[13]                                                                                              ;                   ;         ;
;      - experiment1b_SWITCH_I:switch_i|read_mux_out[13]~44                                                                            ; 0                 ; 6       ;
;      - experiment1b_SWITCH_I:switch_i|d1_data_in[13]~feeder                                                                          ; 0                 ; 6       ;
; switch_i_external_connection_export[12]                                                                                              ;                   ;         ;
; switch_i_external_connection_export[15]                                                                                              ;                   ;         ;
;      - experiment1b_SWITCH_I:switch_i|read_mux_out[15]~38                                                                            ; 1                 ; 6       ;
;      - experiment1b_SWITCH_I:switch_i|d1_data_in[15]~feeder                                                                          ; 1                 ; 6       ;
; switch_i_external_connection_export[14]                                                                                              ;                   ;         ;
;      - experiment1b_SWITCH_I:switch_i|read_mux_out[14]~42                                                                            ; 0                 ; 6       ;
;      - experiment1b_SWITCH_I:switch_i|d1_data_in[14]~feeder                                                                          ; 0                 ; 6       ;
; switch_i_external_connection_export[16]                                                                                              ;                   ;         ;
;      - experiment1b_SWITCH_I:switch_i|d1_data_in[16]                                                                                 ; 1                 ; 6       ;
;      - experiment1b_SWITCH_I:switch_i|read_mux_out[16]~35                                                                            ; 1                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                            ; LCCOMB_X36_Y16_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                               ; LCCOMB_X31_Y12_N28 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                               ; LCCOMB_X31_Y12_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                           ; LCCOMB_X31_Y13_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y19_N0     ; 162     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; JTAG_X1_Y19_N0     ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; altera_merlin_slave_agent:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                       ; LCCOMB_X31_Y12_N10 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_merlin_slave_agent:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                     ; LCCOMB_X31_Y12_N24 ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_merlin_traffic_limiter:limiter_001|pending_response_count[2]~0                                                                                                                                                                                                                                     ; LCCOMB_X35_Y18_N26 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y18_N22 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_merlin_traffic_limiter:limiter|pending_response_count[2]~0                                                                                                                                                                                                                                         ; LCCOMB_X28_Y17_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y17_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_merlin_width_adapter:width_adapter|address_reg[8]~1                                                                                                                                                                                                                                                ; LCCOMB_X31_Y13_N28 ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                         ; LCFF_X28_Y13_N23   ; 65      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                             ; LCFF_X23_Y12_N1    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                             ; LCFF_X23_Y12_N1    ; 506     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                 ; LCFF_X25_Y16_N9    ; 1533    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                     ; LCCOMB_X25_Y16_N22 ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; clock_50_i_clk_in_clk                                                                                                                                                                                                                                                                                     ; PIN_N2             ; 2258    ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clock_50_i_clk_in_reset_reset_n                                                                                                                                                                                                                                                                           ; PIN_V2             ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; custom_counter_component:custom_counter_component_0|always1~0                                                                                                                                                                                                                                             ; LCCOMB_X38_Y16_N20 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; custom_counter_component:custom_counter_component_0|custom_counter_unit:custom_counter_unit_inst|counter_value[7]~29                                                                                                                                                                                      ; LCCOMB_X38_Y16_N22 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; custom_counter_component:custom_counter_component_0|load                                                                                                                                                                                                                                                  ; LCFF_X38_Y16_N27   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; custom_counter_component:custom_counter_component_0|load_config[0]~2                                                                                                                                                                                                                                      ; LCCOMB_X38_Y16_N26 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; custom_counter_component:custom_counter_component_0|reset_counter                                                                                                                                                                                                                                         ; LCFF_X38_Y16_N19   ; 31      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; custom_counter_component:custom_counter_component_1|always1~0                                                                                                                                                                                                                                             ; LCCOMB_X41_Y18_N18 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; custom_counter_component:custom_counter_component_1|custom_counter_unit:custom_counter_unit_inst|counter_value[11]~29                                                                                                                                                                                     ; LCCOMB_X41_Y18_N20 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; custom_counter_component:custom_counter_component_1|load                                                                                                                                                                                                                                                  ; LCFF_X41_Y18_N23   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; custom_counter_component:custom_counter_component_1|load_config[0]~2                                                                                                                                                                                                                                      ; LCCOMB_X41_Y18_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; custom_counter_component:custom_counter_component_1|reset_counter                                                                                                                                                                                                                                         ; LCFF_X41_Y18_N1    ; 31      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; experiment1b_LED_GREEN_O:led_green_o|always0~2                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y14_N28 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_LED_RED_O:led_red_o|always0~2                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y18_N20 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_PUSH_BUTTON_I:push_button_i|always1~0                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y17_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_SEVEN_SEGMENT_N_O_0:seven_segment_n_o_0|always0~2                                                                                                                                                                                                                                            ; LCCOMB_X37_Y14_N22 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_SWITCH_I:switch_i|always1~0                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y17_N4  ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                             ; LCCOMB_X28_Y13_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y13_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                 ; LCCOMB_X29_Y17_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                     ; LCCOMB_X29_Y17_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y18_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y19_N20 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y19_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_en                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y18_N26 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                      ; LCCOMB_X33_Y18_N16 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y18_N30 ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_dc_wr_data_cnt[3]~2                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y18_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                       ; LCFF_X25_Y20_N15   ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_wr_active                                                                                                                                                                                                                                                              ; LCFF_X29_Y20_N15   ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y21_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_ld_align_byte1_fill                                                                                                                                                                                                                                                            ; LCFF_X35_Y20_N1    ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_ld_align_sh8                                                                                                                                                                                                                                                                   ; LCFF_X35_Y20_N13   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_mul_stall_d3                                                                                                                                                                                                                                                                   ; LCFF_X40_Y23_N13   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_slow_inst_result_en~0                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y19_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_stall~0                                                                                                                                                                                                                                                                        ; LCCOMB_X32_Y27_N10 ; 715     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                              ; LCFF_X23_Y22_N11   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|Add8~5                                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y23_N20 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                           ; LCFF_X29_Y22_N17   ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y26_N2  ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|E_hbreak_req                                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y22_N2  ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|E_iw[0]                                                                                                                                                                                                                                                                          ; LCFF_X33_Y20_N31   ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|E_iw[4]                                                                                                                                                                                                                                                                          ; LCFF_X33_Y20_N1    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|F_stall                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y26_N16 ; 158     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y22_N14 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y23_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                ; LCFF_X32_Y22_N27   ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|M_pipe_flush                                                                                                                                                                                                                                                                     ; LCFF_X24_Y23_N25   ; 46      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|M_rot_rn[3]                                                                                                                                                                                                                                                                      ; LCFF_X38_Y23_N25   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|always140~0                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y27_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|d_address_offset_field[2]~1                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y18_N24 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|d_writedata[27]~32                                                                                                                                                                                                                                                               ; LCCOMB_X33_Y18_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_en                                                                                                                                                                                                                                                               ; LCCOMB_X30_Y19_N2  ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|dc_tag_wr_port_en                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y20_N6  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jxuir                    ; LCFF_X21_Y15_N1    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X24_Y16_N28 ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X23_Y16_N8  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X27_Y16_N16 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X23_Y16_N22 ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X21_Y15_N15   ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|sr[10]~13                      ; LCCOMB_X23_Y18_N20 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|sr[19]~27                      ; LCCOMB_X22_Y15_N28 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|sr[36]~21                      ; LCCOMB_X22_Y15_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:experiment1b_cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                                  ; LCCOMB_X23_Y18_N26 ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:experiment1b_cpu_0_jtag_debug_module_phy|virtual_state_uir~0                                  ; LCCOMB_X21_Y15_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                        ; LCCOMB_X32_Y16_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|MonDReg[0]~13                                                                                                                                  ; LCCOMB_X24_Y16_N10 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|MonDReg[19]~16                                                                                                                                 ; LCCOMB_X27_Y16_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|MonWr                                                                                                                                          ; LCFF_X28_Y16_N11   ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|comb~1                                                                                                                                         ; LCCOMB_X28_Y16_N0  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|i_readdatavalid_d1                                                                                                                                                                                                                                                               ; LCFF_X33_Y16_N3    ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                           ; LCCOMB_X29_Y23_N14 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y27_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y25_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y26_N12 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|ic_tag_wraddress[3]~5                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y26_N22 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; experiment1b_cpu_0:cpu_0|ic_tag_wren                                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y27_N16 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                 ; LCCOMB_X31_Y14_N4  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                           ; LCCOMB_X23_Y18_N22 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                         ; LCCOMB_X29_Y11_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                 ; LCCOMB_X21_Y15_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                     ; LCCOMB_X44_Y15_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                     ; LCCOMB_X34_Y11_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                                            ; LCCOMB_X44_Y15_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                              ; LCFF_X31_Y14_N1    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y15_N26 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y14_N24 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                               ; LCFF_X38_Y15_N3    ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                             ; LCCOMB_X45_Y15_N0  ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; experiment1b_sram_0:sram_0|is_write                                                                                                                                                                                                                                                                       ; LCFF_X31_Y13_N7    ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                                                                                  ; LCFF_X21_Y17_N1    ; 70      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y16_N24 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y16_N4  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y17_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                                                                                               ; LCCOMB_X21_Y18_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y16_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y16_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                                                                                     ; LCCOMB_X23_Y18_N8  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                                                                                               ; LCCOMB_X23_Y18_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                                               ; LCCOMB_X24_Y18_N30 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                       ; LCFF_X21_Y18_N29   ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                      ; LCFF_X21_Y15_N5    ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                       ; LCFF_X21_Y18_N9    ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                       ; LCFF_X21_Y15_N9    ; 42      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                       ; LCFF_X21_Y18_N3    ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                ; LCCOMB_X21_Y18_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                      ; LCFF_X20_Y18_N17   ; 29      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                  ; JTAG_X1_Y19_N0     ; 162     ; Global Clock         ; GCLK1            ; --                        ;
; altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; LCFF_X23_Y12_N1    ; 506     ; Global Clock         ; GCLK15           ; --                        ;
; altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; LCFF_X25_Y16_N9    ; 1533    ; Global Clock         ; GCLK14           ; --                        ;
; altera_reset_controller:rst_controller|merged_reset~0                                                                         ; LCCOMB_X25_Y16_N22 ; 3       ; Global Clock         ; GCLK12           ; --                        ;
; clock_50_i_clk_in_clk                                                                                                         ; PIN_N2             ; 2258    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                      ; LCFF_X21_Y17_N1    ; 70      ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                           ; LCFF_X21_Y18_N29   ; 12      ; Global Clock         ; GCLK0            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; experiment1b_cpu_0:cpu_0|A_stall~0                                                                                                                                                                                                                                                                        ; 715     ;
; experiment1b_cpu_0:cpu_0|F_stall                                                                                                                                                                                                                                                                          ; 159     ;
; experiment1b_cpu_0:cpu_0|d_address_offset_field[0]                                                                                                                                                                                                                                                        ; 148     ;
; experiment1b_cpu_0:cpu_0|d_address_offset_field[1]                                                                                                                                                                                                                                                        ; 145     ;
; experiment1b_cpu_0:cpu_0|A_mul_stall                                                                                                                                                                                                                                                                      ; 72      ;
; altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                         ; 65      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                 ; 62      ;
; experiment1b_cpu_0:cpu_0|A_dc_fill_active                                                                                                                                                                                                                                                                 ; 54      ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                     ; 54      ;
; experiment1b_cpu_0:cpu_0|E_src1[19]~1                                                                                                                                                                                                                                                                     ; 48      ;
; experiment1b_cpu_0:cpu_0|E_src1[19]~0                                                                                                                                                                                                                                                                     ; 48      ;
; experiment1b_cpu_0:cpu_0|D_src2_reg[8]~31                                                                                                                                                                                                                                                                 ; 48      ;
; experiment1b_cpu_0:cpu_0|D_src2_reg[8]~30                                                                                                                                                                                                                                                                 ; 48      ;
; experiment1b_cpu_0:cpu_0|M_pipe_flush                                                                                                                                                                                                                                                                     ; 46      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                                                            ; 42      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                       ; 42      ;
; experiment1b_cpu_0:cpu_0|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                         ; 42      ;
; ~GND                                                                                                                                                                                                                                                                                                      ; 41      ;
; experiment1b_cpu_0:cpu_0|A_en_d1                                                                                                                                                                                                                                                                          ; 41      ;
; experiment1b_cpu_0:cpu_0|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                   ; 40      ;
; experiment1b_cpu_0:cpu_0|A_mem_bypass_pending                                                                                                                                                                                                                                                             ; 40      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; experiment1b_cpu_0:cpu_0|hbreak_enabled                                                                                                                                                                                                                                                                   ; 39      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:experiment1b_cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                                  ; 39      ;
; experiment1b_cpu_0:cpu_0|d_write                                                                                                                                                                                                                                                                          ; 38      ;
; experiment1b_cpu_0:cpu_0|D_ctrl_a_not_src                                                                                                                                                                                                                                                                 ; 37      ;
; altera_merlin_slave_agent:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                               ; 37      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                       ; 35      ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|src_data[46]                                                                                                                                                                                                                                                       ; 35      ;
; experiment1b_cpu_0:cpu_0|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                        ; 35      ;
; altera_merlin_width_adapter:width_adapter|address_reg[8]~1                                                                                                                                                                                                                                                ; 35      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; experiment1b_cpu_0:cpu_0|E_iw[4]                                                                                                                                                                                                                                                                          ; 34      ;
; experiment1b_cpu_0:cpu_0|E_ctrl_alu_subtract                                                                                                                                                                                                                                                              ; 34      ;
; experiment1b_cpu_0:cpu_0|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                 ; 34      ;
; experiment1b_cpu_0:cpu_0|norm_intr_req                                                                                                                                                                                                                                                                    ; 33      ;
; experiment1b_cpu_0:cpu_0|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                           ; 33      ;
; experiment1b_cpu_0:cpu_0|E_ctrl_logic                                                                                                                                                                                                                                                                     ; 33      ;
; experiment1b_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                                     ; 33      ;
; altera_merlin_slave_translator:custom_counter_component_1_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                                             ; 33      ;
; altera_merlin_slave_translator:custom_counter_component_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                                             ; 33      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                                                    ; 33      ;
; experiment1b_cpu_0:cpu_0|M_rot_rn[3]                                                                                                                                                                                                                                                                      ; 32      ;
; experiment1b_cpu_0:cpu_0|M_rot_rn[2]                                                                                                                                                                                                                                                                      ; 32      ;
; experiment1b_cpu_0:cpu_0|M_rot_rn[4]                                                                                                                                                                                                                                                                      ; 32      ;
; experiment1b_cpu_0:cpu_0|A_mul_stall_d3                                                                                                                                                                                                                                                                   ; 32      ;
; experiment1b_cpu_0:cpu_0|A_slow_inst_result_en~0                                                                                                                                                                                                                                                          ; 32      ;
; experiment1b_cpu_0:cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                ; 32      ;
; experiment1b_cpu_0:cpu_0|M_ctrl_mem                                                                                                                                                                                                                                                                       ; 32      ;
; experiment1b_cpu_0:cpu_0|A_rot_fill_bit                                                                                                                                                                                                                                                                   ; 32      ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[28]~45                                                                                                                                                                                                                                                      ; 32      ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                   ; 32      ;
; experiment1b_cpu_0:cpu_0|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                  ; 32      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; experiment1b_cpu_0:cpu_0|E_logic_op[0]                                                                                                                                                                                                                                                                    ; 32      ;
; experiment1b_cpu_0:cpu_0|E_logic_op[1]                                                                                                                                                                                                                                                                    ; 32      ;
; experiment1b_cpu_0:cpu_0|E_alu_result~0                                                                                                                                                                                                                                                                   ; 32      ;
; experiment1b_cpu_0:cpu_0|d_writedata[27]~32                                                                                                                                                                                                                                                               ; 32      ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                      ; 32      ;
; experiment1b_cpu_0:cpu_0|Add8~5                                                                                                                                                                                                                                                                           ; 32      ;
; experiment1b_cpu_0:cpu_0|Add8~3                                                                                                                                                                                                                                                                           ; 32      ;
; custom_counter_component:custom_counter_component_1|reset_counter                                                                                                                                                                                                                                         ; 31      ;
; custom_counter_component:custom_counter_component_0|reset_counter                                                                                                                                                                                                                                         ; 31      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|MonDReg[0]~13                                                                                                                                  ; 30      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                                                      ; 29      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg|Equal1~0                                                                                                                               ; 29      ;
; experiment1b_cpu_0:cpu_0|F_ic_tag_rd_addr_nxt[0]~0                                                                                                                                                                                                                                                        ; 29      ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                 ; 29      ;
; experiment1b_cpu_0:cpu_0|d_address_offset_field[2]                                                                                                                                                                                                                                                        ; 29      ;
; experiment1b_cpu_0:cpu_0|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                                                                                                                        ; 28      ;
; custom_counter_component:custom_counter_component_1|custom_counter_unit:custom_counter_unit_inst|counter_value[11]~29                                                                                                                                                                                     ; 27      ;
; custom_counter_component:custom_counter_component_0|custom_counter_unit:custom_counter_unit_inst|counter_value[7]~29                                                                                                                                                                                      ; 27      ;
; custom_counter_component:custom_counter_component_0|always1~0                                                                                                                                                                                                                                             ; 27      ;
; custom_counter_component:custom_counter_component_1|always1~0                                                                                                                                                                                                                                             ; 27      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg|oci_ienable[23]                                                                                                                        ; 27      ;
; altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                         ; 27      ;
; experiment1b_cpu_0:cpu_0|d_read                                                                                                                                                                                                                                                                           ; 27      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                                                            ; 26      ;
; experiment1b_cpu_0:cpu_0|A_ld_align_sh16                                                                                                                                                                                                                                                                  ; 25      ;
; experiment1b_cpu_0:cpu_0|E_hbreak_req                                                                                                                                                                                                                                                                     ; 25      ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[28]~7                                                                                                                                                                                                                                                       ; 24      ;
; experiment1b_cpu_0:cpu_0|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                     ; 24      ;
; experiment1b_cpu_0:cpu_0|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                  ; 24      ;
; experiment1b_cpu_0:cpu_0|D_iw[12]                                                                                                                                                                                                                                                                         ; 23      ;
; experiment1b_cpu_0:cpu_0|D_iw[14]                                                                                                                                                                                                                                                                         ; 23      ;
; altera_merlin_slave_translator:led_red_o_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                          ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                                                          ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                              ; 22      ;
; altera_merlin_slave_translator:switch_i_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                           ; 22      ;
; experiment1b_cpu_0:cpu_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                             ; 22      ;
; experiment1b_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                                     ; 21      ;
; experiment1b_cpu_0:cpu_0|D_iw[16]                                                                                                                                                                                                                                                                         ; 21      ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                           ; 21      ;
; experiment1b_cpu_0:cpu_0|D_bht_data[1]                                                                                                                                                                                                                                                                    ; 21      ;
; experiment1b_cpu_0:cpu_0|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                           ; 20      ;
; experiment1b_cpu_0:cpu_0|E_ctrl_crst                                                                                                                                                                                                                                                                      ; 20      ;
; experiment1b_cpu_0:cpu_0|E_ctrl_exception                                                                                                                                                                                                                                                                 ; 20      ;
; experiment1b_cpu_0:cpu_0|E_ctrl_break                                                                                                                                                                                                                                                                     ; 20      ;
; experiment1b_cpu_0:cpu_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                             ; 20      ;
; experiment1b_cpu_0:cpu_0|E_valid_jmp_indirect                                                                                                                                                                                                                                                             ; 20      ;
; experiment1b_cpu_0:cpu_0|D_iw[13]                                                                                                                                                                                                                                                                         ; 20      ;
; experiment1b_cpu_0:cpu_0|E_ctrl_retaddr                                                                                                                                                                                                                                                                   ; 20      ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][77]                                                                                                                                                                                              ; 20      ;
; altera_merlin_slave_agent:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                     ; 20      ;
; experiment1b_cpu_0:cpu_0|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                              ; 19      ;
; experiment1b_cpu_0:cpu_0|D_iw[15]                                                                                                                                                                                                                                                                         ; 19      ;
; altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                               ; 19      ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                     ; 19      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|sr[19]~27                      ; 18      ;
; experiment1b_cpu_0:cpu_0|A_ctrl_ld_signed                                                                                                                                                                                                                                                                 ; 18      ;
; experiment1b_cpu_0:cpu_0|D_iw[11]                                                                                                                                                                                                                                                                         ; 18      ;
; experiment1b_cpu_0:cpu_0|D_src2_hazard_E                                                                                                                                                                                                                                                                  ; 18      ;
; experiment1b_cpu_0:cpu_0|E_iw[0]                                                                                                                                                                                                                                                                          ; 18      ;
; experiment1b_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                               ; 18      ;
; experiment1b_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                               ; 18      ;
; experiment1b_LED_RED_O:led_red_o|always0~2                                                                                                                                                                                                                                                                ; 18      ;
; experiment1b_SWITCH_I:switch_i|edge_capture_wr_strobe~0                                                                                                                                                                                                                                                   ; 17      ;
; experiment1b_SWITCH_I:switch_i|always1~0                                                                                                                                                                                                                                                                  ; 17      ;
; experiment1b_cpu_0:cpu_0|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                                        ; 17      ;
; experiment1b_cpu_0:cpu_0|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                      ; 17      ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                       ; 17      ;
; experiment1b_cpu_0:cpu_0|M_valid_from_E                                                                                                                                                                                                                                                                   ; 17      ;
; experiment1b_cpu_0:cpu_0|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                 ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                              ; 16      ;
; experiment1b_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                               ; 16      ;
; experiment1b_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                                                                      ; 16      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|sr~29                          ; 16      ;
; experiment1b_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~7                                                                                                                                                                                                                                              ; 16      ;
; experiment1b_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                              ; 16      ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[12]~6                                                                                                                                                                                                                                                       ; 16      ;
; experiment1b_cpu_0:cpu_0|D_iw[4]                                                                                                                                                                                                                                                                          ; 16      ;
; experiment1b_sram_0:sram_0|is_write                                                                                                                                                                                                                                                                       ; 16      ;
; altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][76]                                                                                                                                                                                               ; 16      ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                          ; 16      ;
; experiment1b_cpu_0:cpu_0|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                        ; 16      ;
; experiment1b_cpu_0:cpu_0|d_address_line_field[1]                                                                                                                                                                                                                                                          ; 16      ;
; experiment1b_cpu_0:cpu_0|D_src2[30]~0                                                                                                                                                                                                                                                                     ; 15      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 15      ;
; experiment1b_cpu_0:cpu_0|E_iw[2]                                                                                                                                                                                                                                                                          ; 15      ;
; altera_merlin_traffic_limiter:limiter_001|suppress~2                                                                                                                                                                                                                                                      ; 15      ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                             ; 15      ;
; altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                                                                                  ; 14      ;
; experiment1b_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                             ; 14      ;
; experiment1b_cpu_0:cpu_0|D_src2_imm[30]~11                                                                                                                                                                                                                                                                ; 14      ;
; experiment1b_cpu_0:cpu_0|A_dc_fill_starting_d1                                                                                                                                                                                                                                                            ; 14      ;
; experiment1b_cpu_0:cpu_0|D_ic_fill_starting_d1                                                                                                                                                                                                                                                            ; 14      ;
; experiment1b_cpu_0:cpu_0|Equal171~1                                                                                                                                                                                                                                                                       ; 14      ;
; experiment1b_cpu_0:cpu_0|D_iw[2]                                                                                                                                                                                                                                                                          ; 14      ;
; altera_merlin_slave_translator:led_green_o_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                        ; 14      ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_active                                                                                                                                                                                                                                                                   ; 14      ;
; experiment1b_cpu_0:cpu_0|clr_break_line                                                                                                                                                                                                                                                                   ; 14      ;
; experiment1b_cpu_0:cpu_0|i_read                                                                                                                                                                                                                                                                           ; 14      ;
; altera_merlin_slave_agent:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent|WideOr0                                                                                                                                                                                                      ; 14      ;
; experiment1b_addr_router_001:addr_router_001|Equal0~1                                                                                                                                                                                                                                                     ; 14      ;
; experiment1b_cpu_0:cpu_0|d_writedata[0]                                                                                                                                                                                                                                                                   ; 14      ;
; experiment1b_cpu_0:cpu_0|D_iw[1]                                                                                                                                                                                                                                                                          ; 13      ;
; experiment1b_cpu_0:cpu_0|D_iw[5]                                                                                                                                                                                                                                                                          ; 13      ;
; experiment1b_cpu_0:cpu_0|E_iw[1]                                                                                                                                                                                                                                                                          ; 13      ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|sr[10]~13                      ; 13      ;
; altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                           ; 13      ;
; experiment1b_cpu_0:cpu_0|ic_fill_line[6]                                                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                      ; 12      ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                         ; 12      ;
; experiment1b_cpu_0:cpu_0|D_iw[21]                                                                                                                                                                                                                                                                         ; 12      ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[0]~1                                                                                                                                                                                                                                                        ; 12      ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[0]~0                                                                                                                                                                                                                                                        ; 12      ;
; experiment1b_cpu_0:cpu_0|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                             ; 12      ;
; experiment1b_cpu_0:cpu_0|D_iw[0]                                                                                                                                                                                                                                                                          ; 12      ;
; experiment1b_cpu_0:cpu_0|D_iw[3]                                                                                                                                                                                                                                                                          ; 12      ;
; experiment1b_cpu_0:cpu_0|E_iw[3]                                                                                                                                                                                                                                                                          ; 12      ;
; experiment1b_cpu_0:cpu_0|E_iw[5]                                                                                                                                                                                                                                                                          ; 12      ;
; altera_merlin_slave_translator:seven_segment_n_o_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                ; 12      ;
; experiment1b_cpu_0:cpu_0|M_alu_result[6]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_cpu_0:cpu_0|M_alu_result[7]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_cpu_0:cpu_0|M_alu_result[5]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_cpu_0:cpu_0|M_alu_result[8]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_cpu_0:cpu_0|M_alu_result[9]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_cpu_0:cpu_0|M_alu_result[10]                                                                                                                                                                                                                                                                 ; 12      ;
; altera_merlin_slave_translator:custom_counter_component_1_avalon_slave_0_translator|waitrequest_reset_override                                                                                                                                                                                            ; 12      ;
; experiment1b_cpu_0:cpu_0|ic_fill_line[5]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_cpu_0:cpu_0|ic_fill_line[4]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_cpu_0:cpu_0|ic_fill_line[3]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_cpu_0:cpu_0|ic_fill_line[2]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_cpu_0:cpu_0|ic_fill_line[1]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_cpu_0:cpu_0|ic_fill_line[0]                                                                                                                                                                                                                                                                  ; 12      ;
; experiment1b_addr_router_001:addr_router_001|Equal4~1                                                                                                                                                                                                                                                     ; 12      ;
; experiment1b_cpu_0:cpu_0|E_src2[0]                                                                                                                                                                                                                                                                        ; 12      ;
; experiment1b_cpu_0:cpu_0|E_src2[1]                                                                                                                                                                                                                                                                        ; 12      ;
; experiment1b_cpu_0:cpu_0|E_src2[2]                                                                                                                                                                                                                                                                        ; 12      ;
; experiment1b_cpu_0:cpu_0|E_src2[3]                                                                                                                                                                                                                                                                        ; 12      ;
; experiment1b_cpu_0:cpu_0|E_src2[4]                                                                                                                                                                                                                                                                        ; 12      ;
; experiment1b_cpu_0:cpu_0|d_writedata[1]                                                                                                                                                                                                                                                                   ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                       ; 11      ;
; experiment1b_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                              ; 11      ;
; experiment1b_cpu_0:cpu_0|A_ctrl_shift_rot                                                                                                                                                                                                                                                                 ; 11      ;
; experiment1b_cpu_0:cpu_0|i_readdatavalid_d1                                                                                                                                                                                                                                                               ; 11      ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                ; 11      ;
; experiment1b_addr_router_001:addr_router_001|Equal9~0                                                                                                                                                                                                                                                     ; 11      ;
; altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                              ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                                                              ; 10      ;
; experiment1b_cpu_0:cpu_0|F_ic_tag_rd_addr_nxt[6]~29                                                                                                                                                                                                                                                       ; 10      ;
; experiment1b_cpu_0:cpu_0|F_ic_tag_rd_addr_nxt[5]~25                                                                                                                                                                                                                                                       ; 10      ;
; experiment1b_cpu_0:cpu_0|F_ic_tag_rd_addr_nxt[4]~21                                                                                                                                                                                                                                                       ; 10      ;
; experiment1b_cpu_0:cpu_0|F_ic_tag_rd_addr_nxt[3]~17                                                                                                                                                                                                                                                       ; 10      ;
; experiment1b_cpu_0:cpu_0|F_ic_tag_rd_addr_nxt[2]~13                                                                                                                                                                                                                                                       ; 10      ;
; experiment1b_cpu_0:cpu_0|F_ic_tag_rd_addr_nxt[1]~9                                                                                                                                                                                                                                                        ; 10      ;
; experiment1b_cpu_0:cpu_0|F_ic_tag_rd_addr_nxt[0]~5                                                                                                                                                                                                                                                        ; 10      ;
; experiment1b_cpu_0:cpu_0|D_iw[8]                                                                                                                                                                                                                                                                          ; 10      ;
; experiment1b_cpu_0:cpu_0|A_ld_align_sh8                                                                                                                                                                                                                                                                   ; 10      ;
; experiment1b_cpu_0:cpu_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                       ; 10      ;
; experiment1b_cpu_0:cpu_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                       ; 10      ;
; experiment1b_cpu_0:cpu_0|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                             ; 10      ;
; experiment1b_cpu_0:cpu_0|M_alu_result[2]                                                                                                                                                                                                                                                                  ; 10      ;
; experiment1b_cpu_0:cpu_0|M_alu_result[3]                                                                                                                                                                                                                                                                  ; 10      ;
; experiment1b_cpu_0:cpu_0|M_alu_result[4]                                                                                                                                                                                                                                                                  ; 10      ;
; experiment1b_cpu_0:cpu_0|A_dc_fill_starting~0                                                                                                                                                                                                                                                             ; 10      ;
; experiment1b_cpu_0:cpu_0|A_dc_want_fill                                                                                                                                                                                                                                                                   ; 10      ;
; altera_merlin_slave_translator:led_red_o_s1_translator|read_latency_shift_reg~0                                                                                                                                                                                                                           ; 10      ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                                                              ; 9       ;
; experiment1b_cpu_0:cpu_0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                        ; 9       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                 ; 9       ;
; experiment1b_cpu_0:cpu_0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                       ; 9       ;
; experiment1b_cpu_0:cpu_0|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                      ; 9       ;
; experiment1b_cpu_0:cpu_0|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                       ; 9       ;
; experiment1b_cpu_0:cpu_0|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                       ; 9       ;
; experiment1b_cpu_0:cpu_0|A_ld_align_byte1_fill                                                                                                                                                                                                                                                            ; 9       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[0]                                                                                                                                                                                                                                                                  ; 9       ;
; experiment1b_cpu_0:cpu_0|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                             ; 9       ;
; experiment1b_cpu_0:cpu_0|Equal171~0                                                                                                                                                                                                                                                                       ; 9       ;
; experiment1b_cpu_0:cpu_0|d_readdatavalid_d1                                                                                                                                                                                                                                                               ; 9       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                   ; 9       ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                             ; 9       ;
; altera_merlin_slave_translator:push_button_i_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                      ; 9       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                        ; 9       ;
; experiment1b_LED_GREEN_O:led_green_o|always0~2                                                                                                                                                                                                                                                            ; 9       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|MonAReg[4]                                                                                                                                     ; 9       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|MonAReg[3]                                                                                                                                     ; 9       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|MonAReg[2]                                                                                                                                     ; 9       ;
; experiment1b_cpu_0:cpu_0|d_writedata[3]                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                  ; 8       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                 ; 8       ;
; experiment1b_cpu_0:cpu_0|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                     ; 8       ;
; experiment1b_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                                                            ; 8       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                             ; 8       ;
; experiment1b_cpu_0:cpu_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                            ; 8       ;
; experiment1b_cpu_0:cpu_0|A_rot_pass3                                                                                                                                                                                                                                                                      ; 8       ;
; experiment1b_cpu_0:cpu_0|A_rot_sel_fill3                                                                                                                                                                                                                                                                  ; 8       ;
; experiment1b_cpu_0:cpu_0|A_rot_pass2                                                                                                                                                                                                                                                                      ; 8       ;
; experiment1b_cpu_0:cpu_0|A_rot_sel_fill2                                                                                                                                                                                                                                                                  ; 8       ;
; experiment1b_cpu_0:cpu_0|A_rot_pass1                                                                                                                                                                                                                                                                      ; 8       ;
; experiment1b_cpu_0:cpu_0|A_rot_sel_fill1                                                                                                                                                                                                                                                                  ; 8       ;
; experiment1b_cpu_0:cpu_0|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                          ; 8       ;
; experiment1b_cpu_0:cpu_0|A_rot_pass0                                                                                                                                                                                                                                                                      ; 8       ;
; experiment1b_cpu_0:cpu_0|A_rot_sel_fill0                                                                                                                                                                                                                                                                  ; 8       ;
; experiment1b_cpu_0:cpu_0|Equal171~2                                                                                                                                                                                                                                                                       ; 8       ;
; experiment1b_cpu_0:cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                      ; 8       ;
; experiment1b_cpu_0:cpu_0|Equal276~0                                                                                                                                                                                                                                                                       ; 8       ;
; experiment1b_cpu_0:cpu_0|av_wr_data_transfer~0                                                                                                                                                                                                                                                            ; 8       ;
; altera_merlin_traffic_limiter:limiter|cmd_sink_ready~1                                                                                                                                                                                                                                                    ; 8       ;
; experiment1b_cpu_0:cpu_0|always140~0                                                                                                                                                                                                                                                                      ; 8       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[11]                                                                                                                                                                                                                                                                 ; 8       ;
; altera_merlin_slave_translator:led_red_o_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                                                          ; 8       ;
; experiment1b_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~10                                                                                                                                                                                                                                             ; 8       ;
; altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator|wait_latency_counter[1]~0                                                                                                                                                                                                               ; 8       ;
; experiment1b_addr_router_001:addr_router_001|Equal0~2                                                                                                                                                                                                                                                     ; 8       ;
; experiment1b_cpu_0:cpu_0|d_writedata[2]                                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                  ; 7       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                  ; 7       ;
; experiment1b_cpu_0:cpu_0|ic_tag_wraddress[3]~5                                                                                                                                                                                                                                                            ; 7       ;
; experiment1b_cpu_0:cpu_0|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                   ; 7       ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                      ; 7       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                  ; 7       ;
; experiment1b_cpu_0:cpu_0|F_iw[0]~6                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|F_iw[1]~5                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|F_iw[2]~1                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|D_iw[7]                                                                                                                                                                                                                                                                          ; 7       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[1]                                                                                                                                                                                                                                                                  ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[20]                                                                                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[11]                                                                                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[12]                                                                                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[13]                                                                                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[14]                                                                                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[15]                                                                                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[16]                                                                                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[17]                                                                                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[18]                                                                                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[19]                                                                                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[2]                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[3]                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[4]                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[5]                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[6]                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[7]                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[8]                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[9]                                                                                                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|E_src1[10]                                                                                                                                                                                                                                                                       ; 7       ;
; altera_merlin_slave_agent:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                       ; 7       ;
; experiment1b_cpu_0:cpu_0|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                           ; 7       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[12]                                                                                                                                                                                                                                                                 ; 7       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[20]                                                                                                                                                                                                                                                                 ; 7       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[13]                                                                                                                                                                                                                                                                 ; 7       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[14]                                                                                                                                                                                                                                                                 ; 7       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[15]                                                                                                                                                                                                                                                                 ; 7       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[16]                                                                                                                                                                                                                                                                 ; 7       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[17]                                                                                                                                                                                                                                                                 ; 7       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[18]                                                                                                                                                                                                                                                                 ; 7       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[19]                                                                                                                                                                                                                                                                 ; 7       ;
; experiment1b_cpu_0:cpu_0|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                              ; 7       ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_wr_active                                                                                                                                                                                                                                                                ; 7       ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_update_av_writedata~0                                                                                                                                                                                                                                                    ; 7       ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                        ; 7       ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_rd_data_first                                                                                                                                                                                                                                                            ; 7       ;
; experiment1b_cpu_0:cpu_0|A_valid                                                                                                                                                                                                                                                                          ; 7       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:experiment1b_cpu_0_jtag_debug_module_phy|virtual_state_cdr                                    ; 7       ;
; altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                               ; 7       ;
; experiment1b_SEVEN_SEGMENT_N_O_0:seven_segment_n_o_0|always0~2                                                                                                                                                                                                                                            ; 7       ;
; experiment1b_addr_router_001:addr_router_001|Equal6~0                                                                                                                                                                                                                                                     ; 7       ;
; experiment1b_addr_router_001:addr_router_001|Equal4~2                                                                                                                                                                                                                                                     ; 7       ;
; experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[32]~64                                                                                                                                                                                                                   ; 7       ;
; experiment1b_cpu_0:cpu_0|d_writedata[6]                                                                                                                                                                                                                                                                   ; 7       ;
; experiment1b_cpu_0:cpu_0|d_writedata[5]                                                                                                                                                                                                                                                                   ; 7       ;
; experiment1b_cpu_0:cpu_0|d_writedata[4]                                                                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                                                              ; 6       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                     ; 6       ;
; custom_counter_component:custom_counter_component_1|custom_counter_unit:custom_counter_unit_inst|load_config_buf[1]                                                                                                                                                                                       ; 6       ;
; custom_counter_component:custom_counter_component_0|custom_counter_unit:custom_counter_unit_inst|load_config_buf[1]                                                                                                                                                                                       ; 6       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                     ; 6       ;
; experiment1b_cpu_0:cpu_0|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                            ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                        ; 6       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                              ; 6       ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                      ; 6       ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                               ; 6       ;
; experiment1b_cpu_0:cpu_0|F_iw[4]~4                                                                                                                                                                                                                                                                        ; 6       ;
; experiment1b_cpu_0:cpu_0|F_iw[5]~2                                                                                                                                                                                                                                                                        ; 6       ;
; experiment1b_cpu_0:cpu_0|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                                            ; 6       ;
; experiment1b_cpu_0:cpu_0|D_iw[6]                                                                                                                                                                                                                                                                          ; 6       ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                               ; 6       ;
; experiment1b_cpu_0:cpu_0|D_issue                                                                                                                                                                                                                                                                          ; 6       ;
; experiment1b_cpu_0:cpu_0|E_src1[31]                                                                                                                                                                                                                                                                       ; 6       ;
; experiment1b_cpu_0:cpu_0|E_valid~0                                                                                                                                                                                                                                                                        ; 6       ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                             ; 6       ;
; experiment1b_cpu_0:cpu_0|A_mem_baddr[6]                                                                                                                                                                                                                                                                   ; 6       ;
; experiment1b_cpu_0:cpu_0|A_mem_baddr[7]                                                                                                                                                                                                                                                                   ; 6       ;
; experiment1b_cpu_0:cpu_0|A_mem_baddr[5]                                                                                                                                                                                                                                                                   ; 6       ;
; experiment1b_cpu_0:cpu_0|A_mem_baddr[8]                                                                                                                                                                                                                                                                   ; 6       ;
; experiment1b_cpu_0:cpu_0|A_mem_baddr[9]                                                                                                                                                                                                                                                                   ; 6       ;
; experiment1b_cpu_0:cpu_0|A_mem_baddr[10]                                                                                                                                                                                                                                                                  ; 6       ;
; experiment1b_addr_router_001:addr_router_001|Equal8~0                                                                                                                                                                                                                                                     ; 6       ;
; altera_avalon_sc_fifo:custom_counter_component_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                            ; 6       ;
; altera_avalon_sc_fifo:push_button_i_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                     ; 6       ;
; altera_avalon_sc_fifo:switch_i_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                          ; 6       ;
; custom_counter_component:custom_counter_component_0|always2~0                                                                                                                                                                                                                                             ; 6       ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_wr_starting                                                                                                                                                                                                                                                              ; 6       ;
; altera_merlin_slave_agent:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent|m0_read~0                                                                                                                                                                                                    ; 6       ;
; experiment1b_addr_router:addr_router|Equal1~2                                                                                                                                                                                                                                                             ; 6       ;
; altera_avalon_sc_fifo:seven_segment_n_o_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                               ; 6       ;
; altera_avalon_sc_fifo:led_green_o_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                       ; 6       ;
; altera_avalon_sc_fifo:led_red_o_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                         ; 6       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                          ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[31]                                                                                                                                                    ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[28]                                                                                                                                                    ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[29]                                                                                                                                                    ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[30]                                                                                                                                                    ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[27]                                                                                                                                                    ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[26]                                                                                                                                                    ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[23]                                                                                                                                                    ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[24]                                                                                                                                                    ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[25]                                                                                                                                                    ; 6       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[22]                                                                                                                                                    ; 6       ;
; experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[1]~2                                                                                                                                                                                                                     ; 6       ;
; experiment1b_cpu_0:cpu_0|A_dc_fill_has_started                                                                                                                                                                                                                                                            ; 6       ;
; experiment1b_cpu_0:cpu_0|d_writedata[7]                                                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~7                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                  ; 5       ;
; experiment1b_cpu_0:cpu_0|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                                                                    ; 5       ;
; experiment1b_cpu_0:cpu_0|A_ienable_reg_irq0~0                                                                                                                                                                                                                                                             ; 5       ;
; experiment1b_sram_0:sram_0|readdata[13]                                                                                                                                                                                                                                                                   ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                            ; 5       ;
; experiment1b_cpu_0:cpu_0|M_iw[6]                                                                                                                                                                                                                                                                          ; 5       ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|Equal154~6                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                                           ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                         ; 5       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg|Equal0~2                                                                                                                               ; 5       ;
; experiment1b_cpu_0:cpu_0|F_iw[3]~3                                                                                                                                                                                                                                                                        ; 5       ;
; experiment1b_cpu_0:cpu_0|A_status_reg_pie                                                                                                                                                                                                                                                                 ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[21]~108                                                                                                                                                                                                                                                     ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[22]~105                                                                                                                                                                                                                                                     ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[23]~102                                                                                                                                                                                                                                                     ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[24]~99                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[25]~96                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[26]~93                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[27]~90                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[28]~87                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[29]~84                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[30]~81                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[31]~78                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[20]~75                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[11]~72                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[12]~69                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[13]~66                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[14]~63                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[15]~60                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[16]~57                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[17]~54                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[18]~51                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[19]~48                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|D_iw[18]                                                                                                                                                                                                                                                                         ; 5       ;
; experiment1b_cpu_0:cpu_0|D_iw[19]                                                                                                                                                                                                                                                                         ; 5       ;
; experiment1b_cpu_0:cpu_0|D_iw[20]                                                                                                                                                                                                                                                                         ; 5       ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                            ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[1]~44                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[2]~40                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[3]~36                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[4]~32                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[5]~28                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[6]~24                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[7]~20                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[8]~16                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[9]~13                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[10]~10                                                                                                                                                                                                                                                      ; 5       ;
; experiment1b_cpu_0:cpu_0|A_wr_data_unfiltered[0]~5                                                                                                                                                                                                                                                        ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                               ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                              ; 5       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[35]                  ; 5       ;
; experiment1b_cpu_0:cpu_0|F_pc[1]                                                                                                                                                                                                                                                                          ; 5       ;
; experiment1b_cpu_0:cpu_0|F_pc[0]                                                                                                                                                                                                                                                                          ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[21]                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[22]                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[23]                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[24]                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[25]                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[26]                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[27]                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[28]                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[29]                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[30]                                                                                                                                                                                                                                                                       ; 5       ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                                                                     ; 5       ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                                         ; 5       ;
; experiment1b_cpu_0:cpu_0|E_iw[12]                                                                                                                                                                                                                                                                         ; 5       ;
; experiment1b_cpu_0:cpu_0|E_iw[14]                                                                                                                                                                                                                                                                         ; 5       ;
; experiment1b_cpu_0:cpu_0|E_iw[15]                                                                                                                                                                                                                                                                         ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[0]                                                                                                                                                                                                                                                                        ; 5       ;
; experiment1b_cpu_0:cpu_0|E_src1[1]                                                                                                                                                                                                                                                                        ; 5       ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][76]                                                                                                                                                                                              ; 5       ;
; experiment1b_sram_0:sram_0|readdatavalid                                                                                                                                                                                                                                                                  ; 5       ;
; altera_merlin_slave_translator:led_red_o_s1_translator|av_begintransfer~0                                                                                                                                                                                                                                 ; 5       ;
; experiment1b_addr_router_001:addr_router_001|Equal0~3                                                                                                                                                                                                                                                     ; 5       ;
; experiment1b_addr_router_001:addr_router_001|Equal7~0                                                                                                                                                                                                                                                     ; 5       ;
; experiment1b_addr_router_001:addr_router_001|Equal6~1                                                                                                                                                                                                                                                     ; 5       ;
; experiment1b_addr_router_001:addr_router_001|Equal4~3                                                                                                                                                                                                                                                     ; 5       ;
; altera_merlin_slave_translator:push_button_i_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                        ; 5       ;
; altera_merlin_slave_translator:led_red_o_s1_translator|av_waitrequest_generated~1                                                                                                                                                                                                                         ; 5       ;
; altera_merlin_slave_translator:led_green_o_s1_translator|av_waitrequest_generated~1                                                                                                                                                                                                                       ; 5       ;
; altera_merlin_slave_translator:switch_i_s1_translator|av_waitrequest_generated~1                                                                                                                                                                                                                          ; 5       ;
; altera_merlin_slave_translator:switch_i_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                             ; 5       ;
; altera_merlin_slave_translator:custom_counter_component_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                                                               ; 5       ;
; experiment1b_addr_router_001:addr_router_001|Equal3~3                                                                                                                                                                                                                                                     ; 5       ;
; experiment1b_cpu_0:cpu_0|ic_fill_tag[0]                                                                                                                                                                                                                                                                   ; 5       ;
; experiment1b_cpu_0:cpu_0|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                             ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                                          ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                                          ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                                          ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                                          ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                          ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                                          ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                                          ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                                          ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                                          ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                                          ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                                          ; 5       ;
; experiment1b_cpu_0:cpu_0|A_slow_inst_sel                                                                                                                                                                                                                                                                  ; 5       ;
; experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[2]~4                                                                                                                                                                                                                     ; 5       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                             ; 5       ;
; experiment1b_cpu_0:cpu_0|d_writedata[10]                                                                                                                                                                                                                                                                  ; 5       ;
; experiment1b_cpu_0:cpu_0|d_writedata[8]                                                                                                                                                                                                                                                                   ; 5       ;
; experiment1b_cpu_0:cpu_0|d_address_line_field[0]                                                                                                                                                                                                                                                          ; 5       ;
; experiment1b_cpu_0:cpu_0|d_address_tag_field[1]                                                                                                                                                                                                                                                           ; 5       ;
; clock_50_i_clk_in_reset_reset_n                                                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                       ; 4       ;
; custom_counter_component:custom_counter_component_1|custom_counter_unit:custom_counter_unit_inst|load_config_buf[0]~_wirecell                                                                                                                                                                             ; 4       ;
; custom_counter_component:custom_counter_component_0|custom_counter_unit:custom_counter_unit_inst|load_config_buf[0]~_wirecell                                                                                                                                                                             ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_wr_data_cnt[3]~2                                                                                                                                                                                                                                                            ; 4       ;
; altera_merlin_traffic_limiter:limiter_001|suppress~5                                                                                                                                                                                                                                                      ; 4       ;
; custom_counter_component:custom_counter_component_1|custom_counter_unit:custom_counter_unit_inst|load_config_buf[0]                                                                                                                                                                                       ; 4       ;
; custom_counter_component:custom_counter_component_0|custom_counter_unit:custom_counter_unit_inst|load_config_buf[0]                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|D_control_reg_rddata_muxed[2]~3                                                                                                                                                                                                                                                  ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|readdata[0]~0                                                                                                                                                                                                      ; 4       ;
; experiment1b_cpu_0:cpu_0|E_ctrl_rot                                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|Equal0~1                                                                                                                                       ; 4       ;
; experiment1b_PUSH_BUTTON_I:push_button_i|edge_capture_wr_strobe~0                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_PUSH_BUTTON_I:push_button_i|always1~0                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_sram_0:sram_0|readdata[1]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_sram_0:sram_0|readdata[2]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_sram_0:sram_0|readdata[11]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_sram_0:sram_0|readdata[3]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_sram_0:sram_0|readdata[12]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_sram_0:sram_0|readdata[4]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_sram_0:sram_0|readdata[5]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_sram_0:sram_0|readdata[14]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_sram_0:sram_0|readdata[6]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_sram_0:sram_0|readdata[9]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_sram_0:sram_0|readdata[7]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_sram_0:sram_0|readdata[15]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_sram_0:sram_0|readdata[10]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_sram_0:sram_0|readdata[8]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_sram_0:sram_0|readdata[0]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_rd_port_addr[8]~17                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_rd_port_addr[7]~15                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_rd_port_addr[6]~13                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_rd_port_addr[5]~11                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_rd_port_addr[4]~9                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_rd_port_addr[3]~7                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_rd_port_addr[2]~5                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_rd_port_addr[1]~3                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_rd_port_addr[0]~1                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_fill_byte_en~2                                                                                                                                                                                                                                                              ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_addr[8]~11                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_addr[7]~10                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_addr[6]~9                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_addr[5]~8                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_addr[4]~7                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_addr[3]~6                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_addr[2]~5                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_addr[1]~3                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_addr[0]~1                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|dc_data_wr_port_en                                                                                                                                                                                                                                                               ; 4       ;
; experiment1b_cpu_0:cpu_0|A_rot_mask[3]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|A_rot_mask[4]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|A_rot_mask[5]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|A_rot_mask[6]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|A_rot_mask[7]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|A_rot_mask[1]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|A_rot_mask[2]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[31]                                                                                                                                                                                                                                                                ; 4       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[23]                                                                                                                                                                                                                                                                ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_fill_dp_offset[1]                                                                                                                                                                                                                                                           ; 4       ;
; experiment1b_cpu_0:cpu_0|A_rot_mask[0]                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dst_regnum_from_M[4]                                                                                                                                                                                                                                                           ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dst_regnum_from_M[3]                                                                                                                                                                                                                                                           ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dst_regnum_from_M[2]                                                                                                                                                                                                                                                           ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dst_regnum_from_M[1]                                                                                                                                                                                                                                                           ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dst_regnum_from_M[0]                                                                                                                                                                                                                                                           ; 4       ;
; experiment1b_cpu_0:cpu_0|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                              ; 4       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|src_data[38]                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                           ; 4       ;
; experiment1b_cpu_0:cpu_0|F_iw[0]~0                                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|D_dst_regnum[4]~6                                                                                                                                                                                                                                                                ; 4       ;
; experiment1b_cpu_0:cpu_0|D_dst_regnum[2]~5                                                                                                                                                                                                                                                                ; 4       ;
; experiment1b_cpu_0:cpu_0|D_dst_regnum[3]~4                                                                                                                                                                                                                                                                ; 4       ;
; experiment1b_cpu_0:cpu_0|D_dst_regnum[0]~3                                                                                                                                                                                                                                                                ; 4       ;
; experiment1b_cpu_0:cpu_0|D_dst_regnum[4]~2                                                                                                                                                                                                                                                                ; 4       ;
; experiment1b_cpu_0:cpu_0|D_iw[17]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                            ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_data_cnt[0]                                                                                                                                                                                                                                                              ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_dcache_management_wr_en~0                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|D_valid                                                                                                                                                                                                                                                                          ; 4       ;
; experiment1b_cpu_0:cpu_0|Equal154~2                                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                            ; 4       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                 ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|Equal0~0                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                                                ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_addr_cnt[3]~0                                                                                                                                                                                                                                                            ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_addr_cnt[0]                                                                                                                                                                                                                                                              ; 4       ;
; experiment1b_cpu_0:cpu_0|E_br_result~1                                                                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|E_ctrl_br_cond                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|D_op_div~4                                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_wr_data_cnt[0]                                                                                                                                                                                                                                                              ; 4       ;
; altera_avalon_sc_fifo:custom_counter_component_1_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                            ; 4       ;
; altera_avalon_sc_fifo:custom_counter_component_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                            ; 4       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                     ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_en                                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_cpu_0:cpu_0|A_mul_cnt[0]                                                                                                                                                                                                                                                                     ; 4       ;
; experiment1b_cpu_0:cpu_0|E_iw[11]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|E_iw[13]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|E_iw[16]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|Equal209~1                                                                                                                                                                                                                                                                       ; 4       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                ; 4       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:experiment1b_cpu_0_jtag_debug_module_phy|virtual_state_uir~0                                  ; 4       ;
; altera_merlin_traffic_limiter:limiter|pending_response_count[0]                                                                                                                                                                                                                                           ; 4       ;
; altera_merlin_traffic_limiter:limiter|response_accepted~0                                                                                                                                                                                                                                                 ; 4       ;
; altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                      ; 4       ;
; altera_merlin_traffic_limiter:limiter_001|pending_response_count[0]                                                                                                                                                                                                                                       ; 4       ;
; altera_merlin_traffic_limiter:limiter_001|response_accepted                                                                                                                                                                                                                                               ; 4       ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][50]                                                                                                                                                                                              ; 4       ;
; experiment1b_cpu_0:cpu_0|d_byteenable_nxt[0]~0                                                                                                                                                                                                                                                            ; 4       ;
; experiment1b_cpu_0:cpu_0|D_pc[2]                                                                                                                                                                                                                                                                          ; 4       ;
; experiment1b_cpu_0:cpu_0|D_pc[1]                                                                                                                                                                                                                                                                          ; 4       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                 ; 4       ;
; experiment1b_cpu_0:cpu_0|D_pc[0]                                                                                                                                                                                                                                                                          ; 4       ;
; experiment1b_cpu_0:cpu_0|A_mem_baddr[2]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|A_mem_baddr[3]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|M_ctrl_st_bypass                                                                                                                                                                                                                                                                 ; 4       ;
; experiment1b_cpu_0:cpu_0|A_mem_baddr[4]                                                                                                                                                                                                                                                                   ; 4       ;
; altera_merlin_traffic_limiter:limiter_001|suppress~4                                                                                                                                                                                                                                                      ; 4       ;
; altera_merlin_traffic_limiter:limiter_001|suppress~3                                                                                                                                                                                                                                                      ; 4       ;
; experiment1b_addr_router_001:addr_router_001|Equal1~0                                                                                                                                                                                                                                                     ; 4       ;
; experiment1b_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                                                                     ; 4       ;
; altera_merlin_slave_translator:push_button_i_s1_translator|read_latency_shift_reg~1                                                                                                                                                                                                                       ; 4       ;
; altera_merlin_slave_translator:push_button_i_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~7                                                                                                                                                                                                                                              ; 4       ;
; altera_merlin_slave_translator:custom_counter_component_1_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                                                               ; 4       ;
; custom_counter_component:custom_counter_component_1|always2~0                                                                                                                                                                                                                                             ; 4       ;
; altera_merlin_slave_translator:switch_i_s1_translator|read_latency_shift_reg~1                                                                                                                                                                                                                            ; 4       ;
; altera_merlin_slave_translator:switch_i_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                             ; 4       ;
; altera_merlin_slave_translator:custom_counter_component_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                                                               ; 4       ;
; altera_avalon_sc_fifo:custom_counter_component_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                            ; 4       ;
; experiment1b_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                       ; 4       ;
; altera_merlin_slave_agent:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                                                                    ; 4       ;
; experiment1b_cmd_xbar_demux:cmd_xbar_demux|src0_valid~1                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~1                                                                                                                                                                                                                                           ; 4       ;
; altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator|wait_latency_counter[0]                                                                                                                                                                                                                 ; 4       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux_001|last_cycle~0                                                                                                                                                                                                                                                   ; 4       ;
; altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                        ; 4       ;
; experiment1b_cpu_0:cpu_0|A_mem_stall                                                                                                                                                                                                                                                                      ; 4       ;
; experiment1b_cpu_0:cpu_0|A_shift_rot_stall                                                                                                                                                                                                                                                                ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; experiment1b_cmd_xbar_demux:cmd_xbar_demux|src1_valid~0                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~1                                                                                                                                                                                                                                           ; 4       ;
; experiment1b_addr_router_001:addr_router_001|src_channel[1]~2                                                                                                                                                                                                                                             ; 4       ;
; experiment1b_cpu_0:cpu_0|ic_fill_tag[6]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|ic_fill_tag[5]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|ic_fill_tag[4]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|ic_fill_tag[3]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|ic_fill_tag[2]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|ic_fill_tag[1]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                             ; 4       ;
; altera_merlin_slave_translator:seven_segment_n_o_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                  ; 4       ;
; altera_merlin_slave_translator:seven_segment_n_o_0_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                  ; 4       ;
; altera_merlin_slave_translator:led_green_o_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                          ; 4       ;
; altera_merlin_slave_translator:led_green_o_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                          ; 4       ;
; altera_merlin_slave_translator:led_red_o_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                            ; 4       ;
; experiment1b_addr_router_001:addr_router_001|Equal3~1                                                                                                                                                                                                                                                     ; 4       ;
; experiment1b_addr_router_001:addr_router_001|Equal3~0                                                                                                                                                                                                                                                     ; 4       ;
; altera_merlin_slave_translator:led_red_o_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                            ; 4       ;
; altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                             ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_tck:the_experiment1b_cpu_0_jtag_debug_module_tck|sr[31]                         ; 4       ;
; custom_counter_component:custom_counter_component_1|custom_counter_unit:custom_counter_unit_inst|counter_expire                                                                                                                                                                                           ; 4       ;
; custom_counter_component:custom_counter_component_0|custom_counter_unit:custom_counter_unit_inst|counter_expire                                                                                                                                                                                           ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_data_module:experiment1b_cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[31]                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[1]                                                                                                                                                     ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[0]                                                                                                                                                     ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_data_module:experiment1b_cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[23]                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_data_module:experiment1b_cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[15]                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_data_module:experiment1b_cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[7]                                                                                                                                                     ; 4       ;
; experiment1b_cpu_0:cpu_0|F_pc[18]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|F_pc[17]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|F_pc[16]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|F_pc[15]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|F_pc[14]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|F_pc[13]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|F_pc[12]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|F_pc[11]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|F_pc[10]                                                                                                                                                                                                                                                                         ; 4       ;
; experiment1b_cpu_0:cpu_0|M_regnum_b_cmp_D                                                                                                                                                                                                                                                                 ; 4       ;
; experiment1b_cpu_0:cpu_0|M_regnum_a_cmp_D                                                                                                                                                                                                                                                                 ; 4       ;
; experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[11]~22                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[10]~20                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[9]~18                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[8]~16                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[7]~14                                                                                                                                                                                                                    ; 4       ;
; experiment1b_cpu_0:cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[6]~12                                                                                                                                                                                                                    ; 4       ;
; altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                  ; 4       ;
; experiment1b_cpu_0:cpu_0|d_writedata[16]                                                                                                                                                                                                                                                                  ; 4       ;
; experiment1b_cpu_0:cpu_0|d_writedata[15]                                                                                                                                                                                                                                                                  ; 4       ;
; experiment1b_cpu_0:cpu_0|d_writedata[14]                                                                                                                                                                                                                                                                  ; 4       ;
; experiment1b_cpu_0:cpu_0|d_writedata[13]                                                                                                                                                                                                                                                                  ; 4       ;
; experiment1b_cpu_0:cpu_0|d_writedata[12]                                                                                                                                                                                                                                                                  ; 4       ;
; experiment1b_cpu_0:cpu_0|d_writedata[11]                                                                                                                                                                                                                                                                  ; 4       ;
; experiment1b_cpu_0:cpu_0|d_writedata[9]                                                                                                                                                                                                                                                                   ; 4       ;
; experiment1b_cpu_0:cpu_0|d_address_line_field[2]                                                                                                                                                                                                                                                          ; 4       ;
; experiment1b_cpu_0:cpu_0|d_address_tag_field[9]                                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~3                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|Equal3~0                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                                                                                         ; 3       ;
; custom_counter_component:custom_counter_component_0|load_config[0]~2                                                                                                                                                                                                                                      ; 3       ;
; custom_counter_component:custom_counter_component_1|load_config[0]~2                                                                                                                                                                                                                                      ; 3       ;
; custom_counter_component:custom_counter_component_1|custom_counter_unit:custom_counter_unit_inst|counter_value~70                                                                                                                                                                                         ; 3       ;
; custom_counter_component:custom_counter_component_0|custom_counter_unit:custom_counter_unit_inst|counter_value~70                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; custom_counter_component:custom_counter_component_1|always2~1                                                                                                                                                                                                                                             ; 3       ;
; custom_counter_component:custom_counter_component_0|always2~1                                                                                                                                                                                                                                             ; 3       ;
; experiment1b_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                             ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_oci_debug:the_experiment1b_cpu_0_nios2_oci_debug|monitor_error                                                                                                                            ; 3       ;
; altera_merlin_width_adapter:width_adapter_001|data_reg[13]                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[23]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[22]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[21]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[20]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[19]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[18]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                             ; 3       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|td_shift~11                                                                                                                                                                                             ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|M_ctrl_crst                                                                                                                                                                                                                                                                      ; 3       ;
; experiment1b_cpu_0:cpu_0|M_ctrl_exception                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|A_estatus_reg_pie                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|A_bstatus_reg_pie                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[16]                                                                                                                                                                                                                                                           ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[14]                                                                                                                                                                                                                                                           ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[15]                                                                                                                                                                                                                                                           ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[12]                                                                                                                                                                                                                                                           ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[13]                                                                                                                                                                                                                                                           ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[10]                                                                                                                                                                                                                                                           ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[11]                                                                                                                                                                                                                                                           ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[8]                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[9]                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[6]                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[7]                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[4]                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[5]                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[2]                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[3]                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[0]                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_SWITCH_I:switch_i|edge_capture[1]                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_PUSH_BUTTON_I:push_button_i|edge_capture[2]                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_PUSH_BUTTON_I:push_button_i|edge_capture[3]                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_PUSH_BUTTON_I:push_button_i|edge_capture[0]                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_PUSH_BUTTON_I:push_button_i|edge_capture[1]                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|M_wrctl_bstatus~0                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|M_iw[8]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|M_ctrl_wrctl_inst                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|M_iw[7]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|A_ctrl_st                                                                                                                                                                                                                                                                        ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[17]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[18]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[27]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[19]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[28]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[20]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[29]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[21]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[30]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[22]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[25]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[7]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[15]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[26]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|A_dc_fill_dp_offset[2]                                                                                                                                                                                                                                                           ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[24]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|d_readdata_d1[16]                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|M_ctrl_ld8                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|M_dst_regnum[4]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|M_wr_dst_reg_from_E                                                                                                                                                                                                                                                              ; 3       ;
; experiment1b_cpu_0:cpu_0|M_dst_regnum[2]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|M_dst_regnum[3]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|M_dst_regnum[0]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|M_dst_regnum[1]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|rst2                                                                                                                                                                                                    ; 3       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                                                                                                                                  ; 3       ;
; experiment1b_jtag_uart_0:jtag_uart_0|r_val                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[25]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg|take_action_ocireg~0                                                                                                                   ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg|Equal0~1                                                                                                                               ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg|Equal0~0                                                                                                                               ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[17]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|src_data[45]                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|src_data[44]                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|src_data[43]                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|src_data[42]                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|src_data[41]                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|src_data[40]                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cmd_xbar_mux:cmd_xbar_mux|src_data[39]                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|MonWr                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|comb~0                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|F_iw[12]~12                                                                                                                                                                                                                                                                      ; 3       ;
; experiment1b_cpu_0:cpu_0|F_iw[16]~11                                                                                                                                                                                                                                                                      ; 3       ;
; experiment1b_cpu_0:cpu_0|F_iw[13]~9                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_dst_regnum[4]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_dst_regnum[2]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_dst_regnum[3]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_dst_regnum[0]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_dst_regnum[1]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_wr_dst_reg~0                                                                                                                                                                                                                                                                   ; 3       ;
; experiment1b_cpu_0:cpu_0|Equal300~1                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|D_ctrl_ignore_dst                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|D_iw[24]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_iw[22]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_dst_regnum[1]~1                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|D_iw[23]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_ctrl_implicit_dst_retaddr                                                                                                                                                                                                                                                      ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[21]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[21]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[22]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[22]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[23]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[23]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[24]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[24]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[25]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[25]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[26]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[26]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[27]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[27]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[28]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[28]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[29]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[29]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[30]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[30]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[31]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_alu_result[31]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[22]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_data_cnt[1]                                                                                                                                                                                                                                                              ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_avalon_reg:the_experiment1b_cpu_0_nios2_avalon_reg|oci_single_step_mode                                                                                                                   ; 3       ;
; experiment1b_cpu_0:cpu_0|M_ctrl_break                                                                                                                                                                                                                                                                     ; 3       ;
; experiment1b_cpu_0:cpu_0|M_op_eret~3                                                                                                                                                                                                                                                                      ; 3       ;
; experiment1b_cpu_0:cpu_0|M_iw[14]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[20]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[21]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|jdo[34]                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[1]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|D_iw[9]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|D_iw[10]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_op_cmpge~0                                                                                                                                                                                                                                                                     ; 3       ;
; experiment1b_cpu_0:cpu_0|Equal154~1                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|M_ctrl_ld_st_nxt~0                                                                                                                                                                                                                                                               ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[0]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:experiment1b_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                                                           ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_oci_debug:the_experiment1b_cpu_0_nios2_oci_debug|monitor_ready                                                                                                                            ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|ir[0]                    ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|enable_action_strobe     ; 3       ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_jtag_debug_module_wrapper:the_experiment1b_cpu_0_jtag_debug_module_wrapper|experiment1b_cpu_0_jtag_debug_module_sysclk:the_experiment1b_cpu_0_jtag_debug_module_sysclk|ir[1]                    ; 3       ;
; altera_merlin_traffic_limiter:limiter|pending_response_count[2]~0                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|ic_fill_ap_cnt[1]                                                                                                                                                                                                                                                                ; 3       ;
; altera_merlin_traffic_limiter:limiter_001|pending_response_count[2]~0                                                                                                                                                                                                                                     ; 3       ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][48]                                                                                                                                                                                              ; 3       ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_addr_cnt[1]                                                                                                                                                                                                                                                              ; 3       ;
; experiment1b_cpu_0:cpu_0|M_mem_byte_en[3]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|A_mem_byte_en[3]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_mem_byte_en[2]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|A_mem_byte_en[2]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_bht_data[1]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_ctrl_invalidate_i                                                                                                                                                                                                                                                              ; 3       ;
; experiment1b_cpu_0:cpu_0|F_pc[8]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|F_pc[9]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|F_pc[6]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|F_pc[7]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|F_pc[5]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|F_pc[4]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|F_pc[3]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|D_br_pred_taken~0                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|F_pc[2]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|D_data_depend~2                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2_reg[7]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2_reg[6]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2_reg[5]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2_reg[4]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2_reg[3]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2_reg[2]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2_reg[1]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[2]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[3]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[21]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[22]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[23]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[24]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[25]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[26]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[27]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[28]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[29]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[30]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[4]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[6]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[7]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[5]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[12]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[20]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[20]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[8]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[9]                                                                                                                                                                                                                                                                  ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[10]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[11]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[13]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[14]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[15]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[16]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[17]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[18]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_rd_addr_starting~1                                                                                                                                                                                                                                                     ; 3       ;
; experiment1b_cpu_0:cpu_0|A_ctrl_dc_addr_wb_inv                                                                                                                                                                                                                                                            ; 3       ;
; experiment1b_cpu_0:cpu_0|A_dc_hit                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|A_dc_xfer_rd_addr_starting~0                                                                                                                                                                                                                                                     ; 3       ;
; experiment1b_cpu_0:cpu_0|E_alu_result[19]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[16]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[17]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[18]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2[19]                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|A_dc_wr_data_cnt[1]                                                                                                                                                                                                                                                              ; 3       ;
; altera_merlin_traffic_limiter:limiter_001|last_channel[9]                                                                                                                                                                                                                                                 ; 3       ;
; altera_avalon_sc_fifo:push_button_i_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                     ; 3       ;
; altera_avalon_sc_fifo:switch_i_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                          ; 3       ;
; altera_merlin_traffic_limiter:limiter_001|last_channel[8]                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~13                                                                                                                                                                                                                                             ; 3       ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                        ; 3       ;
; altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                            ; 3       ;
; experiment1b_jtag_uart_0:jtag_uart_0|av_waitrequest~0                                                                                                                                                                                                                                                     ; 3       ;
; altera_merlin_traffic_limiter:limiter_001|cmd_src_valid[2]~2                                                                                                                                                                                                                                              ; 3       ;
; altera_avalon_sc_fifo:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                              ; 3       ;
; altera_merlin_slave_agent:cpu_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|rf_source_valid~0                                                                                                                                                                                             ; 3       ;
; altera_merlin_slave_translator:cpu_0_jtag_debug_module_translator|wait_latency_counter[1]~1                                                                                                                                                                                                               ; 3       ;
; experiment1b_cpu_0:cpu_0|A_dc_wb_rd_addr_offset[1]                                                                                                                                                                                                                                                        ; 3       ;
; experiment1b_cpu_0:cpu_0|A_mul_cnt[1]                                                                                                                                                                                                                                                                     ; 3       ;
; experiment1b_cpu_0:cpu_0|A_ctrl_ld_bypass                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|A_dc_rd_data_cnt[3]                                                                                                                                                                                                                                                              ; 3       ;
; experiment1b_cpu_0:cpu_0|M_dc_hit                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|E_valid_from_D                                                                                                                                                                                                                                                                   ; 3       ;
; experiment1b_cpu_0:cpu_0|M_sel_data_master                                                                                                                                                                                                                                                                ; 3       ;
; experiment1b_cpu_0:cpu_0|E_src2_reg[0]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[17]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[18]                                                                                                                                                                                                                                                                         ; 3       ;
; altera_merlin_traffic_limiter:limiter|pending_response_count[1]                                                                                                                                                                                                                                           ; 3       ;
; altera_merlin_traffic_limiter:limiter_001|pending_response_count[1]                                                                                                                                                                                                                                       ; 3       ;
; altera_avalon_sc_fifo:sram_0_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][19]                                                                                                                                                                                              ; 3       ;
; experiment1b_cpu_0:cpu_0|M_ctrl_ld_bypass                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_mem_byte_en[1]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|A_mem_byte_en[1]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|M_mem_byte_en[0]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|A_mem_byte_en[0]                                                                                                                                                                                                                                                                 ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[16]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[15]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[14]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[13]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[12]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[11]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[10]                                                                                                                                                                                                                                                                         ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[9]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[8]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[7]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[6]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[5]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[4]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|D_pc[3]                                                                                                                                                                                                                                                                          ; 3       ;
; experiment1b_cpu_0:cpu_0|ic_fill_active                                                                                                                                                                                                                                                                   ; 3       ;
; experiment1b_cpu_0:cpu_0|D_kill                                                                                                                                                                                                                                                                           ; 3       ;
; experiment1b_cpu_0:cpu_0|D_iw_valid                                                                                                                                                                                                                                                                       ; 3       ;
; experiment1b_cmd_xbar_demux:cmd_xbar_demux|WideOr0~1                                                                                                                                                                                                                                                      ; 3       ;
; altera_avalon_sc_fifo:seven_segment_n_o_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                               ; 3       ;
; altera_avalon_sc_fifo:led_green_o_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                       ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[17]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[16]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[15]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[14]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[13]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[12]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[11]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[10]                                                                                                                                                                                                                                                                    ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[9]                                                                                                                                                                                                                                                                     ; 3       ;
; experiment1b_cpu_0:cpu_0|M_st_data[8]                                                                                                                                                                                                                                                                     ; 3       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                            ; Location                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_bht_module:experiment1b_cpu_0_bht|altsyncram:the_altsyncram|altsyncram_r2h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; experiment1b_cpu_0_bht_ram.mif                 ; M4K_X13_Y23                                                                                            ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_data_module:experiment1b_cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                                           ; M4K_X26_Y21, M4K_X26_Y22, M4K_X26_Y24, M4K_X26_Y23                                                     ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_tag_module:experiment1b_cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_dng1:auto_generated|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; no                      ; 768   ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 1    ; experiment1b_cpu_0_dc_tag_ram.mif              ; M4K_X26_Y20                                                                                            ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_dc_victim_module:experiment1b_cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                           ; M4K_X26_Y18                                                                                            ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_data_module:experiment1b_cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                                           ; M4K_X26_Y16, M4K_X52_Y16, M4K_X52_Y22, M4K_X26_Y12, M4K_X26_Y19, M4K_X52_Y21, M4K_X26_Y13, M4K_X26_Y17 ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_ic_tag_module:experiment1b_cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_afh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 17           ; 128          ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 2176  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1    ; experiment1b_cpu_0_ic_tag_ram.mif              ; M4K_X26_Y25                                                                                            ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_ocimem:the_experiment1b_cpu_0_nios2_ocimem|experiment1b_cpu_0_ociram_lpm_dram_bdp_component_module:experiment1b_cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_ve82:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; experiment1b_cpu_0_ociram_default_contents.mif ; M4K_X26_Y15, M4K_X26_Y14                                                                               ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_register_bank_a_module:experiment1b_cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_rgg1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; experiment1b_cpu_0_rf_ram_a.mif                ; M4K_X26_Y26                                                                                            ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_register_bank_b_module:experiment1b_cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_sgg1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; experiment1b_cpu_0_rf_ram_b.mif                ; M4K_X26_Y27                                                                                            ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_r:the_experiment1b_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                           ; M4K_X52_Y15                                                                                            ;
; experiment1b_jtag_uart_0:jtag_uart_0|experiment1b_jtag_uart_0_scfifo_w:the_experiment1b_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                           ; M4K_X26_Y11                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_4cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y21_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_mult_cell:the_experiment1b_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_6cr2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y22_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,593 / 94,460 ( 7 % ) ;
; C16 interconnects          ; 140 / 3,315 ( 4 % )    ;
; C4 interconnects           ; 4,099 / 60,840 ( 7 % ) ;
; Direct links               ; 686 / 94,460 ( < 1 % ) ;
; Global clocks              ; 7 / 16 ( 44 % )        ;
; Local interconnects        ; 1,731 / 33,216 ( 5 % ) ;
; R24 interconnects          ; 173 / 3,091 ( 6 % )    ;
; R4 interconnects           ; 5,304 / 81,294 ( 7 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.09) ; Number of LABs  (Total = 276) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 18                            ;
; 2                                           ; 12                            ;
; 3                                           ; 11                            ;
; 4                                           ; 3                             ;
; 5                                           ; 0                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 5                             ;
; 13                                          ; 6                             ;
; 14                                          ; 6                             ;
; 15                                          ; 9                             ;
; 16                                          ; 188                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.93) ; Number of LABs  (Total = 276) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 217                           ;
; 1 Clock                            ; 260                           ;
; 1 Clock enable                     ; 165                           ;
; 1 Sync. clear                      ; 23                            ;
; 1 Sync. load                       ; 68                            ;
; 2 Async. clears                    ; 30                            ;
; 2 Clock enables                    ; 37                            ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.48) ; Number of LABs  (Total = 276) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 7                             ;
; 2                                            ; 13                            ;
; 3                                            ; 2                             ;
; 4                                            ; 9                             ;
; 5                                            ; 1                             ;
; 6                                            ; 9                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 0                             ;
; 16                                           ; 6                             ;
; 17                                           ; 2                             ;
; 18                                           ; 10                            ;
; 19                                           ; 2                             ;
; 20                                           ; 14                            ;
; 21                                           ; 10                            ;
; 22                                           ; 20                            ;
; 23                                           ; 21                            ;
; 24                                           ; 17                            ;
; 25                                           ; 23                            ;
; 26                                           ; 19                            ;
; 27                                           ; 13                            ;
; 28                                           ; 13                            ;
; 29                                           ; 10                            ;
; 30                                           ; 9                             ;
; 31                                           ; 16                            ;
; 32                                           ; 22                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.08) ; Number of LABs  (Total = 276) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 23                            ;
; 2                                                ; 10                            ;
; 3                                                ; 8                             ;
; 4                                                ; 10                            ;
; 5                                                ; 8                             ;
; 6                                                ; 15                            ;
; 7                                                ; 8                             ;
; 8                                                ; 17                            ;
; 9                                                ; 22                            ;
; 10                                               ; 26                            ;
; 11                                               ; 15                            ;
; 12                                               ; 20                            ;
; 13                                               ; 16                            ;
; 14                                               ; 16                            ;
; 15                                               ; 15                            ;
; 16                                               ; 26                            ;
; 17                                               ; 3                             ;
; 18                                               ; 4                             ;
; 19                                               ; 0                             ;
; 20                                               ; 3                             ;
; 21                                               ; 3                             ;
; 22                                               ; 0                             ;
; 23                                               ; 3                             ;
; 24                                               ; 1                             ;
; 25                                               ; 1                             ;
; 26                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.85) ; Number of LABs  (Total = 276) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 6                             ;
; 4                                            ; 12                            ;
; 5                                            ; 11                            ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 5                             ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 1                             ;
; 14                                           ; 8                             ;
; 15                                           ; 6                             ;
; 16                                           ; 6                             ;
; 17                                           ; 9                             ;
; 18                                           ; 11                            ;
; 19                                           ; 11                            ;
; 20                                           ; 12                            ;
; 21                                           ; 15                            ;
; 22                                           ; 8                             ;
; 23                                           ; 8                             ;
; 24                                           ; 10                            ;
; 25                                           ; 10                            ;
; 26                                           ; 11                            ;
; 27                                           ; 10                            ;
; 28                                           ; 7                             ;
; 29                                           ; 22                            ;
; 30                                           ; 19                            ;
; 31                                           ; 11                            ;
; 32                                           ; 22                            ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Jan 31 22:16:49 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off experiment1b -c experiment1b
Info (20030): Parallel compilation is enabled and will use 3 of the 3 processors detected
Info (119006): Selected device EP2C35F672C6 for design "experiment1b"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'experiment1b/synthesis/submodules/altera_reset_controller.sdc'
Warning (332174): Ignored filter at altera_reset_controller.sdc(18): *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|clrn could not be matched with a pin
Warning (332049): Ignored set_false_path at altera_reset_controller.sdc(18): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_pins -compatibility_mode -nocase *|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain*|clrn]
Info (332104): Reading SDC File: 'experiment1b/synthesis/submodules/experiment1b_cpu_0.sdc'
Warning (332060): Node: clock_50_i_clk_in_clk was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clock_50_i_clk_in_clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_oci_debug:the_experiment1b_cpu_0_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node experiment1b_cpu_0:cpu_0|experiment1b_cpu_0_nios2_oci:the_experiment1b_cpu_0_nios2_oci|experiment1b_cpu_0_nios2_oci_debug:the_experiment1b_cpu_0_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node experiment1b_sram_0:sram_0|is_write~0
        Info (176357): Destination node experiment1b_sram_0:sram_0|is_read~0
        Info (176357): Destination node custom_counter_component:custom_counter_component_0|counter_expire_irq
        Info (176357): Destination node custom_counter_component:custom_counter_component_1|counter_expire_irq
Info (176353): Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 2 registers into blocks of type EC
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 32 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.24 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 46 output pins without output pin load capacitance assignment
    Info (306007): Pin "sram_0_external_interface_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_segment_n_o_0_external_connection_export[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_segment_n_o_0_external_connection_export[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_segment_n_o_0_external_connection_export[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_segment_n_o_0_external_connection_export[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_segment_n_o_0_external_connection_export[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_segment_n_o_0_external_connection_export[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_segment_n_o_0_external_connection_export[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sram_0_external_interface_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/ECE/ganesr3/Desktop/experiment1b/experiment1b.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 540 megabytes
    Info: Processing ended: Wed Jan 31 22:17:19 2018
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/ECE/ganesr3/Desktop/experiment1b/experiment1b.fit.smsg.


