# Projet de developpement de FPGA en VHDL
Réalisé dans le cadre du master 2 SME de l'université Paul Sabatier.

## Rendu du projet prévu pour le 8 Janvier, le rapport n'est pas dans sa version finale.

## Arboressance :
Barre franche : Contient les codes VHDL des composants et des fonctions </br>
Barre franche > Components : Contient les différenst codes des components utilisés dans les fonctions</br>
Barre franche > F1 et F7 : Contient le code des deux fonctions qui est un mappage entre les différents components</br>
PWM : Code d'un component pour la fonction F1</br>
SOPC : Code SOPC des fonctions F1 et F7</br>
TP_Base : Regroupe les codes pour les TB de bases</br>
images : Images utilisés pour les descriptions</br>
Rapport et présentation : Contient le rapport, la présentation et la video</br>

## Projet Barre Franche :

### F1 Anemometre :

Analyse fonctionelle :  

![Analyse fonctionelle F1](images/AF_F1.PNG)

### F7 Commande barreur :

Analyse fonctionelle :  

![Analyse fonctionelle F1](images/AF_F7.PNG)

## TP de bases :
Découverte du language VHDL.  
TB_Base -> Réalisation d'un compteur avec afficheur 7 segments  
PWM -> Réalisation d'un PWM avec 4 découpage possible de la fréquence

![PWM](images/PWM1.PNG)