input                    // a Verilog Keyword
wire                     // a Verilog Keyword
WIRE                  // a unique name ( not a keyword)
Wire                    // a unique name (not a keyword)
