## 연산 증폭기의 성질
![image](https://github.com/user-attachments/assets/bda97f10-4ef9-4bed-a674-1a9acab292fb)

- $V_{CC}$와 $V_{EE}$는 직류전원이며 생략되는 경우가 많다.
- 성질
  1. 이득 $$A_V = \frac{v_0}{v_i}$$이 매우 크다.(10만배 이상)
  2. 2개의 입력단자간 전압 $v_i$는 **항상 0 이다.**
  3. 2개의 입력단자간 전류 $i_i$는 **항상 0 이다.**
- 이득이 매우 크기 때문에 증폭하고 싶은 신호를 직접 2개의 입력단자간에 가하지 않음.
- 입력 단자에서는 전류가 흐르지 않지만(이상적으로 0), 이는 내부 회로나 출력 단자에서 전류가 흐르지 않는다는 뜻이 아니다. 증폭은 입력 신호의 전압 차이 $𝑣_𝑖$를 기반으로 이루어지며, 출력 단자와 피드백 회로를 통해 필요한 전류가 흐르게 된다.

## 연산증폭기를 사용한 회로의 예
- 연산 증폭기는 입력에 전류가 흐르지 않기에 입력에 전원을 연결하고 연산증폭기와 함께 다른 걸 연결하게 되면 그쪽으로 전류가 흐르게 된다.
- 증폭기 설계에서 전압 이득은 저항 값 비율로 결정된다.
  - 여기서 저항 값 비율이라 함은 입력단자의 저항과 피드백 저항의 비율을 말하는 것인데, 피즈백 저항은 역상 입력단자와 출력단자를 연결한 저항을 뜻한다. 아래 회로에서 $R_2$에 해당 된다.<br>
![image](https://github.com/user-attachments/assets/3e2505a8-87f5-4448-ae49-5fad5a00000e)

- 회로 설계 시 원하는 이득에 맞는 저항 값을 계산하는 것이 핵심이다.
- 증폭기의 전류가 직접 입력 단자로 흐르지 않고 피드백 저항을 통해 형성된다.
  - 이를 통해 증폭기가 안정적으로 작동함

## 연산증폭기를 사용한 회로의 기본형
- 부궤환
  - 피드백 신호가 반전 입력 단자로 돌아오는 신호를 부계환이라 한다.
  - 역할
    - 증폭기의 이득을 안정적으로 유지
    - 회로의 선형 동작 보장
    - 출력 신호의 왜곡 감소
    - 전체 회로의 안정성과 신뢰성 증가
  - 만약 피드백 신호가 반전 입력 단자(−)가 아닌 **정상 입력 단자**(+)로 연결된다면, 이는 부궤환이 아닌 **정궤환**(Positive Feedback)이 된다.
