AQUAXIS DECODE JPEG

■
src/hdl   Verilogソースコード
src/sim   テストベンチ・ソースコード
src/model Cモデル
sim       シミュレーション
conf      コンフィグ
sample    サンプルデータ

■動作環境
Fedora 19(64bit)
Xilinx ISE 14.6

■シミュレーション
シミュレーション方法は下記の手順で実行します。

% cd ./sim

シミュレーション用元画像データの作成方法
% ../src/model/convbtoh test.img test.mem

% cp ../sample/test.mem .
% ./sim_isim.sh

シミュレーション後のデコードデータの復元方法
% ../src/model/convsim sim.dat sim.bmp
