Classic Timing Analyzer report for ula
Thu May 26 15:00:48 2011
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                 ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 18.901 ns   ; b[0] ; s[3] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;      ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------+
; tpd                                                        ;
+-------+-------------------+-----------------+------+-------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To    ;
+-------+-------------------+-----------------+------+-------+
; N/A   ; None              ; 18.901 ns       ; b[0] ; s[3]  ;
; N/A   ; None              ; 18.730 ns       ; b[0] ; s[0]  ;
; N/A   ; None              ; 18.483 ns       ; b[0] ; s[2]  ;
; N/A   ; None              ; 17.951 ns       ; f[0] ; s[3]  ;
; N/A   ; None              ; 17.828 ns       ; b[1] ; s[3]  ;
; N/A   ; None              ; 17.780 ns       ; f[0] ; s[0]  ;
; N/A   ; None              ; 17.657 ns       ; b[1] ; s[0]  ;
; N/A   ; None              ; 17.598 ns       ; a[1] ; s[3]  ;
; N/A   ; None              ; 17.533 ns       ; f[0] ; s[2]  ;
; N/A   ; None              ; 17.515 ns       ; a[0] ; s[3]  ;
; N/A   ; None              ; 17.500 ns       ; b[0] ; N     ;
; N/A   ; None              ; 17.480 ns       ; b[0] ; s[13] ;
; N/A   ; None              ; 17.427 ns       ; a[1] ; s[0]  ;
; N/A   ; None              ; 17.410 ns       ; b[1] ; s[2]  ;
; N/A   ; None              ; 17.406 ns       ; b[2] ; s[3]  ;
; N/A   ; None              ; 17.344 ns       ; a[0] ; s[0]  ;
; N/A   ; None              ; 17.235 ns       ; b[2] ; s[0]  ;
; N/A   ; None              ; 17.180 ns       ; a[1] ; s[2]  ;
; N/A   ; None              ; 17.097 ns       ; a[0] ; s[2]  ;
; N/A   ; None              ; 16.988 ns       ; b[2] ; s[2]  ;
; N/A   ; None              ; 16.550 ns       ; f[0] ; N     ;
; N/A   ; None              ; 16.530 ns       ; f[0] ; s[13] ;
; N/A   ; None              ; 16.331 ns       ; b[0] ; s[1]  ;
; N/A   ; None              ; 16.319 ns       ; b[0] ; s[4]  ;
; N/A   ; None              ; 16.309 ns       ; b[0] ; Z     ;
; N/A   ; None              ; 16.114 ns       ; a[0] ; N     ;
; N/A   ; None              ; 16.112 ns       ; b[0] ; s[5]  ;
; N/A   ; None              ; 16.108 ns       ; b[0] ; s[6]  ;
; N/A   ; None              ; 16.094 ns       ; a[0] ; s[13] ;
; N/A   ; None              ; 16.016 ns       ; b[1] ; N     ;
; N/A   ; None              ; 15.996 ns       ; b[1] ; s[13] ;
; N/A   ; None              ; 15.692 ns       ; a[2] ; s[0]  ;
; N/A   ; None              ; 15.580 ns       ; a[2] ; s[3]  ;
; N/A   ; None              ; 15.410 ns       ; a[2] ; s[2]  ;
; N/A   ; None              ; 15.405 ns       ; a[1] ; N     ;
; N/A   ; None              ; 15.385 ns       ; a[1] ; s[13] ;
; N/A   ; None              ; 15.381 ns       ; f[0] ; s[1]  ;
; N/A   ; None              ; 15.369 ns       ; f[0] ; s[4]  ;
; N/A   ; None              ; 15.359 ns       ; f[0] ; Z     ;
; N/A   ; None              ; 15.258 ns       ; b[1] ; s[1]  ;
; N/A   ; None              ; 15.246 ns       ; b[1] ; s[4]  ;
; N/A   ; None              ; 15.236 ns       ; b[1] ; Z     ;
; N/A   ; None              ; 15.162 ns       ; f[0] ; s[5]  ;
; N/A   ; None              ; 15.158 ns       ; f[0] ; s[6]  ;
; N/A   ; None              ; 15.039 ns       ; b[1] ; s[5]  ;
; N/A   ; None              ; 15.035 ns       ; b[1] ; s[6]  ;
; N/A   ; None              ; 15.028 ns       ; a[1] ; s[1]  ;
; N/A   ; None              ; 15.016 ns       ; a[1] ; s[4]  ;
; N/A   ; None              ; 15.006 ns       ; a[1] ; Z     ;
; N/A   ; None              ; 14.945 ns       ; a[0] ; s[1]  ;
; N/A   ; None              ; 14.933 ns       ; a[0] ; s[4]  ;
; N/A   ; None              ; 14.923 ns       ; a[0] ; Z     ;
; N/A   ; None              ; 14.836 ns       ; b[2] ; s[1]  ;
; N/A   ; None              ; 14.824 ns       ; b[2] ; s[4]  ;
; N/A   ; None              ; 14.814 ns       ; b[2] ; Z     ;
; N/A   ; None              ; 14.809 ns       ; a[1] ; s[5]  ;
; N/A   ; None              ; 14.805 ns       ; a[1] ; s[6]  ;
; N/A   ; None              ; 14.726 ns       ; a[0] ; s[5]  ;
; N/A   ; None              ; 14.722 ns       ; a[0] ; s[6]  ;
; N/A   ; None              ; 14.617 ns       ; b[2] ; s[5]  ;
; N/A   ; None              ; 14.613 ns       ; b[2] ; s[6]  ;
; N/A   ; None              ; 14.526 ns       ; a[3] ; s[0]  ;
; N/A   ; None              ; 14.446 ns       ; b[3] ; s[0]  ;
; N/A   ; None              ; 14.349 ns       ; a[2] ; N     ;
; N/A   ; None              ; 14.329 ns       ; a[2] ; s[13] ;
; N/A   ; None              ; 14.272 ns       ; a[3] ; s[2]  ;
; N/A   ; None              ; 14.192 ns       ; b[3] ; s[2]  ;
; N/A   ; None              ; 13.906 ns       ; a[3] ; N     ;
; N/A   ; None              ; 13.886 ns       ; a[3] ; s[13] ;
; N/A   ; None              ; 13.869 ns       ; b[2] ; N     ;
; N/A   ; None              ; 13.849 ns       ; b[2] ; s[13] ;
; N/A   ; None              ; 13.826 ns       ; b[3] ; N     ;
; N/A   ; None              ; 13.819 ns       ; b[0] ; V     ;
; N/A   ; None              ; 13.806 ns       ; b[3] ; s[13] ;
; N/A   ; None              ; 13.631 ns       ; b[3] ; s[3]  ;
; N/A   ; None              ; 13.282 ns       ; a[2] ; s[1]  ;
; N/A   ; None              ; 13.222 ns       ; a[2] ; Z     ;
; N/A   ; None              ; 13.071 ns       ; a[2] ; s[6]  ;
; N/A   ; None              ; 13.070 ns       ; a[2] ; s[5]  ;
; N/A   ; None              ; 13.005 ns       ; f[2] ; s[3]  ;
; N/A   ; None              ; 12.997 ns       ; a[2] ; s[4]  ;
; N/A   ; None              ; 12.869 ns       ; f[0] ; V     ;
; N/A   ; None              ; 12.834 ns       ; f[2] ; s[0]  ;
; N/A   ; None              ; 12.587 ns       ; f[2] ; s[2]  ;
; N/A   ; None              ; 12.433 ns       ; a[0] ; V     ;
; N/A   ; None              ; 12.335 ns       ; b[1] ; V     ;
; N/A   ; None              ; 12.277 ns       ; f[1] ; s[3]  ;
; N/A   ; None              ; 12.107 ns       ; a[3] ; s[1]  ;
; N/A   ; None              ; 12.106 ns       ; f[1] ; s[0]  ;
; N/A   ; None              ; 12.101 ns       ; a[3] ; Z     ;
; N/A   ; None              ; 12.027 ns       ; b[3] ; s[1]  ;
; N/A   ; None              ; 12.021 ns       ; b[3] ; Z     ;
; N/A   ; None              ; 11.902 ns       ; a[3] ; s[6]  ;
; N/A   ; None              ; 11.902 ns       ; a[3] ; s[5]  ;
; N/A   ; None              ; 11.859 ns       ; f[1] ; s[2]  ;
; N/A   ; None              ; 11.822 ns       ; b[3] ; s[6]  ;
; N/A   ; None              ; 11.822 ns       ; b[3] ; s[5]  ;
; N/A   ; None              ; 11.724 ns       ; a[1] ; V     ;
; N/A   ; None              ; 11.048 ns       ; b[3] ; s[4]  ;
; N/A   ; None              ; 10.950 ns       ; f[2] ; N     ;
; N/A   ; None              ; 10.930 ns       ; f[2] ; s[13] ;
; N/A   ; None              ; 10.800 ns       ; f[1] ; N     ;
; N/A   ; None              ; 10.780 ns       ; f[1] ; s[13] ;
; N/A   ; None              ; 10.668 ns       ; a[2] ; V     ;
; N/A   ; None              ; 10.435 ns       ; f[2] ; s[1]  ;
; N/A   ; None              ; 10.423 ns       ; f[2] ; s[4]  ;
; N/A   ; None              ; 10.413 ns       ; f[2] ; Z     ;
; N/A   ; None              ; 10.216 ns       ; f[2] ; s[5]  ;
; N/A   ; None              ; 10.212 ns       ; f[2] ; s[6]  ;
; N/A   ; None              ; 10.188 ns       ; b[2] ; V     ;
; N/A   ; None              ; 10.060 ns       ; a[3] ; V     ;
; N/A   ; None              ; 9.975 ns        ; b[3] ; V     ;
; N/A   ; None              ; 9.707 ns        ; f[1] ; s[1]  ;
; N/A   ; None              ; 9.695 ns        ; f[1] ; s[4]  ;
; N/A   ; None              ; 9.685 ns        ; f[1] ; Z     ;
; N/A   ; None              ; 9.488 ns        ; f[1] ; s[5]  ;
; N/A   ; None              ; 9.484 ns        ; f[1] ; s[6]  ;
; N/A   ; None              ; 6.678 ns        ; f[2] ; V     ;
; N/A   ; None              ; 6.123 ns        ; f[1] ; V     ;
+-------+-------------------+-----------------+------+-------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu May 26 15:00:48 2011
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ula -c ula --timing_analysis_only
Info: Longest tpd from source pin "b[0]" to destination pin "s[3]" is 18.901 ns
    Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_AD12; Fanout = 5; PIN Node = 'b[0]'
    Info: 2: + IC(6.345 ns) + CELL(0.419 ns) = 7.614 ns; Loc. = LCCOMB_X32_Y34_N6; Fanout = 2; COMB Node = 'soma_sub:Soma|full_adder:Full1|c_out~1'
    Info: 3: + IC(0.274 ns) + CELL(0.438 ns) = 8.326 ns; Loc. = LCCOMB_X32_Y34_N8; Fanout = 1; COMB Node = 'soma_sub:Soma|full_adder:Full2|s'
    Info: 4: + IC(0.913 ns) + CELL(0.438 ns) = 9.677 ns; Loc. = LCCOMB_X32_Y31_N8; Fanout = 1; COMB Node = 'mult81:Multiplexador|Mux2~2'
    Info: 5: + IC(0.766 ns) + CELL(0.438 ns) = 10.881 ns; Loc. = LCCOMB_X32_Y34_N18; Fanout = 8; COMB Node = 'mult81:Multiplexador|Mux2~3'
    Info: 6: + IC(1.523 ns) + CELL(0.275 ns) = 12.679 ns; Loc. = LCCOMB_X42_Y32_N22; Fanout = 1; COMB Node = 'seg7:Display|Mux3~0'
    Info: 7: + IC(3.560 ns) + CELL(2.662 ns) = 18.901 ns; Loc. = PIN_AD25; Fanout = 0; PIN Node = 's[3]'
    Info: Total cell delay = 5.520 ns ( 29.20 % )
    Info: Total interconnect delay = 13.381 ns ( 70.80 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 168 megabytes
    Info: Processing ended: Thu May 26 15:00:49 2011
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


