---
{"dg-publish":true,"permalink":"/5-digital-garden/published/papers/paper-review/a-31-5-36-ghz-low-spur-gain-boosting-charge-sharing-locking-pll-with-54fs-jitter/","tags":["charge_sharing_locking","PLL","low_spur","digital_gain_stage"],"created":"2025-09-11T13:47:11.487+09:00"}
---

--- 
- Motivation & Thought: 
	- 첨언/특이한 점/추가로 찾아볼 점:
		- ADC랑 DAC가 PLL output의 1/2 period 이내에 conversion을 완료해야함. 
			- => DAC가 8bit, ADC가 3bit임에도 불구하고 0.6mW를 사용.  => 상대적으로 Power 소모가 크며, 최적의 솔루션인지는 모르겠음.
		- Q) 3rd Harmonic extractor로 3배 주파수를 output으로 가짐. 해당 block이 power를 굉장히 크게 소모하는데, 이게 왜 필요한 것이지...? 
		- Q) Charge sharing을 해주는게 reference freq.를 바탕으로 위상을 쪼개서 이뤄짐. 하지만 Fig 3. 에서 그림은 마치 매 oscillating 주기마다 charge sharing이 일어나는 것처럼 그려져있음. 어느 쪽이 맞는거지?
- Summary: 
	- <mark style="background: #FFB86CA6;">하고자 한 바 (1문장으로)</mark>
		- Injection (charge sharing) 해주는 cap.의 size를 50fF으로  줄이고, 약해진 injection 세기로 인한 BW degradation을 ADC + digital gain stage로 해결하여, low spur large BW CSL PLL을 구성함. 
	- <mark style="background: #FFB86CA6;">왜 쓰여진 논문인가.</mark>
		- Target Application/문제 상황: 
			- 특정한 application은 명시X
			- Topology 간의 비교
				- CP PLL과 SS PLL: 
					- PD + analog LF로 ultra-low jitter가 가능하지만 power, area trade-off가 존재함.
					- Reference spur를 낮추기 위한 CP current mismatch랑 (SSPLL의 경우) isolation buffer power 문제가 그 이유임.
				- IL PLL:
					- Hard switching으로 인한 large ref. spur가 생김 & 정확한 timing을 위한 frequnecy-tuning loop 필요
					- CSL PLL
						- freq. tuning을 cap.에 얼마만큼의 charge를 담느냐로 조절
						- 하지만 sharing cap. 사이즈랑 loop BW간의 trade-off가 존재함.
						- => wide-BW로 jitter suppression을 시키려면 cap. 사이즈가 커야함. => spur가 커짐.
						- 따라서 optimum performance를 위해서 PVT-sensitive injection pulse width cal.이 필요.
					- Ping-pong CSL
						- 2개의 cap.을 써서 load variation으로 인한 spur를 없앴지만 matching과 calibration 문제는 남아있음.
	- <mark style="background: #FFB86CA6;">어떻게 해결했지.</mark>
		- Main Idea/제안점: 
			- Gain-boosting CSL PLL을 제안함.
				- ~50fF의 작은 cap.을 통해 drive함.
				- 처음에는 R-2R 8bit DAC을 sharing cap.을 charge 시킴.
				- 위상차이로 인해 sharing cap.에 남은 Residue voltage를 3bit flash ADC로 읽음
				- 해당 ADC 값을 digitally gain-boost시키고 다시 sharing cap.을 charge 시키는 꼴로 동작.
			- => Jitter-Spur trade-off와 complex calibration 필요성을 낮춤
	- <mark style="background: #FFB86CA6;">해결 결과는.</mark>
		- 좋아진 점/수치적으로:
			- key-parameters: technology, referece freq., output freq., reference spur, power, FoM jitter
				- 28nm
				- ref. freq.: 500MHz & output. freq.: 31.5-36GHz
				- ref. spur: -65.96dBc (10GHz로 normalize한 값은 -76.33dBc로 best)
				- power: 14.76mW without 50 ohm driver
				- FoM jitter: -253.56dB
				- FoM jitter-N: -272.01dB (ref.대비 output freq.의 N배수가 고려된 FoM)
		- Trade-off: 
			- FoM이 그냥그냥
				- Power 소모가 크다. => 50ohm driver power를 빼고 레포트하였음에도 comparison table 중 큰 편에 속한다.
				- or jitter 성능이 나쁘다.

Circuit:
- 기존의 work들과 차이 및 기본적인 동작 원리
	- ![Pasted image 20250630154940.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250630154940.png)
- Proposed gain-boosted CSL PLL w/ timing diagram
	- ![Pasted image 20250630155033.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250630155033.png)
- Locking behaviour
	- ![Pasted image 20250630155123.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250630155123.png)
- Comparison Table
	- ![Pasted image 20250630155215.png|center](/img/user/0.%20TOOLS/00.%20Attechments/Pasted%20image%2020250630155215.png)


---
