

================================================================
== Vivado HLS Report for 'Conv2_Cal'
================================================================
* Date:           Wed Aug 19 09:56:52 2020

* Version:        2019.2 (Build 2704478 on Wed Nov 06 22:10:23 MST 2019)
* Project:        Lenet_HLS_Final
* Solution:       conv_optimization
* Product family: zynq
* Target device:  xc7z020-clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  | 10.00 ns | 8.747 ns |   1.25 ns  |
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+---------+---------+---------+
    |  Latency (cycles) |   Latency (absolute)  |      Interval     | Pipeline|
    |   min   |   max   |    min    |    max    |   min   |   max   |   Type  |
    +---------+---------+-----------+-----------+---------+---------+---------+
    |  1772182|  1772182| 17.722 ms | 17.722 ms |  1772182|  1772182|   none  |
    +---------+---------+-----------+-----------+---------+---------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                      |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |       Loop Name      |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- CONV2_SIZE1         |  1765560|  1765560|    353112|          -|          -|     5|    no    |
        | + CONV2_SIZE2        |   353110|   353110|     70622|          -|          -|     5|    no    |
        |  ++ CONV2_ROW        |    70620|    70620|      7062|          -|          -|    10|    no    |
        |   +++ CONV2_COL      |     7060|     7060|       706|          -|          -|    10|    no    |
        |    ++++ CONV2_OUTD   |      704|      704|        44|          -|          -|    16|    no    |
        |     +++++ CONV2_IND  |       42|       42|         7|          -|          -|     6|    no    |
        |- CONV2_BIAS_SIZE1    |     6620|     6620|       662|          -|          -|    10|    no    |
        | + CONV2_BIAS_SIZE2   |      660|      660|        66|          -|          -|    10|    no    |
        |  ++ CONV2_BIAS_OUTD  |       64|       64|         4|          -|          -|    16|    no    |
        +----------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      1|       -|      -|    -|
|Expression       |        -|      -|       0|    787|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|      -|       -|      -|    -|
|Memory           |        2|      -|       3|      1|    -|
|Multiplexer      |        -|      -|       -|    234|    -|
|Register         |        -|      -|     279|      -|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        2|      1|     282|   1022|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |    ~0   |   ~0  |   ~0   |      1|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP48E: 
    +-------------------------+----------------------+-----------+
    |         Instance        |        Module        | Expression|
    +-------------------------+----------------------+-----------+
    |Lenet_HLS_mul_mulcud_U9  |Lenet_HLS_mul_mulcud  |  i0 * i1  |
    +-------------------------+----------------------+-----------+

    * Memory: 
    +----------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |     Memory     |        Module        | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +----------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |conv2_V_U       |Conv2_Cal_conv2_V     |        2|  0|   0|    0|  2400|    6|     1|        14400|
    |conv2_bias_V_U  |Conv2_Cal_conv2_bdEe  |        0|  3|   1|    0|    16|    3|     1|           48|
    +----------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total           |                      |        2|  3|   1|    0|  2416|    9|     2|        14448|
    +----------------+----------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name       | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+-------+---+----+------------+------------+
    |add_ln1116_1_fu_613_p2     |     +    |      0|  0|  12|          12|          12|
    |add_ln1116_fu_578_p2       |     +    |      0|  0|  15|           9|           9|
    |add_ln1117_1_fu_525_p2     |     +    |      0|  0|  12|          64|          64|
    |add_ln1117_2_fu_531_p2     |     +    |      0|  0|  12|          64|          64|
    |add_ln1117_3_fu_625_p2     |     +    |      0|  0|  12|          13|          13|
    |add_ln1117_4_fu_630_p2     |     +    |      0|  0|  12|          13|          13|
    |add_ln1117_fu_504_p2       |     +    |      0|  0|  14|          10|          10|
    |add_ln1192_3_fu_670_p2     |     +    |      0|  0|  25|          18|          18|
    |add_ln1265_1_fu_1180_p2    |     +    |      0|  0|  12|           9|           9|
    |add_ln1265_2_fu_1205_p2    |     +    |      0|  0|  12|          12|          12|
    |add_ln1265_3_fu_1211_p2    |     +    |      0|  0|  12|          12|          12|
    |add_ln1265_fu_1174_p2      |     +    |      0|  0|  12|           9|           9|
    |add_ln137_1_fu_368_p2      |     +    |      0|  0|  13|           4|           4|
    |add_ln137_fu_343_p2        |     +    |      0|  0|  13|           4|           4|
    |add_ln203_12_fu_429_p2     |     +    |      0|  0|  12|           9|           9|
    |add_ln203_13_fu_454_p2     |     +    |      0|  0|  12|          12|          12|
    |add_ln203_14_fu_460_p2     |     +    |      0|  0|  12|          12|          12|
    |add_ln203_fu_423_p2        |     +    |      0|  0|  12|           9|           9|
    |col_fu_358_p2              |     +    |      0|  0|  13|           4|           1|
    |i_3_fu_1107_p2             |     +    |      0|  0|  13|           4|           1|
    |i_fu_297_p2                |     +    |      0|  0|  12|           3|           1|
    |in_d_fu_476_p2             |     +    |      0|  0|  12|           3|           1|
    |j_1_fu_1123_p2             |     +    |      0|  0|  13|           4|           1|
    |j_fu_317_p2                |     +    |      0|  0|  12|           3|           1|
    |out_d_1_fu_1139_p2         |     +    |      0|  0|  15|           5|           1|
    |out_d_fu_383_p2            |     +    |      0|  0|  15|           5|           1|
    |p_Val2_17_fu_1245_p2       |     +    |      0|  0|  12|          12|          12|
    |p_Val2_20_fu_921_p2        |     +    |      0|  0|  12|          12|          12|
    |p_Val2_25_fu_734_p2        |     +    |      0|  0|  12|          12|          12|
    |ret_V_2_fu_1231_p2         |     +    |      0|  0|  17|          13|          13|
    |ret_V_fu_665_p2            |     +    |      0|  0|  26|          19|          19|
    |row_fu_333_p2              |     +    |      0|  0|  13|           4|           1|
    |sub_ln1116_1_fu_607_p2     |     -    |      0|  0|  12|          12|          12|
    |sub_ln1116_fu_568_p2       |     -    |      0|  0|  15|           8|           8|
    |sub_ln1117_fu_413_p2       |     -    |      0|  0|  15|           9|           9|
    |and_ln415_1_fu_724_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln415_fu_911_p2        |    and   |      0|  0|   2|           1|           1|
    |and_ln777_fu_962_p2        |    and   |      0|  0|   2|           1|           1|
    |and_ln781_1_fu_820_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln781_fu_1005_p2       |    and   |      0|  0|   2|           1|           1|
    |and_ln786_4_fu_814_p2      |    and   |      0|  0|   2|           1|           1|
    |and_ln786_fu_1035_p2       |    and   |      0|  0|   2|           1|           1|
    |carry_3_fu_941_p2          |    and   |      0|  0|   2|           1|           1|
    |carry_5_fu_754_p2          |    and   |      0|  0|   2|           1|           1|
    |deleted_ones_2_fu_808_p2   |    and   |      0|  0|   2|           1|           1|
    |deleted_ones_fu_999_p2     |    and   |      0|  0|   2|           1|           1|
    |overflow_1_fu_838_p2       |    and   |      0|  0|   2|           1|           1|
    |overflow_fu_1029_p2        |    and   |      0|  0|   2|           1|           1|
    |underflow_1_fu_1265_p2     |    and   |      0|  0|   2|           1|           1|
    |underflow_2_fu_855_p2      |    and   |      0|  0|   2|           1|           1|
    |underflow_fu_1053_p2       |    and   |      0|  0|   2|           1|           1|
    |icmp_ln124_fu_291_p2       |   icmp   |      0|  0|   9|           3|           3|
    |icmp_ln126_fu_311_p2       |   icmp   |      0|  0|   9|           3|           3|
    |icmp_ln128_fu_327_p2       |   icmp   |      0|  0|   9|           4|           4|
    |icmp_ln130_fu_352_p2       |   icmp   |      0|  0|   9|           4|           4|
    |icmp_ln133_fu_377_p2       |   icmp   |      0|  0|  11|           5|           6|
    |icmp_ln135_fu_470_p2       |   icmp   |      0|  0|   9|           3|           3|
    |icmp_ln136_fu_494_p2       |   icmp   |      0|  0|   9|           3|           1|
    |icmp_ln1494_fu_1317_p2     |   icmp   |      0|  0|  13|          12|           1|
    |icmp_ln149_fu_1101_p2      |   icmp   |      0|  0|   9|           4|           4|
    |icmp_ln151_fu_1117_p2      |   icmp   |      0|  0|   9|           4|           4|
    |icmp_ln153_fu_1133_p2      |   icmp   |      0|  0|  11|           5|           6|
    |r_2_fu_885_p2              |   icmp   |      0|  0|  11|           5|           1|
    |r_3_fu_697_p2              |   icmp   |      0|  0|  11|           5|           1|
    |or_ln136_1_fu_488_p2       |    or    |      0|  0|   3|           3|           3|
    |or_ln136_fu_482_p2         |    or    |      0|  0|   3|           3|           3|
    |or_ln340_1_fu_1059_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_2_fu_1071_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_3_fu_1065_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln340_4_fu_860_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln340_fu_1283_p2        |    or    |      0|  0|   2|           1|           1|
    |or_ln406_fu_711_p2         |    or    |      0|  0|   2|           1|           1|
    |or_ln416_3_fu_987_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln416_4_fu_993_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln416_5_fu_796_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln416_fu_802_p2         |    or    |      0|  0|   2|           1|           1|
    |or_ln785_1_fu_828_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln785_fu_1017_p2        |    or    |      0|  0|   2|           1|           1|
    |or_ln786_1_fu_844_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln786_fu_1041_p2        |    or    |      0|  0|   2|           1|           1|
    |r_fu_898_p2                |    or    |      0|  0|   2|           1|           1|
    |select_ln340_1_fu_1289_p3  |  select  |      0|  0|  12|           1|          11|
    |select_ln340_2_fu_1305_p3  |  select  |      0|  0|  12|           1|          12|
    |select_ln340_3_fu_1093_p3  |  select  |      0|  0|  12|           1|          12|
    |select_ln340_fu_1077_p3    |  select  |      0|  0|  12|           1|          11|
    |select_ln388_1_fu_1297_p3  |  select  |      0|  0|  13|           1|          13|
    |select_ln388_fu_1085_p3    |  select  |      0|  0|  13|           1|          13|
    |select_ln46_fu_1323_p3     |  select  |      0|  0|  11|           1|          11|
    |xor_ln340_1_fu_1277_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln340_fu_1271_p2       |    xor   |      0|  0|   2|           1|           1|
    |xor_ln416_5_fu_935_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_6_fu_981_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_7_fu_748_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln416_8_fu_790_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln779_1_fu_784_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln779_fu_975_p2        |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_3_fu_1023_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_4_fu_824_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln785_5_fu_833_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln785_fu_1011_p2       |    xor   |      0|  0|   2|           1|           1|
    |xor_ln786_1_fu_1047_p2     |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_2_fu_849_p2      |    xor   |      0|  0|   2|           1|           2|
    |xor_ln786_fu_1259_p2       |    xor   |      0|  0|   2|           1|           2|
    +---------------------------+----------+-------+---+----+------------+------------+
    |Total                      |          |      0|  0| 787|         546|         589|
    +---------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------+-----+-----------+-----+-----------+
    |        Name       | LUT | Input Size| Bits| Total Bits|
    +-------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm          |  105|         22|    1|         22|
    |col_0_reg_221      |    9|          2|    4|          8|
    |i1_0_reg_254       |    9|          2|    4|          8|
    |i_0_reg_186        |    9|          2|    3|          6|
    |in_d_0_reg_243     |    9|          2|    3|          6|
    |j2_0_reg_265       |    9|          2|    4|          8|
    |j_0_reg_198        |    9|          2|    3|          6|
    |layer4_V_address0  |   15|          3|   11|         33|
    |layer4_V_d0        |   33|          6|   12|         72|
    |out_d3_0_reg_276   |    9|          2|    5|         10|
    |out_d_0_reg_232    |    9|          2|    5|         10|
    |row_0_reg_210      |    9|          2|    4|          8|
    +-------------------+-----+-----------+-----+-----------+
    |Total              |  234|         49|   59|        197|
    +-------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------------+----+----+-----+-----------+
    |            Name            | FF | LUT| Bits| Const Bits|
    +----------------------------+----+----+-----+-----------+
    |Range2_all_ones_1_reg_1514  |   1|   0|    1|          0|
    |add_ln1116_1_reg_1452       |  12|   0|   12|          0|
    |and_ln786_4_reg_1520        |   1|   0|    1|          0|
    |ap_CS_fsm                   |  21|   0|   21|          0|
    |carry_5_reg_1503            |   1|   0|    1|          0|
    |col_0_reg_221               |   4|   0|    4|          0|
    |col_reg_1397                |   4|   0|    4|          0|
    |conv2_V_load_reg_1472       |   6|   0|    6|          0|
    |i1_0_reg_254                |   4|   0|    4|          0|
    |i_0_reg_186                 |   3|   0|    3|          0|
    |i_3_reg_1545                |   4|   0|    4|          0|
    |i_reg_1348                  |   3|   0|    3|          0|
    |icmp_ln136_reg_1438         |   1|   0|    1|          0|
    |icmp_ln1494_reg_1597        |   1|   0|    1|          0|
    |in_d_0_reg_243              |   3|   0|    3|          0|
    |in_d_reg_1433               |   3|   0|    3|          0|
    |j2_0_reg_265                |   4|   0|    4|          0|
    |j_0_reg_198                 |   3|   0|    3|          0|
    |j_1_reg_1558                |   4|   0|    4|          0|
    |j_reg_1366                  |   3|   0|    3|          0|
    |layer3_V_load_reg_1467      |  12|   0|   12|          0|
    |layer4_V_addr_6_reg_1425    |  11|   0|   11|          0|
    |layer4_V_addr_reg_1576      |  11|   0|   11|          0|
    |or_ln340_4_reg_1533         |   1|   0|    1|          0|
    |out_d3_0_reg_276            |   5|   0|    5|          0|
    |out_d_0_reg_232             |   5|   0|    5|          0|
    |out_d_1_reg_1571            |   5|   0|    5|          0|
    |out_d_reg_1415              |   5|   0|    5|          0|
    |overflow_1_reg_1525         |   1|   0|    1|          0|
    |p_Result_24_reg_1492        |   1|   0|    1|          0|
    |p_Result_26_reg_1509        |   1|   0|    1|          0|
    |p_Val2_15_reg_1586          |   3|   0|    3|          0|
    |p_Val2_25_reg_1498          |  12|   0|   12|          0|
    |r_V_reg_1477                |  19|   0|   19|          0|
    |row_0_reg_210               |   4|   0|    4|          0|
    |row_reg_1379                |   4|   0|    4|          0|
    |select_ln340_3_reg_1537     |  12|   0|   12|          0|
    |sext_ln1117_reg_1420        |   9|   0|   10|          1|
    |trunc_ln1117_1_reg_1447     |  11|   0|   11|          0|
    |trunc_ln1117_reg_1442       |  13|   0|   13|          0|
    |trunc_ln1494_reg_1592       |  11|   0|   11|          0|
    |underflow_2_reg_1529        |   1|   0|    1|          0|
    |zext_ln124_reg_1340         |   3|   0|    4|          1|
    |zext_ln126_reg_1358         |   3|   0|    4|          1|
    |zext_ln128_reg_1371         |   3|   0|   13|         10|
    |zext_ln130_reg_1389         |   4|   0|    9|          5|
    |zext_ln133_reg_1407         |   4|   0|   12|          8|
    |zext_ln137_1_reg_1384       |   4|   0|    9|          5|
    |zext_ln137_2_reg_1402       |   4|   0|   12|          8|
    |zext_ln137_reg_1353         |   3|   0|   64|         61|
    |zext_ln151_reg_1550         |   4|   0|    9|          5|
    |zext_ln153_reg_1563         |   4|   0|   12|          8|
    +----------------------------+----+----+-----+-----------+
    |Total                       | 279|   0|  392|        113|
    +----------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+--------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------+-----+-----+------------+--------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs |   Conv2_Cal  | return value |
|ap_rst             |  in |    1| ap_ctrl_hs |   Conv2_Cal  | return value |
|ap_start           |  in |    1| ap_ctrl_hs |   Conv2_Cal  | return value |
|ap_done            | out |    1| ap_ctrl_hs |   Conv2_Cal  | return value |
|ap_idle            | out |    1| ap_ctrl_hs |   Conv2_Cal  | return value |
|ap_ready           | out |    1| ap_ctrl_hs |   Conv2_Cal  | return value |
|layer3_V_address0  | out |   11|  ap_memory |   layer3_V   |     array    |
|layer3_V_ce0       | out |    1|  ap_memory |   layer3_V   |     array    |
|layer3_V_q0        |  in |   12|  ap_memory |   layer3_V   |     array    |
|layer4_V_address0  | out |   11|  ap_memory |   layer4_V   |     array    |
|layer4_V_ce0       | out |    1|  ap_memory |   layer4_V   |     array    |
|layer4_V_we0       | out |    1|  ap_memory |   layer4_V   |     array    |
|layer4_V_d0        | out |   12|  ap_memory |   layer4_V   |     array    |
|layer4_V_q0        |  in |   12|  ap_memory |   layer4_V   |     array    |
+-------------------+-----+-----+------------+--------------+--------------+

