行政院國家科學委員會專題研究計畫成果報告 
利用TiO2為閘氧化層製作Si與InP MOSFETs (3/3) 
計畫編號：NSC 94－2215－E－110－023－ 
執行期限：94 年 8 月 1 日至 95 年 7 月 31 日 
主持人：李明逵 教授   國立中山大學電機工程學系 
 
一.中文摘要 
   隨著二氧化矽(SiO2)薄膜厚度持續
地下降，漏電流藉由直接穿隧的機制
影響元件之可靠度便成為一重要之考
量的因素。利用高介電材料來取代SiO2
可提高氧化層之物理厚度，進而降低
直接穿隧電流並改善元件之可靠度。
在高介電材料中二氧化鈦(TiO2)薄膜
是一個很好之選擇，因為它的rutile相
具有很高的介電常數 (ε// =170, ε⊥= 
89)，且有很好之熱穩定性。 
TiO2薄膜在傳統的MOCVD中，由
於是多晶結構和能隙較窄的因素，其
漏電流較大。一般用來改進的方法是
在MOCVD-TiO2/Si界面生長一層SiO2
來抑制漏電流，這是由於SiO2/Si有良
好之品質，但缺點卻失去原本TiO2薄膜
的高介電常數。在本報告中，fluorinated 
MOCVD-TiO2/Si的結構將被研究，此
種 結 構 可 以 利 用 氟 離 子 鈍 化
MOCVD-TiO2裡的晶界缺陷和TiO2/Si
的界面狀態密度(Dit)。如此不但可得到
低的漏電流還可保有TiO2薄膜高介電
常數之特性。而轉導(transconductance)
也會隨著界電常數增加而變大。我們
利用fluorinated MOCVD-TiO2薄膜做
為增強型Si MOSFETs的閘極氧化層。
此實驗得知TiO2薄膜經由氟化處理過
後，其 subthreshold swing 已由 236 
mV/decade降低至 153 mV/decade，最
大gm也由 2.6 x 10-6 (S)改善為 1.54 x 
10-4 (S)。而利用公式μFE = gmL/VDS 
CoxW所計算出的field effect mobility 
(μFE)，在VD = 0.1 V時，μFE 從 117 
cm2/V·s增加到 292 cm2/V·s. 
磷化銦(InP)擁 有 高 的 電 子 遷
移率的優點，其 MESFET結構廣
用於微波通訊積體電路上，但當
正偏壓達數十毫伏特時，其蕭基
接觸所引起的高閘極電流會嚴重
影響元件之特性，故目前積極發
展MOSFET結構。使用SiO2之 InP 
MOSFET由於其界面之高狀態密
度，嚴重影響電特性， TiO2在InP
上由於晶格較為匹配，故具有較
低之界面狀態密度由於磷化銦(InP)
基板上有嚴重的原生氧化層問題，形
成漏電流路徑，經由硫化銨處理的磷
化銦(S-InP)可以擁有低的Dit。另，利
用低溫成長機制液相沉積法 (liquid 
phase deposition, LPD)所得的非晶結構
TiO2薄膜(LPD-TiO2)可有效保有硫化
效果，以及沒有多晶結構所引發之晶
界 漏 電 流 問 題 。 有 鑑 於 此 ，
LPD-TiO2/S-InP結構可以保有高介電
常數與低漏電流特性。我們利用
LPD-TiO2 薄 膜 做 為 增 強 型 InP 
MOSFETs的閘極氧化層。由實驗可
知，在VD = 1 V時，其gm的最大值為
43 mS/mm發生在VG = 1.3 V。利用公式
 1
TiO2 is a high dielectric constant (high-k) 
material (ε// =170, ε⊥= 89 for its rutile 
phase) [5, 6]. The transconductance of 
MOSFET is higher with the higher 
dielectric constant material as the gate 
oxide [7]. 
There exists native oxide layer on 
the InP substrate that produces leakage 
current path. InP with (NH4)2Sx 
treatment (S-InP) can reduce Dit at 
oxide/InP interface. Moreover, 
amorphous TiO2 prepared by low 
temperature LPD (LPD-TiO2) can 
preserve the function of sulfur 
passivation and can eliminate the 
leakage current from polycrystalline 
MOCVD-TiO2 films. Therefore, 
LPD-TiO2/S-InP was investigated. The 
leakage current can be much lower and 
maintain high dielectric constant. 
Therefore, enhancement-mode InP 
treated with (NH4)2Sx NMOSFET with 
LPD-TiO2 as gate oxide is investigated 
in this study. From our study, the 
normalized maximum gm of e-mode InP 
treated with (NH4)2Sx NMOSFET with 
LPD-TiO2 as gate oxide is 43 mS/mm at 
VG = 1.3 V for VDS fixed at 1 V. The 
maximum calculated μFE which derived 
from μFE = gmL/VDS CoxW is 348 
cm2/V·s at VDS = 1 V. 
 
KEYWORDS：TiO2, MOCVD, LPD, 
InP, (NH4)2Sx
 
二.源由與目的 
隨著傳統SiO2厚度下降的趨勢
下，半導體元件的漏電流經由直接穿
隧的機制日趨嚴重，這對元件的可靠
度影響甚大，因此尋求高介電材料來
取代SiO2以提高其等效物理厚度是解
決目前漏電流過大的方法。在高介電
材料中TiO2薄膜是很好的選擇，因為
TiO2薄膜的rutile相具有很高的介電常
數(ε// =170, ε⊥= 89)[5]，為下一階段取
代SiO2的熱門選擇。此外，TiO2薄膜具
有高折射率、高化學及熱穩定性，目
前在各領域的運用甚多，包括抗反射
層披覆 [8]、光催化 [9]及光波導 [10]
等，可說是一非常有用之材料。 
TiO2薄膜做為閘氧化層的問題是
它的能隙 (energy band gap)較小，
anatase相約 3.2 eV，rutile相約 3.0 eV 
[11]，因為較小的能隙使TiO2薄膜在高
電場的操作下漏電流較大，這也使得
元件的可靠度下降，不利於元件之運
用。因此，要如何維持薄膜本身的高
介電常數並尋求較低漏電流將是很重
要之工作。 
目前大部分的研究是在矽基板上
先成長出一層高能隙之SiO2薄膜，然後
再做TiO2薄膜的沈積 [10]，這個方法
雖然可得到較低的漏電流，但因TiO2薄
膜成長在SiO2薄膜為非晶(amorphous)
結構，其介電常數並不高，因此還沒
達到可做為元件閘氧化層之要求。 
我 們 利 用 氟 (F) 離 子 鈍 化
MOCVD-TiO2 薄 膜 晶 界 之 懸 鍵 和
MOCVD/Si界面的Dit。因此，fluorinated 
MOCVD-TiO2/Si結構不但具有高的介
電常數，而且有較低之漏電流。因此，
我們便利用fluorinated MOCVD-TiO2
薄膜製作增強型Si MOSFETs。 
另，磷化銦(InP)擁有高的電
子遷移率的優點，其 MESFET結
構廣用於微波通訊積體電路上，
 3
降低了。最小值Dit為 6.9 x 1010 cm-2eV-1
發生在價帶之上 0.56 eV的能帶上。 
從上述實驗，我們將此技術應用
在增強型矽金氧半場效電晶體的製作
上。此金氧半場效電晶體的閘極長度
和寬度分別是 4 和 100 μm。我們利用
Al來作為閘極電極，其厚度為 500 
nm 。 我 們 利 用 自 我 對 準 技 術
(Self-aligned gate technology)來定義閘
極。High density plasma reactive ion 
etching (HDP RIE)用來蝕刻去除不必
要的Al以及TiO2薄膜。蝕刻氣體為BCl3 
(35 sccm)摻雜Cl2 (35 sccm)，而ICP功
率以及DC bias 保持在 750 瓦 以及 
120 伏特。壓力保持在 10 mTorr。為製
作n+的汲極以及源極區，我們利用磷元
素來做離子佈植，能量控制在 100 
KeV，濃度為 1 x 1015 cm-2，活化條件
為氮氣退火 500oC，時間為 30 分鐘。
最後，利用Al當作汲極(drain)，源極
(source)以及基極(body)的電極，再施
以氮氣退火 400oC，時間為 1 分鐘，以
改善歐姆接觸。圖四(a)和(b)為分別以
as-grown MOCVD-TiO2 和 fluorinated 
MOCVD-TiO2 為 閘 極 氧 化 層 的
MOSFETs的ID(汲極電流)-VD(汲極電
壓)特性曲線。圖四(a)顯示as-grown 
MOCVD-TiO2/Si MOSFETs沒有飽和
(saturation)和pinch-off現象，而圖四(a)
顯 示 fluorinated MOCVD-TiO2/Si 
MOSFETs 有 明 顯 的 saturation 及
pinch-off，說明經過氟離子鈍化過後可
得高品質的薄膜以及界面特性。圖五(a)
和 (b) 分 別 表 示 as-grown 
MOCVD-TiO2/Si MOSFETs 和
fluorinated MOCVD-TiO2/Si MOSFETs
的 ID-VG 特性曲線以及 subthreshold 
swing (S)。由圖可以得知經由氟化處理
過後， subthreshold swing 已由 236 
mV/decade降低至 153 mV/decade。圖
六(a)和(b) as-grown MOCVD-TiO2/Si 
MOSFETs 和 fluorinated 
MOCVD-TiO2/Si MOSFETs 的
transconductance (gm) 與閘極電壓(VG)
的關係圖。由圖六 (a)顯示 as-grown 
MOCVD-TiO2/Si MOSFETs的最大gm
在VD = 0.1 V，VG = 2.3 V，其值為 2.6 x 
10-6 (S)，而圖六 (b)顯示 fluorinated 
MOCVD-TiO2/Si MOSFETs的最大gm
在VD = 0.1 V，VG = 1.1 V，其值增大為
1.54 x 10-4 (S)。而利用公式μFE = 
gmL/VDS CoxW所計算出的field effect 
mobility (μFE)，在VD = 0.1 V時，μFE 從
117 cm2/V·s增加到 292 cm2/V·s. 
InP擁有高的電子遷移率以
及 TiO2在InP上由於晶格較為匹配
的特性，我們欲利用TiO2/InP製作
高品質高速元件。 InP基板為濃度 5 
x 1016 cm-3的Zn摻雜P型 InP(100)。使
用H2SO4: H2O2: H2O=5: 1: 1 溶液對InP
浸泡 3 分鐘然後使用去離子水清洗乾
淨，再用氮氣吹乾。為了去除InP表面
上的原生氧化層以及填補懸鍵，InP被
浸泡在 50oC的 (NH4)2Sx裡，時間為 40
分鐘,最後再用氮氣退火 220oC，時間
為 10 分鐘。另，為了避免高溫薄膜成
長破壞硫化結構，我們利用液相沉積
法成長TiO2 (LPD-TiO2)於經硫化銨水
溶液鈍化的磷化銦基板上(S-InP)。我
們利用六氟鈦酸(hexafluorotitanic acid, 
H2TiF6) 6.15 M，18 ml和硼酸(boric acid, 
H3BO3) 0.856 M，4 ml作為成長溶液，
成長溫度為 75oC，時間為 40 分鐘。 
LPD-TiO2的薄膜厚度經由電子顯
微 鏡 觀 察 為 60 nm 。 圖 七 為
LPD-TiO2/InP 與 LPD-TiO2/S-InP 結構
 5
19, 391(2001). 
4. Y. K. Han, T. G. Lee, S. S. Yom, M. H. 
Son, E. K. Kim, S. K. Min and J. Y. 
Lee, J. Kor. Phys. Soc. vol., 32, 1697 
(1998). 
5. Y. H. Lee, K. K. Chan, and M. J. 
Brady, J. Vac. Sci. & Technol. A., 13, 
596 (1995). 
6. K. Vydianathan, G. Nuesca, G. 
Peterson, E. T. Eisenbraun, and A. E. 
Kaloyeros, J. Mater. Res., 16, 1838 
(2001). 
7. S. M. Sze, Physics of Semiconductor 
Devices, 2nd ed. Ch. 8, Wiley, New 
York, (1981). 
8. M. A. Butler, and D. S. Ginley: J. 
Mater. Sci. 15 (1980) 19. 
9. G. Q. Lo, D. L. Kwong, and S. Lee: 
Appl. Phys. Lett. 62 (1993) 973. 
10. U. Beck, D. T. Smith, G. Reiners, 
and S. J. Dapkunas: Thin Solid Films 
332 (1998) 164. 
11. D. M. Shang, and W. Y. Ching: Phys. 
Rev. B 51 (1995) 23. 
 
 
 
 
 
 
六. 附圖 
-3 -2 -1 0 1 2 3
0
200
400
600
800
1000
 
 
C
ap
ac
ita
nc
e 
(p
F)
Voltage (V)
(a)  MOCVD-TiO2/Si
(b)  O2 annealed MOCVD-TiO2/Si
(c)  **O2 annealed MOCVD-
              TiO2/Si after SiO2 removal
(d)  **With 300oC N2 annealing
圖一： 各種不同結構電容的 C-V 特性
曲線比較圖 
-5 -4 -3 -2 -1 0 1 2 3 4 5
10-15
10-14
10-13
10-12
10-11
10-10
10-9
10-8
10-7
10-6
10-5
10-4
10-3
10-2
10-1
100
 
 
Electric Field (MV/cm)
Le
ak
ag
e 
C
ur
re
nt
 D
en
si
ty
 (A
/c
m
2 )
 
(a)   MOCVD-TiO2/Si
(b)  O2 annealed MOCVD-TiO2/Si
(c) **O2-annealed MOCVD-TiO2/Si after SiO2 removal
(d)  **N2 300
oC annealing
圖二：各種不同結構電容結構的漏電
流比較圖 
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0
1010
1011
1012
1013
 
 
(c)  **O2-annealed MOCVD-TiO2/Si after SiO2 removal
In
te
rf
ac
e 
St
at
e 
D
en
si
ty
 (c
m
-2
eV
-1
)
E-Ev (eV)
 
 
(b)  O2-annealed MOCVD-TiO2/Si 
(a)  MOCVD-TiO2/Si
 (f)  **300oC N2 annealing
圖三：各種不同結構電容結構的界面
能態密度比較圖 
 7
