# Test
compile_verilog rtl/regs.sv tb/regs_tb.sv