# 25年春更新
> 此处介绍的是改版之后的数电实验课，若想了解改版之前的数电实验课可以参看github的[历史记录](https://github.com/NJUICS-WIKI/ics-wiki/commit/9df5f0eba7b4dad6fc6957069e8de2e1f5f0c42b)
## 课程改版
大约2023年9月份左右，课程经历了一次改版，具体内容如下：
- 实验平台改为了Digilent Nexys A7-100T + Vivado2020。
- lab的个数由原本的12个改为了9个，从lab1-lab10（其中lab8单周期和lab9流水线CPU为二选一的关系），然而**工作总量并没有减少**，反而有所增加。这意味着**每次实验需要完成的内容比之前更多**。
- 更改了实验手册，由原先的静态网页doc改成了一大堆PDF，原先的网页文档依然保留着旧版的实验内容。
- 每次实验之后增加了若干道思考题。思考题需要在实验报告中给出回答。思考题是必答。

## 评价
> 笔者会从尽量客观的角度来进行评价，但是由于25年春季选修数电实验的强基学生只有笔者一人，所以下面的内容有可能会带有一些主观色彩。

### 课程基本情况
我们强基的数电实验课程在春季，然而计算机大班的数电实验课程在秋季。春季的课程的官方定位是**重修班**，因此**规模会比较小**。拿笔者举例，25年春季的数电实验课程仅有1位老师、1位助教和6名同学。

老师在前两节课会讲一些Verilog硬件描述语言的语法和Vivado软件的基本操作，后面的课程就没有教学的内容了，就是去上课的机房**自己研究+找助教验收**。

课程不记录考勤，所以可以~~随意地逃课~~，实测对分数没有丝毫影响（仅代表25春季的情况，请读者结合自身实际做出正确的判断）

第一节课会发*Digilent Nexys A7-100T*的开发板（TB价格在2500左右）。尽管开发板有亚克力外壳的保护，**仍需要小心爱护**，往届出现过饮料洒在上面遂短路报废的情况。

### 课程内容
有**4个OJ**，内容较为简单，均为数电理论课中使用logisim实现过的内容。

**9个lab**。具体要干的事情是：使用Verilog语言描述硬件功能，然后通过Vivado软件将Verilog语言转化为比特流然后烧写至FPGA开发板上。Verilog奥妙无穷，需要花费一定的时间来自学。

Vivado软件的汉化非常不彻底，大多数界面仍在纯英文的状态。但是想用明白这个软件其实不需要太高的英文水平。网上也有充足的教程可供参考。

关于实验手册，是一堆PDF文件，大部分情况下能给予一定的指引和帮助。少数情况下，尤其是项目比较复杂的时候，实验手册对于项目的**具体细节并没有做出详细的规定**，这意味着我们可以**在适当的范围内自由发挥**。然而，其中**涉及到的代码部分没有使用等宽字体**，阅读体验较差。同时，实验手册仍**有许多细节上的纰漏疏忽之处**，需要仔细甄别。

个人感觉比较难的lab有：
* lab2 数字时钟
* lab4 快速乘法器
* lab5 键盘鼠标接口
* lab6 VGA接口实验
* lab10 实现硬件终端

### 有关实验验收
25春季的助教人帅心善，验收的标准比较宽松，不会刻意为难同学。验收没有所谓的分数，只有“通过”和“没通过”两个状态。只要实现了要求的功能，听到助教说“行”，就代表验收通过。

实测**延期验收不会影响分数**（仅代表25春的情况）

### 关于给分
给分特别好，只需要完成规定的实验内容、通过验收、完成实验报告，就可以得到一个95+的分数。

## 总体评价
是一门需要辛苦付出的课，硬件调试开发的流程和软件开发有差异，需要一段时间去适应。刚开始碰到lab2的数字时钟的时候可能会感到有点无助，需要慢慢克服，熬过来就好了。最后的回报还是非常不错的。

## 图片插入测试
![test](../images/awesomeface.png "awesomeface")