#daily

# nor flash fpga dbg

## 一

> HIO 有的地方看是 1，有的地方看是高阻

```
--HIO
++$root.top.u_dut_top.u_dut.HIO
```

## 二

> apb总线上操作与asic不一致

asic上会出现中断，为了保险需要做清除操作。
fpga不出现中断是正常现象

## 三

> 其他位没有问题，ADDR[24]为X态。

上层连线问题。
## 四

> fmc端口与HIO信号不一致

nor_flash_enable=0
需要配置 case cfg

```
cfg.sim_cmd<<"+NORFLASH_EN"
```

## 五

> 向nor flash写入数据时，nor flash端口上信号正常。但读出时，读出内容为X态。

看model内部数据是否写入成功