<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>pulp-platform.org</ipxact:vendor>
	<ipxact:library>peripheral</ipxact:library>
	<ipxact:name>apb_event_unit</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>irq</ipxact:name>
			<ipxact:busType vendor="pulp-platform.org" library="interface" name="irq" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="pulp-platform.org" library="interface" name="irq.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>event</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>event_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>irq</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>irq_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:system>
				<ipxact:group>irq_sink</ipxact:group>
			</ipxact:system>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>apb_slave</ipxact:name>
			<ipxact:busType vendor="amba.com" library="AMBA3" name="APB" version="r1p0_4"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="amba.com" library="AMBA3" name="APB_rtl" version="r1p0_4"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PADDR</ipxact:name>
								<ipxact:range>
									<ipxact:left>11</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PADDR</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PSELx</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PSEL</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PENABLE</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PENABLE</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PWRITE</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PWRITE</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PRDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PRDATA</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PWDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PWDATA</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PREADY</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PREADY</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PSLVERR</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PSLVERR</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave>
				<ipxact:memoryMapRef memoryMapRef="EVENT_UNIT"/>
			</ipxact:slave>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:memoryMaps>
		<ipxact:memoryMap>
			<ipxact:name>EVENT_UNIT</ipxact:name>
			<ipxact:addressBlock>
				<ipxact:name>event_unit_registers</ipxact:name>
				<ipxact:baseAddress>'h0</ipxact:baseAddress>
				<ipxact:range>'h28</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:register>
					<ipxact:name>IER</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>E</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>IPR</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>P</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>ISP</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>S</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>ICP</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'hC</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>C</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>EER</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>E</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>EPR</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>P</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>ESP</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>S</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>ECP</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h1C</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>C</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>32</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SCR</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>E</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SSR</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
					<ipxact:field>
						<ipxact:name>S</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
	</ipxact:memoryMaps>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>apb_event_unit</ipxact:moduleName>
				<ipxact:moduleParameters>
					<ipxact:moduleParameter kactus2:usageCount="1" parameterId="uuid_7a843468_15d2_42b4_b8f0_c4c4ce9ff6f6" usageType="nontyped">
						<ipxact:name>APB_ADDR_WIDTH</ipxact:name>
						<ipxact:description>APB slaves are 4KB by default</ipxact:description>
						<ipxact:value>uuid_141437f0_8660_4c17_a19f_5fbcc67a0f1b</ipxact:value>
					</ipxact:moduleParameter>
				</ipxact:moduleParameters>
				<ipxact:fileSetRef>
					<ipxact:localName>apb_event_unit</ipxact:localName>
				</ipxact:fileSetRef>
				<ipxact:fileSetRef>
					<ipxact:localName>include</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>PADDR</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_141437f0_8660_4c17_a19f_5fbcc67a0f1b-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PSEL</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PENABLE</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PWRITE</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PRDATA</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PWDATA</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PREADY</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PSLVERR</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clk_i</ipxact:name>
				<ipxact:description>clk bypass for synch ff</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>HCLK</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>HRESETn</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>irq_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>event_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>irq_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>fetch_enable_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>fetch_enable_o</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clk_gate_core_o</ipxact:name>
				<ipxact:description>output to core's clock gate to</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>core_busy_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>logic</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
				</ipxact:vendorExtensions>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>apb_event_unit</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_event_unit/apb_event_unit.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>a9fe738f54f49d3746849e9ef529e7ee</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_event_unit/generic_service_unit.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>af32e866bad635d01a5241302b11f850</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_event_unit/README.md</ipxact:name>
				<ipxact:fileType user="textFile">user</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>01fef73296666982bd6039cdf1d5e94f</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_event_unit/sleep_unit.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>f7fa57d71170d38f60e48593e90d54f5</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_event_unit/src_files.yml</ipxact:name>
				<ipxact:fileType>unknown</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>8173dbe9600f1e8fb98d2641fe50b794</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>include</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_event_unit/include/defines_event_unit.sv</ipxact:name>
				<ipxact:fileType>systemVerilogSource</ipxact:fileType>
				<ipxact:isIncludeFile>true</ipxact:isIncludeFile>
				<ipxact:vendorExtensions>
					<kactus2:hash>dd80f35af9e7037a617e25a744d9de46</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:parameters>
		<ipxact:parameter kactus2:usageCount="2" parameterId="uuid_141437f0_8660_4c17_a19f_5fbcc67a0f1b">
			<ipxact:name>APB_ADDR_WIDTH</ipxact:name>
			<ipxact:description>APB slaves are 4KB by default</ipxact:description>
			<ipxact:value>12</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:author>pekkarie</kactus2:author>
		<kactus2:version>3,4,675,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>IP</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:license>solderpad</kactus2:license>
	</ipxact:vendorExtensions>
</ipxact:component>
