  
 
 
 
 
  
 
 
 
  
2010 2nd International Conference on Signal Processing Systems (ICSPS)
V2-65
art. These two design approaches are: 
 
1. PMOS input is used because its flicker noise is less than 
that of NMOS.  
2. Lateral PNP BJT input is used because it has better noise 
characteristics than that of MOS transistors. 
 
A. PMOS Input Amplifier 
To deal with the noise problem of conventional 
amplifiers, we modify the low-noise amplifier [8].
 
 
 
 
Figure 3 Proposed low-noise amplifier I 
(PMOS input type) 
 
We use the PMOS input pair instead of the NMOS input 
and then change other MOS type to properly work as shown 
in Fig. 3. Since we use a PMOS input pair, the flicker noise 
can be reduced with large input gate area. 
 
B. Lateral PNP BJT  
In the literature, many researchers used lateral n-p-n 
transistors in p-well processes in their circuit design, but 
now digital CMOS processes generally have n-well 
diffusions in a p-type substrate. Due to this consequence the 
performance of NMOS transistors becomes faster [10]. In a 
standard digital n-well technology only lateral p-n-p 
transistors can be fabricated. Because parasitic p-n-p 
transistors usually have lower ȕ
 
and fT
 
as compared to their 
counterparts. So, it is important that whether lateral p-n-p 
devices have good enough current gain and noise 
performance. 
As shown in Fig. 4, a lateral p-n-p transistor is made by 
creating a rectangular PMOS structure. The conceptual 
diagram can refer to this prior art [10]. Note that a 
p-diffusion emitter is surrounded by a p-diffusion lateral 
collector [10]. The n-well is used as the base. And the base 
width is determined by the poly-gate length. To reduce the 
parasitic vertical collector current, these transistors were 
laid out as multiple devices in parallel. Therefore, the ratio 
of lateral collector current to vertical parasitic collector 
current is enhanced. By this technique the lateral collector 
current efficiency and noise characteristics of the transistor 
is also improved [10]. For the latch-up prevention, each 
device was surrounded by a p+ substrate guard ring. 
 
 
!
 
Figure 4  Layout of a single emitter and nine emitters lateral p-n-p bipolar 
transistors 
!
Figure 5 Proposed low-noise amplifier II (BJT type) 
Therefore, we use lateral p-n-p bipolar transistors, as 
shown in Fig. 5, for the input, instead of the P-type MOS 
input, to further enhance the low frequency noise 
characteristics. 
  
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
2010 2nd International Conference on Signal Processing Systems (ICSPS)
V2-67
 
Table 1 Simulation results of the proposed instrumentation amplifiers and 
comparison results with low power prior art [11]. 
 
TT, 36±D
 
Proposed 
(PMOS) 
Proposed 
(BJT) 
[11]* 
VDD (V) 1.8 1.8 1 
Power (uW) 61.5043 65.6571 2.3 
Ad (dB) 84.2 92.5 40.2 
Acm (dB) -41.1 -29.3 -20~ -24 
CMRR (dB) 125.3 121.8 61-64 
PSRR+ (dB) 125.3 121 62-63 
PSRR- (dB) 126 160.4 62-63 
Input-referred 
noise (1KHz) 
107.7443 
n V/ɥHz
 
54.9401 
n V/ɥHz
 
2.7uV(rms, 
0.05Hz~245Hz) 
Output noise 
(1KHz) 
3.0769 
u V/ɥHz
 
5.1695  
uV/ɥHz
 
(*measure) 
 
 
 
 
 
 
 
Figure 6 Chip layouts (core circuits) of proposed amplifiers with PMOS 
input and BJT input, respectively. 
 
 
Figure 7 Simulation results of the original 2-mV ECG (Vin) and the 
amplified ECG (Vout) signals 
 
 
 
 
 
 
 
 
二、與會心得 
訊號處理系統國際會議是為訊號處理電路、系統及演算法等領域研究學者及業界
專家的年度技術交流盛會，今年參與的專家、學者及學生主要來自亞洲的中國、
日本、香港及臺灣等。論文討論的主題範圍非常廣泛且議程內容非常豐富，涵蓋
訊號處理領域的許多重要主題。藉由本會議聆聽各國學者專家研究成果，實在是
獲益良多。 
 
而本人在此次研討會中的論文發表安排在第三天的“Session 5”場次，題目為 
“A High Performance Current-Mode Instrumentation Amplifier For 
Biomedical Applications”。本論文介紹本研究室完成的生醫應用的電流式儀
表放大器，特點在為了降低放大器本身的雜訊，所以本論文使用兩種方法來改善
現有文獻之電路。 
1. 將電路輸入對中的 NMOS 改成為 PMOS輸入，因為 PMOS元件 1/f 雜訊
較小。 
2. 使用場助側向 PNP BJT元件技術來降低整體的輸入雜訊，因為 BJT元
件雜訊特性較佳。 
本論文提出一低功率電流式放大器應用於生醫訊號處理上，並且可以根據所要量
測之生醫訊號，藉由改變外接電阻值來調整增益，避免電路輸出飽和。整體電路
經佈局後功率消耗為 61.5043 uW(PMOS版本)、65.6571uW(BJT版本)，整體增益
為 84.2 dB(PMOS版本) 、92.5dB(BJT版本)，共模拒斥比(CMRR)為 125.3 dB(PMOS
版本)、121.8dB (BJT版本)，與等效輸入雜訊為 107.7443n V/√Hz(PMOS版本) 、
54.9401n V/√Hz(BJT 版本)。本篇論文發表後，引起與會學者專家興趣，與筆
者進行意見交流，如紐西蘭學者 Narayan及泰國學生 Daoden等。與會人員對於
本論文提出問題的討論，或給予之建議，對於個人往後的研究會有相當幫助。 
 
最後，參與本次研討會對於個人未來的研究發展幫助很大，同時藉由參與國際會
議的機會，更能認識活躍這個領域的各國學者專家，因此此行收穫豐富，感謝國
科會在經費上的全力支持及學校提供公假。 
 
三、建議 
無。 
四、攜回資料 
論文集第二冊一本及論文光碟。 
98年度專題研究計畫研究成果彙整表 
計畫主持人：周煌程 計畫編號：98-2221-E-182-044- 
計畫名稱：生醫應用的類比介面電路設計之研製 II 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備註（質化說明：
如數個計畫共同
成果、成果列為
該期刊之封面故
事...等） 
期刊論文 0 0 0%  
研究報告/技術報告 1 1 100%  
研討會論文 0 0 0% 
篇 
 
論文著作 
專書 2 2 100%  完成 2本碩士論文
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 2 2 100%  
博士生 0 0 0%  
博士後研究員 0 0 0%  
國內 
參與計畫人力 
（本國籍） 
專任助理 1 1 100% 
人次 
 
期刊論文 0 0 0%  國外 論文著作 
研究報告/技術報告 0 0 0% 
篇 
 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
製作研究計畫內容相關測試晶片 4顆 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
