TimeQuest Timing Analyzer report for ce281final
Sat Dec  5 15:41:06 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Hold: 'Clock'
 13. Slow Model Minimum Pulse Width: 'Clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'Clock'
 24. Fast Model Hold: 'Clock'
 25. Fast Model Minimum Pulse Width: 'Clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; ce281final                                                       ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                  ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 650.2 MHz ; 450.05 MHz      ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -0.538 ; -9.726        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.294 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -31.222               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.538 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 1.000        ; 0.458      ; 2.032      ;
; -0.538 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 1.000        ; 0.458      ; 2.032      ;
; -0.538 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 1.000        ; 0.458      ; 2.032      ;
; -0.538 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 1.000        ; 0.458      ; 2.032      ;
; -0.535 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 1.000        ; 0.458      ; 2.029      ;
; -0.535 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 1.000        ; 0.458      ; 2.029      ;
; -0.535 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 1.000        ; 0.458      ; 2.029      ;
; -0.535 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 1.000        ; 0.458      ; 2.029      ;
; -0.534 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 1.000        ; 0.457      ; 2.027      ;
; -0.534 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 1.000        ; 0.457      ; 2.027      ;
; -0.534 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 1.000        ; 0.457      ; 2.027      ;
; -0.534 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 1.000        ; 0.457      ; 2.027      ;
; -0.533 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.569      ;
; -0.494 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 1.000        ; 0.458      ; 1.988      ;
; -0.494 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 1.000        ; 0.458      ; 1.988      ;
; -0.494 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 1.000        ; 0.458      ; 1.988      ;
; -0.494 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 1.000        ; 0.458      ; 1.988      ;
; -0.493 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 1.000        ; 0.458      ; 1.987      ;
; -0.493 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 1.000        ; 0.458      ; 1.987      ;
; -0.493 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 1.000        ; 0.458      ; 1.987      ;
; -0.493 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 1.000        ; 0.458      ; 1.987      ;
; -0.481 ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.517      ;
; -0.481 ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.517      ;
; -0.450 ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.486      ;
; -0.447 ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.483      ;
; -0.430 ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.466      ;
; -0.378 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.871      ;
; -0.378 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.871      ;
; -0.378 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.871      ;
; -0.378 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.871      ;
; -0.349 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.842      ;
; -0.349 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.842      ;
; -0.349 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.842      ;
; -0.349 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.842      ;
; -0.347 ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.383      ;
; -0.305 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.341      ;
; -0.291 ; 8bit_shift_register:inst|data6    ; 8bit_shift_register:inst|data7                        ; Clock        ; Clock       ; 1.000        ; 0.749      ; 2.076      ;
; -0.230 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.723      ;
; -0.225 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.718      ;
; -0.216 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.709      ;
; -0.181 ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.217      ;
; -0.149 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.185      ;
; -0.138 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.174      ;
; -0.105 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.598      ;
; -0.105 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.598      ;
; -0.105 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.598      ;
; -0.105 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.598      ;
; -0.101 ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.137      ;
; -0.097 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.133      ;
; -0.097 ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.133      ;
; -0.095 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.132      ;
; -0.091 ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.127      ;
; -0.090 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.127      ;
; -0.087 ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 1.123      ;
; 0.025  ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.012      ;
; 0.026  ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.011      ;
; 0.026  ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.011      ;
; 0.027  ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 1.010      ;
; 0.039  ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.997      ;
; 0.048  ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 0.989      ;
; 0.048  ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 1.000        ; 0.001      ; 0.989      ;
; 0.058  ; 2bit_counter:inst26|inst          ; 2bit_counter:inst26|inst1                             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.978      ;
; 0.082  ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.954      ;
; 0.116  ; 8bit_shift_register:inst|data4    ; 8bit_shift_register:inst|data5                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.920      ;
; 0.125  ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.911      ;
; 0.238  ; 8bit_shift_register:inst|data3    ; 8bit_shift_register:inst|data4                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.798      ;
; 0.240  ; 8bit_shift_register:inst|data2    ; 8bit_shift_register:inst|data3                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; 8bit_shift_register:inst|data5    ; 8bit_shift_register:inst|data6                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.796      ;
; 0.246  ; 8bit_shift_register:inst|data0    ; 8bit_shift_register:inst|data1                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.790      ;
; 0.247  ; 8bit_shift_register:inst|data1    ; 8bit_shift_register:inst|data2                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.789      ;
; 0.379  ; 2bit_counter:inst26|inst          ; 2bit_counter:inst26|inst                              ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst1                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; 2bit_counter:inst26|inst1         ; 2bit_counter:inst26|inst1                             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.476  ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst1                     ; Clock        ; Clock       ; 1.000        ; 0.457      ; 1.017      ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.294 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst1                     ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.017      ;
; 0.391 ; 2bit_counter:inst26|inst          ; 2bit_counter:inst26|inst                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; 2bit_counter:inst26|inst1         ; 2bit_counter:inst26|inst1                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst1                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.523 ; 8bit_shift_register:inst|data1    ; 8bit_shift_register:inst|data2                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; 8bit_shift_register:inst|data0    ; 8bit_shift_register:inst|data1                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.530 ; 8bit_shift_register:inst|data2    ; 8bit_shift_register:inst|data3                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; 8bit_shift_register:inst|data5    ; 8bit_shift_register:inst|data6                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; 8bit_shift_register:inst|data3    ; 8bit_shift_register:inst|data4                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.798      ;
; 0.645 ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.654 ; 8bit_shift_register:inst|data4    ; 8bit_shift_register:inst|data5                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.920      ;
; 0.688 ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.712 ; 2bit_counter:inst26|inst          ; 2bit_counter:inst26|inst1                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.978      ;
; 0.722 ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.989      ;
; 0.722 ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 0.989      ;
; 0.731 ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.997      ;
; 0.743 ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.010      ;
; 0.744 ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.011      ;
; 0.744 ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.011      ;
; 0.745 ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.012      ;
; 0.799 ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.822 ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.088      ;
; 0.857 ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.123      ;
; 0.860 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.127      ;
; 0.861 ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.127      ;
; 0.865 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 0.000        ; 0.001      ; 1.132      ;
; 0.867 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.133      ;
; 0.867 ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.133      ;
; 0.871 ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.137      ;
; 0.875 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.598      ;
; 0.875 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.598      ;
; 0.875 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.598      ;
; 0.875 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.598      ;
; 0.908 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.174      ;
; 0.919 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.185      ;
; 0.951 ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.217      ;
; 0.986 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.709      ;
; 0.995 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.718      ;
; 1.000 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.723      ;
; 1.061 ; 8bit_shift_register:inst|data6    ; 8bit_shift_register:inst|data7                        ; Clock        ; Clock       ; 0.000        ; 0.749      ; 2.076      ;
; 1.075 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.341      ;
; 1.119 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.842      ;
; 1.119 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.842      ;
; 1.119 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.842      ;
; 1.119 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.842      ;
; 1.148 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.871      ;
; 1.148 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.871      ;
; 1.148 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.871      ;
; 1.148 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 0.000        ; 0.457      ; 1.871      ;
; 1.200 ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.466      ;
; 1.217 ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.483      ;
; 1.251 ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.517      ;
; 1.263 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 0.000        ; 0.458      ; 1.987      ;
; 1.263 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 0.000        ; 0.458      ; 1.987      ;
; 1.263 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 0.000        ; 0.458      ; 1.987      ;
; 1.263 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 0.000        ; 0.458      ; 1.987      ;
; 1.264 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 0.000        ; 0.458      ; 1.988      ;
; 1.264 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 0.000        ; 0.458      ; 1.988      ;
; 1.264 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 0.000        ; 0.458      ; 1.988      ;
; 1.264 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 0.000        ; 0.458      ; 1.988      ;
; 1.303 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 1.569      ;
; 1.304 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 0.000        ; 0.457      ; 2.027      ;
; 1.304 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 0.000        ; 0.457      ; 2.027      ;
; 1.304 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 0.000        ; 0.457      ; 2.027      ;
; 1.304 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 0.000        ; 0.457      ; 2.027      ;
; 1.305 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 0.000        ; 0.458      ; 2.029      ;
; 1.305 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 0.000        ; 0.458      ; 2.029      ;
; 1.305 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 0.000        ; 0.458      ; 2.029      ;
; 1.305 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 0.000        ; 0.458      ; 2.029      ;
; 1.308 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 0.000        ; 0.458      ; 2.032      ;
; 1.308 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 0.000        ; 0.458      ; 2.032      ;
; 1.308 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 0.000        ; 0.458      ; 2.032      ;
; 1.308 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 0.000        ; 0.458      ; 2.032      ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 2bit_counter:inst26|inst                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 2bit_counter:inst26|inst                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 2bit_counter:inst26|inst1                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 2bit_counter:inst26|inst1                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data0                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data0                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data4                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data4                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data5                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data5                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data6                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data6                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data7                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data7                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; state_machine:state_machine|inst1                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; state_machine:state_machine|inst1                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; state_machine:state_machine|inst2                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; state_machine:state_machine|inst2                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; state_machine:state_machine|inst3                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; state_machine:state_machine|inst3                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; state_machine:state_machine|inst4                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; state_machine:state_machine|inst4                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst26|inst1|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst26|inst1|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst26|inst|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst26|inst|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst43|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst43|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst43|datad                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst43|datad                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst43~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst43~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst43~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst43~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R0|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R0|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R0|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R0|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R0|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R0|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R0|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R0|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R1|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R1|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R1|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R1|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R1|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R1|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R1|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R1|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R2|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R2|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R2|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R2|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R2|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R2|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R2|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R2|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R3|inst10|clk                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Load      ; Clock      ; 3.841  ; 3.841  ; Rise       ; Clock           ;
; Seed0     ; Clock      ; -1.295 ; -1.295 ; Rise       ; Clock           ;
; Seed1     ; Clock      ; 0.029  ; 0.029  ; Rise       ; Clock           ;
; Seed2     ; Clock      ; -0.157 ; -0.157 ; Rise       ; Clock           ;
; Seed3     ; Clock      ; -0.714 ; -0.714 ; Rise       ; Clock           ;
; Seed4     ; Clock      ; -0.914 ; -0.914 ; Rise       ; Clock           ;
; Seed5     ; Clock      ; -0.698 ; -0.698 ; Rise       ; Clock           ;
; Seed6     ; Clock      ; -0.982 ; -0.982 ; Rise       ; Clock           ;
; Seed7     ; Clock      ; -0.054 ; -0.054 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Load      ; Clock      ; -3.502 ; -3.502 ; Rise       ; Clock           ;
; Seed0     ; Clock      ; 1.525  ; 1.525  ; Rise       ; Clock           ;
; Seed1     ; Clock      ; 0.201  ; 0.201  ; Rise       ; Clock           ;
; Seed2     ; Clock      ; 0.387  ; 0.387  ; Rise       ; Clock           ;
; Seed3     ; Clock      ; 0.944  ; 0.944  ; Rise       ; Clock           ;
; Seed4     ; Clock      ; 1.144  ; 1.144  ; Rise       ; Clock           ;
; Seed5     ; Clock      ; 0.928  ; 0.928  ; Rise       ; Clock           ;
; Seed6     ; Clock      ; 1.212  ; 1.212  ; Rise       ; Clock           ;
; Seed7     ; Clock      ; 0.284  ; 0.284  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Hex0A     ; Clock      ; 8.739  ; 8.739  ; Rise       ; Clock           ;
; Hex0B     ; Clock      ; 9.061  ; 9.061  ; Rise       ; Clock           ;
; Hex0C     ; Clock      ; 9.011  ; 9.011  ; Rise       ; Clock           ;
; Hex0D     ; Clock      ; 9.005  ; 9.005  ; Rise       ; Clock           ;
; Hex0E     ; Clock      ; 8.906  ; 8.906  ; Rise       ; Clock           ;
; Hex0F     ; Clock      ; 9.039  ; 9.039  ; Rise       ; Clock           ;
; Hex0G     ; Clock      ; 8.996  ; 8.996  ; Rise       ; Clock           ;
; Hex1A     ; Clock      ; 9.346  ; 9.346  ; Rise       ; Clock           ;
; Hex1B     ; Clock      ; 9.262  ; 9.262  ; Rise       ; Clock           ;
; Hex1C     ; Clock      ; 9.019  ; 9.019  ; Rise       ; Clock           ;
; Hex1D     ; Clock      ; 9.325  ; 9.325  ; Rise       ; Clock           ;
; Hex1E     ; Clock      ; 9.016  ; 9.016  ; Rise       ; Clock           ;
; Hex1F     ; Clock      ; 9.007  ; 9.007  ; Rise       ; Clock           ;
; Hex1G     ; Clock      ; 9.003  ; 9.003  ; Rise       ; Clock           ;
; Hex2A     ; Clock      ; 9.621  ; 9.621  ; Rise       ; Clock           ;
; Hex2B     ; Clock      ; 9.636  ; 9.636  ; Rise       ; Clock           ;
; Hex2C     ; Clock      ; 9.470  ; 9.470  ; Rise       ; Clock           ;
; Hex2D     ; Clock      ; 9.501  ; 9.501  ; Rise       ; Clock           ;
; Hex2E     ; Clock      ; 9.481  ; 9.481  ; Rise       ; Clock           ;
; Hex2F     ; Clock      ; 9.498  ; 9.498  ; Rise       ; Clock           ;
; Hex2G     ; Clock      ; 9.221  ; 9.221  ; Rise       ; Clock           ;
; Hex3A     ; Clock      ; 10.421 ; 10.421 ; Rise       ; Clock           ;
; Hex3B     ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
; Hex3C     ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
; Hex3D     ; Clock      ; 10.634 ; 10.634 ; Rise       ; Clock           ;
; Hex3E     ; Clock      ; 10.849 ; 10.849 ; Rise       ; Clock           ;
; Hex3F     ; Clock      ; 10.652 ; 10.652 ; Rise       ; Clock           ;
; Hex3G     ; Clock      ; 11.339 ; 11.339 ; Rise       ; Clock           ;
; Led0      ; Clock      ; 8.436  ; 8.436  ; Rise       ; Clock           ;
; Led1      ; Clock      ; 8.490  ; 8.490  ; Rise       ; Clock           ;
; Led2      ; Clock      ; 8.704  ; 8.704  ; Rise       ; Clock           ;
; Led3      ; Clock      ; 8.717  ; 8.717  ; Rise       ; Clock           ;
; Led4      ; Clock      ; 8.736  ; 8.736  ; Rise       ; Clock           ;
; Led5      ; Clock      ; 8.676  ; 8.676  ; Rise       ; Clock           ;
; Led6      ; Clock      ; 8.009  ; 8.009  ; Rise       ; Clock           ;
; Led7      ; Clock      ; 8.295  ; 8.295  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Hex0A     ; Clock      ; 8.429  ; 8.429  ; Rise       ; Clock           ;
; Hex0B     ; Clock      ; 8.734  ; 8.734  ; Rise       ; Clock           ;
; Hex0C     ; Clock      ; 8.684  ; 8.684  ; Rise       ; Clock           ;
; Hex0D     ; Clock      ; 8.682  ; 8.682  ; Rise       ; Clock           ;
; Hex0E     ; Clock      ; 8.583  ; 8.583  ; Rise       ; Clock           ;
; Hex0F     ; Clock      ; 8.723  ; 8.723  ; Rise       ; Clock           ;
; Hex0G     ; Clock      ; 8.683  ; 8.683  ; Rise       ; Clock           ;
; Hex1A     ; Clock      ; 8.818  ; 8.818  ; Rise       ; Clock           ;
; Hex1B     ; Clock      ; 8.751  ; 8.751  ; Rise       ; Clock           ;
; Hex1C     ; Clock      ; 8.508  ; 8.508  ; Rise       ; Clock           ;
; Hex1D     ; Clock      ; 8.814  ; 8.814  ; Rise       ; Clock           ;
; Hex1E     ; Clock      ; 8.498  ; 8.498  ; Rise       ; Clock           ;
; Hex1F     ; Clock      ; 8.495  ; 8.495  ; Rise       ; Clock           ;
; Hex1G     ; Clock      ; 8.482  ; 8.482  ; Rise       ; Clock           ;
; Hex2A     ; Clock      ; 9.112  ; 9.112  ; Rise       ; Clock           ;
; Hex2B     ; Clock      ; 9.107  ; 9.107  ; Rise       ; Clock           ;
; Hex2C     ; Clock      ; 8.931  ; 8.931  ; Rise       ; Clock           ;
; Hex2D     ; Clock      ; 8.972  ; 8.972  ; Rise       ; Clock           ;
; Hex2E     ; Clock      ; 8.939  ; 8.939  ; Rise       ; Clock           ;
; Hex2F     ; Clock      ; 8.957  ; 8.957  ; Rise       ; Clock           ;
; Hex2G     ; Clock      ; 8.881  ; 8.881  ; Rise       ; Clock           ;
; Hex3A     ; Clock      ; 10.153 ; 10.153 ; Rise       ; Clock           ;
; Hex3B     ; Clock      ; 10.549 ; 10.549 ; Rise       ; Clock           ;
; Hex3C     ; Clock      ; 10.803 ; 10.803 ; Rise       ; Clock           ;
; Hex3D     ; Clock      ; 10.344 ; 10.344 ; Rise       ; Clock           ;
; Hex3E     ; Clock      ; 10.581 ; 10.581 ; Rise       ; Clock           ;
; Hex3F     ; Clock      ; 10.379 ; 10.379 ; Rise       ; Clock           ;
; Hex3G     ; Clock      ; 11.056 ; 11.056 ; Rise       ; Clock           ;
; Led0      ; Clock      ; 8.436  ; 8.436  ; Rise       ; Clock           ;
; Led1      ; Clock      ; 8.490  ; 8.490  ; Rise       ; Clock           ;
; Led2      ; Clock      ; 8.704  ; 8.704  ; Rise       ; Clock           ;
; Led3      ; Clock      ; 8.717  ; 8.717  ; Rise       ; Clock           ;
; Led4      ; Clock      ; 8.736  ; 8.736  ; Rise       ; Clock           ;
; Led5      ; Clock      ; 8.676  ; 8.676  ; Rise       ; Clock           ;
; Led6      ; Clock      ; 8.009  ; 8.009  ; Rise       ; Clock           ;
; Led7      ; Clock      ; 8.295  ; 8.295  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 0.303 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clock ; -0.029 ; -0.029        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clock ; -1.222 ; -31.222               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                               ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.303 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.729      ;
; 0.334 ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.698      ;
; 0.335 ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.697      ;
; 0.340 ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.692      ;
; 0.345 ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.687      ;
; 0.353 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.055      ;
; 0.353 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.055      ;
; 0.353 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.055      ;
; 0.353 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.055      ;
; 0.354 ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.678      ;
; 0.368 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.040      ;
; 0.368 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.040      ;
; 0.368 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.040      ;
; 0.368 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.040      ;
; 0.376 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.032      ;
; 0.376 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.032      ;
; 0.376 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.032      ;
; 0.376 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.032      ;
; 0.388 ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.644      ;
; 0.392 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.640      ;
; 0.394 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.014      ;
; 0.394 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.014      ;
; 0.394 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.014      ;
; 0.394 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.014      ;
; 0.395 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.013      ;
; 0.395 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.013      ;
; 0.395 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.013      ;
; 0.395 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 1.000        ; 0.376      ; 1.013      ;
; 0.403 ; 8bit_shift_register:inst|data6    ; 8bit_shift_register:inst|data7                        ; Clock        ; Clock       ; 1.000        ; 0.373      ; 1.002      ;
; 0.437 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.595      ;
; 0.452 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.956      ;
; 0.452 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.956      ;
; 0.452 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.956      ;
; 0.452 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.956      ;
; 0.458 ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.574      ;
; 0.459 ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.573      ;
; 0.462 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.570      ;
; 0.463 ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.569      ;
; 0.463 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.569      ;
; 0.464 ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.568      ;
; 0.467 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.941      ;
; 0.467 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.941      ;
; 0.467 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.941      ;
; 0.467 ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.941      ;
; 0.468 ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.564      ;
; 0.468 ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.564      ;
; 0.478 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.554      ;
; 0.536 ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.496      ;
; 0.537 ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.495      ;
; 0.537 ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.495      ;
; 0.538 ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.494      ;
; 0.541 ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.491      ;
; 0.546 ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.486      ;
; 0.550 ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.482      ;
; 0.550 ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.482      ;
; 0.558 ; 2bit_counter:inst26|inst          ; 2bit_counter:inst26|inst1                             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.474      ;
; 0.580 ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.452      ;
; 0.582 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.826      ;
; 0.582 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.826      ;
; 0.582 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.826      ;
; 0.582 ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.826      ;
; 0.589 ; 8bit_shift_register:inst|data4    ; 8bit_shift_register:inst|data5                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.443      ;
; 0.611 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.797      ;
; 0.615 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.793      ;
; 0.621 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.787      ;
; 0.635 ; 8bit_shift_register:inst|data3    ; 8bit_shift_register:inst|data4                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.397      ;
; 0.637 ; 8bit_shift_register:inst|data2    ; 8bit_shift_register:inst|data3                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.395      ;
; 0.638 ; 8bit_shift_register:inst|data5    ; 8bit_shift_register:inst|data6                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.394      ;
; 0.640 ; 8bit_shift_register:inst|data0    ; 8bit_shift_register:inst|data1                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.392      ;
; 0.641 ; 8bit_shift_register:inst|data1    ; 8bit_shift_register:inst|data2                        ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.391      ;
; 0.665 ; 2bit_counter:inst26|inst          ; 2bit_counter:inst26|inst                              ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst1                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; 2bit_counter:inst26|inst1         ; 2bit_counter:inst26|inst1                             ; Clock        ; Clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.909 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst1                     ; Clock        ; Clock       ; 1.000        ; 0.376      ; 0.499      ;
+-------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                 ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.029 ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst1                     ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.499      ;
; 0.215  ; 2bit_counter:inst26|inst          ; 2bit_counter:inst26|inst                              ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; 2bit_counter:inst26|inst1         ; 2bit_counter:inst26|inst1                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst1                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; 8bit_shift_register:inst|data1    ; 8bit_shift_register:inst|data2                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; 8bit_shift_register:inst|data0    ; 8bit_shift_register:inst|data1                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.242  ; 8bit_shift_register:inst|data5    ; 8bit_shift_register:inst|data6                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; 8bit_shift_register:inst|data2    ; 8bit_shift_register:inst|data3                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; 8bit_shift_register:inst|data3    ; 8bit_shift_register:inst|data4                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.259  ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.787      ;
; 0.265  ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.793      ;
; 0.269  ; 8bit_shift_register:inst|data7    ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.797      ;
; 0.291  ; 8bit_shift_register:inst|data4    ; 8bit_shift_register:inst|data5                        ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.443      ;
; 0.298  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.826      ;
; 0.298  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.826      ;
; 0.298  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.826      ;
; 0.298  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.826      ;
; 0.300  ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.452      ;
; 0.322  ; 2bit_counter:inst26|inst          ; 2bit_counter:inst26|inst1                             ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.330  ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.482      ;
; 0.330  ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.482      ;
; 0.334  ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.339  ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.342  ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.494      ;
; 0.343  ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.495      ;
; 0.343  ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.495      ;
; 0.344  ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.496      ;
; 0.371  ; state_machine:state_machine|inst4 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.402  ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.554      ;
; 0.412  ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.564      ;
; 0.412  ; state_machine:state_machine|inst4 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.564      ;
; 0.413  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.941      ;
; 0.413  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.941      ;
; 0.413  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.941      ;
; 0.413  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.941      ;
; 0.416  ; state_machine:state_machine|inst3 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.568      ;
; 0.417  ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.569      ;
; 0.417  ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.569      ;
; 0.418  ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.570      ;
; 0.421  ; state_machine:state_machine|inst2 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.573      ;
; 0.422  ; state_machine:state_machine|inst2 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.574      ;
; 0.428  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.956      ;
; 0.428  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.956      ;
; 0.428  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.956      ;
; 0.428  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ; Clock        ; Clock       ; 0.000        ; 0.376      ; 0.956      ;
; 0.443  ; state_machine:state_machine|inst1 ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.595      ;
; 0.477  ; 8bit_shift_register:inst|data6    ; 8bit_shift_register:inst|data7                        ; Clock        ; Clock       ; 0.000        ; 0.373      ; 1.002      ;
; 0.485  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.013      ;
; 0.485  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.013      ;
; 0.485  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.013      ;
; 0.485  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.013      ;
; 0.486  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.014      ;
; 0.486  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.014      ;
; 0.486  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.014      ;
; 0.486  ; 2bit_counter:inst26|inst          ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.014      ;
; 0.488  ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.640      ;
; 0.504  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.032      ;
; 0.504  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.032      ;
; 0.504  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.032      ;
; 0.504  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.032      ;
; 0.512  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.040      ;
; 0.512  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.040      ;
; 0.512  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.040      ;
; 0.512  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.040      ;
; 0.526  ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst4                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.678      ;
; 0.527  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.055      ;
; 0.527  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.055      ;
; 0.527  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.055      ;
; 0.527  ; 2bit_counter:inst26|inst1         ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ; Clock        ; Clock       ; 0.000        ; 0.376      ; 1.055      ;
; 0.540  ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.545  ; state_machine:state_machine|inst3 ; state_machine:state_machine|inst2                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.577  ; state_machine:state_machine|inst1 ; state_machine:state_machine|inst3                     ; Clock        ; Clock       ; 0.000        ; 0.000      ; 0.729      ;
+--------+-----------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 2bit_counter:inst26|inst                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 2bit_counter:inst26|inst                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 2bit_counter:inst26|inst1                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 2bit_counter:inst26|inst1                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R0|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R1|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R2|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 4bit_4reg_file:inst9|4bit_parallel_register:R3|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data0                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data0                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data1                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data1                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data2                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data2                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data3                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data3                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data4                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data4                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data5                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data5                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data6                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data6                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; 8bit_shift_register:inst|data7                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; 8bit_shift_register:inst|data7                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; state_machine:state_machine|inst1                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; state_machine:state_machine|inst1                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; state_machine:state_machine|inst2                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; state_machine:state_machine|inst2                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; state_machine:state_machine|inst3                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; state_machine:state_machine|inst3                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; state_machine:state_machine|inst4                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; state_machine:state_machine|inst4                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst26|inst1|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst26|inst1|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst26|inst|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst26|inst|clk                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst43|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst43|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst43|datad                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst43|datad                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst43~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst43~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst43~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst43~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R0|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R0|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R0|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R0|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R0|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R0|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R0|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R0|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R1|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R1|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R1|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R1|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R1|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R1|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R1|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R1|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R2|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R2|inst10|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R2|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R2|inst6|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R2|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R2|inst8|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R2|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; inst9|R2|inst|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst9|R3|inst10|clk                                   ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Load      ; Clock      ; 2.285  ; 2.285  ; Rise       ; Clock           ;
; Seed0     ; Clock      ; -0.788 ; -0.788 ; Rise       ; Clock           ;
; Seed1     ; Clock      ; -0.084 ; -0.084 ; Rise       ; Clock           ;
; Seed2     ; Clock      ; -0.169 ; -0.169 ; Rise       ; Clock           ;
; Seed3     ; Clock      ; -0.501 ; -0.501 ; Rise       ; Clock           ;
; Seed4     ; Clock      ; -0.582 ; -0.582 ; Rise       ; Clock           ;
; Seed5     ; Clock      ; -0.490 ; -0.490 ; Rise       ; Clock           ;
; Seed6     ; Clock      ; -0.632 ; -0.632 ; Rise       ; Clock           ;
; Seed7     ; Clock      ; -0.056 ; -0.056 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Load      ; Clock      ; -2.114 ; -2.114 ; Rise       ; Clock           ;
; Seed0     ; Clock      ; 0.908  ; 0.908  ; Rise       ; Clock           ;
; Seed1     ; Clock      ; 0.204  ; 0.204  ; Rise       ; Clock           ;
; Seed2     ; Clock      ; 0.289  ; 0.289  ; Rise       ; Clock           ;
; Seed3     ; Clock      ; 0.621  ; 0.621  ; Rise       ; Clock           ;
; Seed4     ; Clock      ; 0.702  ; 0.702  ; Rise       ; Clock           ;
; Seed5     ; Clock      ; 0.610  ; 0.610  ; Rise       ; Clock           ;
; Seed6     ; Clock      ; 0.752  ; 0.752  ; Rise       ; Clock           ;
; Seed7     ; Clock      ; 0.176  ; 0.176  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Hex0A     ; Clock      ; 4.718 ; 4.718 ; Rise       ; Clock           ;
; Hex0B     ; Clock      ; 4.864 ; 4.864 ; Rise       ; Clock           ;
; Hex0C     ; Clock      ; 4.833 ; 4.833 ; Rise       ; Clock           ;
; Hex0D     ; Clock      ; 4.836 ; 4.836 ; Rise       ; Clock           ;
; Hex0E     ; Clock      ; 4.783 ; 4.783 ; Rise       ; Clock           ;
; Hex0F     ; Clock      ; 4.839 ; 4.839 ; Rise       ; Clock           ;
; Hex0G     ; Clock      ; 4.825 ; 4.825 ; Rise       ; Clock           ;
; Hex1A     ; Clock      ; 4.997 ; 4.997 ; Rise       ; Clock           ;
; Hex1B     ; Clock      ; 4.923 ; 4.923 ; Rise       ; Clock           ;
; Hex1C     ; Clock      ; 4.839 ; 4.839 ; Rise       ; Clock           ;
; Hex1D     ; Clock      ; 4.980 ; 4.980 ; Rise       ; Clock           ;
; Hex1E     ; Clock      ; 4.836 ; 4.836 ; Rise       ; Clock           ;
; Hex1F     ; Clock      ; 4.831 ; 4.831 ; Rise       ; Clock           ;
; Hex1G     ; Clock      ; 4.823 ; 4.823 ; Rise       ; Clock           ;
; Hex2A     ; Clock      ; 5.160 ; 5.160 ; Rise       ; Clock           ;
; Hex2B     ; Clock      ; 5.156 ; 5.156 ; Rise       ; Clock           ;
; Hex2C     ; Clock      ; 5.027 ; 5.027 ; Rise       ; Clock           ;
; Hex2D     ; Clock      ; 5.045 ; 5.045 ; Rise       ; Clock           ;
; Hex2E     ; Clock      ; 5.041 ; 5.041 ; Rise       ; Clock           ;
; Hex2F     ; Clock      ; 5.044 ; 5.044 ; Rise       ; Clock           ;
; Hex2G     ; Clock      ; 4.917 ; 4.917 ; Rise       ; Clock           ;
; Hex3A     ; Clock      ; 5.628 ; 5.628 ; Rise       ; Clock           ;
; Hex3B     ; Clock      ; 5.780 ; 5.780 ; Rise       ; Clock           ;
; Hex3C     ; Clock      ; 5.862 ; 5.862 ; Rise       ; Clock           ;
; Hex3D     ; Clock      ; 5.666 ; 5.666 ; Rise       ; Clock           ;
; Hex3E     ; Clock      ; 5.774 ; 5.774 ; Rise       ; Clock           ;
; Hex3F     ; Clock      ; 5.686 ; 5.686 ; Rise       ; Clock           ;
; Hex3G     ; Clock      ; 5.944 ; 5.944 ; Rise       ; Clock           ;
; Led0      ; Clock      ; 4.435 ; 4.435 ; Rise       ; Clock           ;
; Led1      ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
; Led2      ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
; Led3      ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
; Led4      ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
; Led5      ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
; Led6      ; Clock      ; 4.312 ; 4.312 ; Rise       ; Clock           ;
; Led7      ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Hex0A     ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
; Hex0B     ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
; Hex0C     ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
; Hex0D     ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
; Hex0E     ; Clock      ; 4.652 ; 4.652 ; Rise       ; Clock           ;
; Hex0F     ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
; Hex0G     ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
; Hex1A     ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
; Hex1B     ; Clock      ; 4.709 ; 4.709 ; Rise       ; Clock           ;
; Hex1C     ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
; Hex1D     ; Clock      ; 4.765 ; 4.765 ; Rise       ; Clock           ;
; Hex1E     ; Clock      ; 4.609 ; 4.609 ; Rise       ; Clock           ;
; Hex1F     ; Clock      ; 4.613 ; 4.613 ; Rise       ; Clock           ;
; Hex1G     ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
; Hex2A     ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
; Hex2B     ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
; Hex2C     ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
; Hex2D     ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
; Hex2E     ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
; Hex2F     ; Clock      ; 4.810 ; 4.810 ; Rise       ; Clock           ;
; Hex2G     ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
; Hex3A     ; Clock      ; 5.513 ; 5.513 ; Rise       ; Clock           ;
; Hex3B     ; Clock      ; 5.662 ; 5.662 ; Rise       ; Clock           ;
; Hex3C     ; Clock      ; 5.741 ; 5.741 ; Rise       ; Clock           ;
; Hex3D     ; Clock      ; 5.545 ; 5.545 ; Rise       ; Clock           ;
; Hex3E     ; Clock      ; 5.659 ; 5.659 ; Rise       ; Clock           ;
; Hex3F     ; Clock      ; 5.571 ; 5.571 ; Rise       ; Clock           ;
; Hex3G     ; Clock      ; 5.829 ; 5.829 ; Rise       ; Clock           ;
; Led0      ; Clock      ; 4.435 ; 4.435 ; Rise       ; Clock           ;
; Led1      ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
; Led2      ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
; Led3      ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
; Led4      ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
; Led5      ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
; Led6      ; Clock      ; 4.312 ; 4.312 ; Rise       ; Clock           ;
; Led7      ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; -0.538 ; -0.029 ; N/A      ; N/A     ; -1.222              ;
;  Clock           ; -0.538 ; -0.029 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -9.726 ; -0.029 ; 0.0      ; 0.0     ; -31.222             ;
;  Clock           ; -9.726 ; -0.029 ; N/A      ; N/A     ; -31.222             ;
+------------------+--------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Load      ; Clock      ; 3.841  ; 3.841  ; Rise       ; Clock           ;
; Seed0     ; Clock      ; -0.788 ; -0.788 ; Rise       ; Clock           ;
; Seed1     ; Clock      ; 0.029  ; 0.029  ; Rise       ; Clock           ;
; Seed2     ; Clock      ; -0.157 ; -0.157 ; Rise       ; Clock           ;
; Seed3     ; Clock      ; -0.501 ; -0.501 ; Rise       ; Clock           ;
; Seed4     ; Clock      ; -0.582 ; -0.582 ; Rise       ; Clock           ;
; Seed5     ; Clock      ; -0.490 ; -0.490 ; Rise       ; Clock           ;
; Seed6     ; Clock      ; -0.632 ; -0.632 ; Rise       ; Clock           ;
; Seed7     ; Clock      ; -0.054 ; -0.054 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Load      ; Clock      ; -2.114 ; -2.114 ; Rise       ; Clock           ;
; Seed0     ; Clock      ; 1.525  ; 1.525  ; Rise       ; Clock           ;
; Seed1     ; Clock      ; 0.204  ; 0.204  ; Rise       ; Clock           ;
; Seed2     ; Clock      ; 0.387  ; 0.387  ; Rise       ; Clock           ;
; Seed3     ; Clock      ; 0.944  ; 0.944  ; Rise       ; Clock           ;
; Seed4     ; Clock      ; 1.144  ; 1.144  ; Rise       ; Clock           ;
; Seed5     ; Clock      ; 0.928  ; 0.928  ; Rise       ; Clock           ;
; Seed6     ; Clock      ; 1.212  ; 1.212  ; Rise       ; Clock           ;
; Seed7     ; Clock      ; 0.284  ; 0.284  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Hex0A     ; Clock      ; 8.739  ; 8.739  ; Rise       ; Clock           ;
; Hex0B     ; Clock      ; 9.061  ; 9.061  ; Rise       ; Clock           ;
; Hex0C     ; Clock      ; 9.011  ; 9.011  ; Rise       ; Clock           ;
; Hex0D     ; Clock      ; 9.005  ; 9.005  ; Rise       ; Clock           ;
; Hex0E     ; Clock      ; 8.906  ; 8.906  ; Rise       ; Clock           ;
; Hex0F     ; Clock      ; 9.039  ; 9.039  ; Rise       ; Clock           ;
; Hex0G     ; Clock      ; 8.996  ; 8.996  ; Rise       ; Clock           ;
; Hex1A     ; Clock      ; 9.346  ; 9.346  ; Rise       ; Clock           ;
; Hex1B     ; Clock      ; 9.262  ; 9.262  ; Rise       ; Clock           ;
; Hex1C     ; Clock      ; 9.019  ; 9.019  ; Rise       ; Clock           ;
; Hex1D     ; Clock      ; 9.325  ; 9.325  ; Rise       ; Clock           ;
; Hex1E     ; Clock      ; 9.016  ; 9.016  ; Rise       ; Clock           ;
; Hex1F     ; Clock      ; 9.007  ; 9.007  ; Rise       ; Clock           ;
; Hex1G     ; Clock      ; 9.003  ; 9.003  ; Rise       ; Clock           ;
; Hex2A     ; Clock      ; 9.621  ; 9.621  ; Rise       ; Clock           ;
; Hex2B     ; Clock      ; 9.636  ; 9.636  ; Rise       ; Clock           ;
; Hex2C     ; Clock      ; 9.470  ; 9.470  ; Rise       ; Clock           ;
; Hex2D     ; Clock      ; 9.501  ; 9.501  ; Rise       ; Clock           ;
; Hex2E     ; Clock      ; 9.481  ; 9.481  ; Rise       ; Clock           ;
; Hex2F     ; Clock      ; 9.498  ; 9.498  ; Rise       ; Clock           ;
; Hex2G     ; Clock      ; 9.221  ; 9.221  ; Rise       ; Clock           ;
; Hex3A     ; Clock      ; 10.421 ; 10.421 ; Rise       ; Clock           ;
; Hex3B     ; Clock      ; 10.821 ; 10.821 ; Rise       ; Clock           ;
; Hex3C     ; Clock      ; 11.086 ; 11.086 ; Rise       ; Clock           ;
; Hex3D     ; Clock      ; 10.634 ; 10.634 ; Rise       ; Clock           ;
; Hex3E     ; Clock      ; 10.849 ; 10.849 ; Rise       ; Clock           ;
; Hex3F     ; Clock      ; 10.652 ; 10.652 ; Rise       ; Clock           ;
; Hex3G     ; Clock      ; 11.339 ; 11.339 ; Rise       ; Clock           ;
; Led0      ; Clock      ; 8.436  ; 8.436  ; Rise       ; Clock           ;
; Led1      ; Clock      ; 8.490  ; 8.490  ; Rise       ; Clock           ;
; Led2      ; Clock      ; 8.704  ; 8.704  ; Rise       ; Clock           ;
; Led3      ; Clock      ; 8.717  ; 8.717  ; Rise       ; Clock           ;
; Led4      ; Clock      ; 8.736  ; 8.736  ; Rise       ; Clock           ;
; Led5      ; Clock      ; 8.676  ; 8.676  ; Rise       ; Clock           ;
; Led6      ; Clock      ; 8.009  ; 8.009  ; Rise       ; Clock           ;
; Led7      ; Clock      ; 8.295  ; 8.295  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Hex0A     ; Clock      ; 4.584 ; 4.584 ; Rise       ; Clock           ;
; Hex0B     ; Clock      ; 4.729 ; 4.729 ; Rise       ; Clock           ;
; Hex0C     ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
; Hex0D     ; Clock      ; 4.702 ; 4.702 ; Rise       ; Clock           ;
; Hex0E     ; Clock      ; 4.652 ; 4.652 ; Rise       ; Clock           ;
; Hex0F     ; Clock      ; 4.712 ; 4.712 ; Rise       ; Clock           ;
; Hex0G     ; Clock      ; 4.698 ; 4.698 ; Rise       ; Clock           ;
; Hex1A     ; Clock      ; 4.764 ; 4.764 ; Rise       ; Clock           ;
; Hex1B     ; Clock      ; 4.709 ; 4.709 ; Rise       ; Clock           ;
; Hex1C     ; Clock      ; 4.625 ; 4.625 ; Rise       ; Clock           ;
; Hex1D     ; Clock      ; 4.765 ; 4.765 ; Rise       ; Clock           ;
; Hex1E     ; Clock      ; 4.609 ; 4.609 ; Rise       ; Clock           ;
; Hex1F     ; Clock      ; 4.613 ; 4.613 ; Rise       ; Clock           ;
; Hex1G     ; Clock      ; 4.596 ; 4.596 ; Rise       ; Clock           ;
; Hex2A     ; Clock      ; 4.935 ; 4.935 ; Rise       ; Clock           ;
; Hex2B     ; Clock      ; 4.930 ; 4.930 ; Rise       ; Clock           ;
; Hex2C     ; Clock      ; 4.794 ; 4.794 ; Rise       ; Clock           ;
; Hex2D     ; Clock      ; 4.822 ; 4.822 ; Rise       ; Clock           ;
; Hex2E     ; Clock      ; 4.805 ; 4.805 ; Rise       ; Clock           ;
; Hex2F     ; Clock      ; 4.810 ; 4.810 ; Rise       ; Clock           ;
; Hex2G     ; Clock      ; 4.774 ; 4.774 ; Rise       ; Clock           ;
; Hex3A     ; Clock      ; 5.513 ; 5.513 ; Rise       ; Clock           ;
; Hex3B     ; Clock      ; 5.662 ; 5.662 ; Rise       ; Clock           ;
; Hex3C     ; Clock      ; 5.741 ; 5.741 ; Rise       ; Clock           ;
; Hex3D     ; Clock      ; 5.545 ; 5.545 ; Rise       ; Clock           ;
; Hex3E     ; Clock      ; 5.659 ; 5.659 ; Rise       ; Clock           ;
; Hex3F     ; Clock      ; 5.571 ; 5.571 ; Rise       ; Clock           ;
; Hex3G     ; Clock      ; 5.829 ; 5.829 ; Rise       ; Clock           ;
; Led0      ; Clock      ; 4.435 ; 4.435 ; Rise       ; Clock           ;
; Led1      ; Clock      ; 4.487 ; 4.487 ; Rise       ; Clock           ;
; Led2      ; Clock      ; 4.583 ; 4.583 ; Rise       ; Clock           ;
; Led3      ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
; Led4      ; Clock      ; 4.593 ; 4.593 ; Rise       ; Clock           ;
; Led5      ; Clock      ; 4.554 ; 4.554 ; Rise       ; Clock           ;
; Led6      ; Clock      ; 4.312 ; 4.312 ; Rise       ; Clock           ;
; Led7      ; Clock      ; 4.429 ; 4.429 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 78       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 78       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 18    ; 18   ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 120   ; 120  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Dec  5 15:41:05 2015
Info: Command: quartus_sta ce281final -c ce281final
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ce281final.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.538
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.538        -9.726 Clock 
Info (332146): Worst-case hold slack is 0.294
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.294         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -31.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.303
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.303         0.000 Clock 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.029
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.029        -0.029 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -31.222 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 601 megabytes
    Info: Processing ended: Sat Dec  5 15:41:06 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


