FILE_TYPE=VERILOG_MAP;
PRIMITIVE 'AD781';
    DEFAULT_MODEL=AD781;
    UPPER_CASE=TRUE;
    MODEL 'AD781';
        PIN_MAP
            'IN'='()';
            'OUT'='()';
            'S_H'='()';
        END_PIN;
    END_MODEL;
END_PRIMITIVE;
END.
