
create_clock -name sys_clk -period 10 [get_ports i_pcie_refclkp]

set_property -dict {PACKAGE_PIN AE13 IOSTANDARD LVCMOS15} [get_ports Led0]
set_property PACKAGE_PIN Y24 [get_ports Pcie_rstn]
set_property IOSTANDARD LVCMOS33 [get_ports Pcie_rstn]
set_property PULLUP true [get_ports Pcie_rstn]
set_property PACKAGE_PIN U8 [get_ports Pcie_refclkp]

set_property -dict {PACKAGE_PIN V29 IOSTANDARD LVCMOS33} [get_ports Sig_Inp1]
set_property -dict {PACKAGE_PIN V27 IOSTANDARD LVCMOS33} [get_ports Sig_Out1]
set_property -dict {PACKAGE_PIN V26 IOSTANDARD LVCMOS33} [get_ports Sig_Out2]


#set_property PACKAGE_PIN W2   [get_ports { Pcie_txp[0] }];
#set_property PACKAGE_PIN AA2  [get_ports { Pcie_txp[1] }];
#set_property PACKAGE_PIN AC2  [get_ports { Pcie_txp[2] }];
#set_property PACKAGE_PIN AE2  [get_ports { Pcie_txp[3] }];
#set_property PACKAGE_PIN AG2  [get_ports { Pcie_txp[4] }];
#set_property PACKAGE_PIN AH4  [get_ports { Pcie_txp[5] }];
#set_property PACKAGE_PIN AJ2  [get_ports { Pcie_txp[6] }];
#set_property PACKAGE_PIN AK4  [get_ports { Pcie_txp[7] }];

#set_property PACKAGE_PIN Y4   [get_ports { Pcie_rxn[0] }];
#set_property PACKAGE_PIN AA6  [get_ports { Pcie_rxn[1] }];
#set_property PACKAGE_PIN AB4  [get_ports { Pcie_rxn[2] }];
#set_property PACKAGE_PIN AC6  [get_ports { Pcie_rxn[3] }];
#set_property PACKAGE_PIN AD4  [get_ports { Pcie_rxn[4] }];
#set_property PACKAGE_PIN AE6  [get_ports { Pcie_rxn[5] }];
#set_property PACKAGE_PIN AF4  [get_ports { Pcie_rxn[6] }];
#set_property PACKAGE_PIN AG6  [get_ports { Pcie_rxn[7] }];

set_property BITSTREAM.STARTUP.DONEPIPE YES [current_design]
set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property CONFIG_MODE SPIx4 [current_design]

#write_cfgmem  -format mcs -size 32 -interface SPIx4 -loadbit {up 0x00000000 "../../..//PCIeXDMA.runs/impl_1/fpga_top.bit" } -file "../../..//PCIeXDMA.runs/impl_1//fpga_top"



set_property MARK_DEBUG true [get_nets {dbg_pcie0[74]}]
set_property MARK_DEBUG true [get_nets {dout_m[50]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_7_n_0]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[28]_i_2_n_1}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[207]}]
set_property MARK_DEBUG true [get_nets {dout_b[12]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[17]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[4]_i_1_n_5}]
set_property MARK_DEBUG true [get_nets {text[0]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[72]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[164]}]
set_property MARK_DEBUG true [get_nets {din_m[15]}]
set_property MARK_DEBUG true [get_nets {dout_m[3]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[4]}]
set_property MARK_DEBUG true [get_nets {dout_m[11]}]
set_property MARK_DEBUG true [get_nets {in_cnt[12]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {sig_cnt[31]_i_7_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[90]}]
set_property MARK_DEBUG true [get_nets {dout_b[9]}]
set_property MARK_DEBUG true [get_nets {addr_m[1]}]
set_property MARK_DEBUG true [get_nets {dout_m[37]}]
set_property MARK_DEBUG true [get_nets {irq_state[1]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[76]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[152]}]
set_property MARK_DEBUG true [get_nets {din_m[59]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_19_n_3]
set_property MARK_DEBUG true [get_nets {text[6]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[79]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[194]}]
set_property MARK_DEBUG true [get_nets {din_b[57]}]
set_property MARK_DEBUG true [get_nets {p_1_in__0[11]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[10]}]
set_property MARK_DEBUG true [get_nets {in_cnt[1]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[10]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[103]}]
set_property MARK_DEBUG true [get_nets {dout_b[0]}]
set_property MARK_DEBUG true [get_nets {wen_b[3]}]
set_property MARK_DEBUG true [get_nets {p_1_in__0[6]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[14]_i_2_n_7}]
set_property MARK_DEBUG true [get_nets ss_sig_in0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[48]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[157]}]
set_property MARK_DEBUG true [get_nets {din_m[21]}]
set_property MARK_DEBUG true [get_nets {dout_b[47]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[2]}]
set_property MARK_DEBUG true [get_nets {in_cnt[5]}]
set_property MARK_DEBUG true [get_nets en_b]
set_property MARK_DEBUG true [get_nets {sig_cnt[8]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[92]}]
set_property MARK_DEBUG true [get_nets {din_b[17]}]
set_property MARK_DEBUG true [get_nets {dout_b[6]}]
set_property MARK_DEBUG true [get_nets {dout_m[41]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[4]_i_1_n_7}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[4]_i_2_n_1}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[45]}]
set_property MARK_DEBUG true [get_nets {din_m[43]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[150]}]
set_property MARK_DEBUG true [get_nets {data0[25]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[20]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[116]}]
set_property MARK_DEBUG true [get_nets {din_b[27]}]
set_property MARK_DEBUG true [get_nets {din_m[22]}]
set_property MARK_DEBUG true [get_nets {irq_state[1]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[43]}]
set_property MARK_DEBUG true [get_nets {dout_m[34]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[4]_i_1_n_6}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[8]_i_2_n_2}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[205]}]
set_property MARK_DEBUG true [get_nets {din_m[50]}]
set_property MARK_DEBUG true [get_nets {wen_b[6]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[14]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_2_n_0]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[8]_i_2_n_3}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[57]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[189]}]
set_property MARK_DEBUG true [get_nets {din_m[5]}]
set_property MARK_DEBUG true [get_nets {dout_b[59]}]
set_property MARK_DEBUG true [get_nets {data0[27]}]
set_property MARK_DEBUG true [get_nets {dout_m[51]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[7]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[96]}]
set_property MARK_DEBUG true [get_nets {din_b[35]}]
set_property MARK_DEBUG true [get_nets {din_m[40]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[33]}]
set_property MARK_DEBUG true [get_nets {dout_m[15]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[14]_i_2_n_3}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[206]}]
set_property MARK_DEBUG true [get_nets {dout_b[39]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[8]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets ss_sig_in_i_5_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[61]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[200]}]
set_property MARK_DEBUG true [get_nets {din_m[19]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[20]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[7]}]
set_property MARK_DEBUG true [get_nets {dout_m[21]}]
set_property MARK_DEBUG true [get_nets {in_cnt[0]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {sig_cnt[31]_i_5_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[142]}]
set_property MARK_DEBUG true [get_nets {dout_b[8]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[13]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[4]_i_1_n_4}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[28]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[66]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[160]}]
set_property MARK_DEBUG true [get_nets {din_m[29]}]
set_property MARK_DEBUG true [get_nets {dout_b[57]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[0]}]
set_property MARK_DEBUG true [get_nets {dout_m[45]}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[20]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[136]}]
set_property MARK_DEBUG true [get_nets {din_m[49]}]
set_property MARK_DEBUG true [get_nets {wen_b[5]}]
set_property MARK_DEBUG true [get_nets {dout_m[57]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[8]_i_1_n_6}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[28]_i_2_n_3}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[67]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[197]}]
set_property MARK_DEBUG true [get_nets {dout_b[38]}]
set_property MARK_DEBUG true [get_nets {wen_m[0]}]
set_property MARK_DEBUG true [get_nets {addr_m[6]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[5]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[88]}]
set_property MARK_DEBUG true [get_nets {din_b[33]}]
set_property MARK_DEBUG true [get_nets {din_m[2]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[3]}]
set_property MARK_DEBUG true [get_nets {data0[18]}]
set_property MARK_DEBUG true [get_nets {dout_m[18]}]
set_property MARK_DEBUG true [get_nets Pcie_refclkn_IBUF]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[20]_i_2_n_1}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[106]}]
set_property MARK_DEBUG true [get_nets {din_m[56]}]
set_property MARK_DEBUG true [get_nets {wen_m[6]}]
set_property MARK_DEBUG true [get_nets {addr_m[0]}]
set_property MARK_DEBUG true [get_nets {s_sig_in1[2]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_30_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[58]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[188]}]
set_property MARK_DEBUG true [get_nets {din_m[28]}]
set_property MARK_DEBUG true [get_nets {dout_b[56]}]
set_property MARK_DEBUG true [get_nets {data0[23]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[14]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets Sig_Out1_i_1_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[95]}]
set_property MARK_DEBUG true [get_nets {din_b[10]}]
set_property MARK_DEBUG true [get_nets {din_m[23]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[31]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[36]}]
set_property MARK_DEBUG true [get_nets {dout_m[33]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[4]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[204]}]
set_property MARK_DEBUG true [get_nets {dout_b[19]}]
set_property MARK_DEBUG true [get_nets {data0[15]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[31]_i_9_n_0}]
set_property MARK_DEBUG true [get_nets Sig_Out2_i_1_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[89]}]
set_property MARK_DEBUG true [get_nets {din_b[31]}]
set_property MARK_DEBUG true [get_nets {din_b[45]}]
set_property MARK_DEBUG true [get_nets {in_cnt[12]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[83]}]
set_property MARK_DEBUG true [get_nets {dout_m[59]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_29_n_0]
set_property MARK_DEBUG true [get_nets {text[3]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[178]}]
set_property MARK_DEBUG true [get_nets {dout_b[29]}]
set_property MARK_DEBUG true [get_nets {wen_b[1]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[8]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_21_n_0]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[31]_i_6_n_2}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[26]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[162]}]
set_property MARK_DEBUG true [get_nets {din_m[26]}]
set_property MARK_DEBUG true [get_nets {dout_b[54]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[6]}]
set_property MARK_DEBUG true [get_nets barm_clk_b]
set_property MARK_DEBUG true [get_nets {sig_cnt[27]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[130]}]
set_property MARK_DEBUG true [get_nets {din_m[39]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[0]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[49]}]
set_property MARK_DEBUG true [get_nets {dout_m[54]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_18_n_0]
set_property MARK_DEBUG true [get_nets {text[9]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[181]}]
set_property MARK_DEBUG true [get_nets {dout_b[37]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_14_n_1]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[4]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[62]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[153]}]
set_property MARK_DEBUG true [get_nets {din_m[16]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[15]}]
set_property MARK_DEBUG true [get_nets {addr_m[12]}]
set_property MARK_DEBUG true [get_nets {dout_m[44]}]
set_property MARK_DEBUG true [get_nets barm_rst_b]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[16]_i_2_n_1}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[135]}]
set_property MARK_DEBUG true [get_nets {dout_b[5]}]
set_property MARK_DEBUG true [get_nets {wen_b[2]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[6]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag12_in]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[31]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[186]}]
set_property MARK_DEBUG true [get_nets {din_m[4]}]
set_property MARK_DEBUG true [get_nets {dout_b[50]}]
set_property MARK_DEBUG true [get_nets {data0[30]}]
set_property MARK_DEBUG true [get_nets {dout_m[56]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[0]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[128]}]
set_property MARK_DEBUG true [get_nets {din_m[61]}]
set_property MARK_DEBUG true [get_nets {addr_b[11]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_14_n_3]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[73]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[159]}]
set_property MARK_DEBUG true [get_nets {din_b[53]}]
set_property MARK_DEBUG true [get_nets {s_sig_in1[1]}]
set_property MARK_DEBUG true [get_nets {data0[5]}]
set_property MARK_DEBUG true [get_nets {in_cnt[8]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[31]_i_4_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[87]}]
set_property MARK_DEBUG true [get_nets {din_b[23]}]
set_property MARK_DEBUG true [get_nets {dout_b[34]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[81]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[11]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_14_n_0]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[24]_i_2_n_3}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[203]}]
set_property MARK_DEBUG true [get_nets {din_b[50]}]
set_property MARK_DEBUG true [get_nets {dout_b[58]}]
set_property MARK_DEBUG true [get_nets {addr_b[12]}]
set_property MARK_DEBUG true [get_nets {dout_m[46]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[8]_i_1_n_4}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[69]}]
set_property MARK_DEBUG true [get_nets {din_m[54]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[165]}]
set_property MARK_DEBUG true [get_nets {data0[13]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[21]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[149]}]
set_property MARK_DEBUG true [get_nets {din_b[26]}]
set_property MARK_DEBUG true [get_nets {din_m[46]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[82]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_15_n_0]
set_property MARK_DEBUG true [get_nets ss_sig_in_i_2_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[168]}]
set_property MARK_DEBUG true [get_nets {din_b[52]}]
set_property MARK_DEBUG true [get_nets {irq_state[0]}]
set_property MARK_DEBUG true [get_nets {in_cnt[7]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_22_n_0]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[4]_i_2_n_2}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[22]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[199]}]
set_property MARK_DEBUG true [get_nets {dout_b[33]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[63]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[21]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_27_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[173]}]
set_property MARK_DEBUG true [get_nets {din_m[18]}]
set_property MARK_DEBUG true [get_nets {dout_b[55]}]
set_property MARK_DEBUG true [get_nets {dout_m[16]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_16_n_0]
set_property MARK_DEBUG true [get_nets usr_irq_ack]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[75]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[191]}]
set_property MARK_DEBUG true [get_nets {din_m[52]}]
set_property MARK_DEBUG true [get_nets {data0[28]}]
set_property MARK_DEBUG true [get_nets {dout_m[20]}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[16]_i_2_n_3}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[100]}]
set_property MARK_DEBUG true [get_nets {din_m[45]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[8]_i_1_n_5}]
set_property MARK_DEBUG true [get_nets {text[9]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[41]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[177]}]
set_property MARK_DEBUG true [get_nets {din_b[41]}]
set_property MARK_DEBUG true [get_nets {in_cnt[9]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_25_n_0]
set_property MARK_DEBUG true [get_nets usr_irq_req_i_1_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[60]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[193]}]
set_property MARK_DEBUG true [get_nets {dout_b[18]}]
set_property MARK_DEBUG true [get_nets {data0[6]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[18]}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[12]_i_2_n_3}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[101]}]
set_property MARK_DEBUG true [get_nets {din_b[63]}]
set_property MARK_DEBUG true [get_nets {dout_m[2]}]
set_property MARK_DEBUG true [get_nets {dout_m[32]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_12_n_0]
set_property MARK_DEBUG true [get_nets {text[2]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[46]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[167]}]
set_property MARK_DEBUG true [get_nets {dout_b[27]}]
set_property MARK_DEBUG true [get_nets {wen_b[0]}]
set_property MARK_DEBUG true [get_nets {data0[2]}]
set_property MARK_DEBUG true [get_nets {dout_m[62]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[31]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[97]}]
set_property MARK_DEBUG true [get_nets {din_b[16]}]
set_property MARK_DEBUG true [get_nets {dout_b[14]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[8]_i_1_n_1}]
set_property MARK_DEBUG true [get_nets ss_sig_in_i_4_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[34]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[172]}]
set_property MARK_DEBUG true [get_nets {din_b[58]}]
set_property MARK_DEBUG true [get_nets {irq_ack[2]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[20]}]
set_property MARK_DEBUG true [get_nets {in_cnt[6]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[24]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[148]}]
set_property MARK_DEBUG true [get_nets {din_b[25]}]
set_property MARK_DEBUG true [get_nets {dout_b[28]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[1]}]
set_property MARK_DEBUG true [get_nets {in_cnt[14]}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[20]_i_2_n_2}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[93]}]
set_property MARK_DEBUG true [get_nets {din_b[60]}]
set_property MARK_DEBUG true [get_nets {dout_b[46]}]
set_property MARK_DEBUG true [get_nets {dout_m[42]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_23_n_0]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[8]_i_2_n_1}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[23]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[190]}]
set_property MARK_DEBUG true [get_nets {dout_b[17]}]
set_property MARK_DEBUG true [get_nets {wen_m[4]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[13]}]
set_property MARK_DEBUG true [get_nets {dout_m[55]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[16]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[94]}]
set_property MARK_DEBUG true [get_nets {din_b[11]}]
set_property MARK_DEBUG true [get_nets {din_m[63]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[24]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_26_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[180]}]
set_property MARK_DEBUG true [get_nets {din_b[51]}]
set_property MARK_DEBUG true [get_nets {text[5]}]
set_property MARK_DEBUG true [get_nets {dout_m[29]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[10]_i_1_n_6}]
set_property MARK_DEBUG true [get_nets {text[5]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[68]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[151]}]
set_property MARK_DEBUG true [get_nets {din_m[57]}]
set_property MARK_DEBUG true [get_nets {data0[1]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[4]}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[16]_i_2_n_2}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[86]}]
set_property MARK_DEBUG true [get_nets {din_m[30]}]
set_property MARK_DEBUG true [get_nets {dout_b[49]}]
set_property MARK_DEBUG true [get_nets {dout_m[43]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_10_n_0]
set_property MARK_DEBUG true [get_nets {text[1]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[37]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[185]}]
set_property MARK_DEBUG true [get_nets {din_m[42]}]
set_property MARK_DEBUG true [get_nets {wen_m[5]}]
set_property MARK_DEBUG true [get_nets {data0[14]}]
set_property MARK_DEBUG true [get_nets {dout_m[49]}]
set_property MARK_DEBUG true [get_nets barm_clk_m]
set_property MARK_DEBUG true [get_nets {sig_cnt[31]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[99]}]
set_property MARK_DEBUG true [get_nets {din_m[55]}]
set_property MARK_DEBUG true [get_nets {addr_b[4]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_14_n_2]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[65]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[201]}]
set_property MARK_DEBUG true [get_nets {din_b[46]}]
set_property MARK_DEBUG true [get_nets {text[4]}]
set_property MARK_DEBUG true [get_nets {addr_m[9]}]
set_property MARK_DEBUG true [get_nets {in_cnt[3]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[13]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[138]}]
set_property MARK_DEBUG true [get_nets {din_b[15]}]
set_property MARK_DEBUG true [get_nets {dout_b[4]}]
set_property MARK_DEBUG true [get_nets {data0[24]}]
set_property MARK_DEBUG true [get_nets {s_sig_in1[0]}]
set_property MARK_DEBUG true [get_nets en_m]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[12]_i_2_n_1}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[125]}]
set_property MARK_DEBUG true [get_nets {din_b[42]}]
set_property MARK_DEBUG true [get_nets {dout_b[62]}]
set_property MARK_DEBUG true [get_nets {addr_b[8]}]
set_property MARK_DEBUG true [get_nets {dout_m[25]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_19_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[71]}]
set_property MARK_DEBUG true [get_nets {din_b[4]}]
set_property MARK_DEBUG true [get_nets {dout_b[11]}]
set_property MARK_DEBUG true [get_nets {data0[9]}]
set_property MARK_DEBUG true [get_nets {dout_m[17]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[1]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets Sig_Out1_OBUF]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[141]}]
set_property MARK_DEBUG true [get_nets {din_b[24]}]
set_property MARK_DEBUG true [get_nets {din_m[47]}]
set_property MARK_DEBUG true [get_nets {data0[16]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[6]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[145]}]
set_property MARK_DEBUG true [get_nets {din_m[17]}]
set_property MARK_DEBUG true [get_nets {text[1]}]
set_property MARK_DEBUG true [get_nets {data0[29]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[7]}]
set_property MARK_DEBUG true [get_nets pcie_rstn]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[137]}]
set_property MARK_DEBUG true [get_nets {din_b[9]}]
set_property MARK_DEBUG true [get_nets {din_b[55]}]
set_property MARK_DEBUG true [get_nets {dout_b[51]}]
set_property MARK_DEBUG true [get_nets {addr_m[5]}]
set_property MARK_DEBUG true [get_nets {dout_m[61]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[25]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[119]}]
set_property MARK_DEBUG true [get_nets {dout_b[10]}]
set_property MARK_DEBUG true [get_nets {addr_b[1]}]
set_property MARK_DEBUG true [get_nets {in_cnt[10]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[4]_i_1_n_2}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[30]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[161]}]
set_property MARK_DEBUG true [get_nets {din_m[6]}]
set_property MARK_DEBUG true [get_nets {dout_m[8]}]
set_property MARK_DEBUG true [get_nets {data0[8]}]
set_property MARK_DEBUG true [get_nets Pcie_refclkp_IBUF]
set_property MARK_DEBUG true [get_nets {sig_cnt[23]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[121]}]
set_property MARK_DEBUG true [get_nets {din_b[39]}]
set_property MARK_DEBUG true [get_nets {din_m[14]}]
set_property MARK_DEBUG true [get_nets {p_1_in__0[5]}]
set_property MARK_DEBUG true [get_nets {addr_m[7]}]
set_property MARK_DEBUG true [get_nets {dout_m[58]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[12]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[129]}]
set_property MARK_DEBUG true [get_nets {dout_b[23]}]
set_property MARK_DEBUG true [get_nets {wen_m[7]}]
set_property MARK_DEBUG true [get_nets {addr_b[2]}]
set_property MARK_DEBUG true [get_nets {p_1_in__0[12]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[8]_i_1_n_2}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[28]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[183]}]
set_property MARK_DEBUG true [get_nets {din_b[62]}]
set_property MARK_DEBUG true [get_nets {dout_b[40]}]
set_property MARK_DEBUG true [get_nets {data0[10]}]
set_property MARK_DEBUG true [get_nets {dout_m[52]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_9_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[109]}]
set_property MARK_DEBUG true [get_nets {dout_b[31]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[53]}]
set_property MARK_DEBUG true [get_nets {text[9]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_8_n_0]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[4]_i_2_n_3}]
set_property MARK_DEBUG true [get_nets {din_b[3]}]
set_property MARK_DEBUG true [get_nets {din_b[54]}]
set_property MARK_DEBUG true [get_nets {dout_b[48]}]
set_property MARK_DEBUG true [get_nets {addr_m[10]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[17]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[120]}]
set_property MARK_DEBUG true [get_nets {din_b[37]}]
set_property MARK_DEBUG true [get_nets {din_b[61]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[22]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[50]}]
set_property MARK_DEBUG true [get_nets {dout_m[38]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_28_n_0]
set_property MARK_DEBUG true [get_nets {text[4]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[154]}]
set_property MARK_DEBUG true [get_nets {dout_b[20]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[19]}]
set_property MARK_DEBUG true [get_nets {in_cnt[11]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[10]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[132]}]
set_property MARK_DEBUG true [get_nets {din_b[14]}]
set_property MARK_DEBUG true [get_nets {din_b[44]}]
set_property MARK_DEBUG true [get_nets {dout_b[41]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[17]}]
set_property MARK_DEBUG true [get_nets {in_cnt[2]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[30]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {din_m[41]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[143]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[52]}]
set_property MARK_DEBUG true [get_nets {text[6]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_32_n_0]
set_property MARK_DEBUG true [get_nets {text[7]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[202]}]
set_property MARK_DEBUG true [get_nets {din_m[7]}]
set_property MARK_DEBUG true [get_nets {dout_m[7]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[11]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_3_n_3]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[127]}]
set_property MARK_DEBUG true [get_nets {din_b[13]}]
set_property MARK_DEBUG true [get_nets {din_b[47]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[10]}]
set_property MARK_DEBUG true [get_nets {addr_m[3]}]
set_property MARK_DEBUG true [get_nets {dout_m[35]}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[16]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[144]}]
set_property MARK_DEBUG true [get_nets {dout_b[2]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[16]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_24_n_3]
set_property MARK_DEBUG true [get_nets ss_sig_in_i_3_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[70]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[182]}]
set_property MARK_DEBUG true [get_nets {din_b[56]}]
set_property MARK_DEBUG true [get_nets {dout_m[10]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[16]}]
set_property MARK_DEBUG true [get_nets {in_cnt[0]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[10]_i_1_n_4}]
set_property MARK_DEBUG true [get_nets {sig_cnt[4]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {din_m[48]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[140]}]
set_property MARK_DEBUG true [get_nets {addr_b[0]}]
set_property MARK_DEBUG true [get_nets {text[0]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[4]_i_1_n_3}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[51]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[192]}]
set_property MARK_DEBUG true [get_nets {din_b[43]}]
set_property MARK_DEBUG true [get_nets {dout_m[6]}]
set_property MARK_DEBUG true [get_nets {addr_m[2]}]
set_property MARK_DEBUG true [get_nets barm_rst_m]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_9_n_2]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[113]}]
set_property MARK_DEBUG true [get_nets {din_b[29]}]
set_property MARK_DEBUG true [get_nets {din_m[13]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[19]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[40]}]
set_property MARK_DEBUG true [get_nets {dout_m[26]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_1_n_0]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[24]_i_2_n_2}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[198]}]
set_property MARK_DEBUG true [get_nets {dout_b[13]}]
set_property MARK_DEBUG true [get_nets {wen_m[3]}]
set_property MARK_DEBUG true [get_nets {text[3]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_31_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[54]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[166]}]
set_property MARK_DEBUG true [get_nets {din_b[49]}]
set_property MARK_DEBUG true [get_nets {dout_m[9]}]
set_property MARK_DEBUG true [get_nets {addr_m[11]}]
set_property MARK_DEBUG true [get_nets {dout_m[53]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_6_n_2]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[108]}]
set_property MARK_DEBUG true [get_nets {din_b[30]}]
set_property MARK_DEBUG true [get_nets {dout_b[22]}]
set_property MARK_DEBUG true [get_nets {wen_b[7]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[42]}]
set_property MARK_DEBUG true [get_nets {dout_m[22]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[10]_i_1_n_7}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[31]_i_6_n_3}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[163]}]
set_property MARK_DEBUG true [get_nets {dout_b[3]}]
set_property MARK_DEBUG true [get_nets {data0[26]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_9_n_1]
set_property MARK_DEBUG true [get_nets Pcie_refclk]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[110]}]
set_property MARK_DEBUG true [get_nets {din_b[32]}]
set_property MARK_DEBUG true [get_nets {din_m[1]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[12]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[25]}]
set_property MARK_DEBUG true [get_nets {dout_m[13]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[8]_i_1_n_7}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[169]}]
set_property MARK_DEBUG true [get_nets {din_m[51]}]
set_property MARK_DEBUG true [get_nets {data0[12]}]
set_property MARK_DEBUG true [get_nets {text[2]}]
set_property MARK_DEBUG true [get_nets <const1>]
set_property MARK_DEBUG true [get_nets {sig_cnt[18]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[105]}]
set_property MARK_DEBUG true [get_nets {din_b[21]}]
set_property MARK_DEBUG true [get_nets {din_b[59]}]
set_property MARK_DEBUG true [get_nets {dout_m[4]}]
set_property MARK_DEBUG true [get_nets {addr_m[8]}]
set_property MARK_DEBUG true [get_nets {dout_m[48]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[10]_i_1_n_2}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[12]_i_2_n_2}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[139]}]
set_property MARK_DEBUG true [get_nets {din_m[60]}]
set_property MARK_DEBUG true [get_nets {dout_m[63]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_19_n_2]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[8]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[32]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[179]}]
set_property MARK_DEBUG true [get_nets {din_m[62]}]
set_property MARK_DEBUG true [get_nets {data0[22]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[11]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[91]}]
set_property MARK_DEBUG true [get_nets {din_b[28]}]
set_property MARK_DEBUG true [get_nets {din_m[8]}]
set_property MARK_DEBUG true [get_nets {p_1_in__0[3]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[8]}]
set_property MARK_DEBUG true [get_nets {dout_m[24]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[10]_i_1_n_3}]
set_property MARK_DEBUG true [get_nets {sig_cnt[31]_i_10_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[102]}]
set_property MARK_DEBUG true [get_nets {dout_b[35]}]
set_property MARK_DEBUG true [get_nets {addr_b[6]}]
set_property MARK_DEBUG true [get_nets {ss_cnt[0]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_24_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[44]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[187]}]
set_property MARK_DEBUG true [get_nets {din_b[40]}]
set_property MARK_DEBUG true [get_nets {dout_b[63]}]
set_property MARK_DEBUG true [get_nets {data0[21]}]
set_property MARK_DEBUG true [get_nets {dout_m[47]}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[12]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {din_m[44]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[133]}]
set_property MARK_DEBUG true [get_nets {din_b[12]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_19_n_1]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[35]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[170]}]
set_property MARK_DEBUG true [get_nets {din_m[38]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[30]}]
set_property MARK_DEBUG true [get_nets {data0[7]}]
set_property MARK_DEBUG true [get_nets {dout_m[36]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[31]_i_3_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[115]}]
set_property MARK_DEBUG true [get_nets {din_b[20]}]
set_property MARK_DEBUG true [get_nets {dout_b[36]}]
set_property MARK_DEBUG true [get_nets {addr_b[7]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[56]}]
set_property MARK_DEBUG true [get_nets {ss_cnt[1]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[4]_i_1_n_1}]
set_property MARK_DEBUG true [get_nets {din_b[1]}]
set_property MARK_DEBUG true [get_nets {din_m[35]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[18]}]
set_property MARK_DEBUG true [get_nets {dout_m[40]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[22]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[147]}]
set_property MARK_DEBUG true [get_nets {din_b[36]}]
set_property MARK_DEBUG true [get_nets {dout_b[26]}]
set_property MARK_DEBUG true [get_nets {data0[17]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[1]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[9]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets Sig_Out2_OBUF]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[131]}]
set_property MARK_DEBUG true [get_nets {din_b[6]}]
set_property MARK_DEBUG true [get_nets {din_m[25]}]
set_property MARK_DEBUG true [get_nets {dout_b[45]}]
set_property MARK_DEBUG true [get_nets {addr_b[10]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[47]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[10]_i_1_n_5}]
set_property MARK_DEBUG true [get_nets {din_b[2]}]
set_property MARK_DEBUG true [get_nets {din_m[10]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[27]}]
set_property MARK_DEBUG true [get_nets {data0[3]}]
set_property MARK_DEBUG true [get_nets {dout_m[19]}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[24]_i_2_n_1}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[117]}]
set_property MARK_DEBUG true [get_nets {din_b[19]}]
set_property MARK_DEBUG true [get_nets {din_m[58]}]
set_property MARK_DEBUG true [get_nets {data0[31]}]
set_property MARK_DEBUG true [get_nets {ss_cnt[2]}]
set_property MARK_DEBUG true [get_nets {in_cnt[14]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {sig_cnt[3]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[107]}]
set_property MARK_DEBUG true [get_nets {din_m[34]}]
set_property MARK_DEBUG true [get_nets {dout_b[61]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[5]}]
set_property MARK_DEBUG true [get_nets {dout_m[28]}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[24]_i_2_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[111]}]
set_property MARK_DEBUG true [get_nets {din_b[38]}]
set_property MARK_DEBUG true [get_nets {dout_b[21]}]
set_property MARK_DEBUG true [get_nets {data0[4]}]
set_property MARK_DEBUG true [get_nets {in_cnt[13]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[28]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[126]}]
set_property MARK_DEBUG true [get_nets {din_m[24]}]
set_property MARK_DEBUG true [get_nets {dout_b[44]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_4_n_0]
set_property MARK_DEBUG true [get_nets {text[9]_i_3_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[27]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[175]}]
set_property MARK_DEBUG true [get_nets {din_m[9]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[26]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[21]}]
set_property MARK_DEBUG true [get_nets {dout_m[30]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[19]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[114]}]
set_property MARK_DEBUG true [get_nets {din_b[5]}]
set_property MARK_DEBUG true [get_nets {dout_b[30]}]
set_property MARK_DEBUG true [get_nets {data0[11]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[2]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[29]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[134]}]
set_property MARK_DEBUG true [get_nets {din_m[0]}]
set_property MARK_DEBUG true [get_nets {dout_b[42]}]
set_property MARK_DEBUG true [get_nets {dout_m[31]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_5_n_0]
set_property MARK_DEBUG true [get_nets user_lnk_up]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[78]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[158]}]
set_property MARK_DEBUG true [get_nets {dout_b[15]}]
set_property MARK_DEBUG true [get_nets {wen_m[2]}]
set_property MARK_DEBUG true [get_nets {data0[19]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[5]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[26]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[123]}]
set_property MARK_DEBUG true [get_nets {din_b[22]}]
set_property MARK_DEBUG true [get_nets {din_b[48]}]
set_property MARK_DEBUG true [get_nets {dout_b[43]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[64]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_20_n_0]
set_property MARK_DEBUG true [get_nets {ss_cnt[0]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[174]}]
set_property MARK_DEBUG true [get_nets {din_m[37]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[24]}]
set_property MARK_DEBUG true [get_nets {addr_m[4]}]
set_property MARK_DEBUG true [get_nets {in_cnt[4]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_6_n_3]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_9_n_3]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[104]}]
set_property MARK_DEBUG true [get_nets {din_b[18]}]
set_property MARK_DEBUG true [get_nets {dout_b[7]}]
set_property MARK_DEBUG true [get_nets {addr_b[5]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[29]}]
set_property MARK_DEBUG true [get_nets {irq_ack[0]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_13_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[184]}]
set_property MARK_DEBUG true [get_nets {din_m[3]}]
set_property MARK_DEBUG true [get_nets {dout_b[60]}]
set_property MARK_DEBUG true [get_nets {dout_m[27]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_24_n_1]
set_property MARK_DEBUG true [get_nets usr_irq_req]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[38]}]
set_property MARK_DEBUG true [get_nets {din_m[53]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[195]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[14]}]
set_property MARK_DEBUG true [get_nets {text[7]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[10]_i_1_n_1}]
set_property MARK_DEBUG true [get_nets {sig_cnt[2]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[122]}]
set_property MARK_DEBUG true [get_nets {din_m[20]}]
set_property MARK_DEBUG true [get_nets {dout_m[1]}]
set_property MARK_DEBUG true [get_nets {addr_b[9]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[39]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[8]_i_1_n_3}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[176]}]
set_property MARK_DEBUG true [get_nets {din_m[36]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[23]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[3]}]
set_property MARK_DEBUG true [get_nets {dout_m[60]}]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[20]_i_2_n_3}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[146]}]
set_property MARK_DEBUG true [get_nets {din_b[34]}]
set_property MARK_DEBUG true [get_nets {dout_b[25]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[15]}]
set_property MARK_DEBUG true [get_nets {p_1_in__0[0]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_6_n_0]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[98]}]
set_property MARK_DEBUG true [get_nets {din_m[33]}]
set_property MARK_DEBUG true [get_nets {dout_b[53]}]
set_property MARK_DEBUG true [get_nets {dout_m[23]}]
set_property MARK_DEBUG true [get_nets {ss_cnt[2]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[55]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[156]}]
set_property MARK_DEBUG true [get_nets {dout_b[32]}]
set_property MARK_DEBUG true [get_nets {data0[20]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[29]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[31]_i_8_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[112]}]
set_property MARK_DEBUG true [get_nets {din_m[12]}]
set_property MARK_DEBUG true [get_nets {dout_m[5]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_11_n_0]
set_property MARK_DEBUG true [get_nets {ss_cnt[1]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[59]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[155]}]
set_property MARK_DEBUG true [get_nets {din_m[32]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[9]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[9]}]
set_property MARK_DEBUG true [get_nets {dout_m[14]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_6_n_1]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[118]}]
set_property MARK_DEBUG true [get_nets {din_b[7]}]
set_property MARK_DEBUG true [get_nets {dout_b[24]}]
set_property MARK_DEBUG true [get_nets {wen_m[1]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[84]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[28]}]
set_property MARK_DEBUG true [get_nets {irq_state[0]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {text[8]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[208]}]
set_property MARK_DEBUG true [get_nets {din_m[31]}]
set_property MARK_DEBUG true [get_nets {dout_b[52]}]
set_property MARK_DEBUG true [get_nets {dout_m[12]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_i_17_n_0]
set_property MARK_DEBUG true [get_nets {sig_cnt_reg[28]_i_2_n_2}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[77]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[171]}]
set_property MARK_DEBUG true [get_nets {dout_b[1]}]
set_property MARK_DEBUG true [get_nets {wen_b[4]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[12]}]
set_property MARK_DEBUG true [get_nets {sig_cnt[25]}]
set_property MARK_DEBUG true [get_nets <const0>]
set_property MARK_DEBUG true [get_nets {sig_cnt[15]_i_1_n_0}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[124]}]
set_property MARK_DEBUG true [get_nets {din_b[8]}]
set_property MARK_DEBUG true [get_nets {din_m[11]}]
set_property MARK_DEBUG true [get_nets {dout_m[0]}]
set_property MARK_DEBUG true [get_nets {addr_b[3]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[85]}]
set_property MARK_DEBUG true [get_nets pc_clear_int_flag_reg_i_24_n_2]
set_property MARK_DEBUG true [get_nets {din_b[0]}]
set_property MARK_DEBUG true [get_nets {din_m[27]}]
set_property MARK_DEBUG true [get_nets {irq_ack[1]}]
set_property MARK_DEBUG true [get_nets {dout_m[39]}]
set_property MARK_DEBUG true [get_nets {in_cnt_reg[14]_i_2_n_6}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[80]}]
set_property MARK_DEBUG true [get_nets {dbg_pcie0[196]}]
set_property MARK_DEBUG true [get_nets {dout_b[16]}]
set_property MARK_DEBUG true [get_nets {text[8]}]
create_debug_core u_ila_0 ila
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0]
set_property C_DATA_DEPTH 2048 [get_debug_cores u_ila_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0]
set_property port_width 1 [get_debug_ports u_ila_0/clk]
connect_debug_port u_ila_0/clk [get_nets [list xdma_bram_wrapper_i/xdma_bram_i/xdma_0/inst/xdma_bram_xdma_0_0_pcie2_to_pcie3_wrapper_i/pcie2_ip_i/inst/inst/gt_top_i/pipe_wrapper_i/pipe_clock_int.pipe_clock_i/userclk1_i1.usrclk1_i1_0]]
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe0]
set_property port_width 64 [get_debug_ports u_ila_0/probe0]
connect_debug_port u_ila_0/probe0 [get_nets [list {din_m[0]} {din_m[1]} {din_m[2]} {din_m[3]} {din_m[4]} {din_m[5]} {din_m[6]} {din_m[7]} {din_m[8]} {din_m[9]} {din_m[10]} {din_m[11]} {din_m[12]} {din_m[13]} {din_m[14]} {din_m[15]} {din_m[16]} {din_m[17]} {din_m[18]} {din_m[19]} {din_m[20]} {din_m[21]} {din_m[22]} {din_m[23]} {din_m[24]} {din_m[25]} {din_m[26]} {din_m[27]} {din_m[28]} {din_m[29]} {din_m[30]} {din_m[31]} {din_m[32]} {din_m[33]} {din_m[34]} {din_m[35]} {din_m[36]} {din_m[37]} {din_m[38]} {din_m[39]} {din_m[40]} {din_m[41]} {din_m[42]} {din_m[43]} {din_m[44]} {din_m[45]} {din_m[46]} {din_m[47]} {din_m[48]} {din_m[49]} {din_m[50]} {din_m[51]} {din_m[52]} {din_m[53]} {din_m[54]} {din_m[55]} {din_m[56]} {din_m[57]} {din_m[58]} {din_m[59]} {din_m[60]} {din_m[61]} {din_m[62]} {din_m[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe1]
set_property port_width 3 [get_debug_ports u_ila_0/probe1]
connect_debug_port u_ila_0/probe1 [get_nets [list {irq_ack[0]} {irq_ack[1]} {irq_ack[2]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe2]
set_property port_width 8 [get_debug_ports u_ila_0/probe2]
connect_debug_port u_ila_0/probe2 [get_nets [list {wen_m[0]} {wen_m[1]} {wen_m[2]} {wen_m[3]} {wen_m[4]} {wen_m[5]} {wen_m[6]} {wen_m[7]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe3]
set_property port_width 15 [get_debug_ports u_ila_0/probe3]
connect_debug_port u_ila_0/probe3 [get_nets [list {in_cnt[0]} {in_cnt[1]} {in_cnt[2]} {in_cnt[3]} {in_cnt[4]} {in_cnt[5]} {in_cnt[6]} {in_cnt[7]} {in_cnt[8]} {in_cnt[9]} {in_cnt[10]} {in_cnt[11]} {in_cnt[12]} {in_cnt[13]} {in_cnt[14]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe4]
set_property port_width 8 [get_debug_ports u_ila_0/probe4]
connect_debug_port u_ila_0/probe4 [get_nets [list {wen_b[0]} {wen_b[1]} {wen_b[2]} {wen_b[3]} {wen_b[4]} {wen_b[5]} {wen_b[6]} {wen_b[7]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe5]
set_property port_width 13 [get_debug_ports u_ila_0/probe5]
connect_debug_port u_ila_0/probe5 [get_nets [list {addr_b[0]} {addr_b[1]} {addr_b[2]} {addr_b[3]} {addr_b[4]} {addr_b[5]} {addr_b[6]} {addr_b[7]} {addr_b[8]} {addr_b[9]} {addr_b[10]} {addr_b[11]} {addr_b[12]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe6]
set_property port_width 2 [get_debug_ports u_ila_0/probe6]
connect_debug_port u_ila_0/probe6 [get_nets [list {irq_state[0]} {irq_state[1]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe7]
set_property port_width 10 [get_debug_ports u_ila_0/probe7]
connect_debug_port u_ila_0/probe7 [get_nets [list {text[0]} {text[1]} {text[2]} {text[3]} {text[4]} {text[5]} {text[6]} {text[7]} {text[8]} {text[9]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe8]
set_property port_width 64 [get_debug_ports u_ila_0/probe8]
connect_debug_port u_ila_0/probe8 [get_nets [list {din_b[0]} {din_b[1]} {din_b[2]} {din_b[3]} {din_b[4]} {din_b[5]} {din_b[6]} {din_b[7]} {din_b[8]} {din_b[9]} {din_b[10]} {din_b[11]} {din_b[12]} {din_b[13]} {din_b[14]} {din_b[15]} {din_b[16]} {din_b[17]} {din_b[18]} {din_b[19]} {din_b[20]} {din_b[21]} {din_b[22]} {din_b[23]} {din_b[24]} {din_b[25]} {din_b[26]} {din_b[27]} {din_b[28]} {din_b[29]} {din_b[30]} {din_b[31]} {din_b[32]} {din_b[33]} {din_b[34]} {din_b[35]} {din_b[36]} {din_b[37]} {din_b[38]} {din_b[39]} {din_b[40]} {din_b[41]} {din_b[42]} {din_b[43]} {din_b[44]} {din_b[45]} {din_b[46]} {din_b[47]} {din_b[48]} {din_b[49]} {din_b[50]} {din_b[51]} {din_b[52]} {din_b[53]} {din_b[54]} {din_b[55]} {din_b[56]} {din_b[57]} {din_b[58]} {din_b[59]} {din_b[60]} {din_b[61]} {din_b[62]} {din_b[63]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe9]
set_property port_width 13 [get_debug_ports u_ila_0/probe9]
connect_debug_port u_ila_0/probe9 [get_nets [list {addr_m[0]} {addr_m[1]} {addr_m[2]} {addr_m[3]} {addr_m[4]} {addr_m[5]} {addr_m[6]} {addr_m[7]} {addr_m[8]} {addr_m[9]} {addr_m[10]} {addr_m[11]} {addr_m[12]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe10]
set_property port_width 3 [get_debug_ports u_ila_0/probe10]
connect_debug_port u_ila_0/probe10 [get_nets [list {s_sig_in1[0]} {s_sig_in1[1]} {s_sig_in1[2]}]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe11]
set_property port_width 1 [get_debug_ports u_ila_0/probe11]
connect_debug_port u_ila_0/probe11 [get_nets [list en_b]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe12]
set_property port_width 1 [get_debug_ports u_ila_0/probe12]
connect_debug_port u_ila_0/probe12 [get_nets [list en_m]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe13]
set_property port_width 1 [get_debug_ports u_ila_0/probe13]
connect_debug_port u_ila_0/probe13 [get_nets [list user_lnk_up]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe14]
set_property port_width 1 [get_debug_ports u_ila_0/probe14]
connect_debug_port u_ila_0/probe14 [get_nets [list usr_irq_ack]]
create_debug_port u_ila_0 probe
set_property PROBE_TYPE DATA_AND_TRIGGER [get_debug_ports u_ila_0/probe15]
set_property port_width 1 [get_debug_ports u_ila_0/probe15]
connect_debug_port u_ila_0/probe15 [get_nets [list usr_irq_req]]
set_property C_CLK_INPUT_FREQ_HZ 300000000 [get_debug_cores dbg_hub]
set_property C_ENABLE_CLK_DIVIDER false [get_debug_cores dbg_hub]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
connect_debug_port dbg_hub/clk [get_nets barm_clk_b]
