下面是 [AMD](https://zh.wikipedia.org/wiki/AMD "wikilink") [CPU](https://zh.wikipedia.org/wiki/CPU "wikilink") 的[微架構](../Page/微架構.md "wikilink")/[微體系結構](https://zh.wikipedia.org/wiki/微體系結構 "wikilink")()列表。

## [X86](../Page/X86.md "wikilink") [指令集架構下的微架構](https://zh.wikipedia.org/wiki/指令集架構下的微架構 "wikilink")

### K5 微架構

[AMD_K5_PR166_Front.jpg](https://zh.wikipedia.org/wiki/File:AMD_K5_PR166_Front.jpg "fig:AMD_K5_PR166_Front.jpg")

  - [K5](https://zh.wikipedia.org/wiki/K5 "wikilink") - AMD 的首個原創微架構。 K5基於[Am29000的微架構](https://zh.wikipedia.org/wiki/Am29000 "wikilink")，並且添加一個x86的解碼器。 即使這個設計的原理和[Pentium Pro相同](https://zh.wikipedia.org/wiki/Pentium_Pro "wikilink")，而實際性能更像是[Pentium](https://zh.wikipedia.org/wiki/Pentium "wikilink")。

### K6 微架構

[AMD_K6-166ALR.jpg](https://zh.wikipedia.org/wiki/File:AMD_K6-166ALR.jpg "fig:AMD_K6-166ALR.jpg")

  - [K6](https://zh.wikipedia.org/wiki/K6 "wikilink") - K6並非基於K5, 而是基於當時已經被AMD所收購的 [NexGen](../Page/NexGen.md "wikilink") 所設計的Nx686處理器，K6的針腳兼容 [Intel](https://zh.wikipedia.org/wiki/Intel "wikilink") [Pentium](https://zh.wikipedia.org/wiki/Pentium "wikilink")。
      - [k6-2](https://zh.wikipedia.org/wiki/k6-2 "wikilink") 微架構 - 增加 [3DNow\!](../Page/3DNow!.md "wikilink") [SIMD](https://zh.wikipedia.org/wiki/SIMD "wikilink") [指令集](https://zh.wikipedia.org/wiki/指令集 "wikilink")。
      - [K6-III](https://zh.wikipedia.org/wiki/K6-III "wikilink") 微架構 - 有3級緩存，64KB L1 一級[緩存](https://zh.wikipedia.org/wiki/緩存 "wikilink")，256KB L2 二級全速緩存，最高可達2MB的主板裝載(motherboard mounted) 3L 三級緩存。

### K7 微架構

  - [K7](https://zh.wikipedia.org/wiki/K7 "wikilink") - 是 AMD [Athlon](https://zh.wikipedia.org/wiki/Athlon "wikilink") 和 [Athlon XP](https://zh.wikipedia.org/wiki/Athlon_XP "wikilink") 的微架構。

### K8 微架構

  - [K8](https://zh.wikipedia.org/wiki/K8 "wikilink") AMD的內部代號為[Hammer或者](https://zh.wikipedia.org/wiki/Hammer "wikilink")[SledgeHammer](https://zh.wikipedia.org/wiki/SledgeHammer "wikilink")。K8的CPU基於K7,而[計算機字增加到](https://zh.wikipedia.org/wiki/計算機字 "wikilink")[64位](https://zh.wikipedia.org/wiki/64位 "wikilink")，添加一個[整合記憶體控制器](https://zh.wikipedia.org/wiki/整合記憶體控制器 "wikilink")(integrated memory controller)，採用[超線程通訊結構](https://zh.wikipedia.org/wiki/超線程 "wikilink")(HyperTransport communication fabric)，二級緩存L2增加到1MB（1128 KB），增加 [SSE](../Page/SSE.md "wikilink") 指令集。後期的K8增加[SSE3](../Page/SSE3.md "wikilink")。K8是首個兼容64位Windows的微處理器，在2003年4月22日上市。[超線程通訊結構](https://zh.wikipedia.org/wiki/超線程 "wikilink")(HyperTransport communication fabric)取代傳統的[前端總線](https://zh.wikipedia.org/wiki/前端總線 "wikilink")(Font-side bus),讓CPU直接和[主存](https://zh.wikipedia.org/wiki/主存 "wikilink")(main memory)鏈接，
      - Dual core K8 - [雙核心](https://zh.wikipedia.org/wiki/雙核心 "wikilink") 的 [Athlon 64 X2](https://zh.wikipedia.org/wiki/Athlon_64_X2 "wikilink") 在[K9被宣布取消后](https://zh.wikipedia.org/wiki/K9 "wikilink")，被錯誤地稱為K9。

### K9

被取消。

### K10 微架構

  - [K10](https://zh.wikipedia.org/wiki/K10 "wikilink") 微架構 - 代號為 Barcelona , 是AMD系列的第十代微架構，內置四個核心，共享 Level 3 Cache 第三級緩存，128位浮點單元，[AMD-V](https://zh.wikipedia.org/wiki/AMD-V "wikilink") [Nested Paging](https://zh.wikipedia.org/wiki/Nested_Paging "wikilink") [virtualization](https://zh.wikipedia.org/wiki/virtualization "wikilink") 和 [HyperTransport](../Page/HyperTransport.md "wikilink") 3.0 。

### Griffin 處理器核心

  - [Griffin](https://zh.wikipedia.org/wiki/Griffin "wikilink") 處理器核心 - Griffin 的設計只是用於移動平台(AMD mobile platform)，應用於[Turion 64處理器](../Page/Turion_64.md "wikilink")。Griffin 在2008年發布於 *Puma* 平台([Puma platform](http://en.wikipedia.org/wiki/AMD_mobile_platform#Puma_platform) **)。Griffin 基於65nm[製程的](https://zh.wikipedia.org/wiki/製程 "wikilink")[K8版本G](https://zh.wikipedia.org/wiki/K8 "wikilink")(K8 revision G)，特別對移動市場的需求使用能源最優化技術(power optimization technologies)。事實上，Griffin 的能源最優化技術超越其他AMD系列第十代微架構。

### Bulldozer 微架構

  - [Bulldozer](../Page/AMD_Bulldozer.md "wikilink") - 是继 [K10](https://zh.wikipedia.org/wiki/K10 "wikilink") 之后，使用 [AMD M-SPACE](https://zh.wikipedia.org/wiki/AMD_M-SPACE "wikilink") 模块化设计方法(modular design methodology)的下一代微架構。Bulldozer是为功耗在10W至100W类别的处理器而设计，应用[XOP](http://en.wikipedia.org/wiki/XOP_instruction_set)<span style="font-size:smaller;">(**)</span>, [FMA4](http://en.wikipedia.org/wiki/FMA4_instruction_set)<span style="font-size:smaller;">(**)</span> 和 [CVT16](http://en.wikipedia.org/wiki/FMA4_instruction_set)<span style="font-size:smaller;">(**)</span> [指令集](https://zh.wikipedia.org/wiki/指令集 "wikilink")，并且能结合[GPU核心](https://zh.wikipedia.org/wiki/GPU "wikilink")([AMD Fusion](https://zh.wikipedia.org/wiki/AMD_Fusion "wikilink"))。

### Bobcat 處理器核心

  - Bobcat 处理器核心 - Bobcat 是 [AMD Bulldozer](../Page/AMD_Bulldozer.md "wikilink") 能源功耗在 1[W](../Page/W.md "wikilink") 至 10[W](../Page/W.md "wikilink") 的版本，這個微處理器核心是一個非常精簡的 [x86](https://zh.wikipedia.org/wiki/x86 "wikilink") 核心。和 Bulldozer 相同，Bobcat 屬於“AMD 融合項目”(the [AMD Fusion](https://zh.wikipedia.org/wiki/AMD_Fusion "wikilink") project)，能夠和 [GPU](https://zh.wikipedia.org/wiki/GPU "wikilink") 組合使用。

### Zen 微架構

  - [Zen](../Page/AMD_Zen.md "wikilink")

## [ARM 指令集架構下的微架構](https://zh.wikipedia.org/wiki/ARM_指令集架構下的微架構 "wikilink")

## K12

  - [K12](../Page/AMD_K12.md "wikilink")

## 參考文獻

## 外部連結

  - [AMD的主頁](http://www.amd.com/cn/Pages/AMDHomePage.aspx)

## 參見

  - [微架構](../Page/微架構.md "wikilink")
  - [指令集架構](../Page/指令集架構.md "wikilink")

{{-}}

[Category:AMD處理器](https://zh.wikipedia.org/wiki/Category:AMD處理器 "wikilink") [Category:微處理器](https://zh.wikipedia.org/wiki/Category:微處理器 "wikilink") [Category:電腦架構](https://zh.wikipedia.org/wiki/Category:電腦架構 "wikilink")