# Exerc√≠cios Pr√°ticos de L√≥gica Digital com Verilog e Verilator

Este reposit√≥rio cont√©m implementa√ß√µes em **Verilog** e simula√ß√µes realizadas com o **Verilator**. O objetivo deste projeto √© fornecer exemplos acess√≠veis e pr√°ticos para estudo e aplica√ß√£o de conceitos fundamentais de l√≥gica digital. Optamos por **Verilog e Verilator** em vez de ferramentas como Logisim para garantir maior acessibilidade a pessoas cegas que utilizam leitores de tela como o **NVDA**, o **Orca**, **VoiceOver** e outros.

## Objetivos

- Demonstrar conceitos de l√≥gica digital por meio de implementa√ß√µes pr√°ticas.
- Proporcionar exerc√≠cios acess√≠veis para pessoas que utilizam leitores de tela.

## Pr√©-requisitos

Antes de come√ßar, certifique-se de ter os seguintes componentes configurados em sua m√°quina:

- **Git**: Para clonar o reposit√≥rio.
- **GCC (G++)**: Para compilar o c√≥digo em C++. O Verilator √© escrito em C++ e requer um compilador C++ para ser constru√≠do.
- **Verilator**: Para compilar e simular os arquivos Verilog. O Verilator √© uma ferramenta de simula√ß√£o de c√≥digo aberto e √© altamente recomendado para este projeto.
- **Editor**: Para visualizar e editar os arquivos de c√≥digo. Pode ser o **VSCode**, **Vim**, **Nano**, **Emacs** ou qualquer outro editor de sua prefer√™ncia.
- **WSL (Windows Subsystem for Linux)**: Caso esteja utilizando o Windows, √© recomend√°vel instalar o WSL para obter um ambiente Linux. Voc√™ pode instalar o Ubuntu no WSL e seguir as instru√ß√µes a seguir como se estivesse em um ambiente Linux nativo.
- **Make**: Para utilizar o `Makefile` incluso no projeto. O `Makefile` facilita a compila√ß√£o e execu√ß√£o dos arquivos. Ele √© opcional, mas recomendado, pois automatiza o processo de compila√ß√£o e execu√ß√£o.

---

## Configura√ß√£o no Ubuntu 24.04 LTS

1. **Atualizar o sistema:**

   ```bash
   sudo apt update && sudo apt upgrade -y
Isso atualizar√° a lista de pacotes e instalar√° as atualiza√ß√µes dispon√≠veis.

2. **Instalar os pacotes necess√°rios:**

   ```bash
   sudo apt install -y build-essential verilator git
Isso instalar√° o compilador GCC, o Verilator e o Git.

3. **Clonar o reposit√≥rio:**

   ```bash
   git clone <URL_DO_REPOSITORIO>
Substitua `<URL_DO_REPOSITORIO>` pela URL do reposit√≥rio que voc√™ encontrar√° no GitHub indo at√© o bot√£o "Code" e copiando a URL de HTTPS ou SSH.

4. **Acessar o diret√≥rio do projeto:**

   ```bash
   cd logica_digital_2_atividades_praticas_acessiveis_leitor_de_telas
Isso te levar√° para o diret√≥rio (pasta) do projeto.

### Observa√ß√£o

Com o WSL instalado e configurado, voc√™ pode seguir as instru√ß√µes acima como se estivesse em um ambiente Linux nativo.

## Estrutura do Reposit√≥rio

O reposit√≥rio est√° organizado nas seguintes pastas que representam diferentes atividades pr√°ticas de l√≥gica digital:

- **`01_contador_0_a_15:`**
   - Implementa um contador ass√≠ncrono de 0 a 15.
- **`02_contador_0_a_13:`**
   - Implementa um contador ass√≠ncrono de 0 a 13.
- **`03_contador_sync:`**
   - Implementa um contador s√≠ncrono com base em um diagrama de estados.
- **`04_acender_led:`**
   - Acende um LED com base em um bot√£o pressionado.
- **`05_led_com_dois_push_bottom:`**
   - Acende um LED com base em dois bot√µes pressionados.
- **`06_led_liga_com_um_dos_push_bottom_pressionado:`**
   - Acende um LED com base em um dos bot√µes pressionados.
- **`07_led_quatro_pulsos:`**
   - Acende um LED com base em quatro pulsos. 
- **`08_barreira_luminosa:`**
   - Implementa uma barreira luminosa com LED. A partir de uma determinada dist√¢ncia (em cent√≠metros), o LED acende.
- **`09_barreira_min_max_10_20_cm:`**
   - Implementa uma barreira luminosa com LED. O LED acende quando a dist√¢ncia est√° entre 10 e 20 cm.
- **`10_led_pisca_4_segundos:`**
   - Faz um LED piscar a cada 4 segundos. 
- **`11_led_pisca_3_segundos_valor_de_contagem_diferente:`**
   - Faz um LED piscar a cada 3 segundos com um valor de contagem diferente.
- **`12_led_pisca_3_segundos_valor_divisor_de_frequencia_de_relogio_diferente:`**
   - Faz um LED piscar a cada 3 segundos com um divisor de frequ√™ncia de rel√≥gio diferente.
- **`13_led_pisca_5_segundos_valor_contagem_diferente:`**
   - Faz um LED piscar a cada 5 segundos com um valor de contagem diferente.
- **`14_led_pisca_5_segundos_valor_divisor_de_frequencia_de_relogio_diferente:`**
   - Faz um LED piscar a cada 5 segundos com um divisor de frequ√™ncia de rel√≥gio diferente.

## Compila√ß√£o e Execu√ß√£o

Cada subpasta √© um projeto independente e possui uma estrutura geral organizada da seguintjson forma:

1. **Makefile**
    1. Arquivo de compila√ß√£o e execu√ß√£o do projeto. Ele automatiza o processo de compila√ß√£o e execu√ß√£o dos arquivos. Por exemplo: Ao inv√©s de digitar `verilator -Wall -cc <arquivo>.v --exe <arquivo>.cpp` e `make -j -C obj_dir -f V<arquivo>.mk V<arquivo>`, voc√™ pode simplesmente digitar `make` no terminal e o Makefile far√° todo o trabalho de compila√ß√£o e execu√ß√£o para voc√™.
2. **sim/**
      1. Pasta que cont√©m os arquivos de simula√ß√£o gerados pelo Verilator como:
         - `sim_main.cpp`: Arquivo principal da simula√ß√£o.
         - `testbench.v`: Testbench (bancada de testes) do Verilog para a simula√ß√£o que testa o m√≥dulo principal. Ele vai testar o m√≥dulo principal do projeto, que m√≥dulo √© esse? √â o m√≥dulo que voc√™ deseja simular como um contador, um LED, um sensor, etc.
3. **src/**
      1. Pasta que cont√©m os arquivos de c√≥digo-fonte do projeto.
         - `circuito.v`: Arquivo Verilog que cont√©m a descri√ß√£o do circuito.

Para compilar e executar o projeto, siga as instru√ß√µes abaixo:

1. **Acesse a subpasta do projeto:**

   ```bash
   cd 01_contador_0_a_15
   ```
2. **Compile e execute o projeto:**

   ```bash
   make
   ```
3. Ap√≥s a execu√ß√£o do comando `make`, o Verilator compilar√° os arquivos e executar√° a simula√ß√£o. Voc√™ ver√° a sa√≠da da simula√ß√£o no terminal.
4. Execute o comando `make` fora das pastas `src` e `sim`.
5. Para limpar os arquivos gerados pela compila√ß√£o, execute:

   ```bash
   make clean
   ```

Limpar os arquivos gerados pela compila√ß√£o significa excluir os arquivos gerados pela compila√ß√£o, como os arquivos de simula√ß√£o, os arquivos de objeto e os execut√°veis. Isso √© √∫til quando voc√™ deseja limpar o diret√≥rio e excluir os arquivos gerados.

A seguir ser√° explicado projeto por projeto, com suas descri√ß√µes, tabelas verdade, mapas de Karnaugh e equa√ß√µes l√≥gicas. Al√©m disso, os circuitos ser√£o descritos e explicados.

---

## 01_contador_0_a_15

Elabore um Contador ass√≠ncrono de 0 at√© 15, pode usar FFs JK ou D. Mostre o funcionamento com display. Qual √© a frequ√™ncia do sinal de sa√≠da de √∫ltimo FF. Mostre a frequ√™ncia com LED.

**Tabela verdade do contador de 4 Bits**

| Decimal | Q3 | Q2 | Q1 | Q0 |
|---------|----|----|----|----|
| 0       | 0  | 0  | 0  | 0  |
| 1       | 0  | 0  | 0  | 1  |
| 2       | 0  | 0  | 1  | 0  |
| 3       | 0  | 0  | 1  | 1  |
| 4       | 0  | 1  | 0  | 0  |
| 5       | 0  | 1  | 0  | 1  |
| 6       | 0  | 1  | 1  | 0  |
| 7       | 0  | 1  | 1  | 1  |
| 8       | 1  | 0  | 0  | 0  |
| 9       | 1  | 0  | 0  | 1  |
| 10      | 1  | 0  | 1  | 0  |
| 11      | 1  | 0  | 1  | 1  |
| 12      | 1  | 1  | 0  | 0  |
| 13      | 1  | 1  | 0  | 1  |
| 14      | 1  | 1  | 1  | 0  |
| 15      | 1  | 1  | 1  | 1  |

**Mapa de Karnaugh para a sa√≠da ùëÑ0**

|     | 0 | 1 |
|-----|---|---|
| 0 0 | 0 | 1 |
| 1 0 | 0 | 0 |
| 1 1 | 1 | 1 |

**Mapa de Karnaugh para a sa√≠da ùëÑ1**

|     | 0 | 1 |
|-----|---|---|
| 0 0 | 0 | 0 |
| 1 0 | 1 | 1 |
| 1 1 | 0 | 1 |

**Mapa de Karnaugh para a sa√≠da ùëÑ2**

|     | 0 | 1 |
|-----|---|---|
| 0 0 | 0 | 0 |
| 1 0 | 1 | 1 |
| 1 1 | 0 | 1 |

**Mapa de Karnaugh para a sa√≠da ùëÑ3**

|     | 0 | 1 |
|-----|---|---|
| 0 0 | 0 | 0 |
| 1 0 | 1 | 1 |
| 1 1 | 0 | 1 |

### Equa√ß√£o l√≥gica para \( Q_0 \):

O mapa de Karnaugh indica que \( Q_0 \) alterna entre 0 e 1 independentemente das outras vari√°veis.

**Equa√ß√£o simplificada:**

$$
Q_0 = \overline{Q_0}
$$

---

### Equa√ß√£o l√≥gica para \( Q_1 \):

\( Q_1 \) alterna a cada dois estados (ou seja, muda quando \( Q_0 = 1 \)).

**Equa√ß√£o simplificada:**

$$
Q_1 = Q_1 \oplus Q_0
$$

---

### Equa√ß√£o l√≥gica para \( Q_2 \):

\( Q_2 \) alterna a cada quatro estados, dependendo dos estados de \( Q_1 \) e \( Q_0 \).

**Equa√ß√£o simplificada:**

$$
Q_2 = Q_2 \oplus (Q_1 \land Q_0)
$$

---

### Equa√ß√£o l√≥gica para \( Q_3 \):

\( Q_3 \) alterna a cada oito estados, dependendo dos estados de \( Q_2 \), \( Q_1 \), e \( Q_0 \).

**Equa√ß√£o simplificada:**

$$
Q_3 = Q_3 \oplus (Q_2 \land Q_1 \land Q_0)
$$

---

### Apresenta√ß√£o e Explica√ß√£o do c√≥digo Verilog do contador de 4 bits

A estrutura do nosso projeto 01_contador_0_a_15 √© composta por:

```bash
ls
Makefile  sim  src
ls sim/
sim_main.cpp  testbench.v
ls src/
contador.v
```

Onde:

- **`Makefile`**: √â o arquivo de compila√ß√£o e execu√ß√£o do projeto.
- **`sim/`**: √â a pasta que cont√©m os arquivos de simula√ß√£o do Verilator.
   - **`sim_main.cpp`**: √â o arquivo principal da simula√ß√£o.
   - **`testbench.v`**: √â o arquivo de testbench do Verilog para a simula√ß√£o que vai testar o contador de 4 bits.
- **`src/`**: √â a pasta que cont√©m os arquivos de c√≥digo-fonte do projeto.
   - **`contador.v`**: √â o arquivo Verilog que cont√©m a descri√ß√£o do circuito.

Vamos come√ßar pelo circuito do contador. O arquivo `contador.v` cont√©m a descri√ß√£o do circuito:

```verilog
module contador(
    input wire clk,    // Clock de entrada
    input wire rst_n,  // Reset ass√≠ncrono ativo em n√≠vel baixo
    output reg [3:0] q // Sa√≠da de 4 bits
);

always @(negedge rst_n or posedge clk) begin
    if (!rst_n)
        q <= 4'b0000; // Reset: zera a contagem
    else
        q <= q + 1;   // Incrementa a contagem
end

endmodule
```

O que o c√≥digo faz?

Este c√≥digo define um m√≥dulo Verilog chamado `contador`, que implementa um contador de 4 bits com reset ass√≠ncrono ativo em n√≠vel baixo. 

- **Entradas**:
  - `clk`: Sinal de clock que sincroniza a contagem.
  - `rst_n`: Sinal de reset ass√≠ncrono ativo em n√≠vel baixo. O sufixo `_n` indica que o reset √© ativo baixo.
- **Sa√≠da**:
  - `q`: Registrador de 4 bits que armazena o valor atual da contagem.

```verilog
always @(negedge rst_n or posedge clk) begin
    if (!rst_n)
        q <= 4'b0000; // Reset: zera a contagem
    else
        q <= q + 1;   // Incrementa a contagem
end
```
- **Bloco `always` Sens√≠vel**:
  - **`negedge rst_n`**: O bloco √© ativado no flanco de descida do `rst_n`, permitindo um reset ass√≠ncrono.
  - **`posedge clk`**: O bloco tamb√©m √© ativado no flanco de subida do `clk`, onde a incrementa√ß√£o ocorre.

- **L√≥gica Interna**:
  - **Reset**:
    - Se `rst_n` est√° em n√≠vel baixo (`0`), a condi√ß√£o `if (!rst_n)` √© verdadeira.
    - `q` √© definido como `4'b0000`, zerando o contador imediatamente, independentemente do clock.
  - **Contagem**:
    - Se `rst_n` est√° em n√≠vel alto (`1`), a contagem ocorre no flanco de subida do `clk`.
    - `q <= q + 1;` incrementa o valor do contador em 1.
- **Operador de Atribui√ß√£o N√£o Bloqueante (`<=`)**:
  - Utilizado para descrever comportamento seq√ºencial em registradores, garantindo que todas as atribui√ß√µes ocorram simultaneamente no final do ciclo de clock.

```verilog
endmodule
```

- **Fim do M√≥dulo**: Indica o t√©rmino da defini√ß√£o do m√≥dulo `contador`.

Em outras palavras o contador incrementa seu valor em 1 a cada ciclo de clock, desde que o reset n√£o esteja ativo. O reset ass√≠ncrono permite que o contador seja zerado imediatamente quando `rst_n` √© puxado para baixo, sem esperar pelo pr√≥ximo flanco de clock.

Como `q` √© um registrador de 4 bits, ele conta de `0` a `15`.

