# FPGA 平台适配

## 目标与当前状态

rhbyv 必须同时面向 Zynq-7020 和紫光同创盘古 676-200K Pro，而不是在可移植 Core
中固化 Xilinx 接口。目前完成的是共享 RTL 和 Verilator 验证；两块板均未完成
BRAM、时钟、外设、约束集成或上板验证，不能把规划目标表述为已支持的板级工程。

| 平台 | 工程目标 | 当前边界 |
|---|---|---|
| Zynq-7020 | Vivado，只使用 PL，不依赖 ARM 核通信 | 保留 `scripts/vivado/`；现有 Tcl 默认 `xc7z020clg400-1` |
| 盘古 676-200K Pro | 独立厂商工程与约束，沿用同一 Core 和软件契约 | 精确器件型号、工具版本、引脚、存储器与时钟参数待板卡资料确认 |

## 共享层与平台层

- `vsrc/pkg/`、`vsrc/core/`：ISA、六级流水、CSR/Trap、MDU；不实例化厂商 DSP/BRAM。
- `vsrc/sim_cpu/`：仿真存储器与仿真顶层，不替换 Core 的运算时序。
- `vsrc/cpu/`：可综合平台连接、时钟/复位和存储器协议适配。
- `ip/`、`constr/`、`scripts/`：未来按平台分别保存 IP 配置、引脚/时序约束和重建脚本。

建议后续将平台 adapter 分置于 `vsrc/cpu/platform/zynq7020/` 和
`vsrc/cpu/platform/pango676/`，IP/约束使用对应平台子目录。这些目录是规划，不代表
当前已经存在实现；Zynq 的既有 Vivado 工作流不删除。

## 必须保持一致的契约

Core 使用独立 IMem/DMem ready-valid 接口；平台 adapter 负责将真实 BRAM 的同步
读延迟、响应保持和请求可接收条件转换为该协议。等待期间保持请求/响应载荷，
已握手的事务不能重复，清除错误路径也不能丢失必须排空的响应。

两种平台都提供 CPU 时钟和同步复位，`mcycle` 按 CPU 时钟计数。CoreMark 输出、
退出协议和内存布局由 BSP 适配，UART 与其他 MMIO 的地址/访问宽度必须有明确约定。
未来访存错误与中断接口须在共享契约中扩展，而不是只在某一平台偷偷增加语义。

## MDU 与 DSP

MDU 的统一握手和 ISA 符号处理与平台无关。`MUL_IMPL=0/1/2` 分别选择使用单个 `*`
的 DSP 推断乘法、Radix-4 Booth-Wallace、普通移位乘法；`DIV_IMPL=0/1` 选择
移位恢复除法、Radix-4 SRT。默认 0/0，编译时只实例化一种乘法和一种除法。
Verilator 使用 `CORE_MUL_IMPL/CORE_DIV_IMPL` 宏；未来厂商工程须设置相同宏，
当前 Vivado 框架沿用缺省值。算法与延迟解读由协作仓库
[`hgb-aisystem_riscv`](https://github.com/astshby/hgb-aisystem_riscv/blob/main/docs/understand/M_EXTENSION.md)
维护。

乘法运算符可由各自综合工具映射到 DSP 或逻辑资源；`mul_dsp` 的名字不能替代
综合映射报告。不保证两个平台有相同 DSP 数量或 Fmax，也不预先假定盘古 DSP
的原生位宽。SRT 使用归一化、截断 QDS、carry-save 余数、在线商转换与最终修正，
较少迭代不能直接推导更高时钟频率。
当前没有直接实例化 DSP primitive 或乘除 IP；后续再分别评估两家厂商 IP。

如果后续需要厂商专用后端，必须隔离实现并验证相同的结果、延迟、反压、复位和
取消行为；禁止 `SYNTHESIS` 宏让仿真变为单周期、上板变为多周期。

## 平台验收

每个平台分别完成 BRAM 时序测试、ISA smoke、CoreMark CRC 与周期测量，并记录
工具版本、器件、约束、LUT/FF/BRAM/DSP、实现后时序与实际时钟。完成 M 与仿真
CoreMark 后恢复上板工作；主流水拆分在上板闭环与关键路径分析之后评审。
