module str (en,In1, In2, mem);
	input [31:0] In1, In2;
	input en;
	output reg[31:0] mem [0:(1<<16)];
	always@(en or In1 or In2)
	begin
		if (en)
		mem[In1]=In2;
	end
endmodule
