Timing Analyzer report for 19_PD_verilog
Tue Nov 21 22:32:40 2023
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 17. Slow 1200mV 85C Model Recovery: 'clk'
 18. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 19. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 20. Slow 1200mV 85C Model Removal: 'clk'
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 32. Slow 1200mV 0C Model Recovery: 'clk'
 33. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 34. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Removal: 'clk'
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 46. Fast 1200mV 0C Model Recovery: 'clk'
 47. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 48. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 49. Fast 1200mV 0C Model Removal: 'clk'
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths Summary
 64. Clock Status Summary
 65. Unconstrained Input Ports
 66. Unconstrained Output Ports
 67. Unconstrained Input Ports
 68. Unconstrained Output Ports
 69. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; 19_PD_verilog                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.9%      ;
;     Processors 3-6         ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                     ; Status ; Read at                  ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; c:/users/maxim/downloads/19_pd_verilog/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Tue Nov 21 22:32:38 2023 ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                    ;
; simple_struct:u0|usart:usart_0|bit_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                           ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 62.43 MHz  ; 62.43 MHz       ; clk                                    ;      ;
; 324.36 MHz ; 324.36 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                              ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; clk                                    ; -15.019 ; -545.569      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -2.083  ; -8.378        ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                             ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.433 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.453 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.602 ; -107.813      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.592 ; -3.498        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.929 ; 0.000         ;
; clk                                    ; 1.181 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -246.868      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.487 ; -8.922        ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                              ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.019 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.429     ;
; -14.978 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.388     ;
; -14.925 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.335     ;
; -14.884 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.294     ;
; -14.837 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.247     ;
; -14.781 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.191     ;
; -14.781 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.191     ;
; -14.774 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.184     ;
; -14.772 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.182     ;
; -14.770 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.180     ;
; -14.743 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.153     ;
; -14.740 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.150     ;
; -14.740 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.150     ;
; -14.733 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.143     ;
; -14.731 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.141     ;
; -14.729 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.139     ;
; -14.599 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.009     ;
; -14.599 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.009     ;
; -14.592 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.002     ;
; -14.590 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.409      ; 16.000     ;
; -14.588 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.409      ; 15.998     ;
; -13.162 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.412      ; 14.575     ;
; -13.068 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.412      ; 14.481     ;
; -12.924 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.412      ; 14.337     ;
; -12.924 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.412      ; 14.337     ;
; -12.917 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.412      ; 14.330     ;
; -12.915 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.412      ; 14.328     ;
; -12.913 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.412      ; 14.326     ;
; -10.341 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.752     ;
; -10.340 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.751     ;
; -10.339 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.750     ;
; -10.337 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.748     ;
; -10.335 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.746     ;
; -10.334 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.745     ;
; -10.328 ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.410      ; 11.739     ;
; -8.147  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.403      ; 9.551      ;
; -8.053  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.403      ; 9.457      ;
; -7.924  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.403      ; 9.328      ;
; -7.923  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.403      ; 9.327      ;
; -7.922  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.403      ; 9.326      ;
; -7.920  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.403      ; 9.324      ;
; -7.918  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.403      ; 9.322      ;
; -5.939  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.543     ; 6.397      ;
; -5.727  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.647      ;
; -5.645  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.407      ; 7.053      ;
; -5.634  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.554      ;
; -5.595  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.515      ;
; -5.551  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.959      ;
; -5.465  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.081     ; 6.385      ;
; -5.461  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.543     ; 5.919      ;
; -5.407  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.815      ;
; -5.407  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.815      ;
; -5.404  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.542     ; 5.863      ;
; -5.400  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.808      ;
; -5.398  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.806      ;
; -5.396  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.407      ; 6.804      ;
; -5.349  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.543     ; 5.807      ;
; -5.336  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.543     ; 5.794      ;
; -5.255  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.542     ; 5.714      ;
; -5.192  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.113      ;
; -5.129  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.080     ; 6.050      ;
; -5.067  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.081     ; 5.987      ;
; -5.043  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 5.964      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[12] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[13] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.019  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.919      ;
; -5.012  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 5.933      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[12] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[13] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -5.007  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; clk          ; clk         ; 1.000        ; -0.101     ; 5.907      ;
; -4.967  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.543     ; 5.425      ;
; -4.944  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.080     ; 5.865      ;
; -4.906  ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.806      ;
; -4.906  ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.101     ; 5.806      ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.083 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 3.003      ;
; -1.953 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.873      ;
; -1.759 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.679      ;
; -1.439 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.359      ;
; -1.439 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.359      ;
; -1.139 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.082     ; 2.058      ;
; -1.139 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.082     ; 2.058      ;
; -1.139 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.082     ; 2.058      ;
; -1.139 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.082     ; 2.058      ;
; -0.961 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.640      ; 2.592      ;
; -0.918 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.640      ; 2.549      ;
; -0.868 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.640      ; 2.499      ;
; -0.868 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.640      ; 2.499      ;
; -0.821 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.640      ; 2.452      ;
; -0.763 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.082     ; 1.682      ;
; -0.744 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.640      ; 2.375      ;
; -0.704 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.640      ; 2.335      ;
; -0.694 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.640      ; 2.325      ;
; -0.688 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.640      ; 2.319      ;
; -0.598 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.640      ; 2.229      ;
; -0.572 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.639      ; 2.202      ;
; -0.572 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.639      ; 2.202      ;
; -0.572 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.639      ; 2.202      ;
; -0.572 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.639      ; 2.202      ;
; -0.572 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.493      ;
; -0.554 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.475      ;
; -0.551 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.082     ; 1.470      ;
; -0.527 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.448      ;
; -0.447 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.367      ;
; -0.428 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.348      ;
; -0.406 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.326      ;
; -0.400 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.320      ;
; -0.318 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.238      ;
; -0.237 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.082     ; 1.156      ;
; -0.234 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.082     ; 1.153      ;
; -0.214 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.135      ;
; -0.212 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.133      ;
; -0.030 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.950      ;
; -0.016 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.936      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.447 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.099      ; 0.758      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                                                                                  ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                                                                                  ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER                                                                  ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.500 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.502 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; simple_struct:u0|controller:controller_0|Temper[5]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.504 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                ; simple_struct:u0|controller:controller_0|Temper[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.504 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.518 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.810      ;
; 0.579 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.892      ;
; 0.582 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.895      ;
; 0.594 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.907      ;
; 0.594 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.887      ;
; 0.597 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 0.910      ;
; 0.649 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.099      ; 0.960      ;
; 0.680 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.975      ;
; 0.680 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.975      ;
; 0.683 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.978      ;
; 0.683 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 0.978      ;
; 0.689 ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER                                                                  ; simple_struct:u0|controller:controller_0|PresState.FSM_State_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.982      ;
; 0.699 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.699 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.012      ;
; 0.702 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.015      ;
; 0.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk          ; clk         ; 0.000        ; 0.080      ; 0.995      ;
; 0.703 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.016      ;
; 0.706 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.019      ;
; 0.707 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.708 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.003      ;
; 0.713 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.083      ; 1.008      ;
; 0.715 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.028      ;
; 0.716 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.029      ;
; 0.716 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.029      ;
; 0.718 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.031      ;
; 0.719 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.032      ;
; 0.724 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.101      ; 1.037      ;
; 0.725 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.038      ;
; 0.725 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.101      ; 1.038      ;
; 0.726 ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.726 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.726 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.726 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.727 ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.040      ;
; 0.727 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.101      ; 1.040      ;
; 0.728 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.101      ; 1.041      ;
; 0.728 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk          ; clk         ; 0.000        ; 0.588      ; 1.528      ;
; 0.729 ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.042      ;
; 0.729 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.101      ; 1.042      ;
; 0.733 ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.046      ;
; 0.735 ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.048      ;
; 0.740 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                     ; clk          ; clk         ; 0.000        ; 0.101      ; 1.053      ;
; 0.741 ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                     ; clk          ; clk         ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                     ; clk          ; clk         ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                                                                                  ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.054      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[27]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[27]                                                                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[29]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[29]                                                                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; simple_struct:u0|controller:controller_0|count_1Hz[31]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[31]                                                                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                     ; clk          ; clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                     ; clk          ; clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.056      ;
; 0.745 ; simple_struct:u0|controller:controller_0|count_1Hz[25]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[25]                                                                                     ; clk          ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.058      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.758      ;
; 0.527 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.820      ;
; 0.543 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.836      ;
; 0.767 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.082      ; 1.061      ;
; 0.769 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.082      ; 1.063      ;
; 0.774 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.066      ;
; 0.777 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.069      ;
; 0.797 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.090      ;
; 0.803 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.096      ;
; 0.834 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.127      ;
; 0.844 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.137      ;
; 0.865 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.893      ; 2.000      ;
; 0.888 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.181      ;
; 0.914 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.207      ;
; 0.915 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.893      ; 2.050      ;
; 0.968 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.893      ; 2.103      ;
; 0.972 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.893      ; 2.107      ;
; 0.985 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.893      ; 2.120      ;
; 1.030 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.082      ; 1.324      ;
; 1.064 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.082      ; 1.358      ;
; 1.083 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.082      ; 1.377      ;
; 1.098 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.390      ;
; 1.103 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.893      ; 2.238      ;
; 1.130 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.892      ; 2.264      ;
; 1.130 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.892      ; 2.264      ;
; 1.130 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.892      ; 2.264      ;
; 1.130 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.892      ; 2.264      ;
; 1.161 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.893      ; 2.296      ;
; 1.207 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.893      ; 2.342      ;
; 1.228 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.520      ;
; 1.351 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.644      ;
; 1.366 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.893      ; 2.501      ;
; 1.366 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.893      ; 2.501      ;
; 1.809 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.101      ;
; 1.809 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.101      ;
; 1.809 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.101      ;
; 1.809 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.101      ;
; 2.044 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.337      ;
; 2.044 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.337      ;
; 2.097 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.390      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.602 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                                   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.533      ;
; -1.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv                      ; clk          ; clk         ; 1.000        ; -0.082     ; 2.268      ;
; -1.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.268      ;
; -1.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.268      ;
; -1.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.FSM_State_IDLE        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.268      ;
; -1.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.082     ; 2.268      ;
; -1.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.FSM_State_READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.082     ; 2.268      ;
; -1.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output           ; clk          ; clk         ; 1.000        ; -0.082     ; 2.268      ;
; -1.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2               ; clk          ; clk         ; 1.000        ; -0.082     ; 2.268      ;
; -1.349 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1               ; clk          ; clk         ; 1.000        ; -0.082     ; 2.268      ;
; -1.275 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                               ; clk          ; clk         ; 1.000        ; -0.082     ; 2.194      ;
; -1.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int                     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.153      ;
; -1.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.153      ;
; -1.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.153      ;
; -1.232 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2              ; clk          ; clk         ; 1.000        ; -0.080     ; 2.153      ;
; -1.230 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                     ; clk          ; clk         ; 1.000        ; -0.078     ; 2.153      ;
; -1.230 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                    ; clk          ; clk         ; 1.000        ; -0.078     ; 2.153      ;
; -1.230 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                    ; clk          ; clk         ; 1.000        ; -0.078     ; 2.153      ;
; -1.230 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                    ; clk          ; clk         ; 1.000        ; -0.078     ; 2.153      ;
; -1.230 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                    ; clk          ; clk         ; 1.000        ; -0.078     ; 2.153      ;
; -1.169 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -1.169 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -1.169 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -1.169 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -1.169 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -1.169 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -1.169 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -1.169 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.090      ;
; -0.968 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.888      ;
; -0.968 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.888      ;
; -0.968 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                    ; clk          ; clk         ; 1.000        ; -0.081     ; 1.888      ;
; -0.968 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd                    ; clk          ; clk         ; 1.000        ; -0.081     ; 1.888      ;
; -0.968 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.888      ;
; -0.968 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.888      ;
; -0.943 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]                       ; clk          ; clk         ; 1.000        ; -0.078     ; 1.866      ;
; -0.943 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]                       ; clk          ; clk         ; 1.000        ; -0.078     ; 1.866      ;
; -0.943 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]                       ; clk          ; clk         ; 1.000        ; -0.078     ; 1.866      ;
; -0.943 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]                       ; clk          ; clk         ; 1.000        ; -0.078     ; 1.866      ;
; -0.943 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]                       ; clk          ; clk         ; 1.000        ; -0.078     ; 1.866      ;
; -0.943 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]                       ; clk          ; clk         ; 1.000        ; -0.078     ; 1.866      ;
; -0.943 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]                       ; clk          ; clk         ; 1.000        ; -0.078     ; 1.866      ;
; -0.943 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]                       ; clk          ; clk         ; 1.000        ; -0.078     ; 1.866      ;
; -0.909 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.830      ;
; -0.909 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.830      ;
; -0.909 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.080     ; 1.830      ;
; -0.875 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz                         ; clk          ; clk         ; 1.000        ; 0.392      ; 2.268      ;
; -0.858 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]                        ; clk          ; clk         ; 1.000        ; 0.394      ; 2.253      ;
; -0.858 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]                        ; clk          ; clk         ; 1.000        ; 0.394      ; 2.253      ;
; -0.858 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]                        ; clk          ; clk         ; 1.000        ; 0.394      ; 2.253      ;
; -0.858 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]                        ; clk          ; clk         ; 1.000        ; 0.394      ; 2.253      ;
; -0.858 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]                        ; clk          ; clk         ; 1.000        ; 0.394      ; 2.253      ;
; -0.858 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]                        ; clk          ; clk         ; 1.000        ; 0.394      ; 2.253      ;
; -0.858 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]                        ; clk          ; clk         ; 1.000        ; 0.394      ; 2.253      ;
; -0.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]                        ; clk          ; clk         ; 1.000        ; 0.406      ; 2.244      ;
; -0.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]                        ; clk          ; clk         ; 1.000        ; 0.406      ; 2.244      ;
; -0.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]                        ; clk          ; clk         ; 1.000        ; 0.406      ; 2.244      ;
; -0.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]                        ; clk          ; clk         ; 1.000        ; 0.406      ; 2.244      ;
; -0.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]                        ; clk          ; clk         ; 1.000        ; 0.406      ; 2.244      ;
; -0.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]                        ; clk          ; clk         ; 1.000        ; 0.406      ; 2.244      ;
; -0.837 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]                        ; clk          ; clk         ; 1.000        ; 0.406      ; 2.244      ;
; -0.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                    ; clk          ; clk         ; 1.000        ; 0.366      ; 2.176      ;
; -0.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                    ; clk          ; clk         ; 1.000        ; 0.366      ; 2.176      ;
; -0.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                    ; clk          ; clk         ; 1.000        ; 0.366      ; 2.176      ;
; -0.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                    ; clk          ; clk         ; 1.000        ; 0.366      ; 2.176      ;
; -0.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]                    ; clk          ; clk         ; 1.000        ; 0.366      ; 2.176      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                           ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                           ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                          ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                          ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                           ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                           ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                           ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                           ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                           ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                           ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                           ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.807 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                           ; clk          ; clk         ; 1.000        ; 0.406      ; 2.214      ;
; -0.795 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                        ; clk          ; clk         ; 1.000        ; 0.357      ; 2.153      ;
; -0.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                          ; clk          ; clk         ; 1.000        ; 0.402      ; 2.194      ;
; -0.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                          ; clk          ; clk         ; 1.000        ; 0.402      ; 2.194      ;
; -0.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                          ; clk          ; clk         ; 1.000        ; 0.402      ; 2.194      ;
; -0.791 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]                          ; clk          ; clk         ; 1.000        ; 0.402      ; 2.194      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]                    ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]                    ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]                    ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]                    ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]                    ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]                    ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]                    ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]                    ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]                    ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]                    ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]                   ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]                   ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]                   ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]                   ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]                   ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]                   ; clk          ; clk         ; 1.000        ; 0.396      ; 2.187      ;
; -0.769 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                   ; clk          ; clk         ; 1.000        ; 0.406      ; 2.176      ;
; -0.769 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                     ; clk          ; clk         ; 1.000        ; 0.406      ; 2.176      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.592 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.637      ; 2.220      ;
; -0.592 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.637      ; 2.220      ;
; -0.592 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.637      ; 2.220      ;
; -0.592 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.637      ; 2.220      ;
; -0.565 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.638      ; 2.194      ;
; -0.565 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.638      ; 2.194      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.891      ; 2.062      ;
; 0.929 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.891      ; 2.062      ;
; 0.942 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.890      ; 2.074      ;
; 0.942 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.890      ; 2.074      ;
; 0.942 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.890      ; 2.074      ;
; 0.942 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.890      ; 2.074      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[27]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[28]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[30]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[31]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[29]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[26]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[25]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.181 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]      ; clk          ; clk         ; 0.000        ; 0.579      ; 1.972      ;
; 1.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error      ; clk          ; clk         ; 0.000        ; 0.587      ; 2.028      ;
; 1.229 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena        ; clk          ; clk         ; 0.000        ; 0.587      ; 2.028      ;
; 1.233 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy           ; clk          ; clk         ; 0.000        ; 0.535      ; 1.980      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]       ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]       ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]       ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]       ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]       ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]       ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]       ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]       ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]       ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.251 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]      ; clk          ; clk         ; 0.000        ; 0.577      ; 2.040      ;
; 1.255 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]             ; clk          ; clk         ; 0.000        ; 0.583      ; 2.050      ;
; 1.255 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]             ; clk          ; clk         ; 0.000        ; 0.583      ; 2.050      ;
; 1.255 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]             ; clk          ; clk         ; 0.000        ; 0.583      ; 2.050      ;
; 1.255 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]             ; clk          ; clk         ; 0.000        ; 0.583      ; 2.050      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]              ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]              ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]             ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]             ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]              ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]              ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]              ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]              ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]              ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]              ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.264 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]              ; clk          ; clk         ; 0.000        ; 0.587      ; 2.063      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; clk          ; clk         ; 0.000        ; 0.545      ; 2.028      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 0.000        ; 0.545      ; 2.028      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; clk          ; clk         ; 0.000        ; 0.545      ; 2.028      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; clk          ; clk         ; 0.000        ; 0.545      ; 2.028      ;
; 1.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; clk          ; clk         ; 0.000        ; 0.545      ; 2.028      ;
; 1.307 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]           ; clk          ; clk         ; 0.000        ; 0.587      ; 2.106      ;
; 1.307 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]           ; clk          ; clk         ; 0.000        ; 0.587      ; 2.106      ;
; 1.307 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]           ; clk          ; clk         ; 0.000        ; 0.587      ; 2.106      ;
; 1.307 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]           ; clk          ; clk         ; 0.000        ; 0.587      ; 2.106      ;
; 1.307 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]           ; clk          ; clk         ; 0.000        ; 0.587      ; 2.106      ;
; 1.307 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]           ; clk          ; clk         ; 0.000        ; 0.587      ; 2.106      ;
; 1.307 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]           ; clk          ; clk         ; 0.000        ; 0.587      ; 2.106      ;
; 1.332 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]           ; clk          ; clk         ; 0.000        ; 0.575      ; 2.119      ;
; 1.332 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]           ; clk          ; clk         ; 0.000        ; 0.575      ; 2.119      ;
; 1.332 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]           ; clk          ; clk         ; 0.000        ; 0.575      ; 2.119      ;
; 1.332 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]           ; clk          ; clk         ; 0.000        ; 0.575      ; 2.119      ;
; 1.332 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]           ; clk          ; clk         ; 0.000        ; 0.575      ; 2.119      ;
; 1.332 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]           ; clk          ; clk         ; 0.000        ; 0.575      ; 2.119      ;
; 1.332 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]           ; clk          ; clk         ; 0.000        ; 0.575      ; 2.119      ;
; 1.343 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz            ; clk          ; clk         ; 0.000        ; 0.573      ; 2.128      ;
; 1.413 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.706      ;
; 1.413 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.706      ;
; 1.413 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.706      ;
; 1.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.737      ;
; 1.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.737      ;
; 1.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.737      ;
; 1.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.737      ;
; 1.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.737      ;
; 1.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.737      ;
; 1.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.737      ;
; 1.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]          ; clk          ; clk         ; 0.000        ; 0.083      ; 1.737      ;
; 1.467 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.758      ;
; 1.467 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.758      ;
; 1.467 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.758      ;
; 1.467 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.758      ;
; 1.467 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop     ; clk          ; clk         ; 0.000        ; 0.079      ; 1.758      ;
; 1.467 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.758      ;
; 1.622 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.914      ;
; 1.622 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.914      ;
; 1.622 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.914      ;
; 1.622 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.914      ;
; 1.622 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.914      ;
; 1.622 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.914      ;
; 1.622 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.914      ;
; 1.622 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.914      ;
; 1.685 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 0.000        ; 0.083      ; 1.980      ;
; 1.685 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; clk          ; clk         ; 0.000        ; 0.083      ; 1.980      ;
; 1.685 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; clk          ; clk         ; 0.000        ; 0.083      ; 1.980      ;
; 1.685 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; clk          ; clk         ; 0.000        ; 0.083      ; 1.980      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                            ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 67.77 MHz  ; 67.77 MHz       ; clk                                    ;      ;
; 353.61 MHz ; 353.61 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                               ;
+----------------------------------------+---------+---------------+
; Clock                                  ; Slack   ; End Point TNS ;
+----------------------------------------+---------+---------------+
; clk                                    ; -13.756 ; -498.050      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.828  ; -7.462        ;
+----------------------------------------+---------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                              ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.382 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.402 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.440 ; -92.140       ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.479 ; -2.818        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.790 ; 0.000         ;
; clk                                    ; 1.027 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -246.868      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.487 ; -8.922        ;
+----------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                               ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.756 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.389      ; 15.147     ;
; -13.680 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.389      ; 15.071     ;
; -13.672 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.389      ; 15.063     ;
; -13.596 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.987     ;
; -13.553 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.944     ;
; -13.549 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.940     ;
; -13.549 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.940     ;
; -13.535 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.926     ;
; -13.534 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.925     ;
; -13.531 ; simple_struct:u0|controller:controller_0|data_7seg[6]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.922     ;
; -13.477 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.868     ;
; -13.465 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.856     ;
; -13.465 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.856     ;
; -13.451 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.842     ;
; -13.450 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.841     ;
; -13.447 ; simple_struct:u0|controller:controller_0|data_7seg[5]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.838     ;
; -13.346 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.737     ;
; -13.346 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.737     ;
; -13.332 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.723     ;
; -13.331 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.722     ;
; -13.328 ; simple_struct:u0|controller:controller_0|data_7seg[7]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.389      ; 14.719     ;
; -12.038 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.392      ; 13.432     ;
; -11.962 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.392      ; 13.356     ;
; -11.831 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.392      ; 13.225     ;
; -11.831 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.392      ; 13.225     ;
; -11.817 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.392      ; 13.211     ;
; -11.816 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.392      ; 13.210     ;
; -11.813 ; simple_struct:u0|controller:controller_0|data_7seg[4]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.392      ; 13.207     ;
; -9.410  ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.391      ; 10.803     ;
; -9.409  ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.391      ; 10.802     ;
; -9.409  ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.391      ; 10.802     ;
; -9.408  ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.391      ; 10.801     ;
; -9.408  ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.391      ; 10.801     ;
; -9.408  ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.391      ; 10.801     ;
; -9.403  ; simple_struct:u0|controller:controller_0|data_7seg[3]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.391      ; 10.796     ;
; -7.512  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.385      ; 8.899      ;
; -7.436  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.385      ; 8.823      ;
; -7.305  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.385      ; 8.692      ;
; -7.305  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.385      ; 8.692      ;
; -7.291  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.385      ; 8.678      ;
; -7.290  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.385      ; 8.677      ;
; -7.287  ; simple_struct:u0|controller:controller_0|data_7seg[2]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.385      ; 8.674      ;
; -5.406  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.500     ; 5.908      ;
; -5.357  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.387      ; 6.746      ;
; -5.281  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.387      ; 6.670      ;
; -5.201  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.130      ;
; -5.186  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.115      ;
; -5.150  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.387      ; 6.539      ;
; -5.150  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.387      ; 6.539      ;
; -5.136  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.387      ; 6.525      ;
; -5.135  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.387      ; 6.524      ;
; -5.132  ; simple_struct:u0|controller:controller_0|data_7seg[1]  ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.387      ; 6.521      ;
; -5.080  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.073     ; 6.009      ;
; -5.064  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.993      ;
; -5.009  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.500     ; 5.511      ;
; -4.950  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.500     ; 5.452      ;
; -4.938  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.500     ; 5.440      ;
; -4.852  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.498     ; 5.356      ;
; -4.710  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.498     ; 5.214      ;
; -4.647  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.578      ;
; -4.640  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.073     ; 5.569      ;
; -4.623  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.071     ; 5.554      ;
; -4.602  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.500     ; 5.104      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[12] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.587  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.498      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[12] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.579  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 5.490      ;
; -4.505  ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 5.436      ;
; -4.481  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 5.412      ;
; -4.474  ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.385      ;
; -4.474  ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.385      ;
; -4.474  ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.091     ; 5.385      ;
+---------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.828 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.758      ;
; -1.665 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.595      ;
; -1.533 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.463      ;
; -1.305 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.235      ;
; -1.305 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.235      ;
; -1.008 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.937      ;
; -1.008 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.937      ;
; -1.008 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.937      ;
; -1.008 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.937      ;
; -0.832 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.607      ; 2.431      ;
; -0.770 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.607      ; 2.369      ;
; -0.765 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.607      ; 2.364      ;
; -0.765 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.607      ; 2.364      ;
; -0.726 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.607      ; 2.325      ;
; -0.670 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.599      ;
; -0.609 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.607      ; 2.208      ;
; -0.602 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.607      ; 2.201      ;
; -0.586 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.607      ; 2.185      ;
; -0.526 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.607      ; 2.125      ;
; -0.483 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.607      ; 2.082      ;
; -0.470 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.401      ;
; -0.468 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.606      ; 2.066      ;
; -0.468 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.606      ; 2.066      ;
; -0.468 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.606      ; 2.066      ;
; -0.468 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.606      ; 2.066      ;
; -0.456 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.387      ;
; -0.441 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.370      ;
; -0.414 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.345      ;
; -0.302 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.232      ;
; -0.282 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.212      ;
; -0.265 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.195      ;
; -0.262 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.192      ;
; -0.185 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.115      ;
; -0.148 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.077      ;
; -0.132 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.061      ;
; -0.125 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.056      ;
; -0.124 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.071     ; 1.055      ;
; 0.067  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.863      ;
; 0.087  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.843      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.399 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk          ; clk         ; 0.000        ; 0.090      ; 0.684      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                                                                                  ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                                                                                  ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER                                                                  ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.469 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; simple_struct:u0|controller:controller_0|Temper[5]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                ; simple_struct:u0|controller:controller_0|Temper[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.476 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.743      ;
; 0.535 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.821      ;
; 0.538 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.824      ;
; 0.544 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.812      ;
; 0.555 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.841      ;
; 0.559 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.845      ;
; 0.601 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.090      ; 0.886      ;
; 0.604 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.872      ;
; 0.605 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.873      ;
; 0.607 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.607 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.626 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.894      ;
; 0.628 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk          ; clk         ; 0.000        ; 0.546      ; 1.369      ;
; 0.632 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.900      ;
; 0.641 ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER                                                                  ; simple_struct:u0|controller:controller_0|PresState.FSM_State_IDLE                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.908      ;
; 0.646 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.649 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk          ; clk         ; 0.000        ; 0.073      ; 0.917      ;
; 0.655 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.922      ;
; 0.656 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[3]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.942      ;
; 0.659 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.945      ;
; 0.659 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.945      ;
; 0.663 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.091      ; 0.949      ;
; 0.665 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.951      ;
; 0.665 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.951      ;
; 0.666 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.952      ;
; 0.670 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.956      ;
; 0.671 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.957      ;
; 0.673 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.960      ;
; 0.673 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk          ; clk         ; 0.000        ; 0.092      ; 0.960      ;
; 0.674 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk          ; clk         ; 0.000        ; 0.092      ; 0.961      ;
; 0.674 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk          ; clk         ; 0.000        ; 0.092      ; 0.961      ;
; 0.676 ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.676 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk          ; clk         ; 0.000        ; 0.092      ; 0.963      ;
; 0.676 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk          ; clk         ; 0.000        ; 0.092      ; 0.963      ;
; 0.677 ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.963      ;
; 0.677 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                            ; clk          ; clk         ; 0.000        ; 0.092      ; 0.964      ;
; 0.678 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk          ; clk         ; 0.000        ; 0.092      ; 0.965      ;
; 0.678 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk          ; clk         ; 0.000        ; 0.092      ; 0.965      ;
; 0.679 ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.965      ;
; 0.683 ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.969      ;
; 0.684 ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.970      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[29]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[29]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.973      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.972      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.972      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.973      ;
; 0.686 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.973      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[27]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[27]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.974      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.973      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.974      ;
; 0.688 ; simple_struct:u0|controller:controller_0|count_1Hz[31]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[31]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.688 ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.975      ;
; 0.689 ; simple_struct:u0|controller:controller_0|count_1Hz[25]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[25]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.976      ;
; 0.689 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.975      ;
; 0.689 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.976      ;
; 0.689 ; simple_struct:u0|controller:controller_0|PresState.FSM_State_READ_TEMPER                                                                  ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                                                                                  ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.690 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.977      ;
; 0.691 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.977      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.487 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.754      ;
; 0.508 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.775      ;
; 0.701 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.967      ;
; 0.705 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 0.973      ;
; 0.707 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 0.975      ;
; 0.725 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 0.991      ;
; 0.729 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 1.790      ;
; 0.741 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.008      ;
; 0.751 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.018      ;
; 0.777 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.044      ;
; 0.781 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 1.842      ;
; 0.782 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.049      ;
; 0.809 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.076      ;
; 0.815 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 1.876      ;
; 0.840 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 1.901      ;
; 0.853 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.120      ;
; 0.859 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 1.920      ;
; 0.944 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 2.005      ;
; 0.956 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.224      ;
; 0.961 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.229      ;
; 0.987 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.255      ;
; 0.991 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.257      ;
; 1.000 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 2.061      ;
; 1.011 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 2.072      ;
; 1.011 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 2.072      ;
; 1.011 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 2.072      ;
; 1.011 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 2.072      ;
; 1.066 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.836      ; 2.127      ;
; 1.093 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.359      ;
; 1.213 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.837      ; 2.275      ;
; 1.213 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.837      ; 2.275      ;
; 1.239 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.506      ;
; 1.653 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.919      ;
; 1.653 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.919      ;
; 1.653 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.919      ;
; 1.653 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.071      ; 1.919      ;
; 1.855 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.122      ;
; 1.855 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.122      ;
; 1.880 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.147      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                                   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.379      ;
; -1.198 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv                      ; clk          ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.198 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.198 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                 ; clk          ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.198 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.FSM_State_IDLE        ; clk          ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.198 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.198 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.FSM_State_READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.198 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.198 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2               ; clk          ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.198 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1               ; clk          ; clk         ; 1.000        ; -0.074     ; 2.126      ;
; -1.121 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                               ; clk          ; clk         ; 1.000        ; -0.075     ; 2.048      ;
; -1.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int                     ; clk          ; clk         ; 1.000        ; -0.071     ; 2.008      ;
; -1.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.008      ;
; -1.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.008      ;
; -1.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2              ; clk          ; clk         ; 1.000        ; -0.071     ; 2.008      ;
; -1.067 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                     ; clk          ; clk         ; 1.000        ; -0.070     ; 1.999      ;
; -1.067 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.999      ;
; -1.067 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.999      ;
; -1.067 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.999      ;
; -1.067 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                    ; clk          ; clk         ; 1.000        ; -0.070     ; 1.999      ;
; -1.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.964      ;
; -1.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.964      ;
; -1.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.964      ;
; -1.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.964      ;
; -1.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.964      ;
; -1.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.964      ;
; -1.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.964      ;
; -1.035 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.964      ;
; -0.814 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.743      ;
; -0.814 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.743      ;
; -0.814 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.743      ;
; -0.814 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd                    ; clk          ; clk         ; 1.000        ; -0.073     ; 1.743      ;
; -0.814 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.743      ;
; -0.814 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1              ; clk          ; clk         ; 1.000        ; -0.073     ; 1.743      ;
; -0.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.727      ;
; -0.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.727      ;
; -0.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.727      ;
; -0.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.727      ;
; -0.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.727      ;
; -0.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.727      ;
; -0.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.727      ;
; -0.797 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]                       ; clk          ; clk         ; 1.000        ; -0.072     ; 1.727      ;
; -0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.071     ; 1.692      ;
; -0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.071     ; 1.692      ;
; -0.761 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.071     ; 1.692      ;
; -0.751 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz                         ; clk          ; clk         ; 1.000        ; 0.373      ; 2.126      ;
; -0.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]                        ; clk          ; clk         ; 1.000        ; 0.378      ; 2.105      ;
; -0.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]                        ; clk          ; clk         ; 1.000        ; 0.378      ; 2.105      ;
; -0.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]                        ; clk          ; clk         ; 1.000        ; 0.378      ; 2.105      ;
; -0.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]                        ; clk          ; clk         ; 1.000        ; 0.378      ; 2.105      ;
; -0.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]                        ; clk          ; clk         ; 1.000        ; 0.378      ; 2.105      ;
; -0.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]                        ; clk          ; clk         ; 1.000        ; 0.378      ; 2.105      ;
; -0.725 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]                        ; clk          ; clk         ; 1.000        ; 0.378      ; 2.105      ;
; -0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]                        ; clk          ; clk         ; 1.000        ; 0.385      ; 2.097      ;
; -0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]                        ; clk          ; clk         ; 1.000        ; 0.385      ; 2.097      ;
; -0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]                        ; clk          ; clk         ; 1.000        ; 0.385      ; 2.097      ;
; -0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]                        ; clk          ; clk         ; 1.000        ; 0.385      ; 2.097      ;
; -0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]                        ; clk          ; clk         ; 1.000        ; 0.385      ; 2.097      ;
; -0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]                        ; clk          ; clk         ; 1.000        ; 0.385      ; 2.097      ;
; -0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]                        ; clk          ; clk         ; 1.000        ; 0.385      ; 2.097      ;
; -0.683 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                    ; clk          ; clk         ; 1.000        ; 0.340      ; 2.025      ;
; -0.683 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                    ; clk          ; clk         ; 1.000        ; 0.340      ; 2.025      ;
; -0.683 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                    ; clk          ; clk         ; 1.000        ; 0.340      ; 2.025      ;
; -0.683 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                    ; clk          ; clk         ; 1.000        ; 0.340      ; 2.025      ;
; -0.683 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]                    ; clk          ; clk         ; 1.000        ; 0.340      ; 2.025      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                           ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                           ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                          ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                          ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                           ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                           ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                           ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                           ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                           ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                           ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                           ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.680 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                           ; clk          ; clk         ; 1.000        ; 0.385      ; 2.067      ;
; -0.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                          ; clk          ; clk         ; 1.000        ; 0.377      ; 2.049      ;
; -0.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                          ; clk          ; clk         ; 1.000        ; 0.377      ; 2.049      ;
; -0.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                          ; clk          ; clk         ; 1.000        ; 0.377      ; 2.049      ;
; -0.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]                          ; clk          ; clk         ; 1.000        ; 0.377      ; 2.049      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]                    ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]                    ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]                    ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]                    ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]                    ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]                    ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]                    ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]                    ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]                    ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]                    ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]                   ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]                   ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]                   ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]                   ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]                   ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.665 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]                   ; clk          ; clk         ; 1.000        ; 0.379      ; 2.046      ;
; -0.660 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                        ; clk          ; clk         ; 1.000        ; 0.337      ; 1.999      ;
; -0.642 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                   ; clk          ; clk         ; 1.000        ; 0.381      ; 2.025      ;
; -0.642 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                     ; clk          ; clk         ; 1.000        ; 0.381      ; 2.025      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.479 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.604      ; 2.075      ;
; -0.479 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.604      ; 2.075      ;
; -0.479 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.604      ; 2.075      ;
; -0.479 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.604      ; 2.075      ;
; -0.451 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.605      ; 2.048      ;
; -0.451 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.605      ; 2.048      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.835      ; 1.850      ;
; 0.790 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.835      ; 1.850      ;
; 0.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.834      ; 1.860      ;
; 0.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.834      ; 1.860      ;
; 0.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.834      ; 1.860      ;
; 0.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.834      ; 1.860      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[27]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[28]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[30]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[31]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[29]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[26]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[25]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.027 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]      ; clk          ; clk         ; 0.000        ; 0.549      ; 1.771      ;
; 1.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error      ; clk          ; clk         ; 0.000        ; 0.546      ; 1.817      ;
; 1.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena        ; clk          ; clk         ; 0.000        ; 0.546      ; 1.817      ;
; 1.081 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy           ; clk          ; clk         ; 0.000        ; 0.500      ; 1.776      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]       ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]       ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]       ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]       ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]       ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]       ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]       ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]       ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]       ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]      ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]      ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]      ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]      ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]      ; clk          ; clk         ; 0.000        ; 0.543      ; 1.829      ;
; 1.106 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]             ; clk          ; clk         ; 0.000        ; 0.541      ; 1.842      ;
; 1.106 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]             ; clk          ; clk         ; 0.000        ; 0.541      ; 1.842      ;
; 1.106 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]             ; clk          ; clk         ; 0.000        ; 0.541      ; 1.842      ;
; 1.106 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]             ; clk          ; clk         ; 0.000        ; 0.541      ; 1.842      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]              ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]              ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]             ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]             ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]              ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]              ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]              ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]              ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]              ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]              ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.110 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]              ; clk          ; clk         ; 0.000        ; 0.550      ; 1.855      ;
; 1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; clk          ; clk         ; 0.000        ; 0.503      ; 1.817      ;
; 1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 0.000        ; 0.503      ; 1.817      ;
; 1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; clk          ; clk         ; 0.000        ; 0.503      ; 1.817      ;
; 1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; clk          ; clk         ; 0.000        ; 0.503      ; 1.817      ;
; 1.119 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; clk          ; clk         ; 0.000        ; 0.503      ; 1.817      ;
; 1.148 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]           ; clk          ; clk         ; 0.000        ; 0.549      ; 1.892      ;
; 1.148 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]           ; clk          ; clk         ; 0.000        ; 0.549      ; 1.892      ;
; 1.148 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]           ; clk          ; clk         ; 0.000        ; 0.549      ; 1.892      ;
; 1.148 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]           ; clk          ; clk         ; 0.000        ; 0.549      ; 1.892      ;
; 1.148 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]           ; clk          ; clk         ; 0.000        ; 0.549      ; 1.892      ;
; 1.148 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]           ; clk          ; clk         ; 0.000        ; 0.549      ; 1.892      ;
; 1.148 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]           ; clk          ; clk         ; 0.000        ; 0.549      ; 1.892      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]           ; clk          ; clk         ; 0.000        ; 0.542      ; 1.904      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]           ; clk          ; clk         ; 0.000        ; 0.542      ; 1.904      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]           ; clk          ; clk         ; 0.000        ; 0.542      ; 1.904      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]           ; clk          ; clk         ; 0.000        ; 0.542      ; 1.904      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]           ; clk          ; clk         ; 0.000        ; 0.542      ; 1.904      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]           ; clk          ; clk         ; 0.000        ; 0.542      ; 1.904      ;
; 1.167 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]           ; clk          ; clk         ; 0.000        ; 0.542      ; 1.904      ;
; 1.169 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz            ; clk          ; clk         ; 0.000        ; 0.537      ; 1.901      ;
; 1.272 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.542      ;
; 1.272 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.542      ;
; 1.272 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.542      ;
; 1.299 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.567      ;
; 1.299 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.567      ;
; 1.299 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.567      ;
; 1.299 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.567      ;
; 1.299 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.567      ;
; 1.299 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.567      ;
; 1.299 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.567      ;
; 1.299 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.567      ;
; 1.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.326 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.446 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.776      ;
; 1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; clk          ; clk         ; 0.000        ; 0.076      ; 1.776      ;
; 1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; clk          ; clk         ; 0.000        ; 0.076      ; 1.776      ;
; 1.505 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; clk          ; clk         ; 0.000        ; 0.076      ; 1.776      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -5.845 ; -146.256      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.344 ; -0.424        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                              ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.178 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.187 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.194 ; -1.237        ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.289  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.303 ; 0.000         ;
; clk                                    ; 0.492 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -218.720      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.000 ; -6.000        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                             ;
+--------+-------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.845 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.995      ;
; -5.844 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.994      ;
; -5.843 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.993      ;
; -5.843 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.993      ;
; -5.842 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.992      ;
; -5.837 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.987      ;
; -5.837 ; simple_struct:u0|controller:controller_0|data_7seg[5] ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.987      ;
; -5.777 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.927      ;
; -5.776 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.926      ;
; -5.775 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.925      ;
; -5.775 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.925      ;
; -5.774 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.924      ;
; -5.769 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.919      ;
; -5.769 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.919      ;
; -5.769 ; simple_struct:u0|controller:controller_0|data_7seg[6] ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.919      ;
; -5.768 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.918      ;
; -5.767 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.917      ;
; -5.767 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.917      ;
; -5.766 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.916      ;
; -5.761 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.911      ;
; -5.761 ; simple_struct:u0|controller:controller_0|data_7seg[7] ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.163      ; 6.911      ;
; -4.972 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.167      ; 6.126      ;
; -4.948 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.167      ; 6.102      ;
; -4.947 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.167      ; 6.101      ;
; -4.946 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.167      ; 6.100      ;
; -4.946 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.167      ; 6.100      ;
; -4.943 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.167      ; 6.097      ;
; -4.943 ; simple_struct:u0|controller:controller_0|data_7seg[4] ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.167      ; 6.097      ;
; -3.975 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.165      ; 5.127      ;
; -3.974 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.165      ; 5.126      ;
; -3.973 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.165      ; 5.125      ;
; -3.973 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.165      ; 5.125      ;
; -3.972 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.165      ; 5.124      ;
; -3.967 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.165      ; 5.119      ;
; -3.967 ; simple_struct:u0|controller:controller_0|data_7seg[3] ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.165      ; 5.119      ;
; -2.918 ; simple_struct:u0|controller:controller_0|data_7seg[2] ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.163      ; 4.068      ;
; -2.895 ; simple_struct:u0|controller:controller_0|data_7seg[2] ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.163      ; 4.045      ;
; -2.894 ; simple_struct:u0|controller:controller_0|data_7seg[2] ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.163      ; 4.044      ;
; -2.893 ; simple_struct:u0|controller:controller_0|data_7seg[2] ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.163      ; 4.043      ;
; -2.893 ; simple_struct:u0|controller:controller_0|data_7seg[2] ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.163      ; 4.043      ;
; -2.892 ; simple_struct:u0|controller:controller_0|data_7seg[2] ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.163      ; 4.042      ;
; -2.888 ; simple_struct:u0|controller:controller_0|data_7seg[2] ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.163      ; 4.038      ;
; -1.944 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0] ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.224     ; 2.707      ;
; -1.934 ; simple_struct:u0|controller:controller_0|data_7seg[1] ; simple_struct:u0|segment_7:display_0|seg7_code[1]      ; clk          ; clk         ; 1.000        ; 0.162      ; 3.083      ;
; -1.904 ; simple_struct:u0|controller:controller_0|data_7seg[1] ; simple_struct:u0|segment_7:display_0|seg7_code[2]      ; clk          ; clk         ; 1.000        ; 0.162      ; 3.053      ;
; -1.881 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1] ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.832      ;
; -1.878 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.829      ;
; -1.850 ; simple_struct:u0|controller:controller_0|data_7seg[1] ; simple_struct:u0|segment_7:display_0|seg7_code[3]      ; clk          ; clk         ; 1.000        ; 0.162      ; 2.999      ;
; -1.849 ; simple_struct:u0|controller:controller_0|data_7seg[1] ; simple_struct:u0|segment_7:display_0|seg7_code[0]      ; clk          ; clk         ; 1.000        ; 0.162      ; 2.998      ;
; -1.822 ; simple_struct:u0|controller:controller_0|data_7seg[1] ; simple_struct:u0|segment_7:display_0|seg7_code[4]      ; clk          ; clk         ; 1.000        ; 0.162      ; 2.971      ;
; -1.820 ; simple_struct:u0|controller:controller_0|data_7seg[1] ; simple_struct:u0|segment_7:display_0|seg7_code[5]      ; clk          ; clk         ; 1.000        ; 0.162      ; 2.969      ;
; -1.818 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3] ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.769      ;
; -1.816 ; simple_struct:u0|controller:controller_0|data_7seg[1] ; simple_struct:u0|segment_7:display_0|seg7_code[6]      ; clk          ; clk         ; 1.000        ; 0.162      ; 2.965      ;
; -1.793 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5] ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.224     ; 2.556      ;
; -1.756 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2] ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.707      ;
; -1.724 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7] ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.224     ; 2.487      ;
; -1.709 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0] ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.223     ; 2.473      ;
; -1.678 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6] ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.224     ; 2.441      ;
; -1.655 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0] ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.223     ; 2.419      ;
; -1.646 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1] ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.598      ;
; -1.639 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4] ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.590      ;
; -1.631 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.583      ;
; -1.592 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1] ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.544      ;
; -1.589 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.541      ;
; -1.557 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3] ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.509      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[12] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[13] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.534 ; simple_struct:u0|controller:controller_0|count_1Hz[7] ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.476      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[12] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[13] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[14] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.533 ; simple_struct:u0|controller:controller_0|count_1Hz[9] ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; clk          ; clk         ; 1.000        ; -0.045     ; 2.475      ;
; -1.499 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3] ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.451      ;
; -1.495 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2] ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; -0.035     ; 2.447      ;
; -1.493 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8] ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.224     ; 2.256      ;
+--------+-------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.344 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.295      ;
; -0.298 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.249      ;
; -0.217 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.168      ;
; -0.040 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.991      ;
; -0.040 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.991      ;
; 0.077  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.873      ;
; 0.077  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.873      ;
; 0.077  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.873      ;
; 0.077  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.873      ;
; 0.173  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 1.131      ;
; 0.194  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 1.110      ;
; 0.233  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.717      ;
; 0.246  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 1.058      ;
; 0.246  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 1.058      ;
; 0.260  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 1.044      ;
; 0.273  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 1.031      ;
; 0.293  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 1.011      ;
; 0.302  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 1.002      ;
; 0.304  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.035     ; 0.648      ;
; 0.307  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.643      ;
; 0.314  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 0.990      ;
; 0.319  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.035     ; 0.633      ;
; 0.344  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.035     ; 0.608      ;
; 0.359  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.592      ;
; 0.363  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.326      ; 0.940      ;
; 0.363  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.326      ; 0.940      ;
; 0.363  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.326      ; 0.940      ;
; 0.363  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.326      ; 0.940      ;
; 0.366  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.327      ; 0.938      ;
; 0.372  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.579      ;
; 0.383  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.568      ;
; 0.384  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.567      ;
; 0.423  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.528      ;
; 0.448  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.502      ;
; 0.455  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.495      ;
; 0.467  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.035     ; 0.485      ;
; 0.469  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.035     ; 0.483      ;
; 0.551  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.400      ;
; 0.552  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.399      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                    ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.178 ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[2]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                                ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                                                                                  ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                                                                                  ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER                                                                  ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; simple_struct:u0|controller:controller_0|Temper[5]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                        ; simple_struct:u0|controller:controller_0|RegRdDone                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                ; simple_struct:u0|controller:controller_0|Temper[1]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.213 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.241 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[3]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.370      ;
; 0.242 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                     ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 1.095      ; 1.556      ;
; 0.244 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[1]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.373      ;
; 0.247 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.367      ;
; 0.248 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[0]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.377      ;
; 0.249 ; simple_struct:u0|segment_7:display_0|pointer[1]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[2]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.378      ;
; 0.256 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.378      ;
; 0.257 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.379      ;
; 0.258 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.380      ;
; 0.259 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.381      ;
; 0.265 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.393      ;
; 0.266 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.388      ;
; 0.268 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.390      ;
; 0.271 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.283 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.244      ; 0.611      ;
; 0.284 ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER                                                                  ; simple_struct:u0|controller:controller_0|PresState.FSM_State_IDLE                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.404      ;
; 0.284 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.284 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.284 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.413      ;
; 0.286 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.287 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[3]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.416      ;
; 0.289 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[0]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.417      ;
; 0.289 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[1]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.290 ; simple_struct:u0|segment_7:display_0|pointer[0]                                                                                           ; simple_struct:u0|segment_7:display_0|dig_sel[2]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.290 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.291 ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[1]                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[10]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[2]                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[4]                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                             ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.294 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.423      ;
; 0.295 ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[5]                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.423      ;
; 0.295 ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                         ; simple_struct:u0|segment_7:display_0|b_counter[6]                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.423      ;
; 0.295 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[31]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[31]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                                                                                  ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; simple_struct:u0|controller:controller_0|PresState.FSM_State_READ_TEMPER                                                                  ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[27]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[27]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[29]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[29]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[25]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[25]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.426      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.187 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.214 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.334      ;
; 0.216 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.336      ;
; 0.256 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.810      ;
; 0.273 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.827      ;
; 0.292 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.846      ;
; 0.293 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.847      ;
; 0.294 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.848      ;
; 0.297 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.035      ; 0.420      ;
; 0.321 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.441      ;
; 0.331 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.451      ;
; 0.332 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.886      ;
; 0.340 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.460      ;
; 0.348 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.468      ;
; 0.348 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.468      ;
; 0.352 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.906      ;
; 0.353 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 0.906      ;
; 0.353 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 0.906      ;
; 0.353 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 0.906      ;
; 0.353 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.439      ; 0.906      ;
; 0.368 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 0.922      ;
; 0.386 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.506      ;
; 0.404 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.525      ;
; 0.419 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.540      ;
; 0.423 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.544      ;
; 0.431 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.035      ; 0.550      ;
; 0.457 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 1.011      ;
; 0.457 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.440      ; 1.011      ;
; 0.475 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.035      ; 0.594      ;
; 0.553 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.673      ;
; 0.732 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.035      ; 0.851      ;
; 0.732 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.035      ; 0.851      ;
; 0.732 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.035      ; 0.851      ;
; 0.732 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.035      ; 0.851      ;
; 0.824 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.944      ;
; 0.836 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.956      ;
; 0.836 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.956      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.194 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                                   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.150      ;
; -0.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|FSM_show_cnt[0]                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|FSM_show_cnt[1]                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.FSM_State_IDLE        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.FSM_State_SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.FSM_State_READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.042      ;
; -0.091 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.042      ;
; -0.061 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                               ; clk          ; clk         ; 1.000        ; -0.038     ; 1.010      ;
; -0.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int                     ; clk          ; clk         ; 1.000        ; -0.036     ; 0.983      ;
; -0.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.983      ;
; -0.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.983      ;
; -0.032 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.983      ;
; -0.007 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                     ; clk          ; clk         ; 1.000        ; -0.033     ; 0.961      ;
; -0.007 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                    ; clk          ; clk         ; 1.000        ; -0.033     ; 0.961      ;
; -0.007 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                    ; clk          ; clk         ; 1.000        ; -0.033     ; 0.961      ;
; -0.007 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                    ; clk          ; clk         ; 1.000        ; -0.033     ; 0.961      ;
; -0.007 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                    ; clk          ; clk         ; 1.000        ; -0.033     ; 0.961      ;
; 0.031  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.031  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.031  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.031  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.031  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.031  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.031  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.031  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.920      ;
; 0.093  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]                        ; clk          ; clk         ; 1.000        ; 0.154      ; 1.048      ;
; 0.093  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]                        ; clk          ; clk         ; 1.000        ; 0.154      ; 1.048      ;
; 0.093  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]                        ; clk          ; clk         ; 1.000        ; 0.154      ; 1.048      ;
; 0.093  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]                        ; clk          ; clk         ; 1.000        ; 0.154      ; 1.048      ;
; 0.093  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]                        ; clk          ; clk         ; 1.000        ; 0.154      ; 1.048      ;
; 0.093  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]                        ; clk          ; clk         ; 1.000        ; 0.154      ; 1.048      ;
; 0.093  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]                        ; clk          ; clk         ; 1.000        ; 0.154      ; 1.048      ;
; 0.096  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd                    ; clk          ; clk         ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop                  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1              ; clk          ; clk         ; 1.000        ; -0.037     ; 0.854      ;
; 0.099  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz                         ; clk          ; clk         ; 1.000        ; 0.154      ; 1.042      ;
; 0.107  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]                        ; clk          ; clk         ; 1.000        ; 0.160      ; 1.040      ;
; 0.107  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]                        ; clk          ; clk         ; 1.000        ; 0.160      ; 1.040      ;
; 0.107  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]                        ; clk          ; clk         ; 1.000        ; 0.160      ; 1.040      ;
; 0.107  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]                        ; clk          ; clk         ; 1.000        ; 0.160      ; 1.040      ;
; 0.107  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]                        ; clk          ; clk         ; 1.000        ; 0.160      ; 1.040      ;
; 0.107  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]                        ; clk          ; clk         ; 1.000        ; 0.160      ; 1.040      ;
; 0.107  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]                        ; clk          ; clk         ; 1.000        ; 0.160      ; 1.040      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]                       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.841      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]                       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.841      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]                       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.841      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]                       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.841      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]                       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.841      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]                       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.841      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]                       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.841      ;
; 0.111  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]                       ; clk          ; clk         ; 1.000        ; -0.035     ; 0.841      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                          ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                          ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.125  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                           ; clk          ; clk         ; 1.000        ; 0.160      ; 1.022      ;
; 0.127  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                  ; clk          ; clk         ; 1.000        ; -0.034     ; 0.826      ;
; 0.127  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                  ; clk          ; clk         ; 1.000        ; -0.034     ; 0.826      ;
; 0.127  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                  ; clk          ; clk         ; 1.000        ; -0.034     ; 0.826      ;
; 0.137  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]                          ; clk          ; clk         ; 1.000        ; 0.157      ; 1.007      ;
; 0.137  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]                          ; clk          ; clk         ; 1.000        ; 0.157      ; 1.007      ;
; 0.137  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]                          ; clk          ; clk         ; 1.000        ; 0.157      ; 1.007      ;
; 0.137  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]                          ; clk          ; clk         ; 1.000        ; 0.157      ; 1.007      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]                    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]                    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]                    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]                    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]                    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]                    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]                    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]                    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]                    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]                    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]                   ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]                   ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]                   ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]                   ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]                   ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.144  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]                   ; clk          ; clk         ; 1.000        ; 0.158      ; 1.001      ;
; 0.152  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                    ; clk          ; clk         ; 1.000        ; 0.147      ; 0.982      ;
; 0.152  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                    ; clk          ; clk         ; 1.000        ; 0.147      ; 0.982      ;
; 0.152  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]                    ; clk          ; clk         ; 1.000        ; 0.147      ; 0.982      ;
; 0.152  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]                    ; clk          ; clk         ; 1.000        ; 0.147      ; 0.982      ;
; 0.152  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]                    ; clk          ; clk         ; 1.000        ; 0.147      ; 0.982      ;
; 0.167  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                   ; clk          ; clk         ; 1.000        ; 0.162      ; 0.982      ;
; 0.167  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                     ; clk          ; clk         ; 1.000        ; 0.162      ; 0.982      ;
; 0.169  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy                        ; clk          ; clk         ; 1.000        ; 0.143      ; 0.961      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.289 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.324      ; 1.012      ;
; 0.289 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.324      ; 1.012      ;
; 0.289 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.324      ; 1.012      ;
; 0.289 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.324      ; 1.012      ;
; 0.292 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.010      ;
; 0.292 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.325      ; 1.010      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.303 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.438      ; 0.855      ;
; 0.303 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.438      ; 0.855      ;
; 0.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.437      ; 0.859      ;
; 0.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.437      ; 0.859      ;
; 0.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.437      ; 0.859      ;
; 0.308 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.437      ; 0.859      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[27]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[28]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[30]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[31]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[29]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[26]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[25]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.492 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.815      ;
; 0.511 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error      ; clk          ; clk         ; 0.000        ; 0.243      ; 0.838      ;
; 0.511 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena        ; clk          ; clk         ; 0.000        ; 0.243      ; 0.838      ;
; 0.526 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy           ; clk          ; clk         ; 0.000        ; 0.223      ; 0.833      ;
; 0.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]       ; clk          ; clk         ; 0.000        ; 0.227      ; 0.838      ;
; 0.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]       ; clk          ; clk         ; 0.000        ; 0.227      ; 0.838      ;
; 0.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]       ; clk          ; clk         ; 0.000        ; 0.227      ; 0.838      ;
; 0.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]       ; clk          ; clk         ; 0.000        ; 0.227      ; 0.838      ;
; 0.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]       ; clk          ; clk         ; 0.000        ; 0.227      ; 0.838      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]       ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.531 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]      ; clk          ; clk         ; 0.000        ; 0.239      ; 0.854      ;
; 0.538 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[3]             ; clk          ; clk         ; 0.000        ; 0.238      ; 0.860      ;
; 0.538 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[2]             ; clk          ; clk         ; 0.000        ; 0.238      ; 0.860      ;
; 0.538 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[1]             ; clk          ; clk         ; 0.000        ; 0.238      ; 0.860      ;
; 0.538 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|dig_sel[0]             ; clk          ; clk         ; 0.000        ; 0.238      ; 0.860      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]             ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.544 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]              ; clk          ; clk         ; 0.000        ; 0.240      ; 0.868      ;
; 0.554 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz            ; clk          ; clk         ; 0.000        ; 0.235      ; 0.873      ;
; 0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[0]           ; clk          ; clk         ; 0.000        ; 0.240      ; 0.879      ;
; 0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[1]           ; clk          ; clk         ; 0.000        ; 0.240      ; 0.879      ;
; 0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[2]           ; clk          ; clk         ; 0.000        ; 0.240      ; 0.879      ;
; 0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[3]           ; clk          ; clk         ; 0.000        ; 0.240      ; 0.879      ;
; 0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[4]           ; clk          ; clk         ; 0.000        ; 0.240      ; 0.879      ;
; 0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[5]           ; clk          ; clk         ; 0.000        ; 0.240      ; 0.879      ;
; 0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|seg7_code[6]           ; clk          ; clk         ; 0.000        ; 0.240      ; 0.879      ;
; 0.567 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[2]           ; clk          ; clk         ; 0.000        ; 0.234      ; 0.885      ;
; 0.567 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[5]           ; clk          ; clk         ; 0.000        ; 0.234      ; 0.885      ;
; 0.567 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[0]           ; clk          ; clk         ; 0.000        ; 0.234      ; 0.885      ;
; 0.567 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[1]           ; clk          ; clk         ; 0.000        ; 0.234      ; 0.885      ;
; 0.567 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[3]           ; clk          ; clk         ; 0.000        ; 0.234      ; 0.885      ;
; 0.567 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[4]           ; clk          ; clk         ; 0.000        ; 0.234      ; 0.885      ;
; 0.567 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|segment_7:display_0|b_counter[6]           ; clk          ; clk         ; 0.000        ; 0.234      ; 0.885      ;
; 0.584 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.706      ;
; 0.584 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.706      ;
; 0.584 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.706      ;
; 0.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.591 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.713      ;
; 0.606 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.606 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.606 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.606 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.606 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.606 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.725      ;
; 0.677 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.677 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.677 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.677 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.677 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.677 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.677 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.677 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.797      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.833      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.833      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.833      ;
; 0.710 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.833      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; -15.019  ; 0.178 ; -1.602   ; 0.303   ; -3.000              ;
;  clk                                    ; -15.019  ; 0.178 ; -1.602   ; 0.492   ; -3.000              ;
;  simple_struct:u0|usart:usart_0|bit_clk ; -2.083   ; 0.187 ; -0.592   ; 0.303   ; -1.487              ;
; Design-wide TNS                         ; -553.947 ; 0.0   ; -111.311 ; 0.0     ; -255.79             ;
;  clk                                    ; -545.569 ; 0.000 ; -107.813 ; 0.000   ; -246.868            ;
;  simple_struct:u0|usart:usart_0|bit_clk ; -8.378   ; 0.000 ; -3.498   ; 0.000   ; -8.922              ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 4566890  ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; clk                                    ; 2        ; 1        ; 0        ; 0        ;
; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 14       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 4566890  ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; clk                                    ; 2        ; 1        ; 0        ; 0        ;
; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 14       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 116      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 116      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                 ;
+----------------------------------------+----------------------------------------+------+-------------+
; Target                                 ; Clock                                  ; Type ; Status      ;
+----------------------------------------+----------------------------------------+------+-------------+
; clk                                    ; clk                                    ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; Base ; Constrained ;
+----------------------------------------+----------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; key        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Tue Nov 21 22:32:38 2023
Info: Command: quartus_sta 19_PD_Verilog -c 19_PD_verilog
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'c:/users/maxim/downloads/19_pd_verilog/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.019
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.019            -545.569 clk 
    Info (332119):    -2.083              -8.378 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
    Info (332119):     0.453               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -1.602
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.602            -107.813 clk 
    Info (332119):    -0.592              -3.498 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.929
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.929               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.181               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -246.868 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.756            -498.050 clk 
    Info (332119):    -1.828              -7.462 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -1.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.440             -92.140 clk 
    Info (332119):    -0.479              -2.818 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.790
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.790               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.027               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -246.868 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.845
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.845            -146.256 clk 
    Info (332119):    -0.344              -0.424 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
    Info (332119):     0.187               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -0.194
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.194              -1.237 clk 
    Info (332119):     0.289               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.303               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.492               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -218.720 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4791 megabytes
    Info: Processing ended: Tue Nov 21 22:32:40 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


