Fitter report for top
Mon Apr 18 17:55:19 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. PLL Usage Summary
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Apr 18 17:55:18 2022       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; top                                         ;
; Top-level Entity Name           ; top                                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEFA2F23I7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 8,437 / 9,430 ( 89 % )                      ;
; Total registers                 ; 6885                                        ;
; Total pins                      ; 75 / 224 ( 33 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 180,224 / 1,802,240 ( 10 % )                ;
; Total RAM Blocks                ; 25 / 176 ( 14 % )                           ;
; Total DSP Blocks                ; 1 / 25 ( 4 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEFA2F23I7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.8%      ;
;     Processor 3            ;   5.4%      ;
;     Processor 4            ;   5.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                        ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; clkin~inputCLKENA0                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; cpuclk~CLKENA0                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[0]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[1]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[2]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[3]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[4]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[5]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[6]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[7]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[8]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[9]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[10]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[11]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[12]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[13]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[14]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_xfer_out[15]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[0]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[1]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[2]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[3]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[4]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[5]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[6]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[7]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[8]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[9]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[10]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[11]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[12]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[13]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[14]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_xfer_out[15]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[0]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a0  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[1]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a1  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[2]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a2  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[3]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a3  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[4]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a4  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[5]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a5  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[6]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a6  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[7]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a7  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[8]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a8  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[9]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a9  ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[10]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a10 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[11]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a11 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[12]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a12 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[13]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a13 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[14]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a14 ; PORTBDATAOUT     ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[15]                                         ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a15 ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|attr2[0]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:attrbuf_rtl_1|altsyncram_lrk1:auto_generated|ram_block1a0                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|attr2[1]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:attrbuf_rtl_1|altsyncram_lrk1:auto_generated|ram_block1a1                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|attr2[2]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:attrbuf_rtl_1|altsyncram_lrk1:auto_generated|ram_block1a2                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|attr2[3]                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:attrbuf_rtl_1|altsyncram_lrk1:auto_generated|ram_block1a3                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|char[0]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1|altsyncram_trk1:auto_generated|ram_block1a0                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|char[1]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1|altsyncram_trk1:auto_generated|ram_block1a1                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|char[2]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1|altsyncram_trk1:auto_generated|ram_block1a2                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|char[3]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1|altsyncram_trk1:auto_generated|ram_block1a3                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|char[4]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1|altsyncram_trk1:auto_generated|ram_block1a4                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|char[5]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1|altsyncram_trk1:auto_generated|ram_block1a5                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|char[6]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1|altsyncram_trk1:auto_generated|ram_block1a6                  ; PORTBDATAOUT     ;                       ;
; vt:vt0|vga:vga0|char[7]                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1|altsyncram_trk1:auto_generated|ram_block1a7                  ; PORTBDATAOUT     ;                       ;
; cpuresetlength[0]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpuresetlength[0]~DUPLICATE                                                                           ;                  ;                       ;
; cpuresetlength[1]                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cpuresetlength[1]~DUPLICATE                                                                           ;                  ;                       ;
; dram_fsm.dram_c1                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_fsm.dram_c1~DUPLICATE                                                                            ;                  ;                       ;
; dram_fsm.dram_c6                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_fsm.dram_c6~DUPLICATE                                                                            ;                  ;                       ;
; dram_fsm.dram_c8                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_fsm.dram_c8~DUPLICATE                                                                            ;                  ;                       ;
; dram_fsm.dram_c9                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_fsm.dram_c9~DUPLICATE                                                                            ;                  ;                       ;
; dram_fsm.dram_c10                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_fsm.dram_c10~DUPLICATE                                                                           ;                  ;                       ;
; dram_fsm.dram_idle                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_fsm.dram_idle~DUPLICATE                                                                          ;                  ;                       ;
; dram_fsm.dram_init                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_fsm.dram_init~DUPLICATE                                                                          ;                  ;                       ;
; dram_fsm.dram_pwron_mrs                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_fsm.dram_pwron_mrs~DUPLICATE                                                                     ;                  ;                       ;
; dram_fsm.dram_pwron_pre                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_fsm.dram_pwron_pre~DUPLICATE                                                                     ;                  ;                       ;
; dram_fsm.dram_pwron_prew                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_fsm.dram_pwron_prew~DUPLICATE                                                                    ;                  ;                       ;
; dram_wait[0]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_wait[0]~DUPLICATE                                                                                ;                  ;                       ;
; dram_wait[1]                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; dram_wait[1]~DUPLICATE                                                                                ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_output[4]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_output[4]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_output[15]                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_output[15]~DUPLICATE                                                        ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_psw[0]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_psw[0]~DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_psw[1]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_psw[1]~DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_psw[2]                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_psw[2]~DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[2]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[2]~DUPLICATE                                                          ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[3]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[3]~DUPLICATE                                                          ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[7]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[7]~DUPLICATE                                                          ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[8]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[8]~DUPLICATE                                                          ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[11]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[11]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[12]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[12]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[25]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[25]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[26]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[26]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[27]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[27]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[29]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[29]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp1[30]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp1[30]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp2[1]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp2[1]~DUPLICATE                                                          ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp2[4]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp2[4]~DUPLICATE                                                          ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp2[5]                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp2[5]~DUPLICATE                                                          ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp2[12]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp2[12]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp2[18]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp2[18]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp2[31]                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp2[31]~DUPLICATE                                                         ;                  ;                       ;
; unibus:pdp11|cpu:cpu0|eis_temp[1]                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cpu:cpu0|eis_temp[1]~DUPLICATE                                                           ;                  ;                       ;
; unibus:pdp11|cr:cr0|bus_dati[0]                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cr:cr0|bus_dati[0]~DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|cr:cr0|pir[12]                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|cr:cr0|pir[12]~DUPLICATE                                                                 ;                  ;                       ;
; unibus:pdp11|kl11:kl0|rx_copied                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|kl11:kl0|rx_copied~DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|kl11:kl0|rx_done                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|kl11:kl0|rx_done~DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|kl11:kl0|rx_ie                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|kl11:kl0|rx_ie~DUPLICATE                                                                 ;                  ;                       ;
; unibus:pdp11|kl11:kl0|tx_ie                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|kl11:kl0|tx_ie~DUPLICATE                                                                 ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|mmutrap                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|mmutrap~DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~17                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~17DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~24                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~24DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~40                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~40DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~42                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~42DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~66                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~66DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~72                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~72DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~76                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~76DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~87                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~87DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~103                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~103DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~107                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~107DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~111                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~111DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~119                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~119DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~120                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~120DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~133                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~133DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_00~140                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_00~140DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~19                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~19DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~21                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~21DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~28                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~28DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~38                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~38DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~42                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~42DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~63                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~63DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~64                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~64DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~67                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~67DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~82                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~82DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~106                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~106DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~109                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~109DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~132                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~132DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~135                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~135DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~136                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~136DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_01~139                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_01~139DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~13                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~13DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~14                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~14DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~16                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~16DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~18                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~18DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~22                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~22DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~24                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~24DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~29                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~29DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~36                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~36DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~37                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~37DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~55                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~55DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~59                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~59DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~62                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~62DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~63                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~63DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~64                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~64DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~67                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~67DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~69                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~69DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~77                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~77DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~78                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~78DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~83                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~83DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~86                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~86DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~91                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~91DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~92                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~92DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~99                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~99DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~104                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~104DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~106                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~106DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~110                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~110DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~115                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~115DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~118                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~118DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~123                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~123DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~128                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~128DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par0_11~136                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par0_11~136DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~53                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~53DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~56                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~56DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~61                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~61DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~63                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~63DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~65                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~65DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~69                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~69DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~73                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~73DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~83                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~83DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~85                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~85DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~91                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~91DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~111                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~111DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~134                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~134DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~135                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~135DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_00~139                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_00~139DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~23                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~23DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~30                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~30DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~47                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~47DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~48                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~48DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~49                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~49DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~53                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~53DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~55                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~55DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~62                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~62DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~63                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~63DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~65                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~65DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~67                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~67DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~78                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~78DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~87                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~87DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~98                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~98DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~106                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~106DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~107                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~107DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~110                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~110DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~113                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~113DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~114                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~114DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~119                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~119DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~128                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~128DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~129                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~129DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~131                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~131DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~134                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~134DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~136                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~136DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_01~140                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_01~140DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~15                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~15DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~32                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~32DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~47                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~47DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~48                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~48DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~55                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~55DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~56                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~56DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~62                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~62DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~64                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~64DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~87                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~87DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~98                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~98DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~102                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~102DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~109                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~109DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~111                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~111DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~122                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~122DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~126                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~126DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~128                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~128DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~131                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~131DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~133                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~133DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~137                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~137DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|par1_11~138                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|par1_11~138DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr0_00~35                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr0_00~35DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr0_00~57                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr0_00~57DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr0_01~27                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr0_01~27DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr0_01~45                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr0_01~45DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr0_01~71                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr0_01~71DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr0_11~19                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr0_11~19DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr0_11~35                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr0_11~35DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr0_11~62                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr0_11~62DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr1_00~26                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr1_00~26DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr1_00~50                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr1_00~50DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr1_00~75                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr1_00~75DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr1_00~79                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr1_00~79DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr1_00~93                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr1_00~93DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr1_00~121                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr1_00~121DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr1_01~57                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr1_01~57DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr1_01~65                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr1_01~65DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdr1_01~96                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdr1_01~96DUPLICATE                                                             ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|pdro2valid                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|pdro2valid~DUPLICATE                                                            ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|sr0[0]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|sr0[0]~DUPLICATE                                                                ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|sr0[13]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|sr0[13]~DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|sr0[14]                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|sr0[14]~DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|sr3[0]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|sr3[0]~DUPLICATE                                                                ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|sr3[4]                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|sr3[4]~DUPLICATE                                                                ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~52                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~52DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~58                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~58DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~60                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~60DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~117                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~117DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~141                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~141DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~155                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~155DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~173                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~173DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~175                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~175DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~184                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~184DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~200                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~200DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb0~211                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb0~211DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~20                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~20DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~53                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~53DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~69                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~69DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~99                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~99DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~129                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~129DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~158                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~158DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~159                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~159DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~160                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~160DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~165                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~165DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~194                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~194DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb1~259                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb1~259DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~36                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~36DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~40                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~40DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~53                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~53DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~60                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~60DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~63                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~63DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~72                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~72DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~85                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~85DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~87                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~87DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~99                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~99DUPLICATE                                                               ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~132                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~132DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~134                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~134DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~137                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~137DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|mmu:mmu0|ubmb2~163                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|mmu:mmu0|ubmb2~163DUPLICATE                                                              ;                  ;                       ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|clkcounter[0]                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; unibus:pdp11|rl11:rl0|sdspi:sd1|clkcounter[0]~DUPLICATE                                               ;                  ;                       ;
; vt:vt0|kl11:kl0|br                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vt:vt0|kl11:kl0|br~DUPLICATE                                                                          ;                  ;                       ;
; vt:vt0|kl11:kl0|rx_copied                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vt:vt0|kl11:kl0|rx_copied~DUPLICATE                                                                   ;                  ;                       ;
; vt:vt0|kl11:kl0|rx_done                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vt:vt0|kl11:kl0|rx_done~DUPLICATE                                                                     ;                  ;                       ;
; vt:vt0|kl11:kl0|tx_buf[2]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vt:vt0|kl11:kl0|tx_buf[2]~DUPLICATE                                                                   ;                  ;                       ;
+---------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 19947 ) ; 0.00 % ( 0 / 19947 )       ; 0.00 % ( 0 / 19947 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 19947 ) ; 0.00 % ( 0 / 19947 )       ; 0.00 % ( 0 / 19947 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 19937 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/HPz420/Documents/GitHub/Doug Gilliland/Retro-Computers/PDP-11/PDP2011/PDP_11_70/top/top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8,437 / 9,430         ; 89 %  ;
; ALMs needed [=A-B+C]                                        ; 8,437                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9,430 / 9,430         ; 100 % ;
;         [a] ALMs used for LUT logic and registers           ; 2,138                 ;       ;
;         [b] ALMs used for LUT logic                         ; 6,136                 ;       ;
;         [c] ALMs used for registers                         ; 1,156                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,141 / 9,430         ; 12 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 148 / 9,430           ; 2 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 10                    ;       ;
;         [c] Due to LAB input limits                         ; 138                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 943 / 943             ; 100 % ;
;     -- Logic LABs                                           ; 943                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 12,885                ;       ;
;     -- 7 input functions                                    ; 595                   ;       ;
;     -- 6 input functions                                    ; 3,039                 ;       ;
;     -- 5 input functions                                    ; 2,934                 ;       ;
;     -- 4 input functions                                    ; 2,178                 ;       ;
;     -- <=3 input functions                                  ; 4,139                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 985                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 6,885                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 6,587 / 18,860        ; 35 %  ;
;         -- Secondary logic registers                        ; 298 / 18,860          ; 2 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 6,657                 ;       ;
;         -- Routing optimization registers                   ; 228                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 75 / 224              ; 33 %  ;
;     -- Clock pins                                           ; 3 / 9                 ; 33 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 25 / 176              ; 14 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 180,224 / 1,802,240   ; 10 %  ;
; Total block memory implementation bits                      ; 256,000 / 1,802,240   ; 14 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 1 / 25                ; 4 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 4                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 26.4% / 26.6% / 25.9% ;       ;
; Peak interconnect usage (total/H/V)                         ; 58.8% / 58.8% / 59.8% ;       ;
; Maximum fan-out                                             ; 5880                  ;       ;
; Highest non-global fan-out                                  ; 813                   ;       ;
; Total fan-out                                               ; 79273                 ;       ;
; Average fan-out                                             ; 3.78                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 8437 / 9430 ( 89 % )  ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 8437                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 9430 / 9430 ( 100 % ) ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 2138                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 6136                  ; 0                              ;
;         [c] ALMs used for registers                         ; 1156                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1141 / 9430 ( 12 % )  ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 148 / 9430 ( 2 % )    ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 10                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 138                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 943 / 943 ( 100 % )   ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 943                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 12885                 ; 0                              ;
;     -- 7 input functions                                    ; 595                   ; 0                              ;
;     -- 6 input functions                                    ; 3039                  ; 0                              ;
;     -- 5 input functions                                    ; 2934                  ; 0                              ;
;     -- 4 input functions                                    ; 2178                  ; 0                              ;
;     -- <=3 input functions                                  ; 4139                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 985                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 6587 / 18860 ( 35 % ) ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 298 / 18860 ( 2 % )   ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 6657                  ; 0                              ;
;         -- Routing optimization registers                   ; 228                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 73                    ; 2                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 180224                ; 0                              ;
; Total block memory implementation bits                      ; 256000                ; 0                              ;
; M10K block                                                  ; 25 / 176 ( 14 % )     ; 0 / 176 ( 0 % )                ;
; DSP block                                                   ; 1 / 25 ( 4 % )        ; 0 / 25 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 2 / 104 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 348                   ; 0                              ;
;     -- Registered Input Connections                         ; 332                   ; 0                              ;
;     -- Output Connections                                   ; 16                    ; 332                            ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 79983                 ; 367                            ;
;     -- Registered Connections                               ; 29230                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 32                    ; 332                            ;
;     -- hard_block:auto_generated_inst                       ; 332                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 14                    ; 1                              ;
;     -- Output Ports                                         ; 45                    ; 3                              ;
;     -- Bidir Ports                                          ; 16                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clkin       ; M9    ; 3B       ; 22           ; 0            ; 0            ; 185                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; cts1        ; N19   ; 5B       ; 54           ; 19           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; ps2k_c      ; AA2   ; 2A       ; 0            ; 18           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; ps2k_d      ; AA1   ; 2A       ; 0            ; 18           ; 94           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; resetbtn    ; M22   ; 5B       ; 54           ; 19           ; 37           ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; rx1         ; L19   ; 5B       ; 54           ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sdcard_miso ; B16   ; 7A       ; 52           ; 45           ; 34           ; 117                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[0]       ; L17   ; 5B       ; 54           ; 20           ; 20           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[1]       ; K17   ; 5B       ; 54           ; 20           ; 3            ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[2]       ; K22   ; 5B       ; 54           ; 21           ; 54           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[3]       ; K21   ; 5B       ; 54           ; 21           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[4]       ; M16   ; 5B       ; 54           ; 18           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[5]       ; N16   ; 5B       ; 54           ; 18           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; xu_miso     ; P16   ; 5A       ; 54           ; 17           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; dram_addr[0]  ; P8    ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[10] ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[11] ; T9    ; 3B       ; 19           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[12] ; Y9    ; 3B       ; 23           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[1]  ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[2]  ; N8    ; 3B       ; 18           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[3]  ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[4]  ; U6    ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[5]  ; U7    ; 3A       ; 10           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[6]  ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[7]  ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[8]  ; T8    ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_addr[9]  ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_ba_0     ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_ba_1     ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_cas_n    ; AA7   ; 3B       ; 18           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_cke      ; V9    ; 3B       ; 16           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_clk      ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_cs_n     ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_ldqm     ; AB7   ; 3B       ; 18           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_ras_n    ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_udqm     ; V10   ; 3B       ; 16           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dram_we_n     ; W9    ; 3A       ; 11           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; greenled[0]   ; R21   ; 5A       ; 54           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; greenled[1]   ; P22   ; 5A       ; 54           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; greenled[2]   ; T22   ; 5A       ; 54           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; greenled[3]   ; R22   ; 5A       ; 54           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; greenled[4]   ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rts1          ; M18   ; 5B       ; 54           ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdcard_cs     ; B15   ; 7A       ; 43           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdcard_mosi   ; C15   ; 7A       ; 43           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdcard_sclk   ; C16   ; 7A       ; 52           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx1           ; L18   ; 5B       ; 54           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vgab[0]       ; B13   ; 7A       ; 42           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vgab[1]       ; A13   ; 7A       ; 42           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vgag[0]       ; D13   ; 7A       ; 36           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vgag[1]       ; C13   ; 7A       ; 36           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vgah          ; A15   ; 7A       ; 46           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vgar[0]       ; E12   ; 7A       ; 32           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vgar[1]       ; D12   ; 7A       ; 32           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vgav          ; A14   ; 7A       ; 46           ; 45           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xu_cs         ; T20   ; 5A       ; 54           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xu_debug_tx   ; P17   ; 5A       ; 54           ; 17           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xu_mosi       ; N21   ; 5B       ; 54           ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xu_sclk       ; N20   ; 5B       ; 54           ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------+
; dram_dq[0]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[0]~en (inverted)  ;
; dram_dq[10] ; U11   ; 3B       ; 24           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[10]~en (inverted) ;
; dram_dq[11] ; R10   ; 3B       ; 25           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[11]~en (inverted) ;
; dram_dq[12] ; R11   ; 3B       ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[12]~en (inverted) ;
; dram_dq[13] ; U12   ; 3B       ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[13]~en (inverted) ;
; dram_dq[14] ; R12   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[14]~en (inverted) ;
; dram_dq[15] ; P12   ; 3B       ; 24           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[15]~en (inverted) ;
; dram_dq[1]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[1]~en (inverted)  ;
; dram_dq[2]  ; AA10  ; 3B       ; 22           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[2]~en (inverted)  ;
; dram_dq[3]  ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[3]~en (inverted)  ;
; dram_dq[4]  ; Y10   ; 3B       ; 23           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[4]~en (inverted)  ;
; dram_dq[5]  ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[5]~en (inverted)  ;
; dram_dq[6]  ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[6]~en (inverted)  ;
; dram_dq[7]  ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[7]~en (inverted)  ;
; dram_dq[8]  ; U10   ; 3B       ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[8]~en (inverted)  ;
; dram_dq[9]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; dram_dq[9]~en (inverted)  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 2 / 16 ( 13 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 11 / 16 ( 69 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 29 / 32 ( 91 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 7 / 16 ( 44 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 12 / 48 ( 25 % ) ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; vgab[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; vgav                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 216        ; 7A       ; vgah                            ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; ps2k_d                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; ps2k_c                          ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; dram_cas_n                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; dram_dq[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; dram_dq[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; dram_dq[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; dram_dq[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; dram_cs_n                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; dram_ras_n                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; dram_ldqm                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; dram_dq[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; dram_dq[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; dram_clk                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; vgab[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; sdcard_cs                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ; 204        ; 7A       ; sdcard_miso                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; vgag[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; sdcard_mosi                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ; 206        ; 7A       ; sdcard_sclk                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; vgar[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; vgag[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; vgar[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; sw[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; sw[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; sw[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; sw[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; tx1                             ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; rx1                             ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; clkin                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; sw[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; rts1                            ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; resetbtn                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; dram_addr[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; dram_addr[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; sw[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; cts1                            ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; xu_sclk                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; xu_mosi                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; dram_addr[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; dram_addr[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; dram_ba_1                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; dram_dq[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; xu_miso                         ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P17      ; 169        ; 5A       ; xu_debug_tx                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; greenled[1]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; dram_addr[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; dram_dq[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; dram_dq[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; dram_dq[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; greenled[0]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; greenled[3]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; dram_ba_0                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; dram_addr[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; dram_addr[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; dram_dq[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; xu_cs                           ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; greenled[2]                     ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; dram_addr[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; dram_addr[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; dram_addr[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; dram_dq[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; dram_dq[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; dram_dq[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; greenled[4]                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; dram_addr[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; dram_cke                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; dram_udqm                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; dram_addr[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; dram_we_n                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; dram_addr[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; dram_dq[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; dram_dq[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; vgag[0]       ; Missing drive strength and slew rate ;
; vgag[1]       ; Missing drive strength and slew rate ;
; dram_addr[12] ; Missing drive strength and slew rate ;
; dram_ba_1     ; Missing drive strength and slew rate ;
; greenled[0]   ; Missing drive strength and slew rate ;
; greenled[1]   ; Missing drive strength and slew rate ;
; greenled[2]   ; Missing drive strength and slew rate ;
; greenled[3]   ; Missing drive strength and slew rate ;
; sdcard_cs     ; Missing drive strength and slew rate ;
; sdcard_mosi   ; Missing drive strength and slew rate ;
; greenled[4]   ; Missing drive strength and slew rate ;
; vgah          ; Missing drive strength and slew rate ;
; vgav          ; Missing drive strength and slew rate ;
; sdcard_sclk   ; Missing drive strength and slew rate ;
; dram_addr[0]  ; Missing drive strength and slew rate ;
; dram_addr[1]  ; Missing drive strength and slew rate ;
; dram_addr[2]  ; Missing drive strength and slew rate ;
; dram_addr[3]  ; Missing drive strength and slew rate ;
; dram_addr[4]  ; Missing drive strength and slew rate ;
; dram_addr[5]  ; Missing drive strength and slew rate ;
; dram_addr[6]  ; Missing drive strength and slew rate ;
; dram_addr[7]  ; Missing drive strength and slew rate ;
; dram_addr[8]  ; Missing drive strength and slew rate ;
; dram_addr[9]  ; Missing drive strength and slew rate ;
; dram_addr[10] ; Missing drive strength and slew rate ;
; dram_addr[11] ; Missing drive strength and slew rate ;
; dram_ba_0     ; Missing drive strength and slew rate ;
; dram_udqm     ; Missing drive strength and slew rate ;
; dram_ldqm     ; Missing drive strength and slew rate ;
; dram_ras_n    ; Missing drive strength and slew rate ;
; dram_cas_n    ; Missing drive strength and slew rate ;
; dram_clk      ; Missing drive strength and slew rate ;
; dram_we_n     ; Missing drive strength and slew rate ;
; dram_cs_n     ; Missing drive strength and slew rate ;
; tx1           ; Missing drive strength and slew rate ;
; rts1          ; Missing drive strength and slew rate ;
; vgar[0]       ; Missing drive strength and slew rate ;
; vgar[1]       ; Missing drive strength and slew rate ;
; vgab[0]       ; Missing drive strength and slew rate ;
; vgab[1]       ; Missing drive strength and slew rate ;
; xu_cs         ; Missing drive strength and slew rate ;
; xu_mosi       ; Missing drive strength and slew rate ;
; xu_sclk       ; Missing drive strength and slew rate ;
; xu_debug_tx   ; Missing drive strength and slew rate ;
; dram_cke      ; Missing drive strength and slew rate ;
; dram_dq[0]    ; Missing drive strength and slew rate ;
; dram_dq[1]    ; Missing drive strength and slew rate ;
; dram_dq[2]    ; Missing drive strength and slew rate ;
; dram_dq[3]    ; Missing drive strength and slew rate ;
; dram_dq[4]    ; Missing drive strength and slew rate ;
; dram_dq[5]    ; Missing drive strength and slew rate ;
; dram_dq[6]    ; Missing drive strength and slew rate ;
; dram_dq[7]    ; Missing drive strength and slew rate ;
; dram_dq[8]    ; Missing drive strength and slew rate ;
; dram_dq[9]    ; Missing drive strength and slew rate ;
; dram_dq[10]   ; Missing drive strength and slew rate ;
; dram_dq[11]   ; Missing drive strength and slew rate ;
; dram_dq[12]   ; Missing drive strength and slew rate ;
; dram_dq[13]   ; Missing drive strength and slew rate ;
; dram_dq[14]   ; Missing drive strength and slew rate ;
; dram_dq[15]   ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                       ;                           ;
+-------------------------------------------------------------------------------------------------------+---------------------------+
; pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                           ;
;     -- PLL Type                                                                                       ; Integer PLL               ;
;     -- PLL Location                                                                                   ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                        ; Global Clock              ;
;     -- PLL Bandwidth                                                                                  ; Auto                      ;
;         -- PLL Bandwidth Range                                                                        ; 800000 to 400000 Hz       ;
;     -- Reference Clock Frequency                                                                      ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                     ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                              ; 420.0 MHz                 ;
;     -- PLL Operation Mode                                                                             ; Normal                    ;
;     -- PLL Freq Min Lock                                                                              ; 35.714286 MHz             ;
;     -- PLL Freq Max Lock                                                                              ; 95.238095 MHz             ;
;     -- PLL Enable                                                                                     ; On                        ;
;     -- PLL Fractional Division                                                                        ; N/A                       ;
;     -- M Counter                                                                                      ; 42                        ;
;     -- N Counter                                                                                      ; 5                         ;
;     -- PLL Refclk Select                                                                              ;                           ;
;             -- PLL Refclk Select Location                                                             ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                     ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                     ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                        ; N/A                       ;
;             -- CORECLKIN source                                                                       ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                     ; N/A                       ;
;             -- PLLIQCLKIN source                                                                      ; N/A                       ;
;             -- RXIQCLKIN source                                                                       ; N/A                       ;
;             -- CLKIN(0) source                                                                        ; clkin~input               ;
;             -- CLKIN(1) source                                                                        ; N/A                       ;
;             -- CLKIN(2) source                                                                        ; N/A                       ;
;             -- CLKIN(3) source                                                                        ; N/A                       ;
;     -- PLL Output Counter                                                                             ;                           ;
;         -- pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                 ; 140.0 MHz                 ;
;             -- Output Clock Location                                                                  ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                 ; On                        ;
;             -- Duty Cycle                                                                             ; 50.0000                   ;
;             -- Phase Shift                                                                            ; 0.000000 degrees          ;
;             -- C Counter                                                                              ; 3                         ;
;             -- C Counter PH Mux PRST                                                                  ; 0                         ;
;             -- C Counter PRST                                                                         ; 1                         ;
;                                                                                                       ;                           ;
+-------------------------------------------------------------------------------------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                           ; Entity Name     ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |top                                            ; 8436.5 (129.2)       ; 9429.5 (142.4)                   ; 1140.5 (13.4)                                     ; 147.5 (0.2)                      ; 0.0 (0.0)            ; 12885 (208)         ; 6885 (148)                ; 0 (0)         ; 180224            ; 25    ; 1          ; 75   ; 0            ; |top                                                                                                          ; top             ; work         ;
;    |pll:pll0|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|pll:pll0                                                                                                 ; pll             ; work         ;
;       |altpll:altpll_component|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|pll:pll0|altpll:altpll_component                                                                         ; altpll          ; work         ;
;          |pll_altpll:auto_generated|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|pll:pll0|altpll:altpll_component|pll_altpll:auto_generated                                               ; pll_altpll      ; work         ;
;    |unibus:pdp11|                               ; 7055.9 (62.8)        ; 7903.1 (67.3)                    ; 973.5 (4.7)                                       ; 126.3 (0.1)                      ; 0.0 (0.0)            ; 10533 (112)         ; 5845 (32)                 ; 0 (0)         ; 32768             ; 7     ; 1          ; 0    ; 0            ; |top|unibus:pdp11                                                                                             ; unibus          ; work         ;
;       |cpu:cpu0|                                ; 2979.6 (2793.1)      ; 3272.6 (2935.8)                  ; 386.4 (234.5)                                     ; 93.5 (91.7)                      ; 0.0 (0.0)            ; 4654 (4461)         ; 1707 (1083)               ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |top|unibus:pdp11|cpu:cpu0                                                                                    ; cpu             ; work         ;
;          |cpuregs:cpuregs0|                     ; 39.0 (39.0)          ; 97.5 (97.5)                      ; 59.2 (59.2)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 19 (19)             ; 240 (240)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0                                                                   ; cpuregs         ; work         ;
;          |fpuregs:fpuregs0|                     ; 147.6 (147.6)        ; 239.2 (239.2)                    ; 92.7 (92.7)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 174 (174)           ; 384 (384)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0                                                                   ; fpuregs         ; work         ;
;       |cr:cr0|                                  ; 68.6 (68.6)          ; 74.4 (74.4)                      ; 6.3 (6.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 97 (97)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|cr:cr0                                                                                      ; cr              ; work         ;
;       |csdr:csdr0|                              ; 6.3 (6.3)            ; 6.8 (6.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|csdr:csdr0                                                                                  ; csdr            ; work         ;
;       |kl11:kl0|                                ; 84.9 (84.9)          ; 91.6 (91.6)                      ; 7.1 (7.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 124 (124)           ; 111 (111)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|kl11:kl0                                                                                    ; kl11            ; work         ;
;       |kw11l:kw0|                               ; 25.0 (25.0)          ; 27.5 (27.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|kw11l:kw0                                                                                   ; kw11l           ; work         ;
;       |m9312h:bootrom1|                         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|m9312h:bootrom1                                                                             ; m9312h          ; work         ;
;          |altsyncram:meme_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0                                                       ; altsyncram      ; work         ;
;             |altsyncram_2hc1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0|altsyncram_2hc1:auto_generated                        ; altsyncram_2hc1 ; work         ;
;          |altsyncram:memo_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:memo_rtl_0                                                       ; altsyncram      ; work         ;
;             |altsyncram_3hc1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|m9312h:bootrom1|altsyncram:memo_rtl_0|altsyncram_3hc1:auto_generated                        ; altsyncram_3hc1 ; work         ;
;       |m9312l:bootrom0|                         ; 3.5 (3.5)            ; 3.7 (3.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|m9312l:bootrom0                                                                             ; m9312l          ; work         ;
;          |altsyncram:meme_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:meme_rtl_0                                                       ; altsyncram      ; work         ;
;             |altsyncram_ifc1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:meme_rtl_0|altsyncram_ifc1:auto_generated                        ; altsyncram_ifc1 ; work         ;
;          |altsyncram:memo_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:memo_rtl_0                                                       ; altsyncram      ; work         ;
;             |altsyncram_jfc1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|m9312l:bootrom0|altsyncram:memo_rtl_0|altsyncram_jfc1:auto_generated                        ; altsyncram_jfc1 ; work         ;
;       |mmu:mmu0|                                ; 1898.1 (1898.1)      ; 2259.1 (2259.1)                  ; 385.1 (385.1)                                     ; 24.1 (24.1)                      ; 0.0 (0.0)            ; 2369 (2369)         ; 2350 (2350)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|mmu:mmu0                                                                                    ; mmu             ; work         ;
;       |rh11:rh0|                                ; 748.6 (440.9)        ; 798.6 (466.7)                    ; 55.1 (28.2)                                       ; 5.1 (2.4)                        ; 0.0 (0.0)            ; 1224 (757)          ; 531 (293)                 ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rh11:rh0                                                                                    ; rh11            ; work         ;
;          |sdspi:sd1|                            ; 307.7 (307.7)        ; 331.9 (331.9)                    ; 26.9 (26.9)                                       ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 467 (467)           ; 238 (238)                 ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1                                                                          ; sdspi           ; work         ;
;             |altsyncram:rsector_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0                                                 ; altsyncram      ; work         ;
;                |altsyncram_5pk1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated                  ; altsyncram_5pk1 ; work         ;
;             |altsyncram:wsector_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0                                                 ; altsyncram      ; work         ;
;                |altsyncram_5pk1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_5pk1:auto_generated                  ; altsyncram_5pk1 ; work         ;
;       |rk11:rk0|                                ; 682.5 (386.0)        ; 745.0 (411.7)                    ; 65.2 (27.3)                                       ; 2.6 (1.6)                        ; 0.0 (0.0)            ; 1111 (661)          ; 548 (310)                 ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rk11:rk0                                                                                    ; rk11            ; work         ;
;          |sdspi:sd1|                            ; 296.5 (296.5)        ; 333.3 (333.3)                    ; 37.8 (37.8)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 450 (450)           ; 238 (238)                 ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rk11:rk0|sdspi:sd1                                                                          ; sdspi           ; work         ;
;             |altsyncram:rsector_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0                                                 ; altsyncram      ; work         ;
;                |altsyncram_5pk1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated                  ; altsyncram_5pk1 ; work         ;
;             |altsyncram:wsector_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:wsector_rtl_0                                                 ; altsyncram      ; work         ;
;                |altsyncram_5pk1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_5pk1:auto_generated                  ; altsyncram_5pk1 ; work         ;
;       |rl11:rl0|                                ; 493.9 (209.4)        ; 554.6 (239.2)                    ; 60.7 (29.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 786 (337)           ; 474 (235)                 ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rl11:rl0                                                                                    ; rl11            ; work         ;
;          |sdspi:sd1|                            ; 284.5 (284.5)        ; 315.4 (315.4)                    ; 30.9 (30.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 449 (449)           ; 239 (239)                 ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rl11:rl0|sdspi:sd1                                                                          ; sdspi           ; work         ;
;             |altsyncram:rsector_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0                                                 ; altsyncram      ; work         ;
;                |altsyncram_5pk1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated                  ; altsyncram_5pk1 ; work         ;
;             |altsyncram:wsector_rtl_0|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:wsector_rtl_0                                                 ; altsyncram      ; work         ;
;                |altsyncram_5pk1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |top|unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_5pk1:auto_generated                  ; altsyncram_5pk1 ; work         ;
;    |vt:vt0|                                     ; 1251.5 (9.8)         ; 1384.0 (9.8)                     ; 153.5 (0.0)                                       ; 21.0 (0.0)                       ; 0.0 (0.0)            ; 2144 (18)           ; 892 (0)                   ; 0 (0)         ; 147456            ; 18    ; 0          ; 0    ; 0            ; |top|vt:vt0                                                                                                   ; vt              ; work         ;
;       |cpu:cpu0|                                ; 874.4 (845.6)        ; 959.5 (897.2)                    ; 102.7 (68.0)                                      ; 17.6 (16.4)                      ; 0.0 (0.0)            ; 1478 (1467)         ; 423 (279)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vt:vt0|cpu:cpu0                                                                                          ; cpu             ; work         ;
;          |cpuregs:cpuregs0|                     ; 28.8 (28.8)          ; 62.2 (62.2)                      ; 34.7 (34.7)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 11 (11)             ; 144 (144)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vt:vt0|cpu:cpu0|cpuregs:cpuregs0                                                                         ; cpuregs         ; work         ;
;       |cr:cr0|                                  ; 15.0 (15.0)          ; 15.7 (15.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vt:vt0|cr:cr0                                                                                            ; cr              ; work         ;
;       |kl11:kl0|                                ; 75.5 (75.5)          ; 96.2 (96.2)                      ; 20.7 (20.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (125)           ; 115 (115)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vt:vt0|kl11:kl0                                                                                          ; kl11            ; work         ;
;       |mmu:mmu0|                                ; 49.5 (49.5)          ; 55.6 (55.6)                      ; 7.2 (7.2)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 113 (113)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vt:vt0|mmu:mmu0                                                                                          ; mmu             ; work         ;
;       |ps2:ps20|                                ; 31.0 (31.0)          ; 31.3 (31.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vt:vt0|ps2:ps20                                                                                          ; ps2             ; work         ;
;       |vga:vga0|                                ; 113.7 (111.4)        ; 128.9 (125.8)                    ; 16.4 (15.7)                                       ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 178 (173)           ; 186 (184)                 ; 0 (0)         ; 81920             ; 10    ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0                                                                                          ; vga             ; work         ;
;          |altsyncram:attrbuf_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|altsyncram:attrbuf_rtl_0                                                                 ; altsyncram      ; work         ;
;             |altsyncram_n8k1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|altsyncram:attrbuf_rtl_0|altsyncram_n8k1:auto_generated                                  ; altsyncram_n8k1 ; work         ;
;          |altsyncram:attrbuf_rtl_1|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|altsyncram:attrbuf_rtl_1                                                                 ; altsyncram      ; work         ;
;             |altsyncram_lrk1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|altsyncram:attrbuf_rtl_1|altsyncram_lrk1:auto_generated                                  ; altsyncram_lrk1 ; work         ;
;          |altsyncram:charbuf_rtl_0|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|altsyncram:charbuf_rtl_0                                                                 ; altsyncram      ; work         ;
;             |altsyncram_v8k1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|altsyncram:charbuf_rtl_0|altsyncram_v8k1:auto_generated                                  ; altsyncram_v8k1 ; work         ;
;          |altsyncram:charbuf_rtl_1|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1                                                                 ; altsyncram      ; work         ;
;             |altsyncram_trk1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1|altsyncram_trk1:auto_generated                                  ; altsyncram_trk1 ; work         ;
;          |vgafont:font|                         ; 2.3 (0.0)            ; 3.1 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|vgafont:font                                                                             ; vgafont         ; work         ;
;             |altsyncram:Mux0_rtl_0|             ; 2.3 (0.0)            ; 3.1 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|vgafont:font|altsyncram:Mux0_rtl_0                                                       ; altsyncram      ; work         ;
;                |altsyncram_oa51:auto_generated| ; 2.3 (-0.2)           ; 3.1 (0.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (2)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|vgafont:font|altsyncram:Mux0_rtl_0|altsyncram_oa51:auto_generated                        ; altsyncram_oa51 ; work         ;
;                   |decode_11a:rden_decode|      ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|vgafont:font|altsyncram:Mux0_rtl_0|altsyncram_oa51:auto_generated|decode_11a:rden_decode ; decode_11a      ; work         ;
;                   |mux_hfb:mux2|                ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vt:vt0|vga:vga0|vgafont:font|altsyncram:Mux0_rtl_0|altsyncram_oa51:auto_generated|mux_hfb:mux2           ; mux_hfb         ; work         ;
;       |vgacr:vgacr0|                            ; 79.8 (79.8)          ; 84.9 (84.9)                      ; 6.1 (6.1)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 139 (139)           ; 100 (100)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vt:vt0|vgacr:vgacr0                                                                                      ; vgacr           ; work         ;
;       |vtbr:vtbr0|                              ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |top|vt:vt0|vtbr:vtbr0                                                                                        ; vtbr            ; work         ;
;          |altsyncram:meme_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|vt:vt0|vtbr:vtbr0|altsyncram:meme_rtl_0                                                                  ; altsyncram      ; work         ;
;             |altsyncram_r2r1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|vt:vt0|vtbr:vtbr0|altsyncram:meme_rtl_0|altsyncram_r2r1:auto_generated                                   ; altsyncram_r2r1 ; work         ;
;          |altsyncram:memo_rtl_0|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|vt:vt0|vtbr:vtbr0|altsyncram:memo_rtl_0                                                                  ; altsyncram      ; work         ;
;             |altsyncram_s2r1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |top|vt:vt0|vtbr:vtbr0|altsyncram:memo_rtl_0|altsyncram_s2r1:auto_generated                                   ; altsyncram_s2r1 ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; vgag[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vgag[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_ba_1     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; greenled[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; greenled[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; greenled[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; greenled[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdcard_cs     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdcard_mosi   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; greenled[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vgah          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vgav          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdcard_sclk   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_addr[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_ba_0     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_udqm     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_ldqm     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_ras_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_cas_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_clk      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_we_n     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_cs_n     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; tx1           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rts1          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sw[3]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[4]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[5]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; vgar[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vgar[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vgab[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vgab[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rx1           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; cts1          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; xu_cs         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xu_mosi       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xu_sclk       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xu_miso       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; xu_debug_tx   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_cke      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[0]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[1]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[2]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[3]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[4]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[5]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[6]    ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[7]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[8]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[9]    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[10]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[11]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[12]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[13]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[14]   ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dram_dq[15]   ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sw[0]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clkin         ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; resetbtn      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sdcard_miso   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ps2k_d        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ps2k_c        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sw[3]                                                                                                       ;                   ;         ;
; sw[4]                                                                                                       ;                   ;         ;
; sw[5]                                                                                                       ;                   ;         ;
; rx1                                                                                                         ;                   ;         ;
; cts1                                                                                                        ;                   ;         ;
; xu_miso                                                                                                     ;                   ;         ;
; dram_dq[0]                                                                                                  ;                   ;         ;
;      - dati[0]                                                                                              ; 0                 ; 0       ;
; dram_dq[1]                                                                                                  ;                   ;         ;
;      - dati[1]                                                                                              ; 1                 ; 0       ;
; dram_dq[2]                                                                                                  ;                   ;         ;
;      - dati[2]                                                                                              ; 1                 ; 0       ;
; dram_dq[3]                                                                                                  ;                   ;         ;
;      - dati[3]                                                                                              ; 1                 ; 0       ;
; dram_dq[4]                                                                                                  ;                   ;         ;
;      - dati[4]~feeder                                                                                       ; 1                 ; 0       ;
; dram_dq[5]                                                                                                  ;                   ;         ;
;      - dati[5]                                                                                              ; 0                 ; 0       ;
; dram_dq[6]                                                                                                  ;                   ;         ;
;      - dati[6]                                                                                              ; 0                 ; 0       ;
; dram_dq[7]                                                                                                  ;                   ;         ;
;      - dati[7]                                                                                              ; 1                 ; 0       ;
; dram_dq[8]                                                                                                  ;                   ;         ;
;      - dati[8]                                                                                              ; 1                 ; 0       ;
; dram_dq[9]                                                                                                  ;                   ;         ;
;      - dati[9]                                                                                              ; 1                 ; 0       ;
; dram_dq[10]                                                                                                 ;                   ;         ;
;      - dati[10]                                                                                             ; 0                 ; 0       ;
; dram_dq[11]                                                                                                 ;                   ;         ;
;      - dati[11]                                                                                             ; 0                 ; 0       ;
; dram_dq[12]                                                                                                 ;                   ;         ;
;      - dati[12]~feeder                                                                                      ; 0                 ; 0       ;
; dram_dq[13]                                                                                                 ;                   ;         ;
;      - dati[13]                                                                                             ; 0                 ; 0       ;
; dram_dq[14]                                                                                                 ;                   ;         ;
;      - dati[14]                                                                                             ; 1                 ; 0       ;
; dram_dq[15]                                                                                                 ;                   ;         ;
;      - dati[15]                                                                                             ; 0                 ; 0       ;
; sw[0]                                                                                                       ;                   ;         ;
;      - have_rl~0                                                                                            ; 0                 ; 0       ;
;      - have_rh~0                                                                                            ; 0                 ; 0       ;
;      - have_rh~1                                                                                            ; 0                 ; 0       ;
;      - Equal2~0                                                                                             ; 0                 ; 0       ;
; sw[2]                                                                                                       ;                   ;         ;
;      - have_rl~0                                                                                            ; 1                 ; 0       ;
;      - have_rh~0                                                                                            ; 1                 ; 0       ;
;      - have_rh~1                                                                                            ; 1                 ; 0       ;
;      - Equal2~0                                                                                             ; 1                 ; 0       ;
; sw[1]                                                                                                       ;                   ;         ;
;      - have_rl~0                                                                                            ; 0                 ; 0       ;
;      - have_rh~0                                                                                            ; 0                 ; 0       ;
;      - have_rh~1                                                                                            ; 0                 ; 0       ;
;      - Equal2~0                                                                                             ; 0                 ; 0       ;
; clkin                                                                                                       ;                   ;         ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|clk                                                                  ; 1                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|clk                                                                  ; 1                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|clk                                                                  ; 1                 ; 0       ;
;      - vt:vt0|vga:vga0|vgaclk                                                                               ; 1                 ; 0       ;
; resetbtn                                                                                                    ;                   ;         ;
;      - vtreset~0                                                                                            ; 1                 ; 0       ;
;      - slowreset~2                                                                                          ; 1                 ; 0       ;
;      - slowresetdelay[6]~0                                                                                  ; 1                 ; 0       ;
;      - slowresetdelay[0]~1                                                                                  ; 1                 ; 0       ;
;      - slowresetdelay[11]~2                                                                                 ; 1                 ; 0       ;
;      - slowresetdelay[10]~3                                                                                 ; 1                 ; 0       ;
;      - slowresetdelay[9]~4                                                                                  ; 1                 ; 0       ;
;      - slowresetdelay[8]~5                                                                                  ; 1                 ; 0       ;
;      - slowresetdelay[7]~6                                                                                  ; 1                 ; 0       ;
;      - slowresetdelay[5]~7                                                                                  ; 1                 ; 0       ;
;      - slowresetdelay[4]~8                                                                                  ; 1                 ; 0       ;
;      - slowresetdelay[3]~9                                                                                  ; 1                 ; 0       ;
;      - slowresetdelay[2]~10                                                                                 ; 1                 ; 0       ;
;      - slowresetdelay[1]~11                                                                                 ; 1                 ; 0       ;
; sdcard_miso                                                                                                 ;                   ;         ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|Selector95~0                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|Selector95~0                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate~103                                                     ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[0]                                                             ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~0                                                            ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_dr[0]                                                             ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|write_done~1                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_dr[0]                                                             ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|write_done~1                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter[1]~7                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~8                                                            ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector4~0                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector4~1                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector188~0                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector6~4                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector4~4                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~24                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~25                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~31                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]~40                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~42                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~48                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~50                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~51                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~53                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|counter~55                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter[1]~6                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter~7                                                            ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|Selector4~0                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|Selector4~1                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|Selector181~0                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|Selector6~4                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|Selector6~7                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter~20                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter~21                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter~27                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter[6]~34                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter~36                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter~42                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter~44                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter~45                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter~47                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|counter~49                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter[0]~6                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter~7                                                            ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|Selector4~0                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|Selector4~1                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|Selector188~0                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|Selector6~4                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|Selector4~3                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter~21                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter~22                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter[6]~34                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter~36                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter~42                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter~43                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter~45                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter~47                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~75                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~89                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~90                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~65                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~67                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~86                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state~67                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state~76                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state~87                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~99                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector52~0                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector95~1                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~113                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~116                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_nextstate~62                                                      ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~95                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|Selector52~0                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~97                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_nextstate~70                                                      ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state~97                                                          ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_nextstate~61                                                      ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state~105                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|Selector52~0                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_nextstate~70                                                      ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~122                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~116                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state~120                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~125                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~129                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate~72                                                      ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~120                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~123                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state~125                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state~127                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector188~1                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|Selector181~1                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|Selector188~1                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_nextstate~82                                                      ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_nextstate~83                                                      ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_nextstate~90                                                      ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_nextstate~80                                                      ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_nextstate~89                                                      ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector83~1                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|Selector83~1                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|Selector83~1                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|Selector212~1                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|Selector212~1                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|Selector212~1                                                        ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state~136                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state~140                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~133                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~137                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~142                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state~146                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state~141                                                         ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|counter~51                                                           ; 0                 ; 0       ;
;      - unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
;      - unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ram_block1a0 ; 0                 ; 0       ;
; ps2k_d                                                                                                      ;                   ;         ;
;      - vt:vt0|ps2:ps20|ps2_scancode~0                                                                       ; 1                 ; 0       ;
;      - vt:vt0|ps2:ps20|ps2_scancode~1                                                                       ; 1                 ; 0       ;
;      - vt:vt0|ps2:ps20|ps2_scancode~2                                                                       ; 1                 ; 0       ;
;      - vt:vt0|ps2:ps20|ps2_scancode~3                                                                       ; 1                 ; 0       ;
;      - vt:vt0|ps2:ps20|ps2_scancode~4                                                                       ; 1                 ; 0       ;
;      - vt:vt0|ps2:ps20|ps2_scancode~5                                                                       ; 1                 ; 0       ;
;      - vt:vt0|ps2:ps20|ps2_scancode~6                                                                       ; 1                 ; 0       ;
;      - vt:vt0|ps2:ps20|ps2_scancode~7                                                                       ; 1                 ; 0       ;
; ps2k_c                                                                                                      ;                   ;         ;
;      - vt:vt0|ps2:ps20|ps2_cfilter~4                                                                        ; 0                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                   ; Location                  ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clkin                                                                                                                  ; PIN_M9                    ; 180     ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clkin                                                                                                                  ; PIN_M9                    ; 6       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; cpuclk                                                                                                                 ; FF_X53_Y20_N56            ; 5877    ; Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; cpureset                                                                                                               ; FF_X44_Y16_N59            ; 205     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; dati[12]~1                                                                                                             ; LABCELL_X25_Y11_N3        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dram_counter[0]~4                                                                                                      ; MLABCELL_X23_Y4_N54       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dram_counter[4]~0                                                                                                      ; LABCELL_X26_Y5_N48        ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; dram_dq[0]~en                                                                                                          ; FF_X26_Y9_N4              ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[10]~en                                                                                                         ; FF_X25_Y9_N8              ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[11]~en                                                                                                         ; FF_X28_Y9_N25             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[12]~en                                                                                                         ; FF_X25_Y9_N4              ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[13]~en                                                                                                         ; FF_X25_Y9_N17             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[14]~en                                                                                                         ; FF_X25_Y9_N53             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[15]~33                                                                                                         ; LABCELL_X25_Y9_N57        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dram_dq[15]~en                                                                                                         ; FF_X25_Y9_N28             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[1]~en                                                                                                          ; FF_X25_Y9_N26             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[2]~en                                                                                                          ; FF_X26_Y9_N46             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[3]~en                                                                                                          ; FF_X26_Y9_N53             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[4]~en                                                                                                          ; FF_X25_Y9_N40             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[5]~en                                                                                                          ; FF_X25_Y9_N22             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[6]~en                                                                                                          ; FF_X26_Y9_N7              ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[7]~en                                                                                                          ; FF_X25_Y9_N59             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[8]~en                                                                                                          ; FF_X28_Y9_N46             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_dq[9]~en                                                                                                          ; FF_X26_Y9_N22             ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; dram_ldqm~0                                                                                                            ; LABCELL_X26_Y11_N48       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; dram_wait[0]~0                                                                                                         ; LABCELL_X24_Y5_N48        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; have_rh                                                                                                                ; FF_X31_Y17_N20            ; 146     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; have_rh~1                                                                                                              ; LABCELL_X39_Y17_N42       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; have_rk                                                                                                                ; FF_X48_Y17_N59            ; 144     ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; have_rl                                                                                                                ; FF_X39_Y17_N14            ; 152     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll1_outclk                                    ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 149     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; slowreset                                                                                                              ; FF_X41_Y15_N44            ; 56      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|Equal112~0                                                                                       ; MLABCELL_X13_Y20_N36      ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|Equal195~0                                                                                       ; LABCELL_X10_Y27_N30       ; 53      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|WideNor0~1                                                                                       ; LABCELL_X19_Y21_N36       ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|WideOr152~0                                                                                      ; LABCELL_X21_Y26_N6        ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alu_input[0]~0                                                                                   ; LABCELL_X24_Y15_N9        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alus_input[0]~0                                                                                  ; LABCELL_X24_Y15_N48       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|alut_input[0]~1                                                                                  ; LABCELL_X14_Y23_N45       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~0                                                                      ; MLABCELL_X9_Y26_N0        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~1                                                                      ; MLABCELL_X9_Y26_N33       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~10                                                                     ; MLABCELL_X9_Y26_N27       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~11                                                                     ; MLABCELL_X9_Y26_N18       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~12                                                                     ; MLABCELL_X9_Y26_N48       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~13                                                                     ; MLABCELL_X9_Y26_N51       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~14                                                                     ; MLABCELL_X9_Y26_N57       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~15                                                                     ; MLABCELL_X9_Y26_N21       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~2                                                                      ; MLABCELL_X9_Y26_N36       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~3                                                                      ; MLABCELL_X9_Y26_N42       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~4                                                                      ; MLABCELL_X9_Y26_N30       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~5                                                                      ; MLABCELL_X9_Y26_N12       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~7                                                                      ; MLABCELL_X9_Y26_N24       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~8                                                                      ; MLABCELL_X9_Y26_N6        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|Decoder0~9                                                                      ; MLABCELL_X9_Y26_N39       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|dest_addr[0]~2                                                                                   ; MLABCELL_X23_Y22_N42      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|dest_addr[13]~1                                                                                  ; LABCELL_X17_Y25_N48       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output32[0]~2                                                                                ; MLABCELL_X9_Y30_N21       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output[0]~8                                                                                  ; MLABCELL_X9_Y30_N48       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output[14]~4                                                                                 ; MLABCELL_X9_Y30_N45       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_output[15]~2                                                                                 ; LABCELL_X12_Y30_N33       ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_psw[0]~8                                                                                     ; MLABCELL_X9_Y30_N39       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_psw[2]~18                                                                                    ; MLABCELL_X9_Y30_N6        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp1[0]~8                                                                                   ; LABCELL_X10_Y30_N21       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp1[1]~12                                                                                  ; MLABCELL_X9_Y30_N24       ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp1[5]~3                                                                                   ; MLABCELL_X13_Y31_N30      ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp2[0]~2                                                                                   ; LABCELL_X7_Y32_N39        ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|eis_temp2[31]~1                                                                                  ; LABCELL_X7_Y32_N51        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_ccw[9]~18                                                                                   ; MLABCELL_X34_Y24_N27      ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_fsm.falu_sep2                                                                               ; FF_X43_Y26_N47            ; 70      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[22]~29                                                                                ; LABCELL_X25_Y23_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[25]~22                                                                                ; LABCELL_X31_Y26_N12       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[31]~24                                                                                ; LABCELL_X25_Y23_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[36]~20                                                                                ; LABCELL_X25_Y26_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[42]~11                                                                                ; LABCELL_X29_Y25_N33       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[42]~6                                                                                 ; LABCELL_X31_Y26_N48       ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[47]~15                                                                                ; LABCELL_X25_Y23_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[55]~10                                                                                ; MLABCELL_X28_Y23_N9       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[62]~4                                                                                 ; MLABCELL_X28_Y23_N27      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[6]~27                                                                                 ; LABCELL_X25_Y23_N57       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_input[9]~25                                                                                 ; LABCELL_X31_Y26_N42       ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_load                                                                                        ; FF_X24_Y25_N26            ; 172     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output2[29]~1                                                                               ; LABCELL_X35_Y24_N42       ; 64      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output2[52]~7                                                                               ; LABCELL_X43_Y26_N21       ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output2[55]~5                                                                               ; LABCELL_X43_Y26_N54       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[13]~16                                                                               ; LABCELL_X35_Y25_N33       ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[33]~37                                                                               ; LABCELL_X36_Y26_N12       ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[34]~22                                                                               ; LABCELL_X32_Y24_N6        ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[38]~41                                                                               ; LABCELL_X36_Y27_N54       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[56]~74                                                                               ; LABCELL_X36_Y25_N12       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[62]~75                                                                               ; LABCELL_X36_Y27_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_output[6]~23                                                                                ; LABCELL_X36_Y30_N24       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_pending_divz~0                                                                              ; LABCELL_X32_Y24_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_state[0]~1                                                                                  ; LABCELL_X26_Y28_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_state[3]~0                                                                                  ; LABCELL_X26_Y28_N9        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work1[14]~11                                                                                ; MLABCELL_X45_Y28_N12      ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work1[39]~36                                                                                ; LABCELL_X41_Y29_N42       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work1[44]~46                                                                                ; MLABCELL_X42_Y27_N15      ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work1[8]~17                                                                                 ; LABCELL_X41_Y30_N54       ; 46      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work2[40]~23                                                                                ; LABCELL_X43_Y26_N33       ; 54      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falu_work2[56]~26                                                                                ; LABCELL_X39_Y29_N54       ; 54      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|falus_input[0]~36                                                                                ; LABCELL_X25_Y27_N18       ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fbus_d[55]~1                                                                                     ; MLABCELL_X28_Y28_N21      ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fea[2]~0                                                                                         ; MLABCELL_X23_Y23_N27      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fec[2]~6                                                                                         ; MLABCELL_X23_Y24_N24      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fps[10]~10                                                                                       ; LABCELL_X24_Y26_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fps[2]~17                                                                                        ; LABCELL_X24_Y26_N30       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1~132                                                                      ; MLABCELL_X28_Y25_N48      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1~133                                                                      ; MLABCELL_X28_Y25_N51      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1~134                                                                      ; MLABCELL_X28_Y25_N54      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1~135                                                                      ; LABCELL_X26_Y30_N39       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1~136                                                                      ; MLABCELL_X28_Y25_N0       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg1~137                                                                      ; MLABCELL_X28_Y25_N45      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4~124                                                                      ; LABCELL_X26_Y30_N0        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4~125                                                                      ; LABCELL_X26_Y30_N12       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4~126                                                                      ; LABCELL_X26_Y30_N42       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4~127                                                                      ; LABCELL_X26_Y30_N33       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4~128                                                                      ; LABCELL_X26_Y30_N15       ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|fpuregs:fpuregs0|fpreg4~129                                                                      ; MLABCELL_X28_Y25_N12      ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|init                                                                                             ; FF_X37_Y17_N44            ; 813     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|initcycles[2]~0                                                                                  ; LABCELL_X31_Y23_N48       ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|initcycles[2]~1                                                                                  ; LABCELL_X29_Y23_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir[9]                                                                                            ; FF_X23_Y20_N23            ; 134     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir_addr[0]~0                                                                                     ; LABCELL_X25_Y13_N6        ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir_jsr~0                                                                                         ; LABCELL_X24_Y15_N3        ; 45      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir_mtpd~1                                                                                        ; LABCELL_X26_Y21_N12       ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|ir_mtpd~2                                                                                        ; LABCELL_X24_Y22_N18       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|process_2~0                                                                                      ; LABCELL_X19_Y27_N33       ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[13]~10                                                                                       ; LABCELL_X29_Y18_N45       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[14]~17                                                                                       ; LABCELL_X29_Y18_N42       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[5]~4                                                                                         ; LABCELL_X29_Y22_N18       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|psw[8]~24                                                                                        ; MLABCELL_X28_Y26_N6       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|r7[5]~30                                                                                         ; LABCELL_X17_Y23_N30       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|rbus_d[3]~24                                                                                     ; MLABCELL_X23_Y26_N30      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|rbus_d~0                                                                                         ; MLABCELL_X23_Y23_N3       ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|rbus_waddr[4]~18                                                                                 ; MLABCELL_X23_Y26_N24      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|red_stack_trap_trigger~3                                                                         ; LABCELL_X25_Y13_N33       ; 8       ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|sr1[15]~0                                                                                        ; LABCELL_X10_Y25_N9        ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_br4                                                                                  ; FF_X34_Y21_N26            ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fpr1                                                                                 ; FF_X19_Y22_N44            ; 47      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fpr3                                                                                 ; FF_X19_Y22_N5             ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fpr4                                                                                 ; FF_X19_Y25_N11            ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_fpwr2                                                                                ; FF_X23_Y25_N41            ; 68      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|state.state_store_alu_w                                                                          ; FF_X19_Y21_N29            ; 53      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|temp_psw[0]~0                                                                                    ; MLABCELL_X28_Y26_N18      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|trap_vector[1]~17                                                                                ; LABCELL_X25_Y13_N18       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cpu:cpu0|trap_vector[8]~9                                                                                 ; LABCELL_X25_Y13_N9        ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|bus_dati[3]~21                                                                                     ; LABCELL_X31_Y15_N12       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|ccr[3]~0                                                                                           ; LABCELL_X26_Y16_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|pir[12]~1                                                                                          ; LABCELL_X26_Y19_N0        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|psw_in[10]~5                                                                                       ; LABCELL_X26_Y19_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|psw_in[5]~1                                                                                        ; LABCELL_X26_Y16_N48       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|cr:cr0|stacklimit[8]~1                                                                                    ; LABCELL_X26_Y19_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|bus_dati[0]~0                                                                                    ; LABCELL_X32_Y14_N54       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|cdctrigger~1                                                                                     ; LABCELL_X36_Y19_N48       ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_bit[0]~0                                                                                    ; MLABCELL_X37_Y18_N45      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|recv_count[3]~2                                                                                  ; LABCELL_X36_Y16_N45       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|rx_buf[3]~1                                                                                      ; MLABCELL_X37_Y16_N42      ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|rx_copied_filter[0]~0                                                                            ; LABCELL_X36_Y16_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|tx_buf[3]~0                                                                                      ; LABCELL_X29_Y15_N54       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|xmit_bit[2]~0                                                                                    ; LABCELL_X36_Y15_N51       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|xmit_buf[7]~0                                                                                    ; LABCELL_X36_Y15_N54       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kl11:kl0|xmit_state~13                                                                                    ; LABCELL_X32_Y15_N21       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kw11l:kw0|bus_dati[6]~0                                                                                   ; LABCELL_X26_Y17_N42       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|kw11l:kw0|counter[2]~0                                                                                    ; LABCELL_X36_Y20_N45       ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~202                                                                                      ; LABCELL_X19_Y20_N30       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~203                                                                                      ; MLABCELL_X18_Y16_N9       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~204                                                                                      ; MLABCELL_X9_Y15_N21       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~205                                                                                      ; MLABCELL_X18_Y16_N51      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~206                                                                                      ; LABCELL_X19_Y20_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~207                                                                                      ; LABCELL_X19_Y20_N33       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~208                                                                                      ; MLABCELL_X18_Y20_N45      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~209                                                                                      ; MLABCELL_X18_Y20_N57      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~210                                                                                      ; LABCELL_X5_Y19_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~211                                                                                      ; MLABCELL_X18_Y15_N0       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~212                                                                                      ; MLABCELL_X23_Y17_N48      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~213                                                                                      ; LABCELL_X12_Y20_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~214                                                                                      ; LABCELL_X19_Y20_N0        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~215                                                                                      ; LABCELL_X19_Y16_N21       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~216                                                                                      ; LABCELL_X19_Y16_N27       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_00~217                                                                                      ; LABCELL_X12_Y20_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~198                                                                                      ; LABCELL_X17_Y18_N6        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~199                                                                                      ; LABCELL_X16_Y17_N45       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~200                                                                                      ; LABCELL_X19_Y19_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~201                                                                                      ; LABCELL_X19_Y19_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~202                                                                                      ; LABCELL_X16_Y15_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~203                                                                                      ; LABCELL_X16_Y17_N21       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~204                                                                                      ; LABCELL_X10_Y19_N54       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~205                                                                                      ; MLABCELL_X13_Y19_N15      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~206                                                                                      ; LABCELL_X17_Y18_N54       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~207                                                                                      ; LABCELL_X16_Y17_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~208                                                                                      ; LABCELL_X16_Y19_N27       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~209                                                                                      ; LABCELL_X10_Y19_N42       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~210                                                                                      ; LABCELL_X16_Y15_N9        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~211                                                                                      ; LABCELL_X16_Y19_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~212                                                                                      ; LABCELL_X16_Y19_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_01~213                                                                                      ; LABCELL_X16_Y18_N30       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~217                                                                                      ; MLABCELL_X13_Y15_N33      ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~218                                                                                      ; LABCELL_X16_Y14_N9        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~219                                                                                      ; MLABCELL_X18_Y14_N27      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~220                                                                                      ; MLABCELL_X18_Y14_N6       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~221                                                                                      ; LABCELL_X2_Y18_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~222                                                                                      ; LABCELL_X17_Y19_N12       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~223                                                                                      ; LABCELL_X20_Y18_N9        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~224                                                                                      ; LABCELL_X20_Y18_N48       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~225                                                                                      ; MLABCELL_X13_Y15_N45      ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~226                                                                                      ; LABCELL_X12_Y18_N21       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~227                                                                                      ; LABCELL_X14_Y15_N33       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~228                                                                                      ; LABCELL_X14_Y15_N9        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~229                                                                                      ; LABCELL_X21_Y18_N48       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~230                                                                                      ; LABCELL_X17_Y19_N15       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~231                                                                                      ; LABCELL_X14_Y15_N15       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par0_11~232                                                                                      ; LABCELL_X21_Y18_N9        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~214                                                                                      ; MLABCELL_X4_Y16_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~215                                                                                      ; LABCELL_X12_Y15_N24       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~216                                                                                      ; LABCELL_X7_Y16_N27        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~217                                                                                      ; LABCELL_X7_Y16_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~218                                                                                      ; MLABCELL_X18_Y15_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~219                                                                                      ; MLABCELL_X18_Y15_N39      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~220                                                                                      ; MLABCELL_X18_Y15_N9       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~221                                                                                      ; MLABCELL_X18_Y15_N3       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~222                                                                                      ; MLABCELL_X9_Y17_N27       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~223                                                                                      ; LABCELL_X14_Y16_N18       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~224                                                                                      ; MLABCELL_X18_Y15_N54      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~225                                                                                      ; LABCELL_X10_Y16_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~226                                                                                      ; MLABCELL_X9_Y17_N24       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~227                                                                                      ; MLABCELL_X18_Y15_N15      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~228                                                                                      ; LABCELL_X12_Y15_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_00~229                                                                                      ; MLABCELL_X18_Y15_N48      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~214                                                                                      ; LABCELL_X16_Y15_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~215                                                                                      ; LABCELL_X16_Y15_N21       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~216                                                                                      ; LABCELL_X7_Y17_N27        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~217                                                                                      ; LABCELL_X16_Y15_N39       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~218                                                                                      ; LABCELL_X14_Y17_N48       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~219                                                                                      ; LABCELL_X16_Y15_N6        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~220                                                                                      ; MLABCELL_X13_Y16_N18      ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~221                                                                                      ; LABCELL_X16_Y15_N0        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~222                                                                                      ; LABCELL_X16_Y16_N0        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~223                                                                                      ; LABCELL_X7_Y16_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~224                                                                                      ; LABCELL_X16_Y15_N3        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~225                                                                                      ; LABCELL_X16_Y15_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~226                                                                                      ; LABCELL_X16_Y15_N27       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~227                                                                                      ; LABCELL_X16_Y15_N30       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~228                                                                                      ; LABCELL_X16_Y15_N12       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_01~229                                                                                      ; LABCELL_X16_Y15_N54       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~214                                                                                      ; LABCELL_X12_Y17_N57       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~215                                                                                      ; LABCELL_X12_Y17_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~216                                                                                      ; MLABCELL_X13_Y15_N9       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~217                                                                                      ; LABCELL_X7_Y18_N27        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~218                                                                                      ; LABCELL_X12_Y18_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~219                                                                                      ; LABCELL_X14_Y15_N57       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~220                                                                                      ; MLABCELL_X13_Y18_N3       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~221                                                                                      ; LABCELL_X14_Y15_N48       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~222                                                                                      ; LABCELL_X12_Y18_N24       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~223                                                                                      ; LABCELL_X14_Y15_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~224                                                                                      ; LABCELL_X14_Y15_N0        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~225                                                                                      ; MLABCELL_X13_Y16_N9       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~226                                                                                      ; LABCELL_X12_Y18_N39       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~227                                                                                      ; LABCELL_X14_Y15_N3        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~228                                                                                      ; LABCELL_X14_Y15_N39       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|par1_11~229                                                                                      ; LABCELL_X10_Y18_N45       ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~100                                                                                      ; MLABCELL_X9_Y12_N30       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~101                                                                                      ; MLABCELL_X9_Y12_N54       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~102                                                                                      ; LABCELL_X16_Y8_N54        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~103                                                                                      ; LABCELL_X12_Y12_N36       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~104                                                                                      ; LABCELL_X10_Y13_N48       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~105                                                                                      ; MLABCELL_X9_Y13_N3        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~106                                                                                      ; LABCELL_X10_Y10_N0        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~107                                                                                      ; LABCELL_X10_Y10_N9        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~108                                                                                      ; LABCELL_X10_Y12_N57       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~109                                                                                      ; LABCELL_X10_Y12_N54       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~94                                                                                       ; MLABCELL_X18_Y18_N54      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~95                                                                                       ; LABCELL_X17_Y15_N57       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~96                                                                                       ; LABCELL_X12_Y8_N42        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~97                                                                                       ; LABCELL_X14_Y12_N54       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~98                                                                                       ; LABCELL_X12_Y12_N30       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_00~99                                                                                       ; MLABCELL_X9_Y12_N24       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~100                                                                                      ; LABCELL_X5_Y22_N42        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~101                                                                                      ; LABCELL_X5_Y20_N18        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~102                                                                                      ; LABCELL_X5_Y20_N51        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~103                                                                                      ; MLABCELL_X4_Y20_N0        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~104                                                                                      ; LABCELL_X5_Y20_N6         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~105                                                                                      ; LABCELL_X5_Y20_N48        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~106                                                                                      ; LABCELL_X5_Y19_N0         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~107                                                                                      ; MLABCELL_X4_Y21_N42       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~108                                                                                      ; LABCELL_X6_Y20_N39        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~109                                                                                      ; LABCELL_X6_Y20_N36        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~94                                                                                       ; LABCELL_X5_Y22_N36        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~95                                                                                       ; LABCELL_X5_Y21_N3         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~96                                                                                       ; LABCELL_X5_Y21_N18        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~97                                                                                       ; LABCELL_X5_Y21_N54        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~98                                                                                       ; LABCELL_X6_Y22_N36        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_01~99                                                                                       ; MLABCELL_X4_Y21_N0        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~100                                                                                      ; MLABCELL_X13_Y9_N42       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~101                                                                                      ; MLABCELL_X13_Y9_N45       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~102                                                                                      ; MLABCELL_X9_Y9_N27        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~103                                                                                      ; LABCELL_X10_Y8_N48        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~104                                                                                      ; MLABCELL_X9_Y9_N57        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~105                                                                                      ; LABCELL_X10_Y11_N21       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~106                                                                                      ; LABCELL_X10_Y8_N6         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~107                                                                                      ; LABCELL_X10_Y8_N57        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~108                                                                                      ; LABCELL_X10_Y9_N54        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~109                                                                                      ; LABCELL_X10_Y9_N57        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~94                                                                                       ; LABCELL_X10_Y7_N48        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~95                                                                                       ; LABCELL_X12_Y8_N0         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~96                                                                                       ; MLABCELL_X9_Y8_N42        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~97                                                                                       ; LABCELL_X10_Y11_N18       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~98                                                                                       ; LABCELL_X14_Y9_N0         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr0_11~99                                                                                       ; MLABCELL_X13_Y9_N21       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~177                                                                                      ; LABCELL_X2_Y16_N24        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~178                                                                                      ; LABCELL_X2_Y14_N3         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~179                                                                                      ; LABCELL_X7_Y14_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~180                                                                                      ; LABCELL_X5_Y14_N0         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~181                                                                                      ; LABCELL_X1_Y15_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~182                                                                                      ; MLABCELL_X9_Y14_N36       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~183                                                                                      ; LABCELL_X2_Y15_N57        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~184                                                                                      ; LABCELL_X2_Y15_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~185                                                                                      ; LABCELL_X2_Y14_N45        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~186                                                                                      ; MLABCELL_X4_Y14_N45       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~187                                                                                      ; LABCELL_X5_Y15_N9         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~188                                                                                      ; LABCELL_X5_Y15_N6         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~189                                                                                      ; MLABCELL_X9_Y14_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~190                                                                                      ; MLABCELL_X9_Y14_N15       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~191                                                                                      ; LABCELL_X6_Y15_N57        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_00~192                                                                                      ; LABCELL_X6_Y15_N42        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~177                                                                                      ; LABCELL_X5_Y9_N51         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~178                                                                                      ; LABCELL_X6_Y10_N33        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~179                                                                                      ; LABCELL_X5_Y15_N42        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~180                                                                                      ; LABCELL_X5_Y11_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~181                                                                                      ; LABCELL_X5_Y12_N18        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~182                                                                                      ; MLABCELL_X4_Y12_N57       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~183                                                                                      ; LABCELL_X5_Y15_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~184                                                                                      ; LABCELL_X6_Y15_N24        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~185                                                                                      ; LABCELL_X5_Y9_N57         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~186                                                                                      ; LABCELL_X5_Y15_N54        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~187                                                                                      ; LABCELL_X5_Y15_N27        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~188                                                                                      ; LABCELL_X5_Y11_N42        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~189                                                                                      ; LABCELL_X5_Y10_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~190                                                                                      ; LABCELL_X5_Y13_N6         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~191                                                                                      ; LABCELL_X6_Y15_N0         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_01~192                                                                                      ; LABCELL_X6_Y15_N54        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~178                                                                                      ; MLABCELL_X4_Y10_N51       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~179                                                                                      ; MLABCELL_X9_Y8_N51        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~180                                                                                      ; MLABCELL_X9_Y10_N3        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~181                                                                                      ; LABCELL_X6_Y9_N30         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~182                                                                                      ; MLABCELL_X4_Y10_N6        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~183                                                                                      ; LABCELL_X7_Y10_N24        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~184                                                                                      ; LABCELL_X2_Y11_N18        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~185                                                                                      ; LABCELL_X10_Y13_N6        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~186                                                                                      ; MLABCELL_X4_Y13_N3        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~187                                                                                      ; LABCELL_X6_Y9_N57         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~188                                                                                      ; LABCELL_X7_Y13_N27        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~189                                                                                      ; LABCELL_X7_Y9_N39         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~190                                                                                      ; LABCELL_X7_Y13_N36        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~191                                                                                      ; LABCELL_X10_Y13_N33       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~192                                                                                      ; LABCELL_X7_Y11_N18        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdr1_11~193                                                                                      ; LABCELL_X7_Y13_N18        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|pdra~0                                                                                           ; MLABCELL_X13_Y13_N15      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[14]~8                                                                                        ; LABCELL_X12_Y13_N24       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[6]~6                                                                                         ; LABCELL_X7_Y15_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[7]~12                                                                                        ; LABCELL_X7_Y15_N18        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr0[9]~4                                                                                         ; LABCELL_X12_Y13_N9        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr1~0                                                                                            ; LABCELL_X31_Y19_N15       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr2~0                                                                                            ; LABCELL_X7_Y15_N51        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|sr3[1]~1                                                                                         ; LABCELL_X24_Y16_N9        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~700                                                                                        ; LABCELL_X26_Y12_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~701                                                                                        ; LABCELL_X26_Y12_N39       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~702                                                                                        ; LABCELL_X25_Y10_N24       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~703                                                                                        ; LABCELL_X17_Y12_N39       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~704                                                                                        ; LABCELL_X26_Y12_N45       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~705                                                                                        ; LABCELL_X26_Y12_N30       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~706                                                                                        ; LABCELL_X26_Y10_N51       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~707                                                                                        ; MLABCELL_X28_Y10_N33      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~708                                                                                        ; LABCELL_X25_Y8_N15        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~709                                                                                        ; LABCELL_X26_Y12_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~710                                                                                        ; LABCELL_X25_Y10_N3        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~711                                                                                        ; LABCELL_X24_Y8_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~712                                                                                        ; LABCELL_X17_Y12_N27       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~713                                                                                        ; LABCELL_X26_Y12_N9        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~714                                                                                        ; LABCELL_X17_Y8_N57        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~715                                                                                        ; LABCELL_X16_Y12_N6        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~716                                                                                        ; LABCELL_X20_Y12_N3        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~717                                                                                        ; LABCELL_X21_Y12_N0        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~718                                                                                        ; LABCELL_X17_Y13_N57       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~719                                                                                        ; LABCELL_X29_Y11_N12       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~720                                                                                        ; LABCELL_X26_Y12_N21       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~721                                                                                        ; LABCELL_X25_Y10_N12       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~722                                                                                        ; LABCELL_X26_Y12_N36       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~723                                                                                        ; LABCELL_X26_Y12_N6        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~724                                                                                        ; LABCELL_X26_Y8_N15        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~725                                                                                        ; LABCELL_X26_Y12_N42       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~726                                                                                        ; LABCELL_X25_Y8_N45        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~727                                                                                        ; LABCELL_X21_Y10_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~728                                                                                        ; LABCELL_X20_Y12_N57       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~729                                                                                        ; LABCELL_X20_Y10_N24       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~730                                                                                        ; LABCELL_X26_Y12_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb0~731                                                                                        ; LABCELL_X16_Y12_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~799                                                                                        ; LABCELL_X19_Y14_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~800                                                                                        ; LABCELL_X19_Y14_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~801                                                                                        ; MLABCELL_X18_Y10_N27      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~802                                                                                        ; LABCELL_X14_Y11_N27       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~803                                                                                        ; LABCELL_X19_Y14_N27       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~804                                                                                        ; LABCELL_X20_Y14_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~805                                                                                        ; MLABCELL_X18_Y8_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~806                                                                                        ; MLABCELL_X18_Y9_N39       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~807                                                                                        ; LABCELL_X19_Y14_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~808                                                                                        ; LABCELL_X19_Y14_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~809                                                                                        ; LABCELL_X19_Y14_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~810                                                                                        ; LABCELL_X19_Y14_N21       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~811                                                                                        ; MLABCELL_X18_Y7_N36       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~812                                                                                        ; MLABCELL_X18_Y13_N51      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~813                                                                                        ; LABCELL_X12_Y14_N45       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~814                                                                                        ; MLABCELL_X18_Y7_N9        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~815                                                                                        ; LABCELL_X19_Y10_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~816                                                                                        ; LABCELL_X19_Y10_N12       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~817                                                                                        ; MLABCELL_X18_Y10_N36      ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~818                                                                                        ; LABCELL_X14_Y13_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~819                                                                                        ; LABCELL_X17_Y11_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~820                                                                                        ; LABCELL_X20_Y14_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~821                                                                                        ; LABCELL_X19_Y14_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~822                                                                                        ; LABCELL_X19_Y14_N48       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~823                                                                                        ; LABCELL_X19_Y14_N30       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~824                                                                                        ; LABCELL_X19_Y14_N0        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~825                                                                                        ; LABCELL_X19_Y14_N42       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~826                                                                                        ; LABCELL_X19_Y14_N9        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~827                                                                                        ; MLABCELL_X18_Y10_N48      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~828                                                                                        ; LABCELL_X19_Y14_N3        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~829                                                                                        ; LABCELL_X16_Y7_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb1~830                                                                                        ; LABCELL_X19_Y14_N18       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~603                                                                                        ; LABCELL_X21_Y8_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~604                                                                                        ; LABCELL_X20_Y9_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~605                                                                                        ; LABCELL_X24_Y8_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~606                                                                                        ; LABCELL_X21_Y8_N54        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~607                                                                                        ; LABCELL_X21_Y8_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~608                                                                                        ; LABCELL_X21_Y8_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~609                                                                                        ; LABCELL_X19_Y8_N33        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~610                                                                                        ; LABCELL_X19_Y8_N18        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~611                                                                                        ; LABCELL_X24_Y8_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~612                                                                                        ; LABCELL_X24_Y8_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~613                                                                                        ; LABCELL_X24_Y7_N54        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~614                                                                                        ; LABCELL_X24_Y7_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~615                                                                                        ; LABCELL_X24_Y8_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~616                                                                                        ; MLABCELL_X23_Y8_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~617                                                                                        ; MLABCELL_X23_Y7_N12       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~618                                                                                        ; MLABCELL_X23_Y7_N51       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~619                                                                                        ; LABCELL_X21_Y7_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~620                                                                                        ; LABCELL_X21_Y9_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~621                                                                                        ; LABCELL_X25_Y6_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~622                                                                                        ; LABCELL_X25_Y7_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~623                                                                                        ; LABCELL_X21_Y7_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~624                                                                                        ; LABCELL_X20_Y8_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~625                                                                                        ; LABCELL_X20_Y8_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~626                                                                                        ; LABCELL_X20_Y8_N9         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~627                                                                                        ; LABCELL_X24_Y8_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~628                                                                                        ; LABCELL_X24_Y8_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~629                                                                                        ; LABCELL_X26_Y7_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~630                                                                                        ; LABCELL_X26_Y7_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~631                                                                                        ; LABCELL_X21_Y7_N36        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~632                                                                                        ; MLABCELL_X23_Y8_N48       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~633                                                                                        ; LABCELL_X25_Y8_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmb2~634                                                                                        ; LABCELL_X25_Y8_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|ubmo2[21]~0                                                                                      ; LABCELL_X19_Y6_N54        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|unibus_addr[1]~23                                                                                ; LABCELL_X29_Y11_N39       ; 168     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|mmu:mmu0|unibus_addr[2]~24                                                                                ; MLABCELL_X28_Y16_N21      ; 159     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|oddabort~3                                                                                                ; LABCELL_X24_Y15_N18       ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh0_npg                                                                                                   ; FF_X44_Y15_N26            ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|bus_dati[0]~0                                                                                    ; LABCELL_X29_Y12_N24       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_idle                                                                   ; FF_X28_Y11_N2             ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|busmaster_state.busmaster_writen                                                                 ; FF_X40_Y7_N35             ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|error_reset                                                                                      ; FF_X32_Y10_N14            ; 28      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|npr~0                                                                                            ; MLABCELL_X28_Y11_N18      ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmba[10]~6                                                                                       ; LABCELL_X31_Y13_N33       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmba[2]~3                                                                                        ; LABCELL_X31_Y10_N21       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmbae[0]~0                                                                                       ; LABCELL_X29_Y8_N39        ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmbae[2]~5                                                                                       ; LABCELL_X31_Y14_N12       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmcs2_clr                                                                                        ; FF_X31_Y9_N14             ; 76      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmcs2_u[0]~0                                                                                     ; MLABCELL_X28_Y14_N24      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_sa[2]~7                                                                                     ; LABCELL_X40_Y8_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_sa[6]~2                                                                                     ; LABCELL_X32_Y10_N24       ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_sa[6]~3                                                                                     ; LABCELL_X40_Y8_N6         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_ta[2]~8                                                                                     ; LABCELL_X39_Y8_N36        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_ta[3]~4                                                                                     ; LABCELL_X40_Y8_N15        ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmda_ta[3]~5                                                                                     ; LABCELL_X39_Y8_N42        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmdc[0]~2                                                                                        ; LABCELL_X41_Y8_N9         ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmdc[0]~3                                                                                        ; LABCELL_X41_Y8_N24        ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmdc[2]~6                                                                                        ; MLABCELL_X37_Y10_N57      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmdc[8]~9                                                                                        ; MLABCELL_X37_Y10_N54      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmer1_fer~1                                                                                      ; MLABCELL_X28_Y14_N33      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmla_sc[0]~2                                                                                     ; LABCELL_X29_Y5_N48        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmwc[0]~1                                                                                        ; LABCELL_X32_Y11_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|rmwc[15]~3                                                                                       ; LABCELL_X32_Y11_N51       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdcard_write_ack~0                                                                               ; LABCELL_X40_Y5_N39        ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdcard_xfer_in[7]~0                                                                              ; MLABCELL_X28_Y7_N51       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|Selector188~1                                                                          ; LABCELL_X32_Y5_N9         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|Selector188~3                                                                          ; LABCELL_X31_Y5_N24        ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk                                                                                    ; FF_X35_Y7_N56             ; 193     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[0]~16                                                                          ; LABCELL_X36_Y4_N36        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|counter[6]~45                                                                          ; LABCELL_X39_Y5_N48        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|rsector~25                                                                             ; LABCELL_X29_Y7_N57        ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[15]~30                                                                          ; LABCELL_X31_Y8_N57        ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[18]~28                                                                          ; MLABCELL_X34_Y8_N6        ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[32]~26                                                                          ; MLABCELL_X34_Y8_N27       ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_cmd[36]~27                                                                          ; LABCELL_X32_Y8_N12        ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_dr[3]~0                                                                             ; MLABCELL_X34_Y4_N18       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_state.sd_send_cmd                                                                   ; FF_X35_Y5_N26             ; 62      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[7]~2                                                                           ; LABCELL_X29_Y7_N12        ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sd_word[9]~1                                                                           ; LABCELL_X31_Y5_N54        ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_debug[0]~0                                                                      ; LABCELL_X36_Y7_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|sdcard_mosi~0                                                                          ; LABCELL_X32_Y9_N6         ; 212     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|wsector~25                                                                             ; LABCELL_X40_Y7_N39        ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sectorcounter[0]~3                                                                               ; LABCELL_X41_Y4_N48        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|sectorcounter[0]~5                                                                               ; LABCELL_X32_Y4_N9         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|wcp[11]~19                                                                                       ; LABCELL_X40_Y5_N51        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rh11:rh0|work_bar[18]~3                                                                                   ; LABCELL_X32_Y5_N0         ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|bus_dati[0]~2                                                                                    ; LABCELL_X40_Y15_N12       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|bus_master_dato[0]~0                                                                             ; MLABCELL_X42_Y11_N36      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|busmaster_state.busmaster_idle                                                                   ; FF_X43_Y11_N38            ; 37      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|busmaster_state.busmaster_write                                                                  ; FF_X41_Y11_N14            ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|busmaster_state.busmaster_writen                                                                 ; FF_X42_Y11_N11            ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|npr~0                                                                                            ; LABCELL_X40_Y14_N42       ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkba[13]~4                                                                                       ; LABCELL_X40_Y14_N6        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkba[5]~3                                                                                        ; LABCELL_X40_Y14_N27       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkcs_fu[0]~0                                                                                     ; LABCELL_X41_Y14_N3        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkcs_godelay[4]~1                                                                                ; LABCELL_X47_Y9_N51        ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkcs_mex[1]~0                                                                                    ; MLABCELL_X37_Y14_N12      ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkcs_mex[1]~4                                                                                    ; LABCELL_X40_Y14_N9        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkcs_sse~1                                                                                       ; MLABCELL_X37_Y14_N42      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkda_cy[0]~1                                                                                     ; MLABCELL_X37_Y14_N30      ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkda_cy[0]~2                                                                                     ; MLABCELL_X37_Y14_N57      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkda_cy[0]~7                                                                                     ; LABCELL_X40_Y10_N42       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkda_cy[3]~5                                                                                     ; LABCELL_X41_Y14_N24       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkda_dr[2]~1                                                                                     ; LABCELL_X40_Y14_N0        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkda_sc[0]~7                                                                                     ; LABCELL_X41_Y12_N42       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkdb[9]~0                                                                                        ; MLABCELL_X42_Y13_N45      ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkdb[9]~8                                                                                        ; MLABCELL_X42_Y13_N3       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkds_sc[2]~1                                                                                     ; MLABCELL_X45_Y15_N51      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rker_dre~1                                                                                       ; MLABCELL_X37_Y13_N6       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rksi[0][0]~78                                                                                    ; LABCELL_X44_Y11_N9        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rksi[1][0]~70                                                                                    ; LABCELL_X43_Y12_N30       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rksi[2][1]~52                                                                                    ; LABCELL_X43_Y10_N18       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rksi[3][1]~61                                                                                    ; LABCELL_X43_Y10_N30       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rksi[4][0]~14                                                                                    ; LABCELL_X44_Y9_N27        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rksi[5][1]~22                                                                                    ; LABCELL_X44_Y9_N9         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rksi[6][1]~30                                                                                    ; LABCELL_X44_Y9_N3         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rksi[7][1]~38                                                                                    ; LABCELL_X43_Y9_N48        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkwc[15]~2                                                                                       ; LABCELL_X39_Y14_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkwc[2]~0                                                                                        ; MLABCELL_X37_Y14_N39      ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|rkwc[2]~1                                                                                        ; LABCELL_X39_Y14_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdcard_xfer_in[0]~0                                                                              ; LABCELL_X44_Y13_N9        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|Selector188~1                                                                          ; LABCELL_X52_Y15_N39       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|Selector188~3                                                                          ; LABCELL_X47_Y15_N12       ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|clk                                                                                    ; FF_X48_Y13_N5             ; 193     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|counter[0]~13                                                                          ; MLABCELL_X49_Y17_N54      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|counter[6]~39                                                                          ; LABCELL_X48_Y17_N48       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|rsector~25                                                                             ; LABCELL_X47_Y11_N42       ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sd_cmd[15]~33                                                                          ; LABCELL_X47_Y12_N57       ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sd_cmd[29]~19                                                                          ; MLABCELL_X42_Y10_N12      ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sd_cmd[32]~21                                                                          ; LABCELL_X47_Y10_N12       ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sd_cmd[47]~4                                                                           ; MLABCELL_X49_Y11_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sd_dr[3]~0                                                                             ; MLABCELL_X49_Y16_N27      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sd_state.sd_send_cmd                                                                   ; FF_X48_Y10_N35            ; 65      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sd_word[13]~1                                                                          ; LABCELL_X47_Y11_N36       ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sd_word[7]~2                                                                           ; LABCELL_X47_Y11_N24       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_debug[0]~0                                                                      ; LABCELL_X48_Y17_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|sdcard_mosi~0                                                                          ; LABCELL_X48_Y13_N36       ; 122     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|wsector~25                                                                             ; LABCELL_X43_Y13_N21       ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sectorcounter[0]~6                                                                               ; LABCELL_X40_Y11_N27       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|sectorcounter[7]~4                                                                               ; LABCELL_X40_Y11_N15       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|wcp[0]~7                                                                                         ; MLABCELL_X37_Y12_N24      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|wcp[15]~17                                                                                       ; MLABCELL_X37_Y12_N0       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|wcp[15]~5                                                                                        ; MLABCELL_X37_Y12_N33      ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|work_bar[17]~1                                                                                   ; LABCELL_X43_Y14_N39       ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rk11:rk0|wrkdb[0]~0                                                                                       ; MLABCELL_X42_Y11_N39      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|bar[14]~4                                                                                        ; LABCELL_X35_Y18_N27       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|bar[2]~0                                                                                         ; MLABCELL_X34_Y18_N42      ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|bar[2]~3                                                                                         ; LABCELL_X35_Y15_N9        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|bus_dati[0]~2                                                                                    ; LABCELL_X35_Y17_N54       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|bus_master_dato[0]~0                                                                             ; MLABCELL_X37_Y22_N57      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|busmaster_state.busmaster_idle                                                                   ; FF_X39_Y22_N2             ; 41      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|busmaster_state.busmaster_writen                                                                 ; FF_X45_Y22_N56            ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|csr_ba[16]~2                                                                                     ; LABCELL_X29_Y15_N18       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|csr_ds~0                                                                                         ; LABCELL_X41_Y15_N24       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|csr_e[1]~6                                                                                       ; MLABCELL_X34_Y18_N27      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|csr_ie~0                                                                                         ; LABCELL_X41_Y15_N27       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|dar[4]~6                                                                                         ; LABCELL_X29_Y15_N36       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|dar~8                                                                                            ; LABCELL_X35_Y15_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|dar~9                                                                                            ; LABCELL_X35_Y15_N51       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|dnca[0][8]~1                                                                                     ; LABCELL_X39_Y16_N57       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|dnca[1][1]~2                                                                                     ; LABCELL_X39_Y16_N51       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|dnhs[2]~0                                                                                        ; LABCELL_X39_Y16_N45       ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|dnhs[3]~1                                                                                        ; LABCELL_X39_Y16_N3        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|mpr~0                                                                                            ; LABCELL_X35_Y16_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|mpr~1                                                                                            ; LABCELL_X35_Y15_N48       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|npr~0                                                                                            ; LABCELL_X41_Y22_N57       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdcard_xfer_in[0]~0                                                                              ; MLABCELL_X45_Y22_N12      ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|Selector181~1                                                                          ; MLABCELL_X42_Y19_N24      ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|Selector181~3                                                                          ; MLABCELL_X45_Y19_N12      ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|clk                                                                                    ; FF_X42_Y19_N29            ; 193     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|counter[0]~13                                                                          ; LABCELL_X40_Y19_N6        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|counter[6]~39                                                                          ; LABCELL_X40_Y19_N9        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|rsector~25                                                                             ; LABCELL_X39_Y18_N57       ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sd_cmd[22]~26                                                                          ; MLABCELL_X42_Y17_N3       ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sd_cmd[34]~23                                                                          ; LABCELL_X41_Y17_N39       ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sd_cmd[34]~25                                                                          ; MLABCELL_X42_Y18_N51      ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sd_cmd[8]~27                                                                           ; LABCELL_X44_Y17_N48       ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sd_dr[3]~0                                                                             ; LABCELL_X44_Y20_N48       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sd_state.sd_send_cmd                                                                   ; FF_X39_Y20_N38            ; 62      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sd_word[7]~2                                                                           ; LABCELL_X47_Y19_N42       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sd_word[9]~1                                                                           ; LABCELL_X39_Y18_N33       ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_debug[0]~0                                                                      ; LABCELL_X40_Y19_N39       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_mosi~0                                                                          ; LABCELL_X41_Y18_N9        ; 107     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|wsector~25                                                                             ; MLABCELL_X45_Y22_N39      ; 1       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sectorcounter[0]~2                                                                               ; LABCELL_X44_Y22_N42       ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|sectorcounter[0]~6                                                                               ; LABCELL_X43_Y22_N15       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|update_mpr                                                                                       ; FF_X43_Y15_N38            ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|wcp[0]~12                                                                                        ; LABCELL_X43_Y15_N30       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|wcp[7]~5                                                                                         ; LABCELL_X43_Y15_N33       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; unibus:pdp11|rl11:rl0|work_bar[17]~2                                                                                   ; MLABCELL_X37_Y21_N39      ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|Selector30~4                                                                                           ; LABCELL_X21_Y41_N24       ; 83      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|WideOr149~0                                                                                            ; MLABCELL_X18_Y41_N54      ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|alu_input[1]~0                                                                                         ; LABCELL_X19_Y36_N48       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~0                                                                            ; LABCELL_X12_Y41_N45       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~1                                                                            ; LABCELL_X19_Y44_N21       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~2                                                                            ; LABCELL_X19_Y44_N12       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~3                                                                            ; LABCELL_X19_Y44_N45       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~4                                                                            ; LABCELL_X19_Y44_N15       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~5                                                                            ; LABCELL_X19_Y44_N18       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~6                                                                            ; LABCELL_X19_Y44_N27       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~7                                                                            ; LABCELL_X19_Y44_N24       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|cpuregs:cpuregs0|Decoder0~8                                                                            ; LABCELL_X19_Y44_N42       ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|dest_addr[2]~2                                                                                         ; LABCELL_X14_Y41_N57       ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|init                                                                                                   ; FF_X25_Y43_N20            ; 86      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|initcycles[0]~0                                                                                        ; LABCELL_X17_Y38_N24       ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|initcycles[0]~1                                                                                        ; LABCELL_X17_Y38_N6        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|ir_jsr~0                                                                                               ; LABCELL_X17_Y40_N18       ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|psw[12]~22                                                                                             ; LABCELL_X12_Y39_N54       ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|psw[14]~12                                                                                             ; MLABCELL_X18_Y36_N54      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|psw[5]~3                                                                                               ; LABCELL_X26_Y41_N24       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|psw[9]~15                                                                                              ; MLABCELL_X18_Y36_N6       ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|r7[4]~25                                                                                               ; MLABCELL_X13_Y41_N48      ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|rbus_d[1]~10                                                                                           ; MLABCELL_X23_Y41_N39      ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|rbus_d~0                                                                                               ; LABCELL_X12_Y39_N51       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|rbus_waddr[4]~0                                                                                        ; LABCELL_X26_Y41_N42       ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|rbus_waddr[4]~11                                                                                       ; MLABCELL_X18_Y43_N21      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|red_stack_trap_trigger~0                                                                               ; MLABCELL_X23_Y43_N21      ; 9       ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|state.state_store_alu_w                                                                                ; FF_X13_Y39_N14            ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|trap_vector[0]~17                                                                                      ; MLABCELL_X18_Y38_N48      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|yellow_stack_trap_inhibit~0                                                                            ; MLABCELL_X18_Y40_N39      ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cpu:cpu0|yellow_stack_trap_inhibit~1                                                                            ; LABCELL_X16_Y44_N21       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cr:cr0|psw_in[10]~9                                                                                             ; LABCELL_X25_Y39_N24       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|cr:cr0|psw_in[7]~2                                                                                              ; LABCELL_X26_Y41_N54       ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|kl11:kl0|bus_dati[0]~0                                                                                          ; LABCELL_X26_Y41_N48       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|kl11:kl0|cdctrigger~1                                                                                           ; LABCELL_X31_Y43_N48       ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vt:vt0|kl11:kl0|recv_bit[0]~0                                                                                          ; LABCELL_X31_Y44_N3        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|kl11:kl0|recv_count[3]~2                                                                                        ; LABCELL_X25_Y44_N27       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|kl11:kl0|rx_buf[5]~0                                                                                            ; LABCELL_X25_Y42_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|kl11:kl0|tx_buf[7]~0                                                                                            ; LABCELL_X24_Y44_N36       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|kl11:kl0|xmit_bit[2]~0                                                                                          ; LABCELL_X26_Y44_N30       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|kl11:kl0|xmit_buf[7]~0                                                                                          ; LABCELL_X24_Y44_N54       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|kl11:kl0|xmit_sample[4]~0                                                                                       ; LABCELL_X26_Y44_N9        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|ps2:ps20|bus_dati[4]~0                                                                                          ; LABCELL_X24_Y41_N0        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|ps2:ps20|ps2_counter[2]~0                                                                                       ; MLABCELL_X23_Y35_N24      ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|attrbuf~23                                                                                             ; LABCELL_X24_Y40_N27       ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|blinkcount[0]~1                                                                                        ; MLABCELL_X34_Y41_N3       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|charbuf_addr_match                                                                                     ; MLABCELL_X23_Y40_N36      ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|charbuf~27                                                                                             ; MLABCELL_X23_Y40_N24      ; 5       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|seconds[9]~2                                                                                           ; MLABCELL_X28_Y41_N0       ; 22      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|seconds[9]~7                                                                                           ; LABCELL_X29_Y41_N48       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vga_charindex[12]~14                                                                                   ; MLABCELL_X28_Y42_N24      ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vga_charindex[9]~0                                                                                     ; LABCELL_X25_Y42_N51       ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vga_col[8]~0                                                                                           ; LABCELL_X32_Y41_N0        ; 26      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vga_fontcolumnindex[0]~1                                                                               ; LABCELL_X31_Y42_N39       ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vga_row[1]~0                                                                                           ; LABCELL_X32_Y41_N24       ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vga_rowstartindex[7]~2                                                                                 ; MLABCELL_X28_Y41_N15      ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vga_rowstartindex[7]~3                                                                                 ; LABCELL_X29_Y42_N45       ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vgaclk                                                                                                 ; FF_X31_Y41_N26            ; 135     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vgafont:font|altsyncram:Mux0_rtl_0|altsyncram_oa51:auto_generated|decode_11a:rden_decode|w_anode30w[2] ; MLABCELL_X34_Y42_N39      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vgafont:font|altsyncram:Mux0_rtl_0|altsyncram_oa51:auto_generated|decode_11a:rden_decode|w_anode44w[2] ; MLABCELL_X34_Y42_N6       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vgafont:font|altsyncram:Mux0_rtl_0|altsyncram_oa51:auto_generated|decode_11a:rden_decode|w_anode53w[2] ; LABCELL_X26_Y42_N39       ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vga:vga0|vgafont:font|altsyncram:Mux0_rtl_0|altsyncram_oa51:auto_generated|decode_11a:rden_decode|w_anode62w[2] ; MLABCELL_X34_Y42_N27      ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vgacr:vgacr0|bus_dati[0]~0                                                                                      ; LABCELL_X24_Y41_N42       ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vgacr:vgacr0|cursor[11]~2                                                                                       ; LABCELL_X24_Y41_N21       ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vgacr:vgacr0|cursor[4]~3                                                                                        ; LABCELL_X24_Y41_N48       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vgacr:vgacr0|vga_d[1]~0                                                                                         ; LABCELL_X24_Y41_N24       ; 74      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vtbr:vtbr0|meme~21                                                                                              ; MLABCELL_X23_Y40_N57      ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; vt:vt0|vtbr:vtbr0|memo~21                                                                                              ; MLABCELL_X23_Y40_N48      ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; vtreset                                                                                                                ; FF_X24_Y41_N5             ; 215     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; clkin                                                                               ; PIN_M9                    ; 180     ; Global Clock         ; GCLK7            ; --                        ;
; cpuclk                                                                              ; FF_X53_Y20_N56            ; 5877    ; Global Clock         ; GCLK11           ; --                        ;
; pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|fb_clkin                 ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 149     ; Global Clock         ; GCLK5            ; --                        ;
+-------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------+
; Non-Global High Fan-Out Signals      ;
+----------------------------+---------+
; Name                       ; Fan-Out ;
+----------------------------+---------+
; unibus:pdp11|cpu:cpu0|init ; 813     ;
+----------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                 ; Location                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; unibus:pdp11|m9312h:bootrom1|altsyncram:meme_rtl_0|altsyncram_2hc1:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1           ; 0     ; db/top.ram0_m9312h_d9be0d9d.hdl.mif ; M10K_X30_Y18_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                    ;
; unibus:pdp11|m9312h:bootrom1|altsyncram:memo_rtl_0|altsyncram_3hc1:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1           ; 0     ; db/top.ram1_m9312h_d9be0d9d.hdl.mif ; M10K_X30_Y18_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                    ;
; unibus:pdp11|m9312l:bootrom0|altsyncram:meme_rtl_0|altsyncram_ifc1:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1           ; 0     ; db/top.ram0_m9312l_d9be0d81.hdl.mif ; M10K_X30_Y18_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                    ;
; unibus:pdp11|m9312l:bootrom0|altsyncram:memo_rtl_0|altsyncram_jfc1:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048  ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1           ; 0     ; db/top.ram1_m9312l_d9be0d81.hdl.mif ; M10K_X30_Y18_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Depth                    ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                ; M10K_X30_Y7_N0                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_5pk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                ; M10K_X30_Y5_N0                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                ; M10K_X46_Y11_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_5pk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                ; M10K_X46_Y15_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:rsector_rtl_0|altsyncram_5pk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                ; M10K_X38_Y19_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|altsyncram:wsector_rtl_0|altsyncram_5pk1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0     ; None                                ; M10K_X46_Y19_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
; vt:vt0|vga:vga0|altsyncram:attrbuf_rtl_0|altsyncram_n8k1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 4            ; 2048         ; 4            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 2048                        ; 4                           ; 2048                        ; 4                           ; 8192                ; 1           ; 0     ; None                                ; M10K_X22_Y40_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; vt:vt0|vga:vga0|altsyncram:attrbuf_rtl_1|altsyncram_lrk1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 4            ; 2048         ; 4            ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 2048                        ; 4                           ; 2048                        ; 4                           ; 8192                ; 1           ; 0     ; None                                ; M10K_X30_Y41_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; vt:vt0|vga:vga0|altsyncram:charbuf_rtl_0|altsyncram_v8k1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0     ; None                                ; M10K_X22_Y41_N0, M10K_X22_Y43_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; vt:vt0|vga:vga0|altsyncram:charbuf_rtl_1|altsyncram_trk1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0     ; None                                ; M10K_X22_Y42_N0, M10K_X30_Y42_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; vt:vt0|vga:vga0|vgafont:font|altsyncram:Mux0_rtl_0|altsyncram_oa51:auto_generated|ALTSYNCRAM       ; AUTO ; ROM              ; Single Clock ; 32768        ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 32768                       ; 1                           ; --                          ; --                          ; 32768               ; 4           ; 0     ; pdp11d.top0.rtl.mif                 ; M10K_X30_Y40_N0, M10K_X30_Y44_N0, M10K_X30_Y43_N0, M10K_X30_Y39_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; vt:vt0|vtbr:vtbr0|altsyncram:meme_rtl_0|altsyncram_r2r1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0     ; db/top.ram0_vtbr_3cd951.hdl.mif     ; M10K_X22_Y36_N0, M10K_X30_Y37_N0, M10K_X22_Y35_N0, M10K_X11_Y40_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
; vt:vt0|vtbr:vtbr0|altsyncram:memo_rtl_0|altsyncram_s2r1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4           ; 0     ; db/top.ram1_vtbr_3cd951.hdl.mif     ; M10K_X22_Y39_N0, M10K_X22_Y37_N0, M10K_X22_Y38_N0, M10K_X30_Y38_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                     ;
+----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-------------------------------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------+
; Fitter DSP Block Usage Summary              ;
+-------------------------------+-------------+
; Statistic                     ; Number Used ;
+-------------------------------+-------------+
; Two Independent 18x18         ; 1           ;
; Total number of DSP blocks    ; 1           ;
;                               ;             ;
; Fixed Point Signed Multiplier ; 1           ;
+-------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                          ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; unibus:pdp11|cpu:cpu0|Mult0~8 ; Two Independent 18x18 ; DSP_X15_Y31_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 34,411 / 140,056 ( 25 % ) ;
; C12 interconnects            ; 999 / 6,048 ( 17 % )      ;
; C2 interconnects             ; 13,901 / 54,648 ( 25 % )  ;
; C4 interconnects             ; 7,121 / 25,920 ( 27 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 1,904 / 140,056 ( 1 % )   ;
; Global clocks                ; 3 / 16 ( 19 % )           ;
; Local interconnects          ; 5,846 / 36,960 ( 16 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 1,900 / 5,984 ( 32 % )    ;
; R14/C12 interconnect drivers ; 2,649 / 9,504 ( 28 % )    ;
; R3 interconnects             ; 17,402 / 60,192 ( 29 % )  ;
; R6 interconnects             ; 27,330 / 127,072 ( 22 % ) ;
; Spine clocks                 ; 13 / 120 ( 11 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 8     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                               ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 75        ; 0            ; 75        ; 0            ; 0            ; 75        ; 75        ; 0            ; 75        ; 75        ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 75           ; 0         ; 75           ; 75           ; 0         ; 0         ; 75           ; 0         ; 0         ; 75           ; 75           ; 75           ; 74           ; 75           ; 75           ; 75           ; 75           ; 74           ; 75           ; 75           ; 75           ; 75           ; 75           ; 75           ; 75           ; 75           ; 75           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; vgag[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vgag[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_ba_1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; greenled[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; greenled[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; greenled[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; greenled[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdcard_cs          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdcard_mosi        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; greenled[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vgah               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vgav               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdcard_sclk        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_addr[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_ba_0          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_udqm          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_ldqm          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_ras_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_cas_n         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_clk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_we_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_cs_n          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tx1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rts1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vgar[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vgar[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vgab[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vgab[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rx1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; cts1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xu_cs              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xu_mosi            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xu_sclk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xu_miso            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xu_debug_tx        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_cke           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dram_dq[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clkin              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; resetbtn           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdcard_miso        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2k_d             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2k_c             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                ;
+------------------------------------------------------------------------------------+-------------------------------------+-------------------+
; Source Clock(s)                                                                    ; Destination Clock(s)                ; Delay Added in ns ;
+------------------------------------------------------------------------------------+-------------------------------------+-------------------+
; pll0|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk,cpuclk ; cpuclk                              ; 4867.9            ;
; pll0|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk        ; cpuclk                              ; 2344.5            ;
; cpuclk                                                                             ; cpuclk                              ; 1179.7            ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|clk                                                ; unibus:pdp11|rh11:rh0|sdspi:sd1|clk ; 116.4             ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|clk                                                ; unibus:pdp11|rk11:rk0|sdspi:sd1|clk ; 113.0             ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|clk                                                ; unibus:pdp11|rl11:rl0|sdspi:sd1|clk ; 109.2             ;
; clkin                                                                              ; cpuclk                              ; 88.6              ;
; vt:vt0|vga:vga0|vgaclk                                                             ; vt:vt0|vga:vga0|vgaclk              ; 85.9              ;
+------------------------------------------------------------------------------------+-------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                        ;
+-----------------------------------------------------+------------------------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                                       ; Delay Added in ns ;
+-----------------------------------------------------+------------------------------------------------------------+-------------------+
; unibus:pdp11|mmu:mmu0|sr0[0]                        ; unibus:pdp11|cpu:cpu0|ir[3]                                ; 8.187             ;
; have_rh                                             ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 8.023             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[10][14] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 8.006             ;
; dati[15]                                            ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.934             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[10][10] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.916             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[11][10] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.916             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[11][14] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.897             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[10][6]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.880             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[11][6]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.880             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[11][5]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.822             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[10][5]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.820             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[11][3]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.793             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[10][3]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.792             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[9][14]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.739             ;
; cpureset                                            ; unibus:pdp11|npr_state.npr_rl0                             ; 7.728             ;
; vtreset                                             ; vt:vt0|cpu:cpu0|addr_indirect[9]                           ; 7.706             ;
; have_rk                                             ; unibus:pdp11|rk11:rk0|busmaster_state.busmaster_write_done ; 7.696             ;
; unibus:pdp11|cpu:cpu0|r7[14]                        ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.681             ;
; dati[14]                                            ; unibus:pdp11|cpu:cpu0|pdststate.state_store_alu_r          ; 7.664             ;
; unibus:pdp11|cpu:cpu0|r7[10]                        ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.623             ;
; dati[13]                                            ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.594             ;
; unibus:pdp11|cpu:cpu0|r7[5]                         ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.550             ;
; dati[7]                                             ; unibus:pdp11|cpu:cpu0|state.state_ifetch                   ; 7.541             ;
; unibus:pdp11|cpu:cpu0|rbus_ix[0]                    ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.540             ;
; unibus:pdp11|cpu:cpu0|rbus_cpu_psw11                ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.537             ;
; unibus:pdp11|cpu:cpu0|r7[3]                         ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.535             ;
; unibus:pdp11|cpu:cpu0|rbus_ix[2]                    ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.525             ;
; unibus:pdp11|cpu:cpu0|rbus_ix[1]                    ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.524             ;
; unibus:pdp11|cpu:cpu0|r7[6]                         ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.448             ;
; dati[12]                                            ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.446             ;
; unibus:pdp11|rl0_npg                                ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.411             ;
; have_rl                                             ; unibus:pdp11|rl11:rl0|sdspi:sd1|sdcard_xfer_out[0]         ; 7.386             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[15][10] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.381             ;
; unibus:pdp11|rk11:rk0|sdspi:sd1|card_error          ; unibus:pdp11|rk11:rk0|sdspi:sd1|card_error_filter[0]       ; 7.375             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[8][14]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.344             ;
; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[1]              ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.344             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[8][10]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.342             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[9][10]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.342             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[14][6]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.336             ;
; unibus:pdp11|cpu:cpu0|rbus_cpu_mode[0]              ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.327             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[8][6]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.325             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[9][6]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.325             ;
; unibus:pdp11|rl11:rl0|sdspi:sd1|card_error          ; unibus:pdp11|rl11:rl0|sdspi:sd1|card_error_filter[0]       ; 7.320             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[8][5]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.287             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[9][5]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.287             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[8][3]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.257             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[9][3]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.257             ;
; unibus:pdp11|rh11:rh0|sdspi:sd1|idle                ; unibus:pdp11|rh11:rh0|sdspi:sd1|idle_filter[0]             ; 7.158             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[12][10] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.157             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[13][10] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.157             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[14][10] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.157             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[12][6]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.113             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[13][6]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.113             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[15][6]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.113             ;
; dati[9]                                             ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.099             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][10]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.038             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][10]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.038             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[2][10]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.038             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][10]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.038             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[4][10]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.038             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[6][10]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.038             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][10]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.038             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][6]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.008             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][6]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.008             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[2][6]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.008             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][6]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.008             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][6]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.008             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[4][6]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.008             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[6][6]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 7.008             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][5]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][5]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[2][5]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][5]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[12][5]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[13][5]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[14][5]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[15][5]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][5]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[4][5]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[6][5]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.975             ;
; unibus:pdp11|rk0_npg                                ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.950             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[12][14] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[13][14] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[14][14] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[15][14] ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][14]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][14]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[2][14]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][14]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[6][14]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[4][14]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[5][14]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[0][1]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[1][1]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[2][1]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[3][1]   ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[12][1]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[13][1]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[14][1]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
; unibus:pdp11|cpu:cpu0|cpuregs:cpuregs0|regs[15][1]  ; unibus:pdp11|cpu:cpu0|pdststate.state_illegalop            ; 6.947             ;
+-----------------------------------------------------+------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEFA2F23I7 for design "top"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning: RST port on the PLL is not properly connected on instance pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll1. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: C:/Users/HPz420/Documents/GitHub/Doug Gilliland/Retro-Computers/PDP-11/PDP2011/PDP_11_70/top/db/pll_altpll.v Line: 61
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): pll:pll0|altpll:altpll_component|pll_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 135 fanout uses global clock CLKCTRL_G5
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): cpuclk~CLKENA0 with 5871 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): clkin~inputCLKENA0 with 179 fanout uses global clock CLKCTRL_G7
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll0|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll0|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll0|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 60 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:37
Info (170193): Fitter routing operations beginning
Info (170089): 8e+03 ns of routing delay (approximately 8.1% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 46% of the available device resources in the region that extends from location X11_Y11 to location X21_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:06:56
Info (11888): Total time spent on timing analysis during the Fitter is 65.07 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:57
Info (144001): Generated suppressed messages file C:/Users/HPz420/Documents/GitHub/Doug Gilliland/Retro-Computers/PDP-11/PDP2011/PDP_11_70/top/top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 6511 megabytes
    Info: Processing ended: Mon Apr 18 17:55:25 2022
    Info: Elapsed time: 00:11:32
    Info: Total CPU time (on all processors): 00:20:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/HPz420/Documents/GitHub/Doug Gilliland/Retro-Computers/PDP-11/PDP2011/PDP_11_70/top/top.fit.smsg.


