Fitter report for LED_ON
Sun May 30 22:55:07 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun May 30 22:55:07 2021       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; LED_ON                                      ;
; Top-level Entity Name              ; LED_ON                                      ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 6,295 / 49,760 ( 13 % )                     ;
;     Total combinational functions  ; 6,260 / 49,760 ( 13 % )                     ;
;     Dedicated logic registers      ; 362 / 49,760 ( < 1 % )                      ;
; Total registers                    ; 362                                         ;
; Total pins                         ; 93 / 360 ( 26 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 22 / 288 ( 8 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.55        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.5%      ;
;     Processor 3            ;  10.8%      ;
;     Processor 4            ;  10.6%      ;
;     Processor 5            ;  10.4%      ;
;     Processor 6            ;  10.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6947 ) ; 0.00 % ( 0 / 6947 )        ; 0.00 % ( 0 / 6947 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6947 ) ; 0.00 % ( 0 / 6947 )        ; 0.00 % ( 0 / 6947 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6897 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 50 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/VHDL/projet/LED ON/output_files/LED_ON.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 6,295 / 49,760 ( 13 % ) ;
;     -- Combinational with no register       ; 5933                    ;
;     -- Register only                        ; 35                      ;
;     -- Combinational with a register        ; 327                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2208                    ;
;     -- 3 input functions                    ; 1912                    ;
;     -- <=2 input functions                  ; 2140                    ;
;     -- Register only                        ; 35                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 4361                    ;
;     -- arithmetic mode                      ; 1899                    ;
;                                             ;                         ;
; Total registers*                            ; 362 / 51,509 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 362 / 49,760 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 479 / 3,110 ( 15 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 93 / 360 ( 26 % )       ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )          ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )         ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 182 ( 0 % )         ;
; UFM blocks                                  ; 0 / 1 ( 0 % )           ;
; ADC blocks                                  ; 1 / 2 ( 50 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 22 / 288 ( 8 % )        ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global signals                              ; 17                      ;
;     -- Global clocks                        ; 17 / 20 ( 85 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Remote update blocks                        ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3.9% / 3.6% / 4.4%      ;
; Peak interconnect usage (total/H/V)         ; 34.7% / 30.7% / 40.4%   ;
; Maximum fan-out                             ; 169                     ;
; Highest non-global fan-out                  ; 169                     ;
; Total fan-out                               ; 20082                   ;
; Average fan-out                             ; 2.88                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6295 / 49760 ( 13 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 5933                  ; 0                              ;
;     -- Register only                        ; 35                    ; 0                              ;
;     -- Combinational with a register        ; 327                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2208                  ; 0                              ;
;     -- 3 input functions                    ; 1912                  ; 0                              ;
;     -- <=2 input functions                  ; 2140                  ; 0                              ;
;     -- Register only                        ; 35                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4361                  ; 0                              ;
;     -- arithmetic mode                      ; 1899                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 362                   ; 0                              ;
;     -- Dedicated logic registers            ; 362 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 479 / 3110 ( 15 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 93                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 22 / 288 ( 8 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 16 / 24 ( 66 % )      ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 126                   ; 1                              ;
;     -- Registered Input Connections         ; 73                    ; 0                              ;
;     -- Output Connections                   ; 51                    ; 76                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 20503                 ; 103                            ;
;     -- Registered Connections               ; 2187                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 100                   ; 77                             ;
;     -- hard_block:auto_generated_inst       ; 77                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 12                    ; 1                              ;
;     -- Output Ports                         ; 31                    ; 3                              ;
;     -- Bidir Ports                          ; 50                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; SW[0]   ; C10   ; 7        ; 51           ; 54           ; 28           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[1]   ; C11   ; 7        ; 51           ; 54           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[2]   ; D12   ; 7        ; 51           ; 54           ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[3]   ; C12   ; 7        ; 54           ; 54           ; 28           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[4]   ; A12   ; 7        ; 54           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[5]   ; B12   ; 7        ; 49           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[6]   ; A13   ; 7        ; 54           ; 54           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[7]   ; A14   ; 7        ; 58           ; 54           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[8]   ; B14   ; 7        ; 56           ; 54           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[9]   ; F15   ; 7        ; 69           ; 54           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; boutton ; B8    ; 7        ; 46           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; clk     ; P11   ; 3        ; 34           ; 0            ; 28           ; 95                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0]   ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]   ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]   ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]   ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]   ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]   ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]   ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]   ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[8]   ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[9]   ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET1   ; V7    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RESET2   ; AA2   ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SCLK1    ; V9    ; 3        ; 31           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SCLK2    ; Y4    ; 3        ; 24           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SER1     ; V10   ; 3        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SER2     ; Y5    ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0] ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1] ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2] ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3] ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0] ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1] ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2] ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3] ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS   ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0] ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1] ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2] ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3] ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS   ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; buzzer   ; AB8   ; 3        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; SRCLK1      ; V8    ; 3        ; 20           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; SRCLK2      ; Y3    ; 3        ; 24           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment2[0] ; C18   ; 7        ; 69           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment2[1] ; D18   ; 6        ; 78           ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment2[2] ; E18   ; 6        ; 78           ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment2[3] ; B16   ; 7        ; 60           ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment2[4] ; A17   ; 7        ; 64           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment2[5] ; A18   ; 7        ; 66           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment2[6] ; B17   ; 7        ; 69           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment2[7] ; A16   ; 7        ; 60           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment3[0] ; B20   ; 6        ; 78           ; 44           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment3[1] ; A20   ; 7        ; 66           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment3[2] ; B19   ; 7        ; 69           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment3[3] ; A21   ; 6        ; 78           ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment3[4] ; B21   ; 6        ; 78           ; 43           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment3[5] ; C22   ; 6        ; 78           ; 35           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment3[6] ; B22   ; 6        ; 78           ; 43           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment3[7] ; A19   ; 7        ; 66           ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment4[0] ; F21   ; 6        ; 78           ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment4[1] ; E22   ; 6        ; 78           ; 33           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment4[2] ; E21   ; 6        ; 78           ; 33           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment4[3] ; C19   ; 7        ; 69           ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment4[4] ; C20   ; 6        ; 78           ; 41           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment4[5] ; D19   ; 6        ; 78           ; 41           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment4[6] ; E17   ; 6        ; 78           ; 43           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment4[7] ; D22   ; 6        ; 78           ; 35           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment5[0] ; F18   ; 6        ; 78           ; 40           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment5[1] ; E20   ; 6        ; 78           ; 40           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment5[2] ; E19   ; 6        ; 78           ; 40           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment5[3] ; J18   ; 6        ; 78           ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment5[4] ; H19   ; 6        ; 78           ; 45           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment5[5] ; F19   ; 6        ; 78           ; 40           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment5[6] ; F20   ; 6        ; 78           ; 35           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment5[7] ; F17   ; 6        ; 78           ; 43           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment6[0] ; J20   ; 6        ; 78           ; 45           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment6[1] ; K20   ; 6        ; 78           ; 42           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment6[2] ; L18   ; 6        ; 78           ; 37           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment6[3] ; N18   ; 6        ; 78           ; 34           ; 22           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment6[4] ; M20   ; 6        ; 78           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment6[5] ; N19   ; 6        ; 78           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment6[6] ; N20   ; 6        ; 78           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment6[7] ; L19   ; 6        ; 78           ; 37           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment[0]  ; C14   ; 7        ; 58           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment[1]  ; E15   ; 7        ; 74           ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment[2]  ; C15   ; 7        ; 60           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment[3]  ; C16   ; 7        ; 62           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment[4]  ; E16   ; 7        ; 74           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment[5]  ; D17   ; 7        ; 74           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment[6]  ; C17   ; 7        ; 74           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; segment[7]  ; D15   ; 7        ; 66           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )   ; 2.5V          ; --           ;
; 2        ; 11 / 36 ( 31 % )  ; 2.5V          ; --           ;
; 3        ; 13 / 48 ( 27 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )    ; 2.5V          ; --           ;
; 6        ; 30 / 60 ( 50 % )  ; 2.5V          ; --           ;
; 7        ; 39 / 52 ( 75 % )  ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )   ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; LED[0]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LED[1]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LED[2]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LED[8]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; segment2[7]                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; segment2[4]                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; segment2[5]                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; segment3[7]                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; segment3[1]                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; segment3[3]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; VGA_R[0]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESET2                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; buzzer                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; boutton                                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LED[3]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LED[9]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; segment2[3]                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; segment2[6]                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; segment3[2]                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; segment3[0]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; segment3[4]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; segment3[6]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LED[5]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; segment[0]                                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; segment[2]                                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; segment[3]                                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; segment[6]                                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; segment2[0]                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; segment4[3]                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; segment4[4]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; segment3[5]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LED[4]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LED[7]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; segment[7]                                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; segment[5]                                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; segment2[1]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; segment4[5]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; segment4[7]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; ~ALTERA_ADC2IN8~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 1          ; 1A       ; ~ALTERA_ADC2IN1~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LED[6]                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; segment[1]                                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; segment[4]                                     ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; segment4[6]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; segment2[2]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; segment5[2]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; segment5[1]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; segment4[2]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; segment4[1]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; ~ALTERA_ADC2IN4~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F4       ; 2          ; 1A       ; ~ALTERA_ADC1IN2~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ; 0          ; 1A       ; ~ALTERA_ADC1IN1~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; segment5[7]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; segment5[0]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; segment5[5]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; segment5[6]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; segment4[0]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; ~ALTERA_ADC2IN6~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 5          ; 1A       ; ~ALTERA_ADC2IN3~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; ~ALTERA_ADC1IN6~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 9          ; 1A       ; ~ALTERA_ADC2IN5~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; segment5[4]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; ~ALTERA_ADC2IN2~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 8          ; 1A       ; ~ALTERA_ADC1IN5~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; ~ALTERA_ADC1IN3~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J9       ; 6          ; 1A       ; ~ALTERA_ADC1IN4~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; segment5[3]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; segment6[0]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; ~ALTERA_ADC2IN7~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 12         ; 1A       ; ~ALTERA_ADC1IN7~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K6       ; 14         ; 1A       ; ~ALTERA_ADC1IN8~                               ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; segment6[1]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; segment6[2]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; segment6[7]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; segment6[4]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; VGA_VS                                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; VGA_B[3]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; VGA_HS                                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; segment6[3]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; segment6[5]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; segment6[6]                                    ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; VGA_B[0]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; VGA_B[2]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clk                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; VGA_G[3]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; VGA_G[2]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; VGA_B[1]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; VGA_G[1]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; VGA_R[1]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESET1                                         ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 138        ; 3        ; SRCLK1                                         ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; SCLK1                                          ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 162        ; 3        ; SER1                                           ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; VGA_G[0]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; VGA_R[3]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; VGA_R[2]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; SRCLK2                                         ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 151        ; 3        ; SCLK2                                          ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ; 137        ; 3        ; SER2                                           ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                            ;
+-------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                          ; top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1|pll7 ;
+-------------------------------+--------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; test_ACD|qsys_u0|altpll|sd1|pll7                                                                       ;
; PLL mode                      ; Normal                                                                                                 ;
; Compensate clock              ; clock0                                                                                                 ;
; Compensated input/output pins ; --                                                                                                     ;
; Switchover type               ; --                                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                                                               ;
; Input frequency 1             ; --                                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                               ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                              ;
; VCO post scale K counter      ; 2                                                                                                      ;
; VCO frequency control         ; Auto                                                                                                   ;
; VCO phase shift step          ; 208 ps                                                                                                 ;
; VCO multiply                  ; --                                                                                                     ;
; VCO divide                    ; --                                                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                                                               ;
; Freq max lock                 ; 54.18 MHz                                                                                              ;
; M VCO Tap                     ; 0                                                                                                      ;
; M Initial                     ; 1                                                                                                      ;
; M value                       ; 12                                                                                                     ;
; N value                       ; 1                                                                                                      ;
; Charge pump current           ; setting 1                                                                                              ;
; Loop filter resistance        ; setting 27                                                                                             ;
; Loop filter capacitance       ; setting 0                                                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                     ;
; Bandwidth type                ; Medium                                                                                                 ;
; Real time reconfigurable      ; Off                                                                                                    ;
; Scan chain MIF file           ; --                                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                                    ;
; PLL location                  ; PLL_1                                                                                                  ;
; Inclk0 signal                 ; clk                                                                                                    ;
; Inclk1 signal                 ; --                                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                                          ;
; Inclk1 signal type            ; --                                                                                                     ;
+-------------------------------+--------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------+
; Name                                                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                            ;
+--------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------+
; top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)    ; 0.75 (208 ps)    ; 50/50      ; C0      ; 60            ; 30/30 Even ; --            ; 1       ; 0       ; test_ACD|qsys_u0|altpll|sd1|pll7|clk[0] ;
; top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; test_ACD|qsys_u0|altpll|sd1|pll7|clk[1] ;
+--------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; SER1        ; Incomplete set of assignments ;
; SCLK1       ; Incomplete set of assignments ;
; SER2        ; Incomplete set of assignments ;
; SCLK2       ; Incomplete set of assignments ;
; RESET1      ; Incomplete set of assignments ;
; RESET2      ; Incomplete set of assignments ;
; buzzer      ; Incomplete set of assignments ;
; VGA_HS      ; Incomplete set of assignments ;
; VGA_VS      ; Incomplete set of assignments ;
; VGA_R[0]    ; Incomplete set of assignments ;
; VGA_R[1]    ; Incomplete set of assignments ;
; VGA_R[2]    ; Incomplete set of assignments ;
; VGA_R[3]    ; Incomplete set of assignments ;
; VGA_G[0]    ; Incomplete set of assignments ;
; VGA_G[1]    ; Incomplete set of assignments ;
; VGA_G[2]    ; Incomplete set of assignments ;
; VGA_G[3]    ; Incomplete set of assignments ;
; VGA_B[0]    ; Incomplete set of assignments ;
; VGA_B[1]    ; Incomplete set of assignments ;
; VGA_B[2]    ; Incomplete set of assignments ;
; VGA_B[3]    ; Incomplete set of assignments ;
; LED[0]      ; Incomplete set of assignments ;
; LED[1]      ; Incomplete set of assignments ;
; LED[2]      ; Incomplete set of assignments ;
; LED[3]      ; Incomplete set of assignments ;
; LED[4]      ; Incomplete set of assignments ;
; LED[5]      ; Incomplete set of assignments ;
; LED[6]      ; Incomplete set of assignments ;
; LED[7]      ; Incomplete set of assignments ;
; LED[8]      ; Incomplete set of assignments ;
; LED[9]      ; Incomplete set of assignments ;
; segment[0]  ; Incomplete set of assignments ;
; segment[1]  ; Incomplete set of assignments ;
; segment[2]  ; Incomplete set of assignments ;
; segment[3]  ; Incomplete set of assignments ;
; segment[4]  ; Incomplete set of assignments ;
; segment[5]  ; Incomplete set of assignments ;
; segment[6]  ; Incomplete set of assignments ;
; segment[7]  ; Incomplete set of assignments ;
; segment2[0] ; Incomplete set of assignments ;
; segment2[1] ; Incomplete set of assignments ;
; segment2[2] ; Incomplete set of assignments ;
; segment2[3] ; Incomplete set of assignments ;
; segment2[4] ; Incomplete set of assignments ;
; segment2[5] ; Incomplete set of assignments ;
; segment2[6] ; Incomplete set of assignments ;
; segment2[7] ; Incomplete set of assignments ;
; segment3[0] ; Incomplete set of assignments ;
; segment3[1] ; Incomplete set of assignments ;
; segment3[2] ; Incomplete set of assignments ;
; segment3[3] ; Incomplete set of assignments ;
; segment3[4] ; Incomplete set of assignments ;
; segment3[5] ; Incomplete set of assignments ;
; segment3[6] ; Incomplete set of assignments ;
; segment3[7] ; Incomplete set of assignments ;
; segment4[0] ; Incomplete set of assignments ;
; segment4[1] ; Incomplete set of assignments ;
; segment4[2] ; Incomplete set of assignments ;
; segment4[3] ; Incomplete set of assignments ;
; segment4[4] ; Incomplete set of assignments ;
; segment4[5] ; Incomplete set of assignments ;
; segment4[6] ; Incomplete set of assignments ;
; segment4[7] ; Incomplete set of assignments ;
; segment5[0] ; Incomplete set of assignments ;
; segment5[1] ; Incomplete set of assignments ;
; segment5[2] ; Incomplete set of assignments ;
; segment5[3] ; Incomplete set of assignments ;
; segment5[4] ; Incomplete set of assignments ;
; segment5[5] ; Incomplete set of assignments ;
; segment5[6] ; Incomplete set of assignments ;
; segment5[7] ; Incomplete set of assignments ;
; segment6[0] ; Incomplete set of assignments ;
; segment6[1] ; Incomplete set of assignments ;
; segment6[2] ; Incomplete set of assignments ;
; segment6[3] ; Incomplete set of assignments ;
; segment6[4] ; Incomplete set of assignments ;
; segment6[5] ; Incomplete set of assignments ;
; segment6[6] ; Incomplete set of assignments ;
; segment6[7] ; Incomplete set of assignments ;
; SRCLK1      ; Incomplete set of assignments ;
; SRCLK2      ; Incomplete set of assignments ;
; SW[0]       ; Incomplete set of assignments ;
; SW[1]       ; Incomplete set of assignments ;
; SW[2]       ; Incomplete set of assignments ;
; SW[3]       ; Incomplete set of assignments ;
; SW[4]       ; Incomplete set of assignments ;
; SW[5]       ; Incomplete set of assignments ;
; SW[6]       ; Incomplete set of assignments ;
; SW[7]       ; Incomplete set of assignments ;
; SW[8]       ; Incomplete set of assignments ;
; SW[9]       ; Incomplete set of assignments ;
; clk         ; Incomplete set of assignments ;
; boutton     ; Incomplete set of assignments ;
+-------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; Compilation Hierarchy Node                                                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                         ; Entity Name                            ; Library Name ;
+------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
; |LED_ON                                                                      ; 6295 (3)    ; 362 (1)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 22           ; 0       ; 11        ; 93   ; 0            ; 5933 (2)     ; 35 (1)            ; 327 (0)          ; 0          ; |LED_ON                                                                                                                                                                                                                                     ; LED_ON                                 ; work         ;
;    |AffichageTemps:fs3_Temps|                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|AffichageTemps:fs3_Temps                                                                                                                                                                                                            ; AffichageTemps                         ; work         ;
;    |EtatFeu:fs2|                                                             ; 2159 (133)  ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2125 (99)    ; 1 (1)             ; 33 (31)          ; 0          ; |LED_ON|EtatFeu:fs2                                                                                                                                                                                                                         ; EtatFeu                                ; work         ;
;       |lpm_divide:Div0|                                                      ; 484 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 484 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|EtatFeu:fs2|lpm_divide:Div0                                                                                                                                                                                                         ; lpm_divide                             ; work         ;
;          |lpm_divide_fbo:auto_generated|                                     ; 484 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 484 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|EtatFeu:fs2|lpm_divide:Div0|lpm_divide_fbo:auto_generated                                                                                                                                                                           ; lpm_divide_fbo                         ; work         ;
;             |abs_divider_kbg:divider|                                        ; 484 (8)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 484 (8)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|EtatFeu:fs2|lpm_divide:Div0|lpm_divide_fbo:auto_generated|abs_divider_kbg:divider                                                                                                                                                   ; abs_divider_kbg                        ; work         ;
;                |alt_u_div_she:divider|                                       ; 449 (449)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|EtatFeu:fs2|lpm_divide:Div0|lpm_divide_fbo:auto_generated|abs_divider_kbg:divider|alt_u_div_she:divider                                                                                                                             ; alt_u_div_she                          ; work         ;
;                |lpm_abs_8b9:my_abs_num|                                      ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|EtatFeu:fs2|lpm_divide:Div0|lpm_divide_fbo:auto_generated|abs_divider_kbg:divider|lpm_abs_8b9:my_abs_num                                                                                                                            ; lpm_abs_8b9                            ; work         ;
;       |lpm_divide:Mod0|                                                      ; 1544 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1542 (0)     ; 0 (0)             ; 2 (0)            ; 0          ; |LED_ON|EtatFeu:fs2|lpm_divide:Mod0                                                                                                                                                                                                         ; lpm_divide                             ; work         ;
;          |lpm_divide_25o:auto_generated|                                     ; 1544 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1542 (0)     ; 0 (0)             ; 2 (0)            ; 0          ; |LED_ON|EtatFeu:fs2|lpm_divide:Mod0|lpm_divide_25o:auto_generated                                                                                                                                                                           ; lpm_divide_25o                         ; work         ;
;             |abs_divider_4dg:divider|                                        ; 1544 (9)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1542 (9)     ; 0 (0)             ; 2 (0)            ; 0          ; |LED_ON|EtatFeu:fs2|lpm_divide:Mod0|lpm_divide_25o:auto_generated|abs_divider_4dg:divider                                                                                                                                                   ; abs_divider_4dg                        ; work         ;
;                |alt_u_div_ske:divider|                                       ; 1510 (1510) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1508 (1508)  ; 0 (0)             ; 2 (2)            ; 0          ; |LED_ON|EtatFeu:fs2|lpm_divide:Mod0|lpm_divide_25o:auto_generated|abs_divider_4dg:divider|alt_u_div_ske:divider                                                                                                                             ; alt_u_div_ske                          ; work         ;
;                |lpm_abs_8b9:my_abs_num|                                      ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|EtatFeu:fs2|lpm_divide:Mod0|lpm_divide_25o:auto_generated|abs_divider_4dg:divider|lpm_abs_8b9:my_abs_num                                                                                                                            ; lpm_abs_8b9                            ; work         ;
;    |RegisterLED:FSLED1|                                                      ; 84 (84)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 1 (1)             ; 35 (35)          ; 0          ; |LED_ON|RegisterLED:FSLED1                                                                                                                                                                                                                  ; RegisterLED                            ; work         ;
;    |RegisterLED:FSLED2|                                                      ; 85 (85)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 1 (1)             ; 36 (36)          ; 0          ; |LED_ON|RegisterLED:FSLED2                                                                                                                                                                                                                  ; RegisterLED                            ; work         ;
;    |Sirene:fs1_buzzer|                                                       ; 254 (198)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 12           ; 0       ; 6         ; 0    ; 0            ; 189 (133)    ; 1 (1)             ; 64 (64)          ; 0          ; |LED_ON|Sirene:fs1_buzzer                                                                                                                                                                                                                   ; Sirene                                 ; work         ;
;       |lpm_mult:Mult0|                                                       ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|Sirene:fs1_buzzer|lpm_mult:Mult0                                                                                                                                                                                                    ; lpm_mult                               ; work         ;
;          |mult_gks:auto_generated|                                           ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|Sirene:fs1_buzzer|lpm_mult:Mult0|mult_gks:auto_generated                                                                                                                                                                            ; mult_gks                               ; work         ;
;       |lpm_mult:Mult1|                                                       ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|Sirene:fs1_buzzer|lpm_mult:Mult1                                                                                                                                                                                                    ; lpm_mult                               ; work         ;
;          |mult_iks:auto_generated|                                           ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|Sirene:fs1_buzzer|lpm_mult:Mult1|mult_iks:auto_generated                                                                                                                                                                            ; mult_iks                               ; work         ;
;    |VGA_display:FS4|                                                         ; 1489 (1367) ; 56 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 10           ; 0       ; 5         ; 0    ; 0            ; 1433 (1366)  ; 4 (1)             ; 52 (4)           ; 0          ; |LED_ON|VGA_display:FS4                                                                                                                                                                                                                     ; VGA_display                            ; work         ;
;       |VGA:VGA_Sub|                                                          ; 93 (93)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 3 (3)             ; 52 (52)          ; 0          ; |LED_ON|VGA_display:FS4|VGA:VGA_Sub                                                                                                                                                                                                         ; VGA                                    ; work         ;
;       |lpm_mult:Mult14|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult14                                                                                                                                                                                                     ; lpm_mult                               ; work         ;
;          |mult_fgs:auto_generated|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult14|mult_fgs:auto_generated                                                                                                                                                                             ; mult_fgs                               ; work         ;
;       |lpm_mult:Mult1|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult1                                                                                                                                                                                                      ; lpm_mult                               ; work         ;
;          |mult_bgs:auto_generated|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult1|mult_bgs:auto_generated                                                                                                                                                                              ; mult_bgs                               ; work         ;
;       |lpm_mult:Mult3|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult3                                                                                                                                                                                                      ; lpm_mult                               ; work         ;
;          |mult_bgs:auto_generated|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult3|mult_bgs:auto_generated                                                                                                                                                                              ; mult_bgs                               ; work         ;
;       |lpm_mult:Mult4|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult4                                                                                                                                                                                                      ; lpm_mult                               ; work         ;
;          |mult_fgs:auto_generated|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult4|mult_fgs:auto_generated                                                                                                                                                                              ; mult_fgs                               ; work         ;
;       |lpm_mult:Mult5|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult5                                                                                                                                                                                                      ; lpm_mult                               ; work         ;
;          |mult_bgs:auto_generated|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult5|mult_bgs:auto_generated                                                                                                                                                                              ; mult_bgs                               ; work         ;
;       |lpm_mult:Mult7|                                                       ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult7                                                                                                                                                                                                      ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                ; 29 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult7|multcore:mult_core                                                                                                                                                                                   ; multcore                               ; work         ;
;             |mpar_add:padder|                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                                                                                                   ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                        ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                              ; lpm_add_sub                            ; work         ;
;                   |add_sub_7kg:auto_generated|                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_7kg:auto_generated                                                                                                                   ; add_sub_7kg                            ; work         ;
;                |mpar_add:sub_par_add|                                        ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                              ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                     ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                         ; lpm_add_sub                            ; work         ;
;                      |add_sub_5vg:auto_generated|                            ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|VGA_display:FS4|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5vg:auto_generated                                                                                              ; add_sub_5vg                            ; work         ;
;    |afficheur:fs3_affichage_dizaine_feu1|                                    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|afficheur:fs3_affichage_dizaine_feu1                                                                                                                                                                                                ; afficheur                              ; work         ;
;    |afficheur:fs3_affichage_dizaine_feu2|                                    ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|afficheur:fs3_affichage_dizaine_feu2                                                                                                                                                                                                ; afficheur                              ; work         ;
;    |afficheur:fs3_affichage_unite_feu1|                                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|afficheur:fs3_affichage_unite_feu1                                                                                                                                                                                                  ; afficheur                              ; work         ;
;    |afficheur:fs3_affichage_unite_feu2|                                      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|afficheur:fs3_affichage_unite_feu2                                                                                                                                                                                                  ; afficheur                              ; work         ;
;    |changementValeur:change|                                                 ; 1104 (75)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1104 (75)    ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change                                                                                                                                                                                                             ; changementValeur                       ; work         ;
;       |lpm_divide:Div0|                                                      ; 363 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 363 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Div0                                                                                                                                                                                             ; lpm_divide                             ; work         ;
;          |lpm_divide_8vl:auto_generated|                                     ; 363 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 363 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Div0|lpm_divide_8vl:auto_generated                                                                                                                                                               ; lpm_divide_8vl                         ; work         ;
;             |sign_div_unsign_anh:divider|                                    ; 363 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 363 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Div0|lpm_divide_8vl:auto_generated|sign_div_unsign_anh:divider                                                                                                                                   ; sign_div_unsign_anh                    ; work         ;
;                |alt_u_div_vke:divider|                                       ; 363 (363)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 363 (363)    ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Div0|lpm_divide_8vl:auto_generated|sign_div_unsign_anh:divider|alt_u_div_vke:divider                                                                                                             ; alt_u_div_vke                          ; work         ;
;       |lpm_divide:Div1|                                                      ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Div1                                                                                                                                                                                             ; lpm_divide                             ; work         ;
;          |lpm_divide_fbo:auto_generated|                                     ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Div1|lpm_divide_fbo:auto_generated                                                                                                                                                               ; lpm_divide_fbo                         ; work         ;
;             |abs_divider_kbg:divider|                                        ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Div1|lpm_divide_fbo:auto_generated|abs_divider_kbg:divider                                                                                                                                       ; abs_divider_kbg                        ; work         ;
;                |alt_u_div_she:divider|                                       ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Div1|lpm_divide_fbo:auto_generated|abs_divider_kbg:divider|alt_u_div_she:divider                                                                                                                 ; alt_u_div_she                          ; work         ;
;       |lpm_divide:Mod0|                                                      ; 526 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 526 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Mod0                                                                                                                                                                                             ; lpm_divide                             ; work         ;
;          |lpm_divide_25o:auto_generated|                                     ; 526 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 526 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Mod0|lpm_divide_25o:auto_generated                                                                                                                                                               ; lpm_divide_25o                         ; work         ;
;             |abs_divider_4dg:divider|                                        ; 526 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 526 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Mod0|lpm_divide_25o:auto_generated|abs_divider_4dg:divider                                                                                                                                       ; abs_divider_4dg                        ; work         ;
;                |alt_u_div_ske:divider|                                       ; 526 (526)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 526 (526)    ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_divide:Mod0|lpm_divide_25o:auto_generated|abs_divider_4dg:divider|alt_u_div_ske:divider                                                                                                                 ; alt_u_div_ske                          ; work         ;
;       |lpm_mult:Mult0|                                                       ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_mult:Mult0                                                                                                                                                                                              ; lpm_mult                               ; work         ;
;          |multcore:mult_core|                                                ; 39 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (20)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                           ; multcore                               ; work         ;
;             |mpar_add:padder|                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                           ; mpar_add                               ; work         ;
;                |lpm_add_sub:adder[0]|                                        ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                      ; lpm_add_sub                            ; work         ;
;                   |add_sub_irg:auto_generated|                               ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|changementValeur:change|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_irg:auto_generated                                                                                                           ; add_sub_irg                            ; work         ;
;    |clockM:fS1_25MHZ|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |LED_ON|clockM:fS1_25MHZ                                                                                                                                                                                                                    ; clockM                                 ; work         ;
;    |clockM:fS1|                                                              ; 47 (47)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 25 (25)          ; 0          ; |LED_ON|clockM:fS1                                                                                                                                                                                                                          ; clockM                                 ; work         ;
;    |max_value:fs2_value|                                                     ; 193 (185)   ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 161 (153)    ; 0 (0)             ; 32 (32)          ; 0          ; |LED_ON|max_value:fs2_value                                                                                                                                                                                                                 ; max_value                              ; work         ;
;       |afficheur:fState|                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|max_value:fs2_value|afficheur:fState                                                                                                                                                                                                ; afficheur                              ; work         ;
;    |top_level_ADC:test_ACD|                                                  ; 777 (13)    ; 73 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 704 (0)      ; 24 (5)            ; 49 (1)           ; 0          ; |LED_ON|top_level_ADC:test_ACD                                                                                                                                                                                                              ; top_level_ADC                          ; work         ;
;       |adc_sample_to_BCD:adc_sample_to_BCD_conv|                             ; 701 (3)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 694 (3)      ; 0 (0)             ; 7 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv                                                                                                                                                                     ; adc_sample_to_BCD                      ; work         ;
;          |lpm_divide:Div0|                                                   ; 398 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div0                                                                                                                                                     ; lpm_divide                             ; work         ;
;             |lpm_divide_cvl:auto_generated|                                  ; 398 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div0|lpm_divide_cvl:auto_generated                                                                                                                       ; lpm_divide_cvl                         ; work         ;
;                |sign_div_unsign_enh:divider|                                 ; 398 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div0|lpm_divide_cvl:auto_generated|sign_div_unsign_enh:divider                                                                                           ; sign_div_unsign_enh                    ; work         ;
;                   |alt_u_div_6le:divider|                                    ; 398 (398)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (398)    ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div0|lpm_divide_cvl:auto_generated|sign_div_unsign_enh:divider|alt_u_div_6le:divider                                                                     ; alt_u_div_6le                          ; work         ;
;          |lpm_divide:Div1|                                                   ; 93 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div1                                                                                                                                                     ; lpm_divide                             ; work         ;
;             |lpm_divide_2vl:auto_generated|                                  ; 93 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div1|lpm_divide_2vl:auto_generated                                                                                                                       ; lpm_divide_2vl                         ; work         ;
;                |sign_div_unsign_4nh:divider|                                 ; 93 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div1|lpm_divide_2vl:auto_generated|sign_div_unsign_4nh:divider                                                                                           ; sign_div_unsign_4nh                    ; work         ;
;                   |alt_u_div_ike:divider|                                    ; 93 (93)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div1|lpm_divide_2vl:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_ike:divider                                                                     ; alt_u_div_ike                          ; work         ;
;          |lpm_divide:Div2|                                                   ; 141 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div2                                                                                                                                                     ; lpm_divide                             ; work         ;
;             |lpm_divide_otl:auto_generated|                                  ; 141 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div2|lpm_divide_otl:auto_generated                                                                                                                       ; lpm_divide_otl                         ; work         ;
;                |sign_div_unsign_qlh:divider|                                 ; 141 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div2|lpm_divide_otl:auto_generated|sign_div_unsign_qlh:divider                                                                                           ; sign_div_unsign_qlh                    ; work         ;
;                   |alt_u_div_uhe:divider|                                    ; 141 (141)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 141 (141)    ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_divide:Div2|lpm_divide_otl:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_uhe:divider                                                                     ; alt_u_div_uhe                          ; work         ;
;          |lpm_mult:Mult0|                                                    ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 7 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_mult:Mult0                                                                                                                                                      ; lpm_mult                               ; work         ;
;             |multcore:mult_core|                                             ; 66 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (20)      ; 0 (0)             ; 7 (7)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_mult:Mult0|multcore:mult_core                                                                                                                                   ; multcore                               ; work         ;
;                |mpar_add:padder|                                             ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                   ; mpar_add                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                     ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                              ; lpm_add_sub                            ; work         ;
;                      |add_sub_frg:auto_generated|                            ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_frg:auto_generated                                                                   ; add_sub_frg                            ; work         ;
;                   |lpm_add_sub:adder[1]|                                     ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                              ; lpm_add_sub                            ; work         ;
;                      |add_sub_frg:auto_generated|                            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_frg:auto_generated                                                                   ; add_sub_frg                            ; work         ;
;                   |mpar_add:sub_par_add|                                     ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                              ; mpar_add                               ; work         ;
;                      |lpm_add_sub:adder[0]|                                  ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                         ; lpm_add_sub                            ; work         ;
;                         |add_sub_arg:auto_generated|                         ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|adc_sample_to_BCD:adc_sample_to_BCD_conv|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_arg:auto_generated                                              ; add_sub_arg                            ; work         ;
;       |hello_adc:qsys_u0|                                                    ; 74 (0)      ; 60 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 19 (0)            ; 45 (0)           ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0                                                                                                                                                                                            ; hello_adc                              ; hello_adc    ;
;          |altera_reset_controller:rst_controller|                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|altera_reset_controller:rst_controller                                                                                                                                                     ; altera_reset_controller                ; hello_adc    ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                          ; altera_reset_synchronizer              ; hello_adc    ;
;          |hello_adc_adc_control_core:adc_control_core|                       ; 71 (0)      ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 17 (0)            ; 44 (0)           ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core                                                                                                                                                ; hello_adc_adc_control_core             ; hello_adc    ;
;             |altera_modular_adc_control:control_internal|                    ; 71 (0)      ; 57 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 17 (0)            ; 44 (0)           ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal                                                                                                    ; altera_modular_adc_control             ; hello_adc    ;
;                |altera_modular_adc_control_fsm:u_control_fsm|                ; 70 (66)     ; 57 (53)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 17 (14)           ; 44 (43)          ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm                                                       ; altera_modular_adc_control_fsm         ; hello_adc    ;
;                   |altera_std_synchronizer:u_clk_dft_synchronizer|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer        ; altera_std_synchronizer                ; work         ;
;                   |altera_std_synchronizer:u_eoc_synchronizer|               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer            ; altera_std_synchronizer                ; work         ;
;                |fiftyfivenm_adcblock_top_wrapper:adc_inst|                   ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst                                                          ; fiftyfivenm_adcblock_top_wrapper       ; hello_adc    ;
;                   |chsel_code_converter_sw_to_hw:decoder|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|chsel_code_converter_sw_to_hw:decoder                    ; chsel_code_converter_sw_to_hw          ; hello_adc    ;
;                   |fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance ; fiftyfivenm_adcblock_primitive_wrapper ; hello_adc    ;
;          |hello_adc_altpll:altpll|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll                                                                                                                                                                    ; hello_adc_altpll                       ; hello_adc    ;
;             |hello_adc_altpll_altpll_5b92:sd1|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |LED_ON|top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1                                                                                                                                   ; hello_adc_altpll_altpll_5b92           ; hello_adc    ;
+------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; SER1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCLK1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SER2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCLK2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; buzzer      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment[0]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment[1]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment[2]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment[3]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment[4]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment[5]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment[6]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment[7]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment2[0] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment2[1] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment2[2] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment2[3] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment2[4] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment2[5] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment2[6] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment2[7] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment3[0] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment3[1] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment3[2] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment3[3] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment3[4] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment3[5] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment3[6] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment3[7] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment4[0] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment4[1] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment4[2] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment4[3] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment4[4] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment4[5] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment4[6] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment4[7] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment5[0] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment5[1] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment5[2] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment5[3] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment5[4] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment5[5] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment5[6] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment5[7] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment6[0] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment6[1] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment6[2] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment6[3] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment6[4] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment6[5] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment6[6] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; segment6[7] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRCLK1      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRCLK2      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[1]       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[2]       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[3]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[4]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[5]       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[6]       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[7]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[8]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[9]       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; boutton     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; segment[0]                                  ;                   ;         ;
; segment[1]                                  ;                   ;         ;
; segment[2]                                  ;                   ;         ;
; segment[3]                                  ;                   ;         ;
; segment[4]                                  ;                   ;         ;
; segment[5]                                  ;                   ;         ;
; segment[6]                                  ;                   ;         ;
; segment[7]                                  ;                   ;         ;
; segment2[0]                                 ;                   ;         ;
; segment2[1]                                 ;                   ;         ;
; segment2[2]                                 ;                   ;         ;
; segment2[3]                                 ;                   ;         ;
; segment2[4]                                 ;                   ;         ;
; segment2[5]                                 ;                   ;         ;
; segment2[6]                                 ;                   ;         ;
; segment2[7]                                 ;                   ;         ;
; segment3[0]                                 ;                   ;         ;
; segment3[1]                                 ;                   ;         ;
; segment3[2]                                 ;                   ;         ;
; segment3[3]                                 ;                   ;         ;
; segment3[4]                                 ;                   ;         ;
; segment3[5]                                 ;                   ;         ;
; segment3[6]                                 ;                   ;         ;
; segment3[7]                                 ;                   ;         ;
; segment4[0]                                 ;                   ;         ;
; segment4[1]                                 ;                   ;         ;
; segment4[2]                                 ;                   ;         ;
; segment4[3]                                 ;                   ;         ;
; segment4[4]                                 ;                   ;         ;
; segment4[5]                                 ;                   ;         ;
; segment4[6]                                 ;                   ;         ;
; segment4[7]                                 ;                   ;         ;
; segment5[0]                                 ;                   ;         ;
; segment5[1]                                 ;                   ;         ;
; segment5[2]                                 ;                   ;         ;
; segment5[3]                                 ;                   ;         ;
; segment5[4]                                 ;                   ;         ;
; segment5[5]                                 ;                   ;         ;
; segment5[6]                                 ;                   ;         ;
; segment5[7]                                 ;                   ;         ;
; segment6[0]                                 ;                   ;         ;
; segment6[1]                                 ;                   ;         ;
; segment6[2]                                 ;                   ;         ;
; segment6[3]                                 ;                   ;         ;
; segment6[4]                                 ;                   ;         ;
; segment6[5]                                 ;                   ;         ;
; segment6[6]                                 ;                   ;         ;
; segment6[7]                                 ;                   ;         ;
; SRCLK1                                      ;                   ;         ;
; SRCLK2                                      ;                   ;         ;
; SW[0]                                       ;                   ;         ;
;      - max_value:fs2_value|maxV[1]~7        ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[2]~10       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[9]~14       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[8]~18       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[7]~22       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[6]~26       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[5]~30       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[4]~35       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[3]~39       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[0]~42       ; 0                 ; 6       ;
;      - LED[0]~output                        ; 0                 ; 6       ;
; SW[1]                                       ;                   ;         ;
;      - max_value:fs2_value|maxV[21]~4       ; 1                 ; 6       ;
;      - LED[1]~output                        ; 1                 ; 6       ;
; SW[2]                                       ;                   ;         ;
;      - max_value:fs2_value|maxV[1]~8        ; 1                 ; 6       ;
;      - max_value:fs2_value|maxV[2]~12       ; 1                 ; 6       ;
;      - max_value:fs2_value|maxV[9]~16       ; 1                 ; 6       ;
;      - max_value:fs2_value|maxV[8]~20       ; 1                 ; 6       ;
;      - max_value:fs2_value|maxV[7]~24       ; 1                 ; 6       ;
;      - max_value:fs2_value|maxV[6]~28       ; 1                 ; 6       ;
;      - max_value:fs2_value|maxV[5]~32       ; 1                 ; 6       ;
;      - max_value:fs2_value|maxV[4]~36       ; 1                 ; 6       ;
;      - max_value:fs2_value|maxV[3]~40       ; 1                 ; 6       ;
;      - max_value:fs2_value|maxV[0]~44       ; 1                 ; 6       ;
;      - LED[2]~output                        ; 1                 ; 6       ;
; SW[3]                                       ;                   ;         ;
;      - max_value:fs2_value|maxV[1]~9        ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[2]~12       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[9]~17       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[8]~21       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[7]~25       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[6]~29       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[5]~32       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[4]~37       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[3]~40       ; 0                 ; 6       ;
;      - max_value:fs2_value|maxV[0]~44       ; 0                 ; 6       ;
;      - LED[3]~output                        ; 0                 ; 6       ;
; SW[4]                                       ;                   ;         ;
;      - LED[4]~output                        ; 0                 ; 6       ;
; SW[5]                                       ;                   ;         ;
;      - LED[5]~output                        ; 1                 ; 6       ;
; SW[6]                                       ;                   ;         ;
;      - changementValeur:change|dizaine[0]~0 ; 1                 ; 6       ;
;      - changementValeur:change|out1[31]~0   ; 1                 ; 6       ;
;      - LED[6]~output                        ; 1                 ; 6       ;
; SW[7]                                       ;                   ;         ;
;      - changementValeur:change|dizaine[0]~0 ; 0                 ; 6       ;
;      - changementValeur:change|out2[31]~0   ; 0                 ; 6       ;
;      - LED[7]~output                        ; 0                 ; 6       ;
; SW[8]                                       ;                   ;         ;
;      - changementValeur:change|dizaine[0]~0 ; 0                 ; 6       ;
;      - changementValeur:change|out3[31]~0   ; 0                 ; 6       ;
;      - LED[8]~output                        ; 0                 ; 6       ;
; SW[9]                                       ;                   ;         ;
;      - changementValeur:change|dizaine[0]~0 ; 1                 ; 6       ;
;      - changementValeur:change|out4[31]~0   ; 1                 ; 6       ;
;      - LED[9]~output                        ; 1                 ; 6       ;
; clk                                         ;                   ;         ;
; boutton                                     ;                   ;         ;
;      - blocka                               ; 0                 ; 0       ;
+---------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; EtatFeu:fs2|clkOut                                                                                                                                                                            ; FF_X27_Y22_N9      ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; EtatFeu:fs2|clkOut                                                                                                                                                                            ; FF_X27_Y22_N9      ; 32      ; Clock        ; no     ; --                   ; --               ; --                        ;
; EtatFeu:fs2|passage                                                                                                                                                                           ; FF_X27_Y22_N23     ; 34      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RegisterLED:FSLED1|counter[3]~0                                                                                                                                                               ; LCCOMB_X27_Y11_N2  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RegisterLED:FSLED2|counter[23]~0                                                                                                                                                              ; LCCOMB_X25_Y11_N4  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Sirene:fs1_buzzer|process_0~2                                                                                                                                                                 ; LCCOMB_X22_Y21_N4  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Sirene:fs1_buzzer|temp[6]~66                                                                                                                                                                  ; LCCOMB_X18_Y21_N4  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Sirene:fs1_buzzer|temp[6]~67                                                                                                                                                                  ; LCCOMB_X18_Y21_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; VGA_display:FS4|VGA:VGA_Sub|HS                                                                                                                                                                ; FF_X44_Y20_N21     ; 21      ; Clock        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; VGA_display:FS4|VGA:VGA_Sub|VGA_hsync~1                                                                                                                                                       ; LCCOMB_X43_Y20_N26 ; 11      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; VGA_display:FS4|VGA:VGA_Sub|VGA_pixel~0                                                                                                                                                       ; LCCOMB_X51_Y15_N26 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; VGA_display:FS4|VGA:VGA_Sub|VGA_vsync~2                                                                                                                                                       ; LCCOMB_X50_Y15_N10 ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; VGA_display:FS4|VGA_clk                                                                                                                                                                       ; FF_X77_Y39_N17     ; 34      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; VGA_display:FS4|pixel_print~13                                                                                                                                                                ; LCCOMB_X45_Y14_N22 ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; afficheur:fs3_affichage_dizaine_feu2|resultS[6]~34                                                                                                                                            ; LCCOMB_X37_Y27_N14 ; 7       ; Latch enable ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; afficheur:fs3_affichage_unite_feu2|resultS[6]~29                                                                                                                                              ; LCCOMB_X38_Y25_N26 ; 7       ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; blocka                                                                                                                                                                                        ; FF_X37_Y25_N3      ; 97      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; blocka                                                                                                                                                                                        ; FF_X37_Y25_N3      ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; boutton                                                                                                                                                                                       ; PIN_B8             ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; changementValeur:change|dizaine[0]~1                                                                                                                                                          ; LCCOMB_X32_Y27_N20 ; 9       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; changementValeur:change|dizaine[0]~1                                                                                                                                                          ; LCCOMB_X32_Y27_N20 ; 10      ; Latch enable ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; changementValeur:change|out1[31]~0                                                                                                                                                            ; LCCOMB_X37_Y24_N16 ; 10      ; Latch enable ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; changementValeur:change|out2[31]~0                                                                                                                                                            ; LCCOMB_X37_Y24_N26 ; 10      ; Latch enable ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; changementValeur:change|out3[31]~0                                                                                                                                                            ; LCCOMB_X77_Y39_N14 ; 10      ; Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; changementValeur:change|out4[31]~0                                                                                                                                                            ; LCCOMB_X37_Y24_N20 ; 10      ; Latch enable ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; clk                                                                                                                                                                                           ; PIN_P11            ; 94      ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; clk                                                                                                                                                                                           ; PIN_P11            ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clockM:fS1_25MHZ|clockout                                                                                                                                                                     ; FF_X45_Y50_N5      ; 73      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; clockM:fS1|clockout                                                                                                                                                                           ; FF_X45_Y50_N15     ; 34      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; max_value:fs2_value|maxV[31]~46                                                                                                                                                               ; LCCOMB_X34_Y25_N8  ; 18      ; Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; max_value:fs2_value|temp[3]~7                                                                                                                                                                 ; LCCOMB_X36_Y24_N10 ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; top_level_ADC:test_ACD|hello_adc:qsys_u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ; FF_X36_Y35_N17     ; 57      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|arc_to_conv~0   ; LCCOMB_X36_Y37_N30 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[1]~24 ; LCCOMB_X36_Y37_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_dout~0     ; LCCOMB_X42_Y37_N12 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_valid       ; FF_X42_Y34_N27     ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1|wire_pll7_clk[1]                                                                            ; PLL_1              ; 73      ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; EtatFeu:fs2|clkOut                                                                                                 ; FF_X27_Y22_N9      ; 2       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; VGA_display:FS4|VGA:VGA_Sub|HS                                                                                     ; FF_X44_Y20_N21     ; 21      ; 1                                    ; Global Clock         ; GCLK16           ; --                        ;
; VGA_display:FS4|VGA_clk                                                                                            ; FF_X77_Y39_N17     ; 34      ; 10                                   ; Global Clock         ; GCLK6            ; --                        ;
; afficheur:fs3_affichage_dizaine_feu2|resultS[6]~34                                                                 ; LCCOMB_X37_Y27_N14 ; 7       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; afficheur:fs3_affichage_unite_feu2|resultS[6]~29                                                                   ; LCCOMB_X38_Y25_N26 ; 7       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; blocka                                                                                                             ; FF_X37_Y25_N3      ; 8       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; changementValeur:change|dizaine[0]~1                                                                               ; LCCOMB_X32_Y27_N20 ; 10      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; changementValeur:change|out1[31]~0                                                                                 ; LCCOMB_X37_Y24_N16 ; 10      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; changementValeur:change|out2[31]~0                                                                                 ; LCCOMB_X37_Y24_N26 ; 10      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; changementValeur:change|out3[31]~0                                                                                 ; LCCOMB_X77_Y39_N14 ; 10      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; changementValeur:change|out4[31]~0                                                                                 ; LCCOMB_X37_Y24_N20 ; 10      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; clk                                                                                                                ; PIN_P11            ; 94      ; 50                                   ; Global Clock         ; GCLK18           ; --                        ;
; clockM:fS1_25MHZ|clockout                                                                                          ; FF_X45_Y50_N5      ; 73      ; 23                                   ; Global Clock         ; GCLK11           ; --                        ;
; clockM:fS1|clockout                                                                                                ; FF_X45_Y50_N15     ; 34      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; max_value:fs2_value|maxV[31]~46                                                                                    ; LCCOMB_X34_Y25_N8  ; 18      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; max_value:fs2_value|temp[3]~7                                                                                      ; LCCOMB_X36_Y24_N10 ; 3       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1|wire_pll7_clk[1] ; PLL_1              ; 73      ; 2                                    ; Global Clock         ; GCLK19           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 11          ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 11          ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 22          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 5           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 4           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Sirene:fs1_buzzer|lpm_mult:Mult0|mult_gks:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sirene:fs1_buzzer|lpm_mult:Mult0|mult_gks:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y21_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Sirene:fs1_buzzer|lpm_mult:Mult0|mult_gks:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sirene:fs1_buzzer|lpm_mult:Mult0|mult_gks:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y22_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Sirene:fs1_buzzer|lpm_mult:Mult0|mult_gks:auto_generated|w523w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sirene:fs1_buzzer|lpm_mult:Mult0|mult_gks:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y18_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; VGA_display:FS4|lpm_mult:Mult1|mult_bgs:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VGA_display:FS4|lpm_mult:Mult1|mult_bgs:auto_generated|mac_mult1   ;                            ; DSPMULT_X48_Y16_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; VGA_display:FS4|lpm_mult:Mult4|mult_fgs:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VGA_display:FS4|lpm_mult:Mult4|mult_fgs:auto_generated|mac_mult1   ;                            ; DSPMULT_X48_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; VGA_display:FS4|lpm_mult:Mult3|mult_bgs:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VGA_display:FS4|lpm_mult:Mult3|mult_bgs:auto_generated|mac_mult1   ;                            ; DSPMULT_X48_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; VGA_display:FS4|lpm_mult:Mult5|mult_bgs:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VGA_display:FS4|lpm_mult:Mult5|mult_bgs:auto_generated|mac_mult1   ;                            ; DSPMULT_X48_Y19_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; VGA_display:FS4|lpm_mult:Mult14|mult_fgs:auto_generated|mac_out2      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VGA_display:FS4|lpm_mult:Mult14|mult_fgs:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Sirene:fs1_buzzer|lpm_mult:Mult1|mult_iks:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sirene:fs1_buzzer|lpm_mult:Mult1|mult_iks:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y19_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Sirene:fs1_buzzer|lpm_mult:Mult1|mult_iks:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sirene:fs1_buzzer|lpm_mult:Mult1|mult_iks:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y20_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; Sirene:fs1_buzzer|lpm_mult:Mult1|mult_iks:auto_generated|w529w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Sirene:fs1_buzzer|lpm_mult:Mult1|mult_iks:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y17_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 8,996 / 148,641 ( 6 % ) ;
; C16 interconnects     ; 151 / 5,382 ( 3 % )     ;
; C4 interconnects      ; 4,622 / 106,704 ( 4 % ) ;
; Direct links          ; 1,713 / 148,641 ( 1 % ) ;
; Global clocks         ; 17 / 20 ( 85 % )        ;
; Local interconnects   ; 2,687 / 49,760 ( 5 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 168 / 5,406 ( 3 % )     ;
; R4 interconnects      ; 5,139 / 147,764 ( 3 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.14) ; Number of LABs  (Total = 479) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 21                            ;
; 2                                           ; 15                            ;
; 3                                           ; 14                            ;
; 4                                           ; 2                             ;
; 5                                           ; 8                             ;
; 6                                           ; 10                            ;
; 7                                           ; 5                             ;
; 8                                           ; 9                             ;
; 9                                           ; 9                             ;
; 10                                          ; 5                             ;
; 11                                          ; 12                            ;
; 12                                          ; 13                            ;
; 13                                          ; 14                            ;
; 14                                          ; 22                            ;
; 15                                          ; 42                            ;
; 16                                          ; 278                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.23) ; Number of LABs  (Total = 479) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 6                             ;
; 1 Clock                            ; 61                            ;
; 1 Clock enable                     ; 28                            ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.44) ; Number of LABs  (Total = 479) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 23                            ;
; 2                                            ; 16                            ;
; 3                                            ; 12                            ;
; 4                                            ; 5                             ;
; 5                                            ; 9                             ;
; 6                                            ; 12                            ;
; 7                                            ; 8                             ;
; 8                                            ; 9                             ;
; 9                                            ; 8                             ;
; 10                                           ; 6                             ;
; 11                                           ; 14                            ;
; 12                                           ; 11                            ;
; 13                                           ; 13                            ;
; 14                                           ; 21                            ;
; 15                                           ; 80                            ;
; 16                                           ; 188                           ;
; 17                                           ; 4                             ;
; 18                                           ; 6                             ;
; 19                                           ; 6                             ;
; 20                                           ; 1                             ;
; 21                                           ; 4                             ;
; 22                                           ; 2                             ;
; 23                                           ; 3                             ;
; 24                                           ; 5                             ;
; 25                                           ; 0                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 3                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.27) ; Number of LABs  (Total = 479) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 46                            ;
; 2                                               ; 33                            ;
; 3                                               ; 35                            ;
; 4                                               ; 18                            ;
; 5                                               ; 19                            ;
; 6                                               ; 13                            ;
; 7                                               ; 16                            ;
; 8                                               ; 26                            ;
; 9                                               ; 30                            ;
; 10                                              ; 21                            ;
; 11                                              ; 20                            ;
; 12                                              ; 27                            ;
; 13                                              ; 29                            ;
; 14                                              ; 30                            ;
; 15                                              ; 32                            ;
; 16                                              ; 80                            ;
; 17                                              ; 0                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.80) ; Number of LABs  (Total = 479) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 8                             ;
; 3                                            ; 11                            ;
; 4                                            ; 12                            ;
; 5                                            ; 13                            ;
; 6                                            ; 14                            ;
; 7                                            ; 16                            ;
; 8                                            ; 27                            ;
; 9                                            ; 9                             ;
; 10                                           ; 19                            ;
; 11                                           ; 17                            ;
; 12                                           ; 15                            ;
; 13                                           ; 23                            ;
; 14                                           ; 10                            ;
; 15                                           ; 20                            ;
; 16                                           ; 21                            ;
; 17                                           ; 18                            ;
; 18                                           ; 9                             ;
; 19                                           ; 20                            ;
; 20                                           ; 22                            ;
; 21                                           ; 13                            ;
; 22                                           ; 20                            ;
; 23                                           ; 13                            ;
; 24                                           ; 16                            ;
; 25                                           ; 14                            ;
; 26                                           ; 12                            ;
; 27                                           ; 13                            ;
; 28                                           ; 16                            ;
; 29                                           ; 10                            ;
; 30                                           ; 12                            ;
; 31                                           ; 13                            ;
; 32                                           ; 8                             ;
; 33                                           ; 6                             ;
; 34                                           ; 1                             ;
; 35                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 93        ; 0            ; 93        ; 0            ; 0            ; 93        ; 93        ; 0            ; 93        ; 93        ; 0            ; 81           ; 0            ; 0            ; 62           ; 0            ; 81           ; 62           ; 0            ; 0            ; 6            ; 81           ; 0            ; 0            ; 0            ; 0            ; 0            ; 93        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 93           ; 0         ; 93           ; 93           ; 0         ; 0         ; 93           ; 0         ; 0         ; 93           ; 12           ; 93           ; 93           ; 31           ; 93           ; 12           ; 31           ; 93           ; 93           ; 87           ; 12           ; 93           ; 93           ; 93           ; 93           ; 93           ; 0         ; 93           ; 93           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SER1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCLK1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SER2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCLK2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET2             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; buzzer             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment2[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment2[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment2[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment2[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment2[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment2[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment2[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment2[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment3[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment3[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment3[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment3[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment3[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment3[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment3[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment3[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment4[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment4[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment4[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment4[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment4[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment4[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment4[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment4[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment5[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment5[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment5[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment5[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment5[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment5[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment5[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment5[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment6[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment6[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment6[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment6[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment6[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment6[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment6[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment6[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRCLK1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRCLK2             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; boutton            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                      ;
+-----------------------------------------+----------------------+-------------------+
; Source Clock(s)                         ; Destination Clock(s) ; Delay Added in ns ;
+-----------------------------------------+----------------------+-------------------+
; boutton,EtatFeu:fs2|clkOut              ; EtatFeu:fs2|clkOut   ; 73.0              ;
; EtatFeu:fs2|clkOut                      ; blocka               ; 64.9              ;
; boutton                                 ; blocka               ; 63.9              ;
; boutton                                 ; EtatFeu:fs2|clkOut   ; 45.7              ;
; clockM:fS1|clockout                     ; blocka               ; 44.7              ;
; boutton                                 ; clockM:fS1|clockout  ; 44.1              ;
; blocka,EtatFeu:fs2|clkOut,I/O           ; blocka               ; 17.5              ;
; blocka,boutton                          ; blocka               ; 16.9              ;
; test_ACD|qsys_u0|altpll|sd1|pll7|clk[1] ; blocka               ; 11.3              ;
; blocka                                  ; blocka               ; 8.1               ;
; boutton,EtatFeu:fs2|clkOut              ; blocka               ; 6.2               ;
; boutton                                 ; boutton              ; 5.8               ;
+-----------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                      ;
+----------------------------------------------+-------------------------------------------------+-------------------+
; Source Register                              ; Destination Register                            ; Delay Added in ns ;
+----------------------------------------------+-------------------------------------------------+-------------------+
; EtatFeu:fs2|count2[0]                        ; EtatFeu:fs2|dizaine[3]                          ; 6.142             ;
; blocka                                       ; max_value:fs2_value|temp[1]                     ; 6.084             ;
; EtatFeu:fs2|count2[1]                        ; EtatFeu:fs2|dizaine[3]                          ; 5.752             ;
; EtatFeu:fs2|count2[2]                        ; EtatFeu:fs2|dizaine[3]                          ; 5.363             ;
; EtatFeu:fs2|count2[31]                       ; EtatFeu:fs2|dizaine[3]                          ; 5.267             ;
; max_value:fs2_value|counter[2]~reg0          ; max_value:fs2_value|counter[1]~reg0             ; 4.753             ;
; VGA_display:FS4|VGA_clk                      ; VGA_display:FS4|VGA_clk                         ; 4.666             ;
; max_value:fs2_value|counter[31]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[30]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[29]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[28]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[27]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[26]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[25]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[24]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[23]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[22]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[21]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[20]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[19]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[18]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[17]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; max_value:fs2_value|counter[16]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 4.237             ;
; EtatFeu:fs2|clkOut                           ; EtatFeu:fs2|clkOut                              ; 4.093             ;
; max_value:fs2_value|counter[15]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[14]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[13]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[12]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[11]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[10]~reg0         ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[9]~reg0          ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[8]~reg0          ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[7]~reg0          ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[6]~reg0          ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[5]~reg0          ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[4]~reg0          ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; max_value:fs2_value|counter[3]~reg0          ; max_value:fs2_value|counter[1]~reg0             ; 3.846             ;
; top_level_ADC:test_ACD|\adc_read:reading[0]  ; changementValeur:change|temp[0]                 ; 3.775             ;
; max_value:fs2_value|counter[1]~reg0          ; max_value:fs2_value|counter[1]~reg0             ; 3.314             ;
; max_value:fs2_value|counter[0]~reg0          ; max_value:fs2_value|counter[1]~reg0             ; 3.314             ;
; top_level_ADC:test_ACD|\adc_read:reading[1]  ; changementValeur:change|temp[0]                 ; 3.122             ;
; AffichageTemps:fs3_Temps|enable2             ; afficheur:fs3_affichage_unite_feu2|resultS[6]   ; 3.034             ;
; top_level_ADC:test_ACD|\adc_read:reading[2]  ; changementValeur:change|temp[0]                 ; 3.006             ;
; VGA_display:FS4|VGA:VGA_Sub|HS               ; VGA_display:FS4|VGA:VGA_Sub|HS                  ; 2.527             ;
; EtatFeu:fs2|count2[30]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[29]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[28]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[27]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[26]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[25]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[24]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[23]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[22]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[21]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[20]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[19]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[18]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[17]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[16]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[15]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[14]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[13]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[12]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[11]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[10]                       ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[9]                        ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[8]                        ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[7]                        ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[6]                        ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[5]                        ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[4]                        ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; EtatFeu:fs2|count2[3]                        ; EtatFeu:fs2|dizaine[3]                          ; 2.274             ;
; SW[1]                                        ; max_value:fs2_value|maxV[2]                     ; 2.178             ;
; top_level_ADC:test_ACD|\adc_read:reading[3]  ; changementValeur:change|temp[9]                 ; 2.090             ;
; changementValeur:change|dizaine[0]           ; afficheur:fs3_affichage_dizaine_feu2|resultS[0] ; 1.957             ;
; changementValeur:change|dizaine[2]           ; afficheur:fs3_affichage_dizaine_feu2|resultS[0] ; 1.957             ;
; changementValeur:change|out1[2]              ; max_value:fs2_value|maxV[2]                     ; 1.817             ;
; SW[0]                                        ; max_value:fs2_value|maxV[2]                     ; 1.817             ;
; top_level_ADC:test_ACD|\adc_read:reading[11] ; changementValeur:change|temp[9]                 ; 1.786             ;
; top_level_ADC:test_ACD|\adc_read:reading[10] ; changementValeur:change|temp[9]                 ; 1.786             ;
; top_level_ADC:test_ACD|\adc_read:reading[9]  ; changementValeur:change|temp[9]                 ; 1.786             ;
; top_level_ADC:test_ACD|\adc_read:reading[8]  ; changementValeur:change|temp[9]                 ; 1.786             ;
; top_level_ADC:test_ACD|\adc_read:reading[7]  ; changementValeur:change|temp[9]                 ; 1.786             ;
; top_level_ADC:test_ACD|\adc_read:reading[6]  ; changementValeur:change|temp[9]                 ; 1.786             ;
; top_level_ADC:test_ACD|\adc_read:reading[5]  ; changementValeur:change|temp[9]                 ; 1.786             ;
; top_level_ADC:test_ACD|\adc_read:reading[4]  ; changementValeur:change|temp[9]                 ; 1.786             ;
; changementValeur:change|unites[2]            ; afficheur:fs3_affichage_unite_feu2|resultS[0]   ; 1.747             ;
; changementValeur:change|unites[0]            ; afficheur:fs3_affichage_unite_feu2|resultS[0]   ; 1.747             ;
; changementValeur:change|unites[3]            ; afficheur:fs3_affichage_unite_feu2|resultS[6]   ; 1.572             ;
; changementValeur:change|unites[1]            ; afficheur:fs3_affichage_unite_feu2|resultS[6]   ; 1.572             ;
; changementValeur:change|out2[3]              ; max_value:fs2_value|maxV[3]                     ; 1.497             ;
; changementValeur:change|out1[3]              ; max_value:fs2_value|maxV[3]                     ; 1.497             ;
; changementValeur:change|dizaine[1]           ; afficheur:fs3_affichage_dizaine_feu2|resultS[4] ; 1.479             ;
; changementValeur:change|dizaine[3]           ; afficheur:fs3_affichage_dizaine_feu2|resultS[4] ; 1.479             ;
; EtatFeu:fs2|passage                          ; EtatFeu:fs2|clkOut                              ; 1.468             ;
; changementValeur:change|out2[2]              ; max_value:fs2_value|maxV[2]                     ; 1.461             ;
; changementValeur:change|out1[7]              ; max_value:fs2_value|maxV[7]                     ; 1.442             ;
; changementValeur:change|out1[9]              ; max_value:fs2_value|maxV[9]                     ; 1.442             ;
; changementValeur:change|out1[8]              ; max_value:fs2_value|maxV[8]                     ; 1.404             ;
; EtatFeu:fs2|dizaine[0]                       ; afficheur:fs3_affichage_dizaine_feu2|resultS[1] ; 1.375             ;
+----------------------------------------------+-------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "LED_ON"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1|pll7" as MAX 10 PLL type File: Z:/VHDL/projet/LED ON/db/ip/hello_adc/submodules/hello_adc_altpll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1|wire_pll7_clk[0] port File: Z:/VHDL/projet/LED ON/db/ip/hello_adc/submodules/hello_adc_altpll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1|wire_pll7_clk[1] port File: Z:/VHDL/projet/LED ON/db/ip/hello_adc/submodules/hello_adc_altpll.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (169124): Fitter converted 16 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ADC1IN1~ is reserved at location F5
    Info (169125): Pin ~ALTERA_ADC2IN1~ is reserved at location E4
    Info (169125): Pin ~ALTERA_ADC1IN2~ is reserved at location F4
    Info (169125): Pin ~ALTERA_ADC2IN8~ is reserved at location E3
    Info (169125): Pin ~ALTERA_ADC1IN3~ is reserved at location J8
    Info (169125): Pin ~ALTERA_ADC2IN3~ is reserved at location G4
    Info (169125): Pin ~ALTERA_ADC1IN4~ is reserved at location J9
    Info (169125): Pin ~ALTERA_ADC2IN4~ is reserved at location F3
    Info (169125): Pin ~ALTERA_ADC1IN5~ is reserved at location J4
    Info (169125): Pin ~ALTERA_ADC2IN5~ is reserved at location H4
    Info (169125): Pin ~ALTERA_ADC1IN6~ is reserved at location H3
    Info (169125): Pin ~ALTERA_ADC2IN6~ is reserved at location G3
    Info (169125): Pin ~ALTERA_ADC1IN7~ is reserved at location K5
    Info (169125): Pin ~ALTERA_ADC2IN7~ is reserved at location K4
    Info (169125): Pin ~ALTERA_ADC1IN8~ is reserved at location K6
    Info (169125): Pin ~ALTERA_ADC2IN2~ is reserved at location J3
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 103 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'z:/vhdl/projet/led on/db/ip/hello_adc/submodules/altera_modular_adc_control.sdc'
Info (332104): Reading SDC File: 'z:/vhdl/projet/led on/db/ip/hello_adc/submodules/altera_reset_controller.sdc'
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: test_ACD|qsys_u0|adc_control_core|control_internal|adc_inst|adcblock_instance|primitive_instance|clkin_from_pll_c0  to: top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_adc_control_core:adc_control_core|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|eoc
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 7
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1) File: Z:/VHDL/projet/LED ON/db/ip/hello_adc/submodules/hello_adc_altpll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node clockM:fS1_25MHZ|clockout  File: Z:/VHDL/projet/LED ON/clock.vhd Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clockM:fS1|clockout  File: Z:/VHDL/projet/LED ON/clock.vhd Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node VGA_display:FS4|VGA_clk  File: Z:/VHDL/projet/LED ON/VGA_display.vhd Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_display:FS4|VGA_clk~0 File: Z:/VHDL/projet/LED ON/VGA_display.vhd Line: 192
Info (176353): Automatically promoted node VGA_display:FS4|VGA:VGA_Sub|HS  File: Z:/VHDL/projet/LED ON/VGA.vhd Line: 17
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VGA_display:FS4|VGA:VGA_Sub|Selector0~0 File: Z:/VHDL/projet/LED ON/VGA.vhd Line: 48
        Info (176357): Destination node VGA_HS~output File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 15
Info (176353): Automatically promoted node max_value:fs2_value|maxV[31]~46  File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 36
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node changementValeur:change|dizaine[0]~1  File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node changementValeur:change|unites[0] File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
        Info (176357): Destination node changementValeur:change|unites[2] File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
        Info (176357): Destination node changementValeur:change|unites[1] File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
        Info (176357): Destination node changementValeur:change|unites[3] File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
        Info (176357): Destination node changementValeur:change|dizaine[2] File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
        Info (176357): Destination node changementValeur:change|dizaine[3] File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
        Info (176357): Destination node changementValeur:change|dizaine[0] File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
        Info (176357): Destination node changementValeur:change|dizaine[1] File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
Info (176353): Automatically promoted node changementValeur:change|out1[31]~0  File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node changementValeur:change|out2[31]~0  File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node changementValeur:change|out3[31]~0  File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node changementValeur:change|out4[31]~0  File: Z:/VHDL/projet/LED ON/ChangementValeur.vhd Line: 20
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node blocka  File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 97
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node EtatFeu:fs2|count2[31] File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 26
        Info (176357): Destination node EtatFeu:fs2|count2[30] File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 26
        Info (176357): Destination node EtatFeu:fs2|count2[29] File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 26
        Info (176357): Destination node EtatFeu:fs2|count2[28] File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 26
        Info (176357): Destination node EtatFeu:fs2|count2[27] File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 26
        Info (176357): Destination node EtatFeu:fs2|count2[26] File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 26
        Info (176357): Destination node EtatFeu:fs2|count2[25] File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 26
        Info (176357): Destination node EtatFeu:fs2|count2[24] File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 26
        Info (176357): Destination node EtatFeu:fs2|count2[0] File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 26
        Info (176357): Destination node EtatFeu:fs2|count2[1] File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 26
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node afficheur:fs3_affichage_dizaine_feu2|resultS[6]~34  File: Z:/VHDL/projet/LED ON/afficheur.vhd Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node afficheur:fs3_affichage_unite_feu2|resultS[6]~29  File: Z:/VHDL/projet/LED ON/afficheur.vhd Line: 16
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node max_value:fs2_value|temp[3]~7  File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 36
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AffichageTemps:fs3_Temps|enable2 File: Z:/VHDL/projet/LED ON/AffichageTemps.vhd Line: 8
Info (176353): Automatically promoted node EtatFeu:fs2|clkOut  File: Z:/VHDL/projet/LED ON/EtatFeu.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node max_value:fs2_value|counter[2]~reg0 File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 27
        Info (176357): Destination node max_value:fs2_value|counter[3]~reg0 File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 27
        Info (176357): Destination node max_value:fs2_value|counter[4]~reg0 File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 27
        Info (176357): Destination node max_value:fs2_value|counter[5]~reg0 File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 27
        Info (176357): Destination node max_value:fs2_value|counter[6]~reg0 File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 27
        Info (176357): Destination node max_value:fs2_value|counter[7]~reg0 File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 27
        Info (176357): Destination node max_value:fs2_value|counter[8]~reg0 File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 27
        Info (176357): Destination node max_value:fs2_value|counter[9]~reg0 File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 27
        Info (176357): Destination node max_value:fs2_value|counter[10]~reg0 File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 27
        Info (176357): Destination node max_value:fs2_value|counter[11]~reg0 File: Z:/VHDL/projet/LED ON/max_value.vhd Line: 27
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15058): PLL "top_level_ADC:test_ACD|hello_adc:qsys_u0|hello_adc_altpll:altpll|hello_adc_altpll_altpll_5b92:sd1|pll7" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: Z:/VHDL/projet/LED ON/db/ip/hello_adc/submodules/hello_adc_altpll.v Line: 150
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (11888): Total time spent on timing analysis during the Fitter is 5.55 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (169064): Following 50 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin segment[0] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment[1] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment[2] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment[3] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment[4] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment[5] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment[6] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment[7] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment2[0] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment2[1] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment2[2] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment2[3] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment2[4] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment2[5] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment2[6] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment2[7] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment3[0] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment3[1] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment3[2] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment3[3] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment3[4] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment3[5] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment3[6] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment3[7] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment4[0] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment4[1] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment4[2] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment4[3] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment4[4] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment4[5] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment4[6] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment4[7] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment5[0] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment5[1] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment5[2] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment5[3] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment5[4] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment5[5] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment5[6] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment5[7] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment6[0] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment6[1] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment6[2] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment6[3] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment6[4] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment6[5] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment6[6] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin segment6[7] has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 8
    Info (169065): Pin SRCLK1 has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 12
    Info (169065): Pin SRCLK2 has a permanently enabled output enable File: Z:/VHDL/projet/LED ON/LED_ON.vhd Line: 12
Info (144001): Generated suppressed messages file Z:/VHDL/projet/LED ON/output_files/LED_ON.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1744 megabytes
    Info: Processing ended: Sun May 30 22:55:11 2021
    Info: Elapsed time: 00:00:49
    Info: Total CPU time (on all processors): 00:01:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/VHDL/projet/LED ON/output_files/LED_ON.fit.smsg.


