
#ifndef CLK_Config_H_
#define CLK_Config_H_



#define S_CLK_ClockConfig(CLK_Struct)         CLK_ClockConfig(CLK_Struct)

#define S_CLK_TYPE_AHBSRC                     CLK_TYPE_AHBSRC
#define S_CLK_TYPE_PLLL                       CLK_TYPE_PLLL
#define S_CLK_TYPE_RTCCLK                     CLK_TYPE_RTCCLK
#define S_CLK_TYPE_HCLK                       CLK_TYPE_HCLK
#define S_CLK_TYPE_PCLK                       CLK_TYPE_PCLK
#define S_CLK_AHBSEL_LSPLL                    CLK_AHBSEL_LSPLL
#define S_CLK_PLLL_13_1072MHz                 CLK_PLLL_13_1072MHz
#define S_CLK_PLLL_26_2144MHz                 CLK_PLLL_26_2144MHz
#define S_CLK_PLLLSRC_XTALL                   CLK_PLLLSRC_XTALL
#define S_CLK_PLLL_ON                         CLK_PLLL_ON
#define S_CLK_RTCCLKSRC_XTALL                 CLK_RTCCLKSRC_XTALL
#define S_RTC_PSCA_PSCA_0                     RTC_PSCA_PSCA_0

                       

#endif /*CLK_Config_H_*/
