Fitter report for mips-project
Sun Dec  6 13:48:07 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Dec  6 13:48:06 2020       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; mips-project                                ;
; Top-level Entity Name           ; mips_project                                ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,764 / 18,480 ( 10 % )                     ;
; Total registers                 ; 2924                                        ;
; Total pins                      ; 58 / 224 ( 26 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.24        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.6%      ;
;     Processor 3            ;   5.4%      ;
;     Processor 4            ;   5.4%      ;
;     Processor 5            ;   2.0%      ;
;     Processor 6            ;   2.0%      ;
;     Processor 7            ;   2.0%      ;
;     Processor 8            ;   1.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                   ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------------------------------+------------------+-----------------------+
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~41  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~41DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~42  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~42DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~43  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~43DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~47  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~47DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~48  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~48DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~49  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~49DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~51  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~51DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~55  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~55DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~56  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~56DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~57  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~57DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~58  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~58DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~62  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~62DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~67  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~67DUPLICATE  ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~107 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~107DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~108 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~108DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~113 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~113DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~115 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~115DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~120 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~120DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~121 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~121DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~122 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~122DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~123 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~123DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~124 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~124DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~125 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~125DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~126 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~126DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~129 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~129DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~134 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~134DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~138 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~138DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~148 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~148DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~150 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~150DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~152 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~152DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~155 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~155DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~156 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~156DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~160 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~160DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~162 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~162DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~163 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~163DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~171 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~171DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~172 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~172DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~176 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~176DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~177 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~177DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~180 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~180DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~181 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~181DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~184 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~184DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~185 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~185DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~186 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~186DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~187 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~187DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~189 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~189DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~190 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~190DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~191 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~191DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~193 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~193DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~195 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~195DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~234 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~234DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~235 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~235DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~236 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~236DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~238 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~238DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~240 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~240DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~241 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~241DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~245 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~245DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~246 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~246DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~248 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~248DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~253 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~253DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~254 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~254DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~255 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~255DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~256 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~256DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~257 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~257DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~258 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~258DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~265 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~265DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~268 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~268DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~269 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~269DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~275 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~275DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~282 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~282DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~286 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~286DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~294 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~294DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~295 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~295DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~301 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~301DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~304 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~304DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~312 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~312DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~313 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~313DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~314 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~314DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~318 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~318DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~326 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~326DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~333 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~333DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~336 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~336DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~352 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~352DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~361 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~361DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~364 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~364DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~365 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~365DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~372 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~372DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~375 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~375DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~377 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~377DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~379 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~379DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~387 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~387DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~388 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~388DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~390 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~390DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~391 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~391DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~392 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~392DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~393 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~393DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~397 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~397DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~398 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~398DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~399 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~399DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~409 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~409DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~411 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~411DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~419 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~419DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~427 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~427DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~436 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~436DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~439 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~439DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~452 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~452DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~455 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~455DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~457 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~457DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~458 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~458DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~463 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~463DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~467 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~467DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~478 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~478DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~481 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~481DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~482 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~482DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~487 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~487DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~488 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~488DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~491 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~491DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~495 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~495DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~503 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~503DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~507 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~507DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~510 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~510DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~513 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~513DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~518 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~518DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~520 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~520DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~522 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~522DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~523 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~523DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~527 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~527DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~532 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~532DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~534 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~534DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~535 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~535DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~537 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~537DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~539 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~539DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~545 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~545DUPLICATE ;                  ;                       ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[2]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|registrador_generico:PC|DOUT[2]~DUPLICATE                        ;                  ;                       ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[3]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|registrador_generico:PC|DOUT[3]~DUPLICATE                        ;                  ;                       ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[4]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|registrador_generico:PC|DOUT[4]~DUPLICATE                        ;                  ;                       ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[5]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|registrador_generico:PC|DOUT[5]~DUPLICATE                        ;                  ;                       ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[6]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|registrador_generico:PC|DOUT[6]~DUPLICATE                        ;                  ;                       ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[7]                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; fluxo_dados:FD|registrador_generico:PC|DOUT[7]~DUPLICATE                        ;                  ;                       ;
+------------------------------------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                            ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+------------------+----------------+--------------+------------+---------------+----------------+
; Location         ;                ;              ; LEDR[0]    ; PIN_AA2       ; QSF Assignment ;
; Location         ;                ;              ; LEDR[1]    ; PIN_AA1       ; QSF Assignment ;
; Location         ;                ;              ; LEDR[2]    ; PIN_W2        ; QSF Assignment ;
; Location         ;                ;              ; LEDR[3]    ; PIN_Y3        ; QSF Assignment ;
; Location         ;                ;              ; LEDR[4]    ; PIN_N2        ; QSF Assignment ;
; Location         ;                ;              ; LEDR[5]    ; PIN_N1        ; QSF Assignment ;
; Location         ;                ;              ; LEDR[6]    ; PIN_U2        ; QSF Assignment ;
; Location         ;                ;              ; LEDR[7]    ; PIN_U1        ; QSF Assignment ;
; Location         ;                ;              ; LEDR[8]    ; PIN_L2        ; QSF Assignment ;
; Location         ;                ;              ; LEDR[9]    ; PIN_L1        ; QSF Assignment ;
; Current Strength ; mips_project   ;              ; LEDR       ; DEFAULT       ; QSF Assignment ;
; I/O Standard     ; mips_project   ;              ; LEDR[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; mips_project   ;              ; LEDR[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; mips_project   ;              ; LEDR[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; mips_project   ;              ; LEDR[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; mips_project   ;              ; LEDR[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; mips_project   ;              ; LEDR[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; mips_project   ;              ; LEDR[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; mips_project   ;              ; LEDR[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; mips_project   ;              ; LEDR[8]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard     ; mips_project   ;              ; LEDR[9]    ; 3.3-V LVTTL   ; QSF Assignment ;
; Slew Rate        ; mips_project   ;              ; LEDR       ; 1             ; QSF Assignment ;
+------------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4675 ) ; 0.00 % ( 0 / 4675 )        ; 0.00 % ( 0 / 4675 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4675 ) ; 0.00 % ( 0 / 4675 )        ; 0.00 % ( 0 / 4675 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4675 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/gabrielzezze/Desktop/mips-project/vhdl/output_files/mips-project.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,764 / 18,480        ; 10 %  ;
; ALMs needed [=A-B+C]                                        ; 1,764                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,302 / 18,480        ; 12 %  ;
;         [a] ALMs used for LUT logic and registers           ; 342                   ;       ;
;         [b] ALMs used for LUT logic                         ; 975                   ;       ;
;         [c] ALMs used for registers                         ; 985                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 544 / 18,480          ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 18,480            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 6                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 333 / 1,848           ; 18 %  ;
;     -- Logic LABs                                           ; 333                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,774                 ;       ;
;     -- 7 input functions                                    ; 149                   ;       ;
;     -- 6 input functions                                    ; 1,082                 ;       ;
;     -- 5 input functions                                    ; 103                   ;       ;
;     -- 4 input functions                                    ; 149                   ;       ;
;     -- <=3 input functions                                  ; 291                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,006                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,924                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,654 / 36,960        ; 7 %   ;
;         -- Secondary logic registers                        ; 270 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,785                 ;       ;
;         -- Routing optimization registers                   ; 139                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 58 / 224              ; 26 %  ;
;     -- Clock pins                                           ; 4 / 9                 ; 44 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 308               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 3,153,920         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 0                     ;       ;
;     -- Global clocks                                        ; 0 / 16                ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 6.0% / 5.9% / 6.5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 35.2% / 34.6% / 37.3% ;       ;
; Maximum fan-out                                             ; 2923                  ;       ;
; Highest non-global fan-out                                  ; 2923                  ;       ;
; Total fan-out                                               ; 19134                 ;       ;
; Average fan-out                                             ; 3.29                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1764 / 18480 ( 10 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1764                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2302 / 18480 ( 12 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 342                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 975                   ; 0                              ;
;         [c] ALMs used for registers                         ; 985                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 544 / 18480 ( 3 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 18480 ( < 1 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 6                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 333 / 1848 ( 18 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 333                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1774                  ; 0                              ;
;     -- 7 input functions                                    ; 149                   ; 0                              ;
;     -- 6 input functions                                    ; 1082                  ; 0                              ;
;     -- 5 input functions                                    ; 103                   ; 0                              ;
;     -- 4 input functions                                    ; 149                   ; 0                              ;
;     -- <=3 input functions                                  ; 291                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1006                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2654 / 36960 ( 7 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 270 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2785                  ; 0                              ;
;         -- Routing optimization registers                   ; 139                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 58                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 19134                 ; 0                              ;
;     -- Registered Connections                               ; 3555                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 16                    ; 0                              ;
;     -- Output Ports                                         ; 42                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50     ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; FPGA_RESET_N ; P22   ; 5A       ; 54           ; 16           ; 54           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]       ; U7    ; 3A       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]       ; W9    ; 3A       ; 11           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]       ; M7    ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]       ; M6    ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]        ; U13   ; 4A       ; 33           ; 0            ; 40           ; 47                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]        ; V13   ; 4A       ; 33           ; 0            ; 57           ; 47                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]        ; T13   ; 4A       ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]        ; T12   ; 4A       ; 34           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]        ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]        ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]        ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]        ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]        ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]        ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 2 / 16 ( 13 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 32 ( 16 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; FPGA_RESET_N                    ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength and slew rate ;
; HEX0[4]  ; Missing drive strength and slew rate ;
; HEX0[5]  ; Missing drive strength and slew rate ;
; HEX0[6]  ; Missing drive strength and slew rate ;
; HEX1[0]  ; Missing drive strength and slew rate ;
; HEX1[1]  ; Missing drive strength and slew rate ;
; HEX1[2]  ; Missing drive strength and slew rate ;
; HEX1[3]  ; Missing drive strength and slew rate ;
; HEX1[4]  ; Missing drive strength and slew rate ;
; HEX1[5]  ; Missing drive strength and slew rate ;
; HEX1[6]  ; Missing drive strength and slew rate ;
; HEX2[0]  ; Missing drive strength and slew rate ;
; HEX2[1]  ; Missing drive strength and slew rate ;
; HEX2[2]  ; Missing drive strength and slew rate ;
; HEX2[3]  ; Missing drive strength and slew rate ;
; HEX2[4]  ; Missing drive strength and slew rate ;
; HEX2[5]  ; Missing drive strength and slew rate ;
; HEX2[6]  ; Missing drive strength and slew rate ;
; HEX3[0]  ; Missing drive strength and slew rate ;
; HEX3[1]  ; Missing drive strength and slew rate ;
; HEX3[2]  ; Missing drive strength and slew rate ;
; HEX3[3]  ; Missing drive strength and slew rate ;
; HEX3[4]  ; Missing drive strength and slew rate ;
; HEX3[5]  ; Missing drive strength and slew rate ;
; HEX3[6]  ; Missing drive strength and slew rate ;
; HEX4[0]  ; Missing drive strength and slew rate ;
; HEX4[1]  ; Missing drive strength and slew rate ;
; HEX4[2]  ; Missing drive strength and slew rate ;
; HEX4[3]  ; Missing drive strength and slew rate ;
; HEX4[4]  ; Missing drive strength and slew rate ;
; HEX4[5]  ; Missing drive strength and slew rate ;
; HEX4[6]  ; Missing drive strength and slew rate ;
; HEX5[0]  ; Missing drive strength and slew rate ;
; HEX5[1]  ; Missing drive strength and slew rate ;
; HEX5[2]  ; Missing drive strength and slew rate ;
; HEX5[3]  ; Missing drive strength and slew rate ;
; HEX5[4]  ; Missing drive strength and slew rate ;
; HEX5[5]  ; Missing drive strength and slew rate ;
; HEX5[6]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                           ; Entity Name          ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------+----------------------+--------------+
; |mips_project                                      ; 1764.0 (26.0)        ; 2301.5 (36.5)                    ; 543.5 (10.5)                                      ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 1774 (48)           ; 2924 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 58   ; 0            ; |mips_project                                                                                 ; mips_project         ; work         ;
;    |conversorHex7Seg:conversorHex0|                ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|conversorHex7Seg:conversorHex0                                                  ; conversorHex7Seg     ; work         ;
;    |conversorHex7Seg:conversorHex1|                ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|conversorHex7Seg:conversorHex1                                                  ; conversorHex7Seg     ; work         ;
;    |conversorHex7Seg:conversorHex2|                ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|conversorHex7Seg:conversorHex2                                                  ; conversorHex7Seg     ; work         ;
;    |conversorHex7Seg:conversorHex3|                ; 6.2 (6.2)            ; 6.5 (6.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|conversorHex7Seg:conversorHex3                                                  ; conversorHex7Seg     ; work         ;
;    |conversorHex7Seg:conversorHex4|                ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|conversorHex7Seg:conversorHex4                                                  ; conversorHex7Seg     ; work         ;
;    |conversorHex7Seg:conversorHex5|                ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|conversorHex7Seg:conversorHex5                                                  ; conversorHex7Seg     ; work         ;
;    |edge_detector:detector_sub_0|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|edge_detector:detector_sub_0                                                    ; edge_detector        ; work         ;
;    |fluxo_dados:FD|                                ; 1700.8 (0.5)         ; 2228.3 (0.5)                     ; 533.5 (0.0)                                       ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 1672 (1)            ; 2923 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD                                                                  ; fluxo_dados          ; work         ;
;       |banco_registradores:banco_registradores|    ; 498.2 (498.2)        ; 624.3 (624.3)                    ; 130.1 (130.1)                                     ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 536 (536)           ; 837 (837)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|banco_registradores:banco_registradores                          ; banco_registradores  ; work         ;
;       |mux_4x1:mux_prox_PC_regA|                   ; 21.6 (21.6)          ; 21.8 (21.8)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|mux_4x1:mux_prox_PC_regA                                         ; mux_4x1              ; work         ;
;       |mux_generico_2x1:mux_RAM_imediato_ui|       ; 14.5 (14.5)          ; 16.8 (16.8)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|mux_generico_2x1:mux_RAM_imediato_ui                             ; mux_generico_2x1     ; work         ;
;       |mux_generico_2x1:mux_RdRt_31|               ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|mux_generico_2x1:mux_RdRt_31                                     ; mux_generico_2x1     ; work         ;
;       |mux_generico_2x1:mux_saidaULA_PC4|          ; 11.8 (11.8)          ; 16.0 (16.0)                      ; 4.2 (4.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|mux_generico_2x1:mux_saidaULA_PC4                                ; mux_generico_2x1     ; work         ;
;       |ram_mips:ram|                               ; 1001.3 (1001.3)      ; 1393.1 (1393.1)                  ; 393.8 (393.8)                                     ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 800 (800)           ; 2048 (2048)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ram_mips:ram                                                     ; ram_mips             ; work         ;
;       |registrador_generico:PC|                    ; 11.8 (11.8)          ; 12.8 (12.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|registrador_generico:PC                                          ; registrador_generico ; work         ;
;       |rom_mips:ROM|                               ; 17.9 (17.9)          ; 17.9 (17.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|rom_mips:ROM                                                     ; rom_mips             ; work         ;
;       |soma_constante:somaQuatro|                  ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|soma_constante:somaQuatro                                        ; soma_constante       ; work         ;
;       |somador:soma_proxPC_imedShift2|             ; 13.7 (13.7)          ; 13.7 (13.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|somador:soma_proxPC_imedShift2                                   ; somador              ; work         ;
;       |ula:ula|                                    ; 87.8 (6.0)           ; 92.0 (6.7)                       ; 4.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 139 (10)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula                                                          ; ula                  ; work         ;
;          |add_32:zupper_adder|                     ; 25.2 (0.0)           ; 25.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder                                      ; add_32               ; work         ;
;             |full_adder:\somaBit1_31:10:soma_bits| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:10:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:11:soma_bits| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:11:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:13:soma_bits| ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:13:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:14:soma_bits| ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:14:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:15:soma_bits| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:15:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:16:soma_bits| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:16:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:18:soma_bits| ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:18:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:19:soma_bits| ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:19:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:1:soma_bits|  ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:1:soma_bits  ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:21:soma_bits| ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:21:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:22:soma_bits| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:22:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:23:soma_bits| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:23:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:24:soma_bits| ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:24:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:26:soma_bits| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:26:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:28:soma_bits| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:28:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:29:soma_bits| ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:29:soma_bits ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:3:soma_bits|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:3:soma_bits  ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:4:soma_bits|  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:4:soma_bits  ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:5:soma_bits|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:5:soma_bits  ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:6:soma_bits|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:6:soma_bits  ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:8:soma_bits|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:8:soma_bits  ; full_adder           ; work         ;
;             |full_adder:\somaBit1_31:9:soma_bits|  ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:\somaBit1_31:9:soma_bits  ; full_adder           ; work         ;
;             |full_adder:somaBit0|                  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|add_32:zupper_adder|full_adder:somaBit0                  ; full_adder           ; work         ;
;          |mux_4x1:mux_ula|                         ; 39.2 (39.2)          ; 41.6 (41.6)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|mux_4x1:mux_ula                                          ; mux_4x1              ; work         ;
;          |mux_generico_2x1:mux_b_not_b|            ; 17.2 (17.2)          ; 18.6 (18.6)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|ula:ula|mux_generico_2x1:mux_b_not_b                             ; mux_generico_2x1     ; work         ;
;       |unidade_controle_ula:uc_ula|                ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|fluxo_dados:FD|unidade_controle_ula:uc_ula                                      ; unidade_controle_ula ; work         ;
;    |unidade_controle:unidade_controle|             ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |mips_project|unidade_controle:unidade_controle                                               ; unidade_controle     ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; FPGA_RESET_N ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; SW[2]                                        ;                   ;         ;
; SW[3]                                        ;                   ;         ;
; SW[4]                                        ;                   ;         ;
; SW[5]                                        ;                   ;         ;
; SW[6]                                        ;                   ;         ;
; SW[7]                                        ;                   ;         ;
; SW[8]                                        ;                   ;         ;
; SW[9]                                        ;                   ;         ;
; KEY[0]                                       ;                   ;         ;
; KEY[1]                                       ;                   ;         ;
; KEY[2]                                       ;                   ;         ;
; KEY[3]                                       ;                   ;         ;
; SW[0]                                        ;                   ;         ;
;      - valor[22]~46                          ; 1                 ; 0       ;
;      - valor~0                               ; 1                 ; 0       ;
;      - valor[2]~1                            ; 1                 ; 0       ;
;      - valor[0]~2                            ; 1                 ; 0       ;
;      - valor[3]~3                            ; 1                 ; 0       ;
;      - valor[1]~4                            ; 1                 ; 0       ;
;      - valor[2]~5                            ; 1                 ; 0       ;
;      - valor[0]~6                            ; 1                 ; 0       ;
;      - valor[3]~7                            ; 1                 ; 0       ;
;      - valor[6]~8                            ; 1                 ; 0       ;
;      - valor[4]~9                            ; 1                 ; 0       ;
;      - valor[7]~10                           ; 1                 ; 0       ;
;      - valor[5]~11                           ; 1                 ; 0       ;
;      - valor[6]~12                           ; 1                 ; 0       ;
;      - valor[4]~13                           ; 1                 ; 0       ;
;      - valor[7]~14                           ; 1                 ; 0       ;
;      - valor[10]~15                          ; 1                 ; 0       ;
;      - valor[8]~16                           ; 1                 ; 0       ;
;      - valor[11]~17                          ; 1                 ; 0       ;
;      - valor[9]~18                           ; 1                 ; 0       ;
;      - valor[10]~19                          ; 1                 ; 0       ;
;      - valor[8]~20                           ; 1                 ; 0       ;
;      - valor[11]~21                          ; 1                 ; 0       ;
;      - valor[14]~22                          ; 1                 ; 0       ;
;      - valor[12]~23                          ; 1                 ; 0       ;
;      - valor[15]~24                          ; 1                 ; 0       ;
;      - valor[13]~25                          ; 1                 ; 0       ;
;      - valor[15]~26                          ; 1                 ; 0       ;
;      - valor[15]~27                          ; 1                 ; 0       ;
;      - valor[14]~28                          ; 1                 ; 0       ;
;      - valor[14]~29                          ; 1                 ; 0       ;
;      - valor[14]~30                          ; 1                 ; 0       ;
;      - valor[12]~31                          ; 1                 ; 0       ;
;      - valor[15]~32                          ; 1                 ; 0       ;
;      - valor[18]~33                          ; 1                 ; 0       ;
;      - valor[16]~34                          ; 1                 ; 0       ;
;      - valor[19]~35                          ; 1                 ; 0       ;
;      - valor[17]~36                          ; 1                 ; 0       ;
;      - valor[18]~37                          ; 1                 ; 0       ;
;      - valor[16]~38                          ; 1                 ; 0       ;
;      - valor[19]~39                          ; 1                 ; 0       ;
;      - valor[22]~40                          ; 1                 ; 0       ;
;      - valor[20]~41                          ; 1                 ; 0       ;
;      - valor[23]~42                          ; 1                 ; 0       ;
;      - valor[21]~43                          ; 1                 ; 0       ;
;      - valor[20]~44                          ; 1                 ; 0       ;
;      - valor[23]~45                          ; 1                 ; 0       ;
; SW[1]                                        ;                   ;         ;
;      - valor[22]~46                          ; 1                 ; 0       ;
;      - valor~0                               ; 1                 ; 0       ;
;      - valor[2]~1                            ; 1                 ; 0       ;
;      - valor[0]~2                            ; 1                 ; 0       ;
;      - valor[3]~3                            ; 1                 ; 0       ;
;      - valor[1]~4                            ; 1                 ; 0       ;
;      - valor[2]~5                            ; 1                 ; 0       ;
;      - valor[0]~6                            ; 1                 ; 0       ;
;      - valor[3]~7                            ; 1                 ; 0       ;
;      - valor[6]~8                            ; 1                 ; 0       ;
;      - valor[4]~9                            ; 1                 ; 0       ;
;      - valor[7]~10                           ; 1                 ; 0       ;
;      - valor[5]~11                           ; 1                 ; 0       ;
;      - valor[6]~12                           ; 1                 ; 0       ;
;      - valor[4]~13                           ; 1                 ; 0       ;
;      - valor[7]~14                           ; 1                 ; 0       ;
;      - valor[10]~15                          ; 1                 ; 0       ;
;      - valor[8]~16                           ; 1                 ; 0       ;
;      - valor[11]~17                          ; 1                 ; 0       ;
;      - valor[9]~18                           ; 1                 ; 0       ;
;      - valor[10]~19                          ; 1                 ; 0       ;
;      - valor[8]~20                           ; 1                 ; 0       ;
;      - valor[11]~21                          ; 1                 ; 0       ;
;      - valor[14]~22                          ; 1                 ; 0       ;
;      - valor[12]~23                          ; 1                 ; 0       ;
;      - valor[15]~24                          ; 1                 ; 0       ;
;      - valor[13]~25                          ; 1                 ; 0       ;
;      - valor[15]~26                          ; 1                 ; 0       ;
;      - valor[15]~27                          ; 1                 ; 0       ;
;      - valor[14]~28                          ; 1                 ; 0       ;
;      - valor[14]~29                          ; 1                 ; 0       ;
;      - valor[14]~30                          ; 1                 ; 0       ;
;      - valor[12]~31                          ; 1                 ; 0       ;
;      - valor[15]~32                          ; 1                 ; 0       ;
;      - valor[18]~33                          ; 1                 ; 0       ;
;      - valor[16]~34                          ; 1                 ; 0       ;
;      - valor[19]~35                          ; 1                 ; 0       ;
;      - valor[17]~36                          ; 1                 ; 0       ;
;      - valor[18]~37                          ; 1                 ; 0       ;
;      - valor[16]~38                          ; 1                 ; 0       ;
;      - valor[19]~39                          ; 1                 ; 0       ;
;      - valor[22]~40                          ; 1                 ; 0       ;
;      - valor[20]~41                          ; 1                 ; 0       ;
;      - valor[23]~42                          ; 1                 ; 0       ;
;      - valor[21]~43                          ; 1                 ; 0       ;
;      - valor[20]~44                          ; 1                 ; 0       ;
;      - valor[23]~45                          ; 1                 ; 0       ;
; FPGA_RESET_N                                 ;                   ;         ;
;      - edge_detector:detector_sub_0|saida    ; 1                 ; 0       ;
;      - edge_detector:detector_sub_0|saidaQ~0 ; 1                 ; 0       ;
; CLOCK_50                                     ;                   ;         ;
;      - edge_detector:detector_sub_0|saidaQ   ; 0                 ; 0       ;
+----------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                        ;
+-------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                    ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                ; PIN_M9               ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; edge_detector:detector_sub_0|saida                                      ; LABCELL_X41_Y12_N57  ; 2923    ; Clock        ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1765 ; MLABCELL_X45_Y7_N39  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1766 ; LABCELL_X43_Y5_N51   ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1768 ; MLABCELL_X45_Y11_N12 ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1769 ; MLABCELL_X45_Y11_N33 ; 45      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1771 ; LABCELL_X41_Y6_N27   ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1772 ; LABCELL_X43_Y5_N48   ; 47      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1773 ; LABCELL_X43_Y5_N21   ; 42      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1775 ; LABCELL_X43_Y5_N24   ; 42      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1776 ; LABCELL_X43_Y5_N6    ; 43      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1777 ; LABCELL_X43_Y5_N57   ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1778 ; MLABCELL_X45_Y11_N6  ; 41      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1779 ; MLABCELL_X45_Y11_N30 ; 44      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1780 ; LABCELL_X43_Y5_N15   ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1781 ; LABCELL_X44_Y5_N42   ; 47      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~2280 ; LABCELL_X48_Y12_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~2281 ; LABCELL_X48_Y12_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~2283 ; MLABCELL_X45_Y12_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~2284 ; LABCELL_X48_Y12_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~2285 ; LABCELL_X48_Y12_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~2286 ; LABCELL_X48_Y12_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~2287 ; LABCELL_X48_Y12_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~2288 ; LABCELL_X48_Y12_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2592                                 ; LABCELL_X31_Y14_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2594                                 ; LABCELL_X41_Y17_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2596                                 ; LABCELL_X31_Y15_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2598                                 ; LABCELL_X35_Y13_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2600                                 ; LABCELL_X35_Y15_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2602                                 ; LABCELL_X35_Y13_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2604                                 ; LABCELL_X35_Y15_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2606                                 ; LABCELL_X35_Y15_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2608                                 ; LABCELL_X35_Y13_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2610                                 ; LABCELL_X35_Y13_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2612                                 ; LABCELL_X31_Y15_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2614                                 ; LABCELL_X41_Y17_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2616                                 ; LABCELL_X36_Y16_N51  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2618                                 ; LABCELL_X36_Y16_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2620                                 ; LABCELL_X43_Y16_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2622                                 ; LABCELL_X36_Y16_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2624                                 ; LABCELL_X35_Y13_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2626                                 ; LABCELL_X24_Y12_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2628                                 ; LABCELL_X31_Y15_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2630                                 ; LABCELL_X41_Y17_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2632                                 ; MLABCELL_X45_Y15_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2634                                 ; LABCELL_X35_Y13_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2636                                 ; LABCELL_X31_Y15_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2638                                 ; LABCELL_X40_Y16_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2640                                 ; LABCELL_X35_Y13_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2642                                 ; LABCELL_X41_Y17_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2644                                 ; LABCELL_X31_Y15_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2646                                 ; LABCELL_X40_Y16_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2648                                 ; MLABCELL_X34_Y18_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2650                                 ; MLABCELL_X34_Y18_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2652                                 ; MLABCELL_X34_Y18_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2654                                 ; LABCELL_X36_Y16_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2656                                 ; LABCELL_X32_Y18_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2658                                 ; LABCELL_X32_Y18_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2660                                 ; LABCELL_X31_Y15_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2662                                 ; LABCELL_X41_Y17_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2664                                 ; LABCELL_X36_Y16_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2666                                 ; LABCELL_X41_Y18_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2668                                 ; LABCELL_X31_Y15_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2670                                 ; LABCELL_X41_Y18_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2672                                 ; MLABCELL_X28_Y15_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2674                                 ; LABCELL_X39_Y17_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2676                                 ; LABCELL_X31_Y15_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2678                                 ; LABCELL_X41_Y18_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2680                                 ; LABCELL_X24_Y11_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2682                                 ; LABCELL_X39_Y15_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2684                                 ; LABCELL_X39_Y15_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2686                                 ; LABCELL_X40_Y15_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2688                                 ; LABCELL_X32_Y17_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2690                                 ; MLABCELL_X34_Y12_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2692                                 ; LABCELL_X31_Y15_N3   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2694                                 ; LABCELL_X40_Y13_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2696                                 ; MLABCELL_X34_Y12_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2698                                 ; MLABCELL_X34_Y12_N42 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2700                                 ; LABCELL_X26_Y10_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2702                                 ; MLABCELL_X34_Y12_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2704                                 ; MLABCELL_X34_Y12_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2706                                 ; LABCELL_X40_Y13_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2708                                 ; LABCELL_X35_Y11_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2710                                 ; MLABCELL_X34_Y12_N15 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2712                                 ; MLABCELL_X34_Y12_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2714                                 ; LABCELL_X31_Y9_N21   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2716                                 ; LABCELL_X35_Y11_N27  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|ram_mips:ram|memRAM~2718                                 ; LABCELL_X43_Y12_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[28]~1                       ; LABCELL_X36_Y7_N9    ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------+
; Non-Global High Fan-Out Signals              ;
+------------------------------------+---------+
; Name                               ; Fan-Out ;
+------------------------------------+---------+
; edge_detector:detector_sub_0|saida ; 2923    ;
+------------------------------------+---------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 8,276 / 140,056 ( 6 % ) ;
; C12 interconnects            ; 258 / 6,048 ( 4 % )     ;
; C2 interconnects             ; 3,324 / 54,648 ( 6 % )  ;
; C4 interconnects             ; 1,864 / 25,920 ( 7 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 328 / 140,056 ( < 1 % ) ;
; Global clocks                ; 0 / 16 ( 0 % )          ;
; Local interconnects          ; 1,266 / 36,960 ( 3 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 408 / 5,984 ( 7 % )     ;
; R14/C12 interconnect drivers ; 586 / 9,504 ( 6 % )     ;
; R3 interconnects             ; 3,737 / 60,192 ( 6 % )  ;
; R6 interconnects             ; 5,758 / 127,072 ( 5 % ) ;
; Spine clocks                 ; 0 / 120 ( 0 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001 ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 58        ; 58        ; 0            ; 0            ; 58        ; 58        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 58        ; 58        ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 58           ; 0         ; 0         ; 58           ; 58           ; 0         ; 0         ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 58           ; 0         ; 0         ; 58           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; HEX0[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX0[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX1[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX2[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX3[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX4[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[0]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[1]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[2]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[3]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[4]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[5]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; HEX5[6]            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[2]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[3]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[4]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[5]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[6]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[7]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[8]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[9]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[2]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[3]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[0]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; SW[1]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; FPGA_RESET_N       ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; CLOCK_50           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50,I/O    ; FPGA_RESET_N         ; 243.6             ;
; FPGA_RESET_N    ; FPGA_RESET_N         ; 35.4              ;
; FPGA_RESET_N    ; FPGA_RESET_N,I/O     ; 31.8              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                        ;
+-------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
; Source Register                                                         ; Destination Register                                                   ; Delay Added in ns ;
+-------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
; FPGA_RESET_N                                                            ; edge_detector:detector_sub_0|saidaQ                                    ; 3.201             ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[6]                          ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~59  ; 1.396             ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[2]                          ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~59  ; 1.392             ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[3]                          ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~59  ; 1.390             ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[7]                          ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~59  ; 1.375             ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[4]                          ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~59  ; 1.347             ;
; fluxo_dados:FD|registrador_generico:PC|DOUT[5]                          ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~59  ; 1.320             ;
; edge_detector:detector_sub_0|saidaQ                                     ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~967 ; 1.250             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~182  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.939             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~54   ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.900             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~184  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.878             ;
; fluxo_dados:FD|ram_mips:ram|memRAM~1684                                 ; HEX3[6]                                                                ; 0.846             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~723  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~787  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~755  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~691  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~979  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1043 ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1011 ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~339  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~307  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~403  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~371  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~51   ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~147  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~115  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~467  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~435  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~531  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~499  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~179  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~275  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~243  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~947  ; fluxo_dados:FD|registrador_generico:PC|DOUT[13]                        ; 0.801             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~466  ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~59  ; 0.788             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~186  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.745             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~986  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.738             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1050 ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.738             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~1018 ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.738             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~954  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.738             ;
; fluxo_dados:FD|ram_mips:ram|memRAM~1094                                 ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~261 ; 0.725             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~114  ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~59  ; 0.723             ;
; fluxo_dados:FD|ram_mips:ram|memRAM~1596                                 ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~59  ; 0.714             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~50   ; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~59  ; 0.712             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~181  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~277  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~245  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~53   ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~149  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~117  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~469  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~437  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~533  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~501  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~341  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~309  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~405  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~373  ; fluxo_dados:FD|ram_mips:ram|memRAM~2070                                ; 0.692             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~730  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~794  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~762  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~698  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~378  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~122  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~506  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~250  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~410  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~154  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~538  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~282  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~314  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~58   ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~442  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~346  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~474  ; fluxo_dados:FD|registrador_generico:PC|DOUT[20]                        ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~310  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~438  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.669             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~376  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~120  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~504  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~248  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~408  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~152  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~536  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~280  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~312  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~56   ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~440  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~344  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~472  ; fluxo_dados:FD|ram_mips:ram|memRAM~2073                                ; 0.597             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~374  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.585             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~118  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.585             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~502  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.585             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~246  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.585             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~406  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.585             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~150  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.585             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~534  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.585             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~278  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.585             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~342  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.585             ;
; fluxo_dados:FD|banco_registradores:banco_registradores|registrador~470  ; fluxo_dados:FD|ram_mips:ram|memRAM~2071                                ; 0.585             ;
+-------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "mips-project"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips-project.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:46
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X33_Y0 to location X43_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:54
Info (11888): Total time spent on timing analysis during the Fitter is 12.59 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:28
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/gabrielzezze/Desktop/mips-project/vhdl/output_files/mips-project.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 1945 megabytes
    Info: Processing ended: Sun Dec  6 13:48:08 2020
    Info: Elapsed time: 00:02:43
    Info: Total CPU time (on all processors): 00:06:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/gabrielzezze/Desktop/mips-project/vhdl/output_files/mips-project.fit.smsg.


