Fitter report for ladder_fpga
Thu May 29 07:13:06 2014
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu May 29 07:13:05 2014    ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; ladder_fpga                              ;
; Top-level Entity Name              ; ladder_fpga                              ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C16F484C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1,480 / 15,408 ( 10 % )                  ;
;     Total combinational functions  ; 857 / 15,408 ( 6 % )                     ;
;     Dedicated logic registers      ; 1,014 / 15,408 ( 7 % )                   ;
; Total registers                    ; 1031                                     ;
; Total pins                         ; 293 / 347 ( 84 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 672 / 516,096 ( < 1 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 4.0                                   ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; SSN Optimization                                                           ; Normal compilation                    ; Off                                   ;
; Optimize Timing for ECOs                                                   ; On                                    ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Auto Register Duplication                                                  ; On                                    ; Auto                                  ;
; Optimize Design for Metastability                                          ; Off                                   ; On                                    ;
; Maximum number of global clocks allowed                                    ; -1                                    ; -1 (Unlimited)                        ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.39        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  24.0%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------+
; I/O Assignment Warnings                                              ;
+---------------------------------------------+------------------------+
; Pin Name                                    ; Reason                 ;
+---------------------------------------------+------------------------+
; clock80mhz_adc                              ; Missing drive strength ;
; roboclock_horloge40_phase[0]                ; Missing drive strength ;
; roboclock_horloge40_phase[1]                ; Missing drive strength ;
; roboclock_horloge40_phase[2]                ; Missing drive strength ;
; roboclock_horloge40_phase[3]                ; Missing drive strength ;
; roboclock_adc_phase[0]                      ; Missing drive strength ;
; roboclock_adc_phase[1]                      ; Missing drive strength ;
; roboclock_adc_phase[2]                      ; Missing drive strength ;
; roboclock_adc_phase[3]                      ; Missing drive strength ;
; roboclock_adc_phase[4]                      ; Missing drive strength ;
; roboclock_adc_phase[5]                      ; Missing drive strength ;
; roboclock_adc_phase[6]                      ; Missing drive strength ;
; roboclock_adc_phase[7]                      ; Missing drive strength ;
; adc_cs_n[0]                                 ; Missing drive strength ;
; adc_cs_n[1]                                 ; Missing drive strength ;
; adc_cs_n[2]                                 ; Missing drive strength ;
; adc_cs_n[3]                                 ; Missing drive strength ;
; adc_cs_n[4]                                 ; Missing drive strength ;
; adc_cs_n[5]                                 ; Missing drive strength ;
; adc_cs_n[6]                                 ; Missing drive strength ;
; adc_cs_n[7]                                 ; Missing drive strength ;
; level_shifter_dac_ld_cs_n                   ; Missing drive strength ;
; level_shifter_dac_sdi                       ; Missing drive strength ;
; level_shifter_dac_sck                       ; Missing drive strength ;
; pilotage_magnd_hybride[0]                   ; Missing drive strength ;
; pilotage_magnd_hybride[1]                   ; Missing drive strength ;
; pilotage_magnd_hybride[2]                   ; Missing drive strength ;
; pilotage_magnd_hybride[3]                   ; Missing drive strength ;
; pilotage_magnd_hybride[4]                   ; Missing drive strength ;
; pilotage_magnd_hybride[5]                   ; Missing drive strength ;
; pilotage_magnd_hybride[6]                   ; Missing drive strength ;
; pilotage_magnd_hybride[7]                   ; Missing drive strength ;
; pilotage_magnd_hybride[8]                   ; Missing drive strength ;
; pilotage_magnd_hybride[9]                   ; Missing drive strength ;
; pilotage_magnd_hybride[10]                  ; Missing drive strength ;
; pilotage_magnd_hybride[11]                  ; Missing drive strength ;
; pilotage_magnd_hybride[12]                  ; Missing drive strength ;
; pilotage_magnd_hybride[13]                  ; Missing drive strength ;
; pilotage_magnd_hybride[14]                  ; Missing drive strength ;
; pilotage_magnd_hybride[15]                  ; Missing drive strength ;
; pilotage_mvdd_hybride[0]                    ; Missing drive strength ;
; pilotage_mvdd_hybride[1]                    ; Missing drive strength ;
; pilotage_mvdd_hybride[2]                    ; Missing drive strength ;
; pilotage_mvdd_hybride[3]                    ; Missing drive strength ;
; pilotage_mvdd_hybride[4]                    ; Missing drive strength ;
; pilotage_mvdd_hybride[5]                    ; Missing drive strength ;
; pilotage_mvdd_hybride[6]                    ; Missing drive strength ;
; pilotage_mvdd_hybride[7]                    ; Missing drive strength ;
; pilotage_mvdd_hybride[8]                    ; Missing drive strength ;
; pilotage_mvdd_hybride[9]                    ; Missing drive strength ;
; pilotage_mvdd_hybride[10]                   ; Missing drive strength ;
; pilotage_mvdd_hybride[11]                   ; Missing drive strength ;
; pilotage_mvdd_hybride[12]                   ; Missing drive strength ;
; pilotage_mvdd_hybride[13]                   ; Missing drive strength ;
; pilotage_mvdd_hybride[14]                   ; Missing drive strength ;
; pilotage_mvdd_hybride[15]                   ; Missing drive strength ;
; ladder_to_rdo[0]                            ; Missing drive strength ;
; ladder_to_rdo[1]                            ; Missing drive strength ;
; ladder_to_rdo[2]                            ; Missing drive strength ;
; ladder_to_rdo[3]                            ; Missing drive strength ;
; ladder_to_rdo[4]                            ; Missing drive strength ;
; ladder_to_rdo[5]                            ; Missing drive strength ;
; ladder_to_rdo[6]                            ; Missing drive strength ;
; ladder_to_rdo[7]                            ; Missing drive strength ;
; ladder_to_rdo[8]                            ; Missing drive strength ;
; ladder_to_rdo[9]                            ; Missing drive strength ;
; ladder_to_rdo[10]                           ; Missing drive strength ;
; ladder_to_rdo[11]                           ; Missing drive strength ;
; ladder_to_rdo[12]                           ; Missing drive strength ;
; ladder_to_rdo[13]                           ; Missing drive strength ;
; ladder_to_rdo[14]                           ; Missing drive strength ;
; ladder_to_rdo[15]                           ; Missing drive strength ;
; ladder_to_rdo[16]                           ; Missing drive strength ;
; ladder_to_rdo[17]                           ; Missing drive strength ;
; ladder_to_rdo[18]                           ; Missing drive strength ;
; ladder_to_rdo[19]                           ; Missing drive strength ;
; ladder_to_rdo[20]                           ; Missing drive strength ;
; ladder_to_rdo[21]                           ; Missing drive strength ;
; ladder_fpga_sc_tdo                          ; Missing drive strength ;
; fibre_tx_disable                            ; Missing drive strength ;
; mux_ref_latchup[0]                          ; Missing drive strength ;
; mux_ref_latchup[1]                          ; Missing drive strength ;
; test_16hybrides                             ; Missing drive strength ;
; hold_16hybrides                             ; Missing drive strength ;
; ladder_fpga_rclk_16hybrides                 ; Missing drive strength ;
; tokenin_hybride[0]                          ; Missing drive strength ;
; tokenin_hybride[1]                          ; Missing drive strength ;
; tokenin_hybride[2]                          ; Missing drive strength ;
; tokenin_hybride[3]                          ; Missing drive strength ;
; tokenin_hybride[4]                          ; Missing drive strength ;
; tokenin_hybride[5]                          ; Missing drive strength ;
; tokenin_hybride[6]                          ; Missing drive strength ;
; tokenin_hybride[7]                          ; Missing drive strength ;
; tokenin_hybride[8]                          ; Missing drive strength ;
; tokenin_hybride[9]                          ; Missing drive strength ;
; tokenin_hybride[10]                         ; Missing drive strength ;
; tokenin_hybride[11]                         ; Missing drive strength ;
; tokenin_hybride[12]                         ; Missing drive strength ;
; tokenin_hybride[13]                         ; Missing drive strength ;
; tokenin_hybride[14]                         ; Missing drive strength ;
; tokenin_hybride[15]                         ; Missing drive strength ;
; sc_tck_hybride[0]                           ; Missing drive strength ;
; sc_tck_hybride[1]                           ; Missing drive strength ;
; sc_tck_hybride[2]                           ; Missing drive strength ;
; sc_tck_hybride[3]                           ; Missing drive strength ;
; sc_tck_hybride[4]                           ; Missing drive strength ;
; sc_tck_hybride[5]                           ; Missing drive strength ;
; sc_tck_hybride[6]                           ; Missing drive strength ;
; sc_tck_hybride[7]                           ; Missing drive strength ;
; sc_tck_hybride[8]                           ; Missing drive strength ;
; sc_tck_hybride[9]                           ; Missing drive strength ;
; sc_tck_hybride[10]                          ; Missing drive strength ;
; sc_tck_hybride[11]                          ; Missing drive strength ;
; sc_tck_hybride[12]                          ; Missing drive strength ;
; sc_tck_hybride[13]                          ; Missing drive strength ;
; sc_tck_hybride[14]                          ; Missing drive strength ;
; sc_tck_hybride[15]                          ; Missing drive strength ;
; sc_tms_hybride[0]                           ; Missing drive strength ;
; sc_tms_hybride[1]                           ; Missing drive strength ;
; sc_tms_hybride[2]                           ; Missing drive strength ;
; sc_tms_hybride[3]                           ; Missing drive strength ;
; sc_tms_hybride[4]                           ; Missing drive strength ;
; sc_tms_hybride[5]                           ; Missing drive strength ;
; sc_tms_hybride[6]                           ; Missing drive strength ;
; sc_tms_hybride[7]                           ; Missing drive strength ;
; sc_tms_hybride[8]                           ; Missing drive strength ;
; sc_tms_hybride[9]                           ; Missing drive strength ;
; sc_tms_hybride[10]                          ; Missing drive strength ;
; sc_tms_hybride[11]                          ; Missing drive strength ;
; sc_tms_hybride[12]                          ; Missing drive strength ;
; sc_tms_hybride[13]                          ; Missing drive strength ;
; sc_tms_hybride[14]                          ; Missing drive strength ;
; sc_tms_hybride[15]                          ; Missing drive strength ;
; sc_trstb_hybride[0]                         ; Missing drive strength ;
; sc_trstb_hybride[1]                         ; Missing drive strength ;
; sc_trstb_hybride[2]                         ; Missing drive strength ;
; sc_trstb_hybride[3]                         ; Missing drive strength ;
; sc_trstb_hybride[4]                         ; Missing drive strength ;
; sc_trstb_hybride[5]                         ; Missing drive strength ;
; sc_trstb_hybride[6]                         ; Missing drive strength ;
; sc_trstb_hybride[7]                         ; Missing drive strength ;
; sc_trstb_hybride[8]                         ; Missing drive strength ;
; sc_trstb_hybride[9]                         ; Missing drive strength ;
; sc_trstb_hybride[10]                        ; Missing drive strength ;
; sc_trstb_hybride[11]                        ; Missing drive strength ;
; sc_trstb_hybride[12]                        ; Missing drive strength ;
; sc_trstb_hybride[13]                        ; Missing drive strength ;
; sc_trstb_hybride[14]                        ; Missing drive strength ;
; sc_trstb_hybride[15]                        ; Missing drive strength ;
; sc_tdi_hybride[0]                           ; Missing drive strength ;
; sc_tdi_hybride[1]                           ; Missing drive strength ;
; sc_tdi_hybride[2]                           ; Missing drive strength ;
; sc_tdi_hybride[3]                           ; Missing drive strength ;
; sc_tdi_hybride[4]                           ; Missing drive strength ;
; sc_tdi_hybride[5]                           ; Missing drive strength ;
; sc_tdi_hybride[6]                           ; Missing drive strength ;
; sc_tdi_hybride[7]                           ; Missing drive strength ;
; sc_tdi_hybride[8]                           ; Missing drive strength ;
; sc_tdi_hybride[9]                           ; Missing drive strength ;
; sc_tdi_hybride[10]                          ; Missing drive strength ;
; sc_tdi_hybride[11]                          ; Missing drive strength ;
; sc_tdi_hybride[12]                          ; Missing drive strength ;
; sc_tdi_hybride[13]                          ; Missing drive strength ;
; sc_tdi_hybride[14]                          ; Missing drive strength ;
; sc_tdi_hybride[15]                          ; Missing drive strength ;
; usb_read_n                                  ; Missing drive strength ;
; usb_reset_n                                 ; Missing drive strength ;
; usb_write                                   ; Missing drive strength ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[0] ; Missing drive strength ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[1] ; Missing drive strength ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[2] ; Missing drive strength ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[3] ; Missing drive strength ;
; dbg_ladder_fpga_sc_bypass                   ; Missing drive strength ;
; crc_error                                   ; Missing drive strength ;
; temperature                                 ; Missing drive strength ;
+---------------------------------------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                        ;
+-------------------+-----------------+------------------+--------------------------------+-----------+----------------+-------------------+------------------+-----------------------+
; Node              ; Action          ; Operation        ; Reason                         ; Node Port ; Node Port Name ; Destination Node  ; Destination Port ; Destination Port Name ;
+-------------------+-----------------+------------------+--------------------------------+-----------+----------------+-------------------+------------------+-----------------------+
; data_serial_m[0]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[0]  ; O                ;                       ;
; data_serial_m[1]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[1]  ; O                ;                       ;
; data_serial_m[2]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[2]  ; O                ;                       ;
; data_serial_m[3]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[3]  ; O                ;                       ;
; data_serial_m[4]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[4]  ; O                ;                       ;
; data_serial_m[5]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[5]  ; O                ;                       ;
; data_serial_m[6]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[6]  ; O                ;                       ;
; data_serial_m[8]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[8]  ; O                ;                       ;
; data_serial_m[9]  ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[9]  ; O                ;                       ;
; data_serial_m[10] ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[10] ; O                ;                       ;
; data_serial_m[11] ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[11] ; O                ;                       ;
; data_serial_m[12] ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[12] ; O                ;                       ;
; data_serial_m[13] ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[13] ; O                ;                       ;
; data_serial_m[14] ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[14] ; O                ;                       ;
; data_serial_m[15] ; Packed Register ; Register Packing ; Fast Input Register assignment ; Q         ;                ; data_serial_c[15] ; O                ;                       ;
+-------------------+-----------------+------------------+--------------------------------+-----------+----------------+-------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                            ;
+-----------------------------+----------------+--------------+----------------------------+------------------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To                 ; Ignored Value          ; Ignored Source             ;
+-----------------------------+----------------+--------------+----------------------------+------------------------+----------------------------+
; Synchronizer Identification ; dcfifo_8jh1    ;              ; rs_dgwp_reg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_8jh1    ;              ; wrfull_eq_comp_lsb_mux_reg ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_8jh1    ;              ; wrfull_eq_comp_msb_mux_reg ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
; Synchronizer Identification ; dcfifo_8jh1    ;              ; ws_dgrp_reg                ; FORCED_IF_ASYNCHRONOUS ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+----------------------------+------------------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2496 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2496 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2482    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 14      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/work/SSD/laddercard/fpga/ladder_fpga_v0e/rev_1/ladder_fpga.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,480 / 15,408 ( 10 % ) ;
;     -- Combinational with no register       ; 466                     ;
;     -- Register only                        ; 623                     ;
;     -- Combinational with a register        ; 391                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 366                     ;
;     -- 3 input functions                    ; 237                     ;
;     -- <=2 input functions                  ; 254                     ;
;     -- Register only                        ; 623                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 781                     ;
;     -- arithmetic mode                      ; 76                      ;
;                                             ;                         ;
; Total registers*                            ; 1,031 / 17,068 ( 6 % )  ;
;     -- Dedicated logic registers            ; 1,014 / 15,408 ( 7 % )  ;
;     -- I/O registers                        ; 17 / 1,660 ( 1 % )      ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 131 / 963 ( 14 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 293 / 347 ( 84 % )      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 8                       ;
; M9Ks                                        ; 1 / 56 ( 2 % )          ;
; Total block memory bits                     ; 672 / 516,096 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 516,096 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global clocks                               ; 8 / 20 ( 40 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 1 / 1 ( 100 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%            ;
; Peak interconnect usage (total/H/V)         ; 10% / 9% / 12%          ;
; Maximum fan-out                             ; 666                     ;
; Highest non-global fan-out                  ; 243                     ;
; Total fan-out                               ; 7405                    ;
; Average fan-out                             ; 2.45                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1480 / 15408 ( 10 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 466                   ; 0                              ;
;     -- Register only                        ; 623                   ; 0                              ;
;     -- Combinational with a register        ; 391                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 366                   ; 0                              ;
;     -- 3 input functions                    ; 237                   ; 0                              ;
;     -- <=2 input functions                  ; 254                   ; 0                              ;
;     -- Register only                        ; 623                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 781                   ; 0                              ;
;     -- arithmetic mode                      ; 76                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1031                  ; 0                              ;
;     -- Dedicated logic registers            ; 1014 / 15408 ( 7 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 34                    ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 131 / 963 ( 14 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 293                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 672                   ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 1 / 56 ( 1 % )        ; 0 / 56 ( 0 % )                 ;
; CRC block                                   ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 5 / 24 ( 20 % )       ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry       ; 1 / 336 ( < 1 % )     ; 0 / 336 ( 0 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 333                   ; 4                              ;
;     -- Registered Input Connections         ; 324                   ; 0                              ;
;     -- Output Connections                   ; 6                     ; 331                            ;
;     -- Registered Output Connections        ; 1                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 7405                  ; 344                            ;
;     -- Registered Connections               ; 3494                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 4                     ; 335                            ;
;     -- hard_block:auto_generated_inst       ; 335                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 118                   ; 4                              ;
;     -- Output Ports                         ; 173                   ; 7                              ;
;     -- Bidir Ports                          ; 2                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; card_ser_num[0]       ; A3    ; 8        ; 3            ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; card_ser_num[1]       ; A4    ; 8        ; 5            ; 29           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; card_ser_num[2]       ; E1    ; 1        ; 0            ; 24           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; card_ser_num[3]       ; H1    ; 1        ; 0            ; 21           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; card_ser_num[4]       ; L7    ; 2        ; 0            ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; card_ser_num[5]       ; V1    ; 2        ; 0            ; 8            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; clock40mhz_fpga       ; G2    ; 1        ; 0            ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; clock40mhz_xtal       ; G1    ; 1        ; 0            ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[0]        ; AA8   ; 3        ; 16           ; 0            ; 28           ; 0                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[10]       ; B8    ; 8        ; 14           ; 29           ; 28           ; 0                     ; 3                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[11]       ; A9    ; 8        ; 16           ; 29           ; 28           ; 0                     ; 3                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[12]       ; AB10  ; 3        ; 21           ; 0            ; 28           ; 0                     ; 2                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[13]       ; V11   ; 3        ; 19           ; 0            ; 21           ; 0                     ; 2                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[14]       ; AA13  ; 4        ; 23           ; 0            ; 28           ; 0                     ; 2                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[15]       ; P20   ; 5        ; 41           ; 10           ; 0            ; 0                     ; 2                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[1]        ; M6    ; 2        ; 0            ; 13           ; 7            ; 0                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[2]        ; AA9   ; 3        ; 16           ; 0            ; 7            ; 0                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[3]        ; E11   ; 7        ; 21           ; 29           ; 21           ; 0                     ; 5                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[4]        ; AB13  ; 4        ; 23           ; 0            ; 21           ; 0                     ; 4                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[5]        ; V12   ; 4        ; 23           ; 0            ; 0            ; 0                     ; 4                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[6]        ; R22   ; 5        ; 41           ; 10           ; 14           ; 0                     ; 4                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[7]        ; G22   ; 6        ; 41           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[8]        ; M2    ; 2        ; 0            ; 13           ; 14           ; 0                     ; 3                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; data_serial[9]        ; N5    ; 2        ; 0            ; 10           ; 14           ; 0                     ; 3                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; debug_present_n       ; B3    ; 8        ; 3            ; 29           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; des_bist_pass         ; W2    ; 2        ; 0            ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; des_lock              ; V2    ; 2        ; 0            ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; fibre_mod_absent      ; W1    ; 2        ; 0            ; 7            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; fibre_mod_scl         ; G4    ; 1        ; 0            ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; fibre_mod_sda         ; B10   ; 8        ; 16           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; fibre_rx_loss         ; D6    ; 8        ; 3            ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; fibre_tx_fault        ; H2    ; 1        ; 0            ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; fpga_serdes_ou_connec ; C10   ; 8        ; 14           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; holdin_echelle        ; V8    ; 3        ; 11           ; 0            ; 28           ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ladder_addr[0]        ; P2    ; 2        ; 0            ; 11           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ladder_addr[1]        ; R1    ; 2        ; 0            ; 10           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ladder_addr[2]        ; U2    ; 2        ; 0            ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ladder_fpga_sc_tck    ; T2    ; 2        ; 0            ; 14           ; 14           ; 682                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ladder_fpga_sc_tdi    ; Y7    ; 3        ; 9            ; 0            ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ladder_fpga_sc_tms    ; G3    ; 1        ; 0            ; 23           ; 14           ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; ladder_fpga_sc_trstb  ; AB11  ; 3        ; 21           ; 0            ; 14           ; 77                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[0]    ; T15   ; 4        ; 32           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[10]   ; H6    ; 1        ; 0            ; 25           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[11]   ; V13   ; 4        ; 30           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[12]   ; W22   ; 5        ; 41           ; 5            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[13]   ; M15   ; 5        ; 41           ; 7            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[14]   ; Y21   ; 5        ; 41           ; 4            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[15]   ; W21   ; 5        ; 41           ; 5            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[1]    ; R19   ; 5        ; 41           ; 9            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[2]    ; F17   ; 6        ; 41           ; 27           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[3]    ; W19   ; 5        ; 41           ; 3            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[4]    ; E15   ; 7        ; 30           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[5]    ; H11   ; 8        ; 19           ; 29           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[6]    ; B18   ; 7        ; 32           ; 29           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[7]    ; K21   ; 6        ; 41           ; 19           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[8]    ; U7    ; 3        ; 3            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; latchup_hybride[9]    ; F15   ; 7        ; 39           ; 29           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[10]     ; J2    ; 1        ; 0            ; 20           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[11]     ; V16   ; 4        ; 37           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[12]     ; P4    ; 2        ; 0            ; 10           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[13]     ; AA5   ; 3        ; 9            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[14]     ; N17   ; 5        ; 41           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[15]     ; AB5   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[16]     ; AB16  ; 4        ; 28           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[17]     ; P3    ; 2        ; 0            ; 9            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[18]     ; T1    ; 2        ; 0            ; 14           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[19]     ; V5    ; 3        ; 3            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rdo_to_ladder[20]     ; U14   ; 4        ; 39           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; reset_n               ; A11   ; 8        ; 19           ; 29           ; 14           ; 233                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_serdes_ou_connec   ; A8    ; 8        ; 14           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[0]     ; A5    ; 8        ; 7            ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[10]    ; B20   ; 7        ; 35           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[11]    ; V14   ; 4        ; 30           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[12]    ; R12   ; 3        ; 5            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[13]    ; P15   ; 5        ; 41           ; 6            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[14]    ; R13   ; 4        ; 30           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[15]    ; U12   ; 4        ; 26           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[1]     ; B11   ; 8        ; 19           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[2]     ; A18   ; 7        ; 32           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[3]     ; A12   ; 7        ; 19           ; 29           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[4]     ; G21   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[5]     ; B12   ; 7        ; 19           ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[6]     ; T21   ; 5        ; 41           ; 15           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[7]     ; H15   ; 7        ; 35           ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[8]     ; G18   ; 6        ; 41           ; 25           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; sc_tdo_hybride[9]     ; H21   ; 6        ; 41           ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; spare_switch          ; E4    ; 1        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; testin_echelle        ; AA11  ; 3        ; 21           ; 0            ; 21           ; 15                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenin_echelle       ; AB12  ; 4        ; 21           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[0]   ; B6    ; 8        ; 11           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[10]  ; N18   ; 5        ; 41           ; 13           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[11]  ; U20   ; 5        ; 41           ; 4            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[12]  ; Y17   ; 4        ; 35           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[13]  ; R21   ; 5        ; 41           ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[14]  ; F22   ; 6        ; 41           ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[15]  ; AA12  ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[1]   ; F10   ; 8        ; 7            ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[2]   ; N21   ; 5        ; 41           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[3]   ; N6    ; 2        ; 0            ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[4]   ; E22   ; 6        ; 41           ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[5]   ; E9    ; 8        ; 11           ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[6]   ; A16   ; 7        ; 30           ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[7]   ; AA15  ; 4        ; 26           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[8]   ; E12   ; 7        ; 21           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; tokenout_hybride[9]   ; AA17  ; 4        ; 28           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_data[0]           ; P1    ; 2        ; 0            ; 11           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_data[1]           ; AB3   ; 3        ; 7            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_data[2]           ; C3    ; 8        ; 3            ; 29           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_data[3]           ; T8    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_data[4]           ; M7    ; 2        ; 0            ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_data[5]           ; AA21  ; 5        ; 41           ; 2            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_data[6]           ; Y6    ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_data[7]           ; N8    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_present           ; Y2    ; 2        ; 0            ; 6            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_ready_n           ; AB14  ; 4        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_rx_empty          ; M22   ; 5        ; 41           ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; usb_tx_full           ; A6    ; 8        ; 11           ; 29           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; xtal_en               ; D17   ; 7        ; 37           ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; adc_cs_n[0]                                 ; B4    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_cs_n[1]                                 ; B7    ; 8        ; 11           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_cs_n[2]                                 ; H9    ; 8        ; 7            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_cs_n[3]                                 ; G9    ; 8        ; 9            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_cs_n[4]                                 ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_cs_n[5]                                 ; C7    ; 8        ; 9            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_cs_n[6]                                 ; C8    ; 8        ; 9            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_cs_n[7]                                 ; G10   ; 8        ; 9            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clock80mhz_adc                              ; AA3   ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[0] ; W7    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[1] ; W8    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[2] ; V7    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[3] ; Y8    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; dbg_ladder_fpga_sc_bypass                   ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; fibre_tx_disable                            ; Y1    ; 2        ; 0            ; 6            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hold_16hybrides                             ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_fpga_rclk_16hybrides                 ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_fpga_sc_tdo                          ; AA1   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[0]                            ; B9    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[10]                           ; M1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[11]                           ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[12]                           ; Y10   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[13]                           ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[14]                           ; H10   ; 8        ; 9            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[15]                           ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[16]                           ; AA10  ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[17]                           ; J4    ; 1        ; 0            ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[18]                           ; M5    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[19]                           ; M3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[1]                            ; U1    ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[20]                           ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[21]                           ; C4    ; 8        ; 1            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[2]                            ; R2    ; 2        ; 0            ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[3]                            ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[4]                            ; R7    ; 2        ; 0            ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[5]                            ; N2    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[6]                            ; E6    ; 8        ; 1            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[7]                            ; W13   ; 4        ; 26           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[8]                            ; N1    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ladder_to_rdo[9]                            ; M8    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; level_shifter_dac_ld_cs_n                   ; U9    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; level_shifter_dac_sck                       ; T10   ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; level_shifter_dac_sdi                       ; V9    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_ref_latchup[0]                          ; U11   ; 3        ; 19           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mux_ref_latchup[1]                          ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[0]                   ; K8    ; 1        ; 0            ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[10]                  ; AB19  ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[11]                  ; AA20  ; 4        ; 37           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[12]                  ; AB20  ; 4        ; 37           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[13]                  ; AA4   ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[14]                  ; AA2   ; 2        ; 0            ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[15]                  ; AA16  ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[1]                   ; G13   ; 7        ; 30           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[2]                   ; C15   ; 7        ; 28           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[3]                   ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[4]                   ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[5]                   ; F21   ; 6        ; 41           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[6]                   ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[7]                   ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[8]                   ; L16   ; 6        ; 41           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_magnd_hybride[9]                   ; V22   ; 5        ; 41           ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[0]                    ; K7    ; 1        ; 0            ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[10]                   ; AB8   ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[11]                   ; AB4   ; 3        ; 7            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[12]                   ; C21   ; 6        ; 41           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[13]                   ; AB15  ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[14]                   ; V21   ; 5        ; 41           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[15]                   ; AA7   ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[1]                    ; J7    ; 1        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[2]                    ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[3]                    ; G11   ; 8        ; 14           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[4]                    ; E13   ; 7        ; 23           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[5]                    ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[6]                    ; U22   ; 5        ; 41           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[7]                    ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[8]                    ; U21   ; 5        ; 41           ; 8            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pilotage_mvdd_hybride[9]                    ; Y22   ; 5        ; 41           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_adc_phase[0]                      ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_adc_phase[1]                      ; G14   ; 7        ; 37           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_adc_phase[2]                      ; K19   ; 6        ; 41           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_adc_phase[3]                      ; K15   ; 6        ; 41           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_adc_phase[4]                      ; W15   ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_adc_phase[5]                      ; U15   ; 4        ; 39           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_adc_phase[6]                      ; T17   ; 5        ; 41           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_adc_phase[7]                      ; V15   ; 4        ; 32           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_horloge40_phase[0]                ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_horloge40_phase[1]                ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_horloge40_phase[2]                ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; roboclock_horloge40_phase[3]                ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[0]                           ; D22   ; 6        ; 41           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[10]                          ; B21   ; 6        ; 41           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[11]                          ; R14   ; 4        ; 39           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[12]                          ; P22   ; 5        ; 41           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[13]                          ; H7    ; 1        ; 0            ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[14]                          ; Y13   ; 4        ; 26           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[15]                          ; T11   ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[1]                           ; A10   ; 8        ; 16           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[2]                           ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[3]                           ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[4]                           ; C22   ; 6        ; 41           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[5]                           ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[6]                           ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[7]                           ; E16   ; 7        ; 39           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[8]                           ; F20   ; 6        ; 41           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tck_hybride[9]                           ; AA19  ; 4        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[0]                           ; M4    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[10]                          ; D20   ; 6        ; 41           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[11]                          ; C17   ; 7        ; 35           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[12]                          ; N22   ; 5        ; 41           ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[13]                          ; R17   ; 5        ; 41           ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[14]                          ; C6    ; 8        ; 5            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[15]                          ; R11   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[1]                           ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[2]                           ; H16   ; 6        ; 41           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[3]                           ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[4]                           ; M20   ; 5        ; 41           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[5]                           ; AB9   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[6]                           ; D21   ; 6        ; 41           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[7]                           ; AB17  ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[8]                           ; N20   ; 5        ; 41           ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tdi_hybride[9]                           ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[0]                           ; T9    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[10]                          ; AB18  ; 4        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[11]                          ; E7    ; 8        ; 3            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[12]                          ; W10   ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[13]                          ; W17   ; 4        ; 35           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[14]                          ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[15]                          ; E10   ; 8        ; 16           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[1]                           ; P5    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[2]                           ; F16   ; 7        ; 39           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[3]                           ; J16   ; 6        ; 41           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[4]                           ; K16   ; 6        ; 41           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[5]                           ; R5    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[6]                           ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[7]                           ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[8]                           ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_tms_hybride[9]                           ; AA18  ; 4        ; 35           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[0]                         ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[10]                        ; R15   ; 4        ; 39           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[11]                        ; AB7   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[12]                        ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[13]                        ; P21   ; 5        ; 41           ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[14]                        ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[15]                        ; J6    ; 1        ; 0            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[1]                         ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[2]                         ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[3]                         ; B22   ; 6        ; 41           ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[4]                         ; W20   ; 5        ; 41           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[5]                         ; U13   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[6]                         ; M19   ; 5        ; 41           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[7]                         ; R16   ; 4        ; 37           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[8]                         ; N15   ; 5        ; 41           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sc_trstb_hybride[9]                         ; M21   ; 5        ; 41           ; 14           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; test_16hybrides                             ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[0]                          ; D10   ; 8        ; 16           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[10]                         ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[11]                         ; M16   ; 5        ; 41           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[12]                         ; F19   ; 6        ; 41           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[13]                         ; N14   ; 5        ; 41           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[14]                         ; L8    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[15]                         ; AA14  ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[1]                          ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[2]                          ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[3]                          ; J15   ; 6        ; 41           ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[4]                          ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[5]                          ; F9    ; 8        ; 7            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[6]                          ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[7]                          ; J18   ; 6        ; 41           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[8]                          ; A20   ; 7        ; 35           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tokenin_hybride[9]                          ; E21   ; 6        ; 41           ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_read_n                                  ; T4    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_reset_n                                 ; A7    ; 8        ; 11           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_write                                   ; AA22  ; 5        ; 41           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                    ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------------------------------------+---------------------+
; crc_error   ; L21   ; 6        ; 41           ; 18           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                       ; -                   ;
; temperature ; E3    ; 1        ; 0            ; 26           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; mesure_temperature:comp_mesure_temperature|temperature_out_e (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                                ;
+----------+------------------------------------------+--------------------------------+-----------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As                    ; User Signal Name            ; Pin Type                  ;
+----------+------------------------------------------+--------------------------------+-----------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                       ; Use as regular IO              ; spare_switch                ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated            ; ~ALTERA_ASDO_DATA1~         ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated            ; ~ALTERA_FLASH_nCE_nCSO~     ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                              ; -                           ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As input tri-stated            ; ~ALTERA_DCLK~               ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated            ; ~ALTERA_DATA0~              ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                              ; -                           ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                              ; -                           ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R21n, DEV_OE                      ; Use as regular IO              ; sc_tdi_hybride[12]          ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R21p, DEV_CLRn                    ; Use as regular IO              ; tokenout_hybride[2]         ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                                ; -                              ; -                           ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                              ; -                           ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                              ; -                           ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                              ; -                           ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                              ; -                           ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO              ; pilotage_mvdd_hybride[7]    ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Reserved as secondary function ; crc_error                   ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin         ; ~ALTERA_nCEO~               ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO              ; latchup_hybride[7]          ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R9n, nWE                          ; Use as regular IO              ; tokenout_hybride[4]         ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R9p, nOE                          ; Use as regular IO              ; tokenin_hybride[9]          ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R6n, nAVD                         ; Use as regular IO              ; sc_tck_hybride[8]           ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R6p                               ; Use as regular IO              ; tokenin_hybride[12]         ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R5n, PADD23                       ; Use as regular IO              ; sc_tdo_hybride[8]           ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R3n, PADD22                       ; Use as regular IO              ; sc_trstb_hybride[3]         ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                       ; Use as regular IO              ; sc_tck_hybride[10]          ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                       ; Use as regular IO              ; latchup_hybride[6]          ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                       ; Use as regular IO              ; sc_tdi_hybride[9]           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                       ; Use as regular IO              ; mux_ref_latchup[1]          ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO              ; test_16hybrides             ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                       ; Use as regular IO              ; ladder_fpga_rclk_16hybrides ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                       ; Use as regular IO              ; pilotage_magnd_hybride[6]   ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO              ; sc_tck_hybride[6]           ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO              ; tokenin_hybride[1]          ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                       ; Use as regular IO              ; sc_tck_hybride[2]           ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                      ; Use as regular IO              ; pilotage_magnd_hybride[3]   ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO              ; sc_tck_hybride[3]           ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO              ; pilotage_magnd_hybride[4]   ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO              ; data_serial[3]              ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO              ; sc_tdi_hybride[1]           ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO              ; fibre_mod_sda               ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO              ; data_serial[11]             ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO              ; ladder_to_rdo[0]            ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO              ; sc_serdes_ou_connec         ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO              ; data_serial[10]             ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO              ; usb_reset_n                 ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO              ; adc_cs_n[1]                 ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO              ; usb_tx_full                 ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO              ; tokenout_hybride[0]         ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO              ; adc_cs_n[6]                 ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO              ; adc_cs_n[5]                 ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO              ; sc_tdo_hybride[0]           ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO              ; tokenout_hybride[1]         ; Dual Purpose Pin          ;
; C6       ; DATA7                                    ; Use as regular IO              ; sc_tdi_hybride[14]          ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO              ; adc_cs_n[0]                 ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO              ; card_ser_num[0]             ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO              ; debug_present_n             ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T2p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO              ; ladder_to_rdo[21]           ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------------+-----------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 2        ; 37 / 48 ( 77 % ) ; 3.3V          ; --           ;
; 3        ; 37 / 46 ( 80 % ) ; 3.3V          ; --           ;
; 4        ; 38 / 41 ( 93 % ) ; 3.3V          ; --           ;
; 5        ; 36 / 46 ( 78 % ) ; 3.3V          ; --           ;
; 6        ; 39 / 43 ( 91 % ) ; 3.3V          ; --           ;
; 7        ; 42 / 47 ( 89 % ) ; 3.3V          ; --           ;
; 8        ; 38 / 43 ( 88 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                          ;
+----------+------------+----------+---------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                              ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; card_ser_num[0]                             ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 350        ; 8        ; card_ser_num[1]                             ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 345        ; 8        ; sc_tdo_hybride[0]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 336        ; 8        ; usb_tx_full                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 334        ; 8        ; usb_reset_n                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 332        ; 8        ; sc_serdes_ou_connec                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 328        ; 8        ; data_serial[11]                             ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 326        ; 8        ; sc_tck_hybride[1]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 321        ; 8        ; reset_n                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 319        ; 7        ; sc_tdo_hybride[3]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 314        ; 7        ; sc_tck_hybride[3]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; sc_tck_hybride[2]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; ladder_fpga_rclk_16hybrides                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; tokenout_hybride[6]                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; sc_tdi_hybride[9]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; sc_tdo_hybride[2]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; sc_tms_hybride[7]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; tokenin_hybride[8]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; ladder_fpga_sc_tdo                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 75         ; 2        ; pilotage_magnd_hybride[14]                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 102        ; 3        ; clock80mhz_adc                              ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; pilotage_magnd_hybride[13]                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 108        ; 3        ; rdo_to_ladder[13]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; pilotage_mvdd_hybride[15]                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 123        ; 3        ; data_serial[0]                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 126        ; 3        ; data_serial[2]                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; ladder_to_rdo[16]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 134        ; 3        ; testin_echelle                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 136        ; 4        ; tokenout_hybride[15]                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 138        ; 4        ; data_serial[14]                             ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; tokenin_hybride[15]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 145        ; 4        ; tokenout_hybride[7]                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 149        ; 4        ; pilotage_magnd_hybride[15]                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; tokenout_hybride[9]                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; sc_tms_hybride[9]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 164        ; 4        ; sc_tck_hybride[9]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 169        ; 4        ; pilotage_magnd_hybride[11]                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; usb_data[5]                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 178        ; 5        ; usb_write                                   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; usb_data[1]                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 107        ; 3        ; pilotage_mvdd_hybride[11]                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 109        ; 3        ; rdo_to_ladder[15]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; sc_trstb_hybride[11]                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; pilotage_mvdd_hybride[10]                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 127        ; 3        ; sc_tdi_hybride[5]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; data_serial[12]                             ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 135        ; 3        ; ladder_fpga_sc_trstb                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 137        ; 4        ; tokenin_echelle                             ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 139        ; 4        ; data_serial[4]                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 141        ; 4        ; usb_ready_n                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 146        ; 4        ; pilotage_mvdd_hybride[13]                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 150        ; 4        ; rdo_to_ladder[16]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; sc_tdi_hybride[7]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; sc_tms_hybride[10]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 165        ; 4        ; pilotage_magnd_hybride[10]                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; pilotage_magnd_hybride[12]                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; roboclock_horloge40_phase[2]                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; roboclock_horloge40_phase[3]                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; debug_present_n                             ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 351        ; 8        ; adc_cs_n[0]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 346        ; 8        ; adc_cs_n[4]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 337        ; 8        ; tokenout_hybride[0]                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 335        ; 8        ; adc_cs_n[1]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 333        ; 8        ; data_serial[10]                             ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 329        ; 8        ; ladder_to_rdo[0]                            ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 327        ; 8        ; fibre_mod_sda                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 322        ; 8        ; sc_tdo_hybride[1]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 320        ; 7        ; sc_tdo_hybride[5]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; pilotage_magnd_hybride[4]                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; pilotage_magnd_hybride[3]                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; pilotage_magnd_hybride[6]                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; sc_tms_hybride[8]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; mux_ref_latchup[1]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; latchup_hybride[6]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; tokenin_hybride[10]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; sc_tdo_hybride[10]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 269        ; 6        ; sc_tck_hybride[10]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 268        ; 6        ; sc_trstb_hybride[3]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; roboclock_horloge40_phase[1]                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; roboclock_horloge40_phase[0]                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; usb_data[2]                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 359        ; 8        ; ladder_to_rdo[21]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; sc_tdi_hybride[14]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 340        ; 8        ; adc_cs_n[5]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 339        ; 8        ; adc_cs_n[6]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; fpga_serdes_ou_connec                       ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; sc_tck_hybride[6]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; pilotage_magnd_hybride[2]                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; sc_tdi_hybride[11]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; sc_trstb_hybride[1]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; pilotage_mvdd_hybride[12]                   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 266        ; 6        ; sc_tck_hybride[4]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 8          ; 1        ; ladder_to_rdo[20]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; fibre_rx_loss                               ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; tokenin_hybride[0]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; tokenin_hybride[1]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; pilotage_magnd_hybride[7]                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; xtal_en                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ;            ; 7        ; VCCIO7                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; sc_trstb_hybride[2]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; sc_tdi_hybride[10]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 261        ; 6        ; sc_tdi_hybride[6]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 260        ; 6        ; sc_tck_hybride[0]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1        ; card_ser_num[2]                             ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 5          ; 1        ; temperature                                 ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; spare_switch                                ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; ladder_to_rdo[6]                            ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 357        ; 8        ; sc_tms_hybride[11]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; tokenout_hybride[5]                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 325        ; 8        ; sc_tms_hybride[15]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 317        ; 7        ; data_serial[3]                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; tokenout_hybride[8]                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ; 311        ; 7        ; pilotage_mvdd_hybride[4]                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; latchup_hybride[4]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; sc_tck_hybride[7]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; tokenin_hybride[9]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 255        ; 6        ; tokenout_hybride[4]                         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 16         ; 1        ; ladder_to_rdo[15]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; ladder_to_rdo[3]                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; tokenin_hybride[5]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 348        ; 8        ; tokenout_hybride[1]                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 318        ; 7        ; sc_tdi_hybride[1]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; sc_trstb_hybride[0]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; test_16hybrides                             ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; latchup_hybride[9]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; sc_tms_hybride[2]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 272        ; 6        ; latchup_hybride[2]                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; tokenin_hybride[12]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 262        ; 6        ; sc_tck_hybride[8]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 251        ; 6        ; pilotage_magnd_hybride[5]                   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 250        ; 6        ; tokenout_hybride[14]                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 39         ; 1        ; clock40mhz_xtal                             ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 38         ; 1        ; clock40mhz_fpga                             ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 18         ; 1        ; ladder_fpga_sc_tms                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; fibre_mod_scl                               ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; adc_cs_n[3]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 341        ; 8        ; adc_cs_n[7]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 331        ; 8        ; pilotage_mvdd_hybride[3]                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 305        ; 7        ; dbg_ladder_fpga_sc_bypass                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 295        ; 7        ; pilotage_magnd_hybride[1]                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 280        ; 7        ; roboclock_adc_phase[1]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 278        ; 7        ; roboclock_adc_phase[0]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; sc_tdo_hybride[8]                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; sc_tdo_hybride[4]                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; data_serial[7]                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 26         ; 1        ; card_ser_num[3]                             ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; fibre_tx_fault                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; latchup_hybride[10]                         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; sc_tck_hybride[13]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; adc_cs_n[2]                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; H10      ; 343        ; 8        ; ladder_to_rdo[14]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 323        ; 8        ; latchup_hybride[5]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 304        ; 7        ; tokenin_hybride[2]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; sc_tdo_hybride[7]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 259        ; 6        ; sc_tdi_hybride[2]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 265        ; 6        ; tokenin_hybride[6]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; sc_tms_hybride[6]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; sc_trstb_hybride[12]                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; sc_tdo_hybride[9]                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; sc_tck_hybride[5]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; ladder_to_rdo[13]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; rdo_to_ladder[10]                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; ladder_to_rdo[11]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; ladder_to_rdo[17]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; sc_trstb_hybride[15]                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; pilotage_mvdd_hybride[1]                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; tokenin_hybride[3]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 243        ; 6        ; sc_tms_hybride[3]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J17      ; 258        ; 6        ; tokenin_hybride[4]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; tokenin_hybride[7]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; pilotage_mvdd_hybride[2]                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; pilotage_mvdd_hybride[5]                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT             ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; pilotage_mvdd_hybride[0]                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 21         ; 1        ; pilotage_magnd_hybride[0]                   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; roboclock_adc_phase[3]                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 244        ; 6        ; sc_tms_hybride[4]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K17      ; 247        ; 6        ; sc_tdi_hybride[3]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; hold_16hybrides                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; roboclock_adc_phase[2]                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 231        ; 6        ; ^MSEL3                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; latchup_hybride[7]                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                        ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                        ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                        ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                        ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; sc_trstb_hybride[14]                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 50         ; 2        ; card_ser_num[4]                             ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 20         ; 1        ; tokenin_hybride[14]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; pilotage_magnd_hybride[8]                   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L17      ; 230        ; 6        ; ^MSEL2                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; crc_error                                   ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; pilotage_mvdd_hybride[7]                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; ladder_to_rdo[10]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 44         ; 2        ; data_serial[8]                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 47         ; 2        ; ladder_to_rdo[19]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 46         ; 2        ; sc_tdi_hybride[0]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 51         ; 2        ; ladder_to_rdo[18]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 43         ; 2        ; data_serial[1]                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ; 65         ; 2        ; usb_data[4]                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 66         ; 2        ; ladder_to_rdo[9]                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; latchup_hybride[13]                         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 222        ; 5        ; tokenin_hybride[11]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 228        ; 6        ; ^MSEL0                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; sc_trstb_hybride[6]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 220        ; 5        ; sc_tdi_hybride[4]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 219        ; 5        ; sc_trstb_hybride[9]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 218        ; 5        ; usb_rx_empty                                ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 49         ; 2        ; ladder_to_rdo[8]                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 48         ; 2        ; ladder_to_rdo[5]                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; data_serial[9]                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 64         ; 2        ; tokenout_hybride[3]                         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; usb_data[7]                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; tokenin_hybride[13]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 196        ; 5        ; sc_trstb_hybride[8]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; rdo_to_ladder[14]                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 215        ; 5        ; tokenout_hybride[10]                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; sc_tdi_hybride[8]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 217        ; 5        ; tokenout_hybride[2]                         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 216        ; 5        ; sc_tdi_hybride[12]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 53         ; 2        ; usb_data[0]                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 2        ; ladder_addr[0]                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 58         ; 2        ; rdo_to_ladder[17]                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 57         ; 2        ; rdo_to_ladder[12]                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 63         ; 2        ; sc_tms_hybride[1]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; sc_tdo_hybride[13]                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; data_serial[15]                             ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 211        ; 5        ; sc_trstb_hybride[13]                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 210        ; 5        ; sc_tck_hybride[12]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 55         ; 2        ; ladder_addr[1]                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 54         ; 2        ; ladder_to_rdo[2]                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; sc_tms_hybride[5]                           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; ladder_to_rdo[4]                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; sc_tdi_hybride[15]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 98         ; 3        ; sc_tdo_hybride[12]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 153        ; 4        ; sc_tdo_hybride[14]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 175        ; 4        ; sc_tck_hybride[11]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; sc_trstb_hybride[10]                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 172        ; 4        ; sc_trstb_hybride[7]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 194        ; 5        ; sc_tdi_hybride[13]                          ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; latchup_hybride[1]                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; tokenout_hybride[13]                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 206        ; 5        ; data_serial[6]                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 41         ; 2        ; rdo_to_ladder[18]                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 40         ; 2        ; ladder_fpga_sc_tck                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; usb_read_n                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; usb_data[3]                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 91         ; 3        ; sc_tms_hybride[0]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 121        ; 3        ; level_shifter_dac_sck                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 125        ; 3        ; sc_tck_hybride[15]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 148        ; 4        ; sc_tms_hybride[14]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; latchup_hybride[0]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; roboclock_adc_phase[6]                      ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; sc_tdo_hybride[6]                           ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 223        ; 5        ; GND+                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; ladder_to_rdo[1]                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 59         ; 2        ; ladder_addr[2]                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; latchup_hybride[8]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; level_shifter_dac_ld_cs_n                   ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; mux_ref_latchup[0]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 147        ; 4        ; sc_tdo_hybride[15]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 156        ; 4        ; sc_trstb_hybride[5]                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 174        ; 4        ; rdo_to_ladder[20]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 173        ; 4        ; roboclock_adc_phase[5]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; tokenout_hybride[11]                        ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 202        ; 5        ; pilotage_mvdd_hybride[8]                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 201        ; 5        ; pilotage_mvdd_hybride[6]                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 62         ; 2        ; card_ser_num[5]                             ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 61         ; 2        ; des_lock                                    ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; rdo_to_ladder[19]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; dbg_ladder_fpga_adc_bit_count_cs_integer[2] ; output ; 3.3-V LVCMOS ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 113        ; 3        ; holdin_echelle                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 119        ; 3        ; level_shifter_dac_sdi                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; data_serial[13]                             ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 142        ; 4        ; data_serial[5]                              ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 154        ; 4        ; latchup_hybride[11]                         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 157        ; 4        ; sc_tdo_hybride[11]                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 4        ; roboclock_adc_phase[7]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; rdo_to_ladder[11]                           ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; pilotage_mvdd_hybride[14]                   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 198        ; 5        ; pilotage_magnd_hybride[9]                   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 69         ; 2        ; fibre_mod_absent                            ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 68         ; 2        ; des_bist_pass                               ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; dbg_ladder_fpga_adc_bit_count_cs_integer[0] ; output ; 3.3-V LVCMOS ;         ; Column I/O ; N               ; no       ; Off          ;
; W8       ; 114        ; 3        ; dbg_ladder_fpga_adc_bit_count_cs_integer[1] ; output ; 3.3-V LVCMOS ;         ; Column I/O ; N               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; sc_tms_hybride[12]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; ladder_to_rdo[7]                            ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; roboclock_adc_phase[4]                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; sc_tms_hybride[13]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; latchup_hybride[3]                          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 183        ; 5        ; sc_trstb_hybride[4]                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 191        ; 5        ; latchup_hybride[15]                         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 190        ; 5        ; latchup_hybride[12]                         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 71         ; 2        ; fibre_tx_disable                            ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 70         ; 2        ; usb_present                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; usb_data[6]                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 111        ; 3        ; ladder_fpga_sc_tdi                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 117        ; 3        ; dbg_ladder_fpga_adc_bit_count_cs_integer[3] ; output ; 3.3-V LVCMOS ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; ladder_to_rdo[12]                           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; sc_tck_hybride[14]                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; tokenout_hybride[12]                        ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; latchup_hybride[14]                         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 185        ; 5        ; pilotage_mvdd_hybride[9]                    ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                           ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1                                                                                                   ;
; PLL mode                      ; Normal                                                                                                                                                                                ;
; Compensate clock              ; clock0                                                                                                                                                                                ;
; Compensated input/output pins ; --                                                                                                                                                                                    ;
; Switchover type               ; Auto                                                                                                                                                                                  ;
; Input frequency 0             ; 40.0 MHz                                                                                                                                                                              ;
; Input frequency 1             ; 40.0 MHz                                                                                                                                                                              ;
; Nominal PFD frequency         ; 40.0 MHz                                                                                                                                                                              ;
; Nominal VCO frequency         ; 639.8 MHz                                                                                                                                                                             ;
; VCO post scale K counter      ; 2                                                                                                                                                                                     ;
; VCO frequency control         ; Auto                                                                                                                                                                                  ;
; VCO phase shift step          ; 195 ps                                                                                                                                                                                ;
; VCO multiply                  ; --                                                                                                                                                                                    ;
; VCO divide                    ; --                                                                                                                                                                                    ;
; Freq min lock                 ; 18.75 MHz                                                                                                                                                                             ;
; Freq max lock                 ; 40.64 MHz                                                                                                                                                                             ;
; M VCO Tap                     ; 0                                                                                                                                                                                     ;
; M Initial                     ; 1                                                                                                                                                                                     ;
; M value                       ; 16                                                                                                                                                                                    ;
; N value                       ; 1                                                                                                                                                                                     ;
; Charge pump current           ; setting 1                                                                                                                                                                             ;
; Loop filter resistance        ; setting 27                                                                                                                                                                            ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                             ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                                                                                    ;
; Bandwidth type                ; Medium                                                                                                                                                                                ;
; Real time reconfigurable      ; Off                                                                                                                                                                                   ;
; Scan chain MIF file           ; --                                                                                                                                                                                    ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                   ;
; PLL location                  ; PLL_1                                                                                                                                                                                 ;
; Inclk0 signal                 ; clock40mhz_fpga                                                                                                                                                                       ;
; Inclk1 signal                 ; clock40mhz_xtal                                                                                                                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                         ;
; Inclk1 signal type            ; Dedicated Pin                                                                                                                                                                         ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------------------+
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 40.0 MHz         ; 0 (0 ps)    ; 2.81 (195 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 80.0 MHz         ; 0 (0 ps)    ; 5.63 (195 ps)    ; 50/50      ; C1      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 10  ; 4.0 MHz          ; 0 (0 ps)    ; 0.28 (195 ps)    ; 50/50      ; C2      ; 160           ; 80/80 Even ; --            ; 1       ; 0       ; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                           ; Library Name ;
+-----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ladder_fpga                                                                                              ; 1480 (374)  ; 1014 (211)                ; 17 (17)       ; 672         ; 1    ; 0            ; 0       ; 0         ; 293  ; 0            ; 466 (163)    ; 623 (40)          ; 391 (160)        ; |ladder_fpga                                                                                                                                                                                  ;              ;
;    |ddr_out:ddr_out_inst|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|ddr_out:ddr_out_inst                                                                                                                                                             ;              ;
;       |altddio_out:ALTDDIO_OUT_component|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|ddr_out:ddr_out_inst|altddio_out:ALTDDIO_OUT_component                                                                                                                           ;              ;
;          |ddio_out_g8j:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|ddr_out:ddr_out_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_g8j:auto_generated                                                                                               ;              ;
;    |dr_cell_COMP_ladder_fpga_SC_BYPASS_REG_COMP_ladder_fpga_SC_BYPASS_REG:COMP_ladder_fpga_SC_BYPASS_REG| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_cell_COMP_ladder_fpga_SC_BYPASS_REG_COMP_ladder_fpga_SC_BYPASS_REG:COMP_ladder_fpga_SC_BYPASS_REG                                                                             ;              ;
;    |dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|                   ; 48 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (0)            ; 11 (0)           ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE                                                                                               ;              ;
;       |dr_cell_1:a_15_b_c|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1:a_15_b_c                                                                            ;              ;
;       |dr_cell_1_10:a_4_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_10:a_4_d_e                                                                          ;              ;
;       |dr_cell_1_11:a_2_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_11:a_2_d_e                                                                          ;              ;
;       |dr_cell_1_12:a_3_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_12:a_3_d_e                                                                          ;              ;
;       |dr_cell_1_13:a_14_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_13:a_14_d_e                                                                         ;              ;
;       |dr_cell_1_14:a_8_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_14:a_8_d_e                                                                          ;              ;
;       |dr_cell_1_15:a_6_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_15:a_6_d_e                                                                          ;              ;
;       |dr_cell_1_1:a_7_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_1:a_7_d_e                                                                           ;              ;
;       |dr_cell_1_2:a_12_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_2:a_12_d_e                                                                          ;              ;
;       |dr_cell_1_3:a_0_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_3:a_0_d_e                                                                           ;              ;
;       |dr_cell_1_4:a_5_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_4:a_5_d_e                                                                           ;              ;
;       |dr_cell_1_5:a_1_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_5:a_1_d_e                                                                           ;              ;
;       |dr_cell_1_6:a_10_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_6:a_10_d_e                                                                          ;              ;
;       |dr_cell_1_7:a_11_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_7:a_11_d_e                                                                          ;              ;
;       |dr_cell_1_8:a_13_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_8:a_13_d_e                                                                          ;              ;
;       |dr_cell_1_9:a_9_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_9:a_9_d_e                                                                           ;              ;
;    |dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|                           ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (0)            ; 1 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS                                                                                                       ;              ;
;       |dr_cell_100:a_3_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_100:a_3_d_e                                                                                   ;              ;
;       |dr_cell_101:a_14_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_101:a_14_d_e                                                                                  ;              ;
;       |dr_cell_102:a_8_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_102:a_8_d_e                                                                                   ;              ;
;       |dr_cell_103:a_6_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_103:a_6_d_e                                                                                   ;              ;
;       |dr_cell_88:a_15_b_c|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_88:a_15_b_c                                                                                   ;              ;
;       |dr_cell_89:a_7_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_89:a_7_d_e                                                                                    ;              ;
;       |dr_cell_90:a_12_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_90:a_12_d_e                                                                                   ;              ;
;       |dr_cell_91:a_0_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_91:a_0_d_e                                                                                    ;              ;
;       |dr_cell_92:a_5_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_92:a_5_d_e                                                                                    ;              ;
;       |dr_cell_93:a_1_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_93:a_1_d_e                                                                                    ;              ;
;       |dr_cell_94:a_10_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_94:a_10_d_e                                                                                   ;              ;
;       |dr_cell_95:a_11_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_95:a_11_d_e                                                                                   ;              ;
;       |dr_cell_96:a_13_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_96:a_13_d_e                                                                                   ;              ;
;       |dr_cell_97:a_9_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_97:a_9_d_e                                                                                    ;              ;
;       |dr_cell_98:a_4_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_98:a_4_d_e                                                                                    ;              ;
;       |dr_cell_99:a_2_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_99:a_2_d_e                                                                                    ;              ;
;    |dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|                                                            ; 52 (0)      ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 40 (0)            ; 2 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG                                                                                                                                        ;              ;
;       |dr_cell_45:a_14_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_45:a_14_d_e                                                                                                                    ;              ;
;       |dr_cell_46:a_18_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_46:a_18_d_e                                                                                                                    ;              ;
;       |dr_cell_47:a_16_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_47:a_16_d_e                                                                                                                    ;              ;
;       |dr_cell_48:a_17_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_48:a_17_d_e                                                                                                                    ;              ;
;       |dr_cell_49:a_11_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_49:a_11_d_e                                                                                                                    ;              ;
;       |dr_cell_50:a_7_d_e|                                                                                ; 12 (12)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e                                                                                                                     ;              ;
;       |dr_cell_51:a_15_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_51:a_15_d_e                                                                                                                    ;              ;
;       |dr_cell_52:a_12_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_52:a_12_d_e                                                                                                                    ;              ;
;       |dr_cell_53:a_8_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_53:a_8_d_e                                                                                                                     ;              ;
;       |dr_cell_54:a_4_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_54:a_4_d_e                                                                                                                     ;              ;
;       |dr_cell_55:a_2_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_55:a_2_d_e                                                                                                                     ;              ;
;       |dr_cell_56:a_6_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_56:a_6_d_e                                                                                                                     ;              ;
;       |dr_cell_57:a_20_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_57:a_20_d_e                                                                                                                    ;              ;
;       |dr_cell_58:a_5_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_58:a_5_d_e                                                                                                                     ;              ;
;       |dr_cell_59:a_9_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_59:a_9_d_e                                                                                                                     ;              ;
;       |dr_cell_60:a_19_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_60:a_19_d_e                                                                                                                    ;              ;
;       |dr_cell_61:a_0_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_61:a_0_d_e                                                                                                                     ;              ;
;       |dr_cell_62:a_1_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_62:a_1_d_e                                                                                                                     ;              ;
;       |dr_cell_63:a_10_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_63:a_10_d_e                                                                                                                    ;              ;
;       |dr_cell_64:a_13_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_64:a_13_d_e                                                                                                                    ;              ;
;       |dr_cell_65:a_3_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_65:a_3_d_e                                                                                                                     ;              ;
;    |dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|                                                         ; 42 (0)      ; 42 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 42 (0)            ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG                                                                                                                                     ;              ;
;       |dr_cell_67:a_14_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_67:a_14_d_e                                                                                                                 ;              ;
;       |dr_cell_68:a_18_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_68:a_18_d_e                                                                                                                 ;              ;
;       |dr_cell_69:a_16_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_69:a_16_d_e                                                                                                                 ;              ;
;       |dr_cell_70:a_17_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_70:a_17_d_e                                                                                                                 ;              ;
;       |dr_cell_71:a_11_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_71:a_11_d_e                                                                                                                 ;              ;
;       |dr_cell_72:a_7_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_72:a_7_d_e                                                                                                                  ;              ;
;       |dr_cell_73:a_15_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_73:a_15_d_e                                                                                                                 ;              ;
;       |dr_cell_74:a_12_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_74:a_12_d_e                                                                                                                 ;              ;
;       |dr_cell_75:a_8_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_75:a_8_d_e                                                                                                                  ;              ;
;       |dr_cell_76:a_4_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_76:a_4_d_e                                                                                                                  ;              ;
;       |dr_cell_77:a_2_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_77:a_2_d_e                                                                                                                  ;              ;
;       |dr_cell_78:a_6_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_78:a_6_d_e                                                                                                                  ;              ;
;       |dr_cell_79:a_20_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_79:a_20_d_e                                                                                                                 ;              ;
;       |dr_cell_80:a_5_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_80:a_5_d_e                                                                                                                  ;              ;
;       |dr_cell_81:a_9_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_81:a_9_d_e                                                                                                                  ;              ;
;       |dr_cell_82:a_19_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_82:a_19_d_e                                                                                                                 ;              ;
;       |dr_cell_83:a_0_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_83:a_0_d_e                                                                                                                  ;              ;
;       |dr_cell_84:a_1_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_84:a_1_d_e                                                                                                                  ;              ;
;       |dr_cell_85:a_10_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_85:a_10_d_e                                                                                                                 ;              ;
;       |dr_cell_86:a_13_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_86:a_13_d_e                                                                                                                 ;              ;
;       |dr_cell_87:a_3_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_87:a_3_d_e                                                                                                                  ;              ;
;    |dr_x_bits_2:COMP_ladder_fpga_SC_REF_LATCHUP|                                                          ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 1 (0)            ; |ladder_fpga|dr_x_bits_2:COMP_ladder_fpga_SC_REF_LATCHUP                                                                                                                                      ;              ;
;       |dr_cell_0:a_1_b_c|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_2:COMP_ladder_fpga_SC_REF_LATCHUP|dr_cell_0:a_1_b_c                                                                                                                    ;              ;
;       |dr_cell_0_1:a_0_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_2:COMP_ladder_fpga_SC_REF_LATCHUP|dr_cell_0_1:a_0_d_e                                                                                                                  ;              ;
;    |dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|                                                         ; 60 (0)      ; 60 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 60 (0)            ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG                                                                                                                                     ;              ;
;       |dr_cell_13:a_14_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_13:a_14_d_e                                                                                                                 ;              ;
;       |dr_cell_14:a_23_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_14:a_23_d_e                                                                                                                 ;              ;
;       |dr_cell_15:a_6_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_15:a_6_d_e                                                                                                                  ;              ;
;       |dr_cell_16:a_1_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_16:a_1_d_e                                                                                                                  ;              ;
;       |dr_cell_17:a_10_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_17:a_10_d_e                                                                                                                 ;              ;
;       |dr_cell_18:a_7_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_18:a_7_d_e                                                                                                                  ;              ;
;       |dr_cell_19:a_3_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_19:a_3_d_e                                                                                                                  ;              ;
;       |dr_cell_20:a_12_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_20:a_12_d_e                                                                                                                 ;              ;
;       |dr_cell_21:a_8_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_21:a_8_d_e                                                                                                                  ;              ;
;       |dr_cell_22:a_4_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_22:a_4_d_e                                                                                                                  ;              ;
;       |dr_cell_23:a_13_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_23:a_13_d_e                                                                                                                 ;              ;
;       |dr_cell_24:a_22_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_24:a_22_d_e                                                                                                                 ;              ;
;       |dr_cell_25:a_5_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_25:a_5_d_e                                                                                                                  ;              ;
;       |dr_cell_27:a_27_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_27:a_27_d_e                                                                                                                 ;              ;
;       |dr_cell_28:a_19_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_28:a_19_d_e                                                                                                                 ;              ;
;       |dr_cell_29:a_9_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_29:a_9_d_e                                                                                                                  ;              ;
;       |dr_cell_30:a_0_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_30:a_0_d_e                                                                                                                  ;              ;
;       |dr_cell_31:a_20_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_31:a_20_d_e                                                                                                                 ;              ;
;       |dr_cell_32:a_16_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_32:a_16_d_e                                                                                                                 ;              ;
;       |dr_cell_33:a_25_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_33:a_25_d_e                                                                                                                 ;              ;
;       |dr_cell_34:a_21_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_34:a_21_d_e                                                                                                                 ;              ;
;       |dr_cell_35:a_17_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_35:a_17_d_e                                                                                                                 ;              ;
;       |dr_cell_36:a_26_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_36:a_26_d_e                                                                                                                 ;              ;
;       |dr_cell_37:a_29_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_37:a_29_d_e                                                                                                                 ;              ;
;       |dr_cell_38:a_18_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_38:a_18_d_e                                                                                                                 ;              ;
;       |dr_cell_39:a_15_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_39:a_15_d_e                                                                                                                 ;              ;
;       |dr_cell_40:a_24_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_40:a_24_d_e                                                                                                                 ;              ;
;       |dr_cell_41:a_28_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_41:a_28_d_e                                                                                                                 ;              ;
;       |dr_cell_42:a_2_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_42:a_2_d_e                                                                                                                  ;              ;
;       |dr_cell_43:a_11_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_43:a_11_d_e                                                                                                                 ;              ;
;    |dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|                                                         ; 96 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 95 (0)            ; 1 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE                                                                                                                                     ;              ;
;       |dr_cell_104:a_47_b_c|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_104:a_47_b_c                                                                                                                ;              ;
;       |dr_cell_105:a_26_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_105:a_26_d_e                                                                                                                ;              ;
;       |dr_cell_106:a_13_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_106:a_13_d_e                                                                                                                ;              ;
;       |dr_cell_107:a_40_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_107:a_40_d_e                                                                                                                ;              ;
;       |dr_cell_108:a_39_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_108:a_39_d_e                                                                                                                ;              ;
;       |dr_cell_109:a_44_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_109:a_44_d_e                                                                                                                ;              ;
;       |dr_cell_110:a_21_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_110:a_21_d_e                                                                                                                ;              ;
;       |dr_cell_111:a_34_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_111:a_34_d_e                                                                                                                ;              ;
;       |dr_cell_112:a_2_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_112:a_2_d_e                                                                                                                 ;              ;
;       |dr_cell_113:a_32_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_113:a_32_d_e                                                                                                                ;              ;
;       |dr_cell_114:a_19_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_114:a_19_d_e                                                                                                                ;              ;
;       |dr_cell_115:a_6_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_115:a_6_d_e                                                                                                                 ;              ;
;       |dr_cell_116:a_18_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_116:a_18_d_e                                                                                                                ;              ;
;       |dr_cell_117:a_5_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_117:a_5_d_e                                                                                                                 ;              ;
;       |dr_cell_118:a_1_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_118:a_1_d_e                                                                                                                 ;              ;
;       |dr_cell_119:a_0_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_119:a_0_d_e                                                                                                                 ;              ;
;       |dr_cell_120:a_27_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_120:a_27_d_e                                                                                                                ;              ;
;       |dr_cell_121:a_33_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_121:a_33_d_e                                                                                                                ;              ;
;       |dr_cell_122:a_38_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_122:a_38_d_e                                                                                                                ;              ;
;       |dr_cell_123:a_25_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_123:a_25_d_e                                                                                                                ;              ;
;       |dr_cell_124:a_12_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_124:a_12_d_e                                                                                                                ;              ;
;       |dr_cell_125:a_14_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_125:a_14_d_e                                                                                                                ;              ;
;       |dr_cell_126:a_8_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_126:a_8_d_e                                                                                                                 ;              ;
;       |dr_cell_127:a_35_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_127:a_35_d_e                                                                                                                ;              ;
;       |dr_cell_128:a_22_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_128:a_22_d_e                                                                                                                ;              ;
;       |dr_cell_129:a_9_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_129:a_9_d_e                                                                                                                 ;              ;
;       |dr_cell_130:a_36_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_130:a_36_d_e                                                                                                                ;              ;
;       |dr_cell_131:a_23_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_131:a_23_d_e                                                                                                                ;              ;
;       |dr_cell_132:a_10_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_132:a_10_d_e                                                                                                                ;              ;
;       |dr_cell_133:a_37_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_133:a_37_d_e                                                                                                                ;              ;
;       |dr_cell_134:a_24_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_134:a_24_d_e                                                                                                                ;              ;
;       |dr_cell_135:a_42_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_135:a_42_d_e                                                                                                                ;              ;
;       |dr_cell_136:a_20_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_136:a_20_d_e                                                                                                                ;              ;
;       |dr_cell_137:a_16_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_137:a_16_d_e                                                                                                                ;              ;
;       |dr_cell_138:a_3_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_138:a_3_d_e                                                                                                                 ;              ;
;       |dr_cell_139:a_11_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_139:a_11_d_e                                                                                                                ;              ;
;       |dr_cell_140:a_41_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_140:a_41_d_e                                                                                                                ;              ;
;       |dr_cell_141:a_7_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_141:a_7_d_e                                                                                                                 ;              ;
;       |dr_cell_142:a_43_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_142:a_43_d_e                                                                                                                ;              ;
;       |dr_cell_143:a_46_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_143:a_46_d_e                                                                                                                ;              ;
;       |dr_cell_144:a_45_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_144:a_45_d_e                                                                                                                ;              ;
;       |dr_cell_145:a_17_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_145:a_17_d_e                                                                                                                ;              ;
;       |dr_cell_146:a_4_d_e|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_146:a_4_d_e                                                                                                                 ;              ;
;       |dr_cell_147:a_31_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_147:a_31_d_e                                                                                                                ;              ;
;       |dr_cell_148:a_30_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_148:a_30_d_e                                                                                                                ;              ;
;       |dr_cell_149:a_29_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_149:a_29_d_e                                                                                                                ;              ;
;       |dr_cell_150:a_28_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_150:a_28_d_e                                                                                                                ;              ;
;       |dr_cell_151:a_15_d_e|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_151:a_15_d_e                                                                                                                ;              ;
;    |dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|                                                            ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 1 (0)            ; |ladder_fpga|dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG                                                                                                                                        ;              ;
;       |dr_cell:a_7_b_c|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell:a_7_b_c                                                                                                                        ;              ;
;       |dr_cell_10:a_6_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_10:a_6_d_e                                                                                                                     ;              ;
;       |dr_cell_11:a_0_d_e|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_11:a_0_d_e                                                                                                                     ;              ;
;       |dr_cell_5:a_5_d_e|                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_5:a_5_d_e                                                                                                                      ;              ;
;       |dr_cell_6:a_4_d_e|                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_6:a_4_d_e                                                                                                                      ;              ;
;       |dr_cell_7:a_1_d_e|                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_7:a_1_d_e                                                                                                                      ;              ;
;       |dr_cell_8:a_2_d_e|                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_8:a_2_d_e                                                                                                                      ;              ;
;       |dr_cell_9:a_3_d_e|                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_9:a_3_d_e                                                                                                                      ;              ;
;    |dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|                      ; 71 (0)      ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 38 (0)            ; 26 (0)           ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride                                                                                                  ;              ;
;       |dr_cell_avec_pulse:a_15_b_c|                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse:a_15_b_c                                                                      ;              ;
;       |dr_cell_avec_pulse_10:a_10_d_e|                                                                    ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_10:a_10_d_e                                                                   ;              ;
;       |dr_cell_avec_pulse_11:a_12_d_e|                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_11:a_12_d_e                                                                   ;              ;
;       |dr_cell_avec_pulse_12:a_9_d_e|                                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_12:a_9_d_e                                                                    ;              ;
;       |dr_cell_avec_pulse_13:a_6_d_e|                                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_13:a_6_d_e                                                                    ;              ;
;       |dr_cell_avec_pulse_14:a_3_d_e|                                                                     ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_14:a_3_d_e                                                                    ;              ;
;       |dr_cell_avec_pulse_15:a_13_d_e|                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_15:a_13_d_e                                                                   ;              ;
;       |dr_cell_avec_pulse_1:a_14_d_e|                                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_1:a_14_d_e                                                                    ;              ;
;       |dr_cell_avec_pulse_2:a_2_d_e|                                                                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_2:a_2_d_e                                                                     ;              ;
;       |dr_cell_avec_pulse_3:a_7_d_e|                                                                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_3:a_7_d_e                                                                     ;              ;
;       |dr_cell_avec_pulse_4:a_4_d_e|                                                                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_4:a_4_d_e                                                                     ;              ;
;       |dr_cell_avec_pulse_5:a_1_d_e|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_5:a_1_d_e                                                                     ;              ;
;       |dr_cell_avec_pulse_6:a_11_d_e|                                                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_6:a_11_d_e                                                                    ;              ;
;       |dr_cell_avec_pulse_7:a_8_d_e|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_7:a_8_d_e                                                                     ;              ;
;       |dr_cell_avec_pulse_8:a_5_d_e|                                                                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_8:a_5_d_e                                                                     ;              ;
;       |dr_cell_avec_pulse_9:a_0_d_e|                                                                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_9:a_0_d_e                                                                     ;              ;
;    |dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|                                                         ; 48 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 44 (0)            ; 4 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG                                                                                                                                     ;              ;
;       |dr_cell_3:a_15_b_c|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3:a_15_b_c                                                                                                                  ;              ;
;       |dr_cell_3_10:a_4_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_10:a_4_d_e                                                                                                                ;              ;
;       |dr_cell_3_11:a_2_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_11:a_2_d_e                                                                                                                ;              ;
;       |dr_cell_3_12:a_3_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_12:a_3_d_e                                                                                                                ;              ;
;       |dr_cell_3_13:a_14_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_13:a_14_d_e                                                                                                               ;              ;
;       |dr_cell_3_14:a_8_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_14:a_8_d_e                                                                                                                ;              ;
;       |dr_cell_3_15:a_6_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_15:a_6_d_e                                                                                                                ;              ;
;       |dr_cell_3_1:a_7_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_1:a_7_d_e                                                                                                                 ;              ;
;       |dr_cell_3_2:a_12_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_2:a_12_d_e                                                                                                                ;              ;
;       |dr_cell_3_3:a_0_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_3:a_0_d_e                                                                                                                 ;              ;
;       |dr_cell_3_4:a_5_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_4:a_5_d_e                                                                                                                 ;              ;
;       |dr_cell_3_5:a_1_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_5:a_1_d_e                                                                                                                 ;              ;
;       |dr_cell_3_6:a_10_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_6:a_10_d_e                                                                                                                ;              ;
;       |dr_cell_3_7:a_11_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_7:a_11_d_e                                                                                                                ;              ;
;       |dr_cell_3_8:a_13_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_8:a_13_d_e                                                                                                                ;              ;
;       |dr_cell_3_9:a_9_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_9:a_9_d_e                                                                                                                 ;              ;
;    |dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|                                              ; 71 (0)      ; 61 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 49 (0)            ; 22 (0)           ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC                                                                                                                          ;              ;
;       |dr_cell_2:a_19_b_c|                                                                                ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2:a_19_b_c                                                                                                       ;              ;
;       |dr_cell_2_10:a_4_d_e|                                                                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_10:a_4_d_e                                                                                                     ;              ;
;       |dr_cell_2_11:a_13_d_e|                                                                             ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_11:a_13_d_e                                                                                                    ;              ;
;       |dr_cell_2_12:a_6_d_e|                                                                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_12:a_6_d_e                                                                                                     ;              ;
;       |dr_cell_2_13:a_18_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_13:a_18_d_e                                                                                                    ;              ;
;       |dr_cell_2_14:a_9_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_14:a_9_d_e                                                                                                     ;              ;
;       |dr_cell_2_15:a_3_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_15:a_3_d_e                                                                                                     ;              ;
;       |dr_cell_2_16:a_0_d_e|                                                                              ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_16:a_0_d_e                                                                                                     ;              ;
;       |dr_cell_2_17:a_2_d_e|                                                                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_17:a_2_d_e                                                                                                     ;              ;
;       |dr_cell_2_18:a_11_d_e|                                                                             ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_18:a_11_d_e                                                                                                    ;              ;
;       |dr_cell_2_19:a_16_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_19:a_16_d_e                                                                                                    ;              ;
;       |dr_cell_2_1:a_12_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_1:a_12_d_e                                                                                                     ;              ;
;       |dr_cell_2_2:a_17_d_e|                                                                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_2:a_17_d_e                                                                                                     ;              ;
;       |dr_cell_2_3:a_7_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_3:a_7_d_e                                                                                                      ;              ;
;       |dr_cell_2_4:a_5_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_4:a_5_d_e                                                                                                      ;              ;
;       |dr_cell_2_5:a_1_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_5:a_1_d_e                                                                                                      ;              ;
;       |dr_cell_2_6:a_15_d_e|                                                                              ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_6:a_15_d_e                                                                                                     ;              ;
;       |dr_cell_2_7:a_10_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_7:a_10_d_e                                                                                                     ;              ;
;       |dr_cell_2_8:a_14_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_8:a_14_d_e                                                                                                     ;              ;
;       |dr_cell_2_9:a_8_d_e|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_9:a_8_d_e                                                                                                      ;              ;
;    |dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|                                                ; 80 (0)      ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 55 (0)            ; 18 (0)           ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE                                                                                                                            ;              ;
;       |dr_cell_4:a_23_b_c|                                                                                ; 15 (15)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 6 (6)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c                                                                                                         ;              ;
;       |dr_cell_4_10:a_16_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_10:a_16_d_e                                                                                                      ;              ;
;       |dr_cell_4_11:a_4_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_11:a_4_d_e                                                                                                       ;              ;
;       |dr_cell_4_12:a_3_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_12:a_3_d_e                                                                                                       ;              ;
;       |dr_cell_4_13:a_0_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_13:a_0_d_e                                                                                                       ;              ;
;       |dr_cell_4_14:a_9_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_14:a_9_d_e                                                                                                       ;              ;
;       |dr_cell_4_15:a_12_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_15:a_12_d_e                                                                                                      ;              ;
;       |dr_cell_4_16:a_22_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_16:a_22_d_e                                                                                                      ;              ;
;       |dr_cell_4_17:a_2_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_17:a_2_d_e                                                                                                       ;              ;
;       |dr_cell_4_18:a_15_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_18:a_15_d_e                                                                                                      ;              ;
;       |dr_cell_4_19:a_18_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_19:a_18_d_e                                                                                                      ;              ;
;       |dr_cell_4_1:a_8_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_1:a_8_d_e                                                                                                        ;              ;
;       |dr_cell_4_20:a_14_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_20:a_14_d_e                                                                                                      ;              ;
;       |dr_cell_4_21:a_10_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_21:a_10_d_e                                                                                                      ;              ;
;       |dr_cell_4_22:a_1_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_22:a_1_d_e                                                                                                       ;              ;
;       |dr_cell_4_23:a_13_d_e|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_23:a_13_d_e                                                                                                      ;              ;
;       |dr_cell_4_2:a_21_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_2:a_21_d_e                                                                                                       ;              ;
;       |dr_cell_4_3:a_11_d_e|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_3:a_11_d_e                                                                                                       ;              ;
;       |dr_cell_4_4:a_5_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_4:a_5_d_e                                                                                                        ;              ;
;       |dr_cell_4_5:a_17_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_5:a_17_d_e                                                                                                       ;              ;
;       |dr_cell_4_6:a_6_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_6:a_6_d_e                                                                                                        ;              ;
;       |dr_cell_4_7:a_19_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_7:a_19_d_e                                                                                                       ;              ;
;       |dr_cell_4_8:a_7_d_e|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_8:a_7_d_e                                                                                                        ;              ;
;       |dr_cell_4_9:a_20_d_e|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |ladder_fpga|dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_9:a_20_d_e                                                                                                       ;              ;
;    |gestion_hybrides_v4:comp_gestion_hybrides_v4|                                                         ; 178 (0)     ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (0)      ; 15 (0)            ; 30 (0)           ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4                                                                                                                                     ;              ;
;       |filtre_latchup:control_latchup|                                                                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup                                                                                                      ;              ;
;       |memoire_latchup_general:control_alim|                                                              ; 48 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 17 (0)           ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim                                                                                                ;              ;
;          |memoire_latchup:gen_0_latch_n|                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup:gen_0_latch_n                                                                  ;              ;
;          |memoire_latchup_10:gen_10_latch_n|                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_10:gen_10_latch_n                                                              ;              ;
;          |memoire_latchup_11:gen_11_latch_n|                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_11:gen_11_latch_n                                                              ;              ;
;          |memoire_latchup_12:gen_12_latch_n|                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_12:gen_12_latch_n                                                              ;              ;
;          |memoire_latchup_13:gen_13_latch_n|                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_13:gen_13_latch_n                                                              ;              ;
;          |memoire_latchup_14:gen_14_latch_n|                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_14:gen_14_latch_n                                                              ;              ;
;          |memoire_latchup_15:gen_15_latch_n|                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_15:gen_15_latch_n                                                              ;              ;
;          |memoire_latchup_1:gen_1_latch_n|                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_1:gen_1_latch_n                                                                ;              ;
;          |memoire_latchup_2:gen_2_latch_n|                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_2:gen_2_latch_n                                                                ;              ;
;          |memoire_latchup_3:gen_3_latch_n|                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_3:gen_3_latch_n                                                                ;              ;
;          |memoire_latchup_4:gen_4_latch_n|                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_4:gen_4_latch_n                                                                ;              ;
;          |memoire_latchup_5:gen_5_latch_n|                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_5:gen_5_latch_n                                                                ;              ;
;          |memoire_latchup_6:gen_6_latch_n|                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_6:gen_6_latch_n                                                                ;              ;
;          |memoire_latchup_7:gen_7_latch_n|                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_7:gen_7_latch_n                                                                ;              ;
;          |memoire_latchup_8:gen_8_latch_n|                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_8:gen_8_latch_n                                                                ;              ;
;          |memoire_latchup_9:gen_9_latch_n|                                                                ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_9:gen_9_latch_n                                                                ;              ;
;       |signaux_hybrides:gen_chainage_8_comp_chainage_i|                                                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 2 (2)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides:gen_chainage_8_comp_chainage_i                                                                                     ;              ;
;       |signaux_hybrides_10:gen_chainage_5_comp_chainage_i|                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_10:gen_chainage_5_comp_chainage_i                                                                                  ;              ;
;       |signaux_hybrides_11:gen_chainage_9_comp_chainage_i|                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_11:gen_chainage_9_comp_chainage_i                                                                                  ;              ;
;       |signaux_hybrides_12:gen_chainage_12_comp_chainage_i|                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_12:gen_chainage_12_comp_chainage_i                                                                                 ;              ;
;       |signaux_hybrides_13:gen_chainage_14_comp_chainage_i|                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_13:gen_chainage_14_comp_chainage_i                                                                                 ;              ;
;       |signaux_hybrides_14:gen_chainage_2_comp_chainage_i|                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_14:gen_chainage_2_comp_chainage_i                                                                                  ;              ;
;       |signaux_hybrides_15:gen_chainage_6_comp_chainage_i|                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_15:gen_chainage_6_comp_chainage_i                                                                                  ;              ;
;       |signaux_hybrides_1:gen_chainage_10_comp_chainage_i|                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_1:gen_chainage_10_comp_chainage_i                                                                                  ;              ;
;       |signaux_hybrides_2:gen_chainage_11_comp_chainage_i|                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_2:gen_chainage_11_comp_chainage_i                                                                                  ;              ;
;       |signaux_hybrides_3:gen_chainage_15_comp_chainage_i|                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_3:gen_chainage_15_comp_chainage_i                                                                                  ;              ;
;       |signaux_hybrides_4:gen_chainage_0_comp_chainage_i|                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_4:gen_chainage_0_comp_chainage_i                                                                                   ;              ;
;       |signaux_hybrides_5:gen_chainage_4_comp_chainage_i|                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_5:gen_chainage_4_comp_chainage_i                                                                                   ;              ;
;       |signaux_hybrides_6:gen_chainage_13_comp_chainage_i|                                                ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_6:gen_chainage_13_comp_chainage_i                                                                                  ;              ;
;       |signaux_hybrides_7:gen_chainage_1_comp_chainage_i|                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_7:gen_chainage_1_comp_chainage_i                                                                                   ;              ;
;       |signaux_hybrides_8:gen_chainage_3_comp_chainage_i|                                                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_8:gen_chainage_3_comp_chainage_i                                                                                   ;              ;
;       |signaux_hybrides_9:gen_chainage_7_comp_chainage_i|                                                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_9:gen_chainage_7_comp_chainage_i                                                                                   ;              ;
;    |ir_5_bits:COM_LADDER_SC_INSTRUC_REG|                                                                  ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 11 (0)           ; |ladder_fpga|ir_5_bits:COM_LADDER_SC_INSTRUC_REG                                                                                                                                              ;              ;
;       |ir_cell:a_4_b_c|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell:a_4_b_c                                                                                                                              ;              ;
;       |ir_cell_1:a_1_d_e|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_1:a_1_d_e                                                                                                                            ;              ;
;       |ir_cell_2:a_0_d_e|                                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |ladder_fpga|ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_2:a_0_d_e                                                                                                                            ;              ;
;       |ir_cell_3:a_3_d_e|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_3:a_3_d_e                                                                                                                            ;              ;
;       |ir_cell_4:a_2_d_e|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ladder_fpga|ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_4:a_2_d_e                                                                                                                            ;              ;
;    |mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|                                   ; 61 (0)      ; 50 (0)                    ; 0 (0)         ; 672         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 23 (0)            ; 28 (0)           ; |ladder_fpga|mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII                                                                                                               ;              ;
;       |dcfifo:dcfifo_component|                                                                           ; 61 (0)      ; 50 (0)                    ; 0 (0)         ; 672         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 23 (0)            ; 28 (0)           ; |ladder_fpga|mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component                                                                                       ;              ;
;          |dcfifo_8jh1:auto_generated|                                                                     ; 61 (23)     ; 50 (20)                   ; 0 (0)         ; 672         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (2)       ; 23 (13)           ; 28 (3)           ; |ladder_fpga|mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated                                                            ;              ;
;             |a_graycounter_dic:wrptr_g1p|                                                                 ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |ladder_fpga|mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p                                ;              ;
;             |a_graycounter_h47:rdptr_g1p|                                                                 ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 8 (8)            ; |ladder_fpga|mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p                                ;              ;
;             |alt_synch_pipe_fkd:rs_dgwp|                                                                  ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 3 (0)            ; |ladder_fpga|mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp                                 ;              ;
;                |dffpipe_ed9:dffpipe10|                                                                    ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 3 (3)            ; |ladder_fpga|mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10           ;              ;
;             |altsyncram_5i31:fifo_ram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 672         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ladder_fpga|mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|altsyncram_5i31:fifo_ram                                   ;              ;
;             |mux_a18:rdemp_eq_comp_lsb_mux|                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ladder_fpga|mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux                              ;              ;
;             |mux_a18:rdemp_eq_comp_msb_mux|                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ladder_fpga|mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux                              ;              ;
;    |mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ladder_fpga|mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII                                                                                         ;              ;
;       |altpll:altpll_component|                                                                           ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ladder_fpga|mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component                                                                 ;              ;
;          |mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated ;              ;
;    |mesure_temperature:comp_mesure_temperature|                                                           ; 143 (143)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 23 (23)           ; 63 (63)          ; |ladder_fpga|mesure_temperature:comp_mesure_temperature                                                                                                                                       ;              ;
;    |mux_2_1:COMP_ladder_fpga_SC_MUX_OUT|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ladder_fpga|mux_2_1:COMP_ladder_fpga_SC_MUX_OUT                                                                                                                                              ;              ;
;    |mux_tdo:COMP_ladder_fpga_SC_MUX_TDO|                                                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 9 (9)            ; |ladder_fpga|mux_tdo:COMP_ladder_fpga_SC_MUX_TDO                                                                                                                                              ;              ;
;    |tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|                                                          ; 121 (121)   ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 4 (4)             ; 47 (47)          ; |ladder_fpga|tap_control:COMP_ladder_fpga_SC_TAP_CONTROL                                                                                                                                      ;              ;
+-----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                              ;
+---------------------------------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name                                        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+---------------------------------------------+----------+---------------+---------------+-----------------------+----------+------+
; clock80mhz_adc                              ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; roboclock_horloge40_phase[0]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_horloge40_phase[1]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_horloge40_phase[2]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_horloge40_phase[3]                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_adc_phase[0]                      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_adc_phase[1]                      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_adc_phase[2]                      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_adc_phase[3]                      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_adc_phase[4]                      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_adc_phase[5]                      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_adc_phase[6]                      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; roboclock_adc_phase[7]                      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; adc_cs_n[0]                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; adc_cs_n[1]                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; adc_cs_n[2]                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; adc_cs_n[3]                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; adc_cs_n[4]                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; adc_cs_n[5]                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; adc_cs_n[6]                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; adc_cs_n[7]                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; level_shifter_dac_ld_cs_n                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; level_shifter_dac_sdi                       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; level_shifter_dac_sck                       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[0]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[1]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[2]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[3]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[4]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[5]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[6]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[7]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[8]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[9]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[10]                  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[11]                  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[12]                  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[13]                  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[14]                  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_magnd_hybride[15]                  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[0]                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[1]                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[2]                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[3]                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[4]                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[5]                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[6]                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[7]                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[8]                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[9]                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[10]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[11]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[12]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[13]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[14]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pilotage_mvdd_hybride[15]                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[0]                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[1]                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[2]                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[3]                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[4]                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[5]                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[6]                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[7]                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[8]                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[9]                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[10]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[11]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[12]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[13]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[14]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[15]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[16]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[17]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[18]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[19]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[20]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_to_rdo[21]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_fpga_sc_tdo                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; fibre_tx_disable                            ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; mux_ref_latchup[0]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; mux_ref_latchup[1]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; test_16hybrides                             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; hold_16hybrides                             ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ladder_fpga_rclk_16hybrides                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[0]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[1]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[2]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[3]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[4]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[5]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[6]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[7]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[8]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[9]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[10]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[11]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[12]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[13]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[14]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; tokenin_hybride[15]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[0]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[1]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[2]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[3]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[4]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[5]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[6]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[7]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[8]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[9]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[10]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[11]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[12]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[13]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[14]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tck_hybride[15]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[0]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[1]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[2]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[3]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[4]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[5]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[6]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[7]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[8]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[9]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[10]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[11]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[12]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[13]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[14]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tms_hybride[15]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[0]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[1]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[2]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[3]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[4]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[5]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[6]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[7]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[8]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[9]                         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[10]                        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[11]                        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[12]                        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[13]                        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[14]                        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_trstb_hybride[15]                        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[0]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[1]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[2]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[3]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[4]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[5]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[6]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[7]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[8]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[9]                           ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[10]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[11]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[12]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[13]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[14]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sc_tdi_hybride[15]                          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; usb_read_n                                  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; usb_reset_n                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; usb_write                                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[0] ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[1] ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[2] ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[3] ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; dbg_ladder_fpga_sc_bypass                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; crc_error                                   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; temperature                                 ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; spare_switch                                ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_tx_full                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_rx_empty                                ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[7]                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[6]                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[5]                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[4]                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[3]                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[2]                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[1]                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[0]                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[15]                        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[14]                        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[13]                        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[12]                        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[11]                        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[10]                        ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[9]                         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[8]                         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[7]                         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[6]                         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[5]                         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[4]                         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[3]                         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[2]                         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[1]                         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; tokenout_hybride[0]                         ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; fibre_tx_fault                              ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; fibre_rx_loss                               ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; fibre_mod_sda                               ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; fibre_mod_scl                               ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; fibre_mod_absent                            ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[20]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[19]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[18]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[17]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[16]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[15]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[14]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[13]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[12]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[11]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; rdo_to_ladder[10]                           ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; fpga_serdes_ou_connec                       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; sc_serdes_ou_connec                         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; xtal_en                                     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; debug_present_n                             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; usb_ready_n                                 ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; usb_present                                 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; sc_tdo_hybride[15]                          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; sc_tdo_hybride[14]                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; sc_tdo_hybride[13]                          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; sc_tdo_hybride[12]                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; sc_tdo_hybride[11]                          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; sc_tdo_hybride[10]                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; sc_tdo_hybride[9]                           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; sc_tdo_hybride[8]                           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; sc_tdo_hybride[7]                           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; sc_tdo_hybride[6]                           ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; sc_tdo_hybride[5]                           ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; sc_tdo_hybride[4]                           ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; sc_tdo_hybride[3]                           ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; sc_tdo_hybride[2]                           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; sc_tdo_hybride[1]                           ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; sc_tdo_hybride[0]                           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; latchup_hybride[15]                         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; latchup_hybride[14]                         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; latchup_hybride[13]                         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; latchup_hybride[12]                         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; latchup_hybride[11]                         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; latchup_hybride[10]                         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; latchup_hybride[9]                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; latchup_hybride[8]                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; latchup_hybride[7]                          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; latchup_hybride[6]                          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; latchup_hybride[5]                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; latchup_hybride[4]                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; latchup_hybride[3]                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; latchup_hybride[2]                          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; latchup_hybride[1]                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; latchup_hybride[0]                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; des_bist_pass                               ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; ladder_fpga_sc_tdi                          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; ladder_fpga_sc_trstb                        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; ladder_fpga_sc_tms                          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; ladder_fpga_sc_tck                          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; holdin_echelle                              ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --       ; --   ;
; testin_echelle                              ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; tokenin_echelle                             ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; ladder_addr[2]                              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; ladder_addr[1]                              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; ladder_addr[0]                              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; des_lock                                    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; data_serial[15]                             ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[14]                             ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[13]                             ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[12]                             ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[11]                             ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[10]                             ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[9]                              ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[8]                              ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[7]                              ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; data_serial[6]                              ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[5]                              ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[4]                              ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[3]                              ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[2]                              ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[1]                              ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; data_serial[0]                              ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; card_ser_num[5]                             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; card_ser_num[4]                             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; card_ser_num[3]                             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; card_ser_num[2]                             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; card_ser_num[1]                             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; card_ser_num[0]                             ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; reset_n                                     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; clock40mhz_fpga                             ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; clock40mhz_xtal                             ; Input    ; --            ; --            ; --                    ; --       ; --   ;
+---------------------------------------------+----------+---------------+---------------+-----------------------+----------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; crc_error                                                                                                                                        ;                   ;         ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_3_a_12_                                                            ; 1                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_47:a_16_d_e|ff1_Z                                                                       ; 1                 ; 6       ;
; temperature                                                                                                                                      ;                   ;         ;
;      - mesure_temperature:comp_mesure_temperature|temperature_in_sync~feeder                                                                     ; 1                 ; 6       ;
; spare_switch                                                                                                                                     ;                   ;         ;
; usb_tx_full                                                                                                                                      ;                   ;         ;
; usb_rx_empty                                                                                                                                     ;                   ;         ;
; usb_data[7]                                                                                                                                      ;                   ;         ;
; usb_data[6]                                                                                                                                      ;                   ;         ;
; usb_data[5]                                                                                                                                      ;                   ;         ;
; usb_data[4]                                                                                                                                      ;                   ;         ;
; usb_data[3]                                                                                                                                      ;                   ;         ;
; usb_data[2]                                                                                                                                      ;                   ;         ;
; usb_data[1]                                                                                                                                      ;                   ;         ;
; usb_data[0]                                                                                                                                      ;                   ;         ;
; tokenout_hybride[15]                                                                                                                             ;                   ;         ;
; tokenout_hybride[14]                                                                                                                             ;                   ;         ;
; tokenout_hybride[13]                                                                                                                             ;                   ;         ;
; tokenout_hybride[12]                                                                                                                             ;                   ;         ;
; tokenout_hybride[11]                                                                                                                             ;                   ;         ;
; tokenout_hybride[10]                                                                                                                             ;                   ;         ;
; tokenout_hybride[9]                                                                                                                              ;                   ;         ;
; tokenout_hybride[8]                                                                                                                              ;                   ;         ;
; tokenout_hybride[7]                                                                                                                              ;                   ;         ;
; tokenout_hybride[6]                                                                                                                              ;                   ;         ;
; tokenout_hybride[5]                                                                                                                              ;                   ;         ;
; tokenout_hybride[4]                                                                                                                              ;                   ;         ;
; tokenout_hybride[3]                                                                                                                              ;                   ;         ;
; tokenout_hybride[2]                                                                                                                              ;                   ;         ;
; tokenout_hybride[1]                                                                                                                              ;                   ;         ;
; tokenout_hybride[0]                                                                                                                              ;                   ;         ;
; fibre_tx_fault                                                                                                                                   ;                   ;         ;
; fibre_rx_loss                                                                                                                                    ;                   ;         ;
; fibre_mod_sda                                                                                                                                    ;                   ;         ;
; fibre_mod_scl                                                                                                                                    ;                   ;         ;
; fibre_mod_absent                                                                                                                                 ;                   ;         ;
; rdo_to_ladder[20]                                                                                                                                ;                   ;         ;
; rdo_to_ladder[19]                                                                                                                                ;                   ;         ;
; rdo_to_ladder[18]                                                                                                                                ;                   ;         ;
; rdo_to_ladder[17]                                                                                                                                ;                   ;         ;
; rdo_to_ladder[16]                                                                                                                                ;                   ;         ;
; rdo_to_ladder[15]                                                                                                                                ;                   ;         ;
; rdo_to_ladder[14]                                                                                                                                ;                   ;         ;
; rdo_to_ladder[13]                                                                                                                                ;                   ;         ;
; rdo_to_ladder[12]                                                                                                                                ;                   ;         ;
; rdo_to_ladder[11]                                                                                                                                ;                   ;         ;
; rdo_to_ladder[10]                                                                                                                                ;                   ;         ;
; fpga_serdes_ou_connec                                                                                                                            ;                   ;         ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_57:a_20_d_e|ff1_Z                                                                       ; 1                 ; 6       ;
; sc_serdes_ou_connec                                                                                                                              ;                   ;         ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_60:a_19_d_e|ff1_Z                                                                       ; 1                 ; 6       ;
; xtal_en                                                                                                                                          ;                   ;         ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_46:a_18_d_e|ff1_Z                                                                       ; 0                 ; 6       ;
; debug_present_n                                                                                                                                  ;                   ;         ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_3_12_                                                              ; 0                 ; 6       ;
;      - debug_present_n_c~_wirecell                                                                                                               ; 0                 ; 6       ;
; usb_ready_n                                                                                                                                      ;                   ;         ;
;      - ladder_fpga_mux_statusin_3_2_x_13_                                                                                                        ; 1                 ; 6       ;
; usb_present                                                                                                                                      ;                   ;         ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_2_x_14_                                                            ; 0                 ; 6       ;
; sc_tdo_hybride[15]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_3:gen_chainage_15_comp_chainage_i|tdi_suivant_cZ                            ; 1                 ; 6       ;
; sc_tdo_hybride[14]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides:gen_chainage_8_comp_chainage_i|tdo_echelle_5_a_cZ                           ; 0                 ; 6       ;
; sc_tdo_hybride[13]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides:gen_chainage_8_comp_chainage_i|tdo_echelle_9_a_cZ                           ; 1                 ; 6       ;
; sc_tdo_hybride[12]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides:gen_chainage_8_comp_chainage_i|tdo_echelle_2_a_cZ                           ; 0                 ; 6       ;
; sc_tdo_hybride[11]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_2:gen_chainage_11_comp_chainage_i|tdi_suivant_cZ                            ; 1                 ; 6       ;
; sc_tdo_hybride[10]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides:gen_chainage_8_comp_chainage_i|tdo_echelle_4_a_cZ                           ; 0                 ; 6       ;
; sc_tdo_hybride[9]                                                                                                                                ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_11:gen_chainage_9_comp_chainage_i|tdi_suivant_x_cZ                          ; 1                 ; 6       ;
; sc_tdo_hybride[8]                                                                                                                                ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides:gen_chainage_8_comp_chainage_i|tdo_echelle_1_a_cZ                           ; 0                 ; 6       ;
; sc_tdo_hybride[7]                                                                                                                                ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_9:gen_chainage_7_comp_chainage_i|tdi_suivant_cZ                             ; 1                 ; 6       ;
; sc_tdo_hybride[6]                                                                                                                                ;                   ;         ;
; sc_tdo_hybride[5]                                                                                                                                ;                   ;         ;
; sc_tdo_hybride[4]                                                                                                                                ;                   ;         ;
; sc_tdo_hybride[3]                                                                                                                                ;                   ;         ;
; sc_tdo_hybride[2]                                                                                                                                ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides:gen_chainage_8_comp_chainage_i|tdo_echelle_4_cZ                             ; 1                 ; 6       ;
; sc_tdo_hybride[1]                                                                                                                                ;                   ;         ;
; sc_tdo_hybride[0]                                                                                                                                ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides:gen_chainage_8_comp_chainage_i|tdo_echelle_1_cZ                             ; 1                 ; 6       ;
; latchup_hybride[15]                                                                                                                              ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_15:gen_15_latch_n|LatchupouExtinction_x ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_7                                                                    ; 0                 ; 6       ;
; latchup_hybride[14]                                                                                                                              ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_14:gen_14_latch_n|LatchupouExtinction_x ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_7                                                                    ; 0                 ; 6       ;
; latchup_hybride[13]                                                                                                                              ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_13:gen_13_latch_n|LatchupouExtinction_x ; 1                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_6                                                                    ; 1                 ; 6       ;
; latchup_hybride[12]                                                                                                                              ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_12:gen_12_latch_n|LatchupouExtinction_x ; 1                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_6                                                                    ; 1                 ; 6       ;
; latchup_hybride[11]                                                                                                                              ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_11:gen_11_latch_n|LatchupouExtinction_x ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_9                                                                    ; 0                 ; 6       ;
; latchup_hybride[10]                                                                                                                              ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_10:gen_10_latch_n|LatchupouExtinction_x ; 1                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_9                                                                    ; 1                 ; 6       ;
; latchup_hybride[9]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_9:gen_9_latch_n|LatchupouExtinction_x   ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_8                                                                    ; 0                 ; 6       ;
; latchup_hybride[8]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_8:gen_8_latch_n|LatchupouExtinction_x   ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_8                                                                    ; 0                 ; 6       ;
; latchup_hybride[7]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_7:gen_7_latch_n|LatchupouExtinction_x   ; 1                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_3                                                                    ; 1                 ; 6       ;
; latchup_hybride[6]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_6:gen_6_latch_n|LatchupouExtinction_x   ; 1                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_3                                                                    ; 1                 ; 6       ;
; latchup_hybride[5]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_5:gen_5_latch_n|LatchupouExtinction_x   ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_2                                                                    ; 0                 ; 6       ;
; latchup_hybride[4]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_4:gen_4_latch_n|LatchupouExtinction_x   ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_2                                                                    ; 0                 ; 6       ;
; latchup_hybride[3]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_3:gen_3_latch_n|LatchupouExtinction_x   ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_5                                                                    ; 0                 ; 6       ;
; latchup_hybride[2]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_2:gen_2_latch_n|LatchupouExtinction_x   ; 1                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_5                                                                    ; 1                 ; 6       ;
; latchup_hybride[1]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_1:gen_1_latch_n|LatchupouExtinction_x   ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_4                                                                    ; 0                 ; 6       ;
; latchup_hybride[0]                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup:gen_0_latch_n|LatchupouExtinction_x     ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_RNO_4                                                                    ; 0                 ; 6       ;
; des_bist_pass                                                                                                                                    ;                   ;         ;
;      - ladder_fpga_mux_statusin_3_3_13_                                                                                                          ; 0                 ; 6       ;
; ladder_fpga_sc_tdi                                                                                                                               ;                   ;         ;
;      - dr_cell_COMP_ladder_fpga_SC_BYPASS_REG_COMP_ladder_fpga_SC_BYPASS_REG:COMP_ladder_fpga_SC_BYPASS_REG|ff1_Z                                ; 1                 ; 6       ;
;      - dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|ff1_Z                                                            ; 1                 ; 6       ;
;      - ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell:a_4_b_c|ff1_RNO                                                                               ; 1                 ; 6       ;
;      - dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2:a_19_b_c|ff1_Z                                                          ; 1                 ; 6       ;
;      - dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse:a_15_b_c|ff1~feeder                    ; 1                 ; 6       ;
;      - dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3:a_15_b_c|ff1~feeder                                                                ; 1                 ; 6       ;
;      - dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_88:a_15_b_c|ff1~feeder                                 ; 1                 ; 6       ;
;      - dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell:a_7_b_c|ff1~feeder                                                                      ; 1                 ; 6       ;
;      - dr_x_bits_2:COMP_ladder_fpga_SC_REF_LATCHUP|dr_cell_0:a_1_b_c|ff1~feeder                                                                  ; 1                 ; 6       ;
;      - dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_104:a_47_b_c|ff1~feeder                                                              ; 1                 ; 6       ;
;      - dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1:a_15_b_c|ff1~feeder                          ; 1                 ; 6       ;
; ladder_fpga_sc_trstb                                                                                                                             ;                   ;         ;
; ladder_fpga_sc_tms                                                                                                                               ;                   ;         ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_3:gen_chainage_15_comp_chainage_i|sc_tms_hyb_0_a2_x_cZ                      ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_13:gen_chainage_14_comp_chainage_i|sc_tms_hyb_cZ                            ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_6:gen_chainage_13_comp_chainage_i|sc_tms_hyb_0_a2_cZ                        ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_12:gen_chainage_12_comp_chainage_i|sc_tms_hyb_0_a2_x_cZ                     ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_2:gen_chainage_11_comp_chainage_i|sc_tms_hyb_x_cZ                           ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_1:gen_chainage_10_comp_chainage_i|sc_tms_hyb_0_a2_cZ                        ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_11:gen_chainage_9_comp_chainage_i|sc_tms_hyb_0_a2_cZ                        ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides:gen_chainage_8_comp_chainage_i|sc_tms_hyb_0_a2_cZ                           ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_9:gen_chainage_7_comp_chainage_i|sc_tms_hyb_0_a2_x_cZ                       ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_15:gen_chainage_6_comp_chainage_i|sc_tms_hyb_cZ                             ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_10:gen_chainage_5_comp_chainage_i|sc_tms_hyb_0_a2_cZ                        ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_5:gen_chainage_4_comp_chainage_i|sc_tms_hyb_0_a2_x_cZ                       ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_8:gen_chainage_3_comp_chainage_i|sc_tms_hyb_x_cZ                            ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_14:gen_chainage_2_comp_chainage_i|sc_tms_hyb_0_a2_cZ                        ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_7:gen_chainage_1_comp_chainage_i|sc_tms_hyb_0_a2_x_cZ                       ; 0                 ; 6       ;
;      - gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_4:gen_chainage_0_comp_chainage_i|sc_tms_hyb_0_a2_cZ                         ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_RNID50F_12_                                                                      ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_7_1_0_a2_3_cZ                                                                 ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_10_1_0_a2_1_RNIQUHD1                                                          ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_10_1_0_a2_0_RNINJOH1                                                          ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_RNO_0_15_                                                                        ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_1_1_0_a2_0_2_cZ                                                               ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_RNO_3_                                                                           ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|clockDR_0_a2_0_cZ                                                                             ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_10_1_0_a2_1_RNION131                                                          ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_RNO_0_7_                                                                         ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_RNO_13_                                                                          ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_RNO_0_14_                                                                        ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_RNO_2_                                                                           ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_RNO_9_                                                                           ; 0                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_RNO_1_6_                                                                         ; 0                 ; 6       ;
; ladder_fpga_sc_tck                                                                                                                               ;                   ;         ;
; holdin_echelle                                                                                                                                   ;                   ;         ;
;      - hold_16hybrides_out                                                                                                                       ; 1                 ; 6       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_4_x_13_                                                            ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_11_                                                                                                                  ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_10_                                                                                                                  ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_9_                                                                                                                   ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_8_                                                                                                                   ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_7_                                                                                                                   ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_6_                                                                                                                   ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_5_                                                                                                                   ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_4_                                                                                                                   ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_3_                                                                                                                   ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_2_                                                                                                                   ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_1_                                                                                                                   ; 0                 ; 0       ;
;      - ladder_fpga_nbr_hold_0_                                                                                                                   ; 0                 ; 0       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_event_controller_state_ns_0_2__g0_i_cZ                                            ; 0                 ; 0       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|N_983_i_0_g0_cZ                                                                               ; 0                 ; 0       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|N_981_i_0_g0_cZ                                                                               ; 0                 ; 0       ;
;      - state_readout_RNO_4_                                                                                                                      ; 0                 ; 0       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|N_989_i_0_g0_cZ                                                                               ; 0                 ; 0       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_event_controller_state_ns_0_3__g0_i_cZ                                            ; 0                 ; 0       ;
;      - state_readout_RNO_5_                                                                                                                      ; 0                 ; 0       ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|N_987_i_0_g0_cZ                                                                               ; 0                 ; 0       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_45:a_14_d_e|ff1_Z                                                                       ; 1                 ; 6       ;
; testin_echelle                                                                                                                                   ;                   ;         ;
; tokenin_echelle                                                                                                                                  ;                   ;         ;
; ladder_addr[2]                                                                                                                                   ;                   ;         ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_5_x_14_                                                            ; 1                 ; 6       ;
;      - dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_8:a_2_d_e|ff1_Z                                                                         ; 1                 ; 6       ;
; ladder_addr[1]                                                                                                                                   ;                   ;         ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_5_x_13_                                                            ; 1                 ; 6       ;
;      - dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_7:a_1_d_e|ff1_Z                                                                         ; 1                 ; 6       ;
; ladder_addr[0]                                                                                                                                   ;                   ;         ;
;      - dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_11:a_0_d_e|ff1_Z                                                                        ; 0                 ; 6       ;
;      - ladder_fpga_mux_statusin_3_5_x_12_                                                                                                        ; 0                 ; 6       ;
; des_lock                                                                                                                                         ;                   ;         ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_3_14_                                                              ; 0                 ; 6       ;
; data_serial[15]                                                                                                                                  ;                   ;         ;
; data_serial[14]                                                                                                                                  ;                   ;         ;
; data_serial[13]                                                                                                                                  ;                   ;         ;
; data_serial[12]                                                                                                                                  ;                   ;         ;
; data_serial[11]                                                                                                                                  ;                   ;         ;
; data_serial[10]                                                                                                                                  ;                   ;         ;
; data_serial[9]                                                                                                                                   ;                   ;         ;
; data_serial[8]                                                                                                                                   ;                   ;         ;
; data_serial[7]                                                                                                                                   ;                   ;         ;
; data_serial[6]                                                                                                                                   ;                   ;         ;
; data_serial[5]                                                                                                                                   ;                   ;         ;
; data_serial[4]                                                                                                                                   ;                   ;         ;
; data_serial[3]                                                                                                                                   ;                   ;         ;
; data_serial[2]                                                                                                                                   ;                   ;         ;
; data_serial[1]                                                                                                                                   ;                   ;         ;
; data_serial[0]                                                                                                                                   ;                   ;         ;
; card_ser_num[5]                                                                                                                                  ;                   ;         ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_4_x_14_                                                            ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_58:a_5_d_e|ff1_Z                                                                        ; 0                 ; 6       ;
; card_ser_num[4]                                                                                                                                  ;                   ;         ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_4_x_13_                                                            ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_54:a_4_d_e|ff1_Z                                                                        ; 0                 ; 6       ;
; card_ser_num[3]                                                                                                                                  ;                   ;         ;
;      - ladder_fpga_mux_statusin_3_4_x_12_                                                                                                        ; 1                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_65:a_3_d_e|ff1_Z                                                                        ; 1                 ; 6       ;
; card_ser_num[2]                                                                                                                                  ;                   ;         ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_5_x_14_                                                            ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_55:a_2_d_e|ff1_Z                                                                        ; 0                 ; 6       ;
; card_ser_num[1]                                                                                                                                  ;                   ;         ;
;      - tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_5_x_13_                                                            ; 0                 ; 6       ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_62:a_1_d_e|ff1_Z                                                                        ; 0                 ; 6       ;
; card_ser_num[0]                                                                                                                                  ;                   ;         ;
;      - dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_61:a_0_d_e|ff1_Z                                                                        ; 0                 ; 6       ;
;      - ladder_fpga_mux_statusin_3_5_x_12_                                                                                                        ; 0                 ; 6       ;
; reset_n                                                                                                                                          ;                   ;         ;
; clock40mhz_fpga                                                                                                                                  ;                   ;         ;
; clock40mhz_xtal                                                                                                                                  ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                              ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; N_1074_i_0_369_i_a2_i                                                                                                                                                                             ; LCCOMB_X10_Y8_N0   ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clock40mhz_fpga                                                                                                                                                                                   ; PIN_G2             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clock40mhz_xtal                                                                                                                                                                                   ; PIN_G1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; cnt_rclk_e0_0_g0_e                                                                                                                                                                                ; LCCOMB_X10_Y8_N26  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_15:a_6_d_e|data_out                                                                                                                        ; FF_X22_Y4_N1       ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un17_roboclock_adc_phase_in                                                                                              ; LCCOMB_X26_Y16_N20 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un19_roboclock_horloge40_phase_in                                                                                        ; LCCOMB_X21_Y16_N24 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un28_roboclock_adc_phase_in                                                                                              ; LCCOMB_X26_Y16_N18 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un30_roboclock_horloge40_phase_in                                                                                        ; LCCOMB_X21_Y16_N0  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un39_roboclock_adc_phase_in                                                                                              ; LCCOMB_X24_Y16_N24 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un41_roboclock_horloge40_phase_in                                                                                        ; LCCOMB_X22_Y16_N22 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un50_roboclock_adc_phase_in                                                                                              ; LCCOMB_X24_Y16_N22 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un61_roboclock_adc_phase_in                                                                                              ; LCCOMB_X26_Y16_N14 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un6_roboclock_adc_phase_in                                                                                               ; LCCOMB_X24_Y16_N18 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un72_roboclock_adc_phase_in                                                                                              ; LCCOMB_X26_Y16_N2  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un83_roboclock_adc_phase_in                                                                                              ; LCCOMB_X24_Y16_N6  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|un8_roboclock_horloge40_phase_in                                                                                         ; LCCOMB_X21_Y16_N18 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup:gen_0_latch_n|G_669                                                                             ; LCCOMB_X23_Y11_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup:gen_0_latch_n|LatchupouExtinction_x_i                                                           ; LCCOMB_X22_Y11_N8  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup:gen_0_latch_n|pilotage_n                                                                        ; FF_X22_Y11_N5      ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_10:gen_10_latch_n|G_709                                                                         ; LCCOMB_X23_Y10_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_10:gen_10_latch_n|LatchupouExtinction_x_i                                                       ; LCCOMB_X23_Y8_N24  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_10:gen_10_latch_n|pilotage_n                                                                    ; FF_X22_Y10_N23     ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_11:gen_11_latch_n|G_713                                                                         ; LCCOMB_X22_Y9_N30  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_11:gen_11_latch_n|LatchupouExtinction_x_i                                                       ; LCCOMB_X23_Y8_N12  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_11:gen_11_latch_n|pilotage_n                                                                    ; FF_X22_Y8_N1       ; 7       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_12:gen_12_latch_n|G_717                                                                         ; LCCOMB_X23_Y9_N0   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_12:gen_12_latch_n|LatchupouExtinction_x_i                                                       ; LCCOMB_X24_Y9_N8   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_12:gen_12_latch_n|pilotage_n                                                                    ; FF_X24_Y9_N11      ; 7       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_13:gen_13_latch_n|G_721                                                                         ; LCCOMB_X22_Y9_N4   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_13:gen_13_latch_n|LatchupouExtinction_x_i                                                       ; LCCOMB_X23_Y8_N10  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_13:gen_13_latch_n|pilotage_n                                                                    ; FF_X21_Y8_N1       ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_14:gen_14_latch_n|G_725                                                                         ; LCCOMB_X23_Y9_N8   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_14:gen_14_latch_n|LatchupouExtinction_x_i                                                       ; LCCOMB_X23_Y8_N4   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_14:gen_14_latch_n|pilotage_n                                                                    ; FF_X23_Y8_N3       ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_15:gen_15_latch_n|G_730                                                                         ; LCCOMB_X23_Y9_N20  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_15:gen_15_latch_n|LatchupouExtinction_x_i                                                       ; LCCOMB_X23_Y8_N6   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_15:gen_15_latch_n|pilotage_n                                                                    ; FF_X24_Y8_N1       ; 7       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_1:gen_1_latch_n|G_673                                                                           ; LCCOMB_X24_Y12_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_1:gen_1_latch_n|LatchupouExtinction_x_i                                                         ; LCCOMB_X22_Y12_N18 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_1:gen_1_latch_n|pilotage_n                                                                      ; FF_X23_Y12_N25     ; 7       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_2:gen_2_latch_n|G_677                                                                           ; LCCOMB_X24_Y12_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_2:gen_2_latch_n|LatchupouExtinction_x_i                                                         ; LCCOMB_X22_Y12_N6  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_2:gen_2_latch_n|pilotage_n                                                                      ; FF_X20_Y12_N31     ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_3:gen_3_latch_n|G_681                                                                           ; LCCOMB_X21_Y11_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_3:gen_3_latch_n|LatchupouExtinction_x_i                                                         ; LCCOMB_X22_Y12_N28 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_3:gen_3_latch_n|pilotage_n                                                                      ; FF_X21_Y12_N1      ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_4:gen_4_latch_n|G_685                                                                           ; LCCOMB_X24_Y12_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_4:gen_4_latch_n|LatchupouExtinction_x_i                                                         ; LCCOMB_X23_Y12_N2  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_4:gen_4_latch_n|pilotage_n                                                                      ; FF_X24_Y12_N1      ; 7       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_5:gen_5_latch_n|G_689                                                                           ; LCCOMB_X24_Y12_N30 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_5:gen_5_latch_n|LatchupouExtinction_x_i                                                         ; LCCOMB_X23_Y12_N0  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_5:gen_5_latch_n|pilotage_n                                                                      ; FF_X26_Y12_N19     ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_6:gen_6_latch_n|G_693                                                                           ; LCCOMB_X21_Y12_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_6:gen_6_latch_n|LatchupouExtinction_x_i                                                         ; LCCOMB_X22_Y12_N4  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_6:gen_6_latch_n|pilotage_n                                                                      ; FF_X21_Y12_N3      ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_7:gen_7_latch_n|G_697                                                                           ; LCCOMB_X23_Y10_N2  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_7:gen_7_latch_n|LatchupouExtinction_x_i                                                         ; LCCOMB_X22_Y12_N10 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_7:gen_7_latch_n|pilotage_n                                                                      ; FF_X23_Y13_N11     ; 7       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_8:gen_8_latch_n|G_701                                                                           ; LCCOMB_X23_Y10_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_8:gen_8_latch_n|LatchupouExtinction_x_i                                                         ; LCCOMB_X23_Y8_N8   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_8:gen_8_latch_n|pilotage_n                                                                      ; FF_X23_Y11_N5      ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_9:gen_9_latch_n|G_705                                                                           ; LCCOMB_X23_Y10_N14 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_9:gen_9_latch_n|LatchupouExtinction_x_i                                                         ; LCCOMB_X23_Y8_N14  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_9:gen_9_latch_n|pilotage_n                                                                      ; FF_X24_Y10_N17     ; 10      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; holdin_echelle                                                                                                                                                                                    ; PIN_V8             ; 23      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_data_packer_temp_1_0_0__g0_i_o4_i                                                                                                                                                     ; LCCOMB_X16_Y11_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_event_controller_state_236_x_i                                                                                                                                                        ; LCCOMB_X9_Y13_N18  ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_fifo21_empty_pipe                                                                                                                                                                     ; FF_X11_Y12_N25     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_fifo21_wr                                                                                                                                                                             ; FF_X16_Y11_N25     ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_fifo21_wr_0_0_g0_i_o4                                                                                                                                                                 ; LCCOMB_X16_Y11_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_level_shifter_dac_state[6]                                                                                                                                                            ; FF_X15_Y7_N11      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_level_shifter_dac_state_129_x_i                                                                                                                                                       ; LCCOMB_X15_Y7_N2   ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_mux_status_count_integer[2]                                                                                                                                                           ; FF_X11_Y11_N15     ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_nbr_rclk_echellelde                                                                                                                                                                   ; LCCOMB_X8_Y13_N8   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_sc_tck                                                                                                                                                                                ; PIN_T2             ; 666     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ladder_fpga_sc_trstb                                                                                                                                                                              ; PIN_AB11           ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ladder_fpga_sc_trstb                                                                                                                                                                              ; PIN_AB11           ; 55      ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|int_rdempty                                                                 ; LCCOMB_X11_Y12_N24 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 78      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 142     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 103     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_locked ; PLL_1              ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_0__g0_i_o4_i                                                                                                                          ; LCCOMB_X7_Y9_N24   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mesure_temperature:comp_mesure_temperature|temperature1_1_0_0__g0_i_o4_i                                                                                                                          ; LCCOMB_X9_Y9_N4    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mesure_temperature:comp_mesure_temperature|temperature2_1_0_0__g0_i_o4_i                                                                                                                          ; LCCOMB_X9_Y9_N30   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mesure_temperature:comp_mesure_temperature|temperature3_1_0_0__g0_i_o4_i                                                                                                                          ; LCCOMB_X9_Y9_N0    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mesure_temperature:comp_mesure_temperature|temperature_out_e                                                                                                                                      ; FF_X1_Y26_N15      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mesure_temperature:comp_mesure_temperature|un1_cnt_0_sqmuxa_i_i_i                                                                                                                                 ; LCCOMB_X7_Y9_N6    ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; proc_ladder_fpga_data_packer.shiftreg_clr2_1                                                                                                                                                      ; LCCOMB_X16_Y11_N10 ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                                                           ; PIN_A11            ; 7       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; reset_n                                                                                                                                                                                           ; PIN_A11            ; 227     ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_646                                                                                                                                                 ; LCCOMB_X20_Y15_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_650                                                                                                                                                 ; LCCOMB_X22_Y14_N22 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_653                                                                                                                                                 ; LCCOMB_X22_Y14_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_656                                                                                                                                                 ; LCCOMB_X19_Y14_N4  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_662                                                                                                                                                 ; LCCOMB_X19_Y14_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_665                                                                                                                                                 ; LCCOMB_X20_Y14_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|clockDR_0_a2                                                                                                                                          ; LCCOMB_X22_Y15_N28 ; 243     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|clockIR_0_a2                                                                                                                                          ; LCCOMB_X22_Y15_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|cnt_readoutlde                                                                                                                                        ; LCCOMB_X10_Y8_N6   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ret                                                                                                                                      ; FF_X23_Y15_N13     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ret_0                                                                                                                                    ; FF_X23_Y15_N9      ; 239     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|reset_bar                                                                                                                                             ; FF_X21_Y15_N9      ; 57      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|shiftDR                                                                                                                                               ; FF_X22_Y15_N29     ; 239     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; testin_echelle                                                                                                                                                                                    ; PIN_AA11           ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; un1_ladder_fpga_event_controller_state_2                                                                                                                                                          ; LCCOMB_X8_Y13_N16  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; un1_reset_n_2_x                                                                                                                                                                                   ; LCCOMB_X10_Y8_N16  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                              ; Location     ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_15:a_6_d_e|data_out                                                                                                                        ; FF_X22_Y4_N1 ; 20      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; ladder_fpga_sc_tck                                                                                                                                                                                ; PIN_T2       ; 666     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; ladder_fpga_sc_trstb                                                                                                                                                                              ; PIN_AB11     ; 55      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1        ; 78      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1        ; 142     ; 5                                    ; Global Clock         ; GCLK4            ; --                        ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1        ; 103     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; reset_n                                                                                                                                                                                           ; PIN_A11      ; 227     ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; testin_echelle                                                                                                                                                                                    ; PIN_AA11     ; 12      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|clockDR_0_a2                                                                                                                                               ; 243     ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ret_0                                                                                                                                         ; 239     ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|shiftDR                                                                                                                                                    ; 239     ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|reset_bar                                                                                                                                                  ; 57      ;
; ladder_fpga_mux_status_count_integer[1]                                                                                                                                                                ; 52      ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x09_0_0_g0                                                                                                                                    ; 49      ;
; ladder_fpga_mux_status_count_integer[0]                                                                                                                                                                ; 45      ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_12:a_3_d_e|data_out                                                                                                                             ; 37      ;
; proc_ladder_fpga_data_packer.shiftreg_clr2_1                                                                                                                                                           ; 36      ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x09_15                                                                                                                                        ; 33      ;
; ladder_fpga_sc_tms_c                                                                                                                                                                                   ; 31      ;
; ladder_fpga_adc_bit_count_cs_integer_del_del[2]                                                                                                                                                        ; 29      ;
; mesure_temperature:comp_mesure_temperature|sTemp_in                                                                                                                                                    ; 29      ;
; ladder_fpga_adc_bit_count_cs_integer_del_del[0]                                                                                                                                                        ; 28      ;
; mux_2_1:COMP_ladder_fpga_SC_MUX_OUT|z_x                                                                                                                                                                ; 27      ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_650                                                                                                                                                      ; 25      ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_3:a_11_d_e|data_out_1                                                                                                                  ; 24      ;
; holdin_echelle_c                                                                                                                                                                                       ; 23      ;
; mesure_temperature:comp_mesure_temperature|un1_cnt_0_sqmuxa_i_i_i                                                                                                                                      ; 22      ;
; ladder_fpga_fifo21_empty_pipe                                                                                                                                                                          ; 22      ;
; G_629                                                                                                                                                                                                  ; 22      ;
; ladder_fpga_fifo21_wr_0_0_g1_0_439_i_738                                                                                                                                                               ; 21      ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_656                                                                                                                                                      ; 21      ;
; ladder_fpga_fifo21_input_11_sn_m8                                                                                                                                                                      ; 20      ;
; ladder_fpga_fifo21_input_11_sn_m3                                                                                                                                                                      ; 20      ;
; ladder_fpga_fifo21_input_1_0_0__g0_0_o4                                                                                                                                                                ; 20      ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_16:a_0_d_e|data_out_1                                                                                                                ; 20      ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|int_rdempty                                                                      ; 19      ;
; ladder_fpga_mux_status_count_integer[2]                                                                                                                                                                ; 19      ;
; ladder_fpga_data_packer_temp_1_0_0__g0_i_o4_i                                                                                                                                                          ; 16      ;
; ladder_fpga_fifo21_wr                                                                                                                                                                                  ; 16      ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_662                                                                                                                                                      ; 16      ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_653                                                                                                                                                      ; 16      ;
; tokenin_echelle_in                                                                                                                                                                                     ; 16      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_12:gen_chainage_12_comp_chainage_i|un2_jtag_on_0_a2_0                                                                                    ; 16      ;
; ladder_fpga_sc_tck_c                                                                                                                                                                                   ; 16      ;
; un1_ladder_fpga_event_controller_state_2                                                                                                                                                               ; 15      ;
; ladder_fpga_nbr_rclk_echellelde                                                                                                                                                                        ; 14      ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_1:a_1_d_e|data_out                                                                                                                                         ; 14      ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_11:a_2_d_e|data_out                                                                                                                             ; 14      ;
; mesure_temperature:comp_mesure_temperature|cnt[15]                                                                                                                                                     ; 13      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_4:gen_chainage_0_comp_chainage_i|un2_jtag_on_0_a2_0                                                                                      ; 13      ;
; proc_ladder_fpga_nbr_rclk_echelle.un19_ladder_fpga_nbr_rclk_echelle                                                                                                                                    ; 12      ;
; mesure_temperature:comp_mesure_temperature|temperature3_1_0_0__g0_i_o4_i                                                                                                                               ; 12      ;
; mesure_temperature:comp_mesure_temperature|temperature2_1_0_0__g0_i_o4_i                                                                                                                               ; 12      ;
; mesure_temperature:comp_mesure_temperature|temperature1_1_0_0__g0_i_o4_i                                                                                                                               ; 12      ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_0__g0_i_o4_i                                                                                                                               ; 12      ;
; ladder_fpga_event_controller_state_ip[3]                                                                                                                                                               ; 12      ;
; level_shifter_dac_load_indice[1]                                                                                                                                                                       ; 12      ;
; ladder_fpga_adc_bit_count_cs_integer[0]                                                                                                                                                                ; 12      ;
; un1_reset_n_2_x                                                                                                                                                                                        ; 11      ;
; mesure_temperature:comp_mesure_temperature|cnt[10]                                                                                                                                                     ; 11      ;
; mesure_temperature:comp_mesure_temperature|cnt[11]                                                                                                                                                     ; 11      ;
; level_shifter_dac_load_indice[3]                                                                                                                                                                       ; 11      ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|clockIR_0_a2                                                                                                                                               ; 11      ;
; ladder_fpga_sc_tdi_c                                                                                                                                                                                   ; 11      ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|cnt_readoutlde                                                                                                                                             ; 10      ;
; N_1074_i_0_369_i_a2_i                                                                                                                                                                                  ; 10      ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_i_o2_0[1]                                                                                                                                      ; 10      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup:gen_0_latch_n|pilotage_n                                                                             ; 10      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_2:gen_2_latch_n|pilotage_n                                                                           ; 10      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_3:gen_3_latch_n|pilotage_n                                                                           ; 10      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_5:gen_5_latch_n|pilotage_n                                                                           ; 10      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_6:gen_6_latch_n|pilotage_n                                                                           ; 10      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_8:gen_8_latch_n|pilotage_n                                                                           ; 10      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_9:gen_9_latch_n|pilotage_n                                                                           ; 10      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_10:gen_10_latch_n|pilotage_n                                                                         ; 10      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_13:gen_13_latch_n|pilotage_n                                                                         ; 10      ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_14:gen_14_latch_n|pilotage_n                                                                         ; 10      ;
; dr_cell_COMP_ladder_fpga_SC_BYPASS_REG_COMP_ladder_fpga_SC_BYPASS_REG:COMP_ladder_fpga_SC_BYPASS_REG|scan_out                                                                                          ; 10      ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_3:a_0_d_e|data_out                                                                                                                              ; 10      ;
; mesure_temperature:comp_mesure_temperature|cnt[14]                                                                                                                                                     ; 9       ;
; mesure_temperature:comp_mesure_temperature|cnt[13]                                                                                                                                                     ; 9       ;
; mesure_temperature:comp_mesure_temperature|cnt[12]                                                                                                                                                     ; 9       ;
; level_shifter_dac_load_indice[2]                                                                                                                                                                       ; 9       ;
; level_shifter_dac_load_indice[0]                                                                                                                                                                       ; 9       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[8]                                                                                                                                            ; 9       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_1:gen_chainage_10_comp_chainage_i|un2_jtag_on_0_a2_2                                                                                     ; 9       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell:a_4_b_c|data_out                                                                                                                                           ; 9       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_6:gen_chainage_13_comp_chainage_i|un2_jtag_on_0_a2_0                                                                                     ; 9       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a2                                           ; 8       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a0                                           ; 8       ;
; ladder_fpga_adc_bit_count_cs_integer_del_del[1]                                                                                                                                                        ; 8       ;
; mesure_temperature:comp_mesure_temperature|cnt[9]                                                                                                                                                      ; 8       ;
; ladder_fpga_event_controller_state[5]                                                                                                                                                                  ; 8       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_5_1_0_a2_1                                                                                                                                 ; 8       ;
; state_readout[2]                                                                                                                                                                                       ; 8       ;
; state_readout[3]                                                                                                                                                                                       ; 8       ;
; ladder_fpga_level_shifter_dac_state[6]                                                                                                                                                                 ; 8       ;
; adc_cs_n_1[0]                                                                                                                                                                                          ; 8       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_1:gen_chainage_10_comp_chainage_i|un2_jtag_on_0_a2_0                                                                                     ; 8       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_15:gen_chainage_6_comp_chainage_i|un2_jtag_on_4_0_a2                                                                                     ; 8       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_5:a_1_d_e|data_out                                                                                                                              ; 8       ;
; ladder_fpga_adc_bit_count_cs_integer[1]                                                                                                                                                                ; 8       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a0                                           ; 7       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a3                                           ; 7       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a1                                           ; 7       ;
; ladder_fpga_adc_bit_count_cs_integer_del_del[3]                                                                                                                                                        ; 7       ;
; ladder_fpga_level_shifter_dac_state_129_x_i                                                                                                                                                            ; 7       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_6_1_0_a2_2                                                                                                                                 ; 7       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_6_1_0_a2_0                                                                                                                                 ; 7       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[6]                                                                                                                                            ; 7       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[2]                                                                                                                                            ; 7       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[14]                                                                                                                                           ; 7       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[13]                                                                                                                                           ; 7       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[5]                                                                                                                                            ; 7       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[0]                                                                                                                                            ; 7       ;
; ladder_fpga_level_shifter_dac_state_ip[4]                                                                                                                                                              ; 7       ;
; ladder_fpga_level_shifter_dac_state_ip[5]                                                                                                                                                              ; 7       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[4]                                                                                                                                            ; 7       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_adc_select_n5_i_o2                                                                                                                             ; 7       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_1:gen_1_latch_n|pilotage_n                                                                           ; 7       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_4:gen_4_latch_n|pilotage_n                                                                           ; 7       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_7:gen_7_latch_n|pilotage_n                                                                           ; 7       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_11:gen_11_latch_n|pilotage_n                                                                         ; 7       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_12:gen_12_latch_n|pilotage_n                                                                         ; 7       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_3:a_3_d_e|data_out                                                                                                                                         ; 7       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_15:gen_15_latch_n|pilotage_n                                                                         ; 7       ;
; ladder_fpga_adc_bit_count_cs_integer[2]                                                                                                                                                                ; 7       ;
; ladder_fpga_adc_bit_count_cs_integer[3]                                                                                                                                                                ; 7       ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                 ; 6       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|parity7                                              ; 6       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|parity4                                              ; 6       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a1                                           ; 6       ;
; ladder_fpga_event_controller_state_ip[1]                                                                                                                                                               ; 6       ;
; ladder_fpga_event_controller_state_236_x_i                                                                                                                                                             ; 6       ;
; ladder_fpga_nbr_rclk_echelle[12]                                                                                                                                                                       ; 6       ;
; mesure_temperature:comp_mesure_temperature|cnt[8]                                                                                                                                                      ; 6       ;
; ladder_fpga_event_controller_state_ip[4]                                                                                                                                                               ; 6       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_10_1_0_a2_1                                                                                                                                ; 6       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[9]                                                                                                                                            ; 6       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[12]                                                                                                                                           ; 6       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[7]                                                                                                                                            ; 6       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[3]                                                                                                                                            ; 6       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_646                                                                                                                                                      ; 6       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_8:gen_chainage_3_comp_chainage_i|un2_jtag_on_4_0_a2_0                                                                                    ; 6       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_2:a_0_d_e|data_out_1                                                                                                                                       ; 6       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|shiftIR                                                                                                                                                    ; 6       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_10:a_4_d_e|data_out                                                                                                                             ; 6       ;
; reset_n_c                                                                                                                                                                                              ; 6       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a3                                           ; 5       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a2                                           ; 5       ;
; mesure_temperature:comp_mesure_temperature|state[2]                                                                                                                                                    ; 5       ;
; mesure_temperature:comp_mesure_temperature|state[6]                                                                                                                                                    ; 5       ;
; ladder_fpga_event_controller_state_ip[2]                                                                                                                                                               ; 5       ;
; ladder_fpga_nbr_rclk_echelle[13]                                                                                                                                                                       ; 5       ;
; ladder_fpga_nbr_rclk_echelle[1]                                                                                                                                                                        ; 5       ;
; ladder_fpga_nbr_rclk_echelle[5]                                                                                                                                                                        ; 5       ;
; data_serial_m[0]                                                                                                                                                                                       ; 5       ;
; data_serial_m[1]                                                                                                                                                                                       ; 5       ;
; data_serial_m[2]                                                                                                                                                                                       ; 5       ;
; data_serial_m[3]                                                                                                                                                                                       ; 5       ;
; mesure_temperature:comp_mesure_temperature|cnt[16]                                                                                                                                                     ; 5       ;
; mesure_temperature:comp_mesure_temperature|cnt[7]                                                                                                                                                      ; 5       ;
; mesure_temperature:comp_mesure_temperature|cnt[6]                                                                                                                                                      ; 5       ;
; mesure_temperature:comp_mesure_temperature|state[8]                                                                                                                                                    ; 5       ;
; state_readout[4]                                                                                                                                                                                       ; 5       ;
; ladder_fpga_busy                                                                                                                                                                                       ; 5       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_10_1_0_a2_0                                                                                                                                ; 5       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ret                                                                                                                                           ; 5       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_5_1_0_a2_2                                                                                                                                 ; 5       ;
; ladder_fpga_level_shifter_dac_state_ip[2]                                                                                                                                                              ; 5       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[15]                                                                                                                                           ; 5       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[11]                                                                                                                                           ; 5       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_4:a_2_d_e|data_out                                                                                                                                         ; 5       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_2:a_0_d_e|data_out                                                                                                                                         ; 5       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a5                                           ; 4       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a4                                           ; 4       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|rdemp_eq_comp_msb_aeb                                                            ; 4       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|rdemp_eq_comp_lsb_aeb                                                            ; 4       ;
; tokenin_pulse_duration[2]                                                                                                                                                                              ; 4       ;
; tokenin_pulse_duration[0]                                                                                                                                                                              ; 4       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_o2_4[6]                                                                                                                                        ; 4       ;
; mesure_temperature:comp_mesure_temperature|cnt[4]                                                                                                                                                      ; 4       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_4__g3                                                                                                                                      ; 4       ;
; mesure_temperature:comp_mesure_temperature|cnt[5]                                                                                                                                                      ; 4       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_5__g3                                                                                                                                      ; 4       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_6__g3                                                                                                                                      ; 4       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_7__g3                                                                                                                                      ; 4       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_8__g3                                                                                                                                      ; 4       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_9__g3                                                                                                                                      ; 4       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_10__g3                                                                                                                                     ; 4       ;
; mesure_temperature:comp_mesure_temperature|state[4]                                                                                                                                                    ; 4       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_11__g3                                                                                                                                     ; 4       ;
; ladder_fpga_event_controller_state_ip[0]                                                                                                                                                               ; 4       ;
; ladder_fpga_data_packer_temp[12]                                                                                                                                                                       ; 4       ;
; ladder_fpga_data_packer_temp[13]                                                                                                                                                                       ; 4       ;
; ladder_fpga_data_packer_temp[14]                                                                                                                                                                       ; 4       ;
; ladder_fpga_nbr_rclk_echelle[11]                                                                                                                                                                       ; 4       ;
; ladder_fpga_nbr_rclk_echelle[7]                                                                                                                                                                        ; 4       ;
; ladder_fpga_nbr_rclk_echelle[6]                                                                                                                                                                        ; 4       ;
; ladder_fpga_nbr_rclk_echelle[10]                                                                                                                                                                       ; 4       ;
; ladder_fpga_nbr_rclk_echelle[9]                                                                                                                                                                        ; 4       ;
; ladder_fpga_nbr_rclk_echelle[8]                                                                                                                                                                        ; 4       ;
; ladder_fpga_nbr_rclk_echelle[2]                                                                                                                                                                        ; 4       ;
; ladder_fpga_nbr_rclk_echelle[3]                                                                                                                                                                        ; 4       ;
; ladder_fpga_nbr_rclk_echelle[4]                                                                                                                                                                        ; 4       ;
; ladder_fpga_data_packer_temp[15]                                                                                                                                                                       ; 4       ;
; data_serial_m[4]                                                                                                                                                                                       ; 4       ;
; data_serial_m[5]                                                                                                                                                                                       ; 4       ;
; data_serial_m[6]                                                                                                                                                                                       ; 4       ;
; data_serial_m[7]                                                                                                                                                                                       ; 4       ;
; cnt_rclk_e0_0_g0_e                                                                                                                                                                                     ; 4       ;
; mesure_temperature:comp_mesure_temperature|cnt[21]                                                                                                                                                     ; 4       ;
; mesure_temperature:comp_mesure_temperature|cnt[17]                                                                                                                                                     ; 4       ;
; mesure_temperature:comp_mesure_temperature|cnt[18]                                                                                                                                                     ; 4       ;
; cnt_readout[8]                                                                                                                                                                                         ; 4       ;
; cnt_readout[0]                                                                                                                                                                                         ; 4       ;
; cnt_readout[9]                                                                                                                                                                                         ; 4       ;
; cnt_readout[4]                                                                                                                                                                                         ; 4       ;
; cnt_readout[3]                                                                                                                                                                                         ; 4       ;
; cnt_readout[2]                                                                                                                                                                                         ; 4       ;
; cnt_readout[1]                                                                                                                                                                                         ; 4       ;
; cnt_readout[5]                                                                                                                                                                                         ; 4       ;
; cnt_readout[6]                                                                                                                                                                                         ; 4       ;
; cnt_readout[7]                                                                                                                                                                                         ; 4       ;
; un1_ladder_fpga_level_shifter_dac_state_4_0                                                                                                                                                            ; 4       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_15:a_6_d_e|data_out                                                                                                                             ; 4       ;
; ladder_fpga_level_shifter_dac_state_ns_0_5__g1_1                                                                                                                                                       ; 4       ;
; cnt_rclk[0]                                                                                                                                                                                            ; 4       ;
; ladder_fpga_level_shifter_dac_state_ip[1]                                                                                                                                                              ; 4       ;
; ladder_fpga_level_shifter_dac_state_ip[0]                                                                                                                                                              ; 4       ;
; state_readout[1]                                                                                                                                                                                       ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_9:a_0_d_e|ff2_0                                                                                     ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_5:a_1_d_e|ff2_0                                                                                     ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_2:a_2_d_e|ff2_0                                                                                     ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_14:a_3_d_e|ff2_0                                                                                    ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_4:a_4_d_e|ff2_0                                                                                     ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_8:a_5_d_e|ff2_0                                                                                     ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_13:a_6_d_e|ff2_0                                                                                    ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_3:a_7_d_e|ff2_0                                                                                     ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_7:a_8_d_e|ff2_0                                                                                     ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_12:a_9_d_e|ff2_0                                                                                    ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_10:a_10_d_e|ff2_0                                                                                   ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_6:a_11_d_e|ff2_0                                                                                    ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_11:a_12_d_e|ff2_0                                                                                   ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_15:a_13_d_e|ff2_0                                                                                   ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_1:a_14_d_e|ff2_0                                                                                    ; 4       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[10]                                                                                                                                           ; 4       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse:a_15_b_c|ff2_0                                                                                      ; 4       ;
; adc_cnt_enable                                                                                                                                                                                         ; 4       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_1:a_7_d_e|data_out                                                                                                                              ; 4       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_7:gen_chainage_1_comp_chainage_i|un2_jtag_on_0_a2                                                                                        ; 4       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_8:gen_chainage_3_comp_chainage_i|un2_jtag_on_1                                                                                           ; 4       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_5:gen_chainage_4_comp_chainage_i|un2_jtag_on_0_a2_1                                                                                      ; 4       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_9:gen_chainage_7_comp_chainage_i|un2_jtag_on_0_a2_1                                                                                      ; 4       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_2:gen_chainage_11_comp_chainage_i|un2_jtag_on                                                                                            ; 4       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_12:gen_chainage_12_comp_chainage_i|un2_jtag_on_0_a2_1                                                                                    ; 4       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_3:gen_chainage_15_comp_chainage_i|un2_jtag_on_0_a2                                                                                       ; 4       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_15:gen_chainage_6_comp_chainage_i|un2_jtag_on_4_0_a2_0                                                                                   ; 4       ;
; tokenin_echelle_c                                                                                                                                                                                      ; 4       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|_~2                                                  ; 3       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a4                                           ; 3       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a5                                           ; 3       ;
; mesure_temperature:comp_mesure_temperature|state[1]                                                                                                                                                    ; 3       ;
; mesure_temperature:comp_mesure_temperature|state[3]                                                                                                                                                    ; 3       ;
; mesure_temperature:comp_mesure_temperature|state[5]                                                                                                                                                    ; 3       ;
; proc_ladder_fpga_tokenin_pulse_duration.un5_tokenin_pulse_duration                                                                                                                                     ; 3       ;
; tokenin_pulse_duration[1]                                                                                                                                                                              ; 3       ;
; mesure_temperature:comp_mesure_temperature|state[0]                                                                                                                                                    ; 3       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_i_0_1__g2                                                                                                                                      ; 3       ;
; mesure_temperature:comp_mesure_temperature|state[12]                                                                                                                                                   ; 3       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_o2_1[4]                                                                                                                                        ; 3       ;
; mesure_temperature:comp_mesure_temperature|state[11]                                                                                                                                                   ; 3       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_3__g3                                                                                                                                      ; 3       ;
; ladder_fpga_data_packer_temp[8]                                                                                                                                                                        ; 3       ;
; ladder_fpga_data_packer_temp[9]                                                                                                                                                                        ; 3       ;
; mesure_temperature:comp_mesure_temperature|temperature1_1_0_10__g3                                                                                                                                     ; 3       ;
; ladder_fpga_data_packer_temp[10]                                                                                                                                                                       ; 3       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_a4_1_1[8]                                                                                                                                      ; 3       ;
; mesure_temperature:comp_mesure_temperature|temperature1_1_0_11__g3                                                                                                                                     ; 3       ;
; ladder_fpga_data_packer_temp[11]                                                                                                                                                                       ; 3       ;
; proc_ladder_fpga_nbr_rclk_echelle.un41_ladder_fpga_nbr_rclk_echelle_0_g3                                                                                                                               ; 3       ;
; ladder_fpga_nbr_rclk_echelle[0]                                                                                                                                                                        ; 3       ;
; data_serial_m[8]                                                                                                                                                                                       ; 3       ;
; data_serial_m[9]                                                                                                                                                                                       ; 3       ;
; data_serial_m[10]                                                                                                                                                                                      ; 3       ;
; data_serial_m[11]                                                                                                                                                                                      ; 3       ;
; mesure_temperature:comp_mesure_temperature|un1_reset_sys_2_i_o2_1                                                                                                                                      ; 3       ;
; mesure_temperature:comp_mesure_temperature|cnt[20]                                                                                                                                                     ; 3       ;
; mesure_temperature:comp_mesure_temperature|cnt[19]                                                                                                                                                     ; 3       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_o2_5[6]                                                                                                                                        ; 3       ;
; mesure_temperature:comp_mesure_temperature|state[10]                                                                                                                                                   ; 3       ;
; level_shifter_dac_load_indice_c0                                                                                                                                                                       ; 3       ;
; ladder_fpga_level_shifter_dac_state_ip[3]                                                                                                                                                              ; 3       ;
; ladder_fpga_fifo21_input[0]                                                                                                                                                                            ; 3       ;
; ladder_fpga_fifo21_input[1]                                                                                                                                                                            ; 3       ;
; ladder_fpga_fifo21_input[2]                                                                                                                                                                            ; 3       ;
; ladder_fpga_fifo21_input[3]                                                                                                                                                                            ; 3       ;
; ladder_fpga_fifo21_input[4]                                                                                                                                                                            ; 3       ;
; ladder_fpga_fifo21_input[5]                                                                                                                                                                            ; 3       ;
; ladder_fpga_fifo21_input[6]                                                                                                                                                                            ; 3       ;
; ladder_fpga_fifo21_input[7]                                                                                                                                                                            ; 3       ;
; ladder_fpga_fifo21_input[8]                                                                                                                                                                            ; 3       ;
; ladder_fpga_fifo21_input[9]                                                                                                                                                                            ; 3       ;
; ladder_fpga_fifo21_input[10]                                                                                                                                                                           ; 3       ;
; ladder_fpga_fifo21_input[11]                                                                                                                                                                           ; 3       ;
; ladder_fpga_fifo21_input[12]                                                                                                                                                                           ; 3       ;
; ladder_fpga_fifo21_input[13]                                                                                                                                                                           ; 3       ;
; ladder_fpga_fifo21_input[14]                                                                                                                                                                           ; 3       ;
; ladder_fpga_fifo21_input[15]                                                                                                                                                                           ; 3       ;
; ladder_fpga_fifo21_input[16]                                                                                                                                                                           ; 3       ;
; ladder_fpga_fifo21_input[17]                                                                                                                                                                           ; 3       ;
; ladder_fpga_fifo21_input[18]                                                                                                                                                                           ; 3       ;
; ladder_fpga_fifo21_input[19]                                                                                                                                                                           ; 3       ;
; cnt_rclk[2]                                                                                                                                                                                            ; 3       ;
; cnt_rclk[1]                                                                                                                                                                                            ; 3       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_tr9_0_a2_0_g0_1                                                                                                                               ; 3       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_tr20_0_a2_0_g0_5                                                                                                                              ; 3       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[1]                                                                                                                                            ; 3       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_4:a_5_d_e|data_out                                                                                                                              ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_5:a_1_d_e|ff1                                                                                       ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_2:a_2_d_e|ff1                                                                                       ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_14:a_3_d_e|ff1                                                                                      ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_4:a_4_d_e|ff1                                                                                       ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_8:a_5_d_e|ff1                                                                                       ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_13:a_6_d_e|ff1                                                                                      ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_3:a_7_d_e|ff1                                                                                       ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_7:a_8_d_e|ff1                                                                                       ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_12:a_9_d_e|ff1                                                                                      ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_10:a_10_d_e|ff1                                                                                     ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_6:a_11_d_e|ff1                                                                                      ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_11:a_12_d_e|ff1                                                                                     ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_15:a_13_d_e|ff1                                                                                     ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_1:a_14_d_e|ff1                                                                                      ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_9:a_0_d_e|ff1                                                                                       ; 3       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse:a_15_b_c|ff1                                                                                        ; 3       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x08_0_sqmuxa_i_a2                                                                                                                             ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_10:a_16_d_e|data_out                                                                                                                   ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_19:a_18_d_e|data_out                                                                                                                   ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_9:a_20_d_e|data_out                                                                                                                    ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_16:a_22_d_e|data_out                                                                                                                   ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_13:a_0_d_e|data_out                                                                                                                    ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_17:a_2_d_e|data_out                                                                                                                    ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_11:a_4_d_e|data_out                                                                                                                    ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_6:a_6_d_e|data_out                                                                                                                     ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_1:a_8_d_e|data_out                                                                                                                     ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_21:a_10_d_e|data_out                                                                                                                   ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_15:a_12_d_e|data_out                                                                                                                   ; 3       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_20:a_14_d_e|data_out                                                                                                                   ; 3       ;
; testin_echelle_c                                                                                                                                                                                       ; 3       ;
; crc_error~input                                                                                                                                                                                        ; 2       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|cntr_cout[4]~0                                       ; 2       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|ram_address_b[4]                                                                 ; 2       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[4]                                                                       ; 2       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[5]                                                                       ; 2       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[3]                                                                       ; 2       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[2]                                                                       ; 2       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[1]                                                                       ; 2       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[0]                                                                       ; 2       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_79:a_20_d_e|scan_out_0                                                                                                                            ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3:a_15_b_c|ff1                                                                                                                                    ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_13:a_14_d_e|ff1                                                                                                                                 ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_8:a_13_d_e|ff1                                                                                                                                  ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_2:a_12_d_e|ff1                                                                                                                                  ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_7:a_11_d_e|ff1                                                                                                                                  ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_6:a_10_d_e|ff1                                                                                                                                  ; 2       ;
; tokenin_pulse_duration_c1                                                                                                                                                                              ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_9:a_9_d_e|ff1                                                                                                                                   ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_0_a2[9]                                                                                                                                        ; 2       ;
; mesure_temperature:comp_mesure_temperature|state[7]                                                                                                                                                    ; 2       ;
; proc_ladder_fpga_tokenin_pulse_duration.un5_tokenin_pulse_duration_0                                                                                                                                   ; 2       ;
; tokenin_pulse_duration[3]                                                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_0_a4_1_1[3]                                                                                                                                        ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_0_0_o2_0[2]                                                                                                                                        ; 2       ;
; mesure_temperature:comp_mesure_temperature|state[9]                                                                                                                                                    ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_i_0_0__g0_0_a3                                                                                                                                   ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_i_o2[0]                                                                                                                                          ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_i_o2_2[0]                                                                                                                                        ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_0_0_o2[2]                                                                                                                                          ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_15:a_3_d_e|ff1                                                                                                                       ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_3:a_7_d_e|ff1                                                                                                                        ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_17:a_2_d_e|ff1                                                                                                                       ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_12:a_6_d_e|ff1                                                                                                                       ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_9:a_8_d_e|ff1                                                                                                                        ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_10:a_4_d_e|ff1                                                                                                                       ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_14:a_9_d_e|ff1                                                                                                                       ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_4:a_5_d_e|ff1                                                                                                                        ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_7:a_10_d_e|ff1                                                                                                                       ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_18:a_11_d_e|ff1                                                                                                                      ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_1:a_12_d_e|ff1                                                                                                                       ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_11:a_13_d_e|ff1                                                                                                                      ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_6:a_15_d_e|ff1                                                                                                                       ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_8:a_14_d_e|ff1                                                                                                                       ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_19:a_16_d_e|ff1                                                                                                                      ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_2:a_17_d_e|ff1                                                                                                                       ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2:a_19_b_c|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_13:a_18_d_e|ff1                                                                                                                      ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_15:a_6_d_e|ff1                                                                                                                                  ; 2       ;
; mesure_temperature:comp_mesure_temperature|cnt[2]                                                                                                                                                      ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1_0_2__g3                                                                                                                                      ; 2       ;
; mesure_temperature:comp_mesure_temperature|cnt[3]                                                                                                                                                      ; 2       ;
; ladder_fpga_data_packer_temp[4]                                                                                                                                                                        ; 2       ;
; ladder_fpga_data_packer_temp[5]                                                                                                                                                                        ; 2       ;
; ladder_fpga_data_packer_temp[6]                                                                                                                                                                        ; 2       ;
; ladder_fpga_data_packer_temp[7]                                                                                                                                                                        ; 2       ;
; mesure_temperature:comp_mesure_temperature|un1_reset_sys_1_0_a2_i_o2                                                                                                                                   ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_0_o2_3[10]                                                                                                                                     ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_0_a4_1_1_1[10]                                                                                                                                 ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_0_o2_4[10]                                                                                                                                     ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_1_0_11__g3                                                                                                                                     ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|N_981_i_0_g0_1                                                                                                                                             ; 2       ;
; tokenin_pulse_ok                                                                                                                                                                                       ; 2       ;
; proc_ladder_fpga_nbr_rclk_echelle.un8_ladder_fpga_nbr_rclk_echellelto13                                                                                                                                ; 2       ;
; data_serial_m[12]                                                                                                                                                                                      ; 2       ;
; data_serial_m[13]                                                                                                                                                                                      ; 2       ;
; data_serial_m[14]                                                                                                                                                                                      ; 2       ;
; data_serial_m[15]                                                                                                                                                                                      ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_14:a_8_d_e|ff1                                                                                                                                  ; 2       ;
; cnt_rclk_c1                                                                                                                                                                                            ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_o2_1[6]                                                                                                                                        ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_i_o2_2_1[1]                                                                                                                                    ; 2       ;
; mesure_temperature:comp_mesure_temperature|state_ns_i_0_o2_2[6]                                                                                                                                        ; 2       ;
; mesure_temperature:comp_mesure_temperature|cnt[1]                                                                                                                                                      ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_5:a_1_d_e|ff1                                                                                                                        ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x04_0_0_g0                                                                                                                                    ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x04                                                                                                                                           ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_1_1_0_a2_1                                                                                                                                 ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_4_1_0_a2_3_g0_1_1                                                                                                                          ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_15:a_3_d_e|data_out                                                                                                                  ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_3:a_7_d_e|data_out                                                                                                                   ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_17:a_2_d_e|data_out                                                                                                                  ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_12:a_6_d_e|data_out                                                                                                                  ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_9:a_8_d_e|data_out                                                                                                                   ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_10:a_4_d_e|data_out                                                                                                                  ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_14:a_9_d_e|data_out                                                                                                                  ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_5:a_1_d_e|data_out                                                                                                                   ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_4:a_5_d_e|data_out                                                                                                                   ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_7:a_10_d_e|data_out                                                                                                                  ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_18:a_11_d_e|data_out                                                                                                                 ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_1:a_12_d_e|data_out                                                                                                                  ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_11:a_13_d_e|data_out                                                                                                                 ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_6:a_15_d_e|data_out                                                                                                                  ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_8:a_14_d_e|data_out                                                                                                                  ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_19:a_16_d_e|data_out                                                                                                                 ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_2:a_17_d_e|data_out                                                                                                                  ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2:a_19_b_c|data_out                                                                                                                    ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_13:a_18_d_e|data_out                                                                                                                 ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_4:a_5_d_e|ff1                                                                                                                                   ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_0                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_0                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_0                                                                                                                                              ; 2       ;
; ladder_fpga_nbr_hold[0]                                                                                                                                                                                ; 2       ;
; ladder_fpga_nbr_test[0]                                                                                                                                                                                ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_1                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_1                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_1                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_1                                                                                                                                              ; 2       ;
; ladder_fpga_nbr_hold[1]                                                                                                                                                                                ; 2       ;
; ladder_fpga_nbr_test[1]                                                                                                                                                                                ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_2                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_2                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_2                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_2                                                                                                                                              ; 2       ;
; ladder_fpga_nbr_hold[2]                                                                                                                                                                                ; 2       ;
; ladder_fpga_nbr_test[2]                                                                                                                                                                                ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_3                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_3                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_3                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_3                                                                                                                                              ; 2       ;
; ladder_fpga_nbr_hold[3]                                                                                                                                                                                ; 2       ;
; ladder_fpga_nbr_test[3]                                                                                                                                                                                ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_4                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_4                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_4                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_4                                                                                                                                              ; 2       ;
; ladder_fpga_nbr_hold[4]                                                                                                                                                                                ; 2       ;
; ladder_fpga_nbr_test[4]                                                                                                                                                                                ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_5                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_5                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_5                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_5                                                                                                                                              ; 2       ;
; ladder_fpga_nbr_hold[5]                                                                                                                                                                                ; 2       ;
; ladder_fpga_nbr_test[5]                                                                                                                                                                                ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_6                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_6                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_6                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_6                                                                                                                                              ; 2       ;
; ladder_fpga_nbr_hold[6]                                                                                                                                                                                ; 2       ;
; ladder_fpga_nbr_test[6]                                                                                                                                                                                ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_7                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_7                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_7                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_7                                                                                                                                              ; 2       ;
; ladder_fpga_nbr_hold[7]                                                                                                                                                                                ; 2       ;
; ladder_fpga_nbr_test[7]                                                                                                                                                                                ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_8                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_8                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_8                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_8                                                                                                                                              ; 2       ;
; ladder_fpga_nbr_hold[8]                                                                                                                                                                                ; 2       ;
; ladder_fpga_nbr_test[8]                                                                                                                                                                                ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_9                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_9                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_9                                                                                                                                              ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_9                                                                                                                                              ; 2       ;
; ladder_fpga_nbr_hold[9]                                                                                                                                                                                ; 2       ;
; ladder_fpga_nbr_test[9]                                                                                                                                                                                ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_10                                                                                                                                             ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_10                                                                                                                                             ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_10                                                                                                                                             ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_10                                                                                                                                             ; 2       ;
; ladder_fpga_nbr_hold[10]                                                                                                                                                                               ; 2       ;
; ladder_fpga_nbr_test[10]                                                                                                                                                                               ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature3_11                                                                                                                                             ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature2_11                                                                                                                                             ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_11                                                                                                                                             ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature1_11                                                                                                                                             ; 2       ;
; ladder_fpga_nbr_hold[11]                                                                                                                                                                               ; 2       ;
; ladder_fpga_nbr_test[11]                                                                                                                                                                               ; 2       ;
; ladder_fpga_fifo21_input[20]                                                                                                                                                                           ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|state_readout_ns_0_4__g2                                                                                                                                   ; 2       ;
; state_readout_ns_0_3__g2                                                                                                                                                                               ; 2       ;
; cnt_rclk[3]                                                                                                                                                                                            ; 2       ;
; mesure_temperature:comp_mesure_temperature|temperature0_0                                                                                                                                              ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_16:a_0_d_e|data_out                                                                                                                  ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_3_1_0_0_g0_0                                                                                                                               ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_1_1_0_a2_0_2                                                                                                                               ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_tr21_0_a2_0_g0                                                                                                                                ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_7_1_0_0_g0_0                                                                                                                               ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_7_1_0_0_g1_1                                                                                                                               ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_7_1_0_a2_3                                                                                                                                 ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present_ns_0_1_0_a2_5_g0_4                                                                                                                            ; 2       ;
; state_readout_ns_a2_1[0]                                                                                                                                                                               ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_5:a_17_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_10:a_16_d_e|ff1                                                                                                                        ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_7:a_19_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_19:a_18_d_e|ff1                                                                                                                        ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_2:a_21_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_9:a_20_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|ff1                                                                                                                           ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_16:a_22_d_e|ff1                                                                                                                        ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_22:a_1_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_12:a_3_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_17:a_2_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_4:a_5_d_e|ff1                                                                                                                          ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_11:a_4_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_8:a_7_d_e|ff1                                                                                                                          ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_6:a_6_d_e|ff1                                                                                                                          ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_14:a_9_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_1:a_8_d_e|ff1                                                                                                                          ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_3:a_11_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_21:a_10_d_e|ff1                                                                                                                        ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_23:a_13_d_e|ff1                                                                                                                        ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_15:a_12_d_e|ff1                                                                                                                        ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_18:a_15_d_e|ff1                                                                                                                        ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x01_0_0_g0                                                                                                                                    ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x01                                                                                                                                           ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_20:a_14_d_e|ff1                                                                                                                        ; 2       ;
; proc_ladder_fpga_level_shifter_sdi.level_shifter_dac_sdi_3_sn_m1                                                                                                                                       ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_5:a_1_d_e|ff1                                                                                             ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_9:a_9_d_e|ff1                                                                                             ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_8:a_13_d_e|ff1                                                                                            ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_4:a_5_d_e|ff1                                                                                             ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1:a_15_b_c|ff1                                                                                              ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_1:a_7_d_e|ff1                                                                                             ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_12:a_3_d_e|ff1                                                                                            ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_7:a_11_d_e|ff1                                                                                            ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_2:a_12_d_e|ff1                                                                                            ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_10:a_4_d_e|ff1                                                                                            ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_13:a_14_d_e|ff1                                                                                           ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_15:a_6_d_e|ff1                                                                                            ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_6:a_10_d_e|ff1                                                                                            ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_11:a_2_d_e|ff1                                                                                            ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_14:a_8_d_e|ff1                                                                                            ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x0b_0_0_g0                                                                                                                                    ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x0b                                                                                                                                           ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|G_665                                                                                                                                                      ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x08_0_0_g0                                                                                                                                    ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x08                                                                                                                                           ; 2       ;
; dr_x_bits_2:COMP_ladder_fpga_SC_REF_LATCHUP|dr_cell_0:a_1_b_c|ff1                                                                                                                                      ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_1:a_7_d_e|ff1                                                                                                                                   ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_9:a_0_d_e|ff2en                                                                                     ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_0                                                                                                         ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_5:a_1_d_e|ff2en                                                                                     ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_1                                                                                                         ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_2:a_2_d_e|ff2en                                                                                     ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_2                                                                                                         ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_14:a_3_d_e|ff2en                                                                                    ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_3                                                                                                         ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_4:a_4_d_e|ff2en                                                                                     ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_4                                                                                                         ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_8:a_5_d_e|ff2en                                                                                     ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_5                                                                                                         ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_13:a_6_d_e|ff2en                                                                                    ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_6                                                                                                         ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_3:a_7_d_e|ff2en                                                                                     ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_7                                                                                                         ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_7:a_8_d_e|ff2en                                                                                     ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_8                                                                                                         ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_12:a_9_d_e|ff2en                                                                                    ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_9                                                                                                         ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_10:a_10_d_e|ff2en                                                                                   ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_10                                                                                                        ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_6:a_11_d_e|ff2en                                                                                    ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_11                                                                                                        ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_11:a_12_d_e|ff2en                                                                                   ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_12                                                                                                        ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_15:a_13_d_e|ff2en                                                                                   ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_13                                                                                                        ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse_1:a_14_d_e|ff2en                                                                                    ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_14                                                                                                        ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_13:a_0_d_e|ff1                                                                                                                         ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_3:a_0_d_e|ff1                                                                                             ; 2       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_16:a_0_d_e|ff1                                                                                                                       ; 2       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_3:a_3_d_e|ff1                                                                                                                                              ; 2       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell:a_4_b_c|ff1                                                                                                                                                ; 2       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_1:a_1_d_e|ff1                                                                                                                                              ; 2       ;
; dr_x_bits_2:COMP_ladder_fpga_SC_REF_LATCHUP|dr_cell_0_1:a_0_d_e|ff1                                                                                                                                    ; 2       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_4:a_2_d_e|ff1                                                                                                                                              ; 2       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_2:a_0_d_e|ff1                                                                                                                                              ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_5:a_1_d_e|ff1                                                                                                                                   ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_10:a_4_d_e|ff1                                                                                                                                  ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_3:a_0_d_e|ff1                                                                                                                                   ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_11:a_2_d_e|ff1                                                                                                                                  ; 2       ;
; dr_x_bits_avec_pulse_work_ladder_fpga_ladder_fpga_arch_0layer0:allumage_hybride|dr_cell_avec_pulse:a_15_b_c|ff2en                                                                                      ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x09_0_0_g2_1                                                                                                                                  ; 2       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|filtre_latchup:control_latchup|enable_latchup_n_15                                                                                                        ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x03_0_0_g0                                                                                                                                    ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x01_0_0_g2_1                                                                                                                                  ; 2       ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|sc_updateDR_0x03                                                                                                                                           ; 2       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_12:a_3_d_e|ff1                                                                                                                                  ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_5:a_17_d_e|data_out                                                                                                                    ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_7:a_19_d_e|data_out                                                                                                                    ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_2:a_21_d_e|data_out                                                                                                                    ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4:a_23_b_c|data_out                                                                                                                      ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_22:a_1_d_e|data_out                                                                                                                    ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_12:a_3_d_e|data_out                                                                                                                    ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_4:a_5_d_e|data_out                                                                                                                     ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_8:a_7_d_e|data_out                                                                                                                     ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_14:a_9_d_e|data_out                                                                                                                    ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_3:a_11_d_e|data_out                                                                                                                    ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_23:a_13_d_e|data_out                                                                                                                   ; 2       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_18:a_15_d_e|data_out                                                                                                                   ; 2       ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_locked      ; 2       ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_activeclock ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_5:a_1_d_e|data_out                                                                                        ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_9:a_9_d_e|data_out                                                                                        ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_8:a_13_d_e|data_out                                                                                       ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_4:a_5_d_e|data_out                                                                                        ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1:a_15_b_c|data_out                                                                                         ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_1:a_7_d_e|data_out                                                                                        ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_12:a_3_d_e|data_out                                                                                       ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_7:a_11_d_e|data_out                                                                                       ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_2:a_12_d_e|data_out                                                                                       ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_10:a_4_d_e|data_out                                                                                       ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_13:a_14_d_e|data_out                                                                                      ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_15:a_6_d_e|data_out                                                                                       ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_6:a_10_d_e|data_out                                                                                       ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_11:a_2_d_e|data_out                                                                                       ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_14:a_8_d_e|data_out                                                                                       ; 2       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_BYPASS_HYBRIDE:COMP_ladder_fpga_SC_BYPASS_HYBRIDE|dr_cell_1_3:a_0_d_e|data_out                                                                                        ; 2       ;
; dr_x_bits_2:COMP_ladder_fpga_SC_REF_LATCHUP|dr_cell_0_1:a_0_d_e|data_out                                                                                                                               ; 2       ;
; dr_x_bits_2:COMP_ladder_fpga_SC_REF_LATCHUP|dr_cell_0:a_1_b_c|data_out                                                                                                                                 ; 2       ;
; card_ser_num_c[0]                                                                                                                                                                                      ; 2       ;
; card_ser_num_c[1]                                                                                                                                                                                      ; 2       ;
; card_ser_num_c[2]                                                                                                                                                                                      ; 2       ;
; card_ser_num_c[3]                                                                                                                                                                                      ; 2       ;
; card_ser_num_c[4]                                                                                                                                                                                      ; 2       ;
; card_ser_num_c[5]                                                                                                                                                                                      ; 2       ;
; ladder_addr_c[0]                                                                                                                                                                                       ; 2       ;
; ladder_addr_c[1]                                                                                                                                                                                       ; 2       ;
; ladder_addr_c[2]                                                                                                                                                                                       ; 2       ;
; latchup_hybride_c[0]                                                                                                                                                                                   ; 2       ;
; latchup_hybride_c[1]                                                                                                                                                                                   ; 2       ;
; latchup_hybride_c[2]                                                                                                                                                                                   ; 2       ;
; latchup_hybride_c[3]                                                                                                                                                                                   ; 2       ;
; latchup_hybride_c[4]                                                                                                                                                                                   ; 2       ;
; latchup_hybride_c[5]                                                                                                                                                                                   ; 2       ;
; latchup_hybride_c[6]                                                                                                                                                                                   ; 2       ;
; latchup_hybride_c[7]                                                                                                                                                                                   ; 2       ;
; latchup_hybride_c[8]                                                                                                                                                                                   ; 2       ;
; latchup_hybride_c[9]                                                                                                                                                                                   ; 2       ;
; latchup_hybride_c[10]                                                                                                                                                                                  ; 2       ;
; latchup_hybride_c[11]                                                                                                                                                                                  ; 2       ;
; latchup_hybride_c[12]                                                                                                                                                                                  ; 2       ;
; latchup_hybride_c[13]                                                                                                                                                                                  ; 2       ;
; latchup_hybride_c[14]                                                                                                                                                                                  ; 2       ;
; latchup_hybride_c[15]                                                                                                                                                                                  ; 2       ;
; debug_present_n_c                                                                                                                                                                                      ; 2       ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|pll_lock_sync~feeder  ; 1       ;
; dr_x_bits_init_20:COMP_LADDER_FPGA_SC_LEVEL_SHIFTER_DAC|dr_cell_2_16:a_0_d_e|data_out_1~feeder                                                                                                         ; 1       ;
; dr_x_bits_init_24:COMP_LADDER_FPGA_SC_ROBOCLOCK_PHASE|dr_cell_4_3:a_11_d_e|data_out_1~feeder                                                                                                           ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup:gen_0_latch_n|pilotage_n~feeder                                                                      ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_1:gen_1_latch_n|pilotage_n~feeder                                                                    ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_2:gen_2_latch_n|pilotage_n~feeder                                                                    ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_3:gen_3_latch_n|pilotage_n~feeder                                                                    ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_4:gen_4_latch_n|pilotage_n~feeder                                                                    ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_5:gen_5_latch_n|pilotage_n~feeder                                                                    ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_6:gen_6_latch_n|pilotage_n~feeder                                                                    ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_7:gen_7_latch_n|pilotage_n~feeder                                                                    ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_8:gen_8_latch_n|pilotage_n~feeder                                                                    ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_9:gen_9_latch_n|pilotage_n~feeder                                                                    ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_10:gen_10_latch_n|pilotage_n~feeder                                                                  ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_11:gen_11_latch_n|pilotage_n~feeder                                                                  ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_12:gen_12_latch_n|pilotage_n~feeder                                                                  ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_13:gen_13_latch_n|pilotage_n~feeder                                                                  ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_14:gen_14_latch_n|pilotage_n~feeder                                                                  ; 1       ;
; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_2:a_0_d_e|data_out_1~feeder                                                                                                                                ; 1       ;
; gestion_hybrides_v4:comp_gestion_hybrides_v4|memoire_latchup_general:control_alim|memoire_latchup_15:gen_15_latch_n|pilotage_n~feeder                                                                  ; 1       ;
; clock40mhz_xtal~input                                                                                                                                                                                  ; 1       ;
; clock40mhz_fpga~input                                                                                                                                                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a0~_wirecell                                 ; 1       ;
; ladder_fpga_mux_status_count_integer[0]~_wirecell                                                                                                                                                      ; 1       ;
; ladder_fpga_adc_select_n~_wirecell                                                                                                                                                                     ; 1       ;
; ladder_fpga_adc_bit_count_cs_integer[3]~_wirecell                                                                                                                                                      ; 1       ;
; ladder_fpga_adc_bit_count_cs_integer[2]~_wirecell                                                                                                                                                      ; 1       ;
; ladder_fpga_adc_bit_count_cs_integer[1]~_wirecell                                                                                                                                                      ; 1       ;
; ladder_fpga_adc_bit_count_cs_integer[0]~_wirecell                                                                                                                                                      ; 1       ;
; debug_present_n_c~_wirecell                                                                                                                                                                            ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|rdptr_g[0]~0                                                                     ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[0]~0                                                                     ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~5                                   ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~5                                   ; 1       ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|locked                ; 1       ;
; mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|pll_lock_sync         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|_~5                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|_~4                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|_~5                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|_~3                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|sub_parity8a[0]                                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|sub_parity8a[1]                                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|delayed_wrptr_g[3]                                                               ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|delayed_wrptr_g[4]                                                               ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|delayed_wrptr_g[5]                                                               ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|delayed_wrptr_g[0]                                                               ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|delayed_wrptr_g[1]                                                               ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|delayed_wrptr_g[2]                                                               ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|_~4                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|sub_parity5a[0]                                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|sub_parity5a[1]                                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a4~0                                         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a5~0                                         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a3~0                                         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|_~2                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a2~0                                         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|_~1                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a1~0                                         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|_~0                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe11a[3]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe11a[4]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe11a[5]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe11a[0]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe11a[1]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe11a[2]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a5~0                                         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|cntr_cout[4]~0                                       ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a4~0                                         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|_~3                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a3~0                                         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a2~0                                         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|_~1                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a1~0                                         ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|_~0                                                  ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~4                                   ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~3                                   ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|rdptr_g[3]                                                                       ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe12a[3]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|mux_a18:rdemp_eq_comp_msb_mux|result_node[0]~2                                   ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|rdptr_g[4]                                                                       ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe12a[4]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|rdptr_g[5]                                                                       ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe12a[5]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~4                                   ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~3                                   ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|rdptr_g[0]                                                                       ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe12a[0]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|mux_a18:rdemp_eq_comp_lsb_mux|result_node[0]~2                                   ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|rdptr_g[1]                                                                       ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe12a[1]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|rdptr_g[2]                                                                       ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|alt_synch_pipe_fkd:rs_dgwp|dffpipe_ed9:dffpipe10|dffe12a[2]                      ; 1       ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|ram_address_a[4]                                                                 ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_104:a_47_b_c|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_104:a_47_b_c|scan_out                                                                                                                             ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_143:a_46_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_143:a_46_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_144:a_45_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_144:a_45_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_109:a_44_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_109:a_44_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_142:a_43_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_142:a_43_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_135:a_42_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_135:a_42_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_140:a_41_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_140:a_41_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_107:a_40_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_107:a_40_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_108:a_39_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_108:a_39_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_122:a_38_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_122:a_38_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_133:a_37_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_133:a_37_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_130:a_36_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_130:a_36_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_127:a_35_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_127:a_35_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_111:a_34_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_111:a_34_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_121:a_33_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_121:a_33_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_113:a_32_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_113:a_32_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_147:a_31_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_147:a_31_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_148:a_30_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_148:a_30_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_37:a_29_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_149:a_29_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_37:a_29_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_149:a_29_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_41:a_28_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_150:a_28_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_41:a_28_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_150:a_28_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_27:a_27_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_120:a_27_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_27:a_27_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_120:a_27_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_36:a_26_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_105:a_26_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_36:a_26_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_105:a_26_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_33:a_25_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_123:a_25_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_33:a_25_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_123:a_25_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_40:a_24_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_134:a_24_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_40:a_24_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_134:a_24_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_14:a_23_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_131:a_23_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_14:a_23_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_131:a_23_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_24:a_22_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_128:a_22_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_24:a_22_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_128:a_22_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_34:a_21_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_110:a_21_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_34:a_21_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_110:a_21_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_79:a_20_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_31:a_20_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_136:a_20_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_57:a_20_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_31:a_20_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_136:a_20_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_57:a_20_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_82:a_19_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_28:a_19_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_114:a_19_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_60:a_19_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_82:a_19_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_28:a_19_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_114:a_19_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_60:a_19_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_68:a_18_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_38:a_18_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_116:a_18_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_46:a_18_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_68:a_18_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_38:a_18_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_116:a_18_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_46:a_18_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_70:a_17_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_35:a_17_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_145:a_17_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_48:a_17_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_70:a_17_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_35:a_17_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_145:a_17_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_48:a_17_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_69:a_16_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_32:a_16_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_137:a_16_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_47:a_16_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_69:a_16_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_32:a_16_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_137:a_16_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_47:a_16_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_73:a_15_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_88:a_15_b_c|ff1                                                                                                     ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_39:a_15_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_151:a_15_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_51:a_15_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_73:a_15_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_88:a_15_b_c|scan_out                                                                                                ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_39:a_15_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_151:a_15_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_51:a_15_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_67:a_14_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_101:a_14_d_e|ff1                                                                                                    ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_13:a_14_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_125:a_14_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_45:a_14_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_67:a_14_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_101:a_14_d_e|scan_out_0                                                                                             ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_13:a_14_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_125:a_14_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_45:a_14_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_86:a_13_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_96:a_13_d_e|ff1                                                                                                     ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_23:a_13_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_106:a_13_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_64:a_13_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_86:a_13_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_96:a_13_d_e|scan_out_0                                                                                              ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_23:a_13_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_106:a_13_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_64:a_13_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_74:a_12_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_90:a_12_d_e|ff1                                                                                                     ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_20:a_12_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_124:a_12_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_52:a_12_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_74:a_12_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_90:a_12_d_e|scan_out_0                                                                                              ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_20:a_12_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_124:a_12_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_52:a_12_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_71:a_11_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_95:a_11_d_e|ff1                                                                                                     ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_43:a_11_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_139:a_11_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_49:a_11_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_71:a_11_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_95:a_11_d_e|scan_out_0                                                                                              ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_43:a_11_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_139:a_11_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_49:a_11_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_85:a_10_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_94:a_10_d_e|ff1                                                                                                     ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_17:a_10_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_132:a_10_d_e|ff1                                                                                                                                  ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_63:a_10_d_e|ff1                                                                                                                                      ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_85:a_10_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_94:a_10_d_e|scan_out_0                                                                                              ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_17:a_10_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_132:a_10_d_e|scan_out_0                                                                                                                           ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_63:a_10_d_e|scan_out_0                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_81:a_9_d_e|ff1                                                                                                                                    ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_97:a_9_d_e|ff1                                                                                                      ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_29:a_9_d_e|ff1                                                                                                                                    ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_129:a_9_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_59:a_9_d_e|ff1                                                                                                                                       ; 1       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3:a_15_b_c|data_out                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_81:a_9_d_e|scan_out_0                                                                                                                             ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_97:a_9_d_e|scan_out_0                                                                                               ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_29:a_9_d_e|scan_out_0                                                                                                                             ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_129:a_9_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_59:a_9_d_e|scan_out_0                                                                                                                                ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_75:a_8_d_e|ff1                                                                                                                                    ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_102:a_8_d_e|ff1                                                                                                     ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_21:a_8_d_e|ff1                                                                                                                                    ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_126:a_8_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_53:a_8_d_e|ff1                                                                                                                                       ; 1       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_13:a_14_d_e|data_out                                                                                                                            ; 1       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3:a_15_b_c|scan_out                                                                                                                               ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_75:a_8_d_e|scan_out_0                                                                                                                             ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_102:a_8_d_e|scan_out_0                                                                                              ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_21:a_8_d_e|scan_out_0                                                                                                                             ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_126:a_8_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_53:a_8_d_e|scan_out_0                                                                                                                                ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1                                                                                                                                ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1_13                                                                                                                             ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1_2                                                                                                                              ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1_1                                                                                                                              ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1_4                                                                                                                              ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1_3                                                                                                                              ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1_14                                                                                                                             ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1_6                                                                                                                              ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1_5                                                                                                                              ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1_8                                                                                                                              ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1_3_0_g1_7                                                                                                                              ; 1       ;
; dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell:a_7_b_c|ff1                                                                                                                                          ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_72:a_7_d_e|ff1                                                                                                                                    ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_89:a_7_d_e|ff1                                                                                                      ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_18:a_7_d_e|ff1                                                                                                                                    ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_141:a_7_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|ff1                                                                                                                                       ; 1       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_8:a_13_d_e|data_out                                                                                                                             ; 1       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_13:a_14_d_e|scan_out_0                                                                                                                          ; 1       ;
; dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell:a_7_b_c|scan_out                                                                                                                                     ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_72:a_7_d_e|scan_out_0                                                                                                                             ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_89:a_7_d_e|scan_out_0                                                                                               ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_18:a_7_d_e|scan_out_0                                                                                                                             ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_141:a_7_d_e|scan_out_0                                                                                                                            ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_50:a_7_d_e|scan_out_0                                                                                                                                ; 1       ;
; dr_x_bits_8:COMP_ladder_fpga_SC_IDENT_REG|dr_cell_10:a_6_d_e|ff1                                                                                                                                       ; 1       ;
; dr_x_bits_22_1:COMP_ladder_fpga_SC_DEBUG_REG|dr_cell_78:a_6_d_e|ff1                                                                                                                                    ; 1       ;
; dr_x_bits_16_COMP_ladder_fpga_SC_ETAT_ALIMS:COMP_ladder_fpga_SC_ETAT_ALIMS|dr_cell_103:a_6_d_e|ff1                                                                                                     ; 1       ;
; dr_x_bits_32:COMP_ladder_fpga_SC_VERSION_REG|dr_cell_15:a_6_d_e|ff1                                                                                                                                    ; 1       ;
; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_115:a_6_d_e|ff1                                                                                                                                   ; 1       ;
; dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_56:a_6_d_e|ff1                                                                                                                                       ; 1       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_2:a_12_d_e|data_out                                                                                                                             ; 1       ;
; dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_8:a_13_d_e|scan_out_0                                                                                                                           ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; Name                                                                                                                                                      ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|altsyncram_5i31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 21           ; 32           ; 21           ; yes                    ; no                      ; yes                    ; yes                     ; 672  ; 32                          ; 21                          ; 32                          ; 21                          ; 672                 ; 1    ; None ; M9K_X13_Y12_N0 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,895 / 47,787 ( 4 % ) ;
; C16 interconnects           ; 161 / 1,804 ( 9 % )    ;
; C4 interconnects            ; 1,191 / 31,272 ( 4 % ) ;
; Direct links                ; 548 / 47,787 ( 1 % )   ;
; Global clocks               ; 8 / 20 ( 40 % )        ;
; Local interconnects         ; 799 / 15,408 ( 5 % )   ;
; R24 interconnects           ; 168 / 1,775 ( 9 % )    ;
; R4 interconnects            ; 1,224 / 41,310 ( 3 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.30) ; Number of LABs  (Total = 131) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 15                            ;
; 2                                           ; 7                             ;
; 3                                           ; 8                             ;
; 4                                           ; 2                             ;
; 5                                           ; 3                             ;
; 6                                           ; 4                             ;
; 7                                           ; 2                             ;
; 8                                           ; 0                             ;
; 9                                           ; 2                             ;
; 10                                          ; 2                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 4                             ;
; 14                                          ; 4                             ;
; 15                                          ; 6                             ;
; 16                                          ; 67                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.37) ; Number of LABs  (Total = 131) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 66                            ;
; 1 Clock                            ; 114                           ;
; 1 Clock enable                     ; 34                            ;
; 1 Sync. clear                      ; 14                            ;
; 1 Sync. load                       ; 34                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 46                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.27) ; Number of LABs  (Total = 131) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 9                             ;
; 3                                            ; 4                             ;
; 4                                            ; 6                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 4                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 2                             ;
; 14                                           ; 1                             ;
; 15                                           ; 4                             ;
; 16                                           ; 1                             ;
; 17                                           ; 0                             ;
; 18                                           ; 7                             ;
; 19                                           ; 3                             ;
; 20                                           ; 6                             ;
; 21                                           ; 4                             ;
; 22                                           ; 2                             ;
; 23                                           ; 4                             ;
; 24                                           ; 8                             ;
; 25                                           ; 3                             ;
; 26                                           ; 7                             ;
; 27                                           ; 6                             ;
; 28                                           ; 8                             ;
; 29                                           ; 4                             ;
; 30                                           ; 4                             ;
; 31                                           ; 1                             ;
; 32                                           ; 15                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.47) ; Number of LABs  (Total = 131) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 20                            ;
; 2                                               ; 17                            ;
; 3                                               ; 9                             ;
; 4                                               ; 8                             ;
; 5                                               ; 6                             ;
; 6                                               ; 8                             ;
; 7                                               ; 5                             ;
; 8                                               ; 6                             ;
; 9                                               ; 5                             ;
; 10                                              ; 3                             ;
; 11                                              ; 8                             ;
; 12                                              ; 9                             ;
; 13                                              ; 4                             ;
; 14                                              ; 4                             ;
; 15                                              ; 4                             ;
; 16                                              ; 10                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.31) ; Number of LABs  (Total = 131) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 10                            ;
; 3                                            ; 9                             ;
; 4                                            ; 6                             ;
; 5                                            ; 8                             ;
; 6                                            ; 5                             ;
; 7                                            ; 9                             ;
; 8                                            ; 5                             ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 9                             ;
; 14                                           ; 5                             ;
; 15                                           ; 9                             ;
; 16                                           ; 7                             ;
; 17                                           ; 2                             ;
; 18                                           ; 7                             ;
; 19                                           ; 4                             ;
; 20                                           ; 1                             ;
; 21                                           ; 2                             ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 4                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                                   ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                                  ; 288          ; 16           ; 288          ; 0            ; 0            ; 293       ; 288          ; 0            ; 293       ; 293       ; 0            ; 0            ; 0            ; 0            ; 165          ; 0            ; 0            ; 165          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 293       ; 0            ; 0            ;
; Total Unchecked                             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                          ; 5            ; 277          ; 5            ; 293          ; 293          ; 0         ; 5            ; 293          ; 0         ; 0         ; 293          ; 293          ; 293          ; 293          ; 128          ; 293          ; 293          ; 128          ; 293          ; 293          ; 293          ; 293          ; 293          ; 293          ; 293          ; 293          ; 293          ; 0         ; 293          ; 293          ;
; Total Fail                                  ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; clock80mhz_adc                              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_horloge40_phase[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_horloge40_phase[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_horloge40_phase[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_horloge40_phase[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_adc_phase[0]                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_adc_phase[1]                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_adc_phase[2]                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_adc_phase[3]                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_adc_phase[4]                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_adc_phase[5]                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_adc_phase[6]                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; roboclock_adc_phase[7]                      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_cs_n[0]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_cs_n[1]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_cs_n[2]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_cs_n[3]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_cs_n[4]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_cs_n[5]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_cs_n[6]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_cs_n[7]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; level_shifter_dac_ld_cs_n                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; level_shifter_dac_sdi                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; level_shifter_dac_sck                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[0]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[1]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[2]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[3]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[4]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[5]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[6]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[7]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[8]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[9]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[10]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[11]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[12]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[13]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[14]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_magnd_hybride[15]                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[0]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[1]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[2]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[3]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[4]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[5]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[6]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[7]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[8]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[9]                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[10]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[11]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[12]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[13]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[14]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pilotage_mvdd_hybride[15]                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[0]                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[1]                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[2]                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[3]                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[4]                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[5]                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[6]                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[7]                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[8]                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[9]                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[10]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[11]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[12]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[13]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[14]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[15]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[16]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[17]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[18]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[19]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[20]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_to_rdo[21]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_fpga_sc_tdo                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fibre_tx_disable                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_ref_latchup[0]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux_ref_latchup[1]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; test_16hybrides                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hold_16hybrides                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_fpga_rclk_16hybrides                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[0]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[1]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[2]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[3]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[4]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[5]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[6]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[7]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[8]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[9]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[10]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[11]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[12]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[13]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[14]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_hybride[15]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[0]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[1]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[2]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[3]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[4]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[5]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[6]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[7]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[8]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[9]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[10]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[11]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[12]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[13]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[14]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tck_hybride[15]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[0]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[1]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[2]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[3]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[4]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[5]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[6]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[7]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[8]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[9]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[10]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[11]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[12]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[13]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[14]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tms_hybride[15]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[0]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[1]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[2]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[3]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[4]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[5]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[6]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[7]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[8]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[9]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[10]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[11]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[12]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[13]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[14]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_trstb_hybride[15]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[0]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[1]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[2]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[3]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[4]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[5]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[6]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[7]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[8]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[9]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[10]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[11]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[12]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[13]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[14]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdi_hybride[15]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_read_n                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_reset_n                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_write                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dbg_ladder_fpga_adc_bit_count_cs_integer[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dbg_ladder_fpga_sc_bypass                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; crc_error                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; temperature                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; spare_switch                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_tx_full                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_rx_empty                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[7]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[6]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[5]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[4]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[3]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[2]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[1]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[0]                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[15]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[14]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[13]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[12]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[11]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[10]                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[9]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[8]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[7]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[6]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[5]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[4]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[3]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[2]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[1]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenout_hybride[0]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fibre_tx_fault                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fibre_rx_loss                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fibre_mod_sda                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fibre_mod_scl                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fibre_mod_absent                            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[20]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[19]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[18]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[17]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[16]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[15]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[14]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[13]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[12]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[11]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rdo_to_ladder[10]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fpga_serdes_ou_connec                       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_serdes_ou_connec                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; xtal_en                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; debug_present_n                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_ready_n                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_present                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[15]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[14]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[13]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[12]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[11]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[10]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[9]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[8]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[7]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[6]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[5]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[4]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[3]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[2]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[1]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sc_tdo_hybride[0]                           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[15]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[14]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[13]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[12]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[11]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[10]                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[9]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[8]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[7]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[6]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[5]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[4]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[3]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[2]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[1]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latchup_hybride[0]                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; des_bist_pass                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_fpga_sc_tdi                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_fpga_sc_trstb                        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_fpga_sc_tms                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_fpga_sc_tck                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; holdin_echelle                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; testin_echelle                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tokenin_echelle                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_addr[2]                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_addr[1]                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ladder_addr[0]                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; des_lock                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[15]                             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[14]                             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[13]                             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[12]                             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[11]                             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[10]                             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[9]                              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[8]                              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[7]                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[6]                              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[5]                              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[4]                              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[3]                              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[2]                              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[1]                              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; data_serial[0]                              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; card_ser_num[5]                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; card_ser_num[4]                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; card_ser_num[3]                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; card_ser_num[2]                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; card_ser_num[1]                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; card_ser_num[0]                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock40mhz_fpga                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock40mhz_xtal                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Passive Serial           ;
; Error detection CRC                                              ; On                       ;
; Error check frequency divisor                                    ; 1                        ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As input tri-stated      ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                            ; Destination Clock(s)                                                                       ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+
; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] ; ladder_fpga_sc_tck                                                                         ; 151.3             ;
; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] ; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] ; 14.0              ;
; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] ; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] ; 6.8               ;
; ladder_fpga_sc_tck                                                                         ; ladder_fpga_sc_tck                                                                         ; 6.0               ;
; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] ; comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] ; 5.4               ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                              ; Destination Register                                                                                                                                                            ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; mesure_temperature:comp_mesure_temperature|temperature0_3                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_138:a_3_d_e|ff1                                                                                                            ; 3.482             ;
; mesure_temperature:comp_mesure_temperature|temperature2_7                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_147:a_31_d_e|ff1                                                                                                           ; 3.319             ;
; mesure_temperature:comp_mesure_temperature|temperature2_8                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_113:a_32_d_e|ff1                                                                                                           ; 3.319             ;
; mesure_temperature:comp_mesure_temperature|temperature2_10                                                                                                   ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_111:a_34_d_e|ff1                                                                                                           ; 3.319             ;
; mesure_temperature:comp_mesure_temperature|temperature2_11                                                                                                   ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_127:a_35_d_e|ff1                                                                                                           ; 3.319             ;
; mesure_temperature:comp_mesure_temperature|temperature2_6                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_148:a_30_d_e|ff1                                                                                                           ; 3.269             ;
; mesure_temperature:comp_mesure_temperature|temperature2_9                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_121:a_33_d_e|ff1                                                                                                           ; 3.269             ;
; mesure_temperature:comp_mesure_temperature|temperature3_11                                                                                                   ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_104:a_47_b_c|ff1                                                                                                           ; 3.222             ;
; mesure_temperature:comp_mesure_temperature|temperature3_0                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_130:a_36_d_e|ff1                                                                                                           ; 3.220             ;
; mesure_temperature:comp_mesure_temperature|temperature3_1                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_133:a_37_d_e|ff1                                                                                                           ; 3.220             ;
; mesure_temperature:comp_mesure_temperature|temperature2_2                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_105:a_26_d_e|ff1                                                                                                           ; 3.219             ;
; mesure_temperature:comp_mesure_temperature|temperature2_3                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_120:a_27_d_e|ff1                                                                                                           ; 3.219             ;
; mesure_temperature:comp_mesure_temperature|temperature2_4                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_150:a_28_d_e|ff1                                                                                                           ; 3.219             ;
; mesure_temperature:comp_mesure_temperature|temperature2_0                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_134:a_24_d_e|ff1                                                                                                           ; 3.208             ;
; mesure_temperature:comp_mesure_temperature|temperature2_1                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_123:a_25_d_e|ff1                                                                                                           ; 3.208             ;
; mesure_temperature:comp_mesure_temperature|temperature2_5                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_149:a_29_d_e|ff1                                                                                                           ; 3.208             ;
; mesure_temperature:comp_mesure_temperature|temperature0_4                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_146:a_4_d_e|ff1                                                                                                            ; 3.190             ;
; mesure_temperature:comp_mesure_temperature|temperature0_5                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_117:a_5_d_e|ff1                                                                                                            ; 3.190             ;
; mesure_temperature:comp_mesure_temperature|temperature0_6                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_115:a_6_d_e|ff1                                                                                                            ; 3.190             ;
; mesure_temperature:comp_mesure_temperature|temperature0_7                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_141:a_7_d_e|ff1                                                                                                            ; 3.190             ;
; mesure_temperature:comp_mesure_temperature|temperature0_8                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_126:a_8_d_e|ff1                                                                                                            ; 3.190             ;
; mesure_temperature:comp_mesure_temperature|temperature0_9                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_129:a_9_d_e|ff1                                                                                                            ; 3.190             ;
; mesure_temperature:comp_mesure_temperature|temperature0_10                                                                                                   ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_132:a_10_d_e|ff1                                                                                                           ; 3.190             ;
; mesure_temperature:comp_mesure_temperature|temperature3_6                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_135:a_42_d_e|ff1                                                                                                           ; 3.189             ;
; mesure_temperature:comp_mesure_temperature|temperature3_9                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_144:a_45_d_e|ff1                                                                                                           ; 3.189             ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[15]                                                                                                 ; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_2:a_0_d_e|data_out                                                                                                                  ; 3.181             ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|updateIR                                                                                                         ; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_2:a_0_d_e|data_out                                                                                                                  ; 3.181             ;
; mesure_temperature:comp_mesure_temperature|temperature3_3                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_108:a_39_d_e|ff1                                                                                                           ; 3.165             ;
; mesure_temperature:comp_mesure_temperature|temperature3_4                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_107:a_40_d_e|ff1                                                                                                           ; 3.165             ;
; mesure_temperature:comp_mesure_temperature|temperature3_5                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_140:a_41_d_e|ff1                                                                                                           ; 3.165             ;
; mesure_temperature:comp_mesure_temperature|temperature3_7                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_142:a_43_d_e|ff1                                                                                                           ; 3.165             ;
; mesure_temperature:comp_mesure_temperature|temperature3_8                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_109:a_44_d_e|ff1                                                                                                           ; 3.165             ;
; mesure_temperature:comp_mesure_temperature|temperature1_3                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_151:a_15_d_e|ff1                                                                                                           ; 3.151             ;
; mesure_temperature:comp_mesure_temperature|temperature1_5                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_145:a_17_d_e|ff1                                                                                                           ; 3.151             ;
; mesure_temperature:comp_mesure_temperature|temperature1_8                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_136:a_20_d_e|ff1                                                                                                           ; 3.151             ;
; mesure_temperature:comp_mesure_temperature|temperature1_10                                                                                                   ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_128:a_22_d_e|ff1                                                                                                           ; 3.150             ;
; mesure_temperature:comp_mesure_temperature|temperature1_11                                                                                                   ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_131:a_23_d_e|ff1                                                                                                           ; 3.150             ;
; mesure_temperature:comp_mesure_temperature|temperature3_2                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_122:a_38_d_e|ff1                                                                                                           ; 3.136             ;
; mesure_temperature:comp_mesure_temperature|temperature3_10                                                                                                   ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_143:a_46_d_e|ff1                                                                                                           ; 3.136             ;
; mesure_temperature:comp_mesure_temperature|temperature1_1                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_106:a_13_d_e|ff1                                                                                                           ; 3.065             ;
; mesure_temperature:comp_mesure_temperature|temperature1_0                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_124:a_12_d_e|ff1                                                                                                           ; 3.018             ;
; mesure_temperature:comp_mesure_temperature|temperature1_6                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_116:a_18_d_e|ff1                                                                                                           ; 3.018             ;
; mesure_temperature:comp_mesure_temperature|temperature1_7                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_114:a_19_d_e|ff1                                                                                                           ; 3.018             ;
; mesure_temperature:comp_mesure_temperature|temperature1_9                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_110:a_21_d_e|ff1                                                                                                           ; 3.018             ;
; mesure_temperature:comp_mesure_temperature|temperature0_1                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_118:a_1_d_e|ff1                                                                                                            ; 2.986             ;
; mesure_temperature:comp_mesure_temperature|temperature0_11                                                                                                   ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_139:a_11_d_e|ff1                                                                                                           ; 2.949             ;
; mesure_temperature:comp_mesure_temperature|temperature1_4                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_137:a_16_d_e|ff1                                                                                                           ; 2.949             ;
; mesure_temperature:comp_mesure_temperature|temperature1_2                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_125:a_14_d_e|ff1                                                                                                           ; 2.926             ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|etat_present[15]                                                                                                 ; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_3:a_3_d_e|data_out                                                                                                                  ; 2.821             ;
; tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|updateIR                                                                                                         ; ir_5_bits:COM_LADDER_SC_INSTRUC_REG|ir_cell_3:a_3_d_e|data_out                                                                                                                  ; 2.821             ;
; mesure_temperature:comp_mesure_temperature|temperature0_0                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_119:a_0_d_e|ff1                                                                                                            ; 2.800             ;
; mesure_temperature:comp_mesure_temperature|temperature0_2                                                                                                    ; dr_x_bits_48:COMP_ladder_fpga_SC_TEMPERATURE|dr_cell_112:a_2_d_e|ff1                                                                                                            ; 2.722             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[0]                             ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|altsyncram_5i31:fifo_ram|ram_block9a20~porta_address_reg0 ; 0.462             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[1]                             ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|altsyncram_5i31:fifo_ram|ram_block9a20~porta_address_reg0 ; 0.462             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[2]                             ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|altsyncram_5i31:fifo_ram|ram_block9a20~porta_address_reg0 ; 0.462             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|wrptr_g[3]                             ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|altsyncram_5i31:fifo_ram|ram_block9a20~porta_address_reg0 ; 0.462             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a1 ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|sub_parity8a[0]               ; 0.339             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a1 ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|sub_parity5a[0]               ; 0.333             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a3 ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a5                    ; 0.292             ;
; ladder_fpga_nbr_rclk_echelle[13]                                                                                                                             ; ladder_fpga_nbr_rclk_echelle[13]                                                                                                                                                ; 0.289             ;
; tokenin_pulse_duration[0]                                                                                                                                    ; tokenin_pulse_duration[1]                                                                                                                                                       ; 0.287             ;
; tokenin_pulse_duration[2]                                                                                                                                    ; tokenin_pulse_duration[0]                                                                                                                                                       ; 0.287             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a0 ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|sub_parity8a[0]               ; 0.287             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a0 ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|sub_parity5a[0]               ; 0.281             ;
; ladder_fpga_adc_bit_count_cs_integer_del_del[1]                                                                                                              ; ladder_fpga_fifo21_input[20]                                                                                                                                                    ; 0.280             ;
; ladder_fpga_adc_bit_count_cs_integer[0]                                                                                                                      ; ladder_fpga_adc_bit_count_cs_integer[1]                                                                                                                                         ; 0.279             ;
; ladder_fpga_mux_status_count_integer[1]                                                                                                                      ; ladder_fpga_mux_statusout[12]                                                                                                                                                   ; 0.278             ;
; tokenin_pulse_duration[2]                                                                                                                                    ; tokenin_pulse_duration[3]                                                                                                                                                       ; 0.273             ;
; mesure_temperature:comp_mesure_temperature|cnt[21]                                                                                                           ; mesure_temperature:comp_mesure_temperature|cnt[21]                                                                                                                              ; 0.273             ;
; mesure_temperature:comp_mesure_temperature|state[9]                                                                                                          ; mesure_temperature:comp_mesure_temperature|state[8]                                                                                                                             ; 0.273             ;
; ladder_fpga_level_shifter_dac_state_ip[3]                                                                                                                    ; ladder_fpga_level_shifter_dac_state_ip[2]                                                                                                                                       ; 0.273             ;
; ladder_fpga_level_shifter_dac_state_ip[2]                                                                                                                    ; ladder_fpga_level_shifter_dac_state_ip[1]                                                                                                                                       ; 0.273             ;
; ladder_fpga_level_shifter_dac_state_ip[5]                                                                                                                    ; ladder_fpga_level_shifter_dac_state_ip[4]                                                                                                                                       ; 0.271             ;
; ladder_fpga_adc_bit_count_cs_integer[3]                                                                                                                      ; ladder_fpga_adc_select_n                                                                                                                                                        ; 0.270             ;
; state_readout[4]                                                                                                                                             ; state_readout[5]                                                                                                                                                                ; 0.270             ;
; state_readout[2]                                                                                                                                             ; adc_cnt_enable                                                                                                                                                                  ; 0.269             ;
; state_readout[2]                                                                                                                                             ; state_readout[1]                                                                                                                                                                ; 0.269             ;
; state_readout[2]                                                                                                                                             ; state_readout[5]                                                                                                                                                                ; 0.269             ;
; adc_cnt_enable                                                                                                                                               ; ladder_fpga_adc_bit_count_cs_integer[0]                                                                                                                                         ; 0.267             ;
; state_readout[3]                                                                                                                                             ; adc_cnt_enable                                                                                                                                                                  ; 0.265             ;
; state_readout[3]                                                                                                                                             ; state_readout[5]                                                                                                                                                                ; 0.265             ;
; ladder_fpga_mux_status_count_integer[1]                                                                                                                      ; ladder_fpga_mux_status_count_integer[2]                                                                                                                                         ; 0.265             ;
; cnt_rclk[2]                                                                                                                                                  ; cnt_rclk[3]                                                                                                                                                                     ; 0.264             ;
; mesure_temperature:comp_mesure_temperature|state[4]                                                                                                          ; mesure_temperature:comp_mesure_temperature|state[3]                                                                                                                             ; 0.263             ;
; ladder_fpga_level_shifter_dac_state_ip[1]                                                                                                                    ; ladder_fpga_level_shifter_dac_state_ip[0]                                                                                                                                       ; 0.263             ;
; ladder_fpga_adc_bit_count_cs_integer[3]                                                                                                                      ; ladder_fpga_adc_bit_count_cs_integer_del[3]                                                                                                                                     ; 0.260             ;
; mesure_temperature:comp_mesure_temperature|state[10]                                                                                                         ; mesure_temperature:comp_mesure_temperature|state[9]                                                                                                                             ; 0.259             ;
; mesure_temperature:comp_mesure_temperature|state[12]                                                                                                         ; mesure_temperature:comp_mesure_temperature|state[11]                                                                                                                            ; 0.251             ;
; ladder_fpga_level_shifter_dac_state[6]                                                                                                                       ; ladder_fpga_level_shifter_dac_state_ip[5]                                                                                                                                       ; 0.251             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a2 ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|sub_parity8a[0]               ; 0.247             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a5 ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|sub_parity8a[1]               ; 0.244             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a0 ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a1                    ; 0.241             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|parity7    ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a3                    ; 0.241             ;
; ladder_fpga_event_controller_state_ip[3]                                                                                                                     ; ladder_fpga_event_controller_state_ip[2]                                                                                                                                        ; 0.240             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|counter3a2 ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_h47:rdptr_g1p|sub_parity5a[0]               ; 0.239             ;
; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|parity7    ; mega_func_fifo21x32_cycloneIII:comp_mega_func_fifo21x32_cycloneIII|dcfifo:dcfifo_component|dcfifo_8jh1:auto_generated|a_graycounter_dic:wrptr_g1p|counter6a4                    ; 0.239             ;
; ladder_fpga_mux_status_count_integer[1]                                                                                                                      ; ladder_fpga_mux_statusout[11]                                                                                                                                                   ; 0.236             ;
; ladder_fpga_mux_status_count_integer[1]                                                                                                                      ; ladder_fpga_mux_statusout[10]                                                                                                                                                   ; 0.236             ;
; ladder_fpga_mux_status_count_integer[1]                                                                                                                      ; ladder_fpga_mux_statusout[8]                                                                                                                                                    ; 0.236             ;
; ladder_fpga_mux_status_count_integer[1]                                                                                                                      ; ladder_fpga_mux_statusout[7]                                                                                                                                                    ; 0.236             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 paths that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Thu May 29 07:12:14 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ladder_fpga -c ladder_fpga
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "ladder_fpga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 10, and phase shift of 0 degrees (0 ps) for mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[2] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 5 pins of 293 total pins
    Info (169086): Pin dbg_ladder_fpga_adc_bit_count_cs_integer[0] not assigned to an exact location on the device
    Info (169086): Pin dbg_ladder_fpga_adc_bit_count_cs_integer[1] not assigned to an exact location on the device
    Info (169086): Pin dbg_ladder_fpga_adc_bit_count_cs_integer[2] not assigned to an exact location on the device
    Info (169086): Pin dbg_ladder_fpga_adc_bit_count_cs_integer[3] not assigned to an exact location on the device
    Info (169086): Pin dbg_ladder_fpga_sc_bypass not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_8jh1
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ed9:dffpipe10|dffe11a* 
Info (332104): Reading SDC File: 'ladder_fpga.scf'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|inclk[1]} -duty_cycle 50.00 -name {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1} {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]} {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|inclk[1]} -multiply_by 2 -duty_cycle 50.00 -name {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1} {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]} {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|inclk[1]} -divide_by 10 -duty_cycle 50.00 -name {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1} {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -duty_cycle 50.00 -name {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]} {comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]}
Warning (332174): Ignored filter at ladder_fpga.scf(29): comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[1] could not be matched with a clock
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[1]
Warning (332174): Ignored filter at ladder_fpga.scf(41): comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[0] could not be matched with a clock
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[0]
Warning (332174): Ignored filter at ladder_fpga.scf(101): 0 could not be matched with a clock
Warning (332070): Port "data_serial[0]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[0]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[10]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[10]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[11]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[11]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[12]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[12]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[13]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[13]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[14]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[14]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[15]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[15]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[1]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[1]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[2]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[2]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[3]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[3]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[4]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[4]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[5]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[5]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[6]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[6]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[7]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[7]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[8]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[8]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "data_serial[9]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall input delay
Warning (332070): Port "data_serial[9]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise input delay
Warning (332070): Port "adc_cs_n[0]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall output delay
Warning (332070): Port "adc_cs_n[0]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise output delay
Warning (332070): Port "adc_cs_n[1]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall output delay
Warning (332070): Port "adc_cs_n[1]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise output delay
Warning (332070): Port "adc_cs_n[2]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall output delay
Warning (332070): Port "adc_cs_n[2]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise output delay
Warning (332070): Port "adc_cs_n[3]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall output delay
Warning (332070): Port "adc_cs_n[3]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise output delay
Warning (332070): Port "adc_cs_n[4]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall output delay
Warning (332070): Port "adc_cs_n[4]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise output delay
Warning (332070): Port "adc_cs_n[5]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall output delay
Warning (332070): Port "adc_cs_n[5]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise output delay
Warning (332070): Port "adc_cs_n[6]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall output delay
Warning (332070): Port "adc_cs_n[6]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise output delay
Warning (332070): Port "adc_cs_n[7]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-fall output delay
Warning (332070): Port "adc_cs_n[7]" relative to the falling edge of clock "ladder_fpga_clock80MHz" does not specify a min-rise output delay
Warning (332061): Virtual clock switchover is never referenced in any input or output delay assignment.
Warning (332061): Virtual clock clockIR is never referenced in any input or output delay assignment.
Warning (332061): Virtual clock clockDR is never referenced in any input or output delay assignment.
Warning (332061): Virtual clock updateDR is never referenced in any input or output delay assignment.
Warning (332061): Virtual clock tempclk4M is never referenced in any input or output delay assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From sc_tck (Rise) to sc_tck (Rise) (setup and hold)
    Critical Warning (332169): From sc_tck (Fall) to sc_tck (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) to sc_tck (Rise) (setup and hold)
    Critical Warning (332169): From ladder_fpga|COMP_LADDER_FPGA_SC_CONFIG.a_6_d_e.level_shifter_dac_load_derived_clock (Rise) to sc_tck (Rise) (setup and hold)
    Critical Warning (332169): From ladder_fpga|COMP_LADDER_FPGA_SC_CONFIG.a_6_d_e.level_shifter_dac_load_derived_clock (Fall) to sc_tck (Rise) (setup and hold)
    Critical Warning (332169): From sc_tck (Rise) to sc_tck (Fall) (setup and hold)
    Critical Warning (332169): From sc_tck (Fall) to sc_tck (Fall) (setup and hold)
    Critical Warning (332169): From updateIR (Rise) to sc_tck (Fall) (setup and hold)
    Critical Warning (332169): From updateIR (Fall) to sc_tck (Fall) (setup and hold)
    Critical Warning (332169): From sc_tck (Rise) to updateIR (Rise) (setup and hold)
    Critical Warning (332169): From sc_tck (Rise) to updateIR (Fall) (setup and hold)
    Critical Warning (332169): From ladder_fpga|holdin_echelle (Rise) to ladder_fpga|holdin_echelle (Rise) (setup and hold)
    Critical Warning (332169): From ladder_fpga|testin_echelle (Rise) to ladder_fpga|testin_echelle (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) to ladder_fpga_clock80MHz (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Rise) (setup and hold)
    Critical Warning (332169): From sc_tck (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From ladder_fpga|holdin_echelle (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From ladder_fpga|holdin_echelle (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From ladder_fpga|testin_echelle (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From ladder_fpga|testin_echelle (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1 (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0] (Fall) (setup and hold)
    Critical Warning (332169): From ladder_fpga_clock80MHz (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) (setup and hold)
    Critical Warning (332169): From ladder_fpga|holdin_echelle (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) (setup and hold)
    Critical Warning (332169): From ladder_fpga|holdin_echelle (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1 (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1] (Fall) (setup and hold)
    Critical Warning (332169): From temperature (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) (setup and hold)
    Critical Warning (332169): From temperature (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) (setup and hold)
    Critical Warning (332169): From ladder_fpga|COMP_LADDER_FPGA_SC_CONFIG.a_6_d_e.level_shifter_dac_load_derived_clock (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) (setup and hold)
    Critical Warning (332169): From ladder_fpga|COMP_LADDER_FPGA_SC_CONFIG.a_6_d_e.level_shifter_dac_load_derived_clock (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Fall) (setup and hold)
    Critical Warning (332169): From ladder_fpga|COMP_LADDER_FPGA_SC_CONFIG.a_6_d_e.level_shifter_dac_load_derived_clock (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Fall) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Rise) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1 (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Fall) (setup and hold)
    Critical Warning (332169): From comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Rise) to comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2] (Fall) (setup and hold)
    Critical Warning (332169): From sc_tck (Fall) to ladder_fpga|COMP_LADDER_FPGA_SC_CONFIG.a_6_d_e.level_shifter_dac_load_derived_clock (Rise) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 20 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   25.000 clock40mhz_fpga
    Info (332111):   25.000 clock40mhz_xtal
    Info (332111):  100.000      clockDR
    Info (332111):  100.000      clockIR
    Info (332111):   25.000 comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   25.000 comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[0]~1
    Info (332111):   12.500 comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   12.500 comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[1]~1
    Info (332111):  250.000 comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):  250.000 comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|auto_generated|pll1|clk[2]~1
    Info (332111):   12.500 ladder_fpga_clock80MHz
    Info (332111):  100.000 ladder_fpga|COMP_LADDER_FPGA_SC_CONFIG.a_6_d_e.level_shifter_dac_load_derived_clock
    Info (332111): 1000.000 ladder_fpga|holdin_echelle
    Info (332111): 1000.000 ladder_fpga|testin_echelle
    Info (332111):  100.000       sc_tck
    Info (332111):   25.000   switchover
    Info (332111):  250.000    tempclk4M
    Info (332111):  100.000  temperature
    Info (332111):  100.000     updateDR
    Info (332111):  100.000     updateIR
Info (176353): Automatically promoted node mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node mega_func_pll_40MHz_switchover_cycloneIII:comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll:altpll_component|mega_func_pll_40MHz_switchover_cycloneIII_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node ladder_fpga_sc_tck_c (placed in PIN T2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_3:gen_chainage_15_comp_chainage_i|sc_tck_hyb_0_a2_x_cZ
        Info (176357): Destination node gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_13:gen_chainage_14_comp_chainage_i|sc_tck_hyb_cZ
        Info (176357): Destination node gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_6:gen_chainage_13_comp_chainage_i|sc_tck_hyb_0_a2_cZ
        Info (176357): Destination node gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_12:gen_chainage_12_comp_chainage_i|sc_tck_hyb_0_a2_x_cZ
        Info (176357): Destination node gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_2:gen_chainage_11_comp_chainage_i|sc_tck_hyb_x_cZ
        Info (176357): Destination node gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_1:gen_chainage_10_comp_chainage_i|sc_tck_hyb_0_a2_cZ
        Info (176357): Destination node gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_11:gen_chainage_9_comp_chainage_i|sc_tck_hyb_0_a2_cZ
        Info (176357): Destination node gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides:gen_chainage_8_comp_chainage_i|sc_tck_hyb_0_a2_cZ
        Info (176357): Destination node gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_9:gen_chainage_7_comp_chainage_i|sc_tck_hyb_0_a2_x_cZ
        Info (176357): Destination node gestion_hybrides_v4:comp_gestion_hybrides_v4|signaux_hybrides_15:gen_chainage_6_comp_chainage_i|sc_tck_hyb_cZ
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node testin_echelle_c (placed in PIN AA11 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node test_16hybrides_x_cZ
        Info (176357): Destination node tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|ladder_fpga_mux_statusin_3_4_x_14_
        Info (176357): Destination node dr_x_bits_22:COMP_ladder_fpga_SC_ETAT_REG|dr_cell_64:a_13_d_e|ff1_Z
Info (176353): Automatically promoted node dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_15:a_6_d_e|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ladder_fpga_level_shifter_dac_state_RNO_6_
        Info (176357): Destination node ladder_fpga_level_shifter_dac_state_RNO_0_
        Info (176357): Destination node ladder_fpga_level_shifter_dac_state_RNO_1_
        Info (176357): Destination node dr_x_bits_init_16:COMP_LADDER_FPGA_SC_CONFIG|dr_cell_3_15:a_6_d_e|ff1_Z
Info (176353): Automatically promoted node reset_n_c (placed in PIN A11 (CLK10, DIFFCLK_4n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node usb_reset_n_out
        Info (176357): Destination node ladder_fpga_level_shifter_dac_state_129_x
        Info (176357): Destination node state_readout_RNI0PSD_1_
        Info (176357): Destination node ladder_fpga_event_controller_state_236_x
        Info (176357): Destination node un1_reset_n_2_x_cZ
        Info (176357): Destination node tap_control:COMP_ladder_fpga_SC_TAP_CONTROL|proc_ladder_fpga_adc_cs_ladder_fpga_adc_select_n5_i_o2_RNIEJUS
Info (176353): Automatically promoted node G_629 (placed in PIN AB11 (CLK14, DIFFCLK_6n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sc_trstb_hybride_out_15_
        Info (176357): Destination node sc_trstb_hybride_out_14_
        Info (176357): Destination node sc_trstb_hybride_out_13_
        Info (176357): Destination node sc_trstb_hybride_out_12_
        Info (176357): Destination node sc_trstb_hybride_out_11_
        Info (176357): Destination node sc_trstb_hybride_out_10_
        Info (176357): Destination node sc_trstb_hybride_out_9_
        Info (176357): Destination node sc_trstb_hybride_out_8_
        Info (176357): Destination node sc_trstb_hybride_out_7_
        Info (176357): Destination node sc_trstb_hybride_out_6_
        Info (176358): Non-global destination nodes limited to 10 nodes
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[1]
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[0]
Info (176233): Starting register packing
Warning (176225): Can't pack node data_serial_m_7_ to I/O pin
    Warning (176228): Can't pack node data_serial_m_7_ and I/O node data_serial[7] -- I/O node is a dedicated I/O pin
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[1]
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[0]
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[1]
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[0]
Info (176235): Finished register packing
    Extra Info (176218): Packed 15 registers into blocks of type I/O Input Buffer
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 5 (unused VREF, 3.3V VCCIO, 0 input, 5 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVCMOS.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 31 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 37 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 33 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 39 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  5 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[1]
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[0]
Info (170189): Fitter placement preparation operations beginning
Info (170117): Cannot open a Routing Constraints File -- routing will continue without constraints
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[1]
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[0]
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[1]
Warning: Warning:  Could not identify clock: comp_mega_func_pll_40MHz_switchover_cycloneIII|altpll_component|*clkbad[0]
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 165 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin roboclock_horloge40_phase[0] uses I/O standard 3.3-V LVCMOS at C2
    Info (169178): Pin roboclock_horloge40_phase[1] uses I/O standard 3.3-V LVCMOS at C1
    Info (169178): Pin roboclock_horloge40_phase[2] uses I/O standard 3.3-V LVCMOS at B1
    Info (169178): Pin roboclock_horloge40_phase[3] uses I/O standard 3.3-V LVCMOS at B2
    Info (169178): Pin roboclock_adc_phase[0] uses I/O standard 3.3-V LVCMOS at G15
    Info (169178): Pin roboclock_adc_phase[1] uses I/O standard 3.3-V LVCMOS at G14
    Info (169178): Pin roboclock_adc_phase[2] uses I/O standard 3.3-V LVCMOS at K19
    Info (169178): Pin roboclock_adc_phase[3] uses I/O standard 3.3-V LVCMOS at K15
    Info (169178): Pin roboclock_adc_phase[4] uses I/O standard 3.3-V LVCMOS at W15
    Info (169178): Pin roboclock_adc_phase[5] uses I/O standard 3.3-V LVCMOS at U15
    Info (169178): Pin roboclock_adc_phase[6] uses I/O standard 3.3-V LVCMOS at T17
    Info (169178): Pin roboclock_adc_phase[7] uses I/O standard 3.3-V LVCMOS at V15
    Info (169178): Pin pilotage_magnd_hybride[0] uses I/O standard 3.3-V LVCMOS at K8
    Info (169178): Pin pilotage_magnd_hybride[1] uses I/O standard 3.3-V LVCMOS at G13
    Info (169178): Pin pilotage_magnd_hybride[2] uses I/O standard 3.3-V LVCMOS at C15
    Info (169178): Pin pilotage_magnd_hybride[3] uses I/O standard 3.3-V LVCMOS at B14
    Info (169178): Pin pilotage_magnd_hybride[4] uses I/O standard 3.3-V LVCMOS at B13
    Info (169178): Pin pilotage_magnd_hybride[5] uses I/O standard 3.3-V LVCMOS at F21
    Info (169178): Pin pilotage_magnd_hybride[6] uses I/O standard 3.3-V LVCMOS at B15
    Info (169178): Pin pilotage_magnd_hybride[7] uses I/O standard 3.3-V LVCMOS at D15
    Info (169178): Pin pilotage_magnd_hybride[8] uses I/O standard 3.3-V LVCMOS at L16
    Info (169178): Pin pilotage_magnd_hybride[9] uses I/O standard 3.3-V LVCMOS at V22
    Info (169178): Pin pilotage_magnd_hybride[10] uses I/O standard 3.3-V LVCMOS at AB19
    Info (169178): Pin pilotage_magnd_hybride[11] uses I/O standard 3.3-V LVCMOS at AA20
    Info (169178): Pin pilotage_magnd_hybride[12] uses I/O standard 3.3-V LVCMOS at AB20
    Info (169178): Pin pilotage_magnd_hybride[13] uses I/O standard 3.3-V LVCMOS at AA4
    Info (169178): Pin pilotage_magnd_hybride[14] uses I/O standard 3.3-V LVCMOS at AA2
    Info (169178): Pin pilotage_magnd_hybride[15] uses I/O standard 3.3-V LVCMOS at AA16
    Info (169178): Pin pilotage_mvdd_hybride[0] uses I/O standard 3.3-V LVCMOS at K7
    Info (169178): Pin pilotage_mvdd_hybride[1] uses I/O standard 3.3-V LVCMOS at J7
    Info (169178): Pin pilotage_mvdd_hybride[2] uses I/O standard 3.3-V LVCMOS at J21
    Info (169178): Pin pilotage_mvdd_hybride[3] uses I/O standard 3.3-V LVCMOS at G11
    Info (169178): Pin pilotage_mvdd_hybride[4] uses I/O standard 3.3-V LVCMOS at E13
    Info (169178): Pin pilotage_mvdd_hybride[5] uses I/O standard 3.3-V LVCMOS at J22
    Info (169178): Pin pilotage_mvdd_hybride[6] uses I/O standard 3.3-V LVCMOS at U22
    Info (169178): Pin pilotage_mvdd_hybride[7] uses I/O standard 3.3-V LVCMOS at L22
    Info (169178): Pin pilotage_mvdd_hybride[8] uses I/O standard 3.3-V LVCMOS at U21
    Info (169178): Pin pilotage_mvdd_hybride[9] uses I/O standard 3.3-V LVCMOS at Y22
    Info (169178): Pin pilotage_mvdd_hybride[10] uses I/O standard 3.3-V LVCMOS at AB8
    Info (169178): Pin pilotage_mvdd_hybride[11] uses I/O standard 3.3-V LVCMOS at AB4
    Info (169178): Pin pilotage_mvdd_hybride[12] uses I/O standard 3.3-V LVCMOS at C21
    Info (169178): Pin pilotage_mvdd_hybride[13] uses I/O standard 3.3-V LVCMOS at AB15
    Info (169178): Pin pilotage_mvdd_hybride[14] uses I/O standard 3.3-V LVCMOS at V21
    Info (169178): Pin pilotage_mvdd_hybride[15] uses I/O standard 3.3-V LVCMOS at AA7
    Info (169178): Pin usb_reset_n uses I/O standard 3.3-V LVCMOS at A7
    Info (169178): Pin crc_error uses I/O standard 3.3-V LVCMOS at L21
    Info (169178): Pin temperature uses I/O standard 3.3-V LVCMOS at E3
    Info (169178): Pin spare_switch uses I/O standard 3.3-V LVCMOS at E4
    Info (169178): Pin usb_tx_full uses I/O standard 3.3-V LVCMOS at A6
    Info (169178): Pin usb_rx_empty uses I/O standard 3.3-V LVCMOS at M22
    Info (169178): Pin usb_data[7] uses I/O standard 3.3-V LVCMOS at N8
    Info (169178): Pin usb_data[6] uses I/O standard 3.3-V LVCMOS at Y6
    Info (169178): Pin usb_data[5] uses I/O standard 3.3-V LVCMOS at AA21
    Info (169178): Pin usb_data[4] uses I/O standard 3.3-V LVCMOS at M7
    Info (169178): Pin usb_data[3] uses I/O standard 3.3-V LVCMOS at T8
    Info (169178): Pin usb_data[2] uses I/O standard 3.3-V LVCMOS at C3
    Info (169178): Pin usb_data[1] uses I/O standard 3.3-V LVCMOS at AB3
    Info (169178): Pin usb_data[0] uses I/O standard 3.3-V LVCMOS at P1
    Info (169178): Pin tokenout_hybride[15] uses I/O standard 3.3-V LVCMOS at AA12
    Info (169178): Pin tokenout_hybride[14] uses I/O standard 3.3-V LVCMOS at F22
    Info (169178): Pin tokenout_hybride[13] uses I/O standard 3.3-V LVCMOS at R21
    Info (169178): Pin tokenout_hybride[12] uses I/O standard 3.3-V LVCMOS at Y17
    Info (169178): Pin tokenout_hybride[11] uses I/O standard 3.3-V LVCMOS at U20
    Info (169178): Pin tokenout_hybride[10] uses I/O standard 3.3-V LVCMOS at N18
    Info (169178): Pin tokenout_hybride[9] uses I/O standard 3.3-V LVCMOS at AA17
    Info (169178): Pin tokenout_hybride[8] uses I/O standard 3.3-V LVCMOS at E12
    Info (169178): Pin tokenout_hybride[7] uses I/O standard 3.3-V LVCMOS at AA15
    Info (169178): Pin tokenout_hybride[6] uses I/O standard 3.3-V LVCMOS at A16
    Info (169178): Pin tokenout_hybride[5] uses I/O standard 3.3-V LVCMOS at E9
    Info (169178): Pin tokenout_hybride[4] uses I/O standard 3.3-V LVCMOS at E22
    Info (169178): Pin tokenout_hybride[3] uses I/O standard 3.3-V LVCMOS at N6
    Info (169178): Pin tokenout_hybride[2] uses I/O standard 3.3-V LVCMOS at N21
    Info (169178): Pin tokenout_hybride[1] uses I/O standard 3.3-V LVCMOS at F10
    Info (169178): Pin tokenout_hybride[0] uses I/O standard 3.3-V LVCMOS at B6
    Info (169178): Pin fibre_tx_fault uses I/O standard 3.3-V LVCMOS at H2
    Info (169178): Pin fibre_rx_loss uses I/O standard 3.3-V LVCMOS at D6
    Info (169178): Pin fibre_mod_sda uses I/O standard 3.3-V LVCMOS at B10
    Info (169178): Pin fibre_mod_scl uses I/O standard 3.3-V LVCMOS at G4
    Info (169178): Pin fibre_mod_absent uses I/O standard 3.3-V LVCMOS at W1
    Info (169178): Pin rdo_to_ladder[20] uses I/O standard 3.3-V LVCMOS at U14
    Info (169178): Pin rdo_to_ladder[19] uses I/O standard 3.3-V LVCMOS at V5
    Info (169178): Pin rdo_to_ladder[18] uses I/O standard 3.3-V LVCMOS at T1
    Info (169178): Pin rdo_to_ladder[17] uses I/O standard 3.3-V LVCMOS at P3
    Info (169178): Pin rdo_to_ladder[16] uses I/O standard 3.3-V LVCMOS at AB16
    Info (169178): Pin rdo_to_ladder[15] uses I/O standard 3.3-V LVCMOS at AB5
    Info (169178): Pin rdo_to_ladder[14] uses I/O standard 3.3-V LVCMOS at N17
    Info (169178): Pin rdo_to_ladder[13] uses I/O standard 3.3-V LVCMOS at AA5
    Info (169178): Pin rdo_to_ladder[12] uses I/O standard 3.3-V LVCMOS at P4
    Info (169178): Pin rdo_to_ladder[11] uses I/O standard 3.3-V LVCMOS at V16
    Info (169178): Pin rdo_to_ladder[10] uses I/O standard 3.3-V LVCMOS at J2
    Info (169178): Pin fpga_serdes_ou_connec uses I/O standard 3.3-V LVCMOS at C10
    Info (169178): Pin sc_serdes_ou_connec uses I/O standard 3.3-V LVCMOS at A8
    Info (169178): Pin xtal_en uses I/O standard 3.3-V LVCMOS at D17
    Info (169178): Pin debug_present_n uses I/O standard 3.3-V LVCMOS at B3
    Info (169178): Pin usb_ready_n uses I/O standard 3.3-V LVCMOS at AB14
    Info (169178): Pin usb_present uses I/O standard 3.3-V LVCMOS at Y2
    Info (169178): Pin sc_tdo_hybride[15] uses I/O standard 3.3-V LVCMOS at U12
    Info (169178): Pin sc_tdo_hybride[14] uses I/O standard 3.3-V LVCMOS at R13
    Info (169178): Pin sc_tdo_hybride[13] uses I/O standard 3.3-V LVCMOS at P15
    Info (169178): Pin sc_tdo_hybride[12] uses I/O standard 3.3-V LVCMOS at R12
    Info (169178): Pin sc_tdo_hybride[11] uses I/O standard 3.3-V LVCMOS at V14
    Info (169178): Pin sc_tdo_hybride[10] uses I/O standard 3.3-V LVCMOS at B20
    Info (169178): Pin sc_tdo_hybride[9] uses I/O standard 3.3-V LVCMOS at H21
    Info (169178): Pin sc_tdo_hybride[8] uses I/O standard 3.3-V LVCMOS at G18
    Info (169178): Pin sc_tdo_hybride[7] uses I/O standard 3.3-V LVCMOS at H15
    Info (169178): Pin sc_tdo_hybride[6] uses I/O standard 3.3-V LVCMOS at T21
    Info (169178): Pin sc_tdo_hybride[5] uses I/O standard 3.3-V LVCMOS at B12
    Info (169178): Pin sc_tdo_hybride[4] uses I/O standard 3.3-V LVCMOS at G21
    Info (169178): Pin sc_tdo_hybride[3] uses I/O standard 3.3-V LVCMOS at A12
    Info (169178): Pin sc_tdo_hybride[2] uses I/O standard 3.3-V LVCMOS at A18
    Info (169178): Pin sc_tdo_hybride[1] uses I/O standard 3.3-V LVCMOS at B11
    Info (169178): Pin sc_tdo_hybride[0] uses I/O standard 3.3-V LVCMOS at A5
    Info (169178): Pin latchup_hybride[15] uses I/O standard 3.3-V LVCMOS at W21
    Info (169178): Pin latchup_hybride[14] uses I/O standard 3.3-V LVCMOS at Y21
    Info (169178): Pin latchup_hybride[13] uses I/O standard 3.3-V LVCMOS at M15
    Info (169178): Pin latchup_hybride[12] uses I/O standard 3.3-V LVCMOS at W22
    Info (169178): Pin latchup_hybride[11] uses I/O standard 3.3-V LVCMOS at V13
    Info (169178): Pin latchup_hybride[10] uses I/O standard 3.3-V LVCMOS at H6
    Info (169178): Pin latchup_hybride[9] uses I/O standard 3.3-V LVCMOS at F15
    Info (169178): Pin latchup_hybride[8] uses I/O standard 3.3-V LVCMOS at U7
    Info (169178): Pin latchup_hybride[7] uses I/O standard 3.3-V LVCMOS at K21
    Info (169178): Pin latchup_hybride[6] uses I/O standard 3.3-V LVCMOS at B18
    Info (169178): Pin latchup_hybride[5] uses I/O standard 3.3-V LVCMOS at H11
    Info (169178): Pin latchup_hybride[4] uses I/O standard 3.3-V LVCMOS at E15
    Info (169178): Pin latchup_hybride[3] uses I/O standard 3.3-V LVCMOS at W19
    Info (169178): Pin latchup_hybride[2] uses I/O standard 3.3-V LVCMOS at F17
    Info (169178): Pin latchup_hybride[1] uses I/O standard 3.3-V LVCMOS at R19
    Info (169178): Pin latchup_hybride[0] uses I/O standard 3.3-V LVCMOS at T15
    Info (169178): Pin des_bist_pass uses I/O standard 3.3-V LVCMOS at W2
    Info (169178): Pin ladder_fpga_sc_tdi uses I/O standard 3.3-V LVCMOS at Y7
    Info (169178): Pin ladder_fpga_sc_trstb uses I/O standard 3.3-V LVCMOS at AB11
    Info (169178): Pin ladder_fpga_sc_tms uses I/O standard 3.3-V LVCMOS at G3
    Info (169178): Pin ladder_fpga_sc_tck uses I/O standard 3.3-V LVCMOS at T2
    Info (169178): Pin holdin_echelle uses I/O standard 3.3-V LVCMOS at V8
    Info (169178): Pin testin_echelle uses I/O standard 3.3-V LVCMOS at AA11
    Info (169178): Pin tokenin_echelle uses I/O standard 3.3-V LVCMOS at AB12
    Info (169178): Pin ladder_addr[2] uses I/O standard 3.3-V LVCMOS at U2
    Info (169178): Pin ladder_addr[1] uses I/O standard 3.3-V LVCMOS at R1
    Info (169178): Pin ladder_addr[0] uses I/O standard 3.3-V LVCMOS at P2
    Info (169178): Pin des_lock uses I/O standard 3.3-V LVCMOS at V2
    Info (169178): Pin data_serial[15] uses I/O standard 3.3-V LVCMOS at P20
    Info (169178): Pin data_serial[14] uses I/O standard 3.3-V LVCMOS at AA13
    Info (169178): Pin data_serial[13] uses I/O standard 3.3-V LVCMOS at V11
    Info (169178): Pin data_serial[12] uses I/O standard 3.3-V LVCMOS at AB10
    Info (169178): Pin data_serial[11] uses I/O standard 3.3-V LVCMOS at A9
    Info (169178): Pin data_serial[10] uses I/O standard 3.3-V LVCMOS at B8
    Info (169178): Pin data_serial[9] uses I/O standard 3.3-V LVCMOS at N5
    Info (169178): Pin data_serial[8] uses I/O standard 3.3-V LVCMOS at M2
    Info (169178): Pin data_serial[7] uses I/O standard 3.3-V LVCMOS at G22
    Info (169178): Pin data_serial[6] uses I/O standard 3.3-V LVCMOS at R22
    Info (169178): Pin data_serial[5] uses I/O standard 3.3-V LVCMOS at V12
    Info (169178): Pin data_serial[4] uses I/O standard 3.3-V LVCMOS at AB13
    Info (169178): Pin data_serial[3] uses I/O standard 3.3-V LVCMOS at E11
    Info (169178): Pin data_serial[2] uses I/O standard 3.3-V LVCMOS at AA9
    Info (169178): Pin data_serial[1] uses I/O standard 3.3-V LVCMOS at M6
    Info (169178): Pin data_serial[0] uses I/O standard 3.3-V LVCMOS at AA8
    Info (169178): Pin card_ser_num[5] uses I/O standard 3.3-V LVCMOS at V1
    Info (169178): Pin card_ser_num[4] uses I/O standard 3.3-V LVCMOS at L7
    Info (169178): Pin card_ser_num[3] uses I/O standard 3.3-V LVCMOS at H1
    Info (169178): Pin card_ser_num[2] uses I/O standard 3.3-V LVCMOS at E1
    Info (169178): Pin card_ser_num[1] uses I/O standard 3.3-V LVCMOS at A4
    Info (169178): Pin card_ser_num[0] uses I/O standard 3.3-V LVCMOS at A3
    Info (169178): Pin reset_n uses I/O standard 3.3-V LVCMOS at A11
    Info (169178): Pin clock40mhz_fpga uses I/O standard 3.3-V LVCMOS at G2
    Info (169178): Pin clock40mhz_xtal uses I/O standard 3.3-V LVCMOS at G1
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin crc_error has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/work/SSD/laddercard/fpga/ladder_fpga_v0e/rev_1/ladder_fpga.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 163 warnings
    Info: Peak virtual memory: 724 megabytes
    Info: Processing ended: Thu May 29 07:13:07 2014
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:00:58


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/work/SSD/laddercard/fpga/ladder_fpga_v0e/rev_1/ladder_fpga.fit.smsg.


