----------------
; Command Info ;
----------------
Report Timing: Found 50 setup paths (50 violated).  Worst case slack is -4.269 

Tcl Command:
    report_timing -setup -show_routing -multi_corner -file /home/jmeijers/timing_out -panel_name {Setup: pllX4|altpll_component|auto_generated|pll1|clk[0]} -from_clock [get_clocks { pllX4|altpll_component|auto_generated|pll1|clk[0] }] -to_clock [get_clocks { pllX4|altpll_component|auto_generated|pll1|clk[0] }] -npaths 50 -detail path_only

Options:
    -from_clock [get_clocks { pllX4|altpll_component|auto_generated|pll1|clk[0] }] 
    -to_clock [get_clocks { pllX4|altpll_component|auto_generated|pll1|clk[0] }] 
    -setup 
    -npaths 50 
    -show_routing 
    -detail path_only 
    -panel_name {Setup: pllX4|altpll_component|auto_generated|pll1|clk[0]} 
    -file {/home/jmeijers/timing_out} 
    -multi_corner 

Delay Model:
    Slow 1200mV 85C Model

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                      ;
+--------+-----------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -4.269 ; CB_control[52]  ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.118     ; 9.149      ;
; -4.259 ; CB_control[69]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.135     ; 9.122      ;
; -4.259 ; CB_control[67]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.135     ; 9.122      ;
; -4.159 ; CB_control[69]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.135     ; 9.022      ;
; -4.159 ; CB_control[67]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.135     ; 9.022      ;
; -4.149 ; CB_control[139] ; rtr_crossbar_mac:cb_0|data_out[719]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.270      ; 9.417      ;
; -4.136 ; CB_control[139] ; rtr_crossbar_mac:cb_0|data_out[717]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.309      ; 9.443      ;
; -4.095 ; CB_control[52]  ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.118     ; 8.975      ;
; -4.081 ; CB_control[52]  ; rtr_crossbar_mac:cb_0|data_out[1221]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.142     ; 8.937      ;
; -4.060 ; CB_control[68]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.135     ; 8.923      ;
; -4.053 ; CB_control[52]  ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.118     ; 8.933      ;
; -4.052 ; CB_control[54]  ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.118     ; 8.932      ;
; -4.036 ; CB_control[6]   ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.156     ; 8.878      ;
; -4.035 ; CB_control[22]  ; rtr_crossbar_mac:cb_0|data_out[1449]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.094     ; 8.939      ;
; -4.025 ; CB_control[20]  ; rtr_crossbar_mac:cb_0|data_out[1449]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.094     ; 8.929      ;
; -4.022 ; CB_control[6]   ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.156     ; 8.864      ;
; -4.010 ; CB_control[116] ; rtr_crossbar_mac:cb_0|data_out[818]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.159     ; 8.849      ;
; -4.005 ; CB_control[3]   ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.156     ; 8.847      ;
; -4.003 ; CB_control[72]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.134     ; 8.867      ;
; -3.998 ; CB_control[74]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.133     ; 8.863      ;
; -3.994 ; CB_control[117] ; rtr_crossbar_mac:cb_0|data_out[818]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.159     ; 8.833      ;
; -3.991 ; CB_control[171] ; rtr_crossbar_mac:cb_0|data_out[596]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.126     ; 8.863      ;
; -3.991 ; CB_control[3]   ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.156     ; 8.833      ;
; -3.991 ; CB_control[75]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.133     ; 8.856      ;
; -3.967 ; CB_control[10]  ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.155     ; 8.810      ;
; -3.967 ; CB_control[170] ; rtr_crossbar_mac:cb_0|data_out[596]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.126     ; 8.839      ;
; -3.967 ; CB_control[139] ; rtr_crossbar_mac:cb_0|data_out[734]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.102     ; 8.863      ;
; -3.966 ; CB_control[140] ; rtr_crossbar_mac:cb_0|data_out[719]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.270      ; 9.234      ;
; -3.962 ; CB_control[69]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.135     ; 8.825      ;
; -3.962 ; CB_control[67]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.135     ; 8.825      ;
; -3.960 ; CB_control[68]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.135     ; 8.823      ;
; -3.956 ; CB_control[11]  ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.155     ; 8.799      ;
; -3.954 ; CB_control[52]  ; rtr_crossbar_mac:cb_0|data_out[1221]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.142     ; 8.810      ;
; -3.950 ; CB_control[139] ; rtr_crossbar_mac:cb_0|data_out[734]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.102     ; 8.846      ;
; -3.948 ; CB_control[140] ; rtr_crossbar_mac:cb_0|data_out[717]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.309      ; 9.255      ;
; -3.939 ; CB_control[6]   ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.156     ; 8.781      ;
; -3.937 ; CB_control[70]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.135     ; 8.800      ;
; -3.926 ; CB_control[10]  ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.155     ; 8.769      ;
; -3.924 ; CB_control[69]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.135     ; 8.787      ;
; -3.921 ; CB_control[124] ; rtr_crossbar_mac:cb_0|data_out[818]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.159     ; 8.760      ;
; -3.921 ; CB_control[125] ; rtr_crossbar_mac:cb_0|data_out[818]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.159     ; 8.760      ;
; -3.919 ; CB_control[6]   ; rtr_crossbar_mac:cb_0|data_out[1576]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.183     ; 8.734      ;
; -3.918 ; CB_control[121] ; rtr_crossbar_mac:cb_0|data_out[818]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.160     ; 8.756      ;
; -3.915 ; CB_control[11]  ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.155     ; 8.758      ;
; -3.913 ; CB_control[10]  ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.155     ; 8.756      ;
; -3.912 ; CB_control[139] ; rtr_crossbar_mac:cb_0|data_out[734]~reg0  ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.102     ; 8.808      ;
; -3.908 ; CB_control[3]   ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.156     ; 8.750      ;
; -3.906 ; CB_control[27]  ; rtr_crossbar_mac:cb_0|data_out[1406]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.108     ; 8.796      ;
; -3.903 ; CB_control[72]  ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.134     ; 8.767      ;
; -3.902 ; CB_control[11]  ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; pllX4|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.155     ; 8.745      ;
+--------+-----------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+

Path #1: Setup slack is -4.269 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[52]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.461                                             ;
; Data Required Time ; 5.192                                             ;
; Slack              ; -4.269 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.118 ;       ;             ;            ;        ;        ;
; Data Delay                ; 9.149  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.312       ; 100        ; 0.312  ; 0.312  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 9     ; 2.169       ; 24         ; 0.000  ; 0.429  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.751       ; 74         ; 0.014  ; 0.500  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.187      ;            ; -0.187 ; -0.187 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.312   ; 0.312    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.312 ;   0.312  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.461   ; 9.149    ;    ;      ;        ;                                   ; data path                                      ;
;   0.544 ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N3                     ; CB_control[52]                                 ;
;   0.544 ;   0.000  ; RR ; CELL ; 5      ; FF_X46_Y35_N3                     ; CB_control[52]|q                               ;
;   0.634 ;   0.090  ;    ; RE   ; 2      ; FF_X46_Y35_N3                     ; CUDA_FF                                        ;
;   0.721 ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I3           ; LE_BUFFER                                      ;
;   1.070 ;   0.349  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y35_N0_I15 ; LAB_LINE                                       ;
;   1.070 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|dataa       ;
;   1.499 ;   0.429  ; RF ; CELL ; 5      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|combout     ;
;   1.546 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N22                ; CUDA_LCELL_COMB                                ;
;   1.779 ;   0.233  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I11         ; LOCAL_LINE                                     ;
;   1.779 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|datac        ;
;   2.059 ;   0.280  ; FF ; CELL ; 3      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|combout      ;
;   2.092 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N28                ; CUDA_LCELL_COMB                                ;
;   2.318 ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y35_N0_I14         ; LOCAL_LINE                                     ;
;   2.317 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|datad        ;
;   2.442 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|combout      ;
;   2.489 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N26                ; CUDA_LCELL_COMB                                ;
;   2.723 ;   0.234  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I13         ; LOCAL_LINE                                     ;
;   2.722 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N16                ; cb_0|xbr|ops[12].out_mux|Equal5~0|datac        ;
;   3.002 ;   0.280  ; FF ; CELL ; 102    ; LCCOMB_X46_Y35_N16                ; cb_0|xbr|ops[12].out_mux|Equal5~0|combout      ;
;   3.049 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N16                ; CUDA_LCELL_COMB                                ;
;   3.288 ;   0.239  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y35_N0_I8          ; LOCAL_LINE                                     ;
;   3.288 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N0                 ; cb_0|xbr|ops[12].out_mux|Equal5~1|datad        ;
;   3.413 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X46_Y35_N0                 ; cb_0|xbr|ops[12].out_mux|Equal5~1|combout      ;
;   3.443 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N0                 ; CUDA_LCELL_COMB                                ;
;   3.526 ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I1           ; LE_BUFFER                                      ;
;   3.726 ;   0.200  ;    ; RE   ; 1      ; R4_X46_Y35_N0_I1                  ; H_SEG4                                         ;
;   4.150 ;   0.424  ;    ; RE   ; 9      ; R24_X48_Y35_N0_I0                 ; H_SEG24                                        ;
;   4.650 ;   0.500  ;    ; RE   ; 8      ; C16_X64_Y36_N0_I0                 ; V_SEG16                                        ;
;   5.097 ;   0.447  ;    ; RE   ; 2      ; C16_X64_Y52_N0_I0                 ; V_SEG16                                        ;
;   5.576 ;   0.479  ;    ; RE   ; 4      ; R24_X41_Y67_N0_I0                 ; H_SEG24                                        ;
;   5.956 ;   0.380  ;    ; RE   ; 2      ; C4_X40_Y63_N0_I15                 ; V_SEG4                                         ;
;   6.252 ;   0.296  ;    ; RE   ; 1      ; R4_X37_Y64_N0_I18                 ; H_SEG4                                         ;
;   6.649 ;   0.397  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y64_N0_I16 ; LAB_LINE                                       ;
;   6.648 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X38_Y64_N26                ; cb_0|xbr|ops[12].out_mux|Selector19~1|datad    ;
;   6.773 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X38_Y64_N26                ; cb_0|xbr|ops[12].out_mux|Selector19~1|combout  ;
;   6.792 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y64_N26                ; CUDA_LCELL_COMB                                ;
;   7.051 ;   0.259  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y64_N0_I13         ; LOCAL_LINE                                     ;
;   7.050 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X38_Y64_N14                ; cb_0|xbr|ops[12].out_mux|Selector19~11|dataa   ;
;   7.454 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X38_Y64_N14                ; cb_0|xbr|ops[12].out_mux|Selector19~11|combout ;
;   7.468 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X38_Y64_N14                ; CUDA_LCELL_COMB                                ;
;   7.539 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y64_N0_I14          ; LE_BUFFER                                      ;
;   7.726 ;   0.187  ;    ; RE   ; 1      ; R4_X39_Y64_N0_I6                  ; H_SEG4                                         ;
;   8.058 ;   0.332  ;    ; RE   ; 1      ; C4_X40_Y60_N0_I16                 ; V_SEG4                                         ;
;   8.466 ;   0.408  ;    ; RE   ; 1      ; C16_X40_Y44_N0_I1                 ; V_SEG16                                        ;
;   8.744 ;   0.278  ;    ; RE   ; 1      ; R4_X41_Y46_N0_I11                 ; H_SEG4                                         ;
;   9.059 ;   0.315  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y46_N0_I36 ; LAB_LINE                                       ;
;   9.060 ;   0.001  ; FF ; IC   ; 1      ; FF_X42_Y46_N31                    ; cb_0|data_out[1219]~reg0|asdata                ;
;   9.461 ;   0.401  ; FF ; CELL ; 1      ; FF_X42_Y46_N31                    ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.194   ; 0.194    ;    ;      ;        ;                ; clock path                                ;
;   4.813 ;   -0.187 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.194 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.174   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.192   ; 0.018    ;    ; uTsu ; 1      ; FF_X42_Y46_N31 ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is -4.259 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[69]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.444                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -4.259 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.135 ;       ;             ;            ;        ;        ;
; Data Delay                ; 9.122  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.322       ; 100        ; 0.322  ; 0.322  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.002  ;
;    Cell                   ;        ; 10    ; 1.999       ; 22         ; 0.000  ; 0.429  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 32    ; 6.889       ; 76         ; 0.000  ; 0.470  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.322   ; 0.322    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.322 ;   0.322  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.444   ; 9.122    ;    ;      ;        ;                                   ; data path                                      ;
;   0.554 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y37_N27                    ; CB_control[69]                                 ;
;   0.554 ;   0.000  ; RR ; CELL ; 3      ; FF_X40_Y37_N27                    ; CB_control[69]|q                               ;
;   0.647 ;   0.093  ;    ; RE   ; 2      ; FF_X40_Y37_N27                    ; CUDA_FF                                        ;
;   0.871 ;   0.224  ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y37_N0_I13         ; LOCAL_LINE                                     ;
;   0.871 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|dataa       ;
;   1.300 ;   0.429  ; RF ; CELL ; 6      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|combout     ;
;   1.347 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X40_Y37_N6                 ; CUDA_LCELL_COMB                                ;
;   1.574 ;   0.227  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I3          ; LOCAL_LINE                                     ;
;   1.574 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|datad        ;
;   1.699 ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.732 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.949 ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I6          ; LOCAL_LINE                                     ;
;   1.949 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|datad        ;
;   2.074 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|combout      ;
;   2.104 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   2.194 ;   0.090  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y37_N0_I3           ; LE_BUFFER                                      ;
;   2.487 ;   0.293  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y37_N0_I1  ; LAB_LINE                                       ;
;   2.486 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal3~1|datad        ;
;   2.611 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal3~1|combout      ;
;   2.641 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   2.742 ;   0.101  ;    ; RE   ; 3      ; LE_BUFFER_X39_Y37_N0_I3           ; LE_BUFFER                                      ;
;   3.008 ;   0.266  ;    ; RE   ; 1      ; C4_X38_Y33_N0_I13                 ; V_SEG4                                         ;
;   3.335 ;   0.327  ;    ; RE   ; 2      ; C4_X38_Y29_N0_I13                 ; V_SEG4                                         ;
;   3.661 ;   0.326  ;    ; RE   ; 4      ; C4_X38_Y25_N0_I13                 ; V_SEG4                                         ;
;   3.945 ;   0.284  ;    ; RE   ; 3      ; R4_X39_Y25_N0_I4                  ; H_SEG4                                         ;
;   4.382 ;   0.437  ;    ; RE   ; 7      ; R24_X41_Y25_N0_I0                 ; H_SEG24                                        ;
;   4.852 ;   0.470  ;    ; RE   ; 2      ; R24_X65_Y25_N0_I0                 ; H_SEG24                                        ;
;   5.234 ;   0.382  ;    ; RE   ; 1      ; C4_X85_Y26_N0_I2                  ; V_SEG4                                         ;
;   5.545 ;   0.311  ;    ; RE   ; 1      ; C4_X85_Y30_N0_I2                  ; V_SEG4                                         ;
;   5.911 ;   0.366  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y32_N0_I31 ; LAB_LINE                                       ;
;   5.913 ;   0.002  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|datac    ;
;   6.194 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|combout  ;
;   6.213 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N26                ; CUDA_LCELL_COMB                                ;
;   6.431 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I13         ; LOCAL_LINE                                     ;
;   6.431 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|datac    ;
;   6.712 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|combout  ;
;   6.731 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N0                 ; CUDA_LCELL_COMB                                ;
;   6.983 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I0          ; LOCAL_LINE                                     ;
;   6.983 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datab   ;
;   7.387 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.403 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.474 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.666 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   8.009 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.439 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.830 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   9.214 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   9.215 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.340 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.340 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.340 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.444 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is -4.259 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[67]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.444                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -4.259 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.135 ;       ;             ;            ;        ;        ;
; Data Delay                ; 9.122  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.322       ; 100        ; 0.322  ; 0.322  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.002  ;
;    Cell                   ;        ; 10    ; 2.002       ; 22         ; 0.000  ; 0.432  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 32    ; 6.886       ; 75         ; 0.000  ; 0.470  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.322   ; 0.322    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.322 ;   0.322  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.444   ; 9.122    ;    ;      ;        ;                                   ; data path                                      ;
;   0.554 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y37_N15                    ; CB_control[67]                                 ;
;   0.554 ;   0.000  ; RR ; CELL ; 5      ; FF_X40_Y37_N15                    ; CB_control[67]|q                               ;
;   0.647 ;   0.093  ;    ; RE   ; 2      ; FF_X40_Y37_N15                    ; CUDA_FF                                        ;
;   0.868 ;   0.221  ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y37_N0_I7          ; LOCAL_LINE                                     ;
;   0.868 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|datab       ;
;   1.300 ;   0.432  ; RF ; CELL ; 6      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|combout     ;
;   1.347 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X40_Y37_N6                 ; CUDA_LCELL_COMB                                ;
;   1.574 ;   0.227  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I3          ; LOCAL_LINE                                     ;
;   1.574 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|datad        ;
;   1.699 ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.732 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.949 ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I6          ; LOCAL_LINE                                     ;
;   1.949 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|datad        ;
;   2.074 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|combout      ;
;   2.104 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   2.194 ;   0.090  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y37_N0_I3           ; LE_BUFFER                                      ;
;   2.487 ;   0.293  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y37_N0_I1  ; LAB_LINE                                       ;
;   2.486 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal3~1|datad        ;
;   2.611 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal3~1|combout      ;
;   2.641 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   2.742 ;   0.101  ;    ; RE   ; 3      ; LE_BUFFER_X39_Y37_N0_I3           ; LE_BUFFER                                      ;
;   3.008 ;   0.266  ;    ; RE   ; 1      ; C4_X38_Y33_N0_I13                 ; V_SEG4                                         ;
;   3.335 ;   0.327  ;    ; RE   ; 2      ; C4_X38_Y29_N0_I13                 ; V_SEG4                                         ;
;   3.661 ;   0.326  ;    ; RE   ; 4      ; C4_X38_Y25_N0_I13                 ; V_SEG4                                         ;
;   3.945 ;   0.284  ;    ; RE   ; 3      ; R4_X39_Y25_N0_I4                  ; H_SEG4                                         ;
;   4.382 ;   0.437  ;    ; RE   ; 7      ; R24_X41_Y25_N0_I0                 ; H_SEG24                                        ;
;   4.852 ;   0.470  ;    ; RE   ; 2      ; R24_X65_Y25_N0_I0                 ; H_SEG24                                        ;
;   5.234 ;   0.382  ;    ; RE   ; 1      ; C4_X85_Y26_N0_I2                  ; V_SEG4                                         ;
;   5.545 ;   0.311  ;    ; RE   ; 1      ; C4_X85_Y30_N0_I2                  ; V_SEG4                                         ;
;   5.911 ;   0.366  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y32_N0_I31 ; LAB_LINE                                       ;
;   5.913 ;   0.002  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|datac    ;
;   6.194 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|combout  ;
;   6.213 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N26                ; CUDA_LCELL_COMB                                ;
;   6.431 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I13         ; LOCAL_LINE                                     ;
;   6.431 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|datac    ;
;   6.712 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|combout  ;
;   6.731 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N0                 ; CUDA_LCELL_COMB                                ;
;   6.983 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I0          ; LOCAL_LINE                                     ;
;   6.983 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datab   ;
;   7.387 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.403 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.474 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.666 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   8.009 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.439 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.830 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   9.214 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   9.215 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.340 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.340 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.340 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.444 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is -4.159 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[69]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.344                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -4.159 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.135 ;       ;             ;            ;        ;        ;
; Data Delay                ; 9.022  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.322       ; 100        ; 0.322  ; 0.322  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 9     ; 1.594       ; 18         ; 0.000  ; 0.429  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 7.196       ; 80         ; 0.000  ; 0.490  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.322   ; 0.322    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.322 ;   0.322  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.344   ; 9.022    ;    ;      ;        ;                                   ; data path                                      ;
;   0.554 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y37_N27                    ; CB_control[69]                                 ;
;   0.554 ;   0.000  ; RR ; CELL ; 3      ; FF_X40_Y37_N27                    ; CB_control[69]|q                               ;
;   0.647 ;   0.093  ;    ; RE   ; 2      ; FF_X40_Y37_N27                    ; CUDA_FF                                        ;
;   0.871 ;   0.224  ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y37_N0_I13         ; LOCAL_LINE                                     ;
;   0.871 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|dataa       ;
;   1.300 ;   0.429  ; RF ; CELL ; 6      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|combout     ;
;   1.347 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X40_Y37_N6                 ; CUDA_LCELL_COMB                                ;
;   1.574 ;   0.227  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I3          ; LOCAL_LINE                                     ;
;   1.574 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|datad        ;
;   1.699 ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.729 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.820 ;   0.091  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y37_N0_I13          ; LE_BUFFER                                      ;
;   2.150 ;   0.330  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y37_N0_I6  ; LAB_LINE                                       ;
;   2.150 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|datac        ;
;   2.431 ;   0.281  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|combout      ;
;   2.461 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N4                 ; CUDA_LCELL_COMB                                ;
;   2.551 ;   0.090  ;    ; RE   ; 2      ; LE_BUFFER_X39_Y37_N0_I5           ; LE_BUFFER                                      ;
;   2.801 ;   0.250  ;    ; RE   ; 3      ; R4_X35_Y37_N0_I21                 ; H_SEG4                                         ;
;   3.199 ;   0.398  ;    ; RE   ; 2      ; C4_X36_Y38_N0_I3                  ; V_SEG4                                         ;
;   3.656 ;   0.457  ;    ; RE   ; 6      ; C16_X36_Y42_N0_I0                 ; V_SEG16                                        ;
;   4.146 ;   0.490  ;    ; RE   ; 6      ; R24_X37_Y57_N0_I0                 ; H_SEG24                                        ;
;   4.619 ;   0.473  ;    ; RE   ; 2      ; R24_X59_Y57_N0_I0                 ; H_SEG24                                        ;
;   5.058 ;   0.439  ;    ; RE   ; 1      ; C16_X82_Y41_N0_I1                 ; V_SEG16                                        ;
;   5.474 ;   0.416  ;    ; RE   ; 1      ; C16_X82_Y27_N0_I1                 ; V_SEG16                                        ;
;   5.801 ;   0.327  ;    ; RE   ; 1      ; R4_X83_Y32_N0_I7                  ; H_SEG4                                         ;
;   6.130 ;   0.329  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X85_Y32_N0_I33 ; LAB_LINE                                       ;
;   6.130 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|datad    ;
;   6.255 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|combout  ;
;   6.274 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N14                ; CUDA_LCELL_COMB                                ;
;   6.490 ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X85_Y32_N0_I7          ; LOCAL_LINE                                     ;
;   6.489 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|datac   ;
;   6.769 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|combout ;
;   6.785 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N24                ; CUDA_LCELL_COMB                                ;
;   6.856 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X85_Y32_N0_I25          ; LE_BUFFER                                      ;
;   7.162 ;   0.306  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X86_Y32_N0_I26 ; LAB_LINE                                       ;
;   7.162 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datad   ;
;   7.287 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.303 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.374 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.566 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.909 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.339 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.730 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   9.114 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   9.115 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.240 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.240 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.240 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.344 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is -4.159 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[67]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.344                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -4.159 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.135 ;       ;             ;            ;        ;        ;
; Data Delay                ; 9.022  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.322       ; 100        ; 0.322  ; 0.322  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 9     ; 1.597       ; 18         ; 0.000  ; 0.432  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 7.193       ; 80         ; 0.000  ; 0.490  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.322   ; 0.322    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.322 ;   0.322  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.344   ; 9.022    ;    ;      ;        ;                                   ; data path                                      ;
;   0.554 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y37_N15                    ; CB_control[67]                                 ;
;   0.554 ;   0.000  ; RR ; CELL ; 5      ; FF_X40_Y37_N15                    ; CB_control[67]|q                               ;
;   0.647 ;   0.093  ;    ; RE   ; 2      ; FF_X40_Y37_N15                    ; CUDA_FF                                        ;
;   0.868 ;   0.221  ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y37_N0_I7          ; LOCAL_LINE                                     ;
;   0.868 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|datab       ;
;   1.300 ;   0.432  ; RF ; CELL ; 6      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|combout     ;
;   1.347 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X40_Y37_N6                 ; CUDA_LCELL_COMB                                ;
;   1.574 ;   0.227  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I3          ; LOCAL_LINE                                     ;
;   1.574 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|datad        ;
;   1.699 ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.729 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.820 ;   0.091  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y37_N0_I13          ; LE_BUFFER                                      ;
;   2.150 ;   0.330  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y37_N0_I6  ; LAB_LINE                                       ;
;   2.150 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|datac        ;
;   2.431 ;   0.281  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|combout      ;
;   2.461 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N4                 ; CUDA_LCELL_COMB                                ;
;   2.551 ;   0.090  ;    ; RE   ; 2      ; LE_BUFFER_X39_Y37_N0_I5           ; LE_BUFFER                                      ;
;   2.801 ;   0.250  ;    ; RE   ; 3      ; R4_X35_Y37_N0_I21                 ; H_SEG4                                         ;
;   3.199 ;   0.398  ;    ; RE   ; 2      ; C4_X36_Y38_N0_I3                  ; V_SEG4                                         ;
;   3.656 ;   0.457  ;    ; RE   ; 6      ; C16_X36_Y42_N0_I0                 ; V_SEG16                                        ;
;   4.146 ;   0.490  ;    ; RE   ; 6      ; R24_X37_Y57_N0_I0                 ; H_SEG24                                        ;
;   4.619 ;   0.473  ;    ; RE   ; 2      ; R24_X59_Y57_N0_I0                 ; H_SEG24                                        ;
;   5.058 ;   0.439  ;    ; RE   ; 1      ; C16_X82_Y41_N0_I1                 ; V_SEG16                                        ;
;   5.474 ;   0.416  ;    ; RE   ; 1      ; C16_X82_Y27_N0_I1                 ; V_SEG16                                        ;
;   5.801 ;   0.327  ;    ; RE   ; 1      ; R4_X83_Y32_N0_I7                  ; H_SEG4                                         ;
;   6.130 ;   0.329  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X85_Y32_N0_I33 ; LAB_LINE                                       ;
;   6.130 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|datad    ;
;   6.255 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|combout  ;
;   6.274 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N14                ; CUDA_LCELL_COMB                                ;
;   6.490 ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X85_Y32_N0_I7          ; LOCAL_LINE                                     ;
;   6.489 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|datac   ;
;   6.769 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|combout ;
;   6.785 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N24                ; CUDA_LCELL_COMB                                ;
;   6.856 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X85_Y32_N0_I25          ; LE_BUFFER                                      ;
;   7.162 ;   0.306  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X86_Y32_N0_I26 ; LAB_LINE                                       ;
;   7.162 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datad   ;
;   7.287 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.303 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.374 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.566 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.909 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.339 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.730 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   9.114 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   9.115 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.240 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.240 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.240 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.344 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is -4.149 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[139]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[719]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.730                                             ;
; Data Required Time ; 5.581                                             ;
; Slack              ; -4.149 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+--------------------------------------------------------------------------------------+
; Statistics                                                                           ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 5.000 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.270 ;       ;             ;            ;       ;       ;
; Data Delay                ; 9.417 ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;       ; 6     ;             ;            ;       ;       ;
; Physical Delays           ;       ;       ;             ;            ;       ;       ;
;  Arrival Path             ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.313       ; 100        ; 0.313 ; 0.313 ;
;   Data                    ;       ;       ;             ;            ;       ;       ;
;    IC                     ;       ; 7     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;       ; 8     ; 2.202       ; 23         ; 0.000 ; 0.429 ;
;    uTco                   ;       ; 1     ; 0.232       ; 2          ; 0.232 ; 0.232 ;
;    Routing Element        ;       ; 33    ; 6.983       ; 74         ; 0.014 ; 0.460 ;
;  Required Path            ;       ;       ;             ;            ;       ;       ;
;   Clock                   ;       ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.202       ; 100        ; 0.202 ; 0.202 ;
+---------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                          ;
+---------+---------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+---------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.313   ; 0.313   ;    ;      ;        ;                                   ; clock path                                    ;
;   0.313 ;   0.313 ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.730   ; 9.417   ;    ;      ;        ;                                   ; data path                                     ;
;   0.545 ;   0.232 ;    ; uTco ; 1      ; FF_X47_Y36_N29                    ; CB_control[139]                               ;
;   0.545 ;   0.000 ; RR ; CELL ; 104    ; FF_X47_Y36_N29                    ; CB_control[139]|q                             ;
;   0.648 ;   0.103 ;    ; RE   ; 3      ; FF_X47_Y36_N29                    ; CUDA_FF                                       ;
;   0.754 ;   0.106 ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I28          ; LE_BUFFER                                     ;
;   1.059 ;   0.305 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y36_N0_I37 ; LAB_LINE                                      ;
;   1.059 ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|dataa        ;
;   1.488 ;   0.429 ; RF ; CELL ; 7      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|combout      ;
;   1.532 ;   0.044 ;    ; RE   ; 3      ; LCCOMB_X47_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   1.623 ;   0.091 ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I27          ; LE_BUFFER                                     ;
;   1.820 ;   0.197 ;    ; RE   ; 1      ; R4_X44_Y36_N0_I29                 ; H_SEG4                                        ;
;   2.129 ;   0.309 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y36_N0_I36 ; LAB_LINE                                      ;
;   2.129 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|datac       ;
;   2.410 ;   0.281 ; FF ; CELL ; 4      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|combout     ;
;   2.429 ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N20                ; CUDA_LCELL_COMB                               ;
;   2.669 ;   0.240 ;    ; RE   ; 4      ; LOCAL_LINE_X45_Y36_N0_I10         ; LOCAL_LINE                                    ;
;   2.669 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X45_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal12~0|datad       ;
;   2.794 ;   0.125 ; FF ; CELL ; 3      ; LCCOMB_X45_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal12~0|combout     ;
;   2.813 ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   3.049 ;   0.236 ;    ; RE   ; 3      ; LOCAL_LINE_X45_Y36_N0_I13         ; LOCAL_LINE                                    ;
;   3.049 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X45_Y36_N24                ; cb_0|xbr|ops[7].out_mux|Equal9~0|datac        ;
;   3.330 ;   0.281 ; FF ; CELL ; 100    ; LCCOMB_X45_Y36_N24                ; cb_0|xbr|ops[7].out_mux|Equal9~0|combout      ;
;   3.360 ;   0.030 ;    ; RE   ; 2      ; LCCOMB_X45_Y36_N24                ; CUDA_LCELL_COMB                               ;
;   3.438 ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X45_Y36_N0_I25          ; LE_BUFFER                                     ;
;   3.645 ;   0.207 ;    ; RE   ; 1      ; R4_X42_Y36_N0_I28                 ; H_SEG4                                        ;
;   3.868 ;   0.223 ;    ; RE   ; 1      ; R4_X38_Y36_N0_I27                 ; H_SEG4                                        ;
;   4.168 ;   0.300 ;    ; RE   ; 3      ; R4_X34_Y36_N0_I25                 ; H_SEG4                                        ;
;   4.599 ;   0.431 ;    ; RE   ; 6      ; R24_X11_Y36_N0_I0                 ; H_SEG24                                       ;
;   5.059 ;   0.460 ;    ; RE   ; 5      ; C16_X19_Y37_N0_I0                 ; V_SEG16                                       ;
;   5.473 ;   0.414 ;    ; RE   ; 1      ; C16_X19_Y53_N0_I0                 ; V_SEG16                                       ;
;   5.792 ;   0.319 ;    ; RE   ; 1      ; R4_X20_Y60_N0_I6                  ; H_SEG4                                        ;
;   6.000 ;   0.208 ;    ; RE   ; 1      ; R4_X23_Y60_N0_I4                  ; H_SEG4                                        ;
;   6.200 ;   0.200 ;    ; RE   ; 1      ; R4_X26_Y60_N0_I7                  ; H_SEG4                                        ;
;   6.453 ;   0.253 ;    ; RE   ; 1      ; R4_X29_Y60_N0_I6                  ; H_SEG4                                        ;
;   6.829 ;   0.376 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X31_Y60_N0_I6  ; LAB_LINE                                      ;
;   6.829 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X31_Y60_N12                ; cb_0|xbr|ops[7].out_mux|Selector19~0|datac    ;
;   7.110 ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X31_Y60_N12                ; cb_0|xbr|ops[7].out_mux|Selector19~0|combout  ;
;   7.129 ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X31_Y60_N12                ; CUDA_LCELL_COMB                               ;
;   7.387 ;   0.258 ;    ; RE   ; 1      ; LOCAL_LINE_X31_Y60_N0_I6          ; LOCAL_LINE                                    ;
;   7.387 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X31_Y60_N14                ; cb_0|xbr|ops[7].out_mux|Selector19~11|dataa   ;
;   7.791 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X31_Y60_N14                ; cb_0|xbr|ops[7].out_mux|Selector19~11|combout ;
;   7.805 ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X31_Y60_N14                ; CUDA_LCELL_COMB                               ;
;   7.876 ;   0.071 ;    ; RE   ; 1      ; LE_BUFFER_X31_Y60_N0_I14          ; LE_BUFFER                                     ;
;   8.069 ;   0.193 ;    ; RE   ; 1      ; R4_X32_Y60_N0_I7                  ; H_SEG4                                        ;
;   8.418 ;   0.349 ;    ; RE   ; 1      ; C16_X32_Y44_N0_I1                 ; V_SEG16                                       ;
;   8.722 ;   0.304 ;    ; RE   ; 1      ; R4_X33_Y47_N0_I0                  ; H_SEG4                                        ;
;   8.979 ;   0.257 ;    ; RE   ; 1      ; R4_X37_Y47_N0_I2                  ; H_SEG4                                        ;
;   9.329 ;   0.350 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y47_N0_I31 ; LAB_LINE                                      ;
;   9.329 ;   0.000 ; FF ; IC   ; 1      ; FF_X40_Y47_N7                     ; cb_0|data_out[719]~reg0|asdata                ;
;   9.730 ;   0.401 ; FF ; CELL ; 1      ; FF_X40_Y47_N7                     ; rtr_crossbar_mac:cb_0|data_out[719]~reg0      ;
+---------+---------+----+------+--------+-----------------------------------+-----------------------------------------------+

+---------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                ;
+---------+---------+----+------+--------+---------------+------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                                  ;
+---------+---------+----+------+--------+---------------+------------------------------------------+
; 5.000   ; 5.000   ;    ;      ;        ;               ; latch edge time                          ;
; 5.583   ; 0.583   ;    ;      ;        ;               ; clock path                               ;
;   5.202 ;   0.202 ; R  ;      ;        ;               ; clock network delay                      ;
;   5.583 ;   0.381 ;    ;      ;        ;               ; clock pessimism removed                  ;
; 5.563   ; -0.020  ;    ;      ;        ;               ; clock uncertainty                        ;
; 5.581   ; 0.018   ;    ; uTsu ; 1      ; FF_X40_Y47_N7 ; rtr_crossbar_mac:cb_0|data_out[719]~reg0 ;
+---------+---------+----+------+--------+---------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is -4.136 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[139]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[717]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.756                                             ;
; Data Required Time ; 5.620                                             ;
; Slack              ; -4.136 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+-------+-------+-------------+------------+--------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+-------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; 0.309 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.443 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;       ; 6     ;             ;            ;        ;       ;
; Physical Delays           ;       ;       ;             ;            ;        ;       ;
;  Arrival Path             ;       ;       ;             ;            ;        ;       ;
;   Clock                   ;       ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.313       ; 100        ; 0.313  ; 0.313 ;
;   Data                    ;       ;       ;             ;            ;        ;       ;
;    IC                     ;       ; 7     ; -0.001      ; 0          ; -0.001 ; 0.000 ;
;    Cell                   ;       ; 8     ; 2.202       ; 23         ; 0.000  ; 0.429 ;
;    uTco                   ;       ; 1     ; 0.232       ; 2          ; 0.232  ; 0.232 ;
;    Routing Element        ;       ; 33    ; 7.010       ; 74         ; 0.016  ; 0.460 ;
;  Required Path            ;       ;       ;             ;            ;        ;       ;
;   Clock                   ;       ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.241       ; 100        ; 0.241  ; 0.241 ;
+---------------------------+-------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.313   ; 0.313    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.313 ;   0.313  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.756   ; 9.443    ;    ;      ;        ;                                   ; data path                                     ;
;   0.545 ;   0.232  ;    ; uTco ; 1      ; FF_X47_Y36_N29                    ; CB_control[139]                               ;
;   0.545 ;   0.000  ; RR ; CELL ; 104    ; FF_X47_Y36_N29                    ; CB_control[139]|q                             ;
;   0.648 ;   0.103  ;    ; RE   ; 3      ; FF_X47_Y36_N29                    ; CUDA_FF                                       ;
;   0.754 ;   0.106  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I28          ; LE_BUFFER                                     ;
;   1.059 ;   0.305  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y36_N0_I37 ; LAB_LINE                                      ;
;   1.059 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|dataa        ;
;   1.488 ;   0.429  ; RF ; CELL ; 7      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|combout      ;
;   1.532 ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X47_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   1.623 ;   0.091  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I27          ; LE_BUFFER                                     ;
;   1.820 ;   0.197  ;    ; RE   ; 1      ; R4_X44_Y36_N0_I29                 ; H_SEG4                                        ;
;   2.129 ;   0.309  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y36_N0_I36 ; LAB_LINE                                      ;
;   2.129 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|datac       ;
;   2.410 ;   0.281  ; FF ; CELL ; 4      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|combout     ;
;   2.429 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N20                ; CUDA_LCELL_COMB                               ;
;   2.669 ;   0.240  ;    ; RE   ; 4      ; LOCAL_LINE_X45_Y36_N0_I10         ; LOCAL_LINE                                    ;
;   2.669 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X45_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal12~0|datad       ;
;   2.794 ;   0.125  ; FF ; CELL ; 3      ; LCCOMB_X45_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal12~0|combout     ;
;   2.813 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   3.049 ;   0.236  ;    ; RE   ; 3      ; LOCAL_LINE_X45_Y36_N0_I13         ; LOCAL_LINE                                    ;
;   3.049 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X45_Y36_N24                ; cb_0|xbr|ops[7].out_mux|Equal9~0|datac        ;
;   3.330 ;   0.281  ; FF ; CELL ; 100    ; LCCOMB_X45_Y36_N24                ; cb_0|xbr|ops[7].out_mux|Equal9~0|combout      ;
;   3.360 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X45_Y36_N24                ; CUDA_LCELL_COMB                               ;
;   3.438 ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y36_N0_I25          ; LE_BUFFER                                     ;
;   3.645 ;   0.207  ;    ; RE   ; 1      ; R4_X42_Y36_N0_I28                 ; H_SEG4                                        ;
;   3.868 ;   0.223  ;    ; RE   ; 1      ; R4_X38_Y36_N0_I27                 ; H_SEG4                                        ;
;   4.168 ;   0.300  ;    ; RE   ; 3      ; R4_X34_Y36_N0_I25                 ; H_SEG4                                        ;
;   4.599 ;   0.431  ;    ; RE   ; 6      ; R24_X11_Y36_N0_I0                 ; H_SEG24                                       ;
;   5.059 ;   0.460  ;    ; RE   ; 5      ; C16_X19_Y37_N0_I0                 ; V_SEG16                                       ;
;   5.473 ;   0.414  ;    ; RE   ; 1      ; C16_X19_Y53_N0_I0                 ; V_SEG16                                       ;
;   5.792 ;   0.319  ;    ; RE   ; 1      ; R4_X20_Y60_N0_I6                  ; H_SEG4                                        ;
;   6.000 ;   0.208  ;    ; RE   ; 1      ; R4_X23_Y60_N0_I4                  ; H_SEG4                                        ;
;   6.200 ;   0.200  ;    ; RE   ; 1      ; R4_X26_Y60_N0_I7                  ; H_SEG4                                        ;
;   6.453 ;   0.253  ;    ; RE   ; 1      ; R4_X29_Y60_N0_I6                  ; H_SEG4                                        ;
;   6.830 ;   0.377  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X31_Y60_N0_I6  ; LAB_LINE                                      ;
;   6.830 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X31_Y60_N26                ; cb_0|xbr|ops[7].out_mux|Selector17~0|datac    ;
;   7.111 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X31_Y60_N26                ; cb_0|xbr|ops[7].out_mux|Selector17~0|combout  ;
;   7.130 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X31_Y60_N26                ; CUDA_LCELL_COMB                               ;
;   7.387 ;   0.257  ;    ; RE   ; 1      ; LOCAL_LINE_X31_Y60_N0_I13         ; LOCAL_LINE                                    ;
;   7.387 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X31_Y60_N24                ; cb_0|xbr|ops[7].out_mux|Selector17~11|dataa   ;
;   7.791 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X31_Y60_N24                ; cb_0|xbr|ops[7].out_mux|Selector17~11|combout ;
;   7.807 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X31_Y60_N24                ; CUDA_LCELL_COMB                               ;
;   7.881 ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X31_Y60_N0_I25          ; LE_BUFFER                                     ;
;   8.063 ;   0.182  ;    ; RE   ; 1      ; R4_X32_Y60_N0_I11                 ; H_SEG4                                        ;
;   8.341 ;   0.278  ;    ; RE   ; 1      ; R4_X36_Y60_N0_I9                  ; H_SEG4                                        ;
;   8.736 ;   0.395  ;    ; RE   ; 1      ; C16_X37_Y44_N0_I1                 ; V_SEG16                                       ;
;   9.042 ;   0.306  ;    ; RE   ; 1      ; R4_X38_Y49_N0_I15                 ; H_SEG4                                        ;
;   9.356 ;   0.314  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y49_N0_I37 ; LAB_LINE                                      ;
;   9.355 ;   -0.001 ; FF ; IC   ; 1      ; FF_X39_Y49_N13                    ; cb_0|data_out[717]~reg0|asdata                ;
;   9.756 ;   0.401  ; FF ; CELL ; 1      ; FF_X39_Y49_N13                    ; rtr_crossbar_mac:cb_0|data_out[717]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                 ;
+---------+---------+----+------+--------+----------------+------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+---------+---------+----+------+--------+----------------+------------------------------------------+
; 5.000   ; 5.000   ;    ;      ;        ;                ; latch edge time                          ;
; 5.622   ; 0.622   ;    ;      ;        ;                ; clock path                               ;
;   5.241 ;   0.241 ; R  ;      ;        ;                ; clock network delay                      ;
;   5.622 ;   0.381 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 5.602   ; -0.020  ;    ;      ;        ;                ; clock uncertainty                        ;
; 5.620   ; 0.018   ;    ; uTsu ; 1      ; FF_X39_Y49_N13 ; rtr_crossbar_mac:cb_0|data_out[717]~reg0 ;
+---------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is -4.095 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[52]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.287                                             ;
; Data Required Time ; 5.192                                             ;
; Slack              ; -4.095 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.118 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.975  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.312       ; 100        ; 0.312  ; 0.312  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.002      ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 9     ; 2.170       ; 24         ; 0.000  ; 0.429  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.575       ; 73         ; 0.014  ; 0.478  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.187      ;            ; -0.187 ; -0.187 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.312   ; 0.312    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.312 ;   0.312  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.287   ; 8.975    ;    ;      ;        ;                                   ; data path                                      ;
;   0.544 ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N3                     ; CB_control[52]                                 ;
;   0.544 ;   0.000  ; RR ; CELL ; 5      ; FF_X46_Y35_N3                     ; CB_control[52]|q                               ;
;   0.634 ;   0.090  ;    ; RE   ; 2      ; FF_X46_Y35_N3                     ; CUDA_FF                                        ;
;   0.721 ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I3           ; LE_BUFFER                                      ;
;   1.070 ;   0.349  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y35_N0_I15 ; LAB_LINE                                       ;
;   1.070 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|dataa       ;
;   1.499 ;   0.429  ; RF ; CELL ; 5      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|combout     ;
;   1.546 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N22                ; CUDA_LCELL_COMB                                ;
;   1.779 ;   0.233  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I11         ; LOCAL_LINE                                     ;
;   1.779 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|datac        ;
;   2.059 ;   0.280  ; FF ; CELL ; 3      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|combout      ;
;   2.092 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N28                ; CUDA_LCELL_COMB                                ;
;   2.318 ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y35_N0_I14         ; LOCAL_LINE                                     ;
;   2.317 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|datad        ;
;   2.442 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|combout      ;
;   2.486 ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N26                ; CUDA_LCELL_COMB                                ;
;   2.578 ;   0.092  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I27          ; LE_BUFFER                                      ;
;   2.886 ;   0.308  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X46_Y35_N0_I13 ; LAB_LINE                                       ;
;   2.886 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N14                ; cb_0|xbr|ops[12].out_mux|Equal6~2|datad        ;
;   3.011 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X46_Y35_N14                ; cb_0|xbr|ops[12].out_mux|Equal6~2|combout      ;
;   3.039 ;   0.028  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N14                ; CUDA_LCELL_COMB                                ;
;   3.148 ;   0.109  ;    ; RE   ; 4      ; LE_BUFFER_X46_Y35_N0_I14          ; LE_BUFFER                                      ;
;   3.441 ;   0.293  ;    ; RE   ; 2      ; C4_X46_Y31_N0_I16                 ; V_SEG4                                         ;
;   3.892 ;   0.451  ;    ; RE   ; 5      ; R24_X23_Y31_N0_I0                 ; H_SEG24                                        ;
;   4.370 ;   0.478  ;    ; RE   ; 7      ; C16_X24_Y32_N0_I0                 ; V_SEG16                                        ;
;   4.815 ;   0.445  ;    ; RE   ; 4      ; C16_X24_Y48_N0_I0                 ; V_SEG16                                        ;
;   5.256 ;   0.441  ;    ; RE   ; 5      ; R24_X25_Y61_N0_I0                 ; H_SEG24                                        ;
;   5.620 ;   0.364  ;    ; RE   ; 1      ; C4_X37_Y62_N0_I2                  ; V_SEG4                                         ;
;   5.975 ;   0.355  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y64_N0_I31 ; LAB_LINE                                       ;
;   5.974 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X38_Y64_N2                 ; cb_0|xbr|ops[12].out_mux|Selector19~9|datac    ;
;   6.255 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X38_Y64_N2                 ; cb_0|xbr|ops[12].out_mux|Selector19~9|combout  ;
;   6.274 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y64_N2                 ; CUDA_LCELL_COMB                                ;
;   6.524 ;   0.250  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y64_N0_I1          ; LOCAL_LINE                                     ;
;   6.523 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X38_Y64_N12                ; cb_0|xbr|ops[12].out_mux|Selector19~10|datab   ;
;   6.927 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X38_Y64_N12                ; cb_0|xbr|ops[12].out_mux|Selector19~10|combout ;
;   6.946 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y64_N12                ; CUDA_LCELL_COMB                                ;
;   7.155 ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y64_N0_I6          ; LOCAL_LINE                                     ;
;   7.155 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X38_Y64_N14                ; cb_0|xbr|ops[12].out_mux|Selector19~11|datad   ;
;   7.280 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X38_Y64_N14                ; cb_0|xbr|ops[12].out_mux|Selector19~11|combout ;
;   7.294 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X38_Y64_N14                ; CUDA_LCELL_COMB                                ;
;   7.365 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y64_N0_I14          ; LE_BUFFER                                      ;
;   7.552 ;   0.187  ;    ; RE   ; 1      ; R4_X39_Y64_N0_I6                  ; H_SEG4                                         ;
;   7.884 ;   0.332  ;    ; RE   ; 1      ; C4_X40_Y60_N0_I16                 ; V_SEG4                                         ;
;   8.292 ;   0.408  ;    ; RE   ; 1      ; C16_X40_Y44_N0_I1                 ; V_SEG16                                        ;
;   8.570 ;   0.278  ;    ; RE   ; 1      ; R4_X41_Y46_N0_I11                 ; H_SEG4                                         ;
;   8.885 ;   0.315  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y46_N0_I36 ; LAB_LINE                                       ;
;   8.886 ;   0.001  ; FF ; IC   ; 1      ; FF_X42_Y46_N31                    ; cb_0|data_out[1219]~reg0|asdata                ;
;   9.287 ;   0.401  ; FF ; CELL ; 1      ; FF_X42_Y46_N31                    ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.194   ; 0.194    ;    ;      ;        ;                ; clock path                                ;
;   4.813 ;   -0.187 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.194 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.174   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.192   ; 0.018    ;    ; uTsu ; 1      ; FF_X42_Y46_N31 ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is -4.081 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[52]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1221]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.249                                             ;
; Data Required Time ; 5.168                                             ;
; Slack              ; -4.081 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.142 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.937  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.312       ; 100        ; 0.312  ; 0.312  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.002 ; 0.001  ;
;    Cell                   ;        ; 9     ; 2.202       ; 25         ; 0.000  ; 0.429  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.506       ; 73         ; 0.014  ; 0.471  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.211      ;            ; -0.211 ; -0.211 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.312   ; 0.312    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.312 ;   0.312  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.249   ; 8.937    ;    ;      ;        ;                                   ; data path                                      ;
;   0.544 ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N3                     ; CB_control[52]                                 ;
;   0.544 ;   0.000  ; RR ; CELL ; 5      ; FF_X46_Y35_N3                     ; CB_control[52]|q                               ;
;   0.634 ;   0.090  ;    ; RE   ; 2      ; FF_X46_Y35_N3                     ; CUDA_FF                                        ;
;   0.721 ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I3           ; LE_BUFFER                                      ;
;   1.070 ;   0.349  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y35_N0_I15 ; LAB_LINE                                       ;
;   1.070 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|dataa       ;
;   1.499 ;   0.429  ; RF ; CELL ; 5      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|combout     ;
;   1.546 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N22                ; CUDA_LCELL_COMB                                ;
;   1.779 ;   0.233  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I11         ; LOCAL_LINE                                     ;
;   1.779 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|datac        ;
;   2.059 ;   0.280  ; FF ; CELL ; 3      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|combout      ;
;   2.092 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N28                ; CUDA_LCELL_COMB                                ;
;   2.318 ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y35_N0_I14         ; LOCAL_LINE                                     ;
;   2.317 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|datad        ;
;   2.442 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|combout      ;
;   2.484 ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N26                ; CUDA_LCELL_COMB                                ;
;   2.571 ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I26          ; LE_BUFFER                                      ;
;   2.890 ;   0.319  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y35_N0_I12 ; LAB_LINE                                       ;
;   2.890 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X45_Y35_N24                ; cb_0|xbr|ops[12].out_mux|Equal3~1|datad        ;
;   3.015 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X45_Y35_N24                ; cb_0|xbr|ops[12].out_mux|Equal3~1|combout      ;
;   3.045 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X45_Y35_N24                ; CUDA_LCELL_COMB                                ;
;   3.142 ;   0.097  ;    ; RE   ; 3      ; LE_BUFFER_X45_Y35_N0_I25          ; LE_BUFFER                                      ;
;   3.364 ;   0.222  ;    ; RE   ; 1      ; R4_X42_Y35_N0_I30                 ; H_SEG4                                         ;
;   3.785 ;   0.421  ;    ; RE   ; 8      ; R24_X19_Y35_N0_I0                 ; H_SEG24                                        ;
;   4.256 ;   0.471  ;    ; RE   ; 5      ; C16_X20_Y36_N0_I0                 ; V_SEG16                                        ;
;   4.702 ;   0.446  ;    ; RE   ; 2      ; C16_X20_Y50_N0_I0                 ; V_SEG16                                        ;
;   5.147 ;   0.445  ;    ; RE   ; 4      ; R24_X21_Y65_N0_I0                 ; H_SEG24                                        ;
;   5.499 ;   0.352  ;    ; RE   ; 1      ; C4_X42_Y66_N0_I5                  ; V_SEG4                                         ;
;   5.891 ;   0.392  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y67_N0_I6  ; LAB_LINE                                       ;
;   5.889 ;   -0.002 ; FF ; IC   ; 1      ; LCCOMB_X42_Y67_N30                ; cb_0|xbr|ops[12].out_mux|Selector21~3|datac    ;
;   6.170 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X42_Y67_N30                ; cb_0|xbr|ops[12].out_mux|Selector21~3|combout  ;
;   6.189 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X42_Y67_N30                ; CUDA_LCELL_COMB                                ;
;   6.402 ;   0.213  ;    ; RE   ; 1      ; LOCAL_LINE_X42_Y67_N0_I15         ; LOCAL_LINE                                     ;
;   6.402 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X42_Y67_N26                ; cb_0|xbr|ops[12].out_mux|Selector21~4|datac    ;
;   6.683 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X42_Y67_N26                ; cb_0|xbr|ops[12].out_mux|Selector21~4|combout  ;
;   6.699 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X42_Y67_N26                ; CUDA_LCELL_COMB                                ;
;   6.769 ;   0.070  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y67_N0_I27          ; LE_BUFFER                                      ;
;   7.086 ;   0.317  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y67_N0_I27 ; LAB_LINE                                       ;
;   7.087 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X43_Y67_N8                 ; cb_0|xbr|ops[12].out_mux|Selector21~11|datac   ;
;   7.367 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X43_Y67_N8                 ; cb_0|xbr|ops[12].out_mux|Selector21~11|combout ;
;   7.381 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X43_Y67_N8                 ; CUDA_LCELL_COMB                                ;
;   7.449 ;   0.068  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y67_N0_I8           ; LE_BUFFER                                      ;
;   7.707 ;   0.258  ;    ; RE   ; 1      ; C4_X43_Y63_N0_I15                 ; V_SEG4                                         ;
;   8.086 ;   0.379  ;    ; RE   ; 1      ; C16_X43_Y47_N0_I1                 ; V_SEG16                                        ;
;   8.424 ;   0.338  ;    ; RE   ; 1      ; C4_X43_Y51_N0_I17                 ; V_SEG4                                         ;
;   8.849 ;   0.425  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y51_N0_I7  ; LAB_LINE                                       ;
;   8.848 ;   -0.001 ; FF ; IC   ; 1      ; FF_X43_Y51_N25                    ; cb_0|data_out[1221]~reg0|asdata                ;
;   9.249 ;   0.401  ; FF ; CELL ; 1      ; FF_X43_Y51_N25                    ; rtr_crossbar_mac:cb_0|data_out[1221]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.170   ; 0.170    ;    ;      ;        ;                ; clock path                                ;
;   4.789 ;   -0.211 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.170 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.150   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.168   ; 0.018    ;    ; uTsu ; 1      ; FF_X43_Y51_N25 ; rtr_crossbar_mac:cb_0|data_out[1221]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is -4.060 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[68]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.245                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -4.060 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.135 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.923  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.322       ; 100        ; 0.322  ; 0.322  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; -0.001 ; 0.002  ;
;    Cell                   ;        ; 10    ; 1.837       ; 21         ; 0.000  ; 0.404  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 32    ; 6.852       ; 77         ; 0.000  ; 0.470  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.322   ; 0.322    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.322 ;   0.322  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.245   ; 8.923    ;    ;      ;        ;                                   ; data path                                      ;
;   0.554 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y37_N5                     ; CB_control[68]                                 ;
;   0.554 ;   0.000  ; RR ; CELL ; 5      ; FF_X40_Y37_N5                     ; CB_control[68]|q                               ;
;   0.647 ;   0.093  ;    ; RE   ; 2      ; FF_X40_Y37_N5                     ; CUDA_FF                                        ;
;   0.834 ;   0.187  ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y37_N0_I2          ; LOCAL_LINE                                     ;
;   0.834 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|datac       ;
;   1.101 ;   0.267  ; RF ; CELL ; 6      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|combout     ;
;   1.148 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X40_Y37_N6                 ; CUDA_LCELL_COMB                                ;
;   1.375 ;   0.227  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I3          ; LOCAL_LINE                                     ;
;   1.375 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|datad        ;
;   1.500 ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.533 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.750 ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I6          ; LOCAL_LINE                                     ;
;   1.750 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|datad        ;
;   1.875 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|combout      ;
;   1.905 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   1.995 ;   0.090  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y37_N0_I3           ; LE_BUFFER                                      ;
;   2.288 ;   0.293  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y37_N0_I1  ; LAB_LINE                                       ;
;   2.287 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal3~1|datad        ;
;   2.412 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal3~1|combout      ;
;   2.442 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   2.543 ;   0.101  ;    ; RE   ; 3      ; LE_BUFFER_X39_Y37_N0_I3           ; LE_BUFFER                                      ;
;   2.809 ;   0.266  ;    ; RE   ; 1      ; C4_X38_Y33_N0_I13                 ; V_SEG4                                         ;
;   3.136 ;   0.327  ;    ; RE   ; 2      ; C4_X38_Y29_N0_I13                 ; V_SEG4                                         ;
;   3.462 ;   0.326  ;    ; RE   ; 4      ; C4_X38_Y25_N0_I13                 ; V_SEG4                                         ;
;   3.746 ;   0.284  ;    ; RE   ; 3      ; R4_X39_Y25_N0_I4                  ; H_SEG4                                         ;
;   4.183 ;   0.437  ;    ; RE   ; 7      ; R24_X41_Y25_N0_I0                 ; H_SEG24                                        ;
;   4.653 ;   0.470  ;    ; RE   ; 2      ; R24_X65_Y25_N0_I0                 ; H_SEG24                                        ;
;   5.035 ;   0.382  ;    ; RE   ; 1      ; C4_X85_Y26_N0_I2                  ; V_SEG4                                         ;
;   5.346 ;   0.311  ;    ; RE   ; 1      ; C4_X85_Y30_N0_I2                  ; V_SEG4                                         ;
;   5.712 ;   0.366  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y32_N0_I31 ; LAB_LINE                                       ;
;   5.714 ;   0.002  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|datac    ;
;   5.995 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|combout  ;
;   6.014 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N26                ; CUDA_LCELL_COMB                                ;
;   6.232 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I13         ; LOCAL_LINE                                     ;
;   6.232 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|datac    ;
;   6.513 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|combout  ;
;   6.532 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N0                 ; CUDA_LCELL_COMB                                ;
;   6.784 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I0          ; LOCAL_LINE                                     ;
;   6.784 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datab   ;
;   7.188 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.204 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.275 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.467 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.810 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.240 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.631 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   9.015 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   9.016 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.141 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.141 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.141 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.245 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #11: Setup slack is -4.053 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[52]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.245                                             ;
; Data Required Time ; 5.192                                             ;
; Slack              ; -4.053 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.118 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.933  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.312       ; 100        ; 0.312  ; 0.312  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 9     ; 2.325       ; 26         ; 0.000  ; 0.429  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.379       ; 71         ; 0.014  ; 0.457  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.187      ;            ; -0.187 ; -0.187 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.312   ; 0.312    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.312 ;   0.312  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.245   ; 8.933    ;    ;      ;        ;                                   ; data path                                      ;
;   0.544 ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N3                     ; CB_control[52]                                 ;
;   0.544 ;   0.000  ; RR ; CELL ; 5      ; FF_X46_Y35_N3                     ; CB_control[52]|q                               ;
;   0.634 ;   0.090  ;    ; RE   ; 2      ; FF_X46_Y35_N3                     ; CUDA_FF                                        ;
;   0.721 ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I3           ; LE_BUFFER                                      ;
;   1.070 ;   0.349  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y35_N0_I15 ; LAB_LINE                                       ;
;   1.070 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|dataa       ;
;   1.499 ;   0.429  ; RF ; CELL ; 5      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|combout     ;
;   1.546 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N22                ; CUDA_LCELL_COMB                                ;
;   1.779 ;   0.233  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I11         ; LOCAL_LINE                                     ;
;   1.779 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|datac        ;
;   2.059 ;   0.280  ; FF ; CELL ; 3      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|combout      ;
;   2.092 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N28                ; CUDA_LCELL_COMB                                ;
;   2.318 ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y35_N0_I14         ; LOCAL_LINE                                     ;
;   2.317 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|datad        ;
;   2.442 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|combout      ;
;   2.489 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N26                ; CUDA_LCELL_COMB                                ;
;   2.723 ;   0.234  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I13         ; LOCAL_LINE                                     ;
;   2.722 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N16                ; cb_0|xbr|ops[12].out_mux|Equal5~0|datac        ;
;   3.002 ;   0.280  ; FF ; CELL ; 102    ; LCCOMB_X46_Y35_N16                ; cb_0|xbr|ops[12].out_mux|Equal5~0|combout      ;
;   3.049 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N16                ; CUDA_LCELL_COMB                                ;
;   3.287 ;   0.238  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y35_N0_I8          ; LOCAL_LINE                                     ;
;   3.287 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N30                ; cb_0|xbr|ops[12].out_mux|Equal2~0|datad        ;
;   3.412 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X46_Y35_N30                ; cb_0|xbr|ops[12].out_mux|Equal2~0|combout      ;
;   3.442 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N30                ; CUDA_LCELL_COMB                                ;
;   3.526 ;   0.084  ;    ; RE   ; 2      ; LE_BUFFER_X46_Y35_N0_I31          ; LE_BUFFER                                      ;
;   3.708 ;   0.182  ;    ; RE   ; 1      ; R4_X47_Y35_N0_I14                 ; H_SEG4                                         ;
;   3.965 ;   0.257  ;    ; RE   ; 1      ; R4_X51_Y35_N0_I11                 ; H_SEG4                                         ;
;   4.250 ;   0.285  ;    ; RE   ; 1      ; R4_X55_Y35_N0_I9                  ; H_SEG4                                         ;
;   4.647 ;   0.397  ;    ; RE   ; 3      ; C16_X56_Y36_N0_I0                 ; V_SEG16                                        ;
;   5.104 ;   0.457  ;    ; RE   ; 6      ; C16_X56_Y52_N0_I0                 ; V_SEG16                                        ;
;   5.555 ;   0.451  ;    ; RE   ; 3      ; R24_X33_Y67_N0_I0                 ; H_SEG24                                        ;
;   5.919 ;   0.364  ;    ; RE   ; 1      ; C4_X37_Y63_N0_I15                 ; V_SEG4                                         ;
;   6.277 ;   0.358  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y64_N0_I32 ; LAB_LINE                                       ;
;   6.276 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X38_Y64_N26                ; cb_0|xbr|ops[12].out_mux|Selector19~1|datac    ;
;   6.557 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X38_Y64_N26                ; cb_0|xbr|ops[12].out_mux|Selector19~1|combout  ;
;   6.576 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y64_N26                ; CUDA_LCELL_COMB                                ;
;   6.835 ;   0.259  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y64_N0_I13         ; LOCAL_LINE                                     ;
;   6.834 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X38_Y64_N14                ; cb_0|xbr|ops[12].out_mux|Selector19~11|dataa   ;
;   7.238 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X38_Y64_N14                ; cb_0|xbr|ops[12].out_mux|Selector19~11|combout ;
;   7.252 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X38_Y64_N14                ; CUDA_LCELL_COMB                                ;
;   7.323 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y64_N0_I14          ; LE_BUFFER                                      ;
;   7.510 ;   0.187  ;    ; RE   ; 1      ; R4_X39_Y64_N0_I6                  ; H_SEG4                                         ;
;   7.842 ;   0.332  ;    ; RE   ; 1      ; C4_X40_Y60_N0_I16                 ; V_SEG4                                         ;
;   8.250 ;   0.408  ;    ; RE   ; 1      ; C16_X40_Y44_N0_I1                 ; V_SEG16                                        ;
;   8.528 ;   0.278  ;    ; RE   ; 1      ; R4_X41_Y46_N0_I11                 ; H_SEG4                                         ;
;   8.843 ;   0.315  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y46_N0_I36 ; LAB_LINE                                       ;
;   8.844 ;   0.001  ; FF ; IC   ; 1      ; FF_X42_Y46_N31                    ; cb_0|data_out[1219]~reg0|asdata                ;
;   9.245 ;   0.401  ; FF ; CELL ; 1      ; FF_X42_Y46_N31                    ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.194   ; 0.194    ;    ;      ;        ;                ; clock path                                ;
;   4.813 ;   -0.187 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.194 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.174   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.192   ; 0.018    ;    ; uTsu ; 1      ; FF_X42_Y46_N31 ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #12: Setup slack is -4.052 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[54]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.244                                             ;
; Data Required Time ; 5.192                                             ;
; Slack              ; -4.052 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.118 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.932  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.312       ; 100        ; 0.312  ; 0.312  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 9     ; 2.172       ; 24         ; 0.000  ; 0.432  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 29    ; 6.531       ; 73         ; 0.014  ; 0.500  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.187      ;            ; -0.187 ; -0.187 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.312   ; 0.312    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.312 ;   0.312  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.244   ; 8.932    ;    ;      ;        ;                                   ; data path                                      ;
;   0.544 ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N19                    ; CB_control[54]                                 ;
;   0.544 ;   0.000  ; RR ; CELL ; 5      ; FF_X46_Y35_N19                    ; CB_control[54]|q                               ;
;   0.637 ;   0.093  ;    ; RE   ; 2      ; FF_X46_Y35_N19                    ; CUDA_FF                                        ;
;   0.850 ;   0.213  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I9          ; LOCAL_LINE                                     ;
;   0.850 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|datab       ;
;   1.282 ;   0.432  ; RF ; CELL ; 5      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|combout     ;
;   1.329 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N22                ; CUDA_LCELL_COMB                                ;
;   1.562 ;   0.233  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I11         ; LOCAL_LINE                                     ;
;   1.562 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|datac        ;
;   1.842 ;   0.280  ; FF ; CELL ; 3      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|combout      ;
;   1.875 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N28                ; CUDA_LCELL_COMB                                ;
;   2.101 ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y35_N0_I14         ; LOCAL_LINE                                     ;
;   2.100 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|datad        ;
;   2.225 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|combout      ;
;   2.272 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N26                ; CUDA_LCELL_COMB                                ;
;   2.506 ;   0.234  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I13         ; LOCAL_LINE                                     ;
;   2.505 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N16                ; cb_0|xbr|ops[12].out_mux|Equal5~0|datac        ;
;   2.785 ;   0.280  ; FF ; CELL ; 102    ; LCCOMB_X46_Y35_N16                ; cb_0|xbr|ops[12].out_mux|Equal5~0|combout      ;
;   2.832 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N16                ; CUDA_LCELL_COMB                                ;
;   3.071 ;   0.239  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y35_N0_I8          ; LOCAL_LINE                                     ;
;   3.071 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N0                 ; cb_0|xbr|ops[12].out_mux|Equal5~1|datad        ;
;   3.196 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X46_Y35_N0                 ; cb_0|xbr|ops[12].out_mux|Equal5~1|combout      ;
;   3.226 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N0                 ; CUDA_LCELL_COMB                                ;
;   3.309 ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I1           ; LE_BUFFER                                      ;
;   3.509 ;   0.200  ;    ; RE   ; 1      ; R4_X46_Y35_N0_I1                  ; H_SEG4                                         ;
;   3.933 ;   0.424  ;    ; RE   ; 9      ; R24_X48_Y35_N0_I0                 ; H_SEG24                                        ;
;   4.433 ;   0.500  ;    ; RE   ; 8      ; C16_X64_Y36_N0_I0                 ; V_SEG16                                        ;
;   4.880 ;   0.447  ;    ; RE   ; 2      ; C16_X64_Y52_N0_I0                 ; V_SEG16                                        ;
;   5.359 ;   0.479  ;    ; RE   ; 4      ; R24_X41_Y67_N0_I0                 ; H_SEG24                                        ;
;   5.739 ;   0.380  ;    ; RE   ; 2      ; C4_X40_Y63_N0_I15                 ; V_SEG4                                         ;
;   6.035 ;   0.296  ;    ; RE   ; 1      ; R4_X37_Y64_N0_I18                 ; H_SEG4                                         ;
;   6.432 ;   0.397  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y64_N0_I16 ; LAB_LINE                                       ;
;   6.431 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X38_Y64_N26                ; cb_0|xbr|ops[12].out_mux|Selector19~1|datad    ;
;   6.556 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X38_Y64_N26                ; cb_0|xbr|ops[12].out_mux|Selector19~1|combout  ;
;   6.575 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X38_Y64_N26                ; CUDA_LCELL_COMB                                ;
;   6.834 ;   0.259  ;    ; RE   ; 1      ; LOCAL_LINE_X38_Y64_N0_I13         ; LOCAL_LINE                                     ;
;   6.833 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X38_Y64_N14                ; cb_0|xbr|ops[12].out_mux|Selector19~11|dataa   ;
;   7.237 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X38_Y64_N14                ; cb_0|xbr|ops[12].out_mux|Selector19~11|combout ;
;   7.251 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X38_Y64_N14                ; CUDA_LCELL_COMB                                ;
;   7.322 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y64_N0_I14          ; LE_BUFFER                                      ;
;   7.509 ;   0.187  ;    ; RE   ; 1      ; R4_X39_Y64_N0_I6                  ; H_SEG4                                         ;
;   7.841 ;   0.332  ;    ; RE   ; 1      ; C4_X40_Y60_N0_I16                 ; V_SEG4                                         ;
;   8.249 ;   0.408  ;    ; RE   ; 1      ; C16_X40_Y44_N0_I1                 ; V_SEG16                                        ;
;   8.527 ;   0.278  ;    ; RE   ; 1      ; R4_X41_Y46_N0_I11                 ; H_SEG4                                         ;
;   8.842 ;   0.315  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y46_N0_I36 ; LAB_LINE                                       ;
;   8.843 ;   0.001  ; FF ; IC   ; 1      ; FF_X42_Y46_N31                    ; cb_0|data_out[1219]~reg0|asdata                ;
;   9.244 ;   0.401  ; FF ; CELL ; 1      ; FF_X42_Y46_N31                    ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.194   ; 0.194    ;    ;      ;        ;                ; clock path                                ;
;   4.813 ;   -0.187 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.194 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.174   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.192   ; 0.018    ;    ; uTsu ; 1      ; FF_X42_Y46_N31 ; rtr_crossbar_mac:cb_0|data_out[1219]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #13: Setup slack is -4.036 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[6]                                     ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.211                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -4.036 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.156 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.878  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.333       ; 100        ; 0.333  ; 0.333  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.002 ; 0.000  ;
;    Cell                   ;        ; 9     ; 2.398       ; 27         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.251       ; 70         ; 0.023  ; 0.393  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.333   ; 0.333    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.333 ;   0.333  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.211   ; 8.878    ;    ;      ;        ;                                   ; data path                                      ;
;   0.565 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y39_N27                    ; CB_control[6]                                  ;
;   0.565 ;   0.000  ; FF ; CELL ; 5      ; FF_X41_Y39_N27                    ; CB_control[6]|q                                ;
;   0.700 ;   0.135  ;    ; RE   ; 3      ; FF_X41_Y39_N27                    ; CUDA_FF                                        ;
;   0.986 ;   0.286  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I13         ; LOCAL_LINE                                     ;
;   0.986 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|dataa       ;
;   1.392 ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|combout     ;
;   1.447 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.646 ;   0.199  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.646 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|datad        ;
;   1.801 ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|combout      ;
;   1.842 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N28                ; CUDA_LCELL_COMB                                ;
;   2.029 ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I14         ; LOCAL_LINE                                     ;
;   2.029 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|datad        ;
;   2.184 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|combout      ;
;   2.225 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.426 ;   0.201  ;    ; RE   ; 3      ; LOCAL_LINE_X41_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.425 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N20                ; cb_0|xbr|ops[15].out_mux|Equal5~0|datac        ;
;   2.712 ;   0.287  ; RR ; CELL ; 102    ; LCCOMB_X41_Y39_N20                ; cb_0|xbr|ops[15].out_mux|Equal5~0|combout      ;
;   2.764 ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N20                ; CUDA_LCELL_COMB                                ;
;   2.892 ;   0.128  ;    ; RE   ; 6      ; LE_BUFFER_X41_Y39_N0_I21          ; LE_BUFFER                                      ;
;   3.131 ;   0.239  ;    ; RE   ; 2      ; R4_X38_Y39_N0_I33                 ; H_SEG4                                         ;
;   3.490 ;   0.359  ;    ; RE   ; 1      ; R4_X34_Y39_N0_I29                 ; H_SEG4                                         ;
;   3.883 ;   0.393  ;    ; RE   ; 6      ; C16_X34_Y23_N0_I1                 ; V_SEG16                                        ;
;   4.276 ;   0.393  ;    ; RE   ; 6      ; R24_X35_Y25_N0_I0                 ; H_SEG24                                        ;
;   4.552 ;   0.276  ;    ; RE   ; 1      ; R4_X42_Y25_N0_I14                 ; H_SEG4                                         ;
;   4.900 ;   0.348  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X43_Y25_N0_I28 ; LAB_LINE                                       ;
;   4.900 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N6                 ; cb_0|xbr|ops[15].out_mux|Selector69~6|datad    ;
;   5.055 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N6                 ; cb_0|xbr|ops[15].out_mux|Selector69~6|combout  ;
;   5.082 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N6                 ; CUDA_LCELL_COMB                                ;
;   5.294 ;   0.212  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I3          ; LOCAL_LINE                                     ;
;   5.294 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|dataa   ;
;   5.711 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|combout ;
;   5.738 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N30                ; CUDA_LCELL_COMB                                ;
;   5.948 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I15         ; LOCAL_LINE                                     ;
;   5.948 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|dataa   ;
;   6.365 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.388 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.467 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.767 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   7.090 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.415 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.689 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.915 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.263 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.495 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.807 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.805 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.211 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #14: Setup slack is -4.035 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[22]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1449]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.251                                             ;
; Data Required Time ; 5.216                                             ;
; Slack              ; -4.035 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.094 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.939  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.312       ; 100        ; 0.312  ; 0.312  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; -0.002 ; 0.002  ;
;    Cell                   ;        ; 9     ; 2.006       ; 22         ; 0.000  ; 0.406  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 33    ; 6.701       ; 75         ; 0.023  ; 0.378  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.187      ;            ; -0.187 ; -0.187 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.312   ; 0.312    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.312 ;   0.312  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.251   ; 8.939    ;    ;      ;        ;                                   ; data path                                      ;
;   0.544 ;   0.232  ;    ; uTco ; 1      ; FF_X47_Y33_N27                    ; CB_control[22]                                 ;
;   0.544 ;   0.000  ; FF ; CELL ; 5      ; FF_X47_Y33_N27                    ; CB_control[22]|q                               ;
;   0.665 ;   0.121  ;    ; RE   ; 2      ; FF_X47_Y33_N27                    ; CUDA_FF                                        ;
;   0.942 ;   0.277  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y33_N0_I13         ; LOCAL_LINE                                     ;
;   0.942 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y33_N10                ; cb_0|xbr|ops[14].out_mux|Equal13~1|dataa       ;
;   1.348 ;   0.406  ; FR ; CELL ; 5      ; LCCOMB_X47_Y33_N10                ; cb_0|xbr|ops[14].out_mux|Equal13~1|combout     ;
;   1.389 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X47_Y33_N10                ; CUDA_LCELL_COMB                                ;
;   1.575 ;   0.186  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y33_N0_I5          ; LOCAL_LINE                                     ;
;   1.575 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y33_N12                ; cb_0|xbr|ops[14].out_mux|Equal8~0|datad        ;
;   1.730 ;   0.155  ; RR ; CELL ; 3      ; LCCOMB_X47_Y33_N12                ; cb_0|xbr|ops[14].out_mux|Equal8~0|combout      ;
;   1.771 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X47_Y33_N12                ; CUDA_LCELL_COMB                                ;
;   1.966 ;   0.195  ;    ; RE   ; 2      ; LOCAL_LINE_X47_Y33_N0_I6          ; LOCAL_LINE                                     ;
;   1.966 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y33_N18                ; cb_0|xbr|ops[14].out_mux|Equal6~1|datad        ;
;   2.121 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X47_Y33_N18                ; cb_0|xbr|ops[14].out_mux|Equal6~1|combout      ;
;   2.159 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y33_N18                ; CUDA_LCELL_COMB                                ;
;   2.246 ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y33_N0_I19          ; LE_BUFFER                                      ;
;   2.473 ;   0.227  ;    ; RE   ; 1      ; R4_X44_Y33_N0_I33                 ; H_SEG4                                         ;
;   2.797 ;   0.324  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X45_Y33_N0_I25 ; LAB_LINE                                       ;
;   2.795 ;   -0.002 ; RR ; IC   ; 1      ; LCCOMB_X45_Y33_N6                 ; cb_0|xbr|ops[14].out_mux|Equal6~2|datad        ;
;   2.950 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X45_Y33_N6                 ; cb_0|xbr|ops[14].out_mux|Equal6~2|combout      ;
;   2.987 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X45_Y33_N6                 ; CUDA_LCELL_COMB                                ;
;   3.080 ;   0.093  ;    ; RE   ; 2      ; LE_BUFFER_X45_Y33_N0_I6           ; LE_BUFFER                                      ;
;   3.387 ;   0.307  ;    ; RE   ; 2      ; C4_X45_Y29_N0_I13                 ; V_SEG4                                         ;
;   3.712 ;   0.325  ;    ; RE   ; 2      ; C4_X45_Y25_N0_I13                 ; V_SEG4                                         ;
;   4.034 ;   0.322  ;    ; RE   ; 3      ; C4_X45_Y21_N0_I13                 ; V_SEG4                                         ;
;   4.353 ;   0.319  ;    ; RE   ; 2      ; C4_X45_Y17_N0_I13                 ; V_SEG4                                         ;
;   4.679 ;   0.326  ;    ; RE   ; 3      ; C4_X45_Y13_N0_I13                 ; V_SEG4                                         ;
;   4.902 ;   0.223  ;    ; RE   ; 1      ; R4_X46_Y13_N0_I0                  ; H_SEG4                                         ;
;   5.242 ;   0.340  ;    ; RE   ; 1      ; C4_X46_Y9_N0_I12                  ; V_SEG4                                         ;
;   5.473 ;   0.231  ;    ; RE   ; 1      ; R4_X47_Y9_N0_I0                   ; H_SEG4                                         ;
;   5.752 ;   0.279  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X50_Y9_N0_I30  ; LAB_LINE                                       ;
;   5.754 ;   0.002  ; RR ; IC   ; 1      ; LCCOMB_X50_Y9_N22                 ; cb_0|xbr|ops[14].out_mux|Selector49~9|datac    ;
;   6.041 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X50_Y9_N22                 ; cb_0|xbr|ops[14].out_mux|Selector49~9|combout  ;
;   6.068 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X50_Y9_N22                 ; CUDA_LCELL_COMB                                ;
;   6.243 ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y9_N0_I11          ; LOCAL_LINE                                     ;
;   6.243 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X50_Y9_N18                 ; cb_0|xbr|ops[14].out_mux|Selector49~10|datac   ;
;   6.530 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X50_Y9_N18                 ; cb_0|xbr|ops[14].out_mux|Selector49~10|combout ;
;   6.553 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X50_Y9_N18                 ; CUDA_LCELL_COMB                                ;
;   6.630 ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X50_Y9_N0_I18           ; LE_BUFFER                                      ;
;   6.924 ;   0.294  ;    ; RE   ; 1      ; R4_X50_Y9_N0_I7                   ; H_SEG4                                         ;
;   7.212 ;   0.288  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X52_Y9_N0_I33  ; LAB_LINE                                       ;
;   7.212 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X52_Y9_N28                 ; cb_0|xbr|ops[14].out_mux|Selector49~11|datad   ;
;   7.367 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X52_Y9_N28                 ; cb_0|xbr|ops[14].out_mux|Selector49~11|combout ;
;   7.391 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X52_Y9_N28                 ; CUDA_LCELL_COMB                                ;
;   7.466 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X52_Y9_N0_I29           ; LE_BUFFER                                      ;
;   7.808 ;   0.342  ;    ; RE   ; 1      ; C4_X52_Y10_N0_I11                 ; V_SEG4                                         ;
;   8.186 ;   0.378  ;    ; RE   ; 1      ; C16_X52_Y14_N0_I0                 ; V_SEG16                                        ;
;   8.529 ;   0.343  ;    ; RE   ; 1      ; C4_X52_Y25_N0_I3                  ; V_SEG4                                         ;
;   8.845 ;   0.316  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X52_Y25_N0_I6  ; LAB_LINE                                       ;
;   8.845 ;   0.000  ; RR ; IC   ; 1      ; FF_X52_Y25_N13                    ; cb_0|data_out[1449]~reg0|asdata                ;
;   9.251 ;   0.406  ; RR ; CELL ; 1      ; FF_X52_Y25_N13                    ; rtr_crossbar_mac:cb_0|data_out[1449]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.218   ; 0.218    ;    ;      ;        ;                ; clock path                                ;
;   4.813 ;   -0.187 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.218 ;   0.405  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.198   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.216   ; 0.018    ;    ; uTsu ; 1      ; FF_X52_Y25_N13 ; rtr_crossbar_mac:cb_0|data_out[1449]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #15: Setup slack is -4.025 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[20]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1449]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.241                                             ;
; Data Required Time ; 5.216                                             ;
; Slack              ; -4.025 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.094 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.929  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.312       ; 100        ; 0.312  ; 0.312  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; -0.002 ; 0.002  ;
;    Cell                   ;        ; 9     ; 2.006       ; 22         ; 0.000  ; 0.406  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 33    ; 6.691       ; 75         ; 0.023  ; 0.378  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.187      ;            ; -0.187 ; -0.187 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.312   ; 0.312    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.312 ;   0.312  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.241   ; 8.929    ;    ;      ;        ;                                   ; data path                                      ;
;   0.544 ;   0.232  ;    ; uTco ; 1      ; FF_X47_Y33_N3                     ; CB_control[20]                                 ;
;   0.544 ;   0.000  ; FF ; CELL ; 5      ; FF_X47_Y33_N3                     ; CB_control[20]|q                               ;
;   0.665 ;   0.121  ;    ; RE   ; 2      ; FF_X47_Y33_N3                     ; CUDA_FF                                        ;
;   0.932 ;   0.267  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y33_N0_I1          ; LOCAL_LINE                                     ;
;   0.932 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X47_Y33_N10                ; cb_0|xbr|ops[14].out_mux|Equal13~1|datab       ;
;   1.338 ;   0.406  ; FR ; CELL ; 5      ; LCCOMB_X47_Y33_N10                ; cb_0|xbr|ops[14].out_mux|Equal13~1|combout     ;
;   1.379 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X47_Y33_N10                ; CUDA_LCELL_COMB                                ;
;   1.565 ;   0.186  ;    ; RE   ; 1      ; LOCAL_LINE_X47_Y33_N0_I5          ; LOCAL_LINE                                     ;
;   1.565 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y33_N12                ; cb_0|xbr|ops[14].out_mux|Equal8~0|datad        ;
;   1.720 ;   0.155  ; RR ; CELL ; 3      ; LCCOMB_X47_Y33_N12                ; cb_0|xbr|ops[14].out_mux|Equal8~0|combout      ;
;   1.761 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X47_Y33_N12                ; CUDA_LCELL_COMB                                ;
;   1.956 ;   0.195  ;    ; RE   ; 2      ; LOCAL_LINE_X47_Y33_N0_I6          ; LOCAL_LINE                                     ;
;   1.956 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X47_Y33_N18                ; cb_0|xbr|ops[14].out_mux|Equal6~1|datad        ;
;   2.111 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X47_Y33_N18                ; cb_0|xbr|ops[14].out_mux|Equal6~1|combout      ;
;   2.149 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X47_Y33_N18                ; CUDA_LCELL_COMB                                ;
;   2.236 ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X47_Y33_N0_I19          ; LE_BUFFER                                      ;
;   2.463 ;   0.227  ;    ; RE   ; 1      ; R4_X44_Y33_N0_I33                 ; H_SEG4                                         ;
;   2.787 ;   0.324  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X45_Y33_N0_I25 ; LAB_LINE                                       ;
;   2.785 ;   -0.002 ; RR ; IC   ; 1      ; LCCOMB_X45_Y33_N6                 ; cb_0|xbr|ops[14].out_mux|Equal6~2|datad        ;
;   2.940 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X45_Y33_N6                 ; cb_0|xbr|ops[14].out_mux|Equal6~2|combout      ;
;   2.977 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X45_Y33_N6                 ; CUDA_LCELL_COMB                                ;
;   3.070 ;   0.093  ;    ; RE   ; 2      ; LE_BUFFER_X45_Y33_N0_I6           ; LE_BUFFER                                      ;
;   3.377 ;   0.307  ;    ; RE   ; 2      ; C4_X45_Y29_N0_I13                 ; V_SEG4                                         ;
;   3.702 ;   0.325  ;    ; RE   ; 2      ; C4_X45_Y25_N0_I13                 ; V_SEG4                                         ;
;   4.024 ;   0.322  ;    ; RE   ; 3      ; C4_X45_Y21_N0_I13                 ; V_SEG4                                         ;
;   4.343 ;   0.319  ;    ; RE   ; 2      ; C4_X45_Y17_N0_I13                 ; V_SEG4                                         ;
;   4.669 ;   0.326  ;    ; RE   ; 3      ; C4_X45_Y13_N0_I13                 ; V_SEG4                                         ;
;   4.892 ;   0.223  ;    ; RE   ; 1      ; R4_X46_Y13_N0_I0                  ; H_SEG4                                         ;
;   5.232 ;   0.340  ;    ; RE   ; 1      ; C4_X46_Y9_N0_I12                  ; V_SEG4                                         ;
;   5.463 ;   0.231  ;    ; RE   ; 1      ; R4_X47_Y9_N0_I0                   ; H_SEG4                                         ;
;   5.742 ;   0.279  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X50_Y9_N0_I30  ; LAB_LINE                                       ;
;   5.744 ;   0.002  ; RR ; IC   ; 1      ; LCCOMB_X50_Y9_N22                 ; cb_0|xbr|ops[14].out_mux|Selector49~9|datac    ;
;   6.031 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X50_Y9_N22                 ; cb_0|xbr|ops[14].out_mux|Selector49~9|combout  ;
;   6.058 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X50_Y9_N22                 ; CUDA_LCELL_COMB                                ;
;   6.233 ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X50_Y9_N0_I11          ; LOCAL_LINE                                     ;
;   6.233 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X50_Y9_N18                 ; cb_0|xbr|ops[14].out_mux|Selector49~10|datac   ;
;   6.520 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X50_Y9_N18                 ; cb_0|xbr|ops[14].out_mux|Selector49~10|combout ;
;   6.543 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X50_Y9_N18                 ; CUDA_LCELL_COMB                                ;
;   6.620 ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X50_Y9_N0_I18           ; LE_BUFFER                                      ;
;   6.914 ;   0.294  ;    ; RE   ; 1      ; R4_X50_Y9_N0_I7                   ; H_SEG4                                         ;
;   7.202 ;   0.288  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X52_Y9_N0_I33  ; LAB_LINE                                       ;
;   7.202 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X52_Y9_N28                 ; cb_0|xbr|ops[14].out_mux|Selector49~11|datad   ;
;   7.357 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X52_Y9_N28                 ; cb_0|xbr|ops[14].out_mux|Selector49~11|combout ;
;   7.381 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X52_Y9_N28                 ; CUDA_LCELL_COMB                                ;
;   7.456 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X52_Y9_N0_I29           ; LE_BUFFER                                      ;
;   7.798 ;   0.342  ;    ; RE   ; 1      ; C4_X52_Y10_N0_I11                 ; V_SEG4                                         ;
;   8.176 ;   0.378  ;    ; RE   ; 1      ; C16_X52_Y14_N0_I0                 ; V_SEG16                                        ;
;   8.519 ;   0.343  ;    ; RE   ; 1      ; C4_X52_Y25_N0_I3                  ; V_SEG4                                         ;
;   8.835 ;   0.316  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X52_Y25_N0_I6  ; LAB_LINE                                       ;
;   8.835 ;   0.000  ; RR ; IC   ; 1      ; FF_X52_Y25_N13                    ; cb_0|data_out[1449]~reg0|asdata                ;
;   9.241 ;   0.406  ; RR ; CELL ; 1      ; FF_X52_Y25_N13                    ; rtr_crossbar_mac:cb_0|data_out[1449]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.218   ; 0.218    ;    ;      ;        ;                ; clock path                                ;
;   4.813 ;   -0.187 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.218 ;   0.405  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.198   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.216   ; 0.018    ;    ; uTsu ; 1      ; FF_X52_Y25_N13 ; rtr_crossbar_mac:cb_0|data_out[1449]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #16: Setup slack is -4.022 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[6]                                     ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.197                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -4.022 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.156 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.864  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.333       ; 100        ; 0.333  ; 0.333  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.002 ; 0.000  ;
;    Cell                   ;        ; 9     ; 2.531       ; 29         ; 0.000  ; 0.418  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.104       ; 69         ; 0.023  ; 0.365  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.333   ; 0.333    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.333 ;   0.333  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.197   ; 8.864    ;    ;      ;        ;                                   ; data path                                      ;
;   0.565 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y39_N27                    ; CB_control[6]                                  ;
;   0.565 ;   0.000  ; FF ; CELL ; 5      ; FF_X41_Y39_N27                    ; CB_control[6]|q                                ;
;   0.700 ;   0.135  ;    ; RE   ; 3      ; FF_X41_Y39_N27                    ; CUDA_FF                                        ;
;   0.986 ;   0.286  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I13         ; LOCAL_LINE                                     ;
;   0.986 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|dataa       ;
;   1.392 ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|combout     ;
;   1.447 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.646 ;   0.199  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.646 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|datad        ;
;   1.801 ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|combout      ;
;   1.842 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N28                ; CUDA_LCELL_COMB                                ;
;   2.029 ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I14         ; LOCAL_LINE                                     ;
;   2.029 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|datad        ;
;   2.184 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|combout      ;
;   2.225 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.426 ;   0.201  ;    ; RE   ; 3      ; LOCAL_LINE_X41_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.426 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N2                 ; cb_0|xbr|ops[15].out_mux|Equal6~2|datac        ;
;   2.713 ;   0.287  ; RR ; CELL ; 100    ; LCCOMB_X41_Y39_N2                 ; cb_0|xbr|ops[15].out_mux|Equal6~2|combout      ;
;   2.750 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N2                 ; CUDA_LCELL_COMB                                ;
;   2.854 ;   0.104  ;    ; RE   ; 4      ; LE_BUFFER_X41_Y39_N0_I2           ; LE_BUFFER                                      ;
;   3.189 ;   0.335  ;    ; RE   ; 2      ; C4_X41_Y35_N0_I12                 ; V_SEG4                                         ;
;   3.429 ;   0.240  ;    ; RE   ; 1      ; R4_X42_Y35_N0_I2                  ; H_SEG4                                         ;
;   3.794 ;   0.365  ;    ; RE   ; 4      ; C4_X43_Y31_N0_I13                 ; V_SEG4                                         ;
;   4.118 ;   0.324  ;    ; RE   ; 1      ; C4_X43_Y27_N0_I13                 ; V_SEG4                                         ;
;   4.435 ;   0.317  ;    ; RE   ; 2      ; C4_X43_Y23_N0_I13                 ; V_SEG4                                         ;
;   4.755 ;   0.320  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X43_Y25_N0_I0  ; LAB_LINE                                       ;
;   4.754 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N2                 ; cb_0|xbr|ops[15].out_mux|Selector69~9|datac    ;
;   5.041 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N2                 ; cb_0|xbr|ops[15].out_mux|Selector69~9|combout  ;
;   5.068 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N2                 ; CUDA_LCELL_COMB                                ;
;   5.279 ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I1          ; LOCAL_LINE                                     ;
;   5.279 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|datab   ;
;   5.697 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|combout ;
;   5.724 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N30                ; CUDA_LCELL_COMB                                ;
;   5.934 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I15         ; LOCAL_LINE                                     ;
;   5.934 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|dataa   ;
;   6.351 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.374 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.453 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.753 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   7.076 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.401 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.675 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.901 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.249 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.481 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.793 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.791 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.197 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #17: Setup slack is -4.010 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[116]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[818]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.150                                             ;
; Data Required Time ; 5.140                                             ;
; Slack              ; -4.010 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.159 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.849  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.301       ; 100        ; 0.301  ; 0.301  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 7     ; -0.002      ; 0          ; -0.001 ; 0.000  ;
;    Cell                   ;        ; 8     ; 1.849       ; 21         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.770       ; 76         ; 0.023  ; 0.415  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.239      ;            ; -0.239 ; -0.239 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.301   ; 0.301    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.301 ;   0.301  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.150   ; 8.849    ;    ;      ;        ;                                   ; data path                                     ;
;   0.533 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y30_N5                     ; CB_control[116]                               ;
;   0.533 ;   0.000  ; FF ; CELL ; 5      ; FF_X41_Y30_N5                     ; CB_control[116]|q                             ;
;   0.668 ;   0.135  ;    ; RE   ; 3      ; FF_X41_Y30_N5                     ; CUDA_FF                                       ;
;   0.958 ;   0.290  ;    ; RE   ; 2      ; LOCAL_LINE_X41_Y30_N0_I2          ; LOCAL_LINE                                    ;
;   0.958 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y30_N24                ; cb_0|xbr|ops[8].out_mux|Equal13~2|datab       ;
;   1.364 ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X41_Y30_N24                ; cb_0|xbr|ops[8].out_mux|Equal13~2|combout     ;
;   1.415 ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X41_Y30_N24                ; CUDA_LCELL_COMB                               ;
;   1.522 ;   0.107  ;    ; RE   ; 2      ; LE_BUFFER_X41_Y30_N0_I24          ; LE_BUFFER                                     ;
;   1.828 ;   0.306  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X40_Y30_N0_I12 ; LAB_LINE                                      ;
;   1.828 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y30_N24                ; cb_0|xbr|ops[8].out_mux|Equal8~0|datad        ;
;   1.983 ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X40_Y30_N24                ; cb_0|xbr|ops[8].out_mux|Equal8~0|combout      ;
;   2.010 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y30_N24                ; CUDA_LCELL_COMB                               ;
;   2.196 ;   0.186  ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y30_N0_I12         ; LOCAL_LINE                                    ;
;   2.196 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y30_N14                ; cb_0|xbr|ops[8].out_mux|Equal1~1|datad        ;
;   2.351 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X40_Y30_N14                ; cb_0|xbr|ops[8].out_mux|Equal1~1|combout      ;
;   2.389 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X40_Y30_N14                ; CUDA_LCELL_COMB                               ;
;   2.495 ;   0.106  ;    ; RE   ; 3      ; LE_BUFFER_X40_Y30_N0_I15          ; LE_BUFFER                                     ;
;   2.845 ;   0.350  ;    ; RE   ; 3      ; C4_X39_Y26_N0_I17                 ; V_SEG4                                        ;
;   3.178 ;   0.333  ;    ; RE   ; 1      ; R4_X36_Y28_N0_I30                 ; H_SEG4                                        ;
;   3.593 ;   0.415  ;    ; RE   ; 8      ; R24_X13_Y28_N0_I0                 ; H_SEG24                                       ;
;   4.003 ;   0.410  ;    ; RE   ; 4      ; C16_X19_Y29_N0_I0                 ; V_SEG16                                       ;
;   4.393 ;   0.390  ;    ; RE   ; 2      ; C16_X19_Y45_N0_I0                 ; V_SEG16                                       ;
;   4.738 ;   0.345  ;    ; RE   ; 1      ; C4_X19_Y59_N0_I3                  ; V_SEG4                                        ;
;   4.983 ;   0.245  ;    ; RE   ; 1      ; R4_X20_Y62_N0_I4                  ; H_SEG4                                        ;
;   5.210 ;   0.227  ;    ; RE   ; 1      ; R4_X24_Y62_N0_I7                  ; H_SEG4                                        ;
;   5.467 ;   0.257  ;    ; RE   ; 1      ; R4_X28_Y62_N0_I8                  ; H_SEG4                                        ;
;   5.692 ;   0.225  ;    ; RE   ; 1      ; R4_X32_Y62_N0_I10                 ; H_SEG4                                        ;
;   6.021 ;   0.329  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y62_N0_I24 ; LAB_LINE                                      ;
;   6.020 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X33_Y62_N10                ; cb_0|xbr|ops[8].out_mux|Selector18~5|datad    ;
;   6.175 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X33_Y62_N10                ; cb_0|xbr|ops[8].out_mux|Selector18~5|combout  ;
;   6.202 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X33_Y62_N10                ; CUDA_LCELL_COMB                               ;
;   6.412 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X33_Y62_N0_I5          ; LOCAL_LINE                                    ;
;   6.411 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X33_Y62_N16                ; cb_0|xbr|ops[8].out_mux|Selector18~10|dataa   ;
;   6.828 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X33_Y62_N16                ; cb_0|xbr|ops[8].out_mux|Selector18~10|combout ;
;   6.852 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X33_Y62_N16                ; CUDA_LCELL_COMB                               ;
;   6.929 ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X33_Y62_N0_I17          ; LE_BUFFER                                     ;
;   7.196 ;   0.267  ;    ; RE   ; 1      ; R4_X34_Y62_N0_I6                  ; H_SEG4                                        ;
;   7.527 ;   0.331  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X35_Y62_N0_I20 ; LAB_LINE                                      ;
;   7.527 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X35_Y62_N6                 ; cb_0|xbr|ops[8].out_mux|Selector18~11|datad   ;
;   7.682 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X35_Y62_N6                 ; cb_0|xbr|ops[8].out_mux|Selector18~11|combout ;
;   7.705 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X35_Y62_N6                 ; CUDA_LCELL_COMB                               ;
;   7.780 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X35_Y62_N0_I6           ; LE_BUFFER                                     ;
;   8.095 ;   0.315  ;    ; RE   ; 1      ; C4_X35_Y58_N0_I13                 ; V_SEG4                                        ;
;   8.426 ;   0.331  ;    ; RE   ; 1      ; C4_X35_Y54_N0_I13                 ; V_SEG4                                        ;
;   8.744 ;   0.318  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X36_Y54_N0_I30 ; LAB_LINE                                      ;
;   8.744 ;   0.000  ; RR ; IC   ; 1      ; FF_X36_Y54_N25                    ; cb_0|data_out[818]~reg0|asdata                ;
;   9.150 ;   0.406  ; RR ; CELL ; 1      ; FF_X36_Y54_N25                    ; rtr_crossbar_mac:cb_0|data_out[818]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                          ;
; 5.142   ; 0.142    ;    ;      ;        ;                ; clock path                               ;
;   4.761 ;   -0.239 ; R  ;      ;        ;                ; clock network delay                      ;
;   5.142 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                  ;
; 5.122   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                        ;
; 5.140   ; 0.018    ;    ; uTsu ; 1      ; FF_X36_Y54_N25 ; rtr_crossbar_mac:cb_0|data_out[818]~reg0 ;
+---------+----------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #18: Setup slack is -4.005 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[3]                                     ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.180                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -4.005 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.156 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.847  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.333       ; 100        ; 0.333  ; 0.333  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.002 ; 0.000  ;
;    Cell                   ;        ; 9     ; 2.398       ; 27         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.220       ; 70         ; 0.023  ; 0.393  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.333   ; 0.333    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.333 ;   0.333  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.180   ; 8.847    ;    ;      ;        ;                                   ; data path                                      ;
;   0.565 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y39_N17                    ; CB_control[3]                                  ;
;   0.565 ;   0.000  ; FF ; CELL ; 5      ; FF_X41_Y39_N17                    ; CB_control[3]|q                                ;
;   0.686 ;   0.121  ;    ; RE   ; 2      ; FF_X41_Y39_N17                    ; CUDA_FF                                        ;
;   0.955 ;   0.269  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I8          ; LOCAL_LINE                                     ;
;   0.955 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|datab       ;
;   1.361 ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|combout     ;
;   1.416 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.615 ;   0.199  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.615 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|datad        ;
;   1.770 ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|combout      ;
;   1.811 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N28                ; CUDA_LCELL_COMB                                ;
;   1.998 ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I14         ; LOCAL_LINE                                     ;
;   1.998 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|datad        ;
;   2.153 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|combout      ;
;   2.194 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.395 ;   0.201  ;    ; RE   ; 3      ; LOCAL_LINE_X41_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.394 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N20                ; cb_0|xbr|ops[15].out_mux|Equal5~0|datac        ;
;   2.681 ;   0.287  ; RR ; CELL ; 102    ; LCCOMB_X41_Y39_N20                ; cb_0|xbr|ops[15].out_mux|Equal5~0|combout      ;
;   2.733 ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N20                ; CUDA_LCELL_COMB                                ;
;   2.861 ;   0.128  ;    ; RE   ; 6      ; LE_BUFFER_X41_Y39_N0_I21          ; LE_BUFFER                                      ;
;   3.100 ;   0.239  ;    ; RE   ; 2      ; R4_X38_Y39_N0_I33                 ; H_SEG4                                         ;
;   3.459 ;   0.359  ;    ; RE   ; 1      ; R4_X34_Y39_N0_I29                 ; H_SEG4                                         ;
;   3.852 ;   0.393  ;    ; RE   ; 6      ; C16_X34_Y23_N0_I1                 ; V_SEG16                                        ;
;   4.245 ;   0.393  ;    ; RE   ; 6      ; R24_X35_Y25_N0_I0                 ; H_SEG24                                        ;
;   4.521 ;   0.276  ;    ; RE   ; 1      ; R4_X42_Y25_N0_I14                 ; H_SEG4                                         ;
;   4.869 ;   0.348  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X43_Y25_N0_I28 ; LAB_LINE                                       ;
;   4.869 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N6                 ; cb_0|xbr|ops[15].out_mux|Selector69~6|datad    ;
;   5.024 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N6                 ; cb_0|xbr|ops[15].out_mux|Selector69~6|combout  ;
;   5.051 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N6                 ; CUDA_LCELL_COMB                                ;
;   5.263 ;   0.212  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I3          ; LOCAL_LINE                                     ;
;   5.263 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|dataa   ;
;   5.680 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|combout ;
;   5.707 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N30                ; CUDA_LCELL_COMB                                ;
;   5.917 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I15         ; LOCAL_LINE                                     ;
;   5.917 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|dataa   ;
;   6.334 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.357 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.436 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.736 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   7.059 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.384 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.658 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.884 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.232 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.464 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.776 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.774 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.180 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #19: Setup slack is -4.003 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[72]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.188                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -4.003 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.134 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.867  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.321       ; 100        ; 0.321  ; 0.321  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; 0.002       ; 0          ; -0.001 ; 0.002  ;
;    Cell                   ;        ; 9     ; 1.805       ; 20         ; 0.000  ; 0.404  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.828       ; 77         ; 0.000  ; 0.470  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.321   ; 0.321    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.321 ;   0.321  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.188   ; 8.867    ;    ;      ;        ;                                   ; data path                                      ;
;   0.553 ;   0.232  ;    ; uTco ; 1      ; FF_X39_Y37_N15                    ; CB_control[72]                                 ;
;   0.553 ;   0.000  ; RR ; CELL ; 5      ; FF_X39_Y37_N15                    ; CB_control[72]|q                               ;
;   0.656 ;   0.103  ;    ; RE   ; 3      ; FF_X39_Y37_N15                    ; CUDA_FF                                        ;
;   0.758 ;   0.102  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y37_N0_I14          ; LE_BUFFER                                      ;
;   1.083 ;   0.325  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X40_Y37_N0_I33 ; LAB_LINE                                       ;
;   1.083 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|dataa        ;
;   1.443 ;   0.360  ; RF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.476 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.693 ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I6          ; LOCAL_LINE                                     ;
;   1.693 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|datad        ;
;   1.818 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|combout      ;
;   1.848 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   1.938 ;   0.090  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y37_N0_I3           ; LE_BUFFER                                      ;
;   2.231 ;   0.293  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y37_N0_I1  ; LAB_LINE                                       ;
;   2.230 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal3~1|datad        ;
;   2.355 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal3~1|combout      ;
;   2.385 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   2.486 ;   0.101  ;    ; RE   ; 3      ; LE_BUFFER_X39_Y37_N0_I3           ; LE_BUFFER                                      ;
;   2.752 ;   0.266  ;    ; RE   ; 1      ; C4_X38_Y33_N0_I13                 ; V_SEG4                                         ;
;   3.079 ;   0.327  ;    ; RE   ; 2      ; C4_X38_Y29_N0_I13                 ; V_SEG4                                         ;
;   3.405 ;   0.326  ;    ; RE   ; 4      ; C4_X38_Y25_N0_I13                 ; V_SEG4                                         ;
;   3.689 ;   0.284  ;    ; RE   ; 3      ; R4_X39_Y25_N0_I4                  ; H_SEG4                                         ;
;   4.126 ;   0.437  ;    ; RE   ; 7      ; R24_X41_Y25_N0_I0                 ; H_SEG24                                        ;
;   4.596 ;   0.470  ;    ; RE   ; 2      ; R24_X65_Y25_N0_I0                 ; H_SEG24                                        ;
;   4.978 ;   0.382  ;    ; RE   ; 1      ; C4_X85_Y26_N0_I2                  ; V_SEG4                                         ;
;   5.289 ;   0.311  ;    ; RE   ; 1      ; C4_X85_Y30_N0_I2                  ; V_SEG4                                         ;
;   5.655 ;   0.366  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y32_N0_I31 ; LAB_LINE                                       ;
;   5.657 ;   0.002  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|datac    ;
;   5.938 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|combout  ;
;   5.957 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N26                ; CUDA_LCELL_COMB                                ;
;   6.175 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I13         ; LOCAL_LINE                                     ;
;   6.175 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|datac    ;
;   6.456 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|combout  ;
;   6.475 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N0                 ; CUDA_LCELL_COMB                                ;
;   6.727 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I0          ; LOCAL_LINE                                     ;
;   6.727 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datab   ;
;   7.131 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.147 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.218 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.410 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.753 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.183 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.574 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   8.958 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   8.959 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.084 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.084 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.084 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.188 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #20: Setup slack is -3.998 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[74]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.183                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -3.998 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.133 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.863  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.320       ; 100        ; 0.320  ; 0.320  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 9     ; 1.438       ; 16         ; 0.000  ; 0.429  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 7.193       ; 81         ; 0.000  ; 0.490  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.320   ; 0.320    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.320 ;   0.320  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.183   ; 8.863    ;    ;      ;        ;                                   ; data path                                      ;
;   0.552 ;   0.232  ;    ; uTco ; 1      ; FF_X38_Y37_N7                     ; CB_control[74]                                 ;
;   0.552 ;   0.000  ; RR ; CELL ; 6      ; FF_X38_Y37_N7                     ; CB_control[74]|q                               ;
;   0.659 ;   0.107  ;    ; RE   ; 3      ; FF_X38_Y37_N7                     ; CUDA_FF                                        ;
;   0.900 ;   0.241  ;    ; RE   ; 3      ; LOCAL_LINE_X38_Y37_N0_I3          ; LOCAL_LINE                                     ;
;   0.901 ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X38_Y37_N20                ; cb_0|xbr|ops[11].out_mux|Equal6~0|dataa        ;
;   1.330 ;   0.429  ; RF ; CELL ; 7      ; LCCOMB_X38_Y37_N20                ; cb_0|xbr|ops[11].out_mux|Equal6~0|combout      ;
;   1.374 ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X38_Y37_N20                ; CUDA_LCELL_COMB                                ;
;   1.457 ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y37_N0_I21          ; LE_BUFFER                                      ;
;   1.794 ;   0.337  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X39_Y37_N0_I24 ; LAB_LINE                                       ;
;   1.793 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N10                ; cb_0|xbr|ops[11].out_mux|Equal1~0|datad        ;
;   1.918 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X39_Y37_N10                ; cb_0|xbr|ops[11].out_mux|Equal1~0|combout      ;
;   1.937 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y37_N10                ; CUDA_LCELL_COMB                                ;
;   2.145 ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y37_N0_I5          ; LOCAL_LINE                                     ;
;   2.145 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|datad        ;
;   2.270 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|combout      ;
;   2.300 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N4                 ; CUDA_LCELL_COMB                                ;
;   2.390 ;   0.090  ;    ; RE   ; 2      ; LE_BUFFER_X39_Y37_N0_I5           ; LE_BUFFER                                      ;
;   2.640 ;   0.250  ;    ; RE   ; 3      ; R4_X35_Y37_N0_I21                 ; H_SEG4                                         ;
;   3.038 ;   0.398  ;    ; RE   ; 2      ; C4_X36_Y38_N0_I3                  ; V_SEG4                                         ;
;   3.495 ;   0.457  ;    ; RE   ; 6      ; C16_X36_Y42_N0_I0                 ; V_SEG16                                        ;
;   3.985 ;   0.490  ;    ; RE   ; 6      ; R24_X37_Y57_N0_I0                 ; H_SEG24                                        ;
;   4.458 ;   0.473  ;    ; RE   ; 2      ; R24_X59_Y57_N0_I0                 ; H_SEG24                                        ;
;   4.897 ;   0.439  ;    ; RE   ; 1      ; C16_X82_Y41_N0_I1                 ; V_SEG16                                        ;
;   5.313 ;   0.416  ;    ; RE   ; 1      ; C16_X82_Y27_N0_I1                 ; V_SEG16                                        ;
;   5.640 ;   0.327  ;    ; RE   ; 1      ; R4_X83_Y32_N0_I7                  ; H_SEG4                                         ;
;   5.969 ;   0.329  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X85_Y32_N0_I33 ; LAB_LINE                                       ;
;   5.969 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|datad    ;
;   6.094 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|combout  ;
;   6.113 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N14                ; CUDA_LCELL_COMB                                ;
;   6.329 ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X85_Y32_N0_I7          ; LOCAL_LINE                                     ;
;   6.328 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|datac   ;
;   6.608 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|combout ;
;   6.624 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N24                ; CUDA_LCELL_COMB                                ;
;   6.695 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X85_Y32_N0_I25          ; LE_BUFFER                                      ;
;   7.001 ;   0.306  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X86_Y32_N0_I26 ; LAB_LINE                                       ;
;   7.001 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datad   ;
;   7.126 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.142 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.213 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.405 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.748 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.178 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.569 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   8.953 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   8.954 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.079 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.079 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.079 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.183 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #21: Setup slack is -3.994 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[117]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[818]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.134                                             ;
; Data Required Time ; 5.140                                             ;
; Slack              ; -3.994 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.159 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.833  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.301       ; 100        ; 0.301  ; 0.301  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 7     ; -0.002      ; 0          ; -0.001 ; 0.000  ;
;    Cell                   ;        ; 8     ; 1.849       ; 21         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.754       ; 76         ; 0.023  ; 0.415  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.239      ;            ; -0.239 ; -0.239 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.301   ; 0.301    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.301 ;   0.301  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.134   ; 8.833    ;    ;      ;        ;                                   ; data path                                     ;
;   0.533 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y30_N23                    ; CB_control[117]                               ;
;   0.533 ;   0.000  ; FF ; CELL ; 3      ; FF_X41_Y30_N23                    ; CB_control[117]|q                             ;
;   0.654 ;   0.121  ;    ; RE   ; 2      ; FF_X41_Y30_N23                    ; CUDA_FF                                       ;
;   0.942 ;   0.288  ;    ; RE   ; 2      ; LOCAL_LINE_X41_Y30_N0_I11         ; LOCAL_LINE                                    ;
;   0.942 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y30_N24                ; cb_0|xbr|ops[8].out_mux|Equal13~2|dataa       ;
;   1.348 ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X41_Y30_N24                ; cb_0|xbr|ops[8].out_mux|Equal13~2|combout     ;
;   1.399 ;   0.051  ;    ; RE   ; 3      ; LCCOMB_X41_Y30_N24                ; CUDA_LCELL_COMB                               ;
;   1.506 ;   0.107  ;    ; RE   ; 2      ; LE_BUFFER_X41_Y30_N0_I24          ; LE_BUFFER                                     ;
;   1.812 ;   0.306  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X40_Y30_N0_I12 ; LAB_LINE                                      ;
;   1.812 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y30_N24                ; cb_0|xbr|ops[8].out_mux|Equal8~0|datad        ;
;   1.967 ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X40_Y30_N24                ; cb_0|xbr|ops[8].out_mux|Equal8~0|combout      ;
;   1.994 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y30_N24                ; CUDA_LCELL_COMB                               ;
;   2.180 ;   0.186  ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y30_N0_I12         ; LOCAL_LINE                                    ;
;   2.180 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y30_N14                ; cb_0|xbr|ops[8].out_mux|Equal1~1|datad        ;
;   2.335 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X40_Y30_N14                ; cb_0|xbr|ops[8].out_mux|Equal1~1|combout      ;
;   2.373 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X40_Y30_N14                ; CUDA_LCELL_COMB                               ;
;   2.479 ;   0.106  ;    ; RE   ; 3      ; LE_BUFFER_X40_Y30_N0_I15          ; LE_BUFFER                                     ;
;   2.829 ;   0.350  ;    ; RE   ; 3      ; C4_X39_Y26_N0_I17                 ; V_SEG4                                        ;
;   3.162 ;   0.333  ;    ; RE   ; 1      ; R4_X36_Y28_N0_I30                 ; H_SEG4                                        ;
;   3.577 ;   0.415  ;    ; RE   ; 8      ; R24_X13_Y28_N0_I0                 ; H_SEG24                                       ;
;   3.987 ;   0.410  ;    ; RE   ; 4      ; C16_X19_Y29_N0_I0                 ; V_SEG16                                       ;
;   4.377 ;   0.390  ;    ; RE   ; 2      ; C16_X19_Y45_N0_I0                 ; V_SEG16                                       ;
;   4.722 ;   0.345  ;    ; RE   ; 1      ; C4_X19_Y59_N0_I3                  ; V_SEG4                                        ;
;   4.967 ;   0.245  ;    ; RE   ; 1      ; R4_X20_Y62_N0_I4                  ; H_SEG4                                        ;
;   5.194 ;   0.227  ;    ; RE   ; 1      ; R4_X24_Y62_N0_I7                  ; H_SEG4                                        ;
;   5.451 ;   0.257  ;    ; RE   ; 1      ; R4_X28_Y62_N0_I8                  ; H_SEG4                                        ;
;   5.676 ;   0.225  ;    ; RE   ; 1      ; R4_X32_Y62_N0_I10                 ; H_SEG4                                        ;
;   6.005 ;   0.329  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y62_N0_I24 ; LAB_LINE                                      ;
;   6.004 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X33_Y62_N10                ; cb_0|xbr|ops[8].out_mux|Selector18~5|datad    ;
;   6.159 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X33_Y62_N10                ; cb_0|xbr|ops[8].out_mux|Selector18~5|combout  ;
;   6.186 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X33_Y62_N10                ; CUDA_LCELL_COMB                               ;
;   6.396 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X33_Y62_N0_I5          ; LOCAL_LINE                                    ;
;   6.395 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X33_Y62_N16                ; cb_0|xbr|ops[8].out_mux|Selector18~10|dataa   ;
;   6.812 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X33_Y62_N16                ; cb_0|xbr|ops[8].out_mux|Selector18~10|combout ;
;   6.836 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X33_Y62_N16                ; CUDA_LCELL_COMB                               ;
;   6.913 ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X33_Y62_N0_I17          ; LE_BUFFER                                     ;
;   7.180 ;   0.267  ;    ; RE   ; 1      ; R4_X34_Y62_N0_I6                  ; H_SEG4                                        ;
;   7.511 ;   0.331  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X35_Y62_N0_I20 ; LAB_LINE                                      ;
;   7.511 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X35_Y62_N6                 ; cb_0|xbr|ops[8].out_mux|Selector18~11|datad   ;
;   7.666 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X35_Y62_N6                 ; cb_0|xbr|ops[8].out_mux|Selector18~11|combout ;
;   7.689 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X35_Y62_N6                 ; CUDA_LCELL_COMB                               ;
;   7.764 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X35_Y62_N0_I6           ; LE_BUFFER                                     ;
;   8.079 ;   0.315  ;    ; RE   ; 1      ; C4_X35_Y58_N0_I13                 ; V_SEG4                                        ;
;   8.410 ;   0.331  ;    ; RE   ; 1      ; C4_X35_Y54_N0_I13                 ; V_SEG4                                        ;
;   8.728 ;   0.318  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X36_Y54_N0_I30 ; LAB_LINE                                      ;
;   8.728 ;   0.000  ; RR ; IC   ; 1      ; FF_X36_Y54_N25                    ; cb_0|data_out[818]~reg0|asdata                ;
;   9.134 ;   0.406  ; RR ; CELL ; 1      ; FF_X36_Y54_N25                    ; rtr_crossbar_mac:cb_0|data_out[818]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                          ;
; 5.142   ; 0.142    ;    ;      ;        ;                ; clock path                               ;
;   4.761 ;   -0.239 ; R  ;      ;        ;                ; clock network delay                      ;
;   5.142 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                  ;
; 5.122   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                        ;
; 5.140   ; 0.018    ;    ; uTsu ; 1      ; FF_X36_Y54_N25 ; rtr_crossbar_mac:cb_0|data_out[818]~reg0 ;
+---------+----------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #22: Setup slack is -3.991 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[171]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[596]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.186                                             ;
; Data Required Time ; 5.195                                             ;
; Slack              ; -3.991 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.126 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.863  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 5     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.323       ; 100        ; 0.323  ; 0.323  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 6     ; -0.002      ; 0          ; -0.001 ; 0.000  ;
;    Cell                   ;        ; 7     ; 2.145       ; 24         ; 0.000  ; 0.429  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 28    ; 6.488       ; 73         ; 0.016  ; 0.452  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.184      ;            ; -0.184 ; -0.184 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.323   ; 0.323    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.323 ;   0.323  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.186   ; 8.863    ;    ;      ;        ;                                   ; data path                                     ;
;   0.555 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y37_N11                    ; CB_control[171]                               ;
;   0.555 ;   0.000  ; RR ; CELL ; 104    ; FF_X41_Y37_N11                    ; CB_control[171]|q                             ;
;   0.662 ;   0.107  ;    ; RE   ; 3      ; FF_X41_Y37_N11                    ; CUDA_FF                                       ;
;   0.888 ;   0.226  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y37_N0_I5          ; LOCAL_LINE                                    ;
;   0.888 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y37_N30                ; cb_0|xbr|ops[5].out_mux|Equal6~0|dataa        ;
;   1.317 ;   0.429  ; RF ; CELL ; 7      ; LCCOMB_X41_Y37_N30                ; cb_0|xbr|ops[5].out_mux|Equal6~0|combout      ;
;   1.359 ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X41_Y37_N30                ; CUDA_LCELL_COMB                               ;
;   1.445 ;   0.086  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y37_N0_I30          ; LE_BUFFER                                     ;
;   1.637 ;   0.192  ;    ; RE   ; 2      ; R4_X41_Y37_N0_I14                 ; H_SEG4                                        ;
;   2.047 ;   0.410  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X43_Y37_N0_I13 ; LAB_LINE                                      ;
;   2.046 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X43_Y37_N2                 ; cb_0|xbr|ops[5].out_mux|Equal1~2|datab        ;
;   2.396 ;   0.350  ; FF ; CELL ; 100    ; LCCOMB_X43_Y37_N2                 ; cb_0|xbr|ops[5].out_mux|Equal1~2|combout      ;
;   2.424 ;   0.028  ;    ; RE   ; 2      ; LCCOMB_X43_Y37_N2                 ; CUDA_LCELL_COMB                               ;
;   2.514 ;   0.090  ;    ; RE   ; 3      ; LE_BUFFER_X43_Y37_N0_I2           ; LE_BUFFER                                     ;
;   2.713 ;   0.199  ;    ; RE   ; 3      ; R4_X44_Y37_N0_I2                  ; H_SEG4                                        ;
;   2.998 ;   0.285  ;    ; RE   ; 1      ; C4_X46_Y38_N0_I2                  ; V_SEG4                                        ;
;   3.272 ;   0.274  ;    ; RE   ; 2      ; R4_X47_Y41_N0_I1                  ; H_SEG4                                        ;
;   3.668 ;   0.396  ;    ; RE   ; 3      ; R24_X26_Y41_N0_I0                 ; H_SEG24                                       ;
;   4.120 ;   0.452  ;    ; RE   ; 1      ; C16_X27_Y25_N0_I1                 ; V_SEG16                                       ;
;   4.547 ;   0.427  ;    ; RE   ; 5      ; R24_X4_Y25_N0_I0                  ; H_SEG24                                       ;
;   4.913 ;   0.366  ;    ; RE   ; 2      ; C4_X12_Y21_N0_I12                 ; V_SEG4                                        ;
;   5.316 ;   0.403  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X12_Y21_N0_I0  ; LAB_LINE                                      ;
;   5.316 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X12_Y21_N24                ; cb_0|xbr|ops[5].out_mux|Selector96~5|datac    ;
;   5.597 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X12_Y21_N24                ; cb_0|xbr|ops[5].out_mux|Selector96~5|combout  ;
;   5.616 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X12_Y21_N24                ; CUDA_LCELL_COMB                               ;
;   5.868 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X12_Y21_N0_I12         ; LOCAL_LINE                                    ;
;   5.868 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X12_Y21_N4                 ; cb_0|xbr|ops[5].out_mux|Selector96~10|datab   ;
;   6.272 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X12_Y21_N4                 ; cb_0|xbr|ops[5].out_mux|Selector96~10|combout ;
;   6.291 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X12_Y21_N4                 ; CUDA_LCELL_COMB                               ;
;   6.509 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X12_Y21_N0_I2          ; LOCAL_LINE                                    ;
;   6.508 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X12_Y21_N28                ; cb_0|xbr|ops[5].out_mux|Selector96~11|datac   ;
;   6.788 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X12_Y21_N28                ; cb_0|xbr|ops[5].out_mux|Selector96~11|combout ;
;   6.804 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X12_Y21_N28                ; CUDA_LCELL_COMB                               ;
;   6.875 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X12_Y21_N0_I29          ; LE_BUFFER                                     ;
;   7.074 ;   0.199  ;    ; RE   ; 1      ; R4_X9_Y21_N0_I30                  ; H_SEG4                                        ;
;   7.427 ;   0.353  ;    ; RE   ; 1      ; R24_X11_Y21_N0_I0                 ; H_SEG24                                       ;
;   7.851 ;   0.424  ;    ; RE   ; 1      ; C16_X25_Y22_N0_I0                 ; V_SEG16                                       ;
;   8.160 ;   0.309  ;    ; RE   ; 1      ; R4_X26_Y34_N0_I9                  ; H_SEG4                                        ;
;   8.404 ;   0.244  ;    ; RE   ; 1      ; R4_X23_Y34_N0_I24                 ; H_SEG4                                        ;
;   8.785 ;   0.381  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X24_Y34_N0_I6  ; LAB_LINE                                      ;
;   8.785 ;   0.000  ; FF ; IC   ; 1      ; FF_X24_Y34_N21                    ; cb_0|data_out[596]~reg0|asdata                ;
;   9.186 ;   0.401  ; FF ; CELL ; 1      ; FF_X24_Y34_N21                    ; rtr_crossbar_mac:cb_0|data_out[596]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                          ;
; 5.197   ; 0.197    ;    ;      ;        ;                ; clock path                               ;
;   4.816 ;   -0.184 ; R  ;      ;        ;                ; clock network delay                      ;
;   5.197 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                  ;
; 5.177   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                        ;
; 5.195   ; 0.018    ;    ; uTsu ; 1      ; FF_X24_Y34_N21 ; rtr_crossbar_mac:cb_0|data_out[596]~reg0 ;
+---------+----------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #23: Setup slack is -3.991 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[3]                                     ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.166                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -3.991 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.156 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.833  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.333       ; 100        ; 0.333  ; 0.333  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.002 ; 0.000  ;
;    Cell                   ;        ; 9     ; 2.531       ; 29         ; 0.000  ; 0.418  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.073       ; 69         ; 0.023  ; 0.365  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.333   ; 0.333    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.333 ;   0.333  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.166   ; 8.833    ;    ;      ;        ;                                   ; data path                                      ;
;   0.565 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y39_N17                    ; CB_control[3]                                  ;
;   0.565 ;   0.000  ; FF ; CELL ; 5      ; FF_X41_Y39_N17                    ; CB_control[3]|q                                ;
;   0.686 ;   0.121  ;    ; RE   ; 2      ; FF_X41_Y39_N17                    ; CUDA_FF                                        ;
;   0.955 ;   0.269  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I8          ; LOCAL_LINE                                     ;
;   0.955 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|datab       ;
;   1.361 ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|combout     ;
;   1.416 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.615 ;   0.199  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.615 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|datad        ;
;   1.770 ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|combout      ;
;   1.811 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N28                ; CUDA_LCELL_COMB                                ;
;   1.998 ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I14         ; LOCAL_LINE                                     ;
;   1.998 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|datad        ;
;   2.153 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|combout      ;
;   2.194 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.395 ;   0.201  ;    ; RE   ; 3      ; LOCAL_LINE_X41_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.395 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N2                 ; cb_0|xbr|ops[15].out_mux|Equal6~2|datac        ;
;   2.682 ;   0.287  ; RR ; CELL ; 100    ; LCCOMB_X41_Y39_N2                 ; cb_0|xbr|ops[15].out_mux|Equal6~2|combout      ;
;   2.719 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N2                 ; CUDA_LCELL_COMB                                ;
;   2.823 ;   0.104  ;    ; RE   ; 4      ; LE_BUFFER_X41_Y39_N0_I2           ; LE_BUFFER                                      ;
;   3.158 ;   0.335  ;    ; RE   ; 2      ; C4_X41_Y35_N0_I12                 ; V_SEG4                                         ;
;   3.398 ;   0.240  ;    ; RE   ; 1      ; R4_X42_Y35_N0_I2                  ; H_SEG4                                         ;
;   3.763 ;   0.365  ;    ; RE   ; 4      ; C4_X43_Y31_N0_I13                 ; V_SEG4                                         ;
;   4.087 ;   0.324  ;    ; RE   ; 1      ; C4_X43_Y27_N0_I13                 ; V_SEG4                                         ;
;   4.404 ;   0.317  ;    ; RE   ; 2      ; C4_X43_Y23_N0_I13                 ; V_SEG4                                         ;
;   4.724 ;   0.320  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X43_Y25_N0_I0  ; LAB_LINE                                       ;
;   4.723 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N2                 ; cb_0|xbr|ops[15].out_mux|Selector69~9|datac    ;
;   5.010 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N2                 ; cb_0|xbr|ops[15].out_mux|Selector69~9|combout  ;
;   5.037 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N2                 ; CUDA_LCELL_COMB                                ;
;   5.248 ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I1          ; LOCAL_LINE                                     ;
;   5.248 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|datab   ;
;   5.666 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|combout ;
;   5.693 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N30                ; CUDA_LCELL_COMB                                ;
;   5.903 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I15         ; LOCAL_LINE                                     ;
;   5.903 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|dataa   ;
;   6.320 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.343 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.422 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.722 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   7.045 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.370 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.644 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.870 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.218 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.450 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.762 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.760 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.166 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #24: Setup slack is -3.991 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[75]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.176                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -3.991 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.133 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.856  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.320       ; 100        ; 0.320  ; 0.320  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.001      ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 9     ; 1.441       ; 16         ; 0.000  ; 0.432  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 7.184       ; 81         ; 0.000  ; 0.490  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.320   ; 0.320    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.320 ;   0.320  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.176   ; 8.856    ;    ;      ;        ;                                   ; data path                                      ;
;   0.552 ;   0.232  ;    ; uTco ; 1      ; FF_X38_Y37_N9                     ; CB_control[75]                                 ;
;   0.552 ;   0.000  ; RR ; CELL ; 104    ; FF_X38_Y37_N9                     ; CB_control[75]|q                               ;
;   0.659 ;   0.107  ;    ; RE   ; 3      ; FF_X38_Y37_N9                     ; CUDA_FF                                        ;
;   0.891 ;   0.232  ;    ; RE   ; 2      ; LOCAL_LINE_X38_Y37_N0_I4          ; LOCAL_LINE                                     ;
;   0.891 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X38_Y37_N20                ; cb_0|xbr|ops[11].out_mux|Equal6~0|datab        ;
;   1.323 ;   0.432  ; RF ; CELL ; 7      ; LCCOMB_X38_Y37_N20                ; cb_0|xbr|ops[11].out_mux|Equal6~0|combout      ;
;   1.367 ;   0.044  ;    ; RE   ; 3      ; LCCOMB_X38_Y37_N20                ; CUDA_LCELL_COMB                                ;
;   1.450 ;   0.083  ;    ; RE   ; 1      ; LE_BUFFER_X38_Y37_N0_I21          ; LE_BUFFER                                      ;
;   1.787 ;   0.337  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X39_Y37_N0_I24 ; LAB_LINE                                       ;
;   1.786 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N10                ; cb_0|xbr|ops[11].out_mux|Equal1~0|datad        ;
;   1.911 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X39_Y37_N10                ; cb_0|xbr|ops[11].out_mux|Equal1~0|combout      ;
;   1.930 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X39_Y37_N10                ; CUDA_LCELL_COMB                                ;
;   2.138 ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X39_Y37_N0_I5          ; LOCAL_LINE                                     ;
;   2.138 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|datad        ;
;   2.263 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|combout      ;
;   2.293 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N4                 ; CUDA_LCELL_COMB                                ;
;   2.383 ;   0.090  ;    ; RE   ; 2      ; LE_BUFFER_X39_Y37_N0_I5           ; LE_BUFFER                                      ;
;   2.633 ;   0.250  ;    ; RE   ; 3      ; R4_X35_Y37_N0_I21                 ; H_SEG4                                         ;
;   3.031 ;   0.398  ;    ; RE   ; 2      ; C4_X36_Y38_N0_I3                  ; V_SEG4                                         ;
;   3.488 ;   0.457  ;    ; RE   ; 6      ; C16_X36_Y42_N0_I0                 ; V_SEG16                                        ;
;   3.978 ;   0.490  ;    ; RE   ; 6      ; R24_X37_Y57_N0_I0                 ; H_SEG24                                        ;
;   4.451 ;   0.473  ;    ; RE   ; 2      ; R24_X59_Y57_N0_I0                 ; H_SEG24                                        ;
;   4.890 ;   0.439  ;    ; RE   ; 1      ; C16_X82_Y41_N0_I1                 ; V_SEG16                                        ;
;   5.306 ;   0.416  ;    ; RE   ; 1      ; C16_X82_Y27_N0_I1                 ; V_SEG16                                        ;
;   5.633 ;   0.327  ;    ; RE   ; 1      ; R4_X83_Y32_N0_I7                  ; H_SEG4                                         ;
;   5.962 ;   0.329  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X85_Y32_N0_I33 ; LAB_LINE                                       ;
;   5.962 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|datad    ;
;   6.087 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|combout  ;
;   6.106 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N14                ; CUDA_LCELL_COMB                                ;
;   6.322 ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X85_Y32_N0_I7          ; LOCAL_LINE                                     ;
;   6.321 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|datac   ;
;   6.601 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|combout ;
;   6.617 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N24                ; CUDA_LCELL_COMB                                ;
;   6.688 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X85_Y32_N0_I25          ; LE_BUFFER                                      ;
;   6.994 ;   0.306  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X86_Y32_N0_I26 ; LAB_LINE                                       ;
;   6.994 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datad   ;
;   7.119 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.135 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.206 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.398 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.741 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.171 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.562 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   8.946 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   8.947 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.072 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.072 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.072 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.176 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #25: Setup slack is -3.967 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[10]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.142                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -3.967 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.155 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.810  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.332       ; 100        ; 0.332  ; 0.332  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.002      ; 0          ; -0.002 ; 0.001  ;
;    Cell                   ;        ; 9     ; 2.397       ; 27         ; 0.000  ; 0.418  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.183       ; 70         ; 0.023  ; 0.366  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.332   ; 0.332    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.332 ;   0.332  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.142   ; 8.810    ;    ;      ;        ;                                   ; data path                                      ;
;   0.564 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y39_N27                    ; CB_control[10]                                 ;
;   0.564 ;   0.000  ; FF ; CELL ; 5      ; FF_X40_Y39_N27                    ; CB_control[10]|q                               ;
;   0.699 ;   0.135  ;    ; RE   ; 3      ; FF_X40_Y39_N27                    ; CUDA_FF                                        ;
;   0.985 ;   0.286  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I13         ; LOCAL_LINE                                     ;
;   0.985 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|dataa        ;
;   1.391 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|combout      ;
;   1.446 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X40_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.644 ;   0.198  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.644 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|datad        ;
;   1.799 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|combout      ;
;   1.826 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N24                ; CUDA_LCELL_COMB                                ;
;   2.004 ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I12         ; LOCAL_LINE                                     ;
;   2.003 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|datad       ;
;   2.158 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|combout     ;
;   2.185 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.384 ;   0.199  ;    ; RE   ; 4      ; LOCAL_LINE_X40_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.384 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N22                ; cb_0|xbr|ops[15].out_mux|Equal14~0|datac       ;
;   2.669 ;   0.285  ; RR ; CELL ; 100    ; LCCOMB_X40_Y39_N22                ; cb_0|xbr|ops[15].out_mux|Equal14~0|combout     ;
;   2.706 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X40_Y39_N22                ; CUDA_LCELL_COMB                                ;
;   2.808 ;   0.102  ;    ; RE   ; 2      ; LE_BUFFER_X40_Y39_N0_I22          ; LE_BUFFER                                      ;
;   3.169 ;   0.361  ;    ; RE   ; 1      ; C4_X39_Y35_N0_I20                 ; V_SEG4                                         ;
;   3.535 ;   0.366  ;    ; RE   ; 2      ; C4_X39_Y31_N0_I20                 ; V_SEG4                                         ;
;   3.899 ;   0.364  ;    ; RE   ; 2      ; C4_X39_Y27_N0_I20                 ; V_SEG4                                         ;
;   4.260 ;   0.361  ;    ; RE   ; 3      ; C4_X39_Y23_N0_I20                 ; V_SEG4                                         ;
;   4.492 ;   0.232  ;    ; RE   ; 1      ; R4_X40_Y25_N0_I12                 ; H_SEG4                                         ;
;   4.830 ;   0.338  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X43_Y25_N0_I26 ; LAB_LINE                                       ;
;   4.831 ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N2                 ; cb_0|xbr|ops[15].out_mux|Selector69~9|datad    ;
;   4.986 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N2                 ; cb_0|xbr|ops[15].out_mux|Selector69~9|combout  ;
;   5.013 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N2                 ; CUDA_LCELL_COMB                                ;
;   5.224 ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I1          ; LOCAL_LINE                                     ;
;   5.224 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|datab   ;
;   5.642 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|combout ;
;   5.669 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N30                ; CUDA_LCELL_COMB                                ;
;   5.879 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I15         ; LOCAL_LINE                                     ;
;   5.879 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|dataa   ;
;   6.296 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.319 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.398 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.698 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   7.021 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.346 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.620 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.846 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.194 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.426 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.738 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.736 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.142 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #26: Setup slack is -3.967 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[170]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[596]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.162                                             ;
; Data Required Time ; 5.195                                             ;
; Slack              ; -3.967 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.126 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.839  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 5     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.323       ; 100        ; 0.323  ; 0.323  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 6     ; -0.002      ; 0          ; -0.001 ; 0.000  ;
;    Cell                   ;        ; 7     ; 2.148       ; 24         ; 0.000  ; 0.432  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 28    ; 6.461       ; 73         ; 0.016  ; 0.452  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.184      ;            ; -0.184 ; -0.184 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.323   ; 0.323    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.323 ;   0.323  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.162   ; 8.839    ;    ;      ;        ;                                   ; data path                                     ;
;   0.555 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y37_N21                    ; CB_control[170]                               ;
;   0.555 ;   0.000  ; RR ; CELL ; 5      ; FF_X41_Y37_N21                    ; CB_control[170]|q                             ;
;   0.648 ;   0.093  ;    ; RE   ; 2      ; FF_X41_Y37_N21                    ; CUDA_FF                                       ;
;   0.861 ;   0.213  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y37_N0_I10         ; LOCAL_LINE                                    ;
;   0.861 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y37_N30                ; cb_0|xbr|ops[5].out_mux|Equal6~0|datab        ;
;   1.293 ;   0.432  ; RF ; CELL ; 7      ; LCCOMB_X41_Y37_N30                ; cb_0|xbr|ops[5].out_mux|Equal6~0|combout      ;
;   1.335 ;   0.042  ;    ; RE   ; 3      ; LCCOMB_X41_Y37_N30                ; CUDA_LCELL_COMB                               ;
;   1.421 ;   0.086  ;    ; RE   ; 1      ; LE_BUFFER_X41_Y37_N0_I30          ; LE_BUFFER                                     ;
;   1.613 ;   0.192  ;    ; RE   ; 2      ; R4_X41_Y37_N0_I14                 ; H_SEG4                                        ;
;   2.023 ;   0.410  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X43_Y37_N0_I13 ; LAB_LINE                                      ;
;   2.022 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X43_Y37_N2                 ; cb_0|xbr|ops[5].out_mux|Equal1~2|datab        ;
;   2.372 ;   0.350  ; FF ; CELL ; 100    ; LCCOMB_X43_Y37_N2                 ; cb_0|xbr|ops[5].out_mux|Equal1~2|combout      ;
;   2.400 ;   0.028  ;    ; RE   ; 2      ; LCCOMB_X43_Y37_N2                 ; CUDA_LCELL_COMB                               ;
;   2.490 ;   0.090  ;    ; RE   ; 3      ; LE_BUFFER_X43_Y37_N0_I2           ; LE_BUFFER                                     ;
;   2.689 ;   0.199  ;    ; RE   ; 3      ; R4_X44_Y37_N0_I2                  ; H_SEG4                                        ;
;   2.974 ;   0.285  ;    ; RE   ; 1      ; C4_X46_Y38_N0_I2                  ; V_SEG4                                        ;
;   3.248 ;   0.274  ;    ; RE   ; 2      ; R4_X47_Y41_N0_I1                  ; H_SEG4                                        ;
;   3.644 ;   0.396  ;    ; RE   ; 3      ; R24_X26_Y41_N0_I0                 ; H_SEG24                                       ;
;   4.096 ;   0.452  ;    ; RE   ; 1      ; C16_X27_Y25_N0_I1                 ; V_SEG16                                       ;
;   4.523 ;   0.427  ;    ; RE   ; 5      ; R24_X4_Y25_N0_I0                  ; H_SEG24                                       ;
;   4.889 ;   0.366  ;    ; RE   ; 2      ; C4_X12_Y21_N0_I12                 ; V_SEG4                                        ;
;   5.292 ;   0.403  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X12_Y21_N0_I0  ; LAB_LINE                                      ;
;   5.292 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X12_Y21_N24                ; cb_0|xbr|ops[5].out_mux|Selector96~5|datac    ;
;   5.573 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X12_Y21_N24                ; cb_0|xbr|ops[5].out_mux|Selector96~5|combout  ;
;   5.592 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X12_Y21_N24                ; CUDA_LCELL_COMB                               ;
;   5.844 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X12_Y21_N0_I12         ; LOCAL_LINE                                    ;
;   5.844 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X12_Y21_N4                 ; cb_0|xbr|ops[5].out_mux|Selector96~10|datab   ;
;   6.248 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X12_Y21_N4                 ; cb_0|xbr|ops[5].out_mux|Selector96~10|combout ;
;   6.267 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X12_Y21_N4                 ; CUDA_LCELL_COMB                               ;
;   6.485 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X12_Y21_N0_I2          ; LOCAL_LINE                                    ;
;   6.484 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X12_Y21_N28                ; cb_0|xbr|ops[5].out_mux|Selector96~11|datac   ;
;   6.764 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X12_Y21_N28                ; cb_0|xbr|ops[5].out_mux|Selector96~11|combout ;
;   6.780 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X12_Y21_N28                ; CUDA_LCELL_COMB                               ;
;   6.851 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X12_Y21_N0_I29          ; LE_BUFFER                                     ;
;   7.050 ;   0.199  ;    ; RE   ; 1      ; R4_X9_Y21_N0_I30                  ; H_SEG4                                        ;
;   7.403 ;   0.353  ;    ; RE   ; 1      ; R24_X11_Y21_N0_I0                 ; H_SEG24                                       ;
;   7.827 ;   0.424  ;    ; RE   ; 1      ; C16_X25_Y22_N0_I0                 ; V_SEG16                                       ;
;   8.136 ;   0.309  ;    ; RE   ; 1      ; R4_X26_Y34_N0_I9                  ; H_SEG4                                        ;
;   8.380 ;   0.244  ;    ; RE   ; 1      ; R4_X23_Y34_N0_I24                 ; H_SEG4                                        ;
;   8.761 ;   0.381  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X24_Y34_N0_I6  ; LAB_LINE                                      ;
;   8.761 ;   0.000  ; FF ; IC   ; 1      ; FF_X24_Y34_N21                    ; cb_0|data_out[596]~reg0|asdata                ;
;   9.162 ;   0.401  ; FF ; CELL ; 1      ; FF_X24_Y34_N21                    ; rtr_crossbar_mac:cb_0|data_out[596]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                          ;
; 5.197   ; 0.197    ;    ;      ;        ;                ; clock path                               ;
;   4.816 ;   -0.184 ; R  ;      ;        ;                ; clock network delay                      ;
;   5.197 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                  ;
; 5.177   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                        ;
; 5.195   ; 0.018    ;    ; uTsu ; 1      ; FF_X24_Y34_N21 ; rtr_crossbar_mac:cb_0|data_out[596]~reg0 ;
+---------+----------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #27: Setup slack is -3.967 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[139]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[734]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.176                                             ;
; Data Required Time ; 5.209                                             ;
; Slack              ; -3.967 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.102 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.863  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.313       ; 100        ; 0.313  ; 0.313  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 7     ; 0.000       ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 8     ; 2.111       ; 24         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.520       ; 74         ; 0.023  ; 0.387  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.170      ;            ; -0.170 ; -0.170 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.313   ; 0.313    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.313 ;   0.313  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.176   ; 8.863    ;    ;      ;        ;                                   ; data path                                     ;
;   0.545 ;   0.232  ;    ; uTco ; 1      ; FF_X47_Y36_N29                    ; CB_control[139]                               ;
;   0.545 ;   0.000  ; FF ; CELL ; 104    ; FF_X47_Y36_N29                    ; CB_control[139]|q                             ;
;   0.675 ;   0.130  ;    ; RE   ; 3      ; FF_X47_Y36_N29                    ; CUDA_FF                                       ;
;   0.781 ;   0.106  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I28          ; LE_BUFFER                                     ;
;   1.119 ;   0.338  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y36_N0_I37 ; LAB_LINE                                      ;
;   1.120 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|dataa        ;
;   1.526 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|combout      ;
;   1.578 ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X47_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   1.679 ;   0.101  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I27          ; LE_BUFFER                                     ;
;   1.901 ;   0.222  ;    ; RE   ; 1      ; R4_X44_Y36_N0_I29                 ; H_SEG4                                        ;
;   2.178 ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y36_N0_I36 ; LAB_LINE                                      ;
;   2.177 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|datac       ;
;   2.462 ;   0.285  ; RR ; CELL ; 4      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|combout     ;
;   2.489 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N20                ; CUDA_LCELL_COMB                               ;
;   2.691 ;   0.202  ;    ; RE   ; 4      ; LOCAL_LINE_X45_Y36_N0_I10         ; LOCAL_LINE                                    ;
;   2.691 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N4                 ; cb_0|xbr|ops[7].out_mux|Equal10~1|datad       ;
;   2.846 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X45_Y36_N4                 ; cb_0|xbr|ops[7].out_mux|Equal10~1|combout     ;
;   2.884 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X45_Y36_N4                 ; CUDA_LCELL_COMB                               ;
;   2.975 ;   0.091  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y36_N0_I5           ; LE_BUFFER                                     ;
;   3.314 ;   0.339  ;    ; RE   ; 4      ; C4_X44_Y37_N0_I1                  ; V_SEG4                                        ;
;   3.630 ;   0.316  ;    ; RE   ; 1      ; C4_X44_Y41_N0_I1                  ; V_SEG4                                        ;
;   3.975 ;   0.345  ;    ; RE   ; 5      ; C4_X44_Y45_N0_I1                  ; V_SEG4                                        ;
;   4.232 ;   0.257  ;    ; RE   ; 2      ; R4_X45_Y47_N0_I0                  ; H_SEG4                                        ;
;   4.619 ;   0.387  ;    ; RE   ; 2      ; R24_X48_Y47_N0_I0                 ; H_SEG24                                       ;
;   4.949 ;   0.330  ;    ; RE   ; 1      ; C4_X54_Y48_N0_I10                 ; V_SEG4                                        ;
;   5.280 ;   0.331  ;    ; RE   ; 1      ; C4_X54_Y52_N0_I10                 ; V_SEG4                                        ;
;   5.606 ;   0.326  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X54_Y55_N0_I13 ; LAB_LINE                                      ;
;   5.606 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X54_Y55_N4                 ; cb_0|xbr|ops[7].out_mux|Selector34~3|datad    ;
;   5.761 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X54_Y55_N4                 ; cb_0|xbr|ops[7].out_mux|Selector34~3|combout  ;
;   5.788 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X54_Y55_N4                 ; CUDA_LCELL_COMB                               ;
;   5.964 ;   0.176  ;    ; RE   ; 1      ; LOCAL_LINE_X54_Y55_N0_I2          ; LOCAL_LINE                                    ;
;   5.964 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X54_Y55_N20                ; cb_0|xbr|ops[7].out_mux|Selector34~4|datac    ;
;   6.251 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X54_Y55_N20                ; cb_0|xbr|ops[7].out_mux|Selector34~4|combout  ;
;   6.274 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X54_Y55_N20                ; CUDA_LCELL_COMB                               ;
;   6.351 ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X54_Y55_N0_I20          ; LE_BUFFER                                     ;
;   6.655 ;   0.304  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X53_Y55_N0_I10 ; LAB_LINE                                      ;
;   6.655 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X53_Y55_N14                ; cb_0|xbr|ops[7].out_mux|Selector34~11|dataa   ;
;   7.072 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X53_Y55_N14                ; cb_0|xbr|ops[7].out_mux|Selector34~11|combout ;
;   7.096 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X53_Y55_N14                ; CUDA_LCELL_COMB                               ;
;   7.176 ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X53_Y55_N0_I15          ; LE_BUFFER                                     ;
;   7.493 ;   0.317  ;    ; RE   ; 1      ; C4_X52_Y51_N0_I17                 ; V_SEG4                                        ;
;   7.826 ;   0.333  ;    ; RE   ; 1      ; C4_X52_Y47_N0_I17                 ; V_SEG4                                        ;
;   8.151 ;   0.325  ;    ; RE   ; 1      ; C4_X52_Y43_N0_I17                 ; V_SEG4                                        ;
;   8.486 ;   0.335  ;    ; RE   ; 1      ; R4_X49_Y43_N0_I22                 ; H_SEG4                                        ;
;   8.770 ;   0.284  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y43_N0_I32 ; LAB_LINE                                      ;
;   8.770 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y43_N3                     ; cb_0|data_out[734]~reg0|asdata                ;
;   9.176 ;   0.406  ; RR ; CELL ; 1      ; FF_X49_Y43_N3                     ; rtr_crossbar_mac:cb_0|data_out[734]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                 ;
+---------+----------+----+------+--------+---------------+------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                  ;
+---------+----------+----+------+--------+---------------+------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                          ;
; 5.211   ; 0.211    ;    ;      ;        ;               ; clock path                               ;
;   4.830 ;   -0.170 ; R  ;      ;        ;               ; clock network delay                      ;
;   5.211 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                  ;
; 5.191   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                        ;
; 5.209   ; 0.018    ;    ; uTsu ; 1      ; FF_X49_Y43_N3 ; rtr_crossbar_mac:cb_0|data_out[734]~reg0 ;
+---------+----------+----+------+--------+---------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #28: Setup slack is -3.966 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[140]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[719]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.547                                             ;
; Data Required Time ; 5.581                                             ;
; Slack              ; -3.966 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+-------+-------+-------------+------------+--------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+-------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; 0.270 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.234 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;       ; 6     ;             ;            ;        ;       ;
; Physical Delays           ;       ;       ;             ;            ;        ;       ;
;  Arrival Path             ;       ;       ;             ;            ;        ;       ;
;   Clock                   ;       ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.313       ; 100        ; 0.313  ; 0.313 ;
;   Data                    ;       ;       ;             ;            ;        ;       ;
;    IC                     ;       ; 7     ; 0.003       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;       ; 8     ; 2.241       ; 24         ; 0.000  ; 0.417 ;
;    uTco                   ;       ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;       ; 32    ; 6.758       ; 73         ; 0.023  ; 0.414 ;
;  Required Path            ;       ;       ;             ;            ;        ;       ;
;   Clock                   ;       ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.202       ; 100        ; 0.202  ; 0.202 ;
+---------------------------+-------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.313   ; 0.313    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.313 ;   0.313  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.547   ; 9.234    ;    ;      ;        ;                                   ; data path                                     ;
;   0.545 ;   0.232  ;    ; uTco ; 1      ; FF_X47_Y36_N15                    ; CB_control[140]                               ;
;   0.545 ;   0.000  ; FF ; CELL ; 3      ; FF_X47_Y36_N15                    ; CB_control[140]|q                             ;
;   0.666 ;   0.121  ;    ; RE   ; 2      ; FF_X47_Y36_N15                    ; CUDA_FF                                       ;
;   0.946 ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X47_Y36_N0_I7          ; LOCAL_LINE                                    ;
;   0.947 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|datab        ;
;   1.353 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|combout      ;
;   1.405 ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X47_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   1.506 ;   0.101  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I27          ; LE_BUFFER                                     ;
;   1.728 ;   0.222  ;    ; RE   ; 1      ; R4_X44_Y36_N0_I29                 ; H_SEG4                                        ;
;   2.005 ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y36_N0_I36 ; LAB_LINE                                      ;
;   2.004 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|datac       ;
;   2.289 ;   0.285  ; RR ; CELL ; 4      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|combout     ;
;   2.316 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N20                ; CUDA_LCELL_COMB                               ;
;   2.516 ;   0.200  ;    ; RE   ; 4      ; LOCAL_LINE_X45_Y36_N0_I10         ; LOCAL_LINE                                    ;
;   2.516 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal12~0|datad       ;
;   2.671 ;   0.155  ; RR ; CELL ; 3      ; LCCOMB_X45_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal12~0|combout     ;
;   2.698 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   2.887 ;   0.189  ;    ; RE   ; 3      ; LOCAL_LINE_X45_Y36_N0_I13         ; LOCAL_LINE                                    ;
;   2.887 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N24                ; cb_0|xbr|ops[7].out_mux|Equal9~0|datac        ;
;   3.172 ;   0.285  ; RR ; CELL ; 100    ; LCCOMB_X45_Y36_N24                ; cb_0|xbr|ops[7].out_mux|Equal9~0|combout      ;
;   3.210 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X45_Y36_N24                ; CUDA_LCELL_COMB                               ;
;   3.295 ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y36_N0_I25          ; LE_BUFFER                                     ;
;   3.535 ;   0.240  ;    ; RE   ; 1      ; R4_X42_Y36_N0_I28                 ; H_SEG4                                        ;
;   3.766 ;   0.231  ;    ; RE   ; 1      ; R4_X38_Y36_N0_I27                 ; H_SEG4                                        ;
;   4.109 ;   0.343  ;    ; RE   ; 3      ; R4_X34_Y36_N0_I25                 ; H_SEG4                                        ;
;   4.521 ;   0.412  ;    ; RE   ; 6      ; R24_X11_Y36_N0_I0                 ; H_SEG24                                       ;
;   4.935 ;   0.414  ;    ; RE   ; 5      ; C16_X19_Y37_N0_I0                 ; V_SEG16                                       ;
;   5.308 ;   0.373  ;    ; RE   ; 1      ; C16_X19_Y53_N0_I0                 ; V_SEG16                                       ;
;   5.590 ;   0.282  ;    ; RE   ; 1      ; R4_X20_Y60_N0_I6                  ; H_SEG4                                        ;
;   5.811 ;   0.221  ;    ; RE   ; 1      ; R4_X23_Y60_N0_I4                  ; H_SEG4                                        ;
;   6.034 ;   0.223  ;    ; RE   ; 1      ; R4_X26_Y60_N0_I7                  ; H_SEG4                                        ;
;   6.325 ;   0.291  ;    ; RE   ; 1      ; R4_X29_Y60_N0_I6                  ; H_SEG4                                        ;
;   6.643 ;   0.318  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X31_Y60_N0_I6  ; LAB_LINE                                      ;
;   6.645 ;   0.002  ; RR ; IC   ; 1      ; LCCOMB_X31_Y60_N12                ; cb_0|xbr|ops[7].out_mux|Selector19~0|datac    ;
;   6.932 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X31_Y60_N12                ; cb_0|xbr|ops[7].out_mux|Selector19~0|combout  ;
;   6.959 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X31_Y60_N12                ; CUDA_LCELL_COMB                               ;
;   7.168 ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X31_Y60_N0_I6          ; LOCAL_LINE                                    ;
;   7.168 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X31_Y60_N14                ; cb_0|xbr|ops[7].out_mux|Selector19~11|dataa   ;
;   7.585 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X31_Y60_N14                ; cb_0|xbr|ops[7].out_mux|Selector19~11|combout ;
;   7.608 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X31_Y60_N14                ; CUDA_LCELL_COMB                               ;
;   7.684 ;   0.076  ;    ; RE   ; 1      ; LE_BUFFER_X31_Y60_N0_I14          ; LE_BUFFER                                     ;
;   7.925 ;   0.241  ;    ; RE   ; 1      ; R4_X32_Y60_N0_I7                  ; H_SEG4                                        ;
;   8.296 ;   0.371  ;    ; RE   ; 1      ; C16_X32_Y44_N0_I1                 ; V_SEG16                                       ;
;   8.554 ;   0.258  ;    ; RE   ; 1      ; R4_X33_Y47_N0_I0                  ; H_SEG4                                        ;
;   8.855 ;   0.301  ;    ; RE   ; 1      ; R4_X37_Y47_N0_I2                  ; H_SEG4                                        ;
;   9.140 ;   0.285  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y47_N0_I31 ; LAB_LINE                                      ;
;   9.141 ;   0.001  ; RR ; IC   ; 1      ; FF_X40_Y47_N7                     ; cb_0|data_out[719]~reg0|asdata                ;
;   9.547 ;   0.406  ; RR ; CELL ; 1      ; FF_X40_Y47_N7                     ; rtr_crossbar_mac:cb_0|data_out[719]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+---------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                ;
+---------+---------+----+------+--------+---------------+------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location      ; Element                                  ;
+---------+---------+----+------+--------+---------------+------------------------------------------+
; 5.000   ; 5.000   ;    ;      ;        ;               ; latch edge time                          ;
; 5.583   ; 0.583   ;    ;      ;        ;               ; clock path                               ;
;   5.202 ;   0.202 ; R  ;      ;        ;               ; clock network delay                      ;
;   5.583 ;   0.381 ;    ;      ;        ;               ; clock pessimism removed                  ;
; 5.563   ; -0.020  ;    ;      ;        ;               ; clock uncertainty                        ;
; 5.581   ; 0.018   ;    ; uTsu ; 1      ; FF_X40_Y47_N7 ; rtr_crossbar_mac:cb_0|data_out[719]~reg0 ;
+---------+---------+----+------+--------+---------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #29: Setup slack is -3.962 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[69]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.147                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -3.962 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.135 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.825  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.322       ; 100        ; 0.322  ; 0.322  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; 0.000  ; 0.001  ;
;    Cell                   ;        ; 10    ; 1.843       ; 21         ; 0.000  ; 0.429  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.748       ; 76         ; 0.000  ; 0.474  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+---------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+---------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.322   ; 0.322   ;    ;      ;        ;                                   ; clock path                                     ;
;   0.322 ;   0.322 ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.147   ; 8.825   ;    ;      ;        ;                                   ; data path                                      ;
;   0.554 ;   0.232 ;    ; uTco ; 1      ; FF_X40_Y37_N27                    ; CB_control[69]                                 ;
;   0.554 ;   0.000 ; RR ; CELL ; 3      ; FF_X40_Y37_N27                    ; CB_control[69]|q                               ;
;   0.647 ;   0.093 ;    ; RE   ; 2      ; FF_X40_Y37_N27                    ; CUDA_FF                                        ;
;   0.871 ;   0.224 ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y37_N0_I13         ; LOCAL_LINE                                     ;
;   0.871 ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|dataa       ;
;   1.300 ;   0.429 ; RF ; CELL ; 6      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|combout     ;
;   1.347 ;   0.047 ;    ; RE   ; 3      ; LCCOMB_X40_Y37_N6                 ; CUDA_LCELL_COMB                                ;
;   1.574 ;   0.227 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I3          ; LOCAL_LINE                                     ;
;   1.574 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|datad        ;
;   1.699 ;   0.125 ; FF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.732 ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.949 ;   0.217 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I6          ; LOCAL_LINE                                     ;
;   1.949 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|datad        ;
;   2.074 ;   0.125 ; FF ; CELL ; 4      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|combout      ;
;   2.107 ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   2.344 ;   0.237 ;    ; RE   ; 3      ; LOCAL_LINE_X40_Y37_N0_I1          ; LOCAL_LINE                                     ;
;   2.344 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N10                ; cb_0|xbr|ops[11].out_mux|Equal6~2|datad        ;
;   2.469 ;   0.125 ; FF ; CELL ; 100    ; LCCOMB_X40_Y37_N10                ; cb_0|xbr|ops[11].out_mux|Equal6~2|combout      ;
;   2.497 ;   0.028 ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N10                ; CUDA_LCELL_COMB                                ;
;   2.602 ;   0.105 ;    ; RE   ; 5      ; LE_BUFFER_X40_Y37_N0_I10          ; LE_BUFFER                                      ;
;   2.833 ;   0.231 ;    ; RE   ; 1      ; R4_X37_Y37_N0_I20                 ; H_SEG4                                         ;
;   3.139 ;   0.306 ;    ; RE   ; 1      ; C4_X37_Y38_N0_I2                  ; V_SEG4                                         ;
;   3.504 ;   0.365 ;    ; RE   ; 1      ; C4_X37_Y41_N0_I2                  ; V_SEG4                                         ;
;   3.945 ;   0.441 ;    ; RE   ; 7      ; R24_X38_Y44_N0_I0                 ; H_SEG24                                        ;
;   4.419 ;   0.474 ;    ; RE   ; 3      ; R24_X62_Y44_N0_I0                 ; H_SEG24                                        ;
;   4.859 ;   0.440 ;    ; RE   ; 1      ; C16_X85_Y28_N0_I1                 ; V_SEG16                                        ;
;   5.204 ;   0.345 ;    ; RE   ; 1      ; C4_X85_Y31_N0_I11                 ; V_SEG4                                         ;
;   5.610 ;   0.406 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X85_Y32_N0_I7  ; LAB_LINE                                       ;
;   5.611 ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~9|datac    ;
;   5.892 ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~9|combout  ;
;   5.911 ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N26                ; CUDA_LCELL_COMB                                ;
;   6.168 ;   0.257 ;    ; RE   ; 1      ; LOCAL_LINE_X85_Y32_N0_I13         ; LOCAL_LINE                                     ;
;   6.168 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|dataa   ;
;   6.572 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|combout ;
;   6.588 ;   0.016 ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N24                ; CUDA_LCELL_COMB                                ;
;   6.659 ;   0.071 ;    ; RE   ; 1      ; LE_BUFFER_X85_Y32_N0_I25          ; LE_BUFFER                                      ;
;   6.965 ;   0.306 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X86_Y32_N0_I26 ; LAB_LINE                                       ;
;   6.965 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datad   ;
;   7.090 ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.106 ;   0.016 ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.177 ;   0.071 ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.369 ;   0.192 ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.712 ;   0.343 ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.142 ;   0.430 ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.533 ;   0.391 ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   8.917 ;   0.384 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   8.918 ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.043 ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.043 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.043 ;   0.000 ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.147 ;   0.104 ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+---------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #30: Setup slack is -3.962 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[67]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.147                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -3.962 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.135 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.825  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.322       ; 100        ; 0.322  ; 0.322  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 9     ; 0.002       ; 0          ; 0.000  ; 0.001  ;
;    Cell                   ;        ; 10    ; 1.846       ; 21         ; 0.000  ; 0.432  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.745       ; 76         ; 0.000  ; 0.474  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+---------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+---------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.322   ; 0.322   ;    ;      ;        ;                                   ; clock path                                     ;
;   0.322 ;   0.322 ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.147   ; 8.825   ;    ;      ;        ;                                   ; data path                                      ;
;   0.554 ;   0.232 ;    ; uTco ; 1      ; FF_X40_Y37_N15                    ; CB_control[67]                                 ;
;   0.554 ;   0.000 ; RR ; CELL ; 5      ; FF_X40_Y37_N15                    ; CB_control[67]|q                               ;
;   0.647 ;   0.093 ;    ; RE   ; 2      ; FF_X40_Y37_N15                    ; CUDA_FF                                        ;
;   0.868 ;   0.221 ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y37_N0_I7          ; LOCAL_LINE                                     ;
;   0.868 ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|datab       ;
;   1.300 ;   0.432 ; RF ; CELL ; 6      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|combout     ;
;   1.347 ;   0.047 ;    ; RE   ; 3      ; LCCOMB_X40_Y37_N6                 ; CUDA_LCELL_COMB                                ;
;   1.574 ;   0.227 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I3          ; LOCAL_LINE                                     ;
;   1.574 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|datad        ;
;   1.699 ;   0.125 ; FF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.732 ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.949 ;   0.217 ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I6          ; LOCAL_LINE                                     ;
;   1.949 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|datad        ;
;   2.074 ;   0.125 ; FF ; CELL ; 4      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|combout      ;
;   2.107 ;   0.033 ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   2.344 ;   0.237 ;    ; RE   ; 3      ; LOCAL_LINE_X40_Y37_N0_I1          ; LOCAL_LINE                                     ;
;   2.344 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N10                ; cb_0|xbr|ops[11].out_mux|Equal6~2|datad        ;
;   2.469 ;   0.125 ; FF ; CELL ; 100    ; LCCOMB_X40_Y37_N10                ; cb_0|xbr|ops[11].out_mux|Equal6~2|combout      ;
;   2.497 ;   0.028 ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N10                ; CUDA_LCELL_COMB                                ;
;   2.602 ;   0.105 ;    ; RE   ; 5      ; LE_BUFFER_X40_Y37_N0_I10          ; LE_BUFFER                                      ;
;   2.833 ;   0.231 ;    ; RE   ; 1      ; R4_X37_Y37_N0_I20                 ; H_SEG4                                         ;
;   3.139 ;   0.306 ;    ; RE   ; 1      ; C4_X37_Y38_N0_I2                  ; V_SEG4                                         ;
;   3.504 ;   0.365 ;    ; RE   ; 1      ; C4_X37_Y41_N0_I2                  ; V_SEG4                                         ;
;   3.945 ;   0.441 ;    ; RE   ; 7      ; R24_X38_Y44_N0_I0                 ; H_SEG24                                        ;
;   4.419 ;   0.474 ;    ; RE   ; 3      ; R24_X62_Y44_N0_I0                 ; H_SEG24                                        ;
;   4.859 ;   0.440 ;    ; RE   ; 1      ; C16_X85_Y28_N0_I1                 ; V_SEG16                                        ;
;   5.204 ;   0.345 ;    ; RE   ; 1      ; C4_X85_Y31_N0_I11                 ; V_SEG4                                         ;
;   5.610 ;   0.406 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X85_Y32_N0_I7  ; LAB_LINE                                       ;
;   5.611 ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~9|datac    ;
;   5.892 ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~9|combout  ;
;   5.911 ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N26                ; CUDA_LCELL_COMB                                ;
;   6.168 ;   0.257 ;    ; RE   ; 1      ; LOCAL_LINE_X85_Y32_N0_I13         ; LOCAL_LINE                                     ;
;   6.168 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|dataa   ;
;   6.572 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|combout ;
;   6.588 ;   0.016 ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N24                ; CUDA_LCELL_COMB                                ;
;   6.659 ;   0.071 ;    ; RE   ; 1      ; LE_BUFFER_X85_Y32_N0_I25          ; LE_BUFFER                                      ;
;   6.965 ;   0.306 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X86_Y32_N0_I26 ; LAB_LINE                                       ;
;   6.965 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datad   ;
;   7.090 ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.106 ;   0.016 ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.177 ;   0.071 ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.369 ;   0.192 ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.712 ;   0.343 ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.142 ;   0.430 ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.533 ;   0.391 ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   8.917 ;   0.384 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   8.918 ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.043 ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.043 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.043 ;   0.000 ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.147 ;   0.104 ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+---------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #31: Setup slack is -3.960 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[68]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.145                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -3.960 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.135 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.823  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.322       ; 100        ; 0.322  ; 0.322  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; 0.000       ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 9     ; 1.432       ; 16         ; 0.000  ; 0.281  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 7.159       ; 81         ; 0.000  ; 0.490  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.322   ; 0.322    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.322 ;   0.322  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.145   ; 8.823    ;    ;      ;        ;                                   ; data path                                      ;
;   0.554 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y37_N5                     ; CB_control[68]                                 ;
;   0.554 ;   0.000  ; RR ; CELL ; 5      ; FF_X40_Y37_N5                     ; CB_control[68]|q                               ;
;   0.647 ;   0.093  ;    ; RE   ; 2      ; FF_X40_Y37_N5                     ; CUDA_FF                                        ;
;   0.834 ;   0.187  ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y37_N0_I2          ; LOCAL_LINE                                     ;
;   0.834 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|datac       ;
;   1.101 ;   0.267  ; RF ; CELL ; 6      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|combout     ;
;   1.148 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X40_Y37_N6                 ; CUDA_LCELL_COMB                                ;
;   1.375 ;   0.227  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I3          ; LOCAL_LINE                                     ;
;   1.375 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|datad        ;
;   1.500 ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.530 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.621 ;   0.091  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y37_N0_I13          ; LE_BUFFER                                      ;
;   1.951 ;   0.330  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y37_N0_I6  ; LAB_LINE                                       ;
;   1.951 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|datac        ;
;   2.232 ;   0.281  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|combout      ;
;   2.262 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N4                 ; CUDA_LCELL_COMB                                ;
;   2.352 ;   0.090  ;    ; RE   ; 2      ; LE_BUFFER_X39_Y37_N0_I5           ; LE_BUFFER                                      ;
;   2.602 ;   0.250  ;    ; RE   ; 3      ; R4_X35_Y37_N0_I21                 ; H_SEG4                                         ;
;   3.000 ;   0.398  ;    ; RE   ; 2      ; C4_X36_Y38_N0_I3                  ; V_SEG4                                         ;
;   3.457 ;   0.457  ;    ; RE   ; 6      ; C16_X36_Y42_N0_I0                 ; V_SEG16                                        ;
;   3.947 ;   0.490  ;    ; RE   ; 6      ; R24_X37_Y57_N0_I0                 ; H_SEG24                                        ;
;   4.420 ;   0.473  ;    ; RE   ; 2      ; R24_X59_Y57_N0_I0                 ; H_SEG24                                        ;
;   4.859 ;   0.439  ;    ; RE   ; 1      ; C16_X82_Y41_N0_I1                 ; V_SEG16                                        ;
;   5.275 ;   0.416  ;    ; RE   ; 1      ; C16_X82_Y27_N0_I1                 ; V_SEG16                                        ;
;   5.602 ;   0.327  ;    ; RE   ; 1      ; R4_X83_Y32_N0_I7                  ; H_SEG4                                         ;
;   5.931 ;   0.329  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X85_Y32_N0_I33 ; LAB_LINE                                       ;
;   5.931 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|datad    ;
;   6.056 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|combout  ;
;   6.075 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N14                ; CUDA_LCELL_COMB                                ;
;   6.291 ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X85_Y32_N0_I7          ; LOCAL_LINE                                     ;
;   6.290 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|datac   ;
;   6.570 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|combout ;
;   6.586 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N24                ; CUDA_LCELL_COMB                                ;
;   6.657 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X85_Y32_N0_I25          ; LE_BUFFER                                      ;
;   6.963 ;   0.306  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X86_Y32_N0_I26 ; LAB_LINE                                       ;
;   6.963 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datad   ;
;   7.088 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.104 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.175 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.367 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.710 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.140 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.531 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   8.915 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   8.916 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.041 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.041 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.041 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.145 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #32: Setup slack is -3.956 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[11]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.131                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -3.956 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.155 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.799  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.332       ; 100        ; 0.332  ; 0.332  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.002      ; 0          ; -0.002 ; 0.001  ;
;    Cell                   ;        ; 9     ; 2.397       ; 27         ; 0.000  ; 0.418  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.172       ; 70         ; 0.023  ; 0.366  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.332   ; 0.332    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.332 ;   0.332  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.131   ; 8.799    ;    ;      ;        ;                                   ; data path                                      ;
;   0.564 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y39_N5                     ; CB_control[11]                                 ;
;   0.564 ;   0.000  ; FF ; CELL ; 104    ; FF_X40_Y39_N5                     ; CB_control[11]|q                               ;
;   0.699 ;   0.135  ;    ; RE   ; 3      ; FF_X40_Y39_N5                     ; CUDA_FF                                        ;
;   0.974 ;   0.275  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I2          ; LOCAL_LINE                                     ;
;   0.974 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|datab        ;
;   1.380 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|combout      ;
;   1.435 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X40_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.633 ;   0.198  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.633 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|datad        ;
;   1.788 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|combout      ;
;   1.815 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N24                ; CUDA_LCELL_COMB                                ;
;   1.993 ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I12         ; LOCAL_LINE                                     ;
;   1.992 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|datad       ;
;   2.147 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|combout     ;
;   2.174 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.373 ;   0.199  ;    ; RE   ; 4      ; LOCAL_LINE_X40_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.373 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N22                ; cb_0|xbr|ops[15].out_mux|Equal14~0|datac       ;
;   2.658 ;   0.285  ; RR ; CELL ; 100    ; LCCOMB_X40_Y39_N22                ; cb_0|xbr|ops[15].out_mux|Equal14~0|combout     ;
;   2.695 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X40_Y39_N22                ; CUDA_LCELL_COMB                                ;
;   2.797 ;   0.102  ;    ; RE   ; 2      ; LE_BUFFER_X40_Y39_N0_I22          ; LE_BUFFER                                      ;
;   3.158 ;   0.361  ;    ; RE   ; 1      ; C4_X39_Y35_N0_I20                 ; V_SEG4                                         ;
;   3.524 ;   0.366  ;    ; RE   ; 2      ; C4_X39_Y31_N0_I20                 ; V_SEG4                                         ;
;   3.888 ;   0.364  ;    ; RE   ; 2      ; C4_X39_Y27_N0_I20                 ; V_SEG4                                         ;
;   4.249 ;   0.361  ;    ; RE   ; 3      ; C4_X39_Y23_N0_I20                 ; V_SEG4                                         ;
;   4.481 ;   0.232  ;    ; RE   ; 1      ; R4_X40_Y25_N0_I12                 ; H_SEG4                                         ;
;   4.819 ;   0.338  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X43_Y25_N0_I26 ; LAB_LINE                                       ;
;   4.820 ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N2                 ; cb_0|xbr|ops[15].out_mux|Selector69~9|datad    ;
;   4.975 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N2                 ; cb_0|xbr|ops[15].out_mux|Selector69~9|combout  ;
;   5.002 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N2                 ; CUDA_LCELL_COMB                                ;
;   5.213 ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I1          ; LOCAL_LINE                                     ;
;   5.213 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|datab   ;
;   5.631 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N30                ; cb_0|xbr|ops[15].out_mux|Selector69~10|combout ;
;   5.658 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N30                ; CUDA_LCELL_COMB                                ;
;   5.868 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I15         ; LOCAL_LINE                                     ;
;   5.868 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|dataa   ;
;   6.285 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.308 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.387 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.687 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   7.010 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.335 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.609 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.835 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.183 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.415 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.727 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.725 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.131 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #33: Setup slack is -3.954 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[52]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1221]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.122                                             ;
; Data Required Time ; 5.168                                             ;
; Slack              ; -3.954 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.142 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.810  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.312       ; 100        ; 0.312  ; 0.312  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.005      ; 0          ; -0.001 ; 0.000  ;
;    Cell                   ;        ; 9     ; 2.046       ; 23         ; 0.000  ; 0.429  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.537       ; 74         ; 0.014  ; 0.457  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.211      ;            ; -0.211 ; -0.211 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.312   ; 0.312    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.312 ;   0.312  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.122   ; 8.810    ;    ;      ;        ;                                   ; data path                                      ;
;   0.544 ;   0.232  ;    ; uTco ; 1      ; FF_X46_Y35_N3                     ; CB_control[52]                                 ;
;   0.544 ;   0.000  ; RR ; CELL ; 5      ; FF_X46_Y35_N3                     ; CB_control[52]|q                               ;
;   0.634 ;   0.090  ;    ; RE   ; 2      ; FF_X46_Y35_N3                     ; CUDA_FF                                        ;
;   0.721 ;   0.087  ;    ; RE   ; 1      ; LE_BUFFER_X46_Y35_N0_I3           ; LE_BUFFER                                      ;
;   1.070 ;   0.349  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y35_N0_I15 ; LAB_LINE                                       ;
;   1.070 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|dataa       ;
;   1.499 ;   0.429  ; RF ; CELL ; 5      ; LCCOMB_X46_Y35_N22                ; cb_0|xbr|ops[12].out_mux|Equal13~2|combout     ;
;   1.546 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N22                ; CUDA_LCELL_COMB                                ;
;   1.779 ;   0.233  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I11         ; LOCAL_LINE                                     ;
;   1.779 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|datac        ;
;   2.059 ;   0.280  ; FF ; CELL ; 3      ; LCCOMB_X46_Y35_N28                ; cb_0|xbr|ops[12].out_mux|Equal8~0|combout      ;
;   2.092 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N28                ; CUDA_LCELL_COMB                                ;
;   2.318 ;   0.226  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y35_N0_I14         ; LOCAL_LINE                                     ;
;   2.317 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|datad        ;
;   2.442 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X46_Y35_N26                ; cb_0|xbr|ops[12].out_mux|Equal6~1|combout      ;
;   2.489 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N26                ; CUDA_LCELL_COMB                                ;
;   2.723 ;   0.234  ;    ; RE   ; 1      ; LOCAL_LINE_X46_Y35_N0_I13         ; LOCAL_LINE                                     ;
;   2.722 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N16                ; cb_0|xbr|ops[12].out_mux|Equal5~0|datac        ;
;   3.002 ;   0.280  ; FF ; CELL ; 102    ; LCCOMB_X46_Y35_N16                ; cb_0|xbr|ops[12].out_mux|Equal5~0|combout      ;
;   3.049 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X46_Y35_N16                ; CUDA_LCELL_COMB                                ;
;   3.287 ;   0.238  ;    ; RE   ; 2      ; LOCAL_LINE_X46_Y35_N0_I8          ; LOCAL_LINE                                     ;
;   3.287 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X46_Y35_N30                ; cb_0|xbr|ops[12].out_mux|Equal2~0|datad        ;
;   3.412 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X46_Y35_N30                ; cb_0|xbr|ops[12].out_mux|Equal2~0|combout      ;
;   3.442 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X46_Y35_N30                ; CUDA_LCELL_COMB                                ;
;   3.526 ;   0.084  ;    ; RE   ; 2      ; LE_BUFFER_X46_Y35_N0_I31          ; LE_BUFFER                                      ;
;   3.708 ;   0.182  ;    ; RE   ; 1      ; R4_X47_Y35_N0_I14                 ; H_SEG4                                         ;
;   3.965 ;   0.257  ;    ; RE   ; 1      ; R4_X51_Y35_N0_I11                 ; H_SEG4                                         ;
;   4.250 ;   0.285  ;    ; RE   ; 1      ; R4_X55_Y35_N0_I9                  ; H_SEG4                                         ;
;   4.647 ;   0.397  ;    ; RE   ; 3      ; C16_X56_Y36_N0_I0                 ; V_SEG16                                        ;
;   5.104 ;   0.457  ;    ; RE   ; 6      ; C16_X56_Y52_N0_I0                 ; V_SEG16                                        ;
;   5.545 ;   0.441  ;    ; RE   ; 3      ; R24_X33_Y67_N0_I0                 ; H_SEG24                                        ;
;   5.881 ;   0.336  ;    ; RE   ; 1      ; R4_X40_Y67_N0_I18                 ; H_SEG4                                         ;
;   6.230 ;   0.349  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X40_Y67_N0_I30 ; LAB_LINE                                       ;
;   6.229 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X40_Y67_N20                ; cb_0|xbr|ops[12].out_mux|Selector21~1|datac    ;
;   6.510 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X40_Y67_N20                ; cb_0|xbr|ops[12].out_mux|Selector21~1|combout  ;
;   6.526 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X40_Y67_N20                ; CUDA_LCELL_COMB                                ;
;   6.597 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y67_N0_I21          ; LE_BUFFER                                      ;
;   6.779 ;   0.182  ;    ; RE   ; 1      ; R4_X41_Y67_N0_I12                 ; H_SEG4                                         ;
;   7.116 ;   0.337  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y67_N0_I26 ; LAB_LINE                                       ;
;   7.115 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X43_Y67_N8                 ; cb_0|xbr|ops[12].out_mux|Selector21~11|datad   ;
;   7.240 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X43_Y67_N8                 ; cb_0|xbr|ops[12].out_mux|Selector21~11|combout ;
;   7.254 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X43_Y67_N8                 ; CUDA_LCELL_COMB                                ;
;   7.322 ;   0.068  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y67_N0_I8           ; LE_BUFFER                                      ;
;   7.580 ;   0.258  ;    ; RE   ; 1      ; C4_X43_Y63_N0_I15                 ; V_SEG4                                         ;
;   7.959 ;   0.379  ;    ; RE   ; 1      ; C16_X43_Y47_N0_I1                 ; V_SEG16                                        ;
;   8.297 ;   0.338  ;    ; RE   ; 1      ; C4_X43_Y51_N0_I17                 ; V_SEG4                                         ;
;   8.722 ;   0.425  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y51_N0_I7  ; LAB_LINE                                       ;
;   8.721 ;   -0.001 ; FF ; IC   ; 1      ; FF_X43_Y51_N25                    ; cb_0|data_out[1221]~reg0|asdata                ;
;   9.122 ;   0.401  ; FF ; CELL ; 1      ; FF_X43_Y51_N25                    ; rtr_crossbar_mac:cb_0|data_out[1221]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.170   ; 0.170    ;    ;      ;        ;                ; clock path                                ;
;   4.789 ;   -0.211 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.170 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.150   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.168   ; 0.018    ;    ; uTsu ; 1      ; FF_X43_Y51_N25 ; rtr_crossbar_mac:cb_0|data_out[1221]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #34: Setup slack is -3.950 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[139]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[734]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.159                                             ;
; Data Required Time ; 5.209                                             ;
; Slack              ; -3.950 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.102 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.846  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.313       ; 100        ; 0.313  ; 0.313  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 7     ; -0.003      ; 0          ; -0.002 ; 0.001  ;
;    Cell                   ;        ; 8     ; 2.243       ; 25         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.374       ; 72         ; 0.024  ; 0.338  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.170      ;            ; -0.170 ; -0.170 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.313   ; 0.313    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.313 ;   0.313  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.159   ; 8.846    ;    ;      ;        ;                                   ; data path                                     ;
;   0.545 ;   0.232  ;    ; uTco ; 1      ; FF_X47_Y36_N29                    ; CB_control[139]                               ;
;   0.545 ;   0.000  ; FF ; CELL ; 104    ; FF_X47_Y36_N29                    ; CB_control[139]|q                             ;
;   0.675 ;   0.130  ;    ; RE   ; 3      ; FF_X47_Y36_N29                    ; CUDA_FF                                       ;
;   0.781 ;   0.106  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I28          ; LE_BUFFER                                     ;
;   1.119 ;   0.338  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y36_N0_I37 ; LAB_LINE                                      ;
;   1.120 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|dataa        ;
;   1.526 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|combout      ;
;   1.578 ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X47_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   1.679 ;   0.101  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I27          ; LE_BUFFER                                     ;
;   1.901 ;   0.222  ;    ; RE   ; 1      ; R4_X44_Y36_N0_I29                 ; H_SEG4                                        ;
;   2.178 ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y36_N0_I36 ; LAB_LINE                                      ;
;   2.177 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|datac       ;
;   2.462 ;   0.285  ; RR ; CELL ; 4      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|combout     ;
;   2.489 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N20                ; CUDA_LCELL_COMB                               ;
;   2.690 ;   0.201  ;    ; RE   ; 4      ; LOCAL_LINE_X45_Y36_N0_I10         ; LOCAL_LINE                                    ;
;   2.690 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N14                ; cb_0|xbr|ops[7].out_mux|Equal14~0|datad       ;
;   2.845 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X45_Y36_N14                ; cb_0|xbr|ops[7].out_mux|Equal14~0|combout     ;
;   2.882 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X45_Y36_N14                ; CUDA_LCELL_COMB                               ;
;   2.982 ;   0.100  ;    ; RE   ; 3      ; LE_BUFFER_X45_Y36_N0_I14          ; LE_BUFFER                                     ;
;   3.302 ;   0.320  ;    ; RE   ; 2      ; C4_X45_Y37_N0_I5                  ; V_SEG4                                        ;
;   3.617 ;   0.315  ;    ; RE   ; 1      ; C4_X45_Y41_N0_I5                  ; V_SEG4                                        ;
;   3.937 ;   0.320  ;    ; RE   ; 2      ; C4_X45_Y45_N0_I5                  ; V_SEG4                                        ;
;   4.168 ;   0.231  ;    ; RE   ; 1      ; R4_X46_Y48_N0_I5                  ; H_SEG4                                        ;
;   4.505 ;   0.337  ;    ; RE   ; 1      ; C4_X48_Y49_N0_I4                  ; V_SEG4                                        ;
;   4.808 ;   0.303  ;    ; RE   ; 1      ; R4_X49_Y52_N0_I3                  ; H_SEG4                                        ;
;   5.134 ;   0.326  ;    ; RE   ; 1      ; C4_X51_Y53_N0_I3                  ; V_SEG4                                        ;
;   5.457 ;   0.323  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X52_Y55_N0_I31 ; LAB_LINE                                      ;
;   5.455 ;   -0.002 ; RR ; IC   ; 1      ; LCCOMB_X52_Y55_N12                ; cb_0|xbr|ops[7].out_mux|Selector34~9|datac    ;
;   5.742 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X52_Y55_N12                ; cb_0|xbr|ops[7].out_mux|Selector34~9|combout  ;
;   5.769 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X52_Y55_N12                ; CUDA_LCELL_COMB                               ;
;   5.979 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X52_Y55_N0_I6          ; LOCAL_LINE                                    ;
;   5.978 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X52_Y55_N16                ; cb_0|xbr|ops[7].out_mux|Selector34~10|dataa   ;
;   6.395 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X52_Y55_N16                ; cb_0|xbr|ops[7].out_mux|Selector34~10|combout ;
;   6.419 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X52_Y55_N16                ; CUDA_LCELL_COMB                               ;
;   6.496 ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X52_Y55_N0_I17          ; LE_BUFFER                                     ;
;   6.768 ;   0.272  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X53_Y55_N0_I34 ; LAB_LINE                                      ;
;   6.768 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X53_Y55_N14                ; cb_0|xbr|ops[7].out_mux|Selector34~11|datac   ;
;   7.055 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X53_Y55_N14                ; cb_0|xbr|ops[7].out_mux|Selector34~11|combout ;
;   7.079 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X53_Y55_N14                ; CUDA_LCELL_COMB                               ;
;   7.159 ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X53_Y55_N0_I15          ; LE_BUFFER                                     ;
;   7.476 ;   0.317  ;    ; RE   ; 1      ; C4_X52_Y51_N0_I17                 ; V_SEG4                                        ;
;   7.809 ;   0.333  ;    ; RE   ; 1      ; C4_X52_Y47_N0_I17                 ; V_SEG4                                        ;
;   8.134 ;   0.325  ;    ; RE   ; 1      ; C4_X52_Y43_N0_I17                 ; V_SEG4                                        ;
;   8.469 ;   0.335  ;    ; RE   ; 1      ; R4_X49_Y43_N0_I22                 ; H_SEG4                                        ;
;   8.753 ;   0.284  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y43_N0_I32 ; LAB_LINE                                      ;
;   8.753 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y43_N3                     ; cb_0|data_out[734]~reg0|asdata                ;
;   9.159 ;   0.406  ; RR ; CELL ; 1      ; FF_X49_Y43_N3                     ; rtr_crossbar_mac:cb_0|data_out[734]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                 ;
+---------+----------+----+------+--------+---------------+------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                  ;
+---------+----------+----+------+--------+---------------+------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                          ;
; 5.211   ; 0.211    ;    ;      ;        ;               ; clock path                               ;
;   4.830 ;   -0.170 ; R  ;      ;        ;               ; clock network delay                      ;
;   5.211 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                  ;
; 5.191   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                        ;
; 5.209   ; 0.018    ;    ; uTsu ; 1      ; FF_X49_Y43_N3 ; rtr_crossbar_mac:cb_0|data_out[734]~reg0 ;
+---------+----------+----+------+--------+---------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #35: Setup slack is -3.948 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[140]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[717]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.568                                             ;
; Data Required Time ; 5.620                                             ;
; Slack              ; -3.948 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+-------+-------+-------------+------------+--------+-------+
; Property                  ; Value ; Count ; Total Delay ; % of Total ; Min    ; Max   ;
+---------------------------+-------+-------+-------------+------------+--------+-------+
; Setup Relationship        ; 5.000 ;       ;             ;            ;        ;       ;
; Clock Skew                ; 0.309 ;       ;             ;            ;        ;       ;
; Data Delay                ; 9.255 ;       ;             ;            ;        ;       ;
; Number of Logic Levels    ;       ; 6     ;             ;            ;        ;       ;
; Physical Delays           ;       ;       ;             ;            ;        ;       ;
;  Arrival Path             ;       ;       ;             ;            ;        ;       ;
;   Clock                   ;       ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.313       ; 100        ; 0.313  ; 0.313 ;
;   Data                    ;       ;       ;             ;            ;        ;       ;
;    IC                     ;       ; 7     ; 0.001       ; 0          ; -0.001 ; 0.002 ;
;    Cell                   ;       ; 8     ; 2.241       ; 24         ; 0.000  ; 0.417 ;
;    uTco                   ;       ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232 ;
;    Routing Element        ;       ; 32    ; 6.781       ; 73         ; 0.024  ; 0.414 ;
;  Required Path            ;       ;       ;             ;            ;        ;       ;
;   Clock                   ;       ;       ;             ;            ;        ;       ;
;    Clock Network (Lumped) ;       ; 1     ; 0.241       ; 100        ; 0.241  ; 0.241 ;
+---------------------------+-------+-------+-------------+------------+--------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.313   ; 0.313    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.313 ;   0.313  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.568   ; 9.255    ;    ;      ;        ;                                   ; data path                                     ;
;   0.545 ;   0.232  ;    ; uTco ; 1      ; FF_X47_Y36_N15                    ; CB_control[140]                               ;
;   0.545 ;   0.000  ; FF ; CELL ; 3      ; FF_X47_Y36_N15                    ; CB_control[140]|q                             ;
;   0.666 ;   0.121  ;    ; RE   ; 2      ; FF_X47_Y36_N15                    ; CUDA_FF                                       ;
;   0.946 ;   0.280  ;    ; RE   ; 2      ; LOCAL_LINE_X47_Y36_N0_I7          ; LOCAL_LINE                                    ;
;   0.947 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|datab        ;
;   1.353 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|combout      ;
;   1.405 ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X47_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   1.506 ;   0.101  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I27          ; LE_BUFFER                                     ;
;   1.728 ;   0.222  ;    ; RE   ; 1      ; R4_X44_Y36_N0_I29                 ; H_SEG4                                        ;
;   2.005 ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y36_N0_I36 ; LAB_LINE                                      ;
;   2.004 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|datac       ;
;   2.289 ;   0.285  ; RR ; CELL ; 4      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|combout     ;
;   2.316 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N20                ; CUDA_LCELL_COMB                               ;
;   2.516 ;   0.200  ;    ; RE   ; 4      ; LOCAL_LINE_X45_Y36_N0_I10         ; LOCAL_LINE                                    ;
;   2.516 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal12~0|datad       ;
;   2.671 ;   0.155  ; RR ; CELL ; 3      ; LCCOMB_X45_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal12~0|combout     ;
;   2.698 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   2.887 ;   0.189  ;    ; RE   ; 3      ; LOCAL_LINE_X45_Y36_N0_I13         ; LOCAL_LINE                                    ;
;   2.887 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N24                ; cb_0|xbr|ops[7].out_mux|Equal9~0|datac        ;
;   3.172 ;   0.285  ; RR ; CELL ; 100    ; LCCOMB_X45_Y36_N24                ; cb_0|xbr|ops[7].out_mux|Equal9~0|combout      ;
;   3.210 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X45_Y36_N24                ; CUDA_LCELL_COMB                               ;
;   3.295 ;   0.085  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y36_N0_I25          ; LE_BUFFER                                     ;
;   3.535 ;   0.240  ;    ; RE   ; 1      ; R4_X42_Y36_N0_I28                 ; H_SEG4                                        ;
;   3.766 ;   0.231  ;    ; RE   ; 1      ; R4_X38_Y36_N0_I27                 ; H_SEG4                                        ;
;   4.109 ;   0.343  ;    ; RE   ; 3      ; R4_X34_Y36_N0_I25                 ; H_SEG4                                        ;
;   4.521 ;   0.412  ;    ; RE   ; 6      ; R24_X11_Y36_N0_I0                 ; H_SEG24                                       ;
;   4.935 ;   0.414  ;    ; RE   ; 5      ; C16_X19_Y37_N0_I0                 ; V_SEG16                                       ;
;   5.308 ;   0.373  ;    ; RE   ; 1      ; C16_X19_Y53_N0_I0                 ; V_SEG16                                       ;
;   5.590 ;   0.282  ;    ; RE   ; 1      ; R4_X20_Y60_N0_I6                  ; H_SEG4                                        ;
;   5.811 ;   0.221  ;    ; RE   ; 1      ; R4_X23_Y60_N0_I4                  ; H_SEG4                                        ;
;   6.034 ;   0.223  ;    ; RE   ; 1      ; R4_X26_Y60_N0_I7                  ; H_SEG4                                        ;
;   6.325 ;   0.291  ;    ; RE   ; 1      ; R4_X29_Y60_N0_I6                  ; H_SEG4                                        ;
;   6.644 ;   0.319  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X31_Y60_N0_I6  ; LAB_LINE                                      ;
;   6.646 ;   0.002  ; RR ; IC   ; 1      ; LCCOMB_X31_Y60_N26                ; cb_0|xbr|ops[7].out_mux|Selector17~0|datac    ;
;   6.933 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X31_Y60_N26                ; cb_0|xbr|ops[7].out_mux|Selector17~0|combout  ;
;   6.960 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X31_Y60_N26                ; CUDA_LCELL_COMB                               ;
;   7.169 ;   0.209  ;    ; RE   ; 1      ; LOCAL_LINE_X31_Y60_N0_I13         ; LOCAL_LINE                                    ;
;   7.168 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X31_Y60_N24                ; cb_0|xbr|ops[7].out_mux|Selector17~11|dataa   ;
;   7.585 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X31_Y60_N24                ; cb_0|xbr|ops[7].out_mux|Selector17~11|combout ;
;   7.609 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X31_Y60_N24                ; CUDA_LCELL_COMB                               ;
;   7.687 ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X31_Y60_N0_I25          ; LE_BUFFER                                     ;
;   7.909 ;   0.222  ;    ; RE   ; 1      ; R4_X32_Y60_N0_I11                 ; H_SEG4                                        ;
;   8.242 ;   0.333  ;    ; RE   ; 1      ; R4_X36_Y60_N0_I9                  ; H_SEG4                                        ;
;   8.622 ;   0.380  ;    ; RE   ; 1      ; C16_X37_Y44_N0_I1                 ; V_SEG16                                       ;
;   8.882 ;   0.260  ;    ; RE   ; 1      ; R4_X38_Y49_N0_I15                 ; H_SEG4                                        ;
;   9.162 ;   0.280  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y49_N0_I37 ; LAB_LINE                                      ;
;   9.162 ;   0.000  ; RR ; IC   ; 1      ; FF_X39_Y49_N13                    ; cb_0|data_out[717]~reg0|asdata                ;
;   9.568 ;   0.406  ; RR ; CELL ; 1      ; FF_X39_Y49_N13                    ; rtr_crossbar_mac:cb_0|data_out[717]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                 ;
+---------+---------+----+------+--------+----------------+------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+---------+---------+----+------+--------+----------------+------------------------------------------+
; 5.000   ; 5.000   ;    ;      ;        ;                ; latch edge time                          ;
; 5.622   ; 0.622   ;    ;      ;        ;                ; clock path                               ;
;   5.241 ;   0.241 ; R  ;      ;        ;                ; clock network delay                      ;
;   5.622 ;   0.381 ;    ;      ;        ;                ; clock pessimism removed                  ;
; 5.602   ; -0.020  ;    ;      ;        ;                ; clock uncertainty                        ;
; 5.620   ; 0.018   ;    ; uTsu ; 1      ; FF_X39_Y49_N13 ; rtr_crossbar_mac:cb_0|data_out[717]~reg0 ;
+---------+---------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #36: Setup slack is -3.939 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[6]                                     ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.114                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -3.939 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.156 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.781  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.333       ; 100        ; 0.333  ; 0.333  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.002      ; 0          ; -0.002 ; 0.001  ;
;    Cell                   ;        ; 9     ; 2.269       ; 26         ; 0.000  ; 0.418  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.282       ; 72         ; 0.023  ; 0.348  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.333   ; 0.333    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.333 ;   0.333  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.114   ; 8.781    ;    ;      ;        ;                                   ; data path                                      ;
;   0.565 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y39_N27                    ; CB_control[6]                                  ;
;   0.565 ;   0.000  ; FF ; CELL ; 5      ; FF_X41_Y39_N27                    ; CB_control[6]|q                                ;
;   0.700 ;   0.135  ;    ; RE   ; 3      ; FF_X41_Y39_N27                    ; CUDA_FF                                        ;
;   0.986 ;   0.286  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I13         ; LOCAL_LINE                                     ;
;   0.986 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|dataa       ;
;   1.392 ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|combout     ;
;   1.447 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.646 ;   0.199  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.646 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|datad        ;
;   1.801 ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|combout      ;
;   1.842 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N28                ; CUDA_LCELL_COMB                                ;
;   2.029 ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I14         ; LOCAL_LINE                                     ;
;   2.029 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|datad        ;
;   2.184 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|combout      ;
;   2.225 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.426 ;   0.201  ;    ; RE   ; 3      ; LOCAL_LINE_X41_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.425 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N20                ; cb_0|xbr|ops[15].out_mux|Equal5~0|datac        ;
;   2.712 ;   0.287  ; RR ; CELL ; 102    ; LCCOMB_X41_Y39_N20                ; cb_0|xbr|ops[15].out_mux|Equal5~0|combout      ;
;   2.764 ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N20                ; CUDA_LCELL_COMB                                ;
;   2.892 ;   0.128  ;    ; RE   ; 6      ; LE_BUFFER_X41_Y39_N0_I21          ; LE_BUFFER                                      ;
;   3.188 ;   0.296  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y39_N0_I24 ; LAB_LINE                                       ;
;   3.189 ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X42_Y39_N0                 ; cb_0|xbr|ops[15].out_mux|Equal5~1|datad        ;
;   3.344 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X42_Y39_N0                 ; cb_0|xbr|ops[15].out_mux|Equal5~1|combout      ;
;   3.381 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X42_Y39_N0                 ; CUDA_LCELL_COMB                                ;
;   3.478 ;   0.097  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y39_N0_I0           ; LE_BUFFER                                      ;
;   3.805 ;   0.327  ;    ; RE   ; 1      ; C4_X42_Y35_N0_I12                 ; V_SEG4                                         ;
;   4.143 ;   0.338  ;    ; RE   ; 2      ; C4_X42_Y31_N0_I12                 ; V_SEG4                                         ;
;   4.381 ;   0.238  ;    ; RE   ; 2      ; R4_X43_Y31_N0_I0                  ; H_SEG4                                         ;
;   4.720 ;   0.339  ;    ; RE   ; 1      ; C4_X43_Y27_N0_I12                 ; V_SEG4                                         ;
;   5.048 ;   0.328  ;    ; RE   ; 3      ; C4_X43_Y23_N0_I12                 ; V_SEG4                                         ;
;   5.328 ;   0.280  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y25_N0_I10 ; LAB_LINE                                       ;
;   5.328 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N28                ; cb_0|xbr|ops[15].out_mux|Selector69~1|datac    ;
;   5.615 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N28                ; cb_0|xbr|ops[15].out_mux|Selector69~1|combout  ;
;   5.642 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N28                ; CUDA_LCELL_COMB                                ;
;   5.850 ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I14         ; LOCAL_LINE                                     ;
;   5.850 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|datab   ;
;   6.268 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.291 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.370 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.670 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   6.993 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.318 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.592 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.818 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.166 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.398 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.710 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.708 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.114 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #37: Setup slack is -3.937 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[70]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.122                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -3.937 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.135 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.800  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.322       ; 100        ; 0.322  ; 0.322  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 9     ; 0.003       ; 0          ; -0.001 ; 0.002  ;
;    Cell                   ;        ; 10    ; 1.709       ; 19         ; 0.000  ; 0.404  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 32    ; 6.856       ; 78         ; 0.000  ; 0.470  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.322   ; 0.322    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.322 ;   0.322  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.122   ; 8.800    ;    ;      ;        ;                                   ; data path                                      ;
;   0.554 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y37_N25                    ; CB_control[70]                                 ;
;   0.554 ;   0.000  ; RR ; CELL ; 5      ; FF_X40_Y37_N25                    ; CB_control[70]|q                               ;
;   0.647 ;   0.093  ;    ; RE   ; 2      ; FF_X40_Y37_N25                    ; CUDA_FF                                        ;
;   0.838 ;   0.191  ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y37_N0_I12         ; LOCAL_LINE                                     ;
;   0.839 ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|datad       ;
;   0.978 ;   0.139  ; RF ; CELL ; 6      ; LCCOMB_X40_Y37_N6                 ; cb_0|xbr|ops[11].out_mux|Equal13~2|combout     ;
;   1.025 ;   0.047  ;    ; RE   ; 3      ; LCCOMB_X40_Y37_N6                 ; CUDA_LCELL_COMB                                ;
;   1.252 ;   0.227  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I3          ; LOCAL_LINE                                     ;
;   1.252 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|datad        ;
;   1.377 ;   0.125  ; FF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.410 ;   0.033  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.627 ;   0.217  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y37_N0_I6          ; LOCAL_LINE                                     ;
;   1.627 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|datad        ;
;   1.752 ;   0.125  ; FF ; CELL ; 4      ; LCCOMB_X40_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal6~1|combout      ;
;   1.782 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   1.872 ;   0.090  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y37_N0_I3           ; LE_BUFFER                                      ;
;   2.165 ;   0.293  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y37_N0_I1  ; LAB_LINE                                       ;
;   2.164 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal3~1|datad        ;
;   2.289 ;   0.125  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N2                 ; cb_0|xbr|ops[11].out_mux|Equal3~1|combout      ;
;   2.319 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N2                 ; CUDA_LCELL_COMB                                ;
;   2.420 ;   0.101  ;    ; RE   ; 3      ; LE_BUFFER_X39_Y37_N0_I3           ; LE_BUFFER                                      ;
;   2.686 ;   0.266  ;    ; RE   ; 1      ; C4_X38_Y33_N0_I13                 ; V_SEG4                                         ;
;   3.013 ;   0.327  ;    ; RE   ; 2      ; C4_X38_Y29_N0_I13                 ; V_SEG4                                         ;
;   3.339 ;   0.326  ;    ; RE   ; 4      ; C4_X38_Y25_N0_I13                 ; V_SEG4                                         ;
;   3.623 ;   0.284  ;    ; RE   ; 3      ; R4_X39_Y25_N0_I4                  ; H_SEG4                                         ;
;   4.060 ;   0.437  ;    ; RE   ; 7      ; R24_X41_Y25_N0_I0                 ; H_SEG24                                        ;
;   4.530 ;   0.470  ;    ; RE   ; 2      ; R24_X65_Y25_N0_I0                 ; H_SEG24                                        ;
;   4.912 ;   0.382  ;    ; RE   ; 1      ; C4_X85_Y26_N0_I2                  ; V_SEG4                                         ;
;   5.223 ;   0.311  ;    ; RE   ; 1      ; C4_X85_Y30_N0_I2                  ; V_SEG4                                         ;
;   5.589 ;   0.366  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y32_N0_I31 ; LAB_LINE                                       ;
;   5.591 ;   0.002  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|datac    ;
;   5.872 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|combout  ;
;   5.891 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N26                ; CUDA_LCELL_COMB                                ;
;   6.109 ;   0.218  ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I13         ; LOCAL_LINE                                     ;
;   6.109 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|datac    ;
;   6.390 ;   0.281  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|combout  ;
;   6.409 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N0                 ; CUDA_LCELL_COMB                                ;
;   6.661 ;   0.252  ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I0          ; LOCAL_LINE                                     ;
;   6.661 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datab   ;
;   7.065 ;   0.404  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.081 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.152 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.344 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.687 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.117 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.508 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   8.892 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   8.893 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.018 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.018 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.018 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.122 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #38: Setup slack is -3.926 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[10]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.101                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -3.926 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.155 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.769  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.332       ; 100        ; 0.332  ; 0.332  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.005      ; 0          ; -0.002 ; 0.000  ;
;    Cell                   ;        ; 9     ; 2.138       ; 24         ; 0.000  ; 0.406  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 32    ; 6.404       ; 73         ; 0.023  ; 0.348  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.332   ; 0.332    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.332 ;   0.332  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.101   ; 8.769    ;    ;      ;        ;                                   ; data path                                      ;
;   0.564 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y39_N27                    ; CB_control[10]                                 ;
;   0.564 ;   0.000  ; FF ; CELL ; 5      ; FF_X40_Y39_N27                    ; CB_control[10]|q                               ;
;   0.699 ;   0.135  ;    ; RE   ; 3      ; FF_X40_Y39_N27                    ; CUDA_FF                                        ;
;   0.985 ;   0.286  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I13         ; LOCAL_LINE                                     ;
;   0.985 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|dataa        ;
;   1.391 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|combout      ;
;   1.446 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X40_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.644 ;   0.198  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.644 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|datad        ;
;   1.799 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|combout      ;
;   1.826 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N24                ; CUDA_LCELL_COMB                                ;
;   2.004 ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I12         ; LOCAL_LINE                                     ;
;   2.003 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|datad       ;
;   2.158 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|combout     ;
;   2.185 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.384 ;   0.199  ;    ; RE   ; 4      ; LOCAL_LINE_X40_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.384 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N16                ; cb_0|xbr|ops[15].out_mux|Equal12~0|datac       ;
;   2.671 ;   0.287  ; RR ; CELL ; 3      ; LCCOMB_X40_Y39_N16                ; cb_0|xbr|ops[15].out_mux|Equal12~0|combout     ;
;   2.698 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N16                ; CUDA_LCELL_COMB                                ;
;   2.892 ;   0.194  ;    ; RE   ; 3      ; LOCAL_LINE_X40_Y39_N0_I8          ; LOCAL_LINE                                     ;
;   2.891 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N8                 ; cb_0|xbr|ops[15].out_mux|Equal11~0|datad       ;
;   3.046 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X40_Y39_N8                 ; cb_0|xbr|ops[15].out_mux|Equal11~0|combout     ;
;   3.084 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X40_Y39_N8                 ; CUDA_LCELL_COMB                                ;
;   3.211 ;   0.127  ;    ; RE   ; 6      ; LE_BUFFER_X40_Y39_N0_I9           ; LE_BUFFER                                      ;
;   3.480 ;   0.269  ;    ; RE   ; 2      ; R4_X36_Y39_N0_I18                 ; H_SEG4                                         ;
;   3.815 ;   0.335  ;    ; RE   ; 1      ; C4_X38_Y35_N0_I12                 ; V_SEG4                                         ;
;   4.159 ;   0.344  ;    ; RE   ; 1      ; C4_X38_Y32_N0_I12                 ; V_SEG4                                         ;
;   4.466 ;   0.307  ;    ; RE   ; 1      ; C4_X38_Y28_N0_I12                 ; V_SEG4                                         ;
;   4.781 ;   0.315  ;    ; RE   ; 2      ; C4_X38_Y24_N0_I12                 ; V_SEG4                                         ;
;   5.023 ;   0.242  ;    ; RE   ; 1      ; R4_X39_Y25_N0_I2                  ; H_SEG4                                         ;
;   5.308 ;   0.285  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X42_Y25_N0_I31 ; LAB_LINE                                       ;
;   5.307 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y25_N6                 ; cb_0|xbr|ops[15].out_mux|Selector69~4|datac    ;
;   5.594 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y25_N6                 ; cb_0|xbr|ops[15].out_mux|Selector69~4|combout  ;
;   5.617 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X42_Y25_N6                 ; CUDA_LCELL_COMB                                ;
;   5.696 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y25_N0_I6           ; LE_BUFFER                                      ;
;   5.968 ;   0.272  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y25_N0_I31 ; LAB_LINE                                       ;
;   5.968 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|datac   ;
;   6.255 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.278 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.357 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.657 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   6.980 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.305 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.579 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.805 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.153 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.385 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.697 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.695 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.101 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #39: Setup slack is -3.924 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[69]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.109                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -3.924 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.135 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.787  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.322       ; 100        ; 0.322  ; 0.322  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 7     ; 0.002       ; 0          ; 0.000  ; 0.001  ;
;    Cell                   ;        ; 8     ; 1.724       ; 20         ; 0.000  ; 0.404  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 29    ; 6.829       ; 78         ; 0.000  ; 0.494  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+---------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+---------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.322   ; 0.322   ;    ;      ;        ;                                   ; clock path                                     ;
;   0.322 ;   0.322 ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.109   ; 8.787   ;    ;      ;        ;                                   ; data path                                      ;
;   0.554 ;   0.232 ;    ; uTco ; 1      ; FF_X40_Y37_N27                    ; CB_control[69]                                 ;
;   0.554 ;   0.000 ; FF ; CELL ; 3      ; FF_X40_Y37_N27                    ; CB_control[69]|q                               ;
;   0.675 ;   0.121 ;    ; RE   ; 2      ; FF_X40_Y37_N27                    ; CUDA_FF                                        ;
;   0.963 ;   0.288 ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y37_N0_I13         ; LOCAL_LINE                                     ;
;   0.963 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X40_Y37_N22                ; cb_0|xbr|ops[11].out_mux|Equal10~0|dataa       ;
;   1.367 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X40_Y37_N22                ; cb_0|xbr|ops[11].out_mux|Equal10~0|combout     ;
;   1.383 ;   0.016 ;    ; RE   ; 1      ; LCCOMB_X40_Y37_N22                ; CUDA_LCELL_COMB                                ;
;   1.454 ;   0.071 ;    ; RE   ; 1      ; LE_BUFFER_X40_Y37_N0_I23          ; LE_BUFFER                                      ;
;   1.677 ;   0.223 ;    ; RE   ; 1      ; R4_X37_Y37_N0_I32                 ; H_SEG4                                         ;
;   2.022 ;   0.345 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y37_N0_I37 ; LAB_LINE                                       ;
;   2.022 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X38_Y37_N26                ; cb_0|xbr|ops[11].out_mux|Equal10~1|datac       ;
;   2.303 ;   0.281 ; FF ; CELL ; 100    ; LCCOMB_X38_Y37_N26                ; cb_0|xbr|ops[11].out_mux|Equal10~1|combout     ;
;   2.333 ;   0.030 ;    ; RE   ; 2      ; LCCOMB_X38_Y37_N26                ; CUDA_LCELL_COMB                                ;
;   2.420 ;   0.087 ;    ; RE   ; 2      ; LE_BUFFER_X38_Y37_N0_I27          ; LE_BUFFER                                      ;
;   2.682 ;   0.262 ;    ; RE   ; 3      ; R4_X35_Y37_N0_I29                 ; H_SEG4                                         ;
;   3.017 ;   0.335 ;    ; RE   ; 1      ; C4_X34_Y38_N0_I9                  ; V_SEG4                                         ;
;   3.322 ;   0.305 ;    ; RE   ; 1      ; R4_X31_Y39_N0_I31                 ; H_SEG4                                         ;
;   3.711 ;   0.389 ;    ; RE   ; 1      ; R24_X32_Y39_N0_I0                 ; H_SEG24                                        ;
;   4.205 ;   0.494 ;    ; RE   ; 3      ; R24_X56_Y39_N0_I0                 ; H_SEG24                                        ;
;   4.619 ;   0.414 ;    ; RE   ; 1      ; R24_X80_Y39_N0_I0                 ; H_SEG24                                        ;
;   4.967 ;   0.348 ;    ; RE   ; 1      ; C4_X86_Y35_N0_I21                 ; V_SEG4                                         ;
;   5.311 ;   0.344 ;    ; RE   ; 1      ; C4_X86_Y32_N0_I21                 ; V_SEG4                                         ;
;   5.733 ;   0.422 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X86_Y32_N0_I12 ; LAB_LINE                                       ;
;   5.734 ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|datad    ;
;   5.859 ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N26                ; cb_0|xbr|ops[11].out_mux|Selector61~3|combout  ;
;   5.878 ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N26                ; CUDA_LCELL_COMB                                ;
;   6.096 ;   0.218 ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I13         ; LOCAL_LINE                                     ;
;   6.096 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|datac    ;
;   6.377 ;   0.281 ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N0                 ; cb_0|xbr|ops[11].out_mux|Selector61~4|combout  ;
;   6.396 ;   0.019 ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N0                 ; CUDA_LCELL_COMB                                ;
;   6.648 ;   0.252 ;    ; RE   ; 1      ; LOCAL_LINE_X86_Y32_N0_I0          ; LOCAL_LINE                                     ;
;   6.648 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datab   ;
;   7.052 ;   0.404 ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.068 ;   0.016 ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.139 ;   0.071 ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.331 ;   0.192 ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.674 ;   0.343 ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.104 ;   0.430 ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.495 ;   0.391 ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   8.879 ;   0.384 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   8.880 ;   0.001 ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   9.005 ;   0.125 ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   9.005 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   9.005 ;   0.000 ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.109 ;   0.104 ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+---------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #40: Setup slack is -3.921 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[124]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[818]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.061                                             ;
; Data Required Time ; 5.140                                             ;
; Slack              ; -3.921 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.159 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.760  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.301       ; 100        ; 0.301  ; 0.301  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 7     ; -0.003      ; 0          ; -0.001 ; 0.000  ;
;    Cell                   ;        ; 8     ; 1.979       ; 23         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.552       ; 75         ; 0.023  ; 0.415  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.239      ;            ; -0.239 ; -0.239 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.301   ; 0.301    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.301 ;   0.301  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.061   ; 8.760    ;    ;      ;        ;                                   ; data path                                     ;
;   0.533 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y30_N31                    ; CB_control[124]                               ;
;   0.533 ;   0.000  ; FF ; CELL ; 3      ; FF_X40_Y30_N31                    ; CB_control[124]|q                             ;
;   0.654 ;   0.121  ;    ; RE   ; 2      ; FF_X40_Y30_N31                    ; CUDA_FF                                       ;
;   0.948 ;   0.294  ;    ; RE   ; 2      ; LOCAL_LINE_X40_Y30_N0_I15         ; LOCAL_LINE                                    ;
;   0.948 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y30_N6                 ; cb_0|xbr|ops[8].out_mux|Equal6~0|dataa        ;
;   1.354 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X40_Y30_N6                 ; cb_0|xbr|ops[8].out_mux|Equal6~0|combout      ;
;   1.409 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X40_Y30_N6                 ; CUDA_LCELL_COMB                               ;
;   1.621 ;   0.212  ;    ; RE   ; 3      ; LOCAL_LINE_X40_Y30_N0_I3          ; LOCAL_LINE                                    ;
;   1.620 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y30_N4                 ; cb_0|xbr|ops[8].out_mux|Equal1~0|datad        ;
;   1.775 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y30_N4                 ; cb_0|xbr|ops[8].out_mux|Equal1~0|combout      ;
;   1.802 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y30_N4                 ; CUDA_LCELL_COMB                               ;
;   1.977 ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y30_N0_I2          ; LOCAL_LINE                                    ;
;   1.977 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y30_N14                ; cb_0|xbr|ops[8].out_mux|Equal1~1|datac        ;
;   2.262 ;   0.285  ; RR ; CELL ; 100    ; LCCOMB_X40_Y30_N14                ; cb_0|xbr|ops[8].out_mux|Equal1~1|combout      ;
;   2.300 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X40_Y30_N14                ; CUDA_LCELL_COMB                               ;
;   2.406 ;   0.106  ;    ; RE   ; 3      ; LE_BUFFER_X40_Y30_N0_I15          ; LE_BUFFER                                     ;
;   2.756 ;   0.350  ;    ; RE   ; 3      ; C4_X39_Y26_N0_I17                 ; V_SEG4                                        ;
;   3.089 ;   0.333  ;    ; RE   ; 1      ; R4_X36_Y28_N0_I30                 ; H_SEG4                                        ;
;   3.504 ;   0.415  ;    ; RE   ; 8      ; R24_X13_Y28_N0_I0                 ; H_SEG24                                       ;
;   3.914 ;   0.410  ;    ; RE   ; 4      ; C16_X19_Y29_N0_I0                 ; V_SEG16                                       ;
;   4.304 ;   0.390  ;    ; RE   ; 2      ; C16_X19_Y45_N0_I0                 ; V_SEG16                                       ;
;   4.649 ;   0.345  ;    ; RE   ; 1      ; C4_X19_Y59_N0_I3                  ; V_SEG4                                        ;
;   4.894 ;   0.245  ;    ; RE   ; 1      ; R4_X20_Y62_N0_I4                  ; H_SEG4                                        ;
;   5.121 ;   0.227  ;    ; RE   ; 1      ; R4_X24_Y62_N0_I7                  ; H_SEG4                                        ;
;   5.378 ;   0.257  ;    ; RE   ; 1      ; R4_X28_Y62_N0_I8                  ; H_SEG4                                        ;
;   5.603 ;   0.225  ;    ; RE   ; 1      ; R4_X32_Y62_N0_I10                 ; H_SEG4                                        ;
;   5.932 ;   0.329  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y62_N0_I24 ; LAB_LINE                                      ;
;   5.931 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X33_Y62_N10                ; cb_0|xbr|ops[8].out_mux|Selector18~5|datad    ;
;   6.086 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X33_Y62_N10                ; cb_0|xbr|ops[8].out_mux|Selector18~5|combout  ;
;   6.113 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X33_Y62_N10                ; CUDA_LCELL_COMB                               ;
;   6.323 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X33_Y62_N0_I5          ; LOCAL_LINE                                    ;
;   6.322 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X33_Y62_N16                ; cb_0|xbr|ops[8].out_mux|Selector18~10|dataa   ;
;   6.739 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X33_Y62_N16                ; cb_0|xbr|ops[8].out_mux|Selector18~10|combout ;
;   6.763 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X33_Y62_N16                ; CUDA_LCELL_COMB                               ;
;   6.840 ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X33_Y62_N0_I17          ; LE_BUFFER                                     ;
;   7.107 ;   0.267  ;    ; RE   ; 1      ; R4_X34_Y62_N0_I6                  ; H_SEG4                                        ;
;   7.438 ;   0.331  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X35_Y62_N0_I20 ; LAB_LINE                                      ;
;   7.438 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X35_Y62_N6                 ; cb_0|xbr|ops[8].out_mux|Selector18~11|datad   ;
;   7.593 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X35_Y62_N6                 ; cb_0|xbr|ops[8].out_mux|Selector18~11|combout ;
;   7.616 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X35_Y62_N6                 ; CUDA_LCELL_COMB                               ;
;   7.691 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X35_Y62_N0_I6           ; LE_BUFFER                                     ;
;   8.006 ;   0.315  ;    ; RE   ; 1      ; C4_X35_Y58_N0_I13                 ; V_SEG4                                        ;
;   8.337 ;   0.331  ;    ; RE   ; 1      ; C4_X35_Y54_N0_I13                 ; V_SEG4                                        ;
;   8.655 ;   0.318  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X36_Y54_N0_I30 ; LAB_LINE                                      ;
;   8.655 ;   0.000  ; RR ; IC   ; 1      ; FF_X36_Y54_N25                    ; cb_0|data_out[818]~reg0|asdata                ;
;   9.061 ;   0.406  ; RR ; CELL ; 1      ; FF_X36_Y54_N25                    ; rtr_crossbar_mac:cb_0|data_out[818]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                          ;
; 5.142   ; 0.142    ;    ;      ;        ;                ; clock path                               ;
;   4.761 ;   -0.239 ; R  ;      ;        ;                ; clock network delay                      ;
;   5.142 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                  ;
; 5.122   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                        ;
; 5.140   ; 0.018    ;    ; uTsu ; 1      ; FF_X36_Y54_N25 ; rtr_crossbar_mac:cb_0|data_out[818]~reg0 ;
+---------+----------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #41: Setup slack is -3.921 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[125]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[818]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.061                                             ;
; Data Required Time ; 5.140                                             ;
; Slack              ; -3.921 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.159 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.760  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.301       ; 100        ; 0.301  ; 0.301  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 7     ; -0.003      ; 0          ; -0.001 ; 0.000  ;
;    Cell                   ;        ; 8     ; 1.979       ; 23         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.552       ; 75         ; 0.023  ; 0.415  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.239      ;            ; -0.239 ; -0.239 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.301   ; 0.301    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.301 ;   0.301  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.061   ; 8.760    ;    ;      ;        ;                                   ; data path                                     ;
;   0.533 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y30_N29                    ; CB_control[125]                               ;
;   0.533 ;   0.000  ; FF ; CELL ; 5      ; FF_X40_Y30_N29                    ; CB_control[125]|q                             ;
;   0.654 ;   0.121  ;    ; RE   ; 2      ; FF_X40_Y30_N29                    ; CUDA_FF                                       ;
;   0.948 ;   0.294  ;    ; RE   ; 3      ; LOCAL_LINE_X40_Y30_N0_I14         ; LOCAL_LINE                                    ;
;   0.948 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y30_N6                 ; cb_0|xbr|ops[8].out_mux|Equal6~0|datab        ;
;   1.354 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X40_Y30_N6                 ; cb_0|xbr|ops[8].out_mux|Equal6~0|combout      ;
;   1.409 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X40_Y30_N6                 ; CUDA_LCELL_COMB                               ;
;   1.621 ;   0.212  ;    ; RE   ; 3      ; LOCAL_LINE_X40_Y30_N0_I3          ; LOCAL_LINE                                    ;
;   1.620 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y30_N4                 ; cb_0|xbr|ops[8].out_mux|Equal1~0|datad        ;
;   1.775 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y30_N4                 ; cb_0|xbr|ops[8].out_mux|Equal1~0|combout      ;
;   1.802 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y30_N4                 ; CUDA_LCELL_COMB                               ;
;   1.977 ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y30_N0_I2          ; LOCAL_LINE                                    ;
;   1.977 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y30_N14                ; cb_0|xbr|ops[8].out_mux|Equal1~1|datac        ;
;   2.262 ;   0.285  ; RR ; CELL ; 100    ; LCCOMB_X40_Y30_N14                ; cb_0|xbr|ops[8].out_mux|Equal1~1|combout      ;
;   2.300 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X40_Y30_N14                ; CUDA_LCELL_COMB                               ;
;   2.406 ;   0.106  ;    ; RE   ; 3      ; LE_BUFFER_X40_Y30_N0_I15          ; LE_BUFFER                                     ;
;   2.756 ;   0.350  ;    ; RE   ; 3      ; C4_X39_Y26_N0_I17                 ; V_SEG4                                        ;
;   3.089 ;   0.333  ;    ; RE   ; 1      ; R4_X36_Y28_N0_I30                 ; H_SEG4                                        ;
;   3.504 ;   0.415  ;    ; RE   ; 8      ; R24_X13_Y28_N0_I0                 ; H_SEG24                                       ;
;   3.914 ;   0.410  ;    ; RE   ; 4      ; C16_X19_Y29_N0_I0                 ; V_SEG16                                       ;
;   4.304 ;   0.390  ;    ; RE   ; 2      ; C16_X19_Y45_N0_I0                 ; V_SEG16                                       ;
;   4.649 ;   0.345  ;    ; RE   ; 1      ; C4_X19_Y59_N0_I3                  ; V_SEG4                                        ;
;   4.894 ;   0.245  ;    ; RE   ; 1      ; R4_X20_Y62_N0_I4                  ; H_SEG4                                        ;
;   5.121 ;   0.227  ;    ; RE   ; 1      ; R4_X24_Y62_N0_I7                  ; H_SEG4                                        ;
;   5.378 ;   0.257  ;    ; RE   ; 1      ; R4_X28_Y62_N0_I8                  ; H_SEG4                                        ;
;   5.603 ;   0.225  ;    ; RE   ; 1      ; R4_X32_Y62_N0_I10                 ; H_SEG4                                        ;
;   5.932 ;   0.329  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y62_N0_I24 ; LAB_LINE                                      ;
;   5.931 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X33_Y62_N10                ; cb_0|xbr|ops[8].out_mux|Selector18~5|datad    ;
;   6.086 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X33_Y62_N10                ; cb_0|xbr|ops[8].out_mux|Selector18~5|combout  ;
;   6.113 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X33_Y62_N10                ; CUDA_LCELL_COMB                               ;
;   6.323 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X33_Y62_N0_I5          ; LOCAL_LINE                                    ;
;   6.322 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X33_Y62_N16                ; cb_0|xbr|ops[8].out_mux|Selector18~10|dataa   ;
;   6.739 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X33_Y62_N16                ; cb_0|xbr|ops[8].out_mux|Selector18~10|combout ;
;   6.763 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X33_Y62_N16                ; CUDA_LCELL_COMB                               ;
;   6.840 ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X33_Y62_N0_I17          ; LE_BUFFER                                     ;
;   7.107 ;   0.267  ;    ; RE   ; 1      ; R4_X34_Y62_N0_I6                  ; H_SEG4                                        ;
;   7.438 ;   0.331  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X35_Y62_N0_I20 ; LAB_LINE                                      ;
;   7.438 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X35_Y62_N6                 ; cb_0|xbr|ops[8].out_mux|Selector18~11|datad   ;
;   7.593 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X35_Y62_N6                 ; cb_0|xbr|ops[8].out_mux|Selector18~11|combout ;
;   7.616 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X35_Y62_N6                 ; CUDA_LCELL_COMB                               ;
;   7.691 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X35_Y62_N0_I6           ; LE_BUFFER                                     ;
;   8.006 ;   0.315  ;    ; RE   ; 1      ; C4_X35_Y58_N0_I13                 ; V_SEG4                                        ;
;   8.337 ;   0.331  ;    ; RE   ; 1      ; C4_X35_Y54_N0_I13                 ; V_SEG4                                        ;
;   8.655 ;   0.318  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X36_Y54_N0_I30 ; LAB_LINE                                      ;
;   8.655 ;   0.000  ; RR ; IC   ; 1      ; FF_X36_Y54_N25                    ; cb_0|data_out[818]~reg0|asdata                ;
;   9.061 ;   0.406  ; RR ; CELL ; 1      ; FF_X36_Y54_N25                    ; rtr_crossbar_mac:cb_0|data_out[818]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                          ;
; 5.142   ; 0.142    ;    ;      ;        ;                ; clock path                               ;
;   4.761 ;   -0.239 ; R  ;      ;        ;                ; clock network delay                      ;
;   5.142 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                  ;
; 5.122   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                        ;
; 5.140   ; 0.018    ;    ; uTsu ; 1      ; FF_X36_Y54_N25 ; rtr_crossbar_mac:cb_0|data_out[818]~reg0 ;
+---------+----------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #42: Setup slack is -3.919 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[6]                                     ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1576]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.067                                             ;
; Data Required Time ; 5.148                                             ;
; Slack              ; -3.919 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.183 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.734  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.333       ; 100        ; 0.333  ; 0.333  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.001      ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 9     ; 2.136       ; 24         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.367       ; 73         ; 0.024  ; 0.401  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.231      ;            ; -0.231 ; -0.231 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.333   ; 0.333    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.333 ;   0.333  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.067   ; 8.734    ;    ;      ;        ;                                   ; data path                                      ;
;   0.565 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y39_N27                    ; CB_control[6]                                  ;
;   0.565 ;   0.000  ; FF ; CELL ; 5      ; FF_X41_Y39_N27                    ; CB_control[6]|q                                ;
;   0.700 ;   0.135  ;    ; RE   ; 3      ; FF_X41_Y39_N27                    ; CUDA_FF                                        ;
;   0.986 ;   0.286  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I13         ; LOCAL_LINE                                     ;
;   0.986 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|dataa       ;
;   1.392 ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|combout     ;
;   1.447 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.646 ;   0.199  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.646 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|datad        ;
;   1.801 ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|combout      ;
;   1.842 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N28                ; CUDA_LCELL_COMB                                ;
;   2.029 ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I14         ; LOCAL_LINE                                     ;
;   2.029 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|datad        ;
;   2.184 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|combout      ;
;   2.225 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.426 ;   0.201  ;    ; RE   ; 3      ; LOCAL_LINE_X41_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.425 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N20                ; cb_0|xbr|ops[15].out_mux|Equal5~0|datac        ;
;   2.712 ;   0.287  ; RR ; CELL ; 102    ; LCCOMB_X41_Y39_N20                ; cb_0|xbr|ops[15].out_mux|Equal5~0|combout      ;
;   2.764 ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N20                ; CUDA_LCELL_COMB                                ;
;   2.892 ;   0.128  ;    ; RE   ; 6      ; LE_BUFFER_X41_Y39_N0_I21          ; LE_BUFFER                                      ;
;   3.188 ;   0.296  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y39_N0_I24 ; LAB_LINE                                       ;
;   3.189 ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X42_Y39_N0                 ; cb_0|xbr|ops[15].out_mux|Equal5~1|datad        ;
;   3.344 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X42_Y39_N0                 ; cb_0|xbr|ops[15].out_mux|Equal5~1|combout      ;
;   3.381 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X42_Y39_N0                 ; CUDA_LCELL_COMB                                ;
;   3.478 ;   0.097  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y39_N0_I0           ; LE_BUFFER                                      ;
;   3.706 ;   0.228  ;    ; RE   ; 2      ; R4_X39_Y39_N0_I17                 ; H_SEG4                                         ;
;   4.011 ;   0.305  ;    ; RE   ; 3      ; R4_X35_Y39_N0_I17                 ; H_SEG4                                         ;
;   4.324 ;   0.313  ;    ; RE   ; 1      ; C4_X34_Y40_N0_I0                  ; V_SEG4                                         ;
;   4.583 ;   0.259  ;    ; RE   ; 1      ; R4_X31_Y41_N0_I32                 ; H_SEG4                                         ;
;   4.984 ;   0.401  ;    ; RE   ; 4      ; C16_X31_Y25_N0_I1                 ; V_SEG16                                        ;
;   5.369 ;   0.385  ;    ; RE   ; 7      ; C16_X31_Y9_N0_I1                  ; V_SEG16                                        ;
;   5.668 ;   0.299  ;    ; RE   ; 2      ; R4_X28_Y17_N0_I18                 ; H_SEG4                                         ;
;   5.985 ;   0.317  ;    ; RE   ; 1      ; C4_X28_Y13_N0_I12                 ; V_SEG4                                         ;
;   6.281 ;   0.296  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X29_Y15_N0_I33 ; LAB_LINE                                       ;
;   6.280 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X29_Y15_N12                ; cb_0|xbr|ops[15].out_mux|Selector76~1|datad    ;
;   6.435 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X29_Y15_N12                ; cb_0|xbr|ops[15].out_mux|Selector76~1|combout  ;
;   6.462 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X29_Y15_N12                ; CUDA_LCELL_COMB                                ;
;   6.672 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X29_Y15_N0_I6          ; LOCAL_LINE                                     ;
;   6.672 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X29_Y15_N18                ; cb_0|xbr|ops[15].out_mux|Selector76~11|dataa   ;
;   7.089 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X29_Y15_N18                ; cb_0|xbr|ops[15].out_mux|Selector76~11|combout ;
;   7.113 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X29_Y15_N18                ; CUDA_LCELL_COMB                                ;
;   7.191 ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X29_Y15_N0_I19          ; LE_BUFFER                                      ;
;   7.497 ;   0.306  ;    ; RE   ; 1      ; C4_X29_Y16_N0_I7                  ; V_SEG4                                         ;
;   7.784 ;   0.287  ;    ; RE   ; 1      ; R4_X30_Y18_N0_I12                 ; H_SEG4                                         ;
;   8.038 ;   0.254  ;    ; RE   ; 1      ; R4_X33_Y18_N0_I11                 ; H_SEG4                                         ;
;   8.345 ;   0.307  ;    ; RE   ; 1      ; R4_X37_Y18_N0_I10                 ; H_SEG4                                         ;
;   8.661 ;   0.316  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X40_Y18_N0_I35 ; LAB_LINE                                       ;
;   8.661 ;   0.000  ; RR ; IC   ; 1      ; FF_X40_Y18_N13                    ; cb_0|data_out[1576]~reg0|asdata                ;
;   9.067 ;   0.406  ; RR ; CELL ; 1      ; FF_X40_Y18_N13                    ; rtr_crossbar_mac:cb_0|data_out[1576]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.150   ; 0.150    ;    ;      ;        ;                ; clock path                                ;
;   4.769 ;   -0.231 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.150 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.130   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.148   ; 0.018    ;    ; uTsu ; 1      ; FF_X40_Y18_N13 ; rtr_crossbar_mac:cb_0|data_out[1576]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #43: Setup slack is -3.918 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[121]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[818]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.058                                             ;
; Data Required Time ; 5.140                                             ;
; Slack              ; -3.918 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.160 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.756  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 5     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.302       ; 100        ; 0.302  ; 0.302  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 6     ; -0.002      ; 0          ; -0.001 ; 0.000  ;
;    Cell                   ;        ; 7     ; 1.795       ; 20         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 6.731       ; 77         ; 0.023  ; 0.436  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.239      ;            ; -0.239 ; -0.239 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.302   ; 0.302    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.302 ;   0.302  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.058   ; 8.756    ;    ;      ;        ;                                   ; data path                                     ;
;   0.534 ;   0.232  ;    ; uTco ; 1      ; FF_X42_Y30_N13                    ; CB_control[121]                               ;
;   0.534 ;   0.000  ; FF ; CELL ; 9      ; FF_X42_Y30_N13                    ; CB_control[121]|q                             ;
;   0.664 ;   0.130  ;    ; RE   ; 3      ; FF_X42_Y30_N13                    ; CUDA_FF                                       ;
;   0.763 ;   0.099  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y30_N0_I12          ; LE_BUFFER                                     ;
;   0.959 ;   0.196  ;    ; RE   ; 1      ; R4_X39_Y30_N0_I22                 ; H_SEG4                                        ;
;   1.395 ;   0.436  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X40_Y30_N0_I19 ; LAB_LINE                                      ;
;   1.395 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y30_N4                 ; cb_0|xbr|ops[8].out_mux|Equal1~0|dataa        ;
;   1.772 ;   0.377  ; FR ; CELL ; 1      ; LCCOMB_X40_Y30_N4                 ; cb_0|xbr|ops[8].out_mux|Equal1~0|combout      ;
;   1.799 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y30_N4                 ; CUDA_LCELL_COMB                               ;
;   1.974 ;   0.175  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y30_N0_I2          ; LOCAL_LINE                                    ;
;   1.974 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y30_N14                ; cb_0|xbr|ops[8].out_mux|Equal1~1|datac        ;
;   2.259 ;   0.285  ; RR ; CELL ; 100    ; LCCOMB_X40_Y30_N14                ; cb_0|xbr|ops[8].out_mux|Equal1~1|combout      ;
;   2.297 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X40_Y30_N14                ; CUDA_LCELL_COMB                               ;
;   2.403 ;   0.106  ;    ; RE   ; 3      ; LE_BUFFER_X40_Y30_N0_I15          ; LE_BUFFER                                     ;
;   2.753 ;   0.350  ;    ; RE   ; 3      ; C4_X39_Y26_N0_I17                 ; V_SEG4                                        ;
;   3.086 ;   0.333  ;    ; RE   ; 1      ; R4_X36_Y28_N0_I30                 ; H_SEG4                                        ;
;   3.501 ;   0.415  ;    ; RE   ; 8      ; R24_X13_Y28_N0_I0                 ; H_SEG24                                       ;
;   3.911 ;   0.410  ;    ; RE   ; 4      ; C16_X19_Y29_N0_I0                 ; V_SEG16                                       ;
;   4.301 ;   0.390  ;    ; RE   ; 2      ; C16_X19_Y45_N0_I0                 ; V_SEG16                                       ;
;   4.646 ;   0.345  ;    ; RE   ; 1      ; C4_X19_Y59_N0_I3                  ; V_SEG4                                        ;
;   4.891 ;   0.245  ;    ; RE   ; 1      ; R4_X20_Y62_N0_I4                  ; H_SEG4                                        ;
;   5.118 ;   0.227  ;    ; RE   ; 1      ; R4_X24_Y62_N0_I7                  ; H_SEG4                                        ;
;   5.375 ;   0.257  ;    ; RE   ; 1      ; R4_X28_Y62_N0_I8                  ; H_SEG4                                        ;
;   5.600 ;   0.225  ;    ; RE   ; 1      ; R4_X32_Y62_N0_I10                 ; H_SEG4                                        ;
;   5.929 ;   0.329  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X33_Y62_N0_I24 ; LAB_LINE                                      ;
;   5.928 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X33_Y62_N10                ; cb_0|xbr|ops[8].out_mux|Selector18~5|datad    ;
;   6.083 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X33_Y62_N10                ; cb_0|xbr|ops[8].out_mux|Selector18~5|combout  ;
;   6.110 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X33_Y62_N10                ; CUDA_LCELL_COMB                               ;
;   6.320 ;   0.210  ;    ; RE   ; 1      ; LOCAL_LINE_X33_Y62_N0_I5          ; LOCAL_LINE                                    ;
;   6.319 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X33_Y62_N16                ; cb_0|xbr|ops[8].out_mux|Selector18~10|dataa   ;
;   6.736 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X33_Y62_N16                ; cb_0|xbr|ops[8].out_mux|Selector18~10|combout ;
;   6.760 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X33_Y62_N16                ; CUDA_LCELL_COMB                               ;
;   6.837 ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X33_Y62_N0_I17          ; LE_BUFFER                                     ;
;   7.104 ;   0.267  ;    ; RE   ; 1      ; R4_X34_Y62_N0_I6                  ; H_SEG4                                        ;
;   7.435 ;   0.331  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X35_Y62_N0_I20 ; LAB_LINE                                      ;
;   7.435 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X35_Y62_N6                 ; cb_0|xbr|ops[8].out_mux|Selector18~11|datad   ;
;   7.590 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X35_Y62_N6                 ; cb_0|xbr|ops[8].out_mux|Selector18~11|combout ;
;   7.613 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X35_Y62_N6                 ; CUDA_LCELL_COMB                               ;
;   7.688 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X35_Y62_N0_I6           ; LE_BUFFER                                     ;
;   8.003 ;   0.315  ;    ; RE   ; 1      ; C4_X35_Y58_N0_I13                 ; V_SEG4                                        ;
;   8.334 ;   0.331  ;    ; RE   ; 1      ; C4_X35_Y54_N0_I13                 ; V_SEG4                                        ;
;   8.652 ;   0.318  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X36_Y54_N0_I30 ; LAB_LINE                                      ;
;   8.652 ;   0.000  ; RR ; IC   ; 1      ; FF_X36_Y54_N25                    ; cb_0|data_out[818]~reg0|asdata                ;
;   9.058 ;   0.406  ; RR ; CELL ; 1      ; FF_X36_Y54_N25                    ; rtr_crossbar_mac:cb_0|data_out[818]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                  ;
+---------+----------+----+------+--------+----------------+------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                          ;
; 5.142   ; 0.142    ;    ;      ;        ;                ; clock path                               ;
;   4.761 ;   -0.239 ; R  ;      ;        ;                ; clock network delay                      ;
;   5.142 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                  ;
; 5.122   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                        ;
; 5.140   ; 0.018    ;    ; uTsu ; 1      ; FF_X36_Y54_N25 ; rtr_crossbar_mac:cb_0|data_out[818]~reg0 ;
+---------+----------+----+------+--------+----------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #44: Setup slack is -3.915 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[11]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.090                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -3.915 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.155 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.758  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.332       ; 100        ; 0.332  ; 0.332  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.005      ; 0          ; -0.002 ; 0.000  ;
;    Cell                   ;        ; 9     ; 2.138       ; 24         ; 0.000  ; 0.406  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 32    ; 6.393       ; 73         ; 0.023  ; 0.348  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.332   ; 0.332    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.332 ;   0.332  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.090   ; 8.758    ;    ;      ;        ;                                   ; data path                                      ;
;   0.564 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y39_N5                     ; CB_control[11]                                 ;
;   0.564 ;   0.000  ; FF ; CELL ; 104    ; FF_X40_Y39_N5                     ; CB_control[11]|q                               ;
;   0.699 ;   0.135  ;    ; RE   ; 3      ; FF_X40_Y39_N5                     ; CUDA_FF                                        ;
;   0.974 ;   0.275  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I2          ; LOCAL_LINE                                     ;
;   0.974 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|datab        ;
;   1.380 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|combout      ;
;   1.435 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X40_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.633 ;   0.198  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.633 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|datad        ;
;   1.788 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|combout      ;
;   1.815 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N24                ; CUDA_LCELL_COMB                                ;
;   1.993 ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I12         ; LOCAL_LINE                                     ;
;   1.992 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|datad       ;
;   2.147 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|combout     ;
;   2.174 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.373 ;   0.199  ;    ; RE   ; 4      ; LOCAL_LINE_X40_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.373 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N16                ; cb_0|xbr|ops[15].out_mux|Equal12~0|datac       ;
;   2.660 ;   0.287  ; RR ; CELL ; 3      ; LCCOMB_X40_Y39_N16                ; cb_0|xbr|ops[15].out_mux|Equal12~0|combout     ;
;   2.687 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N16                ; CUDA_LCELL_COMB                                ;
;   2.881 ;   0.194  ;    ; RE   ; 3      ; LOCAL_LINE_X40_Y39_N0_I8          ; LOCAL_LINE                                     ;
;   2.880 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N8                 ; cb_0|xbr|ops[15].out_mux|Equal11~0|datad       ;
;   3.035 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X40_Y39_N8                 ; cb_0|xbr|ops[15].out_mux|Equal11~0|combout     ;
;   3.073 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X40_Y39_N8                 ; CUDA_LCELL_COMB                                ;
;   3.200 ;   0.127  ;    ; RE   ; 6      ; LE_BUFFER_X40_Y39_N0_I9           ; LE_BUFFER                                      ;
;   3.469 ;   0.269  ;    ; RE   ; 2      ; R4_X36_Y39_N0_I18                 ; H_SEG4                                         ;
;   3.804 ;   0.335  ;    ; RE   ; 1      ; C4_X38_Y35_N0_I12                 ; V_SEG4                                         ;
;   4.148 ;   0.344  ;    ; RE   ; 1      ; C4_X38_Y32_N0_I12                 ; V_SEG4                                         ;
;   4.455 ;   0.307  ;    ; RE   ; 1      ; C4_X38_Y28_N0_I12                 ; V_SEG4                                         ;
;   4.770 ;   0.315  ;    ; RE   ; 2      ; C4_X38_Y24_N0_I12                 ; V_SEG4                                         ;
;   5.012 ;   0.242  ;    ; RE   ; 1      ; R4_X39_Y25_N0_I2                  ; H_SEG4                                         ;
;   5.297 ;   0.285  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X42_Y25_N0_I31 ; LAB_LINE                                       ;
;   5.296 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X42_Y25_N6                 ; cb_0|xbr|ops[15].out_mux|Selector69~4|datac    ;
;   5.583 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X42_Y25_N6                 ; cb_0|xbr|ops[15].out_mux|Selector69~4|combout  ;
;   5.606 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X42_Y25_N6                 ; CUDA_LCELL_COMB                                ;
;   5.685 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X42_Y25_N0_I6           ; LE_BUFFER                                      ;
;   5.957 ;   0.272  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y25_N0_I31 ; LAB_LINE                                       ;
;   5.957 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|datac   ;
;   6.244 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.267 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.346 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.646 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   6.969 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.294 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.568 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.794 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.142 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.374 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.686 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.684 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.090 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #45: Setup slack is -3.913 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[10]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.088                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -3.913 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.155 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.756  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.332       ; 100        ; 0.332  ; 0.332  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.002 ; 0.000  ;
;    Cell                   ;        ; 9     ; 1.874       ; 21         ; 0.000  ; 0.406  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 33    ; 6.653       ; 76         ; 0.023  ; 0.348  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.332   ; 0.332    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.332 ;   0.332  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.088   ; 8.756    ;    ;      ;        ;                                   ; data path                                      ;
;   0.564 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y39_N27                    ; CB_control[10]                                 ;
;   0.564 ;   0.000  ; FF ; CELL ; 5      ; FF_X40_Y39_N27                    ; CB_control[10]|q                               ;
;   0.699 ;   0.135  ;    ; RE   ; 3      ; FF_X40_Y39_N27                    ; CUDA_FF                                        ;
;   0.985 ;   0.286  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I13         ; LOCAL_LINE                                     ;
;   0.985 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|dataa        ;
;   1.391 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|combout      ;
;   1.446 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X40_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.644 ;   0.198  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.644 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|datad        ;
;   1.799 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|combout      ;
;   1.826 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N24                ; CUDA_LCELL_COMB                                ;
;   2.004 ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I12         ; LOCAL_LINE                                     ;
;   2.003 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|datad       ;
;   2.158 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|combout     ;
;   2.185 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.384 ;   0.199  ;    ; RE   ; 4      ; LOCAL_LINE_X40_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.384 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N16                ; cb_0|xbr|ops[15].out_mux|Equal12~0|datac       ;
;   2.671 ;   0.287  ; RR ; CELL ; 3      ; LCCOMB_X40_Y39_N16                ; cb_0|xbr|ops[15].out_mux|Equal12~0|combout     ;
;   2.698 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N16                ; CUDA_LCELL_COMB                                ;
;   2.891 ;   0.193  ;    ; RE   ; 3      ; LOCAL_LINE_X40_Y39_N0_I8          ; LOCAL_LINE                                     ;
;   2.891 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N12                ; cb_0|xbr|ops[15].out_mux|Equal12~1|datad       ;
;   3.046 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X40_Y39_N12                ; cb_0|xbr|ops[15].out_mux|Equal12~1|combout     ;
;   3.083 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X40_Y39_N12                ; CUDA_LCELL_COMB                                ;
;   3.177 ;   0.094  ;    ; RE   ; 2      ; LE_BUFFER_X40_Y39_N0_I12          ; LE_BUFFER                                      ;
;   3.518 ;   0.341  ;    ; RE   ; 2      ; C4_X40_Y35_N0_I16                 ; V_SEG4                                         ;
;   3.761 ;   0.243  ;    ; RE   ; 1      ; R4_X41_Y35_N0_I3                  ; H_SEG4                                         ;
;   4.079 ;   0.318  ;    ; RE   ; 2      ; C4_X43_Y31_N0_I14                 ; V_SEG4                                         ;
;   4.395 ;   0.316  ;    ; RE   ; 1      ; C4_X43_Y27_N0_I14                 ; V_SEG4                                         ;
;   4.719 ;   0.324  ;    ; RE   ; 2      ; C4_X43_Y23_N0_I14                 ; V_SEG4                                         ;
;   5.002 ;   0.283  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y23_N0_I3  ; LAB_LINE                                       ;
;   5.002 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y23_N28                ; cb_0|xbr|ops[15].out_mux|Selector69~0|datad    ;
;   5.157 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X43_Y23_N28                ; cb_0|xbr|ops[15].out_mux|Selector69~0|combout  ;
;   5.181 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X43_Y23_N28                ; CUDA_LCELL_COMB                                ;
;   5.259 ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y23_N0_I29          ; LE_BUFFER                                      ;
;   5.562 ;   0.303  ;    ; RE   ; 1      ; C4_X43_Y24_N0_I11                 ; V_SEG4                                         ;
;   5.816 ;   0.254  ;    ; RE   ; 1      ; R4_X40_Y25_N0_I21                 ; H_SEG4                                         ;
;   6.087 ;   0.271  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y25_N0_I18 ; LAB_LINE                                       ;
;   6.087 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|datad   ;
;   6.242 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.265 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.344 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.644 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   6.967 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.292 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.566 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.792 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.140 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.372 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.684 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.682 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.088 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #46: Setup slack is -3.912 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[139]                                   ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[734]~reg0          ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.121                                             ;
; Data Required Time ; 5.209                                             ;
; Slack              ; -3.912 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.102 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.808  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.313       ; 100        ; 0.313  ; 0.313  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 7     ; 0.000       ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 8     ; 2.111       ; 24         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.465       ; 73         ; 0.023  ; 0.358  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.170      ;            ; -0.170 ; -0.170 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.313   ; 0.313    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.313 ;   0.313  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.121   ; 8.808    ;    ;      ;        ;                                   ; data path                                     ;
;   0.545 ;   0.232  ;    ; uTco ; 1      ; FF_X47_Y36_N29                    ; CB_control[139]                               ;
;   0.545 ;   0.000  ; FF ; CELL ; 104    ; FF_X47_Y36_N29                    ; CB_control[139]|q                             ;
;   0.675 ;   0.130  ;    ; RE   ; 3      ; FF_X47_Y36_N29                    ; CUDA_FF                                       ;
;   0.781 ;   0.106  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I28          ; LE_BUFFER                                     ;
;   1.119 ;   0.338  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X47_Y36_N0_I37 ; LAB_LINE                                      ;
;   1.120 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|dataa        ;
;   1.526 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X47_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal6~0|combout      ;
;   1.578 ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X47_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   1.679 ;   0.101  ;    ; RE   ; 2      ; LE_BUFFER_X47_Y36_N0_I27          ; LE_BUFFER                                     ;
;   1.901 ;   0.222  ;    ; RE   ; 1      ; R4_X44_Y36_N0_I29                 ; H_SEG4                                        ;
;   2.178 ;   0.277  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X45_Y36_N0_I36 ; LAB_LINE                                      ;
;   2.177 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|datac       ;
;   2.462 ;   0.285  ; RR ; CELL ; 4      ; LCCOMB_X45_Y36_N20                ; cb_0|xbr|ops[7].out_mux|Equal13~1|combout     ;
;   2.489 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N20                ; CUDA_LCELL_COMB                               ;
;   2.689 ;   0.200  ;    ; RE   ; 4      ; LOCAL_LINE_X45_Y36_N0_I10         ; LOCAL_LINE                                    ;
;   2.689 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal12~0|datad       ;
;   2.844 ;   0.155  ; RR ; CELL ; 3      ; LCCOMB_X45_Y36_N26                ; cb_0|xbr|ops[7].out_mux|Equal12~0|combout     ;
;   2.871 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X45_Y36_N26                ; CUDA_LCELL_COMB                               ;
;   3.061 ;   0.190  ;    ; RE   ; 3      ; LOCAL_LINE_X45_Y36_N0_I13         ; LOCAL_LINE                                    ;
;   3.061 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X45_Y36_N18                ; cb_0|xbr|ops[7].out_mux|Equal11~0|datac       ;
;   3.348 ;   0.287  ; RR ; CELL ; 100    ; LCCOMB_X45_Y36_N18                ; cb_0|xbr|ops[7].out_mux|Equal11~0|combout     ;
;   3.386 ;   0.038  ;    ; RE   ; 2      ; LCCOMB_X45_Y36_N18                ; CUDA_LCELL_COMB                               ;
;   3.500 ;   0.114  ;    ; RE   ; 5      ; LE_BUFFER_X45_Y36_N0_I19          ; LE_BUFFER                                     ;
;   3.833 ;   0.333  ;    ; RE   ; 2      ; C4_X45_Y37_N0_I7                  ; V_SEG4                                        ;
;   4.166 ;   0.333  ;    ; RE   ; 1      ; C4_X45_Y41_N0_I7                  ; V_SEG4                                        ;
;   4.524 ;   0.358  ;    ; RE   ; 1      ; C4_X45_Y44_N0_I7                  ; V_SEG4                                        ;
;   4.853 ;   0.329  ;    ; RE   ; 1      ; C4_X45_Y48_N0_I7                  ; V_SEG4                                        ;
;   5.175 ;   0.322  ;    ; RE   ; 1      ; C4_X45_Y52_N0_I7                  ; V_SEG4                                        ;
;   5.410 ;   0.235  ;    ; RE   ; 1      ; R4_X46_Y55_N0_I8                  ; H_SEG4                                        ;
;   5.715 ;   0.305  ;    ; RE   ; 2      ; R4_X50_Y55_N0_I7                  ; H_SEG4                                        ;
;   6.041 ;   0.326  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X54_Y55_N0_I21 ; LAB_LINE                                      ;
;   6.041 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X54_Y55_N20                ; cb_0|xbr|ops[7].out_mux|Selector34~4|datad    ;
;   6.196 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X54_Y55_N20                ; cb_0|xbr|ops[7].out_mux|Selector34~4|combout  ;
;   6.219 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X54_Y55_N20                ; CUDA_LCELL_COMB                               ;
;   6.296 ;   0.077  ;    ; RE   ; 1      ; LE_BUFFER_X54_Y55_N0_I20          ; LE_BUFFER                                     ;
;   6.600 ;   0.304  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X53_Y55_N0_I10 ; LAB_LINE                                      ;
;   6.600 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X53_Y55_N14                ; cb_0|xbr|ops[7].out_mux|Selector34~11|dataa   ;
;   7.017 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X53_Y55_N14                ; cb_0|xbr|ops[7].out_mux|Selector34~11|combout ;
;   7.041 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X53_Y55_N14                ; CUDA_LCELL_COMB                               ;
;   7.121 ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X53_Y55_N0_I15          ; LE_BUFFER                                     ;
;   7.438 ;   0.317  ;    ; RE   ; 1      ; C4_X52_Y51_N0_I17                 ; V_SEG4                                        ;
;   7.771 ;   0.333  ;    ; RE   ; 1      ; C4_X52_Y47_N0_I17                 ; V_SEG4                                        ;
;   8.096 ;   0.325  ;    ; RE   ; 1      ; C4_X52_Y43_N0_I17                 ; V_SEG4                                        ;
;   8.431 ;   0.335  ;    ; RE   ; 1      ; R4_X49_Y43_N0_I22                 ; H_SEG4                                        ;
;   8.715 ;   0.284  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X49_Y43_N0_I32 ; LAB_LINE                                      ;
;   8.715 ;   0.000  ; RR ; IC   ; 1      ; FF_X49_Y43_N3                     ; cb_0|data_out[734]~reg0|asdata                ;
;   9.121 ;   0.406  ; RR ; CELL ; 1      ; FF_X49_Y43_N3                     ; rtr_crossbar_mac:cb_0|data_out[734]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                 ;
+---------+----------+----+------+--------+---------------+------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                  ;
+---------+----------+----+------+--------+---------------+------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                          ;
; 5.211   ; 0.211    ;    ;      ;        ;               ; clock path                               ;
;   4.830 ;   -0.170 ; R  ;      ;        ;               ; clock network delay                      ;
;   5.211 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                  ;
; 5.191   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                        ;
; 5.209   ; 0.018    ;    ; uTsu ; 1      ; FF_X49_Y43_N3 ; rtr_crossbar_mac:cb_0|data_out[734]~reg0 ;
+---------+----------+----+------+--------+---------------+------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #47: Setup slack is -3.908 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[3]                                     ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.083                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -3.908 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.156 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.750  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.333       ; 100        ; 0.333  ; 0.333  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.002      ; 0          ; -0.002 ; 0.001  ;
;    Cell                   ;        ; 9     ; 2.269       ; 26         ; 0.000  ; 0.418  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.251       ; 71         ; 0.023  ; 0.348  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.333   ; 0.333    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.333 ;   0.333  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.083   ; 8.750    ;    ;      ;        ;                                   ; data path                                      ;
;   0.565 ;   0.232  ;    ; uTco ; 1      ; FF_X41_Y39_N17                    ; CB_control[3]                                  ;
;   0.565 ;   0.000  ; FF ; CELL ; 5      ; FF_X41_Y39_N17                    ; CB_control[3]|q                                ;
;   0.686 ;   0.121  ;    ; RE   ; 2      ; FF_X41_Y39_N17                    ; CUDA_FF                                        ;
;   0.955 ;   0.269  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I8          ; LOCAL_LINE                                     ;
;   0.955 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|datab       ;
;   1.361 ;   0.406  ; FR ; CELL ; 6      ; LCCOMB_X41_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal13~1|combout     ;
;   1.416 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.615 ;   0.199  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.615 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|datad        ;
;   1.770 ;   0.155  ; RR ; CELL ; 2      ; LCCOMB_X41_Y39_N28                ; cb_0|xbr|ops[15].out_mux|Equal8~0|combout      ;
;   1.811 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N28                ; CUDA_LCELL_COMB                                ;
;   1.998 ;   0.187  ;    ; RE   ; 1      ; LOCAL_LINE_X41_Y39_N0_I14         ; LOCAL_LINE                                     ;
;   1.998 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|datad        ;
;   2.153 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X41_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal6~1|combout      ;
;   2.194 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X41_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.395 ;   0.201  ;    ; RE   ; 3      ; LOCAL_LINE_X41_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.394 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X41_Y39_N20                ; cb_0|xbr|ops[15].out_mux|Equal5~0|datac        ;
;   2.681 ;   0.287  ; RR ; CELL ; 102    ; LCCOMB_X41_Y39_N20                ; cb_0|xbr|ops[15].out_mux|Equal5~0|combout      ;
;   2.733 ;   0.052  ;    ; RE   ; 3      ; LCCOMB_X41_Y39_N20                ; CUDA_LCELL_COMB                                ;
;   2.861 ;   0.128  ;    ; RE   ; 6      ; LE_BUFFER_X41_Y39_N0_I21          ; LE_BUFFER                                      ;
;   3.157 ;   0.296  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X42_Y39_N0_I24 ; LAB_LINE                                       ;
;   3.158 ;   0.001  ; RR ; IC   ; 1      ; LCCOMB_X42_Y39_N0                 ; cb_0|xbr|ops[15].out_mux|Equal5~1|datad        ;
;   3.313 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X42_Y39_N0                 ; cb_0|xbr|ops[15].out_mux|Equal5~1|combout      ;
;   3.350 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X42_Y39_N0                 ; CUDA_LCELL_COMB                                ;
;   3.447 ;   0.097  ;    ; RE   ; 3      ; LE_BUFFER_X42_Y39_N0_I0           ; LE_BUFFER                                      ;
;   3.774 ;   0.327  ;    ; RE   ; 1      ; C4_X42_Y35_N0_I12                 ; V_SEG4                                         ;
;   4.112 ;   0.338  ;    ; RE   ; 2      ; C4_X42_Y31_N0_I12                 ; V_SEG4                                         ;
;   4.350 ;   0.238  ;    ; RE   ; 2      ; R4_X43_Y31_N0_I0                  ; H_SEG4                                         ;
;   4.689 ;   0.339  ;    ; RE   ; 1      ; C4_X43_Y27_N0_I12                 ; V_SEG4                                         ;
;   5.017 ;   0.328  ;    ; RE   ; 3      ; C4_X43_Y23_N0_I12                 ; V_SEG4                                         ;
;   5.297 ;   0.280  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y25_N0_I10 ; LAB_LINE                                       ;
;   5.297 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N28                ; cb_0|xbr|ops[15].out_mux|Selector69~1|datac    ;
;   5.584 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N28                ; cb_0|xbr|ops[15].out_mux|Selector69~1|combout  ;
;   5.611 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N28                ; CUDA_LCELL_COMB                                ;
;   5.819 ;   0.208  ;    ; RE   ; 1      ; LOCAL_LINE_X43_Y25_N0_I14         ; LOCAL_LINE                                     ;
;   5.819 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|datab   ;
;   6.237 ;   0.418  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.260 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.339 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.639 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   6.962 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.287 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.561 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.787 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.135 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.367 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.679 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.677 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.083 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #48: Setup slack is -3.906 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[27]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1406]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.106                                             ;
; Data Required Time ; 5.200                                             ;
; Slack              ; -3.906 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.108 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.796  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.310       ; 100        ; 0.310  ; 0.310  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.001      ; 0          ; -0.001 ; 0.000  ;
;    Cell                   ;        ; 9     ; 2.136       ; 24         ; 0.000  ; 0.417  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 31    ; 6.429       ; 73         ; 0.023  ; 0.427  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.179      ;            ; -0.179 ; -0.179 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                           ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                       ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                              ;
; 0.310   ; 0.310    ;    ;      ;        ;                                   ; clock path                                    ;
;   0.310 ;   0.310  ; R  ;      ;        ;                                   ; clock network delay                           ;
; 9.106   ; 8.796    ;    ;      ;        ;                                   ; data path                                     ;
;   0.542 ;   0.232  ;    ; uTco ; 1      ; FF_X45_Y33_N23                    ; CB_control[27]                                ;
;   0.542 ;   0.000  ; FF ; CELL ; 104    ; FF_X45_Y33_N23                    ; CB_control[27]|q                              ;
;   0.677 ;   0.135  ;    ; RE   ; 3      ; FF_X45_Y33_N23                    ; CUDA_FF                                       ;
;   0.977 ;   0.300  ;    ; RE   ; 2      ; LOCAL_LINE_X45_Y33_N0_I11         ; LOCAL_LINE                                    ;
;   0.977 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X45_Y33_N2                 ; cb_0|xbr|ops[14].out_mux|Equal6~0|dataa       ;
;   1.383 ;   0.406  ; FR ; CELL ; 4      ; LCCOMB_X45_Y33_N2                 ; cb_0|xbr|ops[14].out_mux|Equal6~0|combout     ;
;   1.420 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X45_Y33_N2                 ; CUDA_LCELL_COMB                               ;
;   1.508 ;   0.088  ;    ; RE   ; 1      ; LE_BUFFER_X45_Y33_N0_I2           ; LE_BUFFER                                     ;
;   1.802 ;   0.294  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X46_Y33_N0_I16 ; LAB_LINE                                      ;
;   1.802 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y33_N18                ; cb_0|xbr|ops[14].out_mux|Equal7~0|datad       ;
;   1.957 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X46_Y33_N18                ; cb_0|xbr|ops[14].out_mux|Equal7~0|combout     ;
;   1.998 ;   0.041  ;    ; RE   ; 2      ; LCCOMB_X46_Y33_N18                ; CUDA_LCELL_COMB                               ;
;   2.201 ;   0.203  ;    ; RE   ; 3      ; LOCAL_LINE_X46_Y33_N0_I9          ; LOCAL_LINE                                    ;
;   2.200 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X46_Y33_N12                ; cb_0|xbr|ops[14].out_mux|Equal13~0|datad      ;
;   2.355 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X46_Y33_N12                ; cb_0|xbr|ops[14].out_mux|Equal13~0|combout    ;
;   2.382 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X46_Y33_N12                ; CUDA_LCELL_COMB                               ;
;   2.582 ;   0.200  ;    ; RE   ; 4      ; LOCAL_LINE_X46_Y33_N0_I6          ; LOCAL_LINE                                    ;
;   2.582 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X46_Y33_N4                 ; cb_0|xbr|ops[14].out_mux|Equal13~2|datad      ;
;   2.737 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X46_Y33_N4                 ; cb_0|xbr|ops[14].out_mux|Equal13~2|combout    ;
;   2.760 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X46_Y33_N4                 ; CUDA_LCELL_COMB                               ;
;   2.846 ;   0.086  ;    ; RE   ; 2      ; LE_BUFFER_X46_Y33_N0_I4           ; LE_BUFFER                                     ;
;   3.187 ;   0.341  ;    ; RE   ; 5      ; C4_X46_Y29_N0_I12                 ; V_SEG4                                        ;
;   3.558 ;   0.371  ;    ; RE   ; 1      ; C4_X46_Y26_N0_I12                 ; V_SEG4                                        ;
;   3.985 ;   0.427  ;    ; RE   ; 9      ; R24_X23_Y28_N0_I0                 ; H_SEG24                                       ;
;   4.386 ;   0.401  ;    ; RE   ; 4      ; C16_X22_Y29_N0_I0                 ; V_SEG16                                       ;
;   4.674 ;   0.288  ;    ; RE   ; 2      ; R4_X19_Y44_N0_I29                 ; H_SEG4                                        ;
;   4.996 ;   0.322  ;    ; RE   ; 2      ; C4_X20_Y45_N0_I9                  ; V_SEG4                                        ;
;   5.228 ;   0.232  ;    ; RE   ; 1      ; R4_X17_Y47_N0_I27                 ; H_SEG4                                        ;
;   5.573 ;   0.345  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X17_Y47_N0_I11 ; LAB_LINE                                      ;
;   5.573 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X17_Y47_N26                ; cb_0|xbr|ops[14].out_mux|Selector6~2|datad    ;
;   5.728 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X17_Y47_N26                ; cb_0|xbr|ops[14].out_mux|Selector6~2|combout  ;
;   5.755 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X17_Y47_N26                ; CUDA_LCELL_COMB                               ;
;   5.966 ;   0.211  ;    ; RE   ; 1      ; LOCAL_LINE_X17_Y47_N0_I13         ; LOCAL_LINE                                    ;
;   5.966 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X17_Y47_N4                 ; cb_0|xbr|ops[14].out_mux|Selector6~4|dataa    ;
;   6.383 ;   0.417  ; RR ; CELL ; 1      ; LCCOMB_X17_Y47_N4                 ; cb_0|xbr|ops[14].out_mux|Selector6~4|combout  ;
;   6.406 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X17_Y47_N4                 ; CUDA_LCELL_COMB                               ;
;   6.480 ;   0.074  ;    ; RE   ; 1      ; LE_BUFFER_X17_Y47_N0_I4           ; LE_BUFFER                                     ;
;   6.747 ;   0.267  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X18_Y47_N0_I17 ; LAB_LINE                                      ;
;   6.747 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X18_Y47_N30                ; cb_0|xbr|ops[14].out_mux|Selector6~11|datac   ;
;   7.034 ;   0.287  ; RR ; CELL ; 1      ; LCCOMB_X18_Y47_N30                ; cb_0|xbr|ops[14].out_mux|Selector6~11|combout ;
;   7.058 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X18_Y47_N30                ; CUDA_LCELL_COMB                               ;
;   7.130 ;   0.072  ;    ; RE   ; 1      ; LE_BUFFER_X18_Y47_N0_I31          ; LE_BUFFER                                     ;
;   7.380 ;   0.250  ;    ; RE   ; 1      ; R4_X19_Y47_N0_I14                 ; H_SEG4                                        ;
;   7.758 ;   0.378  ;    ; RE   ; 1      ; R24_X20_Y47_N0_I0                 ; H_SEG24                                       ;
;   8.066 ;   0.308  ;    ; RE   ; 1      ; R4_X35_Y47_N0_I10                 ; H_SEG4                                        ;
;   8.414 ;   0.348  ;    ; RE   ; 1      ; C4_X37_Y43_N0_I19                 ; V_SEG4                                        ;
;   8.700 ;   0.286  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X38_Y43_N0_I35 ; LAB_LINE                                      ;
;   8.700 ;   0.000  ; RR ; IC   ; 1      ; FF_X38_Y43_N19                    ; cb_0|data_out[1406]~reg0|asdata               ;
;   9.106 ;   0.406  ; RR ; CELL ; 1      ; FF_X38_Y43_N19                    ; rtr_crossbar_mac:cb_0|data_out[1406]~reg0     ;
+---------+----------+----+------+--------+-----------------------------------+-----------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.202   ; 0.202    ;    ;      ;        ;                ; clock path                                ;
;   4.821 ;   -0.179 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.202 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.182   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.200   ; 0.018    ;    ; uTsu ; 1      ; FF_X38_Y43_N19 ; rtr_crossbar_mac:cb_0|data_out[1406]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #49: Setup slack is -3.903 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[72]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.088                                             ;
; Data Required Time ; 5.185                                             ;
; Slack              ; -3.903 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.134 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.767  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 6     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.321       ; 100        ; 0.321  ; 0.321  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 7     ; 0.000       ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 8     ; 1.400       ; 16         ; 0.000  ; 0.360  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 30    ; 7.135       ; 81         ; 0.000  ; 0.490  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.194      ;            ; -0.194 ; -0.194 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.321   ; 0.321    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.321 ;   0.321  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.088   ; 8.767    ;    ;      ;        ;                                   ; data path                                      ;
;   0.553 ;   0.232  ;    ; uTco ; 1      ; FF_X39_Y37_N15                    ; CB_control[72]                                 ;
;   0.553 ;   0.000  ; RR ; CELL ; 5      ; FF_X39_Y37_N15                    ; CB_control[72]|q                               ;
;   0.656 ;   0.103  ;    ; RE   ; 3      ; FF_X39_Y37_N15                    ; CUDA_FF                                        ;
;   0.758 ;   0.102  ;    ; RE   ; 1      ; LE_BUFFER_X39_Y37_N0_I14          ; LE_BUFFER                                      ;
;   1.083 ;   0.325  ;    ; RE   ; 3      ; LOCAL_INTERCONNECT_X40_Y37_N0_I33 ; LAB_LINE                                       ;
;   1.083 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|dataa        ;
;   1.443 ;   0.360  ; RF ; CELL ; 2      ; LCCOMB_X40_Y37_N12                ; cb_0|xbr|ops[11].out_mux|Equal8~0|combout      ;
;   1.473 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X40_Y37_N12                ; CUDA_LCELL_COMB                                ;
;   1.564 ;   0.091  ;    ; RE   ; 1      ; LE_BUFFER_X40_Y37_N0_I13          ; LE_BUFFER                                      ;
;   1.894 ;   0.330  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X39_Y37_N0_I6  ; LAB_LINE                                       ;
;   1.894 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|datac        ;
;   2.175 ;   0.281  ; FF ; CELL ; 100    ; LCCOMB_X39_Y37_N4                 ; cb_0|xbr|ops[11].out_mux|Equal1~1|combout      ;
;   2.205 ;   0.030  ;    ; RE   ; 2      ; LCCOMB_X39_Y37_N4                 ; CUDA_LCELL_COMB                                ;
;   2.295 ;   0.090  ;    ; RE   ; 2      ; LE_BUFFER_X39_Y37_N0_I5           ; LE_BUFFER                                      ;
;   2.545 ;   0.250  ;    ; RE   ; 3      ; R4_X35_Y37_N0_I21                 ; H_SEG4                                         ;
;   2.943 ;   0.398  ;    ; RE   ; 2      ; C4_X36_Y38_N0_I3                  ; V_SEG4                                         ;
;   3.400 ;   0.457  ;    ; RE   ; 6      ; C16_X36_Y42_N0_I0                 ; V_SEG16                                        ;
;   3.890 ;   0.490  ;    ; RE   ; 6      ; R24_X37_Y57_N0_I0                 ; H_SEG24                                        ;
;   4.363 ;   0.473  ;    ; RE   ; 2      ; R24_X59_Y57_N0_I0                 ; H_SEG24                                        ;
;   4.802 ;   0.439  ;    ; RE   ; 1      ; C16_X82_Y41_N0_I1                 ; V_SEG16                                        ;
;   5.218 ;   0.416  ;    ; RE   ; 1      ; C16_X82_Y27_N0_I1                 ; V_SEG16                                        ;
;   5.545 ;   0.327  ;    ; RE   ; 1      ; R4_X83_Y32_N0_I7                  ; H_SEG4                                         ;
;   5.874 ;   0.329  ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X85_Y32_N0_I33 ; LAB_LINE                                       ;
;   5.874 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|datad    ;
;   5.999 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N14                ; cb_0|xbr|ops[11].out_mux|Selector61~5|combout  ;
;   6.018 ;   0.019  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N14                ; CUDA_LCELL_COMB                                ;
;   6.234 ;   0.216  ;    ; RE   ; 1      ; LOCAL_LINE_X85_Y32_N0_I7          ; LOCAL_LINE                                     ;
;   6.233 ;   -0.001 ; FF ; IC   ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|datac   ;
;   6.513 ;   0.280  ; FF ; CELL ; 1      ; LCCOMB_X85_Y32_N24                ; cb_0|xbr|ops[11].out_mux|Selector61~10|combout ;
;   6.529 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X85_Y32_N24                ; CUDA_LCELL_COMB                                ;
;   6.600 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X85_Y32_N0_I25          ; LE_BUFFER                                      ;
;   6.906 ;   0.306  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X86_Y32_N0_I26 ; LAB_LINE                                       ;
;   6.906 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|datad   ;
;   7.031 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X86_Y32_N20                ; cb_0|xbr|ops[11].out_mux|Selector61~11|combout ;
;   7.047 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X86_Y32_N20                ; CUDA_LCELL_COMB                                ;
;   7.118 ;   0.071  ;    ; RE   ; 1      ; LE_BUFFER_X86_Y32_N0_I21          ; LE_BUFFER                                      ;
;   7.310 ;   0.192  ;    ; RE   ; 1      ; R4_X87_Y32_N0_I10                 ; H_SEG4                                         ;
;   7.653 ;   0.343  ;    ; RE   ; 1      ; C16_X88_Y16_N0_I1                 ; V_SEG16                                        ;
;   8.083 ;   0.430  ;    ; RE   ; 1      ; R24_X65_Y24_N0_I0                 ; H_SEG24                                        ;
;   8.474 ;   0.391  ;    ; RE   ; 1      ; R4_X63_Y24_N0_I25                 ; H_SEG4                                         ;
;   8.858 ;   0.384  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X63_Y24_N0_I8  ; LAB_LINE                                       ;
;   8.859 ;   0.001  ; FF ; IC   ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|datad           ;
;   8.984 ;   0.125  ; FF ; CELL ; 1      ; LCCOMB_X63_Y24_N16                ; cb_0|data_out[1161]~reg0feeder|combout         ;
;   8.984 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X63_Y24_N16                ; CUDA_LCELL_COMB                                ;
;   8.984 ;   0.000  ; FF ; IC   ; 1      ; FF_X63_Y24_N17                    ; cb_0|data_out[1161]~reg0|d                     ;
;   9.088 ;   0.104  ; FF ; CELL ; 1      ; FF_X63_Y24_N17                    ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                   ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;                ; latch edge time                           ;
; 5.187   ; 0.187    ;    ;      ;        ;                ; clock path                                ;
;   4.806 ;   -0.194 ; R  ;      ;        ;                ; clock network delay                       ;
;   5.187 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                   ;
; 5.167   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                         ;
; 5.185   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y24_N17 ; rtr_crossbar_mac:cb_0|data_out[1161]~reg0 ;
+---------+----------+----+------+--------+----------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #50: Setup slack is -3.902 (VIOLATED)
===============================================================================
+------------------------------------------------------------------------+
; Path Summary                                                           ;
+--------------------+---------------------------------------------------+
; Property           ; Value                                             ;
+--------------------+---------------------------------------------------+
; From Node          ; CB_control[11]                                    ;
; To Node            ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0         ;
; Launch Clock       ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Latch Clock        ; pllX4|altpll_component|auto_generated|pll1|clk[0] ;
; Data Arrival Time  ; 9.077                                             ;
; Data Required Time ; 5.175                                             ;
; Slack              ; -3.902 (VIOLATED)                                 ;
+--------------------+---------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 5.000  ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.155 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.745  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 7     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.332       ; 100        ; 0.332  ; 0.332  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 8     ; -0.003      ; 0          ; -0.002 ; 0.000  ;
;    Cell                   ;        ; 9     ; 1.874       ; 21         ; 0.000  ; 0.406  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 33    ; 6.642       ; 76         ; 0.023  ; 0.348  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.204      ;            ; -0.204 ; -0.204 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                            ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                          ; Element                                        ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                   ; launch edge time                               ;
; 0.332   ; 0.332    ;    ;      ;        ;                                   ; clock path                                     ;
;   0.332 ;   0.332  ; R  ;      ;        ;                                   ; clock network delay                            ;
; 9.077   ; 8.745    ;    ;      ;        ;                                   ; data path                                      ;
;   0.564 ;   0.232  ;    ; uTco ; 1      ; FF_X40_Y39_N5                     ; CB_control[11]                                 ;
;   0.564 ;   0.000  ; FF ; CELL ; 104    ; FF_X40_Y39_N5                     ; CB_control[11]|q                               ;
;   0.699 ;   0.135  ;    ; RE   ; 3      ; FF_X40_Y39_N5                     ; CUDA_FF                                        ;
;   0.974 ;   0.275  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I2          ; LOCAL_LINE                                     ;
;   0.974 ;   0.000  ; FF ; IC   ; 1      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|datab        ;
;   1.380 ;   0.406  ; FR ; CELL ; 7      ; LCCOMB_X40_Y39_N6                 ; cb_0|xbr|ops[15].out_mux|Equal6~0|combout      ;
;   1.435 ;   0.055  ;    ; RE   ; 3      ; LCCOMB_X40_Y39_N6                 ; CUDA_LCELL_COMB                                ;
;   1.633 ;   0.198  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I3          ; LOCAL_LINE                                     ;
;   1.633 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|datad        ;
;   1.788 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X40_Y39_N24                ; cb_0|xbr|ops[15].out_mux|Equal7~0|combout      ;
;   1.815 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N24                ; CUDA_LCELL_COMB                                ;
;   1.993 ;   0.178  ;    ; RE   ; 1      ; LOCAL_LINE_X40_Y39_N0_I12         ; LOCAL_LINE                                     ;
;   1.992 ;   -0.001 ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|datad       ;
;   2.147 ;   0.155  ; RR ; CELL ; 4      ; LCCOMB_X40_Y39_N14                ; cb_0|xbr|ops[15].out_mux|Equal13~0|combout     ;
;   2.174 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N14                ; CUDA_LCELL_COMB                                ;
;   2.373 ;   0.199  ;    ; RE   ; 4      ; LOCAL_LINE_X40_Y39_N0_I7          ; LOCAL_LINE                                     ;
;   2.373 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N16                ; cb_0|xbr|ops[15].out_mux|Equal12~0|datac       ;
;   2.660 ;   0.287  ; RR ; CELL ; 3      ; LCCOMB_X40_Y39_N16                ; cb_0|xbr|ops[15].out_mux|Equal12~0|combout     ;
;   2.687 ;   0.027  ;    ; RE   ; 1      ; LCCOMB_X40_Y39_N16                ; CUDA_LCELL_COMB                                ;
;   2.880 ;   0.193  ;    ; RE   ; 3      ; LOCAL_LINE_X40_Y39_N0_I8          ; LOCAL_LINE                                     ;
;   2.880 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X40_Y39_N12                ; cb_0|xbr|ops[15].out_mux|Equal12~1|datad       ;
;   3.035 ;   0.155  ; RR ; CELL ; 100    ; LCCOMB_X40_Y39_N12                ; cb_0|xbr|ops[15].out_mux|Equal12~1|combout     ;
;   3.072 ;   0.037  ;    ; RE   ; 2      ; LCCOMB_X40_Y39_N12                ; CUDA_LCELL_COMB                                ;
;   3.166 ;   0.094  ;    ; RE   ; 2      ; LE_BUFFER_X40_Y39_N0_I12          ; LE_BUFFER                                      ;
;   3.507 ;   0.341  ;    ; RE   ; 2      ; C4_X40_Y35_N0_I16                 ; V_SEG4                                         ;
;   3.750 ;   0.243  ;    ; RE   ; 1      ; R4_X41_Y35_N0_I3                  ; H_SEG4                                         ;
;   4.068 ;   0.318  ;    ; RE   ; 2      ; C4_X43_Y31_N0_I14                 ; V_SEG4                                         ;
;   4.384 ;   0.316  ;    ; RE   ; 1      ; C4_X43_Y27_N0_I14                 ; V_SEG4                                         ;
;   4.708 ;   0.324  ;    ; RE   ; 2      ; C4_X43_Y23_N0_I14                 ; V_SEG4                                         ;
;   4.991 ;   0.283  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y23_N0_I3  ; LAB_LINE                                       ;
;   4.991 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y23_N28                ; cb_0|xbr|ops[15].out_mux|Selector69~0|datad    ;
;   5.146 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X43_Y23_N28                ; cb_0|xbr|ops[15].out_mux|Selector69~0|combout  ;
;   5.170 ;   0.024  ;    ; RE   ; 1      ; LCCOMB_X43_Y23_N28                ; CUDA_LCELL_COMB                                ;
;   5.248 ;   0.078  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y23_N0_I29          ; LE_BUFFER                                      ;
;   5.551 ;   0.303  ;    ; RE   ; 1      ; C4_X43_Y24_N0_I11                 ; V_SEG4                                         ;
;   5.805 ;   0.254  ;    ; RE   ; 1      ; R4_X40_Y25_N0_I21                 ; H_SEG4                                         ;
;   6.076 ;   0.271  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X43_Y25_N0_I18 ; LAB_LINE                                       ;
;   6.076 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|datad   ;
;   6.231 ;   0.155  ; RR ; CELL ; 1      ; LCCOMB_X43_Y25_N14                ; cb_0|xbr|ops[15].out_mux|Selector69~11|combout ;
;   6.254 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X43_Y25_N14                ; CUDA_LCELL_COMB                                ;
;   6.333 ;   0.079  ;    ; RE   ; 1      ; LE_BUFFER_X43_Y25_N0_I14          ; LE_BUFFER                                      ;
;   6.633 ;   0.300  ;    ; RE   ; 1      ; C4_X43_Y21_N0_I17                 ; V_SEG4                                         ;
;   6.956 ;   0.323  ;    ; RE   ; 1      ; C4_X43_Y18_N0_I17                 ; V_SEG4                                         ;
;   7.281 ;   0.325  ;    ; RE   ; 1      ; C4_X43_Y14_N0_I17                 ; V_SEG4                                         ;
;   7.555 ;   0.274  ;    ; RE   ; 1      ; R4_X44_Y15_N0_I6                  ; H_SEG4                                         ;
;   7.781 ;   0.226  ;    ; RE   ; 1      ; R4_X47_Y15_N0_I5                  ; H_SEG4                                         ;
;   8.129 ;   0.348  ;    ; RE   ; 1      ; R4_X50_Y15_N0_I9                  ; H_SEG4                                         ;
;   8.361 ;   0.232  ;    ; RE   ; 1      ; R4_X54_Y15_N0_I10                 ; H_SEG4                                         ;
;   8.673 ;   0.312  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X57_Y15_N0_I35 ; LAB_LINE                                       ;
;   8.671 ;   -0.002 ; RR ; IC   ; 1      ; FF_X57_Y15_N9                     ; cb_0|data_out[1569]~reg0|asdata                ;
;   9.077 ;   0.406  ; RR ; CELL ; 1      ; FF_X57_Y15_N9                     ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0      ;
+---------+----------+----+------+--------+-----------------------------------+------------------------------------------------+

+-----------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                  ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                   ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+
; 5.000   ; 5.000    ;    ;      ;        ;               ; latch edge time                           ;
; 5.177   ; 0.177    ;    ;      ;        ;               ; clock path                                ;
;   4.796 ;   -0.204 ; R  ;      ;        ;               ; clock network delay                       ;
;   5.177 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                   ;
; 5.157   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                         ;
; 5.175   ; 0.018    ;    ; uTsu ; 1      ; FF_X57_Y15_N9 ; rtr_crossbar_mac:cb_0|data_out[1569]~reg0 ;
+---------+----------+----+------+--------+---------------+-------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


