# 前言

- Verilog是硬件描述语言，用语言描述的方式进行电路设计，最终要实现出硬件电路。
- 评价一个verilog代码的好坏是看最终实现的功能和性能。合理的设计方法是首先理解要设计的电路，也就是把需求转化为数字电路，对此电路的结构和连接十分清晰，然后再用verilog表达出这段电路。
- verilog只是简化了电路设计的工作量，本质上就是设计数字电路，永远绕不开电路这点！ 
- 要理解硬件的并行性，搞清楚时序关系，一定要摒弃顺序执行的思维。
- 描述电路的难点不在于写代码，而在于结构框图（空间维度）、状态机（时间维度）。

