TimeQuest Timing Analyzer report for top_de2
Sun Oct 09 10:31:37 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clock50m'
 13. Slow Model Setup: 'clockext'
 14. Slow Model Setup: 'clock27m'
 15. Slow Model Hold: 'clock27m'
 16. Slow Model Hold: 'clock50m'
 17. Slow Model Hold: 'clockext'
 18. Slow Model Recovery: 'clock50m'
 19. Slow Model Removal: 'clock50m'
 20. Slow Model Minimum Pulse Width: 'clock50m'
 21. Slow Model Minimum Pulse Width: 'clockext'
 22. Slow Model Minimum Pulse Width: 'clock27m'
 23. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'clock50m'
 40. Fast Model Setup: 'clockext'
 41. Fast Model Setup: 'clock27m'
 42. Fast Model Hold: 'clock27m'
 43. Fast Model Hold: 'clock50m'
 44. Fast Model Hold: 'clockext'
 45. Fast Model Recovery: 'clock50m'
 46. Fast Model Removal: 'clock50m'
 47. Fast Model Minimum Pulse Width: 'clock50m'
 48. Fast Model Minimum Pulse Width: 'clockext'
 49. Fast Model Minimum Pulse Width: 'clock27m'
 50. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Propagation Delay
 56. Minimum Propagation Delay
 57. Output Enable Times
 58. Minimum Output Enable Times
 59. Output Disable Times
 60. Minimum Output Disable Times
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Progagation Delay
 67. Minimum Progagation Delay
 68. Setup Transfers
 69. Hold Transfers
 70. Recovery Transfers
 71. Removal Transfers
 72. Report TCCS
 73. Report RSKM
 74. Unconstrained Paths
 75. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_de2                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; SDC File List                                                                              ;
+--------------------------------------------------------+--------+--------------------------+
; SDC File Path                                          ; Status ; Read at                  ;
+--------------------------------------------------------+--------+--------------------------+
; nios2/synthesis/submodules/altera_reset_controller.sdc ; OK     ; Sun Oct 09 10:31:34 2022 ;
; nios2/synthesis/submodules/nios2_nios2_qsys_0.sdc      ; OK     ; Sun Oct 09 10:31:34 2022 ;
; top_de2.sdc                                            ; OK     ; Sun Oct 09 10:31:34 2022 ;
+--------------------------------------------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clock27m            ; Base ; 37.000  ; 27.03 MHz ; 0.000 ; 18.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 }            ;
; clock50m            ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
; clockext            ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EXT_CLOCK }           ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 85.03 MHz  ; 85.03 MHz       ; clock50m   ;      ;
; 209.91 MHz ; 209.91 MHz      ; clock27m   ;      ;
; 212.04 MHz ; 212.04 MHz      ; clockext   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 8.240  ; 0.000         ;
; clockext ; 15.284 ; 0.000         ;
; clock27m ; 32.236 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock27m ; 0.391 ; 0.000         ;
; clock50m ; 0.391 ; 0.000         ;
; clockext ; 0.391 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 15.523 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock50m ; 4.225 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock50m            ; 7.500  ; 0.000         ;
; clockext            ; 9.000  ; 0.000         ;
; clock27m            ; 17.500 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock50m'                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.240 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.782     ;
; 8.241 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.781     ;
; 8.254 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 11.786     ;
; 8.296 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82] ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 11.744     ;
; 8.359 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.666     ;
; 8.360 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.665     ;
; 8.396 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.626     ;
; 8.397 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.625     ;
; 8.435 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.586     ;
; 8.436 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.585     ;
; 8.468 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.553     ;
; 8.469 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.552     ;
; 8.496 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.529     ;
; 8.497 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.528     ;
; 8.504 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.513     ;
; 8.505 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.512     ;
; 8.553 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.468     ;
; 8.554 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.467     ;
; 8.595 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 11.445     ;
; 8.622 ; lcd_test00:lcd_inst0|lcd_controller:C0|clk_count[1]                                                                               ; lcd_test00:lcd_inst0|lcd_controller:C0|e                                                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 11.425     ;
; 8.637 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 11.403     ;
; 8.640 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.382     ;
; 8.641 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.381     ;
; 8.690 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.331     ;
; 8.691 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[22]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.330     ;
; 8.701 ; lcd_test00:lcd_inst0|lcd_controller:C0|clk_count[2]                                                                               ; lcd_test00:lcd_inst0|lcd_controller:C0|e                                                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 11.346     ;
; 8.705 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.317     ;
; 8.706 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.316     ;
; 8.751 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.287     ;
; 8.751 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[18]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.287     ;
; 8.751 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.287     ;
; 8.751 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.287     ;
; 8.751 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[19]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.287     ;
; 8.751 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.287     ;
; 8.751 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.287     ;
; 8.751 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.287     ;
; 8.759 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.266     ;
; 8.760 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.265     ;
; 8.765 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.252     ;
; 8.766 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.251     ;
; 8.781 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[2]                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.246     ;
; 8.781 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.246     ;
; 8.781 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.246     ;
; 8.781 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.246     ;
; 8.796 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.226     ;
; 8.797 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.014     ; 11.225     ;
; 8.833 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 11.206     ;
; 8.833 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[3]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 11.206     ;
; 8.833 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[8]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 11.206     ;
; 8.833 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[10]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.003      ; 11.206     ;
; 8.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.186     ;
; 8.836 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.185     ;
; 8.856 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.165     ;
; 8.857 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.164     ;
; 8.861 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[9]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.175     ;
; 8.861 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[11]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.175     ;
; 8.861 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[13]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.175     ;
; 8.861 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[15]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.175     ;
; 8.861 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[17]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.175     ;
; 8.868 ; lcd_test00:lcd_inst0|lcd_controller:C0|clk_count[0]                                                                               ; lcd_test00:lcd_inst0|lcd_controller:C0|e                                                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 11.169     ;
; 8.868 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.153     ;
; 8.869 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.167     ;
; 8.869 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                   ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.167     ;
; 8.869 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.167     ;
; 8.869 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                   ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.167     ;
; 8.869 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[8]                                                   ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.167     ;
; 8.869 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[0]                                                   ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.167     ;
; 8.869 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[19]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.167     ;
; 8.869 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[20]                                               ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 11.167     ;
; 8.869 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.015     ; 11.152     ;
; 8.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 11.171     ;
; 8.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[18]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 11.171     ;
; 8.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 11.171     ;
; 8.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 11.171     ;
; 8.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[19]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 11.171     ;
; 8.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 11.171     ;
; 8.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 11.171     ;
; 8.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 11.171     ;
; 8.896 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.129     ;
; 8.897 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.011     ; 11.128     ;
; 8.900 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[2]                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 11.130     ;
; 8.900 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 11.130     ;
; 8.900 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 11.130     ;
; 8.900 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 11.130     ;
; 8.904 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_test_bench:the_nios2_nios2_qsys_0_test_bench|d_write ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.113     ;
; 8.905 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                      ; clock50m     ; clock50m    ; 20.000       ; -0.019     ; 11.112     ;
; 8.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.131     ;
; 8.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[18]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.131     ;
; 8.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.131     ;
; 8.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.131     ;
; 8.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[19]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.131     ;
; 8.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.131     ;
; 8.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.131     ;
; 8.907 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 11.131     ;
; 8.930 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                    ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.096     ;
; 8.930 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                    ; clock50m     ; clock50m    ; 20.000       ; -0.010     ; 11.096     ;
; 8.937 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[2]                                                 ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.090     ;
; 8.937 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.090     ;
; 8.937 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.090     ;
; 8.937 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                ; clock50m     ; clock50m    ; 20.000       ; -0.009     ; 11.090     ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clockext'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 15.284 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.752      ;
; 15.495 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.541      ;
; 15.567 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.469      ;
; 15.577 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.459      ;
; 15.736 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.300      ;
; 15.766 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 4.270      ;
; 15.833 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 4.194      ;
; 15.869 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 4.158      ;
; 15.939 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 4.088      ;
; 16.044 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.983      ;
; 16.046 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.981      ;
; 16.080 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.947      ;
; 16.116 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.911      ;
; 16.126 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.901      ;
; 16.145 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.891      ;
; 16.150 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.877      ;
; 16.152 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.875      ;
; 16.162 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.865      ;
; 16.168 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.859      ;
; 16.208 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.826      ;
; 16.212 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.824      ;
; 16.216 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.820      ;
; 16.222 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.805      ;
; 16.232 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.804      ;
; 16.232 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.795      ;
; 16.257 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.770      ;
; 16.270 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.764      ;
; 16.280 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.747      ;
; 16.285 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.742      ;
; 16.315 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.712      ;
; 16.321 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.706      ;
; 16.329 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.698      ;
; 16.332 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.704      ;
; 16.335 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.699      ;
; 16.339 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.688      ;
; 16.351 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.676      ;
; 16.351 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.676      ;
; 16.362 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.674      ;
; 16.379 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.648      ;
; 16.391 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.636      ;
; 16.391 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.011      ; 3.656      ;
; 16.413 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.623      ;
; 16.418 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.609      ;
; 16.421 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.606      ;
; 16.423 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.613      ;
; 16.428 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.011      ; 3.619      ;
; 16.451 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.576      ;
; 16.451 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.576      ;
; 16.453 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.011      ; 3.594      ;
; 16.461 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.566      ;
; 16.491 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.536      ;
; 16.495 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.541      ;
; 16.498 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.529      ;
; 16.505 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.531      ;
; 16.505 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.009      ; 3.540      ;
; 16.521 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.515      ;
; 16.528 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.499      ;
; 16.562 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.465      ;
; 16.563 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.464      ;
; 16.564 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.463      ;
; 16.567 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.011     ; 3.458      ;
; 16.567 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.469      ;
; 16.573 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.454      ;
; 16.582 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.454      ;
; 16.597 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.011     ; 3.428      ;
; 16.620 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.407      ;
; 16.626 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.410      ;
; 16.628 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.011      ; 3.419      ;
; 16.629 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.398      ;
; 16.634 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.393      ;
; 16.635 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.392      ;
; 16.644 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.383      ;
; 16.648 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.011     ; 3.377      ;
; 16.649 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.387      ;
; 16.650 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.377      ;
; 16.662 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.365      ;
; 16.663 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.373      ;
; 16.664 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.372      ;
; 16.668 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.011     ; 3.357      ;
; 16.668 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.368      ;
; 16.685 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.351      ;
; 16.688 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.348      ;
; 16.691 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.345      ;
; 16.694 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.342      ;
; 16.694 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.333      ;
; 16.698 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.011     ; 3.327      ;
; 16.701 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.326      ;
; 16.711 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.316      ;
; 16.722 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.312      ;
; 16.727 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.309      ;
; 16.730 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.297      ;
; 16.732 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.295      ;
; 16.734 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.293      ;
; 16.740 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.002     ; 3.294      ;
; 16.744 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.283      ;
; 16.749 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.011     ; 3.276      ;
; 16.756 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.011     ; 3.269      ;
; 16.757 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.011     ; 3.268      ;
; 16.762 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 3.265      ;
; 16.764 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 3.272      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock27m'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 32.236 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.800      ;
; 32.364 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.672      ;
; 32.441 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.595      ;
; 32.655 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.381      ;
; 32.773 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.263      ;
; 32.809 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.227      ;
; 32.879 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.157      ;
; 32.901 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.135      ;
; 32.922 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 4.115      ;
; 32.930 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.106      ;
; 32.933 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 4.104      ;
; 32.937 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.099      ;
; 32.968 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.068      ;
; 32.978 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.058      ;
; 32.986 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.050      ;
; 33.007 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.029      ;
; 33.014 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.022      ;
; 33.017 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 4.019      ;
; 33.068 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.969      ;
; 33.084 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.952      ;
; 33.095 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.941      ;
; 33.098 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.938      ;
; 33.100 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.936      ;
; 33.102 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.934      ;
; 33.102 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.934      ;
; 33.103 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.933      ;
; 33.104 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.932      ;
; 33.104 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[0]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.932      ;
; 33.108 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.928      ;
; 33.114 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.922      ;
; 33.133 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.903      ;
; 33.162 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.874      ;
; 33.191 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.845      ;
; 33.220 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.816      ;
; 33.232 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.805      ;
; 33.236 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.800      ;
; 33.246 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.791      ;
; 33.273 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.764      ;
; 33.282 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.754      ;
; 33.290 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.746      ;
; 33.291 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.745      ;
; 33.313 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.723      ;
; 33.313 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.723      ;
; 33.331 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.705      ;
; 33.336 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.700      ;
; 33.341 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.695      ;
; 33.348 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.688      ;
; 33.358 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.678      ;
; 33.367 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.669      ;
; 33.381 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.656      ;
; 33.387 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.649      ;
; 33.391 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.645      ;
; 33.401 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.634      ;
; 33.408 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.628      ;
; 33.411 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.625      ;
; 33.411 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.625      ;
; 33.413 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.623      ;
; 33.415 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.621      ;
; 33.415 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.621      ;
; 33.416 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.620      ;
; 33.417 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[0]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.619      ;
; 33.419 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.617      ;
; 33.425 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.611      ;
; 33.444 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.592      ;
; 33.451 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.585      ;
; 33.459 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.578      ;
; 33.467 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.569      ;
; 33.486 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.550      ;
; 33.495 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.542      ;
; 33.496 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.540      ;
; 33.496 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.540      ;
; 33.503 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.533      ;
; 33.519 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.517      ;
; 33.520 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.516      ;
; 33.554 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.482      ;
; 33.560 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.477      ;
; 33.563 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.473      ;
; 33.565 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.472      ;
; 33.573 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.463      ;
; 33.573 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.463      ;
; 33.590 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.446      ;
; 33.591 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.446      ;
; 33.593 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.442      ;
; 33.596 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.440      ;
; 33.603 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.433      ;
; 33.606 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.430      ;
; 33.633 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 3.402      ;
; 33.639 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.397      ;
; 33.641 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.395      ;
; 33.644 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.392      ;
; 33.649 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.387      ;
; 33.649 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.387      ;
; 33.654 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.382      ;
; 33.660 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.376      ;
; 33.670 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.366      ;
; 33.672 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 3.365      ;
; 33.677 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.359      ;
; 33.679 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.357      ;
; 33.680 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.356      ;
; 33.682 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 3.354      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock27m'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; toggle0:C5|r_toggle        ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.795 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.072      ;
; 0.838 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.107      ;
; 0.971 ; clk_event_50m:C2|r_sig     ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.237      ;
; 1.185 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.455      ;
; 1.206 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.472      ;
; 1.224 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.493      ;
; 1.256 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.522      ;
; 1.260 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.543      ;
; 1.295 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.564      ;
; 1.327 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.598      ;
; 1.344 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.610      ;
; 1.348 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.614      ;
; 1.361 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.628      ;
; 1.362 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.629      ;
; 1.368 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.634      ;
; 1.384 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.650      ;
; 1.395 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.662      ;
; 1.398 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.664      ;
; 1.398 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.664      ;
; 1.434 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.701      ;
; 1.436 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.703      ;
; 1.439 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.705      ;
; 1.443 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.709      ;
; 1.454 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.721      ;
; 1.469 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.735      ;
; 1.490 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.756      ;
; 1.504 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.771      ;
; 1.510 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.776      ;
; 1.525 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.791      ;
; 1.543 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.810      ;
; 1.545 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.812      ;
; 1.559 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.825      ;
; 1.561 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.827      ;
; 1.568 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.834      ;
; 1.578 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.845      ;
; 1.581 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.847      ;
; 1.597 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.863      ;
; 1.614 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.881      ;
; 1.626 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.892      ;
; 1.632 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.898      ;
; 1.640 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.906      ;
; 1.655 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.921      ;
; 1.667 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.933      ;
; 1.667 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.934      ;
; 1.677 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.943      ;
; 1.684 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.950      ;
; 1.685 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.952      ;
; 1.687 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.954      ;
; 1.691 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.957      ;
; 1.698 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.964      ;
; 1.703 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.969      ;
; 1.713 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.980      ;
; 1.721 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 1.986      ;
; 1.726 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.992      ;
; 1.727 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.993      ;
; 1.727 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 1.994      ;
; 1.731 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 1.997      ;
; 1.738 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.004      ;
; 1.739 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.005      ;
; 1.752 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.018      ;
; 1.756 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 2.023      ;
; 1.760 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 2.027      ;
; 1.771 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.037      ;
; 1.774 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.040      ;
; 1.797 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.063      ;
; 1.809 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.075      ;
; 1.810 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 2.076      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][36]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][36]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|end_begintransfer                                                                                                                          ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|end_begintransfer                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[9]                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[9]                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|tx_ready                                                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|tx_ready                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                                                                                                          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_overrun                                                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_overrun                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|break_detect                                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|break_detect                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                            ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.657      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clockext'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; toggle0:C6|r_toggle        ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.657      ;
; 0.802 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.072      ;
; 0.834 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.100      ;
; 0.838 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.107      ;
; 1.004 ; clk_event_50m:C3|r_sig     ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.004      ; 1.274      ;
; 1.185 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.451      ;
; 1.185 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.457      ;
; 1.224 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.493      ;
; 1.256 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.522      ;
; 1.256 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.526      ;
; 1.277 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.543      ;
; 1.291 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.557      ;
; 1.295 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.561      ;
; 1.298 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.564      ;
; 1.327 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.593      ;
; 1.327 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.593      ;
; 1.331 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.597      ;
; 1.344 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.610      ;
; 1.348 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.614      ;
; 1.362 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.626      ;
; 1.368 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.634      ;
; 1.384 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.650      ;
; 1.398 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.664      ;
; 1.398 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.664      ;
; 1.401 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.667      ;
; 1.409 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.673      ;
; 1.411 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.675      ;
; 1.439 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.705      ;
; 1.454 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.721      ;
; 1.458 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.724      ;
; 1.469 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.735      ;
; 1.476 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.742      ;
; 1.490 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.756      ;
; 1.505 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.769      ;
; 1.510 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.776      ;
; 1.511 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.777      ;
; 1.525 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.791      ;
; 1.542 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.806      ;
; 1.553 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.817      ;
; 1.555 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.011     ; 1.810      ;
; 1.561 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.827      ;
; 1.581 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.847      ;
; 1.590 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.856      ;
; 1.597 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.863      ;
; 1.604 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.870      ;
; 1.626 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.011     ; 1.881      ;
; 1.632 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.898      ;
; 1.644 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.910      ;
; 1.647 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.911      ;
; 1.648 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.914      ;
; 1.648 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.914      ;
; 1.652 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.918      ;
; 1.655 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.921      ;
; 1.657 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.923      ;
; 1.658 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.924      ;
; 1.658 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.924      ;
; 1.659 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.925      ;
; 1.660 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.926      ;
; 1.667 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.009      ; 1.942      ;
; 1.667 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.933      ;
; 1.667 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.934      ;
; 1.674 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.002     ; 1.938      ;
; 1.681 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.947      ;
; 1.697 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.011     ; 1.952      ;
; 1.703 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.969      ;
; 1.703 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.969      ;
; 1.705 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.971      ;
; 1.727 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.993      ;
; 1.728 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 1.994      ;
; 1.738 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.009      ; 2.013      ;
; 1.738 ; clk_event_50m:C3|r_cnt[25] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 2.004      ;
; 1.738 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 2.004      ;
; 1.739 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.011     ; 1.994      ;
; 1.739 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 2.005      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock50m'                                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                                         ; clock50m     ; clock50m    ; 20.000       ; -0.003     ; 4.510      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 4.515      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]              ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 4.515      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[13]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.014      ; 4.527      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.014      ; 4.527      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 4.532      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[13]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 4.532      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[26]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[18]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[10]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.014      ; 4.527      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[14]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.014      ; 4.527      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[6]                                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.014      ; 4.527      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[23]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[20]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[19]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[9]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[2]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot_right                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 4.519      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[8]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 4.521      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[6]                                                                         ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[8]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[7]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[6]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 4.521      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[5]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 4.521      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[9]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[10]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[11]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_logic_op[0]                                                                   ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 4.519      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_logic_op[1]                                                                   ; clock50m     ; clock50m    ; 20.000       ; 0.006      ; 4.519      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[10]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.016      ; 4.529      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.016      ; 4.529      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[8]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.016      ; 4.529      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.016      ; 4.529      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_unsigned_lo_imm16                                                        ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 4.524      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[21]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 4.532      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[18]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[28]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[12]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.014      ; 4.527      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[15]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[27]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[11]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.014      ; 4.527      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[19]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 4.532      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[16]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[17]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 4.524      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[14]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[15]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[16]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[17]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[23]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[20]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 4.524      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.014      ; 4.527      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[21]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 4.524      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[25]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[9]                                                                  ; clock50m     ; clock50m    ; 20.000       ; 0.014      ; 4.527      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[22]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[21]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[22]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[24]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 4.524      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[24]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_rot_right                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 4.524      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[1]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[0]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_logical                                                            ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 4.524      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[23]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[17]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 4.532      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[11]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 4.524      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[4]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[7]                                                                         ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[0]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 4.525      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[12]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                                                        ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[12]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 4.524      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_force_src2_zero                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.008      ; 4.521      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[13]                                                          ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 4.523      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                                ; clock50m     ; clock50m    ; 20.000       ; 0.011      ; 4.524      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 4.532      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[10]                                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[8]                                                                         ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[1]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[15]                                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.014      ; 4.527      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[9]                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 4.532      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[9]                                                                         ; clock50m     ; clock50m    ; 20.000       ; 0.019      ; 4.532      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.013      ; 4.526      ;
; 15.523 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]                                                           ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 4.522      ;
+--------+-----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock50m'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|delayed_unxrx_in_processxx3                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_overrun                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|break_detect                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[7]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[6]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[5]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[4]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[3]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[2]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[1]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.225 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[0]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.472      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 4.485      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 4.485      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][36]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 4.497      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][36]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 4.497      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 4.511      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 4.497      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 4.497      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 4.497      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][43]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 4.497      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 4.497      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[0]                               ; clock50m     ; clock50m    ; 0.000        ; 0.005      ; 4.497      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 4.499      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[18]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 4.506      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_alu_sub                                                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 4.500      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 4.509      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[1]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 4.499      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.009      ; 4.501      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[7]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 4.499      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[4]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 4.499      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[3]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 4.499      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[10]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 4.506      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[17]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 4.509      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_logic                                                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 4.500      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 4.485      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; -0.007     ; 4.485      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[20]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 4.509      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[22]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.017      ; 4.509      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[0]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 4.499      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[25]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 4.511      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[26]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 4.507      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[26]                                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 4.507      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 4.504      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 4.504      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 4.504      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 4.504      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 4.504      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[7]                                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 4.511      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.019      ; 4.511      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.011      ; 4.503      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|baud_rate_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 4.490      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|baud_rate_counter[1]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 4.490      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|baud_rate_counter[2]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 4.490      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|baud_rate_counter[4]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 4.490      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|baud_rate_counter[5]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 4.490      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|baud_rate_counter[6]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 4.490      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|baud_rate_counter[7]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 4.490      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|baud_rate_counter[8]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 4.490      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|baud_rate_counter[3]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 4.490      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|baud_clk_en                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.002     ; 4.490      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[9]                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[8]                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[7]                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[6]                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[5]                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[4]                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[3]                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[2]                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[1]                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.003     ; 4.489      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|do_load_shifter                                                                                                                        ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 4.483      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_regs:the_nios2_uart_0_regs|control_reg[5]                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 4.483      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_regs:the_nios2_uart_0_regs|control_reg[4]                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 4.483      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|tx_shift_empty                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 4.483      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_regs:the_nios2_uart_0_regs|control_reg[8]                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 4.483      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|delayed_unxsync_rxdxx1                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[1]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.001      ; 4.493      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[5]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.001      ; 4.493      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[6]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.001      ; 4.493      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[7]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.001      ; 4.493      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[8]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.001      ; 4.493      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[3]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.001      ; 4.493      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|do_start_rx                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.019     ; 4.473      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_regs:the_nios2_uart_0_regs|control_reg[2]                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 4.483      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_regs:the_nios2_uart_0_regs|control_reg[3]                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 4.483      ;
; 4.226 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_regs:the_nios2_uart_0_regs|control_reg[6]                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; -0.009     ; 4.483      ;
+-------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clockext'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock27m'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; 4.575 ; 4.575 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 4.233 ; 4.233 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 4.475 ; 4.475 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 4.534 ; 4.534 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 4.575 ; 4.575 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 4.228 ; 4.228 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 4.247 ; 4.247 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 4.528 ; 4.528 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 4.297 ; 4.297 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 4.095 ; 4.095 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 3.840 ; 3.840 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 4.095 ; 4.095 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; -3.998 ; -3.998 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -4.003 ; -4.003 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -4.245 ; -4.245 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -4.304 ; -4.304 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -4.345 ; -4.345 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -3.998 ; -3.998 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -4.017 ; -4.017 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -4.298 ; -4.298 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -4.067 ; -4.067 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -3.610 ; -3.610 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -3.610 ; -3.610 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -3.865 ; -3.865 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 8.059  ; 8.059  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 8.059  ; 8.059  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 8.988  ; 8.988  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.295  ; 8.295  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.288  ; 8.288  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.918  ; 7.918  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.297  ; 8.297  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.988  ; 8.988  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.762  ; 7.762  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 8.973  ; 8.973  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.816  ; 7.816  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 8.530  ; 8.530  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 8.537  ; 8.537  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.743  ; 7.743  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 8.262  ; 8.262  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.541  ; 7.541  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 8.043  ; 8.043  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.197  ; 7.197  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 8.292  ; 8.292  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.910  ; 7.910  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 8.258  ; 8.258  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.297  ; 7.297  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 8.251  ; 8.251  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.993  ; 7.993  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.528  ; 7.528  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.631  ; 7.631  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 9.612  ; 9.612  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 9.612  ; 9.612  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.696  ; 8.696  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.469  ; 8.469  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.505  ; 8.505  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.508  ; 8.508  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 9.278  ; 9.278  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.502  ; 8.502  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.548  ; 8.548  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.240  ; 8.240  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.050  ; 8.050  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 8.339  ; 8.339  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 8.339  ; 8.339  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 9.259  ; 9.259  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 8.302  ; 8.302  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 8.341  ; 8.341  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.904  ; 8.904  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 7.599  ; 7.599  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 9.255  ; 9.255  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 9.259  ; 9.259  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 8.874  ; 8.874  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 8.327  ; 8.327  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 8.327  ; 8.327  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 9.075  ; 9.075  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 8.602  ; 8.602  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 8.398  ; 8.398  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 8.720  ; 8.720  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 8.807  ; 8.807  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 7.921  ; 7.921  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 9.075  ; 9.075  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 9.386  ; 9.386  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 8.332  ; 8.332  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 9.386  ; 9.386  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 8.085  ; 8.085  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 8.187  ; 8.187  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 7.822  ; 7.822  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 8.294  ; 8.294  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 8.112  ; 8.112  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 9.184  ; 9.184  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.054  ; 8.054  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.676  ; 7.676  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 9.079  ; 9.079  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 9.184  ; 9.184  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.601  ; 7.601  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 8.952  ; 8.952  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.563  ; 7.563  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 8.205  ; 8.205  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 8.205  ; 8.205  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 7.305  ; 7.305  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 7.774  ; 7.774  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 7.913  ; 7.913  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 7.537  ; 7.537  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 7.547  ; 7.547  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.000  ; 8.000  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.328  ; 7.328  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.281  ; 7.281  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.852  ; 7.852  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.852  ; 7.852  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 14.351 ; 14.351 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 11.589 ; 11.589 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 14.351 ; 14.351 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 13.675 ; 13.675 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 14.214 ; 14.214 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 13.111 ; 13.111 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 13.640 ; 13.640 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 13.424 ; 13.424 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 13.854 ; 13.854 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.734  ; 8.734  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 9.594  ; 9.594  ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 9.594  ; 9.594  ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 8.059  ; 8.059  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 8.059  ; 8.059  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 7.197  ; 7.197  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.295  ; 8.295  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.288  ; 8.288  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.918  ; 7.918  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.297  ; 8.297  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.988  ; 8.988  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.762  ; 7.762  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 8.973  ; 8.973  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.816  ; 7.816  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 8.530  ; 8.530  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 8.537  ; 8.537  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.743  ; 7.743  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 8.262  ; 8.262  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.541  ; 7.541  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 8.043  ; 8.043  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.197  ; 7.197  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 8.292  ; 8.292  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.910  ; 7.910  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 8.258  ; 8.258  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.297  ; 7.297  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 8.251  ; 8.251  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.993  ; 7.993  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.528  ; 7.528  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.631  ; 7.631  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.469  ; 8.469  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 9.612  ; 9.612  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.696  ; 8.696  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.469  ; 8.469  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.505  ; 8.505  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.508  ; 8.508  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 9.278  ; 9.278  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.502  ; 8.502  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.548  ; 8.548  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.240  ; 8.240  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.050  ; 8.050  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 8.339  ; 8.339  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 8.339  ; 8.339  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 7.599  ; 7.599  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 8.302  ; 8.302  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 8.341  ; 8.341  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.904  ; 8.904  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 7.599  ; 7.599  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 9.255  ; 9.255  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 9.259  ; 9.259  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 8.874  ; 8.874  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 8.327  ; 8.327  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 8.327  ; 8.327  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 8.602  ; 8.602  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 8.398  ; 8.398  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 8.720  ; 8.720  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 8.807  ; 8.807  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 7.921  ; 7.921  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 9.075  ; 9.075  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 7.822  ; 7.822  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 8.332  ; 8.332  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 9.386  ; 9.386  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 8.085  ; 8.085  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 8.187  ; 8.187  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 7.822  ; 7.822  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 8.294  ; 8.294  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 8.112  ; 8.112  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 7.563  ; 7.563  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.054  ; 8.054  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.676  ; 7.676  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 9.079  ; 9.079  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 9.184  ; 9.184  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.601  ; 7.601  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 8.952  ; 8.952  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.563  ; 7.563  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 7.305  ; 7.305  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 8.205  ; 8.205  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 7.305  ; 7.305  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 7.774  ; 7.774  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 7.913  ; 7.913  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 7.537  ; 7.537  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 7.547  ; 7.547  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.000  ; 8.000  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.328  ; 7.328  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.281  ; 7.281  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.852  ; 7.852  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.852  ; 7.852  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 8.084  ; 8.084  ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 8.084  ; 8.084  ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 11.396 ; 11.396 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 9.557  ; 9.557  ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 10.309 ; 10.309 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 9.872  ; 9.872  ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 9.649  ; 9.649  ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 8.943  ; 8.943  ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 10.395 ; 10.395 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.734  ; 8.734  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 9.594  ; 9.594  ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 9.594  ; 9.594  ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+-------------+---------------+--------+----+----+--------+
; Input Port  ; Output Port   ; RR     ; RF ; FR ; FF     ;
+-------------+---------------+--------+----+----+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;    ;    ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;    ;    ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;    ;    ; 7.984  ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;    ;    ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.595  ;    ;    ; 8.595  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;    ;    ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;    ;    ; 8.282  ;
; SW[8]       ; LEDR[8]       ; 5.872  ;    ;    ; 5.872  ;
; SW[9]       ; LEDR[9]       ; 6.122  ;    ;    ; 6.122  ;
; SW[10]      ; LEDR[10]      ; 5.847  ;    ;    ; 5.847  ;
; SW[11]      ; LEDR[11]      ; 5.636  ;    ;    ; 5.636  ;
; SW[12]      ; LEDR[12]      ; 5.910  ;    ;    ; 5.910  ;
; SW[13]      ; LEDR[13]      ; 9.598  ;    ;    ; 9.598  ;
; SW[14]      ; LEDR[14]      ; 9.635  ;    ;    ; 9.635  ;
; SW[15]      ; LEDR[15]      ; 9.405  ;    ;    ; 9.405  ;
; SW[16]      ; LEDR[16]      ; 9.765  ;    ;    ; 9.765  ;
; SW[17]      ; LEDR[17]      ; 9.595  ;    ;    ; 9.595  ;
; TCK         ; TDO           ; 9.244  ;    ;    ; 9.244  ;
; TCS         ; TDO           ; 9.416  ;    ;    ; 9.416  ;
; TDI         ; TDO           ; 9.154  ;    ;    ; 9.154  ;
; TD_DATA[0]  ; TD_RESET      ; 10.120 ;    ;    ; 10.120 ;
; TD_DATA[1]  ; TD_RESET      ; 9.745  ;    ;    ; 9.745  ;
; TD_DATA[2]  ; TD_RESET      ; 10.063 ;    ;    ; 10.063 ;
; TD_DATA[3]  ; TD_RESET      ; 9.972  ;    ;    ; 9.972  ;
; TD_DATA[4]  ; TD_RESET      ; 10.210 ;    ;    ; 10.210 ;
; TD_DATA[5]  ; TD_RESET      ; 10.007 ;    ;    ; 10.007 ;
; TD_DATA[6]  ; TD_RESET      ; 10.192 ;    ;    ; 10.192 ;
; TD_DATA[7]  ; TD_RESET      ; 10.290 ;    ;    ; 10.290 ;
; TD_HS       ; TD_RESET      ; 9.901  ;    ;    ; 9.901  ;
; TD_VS       ; TD_RESET      ; 9.725  ;    ;    ; 9.725  ;
+-------------+---------------+--------+----+----+--------+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+-------------+---------------+--------+----+----+--------+
; Input Port  ; Output Port   ; RR     ; RF ; FR ; FF     ;
+-------------+---------------+--------+----+----+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;    ;    ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;    ;    ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;    ;    ; 7.984  ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;    ;    ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.595  ;    ;    ; 8.595  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;    ;    ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;    ;    ; 8.282  ;
; SW[8]       ; LEDR[8]       ; 5.872  ;    ;    ; 5.872  ;
; SW[9]       ; LEDR[9]       ; 6.122  ;    ;    ; 6.122  ;
; SW[10]      ; LEDR[10]      ; 5.847  ;    ;    ; 5.847  ;
; SW[11]      ; LEDR[11]      ; 5.636  ;    ;    ; 5.636  ;
; SW[12]      ; LEDR[12]      ; 5.910  ;    ;    ; 5.910  ;
; SW[13]      ; LEDR[13]      ; 9.598  ;    ;    ; 9.598  ;
; SW[14]      ; LEDR[14]      ; 9.635  ;    ;    ; 9.635  ;
; SW[15]      ; LEDR[15]      ; 9.405  ;    ;    ; 9.405  ;
; SW[16]      ; LEDR[16]      ; 9.765  ;    ;    ; 9.765  ;
; SW[17]      ; LEDR[17]      ; 9.595  ;    ;    ; 9.595  ;
; TCK         ; TDO           ; 9.244  ;    ;    ; 9.244  ;
; TCS         ; TDO           ; 9.416  ;    ;    ; 9.416  ;
; TDI         ; TDO           ; 9.154  ;    ;    ; 9.154  ;
; TD_DATA[0]  ; TD_RESET      ; 10.120 ;    ;    ; 10.120 ;
; TD_DATA[1]  ; TD_RESET      ; 9.745  ;    ;    ; 9.745  ;
; TD_DATA[2]  ; TD_RESET      ; 10.063 ;    ;    ; 10.063 ;
; TD_DATA[3]  ; TD_RESET      ; 9.972  ;    ;    ; 9.972  ;
; TD_DATA[4]  ; TD_RESET      ; 10.210 ;    ;    ; 10.210 ;
; TD_DATA[5]  ; TD_RESET      ; 10.007 ;    ;    ; 10.007 ;
; TD_DATA[6]  ; TD_RESET      ; 10.192 ;    ;    ; 10.192 ;
; TD_DATA[7]  ; TD_RESET      ; 10.290 ;    ;    ; 10.290 ;
; TD_HS       ; TD_RESET      ; 9.901  ;    ;    ; 9.901  ;
; TD_VS       ; TD_RESET      ; 9.725  ;    ;    ; 9.725  ;
+-------------+---------------+--------+----+----+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 7.826 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.259 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.259 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.279 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.279 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.527 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.527 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 8.487 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 8.497 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 8.516 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 8.516 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 8.526 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 8.526 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.836 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.826 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.904 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.914 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.914 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.894 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.884 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.884 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.856 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.856 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.448 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.354 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.354 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.354 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.374 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.374 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.489 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.489 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.489 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.489 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 9.261 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.334 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 7.826 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.259 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.259 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.279 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.279 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.527 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.527 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 8.487 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 8.497 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 8.516 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 8.516 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 8.526 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 8.526 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.836 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.826 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.904 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.914 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.914 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.894 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.884 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.884 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.856 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.856 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.448 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.354 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.354 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.354 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.374 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.374 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.489 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.489 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.489 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.489 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 9.261 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.334 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 7.826     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.259     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.259     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.279     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.279     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.527     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.527     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 8.487     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 8.497     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 8.516     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 8.516     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 8.526     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 8.526     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.836     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.826     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.904     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.914     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.914     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.894     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.884     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.884     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.856     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.856     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.448     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.354     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.354     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.354     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.374     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.374     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.489     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.489     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.489     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.489     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 9.261     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.334     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 7.826     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.259     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.259     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 8.279     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.279     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.527     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 8.527     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 8.487     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 8.497     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 8.516     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 8.516     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 8.526     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 8.526     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.836     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 7.826     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.904     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 7.914     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.914     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 7.894     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.884     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 7.884     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.856     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.856     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 8.448     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 8.354     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 8.354     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.354     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.374     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.374     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.489     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 8.489     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.489     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.489     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 9.261     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.334     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 14.749 ; 0.000         ;
; clockext ; 17.791 ; 0.000         ;
; clock27m ; 34.746 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock27m ; 0.215 ; 0.000         ;
; clock50m ; 0.215 ; 0.000         ;
; clockext ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock50m ; 17.502 ; 0.000         ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock50m ; 2.358 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock50m            ; 7.500  ; 0.000         ;
; clockext            ; 9.000  ; 0.000         ;
; clock27m            ; 17.500 ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock50m'                                                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                   ; To Node                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.749 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                   ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 5.285      ;
; 14.754 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][82]                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                   ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 5.280      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_we_reg        ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg0  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg1  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg2  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg3  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg4  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg5  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg6  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg7  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg8  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg9  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg10 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.768 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a0~porta_address_reg11 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[0]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.216      ;
; 14.783 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.012     ; 5.237      ;
; 14.783 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.012     ; 5.237      ;
; 14.827 ; lcd_test00:lcd_inst0|lcd_controller:C0|clk_count[1]                                                                                                         ; lcd_test00:lcd_inst0|lcd_controller:C0|e                                            ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.214      ;
; 14.830 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.008     ; 5.194      ;
; 14.830 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.008     ; 5.194      ;
; 14.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]    ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.198      ;
; 14.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[18]    ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.198      ;
; 14.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]    ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.198      ;
; 14.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]    ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.198      ;
; 14.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[19]    ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.198      ;
; 14.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]    ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.198      ;
; 14.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]    ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.198      ;
; 14.835 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]    ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.198      ;
; 14.861 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[2]   ; clock50m     ; clock50m    ; 20.000       ; -0.008     ; 5.163      ;
; 14.861 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[4]  ; clock50m     ; clock50m    ; 20.000       ; -0.008     ; 5.163      ;
; 14.861 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[6]  ; clock50m     ; clock50m    ; 20.000       ; -0.008     ; 5.163      ;
; 14.861 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]  ; clock50m     ; clock50m    ; 20.000       ; -0.008     ; 5.163      ;
; 14.864 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.155      ;
; 14.864 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.155      ;
; 14.866 ; lcd_test00:lcd_inst0|lcd_controller:C0|clk_count[2]                                                                                                         ; lcd_test00:lcd_inst0|lcd_controller:C0|e                                            ; clock50m     ; clock50m    ; 20.000       ; 0.009      ; 5.175      ;
; 14.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.149      ;
; 14.870 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.013     ; 5.149      ;
; 14.875 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                   ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 5.159      ;
; 14.880 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                   ; clock50m     ; clock50m    ; 20.000       ; 0.002      ; 5.154      ;
; 14.882 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]    ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.155      ;
; 14.882 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[18]    ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.155      ;
; 14.882 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]    ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.155      ;
; 14.882 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]    ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.155      ;
; 14.882 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[19]    ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.155      ;
; 14.882 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]    ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.155      ;
; 14.882 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]    ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.155      ;
; 14.882 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]    ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 5.155      ;
; 14.901 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[2]  ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 5.135      ;
; 14.901 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[3]  ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 5.135      ;
; 14.901 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[8]  ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 5.135      ;
; 14.901 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[10] ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 5.135      ;
; 14.902 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.008     ; 5.122      ;
; 14.902 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.008     ; 5.122      ;
; 14.903 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.012     ; 5.117      ;
; 14.903 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[13]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                   ; clock50m     ; clock50m    ; 20.000       ; -0.012     ; 5.117      ;
; 14.908 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|byteen_reg[2]   ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 5.120      ;
; 14.908 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[4]  ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 5.120      ;
; 14.908 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[6]  ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 5.120      ;
; 14.908 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[7]  ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 5.120      ;
; 14.913 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[9]  ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.120      ;
; 14.913 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[11] ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.120      ;
; 14.913 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[13] ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.120      ;
; 14.913 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[15] ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.120      ;
; 14.913 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[17] ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.120      ;
; 14.916 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.116      ;
; 14.916 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[18]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.116      ;
; 14.916 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.116      ;
; 14.916 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.116      ;
; 14.916 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[19]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.116      ;
; 14.916 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.116      ;
; 14.916 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.116      ;
; 14.916 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.116      ;
; 14.917 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[13]    ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.116      ;
; 14.917 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[5]     ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.116      ;
; 14.917 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[14]    ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.116      ;
; 14.917 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[6]     ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.116      ;
; 14.917 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[8]     ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.116      ;
; 14.917 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[0]     ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.116      ;
; 14.917 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[19] ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.116      ;
; 14.917 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[12]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[20] ; clock50m     ; clock50m    ; 20.000       ; 0.001      ; 5.116      ;
; 14.922 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.110      ;
; 14.922 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[18]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.110      ;
; 14.922 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.110      ;
; 14.922 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.110      ;
; 14.922 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[19]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.110      ;
; 14.922 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.110      ;
; 14.922 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.110      ;
; 14.922 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                                                  ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[23]    ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.110      ;
; 14.926 ; lcd_test00:lcd_inst0|lcd_controller:C0|clk_count[0]                                                                                                         ; lcd_test00:lcd_inst0|lcd_controller:C0|e                                            ; clock50m     ; clock50m    ; 20.000       ; 0.000      ; 5.106      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_we_reg       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_address_reg0 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_address_reg1 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_address_reg2 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_address_reg3 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_address_reg4 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_address_reg5 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_address_reg6 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_address_reg7 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_address_reg8 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
; 14.927 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_jmc1:auto_generated|ram_block1a12~porta_address_reg9 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[4]       ; clock50m     ; clock50m    ; 20.000       ; -0.048     ; 5.057      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clockext'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 17.791 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.241      ;
; 17.896 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.136      ;
; 17.911 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.121      ;
; 17.934 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.098      ;
; 18.024 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 2.008      ;
; 18.028 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.995      ;
; 18.048 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.984      ;
; 18.048 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.975      ;
; 18.083 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.940      ;
; 18.133 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.890      ;
; 18.137 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.886      ;
; 18.148 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.875      ;
; 18.153 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.870      ;
; 18.168 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.855      ;
; 18.171 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.852      ;
; 18.188 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.835      ;
; 18.191 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.832      ;
; 18.194 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.837      ;
; 18.203 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.820      ;
; 18.212 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.811      ;
; 18.218 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.814      ;
; 18.226 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.797      ;
; 18.242 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.781      ;
; 18.251 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.781      ;
; 18.257 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.766      ;
; 18.261 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.770      ;
; 18.261 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.762      ;
; 18.263 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.760      ;
; 18.269 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.763      ;
; 18.273 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.759      ;
; 18.280 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.743      ;
; 18.281 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.742      ;
; 18.285 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.738      ;
; 18.296 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.727      ;
; 18.305 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.718      ;
; 18.315 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.716      ;
; 18.316 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.707      ;
; 18.317 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.706      ;
; 18.332 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.691      ;
; 18.333 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.690      ;
; 18.340 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.683      ;
; 18.347 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.685      ;
; 18.350 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.673      ;
; 18.355 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.668      ;
; 18.367 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.010      ; 1.675      ;
; 18.368 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.655      ;
; 18.370 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.653      ;
; 18.374 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.658      ;
; 18.378 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.654      ;
; 18.383 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.640      ;
; 18.389 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.010      ; 1.653      ;
; 18.390 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.642      ;
; 18.393 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.639      ;
; 18.394 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.629      ;
; 18.396 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.010      ; 1.646      ;
; 18.401 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.622      ;
; 18.405 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.618      ;
; 18.406 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.617      ;
; 18.412 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.620      ;
; 18.416 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.607      ;
; 18.416 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.616      ;
; 18.427 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.605      ;
; 18.431 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.591      ;
; 18.431 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.009      ; 1.610      ;
; 18.437 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.595      ;
; 18.438 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.585      ;
; 18.439 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.584      ;
; 18.439 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.583      ;
; 18.440 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.583      ;
; 18.445 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.578      ;
; 18.451 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.571      ;
; 18.453 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.570      ;
; 18.455 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.568      ;
; 18.455 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.568      ;
; 18.459 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.573      ;
; 18.463 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 20.000       ; -0.001     ; 1.568      ;
; 18.466 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.556      ;
; 18.469 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.554      ;
; 18.470 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.553      ;
; 18.475 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.548      ;
; 18.476 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.547      ;
; 18.481 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.010      ; 1.561      ;
; 18.481 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.551      ;
; 18.482 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.540      ;
; 18.483 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.549      ;
; 18.486 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.536      ;
; 18.488 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.535      ;
; 18.488 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.544      ;
; 18.488 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.544      ;
; 18.493 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.539      ;
; 18.493 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.530      ;
; 18.496 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.527      ;
; 18.498 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.524      ;
; 18.499 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.533      ;
; 18.504 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.518      ;
; 18.506 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 20.000       ; 0.000      ; 1.526      ;
; 18.506 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.517      ;
; 18.508 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.515      ;
; 18.509 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 20.000       ; -0.010     ; 1.513      ;
; 18.510 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 20.000       ; -0.009     ; 1.513      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock27m'                                                                                                           ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 34.746 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.286      ;
; 34.809 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.223      ;
; 34.847 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.185      ;
; 34.994 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 2.039      ;
; 35.014 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 2.019      ;
; 35.021 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 2.011      ;
; 35.049 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.984      ;
; 35.057 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.976      ;
; 35.062 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.970      ;
; 35.077 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.956      ;
; 35.080 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.952      ;
; 35.095 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.938      ;
; 35.103 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.930      ;
; 35.112 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.921      ;
; 35.115 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.918      ;
; 35.143 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.890      ;
; 35.145 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.887      ;
; 35.150 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.883      ;
; 35.166 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.867      ;
; 35.174 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.858      ;
; 35.178 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.855      ;
; 35.187 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.845      ;
; 35.194 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.838      ;
; 35.202 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.831      ;
; 35.203 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.830      ;
; 35.203 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.830      ;
; 35.204 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[0]  ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.829      ;
; 35.204 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.829      ;
; 35.206 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.827      ;
; 35.208 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.825      ;
; 35.210 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.823      ;
; 35.224 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.809      ;
; 35.229 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.804      ;
; 35.235 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.797      ;
; 35.239 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.793      ;
; 35.241 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.792      ;
; 35.259 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.773      ;
; 35.262 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.771      ;
; 35.279 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.754      ;
; 35.292 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.741      ;
; 35.298 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.734      ;
; 35.299 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.734      ;
; 35.309 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.724      ;
; 35.310 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.723      ;
; 35.314 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.718      ;
; 35.316 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.717      ;
; 35.320 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.711      ;
; 35.325 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.708      ;
; 35.325 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.708      ;
; 35.328 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.705      ;
; 35.330 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.703      ;
; 35.330 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.703      ;
; 35.330 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.703      ;
; 35.332 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.699      ;
; 35.334 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.699      ;
; 35.336 ; clk_event_50m:C2|r_cnt[12] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.696      ;
; 35.348 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.685      ;
; 35.354 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.678      ;
; 35.362 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.671      ;
; 35.363 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.670      ;
; 35.365 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.668      ;
; 35.368 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.665      ;
; 35.369 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.664      ;
; 35.369 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.664      ;
; 35.370 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[0]  ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.663      ;
; 35.371 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.662      ;
; 35.372 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.661      ;
; 35.372 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.659      ;
; 35.374 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.659      ;
; 35.374 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.657      ;
; 35.379 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[23] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.654      ;
; 35.382 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.649      ;
; 35.383 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.650      ;
; 35.390 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.643      ;
; 35.393 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.640      ;
; 35.400 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.633      ;
; 35.411 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.621      ;
; 35.412 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.619      ;
; 35.413 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.620      ;
; 35.417 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[22] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.616      ;
; 35.419 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.614      ;
; 35.422 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.611      ;
; 35.431 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.601      ;
; 35.437 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.596      ;
; 35.441 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.591      ;
; 35.442 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.590      ;
; 35.442 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.591      ;
; 35.442 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.591      ;
; 35.444 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.587      ;
; 35.448 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[15] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.585      ;
; 35.454 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.578      ;
; 35.456 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.576      ;
; 35.458 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.573      ;
; 35.462 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.571      ;
; 35.463 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.569      ;
; 35.471 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.560      ;
; 35.477 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.556      ;
; 35.480 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 37.000       ; -0.001     ; 1.551      ;
; 35.482 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 37.000       ; 0.000      ; 1.550      ;
; 35.487 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[12] ; clock27m     ; clock27m    ; 37.000       ; 0.001      ; 1.546      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock27m'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; toggle0:C5|r_toggle        ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.356 ; clk_event_50m:C2|r_cnt[24] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.513      ;
; 0.373 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.528      ;
; 0.436 ; clk_event_50m:C2|r_sig     ; toggle0:C5|r_toggle        ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.587      ;
; 0.496 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.652      ;
; 0.514 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.668      ;
; 0.531 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.687      ;
; 0.548 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[4]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.722      ;
; 0.575 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.727      ;
; 0.582 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; clk_event_50m:C2|r_cnt[23] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.741      ;
; 0.599 ; clk_event_50m:C2|r_cnt[21] ; clk_event_50m:C2|r_cnt[21] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.751      ;
; 0.603 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.760      ;
; 0.611 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.763      ;
; 0.613 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.765      ;
; 0.617 ; clk_event_50m:C2|r_cnt[22] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.771      ;
; 0.638 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.790      ;
; 0.643 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.795      ;
; 0.652 ; clk_event_50m:C2|r_cnt[15] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.804      ;
; 0.654 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.806      ;
; 0.659 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.811      ;
; 0.662 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.814      ;
; 0.663 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[5]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.820      ;
; 0.678 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.830      ;
; 0.681 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.833      ;
; 0.682 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.834      ;
; 0.687 ; clk_event_50m:C2|r_cnt[14] ; clk_event_50m:C2|r_cnt[14] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.839      ;
; 0.687 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.840      ;
; 0.689 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.841      ;
; 0.694 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[6]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.850      ;
; 0.699 ; clk_event_50m:C2|r_cnt[19] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.851      ;
; 0.712 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[1]  ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.863      ;
; 0.713 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.865      ;
; 0.722 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.875      ;
; 0.729 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.881      ;
; 0.732 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.884      ;
; 0.741 ; clk_event_50m:C2|r_cnt[25] ; clk_event_50m:C2|r_cnt[25] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.893      ;
; 0.747 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[2]  ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.898      ;
; 0.747 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.899      ;
; 0.748 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.900      ;
; 0.749 ; clk_event_50m:C2|r_cnt[6]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.901      ;
; 0.749 ; clk_event_50m:C2|r_cnt[7]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.902      ;
; 0.752 ; clk_event_50m:C2|r_cnt[16] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.904      ;
; 0.754 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[24] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.906      ;
; 0.757 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.910      ;
; 0.757 ; clk_event_50m:C2|r_cnt[11] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.910      ;
; 0.761 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[17] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.913      ;
; 0.764 ; clk_event_50m:C2|r_cnt[4]  ; clk_event_50m:C2|r_cnt[11] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.916      ;
; 0.768 ; clk_event_50m:C2|r_cnt[20] ; clk_event_50m:C2|r_cnt[20] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.920      ;
; 0.768 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[8]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.920      ;
; 0.772 ; clk_event_50m:C2|r_cnt[18] ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.924      ;
; 0.776 ; clk_event_50m:C2|r_cnt[13] ; clk_event_50m:C2|r_cnt[13] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.928      ;
; 0.777 ; clk_event_50m:C2|r_cnt[9]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.930      ;
; 0.779 ; clk_event_50m:C2|r_cnt[17] ; clk_event_50m:C2|r_cnt[19] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.931      ;
; 0.782 ; clk_event_50m:C2|r_cnt[0]  ; clk_event_50m:C2|r_cnt[3]  ; clock27m     ; clock27m    ; 0.000        ; -0.001     ; 0.933      ;
; 0.783 ; clk_event_50m:C2|r_cnt[3]  ; clk_event_50m:C2|r_cnt[10] ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.935      ;
; 0.792 ; clk_event_50m:C2|r_cnt[10] ; clk_event_50m:C2|r_cnt[18] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.945      ;
; 0.794 ; clk_event_50m:C2|r_cnt[2]  ; clk_event_50m:C2|r_sig     ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.947      ;
; 0.794 ; clk_event_50m:C2|r_cnt[8]  ; clk_event_50m:C2|r_cnt[16] ; clock27m     ; clock27m    ; 0.000        ; 0.001      ; 0.947      ;
; 0.800 ; clk_event_50m:C2|r_cnt[5]  ; clk_event_50m:C2|r_cnt[7]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.952      ;
; 0.803 ; clk_event_50m:C2|r_cnt[1]  ; clk_event_50m:C2|r_cnt[9]  ; clock27m     ; clock27m    ; 0.000        ; 0.000      ; 0.955      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][36]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][36]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_agent:ext_flash_uas_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0]                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[3]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][5]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][2]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][6]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_rd                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|monitor_error          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|resetlatch             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|MonDReg[16]                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                  ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][82]                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][4]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][3]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][0]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rdata_fifo|mem[3][1]                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|break_on_reset         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_oci_debug:the_nios2_nios2_qsys_0_nios2_oci_debug|jtag_break             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_ienable_reg[0]                                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:uart_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|wait_latency_counter[0]                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|end_begintransfer                                                                                                                          ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:uart_0_s1_translator|end_begintransfer                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[9]                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[9]                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                         ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx5_out[0]                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|tx_ready                                                                                                                               ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_tx:the_nios2_uart_0_tx|tx_ready                                                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|baud_rate_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                                                                                                          ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_overrun                                                                                                                             ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_overrun                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|break_detect                                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|break_detect                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                           ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                            ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode7_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode7_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period5_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period6_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period4_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:period3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex1_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex1_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex3_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex2_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex2_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:lcd_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:hex0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:hex0_s1_translator|wait_latency_counter[0]                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clockext'                                                                                                           ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; toggle0:C6|r_toggle        ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; clk_event_50m:C3|r_cnt[24] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.528      ;
; 0.445 ; clk_event_50m:C3|r_sig     ; toggle0:C6|r_toggle        ; clockext     ; clockext    ; 0.000        ; 0.002      ; 0.599      ;
; 0.496 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.653      ;
; 0.514 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.668      ;
; 0.531 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.688      ;
; 0.546 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.698      ;
; 0.549 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; clk_event_50m:C3|r_cnt[9]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.706      ;
; 0.568 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; clk_event_50m:C3|r_cnt[8]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[4]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.722      ;
; 0.575 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.726      ;
; 0.584 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.736      ;
; 0.589 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.741      ;
; 0.597 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.748      ;
; 0.600 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.752      ;
; 0.603 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.757      ;
; 0.606 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.758      ;
; 0.608 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.759      ;
; 0.613 ; clk_event_50m:C3|r_cnt[7]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.765      ;
; 0.619 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.771      ;
; 0.638 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.790      ;
; 0.643 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.796      ;
; 0.651 ; clk_event_50m:C3|r_cnt[14] ; clk_event_50m:C3|r_cnt[14] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.803      ;
; 0.652 ; clk_event_50m:C3|r_cnt[22] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.804      ;
; 0.654 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.806      ;
; 0.659 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; clk_event_50m:C3|r_cnt[21] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.810      ;
; 0.659 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[5]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.815      ;
; 0.667 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.818      ;
; 0.678 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.830      ;
; 0.689 ; clk_event_50m:C3|r_cnt[5]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.841      ;
; 0.694 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.010     ; 0.840      ;
; 0.698 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[6]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.850      ;
; 0.701 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[1]  ; clockext     ; clockext    ; 0.000        ; 0.009      ; 0.862      ;
; 0.710 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.862      ;
; 0.713 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.865      ;
; 0.715 ; clk_event_50m:C3|r_cnt[13] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.866      ;
; 0.726 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.878      ;
; 0.728 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.880      ;
; 0.729 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.881      ;
; 0.732 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[19] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.884      ;
; 0.732 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[0]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.884      ;
; 0.733 ; clk_event_50m:C3|r_cnt[10] ; clk_event_50m:C3|r_cnt[16] ; clockext     ; clockext    ; 0.000        ; -0.010     ; 0.875      ;
; 0.734 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[25] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.886      ;
; 0.736 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[13] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.888      ;
; 0.736 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[2]  ; clockext     ; clockext    ; 0.000        ; 0.009      ; 0.897      ;
; 0.738 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[22] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.890      ;
; 0.740 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[20] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.892      ;
; 0.740 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[21] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.892      ;
; 0.740 ; clk_event_50m:C3|r_cnt[20] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; -0.001     ; 0.891      ;
; 0.741 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[12] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.893      ;
; 0.746 ; clk_event_50m:C3|r_cnt[18] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.898      ;
; 0.748 ; clk_event_50m:C3|r_cnt[16] ; clk_event_50m:C3|r_cnt[17] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[9]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; clk_event_50m:C3|r_cnt[2]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.900      ;
; 0.749 ; clk_event_50m:C3|r_cnt[6]  ; clk_event_50m:C3|r_cnt[7]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.901      ;
; 0.755 ; clk_event_50m:C3|r_cnt[23] ; clk_event_50m:C3|r_cnt[23] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.907      ;
; 0.764 ; clk_event_50m:C3|r_cnt[4]  ; clk_event_50m:C3|r_cnt[11] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.916      ;
; 0.768 ; clk_event_50m:C3|r_cnt[11] ; clk_event_50m:C3|r_cnt[18] ; clockext     ; clockext    ; 0.000        ; -0.010     ; 0.910      ;
; 0.768 ; clk_event_50m:C3|r_cnt[1]  ; clk_event_50m:C3|r_cnt[8]  ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.920      ;
; 0.770 ; clk_event_50m:C3|r_cnt[17] ; clk_event_50m:C3|r_cnt[24] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.922      ;
; 0.771 ; clk_event_50m:C3|r_cnt[0]  ; clk_event_50m:C3|r_cnt[3]  ; clockext     ; clockext    ; 0.000        ; 0.009      ; 0.932      ;
; 0.774 ; clk_event_50m:C3|r_cnt[15] ; clk_event_50m:C3|r_cnt[15] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.926      ;
; 0.783 ; clk_event_50m:C3|r_cnt[12] ; clk_event_50m:C3|r_sig     ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; clk_event_50m:C3|r_cnt[3]  ; clk_event_50m:C3|r_cnt[10] ; clockext     ; clockext    ; 0.000        ; 0.000      ; 0.935      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock50m'                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_valid                                                         ; clock50m     ; clock50m    ; 20.000       ; -0.001     ; 2.529      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_byteenable[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.537      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[8]                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                       ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[6]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.537      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[5]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.537      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_unsigned_lo_imm16                                        ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[17]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[20]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[21]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[24]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src1[24]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_rot_right                                                ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_logical                                            ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[23]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 2.542      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[24]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 2.542      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[21]                                                ; clock50m     ; clock50m    ; 20.000       ; 0.012      ; 2.542      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_byteenable[2]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.537      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_byteenable[3]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.537      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_byteenable[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.537      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                         ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 2.535      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[19]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[25]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[26]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[27]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[28]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_src2[29]                                                      ; clock50m     ; clock50m    ; 20.000       ; 0.010      ; 2.540      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[0]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.537      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|W_alu_result[1]                                                 ; clock50m     ; clock50m    ; 20.000       ; 0.007      ; 2.537      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[0]                    ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 2.535      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0] ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 2.535      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode5_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1] ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 2.535      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|wait_latency_counter[1]                    ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 2.535      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|read_latency_shift_reg[0]                  ; clock50m     ; clock50m    ; 20.000       ; 0.005      ; 2.535      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[23]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[23]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[23]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[15]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[15]                        ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[15]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|av_readdata_pre[15]                        ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[15]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[7]                                                               ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 2.526      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[7]                                                               ; clock50m     ; clock50m    ; 20.000       ; 0.017      ; 2.547      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[27]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[27]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[27]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[26]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[26]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[26]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[25]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|av_readdata_pre[25]                        ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 2.526      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[25]                        ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 2.526      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[25]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[25]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[24]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[24]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[24]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[22]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period4_s1_translator|av_readdata_pre[22]                        ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[22]                        ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 2.526      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|av_readdata_pre[22]                        ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 2.526      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[22]                        ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[22]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|av_readdata_pre[22]                        ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[22]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[21]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[21]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[21]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|av_readdata_pre[21]                        ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[21]                        ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[20]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[20]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[20]                        ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 2.534      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[20]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|av_readdata_pre[20]                        ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 2.534      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[19]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|av_readdata_pre[19]                        ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[19]                        ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[19]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[19]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[18]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[18]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[18]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period1_s1_translator|av_readdata_pre[17]                        ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 2.526      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period2_s1_translator|av_readdata_pre[17]                        ; clock50m     ; clock50m    ; 20.000       ; -0.004     ; 2.526      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[17]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[17]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[17]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[16]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period0|data_out[16]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period0_s1_translator|av_readdata_pre[16]                        ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[16]                        ; clock50m     ; clock50m    ; 20.000       ; -0.002     ; 2.528      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[16]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:decode5|data_out[14]                                                              ; clock50m     ; clock50m    ; 20.000       ; -0.006     ; 2.524      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_PERIOD0:period4|data_out[14]                                                              ; clock50m     ; clock50m    ; 20.000       ; 0.015      ; 2.545      ;
; 17.502 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode0_s1_translator|av_readdata_pre[14]                        ; clock50m     ; clock50m    ; 20.000       ; 0.004      ; 2.534      ;
+--------+-----------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock50m'                                                                                                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|delayed_unxsync_rxdxx1                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|do_start_rx                                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[8]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[7]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[6]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[5]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[4]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[3]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[2]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[1]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[0]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx6_out[9]                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.015     ; 2.495      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|delayed_unxrx_in_processxx3                                                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|framing_error                                                                                                                          ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_overrun                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|break_detect                                                                                                                           ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[23]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.513      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[23]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.513      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.506      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.506      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[0]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.506      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|wait_latency_counter[1]                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.506      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode3_s1_translator|read_latency_shift_reg[0]                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.506      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[7]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[20]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.518      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[20]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.518      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[18]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.518      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[18]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.518      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[17]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.518      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[17]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.518      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[16]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.518      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[16]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.518      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[14]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.518      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[14]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.518      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[11]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.513      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[11]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.513      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[10]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.513      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode5_s1_translator|av_readdata_pre[10]                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.513      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period6_s1_translator|av_readdata_pre[9]                                                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.513      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[9]                                                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.513      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[6]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[5]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[4]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[3]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[2]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:decode1_s1_translator|av_readdata_pre[1]                                                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.513      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:period7_s1_translator|av_readdata_pre[1]                                                                                                                        ; clock50m     ; clock50m    ; 0.000        ; 0.003      ; 2.513      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[1]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_uart_0:uart_0|nios2_uart_0_rx:the_nios2_uart_0_rx|rx_data[0]                                                                                                                             ; clock50m     ; clock50m    ; 0.000        ; -0.016     ; 2.494      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][63]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.506      ;
; 2.358 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:decode3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][63]                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; -0.004     ; 2.506      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.001     ; 2.510      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                            ; clock50m     ; clock50m    ; 0.000        ; -0.001     ; 2.510      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][36]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.519      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][36]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.519      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][36]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][36]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.519      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|address_reg[0]                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.000      ; 2.511      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.519      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][9]                                                                                               ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[3][44]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.519      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[2][43]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.519      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][43]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_avalon_sc_fifo:ext_flash_uas_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][43]                                                                                              ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[21]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 2.523      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[18]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 2.523      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[18]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.525      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|E_alu_sub                                                                                                                                                      ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[22]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 2.523      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[1]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                                                                                                                ; clock50m     ; clock50m    ; 0.000        ; 0.008      ; 2.519      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[7]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[4]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[3]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[10]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.525      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|R_ctrl_logic                                                                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[20]                                                                                                                                     ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.525      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[20]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 2.523      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[20]                                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.525      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[19]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.527      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[19]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 2.523      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.527      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[24]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.016      ; 2.527      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[16]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 2.523      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|d_writedata[0]                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.007      ; 2.518      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[24]                                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.018      ; 2.529      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_width_adapter:width_adapter|data_reg[17]                                                                                                                                         ; clock50m     ; clock50m    ; 0.000        ; 0.012      ; 2.523      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[26]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 2.526      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[26]                                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.015      ; 2.526      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[28]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.010      ; 2.521      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[28]                                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.525      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                 ; clock50m     ; clock50m    ; 0.000        ; 0.011      ; 2.522      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_avalon_reg:the_nios2_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode ; clock50m     ; clock50m    ; 0.000        ; 0.011      ; 2.522      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                    ; clock50m     ; clock50m    ; 0.000        ; 0.011      ; 2.522      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                                                                                                       ; clock50m     ; clock50m    ; 0.000        ; 0.011      ; 2.522      ;
; 2.359 ; PwmCtrl:PwmCtrl0|nios2:u0|altera_reset_controller:rst_controller|r_sync_rst ; PwmCtrl:PwmCtrl0|nios2:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[10]                                                                                                   ; clock50m     ; clock50m    ; 0.000        ; 0.014      ; 2.525      ;
+-------+-----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock50m'                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg14 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg15 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg8  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_datain_reg9  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a10~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a11~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a12~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a13~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a14~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a15~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a16~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a17~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a18~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a19~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a20~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a21~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a22~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a23~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a24~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a25~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a26~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a27~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a28~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a29~porta_memory_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clock50m ; Rise       ; PwmCtrl:PwmCtrl0|nios2:u0|nios2_nios2_qsys_0:nios2_qsys_0|nios2_nios2_qsys_0_nios2_oci:the_nios2_nios2_qsys_0_nios2_oci|nios2_nios2_qsys_0_nios2_ocimem:the_nios2_nios2_qsys_0_nios2_ocimem|nios2_nios2_qsys_0_ociram_sp_ram_module:nios2_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_v081:auto_generated|ram_block1a2~porta_memory_reg0  ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clockext'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[16] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[17] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[18] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[19] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[20] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[21] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[22] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[23] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[24] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[25] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_cnt[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; clk_event_50m:C3|r_sig     ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clockext ; Rise       ; toggle0:C6|r_toggle        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[14]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[15]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[16]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[17]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[18]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[19]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[1]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[20]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[21]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[22]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[23]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[24]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[25]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[2]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[3]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[4]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clockext ; Rise       ; C3|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock27m'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[0]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[10] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[11] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[12] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[13] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[14] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[15] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[16] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[17] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[18] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[19] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[1]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[20] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[21] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[22] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[23] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[24] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[25] ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[2]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[3]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[4]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[5]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[6]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[7]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[8]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_cnt[9]  ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; clk_event_50m:C2|r_sig     ;
; 17.500 ; 18.500       ; 1.000          ; High Pulse Width ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 17.500 ; 18.500       ; 1.000          ; Low Pulse Width  ; clock27m ; Rise       ; toggle0:C5|r_toggle        ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[0]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[10]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[11]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[12]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[13]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[14]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[15]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[16]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[17]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[18]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[19]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[1]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[20]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[21]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[22]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[23]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[24]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[25]|clk           ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[2]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[3]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[4]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; High Pulse Width ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
; 18.500 ; 18.500       ; 0.000          ; Low Pulse Width  ; clock27m ; Rise       ; C2|r_cnt[5]|clk            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; 2.485 ; 2.485 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 2.307 ; 2.307 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 2.415 ; 2.415 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 2.466 ; 2.466 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 2.485 ; 2.485 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 2.282 ; 2.282 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 2.289 ; 2.289 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 2.443 ; 2.443 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 2.355 ; 2.355 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 2.232 ; 2.232 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 2.091 ; 2.091 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 2.232 ; 2.232 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; -2.162 ; -2.162 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -2.187 ; -2.187 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -2.295 ; -2.295 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -2.346 ; -2.346 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -2.365 ; -2.365 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -2.162 ; -2.162 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -2.169 ; -2.169 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -2.323 ; -2.323 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -2.235 ; -2.235 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -1.971 ; -1.971 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -1.971 ; -1.971 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -2.112 ; -2.112 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.455 ; 4.455 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.455 ; 4.455 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 4.908 ; 4.908 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.554 ; 4.554 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.454 ; 4.454 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.615 ; 4.615 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.908 ; 4.908 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.309 ; 4.309 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.882 ; 4.882 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.389 ; 4.389 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.665 ; 4.665 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.668 ; 4.668 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.362 ; 4.362 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.544 ; 4.544 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.202 ; 4.202 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.435 ; 4.435 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.083 ; 4.083 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.557 ; 4.557 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.388 ; 4.388 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.530 ; 4.530 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.082 ; 4.082 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.523 ; 4.523 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.437 ; 4.437 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.190 ; 4.190 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.277 ; 4.277 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 5.310 ; 5.310 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 5.310 ; 5.310 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.828 ; 4.828 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.666 ; 4.666 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.656 ; 4.656 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.657 ; 4.657 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 5.116 ; 5.116 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.718 ; 4.718 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.685 ; 4.685 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.543 ; 4.543 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.440 ; 4.440 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.579 ; 4.579 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.579 ; 4.579 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 5.142 ; 5.142 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.597 ; 4.597 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.612 ; 4.612 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.776 ; 4.776 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.252 ; 4.252 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 5.142 ; 5.142 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 5.019 ; 5.019 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 4.770 ; 4.770 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.551 ; 4.551 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.551 ; 4.551 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.972 ; 4.972 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.706 ; 4.706 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.584 ; 4.584 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.319 ; 4.319 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.744 ; 4.744 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 4.728 ; 4.728 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.381 ; 4.381 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.972 ; 4.972 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 5.130 ; 5.130 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 4.510 ; 4.510 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 5.130 ; 5.130 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.441 ; 4.441 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.468 ; 4.468 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.306 ; 4.306 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.532 ; 4.532 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.414 ; 4.414 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 5.042 ; 5.042 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.480 ; 4.480 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.238 ; 4.238 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.983 ; 4.983 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 5.042 ; 5.042 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.218 ; 4.218 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 4.926 ; 4.926 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.194 ; 4.194 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.486 ; 4.486 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.486 ; 4.486 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.085 ; 4.085 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.280 ; 4.280 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.379 ; 4.379 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.173 ; 4.173 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.183 ; 4.183 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.424 ; 4.424 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.082 ; 4.082 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 4.055 ; 4.055 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.373 ; 4.373 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.373 ; 4.373 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 7.596 ; 7.596 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 6.177 ; 6.177 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 7.596 ; 7.596 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 7.092 ; 7.092 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 7.488 ; 7.488 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 7.007 ; 7.007 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 7.000 ; 7.000 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 6.984 ; 6.984 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 7.341 ; 7.341 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.691 ; 4.691 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.144 ; 5.144 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.144 ; 5.144 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.455 ; 4.455 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.455 ; 4.455 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 4.082 ; 4.082 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.554 ; 4.554 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.454 ; 4.454 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.615 ; 4.615 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.908 ; 4.908 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.309 ; 4.309 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.882 ; 4.882 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.389 ; 4.389 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.665 ; 4.665 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.668 ; 4.668 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.362 ; 4.362 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.544 ; 4.544 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.202 ; 4.202 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.435 ; 4.435 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.083 ; 4.083 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.557 ; 4.557 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.388 ; 4.388 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.530 ; 4.530 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.082 ; 4.082 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.523 ; 4.523 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.437 ; 4.437 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.190 ; 4.190 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.277 ; 4.277 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.656 ; 4.656 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 5.310 ; 5.310 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.828 ; 4.828 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.666 ; 4.666 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.656 ; 4.656 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.657 ; 4.657 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 5.116 ; 5.116 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.718 ; 4.718 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.685 ; 4.685 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.543 ; 4.543 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.440 ; 4.440 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.579 ; 4.579 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.579 ; 4.579 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 4.252 ; 4.252 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.597 ; 4.597 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.612 ; 4.612 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.776 ; 4.776 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.252 ; 4.252 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 5.142 ; 5.142 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 5.019 ; 5.019 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 4.770 ; 4.770 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.551 ; 4.551 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.551 ; 4.551 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.319 ; 4.319 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.706 ; 4.706 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.584 ; 4.584 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.319 ; 4.319 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.744 ; 4.744 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 4.728 ; 4.728 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.381 ; 4.381 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.972 ; 4.972 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 4.306 ; 4.306 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 4.510 ; 4.510 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 5.130 ; 5.130 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.441 ; 4.441 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.468 ; 4.468 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.306 ; 4.306 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.532 ; 4.532 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.414 ; 4.414 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 4.194 ; 4.194 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.480 ; 4.480 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.238 ; 4.238 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.983 ; 4.983 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 5.042 ; 5.042 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.218 ; 4.218 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 4.926 ; 4.926 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.194 ; 4.194 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.085 ; 4.085 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.486 ; 4.486 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.085 ; 4.085 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.280 ; 4.280 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.379 ; 4.379 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.173 ; 4.173 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.183 ; 4.183 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.424 ; 4.424 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.082 ; 4.082 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 4.055 ; 4.055 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.373 ; 4.373 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.373 ; 4.373 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 4.504 ; 4.504 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 4.504 ; 4.504 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 6.174 ; 6.174 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 5.096 ; 5.096 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 5.599 ; 5.599 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 5.458 ; 5.458 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 5.157 ; 5.157 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 4.886 ; 4.886 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 5.698 ; 5.698 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.691 ; 4.691 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.144 ; 5.144 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.144 ; 5.144 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+-------------+---------------+-------+----+----+-------+
; Input Port  ; Output Port   ; RR    ; RF ; FR ; FF    ;
+-------------+---------------+-------+----+----+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;    ;    ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;    ;    ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;    ;    ; 4.642 ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;    ;    ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.926 ;    ;    ; 4.926 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;    ;    ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;    ;    ; 4.785 ;
; SW[8]       ; LEDR[8]       ; 3.210 ;    ;    ; 3.210 ;
; SW[9]       ; LEDR[9]       ; 3.355 ;    ;    ; 3.355 ;
; SW[10]      ; LEDR[10]      ; 3.158 ;    ;    ; 3.158 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;    ;    ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.199 ;    ;    ; 3.199 ;
; SW[13]      ; LEDR[13]      ; 5.493 ;    ;    ; 5.493 ;
; SW[14]      ; LEDR[14]      ; 5.529 ;    ;    ; 5.529 ;
; SW[15]      ; LEDR[15]      ; 5.444 ;    ;    ; 5.444 ;
; SW[16]      ; LEDR[16]      ; 5.568 ;    ;    ; 5.568 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;    ;    ; 5.505 ;
; TCK         ; TDO           ; 5.189 ;    ;    ; 5.189 ;
; TCS         ; TDO           ; 5.271 ;    ;    ; 5.271 ;
; TDI         ; TDO           ; 5.145 ;    ;    ; 5.145 ;
; TD_DATA[0]  ; TD_RESET      ; 5.563 ;    ;    ; 5.563 ;
; TD_DATA[1]  ; TD_RESET      ; 5.390 ;    ;    ; 5.390 ;
; TD_DATA[2]  ; TD_RESET      ; 5.573 ;    ;    ; 5.573 ;
; TD_DATA[3]  ; TD_RESET      ; 5.516 ;    ;    ; 5.516 ;
; TD_DATA[4]  ; TD_RESET      ; 5.638 ;    ;    ; 5.638 ;
; TD_DATA[5]  ; TD_RESET      ; 5.529 ;    ;    ; 5.529 ;
; TD_DATA[6]  ; TD_RESET      ; 5.622 ;    ;    ; 5.622 ;
; TD_DATA[7]  ; TD_RESET      ; 5.682 ;    ;    ; 5.682 ;
; TD_HS       ; TD_RESET      ; 5.507 ;    ;    ; 5.507 ;
; TD_VS       ; TD_RESET      ; 5.397 ;    ;    ; 5.397 ;
+-------------+---------------+-------+----+----+-------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+-------------+---------------+-------+----+----+-------+
; Input Port  ; Output Port   ; RR    ; RF ; FR ; FF    ;
+-------------+---------------+-------+----+----+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;    ;    ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;    ;    ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;    ;    ; 4.642 ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;    ;    ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.926 ;    ;    ; 4.926 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;    ;    ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;    ;    ; 4.785 ;
; SW[8]       ; LEDR[8]       ; 3.210 ;    ;    ; 3.210 ;
; SW[9]       ; LEDR[9]       ; 3.355 ;    ;    ; 3.355 ;
; SW[10]      ; LEDR[10]      ; 3.158 ;    ;    ; 3.158 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;    ;    ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.199 ;    ;    ; 3.199 ;
; SW[13]      ; LEDR[13]      ; 5.493 ;    ;    ; 5.493 ;
; SW[14]      ; LEDR[14]      ; 5.529 ;    ;    ; 5.529 ;
; SW[15]      ; LEDR[15]      ; 5.444 ;    ;    ; 5.444 ;
; SW[16]      ; LEDR[16]      ; 5.568 ;    ;    ; 5.568 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;    ;    ; 5.505 ;
; TCK         ; TDO           ; 5.189 ;    ;    ; 5.189 ;
; TCS         ; TDO           ; 5.271 ;    ;    ; 5.271 ;
; TDI         ; TDO           ; 5.145 ;    ;    ; 5.145 ;
; TD_DATA[0]  ; TD_RESET      ; 5.563 ;    ;    ; 5.563 ;
; TD_DATA[1]  ; TD_RESET      ; 5.390 ;    ;    ; 5.390 ;
; TD_DATA[2]  ; TD_RESET      ; 5.573 ;    ;    ; 5.573 ;
; TD_DATA[3]  ; TD_RESET      ; 5.516 ;    ;    ; 5.516 ;
; TD_DATA[4]  ; TD_RESET      ; 5.638 ;    ;    ; 5.638 ;
; TD_DATA[5]  ; TD_RESET      ; 5.529 ;    ;    ; 5.529 ;
; TD_DATA[6]  ; TD_RESET      ; 5.622 ;    ;    ; 5.622 ;
; TD_DATA[7]  ; TD_RESET      ; 5.682 ;    ;    ; 5.682 ;
; TD_HS       ; TD_RESET      ; 5.507 ;    ;    ; 5.507 ;
; TD_VS       ; TD_RESET      ; 5.397 ;    ;    ; 5.397 ;
+-------------+---------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 4.357 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.576 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.576 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.596 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.596 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.715 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.715 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.675 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.685 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.707 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.707 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.717 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.717 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.367 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.357 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.398 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.408 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.408 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.388 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.382 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.382 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.369 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.369 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.637 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.581 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.581 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.581 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.601 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.601 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.990 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.627 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 4.357 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.576 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.576 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.596 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.596 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.715 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.715 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.675 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.685 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.707 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.707 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.717 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.717 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.367 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.357 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.398 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.408 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.408 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.388 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.382 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.382 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.369 ;      ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.369 ;      ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.637 ;      ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.581 ;      ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.581 ;      ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.581 ;      ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.601 ;      ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.601 ;      ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.661 ;      ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.990 ;      ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.627 ;      ; Rise       ; clock50m        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 4.357     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.576     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.576     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.596     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.596     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.715     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.715     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.675     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.685     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.707     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.707     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.717     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.717     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.367     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.357     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.398     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.408     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.408     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.388     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.382     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.382     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.369     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.369     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.637     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.581     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.581     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.581     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.601     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.601     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.990     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.627     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FL_ADDR[*]   ; clock50m   ; 4.357     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.576     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.576     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.596     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.596     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.715     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.715     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.675     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.685     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.707     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.707     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.717     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.717     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.367     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.357     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.398     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.408     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.408     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.388     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.382     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.382     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.369     ;           ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.369     ;           ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.637     ;           ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.581     ;           ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 4.581     ;           ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.581     ;           ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.601     ;           ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.601     ;           ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.661     ;           ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.990     ;           ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.627     ;           ; Rise       ; clock50m        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 8.240  ; 0.215 ; 15.523   ; 2.358   ; 7.500               ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  clock27m            ; 32.236 ; 0.215 ; N/A      ; N/A     ; 17.500              ;
;  clock50m            ; 8.240  ; 0.215 ; 15.523   ; 2.358   ; 7.500               ;
;  clockext            ; 15.284 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clock27m            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  clock50m            ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clockext            ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; 4.575 ; 4.575 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; 4.233 ; 4.233 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; 4.475 ; 4.475 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; 4.534 ; 4.534 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; 4.575 ; 4.575 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; 4.228 ; 4.228 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; 4.247 ; 4.247 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; 4.528 ; 4.528 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; 4.297 ; 4.297 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; 4.095 ; 4.095 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; 3.840 ; 3.840 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; 4.095 ; 4.095 ; Rise       ; clock50m        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; FL_DQ[*]  ; clock50m   ; -2.162 ; -2.162 ; Rise       ; clock50m        ;
;  FL_DQ[0] ; clock50m   ; -2.187 ; -2.187 ; Rise       ; clock50m        ;
;  FL_DQ[1] ; clock50m   ; -2.295 ; -2.295 ; Rise       ; clock50m        ;
;  FL_DQ[2] ; clock50m   ; -2.346 ; -2.346 ; Rise       ; clock50m        ;
;  FL_DQ[3] ; clock50m   ; -2.365 ; -2.365 ; Rise       ; clock50m        ;
;  FL_DQ[4] ; clock50m   ; -2.162 ; -2.162 ; Rise       ; clock50m        ;
;  FL_DQ[5] ; clock50m   ; -2.169 ; -2.169 ; Rise       ; clock50m        ;
;  FL_DQ[6] ; clock50m   ; -2.323 ; -2.323 ; Rise       ; clock50m        ;
;  FL_DQ[7] ; clock50m   ; -2.235 ; -2.235 ; Rise       ; clock50m        ;
; KEY[*]    ; clock50m   ; -1.971 ; -1.971 ; Rise       ; clock50m        ;
;  KEY[1]   ; clock50m   ; -1.971 ; -1.971 ; Rise       ; clock50m        ;
;  KEY[2]   ; clock50m   ; -2.112 ; -2.112 ; Rise       ; clock50m        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 8.059  ; 8.059  ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 8.059  ; 8.059  ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 8.988  ; 8.988  ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 8.295  ; 8.295  ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 8.288  ; 8.288  ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 7.918  ; 7.918  ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 8.297  ; 8.297  ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 8.988  ; 8.988  ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 7.762  ; 7.762  ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 8.973  ; 8.973  ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 7.816  ; 7.816  ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 8.530  ; 8.530  ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 8.537  ; 8.537  ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 7.743  ; 7.743  ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 8.262  ; 8.262  ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 7.541  ; 7.541  ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 8.043  ; 8.043  ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 7.197  ; 7.197  ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 8.292  ; 8.292  ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 7.910  ; 7.910  ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 8.258  ; 8.258  ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 7.297  ; 7.297  ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 8.251  ; 8.251  ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 7.993  ; 7.993  ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 7.528  ; 7.528  ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 7.631  ; 7.631  ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 9.612  ; 9.612  ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 9.612  ; 9.612  ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 8.696  ; 8.696  ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 8.469  ; 8.469  ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 8.505  ; 8.505  ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 8.508  ; 8.508  ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 9.278  ; 9.278  ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 8.502  ; 8.502  ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 8.548  ; 8.548  ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 8.240  ; 8.240  ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 8.050  ; 8.050  ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 8.339  ; 8.339  ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 8.339  ; 8.339  ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 9.259  ; 9.259  ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 8.302  ; 8.302  ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 8.341  ; 8.341  ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 8.904  ; 8.904  ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 7.599  ; 7.599  ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 9.255  ; 9.255  ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 9.259  ; 9.259  ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 8.874  ; 8.874  ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 8.327  ; 8.327  ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 8.327  ; 8.327  ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 9.075  ; 9.075  ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 8.602  ; 8.602  ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 8.398  ; 8.398  ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 7.744  ; 7.744  ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 8.720  ; 8.720  ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 8.807  ; 8.807  ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 7.921  ; 7.921  ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 9.075  ; 9.075  ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 9.386  ; 9.386  ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 8.332  ; 8.332  ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 9.386  ; 9.386  ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 8.085  ; 8.085  ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 8.187  ; 8.187  ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 7.822  ; 7.822  ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 8.294  ; 8.294  ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 8.112  ; 8.112  ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 9.184  ; 9.184  ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 8.054  ; 8.054  ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 7.676  ; 7.676  ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 9.079  ; 9.079  ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 9.184  ; 9.184  ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 7.601  ; 7.601  ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 8.952  ; 8.952  ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 7.563  ; 7.563  ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 8.205  ; 8.205  ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 8.205  ; 8.205  ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 7.305  ; 7.305  ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 7.774  ; 7.774  ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 7.913  ; 7.913  ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 7.537  ; 7.537  ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 7.547  ; 7.547  ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 8.000  ; 8.000  ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 7.328  ; 7.328  ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 7.281  ; 7.281  ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 7.852  ; 7.852  ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 7.852  ; 7.852  ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 14.351 ; 14.351 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 11.589 ; 11.589 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 14.351 ; 14.351 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 13.675 ; 13.675 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 14.214 ; 14.214 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 13.111 ; 13.111 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 13.640 ; 13.640 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 13.424 ; 13.424 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 13.854 ; 13.854 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 8.734  ; 8.734  ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 9.594  ; 9.594  ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 9.594  ; 9.594  ; Rise       ; clockext        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LEDG[*]      ; clock27m   ; 4.455 ; 4.455 ; Rise       ; clock27m        ;
;  LEDG[1]     ; clock27m   ; 4.455 ; 4.455 ; Rise       ; clock27m        ;
; FL_ADDR[*]   ; clock50m   ; 4.082 ; 4.082 ; Rise       ; clock50m        ;
;  FL_ADDR[0]  ; clock50m   ; 4.554 ; 4.554 ; Rise       ; clock50m        ;
;  FL_ADDR[1]  ; clock50m   ; 4.548 ; 4.548 ; Rise       ; clock50m        ;
;  FL_ADDR[2]  ; clock50m   ; 4.454 ; 4.454 ; Rise       ; clock50m        ;
;  FL_ADDR[3]  ; clock50m   ; 4.615 ; 4.615 ; Rise       ; clock50m        ;
;  FL_ADDR[4]  ; clock50m   ; 4.908 ; 4.908 ; Rise       ; clock50m        ;
;  FL_ADDR[5]  ; clock50m   ; 4.309 ; 4.309 ; Rise       ; clock50m        ;
;  FL_ADDR[6]  ; clock50m   ; 4.882 ; 4.882 ; Rise       ; clock50m        ;
;  FL_ADDR[7]  ; clock50m   ; 4.389 ; 4.389 ; Rise       ; clock50m        ;
;  FL_ADDR[8]  ; clock50m   ; 4.665 ; 4.665 ; Rise       ; clock50m        ;
;  FL_ADDR[9]  ; clock50m   ; 4.668 ; 4.668 ; Rise       ; clock50m        ;
;  FL_ADDR[10] ; clock50m   ; 4.362 ; 4.362 ; Rise       ; clock50m        ;
;  FL_ADDR[11] ; clock50m   ; 4.544 ; 4.544 ; Rise       ; clock50m        ;
;  FL_ADDR[12] ; clock50m   ; 4.202 ; 4.202 ; Rise       ; clock50m        ;
;  FL_ADDR[13] ; clock50m   ; 4.435 ; 4.435 ; Rise       ; clock50m        ;
;  FL_ADDR[14] ; clock50m   ; 4.083 ; 4.083 ; Rise       ; clock50m        ;
;  FL_ADDR[15] ; clock50m   ; 4.557 ; 4.557 ; Rise       ; clock50m        ;
;  FL_ADDR[16] ; clock50m   ; 4.388 ; 4.388 ; Rise       ; clock50m        ;
;  FL_ADDR[17] ; clock50m   ; 4.530 ; 4.530 ; Rise       ; clock50m        ;
;  FL_ADDR[18] ; clock50m   ; 4.082 ; 4.082 ; Rise       ; clock50m        ;
;  FL_ADDR[19] ; clock50m   ; 4.523 ; 4.523 ; Rise       ; clock50m        ;
;  FL_ADDR[20] ; clock50m   ; 4.437 ; 4.437 ; Rise       ; clock50m        ;
;  FL_ADDR[21] ; clock50m   ; 4.190 ; 4.190 ; Rise       ; clock50m        ;
; FL_CE_N      ; clock50m   ; 4.277 ; 4.277 ; Rise       ; clock50m        ;
; FL_DQ[*]     ; clock50m   ; 4.656 ; 4.656 ; Rise       ; clock50m        ;
;  FL_DQ[0]    ; clock50m   ; 5.310 ; 5.310 ; Rise       ; clock50m        ;
;  FL_DQ[1]    ; clock50m   ; 4.828 ; 4.828 ; Rise       ; clock50m        ;
;  FL_DQ[2]    ; clock50m   ; 4.666 ; 4.666 ; Rise       ; clock50m        ;
;  FL_DQ[3]    ; clock50m   ; 4.656 ; 4.656 ; Rise       ; clock50m        ;
;  FL_DQ[4]    ; clock50m   ; 4.657 ; 4.657 ; Rise       ; clock50m        ;
;  FL_DQ[5]    ; clock50m   ; 5.116 ; 5.116 ; Rise       ; clock50m        ;
;  FL_DQ[6]    ; clock50m   ; 4.718 ; 4.718 ; Rise       ; clock50m        ;
;  FL_DQ[7]    ; clock50m   ; 4.685 ; 4.685 ; Rise       ; clock50m        ;
; FL_OE_N      ; clock50m   ; 4.543 ; 4.543 ; Rise       ; clock50m        ;
; FL_WE_N      ; clock50m   ; 4.440 ; 4.440 ; Rise       ; clock50m        ;
; HEX0[*]      ; clock50m   ; 4.579 ; 4.579 ; Rise       ; clock50m        ;
;  HEX0[6]     ; clock50m   ; 4.579 ; 4.579 ; Rise       ; clock50m        ;
; HEX1[*]      ; clock50m   ; 4.252 ; 4.252 ; Rise       ; clock50m        ;
;  HEX1[0]     ; clock50m   ; 4.597 ; 4.597 ; Rise       ; clock50m        ;
;  HEX1[1]     ; clock50m   ; 4.612 ; 4.612 ; Rise       ; clock50m        ;
;  HEX1[2]     ; clock50m   ; 4.776 ; 4.776 ; Rise       ; clock50m        ;
;  HEX1[3]     ; clock50m   ; 4.252 ; 4.252 ; Rise       ; clock50m        ;
;  HEX1[4]     ; clock50m   ; 5.142 ; 5.142 ; Rise       ; clock50m        ;
;  HEX1[5]     ; clock50m   ; 5.019 ; 5.019 ; Rise       ; clock50m        ;
;  HEX1[6]     ; clock50m   ; 4.770 ; 4.770 ; Rise       ; clock50m        ;
; HEX2[*]      ; clock50m   ; 4.551 ; 4.551 ; Rise       ; clock50m        ;
;  HEX2[6]     ; clock50m   ; 4.551 ; 4.551 ; Rise       ; clock50m        ;
; HEX3[*]      ; clock50m   ; 4.319 ; 4.319 ; Rise       ; clock50m        ;
;  HEX3[0]     ; clock50m   ; 4.706 ; 4.706 ; Rise       ; clock50m        ;
;  HEX3[1]     ; clock50m   ; 4.584 ; 4.584 ; Rise       ; clock50m        ;
;  HEX3[2]     ; clock50m   ; 4.319 ; 4.319 ; Rise       ; clock50m        ;
;  HEX3[3]     ; clock50m   ; 4.744 ; 4.744 ; Rise       ; clock50m        ;
;  HEX3[4]     ; clock50m   ; 4.728 ; 4.728 ; Rise       ; clock50m        ;
;  HEX3[5]     ; clock50m   ; 4.381 ; 4.381 ; Rise       ; clock50m        ;
;  HEX3[6]     ; clock50m   ; 4.972 ; 4.972 ; Rise       ; clock50m        ;
; HEX4[*]      ; clock50m   ; 4.306 ; 4.306 ; Rise       ; clock50m        ;
;  HEX4[0]     ; clock50m   ; 4.510 ; 4.510 ; Rise       ; clock50m        ;
;  HEX4[1]     ; clock50m   ; 5.130 ; 5.130 ; Rise       ; clock50m        ;
;  HEX4[2]     ; clock50m   ; 4.441 ; 4.441 ; Rise       ; clock50m        ;
;  HEX4[3]     ; clock50m   ; 4.468 ; 4.468 ; Rise       ; clock50m        ;
;  HEX4[4]     ; clock50m   ; 4.306 ; 4.306 ; Rise       ; clock50m        ;
;  HEX4[5]     ; clock50m   ; 4.532 ; 4.532 ; Rise       ; clock50m        ;
;  HEX4[6]     ; clock50m   ; 4.414 ; 4.414 ; Rise       ; clock50m        ;
; HEX5[*]      ; clock50m   ; 4.194 ; 4.194 ; Rise       ; clock50m        ;
;  HEX5[0]     ; clock50m   ; 4.480 ; 4.480 ; Rise       ; clock50m        ;
;  HEX5[1]     ; clock50m   ; 4.238 ; 4.238 ; Rise       ; clock50m        ;
;  HEX5[2]     ; clock50m   ; 4.983 ; 4.983 ; Rise       ; clock50m        ;
;  HEX5[3]     ; clock50m   ; 5.042 ; 5.042 ; Rise       ; clock50m        ;
;  HEX5[4]     ; clock50m   ; 4.218 ; 4.218 ; Rise       ; clock50m        ;
;  HEX5[5]     ; clock50m   ; 4.926 ; 4.926 ; Rise       ; clock50m        ;
;  HEX5[6]     ; clock50m   ; 4.194 ; 4.194 ; Rise       ; clock50m        ;
; LCD_DATA[*]  ; clock50m   ; 4.085 ; 4.085 ; Rise       ; clock50m        ;
;  LCD_DATA[0] ; clock50m   ; 4.486 ; 4.486 ; Rise       ; clock50m        ;
;  LCD_DATA[1] ; clock50m   ; 4.085 ; 4.085 ; Rise       ; clock50m        ;
;  LCD_DATA[2] ; clock50m   ; 4.280 ; 4.280 ; Rise       ; clock50m        ;
;  LCD_DATA[3] ; clock50m   ; 4.379 ; 4.379 ; Rise       ; clock50m        ;
;  LCD_DATA[4] ; clock50m   ; 4.173 ; 4.173 ; Rise       ; clock50m        ;
;  LCD_DATA[5] ; clock50m   ; 4.183 ; 4.183 ; Rise       ; clock50m        ;
;  LCD_DATA[6] ; clock50m   ; 4.424 ; 4.424 ; Rise       ; clock50m        ;
; LCD_EN       ; clock50m   ; 4.082 ; 4.082 ; Rise       ; clock50m        ;
; LCD_RS       ; clock50m   ; 4.055 ; 4.055 ; Rise       ; clock50m        ;
; LEDG[*]      ; clock50m   ; 4.373 ; 4.373 ; Rise       ; clock50m        ;
;  LEDG[0]     ; clock50m   ; 4.373 ; 4.373 ; Rise       ; clock50m        ;
; LEDR[*]      ; clock50m   ; 4.504 ; 4.504 ; Rise       ; clock50m        ;
;  LEDR[0]     ; clock50m   ; 4.504 ; 4.504 ; Rise       ; clock50m        ;
;  LEDR[1]     ; clock50m   ; 6.174 ; 6.174 ; Rise       ; clock50m        ;
;  LEDR[2]     ; clock50m   ; 5.096 ; 5.096 ; Rise       ; clock50m        ;
;  LEDR[3]     ; clock50m   ; 5.599 ; 5.599 ; Rise       ; clock50m        ;
;  LEDR[4]     ; clock50m   ; 5.458 ; 5.458 ; Rise       ; clock50m        ;
;  LEDR[5]     ; clock50m   ; 5.157 ; 5.157 ; Rise       ; clock50m        ;
;  LEDR[6]     ; clock50m   ; 4.886 ; 4.886 ; Rise       ; clock50m        ;
;  LEDR[7]     ; clock50m   ; 5.698 ; 5.698 ; Rise       ; clock50m        ;
; UART_TXD     ; clock50m   ; 4.691 ; 4.691 ; Rise       ; clock50m        ;
; LEDG[*]      ; clockext   ; 5.144 ; 5.144 ; Rise       ; clockext        ;
;  LEDG[2]     ; clockext   ; 5.144 ; 5.144 ; Rise       ; clockext        ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------+
; Progagation Delay                                       ;
+-------------+---------------+--------+----+----+--------+
; Input Port  ; Output Port   ; RR     ; RF ; FR ; FF     ;
+-------------+---------------+--------+----+----+--------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 8.933  ;    ;    ; 8.933  ;
; ENET_INT    ; ENET_CMD      ; 8.946  ;    ;    ; 8.946  ;
; IRDA_RXD    ; IRDA_TXD      ; 7.984  ;    ;    ; 7.984  ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 8.254  ;    ;    ; 8.254  ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 8.595  ;    ;    ; 8.595  ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 8.314  ;    ;    ; 8.314  ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 8.282  ;    ;    ; 8.282  ;
; SW[8]       ; LEDR[8]       ; 5.872  ;    ;    ; 5.872  ;
; SW[9]       ; LEDR[9]       ; 6.122  ;    ;    ; 6.122  ;
; SW[10]      ; LEDR[10]      ; 5.847  ;    ;    ; 5.847  ;
; SW[11]      ; LEDR[11]      ; 5.636  ;    ;    ; 5.636  ;
; SW[12]      ; LEDR[12]      ; 5.910  ;    ;    ; 5.910  ;
; SW[13]      ; LEDR[13]      ; 9.598  ;    ;    ; 9.598  ;
; SW[14]      ; LEDR[14]      ; 9.635  ;    ;    ; 9.635  ;
; SW[15]      ; LEDR[15]      ; 9.405  ;    ;    ; 9.405  ;
; SW[16]      ; LEDR[16]      ; 9.765  ;    ;    ; 9.765  ;
; SW[17]      ; LEDR[17]      ; 9.595  ;    ;    ; 9.595  ;
; TCK         ; TDO           ; 9.244  ;    ;    ; 9.244  ;
; TCS         ; TDO           ; 9.416  ;    ;    ; 9.416  ;
; TDI         ; TDO           ; 9.154  ;    ;    ; 9.154  ;
; TD_DATA[0]  ; TD_RESET      ; 10.120 ;    ;    ; 10.120 ;
; TD_DATA[1]  ; TD_RESET      ; 9.745  ;    ;    ; 9.745  ;
; TD_DATA[2]  ; TD_RESET      ; 10.063 ;    ;    ; 10.063 ;
; TD_DATA[3]  ; TD_RESET      ; 9.972  ;    ;    ; 9.972  ;
; TD_DATA[4]  ; TD_RESET      ; 10.210 ;    ;    ; 10.210 ;
; TD_DATA[5]  ; TD_RESET      ; 10.007 ;    ;    ; 10.007 ;
; TD_DATA[6]  ; TD_RESET      ; 10.192 ;    ;    ; 10.192 ;
; TD_DATA[7]  ; TD_RESET      ; 10.290 ;    ;    ; 10.290 ;
; TD_HS       ; TD_RESET      ; 9.901  ;    ;    ; 9.901  ;
; TD_VS       ; TD_RESET      ; 9.725  ;    ;    ; 9.725  ;
+-------------+---------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Progagation Delay                             ;
+-------------+---------------+-------+----+----+-------+
; Input Port  ; Output Port   ; RR    ; RF ; FR ; FF    ;
+-------------+---------------+-------+----+----+-------+
; AUD_ADCDAT  ; AUD_DACDAT    ; 5.117 ;    ;    ; 5.117 ;
; ENET_INT    ; ENET_CMD      ; 5.114 ;    ;    ; 5.114 ;
; IRDA_RXD    ; IRDA_TXD      ; 4.642 ;    ;    ; 4.642 ;
; OTG_DREQ[0] ; OTG_ADDR[0]   ; 4.740 ;    ;    ; 4.740 ;
; OTG_DREQ[1] ; OTG_ADDR[1]   ; 4.926 ;    ;    ; 4.926 ;
; OTG_INT[0]  ; OTG_DACK_N[0] ; 4.799 ;    ;    ; 4.799 ;
; OTG_INT[1]  ; OTG_DACK_N[1] ; 4.785 ;    ;    ; 4.785 ;
; SW[8]       ; LEDR[8]       ; 3.210 ;    ;    ; 3.210 ;
; SW[9]       ; LEDR[9]       ; 3.355 ;    ;    ; 3.355 ;
; SW[10]      ; LEDR[10]      ; 3.158 ;    ;    ; 3.158 ;
; SW[11]      ; LEDR[11]      ; 3.065 ;    ;    ; 3.065 ;
; SW[12]      ; LEDR[12]      ; 3.199 ;    ;    ; 3.199 ;
; SW[13]      ; LEDR[13]      ; 5.493 ;    ;    ; 5.493 ;
; SW[14]      ; LEDR[14]      ; 5.529 ;    ;    ; 5.529 ;
; SW[15]      ; LEDR[15]      ; 5.444 ;    ;    ; 5.444 ;
; SW[16]      ; LEDR[16]      ; 5.568 ;    ;    ; 5.568 ;
; SW[17]      ; LEDR[17]      ; 5.505 ;    ;    ; 5.505 ;
; TCK         ; TDO           ; 5.189 ;    ;    ; 5.189 ;
; TCS         ; TDO           ; 5.271 ;    ;    ; 5.271 ;
; TDI         ; TDO           ; 5.145 ;    ;    ; 5.145 ;
; TD_DATA[0]  ; TD_RESET      ; 5.563 ;    ;    ; 5.563 ;
; TD_DATA[1]  ; TD_RESET      ; 5.390 ;    ;    ; 5.390 ;
; TD_DATA[2]  ; TD_RESET      ; 5.573 ;    ;    ; 5.573 ;
; TD_DATA[3]  ; TD_RESET      ; 5.516 ;    ;    ; 5.516 ;
; TD_DATA[4]  ; TD_RESET      ; 5.638 ;    ;    ; 5.638 ;
; TD_DATA[5]  ; TD_RESET      ; 5.529 ;    ;    ; 5.529 ;
; TD_DATA[6]  ; TD_RESET      ; 5.622 ;    ;    ; 5.622 ;
; TD_DATA[7]  ; TD_RESET      ; 5.682 ;    ;    ; 5.682 ;
; TD_HS       ; TD_RESET      ; 5.507 ;    ;    ; 5.507 ;
; TD_VS       ; TD_RESET      ; 5.397 ;    ;    ; 5.397 ;
+-------------+---------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock27m   ; clock27m ; 717      ; 0        ; 0        ; 0        ;
; clock50m   ; clock50m ; 267782   ; 0        ; 0        ; 0        ;
; clockext   ; clockext ; 717      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock27m   ; clock27m ; 717      ; 0        ; 0        ; 0        ;
; clock50m   ; clock50m ; 267782   ; 0        ; 0        ; 0        ;
; clockext   ; clockext ; 717      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock50m   ; clock50m ; 1782     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock50m   ; clock50m ; 1782     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 405   ; 405  ;
; Unconstrained Output Ports      ; 103   ; 103  ;
; Unconstrained Output Port Paths ; 587   ; 587  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 09 10:31:33 2022
Info: Command: quartus_sta top_de2 -c top_de2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios2/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'nios2/synthesis/submodules/nios2_nios2_qsys_0.sdc'
Info (332104): Reading SDC File: 'top_de2.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 8.240
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.240         0.000 clock50m 
    Info (332119):    15.284         0.000 clockext 
    Info (332119):    32.236         0.000 clock27m 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock27m 
    Info (332119):     0.391         0.000 clock50m 
    Info (332119):     0.391         0.000 clockext 
Info (332146): Worst-case recovery slack is 15.523
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.523         0.000 clock50m 
Info (332146): Worst-case removal slack is 4.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.225         0.000 clock50m 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clock50m 
    Info (332119):     9.000         0.000 clockext 
    Info (332119):    17.500         0.000 clock27m 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 14.749
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    14.749         0.000 clock50m 
    Info (332119):    17.791         0.000 clockext 
    Info (332119):    34.746         0.000 clock27m 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock27m 
    Info (332119):     0.215         0.000 clock50m 
    Info (332119):     0.215         0.000 clockext 
Info (332146): Worst-case recovery slack is 17.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.502         0.000 clock50m 
Info (332146): Worst-case removal slack is 2.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.358         0.000 clock50m 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clock50m 
    Info (332119):     9.000         0.000 clockext 
    Info (332119):    17.500         0.000 clock27m 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4678 megabytes
    Info: Processing ended: Sun Oct 09 10:31:37 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


