+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; touch_buffer_east                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; touch_buffer_west                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n3|line62                                                        ; 65    ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n3|line64                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n3|line06                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n3|line50                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n3|line45                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n3|line34                                                        ; 65    ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n3|line23                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n3|line12                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n3|line01                                                        ; 65    ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n3                                                               ; 44    ; 21             ; 0            ; 21             ; 6      ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n2|line62                                                        ; 65    ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n2|line64                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n2|line06                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n2|line50                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n2|line45                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n2|line34                                                        ; 65    ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n2|line23                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n2|line12                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n2|line01                                                        ; 65    ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n2                                                               ; 44    ; 21             ; 0            ; 21             ; 6      ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n1|line62                                                        ; 65    ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n1|line64                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n1|line06                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n1|line50                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n1|line45                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n1|line34                                                        ; 65    ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n1|line23                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n1|line12                                                        ; 65    ; 12             ; 0            ; 12             ; 23     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n1|line01                                                        ; 65    ; 23             ; 0            ; 23             ; 23     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta|rank1_n1                                                               ; 44    ; 21             ; 0            ; 21             ; 6      ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst|Beta                                                                        ; 24    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mtl_controller_inst                                                                             ; 38    ; 2              ; 8            ; 2              ; 29     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|cntr_b             ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp             ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|ws_brp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|wraclr             ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe12  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|rdaclr             ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram           ; 43    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo|dcfifo_mixed_widths_component|auto_generated                    ; 21    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read2_fifo                                                                 ; 21    ; 2              ; 0            ; 2              ; 43     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|cntr_b             ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe17  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|ws_bwp             ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|ws_brp             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|wraclr             ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe12  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|rdaclr             ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram           ; 43    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g_gray2bin   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo|dcfifo_mixed_widths_component|auto_generated                    ; 21    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_read1_fifo                                                                 ; 21    ; 2              ; 0            ; 2              ; 43     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|cntr_b            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp    ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp   ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe19 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp           ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|wraclr            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp           ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp            ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|rs_brp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram          ; 55    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin  ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin  ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo|dcfifo_mixed_widths_component|auto_generated                   ; 37    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write2_fifo                                                                ; 37    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|cntr_b            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|wrfull_eq_comp    ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|rdempty_eq_comp   ; 18    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp|dffpipe19 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|ws_dgrp           ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|wraclr            ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp|dffpipe14 ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp           ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|rs_bwp            ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|rs_brp            ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|fifo_ram          ; 55    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|wrptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g1p         ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|rs_dgwp_gray2bin  ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated|rdptr_g_gray2bin  ; 9     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo|dcfifo_mixed_widths_component|auto_generated                   ; 37    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_write1_fifo                                                                ; 37    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_sdr_data_path                                                              ; 20    ; 2              ; 0            ; 2              ; 18     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_command                                                                    ; 36    ; 0              ; 2            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst|u_control_interface                                                          ; 31    ; 1              ; 0            ; 1              ; 33     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_control_inst                                                                              ; 154   ; 51             ; 0            ; 51             ; 54     ; 51              ; 51            ; 51              ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; reset_delay_inst                                                                                ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAM_PLL_inst|altpll_component|auto_generated                                                    ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAM_PLL_inst                                                                                    ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MTL_PLL_inst|altpll_component|auto_generated                                                    ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MTL_PLL_inst                                                                                    ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Surf                                                                                            ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
