#summary Liberando lección 3
#labels verilog

= Introduction =
La lección 3 del profesor Miguel Melgarejo para la asignatura digitales II de Ingeniería Electrónica de la Universidad Distrital Francisco José de Caldas se titula _"Especificación HDL y descripción de circuitos combinacionales"_, el OVA usado para esta lección son unas diapositivas preparadas por el profesor, al no tener explícitamente autorización para uso y copia este material tiene todos los derechos reservados, en reunión celebrada el 28 de agosto de 2009 en el LAMIC el profesor autorizó crear material derivado de estas diapositivas con licencia CC-BY-SA o GPL siempre que se usen ejemplos alternativos y las imágenes sean recreadas en vez de copiadas literalmente.



== Ejemplos alternativos ==
El formato usado es _Número de diapositiva: Ejemplo alternativo_
 * 11: compuerta or en vez de nand
 * 16: en vez de mux un decoder 2 a 4
 * 18: nand en vez de mux
 * 21: nand de 4 entradas con nands de 2


== Estudio/Revisión ==
En esta sección revisaré las diapositivas con el ánimo de estudiarlas y revisar que trabajo derivado se generará
|| diapositiva(s) || notas || trabajo derivado ||
|| 1 || Presentación || presentación altaimpedancia con credito trabajo derivado ||
|| 2 || Indice || Item 3 con Verilog ||
|| 3 || Qué es un HDL || Agregar systemverilog, verilog ams ... ||
|| 4 || Ventajas || Copiar texto sin cambios ||
|| 5 || Lenguajes || Cambiar por verilog exclusivamente ||
|| 6-8 || Base VHDL || Cambiar a Base Verilog ||
|| 9 || Niveles descripción || copiar igual y revisar pag 5 Verilog Tutorial - Deepak Kumar Tala, University of Edinburgh  ||
|| 10-14 || descripción en VHDL || cambiar a Descripción en Verilog ||
|| 15-27 || Combinacionales con VHDL || Combinacionales con Verilog ||
|| 28-30 || Concurrencia con VHDL || Concurrencia con Verilog ||
|| 31 || Simulación conceptos || Copiar conceptos ||
|| 32 || Simulación simulador || referencias con Software Libre ||
|| 33 || Referencias || dejar estas como secundarias y primaria slides y otras que se usen ||

== Desarrollo ==
=== Notas ===
* Creo que copié mal, en diapositiva 11 el ejemplo debería ser una nor
* Un Test Bench es un buen ejemplo para lo estructural (me di cuenta en verilogref.pdf, 6.0 Structures and Hierarchy)
* Nunca se habla de test bench en el material del profesor Melgarejo
De lo anterior he revisado y creo que lo mejor es iniciar con un Laboratorio (Test Bench) para la compuerta nor