TimeQuest Timing Analyzer report for Data_Extraction_System
Wed Apr 24 19:54:11 2019
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 13. Slow 1200mV 85C Model Setup: 'accessControl:inst5|idx[0]'
 14. Slow 1200mV 85C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 15. Slow 1200mV 85C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 16. Slow 1200mV 85C Model Setup: 'CLK_50MHz'
 17. Slow 1200mV 85C Model Setup: 'UART_Receiver:inst15|state.IDLE'
 18. Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 19. Slow 1200mV 85C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 20. Slow 1200mV 85C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 21. Slow 1200mV 85C Model Hold: 'CLK_50MHz'
 22. Slow 1200mV 85C Model Hold: 'UART_Receiver:inst15|state.IDLE'
 23. Slow 1200mV 85C Model Hold: 'accessControl:inst5|idx[0]'
 24. Slow 1200mV 85C Model Recovery: 'CLK_DIVIDER:inst20|CLK_OUT'
 25. Slow 1200mV 85C Model Removal: 'CLK_DIVIDER:inst20|CLK_OUT'
 26. Slow 1200mV 85C Model Metastability Summary
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 34. Slow 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'
 35. Slow 1200mV 0C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 36. Slow 1200mV 0C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 37. Slow 1200mV 0C Model Setup: 'CLK_50MHz'
 38. Slow 1200mV 0C Model Setup: 'UART_Receiver:inst15|state.IDLE'
 39. Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 40. Slow 1200mV 0C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 41. Slow 1200mV 0C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 42. Slow 1200mV 0C Model Hold: 'CLK_50MHz'
 43. Slow 1200mV 0C Model Hold: 'UART_Receiver:inst15|state.IDLE'
 44. Slow 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'
 45. Slow 1200mV 0C Model Recovery: 'CLK_DIVIDER:inst20|CLK_OUT'
 46. Slow 1200mV 0C Model Removal: 'CLK_DIVIDER:inst20|CLK_OUT'
 47. Slow 1200mV 0C Model Metastability Summary
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'
 54. Fast 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'
 55. Fast 1200mV 0C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 56. Fast 1200mV 0C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 57. Fast 1200mV 0C Model Setup: 'CLK_50MHz'
 58. Fast 1200mV 0C Model Setup: 'UART_Receiver:inst15|state.IDLE'
 59. Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'
 60. Fast 1200mV 0C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'
 61. Fast 1200mV 0C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'
 62. Fast 1200mV 0C Model Hold: 'CLK_50MHz'
 63. Fast 1200mV 0C Model Hold: 'UART_Receiver:inst15|state.IDLE'
 64. Fast 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'
 65. Fast 1200mV 0C Model Recovery: 'CLK_DIVIDER:inst20|CLK_OUT'
 66. Fast 1200mV 0C Model Removal: 'CLK_DIVIDER:inst20|CLK_OUT'
 67. Fast 1200mV 0C Model Metastability Summary
 68. Multicorner Timing Analysis Summary
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Recovery Transfers
 77. Removal Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths Summary
 81. Clock Status Summary
 82. Unconstrained Input Ports
 83. Unconstrained Output Ports
 84. Unconstrained Input Ports
 85. Unconstrained Output Ports
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Data_Extraction_System                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.58        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.8%      ;
;     Processor 3            ;  14.2%      ;
;     Processor 4            ;  12.8%      ;
;     Processors 5-12        ;   1.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+
; Clock Name                                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+
; accessControl:inst5|idx[0]                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { accessControl:inst5|idx[0] }                         ;
; CLK_50MHz                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50MHz }                                          ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_DIVIDER:inst20|CLK_OUT }                         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] } ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] }   ;
; UART_Receiver:inst15|state.IDLE                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART_Receiver:inst15|state.IDLE }                    ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 155.09 MHz ; 155.09 MHz      ; CLK_DIVIDER:inst20|CLK_OUT                         ;                                                               ;
; 444.84 MHz ; 444.84 MHz      ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ;                                                               ;
; 493.83 MHz ; 250.0 MHz       ; CLK_50MHz                                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 524.66 MHz ; 524.66 MHz      ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ;                                                               ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; -5.448 ; -2599.017     ;
; accessControl:inst5|idx[0]                         ; -2.491 ; -4.556        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; -2.100 ; -2.100        ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -1.995 ; -1.995        ;
; CLK_50MHz                                          ; -1.025 ; -3.665        ;
; UART_Receiver:inst15|state.IDLE                    ; -0.909 ; -6.562        ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; -0.212 ; -0.212        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.100  ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.125  ; 0.000         ;
; CLK_50MHz                                          ; 0.337  ; 0.000         ;
; UART_Receiver:inst15|state.IDLE                    ; 0.709  ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 1.875  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -0.737 ; -9.162        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary              ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; 0.540 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_50MHz                                          ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; -2.174 ; -1118.392     ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.336  ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.343  ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 0.387  ; 0.000         ;
; UART_Receiver:inst15|state.IDLE                    ; 0.401  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                               ;
+--------+----------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -5.448 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.277      ; 6.720      ;
; -5.448 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.277      ; 6.720      ;
; -5.440 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.713      ;
; -5.440 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.713      ;
; -5.407 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.277      ; 6.679      ;
; -5.399 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.672      ;
; -5.366 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.277      ; 6.638      ;
; -5.366 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.277      ; 6.638      ;
; -5.363 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.636      ;
; -5.363 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.636      ;
; -5.334 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.277      ; 6.606      ;
; -5.334 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.277      ; 6.606      ;
; -5.325 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.277      ; 6.597      ;
; -5.322 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.595      ;
; -5.316 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.088     ; 6.223      ;
; -5.316 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.088     ; 6.223      ;
; -5.293 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.277      ; 6.565      ;
; -5.259 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.275      ; 6.529      ;
; -5.257 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.525      ;
; -5.248 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.275      ; 6.518      ;
; -5.240 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.276      ; 6.511      ;
; -5.235 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.503      ;
; -5.232 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.276      ; 6.503      ;
; -5.195 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 6.109      ;
; -5.188 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.088     ; 6.095      ;
; -5.188 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.088     ; 6.095      ;
; -5.176 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.091     ; 6.080      ;
; -5.174 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.091     ; 6.078      ;
; -5.170 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.438      ;
; -5.158 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.088     ; 6.065      ;
; -5.158 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.088     ; 6.065      ;
; -5.149 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.272      ; 6.416      ;
; -5.148 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.416      ;
; -5.138 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.406      ;
; -5.135 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 6.040      ;
; -5.134 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.275      ; 6.404      ;
; -5.129 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.402      ;
; -5.129 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.402      ;
; -5.127 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.272      ; 6.394      ;
; -5.126 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 6.040      ;
; -5.122 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[5] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.088     ; 6.029      ;
; -5.122 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[5] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.088     ; 6.029      ;
; -5.116 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.384      ;
; -5.105 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 6.019      ;
; -5.097 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[7]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.370      ;
; -5.097 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[7]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.370      ;
; -5.093 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.361      ;
; -5.088 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.361      ;
; -5.075 ; accessControl:inst5|idx[21]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.980      ;
; -5.059 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.964      ;
; -5.057 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.325      ;
; -5.056 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[7]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.329      ;
; -5.055 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.041     ; 6.009      ;
; -5.055 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[2] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.088     ; 5.962      ;
; -5.055 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[2] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.088     ; 5.962      ;
; -5.054 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.041     ; 6.008      ;
; -5.048 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.041     ; 6.002      ;
; -5.048 ; accessControl:inst5|idx[30]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.953      ;
; -5.048 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.091     ; 5.952      ;
; -5.046 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.091     ; 5.950      ;
; -5.043 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[7]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.272      ; 6.310      ;
; -5.041 ; accessControl:inst5|idx[19]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.946      ;
; -5.038 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.943      ;
; -5.035 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.303      ;
; -5.021 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[7]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.272      ; 6.288      ;
; -5.018 ; accessControl:inst5|idx[10]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.932      ;
; -5.018 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.091     ; 5.922      ;
; -5.016 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.091     ; 5.920      ;
; -5.013 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[6]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.286      ;
; -5.013 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[6]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.286      ;
; -5.008 ; accessControl:inst5|idx[14]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.922      ;
; -5.006 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.274      ;
; -5.004 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.276      ; 6.275      ;
; -4.999 ; accessControl:inst5|idx[21]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.904      ;
; -4.994 ; accessControl:inst5|idx[7]                                     ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.908      ;
; -4.988 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.050     ; 5.933      ;
; -4.987 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.050     ; 5.932      ;
; -4.985 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.272      ; 6.252      ;
; -4.982 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[5] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.091     ; 5.886      ;
; -4.981 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.050     ; 5.926      ;
; -4.980 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[5] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.091     ; 5.884      ;
; -4.978 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[9]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.251      ;
; -4.978 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[9]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.251      ;
; -4.978 ; accessControl:inst5|idx[21]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.883      ;
; -4.975 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[13]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.277      ; 6.247      ;
; -4.974 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.273      ; 6.242      ;
; -4.973 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.044     ; 5.924      ;
; -4.972 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[6]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.245      ;
; -4.972 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[4]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.886      ;
; -4.972 ; accessControl:inst5|idx[30]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.877      ;
; -4.969 ; accessControl:inst5|idx[23]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.874      ;
; -4.967 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[13]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.278      ; 6.240      ;
; -4.965 ; accessControl:inst5|idx[19]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.870      ;
; -4.963 ; accessControl:inst5|idx[25]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.868      ;
; -4.953 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[6]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.272      ; 6.220      ;
; -4.952 ; accessControl:inst5|idx[10]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.866      ;
; -4.951 ; accessControl:inst5|idx[30]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.856      ;
; -4.944 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.044     ; 5.895      ;
; -4.944 ; accessControl:inst5|idx[19]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.090     ; 5.849      ;
; -4.941 ; accessControl:inst5|idx[7]                                     ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.081     ; 5.855      ;
+--------+----------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                  ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.491 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.500        ; -1.498     ; 0.615      ;
; -2.065 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.541     ; 0.618      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                             ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -2.100 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.265      ; 1.866      ;
; -1.990 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.265      ; 1.756      ;
; -1.828 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.265      ; 1.594      ;
; -0.624 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 1.436      ; 1.770      ;
; -0.252 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 1.000        ; 1.436      ; 1.898      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                   ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.995 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.191      ; 1.895      ;
; -1.833 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.191      ; 1.733      ;
; -1.717 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.191      ; 1.617      ;
; -0.453 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 1.372      ; 1.743      ;
; -0.065 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 1.000        ; 1.372      ; 1.855      ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50MHz'                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.025 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.957      ;
; -0.950 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.882      ;
; -0.893 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.825      ;
; -0.776 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.708      ;
; -0.727 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.659      ;
; -0.720 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.652      ;
; -0.701 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.633      ;
; -0.645 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.577      ;
; -0.644 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.576      ;
; -0.588 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.520      ;
; -0.522 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.454      ;
; -0.467 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.399      ;
; -0.434 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.366      ;
; -0.419 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.351      ;
; -0.412 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.438     ; 0.969      ;
; -0.356 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.648      ;
; -0.281 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.573      ;
; -0.224 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.516      ;
; -0.186 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.118      ;
; -0.175 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.107      ;
; -0.159 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.091      ;
; -0.100 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.032      ;
; -0.096 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.028      ;
; -0.091 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.023      ;
; -0.091 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 1.023      ;
; -0.057 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.349      ;
; 0.197  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.297      ; 1.095      ;
; 0.258  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.078     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
; 0.273  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.063     ; 0.659      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART_Receiver:inst15|state.IDLE'                                                                                                             ;
+--------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; -0.909 ; UART_Receiver:inst15|Rxd[3] ; UART_Receiver:inst15|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.069      ; 1.227      ;
; -0.885 ; UART_Receiver:inst15|Rxd[1] ; UART_Receiver:inst15|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.066      ; 1.227      ;
; -0.856 ; UART_Receiver:inst15|Rxd[4] ; UART_Receiver:inst15|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.069      ; 1.208      ;
; -0.838 ; UART_Receiver:inst15|Rxd[0] ; UART_Receiver:inst15|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.039      ; 1.260      ;
; -0.779 ; UART_Receiver:inst15|Rxd[5] ; UART_Receiver:inst15|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.069      ; 1.232      ;
; -0.779 ; UART_Receiver:inst15|Rxd[2] ; UART_Receiver:inst15|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.040      ; 1.203      ;
; -0.769 ; UART_Receiver:inst15|Rxd[7] ; UART_Receiver:inst15|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.069      ; 1.222      ;
; -0.747 ; UART_Receiver:inst15|Rxd[6] ; UART_Receiver:inst15|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.069      ; 1.200      ;
+--------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                                              ; Launch Clock                                       ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+
; -0.212 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]                                                                                   ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 3.318      ; 3.472      ;
; 0.038  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.WAITING                                                                                                    ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.335      ;
; 0.044  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[3]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.350      ;
; 0.059  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[3]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.950      ; 3.375      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[27]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[16]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[17]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[18]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[19]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[20]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[21]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[22]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[23]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[24]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[25]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[26]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[29]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[28]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[30]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.074  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[31]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.380      ;
; 0.076  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[9]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.953      ; 3.395      ;
; 0.076  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[11]                                                                                                      ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.953      ; 3.395      ;
; 0.078  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[12]                                                                                                      ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.953      ; 3.397      ;
; 0.085  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.STRT                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.382      ;
; 0.086  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.SEARCH                                                                                                     ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.383      ;
; 0.095  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]                                                                                     ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.940      ; 3.401      ;
; 0.104  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[0]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.932      ; 3.402      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[9]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[4]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[5]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[6]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[7]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[8]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[10]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[11]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[12]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[14]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[13]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.119  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[15]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.931      ; 3.416      ;
; 0.129  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|state.Rxstrb                                                                                                    ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.928      ; 3.433      ;
; 0.177  ; accessControl:inst5|idx[1]                               ; accessControl:inst5|TRANSMIT                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.641      ; 1.975      ;
; 0.188  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[8]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.950      ; 3.504      ;
; 0.198  ; accessControl:inst5|idx[2]                               ; accessControl:inst5|TRANSMIT                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.641      ; 1.996      ;
; 0.252  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[7]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.950      ; 3.568      ;
; 0.268  ; accessControl:inst5|idx[2]                               ; accessControl:inst5|idx[4]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.641      ; 2.066      ;
; 0.297  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[1]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.928      ; 3.591      ;
; 0.307  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|FS[1]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.377      ; 0.871      ;
; 0.313  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|rx_data[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ecc1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.396      ; 0.896      ;
; 0.317  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[4]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.928      ; 3.611      ;
; 0.318  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[5]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.928      ; 3.612      ;
; 0.319  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|state.sndRequest                                                                                                ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.928      ; 3.623      ;
; 0.323  ; accessControl:inst5|idx[1]                               ; accessControl:inst5|idx[4]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.641      ; 2.121      ;
; 0.327  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[0]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.928      ; 3.621      ;
; 0.342  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|FS[2]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.378      ; 0.907      ;
; 0.342  ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csl    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.078      ; 0.577      ;
; 0.343  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[1]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[1]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343  ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343  ; spi_master1:inst11|state_csh                             ; spi_master1:inst11|state_csh                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.577      ;
; 0.343  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[2]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.950      ; 3.659      ;
; 0.344  ; UART_Receiver:inst15|bPointer[0]                         ; UART_Receiver:inst15|bPointer[0]                                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; UART_Receiver:inst15|bPointer[2]                         ; UART_Receiver:inst15|bPointer[2]                                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; spi_master1:inst11|dwReg[8]                              ; spi_master1:inst11|dwReg[8]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; spi_master1:inst11|dwReg[0]                              ; spi_master1:inst11|dwReg[0]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; spi_master1:inst11|dwReg[13]                             ; spi_master1:inst11|dwReg[13]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; spi_master1:inst11|dwReg[15]                             ; spi_master1:inst11|dwReg[15]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; spi_master1:inst11|dwReg[12]                             ; spi_master1:inst11|dwReg[12]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; spi_master1:inst11|dwReg[5]                              ; spi_master1:inst11|dwReg[5]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; spi_master1:inst11|dwReg[4]                              ; spi_master1:inst11|dwReg[4]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.344  ; spi_master1:inst11|dwReg[7]                              ; spi_master1:inst11|dwReg[7]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.076      ; 0.577      ;
; 0.345  ; spi_master1:inst11|dwReg[9]                              ; spi_master1:inst11|dwReg[9]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; spi_master1:inst11|dwReg[10]                             ; spi_master1:inst11|dwReg[10]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; spi_master1:inst11|dwReg[11]                             ; spi_master1:inst11|dwReg[11]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; spi_master1:inst11|dwReg[3]                              ; spi_master1:inst11|dwReg[3]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; spi_master1:inst11|dwReg[2]                              ; spi_master1:inst11|dwReg[2]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; spi_master1:inst11|dwReg[1]                              ; spi_master1:inst11|dwReg[1]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; spi_master1:inst11|dwReg[14]                             ; spi_master1:inst11|dwReg[14]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; spi_master1:inst11|dwReg[6]                              ; spi_master1:inst11|dwReg[6]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.345  ; spi_master1:inst11|state_clk                             ; spi_master1:inst11|state_clk                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.075      ; 0.577      ;
; 0.346  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[0]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[0]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.077      ; 0.580      ;
; 0.348  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[6]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.950      ; 3.664      ;
; 0.356  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|wt         ; IMU_Extraction_Block1:inst3|spi_master1:inst4|wt                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.356  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|StartTx    ; IMU_Extraction_Block1:inst3|spi_master1:inst4|StartTx                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.064      ; 0.577      ;
; 0.357  ; accessControl:inst5|dataOut[13]                          ; accessControl:inst5|dataOut[13]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1]                                                                                     ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.171      ; 1.894      ;
; 0.357  ; spi_master1:inst11|state_csl                             ; spi_master1:inst11|state_csl                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; spi_master1:inst11|wt                                    ; spi_master1:inst11|wt                                                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; spi_master1:inst11|StartTx                               ; spi_master1:inst11|StartTx                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; IMU_Extraction_Block:inst|spi_master1:inst4|wt           ; IMU_Extraction_Block:inst|spi_master1:inst4|wt                                                                                       ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.357  ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx      ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.063      ; 0.577      ;
; 0.358  ; UART_Receiver:inst15|Rxd[7]                              ; UART_Receiver:inst15|Rxd[7]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_Receiver:inst15|Rxd[6]                              ; UART_Receiver:inst15|Rxd[6]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_Receiver:inst15|Rxd[5]                              ; UART_Receiver:inst15|Rxd[5]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_Receiver:inst15|Rxd[4]                              ; UART_Receiver:inst15|Rxd[4]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_Receiver:inst15|Rxd[3]                              ; UART_Receiver:inst15|Rxd[3]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_Receiver:inst15|Rxd[2]                              ; UART_Receiver:inst15|Rxd[2]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_Receiver:inst15|Rxd[1]                              ; UART_Receiver:inst15|Rxd[1]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_Receiver:inst15|Rxd[0]                              ; UART_Receiver:inst15|Rxd[0]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[26]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[26]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[21]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[21]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
; 0.358  ; UART_TransmitterX:inst14|clkcount[3]                     ; UART_TransmitterX:inst14|clkcount[3]                                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 0.577      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                             ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.100 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.000        ; 1.497      ; 1.796      ;
; 0.488 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 1.497      ; 1.684      ;
; 1.549 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.390      ; 1.449      ;
; 1.671 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.390      ; 1.571      ;
; 1.767 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.390      ; 1.667      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                   ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.125 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.000        ; 1.431      ; 1.755      ;
; 0.528 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 1.431      ; 1.658      ;
; 1.648 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.315      ; 1.473      ;
; 1.758 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.315      ; 1.583      ;
; 1.852 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.315      ; 1.677      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50MHz'                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 0.932      ;
; 0.342 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 0.937      ;
; 0.342 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.078      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.580      ;
; 0.518 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.113      ;
; 0.552 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.147      ;
; 0.581 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.438      ; 1.176      ;
; 0.637 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.857      ;
; 0.688 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.908      ;
; 0.711 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.931      ;
; 0.711 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.931      ;
; 0.717 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.937      ;
; 0.722 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.942      ;
; 0.725 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.945      ;
; 0.728 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.948      ;
; 0.773 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 0.993      ;
; 0.788 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.008      ;
; 0.927 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.147      ;
; 0.928 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.148      ;
; 0.942 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.162      ;
; 0.969 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.189      ;
; 0.972 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.192      ;
; 1.009 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.229      ;
; 1.009 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.229      ;
; 1.009 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.297     ; 0.869      ;
; 1.185 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.405      ;
; 1.222 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.442      ;
; 1.253 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.063      ; 1.473      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART_Receiver:inst15|state.IDLE'                                                                                                             ;
+-------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; 0.709 ; UART_Receiver:inst15|Rxd[6] ; UART_Receiver:inst15|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.329      ; 1.058      ;
; 0.713 ; UART_Receiver:inst15|Rxd[4] ; UART_Receiver:inst15|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.329      ; 1.062      ;
; 0.736 ; UART_Receiver:inst15|Rxd[2] ; UART_Receiver:inst15|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.299      ; 1.055      ;
; 0.739 ; UART_Receiver:inst15|Rxd[3] ; UART_Receiver:inst15|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.330      ; 1.089      ;
; 0.742 ; UART_Receiver:inst15|Rxd[7] ; UART_Receiver:inst15|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.329      ; 1.091      ;
; 0.744 ; UART_Receiver:inst15|Rxd[1] ; UART_Receiver:inst15|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.327      ; 1.091      ;
; 0.747 ; UART_Receiver:inst15|Rxd[5] ; UART_Receiver:inst15|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.330      ; 1.097      ;
; 0.818 ; UART_Receiver:inst15|Rxd[0] ; UART_Receiver:inst15|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.298      ; 1.136      ;
+-------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                  ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 1.875 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.338     ; 0.547      ;
; 2.321 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; -0.500       ; -1.285     ; 0.546      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                ;
+--------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.737 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[7]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 1.667      ;
; -0.737 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[6]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 1.667      ;
; -0.737 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[5]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 1.667      ;
; -0.737 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[4]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 1.667      ;
; -0.737 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 1.667      ;
; -0.737 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.065     ; 1.667      ;
; -0.447 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.062     ; 1.380      ;
; -0.447 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.062     ; 1.380      ;
; -0.406 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.sndRequest ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.061     ; 1.340      ;
; -0.406 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstpb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.061     ; 1.340      ;
; -0.406 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.IDLE       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.061     ; 1.340      ;
; -0.406 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxdb       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.061     ; 1.340      ;
; -0.406 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstrb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.061     ; 1.340      ;
; -0.406 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.061     ; 1.340      ;
; -0.406 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.061     ; 1.340      ;
; -0.406 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.061     ; 1.340      ;
; -0.406 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[3]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.061     ; 1.340      ;
; -0.096 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 1.380      ;
; -0.096 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.289      ; 1.380      ;
; 0.022  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.288      ; 1.261      ;
+--------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                ;
+-------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.540 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.426      ; 1.123      ;
; 0.678 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.427      ; 1.262      ;
; 0.678 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.427      ; 1.262      ;
; 1.012 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.sndRequest ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.231      ;
; 1.012 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstpb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.231      ;
; 1.012 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.IDLE       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.231      ;
; 1.012 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxdb       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.231      ;
; 1.012 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstrb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.231      ;
; 1.012 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.231      ;
; 1.012 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.231      ;
; 1.012 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.231      ;
; 1.012 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[3]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.231      ;
; 1.043 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.262      ;
; 1.043 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.062      ; 1.262      ;
; 1.321 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[7]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.059      ; 1.537      ;
; 1.321 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[6]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.059      ; 1.537      ;
; 1.321 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[5]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.059      ; 1.537      ;
; 1.321 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[4]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.059      ; 1.537      ;
; 1.321 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.059      ; 1.537      ;
; 1.321 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.059      ; 1.537      ;
+-------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                 ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 173.85 MHz ; 173.85 MHz      ; CLK_DIVIDER:inst20|CLK_OUT                         ;                                                               ;
; 482.63 MHz ; 482.63 MHz      ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ;                                                               ;
; 553.1 MHz  ; 250.0 MHz       ; CLK_50MHz                                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 572.74 MHz ; 572.74 MHz      ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ;                                                               ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; -4.752 ; -2215.553     ;
; accessControl:inst5|idx[0]                         ; -2.195 ; -3.927        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; -1.846 ; -1.846        ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -1.759 ; -1.759        ;
; CLK_50MHz                                          ; -0.808 ; -2.520        ;
; UART_Receiver:inst15|state.IDLE                    ; -0.702 ; -4.973        ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; -0.167 ; -0.167        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.077  ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.103  ; 0.000         ;
; CLK_50MHz                                          ; 0.299  ; 0.000         ;
; UART_Receiver:inst15|state.IDLE                    ; 0.652  ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 1.678  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -0.551 ; -6.248        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary               ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; 0.480 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_50MHz                                          ; -3.000 ; -10.000       ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; -2.174 ; -1118.392     ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.362  ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.376  ; 0.000         ;
; UART_Receiver:inst15|state.IDLE                    ; 0.420  ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 0.435  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                ;
+--------+----------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.752 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 5.997      ;
; -4.752 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 5.997      ;
; -4.741 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.987      ;
; -4.741 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.987      ;
; -4.724 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 5.969      ;
; -4.713 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.959      ;
; -4.683 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 5.928      ;
; -4.683 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 5.928      ;
; -4.679 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.925      ;
; -4.679 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.925      ;
; -4.655 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 5.900      ;
; -4.655 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 5.900      ;
; -4.655 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 5.900      ;
; -4.651 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.897      ;
; -4.627 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.250      ; 5.872      ;
; -4.624 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.248      ; 5.867      ;
; -4.624 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.543      ;
; -4.624 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.543      ;
; -4.599 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.520      ;
; -4.584 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.248      ; 5.827      ;
; -4.582 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.249      ; 5.826      ;
; -4.577 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.246      ; 5.818      ;
; -4.573 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.249      ; 5.817      ;
; -4.547 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.246      ; 5.788      ;
; -4.547 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.468      ;
; -4.532 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.453      ;
; -4.524 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.080     ; 5.439      ;
; -4.522 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.080     ; 5.437      ;
; -4.514 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.433      ;
; -4.514 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.433      ;
; -4.503 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.246      ; 5.744      ;
; -4.491 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.403      ;
; -4.487 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.248      ; 5.730      ;
; -4.485 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.441      ;
; -4.483 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.439      ;
; -4.480 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.245      ; 5.720      ;
; -4.478 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.039     ; 5.434      ;
; -4.475 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.721      ;
; -4.475 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.721      ;
; -4.475 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.394      ;
; -4.475 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.394      ;
; -4.473 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.246      ; 5.714      ;
; -4.473 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.246      ; 5.714      ;
; -4.462 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[5] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.381      ;
; -4.462 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[5] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.381      ;
; -4.451 ; accessControl:inst5|idx[10]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.372      ;
; -4.450 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.245      ; 5.690      ;
; -4.447 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.693      ;
; -4.446 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[7]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.692      ;
; -4.446 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[7]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.692      ;
; -4.443 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.246      ; 5.684      ;
; -4.440 ; accessControl:inst5|idx[7]                                     ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.361      ;
; -4.439 ; accessControl:inst5|idx[21]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.351      ;
; -4.438 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.246      ; 5.679      ;
; -4.429 ; accessControl:inst5|idx[30]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.341      ;
; -4.420 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.332      ;
; -4.418 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[7]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.664      ;
; -4.416 ; accessControl:inst5|idx[14]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.337      ;
; -4.414 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.080     ; 5.329      ;
; -4.413 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.366      ;
; -4.412 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[4]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.333      ;
; -4.412 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.080     ; 5.327      ;
; -4.410 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.363      ;
; -4.410 ; accessControl:inst5|idx[19]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.322      ;
; -4.407 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.246      ; 5.648      ;
; -4.405 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.317      ;
; -4.399 ; accessControl:inst5|idx[10]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.320      ;
; -4.393 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.346      ;
; -4.391 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.344      ;
; -4.390 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[7]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.245      ; 5.630      ;
; -4.388 ; accessControl:inst5|idx[7]                                     ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.309      ;
; -4.387 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.249      ; 5.631      ;
; -4.384 ; accessControl:inst5|idx[10]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.305      ;
; -4.383 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[2]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.336      ;
; -4.377 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[2]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.246      ; 5.618      ;
; -4.376 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[6]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.622      ;
; -4.376 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[6]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.622      ;
; -4.375 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.080     ; 5.290      ;
; -4.374 ; accessControl:inst5|idx[21]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.286      ;
; -4.373 ; accessControl:inst5|idx[7]                                     ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.294      ;
; -4.373 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.080     ; 5.288      ;
; -4.369 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[2] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.288      ;
; -4.369 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[2] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.076     ; 5.288      ;
; -4.366 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[13]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.042     ; 5.319      ;
; -4.364 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.246      ; 5.605      ;
; -4.364 ; accessControl:inst5|idx[14]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.285      ;
; -4.362 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[5] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.080     ; 5.277      ;
; -4.360 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[7]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.245      ; 5.600      ;
; -4.360 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[5] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.080     ; 5.275      ;
; -4.359 ; accessControl:inst5|idx[21]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.271      ;
; -4.358 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 5.305      ;
; -4.356 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 5.303      ;
; -4.351 ; accessControl:inst5|idx[23]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.263      ;
; -4.351 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.048     ; 5.298      ;
; -4.349 ; accessControl:inst5|idx[14]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.074     ; 5.270      ;
; -4.349 ; accessControl:inst5|idx[30]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.261      ;
; -4.348 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[6]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.594      ;
; -4.344 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[9]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.590      ;
; -4.344 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[9]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.251      ; 5.590      ;
; -4.343 ; accessControl:inst5|idx[25]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.083     ; 5.255      ;
+--------+----------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.195 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.500        ; -1.362     ; 0.549      ;
; -1.732 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -1.370     ; 0.552      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                              ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.846 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.210      ; 1.652      ;
; -1.754 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.210      ; 1.560      ;
; -1.640 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.210      ; 1.446      ;
; -0.536 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 1.282      ; 1.604      ;
; -0.114 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 1.000        ; 1.282      ; 1.682      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                    ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.759 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.133      ; 1.683      ;
; -1.643 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.133      ; 1.567      ;
; -1.511 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.133      ; 1.435      ;
; -0.373 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 1.224      ; 1.578      ;
; 0.061  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 1.000        ; 1.224      ; 1.644      ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.808 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.748      ;
; -0.745 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.685      ;
; -0.691 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.631      ;
; -0.577 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.517      ;
; -0.545 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.485      ;
; -0.526 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.466      ;
; -0.514 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.454      ;
; -0.463 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.403      ;
; -0.460 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.400      ;
; -0.409 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.349      ;
; -0.355 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.295      ;
; -0.312 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.252      ;
; -0.275 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.215      ;
; -0.265 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.205      ;
; -0.250 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.386     ; 0.859      ;
; -0.211 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.469      ;
; -0.148 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.406      ;
; -0.094 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.352      ;
; -0.068 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 1.008      ;
; -0.043 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.983      ;
; -0.024 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.964      ;
; 0.014  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.926      ;
; 0.026  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.914      ;
; 0.027  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.913      ;
; 0.029  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.911      ;
; 0.052  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 1.206      ;
; 0.285  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.263      ; 0.973      ;
; 0.344  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.068     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
; 0.357  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.055     ; 0.583      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART_Receiver:inst15|state.IDLE'                                                                                                              ;
+--------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; -0.702 ; UART_Receiver:inst15|Rxd[3] ; UART_Receiver:inst15|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.064      ; 1.088      ;
; -0.674 ; UART_Receiver:inst15|Rxd[1] ; UART_Receiver:inst15|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.061      ; 1.083      ;
; -0.649 ; UART_Receiver:inst15|Rxd[4] ; UART_Receiver:inst15|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.064      ; 1.068      ;
; -0.638 ; UART_Receiver:inst15|Rxd[0] ; UART_Receiver:inst15|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.037      ; 1.114      ;
; -0.592 ; UART_Receiver:inst15|Rxd[2] ; UART_Receiver:inst15|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.038      ; 1.069      ;
; -0.585 ; UART_Receiver:inst15|Rxd[5] ; UART_Receiver:inst15|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.064      ; 1.088      ;
; -0.576 ; UART_Receiver:inst15|Rxd[7] ; UART_Receiver:inst15|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.063      ; 1.078      ;
; -0.557 ; UART_Receiver:inst15|Rxd[6] ; UART_Receiver:inst15|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.064      ; 1.060      ;
+--------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                                              ; Launch Clock                                       ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+
; -0.167 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]                                                                                   ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.983      ; 3.150      ;
; 0.000  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.WAITING                                                                                                    ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.636      ; 2.970      ;
; 0.019  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[3]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 2.999      ;
; 0.033  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.STRT                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.636      ; 3.003      ;
; 0.034  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.SEARCH                                                                                                     ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.636      ; 3.004      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[27]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[16]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[17]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[18]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[19]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[20]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[21]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[22]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[23]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[24]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[25]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[26]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[29]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[28]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[30]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.063  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[31]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.646      ; 3.043      ;
; 0.089  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]                                                                                     ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.645      ; 3.068      ;
; 0.095  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[0]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.066      ;
; 0.113  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[3]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.652      ; 3.099      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[9]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[4]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[5]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[6]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[7]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[8]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[10]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[11]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[12]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[14]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[13]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.116  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[15]                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.637      ; 3.087      ;
; 0.131  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[9]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.655      ; 3.120      ;
; 0.131  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|state.Rxstrb                                                                                                    ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.633      ; 3.108      ;
; 0.133  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[11]                                                                                                      ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.655      ; 3.122      ;
; 0.135  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[12]                                                                                                      ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.655      ; 3.124      ;
; 0.224  ; accessControl:inst5|idx[1]                               ; accessControl:inst5|TRANSMIT                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.446      ; 1.814      ;
; 0.231  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[8]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.652      ; 3.217      ;
; 0.238  ; accessControl:inst5|idx[2]                               ; accessControl:inst5|TRANSMIT                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.446      ; 1.828      ;
; 0.271  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[7]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.652      ; 3.257      ;
; 0.287  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|state.sndRequest                                                                                                ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 2.633      ; 3.264      ;
; 0.289  ; accessControl:inst5|idx[2]                               ; accessControl:inst5|idx[4]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.447      ; 1.880      ;
; 0.295  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1]                                                                                     ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.072      ; 1.701      ;
; 0.297  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[1]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[1]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.511      ;
; 0.297  ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.511      ;
; 0.298  ; UART_Receiver:inst15|bPointer[0]                         ; UART_Receiver:inst15|bPointer[0]                                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; UART_Receiver:inst15|bPointer[2]                         ; UART_Receiver:inst15|bPointer[2]                                                                                                     ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|FS[1]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.339      ; 0.806      ;
; 0.298  ; spi_master1:inst11|dwReg[8]                              ; spi_master1:inst11|dwReg[8]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; spi_master1:inst11|dwReg[0]                              ; spi_master1:inst11|dwReg[0]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; spi_master1:inst11|dwReg[13]                             ; spi_master1:inst11|dwReg[13]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; spi_master1:inst11|dwReg[15]                             ; spi_master1:inst11|dwReg[15]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; spi_master1:inst11|dwReg[12]                             ; spi_master1:inst11|dwReg[12]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; spi_master1:inst11|dwReg[5]                              ; spi_master1:inst11|dwReg[5]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; spi_master1:inst11|dwReg[4]                              ; spi_master1:inst11|dwReg[4]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; spi_master1:inst11|dwReg[7]                              ; spi_master1:inst11|dwReg[7]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; spi_master1:inst11|state_csh                             ; spi_master1:inst11|state_csh                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.298  ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csl    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csl                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.069      ; 0.511      ;
; 0.300  ; spi_master1:inst11|dwReg[9]                              ; spi_master1:inst11|dwReg[9]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; spi_master1:inst11|dwReg[10]                             ; spi_master1:inst11|dwReg[10]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; spi_master1:inst11|dwReg[11]                             ; spi_master1:inst11|dwReg[11]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; spi_master1:inst11|dwReg[3]                              ; spi_master1:inst11|dwReg[3]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; spi_master1:inst11|dwReg[2]                              ; spi_master1:inst11|dwReg[2]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; spi_master1:inst11|dwReg[1]                              ; spi_master1:inst11|dwReg[1]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; spi_master1:inst11|dwReg[14]                             ; spi_master1:inst11|dwReg[14]                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; spi_master1:inst11|dwReg[6]                              ; spi_master1:inst11|dwReg[6]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.300  ; spi_master1:inst11|state_clk                             ; spi_master1:inst11|state_clk                                                                                                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.067      ; 0.511      ;
; 0.305  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|rx_data[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ecc1:auto_generated|ram_block1a0~porta_datain_reg0 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.354      ; 0.828      ;
; 0.305  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[0]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[0]                                                                                   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.070      ; 0.519      ;
; 0.310  ; accessControl:inst5|dataOut[13]                          ; accessControl:inst5|dataOut[13]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[0]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[0]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[1]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[1]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[2]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[2]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[3]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[3]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[4]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[4]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[5]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[5]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[6]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[6]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[7]   ; IMU_Extraction_Block1:inst3|spi_master1:inst4|dwReg[7]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|rtl        ; IMU_Extraction_Block1:inst3|spi_master1:inst4|rtl                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.310  ; IMU_Extraction_Block:inst|spi_master1:inst4|state_clk    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_clk                                                                                ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.057      ; 0.511      ;
; 0.311  ; UART_Receiver:inst15|Rxd[7]                              ; UART_Receiver:inst15|Rxd[7]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_Receiver:inst15|Rxd[6]                              ; UART_Receiver:inst15|Rxd[6]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_Receiver:inst15|Rxd[5]                              ; UART_Receiver:inst15|Rxd[5]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_Receiver:inst15|Rxd[4]                              ; UART_Receiver:inst15|Rxd[4]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_Receiver:inst15|Rxd[3]                              ; UART_Receiver:inst15|Rxd[3]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_Receiver:inst15|Rxd[2]                              ; UART_Receiver:inst15|Rxd[2]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_Receiver:inst15|Rxd[1]                              ; UART_Receiver:inst15|Rxd[1]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_Receiver:inst15|Rxd[0]                              ; UART_Receiver:inst15|Rxd[0]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[31]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[31]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[29]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[29]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[26]   ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[26]                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_TransmitterX:inst14|clkcount[3]                     ; UART_TransmitterX:inst14|clkcount[3]                                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_TransmitterX:inst14|clkcount[1]                     ; UART_TransmitterX:inst14|clkcount[1]                                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_TransmitterX:inst14|clkcount[2]                     ; UART_TransmitterX:inst14|clkcount[2]                                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_TransmitterX:inst14|state.Txdb                      ; UART_TransmitterX:inst14|state.Txdb                                                                                                  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
; 0.311  ; UART_TransmitterX:inst14|bPointer[2]                     ; UART_TransmitterX:inst14|bPointer[2]                                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 0.511      ;
+--------+----------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                              ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.077 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.000        ; 1.336      ; 1.593      ;
; 0.514 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 1.336      ; 1.530      ;
; 1.458 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.322      ; 1.290      ;
; 1.599 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.322      ; 1.431      ;
; 1.685 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.322      ; 1.517      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.103 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.000        ; 1.274      ; 1.557      ;
; 0.550 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 1.274      ; 1.504      ;
; 1.586 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.242      ; 1.338      ;
; 1.657 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.242      ; 1.409      ;
; 1.769 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.242      ; 1.521      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.068      ; 0.511      ;
; 0.306 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 0.836      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.511      ;
; 0.318 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 0.848      ;
; 0.320 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.519      ;
; 0.475 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 1.005      ;
; 0.503 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 1.033      ;
; 0.530 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.386      ; 1.060      ;
; 0.572 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.771      ;
; 0.619 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.818      ;
; 0.648 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.847      ;
; 0.652 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.851      ;
; 0.655 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.854      ;
; 0.655 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.854      ;
; 0.658 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.857      ;
; 0.659 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.858      ;
; 0.700 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.899      ;
; 0.702 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 0.901      ;
; 0.834 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.033      ;
; 0.835 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.034      ;
; 0.848 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.047      ;
; 0.876 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.075      ;
; 0.879 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.078      ;
; 0.896 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.263     ; 0.777      ;
; 0.903 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.102      ;
; 0.916 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.115      ;
; 1.073 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.272      ;
; 1.100 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.299      ;
; 1.127 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.055      ; 1.326      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART_Receiver:inst15|state.IDLE'                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; 0.652 ; UART_Receiver:inst15|Rxd[6] ; UART_Receiver:inst15|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.297      ; 0.969      ;
; 0.653 ; UART_Receiver:inst15|Rxd[4] ; UART_Receiver:inst15|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.297      ; 0.970      ;
; 0.675 ; UART_Receiver:inst15|Rxd[3] ; UART_Receiver:inst15|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.297      ; 0.992      ;
; 0.676 ; UART_Receiver:inst15|Rxd[2] ; UART_Receiver:inst15|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.270      ; 0.966      ;
; 0.684 ; UART_Receiver:inst15|Rxd[7] ; UART_Receiver:inst15|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.296      ; 1.000      ;
; 0.686 ; UART_Receiver:inst15|Rxd[1] ; UART_Receiver:inst15|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.294      ; 1.000      ;
; 0.688 ; UART_Receiver:inst15|Rxd[5] ; UART_Receiver:inst15|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.297      ; 1.005      ;
; 0.738 ; UART_Receiver:inst15|Rxd[0] ; UART_Receiver:inst15|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.269      ; 1.027      ;
+-------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 1.678 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -1.191     ; 0.497      ;
; 2.159 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; -0.500       ; -1.172     ; 0.497      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                 ;
+--------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.551 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[7]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 1.487      ;
; -0.551 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[6]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 1.487      ;
; -0.551 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[5]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 1.487      ;
; -0.551 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[4]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 1.487      ;
; -0.551 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 1.487      ;
; -0.551 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.059     ; 1.487      ;
; -0.301 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 1.239      ;
; -0.301 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 1.239      ;
; -0.260 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.sndRequest ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.056     ; 1.199      ;
; -0.260 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstpb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.056     ; 1.199      ;
; -0.260 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.IDLE       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.056     ; 1.199      ;
; -0.260 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxdb       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.056     ; 1.199      ;
; -0.260 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstrb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.056     ; 1.199      ;
; -0.260 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.056     ; 1.199      ;
; -0.260 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.056     ; 1.199      ;
; -0.260 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.056     ; 1.199      ;
; -0.260 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[3]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.056     ; 1.199      ;
; 0.015  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.259      ; 1.239      ;
; 0.015  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.259      ; 1.239      ;
; 0.121  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.258      ; 1.132      ;
+--------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                 ;
+-------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.480 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.383      ; 1.007      ;
; 0.617 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.384      ; 1.145      ;
; 0.617 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.384      ; 1.145      ;
; 0.914 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.sndRequest ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 1.114      ;
; 0.914 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstpb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 1.114      ;
; 0.914 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.IDLE       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 1.114      ;
; 0.914 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxdb       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 1.114      ;
; 0.914 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstrb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 1.114      ;
; 0.914 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 1.114      ;
; 0.914 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 1.114      ;
; 0.914 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 1.114      ;
; 0.914 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[3]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.056      ; 1.114      ;
; 0.946 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 1.145      ;
; 0.946 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.055      ; 1.145      ;
; 1.197 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[7]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.053      ; 1.394      ;
; 1.197 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[6]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.053      ; 1.394      ;
; 1.197 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[5]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.053      ; 1.394      ;
; 1.197 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[4]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.053      ; 1.394      ;
; 1.197 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.053      ; 1.394      ;
; 1.197 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.053      ; 1.394      ;
+-------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; -2.691 ; -1065.643     ;
; accessControl:inst5|idx[0]                         ; -1.213 ; -1.995        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; -0.963 ; -0.963        ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.914 ; -0.914        ;
; CLK_50MHz                                          ; -0.145 ; -0.150        ;
; UART_Receiver:inst15|state.IDLE                    ; -0.062 ; -0.156        ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; -0.107 ; -0.305        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.069  ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.086  ; 0.000         ;
; CLK_50MHz                                          ; 0.156  ; 0.000         ;
; UART_Receiver:inst15|state.IDLE                    ; 0.344  ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 1.105  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary               ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; -0.005 ; -0.030        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary               ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; CLK_DIVIDER:inst20|CLK_OUT ; 0.310 ; 0.000         ;
+----------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLK_50MHz                                          ; -3.000 ; -10.709       ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; -1.000 ; -1109.000     ;
; UART_Receiver:inst15|state.IDLE                    ; 0.338  ; 0.000         ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.395  ; 0.000         ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0.395  ; 0.000         ;
; accessControl:inst5|idx[0]                         ; 0.404  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                ;
+--------+----------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                                                    ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.691 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.626      ;
; -2.628 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.761      ;
; -2.628 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.761      ;
; -2.625 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.554      ;
; -2.621 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.755      ;
; -2.621 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.755      ;
; -2.606 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.538      ;
; -2.605 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.537      ;
; -2.598 ; accessControl:inst5|idx[21]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.527      ;
; -2.597 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.730      ;
; -2.590 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.724      ;
; -2.588 ; accessControl:inst5|idx[10]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.523      ;
; -2.581 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.714      ;
; -2.581 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.714      ;
; -2.581 ; accessControl:inst5|idx[19]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.510      ;
; -2.578 ; accessControl:inst5|idx[7]                                     ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.513      ;
; -2.577 ; accessControl:inst5|idx[14]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.512      ;
; -2.577 ; accessControl:inst5|idx[30]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.506      ;
; -2.576 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.710      ;
; -2.576 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.710      ;
; -2.563 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.696      ;
; -2.563 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.696      ;
; -2.561 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.496      ;
; -2.560 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.495      ;
; -2.550 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.683      ;
; -2.545 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.679      ;
; -2.536 ; accessControl:inst5|idx[23]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.465      ;
; -2.535 ; accessControl:inst5|idx[25]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.464      ;
; -2.535 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.467      ;
; -2.534 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.466      ;
; -2.532 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.665      ;
; -2.528 ; accessControl:inst5|idx[5]                                     ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.463      ;
; -2.523 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.455      ;
; -2.522 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.454      ;
; -2.520 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[2]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.145      ; 3.652      ;
; -2.520 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 3.450      ;
; -2.520 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[1] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 3.450      ;
; -2.518 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[0]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.651      ;
; -2.512 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.145      ; 3.644      ;
; -2.511 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[3]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.145      ; 3.643      ;
; -2.507 ; accessControl:inst5|idx[12]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.442      ;
; -2.504 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[1]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.146      ; 3.637      ;
; -2.498 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[2] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.430      ;
; -2.497 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[2] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.429      ;
; -2.495 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.424      ;
; -2.494 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.423      ;
; -2.493 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[5] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.425      ;
; -2.492 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[5] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.424      ;
; -2.491 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.453      ;
; -2.491 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.453      ;
; -2.491 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.025     ; 3.453      ;
; -2.490 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.029     ; 3.448      ;
; -2.490 ; accessControl:inst5|idx[8]                                     ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.425      ;
; -2.488 ; accessControl:inst5|idx[13]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.423      ;
; -2.475 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[2]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.029     ; 3.433      ;
; -2.472 ; accessControl:inst5|idx[28]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.401      ;
; -2.468 ; accessControl:inst5|idx[21]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.397      ;
; -2.467 ; accessControl:inst5|idx[21]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.396      ;
; -2.464 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.145      ; 3.596      ;
; -2.460 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.145      ; 3.592      ;
; -2.458 ; accessControl:inst5|idx[10]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.393      ;
; -2.457 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[4]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.392      ;
; -2.457 ; accessControl:inst5|idx[10]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.392      ;
; -2.451 ; accessControl:inst5|idx[24]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.380      ;
; -2.451 ; accessControl:inst5|idx[19]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.380      ;
; -2.450 ; accessControl:inst5|idx[19]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.379      ;
; -2.449 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[5]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.144      ; 3.580      ;
; -2.449 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 3.379      ;
; -2.449 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[3] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 3.379      ;
; -2.448 ; accessControl:inst5|idx[7]                                     ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.383      ;
; -2.447 ; accessControl:inst5|idx[14]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.382      ;
; -2.447 ; accessControl:inst5|idx[30]                                    ; accessControl:inst5|dataOut[1]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.376      ;
; -2.447 ; accessControl:inst5|idx[7]                                     ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.382      ;
; -2.446 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[5]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[9]    ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.145      ; 3.578      ;
; -2.446 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[3]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.029     ; 3.404      ;
; -2.446 ; accessControl:inst5|idx[14]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.381      ;
; -2.446 ; accessControl:inst5|idx[30]                                    ; accessControl:inst5|dataOut[5]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.375      ;
; -2.445 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[13]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.029     ; 3.403      ;
; -2.444 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[7]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.029     ; 3.402      ;
; -2.441 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.575      ;
; -2.441 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.575      ;
; -2.441 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[3]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[15] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.145      ; 3.573      ;
; -2.437 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 3.367      ;
; -2.437 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[0] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 3.367      ;
; -2.435 ; accessControl:inst5|idx[20]                                    ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.058     ; 3.364      ;
; -2.429 ; accessControl:inst5|idx[9]                                     ; accessControl:inst5|dataOut[0]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.052     ; 3.364      ;
; -2.427 ; accessControl:inst5|idx[6]                                     ; accessControl:inst5|dataOut[8]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.029     ; 3.385      ;
; -2.427 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[4] ; IMU_Extraction_Block:inst|spi_master1:inst4|wt             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.359      ;
; -2.426 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[4] ; IMU_Extraction_Block:inst|spi_master1:inst4|StartTx        ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.055     ; 3.358      ;
; -2.425 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[11]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.031     ; 3.381      ;
; -2.425 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[12]                            ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.031     ; 3.381      ;
; -2.425 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[9]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.031     ; 3.381      ;
; -2.424 ; accessControl:inst5|idx[22]                                    ; accessControl:inst5|dataOut[6]                             ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.035     ; 3.376      ;
; -2.421 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[7]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[10]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.555      ;
; -2.421 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[7]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[15]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.555      ;
; -2.414 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[1]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[11] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.145      ; 3.546      ;
; -2.412 ; IMU_Extraction_Block1:inst3|addressBlock:inst2|addNo[0]        ; IMU_Extraction_Block1:inst3|addressBlock:inst2|ADDRESS[10] ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.145      ; 3.544      ;
; -2.412 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[2] ; spi_master1:inst11|wt                                      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 3.342      ;
; -2.412 ; IMU_Extraction_Block1:inst3|spi_master1:inst4|delay_counter[2] ; spi_master1:inst11|StartTx                                 ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.057     ; 3.342      ;
; -2.410 ; IMU_Extraction_Block:inst|addressBlock:inst2|addNo[4]          ; IMU_Extraction_Block:inst|addressBlock:inst2|ADDRESS[14]   ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.147      ; 3.544      ;
+--------+----------------------------------------------------------------+------------------------------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.213 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.500        ; -0.886     ; 0.334      ;
; -0.782 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 1.000        ; -0.944     ; 0.333      ;
+--------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                              ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -0.963 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.149      ; 1.046      ;
; -0.898 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.149      ; 0.981      ;
; -0.776 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.149      ; 0.859      ;
; -0.097 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.796      ; 0.942      ;
; 0.284  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 1.000        ; 0.796      ; 1.061      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                    ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.914 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.100      ; 1.069      ;
; -0.783 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.100      ; 0.938      ;
; -0.753 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.100      ; 0.908      ;
; 0.012  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.500        ; 0.762      ; 0.920      ;
; 0.387  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 1.000        ; 0.762      ; 1.045      ;
+--------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50MHz'                                                                                                        ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.145 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.094      ;
; -0.096 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.045      ;
; -0.063 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 1.012      ;
; -0.005 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.954      ;
; 0.025  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.924      ;
; 0.034  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.915      ;
; 0.044  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.905      ;
; 0.074  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.875      ;
; 0.077  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.872      ;
; 0.107  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.842      ;
; 0.142  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.807      ;
; 0.175  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.774      ;
; 0.196  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.753      ;
; 0.197  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.260     ; 0.530      ;
; 0.205  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.744      ;
; 0.239  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.923      ;
; 0.288  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.874      ;
; 0.321  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.841      ;
; 0.332  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.617      ;
; 0.343  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.606      ;
; 0.349  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.600      ;
; 0.379  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.570      ;
; 0.379  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.570      ;
; 0.383  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.566      ;
; 0.387  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.562      ;
; 0.418  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.744      ;
; 0.554  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; 0.175      ; 0.608      ;
; 0.581  ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.047     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
; 0.590  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 1.000        ; -0.038     ; 0.359      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART_Receiver:inst15|state.IDLE'                                                                                                              ;
+--------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; -0.062 ; UART_Receiver:inst15|Rxd[3] ; UART_Receiver:inst15|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.053      ; 0.688      ;
; -0.047 ; UART_Receiver:inst15|Rxd[1] ; UART_Receiver:inst15|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.050      ; 0.687      ;
; -0.033 ; UART_Receiver:inst15|Rxd[4] ; UART_Receiver:inst15|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.053      ; 0.677      ;
; -0.014 ; UART_Receiver:inst15|Rxd[0] ; UART_Receiver:inst15|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.036      ; 0.703      ;
; 0.016  ; UART_Receiver:inst15|Rxd[5] ; UART_Receiver:inst15|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.053      ; 0.691      ;
; 0.016  ; UART_Receiver:inst15|Rxd[2] ; UART_Receiver:inst15|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.037      ; 0.675      ;
; 0.021  ; UART_Receiver:inst15|Rxd[7] ; UART_Receiver:inst15|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.053      ; 0.685      ;
; 0.033  ; UART_Receiver:inst15|Rxd[6] ; UART_Receiver:inst15|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 1.000        ; 0.053      ; 0.673      ;
+--------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                                               ; Launch Clock                                       ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+
; -0.107 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]                                                                                    ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.901      ; 1.993      ;
; -0.050 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[9]                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.703      ; 1.852      ;
; -0.050 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[3]                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.699      ; 1.848      ;
; -0.049 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[12]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.703      ; 1.853      ;
; -0.049 ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[11]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.703      ; 1.853      ;
; 0.005  ; accessControl:inst5|idx[1]                               ; accessControl:inst5|TRANSMIT                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.992      ; 1.081      ;
; 0.014  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[3]                                                                                                            ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.910      ;
; 0.040  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[7]                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.699      ; 1.938      ;
; 0.043  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]                                                                                      ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.939      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[27]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[16]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[17]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[18]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[19]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[20]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[21]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[22]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[23]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[24]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[25]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[26]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[29]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[28]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[30]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.055  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[31]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.697      ; 1.951      ;
; 0.056  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[8]                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.699      ; 1.954      ;
; 0.059  ; accessControl:inst5|idx[2]                               ; accessControl:inst5|idx[4]                                                                                                            ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.992      ; 1.135      ;
; 0.063  ; accessControl:inst5|idx[2]                               ; accessControl:inst5|TRANSMIT                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.992      ; 1.139      ;
; 0.073  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[0]                                                                                                            ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.963      ;
; 0.077  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[1]                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.685      ; 1.961      ;
; 0.079  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[2]                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.699      ; 1.977      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[9]                                                                                                            ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[4]                                                                                                            ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[5]                                                                                                            ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[6]                                                                                                            ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[7]                                                                                                            ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[8]                                                                                                            ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[10]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[11]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[12]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[14]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[13]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.081  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|idx[15]                                                                                                           ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 1.971      ;
; 0.084  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[6]                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.699      ; 1.982      ;
; 0.084  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[4]                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.685      ; 1.968      ;
; 0.100  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[5]                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.685      ; 1.984      ;
; 0.102  ; accessControl:inst5|idx[1]                               ; accessControl:inst5|idx[4]                                                                                                            ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.992      ; 1.178      ;
; 0.104  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[0]                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.685      ; 1.988      ;
; 0.109  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|state.IDLE                                                                                                       ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.687      ; 2.005      ;
; 0.112  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.WAITING                                                                                                     ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 2.002      ;
; 0.115  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.SEARCH                                                                                                      ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 2.005      ;
; 0.115  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|state.STRT                                                                                                        ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 2.005      ;
; 0.122  ; accessControl:inst5|idx[2]                               ; accessControl:inst5|idx[5]                                                                                                            ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.992      ; 1.198      ;
; 0.124  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|TRANSMIT                                                                                                          ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.691      ; 2.014      ;
; 0.125  ; accessControl:inst5|idx[2]                               ; accessControl:inst5|idx[6]                                                                                                            ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.992      ; 1.201      ;
; 0.125  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|state.Rxdb                                                                                                       ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.687      ; 2.021      ;
; 0.127  ; accessControl:inst5|idx[0]                               ; accessControl:inst5|dataOut[13]                                                                                                       ; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.699      ; 2.025      ;
; 0.139  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|clkcount[2]                                                                                                      ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.687      ; 2.035      ;
; 0.139  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|clkcount[0]                                                                                                      ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.687      ; 2.035      ;
; 0.139  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|clkcount[1]                                                                                                      ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.687      ; 2.035      ;
; 0.139  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|clkcount[3]                                                                                                      ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.687      ; 2.035      ;
; 0.152  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|rx_data[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ecc1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.229      ; 0.485      ;
; 0.154  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|FS[1]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.219      ; 0.477      ;
; 0.156  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|OS[3]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~portb_address_reg0   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.448      ; 0.708      ;
; 0.157  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1]                                                                                      ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.647      ; 1.003      ;
; 0.161  ; UART_Receiver:inst15|state.IDLE                          ; UART_Receiver:inst15|state.sndRequest                                                                                                 ; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 1.687      ; 2.057      ;
; 0.165  ; accessControl:inst5|idx[1]                               ; accessControl:inst5|idx[5]                                                                                                            ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.992      ; 1.241      ;
; 0.168  ; accessControl:inst5|idx[1]                               ; accessControl:inst5|idx[6]                                                                                                            ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.992      ; 1.244      ;
; 0.169  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|OS[2]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~portb_address_reg0   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.448      ; 0.721      ;
; 0.173  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|FS[2]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.219      ; 0.496      ;
; 0.176  ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csl    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csl                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.047      ; 0.307      ;
; 0.178  ; UART_Receiver:inst15|bPointer[0]                         ; UART_Receiver:inst15|bPointer[0]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; UART_Receiver:inst15|bPointer[2]                         ; UART_Receiver:inst15|bPointer[2]                                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[1]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[1]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.178  ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh    ; IMU_Extraction_Block:inst|spi_master1:inst4|state_csh                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.307      ;
; 0.179  ; spi_master1:inst11|dwReg[8]                              ; spi_master1:inst11|dwReg[8]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; spi_master1:inst11|dwReg[0]                              ; spi_master1:inst11|dwReg[0]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; spi_master1:inst11|dwReg[13]                             ; spi_master1:inst11|dwReg[13]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; spi_master1:inst11|dwReg[15]                             ; spi_master1:inst11|dwReg[15]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; spi_master1:inst11|dwReg[12]                             ; spi_master1:inst11|dwReg[12]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; spi_master1:inst11|dwReg[5]                              ; spi_master1:inst11|dwReg[5]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; spi_master1:inst11|dwReg[4]                              ; spi_master1:inst11|dwReg[4]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; spi_master1:inst11|dwReg[7]                              ; spi_master1:inst11|dwReg[7]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; spi_master1:inst11|state_clk                             ; spi_master1:inst11|state_clk                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.179  ; spi_master1:inst11|state_csh                             ; spi_master1:inst11|state_csh                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.044      ; 0.307      ;
; 0.180  ; spi_master1:inst11|dwReg[9]                              ; spi_master1:inst11|dwReg[9]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; spi_master1:inst11|dwReg[10]                             ; spi_master1:inst11|dwReg[10]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; spi_master1:inst11|dwReg[11]                             ; spi_master1:inst11|dwReg[11]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; spi_master1:inst11|dwReg[3]                              ; spi_master1:inst11|dwReg[3]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; spi_master1:inst11|dwReg[2]                              ; spi_master1:inst11|dwReg[2]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; spi_master1:inst11|dwReg[1]                              ; spi_master1:inst11|dwReg[1]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; spi_master1:inst11|dwReg[14]                             ; spi_master1:inst11|dwReg[14]                                                                                                          ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; spi_master1:inst11|dwReg[6]                              ; spi_master1:inst11|dwReg[6]                                                                                                           ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.043      ; 0.307      ;
; 0.181  ; IMU_Extraction_Block:inst|FIFObuffer:inst3|FS[3]         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ccc1:auto_generated|ram_block1a0~porta_address_reg0   ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.219      ; 0.504      ;
; 0.185  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[0]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|FS[0]                                                                                    ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.045      ; 0.314      ;
; 0.185  ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|OS[0]       ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|altsyncram:datArray_rtl_0|altsyncram_ecc1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.525      ; 0.814      ;
; 0.185  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csl  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|state_csl                                                                               ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|wt         ; IMU_Extraction_Block1:inst3|spi_master1:inst4|wt                                                                                      ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; IMU_Extraction_Block1:inst3|spi_master1:inst4|StartTx    ; IMU_Extraction_Block1:inst3|spi_master1:inst4|StartTx                                                                                 ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; IMU_Extraction_Block:inst|spi_master1:inst4|wt           ; IMU_Extraction_Block:inst|spi_master1:inst4|wt                                                                                        ; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.038      ; 0.307      ;
+--------+----------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]'                                                                                                                                                                              ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.069 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; 0.000        ; 0.827      ; 1.001      ;
; 0.463 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.827      ; 0.895      ;
; 1.076 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.216      ; 0.802      ;
; 1.105 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.216      ; 0.831      ;
; 1.158 ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block:inst|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                       ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.216      ; 0.884      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]'                                                                                                                                                                                    ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.086 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0.000        ; 0.793      ; 0.984      ;
; 0.477 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.793      ; 0.875      ;
; 1.093 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[3] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.168      ; 0.771      ;
; 1.191 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[2] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.168      ; 0.869      ;
; 1.210 ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[1] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|empty ; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -0.500       ; 0.168      ; 0.888      ;
+-------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50MHz'                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.156 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.260      ; 0.500      ;
; 0.167 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.260      ; 0.511      ;
; 0.176 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.047      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.314      ;
; 0.253 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.260      ; 0.597      ;
; 0.275 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.260      ; 0.619      ;
; 0.294 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|OutputState ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.260      ; 0.638      ;
; 0.341 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.463      ;
; 0.359 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.481      ;
; 0.368 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.490      ;
; 0.369 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.491      ;
; 0.378 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.500      ;
; 0.381 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.503      ;
; 0.391 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.513      ;
; 0.392 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.514      ;
; 0.411 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.533      ;
; 0.425 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.547      ;
; 0.501 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.623      ;
; 0.501 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.623      ;
; 0.504 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.626      ;
; 0.518 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.640      ;
; 0.519 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.641      ;
; 0.530 ; CLK_DIVIDER:inst20|Counter[4]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.652      ;
; 0.544 ; CLK_DIVIDER:inst20|Counter[2]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.666      ;
; 0.550 ; CLK_DIVIDER:inst20|OutputState ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; -0.175     ; 0.459      ;
; 0.627 ; CLK_DIVIDER:inst20|Counter[0]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.749      ;
; 0.649 ; CLK_DIVIDER:inst20|Counter[3]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.771      ;
; 0.671 ; CLK_DIVIDER:inst20|Counter[1]  ; CLK_DIVIDER:inst20|CLK_OUT     ; CLK_50MHz    ; CLK_50MHz   ; 0.000        ; 0.038      ; 0.793      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART_Receiver:inst15|state.IDLE'                                                                                                              ;
+-------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock               ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+
; 0.344 ; UART_Receiver:inst15|Rxd[6] ; UART_Receiver:inst15|oRx[6] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.201      ; 0.565      ;
; 0.345 ; UART_Receiver:inst15|Rxd[4] ; UART_Receiver:inst15|oRx[4] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.201      ; 0.566      ;
; 0.356 ; UART_Receiver:inst15|Rxd[3] ; UART_Receiver:inst15|oRx[3] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.201      ; 0.577      ;
; 0.357 ; UART_Receiver:inst15|Rxd[7] ; UART_Receiver:inst15|oRx[7] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.201      ; 0.578      ;
; 0.358 ; UART_Receiver:inst15|Rxd[1] ; UART_Receiver:inst15|oRx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.199      ; 0.577      ;
; 0.360 ; UART_Receiver:inst15|Rxd[5] ; UART_Receiver:inst15|oRx[5] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.201      ; 0.581      ;
; 0.361 ; UART_Receiver:inst15|Rxd[2] ; UART_Receiver:inst15|oRx[2] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.185      ; 0.566      ;
; 0.390 ; UART_Receiver:inst15|Rxd[0] ; UART_Receiver:inst15|oRx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; UART_Receiver:inst15|state.IDLE ; 0.000        ; 0.184      ; 0.594      ;
+-------+-----------------------------+-----------------------------+----------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'accessControl:inst5|idx[0]'                                                                                                                   ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                       ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 1.105 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[0] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; 0.000        ; -0.825     ; 0.290      ;
; 1.547 ; accessControl:inst5|state.STRT ; accessControl:inst5|strtTx[1] ; CLK_DIVIDER:inst20|CLK_OUT ; accessControl:inst5|idx[0] ; -0.500       ; -0.766     ; 0.291      ;
+-------+--------------------------------+-------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                 ;
+--------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.005 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[7]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.040     ; 0.952      ;
; -0.005 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[6]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.040     ; 0.952      ;
; -0.005 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[5]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.040     ; 0.952      ;
; -0.005 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[4]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.040     ; 0.952      ;
; -0.005 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.040     ; 0.952      ;
; -0.005 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.040     ; 0.952      ;
; 0.175  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.776      ;
; 0.175  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.776      ;
; 0.199  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.sndRequest ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.752      ;
; 0.199  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstpb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.752      ;
; 0.199  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.IDLE       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.752      ;
; 0.199  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxdb       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.752      ;
; 0.199  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstrb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.752      ;
; 0.199  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.752      ;
; 0.199  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.752      ;
; 0.199  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.752      ;
; 0.199  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[3]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; -0.036     ; 0.752      ;
; 0.365  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.154      ; 0.776      ;
; 0.365  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.154      ; 0.776      ;
; 0.436  ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 1.000        ; 0.153      ; 0.704      ;
+--------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK_DIVIDER:inst20|CLK_OUT'                                                                                                                 ;
+-------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.310 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.233      ; 0.627      ;
; 0.376 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.235      ; 0.695      ;
; 0.376 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|bPointer[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.235      ; 0.695      ;
; 0.557 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.sndRequest ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.678      ;
; 0.557 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstpb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.678      ;
; 0.557 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.IDLE       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.678      ;
; 0.557 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxdb       ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.678      ;
; 0.557 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|state.Rxstrb     ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.678      ;
; 0.557 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[2]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.678      ;
; 0.557 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[0]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.678      ;
; 0.557 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[1]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.678      ;
; 0.557 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|clkcount[3]      ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.037      ; 0.678      ;
; 0.575 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[2]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.695      ;
; 0.575 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[0]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.036      ; 0.695      ;
; 0.733 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[7]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.032      ; 0.849      ;
; 0.733 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[6]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.032      ; 0.849      ;
; 0.733 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[5]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.032      ; 0.849      ;
; 0.733 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[4]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.032      ; 0.849      ;
; 0.733 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[3]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.032      ; 0.849      ;
; 0.733 ; Reset_Timer:inst1|Reset ; UART_Receiver:inst15|Rxd[1]           ; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 0.000        ; 0.032      ; 0.849      ;
+-------+-------------------------+---------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+-----------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                               ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                    ; -5.448    ; -0.212 ; -0.737   ; 0.310   ; -3.000              ;
;  CLK_50MHz                                          ; -1.025    ; 0.156  ; N/A      ; N/A     ; -3.000              ;
;  CLK_DIVIDER:inst20|CLK_OUT                         ; -5.448    ; -0.212 ; -0.737   ; 0.310   ; -2.174              ;
;  IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -1.995    ; 0.086  ; N/A      ; N/A     ; 0.343               ;
;  IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; -2.100    ; 0.069  ; N/A      ; N/A     ; 0.336               ;
;  UART_Receiver:inst15|state.IDLE                    ; -0.909    ; 0.344  ; N/A      ; N/A     ; 0.338               ;
;  accessControl:inst5|idx[0]                         ; -2.491    ; 1.105  ; N/A      ; N/A     ; 0.387               ;
; Design-wide TNS                                     ; -2617.895 ; -0.305 ; -9.162   ; 0.0     ; -1128.392           ;
;  CLK_50MHz                                          ; -3.665    ; 0.000  ; N/A      ; N/A     ; -10.709             ;
;  CLK_DIVIDER:inst20|CLK_OUT                         ; -2599.017 ; -0.305 ; -9.162   ; 0.000   ; -1118.392           ;
;  IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; -1.995    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; -2.100    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  UART_Receiver:inst15|state.IDLE                    ; -6.562    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  accessControl:inst5|idx[0]                         ; -4.556    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MSTR_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MOSI          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_CS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU_MOSI      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TxO           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU1_CS       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU1_MSTR_CLK ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MPU1_MOSI     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Data_Request  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK_50MHz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RxI                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO_MPU                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO1_MPU               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MISO                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; TxO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; MPU1_CS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; MPU1_MSTR_CLK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MPU1_MOSI     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Data_Request  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; TxO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; MPU1_CS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; MPU1_MSTR_CLK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MPU1_MOSI     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Data_Request  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MSTR_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MOSI          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; MPU_CS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MSTR_CLK  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MPU_MOSI      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TxO           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MPU1_CS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; MPU1_MSTR_CLK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MPU1_MOSI     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Data_Request  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; accessControl:inst5|idx[0]                         ; 1        ; 0        ; 1        ; 0        ;
; CLK_50MHz                                          ; CLK_50MHz                                          ; 0        ; 0        ; 0        ; 50       ;
; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; 146      ; 146      ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; 76149    ; 676      ; 48       ; 13035    ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; CLK_DIVIDER:inst20|CLK_OUT                         ; 8        ; 16       ; 0        ; 0        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT                         ; 8        ; 16       ; 0        ; 0        ;
; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT                         ; 10       ; 10       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0        ; 0        ; 3        ; 0        ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0        ; 0        ; 1        ; 1        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0        ; 0        ; 3        ; 0        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0        ; 0        ; 1        ; 1        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; UART_Receiver:inst15|state.IDLE                    ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT                         ; accessControl:inst5|idx[0]                         ; 1        ; 0        ; 1        ; 0        ;
; CLK_50MHz                                          ; CLK_50MHz                                          ; 0        ; 0        ; 0        ; 50       ;
; accessControl:inst5|idx[0]                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; 146      ; 146      ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; 76149    ; 676      ; 48       ; 13035    ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; CLK_DIVIDER:inst20|CLK_OUT                         ; 8        ; 16       ; 0        ; 0        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; CLK_DIVIDER:inst20|CLK_OUT                         ; 8        ; 16       ; 0        ; 0        ;
; UART_Receiver:inst15|state.IDLE                    ; CLK_DIVIDER:inst20|CLK_OUT                         ; 10       ; 10       ; 0        ; 0        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0        ; 0        ; 3        ; 0        ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; 0        ; 0        ; 1        ; 1        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0        ; 0        ; 3        ; 0        ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; 0        ; 0        ; 1        ; 1        ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; UART_Receiver:inst15|state.IDLE                    ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                  ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 20       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                   ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLK_DIVIDER:inst20|CLK_OUT ; CLK_DIVIDER:inst20|CLK_OUT ; 20       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                         ;
+----------------------------------------------------+----------------------------------------------------+------+-------------+
; Target                                             ; Clock                                              ; Type ; Status      ;
+----------------------------------------------------+----------------------------------------------------+------+-------------+
; CLK_50MHz                                          ; CLK_50MHz                                          ; Base ; Constrained ;
; CLK_DIVIDER:inst20|CLK_OUT                         ; CLK_DIVIDER:inst20|CLK_OUT                         ; Base ; Constrained ;
; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] ; Base ; Constrained ;
; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]   ; Base ; Constrained ;
; UART_Receiver:inst15|state.IDLE                    ; UART_Receiver:inst15|state.IDLE                    ; Base ; Constrained ;
; accessControl:inst5|idx[0]                         ; accessControl:inst5|idx[0]                         ; Base ; Constrained ;
+----------------------------------------------------+----------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO1_MPU  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO_MPU   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxI        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; CS            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Data_Request  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_CS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_MSTR_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_CS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MOSI      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MSTR_CLK  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TxO           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; MISO       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO1_MPU  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO_MPU   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RxI        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; CS            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Data_Request  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED0          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED4          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED5          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED6          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED7          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_CS       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_MOSI     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU1_MSTR_CLK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_CS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MOSI      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MPU_MSTR_CLK  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MSTR_CLK      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TxO           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Wed Apr 24 19:54:07 2019
Info: Command: quartus_sta Data_Extraction_System -c Data_Extraction_System
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 12 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Data_Extraction_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_DIVIDER:inst20|CLK_OUT CLK_DIVIDER:inst20|CLK_OUT
    Info (332105): create_clock -period 1.000 -name CLK_50MHz CLK_50MHz
    Info (332105): create_clock -period 1.000 -name IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0]
    Info (332105): create_clock -period 1.000 -name accessControl:inst5|idx[0] accessControl:inst5|idx[0]
    Info (332105): create_clock -period 1.000 -name UART_Receiver:inst15|state.IDLE UART_Receiver:inst15|state.IDLE
    Info (332105): create_clock -period 1.000 -name IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.448
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.448           -2599.017 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -2.491              -4.556 accessControl:inst5|idx[0] 
    Info (332119):    -2.100              -2.100 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):    -1.995              -1.995 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):    -1.025              -3.665 CLK_50MHz 
    Info (332119):    -0.909              -6.562 UART_Receiver:inst15|state.IDLE 
Info (332146): Worst-case hold slack is -0.212
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.212              -0.212 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.100               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.125               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.337               0.000 CLK_50MHz 
    Info (332119):     0.709               0.000 UART_Receiver:inst15|state.IDLE 
    Info (332119):     1.875               0.000 accessControl:inst5|idx[0] 
Info (332146): Worst-case recovery slack is -0.737
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.737              -9.162 CLK_DIVIDER:inst20|CLK_OUT 
Info (332146): Worst-case removal slack is 0.540
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.540               0.000 CLK_DIVIDER:inst20|CLK_OUT 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -2.174           -1118.392 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.336               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.343               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.387               0.000 accessControl:inst5|idx[0] 
    Info (332119):     0.401               0.000 UART_Receiver:inst15|state.IDLE 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.752
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.752           -2215.553 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -2.195              -3.927 accessControl:inst5|idx[0] 
    Info (332119):    -1.846              -1.846 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):    -1.759              -1.759 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):    -0.808              -2.520 CLK_50MHz 
    Info (332119):    -0.702              -4.973 UART_Receiver:inst15|state.IDLE 
Info (332146): Worst-case hold slack is -0.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.167              -0.167 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.077               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.103               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.299               0.000 CLK_50MHz 
    Info (332119):     0.652               0.000 UART_Receiver:inst15|state.IDLE 
    Info (332119):     1.678               0.000 accessControl:inst5|idx[0] 
Info (332146): Worst-case recovery slack is -0.551
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.551              -6.248 CLK_DIVIDER:inst20|CLK_OUT 
Info (332146): Worst-case removal slack is 0.480
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.480               0.000 CLK_DIVIDER:inst20|CLK_OUT 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.000 CLK_50MHz 
    Info (332119):    -2.174           -1118.392 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.362               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.376               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.420               0.000 UART_Receiver:inst15|state.IDLE 
    Info (332119):     0.435               0.000 accessControl:inst5|idx[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.691
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.691           -1065.643 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):    -1.213              -1.995 accessControl:inst5|idx[0] 
    Info (332119):    -0.963              -0.963 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):    -0.914              -0.914 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):    -0.145              -0.150 CLK_50MHz 
    Info (332119):    -0.062              -0.156 UART_Receiver:inst15|state.IDLE 
Info (332146): Worst-case hold slack is -0.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.107              -0.305 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.069               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.086               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.156               0.000 CLK_50MHz 
    Info (332119):     0.344               0.000 UART_Receiver:inst15|state.IDLE 
    Info (332119):     1.105               0.000 accessControl:inst5|idx[0] 
Info (332146): Worst-case recovery slack is -0.005
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.005              -0.030 CLK_DIVIDER:inst20|CLK_OUT 
Info (332146): Worst-case removal slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 CLK_DIVIDER:inst20|CLK_OUT 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.709 CLK_50MHz 
    Info (332119):    -1.000           -1109.000 CLK_DIVIDER:inst20|CLK_OUT 
    Info (332119):     0.338               0.000 UART_Receiver:inst15|state.IDLE 
    Info (332119):     0.395               0.000 IMU_Extraction_Block1:inst3|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.395               0.000 IMU_Extraction_Block:inst|FIFObuffer:inst3|NS[0] 
    Info (332119):     0.404               0.000 accessControl:inst5|idx[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4912 megabytes
    Info: Processing ended: Wed Apr 24 19:54:11 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


