library IEEE;
use IEEE.std_logic_1164.all;

entity Tentativa is 
	port (clock, enable, jogador : in std_logic);
end Tentativa;

architecture Estados of Tentativa is





end Estados;