

================================================================
== Vivado HLS Report for 'conv'
================================================================
* Date:           Tue May 28 17:03:54 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        conv
* Solution:       Filter_2_p_ap
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    16.781|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +------+------+------+------+---------+
    |   Latency   |   Interval  | Pipeline|
    |  min |  max |  min |  max |   Type  |
    +------+------+------+------+---------+
    |  9900|  9900|  9900|  9900|   none  |
    +------+------+------+------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |                                  |   Latency   | Iteration|  Initiation Interval  | Trip |          |
        |             Loop Name            |  min |  max |  Latency |  achieved |   target  | Count| Pipelined|
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+
        |- Row_Loop_Col_Loop_Filter2_Loop  |  9898|  9898|       224|          5|          1|  1936|    yes   |
        +----------------------------------+------+------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      1|       -|      -|    -|
|Expression       |        -|      0|       0|    491|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     55|    3971|   8192|    -|
|Memory           |        0|      -|    1760|    440|    -|
|Multiplexer      |        -|      -|       -|   1940|    -|
|Register         |        0|      -|    8815|   2184|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|     56|   14546|  13247|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|     25|      13|     24|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |conv_fadd_32ns_323i2_U1   |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U2   |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U3   |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U4   |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U5   |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U6   |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U7   |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U8   |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U9   |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U10  |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U11  |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fcmp_32ns_325jm_U23  |conv_fcmp_32ns_325jm  |        0|      0|   66|  239|    0|
    |conv_fmul_32ns_324jc_U12  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U13  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U14  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U15  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U16  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U17  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U18  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U19  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U20  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U21  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U22  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                     |                      |        0|     55| 3971| 8192|    0|
    +--------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    +--------------------------+----------------------+--------------+
    |         Instance         |        Module        |  Expression  |
    +--------------------------+----------------------+--------------+
    |conv_mac_muladd_56jw_U24  |conv_mac_muladd_56jw  | i0 * i1 + i2 |
    +--------------------------+----------------------+--------------+

    * Memory: 
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |        Memory        |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |conv_bias_U           |conv_conv_bias        |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_3_U  |conv_conv_weights0iy  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_4_U  |conv_conv_weights1iI  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_5_U  |conv_conv_weights2iS  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_1_U  |conv_conv_weightsAem  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_2_U  |conv_conv_weightsBew  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_3_U  |conv_conv_weightsCeG  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_4_U  |conv_conv_weightsDeQ  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_5_U  |conv_conv_weightsEe0  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_0_U  |conv_conv_weightsFfa  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_1_U  |conv_conv_weightsGfk  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_2_U  |conv_conv_weightsHfu  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_3_U  |conv_conv_weightsIfE  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_4_U  |conv_conv_weightsJfO  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_5_U  |conv_conv_weightsKfY  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_0_U  |conv_conv_weightsLf8  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_1_U  |conv_conv_weightsMgi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_2_U  |conv_conv_weightsNgs  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_3_U  |conv_conv_weightsOgC  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_4_U  |conv_conv_weightsPgM  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_5_U  |conv_conv_weightsQgW  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_0_U  |conv_conv_weightsRg6  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_1_U  |conv_conv_weightsShg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_2_U  |conv_conv_weightsThq  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_3_U  |conv_conv_weightsUhA  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_4_U  |conv_conv_weightsVhK  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_5_U  |conv_conv_weightsWhU  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_0_U  |conv_conv_weightsXh4  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_1_U  |conv_conv_weightsYie  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_2_U  |conv_conv_weightsZio  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_0_U  |conv_conv_weightsbkb  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_1_U  |conv_conv_weightscud  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_2_U  |conv_conv_weightsdEe  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_3_U  |conv_conv_weightseOg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_4_U  |conv_conv_weightsfYi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_5_U  |conv_conv_weightsg8j  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_0_U  |conv_conv_weightshbi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_1_U  |conv_conv_weightsibs  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_2_U  |conv_conv_weightsjbC  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_3_U  |conv_conv_weightskbM  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_4_U  |conv_conv_weightslbW  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_5_U  |conv_conv_weightsmb6  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_0_U  |conv_conv_weightsncg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_1_U  |conv_conv_weightsocq  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_2_U  |conv_conv_weightspcA  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_3_U  |conv_conv_weightsqcK  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_4_U  |conv_conv_weightsrcU  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_5_U  |conv_conv_weightssc4  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_0_U  |conv_conv_weightstde  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_1_U  |conv_conv_weightsudo  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_2_U  |conv_conv_weightsvdy  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_3_U  |conv_conv_weightswdI  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_4_U  |conv_conv_weightsxdS  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_5_U  |conv_conv_weightsyd2  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_0_U  |conv_conv_weightszec  |        0|  32|   8|    0|    16|   32|     1|          512|
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                 |                      |        0|1760| 440|    0|   880| 1760|    55|        28160|
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+----+------------+------------+
    |mul_ln26_1_fu_2020_p2     |     *    |      0|  0|  13|           4|           4|
    |mul_ln26_2_fu_2062_p2     |     *    |      0|  0|  13|           4|           4|
    |mul_ln26_fu_1789_p2       |     *    |      0|  0|  13|           4|           4|
    |add_ln11_fu_2011_p2       |     +    |      0|  0|  15|           1|           9|
    |add_ln26_10_fu_2110_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_11_fu_1939_p2    |     +    |      0|  0|  13|           2|           4|
    |add_ln26_12_fu_2044_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_13_fu_2082_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_14_fu_2124_p2    |     +    |      0|  0|  15|           8|           8|
    |add_ln26_1_fu_1745_p2     |     +    |      0|  0|  13|           4|           2|
    |add_ln26_3_fu_1857_p2     |     +    |      0|  0|  13|           1|           4|
    |add_ln26_4_fu_1889_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_5_fu_2026_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_6_fu_2096_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_7_fu_1905_p2     |     +    |      0|  0|  13|           2|           4|
    |add_ln26_8_fu_1923_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_9_fu_2068_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln26_fu_1795_p2       |     +    |      0|  0|  13|           2|           4|
    |add_ln35_2_fu_2150_p2     |     +    |      0|  0|  12|          12|          12|
    |add_ln35_fu_1817_p2       |     +    |      0|  0|  13|           4|           4|
    |add_ln8_fu_1757_p2        |     +    |      0|  0|  13|          11|           1|
    |c_fu_1739_p2              |     +    |      0|  0|  13|           4|           1|
    |f_fu_2156_p2              |     +    |      0|  0|  15|           1|           5|
    |r_fu_1733_p2              |     +    |      0|  0|  13|           4|           1|
    |and_ln34_fu_2207_p2       |    and   |      0|  0|   2|           1|           1|
    |and_ln35_fu_1851_p2       |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_1763_p2      |   icmp   |      0|  0|  13|           9|           8|
    |icmp_ln14_fu_1845_p2      |   icmp   |      0|  0|  11|           5|           6|
    |icmp_ln34_1_fu_2195_p2    |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln34_fu_2189_p2      |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_1751_p2       |   icmp   |      0|  0|  13|          11|           8|
    |or_ln34_fu_2201_p2        |    or    |      0|  0|   2|           1|           1|
    |or_ln35_fu_1863_p2        |    or    |      0|  0|   2|           1|           1|
    |conv_out_d0               |  select  |      0|  0|  32|           1|          32|
    |select_ln11_fu_2161_p3    |  select  |      0|  0|   9|           1|           1|
    |select_ln35_1_fu_1777_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_2_fu_1801_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_3_fu_1809_p3  |  select  |      0|  0|   2|           1|           2|
    |select_ln35_4_fu_1823_p3  |  select  |      0|  0|   4|           1|           1|
    |select_ln35_5_fu_1831_p3  |  select  |      0|  0|   4|           1|           2|
    |select_ln35_6_fu_1869_p3  |  select  |      0|  0|   5|           1|           1|
    |select_ln35_7_fu_1877_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_8_fu_1911_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_9_fu_1945_p3  |  select  |      0|  0|   4|           1|           4|
    |select_ln35_fu_1769_p3    |  select  |      0|  0|   4|           1|           1|
    |ap_enable_pp0             |    xor   |      0|  0|   2|           1|           2|
    |xor_ln35_fu_1839_p2       |    xor   |      0|  0|   2|           1|           2|
    +--------------------------+----------+-------+---+----+------------+------------+
    |Total                     |          |      0|  0| 491|         206|         228|
    +--------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------------+----+-----------+-----+-----------+
    |                    Name                    | LUT| Input Size| Bits| Total Bits|
    +--------------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                                   |  41|          8|    1|          8|
    |ap_enable_reg_pp0_iter44                    |   9|          2|    1|          2|
    |ap_phi_mux_c_0_phi_fu_1455_p4               |   9|          2|    4|          8|
    |ap_phi_mux_f_0_phi_fu_1466_p4               |   9|          2|    5|         10|
    |ap_phi_mux_indvar_flatten75_phi_fu_1422_p4  |   9|          2|   11|         22|
    |ap_phi_mux_indvar_flatten_phi_fu_1444_p4    |   9|          2|    9|         18|
    |ap_phi_mux_r_0_phi_fu_1433_p4               |   9|          2|    4|          8|
    |c_0_reg_1451                                |   9|          2|    4|          8|
    |f_0_reg_1462                                |   9|          2|    5|         10|
    |grp_fu_1473_p0                              |  33|          6|   32|        192|
    |grp_fu_1473_p1                              |  33|          6|   32|        192|
    |grp_fu_1478_p0                              |  33|          6|   32|        192|
    |grp_fu_1478_p1                              |  33|          6|   32|        192|
    |grp_fu_1482_p0                              |  33|          6|   32|        192|
    |grp_fu_1482_p1                              |  33|          6|   32|        192|
    |grp_fu_1486_p0                              |  33|          6|   32|        192|
    |grp_fu_1486_p1                              |  33|          6|   32|        192|
    |grp_fu_1490_p0                              |  33|          6|   32|        192|
    |grp_fu_1490_p1                              |  33|          6|   32|        192|
    |grp_fu_1494_p0                              |  33|          6|   32|        192|
    |grp_fu_1494_p1                              |  33|          6|   32|        192|
    |grp_fu_1498_p0                              |  33|          6|   32|        192|
    |grp_fu_1498_p1                              |  33|          6|   32|        192|
    |grp_fu_1502_p0                              |  33|          6|   32|        192|
    |grp_fu_1502_p1                              |  33|          6|   32|        192|
    |grp_fu_1506_p0                              |  33|          6|   32|        192|
    |grp_fu_1506_p1                              |  33|          6|   32|        192|
    |grp_fu_1510_p0                              |  33|          6|   32|        192|
    |grp_fu_1510_p1                              |  33|          6|   32|        192|
    |grp_fu_1514_p0                              |  33|          6|   32|        192|
    |grp_fu_1514_p1                              |  33|          6|   32|        192|
    |grp_fu_1518_p0                              |  33|          6|   32|        192|
    |grp_fu_1518_p1                              |  33|          6|   32|        192|
    |grp_fu_1524_p0                              |  33|          6|   32|        192|
    |grp_fu_1524_p1                              |  33|          6|   32|        192|
    |grp_fu_1530_p0                              |  33|          6|   32|        192|
    |grp_fu_1530_p1                              |  33|          6|   32|        192|
    |grp_fu_1536_p0                              |  33|          6|   32|        192|
    |grp_fu_1536_p1                              |  33|          6|   32|        192|
    |grp_fu_1542_p0                              |  33|          6|   32|        192|
    |grp_fu_1542_p1                              |  33|          6|   32|        192|
    |grp_fu_1548_p0                              |  33|          6|   32|        192|
    |grp_fu_1548_p1                              |  33|          6|   32|        192|
    |grp_fu_1554_p0                              |  33|          6|   32|        192|
    |grp_fu_1554_p1                              |  33|          6|   32|        192|
    |grp_fu_1560_p0                              |  33|          6|   32|        192|
    |grp_fu_1560_p1                              |  33|          6|   32|        192|
    |grp_fu_1566_p0                              |  33|          6|   32|        192|
    |grp_fu_1566_p1                              |  33|          6|   32|        192|
    |grp_fu_1572_p0                              |  33|          6|   32|        192|
    |grp_fu_1572_p1                              |  33|          6|   32|        192|
    |grp_fu_1578_p0                              |  27|          5|   32|        160|
    |grp_fu_1578_p1                              |  27|          5|   32|        160|
    |indvar_flatten75_reg_1418                   |   9|          2|   11|         22|
    |indvar_flatten_reg_1440                     |   9|          2|    9|         18|
    |input_0_address0                            |  33|          6|    8|         48|
    |input_0_address1                            |  27|          5|    8|         40|
    |input_1_address0                            |  33|          6|    8|         48|
    |input_1_address1                            |  27|          5|    8|         40|
    |input_2_address0                            |  33|          6|    8|         48|
    |input_2_address1                            |  27|          5|    8|         40|
    |input_3_address0                            |  33|          6|    8|         48|
    |input_3_address1                            |  27|          5|    8|         40|
    |input_4_address0                            |  33|          6|    8|         48|
    |input_4_address1                            |  27|          5|    8|         40|
    |input_5_address0                            |  33|          6|    8|         48|
    |input_5_address1                            |  27|          5|    8|         40|
    |r_0_reg_1429                                |   9|          2|    4|          8|
    +--------------------------------------------+----+-----------+-----+-----------+
    |Total                                       |1940|        358| 1572|       9054|
    +--------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-------------------------------+----+----+-----+-----------+
    |              Name             | FF | LUT| Bits| Const Bits|
    +-------------------------------+----+----+-----+-----------+
    |add_ln11_reg_2629              |   9|   0|    9|          0|
    |add_ln26_14_reg_3158           |   8|   0|    8|          0|
    |add_ln35_2_reg_3253            |  12|   0|   12|          0|
    |add_ln35_reg_2260              |   4|   0|    4|          0|
    |add_ln8_reg_2234               |  11|   0|   11|          0|
    |ap_CS_fsm                      |   7|   0|    7|          0|
    |ap_enable_reg_pp0_iter0        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter28       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter29       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter30       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter31       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter32       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter33       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter34       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter35       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter36       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter37       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter38       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter39       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter40       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter41       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter42       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter43       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter44       |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9        |   1|   0|    1|          0|
    |c_0_reg_1451                   |   4|   0|    4|          0|
    |conv_bias_load_reg_3703        |  32|   0|   32|          0|
    |conv_weights_0_1_5_l_reg_2761  |  32|   0|   32|          0|
    |conv_weights_0_2_0_l_reg_2766  |  32|   0|   32|          0|
    |conv_weights_0_2_1_l_reg_2771  |  32|   0|   32|          0|
    |conv_weights_0_2_2_l_reg_2776  |  32|   0|   32|          0|
    |conv_weights_0_2_3_l_reg_2781  |  32|   0|   32|          0|
    |conv_weights_0_2_4_l_reg_2786  |  32|   0|   32|          0|
    |conv_weights_0_2_5_l_reg_2791  |  32|   0|   32|          0|
    |conv_weights_1_0_0_l_reg_2796  |  32|   0|   32|          0|
    |conv_weights_1_0_1_l_reg_2801  |  32|   0|   32|          0|
    |conv_weights_1_0_2_l_reg_2806  |  32|   0|   32|          0|
    |conv_weights_1_0_3_l_reg_2811  |  32|   0|   32|          0|
    |conv_weights_1_0_4_l_reg_2816  |  32|   0|   32|          0|
    |conv_weights_1_0_5_l_reg_2821  |  32|   0|   32|          0|
    |conv_weights_1_1_0_l_reg_2826  |  32|   0|   32|          0|
    |conv_weights_1_1_1_l_reg_2831  |  32|   0|   32|          0|
    |conv_weights_1_1_2_l_reg_2836  |  32|   0|   32|          0|
    |conv_weights_1_1_3_l_reg_2841  |  32|   0|   32|          0|
    |conv_weights_1_1_4_l_reg_2846  |  32|   0|   32|          0|
    |conv_weights_1_1_5_l_reg_2851  |  32|   0|   32|          0|
    |conv_weights_1_2_0_l_reg_2856  |  32|   0|   32|          0|
    |conv_weights_1_2_1_l_reg_2861  |  32|   0|   32|          0|
    |conv_weights_1_2_2_l_reg_2866  |  32|   0|   32|          0|
    |conv_weights_1_2_3_l_reg_2871  |  32|   0|   32|          0|
    |conv_weights_1_2_4_l_reg_2876  |  32|   0|   32|          0|
    |conv_weights_1_2_5_l_reg_2881  |  32|   0|   32|          0|
    |conv_weights_2_0_0_l_reg_2886  |  32|   0|   32|          0|
    |conv_weights_2_0_1_l_reg_2891  |  32|   0|   32|          0|
    |conv_weights_2_0_2_l_reg_2896  |  32|   0|   32|          0|
    |conv_weights_2_0_3_l_reg_2901  |  32|   0|   32|          0|
    |conv_weights_2_0_4_l_reg_2906  |  32|   0|   32|          0|
    |conv_weights_2_0_5_l_reg_2911  |  32|   0|   32|          0|
    |conv_weights_2_1_0_l_reg_2916  |  32|   0|   32|          0|
    |conv_weights_2_1_1_l_reg_2921  |  32|   0|   32|          0|
    |conv_weights_2_1_2_l_reg_2926  |  32|   0|   32|          0|
    |conv_weights_2_1_3_l_reg_2931  |  32|   0|   32|          0|
    |conv_weights_2_1_4_l_reg_2936  |  32|   0|   32|          0|
    |conv_weights_2_1_5_l_reg_2941  |  32|   0|   32|          0|
    |conv_weights_2_2_0_l_reg_2946  |  32|   0|   32|          0|
    |conv_weights_2_2_1_l_reg_2951  |  32|   0|   32|          0|
    |conv_weights_2_2_2_l_reg_2956  |  32|   0|   32|          0|
    |conv_weights_2_2_3_l_reg_2961  |  32|   0|   32|          0|
    |conv_weights_2_2_4_l_reg_2966  |  32|   0|   32|          0|
    |conv_weights_2_2_5_l_reg_2971  |  32|   0|   32|          0|
    |f_0_reg_1462                   |   5|   0|    5|          0|
    |f_reg_3318                     |   5|   0|    5|          0|
    |icmp_ln11_reg_2239             |   1|   0|    1|          0|
    |icmp_ln8_reg_2230              |   1|   0|    1|          0|
    |indvar_flatten75_reg_1418      |  11|   0|   11|          0|
    |indvar_flatten_reg_1440        |   9|   0|    9|          0|
    |input_3_load_7_reg_3313        |  32|   0|   32|          0|
    |input_4_load_5_reg_3218        |  32|   0|   32|          0|
    |mul_ln26_1_reg_2634            |   8|   0|    8|          0|
    |mul_ln26_2_reg_2976            |   8|   0|    8|          0|
    |mul_ln26_reg_2250              |   8|   0|    8|          0|
    |r_0_reg_1429                   |   4|   0|    4|          0|
    |reg_1693                       |  32|   0|   32|          0|
    |reg_1701                       |  32|   0|   32|          0|
    |reg_1708                       |  32|   0|   32|          0|
    |reg_1715                       |  32|   0|   32|          0|
    |reg_1721                       |  32|   0|   32|          0|
    |reg_1727                       |  32|   0|   32|          0|
    |select_ln11_reg_3323           |   9|   0|    9|          0|
    |select_ln35_1_reg_2244         |   4|   0|    4|          0|
    |select_ln35_2_reg_2255         |   4|   0|    4|          0|
    |select_ln35_6_reg_2265         |   5|   0|    5|          0|
    |select_ln35_7_reg_2271         |   4|   0|    4|          0|
    |select_ln35_9_reg_2349         |   4|   0|    4|          0|
    |tmp_1_0_0_1_reg_3048           |  32|   0|   32|          0|
    |tmp_1_0_0_2_reg_3053           |  32|   0|   32|          0|
    |tmp_1_0_0_3_reg_3058           |  32|   0|   32|          0|
    |tmp_1_0_0_4_reg_3063           |  32|   0|   32|          0|
    |tmp_1_0_0_5_reg_3068           |  32|   0|   32|          0|
    |tmp_1_0_1_1_reg_3078           |  32|   0|   32|          0|
    |tmp_1_0_1_2_reg_3083           |  32|   0|   32|          0|
    |tmp_1_0_1_3_reg_3088           |  32|   0|   32|          0|
    |tmp_1_0_1_4_reg_3093           |  32|   0|   32|          0|
    |tmp_1_0_1_5_reg_3163           |  32|   0|   32|          0|
    |tmp_1_0_1_reg_3073             |  32|   0|   32|          0|
    |tmp_1_0_2_1_reg_3173           |  32|   0|   32|          0|
    |tmp_1_0_2_2_reg_3178           |  32|   0|   32|          0|
    |tmp_1_0_2_3_reg_3183           |  32|   0|   32|          0|
    |tmp_1_0_2_4_reg_3188           |  32|   0|   32|          0|
    |tmp_1_0_2_5_reg_3193           |  32|   0|   32|          0|
    |tmp_1_0_2_reg_3168             |  32|   0|   32|          0|
    |tmp_1_1_0_1_reg_3203           |  32|   0|   32|          0|
    |tmp_1_1_0_2_reg_3208           |  32|   0|   32|          0|
    |tmp_1_1_0_3_reg_3213           |  32|   0|   32|          0|
    |tmp_1_1_0_4_reg_3258           |  32|   0|   32|          0|
    |tmp_1_1_0_5_reg_3263           |  32|   0|   32|          0|
    |tmp_1_1_1_1_reg_3273           |  32|   0|   32|          0|
    |tmp_1_1_1_2_reg_3278           |  32|   0|   32|          0|
    |tmp_1_1_1_3_reg_3283           |  32|   0|   32|          0|
    |tmp_1_1_1_4_reg_3288           |  32|   0|   32|          0|
    |tmp_1_1_1_5_reg_3293           |  32|   0|   32|          0|
    |tmp_1_1_1_reg_3268             |  32|   0|   32|          0|
    |tmp_1_1_2_1_reg_3303           |  32|   0|   32|          0|
    |tmp_1_1_2_2_reg_3308           |  32|   0|   32|          0|
    |tmp_1_1_2_3_reg_3328           |  32|   0|   32|          0|
    |tmp_1_1_2_4_reg_3333           |  32|   0|   32|          0|
    |tmp_1_1_2_5_reg_3338           |  32|   0|   32|          0|
    |tmp_1_1_2_reg_3298             |  32|   0|   32|          0|
    |tmp_1_1_reg_3198               |  32|   0|   32|          0|
    |tmp_1_2_0_1_reg_3348           |  32|   0|   32|          0|
    |tmp_1_2_0_2_reg_3353           |  32|   0|   32|          0|
    |tmp_1_2_0_3_reg_3358           |  32|   0|   32|          0|
    |tmp_1_2_0_4_reg_3363           |  32|   0|   32|          0|
    |tmp_1_2_0_5_reg_3368           |  32|   0|   32|          0|
    |tmp_1_2_1_1_reg_3378           |  32|   0|   32|          0|
    |tmp_1_2_1_2_reg_3388           |  32|   0|   32|          0|
    |tmp_1_2_1_3_reg_3393           |  32|   0|   32|          0|
    |tmp_1_2_1_4_reg_3398           |  32|   0|   32|          0|
    |tmp_1_2_1_5_reg_3403           |  32|   0|   32|          0|
    |tmp_1_2_1_reg_3373             |  32|   0|   32|          0|
    |tmp_1_2_2_1_reg_3413           |  32|   0|   32|          0|
    |tmp_1_2_2_2_reg_3418           |  32|   0|   32|          0|
    |tmp_1_2_2_3_reg_3423           |  32|   0|   32|          0|
    |tmp_1_2_2_4_reg_3428           |  32|   0|   32|          0|
    |tmp_1_2_2_5_reg_3433           |  32|   0|   32|          0|
    |tmp_1_2_2_reg_3408             |  32|   0|   32|          0|
    |tmp_1_2_reg_3343               |  32|   0|   32|          0|
    |tmp_s_reg_3043                 |  32|   0|   32|          0|
    |w_sum_3_0_0_1_reg_3438         |  32|   0|   32|          0|
    |w_sum_3_0_0_2_reg_3443         |  32|   0|   32|          0|
    |w_sum_3_0_0_3_reg_3448         |  32|   0|   32|          0|
    |w_sum_3_0_0_4_reg_3453         |  32|   0|   32|          0|
    |w_sum_3_0_0_5_reg_3458         |  32|   0|   32|          0|
    |w_sum_3_0_1_1_reg_3468         |  32|   0|   32|          0|
    |w_sum_3_0_1_2_reg_3473         |  32|   0|   32|          0|
    |w_sum_3_0_1_3_reg_3478         |  32|   0|   32|          0|
    |w_sum_3_0_1_4_reg_3483         |  32|   0|   32|          0|
    |w_sum_3_0_1_5_reg_3488         |  32|   0|   32|          0|
    |w_sum_3_0_1_reg_3463           |  32|   0|   32|          0|
    |w_sum_3_0_2_1_reg_3498         |  32|   0|   32|          0|
    |w_sum_3_0_2_2_reg_3503         |  32|   0|   32|          0|
    |w_sum_3_0_2_3_reg_3508         |  32|   0|   32|          0|
    |w_sum_3_0_2_4_reg_3513         |  32|   0|   32|          0|
    |w_sum_3_0_2_5_reg_3518         |  32|   0|   32|          0|
    |w_sum_3_0_2_reg_3493           |  32|   0|   32|          0|
    |w_sum_3_1_0_1_reg_3528         |  32|   0|   32|          0|
    |w_sum_3_1_0_2_reg_3533         |  32|   0|   32|          0|
    |w_sum_3_1_0_3_reg_3538         |  32|   0|   32|          0|
    |w_sum_3_1_0_4_reg_3543         |  32|   0|   32|          0|
    |w_sum_3_1_0_5_reg_3548         |  32|   0|   32|          0|
    |w_sum_3_1_1_1_reg_3558         |  32|   0|   32|          0|
    |w_sum_3_1_1_2_reg_3563         |  32|   0|   32|          0|
    |w_sum_3_1_1_3_reg_3568         |  32|   0|   32|          0|
    |w_sum_3_1_1_4_reg_3573         |  32|   0|   32|          0|
    |w_sum_3_1_1_5_reg_3578         |  32|   0|   32|          0|
    |w_sum_3_1_1_reg_3553           |  32|   0|   32|          0|
    |w_sum_3_1_2_1_reg_3588         |  32|   0|   32|          0|
    |w_sum_3_1_2_2_reg_3593         |  32|   0|   32|          0|
    |w_sum_3_1_2_3_reg_3598         |  32|   0|   32|          0|
    |w_sum_3_1_2_4_reg_3603         |  32|   0|   32|          0|
    |w_sum_3_1_2_5_reg_3608         |  32|   0|   32|          0|
    |w_sum_3_1_2_reg_3583           |  32|   0|   32|          0|
    |w_sum_3_1_reg_3523             |  32|   0|   32|          0|
    |w_sum_3_2_0_1_reg_3618         |  32|   0|   32|          0|
    |w_sum_3_2_0_2_reg_3623         |  32|   0|   32|          0|
    |w_sum_3_2_0_3_reg_3628         |  32|   0|   32|          0|
    |w_sum_3_2_0_4_reg_3633         |  32|   0|   32|          0|
    |w_sum_3_2_0_5_reg_3638         |  32|   0|   32|          0|
    |w_sum_3_2_1_1_reg_3648         |  32|   0|   32|          0|
    |w_sum_3_2_1_2_reg_3653         |  32|   0|   32|          0|
    |w_sum_3_2_1_3_reg_3658         |  32|   0|   32|          0|
    |w_sum_3_2_1_4_reg_3663         |  32|   0|   32|          0|
    |w_sum_3_2_1_5_reg_3668         |  32|   0|   32|          0|
    |w_sum_3_2_1_reg_3643           |  32|   0|   32|          0|
    |w_sum_3_2_2_1_reg_3678         |  32|   0|   32|          0|
    |w_sum_3_2_2_2_reg_3683         |  32|   0|   32|          0|
    |w_sum_3_2_2_3_reg_3688         |  32|   0|   32|          0|
    |w_sum_3_2_2_4_reg_3693         |  32|   0|   32|          0|
    |w_sum_3_2_2_reg_3673           |  32|   0|   32|          0|
    |w_sum_3_2_reg_3613             |  32|   0|   32|          0|
    |w_sum_3_reg_3383               |  32|   0|   32|          0|
    |zext_ln26_reg_2354             |   5|   0|   64|         59|
    |zext_ln35_1_reg_2276           |   4|   0|    8|          4|
    |zext_ln35_2_reg_2313           |   4|   0|    8|          4|
    |zext_ln35_3_reg_2670           |   4|   0|    8|          4|
    |add_ln35_2_reg_3253            |  64|  64|   12|          0|
    |icmp_ln8_reg_2230              |  64|  64|    1|          0|
    |tmp_1_0_0_2_reg_3053           |  64|  32|   32|          0|
    |tmp_1_0_0_3_reg_3058           |  64|  32|   32|          0|
    |tmp_1_0_0_4_reg_3063           |  64|  32|   32|          0|
    |tmp_1_0_0_5_reg_3068           |  64|  32|   32|          0|
    |tmp_1_0_1_1_reg_3078           |  64|  32|   32|          0|
    |tmp_1_0_1_2_reg_3083           |  64|  32|   32|          0|
    |tmp_1_0_1_3_reg_3088           |  64|  32|   32|          0|
    |tmp_1_0_1_4_reg_3093           |  64|  32|   32|          0|
    |tmp_1_0_1_5_reg_3163           |  64|  32|   32|          0|
    |tmp_1_0_1_reg_3073             |  64|  32|   32|          0|
    |tmp_1_0_2_1_reg_3173           |  64|  32|   32|          0|
    |tmp_1_0_2_2_reg_3178           |  64|  32|   32|          0|
    |tmp_1_0_2_3_reg_3183           |  64|  32|   32|          0|
    |tmp_1_0_2_4_reg_3188           |  64|  32|   32|          0|
    |tmp_1_0_2_5_reg_3193           |  64|  32|   32|          0|
    |tmp_1_0_2_reg_3168             |  64|  32|   32|          0|
    |tmp_1_1_0_1_reg_3203           |  64|  32|   32|          0|
    |tmp_1_1_0_2_reg_3208           |  64|  32|   32|          0|
    |tmp_1_1_0_3_reg_3213           |  64|  32|   32|          0|
    |tmp_1_1_0_4_reg_3258           |  64|  32|   32|          0|
    |tmp_1_1_0_5_reg_3263           |  64|  32|   32|          0|
    |tmp_1_1_1_1_reg_3273           |  64|  32|   32|          0|
    |tmp_1_1_1_2_reg_3278           |  64|  32|   32|          0|
    |tmp_1_1_1_3_reg_3283           |  64|  32|   32|          0|
    |tmp_1_1_1_4_reg_3288           |  64|  32|   32|          0|
    |tmp_1_1_1_5_reg_3293           |  64|  32|   32|          0|
    |tmp_1_1_1_reg_3268             |  64|  32|   32|          0|
    |tmp_1_1_2_1_reg_3303           |  64|  32|   32|          0|
    |tmp_1_1_2_2_reg_3308           |  64|  32|   32|          0|
    |tmp_1_1_2_3_reg_3328           |  64|  32|   32|          0|
    |tmp_1_1_2_4_reg_3333           |  64|  32|   32|          0|
    |tmp_1_1_2_5_reg_3338           |  64|  32|   32|          0|
    |tmp_1_1_2_reg_3298             |  64|  32|   32|          0|
    |tmp_1_1_reg_3198               |  64|  32|   32|          0|
    |tmp_1_2_0_1_reg_3348           |  64|  32|   32|          0|
    |tmp_1_2_0_2_reg_3353           |  64|  32|   32|          0|
    |tmp_1_2_0_3_reg_3358           |  64|  32|   32|          0|
    |tmp_1_2_0_4_reg_3363           |  64|  32|   32|          0|
    |tmp_1_2_0_5_reg_3368           |  64|  32|   32|          0|
    |tmp_1_2_1_1_reg_3378           |  64|  48|   32|          0|
    |tmp_1_2_1_2_reg_3388           |  64|  56|   32|          0|
    |tmp_1_2_1_3_reg_3393           |  64|  56|   32|          0|
    |tmp_1_2_1_4_reg_3398           |  64|  64|   32|          0|
    |tmp_1_2_1_5_reg_3403           |  64|  64|   32|          0|
    |tmp_1_2_1_reg_3373             |  64|  40|   32|          0|
    |tmp_1_2_2_1_reg_3413           |  64|  64|   32|          0|
    |tmp_1_2_2_2_reg_3418           |  64|  64|   32|          0|
    |tmp_1_2_2_3_reg_3423           |  64|  64|   32|          0|
    |tmp_1_2_2_4_reg_3428           |  64|  64|   32|          0|
    |tmp_1_2_2_5_reg_3433           |  64|  64|   32|          0|
    |tmp_1_2_2_reg_3408             |  64|  64|   32|          0|
    |tmp_1_2_reg_3343               |  64|  32|   32|          0|
    |zext_ln26_reg_2354             |  64|  64|   64|         59|
    +-------------------------------+----+----+-----+-----------+
    |Total                          |8815|2184| 7107|        130|
    +-------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+--------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------+-----+-----+------------+--------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_rst             |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_start           |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_done            | out |    1| ap_ctrl_hs |     conv     | return value |
|ap_idle            | out |    1| ap_ctrl_hs |     conv     | return value |
|ap_ready           | out |    1| ap_ctrl_hs |     conv     | return value |
|input_0_address0   | out |    8|  ap_memory |    input_0   |     array    |
|input_0_ce0        | out |    1|  ap_memory |    input_0   |     array    |
|input_0_q0         |  in |   32|  ap_memory |    input_0   |     array    |
|input_0_address1   | out |    8|  ap_memory |    input_0   |     array    |
|input_0_ce1        | out |    1|  ap_memory |    input_0   |     array    |
|input_0_q1         |  in |   32|  ap_memory |    input_0   |     array    |
|input_1_address0   | out |    8|  ap_memory |    input_1   |     array    |
|input_1_ce0        | out |    1|  ap_memory |    input_1   |     array    |
|input_1_q0         |  in |   32|  ap_memory |    input_1   |     array    |
|input_1_address1   | out |    8|  ap_memory |    input_1   |     array    |
|input_1_ce1        | out |    1|  ap_memory |    input_1   |     array    |
|input_1_q1         |  in |   32|  ap_memory |    input_1   |     array    |
|input_2_address0   | out |    8|  ap_memory |    input_2   |     array    |
|input_2_ce0        | out |    1|  ap_memory |    input_2   |     array    |
|input_2_q0         |  in |   32|  ap_memory |    input_2   |     array    |
|input_2_address1   | out |    8|  ap_memory |    input_2   |     array    |
|input_2_ce1        | out |    1|  ap_memory |    input_2   |     array    |
|input_2_q1         |  in |   32|  ap_memory |    input_2   |     array    |
|input_3_address0   | out |    8|  ap_memory |    input_3   |     array    |
|input_3_ce0        | out |    1|  ap_memory |    input_3   |     array    |
|input_3_q0         |  in |   32|  ap_memory |    input_3   |     array    |
|input_3_address1   | out |    8|  ap_memory |    input_3   |     array    |
|input_3_ce1        | out |    1|  ap_memory |    input_3   |     array    |
|input_3_q1         |  in |   32|  ap_memory |    input_3   |     array    |
|input_4_address0   | out |    8|  ap_memory |    input_4   |     array    |
|input_4_ce0        | out |    1|  ap_memory |    input_4   |     array    |
|input_4_q0         |  in |   32|  ap_memory |    input_4   |     array    |
|input_4_address1   | out |    8|  ap_memory |    input_4   |     array    |
|input_4_ce1        | out |    1|  ap_memory |    input_4   |     array    |
|input_4_q1         |  in |   32|  ap_memory |    input_4   |     array    |
|input_5_address0   | out |    8|  ap_memory |    input_5   |     array    |
|input_5_ce0        | out |    1|  ap_memory |    input_5   |     array    |
|input_5_q0         |  in |   32|  ap_memory |    input_5   |     array    |
|input_5_address1   | out |    8|  ap_memory |    input_5   |     array    |
|input_5_ce1        | out |    1|  ap_memory |    input_5   |     array    |
|input_5_q1         |  in |   32|  ap_memory |    input_5   |     array    |
|conv_out_address0  | out |   11|  ap_memory |   conv_out   |     array    |
|conv_out_ce0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_we0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_d0        | out |   32|  ap_memory |   conv_out   |     array    |
+-------------------+-----+-----+------------+--------------+--------------+

