Fitter report for eindopdracht
Wed Dec 21 13:52:42 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. DLL Summary
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed Dec 21 13:52:41 2022       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; eindopdracht                                ;
; Top-level Entity Name           ; VGA_image_viewer_tl                         ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 26,937 / 32,070 ( 84 % )                    ;
; Total registers                 ; 1030                                        ;
; Total pins                      ; 205 / 457 ( 45 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 4,065,280 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 397 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Regenerate Full Fit Report During ECO Compiles                     ; On                  ; Off                                   ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Clamping Diode                                                     ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
; Advanced Physical Optimization                                     ; On                  ; On                                    ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.7%      ;
;     Processor 3            ;   8.7%      ;
;     Processor 4            ;   8.7%      ;
;     Processor 5            ;   8.7%      ;
;     Processor 6            ;   8.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                    ; Action     ; Operation                                         ; Reason                     ; Node Port                ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                        ; Destination Port         ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                                                                                                                                                            ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|~GND                                                                                                                                                                                                                                                  ; Deleted    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|seriesterminationcontrol[0]                                                                                                                                                                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dm[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dm[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[8]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[9]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[10]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[11]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[12]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[13]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[14]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[15]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[16]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[17]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[18]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[19]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[20]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[21]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[22]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[23]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[24]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[25]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[26]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[27]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[28]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[29]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[30]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dq[31]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                             ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs_n[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs_n[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; memory_mem_dqs_n[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                           ; Merged     ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; memory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                                              ; SERIESTERMINATIONCONTROL ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                   ; Created    ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                                                         ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                            ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps                    ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|adc_clk_cps                   ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged     ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; CLKOUT                   ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_001|saved_grant[0]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_001|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_002|saved_grant[0]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_002|saved_grant[0]~DUPLICATE                                                                                                                                                                                                                                ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_data_s1_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_data_s1_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                     ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_row_s1_agent_rsp_fifo|mem[0][66]                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_row_s1_agent_rsp_fifo|mem[0][66]~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_row_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_row_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                                                        ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_read_s1_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_read_s1_agent_rsp_fifo|mem[0][57]~DUPLICATE                                                                                                                                                                                                                                 ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_read_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_read_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[0]                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[0]~DUPLICATE                                                                                                                                                                     ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]                                                                                                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]~DUPLICATE                                                                                                                                                                     ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_data_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_data_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                        ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_row_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_ready_hold                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_row_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_ready_hold~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_row_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_row_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2]                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2]~DUPLICATE                                                                                                                               ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                                            ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                 ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_write_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3]                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_write_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3]~DUPLICATE                                                                                                                              ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_write_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_write_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                          ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_data_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_data_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                                         ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_status_read_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_status_read_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_status_write_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_status_write_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~DUPLICATE                                                                                                                                                                 ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pixel_data_s1_translator|av_readdata_pre[6]                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pixel_data_s1_translator|av_readdata_pre[6]~DUPLICATE                                                                                                                                                                                                                           ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pixel_status_read_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pixel_status_read_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                                               ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[6]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                          ;                       ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[10]                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[10]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; VGA_sync:pm_VGA_sync|hPos[6]                                                                                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_sync:pm_VGA_sync|hPos[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                  ;                          ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+--------------------------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                  ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                              ; Ignored From ; Ignored To                                                                                   ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+----------------------------+
; Location                    ;                                             ;              ; ADC_CONVST                                                                                   ; PIN_AJ4       ; QSF Assignment             ;
; Location                    ;                                             ;              ; ADC_DIN                                                                                      ; PIN_AK4       ; QSF Assignment             ;
; Location                    ;                                             ;              ; ADC_DOUT                                                                                     ; PIN_AK3       ; QSF Assignment             ;
; Location                    ;                                             ;              ; ADC_SCLK                                                                                     ; PIN_AK2       ; QSF Assignment             ;
; Location                    ;                                             ;              ; AUD_ADCDAT                                                                                   ; PIN_K7        ; QSF Assignment             ;
; Location                    ;                                             ;              ; AUD_ADCLRCK                                                                                  ; PIN_K8        ; QSF Assignment             ;
; Location                    ;                                             ;              ; AUD_BCLK                                                                                     ; PIN_H7        ; QSF Assignment             ;
; Location                    ;                                             ;              ; AUD_DACDAT                                                                                   ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                                             ;              ; AUD_DACLRCK                                                                                  ; PIN_H8        ; QSF Assignment             ;
; Location                    ;                                             ;              ; AUD_XCK                                                                                      ; PIN_G7        ; QSF Assignment             ;
; Location                    ;                                             ;              ; CLOCK2_50                                                                                    ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; CLOCK3_50                                                                                    ; PIN_Y26       ; QSF Assignment             ;
; Location                    ;                                             ;              ; CLOCK4_50                                                                                    ; PIN_K14       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[0]                                                                                 ; PIN_AK14      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[10]                                                                                ; PIN_AG12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[11]                                                                                ; PIN_AH13      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[12]                                                                                ; PIN_AJ14      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[1]                                                                                 ; PIN_AH14      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[2]                                                                                 ; PIN_AG15      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[3]                                                                                 ; PIN_AE14      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[4]                                                                                 ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[5]                                                                                 ; PIN_AC14      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[6]                                                                                 ; PIN_AD14      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[7]                                                                                 ; PIN_AF15      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[8]                                                                                 ; PIN_AH15      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_ADDR[9]                                                                                 ; PIN_AG13      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_BA[0]                                                                                   ; PIN_AF13      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_BA[1]                                                                                   ; PIN_AJ12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_CAS_N                                                                                   ; PIN_AF11      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_CKE                                                                                     ; PIN_AK13      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_CLK                                                                                     ; PIN_AH12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_CS_N                                                                                    ; PIN_AG11      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[0]                                                                                   ; PIN_AK6       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[10]                                                                                  ; PIN_AJ9       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[11]                                                                                  ; PIN_AH9       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[12]                                                                                  ; PIN_AH8       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[13]                                                                                  ; PIN_AH7       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[14]                                                                                  ; PIN_AJ6       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[15]                                                                                  ; PIN_AJ5       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[1]                                                                                   ; PIN_AJ7       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[2]                                                                                   ; PIN_AK7       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[3]                                                                                   ; PIN_AK8       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[4]                                                                                   ; PIN_AK9       ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[5]                                                                                   ; PIN_AG10      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[6]                                                                                   ; PIN_AK11      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[7]                                                                                   ; PIN_AJ11      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[8]                                                                                   ; PIN_AH10      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_DQ[9]                                                                                   ; PIN_AJ10      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_LDQM                                                                                    ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_RAS_N                                                                                   ; PIN_AE13      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_UDQM                                                                                    ; PIN_AK12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; DRAM_WE_N                                                                                    ; PIN_AA13      ; QSF Assignment             ;
; Location                    ;                                             ;              ; FAN_CTRL                                                                                     ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; FPGA_I2C_SCLK                                                                                ; PIN_J12       ; QSF Assignment             ;
; Location                    ;                                             ;              ; FPGA_I2C_SDAT                                                                                ; PIN_K12       ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[0]                                                                                    ; PIN_AC18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[10]                                                                                   ; PIN_AH18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[11]                                                                                   ; PIN_AH17      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[12]                                                                                   ; PIN_AG16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[13]                                                                                   ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[14]                                                                                   ; PIN_AF16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[15]                                                                                   ; PIN_AG17      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[16]                                                                                   ; PIN_AA18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[17]                                                                                   ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[18]                                                                                   ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[19]                                                                                   ; PIN_AC20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[1]                                                                                    ; PIN_Y17       ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[20]                                                                                   ; PIN_AH19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[21]                                                                                   ; PIN_AJ20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[22]                                                                                   ; PIN_AH20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[23]                                                                                   ; PIN_AK21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[24]                                                                                   ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[25]                                                                                   ; PIN_AD20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[26]                                                                                   ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[27]                                                                                   ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[28]                                                                                   ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[29]                                                                                   ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[2]                                                                                    ; PIN_AD17      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[30]                                                                                   ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[31]                                                                                   ; PIN_AG21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[32]                                                                                   ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[33]                                                                                   ; PIN_AG20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[34]                                                                                   ; PIN_AG18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[35]                                                                                   ; PIN_AJ21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[3]                                                                                    ; PIN_Y18       ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[4]                                                                                    ; PIN_AK16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[5]                                                                                    ; PIN_AK18      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[6]                                                                                    ; PIN_AK19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[7]                                                                                    ; PIN_AJ19      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[8]                                                                                    ; PIN_AJ17      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_0[9]                                                                                    ; PIN_AJ16      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[0]                                                                                    ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[10]                                                                                   ; PIN_AG26      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[11]                                                                                   ; PIN_AH24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[12]                                                                                   ; PIN_AH27      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[13]                                                                                   ; PIN_AJ27      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[14]                                                                                   ; PIN_AK29      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[15]                                                                                   ; PIN_AK28      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[16]                                                                                   ; PIN_AK27      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[17]                                                                                   ; PIN_AJ26      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[18]                                                                                   ; PIN_AK26      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[19]                                                                                   ; PIN_AH25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[1]                                                                                    ; PIN_AA21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[20]                                                                                   ; PIN_AJ25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[21]                                                                                   ; PIN_AJ24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[22]                                                                                   ; PIN_AK24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[23]                                                                                   ; PIN_AG23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[24]                                                                                   ; PIN_AK23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[25]                                                                                   ; PIN_AH23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[26]                                                                                   ; PIN_AK22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[27]                                                                                   ; PIN_AJ22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[28]                                                                                   ; PIN_AH22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[29]                                                                                   ; PIN_AG22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[2]                                                                                    ; PIN_AB21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[30]                                                                                   ; PIN_AF24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[31]                                                                                   ; PIN_AF23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[32]                                                                                   ; PIN_AE22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[33]                                                                                   ; PIN_AD21      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[34]                                                                                   ; PIN_AA20      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[35]                                                                                   ; PIN_AC22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[3]                                                                                    ; PIN_AC23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[4]                                                                                    ; PIN_AD24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[5]                                                                                    ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[6]                                                                                    ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[7]                                                                                    ; PIN_AF25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[8]                                                                                    ; PIN_AF26      ; QSF Assignment             ;
; Location                    ;                                             ;              ; GPIO_1[9]                                                                                    ; PIN_AG25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX0[0]                                                                                      ; PIN_AE26      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX0[1]                                                                                      ; PIN_AE27      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX0[2]                                                                                      ; PIN_AE28      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX0[3]                                                                                      ; PIN_AG27      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX0[4]                                                                                      ; PIN_AF28      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX0[5]                                                                                      ; PIN_AG28      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX0[6]                                                                                      ; PIN_AH28      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX1[0]                                                                                      ; PIN_AJ29      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX1[1]                                                                                      ; PIN_AH29      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX1[2]                                                                                      ; PIN_AH30      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX1[3]                                                                                      ; PIN_AG30      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX1[4]                                                                                      ; PIN_AF29      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX1[5]                                                                                      ; PIN_AF30      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX1[6]                                                                                      ; PIN_AD27      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX2[0]                                                                                      ; PIN_AB23      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX2[1]                                                                                      ; PIN_AE29      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX2[2]                                                                                      ; PIN_AD29      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX2[3]                                                                                      ; PIN_AC28      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX2[4]                                                                                      ; PIN_AD30      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX2[5]                                                                                      ; PIN_AC29      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX2[6]                                                                                      ; PIN_AC30      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX3[0]                                                                                      ; PIN_AD26      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX3[1]                                                                                      ; PIN_AC27      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX3[2]                                                                                      ; PIN_AD25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX3[3]                                                                                      ; PIN_AC25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX3[4]                                                                                      ; PIN_AB28      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX3[5]                                                                                      ; PIN_AB25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX3[6]                                                                                      ; PIN_AB22      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX4[0]                                                                                      ; PIN_AA24      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX4[1]                                                                                      ; PIN_Y23       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX4[2]                                                                                      ; PIN_Y24       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX4[3]                                                                                      ; PIN_W22       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX4[4]                                                                                      ; PIN_W24       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX4[5]                                                                                      ; PIN_V23       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX4[6]                                                                                      ; PIN_W25       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX5[0]                                                                                      ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX5[1]                                                                                      ; PIN_AA28      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX5[2]                                                                                      ; PIN_Y27       ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX5[3]                                                                                      ; PIN_AB27      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX5[4]                                                                                      ; PIN_AB26      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX5[5]                                                                                      ; PIN_AA26      ; QSF Assignment             ;
; Location                    ;                                             ;              ; HEX5[6]                                                                                      ; PIN_AA25      ; QSF Assignment             ;
; Location                    ;                                             ;              ; IRDA_RXD                                                                                     ; PIN_AA30      ; QSF Assignment             ;
; Location                    ;                                             ;              ; IRDA_TXD                                                                                     ; PIN_AB30      ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[0]                                                                                      ; PIN_V16       ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[1]                                                                                      ; PIN_W16       ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[2]                                                                                      ; PIN_V17       ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[3]                                                                                      ; PIN_V18       ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[4]                                                                                      ; PIN_W17       ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[5]                                                                                      ; PIN_W19       ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[6]                                                                                      ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[7]                                                                                      ; PIN_W20       ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[8]                                                                                      ; PIN_W21       ; QSF Assignment             ;
; Location                    ;                                             ;              ; LEDR[9]                                                                                      ; PIN_Y21       ; QSF Assignment             ;
; Location                    ;                                             ;              ; PS2_CLK                                                                                      ; PIN_AD7       ; QSF Assignment             ;
; Location                    ;                                             ;              ; PS2_CLK2                                                                                     ; PIN_AD9       ; QSF Assignment             ;
; Location                    ;                                             ;              ; PS2_DAT                                                                                      ; PIN_AE7       ; QSF Assignment             ;
; Location                    ;                                             ;              ; PS2_DAT2                                                                                     ; PIN_AE9       ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[0]                                                                                        ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[1]                                                                                        ; PIN_AC12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[2]                                                                                        ; PIN_AF9       ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[3]                                                                                        ; PIN_AF10      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[4]                                                                                        ; PIN_AD11      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[5]                                                                                        ; PIN_AD12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[6]                                                                                        ; PIN_AE11      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[7]                                                                                        ; PIN_AC9       ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[8]                                                                                        ; PIN_AD10      ; QSF Assignment             ;
; Location                    ;                                             ;              ; SW[9]                                                                                        ; PIN_AE12      ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_CLK27                                                                                     ; PIN_H15       ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_DATA[0]                                                                                   ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_DATA[1]                                                                                   ; PIN_B1        ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_DATA[2]                                                                                   ; PIN_E2        ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_DATA[3]                                                                                   ; PIN_B2        ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_DATA[4]                                                                                   ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_DATA[5]                                                                                   ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_DATA[6]                                                                                   ; PIN_C2        ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_DATA[7]                                                                                   ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_HS                                                                                        ; PIN_A5        ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_RESET_N                                                                                   ; PIN_F6        ; QSF Assignment             ;
; Location                    ;                                             ;              ; TD_VS                                                                                        ; PIN_A3        ; QSF Assignment             ;
; PLL Compensation Mode       ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT        ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[2]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[3]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[2]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[3]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF           ; QSF Assignment             ;
; Global Signal               ; VGA_image_viewer_tl                         ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF           ; QSF Assignment             ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[0].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[1].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[2].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[3].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[4].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[5].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[6].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[7].oe_reg                                                                    ; on            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 45272 ) ; 0.00 % ( 0 / 45272 )       ; 0.00 % ( 0 / 45272 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 45272 ) ; 0.00 % ( 0 / 45272 )       ; 0.00 % ( 0 / 45272 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                                                                                             ;
+---------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Partition Name                              ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                                                                          ;
+---------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Top                                         ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                                                                                   ;
; VGA_image_viewer_hps_0_hps_io_border:border ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border ;
; hard_block:auto_generated_inst              ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                                                                    ;
+---------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                                  ;
+---------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                              ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+---------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                                         ; 0.00 % ( 0 / 44432 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; VGA_image_viewer_hps_0_hps_io_border:border ; 0.00 % ( 0 / 827 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst              ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+---------------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/output_files/eindopdracht.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 26,937 / 32,070       ; 84 %  ;
; ALMs needed [=A-B+C]                                        ; 26,937                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 26,957 / 32,070       ; 84 %  ;
;         [a] ALMs used for LUT logic and registers           ; 343                   ;       ;
;         [b] ALMs used for LUT logic                         ; 26,567                ;       ;
;         [c] ALMs used for registers                         ; 47                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 47 / 32,070           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 27 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 27                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 3,207 / 3,207         ; 100 % ;
;     -- Logic LABs                                           ; 3,207                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 43,396                ;       ;
;     -- 7 input functions                                    ; 10                    ;       ;
;     -- 6 input functions                                    ; 10,459                ;       ;
;     -- 5 input functions                                    ; 229                   ;       ;
;     -- 4 input functions                                    ; 1,588                 ;       ;
;     -- <=3 input functions                                  ; 31,110                ;       ;
; Combinational ALUT usage for route-throughs                 ; 10                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 804                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 778 / 64,140          ; 1 %   ;
;         -- Secondary logic registers                        ; 26 / 64,140           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 779                   ;       ;
;         -- Routing optimization registers                   ; 25                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 205 / 457             ; 45 %  ;
;     -- Clock pins                                           ; 6 / 8                 ; 75 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 226                   ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 1 / 1 ( 100 % )       ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- I2C                                                  ; 2 / 4 ( 50 % )        ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 1 / 1 ( 100 % )       ;       ;
;     -- SDMMC                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- SPI Master                                           ; 1 / 2 ( 50 % )        ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 1 / 2 ( 50 % )        ;       ;
;     -- USB                                                  ; 1 / 2 ( 50 % )        ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 397               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 4,065,280         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,065,280         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 1 / 4                 ; 25 %  ;
; Hard Memory Controllers                                     ; 1 / 2                 ; 50 %  ;
; Average interconnect usage (total/H/V)                      ; 12.5% / 13.0% / 10.9% ;       ;
; Peak interconnect usage (total/H/V)                         ; 19.6% / 20.9% / 29.5% ;       ;
; Maximum fan-out                                             ; 2795                  ;       ;
; Highest non-global fan-out                                  ; 2795                  ;       ;
; Total fan-out                                               ; 168313                ;       ;
; Average fan-out                                             ; 3.71                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                         ;
+-------------------------------------------------------------+------------------------+---------------------------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; VGA_image_viewer_hps_0_hps_io_border:border ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+---------------------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 26937 / 32070 ( 84 % ) ; 0 / 32070 ( 0 % )                           ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 26937                  ; 0                                           ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 26957 / 32070 ( 84 % ) ; 0 / 32070 ( 0 % )                           ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 343                    ; 0                                           ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 26567                  ; 0                                           ; 0                              ;
;         [c] ALMs used for registers                         ; 47                     ; 0                                           ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                                           ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 47 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )                           ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 27 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )                           ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                                           ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 0                                           ; 0                              ;
;         [c] Due to LAB input limits                         ; 27                     ; 0                                           ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                                           ; 0                              ;
;                                                             ;                        ;                                             ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                                         ; Low                            ;
;                                                             ;                        ;                                             ;                                ;
; Total LABs:  partially or completely used                   ; 3207 / 3207 ( 100 % )  ; 0 / 3207 ( 0 % )                            ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 3207                   ; 0                                           ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                                           ; 0                              ;
;                                                             ;                        ;                                             ;                                ;
; Combinational ALUT usage for logic                          ; 43396                  ; 0                                           ; 0                              ;
;     -- 7 input functions                                    ; 10                     ; 0                                           ; 0                              ;
;     -- 6 input functions                                    ; 10459                  ; 0                                           ; 0                              ;
;     -- 5 input functions                                    ; 229                    ; 0                                           ; 0                              ;
;     -- 4 input functions                                    ; 1588                   ; 0                                           ; 0                              ;
;     -- <=3 input functions                                  ; 31110                  ; 0                                           ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 10                     ; 0                                           ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                                           ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                                           ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                                           ; 0                              ;
;                                                             ;                        ;                                             ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                                           ; 0                              ;
;     -- By type:                                             ;                        ;                                             ;                                ;
;         -- Primary logic registers                          ; 778 / 64140 ( 1 % )    ; 0 / 64140 ( 0 % )                           ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 26 / 64140 ( < 1 % )   ; 0 / 64140 ( 0 % )                           ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                             ;                                ;
;         -- Design implementation registers                  ; 779                    ; 0                                           ; 0                              ;
;         -- Routing optimization registers                   ; 25                     ; 0                                           ; 0                              ;
;                                                             ;                        ;                                             ;                                ;
;                                                             ;                        ;                                             ;                                ;
; Virtual pins                                                ; 0                      ; 0                                           ; 0                              ;
; I/O pins                                                    ; 133                    ; 71                                          ; 1                              ;
; I/O registers                                               ; 50                     ; 176                                         ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                                           ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                                           ; 0                              ;
; DLL                                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                              ; 0 / 4 ( 0 % )                  ;
; Clock enable block                                          ; 0 / 116 ( 0 % )        ; 0 / 116 ( 0 % )                             ; 2 / 116 ( 1 % )                ;
; Impedance control block                                     ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                              ; 0 / 4 ( 0 % )                  ;
; Double data rate I/O output circuitry                       ; 0 / 1325 ( 0 % )       ; 186 / 1325 ( 14 % )                         ; 0 / 1325 ( 0 % )               ;
; Double data rate I/O input circuitry                        ; 0 / 400 ( 0 % )        ; 32 / 400 ( 8 % )                            ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 400 ( 0 % )        ; 66 / 400 ( 16 % )                           ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 0 / 425 ( 0 % )        ; 40 / 425 ( 9 % )                            ; 0 / 425 ( 0 % )                ;
; Impedance logic block                                       ; 0 / 8 ( 0 % )          ; 2 / 8 ( 25 % )                              ; 0 / 8 ( 0 % )                  ;
; DQS pin delay chain                                         ; 0 / 25 ( 0 % )         ; 4 / 25 ( 16 % )                             ; 0 / 25 ( 0 % )                 ;
; DQS pin enable control                                      ; 0 / 25 ( 0 % )         ; 4 / 25 ( 16 % )                             ; 0 / 25 ( 0 % )                 ;
; Delay chain                                                 ; 0 / 1300 ( 0 % )       ; 124 / 1300 ( 9 % )                          ; 0 / 1300 ( 0 % )               ;
; Pin configuration                                           ; 0 / 400 ( 0 % )        ; 40 / 400 ( 10 % )                           ; 0 / 400 ( 0 % )                ;
; DQS pin configuration                                       ; 0 / 25 ( 0 % )         ; 4 / 25 ( 16 % )                             ; 0 / 25 ( 0 % )                 ;
; Signal Splitter                                             ; 0 / 400 ( 0 % )        ; 5 / 400 ( 1 % )                             ; 0 / 400 ( 0 % )                ;
; Leveling delay chain                                        ; 0 / 36 ( 0 % )         ; 6 / 36 ( 16 % )                             ; 0 / 36 ( 0 % )                 ;
; Clock Phase Select                                          ; 0 / 175 ( 0 % )        ; 26 / 175 ( 14 % )                           ; 0 / 175 ( 0 % )                ;
; Read FIFO Read Clock Select Block                           ; 0 / 400 ( 0 % )        ; 32 / 400 ( 8 % )                            ; 0 / 400 ( 0 % )                ;
; LFIFO                                                       ; 0 / 25 ( 0 % )         ; 4 / 25 ( 16 % )                             ; 0 / 25 ( 0 % )                 ;
; HPS SDRAM PLL                                               ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                             ; 0 / 1 ( 0 % )                  ;
; HPS EMAC peripheral                                         ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                              ; 0 / 2 ( 0 % )                  ;
; HPS GPIO peripheral                                         ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                             ; 0 / 1 ( 0 % )                  ;
; HPS I2C peripheral                                          ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                              ; 0 / 4 ( 0 % )                  ;
; HPS SDMMC peripheral                                        ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                             ; 0 / 1 ( 0 % )                  ;
; HPS QSPI peripheral                                         ; 0 / 1 ( 0 % )          ; 1 / 1 ( 100 % )                             ; 0 / 1 ( 0 % )                  ;
; HPS SPI Master peripheral                                   ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                              ; 0 / 2 ( 0 % )                  ;
; HPS UART peripheral                                         ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                              ; 0 / 2 ( 0 % )                  ;
; HPS USB peripheral                                          ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                              ; 0 / 2 ( 0 % )                  ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; Hard Memory Controller                                      ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                              ; 0 / 2 ( 0 % )                  ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA lightweight interface                           ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                               ; 1 / 1 ( 100 % )                ;
; IR FIFO USERDES Block                                       ; 0 / 400 ( 0 % )        ; 32 / 400 ( 8 % )                            ; 0 / 400 ( 0 % )                ;
; Hard Memory PHY                                             ; 0 / 2 ( 0 % )          ; 1 / 2 ( 50 % )                              ; 0 / 2 ( 0 % )                  ;
; VFIFO                                                       ; 0 / 25 ( 0 % )         ; 4 / 25 ( 16 % )                             ; 0 / 25 ( 0 % )                 ;
;                                                             ;                        ;                                             ;                                ;
; Connections                                                 ;                        ;                                             ;                                ;
;     -- Input Connections                                    ; 1353                   ; 76                                          ; 55                             ;
;     -- Registered Input Connections                         ; 745                    ; 0                                           ; 0                              ;
;     -- Output Connections                                   ; 67                     ; 103                                         ; 1314                           ;
;     -- Registered Output Connections                        ; 0                      ; 0                                           ; 0                              ;
;                                                             ;                        ;                                             ;                                ;
; Internal Connections                                        ;                        ;                                             ;                                ;
;     -- Total Connections                                    ; 166643                 ; 5205                                        ; 1373                           ;
;     -- Registered Connections                               ; 56261                  ; 100                                         ; 0                              ;
;                                                             ;                        ;                                             ;                                ;
; External Connections                                        ;                        ;                                             ;                                ;
;     -- Top                                                  ; 0                      ; 51                                          ; 1369                           ;
;     -- VGA_image_viewer_hps_0_hps_io_border:border          ; 51                     ; 128                                         ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 1369                   ; 0                                           ; 0                              ;
;                                                             ;                        ;                                             ;                                ;
; Partition Interface                                         ;                        ;                                             ;                                ;
;     -- Input Ports                                          ; 38                     ; 12                                          ; 56                             ;
;     -- Output Ports                                         ; 103                    ; 46                                          ; 90                             ;
;     -- Bidir Ports                                          ; 64                     ; 64                                          ; 0                              ;
;                                                             ;                        ;                                             ;                                ;
; Registered Ports                                            ;                        ;                                             ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                                           ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                                           ; 0                              ;
;                                                             ;                        ;                                             ;                                ;
; Port Connectivity                                           ;                        ;                                             ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                                           ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                                           ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                                           ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                                           ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                                           ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                                           ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                                           ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                                           ; 0                              ;
+-------------------------------------------------------------+------------------------+---------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                        ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; Name                            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50                        ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 743                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; KEY[0]                          ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 30                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; KEY[1]                          ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; KEY[2]                          ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; KEY[3]                          ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_emac1_inst_RXD0   ; A21   ; 7B       ; 69           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_emac1_inst_RXD1   ; B20   ; 7B       ; 68           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_emac1_inst_RXD2   ; B18   ; 7B       ; 66           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_emac1_inst_RXD3   ; D21   ; 7B       ; 66           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_emac1_inst_RX_CLK ; G20   ; 7B       ; 68           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_emac1_inst_RX_CTL ; K17   ; 7B       ; 68           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_spim1_inst_MISO   ; E24   ; 7A       ; 74           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_uart0_inst_RX     ; B25   ; 7A       ; 79           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_usb1_inst_CLK     ; N16   ; 7D       ; 52           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_usb1_inst_DIR     ; E14   ; 7D       ; 49           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; hps_io_hps_io_usb1_inst_NXT     ; A14   ; 7D       ; 49           ; 81           ; 6            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
; memory_oct_rzqin                ; D27   ; 6A       ; 89           ; 80           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; SSTL-15 Class I ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[0]             ; K12   ; 8A       ; 12           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[10]            ; AK29  ; 4A       ; 82           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[11]            ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[12]            ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[13]            ; AB25  ; 5A       ; 89           ; 11           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[14]            ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[15]            ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[1]             ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[2]             ; AH4   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[3]             ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[4]             ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[5]             ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[6]             ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[7]             ; E8    ; 8A       ; 18           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[8]             ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_row_export[9]             ; D1    ; 8A       ; 6            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_status_read_export[0]     ; AD14  ; 3B       ; 24           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_status_read_export[1]     ; AF13  ; 3B       ; 22           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_status_read_export[2]     ; AE22  ; 4A       ; 78           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; pixel_status_read_export[3]     ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
; reset_reset_n                   ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; Fitter               ; no        ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block                                                                                                                                                                        ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; VGA_BLANK_N                     ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]                        ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]                        ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]                        ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]                        ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]                        ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]                        ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]                        ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]                        ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK                         ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]                        ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]                        ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]                        ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]                        ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]                        ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]                        ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]                        ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]                        ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS                          ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]                        ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]                        ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]                        ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]                        ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]                        ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]                        ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]                        ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]                        ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N                      ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS                          ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_MDC    ; B21   ; 7B       ; 69           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TXD0   ; F20   ; 7B       ; 71           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TXD1   ; J19   ; 7B       ; 71           ; 81           ; 4            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TXD2   ; F21   ; 7B       ; 71           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TXD3   ; F19   ; 7B       ; 69           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TX_CLK ; H19   ; 7B       ; 71           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_emac1_inst_TX_CTL ; A20   ; 7B       ; 68           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_qspi_inst_CLK     ; D19   ; 7B       ; 60           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_qspi_inst_SS0     ; A18   ; 7B       ; 63           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_sdio_inst_CLK     ; A16   ; 7C       ; 55           ; 81           ; 7            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_spim1_inst_CLK    ; C23   ; 7A       ; 76           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_spim1_inst_MOSI   ; D22   ; 7A       ; 74           ; 81           ; 1            ; no              ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_spim1_inst_SS0    ; D24   ; 7A       ; 74           ; 81           ; 4            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_uart0_inst_TX     ; C25   ; 7A       ; 79           ; 81           ; 4            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hps_io_hps_io_usb1_inst_STP     ; C15   ; 7D       ; 52           ; 81           ; 10           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; memory_mem_a[0]                 ; F26   ; 6A       ; 89           ; 71           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[10]                ; D29   ; 6A       ; 89           ; 78           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[11]                ; C30   ; 6A       ; 89           ; 78           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[12]                ; B30   ; 6A       ; 89           ; 79           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[13]                ; C29   ; 6A       ; 89           ; 79           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[14]                ; H25   ; 6A       ; 89           ; 80           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[1]                 ; G30   ; 6A       ; 89           ; 71           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[2]                 ; F28   ; 6A       ; 89           ; 72           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[3]                 ; F30   ; 6A       ; 89           ; 72           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[4]                 ; J25   ; 6A       ; 89           ; 72           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[5]                 ; J27   ; 6A       ; 89           ; 72           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[6]                 ; F29   ; 6A       ; 89           ; 73           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[7]                 ; E28   ; 6A       ; 89           ; 73           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[8]                 ; H27   ; 6A       ; 89           ; 78           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_a[9]                 ; G26   ; 6A       ; 89           ; 78           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ba[0]                ; E29   ; 6A       ; 89           ; 74           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ba[1]                ; J24   ; 6A       ; 89           ; 74           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ba[2]                ; J23   ; 6A       ; 89           ; 74           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_cas_n                ; E27   ; 6A       ; 89           ; 77           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ck                   ; M23   ; 6A       ; 89           ; 73           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ck_n                 ; L23   ; 6A       ; 89           ; 73           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_cke                  ; L29   ; 6A       ; 89           ; 57           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_cs_n                 ; H24   ; 6A       ; 89           ; 79           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_dm[0]                ; K28   ; 6A       ; 89           ; 63           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_dm[1]                ; M28   ; 6A       ; 89           ; 56           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_dm[2]                ; R28   ; 6B       ; 89           ; 49           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_dm[3]                ; W30   ; 6B       ; 89           ; 42           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_odt                  ; H28   ; 6A       ; 89           ; 65           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_ras_n                ; D30   ; 6A       ; 89           ; 77           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_reset_n              ; P30   ; 6B       ; 89           ; 51           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; memory_mem_we_n                 ; C28   ; 6A       ; 89           ; 80           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[0]            ; AG5   ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[10]           ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[11]           ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[12]           ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[13]           ; A9    ; 8A       ; 34           ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[14]           ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[15]           ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[16]           ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[17]           ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[18]           ; C7    ; 8A       ; 32           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[19]           ; AF9   ; 3A       ; 8            ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[1]            ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[20]           ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[21]           ; B1    ; 8A       ; 16           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[22]           ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[23]           ; K8    ; 8A       ; 8            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[2]            ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[3]            ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[4]            ; A8    ; 8A       ; 34           ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[5]            ; AF10  ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[6]            ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[7]            ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[8]            ; AH8   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_data_export[9]            ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_status_write_export[0]    ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_status_write_export[1]    ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_status_write_export[2]    ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; pixel_status_write_export[3]    ; Y26   ; 5B       ; 89           ; 25           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination                ; Output Termination                ; Termination Control Block                                                                                                                                                                        ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; hps_io_hps_io_emac1_inst_MDIO  ; E21   ; 7B       ; 69           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[1] (inverted)                                                                                                                                                                                                                              ;
; hps_io_hps_io_gpio_inst_GPIO53 ; A24   ; 7A       ; 78           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[43] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_gpio_inst_GPIO54 ; G21   ; 7A       ; 78           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[45] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_i2c0_inst_SCL    ; E23   ; 7A       ; 77           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[39]                                                                                                                                                                                                                                        ;
; hps_io_hps_io_i2c0_inst_SDA    ; C24   ; 7A       ; 78           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[38]                                                                                                                                                                                                                                        ;
; hps_io_hps_io_i2c1_inst_SCL    ; H23   ; 7A       ; 78           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[41]                                                                                                                                                                                                                                        ;
; hps_io_hps_io_i2c1_inst_SDA    ; A25   ; 7A       ; 79           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[40]                                                                                                                                                                                                                                        ;
; hps_io_hps_io_qspi_inst_IO0    ; C20   ; 7B       ; 66           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[3] (inverted)                                                                                                                                                                                                                              ;
; hps_io_hps_io_qspi_inst_IO1    ; H18   ; 7B       ; 63           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[5] (inverted)                                                                                                                                                                                                                              ;
; hps_io_hps_io_qspi_inst_IO2    ; A19   ; 7B       ; 63           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[7] (inverted)                                                                                                                                                                                                                              ;
; hps_io_hps_io_qspi_inst_IO3    ; E19   ; 7B       ; 63           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[9] (inverted)                                                                                                                                                                                                                              ;
; hps_io_hps_io_sdio_inst_CMD    ; F18   ; 7C       ; 58           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[11] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_sdio_inst_D0     ; G18   ; 7C       ; 58           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[13] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_sdio_inst_D1     ; C17   ; 7C       ; 58           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[15] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_sdio_inst_D2     ; D17   ; 7C       ; 55           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[17] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_sdio_inst_D3     ; B16   ; 7C       ; 55           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[19] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_usb1_inst_D0     ; E16   ; 7D       ; 54           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[21] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_usb1_inst_D1     ; G16   ; 7D       ; 54           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[23] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_usb1_inst_D2     ; D16   ; 7D       ; 54           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[25] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_usb1_inst_D3     ; D14   ; 7D       ; 53           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[27] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_usb1_inst_D4     ; A15   ; 7D       ; 53           ; 81           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[29] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_usb1_inst_D5     ; C14   ; 7D       ; 53           ; 81           ; 4            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[31] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_usb1_inst_D6     ; D15   ; 7D       ; 53           ; 81           ; 10           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[33] (inverted)                                                                                                                                                                                                                             ;
; hps_io_hps_io_usb1_inst_D7     ; M17   ; 7D       ; 52           ; 81           ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                                                               ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[35] (inverted)                                                                                                                                                                                                                             ;
; memory_mem_dq[0]               ; K23   ; 6A       ; 89           ; 66           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; memory_mem_dq[10]              ; K29   ; 6A       ; 89           ; 59           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; memory_mem_dq[11]              ; K27   ; 6A       ; 89           ; 58           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; memory_mem_dq[12]              ; M26   ; 6A       ; 89           ; 57           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; memory_mem_dq[13]              ; M27   ; 6A       ; 89           ; 57           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; memory_mem_dq[14]              ; L28   ; 6A       ; 89           ; 57           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; memory_mem_dq[15]              ; M30   ; 6A       ; 89           ; 56           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; memory_mem_dq[16]              ; U26   ; 6B       ; 89           ; 52           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; memory_mem_dq[17]              ; T26   ; 6B       ; 89           ; 52           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; memory_mem_dq[18]              ; N29   ; 6B       ; 89           ; 52           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; memory_mem_dq[19]              ; N28   ; 6B       ; 89           ; 51           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; memory_mem_dq[1]               ; K22   ; 6A       ; 89           ; 66           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; memory_mem_dq[20]              ; P26   ; 6B       ; 89           ; 50           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; memory_mem_dq[21]              ; P27   ; 6B       ; 89           ; 50           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; memory_mem_dq[22]              ; N27   ; 6B       ; 89           ; 50           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; memory_mem_dq[23]              ; R29   ; 6B       ; 89           ; 49           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; memory_mem_dq[24]              ; P24   ; 6B       ; 89           ; 45           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; memory_mem_dq[25]              ; P25   ; 6B       ; 89           ; 45           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; memory_mem_dq[26]              ; T29   ; 6B       ; 89           ; 45           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; memory_mem_dq[27]              ; T28   ; 6B       ; 89           ; 44           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; memory_mem_dq[28]              ; R27   ; 6B       ; 89           ; 43           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; memory_mem_dq[29]              ; R26   ; 6B       ; 89           ; 43           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; memory_mem_dq[2]               ; H30   ; 6A       ; 89           ; 66           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; memory_mem_dq[30]              ; V30   ; 6B       ; 89           ; 43           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; memory_mem_dq[31]              ; W29   ; 6B       ; 89           ; 42           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; memory_mem_dq[3]               ; G28   ; 6A       ; 89           ; 65           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; memory_mem_dq[4]               ; L25   ; 6A       ; 89           ; 64           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; memory_mem_dq[5]               ; L24   ; 6A       ; 89           ; 64           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; memory_mem_dq[6]               ; J30   ; 6A       ; 89           ; 64           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; memory_mem_dq[7]               ; J29   ; 6A       ; 89           ; 63           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; memory_mem_dq[8]               ; K26   ; 6A       ; 89           ; 59           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; memory_mem_dq[9]               ; L26   ; 6A       ; 89           ; 59           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; memory_mem_dqs[0]              ; N18   ; 6A       ; 89           ; 65           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; memory_mem_dqs[1]              ; N25   ; 6A       ; 89           ; 58           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; memory_mem_dqs[2]              ; R19   ; 6B       ; 89           ; 51           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; memory_mem_dqs[3]              ; R22   ; 6B       ; 89           ; 44           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; memory_mem_dqs_n[0]            ; M19   ; 6A       ; 89           ; 65           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; memory_mem_dqs_n[1]            ; N24   ; 6A       ; 89           ; 58           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; memory_mem_dqs_n[2]            ; R18   ; 6B       ; 89           ; 51           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; memory_mem_dqs_n[3]            ; R21   ; 6B       ; 89           ; 44           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
+--------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 5 / 32 ( 16 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 15 / 48 ( 31 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 17 / 80 ( 21 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 4 / 32 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 4 / 16 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 23 / 44 ( 52 % ) ; 1.5V          ; 0.75V        ; 2.5V          ;
; 6A       ; 48 / 56 ( 86 % ) ; 1.5V          ; 0.75V        ; 2.5V          ;
; 7A       ; 12 / 19 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 20 / 22 ( 91 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 6 / 12 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 12 / 14 ( 86 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 38 / 80 ( 48 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                     ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard                    ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; pixel_data_export[4]            ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 471        ; 8A             ; pixel_data_export[13]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; hps_io_hps_io_usb1_inst_NXT     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ; 447        ; 7D             ; hps_io_hps_io_usb1_inst_D4      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A16      ; 439        ; 7C             ; hps_io_hps_io_sdio_inst_CLK     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; hps_io_hps_io_qspi_inst_SS0     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A19      ; 423        ; 7B             ; hps_io_hps_io_qspi_inst_IO2     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A20      ; 415        ; 7B             ; hps_io_hps_io_emac1_inst_TX_CTL ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A21      ; 411        ; 7B             ; hps_io_hps_io_emac1_inst_RXD0   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A24      ; 391        ; 7A             ; hps_io_hps_io_gpio_inst_GPIO53  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A25      ; 389        ; 7A             ; hps_io_hps_io_i2c1_inst_SDA     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; pixel_data_export[7]            ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; pixel_status_write_export[2]    ; output ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; pixel_data_export[22]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; pixel_row_export[13]            ; input  ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; pixel_data_export[9]            ; output ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; pixel_row_export[5]             ; input  ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; pixel_status_read_export[0]     ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; pixel_row_export[1]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; pixel_data_export[2]            ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; pixel_status_read_export[2]     ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; pixel_data_export[16]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; pixel_data_export[19]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; pixel_data_export[5]            ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; pixel_status_read_export[1]     ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; pixel_data_export[3]            ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; pixel_row_export[3]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; pixel_row_export[11]            ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; reset_reset_n                   ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; pixel_data_export[0]            ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; pixel_data_export[14]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; pixel_row_export[14]            ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; pixel_data_export[11]           ; output ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; pixel_row_export[2]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; pixel_data_export[8]            ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; pixel_row_export[12]            ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; pixel_data_export[12]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; pixel_data_export[15]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; pixel_row_export[8]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; pixel_data_export[17]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; pixel_data_export[20]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; pixel_status_write_export[1]    ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; pixel_row_export[4]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; pixel_row_export[6]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; pixel_status_read_export[3]     ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; pixel_row_export[10]            ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; pixel_data_export[21]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 441        ; 7C             ; hps_io_hps_io_sdio_inst_D3      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B18      ; 418        ; 7B             ; hps_io_hps_io_emac1_inst_RXD2   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; hps_io_hps_io_emac1_inst_RXD1   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B21      ; 413        ; 7B             ; hps_io_hps_io_emac1_inst_MDC    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; hps_io_hps_io_uart0_inst_RX     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; memory_mem_a[12]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; pixel_data_export[18]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; hps_io_hps_io_usb1_inst_D5      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C15      ; 453        ; 7D             ; hps_io_hps_io_usb1_inst_STP     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; hps_io_hps_io_sdio_inst_D1      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ; 421        ; 7B             ; hps_io_hps_io_qspi_inst_IO0     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C23      ; 401        ; 7A             ; hps_io_hps_io_spim1_inst_CLK    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C24      ; 393        ; 7A             ; hps_io_hps_io_i2c0_inst_SDA     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C25      ; 388        ; 7A             ; hps_io_hps_io_uart0_inst_TX     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; memory_mem_we_n                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C29      ; 367        ; 6A             ; memory_mem_a[13]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C30      ; 363        ; 6A             ; memory_mem_a[11]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D1       ; 529        ; 8A             ; pixel_row_export[9]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; hps_io_hps_io_usb1_inst_D3      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D15      ; 449        ; 7D             ; hps_io_hps_io_usb1_inst_D6      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D16      ; 445        ; 7D             ; hps_io_hps_io_usb1_inst_D2      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D17      ; 440        ; 7C             ; hps_io_hps_io_sdio_inst_D2      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; hps_io_hps_io_qspi_inst_CLK     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 419        ; 7B             ; hps_io_hps_io_emac1_inst_RXD3   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D22      ; 402        ; 7A             ; hps_io_hps_io_spim1_inst_MOSI   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D23      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; hps_io_hps_io_spim1_inst_SS0    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; memory_oct_rzqin                ; input  ; SSTL-15 Class I                 ;                     ; --           ; N               ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; memory_mem_a[10]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D30      ; 359        ; 6A             ; memory_mem_ras_n                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E8       ; 503        ; 8A             ; pixel_row_export[7]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; hps_io_hps_io_usb1_inst_DIR     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; hps_io_hps_io_usb1_inst_D0      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E19      ; 424        ; 7B             ; hps_io_hps_io_qspi_inst_IO3     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; hps_io_hps_io_emac1_inst_MDIO   ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; hps_io_hps_io_i2c0_inst_SCL     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E24      ; 403        ; 7A             ; hps_io_hps_io_spim1_inst_MISO   ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; memory_mem_cas_n                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E28      ; 351        ; 6A             ; memory_mem_a[7]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E29      ; 353        ; 6A             ; memory_mem_ba[0]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; hps_io_hps_io_sdio_inst_CMD     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F19      ; 410        ; 7B             ; hps_io_hps_io_emac1_inst_TXD3   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F20      ; 407        ; 7B             ; hps_io_hps_io_emac1_inst_TXD0   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F21      ; 409        ; 7B             ; hps_io_hps_io_emac1_inst_TXD2   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; memory_mem_a[0]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; memory_mem_a[2]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F29      ; 349        ; 6A             ; memory_mem_a[6]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F30      ; 347        ; 6A             ; memory_mem_a[3]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;                ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; pixel_data_export[1]            ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; hps_io_hps_io_usb1_inst_D1      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 432        ; 7C             ; hps_io_hps_io_sdio_inst_D0      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; hps_io_hps_io_emac1_inst_RX_CLK ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G21      ; 392        ; 7A             ; hps_io_hps_io_gpio_inst_GPIO54  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G26      ; 362        ; 6A             ; memory_mem_a[9]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G27      ; 339        ; 6A             ; VREFB6AN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; memory_mem_dq[3]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; memory_mem_a[1]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;                                 ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 422        ; 7B             ; hps_io_hps_io_qspi_inst_IO1     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ; 406        ; 7B             ; hps_io_hps_io_emac1_inst_TX_CLK ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; hps_io_hps_io_i2c1_inst_SCL     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H24      ; 364        ; 6A             ; memory_mem_cs_n                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H25      ; 368        ; 6A             ; memory_mem_a[14]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; memory_mem_a[8]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H28      ; 333        ; 6A             ; memory_mem_odt                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H30      ; 337        ; 6A             ; memory_mem_dq[2]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; hps_io_hps_io_emac1_inst_TXD1   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; memory_mem_ba[2]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J24      ; 352        ; 6A             ; memory_mem_ba[1]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J25      ; 344        ; 6A             ; memory_mem_a[4]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J27      ; 346        ; 6A             ; memory_mem_a[5]                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; memory_mem_dq[7]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J30      ; 329        ; 6A             ; memory_mem_dq[6]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ; 524        ; 8A             ; pixel_data_export[23]           ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; pixel_row_export[0]             ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; hps_io_hps_io_emac1_inst_RX_CTL ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 336        ; 6A             ; memory_mem_dq[1]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K23      ; 338        ; 6A             ; memory_mem_dq[0]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; memory_mem_dq[8]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K27      ; 319        ; 6A             ; memory_mem_dq[11]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K28      ; 325        ; 6A             ; memory_mem_dm[0]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K29      ; 321        ; 6A             ; memory_mem_dq[10]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; memory_mem_ck_n                 ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L24      ; 328        ; 6A             ; memory_mem_dq[5]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L25      ; 330        ; 6A             ; memory_mem_dq[4]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L26      ; 320        ; 6A             ; memory_mem_dq[9]                ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; memory_mem_dq[14]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L29      ; 315        ; 6A             ; memory_mem_cke                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; hps_io_hps_io_usb1_inst_D7      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; memory_mem_dqs_n[0]             ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M23      ; 348        ; 6A             ; memory_mem_ck                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M26      ; 314        ; 6A             ; memory_mem_dq[12]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M27      ; 312        ; 6A             ; memory_mem_dq[13]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M28      ; 309        ; 6A             ; memory_mem_dm[1]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; memory_mem_dq[15]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; hps_io_hps_io_usb1_inst_CLK     ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; memory_mem_dqs[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N24      ; 318        ; 6A             ; memory_mem_dqs_n[1]             ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N25      ; 316        ; 6A             ; memory_mem_dqs[1]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; memory_mem_dq[22]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N28      ; 303        ; 6B             ; memory_mem_dq[19]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N29      ; 305        ; 6B             ; memory_mem_dq[18]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; memory_mem_dq[24]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P25      ; 288        ; 6B             ; memory_mem_dq[25]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P26      ; 298        ; 6B             ; memory_mem_dq[20]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P27      ; 296        ; 6B             ; memory_mem_dq[21]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P30      ; 301        ; 6B             ; memory_mem_reset_n              ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; memory_mem_dqs_n[2]             ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R19      ; 300        ; 6B             ; memory_mem_dqs[2]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; memory_mem_dqs_n[3]             ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 284        ; 6B             ; memory_mem_dqs[3]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; memory_mem_dq[29]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R27      ; 282        ; 6B             ; memory_mem_dq[28]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R28      ; 293        ; 6B             ; memory_mem_dm[2]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R29      ; 295        ; 6B             ; memory_mem_dq[23]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T26      ; 304        ; 6B             ; memory_mem_dq[17]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; memory_mem_dq[27]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T29      ; 289        ; 6B             ; memory_mem_dq[26]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U21      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U26      ; 306        ; 6B             ; memory_mem_dq[16]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; VREFB6BN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; pixel_status_write_export[0]    ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; pixel_data_export[10]           ; output ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V30      ; 281        ; 6B             ; memory_mem_dq[30]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; pixel_data_export[6]            ; output ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; memory_mem_dq[31]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W30      ; 277        ; 6B             ; memory_mem_dm[3]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; pixel_row_export[15]            ; input  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; pixel_status_write_export[3]    ; output ; 2.5 V                           ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT                  ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; DLL                                                                                                                                                                                                 ; Location       ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll|dll_wys_m ; DLL_X89_Y81_N3 ; Low Jitter           ; 1280                    ; normal                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+


+-----------------------------------------------------------------+
; I/O Assignment Warnings                                         ;
+---------------------------------+-------------------------------+
; Pin Name                        ; Reason                        ;
+---------------------------------+-------------------------------+
; VGA_HS                          ; Incomplete set of assignments ;
; VGA_VS                          ; Incomplete set of assignments ;
; VGA_BLANK_N                     ; Incomplete set of assignments ;
; VGA_R[0]                        ; Incomplete set of assignments ;
; VGA_R[1]                        ; Incomplete set of assignments ;
; VGA_R[2]                        ; Incomplete set of assignments ;
; VGA_R[3]                        ; Incomplete set of assignments ;
; VGA_R[4]                        ; Incomplete set of assignments ;
; VGA_R[5]                        ; Incomplete set of assignments ;
; VGA_R[6]                        ; Incomplete set of assignments ;
; VGA_R[7]                        ; Incomplete set of assignments ;
; VGA_G[0]                        ; Incomplete set of assignments ;
; VGA_G[1]                        ; Incomplete set of assignments ;
; VGA_G[2]                        ; Incomplete set of assignments ;
; VGA_G[3]                        ; Incomplete set of assignments ;
; VGA_G[4]                        ; Incomplete set of assignments ;
; VGA_G[5]                        ; Incomplete set of assignments ;
; VGA_G[6]                        ; Incomplete set of assignments ;
; VGA_G[7]                        ; Incomplete set of assignments ;
; VGA_B[0]                        ; Incomplete set of assignments ;
; VGA_B[1]                        ; Incomplete set of assignments ;
; VGA_B[2]                        ; Incomplete set of assignments ;
; VGA_B[3]                        ; Incomplete set of assignments ;
; VGA_B[4]                        ; Incomplete set of assignments ;
; VGA_B[5]                        ; Incomplete set of assignments ;
; VGA_B[6]                        ; Incomplete set of assignments ;
; VGA_B[7]                        ; Incomplete set of assignments ;
; VGA_CLK                         ; Incomplete set of assignments ;
; VGA_SYNC_N                      ; Incomplete set of assignments ;
; reset_reset_n                   ; Incomplete set of assignments ;
; pixel_row_export[0]             ; Incomplete set of assignments ;
; pixel_row_export[1]             ; Incomplete set of assignments ;
; pixel_row_export[2]             ; Incomplete set of assignments ;
; pixel_row_export[3]             ; Incomplete set of assignments ;
; pixel_row_export[4]             ; Incomplete set of assignments ;
; pixel_row_export[5]             ; Incomplete set of assignments ;
; pixel_row_export[6]             ; Incomplete set of assignments ;
; pixel_row_export[7]             ; Incomplete set of assignments ;
; pixel_row_export[8]             ; Incomplete set of assignments ;
; pixel_row_export[9]             ; Incomplete set of assignments ;
; pixel_row_export[10]            ; Incomplete set of assignments ;
; pixel_row_export[11]            ; Incomplete set of assignments ;
; pixel_row_export[12]            ; Incomplete set of assignments ;
; pixel_row_export[13]            ; Incomplete set of assignments ;
; pixel_data_export[0]            ; Incomplete set of assignments ;
; pixel_data_export[1]            ; Incomplete set of assignments ;
; pixel_data_export[2]            ; Incomplete set of assignments ;
; pixel_data_export[3]            ; Incomplete set of assignments ;
; pixel_data_export[4]            ; Incomplete set of assignments ;
; pixel_data_export[5]            ; Incomplete set of assignments ;
; pixel_data_export[6]            ; Incomplete set of assignments ;
; pixel_data_export[7]            ; Incomplete set of assignments ;
; pixel_data_export[8]            ; Incomplete set of assignments ;
; pixel_data_export[9]            ; Incomplete set of assignments ;
; pixel_data_export[10]           ; Incomplete set of assignments ;
; pixel_data_export[11]           ; Incomplete set of assignments ;
; pixel_data_export[12]           ; Incomplete set of assignments ;
; pixel_data_export[13]           ; Incomplete set of assignments ;
; pixel_data_export[14]           ; Incomplete set of assignments ;
; pixel_data_export[15]           ; Incomplete set of assignments ;
; pixel_data_export[16]           ; Incomplete set of assignments ;
; pixel_data_export[17]           ; Incomplete set of assignments ;
; pixel_data_export[18]           ; Incomplete set of assignments ;
; pixel_data_export[19]           ; Incomplete set of assignments ;
; pixel_data_export[20]           ; Incomplete set of assignments ;
; pixel_data_export[21]           ; Incomplete set of assignments ;
; pixel_data_export[22]           ; Incomplete set of assignments ;
; pixel_data_export[23]           ; Incomplete set of assignments ;
; pixel_status_write_export[0]    ; Incomplete set of assignments ;
; pixel_status_write_export[1]    ; Incomplete set of assignments ;
; pixel_status_write_export[2]    ; Incomplete set of assignments ;
; pixel_row_export[14]            ; Incomplete set of assignments ;
; pixel_row_export[15]            ; Incomplete set of assignments ;
; pixel_status_read_export[0]     ; Incomplete set of assignments ;
; pixel_status_read_export[1]     ; Incomplete set of assignments ;
; pixel_status_read_export[2]     ; Incomplete set of assignments ;
; pixel_status_read_export[3]     ; Incomplete set of assignments ;
; KEY[1]                          ; Incomplete set of assignments ;
; KEY[2]                          ; Incomplete set of assignments ;
; KEY[3]                          ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_TX_CLK ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_TXD0   ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_TXD1   ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_TXD2   ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_TXD3   ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_MDC    ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_TX_CTL ; Incomplete set of assignments ;
; hps_io_hps_io_qspi_inst_SS0     ; Incomplete set of assignments ;
; hps_io_hps_io_qspi_inst_CLK     ; Incomplete set of assignments ;
; hps_io_hps_io_sdio_inst_CLK     ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_STP     ; Incomplete set of assignments ;
; hps_io_hps_io_spim1_inst_CLK    ; Incomplete set of assignments ;
; hps_io_hps_io_spim1_inst_MOSI   ; Incomplete set of assignments ;
; hps_io_hps_io_spim1_inst_SS0    ; Incomplete set of assignments ;
; hps_io_hps_io_uart0_inst_TX     ; Incomplete set of assignments ;
; memory_mem_a[0]                 ; Missing slew rate             ;
; memory_mem_a[1]                 ; Missing slew rate             ;
; memory_mem_a[2]                 ; Missing slew rate             ;
; memory_mem_a[3]                 ; Missing slew rate             ;
; memory_mem_a[4]                 ; Missing slew rate             ;
; memory_mem_a[5]                 ; Missing slew rate             ;
; memory_mem_a[6]                 ; Missing slew rate             ;
; memory_mem_a[7]                 ; Missing slew rate             ;
; memory_mem_a[8]                 ; Missing slew rate             ;
; memory_mem_a[9]                 ; Missing slew rate             ;
; memory_mem_a[10]                ; Missing slew rate             ;
; memory_mem_a[11]                ; Missing slew rate             ;
; memory_mem_a[12]                ; Missing slew rate             ;
; memory_mem_a[13]                ; Missing slew rate             ;
; memory_mem_a[14]                ; Missing slew rate             ;
; memory_mem_ba[0]                ; Missing slew rate             ;
; memory_mem_ba[1]                ; Missing slew rate             ;
; memory_mem_ba[2]                ; Missing slew rate             ;
; memory_mem_cke                  ; Missing slew rate             ;
; memory_mem_cs_n                 ; Missing slew rate             ;
; memory_mem_ras_n                ; Missing slew rate             ;
; memory_mem_cas_n                ; Missing slew rate             ;
; memory_mem_we_n                 ; Missing slew rate             ;
; memory_mem_reset_n              ; Missing slew rate             ;
; memory_mem_odt                  ; Missing slew rate             ;
; pixel_status_write_export[3]    ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_MDIO   ; Incomplete set of assignments ;
; hps_io_hps_io_qspi_inst_IO0     ; Incomplete set of assignments ;
; hps_io_hps_io_qspi_inst_IO1     ; Incomplete set of assignments ;
; hps_io_hps_io_qspi_inst_IO2     ; Incomplete set of assignments ;
; hps_io_hps_io_qspi_inst_IO3     ; Incomplete set of assignments ;
; hps_io_hps_io_sdio_inst_CMD     ; Incomplete set of assignments ;
; hps_io_hps_io_sdio_inst_D0      ; Incomplete set of assignments ;
; hps_io_hps_io_sdio_inst_D1      ; Incomplete set of assignments ;
; hps_io_hps_io_sdio_inst_D2      ; Incomplete set of assignments ;
; hps_io_hps_io_sdio_inst_D3      ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_D0      ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_D1      ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_D2      ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_D3      ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_D4      ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_D5      ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_D6      ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_D7      ; Incomplete set of assignments ;
; hps_io_hps_io_i2c0_inst_SDA     ; Incomplete set of assignments ;
; hps_io_hps_io_i2c0_inst_SCL     ; Incomplete set of assignments ;
; hps_io_hps_io_i2c1_inst_SDA     ; Incomplete set of assignments ;
; hps_io_hps_io_i2c1_inst_SCL     ; Incomplete set of assignments ;
; hps_io_hps_io_gpio_inst_GPIO53  ; Incomplete set of assignments ;
; hps_io_hps_io_gpio_inst_GPIO54  ; Incomplete set of assignments ;
; CLOCK_50                        ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_RXD0   ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_RXD1   ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_RXD2   ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_RXD3   ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_RX_CLK ; Incomplete set of assignments ;
; hps_io_hps_io_emac1_inst_RX_CTL ; Incomplete set of assignments ;
; hps_io_hps_io_spim1_inst_MISO   ; Incomplete set of assignments ;
; hps_io_hps_io_uart0_inst_RX     ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_CLK     ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_DIR     ; Incomplete set of assignments ;
; hps_io_hps_io_usb1_inst_NXT     ; Incomplete set of assignments ;
; KEY[0]                          ; Incomplete set of assignments ;
; reset_reset_n                   ; Missing location assignment   ;
; pixel_row_export[0]             ; Missing location assignment   ;
; pixel_row_export[1]             ; Missing location assignment   ;
; pixel_row_export[2]             ; Missing location assignment   ;
; pixel_row_export[3]             ; Missing location assignment   ;
; pixel_row_export[4]             ; Missing location assignment   ;
; pixel_row_export[5]             ; Missing location assignment   ;
; pixel_row_export[6]             ; Missing location assignment   ;
; pixel_row_export[7]             ; Missing location assignment   ;
; pixel_row_export[8]             ; Missing location assignment   ;
; pixel_row_export[9]             ; Missing location assignment   ;
; pixel_row_export[10]            ; Missing location assignment   ;
; pixel_row_export[11]            ; Missing location assignment   ;
; pixel_row_export[12]            ; Missing location assignment   ;
; pixel_row_export[13]            ; Missing location assignment   ;
; pixel_data_export[0]            ; Missing location assignment   ;
; pixel_data_export[1]            ; Missing location assignment   ;
; pixel_data_export[2]            ; Missing location assignment   ;
; pixel_data_export[3]            ; Missing location assignment   ;
; pixel_data_export[4]            ; Missing location assignment   ;
; pixel_data_export[5]            ; Missing location assignment   ;
; pixel_data_export[6]            ; Missing location assignment   ;
; pixel_data_export[7]            ; Missing location assignment   ;
; pixel_data_export[8]            ; Missing location assignment   ;
; pixel_data_export[9]            ; Missing location assignment   ;
; pixel_data_export[10]           ; Missing location assignment   ;
; pixel_data_export[11]           ; Missing location assignment   ;
; pixel_data_export[12]           ; Missing location assignment   ;
; pixel_data_export[13]           ; Missing location assignment   ;
; pixel_data_export[14]           ; Missing location assignment   ;
; pixel_data_export[15]           ; Missing location assignment   ;
; pixel_data_export[16]           ; Missing location assignment   ;
; pixel_data_export[17]           ; Missing location assignment   ;
; pixel_data_export[18]           ; Missing location assignment   ;
; pixel_data_export[19]           ; Missing location assignment   ;
; pixel_data_export[20]           ; Missing location assignment   ;
; pixel_data_export[21]           ; Missing location assignment   ;
; pixel_data_export[22]           ; Missing location assignment   ;
; pixel_data_export[23]           ; Missing location assignment   ;
; pixel_status_write_export[0]    ; Missing location assignment   ;
; pixel_status_write_export[1]    ; Missing location assignment   ;
; pixel_status_write_export[2]    ; Missing location assignment   ;
; pixel_row_export[14]            ; Missing location assignment   ;
; pixel_row_export[15]            ; Missing location assignment   ;
; pixel_status_read_export[0]     ; Missing location assignment   ;
; pixel_status_read_export[1]     ; Missing location assignment   ;
; pixel_status_read_export[2]     ; Missing location assignment   ;
; pixel_status_read_export[3]     ; Missing location assignment   ;
; memory_mem_a[0]                 ; Missing location assignment   ;
; memory_mem_a[1]                 ; Missing location assignment   ;
; memory_mem_a[2]                 ; Missing location assignment   ;
; memory_mem_a[3]                 ; Missing location assignment   ;
; memory_mem_a[4]                 ; Missing location assignment   ;
; memory_mem_a[5]                 ; Missing location assignment   ;
; memory_mem_a[6]                 ; Missing location assignment   ;
; memory_mem_a[7]                 ; Missing location assignment   ;
; memory_mem_a[8]                 ; Missing location assignment   ;
; memory_mem_a[9]                 ; Missing location assignment   ;
; memory_mem_a[10]                ; Missing location assignment   ;
; memory_mem_a[11]                ; Missing location assignment   ;
; memory_mem_a[12]                ; Missing location assignment   ;
; memory_mem_a[13]                ; Missing location assignment   ;
; memory_mem_a[14]                ; Missing location assignment   ;
; memory_mem_ba[0]                ; Missing location assignment   ;
; memory_mem_ba[1]                ; Missing location assignment   ;
; memory_mem_ba[2]                ; Missing location assignment   ;
; memory_mem_ck                   ; Missing location assignment   ;
; memory_mem_ck_n                 ; Missing location assignment   ;
; memory_mem_cke                  ; Missing location assignment   ;
; memory_mem_cs_n                 ; Missing location assignment   ;
; memory_mem_ras_n                ; Missing location assignment   ;
; memory_mem_cas_n                ; Missing location assignment   ;
; memory_mem_we_n                 ; Missing location assignment   ;
; memory_mem_reset_n              ; Missing location assignment   ;
; memory_mem_odt                  ; Missing location assignment   ;
; memory_mem_dm[0]                ; Missing location assignment   ;
; memory_mem_dm[1]                ; Missing location assignment   ;
; memory_mem_dm[2]                ; Missing location assignment   ;
; memory_mem_dm[3]                ; Missing location assignment   ;
; pixel_status_write_export[3]    ; Missing location assignment   ;
; memory_mem_dq[0]                ; Missing location assignment   ;
; memory_mem_dq[1]                ; Missing location assignment   ;
; memory_mem_dq[2]                ; Missing location assignment   ;
; memory_mem_dq[3]                ; Missing location assignment   ;
; memory_mem_dq[4]                ; Missing location assignment   ;
; memory_mem_dq[5]                ; Missing location assignment   ;
; memory_mem_dq[6]                ; Missing location assignment   ;
; memory_mem_dq[7]                ; Missing location assignment   ;
; memory_mem_dq[8]                ; Missing location assignment   ;
; memory_mem_dq[9]                ; Missing location assignment   ;
; memory_mem_dq[10]               ; Missing location assignment   ;
; memory_mem_dq[11]               ; Missing location assignment   ;
; memory_mem_dq[12]               ; Missing location assignment   ;
; memory_mem_dq[13]               ; Missing location assignment   ;
; memory_mem_dq[14]               ; Missing location assignment   ;
; memory_mem_dq[15]               ; Missing location assignment   ;
; memory_mem_dq[16]               ; Missing location assignment   ;
; memory_mem_dq[17]               ; Missing location assignment   ;
; memory_mem_dq[18]               ; Missing location assignment   ;
; memory_mem_dq[19]               ; Missing location assignment   ;
; memory_mem_dq[20]               ; Missing location assignment   ;
; memory_mem_dq[21]               ; Missing location assignment   ;
; memory_mem_dq[22]               ; Missing location assignment   ;
; memory_mem_dq[23]               ; Missing location assignment   ;
; memory_mem_dq[24]               ; Missing location assignment   ;
; memory_mem_dq[25]               ; Missing location assignment   ;
; memory_mem_dq[26]               ; Missing location assignment   ;
; memory_mem_dq[27]               ; Missing location assignment   ;
; memory_mem_dq[28]               ; Missing location assignment   ;
; memory_mem_dq[29]               ; Missing location assignment   ;
; memory_mem_dq[30]               ; Missing location assignment   ;
; memory_mem_dq[31]               ; Missing location assignment   ;
; memory_mem_dqs[0]               ; Missing location assignment   ;
; memory_mem_dqs[1]               ; Missing location assignment   ;
; memory_mem_dqs[2]               ; Missing location assignment   ;
; memory_mem_dqs[3]               ; Missing location assignment   ;
; memory_mem_dqs_n[0]             ; Missing location assignment   ;
; memory_mem_dqs_n[1]             ; Missing location assignment   ;
; memory_mem_dqs_n[2]             ; Missing location assignment   ;
; memory_mem_dqs_n[3]             ; Missing location assignment   ;
; memory_oct_rzqin                ; Missing location assignment   ;
+---------------------------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+------------------+
; Compilation Hierarchy Node                                                                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                             ; Entity Name                                       ; Library Name     ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+------------------+
; |VGA_image_viewer_tl                                                                          ; 26937.0 (26259.7)    ; 26956.0 (26250.5)                ; 46.0 (17.8)                                       ; 27.0 (27.0)                      ; 0.0 (0.0)            ; 43396 (42277)       ; 804 (35)                  ; 226 (226)     ; 0                 ; 0     ; 0          ; 205  ; 0            ; |VGA_image_viewer_tl                                                                                                                                                                                                                                                                                                                                                                            ; VGA_image_viewer_tl                               ; work             ;
;    |VGA_image_viewer:u0|                                                                      ; 656.2 (0.0)          ; 682.9 (0.0)                      ; 26.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1088 (0)            ; 741 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0                                                                                                                                                                                                                                                                                                                                                        ; VGA_image_viewer                                  ; vga_image_viewer ;
;       |VGA_image_viewer_hps_0:hps_0|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0                                                                                                                                                                                                                                                                                                                           ; VGA_image_viewer_hps_0                            ; VGA_image_viewer ;
;          |VGA_image_viewer_hps_0_fpga_interfaces:fpga_interfaces|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_fpga_interfaces:fpga_interfaces                                                                                                                                                                                                                                                                    ; VGA_image_viewer_hps_0_fpga_interfaces            ; VGA_image_viewer ;
;          |VGA_image_viewer_hps_0_hps_io:hps_io|                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io                                                                                                                                                                                                                                                                                      ; VGA_image_viewer_hps_0_hps_io                     ; VGA_image_viewer ;
;             |VGA_image_viewer_hps_0_hps_io_border:border|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border                                                                                                                                                                                                                                          ; VGA_image_viewer_hps_0_hps_io_border              ; VGA_image_viewer ;
;                |hps_sdram:hps_sdram_inst|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst                                                                                                                                                                                                                 ; hps_sdram                                         ; VGA_image_viewer ;
;                   |altera_mem_if_dll_cyclonev:dll|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll                                                                                                                                                                                  ; altera_mem_if_dll_cyclonev                        ; VGA_image_viewer ;
;                   |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                            ; altera_mem_if_hard_memory_controller_top_cyclonev ; VGA_image_viewer ;
;                   |altera_mem_if_oct_cyclonev:oct|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct                                                                                                                                                                                  ; altera_mem_if_oct_cyclonev                        ; VGA_image_viewer ;
;                   |hps_sdram_p0:p0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0                                                                                                                                                                                                 ; hps_sdram_p0                                      ; VGA_image_viewer ;
;                      |hps_sdram_p0_acv_hard_memphy:umemphy|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy                                                                                                                                                            ; hps_sdram_p0_acv_hard_memphy                      ; VGA_image_viewer ;
;                         |hps_sdram_p0_acv_hard_io_pads:uio_pads|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads                                                                                                                     ; hps_sdram_p0_acv_hard_io_pads                     ; VGA_image_viewer ;
;                            |hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                  ; hps_sdram_p0_acv_hard_addr_cmd_pads               ; VGA_image_viewer ;
;                               |altddio_out:clock_gen[0].umem_ck_pad|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                             ; altddio_out                                       ; work             ;
;                                  |ddio_out_uqe:auto_generated|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated ; ddio_out_uqe                                      ; work             ;
;                               |hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; VGA_image_viewer ;
;                               |hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; VGA_image_viewer ;
;                               |hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; VGA_image_viewer ;
;                               |hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; VGA_image_viewer ;
;                               |hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; VGA_image_viewer ;
;                               |hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator    ; hps_sdram_p0_clock_pair_generator                 ; VGA_image_viewer ;
;                               |hps_sdram_p0_generic_ddio:uaddress_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:uaddress_pad                           ; hps_sdram_p0_generic_ddio                         ; VGA_image_viewer ;
;                               |hps_sdram_p0_generic_ddio:ubank_pad|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ubank_pad                              ; hps_sdram_p0_generic_ddio                         ; VGA_image_viewer ;
;                               |hps_sdram_p0_generic_ddio:ucmd_pad|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ucmd_pad                               ; hps_sdram_p0_generic_ddio                         ; VGA_image_viewer ;
;                               |hps_sdram_p0_generic_ddio:ureset_n_pad|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ureset_n_pad                           ; hps_sdram_p0_generic_ddio                         ; VGA_image_viewer ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; VGA_image_viewer ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; VGA_image_viewer ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; VGA_image_viewer ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; VGA_image_viewer ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; VGA_image_viewer ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; VGA_image_viewer ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; VGA_image_viewer ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; VGA_image_viewer ;
;                         |hps_sdram_p0_acv_ldc:memphy_ldc|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc                                                                                                                            ; hps_sdram_p0_acv_ldc                              ; VGA_image_viewer ;
;                   |hps_sdram_pll:pll|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll                                                                                                                                                                                               ; hps_sdram_pll                                     ; VGA_image_viewer ;
;       |VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|                                  ; 630.1 (0.0)          ; 650.9 (0.0)                      ; 20.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1037 (0)            ; 684 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                   ; VGA_image_viewer_mm_interconnect_0                ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_cmd_demux:cmd_demux|                             ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                            ; VGA_image_viewer_mm_interconnect_0_cmd_demux      ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_cmd_demux:cmd_demux_001|                         ; 4.5 (4.5)            ; 5.1 (5.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                        ; VGA_image_viewer_mm_interconnect_0_cmd_demux      ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux|                                 ; 22.5 (19.8)          ; 23.2 (20.3)                      ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                ; VGA_image_viewer_mm_interconnect_0_cmd_mux        ; VGA_image_viewer ;
;             |altera_merlin_arbitrator:arb|                                                    ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                   ; altera_merlin_arbitrator                          ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_001|                             ; 18.6 (14.9)          ; 18.6 (14.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (40)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                            ; VGA_image_viewer_mm_interconnect_0_cmd_mux        ; VGA_image_viewer ;
;             |altera_merlin_arbitrator:arb|                                                    ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                               ; altera_merlin_arbitrator                          ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_002|                             ; 18.4 (15.2)          ; 19.1 (15.9)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (40)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                            ; VGA_image_viewer_mm_interconnect_0_cmd_mux        ; VGA_image_viewer ;
;             |altera_merlin_arbitrator:arb|                                                    ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                               ; altera_merlin_arbitrator                          ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_003|                             ; 16.6 (13.4)          ; 17.3 (14.0)                      ; 0.8 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (36)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                            ; VGA_image_viewer_mm_interconnect_0_cmd_mux        ; VGA_image_viewer ;
;             |altera_merlin_arbitrator:arb|                                                    ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                               ; altera_merlin_arbitrator                          ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_router:router|                                   ; 1.3 (1.3)            ; 2.7 (2.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_router:router                                                                                                                                                                                                                                                  ; VGA_image_viewer_mm_interconnect_0_router         ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_router:router_001|                               ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                              ; VGA_image_viewer_mm_interconnect_0_router         ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_rsp_demux:rsp_demux|                             ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                            ; VGA_image_viewer_mm_interconnect_0_rsp_demux      ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_rsp_demux:rsp_demux_001|                         ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                        ; VGA_image_viewer_mm_interconnect_0_rsp_demux      ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_rsp_demux:rsp_demux_002|                         ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_rsp_demux:rsp_demux_002                                                                                                                                                                                                                                        ; VGA_image_viewer_mm_interconnect_0_rsp_demux      ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_rsp_demux:rsp_demux_003|                         ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                        ; VGA_image_viewer_mm_interconnect_0_rsp_demux      ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_rsp_mux:rsp_mux|                                 ; 6.5 (6.5)            ; 7.3 (7.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                ; VGA_image_viewer_mm_interconnect_0_rsp_mux        ; VGA_image_viewer ;
;          |VGA_image_viewer_mm_interconnect_0_rsp_mux:rsp_mux_001|                             ; 24.0 (24.0)          ; 25.5 (25.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                            ; VGA_image_viewer_mm_interconnect_0_rsp_mux        ; VGA_image_viewer ;
;          |altera_avalon_sc_fifo:pixel_data_s1_agent_rdata_fifo|                               ; 21.0 (21.0)          ; 21.0 (21.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_data_s1_agent_rdata_fifo                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                             ; VGA_image_viewer ;
;          |altera_avalon_sc_fifo:pixel_data_s1_agent_rsp_fifo|                                 ; 20.5 (20.5)          ; 20.7 (20.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_data_s1_agent_rsp_fifo                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                             ; VGA_image_viewer ;
;          |altera_avalon_sc_fifo:pixel_row_s1_agent_rdata_fifo|                                ; 10.0 (10.0)          ; 11.2 (11.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_row_s1_agent_rdata_fifo                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                             ; VGA_image_viewer ;
;          |altera_avalon_sc_fifo:pixel_row_s1_agent_rsp_fifo|                                  ; 20.1 (20.1)          ; 21.7 (21.7)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_row_s1_agent_rsp_fifo                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                             ; VGA_image_viewer ;
;          |altera_avalon_sc_fifo:pixel_status_read_s1_agent_rdata_fifo|                        ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_read_s1_agent_rdata_fifo                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; VGA_image_viewer ;
;          |altera_avalon_sc_fifo:pixel_status_read_s1_agent_rsp_fifo|                          ; 20.1 (20.1)          ; 21.3 (21.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_read_s1_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; VGA_image_viewer ;
;          |altera_avalon_sc_fifo:pixel_status_write_s1_agent_rdata_fifo|                       ; 5.7 (5.7)            ; 5.8 (5.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_write_s1_agent_rdata_fifo                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; VGA_image_viewer ;
;          |altera_avalon_sc_fifo:pixel_status_write_s1_agent_rsp_fifo|                         ; 20.1 (20.1)          ; 21.3 (21.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_write_s1_agent_rsp_fifo                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; VGA_image_viewer ;
;          |altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|                          ; 42.2 (26.0)          ; 43.8 (27.8)                      ; 1.7 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (51)             ; 14 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent                                                                                                                                                                                                                                         ; altera_merlin_axi_master_ni                       ; VGA_image_viewer ;
;             |altera_merlin_address_alignment:align_address_to_size|                           ; 16.0 (16.0)          ; 16.0 (16.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                                                   ; altera_merlin_address_alignment                   ; VGA_image_viewer ;
;          |altera_merlin_burst_adapter:pixel_data_s1_burst_adapter|                            ; 62.0 (0.0)           ; 63.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_data_s1_burst_adapter                                                                                                                                                                                                                                           ; altera_merlin_burst_adapter                       ; VGA_image_viewer ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 62.0 (62.0)          ; 63.2 (63.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (73)             ; 82 (82)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_data_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                           ; altera_merlin_burst_adapter_13_1                  ; VGA_image_viewer ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_data_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                     ; altera_merlin_address_alignment                   ; VGA_image_viewer ;
;          |altera_merlin_burst_adapter:pixel_row_s1_burst_adapter|                             ; 54.4 (0.0)           ; 56.7 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 60 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_row_s1_burst_adapter                                                                                                                                                                                                                                            ; altera_merlin_burst_adapter                       ; VGA_image_viewer ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 54.4 (54.2)          ; 56.7 (56.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (72)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_row_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                            ; altera_merlin_burst_adapter_13_1                  ; VGA_image_viewer ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_row_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; altera_merlin_address_alignment                   ; VGA_image_viewer ;
;          |altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|                     ; 57.1 (0.0)           ; 57.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter                                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; VGA_image_viewer ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 57.1 (56.8)          ; 57.1 (56.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (73)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; VGA_image_viewer ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                              ; altera_merlin_address_alignment                   ; VGA_image_viewer ;
;          |altera_merlin_burst_adapter:pixel_status_write_s1_burst_adapter|                    ; 55.7 (0.0)           ; 57.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 63 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_write_s1_burst_adapter                                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                       ; VGA_image_viewer ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter| ; 55.7 (55.5)          ; 57.0 (56.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (73)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_write_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                   ; altera_merlin_burst_adapter_13_1                  ; VGA_image_viewer ;
;                |altera_merlin_address_alignment:align_address_to_size|                        ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_write_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                                             ; altera_merlin_address_alignment                   ; VGA_image_viewer ;
;          |altera_merlin_slave_agent:pixel_data_s1_agent|                                      ; 15.5 (5.7)           ; 16.2 (5.7)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_data_s1_agent                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                         ; VGA_image_viewer ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 9.8 (9.8)            ; 10.5 (10.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_data_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                       ; altera_merlin_burst_uncompressor                  ; VGA_image_viewer ;
;          |altera_merlin_slave_agent:pixel_row_s1_agent|                                       ; 15.8 (5.4)           ; 15.8 (5.5)                       ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (10)             ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_row_s1_agent                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                         ; VGA_image_viewer ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_row_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                        ; altera_merlin_burst_uncompressor                  ; VGA_image_viewer ;
;          |altera_merlin_slave_agent:pixel_status_read_s1_agent|                               ; 16.5 (6.2)           ; 17.2 (6.5)                       ; 0.7 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (11)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_status_read_s1_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; VGA_image_viewer ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.3 (10.3)          ; 10.7 (10.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_status_read_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; VGA_image_viewer ;
;          |altera_merlin_slave_agent:pixel_status_write_s1_agent|                              ; 16.2 (5.8)           ; 16.4 (5.9)                       ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_status_write_s1_agent                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                         ; VGA_image_viewer ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                   ; 10.3 (10.3)          ; 10.5 (10.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_status_write_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                  ; VGA_image_viewer ;
;          |altera_merlin_slave_translator:pixel_data_s1_translator|                            ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pixel_data_s1_translator                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                    ; VGA_image_viewer ;
;          |altera_merlin_slave_translator:pixel_row_s1_translator|                             ; 3.9 (3.9)            ; 6.8 (6.8)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pixel_row_s1_translator                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                    ; VGA_image_viewer ;
;          |altera_merlin_slave_translator:pixel_status_read_s1_translator|                     ; 3.4 (3.4)            ; 3.4 (3.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pixel_status_read_s1_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; VGA_image_viewer ;
;          |altera_merlin_slave_translator:pixel_status_write_s1_translator|                    ; 3.0 (3.0)            ; 3.2 (3.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pixel_status_write_s1_translator                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; VGA_image_viewer ;
;          |altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter|                   ; 10.1 (10.1)          ; 10.7 (10.7)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter                                                                                                                                                                                                                                  ; altera_merlin_traffic_limiter                     ; VGA_image_viewer ;
;          |altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|                   ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter                                                                                                                                                                                                                                  ; altera_merlin_traffic_limiter                     ; VGA_image_viewer ;
;       |VGA_image_viewer_pixel_data:pixel_data|                                                ; 12.3 (12.3)          ; 14.1 (14.1)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data                                                                                                                                                                                                                                                                                                                 ; VGA_image_viewer_pixel_data                       ; VGA_image_viewer ;
;       |VGA_image_viewer_pixel_row:pixel_row|                                                  ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_pixel_row:pixel_row                                                                                                                                                                                                                                                                                                                   ; VGA_image_viewer_pixel_row                        ; VGA_image_viewer ;
;       |VGA_image_viewer_pixel_status_read:pixel_status_read|                                  ; 4.7 (4.7)            ; 7.2 (7.2)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_pixel_status_read:pixel_status_read                                                                                                                                                                                                                                                                                                   ; VGA_image_viewer_pixel_status_read                ; VGA_image_viewer ;
;       |VGA_image_viewer_pixel_status_write:pixel_status_write|                                ; 2.4 (2.4)            ; 2.6 (2.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|VGA_image_viewer_pixel_status_write:pixel_status_write                                                                                                                                                                                                                                                                                                 ; VGA_image_viewer_pixel_status_write               ; VGA_image_viewer ;
;       |altera_reset_controller:rst_controller|                                                ; 0.7 (0.0)            ; 1.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                 ; altera_reset_controller                           ; VGA_image_viewer ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                         ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                      ; altera_reset_synchronizer                         ; VGA_image_viewer ;
;       |altera_reset_controller:rst_controller_001|                                            ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                             ; altera_reset_controller                           ; VGA_image_viewer ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                         ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_image_viewer:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                  ; altera_reset_synchronizer                         ; VGA_image_viewer ;
;    |VGA_sync:pm_VGA_sync|                                                                     ; 21.2 (21.2)          ; 22.6 (22.6)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VGA_image_viewer_tl|VGA_sync:pm_VGA_sync                                                                                                                                                                                                                                                                                                                                                       ; VGA_sync                                          ; work             ;
+-----------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                  ;
+---------------------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; Name                            ; Pin Type ; D1    ; D3_0 ; D3_1 ; D4   ; D5    ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; VGA_HS                          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS                          ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N                     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]                        ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK                         ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N                      ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; reset_reset_n                   ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[0]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[1]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[2]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[3]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[4]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[5]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[6]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[7]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[8]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[9]             ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[10]            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[11]            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[12]            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[13]            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_data_export[0]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[1]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[2]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[3]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[4]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[5]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[6]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[7]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[8]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[9]            ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[10]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[11]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[12]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[13]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[14]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[15]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[16]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[17]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[18]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[19]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[20]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[21]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[22]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_data_export[23]           ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_status_write_export[0]    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_status_write_export[1]    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_status_write_export[2]    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; pixel_row_export[14]            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_row_export[15]            ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_status_read_export[0]     ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_status_read_export[1]     ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_status_read_export[2]     ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; pixel_status_read_export[3]     ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[1]                          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[2]                          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[3]                          ; Input    ; --    ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TX_CLK ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TXD0   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TXD1   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TXD2   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TXD3   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_MDC    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_TX_CTL ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_SS0     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_CLK     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_CLK     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_STP     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim1_inst_CLK    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim1_inst_MOSI   ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim1_inst_SS0    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_uart0_inst_TX     ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; memory_mem_a[0]                 ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[1]                 ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[2]                 ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[3]                 ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[4]                 ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[5]                 ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[6]                 ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[7]                 ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[8]                 ; Output   ; --    ; --   ; --   ; --   ; (8)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[9]                 ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[10]                ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[11]                ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[12]                ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[13]                ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_a[14]                ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_ba[0]                ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_ba[1]                ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_ba[2]                ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_ck                   ; Output   ; --    ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; memory_mem_ck_n                 ; Output   ; --    ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; memory_mem_cke                  ; Output   ; --    ; --   ; --   ; --   ; (6)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_cs_n                 ; Output   ; --    ; --   ; --   ; --   ; (9)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_ras_n                ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_cas_n                ; Output   ; --    ; --   ; --   ; --   ; (4)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_we_n                 ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_reset_n              ; Output   ; --    ; --   ; --   ; --   ; (0)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_odt                  ; Output   ; --    ; --   ; --   ; --   ; (5)   ; --    ; --     ; --                     ; --                       ;
; memory_mem_dm[0]                ; Output   ; --    ; --   ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dm[1]                ; Output   ; --    ; --   ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; memory_mem_dm[2]                ; Output   ; --    ; --   ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; memory_mem_dm[3]                ; Output   ; --    ; --   ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; pixel_status_write_export[3]    ; Output   ; --    ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_MDIO   ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_IO0     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_IO1     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_IO2     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_qspi_inst_IO3     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_CMD     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_D0      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_D1      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_D2      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_sdio_inst_D3      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D0      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D1      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D2      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D3      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D4      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D5      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D6      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_D7      ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_i2c0_inst_SDA     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_i2c0_inst_SCL     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_i2c1_inst_SDA     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_i2c1_inst_SCL     ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_gpio_inst_GPIO53  ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; hps_io_hps_io_gpio_inst_GPIO54  ; Bidir    ; --    ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; memory_mem_dq[0]                ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[1]                ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[2]                ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[3]                ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[4]                ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[5]                ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[6]                ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[7]                ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[8]                ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[9]                ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[10]               ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[11]               ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[12]               ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[13]               ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[14]               ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[15]               ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[16]               ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[17]               ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[18]               ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[19]               ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[20]               ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[21]               ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (10)  ; (10)  ; (0)    ; --                     ; --                       ;
; memory_mem_dq[22]               ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[23]               ; Bidir    ; (8)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[24]               ; Bidir    ; (10)  ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[25]               ; Bidir    ; (5)   ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[26]               ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[27]               ; Bidir    ; (7)   ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[28]               ; Bidir    ; (9)   ; (0)  ; --   ; --   ; (7)   ; (7)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[29]               ; Bidir    ; (4)   ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[30]               ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (4)   ; (4)   ; (0)    ; --                     ; --                       ;
; memory_mem_dq[31]               ; Bidir    ; (6)   ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; memory_mem_dqs[0]               ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs[1]               ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs[2]               ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs[3]               ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs_n[0]             ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs_n[1]             ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs_n[2]             ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; memory_mem_dqs_n[3]             ; Bidir    ; --    ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; CLOCK_50                        ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RXD0   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RXD1   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RXD2   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RXD3   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RX_CLK ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_emac1_inst_RX_CTL ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_spim1_inst_MISO   ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_uart0_inst_RX     ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_CLK     ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_DIR     ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; hps_io_hps_io_usb1_inst_NXT     ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; memory_oct_rzqin                ; Input    ; --    ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[0]                          ; Input    ; --    ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
+---------------------------------+----------+-------+------+------+------+-------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; reset_reset_n                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; pixel_row_export[0]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; pixel_row_export[1]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; pixel_row_export[2]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; pixel_row_export[3]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; pixel_row_export[4]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; pixel_row_export[5]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; pixel_row_export[6]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; pixel_row_export[7]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; pixel_row_export[8]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; pixel_row_export[9]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; pixel_row_export[10]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; pixel_row_export[11]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; pixel_row_export[12]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; pixel_row_export[13]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; pixel_row_export[14]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; pixel_row_export[15]                                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; pixel_status_read_export[0]                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; pixel_status_read_export[1]                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; pixel_status_read_export[2]                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; pixel_status_read_export[3]                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; KEY[3]                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; hps_io_hps_io_emac1_inst_MDIO                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_qspi_inst_IO0                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_qspi_inst_IO1                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_qspi_inst_IO2                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_qspi_inst_IO3                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_sdio_inst_CMD                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_sdio_inst_D0                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_sdio_inst_D1                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_sdio_inst_D2                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_sdio_inst_D3                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D0                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D1                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D2                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D3                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D4                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D5                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D6                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_usb1_inst_D7                                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; hps_io_hps_io_i2c0_inst_SDA                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_i2c0_inst_SCL                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_i2c1_inst_SDA                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_i2c1_inst_SCL                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_gpio_inst_GPIO53                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; hps_io_hps_io_gpio_inst_GPIO54                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; memory_mem_dq[0]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[1]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[2]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[3]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[4]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[5]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[6]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[7]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[8]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[9]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[10]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[11]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[12]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[13]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[14]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[15]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[16]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[17]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[18]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[19]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[20]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[21]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[22]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[23]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[24]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[25]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[26]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[27]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[28]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[29]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[30]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dq[31]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
;      - VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; memory_mem_dqs[0]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; memory_mem_dqs[1]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; memory_mem_dqs[2]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; memory_mem_dqs[3]                                                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; memory_mem_dqs_n[0]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; memory_mem_dqs_n[1]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; memory_mem_dqs_n[2]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; memory_mem_dqs_n[3]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VGA_sync:pm_VGA_sync|clk25                                                                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
; hps_io_hps_io_emac1_inst_RXD0                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_emac1_inst_RXD1                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_emac1_inst_RXD2                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_emac1_inst_RXD3                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_emac1_inst_RX_CLK                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; hps_io_hps_io_emac1_inst_RX_CTL                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; hps_io_hps_io_spim1_inst_MISO                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; hps_io_hps_io_uart0_inst_RX                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_usb1_inst_CLK                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_usb1_inst_DIR                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; hps_io_hps_io_usb1_inst_NXT                                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; memory_oct_rzqin                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - VGA_sync:pm_VGA_sync|HSYNC                                                                                                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hs                                                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|VSYNC                                                                                                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|BLANK                                                                                                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vPos[8]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vPos[9]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vPos[6]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vPos[5]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vPos[4]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vPos[3]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vPos[2]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vPos[1]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vPos[0]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vPos[7]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[1]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[9]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[8]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[7]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[6]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[5]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[4]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[3]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[2]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[0]                                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|vs                                                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|de                                                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - VGA_image_viewer:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                           ; 1                 ; 0       ;
;      - VGA_image_viewer:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_image_viewer:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - VGA_sync:pm_VGA_sync|hPos[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                ; Location                              ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                            ; PIN_AF14                              ; 742     ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                            ; PIN_AF14                              ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; Equal0~4                                                                                                                                                                                                                                                                                                                                                                                            ; LABCELL_X45_Y58_N27                   ; 13      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; Equal1~0                                                                                                                                                                                                                                                                                                                                                                                            ; MLABCELL_X47_Y59_N6                   ; 1288    ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                                                              ; PIN_AA14                              ; 30      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                                                                                                                                                                                                                                ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 3       ; Async. clear              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y71_N7             ; 11      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y56_N7             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y63_N7             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y49_N7             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y77_N7             ; 11      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; PSEUDODIFFOUT_X89_Y73_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; PSEUDODIFFOUT_X89_Y73_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                          ; CLKPHASESELECT_X89_Y71_N4             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y65_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y65_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y63_N8             ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y63_N4             ; 13      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y63_N22                ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y63_N10                   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y63_N9             ; 42      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y65_N61                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y63_N101               ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y58_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y58_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y56_N8             ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y56_N4             ; 13      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y56_N22                ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y56_N10                   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y56_N9             ; 42      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y58_N61                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y56_N101               ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y51_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y51_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y49_N8             ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y49_N4             ; 13      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y49_N22                ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y49_N10                   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y49_N9             ; 42      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y51_N61                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y49_N101               ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y44_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y44_N6              ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y42_N8             ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y42_N4             ; 13      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y42_N22                ; 17      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y42_N10                   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y42_N9             ; 42      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y44_N61                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N27                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N10                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N44                ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y42_N101               ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                                ; HPSSDRAMPLL_X84_Y41_N111              ; 98      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk                                                                                                                                                                                                          ; HPSSDRAMPLL_X84_Y41_N111              ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[11]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111       ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[13]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111       ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[15]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111       ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[17]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111       ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[19]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSDMMC_X87_Y39_N111       ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[1]                                                                                                                                                                                                                                                   ; HPSPERIPHERALEMAC_X77_Y39_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[21]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[23]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[25]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[27]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[29]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[31]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[33]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[35]                                                                                                                                                                                                                                                  ; HPSPERIPHERALUSB_X55_Y39_N111         ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[37]                                                                                                                                                                                                                                                  ; HPSPERIPHERALSPIMASTER_X87_Y53_N111   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[3]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[43]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[45]                                                                                                                                                                                                                                                  ; HPSPERIPHERALGPIO_X87_Y74_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[5]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[7]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|intermediate[9]                                                                                                                                                                                                                                                   ; HPSPERIPHERALQSPI_X87_Y58_N111        ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                  ; LABCELL_X45_Y61_N42                   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                                      ; LABCELL_X45_Y61_N36                   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                  ; LABCELL_X42_Y61_N42                   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                                      ; LABCELL_X42_Y61_N36                   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                  ; LABCELL_X46_Y60_N54                   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                                      ; LABCELL_X46_Y60_N12                   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                      ; LABCELL_X45_Y64_N0                    ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|VGA_image_viewer_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                                          ; LABCELL_X45_Y64_N21                   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_data_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                             ; LABCELL_X43_Y60_N0                    ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_data_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                               ; LABCELL_X43_Y60_N27                   ; 21      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_data_s1_agent_rsp_fifo|read~1                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y60_N30                   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_row_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                              ; MLABCELL_X47_Y57_N0                   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_row_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y57_N48                  ; 22      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_read_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                      ; LABCELL_X43_Y58_N18                   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_read_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                        ; LABCELL_X43_Y58_N45                   ; 22      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_write_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                     ; LABCELL_X45_Y59_N30                   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_write_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                       ; LABCELL_X43_Y57_N15                   ; 21      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pixel_status_write_s1_agent_rsp_fifo|read~1                                                                                                                                                                                                                                                          ; LABCELL_X45_Y59_N12                   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_data_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                 ; LABCELL_X45_Y64_N39                   ; 52      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_data_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                  ; MLABCELL_X47_Y64_N3                   ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_row_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X46_Y60_N24                   ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_row_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X48_Y58_N27                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                          ; LABCELL_X42_Y61_N9                    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_read_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                           ; LABCELL_X42_Y61_N27                   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_write_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                         ; LABCELL_X45_Y61_N21                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:pixel_status_write_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                          ; LABCELL_X43_Y59_N42                   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_row_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                                       ; MLABCELL_X47_Y57_N51                  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pixel_status_read_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                                               ; LABCELL_X43_Y58_N30                   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter|pending_response_count[1]~0                                                                                                                                                                                                                               ; LABCELL_X45_Y56_N0                    ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_rd_limiter|save_dest_id~0                                                                                                                                                                                                                                            ; LABCELL_X48_Y60_N45                   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|nonposted_cmd_accepted~1                                                                                                                                                                                                                                  ; LABCELL_X50_Y57_N21                   ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|pending_response_count[1]~0                                                                                                                                                                                                                               ; LABCELL_X50_Y57_N54                   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_0_h2f_lw_axi_master_wr_limiter|save_dest_id~0                                                                                                                                                                                                                                            ; LABCELL_X50_Y61_N57                   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|always0~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y60_N57                   ; 26      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_status_read:pixel_status_read|always1~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X45_Y58_N18                   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_status_write:pixel_status_write|always0~0                                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y59_N36                  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                   ; FF_X50_Y63_N5                         ; 32      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; VGA_image_viewer:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                       ; FF_X48_Y36_N14                        ; 703     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; VGA_sync:pm_VGA_sync|BLANK                                                                                                                                                                                                                                                                                                                                                                          ; FF_X40_Y32_N5                         ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; VGA_sync:pm_VGA_sync|Equal0~2                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y36_N36                   ; 21      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; VGA_sync:pm_VGA_sync|Equal1~2                                                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y45_N51                   ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; VGA_sync:pm_VGA_sync|clk25                                                                                                                                                                                                                                                                                                                                                                          ; FF_X16_Y8_N50                         ; 64      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[0]~383                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X24_Y41_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1000]~621                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y36_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1008]~605                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y38_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1016]~637                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y38_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1024]~384                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y41_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1032]~416                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y41_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1040]~400                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y37_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1048]~432                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y37_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[104]~607                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y36_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1056]~512                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y19_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1064]~544                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y20_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1072]~528                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y17_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1080]~560                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y21_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1088]~448                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y13_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1096]~480                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y11_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1104]~464                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y14_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1112]~496                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y14_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1120]~576                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y36_N39                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1128]~608                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y39_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[112]~591                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y44_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1136]~592                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y45_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1144]~624                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y39_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1152]~392                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y35_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1160]~424                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y34_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1168]~408                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y34_N51                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1176]~440                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y37_N6                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1184]~520                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y19_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1192]~552                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y17_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1200]~536                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y21_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1208]~568                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y21_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[120]~623                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y42_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1216]~456                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y13_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1224]~488                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y13_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1232]~472                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y13_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1240]~504                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y11_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1248]~584                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y44_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1256]~616                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y39_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1264]~600                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y45_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1272]~632                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y39_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1280]~388                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y37_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1288]~420                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y35_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[128]~391                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y33_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1296]~404                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y40_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1304]~436                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y40_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1312]~516                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y22_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1320]~548                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y22_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1328]~532                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y21_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1336]~564                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y21_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1344]~452                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y7_N3                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1352]~484                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y11_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1360]~468                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y8_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1368]~500                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y11_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[136]~423                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X9_Y32_N0                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1376]~580                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y43_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1384]~612                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y39_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1392]~596                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y41_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1400]~628                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y41_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1408]~396                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y37_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1416]~428                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y34_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1424]~412                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y33_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1432]~444                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y33_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1440]~524                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y18_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1448]~556                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y20_N0                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[144]~407                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y32_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1456]~540                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y21_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1464]~572                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y21_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1472]~460                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y7_N39                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1480]~492                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y11_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1488]~476                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y8_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1496]~508                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y11_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1504]~588                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y43_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1512]~620                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y35_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1520]~604                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y35_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1528]~636                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y41_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[152]~439                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y39_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1536]~386                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y36_N33                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1544]~418                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y45_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1552]~402                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y45_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1560]~434                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y40_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1568]~514                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y22_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1576]~546                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y22_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1584]~530                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y22_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1592]~562                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y22_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1600]~450                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y13_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1608]~482                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y11_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[160]~519                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y19_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1616]~466                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y13_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1624]~498                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y14_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1632]~578                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y45_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1640]~610                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y45_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1648]~594                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y45_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1656]~626                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y39_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1664]~394                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y33_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1672]~426                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y33_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1680]~410                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y33_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1688]~442                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y37_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[168]~551                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y18_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1696]~522                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y19_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[16]~399                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X24_Y41_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1704]~554                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y21_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1712]~538                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y17_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1720]~570                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y17_N51                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1728]~458                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y13_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1736]~490                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y13_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1744]~474                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y13_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1752]~506                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y15_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1760]~586                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y42_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1768]~618                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y39_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[176]~535                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y16_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1776]~602                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y41_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1784]~634                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y40_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1792]~390                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X22_Y41_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1800]~422                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y33_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1808]~406                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y38_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1816]~438                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y36_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1824]~518                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y24_N39                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1832]~550                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y21_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1840]~534                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y19_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1848]~566                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y21_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[184]~567                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y21_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1856]~454                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y7_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1864]~486                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y11_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1872]~470                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y8_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1880]~502                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y11_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1888]~582                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y35_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1896]~614                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y39_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1904]~598                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y41_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1912]~630                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y39_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1920]~398                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y37_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1928]~430                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y33_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[192]~455                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y16_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1936]~414                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y35_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1944]~446                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y33_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1952]~526                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y17_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1960]~558                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y21_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1968]~542                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y21_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1976]~574                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y17_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1984]~462                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y7_N42                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[1992]~494                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y11_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2000]~478                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y10_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2008]~510                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y11_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[200]~487                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y13_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2016]~590                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y43_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2024]~622                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y35_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2032]~606                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y35_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2040]~638                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y39_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2048]~127                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y12_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2056]~191                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y14_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2064]~255                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y37_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2072]~319                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y28_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2080]~143                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y12_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2088]~207                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y16_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[208]~471                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y12_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2096]~271                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y35_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2104]~335                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y32_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2112]~159                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y9_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2120]~223                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y16_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2128]~287                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y37_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2136]~351                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y29_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2144]~175                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y9_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2152]~239                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y16_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2160]~303                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y41_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2168]~367                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y29_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[216]~503                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X12_Y13_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2176]~135                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y9_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2184]~199                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y14_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2192]~263                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y40_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2200]~327                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y27_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2208]~151                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y7_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2216]~215                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y14_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2224]~279                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y44_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2232]~339                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y29_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2240]~167                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y9_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2248]~231                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y18_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[224]~583                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y42_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2256]~295                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y40_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2264]~359                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y29_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2272]~183                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y9_N18                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2280]~247                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y14_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2288]~311                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y41_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2296]~369                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y27_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2304]~131                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y7_N30                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2312]~195                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y18_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2320]~259                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y37_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2328]~323                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y31_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[232]~615                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y44_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2336]~147                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y11_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2344]~211                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y16_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2352]~275                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y46_N57                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2360]~336                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y27_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2368]~163                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y11_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2376]~227                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y18_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2384]~291                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y41_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2392]~355                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y31_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2400]~179                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y9_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2408]~243                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y19_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[240]~599                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y44_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2416]~307                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y30_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2424]~368                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y27_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2432]~139                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y8_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2440]~203                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y14_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2448]~267                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y40_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2456]~331                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y29_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2464]~155                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y7_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2472]~219                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y20_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2480]~283                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y44_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2488]~340                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y27_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[248]~631                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y38_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2496]~171                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y7_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[24]~431                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X18_Y36_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2504]~235                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y18_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2512]~299                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X7_Y38_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2520]~363                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X18_Y28_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2528]~187                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y9_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2536]~251                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y20_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2544]~315                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y44_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2552]~370                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y27_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2560]~129                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y11_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2568]~193                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y14_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[256]~387                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y39_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2576]~257                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y38_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2584]~321                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y30_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2592]~145                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y9_N30                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2600]~209                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y9_N39                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2608]~273                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y36_N15                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2616]~343                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y29_N6                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2624]~161                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y8_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2632]~225                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y14_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2640]~289                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X7_Y38_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2648]~353                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y31_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[264]~419                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y40_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2656]~177                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y9_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2664]~241                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y13_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2672]~305                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X8_Y36_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2680]~375                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y28_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2688]~137                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y8_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2696]~201                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y14_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2704]~265                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y40_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2712]~329                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y29_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2720]~153                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y11_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2728]~217                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y14_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[272]~403                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y35_N33                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2736]~281                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y42_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2744]~347                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y29_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2752]~169                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y8_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2760]~233                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y18_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2768]~297                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X8_Y38_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2776]~361                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y30_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2784]~185                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y9_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2792]~249                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y14_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2800]~313                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y41_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2808]~377                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y28_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[280]~435                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y39_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2816]~133                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y12_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2824]~197                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y18_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2832]~261                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y40_N15                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2840]~325                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y31_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2848]~149                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y12_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2856]~213                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y16_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2864]~277                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y35_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2872]~344                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y31_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2880]~165                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y13_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2888]~229                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y18_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[288]~515                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X12_Y20_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2896]~293                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X7_Y38_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2904]~357                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y31_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2912]~181                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y13_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2920]~245                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y20_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2928]~309                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y35_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2936]~376                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y29_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2944]~141                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y7_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2952]~205                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y18_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2960]~269                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y40_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2968]~333                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X18_Y28_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[296]~547                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X12_Y20_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2976]~157                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y7_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2984]~221                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y20_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[2992]~285                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y44_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3000]~348                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y29_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3008]~173                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y9_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3016]~237                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y18_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3024]~301                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X7_Y38_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3032]~365                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y31_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3040]~189                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y9_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3048]~253                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y19_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[304]~531                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X12_Y20_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3056]~317                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y44_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3064]~378                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y27_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3072]~128                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y12_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3080]~192                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y16_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3088]~256                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X8_Y37_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3096]~320                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y28_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3104]~144                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y13_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3112]~208                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y16_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3120]~272                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X8_Y36_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3128]~337                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y26_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[312]~563                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y20_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3136]~160                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y9_N42                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3144]~224                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y16_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3152]~288                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y41_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3160]~352                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X18_Y25_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3168]~176                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y8_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3176]~240                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y19_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3184]~304                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y36_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3192]~371                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y26_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3200]~136                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y6_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3208]~200                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[320]~451                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X15_Y7_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3216]~264                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y40_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3224]~328                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y28_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3232]~152                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y8_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3240]~216                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y18_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3248]~280                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y40_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3256]~341                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y24_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3264]~168                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y9_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3272]~232                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3280]~296                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y40_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3288]~360                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X18_Y25_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[328]~483                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y13_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3296]~184                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y8_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[32]~511                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X12_Y20_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3304]~248                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y18_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3312]~312                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y41_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3320]~373                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y26_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3328]~132                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y7_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3336]~196                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y20_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3344]~260                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y41_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3352]~324                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y23_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3360]~148                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y9_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3368]~212                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y20_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[336]~467                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y7_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3376]~276                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y38_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3384]~338                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y28_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3392]~164                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y9_N39                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3400]~228                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3408]~292                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y41_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3416]~356                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y30_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3424]~180                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y9_N39                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3432]~244                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y18_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3440]~308                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y38_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3448]~372                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y28_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[344]~499                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y11_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3456]~140                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y7_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3464]~204                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3472]~268                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y39_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3480]~332                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y23_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3488]~156                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y7_N0                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3496]~220                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y18_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3504]~284                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y39_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3512]~342                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y28_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3520]~172                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y7_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3528]~236                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y20_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[352]~579                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y35_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3536]~300                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y39_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3544]~364                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y25_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3552]~188                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y8_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3560]~252                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y20_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3568]~316                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y39_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3576]~374                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y28_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3584]~130                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y11_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3592]~194                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y16_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3600]~258                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y38_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3608]~322                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y29_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[360]~611                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y36_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3616]~146                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y11_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3624]~210                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y16_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3632]~274                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y41_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3640]~345                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y30_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3648]~162                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y9_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3656]~226                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y19_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3664]~290                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X7_Y38_N33                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3672]~354                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X18_Y25_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3680]~178                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y8_N33                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3688]~242                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y16_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[368]~595                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y38_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3696]~306                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y41_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3704]~379                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y26_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3712]~138                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y9_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3720]~202                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3728]~266                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y39_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3736]~330                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X18_Y25_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3744]~154                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y9_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3752]~218                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y18_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3760]~282                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y38_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3768]~349                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y29_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[376]~627                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y42_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3776]~170                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y9_N15                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3784]~234                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3792]~298                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X8_Y38_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3800]~362                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X18_Y25_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3808]~186                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y8_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3816]~250                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y14_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3824]~314                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y41_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3832]~381                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y28_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3840]~134                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y12_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3848]~198                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y20_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[384]~395                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y33_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3856]~262                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y38_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3864]~326                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X18_Y25_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3872]~150                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y9_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3880]~214                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y18_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3888]~278                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X8_Y38_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3896]~346                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y23_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3904]~166                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y9_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3912]~230                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3920]~294                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y37_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3928]~358                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y25_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[392]~427                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y33_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3936]~182                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y9_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3944]~246                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y20_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3952]~310                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X8_Y38_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3960]~380                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y14_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3968]~142                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y7_N24                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3976]~206                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y17_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3984]~270                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y43_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[3992]~334                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y28_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4000]~158                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y8_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4008]~222                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y20_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[400]~411                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y33_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4016]~286                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y38_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4024]~350                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y28_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4032]~174                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y7_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4040]~238                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y19_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4048]~302                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X7_Y41_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4056]~366                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y29_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4064]~190                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y8_N24                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4072]~254                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y18_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4080]~318                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y41_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4088]~382                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y29_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[408]~443                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y33_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4096]~32                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y34_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[40]~543                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X12_Y20_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4104]~34                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y33_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4112]~33                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y34_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4120]~35                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y34_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4128]~48                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y28_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4136]~50                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y27_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4144]~49                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y26_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4152]~51                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y28_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4160]~64                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y32_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4168]~66                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y30_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[416]~523                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y16_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4176]~65                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y30_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4184]~67                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y32_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4192]~80                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y33_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4200]~82                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y29_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4208]~81                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y32_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4216]~83                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y28_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4224]~40                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y34_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4232]~42                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y33_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4240]~41                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y34_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4248]~43                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y34_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[424]~555                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y21_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4256]~56                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X70_Y32_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4264]~58                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X77_Y28_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4272]~57                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y26_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4280]~59                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y25_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4288]~72                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y33_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4296]~74                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y30_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4304]~73                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y34_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4312]~75                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y34_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4320]~88                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X72_Y32_N3                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4328]~90                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y33_N57                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[432]~539                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y20_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4336]~89                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X77_Y29_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4344]~91                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y30_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4352]~36                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y34_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4360]~38                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y34_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4368]~37                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y30_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4376]~39                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y33_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4384]~52                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y30_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4392]~54                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y30_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4400]~53                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y26_N39                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4408]~55                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y28_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[440]~571                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y20_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4416]~68                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y34_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4424]~70                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X56_Y30_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4432]~69                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y29_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4440]~71                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X56_Y30_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4448]~84                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X74_Y33_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4456]~86                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X70_Y31_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4464]~85                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X77_Y29_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4472]~87                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X77_Y29_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4480]~44                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y34_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4488]~46                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y34_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[448]~459                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X9_Y7_N42                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4496]~45                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y35_N0                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4504]~47                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y34_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4512]~60                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y28_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4520]~62                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y27_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4528]~61                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X75_Y25_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4536]~63                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y28_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4544]~76                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X55_Y29_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4552]~78                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X57_Y33_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4560]~77                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y29_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4568]~79                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y29_N42                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[456]~491                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y13_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4576]~92                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X75_Y29_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4584]~94                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X75_Y29_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4592]~93                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X75_Y29_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4600]~95                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y30_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4608]~0                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X82_Y12_N39                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4616]~4                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y13_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4624]~8                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X82_Y17_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4632]~12                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X81_Y15_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4640]~2                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y13_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4648]~6                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X83_Y18_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[464]~475                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X11_Y8_N18                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4656]~10                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X83_Y18_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4664]~14                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X81_Y15_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4672]~1                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X83_Y12_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4680]~5                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X80_Y18_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4688]~9                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X82_Y17_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4696]~13                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X82_Y17_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4704]~3                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X81_Y13_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4712]~7                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X82_Y13_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4720]~11                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X82_Y17_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4728]~15                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X68_Y15_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[472]~507                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y11_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4736]~16                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y22_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4744]~20                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y24_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4752]~24                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X59_Y23_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4760]~28                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y24_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4768]~18                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y24_N57                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4776]~22                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y22_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4784]~26                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y24_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4792]~30                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X77_Y22_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4800]~17                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y22_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4808]~21                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X79_Y21_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[480]~587                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y42_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4816]~25                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y24_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4824]~29                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y24_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4832]~19                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X80_Y22_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4840]~23                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X78_Y22_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4848]~27                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X81_Y24_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4856]~31                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X81_Y24_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4864]~104                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y36_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4872]~108                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y34_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4880]~112                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y34_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4888]~116                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y32_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[488]~619                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y36_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4896]~106                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y36_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[48]~527                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X12_Y20_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4904]~110                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y33_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4912]~114                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X75_Y24_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4920]~118                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y33_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4928]~105                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y36_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4936]~109                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y34_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4944]~113                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y35_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4952]~117                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y32_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4960]~107                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y36_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4968]~111                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y33_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[496]~603                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y38_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4976]~115                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y36_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4984]~119                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y33_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[4992]~96                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y32_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5000]~97                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y32_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5008]~98                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X60_Y32_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5016]~99                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X61_Y33_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5024]~100                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y32_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5032]~101                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y31_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5040]~102                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y32_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5048]~103                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y32_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[504]~635                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y38_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5056]~122                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y34_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5064]~123                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y34_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5072]~124                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y34_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5080]~125                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y34_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5088]~120                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X55_Y35_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5096]~121                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y34_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[5104]~126                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y36_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[512]~385                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y45_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[520]~417                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y33_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[528]~401                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y45_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[536]~433                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y45_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[544]~513                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y23_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[552]~545                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X15_Y22_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[560]~529                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y21_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[568]~561                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y22_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[56]~559                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X21_Y20_N18                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[576]~449                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y16_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[584]~481                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X11_Y17_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[592]~465                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X11_Y17_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[600]~497                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X11_Y17_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[608]~577                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y44_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[616]~609                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y44_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[624]~593                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y44_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[632]~625                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y44_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[640]~393                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X9_Y32_N57                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[648]~425                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X9_Y32_N18                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[64]~447                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X19_Y16_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[656]~409                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y34_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[664]~441                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X9_Y32_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[672]~521                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y17_N6                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[680]~553                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y17_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[688]~537                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y16_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[696]~569                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y17_N33                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[704]~457                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y16_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[712]~489                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y13_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[720]~473                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y16_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[728]~505                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X11_Y17_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[72]~479                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X17_Y13_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[736]~585                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y42_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[744]~617                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y45_N3                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[752]~601                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y38_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[760]~633                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y42_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[768]~389                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y40_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[776]~421                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y33_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[784]~405                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y47_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[792]~437                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y41_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[800]~517                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y24_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[808]~549                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y25_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[80]~463                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X11_Y17_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[816]~533                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y22_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[824]~565                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y21_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[832]~453                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X15_Y7_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[840]~485                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y13_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[848]~469                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y9_N30                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[856]~501                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X8_Y11_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[864]~581                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y36_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[872]~613                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y36_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[880]~597                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y38_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[888]~629                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y42_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[88]~495                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X11_Y17_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[896]~397                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y33_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[8]~415                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y49_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[904]~429                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y33_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[912]~413                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y33_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[920]~445                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y33_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[928]~525                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y19_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[936]~557                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y21_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[944]~541                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y20_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[952]~573                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y20_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[960]~461                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X15_Y7_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[968]~493                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y13_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[96]~575                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y44_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[976]~477                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X12_Y10_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[984]~509                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X8_Y11_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_1_b[992]~589                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y38_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[0]~0                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X36_Y55_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1000]~235                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y56_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1008]~222                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y60_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1016]~251                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y56_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1024]~1                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y49_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1032]~36                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y49_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1040]~17                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y50_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1048]~52                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y53_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[104]~224                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y55_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1056]~129                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y46_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1064]~164                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y50_N39                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1072]~145                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X25_Y46_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1080]~180                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y47_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1088]~65                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y61_N3                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1096]~100                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y61_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1104]~81                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y61_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1112]~116                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y60_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1120]~193                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y56_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1128]~228                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y55_N42                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[112]~208                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X15_Y55_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1136]~209                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y57_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1144]~244                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y55_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1152]~9                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y46_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1160]~38                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y49_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1168]~25                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y50_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1176]~54                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y46_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1184]~137                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y52_N51                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1192]~166                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y51_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1200]~153                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X10_Y44_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1208]~182                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X27_Y52_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[120]~240                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y56_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1216]~73                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y59_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1224]~102                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y60_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1232]~89                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y53_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1240]~118                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y60_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1248]~201                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y60_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1256]~230                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y57_N33                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1264]~217                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y57_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1272]~246                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y55_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1280]~5                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y49_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1288]~37                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y49_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[128]~8                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X29_Y45_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1296]~21                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y46_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1304]~53                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y48_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1312]~133                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y46_N42                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1320]~165                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y50_N57                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1328]~149                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y50_N0                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1336]~181                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X18_Y50_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1344]~69                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y62_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1352]~101                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y61_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1360]~85                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y61_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1368]~117                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y60_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[136]~34                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y52_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1376]~197                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y57_N42                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1384]~229                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y57_N24                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1392]~213                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y54_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1400]~245                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y57_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1408]~13                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y52_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1416]~39                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y50_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1424]~29                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y52_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1432]~55                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y52_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1440]~141                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y53_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1448]~167                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y53_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[144]~24                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y49_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1456]~157                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y53_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1464]~183                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y53_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1472]~77                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y62_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1480]~103                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y61_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1488]~93                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y58_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1496]~119                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y60_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1504]~205                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y60_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1512]~231                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y55_N24                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1520]~221                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y57_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1528]~247                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y57_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[152]~50                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y50_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1536]~3                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y52_N3                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1544]~44                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y52_N51                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1552]~19                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y45_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1560]~60                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y52_N24                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1568]~131                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y46_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1576]~172                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y48_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1584]~147                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y46_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1592]~188                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y50_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1600]~67                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y62_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1608]~108                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y61_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[160]~136                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y54_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1616]~83                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y53_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1624]~124                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y60_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1632]~195                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y57_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1640]~236                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y57_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1648]~211                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y56_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1656]~252                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y55_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1664]~11                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y49_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1672]~46                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y49_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1680]~27                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y46_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1688]~62                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y40_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[168]~162                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X15_Y52_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1696]~139                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X11_Y48_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[16]~16                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X40_Y49_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1704]~174                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y48_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1712]~155                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y47_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1720]~190                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X9_Y51_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1728]~75                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y61_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1736]~110                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y61_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1744]~91                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y61_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1752]~126                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y60_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1760]~203                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y59_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1768]~238                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y57_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[176]~152                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X10_Y51_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1776]~219                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y57_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1784]~254                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y55_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1792]~7                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y52_N18                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1800]~45                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y52_N42                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1808]~23                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y47_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1816]~61                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y52_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1824]~135                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y46_N39                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1832]~173                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y48_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1840]~151                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y50_N33                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1848]~189                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y50_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[184]~178                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y49_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1856]~71                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y61_N33                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1864]~109                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y61_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1872]~87                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y60_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1880]~125                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y60_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1888]~199                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y60_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1896]~237                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y55_N33                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1904]~215                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y57_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1912]~253                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y55_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1920]~15                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y51_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1928]~47                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y52_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[192]~72                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y61_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1936]~31                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y52_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1944]~63                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y52_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1952]~143                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y48_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1960]~175                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y48_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1968]~159                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y48_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1976]~191                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y47_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1984]~79                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y62_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[1992]~111                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y62_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2000]~95                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y53_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2008]~127                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y60_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[200]~98                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y61_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2016]~207                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y60_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2024]~239                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X21_Y57_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2032]~223                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y57_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2040]~255                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X13_Y55_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2048]~256                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y13_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2056]~320                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X62_Y14_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2064]~384                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y24_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2072]~448                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y8_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2080]~272                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y14_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2088]~336                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y8_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[208]~88                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y61_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2096]~400                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y29_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2104]~464                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X55_Y8_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2112]~288                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y13_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2120]~352                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y8_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2128]~416                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y24_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2136]~480                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y8_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2144]~304                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y9_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2152]~368                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y9_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2160]~432                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y34_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2168]~496                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y8_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[216]~114                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y62_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2176]~264                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y6_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2184]~328                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y9_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2192]~392                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y24_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2200]~456                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y8_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2208]~280                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y7_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2216]~344                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y9_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2224]~408                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y30_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2232]~472                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y8_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2240]~290                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y7_N30                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2248]~354                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y9_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[224]~200                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y56_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2256]~418                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y27_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2264]~482                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y8_N9                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2272]~306                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y8_N57                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2280]~370                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y8_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2288]~434                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y28_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2296]~498                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X55_Y8_N0                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2304]~260                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y7_N15                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2312]~324                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y9_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2320]~388                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y31_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2328]~452                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y11_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[232]~226                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y56_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2336]~276                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y7_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2344]~340                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y8_N57                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2352]~404                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y34_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2360]~468                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y11_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2368]~289                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y12_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2376]~353                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y8_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2384]~417                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y27_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2392]~481                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y10_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2400]~305                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y12_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2408]~369                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y10_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[240]~216                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y60_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2416]~433                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y30_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2424]~497                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y10_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2432]~268                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y7_N42                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2440]~332                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y7_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2448]~396                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y24_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2456]~460                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y11_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2464]~284                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y7_N15                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2472]~348                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y8_N15                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2480]~412                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y28_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2488]~476                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y10_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[248]~242                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y56_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2496]~291                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y7_N33                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[24]~48                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y50_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2504]~355                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y9_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2512]~419                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y26_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2520]~483                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y10_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2528]~307                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y8_N3                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2536]~371                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X79_Y9_N30                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2544]~435                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y28_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2552]~499                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y11_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2560]~258                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y8_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2568]~322                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y9_N24                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[256]~4                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X39_Y52_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2576]~386                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y21_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2584]~450                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y9_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2592]~274                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y11_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2600]~338                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y9_N3                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2608]~402                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y28_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2616]~466                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y9_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2624]~296                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y8_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2632]~360                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y8_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2640]~424                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y24_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2648]~488                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y9_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[264]~33                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y49_N51                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2656]~312                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y8_N33                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2664]~376                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y8_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2672]~440                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y25_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2680]~504                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y9_N39                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2688]~266                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y7_N24                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2696]~330                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y8_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2704]~394                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y24_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2712]~458                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y8_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2720]~282                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y7_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2728]~346                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y9_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[272]~20                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X23_Y45_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2736]~410                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y25_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2744]~474                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X55_Y8_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2752]~298                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y7_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2760]~362                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y9_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2768]~426                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y26_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2776]~490                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y8_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2784]~314                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y8_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2792]~378                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X78_Y9_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2800]~442                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y24_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2808]~506                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X55_Y8_N18                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[280]~49                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y52_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2816]~262                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y8_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2824]~326                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y8_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2832]~390                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y24_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2840]~454                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y10_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2848]~278                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y12_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2856]~342                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y10_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2864]~406                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X15_Y24_N18                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2872]~470                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y11_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2880]~297                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y9_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2888]~361                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y8_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[288]~132                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y47_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2896]~425                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y26_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2904]~489                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y8_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2912]~313                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y9_N6                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2920]~377                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y8_N24                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2928]~441                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y24_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2936]~505                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y8_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2944]~270                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y7_N39                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2952]~334                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y9_N57                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2960]~398                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y24_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2968]~462                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y12_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[296]~161                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y50_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2976]~286                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y7_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2984]~350                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y8_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[2992]~414                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y26_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3000]~478                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y11_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3008]~299                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X36_Y7_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3016]~363                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y8_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3024]~427                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y24_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3032]~491                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y10_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3040]~315                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y8_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3048]~379                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y9_N18                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[304]~148                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y52_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3056]~443                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y25_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3064]~507                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y11_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3072]~257                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y14_N18                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3080]~321                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3088]~385                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y31_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3096]~449                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y10_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3104]~273                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y14_N24                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3112]~337                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3120]~401                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y32_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3128]~465                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[312]~177                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y47_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3136]~292                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y9_N12                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3144]~356                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3152]~420                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y30_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3160]~484                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y10_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3168]~308                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y14_N57                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3176]~372                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3184]~436                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y32_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3192]~500                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3200]~265                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y7_N33                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3208]~329                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[320]~68                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X22_Y62_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3216]~393                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y25_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3224]~457                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y10_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3232]~281                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y8_N21                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3240]~345                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3248]~409                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y30_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3256]~473                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3264]~294                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y7_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3272]~358                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3280]~422                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y30_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3288]~486                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y8_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[328]~97                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y61_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3296]~310                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y8_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[32]~128                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X25_Y47_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3304]~374                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N57                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3312]~438                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y32_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3320]~502                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3328]~261                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y7_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3336]~325                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3344]~389                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y24_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3352]~453                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y12_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3360]~277                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y8_N39                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3368]~341                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[336]~84                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y60_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3376]~405                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y33_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3384]~469                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3392]~293                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y7_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3400]~357                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3408]~421                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y24_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3416]~485                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y10_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3424]~309                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y9_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3432]~373                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N0                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3440]~437                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y32_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3448]~501                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y11_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[344]~113                                                                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y62_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3456]~269                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y6_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3464]~333                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3472]~397                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y25_N39                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3480]~461                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y12_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3488]~285                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y7_N57                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3496]~349                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N3                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3504]~413                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y30_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3512]~477                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3520]~295                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y7_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3528]~359                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[352]~196                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y54_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3536]~423                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y30_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3544]~487                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y11_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3552]~311                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y8_N57                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3560]~375                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3568]~439                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y27_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3576]~503                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y13_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3584]~259                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y11_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3592]~323                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3600]~387                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y23_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3608]~451                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y10_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[360]~225                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y54_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3616]~275                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X24_Y9_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3624]~339                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y9_N57                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3632]~403                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y29_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3640]~467                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3648]~300                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y9_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3656]~364                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3664]~428                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y25_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3672]~492                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y8_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3680]~316                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y9_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3688]~380                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[368]~212                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y60_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3696]~444                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y24_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3704]~508                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3712]~267                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y8_N48                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3720]~331                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3728]~395                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y25_N42                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3736]~459                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y10_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3744]~283                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y7_N15                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3752]~347                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y9_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3760]~411                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y26_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3768]~475                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[376]~241                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y55_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3776]~302                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y7_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3784]~366                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3792]~430                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y25_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3800]~494                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y10_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3808]~318                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X33_Y8_N24                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3816]~382                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3824]~446                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y26_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3832]~510                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3840]~263                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y8_N54                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3848]~327                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y10_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[384]~12                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y51_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3856]~391                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X35_Y24_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3864]~455                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y8_N51                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3872]~279                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y12_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3880]~343                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y10_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3888]~407                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y33_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3896]~471                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3904]~301                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y7_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3912]~365                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3920]~429                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y25_N24                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3928]~493                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X52_Y8_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[392]~35                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y51_N18                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3936]~317                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y12_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3944]~381                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y10_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3952]~445                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y24_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3960]~509                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3968]~271                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y8_N36                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3976]~335                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3984]~399                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y25_N18                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[3992]~463                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y17_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4000]~287                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y8_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4008]~351                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N9                     ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[400]~28                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y47_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4016]~415                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y26_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4024]~479                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X48_Y13_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4032]~303                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y10_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4040]~367                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y8_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4048]~431                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X34_Y24_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4056]~495                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X46_Y10_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4064]~319                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X29_Y7_N27                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4072]~383                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y8_N42                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4080]~447                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X50_Y26_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4088]~511                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y9_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[408]~51                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y51_N45                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4096]~544                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y12_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[40]~160                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X25_Y47_N6                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4104]~576                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y21_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4112]~560                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y17_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4120]~592                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y16_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4128]~545                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y14_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4136]~577                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y21_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4144]~561                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y20_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4152]~593                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y15_N39                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4160]~546                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y12_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4168]~578                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y21_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[416]~140                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X12_Y48_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4176]~562                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y20_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4184]~594                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y16_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4192]~547                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X78_Y12_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4200]~579                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y21_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4208]~563                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y20_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4216]~595                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y15_N42                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4224]~552                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y12_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4232]~584                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4240]~568                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y20_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4248]~600                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y16_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[424]~163                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y46_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4256]~553                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X75_Y12_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4264]~585                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N6                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4272]~569                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y20_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4280]~601                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y15_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4288]~554                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y12_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4296]~586                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4304]~570                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y20_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4312]~602                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y16_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4320]~555                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X75_Y12_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4328]~587                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y21_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[432]~156                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X10_Y51_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4336]~571                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y22_N24                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4344]~603                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y15_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4352]~548                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X78_Y13_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4360]~580                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y21_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4368]~564                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y20_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4376]~596                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y16_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4384]~549                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y12_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4392]~581                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y21_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4400]~565                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y17_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4408]~597                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y15_N0                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[440]~179                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y53_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4416]~550                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X78_Y13_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4424]~582                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y21_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4432]~566                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y20_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4440]~598                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y16_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4448]~551                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y12_N33                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4456]~583                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y21_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4464]~567                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y22_N57                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4472]~599                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y15_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4480]~556                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X73_Y12_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4488]~588                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y21_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[448]~76                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y62_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4496]~572                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y20_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4504]~604                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y15_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4512]~557                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y14_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4520]~589                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y19_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4528]~573                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y20_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4536]~605                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y15_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4544]~558                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y12_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4552]~590                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y21_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4560]~574                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X74_Y18_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4568]~606                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y15_N15                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[456]~99                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X16_Y62_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4576]~559                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y12_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4584]~591                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y20_N3                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4592]~575                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y22_N6                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4600]~607                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y15_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4608]~512                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y23_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4616]~516                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y30_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4624]~520                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y23_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4632]~524                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y20_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4640]~514                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y23_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4648]~518                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y23_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[464]~92                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X11_Y51_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4656]~522                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y23_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4664]~526                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y22_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4672]~513                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y23_N51                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4680]~517                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y23_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4688]~521                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y23_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4696]~525                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X75_Y23_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4704]~515                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y25_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4712]~519                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y25_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4720]~523                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X78_Y24_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4728]~527                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X75_Y21_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[472]~115                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y62_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4736]~528                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y25_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4744]~532                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X77_Y21_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4752]~536                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y26_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4760]~540                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y25_N30                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4768]~530                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y25_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4776]~534                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y26_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4784]~538                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y23_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4792]~542                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y22_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4800]~529                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y25_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4808]~533                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y28_N42                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[480]~204                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y59_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4816]~537                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X60_Y26_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4824]~541                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y22_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4832]~531                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y25_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4840]~535                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X59_Y28_N24                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4848]~539                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y22_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4856]~543                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y22_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4864]~616                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y29_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4872]~620                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y29_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4880]~624                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y27_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4888]~628                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y31_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[488]~227                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y55_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4896]~618                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y26_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[48]~144                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X17_Y52_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4904]~622                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y29_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4912]~626                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y29_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4920]~630                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y30_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4928]~617                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y29_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4936]~621                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X70_Y31_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4944]~625                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y27_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4952]~629                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X68_Y31_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4960]~619                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y25_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4968]~623                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y31_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[496]~220                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y60_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4976]~627                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y29_N9                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4984]~631                                                                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X72_Y28_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[4992]~608                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y28_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5000]~609                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y28_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5008]~610                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y28_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5016]~611                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y28_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5024]~612                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y28_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5032]~613                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y28_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5040]~614                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y30_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5048]~615                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X61_Y28_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[504]~243                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y56_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5056]~634                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y32_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5064]~635                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y26_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5072]~636                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X56_Y35_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5080]~637                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y35_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5088]~632                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X57_Y35_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5096]~633                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X67_Y31_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[5104]~638                                                                                                                                                                                                                                                                                                                                                                               ; LABCELL_X55_Y31_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[512]~2                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X29_Y45_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[520]~40                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y52_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[528]~18                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y47_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[536]~56                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y52_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[544]~130                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y52_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[552]~168                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y47_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[560]~146                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y52_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[568]~184                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y52_N18                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[56]~176                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X24_Y47_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[576]~66                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y62_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[584]~104                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y61_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[592]~82                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y61_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[600]~120                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y62_N42                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[608]~194                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y56_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[616]~232                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y56_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[624]~210                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y60_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[632]~248                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y56_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[640]~10                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y45_N3                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[648]~42                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X39_Y45_N21                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[64]~64                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X36_Y62_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[656]~26                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y49_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[664]~58                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y50_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[672]~138                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y48_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[680]~170                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y47_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[688]~154                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X9_Y51_N45                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[696]~186                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y47_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[704]~74                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y61_N9                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[712]~106                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y60_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[720]~90                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y61_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[728]~122                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y62_N57                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[72]~96                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y61_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[736]~202                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y56_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[744]~234                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y56_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[752]~218                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y56_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[760]~250                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y56_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[768]~6                                                                                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X28_Y48_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[776]~41                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y52_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[784]~22                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y47_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[792]~57                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y52_N6                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[800]~134                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y52_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[808]~169                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X10_Y49_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[80]~80                                                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y61_N12                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[816]~150                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y52_N0                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[824]~185                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y52_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[832]~70                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X25_Y62_N36                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[840]~105                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y62_N36                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[848]~86                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y60_N33                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[856]~121                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y62_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[864]~198                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y59_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[872]~233                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y56_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[880]~214                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y57_N51                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[888]~249                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y55_N30                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[88]~112                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y62_N6                    ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[896]~14                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y51_N48                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[8]~32                                                                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y49_N54                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[904]~43                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y51_N12                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[912]~30                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y45_N57                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[920]~59                                                                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y51_N27                  ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[928]~142                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y50_N45                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[936]~171                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y47_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[944]~158                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X10_Y51_N27                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[952]~187                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y47_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[960]~78                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X22_Y62_N54                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[968]~107                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y62_N21                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[96]~192                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X31_Y58_N39                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[976]~94                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X19_Y40_N15                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[984]~123                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y62_N24                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; row_reg_2_b[992]~206                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y59_N48                   ; 24      ; Latch enable              ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                 ; Location                              ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                             ; PIN_AF14                              ; 742     ; Global Clock         ; GCLK6            ; --                        ;
; VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0] ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 3       ; Global Clock         ; GCLK10           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                          ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+
; VGA_sync:pm_VGA_sync|hPos[2]                                                                                                                  ; 2795    ;
; VGA_sync:pm_VGA_sync|hPos[3]                                                                                                                  ; 2785    ;
; VGA_sync:pm_VGA_sync|hPos[1]                                                                                                                  ; 2758    ;
; VGA_sync:pm_VGA_sync|hPos[0]                                                                                                                  ; 2748    ;
; VGA_sync:pm_VGA_sync|hPos[4]                                                                                                                  ; 2301    ;
; VGA_sync:pm_VGA_sync|hPos[5]                                                                                                                  ; 2282    ;
; VGA_sync:pm_VGA_sync|hPos[6]~DUPLICATE                                                                                                        ; 2224    ;
; VGA_sync:pm_VGA_sync|hPos[7]                                                                                                                  ; 2206    ;
; Equal1~0                                                                                                                                      ; 1288    ;
; VGA_sync:pm_VGA_sync|vPos[0]                                                                                                                  ; 1284    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[0]                                                                        ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[23]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[22]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[21]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[20]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[19]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[18]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[17]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[16]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[15]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[14]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[13]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[12]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[11]                                                                       ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[9]                                                                        ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[8]                                                                        ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[7]                                                                        ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[5]                                                                        ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[4]                                                                        ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[3]                                                                        ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[2]                                                                        ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[1]                                                                        ; 1279    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[10]~DUPLICATE                                                             ; 1278    ;
; VGA_image_viewer:u0|VGA_image_viewer_pixel_data:pixel_data|data_out[6]~DUPLICATE                                                              ; 1276    ;
; VGA_image_viewer:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 703     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 57,766 / 289,320 ( 20 % ) ;
; C12 interconnects                           ; 832 / 13,420 ( 6 % )      ;
; C2 interconnects                            ; 10,169 / 119,108 ( 9 % )  ;
; C4 interconnects                            ; 8,288 / 56,300 ( 15 % )   ;
; DQS bus muxes                               ; 4 / 25 ( 16 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 4 / 25 ( 16 % )           ;
; Direct links                                ; 5,776 / 289,320 ( 2 % )   ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 1 / 6 ( 17 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 55 / 67 ( 82 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 88 / 156 ( 56 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 1 / 64 ( 2 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 33,364 / 84,580 ( 39 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 888 / 12,676 ( 7 % )      ;
; R14/C12 interconnect drivers                ; 1,226 / 20,720 ( 6 % )    ;
; R3 interconnects                            ; 17,026 / 130,992 ( 13 % ) ;
; R6 interconnects                            ; 30,272 / 266,960 ( 11 % ) ;
; Spine clocks                                ; 5 / 360 ( 1 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 13    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                                                     ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules                       ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass                      ; 0            ; 84           ; 84           ; 0            ; 32           ; 205       ; 84           ; 0            ; 0            ; 0            ; 0            ; 4            ; 142          ; 167          ; 0            ; 0            ; 0            ; 0            ; 142          ; 25           ; 0            ; 0            ; 0            ; 142          ; 25           ; 205       ; 205       ; 106          ;
; Total Unchecked                 ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable              ; 205          ; 121          ; 121          ; 205          ; 173          ; 0         ; 121          ; 205          ; 205          ; 205          ; 205          ; 201          ; 63           ; 38           ; 205          ; 205          ; 205          ; 205          ; 63           ; 180          ; 205          ; 205          ; 205          ; 63           ; 180          ; 0         ; 0         ; 99           ;
; Total Fail                      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; VGA_HS                          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_VS                          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_BLANK_N                     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[0]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[1]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[2]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[3]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[4]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[5]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[6]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_R[7]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[0]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[1]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[2]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[3]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[4]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[5]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[6]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_G[7]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[0]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[1]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[2]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[3]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[4]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[5]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[6]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_B[7]                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_CLK                         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; VGA_SYNC_N                      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; reset_reset_n                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_data_export[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_data_export[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_status_write_export[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_status_write_export[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_status_write_export[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pixel_row_export[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_row_export[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_status_read_export[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_status_read_export[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_status_read_export[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_status_read_export[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[1]                          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[2]                          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[3]                          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_emac1_inst_TX_CLK ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_emac1_inst_TXD0   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_emac1_inst_TXD1   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_emac1_inst_TXD2   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_emac1_inst_TXD3   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_emac1_inst_MDC    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_emac1_inst_TX_CTL ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_qspi_inst_SS0     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_qspi_inst_CLK     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_sdio_inst_CLK     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_usb1_inst_STP     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_spim1_inst_CLK    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_spim1_inst_MOSI   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_spim1_inst_SS0    ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_uart0_inst_TX     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_a[0]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[1]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[2]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[3]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[4]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[5]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[6]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[7]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[8]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[9]                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[10]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[11]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[12]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[13]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_a[14]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_ba[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_ba[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_ba[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_ck                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_ck_n                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_cke                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_cs_n                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_ras_n                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_cas_n                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_we_n                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_reset_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_odt                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dm[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dm[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dm[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dm[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pixel_status_write_export[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_emac1_inst_MDIO   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_qspi_inst_IO0     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_qspi_inst_IO1     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_qspi_inst_IO2     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_qspi_inst_IO3     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_sdio_inst_CMD     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_sdio_inst_D0      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_sdio_inst_D1      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_sdio_inst_D2      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_sdio_inst_D3      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_usb1_inst_D0      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_usb1_inst_D1      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_usb1_inst_D2      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_usb1_inst_D3      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_usb1_inst_D4      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_usb1_inst_D5      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_usb1_inst_D6      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_usb1_inst_D7      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_i2c0_inst_SDA     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_i2c0_inst_SCL     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_i2c1_inst_SDA     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_i2c1_inst_SCL     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_gpio_inst_GPIO53  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; hps_io_hps_io_gpio_inst_GPIO54  ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_dq[0]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[1]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[2]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[3]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[4]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[5]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[6]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[7]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[8]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[9]                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[10]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[11]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[12]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[13]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[14]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[15]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[16]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[17]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[18]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[19]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[20]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[21]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[22]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[23]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[24]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[25]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[26]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[27]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[28]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[29]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[30]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dq[31]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_mem_dqs[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_dqs[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_dqs[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_dqs[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_dqs_n[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_dqs_n[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_dqs_n[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; memory_mem_dqs_n[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; CLOCK_50                        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RXD0   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RXD1   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RXD2   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RXD3   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RX_CLK ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_emac1_inst_RX_CTL ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_spim1_inst_MISO   ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_uart0_inst_RX     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_usb1_inst_CLK     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_usb1_inst_DIR     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; hps_io_hps_io_usb1_inst_NXT     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; memory_oct_rzqin                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; KEY[0]                          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+---------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "eindopdracht"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 121 pins of 205 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (174073): No exact pin location assignment(s) for 1 RUP, RDN, or RZQ pins of 1 total RUP, RDN or RZQ pins
    Info (174074): RUP, RDN, or RZQ pin memory_oct_rzqin not assigned to an exact location on the device File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 75
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 3 fanout uses global clock CLKCTRL_G10
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 718 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Warning (335093): The Timing Analyzer is analyzing 30692 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'VGA_image_viewer/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'VGA_image_viewer/synthesis/submodules/hps_sdram_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at hps_sdram_p0_pin_map.tcl(60): * could not be matched with a clock File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer/synthesis/submodules/hps_sdram_p0_pin_map.tcl Line: 60
Warning (332174): Ignored filter at hps_sdram_p0.sdc(551): *:u0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|* could not be matched with a clock or keeper or register or port or pin or cell or partition File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer/synthesis/submodules/hps_sdram_p0.sdc Line: 551
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(551): Argument <from> is not an object ID File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer/synthesis/submodules/hps_sdram_p0.sdc Line: 551
    Info (332050): set_false_path -from ${prefix}|*s0|* -to [get_clocks $local_pll_write_clk] File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer/synthesis/submodules/hps_sdram_p0.sdc Line: 551
Warning (332174): Ignored filter at hps_sdram_p0.sdc(552): *:u0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] could not be matched with a clock or keeper or register or port or pin or cell or partition File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer/synthesis/submodules/hps_sdram_p0.sdc Line: 552
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(552): Argument <to> is not an object ID File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer/synthesis/submodules/hps_sdram_p0.sdc Line: 552
    Info (332050): set_false_path -from [get_clocks $local_pll_write_clk] -to ${prefix}|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer/synthesis/submodules/hps_sdram_p0.sdc Line: 552
Info (332104): Reading SDC File: 'VGA_image_viewer/synthesis/submodules/VGA_image_viewer_hps_0_hps_io_border.sdc'
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "\draw_row_data:pixel_in_row_index[0]~0|combout"
    Warning (332126): Node "\draw_row_data:pixel_in_row_index[0]~0|dataa"
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_fpga_interfaces:fpga_interfaces|hps2fpga_light_weight~FF_3764 is being clocked by CLOCK_50
Warning (332060): Node: VGA_sync:pm_VGA_sync|clk25 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_sync:pm_VGA_sync|vPos[0] is being clocked by VGA_sync:pm_VGA_sync|clk25
Warning (332060): Node: VGA_image_viewer:u0|VGA_image_viewer_pixel_status_write:pixel_status_write|data_out[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch row_reg_2_r[0] is being clocked by VGA_image_viewer:u0|VGA_image_viewer_pixel_status_write:pixel_status_write|data_out[0]
Warning (332060): Node: \render:pixel_y_v[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch \render:prev_pixel_y[5] is being clocked by \render:pixel_y_v[0]
Warning (332060): Node: hps_io_hps_io_usb1_inst_CLK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|usb1_inst~FF_3474 is being clocked by hps_io_hps_io_usb1_inst_CLK
Warning (332060): Node: hps_io_hps_io_i2c0_inst_SCL was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|i2c0_inst~FF_3393 is being clocked by hps_io_hps_io_i2c0_inst_SCL
Warning (332060): Node: hps_io_hps_io_i2c1_inst_SCL was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|i2c1_inst~FF_3393 is being clocked by hps_io_hps_io_i2c1_inst_SCL
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from memory_mem_dqs[0]_IN (Rise) to memory_mem_dqs[0]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from memory_mem_dqs[0]_IN (Rise) to memory_mem_dqs[0]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from memory_mem_dqs[1]_IN (Rise) to memory_mem_dqs[1]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from memory_mem_dqs[1]_IN (Rise) to memory_mem_dqs[1]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from memory_mem_dqs[2]_IN (Rise) to memory_mem_dqs[2]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from memory_mem_dqs[2]_IN (Rise) to memory_mem_dqs[2]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from memory_mem_dqs[3]_IN (Rise) to memory_mem_dqs[3]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from memory_mem_dqs[3]_IN (Rise) to memory_mem_dqs[3]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to memory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to memory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to memory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 17 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    2.500 memory_mem_ck
    Info (332111):    2.500 memory_mem_ck_n
    Info (332111):    2.500 memory_mem_dqs[0]_IN
    Info (332111):    2.500 memory_mem_dqs[0]_OUT
    Info (332111):    2.500 memory_mem_dqs[1]_IN
    Info (332111):    2.500 memory_mem_dqs[1]_OUT
    Info (332111):    2.500 memory_mem_dqs[2]_IN
    Info (332111):    2.500 memory_mem_dqs[2]_OUT
    Info (332111):    2.500 memory_mem_dqs[3]_IN
    Info (332111):    2.500 memory_mem_dqs[3]_OUT
    Info (332111):    2.500 memory_mem_dqs_n[0]_OUT
    Info (332111):    2.500 memory_mem_dqs_n[1]_OUT
    Info (332111):    2.500 memory_mem_dqs_n[2]_OUT
    Info (332111):    2.500 memory_mem_dqs_n[3]_OUT
    Info (332111):    2.500 u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock
    Info (332111):    2.500 VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk
    Info (332111):    2.500 VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:26
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:58
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X22_Y23 to location X32_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:34
Info (11888): Total time spent on timing analysis during the Fitter is 5.64 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:12
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (169186): Following groups of pins have the same dynamic on-chip termination control
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin memory_mem_dqs_n[3] uses the Differential 1.5-V SSTL Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 72
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin memory_mem_dqs_n[2] uses the Differential 1.5-V SSTL Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 72
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin memory_mem_dqs_n[1] uses the Differential 1.5-V SSTL Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 72
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin memory_mem_dqs_n[0] uses the Differential 1.5-V SSTL Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 72
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin memory_mem_dqs[3] uses the Differential 1.5-V SSTL Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 71
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin memory_mem_dqs[2] uses the Differential 1.5-V SSTL Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 71
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin memory_mem_dqs[1] uses the Differential 1.5-V SSTL Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 71
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin memory_mem_dqs[0] uses the Differential 1.5-V SSTL Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 71
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[31] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[30] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[29] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[28] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[27] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[26] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[25] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[24] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[23] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[22] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[9] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[8] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[7] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[6] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[5] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[4] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[3] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[2] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[1] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[0] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[10] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[11] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[12] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[13] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[14] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[15] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[16] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[17] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[18] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[19] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[20] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
    Info (169185): Following pins have the same dynamic on-chip termination control: VGA_image_viewer:u0|VGA_image_viewer_hps_0:hps_0|VGA_image_viewer_hps_0_hps_io:hps_io|VGA_image_viewer_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin memory_mem_dq[21] uses the SSTL-15 Class I I/O standard File: /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/VGA_image_viewer_tl.vhd Line: 70
Info (144001): Generated suppressed messages file /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/output_files/eindopdracht.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 230 warnings
    Info: Peak virtual memory: 3787 megabytes
    Info: Processing ended: Wed Dec 21 13:52:48 2022
    Info: Elapsed time: 00:04:55
    Info: Total CPU time (on all processors): 00:14:49


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /mnt/Homework/Avans/MINOR/CSC10/CSC10-eindopdracht/output_files/eindopdracht.fit.smsg.


