# ゲートディレイ

## 概要

ゲートディレイは入力されたゲート信号を遅延させて出力させます。単一出力と加算出力を持ち、単一出力では遅延したゲート信号のみを出力し、加算出力ではもとのゲート信号と加えます。

## このディレクトリに含まれるリソース

- gate_delay.ce3: 回路図ファイル (BSch3v)
- gate_delay_sch.pdf, gate_delay_sch.png: 回路図イメージファイル

## 回路図

![gate delay](gate_delay_sch.png)