#ifndef __KAILUA_PCIE_0_H__
#define __KAILUA_PCIE_0_H__
/*
===========================================================================
*/
/**
    @file kailua_pcie_0.h
    @brief Auto-generated HWIO interface include file.

    This file contains HWIO register definitions for the following modules:
        PCIE0_.*
        PCIE_GEN3X2_.*

    'Exclude' filters applied: .*_MHI[PCIE0.*] .*TYPE0_.*[PCIE_GEN3X2_.*] .*DMA_.*[PCIE_GEN3X2_.*] .*_MHI[PCIE1.*] .*TYPE0_.*[PCIE_GEN4X2_.*] .*DMA_.*[PCIE_GEN4X2_.*] 

    Generation parameters: 
    { 'base-overrides': { 'PCIE0_CM_PCIE': '0x0',
                          'PCIE0_PCIE_MHI': '0x0',
                          'PCIE0_PCIE_PARF': '0x0',
                          'PCIE0_PCS_COM_PCS_COM_PCIE3_PCS_COM': '0x0',
                          'PCIE0_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN': '0x0',
                          'PCIE0_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE': '0x0',
                          'PCIE0_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE': '0x0',
                          'PCIE0_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE': '0x0',
                          'PCIE0_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE': '0x0',
                          'PCIE0_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE': '0x0',
                          'PCIE0_QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL': '0x0',
                          'PCIE0_QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX': '0x0',
                          'PCIE0_QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX': '0x0',
                          'PCIE0_QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX': '0x0',
                          'PCIE0_QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX': '0x0',
                          'PCIE1_CM_PCIE': '0x0',
                          'PCIE1_PCIE4_PCS_COM_PCIE4_PCS_COM_PCIE4_PCS_COM': '0x0',
                          'PCIE1_PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_LANE': '0x0',
                          'PCIE1_PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_PCIE_LANE': '0x0',
                          'PCIE1_PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_LANE': '0x0',
                          'PCIE1_PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_PCIE_LANE': '0x0',
                          'PCIE1_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE': '0x0',
                          'PCIE1_PCIE_MHI': '0x0',
                          'PCIE1_PCIE_PARF': '0x0',
                          'PCIE1_QSERDES_LN_SHRD_QSERDES_LN_SHRD_PCIE4_QMP_LN_SHRD': '0x0',
                          'PCIE1_QSERDES_PLL_QSERDES_PLL_PCIE4_QMP_PLL': '0x0',
                          'PCIE1_QSERDES_RX0_QSERDES_RX0_PCIE4_QMP_RX': '0x0',
                          'PCIE1_QSERDES_RX1_QSERDES_RX1_PCIE4_QMP_RX': '0x0',
                          'PCIE1_QSERDES_TX0_QSERDES_TX0_PCIE4_QMP_TX': '0x0',
                          'PCIE1_QSERDES_TX1_QSERDES_TX1_PCIE4_QMP_TX': '0x0',
                          'PCIE_GEN3X2_DWC_PCIE_DM_EDMA': '0x0',
                          'PCIE_GEN3X2_DWC_PCIE_DM_IATU': '0x0',
                          'PCIE_GEN3X2_PCIE_DBI': '0x0',
                          'PCIE_GEN3X2_PCIE_ELBI': '0x0',
                          'PCIE_GEN4X2_DWC_PCIE_DM_EDMA': '0x0',
                          'PCIE_GEN4X2_DWC_PCIE_DM_IATU': '0x0',
                          'PCIE_GEN4X2_PCIE_DBI': '0x0',
                          'PCIE_GEN4X2_PCIE_ELBI': '0x0'},
      'create-array': [ [ 'PCIE_IATU_REGION_CTRL_1_OFF_OUTBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_REGION_CTRL_2_OFF_OUTBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_LWR_BASE_ADDR_OFF_OUTBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_LIMIT_ADDR_OFF_OUTBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_REGION_CTRL_1_OFF_INBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_REGION_CTRL_2_OFF_INBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_LWR_BASE_ADDR_OFF_INBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_UPPER_BASE_ADDR_OFF_INBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_LIMIT_ADDR_OFF_INBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_LWR_TARGET_ADDR_OFF_INBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_UPPER_TARGET_ADDR_OFF_INBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}],
                        [ 'PCIE_IATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0',
                          { 'arg': 'a',
                            'arg_pos': -1,
                            'array_offset': 512,
                            'max_index': 8}]],
      'explicit-addressing': False,
      'filename': 'msm/kailua_pcie_0.h',
      'ignore-prefixes': True,
      'module-filter-exclude': { 'PCIE0.*': ['.*_MHI'],
                                 'PCIE1.*': ['.*_MHI'],
                                 'PCIE_GEN3X2_.*': ['.*TYPE0_.*', '.*DMA_.*'],
                                 'PCIE_GEN4X2_.*': ['.*TYPE0_.*', '.*DMA_.*']},
      'modules': ['PCIE0_.*', 'PCIE_GEN3X2_.*'],
      'output-fvals': True,
      'output-offsets': True,
      'output-phys': False,
      'prefix-overrides': { 'PCIE0_CM_PCIE': 'PCIE_',
                            'PCIE0_PCIE_MHI': 'PCIE_',
                            'PCIE0_PCIE_PARF': '',
                            'PCIE0_PCS_COM_PCS_COM_PCIE3_PCS_COM': 'PCIE3_PCS_COM_',
                            'PCIE0_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN': 'PCIE3_PCS_INTGEN_',
                            'PCIE0_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE': 'PCIE3_PCS_LANE0_',
                            'PCIE0_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE': 'PCIE3_PCS_LANE0_',
                            'PCIE0_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE': 'PCIE3_PCS_LANE1_',
                            'PCIE0_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE': 'PCIE3_PCS_LANE1_',
                            'PCIE0_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE': 'PCIE3_PCS_PCIE_',
                            'PCIE0_QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL': 'QSERDES_PLL_',
                            'PCIE0_QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX': 'QSERDES_RX0_',
                            'PCIE0_QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX': 'QSERDES_RX1_',
                            'PCIE0_QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX': 'QSERDES_TX0_',
                            'PCIE0_QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX': 'QSERDES_TX1_',
                            'PCIE1_CM_PCIE': 'PCIE_',
                            'PCIE1_PCIE4_PCS_COM_PCIE4_PCS_COM_PCIE4_PCS_COM': 'PCIE4_PCS_COM_',
                            'PCIE1_PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_LANE': 'PCIE4_PCS_LANE0_',
                            'PCIE1_PCIE4_PCS_LANE0_PCIE4_PCS_LANE0_PCIE4_PCS_PCIE_LANE': 'PCIE4_PCS_LANE0_',
                            'PCIE1_PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_LANE': 'PCIE4_PCS_LANE1_',
                            'PCIE1_PCIE4_PCS_LANE1_PCIE4_PCS_LANE1_PCIE4_PCS_PCIE_LANE': 'PCIE4_PCS_LANE1_',
                            'PCIE1_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE_PCIE4_PCS_PCIE': 'PCIE4_PCS_PCIE_',
                            'PCIE1_PCIE_MHI': 'PCIE_',
                            'PCIE1_PCIE_PARF': '',
                            'PCIE1_QSERDES_LN_SHRD_QSERDES_LN_SHRD_PCIE4_QMP_LN_SHRD': 'QSERDES_LN_',
                            'PCIE1_QSERDES_PLL_QSERDES_PLL_PCIE4_QMP_PLL': 'QSERDES_PLL_',
                            'PCIE1_QSERDES_RX0_QSERDES_RX0_PCIE4_QMP_RX': 'QSERDES_RX0_',
                            'PCIE1_QSERDES_RX1_QSERDES_RX1_PCIE4_QMP_RX': 'QSERDES_RX1_',
                            'PCIE1_QSERDES_TX0_QSERDES_TX0_PCIE4_QMP_TX': 'QSERDES_TX0_',
                            'PCIE1_QSERDES_TX1_QSERDES_TX1_PCIE4_QMP_TX': 'QSERDES_TX1_',
                            'PCIE_GEN3X2_DWC_PCIE_DM_EDMA': 'PCIE_0_DM_EDMA',
                            'PCIE_GEN3X2_DWC_PCIE_DM_IATU': 'PCIE_0_DM_IATU',
                            'PCIE_GEN3X2_PCIE_DBI': 'PCIE_0_DBI',
                            'PCIE_GEN3X2_PCIE_ELBI': 'PCIE_0_ELBI',
                            'PCIE_GEN4X2_DWC_PCIE_DM_EDMA': 'PCIE_',
                            'PCIE_GEN4X2_DWC_PCIE_DM_IATU': 'PCIE_',
                            'PCIE_GEN4X2_PCIE_DBI': 'PCIE_',
                            'PCIE_GEN4X2_PCIE_ELBI': 'PCIE_'}}
*/
/*
    ===========================================================================

    Copyright (c) 2022 Qualcomm Technologies, Inc.
    All Rights Reserved.
    Confidential and Proprietary - Qualcomm Technologies, Inc.

    Export of this technology or software is regulated by the U.S. Government.
    Diversion contrary to U.S. law prohibited.

    All ideas, data and information contained in or disclosed by
    this document are confidential and proprietary information of
    Qualcomm Technologies, Inc. and all rights therein are expressly reserved.
    By accepting this material the recipient agrees that this material
    and the information contained therein are held in confidence and in
    trust and will not be used, copied, reproduced in whole or in part,
    nor its contents revealed in any manner to others without the express
    written permission of Qualcomm Technologies, Inc.

    ===========================================================================

    $Header: $
    $DateTime: $
    $Author: $

    ===========================================================================
*/

/*----------------------------------------------------------------------------
 * MODULE: PCIE_PARF
 *--------------------------------------------------------------------------*/

#define PCIE_PARF_REG_BASE                                                                                 (0x0)
#define PCIE_PARF_REG_BASE_SIZE                                                                            0x3000
#define PCIE_PARF_REG_BASE_USED                                                                            0x2c98
#define PCIE_PARF_REG_BASE_OFFS                                                                            0x00000000

#define HWIO_PCIE_PARF_SYS_CTRL_ADDR                                                                       (PCIE_PARF_REG_BASE      + 0x0)
#define HWIO_PCIE_PARF_SYS_CTRL_OFFS                                                                       (PCIE_PARF_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE_PARF_SYS_CTRL_RMSK                                                                       0xffff7fff
#define HWIO_PCIE_PARF_SYS_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_SYS_CTRL_ADDR)
#define HWIO_PCIE_PARF_SYS_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SYS_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_SYS_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SYS_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_SYS_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SYS_CTRL_ADDR,m,v,HWIO_PCIE_PARF_SYS_CTRL_IN)
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_BMSK                                                0x80000000
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_SHFT                                                        31
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_DISABLE_ECAM_BLOCKER_RANGE_3_FVAL                          0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE3_ENABLE_ECAM_BLOCKER_RANGE_3_FVAL                           0x1
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_BMSK                                                0x40000000
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_SHFT                                                        30
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_DISABLE_ECAM_BLOCKER_RANGE_2_FVAL                          0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_RANGE2_ENABLE_ECAM_BLOCKER_RANGE_2_FVAL                           0x1
#define HWIO_PCIE_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_BMSK                                      0x20000000
#define HWIO_PCIE_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_SHFT                                              29
#define HWIO_PCIE_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_EN_DISABLE_MUX_FVAL                              0x0
#define HWIO_PCIE_PARF_SYS_CTRL_MAC_PHY_POWERDOWN_IN_P2_D_MUX_EN_EN_ENABLE_MUX_FVAL                               0x1
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_BMSK                                          0x10000000
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_SHFT                                                  28
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_ENABLE_SELA_USE_FVAL                                 0x0
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PIPE_MUX_OUTPUT_PIPE_DIS_DISABLE_SELA_USE_FVAL                                0x1
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_BMSK                                                  0x8000000
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_SHFT                                                         27
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_DISABLE_REMOVE_OFFSET_FVAL                                  0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_REMOVE_OFFSET_EN_ENABLE_REMOVE_OFFSET_FVAL                                   0x1
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_BMSK                                                        0x4000000
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_SHFT                                                               26
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_DISABLE_ECAM_BLOCKER_FVAL                                         0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ECAM_BLOCKER_EN_ENABLE_ECAM_BLOCKER_FVAL                                          0x1
#define HWIO_PCIE_PARF_SYS_CTRL_HW_EVENT_RESET_BMSK                                                         0x2000000
#define HWIO_PCIE_PARF_SYS_CTRL_HW_EVENT_RESET_SHFT                                                                25
#define HWIO_PCIE_PARF_SYS_CTRL_HW_EVENT_CGC_OPEN_BMSK                                                      0x1000000
#define HWIO_PCIE_PARF_SYS_CTRL_HW_EVENT_CGC_OPEN_SHFT                                                             24
#define HWIO_PCIE_PARF_SYS_CTRL_TESTBUS_SELECTOR_BMSK                                                        0xff0000
#define HWIO_PCIE_PARF_SYS_CTRL_TESTBUS_SELECTOR_SHFT                                                              16
#define HWIO_PCIE_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_BMSK                                                          0x4000
#define HWIO_PCIE_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_SHFT                                                              14
#define HWIO_PCIE_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_ENABLE_P2_WHEN_IN_L1_FVAL                                        0x0
#define HWIO_PCIE_PARF_SYS_CTRL_PHY_P2_IN_L1_DIS_DISABLE_P2_WHEN_IN_L1_FVAL                                       0x1
#define HWIO_PCIE_PARF_SYS_CTRL_MST_WAKEUP_EN_BMSK                                                             0x2000
#define HWIO_PCIE_PARF_SYS_CTRL_MST_WAKEUP_EN_SHFT                                                                 13
#define HWIO_PCIE_PARF_SYS_CTRL_MST_WAKEUP_EN_DISABLE_MASTER_WAKEUP_FVAL                                          0x0
#define HWIO_PCIE_PARF_SYS_CTRL_MST_WAKEUP_EN_ENABLE_MASTER_WAKEUP_FVAL                                           0x1
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_WAKEUP_EN_BMSK                                                             0x1000
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_WAKEUP_EN_SHFT                                                                 12
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_WAKEUP_EN_DISABLE_SLV_WAKEUP_FVAL                                             0x0
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_WAKEUP_EN_ENABLE_SLV_WAKEUP_FVAL                                              0x1
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_BMSK                                                       0x800
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_SHFT                                                          11
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_DISABLE_WAKE_FVAL                                            0x0
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_DBI_WAKE_DISABLE_ENABLE_WAKE_FVAL                                             0x1
#define HWIO_PCIE_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_BMSK                                                          0x400
#define HWIO_PCIE_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_SHFT                                                             10
#define HWIO_PCIE_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_CGC_ENABLED_FVAL                                                0x0
#define HWIO_PCIE_PARF_SYS_CTRL_MSTR_ACLK_CGC_DIS_DISABLE_CGC_FVAL                                                0x1
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_BMSK                                                           0x200
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_SHFT                                                               9
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_CGC_ENABLED_FVAL                                                 0x0
#define HWIO_PCIE_PARF_SYS_CTRL_SLV_ACLK_CGC_DIS_DISABLE_CGC_FVAL                                                 0x1
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_BMSK                                                          0x100
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_SHFT                                                              8
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_USE_HW_VALUE_FVAL                                               0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_OVERRIDE_OVERRIDE_HW_VALUE_FVAL                                          0x1
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_BMSK                                                                    0x80
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_SHFT                                                                       7
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_ACLK_NOT_REQUESTED_FVAL                                                  0x0
#define HWIO_PCIE_PARF_SYS_CTRL_ACLK_REQ_ACLK_REQUESTED_FVAL                                                      0x1
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_BMSK                                                            0x40
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_SHFT                                                               6
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_CGC_ENABLED_FVAL                                                 0x0
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_CGC_DIS_DISABLE_CGC_FVAL                                                 0x1
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_BMSK                                                             0x20
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_SHFT                                                                5
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_MUX_ENABLED_FVAL                                                  0x0
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_CLK_MUX_DIS_DISABLE_MUX_FVAL                                                  0x1
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PWR_DET_BMSK                                                                 0x10
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PWR_DET_SHFT                                                                    4
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PWR_DET_AUXILIARY_POWER_IS_OFF_FVAL                                           0x0
#define HWIO_PCIE_PARF_SYS_CTRL_AUX_PWR_DET_AUXILIARY_POWER_IS_ON_FVAL                                            0x1
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_BMSK                                                    0x8
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_SHFT                                                      3
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_ENABLE_CORE_CLK2AUX_CLK_MUX_IN_L1_FVAL                  0x0
#define HWIO_PCIE_PARF_SYS_CTRL_CORE_CLK_2AUX_CLK_MUX_DIS_DISABLE_CORE_CLK2AUX_CLK_MUX_IN_L1_FVAL                 0x1
#define HWIO_PCIE_PARF_SYS_CTRL_L23_CLK_RMV_DIS_BMSK                                                              0x4
#define HWIO_PCIE_PARF_SYS_CTRL_L23_CLK_RMV_DIS_SHFT                                                                2
#define HWIO_PCIE_PARF_SYS_CTRL_L23_CLK_RMV_DIS_ENABLE_CLOCK_REMOVAL_FVAL                                         0x0
#define HWIO_PCIE_PARF_SYS_CTRL_L23_CLK_RMV_DIS_DISABLE_CLOCK_REMOVAL_FVAL                                        0x1
#define HWIO_PCIE_PARF_SYS_CTRL_L1_CLK_RMV_DIS_BMSK                                                               0x2
#define HWIO_PCIE_PARF_SYS_CTRL_L1_CLK_RMV_DIS_SHFT                                                                 1
#define HWIO_PCIE_PARF_SYS_CTRL_L1_CLK_RMV_DIS_ENABLE_CLOCK_REMOVAL_FVAL                                          0x0
#define HWIO_PCIE_PARF_SYS_CTRL_L1_CLK_RMV_DIS_DISABLE_CLOCK_REMOVAL_FVAL                                         0x1
#define HWIO_PCIE_PARF_SYS_CTRL_CLK_RST_MDL_EN_BMSK                                                               0x1
#define HWIO_PCIE_PARF_SYS_CTRL_CLK_RST_MDL_EN_SHFT                                                                 0
#define HWIO_PCIE_PARF_SYS_CTRL_CLK_RST_MDL_EN_DISABLE_CLOCKS_RESETS_FVAL                                         0x0
#define HWIO_PCIE_PARF_SYS_CTRL_CLK_RST_MDL_EN_ENABLE_CLOCKS_RESETS_FVAL                                          0x1

#define HWIO_PCIE_PARF_DB_CTRL_ADDR                                                                        (PCIE_PARF_REG_BASE      + 0x10)
#define HWIO_PCIE_PARF_DB_CTRL_OFFS                                                                        (PCIE_PARF_REG_BASE_OFFS + 0x10)
#define HWIO_PCIE_PARF_DB_CTRL_RMSK                                                                              0x73
#define HWIO_PCIE_PARF_DB_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_DB_CTRL_ADDR)
#define HWIO_PCIE_PARF_DB_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_DB_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_DB_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_DB_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_DB_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DB_CTRL_ADDR,m,v,HWIO_PCIE_PARF_DB_CTRL_IN)
#define HWIO_PCIE_PARF_DB_CTRL_MST_WKP_BLOCK_BMSK                                                                0x40
#define HWIO_PCIE_PARF_DB_CTRL_MST_WKP_BLOCK_SHFT                                                                   6
#define HWIO_PCIE_PARF_DB_CTRL_MST_WKP_BLOCK_PASSED_FVAL                                                          0x0
#define HWIO_PCIE_PARF_DB_CTRL_MST_WKP_BLOCK_BLOCKED_FVAL                                                         0x1
#define HWIO_PCIE_PARF_DB_CTRL_SLV_WKP_BLOCK_BMSK                                                                0x20
#define HWIO_PCIE_PARF_DB_CTRL_SLV_WKP_BLOCK_SHFT                                                                   5
#define HWIO_PCIE_PARF_DB_CTRL_SLV_WKP_BLOCK_PASSED_FVAL                                                          0x0
#define HWIO_PCIE_PARF_DB_CTRL_SLV_WKP_BLOCK_BLOCKED_FVAL                                                         0x1
#define HWIO_PCIE_PARF_DB_CTRL_DBI_WKP_BLOCK_BMSK                                                                0x10
#define HWIO_PCIE_PARF_DB_CTRL_DBI_WKP_BLOCK_SHFT                                                                   4
#define HWIO_PCIE_PARF_DB_CTRL_DBI_WKP_BLOCK_PASSED_FVAL                                                          0x0
#define HWIO_PCIE_PARF_DB_CTRL_DBI_WKP_BLOCK_BLOCKED_FVAL                                                         0x1
#define HWIO_PCIE_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_BMSK                                                              0x2
#define HWIO_PCIE_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_SHFT                                                                1
#define HWIO_PCIE_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_PASSED_FVAL                                                       0x0
#define HWIO_PCIE_PARF_DB_CTRL_RMVL_DBNCR_BLOCK_BLOCKED_FVAL                                                      0x1
#define HWIO_PCIE_PARF_DB_CTRL_INSR_DBNCR_BLOCK_BMSK                                                              0x1
#define HWIO_PCIE_PARF_DB_CTRL_INSR_DBNCR_BLOCK_SHFT                                                                0
#define HWIO_PCIE_PARF_DB_CTRL_INSR_DBNCR_BLOCK_PASSED_FVAL                                                       0x0
#define HWIO_PCIE_PARF_DB_CTRL_INSR_DBNCR_BLOCK_BLOCKED_FVAL                                                      0x1

#define HWIO_PCIE_PARF_PREDET_DB_INSR_ADDR                                                                 (PCIE_PARF_REG_BASE      + 0x14)
#define HWIO_PCIE_PARF_PREDET_DB_INSR_OFFS                                                                 (PCIE_PARF_REG_BASE_OFFS + 0x14)
#define HWIO_PCIE_PARF_PREDET_DB_INSR_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_PREDET_DB_INSR_IN                    \
                in_dword(HWIO_PCIE_PARF_PREDET_DB_INSR_ADDR)
#define HWIO_PCIE_PARF_PREDET_DB_INSR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PREDET_DB_INSR_ADDR, m)
#define HWIO_PCIE_PARF_PREDET_DB_INSR_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PREDET_DB_INSR_ADDR,v)
#define HWIO_PCIE_PARF_PREDET_DB_INSR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PREDET_DB_INSR_ADDR,m,v,HWIO_PCIE_PARF_PREDET_DB_INSR_IN)
#define HWIO_PCIE_PARF_PREDET_DB_INSR_INSR_DBNCR_VAL_BMSK                                                  0xffffffff
#define HWIO_PCIE_PARF_PREDET_DB_INSR_INSR_DBNCR_VAL_SHFT                                                           0

#define HWIO_PCIE_PARF_PREDET_DB_RMVL_ADDR                                                                 (PCIE_PARF_REG_BASE      + 0x18)
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_OFFS                                                                 (PCIE_PARF_REG_BASE_OFFS + 0x18)
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_IN                    \
                in_dword(HWIO_PCIE_PARF_PREDET_DB_RMVL_ADDR)
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PREDET_DB_RMVL_ADDR, m)
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PREDET_DB_RMVL_ADDR,v)
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PREDET_DB_RMVL_ADDR,m,v,HWIO_PCIE_PARF_PREDET_DB_RMVL_IN)
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_RMVL_DBNCR_VAL_BMSK                                                  0xffffffff
#define HWIO_PCIE_PARF_PREDET_DB_RMVL_RMVL_DBNCR_VAL_SHFT                                                           0

#define HWIO_PCIE_PARF_WKP_DB_RMVL_ADDR                                                                    (PCIE_PARF_REG_BASE      + 0x1c)
#define HWIO_PCIE_PARF_WKP_DB_RMVL_OFFS                                                                    (PCIE_PARF_REG_BASE_OFFS + 0x1c)
#define HWIO_PCIE_PARF_WKP_DB_RMVL_RMSK                                                                      0xffffff
#define HWIO_PCIE_PARF_WKP_DB_RMVL_IN                    \
                in_dword(HWIO_PCIE_PARF_WKP_DB_RMVL_ADDR)
#define HWIO_PCIE_PARF_WKP_DB_RMVL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_WKP_DB_RMVL_ADDR, m)
#define HWIO_PCIE_PARF_WKP_DB_RMVL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_WKP_DB_RMVL_ADDR,v)
#define HWIO_PCIE_PARF_WKP_DB_RMVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_WKP_DB_RMVL_ADDR,m,v,HWIO_PCIE_PARF_WKP_DB_RMVL_IN)
#define HWIO_PCIE_PARF_WKP_DB_RMVL_MST_DBNCR_VAL_BMSK                                                        0xff0000
#define HWIO_PCIE_PARF_WKP_DB_RMVL_MST_DBNCR_VAL_SHFT                                                              16
#define HWIO_PCIE_PARF_WKP_DB_RMVL_SLV_DBNCR_VAL_BMSK                                                          0xff00
#define HWIO_PCIE_PARF_WKP_DB_RMVL_SLV_DBNCR_VAL_SHFT                                                               8
#define HWIO_PCIE_PARF_WKP_DB_RMVL_DBI_DBNCR_VAL_BMSK                                                            0xff
#define HWIO_PCIE_PARF_WKP_DB_RMVL_DBI_DBNCR_VAL_SHFT                                                               0

#define HWIO_PCIE_PARF_PM_CTRL_ADDR                                                                        (PCIE_PARF_REG_BASE      + 0x20)
#define HWIO_PCIE_PARF_PM_CTRL_OFFS                                                                        (PCIE_PARF_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE_PARF_PM_CTRL_RMSK                                                                              0x3f
#define HWIO_PCIE_PARF_PM_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_PM_CTRL_ADDR)
#define HWIO_PCIE_PARF_PM_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PM_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_PM_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PM_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_PM_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PM_CTRL_ADDR,m,v,HWIO_PCIE_PARF_PM_CTRL_IN)
#define HWIO_PCIE_PARF_PM_CTRL_REQ_NOT_ENTR_L1_BMSK                                                              0x20
#define HWIO_PCIE_PARF_PM_CTRL_REQ_NOT_ENTR_L1_SHFT                                                                 5
#define HWIO_PCIE_PARF_PM_CTRL_PM_XMT_PME_BMSK                                                                   0x10
#define HWIO_PCIE_PARF_PM_CTRL_PM_XMT_PME_SHFT                                                                      4
#define HWIO_PCIE_PARF_PM_CTRL_OUTBAND_PWRUP_CMD_BMSK                                                             0x8
#define HWIO_PCIE_PARF_PM_CTRL_OUTBAND_PWRUP_CMD_SHFT                                                               3
#define HWIO_PCIE_PARF_PM_CTRL_READY_ENTR_L23_BMSK                                                                0x4
#define HWIO_PCIE_PARF_PM_CTRL_READY_ENTR_L23_SHFT                                                                  2
#define HWIO_PCIE_PARF_PM_CTRL_READY_ENTR_L23_NOT_READY_FVAL                                                      0x0
#define HWIO_PCIE_PARF_PM_CTRL_READY_ENTR_L23_READY_FVAL                                                          0x1
#define HWIO_PCIE_PARF_PM_CTRL_REQ_EXIT_L1_BMSK                                                                   0x2
#define HWIO_PCIE_PARF_PM_CTRL_REQ_EXIT_L1_SHFT                                                                     1
#define HWIO_PCIE_PARF_PM_CTRL_REQ_EXIT_L1_DEASSERT_EXIT_REQUEST_FVAL                                             0x0
#define HWIO_PCIE_PARF_PM_CTRL_REQ_EXIT_L1_ASSERT_EXIT_REQUEST_FVAL                                               0x1
#define HWIO_PCIE_PARF_PM_CTRL_REQ_ENTR_L1_BMSK                                                                   0x1
#define HWIO_PCIE_PARF_PM_CTRL_REQ_ENTR_L1_SHFT                                                                     0
#define HWIO_PCIE_PARF_PM_CTRL_REQ_ENTR_L1_DEASSERT_ENTER_REQUEST_FVAL                                            0x0
#define HWIO_PCIE_PARF_PM_CTRL_REQ_ENTR_L1_ASSERT_ENTER_REQUEST_FVAL                                              0x1

#define HWIO_PCIE_PARF_PM_STTS_ADDR                                                                        (PCIE_PARF_REG_BASE      + 0x24)
#define HWIO_PCIE_PARF_PM_STTS_OFFS                                                                        (PCIE_PARF_REG_BASE_OFFS + 0x24)
#define HWIO_PCIE_PARF_PM_STTS_RMSK                                                                        0xfffffffc
#define HWIO_PCIE_PARF_PM_STTS_IN                    \
                in_dword(HWIO_PCIE_PARF_PM_STTS_ADDR)
#define HWIO_PCIE_PARF_PM_STTS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PM_STTS_ADDR, m)
#define HWIO_PCIE_PARF_PM_STTS_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PM_STTS_ADDR,v)
#define HWIO_PCIE_PARF_PM_STTS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PM_STTS_ADDR,m,v,HWIO_PCIE_PARF_PM_STTS_IN)
#define HWIO_PCIE_PARF_PM_STTS_LINK_REQ_RST_NOT_BMSK                                                       0x80000000
#define HWIO_PCIE_PARF_PM_STTS_LINK_REQ_RST_NOT_SHFT                                                               31
#define HWIO_PCIE_PARF_PM_STTS_XMLH_LINK_UP_BMSK                                                           0x40000000
#define HWIO_PCIE_PARF_PM_STTS_XMLH_LINK_UP_SHFT                                                                   30
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_0_BMSK                                                            0x20000000
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_0_SHFT                                                                    29
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_0_D0_FVAL                                                                0x0
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_0_D3_FVAL                                                                0x1
#define HWIO_PCIE_PARF_PM_STTS_PHYSTATUS_BMSK                                                              0x10000000
#define HWIO_PCIE_PARF_PM_STTS_PHYSTATUS_SHFT                                                                      28
#define HWIO_PCIE_PARF_PM_STTS_UNUSED_BMSK                                                                  0xff80000
#define HWIO_PCIE_PARF_PM_STTS_UNUSED_SHFT                                                                         19
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_BMSK                                                                 0x70000
#define HWIO_PCIE_PARF_PM_STTS_PM_DSTATE_SHFT                                                                      16
#define HWIO_PCIE_PARF_PM_STTS_PM_PME_EN_BMSK                                                                  0xf000
#define HWIO_PCIE_PARF_PM_STTS_PM_PME_EN_SHFT                                                                      12
#define HWIO_PCIE_PARF_PM_STTS_PHYCLK_REQ_N_BMSK                                                                0x800
#define HWIO_PCIE_PARF_PM_STTS_PHYCLK_REQ_N_SHFT                                                                   11
#define HWIO_PCIE_PARF_PM_STTS_L1SS_CLKREQN_OE_BMSK                                                             0x400
#define HWIO_PCIE_PARF_PM_STTS_L1SS_CLKREQN_OE_SHFT                                                                10
#define HWIO_PCIE_PARF_PM_STTS_L1SS_CLKREQN_IN_BMSK                                                             0x200
#define HWIO_PCIE_PARF_PM_STTS_L1SS_CLKREQN_IN_SHFT                                                                 9
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L1SUB_BMSK                                                          0x100
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L1SUB_SHFT                                                              8
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L0S_BMSK                                                             0x80
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L0S_SHFT                                                                7
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_L2_EXIT_BMSK                                                            0x40
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_L2_EXIT_SHFT                                                               6
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L2_BMSK                                                              0x20
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L2_SHFT                                                                 5
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L1_BMSK                                                              0x10
#define HWIO_PCIE_PARF_PM_STTS_PM_LINKST_IN_L1_SHFT                                                                 4
#define HWIO_PCIE_PARF_PM_STTS_PM_STATUS_BMSK                                                                     0x8
#define HWIO_PCIE_PARF_PM_STTS_PM_STATUS_SHFT                                                                       3
#define HWIO_PCIE_PARF_PM_STTS_SURPRISE_DOWN_ERR_BMSK                                                             0x4
#define HWIO_PCIE_PARF_PM_STTS_SURPRISE_DOWN_ERR_SHFT                                                               2

#define HWIO_PCIE_PARF_PM_STTS_1_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x28)
#define HWIO_PCIE_PARF_PM_STTS_1_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x28)
#define HWIO_PCIE_PARF_PM_STTS_1_RMSK                                                                         0x3ffff
#define HWIO_PCIE_PARF_PM_STTS_1_IN                    \
                in_dword(HWIO_PCIE_PARF_PM_STTS_1_ADDR)
#define HWIO_PCIE_PARF_PM_STTS_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PM_STTS_1_ADDR, m)
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_TXCOMMONMODE_DIS_BMSK                                                0x20000
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_TXCOMMONMODE_DIS_SHFT                                                     17
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_PIPE43_BMSK                                                0x1e000
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_PIPE43_SHFT                                                     13
#define HWIO_PCIE_PARF_PM_STTS_1_LINK_TIMEOUT_FLUSH_NOT_BMSK                                                   0x1000
#define HWIO_PCIE_PARF_PM_STTS_1_LINK_TIMEOUT_FLUSH_NOT_SHFT                                                       12
#define HWIO_PCIE_PARF_PM_STTS_1_CFG_BUS_MASTER_EN_BMSK                                                         0x800
#define HWIO_PCIE_PARF_PM_STTS_1_CFG_BUS_MASTER_EN_SHFT                                                            11
#define HWIO_PCIE_PARF_PM_STTS_1_RADM_PM_TURNOFF_BMSK                                                           0x400
#define HWIO_PCIE_PARF_PM_STTS_1_RADM_PM_TURNOFF_SHFT                                                              10
#define HWIO_PCIE_PARF_PM_STTS_1_CURNT_STATE_BMSK                                                               0x380
#define HWIO_PCIE_PARF_PM_STTS_1_CURNT_STATE_SHFT                                                                   7
#define HWIO_PCIE_PARF_PM_STTS_1_AUX_PM_EN_BMSK                                                                  0x40
#define HWIO_PCIE_PARF_PM_STTS_1_AUX_PM_EN_SHFT                                                                     6
#define HWIO_PCIE_PARF_PM_STTS_1_AUX_CLK_ACTIVE_BMSK                                                             0x20
#define HWIO_PCIE_PARF_PM_STTS_1_AUX_CLK_ACTIVE_SHFT                                                                5
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_PCLKREQ_N_BMSK                                                          0x10
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_PCLKREQ_N_SHFT                                                             4
#define HWIO_PCIE_PARF_PM_STTS_1_PHY_MAC_PCLKACK_N_BMSK                                                           0x8
#define HWIO_PCIE_PARF_PM_STTS_1_PHY_MAC_PCLKACK_N_SHFT                                                             3
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_RXELECIDLE_DIS_BMSK                                                      0x4
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_RXELECIDLE_DIS_SHFT                                                        2
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_BMSK                                                           0x3
#define HWIO_PCIE_PARF_PM_STTS_1_MAC_PHY_POWERDOWN_SHFT                                                             0

#define HWIO_PCIE_PARF_PCS_CTRL_ADDR                                                                       (PCIE_PARF_REG_BASE      + 0x30)
#define HWIO_PCIE_PARF_PCS_CTRL_OFFS                                                                       (PCIE_PARF_REG_BASE_OFFS + 0x30)
#define HWIO_PCIE_PARF_PCS_CTRL_RMSK                                                                              0x3
#define HWIO_PCIE_PARF_PCS_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_PCS_CTRL_ADDR)
#define HWIO_PCIE_PARF_PCS_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PCS_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_PCS_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PCS_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_PCS_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PCS_CTRL_ADDR,m,v,HWIO_PCIE_PARF_PCS_CTRL_IN)
#define HWIO_PCIE_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_BMSK                                                            0x2
#define HWIO_PCIE_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_SHFT                                                              1
#define HWIO_PCIE_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_NORMAL_MODE_FVAL                                                0x0
#define HWIO_PCIE_PARF_PCS_CTRL_TX2RX_LOOPBACK_EN_TX2RX_LOOPBACK_FVAL                                             0x1
#define HWIO_PCIE_PARF_PCS_CTRL_COMMON_CLOCKS_BMSK                                                                0x1
#define HWIO_PCIE_PARF_PCS_CTRL_COMMON_CLOCKS_SHFT                                                                  0

#define HWIO_PCIE_PARF_PCS_DEEMPH_ADDR                                                                     (PCIE_PARF_REG_BASE      + 0x34)
#define HWIO_PCIE_PARF_PCS_DEEMPH_OFFS                                                                     (PCIE_PARF_REG_BASE_OFFS + 0x34)
#define HWIO_PCIE_PARF_PCS_DEEMPH_RMSK                                                                       0x3f3f3f
#define HWIO_PCIE_PARF_PCS_DEEMPH_IN                    \
                in_dword(HWIO_PCIE_PARF_PCS_DEEMPH_ADDR)
#define HWIO_PCIE_PARF_PCS_DEEMPH_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PCS_DEEMPH_ADDR, m)
#define HWIO_PCIE_PARF_PCS_DEEMPH_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PCS_DEEMPH_ADDR,v)
#define HWIO_PCIE_PARF_PCS_DEEMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PCS_DEEMPH_ADDR,m,v,HWIO_PCIE_PARF_PCS_DEEMPH_IN)
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN1_BMSK                                                        0x3f0000
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN1_SHFT                                                              16
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_3_5DB_BMSK                                                    0x3f00
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_3_5DB_SHFT                                                         8
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_6DB_BMSK                                                        0x3f
#define HWIO_PCIE_PARF_PCS_DEEMPH_TX_DEEMPH_GEN2_6DB_SHFT                                                           0

#define HWIO_PCIE_PARF_PCS_SWING_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x38)
#define HWIO_PCIE_PARF_PCS_SWING_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x38)
#define HWIO_PCIE_PARF_PCS_SWING_RMSK                                                                          0x7f7f
#define HWIO_PCIE_PARF_PCS_SWING_IN                    \
                in_dword(HWIO_PCIE_PARF_PCS_SWING_ADDR)
#define HWIO_PCIE_PARF_PCS_SWING_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PCS_SWING_ADDR, m)
#define HWIO_PCIE_PARF_PCS_SWING_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PCS_SWING_ADDR,v)
#define HWIO_PCIE_PARF_PCS_SWING_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PCS_SWING_ADDR,m,v,HWIO_PCIE_PARF_PCS_SWING_IN)
#define HWIO_PCIE_PARF_PCS_SWING_TX_SWING_FULL_BMSK                                                            0x7f00
#define HWIO_PCIE_PARF_PCS_SWING_TX_SWING_FULL_SHFT                                                                 8
#define HWIO_PCIE_PARF_PCS_SWING_TX_SWING_LOW_BMSK                                                               0x7f
#define HWIO_PCIE_PARF_PCS_SWING_TX_SWING_LOW_SHFT                                                                  0

#define HWIO_PCIE_PARF_PHY_CTRL_ADDR                                                                       (PCIE_PARF_REG_BASE      + 0x40)
#define HWIO_PCIE_PARF_PHY_CTRL_OFFS                                                                       (PCIE_PARF_REG_BASE_OFFS + 0x40)
#define HWIO_PCIE_PARF_PHY_CTRL_RMSK                                                                         0x1f1f17
#define HWIO_PCIE_PARF_PHY_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_PHY_CTRL_ADDR)
#define HWIO_PCIE_PARF_PHY_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PHY_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_PHY_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PHY_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_PHY_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PHY_CTRL_ADDR,m,v,HWIO_PCIE_PARF_PHY_CTRL_IN)
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TX0_TERM_OFFST_BMSK                                                      0x1f0000
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TX0_TERM_OFFST_SHFT                                                            16
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_LOS_LEVEL_BMSK                                                             0x1f00
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_LOS_LEVEL_SHFT                                                                  8
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_RTUNE_REQ_BMSK                                                               0x10
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_RTUNE_REQ_SHFT                                                                  4
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_BURNIN_BMSK                                                              0x4
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_BURNIN_SHFT                                                                2
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_BYPASS_BMSK                                                              0x2
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_BYPASS_SHFT                                                                1
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_BMSK                                                            0x1
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_SHFT                                                              0
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_PHY_POWER_ON_FVAL                                               0x0
#define HWIO_PCIE_PARF_PHY_CTRL_PHY_TEST_PWR_DOWN_PHY_POWER_DOWN_FVAL                                             0x1

#define HWIO_PCIE_PARF_PHY_STTS_ADDR                                                                       (PCIE_PARF_REG_BASE      + 0x44)
#define HWIO_PCIE_PARF_PHY_STTS_OFFS                                                                       (PCIE_PARF_REG_BASE_OFFS + 0x44)
#define HWIO_PCIE_PARF_PHY_STTS_RMSK                                                                             0x10
#define HWIO_PCIE_PARF_PHY_STTS_IN                    \
                in_dword(HWIO_PCIE_PARF_PHY_STTS_ADDR)
#define HWIO_PCIE_PARF_PHY_STTS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PHY_STTS_ADDR, m)
#define HWIO_PCIE_PARF_PHY_STTS_PHY_RTUNE_ACK_BMSK                                                               0x10
#define HWIO_PCIE_PARF_PHY_STTS_PHY_RTUNE_ACK_SHFT                                                                  4

#define HWIO_PCIE_PARF_PHY_REFCLK_ADDR                                                                     (PCIE_PARF_REG_BASE      + 0x4c)
#define HWIO_PCIE_PARF_PHY_REFCLK_OFFS                                                                     (PCIE_PARF_REG_BASE_OFFS + 0x4c)
#define HWIO_PCIE_PARF_PHY_REFCLK_RMSK                                                                        0x1117f
#define HWIO_PCIE_PARF_PHY_REFCLK_IN                    \
                in_dword(HWIO_PCIE_PARF_PHY_REFCLK_ADDR)
#define HWIO_PCIE_PARF_PHY_REFCLK_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PHY_REFCLK_ADDR, m)
#define HWIO_PCIE_PARF_PHY_REFCLK_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PHY_REFCLK_ADDR,v)
#define HWIO_PCIE_PARF_PHY_REFCLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PHY_REFCLK_ADDR,m,v,HWIO_PCIE_PARF_PHY_REFCLK_IN)
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_SSP_EN_BMSK                                                             0x10000
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_SSP_EN_SHFT                                                                  16
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_SSP_EN_NO_REFCLK_FVAL                                                       0x0
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_SSP_EN_REFCLK_STABLE_FVAL                                                   0x1
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_USE_PAD_BMSK                                                             0x1000
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_USE_PAD_SHFT                                                                 12
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_USE_PAD_REFCLK_FROM_ALT_FVAL                                                0x0
#define HWIO_PCIE_PARF_PHY_REFCLK_REF_USE_PAD_REFCLK_FROM_PAD_FVAL                                                0x1
#define HWIO_PCIE_PARF_PHY_REFCLK_REFCLK_DIV2_BMSK                                                              0x100
#define HWIO_PCIE_PARF_PHY_REFCLK_REFCLK_DIV2_SHFT                                                                  8
#define HWIO_PCIE_PARF_PHY_REFCLK_REFCLK_DIV2_DON_T_DIVIDE_FVAL                                                   0x0
#define HWIO_PCIE_PARF_PHY_REFCLK_REFCLK_DIV2_DIVIDE_REFCLK_FVAL                                                  0x1
#define HWIO_PCIE_PARF_PHY_REFCLK_MPLL_MULTIPLIER_BMSK                                                           0x7f
#define HWIO_PCIE_PARF_PHY_REFCLK_MPLL_MULTIPLIER_SHFT                                                              0

#define HWIO_PCIE_PARF_AXI_CONFIG_ADDR                                                                     (PCIE_PARF_REG_BASE      + 0x54)
#define HWIO_PCIE_PARF_AXI_CONFIG_OFFS                                                                     (PCIE_PARF_REG_BASE_OFFS + 0x54)
#define HWIO_PCIE_PARF_AXI_CONFIG_RMSK                                                                     0xffffffff
#define HWIO_PCIE_PARF_AXI_CONFIG_IN                    \
                in_dword(HWIO_PCIE_PARF_AXI_CONFIG_ADDR)
#define HWIO_PCIE_PARF_AXI_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_AXI_CONFIG_ADDR, m)
#define HWIO_PCIE_PARF_AXI_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_AXI_CONFIG_ADDR,v)
#define HWIO_PCIE_PARF_AXI_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AXI_CONFIG_ADDR,m,v,HWIO_PCIE_PARF_AXI_CONFIG_IN)
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWCACHE_BMSK                                                          0xf0000000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWCACHE_SHFT                                                                  28
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARCACHE_BMSK                                                           0xf000000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARCACHE_SHFT                                                                  24
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWNOALLOCATE_BMSK                                                       0x800000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWNOALLOCATE_SHFT                                                             23
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWMEMTYPE_BMSK                                                          0x700000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_AWMEMTYPE_SHFT                                                                20
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARNOALLOCATE_BMSK                                                        0x80000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARNOALLOCATE_SHFT                                                             19
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARMEMTYPE_BMSK                                                           0x70000
#define HWIO_PCIE_PARF_AXI_CONFIG_NS_ARMEMTYPE_SHFT                                                                16
#define HWIO_PCIE_PARF_AXI_CONFIG_AWCACHE_BMSK                                                                 0xf000
#define HWIO_PCIE_PARF_AXI_CONFIG_AWCACHE_SHFT                                                                     12
#define HWIO_PCIE_PARF_AXI_CONFIG_ARCACHE_BMSK                                                                  0xf00
#define HWIO_PCIE_PARF_AXI_CONFIG_ARCACHE_SHFT                                                                      8
#define HWIO_PCIE_PARF_AXI_CONFIG_AWNOALLOCATE_BMSK                                                              0x80
#define HWIO_PCIE_PARF_AXI_CONFIG_AWNOALLOCATE_SHFT                                                                 7
#define HWIO_PCIE_PARF_AXI_CONFIG_AWMEMTYPE_BMSK                                                                 0x70
#define HWIO_PCIE_PARF_AXI_CONFIG_AWMEMTYPE_SHFT                                                                    4
#define HWIO_PCIE_PARF_AXI_CONFIG_ARNOALLOCATE_BMSK                                                               0x8
#define HWIO_PCIE_PARF_AXI_CONFIG_ARNOALLOCATE_SHFT                                                                 3
#define HWIO_PCIE_PARF_AXI_CONFIG_ARMEMTYPE_BMSK                                                                  0x7
#define HWIO_PCIE_PARF_AXI_CONFIG_ARMEMTYPE_SHFT                                                                    0

#define HWIO_PCIE_PARF_HW_EV_n_ADDR(n)                                                                     (PCIE_PARF_REG_BASE      + 0X58 + (0x4*(n)))
#define HWIO_PCIE_PARF_HW_EV_n_OFFS(n)                                                                     (PCIE_PARF_REG_BASE_OFFS + 0X58 + (0x4*(n)))
#define HWIO_PCIE_PARF_HW_EV_n_RMSK                                                                        0x8000007f
#define HWIO_PCIE_PARF_HW_EV_n_MAXn                                                                                31
#define HWIO_PCIE_PARF_HW_EV_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PARF_HW_EV_n_ADDR(n), HWIO_PCIE_PARF_HW_EV_n_RMSK)
#define HWIO_PCIE_PARF_HW_EV_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_HW_EV_n_ADDR(n), mask)
#define HWIO_PCIE_PARF_HW_EV_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PARF_HW_EV_n_ADDR(n),val)
#define HWIO_PCIE_PARF_HW_EV_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_HW_EV_n_ADDR(n),mask,val,HWIO_PCIE_PARF_HW_EV_n_INI(n))
#define HWIO_PCIE_PARF_HW_EV_n_EN_BMSK                                                                     0x80000000
#define HWIO_PCIE_PARF_HW_EV_n_EN_SHFT                                                                             31
#define HWIO_PCIE_PARF_HW_EV_n_SEL_BMSK                                                                          0x7f
#define HWIO_PCIE_PARF_HW_EV_n_SEL_SHFT                                                                             0

#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_ADDR                                                                (PCIE_PARF_REG_BASE      + 0xdc)
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0xdc)
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_RMSK                                                                  0xfff0ff
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_ADDR)
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_ADDR,m,v,HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_IN)
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDRD_BMSK                                                   0x800000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDRD_SHFT                                                         23
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDWR_BMSK                                                   0x400000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_VAL_AORDEREDWR_SHFT                                                         22
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AORDEREDWR_RD_WAIT_BMSK                                               0x200000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AORDEREDWR_RD_WAIT_SHFT                                                     21
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_EN_MSG_ON_ADDR_BMSK                                                   0x100000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_EN_MSG_ON_ADDR_SHFT                                                         20
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_BRESP_TRANS_BYP_BMSK                                                   0xff000
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_BRESP_TRANS_BYP_SHFT                                                        12
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AIDO_DIS_BMSK                                                             0x80
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AIDO_DIS_SHFT                                                                7
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AIDO_VAL_BMSK                                                             0x40
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_AIDO_VAL_SHFT                                                                6
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_RESET_BMSK                                                   0x20
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_RESET_SHFT                                                      5
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_BYPASS_BMSK                                                  0x10
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_DBI_WR_STALL_BYPASS_SHFT                                                     4
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_STATUS_BMSK                                                                0xf
#define HWIO_PCIE_PARF_Q2A_BRIDGE_CTRL_STATUS_SHFT                                                                  0

#define HWIO_PCIE_PARF_SLV_BASE_ADDR_ADDR                                                                  (PCIE_PARF_REG_BASE      + 0xe0)
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_OFFS                                                                  (PCIE_PARF_REG_BASE_OFFS + 0xe0)
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_RMSK                                                                  0xffffffff
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_IN                    \
                in_dword(HWIO_PCIE_PARF_SLV_BASE_ADDR_ADDR)
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_BASE_ADDR_ADDR, m)
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SLV_BASE_ADDR_ADDR,v)
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_BASE_ADDR_ADDR,m,v,HWIO_PCIE_PARF_SLV_BASE_ADDR_IN)
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_SLV_BASE_ADDR_BMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_SLV_BASE_ADDR_SLV_BASE_ADDR_SHFT                                                             0

#define HWIO_PCIE_PARF_TEST_BUS_ADDR                                                                       (PCIE_PARF_REG_BASE      + 0xe4)
#define HWIO_PCIE_PARF_TEST_BUS_OFFS                                                                       (PCIE_PARF_REG_BASE_OFFS + 0xe4)
#define HWIO_PCIE_PARF_TEST_BUS_RMSK                                                                       0xffffffff
#define HWIO_PCIE_PARF_TEST_BUS_IN                    \
                in_dword(HWIO_PCIE_PARF_TEST_BUS_ADDR)
#define HWIO_PCIE_PARF_TEST_BUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_TEST_BUS_ADDR, m)
#define HWIO_PCIE_PARF_TEST_BUS_PCIE_TEST_BUS_BMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_TEST_BUS_PCIE_TEST_BUS_SHFT                                                                  0

#define HWIO_PCIE_PARF_MSG_PARAMS_n_ADDR(n)                                                                (PCIE_PARF_REG_BASE      + 0X128 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_PARAMS_n_OFFS(n)                                                                (PCIE_PARF_REG_BASE_OFFS + 0X128 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_PARAMS_n_RMSK                                                                   0x81f11fff
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MAXn                                                                           15
#define HWIO_PCIE_PARF_MSG_PARAMS_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PARF_MSG_PARAMS_n_ADDR(n), HWIO_PCIE_PARF_MSG_PARAMS_n_RMSK)
#define HWIO_PCIE_PARF_MSG_PARAMS_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_MSG_PARAMS_n_ADDR(n), mask)
#define HWIO_PCIE_PARF_MSG_PARAMS_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PARF_MSG_PARAMS_n_ADDR(n),val)
#define HWIO_PCIE_PARF_MSG_PARAMS_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSG_PARAMS_n_ADDR(n),mask,val,HWIO_PCIE_PARF_MSG_PARAMS_n_INI(n))
#define HWIO_PCIE_PARF_MSG_PARAMS_n_EN_BMSK                                                                0x80000000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_EN_SHFT                                                                        31
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_MSGDNMSG_BMSK                                                       0x1000000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_MSGDNMSG_SHFT                                                              24
#define HWIO_PCIE_PARF_MSG_PARAMS_n_ATU_BYPASS_BMSK                                                          0x800000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_ATU_BYPASS_SHFT                                                                23
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_TC_BMSK                                                              0x700000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_TC_SHFT                                                                    20
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_EP_BMSK                                                               0x10000
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_EP_SHFT                                                                    16
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_TYPE_BMSK                                                              0x1f00
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_TYPE_SHFT                                                                   8
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_CODE_BMSK                                                                0xff
#define HWIO_PCIE_PARF_MSG_PARAMS_n_MSG_CODE_SHFT                                                                   0

#define HWIO_PCIE_PARF_VERSION_ADDR                                                                        (PCIE_PARF_REG_BASE      + 0x170)
#define HWIO_PCIE_PARF_VERSION_OFFS                                                                        (PCIE_PARF_REG_BASE_OFFS + 0x170)
#define HWIO_PCIE_PARF_VERSION_RMSK                                                                            0xffff
#define HWIO_PCIE_PARF_VERSION_IN                    \
                in_dword(HWIO_PCIE_PARF_VERSION_ADDR)
#define HWIO_PCIE_PARF_VERSION_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_VERSION_ADDR, m)
#define HWIO_PCIE_PARF_VERSION_IP_CAT_VERSION_BMSK                                                             0xffff
#define HWIO_PCIE_PARF_VERSION_IP_CAT_VERSION_SHFT                                                                  0

#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR                                                        (PCIE_PARF_REG_BASE      + 0x180)
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_OFFS                                                        (PCIE_PARF_REG_BASE_OFFS + 0x180)
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_IN                    \
                in_dword(HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR)
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR, m)
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR,v)
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_ADDR,m,v,HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_IN)
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_RESET_BMSK                                                  0x80000000
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_RESET_SHFT                                                          31
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_CNT_MAX_BMSK                                                0x7fffffff
#define HWIO_PCIE_PARF_L1SUB_AHB_CLK_MAX_TIMER_CNT_MAX_SHFT                                                         0

#define HWIO_PCIE_PARF_LTR_MSG_GEN_ADDR                                                                    (PCIE_PARF_REG_BASE      + 0x184)
#define HWIO_PCIE_PARF_LTR_MSG_GEN_OFFS                                                                    (PCIE_PARF_REG_BASE_OFFS + 0x184)
#define HWIO_PCIE_PARF_LTR_MSG_GEN_RMSK                                                                    0xffffffff
#define HWIO_PCIE_PARF_LTR_MSG_GEN_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_LTR_MSG_GEN_ADDR,v)
#define HWIO_PCIE_PARF_LTR_MSG_GEN_LATENCY_BMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_LTR_MSG_GEN_LATENCY_SHFT                                                                     0

#define HWIO_PCIE_PARF_MSI_GEN_ADDR                                                                        (PCIE_PARF_REG_BASE      + 0x188)
#define HWIO_PCIE_PARF_MSI_GEN_OFFS                                                                        (PCIE_PARF_REG_BASE_OFFS + 0x188)
#define HWIO_PCIE_PARF_MSI_GEN_RMSK                                                                              0x1f
#define HWIO_PCIE_PARF_MSI_GEN_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_MSI_GEN_ADDR,v)
#define HWIO_PCIE_PARF_MSI_GEN_VECTOR_BMSK                                                                       0x1f
#define HWIO_PCIE_PARF_MSI_GEN_VECTOR_SHFT                                                                          0

#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_ADDR                                                           (PCIE_PARF_REG_BASE      + 0x18c)
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_OFFS                                                           (PCIE_PARF_REG_BASE_OFFS + 0x18c)
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_RMSK                                                               0x3fff
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_IN                    \
                in_dword(HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_ADDR)
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_ADDR, m)
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_ADDR,v)
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_ADDR,m,v,HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_IN)
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_RD_LIMIT_BMSK                                                      0x3f80
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_RD_LIMIT_SHFT                                                           7
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_WR_LIMIT_BMSK                                                        0x7f
#define HWIO_PCIE_PARF_AXI_MSTR_OUTST_LIMIT_WR_LIMIT_SHFT                                                           0

#define HWIO_PCIE_PARF_DEBUG_INT_EN_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x190)
#define HWIO_PCIE_PARF_DEBUG_INT_EN_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x190)
#define HWIO_PCIE_PARF_DEBUG_INT_EN_RMSK                                                                         0x1f
#define HWIO_PCIE_PARF_DEBUG_INT_EN_IN                    \
                in_dword(HWIO_PCIE_PARF_DEBUG_INT_EN_ADDR)
#define HWIO_PCIE_PARF_DEBUG_INT_EN_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_INT_EN_ADDR, m)
#define HWIO_PCIE_PARF_DEBUG_INT_EN_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_INT_EN_ADDR,v)
#define HWIO_PCIE_PARF_DEBUG_INT_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_INT_EN_ADDR,m,v,HWIO_PCIE_PARF_DEBUG_INT_EN_IN)
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_BMSK                                                   0x10
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_SHFT                                                      4
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_NON_L1SUB_TIMEOUT_EN_INT_FVAL                           0x0
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_SEL_BIT_L1SUB_TIMEOUT_EN_INT_FVAL                               0x1
#define HWIO_PCIE_PARF_DEBUG_INT_EN_RADM_PM_TURNOFF_BMSK                                                          0x8
#define HWIO_PCIE_PARF_DEBUG_INT_EN_RADM_PM_TURNOFF_SHFT                                                            3
#define HWIO_PCIE_PARF_DEBUG_INT_EN_CFG_BUS_MASTER_EN_BMSK                                                        0x4
#define HWIO_PCIE_PARF_DEBUG_INT_EN_CFG_BUS_MASTER_EN_SHFT                                                          2
#define HWIO_PCIE_PARF_DEBUG_INT_EN_PM_DSTATE_CHANGE_BIT_BMSK                                                     0x2
#define HWIO_PCIE_PARF_DEBUG_INT_EN_PM_DSTATE_CHANGE_BIT_SHFT                                                       1
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_BIT_BMSK                                                        0x1
#define HWIO_PCIE_PARF_DEBUG_INT_EN_L1SUB_TIMEOUT_BIT_SHFT                                                          0

#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR                                                     (PCIE_PARF_REG_BASE      + 0x1a4)
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OFFS                                                     (PCIE_PARF_REG_BASE_OFFS + 0x1a4)
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_RMSK                                                            0x1
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_IN                    \
                in_dword(HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR)
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR, m)
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR,v)
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_ADDR,m,v,HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_IN)
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_EN_BMSK                                                         0x1
#define HWIO_PCIE_PARF_AXI_MSTR_RD_HALT_NO_WRITES_EN_SHFT                                                           0

#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR                                                          (PCIE_PARF_REG_BASE      + 0x1a8)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_OFFS                                                          (PCIE_PARF_REG_BASE_OFFS + 0x1a8)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_RMSK                                                          0xc000003f
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_IN                    \
                in_dword(HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR, m)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR,v)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR,m,v,HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_IN)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_EN_BMSK                                                       0x80000000
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_EN_SHFT                                                               31
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_CHECK_RELAXED_ORDERING_EN_BMSK                                0x40000000
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_CHECK_RELAXED_ORDERING_EN_SHFT                                        30
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR_BIT_INDEX_BMSK                                                 0x3f
#define HWIO_PCIE_PARF_AXI_MSTR_WR_ADDR_HALT_ADDR_BIT_INDEX_SHFT                                                    0

#define HWIO_PCIE_PARF_LTSSM_ADDR                                                                          (PCIE_PARF_REG_BASE      + 0x1b0)
#define HWIO_PCIE_PARF_LTSSM_OFFS                                                                          (PCIE_PARF_REG_BASE_OFFS + 0x1b0)
#define HWIO_PCIE_PARF_LTSSM_RMSK                                                                               0xf3f
#define HWIO_PCIE_PARF_LTSSM_IN                    \
                in_dword(HWIO_PCIE_PARF_LTSSM_ADDR)
#define HWIO_PCIE_PARF_LTSSM_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_LTSSM_ADDR, m)
#define HWIO_PCIE_PARF_LTSSM_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_LTSSM_ADDR,v)
#define HWIO_PCIE_PARF_LTSSM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_LTSSM_ADDR,m,v,HWIO_PCIE_PARF_LTSSM_IN)
#define HWIO_PCIE_PARF_LTSSM_FLUSH_MODE_BMSK                                                                    0x800
#define HWIO_PCIE_PARF_LTSSM_FLUSH_MODE_SHFT                                                                       11
#define HWIO_PCIE_PARF_LTSSM_SW_CLR_FLUSH_MODE_BMSK                                                             0x400
#define HWIO_PCIE_PARF_LTSSM_SW_CLR_FLUSH_MODE_SHFT                                                                10
#define HWIO_PCIE_PARF_LTSSM_LINK_DOWN_AFFECT_LTSSM_DIS_BMSK                                                    0x200
#define HWIO_PCIE_PARF_LTSSM_LINK_DOWN_AFFECT_LTSSM_DIS_SHFT                                                        9
#define HWIO_PCIE_PARF_LTSSM_LTSSM_EN_BMSK                                                                      0x100
#define HWIO_PCIE_PARF_LTSSM_LTSSM_EN_SHFT                                                                          8
#define HWIO_PCIE_PARF_LTSSM_LTSSM_STATE_BMSK                                                                    0x3f
#define HWIO_PCIE_PARF_LTSSM_LTSSM_STATE_SHFT                                                                       0

#define HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x1b4)
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x1b4)
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_RMSK                                                                        0xfff
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_IN                    \
                in_dword(HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR)
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR, m)
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR,v)
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR,m,v,HWIO_PCIE_PARF_SLV_DBI_ELBI_IN)
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR_BASE_BMSK                                                              0xfff
#define HWIO_PCIE_PARF_SLV_DBI_ELBI_ADDR_BASE_SHFT                                                                  0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_ADDR                                                            (PCIE_PARF_REG_BASE      + 0x1c8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_OFFS                                                            (PCIE_PARF_REG_BASE_OFFS + 0x1c8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_RMSK                                                                  0x1f
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_RD_STATE_BMSK                                                         0x18
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_RD_STATE_SHFT                                                            3
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_WR_STATE_BMSK                                                          0x7
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_DEBUG_WR_STATE_SHFT                                                            0

#define HWIO_PCIE_PARF_SPARE_0_1_BITS_ADDR                                                                 (PCIE_PARF_REG_BASE      + 0x1d8)
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_OFFS                                                                 (PCIE_PARF_REG_BASE_OFFS + 0x1d8)
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_IN                    \
                in_dword(HWIO_PCIE_PARF_SPARE_0_1_BITS_ADDR)
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SPARE_0_1_BITS_ADDR, m)
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SPARE_0_1_BITS_ADDR,v)
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SPARE_0_1_BITS_ADDR,m,v,HWIO_PCIE_PARF_SPARE_0_1_BITS_IN)
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_SPARE_1_BMSK                                                         0xffff0000
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_SPARE_1_SHFT                                                                 16
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_SPARE_0_BMSK                                                             0xffff
#define HWIO_PCIE_PARF_SPARE_0_1_BITS_SPARE_0_SHFT                                                                  0

#define HWIO_PCIE_PARF_RELEASE_VERSION_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x1dc)
#define HWIO_PCIE_PARF_RELEASE_VERSION_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x1dc)
#define HWIO_PCIE_PARF_RELEASE_VERSION_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_RELEASE_VERSION_IN                    \
                in_dword(HWIO_PCIE_PARF_RELEASE_VERSION_ADDR)
#define HWIO_PCIE_PARF_RELEASE_VERSION_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_RELEASE_VERSION_ADDR, m)
#define HWIO_PCIE_PARF_RELEASE_VERSION_RELEASE_VER_BMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_RELEASE_VERSION_RELEASE_VER_SHFT                                                             0

#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_ADDR                                                            (PCIE_PARF_REG_BASE      + 0x1e0)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_OFFS                                                            (PCIE_PARF_REG_BASE_OFFS + 0x1e0)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_RMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_ADDR,v)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_CFG_MSI_PENDING_SET_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_SET_CFG_MSI_PENDING_SET_SHFT                                                 0

#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_ADDR                                                          (PCIE_PARF_REG_BASE      + 0x1e4)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_OFFS                                                          (PCIE_PARF_REG_BASE_OFFS + 0x1e4)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_ADDR,v)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_CFG_MSI_PENDING_CLEAR_BMSK                                    0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CLEAR_CFG_MSI_PENDING_CLEAR_SHFT                                             0

#define HWIO_PCIE_PARF_CFG_MSI_PENDING_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x1e8)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x1e8)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_IN                    \
                in_dword(HWIO_PCIE_PARF_CFG_MSI_PENDING_ADDR)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MSI_PENDING_ADDR, m)
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CFG_MSI_PENDING_BMSK                                                0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_PENDING_CFG_MSI_PENDING_SHFT                                                         0

#define HWIO_PCIE_PARF_CFG_MSI_MASK_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x1ec)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x1ec)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_RMSK                                                                   0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_IN                    \
                in_dword(HWIO_PCIE_PARF_CFG_MSI_MASK_ADDR)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MSI_MASK_ADDR, m)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_CFG_MSI_MASK_BMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_CFG_MSI_MASK_SHFT                                                               0

#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_ADDR                                                        (PCIE_PARF_REG_BASE      + 0x1f0)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_OFFS                                                        (PCIE_PARF_REG_BASE_OFFS + 0x1f0)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_IN                    \
                in_dword(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_ADDR)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_ADDR, m)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_CFG_MSI_MASK_INT_STATUS_BMSK                                0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_STATUS_CFG_MSI_MASK_INT_STATUS_SHFT                                         0

#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_ADDR                                                          (PCIE_PARF_REG_BASE      + 0x1f4)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_OFFS                                                          (PCIE_PARF_REG_BASE_OFFS + 0x1f4)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_IN                    \
                in_dword(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_ADDR)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_ADDR, m)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_ADDR,v)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_ADDR,m,v,HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_IN)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_CFG_MSI_MASK_INT_MASK_BMSK                                    0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_MASK_CFG_MSI_MASK_INT_MASK_SHFT                                             0

#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_ADDR                                                         (PCIE_PARF_REG_BASE      + 0x1f8)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_OFFS                                                         (PCIE_PARF_REG_BASE_OFFS + 0x1f8)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_ADDR,v)
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_CFG_MSI_MASK_INT_CLEAR_BMSK                                  0xffffffff
#define HWIO_PCIE_PARF_CFG_MSI_MASK_INT_CLEAR_CFG_MSI_MASK_INT_CLEAR_SHFT                                           0

#define HWIO_PCIE_PARF_CFG_BITS_ADDR                                                                       (PCIE_PARF_REG_BASE      + 0x210)
#define HWIO_PCIE_PARF_CFG_BITS_OFFS                                                                       (PCIE_PARF_REG_BASE_OFFS + 0x210)
#define HWIO_PCIE_PARF_CFG_BITS_RMSK                                                                       0xf3ffffff
#define HWIO_PCIE_PARF_CFG_BITS_IN                    \
                in_dword(HWIO_PCIE_PARF_CFG_BITS_ADDR)
#define HWIO_PCIE_PARF_CFG_BITS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_BITS_ADDR, m)
#define HWIO_PCIE_PARF_CFG_BITS_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_CFG_BITS_ADDR,v)
#define HWIO_PCIE_PARF_CFG_BITS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CFG_BITS_ADDR,m,v,HWIO_PCIE_PARF_CFG_BITS_IN)
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_WR_DMA_RO_BMSK                                                        0x80000000
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_WR_DMA_RO_SHFT                                                                31
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_RD_DMA_RO_BMSK                                                        0x40000000
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_RD_DMA_RO_SHFT                                                                30
#define HWIO_PCIE_PARF_CFG_BITS_PARF_ADD_APP_REQ_EXIT_L1_BMSK                                              0x20000000
#define HWIO_PCIE_PARF_CFG_BITS_PARF_ADD_APP_REQ_EXIT_L1_SHFT                                                      29
#define HWIO_PCIE_PARF_CFG_BITS_PARF_ADD_APP_XFER_PENDING_BMSK                                             0x10000000
#define HWIO_PCIE_PARF_CFG_BITS_PARF_ADD_APP_XFER_PENDING_SHFT                                                     28
#define HWIO_PCIE_PARF_CFG_BITS_CFG_AGGR_MSI_INT_MODE_BMSK                                                  0x2000000
#define HWIO_PCIE_PARF_CFG_BITS_CFG_AGGR_MSI_INT_MODE_SHFT                                                         25
#define HWIO_PCIE_PARF_CFG_BITS_DIFF_MID_WAIT_BRESP_FIX_DIS_BMSK                                            0x1000000
#define HWIO_PCIE_PARF_CFG_BITS_DIFF_MID_WAIT_BRESP_FIX_DIS_SHFT                                                   24
#define HWIO_PCIE_PARF_CFG_BITS_FLUSH_INT_WAIT_QSB_CLK_FIX_DIS_BMSK                                          0x800000
#define HWIO_PCIE_PARF_CFG_BITS_FLUSH_INT_WAIT_QSB_CLK_FIX_DIS_SHFT                                                23
#define HWIO_PCIE_PARF_CFG_BITS_MSG_NO_PAYLOAD_DATA_FIX_DIS_BMSK                                             0x400000
#define HWIO_PCIE_PARF_CFG_BITS_MSG_NO_PAYLOAD_DATA_FIX_DIS_SHFT                                                   22
#define HWIO_PCIE_PARF_CFG_BITS_LATCH_APP_REQ_EXIT_L1_FIX_EN_BMSK                                            0x300000
#define HWIO_PCIE_PARF_CFG_BITS_LATCH_APP_REQ_EXIT_L1_FIX_EN_SHFT                                                  20
#define HWIO_PCIE_PARF_CFG_BITS_INT_PME_LEGACY_OR_L1SUB_TIMEOUT_FIX_EN_BMSK                                   0x80000
#define HWIO_PCIE_PARF_CFG_BITS_INT_PME_LEGACY_OR_L1SUB_TIMEOUT_FIX_EN_SHFT                                        19
#define HWIO_PCIE_PARF_CFG_BITS_UPD_MSTR_WR_HALT_ADDR_FIX_EN_BMSK                                             0x40000
#define HWIO_PCIE_PARF_CFG_BITS_UPD_MSTR_WR_HALT_ADDR_FIX_EN_SHFT                                                  18
#define HWIO_PCIE_PARF_CFG_BITS_FIRST_RAM_CLK_MASK_FIX_EN_BMSK                                                0x20000
#define HWIO_PCIE_PARF_CFG_BITS_FIRST_RAM_CLK_MASK_FIX_EN_SHFT                                                     17
#define HWIO_PCIE_PARF_CFG_BITS_NOC_MSTR_AWREADY_FIX_EN_BMSK                                                  0x10000
#define HWIO_PCIE_PARF_CFG_BITS_NOC_MSTR_AWREADY_FIX_EN_SHFT                                                       16
#define HWIO_PCIE_PARF_CFG_BITS_SLV_WAKEUP_VALID_FIX_EN_BMSK                                                   0x8000
#define HWIO_PCIE_PARF_CFG_BITS_SLV_WAKEUP_VALID_FIX_EN_SHFT                                                       15
#define HWIO_PCIE_PARF_CFG_BITS_TESTBUS_SWITCH_BMSK                                                            0x4000
#define HWIO_PCIE_PARF_CFG_BITS_TESTBUS_SWITCH_SHFT                                                                14
#define HWIO_PCIE_PARF_CFG_BITS_BRIDGE_FLUSH_INT_CNT_EN_BMSK                                                   0x2000
#define HWIO_PCIE_PARF_CFG_BITS_BRIDGE_FLUSH_INT_CNT_EN_SHFT                                                       13
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_WR_DMA_NS_BMSK                                                            0x1000
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_WR_DMA_NS_SHFT                                                                12
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_RD_DMA_NS_BMSK                                                             0x800
#define HWIO_PCIE_PARF_CFG_BITS_MSTR_RD_DMA_NS_SHFT                                                                11
#define HWIO_PCIE_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_MSTR_BMSK                                                      0x400
#define HWIO_PCIE_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_MSTR_SHFT                                                         10
#define HWIO_PCIE_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_BMSK                                                           0x200
#define HWIO_PCIE_PARF_CFG_BITS_DEBUG_CNT_CLK_EN_SHFT                                                               9
#define HWIO_PCIE_PARF_CFG_BITS_SLV_AMISC_INFO_ATU_BYPASS_BMSK                                                  0x180
#define HWIO_PCIE_PARF_CFG_BITS_SLV_AMISC_INFO_ATU_BYPASS_SHFT                                                      7
#define HWIO_PCIE_PARF_CFG_BITS_USE_LANE_FLIP_EN_BMSK                                                            0x60
#define HWIO_PCIE_PARF_CFG_BITS_USE_LANE_FLIP_EN_SHFT                                                               5
#define HWIO_PCIE_PARF_CFG_BITS_SNPS_CLKREQ_SECOND_FIX_BMSK                                                      0x10
#define HWIO_PCIE_PARF_CFG_BITS_SNPS_CLKREQ_SECOND_FIX_SHFT                                                         4
#define HWIO_PCIE_PARF_CFG_BITS_ATU_ZERO_RESERVED_BITS_FIX_BMSK                                                   0x8
#define HWIO_PCIE_PARF_CFG_BITS_ATU_ZERO_RESERVED_BITS_FIX_SHFT                                                     3
#define HWIO_PCIE_PARF_CFG_BITS_USE_CFG_L1SUB_EN_BMSK                                                             0x4
#define HWIO_PCIE_PARF_CFG_BITS_USE_CFG_L1SUB_EN_SHFT                                                               2
#define HWIO_PCIE_PARF_CFG_BITS_REQ_EXIT_L1SS_MSI_LTR_EN_BMSK                                                     0x2
#define HWIO_PCIE_PARF_CFG_BITS_REQ_EXIT_L1SS_MSI_LTR_EN_SHFT                                                       1
#define HWIO_PCIE_PARF_CFG_BITS_LTR_MSI_HREADY_LOW_EN_BMSK                                                        0x1
#define HWIO_PCIE_PARF_CFG_BITS_LTR_MSI_HREADY_LOW_EN_SHFT                                                          0

#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_ADDR                                                              (PCIE_PARF_REG_BASE      + 0x214)
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_OFFS                                                              (PCIE_PARF_REG_BASE_OFFS + 0x214)
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_RMSK                                                                     0x3
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_IN                    \
                in_dword(HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_ADDR)
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_ADDR, m)
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_MSI_EXIT_L1SS_BMSK                                                       0x2
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_MSI_EXIT_L1SS_SHFT                                                         1
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_LTR_MSG_EXIT_L1SS_BMSK                                                   0x1
#define HWIO_PCIE_PARF_LTR_MSI_EXIT_L1SS_LTR_MSG_EXIT_L1SS_SHFT                                                     0

#define HWIO_PCIE_PARF_INT_MASK_ADDR                                                                       (PCIE_PARF_REG_BASE      + 0x218)
#define HWIO_PCIE_PARF_INT_MASK_OFFS                                                                       (PCIE_PARF_REG_BASE_OFFS + 0x218)
#define HWIO_PCIE_PARF_INT_MASK_RMSK                                                                             0x17
#define HWIO_PCIE_PARF_INT_MASK_IN                    \
                in_dword(HWIO_PCIE_PARF_INT_MASK_ADDR)
#define HWIO_PCIE_PARF_INT_MASK_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_INT_MASK_ADDR, m)
#define HWIO_PCIE_PARF_INT_MASK_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_INT_MASK_ADDR,v)
#define HWIO_PCIE_PARF_INT_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_INT_MASK_ADDR,m,v,HWIO_PCIE_PARF_INT_MASK_IN)
#define HWIO_PCIE_PARF_INT_MASK_PHY_RESET_REQ_ASYNC_INT_MASK_BMSK                                                0x10
#define HWIO_PCIE_PARF_INT_MASK_PHY_RESET_REQ_ASYNC_INT_MASK_SHFT                                                   4
#define HWIO_PCIE_PARF_INT_MASK_PCIE_INT_BRIDGE_FLUSH_MASK_BMSK                                                   0x4
#define HWIO_PCIE_PARF_INT_MASK_PCIE_INT_BRIDGE_FLUSH_MASK_SHFT                                                     2
#define HWIO_PCIE_PARF_INT_MASK_AMBA_ORDR_MGR_WDT_MASK_BMSK                                                       0x2
#define HWIO_PCIE_PARF_INT_MASK_AMBA_ORDR_MGR_WDT_MASK_SHFT                                                         1
#define HWIO_PCIE_PARF_INT_MASK_RADM_QOVERFLOW_MASK_BMSK                                                          0x1
#define HWIO_PCIE_PARF_INT_MASK_RADM_QOVERFLOW_MASK_SHFT                                                            0

#define HWIO_PCIE_PARF_INT_CLEAR_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x21c)
#define HWIO_PCIE_PARF_INT_CLEAR_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x21c)
#define HWIO_PCIE_PARF_INT_CLEAR_RMSK                                                                             0xb
#define HWIO_PCIE_PARF_INT_CLEAR_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_INT_CLEAR_ADDR,v)
#define HWIO_PCIE_PARF_INT_CLEAR_PHY_RESET_REQ_SYNC_INT_CLEAR_BMSK                                                0x8
#define HWIO_PCIE_PARF_INT_CLEAR_PHY_RESET_REQ_SYNC_INT_CLEAR_SHFT                                                  3
#define HWIO_PCIE_PARF_INT_CLEAR_AMBA_ORDR_MGR_WDT_CLEAR_BMSK                                                     0x2
#define HWIO_PCIE_PARF_INT_CLEAR_AMBA_ORDR_MGR_WDT_CLEAR_SHFT                                                       1
#define HWIO_PCIE_PARF_INT_CLEAR_RADM_QOVERFLOW_CLEAR_BMSK                                                        0x1
#define HWIO_PCIE_PARF_INT_CLEAR_RADM_QOVERFLOW_CLEAR_SHFT                                                          0

#define HWIO_PCIE_PARF_INT_STATUS_ADDR                                                                     (PCIE_PARF_REG_BASE      + 0x220)
#define HWIO_PCIE_PARF_INT_STATUS_OFFS                                                                     (PCIE_PARF_REG_BASE_OFFS + 0x220)
#define HWIO_PCIE_PARF_INT_STATUS_RMSK                                                                           0x1b
#define HWIO_PCIE_PARF_INT_STATUS_IN                    \
                in_dword(HWIO_PCIE_PARF_INT_STATUS_ADDR)
#define HWIO_PCIE_PARF_INT_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_INT_STATUS_ADDR, m)
#define HWIO_PCIE_PARF_INT_STATUS_PHY_RESET_REQ_ASYNC_INT_STS_BMSK                                               0x10
#define HWIO_PCIE_PARF_INT_STATUS_PHY_RESET_REQ_ASYNC_INT_STS_SHFT                                                  4
#define HWIO_PCIE_PARF_INT_STATUS_PHY_RESET_REQ_SYNC_INT_STS_BMSK                                                 0x8
#define HWIO_PCIE_PARF_INT_STATUS_PHY_RESET_REQ_SYNC_INT_STS_SHFT                                                   3
#define HWIO_PCIE_PARF_INT_STATUS_AMBA_ORDR_MGR_WDT_BMSK                                                          0x2
#define HWIO_PCIE_PARF_INT_STATUS_AMBA_ORDR_MGR_WDT_SHFT                                                            1
#define HWIO_PCIE_PARF_INT_STATUS_RADM_QOVERFLOW_BMSK                                                             0x1
#define HWIO_PCIE_PARF_INT_STATUS_RADM_QOVERFLOW_SHFT                                                               0

#define HWIO_PCIE_INT_ALL_STATUS_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x224)
#define HWIO_PCIE_INT_ALL_STATUS_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x224)
#define HWIO_PCIE_INT_ALL_STATUS_RMSK                                                                      0xfffffffe
#define HWIO_PCIE_INT_ALL_STATUS_IN                    \
                in_dword(HWIO_PCIE_INT_ALL_STATUS_ADDR)
#define HWIO_PCIE_INT_ALL_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_STATUS_ADDR, m)
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_BMSK                                                         0x80000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_SHFT                                                                 31
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_7_BMSK                                                   0x40000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_7_SHFT                                                           30
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_6_BMSK                                                   0x20000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_6_SHFT                                                           29
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_5_BMSK                                                   0x10000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_5_SHFT                                                           28
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_4_BMSK                                                    0x8000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_4_SHFT                                                           27
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_3_BMSK                                                    0x4000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_3_SHFT                                                           26
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_2_BMSK                                                    0x2000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_2_SHFT                                                           25
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_1_BMSK                                                    0x1000000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_1_SHFT                                                           24
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_0_BMSK                                                     0x800000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MSI_DEV_0_SHFT                                                           23
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_EDMA_INT_BMSK                                                      0x400000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_EDMA_INT_SHFT                                                            22
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTA_BMSK                                                              0x200000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTA_SHFT                                                                    21
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTB_BMSK                                                              0x100000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTB_SHFT                                                                    20
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTC_BMSK                                                               0x80000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTC_SHFT                                                                    19
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTD_BMSK                                                               0x40000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INTD_SHFT                                                                    18
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_PME_BMSK                                                        0x20000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_PME_SHFT                                                             17
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PME_LEGACY_BMSK                                                     0x10000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PME_LEGACY_SHFT                                                          16
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_ERR_BMSK                                                         0x8000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_ERR_SHFT                                                             15
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_AER_LEGACY_BMSK                                                      0x4000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_AER_LEGACY_SHFT                                                          14
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_LINK_UP_BMSK                                                     0x2000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_PLS_LINK_UP_SHFT                                                         13
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                              0x1000
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                                  12
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_CFG_WRITE_BMSK                                                        0x800
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_CFG_WRITE_SHFT                                                           11
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MMIO_WRITE_BMSK                                                       0x400
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MMIO_WRITE_SHFT                                                          10
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_L1SS_IDLE_TO_BMSK                                                     0x200
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_L1SS_IDLE_TO_SHFT                                                         9
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_DSTATE_CHANGE_BMSK                                                    0x100
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_DSTATE_CHANGE_SHFT                                                        8
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MHI_A7_BMSK                                                            0x80
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MHI_A7_SHFT                                                               7
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MHI_Q6_BMSK                                                            0x40
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_MHI_Q6_SHFT                                                               6
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_LTR_BMSK                                                               0x20
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_LTR_SHFT                                                                  5
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_DEBUG_BMSK                                                             0x10
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_INT_DEBUG_SHFT                                                                4
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_RADM_TURNOFF_BMSK                                                           0x8
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_RADM_TURNOFF_SHFT                                                             3
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_CFG_BUS_MASTER_EN_BMSK                                                      0x4
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_CFG_BUS_MASTER_EN_SHFT                                                        2
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                                 0x2
#define HWIO_PCIE_INT_ALL_STATUS_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                                   1

#define HWIO_PCIE_INT_ALL_CLEAR_ADDR                                                                       (PCIE_PARF_REG_BASE      + 0x228)
#define HWIO_PCIE_INT_ALL_CLEAR_OFFS                                                                       (PCIE_PARF_REG_BASE_OFFS + 0x228)
#define HWIO_PCIE_INT_ALL_CLEAR_RMSK                                                                       0xfffffffe
#define HWIO_PCIE_INT_ALL_CLEAR_OUT(v)            \
                out_dword(HWIO_PCIE_INT_ALL_CLEAR_ADDR,v)
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_BMSK                                                          0x80000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_SHFT                                                                  31
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_7_BMSK                                                    0x40000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_7_SHFT                                                            30
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_6_BMSK                                                    0x20000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_6_SHFT                                                            29
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_5_BMSK                                                    0x10000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_5_SHFT                                                            28
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_4_BMSK                                                     0x8000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_4_SHFT                                                            27
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_3_BMSK                                                     0x4000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_3_SHFT                                                            26
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_2_BMSK                                                     0x2000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_2_SHFT                                                            25
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_1_BMSK                                                     0x1000000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_1_SHFT                                                            24
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_0_BMSK                                                      0x800000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MSI_DEV_0_SHFT                                                            23
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_EDMA_INT_BMSK                                                       0x400000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_EDMA_INT_SHFT                                                             22
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTA_BMSK                                                               0x200000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTA_SHFT                                                                     21
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTB_BMSK                                                               0x100000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTB_SHFT                                                                     20
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTC_BMSK                                                                0x80000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTC_SHFT                                                                     19
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTD_BMSK                                                                0x40000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INTD_SHFT                                                                     18
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_PME_BMSK                                                         0x20000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_PME_SHFT                                                              17
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PME_LEGACY_BMSK                                                      0x10000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PME_LEGACY_SHFT                                                           16
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_ERR_BMSK                                                          0x8000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_ERR_SHFT                                                              15
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_AER_LEGACY_BMSK                                                       0x4000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_AER_LEGACY_SHFT                                                           14
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_LINK_UP_BMSK                                                      0x2000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_PLS_LINK_UP_SHFT                                                          13
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                               0x1000
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                                   12
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_CFG_WRITE_BMSK                                                         0x800
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_CFG_WRITE_SHFT                                                            11
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MMIO_WRITE_BMSK                                                        0x400
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MMIO_WRITE_SHFT                                                           10
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_L1SS_IDLE_TO_BMSK                                                      0x200
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_L1SS_IDLE_TO_SHFT                                                          9
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_DSTATE_CHANGE_BMSK                                                     0x100
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_DSTATE_CHANGE_SHFT                                                         8
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MHI_A7_BMSK                                                             0x80
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MHI_A7_SHFT                                                                7
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MHI_Q6_BMSK                                                             0x40
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_MHI_Q6_SHFT                                                                6
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_LTR_BMSK                                                                0x20
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_LTR_SHFT                                                                   5
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_DEBUG_BMSK                                                              0x10
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_INT_DEBUG_SHFT                                                                 4
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_RADM_TURNOFF_BMSK                                                            0x8
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_RADM_TURNOFF_SHFT                                                              3
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_CFG_BUS_MASTER_EN_BMSK                                                       0x4
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_CFG_BUS_MASTER_EN_SHFT                                                         2
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                                  0x2
#define HWIO_PCIE_INT_ALL_CLEAR_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                                    1

#define HWIO_PCIE_INT_ALL_MASK_ADDR                                                                        (PCIE_PARF_REG_BASE      + 0x22c)
#define HWIO_PCIE_INT_ALL_MASK_OFFS                                                                        (PCIE_PARF_REG_BASE_OFFS + 0x22c)
#define HWIO_PCIE_INT_ALL_MASK_RMSK                                                                        0xfffffffe
#define HWIO_PCIE_INT_ALL_MASK_IN                    \
                in_dword(HWIO_PCIE_INT_ALL_MASK_ADDR)
#define HWIO_PCIE_INT_ALL_MASK_INM(m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_MASK_ADDR, m)
#define HWIO_PCIE_INT_ALL_MASK_OUT(v)            \
                out_dword(HWIO_PCIE_INT_ALL_MASK_ADDR,v)
#define HWIO_PCIE_INT_ALL_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_INT_ALL_MASK_ADDR,m,v,HWIO_PCIE_INT_ALL_MASK_IN)
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_BMSK                                                           0x80000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_SHFT                                                                   31
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_7_BMSK                                                     0x40000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_7_SHFT                                                             30
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_6_BMSK                                                     0x20000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_6_SHFT                                                             29
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_5_BMSK                                                     0x10000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_5_SHFT                                                             28
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_4_BMSK                                                      0x8000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_4_SHFT                                                             27
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_3_BMSK                                                      0x4000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_3_SHFT                                                             26
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_2_BMSK                                                      0x2000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_2_SHFT                                                             25
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_1_BMSK                                                      0x1000000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_1_SHFT                                                             24
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_0_BMSK                                                       0x800000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MSI_DEV_0_SHFT                                                             23
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_EDMA_INT_BMSK                                                        0x400000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_EDMA_INT_SHFT                                                              22
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTA_BMSK                                                                0x200000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTA_SHFT                                                                      21
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTB_BMSK                                                                0x100000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTB_SHFT                                                                      20
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTC_BMSK                                                                 0x80000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTC_SHFT                                                                      19
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTD_BMSK                                                                 0x40000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INTD_SHFT                                                                      18
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_PME_BMSK                                                          0x20000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_PME_SHFT                                                               17
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PME_LEGACY_BMSK                                                       0x10000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PME_LEGACY_SHFT                                                            16
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_ERR_BMSK                                                           0x8000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_ERR_SHFT                                                               15
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_AER_LEGACY_BMSK                                                        0x4000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_AER_LEGACY_SHFT                                                            14
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_LINK_UP_BMSK                                                       0x2000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_PLS_LINK_UP_SHFT                                                           13
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                                0x1000
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                                    12
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_CFG_WRITE_BMSK                                                          0x800
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_CFG_WRITE_SHFT                                                             11
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MMIO_WRITE_BMSK                                                         0x400
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MMIO_WRITE_SHFT                                                            10
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_L1SS_IDLE_TO_BMSK                                                       0x200
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_L1SS_IDLE_TO_SHFT                                                           9
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_DSTATE_CHANGE_BMSK                                                      0x100
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_DSTATE_CHANGE_SHFT                                                          8
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MHI_A7_BMSK                                                              0x80
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MHI_A7_SHFT                                                                 7
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MHI_Q6_BMSK                                                              0x40
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_MHI_Q6_SHFT                                                                 6
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_LTR_BMSK                                                                 0x20
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_LTR_SHFT                                                                    5
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_DEBUG_BMSK                                                               0x10
#define HWIO_PCIE_INT_ALL_MASK_PCIE_INT_DEBUG_SHFT                                                                  4
#define HWIO_PCIE_INT_ALL_MASK_PCIE_RADM_TURNOFF_BMSK                                                             0x8
#define HWIO_PCIE_INT_ALL_MASK_PCIE_RADM_TURNOFF_SHFT                                                               3
#define HWIO_PCIE_INT_ALL_MASK_PCIE_CFG_BUS_MASTER_EN_BMSK                                                        0x4
#define HWIO_PCIE_INT_ALL_MASK_PCIE_CFG_BUS_MASTER_EN_SHFT                                                          2
#define HWIO_PCIE_INT_ALL_MASK_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                                   0x2
#define HWIO_PCIE_INT_ALL_MASK_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                                     1

#define HWIO_PCIE_STATUS_ADDR                                                                              (PCIE_PARF_REG_BASE      + 0x230)
#define HWIO_PCIE_STATUS_OFFS                                                                              (PCIE_PARF_REG_BASE_OFFS + 0x230)
#define HWIO_PCIE_STATUS_RMSK                                                                                  0xffff
#define HWIO_PCIE_STATUS_IN                    \
                in_dword(HWIO_PCIE_STATUS_ADDR)
#define HWIO_PCIE_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_STATUS_ADDR, m)
#define HWIO_PCIE_STATUS_CFG_CRS_SW_VIS_EN_BMSK                                                                0x8000
#define HWIO_PCIE_STATUS_CFG_CRS_SW_VIS_EN_SHFT                                                                    15
#define HWIO_PCIE_STATUS_MSTR_ACLK_ACTIVE_BMSK                                                                 0x4000
#define HWIO_PCIE_STATUS_MSTR_ACLK_ACTIVE_SHFT                                                                     14
#define HWIO_PCIE_STATUS_SLV_ACLK_ACTIVE_BMSK                                                                  0x2000
#define HWIO_PCIE_STATUS_SLV_ACLK_ACTIVE_SHFT                                                                      13
#define HWIO_PCIE_STATUS_BRIDGE_DBI_XFER_PENDING_BMSK                                                          0x1000
#define HWIO_PCIE_STATUS_BRIDGE_DBI_XFER_PENDING_SHFT                                                              12
#define HWIO_PCIE_STATUS_EN_AUX_CLK_G_BMSK                                                                      0x800
#define HWIO_PCIE_STATUS_EN_AUX_CLK_G_SHFT                                                                         11
#define HWIO_PCIE_STATUS_EN_RADM_CLK_G_BMSK                                                                     0x400
#define HWIO_PCIE_STATUS_EN_RADM_CLK_G_SHFT                                                                        10
#define HWIO_PCIE_STATUS_RADM_IDLE_BMSK                                                                         0x200
#define HWIO_PCIE_STATUS_RADM_IDLE_SHFT                                                                             9
#define HWIO_PCIE_STATUS_FLUSH_COMPLETED_BMSK                                                                   0x100
#define HWIO_PCIE_STATUS_FLUSH_COMPLETED_SHFT                                                                       8
#define HWIO_PCIE_STATUS_RADM_Q_NOT_EMPTY_BMSK                                                                   0x80
#define HWIO_PCIE_STATUS_RADM_Q_NOT_EMPTY_SHFT                                                                      7
#define HWIO_PCIE_STATUS_SMLH_REQ_RST_NOT_BMSK                                                                   0x40
#define HWIO_PCIE_STATUS_SMLH_REQ_RST_NOT_SHFT                                                                      6
#define HWIO_PCIE_STATUS_RADM_XFER_PENDING_BMSK                                                                  0x20
#define HWIO_PCIE_STATUS_RADM_XFER_PENDING_SHFT                                                                     5
#define HWIO_PCIE_STATUS_EDMA_XFER_PENDING_BMSK                                                                  0x10
#define HWIO_PCIE_STATUS_EDMA_XFER_PENDING_SHFT                                                                     4
#define HWIO_PCIE_STATUS_BRIDGE_SLV_XFER_PENDING_BMSK                                                             0x8
#define HWIO_PCIE_STATUS_BRIDGE_SLV_XFER_PENDING_SHFT                                                               3
#define HWIO_PCIE_STATUS_PHY_RESET_ACK_STS_BMSK                                                                   0x4
#define HWIO_PCIE_STATUS_PHY_RESET_ACK_STS_SHFT                                                                     2
#define HWIO_PCIE_STATUS_PHY_RESET_REQ_STS_BMSK                                                                   0x2
#define HWIO_PCIE_STATUS_PHY_RESET_REQ_STS_SHFT                                                                     1
#define HWIO_PCIE_STATUS_BRIDGE_FLUSH_NOT_BMSK                                                                    0x1
#define HWIO_PCIE_STATUS_BRIDGE_FLUSH_NOT_SHFT                                                                      0

#define HWIO_PCIE_PARF_SID_OFFSET_ADDR                                                                     (PCIE_PARF_REG_BASE      + 0x234)
#define HWIO_PCIE_PARF_SID_OFFSET_OFFS                                                                     (PCIE_PARF_REG_BASE_OFFS + 0x234)
#define HWIO_PCIE_PARF_SID_OFFSET_RMSK                                                                         0xffff
#define HWIO_PCIE_PARF_SID_OFFSET_IN                    \
                in_dword(HWIO_PCIE_PARF_SID_OFFSET_ADDR)
#define HWIO_PCIE_PARF_SID_OFFSET_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SID_OFFSET_ADDR, m)
#define HWIO_PCIE_PARF_SID_OFFSET_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SID_OFFSET_ADDR,v)
#define HWIO_PCIE_PARF_SID_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SID_OFFSET_ADDR,m,v,HWIO_PCIE_PARF_SID_OFFSET_IN)
#define HWIO_PCIE_PARF_SID_OFFSET_OFFSET_BMSK                                                                  0xffff
#define HWIO_PCIE_PARF_SID_OFFSET_OFFSET_SHFT                                                                       0

#define HWIO_PCIE_PARF_PHY_RST_REQ_ADDR                                                                    (PCIE_PARF_REG_BASE      + 0x238)
#define HWIO_PCIE_PARF_PHY_RST_REQ_OFFS                                                                    (PCIE_PARF_REG_BASE_OFFS + 0x238)
#define HWIO_PCIE_PARF_PHY_RST_REQ_RMSK                                                                          0x1f
#define HWIO_PCIE_PARF_PHY_RST_REQ_IN                    \
                in_dword(HWIO_PCIE_PARF_PHY_RST_REQ_ADDR)
#define HWIO_PCIE_PARF_PHY_RST_REQ_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PHY_RST_REQ_ADDR, m)
#define HWIO_PCIE_PARF_PHY_RST_REQ_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PHY_RST_REQ_ADDR,v)
#define HWIO_PCIE_PARF_PHY_RST_REQ_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PHY_RST_REQ_ADDR,m,v,HWIO_PCIE_PARF_PHY_RST_REQ_IN)
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_REQ_INT_SEL_BMSK                                                    0x18
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_REQ_INT_SEL_SHFT                                                       3
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_REQ_LINK_DOWN_BMSK                                                   0x4
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_REQ_LINK_DOWN_SHFT                                                     2
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_EN_BMSK                                                       0x2
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_EN_SHFT                                                         1
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_BMSK                                                          0x1
#define HWIO_PCIE_PARF_PHY_RST_REQ_PHY_RESET_ACK_SW_SHFT                                                            0

#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_ADDR                                                              (PCIE_PARF_REG_BASE      + 0x24c)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_OFFS                                                              (PCIE_PARF_REG_BASE_OFFS + 0x24c)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_RMSK                                                                    0x1f
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_IN                    \
                in_dword(HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_ADDR)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_ADDR, m)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_ADDR,v)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_ADDR,m,v,HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_IN)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_DISABLE_BDF_TRANSLATE_BMSK                                              0x10
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_DISABLE_BDF_TRANSLATE_SHFT                                                 4
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_DEFAULT_TRANSLATE_VALUE_BMSK                                             0xf
#define HWIO_PCIE_PARF_BDF_TRANSLATE_CFG_DEFAULT_TRANSLATE_VALUE_SHFT                                               0

#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_ADDR(n)                                                             (PCIE_PARF_REG_BASE      + 0X250 + (0x4*(n)))
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_OFFS(n)                                                             (PCIE_PARF_REG_BASE_OFFS + 0X250 + (0x4*(n)))
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_RMSK                                                                    0xffff
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_MAXn                                                                        15
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TRANSLATE_n_ADDR(n), HWIO_PCIE_PARF_BDF_TRANSLATE_n_RMSK)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TRANSLATE_n_ADDR(n), mask)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PARF_BDF_TRANSLATE_n_ADDR(n),val)
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TRANSLATE_n_ADDR(n),mask,val,HWIO_PCIE_PARF_BDF_TRANSLATE_n_INI(n))
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_BDF_VALUE_BMSK                                                          0xffff
#define HWIO_PCIE_PARF_BDF_TRANSLATE_n_BDF_VALUE_SHFT                                                               0

#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x2b0)
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x2b0)
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_RMSK                                                                      0x3f
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_IN                    \
                in_dword(HWIO_PCIE_PARF_CLKREQ_OVERRIDE_ADDR)
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CLKREQ_OVERRIDE_ADDR, m)
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_CLKREQ_OVERRIDE_ADDR,v)
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CLKREQ_OVERRIDE_ADDR,m,v,HWIO_PCIE_PARF_CLKREQ_OVERRIDE_IN)
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_STS_BMSK                                               0x20
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_STS_SHFT                                                  5
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_STS_BMSK                                               0x10
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_STS_SHFT                                                  4
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_VALUE_BMSK                                              0x8
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_VALUE_SHFT                                                3
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_VALUE_BMSK                                              0x4
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_VALUE_SHFT                                                2
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_ENABLE_BMSK                                             0x2
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_IN_OVERRIDE_ENABLE_SHFT                                               1
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_ENABLE_BMSK                                             0x1
#define HWIO_PCIE_PARF_CLKREQ_OVERRIDE_CLKREQ_OE_OVERRIDE_ENABLE_SHFT                                               0

#define HWIO_PCIE_PARF_MISC_INFO_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x2b4)
#define HWIO_PCIE_PARF_MISC_INFO_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x2b4)
#define HWIO_PCIE_PARF_MISC_INFO_RMSK                                                                          0x1fff
#define HWIO_PCIE_PARF_MISC_INFO_IN                    \
                in_dword(HWIO_PCIE_PARF_MISC_INFO_ADDR)
#define HWIO_PCIE_PARF_MISC_INFO_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_MISC_INFO_ADDR, m)
#define HWIO_PCIE_PARF_MISC_INFO_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_MISC_INFO_ADDR,v)
#define HWIO_PCIE_PARF_MISC_INFO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MISC_INFO_ADDR,m,v,HWIO_PCIE_PARF_MISC_INFO_IN)
#define HWIO_PCIE_PARF_MISC_INFO_MSTR_RMISC_INFO_BMSK                                                          0x1fff
#define HWIO_PCIE_PARF_MISC_INFO_MSTR_RMISC_INFO_SHFT                                                               0

#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR                                                          (PCIE_PARF_REG_BASE      + 0x2b8)
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_OFFS                                                          (PCIE_PARF_REG_BASE_OFFS + 0x2b8)
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_RMSK                                                                 0x1
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_IN                    \
                in_dword(HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR)
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR, m)
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR,v)
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_ADDR,m,v,HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_IN)
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_REQ_NOT_ENTR_L1_BMSK                                                 0x1
#define HWIO_PCIE_PARF_MSTR1_REQ_NOT_ENTR_L1_REQ_NOT_ENTR_L1_SHFT                                                   0

#define HWIO_PCIE_PARF_CFG_BITS_2_ADDR                                                                     (PCIE_PARF_REG_BASE      + 0x2bc)
#define HWIO_PCIE_PARF_CFG_BITS_2_OFFS                                                                     (PCIE_PARF_REG_BASE_OFFS + 0x2bc)
#define HWIO_PCIE_PARF_CFG_BITS_2_RMSK                                                                     0x7fffffff
#define HWIO_PCIE_PARF_CFG_BITS_2_IN                    \
                in_dword(HWIO_PCIE_PARF_CFG_BITS_2_ADDR)
#define HWIO_PCIE_PARF_CFG_BITS_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_BITS_2_ADDR, m)
#define HWIO_PCIE_PARF_CFG_BITS_2_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_CFG_BITS_2_ADDR,v)
#define HWIO_PCIE_PARF_CFG_BITS_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CFG_BITS_2_ADDR,m,v,HWIO_PCIE_PARF_CFG_BITS_2_IN)
#define HWIO_PCIE_PARF_CFG_BITS_2_APP_DBI_RO_WR_DISABLE_BMSK                                               0x40000000
#define HWIO_PCIE_PARF_CFG_BITS_2_APP_DBI_RO_WR_DISABLE_SHFT                                                       30
#define HWIO_PCIE_PARF_CFG_BITS_2_LTR_FIX_DSTATE_DISABLE_BMSK                                              0x20000000
#define HWIO_PCIE_PARF_CFG_BITS_2_LTR_FIX_DSTATE_DISABLE_SHFT                                                      29
#define HWIO_PCIE_PARF_CFG_BITS_2_LTR_FIX_DISABLE_BMSK                                                     0x10000000
#define HWIO_PCIE_PARF_CFG_BITS_2_LTR_FIX_DISABLE_SHFT                                                             28
#define HWIO_PCIE_PARF_CFG_BITS_2_AUX_CLK_ACTIVE_NEW_OPTION_EN_BMSK                                         0x8000000
#define HWIO_PCIE_PARF_CFG_BITS_2_AUX_CLK_ACTIVE_NEW_OPTION_EN_SHFT                                                27
#define HWIO_PCIE_PARF_CFG_BITS_2_RD_AHB2PHY_DELAY_BMSK                                                     0x7800000
#define HWIO_PCIE_PARF_CFG_BITS_2_RD_AHB2PHY_DELAY_SHFT                                                            23
#define HWIO_PCIE_PARF_CFG_BITS_2_WR_AHB2PHY_DELAY_BMSK                                                      0x780000
#define HWIO_PCIE_PARF_CFG_BITS_2_WR_AHB2PHY_DELAY_SHFT                                                            19
#define HWIO_PCIE_PARF_CFG_BITS_2_DMA_TC_VALUE_BMSK                                                           0x70000
#define HWIO_PCIE_PARF_CFG_BITS_2_DMA_TC_VALUE_SHFT                                                                16
#define HWIO_PCIE_PARF_CFG_BITS_2_RADM_CLK_GATING_DISABLE_BMSK                                                 0x8000
#define HWIO_PCIE_PARF_CFG_BITS_2_RADM_CLK_GATING_DISABLE_SHFT                                                     15
#define HWIO_PCIE_PARF_CFG_BITS_2_AUX_CLK_GATING_DISABLE_BMSK                                                  0x4000
#define HWIO_PCIE_PARF_CFG_BITS_2_AUX_CLK_GATING_DISABLE_SHFT                                                      14
#define HWIO_PCIE_PARF_CFG_BITS_2_MHI_CS_FIX_EN_BMSK                                                           0x2000
#define HWIO_PCIE_PARF_CFG_BITS_2_MHI_CS_FIX_EN_SHFT                                                               13
#define HWIO_PCIE_PARF_CFG_BITS_2_PHY_CLK_REQ_SW_CTRL_BMSK                                                     0x1000
#define HWIO_PCIE_PARF_CFG_BITS_2_PHY_CLK_REQ_SW_CTRL_SHFT                                                         12
#define HWIO_PCIE_PARF_CFG_BITS_2_PHY_CLK_REQ_N_BMSK                                                            0x800
#define HWIO_PCIE_PARF_CFG_BITS_2_PHY_CLK_REQ_N_SHFT                                                               11
#define HWIO_PCIE_PARF_CFG_BITS_2_APP_CLK_REQ_N_BMSK                                                            0x400
#define HWIO_PCIE_PARF_CFG_BITS_2_APP_CLK_REQ_N_SHFT                                                               10
#define HWIO_PCIE_PARF_CFG_BITS_2_SLV_WAKEUP_L1_BMSK                                                            0x300
#define HWIO_PCIE_PARF_CFG_BITS_2_SLV_WAKEUP_L1_SHFT                                                                8
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_WRITE_FIX_ENABLE_BMSK                                                      0x80
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_WRITE_FIX_ENABLE_SHFT                                                         7
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_ERROR_FIX_ENABLE_BMSK                                                      0x40
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_ERROR_FIX_ENABLE_SHFT                                                         6
#define HWIO_PCIE_PARF_CFG_BITS_2_MSTR_ACLK_GATED_IN_L0_BMSK                                                     0x20
#define HWIO_PCIE_PARF_CFG_BITS_2_MSTR_ACLK_GATED_IN_L0_SHFT                                                        5
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_CGC_OPEN_BMSK                                                              0x10
#define HWIO_PCIE_PARF_CFG_BITS_2_AHB_CGC_OPEN_SHFT                                                                 4
#define HWIO_PCIE_PARF_CFG_BITS_2_MAC_PHY_PCLKREQ_SAMPL_FIX_DIS_BMSK                                              0x8
#define HWIO_PCIE_PARF_CFG_BITS_2_MAC_PHY_PCLKREQ_SAMPL_FIX_DIS_SHFT                                                3
#define HWIO_PCIE_PARF_CFG_BITS_2_NOC_MSTR_AWREADY_FIX2_EN_BMSK                                                   0x4
#define HWIO_PCIE_PARF_CFG_BITS_2_NOC_MSTR_AWREADY_FIX2_EN_SHFT                                                     2
#define HWIO_PCIE_PARF_CFG_BITS_2_RC_B_CHNL_WR_RESP_Q_OVERFLOW_FIX_DIS_BMSK                                       0x2
#define HWIO_PCIE_PARF_CFG_BITS_2_RC_B_CHNL_WR_RESP_Q_OVERFLOW_FIX_DIS_SHFT                                         1
#define HWIO_PCIE_PARF_CFG_BITS_2_RC_L1_ASPM_ENTRY_DEADLOCK_FIX_DIS_BMSK                                          0x1
#define HWIO_PCIE_PARF_CFG_BITS_2_RC_L1_ASPM_ENTRY_DEADLOCK_FIX_DIS_SHFT                                            0

#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_ADDR                                                              (PCIE_PARF_REG_BASE      + 0x2c0)
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_OFFS                                                              (PCIE_PARF_REG_BASE_OFFS + 0x2c0)
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_RMSK                                                                     0x3
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_ADDR)
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_ADDR,m,v,HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_IN)
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_SLV_ADDR_MSB_CTRL_BMSK                                                   0x3
#define HWIO_PCIE_PARF_SLV_ADDR_MSB_CTRL_SLV_ADDR_MSB_CTRL_SHFT                                                     0

#define HWIO_PCIE_PARF_CFG_BITS_3_ADDR                                                                     (PCIE_PARF_REG_BASE      + 0x2c4)
#define HWIO_PCIE_PARF_CFG_BITS_3_OFFS                                                                     (PCIE_PARF_REG_BASE_OFFS + 0x2c4)
#define HWIO_PCIE_PARF_CFG_BITS_3_RMSK                                                                          0x1ff
#define HWIO_PCIE_PARF_CFG_BITS_3_IN                    \
                in_dword(HWIO_PCIE_PARF_CFG_BITS_3_ADDR)
#define HWIO_PCIE_PARF_CFG_BITS_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_BITS_3_ADDR, m)
#define HWIO_PCIE_PARF_CFG_BITS_3_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_CFG_BITS_3_ADDR,v)
#define HWIO_PCIE_PARF_CFG_BITS_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CFG_BITS_3_ADDR,m,v,HWIO_PCIE_PARF_CFG_BITS_3_IN)
#define HWIO_PCIE_PARF_CFG_BITS_3_ENABLE_REMOTE_UPCONFIG_LANE_BMSK                                              0x100
#define HWIO_PCIE_PARF_CFG_BITS_3_ENABLE_REMOTE_UPCONFIG_LANE_SHFT                                                  8
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_PARF_SYNC_DB_UNFLUSH_BMSK                                                 0x80
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_PARF_SYNC_DB_UNFLUSH_SHFT                                                    7
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_PARF_MHI_ENABLE_PACER_BMSK                                                0x40
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_PARF_MHI_ENABLE_PACER_SHFT                                                   6
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_HOST_REQ_RESET_CYC_NUM_BMSK                                               0x38
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_HOST_REQ_RESET_CYC_NUM_SHFT                                                  3
#define HWIO_PCIE_PARF_CFG_BITS_3_D3_NO_VETO_FAL10_DIS_BMSK                                                       0x4
#define HWIO_PCIE_PARF_CFG_BITS_3_D3_NO_VETO_FAL10_DIS_SHFT                                                         2
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_FAL10_OVERRIDE_VALUE_BMSK                                                  0x2
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_FAL10_OVERRIDE_VALUE_SHFT                                                    1
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_FAL10_OVERRIDE_EN_BMSK                                                     0x1
#define HWIO_PCIE_PARF_CFG_BITS_3_PCIE_FAL10_OVERRIDE_EN_SHFT                                                       0

#define HWIO_PCIE_PARF_MSG_ADDR_n_ADDR(n)                                                                  (PCIE_PARF_REG_BASE      + 0X2D0 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_ADDR_n_OFFS(n)                                                                  (PCIE_PARF_REG_BASE_OFFS + 0X2D0 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_ADDR_n_RMSK                                                                     0xffffffff
#define HWIO_PCIE_PARF_MSG_ADDR_n_MAXn                                                                             15
#define HWIO_PCIE_PARF_MSG_ADDR_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PARF_MSG_ADDR_n_ADDR(n), HWIO_PCIE_PARF_MSG_ADDR_n_RMSK)
#define HWIO_PCIE_PARF_MSG_ADDR_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_MSG_ADDR_n_ADDR(n), mask)
#define HWIO_PCIE_PARF_MSG_ADDR_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PARF_MSG_ADDR_n_ADDR(n),val)
#define HWIO_PCIE_PARF_MSG_ADDR_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSG_ADDR_n_ADDR(n),mask,val,HWIO_PCIE_PARF_MSG_ADDR_n_INI(n))
#define HWIO_PCIE_PARF_MSG_ADDR_n_MSG_ADDR_BMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_MSG_ADDR_n_MSG_ADDR_SHFT                                                                     0

#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_ADDR(n)                                                               (PCIE_PARF_REG_BASE      + 0X310 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_OFFS(n)                                                               (PCIE_PARF_REG_BASE_OFFS + 0X310 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_RMSK                                                                  0xffffffff
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_MAXn                                                                          15
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PARF_MSG_ADDR_HI_n_ADDR(n), HWIO_PCIE_PARF_MSG_ADDR_HI_n_RMSK)
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_MSG_ADDR_HI_n_ADDR(n), mask)
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PARF_MSG_ADDR_HI_n_ADDR(n),val)
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSG_ADDR_HI_n_ADDR(n),mask,val,HWIO_PCIE_PARF_MSG_ADDR_HI_n_INI(n))
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_MSG_ADDR_HI_BMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_MSG_ADDR_HI_n_MSG_ADDR_HI_SHFT                                                               0

#define HWIO_PCIE_PARF_DBI_BASE_ADDR_ADDR                                                                  (PCIE_PARF_REG_BASE      + 0x350)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_OFFS                                                                  (PCIE_PARF_REG_BASE_OFFS + 0x350)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_RMSK                                                                  0xffffffff
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_IN                    \
                in_dword(HWIO_PCIE_PARF_DBI_BASE_ADDR_ADDR)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_DBI_BASE_ADDR_ADDR, m)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_DBI_BASE_ADDR_ADDR,v)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DBI_BASE_ADDR_ADDR,m,v,HWIO_PCIE_PARF_DBI_BASE_ADDR_IN)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_DBI_BASE_ADDR_BMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_DBI_BASE_ADDR_SHFT                                                             0

#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_ADDR                                                               (PCIE_PARF_REG_BASE      + 0x354)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_OFFS                                                               (PCIE_PARF_REG_BASE_OFFS + 0x354)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_ADDR)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_ADDR, m)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_ADDR,v)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_ADDR,m,v,HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_IN)
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_DBI_BASE_ADDR_HI_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_DBI_BASE_ADDR_HI_DBI_BASE_ADDR_HI_SHFT                                                       0

#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_ADDR                                                            (PCIE_PARF_REG_BASE      + 0x358)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_OFFS                                                            (PCIE_PARF_REG_BASE_OFFS + 0x358)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_RMSK                                                            0xffffffff
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_IN                    \
                in_dword(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_ADDR)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_ADDR, m)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_ADDR,v)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_ADDR,m,v,HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_IN)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_SLV_ADDR_SPACE_SIZE_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_SLV_ADDR_SPACE_SIZE_SHFT                                                 0

#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR                                                         (PCIE_PARF_REG_BASE      + 0x35c)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_OFFS                                                         (PCIE_PARF_REG_BASE_OFFS + 0x35c)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR, m)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR,v)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_ADDR,m,v,HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_IN)
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_SLV_ADDR_SPACE_SIZE_HI_BMSK                                  0xffffffff
#define HWIO_PCIE_PARF_SLV_ADDR_SPACE_SIZE_HI_SLV_ADDR_SPACE_SIZE_HI_SHFT                                           0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR                                                          (PCIE_PARF_REG_BASE      + 0x360)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_OFFS                                                          (PCIE_PARF_REG_BASE_OFFS + 0x360)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR_BASE_BMSK                                                0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_ADDR_BASE_SHFT                                                         0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR                                                       (PCIE_PARF_REG_BASE      + 0x364)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OFFS                                                       (PCIE_PARF_REG_BASE_OFFS + 0x364)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR_BASE_HI_BMSK                                          0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_HI_ADDR_BASE_HI_SHFT                                                   0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR                                                         (PCIE_PARF_REG_BASE      + 0x368)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_OFFS                                                         (PCIE_PARF_REG_BASE_OFFS + 0x368)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR_BASE_BMSK                                               0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_ADDR_BASE_SHFT                                                        0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR                                                      (PCIE_PARF_REG_BASE      + 0x36c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OFFS                                                      (PCIE_PARF_REG_BASE_OFFS + 0x36c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_RMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR_BASE_HI_BMSK                                         0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_HI_ADDR_BASE_HI_SHFT                                                  0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR                                                          (PCIE_PARF_REG_BASE      + 0x370)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_OFFS                                                          (PCIE_PARF_REG_BASE_OFFS + 0x370)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_RMSK                                                          0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR_BASE_BMSK                                                0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_ADDR_BASE_SHFT                                                         0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR                                                       (PCIE_PARF_REG_BASE      + 0x374)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OFFS                                                       (PCIE_PARF_REG_BASE_OFFS + 0x374)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR_BASE_HI_BMSK                                          0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_HI_ADDR_BASE_HI_SHFT                                                   0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR                                                         (PCIE_PARF_REG_BASE      + 0x378)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_OFFS                                                         (PCIE_PARF_REG_BASE_OFFS + 0x378)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR_BASE_BMSK                                               0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_ADDR_BASE_SHFT                                                        0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR                                                      (PCIE_PARF_REG_BASE      + 0x37c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OFFS                                                      (PCIE_PARF_REG_BASE_OFFS + 0x37c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_RMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR_BASE_HI_BMSK                                         0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_HI_ADDR_BASE_HI_SHFT                                                  0

#define HWIO_PCIE_PARF_ECAM_BASE_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x380)
#define HWIO_PCIE_PARF_ECAM_BASE_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x380)
#define HWIO_PCIE_PARF_ECAM_BASE_RMSK                                                                      0xffffffff
#define HWIO_PCIE_PARF_ECAM_BASE_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BASE_ADDR)
#define HWIO_PCIE_PARF_ECAM_BASE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BASE_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BASE_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_BASE_ADDR,v)
#define HWIO_PCIE_PARF_ECAM_BASE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_BASE_ADDR,m,v,HWIO_PCIE_PARF_ECAM_BASE_IN)
#define HWIO_PCIE_PARF_ECAM_BASE_BASE_BMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_ECAM_BASE_BASE_SHFT                                                                          0

#define HWIO_PCIE_PARF_ECAM_BASE_HI_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x384)
#define HWIO_PCIE_PARF_ECAM_BASE_HI_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x384)
#define HWIO_PCIE_PARF_ECAM_BASE_HI_RMSK                                                                   0xffffffff
#define HWIO_PCIE_PARF_ECAM_BASE_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BASE_HI_ADDR)
#define HWIO_PCIE_PARF_ECAM_BASE_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BASE_HI_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BASE_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_BASE_HI_ADDR,v)
#define HWIO_PCIE_PARF_ECAM_BASE_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_BASE_HI_ADDR,m,v,HWIO_PCIE_PARF_ECAM_BASE_HI_IN)
#define HWIO_PCIE_PARF_ECAM_BASE_HI_BASE_HI_BMSK                                                           0xffffffff
#define HWIO_PCIE_PARF_ECAM_BASE_HI_BASE_HI_SHFT                                                                    0

#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR                                                       (PCIE_PARF_REG_BASE      + 0x388)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_OFFS                                                       (PCIE_PARF_REG_BASE_OFFS + 0x388)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR,v)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR,m,v,HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_IN)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR_BASE_BMSK                                             0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_ADDR_BASE_SHFT                                                      0

#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR                                                    (PCIE_PARF_REG_BASE      + 0x38c)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OFFS                                                    (PCIE_PARF_REG_BASE_OFFS + 0x38c)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR,v)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR,m,v,HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_IN)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR_BASE_HI_BMSK                                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_BASE_HI_ADDR_BASE_HI_SHFT                                                0

#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR                                                      (PCIE_PARF_REG_BASE      + 0x390)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OFFS                                                      (PCIE_PARF_REG_BASE_OFFS + 0x390)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_RMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR,v)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR,m,v,HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_IN)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR_LIMIT_BMSK                                           0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_ADDR_LIMIT_SHFT                                                    0

#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR                                                   (PCIE_PARF_REG_BASE      + 0x394)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OFFS                                                   (PCIE_PARF_REG_BASE_OFFS + 0x394)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_RMSK                                                   0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR,v)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR,m,v,HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_IN)
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR_LIMIT_HI_BMSK                                     0xffffffff
#define HWIO_PCIE_PARF_ECAM_OFFSET_REMOVAL_LIMIT_HI_ADDR_LIMIT_HI_SHFT                                              0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR                                                        (PCIE_PARF_REG_BASE      + 0x398)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_OFFS                                                        (PCIE_PARF_REG_BASE_OFFS + 0x398)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR_BASE_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_ADDR_BASE_SHFT                                                       0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR                                                     (PCIE_PARF_REG_BASE      + 0x39c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OFFS                                                     (PCIE_PARF_REG_BASE_OFFS + 0x39c)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_RMSK                                                     0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR_BASE_HI_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_2_HI_ADDR_BASE_HI_SHFT                                                 0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR                                                       (PCIE_PARF_REG_BASE      + 0x3a0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OFFS                                                       (PCIE_PARF_REG_BASE_OFFS + 0x3a0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR_LIMIT_BMSK                                            0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_ADDR_LIMIT_SHFT                                                     0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR                                                    (PCIE_PARF_REG_BASE      + 0x3a4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OFFS                                                    (PCIE_PARF_REG_BASE_OFFS + 0x3a4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR_LIMIT_HI_BMSK                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_2_HI_ADDR_LIMIT_HI_SHFT                                               0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR                                                        (PCIE_PARF_REG_BASE      + 0x3a8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_OFFS                                                        (PCIE_PARF_REG_BASE_OFFS + 0x3a8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR_BASE_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_ADDR_BASE_SHFT                                                       0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR                                                     (PCIE_PARF_REG_BASE      + 0x3ac)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OFFS                                                     (PCIE_PARF_REG_BASE_OFFS + 0x3ac)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_RMSK                                                     0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR_BASE_HI_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_2_HI_ADDR_BASE_HI_SHFT                                                 0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR                                                       (PCIE_PARF_REG_BASE      + 0x3b0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OFFS                                                       (PCIE_PARF_REG_BASE_OFFS + 0x3b0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR_LIMIT_BMSK                                            0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_ADDR_LIMIT_SHFT                                                     0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR                                                    (PCIE_PARF_REG_BASE      + 0x3b4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OFFS                                                    (PCIE_PARF_REG_BASE_OFFS + 0x3b4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR_LIMIT_HI_BMSK                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_2_HI_ADDR_LIMIT_HI_SHFT                                               0

#define HWIO_PCIE_PARF_CORE_ERRORS_ADDR                                                                    (PCIE_PARF_REG_BASE      + 0x3c0)
#define HWIO_PCIE_PARF_CORE_ERRORS_OFFS                                                                    (PCIE_PARF_REG_BASE_OFFS + 0x3c0)
#define HWIO_PCIE_PARF_CORE_ERRORS_RMSK                                                                          0x3f
#define HWIO_PCIE_PARF_CORE_ERRORS_IN                    \
                in_dword(HWIO_PCIE_PARF_CORE_ERRORS_ADDR)
#define HWIO_PCIE_PARF_CORE_ERRORS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CORE_ERRORS_ADDR, m)
#define HWIO_PCIE_PARF_CORE_ERRORS_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_CORE_ERRORS_ADDR,v)
#define HWIO_PCIE_PARF_CORE_ERRORS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CORE_ERRORS_ADDR,m,v,HWIO_PCIE_PARF_CORE_ERRORS_IN)
#define HWIO_PCIE_PARF_CORE_ERRORS_CFG_AER_RC_ERR_MSI_BMSK                                                       0x20
#define HWIO_PCIE_PARF_CORE_ERRORS_CFG_AER_RC_ERR_MSI_SHFT                                                          5
#define HWIO_PCIE_PARF_CORE_ERRORS_CFG_SYS_ERR_RC_BMSK                                                           0x10
#define HWIO_PCIE_PARF_CORE_ERRORS_CFG_SYS_ERR_RC_SHFT                                                              4
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_CORRECTABLE_ERR_BMSK                                                      0x8
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_CORRECTABLE_ERR_SHFT                                                        3
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_NONFATAL_ERR_BMSK                                                         0x4
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_NONFATAL_ERR_SHFT                                                           2
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_FATAL_ERR_BMSK                                                            0x2
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_FATAL_ERR_SHFT                                                              1
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_QOVERFLOW_BMSK                                                            0x1
#define HWIO_PCIE_PARF_CORE_ERRORS_RADM_QOVERFLOW_SHFT                                                              0

#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_ADDR                                                         (PCIE_PARF_REG_BASE      + 0x3c4)
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_OFFS                                                         (PCIE_PARF_REG_BASE_OFFS + 0x3c4)
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_RMSK                                                            0x1ffff
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_IN                    \
                in_dword(HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_ADDR)
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_ADDR, m)
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_ADDR,v)
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_ADDR,m,v,HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_IN)
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_BMSK                                  0x18000
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_SHFT                                       15
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_EN_BMSK                                0x4000
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_BRESP_EN_SHFT                                    14
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_BMSK                              0x3000
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_SHFT                                  12
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_EN_BMSK                            0x800
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_BRESP_EN_SHFT                               11
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RDATA_EN_BMSK                                 0x400
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RDATA_EN_SHFT                                    10
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RDATA_EN_BMSK                            0x200
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RDATA_EN_SHFT                                9
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_CRS_VALUE_BMSK                                                    0x1c0
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_CRS_VALUE_SHFT                                                        6
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_BMSK                                     0x30
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_SHFT                                        4
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_EN_BMSK                                   0x8
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_CRS_RRESP_EN_SHFT                                     3
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_BMSK                                 0x6
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_SHFT                                   1
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_EN_BMSK                              0x1
#define HWIO_PCIE_PARF_SLAVE_AXI_ERROR_REPORT_AXI_SLAVE_ERROR_POISONED_RRESP_EN_SHFT                                0

#define HWIO_PCIE_INT_ALL_TYPE_ADDR                                                                        (PCIE_PARF_REG_BASE      + 0x3c8)
#define HWIO_PCIE_INT_ALL_TYPE_OFFS                                                                        (PCIE_PARF_REG_BASE_OFFS + 0x3c8)
#define HWIO_PCIE_INT_ALL_TYPE_RMSK                                                                        0xfffffffe
#define HWIO_PCIE_INT_ALL_TYPE_IN                    \
                in_dword(HWIO_PCIE_INT_ALL_TYPE_ADDR)
#define HWIO_PCIE_INT_ALL_TYPE_INM(m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_TYPE_ADDR, m)
#define HWIO_PCIE_INT_ALL_TYPE_OUT(v)            \
                out_dword(HWIO_PCIE_INT_ALL_TYPE_ADDR,v)
#define HWIO_PCIE_INT_ALL_TYPE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_INT_ALL_TYPE_ADDR,m,v,HWIO_PCIE_INT_ALL_TYPE_IN)
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_BMSK                                                           0x80000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_SHFT                                                                   31
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_7_BMSK                                                     0x40000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_7_SHFT                                                             30
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_6_BMSK                                                     0x20000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_6_SHFT                                                             29
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_5_BMSK                                                     0x10000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_5_SHFT                                                             28
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_4_BMSK                                                      0x8000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_4_SHFT                                                             27
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_3_BMSK                                                      0x4000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_3_SHFT                                                             26
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_2_BMSK                                                      0x2000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_2_SHFT                                                             25
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_1_BMSK                                                      0x1000000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_1_SHFT                                                             24
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_0_BMSK                                                       0x800000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MSI_DEV_0_SHFT                                                             23
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_EDMA_INT_BMSK                                                        0x400000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_EDMA_INT_SHFT                                                              22
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTA_BMSK                                                                0x200000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTA_SHFT                                                                      21
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTB_BMSK                                                                0x100000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTB_SHFT                                                                      20
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTC_BMSK                                                                 0x80000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTC_SHFT                                                                      19
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTD_BMSK                                                                 0x40000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INTD_SHFT                                                                      18
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_PME_BMSK                                                          0x20000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_PME_SHFT                                                               17
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PME_LEGACY_BMSK                                                       0x10000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PME_LEGACY_SHFT                                                            16
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_ERR_BMSK                                                           0x8000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_ERR_SHFT                                                               15
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_AER_LEGACY_BMSK                                                        0x4000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_AER_LEGACY_SHFT                                                            14
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_LINK_UP_BMSK                                                       0x2000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_PLS_LINK_UP_SHFT                                                           13
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_LINK_REQ_RST_FLUSH_BMSK                                                0x1000
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_LINK_REQ_RST_FLUSH_SHFT                                                    12
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_CFG_WRITE_BMSK                                                          0x800
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_CFG_WRITE_SHFT                                                             11
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MMIO_WRITE_BMSK                                                         0x400
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MMIO_WRITE_SHFT                                                            10
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_L1SS_IDLE_TO_BMSK                                                       0x200
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_L1SS_IDLE_TO_SHFT                                                           9
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_DSTATE_CHANGE_BMSK                                                      0x100
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_DSTATE_CHANGE_SHFT                                                          8
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MHI_A7_BMSK                                                              0x80
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MHI_A7_SHFT                                                                 7
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MHI_Q6_BMSK                                                              0x40
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_MHI_Q6_SHFT                                                                 6
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_LTR_BMSK                                                                 0x20
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_LTR_SHFT                                                                    5
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_DEBUG_BMSK                                                               0x10
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_INT_DEBUG_SHFT                                                                  4
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_RADM_TURNOFF_BMSK                                                             0x8
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_RADM_TURNOFF_SHFT                                                               3
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_CFG_BUS_MASTER_EN_BMSK                                                        0x4
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_CFG_BUS_MASTER_EN_SHFT                                                          2
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_SMLH_REQ_RST_LINK_DOWN_BMSK                                                   0x2
#define HWIO_PCIE_INT_ALL_TYPE_PCIE_SMLH_REQ_RST_LINK_DOWN_SHFT                                                     1

#define HWIO_PCIE_PARF_INT_ALL_SOURCE_ADDR                                                                 (PCIE_PARF_REG_BASE      + 0x3cc)
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_OFFS                                                                 (PCIE_PARF_REG_BASE_OFFS + 0x3cc)
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_IN                    \
                in_dword(HWIO_PCIE_PARF_INT_ALL_SOURCE_ADDR)
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_INT_ALL_SOURCE_ADDR, m)
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_INT_SRC_BMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_INT_ALL_SOURCE_INT_SRC_SHFT                                                                  0

#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_ADDR                                                           (PCIE_PARF_REG_BASE      + 0x3d0)
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_OFFS                                                           (PCIE_PARF_REG_BASE_OFFS + 0x3d0)
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_RMSK                                                           0xc00000ff
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_IN                    \
                in_dword(HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_ADDR)
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_ADDR, m)
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_ADDR,v)
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_ADDR,m,v,HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_IN)
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_TPH_REQ_EN_STATUS_BMSK                                         0xc0000000
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_TPH_REQ_EN_STATUS_SHFT                                                 30
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_TRANSLATION_TABLE_BMSK                                               0xff
#define HWIO_PCIE_PARF_CFG_TPH_AXUSER_TRANS_TRANSLATION_TABLE_SHFT                                                  0

#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_ADDR                                                               (PCIE_PARF_REG_BASE      + 0x3d4)
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_OFFS                                                               (PCIE_PARF_REG_BASE_OFFS + 0x3d4)
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_RMSK                                                                      0xf
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_IN                    \
                in_dword(HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_ADDR)
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_ADDR, m)
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_ADDR,v)
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_ADDR,m,v,HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_IN)
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_EN_BMSK                                               0x8
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_EN_SHFT                                                 3
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_VALUE_BMSK                                            0x4
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_RD_NO_SNOOP_OVERIDE_VALUE_SHFT                                              2
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_EN_BMSK                                               0x2
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_EN_SHFT                                                 1
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_VALUE_BMSK                                            0x1
#define HWIO_PCIE_PARF_NO_SNOOP_OVERIDE_WR_NO_SNOOP_OVERIDE_VALUE_SHFT                                              0

#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(n)                                                 (PCIE_PARF_REG_BASE      + 0X400 + (0x4*(n)))
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_OFFS(n)                                                 (PCIE_PARF_REG_BASE_OFFS + 0X400 + (0x4*(n)))
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_MAXn                                                            35
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(n), HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_RMSK)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_ADDR(n), mask)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_VALUE_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_LTSSM_DEBUG_COUNTER_VALUE_n_VALUE_SHFT                                                       0

#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR                                                  (PCIE_PARF_REG_BASE      + 0x490)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_OFFS                                                  (PCIE_PARF_REG_BASE_OFFS + 0x490)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_RMSK                                                  0xffffffff
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_IN                    \
                in_dword(HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_ADDR, m)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_VALUE_BMSK                                            0xffffffff
#define HWIO_PCIE_PARF_LTSSM_DEBUG_AUX_COUNTER_VALUE_VALUE_SHFT                                                     0

#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x494)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x494)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_RMSK                                                                       0x7
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_IN                    \
                in_dword(HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_ADDR)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_ADDR, m)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_ADDR,v)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_ADDR,m,v,HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_IN)
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_MODE_BMSK                                                                  0x4
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_MODE_SHFT                                                                    2
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_COUNTER_CLEAR_BMSK                                                         0x2
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_COUNTER_CLEAR_SHFT                                                           1
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_EN_BMSK                                                                    0x1
#define HWIO_PCIE_PARF_LTSSM_DEBUG_CFG_EN_SHFT                                                                      0

#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR                                                        (PCIE_PARF_REG_BASE      + 0x4a0)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_OFFS                                                        (PCIE_PARF_REG_BASE_OFFS + 0x4a0)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_RMSK                                                               0x3
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_IN                    \
                in_dword(HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR, m)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR,v)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_ADDR,m,v,HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_IN)
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_NO_SNOOP_CHANGE_HALT_EN_BMSK                                       0x2
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_NO_SNOOP_CHANGE_HALT_EN_SHFT                                         1
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_BDF_CHANGE_HALT_EN_BMSK                                            0x1
#define HWIO_PCIE_PARF_AXI_MSTR_WR_NS_BDF_HALT_BDF_CHANGE_HALT_EN_SHFT                                              0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR                                                   (PCIE_PARF_REG_BASE      + 0x4c0)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_OFFS                                                   (PCIE_PARF_REG_BASE_OFFS + 0x4c0)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_RMSK                                                   0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_BMSK                              0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_SHFT                                       0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR                                                   (PCIE_PARF_REG_BASE      + 0x4c4)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_OFFS                                                   (PCIE_PARF_REG_BASE_OFFS + 0x4c4)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_RMSK                                                   0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_BMSK                              0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_SHFT                                       0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR                                                      (PCIE_PARF_REG_BASE      + 0x4c8)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_OFFS                                                      (PCIE_PARF_REG_BASE_OFFS + 0x4c8)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_RMSK                                                      0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_AWRITE_BMSK                                               0x80000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_AWRITE_SHFT                                                       31
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_APROTNS_BMSK                                              0x40000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_APROTNS_SHFT                                                      30
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_APRIV_BMSK                                                0x20000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_APRIV_SHFT                                                        29
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ABURST_BMSK                                               0x10000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ABURST_SHFT                                                       28
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ASIZE_BMSK                                                 0xe000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ASIZE_SHFT                                                        25
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ALEN_BMSK                                                  0x1e00000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_ALEN_SHFT                                                         21
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_AID_BMSK                                                    0x1fffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_XACTION_ATTR_AID_SHFT                                                           0

#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR                                                 (PCIE_PARF_REG_BASE      + 0x4d0)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_OFFS                                                 (PCIE_PARF_REG_BASE_OFFS + 0x4d0)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_RMSK                                                       0x3f
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_IN                    \
                in_dword(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_ADDR, m)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_DIS_BMSK                                0x20
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_DIS_SHFT                                   5
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_EN_BMSK                                 0x10
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_L1SS_SLEEP_MHI_FWD_EN_SHFT                                    4
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_REF_GEN_REQ_ON_BMSK                                         0x8
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_REF_GEN_REQ_ON_SHFT                                           3
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_PHY_AUX_CLK_REQ_ON_BMSK                                     0x4
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_PHY_AUX_CLK_REQ_ON_SHFT                                       2
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_BACK_SWITCH_DONE_BMSK                              0x2
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_BACK_SWITCH_DONE_SHFT                                1
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_TO_AUX_SWITCH_DONE_BMSK                            0x1
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_STATUS_MSTR_CLK_TO_AUX_SWITCH_DONE_SHFT                              0

#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR                                                    (PCIE_PARF_REG_BASE      + 0x4d4)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OFFS                                                    (PCIE_PARF_REG_BASE_OFFS + 0x4d4)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_RMSK                                                        0xff31
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_IN                    \
                in_dword(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR, m)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR,v)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_ADDR,m,v,HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_IN)
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_AUDIO_DB_PRIORITY_BMSK                                      0x8000
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_AUDIO_DB_PRIORITY_SHFT                                          15
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_DB_PRIORITY_BMSK                                            0x4000
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_DB_PRIORITY_SHFT                                                14
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_VALUE_BMSK                          0x2000
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_VALUE_SHFT                              13
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_EN_BMSK                             0x1000
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_REF_GEN_REQ_EN_SHFT                                 12
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_PERIOD_PHY_AUX_CLK_REQ_AFTER_SWITCH_BMSK                     0xf00
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_PERIOD_PHY_AUX_CLK_REQ_AFTER_SWITCH_SHFT                         8
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_VALUE_BMSK                        0x20
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_VALUE_SHFT                           5
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_EN_BMSK                           0x10
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_SW_OVERRIDE_PHY_AUX_CLK_REQ_EN_SHFT                              4
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_L1SS_SLEEP_MODE_BMSK                                           0x1
#define HWIO_PCIE_PARF_L1SS_SLEEP_MODE_HANDLER_CFG_L1SS_SLEEP_MODE_SHFT                                             0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR                                                        (PCIE_PARF_REG_BASE      + 0x4e0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_OFFS                                                        (PCIE_PARF_REG_BASE_OFFS + 0x4e0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR_BASE_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_ADDR_BASE_SHFT                                                       0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR                                                     (PCIE_PARF_REG_BASE      + 0x4e4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OFFS                                                     (PCIE_PARF_REG_BASE_OFFS + 0x4e4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_RMSK                                                     0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR_BASE_HI_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_BASE_3_HI_ADDR_BASE_HI_SHFT                                                 0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR                                                       (PCIE_PARF_REG_BASE      + 0x4e8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OFFS                                                       (PCIE_PARF_REG_BASE_OFFS + 0x4e8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR_LIMIT_BMSK                                            0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_ADDR_LIMIT_SHFT                                                     0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR                                                    (PCIE_PARF_REG_BASE      + 0x4ec)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OFFS                                                    (PCIE_PARF_REG_BASE_OFFS + 0x4ec)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR_LIMIT_HI_BMSK                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_WR_LIMIT_3_HI_ADDR_LIMIT_HI_SHFT                                               0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR                                                        (PCIE_PARF_REG_BASE      + 0x4f0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_OFFS                                                        (PCIE_PARF_REG_BASE_OFFS + 0x4f0)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_RMSK                                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR_BASE_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_ADDR_BASE_SHFT                                                       0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR                                                     (PCIE_PARF_REG_BASE      + 0x4f4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OFFS                                                     (PCIE_PARF_REG_BASE_OFFS + 0x4f4)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_RMSK                                                     0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR_BASE_HI_BMSK                                        0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_BASE_3_HI_ADDR_BASE_HI_SHFT                                                 0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR                                                       (PCIE_PARF_REG_BASE      + 0x4f8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OFFS                                                       (PCIE_PARF_REG_BASE_OFFS + 0x4f8)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR_LIMIT_BMSK                                            0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_ADDR_LIMIT_SHFT                                                     0

#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR                                                    (PCIE_PARF_REG_BASE      + 0x4fc)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OFFS                                                    (PCIE_PARF_REG_BASE_OFFS + 0x4fc)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_RMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR, m)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR,v)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR,m,v,HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_IN)
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR_LIMIT_HI_BMSK                                      0xffffffff
#define HWIO_PCIE_PARF_BLOCK_SLV_AXI_RD_LIMIT_3_HI_ADDR_LIMIT_HI_SHFT                                               0

#define HWIO_PCIE_INT_ALL_2_STATUS_ADDR                                                                    (PCIE_PARF_REG_BASE      + 0x500)
#define HWIO_PCIE_INT_ALL_2_STATUS_OFFS                                                                    (PCIE_PARF_REG_BASE_OFFS + 0x500)
#define HWIO_PCIE_INT_ALL_2_STATUS_RMSK                                                                     0x7ffffff
#define HWIO_PCIE_INT_ALL_2_STATUS_IN                    \
                in_dword(HWIO_PCIE_INT_ALL_2_STATUS_ADDR)
#define HWIO_PCIE_INT_ALL_2_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_2_STATUS_ADDR, m)
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_LINK_AUTO_BW_INT_STATUS_BMSK                                        0x4000000
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_LINK_AUTO_BW_INT_STATUS_SHFT                                               26
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_BW_MGT_INT_STATUS_BMSK                                              0x2000000
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_BW_MGT_INT_STATUS_SHFT                                                     25
#define HWIO_PCIE_INT_ALL_2_STATUS_CFG_BUS_MASTER_EN_DEASSERT_BMSK                                          0x1000000
#define HWIO_PCIE_INT_ALL_2_STATUS_CFG_BUS_MASTER_EN_DEASSERT_SHFT                                                 24
#define HWIO_PCIE_INT_ALL_2_STATUS_B2S_RD_UNKNOWN_BDF_PLS_BMSK                                               0x800000
#define HWIO_PCIE_INT_ALL_2_STATUS_B2S_RD_UNKNOWN_BDF_PLS_SHFT                                                     23
#define HWIO_PCIE_INT_ALL_2_STATUS_B2S_WR_UNKNOWN_BDF_PLS_BMSK                                               0x400000
#define HWIO_PCIE_INT_ALL_2_STATUS_B2S_WR_UNKNOWN_BDF_PLS_SHFT                                                     22
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_PLS_AER_BMSK                                                     0x200000
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_PLS_AER_SHFT                                                           21
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_HP_INT_EN_CHANGED_BMSK                                               0x100000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_HP_INT_EN_CHANGED_SHFT                                                     20
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_BMSK                                  0x80000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_SHFT                                       19
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_FAULT_DET_EN_CHANGED_BMSK                                         0x40000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_FAULT_DET_EN_CHANGED_SHFT                                              18
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_BMSK                                      0x20000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_SHFT                                           17
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PRE_DET_CHGED_EN_CHANGED_BMSK                                         0x10000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PRE_DET_CHGED_EN_CHANGED_SHFT                                              16
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_BMSK                                  0x8000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_SHFT                                      15
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_DLL_STATE_CHGED_EN_CHANGED_BMSK                                        0x4000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_DLL_STATE_CHGED_EN_CHANGED_SHFT                                            14
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_CTRL_ACCESS_BMSK                                                       0x2000
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_CTRL_ACCESS_SHFT                                                           13
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_AXI_RD_INT_BMSK                                                0x1000
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_AXI_RD_INT_SHFT                                                    12
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_AXI_WR_INT_BMSK                                                 0x800
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_AXI_WR_INT_SHFT                                                    11
#define HWIO_PCIE_INT_ALL_2_STATUS_EQUALIZATION_REQ_BMSK                                                        0x400
#define HWIO_PCIE_INT_ALL_2_STATUS_EQUALIZATION_REQ_SHFT                                                           10
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_EML_CONTROL_CHANGED_BMSK                                                0x200
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_EML_CONTROL_CHANGED_SHFT                                                    9
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                            0x100
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                                8
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_ATTEN_IND_CHANGED_BMSK                                                   0x80
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_ATTEN_IND_CHANGED_SHFT                                                      7
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_IND_CHANGED_BMSK                                                     0x40
#define HWIO_PCIE_INT_ALL_2_STATUS_SLOT_PWR_IND_CHANGED_SHFT                                                        6
#define HWIO_PCIE_INT_ALL_2_STATUS_HP_MSI_BMSK                                                                   0x20
#define HWIO_PCIE_INT_ALL_2_STATUS_HP_MSI_SHFT                                                                      5
#define HWIO_PCIE_INT_ALL_2_STATUS_HP_INT_BMSK                                                                   0x10
#define HWIO_PCIE_INT_ALL_2_STATUS_HP_INT_SHFT                                                                      4
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_INT_BMSK                                                          0x8
#define HWIO_PCIE_INT_ALL_2_STATUS_ECAM_BLOCKED_INT_SHFT                                                            3
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                       0x4
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                         2
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                       0x2
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                         1
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                           0x1
#define HWIO_PCIE_INT_ALL_2_STATUS_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                             0

#define HWIO_PCIE_INT_ALL_2_CLEAR_ADDR                                                                     (PCIE_PARF_REG_BASE      + 0x504)
#define HWIO_PCIE_INT_ALL_2_CLEAR_OFFS                                                                     (PCIE_PARF_REG_BASE_OFFS + 0x504)
#define HWIO_PCIE_INT_ALL_2_CLEAR_RMSK                                                                      0x7ffffff
#define HWIO_PCIE_INT_ALL_2_CLEAR_OUT(v)            \
                out_dword(HWIO_PCIE_INT_ALL_2_CLEAR_ADDR,v)
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_LINK_AUTO_BW_INT_STATUS_BMSK                                         0x4000000
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_LINK_AUTO_BW_INT_STATUS_SHFT                                                26
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_BW_MGT_INT_STATUS_BMSK                                               0x2000000
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_BW_MGT_INT_STATUS_SHFT                                                      25
#define HWIO_PCIE_INT_ALL_2_CLEAR_CFG_BUS_MASTER_EN_DEASSERT_BMSK                                           0x1000000
#define HWIO_PCIE_INT_ALL_2_CLEAR_CFG_BUS_MASTER_EN_DEASSERT_SHFT                                                  24
#define HWIO_PCIE_INT_ALL_2_CLEAR_B2S_RD_UNKNOWN_BDF_PLS_BMSK                                                0x800000
#define HWIO_PCIE_INT_ALL_2_CLEAR_B2S_RD_UNKNOWN_BDF_PLS_SHFT                                                      23
#define HWIO_PCIE_INT_ALL_2_CLEAR_B2S_WR_UNKNOWN_BDF_PLS_BMSK                                                0x400000
#define HWIO_PCIE_INT_ALL_2_CLEAR_B2S_WR_UNKNOWN_BDF_PLS_SHFT                                                      22
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_PLS_AER_BMSK                                                      0x200000
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_PLS_AER_SHFT                                                            21
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_HP_INT_EN_CHANGED_BMSK                                                0x100000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_HP_INT_EN_CHANGED_SHFT                                                      20
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_BMSK                                   0x80000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_SHFT                                        19
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_FAULT_DET_EN_CHANGED_BMSK                                          0x40000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_FAULT_DET_EN_CHANGED_SHFT                                               18
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_BMSK                                       0x20000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_SHFT                                            17
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PRE_DET_CHGED_EN_CHANGED_BMSK                                          0x10000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PRE_DET_CHGED_EN_CHANGED_SHFT                                               16
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_BMSK                                   0x8000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_SHFT                                       15
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_DLL_STATE_CHGED_EN_CHANGED_BMSK                                         0x4000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_DLL_STATE_CHGED_EN_CHANGED_SHFT                                             14
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_CTRL_ACCESS_BMSK                                                        0x2000
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_CTRL_ACCESS_SHFT                                                            13
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_AXI_RD_INT_BMSK                                                 0x1000
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_AXI_RD_INT_SHFT                                                     12
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_AXI_WR_INT_BMSK                                                  0x800
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_AXI_WR_INT_SHFT                                                     11
#define HWIO_PCIE_INT_ALL_2_CLEAR_EQUALIZATION_REQ_BMSK                                                         0x400
#define HWIO_PCIE_INT_ALL_2_CLEAR_EQUALIZATION_REQ_SHFT                                                            10
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_EML_CONTROL_CHANGED_BMSK                                                 0x200
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_EML_CONTROL_CHANGED_SHFT                                                     9
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                             0x100
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                                 8
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_ATTEN_IND_CHANGED_BMSK                                                    0x80
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_ATTEN_IND_CHANGED_SHFT                                                       7
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_IND_CHANGED_BMSK                                                      0x40
#define HWIO_PCIE_INT_ALL_2_CLEAR_SLOT_PWR_IND_CHANGED_SHFT                                                         6
#define HWIO_PCIE_INT_ALL_2_CLEAR_HP_MSI_BMSK                                                                    0x20
#define HWIO_PCIE_INT_ALL_2_CLEAR_HP_MSI_SHFT                                                                       5
#define HWIO_PCIE_INT_ALL_2_CLEAR_HP_INT_BMSK                                                                    0x10
#define HWIO_PCIE_INT_ALL_2_CLEAR_HP_INT_SHFT                                                                       4
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_INT_BMSK                                                           0x8
#define HWIO_PCIE_INT_ALL_2_CLEAR_ECAM_BLOCKED_INT_SHFT                                                             3
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                        0x4
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                          2
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                        0x2
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                          1
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                            0x1
#define HWIO_PCIE_INT_ALL_2_CLEAR_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                              0

#define HWIO_PCIE_INT_ALL_2_MASK_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x508)
#define HWIO_PCIE_INT_ALL_2_MASK_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x508)
#define HWIO_PCIE_INT_ALL_2_MASK_RMSK                                                                       0x7ffffff
#define HWIO_PCIE_INT_ALL_2_MASK_IN                    \
                in_dword(HWIO_PCIE_INT_ALL_2_MASK_ADDR)
#define HWIO_PCIE_INT_ALL_2_MASK_INM(m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_2_MASK_ADDR, m)
#define HWIO_PCIE_INT_ALL_2_MASK_OUT(v)            \
                out_dword(HWIO_PCIE_INT_ALL_2_MASK_ADDR,v)
#define HWIO_PCIE_INT_ALL_2_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_INT_ALL_2_MASK_ADDR,m,v,HWIO_PCIE_INT_ALL_2_MASK_IN)
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_LINK_AUTO_BW_INT_STATUS_BMSK                                          0x4000000
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_LINK_AUTO_BW_INT_STATUS_SHFT                                                 26
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_BW_MGT_INT_STATUS_BMSK                                                0x2000000
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_BW_MGT_INT_STATUS_SHFT                                                       25
#define HWIO_PCIE_INT_ALL_2_MASK_CFG_BUS_MASTER_EN_DEASSERT_BMSK                                            0x1000000
#define HWIO_PCIE_INT_ALL_2_MASK_CFG_BUS_MASTER_EN_DEASSERT_SHFT                                                   24
#define HWIO_PCIE_INT_ALL_2_MASK_B2S_RD_UNKNOWN_BDF_PLS_BMSK                                                 0x800000
#define HWIO_PCIE_INT_ALL_2_MASK_B2S_RD_UNKNOWN_BDF_PLS_SHFT                                                       23
#define HWIO_PCIE_INT_ALL_2_MASK_B2S_WR_UNKNOWN_BDF_PLS_BMSK                                                 0x400000
#define HWIO_PCIE_INT_ALL_2_MASK_B2S_WR_UNKNOWN_BDF_PLS_SHFT                                                       22
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_PLS_AER_BMSK                                                       0x200000
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_PLS_AER_SHFT                                                             21
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_HP_INT_EN_CHANGED_BMSK                                                 0x100000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_HP_INT_EN_CHANGED_SHFT                                                       20
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_BMSK                                    0x80000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_SHFT                                         19
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_FAULT_DET_EN_CHANGED_BMSK                                           0x40000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_FAULT_DET_EN_CHANGED_SHFT                                                18
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_BMSK                                        0x20000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_SHFT                                             17
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PRE_DET_CHGED_EN_CHANGED_BMSK                                           0x10000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PRE_DET_CHGED_EN_CHANGED_SHFT                                                16
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_BMSK                                    0x8000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_SHFT                                        15
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_DLL_STATE_CHGED_EN_CHANGED_BMSK                                          0x4000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_DLL_STATE_CHGED_EN_CHANGED_SHFT                                              14
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_CTRL_ACCESS_BMSK                                                         0x2000
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_CTRL_ACCESS_SHFT                                                             13
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_AXI_RD_INT_BMSK                                                  0x1000
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_AXI_RD_INT_SHFT                                                      12
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_AXI_WR_INT_BMSK                                                   0x800
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_AXI_WR_INT_SHFT                                                      11
#define HWIO_PCIE_INT_ALL_2_MASK_EQUALIZATION_REQ_BMSK                                                          0x400
#define HWIO_PCIE_INT_ALL_2_MASK_EQUALIZATION_REQ_SHFT                                                             10
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_EML_CONTROL_CHANGED_BMSK                                                  0x200
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_EML_CONTROL_CHANGED_SHFT                                                      9
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                              0x100
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                                  8
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_ATTEN_IND_CHANGED_BMSK                                                     0x80
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_ATTEN_IND_CHANGED_SHFT                                                        7
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_IND_CHANGED_BMSK                                                       0x40
#define HWIO_PCIE_INT_ALL_2_MASK_SLOT_PWR_IND_CHANGED_SHFT                                                          6
#define HWIO_PCIE_INT_ALL_2_MASK_HP_MSI_BMSK                                                                     0x20
#define HWIO_PCIE_INT_ALL_2_MASK_HP_MSI_SHFT                                                                        5
#define HWIO_PCIE_INT_ALL_2_MASK_HP_INT_BMSK                                                                     0x10
#define HWIO_PCIE_INT_ALL_2_MASK_HP_INT_SHFT                                                                        4
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_INT_BMSK                                                            0x8
#define HWIO_PCIE_INT_ALL_2_MASK_ECAM_BLOCKED_INT_SHFT                                                              3
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                         0x4
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                           2
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                         0x2
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                           1
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                             0x1
#define HWIO_PCIE_INT_ALL_2_MASK_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                               0

#define HWIO_PCIE_INT_ALL_2_TYPE_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x50c)
#define HWIO_PCIE_INT_ALL_2_TYPE_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x50c)
#define HWIO_PCIE_INT_ALL_2_TYPE_RMSK                                                                       0x7ffffff
#define HWIO_PCIE_INT_ALL_2_TYPE_IN                    \
                in_dword(HWIO_PCIE_INT_ALL_2_TYPE_ADDR)
#define HWIO_PCIE_INT_ALL_2_TYPE_INM(m)            \
                in_dword_masked(HWIO_PCIE_INT_ALL_2_TYPE_ADDR, m)
#define HWIO_PCIE_INT_ALL_2_TYPE_OUT(v)            \
                out_dword(HWIO_PCIE_INT_ALL_2_TYPE_ADDR,v)
#define HWIO_PCIE_INT_ALL_2_TYPE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_INT_ALL_2_TYPE_ADDR,m,v,HWIO_PCIE_INT_ALL_2_TYPE_IN)
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_LINK_AUTO_BW_INT_STATUS_BMSK                                          0x4000000
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_LINK_AUTO_BW_INT_STATUS_SHFT                                                 26
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_BW_MGT_INT_STATUS_BMSK                                                0x2000000
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_BW_MGT_INT_STATUS_SHFT                                                       25
#define HWIO_PCIE_INT_ALL_2_TYPE_CFG_BUS_MASTER_EN_DEASSERT_BMSK                                            0x1000000
#define HWIO_PCIE_INT_ALL_2_TYPE_CFG_BUS_MASTER_EN_DEASSERT_SHFT                                                   24
#define HWIO_PCIE_INT_ALL_2_TYPE_B2S_RD_UNKNOWN_BDF_PLS_BMSK                                                 0x800000
#define HWIO_PCIE_INT_ALL_2_TYPE_B2S_RD_UNKNOWN_BDF_PLS_SHFT                                                       23
#define HWIO_PCIE_INT_ALL_2_TYPE_B2S_WR_UNKNOWN_BDF_PLS_BMSK                                                 0x400000
#define HWIO_PCIE_INT_ALL_2_TYPE_B2S_WR_UNKNOWN_BDF_PLS_SHFT                                                       22
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_PLS_AER_BMSK                                                       0x200000
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_PLS_AER_SHFT                                                             21
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_HP_INT_EN_CHANGED_BMSK                                                 0x100000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_HP_INT_EN_CHANGED_SHFT                                                       20
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_BMSK                                    0x80000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_ATTEN_BUTTON_PRESSED_EN_CHANGED_SHFT                                         19
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_FAULT_DET_EN_CHANGED_BMSK                                           0x40000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_FAULT_DET_EN_CHANGED_SHFT                                                18
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_BMSK                                        0x20000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_MRL_SENSOR_CHGED_EN_CHANGED_SHFT                                             17
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PRE_DET_CHGED_EN_CHANGED_BMSK                                           0x10000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PRE_DET_CHGED_EN_CHANGED_SHFT                                                16
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_BMSK                                    0x8000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_CMD_CPLED_STATE_CHGED_EN_CHANGED_SHFT                                        15
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_DLL_STATE_CHGED_EN_CHANGED_BMSK                                          0x4000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_DLL_STATE_CHGED_EN_CHANGED_SHFT                                              14
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_CTRL_ACCESS_BMSK                                                         0x2000
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_CTRL_ACCESS_SHFT                                                             13
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_AXI_RD_INT_BMSK                                                  0x1000
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_AXI_RD_INT_SHFT                                                      12
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_AXI_WR_INT_BMSK                                                   0x800
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_AXI_WR_INT_SHFT                                                      11
#define HWIO_PCIE_INT_ALL_2_TYPE_EQUALIZATION_REQ_BMSK                                                          0x400
#define HWIO_PCIE_INT_ALL_2_TYPE_EQUALIZATION_REQ_SHFT                                                             10
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_EML_CONTROL_CHANGED_BMSK                                                  0x200
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_EML_CONTROL_CHANGED_SHFT                                                      9
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_CTRLER_CTRL_CHANGED_BMSK                                              0x100
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_CTRLER_CTRL_CHANGED_SHFT                                                  8
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_ATTEN_IND_CHANGED_BMSK                                                     0x80
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_ATTEN_IND_CHANGED_SHFT                                                        7
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_IND_CHANGED_BMSK                                                       0x40
#define HWIO_PCIE_INT_ALL_2_TYPE_SLOT_PWR_IND_CHANGED_SHFT                                                          6
#define HWIO_PCIE_INT_ALL_2_TYPE_HP_MSI_BMSK                                                                     0x20
#define HWIO_PCIE_INT_ALL_2_TYPE_HP_MSI_SHFT                                                                        5
#define HWIO_PCIE_INT_ALL_2_TYPE_HP_INT_BMSK                                                                     0x10
#define HWIO_PCIE_INT_ALL_2_TYPE_HP_INT_SHFT                                                                        4
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_INT_BMSK                                                            0x8
#define HWIO_PCIE_INT_ALL_2_TYPE_ECAM_BLOCKED_INT_SHFT                                                              3
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_BMSK                                         0x4
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_RD_SHFT                                           2
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_BMSK                                         0x2
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_DEBUG_ACCESS_WR_SHFT                                           1
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_BMSK                                             0x1
#define HWIO_PCIE_INT_ALL_2_TYPE_PCIE_INT_L1SS_SLEEP_BRESP_ERROR_SHFT                                               0

#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_ADDR                                                               (PCIE_PARF_REG_BASE      + 0x510)
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_OFFS                                                               (PCIE_PARF_REG_BASE_OFFS + 0x510)
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_IN                    \
                in_dword(HWIO_PCIE_PARF_INT_ALL_2_SOURCE_ADDR)
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_INT_ALL_2_SOURCE_ADDR, m)
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_INT_SRC_BMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_INT_ALL_2_SOURCE_INT_SRC_SHFT                                                                0

#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR                                                        (PCIE_PARF_REG_BASE      + 0x514)
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_OFFS                                                        (PCIE_PARF_REG_BASE_OFFS + 0x514)
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_RMSK                                                             0x3ff
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_IN                    \
                in_dword(HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR)
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_ADDR, m)
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_CNT_BMSK                                                   0x3e0
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_CNT_SHFT                                                       5
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BID_BMSK                                                          0x1c
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BID_SHFT                                                             2
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_BMSK                                                         0x3
#define HWIO_PCIE_PARF_L1SS_SLEEP_DB_BRESP_ERR_BRESP_SHFT                                                           0

#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR                                                       (PCIE_PARF_REG_BASE      + 0x518)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OFFS                                                       (PCIE_PARF_REG_BASE_OFFS + 0x518)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_RMSK                                                        0x3ffffff
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_IN                    \
                in_dword(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR, m)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR,v)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_ADDR,m,v,HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_IN)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_WID_BMSK                                                    0x3c00000
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_WID_SHFT                                                           22
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWPROT_BMSK                                                  0x380000
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWPROT_SHFT                                                        19
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWCACHE_BMSK                                                  0x78000
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWCACHE_SHFT                                                       15
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLOCK_BMSK                                                    0x6000
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLOCK_SHFT                                                        13
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWBURST_BMSK                                                   0x1800
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWBURST_SHFT                                                       11
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLEN_BMSK                                                      0x780
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWLEN_SHFT                                                          7
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWSIZE_BMSK                                                      0x70
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWSIZE_SHFT                                                         4
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWID_BMSK                                                         0xf
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_CFG_AWID_SHFT                                                           0

#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR                                                (PCIE_PARF_REG_BASE      + 0x51c)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OFFS                                                (PCIE_PARF_REG_BASE_OFFS + 0x51c)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_RMSK                                                  0x1fffff
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_IN                    \
                in_dword(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR, m)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR,v)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_ADDR,m,v,HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_IN)
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_BDF_BMSK                                              0x1fffe0
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_BDF_SHFT                                                     5
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_RO_BMSK                                               0x10
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_RO_SHFT                                                  4
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_NS_BMSK                                                0x8
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_TLP_NS_SHFT                                                  3
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_DMA_STATE_BMSK                                             0x7
#define HWIO_PCIE_PARF_L1SS_SLEEP_AXI_FLUSH_AWMISC_CFG_DMA_STATE_SHFT                                               0

#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_ADDR                                                           (PCIE_PARF_REG_BASE      + 0x550)
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_OFFS                                                           (PCIE_PARF_REG_BASE_OFFS + 0x550)
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_RMSK                                                           0xffffffff
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_IN                    \
                in_dword(HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_ADDR)
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_ADDR, m)
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_RD_ID2ID_ERROR_BMSK                                            0xffffffff
#define HWIO_PCIE_Q2A_RD_ID2ID_ERROR_STATUS_RD_ID2ID_ERROR_SHFT                                                     0

#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR                                                         (PCIE_PARF_REG_BASE      + 0x554)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_OFFS                                                         (PCIE_PARF_REG_BASE_OFFS + 0x554)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_RMSK                                                         0xffffffff
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_IN                    \
                in_dword(HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR, m)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR,v)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_ADDR,m,v,HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_IN)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_PROG_MISC_INFO5_BMSK                                         0xffffffff
#define HWIO_PCIE_PARF_Q2A_RD_PROG_MISC_INFO5_PROG_MISC_INFO5_SHFT                                                  0

#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_ADDR                                                              (PCIE_PARF_REG_BASE      + 0x558)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_OFFS                                                              (PCIE_PARF_REG_BASE_OFFS + 0x558)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_RMSK                                                              0xffffffff
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_IN                    \
                in_dword(HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_ADDR)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_ADDR, m)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_ADDR,v)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_ADDR,m,v,HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_IN)
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_RD_PROG_ORDER_BMSK                                                0xffffffff
#define HWIO_PCIE_PARF_Q2A_RD_PROG_ORDER_RD_PROG_ORDER_SHFT                                                         0

#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_ADDR(n)                                                              (PCIE_PARF_REG_BASE      + 0X560 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_OFFS(n)                                                              (PCIE_PARF_REG_BASE_OFFS + 0X560 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_MAXn                                                                         15
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PARF_MSG_HDR_8_11_n_ADDR(n), HWIO_PCIE_PARF_MSG_HDR_8_11_n_RMSK)
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_MSG_HDR_8_11_n_ADDR(n), mask)
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PARF_MSG_HDR_8_11_n_ADDR(n),val)
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSG_HDR_8_11_n_ADDR(n),mask,val,HWIO_PCIE_PARF_MSG_HDR_8_11_n_INI(n))
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_MSG_HDR_8_11_BMSK                                                    0xffffffff
#define HWIO_PCIE_PARF_MSG_HDR_8_11_n_MSG_HDR_8_11_SHFT                                                             0

#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_ADDR(n)                                                             (PCIE_PARF_REG_BASE      + 0X5A0 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_OFFS(n)                                                             (PCIE_PARF_REG_BASE_OFFS + 0X5A0 + (0x4*(n)))
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_RMSK                                                                0xffffffff
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_MAXn                                                                        15
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PARF_MSG_HDR_12_15_n_ADDR(n), HWIO_PCIE_PARF_MSG_HDR_12_15_n_RMSK)
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_MSG_HDR_12_15_n_ADDR(n), mask)
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PARF_MSG_HDR_12_15_n_ADDR(n),val)
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSG_HDR_12_15_n_ADDR(n),mask,val,HWIO_PCIE_PARF_MSG_HDR_12_15_n_INI(n))
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_MSG_HDR_12_15_BMSK                                                  0xffffffff
#define HWIO_PCIE_PARF_MSG_HDR_12_15_n_MSG_HDR_12_15_SHFT                                                           0

#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_ADDR                                                           (PCIE_PARF_REG_BASE      + 0x5e0)
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_OFFS                                                           (PCIE_PARF_REG_BASE_OFFS + 0x5e0)
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_RMSK                                                           0xffffffff
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_IN                    \
                in_dword(HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_ADDR)
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_ADDR, m)
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_WR_ID2ID_ERROR_BMSK                                            0xffffffff
#define HWIO_PCIE_Q2A_WR_ID2ID_ERROR_STATUS_WR_ID2ID_ERROR_SHFT                                                     0

#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_ADDR                                                              (PCIE_PARF_REG_BASE      + 0x5e4)
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_OFFS                                                              (PCIE_PARF_REG_BASE_OFFS + 0x5e4)
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_RMSK                                                              0xffffffff
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_IN                    \
                in_dword(HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_ADDR)
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_ADDR, m)
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_ADDR,v)
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_ADDR,m,v,HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_IN)
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_WR_PROG_ORDER_BMSK                                                0xffffffff
#define HWIO_PCIE_PARF_Q2A_WR_PROG_ORDER_WR_PROG_ORDER_SHFT                                                         0

#define HWIO_PCIE_PARF_INTA_STATUS_ADDR                                                                    (PCIE_PARF_REG_BASE      + 0x5f0)
#define HWIO_PCIE_PARF_INTA_STATUS_OFFS                                                                    (PCIE_PARF_REG_BASE_OFFS + 0x5f0)
#define HWIO_PCIE_PARF_INTA_STATUS_RMSK                                                                           0xf
#define HWIO_PCIE_PARF_INTA_STATUS_IN                    \
                in_dword(HWIO_PCIE_PARF_INTA_STATUS_ADDR)
#define HWIO_PCIE_PARF_INTA_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_INTA_STATUS_ADDR, m)
#define HWIO_PCIE_PARF_INTA_STATUS_AER_INT_BMSK                                                                   0x8
#define HWIO_PCIE_PARF_INTA_STATUS_AER_INT_SHFT                                                                     3
#define HWIO_PCIE_PARF_INTA_STATUS_PME_INT_BMSK                                                                   0x4
#define HWIO_PCIE_PARF_INTA_STATUS_PME_INT_SHFT                                                                     2
#define HWIO_PCIE_PARF_INTA_STATUS_HP_INT_BMSK                                                                    0x2
#define HWIO_PCIE_PARF_INTA_STATUS_HP_INT_SHFT                                                                      1
#define HWIO_PCIE_PARF_INTA_STATUS_INTA_BMSK                                                                      0x1
#define HWIO_PCIE_PARF_INTA_STATUS_INTA_SHFT                                                                        0

#define HWIO_PCIE_PARF_INTA_MASK_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x5f4)
#define HWIO_PCIE_PARF_INTA_MASK_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x5f4)
#define HWIO_PCIE_PARF_INTA_MASK_RMSK                                                                             0xf
#define HWIO_PCIE_PARF_INTA_MASK_IN                    \
                in_dword(HWIO_PCIE_PARF_INTA_MASK_ADDR)
#define HWIO_PCIE_PARF_INTA_MASK_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_INTA_MASK_ADDR, m)
#define HWIO_PCIE_PARF_INTA_MASK_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_INTA_MASK_ADDR,v)
#define HWIO_PCIE_PARF_INTA_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_INTA_MASK_ADDR,m,v,HWIO_PCIE_PARF_INTA_MASK_IN)
#define HWIO_PCIE_PARF_INTA_MASK_AER_INT_BMSK                                                                     0x8
#define HWIO_PCIE_PARF_INTA_MASK_AER_INT_SHFT                                                                       3
#define HWIO_PCIE_PARF_INTA_MASK_PME_INT_BMSK                                                                     0x4
#define HWIO_PCIE_PARF_INTA_MASK_PME_INT_SHFT                                                                       2
#define HWIO_PCIE_PARF_INTA_MASK_HP_INT_BMSK                                                                      0x2
#define HWIO_PCIE_PARF_INTA_MASK_HP_INT_SHFT                                                                        1
#define HWIO_PCIE_PARF_INTA_MASK_INTA_BMSK                                                                        0x1
#define HWIO_PCIE_PARF_INTA_MASK_INTA_SHFT                                                                          0

#define HWIO_PCIE_PARF_HOT_PLUG_ADDR                                                                       (PCIE_PARF_REG_BASE      + 0x600)
#define HWIO_PCIE_PARF_HOT_PLUG_OFFS                                                                       (PCIE_PARF_REG_BASE_OFFS + 0x600)
#define HWIO_PCIE_PARF_HOT_PLUG_RMSK                                                                             0xff
#define HWIO_PCIE_PARF_HOT_PLUG_IN                    \
                in_dword(HWIO_PCIE_PARF_HOT_PLUG_ADDR)
#define HWIO_PCIE_PARF_HOT_PLUG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_HOT_PLUG_ADDR, m)
#define HWIO_PCIE_PARF_HOT_PLUG_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_HOT_PLUG_ADDR,v)
#define HWIO_PCIE_PARF_HOT_PLUG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_HOT_PLUG_ADDR,m,v,HWIO_PCIE_PARF_HOT_PLUG_IN)
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_EML_INTERLOCK_ENGAGED_BMSK                                                   0x80
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_EML_INTERLOCK_ENGAGED_SHFT                                                      7
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PRE_DET_STATE_BMSK                                                           0x40
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PRE_DET_STATE_SHFT                                                              6
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_MRL_SENSOR_STATE_BMSK                                                        0x20
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_MRL_SENSOR_STATE_SHFT                                                           5
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_CMD_CPLED_INT_BMSK                                                           0x10
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_CMD_CPLED_INT_SHFT                                                              4
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PRE_DET_CHANGED_BMSK                                                          0x8
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PRE_DET_CHANGED_SHFT                                                            3
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_MRL_SENSOR_CHANGED_BMSK                                                       0x4
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_MRL_SENSOR_CHANGED_SHFT                                                         2
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PWR_FAULT_DET_BMSK                                                            0x2
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_PWR_FAULT_DET_SHFT                                                              1
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_ATTEN_PRESS_BMSK                                                              0x1
#define HWIO_PCIE_PARF_HOT_PLUG_SYS_ATTEN_PRESS_SHFT                                                                0

#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x604)
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x604)
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_RMSK                                                                    0x17ff
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_IN                    \
                in_dword(HWIO_PCIE_PARF_HOT_PLUG_STATUS_ADDR)
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_HOT_PLUG_STATUS_ADDR, m)
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_DLL_STATE_CHGED_EN_BMSK                                            0x1000
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_DLL_STATE_CHGED_EN_SHFT                                                12
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_CTRLER_CTRL_BMSK                                                0x400
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_CTRLER_CTRL_SHFT                                                   10
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_IND_BMSK                                                        0x300
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_IND_SHFT                                                            8
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_ATTEN_IND_BMSK                                                       0xc0
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_ATTEN_IND_SHFT                                                          6
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_HP_INT_EN_BMSK                                                       0x20
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_HP_INT_EN_SHFT                                                          5
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_CMD_CPLED_INT_EN_BMSK                                                0x10
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_CMD_CPLED_INT_EN_SHFT                                                   4
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PRE_DET_CHGED_EN_BMSK                                                 0x8
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PRE_DET_CHGED_EN_SHFT                                                   3
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_MRL_SENSOR_CHGED_EN_BMSK                                              0x4
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_MRL_SENSOR_CHGED_EN_SHFT                                                2
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_FAULT_DET_EN_BMSK                                                 0x2
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_PWR_FAULT_DET_EN_SHFT                                                   1
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_ATTEN_BUTTON_PRESSED_EN_BMSK                                          0x1
#define HWIO_PCIE_PARF_HOT_PLUG_STATUS_SLOT_ATTEN_BUTTON_PRESSED_EN_SHFT                                            0

#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x608)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x608)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_RMSK                                                                     0x1ff
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IN                    \
                in_dword(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_ADDR)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_INM(m)            \
                in_dword_masked(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_ADDR, m)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_OUT(v)            \
                out_dword(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_ADDR,v)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_ADDR,m,v,HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IN)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_SLV_BRIDGE_CLK_REQ_OVERRIDE_VAL_BMSK                                     0x100
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_SLV_BRIDGE_CLK_REQ_OVERRIDE_VAL_SHFT                                         8
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_SLV_BRIDGE_CLK_REQ_OVERRIDE_BMSK                                          0x80
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_SLV_BRIDGE_CLK_REQ_OVERRIDE_SHFT                                             7
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IGNORE_BME_BMSK                                                           0x40
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IGNORE_BME_SHFT                                                              6
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IGNORE_LINK_DOWN_BMSK                                                     0x20
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_IGNORE_LINK_DOWN_SHFT                                                        5
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_DBI_TRAFFIC_BMSK                                               0x10
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_DBI_TRAFFIC_SHFT                                                  4
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_NON_DBI_TRAFFIC_BMSK                                            0x8
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_RELEASE_NON_DBI_TRAFFIC_SHFT                                              3
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_BLOCK_DBI_EN_BMSK                                                          0x4
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_BLOCK_DBI_EN_SHFT                                                            2
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_AUTO_RELEASE_EN_BMSK                                                    0x2
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_AUTO_RELEASE_EN_SHFT                                                      1
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_AUTO_BLOCK_EN_BMSK                                                      0x1
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_HW_AUTO_BLOCK_EN_SHFT                                                        0

#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_ADDR                                                            (PCIE_PARF_REG_BASE      + 0x60c)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_OFFS                                                            (PCIE_PARF_REG_BASE_OFFS + 0x60c)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_RMSK                                                                   0x7
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_OUT(v)            \
                out_dword(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_ADDR,v)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_BLOCK_TRAFFIC_BMSK                                                  0x4
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_BLOCK_TRAFFIC_SHFT                                                    2
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_ALL_TRAFFIC_BMSK                                            0x2
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_ALL_TRAFFIC_SHFT                                              1
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_DBI_TRAFFIC_BMSK                                            0x1
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_CMD_SW_RELEASE_DBI_TRAFFIC_SHFT                                              0

#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_ADDR                                                         (PCIE_PARF_REG_BASE      + 0x610)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_OFFS                                                         (PCIE_PARF_REG_BASE_OFFS + 0x610)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_RMSK                                                               0x7f
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_IN                    \
                in_dword(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_ADDR)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_ADDR, m)
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_DBI_BMSK                                      0x40
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_DBI_SHFT                                         6
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_NON_DBI_BMSK                                  0x20
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_ECAM_BLOCK_NON_DBI_SHFT                                     5
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_STATE_BMSK                                               0x1f
#define HWIO_PCIE_LINK_DOWN_ECAM_BLOCK_STATUS_Q2A_FLUSH_STATE_SHFT                                                  0

#define HWIO_PCIE_AXI_RESP_CPL_STAT_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x614)
#define HWIO_PCIE_AXI_RESP_CPL_STAT_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x614)
#define HWIO_PCIE_AXI_RESP_CPL_STAT_RMSK                                                                     0xffffff
#define HWIO_PCIE_AXI_RESP_CPL_STAT_IN                    \
                in_dword(HWIO_PCIE_AXI_RESP_CPL_STAT_ADDR)
#define HWIO_PCIE_AXI_RESP_CPL_STAT_INM(m)            \
                in_dword_masked(HWIO_PCIE_AXI_RESP_CPL_STAT_ADDR, m)
#define HWIO_PCIE_AXI_RESP_CPL_STAT_OUT(v)            \
                out_dword(HWIO_PCIE_AXI_RESP_CPL_STAT_ADDR,v)
#define HWIO_PCIE_AXI_RESP_CPL_STAT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_AXI_RESP_CPL_STAT_ADDR,m,v,HWIO_PCIE_AXI_RESP_CPL_STAT_IN)
#define HWIO_PCIE_AXI_RESP_CPL_STAT_AXI_RMISC_INFO_CPL_STAT_BMSK                                             0xfff000
#define HWIO_PCIE_AXI_RESP_CPL_STAT_AXI_RMISC_INFO_CPL_STAT_SHFT                                                   12
#define HWIO_PCIE_AXI_RESP_CPL_STAT_AXI_BMISC_INFO_CPL_STAT_BMSK                                                0xfff
#define HWIO_PCIE_AXI_RESP_CPL_STAT_AXI_BMISC_INFO_CPL_STAT_SHFT                                                    0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_ADDR                                            (PCIE_PARF_REG_BASE      + 0x618)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_OFFS                                            (PCIE_PARF_REG_BASE_OFFS + 0x618)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_RMSK                                            0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_ADDR)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_BMSK                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_SHFT                                0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_ADDR                                            (PCIE_PARF_REG_BASE      + 0x61c)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_OFFS                                            (PCIE_PARF_REG_BASE_OFFS + 0x61c)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_RMSK                                            0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_ADDR)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_BMSK                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_SHFT                                0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ADDR                                               (PCIE_PARF_REG_BASE      + 0x620)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_OFFS                                               (PCIE_PARF_REG_BASE_OFFS + 0x620)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_RMSK                                               0x7fffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ADDR)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_AQOS_BMSK                                          0x78000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_AQOS_SHFT                                                  27
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_APROT_BMSK                                          0x7000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_APROT_SHFT                                                 24
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ACACHE_BMSK                                          0xf00000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ACACHE_SHFT                                                20
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ALOCK_BMSK                                            0x80000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ALOCK_SHFT                                                 19
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ABURST_BMSK                                           0x60000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ABURST_SHFT                                                17
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ASIZE_BMSK                                            0x1f000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ASIZE_SHFT                                                 12
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ALEN_BMSK                                               0xfe0
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_ALEN_SHFT                                                   5
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_AID_BMSK                                                 0x1f
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_RD_XACTION_ATTR_AID_SHFT                                                    0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_ADDR                                            (PCIE_PARF_REG_BASE      + 0x624)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_OFFS                                            (PCIE_PARF_REG_BASE_OFFS + 0x624)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_RMSK                                            0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_ADDR)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_BMSK                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_LO_ECAM_BLOCKED_ADDR_LO_SHFT                                0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_ADDR                                            (PCIE_PARF_REG_BASE      + 0x628)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_OFFS                                            (PCIE_PARF_REG_BASE_OFFS + 0x628)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_RMSK                                            0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_ADDR)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_BMSK                       0xffffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ADDR_HI_ECAM_BLOCKED_ADDR_HI_SHFT                                0

#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ADDR                                               (PCIE_PARF_REG_BASE      + 0x62c)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_OFFS                                               (PCIE_PARF_REG_BASE_OFFS + 0x62c)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_RMSK                                               0x7fffffff
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_IN                    \
                in_dword(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ADDR)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ADDR, m)
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_AQOS_BMSK                                          0x78000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_AQOS_SHFT                                                  27
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_APROT_BMSK                                          0x7000000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_APROT_SHFT                                                 24
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ACACHE_BMSK                                          0xf00000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ACACHE_SHFT                                                20
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ALOCK_BMSK                                            0x80000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ALOCK_SHFT                                                 19
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ABURST_BMSK                                           0x60000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ABURST_SHFT                                                17
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ASIZE_BMSK                                            0x1f000
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ASIZE_SHFT                                                 12
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ALEN_BMSK                                               0xfe0
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_ALEN_SHFT                                                   5
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_AID_BMSK                                                 0x1f
#define HWIO_PCIE_PARF_ECAM_BLOCKED_AXI_WR_XACTION_ATTR_AID_SHFT                                                    0

#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_ADDR                                                     (PCIE_PARF_REG_BASE      + 0x630)
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_OFFS                                                     (PCIE_PARF_REG_BASE_OFFS + 0x630)
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_RMSK                                                         0x7f7f
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_IN                    \
                in_dword(HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_ADDR)
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_ADDR, m)
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_ECAM_BLOCK_DBI_BMSK                             0x4000
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_ECAM_BLOCK_DBI_SHFT                                 14
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_ECAM_BLOCK_NON_DBI_BMSK                         0x2000
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_ECAM_BLOCK_NON_DBI_SHFT                             13
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_STATE_BMSK                                      0x1f00
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_WR_FLUSH_STATE_SHFT                                           8
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_ECAM_BLOCK_DBI_BMSK                               0x40
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_ECAM_BLOCK_DBI_SHFT                                  6
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_ECAM_BLOCK_NON_DBI_BMSK                           0x20
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_ECAM_BLOCK_NON_DBI_SHFT                              5
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_STATE_BMSK                                        0x1f
#define HWIO_PCIE_LINK_DOWN_AXI_ECAM_BLOCK_STATUS_A2A_RD_FLUSH_STATE_SHFT                                           0

#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ADDR                                                               (PCIE_PARF_REG_BASE      + 0x634)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_OFFS                                                               (PCIE_PARF_REG_BASE_OFFS + 0x634)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_IN                    \
                in_dword(HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ADDR)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ADDR, m)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ADDR,v)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ADDR,m,v,HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_IN)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ATU_BASE_ADDR_BMSK                                                 0xffffffff
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_LO_ATU_BASE_ADDR_SHFT                                                          0

#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ADDR                                                               (PCIE_PARF_REG_BASE      + 0x638)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_OFFS                                                               (PCIE_PARF_REG_BASE_OFFS + 0x638)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ADDR)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ADDR, m)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ADDR,v)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ADDR,m,v,HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_IN)
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ATU_BASE_ADDR_HI_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_ATU_BASE_ADDR_HI_ATU_BASE_ADDR_HI_SHFT                                                       0

#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_ADDR                                                             (PCIE_PARF_REG_BASE      + 0x63c)
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_OFFS                                                             (PCIE_PARF_REG_BASE_OFFS + 0x63c)
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_RMSK                                                             0xffffffff
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_IN                    \
                in_dword(HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_ADDR)
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_ADDR, m)
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_NON_DBI_WR_BMSK                                                  0xff000000
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_NON_DBI_WR_SHFT                                                          24
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_DBI_WR_BMSK                                                        0xff0000
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_DBI_WR_SHFT                                                              16
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_NON_DBI_RD_BMSK                                                      0xff00
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_NON_DBI_RD_SHFT                                                           8
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_DBI_RD_BMSK                                                            0xff
#define HWIO_PCIE_PARF_DBI_DEBUG_COUNTERS_DBI_RD_SHFT                                                               0

#define HWIO_PCIE_CORE_CONFIG_ADDR                                                                         (PCIE_PARF_REG_BASE      + 0x640)
#define HWIO_PCIE_CORE_CONFIG_OFFS                                                                         (PCIE_PARF_REG_BASE_OFFS + 0x640)
#define HWIO_PCIE_CORE_CONFIG_RMSK                                                                          0xfffffff
#define HWIO_PCIE_CORE_CONFIG_IN                    \
                in_dword(HWIO_PCIE_CORE_CONFIG_ADDR)
#define HWIO_PCIE_CORE_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE_CORE_CONFIG_ADDR, m)
#define HWIO_PCIE_CORE_CONFIG_PERST_DISCONNECT_BMSK                                                         0x8000000
#define HWIO_PCIE_CORE_CONFIG_PERST_DISCONNECT_SHFT                                                                27
#define HWIO_PCIE_CORE_CONFIG_BUS_DISCONNECT_BMSK                                                           0x4000000
#define HWIO_PCIE_CORE_CONFIG_BUS_DISCONNECT_SHFT                                                                  26
#define HWIO_PCIE_CORE_CONFIG_OBD_BMSK                                                                      0x2000000
#define HWIO_PCIE_CORE_CONFIG_OBD_SHFT                                                                             25
#define HWIO_PCIE_CORE_CONFIG_EDMA_BMSK                                                                     0x1000000
#define HWIO_PCIE_CORE_CONFIG_EDMA_SHFT                                                                            24
#define HWIO_PCIE_CORE_CONFIG_AUX_CLK_FROM_PHY_BMSK                                                          0x800000
#define HWIO_PCIE_CORE_CONFIG_AUX_CLK_FROM_PHY_SHFT                                                                23
#define HWIO_PCIE_CORE_CONFIG_MHI_L1SS_SLEEP_BMSK                                                            0x400000
#define HWIO_PCIE_CORE_CONFIG_MHI_L1SS_SLEEP_SHFT                                                                  22
#define HWIO_PCIE_CORE_CONFIG_HOT_PLUG_BMSK                                                                  0x200000
#define HWIO_PCIE_CORE_CONFIG_HOT_PLUG_SHFT                                                                        21
#define HWIO_PCIE_CORE_CONFIG_UNROLL_ATU_BMSK                                                                0x100000
#define HWIO_PCIE_CORE_CONFIG_UNROLL_ATU_SHFT                                                                      20
#define HWIO_PCIE_CORE_CONFIG_PCIE_BDF_TRANSLATE_BMSK                                                         0x80000
#define HWIO_PCIE_CORE_CONFIG_PCIE_BDF_TRANSLATE_SHFT                                                              19
#define HWIO_PCIE_CORE_CONFIG_PCIE_BDF_TO_SID_BMSK                                                            0x40000
#define HWIO_PCIE_CORE_CONFIG_PCIE_BDF_TO_SID_SHFT                                                                 18
#define HWIO_PCIE_CORE_CONFIG_PCIE_MSI_GEN_BMSK                                                               0x20000
#define HWIO_PCIE_CORE_CONFIG_PCIE_MSI_GEN_SHFT                                                                    17
#define HWIO_PCIE_CORE_CONFIG_SLAVE_INTERFACE_BMSK                                                            0x1e000
#define HWIO_PCIE_CORE_CONFIG_SLAVE_INTERFACE_SHFT                                                                 13
#define HWIO_PCIE_CORE_CONFIG_PCIE_GEN_BMSK                                                                    0x1c00
#define HWIO_PCIE_CORE_CONFIG_PCIE_GEN_SHFT                                                                        10
#define HWIO_PCIE_CORE_CONFIG_PHY_NB_BMSK                                                                       0x3c0
#define HWIO_PCIE_CORE_CONFIG_PHY_NB_SHFT                                                                           6
#define HWIO_PCIE_CORE_CONFIG_NL_BMSK                                                                            0x3f
#define HWIO_PCIE_CORE_CONFIG_NL_SHFT                                                                               0

#define HWIO_PCIE_SRIS_MODE_ADDR                                                                           (PCIE_PARF_REG_BASE      + 0x644)
#define HWIO_PCIE_SRIS_MODE_OFFS                                                                           (PCIE_PARF_REG_BASE_OFFS + 0x644)
#define HWIO_PCIE_SRIS_MODE_RMSK                                                                                  0x1
#define HWIO_PCIE_SRIS_MODE_IN                    \
                in_dword(HWIO_PCIE_SRIS_MODE_ADDR)
#define HWIO_PCIE_SRIS_MODE_INM(m)            \
                in_dword_masked(HWIO_PCIE_SRIS_MODE_ADDR, m)
#define HWIO_PCIE_SRIS_MODE_OUT(v)            \
                out_dword(HWIO_PCIE_SRIS_MODE_ADDR,v)
#define HWIO_PCIE_SRIS_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_SRIS_MODE_ADDR,m,v,HWIO_PCIE_SRIS_MODE_IN)
#define HWIO_PCIE_SRIS_MODE_SRIS_MODE_BMSK                                                                        0x1
#define HWIO_PCIE_SRIS_MODE_SRIS_MODE_SHFT                                                                          0

#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x648)
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x648)
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_RMSK                                                                       0x7
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_ADDR)
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_ADDR,m,v,HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_IN)
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_OB_DECOMPOSER_BMSK                                                 0x4
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_OB_DECOMPOSER_SHFT                                                   2
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_RD_LIMIT_BMSK                                                      0x2
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_RD_LIMIT_SHFT                                                        1
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_WR_LIMIT_BMSK                                                      0x1
#define HWIO_PCIE_PARF_A2A_BRIDGE_CTRL_DISABLE_WR_LIMIT_SHFT                                                        0

#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_ADDR                                                               (PCIE_PARF_REG_BASE      + 0x64c)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_OFFS                                                               (PCIE_PARF_REG_BASE_OFFS + 0x64c)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_IN                    \
                in_dword(HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_ADDR)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_ADDR, m)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_ADDR,v)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_ADDR,m,v,HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_IN)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_DMA_BASE_ADDR_BMSK                                                 0xffffffff
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_LO_DMA_BASE_ADDR_SHFT                                                          0

#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_ADDR                                                               (PCIE_PARF_REG_BASE      + 0x650)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_OFFS                                                               (PCIE_PARF_REG_BASE_OFFS + 0x650)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_RMSK                                                               0xffffffff
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_ADDR)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_ADDR, m)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_ADDR,v)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_ADDR,m,v,HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_IN)
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_DMA_BASE_ADDR_HI_BMSK                                              0xffffffff
#define HWIO_PCIE_PARF_DMA_BASE_ADDR_HI_DMA_BASE_ADDR_HI_SHFT                                                       0

#define HWIO_PCIE_INTERRUPT_MASK_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x660)
#define HWIO_PCIE_INTERRUPT_MASK_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x660)
#define HWIO_PCIE_INTERRUPT_MASK_RMSK                                                                             0xe
#define HWIO_PCIE_INTERRUPT_MASK_IN                    \
                in_dword(HWIO_PCIE_INTERRUPT_MASK_ADDR)
#define HWIO_PCIE_INTERRUPT_MASK_INM(m)            \
                in_dword_masked(HWIO_PCIE_INTERRUPT_MASK_ADDR, m)
#define HWIO_PCIE_INTERRUPT_MASK_OUT(v)            \
                out_dword(HWIO_PCIE_INTERRUPT_MASK_ADDR,v)
#define HWIO_PCIE_INTERRUPT_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_INTERRUPT_MASK_ADDR,m,v,HWIO_PCIE_INTERRUPT_MASK_IN)
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTD_BMSK                                                                   0x8
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTD_SHFT                                                                     3
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTC_BMSK                                                                   0x4
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTC_SHFT                                                                     2
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTB_BMSK                                                                   0x2
#define HWIO_PCIE_INTERRUPT_MASK_PCIE_INTB_SHFT                                                                     1

#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_ADDR                                                             (PCIE_PARF_REG_BASE      + 0x664)
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_OFFS                                                             (PCIE_PARF_REG_BASE_OFFS + 0x664)
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_RMSK                                                             0xffffffff
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_IN                    \
                in_dword(HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_ADDR)
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_INM(m)            \
                in_dword_masked(HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_ADDR, m)
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_OUT(v)            \
                out_dword(HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_ADDR,v)
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_ADDR,m,v,HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_IN)
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_3_BMSK                                               0xff000000
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_3_SHFT                                                       24
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_2_BMSK                                                 0xff0000
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_2_SHFT                                                       16
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_1_BMSK                                                   0xff00
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_1_SHFT                                                        8
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_0_BMSK                                                     0xff
#define HWIO_PCIE_TESTBUS_SELECT_PER_BYTE_SELECT_BYTE_0_SHFT                                                        0

#define HWIO_PCIE_TESTBUS_MX_SELECT_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x668)
#define HWIO_PCIE_TESTBUS_MX_SELECT_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x668)
#define HWIO_PCIE_TESTBUS_MX_SELECT_RMSK                                                                     0xffffff
#define HWIO_PCIE_TESTBUS_MX_SELECT_IN                    \
                in_dword(HWIO_PCIE_TESTBUS_MX_SELECT_ADDR)
#define HWIO_PCIE_TESTBUS_MX_SELECT_INM(m)            \
                in_dword_masked(HWIO_PCIE_TESTBUS_MX_SELECT_ADDR, m)
#define HWIO_PCIE_TESTBUS_MX_SELECT_OUT(v)            \
                out_dword(HWIO_PCIE_TESTBUS_MX_SELECT_ADDR,v)
#define HWIO_PCIE_TESTBUS_MX_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_TESTBUS_MX_SELECT_ADDR,m,v,HWIO_PCIE_TESTBUS_MX_SELECT_IN)
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_3_BMSK                                                0xf80000
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_3_SHFT                                                      19
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_3_EN_BMSK                                              0x40000
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_3_EN_SHFT                                                   18
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_2_BMSK                                                 0x3e000
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_2_SHFT                                                      13
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_2_EN_BMSK                                               0x1000
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_2_EN_SHFT                                                   12
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_1_BMSK                                                   0xf80
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_1_SHFT                                                       7
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_1_EN_BMSK                                                 0x40
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_1_EN_SHFT                                                    6
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_0_BMSK                                                    0x3e
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_0_SHFT                                                       1
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_0_EN_BMSK                                                  0x1
#define HWIO_PCIE_TESTBUS_MX_SELECT_SELECT_MX_TEST_BIT_0_EN_SHFT                                                    0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ADDR                                                            (PCIE_PARF_REG_BASE      + 0x680)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OFFS                                                            (PCIE_PARF_REG_BASE_OFFS + 0x680)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_RMSK                                                               0x3ffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ADDR)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ADDR,m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_IN)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_EARLY_WR_DATA_DISCONNECT_BMSK                                      0x20000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_EARLY_WR_DATA_DISCONNECT_SHFT                                           17
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DATA_BEFORE_ADDR_FLUSH_DISABLE_BMSK                                0x10000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DATA_BEFORE_ADDR_FLUSH_DISABLE_SHFT                                     16
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ZERO_WSTRB_POISONED_DBI_WR_BMSK                                     0x8000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_ZERO_WSTRB_POISONED_DBI_WR_SHFT                                         15
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISCARD_POISONED_DBI_WR_BMSK                                        0x4000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISCARD_POISONED_DBI_WR_SHFT                                            14
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DBI_WR_STALL_ALL_BMSK                                               0x2000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DBI_WR_STALL_ALL_SHFT                                                   13
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_ZERO_WSTRB_ALL_BMSK                                  0x1000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_ZERO_WSTRB_ALL_SHFT                                      12
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_ZERO_WSTRB_SHORT_BMSK                                 0x800
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_ZERO_WSTRB_SHORT_SHFT                                    11
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_VAL_BMSK                                              0x400
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_OB_WR_POISONED_VAL_SHFT                                                 10
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_USE_OB_WR_POISONED_BMSK                                              0x200
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_USE_OB_WR_POISONED_SHFT                                                  9
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISABLE_CLK_GATING_BMSK                                              0x100
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISABLE_CLK_GATING_SHFT                                                  8
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DO_NOT_CLR_TEST_BUS_SEL_BMSK                                          0x80
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DO_NOT_CLR_TEST_BUS_SEL_SHFT                                             7
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_RECONNECT_REQ_BMSK                                                    0x40
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_RECONNECT_REQ_SHFT                                                       6
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISCONNECT_REQ_BMSK                                                   0x20
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_DISCONNECT_REQ_SHFT                                                      5
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_MSTR_BMSK                                           0x10
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_MSTR_SHFT                                              4
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_SLV_BMSK                                             0x8
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_SLV_SHFT                                               3
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_AHB_BMSK                                             0x4
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_BYPASS_DISCONNECT_AHB_SHFT                                               2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_IGNORE_LINK_DOWN_BMSK                                                  0x2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_IGNORE_LINK_DOWN_SHFT                                                    1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_AXI_MSTR_RECONNECT_BMSK                                                0x1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_CTRL_AXI_MSTR_RECONNECT_SHFT                                                  0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_ADDR                                                          (PCIE_PARF_REG_BASE      + 0x684)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_OFFS                                                          (PCIE_PARF_REG_BASE_OFFS + 0x684)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_RMSK                                                                 0x7
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_IN                    \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_ADDR)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_ADDR, m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AHB_DISCONNECTED_BMSK                                                0x4
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AHB_DISCONNECTED_SHFT                                                  2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AXI_SLV_DISCONNECTED_BMSK                                            0x2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AXI_SLV_DISCONNECTED_SHFT                                              1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AXI_MSTR_DISCONNECTED_BMSK                                           0x1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_STATUS_AXI_MSTR_DISCONNECTED_SHFT                                             0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_ADDR                                                           (PCIE_PARF_REG_BASE      + 0x688)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_OFFS                                                           (PCIE_PARF_REG_BASE_OFFS + 0x688)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_RMSK                                                           0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_IN                    \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_ADDR)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_ADDR, m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_BUS_DISCONNECT_DEBUG_INFO_BMSK                                 0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_DEBUG_BUS_DISCONNECT_DEBUG_INFO_SHFT                                          0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_ADDR                                                   (PCIE_PARF_REG_BASE      + 0x690)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_OFFS                                                   (PCIE_PARF_REG_BASE_OFFS + 0x690)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_RMSK                                                   0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_IN                    \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_ADDR)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_ADDR, m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_ADDR,v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_ADDR,m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_IN)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_BUS_DISCONNECT_IB_RD_DATA_LO_BMSK                      0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_LO_BUS_DISCONNECT_IB_RD_DATA_LO_SHFT                               0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_ADDR                                                   (PCIE_PARF_REG_BASE      + 0x694)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_OFFS                                                   (PCIE_PARF_REG_BASE_OFFS + 0x694)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_RMSK                                                   0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_IN                    \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_ADDR)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_ADDR, m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_ADDR,v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_ADDR,m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_IN)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_BUS_DISCONNECT_IB_RD_DATA_HI_BMSK                      0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_BUS_DISCONNECT_IB_RD_DATA_HI_SHFT                               0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_ADDR                                                      (PCIE_PARF_REG_BASE      + 0x698)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_OFFS                                                      (PCIE_PARF_REG_BASE_OFFS + 0x698)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_RMSK                                                             0x3
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_IN                    \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_ADDR)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_ADDR, m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_ADDR,v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_ADDR,m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_IN)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_BUS_DISCONNECT_IB_RD_RESP_BMSK                                   0x3
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_RESP_BUS_DISCONNECT_IB_RD_RESP_SHFT                                     0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_ADDR                                                (PCIE_PARF_REG_BASE      + 0x69c)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_OFFS                                                (PCIE_PARF_REG_BASE_OFFS + 0x69c)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RMSK                                                  0x7f0707
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_IN                    \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_ADDR)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_ADDR, m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RDLH_LINK_UP_BMSK                                     0x400000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_RDLH_LINK_UP_SHFT                                           22
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCONECTED_BMSK                                 0x200000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCONECTED_SHFT                                       21
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCONECT_BMSK                                   0x100000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCONECT_SHFT                                         20
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCO_L1SS_SLEEP_MODE_BMSK                        0x80000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_DISCO_L1SS_SLEEP_MODE_SHFT                             19
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_L1SS_SLEEP_FWD_EN_BMSK                                 0x40000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_L1SS_SLEEP_FWD_EN_SHFT                                      18
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_L1SS_SLEEP_FWD_DIS_BMSK                                0x20000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_L1SS_SLEEP_FWD_DIS_SHFT                                     17
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_PARF_L1SS_SLEEP_MODE_BMSK                              0x10000
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_PARF_L1SS_SLEEP_MODE_SHFT                                   16
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_DATA_CNT_NOT_ZERO_BMSK                           0x400
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_DATA_CNT_NOT_ZERO_SHFT                              10
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_ADDR_CNT_NOT_ZERO_BMSK                           0x200
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_ADDR_CNT_NOT_ZERO_SHFT                               9
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_DISCONNECT_BMSK                                  0x100
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_WR_DISCONNECT_SHFT                                      8
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_LL_FULL_BMSK                                       0x4
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_LL_FULL_SHFT                                         2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_LL_EMPTY_BMSK                                      0x2
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_LL_EMPTY_SHFT                                        1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_DISCONNECT_BMSK                                    0x1
#define HWIO_PCIE_PARF_BUS_DISCONNECT_MSTR_RD_WR_DEBUG_MSTR_RD_DISCONNECT_SHFT                                      0

#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_ADDR                                                          (PCIE_PARF_REG_BASE      + 0x6a0)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_OFFS                                                          (PCIE_PARF_REG_BASE_OFFS + 0x6a0)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_RMSK                                                                 0x3
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_ADDR)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_ADDR,m,v,HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_IN)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_BYPASS_DISCONNECT_MSTR_BMSK                                          0x2
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_BYPASS_DISCONNECT_MSTR_SHFT                                            1
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_PERST_FSM_GO_CONNECTED_BMSK                                          0x1
#define HWIO_PCIE_PARF_PERST_DISCONNECT_CTRL_PERST_FSM_GO_CONNECTED_SHFT                                            0

#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_ADDR                                                         (PCIE_PARF_REG_BASE      + 0x6a4)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_OFFS                                                         (PCIE_PARF_REG_BASE_OFFS + 0x6a4)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_RMSK                                                           0xffff1f
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_IN                    \
                in_dword(HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_ADDR)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_ADDR, m)
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_MSTR_WR_STATUS_BMSK                                            0xff0000
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_MSTR_WR_STATUS_SHFT                                                  16
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_MSTR_RD_STATUS_BMSK                                              0xff00
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_MSTR_RD_STATUS_SHFT                                                   8
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_PERST_DISCONNECT_STATE_BMSK                                        0x1f
#define HWIO_PCIE_PARF_PERST_DISCONNECT_DEBUG_PERST_DISCONNECT_STATE_SHFT                                           0

#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_ADDR                                                       (PCIE_PARF_REG_BASE      + 0x6b0)
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_OFFS                                                       (PCIE_PARF_REG_BASE_OFFS + 0x6b0)
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_RMSK                                                       0xffffffff
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_IN                    \
                in_dword(HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_ADDR)
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_ADDR, m)
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_ADDR,v)
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_ADDR,m,v,HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_IN)
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_TIME_SYNC_DB_DISABLE_BMSK                                  0x80000000
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_TIME_SYNC_DB_DISABLE_SHFT                                          31
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_TIME_SYNC_DB_INDEX_BMSK                                    0x7fffffff
#define HWIO_PCIE_PARF_AUDIO_TIME_SYNC_DB_INDEX_TIME_SYNC_DB_INDEX_SHFT                                             0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_ADDR                                                 (PCIE_PARF_REG_BASE      + 0x6b4)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_OFFS                                                 (PCIE_PARF_REG_BASE_OFFS + 0x6b4)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_RMSK                                                 0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_IN                    \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_ADDR)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_ADDR, m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_ADDR,v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_ADDR,m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_IN)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_BUS_DISCONNECT_IB_RD_DATA_HI_2_BMSK                  0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_2_BUS_DISCONNECT_IB_RD_DATA_HI_2_SHFT                           0

#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_ADDR                                                 (PCIE_PARF_REG_BASE      + 0x6b8)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_OFFS                                                 (PCIE_PARF_REG_BASE_OFFS + 0x6b8)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_RMSK                                                 0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_IN                    \
                in_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_ADDR)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_ADDR, m)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_ADDR,v)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_ADDR,m,v,HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_IN)
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_BUS_DISCONNECT_IB_RD_DATA_HI_3_BMSK                  0xffffffff
#define HWIO_PCIE_PARF_BUS_DISCONNECT_IB_RD_DATA_HI_3_BUS_DISCONNECT_IB_RD_DATA_HI_3_SHFT                           0

#define HWIO_PCIE_PARF_DEVICE_TYPE_ADDR                                                                    (PCIE_PARF_REG_BASE      + 0x1000)
#define HWIO_PCIE_PARF_DEVICE_TYPE_OFFS                                                                    (PCIE_PARF_REG_BASE_OFFS + 0x1000)
#define HWIO_PCIE_PARF_DEVICE_TYPE_RMSK                                                                           0xf
#define HWIO_PCIE_PARF_DEVICE_TYPE_IN                    \
                in_dword(HWIO_PCIE_PARF_DEVICE_TYPE_ADDR)
#define HWIO_PCIE_PARF_DEVICE_TYPE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEVICE_TYPE_ADDR, m)
#define HWIO_PCIE_PARF_DEVICE_TYPE_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_DEVICE_TYPE_ADDR,v)
#define HWIO_PCIE_PARF_DEVICE_TYPE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEVICE_TYPE_ADDR,m,v,HWIO_PCIE_PARF_DEVICE_TYPE_IN)
#define HWIO_PCIE_PARF_DEVICE_TYPE_DEVICE_TYPE_BMSK                                                               0xf
#define HWIO_PCIE_PARF_DEVICE_TYPE_DEVICE_TYPE_SHFT                                                                 0
#define HWIO_PCIE_PARF_DEVICE_TYPE_DEVICE_TYPE_EP_FVAL                                                            0x0
#define HWIO_PCIE_PARF_DEVICE_TYPE_DEVICE_TYPE_RC_FVAL                                                            0x4

#define HWIO_PCIE_PARF_DEBUG_CONFIG_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x1004)
#define HWIO_PCIE_PARF_DEBUG_CONFIG_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x1004)
#define HWIO_PCIE_PARF_DEBUG_CONFIG_RMSK                                                                          0x3
#define HWIO_PCIE_PARF_DEBUG_CONFIG_IN                    \
                in_dword(HWIO_PCIE_PARF_DEBUG_CONFIG_ADDR)
#define HWIO_PCIE_PARF_DEBUG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_DEBUG_CONFIG_ADDR, m)
#define HWIO_PCIE_PARF_DEBUG_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_DEBUG_CONFIG_ADDR,v)
#define HWIO_PCIE_PARF_DEBUG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_DEBUG_CONFIG_ADDR,m,v,HWIO_PCIE_PARF_DEBUG_CONFIG_IN)
#define HWIO_PCIE_PARF_DEBUG_CONFIG_MSI_HALT_DISABLE_BMSK                                                         0x2
#define HWIO_PCIE_PARF_DEBUG_CONFIG_MSI_HALT_DISABLE_SHFT                                                           1
#define HWIO_PCIE_PARF_DEBUG_CONFIG_MSI_FLUSH_INT_DISABLE_BMSK                                                    0x1
#define HWIO_PCIE_PARF_DEBUG_CONFIG_MSI_FLUSH_INT_DISABLE_SHFT                                                      0

#define HWIO_PCIE_PARF_MSI_GEN_MASK_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x1008)
#define HWIO_PCIE_PARF_MSI_GEN_MASK_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x1008)
#define HWIO_PCIE_PARF_MSI_GEN_MASK_RMSK                                                                          0x7
#define HWIO_PCIE_PARF_MSI_GEN_MASK_IN                    \
                in_dword(HWIO_PCIE_PARF_MSI_GEN_MASK_ADDR)
#define HWIO_PCIE_PARF_MSI_GEN_MASK_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_MSI_GEN_MASK_ADDR, m)
#define HWIO_PCIE_PARF_MSI_GEN_MASK_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_MSI_GEN_MASK_ADDR,v)
#define HWIO_PCIE_PARF_MSI_GEN_MASK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSI_GEN_MASK_ADDR,m,v,HWIO_PCIE_PARF_MSI_GEN_MASK_IN)
#define HWIO_PCIE_PARF_MSI_GEN_MASK_AER_MSI_BMSK                                                                  0x4
#define HWIO_PCIE_PARF_MSI_GEN_MASK_AER_MSI_SHFT                                                                    2
#define HWIO_PCIE_PARF_MSI_GEN_MASK_PME_MSI_BMSK                                                                  0x2
#define HWIO_PCIE_PARF_MSI_GEN_MASK_PME_MSI_SHFT                                                                    1
#define HWIO_PCIE_PARF_MSI_GEN_MASK_HP_MSI_BMSK                                                                   0x1
#define HWIO_PCIE_PARF_MSI_GEN_MASK_HP_MSI_SHFT                                                                     0

#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_ADDR                                                             (PCIE_PARF_REG_BASE      + 0x100c)
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_OFFS                                                             (PCIE_PARF_REG_BASE_OFFS + 0x100c)
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_RMSK                                                              0xfff3fff
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_IN                    \
                in_dword(HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_ADDR)
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_ADDR, m)
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_ADDR,v)
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_ADDR,m,v,HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_IN)
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_QOS_BMSK                                                          0xf000000
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_QOS_SHFT                                                                 24
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_SHORT_BDF_BMSK                                                     0xff0000
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_SHORT_BDF_SHFT                                                           16
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_BURST_BMSK                                                           0x3000
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_BURST_SHFT                                                               12
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_LOCK_BMSK                                                             0xc00
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_LOCK_SHFT                                                                10
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_CACHE_BMSK                                                            0x3c0
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_CACHE_SHFT                                                                6
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_PROT_BMSK                                                              0x38
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_PROT_SHFT                                                                 3
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_RO_BMSK                                                                 0x4
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_RO_SHFT                                                                   2
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_NOSNOOP_BMSK                                                            0x2
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_NOSNOOP_SHFT                                                              1
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_TPH_BMSK                                                                0x1
#define HWIO_PCIE_PARF_MSI_AXI_ATTRIBUTES_TPH_SHFT                                                                  0

#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_ADDR                                                                 (PCIE_PARF_REG_BASE      + 0x1010)
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_OFFS                                                                 (PCIE_PARF_REG_BASE_OFFS + 0x1010)
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_RMSK                                                                 0xffffffff
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_IN                    \
                in_dword(HWIO_PCIE_PARF_MSTR_TC_TO_QOS_ADDR)
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_MSTR_TC_TO_QOS_ADDR, m)
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_MSTR_TC_TO_QOS_ADDR,v)
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MSTR_TC_TO_QOS_ADDR,m,v,HWIO_PCIE_PARF_MSTR_TC_TO_QOS_IN)
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC7_BMSK                                                             0xf0000000
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC7_SHFT                                                                     28
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC6_BMSK                                                              0xf000000
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC6_SHFT                                                                     24
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC5_BMSK                                                               0xf00000
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC5_SHFT                                                                     20
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC4_BMSK                                                                0xf0000
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC4_SHFT                                                                     16
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC3_BMSK                                                                 0xf000
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC3_SHFT                                                                     12
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC2_BMSK                                                                  0xf00
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC2_SHFT                                                                      8
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC1_BMSK                                                                   0xf0
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC1_SHFT                                                                      4
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC0_BMSK                                                                    0xf
#define HWIO_PCIE_PARF_MSTR_TC_TO_QOS_TC0_SHFT                                                                      0

#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x1014)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x1014)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_RMSK                                                                0x77777777
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_IN                    \
                in_dword(HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_ADDR)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_ADDR, m)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_ADDR,v)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_ADDR,m,v,HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_IN)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS7_BMSK                                                           0x70000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS7_SHFT                                                                   28
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS6_BMSK                                                            0x7000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS6_SHFT                                                                   24
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS5_BMSK                                                             0x700000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS5_SHFT                                                                   20
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS4_BMSK                                                              0x70000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS4_SHFT                                                                   16
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS3_BMSK                                                               0x7000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS3_SHFT                                                                   12
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS2_BMSK                                                                0x700
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS2_SHFT                                                                    8
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS1_BMSK                                                                 0x70
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS1_SHFT                                                                    4
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS0_BMSK                                                                  0x7
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_1_QOS0_SHFT                                                                    0

#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x1018)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x1018)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_RMSK                                                                0x77777777
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_IN                    \
                in_dword(HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_ADDR)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_ADDR, m)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_ADDR,v)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_ADDR,m,v,HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_IN)
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS15_BMSK                                                          0x70000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS15_SHFT                                                                  28
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS14_BMSK                                                           0x7000000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS14_SHFT                                                                  24
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS13_BMSK                                                            0x700000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS13_SHFT                                                                  20
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS12_BMSK                                                             0x70000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS12_SHFT                                                                  16
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS11_BMSK                                                              0x7000
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS11_SHFT                                                                  12
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS10_BMSK                                                               0x700
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS10_SHFT                                                                   8
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS9_BMSK                                                                 0x70
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS9_SHFT                                                                    4
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS8_BMSK                                                                  0x7
#define HWIO_PCIE_PARF_SLV_QOS_TO_TC_2_QOS8_SHFT                                                                    0

#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_ADDR(n)                                                          (PCIE_PARF_REG_BASE      + 0X2000 + (0x4*(n)))
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_OFFS(n)                                                          (PCIE_PARF_REG_BASE_OFFS + 0X2000 + (0x4*(n)))
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_RMSK                                                             0xffffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_MAXn                                                                    255
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_ADDR(n), HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_RMSK)
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_ADDR(n), mask)
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_ADDR(n),val)
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_ADDR(n),mask,val,HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_INI(n))
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_BDF_BMSK                                                         0xffff0000
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_BDF_SHFT                                                                 16
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_SID_BMSK                                                             0xff00
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_SID_SHFT                                                                  8
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_NEXT_BMSK                                                              0xff
#define HWIO_PCIE_PARF_BDF_TO_SID_TABLE_n_NEXT_SHFT                                                                 0

#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x2800)
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x2800)
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_RMSK                                                                       0x1
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_IN                    \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_LOCK_ADDR)
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_LOCK_ADDR, m)
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_LOCK_ADDR,v)
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_LOCK_ADDR,m,v,HWIO_PCIE_PARF_BDF_TO_SID_LOCK_IN)
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_BDF_SID_TABLE_LOCK_BMSK                                                    0x1
#define HWIO_PCIE_PARF_BDF_TO_SID_LOCK_BDF_SID_TABLE_LOCK_SHFT                                                      0

#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_ADDR                                                         (PCIE_PARF_REG_BASE      + 0x2804)
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_OFFS                                                         (PCIE_PARF_REG_BASE_OFFS + 0x2804)
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_RMSK                                                               0xff
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_IN                    \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_ADDR)
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_ADDR, m)
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_ADDR,v)
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_ADDR,m,v,HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_IN)
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_DEFAULT_SID_BMSK                                                   0xff
#define HWIO_PCIE_PARF_BDF_TO_SID_DEFAULT_SID_DEFAULT_SID_SHFT                                                      0

#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_ADDR                                                                 (PCIE_PARF_REG_BASE      + 0x2c00)
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_OFFS                                                                 (PCIE_PARF_REG_BASE_OFFS + 0x2c00)
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_RMSK                                                                        0x1
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_IN                    \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_CFG_ADDR)
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_CFG_ADDR, m)
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_CFG_ADDR,v)
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_CFG_ADDR,m,v,HWIO_PCIE_PARF_BDF_TO_SID_CFG_IN)
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_BDF_TO_SID_BYPASS_BMSK                                                      0x1
#define HWIO_PCIE_PARF_BDF_TO_SID_CFG_BDF_TO_SID_BYPASS_SHFT                                                        0

#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_ADDR                                                           (PCIE_PARF_REG_BASE      + 0x2c04)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_OFFS                                                           (PCIE_PARF_REG_BASE_OFFS + 0x2c04)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_RMSK                                                              0x1ffff
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_IN                    \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_ADDR)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_ADDR, m)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_UNKNOWN_BDF_CAPTURED_BMSK                                         0x10000
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_UNKNOWN_BDF_CAPTURED_SHFT                                              16
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_UNKNOWN_BDF_BMSK                                                   0xffff
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_STATUS_UNKNOWN_BDF_SHFT                                                        0

#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_ADDR                                                           (PCIE_PARF_REG_BASE      + 0x2c08)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_OFFS                                                           (PCIE_PARF_REG_BASE_OFFS + 0x2c08)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_RMSK                                                              0x1ffff
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_IN                    \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_ADDR)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_ADDR, m)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_UNKNOWN_BDF_CAPTURED_BMSK                                         0x10000
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_UNKNOWN_BDF_CAPTURED_SHFT                                              16
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_UNKNOWN_BDF_BMSK                                                   0xffff
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_STATUS_UNKNOWN_BDF_SHFT                                                        0

#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_ADDR                                                            (PCIE_PARF_REG_BASE      + 0x2c0c)
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OFFS                                                            (PCIE_PARF_REG_BASE_OFFS + 0x2c0c)
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_RMSK                                                            0x8000ffff
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_IN                    \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_ADDR)
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_ADDR, m)
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_ADDR,v)
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_ADDR,m,v,HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_IN)
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OVERRIDE_BDF_EN_BMSK                                            0x80000000
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OVERRIDE_BDF_EN_SHFT                                                    31
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OVERRIDE_BDF_BMSK                                                   0xffff
#define HWIO_PCIE_PARF_BDF_TO_SID_OVERRIDE_OVERRIDE_BDF_SHFT                                                        0

#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_ADDR                                                            (PCIE_PARF_REG_BASE      + 0x2c10)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_OFFS                                                            (PCIE_PARF_REG_BASE_OFFS + 0x2c10)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_RMSK                                                            0x80ffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_IN                    \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_ADDR)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_ADDR, m)
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_CACHE_VALID_BMSK                                                0x80000000
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_CACHE_VALID_SHFT                                                        31
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_SID_BMSK                                                          0xff0000
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_SID_SHFT                                                                16
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_BDF_BMSK                                                            0xffff
#define HWIO_PCIE_PARF_BDF_TO_SID_RD_CACHE_BDF_SHFT                                                                 0

#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_ADDR                                                            (PCIE_PARF_REG_BASE      + 0x2c14)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_OFFS                                                            (PCIE_PARF_REG_BASE_OFFS + 0x2c14)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_RMSK                                                            0x80ffffff
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_IN                    \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_ADDR)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_ADDR, m)
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_CACHE_VALID_BMSK                                                0x80000000
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_CACHE_VALID_SHFT                                                        31
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_SID_BMSK                                                          0xff0000
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_SID_SHFT                                                                16
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_BDF_BMSK                                                            0xffff
#define HWIO_PCIE_PARF_BDF_TO_SID_WR_CACHE_BDF_SHFT                                                                 0

#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_ADDR                                                             (PCIE_PARF_REG_BASE      + 0x2c18)
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_OFFS                                                             (PCIE_PARF_REG_BASE_OFFS + 0x2c18)
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_RMSK                                                                   0xff
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_IN                    \
                in_dword(HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_ADDR)
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_ADDR, m)
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_ADDR,v)
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_ADDR,m,v,HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_IN)
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_DMA_SID_BMSK                                                           0xff
#define HWIO_PCIE_PARF_BDF_TO_SID_DMA_SID_DMA_SID_SHFT                                                              0

#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_ADDR                                                             (PCIE_PARF_REG_BASE      + 0x2c1c)
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_OFFS                                                             (PCIE_PARF_REG_BASE_OFFS + 0x2c1c)
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_RMSK                                                                    0x3
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_APP_MARGINING_CTRL_ADDR)
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_MARGINING_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_APP_MARGINING_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_MARGINING_CTRL_ADDR,m,v,HWIO_PCIE_PARF_APP_MARGINING_CTRL_IN)
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_APP_MARGINING_SW_READY_BMSK                                             0x2
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_APP_MARGINING_SW_READY_SHFT                                               1
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_APP_MARGINING_READY_BMSK                                                0x1
#define HWIO_PCIE_PARF_APP_MARGINING_CTRL_APP_MARGINING_READY_SHFT                                                  0

#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_ADDR                                                        (PCIE_PARF_REG_BASE      + 0x2c68)
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_OFFS                                                        (PCIE_PARF_REG_BASE_OFFS + 0x2c68)
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_RMSK                                                               0x7
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_IN                    \
                in_dword(HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_ADDR)
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_ADDR, m)
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_ADDR,v)
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_ADDR,m,v,HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_IN)
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_DSBL_CHICKEN_BIT_ACTIVE_HIGH_BMSK                                  0x4
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_DSBL_CHICKEN_BIT_ACTIVE_HIGH_SHFT                                    2
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_LPBK_CHICKEN_BIT_ACTIVE_HIGH_BMSK                                  0x2
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_LPBK_CHICKEN_BIT_ACTIVE_HIGH_SHFT                                    1
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_CMPL_CHICKEN_BIT_ACTIVE_HIGH_BMSK                                  0x1
#define HWIO_PCIE_PARF_FLUSH_MODE_CHICKEN_BITS_CMPL_CHICKEN_BIT_ACTIVE_HIGH_SHFT                                    0

#define HWIO_PCIE_PARF_MISC_BITS_ADDR                                                                      (PCIE_PARF_REG_BASE      + 0x2c6c)
#define HWIO_PCIE_PARF_MISC_BITS_OFFS                                                                      (PCIE_PARF_REG_BASE_OFFS + 0x2c6c)
#define HWIO_PCIE_PARF_MISC_BITS_RMSK                                                                             0x1
#define HWIO_PCIE_PARF_MISC_BITS_IN                    \
                in_dword(HWIO_PCIE_PARF_MISC_BITS_ADDR)
#define HWIO_PCIE_PARF_MISC_BITS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_MISC_BITS_ADDR, m)
#define HWIO_PCIE_PARF_MISC_BITS_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_MISC_BITS_ADDR,v)
#define HWIO_PCIE_PARF_MISC_BITS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_MISC_BITS_ADDR,m,v,HWIO_PCIE_PARF_MISC_BITS_IN)
#define HWIO_PCIE_PARF_MISC_BITS_MHI_DOOR_BELL_TRGT_BASE_ADDR_256_ALIGN_BMSK                                      0x1
#define HWIO_PCIE_PARF_MISC_BITS_MHI_DOOR_BELL_TRGT_BASE_ADDR_256_ALIGN_SHFT                                        0

#define HWIO_PCIE_AXI_RESP_TRANSLATION_ADDR                                                                (PCIE_PARF_REG_BASE      + 0x2c70)
#define HWIO_PCIE_AXI_RESP_TRANSLATION_OFFS                                                                (PCIE_PARF_REG_BASE_OFFS + 0x2c70)
#define HWIO_PCIE_AXI_RESP_TRANSLATION_RMSK                                                                    0xffff
#define HWIO_PCIE_AXI_RESP_TRANSLATION_IN                    \
                in_dword(HWIO_PCIE_AXI_RESP_TRANSLATION_ADDR)
#define HWIO_PCIE_AXI_RESP_TRANSLATION_INM(m)            \
                in_dword_masked(HWIO_PCIE_AXI_RESP_TRANSLATION_ADDR, m)
#define HWIO_PCIE_AXI_RESP_TRANSLATION_OUT(v)            \
                out_dword(HWIO_PCIE_AXI_RESP_TRANSLATION_ADDR,v)
#define HWIO_PCIE_AXI_RESP_TRANSLATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_AXI_RESP_TRANSLATION_ADDR,m,v,HWIO_PCIE_AXI_RESP_TRANSLATION_IN)
#define HWIO_PCIE_AXI_RESP_TRANSLATION_AXI_RRESP_TRANSLATION_BMSK                                              0xff00
#define HWIO_PCIE_AXI_RESP_TRANSLATION_AXI_RRESP_TRANSLATION_SHFT                                                   8
#define HWIO_PCIE_AXI_RESP_TRANSLATION_AXI_BRESP_TRANSLATION_BMSK                                                0xff
#define HWIO_PCIE_AXI_RESP_TRANSLATION_AXI_BRESP_TRANSLATION_SHFT                                                   0

#define HWIO_PCIE_PARF_SII_INT_CTRL_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x2c74)
#define HWIO_PCIE_PARF_SII_INT_CTRL_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x2c74)
#define HWIO_PCIE_PARF_SII_INT_CTRL_RMSK                                                                          0x1
#define HWIO_PCIE_PARF_SII_INT_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_SII_INT_CTRL_ADDR)
#define HWIO_PCIE_PARF_SII_INT_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SII_INT_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_SII_INT_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SII_INT_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_SII_INT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SII_INT_CTRL_ADDR,m,v,HWIO_PCIE_PARF_SII_INT_CTRL_IN)
#define HWIO_PCIE_PARF_SII_INT_CTRL_SYS_INT_BMSK                                                                  0x1
#define HWIO_PCIE_PARF_SII_INT_CTRL_SYS_INT_SHFT                                                                    0

#define HWIO_PCIE_PARF_SII_INT_STATUS_ADDR                                                                 (PCIE_PARF_REG_BASE      + 0x2c78)
#define HWIO_PCIE_PARF_SII_INT_STATUS_OFFS                                                                 (PCIE_PARF_REG_BASE_OFFS + 0x2c78)
#define HWIO_PCIE_PARF_SII_INT_STATUS_RMSK                                                                       0xff
#define HWIO_PCIE_PARF_SII_INT_STATUS_IN                    \
                in_dword(HWIO_PCIE_PARF_SII_INT_STATUS_ADDR)
#define HWIO_PCIE_PARF_SII_INT_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SII_INT_STATUS_ADDR, m)
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTD_GRT_BMSK                                                 0x80
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTD_GRT_SHFT                                                    7
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTC_GRT_BMSK                                                 0x40
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTC_GRT_SHFT                                                    6
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTB_GRT_BMSK                                                 0x20
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTB_GRT_SHFT                                                    5
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTA_GRT_BMSK                                                 0x10
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_DEASSERT_INTA_GRT_SHFT                                                    4
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTD_GRT_BMSK                                                    0x8
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTD_GRT_SHFT                                                      3
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTC_GRT_BMSK                                                    0x4
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTC_GRT_SHFT                                                      2
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTB_GRT_BMSK                                                    0x2
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTB_GRT_SHFT                                                      1
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTA_GRT_BMSK                                                    0x1
#define HWIO_PCIE_PARF_SII_INT_STATUS_STS_ASSERT_INTA_GRT_SHFT                                                      0

#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_ADDR                                                             (PCIE_PARF_REG_BASE      + 0x2c7c)
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_OFFS                                                             (PCIE_PARF_REG_BASE_OFFS + 0x2c7c)
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_RMSK                                                                   0xff
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SII_INT_STATUS_CLR_ADDR,v)
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTD_GRT_BMSK                                         0x80
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTD_GRT_SHFT                                            7
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTC_GRT_BMSK                                         0x40
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTC_GRT_SHFT                                            6
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTB_GRT_BMSK                                         0x20
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTB_GRT_SHFT                                            5
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTA_GRT_BMSK                                         0x10
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_DEASSERT_INTA_GRT_SHFT                                            4
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTD_GRT_BMSK                                            0x8
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTD_GRT_SHFT                                              3
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTC_GRT_BMSK                                            0x4
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTC_GRT_SHFT                                              2
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTB_GRT_BMSK                                            0x2
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTB_GRT_SHFT                                              1
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTA_GRT_BMSK                                            0x1
#define HWIO_PCIE_PARF_SII_INT_STATUS_CLR_CLR_STS_ASSERT_INTA_GRT_SHFT                                              0

#define HWIO_PCIE_PARF_APP_DEV_NUM_ADDR                                                                    (PCIE_PARF_REG_BASE      + 0x2c80)
#define HWIO_PCIE_PARF_APP_DEV_NUM_OFFS                                                                    (PCIE_PARF_REG_BASE_OFFS + 0x2c80)
#define HWIO_PCIE_PARF_APP_DEV_NUM_RMSK                                                                          0x1f
#define HWIO_PCIE_PARF_APP_DEV_NUM_IN                    \
                in_dword(HWIO_PCIE_PARF_APP_DEV_NUM_ADDR)
#define HWIO_PCIE_PARF_APP_DEV_NUM_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_DEV_NUM_ADDR, m)
#define HWIO_PCIE_PARF_APP_DEV_NUM_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_APP_DEV_NUM_ADDR,v)
#define HWIO_PCIE_PARF_APP_DEV_NUM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_DEV_NUM_ADDR,m,v,HWIO_PCIE_PARF_APP_DEV_NUM_IN)
#define HWIO_PCIE_PARF_APP_DEV_NUM_APP_DEV_NUM_BMSK                                                              0x1f
#define HWIO_PCIE_PARF_APP_DEV_NUM_APP_DEV_NUM_SHFT                                                                 0

#define HWIO_PCIE_PARF_APP_BUS_NUM_ADDR                                                                    (PCIE_PARF_REG_BASE      + 0x2c84)
#define HWIO_PCIE_PARF_APP_BUS_NUM_OFFS                                                                    (PCIE_PARF_REG_BASE_OFFS + 0x2c84)
#define HWIO_PCIE_PARF_APP_BUS_NUM_RMSK                                                                          0xff
#define HWIO_PCIE_PARF_APP_BUS_NUM_IN                    \
                in_dword(HWIO_PCIE_PARF_APP_BUS_NUM_ADDR)
#define HWIO_PCIE_PARF_APP_BUS_NUM_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_BUS_NUM_ADDR, m)
#define HWIO_PCIE_PARF_APP_BUS_NUM_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_APP_BUS_NUM_ADDR,v)
#define HWIO_PCIE_PARF_APP_BUS_NUM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_BUS_NUM_ADDR,m,v,HWIO_PCIE_PARF_APP_BUS_NUM_IN)
#define HWIO_PCIE_PARF_APP_BUS_NUM_APP_BUS_NUM_BMSK                                                              0xff
#define HWIO_PCIE_PARF_APP_BUS_NUM_APP_BUS_NUM_SHFT                                                                 0

#define HWIO_PCIE_PARF_APP_REQ_CTRL_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x2c88)
#define HWIO_PCIE_PARF_APP_REQ_CTRL_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x2c88)
#define HWIO_PCIE_PARF_APP_REQ_CTRL_RMSK                                                                          0x3
#define HWIO_PCIE_PARF_APP_REQ_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_APP_REQ_CTRL_ADDR)
#define HWIO_PCIE_PARF_APP_REQ_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_REQ_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_APP_REQ_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_APP_REQ_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_APP_REQ_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_REQ_CTRL_ADDR,m,v,HWIO_PCIE_PARF_APP_REQ_CTRL_IN)
#define HWIO_PCIE_PARF_APP_REQ_CTRL_APP_PF_REQ_RETRY_EN_BMSK                                                      0x2
#define HWIO_PCIE_PARF_APP_REQ_CTRL_APP_PF_REQ_RETRY_EN_SHFT                                                        1
#define HWIO_PCIE_PARF_APP_REQ_CTRL_APP_REQ_RETRY_EN_BMSK                                                         0x1
#define HWIO_PCIE_PARF_APP_REQ_CTRL_APP_REQ_RETRY_EN_SHFT                                                           0

#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_ADDR                                                         (PCIE_PARF_REG_BASE      + 0x2c8c)
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_OFFS                                                         (PCIE_PARF_REG_BASE_OFFS + 0x2c8c)
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_RMSK                                                                0x1
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_ADDR)
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_ADDR,m,v,HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_IN)
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_APP_L1SUB_DISABLE_BMSK                                              0x1
#define HWIO_PCIE_PARF_APP_L1SUB_DISABLE_CTRL_APP_L1SUB_DISABLE_SHFT                                                0

#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_ADDR                                                 (PCIE_PARF_REG_BASE      + 0x2c90)
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_OFFS                                                 (PCIE_PARF_REG_BASE_OFFS + 0x2c90)
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_RMSK                                                        0x1
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_IN                    \
                in_dword(HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_ADDR)
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_ADDR, m)
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_ADDR,v)
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_ADDR,m,v,HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_IN)
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_SLV_WMISC_INFO_SILENTDROP_BMSK                              0x1
#define HWIO_PCIE_PARF_SLV_WMISC_INFO_SILENTDROP_CTRL_SLV_WMISC_INFO_SILENTDROP_SHFT                                0

#define HWIO_PCIE_PARF_CFG_MISC_STS_ADDR                                                                   (PCIE_PARF_REG_BASE      + 0x2c94)
#define HWIO_PCIE_PARF_CFG_MISC_STS_OFFS                                                                   (PCIE_PARF_REG_BASE_OFFS + 0x2c94)
#define HWIO_PCIE_PARF_CFG_MISC_STS_RMSK                                                                       0x3fff
#define HWIO_PCIE_PARF_CFG_MISC_STS_IN                    \
                in_dword(HWIO_PCIE_PARF_CFG_MISC_STS_ADDR)
#define HWIO_PCIE_PARF_CFG_MISC_STS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MISC_STS_ADDR, m)
#define HWIO_PCIE_PARF_CFG_MISC_STS_PM_L1_ENTRY_STARTED_BMSK                                                   0x2000
#define HWIO_PCIE_PARF_CFG_MISC_STS_PM_L1_ENTRY_STARTED_SHFT                                                       13
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_UNCOR_INTERNAL_ERR_STS_BMSK                                            0x1000
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_UNCOR_INTERNAL_ERR_STS_SHFT                                                12
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_RCVR_OVERFLOW_ERR_STS_BMSK                                              0x800
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_RCVR_OVERFLOW_ERR_STS_SHFT                                                 11
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_FC_PROTOCOL_ERR_STS_BMSK                                                0x400
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_FC_PROTOCOL_ERR_STS_SHFT                                                   10
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_MLF_TLP_ERR_STS_BMSK                                                    0x200
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_MLF_TLP_ERR_STS_SHFT                                                        9
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_SURPRISE_DOWN_ER_STS_BMSK                                               0x100
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_SURPRISE_DOWN_ER_STS_SHFT                                                   8
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_DL_PROTOCOL_ERR_STS_BMSK                                                 0x80
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_DL_PROTOCOL_ERR_STS_SHFT                                                    7
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_ECRC_ERR_STS_BMSK                                                        0x40
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_ECRC_ERR_STS_SHFT                                                           6
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_CORRECTED_INTERNAL_ERR_STS_BMSK                                          0x20
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_CORRECTED_INTERNAL_ERR_STS_SHFT                                             5
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_REPLAY_NUMBER_ROLLOVER_ERR_STS_BMSK                                      0x10
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_REPLAY_NUMBER_ROLLOVER_ERR_STS_SHFT                                         4
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_REPLAY_TIMER_TIMEOUT_ERR_STS_BMSK                                         0x8
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_REPLAY_TIMER_TIMEOUT_ERR_STS_SHFT                                           3
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_BAD_DLLP_ERR_STS_BMSK                                                     0x4
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_BAD_DLLP_ERR_STS_SHFT                                                       2
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_BAD_TLP_ERR_STS_BMSK                                                      0x2
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_BAD_TLP_ERR_STS_SHFT                                                        1
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_RCVR_ERR_STS_BMSK                                                         0x1
#define HWIO_PCIE_PARF_CFG_MISC_STS_CFG_RCVR_ERR_STS_SHFT                                                           0

#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_ADDR                                                               (PCIE_PARF_REG_BASE      + 0x2c98)
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_OFFS                                                               (PCIE_PARF_REG_BASE_OFFS + 0x2c98)
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_RMSK                                                                 0x1fff3f
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_IN                    \
                in_dword(HWIO_PCIE_PARF_CFG_MISC_ERR_STS_ADDR)
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PARF_CFG_MISC_ERR_STS_ADDR, m)
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_APP_OBFF_MSG_GRANT_BMSK                                              0x100000
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_APP_OBFF_MSG_GRANT_SHFT                                                    20
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_F_ERR_RPT_EN_BMSK                                                 0x80000
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_F_ERR_RPT_EN_SHFT                                                      19
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_NF_ERR_RPT_EN_BMSK                                                0x40000
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_NF_ERR_RPT_EN_SHFT                                                     18
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_COR_ERR_RPT_EN_BMSK                                               0x20000
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_COR_ERR_RPT_EN_SHFT                                                    17
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_REG_SERREN_BMSK                                                   0x10000
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_REG_SERREN_SHFT                                                        16
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_INT_PIN_BMSK                                                       0xff00
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_INT_PIN_SHFT                                                            8
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_EXT_TAG_EN_BMSK                                                      0x20
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_EXT_TAG_EN_SHFT                                                         5
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_OBFF_EN_BMSK                                                         0x18
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_OBFF_EN_SHFT                                                            3
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_PF_TPH_ST_MODE_BMSK                                                   0x7
#define HWIO_PCIE_PARF_CFG_MISC_ERR_STS_CFG_PF_TPH_ST_MODE_SHFT                                                     0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_PCIE_MHI
 *--------------------------------------------------------------------------*/

#define PCIE_PCIE_MHI_REG_BASE                                                                (0x0)
#define PCIE_PCIE_MHI_REG_BASE_SIZE                                                           0x1000
#define PCIE_PCIE_MHI_REG_BASE_USED                                                           0xc8c
#define PCIE_PCIE_MHI_REG_BASE_OFFS                                                           0x00003000

#define HWIO_PCIE_PCIE_CHDBOFF_ADDR                                                           (PCIE_PCIE_MHI_REG_BASE      + 0x118)
#define HWIO_PCIE_PCIE_CHDBOFF_OFFS                                                           (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x118)
#define HWIO_PCIE_PCIE_CHDBOFF_RMSK                                                           0xffffffff
#define HWIO_PCIE_PCIE_CHDBOFF_IN                    \
                in_dword(HWIO_PCIE_PCIE_CHDBOFF_ADDR)
#define HWIO_PCIE_PCIE_CHDBOFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_CHDBOFF_ADDR, m)
#define HWIO_PCIE_PCIE_CHDBOFF_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_CHDBOFF_ADDR,v)
#define HWIO_PCIE_PCIE_CHDBOFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_CHDBOFF_ADDR,m,v,HWIO_PCIE_PCIE_CHDBOFF_IN)
#define HWIO_PCIE_PCIE_CHDBOFF_CHDBOFF_BMSK                                                   0xffffffff
#define HWIO_PCIE_PCIE_CHDBOFF_CHDBOFF_SHFT                                                            0

#define HWIO_PCIE_PCIE_ERDBOFF_ADDR                                                           (PCIE_PCIE_MHI_REG_BASE      + 0x120)
#define HWIO_PCIE_PCIE_ERDBOFF_OFFS                                                           (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x120)
#define HWIO_PCIE_PCIE_ERDBOFF_RMSK                                                           0xffffffff
#define HWIO_PCIE_PCIE_ERDBOFF_IN                    \
                in_dword(HWIO_PCIE_PCIE_ERDBOFF_ADDR)
#define HWIO_PCIE_PCIE_ERDBOFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_ERDBOFF_ADDR, m)
#define HWIO_PCIE_PCIE_ERDBOFF_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_ERDBOFF_ADDR,v)
#define HWIO_PCIE_PCIE_ERDBOFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_ERDBOFF_ADDR,m,v,HWIO_PCIE_PCIE_ERDBOFF_IN)
#define HWIO_PCIE_PCIE_ERDBOFF_ERDBOFF_BMSK                                                   0xffffffff
#define HWIO_PCIE_PCIE_ERDBOFF_ERDBOFF_SHFT                                                            0

#define HWIO_PCIE_PCIE_MISCOFF_ADDR                                                           (PCIE_PCIE_MHI_REG_BASE      + 0x124)
#define HWIO_PCIE_PCIE_MISCOFF_OFFS                                                           (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x124)
#define HWIO_PCIE_PCIE_MISCOFF_RMSK                                                           0xffffffff
#define HWIO_PCIE_PCIE_MISCOFF_IN                    \
                in_dword(HWIO_PCIE_PCIE_MISCOFF_ADDR)
#define HWIO_PCIE_PCIE_MISCOFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_MISCOFF_ADDR, m)
#define HWIO_PCIE_PCIE_MISCOFF_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_MISCOFF_ADDR,v)
#define HWIO_PCIE_PCIE_MISCOFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_MISCOFF_ADDR,m,v,HWIO_PCIE_PCIE_MISCOFF_IN)
#define HWIO_PCIE_PCIE_MISCOFF_MISCOFF_BMSK                                                   0xffffffff
#define HWIO_PCIE_PCIE_MISCOFF_MISCOFF_SHFT                                                            0

#define HWIO_PCIE_PCIE_BHIOFF_ADDR                                                            (PCIE_PCIE_MHI_REG_BASE      + 0x128)
#define HWIO_PCIE_PCIE_BHIOFF_OFFS                                                            (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x128)
#define HWIO_PCIE_PCIE_BHIOFF_RMSK                                                            0xffffffff
#define HWIO_PCIE_PCIE_BHIOFF_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHIOFF_ADDR)
#define HWIO_PCIE_PCIE_BHIOFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHIOFF_ADDR, m)
#define HWIO_PCIE_PCIE_BHIOFF_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHIOFF_ADDR,v)
#define HWIO_PCIE_PCIE_BHIOFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHIOFF_ADDR,m,v,HWIO_PCIE_PCIE_BHIOFF_IN)
#define HWIO_PCIE_PCIE_BHIOFF_BHIOFF_BMSK                                                     0xffffffff
#define HWIO_PCIE_PCIE_BHIOFF_BHIOFF_SHFT                                                              0

#define HWIO_PCIE_PCIE_BHIEOFF_ADDR                                                           (PCIE_PCIE_MHI_REG_BASE      + 0x12c)
#define HWIO_PCIE_PCIE_BHIEOFF_OFFS                                                           (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x12c)
#define HWIO_PCIE_PCIE_BHIEOFF_RMSK                                                           0xffffffff
#define HWIO_PCIE_PCIE_BHIEOFF_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHIEOFF_ADDR)
#define HWIO_PCIE_PCIE_BHIEOFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHIEOFF_ADDR, m)
#define HWIO_PCIE_PCIE_BHIEOFF_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHIEOFF_ADDR,v)
#define HWIO_PCIE_PCIE_BHIEOFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHIEOFF_ADDR,m,v,HWIO_PCIE_PCIE_BHIEOFF_IN)
#define HWIO_PCIE_PCIE_BHIEOFF_BHIEOFF_BMSK                                                   0xffffffff
#define HWIO_PCIE_PCIE_BHIEOFF_BHIEOFF_SHFT                                                            0

#define HWIO_PCIE_PCIE_DEBUGOFF_ADDR                                                          (PCIE_PCIE_MHI_REG_BASE      + 0x130)
#define HWIO_PCIE_PCIE_DEBUGOFF_OFFS                                                          (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x130)
#define HWIO_PCIE_PCIE_DEBUGOFF_RMSK                                                          0xffffffff
#define HWIO_PCIE_PCIE_DEBUGOFF_IN                    \
                in_dword(HWIO_PCIE_PCIE_DEBUGOFF_ADDR)
#define HWIO_PCIE_PCIE_DEBUGOFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_DEBUGOFF_ADDR, m)
#define HWIO_PCIE_PCIE_DEBUGOFF_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_DEBUGOFF_ADDR,v)
#define HWIO_PCIE_PCIE_DEBUGOFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_DEBUGOFF_ADDR,m,v,HWIO_PCIE_PCIE_DEBUGOFF_IN)
#define HWIO_PCIE_PCIE_DEBUGOFF_DEBUGOFF_BMSK                                                 0xffffffff
#define HWIO_PCIE_PCIE_DEBUGOFF_DEBUGOFF_SHFT                                                          0

#define HWIO_PCIE_PCIE_CCABAP_LOWER_ADDR                                                      (PCIE_PCIE_MHI_REG_BASE      + 0x158)
#define HWIO_PCIE_PCIE_CCABAP_LOWER_OFFS                                                      (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x158)
#define HWIO_PCIE_PCIE_CCABAP_LOWER_RMSK                                                      0xffffffff
#define HWIO_PCIE_PCIE_CCABAP_LOWER_IN                    \
                in_dword(HWIO_PCIE_PCIE_CCABAP_LOWER_ADDR)
#define HWIO_PCIE_PCIE_CCABAP_LOWER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_CCABAP_LOWER_ADDR, m)
#define HWIO_PCIE_PCIE_CCABAP_LOWER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_CCABAP_LOWER_ADDR,v)
#define HWIO_PCIE_PCIE_CCABAP_LOWER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_CCABAP_LOWER_ADDR,m,v,HWIO_PCIE_PCIE_CCABAP_LOWER_IN)
#define HWIO_PCIE_PCIE_CCABAP_LOWER_CCABAP_LOWER_BMSK                                         0xffffffff
#define HWIO_PCIE_PCIE_CCABAP_LOWER_CCABAP_LOWER_SHFT                                                  0

#define HWIO_PCIE_PCIE_CCABAP_UPPER_ADDR                                                      (PCIE_PCIE_MHI_REG_BASE      + 0x15c)
#define HWIO_PCIE_PCIE_CCABAP_UPPER_OFFS                                                      (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x15c)
#define HWIO_PCIE_PCIE_CCABAP_UPPER_RMSK                                                      0xffffffff
#define HWIO_PCIE_PCIE_CCABAP_UPPER_IN                    \
                in_dword(HWIO_PCIE_PCIE_CCABAP_UPPER_ADDR)
#define HWIO_PCIE_PCIE_CCABAP_UPPER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_CCABAP_UPPER_ADDR, m)
#define HWIO_PCIE_PCIE_CCABAP_UPPER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_CCABAP_UPPER_ADDR,v)
#define HWIO_PCIE_PCIE_CCABAP_UPPER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_CCABAP_UPPER_ADDR,m,v,HWIO_PCIE_PCIE_CCABAP_UPPER_IN)
#define HWIO_PCIE_PCIE_CCABAP_UPPER_CCABAP_UPPER_BMSK                                         0xffffffff
#define HWIO_PCIE_PCIE_CCABAP_UPPER_CCABAP_UPPER_SHFT                                                  0

#define HWIO_PCIE_PCIE_ECABAP_LOWER_ADDR                                                      (PCIE_PCIE_MHI_REG_BASE      + 0x160)
#define HWIO_PCIE_PCIE_ECABAP_LOWER_OFFS                                                      (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x160)
#define HWIO_PCIE_PCIE_ECABAP_LOWER_RMSK                                                      0xffffffff
#define HWIO_PCIE_PCIE_ECABAP_LOWER_IN                    \
                in_dword(HWIO_PCIE_PCIE_ECABAP_LOWER_ADDR)
#define HWIO_PCIE_PCIE_ECABAP_LOWER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_ECABAP_LOWER_ADDR, m)
#define HWIO_PCIE_PCIE_ECABAP_LOWER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_ECABAP_LOWER_ADDR,v)
#define HWIO_PCIE_PCIE_ECABAP_LOWER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_ECABAP_LOWER_ADDR,m,v,HWIO_PCIE_PCIE_ECABAP_LOWER_IN)
#define HWIO_PCIE_PCIE_ECABAP_LOWER_ECABAP_LOWER_BMSK                                         0xffffffff
#define HWIO_PCIE_PCIE_ECABAP_LOWER_ECABAP_LOWER_SHFT                                                  0

#define HWIO_PCIE_PCIE_ECABAP_UPPER_ADDR                                                      (PCIE_PCIE_MHI_REG_BASE      + 0x164)
#define HWIO_PCIE_PCIE_ECABAP_UPPER_OFFS                                                      (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x164)
#define HWIO_PCIE_PCIE_ECABAP_UPPER_RMSK                                                      0xffffffff
#define HWIO_PCIE_PCIE_ECABAP_UPPER_IN                    \
                in_dword(HWIO_PCIE_PCIE_ECABAP_UPPER_ADDR)
#define HWIO_PCIE_PCIE_ECABAP_UPPER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_ECABAP_UPPER_ADDR, m)
#define HWIO_PCIE_PCIE_ECABAP_UPPER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_ECABAP_UPPER_ADDR,v)
#define HWIO_PCIE_PCIE_ECABAP_UPPER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_ECABAP_UPPER_ADDR,m,v,HWIO_PCIE_PCIE_ECABAP_UPPER_IN)
#define HWIO_PCIE_PCIE_ECABAP_UPPER_ECABAP_UPPER_BMSK                                         0xffffffff
#define HWIO_PCIE_PCIE_ECABAP_UPPER_ECABAP_UPPER_SHFT                                                  0

#define HWIO_PCIE_PCIE_CRCBAP_LOWER_ADDR                                                      (PCIE_PCIE_MHI_REG_BASE      + 0x168)
#define HWIO_PCIE_PCIE_CRCBAP_LOWER_OFFS                                                      (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x168)
#define HWIO_PCIE_PCIE_CRCBAP_LOWER_RMSK                                                      0xffffffff
#define HWIO_PCIE_PCIE_CRCBAP_LOWER_IN                    \
                in_dword(HWIO_PCIE_PCIE_CRCBAP_LOWER_ADDR)
#define HWIO_PCIE_PCIE_CRCBAP_LOWER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_CRCBAP_LOWER_ADDR, m)
#define HWIO_PCIE_PCIE_CRCBAP_LOWER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_CRCBAP_LOWER_ADDR,v)
#define HWIO_PCIE_PCIE_CRCBAP_LOWER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_CRCBAP_LOWER_ADDR,m,v,HWIO_PCIE_PCIE_CRCBAP_LOWER_IN)
#define HWIO_PCIE_PCIE_CRCBAP_LOWER_CRCBAP_LOWER_BMSK                                         0xffffffff
#define HWIO_PCIE_PCIE_CRCBAP_LOWER_CRCBAP_LOWER_SHFT                                                  0

#define HWIO_PCIE_PCIE_CRCBAP_UPPER_ADDR                                                      (PCIE_PCIE_MHI_REG_BASE      + 0x16c)
#define HWIO_PCIE_PCIE_CRCBAP_UPPER_OFFS                                                      (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x16c)
#define HWIO_PCIE_PCIE_CRCBAP_UPPER_RMSK                                                      0xffffffff
#define HWIO_PCIE_PCIE_CRCBAP_UPPER_IN                    \
                in_dword(HWIO_PCIE_PCIE_CRCBAP_UPPER_ADDR)
#define HWIO_PCIE_PCIE_CRCBAP_UPPER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_CRCBAP_UPPER_ADDR, m)
#define HWIO_PCIE_PCIE_CRCBAP_UPPER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_CRCBAP_UPPER_ADDR,v)
#define HWIO_PCIE_PCIE_CRCBAP_UPPER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_CRCBAP_UPPER_ADDR,m,v,HWIO_PCIE_PCIE_CRCBAP_UPPER_IN)
#define HWIO_PCIE_PCIE_CRCBAP_UPPER_CRCBAP_UPPER_BMSK                                         0xffffffff
#define HWIO_PCIE_PCIE_CRCBAP_UPPER_CRCBAP_UPPER_SHFT                                                  0

#define HWIO_PCIE_PCIE_CRDB_LOWER_ADDR                                                        (PCIE_PCIE_MHI_REG_BASE      + 0x170)
#define HWIO_PCIE_PCIE_CRDB_LOWER_OFFS                                                        (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x170)
#define HWIO_PCIE_PCIE_CRDB_LOWER_RMSK                                                        0xffffffff
#define HWIO_PCIE_PCIE_CRDB_LOWER_IN                    \
                in_dword(HWIO_PCIE_PCIE_CRDB_LOWER_ADDR)
#define HWIO_PCIE_PCIE_CRDB_LOWER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_CRDB_LOWER_ADDR, m)
#define HWIO_PCIE_PCIE_CRDB_LOWER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_CRDB_LOWER_ADDR,v)
#define HWIO_PCIE_PCIE_CRDB_LOWER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_CRDB_LOWER_ADDR,m,v,HWIO_PCIE_PCIE_CRDB_LOWER_IN)
#define HWIO_PCIE_PCIE_CRDB_LOWER_CRDB_LOWER_BMSK                                             0xffffffff
#define HWIO_PCIE_PCIE_CRDB_LOWER_CRDB_LOWER_SHFT                                                      0

#define HWIO_PCIE_PCIE_CRDB_UPPER_ADDR                                                        (PCIE_PCIE_MHI_REG_BASE      + 0x174)
#define HWIO_PCIE_PCIE_CRDB_UPPER_OFFS                                                        (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x174)
#define HWIO_PCIE_PCIE_CRDB_UPPER_RMSK                                                        0xffffffff
#define HWIO_PCIE_PCIE_CRDB_UPPER_IN                    \
                in_dword(HWIO_PCIE_PCIE_CRDB_UPPER_ADDR)
#define HWIO_PCIE_PCIE_CRDB_UPPER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_CRDB_UPPER_ADDR, m)
#define HWIO_PCIE_PCIE_CRDB_UPPER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_CRDB_UPPER_ADDR,v)
#define HWIO_PCIE_PCIE_CRDB_UPPER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_CRDB_UPPER_ADDR,m,v,HWIO_PCIE_PCIE_CRDB_UPPER_IN)
#define HWIO_PCIE_PCIE_CRDB_UPPER_CRDB_UPPER_BMSK                                             0xffffffff
#define HWIO_PCIE_PCIE_CRDB_UPPER_CRDB_UPPER_SHFT                                                      0

#define HWIO_PCIE_PCIE_DEVCTL_ADDR                                                            (PCIE_PCIE_MHI_REG_BASE      + 0x1b0)
#define HWIO_PCIE_PCIE_DEVCTL_OFFS                                                            (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x1b0)
#define HWIO_PCIE_PCIE_DEVCTL_RMSK                                                                   0x1
#define HWIO_PCIE_PCIE_DEVCTL_IN                    \
                in_dword(HWIO_PCIE_PCIE_DEVCTL_ADDR)
#define HWIO_PCIE_PCIE_DEVCTL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_DEVCTL_ADDR, m)
#define HWIO_PCIE_PCIE_DEVCTL_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_DEVCTL_ADDR,v)
#define HWIO_PCIE_PCIE_DEVCTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_DEVCTL_ADDR,m,v,HWIO_PCIE_PCIE_DEVCTL_IN)
#define HWIO_PCIE_PCIE_DEVCTL_SOC_RESET_REQUEST_BMSK                                                 0x1
#define HWIO_PCIE_PCIE_DEVCTL_SOC_RESET_REQUEST_SHFT                                                   0

#define HWIO_PCIE_PCIE_DEVSTATUS_ADDR                                                         (PCIE_PCIE_MHI_REG_BASE      + 0x1b4)
#define HWIO_PCIE_PCIE_DEVSTATUS_OFFS                                                         (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x1b4)
#define HWIO_PCIE_PCIE_DEVSTATUS_RMSK                                                              0x1ff
#define HWIO_PCIE_PCIE_DEVSTATUS_IN                    \
                in_dword(HWIO_PCIE_PCIE_DEVSTATUS_ADDR)
#define HWIO_PCIE_PCIE_DEVSTATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_DEVSTATUS_ADDR, m)
#define HWIO_PCIE_PCIE_DEVSTATUS_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_DEVSTATUS_ADDR,v)
#define HWIO_PCIE_PCIE_DEVSTATUS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_DEVSTATUS_ADDR,m,v,HWIO_PCIE_PCIE_DEVSTATUS_IN)
#define HWIO_PCIE_PCIE_DEVSTATUS_DEVICE_LAST_RESET_CAUSE_BMSK                                      0x1e0
#define HWIO_PCIE_PCIE_DEVSTATUS_DEVICE_LAST_RESET_CAUSE_SHFT                                          5
#define HWIO_PCIE_PCIE_DEVSTATUS_DEVICE_POWER_STATE_BMSK                                            0x1e
#define HWIO_PCIE_PCIE_DEVSTATUS_DEVICE_POWER_STATE_SHFT                                               1
#define HWIO_PCIE_PCIE_DEVSTATUS_RESET_SEPARATION_ENABLED_BMSK                                       0x1
#define HWIO_PCIE_PCIE_DEVSTATUS_RESET_SEPARATION_ENABLED_SHFT                                         0

#define HWIO_PCIE_PCIE_BHI_VERSION_LOWER_ADDR                                                 (PCIE_PCIE_MHI_REG_BASE      + 0x200)
#define HWIO_PCIE_PCIE_BHI_VERSION_LOWER_OFFS                                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x200)
#define HWIO_PCIE_PCIE_BHI_VERSION_LOWER_RMSK                                                 0xffffffff
#define HWIO_PCIE_PCIE_BHI_VERSION_LOWER_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_VERSION_LOWER_ADDR)
#define HWIO_PCIE_PCIE_BHI_VERSION_LOWER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_VERSION_LOWER_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_VERSION_LOWER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_VERSION_LOWER_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_VERSION_LOWER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_VERSION_LOWER_ADDR,m,v,HWIO_PCIE_PCIE_BHI_VERSION_LOWER_IN)
#define HWIO_PCIE_PCIE_BHI_VERSION_LOWER_BHI_VERSION_LOWER_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_BHI_VERSION_LOWER_BHI_VERSION_LOWER_SHFT                                        0

#define HWIO_PCIE_PCIE_BHI_VERSION_UPPER_ADDR                                                 (PCIE_PCIE_MHI_REG_BASE      + 0x204)
#define HWIO_PCIE_PCIE_BHI_VERSION_UPPER_OFFS                                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x204)
#define HWIO_PCIE_PCIE_BHI_VERSION_UPPER_RMSK                                                 0xffffffff
#define HWIO_PCIE_PCIE_BHI_VERSION_UPPER_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_VERSION_UPPER_ADDR)
#define HWIO_PCIE_PCIE_BHI_VERSION_UPPER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_VERSION_UPPER_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_VERSION_UPPER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_VERSION_UPPER_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_VERSION_UPPER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_VERSION_UPPER_ADDR,m,v,HWIO_PCIE_PCIE_BHI_VERSION_UPPER_IN)
#define HWIO_PCIE_PCIE_BHI_VERSION_UPPER_BHI_VERSION_UPPER_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_BHI_VERSION_UPPER_BHI_VERSION_UPPER_SHFT                                        0

#define HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_ADDR                                                 (PCIE_PCIE_MHI_REG_BASE      + 0x208)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_OFFS                                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x208)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_RMSK                                                 0xffffffff
#define HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_ADDR)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_ADDR,m,v,HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_IN)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_BHI_IMGADDR_LOWER_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_BHI_IMGADDR_LOWER_BHI_IMGADDR_LOWER_SHFT                                        0

#define HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_ADDR                                                 (PCIE_PCIE_MHI_REG_BASE      + 0x20c)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_OFFS                                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x20c)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_RMSK                                                 0xffffffff
#define HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_ADDR)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_ADDR,m,v,HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_IN)
#define HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_BHI_IMGADDR_UPPER_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_BHI_IMGADDR_UPPER_BHI_IMGADDR_UPPER_SHFT                                        0

#define HWIO_PCIE_PCIE_BHI_IMGSIZE_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x210)
#define HWIO_PCIE_PCIE_BHI_IMGSIZE_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x210)
#define HWIO_PCIE_PCIE_BHI_IMGSIZE_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_BHI_IMGSIZE_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_IMGSIZE_ADDR)
#define HWIO_PCIE_PCIE_BHI_IMGSIZE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_IMGSIZE_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_IMGSIZE_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_IMGSIZE_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_IMGSIZE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_IMGSIZE_ADDR,m,v,HWIO_PCIE_PCIE_BHI_IMGSIZE_IN)
#define HWIO_PCIE_PCIE_BHI_IMGSIZE_BHI_IMGSIZE_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_BHI_IMGSIZE_BHI_IMGSIZE_SHFT                                                    0

#define HWIO_PCIE_PCIE_BHI_IMGTXDB_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x218)
#define HWIO_PCIE_PCIE_BHI_IMGTXDB_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x218)
#define HWIO_PCIE_PCIE_BHI_IMGTXDB_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_BHI_IMGTXDB_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_IMGTXDB_ADDR)
#define HWIO_PCIE_PCIE_BHI_IMGTXDB_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_IMGTXDB_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_IMGTXDB_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_IMGTXDB_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_IMGTXDB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_IMGTXDB_ADDR,m,v,HWIO_PCIE_PCIE_BHI_IMGTXDB_IN)
#define HWIO_PCIE_PCIE_BHI_IMGTXDB_BHI_IMGTXDB_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_BHI_IMGTXDB_BHI_IMGTXDB_SHFT                                                    0

#define HWIO_PCIE_PCIE_BHI_INTVEC_ADDR                                                        (PCIE_PCIE_MHI_REG_BASE      + 0x220)
#define HWIO_PCIE_PCIE_BHI_INTVEC_OFFS                                                        (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x220)
#define HWIO_PCIE_PCIE_BHI_INTVEC_RMSK                                                        0xffffffff
#define HWIO_PCIE_PCIE_BHI_INTVEC_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_INTVEC_ADDR)
#define HWIO_PCIE_PCIE_BHI_INTVEC_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_INTVEC_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_INTVEC_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_INTVEC_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_INTVEC_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_INTVEC_ADDR,m,v,HWIO_PCIE_PCIE_BHI_INTVEC_IN)
#define HWIO_PCIE_PCIE_BHI_INTVEC_BHI_INTVEC_BMSK                                             0xffffffff
#define HWIO_PCIE_PCIE_BHI_INTVEC_BHI_INTVEC_SHFT                                                      0

#define HWIO_PCIE_PCIE_BHI_EXECENV_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x228)
#define HWIO_PCIE_PCIE_BHI_EXECENV_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x228)
#define HWIO_PCIE_PCIE_BHI_EXECENV_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_BHI_EXECENV_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_EXECENV_ADDR)
#define HWIO_PCIE_PCIE_BHI_EXECENV_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_EXECENV_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_EXECENV_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_EXECENV_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_EXECENV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_EXECENV_ADDR,m,v,HWIO_PCIE_PCIE_BHI_EXECENV_IN)
#define HWIO_PCIE_PCIE_BHI_EXECENV_BHI_EXECENV_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_BHI_EXECENV_BHI_EXECENV_SHFT                                                    0

#define HWIO_PCIE_PCIE_BHI_STATUS_ADDR                                                        (PCIE_PCIE_MHI_REG_BASE      + 0x22c)
#define HWIO_PCIE_PCIE_BHI_STATUS_OFFS                                                        (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x22c)
#define HWIO_PCIE_PCIE_BHI_STATUS_RMSK                                                        0xffffffff
#define HWIO_PCIE_PCIE_BHI_STATUS_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_STATUS_ADDR)
#define HWIO_PCIE_PCIE_BHI_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_STATUS_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_STATUS_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_STATUS_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_STATUS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_STATUS_ADDR,m,v,HWIO_PCIE_PCIE_BHI_STATUS_IN)
#define HWIO_PCIE_PCIE_BHI_STATUS_BHI_STATUS_BMSK                                             0xffffffff
#define HWIO_PCIE_PCIE_BHI_STATUS_BHI_STATUS_SHFT                                                      0

#define HWIO_PCIE_PCIE_BHI_ERRCODE_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x230)
#define HWIO_PCIE_PCIE_BHI_ERRCODE_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x230)
#define HWIO_PCIE_PCIE_BHI_ERRCODE_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_BHI_ERRCODE_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_ERRCODE_ADDR)
#define HWIO_PCIE_PCIE_BHI_ERRCODE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_ERRCODE_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_ERRCODE_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_ERRCODE_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_ERRCODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_ERRCODE_ADDR,m,v,HWIO_PCIE_PCIE_BHI_ERRCODE_IN)
#define HWIO_PCIE_PCIE_BHI_ERRCODE_BHI_ERRCODE_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_BHI_ERRCODE_BHI_ERRCODE_SHFT                                                    0

#define HWIO_PCIE_PCIE_BHI_ERRDBG1_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x234)
#define HWIO_PCIE_PCIE_BHI_ERRDBG1_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x234)
#define HWIO_PCIE_PCIE_BHI_ERRDBG1_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_BHI_ERRDBG1_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_ERRDBG1_ADDR)
#define HWIO_PCIE_PCIE_BHI_ERRDBG1_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_ERRDBG1_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_ERRDBG1_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_ERRDBG1_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_ERRDBG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_ERRDBG1_ADDR,m,v,HWIO_PCIE_PCIE_BHI_ERRDBG1_IN)
#define HWIO_PCIE_PCIE_BHI_ERRDBG1_BHI_ERRDBG_BMSK                                            0xffffffff
#define HWIO_PCIE_PCIE_BHI_ERRDBG1_BHI_ERRDBG_SHFT                                                     0

#define HWIO_PCIE_PCIE_BHI_ERRDBG2_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x238)
#define HWIO_PCIE_PCIE_BHI_ERRDBG2_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x238)
#define HWIO_PCIE_PCIE_BHI_ERRDBG2_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_BHI_ERRDBG2_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_ERRDBG2_ADDR)
#define HWIO_PCIE_PCIE_BHI_ERRDBG2_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_ERRDBG2_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_ERRDBG2_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_ERRDBG2_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_ERRDBG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_ERRDBG2_ADDR,m,v,HWIO_PCIE_PCIE_BHI_ERRDBG2_IN)
#define HWIO_PCIE_PCIE_BHI_ERRDBG2_BHI_ERRDBG_BMSK                                            0xffffffff
#define HWIO_PCIE_PCIE_BHI_ERRDBG2_BHI_ERRDBG_SHFT                                                     0

#define HWIO_PCIE_PCIE_BHI_ERRDBG3_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x23c)
#define HWIO_PCIE_PCIE_BHI_ERRDBG3_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x23c)
#define HWIO_PCIE_PCIE_BHI_ERRDBG3_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_BHI_ERRDBG3_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_ERRDBG3_ADDR)
#define HWIO_PCIE_PCIE_BHI_ERRDBG3_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_ERRDBG3_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_ERRDBG3_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_ERRDBG3_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_ERRDBG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_ERRDBG3_ADDR,m,v,HWIO_PCIE_PCIE_BHI_ERRDBG3_IN)
#define HWIO_PCIE_PCIE_BHI_ERRDBG3_BHI_ERRDBG_BMSK                                            0xffffffff
#define HWIO_PCIE_PCIE_BHI_ERRDBG3_BHI_ERRDBG_SHFT                                                     0

#define HWIO_PCIE_PCIE_BHI_SERIALNUM_ADDR                                                     (PCIE_PCIE_MHI_REG_BASE      + 0x240)
#define HWIO_PCIE_PCIE_BHI_SERIALNUM_OFFS                                                     (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x240)
#define HWIO_PCIE_PCIE_BHI_SERIALNUM_RMSK                                                     0xffffffff
#define HWIO_PCIE_PCIE_BHI_SERIALNUM_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_SERIALNUM_ADDR)
#define HWIO_PCIE_PCIE_BHI_SERIALNUM_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_SERIALNUM_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_SERIALNUM_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_SERIALNUM_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_SERIALNUM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_SERIALNUM_ADDR,m,v,HWIO_PCIE_PCIE_BHI_SERIALNUM_IN)
#define HWIO_PCIE_PCIE_BHI_SERIALNUM_BHI_SERIALNUM_BMSK                                       0xffffffff
#define HWIO_PCIE_PCIE_BHI_SERIALNUM_BHI_SERIALNUM_SHFT                                                0

#define HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_ADDR                                                (PCIE_PCIE_MHI_REG_BASE      + 0x244)
#define HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_OFFS                                                (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x244)
#define HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_RMSK                                                0xffffffff
#define HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_ADDR)
#define HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_ADDR,m,v,HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_IN)
#define HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_BHI_SBLANTIROLLVER_BMSK                             0xffffffff
#define HWIO_PCIE_PCIE_BHI_SBLANTIROLLVER_BHI_SBLANTIROLLVER_SHFT                                      0

#define HWIO_PCIE_PCIE_BHI_NUMSEG_ADDR                                                        (PCIE_PCIE_MHI_REG_BASE      + 0x248)
#define HWIO_PCIE_PCIE_BHI_NUMSEG_OFFS                                                        (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x248)
#define HWIO_PCIE_PCIE_BHI_NUMSEG_RMSK                                                        0xffffffff
#define HWIO_PCIE_PCIE_BHI_NUMSEG_IN                    \
                in_dword(HWIO_PCIE_PCIE_BHI_NUMSEG_ADDR)
#define HWIO_PCIE_PCIE_BHI_NUMSEG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_NUMSEG_ADDR, m)
#define HWIO_PCIE_PCIE_BHI_NUMSEG_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_BHI_NUMSEG_ADDR,v)
#define HWIO_PCIE_PCIE_BHI_NUMSEG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_NUMSEG_ADDR,m,v,HWIO_PCIE_PCIE_BHI_NUMSEG_IN)
#define HWIO_PCIE_PCIE_BHI_NUMSEG_BHI_NUMSEG_BMSK                                             0xffffffff
#define HWIO_PCIE_PCIE_BHI_NUMSEG_BHI_NUMSEG_SHFT                                                      0

#define HWIO_PCIE_PCIE_BHI_MSMHWID_n_ADDR(n)                                                  (PCIE_PCIE_MHI_REG_BASE      + 0X24C + (0x4*(n)))
#define HWIO_PCIE_PCIE_BHI_MSMHWID_n_OFFS(n)                                                  (PCIE_PCIE_MHI_REG_BASE_OFFS + 0X24C + (0x4*(n)))
#define HWIO_PCIE_PCIE_BHI_MSMHWID_n_RMSK                                                     0xffffffff
#define HWIO_PCIE_PCIE_BHI_MSMHWID_n_MAXn                                                              5
#define HWIO_PCIE_PCIE_BHI_MSMHWID_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_MSMHWID_n_ADDR(n), HWIO_PCIE_PCIE_BHI_MSMHWID_n_RMSK)
#define HWIO_PCIE_PCIE_BHI_MSMHWID_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_MSMHWID_n_ADDR(n), mask)
#define HWIO_PCIE_PCIE_BHI_MSMHWID_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PCIE_BHI_MSMHWID_n_ADDR(n),val)
#define HWIO_PCIE_PCIE_BHI_MSMHWID_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_MSMHWID_n_ADDR(n),mask,val,HWIO_PCIE_PCIE_BHI_MSMHWID_n_INI(n))
#define HWIO_PCIE_PCIE_BHI_MSMHWID_n_BHI_MSMHWID_BMSK                                         0xffffffff
#define HWIO_PCIE_PCIE_BHI_MSMHWID_n_BHI_MSMHWID_SHFT                                                  0

#define HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_ADDR(n)                                                (PCIE_PCIE_MHI_REG_BASE      + 0X264 + (0x4*(n)))
#define HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_OFFS(n)                                                (PCIE_PCIE_MHI_REG_BASE_OFFS + 0X264 + (0x4*(n)))
#define HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_RMSK                                                   0xffffffff
#define HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_MAXn                                                           47
#define HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_ADDR(n), HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_RMSK)
#define HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_ADDR(n), mask)
#define HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_ADDR(n),val)
#define HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_ADDR(n),mask,val,HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_INI(n))
#define HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_BHI_OEMPKHASH_BMSK                                     0xffffffff
#define HWIO_PCIE_PCIE_BHI_OEMPKHASH_n_BHI_OEMPKHASH_SHFT                                              0

#define HWIO_PCIE_PCIE_MSMSOCID_ADDR                                                          (PCIE_PCIE_MHI_REG_BASE      + 0x324)
#define HWIO_PCIE_PCIE_MSMSOCID_OFFS                                                          (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x324)
#define HWIO_PCIE_PCIE_MSMSOCID_RMSK                                                          0xffffffff
#define HWIO_PCIE_PCIE_MSMSOCID_IN                    \
                in_dword(HWIO_PCIE_PCIE_MSMSOCID_ADDR)
#define HWIO_PCIE_PCIE_MSMSOCID_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_MSMSOCID_ADDR, m)
#define HWIO_PCIE_PCIE_MSMSOCID_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_MSMSOCID_ADDR,v)
#define HWIO_PCIE_PCIE_MSMSOCID_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_MSMSOCID_ADDR,m,v,HWIO_PCIE_PCIE_MSMSOCID_IN)
#define HWIO_PCIE_PCIE_MSMSOCID_MSMSOCID_BMSK                                                 0xffffffff
#define HWIO_PCIE_PCIE_MSMSOCID_MSMSOCID_SHFT                                                          0

#define HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_ADDR                                       (PCIE_PCIE_MHI_REG_BASE      + 0x338)
#define HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_OFFS                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x338)
#define HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_RMSK                                              0x7
#define HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_IN                    \
                in_dword(HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_ADDR)
#define HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_ADDR, m)
#define HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_ADDR,v)
#define HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_ADDR,m,v,HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_IN)
#define HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_ENVIRONMENT_EXECUTION_STATE_BMSK                  0x7
#define HWIO_PCIE_PCIE_ENVIRONMENT_EXECUTION_STATE_ENVIRONMENT_EXECUTION_STATE_SHFT                    0

#define HWIO_PCIE_PCIE_QTIMER_LOW_ADDR                                                        (PCIE_PCIE_MHI_REG_BASE      + 0x348)
#define HWIO_PCIE_PCIE_QTIMER_LOW_OFFS                                                        (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x348)
#define HWIO_PCIE_PCIE_QTIMER_LOW_RMSK                                                        0xffffffff
#define HWIO_PCIE_PCIE_QTIMER_LOW_IN                    \
                in_dword(HWIO_PCIE_PCIE_QTIMER_LOW_ADDR)
#define HWIO_PCIE_PCIE_QTIMER_LOW_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_QTIMER_LOW_ADDR, m)
#define HWIO_PCIE_PCIE_QTIMER_LOW_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_QTIMER_LOW_ADDR,v)
#define HWIO_PCIE_PCIE_QTIMER_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_QTIMER_LOW_ADDR,m,v,HWIO_PCIE_PCIE_QTIMER_LOW_IN)
#define HWIO_PCIE_PCIE_QTIMER_LOW_SYNC_QTIME_VAL_LSB_BMSK                                     0xffffffff
#define HWIO_PCIE_PCIE_QTIMER_LOW_SYNC_QTIME_VAL_LSB_SHFT                                              0

#define HWIO_PCIE_PCIE_QTIMER_HIGH_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x34c)
#define HWIO_PCIE_PCIE_QTIMER_HIGH_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x34c)
#define HWIO_PCIE_PCIE_QTIMER_HIGH_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_QTIMER_HIGH_IN                    \
                in_dword(HWIO_PCIE_PCIE_QTIMER_HIGH_ADDR)
#define HWIO_PCIE_PCIE_QTIMER_HIGH_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_QTIMER_HIGH_ADDR, m)
#define HWIO_PCIE_PCIE_QTIMER_HIGH_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_QTIMER_HIGH_ADDR,v)
#define HWIO_PCIE_PCIE_QTIMER_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_QTIMER_HIGH_ADDR,m,v,HWIO_PCIE_PCIE_QTIMER_HIGH_IN)
#define HWIO_PCIE_PCIE_QTIMER_HIGH_SYNC_QTIME_VAL_MSB_BMSK                                    0xffffffff
#define HWIO_PCIE_PCIE_QTIMER_HIGH_SYNC_QTIME_VAL_MSB_SHFT                                             0

#define HWIO_PCIE_PCIE_TXVECADDR_LOW_ADDR                                                     (PCIE_PCIE_MHI_REG_BASE      + 0x350)
#define HWIO_PCIE_PCIE_TXVECADDR_LOW_OFFS                                                     (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x350)
#define HWIO_PCIE_PCIE_TXVECADDR_LOW_RMSK                                                     0xffffffff
#define HWIO_PCIE_PCIE_TXVECADDR_LOW_IN                    \
                in_dword(HWIO_PCIE_PCIE_TXVECADDR_LOW_ADDR)
#define HWIO_PCIE_PCIE_TXVECADDR_LOW_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_TXVECADDR_LOW_ADDR, m)
#define HWIO_PCIE_PCIE_TXVECADDR_LOW_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_TXVECADDR_LOW_ADDR,v)
#define HWIO_PCIE_PCIE_TXVECADDR_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_TXVECADDR_LOW_ADDR,m,v,HWIO_PCIE_PCIE_TXVECADDR_LOW_IN)
#define HWIO_PCIE_PCIE_TXVECADDR_LOW_TXVECADDR_LOW_BMSK                                       0xffffffff
#define HWIO_PCIE_PCIE_TXVECADDR_LOW_TXVECADDR_LOW_SHFT                                                0

#define HWIO_PCIE_PCIE_TXVECADDR_HIGH_ADDR                                                    (PCIE_PCIE_MHI_REG_BASE      + 0x354)
#define HWIO_PCIE_PCIE_TXVECADDR_HIGH_OFFS                                                    (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x354)
#define HWIO_PCIE_PCIE_TXVECADDR_HIGH_RMSK                                                    0xffffffff
#define HWIO_PCIE_PCIE_TXVECADDR_HIGH_IN                    \
                in_dword(HWIO_PCIE_PCIE_TXVECADDR_HIGH_ADDR)
#define HWIO_PCIE_PCIE_TXVECADDR_HIGH_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_TXVECADDR_HIGH_ADDR, m)
#define HWIO_PCIE_PCIE_TXVECADDR_HIGH_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_TXVECADDR_HIGH_ADDR,v)
#define HWIO_PCIE_PCIE_TXVECADDR_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_TXVECADDR_HIGH_ADDR,m,v,HWIO_PCIE_PCIE_TXVECADDR_HIGH_IN)
#define HWIO_PCIE_PCIE_TXVECADDR_HIGH_TXVECADDR_HIGH_BMSK                                     0xffffffff
#define HWIO_PCIE_PCIE_TXVECADDR_HIGH_TXVECADDR_HIGH_SHFT                                              0

#define HWIO_PCIE_PCIE_TXVECSIZE_ADDR                                                         (PCIE_PCIE_MHI_REG_BASE      + 0x358)
#define HWIO_PCIE_PCIE_TXVECSIZE_OFFS                                                         (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x358)
#define HWIO_PCIE_PCIE_TXVECSIZE_RMSK                                                         0xffffffff
#define HWIO_PCIE_PCIE_TXVECSIZE_IN                    \
                in_dword(HWIO_PCIE_PCIE_TXVECSIZE_ADDR)
#define HWIO_PCIE_PCIE_TXVECSIZE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_TXVECSIZE_ADDR, m)
#define HWIO_PCIE_PCIE_TXVECSIZE_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_TXVECSIZE_ADDR,v)
#define HWIO_PCIE_PCIE_TXVECSIZE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_TXVECSIZE_ADDR,m,v,HWIO_PCIE_PCIE_TXVECSIZE_IN)
#define HWIO_PCIE_PCIE_TXVECSIZE_TXVECSIZE_BMSK                                               0xffffffff
#define HWIO_PCIE_PCIE_TXVECSIZE_TXVECSIZE_SHFT                                                        0

#define HWIO_PCIE_PCIE_TXVECDB_ADDR                                                           (PCIE_PCIE_MHI_REG_BASE      + 0x360)
#define HWIO_PCIE_PCIE_TXVECDB_OFFS                                                           (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x360)
#define HWIO_PCIE_PCIE_TXVECDB_RMSK                                                           0xffffffff
#define HWIO_PCIE_PCIE_TXVECDB_IN                    \
                in_dword(HWIO_PCIE_PCIE_TXVECDB_ADDR)
#define HWIO_PCIE_PCIE_TXVECDB_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_TXVECDB_ADDR, m)
#define HWIO_PCIE_PCIE_TXVECDB_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_TXVECDB_ADDR,v)
#define HWIO_PCIE_PCIE_TXVECDB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_TXVECDB_ADDR,m,v,HWIO_PCIE_PCIE_TXVECDB_IN)
#define HWIO_PCIE_PCIE_TXVECDB_TXVECDB_BMSK                                                   0xffffffff
#define HWIO_PCIE_PCIE_TXVECDB_TXVECDB_SHFT                                                            0

#define HWIO_PCIE_PCIE_TXVECSTATUS_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x368)
#define HWIO_PCIE_PCIE_TXVECSTATUS_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x368)
#define HWIO_PCIE_PCIE_TXVECSTATUS_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_TXVECSTATUS_IN                    \
                in_dword(HWIO_PCIE_PCIE_TXVECSTATUS_ADDR)
#define HWIO_PCIE_PCIE_TXVECSTATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_TXVECSTATUS_ADDR, m)
#define HWIO_PCIE_PCIE_TXVECSTATUS_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_TXVECSTATUS_ADDR,v)
#define HWIO_PCIE_PCIE_TXVECSTATUS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_TXVECSTATUS_ADDR,m,v,HWIO_PCIE_PCIE_TXVECSTATUS_IN)
#define HWIO_PCIE_PCIE_TXVECSTATUS_TXVECSTATUS_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_TXVECSTATUS_TXVECSTATUS_SHFT                                                    0

#define HWIO_PCIE_PCIE_RXVECCTRL_ADDR                                                         (PCIE_PCIE_MHI_REG_BASE      + 0x380)
#define HWIO_PCIE_PCIE_RXVECCTRL_OFFS                                                         (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x380)
#define HWIO_PCIE_PCIE_RXVECCTRL_RMSK                                                         0xffffffff
#define HWIO_PCIE_PCIE_RXVECCTRL_IN                    \
                in_dword(HWIO_PCIE_PCIE_RXVECCTRL_ADDR)
#define HWIO_PCIE_PCIE_RXVECCTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_RXVECCTRL_ADDR, m)
#define HWIO_PCIE_PCIE_RXVECCTRL_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_RXVECCTRL_ADDR,v)
#define HWIO_PCIE_PCIE_RXVECCTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_RXVECCTRL_ADDR,m,v,HWIO_PCIE_PCIE_RXVECCTRL_IN)
#define HWIO_PCIE_PCIE_RXVECCTRL_RXVECCTRL_BMSK                                               0xffffffff
#define HWIO_PCIE_PCIE_RXVECCTRL_RXVECCTRL_SHFT                                                        0

#define HWIO_PCIE_PCIE_RXVECADDR_ADDR                                                         (PCIE_PCIE_MHI_REG_BASE      + 0x384)
#define HWIO_PCIE_PCIE_RXVECADDR_OFFS                                                         (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x384)
#define HWIO_PCIE_PCIE_RXVECADDR_RMSK                                                         0xffffffff
#define HWIO_PCIE_PCIE_RXVECADDR_IN                    \
                in_dword(HWIO_PCIE_PCIE_RXVECADDR_ADDR)
#define HWIO_PCIE_PCIE_RXVECADDR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_RXVECADDR_ADDR, m)
#define HWIO_PCIE_PCIE_RXVECADDR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_RXVECADDR_ADDR,v)
#define HWIO_PCIE_PCIE_RXVECADDR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_RXVECADDR_ADDR,m,v,HWIO_PCIE_PCIE_RXVECADDR_IN)
#define HWIO_PCIE_PCIE_RXVECADDR_RXVECADDR_BMSK                                               0xffffffff
#define HWIO_PCIE_PCIE_RXVECADDR_RXVECADDR_SHFT                                                        0

#define HWIO_PCIE_PCIE_RXVECSIZE_ADDR                                                         (PCIE_PCIE_MHI_REG_BASE      + 0x38c)
#define HWIO_PCIE_PCIE_RXVECSIZE_OFFS                                                         (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x38c)
#define HWIO_PCIE_PCIE_RXVECSIZE_RMSK                                                         0xffffffff
#define HWIO_PCIE_PCIE_RXVECSIZE_IN                    \
                in_dword(HWIO_PCIE_PCIE_RXVECSIZE_ADDR)
#define HWIO_PCIE_PCIE_RXVECSIZE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_RXVECSIZE_ADDR, m)
#define HWIO_PCIE_PCIE_RXVECSIZE_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_RXVECSIZE_ADDR,v)
#define HWIO_PCIE_PCIE_RXVECSIZE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_RXVECSIZE_ADDR,m,v,HWIO_PCIE_PCIE_RXVECSIZE_IN)
#define HWIO_PCIE_PCIE_RXVECSIZE_RXVECSIZE_BMSK                                               0xffffffff
#define HWIO_PCIE_PCIE_RXVECSIZE_RXVECSIZE_SHFT                                                        0

#define HWIO_PCIE_PCIE_RXVECDB_ADDR                                                           (PCIE_PCIE_MHI_REG_BASE      + 0x394)
#define HWIO_PCIE_PCIE_RXVECDB_OFFS                                                           (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x394)
#define HWIO_PCIE_PCIE_RXVECDB_RMSK                                                           0xffffffff
#define HWIO_PCIE_PCIE_RXVECDB_IN                    \
                in_dword(HWIO_PCIE_PCIE_RXVECDB_ADDR)
#define HWIO_PCIE_PCIE_RXVECDB_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_RXVECDB_ADDR, m)
#define HWIO_PCIE_PCIE_RXVECDB_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_RXVECDB_ADDR,v)
#define HWIO_PCIE_PCIE_RXVECDB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_RXVECDB_ADDR,m,v,HWIO_PCIE_PCIE_RXVECDB_IN)
#define HWIO_PCIE_PCIE_RXVECDB_RXVECDB_BMSK                                                   0xffffffff
#define HWIO_PCIE_PCIE_RXVECDB_RXVECDB_SHFT                                                            0

#define HWIO_PCIE_PCIE_RXVECRDSIZE_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x398)
#define HWIO_PCIE_PCIE_RXVECRDSIZE_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x398)
#define HWIO_PCIE_PCIE_RXVECRDSIZE_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_RXVECRDSIZE_IN                    \
                in_dword(HWIO_PCIE_PCIE_RXVECRDSIZE_ADDR)
#define HWIO_PCIE_PCIE_RXVECRDSIZE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_RXVECRDSIZE_ADDR, m)
#define HWIO_PCIE_PCIE_RXVECRDSIZE_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_RXVECRDSIZE_ADDR,v)
#define HWIO_PCIE_PCIE_RXVECRDSIZE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_RXVECRDSIZE_ADDR,m,v,HWIO_PCIE_PCIE_RXVECRDSIZE_IN)
#define HWIO_PCIE_PCIE_RXVECRDSIZE_RXVECRDSIZE_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_RXVECRDSIZE_RXVECRDSIZE_SHFT                                                    0

#define HWIO_PCIE_PCIE_RXVECSTATUS_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0x39c)
#define HWIO_PCIE_PCIE_RXVECSTATUS_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0x39c)
#define HWIO_PCIE_PCIE_RXVECSTATUS_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_RXVECSTATUS_IN                    \
                in_dword(HWIO_PCIE_PCIE_RXVECSTATUS_ADDR)
#define HWIO_PCIE_PCIE_RXVECSTATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_RXVECSTATUS_ADDR, m)
#define HWIO_PCIE_PCIE_RXVECSTATUS_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_RXVECSTATUS_ADDR,v)
#define HWIO_PCIE_PCIE_RXVECSTATUS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_RXVECSTATUS_ADDR,m,v,HWIO_PCIE_PCIE_RXVECSTATUS_IN)
#define HWIO_PCIE_PCIE_RXVECSTATUS_RXVECSTATUS_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_RXVECSTATUS_RXVECSTATUS_SHFT                                                    0

#define HWIO_PCIE_PCIE_CHDB_LOWER_n_ADDR(n)                                                   (PCIE_PCIE_MHI_REG_BASE      + 0X400 + (0x8*(n)))
#define HWIO_PCIE_PCIE_CHDB_LOWER_n_OFFS(n)                                                   (PCIE_PCIE_MHI_REG_BASE_OFFS + 0X400 + (0x8*(n)))
#define HWIO_PCIE_PCIE_CHDB_LOWER_n_RMSK                                                      0xffffffff
#define HWIO_PCIE_PCIE_CHDB_LOWER_n_MAXn                                                             127
#define HWIO_PCIE_PCIE_CHDB_LOWER_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PCIE_CHDB_LOWER_n_ADDR(n), HWIO_PCIE_PCIE_CHDB_LOWER_n_RMSK)
#define HWIO_PCIE_PCIE_CHDB_LOWER_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PCIE_CHDB_LOWER_n_ADDR(n), mask)
#define HWIO_PCIE_PCIE_CHDB_LOWER_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PCIE_CHDB_LOWER_n_ADDR(n),val)
#define HWIO_PCIE_PCIE_CHDB_LOWER_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_CHDB_LOWER_n_ADDR(n),mask,val,HWIO_PCIE_PCIE_CHDB_LOWER_n_INI(n))
#define HWIO_PCIE_PCIE_CHDB_LOWER_n_CHDB_LOWER_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_CHDB_LOWER_n_CHDB_LOWER_SHFT                                                    0

#define HWIO_PCIE_PCIE_CHDB_UPPER_n_ADDR(n)                                                   (PCIE_PCIE_MHI_REG_BASE      + 0X404 + (0x8*(n)))
#define HWIO_PCIE_PCIE_CHDB_UPPER_n_OFFS(n)                                                   (PCIE_PCIE_MHI_REG_BASE_OFFS + 0X404 + (0x8*(n)))
#define HWIO_PCIE_PCIE_CHDB_UPPER_n_RMSK                                                      0xffffffff
#define HWIO_PCIE_PCIE_CHDB_UPPER_n_MAXn                                                             127
#define HWIO_PCIE_PCIE_CHDB_UPPER_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PCIE_CHDB_UPPER_n_ADDR(n), HWIO_PCIE_PCIE_CHDB_UPPER_n_RMSK)
#define HWIO_PCIE_PCIE_CHDB_UPPER_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PCIE_CHDB_UPPER_n_ADDR(n), mask)
#define HWIO_PCIE_PCIE_CHDB_UPPER_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PCIE_CHDB_UPPER_n_ADDR(n),val)
#define HWIO_PCIE_PCIE_CHDB_UPPER_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_CHDB_UPPER_n_ADDR(n),mask,val,HWIO_PCIE_PCIE_CHDB_UPPER_n_INI(n))
#define HWIO_PCIE_PCIE_CHDB_UPPER_n_CHDB_UPPER_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_CHDB_UPPER_n_CHDB_UPPER_SHFT                                                    0

#define HWIO_PCIE_PCIE_ERDB_LOWER_n_ADDR(n)                                                   (PCIE_PCIE_MHI_REG_BASE      + 0X800 + (0x8*(n)))
#define HWIO_PCIE_PCIE_ERDB_LOWER_n_OFFS(n)                                                   (PCIE_PCIE_MHI_REG_BASE_OFFS + 0X800 + (0x8*(n)))
#define HWIO_PCIE_PCIE_ERDB_LOWER_n_RMSK                                                      0xffffffff
#define HWIO_PCIE_PCIE_ERDB_LOWER_n_MAXn                                                              99
#define HWIO_PCIE_PCIE_ERDB_LOWER_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PCIE_ERDB_LOWER_n_ADDR(n), HWIO_PCIE_PCIE_ERDB_LOWER_n_RMSK)
#define HWIO_PCIE_PCIE_ERDB_LOWER_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PCIE_ERDB_LOWER_n_ADDR(n), mask)
#define HWIO_PCIE_PCIE_ERDB_LOWER_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PCIE_ERDB_LOWER_n_ADDR(n),val)
#define HWIO_PCIE_PCIE_ERDB_LOWER_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_ERDB_LOWER_n_ADDR(n),mask,val,HWIO_PCIE_PCIE_ERDB_LOWER_n_INI(n))
#define HWIO_PCIE_PCIE_ERDB_LOWER_n_ERDB_LOWER_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_ERDB_LOWER_n_ERDB_LOWER_SHFT                                                    0

#define HWIO_PCIE_PCIE_ERDB_UPPER_n_ADDR(n)                                                   (PCIE_PCIE_MHI_REG_BASE      + 0X804 + (0x8*(n)))
#define HWIO_PCIE_PCIE_ERDB_UPPER_n_OFFS(n)                                                   (PCIE_PCIE_MHI_REG_BASE_OFFS + 0X804 + (0x8*(n)))
#define HWIO_PCIE_PCIE_ERDB_UPPER_n_RMSK                                                      0xffffffff
#define HWIO_PCIE_PCIE_ERDB_UPPER_n_MAXn                                                              99
#define HWIO_PCIE_PCIE_ERDB_UPPER_n_INI(n)                \
                in_dword_masked(HWIO_PCIE_PCIE_ERDB_UPPER_n_ADDR(n), HWIO_PCIE_PCIE_ERDB_UPPER_n_RMSK)
#define HWIO_PCIE_PCIE_ERDB_UPPER_n_INMI(n,mask)        \
                in_dword_masked(HWIO_PCIE_PCIE_ERDB_UPPER_n_ADDR(n), mask)
#define HWIO_PCIE_PCIE_ERDB_UPPER_n_OUTI(n,val)        \
                out_dword(HWIO_PCIE_PCIE_ERDB_UPPER_n_ADDR(n),val)
#define HWIO_PCIE_PCIE_ERDB_UPPER_n_OUTMI(n,mask,val) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_ERDB_UPPER_n_ADDR(n),mask,val,HWIO_PCIE_PCIE_ERDB_UPPER_n_INI(n))
#define HWIO_PCIE_PCIE_ERDB_UPPER_n_ERDB_UPPER_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_ERDB_UPPER_n_ERDB_UPPER_SHFT                                                    0

#define HWIO_PCIE_PCIE_INTX_CONFIG_ADDR                                                       (PCIE_PCIE_MHI_REG_BASE      + 0xb20)
#define HWIO_PCIE_PCIE_INTX_CONFIG_OFFS                                                       (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xb20)
#define HWIO_PCIE_PCIE_INTX_CONFIG_RMSK                                                       0xffffffff
#define HWIO_PCIE_PCIE_INTX_CONFIG_IN                    \
                in_dword(HWIO_PCIE_PCIE_INTX_CONFIG_ADDR)
#define HWIO_PCIE_PCIE_INTX_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_INTX_CONFIG_ADDR, m)
#define HWIO_PCIE_PCIE_INTX_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_INTX_CONFIG_ADDR,v)
#define HWIO_PCIE_PCIE_INTX_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_INTX_CONFIG_ADDR,m,v,HWIO_PCIE_PCIE_INTX_CONFIG_IN)
#define HWIO_PCIE_PCIE_INTX_CONFIG_INTX_CONFIG_BMSK                                           0xffffffff
#define HWIO_PCIE_PCIE_INTX_CONFIG_INTX_CONFIG_SHFT                                                    0

#define HWIO_PCIE_PCIE_TIMECFG_ADDR                                                           (PCIE_PCIE_MHI_REG_BASE      + 0xb24)
#define HWIO_PCIE_PCIE_TIMECFG_OFFS                                                           (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xb24)
#define HWIO_PCIE_PCIE_TIMECFG_RMSK                                                           0xffffffff
#define HWIO_PCIE_PCIE_TIMECFG_IN                    \
                in_dword(HWIO_PCIE_PCIE_TIMECFG_ADDR)
#define HWIO_PCIE_PCIE_TIMECFG_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_TIMECFG_ADDR, m)
#define HWIO_PCIE_PCIE_TIMECFG_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_TIMECFG_ADDR,v)
#define HWIO_PCIE_PCIE_TIMECFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_TIMECFG_ADDR,m,v,HWIO_PCIE_PCIE_TIMECFG_IN)
#define HWIO_PCIE_PCIE_TIMECFG_TIMECFG_BMSK                                                   0xffffffff
#define HWIO_PCIE_PCIE_TIMECFG_TIMECFG_SHFT                                                            0

#define HWIO_PCIE_PCIE_TIME_ADDR                                                              (PCIE_PCIE_MHI_REG_BASE      + 0xb28)
#define HWIO_PCIE_PCIE_TIME_OFFS                                                              (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xb28)
#define HWIO_PCIE_PCIE_TIME_RMSK                                                              0xffffffff
#define HWIO_PCIE_PCIE_TIME_IN                    \
                in_dword(HWIO_PCIE_PCIE_TIME_ADDR)
#define HWIO_PCIE_PCIE_TIME_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_TIME_ADDR, m)
#define HWIO_PCIE_PCIE_TIME_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_TIME_ADDR,v)
#define HWIO_PCIE_PCIE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_TIME_ADDR,m,v,HWIO_PCIE_PCIE_TIME_IN)
#define HWIO_PCIE_PCIE_TIME_TIME_BMSK                                                         0xffffffff
#define HWIO_PCIE_PCIE_TIME_TIME_SHFT                                                                  0

#define HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_ADDR                                                 (PCIE_PCIE_MHI_REG_BASE      + 0xb2c)
#define HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_OFFS                                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xb2c)
#define HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_RMSK                                                 0xffffffff
#define HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_IN                    \
                in_dword(HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_ADDR)
#define HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_ADDR, m)
#define HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_ADDR,v)
#define HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_ADDR,m,v,HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_IN)
#define HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_TIMESYNCEX_OFFSET_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_TIMESYNCEX_OFFSET_TIMESYNCEX_OFFSET_SHFT                                        0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR                                   (PCIE_PCIE_MHI_REG_BASE      + 0xc00)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OFFS                                   (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc00)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_RMSK                                   0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_CNT_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_SLV_XPU2_MSA_CNT_SHFT                                        0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR                                    (PCIE_PCIE_MHI_REG_BASE      + 0xc04)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OFFS                                    (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc04)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_RMSK                                    0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_CNT_BMSK                                0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L2_CNT_SHFT                                         0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR                                 (PCIE_PCIE_MHI_REG_BASE      + 0xc08)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OFFS                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc08)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_RMSK                                 0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_CNT_BMSK                             0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1SUB_CNT_SHFT                                      0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR                                    (PCIE_PCIE_MHI_REG_BASE      + 0xc0c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OFFS                                    (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc0c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_RMSK                                    0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_CNT_BMSK                                0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L1_CNT_SHFT                                         0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR                                   (PCIE_PCIE_MHI_REG_BASE      + 0xc10)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OFFS                                   (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc10)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_RMSK                                   0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_CNT_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_PM_LINKST_IN_L0S_CNT_SHFT                                        0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR                            (PCIE_PCIE_MHI_REG_BASE      + 0xc14)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OFFS                            (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc14)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_RMSK                            0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_CNT_BMSK                        0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_REQ_EXIT_L1_CNT_SHFT                                 0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR                        (PCIE_PCIE_MHI_REG_BASE      + 0xc18)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OFFS                        (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc18)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_RMSK                        0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_CNT_BMSK                    0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L23_CNT_SHFT                             0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR                         (PCIE_PCIE_MHI_REG_BASE      + 0xc1c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OFFS                         (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc1c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_RMSK                         0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_APP_READY_ENTER_L1_CNT_SHFT                              0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR                                   (PCIE_PCIE_MHI_REG_BASE      + 0xc20)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OFFS                                   (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc20)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_RMSK                                   0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_CNT_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_INT_BRIDGE_FLUSH_CNT_SHFT                                        0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR                                  (PCIE_PCIE_MHI_REG_BASE      + 0xc24)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OFFS                                  (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc24)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_RMSK                                  0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_CNT_BMSK                              0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_ECRC_ERR_ASSERTED_CNT_SHFT                                       0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR                                  (PCIE_PCIE_MHI_REG_BASE      + 0xc28)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OFFS                                  (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc28)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_RMSK                                  0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_CNT_BMSK                              0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_LCRC_ERR_ASSERTED_CNT_SHFT                                       0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR                                 (PCIE_PCIE_MHI_REG_BASE      + 0xc2c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OFFS                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc2c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_RMSK                                 0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_CNT_BMSK                             0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_1_CNT_SHFT                                      0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR                                 (PCIE_PCIE_MHI_REG_BASE      + 0xc30)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OFFS                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc30)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_RMSK                                 0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_CNT_BMSK                             0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RDLH_PKTERR_0_CNT_SHFT                                      0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR                              (PCIE_PCIE_MHI_REG_BASE      + 0xc34)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OFFS                              (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc34)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_RMSK                              0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_CNT_BMSK                          0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_DESKEW_ALIGN_ERR_CNT_SHFT                                   0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR                                    (PCIE_PCIE_MHI_REG_BASE      + 0xc38)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OFFS                                    (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc38)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_RMSK                                    0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_CNT_BMSK                                0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLK_TS_RCV_ERR_CNT_SHFT                                         0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR                                      (PCIE_PCIE_MHI_REG_BASE      + 0xc3c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OFFS                                      (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc3c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_RMSK                                      0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_CNT_BMSK                                  0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_UNEXP_CPL_ERR_CNT_SHFT                                           0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR                                         (PCIE_PCIE_MHI_REG_BASE      + 0xc40)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_OFFS                                         (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc40)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_RMSK                                         0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_CNT_BMSK                                     0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_CA_ERR_CNT_SHFT                                              0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR                                         (PCIE_PCIE_MHI_REG_BASE      + 0xc44)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_OFFS                                         (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc44)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_RMSK                                         0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_CNT_BMSK                                     0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_UR_ERR_CNT_SHFT                                              0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR                                        (PCIE_PCIE_MHI_REG_BASE      + 0xc48)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_OFFS                                        (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc48)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_RMSK                                        0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_CNT_BMSK                                    0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_CPL_MLF_ERR_CNT_SHFT                                             0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR                                 (PCIE_PCIE_MHI_REG_BASE      + 0xc4c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OFFS                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc4c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_RMSK                                 0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_CNT_BMSK                             0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_ECRC_ERR_CNT_SHFT                                      0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR                          (PCIE_PCIE_MHI_REG_BASE      + 0xc50)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OFFS                          (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc50)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_RMSK                          0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_CNT_BMSK                      0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_MALFORM_TLP_ERR_CNT_SHFT                               0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR                                 (PCIE_PCIE_MHI_REG_BASE      + 0xc54)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OFFS                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc54)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_RMSK                                 0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_CNT_BMSK                             0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_FORM_FILT_DLLP_ERR_CNT_SHFT                                      0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR                            (PCIE_PCIE_MHI_REG_BASE      + 0xc58)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OFFS                            (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc58)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_RMSK                            0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_CNT_BMSK                        0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_TIMEOUT_ERR_CNT_SHFT                                 0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR                         (PCIE_PCIE_MHI_REG_BASE      + 0xc5c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OFFS                         (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc5c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_RMSK                         0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_CNT_BMSK                     0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_XDLH_REPLAY_NUM_RLOVER_ERR_CNT_SHFT                              0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR                                  (PCIE_PCIE_MHI_REG_BASE      + 0xc60)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OFFS                                  (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc60)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_RMSK                                  0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_CNT_BMSK                              0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_DLLP_ERR_CNT_SHFT                                       0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR                                   (PCIE_PCIE_MHI_REG_BASE      + 0xc64)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OFFS                                   (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc64)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_RMSK                                   0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_CNT_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_BAD_TLP_ERR_CNT_SHFT                                        0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR                                      (PCIE_PCIE_MHI_REG_BASE      + 0xc68)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_OFFS                                      (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc68)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_RMSK                                      0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_CNT_BMSK                                  0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RDLH_PROT_ERR_CNT_SHFT                                           0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR                                      (PCIE_PCIE_MHI_REG_BASE      + 0xc6c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OFFS                                      (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc6c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_RMSK                                      0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_CNT_BMSK                                  0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RMLH_RCVD_ERR_CNT_SHFT                                           0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR                                   (PCIE_PCIE_MHI_REG_BASE      + 0xc70)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OFFS                                   (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc70)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_RMSK                                   0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_CNT_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_CPL_TIMEOUT_CNT_SHFT                                        0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR                                     (PCIE_PCIE_MHI_REG_BASE      + 0xc74)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_OFFS                                     (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc74)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_RMSK                                     0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_CNT_BMSK                                 0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_QOVERFLOW_CNT_SHFT                                          0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR                                 (PCIE_PCIE_MHI_REG_BASE      + 0xc78)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OFFS                                 (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc78)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_RMSK                                 0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_CNT_BMSK                             0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_UNEXP_CPL_ERR_CNT_SHFT                                      0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR                                      (PCIE_PCIE_MHI_REG_BASE      + 0xc7c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_OFFS                                      (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc7c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_RMSK                                      0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_CNT_BMSK                                  0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_ECRC_ERR_CNT_SHFT                                           0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR                                   (PCIE_PCIE_MHI_REG_BASE      + 0xc80)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OFFS                                   (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc80)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_RMSK                                   0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_CNT_BMSK                               0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_RADM_MLF_TLP_ERR_CNT_SHFT                                        0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR                                (PCIE_PCIE_MHI_REG_BASE      + 0xc84)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OFFS                                (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc84)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_RMSK                                0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_CNT_BMSK                            0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L1_CNT_SHFT                                     0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR                                (PCIE_PCIE_MHI_REG_BASE      + 0xc88)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OFFS                                (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc88)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_RMSK                                0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_CNT_BMSK                            0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_IN_L1SUB_L2_CNT_SHFT                                     0

#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR                             (PCIE_PCIE_MHI_REG_BASE      + 0xc8c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OFFS                             (PCIE_PCIE_MHI_REG_BASE_OFFS + 0xc8c)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_RMSK                             0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_IN                    \
                in_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_INM(m)            \
                in_dword_masked(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR, m)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OUT(v)            \
                out_dword(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR,v)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_ADDR,m,v,HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_IN)
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_CNT_BMSK                         0xffffffff
#define HWIO_PCIE_PCIE_PARF_DEBUG_CNT_AUX_CLK_D_STATE_CHANGE_CNT_SHFT                                  0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_CM_PCIE
 *--------------------------------------------------------------------------*/

#define PCIE_CM_PCIE_REG_BASE (0x0)
#define PCIE_CM_PCIE_REG_BASE_SIZE 0x2000
#define PCIE_CM_PCIE_REG_BASE_USED 0x0
#define PCIE_CM_PCIE_REG_BASE_OFFS 0x00006000

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL
 *--------------------------------------------------------------------------*/

#define QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE                                                 (0x0)
#define QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_SIZE                                            0x200
#define QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_USED                                            0x1fc
#define QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS                                            0x00006000

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x0)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x0)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_ADDR)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_IN)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_BMSK                                    0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_SHFT                                       0

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x4)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x4)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_ADDR)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_IN)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_BMSK                                   0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_SHFT                                      0

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x8)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x8)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_RMSK                                                            0x1
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_ADDR)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_IN)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_BMSK                                   0x1
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_SHFT                                     0

#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_ADDR                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xc)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_OFFS                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xc)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_RMSK                                                               0xff
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_ADDR)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_IN)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_BMSK                                              0xff
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_SHFT                                                 0

#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_ADDR                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x10)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_OFFS                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x10)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_RMSK                                                                  0x3f
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_CP_CTRL_MODE1_ADDR)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CP_CTRL_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CP_CTRL_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CP_CTRL_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_CP_CTRL_MODE1_IN)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_BMSK                                                 0x3f
#define HWIO_QSERDES_PLL_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_SHFT                                                    0

#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x14)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x14)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_RMSK                                                                0x1f
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_ADDR)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_IN)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_BMSK                                                0x1f
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_SHFT                                                   0

#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x18)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x18)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_RMSK                                                                0x3f
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_ADDR)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_IN)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_BMSK                                                0x3f
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_SHFT                                                   0

#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1c)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1c)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_ADDR)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_IN)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_BMSK                                           0xff
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_SHFT                                              0

#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x20)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x20)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_ADDR)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_IN)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_BMSK                                          0xff
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_SHFT                                             0

#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x24)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x24)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_ADDR)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_IN)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_BMSK                                         0xff
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_SHFT                                            0

#define HWIO_QSERDES_PLL_DEC_START_MODE1_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x28)
#define HWIO_QSERDES_PLL_DEC_START_MODE1_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x28)
#define HWIO_QSERDES_PLL_DEC_START_MODE1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_DEC_START_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_DEC_START_MODE1_ADDR)
#define HWIO_QSERDES_PLL_DEC_START_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEC_START_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_DEC_START_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DEC_START_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_DEC_START_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEC_START_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_DEC_START_MODE1_IN)
#define HWIO_QSERDES_PLL_DEC_START_MODE1_DEC_START_MODE1_7_0_BMSK                                            0xff
#define HWIO_QSERDES_PLL_DEC_START_MODE1_DEC_START_MODE1_7_0_SHFT                                               0

#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_ADDR                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x2c)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_OFFS                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x2c)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_RMSK                                                             0x1
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_ADDR)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_IN)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_BMSK                                         0x1
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_SHFT                                           0

#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x30)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x30)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_ADDR)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_IN)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_BMSK                                 0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_SHFT                                    0

#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x34)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x34)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_ADDR)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_IN)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_BMSK                                0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_SHFT                                   0

#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x38)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x38)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_RMSK                                                           0xf
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_ADDR)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_IN)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_BMSK                                0xf
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_SHFT                                  0

#define HWIO_QSERDES_PLL_HSCLK_SEL_1_ADDR                                                              (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x3c)
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_OFFS                                                              (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x3c)
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_RMSK                                                                    0xff
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_IN                    \
                in_dword(HWIO_QSERDES_PLL_HSCLK_SEL_1_ADDR)
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_HSCLK_SEL_1_ADDR, m)
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_HSCLK_SEL_1_ADDR,v)
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_HSCLK_SEL_1_ADDR,m,v,HWIO_QSERDES_PLL_HSCLK_SEL_1_IN)
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_BMSK                                                 0xf0
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_SHFT                                                    4
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_BMSK                                                  0xf
#define HWIO_QSERDES_PLL_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_SHFT                                                    0

#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x40)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x40)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_ADDR)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_IN)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_BMSK                                 0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_SHFT                                    0

#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x44)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x44)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_RMSK                                                           0xf
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_ADDR)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_IN)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_BMSK                                 0xf
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_SHFT                                   0

#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x48)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x48)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_BMSK                                          0xff
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_SHFT                                             0

#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x4c)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x4c)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_RMSK                                                                 0x3
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_BMSK                                           0x3
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_SHFT                                             0

#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x50)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_OFFS                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x50)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_RMSK                                                     0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_IN)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_BMSK                       0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_SHFT                          0

#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x54)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_OFFS                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x54)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_RMSK                                                     0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_IN)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_BMSK                      0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_SHFT                         0

#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x58)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_OFFS                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x58)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_RMSK                                                     0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_IN)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_BMSK                       0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_SHFT                          0

#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x5c)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_OFFS                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x5c)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_RMSK                                                     0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_IN)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_BMSK                      0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_SHFT                         0

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x60)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x60)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_ADDR)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_IN)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_BMSK                                    0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_SHFT                                       0

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x64)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x64)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_ADDR)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_IN)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_BMSK                                   0xff
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_SHFT                                      0

#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x68)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x68)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_RMSK                                                            0x1
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_ADDR)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_IN)
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_BMSK                                   0x1
#define HWIO_QSERDES_PLL_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_SHFT                                     0

#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_ADDR                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x6c)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_OFFS                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x6c)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_RMSK                                                               0xff
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_ADDR)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_IN)
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_BMSK                                              0xff
#define HWIO_QSERDES_PLL_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_SHFT                                                 0

#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_ADDR                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x70)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_OFFS                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x70)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_RMSK                                                                  0x3f
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_CP_CTRL_MODE0_ADDR)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CP_CTRL_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CP_CTRL_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CP_CTRL_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_CP_CTRL_MODE0_IN)
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_BMSK                                                 0x3f
#define HWIO_QSERDES_PLL_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_SHFT                                                    0

#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x74)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x74)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_RMSK                                                                0x1f
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_ADDR)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_IN)
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_BMSK                                                0x1f
#define HWIO_QSERDES_PLL_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_SHFT                                                   0

#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x78)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x78)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_RMSK                                                                0x3f
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_ADDR)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_IN)
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_BMSK                                                0x3f
#define HWIO_QSERDES_PLL_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_SHFT                                                   0

#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x7c)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x7c)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_ADDR)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_IN)
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_BMSK                                           0xff
#define HWIO_QSERDES_PLL_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_SHFT                                              0

#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x80)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x80)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_ADDR)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_IN)
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_BMSK                                          0xff
#define HWIO_QSERDES_PLL_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_SHFT                                             0

#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x84)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x84)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_ADDR)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_IN)
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_BMSK                                         0xff
#define HWIO_QSERDES_PLL_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_SHFT                                            0

#define HWIO_QSERDES_PLL_DEC_START_MODE0_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x88)
#define HWIO_QSERDES_PLL_DEC_START_MODE0_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x88)
#define HWIO_QSERDES_PLL_DEC_START_MODE0_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_DEC_START_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_DEC_START_MODE0_ADDR)
#define HWIO_QSERDES_PLL_DEC_START_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEC_START_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_DEC_START_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DEC_START_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_DEC_START_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEC_START_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_DEC_START_MODE0_IN)
#define HWIO_QSERDES_PLL_DEC_START_MODE0_DEC_START_MODE0_7_0_BMSK                                            0xff
#define HWIO_QSERDES_PLL_DEC_START_MODE0_DEC_START_MODE0_7_0_SHFT                                               0

#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_ADDR                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x8c)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_OFFS                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x8c)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_RMSK                                                             0x1
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_ADDR)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_IN)
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_BMSK                                         0x1
#define HWIO_QSERDES_PLL_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_SHFT                                           0

#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x90)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x90)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_ADDR)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_IN)
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_BMSK                                 0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_SHFT                                    0

#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x94)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x94)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_ADDR)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_IN)
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_BMSK                                0xff
#define HWIO_QSERDES_PLL_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_SHFT                                   0

#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x98)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x98)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_RMSK                                                           0xf
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_ADDR)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_IN)
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_BMSK                                0xf
#define HWIO_QSERDES_PLL_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_SHFT                                  0

#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x9c)
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x9c)
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_IN                    \
                in_dword(HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_ADDR)
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_ADDR, m)
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_ADDR,v)
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_ADDR,m,v,HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_IN)
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_BMSK                                0xf0
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_SHFT                                   4
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_BMSK                                 0xf
#define HWIO_QSERDES_PLL_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_SHFT                                   0

#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xa0)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xa0)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_RMSK                                                          0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_ADDR)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_IN)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_BMSK                                 0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_SHFT                                    0

#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xa4)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xa4)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_RMSK                                                           0xf
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_ADDR)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_IN)
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_BMSK                                 0xf
#define HWIO_QSERDES_PLL_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_SHFT                                   0

#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xa8)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xa8)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_BMSK                                          0xff
#define HWIO_QSERDES_PLL_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_SHFT                                             0

#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xac)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xac)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_RMSK                                                                 0x3
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_BMSK                                           0x3
#define HWIO_QSERDES_PLL_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_SHFT                                             0

#define HWIO_QSERDES_PLL_ATB_SEL1_ADDR                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xb0)
#define HWIO_QSERDES_PLL_ATB_SEL1_OFFS                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xb0)
#define HWIO_QSERDES_PLL_ATB_SEL1_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_ATB_SEL1_IN                    \
                in_dword(HWIO_QSERDES_PLL_ATB_SEL1_ADDR)
#define HWIO_QSERDES_PLL_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ATB_SEL1_ADDR, m)
#define HWIO_QSERDES_PLL_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_ATB_SEL1_ADDR,v)
#define HWIO_QSERDES_PLL_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ATB_SEL1_ADDR,m,v,HWIO_QSERDES_PLL_ATB_SEL1_IN)
#define HWIO_QSERDES_PLL_ATB_SEL1_ATB_SEL_7_0_BMSK                                                           0xff
#define HWIO_QSERDES_PLL_ATB_SEL1_ATB_SEL_7_0_SHFT                                                              0

#define HWIO_QSERDES_PLL_ATB_SEL2_ADDR                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xb4)
#define HWIO_QSERDES_PLL_ATB_SEL2_OFFS                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xb4)
#define HWIO_QSERDES_PLL_ATB_SEL2_RMSK                                                                        0x7
#define HWIO_QSERDES_PLL_ATB_SEL2_IN                    \
                in_dword(HWIO_QSERDES_PLL_ATB_SEL2_ADDR)
#define HWIO_QSERDES_PLL_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ATB_SEL2_ADDR, m)
#define HWIO_QSERDES_PLL_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_ATB_SEL2_ADDR,v)
#define HWIO_QSERDES_PLL_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ATB_SEL2_ADDR,m,v,HWIO_QSERDES_PLL_ATB_SEL2_IN)
#define HWIO_QSERDES_PLL_ATB_SEL2_ATB_SEL_10_8_BMSK                                                           0x7
#define HWIO_QSERDES_PLL_ATB_SEL2_ATB_SEL_10_8_SHFT                                                             0

#define HWIO_QSERDES_PLL_FREQ_UPDATE_ADDR                                                              (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xb8)
#define HWIO_QSERDES_PLL_FREQ_UPDATE_OFFS                                                              (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xb8)
#define HWIO_QSERDES_PLL_FREQ_UPDATE_RMSK                                                                     0x1
#define HWIO_QSERDES_PLL_FREQ_UPDATE_IN                    \
                in_dword(HWIO_QSERDES_PLL_FREQ_UPDATE_ADDR)
#define HWIO_QSERDES_PLL_FREQ_UPDATE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_FREQ_UPDATE_ADDR, m)
#define HWIO_QSERDES_PLL_FREQ_UPDATE_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_FREQ_UPDATE_ADDR,v)
#define HWIO_QSERDES_PLL_FREQ_UPDATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_FREQ_UPDATE_ADDR,m,v,HWIO_QSERDES_PLL_FREQ_UPDATE_IN)
#define HWIO_QSERDES_PLL_FREQ_UPDATE_PLL_FREQ_UPDATE_BMSK                                                     0x1
#define HWIO_QSERDES_PLL_FREQ_UPDATE_PLL_FREQ_UPDATE_SHFT                                                       0

#define HWIO_QSERDES_PLL_BG_TIMER_ADDR                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xbc)
#define HWIO_QSERDES_PLL_BG_TIMER_OFFS                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xbc)
#define HWIO_QSERDES_PLL_BG_TIMER_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_BG_TIMER_IN                    \
                in_dword(HWIO_QSERDES_PLL_BG_TIMER_ADDR)
#define HWIO_QSERDES_PLL_BG_TIMER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BG_TIMER_ADDR, m)
#define HWIO_QSERDES_PLL_BG_TIMER_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_BG_TIMER_ADDR,v)
#define HWIO_QSERDES_PLL_BG_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BG_TIMER_ADDR,m,v,HWIO_QSERDES_PLL_BG_TIMER_IN)
#define HWIO_QSERDES_PLL_BG_TIMER_SYSCLK_WAKE_BYPASS_BMSK                                                    0x80
#define HWIO_QSERDES_PLL_BG_TIMER_SYSCLK_WAKE_BYPASS_SHFT                                                       7
#define HWIO_QSERDES_PLL_BG_TIMER_SYSCLK_WAKE_TIME_BMSK                                                      0x70
#define HWIO_QSERDES_PLL_BG_TIMER_SYSCLK_WAKE_TIME_SHFT                                                         4
#define HWIO_QSERDES_PLL_BG_TIMER_REFCLK_FREQ_SEL_BMSK                                                        0x8
#define HWIO_QSERDES_PLL_BG_TIMER_REFCLK_FREQ_SEL_SHFT                                                          3
#define HWIO_QSERDES_PLL_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_BMSK                                                 0x4
#define HWIO_QSERDES_PLL_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_SHFT                                                   2
#define HWIO_QSERDES_PLL_BG_TIMER_BIAS_WAIT_TIME_BMSK                                                         0x3
#define HWIO_QSERDES_PLL_BG_TIMER_BIAS_WAIT_TIME_SHFT                                                           0

#define HWIO_QSERDES_PLL_SSC_EN_CENTER_ADDR                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xc0)
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_OFFS                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xc0)
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_RMSK                                                                   0x3
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_EN_CENTER_ADDR)
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_EN_CENTER_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_EN_CENTER_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_EN_CENTER_ADDR,m,v,HWIO_QSERDES_PLL_SSC_EN_CENTER_IN)
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_SSC_CENTER_BMSK                                                        0x2
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_SSC_CENTER_SHFT                                                          1
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_SSC_EN_BMSK                                                            0x1
#define HWIO_QSERDES_PLL_SSC_EN_CENTER_SSC_EN_SHFT                                                              0

#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_ADDR                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xc4)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_OFFS                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xc4)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_RMSK                                                                   0xff
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_ADJ_PER1_ADDR)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_ADJ_PER1_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_ADJ_PER1_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_ADJ_PER1_ADDR,m,v,HWIO_QSERDES_PLL_SSC_ADJ_PER1_IN)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_SSC_ADJPER_7_0_BMSK                                                    0xff
#define HWIO_QSERDES_PLL_SSC_ADJ_PER1_SSC_ADJPER_7_0_SHFT                                                       0

#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_ADDR                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xc8)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_OFFS                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xc8)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_RMSK                                                                    0x3
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_ADJ_PER2_ADDR)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_ADJ_PER2_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_ADJ_PER2_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_ADJ_PER2_ADDR,m,v,HWIO_QSERDES_PLL_SSC_ADJ_PER2_IN)
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_SSC_ADJPER_9_8_BMSK                                                     0x3
#define HWIO_QSERDES_PLL_SSC_ADJ_PER2_SSC_ADJPER_9_8_SHFT                                                       0

#define HWIO_QSERDES_PLL_SSC_PER1_ADDR                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xcc)
#define HWIO_QSERDES_PLL_SSC_PER1_OFFS                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xcc)
#define HWIO_QSERDES_PLL_SSC_PER1_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_SSC_PER1_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_PER1_ADDR)
#define HWIO_QSERDES_PLL_SSC_PER1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_PER1_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_PER1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_PER1_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_PER1_ADDR,m,v,HWIO_QSERDES_PLL_SSC_PER1_IN)
#define HWIO_QSERDES_PLL_SSC_PER1_SSC_PER_7_0_BMSK                                                           0xff
#define HWIO_QSERDES_PLL_SSC_PER1_SSC_PER_7_0_SHFT                                                              0

#define HWIO_QSERDES_PLL_SSC_PER2_ADDR                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xd0)
#define HWIO_QSERDES_PLL_SSC_PER2_OFFS                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xd0)
#define HWIO_QSERDES_PLL_SSC_PER2_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_SSC_PER2_IN                    \
                in_dword(HWIO_QSERDES_PLL_SSC_PER2_ADDR)
#define HWIO_QSERDES_PLL_SSC_PER2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SSC_PER2_ADDR, m)
#define HWIO_QSERDES_PLL_SSC_PER2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SSC_PER2_ADDR,v)
#define HWIO_QSERDES_PLL_SSC_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SSC_PER2_ADDR,m,v,HWIO_QSERDES_PLL_SSC_PER2_IN)
#define HWIO_QSERDES_PLL_SSC_PER2_SSC_PER_15_8_BMSK                                                          0xff
#define HWIO_QSERDES_PLL_SSC_PER2_SSC_PER_15_8_SHFT                                                             0

#define HWIO_QSERDES_PLL_POST_DIV_ADDR                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xd4)
#define HWIO_QSERDES_PLL_POST_DIV_OFFS                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xd4)
#define HWIO_QSERDES_PLL_POST_DIV_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_POST_DIV_IN                    \
                in_dword(HWIO_QSERDES_PLL_POST_DIV_ADDR)
#define HWIO_QSERDES_PLL_POST_DIV_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_POST_DIV_ADDR, m)
#define HWIO_QSERDES_PLL_POST_DIV_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_POST_DIV_ADDR,v)
#define HWIO_QSERDES_PLL_POST_DIV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_POST_DIV_ADDR,m,v,HWIO_QSERDES_PLL_POST_DIV_IN)
#define HWIO_QSERDES_PLL_POST_DIV_PLL_POSTDIV_7_0_BMSK                                                       0xff
#define HWIO_QSERDES_PLL_POST_DIV_PLL_POSTDIV_7_0_SHFT                                                          0

#define HWIO_QSERDES_PLL_POST_DIV_MUX_ADDR                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xd8)
#define HWIO_QSERDES_PLL_POST_DIV_MUX_OFFS                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xd8)
#define HWIO_QSERDES_PLL_POST_DIV_MUX_RMSK                                                                   0xf1
#define HWIO_QSERDES_PLL_POST_DIV_MUX_IN                    \
                in_dword(HWIO_QSERDES_PLL_POST_DIV_MUX_ADDR)
#define HWIO_QSERDES_PLL_POST_DIV_MUX_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_POST_DIV_MUX_ADDR, m)
#define HWIO_QSERDES_PLL_POST_DIV_MUX_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_POST_DIV_MUX_ADDR,v)
#define HWIO_QSERDES_PLL_POST_DIV_MUX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_POST_DIV_MUX_ADDR,m,v,HWIO_QSERDES_PLL_POST_DIV_MUX_IN)
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_BMSK                                   0x80
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_SHFT                                      7
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_BMSK                                   0x40
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_SHFT                                      6
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_BMSK                                   0x20
#define HWIO_QSERDES_PLL_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_SHFT                                      5
#define HWIO_QSERDES_PLL_POST_DIV_MUX_PLL_POSTDIV_MUX_BMSK                                                   0x10
#define HWIO_QSERDES_PLL_POST_DIV_MUX_PLL_POSTDIV_MUX_SHFT                                                      4
#define HWIO_QSERDES_PLL_POST_DIV_MUX_PLL_POSTDIV_8_8_BMSK                                                    0x1
#define HWIO_QSERDES_PLL_POST_DIV_MUX_PLL_POSTDIV_8_8_SHFT                                                      0

#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_ADDR                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xdc)
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_OFFS                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xdc)
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_RMSK                                                            0x1f
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_IN                    \
                in_dword(HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_ADDR)
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_ADDR, m)
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_ADDR,v)
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_ADDR,m,v,HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_IN)
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_BMSK                                           0x10
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_SHFT                                              4
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                                 0x8
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                                   3
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                                 0x4
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                                   2
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                                 0x2
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                                   1
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                                     0x1
#define HWIO_QSERDES_PLL_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                                       0

#define HWIO_QSERDES_PLL_CLK_ENABLE1_ADDR                                                              (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xe0)
#define HWIO_QSERDES_PLL_CLK_ENABLE1_OFFS                                                              (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xe0)
#define HWIO_QSERDES_PLL_CLK_ENABLE1_RMSK                                                                    0xff
#define HWIO_QSERDES_PLL_CLK_ENABLE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_CLK_ENABLE1_ADDR)
#define HWIO_QSERDES_PLL_CLK_ENABLE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CLK_ENABLE1_ADDR, m)
#define HWIO_QSERDES_PLL_CLK_ENABLE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CLK_ENABLE1_ADDR,v)
#define HWIO_QSERDES_PLL_CLK_ENABLE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CLK_ENABLE1_ADDR,m,v,HWIO_QSERDES_PLL_CLK_ENABLE1_IN)
#define HWIO_QSERDES_PLL_CLK_ENABLE1_CLKDRVIDLE_EN_BMSK                                                      0x80
#define HWIO_QSERDES_PLL_CLK_ENABLE1_CLKDRVIDLE_EN_SHFT                                                         7
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_BMSK                                                0x40
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_SHFT                                                   6
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_BMSK                                             0x20
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_SHFT                                                5
#define HWIO_QSERDES_PLL_CLK_ENABLE1_CLK_EP_EN_BMSK                                                          0x10
#define HWIO_QSERDES_PLL_CLK_ENABLE1_CLK_EP_EN_SHFT                                                             4
#define HWIO_QSERDES_PLL_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_BMSK                                                   0x8
#define HWIO_QSERDES_PLL_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_SHFT                                                     3
#define HWIO_QSERDES_PLL_CLK_ENABLE1_PLL_CLKOUT_EN_BMSK                                                       0x4
#define HWIO_QSERDES_PLL_CLK_ENABLE1_PLL_CLKOUT_EN_SHFT                                                         2
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_BMSK                                                   0x2
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_SHFT                                                     1
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EXT_CLKBUF_EN_BMSK                                                       0x1
#define HWIO_QSERDES_PLL_CLK_ENABLE1_EXT_CLKBUF_EN_SHFT                                                         0

#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_ADDR                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xe4)
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_OFFS                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xe4)
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_RMSK                                                                   0xff
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_IN                    \
                in_dword(HWIO_QSERDES_PLL_SYS_CLK_CTRL_ADDR)
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SYS_CLK_CTRL_ADDR, m)
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SYS_CLK_CTRL_ADDR,v)
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SYS_CLK_CTRL_ADDR,m,v,HWIO_QSERDES_PLL_SYS_CLK_CTRL_IN)
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_CLK_EP_EN_MUX_BMSK                                                     0x80
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_CLK_EP_EN_MUX_SHFT                                                        7
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_BMSK                                              0x40
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_SHFT                                                 6
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_BMSK                                           0x20
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_SHFT                                              5
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_BMSK                                               0x10
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_SHFT                                                  4
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_BMSK                                                    0x8
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_SHFT                                                      3
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                                          0x4
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                                            2
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                                   0x2
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                                     1
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                                     0x1
#define HWIO_QSERDES_PLL_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                                       0

#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xe8)
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xe8)
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_RMSK                                                               0xf
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_IN                    \
                in_dword(HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_ADDR)
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_ADDR, m)
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_ADDR,v)
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_ADDR,m,v,HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_IN)
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_BMSK                                         0x8
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_SHFT                                           3
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_BMSK                                              0x4
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_SHFT                                                2
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_BMSK                                             0x2
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_SHFT                                               1
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_BMSK                                              0x1
#define HWIO_QSERDES_PLL_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_SHFT                                                0

#define HWIO_QSERDES_PLL_PLL_EN_ADDR                                                                   (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xec)
#define HWIO_QSERDES_PLL_PLL_EN_OFFS                                                                   (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xec)
#define HWIO_QSERDES_PLL_PLL_EN_RMSK                                                                          0x3
#define HWIO_QSERDES_PLL_PLL_EN_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLL_EN_ADDR)
#define HWIO_QSERDES_PLL_PLL_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_EN_ADDR, m)
#define HWIO_QSERDES_PLL_PLL_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_EN_ADDR,v)
#define HWIO_QSERDES_PLL_PLL_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_EN_ADDR,m,v,HWIO_QSERDES_PLL_PLL_EN_IN)
#define HWIO_QSERDES_PLL_PLL_EN_PLL_EN_MUX_BMSK                                                               0x2
#define HWIO_QSERDES_PLL_PLL_EN_PLL_EN_MUX_SHFT                                                                 1
#define HWIO_QSERDES_PLL_PLL_EN_PLL_EN_BMSK                                                                   0x1
#define HWIO_QSERDES_PLL_PLL_EN_PLL_EN_SHFT                                                                     0

#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_ADDR                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xf0)
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_OFFS                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xf0)
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_RMSK                                                                 0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_IN                    \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_ADDR)
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_ADDR, m)
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_ADDR,v)
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_ADDR,m,v,HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_IN)
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_BMSK                                                  0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_SHFT                                                     0

#define HWIO_QSERDES_PLL_PLL_IVCO_ADDR                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xf4)
#define HWIO_QSERDES_PLL_PLL_IVCO_OFFS                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xf4)
#define HWIO_QSERDES_PLL_PLL_IVCO_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_PLL_IVCO_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLL_IVCO_ADDR)
#define HWIO_QSERDES_PLL_PLL_IVCO_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_IVCO_ADDR, m)
#define HWIO_QSERDES_PLL_PLL_IVCO_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_IVCO_ADDR,v)
#define HWIO_QSERDES_PLL_PLL_IVCO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_IVCO_ADDR,m,v,HWIO_QSERDES_PLL_PLL_IVCO_IN)
#define HWIO_QSERDES_PLL_PLL_IVCO_PLL_IVCO_BMSK                                                              0xff
#define HWIO_QSERDES_PLL_PLL_IVCO_PLL_IVCO_SHFT                                                                 0

#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_ADDR                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xf8)
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_OFFS                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xf8)
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_RMSK                                                                 0xff
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLL_IVCO_MODE1_ADDR)
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_IVCO_MODE1_ADDR, m)
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_IVCO_MODE1_ADDR,v)
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_IVCO_MODE1_ADDR,m,v,HWIO_QSERDES_PLL_PLL_IVCO_MODE1_IN)
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_PLL_IVCO_MODE1_BMSK                                                  0xff
#define HWIO_QSERDES_PLL_PLL_IVCO_MODE1_PLL_IVCO_MODE1_SHFT                                                     0

#define HWIO_QSERDES_PLL_CMN_IETRIM_ADDR                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0xfc)
#define HWIO_QSERDES_PLL_CMN_IETRIM_OFFS                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0xfc)
#define HWIO_QSERDES_PLL_CMN_IETRIM_RMSK                                                                     0x3f
#define HWIO_QSERDES_PLL_CMN_IETRIM_IN                    \
                in_dword(HWIO_QSERDES_PLL_CMN_IETRIM_ADDR)
#define HWIO_QSERDES_PLL_CMN_IETRIM_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_IETRIM_ADDR, m)
#define HWIO_QSERDES_PLL_CMN_IETRIM_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_IETRIM_ADDR,v)
#define HWIO_QSERDES_PLL_CMN_IETRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_IETRIM_ADDR,m,v,HWIO_QSERDES_PLL_CMN_IETRIM_IN)
#define HWIO_QSERDES_PLL_CMN_IETRIM_IETRIM_BMSK                                                              0x3f
#define HWIO_QSERDES_PLL_CMN_IETRIM_IETRIM_SHFT                                                                 0

#define HWIO_QSERDES_PLL_CMN_IPTRIM_ADDR                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x100)
#define HWIO_QSERDES_PLL_CMN_IPTRIM_OFFS                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x100)
#define HWIO_QSERDES_PLL_CMN_IPTRIM_RMSK                                                                     0x3f
#define HWIO_QSERDES_PLL_CMN_IPTRIM_IN                    \
                in_dword(HWIO_QSERDES_PLL_CMN_IPTRIM_ADDR)
#define HWIO_QSERDES_PLL_CMN_IPTRIM_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_IPTRIM_ADDR, m)
#define HWIO_QSERDES_PLL_CMN_IPTRIM_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_IPTRIM_ADDR,v)
#define HWIO_QSERDES_PLL_CMN_IPTRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_IPTRIM_ADDR,m,v,HWIO_QSERDES_PLL_CMN_IPTRIM_IN)
#define HWIO_QSERDES_PLL_CMN_IPTRIM_IPTRIM_BMSK                                                              0x3f
#define HWIO_QSERDES_PLL_CMN_IPTRIM_IPTRIM_SHFT                                                                 0

#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x104)
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x104)
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_RMSK                                                           0x3f
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_IN                    \
                in_dword(HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_ADDR)
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_ADDR, m)
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_ADDR,v)
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_ADDR,m,v,HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_IN)
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_BMSK                                  0x20
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_SHFT                                     5
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_BMSK                                      0x18
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_SHFT                                         3
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_BMSK                                        0x4
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_SHFT                                          2
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_BMSK                                       0x2
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_SHFT                                         1
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_BMSK                                           0x1
#define HWIO_QSERDES_PLL_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_SHFT                                             0

#define HWIO_QSERDES_PLL_PLL_CNTRL_ADDR                                                                (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x108)
#define HWIO_QSERDES_PLL_PLL_CNTRL_OFFS                                                                (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x108)
#define HWIO_QSERDES_PLL_PLL_CNTRL_RMSK                                                                      0x7f
#define HWIO_QSERDES_PLL_PLL_CNTRL_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLL_CNTRL_ADDR)
#define HWIO_QSERDES_PLL_PLL_CNTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_CNTRL_ADDR, m)
#define HWIO_QSERDES_PLL_PLL_CNTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_CNTRL_ADDR,v)
#define HWIO_QSERDES_PLL_PLL_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_CNTRL_ADDR,m,v,HWIO_QSERDES_PLL_PLL_CNTRL_IN)
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_STABLE_TIME_BMSK                                                      0x60
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_STABLE_TIME_SHFT                                                         5
#define HWIO_QSERDES_PLL_PLL_CNTRL_MASH_RESET_MUX_BMSK                                                       0x10
#define HWIO_QSERDES_PLL_PLL_CNTRL_MASH_RESET_MUX_SHFT                                                          4
#define HWIO_QSERDES_PLL_PLL_CNTRL_MASH_RESET_BMSK                                                            0x8
#define HWIO_QSERDES_PLL_PLL_CNTRL_MASH_RESET_SHFT                                                              3
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_CPLIN_BMSK                                                             0x4
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_CPLIN_SHFT                                                               2
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                                          0x2
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                                            1
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_DIV_ORD_BMSK                                                           0x1
#define HWIO_QSERDES_PLL_PLL_CNTRL_PLL_DIV_ORD_SHFT                                                             0

#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_ADDR                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x10c)
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_OFFS                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x10c)
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_RMSK                                                             0x1
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_IN                    \
                in_dword(HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_ADDR)
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_ADDR, m)
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_ADDR,v)
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_ADDR,m,v,HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_IN)
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_BMSK                                         0x1
#define HWIO_QSERDES_PLL_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_SHFT                                           0

#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_ADDR                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x110)
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_OFFS                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x110)
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_RMSK                                                                  0xff
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_IN                    \
                in_dword(HWIO_QSERDES_PLL_SYSCLK_EN_SEL_ADDR)
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SYSCLK_EN_SEL_ADDR, m)
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SYSCLK_EN_SEL_ADDR,v)
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SYSCLK_EN_SEL_ADDR,m,v,HWIO_QSERDES_PLL_SYSCLK_EN_SEL_IN)
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_CML_SYSCLK_SEL_BMSK                                                   0xe0
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_CML_SYSCLK_SEL_SHFT                                                      5
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_BMSK                                                  0x10
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_SHFT                                                     4
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_SEL_BMSK                                                        0xc
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_SEL_SHFT                                                          2
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_EN_MUX_BMSK                                                     0x2
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_EN_MUX_SHFT                                                       1
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_EN_BMSK                                                         0x1
#define HWIO_QSERDES_PLL_SYSCLK_EN_SEL_SYSCLK_EN_SHFT                                                           0

#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_ADDR                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x114)
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_OFFS                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x114)
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_RMSK                                                                  0x1
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_IN                    \
                in_dword(HWIO_QSERDES_PLL_CML_SYSCLK_SEL_ADDR)
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CML_SYSCLK_SEL_ADDR, m)
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CML_SYSCLK_SEL_ADDR,v)
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CML_SYSCLK_SEL_ADDR,m,v,HWIO_QSERDES_PLL_CML_SYSCLK_SEL_IN)
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_BMSK                                               0x1
#define HWIO_QSERDES_PLL_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_SHFT                                                 0

#define HWIO_QSERDES_PLL_RESETSM_CNTRL_ADDR                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x118)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_OFFS                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x118)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_RMSK                                                                  0x7f
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_IN                    \
                in_dword(HWIO_QSERDES_PLL_RESETSM_CNTRL_ADDR)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_RESETSM_CNTRL_ADDR, m)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_RESETSM_CNTRL_ADDR,v)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_RESETSM_CNTRL_ADDR,m,v,HWIO_QSERDES_PLL_RESETSM_CNTRL_IN)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_FORCE_C_READY_BMSK                                                    0x40
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_FORCE_C_READY_SHFT                                                       6
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_TSYNC_SEL_BMSK                                                        0x20
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_TSYNC_SEL_SHFT                                                           5
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                                  0x10
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                                     4
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_BMSK                                                0x8
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_SHFT                                                  3
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_RSM_START_MUX_BMSK                                                     0x4
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_RSM_START_MUX_SHFT                                                       2
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_RSM_START_BMSK                                                         0x2
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_RSM_START_SHFT                                                           1
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                                     0x1
#define HWIO_QSERDES_PLL_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                                       0

#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_ADDR                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x11c)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_OFFS                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x11c)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_RMSK                                                                 0xff
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_IN                    \
                in_dword(HWIO_QSERDES_PLL_RESETSM_CNTRL2_ADDR)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_RESETSM_CNTRL2_ADDR, m)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_RESETSM_CNTRL2_ADDR,v)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_RESETSM_CNTRL2_ADDR,m,v,HWIO_QSERDES_PLL_RESETSM_CNTRL2_IN)
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_CORE_PLL_EN_MUX_BMSK                                                 0x80
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_CORE_PLL_EN_MUX_SHFT                                                    7
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_CORE_PLL_EN_BMSK                                                     0x40
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_CORE_PLL_EN_SHFT                                                        6
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_BYPASS_RSM_BIAS_BMSK                                                 0x20
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_BYPASS_RSM_BIAS_SHFT                                                    5
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_BMSK                                        0x10
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_SHFT                                           4
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_BMSK                                                0xc
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_SHFT                                                  2
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_MUX_BMSK                                                        0x2
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_MUX_SHFT                                                          1
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_BMSK                                                            0x1
#define HWIO_QSERDES_PLL_RESETSM_CNTRL2_TSYNC_SHFT                                                              0

#define HWIO_QSERDES_PLL_LOCK_CMP_EN_ADDR                                                              (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x120)
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_OFFS                                                              (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x120)
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_RMSK                                                                    0xff
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_IN                    \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP_EN_ADDR)
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP_EN_ADDR, m)
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP_EN_ADDR,v)
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP_EN_ADDR,m,v,HWIO_QSERDES_PLL_LOCK_CMP_EN_IN)
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_RNG_2_BMSK                                                      0x80
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_RNG_2_SHFT                                                         7
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_CNT_2_BMSK                                                      0x40
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_CNT_2_SHFT                                                         6
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                                     0x20
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                                        5
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_EN_BMSK                                                         0x10
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_EN_SHFT                                                            4
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_RNG_BMSK                                                         0xc
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_RNG_SHFT                                                           2
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_CNT_BMSK                                                         0x3
#define HWIO_QSERDES_PLL_LOCK_CMP_EN_PLLLOCK_CNT_SHFT                                                           0

#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_ADDR                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x124)
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_OFFS                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x124)
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_RMSK                                                                   0x7f
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_IN                    \
                in_dword(HWIO_QSERDES_PLL_LOCK_CMP_CFG_ADDR)
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_LOCK_CMP_CFG_ADDR, m)
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_LOCK_CMP_CFG_ADDR,v)
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_LOCK_CMP_CFG_ADDR,m,v,HWIO_QSERDES_PLL_LOCK_CMP_CFG_IN)
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_BMSK                                            0x40
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_SHFT                                               6
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_BMSK                                          0x20
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_SHFT                                             5
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_BMSK                                            0x18
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_SHFT                                               3
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_BMSK                                         0x4
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_SHFT                                           2
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_BMSK                                                 0x2
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_SHFT                                                   1
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_BYP_PLLLOCK_BMSK                                                        0x1
#define HWIO_QSERDES_PLL_LOCK_CMP_CFG_BYP_PLLLOCK_SHFT                                                          0

#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x128)
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x128)
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_IN                    \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_ADDR)
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_ADDR, m)
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_ADDR,v)
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_ADDR,m,v,HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_IN)
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_BMSK                                            0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_SHFT                                               0

#define HWIO_QSERDES_PLL_INTEGLOOP_EN_ADDR                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x12c)
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_OFFS                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x12c)
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_RMSK                                                                    0xf
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_IN                    \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_EN_ADDR)
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_EN_ADDR, m)
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_EN_ADDR,v)
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_EN_ADDR,m,v,HWIO_QSERDES_PLL_INTEGLOOP_EN_IN)
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_BMSK                                                   0x8
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_SHFT                                                     3
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_BMSK                                              0x4
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_SHFT                                                2
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_EN_MUX_BMSK                                                   0x2
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_EN_MUX_SHFT                                                     1
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_EN_BMSK                                                       0x1
#define HWIO_QSERDES_PLL_INTEGLOOP_EN_INTEGLOOP_EN_SHFT                                                         0

#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_ADDR                                                   (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x130)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_OFFS                                                   (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x130)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_RMSK                                                         0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_IN                    \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_ADDR)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_ADDR, m)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_ADDR,v)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_ADDR,m,v,HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_IN)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_BMSK                                    0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_SHFT                                       0

#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_ADDR                                                   (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x134)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_OFFS                                                   (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x134)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_RMSK                                                          0x3
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_IN                    \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_ADDR)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_ADDR, m)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_ADDR,v)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_ADDR,m,v,HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_IN)
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_BMSK                                     0x3
#define HWIO_QSERDES_PLL_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_SHFT                                       0

#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_ADDR                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x138)
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_OFFS                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x138)
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_RMSK                                                            0x1f
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_ADDR)
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_ADDR, m)
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_ADDR,v)
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_ADDR,m,v,HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_IN)
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_BMSK                                      0x18
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_SHFT                                         3
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_BMSK                                           0x4
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_SHFT                                             2
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_BMSK                                       0x2
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_SHFT                                         1
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_BMSK                                             0x1
#define HWIO_QSERDES_PLL_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_SHFT                                               0

#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_ADDR                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x13c)
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_OFFS                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x13c)
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_RMSK                                                                  0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_CTRL_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_CTRL_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_CTRL_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_CTRL_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE_CTRL_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_BMSK                                            0x80
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_SHFT                                               7
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_BMSK                                                  0x40
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_SHFT                                                     6
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_BMSK                                                 0x20
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_SHFT                                                    5
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_BMSK                                                 0x10
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_SHFT                                                    4
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_BMSK                                                  0x8
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_SHFT                                                    3
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_BMSK                                                  0x4
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_SHFT                                                    2
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_BMSK                                                   0x2
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_SHFT                                                     1
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCO_TUNE_EN_BMSK                                                       0x1
#define HWIO_QSERDES_PLL_VCO_TUNE_CTRL_VCO_TUNE_EN_SHFT                                                         0

#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_ADDR                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x140)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_OFFS                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x140)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_RMSK                                                                   0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAP_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_MAP_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAP_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_MAP_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE_MAP_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_BMSK                                                  0xc0
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_SHFT                                                     6
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0C_BMSK                                                     0x30
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0C_SHFT                                                        4
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0B_BMSK                                                      0xc
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0B_SHFT                                                        2
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0A_BMSK                                                      0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_MAP_MAP_LANE_PS0A_SHFT                                                        0

#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x144)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x144)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_BMSK                                         0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_SHFT                                            0

#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x148)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x148)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_RMSK                                                               0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_BMSK                                          0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_SHFT                                            0

#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_ADDR                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x14c)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_OFFS                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x14c)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_RMSK                                                               0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_BMSK                                           0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_SHFT                                              0

#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_ADDR                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x150)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_OFFS                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x150)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_RMSK                                                                0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_BMSK                                            0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_SHFT                                              0

#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_ADDR                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x154)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_OFFS                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x154)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_RMSK                                                               0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_BMSK                                           0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_SHFT                                              0

#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_ADDR                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x158)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_OFFS                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x158)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_RMSK                                                                0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_BMSK                                            0x3
#define HWIO_QSERDES_PLL_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_SHFT                                              0

#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x15c)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x15c)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_BMSK                                          0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_SHFT                                             0

#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x160)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x160)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_ADDR)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_ADDR,m,v,HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_IN)
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_BMSK                                         0xff
#define HWIO_QSERDES_PLL_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_SHFT                                            0

#define HWIO_QSERDES_PLL_CLK_SELECT_ADDR                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x164)
#define HWIO_QSERDES_PLL_CLK_SELECT_OFFS                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x164)
#define HWIO_QSERDES_PLL_CLK_SELECT_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_CLK_SELECT_IN                    \
                in_dword(HWIO_QSERDES_PLL_CLK_SELECT_ADDR)
#define HWIO_QSERDES_PLL_CLK_SELECT_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CLK_SELECT_ADDR, m)
#define HWIO_QSERDES_PLL_CLK_SELECT_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CLK_SELECT_ADDR,v)
#define HWIO_QSERDES_PLL_CLK_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CLK_SELECT_ADDR,m,v,HWIO_QSERDES_PLL_CLK_SELECT_IN)
#define HWIO_QSERDES_PLL_CLK_SELECT_REFCLK_DRV_EN_MUX_BMSK                                                   0x80
#define HWIO_QSERDES_PLL_CLK_SELECT_REFCLK_DRV_EN_MUX_SHFT                                                      7
#define HWIO_QSERDES_PLL_CLK_SELECT_REFCLK_DRV_EN_BMSK                                                       0x40
#define HWIO_QSERDES_PLL_CLK_SELECT_REFCLK_DRV_EN_SHFT                                                          6
#define HWIO_QSERDES_PLL_CLK_SELECT_TSYNC_EN_MUX_BMSK                                                        0x20
#define HWIO_QSERDES_PLL_CLK_SELECT_TSYNC_EN_MUX_SHFT                                                           5
#define HWIO_QSERDES_PLL_CLK_SELECT_TSYNC_EN_BMSK                                                            0x10
#define HWIO_QSERDES_PLL_CLK_SELECT_TSYNC_EN_SHFT                                                               4
#define HWIO_QSERDES_PLL_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_BMSK                                                  0x8
#define HWIO_QSERDES_PLL_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_SHFT                                                    3
#define HWIO_QSERDES_PLL_CLK_SELECT_SYSCLK_TX_SWINGSEL_BMSK                                                   0x6
#define HWIO_QSERDES_PLL_CLK_SELECT_SYSCLK_TX_SWINGSEL_SHFT                                                     1
#define HWIO_QSERDES_PLL_CLK_SELECT_EP_REFCLK_SEL_BMSK                                                        0x1
#define HWIO_QSERDES_PLL_CLK_SELECT_EP_REFCLK_SEL_SHFT                                                          0

#define HWIO_QSERDES_PLL_PLL_ANALOG_ADDR                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x168)
#define HWIO_QSERDES_PLL_PLL_ANALOG_OFFS                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x168)
#define HWIO_QSERDES_PLL_PLL_ANALOG_RMSK                                                                      0x1
#define HWIO_QSERDES_PLL_PLL_ANALOG_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLL_ANALOG_ADDR)
#define HWIO_QSERDES_PLL_PLL_ANALOG_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLL_ANALOG_ADDR, m)
#define HWIO_QSERDES_PLL_PLL_ANALOG_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_PLL_ANALOG_ADDR,v)
#define HWIO_QSERDES_PLL_PLL_ANALOG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_PLL_ANALOG_ADDR,m,v,HWIO_QSERDES_PLL_PLL_ANALOG_IN)
#define HWIO_QSERDES_PLL_PLL_ANALOG_PLL_ANALOG_BMSK                                                           0x1
#define HWIO_QSERDES_PLL_PLL_ANALOG_PLL_ANALOG_SHFT                                                             0

#define HWIO_QSERDES_PLL_SW_RESET_ADDR                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x16c)
#define HWIO_QSERDES_PLL_SW_RESET_OFFS                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x16c)
#define HWIO_QSERDES_PLL_SW_RESET_RMSK                                                                        0x1
#define HWIO_QSERDES_PLL_SW_RESET_IN                    \
                in_dword(HWIO_QSERDES_PLL_SW_RESET_ADDR)
#define HWIO_QSERDES_PLL_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SW_RESET_ADDR, m)
#define HWIO_QSERDES_PLL_SW_RESET_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SW_RESET_ADDR,v)
#define HWIO_QSERDES_PLL_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SW_RESET_ADDR,m,v,HWIO_QSERDES_PLL_SW_RESET_IN)
#define HWIO_QSERDES_PLL_SW_RESET_SW_RESET_BMSK                                                               0x1
#define HWIO_QSERDES_PLL_SW_RESET_SW_RESET_SHFT                                                                 0

#define HWIO_QSERDES_PLL_CORE_CLK_EN_ADDR                                                              (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x170)
#define HWIO_QSERDES_PLL_CORE_CLK_EN_OFFS                                                              (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x170)
#define HWIO_QSERDES_PLL_CORE_CLK_EN_RMSK                                                                    0xff
#define HWIO_QSERDES_PLL_CORE_CLK_EN_IN                    \
                in_dword(HWIO_QSERDES_PLL_CORE_CLK_EN_ADDR)
#define HWIO_QSERDES_PLL_CORE_CLK_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CORE_CLK_EN_ADDR, m)
#define HWIO_QSERDES_PLL_CORE_CLK_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CORE_CLK_EN_ADDR,v)
#define HWIO_QSERDES_PLL_CORE_CLK_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CORE_CLK_EN_ADDR,m,v,HWIO_QSERDES_PLL_CORE_CLK_EN_IN)
#define HWIO_QSERDES_PLL_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_BMSK                                 0x80
#define HWIO_QSERDES_PLL_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_SHFT                                    7
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_BMSK                                              0x40
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_SHFT                                                 6
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_BMSK                                              0x20
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_SHFT                                                 5
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_BMSK                                              0x10
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_SHFT                                                 4
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CORECLK_EN_MUX_BMSK                                                      0x8
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CORECLK_EN_MUX_SHFT                                                        3
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CORECLK_EN_BMSK                                                          0x4
#define HWIO_QSERDES_PLL_CORE_CLK_EN_CORECLK_EN_SHFT                                                            2
#define HWIO_QSERDES_PLL_CORE_CLK_EN_AUXCLK_EN_MUX_BMSK                                                       0x2
#define HWIO_QSERDES_PLL_CORE_CLK_EN_AUXCLK_EN_MUX_SHFT                                                         1
#define HWIO_QSERDES_PLL_CORE_CLK_EN_AUXCLK_EN_BMSK                                                           0x1
#define HWIO_QSERDES_PLL_CORE_CLK_EN_AUXCLK_EN_SHFT                                                             0

#define HWIO_QSERDES_PLL_CMN_CONFIG_1_ADDR                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x174)
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_OFFS                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x174)
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_RMSK                                                                   0xff
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_IN                    \
                in_dword(HWIO_QSERDES_PLL_CMN_CONFIG_1_ADDR)
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_CONFIG_1_ADDR, m)
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_CONFIG_1_ADDR,v)
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_CONFIG_1_ADDR,m,v,HWIO_QSERDES_PLL_CMN_CONFIG_1_IN)
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_BMSK                                               0x80
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_SHFT                                                  7
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_BMSK                                             0x40
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_SHFT                                                6
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_BMSK                                             0x20
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_SHFT                                                5
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_BMSK                                               0x10
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_SHFT                                                  4
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PSM_SWITCH_CORECLK_BMSK                                                 0x8
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PSM_SWITCH_CORECLK_SHFT                                                   3
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_BMSK                                                  0x4
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_SHFT                                                    2
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_BMSK                                                0x2
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_SHFT                                                  1
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CLK_BIAS_REFSEL_BMSK                                                    0x1
#define HWIO_QSERDES_PLL_CMN_CONFIG_1_CLK_BIAS_REFSEL_SHFT                                                      0

#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x178)
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x178)
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_RMSK                                                              0x3f
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_IN                    \
                in_dword(HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_ADDR)
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_ADDR, m)
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_ADDR,v)
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_ADDR,m,v,HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_IN)
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_BMSK                                            0x20
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_SHFT                                               5
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_BMSK                                                0x10
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_SHFT                                                   4
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_BMSK                                            0x8
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_SHFT                                              3
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_BMSK                                               0x4
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_SHFT                                                 2
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_CODE_BMSK                                                 0x3
#define HWIO_QSERDES_PLL_CMN_RATE_OVERRIDE_CMN_RATE_CODE_SHFT                                                   0

#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_ADDR                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x17c)
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_OFFS                                                         (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x17c)
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_RMSK                                                               0x3f
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_IN                    \
                in_dword(HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_ADDR)
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_ADDR, m)
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_ADDR,v)
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_ADDR,m,v,HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_IN)
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_BMSK                                       0x30
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_SHFT                                          4
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_BMSK                                        0xc
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_SHFT                                          2
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_BMSK                                        0x3
#define HWIO_QSERDES_PLL_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_SHFT                                          0

#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_ADDR                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x180)
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_OFFS                                                            (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x180)
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_RMSK                                                                  0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS_SEL_ADDR)
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_DEBUG_BUS_SEL_ADDR,m,v,HWIO_QSERDES_PLL_DEBUG_BUS_SEL_IN)
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_CLK_DEBUG_SEL_BMSK                                                    0xf0
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_CLK_DEBUG_SEL_SHFT                                                       4
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                                     0xf
#define HWIO_QSERDES_PLL_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                                       0

#define HWIO_QSERDES_PLL_CMN_MISC1_ADDR                                                                (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x184)
#define HWIO_QSERDES_PLL_CMN_MISC1_OFFS                                                                (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x184)
#define HWIO_QSERDES_PLL_CMN_MISC1_RMSK                                                                      0xff
#define HWIO_QSERDES_PLL_CMN_MISC1_IN                    \
                in_dword(HWIO_QSERDES_PLL_CMN_MISC1_ADDR)
#define HWIO_QSERDES_PLL_CMN_MISC1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_MISC1_ADDR, m)
#define HWIO_QSERDES_PLL_CMN_MISC1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_MISC1_ADDR,v)
#define HWIO_QSERDES_PLL_CMN_MISC1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_MISC1_ADDR,m,v,HWIO_QSERDES_PLL_CMN_MISC1_IN)
#define HWIO_QSERDES_PLL_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_BMSK                                         0x80
#define HWIO_QSERDES_PLL_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_SHFT                                            7
#define HWIO_QSERDES_PLL_CMN_MISC1_DIS_CG_RATE_CHANGE_BMSK                                                   0x40
#define HWIO_QSERDES_PLL_CMN_MISC1_DIS_CG_RATE_CHANGE_SHFT                                                      6
#define HWIO_QSERDES_PLL_CMN_MISC1_DIS_CG_SYSGLITCH_BMSK                                                     0x20
#define HWIO_QSERDES_PLL_CMN_MISC1_DIS_CG_SYSGLITCH_SHFT                                                        5
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_RESET_MUX_BMSK                                                        0x10
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_RESET_MUX_SHFT                                                           4
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_RESET_BMSK                                                             0x8
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_RESET_SHFT                                                               3
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_VREG_READY_MUX_BMSK                                                    0x4
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_VREG_READY_MUX_SHFT                                                      2
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_VREG_READY_BMSK                                                        0x2
#define HWIO_QSERDES_PLL_CMN_MISC1_PLL_VREG_READY_SHFT                                                          1
#define HWIO_QSERDES_PLL_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_BMSK                                         0x1
#define HWIO_QSERDES_PLL_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_SHFT                                           0

#define HWIO_QSERDES_PLL_CMN_MODE_ADDR                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x188)
#define HWIO_QSERDES_PLL_CMN_MODE_OFFS                                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x188)
#define HWIO_QSERDES_PLL_CMN_MODE_RMSK                                                                       0xff
#define HWIO_QSERDES_PLL_CMN_MODE_IN                    \
                in_dword(HWIO_QSERDES_PLL_CMN_MODE_ADDR)
#define HWIO_QSERDES_PLL_CMN_MODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_MODE_ADDR, m)
#define HWIO_QSERDES_PLL_CMN_MODE_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_MODE_ADDR,v)
#define HWIO_QSERDES_PLL_CMN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_MODE_ADDR,m,v,HWIO_QSERDES_PLL_CMN_MODE_IN)
#define HWIO_QSERDES_PLL_CMN_MODE_CMN_MODE_7_0_BMSK                                                          0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CMN_MODE_7_0_SHFT                                                             0

#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_ADDR                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x18c)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_OFFS                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x18c)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_RMSK                                                                 0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_IN                    \
                in_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD_ADDR)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_MODE_CONTD_ADDR, m)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD_ADDR,v)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_MODE_CONTD_ADDR,m,v,HWIO_QSERDES_PLL_CMN_MODE_CONTD_IN)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_CMN_MODE_15_8_BMSK                                                   0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD_CMN_MODE_15_8_SHFT                                                      0

#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x190)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x190)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_IN                    \
                in_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD1_ADDR)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_MODE_CONTD1_ADDR, m)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD1_ADDR,v)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_MODE_CONTD1_ADDR,m,v,HWIO_QSERDES_PLL_CMN_MODE_CONTD1_IN)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_CMN_MODE_23_16_BMSK                                                 0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD1_CMN_MODE_23_16_SHFT                                                    0

#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x194)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x194)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_IN                    \
                in_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD2_ADDR)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_MODE_CONTD2_ADDR, m)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_CMN_MODE_CONTD2_ADDR,v)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_CMN_MODE_CONTD2_ADDR,m,v,HWIO_QSERDES_PLL_CMN_MODE_CONTD2_IN)
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_CMN_MODE_31_24_BMSK                                                 0xff
#define HWIO_QSERDES_PLL_CMN_MODE_CONTD2_CMN_MODE_31_24_SHFT                                                    0

#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x198)
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x198)
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_RMSK                                                              0x7f
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_IN                    \
                in_dword(HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_ADDR)
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_ADDR, m)
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_ADDR,v)
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_ADDR,m,v,HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_IN)
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_BMSK                                           0x60
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_SHFT                                              5
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_BMSK                                               0x18
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_SHFT                                                  3
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_BMSK                                                  0x7
#define HWIO_QSERDES_PLL_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_SHFT                                                    0

#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_ADDR                                                   (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x19c)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_OFFS                                                   (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x19c)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_RMSK                                                         0xff
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_IN                    \
                in_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_ADDR)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_ADDR, m)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_ADDR,v)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_ADDR,m,v,HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_IN)
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_BMSK                              0xf0
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_SHFT                                 4
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_BMSK                               0xf
#define HWIO_QSERDES_PLL_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_SHFT                                 0

#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1a0)
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1a0)
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_IN                    \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_ADDR)
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_ADDR, m)
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_ADDR,v)
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_ADDR,m,v,HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_IN)
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_BMSK                                           0x80
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_SHFT                                              7
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_BMSK                                 0x60
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_SHFT                                    5
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_BMSK                                 0x18
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_SHFT                                    3
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_BMSK                                  0x6
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_SHFT                                    1
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_BMSK                                            0x1
#define HWIO_QSERDES_PLL_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_SHFT                                              0

#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1a4)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1a4)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_IN                    \
                in_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ADDR)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ADDR, m)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ADDR,v)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ADDR,m,v,HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_IN)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_BMSK                                0x80
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_SHFT                                   7
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_BMSK                                         0x70
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_SHFT                                            4
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_BMSK                                          0xe
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_SHFT                                            1
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_BMSK                                            0x1
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_SHFT                                              0

#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1a8)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1a8)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_IN                    \
                in_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_ADDR)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_ADDR, m)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_ADDR,v)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_ADDR,m,v,HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_IN)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_BMSK                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_SHFT                                              0

#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1ac)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1ac)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_IN                    \
                in_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_ADDR)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_ADDR, m)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_ADDR,v)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_ADDR,m,v,HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_IN)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_BMSK                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_SHFT                                              0

#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_ADDR                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1b0)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_OFFS                                                     (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1b0)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_RMSK                                                           0xff
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_IN                    \
                in_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_ADDR)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_ADDR, m)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_ADDR,v)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_ADDR,m,v,HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_IN)
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_BMSK                                           0xf0
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_SHFT                                              4
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_BMSK                                            0xf
#define HWIO_QSERDES_PLL_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_SHFT                                              0

#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1b4)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1b4)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_IN                    \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_ADDR)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_MISC_ADDR, m)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_ADDR,v)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_MISC_ADDR,m,v,HWIO_QSERDES_PLL_ADDITIONAL_MISC_IN)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_EXT_TSYNC_MUX_BMSK                                                  0x80
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_EXT_TSYNC_MUX_SHFT                                                     7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_EXT_TSYNC_BMSK                                                      0x40
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_EXT_TSYNC_SHFT                                                         6
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_BMSK                                    0x20
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_SHFT                                       5
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_BMSK                                    0x10
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_SHFT                                       4
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_BMSK                                       0x8
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_SHFT                                         3
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_BMSK                                           0x7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_SHFT                                             0

#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1b8)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1b8)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_IN                    \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_ADDR)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_ADDR, m)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_ADDR,v)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_ADDR,m,v,HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_IN)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_BMSK                                           0xc0
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_SHFT                                              6
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_BMSK                                          0x20
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_SHFT                                             5
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CMN_MODE_MODE1_BMSK                                               0x18
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CMN_MODE_MODE1_SHFT                                                  3
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_BMSK                                            0x7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_SHFT                                              0

#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1bc)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1bc)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_IN                    \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_ADDR)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_ADDR, m)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_ADDR,v)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_ADDR,m,v,HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_IN)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_BMSK                                             0x80
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_SHFT                                                7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_BMSK                                             0x40
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_SHFT                                                6
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_BMSK                                  0x20
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_SHFT                                     5
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_MODE2_BMSK                                               0x18
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_MODE_MODE2_SHFT                                                  3
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_BMSK                                            0x7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_SHFT                                              0

#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1c0)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1c0)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_IN                    \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_ADDR)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_ADDR, m)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_ADDR,v)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_ADDR,m,v,HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_IN)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_BMSK                                         0xf0
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_SHFT                                            4
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_BMSK                                          0xf
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_SHFT                                            0

#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_ADDR                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1c4)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_OFFS                                                        (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1c4)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_RMSK                                                              0xff
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_IN                    \
                in_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_ADDR)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_ADDR, m)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_OUT(v)            \
                out_dword(HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_ADDR,v)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_ADDR,m,v,HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_IN)
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_BMSK                                              0x80
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_SHFT                                                 7
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_HYBRID_MODE_BMSK                                                  0x40
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_HYBRID_MODE_SHFT                                                     6
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_BMSK                             0x20
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_SHFT                                5
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_BMSK                              0x10
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_SHFT                                 4
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_BMSK                              0x8
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_SHFT                                3
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_BMSK                               0x4
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_SHFT                                 2
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_BMSK                              0x2
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_SHFT                                1
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_BMSK                               0x1
#define HWIO_QSERDES_PLL_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_SHFT                                 0

#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_ADDR                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1c8)
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_OFFS                                                    (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1c8)
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_RMSK                                                           0x7
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_IN                    \
                in_dword(HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_ADDR)
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_ADDR, m)
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_BMSK                                    0x4
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_SHFT                                      2
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_BMSK                                         0x3
#define HWIO_QSERDES_PLL_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_SHFT                                           0

#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_ADDR                                                   (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1cc)
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_OFFS                                                   (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1cc)
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_RMSK                                                          0x1
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_IN                    \
                in_dword(HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_ADDR)
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_ADDR, m)
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_BMSK                                       0x1
#define HWIO_QSERDES_PLL_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_SHFT                                         0

#define HWIO_QSERDES_PLL_CMN_STATUS_ADDR                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1d0)
#define HWIO_QSERDES_PLL_CMN_STATUS_OFFS                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1d0)
#define HWIO_QSERDES_PLL_CMN_STATUS_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_CMN_STATUS_IN                    \
                in_dword(HWIO_QSERDES_PLL_CMN_STATUS_ADDR)
#define HWIO_QSERDES_PLL_CMN_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_CMN_STATUS_ADDR, m)
#define HWIO_QSERDES_PLL_CMN_STATUS_REFGEN_READY_BMSK                                                        0x80
#define HWIO_QSERDES_PLL_CMN_STATUS_REFGEN_READY_SHFT                                                           7
#define HWIO_QSERDES_PLL_CMN_STATUS_FREEZEIO_D_BMSK                                                          0x40
#define HWIO_QSERDES_PLL_CMN_STATUS_FREEZEIO_D_SHFT                                                             6
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_REFCLK_DONE_BMSK                                               0x20
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_REFCLK_DONE_SHFT                                                  5
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_CORECLK_DONE_BMSK                                              0x10
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_CORECLK_DONE_SHFT                                                 4
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_BMSK                                                0x8
#define HWIO_QSERDES_PLL_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_SHFT                                                  3
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_UNLOCKED_BMSK                                                         0x4
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_UNLOCKED_SHFT                                                           2
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_LOCKED_BMSK                                                           0x2
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_LOCKED_SHFT                                                             1
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_FREQ_DONE_BMSK                                                        0x1
#define HWIO_QSERDES_PLL_CMN_STATUS_PLL_FREQ_DONE_SHFT                                                          0

#define HWIO_QSERDES_PLL_RESET_SM_STATUS_ADDR                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1d4)
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_OFFS                                                          (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1d4)
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_RMSK                                                                0xff
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_IN                    \
                in_dword(HWIO_QSERDES_PLL_RESET_SM_STATUS_ADDR)
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_RESET_SM_STATUS_ADDR, m)
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_RESETSM_BMSK                                                        0xff
#define HWIO_QSERDES_PLL_RESET_SM_STATUS_RESETSM_SHFT                                                           0

#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_ADDR                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1d8)
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_OFFS                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1d8)
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_RMSK                                                            0x7f
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_IN                    \
                in_dword(HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_ADDR)
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_ADDR, m)
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_RESTRIM_CODE_BMSK                                               0x7f
#define HWIO_QSERDES_PLL_RESTRIM_CODE_STATUS_RESTRIM_CODE_SHFT                                                  0

#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_ADDR                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1dc)
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_OFFS                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1dc)
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_RMSK                                                            0xff
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_ADDR)
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_ADDR, m)
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_BMSK                                      0xff
#define HWIO_QSERDES_PLL_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_SHFT                                         0

#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_ADDR                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1e0)
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_OFFS                                                      (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1e0)
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_RMSK                                                             0x3
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_IN                    \
                in_dword(HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_ADDR)
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_ADDR, m)
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_BMSK                                       0x3
#define HWIO_QSERDES_PLL_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_SHFT                                         0

#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_ADDR                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1e4)
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_OFFS                                                 (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1e4)
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_RMSK                                                       0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_IN                    \
                in_dword(HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_ADDR)
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_ADDR, m)
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_BMSK                                     0xff
#define HWIO_QSERDES_PLL_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_SHFT                                        0

#define HWIO_QSERDES_PLL_DEBUG_BUS0_ADDR                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1e8)
#define HWIO_QSERDES_PLL_DEBUG_BUS0_OFFS                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1e8)
#define HWIO_QSERDES_PLL_DEBUG_BUS0_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS0_IN                    \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS0_ADDR)
#define HWIO_QSERDES_PLL_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS0_ADDR, m)
#define HWIO_QSERDES_PLL_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                                       0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                          0

#define HWIO_QSERDES_PLL_DEBUG_BUS1_ADDR                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1ec)
#define HWIO_QSERDES_PLL_DEBUG_BUS1_OFFS                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1ec)
#define HWIO_QSERDES_PLL_DEBUG_BUS1_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS1_IN                    \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS1_ADDR)
#define HWIO_QSERDES_PLL_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS1_ADDR, m)
#define HWIO_QSERDES_PLL_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                                      0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                                         0

#define HWIO_QSERDES_PLL_DEBUG_BUS2_ADDR                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1f0)
#define HWIO_QSERDES_PLL_DEBUG_BUS2_OFFS                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1f0)
#define HWIO_QSERDES_PLL_DEBUG_BUS2_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS2_IN                    \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS2_ADDR)
#define HWIO_QSERDES_PLL_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS2_ADDR, m)
#define HWIO_QSERDES_PLL_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                                        0

#define HWIO_QSERDES_PLL_DEBUG_BUS3_ADDR                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1f4)
#define HWIO_QSERDES_PLL_DEBUG_BUS3_OFFS                                                               (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1f4)
#define HWIO_QSERDES_PLL_DEBUG_BUS3_RMSK                                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS3_IN                    \
                in_dword(HWIO_QSERDES_PLL_DEBUG_BUS3_ADDR)
#define HWIO_QSERDES_PLL_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_DEBUG_BUS3_ADDR, m)
#define HWIO_QSERDES_PLL_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                                     0xff
#define HWIO_QSERDES_PLL_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                                        0

#define HWIO_QSERDES_PLL_C_READY_STATUS_ADDR                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1f8)
#define HWIO_QSERDES_PLL_C_READY_STATUS_OFFS                                                           (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1f8)
#define HWIO_QSERDES_PLL_C_READY_STATUS_RMSK                                                                  0x1
#define HWIO_QSERDES_PLL_C_READY_STATUS_IN                    \
                in_dword(HWIO_QSERDES_PLL_C_READY_STATUS_ADDR)
#define HWIO_QSERDES_PLL_C_READY_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_C_READY_STATUS_ADDR, m)
#define HWIO_QSERDES_PLL_C_READY_STATUS_C_READY_BMSK                                                          0x1
#define HWIO_QSERDES_PLL_C_READY_STATUS_C_READY_SHFT                                                            0

#define HWIO_QSERDES_PLL_READ_DUMMY_1_ADDR                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE      + 0x1fc)
#define HWIO_QSERDES_PLL_READ_DUMMY_1_OFFS                                                             (QSERDES_PLL_QSERDES_PLL_PCIE3_QMP_PLL_REG_BASE_OFFS + 0x1fc)
#define HWIO_QSERDES_PLL_READ_DUMMY_1_RMSK                                                                   0xff
#define HWIO_QSERDES_PLL_READ_DUMMY_1_IN                    \
                in_dword(HWIO_QSERDES_PLL_READ_DUMMY_1_ADDR)
#define HWIO_QSERDES_PLL_READ_DUMMY_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_PLL_READ_DUMMY_1_ADDR, m)
#define HWIO_QSERDES_PLL_READ_DUMMY_1_READ_DUMMY_1_BMSK                                                      0xff
#define HWIO_QSERDES_PLL_READ_DUMMY_1_READ_DUMMY_1_SHFT                                                         0

/*----------------------------------------------------------------------------
 * MODULE: PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM
 *--------------------------------------------------------------------------*/

#define PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE                                                 (0x0)
#define PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_SIZE                                            0x1f0
#define PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_USED                                            0x1ec
#define PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS                                            0x00006200

#define HWIO_PCIE3_PCS_COM_SW_RESET_ADDR                                                             (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x0)
#define HWIO_PCIE3_PCS_COM_SW_RESET_OFFS                                                             (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE3_PCS_COM_SW_RESET_RMSK                                                                    0x1
#define HWIO_PCIE3_PCS_COM_SW_RESET_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_SW_RESET_ADDR)
#define HWIO_PCIE3_PCS_COM_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_SW_RESET_ADDR, m)
#define HWIO_PCIE3_PCS_COM_SW_RESET_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_SW_RESET_ADDR,v)
#define HWIO_PCIE3_PCS_COM_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_SW_RESET_ADDR,m,v,HWIO_PCIE3_PCS_COM_SW_RESET_IN)
#define HWIO_PCIE3_PCS_COM_SW_RESET_SW_RESET_BMSK                                                           0x1
#define HWIO_PCIE3_PCS_COM_SW_RESET_SW_RESET_SHFT                                                             0

#define HWIO_PCIE3_PCS_COM_REVISION_ID0_ADDR                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x4)
#define HWIO_PCIE3_PCS_COM_REVISION_ID0_OFFS                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x4)
#define HWIO_PCIE3_PCS_COM_REVISION_ID0_RMSK                                                               0xff
#define HWIO_PCIE3_PCS_COM_REVISION_ID0_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_REVISION_ID0_ADDR)
#define HWIO_PCIE3_PCS_COM_REVISION_ID0_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_REVISION_ID0_ADDR, m)
#define HWIO_PCIE3_PCS_COM_REVISION_ID0_STEP_7_0_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_REVISION_ID0_STEP_7_0_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_REVISION_ID1_ADDR                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x8)
#define HWIO_PCIE3_PCS_COM_REVISION_ID1_OFFS                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x8)
#define HWIO_PCIE3_PCS_COM_REVISION_ID1_RMSK                                                               0xff
#define HWIO_PCIE3_PCS_COM_REVISION_ID1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_REVISION_ID1_ADDR)
#define HWIO_PCIE3_PCS_COM_REVISION_ID1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_REVISION_ID1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_REVISION_ID1_STEP_15_8_BMSK                                                     0xff
#define HWIO_PCIE3_PCS_COM_REVISION_ID1_STEP_15_8_SHFT                                                        0

#define HWIO_PCIE3_PCS_COM_REVISION_ID2_ADDR                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xc)
#define HWIO_PCIE3_PCS_COM_REVISION_ID2_OFFS                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xc)
#define HWIO_PCIE3_PCS_COM_REVISION_ID2_RMSK                                                               0xff
#define HWIO_PCIE3_PCS_COM_REVISION_ID2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_REVISION_ID2_ADDR)
#define HWIO_PCIE3_PCS_COM_REVISION_ID2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_REVISION_ID2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_REVISION_ID2_MINOR_7_0_BMSK                                                     0xff
#define HWIO_PCIE3_PCS_COM_REVISION_ID2_MINOR_7_0_SHFT                                                        0

#define HWIO_PCIE3_PCS_COM_REVISION_ID3_ADDR                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x10)
#define HWIO_PCIE3_PCS_COM_REVISION_ID3_OFFS                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x10)
#define HWIO_PCIE3_PCS_COM_REVISION_ID3_RMSK                                                               0xff
#define HWIO_PCIE3_PCS_COM_REVISION_ID3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_REVISION_ID3_ADDR)
#define HWIO_PCIE3_PCS_COM_REVISION_ID3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_REVISION_ID3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_REVISION_ID3_MAJOR_BMSK                                                         0xf0
#define HWIO_PCIE3_PCS_COM_REVISION_ID3_MAJOR_SHFT                                                            4
#define HWIO_PCIE3_PCS_COM_REVISION_ID3_MINOR_11_8_BMSK                                                     0xf
#define HWIO_PCIE3_PCS_COM_REVISION_ID3_MINOR_11_8_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x14)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x14)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_RMSK                                                                0xcf
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PCS_STATUS1_ADDR)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PCS_STATUS1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_ACTIVE_STATE_STATUS_BMSK                                            0x80
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_ACTIVE_STATE_STATUS_SHFT                                               7
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_PHYSTATUS_BMSK                                                      0x40
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_PHYSTATUS_SHFT                                                         6
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_FREEZE_POWERDOWN_BMSK                                                0x8
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_FREEZE_POWERDOWN_SHFT                                                  3
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_POWER_STATE_BMSK                                                     0x7
#define HWIO_PCIE3_PCS_COM_PCS_STATUS1_POWER_STATE_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x18)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x18)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_RMSK                                                                0x7f
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PCS_STATUS2_ADDR)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PCS_STATUS2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_PCS_POWERDOWN_BMSK                                                  0x70
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_PCS_POWERDOWN_SHFT                                                     4
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_BMSK                                     0x8
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_RX_EQUALIZATION_IN_PROGRESS_SHFT                                       3
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_PCS_LFPS_DET_BMSK                                                    0x4
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_PCS_LFPS_DET_SHFT                                                      2
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_FLL_CLK_EN_BMSK                                                      0x2
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_FLL_CLK_EN_SHFT                                                        1
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_PCS_RX_SIGDET_BMSK                                                   0x1
#define HWIO_PCIE3_PCS_COM_PCS_STATUS2_PCS_RX_SIGDET_SHFT                                                     0

#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1c)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1c)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_RMSK                                                                 0xf
#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PCS_STATUS3_ADDR)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PCS_STATUS3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_PIPE_CLK_EN_BMSK                                                     0x8
#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_PIPE_CLK_EN_SHFT                                                       3
#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_PCS_RATE_BMSK                                                        0x6
#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_PCS_RATE_SHFT                                                          1
#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_SYSCLK_ENABLED_BMSK                                                  0x1
#define HWIO_PCIE3_PCS_COM_PCS_STATUS3_SYSCLK_ENABLED_SHFT                                                    0

#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x20)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_RMSK                                                                0x3f
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PCS_STATUS4_ADDR)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PCS_STATUS4_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_SYSCLK_REQ_N_BMSK                                                   0x20
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_SYSCLK_REQ_N_SHFT                                                      5
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_PCLKREQ_N_BMSK                                                      0x10
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_PCLKREQ_N_SHFT                                                         4
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_PCLKACK_N_BMSK                                                       0x8
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_PCLKACK_N_SHFT                                                         3
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_RXELECIDLE_DISABLE_WENT_HIGH_BMSK                                    0x4
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_RXELECIDLE_DISABLE_WENT_HIGH_SHFT                                      2
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_TXCOMMONMODE_DISABLE_WENT_HIGH_BMSK                                  0x2
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_TXCOMMONMODE_DISABLE_WENT_HIGH_SHFT                                    1
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_CLKREQ_IN_N_BMSK                                                     0x1
#define HWIO_PCIE3_PCS_COM_PCS_STATUS4_CLKREQ_IN_N_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_PCS_STATUS5_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x24)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS5_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x24)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS5_RMSK                                                                 0x3
#define HWIO_PCIE3_PCS_COM_PCS_STATUS5_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PCS_STATUS5_ADDR)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PCS_STATUS5_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS5_PCS_CLOCK_SOURCE_BMSK                                                0x3
#define HWIO_PCIE3_PCS_COM_PCS_STATUS5_PCS_CLOCK_SOURCE_SHFT                                                  0

#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x28)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x28)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_RMSK                                                                0x3f
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PCS_STATUS6_ADDR)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PCS_STATUS6_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_PCS_TX_ACTIVE_OR_BMSK                                               0x20
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_PCS_TX_ACTIVE_OR_SHFT                                                  5
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_PCS_RX_ACTIVE_OR_BMSK                                               0x10
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_PCS_RX_ACTIVE_OR_SHFT                                                  4
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_RXVALID_OR_BMSK                                                      0x8
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_RXVALID_OR_SHFT                                                        3
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_RXPOLARITY_OR_BMSK                                                   0x4
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_RXPOLARITY_OR_SHFT                                                     2
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_DFE_TRAIN_EN_OR_BMSK                                                 0x2
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_DFE_TRAIN_EN_OR_SHFT                                                   1
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_RXEQINPHASE0123_BMSK                                                 0x1
#define HWIO_PCIE3_PCS_COM_PCS_STATUS6_RXEQINPHASE0123_SHFT                                                   0

#define HWIO_PCIE3_PCS_COM_PCS_STATUS7_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x2c)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS7_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x2c)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS7_RMSK                                                                 0x1
#define HWIO_PCIE3_PCS_COM_PCS_STATUS7_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PCS_STATUS7_ADDR)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS7_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PCS_STATUS7_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PCS_STATUS7_RSVD_BMSK                                                            0x1
#define HWIO_PCIE3_PCS_COM_PCS_STATUS7_RSVD_SHFT                                                              0

#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_0_STATUS_ADDR                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x30)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_0_STATUS_OFFS                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x30)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_0_STATUS_RMSK                                                         0xff
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_0_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_DEBUG_BUS_0_STATUS_ADDR)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_0_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                      0xff
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                         0

#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_1_STATUS_ADDR                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x34)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_1_STATUS_OFFS                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x34)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_1_STATUS_RMSK                                                         0xff
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_1_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_DEBUG_BUS_1_STATUS_ADDR)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_1_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                      0xff
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                         0

#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_2_STATUS_ADDR                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x38)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_2_STATUS_OFFS                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x38)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_2_STATUS_RMSK                                                         0xff
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_2_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_DEBUG_BUS_2_STATUS_ADDR)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_2_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                      0xff
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                         0

#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_3_STATUS_ADDR                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x3c)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_3_STATUS_OFFS                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x3c)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_3_STATUS_RMSK                                                         0xff
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_3_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_DEBUG_BUS_3_STATUS_ADDR)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_3_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                      0xff
#define HWIO_PCIE3_PCS_COM_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                         0

#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_ADDR                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x40)
#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_OFFS                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x40)
#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_RMSK                                                          0x3
#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_ADDR)
#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_ADDR, m)
#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_ADDR,v)
#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_ADDR,m,v,HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_IN)
#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_BMSK                                        0x2
#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_REFCLK_DRV_DSBL_B_SHFT                                          1
#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_SW_PWRDN_B_BMSK                                               0x1
#define HWIO_PCIE3_PCS_COM_POWER_DOWN_CONTROL_SW_PWRDN_B_SHFT                                                 0

#define HWIO_PCIE3_PCS_COM_START_CONTROL_ADDR                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x44)
#define HWIO_PCIE3_PCS_COM_START_CONTROL_OFFS                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x44)
#define HWIO_PCIE3_PCS_COM_START_CONTROL_RMSK                                                               0x3
#define HWIO_PCIE3_PCS_COM_START_CONTROL_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_START_CONTROL_ADDR)
#define HWIO_PCIE3_PCS_COM_START_CONTROL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_START_CONTROL_ADDR, m)
#define HWIO_PCIE3_PCS_COM_START_CONTROL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_START_CONTROL_ADDR,v)
#define HWIO_PCIE3_PCS_COM_START_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_START_CONTROL_ADDR,m,v,HWIO_PCIE3_PCS_COM_START_CONTROL_IN)
#define HWIO_PCIE3_PCS_COM_START_CONTROL_PCS_START_BMSK                                                     0x2
#define HWIO_PCIE3_PCS_COM_START_CONTROL_PCS_START_SHFT                                                       1
#define HWIO_PCIE3_PCS_COM_START_CONTROL_SERDES_START_BMSK                                                  0x1
#define HWIO_PCIE3_PCS_COM_START_CONTROL_SERDES_START_SHFT                                                    0

#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x48)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x48)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_RMSK                                                             0xff
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_SW_TXSWING_BMSK                                                  0x80
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_SW_TXSWING_SHFT                                                     7
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_SW_TXMARGIN_BMSK                                                 0x70
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_SW_TXMARGIN_SHFT                                                    4
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_SW_ASYNCPOWERCHANGE_ACK_BMSK                                      0x8
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_SW_ASYNCPOWERCHANGE_ACK_SHFT                                        3
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_SW_POWERDOWN_BMSK                                                 0x7
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL1_SW_POWERDOWN_SHFT                                                   0

#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x4c)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x4c)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_RMSK                                                              0xf
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_SW_CLKREQ_IN_N_BMSK                                               0x8
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_SW_CLKREQ_IN_N_SHFT                                                 3
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_SW_TXCM_DISABLE_BMSK                                              0x4
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_SW_TXCM_DISABLE_SHFT                                                2
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_BMSK                                        0x2
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_SW_RXELECIDLE_DISABLE_SHFT                                          1
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_SW_PCLKREQ_N_BMSK                                                 0x1
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL2_SW_PCLKREQ_N_SHFT                                                   0

#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x50)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x50)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_RMSK                                                             0xff
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_128B13XBENC_BYP_BMSK                                          0x80
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_128B13XBENC_BYP_SHFT                                             7
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_RATE_BMSK                                                     0x60
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_RATE_SHFT                                                        5
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_RXTERMINATION_BMSK                                            0x10
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_RXTERMINATION_SHFT                                               4
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_RXEQTRAINING_BMSK                                              0x8
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_RXEQTRAINING_SHFT                                                3
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_TXONESZEROS_BMSK                                               0x4
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_TXONESZEROS_SHFT                                                 2
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_EBUFMODE_BMSK                                                  0x2
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_EBUFMODE_SHFT                                                    1
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_PHYMODE_BMSK                                                   0x1
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL3_SW_PHYMODE_SHFT                                                     0

#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x54)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x54)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_RMSK                                                             0x7f
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_LINK_CONFIG_BMSK                                              0x40
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_LINK_CONFIG_SHFT                                                 6
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_RXEQINPROGRESS_BMSK                                           0x20
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_RXEQINPROGRESS_SHFT                                              5
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_INVALIDREQUEST_BMSK                                           0x10
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_INVALIDREQUEST_SHFT                                              4
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_RXEQEVAL_BMSK                                                  0x8
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_RXEQEVAL_SHFT                                                    3
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_BLOCKALIGNCONTROL_BMSK                                         0x4
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_BLOCKALIGNCONTROL_SHFT                                           2
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_TXDATAVALID_BMSK                                               0x2
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_TXDATAVALID_SHFT                                                 1
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_TXSTARTBLOCK_BMSK                                              0x1
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL4_SW_TXSTARTBLOCK_SHFT                                                0

#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x58)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x58)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_RMSK                                                             0xff
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_SW_TXDEEMPH_L_BMSK                                               0xff
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL5_SW_TXDEEMPH_L_SHFT                                                  0

#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x5c)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x5c)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_RMSK                                                             0xff
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_SW_TXDEEMPH_M_BMSK                                               0xff
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL6_SW_TXDEEMPH_M_SHFT                                                  0

#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x60)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x60)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_RMSK                                                             0xff
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_SW_LOCALPSETINDEX_BMSK                                           0xf0
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_SW_LOCALPSETINDEX_SHFT                                              4
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_SW_GETLOCALPSETCOEF_BMSK                                          0x8
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_SW_GETLOCALPSETCOEF_SHFT                                            3
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_SW_RXEQINPHASE0123_BMSK                                           0x4
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_SW_RXEQINPHASE0123_SHFT                                             2
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_SW_TXDEEMPH_H_BMSK                                                0x3
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL7_SW_TXDEEMPH_H_SHFT                                                  0

#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x64)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x64)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_RMSK                                                              0xf
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_SW_TXSYNCHEADER_BMSK                                              0xf
#define HWIO_PCIE3_PCS_COM_INSIG_SW_CTRL8_SW_TXSYNCHEADER_SHFT                                                0

#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x68)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x68)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_RMSK                                                             0x99
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_SW_TXSWING_MX_BMSK                                               0x80
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_SW_TXSWING_MX_SHFT                                                  7
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_SW_TXMGN_MX_BMSK                                                 0x10
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_SW_TXMGN_MX_SHFT                                                    4
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_SW_ASYNCPOWERCHANGE_ACK_MX_BMSK                                   0x8
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_SW_ASYNCPOWERCHANGE_ACK_MX_SHFT                                     3
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_SW_POWERDOWN_MX_BMSK                                              0x1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL1_SW_POWERDOWN_MX_SHFT                                                0

#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x6c)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x6c)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_RMSK                                                              0xf
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_SW_CLKREQ_IN_N_MX_BMSK                                            0x8
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_SW_CLKREQ_IN_N_MX_SHFT                                              3
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_BMSK                                           0x4
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_SW_TXCM_DISABLE_MX_SHFT                                             2
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_BMSK                                     0x2
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_SW_RXELECIDLE_DISABLE_MX_SHFT                                       1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_BMSK                                              0x1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL2_SW_PCLKREQ_N_MX_SHFT                                                0

#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x70)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x70)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_RMSK                                                             0xbf
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_128B13XBENC_BYP_MX_BMSK                                       0x80
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_128B13XBENC_BYP_MX_SHFT                                          7
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_RATE_MX_BMSK                                                  0x20
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_RATE_MX_SHFT                                                     5
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_BMSK                                         0x10
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_RXTERMINATION_MX_SHFT                                            4
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_BMSK                                           0x8
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_RXEQTRAINING_MX_SHFT                                             3
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_BMSK                                            0x4
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_TXONESZEROS_MX_SHFT                                              2
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_EBUFMODE_MX_BMSK                                               0x2
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_EBUFMODE_MX_SHFT                                                 1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_PHYMODE_MX_BMSK                                                0x1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL3_SW_PHYMODE_MX_SHFT                                                  0

#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x74)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x74)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_RMSK                                                             0x7f
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_LINK_CONFIG_MX_BMSK                                           0x40
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_LINK_CONFIG_MX_SHFT                                              6
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_RXEQINPROGRESS_MX_BMSK                                        0x20
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_RXEQINPROGRESS_MX_SHFT                                           5
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_INVALIDREQUEST_MX_BMSK                                        0x10
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_INVALIDREQUEST_MX_SHFT                                           4
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_RXEQEVAL_MX_BMSK                                               0x8
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_RXEQEVAL_MX_SHFT                                                 3
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_BLOCKALIGNCONTROL_MX_BMSK                                      0x4
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_BLOCKALIGNCONTROL_MX_SHFT                                        2
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_TXDATAVALID_MX_BMSK                                            0x2
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_TXDATAVALID_MX_SHFT                                              1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_TXSTARTBLOCK_MX_BMSK                                           0x1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL4_SW_TXSTARTBLOCK_MX_SHFT                                             0

#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x78)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x78)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_RMSK                                                              0x1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_SW_TXDEEMPH_MX_BMSK                                               0x1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL5_SW_TXDEEMPH_MX_SHFT                                                 0

#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x7c)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x7c)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_RMSK                                                             0x1c
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_SW_LOCALPSETINDEX_MX_BMSK                                        0x10
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_SW_LOCALPSETINDEX_MX_SHFT                                           4
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_SW_GETLOCALPSETCOEF_MX_BMSK                                       0x8
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_SW_GETLOCALPSETCOEF_MX_SHFT                                         3
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_SW_RXEQINPHASE0123_MX_BMSK                                        0x4
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL7_SW_RXEQINPHASE0123_MX_SHFT                                          2

#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x80)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x80)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_RMSK                                                              0x1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_ADDR)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_ADDR, m)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_ADDR,v)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_ADDR,m,v,HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_IN)
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_SW_TXSYNCHEADER_MX_BMSK                                           0x1
#define HWIO_PCIE3_PCS_COM_INSIG_MX_CTRL8_SW_TXSYNCHEADER_MX_SHFT                                             0

#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_ADDR                                                      (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x84)
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_OFFS                                                      (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x84)
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_RMSK                                                             0xf
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_IN)
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_SW_SYSCLK_REQ_N_BMSK                                             0x8
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_SW_SYSCLK_REQ_N_SHFT                                               3
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_SW_REFGEN_REQ_BMSK                                               0x4
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_SW_REFGEN_REQ_SHFT                                                 2
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_BMSK                                             0x2
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_SW_PHYCLK_REQ_N_SHFT                                               1
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_SW_PCLKACK_N_BMSK                                                0x1
#define HWIO_PCIE3_PCS_COM_OUTSIG_SW_CTRL1_SW_PCLKACK_N_SHFT                                                  0

#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_ADDR                                                      (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x88)
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_OFFS                                                      (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x88)
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_RMSK                                                             0xf
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_IN)
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_SW_SYSCLK_REQ_N_MX_BMSK                                          0x8
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_SW_SYSCLK_REQ_N_MX_SHFT                                            3
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_SW_REFGEN_REQ_MX_BMSK                                            0x4
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_SW_REFGEN_REQ_MX_SHFT                                              2
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_BMSK                                          0x2
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_SW_PHYCLK_REQ_N_MX_SHFT                                            1
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_BMSK                                             0x1
#define HWIO_PCIE3_PCS_COM_OUTSIG_MX_CTRL1_SW_PCLKACK_N_MX_SHFT                                               0

#define HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_ADDR                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x8c)
#define HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_OFFS                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x8c)
#define HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_RMSK                                                                0x1
#define HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_ADDR)
#define HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_ADDR, m)
#define HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_ADDR,v)
#define HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_ADDR,m,v,HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_IN)
#define HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_CLAMP_EN_B_BMSK                                                     0x1
#define HWIO_PCIE3_PCS_COM_CLAMP_ENABLE_CLAMP_EN_B_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_ADDR                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x90)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_OFFS                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x90)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_RMSK                                                        0x7f
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_IN)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_1X_BMSK                                 0x40
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_1X_SHFT                                    6
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_01_BMSK                                 0x20
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_01_SHFT                                    5
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_00_BMSK                                 0x10
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_RXCLK_HS_SWITCH_SEL_00_SHFT                                    4
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_G3S2_SKPOS_DEC_ERR_EN_BMSK                                   0x8
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_G3S2_SKPOS_DEC_ERR_EN_SHFT                                     3
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_TXCM_DSBL_CAPTURE_EN_BMSK                                    0x4
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_TXCM_DSBL_CAPTURE_EN_SHFT                                      2
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_RXELECIDLE_DSBL_CAPTURE_EN_BMSK                              0x2
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_RXELECIDLE_DSBL_CAPTURE_EN_SHFT                                1
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_P2U3_EN_BMSK                                   0x1
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_P2U3_EN_SHFT                                     0

#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_ADDR                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x94)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_OFFS                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x94)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_RMSK                                                         0x3
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_IN)
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_RSVD_BMSK                                                    0x2
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_RSVD_SHFT                                                      1
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_EXT_PIPE_CLK_GATING_EN_BMSK                                  0x1
#define HWIO_PCIE3_PCS_COM_POWER_STATE_CONFIG2_EXT_PIPE_CLK_GATING_EN_SHFT                                    0

#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x98)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x98)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FLL_CNTRL1_ADDR)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FLL_CNTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FLL_CNTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FLL_CNTRL1_ADDR,m,v,HWIO_PCIE3_PCS_COM_FLL_CNTRL1_IN)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_FLL_ANA_CTRL_BMSK                                                    0xf0
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_FLL_ANA_CTRL_SHFT                                                       4
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_FLL_BYPASS_EN_BMSK                                                    0x8
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_FLL_BYPASS_EN_SHFT                                                      3
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_FLL_BKGRND_CAL_EN_BMSK                                                0x4
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_FLL_BKGRND_CAL_EN_SHFT                                                  2
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_BMSK                                             0x2
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_FLL_CAL_ON_STRTUP_EN_SHFT                                               1
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_FLL_MAN_MODE_BMSK                                                     0x1
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL1_FLL_MAN_MODE_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x9c)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x9c)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FLL_CNTRL2_ADDR)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FLL_CNTRL2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FLL_CNTRL2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FLL_CNTRL2_ADDR,m,v,HWIO_PCIE3_PCS_COM_FLL_CNTRL2_IN)
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_PER_AUTO_MODE_BMSK                                               0x80
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_PER_AUTO_MODE_SHFT                                                  7
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_AO_AUTO_MODE_BMSK                                                0x40
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_AO_AUTO_MODE_SHFT                                                   6
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_CAL_DONE_MASK_BMSK                                               0x20
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_CAL_DONE_MASK_SHFT                                                  5
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_BMSK                                            0x10
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_ANA_EN_FORCE_SET_SHFT                                               4
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_BMSK                                             0x8
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_DIG_EN_FORCE_CLR_SHFT                                               3
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_DIV_BMSK                                                          0x7
#define HWIO_PCIE3_PCS_COM_FLL_CNTRL2_FLL_DIV_SHFT                                                            0

#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_ADDR                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xa0)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_OFFS                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xa0)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_RMSK                                                              0xff
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_ADDR)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_ADDR,m,v,HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_IN)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_FLL_CNT_VAL_L_BMSK                                                0xff
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_L_FLL_CNT_VAL_L_SHFT                                                   0

#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_ADDR                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xa4)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_OFFS                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xa4)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_RMSK                                                          0xff
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_ADDR)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_ADDR,m,v,HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_IN)
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_BMSK                                   0x80
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_USE_CNT_VAL_TOL_FORGND_SHFT                                      7
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_BMSK                                          0x70
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_TOL_SHFT                                             4
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_BMSK                                             0xf
#define HWIO_PCIE3_PCS_COM_FLL_CNT_VAL_H_TOL_FLL_CNT_VAL_H_SHFT                                               0

#define HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_ADDR                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xa8)
#define HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_OFFS                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xa8)
#define HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_RMSK                                                               0xff
#define HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_ADDR)
#define HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_ADDR,m,v,HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_IN)
#define HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_FLL_MAN_CODE_BMSK                                                  0xff
#define HWIO_PCIE3_PCS_COM_FLL_MAN_CODE_FLL_MAN_CODE_SHFT                                                     0

#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_ADDR                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xac)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_OFFS                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xac)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_RMSK                                                               0xf
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL1_ADDR)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_TEST_CONTROL1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_TEST_CONTROL1_ADDR,m,v,HWIO_PCIE3_PCS_COM_TEST_CONTROL1_IN)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_REC_DETECT_ALL_EN_BMSK                                             0x8
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_REC_DETECT_ALL_EN_SHFT                                               3
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_G3S2_ENCODE_BYPASS_EN_BMSK                                         0x4
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_G3S2_ENCODE_BYPASS_EN_SHFT                                           2
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_PCS_PCLK_SEL_BMSK                                                  0x2
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_PCS_PCLK_SEL_SHFT                                                    1
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_BIST_MODE_BMSK                                                     0x1
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL1_BIST_MODE_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_ADDR                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xb0)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_OFFS                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xb0)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_RMSK                                                              0xff
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL2_ADDR)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_TEST_CONTROL2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_TEST_CONTROL2_ADDR,m,v,HWIO_PCIE3_PCS_COM_TEST_CONTROL2_IN)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_DEBUG_CLK_DIV_SEL_BMSK                                            0xe0
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_DEBUG_CLK_DIV_SEL_SHFT                                               5
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_DEBUG_CLK_MUX_SEL_BMSK                                            0x1f
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL2_DEBUG_CLK_MUX_SEL_SHFT                                               0

#define HWIO_PCIE3_PCS_COM_TEST_CONTROL3_ADDR                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xb4)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL3_OFFS                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xb4)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL3_RMSK                                                              0xff
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL3_ADDR)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_TEST_CONTROL3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL3_ADDR,v)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_TEST_CONTROL3_ADDR,m,v,HWIO_PCIE3_PCS_COM_TEST_CONTROL3_IN)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL3_DEBUG_BUS_IDX0_BMSK                                               0xff
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL3_DEBUG_BUS_IDX0_SHFT                                                  0

#define HWIO_PCIE3_PCS_COM_TEST_CONTROL4_ADDR                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xb8)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL4_OFFS                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xb8)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL4_RMSK                                                              0xff
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL4_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL4_ADDR)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_TEST_CONTROL4_ADDR, m)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL4_ADDR,v)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_TEST_CONTROL4_ADDR,m,v,HWIO_PCIE3_PCS_COM_TEST_CONTROL4_IN)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL4_DEBUG_BUS_IDX1_BMSK                                               0xff
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL4_DEBUG_BUS_IDX1_SHFT                                                  0

#define HWIO_PCIE3_PCS_COM_TEST_CONTROL5_ADDR                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xbc)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL5_OFFS                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xbc)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL5_RMSK                                                              0xff
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL5_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL5_ADDR)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_TEST_CONTROL5_ADDR, m)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL5_ADDR,v)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_TEST_CONTROL5_ADDR,m,v,HWIO_PCIE3_PCS_COM_TEST_CONTROL5_IN)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL5_DEBUG_BUS_IDX2_BMSK                                               0xff
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL5_DEBUG_BUS_IDX2_SHFT                                                  0

#define HWIO_PCIE3_PCS_COM_TEST_CONTROL6_ADDR                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xc0)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL6_OFFS                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xc0)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL6_RMSK                                                              0xff
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL6_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL6_ADDR)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL6_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_TEST_CONTROL6_ADDR, m)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL6_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_TEST_CONTROL6_ADDR,v)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_TEST_CONTROL6_ADDR,m,v,HWIO_PCIE3_PCS_COM_TEST_CONTROL6_IN)
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL6_DEBUG_BUS_IDX3_BMSK                                               0xff
#define HWIO_PCIE3_PCS_COM_TEST_CONTROL6_DEBUG_BUS_IDX3_SHFT                                                  0

#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_ADDR                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xc4)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_OFFS                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xc4)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_IN)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_BMSK                                    0xff
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG1_LOCK_HOLDOFF_TIME_L_SHFT                                       0

#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_ADDR                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xc8)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_OFFS                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xc8)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_RMSK                                                        0x8f
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_IN)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_G2S1_DOUBLE_HOLDOFF_EN_BMSK                                 0x80
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_G2S1_DOUBLE_HOLDOFF_EN_SHFT                                    7
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_LOCK_HOLDOFF_TIME_H_BMSK                                     0xf
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG2_LOCK_HOLDOFF_TIME_H_SHFT                                       0

#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_ADDR                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xcc)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_OFFS                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xcc)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_IN)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_L_BMSK                                       0xff
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG3_LOCK_COUNT_VAL_L_SHFT                                          0

#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_ADDR                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xd0)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_OFFS                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xd0)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_ADDR)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_ADDR, m)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_ADDR,v)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_ADDR,m,v,HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_IN)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_G3S2_BET_EN_BMSK                                            0x80
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_G3S2_BET_EN_SHFT                                               7
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_G3S2_LOCK_WDT_RXEQ_DSBL_BMSK                                0x40
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_G3S2_LOCK_WDT_RXEQ_DSBL_SHFT                                   6
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_LOCK_KEEP_VAL_BMSK                                          0x30
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_LOCK_KEEP_VAL_SHFT                                             4
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_G3S2_ALGNOS_BET_DSBL_BMSK                                    0x8
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_G3S2_ALGNOS_BET_DSBL_SHFT                                      3
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_G3S2_BET_MODE_BMSK                                           0x4
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_G3S2_BET_MODE_SHFT                                             2
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_LOCK_COUNT_VAL_H_BMSK                                        0x3
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG4_LOCK_COUNT_VAL_H_SHFT                                          0

#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_ADDR                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xd4)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_OFFS                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xd4)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_RMSK                                                        0x3f
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_ADDR)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_ADDR, m)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_ADDR,v)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_ADDR,m,v,HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_IN)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_G12S1_LOCK_WDT_VAL_BMSK                                     0x3f
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG5_G12S1_LOCK_WDT_VAL_SHFT                                        0

#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_ADDR                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xd8)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_OFFS                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xd8)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_RMSK                                                        0x13
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_ADDR)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_ADDR, m)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_ADDR,v)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_ADDR,m,v,HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_IN)
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_G3S2_BEC_EN_BMSK                                            0x10
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_G3S2_BEC_EN_SHFT                                               4
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_G2S1_LOCK_WDT_EN_BMSK                                        0x2
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_G2S1_LOCK_WDT_EN_SHFT                                          1
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_G1_LOCK_WDT_EN_BMSK                                          0x1
#define HWIO_PCIE3_PCS_COM_LOCK_DETECT_CONFIG6_G1_LOCK_WDT_EN_SHFT                                            0

#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_ADDR                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xdc)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_OFFS                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xdc)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_RMSK                                                         0x3f
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_IN)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_BMSK                         0x20
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_EN_SHFT                            5
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_BMSK                       0x10
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_BIAS_SETTLE_TIMER_MODE_SHFT                          4
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_BMSK                                      0xc
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_L1SS_SHFT                                        2
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_BMSK                                      0x3
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG1_REFGEN_REQ_USE_P2U3_SHFT                                        0

#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_ADDR                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xe0)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_OFFS                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xe0)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_RMSK                                                         0xff
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_IN)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_BMSK                         0xff
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG2_REFGEN_REQ_BIAS_SETTLE_TIMER_M1_SHFT                            0

#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_ADDR                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xe4)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_OFFS                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xe4)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_RMSK                                                         0xff
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_IN)
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_BMSK                         0xff
#define HWIO_PCIE3_PCS_COM_REFGEN_REQ_CONFIG3_REFGEN_REQ_BIAS_SETTLE_TIMER_M2_SHFT                            0

#define HWIO_PCIE3_PCS_COM_BIST_CTRL_ADDR                                                            (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xe8)
#define HWIO_PCIE3_PCS_COM_BIST_CTRL_OFFS                                                            (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xe8)
#define HWIO_PCIE3_PCS_COM_BIST_CTRL_RMSK                                                                   0x3
#define HWIO_PCIE3_PCS_COM_BIST_CTRL_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_BIST_CTRL_ADDR)
#define HWIO_PCIE3_PCS_COM_BIST_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_BIST_CTRL_ADDR, m)
#define HWIO_PCIE3_PCS_COM_BIST_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_BIST_CTRL_ADDR,v)
#define HWIO_PCIE3_PCS_COM_BIST_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_BIST_CTRL_ADDR,m,v,HWIO_PCIE3_PCS_COM_BIST_CTRL_IN)
#define HWIO_PCIE3_PCS_COM_BIST_CTRL_BIST_TX_EN_ALL_BMSK                                                    0x2
#define HWIO_PCIE3_PCS_COM_BIST_CTRL_BIST_TX_EN_ALL_SHFT                                                      1
#define HWIO_PCIE3_PCS_COM_BIST_CTRL_BIST_TXRX_EN_ALL_BMSK                                                  0x1
#define HWIO_PCIE3_PCS_COM_BIST_CTRL_BIST_TXRX_EN_ALL_SHFT                                                    0

#define HWIO_PCIE3_PCS_COM_PRBS_POLY0_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xec)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY0_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xec)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY0_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_PRBS_POLY0_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PRBS_POLY0_ADDR)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY0_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PRBS_POLY0_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY0_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_PRBS_POLY0_ADDR,v)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_PRBS_POLY0_ADDR,m,v,HWIO_PCIE3_PCS_COM_PRBS_POLY0_IN)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY0_PRBS_POLY0_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_PRBS_POLY0_PRBS_POLY0_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_PRBS_POLY1_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xf0)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY1_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xf0)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY1_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_PRBS_POLY1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PRBS_POLY1_ADDR)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PRBS_POLY1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_PRBS_POLY1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_PRBS_POLY1_ADDR,m,v,HWIO_PCIE3_PCS_COM_PRBS_POLY1_IN)
#define HWIO_PCIE3_PCS_COM_PRBS_POLY1_PRBS_POLY1_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_PRBS_POLY1_PRBS_POLY1_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT0_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xf4)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT0_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xf4)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT0_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT0_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT0_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT0_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT0_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT0_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT0_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT0_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT0_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT0_FIXED_PAT0_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT0_FIXED_PAT0_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT1_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xf8)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT1_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xf8)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT1_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT1_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT1_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT1_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT1_FIXED_PAT1_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT1_FIXED_PAT1_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT2_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0xfc)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT2_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0xfc)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT2_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT2_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT2_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT2_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT2_FIXED_PAT2_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT2_FIXED_PAT2_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT3_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x100)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT3_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x100)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT3_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT3_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT3_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT3_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT3_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT3_FIXED_PAT3_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT3_FIXED_PAT3_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT4_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x104)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT4_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x104)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT4_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT4_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT4_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT4_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT4_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT4_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT4_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT4_FIXED_PAT4_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT4_FIXED_PAT4_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT5_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x108)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT5_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x108)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT5_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT5_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT5_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT5_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT5_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT5_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT5_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT5_FIXED_PAT5_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT5_FIXED_PAT5_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT6_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x10c)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT6_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x10c)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT6_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT6_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT6_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT6_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT6_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT6_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT6_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT6_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT6_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT6_FIXED_PAT6_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT6_FIXED_PAT6_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT7_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x110)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT7_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x110)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT7_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT7_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT7_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT7_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT7_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT7_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT7_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT7_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT7_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT7_FIXED_PAT7_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT7_FIXED_PAT7_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT8_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x114)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT8_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x114)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT8_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT8_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT8_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT8_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT8_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT8_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT8_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT8_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT8_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT8_FIXED_PAT8_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT8_FIXED_PAT8_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT9_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x118)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT9_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x118)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT9_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT9_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT9_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT9_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT9_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT9_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT9_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT9_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT9_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT9_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT9_FIXED_PAT9_BMSK                                                      0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT9_FIXED_PAT9_SHFT                                                         0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT10_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x11c)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT10_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x11c)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT10_RMSK                                                                0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT10_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT10_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT10_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT10_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT10_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT10_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT10_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT10_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT10_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT10_FIXED_PAT10_BMSK                                                    0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT10_FIXED_PAT10_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT11_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x120)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT11_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x120)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT11_RMSK                                                                0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT11_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT11_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT11_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT11_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT11_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT11_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT11_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT11_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT11_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT11_FIXED_PAT11_BMSK                                                    0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT11_FIXED_PAT11_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT12_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x124)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT12_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x124)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT12_RMSK                                                                0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT12_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT12_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT12_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT12_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT12_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT12_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT12_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT12_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT12_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT12_FIXED_PAT12_BMSK                                                    0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT12_FIXED_PAT12_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT13_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x128)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT13_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x128)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT13_RMSK                                                                0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT13_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT13_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT13_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT13_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT13_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT13_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT13_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT13_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT13_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT13_FIXED_PAT13_BMSK                                                    0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT13_FIXED_PAT13_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT14_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x12c)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT14_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x12c)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT14_RMSK                                                                0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT14_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT14_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT14_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT14_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT14_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT14_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT14_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT14_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT14_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT14_FIXED_PAT14_BMSK                                                    0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT14_FIXED_PAT14_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_FIXED_PAT15_ADDR                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x130)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT15_OFFS                                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x130)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT15_RMSK                                                                0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT15_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT15_ADDR)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT15_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_FIXED_PAT15_ADDR, m)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT15_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_FIXED_PAT15_ADDR,v)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT15_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_FIXED_PAT15_ADDR,m,v,HWIO_PCIE3_PCS_COM_FIXED_PAT15_IN)
#define HWIO_PCIE3_PCS_COM_FIXED_PAT15_FIXED_PAT15_BMSK                                                    0xff
#define HWIO_PCIE3_PCS_COM_FIXED_PAT15_FIXED_PAT15_SHFT                                                       0

#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_ADDR                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x134)
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_OFFS                                                         (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x134)
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_RMSK                                                               0xf7
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_ADDR)
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_ADDR, m)
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_ADDR,v)
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_ADDR,m,v,HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_IN)
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_HIGH_TH_BMSK                                      0xc0
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_HIGH_TH_SHFT                                         6
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_LOW_TSU_BMSK                                      0x30
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_G3S2_TX_LVL_UPDT_LOW_TSU_SHFT                                         4
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_G3S2_TXSWING_SEL_BMSK                                               0x4
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_G3S2_TXSWING_SEL_SHFT                                                 2
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_G3S2_TXSWING_SOURCE_BMSK                                            0x2
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_G3S2_TXSWING_SOURCE_SHFT                                              1
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_TXMGN_UPDATE_BMSK                                                   0x1
#define HWIO_PCIE3_PCS_COM_TXMGN_CONFIG_TXMGN_UPDATE_SHFT                                                     0

#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x138)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x138)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RMSK                                                             0x7f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_G12S1_TX_IDLE_LVL_V0_BMSK                                        0x60
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_G12S1_TX_IDLE_LVL_V0_SHFT                                           5
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_G12S1_TXMGN_V0_BMSK                                              0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_G12S1_TXMGN_V0_SHFT                                                 0

#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x13c)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x13c)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RMSK                                                             0x7f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_G12S1_TX_IDLE_LVL_V1_BMSK                                        0x60
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_G12S1_TX_IDLE_LVL_V1_SHFT                                           5
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_G12S1_TXMGN_V1_BMSK                                              0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_G12S1_TXMGN_V1_SHFT                                                 0

#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x140)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x140)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RMSK                                                             0x7f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_G12S1_TX_IDLE_LVL_V2_BMSK                                        0x60
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_G12S1_TX_IDLE_LVL_V2_SHFT                                           5
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_G12S1_TXMGN_V2_BMSK                                              0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_G12S1_TXMGN_V2_SHFT                                                 0

#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x144)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x144)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RMSK                                                             0x7f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_G12S1_TX_IDLE_LVL_V3_BMSK                                        0x60
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_G12S1_TX_IDLE_LVL_V3_SHFT                                           5
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_G12S1_TXMGN_V3_BMSK                                              0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_G12S1_TXMGN_V3_SHFT                                                 0

#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x148)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x148)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RMSK                                                             0x7f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_G12S1_TX_IDLE_LVL_V4_BMSK                                        0x60
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_G12S1_TX_IDLE_LVL_V4_SHFT                                           5
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_G12S1_TXMGN_V4_BMSK                                              0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_G12S1_TXMGN_V4_SHFT                                                 0

#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_ADDR                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x14c)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_OFFS                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x14c)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_RMSK                                                          0x7f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_G12S1_TX_IDLE_LVL_V0_RS_BMSK                                  0x60
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_G12S1_TX_IDLE_LVL_V0_RS_SHFT                                     5
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_G12S1_TXMGN_V0_RS_BMSK                                        0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V0_RS_G12S1_TXMGN_V0_RS_SHFT                                           0

#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_ADDR                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x150)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_OFFS                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x150)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_RMSK                                                          0x7f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_G12S1_TX_IDLE_LVL_V1_RS_BMSK                                  0x60
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_G12S1_TX_IDLE_LVL_V1_RS_SHFT                                     5
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_G12S1_TXMGN_V1_RS_BMSK                                        0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V1_RS_G12S1_TXMGN_V1_RS_SHFT                                           0

#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_ADDR                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x154)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_OFFS                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x154)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_RMSK                                                          0x7f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_G12S1_TX_IDLE_LVL_V2_RS_BMSK                                  0x60
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_G12S1_TX_IDLE_LVL_V2_RS_SHFT                                     5
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_G12S1_TXMGN_V2_RS_BMSK                                        0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V2_RS_G12S1_TXMGN_V2_RS_SHFT                                           0

#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_ADDR                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x158)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_OFFS                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x158)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_RMSK                                                          0x7f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_G12S1_TX_IDLE_LVL_V3_RS_BMSK                                  0x60
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_G12S1_TX_IDLE_LVL_V3_RS_SHFT                                     5
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_G12S1_TXMGN_V3_RS_BMSK                                        0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V3_RS_G12S1_TXMGN_V3_RS_SHFT                                           0

#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_ADDR                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x15c)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_OFFS                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x15c)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_RMSK                                                          0x7f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_G12S1_TX_IDLE_LVL_V4_RS_BMSK                                  0x60
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_G12S1_TX_IDLE_LVL_V4_RS_SHFT                                     5
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_G12S1_TXMGN_V4_RS_BMSK                                        0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXMGN_V4_RS_G12S1_TXMGN_V4_RS_SHFT                                           0

#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_ADDR                                                      (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x160)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_OFFS                                                      (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x160)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RMSK                                                            0x7f
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_ADDR)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_ADDR,m,v,HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_IN)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_G3S2_TX_IDLE_LVL_BMSK                                           0x60
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_G3S2_TX_IDLE_LVL_SHFT                                              5
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_G3S2_TXMGN_MAIN_BMSK                                            0x1f
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_G3S2_TXMGN_MAIN_SHFT                                               0

#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_ADDR                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x164)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_OFFS                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x164)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_RMSK                                                         0x7f
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_ADDR)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_ADDR,m,v,HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_IN)
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_G3S2_TX_IDLE_LVL_RS_BMSK                                     0x60
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_G3S2_TX_IDLE_LVL_RS_SHFT                                        5
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_G3S2_TXMGN_MAIN_RS_BMSK                                      0x1f
#define HWIO_PCIE3_PCS_COM_G3S2_TXMGN_MAIN_RS_G3S2_TXMGN_MAIN_RS_SHFT                                         0

#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_ADDR                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x168)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_OFFS                                                  (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x168)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_RMSK                                                        0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_G12S1_TXDEEMPH_M6DB_BMSK                                    0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M6DB_G12S1_TXDEEMPH_M6DB_SHFT                                       0

#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_ADDR                                                (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x16c)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_OFFS                                                (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x16c)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_RMSK                                                      0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_ADDR)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_ADDR,m,v,HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_IN)
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_G12S1_TXDEEMPH_M3P5DB_BMSK                                0x1f
#define HWIO_PCIE3_PCS_COM_G12S1_TXDEEMPH_M3P5DB_G12S1_TXDEEMPH_M3P5DB_SHFT                                   0

#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_ADDR                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x170)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_OFFS                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x170)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RMSK                                                              0x7f
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_ADDR)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_ADDR,m,v,HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_IN)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_G3S2_PRE_GAIN_BMSK                                                0x7f
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_G3S2_PRE_GAIN_SHFT                                                   0

#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x174)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x174)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RMSK                                                             0x7f
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_ADDR)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_ADDR,m,v,HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_IN)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_G3S2_POST_GAIN_BMSK                                              0x7f
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_G3S2_POST_GAIN_SHFT                                                 0

#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_ADDR                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x178)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_OFFS                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x178)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RMSK                                                       0xff
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_ADDR)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_ADDR,m,v,HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_IN)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_G3S2_POST_OFFSET_BMSK                                      0xf0
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_G3S2_POST_OFFSET_SHFT                                         4
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_G3S2_PRE_OFFSET_BMSK                                        0xf
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_G3S2_PRE_OFFSET_SHFT                                          0

#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_ADDR                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x17c)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_OFFS                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x17c)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_RMSK                                                           0x7f
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_ADDR)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_ADDR,m,v,HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_IN)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_G3S2_PRE_GAIN_RS_BMSK                                          0x7f
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_GAIN_RS_G3S2_PRE_GAIN_RS_SHFT                                             0

#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_ADDR                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x180)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_OFFS                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x180)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_RMSK                                                          0x7f
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_ADDR)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_ADDR,m,v,HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_IN)
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_G3S2_POST_GAIN_RS_BMSK                                        0x7f
#define HWIO_PCIE3_PCS_COM_G3S2_POST_GAIN_RS_G3S2_POST_GAIN_RS_SHFT                                           0

#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_ADDR                                              (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x184)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_OFFS                                              (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x184)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_RMSK                                                    0xff
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_ADDR)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_ADDR, m)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_ADDR,v)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_ADDR,m,v,HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_IN)
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_G3S2_POST_OFFSET_RS_BMSK                                0xf0
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_G3S2_POST_OFFSET_RS_SHFT                                   4
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_G3S2_PRE_OFFSET_RS_BMSK                                  0xf
#define HWIO_PCIE3_PCS_COM_G3S2_PRE_POST_OFFSET_RS_G3S2_PRE_OFFSET_RS_SHFT                                    0

#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_ADDR                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x188)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_OFFS                                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x188)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_RMSK                                                              0xff
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_ADDR)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_ADDR, m)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_ADDR,v)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_ADDR,m,v,HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_IN)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_BMSK                                             0xf0
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_RX_SIGDET_LVL_LP_SHFT                                                4
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_BMSK                                          0xf
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_LVL_RX_SIGDET_LVL_NORMAL_SHFT                                            0

#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_ADDR                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x18c)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_OFFS                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x18c)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_RMSK                                                       0xff
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_ADDR)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_ADDR, m)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_ADDR,v)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_ADDR,m,v,HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_IN)
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_SIGDET_MASK_TIME_BMSK                                      0xf0
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_SIGDET_MASK_TIME_SHFT                                         4
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_BMSK                               0xf
#define HWIO_PCIE3_PCS_COM_RX_SIGDET_DTCT_CNTRL_RX_SIGDET_HIGH_COUNT_VAL_SHFT                                 0

#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_ADDR                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x190)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_OFFS                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x190)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_RMSK                                                       0xff
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_ADDR)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_ADDR, m)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_ADDR,v)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_ADDR,m,v,HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_IN)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_BMSK                                  0xff
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_L_RCVR_DTCT_DLY_P1U2_L_SHFT                                     0

#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_ADDR                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x194)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_OFFS                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x194)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_RMSK                                                        0xf
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_ADDR)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_ADDR, m)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_ADDR,v)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_ADDR,m,v,HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_IN)
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_BMSK                                   0xf
#define HWIO_PCIE3_PCS_COM_RCVR_DTCT_DLY_P1U2_H_RCVR_DTCT_DLY_P1U2_H_SHFT                                     0

#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_ADDR                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x198)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_OFFS                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x198)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_RMSK                                                           0x3f
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_ADDR)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_ADDR,m,v,HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_IN)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_RATE1_SLEW_CNTRL_BMSK                                          0x38
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_RATE1_SLEW_CNTRL_SHFT                                             3
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_RATE0_SLEW_CNTRL_BMSK                                           0x7
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL1_RATE0_SLEW_CNTRL_SHFT                                             0

#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_ADDR                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x19c)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_OFFS                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x19c)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_RMSK                                                            0x7
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_ADDR)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_ADDR,m,v,HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_IN)
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_RATE2_SLEW_CNTRL_BMSK                                           0x7
#define HWIO_PCIE3_PCS_COM_RATE_SLEW_CNTRL2_RATE2_SLEW_CNTRL_SHFT                                             0

#define HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1a0)
#define HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_OFFS                                          (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1a0)
#define HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_RMSK                                                0xff
#define HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR)
#define HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,v)
#define HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_ADDR,m,v,HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_IN)
#define HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_BMSK                    0xff
#define HWIO_PCIE3_PCS_COM_PWRUP_RESET_DLY_TIME_AUXCLK_PWRUP_RESET_DLY_TIME_AUXCLK_SHFT                       0

#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1a4)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OFFS                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1a4)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_RMSK                                              0xff
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR, m)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR,v)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_ADDR,m,v,HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_IN)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_BMSK                0xff
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_P2U3_WAKEUP_DLY_TIME_AUXCLK_L_SHFT                   0

#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1a8)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OFFS                                        (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1a8)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_RMSK                                              0x1f
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR, m)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR,v)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_ADDR,m,v,HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_IN)
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_BMSK                0x1f
#define HWIO_PCIE3_PCS_COM_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_P2U3_WAKEUP_DLY_TIME_AUXCLK_H_SHFT                   0

#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_ADDR                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1ac)
#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_OFFS                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1ac)
#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_ADDR)
#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_ADDR, m)
#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_ADDR,v)
#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_ADDR,m,v,HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_IN)
#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_ACTIVE_TSYNC_TIME_BMSK                                         0xf0
#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_ACTIVE_TSYNC_TIME_SHFT                                            4
#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_BMSK                                          0xf
#define HWIO_PCIE3_PCS_COM_TSYNC_RSYNC_TIME_ACTIVE_RSYNC_TIME_SHFT                                            0

#define HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1b0)
#define HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1b0)
#define HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_RMSK                                                              0xf
#define HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_ADDR)
#define HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_ADDR, m)
#define HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_ADDR,v)
#define HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_ADDR,m,v,HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_IN)
#define HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_ACTIVE_CDR_RESET_TIME_BMSK                                        0xf
#define HWIO_PCIE3_PCS_COM_CDR_RESET_TIME_ACTIVE_CDR_RESET_TIME_SHFT                                          0

#define HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_ADDR                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1b4)
#define HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_OFFS                                                       (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1b4)
#define HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_RMSK                                                              0xf
#define HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_ADDR)
#define HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_ADDR, m)
#define HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_ADDR,v)
#define HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_ADDR,m,v,HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_IN)
#define HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_TSYNC_DLY_TIME_BMSK                                               0xf
#define HWIO_PCIE3_PCS_COM_TSYNC_DLY_TIME_TSYNC_DLY_TIME_SHFT                                                 0

#define HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_ADDR                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1b8)
#define HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_OFFS                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1b8)
#define HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_RMSK                                                            0x3
#define HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_ADDR)
#define HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_ADDR, m)
#define HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_ADDR,v)
#define HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_ADDR,m,v,HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_IN)
#define HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_BMSK                                           0x3
#define HWIO_PCIE3_PCS_COM_ELECIDLE_DLY_SEL_ELECIDLE_DLY_SEL_SHFT                                             0

#define HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_ADDR                                                      (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1bc)
#define HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_OFFS                                                      (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1bc)
#define HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_RMSK                                                             0x3
#define HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_ADDR)
#define HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_ADDR, m)
#define HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_ADDR,v)
#define HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_ADDR,m,v,HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_IN)
#define HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_BMSK                                             0x3
#define HWIO_PCIE3_PCS_COM_CMN_ACK_OUT_SEL_CMN_ACK_OUT_SEL_SHFT                                               0

#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_ADDR                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1c0)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_OFFS                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1c0)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_RMSK                                                       0xff
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_IN)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_G3S2_ALIGN_HOLDOFF_TIME_L_BMSK                             0xff
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG1_G3S2_ALIGN_HOLDOFF_TIME_L_SHFT                                0

#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_ADDR                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1c4)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_OFFS                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1c4)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_RMSK                                                       0xff
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_IN)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_G3S2_ALIGN_HOLDOFF_TIME_H_BMSK                             0xff
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG2_G3S2_ALIGN_HOLDOFF_TIME_H_SHFT                                0

#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_ADDR                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1c8)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_OFFS                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1c8)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_RMSK                                                       0xff
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_IN)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_G3S2_EIEOS_DTCT_VAL_BMSK                                   0xf0
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_G3S2_EIEOS_DTCT_VAL_SHFT                                      4
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_G3S2_DROP_VLD_ON_UNALIGNED_EIEOS_EN_BMSK                    0x8
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_G3S2_DROP_VLD_ON_UNALIGNED_EIEOS_EN_SHFT                      3
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_G3S2_KEEP_VLD_IN_LPBK_EN_BMSK                               0x4
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_G3S2_KEEP_VLD_IN_LPBK_EN_SHFT                                 2
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_G3S2_LOCK_WDT_COUNT_INCR_BMSK                               0x3
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG3_G3S2_LOCK_WDT_COUNT_INCR_SHFT                                 0

#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_ADDR                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1cc)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_OFFS                                                 (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1cc)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_RMSK                                                       0xff
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_ADDR)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_ADDR, m)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_ADDR,v)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_ADDR,m,v,HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_IN)
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_VAL_BMSK                                     0xf0
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_VAL_SHFT                                        4
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_EN_BMSK                                       0x8
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_LOCK_WDT_EN_SHFT                                         3
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_BLK_ALIGN_CTRL_EN_BMSK                                 0x4
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_BLK_ALIGN_CTRL_EN_SHFT                                   2
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN2_BMSK                         0x2
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN2_SHFT                           1
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN1_BMSK                         0x1
#define HWIO_PCIE3_PCS_COM_ALIGN_DETECT_CONFIG4_G3S2_DROP_VLD_ON_INVLD_HDR_EN1_SHFT                           0

#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_ADDR                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1d0)
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_OFFS                                                     (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1d0)
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_ADDR)
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_ADDR, m)
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_ADDR,v)
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_ADDR,m,v,HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_IN)
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_RDATA_VLD_CFG_BMSK                                             0x80
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_RDATA_VLD_CFG_SHFT                                                7
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G3S2_EBUF_DEPTH_SEL_BMSK                                       0x40
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G3S2_EBUF_DEPTH_SEL_SHFT                                          6
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G2S1_EBUF_DEPTH_SEL_BMSK                                       0x20
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G2S1_EBUF_DEPTH_SEL_SHFT                                          5
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G1_EBUF_DEPTH_SEL_BMSK                                         0x10
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G1_EBUF_DEPTH_SEL_SHFT                                            4
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G3S2_PINF_RTB_DEPTH_SEL_BMSK                                    0x8
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G3S2_PINF_RTB_DEPTH_SEL_SHFT                                      3
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G12S1_PINF_RTB_DEPTH_SEL_BMSK                                   0x4
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G12S1_PINF_RTB_DEPTH_SEL_SHFT                                     2
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G3S2_TX_RTB_DEPTH_SEL_BMSK                                      0x2
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G3S2_TX_RTB_DEPTH_SEL_SHFT                                        1
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G12S1_TX_RTB_DEPTH_SEL_BMSK                                     0x1
#define HWIO_PCIE3_PCS_COM_PCS_TX_RX_CONFIG_G12S1_TX_RTB_DEPTH_SEL_SHFT                                       0

#define HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_ADDR                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1d4)
#define HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_OFFS                                                   (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1d4)
#define HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_RMSK                                                          0xf
#define HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_ADDR)
#define HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_ADDR, m)
#define HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_ADDR,v)
#define HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_ADDR,m,v,HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_IN)
#define HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_BMSK                                    0xf
#define HWIO_PCIE3_PCS_COM_RX_IDLE_DTCT_CNTRL_RX_IDLE_LOW_COUNT_VAL_SHFT                                      0

#define HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_ADDR                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1d8)
#define HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_OFFS                                                    (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1d8)
#define HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_RMSK                                                           0x1
#define HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_ADDR)
#define HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_ADDR, m)
#define HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_ADDR,v)
#define HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_ADDR,m,v,HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_IN)
#define HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_RX_DCC_CAL_DSBL_BMSK                                           0x1
#define HWIO_PCIE3_PCS_COM_RX_DCC_CAL_CONFIG_RX_DCC_CAL_DSBL_SHFT                                             0

#define HWIO_PCIE3_PCS_COM_EQ_CONFIG1_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1dc)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG1_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1dc)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG1_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_EQ_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_EQ_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_EQ_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_EQ_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_COM_EQ_CONFIG1_IN)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG1_G3S2_CTLE_TRAIN_TIME_BMSK                                            0xff
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG1_G3S2_CTLE_TRAIN_TIME_SHFT                                               0

#define HWIO_PCIE3_PCS_COM_EQ_CONFIG2_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1e0)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG2_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1e0)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG2_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_EQ_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_EQ_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_EQ_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_EQ_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_COM_EQ_CONFIG2_IN)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG2_G3S2_VGA_TRAIN_TIME_BMSK                                             0xff
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG2_G3S2_VGA_TRAIN_TIME_SHFT                                                0

#define HWIO_PCIE3_PCS_COM_EQ_CONFIG3_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1e4)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG3_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1e4)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG3_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_EQ_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_EQ_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_EQ_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_EQ_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_COM_EQ_CONFIG3_IN)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG3_G3S2_DFE_TRACK_ON_TIME_BMSK                                          0xff
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG3_G3S2_DFE_TRACK_ON_TIME_SHFT                                             0

#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1e8)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1e8)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_RMSK                                                                 0x7f
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_EQ_CONFIG4_ADDR)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_EQ_CONFIG4_ADDR, m)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_EQ_CONFIG4_ADDR,v)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_EQ_CONFIG4_ADDR,m,v,HWIO_PCIE3_PCS_COM_EQ_CONFIG4_IN)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_G3S2_SEQ_TRACKING_EN_BMSK                                            0x40
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_G3S2_SEQ_TRACKING_EN_SHFT                                               6
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_G3S2_DFE_TRACK_FAST_EN_BMSK                                          0x20
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_G3S2_DFE_TRACK_FAST_EN_SHFT                                             5
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_G3S2_DFE_TRACKING_MODE_BMSK                                          0x10
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_G3S2_DFE_TRACKING_MODE_SHFT                                             4
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_G3S2_DFE_REFRESH_TIME_BMSK                                            0xf
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG4_G3S2_DFE_REFRESH_TIME_SHFT                                              0

#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_ADDR                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE      + 0x1ec)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_OFFS                                                           (PCIE3_PCS_COM_PCS_COM_PCIE3_PCS_COM_REG_BASE_OFFS + 0x1ec)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_RMSK                                                                 0xff
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_IN                    \
                in_dword(HWIO_PCIE3_PCS_COM_EQ_CONFIG5_ADDR)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_COM_EQ_CONFIG5_ADDR, m)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_COM_EQ_CONFIG5_ADDR,v)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_COM_EQ_CONFIG5_ADDR,m,v,HWIO_PCIE3_PCS_COM_EQ_CONFIG5_IN)
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_SW_DFE_RESET_BMSK                                                    0x80
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_SW_DFE_RESET_SHFT                                                       7
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_RXEQ_RETRAIN_MODE_SEL_BMSK                                           0x40
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_RXEQ_RETRAIN_MODE_SEL_SHFT                                              6
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_G3S2_DFE_FREEZE_SEL_BMSK                                             0x20
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_G3S2_DFE_FREEZE_SEL_SHFT                                                5
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_G3S2_DFE_TAP2_ADAPT_EN_BMSK                                          0x10
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_G3S2_DFE_TAP2_ADAPT_EN_SHFT                                             4
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_SW_DFE_FREEZE_EN_MX_BMSK                                              0x8
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_SW_DFE_FREEZE_EN_MX_SHFT                                                3
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_SW_DFE_FREEZE_EN_BMSK                                                 0x4
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_SW_DFE_FREEZE_EN_SHFT                                                   2
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_G3S2_RXEQ_ADAPT_MODE_BMSK                                             0x3
#define HWIO_PCIE3_PCS_COM_EQ_CONFIG5_G3S2_RXEQ_ADAPT_MODE_SHFT                                               0

/*----------------------------------------------------------------------------
 * MODULE: PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE
 *--------------------------------------------------------------------------*/

#define PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE                                               (0x0)
#define PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_SIZE                                          0xf8
#define PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_USED                                          0xf4
#define PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS                                          0x00006600

#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_STATUS_ADDR                                                   (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x0)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_STATUS_OFFS                                                   (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_STATUS_RMSK                                                          0x1
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_STATUS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_STATUS_INT_AUX_CLK_STATUS_BMSK                                       0x1
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_STATUS_INT_AUX_CLK_STATUS_SHFT                                         0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_STATUS_ADDR                                                      (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x4)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_STATUS_OFFS                                                      (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x4)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_STATUS_RMSK                                                             0x1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_STATUS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_STATUS_OSC_DTCT_STATUS_BMSK                                             0x1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_STATUS_OSC_DTCT_STATUS_SHFT                                               0

#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x8)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x8)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_IN)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PCLKREQ_IGNORE_IN_P1_BMSK                                   0x80
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PCLKREQ_IGNORE_IN_P1_SHFT                                      7
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PCLK_ON_IN_P2_EN_BMSK                                       0x40
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PCLK_ON_IN_P2_EN_SHFT                                          6
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_P2_EN_BMSK                                        0x20
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_P2_EN_SHFT                                           5
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PCLK_ON_IN_L1SS_EN_BMSK                                     0x10
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PCLK_ON_IN_L1SS_EN_SHFT                                        4
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_L1P2_EN_BMSK                                       0x8
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_L1P2_EN_SHFT                                         3
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_BMSK                                       0x4
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_PLL_ON_IN_L1P1_EN_SHFT                                         2
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_BMSK                                   0x2
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_SYSCLK_OFF_IN_L1SS_EN_SHFT                                     1
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_BMSK                          0x1
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG1_RXELECIDLE_LOW_ON_L1SS_EXIT_EN_SHFT                            0

#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xc)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xc)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_RMSK                                                        0x1f
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_IN)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_L1SS_BY_POWERDOWN_EN_BMSK                                   0x10
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_L1SS_BY_POWERDOWN_EN_SHFT                                      4
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_PHYCLK_REQ_N_DRV_CFG_BMSK                                    0x8
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_PHYCLK_REQ_N_DRV_CFG_SHFT                                      3
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_PHYCLK_REQ_N_DRV_EN_BMSK                                     0x4
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_PHYCLK_REQ_N_DRV_EN_SHFT                                       2
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_DYNAMIC_UPCONFIG_TXCLK_EN_BMSK                               0x2
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_DYNAMIC_UPCONFIG_TXCLK_EN_SHFT                                 1
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_P2_CLKREQ_IN_N_GATING_EN_BMSK                                0x1
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG2_P2_CLKREQ_IN_N_GATING_EN_SHFT                                  0

#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x10)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x10)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_IN)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_EN_BMSK                                                0x80
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_EN_SHFT                                                   7
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_COUNT_INCR_BMSK                                        0x60
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_COUNT_INCR_SHFT                                           5
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_VAL_BMSK                                               0x1f
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG3_CMRT_VAL_SHFT                                                  0

#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x14)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x14)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_RMSK                                                         0xf
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_ADDR)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_IN)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_DYNAMIC_UPCONFIG_RX_CFG_BMSK                                 0x8
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_DYNAMIC_UPCONFIG_RX_CFG_SHFT                                   3
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_DYNAMIC_UPCONFIG_EN_BMSK                                     0x4
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_DYNAMIC_UPCONFIG_EN_SHFT                                       2
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_P0_TXELECIDLE_HIGH_LANE_OFF_EN_BMSK                          0x2
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_P0_TXELECIDLE_HIGH_LANE_OFF_EN_SHFT                            1
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_FORCE_OTHERS_INVLD_EN_BMSK                                   0x1
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG4_FORCE_OTHERS_INVLD_EN_SHFT                                     0

#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x18)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x18)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_RMSK                                                        0x3f
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_ADDR)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_IN)
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_L1P2_CODE_BMSK                                              0x30
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_L1P2_CODE_SHFT                                                 4
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_L1P1_CODE_BMSK                                               0xc
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_L1P1_CODE_SHFT                                                 2
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_L1P0_CODE_BMSK                                               0x3
#define HWIO_PCIE3_PCS_PCIE_POWER_STATE_CONFIG5_L1P0_CODE_SHFT                                                 0

#define HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x1c)
#define HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x1c)
#define HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_RMSK                                                            0x1
#define HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_IN)
#define HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_SRIS_EBUF_DEPTH_EN_BMSK                                         0x1
#define HWIO_PCIE3_PCS_PCIE_PCS_TX_RX_CONFIG_SRIS_EBUF_DEPTH_EN_SHFT                                           0

#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_ADDR                                                (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x20)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_OFFS                                                (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_RMSK                                                      0xf1
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_ADDR)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_IN)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_EPCLK_SWITCH_SETTLING_TIME_BMSK                           0xf0
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_EPCLK_SWITCH_SETTLING_TIME_SHFT                              4
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_BMSK                                      0x1
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_DRIVE_REFCLK_DRV_SW_EN_SHFT                                        0

#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_ADDR                                                (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x24)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_OFFS                                                (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x24)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_RMSK                                                      0x7f
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_ADDR)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_IN)
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_ALWAYS_ON_EN_BMSK                                   0x40
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_ALWAYS_ON_EN_SHFT                                      6
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_DLY_EN_BMSK                                      0x20
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_DLY_EN_SHFT                                         5
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_PRE_PLL_LOCK_EN_BMSK                             0x10
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_P2_PRE_PLL_LOCK_EN_SHFT                                4
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_DLY_EN_BMSK                                     0x8
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_DLY_EN_SHFT                                       3
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_PRE_PLL_LOCK_EN_BMSK                            0x4
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P2_PRE_PLL_LOCK_EN_SHFT                              2
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_DLY_EN_BMSK                                     0x2
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_DLY_EN_SHFT                                       1
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_PRE_PLL_LOCK_EN_BMSK                            0x1
#define HWIO_PCIE3_PCS_PCIE_ENDPOINT_REFCLK_CNTRL_EPCLK_L1P1_PRE_PLL_LOCK_EN_SHFT                              0

#define HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x28)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OFFS                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x28)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_RMSK                                              0xff
#define HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_IN)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_BMSK                0xff
#define HWIO_PCIE3_PCS_PCIE_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_EPCLK_PRE_PLL_LOCK_DLY_AUXCLK_SHFT                   0

#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_ADDR                                                (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x2c)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_OFFS                                                (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x2c)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_RMSK                                                      0xff
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_ADDR)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_IN)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_EPCLK_DLY_COUNT_VAL_7_0_BMSK                              0xff
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_L_EPCLK_DLY_COUNT_VAL_7_0_SHFT                                 0

#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_ADDR                                                (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x30)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_OFFS                                                (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x30)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_RMSK                                                       0xf
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_ADDR)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_IN)
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_EPCLK_DLY_COUNT_VAL_11_8_BMSK                              0xf
#define HWIO_PCIE3_PCS_PCIE_EPCLK_DLY_COUNT_VAL_H_EPCLK_DLY_COUNT_VAL_11_8_SHFT                                0

#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x34)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x34)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_RMSK                                                         0x7
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_ADDR)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_IN)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_EIOS_DTCT_CFG_BMSK                                           0x4
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_EIOS_DTCT_CFG_SHFT                                             2
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_EIOS_VLD_CFG_BMSK                                            0x2
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_EIOS_VLD_CFG_SHFT                                              1
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_RX_IDLE_DTCT_G1_EN_BMSK                                      0x1
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL1_RX_IDLE_DTCT_G1_EN_SHFT                                        0

#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x38)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x38)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_ADDR)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_IN)
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_TIME_BMSK                            0xf0
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_TIME_SHFT                               4
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_EN_BMSK                               0x8
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_EN_SHFT                                 3
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_CMRT_START_SEL_BMSK                                          0x4
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_CMRT_START_SEL_SHFT                                            2
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_G3_EIOS_DTCT_CFG_BMSK                                        0x2
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_G3_EIOS_DTCT_CFG_SHFT                                          1
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_EXTEND_EN_BMSK                        0x1
#define HWIO_PCIE3_PCS_PCIE_RX_IDLE_DTCT_CNTRL2_SIGDET_MASK_AFTER_EIOS_EXTEND_EN_SHFT                          0

#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_ADDR                                                         (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x3c)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_OFFS                                                         (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x3c)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_RMSK                                                                0xf
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_ADDR)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_IN)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_PRE_L1SS_MASK_SIGDET_EN_BMSK                                        0x8
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_PRE_L1SS_MASK_SIGDET_EN_SHFT                                          3
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_P2_MASK_DSBL_SIGDET_BMSK                                            0x4
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_P2_MASK_DSBL_SIGDET_SHFT                                              2
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_PRE_P2_MASK_SIGDET_EN_BMSK                                          0x2
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_PRE_P2_MASK_SIGDET_EN_SHFT                                            1
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_P2_MASK_SIGDET_EN_BMSK                                              0x1
#define HWIO_PCIE3_PCS_PCIE_SIGDET_CNTRL_P2_MASK_SIGDET_EN_SHFT                                                0

#define HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_ADDR                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x40)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_OFFS                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x40)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_RMSK                                                     0xff
#define HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_ADDR)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_IN)
#define HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_BMSK                              0xff
#define HWIO_PCIE3_PCS_PCIE_SIGDET_LOW_2_IDLE_TIME_SIGDET_LOW_2_IDLE_TIME_SHFT                                 0

#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_ADDR                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x44)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_OFFS                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x44)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_RMSK                                              0xff
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_ADDR)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_IN)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_BMSK                0xff
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_L1P1_WAKEUP_DLY_TIME_AUXCLK_L_SHFT                   0

#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_ADDR                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x48)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_OFFS                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x48)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_RMSK                                              0x3f
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_ADDR)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_IN)
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_BMSK                0x3f
#define HWIO_PCIE3_PCS_PCIE_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_L1P1_WAKEUP_DLY_TIME_AUXCLK_H_SHFT                   0

#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_ADDR                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x4c)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_OFFS                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x4c)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_RMSK                                              0xff
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_ADDR)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_IN)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_BMSK                0xff
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_L1P2_WAKEUP_DLY_TIME_AUXCLK_L_SHFT                   0

#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_ADDR                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x50)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_OFFS                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x50)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_RMSK                                              0x3f
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_ADDR)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_IN)
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_BMSK                0x3f
#define HWIO_PCIE3_PCS_PCIE_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_L1P2_WAKEUP_DLY_TIME_AUXCLK_H_SHFT                   0

#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x54)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x54)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_IN)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_MX_BMSK                                      0x80
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_MX_SHFT                                         7
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_BMSK                                         0x40
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_SW_AUX_CLK_REQ_SHFT                                            6
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_RSVD_BMSK                                                   0x20
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_RSVD_SHFT                                                      5
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_FLL_OFF_IN_P2_EN_BMSK                                  0x10
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_FLL_OFF_IN_P2_EN_SHFT                                     4
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_OP_BMSK                                 0x8
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_OP_SHFT                                   3
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_P2_BMSK                                 0x4
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_P2_SHFT                                   2
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_L1SS_BMSK                               0x2
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_USE_INT_AUX_CLK_L1SS_SHFT                                 1
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_INT_AUX_CLK_GEN_EN_BMSK                                 0x1
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG1_PCIE_INT_AUX_CLK_GEN_EN_SHFT                                   0

#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x58)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x58)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_IN)
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_LOW_FILTER_BMSK                            0xf0
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_LOW_FILTER_SHFT                               4
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_HIGH_FILTER_BMSK                            0xf
#define HWIO_PCIE3_PCS_PCIE_INT_AUX_CLK_CONFIG2_PCIE_INT_AUX_CLK_HIGH_FILTER_SHFT                              0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x5c)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x5c)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_RMSK                                                           0x7f
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_TEST_ANALOG_EN_BMSK                                   0x40
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_TEST_ANALOG_EN_SHFT                                      6
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_BMSK                              0x30
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_SHFT                                 4
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_BMSK                                   0xc
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_SHFT                                     2
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_MODE_BMSK                                              0x2
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_OSC_DTCT_MODE_SHFT                                                1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_RSVD2_BMSK                                                      0x1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG1_RSVD2_SHFT                                                        0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x60)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x60)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_OSC_DTCT_OSC_CLK_ANA_DIV_SEL_BMSK                              0xc0
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_OSC_DTCT_OSC_CLK_ANA_DIV_SEL_SHFT                                 6
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_BMSK                                  0x3f
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_SHFT                                     0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x64)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x64)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_OSC_DTCT_STARTUP_TIME_BMSK                                     0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG3_OSC_DTCT_STARTUP_TIME_SHFT                                        0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x68)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x68)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_7_0_BMSK                              0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_7_0_SHFT                                 0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x6c)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x6c)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_RMSK                                                           0x3f
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_BMSK                                0x3f
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_SHFT                                   0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x70)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x70)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_BMSK                                   0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_SHFT                                      0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x74)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x74)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_RMSK                                                            0x1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_8_8_BMSK                               0x1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_8_8_SHFT                                 0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_ADDR                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x78)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OFFS                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x78)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_RMSK                                                     0x3f
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_M2_BMSK                     0x30
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_OSC_CLK_DIG_DIV_SEL_M2_SHFT                        4
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_M2_BMSK                          0xc
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_FREQ_MATCH_MODE_M2_SHFT                            2
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_MODE_M2_BMSK                                     0x2
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_OSC_DTCT_MODE_M2_SHFT                                       1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_RSVD_BMSK                                                 0x1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG1_RSVD_SHFT                                                   0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_ADDR                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x7c)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_OFFS                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x7c)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_RMSK                                                     0x3f
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_M2_BMSK                         0x3f
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG2_OSC_DTCT_INT_CLK_DIV_SEL_M2_SHFT                            0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_ADDR                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x80)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_OFFS                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x80)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_RMSK                                                     0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_OSC_DTCT_STARTUP_TIME_M2_BMSK                            0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG3_OSC_DTCT_STARTUP_TIME_M2_SHFT                               0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_ADDR                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x84)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_OFFS                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x84)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_RMSK                                                     0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_M2_7_0_BMSK                     0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG4_OSC_DTCT_COUNT_MATCH_VAL_M2_7_0_SHFT                        0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_ADDR                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x88)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_OFFS                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x88)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_RMSK                                                     0x3f
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_M2_BMSK                       0x3f
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG5_OSC_DTCT_COUNT_MATCH_RANGE_M2_SHFT                          0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_ADDR                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x8c)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_OFFS                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x8c)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_RMSK                                                     0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_M2_BMSK                          0xff
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG6_OSC_DTCT_LOCK_EVAL_TIME_M2_SHFT                             0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_ADDR                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x90)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_OFFS                                               (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x90)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_RMSK                                                      0x1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_M2_8_8_BMSK                      0x1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_MODE2_CONFIG7_OSC_DTCT_COUNT_MATCH_VAL_M2_8_8_SHFT                        0

#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x94)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x94)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_RMSK                                                            0x3
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_IN)
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_CLR_OSC_DTCT_STATUS_BMSK                                        0x2
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_CLR_OSC_DTCT_STATUS_SHFT                                          1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_L1SS_EXIT_PLL_EN_WAIT_BMSK                                      0x1
#define HWIO_PCIE3_PCS_PCIE_OSC_DTCT_ACTIONS_L1SS_EXIT_PLL_EN_WAIT_SHFT                                        0

#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_ADDR                                                             (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x98)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_OFFS                                                             (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x98)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RMSK                                                                   0x1f
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_LOCAL_FS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_LOCAL_FS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_LOCAL_FS_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_LOCAL_FS_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_LOCAL_FS_IN)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_LOCAL_FS_BMSK                                                          0x1f
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_LOCAL_FS_SHFT                                                             0

#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_ADDR                                                             (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0x9c)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_OFFS                                                             (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0x9c)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_RMSK                                                                   0xff
#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_LOCAL_LF_ADDR)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_LOCAL_LF_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_LOCAL_LF_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_LOCAL_LF_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_LOCAL_LF_IN)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_LOCAL_LF_RS_BMSK                                                       0xf0
#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_LOCAL_LF_RS_SHFT                                                          4
#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_LOCAL_LF_BMSK                                                           0xf
#define HWIO_PCIE3_PCS_PCIE_LOCAL_LF_LOCAL_LF_SHFT                                                             0

#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_ADDR                                                          (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xa0)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_OFFS                                                          (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xa0)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_RMSK                                                                0x1f
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_IN)
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_LOCAL_FS_RS_BMSK                                                    0x1f
#define HWIO_PCIE3_PCS_PCIE_LOCAL_FS_RS_LOCAL_FS_RS_SHFT                                                       0

#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_ADDR                                                           (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xa4)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_OFFS                                                           (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xa4)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_RMSK                                                                 0x9f
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_IN)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_RSVD_BMSK                                                            0x80
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_RSVD_SHFT                                                               7
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_DFE_RESET_ON_ABORT_EN_BMSK                                           0x10
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_DFE_RESET_ON_ABORT_EN_SHFT                                              4
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_DFE_TRAIN_EN_OFF_SYNCH_EN_BMSK                                        0x8
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_DFE_TRAIN_EN_OFF_SYNCH_EN_SHFT                                          3
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_RXEQEVAL_MASK_EN_BMSK                                                 0x4
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_RXEQEVAL_MASK_EN_SHFT                                                   2
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_POST_INCDEC_MAP_BMSK                                                  0x2
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_POST_INCDEC_MAP_SHFT                                                    1
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_PRE_INCDEC_MAP_BMSK                                                   0x1
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG1_PRE_INCDEC_MAP_SHFT                                                     0

#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_ADDR                                                           (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xa8)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_OFFS                                                           (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xa8)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_RMSK                                                                  0xf
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_IN)
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_DFE_RESET_ON_RETRAIN_EN_BMSK                                          0x8
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_DFE_RESET_ON_RETRAIN_EN_SHFT                                            3
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_DFE_RESET_ON_PHASE3_START_EN_BMSK                                     0x4
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_DFE_RESET_ON_PHASE3_START_EN_SHFT                                       2
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_USE_RXEQINPHASE0123_BMSK                                              0x2
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_USE_RXEQINPHASE0123_SHFT                                                1
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_EARLY_TRAINING_EN_BMSK                                                0x1
#define HWIO_PCIE3_PCS_PCIE_EQ_CONFIG2_EARLY_TRAINING_EN_SHFT                                                  0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xac)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xac)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_PRESET_P1_PRE_BMSK                                             0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_PRESET_P1_PRE_SHFT                                                4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_PRESET_P0_PRE_BMSK                                              0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_PRE_PRESET_P0_PRE_SHFT                                                0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xb0)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xb0)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_PRESET_P3_PRE_BMSK                                             0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_PRESET_P3_PRE_SHFT                                                4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_PRESET_P2_PRE_BMSK                                              0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_PRE_PRESET_P2_PRE_SHFT                                                0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xb4)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xb4)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_PRESET_P5_PRE_BMSK                                             0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_PRESET_P5_PRE_SHFT                                                4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_PRESET_P4_PRE_BMSK                                              0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_PRESET_P4_PRE_SHFT                                                0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xb8)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xb8)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_PRESET_P7_PRE_BMSK                                             0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_PRESET_P7_PRE_SHFT                                                4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_PRESET_P6_PRE_BMSK                                              0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_PRE_PRESET_P6_PRE_SHFT                                                0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_ADDR                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xbc)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_OFFS                                                     (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xbc)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_RMSK                                                           0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_PRESET_P9_PRE_BMSK                                             0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_PRESET_P9_PRE_SHFT                                                4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_PRESET_P8_PRE_BMSK                                              0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_PRE_PRESET_P8_PRE_SHFT                                                0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_ADDR                                                       (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xc0)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_OFFS                                                       (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xc0)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_RMSK                                                             0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_PRESET_P10_PRE_RS_BMSK                                           0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_PRESET_P10_PRE_RS_SHFT                                              4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_PRESET_P10_PRE_BMSK                                               0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_PRE_PRESET_P10_PRE_SHFT                                                 0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xc4)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xc4)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_PRESET_P3_PRE_RS_BMSK                                       0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_PRESET_P3_PRE_RS_SHFT                                          4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_PRESET_P1_PRE_RS_BMSK                                        0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_PRE_RS_PRESET_P1_PRE_RS_SHFT                                          0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xc8)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xc8)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_PRESET_P5_PRE_RS_BMSK                                       0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_PRESET_P5_PRE_RS_SHFT                                          4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_PRESET_P4_PRE_RS_BMSK                                        0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_PRE_RS_PRESET_P4_PRE_RS_SHFT                                          0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_ADDR                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xcc)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_OFFS                                                  (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xcc)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_RMSK                                                        0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_PRESET_P9_PRE_RS_BMSK                                       0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_PRESET_P9_PRE_RS_SHFT                                          4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_PRESET_P6_PRE_RS_BMSK                                        0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_PRE_RS_PRESET_P6_PRE_RS_SHFT                                          0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_ADDR                                                    (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xd0)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_OFFS                                                    (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xd0)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_RMSK                                                          0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_PRESET_P1_POST_BMSK                                           0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_PRESET_P1_POST_SHFT                                              4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_PRESET_P0_POST_BMSK                                            0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P0_P1_POST_PRESET_P0_POST_SHFT                                              0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_ADDR                                                    (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xd4)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_OFFS                                                    (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xd4)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_RMSK                                                          0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_PRESET_P3_POST_BMSK                                           0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_PRESET_P3_POST_SHFT                                              4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_PRESET_P2_POST_BMSK                                            0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P2_P3_POST_PRESET_P2_POST_SHFT                                              0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_ADDR                                                    (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xd8)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_OFFS                                                    (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xd8)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RMSK                                                          0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_PRESET_P5_POST_BMSK                                           0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_PRESET_P5_POST_SHFT                                              4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_PRESET_P4_POST_BMSK                                            0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_PRESET_P4_POST_SHFT                                              0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_ADDR                                                    (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xdc)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_OFFS                                                    (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xdc)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_RMSK                                                          0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_PRESET_P7_POST_BMSK                                           0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_PRESET_P7_POST_SHFT                                              4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_PRESET_P6_POST_BMSK                                            0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P7_POST_PRESET_P6_POST_SHFT                                              0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_ADDR                                                    (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xe0)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_OFFS                                                    (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xe0)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_RMSK                                                          0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_PRESET_P9_POST_BMSK                                           0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_PRESET_P9_POST_SHFT                                              4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_PRESET_P8_POST_BMSK                                            0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P8_P9_POST_PRESET_P8_POST_SHFT                                              0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_ADDR                                                      (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xe4)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_OFFS                                                      (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xe4)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_RMSK                                                            0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_PRESET_P10_POST_RS_BMSK                                         0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_PRESET_P10_POST_RS_SHFT                                            4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_PRESET_P10_POST_BMSK                                             0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P10_POST_PRESET_P10_POST_SHFT                                               0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_ADDR                                                 (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xe8)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_OFFS                                                 (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xe8)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_RMSK                                                       0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_PRESET_P3_POST_RS_BMSK                                     0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_PRESET_P3_POST_RS_SHFT                                        4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_PRESET_P1_POST_RS_BMSK                                      0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P1_P3_POST_RS_PRESET_P1_POST_RS_SHFT                                        0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_ADDR                                                 (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xec)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_OFFS                                                 (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xec)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_RMSK                                                       0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_PRESET_P5_POST_RS_BMSK                                     0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_PRESET_P5_POST_RS_SHFT                                        4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_PRESET_P4_POST_RS_BMSK                                      0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P4_P5_POST_RS_PRESET_P4_POST_RS_SHFT                                        0

#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_ADDR                                                 (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xf0)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_OFFS                                                 (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xf0)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_RMSK                                                       0xff
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_ADDR)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_IN)
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_PRESET_P9_POST_RS_BMSK                                     0xf0
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_PRESET_P9_POST_RS_SHFT                                        4
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_PRESET_P6_POST_RS_BMSK                                      0xf
#define HWIO_PCIE3_PCS_PCIE_PRESET_P6_P9_POST_RS_PRESET_P6_POST_RS_SHFT                                        0

#define HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_ADDR                                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE      + 0xf4)
#define HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_OFFS                                                        (PCIE3_PCS_PCIE_PCS_PCIE_PCIE3_PCS_PCIE_REG_BASE_OFFS + 0xf4)
#define HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_RMSK                                                              0x3f
#define HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_IN                    \
                in_dword(HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_ADDR)
#define HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_ADDR, m)
#define HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_ADDR,v)
#define HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_ADDR,m,v,HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_IN)
#define HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_GEN3_RXEQEVAL_TIME_BMSK                                           0x3f
#define HWIO_PCIE3_PCS_PCIE_RXEQEVAL_TIME_GEN3_RXEQEVAL_TIME_SHFT                                              0

/*----------------------------------------------------------------------------
 * MODULE: PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN
 *--------------------------------------------------------------------------*/

#define PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE                    (0x0)
#define PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_SIZE               0x5c
#define PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_USED               0x58
#define PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS               0x00006800

#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS1_ADDR                                      (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x0)
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS1_OFFS                                      (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS1_RMSK                                             0x1
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS1_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS1_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS1_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS1_DEBUG_IRQ_BMSK                                   0x1
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS1_DEBUG_IRQ_SHFT                                     0

#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_ADDR                                      (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x4)
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_OFFS                                      (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x4)
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_RMSK                                             0xf
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_STR2_IRQ_BMSK                                    0x8
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_STR2_IRQ_SHFT                                      3
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_STR1_IRQ_BMSK                                    0x4
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_STR1_IRQ_SHFT                                      2
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_SIG2_IRQ_BMSK                                    0x2
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_SIG2_IRQ_SHFT                                      1
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_SIG1_IRQ_BMSK                                    0x1
#define HWIO_PCIE3_PCS_INTGEN_INTGEN_STATUS2_SIG1_IRQ_SHFT                                      0

#define HWIO_PCIE3_PCS_INTGEN_CONFIG1_ADDR                                             (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x8)
#define HWIO_PCIE3_PCS_INTGEN_CONFIG1_OFFS                                             (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x8)
#define HWIO_PCIE3_PCS_INTGEN_CONFIG1_RMSK                                                    0x1
#define HWIO_PCIE3_PCS_INTGEN_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_CONFIG1_IN)
#define HWIO_PCIE3_PCS_INTGEN_CONFIG1_INTGEN_GLOBAL_TRIGGER_EN_BMSK                           0x1
#define HWIO_PCIE3_PCS_INTGEN_CONFIG1_INTGEN_GLOBAL_TRIGGER_EN_SHFT                             0

#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0xc)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0xc)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_IN)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_BLOCK_EN_BMSK                          0x80
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_BLOCK_EN_SHFT                             7
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_INTERRUPT_CLR_SHFT                        6
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_COUNT_CLR_BMSK                         0x20
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_COUNT_CLR_SHFT                            5
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_ASYNC_MUX_BMSK                         0x10
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_ASYNC_MUX_SHFT                            4
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_INVERT_MUX_BMSK                         0x8
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_INVERT_MUX_SHFT                           3
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_TOGGLE_LEVEL_MUX_SHFT                     2
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_TOGGLES_PATTERN_BMSK                    0x3
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG1_SIG1_TOGGLES_PATTERN_SHFT                      0

#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x10)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x10)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_IN)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_SIG1_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG2_SIG1_ASYNC_PATTERN_SHFT                        0

#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x14)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x14)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_IN)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_SIG1_ASYNC_MASK_BMSK                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG3_SIG1_ASYNC_MASK_SHFT                           0

#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x18)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x18)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_IN)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_SIG1_ENTRY_MUX_BMSK                         0xc0
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_SIG1_ENTRY_MUX_SHFT                            6
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_SIG1_TOGGLES_MASK_BMSK                      0x30
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_SIG1_TOGGLES_MASK_SHFT                         4
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_SIG1_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG4_SIG1_INTERRUPT_MASK_SHFT                       0

#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x1c)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x1c)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_IN)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_SIG1_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK1_CONFIG5_SIG1_TOGGLE_LEVEL_COUNT_SHFT                   0

#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x20)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_IN)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_BLOCK_EN_BMSK                          0x80
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_BLOCK_EN_SHFT                             7
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_INTERRUPT_CLR_SHFT                        6
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_COUNT_CLR_BMSK                         0x20
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_COUNT_CLR_SHFT                            5
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_ASYNC_MUX_BMSK                         0x10
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_ASYNC_MUX_SHFT                            4
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_INVERT_MUX_BMSK                         0x8
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_INVERT_MUX_SHFT                           3
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_TOGGLE_LEVEL_MUX_SHFT                     2
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_TOGGLES_PATTERN_BMSK                    0x3
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG1_SIG2_TOGGLES_PATTERN_SHFT                      0

#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x24)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x24)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_IN)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_SIG2_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG2_SIG2_ASYNC_PATTERN_SHFT                        0

#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x28)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x28)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_IN)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_SIG2_ASYNC_MASK_BMSK                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG3_SIG2_ASYNC_MASK_SHFT                           0

#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x2c)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x2c)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_IN)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_SIG2_ENTRY_MUX_BMSK                         0xc0
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_SIG2_ENTRY_MUX_SHFT                            6
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_SIG2_TOGGLES_MASK_BMSK                      0x30
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_SIG2_TOGGLES_MASK_SHFT                         4
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_SIG2_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG4_SIG2_INTERRUPT_MASK_SHFT                       0

#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x30)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x30)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_IN)
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_SIG2_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_PCIE3_PCS_INTGEN_SIGNALBLK2_CONFIG5_SIG2_TOGGLE_LEVEL_COUNT_SHFT                   0

#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x34)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x34)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_RMSK                                        0xe4
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_IN)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_STR1_BLOCK_EN_BMSK                          0x80
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_STR1_BLOCK_EN_SHFT                             7
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_STR1_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_STR1_INTERRUPT_CLR_SHFT                        6
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_STR1_COUNT_CLR_BMSK                         0x20
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_STR1_COUNT_CLR_SHFT                            5
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_STR1_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG1_STR1_TOGGLE_LEVEL_MUX_SHFT                     2

#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x38)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x38)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_IN)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_STR1_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG2_STR1_ASYNC_PATTERN_SHFT                        0

#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x3c)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x3c)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_IN)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_STR1_ASYNC_MASK_BMSK                        0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG3_STR1_ASYNC_MASK_SHFT                           0

#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x40)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x40)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_RMSK                                        0x3f
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_IN)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_STR1_ENTRY_MUX_BMSK                         0x30
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_STR1_ENTRY_MUX_SHFT                            4
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_STR1_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG4_STR1_INTERRUPT_MASK_SHFT                       0

#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x44)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x44)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_IN)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_STR1_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK1_CONFIG5_STR1_TOGGLE_LEVEL_COUNT_SHFT                   0

#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x48)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x48)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_RMSK                                        0xe4
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_IN)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_STR2_BLOCK_EN_BMSK                          0x80
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_STR2_BLOCK_EN_SHFT                             7
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_STR2_INTERRUPT_CLR_BMSK                     0x40
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_STR2_INTERRUPT_CLR_SHFT                        6
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_STR2_COUNT_CLR_BMSK                         0x20
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_STR2_COUNT_CLR_SHFT                            5
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_STR2_TOGGLE_LEVEL_MUX_BMSK                   0x4
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG1_STR2_TOGGLE_LEVEL_MUX_SHFT                     2

#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x4c)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x4c)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_IN)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_STR2_ASYNC_PATTERN_BMSK                     0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG2_STR2_ASYNC_PATTERN_SHFT                        0

#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x50)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x50)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_IN)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_STR2_ASYNC_MASK_BMSK                        0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG3_STR2_ASYNC_MASK_SHFT                           0

#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x54)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x54)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_RMSK                                        0x3f
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_IN)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_STR2_ENTRY_MUX_BMSK                         0x30
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_STR2_ENTRY_MUX_SHFT                            4
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_STR2_INTERRUPT_MASK_BMSK                     0xf
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG4_STR2_INTERRUPT_MASK_SHFT                       0

#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_ADDR                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE      + 0x58)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_OFFS                                  (PCIE3_PCS_INTGEN_PCS_INTGEN_PCIE3_PCS_DEBUG_INTGEN_REG_BASE_OFFS + 0x58)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_RMSK                                        0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_IN                    \
                in_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_ADDR)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_ADDR, m)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_ADDR,v)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_ADDR,m,v,HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_IN)
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_STR2_TOGGLE_LEVEL_COUNT_BMSK                0xff
#define HWIO_PCIE3_PCS_INTGEN_STRINGBLK2_CONFIG5_STR2_TOGGLE_LEVEL_COUNT_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE
 *--------------------------------------------------------------------------*/

#define PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE                               (0x0)
#define PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_SIZE                          0x4c
#define PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_USED                          0x48
#define PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS                          0x00006a00

#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_ADDR                                           (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x0)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_OFFS                                           (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_RMSK                                                 0x1f
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_RX_SAMPLER_CAL_COMPLETED_BMSK                        0x10
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_RX_SAMPLER_CAL_COMPLETED_SHFT                           4
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_RX_SAMPLER_CAL_DONE_BMSK                              0x8
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_RX_SAMPLER_CAL_DONE_SHFT                                3
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_BMSK                       0x4
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_SHFT                         2
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_REC_DETECT_DONE_BMSK                                  0x2
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_REC_DETECT_DONE_SHFT                                    1
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_REC_DETECT_OUTCOME_BMSK                               0x1
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS1_REC_DETECT_OUTCOME_SHFT                                 0

#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_ADDR                                           (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x4)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_OFFS                                           (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x4)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_RMSK                                                 0x1f
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_INVLD_HDR_BMSK                                       0x10
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_INVLD_HDR_SHFT                                          4
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_DISPARITY_ERROR_BMSK                                  0x8
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_DISPARITY_ERROR_SHFT                                    3
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_BMSK                             0x4
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_SHFT                               2
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_BMSK                             0x2
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_SHFT                               1
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_DEC_ERR_BMSK                                          0x1
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_DEC_ERR_SHFT                                            0

#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_ADDR                                     (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x8)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_OFFS                                     (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x8)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_RMSK                                            0x1
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_IN)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_STATUS2_CLEAR_BMSK                              0x1
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS2_CLEAR_STATUS2_CLEAR_SHFT                                0

#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS3_ADDR                                           (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0xc)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS3_OFFS                                           (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0xc)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS3_RMSK                                                 0xff
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS3_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PCS_STATUS3_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PCS_STATUS3_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS3_DEC_ERR_CNT_BMSK                                     0xff
#define HWIO_PCIE3_PCS_LANE0_PCS_STATUS3_DEC_ERR_CNT_SHFT                                        0

#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_L_STATUS_ADDR                             (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x10)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_L_STATUS_OFFS                             (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x10)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                   0xff
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_L_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_L_STATUS_ADDR)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_L_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_L_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_BMSK                0xff
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_SHFT                   0

#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_H_STATUS_ADDR                             (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x14)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_H_STATUS_OFFS                             (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x14)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                   0xff
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_H_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_H_STATUS_ADDR)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_H_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_H_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_BMSK                0xff
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_SHFT                   0

#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_ADDR                                       (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x18)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_OFFS                                       (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x18)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_RMSK                                              0xf
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_ADDR)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_BMSK                          0x8
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_SHFT                            3
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_BMSK                        0x4
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_SHFT                          2
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_BMSK                      0x2
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_SHFT                        1
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_BIST_CHECK_DONE_BMSK                              0x1
#define HWIO_PCIE3_PCS_LANE0_BIST_CHK_STATUS_BIST_CHECK_DONE_SHFT                                0

#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_ADDR                                        (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x1c)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_OFFS                                        (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x1c)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_RMSK                                               0xf
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_IN)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_BMSK                               0x8
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_SHFT                                 3
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_BMSK                        0x4
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_SHFT                          2
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_SW_RXPOLARITY_BMSK                                 0x2
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_SW_RXPOLARITY_SHFT                                   1
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_SW_TXELECIDLE_BMSK                                 0x1
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL1_SW_TXELECIDLE_SHFT                                   0

#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_ADDR                                        (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x20)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_OFFS                                        (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_RMSK                                               0xf
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_IN)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_BMSK                            0x8
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_SHFT                              3
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_BMSK                            0x4
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_SHFT                              2
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_BMSK                              0x2
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_SHFT                                1
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_BMSK                              0x1
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_SHFT                                0

#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_ADDR                                       (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x24)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_OFFS                                       (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x24)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_RMSK                                             0xf3
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_IN)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_SW_LEFDC_PRE_BMSK                                0xc0
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_SW_LEFDC_PRE_SHFT                                   6
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_SW_LEFDC_POST_BMSK                               0x30
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_SW_LEFDC_POST_SHFT                                  4
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_SW_RXELECIDLE_BMSK                                0x2
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_SW_RXELECIDLE_SHFT                                  1
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_SW_PHYSTATUS_BMSK                                 0x1
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_SW_CTRL1_SW_PHYSTATUS_SHFT                                   0

#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_ADDR                                       (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x28)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_OFFS                                       (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x28)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_RMSK                                             0x53
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_IN)
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_SW_LEFDC_PRE_MX_BMSK                             0x40
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_SW_LEFDC_PRE_MX_SHFT                                6
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_SW_LEFDC_POST_MX_BMSK                            0x10
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_SW_LEFDC_POST_MX_SHFT                               4
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_BMSK                             0x2
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_SHFT                               1
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_BMSK                              0x1
#define HWIO_PCIE3_PCS_LANE0_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_SHFT                                0

#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_ADDR                                         (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x2c)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_OFFS                                         (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x2c)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_RMSK                                                0xf
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_ADDR)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_IN)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_BMSK                         0x8
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_SHFT                           3
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_BMSK                            0x4
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_SHFT                              2
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_FORCE_REC_DETECTED_BMSK                             0x2
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_FORCE_REC_DETECTED_SHFT                               1
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_FORCE_RX_SIGDET_BMSK                                0x1
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL1_FORCE_RX_SIGDET_SHFT                                  0

#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_ADDR                                             (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x30)
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_OFFS                                             (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x30)
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_RMSK                                                   0xf3
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_BIST_CTRL_ADDR)
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_BIST_CTRL_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_BIST_CTRL_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_BIST_CTRL_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_BIST_CTRL_IN)
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_BMSK                              0x80
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_SHFT                                 7
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_RX_ERR_EN_BMSK                                    0x40
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_RX_ERR_EN_SHFT                                       6
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_GEN_SHORT_PATTERN_BMSK                            0x20
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_GEN_SHORT_PATTERN_SHFT                               5
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_PAT_SEL_BMSK                                      0x10
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_PAT_SEL_SHFT                                         4
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_TX_EN_BMSK                                         0x2
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_TX_EN_SHFT                                           1
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_TXRX_EN_BMSK                                       0x1
#define HWIO_PCIE3_PCS_LANE0_BIST_CTRL_BIST_TXRX_EN_SHFT                                         0

#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_ADDR                                            (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x34)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_OFFS                                            (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x34)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_RMSK                                                  0xff
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_IN)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_PRBS_SEED0_BMSK                                       0xff
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED0_PRBS_SEED0_SHFT                                          0

#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_ADDR                                            (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x38)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_OFFS                                            (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x38)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_RMSK                                                  0xff
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_IN)
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_PRBS_SEED1_BMSK                                       0xff
#define HWIO_PCIE3_PCS_LANE0_PRBS_SEED1_PRBS_SEED1_SHFT                                          0

#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_ADDR                                        (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x3c)
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_OFFS                                        (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x3c)
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_RMSK                                              0xff
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_ADDR)
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_IN)
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_BMSK                           0xf0
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_SHFT                              4
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                                  0x8
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                    3
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                                  0x4
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                    2
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                                  0x2
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                    1
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                                  0x1
#define HWIO_PCIE3_PCS_LANE0_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                    0

#define HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_ADDR                                             (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x40)
#define HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_OFFS                                             (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x40)
#define HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_RMSK                                                    0x3
#define HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_ADDR)
#define HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_IN)
#define HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_DFE_TRACK_WAIT_TIME_BMSK                                0x3
#define HWIO_PCIE3_PCS_LANE0_EQ_CONFIG_DFE_TRACK_WAIT_TIME_SHFT                                  0

#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_ADDR                                         (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x44)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_OFFS                                         (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x44)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_RMSK                                               0x3f
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_ADDR)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_IN)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_BMSK                           0x3f
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_SHFT                              0

#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_ADDR                                         (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE      + 0x48)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_OFFS                                         (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x48)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_RMSK                                               0x3f
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_ADDR)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_IN)
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_BMSK                           0x3f
#define HWIO_PCIE3_PCS_LANE0_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_SHFT                              0

/*----------------------------------------------------------------------------
 * MODULE: PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE
 *--------------------------------------------------------------------------*/

#define PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE                                 (0x0)
#define PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_SIZE                            0x2c
#define PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_USED                            0x28
#define PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS                            0x00006c00

#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_ADDR                                     (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x0)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_OFFS                                     (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RMSK                                           0xff
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_IN)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_PRESET_OVERRIDE_POST_BMSK                      0xf0
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_PRESET_OVERRIDE_POST_SHFT                         4
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_PRESET_OVERRIDE_PRE_BMSK                        0xf
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_PRESET_OVERRIDE_PRE_SHFT                          0

#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_ADDR                                  (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x4)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_OFFS                                  (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x4)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_RMSK                                        0xff
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_IN)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_PRESET_OVERRIDE_POST_RS_BMSK                0xf0
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_PRESET_OVERRIDE_POST_RS_SHFT                   4
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_PRESET_OVERRIDE_PRE_RS_BMSK                  0xf
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_PRE_POST_RS_PRESET_OVERRIDE_PRE_RS_SHFT                    0

#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_ADDR                                           (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x8)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_OFFS                                           (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x8)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_RMSK                                                  0x1
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_IN)
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_PRESET_OVERRIDE_EN_BMSK                               0x1
#define HWIO_PCIE3_PCS_LANE0_PRESET_OVERRIDE_EN_PRESET_OVERRIDE_EN_SHFT                                 0

#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_ADDR                                                (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0xc)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_OFFS                                                (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0xc)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_RMSK                                                      0xff
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_IN)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_PRESET_DSBL_L_BMSK                                        0xff
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_L_PRESET_DSBL_L_SHFT                                           0

#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_ADDR                                                (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x10)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_OFFS                                                (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x10)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_RMSK                                                       0x7
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_IN)
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_PRESET_DSBL_H_BMSK                                         0x7
#define HWIO_PCIE3_PCS_LANE0_PRESET_DSBL_H_PRESET_DSBL_H_SHFT                                           0

#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_ADDR                                              (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x14)
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_OFFS                                              (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x14)
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_RMSK                                                     0xf
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_ADDR)
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_IN)
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_TXEIDLE_ONLY_BMSK                      0x8
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_TXEIDLE_ONLY_SHFT                        3
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_TXEIDLE_ONLY_BMSK                      0x4
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_TXEIDLE_ONLY_SHFT                        2
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_BMSK                                   0x2
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_SHFT                                     1
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_BMSK                                   0x1
#define HWIO_PCIE3_PCS_LANE0_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_SHFT                                     0

#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_ADDR                                            (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x18)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_OFFS                                            (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x18)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_RMSK                                                  0xff
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_IN)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_LGC_EN_BMSK                                 0x80
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_LGC_EN_SHFT                                    7
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_MODE_BMSK                                   0x40
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_MODE_SHFT                                      6
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_EVAL_NUM_BMSK                               0x3f
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG1_RXEQ_DONE_EVAL_NUM_SHFT                                  0

#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_ADDR                                            (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x1c)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_OFFS                                            (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x1c)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_RMSK                                                  0x77
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_IN)
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_RXEQ_DONE_POST_DC_NUM_BMSK                            0x70
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_RXEQ_DONE_POST_DC_NUM_SHFT                               4
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_RXEQ_DONE_PRE_DC_NUM_BMSK                              0x7
#define HWIO_PCIE3_PCS_LANE0_RXEQ_DONE_CONFIG2_RXEQ_DONE_PRE_DC_NUM_SHFT                                0

#define HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_ADDR                                              (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x20)
#define HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_OFFS                                              (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_RMSK                                                     0x3
#define HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_ADDR)
#define HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_PCS_LANE_OFF_METHOD_BMSK                                 0x2
#define HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_PCS_LANE_OFF_METHOD_SHFT                                   1
#define HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_PCS_LANE_OFF_BMSK                                        0x1
#define HWIO_PCIE3_PCS_LANE0_PCIE_PCS_STATUS_PCS_LANE_OFF_SHFT                                          0

#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_ADDR                                               (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x24)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_OFFS                                               (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x24)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_RMSK                                                      0x1
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_ADDR)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_IN)
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_SW_LANE_DISABLE_BMSK                                      0x1
#define HWIO_PCIE3_PCS_LANE0_INSIG_SW_CTRL2_SW_LANE_DISABLE_SHFT                                        0

#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_ADDR                                               (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x28)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_OFFS                                               (PCIE3_PCS_LANE0_PCS_LANE0_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x28)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_RMSK                                                      0x1
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_ADDR)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_ADDR, m)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_ADDR,v)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_ADDR,m,v,HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_IN)
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_SW_LANE_DISABLE_MX_BMSK                                   0x1
#define HWIO_PCIE3_PCS_LANE0_INSIG_MX_CTRL2_SW_LANE_DISABLE_MX_SHFT                                     0

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX
 *--------------------------------------------------------------------------*/

#define QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE                                        (0x0)
#define QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_SIZE                                   0x168
#define QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_USED                                   0x164
#define QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS                                   0x00006e00

#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x0)
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_OFFS                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x0)
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_RMSK                                                     0xff
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR)
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR,v)
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_MODE_LANENO_ADDR,m,v,HWIO_QSERDES_TX0_BIST_MODE_LANENO_IN)
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                                   0x80
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                      7
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                                    0x60
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                       5
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BISTMODE_BMSK                                            0x1f
#define HWIO_QSERDES_TX0_BIST_MODE_LANENO_BISTMODE_SHFT                                               0

#define HWIO_QSERDES_TX0_BIST_INVERT_ADDR                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x4)
#define HWIO_QSERDES_TX0_BIST_INVERT_OFFS                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x4)
#define HWIO_QSERDES_TX0_BIST_INVERT_RMSK                                                           0x7
#define HWIO_QSERDES_TX0_BIST_INVERT_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_INVERT_ADDR)
#define HWIO_QSERDES_TX0_BIST_INVERT_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_INVERT_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_INVERT_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_INVERT_ADDR,v)
#define HWIO_QSERDES_TX0_BIST_INVERT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_INVERT_ADDR,m,v,HWIO_QSERDES_TX0_BIST_INVERT_IN)
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_FROM_PCS_BMSK                                             0x4
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_FROM_PCS_SHFT                                               2
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_INVERT_RX_BMSK                                            0x2
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_INVERT_RX_SHFT                                              1
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_INVERT_TX_BMSK                                            0x1
#define HWIO_QSERDES_TX0_BIST_INVERT_BIST_INVERT_TX_SHFT                                              0

#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x8)
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x8)
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_RMSK                                                        0x7f
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_IN                    \
                in_dword(HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR)
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR, m)
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR,v)
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_CLKBUF_ENABLE_ADDR,m,v,HWIO_QSERDES_TX0_CLKBUF_ENABLE_IN)
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                                 0x40
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                                    6
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                      0x20
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                         5
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                           0x10
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                              4
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                                     0x8
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                                       3
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                         0x4
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                           2
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                       1
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                         0x1
#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                           0

#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xc)
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_OFFS                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xc)
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_RMSK                                                     0x3f
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_IN                    \
                in_dword(HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR)
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_IN)
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                                0x20
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                                   5
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                                    0x1f
#define HWIO_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                       0

#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR                                          (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x10)
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OFFS                                          (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x10)
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_RMSK                                                 0x7
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_IN                    \
                in_dword(HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR)
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                                 0x4
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                                   2
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                                     0x3
#define HWIO_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                       0

#define HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x14)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x14)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_RMSK                                                           0x3f
#define HWIO_QSERDES_TX0_TX_DRV_LVL_IN                    \
                in_dword(HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR, m)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR,v)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_DRV_LVL_ADDR,m,v,HWIO_QSERDES_TX0_TX_DRV_LVL_IN)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                            0x20
#define HWIO_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                               5
#define HWIO_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_BMSK                                                0x1f
#define HWIO_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_SHFT                                                   0

#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x18)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_OFFS                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x18)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_RMSK                                                     0xf
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_IN                    \
                in_dword(HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_IN)
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                                   0xf
#define HWIO_QSERDES_TX0_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                                     0

#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR                                                 (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x1c)
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_OFFS                                                 (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x1c)
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_RMSK                                                        0x3
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_IN                    \
                in_dword(HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR)
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR, m)
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR,v)
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RESET_TSYNC_EN_ADDR,m,v,HWIO_QSERDES_TX0_RESET_TSYNC_EN_IN)
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                       1
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                         0x1
#define HWIO_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                           0

#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR                                         (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x20)
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OFFS                                         (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x20)
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_RMSK                                                0xf
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_IN                    \
                in_dword(HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR)
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                                   0x8
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                                     3
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                       0x4
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                         2
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                       1
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                         0x1
#define HWIO_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                           0

#define HWIO_QSERDES_TX0_TX_BAND_ADDR                                                        (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x24)
#define HWIO_QSERDES_TX0_TX_BAND_OFFS                                                        (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x24)
#define HWIO_QSERDES_TX0_TX_BAND_RMSK                                                               0x7
#define HWIO_QSERDES_TX0_TX_BAND_IN                    \
                in_dword(HWIO_QSERDES_TX0_TX_BAND_ADDR)
#define HWIO_QSERDES_TX0_TX_BAND_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_BAND_ADDR, m)
#define HWIO_QSERDES_TX0_TX_BAND_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_TX_BAND_ADDR,v)
#define HWIO_QSERDES_TX0_TX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_BAND_ADDR,m,v,HWIO_QSERDES_TX0_TX_BAND_IN)
#define HWIO_QSERDES_TX0_TX_BAND_TX_BAND_MUX_BMSK                                                   0x4
#define HWIO_QSERDES_TX0_TX_BAND_TX_BAND_MUX_SHFT                                                     2
#define HWIO_QSERDES_TX0_TX_BAND_TX_BAND_BMSK                                                       0x3
#define HWIO_QSERDES_TX0_TX_BAND_TX_BAND_SHFT                                                         0

#define HWIO_QSERDES_TX0_SLEW_CNTL_ADDR                                                      (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x28)
#define HWIO_QSERDES_TX0_SLEW_CNTL_OFFS                                                      (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x28)
#define HWIO_QSERDES_TX0_SLEW_CNTL_RMSK                                                             0xf
#define HWIO_QSERDES_TX0_SLEW_CNTL_IN                    \
                in_dword(HWIO_QSERDES_TX0_SLEW_CNTL_ADDR)
#define HWIO_QSERDES_TX0_SLEW_CNTL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_SLEW_CNTL_ADDR, m)
#define HWIO_QSERDES_TX0_SLEW_CNTL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_SLEW_CNTL_ADDR,v)
#define HWIO_QSERDES_TX0_SLEW_CNTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_SLEW_CNTL_ADDR,m,v,HWIO_QSERDES_TX0_SLEW_CNTL_IN)
#define HWIO_QSERDES_TX0_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                               0x8
#define HWIO_QSERDES_TX0_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                                 3
#define HWIO_QSERDES_TX0_SLEW_CNTL_SLEW_CNTL_BMSK                                                   0x7
#define HWIO_QSERDES_TX0_SLEW_CNTL_SLEW_CNTL_SHFT                                                     0

#define HWIO_QSERDES_TX0_INTERFACE_SELECT_ADDR                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x2c)
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_OFFS                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x2c)
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_RMSK                                                     0x7f
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_IN                    \
                in_dword(HWIO_QSERDES_TX0_INTERFACE_SELECT_ADDR)
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_INTERFACE_SELECT_ADDR, m)
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_INTERFACE_SELECT_ADDR,v)
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_INTERFACE_SELECT_ADDR,m,v,HWIO_QSERDES_TX0_INTERFACE_SELECT_IN)
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                                     0x60
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                        5
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                        0x18
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                           3
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_SEL_20B_10B_BMSK                                          0x4
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_SEL_20B_10B_SHFT                                            2
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_SEL_10B_8B_MUX_BMSK                                       0x2
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_SEL_10B_8B_MUX_SHFT                                         1
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_SEL_10B_8B_BMSK                                           0x1
#define HWIO_QSERDES_TX0_INTERFACE_SELECT_SEL_10B_8B_SHFT                                             0

#define HWIO_QSERDES_TX0_LPB_EN_ADDR                                                         (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x30)
#define HWIO_QSERDES_TX0_LPB_EN_OFFS                                                         (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x30)
#define HWIO_QSERDES_TX0_LPB_EN_RMSK                                                               0xff
#define HWIO_QSERDES_TX0_LPB_EN_IN                    \
                in_dword(HWIO_QSERDES_TX0_LPB_EN_ADDR)
#define HWIO_QSERDES_TX0_LPB_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LPB_EN_ADDR, m)
#define HWIO_QSERDES_TX0_LPB_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_LPB_EN_ADDR,v)
#define HWIO_QSERDES_TX0_LPB_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LPB_EN_ADDR,m,v,HWIO_QSERDES_TX0_LPB_EN_IN)
#define HWIO_QSERDES_TX0_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                       0x80
#define HWIO_QSERDES_TX0_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                          7
#define HWIO_QSERDES_TX0_LPB_EN_LINE_LPB_EN_MUX_BMSK                                               0x40
#define HWIO_QSERDES_TX0_LPB_EN_LINE_LPB_EN_MUX_SHFT                                                  6
#define HWIO_QSERDES_TX0_LPB_EN_LINE_LPB_EN_BMSK                                                   0x20
#define HWIO_QSERDES_TX0_LPB_EN_LINE_LPB_EN_SHFT                                                      5
#define HWIO_QSERDES_TX0_LPB_EN_TX_RCLK_LPB_EN_BMSK                                                0x10
#define HWIO_QSERDES_TX0_LPB_EN_TX_RCLK_LPB_EN_SHFT                                                   4
#define HWIO_QSERDES_TX0_LPB_EN_SER_LPB_EN_MUX_BMSK                                                 0x8
#define HWIO_QSERDES_TX0_LPB_EN_SER_LPB_EN_MUX_SHFT                                                   3
#define HWIO_QSERDES_TX0_LPB_EN_SER_LPB_EN_BMSK                                                     0x4
#define HWIO_QSERDES_TX0_LPB_EN_SER_LPB_EN_SHFT                                                       2
#define HWIO_QSERDES_TX0_LPB_EN_PAR_LPB_EN_BMSK                                                     0x2
#define HWIO_QSERDES_TX0_LPB_EN_PAR_LPB_EN_SHFT                                                       1
#define HWIO_QSERDES_TX0_LPB_EN_RCLK_LPB_EN_BMSK                                                    0x1
#define HWIO_QSERDES_TX0_LPB_EN_RCLK_LPB_EN_SHFT                                                      0

#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_ADDR                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x34)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_OFFS                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x34)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_RMSK                                                     0xff
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_IN                    \
                in_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_TX_ADDR)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RES_CODE_LANE_TX_ADDR,m,v,HWIO_QSERDES_TX0_RES_CODE_LANE_TX_IN)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                                0x80
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                                   7
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                                    0x7f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                       0

#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_ADDR                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x38)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_OFFS                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x38)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_RMSK                                                     0xff
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_IN                    \
                in_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_RX_ADDR)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RES_CODE_LANE_RX_ADDR,m,v,HWIO_QSERDES_TX0_RES_CODE_LANE_RX_IN)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                                0x80
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                                   7
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                                    0x7f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                       0

#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR                                        (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x3c)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OFFS                                        (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x3c)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RMSK                                              0x3f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_IN                    \
                in_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                      0x3f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                         0

#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR                                        (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x40)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OFFS                                        (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x40)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RMSK                                              0x3f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_IN                    \
                in_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                      0x3f
#define HWIO_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                         0

#define HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR                                                   (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x44)
#define HWIO_QSERDES_TX0_PERL_LENGTH1_OFFS                                                   (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x44)
#define HWIO_QSERDES_TX0_PERL_LENGTH1_RMSK                                                         0xff
#define HWIO_QSERDES_TX0_PERL_LENGTH1_IN                    \
                in_dword(HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR)
#define HWIO_QSERDES_TX0_PERL_LENGTH1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR, m)
#define HWIO_QSERDES_TX0_PERL_LENGTH1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR,v)
#define HWIO_QSERDES_TX0_PERL_LENGTH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PERL_LENGTH1_ADDR,m,v,HWIO_QSERDES_TX0_PERL_LENGTH1_IN)
#define HWIO_QSERDES_TX0_PERL_LENGTH1_PERL_LENGTH1_BMSK                                            0xff
#define HWIO_QSERDES_TX0_PERL_LENGTH1_PERL_LENGTH1_SHFT                                               0

#define HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR                                                   (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x48)
#define HWIO_QSERDES_TX0_PERL_LENGTH2_OFFS                                                   (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x48)
#define HWIO_QSERDES_TX0_PERL_LENGTH2_RMSK                                                         0xff
#define HWIO_QSERDES_TX0_PERL_LENGTH2_IN                    \
                in_dword(HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR)
#define HWIO_QSERDES_TX0_PERL_LENGTH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR, m)
#define HWIO_QSERDES_TX0_PERL_LENGTH2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR,v)
#define HWIO_QSERDES_TX0_PERL_LENGTH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PERL_LENGTH2_ADDR,m,v,HWIO_QSERDES_TX0_PERL_LENGTH2_IN)
#define HWIO_QSERDES_TX0_PERL_LENGTH2_PERL_LENGTH2_BMSK                                            0xff
#define HWIO_QSERDES_TX0_PERL_LENGTH2_PERL_LENGTH2_SHFT                                               0

#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x4c)
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_OFFS                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x4c)
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_RMSK                                                    0x3f
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_IN                    \
                in_dword(HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR)
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_IN)
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                                 0x20
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                                    5
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                                     0x10
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                        4
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                               0x8
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                                 3
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                                   0x4
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                                     2
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                                0x2
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                                  1
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                                    0x1
#define HWIO_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                      0

#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x50)
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x50)
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_RMSK                                                         0x7
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_QSERDES_TX0_DEBUG_BUS_SEL_ADDR)
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_DEBUG_BUS_SEL_ADDR,m,v,HWIO_QSERDES_TX0_DEBUG_BUS_SEL_IN)
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                            0x7
#define HWIO_QSERDES_TX0_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                              0

#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR                                            (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x54)
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OFFS                                            (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x54)
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_RMSK                                                  0x3f
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_IN                    \
                in_dword(HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR)
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                          0x20
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                             5
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                              0x10
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                                 4
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                                   0x8
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                                     3
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                       0x4
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                         2
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                                   0x2
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                                     1
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                       0x1
#define HWIO_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                         0

#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x58)
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x58)
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_RMSK                                                        0x1f
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_IN                    \
                in_dword(HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR)
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_IN)
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                                0x10
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                                   4
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                      0x8
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                        3
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                          0x4
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                            2
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                      0x2
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                        1
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                          0x1
#define HWIO_QSERDES_TX0_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                            0

#define HWIO_QSERDES_TX0_TX_POL_INV_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x5c)
#define HWIO_QSERDES_TX0_TX_POL_INV_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x5c)
#define HWIO_QSERDES_TX0_TX_POL_INV_RMSK                                                            0xf
#define HWIO_QSERDES_TX0_TX_POL_INV_IN                    \
                in_dword(HWIO_QSERDES_TX0_TX_POL_INV_ADDR)
#define HWIO_QSERDES_TX0_TX_POL_INV_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_POL_INV_ADDR, m)
#define HWIO_QSERDES_TX0_TX_POL_INV_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_TX_POL_INV_ADDR,v)
#define HWIO_QSERDES_TX0_TX_POL_INV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_POL_INV_ADDR,m,v,HWIO_QSERDES_TX0_TX_POL_INV_IN)
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                       0x8
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                         3
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                           0x4
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                             2
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                       0x2
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                         1
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                           0x1
#define HWIO_QSERDES_TX0_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                             0

#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x60)
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OFFS                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x60)
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RMSK                                           0x7f
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IN                    \
                in_dword(HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR)
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                              0x40
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                                 6
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                                  0x30
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                                     4
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                                0x8
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                                  3
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                                    0x4
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                      2
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                             0x2
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                               1
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                                 0x1
#define HWIO_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                                   0

#define HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x64)
#define HWIO_QSERDES_TX0_BIST_PATTERN1_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x64)
#define HWIO_QSERDES_TX0_BIST_PATTERN1_RMSK                                                        0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN1_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR)
#define HWIO_QSERDES_TX0_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR,v)
#define HWIO_QSERDES_TX0_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN1_ADDR,m,v,HWIO_QSERDES_TX0_BIST_PATTERN1_IN)
#define HWIO_QSERDES_TX0_BIST_PATTERN1_BIST_PATTERN1_BMSK                                          0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN1_BIST_PATTERN1_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x68)
#define HWIO_QSERDES_TX0_BIST_PATTERN2_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x68)
#define HWIO_QSERDES_TX0_BIST_PATTERN2_RMSK                                                         0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN2_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR)
#define HWIO_QSERDES_TX0_BIST_PATTERN2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_PATTERN2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR,v)
#define HWIO_QSERDES_TX0_BIST_PATTERN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN2_ADDR,m,v,HWIO_QSERDES_TX0_BIST_PATTERN2_IN)
#define HWIO_QSERDES_TX0_BIST_PATTERN2_BIST_PATTERN2_BMSK                                           0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN2_BIST_PATTERN2_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x6c)
#define HWIO_QSERDES_TX0_BIST_PATTERN3_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x6c)
#define HWIO_QSERDES_TX0_BIST_PATTERN3_RMSK                                                        0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN3_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR)
#define HWIO_QSERDES_TX0_BIST_PATTERN3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_PATTERN3_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR,v)
#define HWIO_QSERDES_TX0_BIST_PATTERN3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN3_ADDR,m,v,HWIO_QSERDES_TX0_BIST_PATTERN3_IN)
#define HWIO_QSERDES_TX0_BIST_PATTERN3_BIST_PATTERN3_BMSK                                          0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN3_BIST_PATTERN3_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x70)
#define HWIO_QSERDES_TX0_BIST_PATTERN4_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x70)
#define HWIO_QSERDES_TX0_BIST_PATTERN4_RMSK                                                         0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN4_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR)
#define HWIO_QSERDES_TX0_BIST_PATTERN4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_PATTERN4_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR,v)
#define HWIO_QSERDES_TX0_BIST_PATTERN4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN4_ADDR,m,v,HWIO_QSERDES_TX0_BIST_PATTERN4_IN)
#define HWIO_QSERDES_TX0_BIST_PATTERN4_BIST_PATTERN4_BMSK                                           0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN4_BIST_PATTERN4_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x74)
#define HWIO_QSERDES_TX0_BIST_PATTERN5_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x74)
#define HWIO_QSERDES_TX0_BIST_PATTERN5_RMSK                                                        0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN5_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR)
#define HWIO_QSERDES_TX0_BIST_PATTERN5_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_PATTERN5_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR,v)
#define HWIO_QSERDES_TX0_BIST_PATTERN5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN5_ADDR,m,v,HWIO_QSERDES_TX0_BIST_PATTERN5_IN)
#define HWIO_QSERDES_TX0_BIST_PATTERN5_BIST_PATTERN5_BMSK                                          0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN5_BIST_PATTERN5_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x78)
#define HWIO_QSERDES_TX0_BIST_PATTERN6_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x78)
#define HWIO_QSERDES_TX0_BIST_PATTERN6_RMSK                                                         0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN6_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR)
#define HWIO_QSERDES_TX0_BIST_PATTERN6_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_PATTERN6_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR,v)
#define HWIO_QSERDES_TX0_BIST_PATTERN6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN6_ADDR,m,v,HWIO_QSERDES_TX0_BIST_PATTERN6_IN)
#define HWIO_QSERDES_TX0_BIST_PATTERN6_BIST_PATTERN6_BMSK                                           0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN6_BIST_PATTERN6_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x7c)
#define HWIO_QSERDES_TX0_BIST_PATTERN7_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x7c)
#define HWIO_QSERDES_TX0_BIST_PATTERN7_RMSK                                                        0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN7_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR)
#define HWIO_QSERDES_TX0_BIST_PATTERN7_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_PATTERN7_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR,v)
#define HWIO_QSERDES_TX0_BIST_PATTERN7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN7_ADDR,m,v,HWIO_QSERDES_TX0_BIST_PATTERN7_IN)
#define HWIO_QSERDES_TX0_BIST_PATTERN7_BIST_PATTERN7_BMSK                                          0xff
#define HWIO_QSERDES_TX0_BIST_PATTERN7_BIST_PATTERN7_SHFT                                             0

#define HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x80)
#define HWIO_QSERDES_TX0_BIST_PATTERN8_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x80)
#define HWIO_QSERDES_TX0_BIST_PATTERN8_RMSK                                                         0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN8_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR)
#define HWIO_QSERDES_TX0_BIST_PATTERN8_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_PATTERN8_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR,v)
#define HWIO_QSERDES_TX0_BIST_PATTERN8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_BIST_PATTERN8_ADDR,m,v,HWIO_QSERDES_TX0_BIST_PATTERN8_IN)
#define HWIO_QSERDES_TX0_BIST_PATTERN8_BIST_PATTERN8_BMSK                                           0x3
#define HWIO_QSERDES_TX0_BIST_PATTERN8_BIST_PATTERN8_SHFT                                             0

#define HWIO_QSERDES_TX0_LANE_MODE_1_ADDR                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x84)
#define HWIO_QSERDES_TX0_LANE_MODE_1_OFFS                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x84)
#define HWIO_QSERDES_TX0_LANE_MODE_1_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_LANE_MODE_1_IN                    \
                in_dword(HWIO_QSERDES_TX0_LANE_MODE_1_ADDR)
#define HWIO_QSERDES_TX0_LANE_MODE_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LANE_MODE_1_ADDR, m)
#define HWIO_QSERDES_TX0_LANE_MODE_1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_LANE_MODE_1_ADDR,v)
#define HWIO_QSERDES_TX0_LANE_MODE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LANE_MODE_1_ADDR,m,v,HWIO_QSERDES_TX0_LANE_MODE_1_IN)
#define HWIO_QSERDES_TX0_LANE_MODE_1_LANE_MODE1_BMSK                                               0xff
#define HWIO_QSERDES_TX0_LANE_MODE_1_LANE_MODE1_SHFT                                                  0

#define HWIO_QSERDES_TX0_LANE_MODE_2_ADDR                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x88)
#define HWIO_QSERDES_TX0_LANE_MODE_2_OFFS                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x88)
#define HWIO_QSERDES_TX0_LANE_MODE_2_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_LANE_MODE_2_IN                    \
                in_dword(HWIO_QSERDES_TX0_LANE_MODE_2_ADDR)
#define HWIO_QSERDES_TX0_LANE_MODE_2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LANE_MODE_2_ADDR, m)
#define HWIO_QSERDES_TX0_LANE_MODE_2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_LANE_MODE_2_ADDR,v)
#define HWIO_QSERDES_TX0_LANE_MODE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LANE_MODE_2_ADDR,m,v,HWIO_QSERDES_TX0_LANE_MODE_2_IN)
#define HWIO_QSERDES_TX0_LANE_MODE_2_LANE_MODE2_BMSK                                               0xff
#define HWIO_QSERDES_TX0_LANE_MODE_2_LANE_MODE2_SHFT                                                  0

#define HWIO_QSERDES_TX0_LANE_MODE_3_ADDR                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x8c)
#define HWIO_QSERDES_TX0_LANE_MODE_3_OFFS                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x8c)
#define HWIO_QSERDES_TX0_LANE_MODE_3_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_LANE_MODE_3_IN                    \
                in_dword(HWIO_QSERDES_TX0_LANE_MODE_3_ADDR)
#define HWIO_QSERDES_TX0_LANE_MODE_3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LANE_MODE_3_ADDR, m)
#define HWIO_QSERDES_TX0_LANE_MODE_3_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_LANE_MODE_3_ADDR,v)
#define HWIO_QSERDES_TX0_LANE_MODE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LANE_MODE_3_ADDR,m,v,HWIO_QSERDES_TX0_LANE_MODE_3_IN)
#define HWIO_QSERDES_TX0_LANE_MODE_3_LANE_MODE3_BMSK                                               0xff
#define HWIO_QSERDES_TX0_LANE_MODE_3_LANE_MODE3_SHFT                                                  0

#define HWIO_QSERDES_TX0_LANE_MODE_4_ADDR                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x90)
#define HWIO_QSERDES_TX0_LANE_MODE_4_OFFS                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x90)
#define HWIO_QSERDES_TX0_LANE_MODE_4_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_LANE_MODE_4_IN                    \
                in_dword(HWIO_QSERDES_TX0_LANE_MODE_4_ADDR)
#define HWIO_QSERDES_TX0_LANE_MODE_4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LANE_MODE_4_ADDR, m)
#define HWIO_QSERDES_TX0_LANE_MODE_4_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_LANE_MODE_4_ADDR,v)
#define HWIO_QSERDES_TX0_LANE_MODE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LANE_MODE_4_ADDR,m,v,HWIO_QSERDES_TX0_LANE_MODE_4_IN)
#define HWIO_QSERDES_TX0_LANE_MODE_4_LANE_MODE4_BMSK                                               0xff
#define HWIO_QSERDES_TX0_LANE_MODE_4_LANE_MODE4_SHFT                                                  0

#define HWIO_QSERDES_TX0_LANE_MODE_5_ADDR                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x94)
#define HWIO_QSERDES_TX0_LANE_MODE_5_OFFS                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x94)
#define HWIO_QSERDES_TX0_LANE_MODE_5_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_LANE_MODE_5_IN                    \
                in_dword(HWIO_QSERDES_TX0_LANE_MODE_5_ADDR)
#define HWIO_QSERDES_TX0_LANE_MODE_5_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LANE_MODE_5_ADDR, m)
#define HWIO_QSERDES_TX0_LANE_MODE_5_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_LANE_MODE_5_ADDR,v)
#define HWIO_QSERDES_TX0_LANE_MODE_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LANE_MODE_5_ADDR,m,v,HWIO_QSERDES_TX0_LANE_MODE_5_IN)
#define HWIO_QSERDES_TX0_LANE_MODE_5_LANE_MODE5_BMSK                                               0xff
#define HWIO_QSERDES_TX0_LANE_MODE_5_LANE_MODE5_SHFT                                                  0

#define HWIO_QSERDES_TX0_ATB_SEL1_ADDR                                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x98)
#define HWIO_QSERDES_TX0_ATB_SEL1_OFFS                                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x98)
#define HWIO_QSERDES_TX0_ATB_SEL1_RMSK                                                             0xff
#define HWIO_QSERDES_TX0_ATB_SEL1_IN                    \
                in_dword(HWIO_QSERDES_TX0_ATB_SEL1_ADDR)
#define HWIO_QSERDES_TX0_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_ATB_SEL1_ADDR, m)
#define HWIO_QSERDES_TX0_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_ATB_SEL1_ADDR,v)
#define HWIO_QSERDES_TX0_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_ATB_SEL1_ADDR,m,v,HWIO_QSERDES_TX0_ATB_SEL1_IN)
#define HWIO_QSERDES_TX0_ATB_SEL1_ATB_SEL1_BMSK                                                    0xff
#define HWIO_QSERDES_TX0_ATB_SEL1_ATB_SEL1_SHFT                                                       0

#define HWIO_QSERDES_TX0_ATB_SEL2_ADDR                                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x9c)
#define HWIO_QSERDES_TX0_ATB_SEL2_OFFS                                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x9c)
#define HWIO_QSERDES_TX0_ATB_SEL2_RMSK                                                              0x1
#define HWIO_QSERDES_TX0_ATB_SEL2_IN                    \
                in_dword(HWIO_QSERDES_TX0_ATB_SEL2_ADDR)
#define HWIO_QSERDES_TX0_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_ATB_SEL2_ADDR, m)
#define HWIO_QSERDES_TX0_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_ATB_SEL2_ADDR,v)
#define HWIO_QSERDES_TX0_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_ATB_SEL2_ADDR,m,v,HWIO_QSERDES_TX0_ATB_SEL2_IN)
#define HWIO_QSERDES_TX0_ATB_SEL2_ATB_SEL2_BMSK                                                     0x1
#define HWIO_QSERDES_TX0_ATB_SEL2_ATB_SEL2_SHFT                                                       0

#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_ADDR                                                 (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xa0)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_OFFS                                                 (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xa0)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_RMSK                                                        0xf
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_IN                    \
                in_dword(HWIO_QSERDES_TX0_RCV_DETECT_LVL_ADDR)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RCV_DETECT_LVL_ADDR, m)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_RCV_DETECT_LVL_ADDR,v)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RCV_DETECT_LVL_ADDR,m,v,HWIO_QSERDES_TX0_RCV_DETECT_LVL_IN)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                        0x8
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                          3
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                            0x7
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                              0

#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xa4)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_OFFS                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xa4)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_RMSK                                                     0x3f
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_IN                    \
                in_dword(HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_IN)
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                       0x38
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                          3
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                        0x7
#define HWIO_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                          0

#define HWIO_QSERDES_TX0_PRBS_SEED1_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xa8)
#define HWIO_QSERDES_TX0_PRBS_SEED1_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xa8)
#define HWIO_QSERDES_TX0_PRBS_SEED1_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_PRBS_SEED1_IN                    \
                in_dword(HWIO_QSERDES_TX0_PRBS_SEED1_ADDR)
#define HWIO_QSERDES_TX0_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRBS_SEED1_ADDR, m)
#define HWIO_QSERDES_TX0_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_PRBS_SEED1_ADDR,v)
#define HWIO_QSERDES_TX0_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRBS_SEED1_ADDR,m,v,HWIO_QSERDES_TX0_PRBS_SEED1_IN)
#define HWIO_QSERDES_TX0_PRBS_SEED1_PRBS_SEED1_BMSK                                                0xff
#define HWIO_QSERDES_TX0_PRBS_SEED1_PRBS_SEED1_SHFT                                                   0

#define HWIO_QSERDES_TX0_PRBS_SEED2_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xac)
#define HWIO_QSERDES_TX0_PRBS_SEED2_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xac)
#define HWIO_QSERDES_TX0_PRBS_SEED2_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_PRBS_SEED2_IN                    \
                in_dword(HWIO_QSERDES_TX0_PRBS_SEED2_ADDR)
#define HWIO_QSERDES_TX0_PRBS_SEED2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRBS_SEED2_ADDR, m)
#define HWIO_QSERDES_TX0_PRBS_SEED2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_PRBS_SEED2_ADDR,v)
#define HWIO_QSERDES_TX0_PRBS_SEED2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRBS_SEED2_ADDR,m,v,HWIO_QSERDES_TX0_PRBS_SEED2_IN)
#define HWIO_QSERDES_TX0_PRBS_SEED2_PRBS_SEED2_BMSK                                                0xff
#define HWIO_QSERDES_TX0_PRBS_SEED2_PRBS_SEED2_SHFT                                                   0

#define HWIO_QSERDES_TX0_PRBS_SEED3_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xb0)
#define HWIO_QSERDES_TX0_PRBS_SEED3_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xb0)
#define HWIO_QSERDES_TX0_PRBS_SEED3_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_PRBS_SEED3_IN                    \
                in_dword(HWIO_QSERDES_TX0_PRBS_SEED3_ADDR)
#define HWIO_QSERDES_TX0_PRBS_SEED3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRBS_SEED3_ADDR, m)
#define HWIO_QSERDES_TX0_PRBS_SEED3_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_PRBS_SEED3_ADDR,v)
#define HWIO_QSERDES_TX0_PRBS_SEED3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRBS_SEED3_ADDR,m,v,HWIO_QSERDES_TX0_PRBS_SEED3_IN)
#define HWIO_QSERDES_TX0_PRBS_SEED3_PRBS_SEED3_BMSK                                                0xff
#define HWIO_QSERDES_TX0_PRBS_SEED3_PRBS_SEED3_SHFT                                                   0

#define HWIO_QSERDES_TX0_PRBS_SEED4_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xb4)
#define HWIO_QSERDES_TX0_PRBS_SEED4_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xb4)
#define HWIO_QSERDES_TX0_PRBS_SEED4_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_PRBS_SEED4_IN                    \
                in_dword(HWIO_QSERDES_TX0_PRBS_SEED4_ADDR)
#define HWIO_QSERDES_TX0_PRBS_SEED4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRBS_SEED4_ADDR, m)
#define HWIO_QSERDES_TX0_PRBS_SEED4_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_PRBS_SEED4_ADDR,v)
#define HWIO_QSERDES_TX0_PRBS_SEED4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRBS_SEED4_ADDR,m,v,HWIO_QSERDES_TX0_PRBS_SEED4_IN)
#define HWIO_QSERDES_TX0_PRBS_SEED4_PRBS_SEED4_BMSK                                                0xff
#define HWIO_QSERDES_TX0_PRBS_SEED4_PRBS_SEED4_SHFT                                                   0

#define HWIO_QSERDES_TX0_RESET_GEN_ADDR                                                      (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xb8)
#define HWIO_QSERDES_TX0_RESET_GEN_OFFS                                                      (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xb8)
#define HWIO_QSERDES_TX0_RESET_GEN_RMSK                                                            0x7f
#define HWIO_QSERDES_TX0_RESET_GEN_IN                    \
                in_dword(HWIO_QSERDES_TX0_RESET_GEN_ADDR)
#define HWIO_QSERDES_TX0_RESET_GEN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RESET_GEN_ADDR, m)
#define HWIO_QSERDES_TX0_RESET_GEN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_RESET_GEN_ADDR,v)
#define HWIO_QSERDES_TX0_RESET_GEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RESET_GEN_ADDR,m,v,HWIO_QSERDES_TX0_RESET_GEN_IN)
#define HWIO_QSERDES_TX0_RESET_GEN_SW_CDR_RESET_BMSK                                               0x40
#define HWIO_QSERDES_TX0_RESET_GEN_SW_CDR_RESET_SHFT                                                  6
#define HWIO_QSERDES_TX0_RESET_GEN_JITTER_GEN_RESET_BMSK                                           0x20
#define HWIO_QSERDES_TX0_RESET_GEN_JITTER_GEN_RESET_SHFT                                              5
#define HWIO_QSERDES_TX0_RESET_GEN_SW_TSYNC_BMSK                                                   0x10
#define HWIO_QSERDES_TX0_RESET_GEN_SW_TSYNC_SHFT                                                      4
#define HWIO_QSERDES_TX0_RESET_GEN_SW_RSYNC_BMSK                                                    0x8
#define HWIO_QSERDES_TX0_RESET_GEN_SW_RSYNC_SHFT                                                      3
#define HWIO_QSERDES_TX0_RESET_GEN_RSVD_BMSK                                                        0x4
#define HWIO_QSERDES_TX0_RESET_GEN_RSVD_SHFT                                                          2
#define HWIO_QSERDES_TX0_RESET_GEN_BIST_TX_RESET_BMSK                                               0x2
#define HWIO_QSERDES_TX0_RESET_GEN_BIST_TX_RESET_SHFT                                                 1
#define HWIO_QSERDES_TX0_RESET_GEN_BIST_RX_RESET_BMSK                                               0x1
#define HWIO_QSERDES_TX0_RESET_GEN_BIST_RX_RESET_SHFT                                                 0

#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_ADDR                                                (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xbc)
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_OFFS                                                (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xbc)
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_RMSK                                                       0x3
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_IN                    \
                in_dword(HWIO_QSERDES_TX0_RESET_GEN_MUXES_ADDR)
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_RESET_GEN_MUXES_ADDR, m)
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_RESET_GEN_MUXES_ADDR,v)
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_RESET_GEN_MUXES_ADDR,m,v,HWIO_QSERDES_TX0_RESET_GEN_MUXES_IN)
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                             0x2
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                               1
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                             0x1
#define HWIO_QSERDES_TX0_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                               0

#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xc0)
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_OFFS                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xc0)
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_RMSK                                                      0xf
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_IN                    \
                in_dword(HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR)
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_IN)
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                                    0x8
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                      3
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                        0x4
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                          2
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                           0x2
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                             1
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                               0x1
#define HWIO_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                                 0

#define HWIO_QSERDES_TX0_TX_INTERFACE_MODE_ADDR                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xc4)
#define HWIO_QSERDES_TX0_TX_INTERFACE_MODE_OFFS                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xc4)
#define HWIO_QSERDES_TX0_TX_INTERFACE_MODE_RMSK                                                     0xf
#define HWIO_QSERDES_TX0_TX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_QSERDES_TX0_TX_INTERFACE_MODE_ADDR)
#define HWIO_QSERDES_TX0_TX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_QSERDES_TX0_TX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_QSERDES_TX0_TX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_TX_INTERFACE_MODE_ADDR,m,v,HWIO_QSERDES_TX0_TX_INTERFACE_MODE_IN)
#define HWIO_QSERDES_TX0_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                                    0xf
#define HWIO_QSERDES_TX0_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                                      0

#define HWIO_QSERDES_TX0_VMODE_CTRL1_ADDR                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xc8)
#define HWIO_QSERDES_TX0_VMODE_CTRL1_OFFS                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xc8)
#define HWIO_QSERDES_TX0_VMODE_CTRL1_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_VMODE_CTRL1_IN                    \
                in_dword(HWIO_QSERDES_TX0_VMODE_CTRL1_ADDR)
#define HWIO_QSERDES_TX0_VMODE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_VMODE_CTRL1_ADDR, m)
#define HWIO_QSERDES_TX0_VMODE_CTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_VMODE_CTRL1_ADDR,v)
#define HWIO_QSERDES_TX0_VMODE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_VMODE_CTRL1_ADDR,m,v,HWIO_QSERDES_TX0_VMODE_CTRL1_IN)
#define HWIO_QSERDES_TX0_VMODE_CTRL1_VMODE_CTRL1_BMSK                                              0xff
#define HWIO_QSERDES_TX0_VMODE_CTRL1_VMODE_CTRL1_SHFT                                                 0

#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR                                           (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xcc)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OFFS                                           (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xcc)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_RMSK                                                 0xff
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                        0xff
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                           0

#define HWIO_QSERDES_TX0_BIST_STATUS_ADDR                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xd0)
#define HWIO_QSERDES_TX0_BIST_STATUS_OFFS                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xd0)
#define HWIO_QSERDES_TX0_BIST_STATUS_RMSK                                                           0xf
#define HWIO_QSERDES_TX0_BIST_STATUS_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_STATUS_ADDR)
#define HWIO_QSERDES_TX0_BIST_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_STATUS_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_STATUS_BIST_STATUS_RO_BMSK                                            0xf
#define HWIO_QSERDES_TX0_BIST_STATUS_BIST_STATUS_RO_SHFT                                              0

#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xd4)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_OFFS                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xd4)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_RMSK                                                    0xff
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                           0xff
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                              0

#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xd8)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_OFFS                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xd8)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_RMSK                                                    0xff
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_IN                    \
                in_dword(HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                           0xff
#define HWIO_QSERDES_TX0_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                              0

#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR                                         (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xdc)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_OFFS                                         (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xdc)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_RMSK                                               0xff
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                        0xff
#define HWIO_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                           0

#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_ADDR                                                (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xe0)
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_OFFS                                                (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xe0)
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_RMSK                                                      0xff
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_IN                    \
                in_dword(HWIO_QSERDES_TX0_LANE_DIG_CONFIG_ADDR)
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_LANE_DIG_CONFIG_ADDR, m)
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_LANE_DIG_CONFIG_ADDR,v)
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_LANE_DIG_CONFIG_ADDR,m,v,HWIO_QSERDES_TX0_LANE_DIG_CONFIG_IN)
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_RSVD_BMSK                                                 0xfe
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_RSVD_SHFT                                                    1
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                          0x1
#define HWIO_QSERDES_TX0_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                            0

#define HWIO_QSERDES_TX0_PI_QEC_CTRL_ADDR                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xe4)
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_OFFS                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xe4)
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_RMSK                                                          0xff
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_IN                    \
                in_dword(HWIO_QSERDES_TX0_PI_QEC_CTRL_ADDR)
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PI_QEC_CTRL_ADDR, m)
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_PI_QEC_CTRL_ADDR,v)
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PI_QEC_CTRL_ADDR,m,v,HWIO_QSERDES_TX0_PI_QEC_CTRL_IN)
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                              0xff
#define HWIO_QSERDES_TX0_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                                 0

#define HWIO_QSERDES_TX0_PRE_EMPH_ADDR                                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xe8)
#define HWIO_QSERDES_TX0_PRE_EMPH_OFFS                                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xe8)
#define HWIO_QSERDES_TX0_PRE_EMPH_RMSK                                                             0x3f
#define HWIO_QSERDES_TX0_PRE_EMPH_IN                    \
                in_dword(HWIO_QSERDES_TX0_PRE_EMPH_ADDR)
#define HWIO_QSERDES_TX0_PRE_EMPH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_PRE_EMPH_ADDR, m)
#define HWIO_QSERDES_TX0_PRE_EMPH_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_PRE_EMPH_ADDR,v)
#define HWIO_QSERDES_TX0_PRE_EMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_PRE_EMPH_ADDR,m,v,HWIO_QSERDES_TX0_PRE_EMPH_IN)
#define HWIO_QSERDES_TX0_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                             0x20
#define HWIO_QSERDES_TX0_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                                5
#define HWIO_QSERDES_TX0_PRE_EMPH_PREEMPH_BMSK                                                     0x1f
#define HWIO_QSERDES_TX0_PRE_EMPH_PREEMPH_SHFT                                                        0

#define HWIO_QSERDES_TX0_SW_RESET_ADDR                                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xec)
#define HWIO_QSERDES_TX0_SW_RESET_OFFS                                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xec)
#define HWIO_QSERDES_TX0_SW_RESET_RMSK                                                              0x1
#define HWIO_QSERDES_TX0_SW_RESET_IN                    \
                in_dword(HWIO_QSERDES_TX0_SW_RESET_ADDR)
#define HWIO_QSERDES_TX0_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_SW_RESET_ADDR, m)
#define HWIO_QSERDES_TX0_SW_RESET_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_SW_RESET_ADDR,v)
#define HWIO_QSERDES_TX0_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_SW_RESET_ADDR,m,v,HWIO_QSERDES_TX0_SW_RESET_IN)
#define HWIO_QSERDES_TX0_SW_RESET_SW_RESET_BMSK                                                     0x1
#define HWIO_QSERDES_TX0_SW_RESET_SW_RESET_SHFT                                                       0

#define HWIO_QSERDES_TX0_DCC_OFFSET_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xf0)
#define HWIO_QSERDES_TX0_DCC_OFFSET_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xf0)
#define HWIO_QSERDES_TX0_DCC_OFFSET_RMSK                                                           0x1f
#define HWIO_QSERDES_TX0_DCC_OFFSET_IN                    \
                in_dword(HWIO_QSERDES_TX0_DCC_OFFSET_ADDR)
#define HWIO_QSERDES_TX0_DCC_OFFSET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DCC_OFFSET_ADDR, m)
#define HWIO_QSERDES_TX0_DCC_OFFSET_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_DCC_OFFSET_ADDR,v)
#define HWIO_QSERDES_TX0_DCC_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_DCC_OFFSET_ADDR,m,v,HWIO_QSERDES_TX0_DCC_OFFSET_IN)
#define HWIO_QSERDES_TX0_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                                     0x1f
#define HWIO_QSERDES_TX0_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                        0

#define HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ADDR                                        (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xf4)
#define HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_OFFS                                        (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xf4)
#define HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_RMSK                                              0x1f
#define HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ADDR)
#define HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ADDR, m)
#define HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ADDR,v)
#define HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_ADDR,m,v,HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_IN)
#define HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                      0x1f
#define HWIO_QSERDES_TX0_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                         0

#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ADDR                                             (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xf8)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_OFFS                                             (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xf8)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_RMSK                                                   0x1f
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_IN                    \
                in_dword(HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ADDR)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ADDR, m)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ADDR,v)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_ADDR,m,v,HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_IN)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                                0x10
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                                   4
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                               0xc
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                                 2
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                              0x2
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                                1
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                             0x1
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                               0

#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ADDR                                             (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0xfc)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_OFFS                                             (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0xfc)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_RMSK                                                   0x1f
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IN                    \
                in_dword(HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ADDR)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ADDR, m)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ADDR,v)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_ADDR,m,v,HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IN)
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                                0x10
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                                   4
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                                     0xf
#define HWIO_QSERDES_TX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                       0

#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x100)
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x100)
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_RMSK                                                        0xff
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_IN                    \
                in_dword(HWIO_QSERDES_TX0_DIG_BKUP_CTRL_ADDR)
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DIG_BKUP_CTRL_ADDR, m)
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX0_DIG_BKUP_CTRL_ADDR,v)
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX0_DIG_BKUP_CTRL_ADDR,m,v,HWIO_QSERDES_TX0_DIG_BKUP_CTRL_IN)
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_RSVD_BMSK                                                   0xff
#define HWIO_QSERDES_TX0_DIG_BKUP_CTRL_RSVD_SHFT                                                      0

#define HWIO_QSERDES_TX0_DEBUG_BUS0_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x104)
#define HWIO_QSERDES_TX0_DEBUG_BUS0_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x104)
#define HWIO_QSERDES_TX0_DEBUG_BUS0_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS0_IN                    \
                in_dword(HWIO_QSERDES_TX0_DEBUG_BUS0_ADDR)
#define HWIO_QSERDES_TX0_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DEBUG_BUS0_ADDR, m)
#define HWIO_QSERDES_TX0_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                             0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                0

#define HWIO_QSERDES_TX0_DEBUG_BUS1_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x108)
#define HWIO_QSERDES_TX0_DEBUG_BUS1_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x108)
#define HWIO_QSERDES_TX0_DEBUG_BUS1_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS1_IN                    \
                in_dword(HWIO_QSERDES_TX0_DEBUG_BUS1_ADDR)
#define HWIO_QSERDES_TX0_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DEBUG_BUS1_ADDR, m)
#define HWIO_QSERDES_TX0_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                            0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                               0

#define HWIO_QSERDES_TX0_DEBUG_BUS2_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x10c)
#define HWIO_QSERDES_TX0_DEBUG_BUS2_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x10c)
#define HWIO_QSERDES_TX0_DEBUG_BUS2_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS2_IN                    \
                in_dword(HWIO_QSERDES_TX0_DEBUG_BUS2_ADDR)
#define HWIO_QSERDES_TX0_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DEBUG_BUS2_ADDR, m)
#define HWIO_QSERDES_TX0_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                              0

#define HWIO_QSERDES_TX0_DEBUG_BUS3_ADDR                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x110)
#define HWIO_QSERDES_TX0_DEBUG_BUS3_OFFS                                                     (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x110)
#define HWIO_QSERDES_TX0_DEBUG_BUS3_RMSK                                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS3_IN                    \
                in_dword(HWIO_QSERDES_TX0_DEBUG_BUS3_ADDR)
#define HWIO_QSERDES_TX0_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DEBUG_BUS3_ADDR, m)
#define HWIO_QSERDES_TX0_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                           0xff
#define HWIO_QSERDES_TX0_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                              0

#define HWIO_QSERDES_TX0_READ_EQCODE_ADDR                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x114)
#define HWIO_QSERDES_TX0_READ_EQCODE_OFFS                                                    (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x114)
#define HWIO_QSERDES_TX0_READ_EQCODE_RMSK                                                           0xf
#define HWIO_QSERDES_TX0_READ_EQCODE_IN                    \
                in_dword(HWIO_QSERDES_TX0_READ_EQCODE_ADDR)
#define HWIO_QSERDES_TX0_READ_EQCODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_READ_EQCODE_ADDR, m)
#define HWIO_QSERDES_TX0_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                        0xf
#define HWIO_QSERDES_TX0_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                          0

#define HWIO_QSERDES_TX0_READ_OFFSETCODE_ADDR                                                (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x118)
#define HWIO_QSERDES_TX0_READ_OFFSETCODE_OFFS                                                (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x118)
#define HWIO_QSERDES_TX0_READ_OFFSETCODE_RMSK                                                      0x1f
#define HWIO_QSERDES_TX0_READ_OFFSETCODE_IN                    \
                in_dword(HWIO_QSERDES_TX0_READ_OFFSETCODE_ADDR)
#define HWIO_QSERDES_TX0_READ_OFFSETCODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_READ_OFFSETCODE_ADDR, m)
#define HWIO_QSERDES_TX0_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                               0x1f
#define HWIO_QSERDES_TX0_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                                  0

#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_LOW_ADDR                                           (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x11c)
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_LOW_OFFS                                           (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x11c)
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_LOW_RMSK                                                 0xff
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_LOW_IN                    \
                in_dword(HWIO_QSERDES_TX0_IA_ERROR_COUNTER_LOW_ADDR)
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                             0xff
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                                0

#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_ADDR                                          (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x120)
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_OFFS                                          (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x120)
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_RMSK                                                0xff
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_IN                    \
                in_dword(HWIO_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_ADDR)
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                           0xff
#define HWIO_QSERDES_TX0_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                              0

#define HWIO_QSERDES_TX0_VGA_READ_CODE_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x124)
#define HWIO_QSERDES_TX0_VGA_READ_CODE_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x124)
#define HWIO_QSERDES_TX0_VGA_READ_CODE_RMSK                                                         0xf
#define HWIO_QSERDES_TX0_VGA_READ_CODE_IN                    \
                in_dword(HWIO_QSERDES_TX0_VGA_READ_CODE_ADDR)
#define HWIO_QSERDES_TX0_VGA_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_VGA_READ_CODE_ADDR, m)
#define HWIO_QSERDES_TX0_VGA_READ_CODE_READ_VGACODE_BMSK                                            0xf
#define HWIO_QSERDES_TX0_VGA_READ_CODE_READ_VGACODE_SHFT                                              0

#define HWIO_QSERDES_TX0_VTH_READ_CODE_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x128)
#define HWIO_QSERDES_TX0_VTH_READ_CODE_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x128)
#define HWIO_QSERDES_TX0_VTH_READ_CODE_RMSK                                                        0x1f
#define HWIO_QSERDES_TX0_VTH_READ_CODE_IN                    \
                in_dword(HWIO_QSERDES_TX0_VTH_READ_CODE_ADDR)
#define HWIO_QSERDES_TX0_VTH_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_VTH_READ_CODE_ADDR, m)
#define HWIO_QSERDES_TX0_VTH_READ_CODE_VTH_CODE_DEBUG_BMSK                                         0x1f
#define HWIO_QSERDES_TX0_VTH_READ_CODE_VTH_CODE_DEBUG_SHFT                                            0

#define HWIO_QSERDES_TX0_DFE_TAP1_READ_CODE_ADDR                                             (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x12c)
#define HWIO_QSERDES_TX0_DFE_TAP1_READ_CODE_OFFS                                             (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x12c)
#define HWIO_QSERDES_TX0_DFE_TAP1_READ_CODE_RMSK                                                   0x1f
#define HWIO_QSERDES_TX0_DFE_TAP1_READ_CODE_IN                    \
                in_dword(HWIO_QSERDES_TX0_DFE_TAP1_READ_CODE_ADDR)
#define HWIO_QSERDES_TX0_DFE_TAP1_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_QSERDES_TX0_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                                     0x1f
#define HWIO_QSERDES_TX0_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                        0

#define HWIO_QSERDES_TX0_DFE_TAP2_READ_CODE_ADDR                                             (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x130)
#define HWIO_QSERDES_TX0_DFE_TAP2_READ_CODE_OFFS                                             (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x130)
#define HWIO_QSERDES_TX0_DFE_TAP2_READ_CODE_RMSK                                                   0x1f
#define HWIO_QSERDES_TX0_DFE_TAP2_READ_CODE_IN                    \
                in_dword(HWIO_QSERDES_TX0_DFE_TAP2_READ_CODE_ADDR)
#define HWIO_QSERDES_TX0_DFE_TAP2_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_QSERDES_TX0_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                                     0x1f
#define HWIO_QSERDES_TX0_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                        0

#define HWIO_QSERDES_TX0_IDAC_STATUS_I_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x134)
#define HWIO_QSERDES_TX0_IDAC_STATUS_I_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x134)
#define HWIO_QSERDES_TX0_IDAC_STATUS_I_RMSK                                                        0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_I_IN                    \
                in_dword(HWIO_QSERDES_TX0_IDAC_STATUS_I_ADDR)
#define HWIO_QSERDES_TX0_IDAC_STATUS_I_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IDAC_STATUS_I_ADDR, m)
#define HWIO_QSERDES_TX0_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                          0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                             0

#define HWIO_QSERDES_TX0_IDAC_STATUS_IBAR_ADDR                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x138)
#define HWIO_QSERDES_TX0_IDAC_STATUS_IBAR_OFFS                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x138)
#define HWIO_QSERDES_TX0_IDAC_STATUS_IBAR_RMSK                                                     0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_IBAR_IN                    \
                in_dword(HWIO_QSERDES_TX0_IDAC_STATUS_IBAR_ADDR)
#define HWIO_QSERDES_TX0_IDAC_STATUS_IBAR_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_QSERDES_TX0_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                      0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                         0

#define HWIO_QSERDES_TX0_IDAC_STATUS_Q_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x13c)
#define HWIO_QSERDES_TX0_IDAC_STATUS_Q_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x13c)
#define HWIO_QSERDES_TX0_IDAC_STATUS_Q_RMSK                                                        0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_Q_IN                    \
                in_dword(HWIO_QSERDES_TX0_IDAC_STATUS_Q_ADDR)
#define HWIO_QSERDES_TX0_IDAC_STATUS_Q_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IDAC_STATUS_Q_ADDR, m)
#define HWIO_QSERDES_TX0_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                          0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                             0

#define HWIO_QSERDES_TX0_IDAC_STATUS_QBAR_ADDR                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x140)
#define HWIO_QSERDES_TX0_IDAC_STATUS_QBAR_OFFS                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x140)
#define HWIO_QSERDES_TX0_IDAC_STATUS_QBAR_RMSK                                                     0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_QBAR_IN                    \
                in_dword(HWIO_QSERDES_TX0_IDAC_STATUS_QBAR_ADDR)
#define HWIO_QSERDES_TX0_IDAC_STATUS_QBAR_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_QSERDES_TX0_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                      0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                         0

#define HWIO_QSERDES_TX0_IDAC_STATUS_A_ADDR                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x144)
#define HWIO_QSERDES_TX0_IDAC_STATUS_A_OFFS                                                  (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x144)
#define HWIO_QSERDES_TX0_IDAC_STATUS_A_RMSK                                                        0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_A_IN                    \
                in_dword(HWIO_QSERDES_TX0_IDAC_STATUS_A_ADDR)
#define HWIO_QSERDES_TX0_IDAC_STATUS_A_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IDAC_STATUS_A_ADDR, m)
#define HWIO_QSERDES_TX0_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                          0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                             0

#define HWIO_QSERDES_TX0_IDAC_STATUS_ABAR_ADDR                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x148)
#define HWIO_QSERDES_TX0_IDAC_STATUS_ABAR_OFFS                                               (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x148)
#define HWIO_QSERDES_TX0_IDAC_STATUS_ABAR_RMSK                                                     0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_ABAR_IN                    \
                in_dword(HWIO_QSERDES_TX0_IDAC_STATUS_ABAR_ADDR)
#define HWIO_QSERDES_TX0_IDAC_STATUS_ABAR_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_QSERDES_TX0_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                      0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                         0

#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_ADDR                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x14c)
#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_OFFS                                              (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x14c)
#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_RMSK                                                    0x1f
#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_IN                    \
                in_dword(HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_ADDR)
#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                               0x10
#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                                  4
#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                                  0x8
#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                                    3
#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                      0x7
#define HWIO_QSERDES_TX0_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                        0

#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_ADDR                                           (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x150)
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_OFFS                                           (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x150)
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_RMSK                                                 0x3f
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IN                    \
                in_dword(HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_ADDR)
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                                0x20
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                                   5
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                                 0x10
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                                    4
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                                 0x8
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                                   3
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                                  0x4
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                                    2
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                                 0x2
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                                   1
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                                  0x1
#define HWIO_QSERDES_TX0_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                                    0

#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_ADDR                                          (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x154)
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_OFFS                                          (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x154)
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_RMSK                                                0x3f
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_IN                    \
                in_dword(HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_ADDR)
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                            0x20
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                               5
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                             0x10
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                                4
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                             0x8
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                               3
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                              0x4
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                                2
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                             0x2
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                               1
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                              0x1
#define HWIO_QSERDES_TX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                                0

#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_ADDR                                                 (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x158)
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_OFFS                                                 (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x158)
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_RMSK                                                       0x7f
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_IN                    \
                in_dword(HWIO_QSERDES_TX0_DCC_CAL_STATUS_ADDR)
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DCC_CAL_STATUS_ADDR, m)
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                               0x40
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                                  6
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                              0x20
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                                 5
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                                 0x10
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                                    4
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                                    0x8
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                      3
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                                   0x7
#define HWIO_QSERDES_TX0_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                                     0

#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_ADDR                                           (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x15c)
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_OFFS                                           (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x15c)
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_RMSK                                                 0xff
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_ADDR)
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_ADDR, m)
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                            0x80
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                               7
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                             0x70
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                                4
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                               0x8
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                                 3
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                                0x7
#define HWIO_QSERDES_TX0_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                                  0

#define HWIO_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_ADDR                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x160)
#define HWIO_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_OFFS                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x160)
#define HWIO_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_RMSK                                             0x3f
#define HWIO_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_IN                    \
                in_dword(HWIO_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_ADDR)
#define HWIO_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_ADDR, m)
#define HWIO_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_BMSK                        0x3f
#define HWIO_QSERDES_TX0_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_SHFT                           0

#define HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_ADDR                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE      + 0x164)
#define HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_OFFS                                       (QSERDES_TX0_QSERDES_TX0_PCIE3_QMP_TX_REG_BASE_OFFS + 0x164)
#define HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_RMSK                                              0x3
#define HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_IN                    \
                in_dword(HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_ADDR)
#define HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_ADDR, m)
#define HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_BMSK                          0x2
#define HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_SHFT                            1
#define HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_BMSK                          0x1
#define HWIO_QSERDES_TX0_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_SHFT                            0

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX
 *--------------------------------------------------------------------------*/

#define QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE                                                     (0x0)
#define QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_SIZE                                                0x200
#define QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_USED                                                0x1fc
#define QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS                                                0x00007000

#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_ADDR                                                           (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x0)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_OFFS                                                           (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x0)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_RMSK                                                                 0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_ADDR)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_IN)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                               0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                                  0

#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x4)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x4)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_RMSK                                                              0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ADDR)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                                         0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                                            0

#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_ADDR                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x8)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_OFFS                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x8)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_RMSK                                                                      0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_ADDR)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FO_GAIN_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FO_GAIN_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FO_GAIN_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_FO_GAIN_IN)
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                                         0x7f
#define HWIO_QSERDES_RX0_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                                            0

#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_ADDR                                                           (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xc)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_OFFS                                                           (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xc)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_RMSK                                                                 0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_IN)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                               0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                                  0

#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x10)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x10)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_RMSK                                                              0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                                         0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                                            0

#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_ADDR                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x14)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_OFFS                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x14)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_RMSK                                                                      0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_GAIN_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_GAIN_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_GAIN_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SO_GAIN_IN)
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                                         0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                                            0

#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ADDR                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x18)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_OFFS                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x18)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                                       0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                                          0

#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1c)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_OFFS                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1c)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                                          0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                                 0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                                    0

#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x20)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x20)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_IN)
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                                 0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                                    0

#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ADDR                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x24)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_OFFS                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x24)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                                       0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                                          0

#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x28)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_OFFS                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x28)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                                          0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                                 0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                                    0

#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x2c)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x2c)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_IN)
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                                 0x7f
#define HWIO_QSERDES_RX0_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                                    0

#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ADDR                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x30)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_OFFS                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x30)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ADDR)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                                       0x7f
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                                          0

#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x34)
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_OFFS                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x34)
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                                     0x7f
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                                         0x40
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                                            6
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                                  0x3f
#define HWIO_QSERDES_RX0_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                                     0

#define HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR                                                         (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x38)
#define HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_OFFS                                                         (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x38)
#define HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR)
#define HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                           0xff
#define HWIO_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                              0

#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ADDR                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x3c)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_OFFS                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x3c)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RMSK                                                           0xff
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ADDR)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                                 0xff
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                                    0

#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x40)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_OFFS                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x40)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                                           0xf
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ADDR)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                                0xf
#define HWIO_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                                  0

#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x44)
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x44)
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR)
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_IN)
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                           0x80
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                              7
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                                          0x40
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                                             6
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                                          0x20
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                                             5
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                                          0x10
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                                             4
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                            0x8
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                              3
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                                              0x4
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                                                2
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                                  0x2
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                                    1
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                              0x1
#define HWIO_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                                0

#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_ADDR                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x48)
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_OFFS                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x48)
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_RMSK                                                                     0xff
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_PI_CTRL2_ADDR)
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_PI_CTRL2_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_PI_CTRL2_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_PI_CTRL2_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_PI_CTRL2_IN)
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_BMSK                                                 0x80
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_SHFT                                                    7
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_10_BMSK                                                          0x40
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_10_SHFT                                                             6
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_01_BMSK                                                          0x20
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_01_SHFT                                                             5
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_00_BMSK                                                          0x10
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_00_SHFT                                                             4
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_BMSK                                                      0x8
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_SHFT                                                        3
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_BMSK                                              0x4
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_SHFT                                                2
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_BMSK                                              0x2
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_SHFT                                                1
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_BMSK                                              0x1
#define HWIO_QSERDES_RX0_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_SHFT                                                0

#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x4c)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x4c)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_RMSK                                                                  0x3f
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_IN)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                                   0x3f
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                                      0

#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x50)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x50)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_RMSK                                                                  0x3f
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_IN)
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                                   0x3f
#define HWIO_QSERDES_RX0_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                                      0

#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x54)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x54)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_RMSK                                                                    0x1f
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_IN)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                                       0x1f
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                                          0

#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x58)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x58)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_RMSK                                                                    0x1f
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_IN                    \
                in_dword(HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_ADDR)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_IN)
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                                       0x1f
#define HWIO_QSERDES_RX0_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                                          0

#define HWIO_QSERDES_RX0_AUX_CONTROL_ADDR                                                                 (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x5c)
#define HWIO_QSERDES_RX0_AUX_CONTROL_OFFS                                                                 (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x5c)
#define HWIO_QSERDES_RX0_AUX_CONTROL_RMSK                                                                       0x7f
#define HWIO_QSERDES_RX0_AUX_CONTROL_IN                    \
                in_dword(HWIO_QSERDES_RX0_AUX_CONTROL_ADDR)
#define HWIO_QSERDES_RX0_AUX_CONTROL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AUX_CONTROL_ADDR, m)
#define HWIO_QSERDES_RX0_AUX_CONTROL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_AUX_CONTROL_ADDR,v)
#define HWIO_QSERDES_RX0_AUX_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AUX_CONTROL_ADDR,m,v,HWIO_QSERDES_RX0_AUX_CONTROL_IN)
#define HWIO_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_BMSK                                                0x40
#define HWIO_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_SHFT                                                   6
#define HWIO_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_BMSK                                                            0x3f
#define HWIO_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_SHFT                                                               0

#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ADDR                                                      (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x60)
#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_OFFS                                                      (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x60)
#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_RMSK                                                            0xf0
#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_IN                    \
                in_dword(HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ADDR)
#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_BMSK                                       0x80
#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_SHFT                                          7
#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                                            0x70
#define HWIO_QSERDES_RX0_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                                               4

#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x64)
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x64)
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IN                    \
                in_dword(HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR)
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IN)
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                       0x80
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                          7
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                                   0x40
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                      6
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                        0x20
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                           5
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                                    0x10
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                       4
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                                   0x8
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                                     3
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                                  0x4
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                                    2
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                       0x2
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                         1
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                          0x1
#define HWIO_QSERDES_RX0_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                            0

#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x68)
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x68)
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_RMSK                                                                     0x1
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_IN                    \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_ENABLE_ADDR)
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_ENABLE_ADDR,m,v,HWIO_QSERDES_RX0_AC_JTAG_ENABLE_IN)
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                          0x1
#define HWIO_QSERDES_RX0_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                            0

#define HWIO_QSERDES_RX0_AC_JTAG_INITP_ADDR                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x6c)
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_OFFS                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x6c)
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_RMSK                                                                      0x3
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_IN                    \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_INITP_ADDR)
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_INITP_ADDR, m)
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_INITP_ADDR,v)
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_INITP_ADDR,m,v,HWIO_QSERDES_RX0_AC_JTAG_INITP_IN)
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                                    0x2
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                      1
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                        0x1
#define HWIO_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                          0

#define HWIO_QSERDES_RX0_AC_JTAG_INITN_ADDR                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x70)
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_OFFS                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x70)
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_RMSK                                                                      0x3
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_IN                    \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_INITN_ADDR)
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_INITN_ADDR, m)
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_INITN_ADDR,v)
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_INITN_ADDR,m,v,HWIO_QSERDES_RX0_AC_JTAG_INITN_IN)
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                                    0x2
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                      1
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                        0x1
#define HWIO_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                          0

#define HWIO_QSERDES_RX0_AC_JTAG_LVL_ADDR                                                                 (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x74)
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_OFFS                                                                 (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x74)
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_RMSK                                                                        0x1
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_IN                    \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_LVL_ADDR)
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_LVL_ADDR, m)
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_LVL_ADDR,v)
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_LVL_ADDR,m,v,HWIO_QSERDES_RX0_AC_JTAG_LVL_IN)
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                            0x1
#define HWIO_QSERDES_RX0_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                              0

#define HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x78)
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_OFFS                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x78)
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_RMSK                                                                       0x1
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_IN                    \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR)
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR, m)
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR,v)
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_MODE_ADDR,m,v,HWIO_QSERDES_RX0_AC_JTAG_MODE_IN)
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                          0x1
#define HWIO_QSERDES_RX0_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                            0

#define HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x7c)
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_OFFS                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x7c)
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_RMSK                                                                      0x1
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_IN                    \
                in_dword(HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR)
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR, m)
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR,v)
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_AC_JTAG_RESET_ADDR,m,v,HWIO_QSERDES_RX0_AC_JTAG_RESET_IN)
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                        0x1
#define HWIO_QSERDES_RX0_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                          0

#define HWIO_QSERDES_RX0_RX_TERM_BW_ADDR                                                                  (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x80)
#define HWIO_QSERDES_RX0_RX_TERM_BW_OFFS                                                                  (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x80)
#define HWIO_QSERDES_RX0_RX_TERM_BW_RMSK                                                                        0xff
#define HWIO_QSERDES_RX0_RX_TERM_BW_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_TERM_BW_ADDR)
#define HWIO_QSERDES_RX0_RX_TERM_BW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_TERM_BW_ADDR, m)
#define HWIO_QSERDES_RX0_RX_TERM_BW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_TERM_BW_ADDR,v)
#define HWIO_QSERDES_RX0_RX_TERM_BW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_TERM_BW_ADDR,m,v,HWIO_QSERDES_RX0_RX_TERM_BW_IN)
#define HWIO_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                                       0xc0
#define HWIO_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                                          6
#define HWIO_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                                       0x30
#define HWIO_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                                          4
#define HWIO_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                                        0xc
#define HWIO_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                                          2
#define HWIO_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                                        0x3
#define HWIO_QSERDES_RX0_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                                          0

#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x84)
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_OFFS                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x84)
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RMSK                                                                     0x7f
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR)
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_IN)
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                          0x40
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                             6
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                         0x20
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                            5
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                             0x10
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                                4
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                          0x8
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                            3
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                              0x4
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                                2
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                          0x2
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                            1
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                              0x1
#define HWIO_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                                0

#define HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x88)
#define HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x88)
#define HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_RMSK                                                              0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                                       0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                                          0

#define HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x8c)
#define HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_OFFS                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x8c)
#define HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                                           0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                                   0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x90)
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x90)
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_RMSK                                                              0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                       0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                          0

#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x94)
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x94)
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                           0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                                   0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x98)
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x98)
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_RMSK                                                              0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                       0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                          0

#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x9c)
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x9c)
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                           0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                                   0x1f
#define HWIO_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_IDAC_EN_ADDR                                                                  (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xa0)
#define HWIO_QSERDES_RX0_RX_IDAC_EN_OFFS                                                                  (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xa0)
#define HWIO_QSERDES_RX0_RX_IDAC_EN_RMSK                                                                        0xff
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_EN_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_EN_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_EN_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_EN_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_EN_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_BMSK                                                    0x80
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_SHFT                                                       7
#define HWIO_QSERDES_RX0_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                                   0x40
#define HWIO_QSERDES_RX0_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                                      6
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_BMSK                                                               0x20
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_SHFT                                                                  5
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                        0x10
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                           4
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                         0x8
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                           3
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                             0x4
#define HWIO_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                               2
#define HWIO_QSERDES_RX0_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                                 0x2
#define HWIO_QSERDES_RX0_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                                   1
#define HWIO_QSERDES_RX0_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                                     0x1
#define HWIO_QSERDES_RX0_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                                       0

#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_ADDR                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xa4)
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_OFFS                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xa4)
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_RMSK                                                                   0xff
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_ENABLES_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_ENABLES_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_ENABLES_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_BMSK                                              0x80
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_SHFT                                                 7
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_BMSK                                             0x40
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_SHFT                                                6
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                       0x3f
#define HWIO_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                          0

#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_ADDR                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xa8)
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_OFFS                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xa8)
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_RMSK                                                                      0x3f
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_SIGN_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_SIGN_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_SIGN_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_SIGN_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_SIGN_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                            0x3f
#define HWIO_QSERDES_RX0_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                               0

#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ADDR                                                           (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xac)
#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_OFFS                                                           (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xac)
#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_RMSK                                                                  0x3
#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ADDR)
#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                                     0x2
#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                                       1
#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                                         0x1
#define HWIO_QSERDES_RX0_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                                           0

#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                                          (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xb0)
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                                          (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xb0)
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                                0x3f
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR)
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                               0x20
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                                  5
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                                   0x10
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                      4
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                                0x8
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                                  3
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                                    0x4
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                      2
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                                0x2
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                                  1
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                                    0x1
#define HWIO_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                      0

#define HWIO_QSERDES_RX0_DFE_1_ADDR                                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xb4)
#define HWIO_QSERDES_RX0_DFE_1_OFFS                                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xb4)
#define HWIO_QSERDES_RX0_DFE_1_RMSK                                                                             0xff
#define HWIO_QSERDES_RX0_DFE_1_IN                    \
                in_dword(HWIO_QSERDES_RX0_DFE_1_ADDR)
#define HWIO_QSERDES_RX0_DFE_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_1_ADDR, m)
#define HWIO_QSERDES_RX0_DFE_1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_1_ADDR,v)
#define HWIO_QSERDES_RX0_DFE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_1_ADDR,m,v,HWIO_QSERDES_RX0_DFE_1_IN)
#define HWIO_QSERDES_RX0_DFE_1_TAP1CODE_MAN_VAL_BMSK                                                            0xf8
#define HWIO_QSERDES_RX0_DFE_1_TAP1CODE_MAN_VAL_SHFT                                                               3
#define HWIO_QSERDES_RX0_DFE_1_KTAP1_BMSK                                                                        0x7
#define HWIO_QSERDES_RX0_DFE_1_KTAP1_SHFT                                                                          0

#define HWIO_QSERDES_RX0_DFE_2_ADDR                                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xb8)
#define HWIO_QSERDES_RX0_DFE_2_OFFS                                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xb8)
#define HWIO_QSERDES_RX0_DFE_2_RMSK                                                                             0xff
#define HWIO_QSERDES_RX0_DFE_2_IN                    \
                in_dword(HWIO_QSERDES_RX0_DFE_2_ADDR)
#define HWIO_QSERDES_RX0_DFE_2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_2_ADDR, m)
#define HWIO_QSERDES_RX0_DFE_2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_2_ADDR,v)
#define HWIO_QSERDES_RX0_DFE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_2_ADDR,m,v,HWIO_QSERDES_RX0_DFE_2_IN)
#define HWIO_QSERDES_RX0_DFE_2_TAP2CODE_MAN_VAL_BMSK                                                            0xf8
#define HWIO_QSERDES_RX0_DFE_2_TAP2CODE_MAN_VAL_SHFT                                                               3
#define HWIO_QSERDES_RX0_DFE_2_KTAP2_BMSK                                                                        0x7
#define HWIO_QSERDES_RX0_DFE_2_KTAP2_SHFT                                                                          0

#define HWIO_QSERDES_RX0_DFE_3_ADDR                                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xbc)
#define HWIO_QSERDES_RX0_DFE_3_OFFS                                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xbc)
#define HWIO_QSERDES_RX0_DFE_3_RMSK                                                                             0xff
#define HWIO_QSERDES_RX0_DFE_3_IN                    \
                in_dword(HWIO_QSERDES_RX0_DFE_3_ADDR)
#define HWIO_QSERDES_RX0_DFE_3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_3_ADDR, m)
#define HWIO_QSERDES_RX0_DFE_3_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_3_ADDR,v)
#define HWIO_QSERDES_RX0_DFE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_3_ADDR,m,v,HWIO_QSERDES_RX0_DFE_3_IN)
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_MODE_BMSK                                                                0xc0
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_MODE_SHFT                                                                   6
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_EN_BMSK                                                                  0x20
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_EN_SHFT                                                                     5
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                                           0x10
#define HWIO_QSERDES_RX0_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                                              4
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_MODE_BMSK                                                                 0xc
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_MODE_SHFT                                                                   2
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_EN_BMSK                                                                   0x2
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_EN_SHFT                                                                     1
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                                            0x1
#define HWIO_QSERDES_RX0_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                                              0

#define HWIO_QSERDES_RX0_DFE_4_ADDR                                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xc0)
#define HWIO_QSERDES_RX0_DFE_4_OFFS                                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xc0)
#define HWIO_QSERDES_RX0_DFE_4_RMSK                                                                             0xff
#define HWIO_QSERDES_RX0_DFE_4_IN                    \
                in_dword(HWIO_QSERDES_RX0_DFE_4_ADDR)
#define HWIO_QSERDES_RX0_DFE_4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_4_ADDR, m)
#define HWIO_QSERDES_RX0_DFE_4_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_4_ADDR,v)
#define HWIO_QSERDES_RX0_DFE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_4_ADDR,m,v,HWIO_QSERDES_RX0_DFE_4_IN)
#define HWIO_QSERDES_RX0_DFE_4_PRE_CODE_DEP_DISABLE_BMSK                                                        0x80
#define HWIO_QSERDES_RX0_DFE_4_PRE_CODE_DEP_DISABLE_SHFT                                                           7
#define HWIO_QSERDES_RX0_DFE_4_VTHADP_SEL_BMSK                                                                  0x40
#define HWIO_QSERDES_RX0_DFE_4_VTHADP_SEL_SHFT                                                                     6
#define HWIO_QSERDES_RX0_DFE_4_TX_ADPT_EN_MUX_BMSK                                                              0x20
#define HWIO_QSERDES_RX0_DFE_4_TX_ADPT_EN_MUX_SHFT                                                                 5
#define HWIO_QSERDES_RX0_DFE_4_TX_ADPT_EN_BMSK                                                                  0x10
#define HWIO_QSERDES_RX0_DFE_4_TX_ADPT_EN_SHFT                                                                     4
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_BYP_EN_MUX_BMSK                                                           0x8
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_BYP_EN_MUX_SHFT                                                             3
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_EN_MUX_BMSK                                                               0x4
#define HWIO_QSERDES_RX0_DFE_4_TAP2ADP_EN_MUX_SHFT                                                                 2
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_BYP_EN_MUX_BMSK                                                           0x2
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_BYP_EN_MUX_SHFT                                                             1
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_EN_MUX_BMSK                                                               0x1
#define HWIO_QSERDES_RX0_DFE_4_TAP1ADP_EN_MUX_SHFT                                                                 0

#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xc4)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xc4)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_RMSK                                                              0x3f
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_IN                    \
                in_dword(HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ADDR)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ADDR, m)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ADDR,v)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_ADDR,m,v,HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_IN)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_BMSK                                                  0x3f
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_SHFT                                                     0

#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xc8)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xc8)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_RMSK                                                              0x3f
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_IN                    \
                in_dword(HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ADDR)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ADDR, m)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ADDR,v)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_ADDR,m,v,HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_IN)
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_BMSK                                                  0x3f
#define HWIO_QSERDES_RX0_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_SHFT                                                     0

#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xcc)
#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xcc)
#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_RMSK                                                              0xff
#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_IN                    \
                in_dword(HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_ADDR)
#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_ADDR, m)
#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_ADDR,v)
#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_ADDR,m,v,HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_IN)
#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_POST_THRESH2_BMSK                                                 0xf0
#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_POST_THRESH2_SHFT                                                    4
#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_POST_THRESH1_BMSK                                                  0xf
#define HWIO_QSERDES_RX0_TX_ADAPT_POST_THRESH_POST_THRESH1_SHFT                                                    0

#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xd0)
#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xd0)
#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_RMSK                                                              0xff
#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_IN                    \
                in_dword(HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ADDR)
#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ADDR, m)
#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ADDR,v)
#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_ADDR,m,v,HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_IN)
#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_BMSK                                                 0xf0
#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_SHFT                                                    4
#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_BMSK                                                  0xf
#define HWIO_QSERDES_RX0_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_SHFT                                                    0

#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xd4)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xd4)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_RMSK                                                                    0xff
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_IN)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                         0x80
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                            7
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                        0x60
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                           5
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                          0x10
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                             4
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                                    0x8
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                      3
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_KVGA_BMSK                                                                0x7
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL1_KVGA_SHFT                                                                  0

#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xd8)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xd8)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_RMSK                                                                    0xff
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_IN)
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VTH_CAL_KVGA_BMSK                                                       0xc0
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VTH_CAL_KVGA_SHFT                                                          6
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                                  0x20
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                                     5
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                      0x10
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                         4
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                                     0xf
#define HWIO_QSERDES_RX0_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                                       0

#define HWIO_QSERDES_RX0_GM_CAL_ADDR                                                                      (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xdc)
#define HWIO_QSERDES_RX0_GM_CAL_OFFS                                                                      (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xdc)
#define HWIO_QSERDES_RX0_GM_CAL_RMSK                                                                            0x1f
#define HWIO_QSERDES_RX0_GM_CAL_IN                    \
                in_dword(HWIO_QSERDES_RX0_GM_CAL_ADDR)
#define HWIO_QSERDES_RX0_GM_CAL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_GM_CAL_ADDR, m)
#define HWIO_QSERDES_RX0_GM_CAL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_GM_CAL_ADDR,v)
#define HWIO_QSERDES_RX0_GM_CAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_GM_CAL_ADDR,m,v,HWIO_QSERDES_RX0_GM_CAL_IN)
#define HWIO_QSERDES_RX0_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                        0x1e
#define HWIO_QSERDES_RX0_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                           1
#define HWIO_QSERDES_RX0_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                            0x1
#define HWIO_QSERDES_RX0_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                              0

#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xe0)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xe0)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_ADDR)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_ADDR, m)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_ADDR,v)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_ADDR,m,v,HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_IN)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xe4)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xe4)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_ADDR)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_ADDR, m)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_ADDR,v)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_ADDR,m,v,HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_IN)
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ADDR                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xe8)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_OFFS                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xe8)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ADDR)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_BMSK                                          0x78
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_SHFT                                             3
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                                           0x4
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                                             2
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                                              0x2
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                                                1
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                                  0x1
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xec)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OFFS                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xec)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                                0x40
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                                   6
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                                    0x20
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                       5
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                               0x10
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                                  4
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                                     0xf
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                       0

#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xf0)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OFFS                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xf0)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                                         0x70
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                                            4
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                              0x8
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                                3
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                             0x4
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                               2
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                                   0x3
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                                     0

#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xf4)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OFFS                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xf4)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                             0x7f
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                             0x40
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                                6
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                                 0x20
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                                    5
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_BMSK                                  0x10
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_SHFT                                     4
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                               0xf
#define HWIO_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                                 0

#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR                                                         (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xf8)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_OFFS                                                         (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xf8)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_RMSK                                                               0xff
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                                   0xff
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0xfc)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0xfc)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_RMSK                                                               0x3
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                                  0x3
#define HWIO_QSERDES_RX0_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x100)
#define HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x100)
#define HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_RMSK                                                              0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                                            0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                                               0

#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ADDR                                                         (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x104)
#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_OFFS                                                         (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x104)
#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_RMSK                                                               0x7f
#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ADDR)
#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                               0x40
#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                                  6
#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                                          0x3f
#define HWIO_QSERDES_RX0_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                                             0

#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x108)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x108)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_IN)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x10c)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x10c)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_IN)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                                 (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x110)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                                 (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x110)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                       0xff
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                      0x80
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                         7
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                               0x70
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                                  4
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                                    0x8
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                      3
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                         0x4
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                           2
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                       0x2
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                         1
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                           0x1
#define HWIO_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                             0

#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x114)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x114)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                          0x1f
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                       0x1f
#define HWIO_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                          0

#define HWIO_QSERDES_RX0_SIGDET_ENABLES_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x118)
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x118)
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_RMSK                                                                    0xff
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_IN                    \
                in_dword(HWIO_QSERDES_RX0_SIGDET_ENABLES_ADDR)
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_ENABLES_ADDR, m)
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_ENABLES_ADDR,v)
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_ENABLES_ADDR,m,v,HWIO_QSERDES_RX0_SIGDET_ENABLES_IN)
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                                 0x80
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                                    7
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                                     0x60
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                        5
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                                     0x10
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                        4
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                                    0x8
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                      3
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                        0x4
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                          2
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                       0x2
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                         1
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_BMSK                                                           0x1
#define HWIO_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_SHFT                                                             0

#define HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x11c)
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_OFFS                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x11c)
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_RMSK                                                                      0xff
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR)
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR, m)
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR,v)
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_CNTRL_ADDR,m,v,HWIO_QSERDES_RX0_SIGDET_CNTRL_IN)
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                      0xf0
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                         4
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                        0xf
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                          0

#define HWIO_QSERDES_RX0_SIGDET_LVL_ADDR                                                                  (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x120)
#define HWIO_QSERDES_RX0_SIGDET_LVL_OFFS                                                                  (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x120)
#define HWIO_QSERDES_RX0_SIGDET_LVL_RMSK                                                                        0x3f
#define HWIO_QSERDES_RX0_SIGDET_LVL_IN                    \
                in_dword(HWIO_QSERDES_RX0_SIGDET_LVL_ADDR)
#define HWIO_QSERDES_RX0_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_LVL_ADDR, m)
#define HWIO_QSERDES_RX0_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_LVL_ADDR,v)
#define HWIO_QSERDES_RX0_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_LVL_ADDR,m,v,HWIO_QSERDES_RX0_SIGDET_LVL_IN)
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                        0x20
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                           5
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                         0x10
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                            4
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_BMSK                                                              0xf
#define HWIO_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_SHFT                                                                0

#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x124)
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OFFS                                                       (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x124)
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_RMSK                                                             0x1f
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_IN                    \
                in_dword(HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR)
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                        0x1e
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                           1
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                          0x1
#define HWIO_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                            0

#define HWIO_QSERDES_RX0_RX_BAND_ADDR                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x128)
#define HWIO_QSERDES_RX0_RX_BAND_OFFS                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x128)
#define HWIO_QSERDES_RX0_RX_BAND_RMSK                                                                           0x7f
#define HWIO_QSERDES_RX0_RX_BAND_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_BAND_ADDR)
#define HWIO_QSERDES_RX0_RX_BAND_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_BAND_ADDR, m)
#define HWIO_QSERDES_RX0_RX_BAND_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_BAND_ADDR,v)
#define HWIO_QSERDES_RX0_RX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_BAND_ADDR,m,v,HWIO_QSERDES_RX0_RX_BAND_IN)
#define HWIO_QSERDES_RX0_RX_BAND_RX_MODE_BAND_COUPLED_BMSK                                                      0x40
#define HWIO_QSERDES_RX0_RX_BAND_RX_MODE_BAND_COUPLED_SHFT                                                         6
#define HWIO_QSERDES_RX0_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                                    0x20
#define HWIO_QSERDES_RX0_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                                       5
#define HWIO_QSERDES_RX0_RX_BAND_RX_BAND_10_HALF_BMSK                                                           0x10
#define HWIO_QSERDES_RX0_RX_BAND_RX_BAND_10_HALF_SHFT                                                              4
#define HWIO_QSERDES_RX0_RX_BAND_RX_BAND_01_HALF_BMSK                                                            0x8
#define HWIO_QSERDES_RX0_RX_BAND_RX_BAND_01_HALF_SHFT                                                              3
#define HWIO_QSERDES_RX0_RX_BAND_RX_BAND_MUX_BMSK                                                                0x4
#define HWIO_QSERDES_RX0_RX_BAND_RX_BAND_MUX_SHFT                                                                  2
#define HWIO_QSERDES_RX0_RX_BAND_RX_BAND_BMSK                                                                    0x3
#define HWIO_QSERDES_RX0_RX_BAND_RX_BAND_SHFT                                                                      0

#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x12c)
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x12c)
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_RMSK                                                                   0x7
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_IN                    \
                in_dword(HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR)
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_IN)
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                            0x4
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                              2
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                            0x2
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                              1
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                        0x1
#define HWIO_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                          0

#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR                                                          (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x130)
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_OFFS                                                          (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x130)
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_RMSK                                                                 0xf
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_IN                    \
                in_dword(HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR)
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_IN)
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                                   0x8
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                                     3
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                       0x4
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                         2
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                          0x2
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                            1
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                              0x1
#define HWIO_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                                0

#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR                                                           (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x134)
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_OFFS                                                           (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x134)
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RMSK                                                                 0xff
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR)
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_INTERFACE_MODE_ADDR,m,v,HWIO_QSERDES_RX0_RX_INTERFACE_MODE_IN)
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                                    0x80
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                                       7
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_SVS_MODE_BMSK                                                        0x40
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_SVS_MODE_SHFT                                                           6
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                                   0x20
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                      5
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_BMSK                                   0x10
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_SHFT                                      4
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_BMSK                                              0x8
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_SHFT                                                3
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_BMSK                                                  0x4
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_SHFT                                                    2
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                                0x2
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                                  1
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                                    0x1
#define HWIO_QSERDES_RX0_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                      0

#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x138)
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_OFFS                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x138)
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_RMSK                                                                   0xff
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_IN                    \
                in_dword(HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR)
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR, m)
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR,v)
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_JITTER_GEN_MODE_ADDR,m,v,HWIO_QSERDES_RX0_JITTER_GEN_MODE_IN)
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                                     0xff
#define HWIO_QSERDES_RX0_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                        0

#define HWIO_QSERDES_RX0_SJ_AMP1_ADDR                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x13c)
#define HWIO_QSERDES_RX0_SJ_AMP1_OFFS                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x13c)
#define HWIO_QSERDES_RX0_SJ_AMP1_RMSK                                                                           0xff
#define HWIO_QSERDES_RX0_SJ_AMP1_IN                    \
                in_dword(HWIO_QSERDES_RX0_SJ_AMP1_ADDR)
#define HWIO_QSERDES_RX0_SJ_AMP1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SJ_AMP1_ADDR, m)
#define HWIO_QSERDES_RX0_SJ_AMP1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SJ_AMP1_ADDR,v)
#define HWIO_QSERDES_RX0_SJ_AMP1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SJ_AMP1_ADDR,m,v,HWIO_QSERDES_RX0_SJ_AMP1_IN)
#define HWIO_QSERDES_RX0_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                             0xff
#define HWIO_QSERDES_RX0_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                                0

#define HWIO_QSERDES_RX0_SJ_AMP2_ADDR                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x140)
#define HWIO_QSERDES_RX0_SJ_AMP2_OFFS                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x140)
#define HWIO_QSERDES_RX0_SJ_AMP2_RMSK                                                                           0xff
#define HWIO_QSERDES_RX0_SJ_AMP2_IN                    \
                in_dword(HWIO_QSERDES_RX0_SJ_AMP2_ADDR)
#define HWIO_QSERDES_RX0_SJ_AMP2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SJ_AMP2_ADDR, m)
#define HWIO_QSERDES_RX0_SJ_AMP2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SJ_AMP2_ADDR,v)
#define HWIO_QSERDES_RX0_SJ_AMP2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SJ_AMP2_ADDR,m,v,HWIO_QSERDES_RX0_SJ_AMP2_IN)
#define HWIO_QSERDES_RX0_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                             0xff
#define HWIO_QSERDES_RX0_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                                0

#define HWIO_QSERDES_RX0_SJ_PER1_ADDR                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x144)
#define HWIO_QSERDES_RX0_SJ_PER1_OFFS                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x144)
#define HWIO_QSERDES_RX0_SJ_PER1_RMSK                                                                           0xff
#define HWIO_QSERDES_RX0_SJ_PER1_IN                    \
                in_dword(HWIO_QSERDES_RX0_SJ_PER1_ADDR)
#define HWIO_QSERDES_RX0_SJ_PER1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SJ_PER1_ADDR, m)
#define HWIO_QSERDES_RX0_SJ_PER1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SJ_PER1_ADDR,v)
#define HWIO_QSERDES_RX0_SJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SJ_PER1_ADDR,m,v,HWIO_QSERDES_RX0_SJ_PER1_IN)
#define HWIO_QSERDES_RX0_SJ_PER1_SJ_PERIOD1_BMSK                                                                0xff
#define HWIO_QSERDES_RX0_SJ_PER1_SJ_PERIOD1_SHFT                                                                   0

#define HWIO_QSERDES_RX0_SJ_PER2_ADDR                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x148)
#define HWIO_QSERDES_RX0_SJ_PER2_OFFS                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x148)
#define HWIO_QSERDES_RX0_SJ_PER2_RMSK                                                                           0xff
#define HWIO_QSERDES_RX0_SJ_PER2_IN                    \
                in_dword(HWIO_QSERDES_RX0_SJ_PER2_ADDR)
#define HWIO_QSERDES_RX0_SJ_PER2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SJ_PER2_ADDR, m)
#define HWIO_QSERDES_RX0_SJ_PER2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SJ_PER2_ADDR,v)
#define HWIO_QSERDES_RX0_SJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SJ_PER2_ADDR,m,v,HWIO_QSERDES_RX0_SJ_PER2_IN)
#define HWIO_QSERDES_RX0_SJ_PER2_SJ_PERIOD2_BMSK                                                                0xff
#define HWIO_QSERDES_RX0_SJ_PER2_SJ_PERIOD2_SHFT                                                                   0

#define HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR                                                                 (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x14c)
#define HWIO_QSERDES_RX0_PPM_OFFSET1_OFFS                                                                 (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x14c)
#define HWIO_QSERDES_RX0_PPM_OFFSET1_RMSK                                                                       0xff
#define HWIO_QSERDES_RX0_PPM_OFFSET1_IN                    \
                in_dword(HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR)
#define HWIO_QSERDES_RX0_PPM_OFFSET1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR, m)
#define HWIO_QSERDES_RX0_PPM_OFFSET1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR,v)
#define HWIO_QSERDES_RX0_PPM_OFFSET1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_PPM_OFFSET1_ADDR,m,v,HWIO_QSERDES_RX0_PPM_OFFSET1_IN)
#define HWIO_QSERDES_RX0_PPM_OFFSET1_PPMOFFSET1_BMSK                                                            0xff
#define HWIO_QSERDES_RX0_PPM_OFFSET1_PPMOFFSET1_SHFT                                                               0

#define HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR                                                                 (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x150)
#define HWIO_QSERDES_RX0_PPM_OFFSET2_OFFS                                                                 (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x150)
#define HWIO_QSERDES_RX0_PPM_OFFSET2_RMSK                                                                       0xff
#define HWIO_QSERDES_RX0_PPM_OFFSET2_IN                    \
                in_dword(HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR)
#define HWIO_QSERDES_RX0_PPM_OFFSET2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR, m)
#define HWIO_QSERDES_RX0_PPM_OFFSET2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR,v)
#define HWIO_QSERDES_RX0_PPM_OFFSET2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_PPM_OFFSET2_ADDR,m,v,HWIO_QSERDES_RX0_PPM_OFFSET2_IN)
#define HWIO_QSERDES_RX0_PPM_OFFSET2_PPMOFFSET2_BMSK                                                            0xff
#define HWIO_QSERDES_RX0_PPM_OFFSET2_PPMOFFSET2_SHFT                                                               0

#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x154)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x154)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_IN                    \
                in_dword(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_IN)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                                    0

#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x158)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x158)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_IN                    \
                in_dword(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_IN)
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_MODE_00_LOW_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x15c)
#define HWIO_QSERDES_RX0_RX_MODE_00_LOW_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x15c)
#define HWIO_QSERDES_RX0_RX_MODE_00_LOW_RMSK                                                                    0xff
#define HWIO_QSERDES_RX0_RX_MODE_00_LOW_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_00_LOW_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_00_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_00_LOW_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_00_LOW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_00_LOW_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_00_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_00_LOW_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_00_LOW_IN)
#define HWIO_QSERDES_RX0_RX_MODE_00_LOW_RX_MODE_00_7_0_BMSK                                                     0xff
#define HWIO_QSERDES_RX0_RX_MODE_00_LOW_RX_MODE_00_7_0_SHFT                                                        0

#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH_ADDR                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x160)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH_OFFS                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x160)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH_RMSK                                                                   0xff
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_00_HIGH_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_00_HIGH_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_00_HIGH_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_00_HIGH_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_00_HIGH_IN)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH_RX_MODE_00_15_8_BMSK                                                   0xff
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH_RX_MODE_00_15_8_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x164)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x164)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_IN)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_RX_MODE_00_23_16_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH2_RX_MODE_00_23_16_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x168)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x168)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_IN)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_RX_MODE_00_31_24_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH3_RX_MODE_00_31_24_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x16c)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x16c)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_IN)
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_RX_MODE_00_39_32_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_MODE_00_HIGH4_RX_MODE_00_39_32_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_MODE_01_LOW_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x170)
#define HWIO_QSERDES_RX0_RX_MODE_01_LOW_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x170)
#define HWIO_QSERDES_RX0_RX_MODE_01_LOW_RMSK                                                                    0xff
#define HWIO_QSERDES_RX0_RX_MODE_01_LOW_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_01_LOW_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_01_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_01_LOW_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_01_LOW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_01_LOW_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_01_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_01_LOW_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_01_LOW_IN)
#define HWIO_QSERDES_RX0_RX_MODE_01_LOW_RX_MODE_01_7_0_BMSK                                                     0xff
#define HWIO_QSERDES_RX0_RX_MODE_01_LOW_RX_MODE_01_7_0_SHFT                                                        0

#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH_ADDR                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x174)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH_OFFS                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x174)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH_RMSK                                                                   0xff
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_01_HIGH_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_01_HIGH_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_01_HIGH_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_01_HIGH_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_01_HIGH_IN)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH_RX_MODE_01_15_8_BMSK                                                   0xff
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH_RX_MODE_01_15_8_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x178)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x178)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_IN)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_RX_MODE_01_23_16_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH2_RX_MODE_01_23_16_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x17c)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x17c)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_IN)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_RX_MODE_01_31_24_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH3_RX_MODE_01_31_24_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x180)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x180)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_IN)
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_RX_MODE_01_39_32_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_MODE_01_HIGH4_RX_MODE_01_39_32_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_MODE_10_LOW_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x184)
#define HWIO_QSERDES_RX0_RX_MODE_10_LOW_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x184)
#define HWIO_QSERDES_RX0_RX_MODE_10_LOW_RMSK                                                                    0xff
#define HWIO_QSERDES_RX0_RX_MODE_10_LOW_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_10_LOW_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_10_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_10_LOW_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_10_LOW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_10_LOW_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_10_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_10_LOW_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_10_LOW_IN)
#define HWIO_QSERDES_RX0_RX_MODE_10_LOW_RX_MODE_10_7_0_BMSK                                                     0xff
#define HWIO_QSERDES_RX0_RX_MODE_10_LOW_RX_MODE_10_7_0_SHFT                                                        0

#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH_ADDR                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x188)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH_OFFS                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x188)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH_RMSK                                                                   0xff
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_10_HIGH_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_10_HIGH_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_10_HIGH_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_10_HIGH_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_10_HIGH_IN)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH_RX_MODE_10_15_8_BMSK                                                   0xff
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH_RX_MODE_10_15_8_SHFT                                                      0

#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x18c)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x18c)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_IN)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_RX_MODE_10_23_16_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH2_RX_MODE_10_23_16_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x190)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x190)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_IN)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_RX_MODE_10_31_24_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH3_RX_MODE_10_31_24_SHFT                                                    0

#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x194)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x194)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_ADDR)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_ADDR, m)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_ADDR,v)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_ADDR,m,v,HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_IN)
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_RX_MODE_10_39_32_BMSK                                                 0xff
#define HWIO_QSERDES_RX0_RX_MODE_10_HIGH4_RX_MODE_10_39_32_SHFT                                                    0

#define HWIO_QSERDES_RX0_PHPRE_CTRL_ADDR                                                                  (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x198)
#define HWIO_QSERDES_RX0_PHPRE_CTRL_OFFS                                                                  (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x198)
#define HWIO_QSERDES_RX0_PHPRE_CTRL_RMSK                                                                        0xff
#define HWIO_QSERDES_RX0_PHPRE_CTRL_IN                    \
                in_dword(HWIO_QSERDES_RX0_PHPRE_CTRL_ADDR)
#define HWIO_QSERDES_RX0_PHPRE_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PHPRE_CTRL_ADDR, m)
#define HWIO_QSERDES_RX0_PHPRE_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_PHPRE_CTRL_ADDR,v)
#define HWIO_QSERDES_RX0_PHPRE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_PHPRE_CTRL_ADDR,m,v,HWIO_QSERDES_RX0_PHPRE_CTRL_IN)
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_ADP_MODE_BMSK                                                         0x80
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_ADP_MODE_SHFT                                                            7
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_SIGN_BMSK                                                        0x40
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_SIGN_SHFT                                                           6
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_BMSK                                                             0x3c
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_GAIN_SHFT                                                                2
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_MUX_BMSK                                                            0x2
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_MUX_SHFT                                                              1
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_BMSK                                                                0x1
#define HWIO_QSERDES_RX0_PHPRE_CTRL_PHPRE_EN_SHFT                                                                  0

#define HWIO_QSERDES_RX0_PHPRE_INITVAL_ADDR                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x19c)
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_OFFS                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x19c)
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_RMSK                                                                     0x3f
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_IN                    \
                in_dword(HWIO_QSERDES_RX0_PHPRE_INITVAL_ADDR)
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PHPRE_INITVAL_ADDR, m)
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_PHPRE_INITVAL_ADDR,v)
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_PHPRE_INITVAL_ADDR,m,v,HWIO_QSERDES_RX0_PHPRE_INITVAL_IN)
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_PHPRE_INITVAL_BMSK                                                       0x3f
#define HWIO_QSERDES_RX0_PHPRE_INITVAL_PHPRE_INITVAL_SHFT                                                          0

#define HWIO_QSERDES_RX0_DFE_EN_TIMER_ADDR                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1a0)
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_OFFS                                                                (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1a0)
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_RMSK                                                                      0xff
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_IN                    \
                in_dword(HWIO_QSERDES_RX0_DFE_EN_TIMER_ADDR)
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_EN_TIMER_ADDR, m)
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_EN_TIMER_ADDR,v)
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_EN_TIMER_ADDR,m,v,HWIO_QSERDES_RX0_DFE_EN_TIMER_IN)
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                                     0xff
#define HWIO_QSERDES_RX0_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                        0

#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1a4)
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_OFFS                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1a4)
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_RMSK                                                          0x3f
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR)
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_ADDR,m,v,HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_IN)
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                                     0x38
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                        3
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_BMSK                                      0x7
#define HWIO_QSERDES_RX0_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_SHFT                                        0

#define HWIO_QSERDES_RX0_DCC_CTRL1_ADDR                                                                   (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1a8)
#define HWIO_QSERDES_RX0_DCC_CTRL1_OFFS                                                                   (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1a8)
#define HWIO_QSERDES_RX0_DCC_CTRL1_RMSK                                                                         0xff
#define HWIO_QSERDES_RX0_DCC_CTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX0_DCC_CTRL1_ADDR)
#define HWIO_QSERDES_RX0_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DCC_CTRL1_ADDR, m)
#define HWIO_QSERDES_RX0_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_DCC_CTRL1_ADDR,v)
#define HWIO_QSERDES_RX0_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DCC_CTRL1_ADDR,m,v,HWIO_QSERDES_RX0_DCC_CTRL1_IN)
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                                   0x80
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                      7
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                       0x40
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                          6
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                      0x30
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                         4
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                      0x8
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                        3
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                                     0x4
#define HWIO_QSERDES_RX0_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                       2
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                        0x2
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                          1
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                            0x1
#define HWIO_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                              0

#define HWIO_QSERDES_RX0_DCC_CTRL2_ADDR                                                                   (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1ac)
#define HWIO_QSERDES_RX0_DCC_CTRL2_OFFS                                                                   (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1ac)
#define HWIO_QSERDES_RX0_DCC_CTRL2_RMSK                                                                         0x7f
#define HWIO_QSERDES_RX0_DCC_CTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX0_DCC_CTRL2_ADDR)
#define HWIO_QSERDES_RX0_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_DCC_CTRL2_ADDR, m)
#define HWIO_QSERDES_RX0_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_DCC_CTRL2_ADDR,v)
#define HWIO_QSERDES_RX0_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_DCC_CTRL2_ADDR,m,v,HWIO_QSERDES_RX0_DCC_CTRL2_IN)
#define HWIO_QSERDES_RX0_DCC_CTRL2_BYPASS_DCCCAL_PI_BMSK                                                        0x40
#define HWIO_QSERDES_RX0_DCC_CTRL2_BYPASS_DCCCAL_PI_SHFT                                                           6
#define HWIO_QSERDES_RX0_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                      0x20
#define HWIO_QSERDES_RX0_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                         5
#define HWIO_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                        0x10
#define HWIO_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                           4
#define HWIO_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                             0xf
#define HWIO_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                               0

#define HWIO_QSERDES_RX0_VTH_CODE_ADDR                                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1b0)
#define HWIO_QSERDES_RX0_VTH_CODE_OFFS                                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1b0)
#define HWIO_QSERDES_RX0_VTH_CODE_RMSK                                                                          0x1f
#define HWIO_QSERDES_RX0_VTH_CODE_IN                    \
                in_dword(HWIO_QSERDES_RX0_VTH_CODE_ADDR)
#define HWIO_QSERDES_RX0_VTH_CODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTH_CODE_ADDR, m)
#define HWIO_QSERDES_RX0_VTH_CODE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_VTH_CODE_ADDR,v)
#define HWIO_QSERDES_RX0_VTH_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VTH_CODE_ADDR,m,v,HWIO_QSERDES_RX0_VTH_CODE_IN)
#define HWIO_QSERDES_RX0_VTH_CODE_VTH_CODE_BMSK                                                                 0x1f
#define HWIO_QSERDES_RX0_VTH_CODE_VTH_CODE_SHFT                                                                    0

#define HWIO_QSERDES_RX0_VTH_MIN_THRESH_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1b4)
#define HWIO_QSERDES_RX0_VTH_MIN_THRESH_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1b4)
#define HWIO_QSERDES_RX0_VTH_MIN_THRESH_RMSK                                                                    0x1f
#define HWIO_QSERDES_RX0_VTH_MIN_THRESH_IN                    \
                in_dword(HWIO_QSERDES_RX0_VTH_MIN_THRESH_ADDR)
#define HWIO_QSERDES_RX0_VTH_MIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTH_MIN_THRESH_ADDR, m)
#define HWIO_QSERDES_RX0_VTH_MIN_THRESH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_VTH_MIN_THRESH_ADDR,v)
#define HWIO_QSERDES_RX0_VTH_MIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VTH_MIN_THRESH_ADDR,m,v,HWIO_QSERDES_RX0_VTH_MIN_THRESH_IN)
#define HWIO_QSERDES_RX0_VTH_MIN_THRESH_VTH_MIN_THRESH_BMSK                                                     0x1f
#define HWIO_QSERDES_RX0_VTH_MIN_THRESH_VTH_MIN_THRESH_SHFT                                                        0

#define HWIO_QSERDES_RX0_VTH_MAX_THRESH_ADDR                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1b8)
#define HWIO_QSERDES_RX0_VTH_MAX_THRESH_OFFS                                                              (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1b8)
#define HWIO_QSERDES_RX0_VTH_MAX_THRESH_RMSK                                                                    0x1f
#define HWIO_QSERDES_RX0_VTH_MAX_THRESH_IN                    \
                in_dword(HWIO_QSERDES_RX0_VTH_MAX_THRESH_ADDR)
#define HWIO_QSERDES_RX0_VTH_MAX_THRESH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_VTH_MAX_THRESH_ADDR, m)
#define HWIO_QSERDES_RX0_VTH_MAX_THRESH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_VTH_MAX_THRESH_ADDR,v)
#define HWIO_QSERDES_RX0_VTH_MAX_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_VTH_MAX_THRESH_ADDR,m,v,HWIO_QSERDES_RX0_VTH_MAX_THRESH_IN)
#define HWIO_QSERDES_RX0_VTH_MAX_THRESH_VTH_MAX_THRESH_BMSK                                                     0x1f
#define HWIO_QSERDES_RX0_VTH_MAX_THRESH_VTH_MAX_THRESH_SHFT                                                        0

#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1bc)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OFFS                                                        (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1bc)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_RMSK                                                              0xff
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                                     0xff
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                        0

#define HWIO_QSERDES_RX0_PI_CTRL1_ADDR                                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1c0)
#define HWIO_QSERDES_RX0_PI_CTRL1_OFFS                                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1c0)
#define HWIO_QSERDES_RX0_PI_CTRL1_RMSK                                                                          0xff
#define HWIO_QSERDES_RX0_PI_CTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX0_PI_CTRL1_ADDR)
#define HWIO_QSERDES_RX0_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PI_CTRL1_ADDR, m)
#define HWIO_QSERDES_RX0_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                          0xff
#define HWIO_QSERDES_RX0_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                             0

#define HWIO_QSERDES_RX0_PI_CTRL2_ADDR                                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1c4)
#define HWIO_QSERDES_RX0_PI_CTRL2_OFFS                                                                    (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1c4)
#define HWIO_QSERDES_RX0_PI_CTRL2_RMSK                                                                          0xff
#define HWIO_QSERDES_RX0_PI_CTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX0_PI_CTRL2_ADDR)
#define HWIO_QSERDES_RX0_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PI_CTRL2_ADDR, m)
#define HWIO_QSERDES_RX0_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                          0xff
#define HWIO_QSERDES_RX0_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                             0

#define HWIO_QSERDES_RX0_PI_QUAD_ADDR                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1c8)
#define HWIO_QSERDES_RX0_PI_QUAD_OFFS                                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1c8)
#define HWIO_QSERDES_RX0_PI_QUAD_RMSK                                                                            0x3
#define HWIO_QSERDES_RX0_PI_QUAD_IN                    \
                in_dword(HWIO_QSERDES_RX0_PI_QUAD_ADDR)
#define HWIO_QSERDES_RX0_PI_QUAD_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_PI_QUAD_ADDR, m)
#define HWIO_QSERDES_RX0_PI_QUAD_PI_QUAD_STATUS_BMSK                                                             0x3
#define HWIO_QSERDES_RX0_PI_QUAD_PI_QUAD_STATUS_SHFT                                                               0

#define HWIO_QSERDES_RX0_IDATA1_ADDR                                                                      (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1cc)
#define HWIO_QSERDES_RX0_IDATA1_OFFS                                                                      (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1cc)
#define HWIO_QSERDES_RX0_IDATA1_RMSK                                                                            0xff
#define HWIO_QSERDES_RX0_IDATA1_IN                    \
                in_dword(HWIO_QSERDES_RX0_IDATA1_ADDR)
#define HWIO_QSERDES_RX0_IDATA1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDATA1_ADDR, m)
#define HWIO_QSERDES_RX0_IDATA1_IDATA1_STATUS_BMSK                                                              0xff
#define HWIO_QSERDES_RX0_IDATA1_IDATA1_STATUS_SHFT                                                                 0

#define HWIO_QSERDES_RX0_IDATA2_ADDR                                                                      (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1d0)
#define HWIO_QSERDES_RX0_IDATA2_OFFS                                                                      (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1d0)
#define HWIO_QSERDES_RX0_IDATA2_RMSK                                                                            0xff
#define HWIO_QSERDES_RX0_IDATA2_IN                    \
                in_dword(HWIO_QSERDES_RX0_IDATA2_ADDR)
#define HWIO_QSERDES_RX0_IDATA2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_IDATA2_ADDR, m)
#define HWIO_QSERDES_RX0_IDATA2_IDATA2_STATUS_BMSK                                                              0xff
#define HWIO_QSERDES_RX0_IDATA2_IDATA2_STATUS_SHFT                                                                 0

#define HWIO_QSERDES_RX0_AUX_DATA1_ADDR                                                                   (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1d4)
#define HWIO_QSERDES_RX0_AUX_DATA1_OFFS                                                                   (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1d4)
#define HWIO_QSERDES_RX0_AUX_DATA1_RMSK                                                                         0xff
#define HWIO_QSERDES_RX0_AUX_DATA1_IN                    \
                in_dword(HWIO_QSERDES_RX0_AUX_DATA1_ADDR)
#define HWIO_QSERDES_RX0_AUX_DATA1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AUX_DATA1_ADDR, m)
#define HWIO_QSERDES_RX0_AUX_DATA1_AUXDATA1_STATUS_BMSK                                                         0xff
#define HWIO_QSERDES_RX0_AUX_DATA1_AUXDATA1_STATUS_SHFT                                                            0

#define HWIO_QSERDES_RX0_AUX_DATA2_ADDR                                                                   (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1d8)
#define HWIO_QSERDES_RX0_AUX_DATA2_OFFS                                                                   (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1d8)
#define HWIO_QSERDES_RX0_AUX_DATA2_RMSK                                                                          0x7
#define HWIO_QSERDES_RX0_AUX_DATA2_IN                    \
                in_dword(HWIO_QSERDES_RX0_AUX_DATA2_ADDR)
#define HWIO_QSERDES_RX0_AUX_DATA2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_AUX_DATA2_ADDR, m)
#define HWIO_QSERDES_RX0_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_BMSK                                               0x4
#define HWIO_QSERDES_RX0_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_SHFT                                                 2
#define HWIO_QSERDES_RX0_AUX_DATA2_AUXDATA2_STATUS_BMSK                                                          0x3
#define HWIO_QSERDES_RX0_AUX_DATA2_AUXDATA2_STATUS_SHFT                                                            0

#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR                                         (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1dc)
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_OFFS                                         (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1dc)
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RMSK                                               0x3f
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR)
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR, m)
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                                0x20
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                                   5
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_BMSK                               0x10
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_SHFT                                  4
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_BMSK                                  0x8
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_SHFT                                    3
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_BMSK                                  0x4
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_SHFT                                    2
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_BMSK                           0x3
#define HWIO_QSERDES_RX0_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_SHFT                             0

#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR                                                      (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1e0)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_OFFS                                                      (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1e0)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_RMSK                                                            0xff
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                                     0xff
#define HWIO_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                        0

#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1e4)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1e4)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_RMSK                                                                  0xff
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_ADDR)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_ADDR, m)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_ADDR,v)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_ADDR,m,v,HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_IN)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_BMSK                                           0xc0
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_SHFT                                              6
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_BMSK                                              0x20
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_SHFT                                                 5
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_BMSK                                                   0x10
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_SHFT                                                      4
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_BMSK                                                   0xc
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_SHFT                                                     2
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_BMSK                                                 0x2
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_SHFT                                                   1
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_BMSK                                                     0x1
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_SHFT                                                       0

#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR                                          (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1e8)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OFFS                                          (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1e8)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_RMSK                                                0x3f
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN                    \
                in_dword(HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR, m)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,v)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,m,v,HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN)
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_BMSK                                0x20
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_SHFT                                   5
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_BMSK                      0x10
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_SHFT                         4
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_BMSK                             0x8
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_SHFT                               3
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_BMSK                         0x4
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_SHFT                           2
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_BMSK                             0x2
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_SHFT                               1
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_BMSK                            0x1
#define HWIO_QSERDES_RX0_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_SHFT                              0

#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR                                                   (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1ec)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OFFS                                                   (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1ec)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                         0xff
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_IN                    \
                in_dword(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR, m)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR,v)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR,m,v,HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_IN)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                                   0xff
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                      0

#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1f0)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OFFS                                                     (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1f0)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                           0xff
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_IN                    \
                in_dword(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR, m)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR,v)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR,m,v,HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_IN)
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                       0xff
#define HWIO_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                          0

#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_ADDR                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1f4)
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_OFFS                                                            (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1f4)
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_RMSK                                                                  0x3f
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_IN                    \
                in_dword(HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_ADDR)
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_ADDR, m)
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_ADDR,v)
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_ADDR,m,v,HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_IN)
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_BMSK                                              0x20
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_SHFT                                                 5
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_BMSK                                                  0x10
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_SHFT                                                     4
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_BMSK                                              0x8
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_SHFT                                                3
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_BMSK                                                  0x4
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_SHFT                                                    2
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_BMSK                                              0x2
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_SHFT                                                1
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_BMSK                                                  0x1
#define HWIO_QSERDES_RX0_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_SHFT                                                    0

#define HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_ADDR                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1f8)
#define HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_OFFS                                                             (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1f8)
#define HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_RMSK                                                                    0xf
#define HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_IN                    \
                in_dword(HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_ADDR)
#define HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_ADDR, m)
#define HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_ADDR,v)
#define HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_ADDR,m,v,HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_IN)
#define HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_BMSK                                                    0xf
#define HWIO_QSERDES_RX0_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_SHFT                                                      0

#define HWIO_QSERDES_RX0_CAL_POST_WRAP_ADDR                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE      + 0x1fc)
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_OFFS                                                               (QSERDES_RX0_QSERDES_RX0_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1fc)
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_RMSK                                                                     0x3f
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_IN                    \
                in_dword(HWIO_QSERDES_RX0_CAL_POST_WRAP_ADDR)
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX0_CAL_POST_WRAP_ADDR, m)
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_OUT(v)            \
                out_dword(HWIO_QSERDES_RX0_CAL_POST_WRAP_ADDR,v)
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX0_CAL_POST_WRAP_ADDR,m,v,HWIO_QSERDES_RX0_CAL_POST_WRAP_IN)
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_BMSK                                                0x20
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_SHFT                                                   5
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_BMSK                                                    0x10
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_SHFT                                                       4
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_BMSK                                               0x8
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_SHFT                                                 3
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_BMSK                                                   0x4
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_SHFT                                                     2
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_BMSK                                                  0x2
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_SHFT                                                    1
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_DCC_CAL_WRAP_EN_BMSK                                                      0x1
#define HWIO_QSERDES_RX0_CAL_POST_WRAP_DCC_CAL_WRAP_EN_SHFT                                                        0

/*----------------------------------------------------------------------------
 * MODULE: PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE
 *--------------------------------------------------------------------------*/

#define PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE                               (0x0)
#define PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_SIZE                          0x4c
#define PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_USED                          0x48
#define PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS                          0x00007200

#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_ADDR                                           (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x0)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_OFFS                                           (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_RMSK                                                 0x1f
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_RX_SAMPLER_CAL_COMPLETED_BMSK                        0x10
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_RX_SAMPLER_CAL_COMPLETED_SHFT                           4
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_RX_SAMPLER_CAL_DONE_BMSK                              0x8
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_RX_SAMPLER_CAL_DONE_SHFT                                3
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_BMSK                       0x4
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_RX_SAMPLER_CAL_IN_PROGRESS_SHFT                         2
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_REC_DETECT_DONE_BMSK                                  0x2
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_REC_DETECT_DONE_SHFT                                    1
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_REC_DETECT_OUTCOME_BMSK                               0x1
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS1_REC_DETECT_OUTCOME_SHFT                                 0

#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_ADDR                                           (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x4)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_OFFS                                           (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x4)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_RMSK                                                 0x1f
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_INVLD_HDR_BMSK                                       0x10
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_INVLD_HDR_SHFT                                          4
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_DISPARITY_ERROR_BMSK                                  0x8
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_DISPARITY_ERROR_SHFT                                    3
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_BMSK                             0x4
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_ELASTIC_BUFFER_OFLOW_SHFT                               2
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_BMSK                             0x2
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_ELASTIC_BUFFER_UFLOW_SHFT                               1
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_DEC_ERR_BMSK                                          0x1
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_DEC_ERR_SHFT                                            0

#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_ADDR                                     (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x8)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_OFFS                                     (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x8)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_RMSK                                            0x1
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_IN)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_STATUS2_CLEAR_BMSK                              0x1
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS2_CLEAR_STATUS2_CLEAR_SHFT                                0

#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS3_ADDR                                           (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0xc)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS3_OFFS                                           (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0xc)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS3_RMSK                                                 0xff
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS3_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PCS_STATUS3_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PCS_STATUS3_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS3_DEC_ERR_CNT_BMSK                                     0xff
#define HWIO_PCIE3_PCS_LANE1_PCS_STATUS3_DEC_ERR_CNT_SHFT                                        0

#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_L_STATUS_ADDR                             (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x10)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_L_STATUS_OFFS                             (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x10)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                   0xff
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_L_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_L_STATUS_ADDR)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_L_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_L_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_BMSK                0xff
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_L_STATUS_BIST_CHK_ERR_CNT_L_SHFT                   0

#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_H_STATUS_ADDR                             (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x14)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_H_STATUS_OFFS                             (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x14)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                   0xff
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_H_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_H_STATUS_ADDR)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_H_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_H_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_BMSK                0xff
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_ERR_CNT_H_STATUS_BIST_CHK_ERR_CNT_H_SHFT                   0

#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_ADDR                                       (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x18)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_OFFS                                       (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x18)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_RMSK                                              0xf
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_ADDR)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_BMSK                          0x8
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_BIST_CHK_HEADER_SEL_SHFT                            3
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_BMSK                        0x4
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_BIST_HEADER_NOT_FOUND_SHFT                          2
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_BMSK                      0x2
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_BIST_PAT_DATA_NOT_FOUND_SHFT                        1
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_BIST_CHECK_DONE_BMSK                              0x1
#define HWIO_PCIE3_PCS_LANE1_BIST_CHK_STATUS_BIST_CHECK_DONE_SHFT                                0

#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_ADDR                                        (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x1c)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_OFFS                                        (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x1c)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_RMSK                                               0xf
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_IN)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_BMSK                               0x8
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_SW_TXCOMPLIANCE_SHFT                                 3
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_BMSK                        0x4
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_SW_TXDETECTRX_LOOPBACK_SHFT                          2
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_SW_RXPOLARITY_BMSK                                 0x2
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_SW_RXPOLARITY_SHFT                                   1
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_SW_TXELECIDLE_BMSK                                 0x1
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL1_SW_TXELECIDLE_SHFT                                   0

#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_ADDR                                        (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x20)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_OFFS                                        (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_RMSK                                               0xf
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_IN)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_BMSK                            0x8
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_SW_TXCOMPLIANCE_MX_SHFT                              3
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_BMSK                            0x4
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_SW_TXDTCTRX_LPB_MX_SHFT                              2
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_BMSK                              0x2
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_SW_RXPOLARITY_MX_SHFT                                1
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_BMSK                              0x1
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL1_SW_TXELECIDLE_MX_SHFT                                0

#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_ADDR                                       (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x24)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_OFFS                                       (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x24)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_RMSK                                             0xf3
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_IN)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_SW_LEFDC_PRE_BMSK                                0xc0
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_SW_LEFDC_PRE_SHFT                                   6
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_SW_LEFDC_POST_BMSK                               0x30
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_SW_LEFDC_POST_SHFT                                  4
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_SW_RXELECIDLE_BMSK                                0x2
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_SW_RXELECIDLE_SHFT                                  1
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_SW_PHYSTATUS_BMSK                                 0x1
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_SW_CTRL1_SW_PHYSTATUS_SHFT                                   0

#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_ADDR                                       (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x28)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_OFFS                                       (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x28)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_RMSK                                             0x53
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_ADDR)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_IN)
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_SW_LEFDC_PRE_MX_BMSK                             0x40
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_SW_LEFDC_PRE_MX_SHFT                                6
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_SW_LEFDC_POST_MX_BMSK                            0x10
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_SW_LEFDC_POST_MX_SHFT                               4
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_BMSK                             0x2
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_SW_RXELECIDLE_MX_SHFT                               1
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_BMSK                              0x1
#define HWIO_PCIE3_PCS_LANE1_OUTSIG_MX_CTRL1_SW_PHYSTATUS_MX_SHFT                                0

#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_ADDR                                         (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x2c)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_OFFS                                         (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x2c)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_RMSK                                                0xf
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_ADDR)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_IN)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_BMSK                         0x8
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_FORCE_REC_NOT_DETECTED_SHFT                           3
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_BMSK                            0x4
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_CLK_DEBUG_BYPASS_EN_SHFT                              2
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_FORCE_REC_DETECTED_BMSK                             0x2
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_FORCE_REC_DETECTED_SHFT                               1
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_FORCE_RX_SIGDET_BMSK                                0x1
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL1_FORCE_RX_SIGDET_SHFT                                  0

#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_ADDR                                             (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x30)
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_OFFS                                             (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x30)
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_RMSK                                                   0xf3
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_BIST_CTRL_ADDR)
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_BIST_CTRL_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_BIST_CTRL_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_BIST_CTRL_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_BIST_CTRL_IN)
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_BMSK                              0x80
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_CHK_ERR_CNT_CLR_SHFT                                 7
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_RX_ERR_EN_BMSK                                    0x40
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_RX_ERR_EN_SHFT                                       6
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_GEN_SHORT_PATTERN_BMSK                            0x20
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_GEN_SHORT_PATTERN_SHFT                               5
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_PAT_SEL_BMSK                                      0x10
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_PAT_SEL_SHFT                                         4
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_TX_EN_BMSK                                         0x2
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_TX_EN_SHFT                                           1
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_TXRX_EN_BMSK                                       0x1
#define HWIO_PCIE3_PCS_LANE1_BIST_CTRL_BIST_TXRX_EN_SHFT                                         0

#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_ADDR                                            (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x34)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_OFFS                                            (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x34)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_RMSK                                                  0xff
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_IN)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_PRBS_SEED0_BMSK                                       0xff
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED0_PRBS_SEED0_SHFT                                          0

#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_ADDR                                            (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x38)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_OFFS                                            (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x38)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_RMSK                                                  0xff
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_IN)
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_PRBS_SEED1_BMSK                                       0xff
#define HWIO_PCIE3_PCS_LANE1_PRBS_SEED1_PRBS_SEED1_SHFT                                          0

#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_ADDR                                        (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x3c)
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_OFFS                                        (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x3c)
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_RMSK                                              0xff
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_ADDR)
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_IN)
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_BMSK                           0xf0
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_FIXED_PAT_SYNC_HDR_SHFT                              4
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                                  0x8
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                    3
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                                  0x4
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                    2
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                                  0x2
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                    1
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                                  0x1
#define HWIO_PCIE3_PCS_LANE1_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                    0

#define HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_ADDR                                             (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x40)
#define HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_OFFS                                             (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x40)
#define HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_RMSK                                                    0x3
#define HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_ADDR)
#define HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_IN)
#define HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_DFE_TRACK_WAIT_TIME_BMSK                                0x3
#define HWIO_PCIE3_PCS_LANE1_EQ_CONFIG_DFE_TRACK_WAIT_TIME_SHFT                                  0

#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_ADDR                                         (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x44)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_OFFS                                         (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x44)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_RMSK                                               0x3f
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_ADDR)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_IN)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_BMSK                           0x3f
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL2_PRE_DEBUG_BUS_IDX10_SHFT                              0

#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_ADDR                                         (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE      + 0x48)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_OFFS                                         (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_LANE_REG_BASE_OFFS + 0x48)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_RMSK                                               0x3f
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_ADDR)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_IN)
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_BMSK                           0x3f
#define HWIO_PCIE3_PCS_LANE1_TEST_CONTROL3_PRE_DEBUG_BUS_IDX32_SHFT                              0

/*----------------------------------------------------------------------------
 * MODULE: PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE
 *--------------------------------------------------------------------------*/

#define PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE                                 (0x0)
#define PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_SIZE                            0x2c
#define PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_USED                            0x28
#define PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS                            0x00007400

#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_ADDR                                     (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x0)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_OFFS                                     (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RMSK                                           0xff
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_IN)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_PRESET_OVERRIDE_POST_BMSK                      0xf0
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_PRESET_OVERRIDE_POST_SHFT                         4
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_PRESET_OVERRIDE_PRE_BMSK                        0xf
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_PRESET_OVERRIDE_PRE_SHFT                          0

#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_ADDR                                  (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x4)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_OFFS                                  (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x4)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_RMSK                                        0xff
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_IN)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_PRESET_OVERRIDE_POST_RS_BMSK                0xf0
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_PRESET_OVERRIDE_POST_RS_SHFT                   4
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_PRESET_OVERRIDE_PRE_RS_BMSK                  0xf
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_PRE_POST_RS_PRESET_OVERRIDE_PRE_RS_SHFT                    0

#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_ADDR                                           (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x8)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_OFFS                                           (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x8)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_RMSK                                                  0x1
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_IN)
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_PRESET_OVERRIDE_EN_BMSK                               0x1
#define HWIO_PCIE3_PCS_LANE1_PRESET_OVERRIDE_EN_PRESET_OVERRIDE_EN_SHFT                                 0

#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_ADDR                                                (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0xc)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_OFFS                                                (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0xc)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_RMSK                                                      0xff
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_IN)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_PRESET_DSBL_L_BMSK                                        0xff
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_L_PRESET_DSBL_L_SHFT                                           0

#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_ADDR                                                (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x10)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_OFFS                                                (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x10)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_RMSK                                                       0x7
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_IN)
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_PRESET_DSBL_H_BMSK                                         0x7
#define HWIO_PCIE3_PCS_LANE1_PRESET_DSBL_H_PRESET_DSBL_H_SHFT                                           0

#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_ADDR                                              (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x14)
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_OFFS                                              (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x14)
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_RMSK                                                     0xf
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_ADDR)
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_IN)
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_TXEIDLE_ONLY_BMSK                      0x8
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_TXEIDLE_ONLY_SHFT                        3
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_TXEIDLE_ONLY_BMSK                      0x4
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_TXEIDLE_ONLY_SHFT                        2
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_BMSK                                   0x2
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_RX_LANE_OFF_STATE_SHFT                                     1
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_BMSK                                   0x1
#define HWIO_PCIE3_PCS_LANE1_LANE_OFF_CONFIG_TX_LANE_OFF_STATE_SHFT                                     0

#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_ADDR                                            (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x18)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_OFFS                                            (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x18)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_RMSK                                                  0xff
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_ADDR)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_IN)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_LGC_EN_BMSK                                 0x80
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_LGC_EN_SHFT                                    7
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_MODE_BMSK                                   0x40
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_MODE_SHFT                                      6
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_EVAL_NUM_BMSK                               0x3f
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG1_RXEQ_DONE_EVAL_NUM_SHFT                                  0

#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_ADDR                                            (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x1c)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_OFFS                                            (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x1c)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_RMSK                                                  0x77
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_ADDR)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_IN)
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_RXEQ_DONE_POST_DC_NUM_BMSK                            0x70
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_RXEQ_DONE_POST_DC_NUM_SHFT                               4
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_RXEQ_DONE_PRE_DC_NUM_BMSK                              0x7
#define HWIO_PCIE3_PCS_LANE1_RXEQ_DONE_CONFIG2_RXEQ_DONE_PRE_DC_NUM_SHFT                                0

#define HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_ADDR                                              (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x20)
#define HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_OFFS                                              (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_RMSK                                                     0x3
#define HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_ADDR)
#define HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_PCS_LANE_OFF_METHOD_BMSK                                 0x2
#define HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_PCS_LANE_OFF_METHOD_SHFT                                   1
#define HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_PCS_LANE_OFF_BMSK                                        0x1
#define HWIO_PCIE3_PCS_LANE1_PCIE_PCS_STATUS_PCS_LANE_OFF_SHFT                                          0

#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_ADDR                                               (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x24)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_OFFS                                               (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x24)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_RMSK                                                      0x1
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_ADDR)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_IN)
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_SW_LANE_DISABLE_BMSK                                      0x1
#define HWIO_PCIE3_PCS_LANE1_INSIG_SW_CTRL2_SW_LANE_DISABLE_SHFT                                        0

#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_ADDR                                               (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE      + 0x28)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_OFFS                                               (PCIE3_PCS_LANE1_PCS_LANE1_PCIE3_PCS_PCIE_LANE_REG_BASE_OFFS + 0x28)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_RMSK                                                      0x1
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_IN                    \
                in_dword(HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_ADDR)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_INM(m)            \
                in_dword_masked(HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_ADDR, m)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_OUT(v)            \
                out_dword(HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_ADDR,v)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_ADDR,m,v,HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_IN)
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_SW_LANE_DISABLE_MX_BMSK                                   0x1
#define HWIO_PCIE3_PCS_LANE1_INSIG_MX_CTRL2_SW_LANE_DISABLE_MX_SHFT                                     0

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX
 *--------------------------------------------------------------------------*/

#define QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE                                        (0x0)
#define QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_SIZE                                   0x168
#define QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_USED                                   0x164
#define QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS                                   0x00007600

#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_ADDR                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x0)
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_OFFS                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x0)
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_RMSK                                                     0xff
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_MODE_LANENO_ADDR)
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_MODE_LANENO_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_MODE_LANENO_ADDR,v)
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_MODE_LANENO_ADDR,m,v,HWIO_QSERDES_TX1_BIST_MODE_LANENO_IN)
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                                   0x80
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                      7
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                                    0x60
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                       5
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BISTMODE_BMSK                                            0x1f
#define HWIO_QSERDES_TX1_BIST_MODE_LANENO_BISTMODE_SHFT                                               0

#define HWIO_QSERDES_TX1_BIST_INVERT_ADDR                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x4)
#define HWIO_QSERDES_TX1_BIST_INVERT_OFFS                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x4)
#define HWIO_QSERDES_TX1_BIST_INVERT_RMSK                                                           0x7
#define HWIO_QSERDES_TX1_BIST_INVERT_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_INVERT_ADDR)
#define HWIO_QSERDES_TX1_BIST_INVERT_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_INVERT_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_INVERT_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_INVERT_ADDR,v)
#define HWIO_QSERDES_TX1_BIST_INVERT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_INVERT_ADDR,m,v,HWIO_QSERDES_TX1_BIST_INVERT_IN)
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_FROM_PCS_BMSK                                             0x4
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_FROM_PCS_SHFT                                               2
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_INVERT_RX_BMSK                                            0x2
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_INVERT_RX_SHFT                                              1
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_INVERT_TX_BMSK                                            0x1
#define HWIO_QSERDES_TX1_BIST_INVERT_BIST_INVERT_TX_SHFT                                              0

#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x8)
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x8)
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_RMSK                                                        0x7f
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_IN                    \
                in_dword(HWIO_QSERDES_TX1_CLKBUF_ENABLE_ADDR)
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_CLKBUF_ENABLE_ADDR, m)
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_CLKBUF_ENABLE_ADDR,v)
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_CLKBUF_ENABLE_ADDR,m,v,HWIO_QSERDES_TX1_CLKBUF_ENABLE_IN)
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                                 0x40
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                                    6
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                      0x20
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                         5
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                           0x10
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                              4
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_BMSK                                     0x8
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE1_MUX_SHFT                                       3
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE1_BMSK                                         0x4
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE1_SHFT                                           2
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                       1
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                         0x1
#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                           0

#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xc)
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_OFFS                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xc)
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_RMSK                                                     0x3f
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_IN                    \
                in_dword(HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR)
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_IN)
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                                0x20
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                                   5
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                                    0x1f
#define HWIO_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                       0

#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR                                          (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x10)
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OFFS                                          (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x10)
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_RMSK                                                 0x7
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_IN                    \
                in_dword(HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR)
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                                 0x4
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                                   2
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                                     0x3
#define HWIO_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                       0

#define HWIO_QSERDES_TX1_TX_DRV_LVL_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x14)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x14)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_RMSK                                                           0x3f
#define HWIO_QSERDES_TX1_TX_DRV_LVL_IN                    \
                in_dword(HWIO_QSERDES_TX1_TX_DRV_LVL_ADDR)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_DRV_LVL_ADDR, m)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_TX_DRV_LVL_ADDR,v)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_DRV_LVL_ADDR,m,v,HWIO_QSERDES_TX1_TX_DRV_LVL_IN)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                            0x20
#define HWIO_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                               5
#define HWIO_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_BMSK                                                0x1f
#define HWIO_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_SHFT                                                   0

#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x18)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_OFFS                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x18)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_RMSK                                                     0xf
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_IN                    \
                in_dword(HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_IN)
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                                   0xf
#define HWIO_QSERDES_TX1_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                                     0

#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_ADDR                                                 (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x1c)
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_OFFS                                                 (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x1c)
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_RMSK                                                        0x3
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_IN                    \
                in_dword(HWIO_QSERDES_TX1_RESET_TSYNC_EN_ADDR)
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RESET_TSYNC_EN_ADDR, m)
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_RESET_TSYNC_EN_ADDR,v)
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RESET_TSYNC_EN_ADDR,m,v,HWIO_QSERDES_TX1_RESET_TSYNC_EN_IN)
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                       1
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                         0x1
#define HWIO_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                           0

#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR                                         (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x20)
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OFFS                                         (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x20)
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_RMSK                                                0xf
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_IN                    \
                in_dword(HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR)
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                                   0x8
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                                     3
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                       0x4
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                         2
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                                     0x2
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                       1
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                         0x1
#define HWIO_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                           0

#define HWIO_QSERDES_TX1_TX_BAND_ADDR                                                        (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x24)
#define HWIO_QSERDES_TX1_TX_BAND_OFFS                                                        (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x24)
#define HWIO_QSERDES_TX1_TX_BAND_RMSK                                                               0x7
#define HWIO_QSERDES_TX1_TX_BAND_IN                    \
                in_dword(HWIO_QSERDES_TX1_TX_BAND_ADDR)
#define HWIO_QSERDES_TX1_TX_BAND_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_BAND_ADDR, m)
#define HWIO_QSERDES_TX1_TX_BAND_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_TX_BAND_ADDR,v)
#define HWIO_QSERDES_TX1_TX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_BAND_ADDR,m,v,HWIO_QSERDES_TX1_TX_BAND_IN)
#define HWIO_QSERDES_TX1_TX_BAND_TX_BAND_MUX_BMSK                                                   0x4
#define HWIO_QSERDES_TX1_TX_BAND_TX_BAND_MUX_SHFT                                                     2
#define HWIO_QSERDES_TX1_TX_BAND_TX_BAND_BMSK                                                       0x3
#define HWIO_QSERDES_TX1_TX_BAND_TX_BAND_SHFT                                                         0

#define HWIO_QSERDES_TX1_SLEW_CNTL_ADDR                                                      (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x28)
#define HWIO_QSERDES_TX1_SLEW_CNTL_OFFS                                                      (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x28)
#define HWIO_QSERDES_TX1_SLEW_CNTL_RMSK                                                             0xf
#define HWIO_QSERDES_TX1_SLEW_CNTL_IN                    \
                in_dword(HWIO_QSERDES_TX1_SLEW_CNTL_ADDR)
#define HWIO_QSERDES_TX1_SLEW_CNTL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_SLEW_CNTL_ADDR, m)
#define HWIO_QSERDES_TX1_SLEW_CNTL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_SLEW_CNTL_ADDR,v)
#define HWIO_QSERDES_TX1_SLEW_CNTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_SLEW_CNTL_ADDR,m,v,HWIO_QSERDES_TX1_SLEW_CNTL_IN)
#define HWIO_QSERDES_TX1_SLEW_CNTL_SLEW_CNTL_MUX_BMSK                                               0x8
#define HWIO_QSERDES_TX1_SLEW_CNTL_SLEW_CNTL_MUX_SHFT                                                 3
#define HWIO_QSERDES_TX1_SLEW_CNTL_SLEW_CNTL_BMSK                                                   0x7
#define HWIO_QSERDES_TX1_SLEW_CNTL_SLEW_CNTL_SHFT                                                     0

#define HWIO_QSERDES_TX1_INTERFACE_SELECT_ADDR                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x2c)
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_OFFS                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x2c)
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_RMSK                                                     0x7f
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_IN                    \
                in_dword(HWIO_QSERDES_TX1_INTERFACE_SELECT_ADDR)
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_INTERFACE_SELECT_ADDR, m)
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_INTERFACE_SELECT_ADDR,v)
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_INTERFACE_SELECT_ADDR,m,v,HWIO_QSERDES_TX1_INTERFACE_SELECT_IN)
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_TX_CLKDIV_PHASE_BMSK                                     0x60
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_TX_CLKDIV_PHASE_SHFT                                        5
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_TX_PWM_PHASE_BMSK                                        0x18
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_TX_PWM_PHASE_SHFT                                           3
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_SEL_20B_10B_BMSK                                          0x4
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_SEL_20B_10B_SHFT                                            2
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_SEL_10B_8B_MUX_BMSK                                       0x2
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_SEL_10B_8B_MUX_SHFT                                         1
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_SEL_10B_8B_BMSK                                           0x1
#define HWIO_QSERDES_TX1_INTERFACE_SELECT_SEL_10B_8B_SHFT                                             0

#define HWIO_QSERDES_TX1_LPB_EN_ADDR                                                         (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x30)
#define HWIO_QSERDES_TX1_LPB_EN_OFFS                                                         (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x30)
#define HWIO_QSERDES_TX1_LPB_EN_RMSK                                                               0xff
#define HWIO_QSERDES_TX1_LPB_EN_IN                    \
                in_dword(HWIO_QSERDES_TX1_LPB_EN_ADDR)
#define HWIO_QSERDES_TX1_LPB_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LPB_EN_ADDR, m)
#define HWIO_QSERDES_TX1_LPB_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_LPB_EN_ADDR,v)
#define HWIO_QSERDES_TX1_LPB_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LPB_EN_ADDR,m,v,HWIO_QSERDES_TX1_LPB_EN_IN)
#define HWIO_QSERDES_TX1_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                       0x80
#define HWIO_QSERDES_TX1_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                          7
#define HWIO_QSERDES_TX1_LPB_EN_LINE_LPB_EN_MUX_BMSK                                               0x40
#define HWIO_QSERDES_TX1_LPB_EN_LINE_LPB_EN_MUX_SHFT                                                  6
#define HWIO_QSERDES_TX1_LPB_EN_LINE_LPB_EN_BMSK                                                   0x20
#define HWIO_QSERDES_TX1_LPB_EN_LINE_LPB_EN_SHFT                                                      5
#define HWIO_QSERDES_TX1_LPB_EN_TX_RCLK_LPB_EN_BMSK                                                0x10
#define HWIO_QSERDES_TX1_LPB_EN_TX_RCLK_LPB_EN_SHFT                                                   4
#define HWIO_QSERDES_TX1_LPB_EN_SER_LPB_EN_MUX_BMSK                                                 0x8
#define HWIO_QSERDES_TX1_LPB_EN_SER_LPB_EN_MUX_SHFT                                                   3
#define HWIO_QSERDES_TX1_LPB_EN_SER_LPB_EN_BMSK                                                     0x4
#define HWIO_QSERDES_TX1_LPB_EN_SER_LPB_EN_SHFT                                                       2
#define HWIO_QSERDES_TX1_LPB_EN_PAR_LPB_EN_BMSK                                                     0x2
#define HWIO_QSERDES_TX1_LPB_EN_PAR_LPB_EN_SHFT                                                       1
#define HWIO_QSERDES_TX1_LPB_EN_RCLK_LPB_EN_BMSK                                                    0x1
#define HWIO_QSERDES_TX1_LPB_EN_RCLK_LPB_EN_SHFT                                                      0

#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_ADDR                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x34)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_OFFS                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x34)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_RMSK                                                     0xff
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_IN                    \
                in_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_TX_ADDR)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RES_CODE_LANE_TX_ADDR,m,v,HWIO_QSERDES_TX1_RES_CODE_LANE_TX_IN)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                                0x80
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                                   7
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                                    0x7f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                       0

#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_ADDR                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x38)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_OFFS                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x38)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_RMSK                                                     0xff
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_IN                    \
                in_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_RX_ADDR)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RES_CODE_LANE_RX_ADDR,m,v,HWIO_QSERDES_TX1_RES_CODE_LANE_RX_IN)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                                0x80
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                                   7
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                                    0x7f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                       0

#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR                                        (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x3c)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OFFS                                        (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x3c)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RMSK                                              0x3f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_IN                    \
                in_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                      0x3f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                         0

#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR                                        (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x40)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OFFS                                        (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x40)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RMSK                                              0x3f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_IN                    \
                in_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                      0x3f
#define HWIO_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                         0

#define HWIO_QSERDES_TX1_PERL_LENGTH1_ADDR                                                   (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x44)
#define HWIO_QSERDES_TX1_PERL_LENGTH1_OFFS                                                   (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x44)
#define HWIO_QSERDES_TX1_PERL_LENGTH1_RMSK                                                         0xff
#define HWIO_QSERDES_TX1_PERL_LENGTH1_IN                    \
                in_dword(HWIO_QSERDES_TX1_PERL_LENGTH1_ADDR)
#define HWIO_QSERDES_TX1_PERL_LENGTH1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PERL_LENGTH1_ADDR, m)
#define HWIO_QSERDES_TX1_PERL_LENGTH1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_PERL_LENGTH1_ADDR,v)
#define HWIO_QSERDES_TX1_PERL_LENGTH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PERL_LENGTH1_ADDR,m,v,HWIO_QSERDES_TX1_PERL_LENGTH1_IN)
#define HWIO_QSERDES_TX1_PERL_LENGTH1_PERL_LENGTH1_BMSK                                            0xff
#define HWIO_QSERDES_TX1_PERL_LENGTH1_PERL_LENGTH1_SHFT                                               0

#define HWIO_QSERDES_TX1_PERL_LENGTH2_ADDR                                                   (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x48)
#define HWIO_QSERDES_TX1_PERL_LENGTH2_OFFS                                                   (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x48)
#define HWIO_QSERDES_TX1_PERL_LENGTH2_RMSK                                                         0xff
#define HWIO_QSERDES_TX1_PERL_LENGTH2_IN                    \
                in_dword(HWIO_QSERDES_TX1_PERL_LENGTH2_ADDR)
#define HWIO_QSERDES_TX1_PERL_LENGTH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PERL_LENGTH2_ADDR, m)
#define HWIO_QSERDES_TX1_PERL_LENGTH2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_PERL_LENGTH2_ADDR,v)
#define HWIO_QSERDES_TX1_PERL_LENGTH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PERL_LENGTH2_ADDR,m,v,HWIO_QSERDES_TX1_PERL_LENGTH2_IN)
#define HWIO_QSERDES_TX1_PERL_LENGTH2_PERL_LENGTH2_BMSK                                            0xff
#define HWIO_QSERDES_TX1_PERL_LENGTH2_PERL_LENGTH2_SHFT                                               0

#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x4c)
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_OFFS                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x4c)
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_RMSK                                                    0x3f
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_IN                    \
                in_dword(HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR)
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_IN)
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                                 0x20
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                                    5
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                                     0x10
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                        4
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                               0x8
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                                 3
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                                   0x4
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                                     2
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                                0x2
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                                  1
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                                    0x1
#define HWIO_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                      0

#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x50)
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x50)
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_RMSK                                                         0x7
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_QSERDES_TX1_DEBUG_BUS_SEL_ADDR)
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_DEBUG_BUS_SEL_ADDR,m,v,HWIO_QSERDES_TX1_DEBUG_BUS_SEL_IN)
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                            0x7
#define HWIO_QSERDES_TX1_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                              0

#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR                                            (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x54)
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OFFS                                            (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x54)
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_RMSK                                                  0x3f
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_IN                    \
                in_dword(HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR)
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                          0x20
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                             5
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                              0x10
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                                 4
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_BMSK                                   0x8
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_MUX_SHFT                                     3
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_BMSK                                       0x4
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE1_SHFT                                         2
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                                   0x2
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                                     1
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                       0x1
#define HWIO_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                         0

#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x58)
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x58)
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_RMSK                                                        0x1f
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_IN                    \
                in_dword(HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR)
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR, m)
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR,v)
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_ADDR,m,v,HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_IN)
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_DRVR_EN_BMSK                                                0x10
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_DRVR_EN_SHFT                                                   4
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_BMSK                                      0x8
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_MUX_SHFT                                        3
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_BMSK                                          0x4
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE1_SHFT                                            2
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_BMSK                                      0x2
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_MUX_SHFT                                        1
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_BMSK                                          0x1
#define HWIO_QSERDES_TX1_HIGHZ_DRVR_EN_TX_HIGHZ_LANE0_SHFT                                            0

#define HWIO_QSERDES_TX1_TX_POL_INV_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x5c)
#define HWIO_QSERDES_TX1_TX_POL_INV_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x5c)
#define HWIO_QSERDES_TX1_TX_POL_INV_RMSK                                                            0xf
#define HWIO_QSERDES_TX1_TX_POL_INV_IN                    \
                in_dword(HWIO_QSERDES_TX1_TX_POL_INV_ADDR)
#define HWIO_QSERDES_TX1_TX_POL_INV_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_POL_INV_ADDR, m)
#define HWIO_QSERDES_TX1_TX_POL_INV_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_TX_POL_INV_ADDR,v)
#define HWIO_QSERDES_TX1_TX_POL_INV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_POL_INV_ADDR,m,v,HWIO_QSERDES_TX1_TX_POL_INV_IN)
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE1_MUX_BMSK                                       0x8
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE1_MUX_SHFT                                         3
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE1_BMSK                                           0x4
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE1_SHFT                                             2
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_MUX_BMSK                                       0x2
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_MUX_SHFT                                         1
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_BMSK                                           0x1
#define HWIO_QSERDES_TX1_TX_POL_INV_TX_POL_INV_LANE0_SHFT                                             0

#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x60)
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OFFS                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x60)
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RMSK                                           0x7f
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IN                    \
                in_dword(HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR)
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_BMSK                              0x40
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_MUX_SHFT                                 6
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_BMSK                                  0x30
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_PAR_RATE_SHFT                                     4
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                                0x8
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                                  3
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                                    0x4
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                      2
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                             0x2
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                               1
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                                 0x1
#define HWIO_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                                   0

#define HWIO_QSERDES_TX1_BIST_PATTERN1_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x64)
#define HWIO_QSERDES_TX1_BIST_PATTERN1_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x64)
#define HWIO_QSERDES_TX1_BIST_PATTERN1_RMSK                                                        0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN1_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN1_ADDR)
#define HWIO_QSERDES_TX1_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN1_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN1_ADDR,v)
#define HWIO_QSERDES_TX1_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN1_ADDR,m,v,HWIO_QSERDES_TX1_BIST_PATTERN1_IN)
#define HWIO_QSERDES_TX1_BIST_PATTERN1_BIST_PATTERN1_BMSK                                          0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN1_BIST_PATTERN1_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN2_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x68)
#define HWIO_QSERDES_TX1_BIST_PATTERN2_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x68)
#define HWIO_QSERDES_TX1_BIST_PATTERN2_RMSK                                                         0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN2_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN2_ADDR)
#define HWIO_QSERDES_TX1_BIST_PATTERN2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN2_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_PATTERN2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN2_ADDR,v)
#define HWIO_QSERDES_TX1_BIST_PATTERN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN2_ADDR,m,v,HWIO_QSERDES_TX1_BIST_PATTERN2_IN)
#define HWIO_QSERDES_TX1_BIST_PATTERN2_BIST_PATTERN2_BMSK                                           0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN2_BIST_PATTERN2_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN3_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x6c)
#define HWIO_QSERDES_TX1_BIST_PATTERN3_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x6c)
#define HWIO_QSERDES_TX1_BIST_PATTERN3_RMSK                                                        0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN3_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN3_ADDR)
#define HWIO_QSERDES_TX1_BIST_PATTERN3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN3_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_PATTERN3_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN3_ADDR,v)
#define HWIO_QSERDES_TX1_BIST_PATTERN3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN3_ADDR,m,v,HWIO_QSERDES_TX1_BIST_PATTERN3_IN)
#define HWIO_QSERDES_TX1_BIST_PATTERN3_BIST_PATTERN3_BMSK                                          0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN3_BIST_PATTERN3_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN4_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x70)
#define HWIO_QSERDES_TX1_BIST_PATTERN4_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x70)
#define HWIO_QSERDES_TX1_BIST_PATTERN4_RMSK                                                         0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN4_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN4_ADDR)
#define HWIO_QSERDES_TX1_BIST_PATTERN4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN4_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_PATTERN4_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN4_ADDR,v)
#define HWIO_QSERDES_TX1_BIST_PATTERN4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN4_ADDR,m,v,HWIO_QSERDES_TX1_BIST_PATTERN4_IN)
#define HWIO_QSERDES_TX1_BIST_PATTERN4_BIST_PATTERN4_BMSK                                           0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN4_BIST_PATTERN4_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN5_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x74)
#define HWIO_QSERDES_TX1_BIST_PATTERN5_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x74)
#define HWIO_QSERDES_TX1_BIST_PATTERN5_RMSK                                                        0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN5_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN5_ADDR)
#define HWIO_QSERDES_TX1_BIST_PATTERN5_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN5_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_PATTERN5_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN5_ADDR,v)
#define HWIO_QSERDES_TX1_BIST_PATTERN5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN5_ADDR,m,v,HWIO_QSERDES_TX1_BIST_PATTERN5_IN)
#define HWIO_QSERDES_TX1_BIST_PATTERN5_BIST_PATTERN5_BMSK                                          0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN5_BIST_PATTERN5_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN6_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x78)
#define HWIO_QSERDES_TX1_BIST_PATTERN6_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x78)
#define HWIO_QSERDES_TX1_BIST_PATTERN6_RMSK                                                         0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN6_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN6_ADDR)
#define HWIO_QSERDES_TX1_BIST_PATTERN6_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN6_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_PATTERN6_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN6_ADDR,v)
#define HWIO_QSERDES_TX1_BIST_PATTERN6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN6_ADDR,m,v,HWIO_QSERDES_TX1_BIST_PATTERN6_IN)
#define HWIO_QSERDES_TX1_BIST_PATTERN6_BIST_PATTERN6_BMSK                                           0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN6_BIST_PATTERN6_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN7_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x7c)
#define HWIO_QSERDES_TX1_BIST_PATTERN7_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x7c)
#define HWIO_QSERDES_TX1_BIST_PATTERN7_RMSK                                                        0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN7_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN7_ADDR)
#define HWIO_QSERDES_TX1_BIST_PATTERN7_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN7_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_PATTERN7_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN7_ADDR,v)
#define HWIO_QSERDES_TX1_BIST_PATTERN7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN7_ADDR,m,v,HWIO_QSERDES_TX1_BIST_PATTERN7_IN)
#define HWIO_QSERDES_TX1_BIST_PATTERN7_BIST_PATTERN7_BMSK                                          0xff
#define HWIO_QSERDES_TX1_BIST_PATTERN7_BIST_PATTERN7_SHFT                                             0

#define HWIO_QSERDES_TX1_BIST_PATTERN8_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x80)
#define HWIO_QSERDES_TX1_BIST_PATTERN8_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x80)
#define HWIO_QSERDES_TX1_BIST_PATTERN8_RMSK                                                         0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN8_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_PATTERN8_ADDR)
#define HWIO_QSERDES_TX1_BIST_PATTERN8_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_PATTERN8_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_PATTERN8_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_BIST_PATTERN8_ADDR,v)
#define HWIO_QSERDES_TX1_BIST_PATTERN8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_BIST_PATTERN8_ADDR,m,v,HWIO_QSERDES_TX1_BIST_PATTERN8_IN)
#define HWIO_QSERDES_TX1_BIST_PATTERN8_BIST_PATTERN8_BMSK                                           0x3
#define HWIO_QSERDES_TX1_BIST_PATTERN8_BIST_PATTERN8_SHFT                                             0

#define HWIO_QSERDES_TX1_LANE_MODE_1_ADDR                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x84)
#define HWIO_QSERDES_TX1_LANE_MODE_1_OFFS                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x84)
#define HWIO_QSERDES_TX1_LANE_MODE_1_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_LANE_MODE_1_IN                    \
                in_dword(HWIO_QSERDES_TX1_LANE_MODE_1_ADDR)
#define HWIO_QSERDES_TX1_LANE_MODE_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LANE_MODE_1_ADDR, m)
#define HWIO_QSERDES_TX1_LANE_MODE_1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_LANE_MODE_1_ADDR,v)
#define HWIO_QSERDES_TX1_LANE_MODE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LANE_MODE_1_ADDR,m,v,HWIO_QSERDES_TX1_LANE_MODE_1_IN)
#define HWIO_QSERDES_TX1_LANE_MODE_1_LANE_MODE1_BMSK                                               0xff
#define HWIO_QSERDES_TX1_LANE_MODE_1_LANE_MODE1_SHFT                                                  0

#define HWIO_QSERDES_TX1_LANE_MODE_2_ADDR                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x88)
#define HWIO_QSERDES_TX1_LANE_MODE_2_OFFS                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x88)
#define HWIO_QSERDES_TX1_LANE_MODE_2_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_LANE_MODE_2_IN                    \
                in_dword(HWIO_QSERDES_TX1_LANE_MODE_2_ADDR)
#define HWIO_QSERDES_TX1_LANE_MODE_2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LANE_MODE_2_ADDR, m)
#define HWIO_QSERDES_TX1_LANE_MODE_2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_LANE_MODE_2_ADDR,v)
#define HWIO_QSERDES_TX1_LANE_MODE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LANE_MODE_2_ADDR,m,v,HWIO_QSERDES_TX1_LANE_MODE_2_IN)
#define HWIO_QSERDES_TX1_LANE_MODE_2_LANE_MODE2_BMSK                                               0xff
#define HWIO_QSERDES_TX1_LANE_MODE_2_LANE_MODE2_SHFT                                                  0

#define HWIO_QSERDES_TX1_LANE_MODE_3_ADDR                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x8c)
#define HWIO_QSERDES_TX1_LANE_MODE_3_OFFS                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x8c)
#define HWIO_QSERDES_TX1_LANE_MODE_3_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_LANE_MODE_3_IN                    \
                in_dword(HWIO_QSERDES_TX1_LANE_MODE_3_ADDR)
#define HWIO_QSERDES_TX1_LANE_MODE_3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LANE_MODE_3_ADDR, m)
#define HWIO_QSERDES_TX1_LANE_MODE_3_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_LANE_MODE_3_ADDR,v)
#define HWIO_QSERDES_TX1_LANE_MODE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LANE_MODE_3_ADDR,m,v,HWIO_QSERDES_TX1_LANE_MODE_3_IN)
#define HWIO_QSERDES_TX1_LANE_MODE_3_LANE_MODE3_BMSK                                               0xff
#define HWIO_QSERDES_TX1_LANE_MODE_3_LANE_MODE3_SHFT                                                  0

#define HWIO_QSERDES_TX1_LANE_MODE_4_ADDR                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x90)
#define HWIO_QSERDES_TX1_LANE_MODE_4_OFFS                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x90)
#define HWIO_QSERDES_TX1_LANE_MODE_4_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_LANE_MODE_4_IN                    \
                in_dword(HWIO_QSERDES_TX1_LANE_MODE_4_ADDR)
#define HWIO_QSERDES_TX1_LANE_MODE_4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LANE_MODE_4_ADDR, m)
#define HWIO_QSERDES_TX1_LANE_MODE_4_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_LANE_MODE_4_ADDR,v)
#define HWIO_QSERDES_TX1_LANE_MODE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LANE_MODE_4_ADDR,m,v,HWIO_QSERDES_TX1_LANE_MODE_4_IN)
#define HWIO_QSERDES_TX1_LANE_MODE_4_LANE_MODE4_BMSK                                               0xff
#define HWIO_QSERDES_TX1_LANE_MODE_4_LANE_MODE4_SHFT                                                  0

#define HWIO_QSERDES_TX1_LANE_MODE_5_ADDR                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x94)
#define HWIO_QSERDES_TX1_LANE_MODE_5_OFFS                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x94)
#define HWIO_QSERDES_TX1_LANE_MODE_5_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_LANE_MODE_5_IN                    \
                in_dword(HWIO_QSERDES_TX1_LANE_MODE_5_ADDR)
#define HWIO_QSERDES_TX1_LANE_MODE_5_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LANE_MODE_5_ADDR, m)
#define HWIO_QSERDES_TX1_LANE_MODE_5_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_LANE_MODE_5_ADDR,v)
#define HWIO_QSERDES_TX1_LANE_MODE_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LANE_MODE_5_ADDR,m,v,HWIO_QSERDES_TX1_LANE_MODE_5_IN)
#define HWIO_QSERDES_TX1_LANE_MODE_5_LANE_MODE5_BMSK                                               0xff
#define HWIO_QSERDES_TX1_LANE_MODE_5_LANE_MODE5_SHFT                                                  0

#define HWIO_QSERDES_TX1_ATB_SEL1_ADDR                                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x98)
#define HWIO_QSERDES_TX1_ATB_SEL1_OFFS                                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x98)
#define HWIO_QSERDES_TX1_ATB_SEL1_RMSK                                                             0xff
#define HWIO_QSERDES_TX1_ATB_SEL1_IN                    \
                in_dword(HWIO_QSERDES_TX1_ATB_SEL1_ADDR)
#define HWIO_QSERDES_TX1_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_ATB_SEL1_ADDR, m)
#define HWIO_QSERDES_TX1_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_ATB_SEL1_ADDR,v)
#define HWIO_QSERDES_TX1_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_ATB_SEL1_ADDR,m,v,HWIO_QSERDES_TX1_ATB_SEL1_IN)
#define HWIO_QSERDES_TX1_ATB_SEL1_ATB_SEL1_BMSK                                                    0xff
#define HWIO_QSERDES_TX1_ATB_SEL1_ATB_SEL1_SHFT                                                       0

#define HWIO_QSERDES_TX1_ATB_SEL2_ADDR                                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x9c)
#define HWIO_QSERDES_TX1_ATB_SEL2_OFFS                                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x9c)
#define HWIO_QSERDES_TX1_ATB_SEL2_RMSK                                                              0x1
#define HWIO_QSERDES_TX1_ATB_SEL2_IN                    \
                in_dword(HWIO_QSERDES_TX1_ATB_SEL2_ADDR)
#define HWIO_QSERDES_TX1_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_ATB_SEL2_ADDR, m)
#define HWIO_QSERDES_TX1_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_ATB_SEL2_ADDR,v)
#define HWIO_QSERDES_TX1_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_ATB_SEL2_ADDR,m,v,HWIO_QSERDES_TX1_ATB_SEL2_IN)
#define HWIO_QSERDES_TX1_ATB_SEL2_ATB_SEL2_BMSK                                                     0x1
#define HWIO_QSERDES_TX1_ATB_SEL2_ATB_SEL2_SHFT                                                       0

#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_ADDR                                                 (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xa0)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_OFFS                                                 (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xa0)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_RMSK                                                        0xf
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_IN                    \
                in_dword(HWIO_QSERDES_TX1_RCV_DETECT_LVL_ADDR)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RCV_DETECT_LVL_ADDR, m)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_RCV_DETECT_LVL_ADDR,v)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RCV_DETECT_LVL_ADDR,m,v,HWIO_QSERDES_TX1_RCV_DETECT_LVL_IN)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                        0x8
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                          3
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                            0x7
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                              0

#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xa4)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_OFFS                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xa4)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_RMSK                                                     0x3f
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_IN                    \
                in_dword(HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_IN)
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                       0x38
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                          3
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                        0x7
#define HWIO_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                          0

#define HWIO_QSERDES_TX1_PRBS_SEED1_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xa8)
#define HWIO_QSERDES_TX1_PRBS_SEED1_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xa8)
#define HWIO_QSERDES_TX1_PRBS_SEED1_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_PRBS_SEED1_IN                    \
                in_dword(HWIO_QSERDES_TX1_PRBS_SEED1_ADDR)
#define HWIO_QSERDES_TX1_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRBS_SEED1_ADDR, m)
#define HWIO_QSERDES_TX1_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_PRBS_SEED1_ADDR,v)
#define HWIO_QSERDES_TX1_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRBS_SEED1_ADDR,m,v,HWIO_QSERDES_TX1_PRBS_SEED1_IN)
#define HWIO_QSERDES_TX1_PRBS_SEED1_PRBS_SEED1_BMSK                                                0xff
#define HWIO_QSERDES_TX1_PRBS_SEED1_PRBS_SEED1_SHFT                                                   0

#define HWIO_QSERDES_TX1_PRBS_SEED2_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xac)
#define HWIO_QSERDES_TX1_PRBS_SEED2_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xac)
#define HWIO_QSERDES_TX1_PRBS_SEED2_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_PRBS_SEED2_IN                    \
                in_dword(HWIO_QSERDES_TX1_PRBS_SEED2_ADDR)
#define HWIO_QSERDES_TX1_PRBS_SEED2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRBS_SEED2_ADDR, m)
#define HWIO_QSERDES_TX1_PRBS_SEED2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_PRBS_SEED2_ADDR,v)
#define HWIO_QSERDES_TX1_PRBS_SEED2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRBS_SEED2_ADDR,m,v,HWIO_QSERDES_TX1_PRBS_SEED2_IN)
#define HWIO_QSERDES_TX1_PRBS_SEED2_PRBS_SEED2_BMSK                                                0xff
#define HWIO_QSERDES_TX1_PRBS_SEED2_PRBS_SEED2_SHFT                                                   0

#define HWIO_QSERDES_TX1_PRBS_SEED3_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xb0)
#define HWIO_QSERDES_TX1_PRBS_SEED3_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xb0)
#define HWIO_QSERDES_TX1_PRBS_SEED3_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_PRBS_SEED3_IN                    \
                in_dword(HWIO_QSERDES_TX1_PRBS_SEED3_ADDR)
#define HWIO_QSERDES_TX1_PRBS_SEED3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRBS_SEED3_ADDR, m)
#define HWIO_QSERDES_TX1_PRBS_SEED3_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_PRBS_SEED3_ADDR,v)
#define HWIO_QSERDES_TX1_PRBS_SEED3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRBS_SEED3_ADDR,m,v,HWIO_QSERDES_TX1_PRBS_SEED3_IN)
#define HWIO_QSERDES_TX1_PRBS_SEED3_PRBS_SEED3_BMSK                                                0xff
#define HWIO_QSERDES_TX1_PRBS_SEED3_PRBS_SEED3_SHFT                                                   0

#define HWIO_QSERDES_TX1_PRBS_SEED4_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xb4)
#define HWIO_QSERDES_TX1_PRBS_SEED4_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xb4)
#define HWIO_QSERDES_TX1_PRBS_SEED4_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_PRBS_SEED4_IN                    \
                in_dword(HWIO_QSERDES_TX1_PRBS_SEED4_ADDR)
#define HWIO_QSERDES_TX1_PRBS_SEED4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRBS_SEED4_ADDR, m)
#define HWIO_QSERDES_TX1_PRBS_SEED4_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_PRBS_SEED4_ADDR,v)
#define HWIO_QSERDES_TX1_PRBS_SEED4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRBS_SEED4_ADDR,m,v,HWIO_QSERDES_TX1_PRBS_SEED4_IN)
#define HWIO_QSERDES_TX1_PRBS_SEED4_PRBS_SEED4_BMSK                                                0xff
#define HWIO_QSERDES_TX1_PRBS_SEED4_PRBS_SEED4_SHFT                                                   0

#define HWIO_QSERDES_TX1_RESET_GEN_ADDR                                                      (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xb8)
#define HWIO_QSERDES_TX1_RESET_GEN_OFFS                                                      (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xb8)
#define HWIO_QSERDES_TX1_RESET_GEN_RMSK                                                            0x7f
#define HWIO_QSERDES_TX1_RESET_GEN_IN                    \
                in_dword(HWIO_QSERDES_TX1_RESET_GEN_ADDR)
#define HWIO_QSERDES_TX1_RESET_GEN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RESET_GEN_ADDR, m)
#define HWIO_QSERDES_TX1_RESET_GEN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_RESET_GEN_ADDR,v)
#define HWIO_QSERDES_TX1_RESET_GEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RESET_GEN_ADDR,m,v,HWIO_QSERDES_TX1_RESET_GEN_IN)
#define HWIO_QSERDES_TX1_RESET_GEN_SW_CDR_RESET_BMSK                                               0x40
#define HWIO_QSERDES_TX1_RESET_GEN_SW_CDR_RESET_SHFT                                                  6
#define HWIO_QSERDES_TX1_RESET_GEN_JITTER_GEN_RESET_BMSK                                           0x20
#define HWIO_QSERDES_TX1_RESET_GEN_JITTER_GEN_RESET_SHFT                                              5
#define HWIO_QSERDES_TX1_RESET_GEN_SW_TSYNC_BMSK                                                   0x10
#define HWIO_QSERDES_TX1_RESET_GEN_SW_TSYNC_SHFT                                                      4
#define HWIO_QSERDES_TX1_RESET_GEN_SW_RSYNC_BMSK                                                    0x8
#define HWIO_QSERDES_TX1_RESET_GEN_SW_RSYNC_SHFT                                                      3
#define HWIO_QSERDES_TX1_RESET_GEN_RSVD_BMSK                                                        0x4
#define HWIO_QSERDES_TX1_RESET_GEN_RSVD_SHFT                                                          2
#define HWIO_QSERDES_TX1_RESET_GEN_BIST_TX_RESET_BMSK                                               0x2
#define HWIO_QSERDES_TX1_RESET_GEN_BIST_TX_RESET_SHFT                                                 1
#define HWIO_QSERDES_TX1_RESET_GEN_BIST_RX_RESET_BMSK                                               0x1
#define HWIO_QSERDES_TX1_RESET_GEN_BIST_RX_RESET_SHFT                                                 0

#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_ADDR                                                (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xbc)
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_OFFS                                                (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xbc)
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_RMSK                                                       0x3
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_IN                    \
                in_dword(HWIO_QSERDES_TX1_RESET_GEN_MUXES_ADDR)
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_RESET_GEN_MUXES_ADDR, m)
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_RESET_GEN_MUXES_ADDR,v)
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_RESET_GEN_MUXES_ADDR,m,v,HWIO_QSERDES_TX1_RESET_GEN_MUXES_IN)
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                             0x2
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                               1
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                             0x1
#define HWIO_QSERDES_TX1_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                               0

#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xc0)
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_OFFS                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xc0)
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_RMSK                                                      0xf
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_IN                    \
                in_dword(HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR)
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_IN)
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                                    0x8
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                      3
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                        0x4
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                          2
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                           0x2
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                             1
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                               0x1
#define HWIO_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                                 0

#define HWIO_QSERDES_TX1_TX_INTERFACE_MODE_ADDR                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xc4)
#define HWIO_QSERDES_TX1_TX_INTERFACE_MODE_OFFS                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xc4)
#define HWIO_QSERDES_TX1_TX_INTERFACE_MODE_RMSK                                                     0xf
#define HWIO_QSERDES_TX1_TX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_QSERDES_TX1_TX_INTERFACE_MODE_ADDR)
#define HWIO_QSERDES_TX1_TX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_TX_INTERFACE_MODE_ADDR, m)
#define HWIO_QSERDES_TX1_TX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_TX_INTERFACE_MODE_ADDR,v)
#define HWIO_QSERDES_TX1_TX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_TX_INTERFACE_MODE_ADDR,m,v,HWIO_QSERDES_TX1_TX_INTERFACE_MODE_IN)
#define HWIO_QSERDES_TX1_TX_INTERFACE_MODE_TXINTERFACE_MODE_BMSK                                    0xf
#define HWIO_QSERDES_TX1_TX_INTERFACE_MODE_TXINTERFACE_MODE_SHFT                                      0

#define HWIO_QSERDES_TX1_VMODE_CTRL1_ADDR                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xc8)
#define HWIO_QSERDES_TX1_VMODE_CTRL1_OFFS                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xc8)
#define HWIO_QSERDES_TX1_VMODE_CTRL1_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_VMODE_CTRL1_IN                    \
                in_dword(HWIO_QSERDES_TX1_VMODE_CTRL1_ADDR)
#define HWIO_QSERDES_TX1_VMODE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_VMODE_CTRL1_ADDR, m)
#define HWIO_QSERDES_TX1_VMODE_CTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_VMODE_CTRL1_ADDR,v)
#define HWIO_QSERDES_TX1_VMODE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_VMODE_CTRL1_ADDR,m,v,HWIO_QSERDES_TX1_VMODE_CTRL1_IN)
#define HWIO_QSERDES_TX1_VMODE_CTRL1_VMODE_CTRL1_BMSK                                              0xff
#define HWIO_QSERDES_TX1_VMODE_CTRL1_VMODE_CTRL1_SHFT                                                 0

#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR                                           (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xcc)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OFFS                                           (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xcc)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_RMSK                                                 0xff
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                        0xff
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                           0

#define HWIO_QSERDES_TX1_BIST_STATUS_ADDR                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xd0)
#define HWIO_QSERDES_TX1_BIST_STATUS_OFFS                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xd0)
#define HWIO_QSERDES_TX1_BIST_STATUS_RMSK                                                           0xf
#define HWIO_QSERDES_TX1_BIST_STATUS_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_STATUS_ADDR)
#define HWIO_QSERDES_TX1_BIST_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_STATUS_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_STATUS_BIST_STATUS_RO_BMSK                                            0xf
#define HWIO_QSERDES_TX1_BIST_STATUS_BIST_STATUS_RO_SHFT                                              0

#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xd4)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_OFFS                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xd4)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_RMSK                                                    0xff
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                           0xff
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                              0

#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xd8)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_OFFS                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xd8)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_RMSK                                                    0xff
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_IN                    \
                in_dword(HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                           0xff
#define HWIO_QSERDES_TX1_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                              0

#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR                                         (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xdc)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_OFFS                                         (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xdc)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_RMSK                                               0xff
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                        0xff
#define HWIO_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                           0

#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_ADDR                                                (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xe0)
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_OFFS                                                (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xe0)
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_RMSK                                                      0xff
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_IN                    \
                in_dword(HWIO_QSERDES_TX1_LANE_DIG_CONFIG_ADDR)
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_LANE_DIG_CONFIG_ADDR, m)
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_LANE_DIG_CONFIG_ADDR,v)
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_LANE_DIG_CONFIG_ADDR,m,v,HWIO_QSERDES_TX1_LANE_DIG_CONFIG_IN)
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_RSVD_BMSK                                                 0xfe
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_RSVD_SHFT                                                    1
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                          0x1
#define HWIO_QSERDES_TX1_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                            0

#define HWIO_QSERDES_TX1_PI_QEC_CTRL_ADDR                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xe4)
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_OFFS                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xe4)
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_RMSK                                                          0xff
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_IN                    \
                in_dword(HWIO_QSERDES_TX1_PI_QEC_CTRL_ADDR)
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PI_QEC_CTRL_ADDR, m)
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_PI_QEC_CTRL_ADDR,v)
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PI_QEC_CTRL_ADDR,m,v,HWIO_QSERDES_TX1_PI_QEC_CTRL_IN)
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                              0xff
#define HWIO_QSERDES_TX1_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                                 0

#define HWIO_QSERDES_TX1_PRE_EMPH_ADDR                                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xe8)
#define HWIO_QSERDES_TX1_PRE_EMPH_OFFS                                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xe8)
#define HWIO_QSERDES_TX1_PRE_EMPH_RMSK                                                             0x3f
#define HWIO_QSERDES_TX1_PRE_EMPH_IN                    \
                in_dword(HWIO_QSERDES_TX1_PRE_EMPH_ADDR)
#define HWIO_QSERDES_TX1_PRE_EMPH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_PRE_EMPH_ADDR, m)
#define HWIO_QSERDES_TX1_PRE_EMPH_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_PRE_EMPH_ADDR,v)
#define HWIO_QSERDES_TX1_PRE_EMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_PRE_EMPH_ADDR,m,v,HWIO_QSERDES_TX1_PRE_EMPH_IN)
#define HWIO_QSERDES_TX1_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                             0x20
#define HWIO_QSERDES_TX1_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                                5
#define HWIO_QSERDES_TX1_PRE_EMPH_PREEMPH_BMSK                                                     0x1f
#define HWIO_QSERDES_TX1_PRE_EMPH_PREEMPH_SHFT                                                        0

#define HWIO_QSERDES_TX1_SW_RESET_ADDR                                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xec)
#define HWIO_QSERDES_TX1_SW_RESET_OFFS                                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xec)
#define HWIO_QSERDES_TX1_SW_RESET_RMSK                                                              0x1
#define HWIO_QSERDES_TX1_SW_RESET_IN                    \
                in_dword(HWIO_QSERDES_TX1_SW_RESET_ADDR)
#define HWIO_QSERDES_TX1_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_SW_RESET_ADDR, m)
#define HWIO_QSERDES_TX1_SW_RESET_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_SW_RESET_ADDR,v)
#define HWIO_QSERDES_TX1_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_SW_RESET_ADDR,m,v,HWIO_QSERDES_TX1_SW_RESET_IN)
#define HWIO_QSERDES_TX1_SW_RESET_SW_RESET_BMSK                                                     0x1
#define HWIO_QSERDES_TX1_SW_RESET_SW_RESET_SHFT                                                       0

#define HWIO_QSERDES_TX1_DCC_OFFSET_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xf0)
#define HWIO_QSERDES_TX1_DCC_OFFSET_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xf0)
#define HWIO_QSERDES_TX1_DCC_OFFSET_RMSK                                                           0x1f
#define HWIO_QSERDES_TX1_DCC_OFFSET_IN                    \
                in_dword(HWIO_QSERDES_TX1_DCC_OFFSET_ADDR)
#define HWIO_QSERDES_TX1_DCC_OFFSET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DCC_OFFSET_ADDR, m)
#define HWIO_QSERDES_TX1_DCC_OFFSET_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_DCC_OFFSET_ADDR,v)
#define HWIO_QSERDES_TX1_DCC_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_DCC_OFFSET_ADDR,m,v,HWIO_QSERDES_TX1_DCC_OFFSET_IN)
#define HWIO_QSERDES_TX1_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                                     0x1f
#define HWIO_QSERDES_TX1_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                        0

#define HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ADDR                                        (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xf4)
#define HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_OFFS                                        (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xf4)
#define HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_RMSK                                              0x1f
#define HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ADDR)
#define HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ADDR, m)
#define HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ADDR,v)
#define HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_ADDR,m,v,HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_IN)
#define HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                      0x1f
#define HWIO_QSERDES_TX1_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                         0

#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ADDR                                             (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xf8)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_OFFS                                             (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xf8)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_RMSK                                                   0x1f
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_IN                    \
                in_dword(HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ADDR)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ADDR, m)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ADDR,v)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_ADDR,m,v,HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_IN)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                                0x10
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                                   4
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                               0xc
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                                 2
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                              0x2
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                                1
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                             0x1
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                               0

#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ADDR                                             (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0xfc)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_OFFS                                             (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0xfc)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_RMSK                                                   0x1f
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IN                    \
                in_dword(HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ADDR)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ADDR, m)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ADDR,v)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_ADDR,m,v,HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IN)
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                                0x10
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                                   4
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                                     0xf
#define HWIO_QSERDES_TX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                       0

#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x100)
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x100)
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_RMSK                                                        0xff
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_IN                    \
                in_dword(HWIO_QSERDES_TX1_DIG_BKUP_CTRL_ADDR)
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DIG_BKUP_CTRL_ADDR, m)
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_TX1_DIG_BKUP_CTRL_ADDR,v)
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_TX1_DIG_BKUP_CTRL_ADDR,m,v,HWIO_QSERDES_TX1_DIG_BKUP_CTRL_IN)
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_RSVD_BMSK                                                   0xff
#define HWIO_QSERDES_TX1_DIG_BKUP_CTRL_RSVD_SHFT                                                      0

#define HWIO_QSERDES_TX1_DEBUG_BUS0_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x104)
#define HWIO_QSERDES_TX1_DEBUG_BUS0_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x104)
#define HWIO_QSERDES_TX1_DEBUG_BUS0_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS0_IN                    \
                in_dword(HWIO_QSERDES_TX1_DEBUG_BUS0_ADDR)
#define HWIO_QSERDES_TX1_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DEBUG_BUS0_ADDR, m)
#define HWIO_QSERDES_TX1_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                             0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                0

#define HWIO_QSERDES_TX1_DEBUG_BUS1_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x108)
#define HWIO_QSERDES_TX1_DEBUG_BUS1_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x108)
#define HWIO_QSERDES_TX1_DEBUG_BUS1_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS1_IN                    \
                in_dword(HWIO_QSERDES_TX1_DEBUG_BUS1_ADDR)
#define HWIO_QSERDES_TX1_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DEBUG_BUS1_ADDR, m)
#define HWIO_QSERDES_TX1_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                            0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                               0

#define HWIO_QSERDES_TX1_DEBUG_BUS2_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x10c)
#define HWIO_QSERDES_TX1_DEBUG_BUS2_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x10c)
#define HWIO_QSERDES_TX1_DEBUG_BUS2_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS2_IN                    \
                in_dword(HWIO_QSERDES_TX1_DEBUG_BUS2_ADDR)
#define HWIO_QSERDES_TX1_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DEBUG_BUS2_ADDR, m)
#define HWIO_QSERDES_TX1_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                              0

#define HWIO_QSERDES_TX1_DEBUG_BUS3_ADDR                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x110)
#define HWIO_QSERDES_TX1_DEBUG_BUS3_OFFS                                                     (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x110)
#define HWIO_QSERDES_TX1_DEBUG_BUS3_RMSK                                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS3_IN                    \
                in_dword(HWIO_QSERDES_TX1_DEBUG_BUS3_ADDR)
#define HWIO_QSERDES_TX1_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DEBUG_BUS3_ADDR, m)
#define HWIO_QSERDES_TX1_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                           0xff
#define HWIO_QSERDES_TX1_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                              0

#define HWIO_QSERDES_TX1_READ_EQCODE_ADDR                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x114)
#define HWIO_QSERDES_TX1_READ_EQCODE_OFFS                                                    (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x114)
#define HWIO_QSERDES_TX1_READ_EQCODE_RMSK                                                           0xf
#define HWIO_QSERDES_TX1_READ_EQCODE_IN                    \
                in_dword(HWIO_QSERDES_TX1_READ_EQCODE_ADDR)
#define HWIO_QSERDES_TX1_READ_EQCODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_READ_EQCODE_ADDR, m)
#define HWIO_QSERDES_TX1_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                        0xf
#define HWIO_QSERDES_TX1_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                          0

#define HWIO_QSERDES_TX1_READ_OFFSETCODE_ADDR                                                (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x118)
#define HWIO_QSERDES_TX1_READ_OFFSETCODE_OFFS                                                (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x118)
#define HWIO_QSERDES_TX1_READ_OFFSETCODE_RMSK                                                      0x1f
#define HWIO_QSERDES_TX1_READ_OFFSETCODE_IN                    \
                in_dword(HWIO_QSERDES_TX1_READ_OFFSETCODE_ADDR)
#define HWIO_QSERDES_TX1_READ_OFFSETCODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_READ_OFFSETCODE_ADDR, m)
#define HWIO_QSERDES_TX1_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                               0x1f
#define HWIO_QSERDES_TX1_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                                  0

#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_LOW_ADDR                                           (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x11c)
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_LOW_OFFS                                           (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x11c)
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_LOW_RMSK                                                 0xff
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_LOW_IN                    \
                in_dword(HWIO_QSERDES_TX1_IA_ERROR_COUNTER_LOW_ADDR)
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                             0xff
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                                0

#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_ADDR                                          (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x120)
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_OFFS                                          (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x120)
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_RMSK                                                0xff
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_IN                    \
                in_dword(HWIO_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_ADDR)
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                           0xff
#define HWIO_QSERDES_TX1_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                              0

#define HWIO_QSERDES_TX1_VGA_READ_CODE_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x124)
#define HWIO_QSERDES_TX1_VGA_READ_CODE_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x124)
#define HWIO_QSERDES_TX1_VGA_READ_CODE_RMSK                                                         0xf
#define HWIO_QSERDES_TX1_VGA_READ_CODE_IN                    \
                in_dword(HWIO_QSERDES_TX1_VGA_READ_CODE_ADDR)
#define HWIO_QSERDES_TX1_VGA_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_VGA_READ_CODE_ADDR, m)
#define HWIO_QSERDES_TX1_VGA_READ_CODE_READ_VGACODE_BMSK                                            0xf
#define HWIO_QSERDES_TX1_VGA_READ_CODE_READ_VGACODE_SHFT                                              0

#define HWIO_QSERDES_TX1_VTH_READ_CODE_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x128)
#define HWIO_QSERDES_TX1_VTH_READ_CODE_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x128)
#define HWIO_QSERDES_TX1_VTH_READ_CODE_RMSK                                                        0x1f
#define HWIO_QSERDES_TX1_VTH_READ_CODE_IN                    \
                in_dword(HWIO_QSERDES_TX1_VTH_READ_CODE_ADDR)
#define HWIO_QSERDES_TX1_VTH_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_VTH_READ_CODE_ADDR, m)
#define HWIO_QSERDES_TX1_VTH_READ_CODE_VTH_CODE_DEBUG_BMSK                                         0x1f
#define HWIO_QSERDES_TX1_VTH_READ_CODE_VTH_CODE_DEBUG_SHFT                                            0

#define HWIO_QSERDES_TX1_DFE_TAP1_READ_CODE_ADDR                                             (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x12c)
#define HWIO_QSERDES_TX1_DFE_TAP1_READ_CODE_OFFS                                             (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x12c)
#define HWIO_QSERDES_TX1_DFE_TAP1_READ_CODE_RMSK                                                   0x1f
#define HWIO_QSERDES_TX1_DFE_TAP1_READ_CODE_IN                    \
                in_dword(HWIO_QSERDES_TX1_DFE_TAP1_READ_CODE_ADDR)
#define HWIO_QSERDES_TX1_DFE_TAP1_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DFE_TAP1_READ_CODE_ADDR, m)
#define HWIO_QSERDES_TX1_DFE_TAP1_READ_CODE_READ_TAP1CODE_BMSK                                     0x1f
#define HWIO_QSERDES_TX1_DFE_TAP1_READ_CODE_READ_TAP1CODE_SHFT                                        0

#define HWIO_QSERDES_TX1_DFE_TAP2_READ_CODE_ADDR                                             (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x130)
#define HWIO_QSERDES_TX1_DFE_TAP2_READ_CODE_OFFS                                             (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x130)
#define HWIO_QSERDES_TX1_DFE_TAP2_READ_CODE_RMSK                                                   0x1f
#define HWIO_QSERDES_TX1_DFE_TAP2_READ_CODE_IN                    \
                in_dword(HWIO_QSERDES_TX1_DFE_TAP2_READ_CODE_ADDR)
#define HWIO_QSERDES_TX1_DFE_TAP2_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DFE_TAP2_READ_CODE_ADDR, m)
#define HWIO_QSERDES_TX1_DFE_TAP2_READ_CODE_READ_TAP2CODE_BMSK                                     0x1f
#define HWIO_QSERDES_TX1_DFE_TAP2_READ_CODE_READ_TAP2CODE_SHFT                                        0

#define HWIO_QSERDES_TX1_IDAC_STATUS_I_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x134)
#define HWIO_QSERDES_TX1_IDAC_STATUS_I_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x134)
#define HWIO_QSERDES_TX1_IDAC_STATUS_I_RMSK                                                        0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_I_IN                    \
                in_dword(HWIO_QSERDES_TX1_IDAC_STATUS_I_ADDR)
#define HWIO_QSERDES_TX1_IDAC_STATUS_I_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IDAC_STATUS_I_ADDR, m)
#define HWIO_QSERDES_TX1_IDAC_STATUS_I_IDAC_I_STATUS_BMSK                                          0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_I_IDAC_I_STATUS_SHFT                                             0

#define HWIO_QSERDES_TX1_IDAC_STATUS_IBAR_ADDR                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x138)
#define HWIO_QSERDES_TX1_IDAC_STATUS_IBAR_OFFS                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x138)
#define HWIO_QSERDES_TX1_IDAC_STATUS_IBAR_RMSK                                                     0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_IBAR_IN                    \
                in_dword(HWIO_QSERDES_TX1_IDAC_STATUS_IBAR_ADDR)
#define HWIO_QSERDES_TX1_IDAC_STATUS_IBAR_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IDAC_STATUS_IBAR_ADDR, m)
#define HWIO_QSERDES_TX1_IDAC_STATUS_IBAR_IDAC_IB_STATUS_BMSK                                      0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_IBAR_IDAC_IB_STATUS_SHFT                                         0

#define HWIO_QSERDES_TX1_IDAC_STATUS_Q_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x13c)
#define HWIO_QSERDES_TX1_IDAC_STATUS_Q_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x13c)
#define HWIO_QSERDES_TX1_IDAC_STATUS_Q_RMSK                                                        0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_Q_IN                    \
                in_dword(HWIO_QSERDES_TX1_IDAC_STATUS_Q_ADDR)
#define HWIO_QSERDES_TX1_IDAC_STATUS_Q_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IDAC_STATUS_Q_ADDR, m)
#define HWIO_QSERDES_TX1_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                          0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                             0

#define HWIO_QSERDES_TX1_IDAC_STATUS_QBAR_ADDR                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x140)
#define HWIO_QSERDES_TX1_IDAC_STATUS_QBAR_OFFS                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x140)
#define HWIO_QSERDES_TX1_IDAC_STATUS_QBAR_RMSK                                                     0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_QBAR_IN                    \
                in_dword(HWIO_QSERDES_TX1_IDAC_STATUS_QBAR_ADDR)
#define HWIO_QSERDES_TX1_IDAC_STATUS_QBAR_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_QSERDES_TX1_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                      0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                         0

#define HWIO_QSERDES_TX1_IDAC_STATUS_A_ADDR                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x144)
#define HWIO_QSERDES_TX1_IDAC_STATUS_A_OFFS                                                  (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x144)
#define HWIO_QSERDES_TX1_IDAC_STATUS_A_RMSK                                                        0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_A_IN                    \
                in_dword(HWIO_QSERDES_TX1_IDAC_STATUS_A_ADDR)
#define HWIO_QSERDES_TX1_IDAC_STATUS_A_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IDAC_STATUS_A_ADDR, m)
#define HWIO_QSERDES_TX1_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                          0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                             0

#define HWIO_QSERDES_TX1_IDAC_STATUS_ABAR_ADDR                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x148)
#define HWIO_QSERDES_TX1_IDAC_STATUS_ABAR_OFFS                                               (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x148)
#define HWIO_QSERDES_TX1_IDAC_STATUS_ABAR_RMSK                                                     0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_ABAR_IN                    \
                in_dword(HWIO_QSERDES_TX1_IDAC_STATUS_ABAR_ADDR)
#define HWIO_QSERDES_TX1_IDAC_STATUS_ABAR_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_QSERDES_TX1_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                      0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                         0

#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_ADDR                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x14c)
#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_OFFS                                              (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x14c)
#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_RMSK                                                    0x1f
#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_IN                    \
                in_dword(HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_ADDR)
#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                               0x10
#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                                  4
#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                                  0x8
#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                                    3
#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                      0x7
#define HWIO_QSERDES_TX1_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                        0

#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_ADDR                                           (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x150)
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_OFFS                                           (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x150)
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_RMSK                                                 0x3f
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IN                    \
                in_dword(HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_ADDR)
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_ADDR, m)
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_BMSK                                0x20
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_AB_SHFT                                   5
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_BMSK                                 0x10
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_A_SHFT                                    4
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_BMSK                                 0x8
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_QB_SHFT                                   3
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_BMSK                                  0x4
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_Q_SHFT                                    2
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_BMSK                                 0x2
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_IB_SHFT                                   1
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_BMSK                                  0x1
#define HWIO_QSERDES_TX1_IDAC_STATUS_CAL_DONE_IDAC_CAL_DONE_I_SHFT                                    0

#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_ADDR                                          (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x154)
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_OFFS                                          (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x154)
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_RMSK                                                0x3f
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_IN                    \
                in_dword(HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_ADDR)
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                            0x20
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                               5
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                             0x10
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                                4
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                             0x8
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                               3
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                              0x4
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                                2
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                             0x2
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                               1
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                              0x1
#define HWIO_QSERDES_TX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                                0

#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_ADDR                                                 (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x158)
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_OFFS                                                 (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x158)
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_RMSK                                                       0x7f
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_IN                    \
                in_dword(HWIO_QSERDES_TX1_DCC_CAL_STATUS_ADDR)
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DCC_CAL_STATUS_ADDR, m)
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                               0x40
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                                  6
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                              0x20
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                                 5
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                                 0x10
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                                    4
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                                    0x8
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                      3
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                                   0x7
#define HWIO_QSERDES_TX1_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                                     0

#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_ADDR                                           (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x15c)
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_OFFS                                           (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x15c)
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_RMSK                                                 0xff
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_ADDR)
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_ADDR, m)
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                            0x80
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                               7
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                             0x70
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                                4
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                               0x8
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                                 3
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                                0x7
#define HWIO_QSERDES_TX1_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                                  0

#define HWIO_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_ADDR                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x160)
#define HWIO_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_OFFS                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x160)
#define HWIO_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_RMSK                                             0x3f
#define HWIO_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_IN                    \
                in_dword(HWIO_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_ADDR)
#define HWIO_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_ADDR, m)
#define HWIO_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_BMSK                        0x3f
#define HWIO_QSERDES_TX1_SIGDET_CAL_ENGINE_STATUS_SIGDET_CAL_DEBUG_VEC_SHFT                           0

#define HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_ADDR                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE      + 0x164)
#define HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_OFFS                                       (QSERDES_TX1_QSERDES_TX1_PCIE3_QMP_TX_REG_BASE_OFFS + 0x164)
#define HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_RMSK                                              0x3
#define HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_IN                    \
                in_dword(HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_ADDR)
#define HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_ADDR, m)
#define HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_BMSK                          0x2
#define HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTN_STATUS_SHFT                            1
#define HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_BMSK                          0x1
#define HWIO_QSERDES_TX1_AC_JTAG_OUTP_OUTN_STATUS_AC_JTAG_OUTP_STATUS_SHFT                            0

/*----------------------------------------------------------------------------
 * MODULE: QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX
 *--------------------------------------------------------------------------*/

#define QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE                                                     (0x0)
#define QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_SIZE                                                0x200
#define QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_USED                                                0x1fc
#define QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS                                                0x00007800

#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_ADDR                                                           (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x0)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_OFFS                                                           (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x0)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_RMSK                                                                 0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_ADDR)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_IN)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_BMSK                                               0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_HALF_UCDR_FO_GAIN_HALF_SHFT                                                  0

#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x4)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x4)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_RMSK                                                              0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ADDR)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_IN)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_BMSK                                         0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_QUARTER_UCDR_FO_GAIN_QUARTER_SHFT                                            0

#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_ADDR                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x8)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_OFFS                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x8)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_RMSK                                                                      0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_ADDR)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FO_GAIN_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FO_GAIN_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FO_GAIN_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_FO_GAIN_IN)
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_UCDR_FO_GAIN_BMSK                                                         0x7f
#define HWIO_QSERDES_RX1_UCDR_FO_GAIN_UCDR_FO_GAIN_SHFT                                                            0

#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_ADDR                                                           (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xc)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_OFFS                                                           (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xc)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_RMSK                                                                 0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_IN)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_BMSK                                               0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_HALF_UCDR_SO_GAIN_HALF_SHFT                                                  0

#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x10)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x10)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_RMSK                                                              0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_IN)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_BMSK                                         0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_QUARTER_UCDR_SO_GAIN_QUARTER_SHFT                                            0

#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_ADDR                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x14)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_OFFS                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x14)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_RMSK                                                                      0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_GAIN_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_GAIN_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_GAIN_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SO_GAIN_IN)
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_UCDR_SO_GAIN_BMSK                                                         0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_GAIN_UCDR_SO_GAIN_SHFT                                                            0

#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ADDR                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x18)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_OFFS                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x18)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_IN)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_BMSK                                       0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_HALF_UCDR_SVS_FO_GAIN_HALF_SHFT                                          0

#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ADDR                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1c)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_OFFS                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1c)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_RMSK                                                          0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_IN)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_BMSK                                 0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_QUARTER_UCDR_SVS_FO_GAIN_QUARTER_SHFT                                    0

#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x20)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x20)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_IN)
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_BMSK                                                 0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_FO_GAIN_UCDR_SVS_FO_GAIN_SHFT                                                    0

#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ADDR                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x24)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_OFFS                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x24)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_IN)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_BMSK                                       0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_HALF_UCDR_SVS_SO_GAIN_HALF_SHFT                                          0

#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ADDR                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x28)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_OFFS                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x28)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_RMSK                                                          0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_IN)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_BMSK                                 0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_QUARTER_UCDR_SVS_SO_GAIN_QUARTER_SHFT                                    0

#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x2c)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x2c)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_RMSK                                                                  0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_IN)
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_BMSK                                                 0x7f
#define HWIO_QSERDES_RX1_UCDR_SVS_SO_GAIN_UCDR_SVS_SO_GAIN_SHFT                                                    0

#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ADDR                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x30)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_OFFS                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x30)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ADDR)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_IN)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_BMSK                                       0x7f
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_UCDR_FASTLOCK_FO_GAIN_SHFT                                          0

#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ADDR                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x34)
#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_OFFS                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x34)
#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_RMSK                                                     0x7f
#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_IN)
#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_BMSK                                         0x40
#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_UCDR_ENABLE_SHFT                                            6
#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_BMSK                                  0x3f
#define HWIO_QSERDES_RX1_UCDR_SO_SATURATION_AND_ENABLE_UCDR_SO_SATURATION_SHFT                                     0

#define HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR                                                         (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x38)
#define HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_OFFS                                                         (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x38)
#define HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR)
#define HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                           0xff
#define HWIO_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                              0

#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ADDR                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x3c)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_OFFS                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x3c)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RMSK                                                           0xff
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ADDR)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_IN)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_BMSK                                 0xff
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_UCDR_FASTLOCK_COUNTER_LOW_SHFT                                    0

#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ADDR                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x40)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_OFFS                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x40)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RMSK                                                           0xf
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ADDR)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_IN)
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_BMSK                                0xf
#define HWIO_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_UCDR_FASTLOCK_COUNTER_HIGH_SHFT                                  0

#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x44)
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x44)
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR)
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_IN)
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                           0x80
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                              7
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_BMSK                                          0x40
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_10_SHFT                                             6
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_BMSK                                          0x20
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_01_SHFT                                             5
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_BMSK                                          0x10
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_TRAN_CDRCLK_DIV6_SEL_00_SHFT                                             4
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                            0x8
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                              3
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_BMSK                                              0x4
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_MUX_SHFT                                                2
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_BMSK                                                  0x2
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_STEP_BY_TWO_SHFT                                                    1
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                              0x1
#define HWIO_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                                0

#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_ADDR                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x48)
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_OFFS                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x48)
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_RMSK                                                                     0xff
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_PI_CTRL2_ADDR)
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_PI_CTRL2_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_PI_CTRL2_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_PI_CTRL2_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_PI_CTRL2_IN)
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_BMSK                                                 0x80
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_RXCLK_SWITCH_DIV_EN_SHFT                                                    7
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_10_BMSK                                                          0x40
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_10_SHFT                                                             6
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_01_BMSK                                                          0x20
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_01_SHFT                                                             5
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_00_BMSK                                                          0x10
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_00_SHFT                                                             4
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_BMSK                                                      0x8
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_CDRCLK_DIV8_SB2_SHFT                                                        3
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_BMSK                                              0x4
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_10_SHFT                                                2
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_BMSK                                              0x2
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_01_SHFT                                                1
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_BMSK                                              0x1
#define HWIO_QSERDES_RX1_UCDR_PI_CTRL2_TRAN_CDRCLK_DIV8_SEL_00_SHFT                                                0

#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x4c)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x4c)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_RMSK                                                                  0x3f
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_IN)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_DIV6PD_THRESH1_BMSK                                                   0x3f
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH1_DIV6PD_THRESH1_SHFT                                                      0

#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x50)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x50)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_RMSK                                                                  0x3f
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_IN)
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_DIV6PD_THRESH2_BMSK                                                   0x3f
#define HWIO_QSERDES_RX1_UCDR_SB2_THRESH2_DIV6PD_THRESH2_SHFT                                                      0

#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x54)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x54)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_RMSK                                                                    0x1f
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_IN)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_DIV6PD_GAIN1_BMSK                                                       0x1f
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN1_DIV6PD_GAIN1_SHFT                                                          0

#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x58)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x58)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_RMSK                                                                    0x1f
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_IN                    \
                in_dword(HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_ADDR)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_ADDR, m)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_ADDR,v)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_ADDR,m,v,HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_IN)
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_DIV6PD_GAIN2_BMSK                                                       0x1f
#define HWIO_QSERDES_RX1_UCDR_SB2_GAIN2_DIV6PD_GAIN2_SHFT                                                          0

#define HWIO_QSERDES_RX1_AUX_CONTROL_ADDR                                                                 (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x5c)
#define HWIO_QSERDES_RX1_AUX_CONTROL_OFFS                                                                 (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x5c)
#define HWIO_QSERDES_RX1_AUX_CONTROL_RMSK                                                                       0x7f
#define HWIO_QSERDES_RX1_AUX_CONTROL_IN                    \
                in_dword(HWIO_QSERDES_RX1_AUX_CONTROL_ADDR)
#define HWIO_QSERDES_RX1_AUX_CONTROL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AUX_CONTROL_ADDR, m)
#define HWIO_QSERDES_RX1_AUX_CONTROL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_AUX_CONTROL_ADDR,v)
#define HWIO_QSERDES_RX1_AUX_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AUX_CONTROL_ADDR,m,v,HWIO_QSERDES_RX1_AUX_CONTROL_IN)
#define HWIO_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_BMSK                                                0x40
#define HWIO_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_CODE_UPDATE_SHFT                                                   6
#define HWIO_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_BMSK                                                            0x3f
#define HWIO_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_SHFT                                                               0

#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ADDR                                                      (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x60)
#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_OFFS                                                      (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x60)
#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_RMSK                                                            0xf0
#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_IN                    \
                in_dword(HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ADDR)
#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ADDR, m)
#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ADDR,v)
#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_ADDR,m,v,HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_IN)
#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_BMSK                                       0x80
#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_AUXDATA_THRESH_FORCE_SHFT                                          7
#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_BMSK                                            0x70
#define HWIO_QSERDES_RX1_AUX_DATA_TCOARSE_TFINE_AUXDATA_TCOARSE_SHFT                                               4

#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x64)
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x64)
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IN                    \
                in_dword(HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR)
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IN)
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                       0x80
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                          7
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                                   0x40
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                      6
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                        0x20
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                           5
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                                    0x10
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                       4
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                                   0x8
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                                     3
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                                  0x4
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                                    2
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                       0x2
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                         1
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                          0x1
#define HWIO_QSERDES_RX1_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                            0

#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x68)
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x68)
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_RMSK                                                                     0x1
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_IN                    \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_ENABLE_ADDR)
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_ENABLE_ADDR,m,v,HWIO_QSERDES_RX1_AC_JTAG_ENABLE_IN)
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                          0x1
#define HWIO_QSERDES_RX1_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                            0

#define HWIO_QSERDES_RX1_AC_JTAG_INITP_ADDR                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x6c)
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_OFFS                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x6c)
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_RMSK                                                                      0x3
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_IN                    \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_INITP_ADDR)
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_INITP_ADDR, m)
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_INITP_ADDR,v)
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_INITP_ADDR,m,v,HWIO_QSERDES_RX1_AC_JTAG_INITP_IN)
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                                    0x2
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                      1
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                        0x1
#define HWIO_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                          0

#define HWIO_QSERDES_RX1_AC_JTAG_INITN_ADDR                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x70)
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_OFFS                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x70)
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_RMSK                                                                      0x3
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_IN                    \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_INITN_ADDR)
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_INITN_ADDR, m)
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_INITN_ADDR,v)
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_INITN_ADDR,m,v,HWIO_QSERDES_RX1_AC_JTAG_INITN_IN)
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                                    0x2
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                      1
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                        0x1
#define HWIO_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                          0

#define HWIO_QSERDES_RX1_AC_JTAG_LVL_ADDR                                                                 (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x74)
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_OFFS                                                                 (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x74)
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_RMSK                                                                        0x1
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_IN                    \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_LVL_ADDR)
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_LVL_ADDR, m)
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_LVL_ADDR,v)
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_LVL_ADDR,m,v,HWIO_QSERDES_RX1_AC_JTAG_LVL_IN)
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                            0x1
#define HWIO_QSERDES_RX1_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                              0

#define HWIO_QSERDES_RX1_AC_JTAG_MODE_ADDR                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x78)
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_OFFS                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x78)
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_RMSK                                                                       0x1
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_IN                    \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_MODE_ADDR)
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_MODE_ADDR, m)
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_MODE_ADDR,v)
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_MODE_ADDR,m,v,HWIO_QSERDES_RX1_AC_JTAG_MODE_IN)
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                          0x1
#define HWIO_QSERDES_RX1_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                            0

#define HWIO_QSERDES_RX1_AC_JTAG_RESET_ADDR                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x7c)
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_OFFS                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x7c)
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_RMSK                                                                      0x1
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_IN                    \
                in_dword(HWIO_QSERDES_RX1_AC_JTAG_RESET_ADDR)
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AC_JTAG_RESET_ADDR, m)
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_AC_JTAG_RESET_ADDR,v)
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_AC_JTAG_RESET_ADDR,m,v,HWIO_QSERDES_RX1_AC_JTAG_RESET_IN)
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                        0x1
#define HWIO_QSERDES_RX1_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                          0

#define HWIO_QSERDES_RX1_RX_TERM_BW_ADDR                                                                  (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x80)
#define HWIO_QSERDES_RX1_RX_TERM_BW_OFFS                                                                  (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x80)
#define HWIO_QSERDES_RX1_RX_TERM_BW_RMSK                                                                        0xff
#define HWIO_QSERDES_RX1_RX_TERM_BW_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_TERM_BW_ADDR)
#define HWIO_QSERDES_RX1_RX_TERM_BW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_TERM_BW_ADDR, m)
#define HWIO_QSERDES_RX1_RX_TERM_BW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_TERM_BW_ADDR,v)
#define HWIO_QSERDES_RX1_RX_TERM_BW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_TERM_BW_ADDR,m,v,HWIO_QSERDES_RX1_RX_TERM_BW_IN)
#define HWIO_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND3_BMSK                                                       0xc0
#define HWIO_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND3_SHFT                                                          6
#define HWIO_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND2_BMSK                                                       0x30
#define HWIO_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND2_SHFT                                                          4
#define HWIO_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND1_BMSK                                                        0xc
#define HWIO_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND1_SHFT                                                          2
#define HWIO_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND0_BMSK                                                        0x3
#define HWIO_QSERDES_RX1_RX_TERM_BW_RX_TERM_BW_BAND0_SHFT                                                          0

#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x84)
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_OFFS                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x84)
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RMSK                                                                     0x7f
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR)
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_IN)
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                          0x40
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                             6
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                         0x20
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                            5
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                             0x10
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                                4
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                          0x8
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                            3
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                              0x4
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                                2
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                          0x2
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                            1
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                              0x1
#define HWIO_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                                0

#define HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x88)
#define HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x88)
#define HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_RMSK                                                              0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_IDAC_I_BMSK                                                       0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_I_DC_OFFSETS_IDAC_I_SHFT                                                          0

#define HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ADDR                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x8c)
#define HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_OFFS                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x8c)
#define HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_RMSK                                                           0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_BMSK                                                   0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_IBAR_DC_OFFSETS_IDAC_IB_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x90)
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x90)
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_RMSK                                                              0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                       0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                          0

#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x94)
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x94)
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                           0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                                   0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x98)
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x98)
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_RMSK                                                              0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                       0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                          0

#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x9c)
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x9c)
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                           0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                                   0x1f
#define HWIO_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_IDAC_EN_ADDR                                                                  (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xa0)
#define HWIO_QSERDES_RX1_RX_IDAC_EN_OFFS                                                                  (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xa0)
#define HWIO_QSERDES_RX1_RX_IDAC_EN_RMSK                                                                        0xff
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_EN_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_EN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_EN_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_EN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_EN_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_EN_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_EN_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_BMSK                                                    0x80
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_ONE_BIT_DET_EN_SHFT                                                       7
#define HWIO_QSERDES_RX1_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_BMSK                                                   0x40
#define HWIO_QSERDES_RX1_RX_IDAC_EN_CORE_IDAC_FORCE_MASK_SHFT                                                      6
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_BMSK                                                               0x20
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_SHFT                                                                  5
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                        0x10
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                           4
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                         0x8
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                           3
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                             0x4
#define HWIO_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                               2
#define HWIO_QSERDES_RX1_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_BMSK                                                 0x2
#define HWIO_QSERDES_RX1_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_MUX_SHFT                                                   1
#define HWIO_QSERDES_RX1_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_BMSK                                                     0x1
#define HWIO_QSERDES_RX1_RX_IDAC_EN_CORE_RX_IDAC_CAL_EN_SHFT                                                       0

#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_ADDR                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xa4)
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_OFFS                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xa4)
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_RMSK                                                                   0xff
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_ENABLES_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_ENABLES_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_ENABLES_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_BMSK                                              0x80
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_POSTCODE_DEP_DISABLE_SHFT                                                 7
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_BMSK                                             0x40
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_MUX_AROUND_DEMET_SHFT                                                6
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                       0x3f
#define HWIO_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                          0

#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_ADDR                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xa8)
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_OFFS                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xa8)
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_RMSK                                                                      0x3f
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_SIGN_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_SIGN_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_SIGN_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_SIGN_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_SIGN_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                            0x3f
#define HWIO_QSERDES_RX1_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                               0

#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ADDR                                                           (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xac)
#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_OFFS                                                           (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xac)
#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_RMSK                                                                  0x3
#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ADDR)
#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ADDR, m)
#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ADDR,v)
#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_ADDR,m,v,HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_IN)
#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_BMSK                                                     0x2
#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_RX_HIGHZ_MUX_SHFT                                                       1
#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_RX_HIGHZ_BMSK                                                         0x1
#define HWIO_QSERDES_RX1_RX_HIGHZ_HIGHRATE_RX_HIGHZ_SHFT                                                           0

#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                                          (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xb0)
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                                          (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xb0)
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                                0x3f
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR)
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                               0x20
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                                  5
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                                   0x10
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                      4
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                                0x8
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                                  3
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                                    0x4
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                      2
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                                0x2
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                                  1
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                                    0x1
#define HWIO_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                      0

#define HWIO_QSERDES_RX1_DFE_1_ADDR                                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xb4)
#define HWIO_QSERDES_RX1_DFE_1_OFFS                                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xb4)
#define HWIO_QSERDES_RX1_DFE_1_RMSK                                                                             0xff
#define HWIO_QSERDES_RX1_DFE_1_IN                    \
                in_dword(HWIO_QSERDES_RX1_DFE_1_ADDR)
#define HWIO_QSERDES_RX1_DFE_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_1_ADDR, m)
#define HWIO_QSERDES_RX1_DFE_1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_1_ADDR,v)
#define HWIO_QSERDES_RX1_DFE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_1_ADDR,m,v,HWIO_QSERDES_RX1_DFE_1_IN)
#define HWIO_QSERDES_RX1_DFE_1_TAP1CODE_MAN_VAL_BMSK                                                            0xf8
#define HWIO_QSERDES_RX1_DFE_1_TAP1CODE_MAN_VAL_SHFT                                                               3
#define HWIO_QSERDES_RX1_DFE_1_KTAP1_BMSK                                                                        0x7
#define HWIO_QSERDES_RX1_DFE_1_KTAP1_SHFT                                                                          0

#define HWIO_QSERDES_RX1_DFE_2_ADDR                                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xb8)
#define HWIO_QSERDES_RX1_DFE_2_OFFS                                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xb8)
#define HWIO_QSERDES_RX1_DFE_2_RMSK                                                                             0xff
#define HWIO_QSERDES_RX1_DFE_2_IN                    \
                in_dword(HWIO_QSERDES_RX1_DFE_2_ADDR)
#define HWIO_QSERDES_RX1_DFE_2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_2_ADDR, m)
#define HWIO_QSERDES_RX1_DFE_2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_2_ADDR,v)
#define HWIO_QSERDES_RX1_DFE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_2_ADDR,m,v,HWIO_QSERDES_RX1_DFE_2_IN)
#define HWIO_QSERDES_RX1_DFE_2_TAP2CODE_MAN_VAL_BMSK                                                            0xf8
#define HWIO_QSERDES_RX1_DFE_2_TAP2CODE_MAN_VAL_SHFT                                                               3
#define HWIO_QSERDES_RX1_DFE_2_KTAP2_BMSK                                                                        0x7
#define HWIO_QSERDES_RX1_DFE_2_KTAP2_SHFT                                                                          0

#define HWIO_QSERDES_RX1_DFE_3_ADDR                                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xbc)
#define HWIO_QSERDES_RX1_DFE_3_OFFS                                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xbc)
#define HWIO_QSERDES_RX1_DFE_3_RMSK                                                                             0xff
#define HWIO_QSERDES_RX1_DFE_3_IN                    \
                in_dword(HWIO_QSERDES_RX1_DFE_3_ADDR)
#define HWIO_QSERDES_RX1_DFE_3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_3_ADDR, m)
#define HWIO_QSERDES_RX1_DFE_3_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_3_ADDR,v)
#define HWIO_QSERDES_RX1_DFE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_3_ADDR,m,v,HWIO_QSERDES_RX1_DFE_3_IN)
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_MODE_BMSK                                                                0xc0
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_MODE_SHFT                                                                   6
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_EN_BMSK                                                                  0x20
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_EN_SHFT                                                                     5
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_FLIP_SIGN_BMSK                                                           0x10
#define HWIO_QSERDES_RX1_DFE_3_TAP2ADP_FLIP_SIGN_SHFT                                                              4
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_MODE_BMSK                                                                 0xc
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_MODE_SHFT                                                                   2
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_EN_BMSK                                                                   0x2
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_EN_SHFT                                                                     1
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_FLIP_SIGN_BMSK                                                            0x1
#define HWIO_QSERDES_RX1_DFE_3_TAP1ADP_FLIP_SIGN_SHFT                                                              0

#define HWIO_QSERDES_RX1_DFE_4_ADDR                                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xc0)
#define HWIO_QSERDES_RX1_DFE_4_OFFS                                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xc0)
#define HWIO_QSERDES_RX1_DFE_4_RMSK                                                                             0xff
#define HWIO_QSERDES_RX1_DFE_4_IN                    \
                in_dword(HWIO_QSERDES_RX1_DFE_4_ADDR)
#define HWIO_QSERDES_RX1_DFE_4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_4_ADDR, m)
#define HWIO_QSERDES_RX1_DFE_4_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_4_ADDR,v)
#define HWIO_QSERDES_RX1_DFE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_4_ADDR,m,v,HWIO_QSERDES_RX1_DFE_4_IN)
#define HWIO_QSERDES_RX1_DFE_4_PRE_CODE_DEP_DISABLE_BMSK                                                        0x80
#define HWIO_QSERDES_RX1_DFE_4_PRE_CODE_DEP_DISABLE_SHFT                                                           7
#define HWIO_QSERDES_RX1_DFE_4_VTHADP_SEL_BMSK                                                                  0x40
#define HWIO_QSERDES_RX1_DFE_4_VTHADP_SEL_SHFT                                                                     6
#define HWIO_QSERDES_RX1_DFE_4_TX_ADPT_EN_MUX_BMSK                                                              0x20
#define HWIO_QSERDES_RX1_DFE_4_TX_ADPT_EN_MUX_SHFT                                                                 5
#define HWIO_QSERDES_RX1_DFE_4_TX_ADPT_EN_BMSK                                                                  0x10
#define HWIO_QSERDES_RX1_DFE_4_TX_ADPT_EN_SHFT                                                                     4
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_BYP_EN_MUX_BMSK                                                           0x8
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_BYP_EN_MUX_SHFT                                                             3
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_EN_MUX_BMSK                                                               0x4
#define HWIO_QSERDES_RX1_DFE_4_TAP2ADP_EN_MUX_SHFT                                                                 2
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_BYP_EN_MUX_BMSK                                                           0x2
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_BYP_EN_MUX_SHFT                                                             1
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_EN_MUX_BMSK                                                               0x1
#define HWIO_QSERDES_RX1_DFE_4_TAP1ADP_EN_MUX_SHFT                                                                 0

#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xc4)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xc4)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_RMSK                                                              0x3f
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_IN                    \
                in_dword(HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ADDR)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ADDR, m)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ADDR,v)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_ADDR,m,v,HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_IN)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_BMSK                                                  0x3f
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH1_PRE_THRESH1_SHFT                                                     0

#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xc8)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xc8)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_RMSK                                                              0x3f
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_IN                    \
                in_dword(HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ADDR)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ADDR, m)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ADDR,v)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_ADDR,m,v,HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_IN)
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_BMSK                                                  0x3f
#define HWIO_QSERDES_RX1_TX_ADAPT_PRE_THRESH2_PRE_THRESH2_SHFT                                                     0

#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xcc)
#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xcc)
#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_RMSK                                                              0xff
#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_IN                    \
                in_dword(HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_ADDR)
#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_ADDR, m)
#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_ADDR,v)
#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_ADDR,m,v,HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_IN)
#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_POST_THRESH2_BMSK                                                 0xf0
#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_POST_THRESH2_SHFT                                                    4
#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_POST_THRESH1_BMSK                                                  0xf
#define HWIO_QSERDES_RX1_TX_ADAPT_POST_THRESH_POST_THRESH1_SHFT                                                    0

#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xd0)
#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xd0)
#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_RMSK                                                              0xff
#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_IN                    \
                in_dword(HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ADDR)
#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ADDR, m)
#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ADDR,v)
#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_ADDR,m,v,HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_IN)
#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_BMSK                                                 0xf0
#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_MAIN_THRESH2_SHFT                                                    4
#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_BMSK                                                  0xf
#define HWIO_QSERDES_RX1_TX_ADAPT_MAIN_THRESH_MAIN_THRESH1_SHFT                                                    0

#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xd4)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xd4)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_RMSK                                                                    0xff
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_IN)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                         0x80
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                            7
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                        0x60
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                           5
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                          0x10
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                             4
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                                    0x8
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                      3
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_KVGA_BMSK                                                                0x7
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL1_KVGA_SHFT                                                                  0

#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xd8)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xd8)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_RMSK                                                                    0xff
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_IN)
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VTH_CAL_KVGA_BMSK                                                       0xc0
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VTH_CAL_KVGA_SHFT                                                          6
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                                  0x20
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                                     5
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                      0x10
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                         4
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_BMSK                                                     0xf
#define HWIO_QSERDES_RX1_VGA_CAL_CNTRL2_VGACODE_MAN_VAL_SHFT                                                       0

#define HWIO_QSERDES_RX1_GM_CAL_ADDR                                                                      (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xdc)
#define HWIO_QSERDES_RX1_GM_CAL_OFFS                                                                      (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xdc)
#define HWIO_QSERDES_RX1_GM_CAL_RMSK                                                                            0x1f
#define HWIO_QSERDES_RX1_GM_CAL_IN                    \
                in_dword(HWIO_QSERDES_RX1_GM_CAL_ADDR)
#define HWIO_QSERDES_RX1_GM_CAL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_GM_CAL_ADDR, m)
#define HWIO_QSERDES_RX1_GM_CAL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_GM_CAL_ADDR,v)
#define HWIO_QSERDES_RX1_GM_CAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_GM_CAL_ADDR,m,v,HWIO_QSERDES_RX1_GM_CAL_IN)
#define HWIO_QSERDES_RX1_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                        0x1e
#define HWIO_QSERDES_RX1_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                           1
#define HWIO_QSERDES_RX1_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                            0x1
#define HWIO_QSERDES_RX1_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                              0

#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xe0)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xe0)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_ADDR)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_ADDR, m)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_ADDR,v)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_ADDR,m,v,HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_IN)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_LSB_RX_VGA_GAIN2_LSB_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xe4)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xe4)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_ADDR)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_ADDR, m)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_ADDR,v)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_ADDR,m,v,HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_IN)
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_VGA_GAIN2_MSB_RX_VGA_GAIN2_MSB_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ADDR                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xe8)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_OFFS                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xe8)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ADDR)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_IN)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_BMSK                                          0x78
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_EQDEGCAP_LOW_SPEED_SHFT                                             3
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_BMSK                                           0x4
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_OFFSETADP_MODE_MUX_SHFT                                             2
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_BMSK                                              0x2
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_MUX_SHFT                                                1
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_BMSK                                                  0x1
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL1_DES_EDGE_EN_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xec)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OFFS                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xec)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                                0x40
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                                   6
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                                    0x20
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                       5
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                               0x10
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                                  4
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                                     0xf
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                       0

#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xf0)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OFFS                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xf0)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                                         0x70
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                                            4
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                              0x8
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                                3
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                             0x4
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                               2
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                                   0x3
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                                     0

#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xf4)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OFFS                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xf4)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                             0x7f
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                             0x40
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                                6
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                                 0x20
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                                    5
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_BMSK                                  0x10
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_VGA_DFE_INIT_CODE_GUARD_EN_SHFT                                     4
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                               0xf
#define HWIO_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                                 0

#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR                                                         (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xf8)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_OFFS                                                         (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xf8)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_RMSK                                                               0xff
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_BMSK                                                   0xff
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_TSETTLE_LOW_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0xfc)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0xfc)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_RMSK                                                               0x3
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_BMSK                                                  0x3
#define HWIO_QSERDES_RX1_RX_IDAC_TSETTLE_HIGH_TSETTLE_HIGH_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x100)
#define HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x100)
#define HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_RMSK                                                              0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_BMSK                                            0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_MEASURE_TIME_IDAC_MEASURE_TIME_SHFT                                               0

#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ADDR                                                         (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x104)
#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_OFFS                                                         (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x104)
#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_RMSK                                                               0x7f
#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ADDR)
#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ADDR, m)
#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ADDR,v)
#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_ADDR,m,v,HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IN)
#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_BMSK                                               0x40
#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IDAC_SKIP_ACCUM_SHFT                                                  6
#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_BMSK                                          0x3f
#define HWIO_QSERDES_RX1_RX_IDAC_ACCUMULATOR_IDAC_ACCUM_SAT_VALUE_SHFT                                             0

#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x108)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x108)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_IN)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x10c)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x10c)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_IN)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                                 (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x110)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                                 (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x110)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                       0xff
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                      0x80
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                         7
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                               0x70
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                                  4
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                                    0x8
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                      3
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                         0x4
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                           2
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                       0x2
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                         1
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                           0x1
#define HWIO_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                             0

#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x114)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x114)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                          0x1f
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                       0x1f
#define HWIO_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                          0

#define HWIO_QSERDES_RX1_SIGDET_ENABLES_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x118)
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x118)
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_RMSK                                                                    0xff
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_IN                    \
                in_dword(HWIO_QSERDES_RX1_SIGDET_ENABLES_ADDR)
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_ENABLES_ADDR, m)
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_ENABLES_ADDR,v)
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_ENABLES_ADDR,m,v,HWIO_QSERDES_RX1_SIGDET_ENABLES_IN)
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                                 0x80
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                                    7
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                                     0x60
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                        5
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                                     0x10
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                        4
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                                    0x8
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                      3
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                        0x4
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                          2
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                       0x2
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                         1
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_BMSK                                                           0x1
#define HWIO_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_SHFT                                                             0

#define HWIO_QSERDES_RX1_SIGDET_CNTRL_ADDR                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x11c)
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_OFFS                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x11c)
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_RMSK                                                                      0xff
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_QSERDES_RX1_SIGDET_CNTRL_ADDR)
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_CNTRL_ADDR, m)
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_CNTRL_ADDR,v)
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_CNTRL_ADDR,m,v,HWIO_QSERDES_RX1_SIGDET_CNTRL_IN)
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                      0xf0
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                         4
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                        0xf
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                          0

#define HWIO_QSERDES_RX1_SIGDET_LVL_ADDR                                                                  (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x120)
#define HWIO_QSERDES_RX1_SIGDET_LVL_OFFS                                                                  (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x120)
#define HWIO_QSERDES_RX1_SIGDET_LVL_RMSK                                                                        0x3f
#define HWIO_QSERDES_RX1_SIGDET_LVL_IN                    \
                in_dword(HWIO_QSERDES_RX1_SIGDET_LVL_ADDR)
#define HWIO_QSERDES_RX1_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_LVL_ADDR, m)
#define HWIO_QSERDES_RX1_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_LVL_ADDR,v)
#define HWIO_QSERDES_RX1_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_LVL_ADDR,m,v,HWIO_QSERDES_RX1_SIGDET_LVL_IN)
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                        0x20
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                           5
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                         0x10
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                            4
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_BMSK                                                              0xf
#define HWIO_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_SHFT                                                                0

#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x124)
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OFFS                                                       (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x124)
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_RMSK                                                             0x1f
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_IN                    \
                in_dword(HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR)
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                        0x1e
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                           1
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                          0x1
#define HWIO_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                            0

#define HWIO_QSERDES_RX1_RX_BAND_ADDR                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x128)
#define HWIO_QSERDES_RX1_RX_BAND_OFFS                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x128)
#define HWIO_QSERDES_RX1_RX_BAND_RMSK                                                                           0x7f
#define HWIO_QSERDES_RX1_RX_BAND_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_BAND_ADDR)
#define HWIO_QSERDES_RX1_RX_BAND_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_BAND_ADDR, m)
#define HWIO_QSERDES_RX1_RX_BAND_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_BAND_ADDR,v)
#define HWIO_QSERDES_RX1_RX_BAND_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_BAND_ADDR,m,v,HWIO_QSERDES_RX1_RX_BAND_IN)
#define HWIO_QSERDES_RX1_RX_BAND_RX_MODE_BAND_COUPLED_BMSK                                                      0x40
#define HWIO_QSERDES_RX1_RX_BAND_RX_MODE_BAND_COUPLED_SHFT                                                         6
#define HWIO_QSERDES_RX1_RX_BAND_RX_BAND_UNMODIFIED_MUX_BMSK                                                    0x20
#define HWIO_QSERDES_RX1_RX_BAND_RX_BAND_UNMODIFIED_MUX_SHFT                                                       5
#define HWIO_QSERDES_RX1_RX_BAND_RX_BAND_10_HALF_BMSK                                                           0x10
#define HWIO_QSERDES_RX1_RX_BAND_RX_BAND_10_HALF_SHFT                                                              4
#define HWIO_QSERDES_RX1_RX_BAND_RX_BAND_01_HALF_BMSK                                                            0x8
#define HWIO_QSERDES_RX1_RX_BAND_RX_BAND_01_HALF_SHFT                                                              3
#define HWIO_QSERDES_RX1_RX_BAND_RX_BAND_MUX_BMSK                                                                0x4
#define HWIO_QSERDES_RX1_RX_BAND_RX_BAND_MUX_SHFT                                                                  2
#define HWIO_QSERDES_RX1_RX_BAND_RX_BAND_BMSK                                                                    0x3
#define HWIO_QSERDES_RX1_RX_BAND_RX_BAND_SHFT                                                                      0

#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x12c)
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x12c)
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_RMSK                                                                   0x7
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_IN                    \
                in_dword(HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR)
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_IN)
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                            0x4
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                              2
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                            0x2
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                              1
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                        0x1
#define HWIO_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                          0

#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR                                                          (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x130)
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_OFFS                                                          (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x130)
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_RMSK                                                                 0xf
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_IN                    \
                in_dword(HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR)
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_IN)
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                                   0x8
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                                     3
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                       0x4
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                         2
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                          0x2
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                            1
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                              0x1
#define HWIO_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                                0

#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_ADDR                                                           (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x134)
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_OFFS                                                           (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x134)
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RMSK                                                                 0xff
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_INTERFACE_MODE_ADDR)
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_INTERFACE_MODE_ADDR,m,v,HWIO_QSERDES_RX1_RX_INTERFACE_MODE_IN)
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_SVS_MODE_MUX_BMSK                                                    0x80
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_SVS_MODE_MUX_SHFT                                                       7
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_SVS_MODE_BMSK                                                        0x40
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_SVS_MODE_SHFT                                                           6
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                                   0x20
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                      5
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_BMSK                                   0x10
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_FORCE_DISABLE_SHFT                                      4
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_BMSK                                              0x8
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_MUX_SHFT                                                3
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_BMSK                                                  0x4
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_RXCLK_HS_SWITCH_SHFT                                                    2
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                                0x2
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                                  1
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                                    0x1
#define HWIO_QSERDES_RX1_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                      0

#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_ADDR                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x138)
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_OFFS                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x138)
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_RMSK                                                                   0xff
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_IN                    \
                in_dword(HWIO_QSERDES_RX1_JITTER_GEN_MODE_ADDR)
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_JITTER_GEN_MODE_ADDR, m)
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_JITTER_GEN_MODE_ADDR,v)
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_JITTER_GEN_MODE_ADDR,m,v,HWIO_QSERDES_RX1_JITTER_GEN_MODE_IN)
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                                     0xff
#define HWIO_QSERDES_RX1_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                        0

#define HWIO_QSERDES_RX1_SJ_AMP1_ADDR                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x13c)
#define HWIO_QSERDES_RX1_SJ_AMP1_OFFS                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x13c)
#define HWIO_QSERDES_RX1_SJ_AMP1_RMSK                                                                           0xff
#define HWIO_QSERDES_RX1_SJ_AMP1_IN                    \
                in_dword(HWIO_QSERDES_RX1_SJ_AMP1_ADDR)
#define HWIO_QSERDES_RX1_SJ_AMP1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SJ_AMP1_ADDR, m)
#define HWIO_QSERDES_RX1_SJ_AMP1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SJ_AMP1_ADDR,v)
#define HWIO_QSERDES_RX1_SJ_AMP1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SJ_AMP1_ADDR,m,v,HWIO_QSERDES_RX1_SJ_AMP1_IN)
#define HWIO_QSERDES_RX1_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                             0xff
#define HWIO_QSERDES_RX1_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                                0

#define HWIO_QSERDES_RX1_SJ_AMP2_ADDR                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x140)
#define HWIO_QSERDES_RX1_SJ_AMP2_OFFS                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x140)
#define HWIO_QSERDES_RX1_SJ_AMP2_RMSK                                                                           0xff
#define HWIO_QSERDES_RX1_SJ_AMP2_IN                    \
                in_dword(HWIO_QSERDES_RX1_SJ_AMP2_ADDR)
#define HWIO_QSERDES_RX1_SJ_AMP2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SJ_AMP2_ADDR, m)
#define HWIO_QSERDES_RX1_SJ_AMP2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SJ_AMP2_ADDR,v)
#define HWIO_QSERDES_RX1_SJ_AMP2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SJ_AMP2_ADDR,m,v,HWIO_QSERDES_RX1_SJ_AMP2_IN)
#define HWIO_QSERDES_RX1_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                             0xff
#define HWIO_QSERDES_RX1_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                                0

#define HWIO_QSERDES_RX1_SJ_PER1_ADDR                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x144)
#define HWIO_QSERDES_RX1_SJ_PER1_OFFS                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x144)
#define HWIO_QSERDES_RX1_SJ_PER1_RMSK                                                                           0xff
#define HWIO_QSERDES_RX1_SJ_PER1_IN                    \
                in_dword(HWIO_QSERDES_RX1_SJ_PER1_ADDR)
#define HWIO_QSERDES_RX1_SJ_PER1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SJ_PER1_ADDR, m)
#define HWIO_QSERDES_RX1_SJ_PER1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SJ_PER1_ADDR,v)
#define HWIO_QSERDES_RX1_SJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SJ_PER1_ADDR,m,v,HWIO_QSERDES_RX1_SJ_PER1_IN)
#define HWIO_QSERDES_RX1_SJ_PER1_SJ_PERIOD1_BMSK                                                                0xff
#define HWIO_QSERDES_RX1_SJ_PER1_SJ_PERIOD1_SHFT                                                                   0

#define HWIO_QSERDES_RX1_SJ_PER2_ADDR                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x148)
#define HWIO_QSERDES_RX1_SJ_PER2_OFFS                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x148)
#define HWIO_QSERDES_RX1_SJ_PER2_RMSK                                                                           0xff
#define HWIO_QSERDES_RX1_SJ_PER2_IN                    \
                in_dword(HWIO_QSERDES_RX1_SJ_PER2_ADDR)
#define HWIO_QSERDES_RX1_SJ_PER2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SJ_PER2_ADDR, m)
#define HWIO_QSERDES_RX1_SJ_PER2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SJ_PER2_ADDR,v)
#define HWIO_QSERDES_RX1_SJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SJ_PER2_ADDR,m,v,HWIO_QSERDES_RX1_SJ_PER2_IN)
#define HWIO_QSERDES_RX1_SJ_PER2_SJ_PERIOD2_BMSK                                                                0xff
#define HWIO_QSERDES_RX1_SJ_PER2_SJ_PERIOD2_SHFT                                                                   0

#define HWIO_QSERDES_RX1_PPM_OFFSET1_ADDR                                                                 (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x14c)
#define HWIO_QSERDES_RX1_PPM_OFFSET1_OFFS                                                                 (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x14c)
#define HWIO_QSERDES_RX1_PPM_OFFSET1_RMSK                                                                       0xff
#define HWIO_QSERDES_RX1_PPM_OFFSET1_IN                    \
                in_dword(HWIO_QSERDES_RX1_PPM_OFFSET1_ADDR)
#define HWIO_QSERDES_RX1_PPM_OFFSET1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PPM_OFFSET1_ADDR, m)
#define HWIO_QSERDES_RX1_PPM_OFFSET1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_PPM_OFFSET1_ADDR,v)
#define HWIO_QSERDES_RX1_PPM_OFFSET1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_PPM_OFFSET1_ADDR,m,v,HWIO_QSERDES_RX1_PPM_OFFSET1_IN)
#define HWIO_QSERDES_RX1_PPM_OFFSET1_PPMOFFSET1_BMSK                                                            0xff
#define HWIO_QSERDES_RX1_PPM_OFFSET1_PPMOFFSET1_SHFT                                                               0

#define HWIO_QSERDES_RX1_PPM_OFFSET2_ADDR                                                                 (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x150)
#define HWIO_QSERDES_RX1_PPM_OFFSET2_OFFS                                                                 (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x150)
#define HWIO_QSERDES_RX1_PPM_OFFSET2_RMSK                                                                       0xff
#define HWIO_QSERDES_RX1_PPM_OFFSET2_IN                    \
                in_dword(HWIO_QSERDES_RX1_PPM_OFFSET2_ADDR)
#define HWIO_QSERDES_RX1_PPM_OFFSET2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PPM_OFFSET2_ADDR, m)
#define HWIO_QSERDES_RX1_PPM_OFFSET2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_PPM_OFFSET2_ADDR,v)
#define HWIO_QSERDES_RX1_PPM_OFFSET2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_PPM_OFFSET2_ADDR,m,v,HWIO_QSERDES_RX1_PPM_OFFSET2_IN)
#define HWIO_QSERDES_RX1_PPM_OFFSET2_PPMOFFSET2_BMSK                                                            0xff
#define HWIO_QSERDES_RX1_PPM_OFFSET2_PPMOFFSET2_SHFT                                                               0

#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x154)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x154)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_IN                    \
                in_dword(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_IN)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                                    0

#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x158)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x158)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_IN                    \
                in_dword(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_IN)
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_MODE_00_LOW_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x15c)
#define HWIO_QSERDES_RX1_RX_MODE_00_LOW_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x15c)
#define HWIO_QSERDES_RX1_RX_MODE_00_LOW_RMSK                                                                    0xff
#define HWIO_QSERDES_RX1_RX_MODE_00_LOW_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_00_LOW_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_00_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_00_LOW_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_00_LOW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_00_LOW_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_00_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_00_LOW_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_00_LOW_IN)
#define HWIO_QSERDES_RX1_RX_MODE_00_LOW_RX_MODE_00_7_0_BMSK                                                     0xff
#define HWIO_QSERDES_RX1_RX_MODE_00_LOW_RX_MODE_00_7_0_SHFT                                                        0

#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH_ADDR                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x160)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH_OFFS                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x160)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH_RMSK                                                                   0xff
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_00_HIGH_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_00_HIGH_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_00_HIGH_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_00_HIGH_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_00_HIGH_IN)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH_RX_MODE_00_15_8_BMSK                                                   0xff
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH_RX_MODE_00_15_8_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x164)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x164)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_IN)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_RX_MODE_00_23_16_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH2_RX_MODE_00_23_16_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x168)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x168)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_IN)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_RX_MODE_00_31_24_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH3_RX_MODE_00_31_24_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x16c)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x16c)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_IN)
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_RX_MODE_00_39_32_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_MODE_00_HIGH4_RX_MODE_00_39_32_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_MODE_01_LOW_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x170)
#define HWIO_QSERDES_RX1_RX_MODE_01_LOW_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x170)
#define HWIO_QSERDES_RX1_RX_MODE_01_LOW_RMSK                                                                    0xff
#define HWIO_QSERDES_RX1_RX_MODE_01_LOW_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_01_LOW_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_01_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_01_LOW_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_01_LOW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_01_LOW_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_01_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_01_LOW_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_01_LOW_IN)
#define HWIO_QSERDES_RX1_RX_MODE_01_LOW_RX_MODE_01_7_0_BMSK                                                     0xff
#define HWIO_QSERDES_RX1_RX_MODE_01_LOW_RX_MODE_01_7_0_SHFT                                                        0

#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH_ADDR                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x174)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH_OFFS                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x174)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH_RMSK                                                                   0xff
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_01_HIGH_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_01_HIGH_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_01_HIGH_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_01_HIGH_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_01_HIGH_IN)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH_RX_MODE_01_15_8_BMSK                                                   0xff
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH_RX_MODE_01_15_8_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x178)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x178)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_IN)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_RX_MODE_01_23_16_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH2_RX_MODE_01_23_16_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x17c)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x17c)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_IN)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_RX_MODE_01_31_24_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH3_RX_MODE_01_31_24_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x180)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x180)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_IN)
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_RX_MODE_01_39_32_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_MODE_01_HIGH4_RX_MODE_01_39_32_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_MODE_10_LOW_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x184)
#define HWIO_QSERDES_RX1_RX_MODE_10_LOW_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x184)
#define HWIO_QSERDES_RX1_RX_MODE_10_LOW_RMSK                                                                    0xff
#define HWIO_QSERDES_RX1_RX_MODE_10_LOW_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_10_LOW_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_10_LOW_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_10_LOW_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_10_LOW_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_10_LOW_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_10_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_10_LOW_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_10_LOW_IN)
#define HWIO_QSERDES_RX1_RX_MODE_10_LOW_RX_MODE_10_7_0_BMSK                                                     0xff
#define HWIO_QSERDES_RX1_RX_MODE_10_LOW_RX_MODE_10_7_0_SHFT                                                        0

#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH_ADDR                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x188)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH_OFFS                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x188)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH_RMSK                                                                   0xff
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_10_HIGH_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_10_HIGH_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_10_HIGH_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_10_HIGH_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_10_HIGH_IN)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH_RX_MODE_10_15_8_BMSK                                                   0xff
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH_RX_MODE_10_15_8_SHFT                                                      0

#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x18c)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x18c)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_IN)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_RX_MODE_10_23_16_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH2_RX_MODE_10_23_16_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x190)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x190)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_IN)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_RX_MODE_10_31_24_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH3_RX_MODE_10_31_24_SHFT                                                    0

#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x194)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x194)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_ADDR)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_ADDR, m)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_ADDR,v)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_ADDR,m,v,HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_IN)
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_RX_MODE_10_39_32_BMSK                                                 0xff
#define HWIO_QSERDES_RX1_RX_MODE_10_HIGH4_RX_MODE_10_39_32_SHFT                                                    0

#define HWIO_QSERDES_RX1_PHPRE_CTRL_ADDR                                                                  (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x198)
#define HWIO_QSERDES_RX1_PHPRE_CTRL_OFFS                                                                  (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x198)
#define HWIO_QSERDES_RX1_PHPRE_CTRL_RMSK                                                                        0xff
#define HWIO_QSERDES_RX1_PHPRE_CTRL_IN                    \
                in_dword(HWIO_QSERDES_RX1_PHPRE_CTRL_ADDR)
#define HWIO_QSERDES_RX1_PHPRE_CTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PHPRE_CTRL_ADDR, m)
#define HWIO_QSERDES_RX1_PHPRE_CTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_PHPRE_CTRL_ADDR,v)
#define HWIO_QSERDES_RX1_PHPRE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_PHPRE_CTRL_ADDR,m,v,HWIO_QSERDES_RX1_PHPRE_CTRL_IN)
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_ADP_MODE_BMSK                                                         0x80
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_ADP_MODE_SHFT                                                            7
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_SIGN_BMSK                                                        0x40
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_SIGN_SHFT                                                           6
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_BMSK                                                             0x3c
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_GAIN_SHFT                                                                2
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_MUX_BMSK                                                            0x2
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_MUX_SHFT                                                              1
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_BMSK                                                                0x1
#define HWIO_QSERDES_RX1_PHPRE_CTRL_PHPRE_EN_SHFT                                                                  0

#define HWIO_QSERDES_RX1_PHPRE_INITVAL_ADDR                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x19c)
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_OFFS                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x19c)
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_RMSK                                                                     0x3f
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_IN                    \
                in_dword(HWIO_QSERDES_RX1_PHPRE_INITVAL_ADDR)
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PHPRE_INITVAL_ADDR, m)
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_PHPRE_INITVAL_ADDR,v)
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_PHPRE_INITVAL_ADDR,m,v,HWIO_QSERDES_RX1_PHPRE_INITVAL_IN)
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_PHPRE_INITVAL_BMSK                                                       0x3f
#define HWIO_QSERDES_RX1_PHPRE_INITVAL_PHPRE_INITVAL_SHFT                                                          0

#define HWIO_QSERDES_RX1_DFE_EN_TIMER_ADDR                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1a0)
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_OFFS                                                                (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1a0)
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_RMSK                                                                      0xff
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_IN                    \
                in_dword(HWIO_QSERDES_RX1_DFE_EN_TIMER_ADDR)
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_EN_TIMER_ADDR, m)
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_EN_TIMER_ADDR,v)
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_EN_TIMER_ADDR,m,v,HWIO_QSERDES_RX1_DFE_EN_TIMER_IN)
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                                     0xff
#define HWIO_QSERDES_RX1_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                        0

#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1a4)
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_OFFS                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1a4)
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_RMSK                                                          0x3f
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR)
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_ADDR,m,v,HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_IN)
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                                     0x38
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                        3
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_BMSK                                      0x7
#define HWIO_QSERDES_RX1_DFE_CTLE_POST_CAL_OFFSET_POST_CAL_TAP1_OFFSET_SHFT                                        0

#define HWIO_QSERDES_RX1_DCC_CTRL1_ADDR                                                                   (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1a8)
#define HWIO_QSERDES_RX1_DCC_CTRL1_OFFS                                                                   (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1a8)
#define HWIO_QSERDES_RX1_DCC_CTRL1_RMSK                                                                         0xff
#define HWIO_QSERDES_RX1_DCC_CTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX1_DCC_CTRL1_ADDR)
#define HWIO_QSERDES_RX1_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DCC_CTRL1_ADDR, m)
#define HWIO_QSERDES_RX1_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_DCC_CTRL1_ADDR,v)
#define HWIO_QSERDES_RX1_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DCC_CTRL1_ADDR,m,v,HWIO_QSERDES_RX1_DCC_CTRL1_IN)
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                                   0x80
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                      7
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                       0x40
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                          6
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                      0x30
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                         4
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                      0x8
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                        3
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                                     0x4
#define HWIO_QSERDES_RX1_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                       2
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                        0x2
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                          1
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                            0x1
#define HWIO_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                              0

#define HWIO_QSERDES_RX1_DCC_CTRL2_ADDR                                                                   (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1ac)
#define HWIO_QSERDES_RX1_DCC_CTRL2_OFFS                                                                   (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1ac)
#define HWIO_QSERDES_RX1_DCC_CTRL2_RMSK                                                                         0x7f
#define HWIO_QSERDES_RX1_DCC_CTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX1_DCC_CTRL2_ADDR)
#define HWIO_QSERDES_RX1_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_DCC_CTRL2_ADDR, m)
#define HWIO_QSERDES_RX1_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_DCC_CTRL2_ADDR,v)
#define HWIO_QSERDES_RX1_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_DCC_CTRL2_ADDR,m,v,HWIO_QSERDES_RX1_DCC_CTRL2_IN)
#define HWIO_QSERDES_RX1_DCC_CTRL2_BYPASS_DCCCAL_PI_BMSK                                                        0x40
#define HWIO_QSERDES_RX1_DCC_CTRL2_BYPASS_DCCCAL_PI_SHFT                                                           6
#define HWIO_QSERDES_RX1_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                      0x20
#define HWIO_QSERDES_RX1_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                         5
#define HWIO_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                        0x10
#define HWIO_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                           4
#define HWIO_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                             0xf
#define HWIO_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                               0

#define HWIO_QSERDES_RX1_VTH_CODE_ADDR                                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1b0)
#define HWIO_QSERDES_RX1_VTH_CODE_OFFS                                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1b0)
#define HWIO_QSERDES_RX1_VTH_CODE_RMSK                                                                          0x1f
#define HWIO_QSERDES_RX1_VTH_CODE_IN                    \
                in_dword(HWIO_QSERDES_RX1_VTH_CODE_ADDR)
#define HWIO_QSERDES_RX1_VTH_CODE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTH_CODE_ADDR, m)
#define HWIO_QSERDES_RX1_VTH_CODE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_VTH_CODE_ADDR,v)
#define HWIO_QSERDES_RX1_VTH_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VTH_CODE_ADDR,m,v,HWIO_QSERDES_RX1_VTH_CODE_IN)
#define HWIO_QSERDES_RX1_VTH_CODE_VTH_CODE_BMSK                                                                 0x1f
#define HWIO_QSERDES_RX1_VTH_CODE_VTH_CODE_SHFT                                                                    0

#define HWIO_QSERDES_RX1_VTH_MIN_THRESH_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1b4)
#define HWIO_QSERDES_RX1_VTH_MIN_THRESH_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1b4)
#define HWIO_QSERDES_RX1_VTH_MIN_THRESH_RMSK                                                                    0x1f
#define HWIO_QSERDES_RX1_VTH_MIN_THRESH_IN                    \
                in_dword(HWIO_QSERDES_RX1_VTH_MIN_THRESH_ADDR)
#define HWIO_QSERDES_RX1_VTH_MIN_THRESH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTH_MIN_THRESH_ADDR, m)
#define HWIO_QSERDES_RX1_VTH_MIN_THRESH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_VTH_MIN_THRESH_ADDR,v)
#define HWIO_QSERDES_RX1_VTH_MIN_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VTH_MIN_THRESH_ADDR,m,v,HWIO_QSERDES_RX1_VTH_MIN_THRESH_IN)
#define HWIO_QSERDES_RX1_VTH_MIN_THRESH_VTH_MIN_THRESH_BMSK                                                     0x1f
#define HWIO_QSERDES_RX1_VTH_MIN_THRESH_VTH_MIN_THRESH_SHFT                                                        0

#define HWIO_QSERDES_RX1_VTH_MAX_THRESH_ADDR                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1b8)
#define HWIO_QSERDES_RX1_VTH_MAX_THRESH_OFFS                                                              (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1b8)
#define HWIO_QSERDES_RX1_VTH_MAX_THRESH_RMSK                                                                    0x1f
#define HWIO_QSERDES_RX1_VTH_MAX_THRESH_IN                    \
                in_dword(HWIO_QSERDES_RX1_VTH_MAX_THRESH_ADDR)
#define HWIO_QSERDES_RX1_VTH_MAX_THRESH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_VTH_MAX_THRESH_ADDR, m)
#define HWIO_QSERDES_RX1_VTH_MAX_THRESH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_VTH_MAX_THRESH_ADDR,v)
#define HWIO_QSERDES_RX1_VTH_MAX_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_VTH_MAX_THRESH_ADDR,m,v,HWIO_QSERDES_RX1_VTH_MAX_THRESH_IN)
#define HWIO_QSERDES_RX1_VTH_MAX_THRESH_VTH_MAX_THRESH_BMSK                                                     0x1f
#define HWIO_QSERDES_RX1_VTH_MAX_THRESH_VTH_MAX_THRESH_SHFT                                                        0

#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1bc)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OFFS                                                        (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1bc)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_RMSK                                                              0xff
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                                     0xff
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                        0

#define HWIO_QSERDES_RX1_PI_CTRL1_ADDR                                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1c0)
#define HWIO_QSERDES_RX1_PI_CTRL1_OFFS                                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1c0)
#define HWIO_QSERDES_RX1_PI_CTRL1_RMSK                                                                          0xff
#define HWIO_QSERDES_RX1_PI_CTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX1_PI_CTRL1_ADDR)
#define HWIO_QSERDES_RX1_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PI_CTRL1_ADDR, m)
#define HWIO_QSERDES_RX1_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                          0xff
#define HWIO_QSERDES_RX1_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                             0

#define HWIO_QSERDES_RX1_PI_CTRL2_ADDR                                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1c4)
#define HWIO_QSERDES_RX1_PI_CTRL2_OFFS                                                                    (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1c4)
#define HWIO_QSERDES_RX1_PI_CTRL2_RMSK                                                                          0xff
#define HWIO_QSERDES_RX1_PI_CTRL2_IN                    \
                in_dword(HWIO_QSERDES_RX1_PI_CTRL2_ADDR)
#define HWIO_QSERDES_RX1_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PI_CTRL2_ADDR, m)
#define HWIO_QSERDES_RX1_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                          0xff
#define HWIO_QSERDES_RX1_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                             0

#define HWIO_QSERDES_RX1_PI_QUAD_ADDR                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1c8)
#define HWIO_QSERDES_RX1_PI_QUAD_OFFS                                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1c8)
#define HWIO_QSERDES_RX1_PI_QUAD_RMSK                                                                            0x3
#define HWIO_QSERDES_RX1_PI_QUAD_IN                    \
                in_dword(HWIO_QSERDES_RX1_PI_QUAD_ADDR)
#define HWIO_QSERDES_RX1_PI_QUAD_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_PI_QUAD_ADDR, m)
#define HWIO_QSERDES_RX1_PI_QUAD_PI_QUAD_STATUS_BMSK                                                             0x3
#define HWIO_QSERDES_RX1_PI_QUAD_PI_QUAD_STATUS_SHFT                                                               0

#define HWIO_QSERDES_RX1_IDATA1_ADDR                                                                      (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1cc)
#define HWIO_QSERDES_RX1_IDATA1_OFFS                                                                      (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1cc)
#define HWIO_QSERDES_RX1_IDATA1_RMSK                                                                            0xff
#define HWIO_QSERDES_RX1_IDATA1_IN                    \
                in_dword(HWIO_QSERDES_RX1_IDATA1_ADDR)
#define HWIO_QSERDES_RX1_IDATA1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDATA1_ADDR, m)
#define HWIO_QSERDES_RX1_IDATA1_IDATA1_STATUS_BMSK                                                              0xff
#define HWIO_QSERDES_RX1_IDATA1_IDATA1_STATUS_SHFT                                                                 0

#define HWIO_QSERDES_RX1_IDATA2_ADDR                                                                      (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1d0)
#define HWIO_QSERDES_RX1_IDATA2_OFFS                                                                      (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1d0)
#define HWIO_QSERDES_RX1_IDATA2_RMSK                                                                            0xff
#define HWIO_QSERDES_RX1_IDATA2_IN                    \
                in_dword(HWIO_QSERDES_RX1_IDATA2_ADDR)
#define HWIO_QSERDES_RX1_IDATA2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_IDATA2_ADDR, m)
#define HWIO_QSERDES_RX1_IDATA2_IDATA2_STATUS_BMSK                                                              0xff
#define HWIO_QSERDES_RX1_IDATA2_IDATA2_STATUS_SHFT                                                                 0

#define HWIO_QSERDES_RX1_AUX_DATA1_ADDR                                                                   (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1d4)
#define HWIO_QSERDES_RX1_AUX_DATA1_OFFS                                                                   (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1d4)
#define HWIO_QSERDES_RX1_AUX_DATA1_RMSK                                                                         0xff
#define HWIO_QSERDES_RX1_AUX_DATA1_IN                    \
                in_dword(HWIO_QSERDES_RX1_AUX_DATA1_ADDR)
#define HWIO_QSERDES_RX1_AUX_DATA1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AUX_DATA1_ADDR, m)
#define HWIO_QSERDES_RX1_AUX_DATA1_AUXDATA1_STATUS_BMSK                                                         0xff
#define HWIO_QSERDES_RX1_AUX_DATA1_AUXDATA1_STATUS_SHFT                                                            0

#define HWIO_QSERDES_RX1_AUX_DATA2_ADDR                                                                   (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1d8)
#define HWIO_QSERDES_RX1_AUX_DATA2_OFFS                                                                   (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1d8)
#define HWIO_QSERDES_RX1_AUX_DATA2_RMSK                                                                          0x7
#define HWIO_QSERDES_RX1_AUX_DATA2_IN                    \
                in_dword(HWIO_QSERDES_RX1_AUX_DATA2_ADDR)
#define HWIO_QSERDES_RX1_AUX_DATA2_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_AUX_DATA2_ADDR, m)
#define HWIO_QSERDES_RX1_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_BMSK                                               0x4
#define HWIO_QSERDES_RX1_AUX_DATA2_AUX_OFFSET_CODE_UPDATE_ACK_SHFT                                                 2
#define HWIO_QSERDES_RX1_AUX_DATA2_AUXDATA2_STATUS_BMSK                                                          0x3
#define HWIO_QSERDES_RX1_AUX_DATA2_AUXDATA2_STATUS_SHFT                                                            0

#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR                                         (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1dc)
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_OFFS                                         (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1dc)
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RMSK                                               0x3f
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR)
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_ADDR, m)
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                                0x20
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                                   5
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_BMSK                               0x10
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_SIGDET_CAL_DONE_SHFT                                  4
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_BMSK                                  0x8
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_P_CAL_ERR_SHFT                                    3
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_BMSK                                  0x4
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_DIF_N_CAL_ERR_SHFT                                    2
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_BMSK                           0x3
#define HWIO_QSERDES_RX1_RX_SIGDET_AND_CDR_FALSE_LOCK_STATUS_RX_SIGDET_OUT_STATUS_SHFT                             0

#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR                                                      (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1e0)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_OFFS                                                      (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1e0)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_RMSK                                                            0xff
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                                     0xff
#define HWIO_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                        0

#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1e4)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1e4)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_RMSK                                                                  0xff
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_IN                    \
                in_dword(HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_ADDR)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_ADDR, m)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_ADDR,v)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_ADDR,m,v,HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_IN)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_BMSK                                           0xc0
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_SETTLE_TIME_SHFT                                              6
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_BMSK                                              0x20
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_POL_FLIP_SHFT                                                 5
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_BMSK                                                   0x10
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_BYP_SHFT                                                      4
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_BMSK                                                   0xc
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_MODE_SHFT                                                     2
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_BMSK                                                 0x2
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_MUX_SHFT                                                   1
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_BMSK                                                     0x1
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL1_SIGDET_CAL_EN_SHFT                                                       0

#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR                                          (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1e8)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OFFS                                          (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1e8)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_RMSK                                                0x3f
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN                    \
                in_dword(HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR, m)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,v)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_ADDR,m,v,HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_IN)
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_BMSK                                0x20
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_RECAL_EN_SHFT                                   5
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_BMSK                      0x10
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_FALSE_LOCK_CORRECTION_DIR_SHFT                         4
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_BMSK                             0x8
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_LOCK_ON_EDGE_DET_EN_SHFT                               3
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_BMSK                         0x4
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_MUX_SHFT                           2
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_BMSK                             0x2
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_CAL_COMP_SEL_SHFT                               1
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_BMSK                            0x1
#define HWIO_QSERDES_RX1_SIGDET_CAL_CTRL2_AND_CDR_LOCK_EDGE_SIGDET_COMP_SEL_FLIP_SHFT                              0

#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR                                                   (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1ec)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OFFS                                                   (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1ec)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                         0xff
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_IN                    \
                in_dword(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR, m)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR,v)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR,m,v,HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_IN)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                                   0xff
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                      0

#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1f0)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OFFS                                                     (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1f0)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                           0xff
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_IN                    \
                in_dword(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR, m)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR,v)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR,m,v,HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_IN)
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                       0xff
#define HWIO_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                          0

#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_ADDR                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1f4)
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_OFFS                                                            (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1f4)
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_RMSK                                                                  0x3f
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_IN                    \
                in_dword(HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_ADDR)
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_ADDR, m)
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_ADDR,v)
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_ADDR,m,v,HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_IN)
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_BMSK                                              0x20
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_MUX_SHFT                                                 5
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_BMSK                                                  0x10
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_VGAADP_FORCE_EN_SHFT                                                     4
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_BMSK                                              0x8
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_MUX_SHFT                                                3
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_BMSK                                                  0x4
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP2ADP_FORCE_EN_SHFT                                                    2
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_BMSK                                              0x2
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_MUX_SHFT                                                1
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_BMSK                                                  0x1
#define HWIO_QSERDES_RX1_RX_ADAPTOR_CNTRL_TAP1ADP_FORCE_EN_SHFT                                                    0

#define HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_ADDR                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1f8)
#define HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_OFFS                                                             (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1f8)
#define HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_RMSK                                                                    0xf
#define HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_IN                    \
                in_dword(HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_ADDR)
#define HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_ADDR, m)
#define HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_ADDR,v)
#define HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_ADDR,m,v,HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_IN)
#define HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_BMSK                                                    0xf
#define HWIO_QSERDES_RX1_SIGDET_CAL_TRIM_SIGDET_CAL_TRIM_SHFT                                                      0

#define HWIO_QSERDES_RX1_CAL_POST_WRAP_ADDR                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE      + 0x1fc)
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_OFFS                                                               (QSERDES_RX1_QSERDES_RX1_PCIE3_QMP_RX_REG_BASE_OFFS + 0x1fc)
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_RMSK                                                                     0x3f
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_IN                    \
                in_dword(HWIO_QSERDES_RX1_CAL_POST_WRAP_ADDR)
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_INM(m)            \
                in_dword_masked(HWIO_QSERDES_RX1_CAL_POST_WRAP_ADDR, m)
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_OUT(v)            \
                out_dword(HWIO_QSERDES_RX1_CAL_POST_WRAP_ADDR,v)
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_QSERDES_RX1_CAL_POST_WRAP_ADDR,m,v,HWIO_QSERDES_RX1_CAL_POST_WRAP_IN)
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_BMSK                                                0x20
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_MUX_SHFT                                                   5
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_BMSK                                                    0x10
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_IDAC_CAL_WRAP_EN_SHFT                                                       4
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_BMSK                                               0x8
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_MUX_SHFT                                                 3
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_BMSK                                                   0x4
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_SIGDET_CAL_WRAP_EN_SHFT                                                     2
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_BMSK                                                  0x2
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_DCC_CAL_WRAP_EN_MUX_SHFT                                                    1
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_DCC_CAL_WRAP_EN_BMSK                                                      0x1
#define HWIO_QSERDES_RX1_CAL_POST_WRAP_DCC_CAL_WRAP_EN_SHFT                                                        0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_DBIPCIE_DBI
 *--------------------------------------------------------------------------*/

#define PCIE_0_DBIPCIE_DBI_REG_BASE                                                                                  (0x0)
#define PCIE_0_DBIPCIE_DBI_REG_BASE_SIZE                                                                             0xf1d
#define PCIE_0_DBIPCIE_DBI_REG_BASE_USED                                                                             0xb90
#define PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS                                                                             0x00000000

#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_ADDR                                                                 (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x0)
#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_OFFS                                                                 (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_RMSK                                                                 0xffffffff
#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_ADDR)
#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_ADDR, m)
#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_ADDR,v)
#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_ADDR,m,v,HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_IN)
#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_DEVICE_ID_BMSK                                                       0xffff0000
#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_DEVICE_ID_SHFT                                                               16
#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_VENDOR_ID_BMSK                                                           0xffff
#define HWIO_PCIE_0_DBITYPE1_DEV_ID_VEND_ID_REG_VENDOR_ID_SHFT                                                                0

#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_ADDR                                                                 (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x4)
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_OFFS                                                                 (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x4)
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_RMSK                                                                 0xffb8fdff
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_ADDR)
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_ADDR, m)
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_ADDR,v)
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_ADDR,m,v,HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_IN)
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_DETECTED_PARITY_ERROR_BMSK                                           0x80000000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_DETECTED_PARITY_ERROR_SHFT                                                   31
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_SIGNALED_SYS_ERROR_BMSK                                              0x40000000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_SIGNALED_SYS_ERROR_SHFT                                                      30
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_BMSK                                               0x20000000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_RCVD_MASTER_ABORT_SHFT                                                       29
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_BMSK                                               0x10000000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_RCVD_TARGET_ABORT_SHFT                                                       28
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_BMSK                                            0x8000000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_SIGNALED_TARGET_ABORT_SHFT                                                   27
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_DEV_SEL_TIMING_BMSK                                                   0x6000000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_DEV_SEL_TIMING_SHFT                                                          25
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_MASTER_DPE_BMSK                                                       0x1000000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_MASTER_DPE_SHFT                                                              24
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_FAST_B2B_CAP_BMSK                                                      0x800000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_FAST_B2B_CAP_SHFT                                                            23
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_FAST_66MHZ_CAP_BMSK                                                    0x200000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_FAST_66MHZ_CAP_SHFT                                                          21
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_CAP_LIST_BMSK                                                          0x100000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_CAP_LIST_SHFT                                                                20
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_INT_STATUS_BMSK                                                         0x80000
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_INT_STATUS_SHFT                                                              19
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_RESERV_BMSK                                                              0xf800
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_RESERV_SHFT                                                                  11
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_INT_EN_BMSK                                                               0x400
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_INT_EN_SHFT                                                                  10
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_SERREN_BMSK                                                               0x100
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_SERREN_SHFT                                                                   8
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_IDSEL_BMSK                                                                 0x80
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_IDSEL_SHFT                                                                    7
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_PERREN_BMSK                                                                0x40
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_PERREN_SHFT                                                                   6
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_VGAPS_BMSK                                                                 0x20
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_VGAPS_SHFT                                                                    5
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_MWI_EN_BMSK                                                                0x10
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_MWI_EN_SHFT                                                                   4
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_SCO_BMSK                                                                    0x8
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_SCO_SHFT                                                                      3
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_BME_BMSK                                                                    0x4
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_BME_SHFT                                                                      2
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_MSE_BMSK                                                                    0x2
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_MSE_SHFT                                                                      1
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_IO_EN_BMSK                                                                  0x1
#define HWIO_PCIE_0_DBITYPE1_STATUS_COMMAND_REG_IO_EN_SHFT                                                                    0

#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_ADDR                                                              (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8)
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_OFFS                                                              (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8)
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_ADDR)
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_ADDR, m)
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_ADDR,v)
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_ADDR,m,v,HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_IN)
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_BASE_CLASS_CODE_BMSK                                              0xff000000
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_BASE_CLASS_CODE_SHFT                                                      24
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_SUBCLASS_CODE_BMSK                                                  0xff0000
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_SUBCLASS_CODE_SHFT                                                        16
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_PROGRAM_INTERFACE_BMSK                                                0xff00
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_PROGRAM_INTERFACE_SHFT                                                     8
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_REVISION_ID_BMSK                                                        0xff
#define HWIO_PCIE_0_DBITYPE1_CLASS_CODE_REV_ID_REG_REVISION_ID_SHFT                                                           0

#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR                                              (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0xc)
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OFFS                                              (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0xc)
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_RMSK                                              0xffffffff
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR)
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR, m)
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR,v)
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_ADDR,m,v,HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_IN)
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_BIST_BMSK                                         0xff000000
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_BIST_SHFT                                                 24
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_MULTI_FUNC_BMSK                                     0x800000
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_MULTI_FUNC_SHFT                                           23
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_HEADER_TYPE_BMSK                                    0x7f0000
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_HEADER_TYPE_SHFT                                          16
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_BMSK                             0xff00
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_LATENCY_MASTER_TIMER_SHFT                                  8
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_BMSK                                    0xff
#define HWIO_PCIE_0_DBITYPE1_BIST_HDR_TYPE_LAT_CACHE_LINE_SIZE_REG_CACHE_LINE_SIZE_SHFT                                       0

#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_ADDR                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x10)
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_OFFS                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x10)
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_RMSK                                                                           0xffffffff
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITYPE1_BAR0_REG_ADDR)
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITYPE1_BAR0_REG_ADDR, m)
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITYPE1_BAR0_REG_ADDR,v)
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITYPE1_BAR0_REG_ADDR,m,v,HWIO_PCIE_0_DBITYPE1_BAR0_REG_IN)
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_BAR0_START_BMSK                                                                0xfffffff0
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_BAR0_START_SHFT                                                                         4
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_BAR0_PREFETCH_BMSK                                                                    0x8
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_BAR0_PREFETCH_SHFT                                                                      3
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_BAR0_TYPE_BMSK                                                                        0x6
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_BAR0_TYPE_SHFT                                                                          1
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_BAR0_MEM_IO_BMSK                                                                      0x1
#define HWIO_PCIE_0_DBITYPE1_BAR0_REG_BAR0_MEM_IO_SHFT                                                                        0

#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_ADDR                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x14)
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_OFFS                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x14)
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_RMSK                                                                           0xffffffff
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITYPE1_BAR1_REG_ADDR)
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITYPE1_BAR1_REG_ADDR, m)
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITYPE1_BAR1_REG_ADDR,v)
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITYPE1_BAR1_REG_ADDR,m,v,HWIO_PCIE_0_DBITYPE1_BAR1_REG_IN)
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_BAR1_START_BMSK                                                                0xfffffff0
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_BAR1_START_SHFT                                                                         4
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_BAR1_PREFETCH_BMSK                                                                    0x8
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_BAR1_PREFETCH_SHFT                                                                      3
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_BAR1_TYPE_BMSK                                                                        0x6
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_BAR1_TYPE_SHFT                                                                          1
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_BAR1_MEM_IO_BMSK                                                                      0x1
#define HWIO_PCIE_0_DBITYPE1_BAR1_REG_BAR1_MEM_IO_SHFT                                                                        0

#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x18)
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OFFS                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x18)
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_RMSK                                                0xffffffff
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR)
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR, m)
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR,v)
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_ADDR,m,v,HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_IN)
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_LAT_TIMER_BMSK                                  0xff000000
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_LAT_TIMER_SHFT                                          24
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SUB_BUS_BMSK                                          0xff0000
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SUB_BUS_SHFT                                                16
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_BUS_BMSK                                            0xff00
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_SEC_BUS_SHFT                                                 8
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_PRIM_BUS_BMSK                                             0xff
#define HWIO_PCIE_0_DBISEC_LAT_TIMER_SUB_BUS_SEC_BUS_PRI_BUS_REG_PRIM_BUS_SHFT                                                0

#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x1c)
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_OFFS                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x1c)
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_RMSK                                                            0xf97fffff
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR)
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR, m)
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR,v)
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_ADDR,m,v,HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IN)
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_DPE_BMSK                                               0x80000000
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_DPE_SHFT                                                       31
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_SYS_ERR_BMSK                                      0x40000000
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_SYS_ERR_SHFT                                              30
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_MSTR_ABRT_BMSK                                    0x20000000
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_MSTR_ABRT_SHFT                                            29
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_TRGT_ABRT_BMSK                                    0x10000000
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RCVD_TRGT_ABRT_SHFT                                            28
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_SIG_TRGT_ABRT_BMSK                                      0x8000000
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_SIG_TRGT_ABRT_SHFT                                             27
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_MDPE_BMSK                                               0x1000000
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_MDPE_SHFT                                                      24
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RESERV_BMSK                                              0x7f0000
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_SEC_STAT_RESERV_SHFT                                                    16
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_LIMIT_BMSK                                                       0xf000
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_LIMIT_SHFT                                                           12
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV1_BMSK                                                      0xe00
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV1_SHFT                                                          9
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BIT8_BMSK                                                  0x100
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BIT8_SHFT                                                      8
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_BASE_BMSK                                                          0xf0
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_BASE_SHFT                                                             4
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV_BMSK                                                         0xe
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_RESERV_SHFT                                                           1
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_BMSK                                                         0x1
#define HWIO_PCIE_0_DBISEC_STAT_IO_LIMIT_IO_BASE_REG_IO_DECODE_SHFT                                                           0

#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_ADDR                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x20)
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_OFFS                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_RMSK                                                                   0xffffffff
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_ADDR)
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_ADDR, m)
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_ADDR,v)
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_ADDR,m,v,HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_IN)
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_BMSK                                                         0xfff00000
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_SHFT                                                                 20
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_RESERV_BMSK                                                     0xf0000
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_MEM_LIMIT_RESERV_SHFT                                                          16
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_MEM_BASE_BMSK                                                              0xfff0
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_MEM_BASE_SHFT                                                                   4
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_MEM_BASE_RESERV_BMSK                                                          0xf
#define HWIO_PCIE_0_DBIMEM_LIMIT_MEM_BASE_REG_MEM_BASE_RESERV_SHFT                                                            0

#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x24)
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_OFFS                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x24)
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR)
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR, m)
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR,v)
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_ADDR,m,v,HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_IN)
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_BMSK                                          0xfff00000
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_SHFT                                                  20
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV1_BMSK                                               0xe0000
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV1_SHFT                                                    17
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_DECODE_BMSK                                      0x10000
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_LIMIT_DECODE_SHFT                                           16
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_BASE_BMSK                                               0xfff0
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_BASE_SHFT                                                    4
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV_BMSK                                                    0xe
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_RESERV_SHFT                                                      1
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_DECODE_BMSK                                                0x1
#define HWIO_PCIE_0_DBIPREF_MEM_LIMIT_PREF_MEM_BASE_REG_PREF_MEM_DECODE_SHFT                                                  0

#define HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x28)
#define HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x28)
#define HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_ADDR)
#define HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_ADDR, m)
#define HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_ADDR,v)
#define HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_ADDR,m,v,HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_IN)
#define HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_PREF_MEM_BASE_UPPER_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIPREF_BASE_UPPER_REG_PREF_MEM_BASE_UPPER_SHFT                                                           0

#define HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x2c)
#define HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x2c)
#define HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_RMSK                                                                     0xffffffff
#define HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_ADDR)
#define HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_ADDR, m)
#define HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_ADDR,v)
#define HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_ADDR,m,v,HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_IN)
#define HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_PREF_MEM_LIMIT_UPPER_BMSK                                                0xffffffff
#define HWIO_PCIE_0_DBIPREF_LIMIT_UPPER_REG_PREF_MEM_LIMIT_UPPER_SHFT                                                         0

#define HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x30)
#define HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_OFFS                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x30)
#define HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR)
#define HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_ADDR, m)
#define HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_LIMIT_UPPER_BMSK                                          0xffff0000
#define HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_LIMIT_UPPER_SHFT                                                  16
#define HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_BASE_UPPER_BMSK                                               0xffff
#define HWIO_PCIE_0_DBIIO_LIMIT_UPPER_IO_BASE_UPPER_REG_IO_BASE_UPPER_SHFT                                                    0

#define HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_ADDR                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x34)
#define HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_OFFS                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x34)
#define HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_RMSK                                                                              0xff
#define HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_ADDR)
#define HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_ADDR, m)
#define HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_ADDR,v)
#define HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_ADDR,m,v,HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_IN)
#define HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_CAP_POINTER_BMSK                                                                  0xff
#define HWIO_PCIE_0_DBITYPE1_CAP_PTR_REG_CAP_POINTER_SHFT                                                                     0

#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ADDR                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x38)
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_OFFS                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x38)
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_RMSK                                                                   0xfffff8ff
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ADDR)
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ADDR, m)
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ADDR,v)
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ADDR,m,v,HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_IN)
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_BMSK                                              0xfffff800
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_EXP_ROM_BASE_ADDRESS_SHFT                                                      11
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ROM_BAR_VALIDATION_DETAILS_BMSK                                              0xf0
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ROM_BAR_VALIDATION_DETAILS_SHFT                                                 4
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ROM_BAR_VALIDATION_STATUS_BMSK                                                0xe
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ROM_BAR_VALIDATION_STATUS_SHFT                                                  1
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_BMSK                                                           0x1
#define HWIO_PCIE_0_DBITYPE1_EXP_ROM_BASE_REG_ROM_BAR_ENABLE_SHFT                                                             0

#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x3c)
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_OFFS                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x3c)
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_RMSK                                                         0xffffffff
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR)
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR, m)
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR,v)
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_ADDR,m,v,HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_IN)
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_BRIDGE_CTRL_RESERV_BMSK                                      0xff800000
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_BRIDGE_CTRL_RESERV_SHFT                                              23
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_SBR_BMSK                                                       0x400000
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_SBR_SHFT                                                             22
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_MSTR_ABORT_MODE_BMSK                                           0x200000
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_MSTR_ABORT_MODE_SHFT                                                 21
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_16B_DEC_BMSK                                               0x100000
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_16B_DEC_SHFT                                                     20
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_EN_BMSK                                                     0x80000
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_VGA_EN_SHFT                                                          19
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_ISA_EN_BMSK                                                     0x40000
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_ISA_EN_SHFT                                                          18
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_SERR_EN_BMSK                                                    0x20000
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_SERR_EN_SHFT                                                         17
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_PERE_BMSK                                                       0x10000
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_PERE_SHFT                                                            16
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_PIN_BMSK                                                     0xff00
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_PIN_SHFT                                                          8
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_LINE_BMSK                                                      0xff
#define HWIO_PCIE_0_DBIBRIDGE_CTRL_INT_PIN_INT_LINE_REG_INT_LINE_SHFT                                                         0

#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_ADDR                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x40)
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_OFFS                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x40)
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_RMSK                                                                       0xffefffff
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_ADDR)
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_ADDR, m)
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_ADDR,v)
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_ADDR,m,v,HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_IN)
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_PME_SUPPORT_BMSK                                                           0xf8000000
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_PME_SUPPORT_SHFT                                                                   27
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_D2_SUPPORT_BMSK                                                             0x4000000
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_D2_SUPPORT_SHFT                                                                    26
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_D1_SUPPORT_BMSK                                                             0x2000000
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_D1_SUPPORT_SHFT                                                                    25
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_AUX_CURR_BMSK                                                               0x1c00000
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_AUX_CURR_SHFT                                                                      22
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_DSI_BMSK                                                                     0x200000
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_DSI_SHFT                                                                           21
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_PME_CLK_BMSK                                                                  0x80000
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_PME_CLK_SHFT                                                                       19
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_PM_SPEC_VER_BMSK                                                              0x70000
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_PM_SPEC_VER_SHFT                                                                   16
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_BMSK                                                           0xff00
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_PM_NEXT_POINTER_SHFT                                                                8
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_PM_CAP_ID_BMSK                                                                   0xff
#define HWIO_PCIE_0_DBICAP_ID_NXT_PTR_REG_PM_CAP_ID_SHFT                                                                      0

#define HWIO_PCIE_0_DBICON_STATUS_REG_ADDR                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x44)
#define HWIO_PCIE_0_DBICON_STATUS_REG_OFFS                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x44)
#define HWIO_PCIE_0_DBICON_STATUS_REG_RMSK                                                                           0xffc0ff0b
#define HWIO_PCIE_0_DBICON_STATUS_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBICON_STATUS_REG_ADDR)
#define HWIO_PCIE_0_DBICON_STATUS_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBICON_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_DBICON_STATUS_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBICON_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_DBICON_STATUS_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBICON_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_DBICON_STATUS_REG_IN)
#define HWIO_PCIE_0_DBICON_STATUS_REG_DATA_REG_ADD_INFO_BMSK                                                         0xff000000
#define HWIO_PCIE_0_DBICON_STATUS_REG_DATA_REG_ADD_INFO_SHFT                                                                 24
#define HWIO_PCIE_0_DBICON_STATUS_REG_BUS_PWR_CLK_CON_EN_BMSK                                                          0x800000
#define HWIO_PCIE_0_DBICON_STATUS_REG_BUS_PWR_CLK_CON_EN_SHFT                                                                23
#define HWIO_PCIE_0_DBICON_STATUS_REG_B2_B3_SUPPORT_BMSK                                                               0x400000
#define HWIO_PCIE_0_DBICON_STATUS_REG_B2_B3_SUPPORT_SHFT                                                                     22
#define HWIO_PCIE_0_DBICON_STATUS_REG_PME_STATUS_BMSK                                                                    0x8000
#define HWIO_PCIE_0_DBICON_STATUS_REG_PME_STATUS_SHFT                                                                        15
#define HWIO_PCIE_0_DBICON_STATUS_REG_DATA_SCALE_BMSK                                                                    0x6000
#define HWIO_PCIE_0_DBICON_STATUS_REG_DATA_SCALE_SHFT                                                                        13
#define HWIO_PCIE_0_DBICON_STATUS_REG_DATA_SELECT_BMSK                                                                   0x1e00
#define HWIO_PCIE_0_DBICON_STATUS_REG_DATA_SELECT_SHFT                                                                        9
#define HWIO_PCIE_0_DBICON_STATUS_REG_PME_ENABLE_BMSK                                                                     0x100
#define HWIO_PCIE_0_DBICON_STATUS_REG_PME_ENABLE_SHFT                                                                         8
#define HWIO_PCIE_0_DBICON_STATUS_REG_NO_SOFT_RST_BMSK                                                                      0x8
#define HWIO_PCIE_0_DBICON_STATUS_REG_NO_SOFT_RST_SHFT                                                                        3
#define HWIO_PCIE_0_DBICON_STATUS_REG_POWER_STATE_BMSK                                                                      0x3
#define HWIO_PCIE_0_DBICON_STATUS_REG_POWER_STATE_SHFT                                                                        0

#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR                                                             (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x50)
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_OFFS                                                             (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x50)
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_RMSK                                                              0x7ffffff
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR)
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR, m)
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR,v)
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_ADDR,m,v,HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_IN)
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN_BMSK                                          0x4000000
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_EN_SHFT                                                 26
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP_BMSK                                         0x2000000
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_EXT_DATA_CAP_SHFT                                                25
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_BMSK                                              0x1000000
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_PVM_SUPPORT_SHFT                                                     24
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_BMSK                                       0x800000
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_64_BIT_ADDR_CAP_SHFT                                             23
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_BMSK                                       0x700000
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_EN_SHFT                                             20
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_BMSK                                       0xe0000
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_MULTIPLE_MSG_CAP_SHFT                                            17
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_BMSK                                                 0x10000
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_ENABLE_SHFT                                                      16
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_BMSK                                         0xff00
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_NEXT_OFFSET_SHFT                                              8
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_BMSK                                                    0xff
#define HWIO_PCIE_0_DBIPCI_MSI_CAP_ID_NEXT_CTRL_REG_PCI_MSI_CAP_ID_SHFT                                                       0

#define HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x54)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x54)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_RMSK                                                                      0xfffffffc
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_ADDR)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_IN)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H_BMSK                                                  0xfffffffc
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_04H_REG_PCI_MSI_CAP_OFF_04H_SHFT                                                           2

#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x58)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x58)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_ADDR)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_IN)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH_BMSK                                                  0xffff0000
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_0AH_SHFT                                                          16
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H_BMSK                                                      0xffff
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_08H_REG_PCI_MSI_CAP_OFF_08H_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x5c)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x5c)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_ADDR)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_IN)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH_BMSK                                                  0xffff0000
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0EH_SHFT                                                          16
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH_BMSK                                                      0xffff
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_0CH_REG_PCI_MSI_CAP_OFF_0CH_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x60)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x60)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_ADDR)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_IN)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_PCI_MSI_CAP_OFF_10H_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_10H_REG_PCI_MSI_CAP_OFF_10H_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CAP_OFF_14H_REG_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x64)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_14H_REG_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x64)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_14H_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_14H_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CAP_OFF_14H_REG_ADDR)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_14H_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CAP_OFF_14H_REG_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_14H_REG_PCI_MSI_CAP_OFF_14H_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CAP_OFF_14H_REG_PCI_MSI_CAP_OFF_14H_SHFT                                                           0

#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR                                               (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x70)
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OFFS                                               (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x70)
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RMSK                                               0x7fffffff
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR)
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR, m)
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR,v)
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_ADDR,m,v,HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_IN)
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD_BMSK                                          0x40000000
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_RSVD_SHFT                                                  30
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_BMSK                              0x3e000000
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_INT_MSG_NUM_SHFT                                      25
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_BMSK                                  0x1000000
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_SLOT_IMP_SHFT                                         24
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_BMSK                              0xf00000
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_DEV_PORT_TYPE_SHFT                                    20
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_BMSK                                     0xf0000
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_REG_SHFT                                          16
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_BMSK                                 0xff00
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_NEXT_PTR_SHFT                                      8
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_BMSK                                         0xff
#define HWIO_PCIE_0_DBIPCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG_PCIE_CAP_ID_SHFT                                            0

#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x74)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x74)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_RMSK                                                                      0x803f
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_ADDR)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_IN)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_BMSK                                       0x8000
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_PCIE_CAP_ROLE_BASED_ERR_REPORT_SHFT                                           15
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_BMSK                                                  0x20
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_PCIE_CAP_EXT_TAG_SUPP_SHFT                                                     5
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_BMSK                                          0x18
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_PCIE_CAP_PHANTOM_FUNC_SUPPORT_SHFT                                             3
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_BMSK                                               0x7
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES_REG_PCIE_CAP_MAX_PAYLOAD_SIZE_SHFT                                                 0

#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_ADDR                                                             (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x78)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_OFFS                                                             (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x78)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_RMSK                                                               0x3f7fff
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_IN                    \
                in_dword(HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_ADDR)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_ADDR, m)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_ADDR,v)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_ADDR,m,v,HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_IN)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_BMSK                                        0x200000
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_TRANS_PENDING_SHFT                                              21
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_BMSK                                   0x100000
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_DETECTED_SHFT                                         20
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_BMSK                              0x80000
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORTED_REQ_DETECTED_SHFT                                   19
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_BMSK                                    0x40000
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_DETECTED_SHFT                                         18
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_BMSK                                0x20000
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_DETECTED_SHFT                                     17
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_BMSK                                     0x10000
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_DETECTED_SHFT                                          16
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_BMSK                                      0x7000
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_READ_REQ_SIZE_SHFT                                          12
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_BMSK                                             0x800
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_NO_SNOOP_SHFT                                                11
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_BMSK                                         0x400
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_AUX_POWER_PM_EN_SHFT                                            10
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_BMSK                                         0x200
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_PHANTOM_FUNC_EN_SHFT                                             9
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_BMSK                                              0x100
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EXT_TAG_EN_SHFT                                                  8
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_BMSK                                      0xe0
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_MAX_PAYLOAD_SIZE_CS_SHFT                                         5
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_BMSK                                             0x10
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_EN_REL_ORDER_SHFT                                                4
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_BMSK                                      0x8
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_UNSUPPORT_REQ_REP_EN_SHFT                                        3
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_BMSK                                       0x4
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_FATAL_ERR_REPORT_EN_SHFT                                         2
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_BMSK                                   0x2
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_NON_FATAL_ERR_REPORT_EN_SHFT                                     1
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_BMSK                                        0x1
#define HWIO_PCIE_0_DBIDEVICE_CONTROL_DEVICE_STATUS_PCIE_CAP_CORR_ERR_REPORT_EN_SHFT                                          0

#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x7c)
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x7c)
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_RMSK                                                                    0xff7fffff
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_ADDR)
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_IN)
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_BMSK                                                  0xff000000
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_PORT_NUM_SHFT                                                          24
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_BMSK                                         0x400000
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_ASPM_OPT_COMPLIANCE_SHFT                                               22
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_BMSK                                             0x200000
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_LINK_BW_NOT_CAP_SHFT                                                   21
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_BMSK                                          0x100000
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_DLL_ACTIVE_REP_CAP_SHFT                                                20
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_BMSK                                    0x80000
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_SURPRISE_DOWN_ERR_REP_CAP_SHFT                                         19
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_BMSK                                              0x40000
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_CLOCK_POWER_MAN_SHFT                                                   18
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_BMSK                                              0x38000
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_L1_EXIT_LATENCY_SHFT                                                   15
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_BMSK                                              0x7000
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_L0S_EXIT_LATENCY_SHFT                                                  12
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_BMSK                                   0xc00
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_SUPPORT_SHFT                                      10
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_BMSK                                                 0x3f0
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_WIDTH_SHFT                                                     4
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_BMSK                                                   0xf
#define HWIO_PCIE_0_DBILINK_CAPABILITIES_REG_PCIE_CAP_MAX_LINK_SPEED_SHFT                                                     0

#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_ADDR                                                             (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x80)
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_OFFS                                                             (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x80)
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_RMSK                                                             0xfbffcffb
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_ADDR)
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_IN)
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS_BMSK                                0x80000000
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_STATUS_SHFT                                        31
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_BMSK                                 0x40000000
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_STATUS_SHFT                                         30
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_BMSK                                         0x20000000
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DLL_ACTIVE_SHFT                                                 29
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_BMSK                                    0x10000000
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_SLOT_CLK_CONFIG_SHFT                                            28
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_BMSK                                       0x8000000
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_TRAINING_SHFT                                              27
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_BMSK                                     0x3f00000
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_NEGO_LINK_WIDTH_SHFT                                            20
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_BMSK                                            0xf0000
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_SPEED_SHFT                                                 16
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL_BMSK                                  0xc000
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_DRS_SIGNALING_CONTROL_SHFT                                      14
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_BMSK                                     0x800
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_AUTO_BW_INT_EN_SHFT                                        11
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_BMSK                                      0x400
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_BW_MAN_INT_EN_SHFT                                         10
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_BMSK                                   0x200
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_HW_AUTO_WIDTH_DISABLE_SHFT                                       9
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_BMSK                                        0x100
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EN_CLK_POWER_MAN_SHFT                                            8
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_BMSK                                           0x80
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_EXTENDED_SYNCH_SHFT                                              7
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_BMSK                                        0x40
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_COMMON_CLK_CONFIG_SHFT                                           6
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_BMSK                                             0x20
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RETRAIN_LINK_SHFT                                                5
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_BMSK                                             0x10
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_LINK_DISABLE_SHFT                                                4
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_BMSK                                                       0x8
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_RCB_SHFT                                                         3
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_BMSK                              0x3
#define HWIO_PCIE_0_DBILINK_CONTROL_LINK_STATUS_REG_PCIE_CAP_ACTIVE_STATE_LINK_PM_CONTROL_SHFT                                0

#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x84)
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x84)
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_ADDR)
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_IN)
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_PHY_SLOT_NUM_BMSK                                              0xfff80000
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_PHY_SLOT_NUM_SHFT                                                      19
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_NO_CMD_CPL_SUPPORT_BMSK                                           0x40000
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_NO_CMD_CPL_SUPPORT_SHFT                                                18
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_ELECTROMECH_INTERLOCK_BMSK                                        0x20000
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_ELECTROMECH_INTERLOCK_SHFT                                             17
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_SLOT_POWER_LIMIT_SCALE_BMSK                                       0x18000
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_SLOT_POWER_LIMIT_SCALE_SHFT                                            15
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_SLOT_POWER_LIMIT_VALUE_BMSK                                        0x7f80
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_SLOT_POWER_LIMIT_VALUE_SHFT                                             7
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_HOT_PLUG_CAPABLE_BMSK                                                0x40
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_HOT_PLUG_CAPABLE_SHFT                                                   6
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_HOT_PLUG_SURPRISE_BMSK                                               0x20
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_HOT_PLUG_SURPRISE_SHFT                                                  5
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_POWER_INDICATOR_BMSK                                                 0x10
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_POWER_INDICATOR_SHFT                                                    4
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_ATTENTION_INDICATOR_BMSK                                              0x8
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_ATTENTION_INDICATOR_SHFT                                                3
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_MRL_SENSOR_BMSK                                                       0x4
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_MRL_SENSOR_SHFT                                                         2
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_POWER_CONTROLLER_BMSK                                                 0x2
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_POWER_CONTROLLER_SHFT                                                   1
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_ATTENTION_INDICATOR_BUTTON_BMSK                                       0x1
#define HWIO_PCIE_0_DBISLOT_CAPABILITIES_REG_PCIE_CAP_ATTENTION_INDICATOR_BUTTON_SHFT                                         0

#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_ADDR                                                                 (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x88)
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_OFFS                                                                 (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x88)
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_RMSK                                                                  0x1ff1fff
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_IN                    \
                in_dword(HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_ADDR)
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_ADDR, m)
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_ADDR,v)
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_ADDR,m,v,HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_IN)
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_DLL_STATE_CHANGED_BMSK                                       0x1000000
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_DLL_STATE_CHANGED_SHFT                                              24
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ELECTROMECH_INTERLOCK_STATUS_BMSK                             0x800000
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ELECTROMECH_INTERLOCK_STATUS_SHFT                                   23
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECT_STATE_BMSK                                    0x400000
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECT_STATE_SHFT                                          22
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_STATE_BMSK                                         0x200000
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_STATE_SHFT                                               21
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_CMD_CPLD_BMSK                                                 0x100000
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_CMD_CPLD_SHFT                                                       20
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECTED_CHANGED_BMSK                                 0x80000
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECTED_CHANGED_SHFT                                      19
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_CHANGED_BMSK                                        0x40000
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_CHANGED_SHFT                                             18
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_FAULT_DETECTED_BMSK                                      0x20000
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_FAULT_DETECTED_SHFT                                           17
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_BUTTON_PRESSED_BMSK                                  0x10000
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_BUTTON_PRESSED_SHFT                                       16
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_DLL_STATE_CHANGED_EN_BMSK                                       0x1000
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_DLL_STATE_CHANGED_EN_SHFT                                           12
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ELECTROMECH_INTERLOCK_CTRL_BMSK                                  0x800
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ELECTROMECH_INTERLOCK_CTRL_SHFT                                     11
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_CONTROLLER_CTRL_BMSK                                       0x400
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_CONTROLLER_CTRL_SHFT                                          10
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_INDICATOR_CTRL_BMSK                                        0x300
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_INDICATOR_CTRL_SHFT                                            8
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_INDICATOR_CTRL_BMSK                                     0xc0
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_INDICATOR_CTRL_SHFT                                        6
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_HOT_PLUG_INT_EN_BMSK                                              0x20
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_HOT_PLUG_INT_EN_SHFT                                                 5
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_CMD_CPL_INT_EN_BMSK                                               0x10
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_CMD_CPL_INT_EN_SHFT                                                  4
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECT_CHANGE_EN_BMSK                                     0x8
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_PRESENCE_DETECT_CHANGE_EN_SHFT                                       3
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_CHANGED_EN_BMSK                                         0x4
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_MRL_SENSOR_CHANGED_EN_SHFT                                           2
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_FAULT_DETECTED_EN_BMSK                                       0x2
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_POWER_FAULT_DETECTED_EN_SHFT                                         1
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_BUTTON_PRESSED_EN_BMSK                                   0x1
#define HWIO_PCIE_0_DBISLOT_CONTROL_SLOT_STATUS_PCIE_CAP_ATTENTION_BUTTON_PRESSED_EN_SHFT                                     0

#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8c)
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_OFFS                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8c)
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_RMSK                                                          0x1001f
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR)
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR, m)
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR,v)
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_ADDR,m,v,HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_IN)
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_BMSK                               0x10000
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_SHFT                                    16
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_BMSK                               0x10
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_CRS_SW_VISIBILITY_EN_SHFT                                  4
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_BMSK                                          0x8
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_PME_INT_EN_SHFT                                            3
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_BMSK                             0x4
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_FATAL_ERR_EN_SHFT                               2
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_BMSK                         0x2
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_NON_FATAL_ERR_EN_SHFT                           1
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_BMSK                              0x1
#define HWIO_PCIE_0_DBIROOT_CONTROL_ROOT_CAPABILITIES_REG_PCIE_CAP_SYS_ERR_ON_CORR_ERR_EN_SHFT                                0

#define HWIO_PCIE_0_DBIROOT_STATUS_REG_ADDR                                                                          (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x90)
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_OFFS                                                                          (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x90)
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_RMSK                                                                             0x3ffff
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIROOT_STATUS_REG_ADDR)
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIROOT_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIROOT_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIROOT_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_DBIROOT_STATUS_REG_IN)
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_PCIE_CAP_PME_PENDING_BMSK                                                        0x20000
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_PCIE_CAP_PME_PENDING_SHFT                                                             17
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_PCIE_CAP_PME_STATUS_BMSK                                                         0x10000
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_PCIE_CAP_PME_STATUS_SHFT                                                              16
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_BMSK                                                          0xffff
#define HWIO_PCIE_0_DBIROOT_STATUS_REG_PCIE_CAP_PME_REQ_ID_SHFT                                                               0

#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_ADDR                                                                 (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x94)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_OFFS                                                                 (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x94)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_RMSK                                                                 0x70033fff
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_ADDR)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_ADDR, m)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_ADDR,v)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_ADDR,m,v,HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_IN)
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_DMWR_LEN_SUPP_BMSK                                          0x60000000
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_DMWR_LEN_SUPP_SHFT                                                  29
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_DMWR_CPL_SUPP_BMSK                                          0x10000000
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_DMWR_CPL_SUPP_SHFT                                                  28
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_BMSK                                   0x20000
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_REQ_SUPPORT_SHFT                                        17
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_BMSK                                  0x10000
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP2_10_BIT_TAG_COMP_SUPPORT_SHFT                                       16
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_BMSK                                        0x2000
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_1_SHFT                                            13
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_BMSK                                        0x1000
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_TPH_CMPLT_SUPPORT_0_SHFT                                            12
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_BMSK                                                    0x800
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_LTR_SUPP_SHFT                                                       11
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_BMSK                                          0x400
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_NO_RO_EN_PR2PR_PAR_SHFT                                             10
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_BMSK                                            0x200
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_128_CAS_CPL_SUPP_SHFT                                                9
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_BMSK                                          0x100
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_64_ATOMIC_CPL_SUPP_SHFT                                              8
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_BMSK                                           0x80
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_32_ATOMIC_CPL_SUPP_SHFT                                              7
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_BMSK                                          0x40
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_ATOMIC_ROUTING_SUPP_SHFT                                             6
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_BMSK                                          0x20
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_SHFT                                             5
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_BMSK                                  0x10
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SUPPORT_SHFT                                     4
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_BMSK                                             0xf
#define HWIO_PCIE_0_DBIDEVICE_CAPABILITIES2_REG_PCIE_CAP_CPL_TIMEOUT_RANGE_SHFT                                               0

#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x98)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_OFFS                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x98)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_RMSK                                                            0x43f
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR, m)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR,v)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_ADDR,m,v,HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_IN)
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_BMSK                                            0x400
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_LTR_EN_SHFT                                               10
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_BMSK                             0x20
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_ARI_FORWARD_SUPPORT_CS_SHFT                                5
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_BMSK                                0x10
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_DISABLE_SHFT                                   4
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_BMSK                                   0xf
#define HWIO_PCIE_0_DBIDEVICE_CONTROL2_DEVICE_STATUS2_REG_PCIE_CAP_CPL_TIMEOUT_VALUE_SHFT                                     0

#define HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_ADDR                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x9c)
#define HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_OFFS                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x9c)
#define HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_RMSK                                                                        0x1fe
#define HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_ADDR)
#define HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_ADDR, m)
#define HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_BMSK                                            0x100
#define HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_PCIE_CAP_CROSS_LINK_SUPPORT_SHFT                                                8
#define HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_BMSK                                      0xfe
#define HWIO_PCIE_0_DBILINK_CAPABILITIES2_REG_PCIE_CAP_SUPPORT_LINK_SPEED_VECTOR_SHFT                                         1

#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_ADDR                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0xa0)
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_OFFS                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0xa0)
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_RMSK                                                             0x3fffff
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_ADDR)
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_ADDR, m)
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_ADDR,v)
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_ADDR,m,v,HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_IN)
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_BMSK                                        0x200000
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_LINK_EQ_REQ_SHFT                                              21
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_BMSK                                          0x100000
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P3_SHFT                                                20
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_BMSK                                           0x80000
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P2_SHFT                                                19
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_BMSK                                           0x40000
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_P1_SHFT                                                18
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_BMSK                                              0x20000
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_EQ_CPL_SHFT                                                   17
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_BMSK                                     0x10000
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_CURR_DEEMPHASIS_SHFT                                          16
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_BMSK                                    0xf000
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_PRESET_SHFT                                        12
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_BMSK                                        0x800
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_COMPLIANCE_SOS_SHFT                                           11
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_BMSK                             0x400
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_MODIFIED_COMPLIANCE_SHFT                                10
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_BMSK                                             0x380
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TX_MARGIN_SHFT                                                 7
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_BMSK                                         0x40
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_SEL_DEEMPHASIS_SHFT                                            6
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_BMSK                                  0x20
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_HW_AUTO_SPEED_DISABLE_SHFT                                     5
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_BMSK                                       0x10
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_ENTER_COMPLIANCE_SHFT                                          4
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_BMSK                                       0xf
#define HWIO_PCIE_0_DBILINK_CONTROL2_LINK_STATUS2_REG_PCIE_CAP_TARGET_LINK_SPEED_SHFT                                         0

#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x100)
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x100)
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_ADDR)
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_ADDR,m,v,HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_IN)
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_NEXT_OFFSET_BMSK                                                          0xfff00000
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_NEXT_OFFSET_SHFT                                                                  20
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_CAP_VERSION_BMSK                                                             0xf0000
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_CAP_VERSION_SHFT                                                                  16
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_CAP_ID_BMSK                                                                   0xffff
#define HWIO_PCIE_0_DBIAER_EXT_CAP_HDR_OFF_CAP_ID_SHFT                                                                        0

#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x104)
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x104)
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_RMSK                                                                      0x5ff030
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS_BMSK                                                  0x400000
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_INTERNAL_ERR_STATUS_SHFT                                                        22
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS_BMSK                                           0x100000
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_UNSUPPORTED_REQ_ERR_STATUS_SHFT                                                 20
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS_BMSK                                                       0x80000
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_ECRC_ERR_STATUS_SHFT                                                            19
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS_BMSK                                                   0x40000
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_MALF_TLP_ERR_STATUS_SHFT                                                        18
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS_BMSK                                               0x20000
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_REC_OVERFLOW_ERR_STATUS_SHFT                                                    17
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS_BMSK                                                0x10000
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_UNEXP_CMPLT_ERR_STATUS_SHFT                                                     16
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS_BMSK                                                 0x8000
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_CMPLT_ABORT_ERR_STATUS_SHFT                                                     15
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS_BMSK                                               0x4000
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_CMPLT_TIMEOUT_ERR_STATUS_SHFT                                                   14
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS_BMSK                                                 0x2000
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_FC_PROTOCOL_ERR_STATUS_SHFT                                                     13
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS_BMSK                                                    0x1000
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_POIS_TLP_ERR_STATUS_SHFT                                                        12
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS_BMSK                                                 0x20
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_SURPRISE_DOWN_ERR_STATUS_SHFT                                                    5
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS_BMSK                                                   0x10
#define HWIO_PCIE_0_DBIUNCORR_ERR_STATUS_OFF_DL_PROTOCOL_ERR_STATUS_SHFT                                                      4

#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x108)
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x108)
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_RMSK                                                                        0x5ff030
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_ADDR)
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_ADDR,m,v,HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_IN)
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK_BMSK                                                      0x400000
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_INTERNAL_ERR_MASK_SHFT                                                            22
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK_BMSK                                               0x100000
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_UNSUPPORTED_REQ_ERR_MASK_SHFT                                                     20
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_ECRC_ERR_MASK_BMSK                                                           0x80000
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_ECRC_ERR_MASK_SHFT                                                                19
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK_BMSK                                                       0x40000
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_MALF_TLP_ERR_MASK_SHFT                                                            18
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK_BMSK                                                   0x20000
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_REC_OVERFLOW_ERR_MASK_SHFT                                                        17
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK_BMSK                                                    0x10000
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_UNEXP_CMPLT_ERR_MASK_SHFT                                                         16
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK_BMSK                                                     0x8000
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_CMPLT_ABORT_ERR_MASK_SHFT                                                         15
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK_BMSK                                                   0x4000
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_CMPLT_TIMEOUT_ERR_MASK_SHFT                                                       14
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK_BMSK                                                     0x2000
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_FC_PROTOCOL_ERR_MASK_SHFT                                                         13
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK_BMSK                                                        0x1000
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_POIS_TLP_ERR_MASK_SHFT                                                            12
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK_BMSK                                                     0x20
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_SURPRISE_DOWN_ERR_MASK_SHFT                                                        5
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK_BMSK                                                       0x10
#define HWIO_PCIE_0_DBIUNCORR_ERR_MASK_OFF_DL_PROTOCOL_ERR_MASK_SHFT                                                          4

#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_ADDR                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x10c)
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_OFFS                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x10c)
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_RMSK                                                                         0x5ff030
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_ADDR)
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_ADDR,m,v,HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_IN)
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY_BMSK                                                   0x400000
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_INTERNAL_ERR_SEVERITY_SHFT                                                         22
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY_BMSK                                            0x100000
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_UNSUPPORTED_REQ_ERR_SEVERITY_SHFT                                                  20
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY_BMSK                                                        0x80000
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_ECRC_ERR_SEVERITY_SHFT                                                             19
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY_BMSK                                                    0x40000
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_MALF_TLP_ERR_SEVERITY_SHFT                                                         18
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY_BMSK                                                0x20000
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_REC_OVERFLOW_ERR_SEVERITY_SHFT                                                     17
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY_BMSK                                                 0x10000
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_UNEXP_CMPLT_ERR_SEVERITY_SHFT                                                      16
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY_BMSK                                                  0x8000
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_CMPLT_ABORT_ERR_SEVERITY_SHFT                                                      15
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY_BMSK                                                0x4000
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_CMPLT_TIMEOUT_ERR_SEVERITY_SHFT                                                    14
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY_BMSK                                                  0x2000
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_FC_PROTOCOL_ERR_SEVERITY_SHFT                                                      13
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY_BMSK                                                     0x1000
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_POIS_TLP_ERR_SEVERITY_SHFT                                                         12
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY_BMSK                                                    0x20
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_SURPRISE_DOWN_ERR_SVRITY_SHFT                                                       5
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY_BMSK                                                    0x10
#define HWIO_PCIE_0_DBIUNCORR_ERR_SEV_OFF_DL_PROTOCOL_ERR_SEVERITY_SHFT                                                       4

#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x110)
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x110)
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_RMSK                                                                          0xf1c1
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS_BMSK                                               0x8000
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_HEADER_LOG_OVERFLOW_STATUS_SHFT                                                   15
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS_BMSK                                                 0x4000
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_CORRECTED_INT_ERR_STATUS_SHFT                                                     14
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS_BMSK                                            0x2000
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_ADVISORY_NON_FATAL_ERR_STATUS_SHFT                                                13
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS_BMSK                                                 0x1000
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_RPL_TIMER_TIMEOUT_STATUS_SHFT                                                     12
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS_BMSK                                                 0x100
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_REPLAY_NO_ROLEOVER_STATUS_SHFT                                                     8
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_BAD_DLLP_STATUS_BMSK                                                            0x80
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_BAD_DLLP_STATUS_SHFT                                                               7
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_BAD_TLP_STATUS_BMSK                                                             0x40
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_BAD_TLP_STATUS_SHFT                                                                6
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_RX_ERR_STATUS_BMSK                                                               0x1
#define HWIO_PCIE_0_DBICORR_ERR_STATUS_OFF_RX_ERR_STATUS_SHFT                                                                 0

#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_ADDR                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x114)
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_OFFS                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x114)
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_RMSK                                                                            0xf1c1
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_ADDR)
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_ADDR, m)
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_ADDR,v)
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_ADDR,m,v,HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_IN)
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK_BMSK                                                   0x8000
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_HEADER_LOG_OVERFLOW_MASK_SHFT                                                       15
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK_BMSK                                                     0x4000
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_CORRECTED_INT_ERR_MASK_SHFT                                                         14
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK_BMSK                                                0x2000
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_ADVISORY_NON_FATAL_ERR_MASK_SHFT                                                    13
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK_BMSK                                                     0x1000
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_RPL_TIMER_TIMEOUT_MASK_SHFT                                                         12
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK_BMSK                                                     0x100
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_REPLAY_NO_ROLEOVER_MASK_SHFT                                                         8
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_BAD_DLLP_MASK_BMSK                                                                0x80
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_BAD_DLLP_MASK_SHFT                                                                   7
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_BAD_TLP_MASK_BMSK                                                                 0x40
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_BAD_TLP_MASK_SHFT                                                                    6
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_RX_ERR_MASK_BMSK                                                                   0x1
#define HWIO_PCIE_0_DBICORR_ERR_MASK_OFF_RX_ERR_MASK_SHFT                                                                     0

#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x118)
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x118)
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_RMSK                                                                         0x17ff
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_CTO_PRFX_HDR_LOG_CAP_BMSK                                                    0x1000
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_CTO_PRFX_HDR_LOG_CAP_SHFT                                                        12
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN_BMSK                                                       0x400
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_EN_SHFT                                                          10
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP_BMSK                                                      0x200
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_MULTIPLE_HEADER_CAP_SHFT                                                          9
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN_BMSK                                                            0x100
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_EN_SHFT                                                                8
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP_BMSK                                                            0x80
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ECRC_CHECK_CAP_SHFT                                                               7
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN_BMSK                                                               0x40
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ECRC_GEN_EN_SHFT                                                                  6
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP_BMSK                                                              0x20
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_ECRC_GEN_CAP_SHFT                                                                 5
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER_BMSK                                                         0x1f
#define HWIO_PCIE_0_DBIADV_ERR_CAP_CTRL_OFF_FIRST_ERR_POINTER_SHFT                                                            0

#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_ADDR                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x11c)
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_OFFS                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x11c)
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIHDR_LOG_0_OFF_ADDR)
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIHDR_LOG_0_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE_BMSK                                                    0xff000000
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_FIRST_DWORD_FOURTH_BYTE_SHFT                                                            24
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE_BMSK                                                       0xff0000
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_FIRST_DWORD_THIRD_BYTE_SHFT                                                             16
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE_BMSK                                                        0xff00
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_FIRST_DWORD_SECOND_BYTE_SHFT                                                             8
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE_BMSK                                                           0xff
#define HWIO_PCIE_0_DBIHDR_LOG_0_OFF_FIRST_DWORD_FIRST_BYTE_SHFT                                                              0

#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_ADDR                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x120)
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_OFFS                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x120)
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIHDR_LOG_1_OFF_ADDR)
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIHDR_LOG_1_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE_BMSK                                                   0xff000000
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_SECOND_DWORD_FOURTH_BYTE_SHFT                                                           24
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE_BMSK                                                      0xff0000
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_SECOND_DWORD_THIRD_BYTE_SHFT                                                            16
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE_BMSK                                                       0xff00
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_SECOND_DWORD_SECOND_BYTE_SHFT                                                            8
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE_BMSK                                                          0xff
#define HWIO_PCIE_0_DBIHDR_LOG_1_OFF_SECOND_DWORD_FIRST_BYTE_SHFT                                                             0

#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_ADDR                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x124)
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_OFFS                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x124)
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIHDR_LOG_2_OFF_ADDR)
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIHDR_LOG_2_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE_BMSK                                                    0xff000000
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_THIRD_DWORD_FOURTH_BYTE_SHFT                                                            24
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE_BMSK                                                       0xff0000
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_THIRD_DWORD_THIRD_BYTE_SHFT                                                             16
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE_BMSK                                                        0xff00
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_THIRD_DWORD_SECOND_BYTE_SHFT                                                             8
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE_BMSK                                                           0xff
#define HWIO_PCIE_0_DBIHDR_LOG_2_OFF_THIRD_DWORD_FIRST_BYTE_SHFT                                                              0

#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_ADDR                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x128)
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_OFFS                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x128)
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIHDR_LOG_3_OFF_ADDR)
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIHDR_LOG_3_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE_BMSK                                                   0xff000000
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_FOURTH_DWORD_FOURTH_BYTE_SHFT                                                           24
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE_BMSK                                                      0xff0000
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_FOURTH_DWORD_THIRD_BYTE_SHFT                                                            16
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE_BMSK                                                       0xff00
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_FOURTH_DWORD_SECOND_BYTE_SHFT                                                            8
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE_BMSK                                                          0xff
#define HWIO_PCIE_0_DBIHDR_LOG_3_OFF_FOURTH_DWORD_FIRST_BYTE_SHFT                                                             0

#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_ADDR                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x12c)
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_OFFS                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x12c)
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_RMSK                                                                                0x7
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_ADDR)
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_ADDR,m,v,HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_IN)
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_FATAL_ERR_REPORTING_EN_BMSK                                                         0x4
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_FATAL_ERR_REPORTING_EN_SHFT                                                           2
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_NON_FATAL_ERR_REPORTING_EN_BMSK                                                     0x2
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_NON_FATAL_ERR_REPORTING_EN_SHFT                                                       1
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_CORR_ERR_REPORTING_EN_BMSK                                                          0x1
#define HWIO_PCIE_0_DBIROOT_ERR_CMD_OFF_CORR_ERR_REPORTING_EN_SHFT                                                            0

#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x130)
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x130)
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_RMSK                                                                      0xf800007f
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ADV_ERR_INT_MSG_NUM_BMSK                                                  0xf8000000
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ADV_ERR_INT_MSG_NUM_SHFT                                                          27
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_FATAL_ERR_MSG_RX_BMSK                                                           0x40
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_FATAL_ERR_MSG_RX_SHFT                                                              6
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_NON_FATAL_ERR_MSG_RX_BMSK                                                       0x20
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_NON_FATAL_ERR_MSG_RX_SHFT                                                          5
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_FIRST_UNCORR_FATAL_BMSK                                                         0x10
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_FIRST_UNCORR_FATAL_SHFT                                                            4
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_MUL_ERR_FATAL_NON_FATAL_RX_BMSK                                                  0x8
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_MUL_ERR_FATAL_NON_FATAL_RX_SHFT                                                    3
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ERR_FATAL_NON_FATAL_RX_BMSK                                                      0x4
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ERR_FATAL_NON_FATAL_RX_SHFT                                                        2
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_MUL_ERR_COR_RX_BMSK                                                              0x2
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_MUL_ERR_COR_RX_SHFT                                                                1
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ERR_COR_RX_BMSK                                                                  0x1
#define HWIO_PCIE_0_DBIROOT_ERR_STATUS_OFF_ERR_COR_RX_SHFT                                                                    0

#define HWIO_PCIE_0_DBIERR_SRC_ID_OFF_ADDR                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x134)
#define HWIO_PCIE_0_DBIERR_SRC_ID_OFF_OFFS                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x134)
#define HWIO_PCIE_0_DBIERR_SRC_ID_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_0_DBIERR_SRC_ID_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIERR_SRC_ID_OFF_ADDR)
#define HWIO_PCIE_0_DBIERR_SRC_ID_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIERR_SRC_ID_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIERR_SRC_ID_OFF_ERR_FATAL_NON_FATAL_SOURCE_ID_BMSK                                             0xffff0000
#define HWIO_PCIE_0_DBIERR_SRC_ID_OFF_ERR_FATAL_NON_FATAL_SOURCE_ID_SHFT                                                     16
#define HWIO_PCIE_0_DBIERR_SRC_ID_OFF_ERR_COR_SOURCE_ID_BMSK                                                             0xffff
#define HWIO_PCIE_0_DBIERR_SRC_ID_OFF_ERR_COR_SOURCE_ID_SHFT                                                                  0

#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x138)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x138)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_RMSK                                                                     0xffffffff
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_ADDR)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_ADDR, m)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_BMSK                                       0xff000000
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FOURTH_BYTE_SHFT                                               24
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE_BMSK                                          0xff0000
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_THIRD_BYTE_SHFT                                                16
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE_BMSK                                           0xff00
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_SECOND_BYTE_SHFT                                                8
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE_BMSK                                              0xff
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_1_OFF_CFG_TLP_PFX_LOG_1_FIRST_BYTE_SHFT                                                 0

#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x13c)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x13c)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_RMSK                                                                     0xffffffff
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_ADDR)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_ADDR, m)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE_BMSK                                       0xff000000
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FOURTH_BYTE_SHFT                                               24
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE_BMSK                                          0xff0000
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_THIRD_BYTE_SHFT                                                16
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE_BMSK                                           0xff00
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_SECOND_BYTE_SHFT                                                8
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE_BMSK                                              0xff
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_2_OFF_CFG_TLP_PFX_LOG_2_FIRST_BYTE_SHFT                                                 0

#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x140)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x140)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_RMSK                                                                     0xffffffff
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_ADDR)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_ADDR, m)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE_BMSK                                       0xff000000
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FOURTH_BYTE_SHFT                                               24
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE_BMSK                                          0xff0000
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_THIRD_BYTE_SHFT                                                16
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE_BMSK                                           0xff00
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_SECOND_BYTE_SHFT                                                8
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE_BMSK                                              0xff
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_3_OFF_CFG_TLP_PFX_LOG_3_FIRST_BYTE_SHFT                                                 0

#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x144)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x144)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_RMSK                                                                     0xffffffff
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_ADDR)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_ADDR, m)
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE_BMSK                                       0xff000000
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FOURTH_BYTE_SHFT                                               24
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE_BMSK                                          0xff0000
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_THIRD_BYTE_SHFT                                                16
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE_BMSK                                           0xff00
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_SECOND_BYTE_SHFT                                                8
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE_BMSK                                              0xff
#define HWIO_PCIE_0_DBITLP_PREFIX_LOG_4_OFF_CFG_TLP_PFX_LOG_4_FIRST_BYTE_SHFT                                                 0

#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x148)
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x148)
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_RMSK                                                                     0xffffffff
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_ADDR)
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_ADDR, m)
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_ADDR,v)
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_ADDR,m,v,HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_IN)
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_NEXT_OFFSET_BMSK                                                         0xfff00000
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_NEXT_OFFSET_SHFT                                                                 20
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_CAP_VERSION_BMSK                                                            0xf0000
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_CAP_VERSION_SHFT                                                                 16
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID_BMSK                                                         0xffff
#define HWIO_PCIE_0_DBISPCIE_CAP_HEADER_REG_EXTENDED_CAP_ID_SHFT                                                              0

#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_ADDR                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x14c)
#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_OFFS                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x14c)
#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_RMSK                                                                               0x3
#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBILINK_CONTROL3_REG_ADDR)
#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBILINK_CONTROL3_REG_ADDR, m)
#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBILINK_CONTROL3_REG_ADDR,v)
#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBILINK_CONTROL3_REG_ADDR,m,v,HWIO_PCIE_0_DBILINK_CONTROL3_REG_IN)
#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_EQ_REQ_INT_EN_BMSK                                                                 0x2
#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_EQ_REQ_INT_EN_SHFT                                                                   1
#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_PERFORM_EQ_BMSK                                                                    0x1
#define HWIO_PCIE_0_DBILINK_CONTROL3_REG_PERFORM_EQ_SHFT                                                                      0

#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x150)
#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x150)
#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_ADDR)
#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_ADDR, m)
#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_ADDR,v)
#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_ADDR,m,v,HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_IN)
#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_RSVDP_LANE_ERR_STATUS_BMSK                                                0xfffffffc
#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_RSVDP_LANE_ERR_STATUS_SHFT                                                         2
#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_LANE_ERR_STATUS_BMSK                                                             0x3
#define HWIO_PCIE_0_DBILANE_ERR_STATUS_REG_LANE_ERR_STATUS_SHFT                                                               0

#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x154)
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x154)
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_RMSK                                                                    0x7f7f7f7f
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_ADDR)
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_ADDR, m)
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_ADDR,v)
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_ADDR,m,v,HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_IN)
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT1_BMSK                                                0x70000000
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT1_SHFT                                                        28
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET1_BMSK                                                      0xf000000
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET1_SHFT                                                             24
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT1_BMSK                                                  0x700000
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT1_SHFT                                                        20
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET1_BMSK                                                        0xf0000
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET1_SHFT                                                             16
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0_BMSK                                                    0x7000
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_USP_RX_PRESET_HINT0_SHFT                                                        12
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0_BMSK                                                          0xf00
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_USP_TX_PRESET0_SHFT                                                              8
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0_BMSK                                                      0x70
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_DSP_RX_PRESET_HINT0_SHFT                                                         4
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0_BMSK                                                            0xf
#define HWIO_PCIE_0_DBISPCIE_CAP_OFF_0CH_REG_DSP_TX_PRESET0_SHFT                                                              0

#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x168)
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x168)
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_RMSK                                                                      0xffffffff
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_ADDR)
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_ADDR, m)
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_ADDR,v)
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_ADDR,m,v,HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_IN)
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_BMSK                                                     0xfff00000
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_TPH_REQ_NEXT_PTR_SHFT                                                             20
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_BMSK                                                         0xf0000
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_TPH_REQ_CAP_VER_SHFT                                                              16
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_BMSK                                                          0xffff
#define HWIO_PCIE_0_DBITPH_EXT_CAP_HDR_REG_PCIE_EXT_CAP_ID_SHFT                                                               0

#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x16c)
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x16c)
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_RMSK                                                                       0x7ff0707
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_ADDR)
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_ADDR, m)
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_ADDR,v)
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_ADDR,m,v,HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_IN)
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_BMSK                                             0x7ff0000
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_SIZE_SHFT                                                    16
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_BMSK                                                0x400
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_1_SHFT                                                   10
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_BMSK                                                0x200
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_CAP_ST_TABLE_LOC_0_SHFT                                                    9
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_BMSK                                                      0x100
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_EXTENDED_TPH_SHFT                                                          8
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_BMSK                                                         0x4
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_DEVICE_SPEC_SHFT                                                           2
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_BMSK                                                         0x2
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_CAP_INT_VEC_SHFT                                                           1
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_BMSK                                                          0x1
#define HWIO_PCIE_0_DBITPH_REQ_CAP_REG_REG_TPH_REQ_NO_ST_MODE_SHFT                                                            0

#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x170)
#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x170)
#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_RMSK                                                                       0x307
#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_ADDR)
#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_ADDR, m)
#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_ADDR,v)
#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_ADDR,m,v,HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_IN)
#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_BMSK                                                   0x300
#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_TPH_REQ_CTRL_REQ_EN_SHFT                                                       8
#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_BMSK                                                  0x7
#define HWIO_PCIE_0_DBITPH_REQ_CONTROL_REG_REG_TPH_REQ_ST_MODE_SELECT_SHFT                                                    0

#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_ADDR                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x174)
#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_OFFS                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x174)
#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_RMSK                                                                           0xffff
#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_IN                    \
                in_dword(HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_ADDR)
#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_ADDR, m)
#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_ADDR,v)
#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_ADDR,m,v,HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_IN)
#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_TPH_REQ_ST_TABLE_HIGHER_0_BMSK                                                 0xff00
#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_TPH_REQ_ST_TABLE_HIGHER_0_SHFT                                                      8
#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_TPH_REQ_ST_TABLE_LOWER_0_BMSK                                                    0xff
#define HWIO_PCIE_0_DBITPH_ST_TABLE_REG_0_TPH_REQ_ST_TABLE_LOWER_0_SHFT                                                       0

#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x1fc)
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x1fc)
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_RMSK                                                                     0xffffffff
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_ADDR)
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_ADDR, m)
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_ADDR,v)
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_ADDR,m,v,HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_IN)
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_NEXT_OFFSET_BMSK                                                         0xfff00000
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_NEXT_OFFSET_SHFT                                                                 20
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_CAP_VERSION_BMSK                                                            0xf0000
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_CAP_VERSION_SHFT                                                                 16
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_BMSK                                                         0xffff
#define HWIO_PCIE_0_DBIL1SUB_CAP_HEADER_REG_EXTENDED_CAP_ID_SHFT                                                              0

#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x200)
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x200)
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_RMSK                                                                       0xfbff1f
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_ADDR)
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_ADDR, m)
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_ADDR,v)
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_ADDR,m,v,HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_IN)
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_BMSK                                                  0xf80000
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_PWR_ON_VALUE_SUPPORT_SHFT                                                        19
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_BMSK                                                   0x30000
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_PWR_ON_SCALE_SUPPORT_SHFT                                                        16
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_BMSK                                                       0xff00
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_COMM_MODE_SUPPORT_SHFT                                                            8
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_BMSK                                                          0x10
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_L1_PMSUB_SUPPORT_SHFT                                                             4
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_BMSK                                                          0x8
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_L1_1_ASPM_SUPPORT_SHFT                                                            3
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_BMSK                                                          0x4
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_L1_2_ASPM_SUPPORT_SHFT                                                            2
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_BMSK                                                         0x2
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_L1_1_PCIPM_SUPPORT_SHFT                                                           1
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_BMSK                                                         0x1
#define HWIO_PCIE_0_DBIL1SUB_CAPABILITY_REG_L1_2_PCIPM_SUPPORT_SHFT                                                           0

#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_ADDR                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x204)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_OFFS                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x204)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_RMSK                                                                       0xe3ffff0f
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_ADDR)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_ADDR, m)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_ADDR,v)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_ADDR,m,v,HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_IN)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_2_TH_SCA_BMSK                                                           0xe0000000
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_2_TH_SCA_SHFT                                                                   29
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_2_TH_VAL_BMSK                                                            0x3ff0000
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_2_TH_VAL_SHFT                                                                   16
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_T_COMMON_MODE_BMSK                                                             0xff00
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_T_COMMON_MODE_SHFT                                                                  8
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_1_ASPM_EN_BMSK                                                                 0x8
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_1_ASPM_EN_SHFT                                                                   3
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_2_ASPM_EN_BMSK                                                                 0x4
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_2_ASPM_EN_SHFT                                                                   2
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_1_PCIPM_EN_BMSK                                                                0x2
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_1_PCIPM_EN_SHFT                                                                  1
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_2_PCIPM_EN_BMSK                                                                0x1
#define HWIO_PCIE_0_DBIL1SUB_CONTROL1_REG_L1_2_PCIPM_EN_SHFT                                                                  0

#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_ADDR                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x208)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_OFFS                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x208)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_RMSK                                                                             0xfb
#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_IN                    \
                in_dword(HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_ADDR)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_ADDR, m)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_ADDR,v)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_ADDR,m,v,HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_IN)
#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_T_POWER_ON_VALUE_BMSK                                                            0xf8
#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_T_POWER_ON_VALUE_SHFT                                                               3
#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_T_POWER_ON_SCALE_BMSK                                                             0x3
#define HWIO_PCIE_0_DBIL1SUB_CONTROL2_REG_T_POWER_ON_SCALE_SHFT                                                               0

#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x700)
#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x700)
#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_ADDR)
#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_ADDR,m,v,HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_IN)
#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_BMSK                                                  0xffff0000
#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_REPLAY_TIME_LIMIT_SHFT                                                          16
#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_BMSK                                          0xffff
#define HWIO_PCIE_0_DBIACK_LATENCY_TIMER_OFF_ROUND_TRIP_LATENCY_TIME_LIMIT_SHFT                                               0

#define HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x704)
#define HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x704)
#define HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_RMSK                                                                     0xffffffff
#define HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_ADDR)
#define HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_ADDR,m,v,HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_IN)
#define HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_BMSK                                                    0xffffffff
#define HWIO_PCIE_0_DBIVENDOR_SPEC_DLLP_OFF_VENDOR_SPEC_DLLP_SHFT                                                             0

#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_ADDR                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x708)
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_OFFS                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x708)
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_RMSK                                                                             0xff8fff
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPORT_FORCE_OFF_ADDR)
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPORT_FORCE_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPORT_FORCE_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPORT_FORCE_OFF_ADDR,m,v,HWIO_PCIE_0_DBIPORT_FORCE_OFF_IN)
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_DO_DESKEW_FOR_SRIS_BMSK                                                          0x800000
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_DO_DESKEW_FOR_SRIS_SHFT                                                                23
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_SUPPORT_PART_LANES_RXEI_EXIT_BMSK                                                0x400000
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_SUPPORT_PART_LANES_RXEI_EXIT_SHFT                                                      22
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_LINK_STATE_BMSK                                                                  0x3f0000
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_LINK_STATE_SHFT                                                                        16
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_FORCE_EN_BMSK                                                                      0x8000
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_FORCE_EN_SHFT                                                                          15
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_FORCED_LTSSM_BMSK                                                                   0xf00
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_FORCED_LTSSM_SHFT                                                                       8
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_LINK_NUM_BMSK                                                                        0xff
#define HWIO_PCIE_0_DBIPORT_FORCE_OFF_LINK_NUM_SHFT                                                                           0

#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x70c)
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x70c)
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_RMSK                                                                      0x7fffffff
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ENTER_ASPM_BMSK                                                           0x40000000
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ENTER_ASPM_SHFT                                                                   30
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_BMSK                                                  0x38000000
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_L1_ENTRANCE_LATENCY_SHFT                                                          27
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_BMSK                                                  0x7000000
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_L0S_ENTRANCE_LATENCY_SHFT                                                         24
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_BMSK                                                       0xff0000
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_COMMON_CLK_N_FTS_SHFT                                                             16
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ACK_N_FTS_BMSK                                                                0xff00
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ACK_N_FTS_SHFT                                                                     8
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ACK_FREQ_BMSK                                                                   0xff
#define HWIO_PCIE_0_DBIACK_F_ASPM_CTRL_OFF_ACK_FREQ_SHFT                                                                      0

#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_ADDR                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x710)
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_OFFS                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x710)
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_RMSK                                                                        0xf3f0fef
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_BMSK                                         0x8000000
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_TRANSMIT_LANE_REVERSALE_ENABLE_SHFT                                                27
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_EXTENDED_SYNCH_BMSK                                                         0x4000000
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_EXTENDED_SYNCH_SHFT                                                                26
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_BMSK                                                    0x2000000
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_CORRUPT_LCRC_ENABLE_SHFT                                                           25
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_BEACON_ENABLE_BMSK                                                          0x1000000
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_BEACON_ENABLE_SHFT                                                                 24
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_LINK_CAPABLE_BMSK                                                            0x3f0000
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_LINK_CAPABLE_SHFT                                                                  16
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_LINK_RATE_BMSK                                                                  0xf00
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_LINK_RATE_SHFT                                                                      8
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_FAST_LINK_MODE_BMSK                                                              0x80
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_FAST_LINK_MODE_SHFT                                                                 7
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_LINK_DISABLE_BMSK                                                                0x40
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_LINK_DISABLE_SHFT                                                                   6
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_DLL_LINK_EN_BMSK                                                                 0x20
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_DLL_LINK_EN_SHFT                                                                    5
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_RESET_ASSERT_BMSK                                                                 0x8
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_RESET_ASSERT_SHFT                                                                   3
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_BMSK                                                              0x4
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_LOOPBACK_ENABLE_SHFT                                                                2
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_BMSK                                                             0x2
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_SCRAMBLE_DISABLE_SHFT                                                               1
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_BMSK                                                     0x1
#define HWIO_PCIE_0_DBIPORT_LINK_CTRL_OFF_VENDOR_SPECIFIC_DLLP_REQ_SHFT                                                       0

#define HWIO_PCIE_0_DBILANE_SKEW_OFF_ADDR                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x714)
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_OFFS                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x714)
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBILANE_SKEW_OFF_ADDR)
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBILANE_SKEW_OFF_ADDR, m)
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBILANE_SKEW_OFF_ADDR,v)
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBILANE_SKEW_OFF_ADDR,m,v,HWIO_PCIE_0_DBILANE_SKEW_OFF_IN)
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_BMSK                                                0x80000000
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_DISABLE_LANE_TO_LANE_DESKEW_SHFT                                                        31
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_IMPLEMENT_NUM_LANES_BMSK                                                        0x78000000
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_IMPLEMENT_NUM_LANES_SHFT                                                                27
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_ELASTIC_BUFFER_MODE_BMSK                                                         0x4000000
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_ELASTIC_BUFFER_MODE_SHFT                                                                26
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_ACK_NAK_DISABLE_BMSK                                                             0x2000000
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_ACK_NAK_DISABLE_SHFT                                                                    25
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_FLOW_CTRL_DISABLE_BMSK                                                           0x1000000
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_FLOW_CTRL_DISABLE_SHFT                                                                  24
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_INSERT_LANE_SKEW_BMSK                                                             0xffffff
#define HWIO_PCIE_0_DBILANE_SKEW_OFF_INSERT_LANE_SKEW_SHFT                                                                    0

#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR                                                              (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x718)
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_OFFS                                                              (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x718)
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_RMSK                                                              0x7fffc0ff
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR)
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR, m)
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR,v)
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_ADDR,m,v,HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_IN)
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR_BMSK                                     0x60000000
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_FAST_LINK_SCALING_FACTOR_SHFT                                             29
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_BMSK                                            0x1f000000
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_UPDATE_FREQ_TIMER_SHFT                                                    24
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_BMSK                                              0xf80000
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_ACK_NAK_SHFT                                                    19
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_BMSK                                          0x7c000
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_TIMER_MOD_REPLAY_TIMER_SHFT                                               14
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_BMSK                                                       0xff
#define HWIO_PCIE_0_DBITIMER_CTRL_MAX_FUNC_NUM_OFF_MAX_FUNC_NUM_SHFT                                                          0

#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x71c)
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x71c)
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_ADDR)
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_ADDR, m)
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_ADDR,v)
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_ADDR,m,v,HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_IN)
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_BMSK                                                    0xffff0000
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_MASK_RADM_1_SHFT                                                            16
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_BMSK                                                0x8000
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_DISABLE_FC_WD_TIMER_SHFT                                                    15
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_BMSK                                                        0x7800
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_EIDLE_TIMER_SHFT                                                            11
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_BMSK                                                         0x7ff
#define HWIO_PCIE_0_DBISYMBOL_TIMER_FILTER_1_OFF_SKP_INT_VAL_SHFT                                                             0

#define HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_ADDR                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x720)
#define HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_OFFS                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x720)
#define HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_ADDR)
#define HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_ADDR,m,v,HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_IN)
#define HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_MASK_RADM_2_BMSK                                                            0xffffffff
#define HWIO_PCIE_0_DBIFILTER_MASK_2_OFF_MASK_RADM_2_SHFT                                                                     0

#define HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_ADDR                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x724)
#define HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OFFS                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x724)
#define HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_RMSK                                                          0x1
#define HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OB_RD_SPLIT_BURST_EN_BMSK                                     0x1
#define HWIO_PCIE_0_DBIAMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF_OB_RD_SPLIT_BURST_EN_SHFT                                       0

#define HWIO_PCIE_0_DBIPL_DEBUG0_OFF_ADDR                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x728)
#define HWIO_PCIE_0_DBIPL_DEBUG0_OFF_OFFS                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x728)
#define HWIO_PCIE_0_DBIPL_DEBUG0_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_DBIPL_DEBUG0_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPL_DEBUG0_OFF_ADDR)
#define HWIO_PCIE_0_DBIPL_DEBUG0_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPL_DEBUG0_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPL_DEBUG0_OFF_DEB_REG_0_BMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIPL_DEBUG0_OFF_DEB_REG_0_SHFT                                                                           0

#define HWIO_PCIE_0_DBIPL_DEBUG1_OFF_ADDR                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x72c)
#define HWIO_PCIE_0_DBIPL_DEBUG1_OFF_OFFS                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x72c)
#define HWIO_PCIE_0_DBIPL_DEBUG1_OFF_RMSK                                                                            0xffffffff
#define HWIO_PCIE_0_DBIPL_DEBUG1_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPL_DEBUG1_OFF_ADDR)
#define HWIO_PCIE_0_DBIPL_DEBUG1_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPL_DEBUG1_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPL_DEBUG1_OFF_DEB_REG_1_BMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIPL_DEBUG1_OFF_DEB_REG_1_SHFT                                                                           0

#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x730)
#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x730)
#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_RSVDP_TX_P_FC_CREDIT_STATUS_BMSK                                    0xfff00000
#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_RSVDP_TX_P_FC_CREDIT_STATUS_SHFT                                            20
#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_BMSK                                             0xff000
#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_TX_P_HEADER_FC_CREDIT_SHFT                                                  12
#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_BMSK                                                 0xfff
#define HWIO_PCIE_0_DBITX_P_FC_CREDIT_STATUS_OFF_TX_P_DATA_FC_CREDIT_SHFT                                                     0

#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_ADDR                                                               (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x734)
#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_OFFS                                                               (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x734)
#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_RMSK                                                               0xffffffff
#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_RSVDP_TX_NP_FC_CREDIT_STATUS_BMSK                                  0xfff00000
#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_RSVDP_TX_NP_FC_CREDIT_STATUS_SHFT                                          20
#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_BMSK                                           0xff000
#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_TX_NP_HEADER_FC_CREDIT_SHFT                                                12
#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_BMSK                                               0xfff
#define HWIO_PCIE_0_DBITX_NP_FC_CREDIT_STATUS_OFF_TX_NP_DATA_FC_CREDIT_SHFT                                                   0

#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_ADDR                                                              (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x738)
#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_OFFS                                                              (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x738)
#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_RMSK                                                              0xffffffff
#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_RSVDP_TX_CPL_FC_CREDIT_STATUS_BMSK                                0xfff00000
#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_RSVDP_TX_CPL_FC_CREDIT_STATUS_SHFT                                        20
#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_BMSK                                         0xff000
#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_HEADER_FC_CREDIT_SHFT                                              12
#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_BMSK                                             0xfff
#define HWIO_PCIE_0_DBITX_CPL_FC_CREDIT_STATUS_OFF_TX_CPL_DATA_FC_CREDIT_SHFT                                                 0

#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_ADDR                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x73c)
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_OFFS                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x73c)
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_RMSK                                                                         0x9fff200f
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_BMSK                                               0x80000000
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_EN_SHFT                                                       31
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_BMSK                                                  0x1fff0000
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_TIMER_MOD_FLOW_CONTROL_SHFT                                                          16
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_BMSK                                                0x2000
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_RX_SERIALIZATION_Q_NON_EMPTY_SHFT                                                    13
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_BMSK                                                              0x8
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_RX_QUEUE_OVERFLOW_SHFT                                                                3
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_BMSK                                                             0x4
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_RX_QUEUE_NON_EMPTY_SHFT                                                               2
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_BMSK                                                             0x2
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_TX_RETRY_BUFFER_NE_SHFT                                                               1
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_BMSK                                                    0x1
#define HWIO_PCIE_0_DBIQUEUE_STATUS_OFF_RX_TLP_FC_CREDIT_NON_RETURN_SHFT                                                      0

#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_ADDR                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x740)
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_OFFS                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x740)
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_ADDR)
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3_BMSK                                                         0xff000000
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_3_SHFT                                                                 24
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2_BMSK                                                           0xff0000
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_2_SHFT                                                                 16
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1_BMSK                                                             0xff00
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_1_SHFT                                                                  8
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0_BMSK                                                               0xff
#define HWIO_PCIE_0_DBIVC_TX_ARBI_1_OFF_WRR_WEIGHT_VC_0_SHFT                                                                  0

#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_ADDR                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x744)
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_OFFS                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x744)
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_RMSK                                                                         0xffffffff
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_ADDR)
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7_BMSK                                                         0xff000000
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_7_SHFT                                                                 24
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6_BMSK                                                           0xff0000
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_6_SHFT                                                                 16
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5_BMSK                                                             0xff00
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_5_SHFT                                                                  8
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4_BMSK                                                               0xff
#define HWIO_PCIE_0_DBIVC_TX_ARBI_2_OFF_WRR_WEIGHT_VC_4_SHFT                                                                  0

#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x748)
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x748)
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_RMSK                                                                      0xcfefffff
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_BMSK                                                     0x80000000
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC_ORDERING_RX_Q_SHFT                                                             31
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_BMSK                                                0x40000000
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_TLP_TYPE_ORDERING_VC0_SHFT                                                        30
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_BMSK                                                      0xc000000
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_SCALE_SHFT                                                             26
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_BMSK                                                       0x3000000
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC0_P_HDR_SCALE_SHFT                                                              24
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_BMSK                                                       0xe00000
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC0_P_TLP_Q_MODE_SHFT                                                             21
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_BMSK                                                     0xff000
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC0_P_HEADER_CREDIT_SHFT                                                          12
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_BMSK                                                         0xfff
#define HWIO_PCIE_0_DBIVC0_P_RX_Q_CTRL_OFF_VC0_P_DATA_CREDIT_SHFT                                                             0

#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x74c)
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x74c)
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_RMSK                                                                      0xfefffff
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_BMSK                                                    0xc000000
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_SCALE_SHFT                                                           26
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_BMSK                                                     0x3000000
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_VC0_NP_HDR_SCALE_SHFT                                                            24
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_BMSK                                                     0xe00000
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_VC0_NP_TLP_Q_MODE_SHFT                                                           21
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_BMSK                                                   0xff000
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_VC0_NP_HEADER_CREDIT_SHFT                                                        12
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_BMSK                                                       0xfff
#define HWIO_PCIE_0_DBIVC0_NP_RX_Q_CTRL_OFF_VC0_NP_DATA_CREDIT_SHFT                                                           0

#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x750)
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x750)
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_RMSK                                                                     0xfefffff
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_BMSK                                                  0xc000000
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_SCALE_SHFT                                                         26
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_BMSK                                                   0x3000000
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HDR_SCALE_SHFT                                                          24
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_BMSK                                                   0xe00000
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_TLP_Q_MODE_SHFT                                                         21
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_BMSK                                                 0xff000
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_HEADER_CREDIT_SHFT                                                      12
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_BMSK                                                     0xfff
#define HWIO_PCIE_0_DBIVC0_CPL_RX_Q_CTRL_OFF_VC0_CPL_DATA_CREDIT_SHFT                                                         0

#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_ADDR                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x80c)
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_OFFS                                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x80c)
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_RMSK                                                                            0x4fffffff
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIGEN2_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIGEN2_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIGEN2_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIGEN2_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIGEN2_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_FORCE_LANE_FLIP_BMSK                                                            0x40000000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_FORCE_LANE_FLIP_SHFT                                                                    30
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_LANE_UNDER_TEST_BMSK                                                             0xf000000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_LANE_UNDER_TEST_SHFT                                                                    24
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_SELECTABLE_DEEMPH_BIT_MUX_BMSK                                                    0x800000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_SELECTABLE_DEEMPH_BIT_MUX_SHFT                                                          23
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_SELECT_DEEMPH_VAR_MUX_BMSK                                                        0x400000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_SELECT_DEEMPH_VAR_MUX_SHFT                                                              22
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_GEN1_EI_INFERENCE_BMSK                                                            0x200000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_GEN1_EI_INFERENCE_SHFT                                                                  21
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_SEL_DEEMPHASIS_BMSK                                                               0x100000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_SEL_DEEMPHASIS_SHFT                                                                     20
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_CONFIG_TX_COMP_RX_BMSK                                                             0x80000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_CONFIG_TX_COMP_RX_SHFT                                                                  19
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE_BMSK                                                          0x40000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_CONFIG_PHY_TX_CHANGE_SHFT                                                               18
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_BMSK                                                           0x20000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_DIRECT_SPEED_CHANGE_SHFT                                                                17
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_BMSK                                                        0x10000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_AUTO_LANE_FLIP_CTRL_EN_SHFT                                                             16
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_PRE_DET_LANE_BMSK                                                                   0xe000
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_PRE_DET_LANE_SHFT                                                                       13
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_NUM_OF_LANES_BMSK                                                                   0x1f00
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_NUM_OF_LANES_SHFT                                                                        8
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_FAST_TRAINING_SEQ_BMSK                                                                0xff
#define HWIO_PCIE_0_DBIGEN2_CTRL_OFF_FAST_TRAINING_SEQ_SHFT                                                                   0

#define HWIO_PCIE_0_DBIPHY_STATUS_OFF_ADDR                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x810)
#define HWIO_PCIE_0_DBIPHY_STATUS_OFF_OFFS                                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x810)
#define HWIO_PCIE_0_DBIPHY_STATUS_OFF_RMSK                                                                           0xffffffff
#define HWIO_PCIE_0_DBIPHY_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPHY_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIPHY_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPHY_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPHY_STATUS_OFF_PHY_STATUS_BMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBIPHY_STATUS_OFF_PHY_STATUS_SHFT                                                                         0

#define HWIO_PCIE_0_DBIPHY_CONTROL_OFF_ADDR                                                                          (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x814)
#define HWIO_PCIE_0_DBIPHY_CONTROL_OFF_OFFS                                                                          (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x814)
#define HWIO_PCIE_0_DBIPHY_CONTROL_OFF_RMSK                                                                          0xffffffff
#define HWIO_PCIE_0_DBIPHY_CONTROL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPHY_CONTROL_OFF_ADDR)
#define HWIO_PCIE_0_DBIPHY_CONTROL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPHY_CONTROL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPHY_CONTROL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPHY_CONTROL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIPHY_CONTROL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPHY_CONTROL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIPHY_CONTROL_OFF_IN)
#define HWIO_PCIE_0_DBIPHY_CONTROL_OFF_PHY_CONTROL_BMSK                                                              0xffffffff
#define HWIO_PCIE_0_DBIPHY_CONTROL_OFF_PHY_CONTROL_SHFT                                                                       0

#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_ADDR                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x81c)
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_OFFS                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x81c)
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_RMSK                                                                        0xffffe07f
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31_BMSK                                              0xffe00000
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_21_31_SHFT                                                      21
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX_BMSK                                                         0x1f0000
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_TARGET_MAP_INDEX_SHFT                                                               16
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15_BMSK                                                  0xe000
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_TARGET_MAP_RESERVED_13_15_SHFT                                                      13
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_TARGET_MAP_ROM_BMSK                                                               0x40
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_TARGET_MAP_ROM_SHFT                                                                  6
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_TARGET_MAP_PF_BMSK                                                                0x3f
#define HWIO_PCIE_0_DBITRGT_MAP_CTRL_OFF_TARGET_MAP_PF_SHFT                                                                   0

#define HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_ADDR                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x820)
#define HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_OFFS                                                                        (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x820)
#define HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_RMSK                                                                        0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_MSI_CTRL_ADDR_BMSK                                                          0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_ADDR_OFF_MSI_CTRL_ADDR_SHFT                                                                   0

#define HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x824)
#define HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x824)
#define HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_MSI_CTRL_UPPER_ADDR_BMSK                                              0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_UPPER_ADDR_OFF_MSI_CTRL_UPPER_ADDR_SHFT                                                       0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x828)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x828)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_MSI_CTRL_INT_0_EN_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_EN_OFF_MSI_CTRL_INT_0_EN_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x82c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x82c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_MSI_CTRL_INT_0_MASK_BMSK                                              0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_MASK_OFF_MSI_CTRL_INT_0_MASK_SHFT                                                       0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x830)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x830)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_MSI_CTRL_INT_0_STATUS_BMSK                                          0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_0_STATUS_OFF_MSI_CTRL_INT_0_STATUS_SHFT                                                   0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x834)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x834)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_MSI_CTRL_INT_1_EN_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_EN_OFF_MSI_CTRL_INT_1_EN_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x838)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x838)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_MSI_CTRL_INT_1_MASK_BMSK                                              0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_MASK_OFF_MSI_CTRL_INT_1_MASK_SHFT                                                       0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x83c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x83c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_MSI_CTRL_INT_1_STATUS_BMSK                                          0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_1_STATUS_OFF_MSI_CTRL_INT_1_STATUS_SHFT                                                   0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x840)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x840)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_MSI_CTRL_INT_2_EN_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_EN_OFF_MSI_CTRL_INT_2_EN_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x844)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x844)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_MSI_CTRL_INT_2_MASK_BMSK                                              0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_MASK_OFF_MSI_CTRL_INT_2_MASK_SHFT                                                       0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x848)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x848)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_MSI_CTRL_INT_2_STATUS_BMSK                                          0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_2_STATUS_OFF_MSI_CTRL_INT_2_STATUS_SHFT                                                   0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x84c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x84c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_MSI_CTRL_INT_3_EN_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_EN_OFF_MSI_CTRL_INT_3_EN_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x850)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x850)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_MSI_CTRL_INT_3_MASK_BMSK                                              0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_MASK_OFF_MSI_CTRL_INT_3_MASK_SHFT                                                       0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x854)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x854)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_MSI_CTRL_INT_3_STATUS_BMSK                                          0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_3_STATUS_OFF_MSI_CTRL_INT_3_STATUS_SHFT                                                   0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x858)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x858)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_MSI_CTRL_INT_4_EN_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_EN_OFF_MSI_CTRL_INT_4_EN_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x85c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x85c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_MSI_CTRL_INT_4_MASK_BMSK                                              0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_MASK_OFF_MSI_CTRL_INT_4_MASK_SHFT                                                       0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x860)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x860)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_MSI_CTRL_INT_4_STATUS_BMSK                                          0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_4_STATUS_OFF_MSI_CTRL_INT_4_STATUS_SHFT                                                   0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x864)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x864)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_MSI_CTRL_INT_5_EN_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_EN_OFF_MSI_CTRL_INT_5_EN_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x868)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x868)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_MSI_CTRL_INT_5_MASK_BMSK                                              0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_MASK_OFF_MSI_CTRL_INT_5_MASK_SHFT                                                       0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x86c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x86c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_MSI_CTRL_INT_5_STATUS_BMSK                                          0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_5_STATUS_OFF_MSI_CTRL_INT_5_STATUS_SHFT                                                   0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x870)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x870)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_MSI_CTRL_INT_6_EN_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_EN_OFF_MSI_CTRL_INT_6_EN_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x874)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x874)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_MSI_CTRL_INT_6_MASK_BMSK                                              0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_MASK_OFF_MSI_CTRL_INT_6_MASK_SHFT                                                       0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x878)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x878)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_MSI_CTRL_INT_6_STATUS_BMSK                                          0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_6_STATUS_OFF_MSI_CTRL_INT_6_STATUS_SHFT                                                   0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x87c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x87c)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_MSI_CTRL_INT_7_EN_BMSK                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_EN_OFF_MSI_CTRL_INT_7_EN_SHFT                                                           0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x880)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x880)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_MSI_CTRL_INT_7_MASK_BMSK                                              0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_MASK_OFF_MSI_CTRL_INT_7_MASK_SHFT                                                       0

#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x884)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x884)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_MSI_CTRL_INT_7_STATUS_BMSK                                          0xffffffff
#define HWIO_PCIE_0_DBIMSI_CTRL_INT_7_STATUS_OFF_MSI_CTRL_INT_7_STATUS_SHFT                                                   0

#define HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_ADDR                                                                          (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x888)
#define HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_OFFS                                                                          (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x888)
#define HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_RMSK                                                                          0xffffffff
#define HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_ADDR)
#define HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_IN)
#define HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_MSI_GPIO_REG_BMSK                                                             0xffffffff
#define HWIO_PCIE_0_DBIMSI_GPIO_IO_OFF_MSI_GPIO_REG_SHFT                                                                      0

#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x88c)
#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x88c)
#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_RMSK                                                                           0x3
#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_AXI_CLK_GATING_EN_BMSK                                                         0x2
#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_AXI_CLK_GATING_EN_SHFT                                                           1
#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_BMSK                                                        0x1
#define HWIO_PCIE_0_DBICLOCK_GATING_CTRL_OFF_RADM_CLK_GATING_EN_SHFT                                                          0

#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_ADDR                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x890)
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_OFFS                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x890)
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_RMSK                                                                           0x873f03
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIGEN3_RELATED_OFF_ADDR)
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIGEN3_RELATED_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIGEN3_RELATED_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIGEN3_RELATED_OFF_ADDR,m,v,HWIO_PCIE_0_DBIGEN3_RELATED_OFF_IN)
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_BMSK                                          0x800000
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_GEN3_EQ_INVREQ_EVAL_DIFF_DISABLE_SHFT                                                23
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_BMSK                                                    0x40000
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_GEN3_DC_BALANCE_DISABLE_SHFT                                                         18
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_BMSK                                                0x20000
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_GEN3_DLLP_XMT_DELAY_DISABLE_SHFT                                                     17
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_BMSK                                                  0x10000
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_GEN3_EQUALIZATION_DISABLE_SHFT                                                       16
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_BMSK                                                          0x2000
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_RXEQ_RGRDLESS_RXTS_SHFT                                                              13
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_RXEQ_PH01_EN_BMSK                                                                0x1000
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_RXEQ_PH01_EN_SHFT                                                                    12
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_EQ_REDO_BMSK                                                                      0x800
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_EQ_REDO_SHFT                                                                         11
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_EQ_EIEOS_CNT_BMSK                                                                 0x400
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_EQ_EIEOS_CNT_SHFT                                                                    10
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_EQ_PHASE_2_3_BMSK                                                                 0x200
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_EQ_PHASE_2_3_SHFT                                                                     9
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_BMSK                                                      0x100
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_DISABLE_SCRAMBLER_GEN_3_SHFT                                                          8
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_NO_SEED_VALUE_CHANGE_BMSK                                                           0x2
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_NO_SEED_VALUE_CHANGE_SHFT                                                             1
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_BMSK                                                            0x1
#define HWIO_PCIE_0_DBIGEN3_RELATED_OFF_GEN3_ZRXDC_NONCOMPL_SHFT                                                              0

#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8a8)
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8a8)
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_RMSK                                                                      0x7fffff7f
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_ADDR)
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_IN)
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_SUPPORT_FINITE_EQ_REQUEST_BMSK                                       0x40000000
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_SUPPORT_FINITE_EQ_REQUEST_SHFT                                               30
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_REQ_NUM_BMSK                                                      0x38000000
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_REQ_NUM_SHFT                                                              27
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_BMSK                               0x4000000
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_REQ_SEND_CONSEC_EIEOS_FOR_PSET_MAP_SHFT                                      26
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_BMSK                                              0x2000000
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_AS_COEF_SHFT                                                     25
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_BMSK                                          0x1000000
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_FOM_INC_INITIAL_EVAL_SHFT                                                 24
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_BMSK                                                   0xffff00
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_PSET_REQ_VEC_SHFT                                                          8
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE_BMSK                                             0x40
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_LOWER_RATE_EQ_REDO_ENABLE_SHFT                                                6
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_BMSK                                                   0x20
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_EVAL_2MS_DISABLE_SHFT                                                      5
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_BMSK                                                  0x10
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_PHASE23_EXIT_MODE_SHFT                                                     4
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_BMSK                                                             0xf
#define HWIO_PCIE_0_DBIGEN3_EQ_CONTROL_OFF_GEN3_EQ_FB_MODE_SHFT                                                               0

#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8ac)
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_OFFS                                                           (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8ac)
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_RMSK                                                              0x3ffff
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR)
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_ADDR,m,v,HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_IN)
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_BMSK                           0x3c000
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_POST_CUSROR_DELTA_SHFT                                14
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_BMSK                             0x3c00
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_MAX_PRE_CUSROR_DELTA_SHFT                                 10
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_BMSK                                           0x3e0
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_N_EVALS_SHFT                                               5
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_BMSK                                      0x1f
#define HWIO_PCIE_0_DBIGEN3_EQ_FB_MODE_DIR_CHANGE_OFF_GEN3_EQ_FMDC_T_MIN_PHASE23_SHFT                                         0

#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_ADDR                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8b4)
#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_OFFS                                                                      (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8b4)
#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_RMSK                                                                          0xffff
#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_CPL_PASS_P_BMSK                                                               0xff00
#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_CPL_PASS_P_SHFT                                                                    8
#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_NP_PASS_P_BMSK                                                                  0xff
#define HWIO_PCIE_0_DBIORDER_RULE_CTRL_OFF_NP_PASS_P_SHFT                                                                     0

#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8b8)
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8b8)
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_RMSK                                                                0x873fffff
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_ADDR)
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_IN)
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_BMSK                                                  0x80000000
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_PIPE_LOOPBACK_SHFT                                                          31
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_BMSK                                                  0x7000000
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_VALUE_SHFT                                                         24
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_BMSK                                                    0x3f0000
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_RXSTATUS_LANE_SHFT                                                          16
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_BMSK                                                       0xffff
#define HWIO_PCIE_0_DBIPIPE_LOOPBACK_CONTROL_OFF_LPBK_RXVALID_SHFT                                                            0

#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_ADDR                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8bc)
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_OFFS                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8bc)
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_RMSK                                                                         0x7fffff
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_ADDR)
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_IN)
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_PORT_LOGIC_WR_DISABLE_BMSK                                                   0x400000
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_PORT_LOGIC_WR_DISABLE_SHFT                                                         22
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_P2P_ERR_RPT_CTRL_BMSK                                                        0x200000
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_P2P_ERR_RPT_CTRL_SHFT                                                              21
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_P2P_TRACK_CPL_TO_REG_BMSK                                                    0x100000
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_P2P_TRACK_CPL_TO_REG_SHFT                                                          20
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_TARGET_ABOVE_CONFIG_LIMIT_REG_BMSK                                            0xc0000
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_TARGET_ABOVE_CONFIG_LIMIT_REG_SHFT                                                 18
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_CONFIG_LIMIT_REG_BMSK                                                         0x3ff00
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_CONFIG_LIMIT_REG_SHFT                                                               8
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_CFG_TLP_BYPASS_EN_REG_BMSK                                                       0x80
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_CFG_TLP_BYPASS_EN_REG_SHFT                                                          7
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_CPLQ_MNG_EN_BMSK                                                                 0x40
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_CPLQ_MNG_EN_SHFT                                                                    6
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER_BMSK                                                           0x20
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_ARI_DEVICE_NUMBER_SHFT                                                              5
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_DISABLE_AUTO_LTR_CLR_MSG_BMSK                                                    0x10
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_DISABLE_AUTO_LTR_CLR_MSG_SHFT                                                       4
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_BMSK                                                      0x8
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_SIMPLIFIED_REPLAY_TIMER_SHFT                                                        3
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_BMSK                                                           0x4
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_UR_CA_MASK_4_TRGT1_SHFT                                                             2
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_DEFAULT_TARGET_BMSK                                                               0x2
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_DEFAULT_TARGET_SHFT                                                                 1
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_DBI_RO_WR_EN_BMSK                                                                 0x1
#define HWIO_PCIE_0_DBIMISC_CONTROL_1_OFF_DBI_RO_WR_EN_SHFT                                                                   0

#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_ADDR                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8c0)
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_OFFS                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8c0)
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_RMSK                                                                         0xff
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_ADDR)
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_IN)
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT_BMSK                                                     0x80
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_UPCONFIGURE_SUPPORT_SHFT                                                        7
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE_BMSK                                                0x40
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_DIRECT_LINK_WIDTH_CHANGE_SHFT                                                   6
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH_BMSK                                                       0x3f
#define HWIO_PCIE_0_DBIMULTI_LANE_CONTROL_OFF_TARGET_LINK_WIDTH_SHFT                                                          0

#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_ADDR                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8c4)
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_OFFS                                                                     (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8c4)
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_RMSK                                                                        0x3f77f
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_PHY_RST_TIMER_BMSK                                                          0x3f000
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_PHY_RST_TIMER_SHFT                                                               12
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_L1_CLK_SEL_BMSK                                                               0x400
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_L1_CLK_SEL_SHFT                                                                  10
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1_BMSK                                                             0x200
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_L1_NOWAIT_P1_SHFT                                                                 9
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_L1SUB_EXIT_MODE_BMSK                                                          0x100
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_L1SUB_EXIT_MODE_SHFT                                                              8
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL_BMSK                                                         0x7f
#define HWIO_PCIE_0_DBIPHY_INTEROP_CTRL_OFF_RXSTANDBY_CONTROL_SHFT                                                            0

#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8c8)
#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_OFFS                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8c8)
#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_RMSK                                                            0xffffffff
#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR)
#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR, m)
#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR,v)
#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_ADDR,m,v,HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_IN)
#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN_BMSK                                                  0x80000000
#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_DELETE_EN_SHFT                                                          31
#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID_BMSK                                                 0x7fffffff
#define HWIO_PCIE_0_DBITRGT_CPL_LUT_DELETE_ENTRY_OFF_LOOK_UP_ID_SHFT                                                          0

#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_ADDR                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8cc)
#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_OFFS                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8cc)
#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_RMSK                                                                   0xff000001
#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_ADDR)
#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_ADDR,m,v,HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_IN)
#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_RSVD_I_8_BMSK                                                          0xff000000
#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_RSVD_I_8_SHFT                                                                  24
#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_BMSK                                                            0x1
#define HWIO_PCIE_0_DBILINK_FLUSH_CONTROL_OFF_AUTO_FLUSH_EN_SHFT                                                              0

#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR                                                          (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8d0)
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_OFFS                                                          (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8d0)
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_RMSK                                                              0xfc1d
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR)
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_ADDR,m,v,HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_IN)
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_BMSK                                      0xfc00
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_MAP_SHFT                                          10
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_BMSK                                        0x18
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_CRS_SHFT                                           3
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_BMSK                                    0x4
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_VENDORID_SHFT                                      2
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_BMSK                                      0x1
#define HWIO_PCIE_0_DBIAMBA_ERROR_RESPONSE_DEFAULT_OFF_AMBA_ERROR_RESPONSE_GLOBAL_SHFT                                        0

#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8d4)
#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8d4)
#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_RMSK                                                                         0x1ff
#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_ADDR)
#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_ADDR,m,v,HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_IN)
#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_BMSK                                             0x100
#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_ENABLE_DEFAULT_SHFT                                                 8
#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_BMSK                                              0xff
#define HWIO_PCIE_0_DBIAMBA_LINK_TIMEOUT_OFF_LINK_TIMEOUT_PERIOD_DEFAULT_SHFT                                                 0

#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_ADDR                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8d8)
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_OFFS                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8d8)
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_RMSK                                                                         0x9a
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_AX_MSTR_ZEROLREAD_FW_BMSK                                                    0x80
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_AX_MSTR_ZEROLREAD_FW_SHFT                                                       7
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_BMSK                                                0x18
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_AX_MSTR_ORDR_P_EVENT_SEL_SHFT                                                   3
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_AX_SNP_EN_BMSK                                                                0x2
#define HWIO_PCIE_0_DBIAMBA_ORDERING_CTRL_OFF_AX_SNP_EN_SHFT                                                                  1

#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8e0)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8e0)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_RMSK                                                                  0xfffffffd
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_ADDR)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_ADDR, m)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_ADDR,v)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_ADDR,m,v,HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_IN)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR_BMSK                                    0xfffffffc
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_BOUNDARY_LOW_ADDR_SHFT                                             2
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE_BMSK                                                       0x1
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_1_OFF_CFG_MEMTYPE_VALUE_SHFT                                                         0

#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8e4)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8e4)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_ADDR)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_ADDR, m)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_ADDR,v)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_ADDR,m,v,HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_IN)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_CFG_MEMTYPE_BOUNDARY_HIGH_ADDR_BMSK                                   0xffffffff
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_2_OFF_CFG_MEMTYPE_BOUNDARY_HIGH_ADDR_SHFT                                            0

#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8e8)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8e8)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_RMSK                                                                  0x78787878
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_ADDR)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_ADDR, m)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_ADDR,v)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_ADDR,m,v,HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_IN)
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE_BMSK                                           0x78000000
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_VALUE_SHFT                                                   27
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE_BMSK                                             0x780000
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_VALUE_SHFT                                                   19
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE_BMSK                                                0x7800
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_CFG_MSTR_AWCACHE_MODE_SHFT                                                    11
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE_BMSK                                                  0x78
#define HWIO_PCIE_0_DBICOHERENCY_CONTROL_3_OFF_CFG_MSTR_ARCACHE_MODE_SHFT                                                     3

#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8f0)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8f0)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_RMSK                                                                0xffffffff
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_ADDR)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_ADDR,m,v,HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_IN)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_BMSK                                       0xfffff000
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_SHFT                                               12
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED_BMSK                                   0xfff
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_LOW_OFF_CFG_AXIMSTR_MSG_ADDR_LOW_RESERVED_SHFT                                       0

#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR                                                               (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8f4)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_OFFS                                                               (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8f4)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_RMSK                                                               0xffffffff
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_ADDR,m,v,HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_IN)
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH_BMSK                                     0xffffffff
#define HWIO_PCIE_0_DBIAXI_MSTR_MSG_ADDR_HIGH_OFF_CFG_AXIMSTR_MSG_ADDR_HIGH_SHFT                                              0

#define HWIO_PCIE_0_DBIPCIE_VERSION_NUMBER_OFF_ADDR                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8f8)
#define HWIO_PCIE_0_DBIPCIE_VERSION_NUMBER_OFF_OFFS                                                                  (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8f8)
#define HWIO_PCIE_0_DBIPCIE_VERSION_NUMBER_OFF_RMSK                                                                  0xffffffff
#define HWIO_PCIE_0_DBIPCIE_VERSION_NUMBER_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPCIE_VERSION_NUMBER_OFF_ADDR)
#define HWIO_PCIE_0_DBIPCIE_VERSION_NUMBER_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPCIE_VERSION_NUMBER_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_BMSK                                                   0xffffffff
#define HWIO_PCIE_0_DBIPCIE_VERSION_NUMBER_OFF_VERSION_NUMBER_SHFT                                                            0

#define HWIO_PCIE_0_DBIPCIE_VERSION_TYPE_OFF_ADDR                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0x8fc)
#define HWIO_PCIE_0_DBIPCIE_VERSION_TYPE_OFF_OFFS                                                                    (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0x8fc)
#define HWIO_PCIE_0_DBIPCIE_VERSION_TYPE_OFF_RMSK                                                                    0xffffffff
#define HWIO_PCIE_0_DBIPCIE_VERSION_TYPE_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPCIE_VERSION_TYPE_OFF_ADDR)
#define HWIO_PCIE_0_DBIPCIE_VERSION_TYPE_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPCIE_VERSION_TYPE_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPCIE_VERSION_TYPE_OFF_VERSION_TYPE_BMSK                                                       0xffffffff
#define HWIO_PCIE_0_DBIPCIE_VERSION_TYPE_OFF_VERSION_TYPE_SHFT                                                                0

#define HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_ADDR                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0xb10)
#define HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_OFFS                                                            (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0xb10)
#define HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_RMSK                                                                0xfff8
#define HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_BUS_NUM_BMSK                                                 0xff00
#define HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_BUS_NUM_SHFT                                                      8
#define HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_DEV_NUM_BMSK                                                   0xf8
#define HWIO_PCIE_0_DBIPL_APP_BUS_DEV_NUM_STATUS_OFF_RC_DSW_DEV_NUM_SHFT                                                      3

#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_ADDR                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0xb1c)
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_OFFS                                                                   (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0xb1c)
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_RMSK                                                                         0xff
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_ADDR)
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_ADDR,m,v,HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_IN)
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_PCIPM_RESERVED_4_7_BMSK                                                      0xf0
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_PCIPM_RESERVED_4_7_SHFT                                                         4
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT2_BLOCKED_BMSK                                            0x8
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT2_BLOCKED_SHFT                                              3
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT1_BLOCKED_BMSK                                            0x4
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT1_BLOCKED_SHFT                                              2
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT0_BLOCKED_BMSK                                            0x2
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_PCIPM_NEW_TLP_CLIENT0_BLOCKED_SHFT                                              1
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_PCIPM_VDM_TRAFFIC_BLOCKED_BMSK                                                0x1
#define HWIO_PCIE_0_DBIPCIPM_TRAFFIC_CTRL_OFF_PCIPM_VDM_TRAFFIC_BLOCKED_SHFT                                                  0

#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_ADDR                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0xb30)
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_OFFS                                                                       (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0xb30)
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_RMSK                                                                       0x9fff9fff
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_ADDR)
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_ADDR,m,v,HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_IN)
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_BMSK                                              0x80000000
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_REQUIRE_SHFT                                                      31
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_BMSK                                                0x1c000000
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_SCALE_SHFT                                                        26
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_BMSK                                                 0x3ff0000
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_NO_SNOOP_LATENCY_VALUE_SHFT                                                        16
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_BMSK                                                     0x8000
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_SNOOP_LATENCY_REQUIRE_SHFT                                                         15
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_BMSK                                                       0x1c00
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_SNOOP_LATENCY_SCALE_SHFT                                                           10
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_BMSK                                                        0x3ff
#define HWIO_PCIE_0_DBIPL_LTR_LATENCY_OFF_SNOOP_LATENCY_VALUE_SHFT                                                            0

#define HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_ADDR                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0xb40)
#define HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_OFFS                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0xb40)
#define HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_RMSK                                                                              0x3ff
#define HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_ADDR)
#define HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_ADDR,m,v,HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_IN)
#define HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_AUX_CLK_FREQ_BMSK                                                                 0x3ff
#define HWIO_PCIE_0_DBIAUX_CLK_FREQ_OFF_AUX_CLK_FREQ_SHFT                                                                     0

#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_ADDR                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0xb44)
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_OFFS                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0xb44)
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_RMSK                                                                             0x3fff
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_ADDR)
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_ADDR,m,v,HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_IN)
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_L1SUB_T_PCLKACK_HIGH_BMSK                                                        0x3e00
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_L1SUB_T_PCLKACK_HIGH_SHFT                                                             9
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_L1SUB_LOW_POWER_CLOCK_SWITCH_MODE_BMSK                                            0x100
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_L1SUB_LOW_POWER_CLOCK_SWITCH_MODE_SHFT                                                8
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_L1SUB_T_PCLKACK_LOW_BMSK                                                           0xc0
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_L1SUB_T_PCLKACK_LOW_SHFT                                                              6
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_L1SUB_T_L1_2_BMSK                                                                  0x3c
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_L1SUB_T_L1_2_SHFT                                                                     2
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_L1SUB_T_POWER_OFF_BMSK                                                              0x3
#define HWIO_PCIE_0_DBIL1_SUBSTATES_OFF_L1SUB_T_POWER_OFF_SHFT                                                                0

#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_ADDR                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0xb48)
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_OFFS                                                                (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0xb48)
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_RMSK                                                                     0xff3
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_ADDR)
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_ADDR,m,v,HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_IN)
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_POWERDOWN_PHY_POWERDOWN_BMSK                                             0xf00
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_POWERDOWN_PHY_POWERDOWN_SHFT                                                 8
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_POWERDOWN_MAC_POWERDOWN_BMSK                                              0xf0
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_POWERDOWN_MAC_POWERDOWN_SHFT                                                 4
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_POWERDOWN_VMAIN_ACK_BMSK                                                   0x2
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_POWERDOWN_VMAIN_ACK_SHFT                                                     1
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_POWERDOWN_FORCE_BMSK                                                       0x1
#define HWIO_PCIE_0_DBIPOWERDOWN_CTRL_STATUS_OFF_POWERDOWN_FORCE_SHFT                                                         0

#define HWIO_PCIE_0_DBIPIPE_RELATED_OFF_ADDR                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE      + 0xb90)
#define HWIO_PCIE_0_DBIPIPE_RELATED_OFF_OFFS                                                                         (PCIE_0_DBIPCIE_DBI_REG_BASE_OFFS + 0xb90)
#define HWIO_PCIE_0_DBIPIPE_RELATED_OFF_RMSK                                                                              0x100
#define HWIO_PCIE_0_DBIPIPE_RELATED_OFF_IN                    \
                in_dword(HWIO_PCIE_0_DBIPIPE_RELATED_OFF_ADDR)
#define HWIO_PCIE_0_DBIPIPE_RELATED_OFF_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DBIPIPE_RELATED_OFF_ADDR, m)
#define HWIO_PCIE_0_DBIPIPE_RELATED_OFF_OUT(v)            \
                out_dword(HWIO_PCIE_0_DBIPIPE_RELATED_OFF_ADDR,v)
#define HWIO_PCIE_0_DBIPIPE_RELATED_OFF_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DBIPIPE_RELATED_OFF_ADDR,m,v,HWIO_PCIE_0_DBIPIPE_RELATED_OFF_IN)
#define HWIO_PCIE_0_DBIPIPE_RELATED_OFF_PIPE_GARBAGE_DATA_MODE_BMSK                                                       0x100
#define HWIO_PCIE_0_DBIPIPE_RELATED_OFF_PIPE_GARBAGE_DATA_MODE_SHFT                                                           8

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_ELBIPCIE_ELBI
 *--------------------------------------------------------------------------*/

#define PCIE_0_ELBIPCIE_ELBI_REG_BASE                                         (0x0)
#define PCIE_0_ELBIPCIE_ELBI_REG_BASE_SIZE                                    0xa8
#define PCIE_0_ELBIPCIE_ELBI_REG_BASE_USED                                    0xa4
#define PCIE_0_ELBIPCIE_ELBI_REG_BASE_OFFS                                    0x00000f20

#define HWIO_PCIE_0_ELBIPCIE_ELBI_VERSION_ADDR                                (PCIE_0_ELBIPCIE_ELBI_REG_BASE      + 0x0)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_VERSION_OFFS                                (PCIE_0_ELBIPCIE_ELBI_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_VERSION_RMSK                                    0xffff
#define HWIO_PCIE_0_ELBIPCIE_ELBI_VERSION_IN                    \
                in_dword(HWIO_PCIE_0_ELBIPCIE_ELBI_VERSION_ADDR)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_VERSION_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_ELBIPCIE_ELBI_VERSION_ADDR, m)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_VERSION_IP_CAT_VERSION_BMSK                     0xffff
#define HWIO_PCIE_0_ELBIPCIE_ELBI_VERSION_IP_CAT_VERSION_SHFT                          0

#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_ADDR                               (PCIE_0_ELBIPCIE_ELBI_REG_BASE      + 0x4)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_OFFS                               (PCIE_0_ELBIPCIE_ELBI_REG_BASE_OFFS + 0x4)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_RMSK                                   0xfff0
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_IN                    \
                in_dword(HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_ADDR)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_ADDR, m)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_ADDR,v)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_ADDR,m,v,HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_IN)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_APPS_PM_XMT_PME_BMSK                   0xf000
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_APPS_PM_XMT_PME_SHFT                       12
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_OUTBAND_PWRUP_CMD_BMSK                  0xf00
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_OUTBAND_PWRUP_CMD_SHFT                      8
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_CLK_PM_EN_BMSK                           0x80
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_CLK_PM_EN_SHFT                              7
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_INIT_RST_BMSK                            0x40
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_INIT_RST_SHFT                               6
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_UNLOCK_MSG_BMSK                          0x20
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_UNLOCK_MSG_SHFT                             5
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_PME_TURNOFF_MSG_BMSK                     0x10
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CTRL_PME_TURNOFF_MSG_SHFT                        4

#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_ADDR                               (PCIE_0_ELBIPCIE_ELBI_REG_BASE      + 0x8)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_OFFS                               (PCIE_0_ELBIPCIE_ELBI_REG_BASE_OFFS + 0x8)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_RMSK                                 0x1fff17
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_IN                    \
                in_dword(HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_ADDR)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_ADDR, m)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_PM_CURNT_STATE_BMSK                  0x1c0000
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_PM_CURNT_STATE_SHFT                        18
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_XMLH_LTSSM_STATE_BMSK                 0x3f000
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_XMLH_LTSSM_STATE_SHFT                      12
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_XMLH_IN_RL0S_BMSK                       0x800
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_XMLH_IN_RL0S_SHFT                          11
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_XMLH_LINK_UP_BMSK                       0x400
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_XMLH_LINK_UP_SHFT                          10
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_CFG_HW_AUTO_SP_DIS_BMSK                 0x200
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_CFG_HW_AUTO_SP_DIS_SHFT                     9
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_CPL_TIMEOUT_BMSK                        0x100
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_CPL_TIMEOUT_SHFT                            8
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_RADMX_RSP_CMPSR_ERR_BMSK                 0x10
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_RADMX_RSP_CMPSR_ERR_SHFT                    4
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_BLK_TLP_BMSK                              0x4
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_BLK_TLP_SHFT                                2
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_PME_TO_ACK_BMSK                           0x2
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_PME_TO_ACK_SHFT                             1
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_LINK_REQ_RST_NOT_BMSK                     0x1
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_LINK_REQ_RST_NOT_SHFT                       0
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_LINK_REQ_RST_NOT_CORE_REQUESTING_RESET_FVAL        0x0
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_STTS_LINK_REQ_RST_NOT_ACTIVE_FVAL              0x1

#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_ADDR                                (PCIE_0_ELBIPCIE_ELBI_REG_BASE      + 0xc)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_OFFS                                (PCIE_0_ELBIPCIE_ELBI_REG_BASE_OFFS + 0xc)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_RMSK                                     0x132
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_OUT(v)            \
                out_dword(HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_ADDR,v)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_CPL_TIMEOUT_BMSK                         0x100
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_CPL_TIMEOUT_SHFT                             8
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_GM_RSP_CMPSR_ERR_BMSK                     0x20
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_GM_RSP_CMPSR_ERR_SHFT                        5
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_RADMX_RSP_CMPSR_ERR_BMSK                  0x10
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_RADMX_RSP_CMPSR_ERR_SHFT                     4
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_PME_TO_ACK_BMSK                            0x2
#define HWIO_PCIE_0_ELBIPCIE_ELBI_SYS_CLR_PME_TO_ACK_SHFT                              1

#define HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_ADDR                           (PCIE_0_ELBIPCIE_ELBI_REG_BASE      + 0x20)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_OFFS                           (PCIE_0_ELBIPCIE_ELBI_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_RMSK                                  0x7
#define HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_IN                    \
                in_dword(HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_ADDR)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_ADDR, m)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_OUT(v)            \
                out_dword(HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_ADDR,v)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_ADDR,m,v,HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_IN)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_DIAG_CTRL_BUS_BMSK                    0x7
#define HWIO_PCIE_0_ELBIPCIE_ELBI_TESTBUS_CTRL_DIAG_CTRL_BUS_SHFT                      0

#define HWIO_PCIE_0_ELBIPCIE_ELBI_DEBUG_INFO_EI_ADDR                          (PCIE_0_ELBIPCIE_ELBI_REG_BASE      + 0xa0)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_DEBUG_INFO_EI_OFFS                          (PCIE_0_ELBIPCIE_ELBI_REG_BASE_OFFS + 0xa0)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_DEBUG_INFO_EI_RMSK                              0xffff
#define HWIO_PCIE_0_ELBIPCIE_ELBI_DEBUG_INFO_EI_IN                    \
                in_dword(HWIO_PCIE_0_ELBIPCIE_ELBI_DEBUG_INFO_EI_ADDR)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_DEBUG_INFO_EI_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_ELBIPCIE_ELBI_DEBUG_INFO_EI_ADDR, m)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_DEBUG_INFO_EI_BUS_BMSK                          0xffff
#define HWIO_PCIE_0_ELBIPCIE_ELBI_DEBUG_INFO_EI_BUS_SHFT                               0

#define HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_ADDR                             (PCIE_0_ELBIPCIE_ELBI_REG_BASE      + 0xa4)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_OFFS                             (PCIE_0_ELBIPCIE_ELBI_REG_BASE_OFFS + 0xa4)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_RMSK                                    0x1
#define HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_IN                    \
                in_dword(HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_ADDR)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_ADDR, m)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_OUT(v)            \
                out_dword(HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_ADDR,v)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_ADDR,m,v,HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_IN)
#define HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_ENABLE_BMSK                             0x1
#define HWIO_PCIE_0_ELBIPCIE_ELBI_CS2_ENABLE_ENABLE_SHFT                               0

/*----------------------------------------------------------------------------
 * MODULE: PCIE_0_DM_IATUDWC_PCIE_DM_IATU
 *--------------------------------------------------------------------------*/

#define PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE                                                         (0x0)
#define PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_SIZE                                                    0x1000
#define PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_USED                                                    0xf20
#define PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS                                                    0x00001000

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x0)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x0)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_RMSK                                         0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_CTRL_1_FUNC_NUM_BMSK                         0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_CTRL_1_FUNC_NUM_SHFT                               20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_PH_BMSK                                       0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_PH_SHFT                                            18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_INCREASE_REGION_SIZE_BMSK                      0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_INCREASE_REGION_SIZE_SHFT                          13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_TH_BMSK                                        0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_TH_SHFT                                            12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_ATTR_BMSK                                       0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_ATTR_SHFT                                           9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_TD_BMSK                                         0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_TD_SHFT                                             8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_TC_BMSK                                          0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_TC_SHFT                                             5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_TYPE_BMSK                                        0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_0_TYPE_SHFT                                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x4)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x4)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_RMSK                                       0xb0f9ffff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_REGION_EN_BMSK                             0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_REGION_EN_SHFT                                     31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_INVERT_MODE_BMSK                           0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_INVERT_MODE_SHFT                                   29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_CFG_SHIFT_MODE_BMSK                        0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_CFG_SHIFT_MODE_SHFT                                28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_HEADER_SUBSTITUTE_EN_BMSK                    0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_HEADER_SUBSTITUTE_EN_SHFT                          23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_INHIBIT_PAYLOAD_BMSK                         0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_INHIBIT_PAYLOAD_SHFT                               22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_TLP_HEADER_FIELDS_BYPASS_BMSK                0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_TLP_HEADER_FIELDS_BYPASS_SHFT                      21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_SNP_BMSK                                     0x100000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_SNP_SHFT                                           20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_FUNC_BYPASS_BMSK                              0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_FUNC_BYPASS_SHFT                                   19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_SUBSTITUTE_EN_BMSK                        0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_SUBSTITUTE_EN_SHFT                             16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_BMSK                                       0xff00
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_TAG_SHFT                                            8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_MSG_CODE_BMSK                                    0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_0_MSG_CODE_SHFT                                       0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x8)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x8)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_RMSK                                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_RW_BMSK                           0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_RW_SHFT                                   12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_HW_BMSK                                0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_0_LWR_BASE_HW_SHFT                                    0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xc)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xc)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_UPPER_BASE_RW_BMSK                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_0_UPPER_BASE_RW_SHFT                                0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_OFFS                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_RMSK                                          0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_HW_BMSK                                 0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_LIMIT_ADDR_HW_SHFT                                     4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_CBUF_INCR_BMSK                                       0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_0_CBUF_INCR_SHFT                                         0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_LWR_TARGET_RW_OUTBOUND_BMSK              0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_0_LWR_TARGET_RW_OUTBOUND_SHFT                       0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_ADDR                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_OFFS                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_RMSK                                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_UPPER_TARGET_RW_BMSK                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_0_UPPER_TARGET_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_HW_BMSK                  0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_HW_SHFT                           8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_RW_BMSK                        0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_0_UPPR_LIMIT_ADDR_RW_SHFT                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x100)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x100)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_RMSK                                          0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_CTRL_1_FUNC_NUM_BMSK                          0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_CTRL_1_FUNC_NUM_SHFT                                20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_PH_BMSK                                        0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_PH_SHFT                                             18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_INCREASE_REGION_SIZE_BMSK                       0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_INCREASE_REGION_SIZE_SHFT                           13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_TH_BMSK                                         0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_TH_SHFT                                             12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_ATTR_BMSK                                        0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_ATTR_SHFT                                            9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_TD_BMSK                                          0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_TD_SHFT                                              8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_TC_BMSK                                           0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_TC_SHFT                                              5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_TYPE_BMSK                                         0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_0_TYPE_SHFT                                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x104)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x104)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_RMSK                                        0xfbebe7ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_REGION_EN_BMSK                              0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_REGION_EN_SHFT                                      31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_MATCH_MODE_BMSK                             0x40000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_MATCH_MODE_SHFT                                     30
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_INVERT_MODE_BMSK                            0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_INVERT_MODE_SHFT                                    29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_CFG_SHIFT_MODE_BMSK                         0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_CFG_SHIFT_MODE_SHFT                                 28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_FUZZY_TYPE_MATCH_CODE_BMSK                   0x8000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_FUZZY_TYPE_MATCH_CODE_SHFT                          27
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_RESPONSE_CODE_BMSK                           0x3000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_RESPONSE_CODE_SHFT                                  24
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_SINGLE_ADDR_LOC_TRANS_EN_BMSK                 0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_SINGLE_ADDR_LOC_TRANS_EN_SHFT                       23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_PH_MATCH_EN_BMSK                              0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_PH_MATCH_EN_SHFT                                    22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_MATCH_EN_BMSK                        0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_MATCH_EN_SHFT                              21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_FUNC_NUM_MATCH_EN_BMSK                         0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_FUNC_NUM_MATCH_EN_SHFT                              19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_TH_MATCH_EN_BMSK                               0x20000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_TH_MATCH_EN_SHFT                                    17
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_ATTR_MATCH_EN_BMSK                             0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_ATTR_MATCH_EN_SHFT                                  16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_TD_MATCH_EN_BMSK                                0x8000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_TD_MATCH_EN_SHFT                                    15
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_TC_MATCH_EN_BMSK                                0x4000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_TC_MATCH_EN_SHFT                                    14
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_TYPE_MATCH_MODE_BMSK                        0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_TYPE_MATCH_MODE_SHFT                            13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_BAR_NUM_BMSK                                     0x700
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_BAR_NUM_SHFT                                         8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_BMSK                                     0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_0_MSG_CODE_SHFT                                        0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x108)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x108)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_RMSK                                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_HW_BMSK                                 0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_0_LWR_BASE_HW_SHFT                                     0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x10c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x10c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_UPPER_BASE_RW_BMSK                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_0_UPPER_BASE_RW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_ADDR                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x110)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_OFFS                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x110)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_RMSK                                           0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_RW_BMSK                             0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_RW_SHFT                                     12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_HW_BMSK                                  0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_LIMIT_ADDR_HW_SHFT                                      4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_CBUF_INCR_BMSK                                        0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_0_CBUF_INCR_SHFT                                          0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x114)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x114)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_RW_BMSK                        0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_RW_SHFT                                12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_HW_BMSK                             0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_0_LWR_TARGET_HW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_ADDR                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x118)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_OFFS                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x118)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_RMSK                                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_UPPER_TARGET_RW_BMSK                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_0_UPPER_TARGET_RW_SHFT                             0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x120)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x120)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_HW_BMSK                   0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_HW_SHFT                            8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_RW_BMSK                         0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_0_UPPR_LIMIT_ADDR_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x200)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x200)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_RMSK                                         0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_CTRL_1_FUNC_NUM_BMSK                         0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_CTRL_1_FUNC_NUM_SHFT                               20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_PH_BMSK                                       0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_PH_SHFT                                            18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_INCREASE_REGION_SIZE_BMSK                      0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_INCREASE_REGION_SIZE_SHFT                          13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_TH_BMSK                                        0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_TH_SHFT                                            12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_ATTR_BMSK                                       0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_ATTR_SHFT                                           9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_TD_BMSK                                         0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_TD_SHFT                                             8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_TC_BMSK                                          0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_TC_SHFT                                             5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_TYPE_BMSK                                        0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_1_TYPE_SHFT                                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x204)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x204)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_RMSK                                       0xb0f9ffff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_REGION_EN_BMSK                             0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_REGION_EN_SHFT                                     31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_INVERT_MODE_BMSK                           0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_INVERT_MODE_SHFT                                   29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_CFG_SHIFT_MODE_BMSK                        0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_CFG_SHIFT_MODE_SHFT                                28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_HEADER_SUBSTITUTE_EN_BMSK                    0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_HEADER_SUBSTITUTE_EN_SHFT                          23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_INHIBIT_PAYLOAD_BMSK                         0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_INHIBIT_PAYLOAD_SHFT                               22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_TLP_HEADER_FIELDS_BYPASS_BMSK                0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_TLP_HEADER_FIELDS_BYPASS_SHFT                      21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_SNP_BMSK                                     0x100000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_SNP_SHFT                                           20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_FUNC_BYPASS_BMSK                              0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_FUNC_BYPASS_SHFT                                   19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_SUBSTITUTE_EN_BMSK                        0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_SUBSTITUTE_EN_SHFT                             16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_BMSK                                       0xff00
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_TAG_SHFT                                            8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_MSG_CODE_BMSK                                    0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_1_MSG_CODE_SHFT                                       0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x208)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x208)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_RMSK                                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_RW_BMSK                           0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_RW_SHFT                                   12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_HW_BMSK                                0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_1_LWR_BASE_HW_SHFT                                    0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x20c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x20c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_UPPER_BASE_RW_BMSK                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_1_UPPER_BASE_RW_SHFT                                0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x210)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_OFFS                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x210)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_RMSK                                          0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_HW_BMSK                                 0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_LIMIT_ADDR_HW_SHFT                                     4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_CBUF_INCR_BMSK                                       0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_1_CBUF_INCR_SHFT                                         0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x214)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x214)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_LWR_TARGET_RW_OUTBOUND_BMSK              0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_1_LWR_TARGET_RW_OUTBOUND_SHFT                       0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_ADDR                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x218)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_OFFS                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x218)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_RMSK                                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_UPPER_TARGET_RW_BMSK                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_1_UPPER_TARGET_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x220)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x220)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_HW_BMSK                  0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_HW_SHFT                           8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_RW_BMSK                        0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_1_UPPR_LIMIT_ADDR_RW_SHFT                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x300)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x300)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_RMSK                                          0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_CTRL_1_FUNC_NUM_BMSK                          0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_CTRL_1_FUNC_NUM_SHFT                                20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_PH_BMSK                                        0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_PH_SHFT                                             18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_INCREASE_REGION_SIZE_BMSK                       0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_INCREASE_REGION_SIZE_SHFT                           13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_TH_BMSK                                         0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_TH_SHFT                                             12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_ATTR_BMSK                                        0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_ATTR_SHFT                                            9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_TD_BMSK                                          0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_TD_SHFT                                              8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_TC_BMSK                                           0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_TC_SHFT                                              5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_TYPE_BMSK                                         0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_1_TYPE_SHFT                                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x304)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x304)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_RMSK                                        0xfbebe7ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_REGION_EN_BMSK                              0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_REGION_EN_SHFT                                      31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_MATCH_MODE_BMSK                             0x40000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_MATCH_MODE_SHFT                                     30
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_INVERT_MODE_BMSK                            0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_INVERT_MODE_SHFT                                    29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_CFG_SHIFT_MODE_BMSK                         0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_CFG_SHIFT_MODE_SHFT                                 28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_FUZZY_TYPE_MATCH_CODE_BMSK                   0x8000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_FUZZY_TYPE_MATCH_CODE_SHFT                          27
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_RESPONSE_CODE_BMSK                           0x3000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_RESPONSE_CODE_SHFT                                  24
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_SINGLE_ADDR_LOC_TRANS_EN_BMSK                 0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_SINGLE_ADDR_LOC_TRANS_EN_SHFT                       23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_PH_MATCH_EN_BMSK                              0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_PH_MATCH_EN_SHFT                                    22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_MATCH_EN_BMSK                        0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_MATCH_EN_SHFT                              21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_FUNC_NUM_MATCH_EN_BMSK                         0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_FUNC_NUM_MATCH_EN_SHFT                              19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_TH_MATCH_EN_BMSK                               0x20000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_TH_MATCH_EN_SHFT                                    17
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_ATTR_MATCH_EN_BMSK                             0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_ATTR_MATCH_EN_SHFT                                  16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_TD_MATCH_EN_BMSK                                0x8000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_TD_MATCH_EN_SHFT                                    15
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_TC_MATCH_EN_BMSK                                0x4000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_TC_MATCH_EN_SHFT                                    14
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_TYPE_MATCH_MODE_BMSK                        0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_TYPE_MATCH_MODE_SHFT                            13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_BAR_NUM_BMSK                                     0x700
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_BAR_NUM_SHFT                                         8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_BMSK                                     0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_1_MSG_CODE_SHFT                                        0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x308)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x308)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_RMSK                                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_HW_BMSK                                 0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_1_LWR_BASE_HW_SHFT                                     0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x30c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x30c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_UPPER_BASE_RW_BMSK                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_1_UPPER_BASE_RW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_ADDR                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x310)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_OFFS                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x310)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_RMSK                                           0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_RW_BMSK                             0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_RW_SHFT                                     12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_HW_BMSK                                  0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_LIMIT_ADDR_HW_SHFT                                      4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_CBUF_INCR_BMSK                                        0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_1_CBUF_INCR_SHFT                                          0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x314)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x314)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_RW_BMSK                        0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_RW_SHFT                                12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_HW_BMSK                             0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_1_LWR_TARGET_HW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_ADDR                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x318)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_OFFS                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x318)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_RMSK                                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_UPPER_TARGET_RW_BMSK                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_1_UPPER_TARGET_RW_SHFT                             0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x320)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x320)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_HW_BMSK                   0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_HW_SHFT                            8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_RW_BMSK                         0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_1_UPPR_LIMIT_ADDR_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x400)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x400)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_RMSK                                         0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_CTRL_1_FUNC_NUM_BMSK                         0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_CTRL_1_FUNC_NUM_SHFT                               20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_PH_BMSK                                       0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_PH_SHFT                                            18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_INCREASE_REGION_SIZE_BMSK                      0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_INCREASE_REGION_SIZE_SHFT                          13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_TH_BMSK                                        0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_TH_SHFT                                            12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_ATTR_BMSK                                       0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_ATTR_SHFT                                           9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_TD_BMSK                                         0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_TD_SHFT                                             8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_TC_BMSK                                          0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_TC_SHFT                                             5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_TYPE_BMSK                                        0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_2_TYPE_SHFT                                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x404)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x404)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_RMSK                                       0xb0f9ffff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_REGION_EN_BMSK                             0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_REGION_EN_SHFT                                     31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_INVERT_MODE_BMSK                           0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_INVERT_MODE_SHFT                                   29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_CFG_SHIFT_MODE_BMSK                        0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_CFG_SHIFT_MODE_SHFT                                28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_HEADER_SUBSTITUTE_EN_BMSK                    0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_HEADER_SUBSTITUTE_EN_SHFT                          23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_INHIBIT_PAYLOAD_BMSK                         0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_INHIBIT_PAYLOAD_SHFT                               22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_TLP_HEADER_FIELDS_BYPASS_BMSK                0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_TLP_HEADER_FIELDS_BYPASS_SHFT                      21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_SNP_BMSK                                     0x100000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_SNP_SHFT                                           20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_FUNC_BYPASS_BMSK                              0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_FUNC_BYPASS_SHFT                                   19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_SUBSTITUTE_EN_BMSK                        0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_SUBSTITUTE_EN_SHFT                             16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_BMSK                                       0xff00
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_TAG_SHFT                                            8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_MSG_CODE_BMSK                                    0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_2_MSG_CODE_SHFT                                       0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x408)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x408)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_RMSK                                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_RW_BMSK                           0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_RW_SHFT                                   12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_HW_BMSK                                0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_2_LWR_BASE_HW_SHFT                                    0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x40c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x40c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_UPPER_BASE_RW_BMSK                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_2_UPPER_BASE_RW_SHFT                                0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x410)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_OFFS                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x410)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_RMSK                                          0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_HW_BMSK                                 0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_LIMIT_ADDR_HW_SHFT                                     4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_CBUF_INCR_BMSK                                       0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_2_CBUF_INCR_SHFT                                         0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x414)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x414)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_LWR_TARGET_RW_OUTBOUND_BMSK              0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_2_LWR_TARGET_RW_OUTBOUND_SHFT                       0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_ADDR                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x418)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_OFFS                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x418)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_RMSK                                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_UPPER_TARGET_RW_BMSK                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_2_UPPER_TARGET_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x420)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x420)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_HW_BMSK                  0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_HW_SHFT                           8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_RW_BMSK                        0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_2_UPPR_LIMIT_ADDR_RW_SHFT                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x500)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x500)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_RMSK                                          0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_CTRL_1_FUNC_NUM_BMSK                          0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_CTRL_1_FUNC_NUM_SHFT                                20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_PH_BMSK                                        0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_PH_SHFT                                             18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_INCREASE_REGION_SIZE_BMSK                       0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_INCREASE_REGION_SIZE_SHFT                           13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_TH_BMSK                                         0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_TH_SHFT                                             12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_ATTR_BMSK                                        0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_ATTR_SHFT                                            9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_TD_BMSK                                          0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_TD_SHFT                                              8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_TC_BMSK                                           0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_TC_SHFT                                              5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_TYPE_BMSK                                         0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_2_TYPE_SHFT                                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x504)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x504)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_RMSK                                        0xfbebe7ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_REGION_EN_BMSK                              0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_REGION_EN_SHFT                                      31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_MATCH_MODE_BMSK                             0x40000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_MATCH_MODE_SHFT                                     30
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_INVERT_MODE_BMSK                            0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_INVERT_MODE_SHFT                                    29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_CFG_SHIFT_MODE_BMSK                         0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_CFG_SHIFT_MODE_SHFT                                 28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_FUZZY_TYPE_MATCH_CODE_BMSK                   0x8000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_FUZZY_TYPE_MATCH_CODE_SHFT                          27
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_RESPONSE_CODE_BMSK                           0x3000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_RESPONSE_CODE_SHFT                                  24
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_SINGLE_ADDR_LOC_TRANS_EN_BMSK                 0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_SINGLE_ADDR_LOC_TRANS_EN_SHFT                       23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_PH_MATCH_EN_BMSK                              0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_PH_MATCH_EN_SHFT                                    22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_MATCH_EN_BMSK                        0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_MATCH_EN_SHFT                              21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_FUNC_NUM_MATCH_EN_BMSK                         0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_FUNC_NUM_MATCH_EN_SHFT                              19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_TH_MATCH_EN_BMSK                               0x20000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_TH_MATCH_EN_SHFT                                    17
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_ATTR_MATCH_EN_BMSK                             0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_ATTR_MATCH_EN_SHFT                                  16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_TD_MATCH_EN_BMSK                                0x8000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_TD_MATCH_EN_SHFT                                    15
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_TC_MATCH_EN_BMSK                                0x4000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_TC_MATCH_EN_SHFT                                    14
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_TYPE_MATCH_MODE_BMSK                        0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_TYPE_MATCH_MODE_SHFT                            13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_BAR_NUM_BMSK                                     0x700
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_BAR_NUM_SHFT                                         8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_BMSK                                     0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_2_MSG_CODE_SHFT                                        0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x508)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x508)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_RMSK                                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_HW_BMSK                                 0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_2_LWR_BASE_HW_SHFT                                     0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x50c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x50c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_UPPER_BASE_RW_BMSK                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_2_UPPER_BASE_RW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_ADDR                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x510)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_OFFS                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x510)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_RMSK                                           0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_RW_BMSK                             0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_RW_SHFT                                     12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_HW_BMSK                                  0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_LIMIT_ADDR_HW_SHFT                                      4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_CBUF_INCR_BMSK                                        0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_2_CBUF_INCR_SHFT                                          0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x514)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x514)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_RW_BMSK                        0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_RW_SHFT                                12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_HW_BMSK                             0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_2_LWR_TARGET_HW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_ADDR                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x518)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_OFFS                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x518)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_RMSK                                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_UPPER_TARGET_RW_BMSK                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_2_UPPER_TARGET_RW_SHFT                             0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x520)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x520)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_HW_BMSK                   0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_HW_SHFT                            8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_RW_BMSK                         0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_2_UPPR_LIMIT_ADDR_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x600)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x600)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_RMSK                                         0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_CTRL_1_FUNC_NUM_BMSK                         0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_CTRL_1_FUNC_NUM_SHFT                               20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_PH_BMSK                                       0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_PH_SHFT                                            18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_INCREASE_REGION_SIZE_BMSK                      0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_INCREASE_REGION_SIZE_SHFT                          13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_TH_BMSK                                        0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_TH_SHFT                                            12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_ATTR_BMSK                                       0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_ATTR_SHFT                                           9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_TD_BMSK                                         0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_TD_SHFT                                             8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_TC_BMSK                                          0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_TC_SHFT                                             5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_TYPE_BMSK                                        0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_3_TYPE_SHFT                                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x604)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x604)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_RMSK                                       0xb0f9ffff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_REGION_EN_BMSK                             0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_REGION_EN_SHFT                                     31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_INVERT_MODE_BMSK                           0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_INVERT_MODE_SHFT                                   29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_CFG_SHIFT_MODE_BMSK                        0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_CFG_SHIFT_MODE_SHFT                                28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_HEADER_SUBSTITUTE_EN_BMSK                    0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_HEADER_SUBSTITUTE_EN_SHFT                          23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_INHIBIT_PAYLOAD_BMSK                         0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_INHIBIT_PAYLOAD_SHFT                               22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_TLP_HEADER_FIELDS_BYPASS_BMSK                0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_TLP_HEADER_FIELDS_BYPASS_SHFT                      21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_SNP_BMSK                                     0x100000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_SNP_SHFT                                           20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_FUNC_BYPASS_BMSK                              0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_FUNC_BYPASS_SHFT                                   19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_SUBSTITUTE_EN_BMSK                        0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_SUBSTITUTE_EN_SHFT                             16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_BMSK                                       0xff00
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_TAG_SHFT                                            8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_MSG_CODE_BMSK                                    0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_3_MSG_CODE_SHFT                                       0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x608)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x608)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_RMSK                                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_RW_BMSK                           0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_RW_SHFT                                   12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_HW_BMSK                                0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_3_LWR_BASE_HW_SHFT                                    0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x60c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x60c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_UPPER_BASE_RW_BMSK                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_3_UPPER_BASE_RW_SHFT                                0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x610)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_OFFS                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x610)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_RMSK                                          0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_HW_BMSK                                 0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_LIMIT_ADDR_HW_SHFT                                     4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_CBUF_INCR_BMSK                                       0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_3_CBUF_INCR_SHFT                                         0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x614)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x614)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_LWR_TARGET_RW_OUTBOUND_BMSK              0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_3_LWR_TARGET_RW_OUTBOUND_SHFT                       0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_ADDR                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x618)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_OFFS                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x618)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_RMSK                                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_UPPER_TARGET_RW_BMSK                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_3_UPPER_TARGET_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x620)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x620)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_HW_BMSK                  0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_HW_SHFT                           8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_RW_BMSK                        0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_3_UPPR_LIMIT_ADDR_RW_SHFT                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x700)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x700)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_RMSK                                          0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_CTRL_1_FUNC_NUM_BMSK                          0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_CTRL_1_FUNC_NUM_SHFT                                20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_PH_BMSK                                        0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_PH_SHFT                                             18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_INCREASE_REGION_SIZE_BMSK                       0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_INCREASE_REGION_SIZE_SHFT                           13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_TH_BMSK                                         0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_TH_SHFT                                             12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_ATTR_BMSK                                        0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_ATTR_SHFT                                            9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_TD_BMSK                                          0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_TD_SHFT                                              8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_TC_BMSK                                           0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_TC_SHFT                                              5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_TYPE_BMSK                                         0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_3_TYPE_SHFT                                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x704)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x704)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_RMSK                                        0xfbebe7ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_REGION_EN_BMSK                              0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_REGION_EN_SHFT                                      31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_MATCH_MODE_BMSK                             0x40000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_MATCH_MODE_SHFT                                     30
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_INVERT_MODE_BMSK                            0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_INVERT_MODE_SHFT                                    29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_CFG_SHIFT_MODE_BMSK                         0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_CFG_SHIFT_MODE_SHFT                                 28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_FUZZY_TYPE_MATCH_CODE_BMSK                   0x8000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_FUZZY_TYPE_MATCH_CODE_SHFT                          27
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_RESPONSE_CODE_BMSK                           0x3000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_RESPONSE_CODE_SHFT                                  24
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_SINGLE_ADDR_LOC_TRANS_EN_BMSK                 0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_SINGLE_ADDR_LOC_TRANS_EN_SHFT                       23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_PH_MATCH_EN_BMSK                              0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_PH_MATCH_EN_SHFT                                    22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_MATCH_EN_BMSK                        0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_MATCH_EN_SHFT                              21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_FUNC_NUM_MATCH_EN_BMSK                         0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_FUNC_NUM_MATCH_EN_SHFT                              19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_TH_MATCH_EN_BMSK                               0x20000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_TH_MATCH_EN_SHFT                                    17
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_ATTR_MATCH_EN_BMSK                             0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_ATTR_MATCH_EN_SHFT                                  16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_TD_MATCH_EN_BMSK                                0x8000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_TD_MATCH_EN_SHFT                                    15
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_TC_MATCH_EN_BMSK                                0x4000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_TC_MATCH_EN_SHFT                                    14
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_TYPE_MATCH_MODE_BMSK                        0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_TYPE_MATCH_MODE_SHFT                            13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_BAR_NUM_BMSK                                     0x700
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_BAR_NUM_SHFT                                         8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_BMSK                                     0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_3_MSG_CODE_SHFT                                        0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x708)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x708)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_RMSK                                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_HW_BMSK                                 0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_3_LWR_BASE_HW_SHFT                                     0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x70c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x70c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_UPPER_BASE_RW_BMSK                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_3_UPPER_BASE_RW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_ADDR                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x710)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_OFFS                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x710)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_RMSK                                           0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_RW_BMSK                             0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_RW_SHFT                                     12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_HW_BMSK                                  0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_LIMIT_ADDR_HW_SHFT                                      4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_CBUF_INCR_BMSK                                        0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_3_CBUF_INCR_SHFT                                          0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x714)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x714)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_RW_BMSK                        0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_RW_SHFT                                12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_HW_BMSK                             0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_3_LWR_TARGET_HW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_ADDR                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x718)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_OFFS                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x718)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_RMSK                                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_UPPER_TARGET_RW_BMSK                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_3_UPPER_TARGET_RW_SHFT                             0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x720)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x720)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_HW_BMSK                   0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_HW_SHFT                            8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_RW_BMSK                         0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_3_UPPR_LIMIT_ADDR_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x800)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x800)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_RMSK                                         0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_CTRL_1_FUNC_NUM_BMSK                         0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_CTRL_1_FUNC_NUM_SHFT                               20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_PH_BMSK                                       0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_PH_SHFT                                            18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_INCREASE_REGION_SIZE_BMSK                      0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_INCREASE_REGION_SIZE_SHFT                          13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_TH_BMSK                                        0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_TH_SHFT                                            12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_ATTR_BMSK                                       0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_ATTR_SHFT                                           9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_TD_BMSK                                         0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_TD_SHFT                                             8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_TC_BMSK                                          0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_TC_SHFT                                             5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_TYPE_BMSK                                        0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_4_TYPE_SHFT                                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x804)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x804)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_RMSK                                       0xb0f9ffff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_REGION_EN_BMSK                             0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_REGION_EN_SHFT                                     31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_INVERT_MODE_BMSK                           0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_INVERT_MODE_SHFT                                   29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_CFG_SHIFT_MODE_BMSK                        0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_CFG_SHIFT_MODE_SHFT                                28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_HEADER_SUBSTITUTE_EN_BMSK                    0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_HEADER_SUBSTITUTE_EN_SHFT                          23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_INHIBIT_PAYLOAD_BMSK                         0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_INHIBIT_PAYLOAD_SHFT                               22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_TLP_HEADER_FIELDS_BYPASS_BMSK                0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_TLP_HEADER_FIELDS_BYPASS_SHFT                      21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_SNP_BMSK                                     0x100000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_SNP_SHFT                                           20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_FUNC_BYPASS_BMSK                              0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_FUNC_BYPASS_SHFT                                   19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_SUBSTITUTE_EN_BMSK                        0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_SUBSTITUTE_EN_SHFT                             16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_BMSK                                       0xff00
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_TAG_SHFT                                            8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_MSG_CODE_BMSK                                    0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_4_MSG_CODE_SHFT                                       0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x808)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x808)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_RMSK                                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_RW_BMSK                           0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_RW_SHFT                                   12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_HW_BMSK                                0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_4_LWR_BASE_HW_SHFT                                    0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x80c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x80c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_UPPER_BASE_RW_BMSK                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_4_UPPER_BASE_RW_SHFT                                0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x810)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_OFFS                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x810)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_RMSK                                          0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_HW_BMSK                                 0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_LIMIT_ADDR_HW_SHFT                                     4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_CBUF_INCR_BMSK                                       0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_4_CBUF_INCR_SHFT                                         0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x814)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x814)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_LWR_TARGET_RW_OUTBOUND_BMSK              0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_4_LWR_TARGET_RW_OUTBOUND_SHFT                       0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_ADDR                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x818)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_OFFS                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x818)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_RMSK                                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_UPPER_TARGET_RW_BMSK                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_4_UPPER_TARGET_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x820)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x820)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_HW_BMSK                  0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_HW_SHFT                           8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_RW_BMSK                        0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_4_UPPR_LIMIT_ADDR_RW_SHFT                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x900)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x900)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_RMSK                                          0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_CTRL_1_FUNC_NUM_BMSK                          0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_CTRL_1_FUNC_NUM_SHFT                                20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_PH_BMSK                                        0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_PH_SHFT                                             18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_INCREASE_REGION_SIZE_BMSK                       0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_INCREASE_REGION_SIZE_SHFT                           13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_TH_BMSK                                         0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_TH_SHFT                                             12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_ATTR_BMSK                                        0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_ATTR_SHFT                                            9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_TD_BMSK                                          0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_TD_SHFT                                              8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_TC_BMSK                                           0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_TC_SHFT                                              5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_TYPE_BMSK                                         0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_4_TYPE_SHFT                                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x904)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x904)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_RMSK                                        0xfbebe7ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_REGION_EN_BMSK                              0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_REGION_EN_SHFT                                      31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_MATCH_MODE_BMSK                             0x40000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_MATCH_MODE_SHFT                                     30
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_INVERT_MODE_BMSK                            0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_INVERT_MODE_SHFT                                    29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_CFG_SHIFT_MODE_BMSK                         0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_CFG_SHIFT_MODE_SHFT                                 28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_FUZZY_TYPE_MATCH_CODE_BMSK                   0x8000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_FUZZY_TYPE_MATCH_CODE_SHFT                          27
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_RESPONSE_CODE_BMSK                           0x3000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_RESPONSE_CODE_SHFT                                  24
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_SINGLE_ADDR_LOC_TRANS_EN_BMSK                 0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_SINGLE_ADDR_LOC_TRANS_EN_SHFT                       23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_PH_MATCH_EN_BMSK                              0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_PH_MATCH_EN_SHFT                                    22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_MATCH_EN_BMSK                        0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_MATCH_EN_SHFT                              21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_FUNC_NUM_MATCH_EN_BMSK                         0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_FUNC_NUM_MATCH_EN_SHFT                              19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_TH_MATCH_EN_BMSK                               0x20000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_TH_MATCH_EN_SHFT                                    17
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_ATTR_MATCH_EN_BMSK                             0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_ATTR_MATCH_EN_SHFT                                  16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_TD_MATCH_EN_BMSK                                0x8000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_TD_MATCH_EN_SHFT                                    15
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_TC_MATCH_EN_BMSK                                0x4000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_TC_MATCH_EN_SHFT                                    14
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_TYPE_MATCH_MODE_BMSK                        0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_TYPE_MATCH_MODE_SHFT                            13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_BAR_NUM_BMSK                                     0x700
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_BAR_NUM_SHFT                                         8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_BMSK                                     0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_4_MSG_CODE_SHFT                                        0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x908)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x908)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_RMSK                                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_HW_BMSK                                 0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_4_LWR_BASE_HW_SHFT                                     0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x90c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x90c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_UPPER_BASE_RW_BMSK                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_4_UPPER_BASE_RW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_ADDR                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x910)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_OFFS                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x910)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_RMSK                                           0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_RW_BMSK                             0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_RW_SHFT                                     12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_HW_BMSK                                  0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_LIMIT_ADDR_HW_SHFT                                      4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_CBUF_INCR_BMSK                                        0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_4_CBUF_INCR_SHFT                                          0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x914)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x914)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_RW_BMSK                        0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_RW_SHFT                                12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_HW_BMSK                             0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_4_LWR_TARGET_HW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_ADDR                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x918)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_OFFS                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x918)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_RMSK                                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_UPPER_TARGET_RW_BMSK                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_4_UPPER_TARGET_RW_SHFT                             0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0x920)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0x920)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_HW_BMSK                   0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_HW_SHFT                            8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_RW_BMSK                         0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_4_UPPR_LIMIT_ADDR_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xa00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xa00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_RMSK                                         0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_CTRL_1_FUNC_NUM_BMSK                         0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_CTRL_1_FUNC_NUM_SHFT                               20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_PH_BMSK                                       0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_PH_SHFT                                            18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_INCREASE_REGION_SIZE_BMSK                      0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_INCREASE_REGION_SIZE_SHFT                          13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_TH_BMSK                                        0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_TH_SHFT                                            12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_ATTR_BMSK                                       0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_ATTR_SHFT                                           9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_TD_BMSK                                         0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_TD_SHFT                                             8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_TC_BMSK                                          0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_TC_SHFT                                             5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_TYPE_BMSK                                        0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_5_TYPE_SHFT                                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xa04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xa04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_RMSK                                       0xb0f9ffff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_REGION_EN_BMSK                             0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_REGION_EN_SHFT                                     31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_INVERT_MODE_BMSK                           0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_INVERT_MODE_SHFT                                   29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_CFG_SHIFT_MODE_BMSK                        0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_CFG_SHIFT_MODE_SHFT                                28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_HEADER_SUBSTITUTE_EN_BMSK                    0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_HEADER_SUBSTITUTE_EN_SHFT                          23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_INHIBIT_PAYLOAD_BMSK                         0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_INHIBIT_PAYLOAD_SHFT                               22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_TLP_HEADER_FIELDS_BYPASS_BMSK                0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_TLP_HEADER_FIELDS_BYPASS_SHFT                      21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_SNP_BMSK                                     0x100000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_SNP_SHFT                                           20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_FUNC_BYPASS_BMSK                              0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_FUNC_BYPASS_SHFT                                   19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_SUBSTITUTE_EN_BMSK                        0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_SUBSTITUTE_EN_SHFT                             16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_BMSK                                       0xff00
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_TAG_SHFT                                            8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_MSG_CODE_BMSK                                    0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_5_MSG_CODE_SHFT                                       0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xa08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xa08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_RMSK                                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_RW_BMSK                           0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_RW_SHFT                                   12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_HW_BMSK                                0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_5_LWR_BASE_HW_SHFT                                    0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xa0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xa0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_UPPER_BASE_RW_BMSK                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_5_UPPER_BASE_RW_SHFT                                0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xa10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_OFFS                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xa10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_RMSK                                          0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_HW_BMSK                                 0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_LIMIT_ADDR_HW_SHFT                                     4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_CBUF_INCR_BMSK                                       0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_5_CBUF_INCR_SHFT                                         0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xa14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xa14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_LWR_TARGET_RW_OUTBOUND_BMSK              0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_5_LWR_TARGET_RW_OUTBOUND_SHFT                       0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_ADDR                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xa18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_OFFS                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xa18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_RMSK                                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_UPPER_TARGET_RW_BMSK                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_5_UPPER_TARGET_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xa20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xa20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_HW_BMSK                  0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_HW_SHFT                           8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_RW_BMSK                        0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_5_UPPR_LIMIT_ADDR_RW_SHFT                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xb00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xb00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_RMSK                                          0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_CTRL_1_FUNC_NUM_BMSK                          0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_CTRL_1_FUNC_NUM_SHFT                                20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_PH_BMSK                                        0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_PH_SHFT                                             18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_INCREASE_REGION_SIZE_BMSK                       0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_INCREASE_REGION_SIZE_SHFT                           13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_TH_BMSK                                         0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_TH_SHFT                                             12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_ATTR_BMSK                                        0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_ATTR_SHFT                                            9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_TD_BMSK                                          0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_TD_SHFT                                              8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_TC_BMSK                                           0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_TC_SHFT                                              5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_TYPE_BMSK                                         0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_5_TYPE_SHFT                                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xb04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xb04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_RMSK                                        0xfbebe7ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_REGION_EN_BMSK                              0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_REGION_EN_SHFT                                      31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_MATCH_MODE_BMSK                             0x40000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_MATCH_MODE_SHFT                                     30
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_INVERT_MODE_BMSK                            0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_INVERT_MODE_SHFT                                    29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_CFG_SHIFT_MODE_BMSK                         0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_CFG_SHIFT_MODE_SHFT                                 28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_FUZZY_TYPE_MATCH_CODE_BMSK                   0x8000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_FUZZY_TYPE_MATCH_CODE_SHFT                          27
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_RESPONSE_CODE_BMSK                           0x3000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_RESPONSE_CODE_SHFT                                  24
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_SINGLE_ADDR_LOC_TRANS_EN_BMSK                 0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_SINGLE_ADDR_LOC_TRANS_EN_SHFT                       23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_PH_MATCH_EN_BMSK                              0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_PH_MATCH_EN_SHFT                                    22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_MATCH_EN_BMSK                        0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_MATCH_EN_SHFT                              21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_FUNC_NUM_MATCH_EN_BMSK                         0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_FUNC_NUM_MATCH_EN_SHFT                              19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_TH_MATCH_EN_BMSK                               0x20000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_TH_MATCH_EN_SHFT                                    17
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_ATTR_MATCH_EN_BMSK                             0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_ATTR_MATCH_EN_SHFT                                  16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_TD_MATCH_EN_BMSK                                0x8000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_TD_MATCH_EN_SHFT                                    15
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_TC_MATCH_EN_BMSK                                0x4000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_TC_MATCH_EN_SHFT                                    14
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_TYPE_MATCH_MODE_BMSK                        0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_TYPE_MATCH_MODE_SHFT                            13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_BAR_NUM_BMSK                                     0x700
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_BAR_NUM_SHFT                                         8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_BMSK                                     0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_5_MSG_CODE_SHFT                                        0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xb08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xb08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_RMSK                                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_HW_BMSK                                 0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_5_LWR_BASE_HW_SHFT                                     0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xb0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xb0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_UPPER_BASE_RW_BMSK                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_5_UPPER_BASE_RW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_ADDR                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xb10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_OFFS                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xb10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_RMSK                                           0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_RW_BMSK                             0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_RW_SHFT                                     12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_HW_BMSK                                  0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_LIMIT_ADDR_HW_SHFT                                      4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_CBUF_INCR_BMSK                                        0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_5_CBUF_INCR_SHFT                                          0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xb14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xb14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_RW_BMSK                        0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_RW_SHFT                                12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_HW_BMSK                             0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_5_LWR_TARGET_HW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_ADDR                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xb18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_OFFS                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xb18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_RMSK                                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_UPPER_TARGET_RW_BMSK                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_5_UPPER_TARGET_RW_SHFT                             0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xb20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xb20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_HW_BMSK                   0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_HW_SHFT                            8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_RW_BMSK                         0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_5_UPPR_LIMIT_ADDR_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xc00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xc00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_RMSK                                         0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_CTRL_1_FUNC_NUM_BMSK                         0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_CTRL_1_FUNC_NUM_SHFT                               20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_PH_BMSK                                       0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_PH_SHFT                                            18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_INCREASE_REGION_SIZE_BMSK                      0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_INCREASE_REGION_SIZE_SHFT                          13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_TH_BMSK                                        0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_TH_SHFT                                            12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_ATTR_BMSK                                       0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_ATTR_SHFT                                           9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_TD_BMSK                                         0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_TD_SHFT                                             8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_TC_BMSK                                          0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_TC_SHFT                                             5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_TYPE_BMSK                                        0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_6_TYPE_SHFT                                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xc04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xc04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_RMSK                                       0xb0f9ffff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_REGION_EN_BMSK                             0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_REGION_EN_SHFT                                     31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_INVERT_MODE_BMSK                           0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_INVERT_MODE_SHFT                                   29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_CFG_SHIFT_MODE_BMSK                        0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_CFG_SHIFT_MODE_SHFT                                28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_HEADER_SUBSTITUTE_EN_BMSK                    0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_HEADER_SUBSTITUTE_EN_SHFT                          23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_INHIBIT_PAYLOAD_BMSK                         0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_INHIBIT_PAYLOAD_SHFT                               22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_TLP_HEADER_FIELDS_BYPASS_BMSK                0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_TLP_HEADER_FIELDS_BYPASS_SHFT                      21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_SNP_BMSK                                     0x100000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_SNP_SHFT                                           20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_FUNC_BYPASS_BMSK                              0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_FUNC_BYPASS_SHFT                                   19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_SUBSTITUTE_EN_BMSK                        0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_SUBSTITUTE_EN_SHFT                             16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_BMSK                                       0xff00
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_TAG_SHFT                                            8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_MSG_CODE_BMSK                                    0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_6_MSG_CODE_SHFT                                       0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xc08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xc08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_RMSK                                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_RW_BMSK                           0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_RW_SHFT                                   12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_HW_BMSK                                0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_6_LWR_BASE_HW_SHFT                                    0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xc0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xc0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_UPPER_BASE_RW_BMSK                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_6_UPPER_BASE_RW_SHFT                                0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xc10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_OFFS                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xc10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_RMSK                                          0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_HW_BMSK                                 0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_LIMIT_ADDR_HW_SHFT                                     4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_CBUF_INCR_BMSK                                       0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_6_CBUF_INCR_SHFT                                         0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xc14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xc14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_LWR_TARGET_RW_OUTBOUND_BMSK              0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_6_LWR_TARGET_RW_OUTBOUND_SHFT                       0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_ADDR                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xc18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_OFFS                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xc18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_RMSK                                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_UPPER_TARGET_RW_BMSK                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_6_UPPER_TARGET_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xc20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xc20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_HW_BMSK                  0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_HW_SHFT                           8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_RW_BMSK                        0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_6_UPPR_LIMIT_ADDR_RW_SHFT                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xd00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xd00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_RMSK                                          0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_CTRL_1_FUNC_NUM_BMSK                          0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_CTRL_1_FUNC_NUM_SHFT                                20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_PH_BMSK                                        0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_PH_SHFT                                             18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_INCREASE_REGION_SIZE_BMSK                       0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_INCREASE_REGION_SIZE_SHFT                           13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_TH_BMSK                                         0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_TH_SHFT                                             12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_ATTR_BMSK                                        0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_ATTR_SHFT                                            9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_TD_BMSK                                          0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_TD_SHFT                                              8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_TC_BMSK                                           0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_TC_SHFT                                              5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_TYPE_BMSK                                         0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_6_TYPE_SHFT                                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xd04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xd04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_RMSK                                        0xfbebe7ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_REGION_EN_BMSK                              0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_REGION_EN_SHFT                                      31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_MATCH_MODE_BMSK                             0x40000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_MATCH_MODE_SHFT                                     30
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_INVERT_MODE_BMSK                            0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_INVERT_MODE_SHFT                                    29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_CFG_SHIFT_MODE_BMSK                         0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_CFG_SHIFT_MODE_SHFT                                 28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_FUZZY_TYPE_MATCH_CODE_BMSK                   0x8000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_FUZZY_TYPE_MATCH_CODE_SHFT                          27
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_RESPONSE_CODE_BMSK                           0x3000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_RESPONSE_CODE_SHFT                                  24
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_SINGLE_ADDR_LOC_TRANS_EN_BMSK                 0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_SINGLE_ADDR_LOC_TRANS_EN_SHFT                       23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_PH_MATCH_EN_BMSK                              0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_PH_MATCH_EN_SHFT                                    22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_MATCH_EN_BMSK                        0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_MATCH_EN_SHFT                              21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_FUNC_NUM_MATCH_EN_BMSK                         0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_FUNC_NUM_MATCH_EN_SHFT                              19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_TH_MATCH_EN_BMSK                               0x20000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_TH_MATCH_EN_SHFT                                    17
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_ATTR_MATCH_EN_BMSK                             0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_ATTR_MATCH_EN_SHFT                                  16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_TD_MATCH_EN_BMSK                                0x8000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_TD_MATCH_EN_SHFT                                    15
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_TC_MATCH_EN_BMSK                                0x4000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_TC_MATCH_EN_SHFT                                    14
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_TYPE_MATCH_MODE_BMSK                        0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_TYPE_MATCH_MODE_SHFT                            13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_BAR_NUM_BMSK                                     0x700
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_BAR_NUM_SHFT                                         8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_BMSK                                     0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_6_MSG_CODE_SHFT                                        0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xd08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xd08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_RMSK                                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_HW_BMSK                                 0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_6_LWR_BASE_HW_SHFT                                     0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xd0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xd0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_UPPER_BASE_RW_BMSK                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_6_UPPER_BASE_RW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_ADDR                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xd10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_OFFS                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xd10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_RMSK                                           0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_RW_BMSK                             0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_RW_SHFT                                     12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_HW_BMSK                                  0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_LIMIT_ADDR_HW_SHFT                                      4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_CBUF_INCR_BMSK                                        0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_6_CBUF_INCR_SHFT                                          0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xd14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xd14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_RW_BMSK                        0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_RW_SHFT                                12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_HW_BMSK                             0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_6_LWR_TARGET_HW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_ADDR                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xd18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_OFFS                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xd18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_RMSK                                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_UPPER_TARGET_RW_BMSK                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_6_UPPER_TARGET_RW_SHFT                             0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xd20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xd20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_HW_BMSK                   0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_HW_SHFT                            8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_RW_BMSK                         0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_6_UPPR_LIMIT_ADDR_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xe00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xe00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_RMSK                                         0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_CTRL_1_FUNC_NUM_BMSK                         0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_CTRL_1_FUNC_NUM_SHFT                               20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_PH_BMSK                                       0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_PH_SHFT                                            18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_INCREASE_REGION_SIZE_BMSK                      0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_INCREASE_REGION_SIZE_SHFT                          13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_TH_BMSK                                        0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_TH_SHFT                                            12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_ATTR_BMSK                                       0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_ATTR_SHFT                                           9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_TD_BMSK                                         0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_TD_SHFT                                             8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_TC_BMSK                                          0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_TC_SHFT                                             5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_TYPE_BMSK                                        0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_OUTBOUND_7_TYPE_SHFT                                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xe04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xe04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_RMSK                                       0xb0f9ffff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_REGION_EN_BMSK                             0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_REGION_EN_SHFT                                     31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_INVERT_MODE_BMSK                           0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_INVERT_MODE_SHFT                                   29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_CFG_SHIFT_MODE_BMSK                        0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_CFG_SHIFT_MODE_SHFT                                28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_HEADER_SUBSTITUTE_EN_BMSK                    0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_HEADER_SUBSTITUTE_EN_SHFT                          23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_INHIBIT_PAYLOAD_BMSK                         0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_INHIBIT_PAYLOAD_SHFT                               22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_TLP_HEADER_FIELDS_BYPASS_BMSK                0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_TLP_HEADER_FIELDS_BYPASS_SHFT                      21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_SNP_BMSK                                     0x100000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_SNP_SHFT                                           20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_FUNC_BYPASS_BMSK                              0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_FUNC_BYPASS_SHFT                                   19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_SUBSTITUTE_EN_BMSK                        0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_SUBSTITUTE_EN_SHFT                             16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_BMSK                                       0xff00
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_TAG_SHFT                                            8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_MSG_CODE_BMSK                                    0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_OUTBOUND_7_MSG_CODE_SHFT                                       0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_ADDR                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xe08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_OFFS                                       (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xe08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_RMSK                                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_RW_BMSK                           0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_RW_SHFT                                   12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_HW_BMSK                                0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_OUTBOUND_7_LWR_BASE_HW_SHFT                                    0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xe0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xe0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_UPPER_BASE_RW_BMSK                       0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_OUTBOUND_7_UPPER_BASE_RW_SHFT                                0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xe10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_OFFS                                          (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xe10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_RMSK                                          0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_HW_BMSK                                 0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_LIMIT_ADDR_HW_SHFT                                     4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_CBUF_INCR_BMSK                                       0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_OUTBOUND_7_CBUF_INCR_SHFT                                         0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xe14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xe14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_LWR_TARGET_RW_OUTBOUND_BMSK              0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_OUTBOUND_7_LWR_TARGET_RW_OUTBOUND_SHFT                       0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_ADDR                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xe18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_OFFS                                   (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xe18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_RMSK                                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_UPPER_TARGET_RW_BMSK                   0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_OUTBOUND_7_UPPER_TARGET_RW_SHFT                            0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xe20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_OFFS                                     (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xe20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_RMSK                                     0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_HW_BMSK                  0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_HW_SHFT                           8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_RW_BMSK                        0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_OUTBOUND_7_UPPR_LIMIT_ADDR_RW_SHFT                           0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xf00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xf00)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_RMSK                                          0x7c37ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_CTRL_1_FUNC_NUM_BMSK                          0x700000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_CTRL_1_FUNC_NUM_SHFT                                20
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_PH_BMSK                                        0xc0000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_PH_SHFT                                             18
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_INCREASE_REGION_SIZE_BMSK                       0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_INCREASE_REGION_SIZE_SHFT                           13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_TH_BMSK                                         0x1000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_TH_SHFT                                             12
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_ATTR_BMSK                                        0x600
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_ATTR_SHFT                                            9
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_TD_BMSK                                          0x100
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_TD_SHFT                                              8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_TC_BMSK                                           0xe0
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_TC_SHFT                                              5
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_TYPE_BMSK                                         0x1f
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_1_OFF_INBOUND_7_TYPE_SHFT                                            0

#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xf04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xf04)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_RMSK                                        0xfbebe7ff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_REGION_EN_BMSK                              0x80000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_REGION_EN_SHFT                                      31
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_MATCH_MODE_BMSK                             0x40000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_MATCH_MODE_SHFT                                     30
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_INVERT_MODE_BMSK                            0x20000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_INVERT_MODE_SHFT                                    29
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_CFG_SHIFT_MODE_BMSK                         0x10000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_CFG_SHIFT_MODE_SHFT                                 28
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_FUZZY_TYPE_MATCH_CODE_BMSK                   0x8000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_FUZZY_TYPE_MATCH_CODE_SHFT                          27
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_RESPONSE_CODE_BMSK                           0x3000000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_RESPONSE_CODE_SHFT                                  24
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_SINGLE_ADDR_LOC_TRANS_EN_BMSK                 0x800000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_SINGLE_ADDR_LOC_TRANS_EN_SHFT                       23
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_PH_MATCH_EN_BMSK                              0x400000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_PH_MATCH_EN_SHFT                                    22
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_MATCH_EN_BMSK                        0x200000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_MATCH_EN_SHFT                              21
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_FUNC_NUM_MATCH_EN_BMSK                         0x80000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_FUNC_NUM_MATCH_EN_SHFT                              19
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_TH_MATCH_EN_BMSK                               0x20000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_TH_MATCH_EN_SHFT                                    17
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_ATTR_MATCH_EN_BMSK                             0x10000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_ATTR_MATCH_EN_SHFT                                  16
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_TD_MATCH_EN_BMSK                                0x8000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_TD_MATCH_EN_SHFT                                    15
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_TC_MATCH_EN_BMSK                                0x4000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_TC_MATCH_EN_SHFT                                    14
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_TYPE_MATCH_MODE_BMSK                        0x2000
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_TYPE_MATCH_MODE_SHFT                            13
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_BAR_NUM_BMSK                                     0x700
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_BAR_NUM_SHFT                                         8
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_BMSK                                     0xff
#define HWIO_PCIE_0_DM_IATUIATU_REGION_CTRL_2_OFF_INBOUND_7_MSG_CODE_SHFT                                        0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_ADDR                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xf08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_OFFS                                        (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xf08)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_RMSK                                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_RW_BMSK                            0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_RW_SHFT                                    12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_HW_BMSK                                 0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_BASE_ADDR_OFF_INBOUND_7_LWR_BASE_HW_SHFT                                     0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xf0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xf0c)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_UPPER_BASE_RW_BMSK                        0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_BASE_ADDR_OFF_INBOUND_7_UPPER_BASE_RW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_ADDR                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xf10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_OFFS                                           (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xf10)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_RMSK                                           0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_RW_BMSK                             0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_RW_SHFT                                     12
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_HW_BMSK                                  0xff0
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_LIMIT_ADDR_HW_SHFT                                      4
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_CBUF_INCR_BMSK                                        0xf
#define HWIO_PCIE_0_DM_IATUIATU_LIMIT_ADDR_OFF_INBOUND_7_CBUF_INCR_SHFT                                          0

#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xf14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xf14)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_RW_BMSK                        0xfffff000
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_RW_SHFT                                12
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_HW_BMSK                             0xfff
#define HWIO_PCIE_0_DM_IATUIATU_LWR_TARGET_ADDR_OFF_INBOUND_7_LWR_TARGET_HW_SHFT                                 0

#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_ADDR                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xf18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_OFFS                                    (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xf18)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_RMSK                                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_UPPER_TARGET_RW_BMSK                    0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPER_TARGET_ADDR_OFF_INBOUND_7_UPPER_TARGET_RW_SHFT                             0

#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_ADDR                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE      + 0xf20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_OFFS                                      (PCIE_0_DM_IATUDWC_PCIE_DM_IATU_REG_BASE_OFFS + 0xf20)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_RMSK                                      0xffffffff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_IN                    \
                in_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_ADDR)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_INM(m)            \
                in_dword_masked(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_ADDR, m)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_OUT(v)            \
                out_dword(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_ADDR,v)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_ADDR,m,v,HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_IN)
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_HW_BMSK                   0xffffff00
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_HW_SHFT                            8
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_RW_BMSK                         0xff
#define HWIO_PCIE_0_DM_IATUIATU_UPPR_LIMIT_ADDR_OFF_INBOUND_7_UPPR_LIMIT_ADDR_RW_SHFT                            0


#endif /* __KAILUA_PCIE_0_H__ */
