TimeQuest Timing Analyzer report for tx_module
Fri Nov 04 18:40:59 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; tx_module                                           ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 203.38 MHz ; 203.38 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.917 ; -262.957           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -142.778                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                         ;
+--------+--------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.917 ; ps2_module:UUtop|ps2_decode_module:U2|i[0] ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.832      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.764 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.683      ;
; -3.715 ; ps2_module:UUtop|ps2_decode_module:U2|i[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.630      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.713 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.632      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.668 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.603      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.654 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.576     ; 4.079      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.647 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.566      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.642 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.066     ; 4.577      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
; -3.622 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.541      ;
+--------+--------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                             ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; ps2_tx_control_module:U1|NextState.10          ; ps2_tx_control_module:U1|NextState.10          ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; ps2_tx_control_module:U1|NextState.00          ; ps2_tx_control_module:U1|NextState.00          ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; ps2_tx_control_module:U1|NextState.01          ; ps2_tx_control_module:U1|NextState.01          ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; ps2_tx_control_module:U1|NextState.11          ; ps2_tx_control_module:U1|NextState.11          ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; ps2_tx_control_module:U1|isEn                  ; ps2_tx_control_module:U1|isEn                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; tx_module:U2|tx_control_module:U2|isDone       ; tx_module:U2|tx_control_module:U2|isDone       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_module:U2|tx_control_module:U2|i[2]         ; tx_module:U2|tx_control_module:U2|i[2]         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_module:U2|tx_control_module:U2|i[0]         ; tx_module:U2|tx_control_module:U2|i[0]         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_module:U2|tx_control_module:U2|i[3]         ; tx_module:U2|tx_control_module:U2|i[3]         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_module:U2|tx_control_module:U2|i[1]         ; tx_module:U2|tx_control_module:U2|i[1]         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.630 ; ps2_tx_control_module:U1|counter[22]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.418      ;
; 0.632 ; ps2_tx_control_module:U1|counter[24]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.420      ;
; 0.743 ; ps2_tx_control_module:U1|counter[23]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.057      ;
; 0.743 ; ps2_tx_control_module:U1|counter[25]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.057      ;
; 0.753 ; ps2_tx_control_module:U1|counter[21]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.541      ;
; 0.760 ; ps2_tx_control_module:U1|counter[3]            ; ps2_tx_control_module:U1|counter[3]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; ps2_tx_control_module:U1|counter[15]           ; ps2_tx_control_module:U1|counter[15]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; ps2_tx_control_module:U1|counter[19]           ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; ps2_tx_control_module:U1|counter[1]            ; ps2_tx_control_module:U1|counter[1]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ps2_tx_control_module:U1|counter[5]            ; ps2_tx_control_module:U1|counter[5]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ps2_tx_control_module:U1|counter[11]           ; ps2_tx_control_module:U1|counter[11]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ps2_tx_control_module:U1|counter[13]           ; ps2_tx_control_module:U1|counter[13]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; ps2_tx_control_module:U1|counter[17]           ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; ps2_tx_control_module:U1|counter[21]           ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; ps2_tx_control_module:U1|counter[27]           ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; ps2_tx_control_module:U1|counter[29]           ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; ps2_tx_control_module:U1|counter[31]           ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; ps2_tx_control_module:U1|counter[16]           ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; ps2_tx_control_module:U1|counter[18]           ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; ps2_tx_control_module:U1|counter[2]            ; ps2_tx_control_module:U1|counter[2]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ps2_tx_control_module:U1|counter[6]            ; ps2_tx_control_module:U1|counter[6]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ps2_tx_control_module:U1|counter[7]            ; ps2_tx_control_module:U1|counter[7]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ps2_tx_control_module:U1|counter[9]            ; ps2_tx_control_module:U1|counter[9]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; ps2_tx_control_module:U1|counter[22]           ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; ps2_tx_control_module:U1|counter[4]            ; ps2_tx_control_module:U1|counter[4]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ps2_tx_control_module:U1|counter[12]           ; ps2_tx_control_module:U1|counter[12]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ps2_tx_control_module:U1|counter[14]           ; ps2_tx_control_module:U1|counter[14]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; ps2_tx_control_module:U1|counter[20]           ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; ps2_tx_control_module:U1|counter[30]           ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; ps2_tx_control_module:U1|CurrentState.10       ; ps2_tx_control_module:U1|isEn                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; ps2_tx_control_module:U1|counter[8]            ; ps2_tx_control_module:U1|counter[8]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; ps2_tx_control_module:U1|counter[10]           ; ps2_tx_control_module:U1|counter[10]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; ps2_tx_control_module:U1|counter[24]           ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; ps2_tx_control_module:U1|counter[26]           ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; ps2_tx_control_module:U1|counter[28]           ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.059      ;
; 0.766 ; tx_module:U2|tx_bps_module:U1|Count_BPS[8]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.063      ;
; 0.770 ; tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.063      ;
; 0.770 ; tx_module:U2|tx_bps_module:U1|Count_BPS[1]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[1]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.063      ;
; 0.770 ; ps2_tx_control_module:U1|counter[22]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.558      ;
; 0.771 ; ps2_tx_control_module:U1|counter[20]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.559      ;
; 0.772 ; tx_module:U2|tx_bps_module:U1|Count_BPS[11]    ; tx_module:U2|tx_bps_module:U1|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; tx_module:U2|tx_bps_module:U1|Count_BPS[9]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; tx_module:U2|tx_bps_module:U1|Count_BPS[7]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; tx_module:U2|tx_bps_module:U1|Count_BPS[4]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; tx_module:U2|tx_bps_module:U1|Count_BPS[2]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; tx_module:U2|tx_bps_module:U1|Count_BPS[10]    ; tx_module:U2|tx_bps_module:U1|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.066      ;
; 0.774 ; tx_module:U2|tx_bps_module:U1|Count_BPS[6]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.067      ;
; 0.786 ; ps2_tx_control_module:U1|counter[0]            ; ps2_tx_control_module:U1|counter[0]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.079      ;
; 0.795 ; tx_module:U2|tx_bps_module:U1|Count_BPS[0]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[0]     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.088      ;
; 0.797 ; tx_module:U2|tx_control_module:U2|i[2]         ; tx_module:U2|tx_control_module:U2|i[0]         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.089      ;
; 0.807 ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; ps2_keyboard_to_hex:UU0|KeyBoardData[4]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.100      ;
; 0.819 ; tx_module:U2|tx_control_module:U2|i[0]         ; tx_module:U2|tx_control_module:U2|i[1]         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.111      ;
; 0.825 ; tx_module:U2|tx_control_module:U2|i[0]         ; tx_module:U2|tx_control_module:U2|i[2]         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.117      ;
; 0.825 ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.119      ;
; 0.892 ; ps2_tx_control_module:U1|counter[19]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.680      ;
; 0.893 ; ps2_tx_control_module:U1|counter[21]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.681      ;
; 0.900 ; ps2_tx_control_module:U1|CurrentState.11       ; ps2_tx_control_module:U1|NextState.11          ; CLK          ; CLK         ; 0.000        ; 0.575      ; 1.687      ;
; 0.903 ; ps2_tx_control_module:U1|CurrentState.11       ; ps2_tx_control_module:U1|NextState.01          ; CLK          ; CLK         ; 0.000        ; 0.575      ; 1.690      ;
; 0.910 ; ps2_tx_control_module:U1|counter[18]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.698      ;
; 0.911 ; ps2_tx_control_module:U1|counter[20]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.699      ;
; 0.954 ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F1   ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F2   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.248      ;
; 0.962 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_keyboard_to_hex:UU0|KeyBoardData[1]        ; CLK          ; CLK         ; 0.000        ; 0.556      ; 1.730      ;
; 0.973 ; ps2_tx_control_module:U1|NextState.10          ; ps2_tx_control_module:U1|CurrentState.10       ; CLK          ; CLK         ; 0.000        ; -0.392     ; 0.793      ;
; 0.980 ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; ps2_keyboard_to_hex:UU0|LED[1]                 ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.278      ;
; 0.997 ; ps2_tx_control_module:U1|CurrentState.01       ; ps2_tx_control_module:U1|NextState.00          ; CLK          ; CLK         ; 0.000        ; 0.575      ; 1.784      ;
; 1.008 ; ps2_tx_control_module:U1|CurrentState.01       ; ps2_tx_control_module:U1|NextState.10          ; CLK          ; CLK         ; 0.000        ; 0.575      ; 1.795      ;
; 1.011 ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; ps2_keyboard_to_hex:UU0|KeyBoardData[2]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.304      ;
; 1.011 ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; ps2_keyboard_to_hex:UU0|KeyBoardData[3]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.304      ;
; 1.011 ; tx_module:U2|tx_control_module:U2|i[3]         ; tx_module:U2|tx_control_module:U2|i[0]         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.302      ;
; 1.015 ; tx_module:U2|tx_control_module:U2|i[3]         ; tx_module:U2|tx_control_module:U2|i[2]         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.306      ;
; 1.017 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_keyboard_to_hex:UU0|KeyBoardData[3]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.311      ;
; 1.018 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_keyboard_to_hex:UU0|KeyBoardData[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.312      ;
; 1.030 ; ps2_tx_control_module:U1|CurrentState.10       ; ps2_tx_control_module:U1|NextState.11          ; CLK          ; CLK         ; 0.000        ; 0.575      ; 1.817      ;
; 1.032 ; ps2_tx_control_module:U1|counter[17]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.820      ;
; 1.032 ; ps2_tx_control_module:U1|counter[19]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.820      ;
; 1.040 ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.334      ;
; 1.049 ; ps2_tx_control_module:U1|counter[16]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.576      ; 1.837      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F1   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F2   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.00       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.01       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.10       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.11       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.00          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.01          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.10          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.11          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[20]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[21]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[22]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[23]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[24]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[25]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[26]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[27]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[28]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[29]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[30]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[31]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|isEn                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|isDone       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|rTX          ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[0]        ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[5]        ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[6]        ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[2]                 ;
; 0.237  ; 0.425        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[2]        ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; 3.559 ; 4.000 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; 3.388 ; 3.679 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; -3.052 ; -3.476 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; -2.484 ; -2.760 ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LED[*]     ; CLK        ; 7.732 ; 7.490 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 7.078 ; 6.877 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 7.432 ; 7.234 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 7.732 ; 7.490 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 7.682 ; 7.420 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 7.722 ; 7.922 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LED[*]     ; CLK        ; 6.831 ; 6.633 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 6.831 ; 6.633 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 7.171 ; 6.976 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 7.460 ; 7.223 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 7.411 ; 7.155 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 7.445 ; 7.641 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 220.65 MHz ; 220.65 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.532 ; -240.201          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -142.778                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                          ;
+--------+--------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.532 ; ps2_module:UUtop|ps2_decode_module:U2|i[0] ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.456      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.495 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.424      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.421 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.363      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.410 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.339      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.313      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.381 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.539     ; 3.844      ;
; -3.356 ; ps2_module:UUtop|ps2_decode_module:U2|i[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 4.280      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.348 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.277      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
; -3.344 ; ps2_tx_control_module:U1|counter[10]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.060     ; 4.286      ;
+--------+--------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; ps2_tx_control_module:U1|NextState.10          ; ps2_tx_control_module:U1|NextState.10          ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; ps2_tx_control_module:U1|NextState.00          ; ps2_tx_control_module:U1|NextState.00          ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; ps2_tx_control_module:U1|NextState.01          ; ps2_tx_control_module:U1|NextState.01          ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; ps2_tx_control_module:U1|NextState.11          ; ps2_tx_control_module:U1|NextState.11          ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.401 ; ps2_tx_control_module:U1|isEn                  ; ps2_tx_control_module:U1|isEn                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; tx_module:U2|tx_control_module:U2|isDone       ; tx_module:U2|tx_control_module:U2|isDone       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_module:U2|tx_control_module:U2|i[2]         ; tx_module:U2|tx_control_module:U2|i[2]         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_module:U2|tx_control_module:U2|i[0]         ; tx_module:U2|tx_control_module:U2|i[0]         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_module:U2|tx_control_module:U2|i[3]         ; tx_module:U2|tx_control_module:U2|i[3]         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; tx_module:U2|tx_control_module:U2|i[1]         ; tx_module:U2|tx_control_module:U2|i[1]         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.560 ; ps2_tx_control_module:U1|counter[22]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.294      ;
; 0.564 ; ps2_tx_control_module:U1|counter[24]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.298      ;
; 0.655 ; ps2_tx_control_module:U1|counter[21]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.389      ;
; 0.682 ; ps2_tx_control_module:U1|counter[22]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.416      ;
; 0.684 ; ps2_tx_control_module:U1|counter[20]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.418      ;
; 0.689 ; ps2_tx_control_module:U1|counter[25]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.976      ;
; 0.689 ; ps2_tx_control_module:U1|counter[23]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.976      ;
; 0.704 ; ps2_tx_control_module:U1|counter[3]            ; ps2_tx_control_module:U1|counter[3]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; ps2_tx_control_module:U1|counter[5]            ; ps2_tx_control_module:U1|counter[5]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; ps2_tx_control_module:U1|counter[13]           ; ps2_tx_control_module:U1|counter[13]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; ps2_tx_control_module:U1|counter[15]           ; ps2_tx_control_module:U1|counter[15]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; ps2_tx_control_module:U1|counter[11]           ; ps2_tx_control_module:U1|counter[11]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; ps2_tx_control_module:U1|counter[19]           ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; ps2_tx_control_module:U1|counter[21]           ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; ps2_tx_control_module:U1|counter[29]           ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; ps2_tx_control_module:U1|counter[1]            ; ps2_tx_control_module:U1|counter[1]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; ps2_tx_control_module:U1|counter[17]           ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; ps2_tx_control_module:U1|counter[27]           ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; ps2_tx_control_module:U1|counter[31]           ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; ps2_tx_control_module:U1|counter[6]            ; ps2_tx_control_module:U1|counter[6]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; ps2_tx_control_module:U1|counter[9]            ; ps2_tx_control_module:U1|counter[9]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; ps2_tx_control_module:U1|counter[22]           ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; ps2_tx_control_module:U1|counter[7]            ; ps2_tx_control_module:U1|counter[7]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; ps2_tx_control_module:U1|counter[2]            ; ps2_tx_control_module:U1|counter[2]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; ps2_tx_control_module:U1|counter[14]           ; ps2_tx_control_module:U1|counter[14]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; ps2_tx_control_module:U1|counter[16]           ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; ps2_tx_control_module:U1|counter[18]           ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; ps2_tx_control_module:U1|counter[4]            ; ps2_tx_control_module:U1|counter[4]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; ps2_tx_control_module:U1|counter[10]           ; ps2_tx_control_module:U1|counter[10]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; ps2_tx_control_module:U1|counter[12]           ; ps2_tx_control_module:U1|counter[12]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; ps2_tx_control_module:U1|counter[8]            ; ps2_tx_control_module:U1|counter[8]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; ps2_tx_control_module:U1|counter[20]           ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; ps2_tx_control_module:U1|counter[26]           ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; ps2_tx_control_module:U1|counter[28]           ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; ps2_tx_control_module:U1|counter[30]           ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; ps2_tx_control_module:U1|counter[24]           ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.980      ;
; 0.713 ; tx_module:U2|tx_bps_module:U1|Count_BPS[8]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; tx_module:U2|tx_bps_module:U1|Count_BPS[4]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; tx_module:U2|tx_bps_module:U1|Count_BPS[1]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[1]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; ps2_tx_control_module:U1|CurrentState.10       ; ps2_tx_control_module:U1|isEn                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.983      ;
; 0.717 ; tx_module:U2|tx_bps_module:U1|Count_BPS[11]    ; tx_module:U2|tx_bps_module:U1|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; tx_module:U2|tx_bps_module:U1|Count_BPS[7]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; tx_module:U2|tx_bps_module:U1|Count_BPS[2]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; tx_module:U2|tx_bps_module:U1|Count_BPS[10]    ; tx_module:U2|tx_bps_module:U1|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.985      ;
; 0.718 ; tx_module:U2|tx_bps_module:U1|Count_BPS[9]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.985      ;
; 0.721 ; tx_module:U2|tx_bps_module:U1|Count_BPS[6]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.988      ;
; 0.732 ; ps2_tx_control_module:U1|counter[0]            ; ps2_tx_control_module:U1|counter[0]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.000      ;
; 0.743 ; tx_module:U2|tx_bps_module:U1|Count_BPS[0]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[0]     ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.010      ;
; 0.743 ; tx_module:U2|tx_control_module:U2|i[2]         ; tx_module:U2|tx_control_module:U2|i[0]         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.010      ;
; 0.751 ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; ps2_keyboard_to_hex:UU0|KeyBoardData[4]        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.018      ;
; 0.763 ; tx_module:U2|tx_control_module:U2|i[0]         ; tx_module:U2|tx_control_module:U2|i[1]         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.030      ;
; 0.770 ; tx_module:U2|tx_control_module:U2|i[0]         ; tx_module:U2|tx_control_module:U2|i[2]         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.037      ;
; 0.771 ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.039      ;
; 0.776 ; ps2_tx_control_module:U1|counter[19]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.510      ;
; 0.777 ; ps2_tx_control_module:U1|counter[21]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.511      ;
; 0.806 ; ps2_tx_control_module:U1|counter[18]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.540      ;
; 0.806 ; ps2_tx_control_module:U1|counter[20]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.540      ;
; 0.818 ; ps2_tx_control_module:U1|CurrentState.11       ; ps2_tx_control_module:U1|NextState.11          ; CLK          ; CLK         ; 0.000        ; 0.542      ; 1.555      ;
; 0.821 ; ps2_tx_control_module:U1|CurrentState.11       ; ps2_tx_control_module:U1|NextState.01          ; CLK          ; CLK         ; 0.000        ; 0.542      ; 1.558      ;
; 0.857 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_keyboard_to_hex:UU0|KeyBoardData[1]        ; CLK          ; CLK         ; 0.000        ; 0.516      ; 1.568      ;
; 0.866 ; ps2_tx_control_module:U1|CurrentState.01       ; ps2_tx_control_module:U1|NextState.00          ; CLK          ; CLK         ; 0.000        ; 0.542      ; 1.603      ;
; 0.873 ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; ps2_keyboard_to_hex:UU0|LED[1]                 ; CLK          ; CLK         ; 0.000        ; 0.076      ; 1.144      ;
; 0.883 ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F1   ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F2   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.151      ;
; 0.896 ; ps2_tx_control_module:U1|CurrentState.01       ; ps2_tx_control_module:U1|NextState.10          ; CLK          ; CLK         ; 0.000        ; 0.542      ; 1.633      ;
; 0.898 ; ps2_tx_control_module:U1|counter[19]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.632      ;
; 0.903 ; ps2_tx_control_module:U1|counter[17]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.637      ;
; 0.917 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_keyboard_to_hex:UU0|KeyBoardData[2]        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.187      ;
; 0.919 ; ps2_tx_control_module:U1|NextState.10          ; ps2_tx_control_module:U1|CurrentState.10       ; CLK          ; CLK         ; 0.000        ; -0.377     ; 0.737      ;
; 0.927 ; ps2_tx_control_module:U1|counter[16]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.661      ;
; 0.928 ; ps2_tx_control_module:U1|counter[18]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.539      ; 1.662      ;
; 0.937 ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; ps2_keyboard_to_hex:UU0|KeyBoardData[2]        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.204      ;
; 0.937 ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; ps2_keyboard_to_hex:UU0|KeyBoardData[3]        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.204      ;
; 0.940 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_keyboard_to_hex:UU0|KeyBoardData[3]        ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.210      ;
; 0.954 ; ps2_tx_control_module:U1|CurrentState.10       ; ps2_tx_control_module:U1|NextState.11          ; CLK          ; CLK         ; 0.000        ; 0.542      ; 1.691      ;
; 0.957 ; tx_module:U2|tx_control_module:U2|i[3]         ; tx_module:U2|tx_control_module:U2|i[0]         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.223      ;
; 0.962 ; tx_module:U2|tx_control_module:U2|i[3]         ; tx_module:U2|tx_control_module:U2|i[2]         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.228      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F1   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F2   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.00       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.01       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.10       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.11       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.00          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.01          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.10          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.11          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[20]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[21]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[22]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[23]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[24]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[25]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[26]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[27]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[28]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[29]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[30]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[31]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|isEn                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|isDone       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|rTX          ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[4]        ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[5] ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; 3.159 ; 3.543 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; 3.069 ; 3.147 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; -2.704 ; -3.073 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; -2.229 ; -2.341 ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LED[*]     ; CLK        ; 7.091 ; 6.709 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 6.450 ; 6.164 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 6.798 ; 6.479 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 7.091 ; 6.709 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 7.042 ; 6.650 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 6.920 ; 7.270 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LED[*]     ; CLK        ; 6.205 ; 5.926 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 6.205 ; 5.926 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 6.542 ; 6.230 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 6.822 ; 6.450 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 6.776 ; 6.395 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 6.653 ; 6.994 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.092 ; -62.537           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -125.184                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                          ;
+--------+--------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.092 ; ps2_module:UUtop|ps2_decode_module:U2|i[0] ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.038      ;
; -1.090 ; ps2_module:UUtop|ps2_decode_module:U2|i[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.036      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.026 ; ps2_tx_control_module:U1|counter[20]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.976      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.004 ; ps2_tx_control_module:U1|counter[4]        ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.030     ; 1.961      ;
; -1.003 ; ps2_module:UUtop|ps2_decode_module:U2|i[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.950      ;
; -0.999 ; ps2_module:UUtop|ps2_decode_module:U2|i[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.946      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.984 ; ps2_tx_control_module:U1|counter[24]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.934      ;
; -0.970 ; ps2_module:UUtop|ps2_decode_module:U2|i[0] ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.917      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_tx_control_module:U1|counter[25]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.715      ;
; -0.966 ; ps2_module:UUtop|ps2_decode_module:U2|i[0] ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.913      ;
; -0.964 ; ps2_module:UUtop|ps2_decode_module:U2|i[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.911      ;
; -0.952 ; ps2_module:UUtop|ps2_decode_module:U2|i[0] ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.898      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; ps2_tx_control_module:U1|counter[16]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.902      ;
; -0.950 ; ps2_module:UUtop|ps2_decode_module:U2|i[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.896      ;
; -0.949 ; ps2_module:UUtop|ps2_decode_module:U2|i[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.895      ;
; -0.936 ; ps2_module:UUtop|ps2_decode_module:U2|i[0] ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.883      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.935 ; ps2_tx_control_module:U1|counter[28]       ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.885      ;
; -0.934 ; ps2_tx_control_module:U1|counter[26]       ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.884      ;
; -0.934 ; ps2_tx_control_module:U1|counter[26]       ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.884      ;
; -0.934 ; ps2_tx_control_module:U1|counter[26]       ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.884      ;
; -0.934 ; ps2_tx_control_module:U1|counter[26]       ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.884      ;
; -0.934 ; ps2_tx_control_module:U1|counter[26]       ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.884      ;
+--------+--------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                              ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; ps2_tx_control_module:U1|NextState.10          ; ps2_tx_control_module:U1|NextState.10          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ps2_tx_control_module:U1|NextState.00          ; ps2_tx_control_module:U1|NextState.00          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ps2_tx_control_module:U1|NextState.01          ; ps2_tx_control_module:U1|NextState.01          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ps2_tx_control_module:U1|NextState.11          ; ps2_tx_control_module:U1|NextState.11          ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; tx_module:U2|tx_control_module:U2|isDone       ; tx_module:U2|tx_control_module:U2|isDone       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module:U2|tx_control_module:U2|i[2]         ; tx_module:U2|tx_control_module:U2|i[2]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module:U2|tx_control_module:U2|i[0]         ; tx_module:U2|tx_control_module:U2|i[0]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module:U2|tx_control_module:U2|i[3]         ; tx_module:U2|tx_control_module:U2|i[3]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_module:U2|tx_control_module:U2|i[1]         ; tx_module:U2|tx_control_module:U2|i[1]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2_tx_control_module:U1|isEn                  ; ps2_tx_control_module:U1|isEn                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; ps2_module:UUtop|ps2_decode_module:U2|rData[7] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; ps2_module:UUtop|ps2_decode_module:U2|rData[5] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.262 ; ps2_tx_control_module:U1|counter[22]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.584      ;
; 0.263 ; ps2_tx_control_module:U1|counter[24]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.585      ;
; 0.297 ; ps2_tx_control_module:U1|counter[23]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; ps2_tx_control_module:U1|counter[25]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.426      ;
; 0.302 ; ps2_tx_control_module:U1|counter[15]           ; ps2_tx_control_module:U1|counter[15]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; ps2_tx_control_module:U1|counter[31]           ; ps2_tx_control_module:U1|counter[31]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; ps2_tx_control_module:U1|counter[3]            ; ps2_tx_control_module:U1|counter[3]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; ps2_tx_control_module:U1|counter[5]            ; ps2_tx_control_module:U1|counter[5]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; ps2_tx_control_module:U1|counter[13]           ; ps2_tx_control_module:U1|counter[13]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; ps2_tx_control_module:U1|counter[1]            ; ps2_tx_control_module:U1|counter[1]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ps2_tx_control_module:U1|counter[6]            ; ps2_tx_control_module:U1|counter[6]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ps2_tx_control_module:U1|counter[7]            ; ps2_tx_control_module:U1|counter[7]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ps2_tx_control_module:U1|counter[11]           ; ps2_tx_control_module:U1|counter[11]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ps2_tx_control_module:U1|counter[17]           ; ps2_tx_control_module:U1|counter[17]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ps2_tx_control_module:U1|counter[19]           ; ps2_tx_control_module:U1|counter[19]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ps2_tx_control_module:U1|counter[21]           ; ps2_tx_control_module:U1|counter[21]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ps2_tx_control_module:U1|counter[27]           ; ps2_tx_control_module:U1|counter[27]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; ps2_tx_control_module:U1|counter[29]           ; ps2_tx_control_module:U1|counter[29]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; ps2_tx_control_module:U1|counter[2]            ; ps2_tx_control_module:U1|counter[2]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ps2_tx_control_module:U1|counter[8]            ; ps2_tx_control_module:U1|counter[8]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ps2_tx_control_module:U1|counter[9]            ; ps2_tx_control_module:U1|counter[9]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ps2_tx_control_module:U1|counter[14]           ; ps2_tx_control_module:U1|counter[14]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ps2_tx_control_module:U1|counter[16]           ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ps2_tx_control_module:U1|counter[22]           ; ps2_tx_control_module:U1|counter[22]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ps2_tx_control_module:U1|counter[18]           ; ps2_tx_control_module:U1|counter[18]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ps2_tx_control_module:U1|counter[4]            ; ps2_tx_control_module:U1|counter[4]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ps2_tx_control_module:U1|counter[10]           ; ps2_tx_control_module:U1|counter[10]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ps2_tx_control_module:U1|counter[12]           ; ps2_tx_control_module:U1|counter[12]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ps2_tx_control_module:U1|counter[24]           ; ps2_tx_control_module:U1|counter[24]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ps2_tx_control_module:U1|counter[20]           ; ps2_tx_control_module:U1|counter[20]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; ps2_tx_control_module:U1|counter[30]           ; ps2_tx_control_module:U1|counter[30]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; ps2_tx_control_module:U1|counter[26]           ; ps2_tx_control_module:U1|counter[26]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; ps2_tx_control_module:U1|counter[28]           ; ps2_tx_control_module:U1|counter[28]           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; tx_module:U2|tx_bps_module:U1|Count_BPS[8]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[8]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; tx_module:U2|tx_bps_module:U1|Count_BPS[7]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[7]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; tx_module:U2|tx_bps_module:U1|Count_BPS[4]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[4]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; tx_module:U2|tx_bps_module:U1|Count_BPS[1]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[1]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; tx_module:U2|tx_bps_module:U1|Count_BPS[11]    ; tx_module:U2|tx_bps_module:U1|Count_BPS[11]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; tx_module:U2|tx_bps_module:U1|Count_BPS[2]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[2]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; tx_module:U2|tx_bps_module:U1|Count_BPS[10]    ; tx_module:U2|tx_bps_module:U1|Count_BPS[10]    ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; tx_module:U2|tx_bps_module:U1|Count_BPS[9]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[9]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; tx_module:U2|tx_bps_module:U1|Count_BPS[6]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[6]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; ps2_tx_control_module:U1|CurrentState.10       ; ps2_tx_control_module:U1|isEn                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.432      ;
; 0.315 ; ps2_tx_control_module:U1|counter[0]            ; ps2_tx_control_module:U1|counter[0]            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; ps2_tx_control_module:U1|counter[21]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.637      ;
; 0.322 ; tx_module:U2|tx_bps_module:U1|Count_BPS[0]     ; tx_module:U2|tx_bps_module:U1|Count_BPS[0]     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.442      ;
; 0.325 ; tx_module:U2|tx_control_module:U2|i[2]         ; tx_module:U2|tx_control_module:U2|i[0]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.445      ;
; 0.328 ; ps2_tx_control_module:U1|counter[22]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.650      ;
; 0.329 ; ps2_tx_control_module:U1|counter[20]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.651      ;
; 0.330 ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ; ps2_keyboard_to_hex:UU0|KeyBoardData[4]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.450      ;
; 0.333 ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.454      ;
; 0.334 ; tx_module:U2|tx_control_module:U2|i[0]         ; tx_module:U2|tx_control_module:U2|i[1]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.454      ;
; 0.342 ; tx_module:U2|tx_control_module:U2|i[0]         ; tx_module:U2|tx_control_module:U2|i[2]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.462      ;
; 0.358 ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F1   ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F2   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.479      ;
; 0.362 ; ps2_tx_control_module:U1|CurrentState.11       ; ps2_tx_control_module:U1|NextState.11          ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.683      ;
; 0.364 ; ps2_tx_control_module:U1|CurrentState.11       ; ps2_tx_control_module:U1|NextState.01          ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.685      ;
; 0.381 ; ps2_tx_control_module:U1|counter[21]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.703      ;
; 0.381 ; ps2_tx_control_module:U1|counter[19]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.703      ;
; 0.385 ; ps2_tx_control_module:U1|NextState.10          ; ps2_tx_control_module:U1|CurrentState.10       ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.313      ;
; 0.387 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_keyboard_to_hex:UU0|KeyBoardData[1]        ; CLK          ; CLK         ; 0.000        ; 0.228      ; 0.699      ;
; 0.389 ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ; ps2_keyboard_to_hex:UU0|LED[1]                 ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.515      ;
; 0.395 ; tx_module:U2|tx_control_module:U2|i[3]         ; tx_module:U2|tx_control_module:U2|i[0]         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.514      ;
; 0.395 ; ps2_tx_control_module:U1|counter[20]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.717      ;
; 0.395 ; ps2_tx_control_module:U1|counter[18]           ; ps2_tx_control_module:U1|counter[23]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.717      ;
; 0.397 ; ps2_tx_control_module:U1|CurrentState.01       ; ps2_tx_control_module:U1|NextState.00          ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.718      ;
; 0.400 ; tx_module:U2|tx_control_module:U2|i[3]         ; tx_module:U2|tx_control_module:U2|i[2]         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.519      ;
; 0.402 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_keyboard_to_hex:UU0|KeyBoardData[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.523      ;
; 0.404 ; ps2_tx_control_module:U1|CurrentState.01       ; ps2_tx_control_module:U1|NextState.10          ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.725      ;
; 0.406 ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ; ps2_keyboard_to_hex:UU0|KeyBoardData[3]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.527      ;
; 0.412 ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; ps2_keyboard_to_hex:UU0|KeyBoardData[2]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.532      ;
; 0.412 ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ; ps2_keyboard_to_hex:UU0|KeyBoardData[3]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.532      ;
; 0.415 ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.536      ;
; 0.418 ; ps2_tx_control_module:U1|CurrentState.10       ; ps2_tx_control_module:U1|NextState.11          ; CLK          ; CLK         ; 0.000        ; 0.237      ; 0.739      ;
; 0.425 ; tx_module:U2|tx_control_module:U2|i[0]         ; tx_module:U2|tx_control_module:U2|i[3]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.546      ;
; 0.444 ; ps2_tx_control_module:U1|counter[15]           ; ps2_tx_control_module:U1|counter[16]           ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.572      ;
; 0.447 ; ps2_tx_control_module:U1|counter[19]           ; ps2_tx_control_module:U1|counter[25]           ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.769      ;
+-------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|KeyBoardData[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_keyboard_to_hex:UU0|LED[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|i[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|isDone   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_decode_module:U2|rData[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_module:UUtop|ps2_detect_module:U1|H2L_F2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.00       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.01       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.10       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|CurrentState.11       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.00          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.01          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.10          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.11          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[24]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[25]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[26]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[27]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[28]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[29]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[30]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[31]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|isEn                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ps2_tx_control_module:U1|rData[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_bps_module:U1|Count_BPS[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|i[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|isDone       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; tx_module:U2|tx_control_module:U2|rTX          ;
; -0.262 ; -0.078       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[23]           ;
; -0.262 ; -0.078       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ps2_tx_control_module:U1|counter[25]           ;
; -0.260 ; -0.076       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.00          ;
; -0.260 ; -0.076       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.01          ;
; -0.260 ; -0.076       ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ps2_tx_control_module:U1|NextState.10          ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; 1.632 ; 2.344 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; 1.514 ; 2.375 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; -1.406 ; -2.112 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; -1.152 ; -1.955 ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LED[*]     ; CLK        ; 3.568 ; 3.598 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 3.296 ; 3.288 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 3.455 ; 3.473 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 3.568 ; 3.598 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 3.540 ; 3.567 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 3.722 ; 3.665 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LED[*]     ; CLK        ; 3.191 ; 3.181 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 3.191 ; 3.181 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 3.344 ; 3.359 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 3.452 ; 3.479 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 3.427 ; 3.451 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 3.598 ; 3.546 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.917   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.917   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -262.957 ; 0.0   ; 0.0      ; 0.0     ; -142.778            ;
;  CLK             ; -262.957 ; 0.000 ; N/A      ; N/A     ; -142.778            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; 3.559 ; 4.000 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; 3.388 ; 3.679 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; PS2_CLK_Pin_In  ; CLK        ; -1.406 ; -2.112 ; Rise       ; CLK             ;
; PS2_Data_Pin_In ; CLK        ; -1.152 ; -1.955 ; Rise       ; CLK             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LED[*]     ; CLK        ; 7.732 ; 7.490 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 7.078 ; 6.877 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 7.432 ; 7.234 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 7.732 ; 7.490 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 7.682 ; 7.420 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 7.722 ; 7.922 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; LED[*]     ; CLK        ; 3.191 ; 3.181 ; Rise       ; CLK             ;
;  LED[0]    ; CLK        ; 3.191 ; 3.181 ; Rise       ; CLK             ;
;  LED[1]    ; CLK        ; 3.344 ; 3.359 ; Rise       ; CLK             ;
;  LED[2]    ; CLK        ; 3.452 ; 3.479 ; Rise       ; CLK             ;
;  LED[3]    ; CLK        ; 3.427 ; 3.451 ; Rise       ; CLK             ;
; TX_Pin_Out ; CLK        ; 3.598 ; 3.546 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin        ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_Pin_Out ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+--------------------------------------------------------------------+
; Input Transition Times                                             ;
+-----------------+--------------+-----------------+-----------------+
; Pin             ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-----------------+--------------+-----------------+-----------------+
; CLK             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RSTn            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_Data_Pin_In ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_CLK_Pin_In  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-----------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; LED[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; LED[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3123     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 3123     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 87    ; 87   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Fri Nov 04 18:40:56 2016
Info: Command: quartus_sta tx_module -c tx_module
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tx_module.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.917
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.917            -262.957 CLK 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -142.778 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.532
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.532            -240.201 CLK 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -142.778 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.092
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.092             -62.537 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -125.184 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 716 megabytes
    Info: Processing ended: Fri Nov 04 18:40:59 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


