


積體電路 - 維基百科，自由的百科全書































 








積體電路

維基百科，自由的百科全書
(已重新導向自 積體電路)

					前往：					導覽，					搜尋











中國大陸
集成電路


臺灣
積體電路


港澳
集成電路






Intel Core 2積體電路核心


積體電路（英語：integrated circuit，縮寫：IC）、或稱微電路（microcircuit）、微晶片（microchip）、芯片/晶片（chip）在電子學中是一種把電路（主要包括半導體裝置，也包括被動元件等）小型化的方式，並時常製造在半導體晶圓錶面上。
前述將電路製造在半導體晶片錶面上的積體電路又稱薄膜（thin-film）積體電路。另有一種厚膜（英語：Thick film technology）（thick-film）併合積體電路（英語：hybrid integrated circuit）（hybrid integrated circuit）[1][a]是由獨立半導體裝置和被動元件，整合到基板或線路板所構成的小型化電路。[b]
本文是關於單片（monolithic）積體電路，即薄膜積體電路。
積體電路是由傑克·基爾比在1958年發明的。其因此榮獲2000年諾貝爾物理獎，但同時間也發展出近代實用的積體電路的羅伯特·諾伊斯，卻早於1990年就過世。



目錄


1 介紹
2 積體電路的發展
3 積體電路的普及
4 分類
5 製造

5.1 封裝


6 報章
7 參考文獻
8 延伸閱讀
9 參見
10 外部連接



介紹[編輯]
電晶體發明並大量生產之後，各式固態半導體元件如二極體、電晶體等大量使用，取代了真空管在電路中的功能與角色。到了20世紀中後期半導體製造技術進步，使得積體電路成為可能。相對於手工組裝電路使用個別的分立電子元件，積體電路可以把很大數量的微電晶體整合到一個小晶片，是一個巨大的進步。積體電路的規模生產能力，可靠性，電路設計的模組化方法確保了快速採用標準化積體電路代替了設計使用離散電晶體。
積體電路對於離散電晶體有兩個主要優勢：成本和效能。成本低是由於晶片把所有的元件通過照相平版技術，作為一個單位印刷，而不是在一個時間只製作一個電晶體。效能高是由於元件快速開關，消耗更低能量，因為元件很小且彼此靠近。2006年，晶片面積從幾平方毫米到350 mm²，每mm²可以達到一百萬個電晶體。
第一個積體電路雛形是由傑克·基爾比於1958年完成的，其中包括一個雙極性電晶體，三個電阻和一個電容器，相較於現今科技的尺寸來講，體積相當龐大。




電子顯微鏡下碳奈米管微電腦晶片體的場效應畫面


根據一個晶片上整合的微電子器件的數量，積體電路可以分為以下幾類：

小型積體電路(SSI英文全名為Small Scale Integration )邏輯閘10個以下或 電晶體100個以下。
中型積體電路(MSI英文全名為Medium Scale Integration )邏輯閘11~100個或 電晶體101~1k個。
大型積體電路(LSI英文全名為Large Scale Integration )邏輯閘101~1k個或 電晶體1,001~10k個。
超大型積體電路(VLSI英文全名為Very large scale integration )邏輯閘1,001~10k個或 電晶體10,001~100k個。
極大型積體電路(ULSI英文全名為Ultra Large Scale Integration )邏輯閘10,001~1M個或 電晶體100,001~10M個。
GLSI英文全名為Giga Scale Integration,邏輯閘1,000,001個以上或 電晶體10,000,001個以上。

而根據處理訊號的不同，可以分為類比積體電路、數位積體電路、和兼具類比與數位的混合訊號積體電路。
積體電路的發展[編輯]
最先進的積體電路是微處理器或多核處理器的核心，可以控制電腦到手機到數位微波爐的一切。記憶體和特定應用積體電路是其他積體電路家族的例子，對於現代資訊社會非常重要。雖然設計開發一個複雜積體電路的成本非常高，但是當分散到通常以百萬計的產品上，每個積體電路的成本最小化。積體電路的效能很高，因為小尺寸帶來短路徑，使得低功率邏輯電路可以在快速開關速度應用。
這些年來，積體電路持續向更小的外型尺寸發展，使得每個晶片可以封裝更多的電路。這樣增加了每單位面積容量，可以降低成本和增加功能－見摩爾定律，積體電路中的電晶體數量，每1.5年增加一倍。總之，隨著外形尺寸縮小，幾乎所有的指標改善了－單位成本和開關功率消耗下降，速度提高。但是，整合奈米級別裝置的IC不是沒有問題，主要是泄漏電流。因此，對於終端使用者的速度和功率消耗增加非常明顯，製造商面臨使用更好幾何學的尖銳挑戰。這個過程和在未來幾年所期望的進步，在半導體國際技術路線圖中有很好的描述。
越來越多的電路以整合晶片的方式出現在設計師手裡，使電子電路的開發趨向於小型化、高速化。越來越多的應用已經由複雜的模擬電路轉化為簡單的數位邏輯積體電路。
積體電路的普及[編輯]
僅僅在其開發後半個世紀，積體電路變得無處不在，電腦，手機和其他數位電器成為現代社會結構不可缺少的一部分。這是因為，現代計算，交流，製造和交通系統，包括網際網路，全都依賴於積體電路的存在。甚至很多學者認為有積體電路帶來的數位革命是人類歷史中最重要的事件。IC的成熟將會帶來科技的大躍進，不論是在設計的技術上，或是半導體的製程突破，兩者都是息息相關。
分類[編輯]




加以顏色標示的積體電路內部單元構成實例，四層銅平面作電路連接，之下是多晶矽（粉紅）、阱（灰）、與基片（綠）


積體電路的分類方法很多，依照電路屬類比或數位，可以分為：類比積體電路、數位積體電路和混合訊號積體電路（類比和數位在一個晶片上）。
數位積體電路可以包含任何東西，在幾平方毫米上有從幾千到百萬的邏輯閘，正反器，多工器和其他電路。這些電路的小尺寸使得與板級整合相比，有更高速度，更低功耗（參見低功耗設計）並降低了製造成本。這些數位IC,以微處理器，數位訊號處理器和微控制器為代表，工作中使用二進位，處理1和0訊號。
類比積體電路有，例如傳感器，電源控制電路和運放，處理類比訊號。完成放大，濾波，解調，混頻的功能等。通過使用專家所設計、具有良好特性的類比積體電路，減輕了電路設計師的重擔，不需凡事再由基礎的一個個電晶體處設計起。
積體電路可以把類比和數位電路整合在一個單晶片上，以做出如類比數位轉換器和數位類比轉換器等器件。這種電路提供更小的尺寸和更低的成本，但是對於訊號衝突必須小心。
製造[編輯]
參見：半導體器件製造和積體電路設計
從1930年代開始，元素周期表中的化學元素中的半導體被研究者如貝爾實驗室的威廉·肖克利（William Shockley）認為是固態真空管的最可能的原料。從氧化銅到鍺，再到矽，原料在1940到1950年代被系統的研究。今天，儘管元素中期表的一些III-V價化合物如砷化鎵應用於特殊用途如：發光二極體，雷射，太陽能電池和最高速積體電路，單晶矽成為積體電路主流的基層。創造無缺陷晶體的方法用去了數十年的時間。
半導體積體電路製程，包括以下步驟，並重覆使用：

光刻
蝕刻
薄膜(化學氣相沉積或物理氣相沉積）
摻雜（熱擴散或離子註入）
化學機械平坦化CMP

使用單晶矽晶圓（或III-V族，如砷化鎵）用作基層。然後使用光刻、摻雜、CMP等技術製成MOSFET或BJT等元件，然後利用薄膜和CMP技術製成導線，如此便完成晶片製作。因產品效能需求及成本考量，導線可分為鋁製程（以濺鍍為主）和銅製程（英語：Copper interconnect）（以電鍍為主參見Damascene（英語：Damascene））[2][3][4]主要的製程技術可以分為以下幾大類：黃光微影、蝕刻、擴散、薄膜、平坦化製成、金屬化製成 IC由很多重疊的層組成，每層由影像技術定義，通常用不同的顏色表示。一些層標明在哪裡不同的摻雜劑擴散進基層（成為擴散層），一些定義哪裡額外的離子灌輸（灌輸層），一些定義導體（多晶矽或金屬層），一些定義傳導層之間的連線（過孔或接觸層）。所有的元件由這些層的特定組合構成。

在一個自排列（CMOS）過程中，所有門層（多晶矽或金屬）穿過擴散層的地方形成電晶體。
電阻結構，電阻結構的長寬比，結合錶面電阻係數，決定電阻。
電容結構，由於尺寸限制，在IC上只能產生很小的電容。
更為少見的電感結構，可以製作晶片載電感或由迴旋器模擬。

因為CMOS裝置只啟動電流在邏輯閘之間轉換，CMOS裝置比雙極型元件（如雙極性電晶體）消耗的電流少很多，也是現在主流的元件。透過電路的設計，將多顆的電晶體管畫在矽晶圓上，就可以畫出不同作用的積體電路。
隨機存取記憶體是最常見類型的積體電路，所以密度最高的裝置是記憶體，但即使是微處理器上也有記憶體。儘管結構非常複雜－幾十年來晶片寬度一直減少－但積體電路的層依然比寬度薄很多。元件層的製作非常像照相過程。雖然可見光譜中的光波不能用來曝光元件層，因為他們太大了。高頻光子（通常是紫外線）被用來創造每層的圖案。因為每個特徵都非常小，對於一個正在偵錯製造過程的過程工程師來說，電子顯微鏡是必要工具。
在使用自動測試裝置（ATE）包裝前，每個裝置都要進行測試。測試過程稱為晶圓測試或晶圓探通。晶圓被切割成矩形塊，每個被稱為晶粒（「die」）。每個好的die被焊在「pads」上的鋁線或金線，連線到封裝內，pads通常在die的邊上。封裝之後，裝置在晶圓探通中使用的相同或相似的ATE上進行終檢。測試成本可以達到低成本產品的製造成本的25％，但是對於低產出，大型和/或高成本的裝置，可以忽略不計。
在2005年，一個製造廠（通常稱為半導體工廠（英語：Semiconductor fabrication plant），常簡稱fab，指fabrication facility）建設費用要超過10億美元，因為大部分操作是自動化的。
封裝[編輯]
最早的積體電路使用陶瓷扁平封裝，這種封裝很多年來因為可靠性和小尺寸繼續被軍方使用。商用電路封裝很快轉變到雙列直插封裝，開始是陶瓷，之後是塑料。1980年代，VLSI電路的針腳超過了DIP封裝的應用限制，最後導致插針網格陣列和晶片載體的出現。
錶面黏著技術在1980年代初期出現，該年代後期開始流行。它使用更細的腳間距，引腳形狀為海鷗翼型或J型。以Small-Outline Integrated Circuit（英語：Small-Outline Integrated Circuit）（SOIC）為例，比相等的DIP面積少30－50%，厚度少70%。這種封裝在兩個長邊有海鷗翼型引腳突出，引腳間距為0.05英寸。
Small-Outline Integrated Circuit（SOIC）和PLCC封裝。1990年代，儘管PGA封裝依然經常用於高端微處理器。PQFP和thin small-outline package（英語：thin small-outline package）（TSOP）成為高引腳數裝置的通常封裝。Intel和AMD的高端微處理器現在從PGA（Pine Grid Array）封裝轉到了平面網格陣列封裝（Land Grid Array，LGA）封裝。
球柵陣列封裝封裝從1970年代開始出現，1990年代開發了比其他封裝有更多管腳數的覆晶球柵陣列封裝封裝。在FCBGA封裝中，晶粒（die）被上下翻轉（flipped）安裝，通過與PCB相似的基層而不是線與封裝上的焊球連線。FCBGA封裝使得輸入輸出訊號陣列（稱為I/O區域）分佈在整個晶片的錶面，而不是限制於晶片的外圍。如今的市場，封裝也已經是獨立出來的一環，封裝的技術也會影響到產品的品質及良率。
報章[編輯]

2014年9月12日，科技新報（TechNews）發表《積體電路發明56週年紀念——誕生之路》一文，向大眾簡介「積體電路」興起過程。[5]

參考文獻[編輯]

腳註



^ 註解:混合訊號積體電路（mixed signal）是指混合數位與類比功能，與混成（hybrid）積體電路不同[1]
^ 非系統單晶片



參照



^ 1.0 1.1 拼合積體電路 hybrid integrated circuit、併合積體電路 hybrid integrated circuit - 2003年6月《資訊與通訊術語辭典》，國家教育研究院
^ http://www.ndl.narl.org.tw/cht/ndlcomm/P5_3/22.htm
^ http://www.ndl.narl.org.tw/cht/ndlcomm/P6_3/36.htm
^ http://fund.bot.com.tw/z/glossary/glexp_2599.djhtm
^ 積體電路發明 56 週年紀念——誕生之路. TechNews 科技新報. 2014年9月12日 （中文）. 


延伸閱讀[編輯]


The first monolithic integrated circuits
Baker, R. J. CMOS: Circuit Design, Layout, and Simulation, Third Edition. Wiley-IEEE. 2010. ISBN 978-0-470-88132-3.  http://cmosedu.com/
Hodges, David; Jackson, Horace; Saleh, Resve. Analysis and Design of Digital Integrated Circuits. McGraw-Hill Science/Engineering/Math. 2003. ISBN 978-0-07-228365-5. 
Rabaey, J. M.; Chandrakasan, A.; Nikolic, B. Digital Integrated Circuits 2nd. 2003. ISBN 0-13-090996-3. 
Mead, Carver; Conway, Lynn. Introduction to VLSI systems. Addison Wesley Publishing Company. 1980. ISBN 978-0-201-04358-7. 
Veendrick, H. J. M. Nanometer CMOS ICs, from Basics to ASICs. Springer. 2008: 770. ISBN 978-1-4020-8332-7.  http://springer.com/cn/book/9781402083327?referer=springer.com
Arjun N. Saxena. Invention of Integrated Circuits: Untold Important Facts. World Scientific. 2009. ISBN 978-981-281-446-3. 
Veendrick, H.J.M. Bits on Chips. 2011: 253. ISBN 978-1-61627-947-9. https://openlibrary.org/works/OL15759799W/Bits_on_Chips/


參見[編輯]

印刷電路板
CPU
GPU

外部連接[編輯]


維基文庫中相關的原始文獻：
積體電路電路佈局保護法





維基共享資源中相關的多媒體資源：積體電路


一般

a large chart listing ICs by generic number including access to most of the datasheets for the parts.
Stephen P. Marsh. Practical MMIC design. Artech House. 2006. ISBN 978-1-59693-036-0. 
Introduction to Circuit Boards and Integrated Circuits 6/21/2011
The History of the Integrated Circuit at Nobelprize.org

專利

US3,138,743 – Miniaturized electronic circuit – J. S. Kilby
US3,138,747 – Integrated semiconductor circuit device – R. F. Stewart
US3,261,081 – Method of making miniaturized electronic circuits – J. S. Kilby
US3,434,015 – Capacitor for miniaturized electronic circuits or the like – J. S. Kilby

積體電路模具製造

IC Die Photography – A gallery of IC die photographs
Zeptobars – Yet another gallery of IC die photographs
YouTube上的Silicon Chip Wafer Fab Mailbag –  A look at some equipment and wafers used in the manufacturing of silicon chip wafers










閱
論
編


數位電路






概念

數位訊號 · 布林代數 · 開關 · 組合邏輯電路 · 序向邏輯電路（同步 · 異步） · 真值表 · 卡諾圖 · 有限狀態機（米利機 · 摩爾機）






硬體模組

邏輯閘（與 · 或 · 非 · 同 · 與非 · 或非 · 異或 · 同或 · 蘊含） · TTL · CMOS · 加法器 · 乘法器 · 編碼器 · 解碼器 · 數據多工器 · 閂鎖 · 暫存器 · 正反器（D · T · RS · JK） · 儲存裝置（ROM · RAM） · 類比數位轉換器 · 數位類比轉換器






IC、VLSI

客製程度（半、全）、PLD（PAL · PLA · GAL · CPLD · FPGA） · ASIC · 設計 · 驗證 · 電子設計自動化 · 硬體描述語言（Verilog · VHDL） · 邏輯綜合 · 硬體驗證語言（SystemVerilog）




















閱
論
編


數位系統






元件

邏輯閘 · 數位電路 · 積體電路 (IC)






理論

布林邏輯 · 數位訊號處理 · 電腦系統結構






應用

數位音訊 · 數位攝影 · 數位影片











權威控制



GND: 4027242-4
NDL: 00572448












 
						取自 "https://zh.wikipedia.org/w/index.php?title=集成電路&oldid=45172000"					
5 個分類：集成電路電子元件電子工程自動控制IEEE里程碑隱藏分類：含有英語的條目本地連結的維基共享資源分類與Wikidata不同包含規範控制信息的維基百科條目 



導覽選單


個人工具

沒有登入對話貢獻建立帳號登入 



命名空間

條目
討論




台灣正體



不轉換
簡體
繁體
大陸簡體
香港繁體
澳門繁體
馬新簡體
台灣正體






查看

閱讀
編輯
檢視歷史



更多







搜尋



 







導航


首頁分類索引特色內容新聞動態近期變更隨機條目 



說明


說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科資助維基百科 



其他專案


維基共享資源 



列印/匯出


下載成 PDF 



工具


連結至此的頁面相關變更上傳檔案特殊頁面可列印版靜態連結頁面資訊維基數據 項目引用此頁面 



其他語言


AfrikaansAlemannischالعربيةAzərbaycancaБеларускаяБеларуская (тарашкевіца)‎БългарскиবাংলাBosanskiCatalàČeštinaDanskDeutschΕλληνικάEnglishEsperantoEspañolEestiEuskaraفارسیSuomiFrançaisGaeilge贛語Galegoעבריתहिन्दीHrvatskiKreyòl ayisyenMagyarՀայերենBahasa IndonesiaÍslenskaItaliano日本語PatoisქართულიҚазақша한국어LatinaLietuviųLatviešuMalagasyОлык марийМакедонскиമലയാളംBahasa Melayuမြန်မာဘာသာनेपालीNederlandsNorsk bokmålਪੰਜਾਬੀPolskiPortuguêsRomânăРусскийScotsSrpskohrvatski / српскохрватскиසිංහලSimple EnglishSlovenčinaSlovenščinaShqipСрпски / srpskiSvenskaதமிழ்ไทยTagalogTürkçeУкраїнськаTiếng ViệtWinaray粵語 
編輯連結 





 本頁面最後修訂於2017年7月12日 (週三) 18:41。
本站的全部文字在創用CC 姓名標示-相同方式分享 3.0 協議之條款下提供，附加條款亦可能應用（請參閱使用條款）。
Wikipedia®和維基百科標誌是維基媒體基金會的註冊商標；維基™是維基媒體基金會的商標。
維基媒體基金會是在美國佛羅里達州登記的501(c)(3)免稅、非營利、慈善機構。


隱私政策
關於維基百科
免責聲明
開發人員
Cookie 聲明
手機版檢視



 

 






﻿







3-5數位積體電路設計原理


























上方選單

註冊登入登出成立宗旨服務對象聯絡我們參考資料訂閱電子報






搜尋... 









首頁產業新聞產業技術科技教室社群討論勵志小品最新消息












首頁  產業技術  3.積體電路產業  3-5數位積體電路設計原理







		3-5數位積體電路設計原理


詳細內容

	發佈於：2012-08-04, 週六 12:55	


數位積體電路設計的階層概念
數位積體電路的最小組成單位是CMOS，一個數位積體電路上可能含有數百萬個CMOS，如果IC設計工程師每次都要將數百萬個CMOS排列組合成積體電路，不但費時而且幾乎不可能，因此必須利用階層的觀念。數位積體電路的設計包含了四個階層，如＜圖3-7＞所示： 
科技台灣www.hightech.tw
支持全民科技通識教育
促進台灣科技社群合作
 
電晶體(CMOS) 
數位積體電路設計的最底層為「電晶體」，也就是組成積體電路的最小單位，電晶體的種類很多，目前在數位積體電路中均是使用CMOS。「電晶體(CMOS)」就好像生物體中的「細胞」一樣，如＜圖3-7(a)＞所示。
 
邏輯閘(Gate)
邏輯閘是由大約10個電晶體(CMOS)所組成，如果一個積體電路約有一百萬個電晶體，則大約有十萬個邏輯閘。邏輯閘共有七種，分別為NOT閘、AND閘、OR閘、NAND閘、NOR閘、XOR閘、XNOR閘，其代號如＜表3-1＞所示，同學們可以想像表3-1中的每一個代號相當於10個電晶體(CMOS)所組成，不同的邏輯閘是由大約10個CMOS經過不同的排列組合而成的。
 
「邏輯閘(Gate)」就好像生物體中的「器官」一樣，「細胞」排列組合會形成不同的「器官」；而「電晶體(CMOS)」排列組合會形成不同的「邏輯閘(Gate)」，如＜圖3-7(a)＞所示。科技台灣www.hightech.tw
 
標準單元(Standard cell)
IC設計工程師利用邏輯閘設計積體電路仍然不太方便，主要是由於一個積體電路中約有十萬個邏輯閘，十萬個仍然是很大的數目，為了設計上的方便，我們會將積體電路中常常使用到的特定功能先利用邏輯閘設計好，並且將它們製作成「標準單元(Standard cell)」，因此，IC設計工程師可以選擇使用七個「基本邏輯閘」來排列組合成我們所需要的積體電路(IC)，也可以選擇使用「標準單元」來排列組合成我們所需要的積體電路(IC)，或者也可以同時選擇兩種來排列組合成我們所需要的積體電路(IC)，如＜圖3-7(b)＞所示。
 
「標準單元(Standard cell)」就好像生物體中的「系統」一樣，不同的「器官」排列組合會形成不同的「系統」(例如：肺臟、氣管、鼻子排列組合會形成吸呼系統；胃、腸、食道排列組合會形成消化系統；心臟、血管、微血管排列組合會形成循環系統)；而不同的「邏輯閘(Gate)」排列組合會形成不同的「標準單元(Standard cell)」，如＜圖3-7(a)＞所示。科技台灣www.hightech.tw
 
積體電路(IC)
IC設計工程師會適當地利用「邏輯閘」與「標準單元」來設計積體電路，換句話說，一個積體電路可能是由大約十萬個「邏輯閘」與許多「標準單元」組成，如＜圖3-7(b)＞所示。
 
「積體電路(IC)」就好像生物體中的「人體」一樣，不同的「系統」排列組合會形成不同的「人體」(例如：吸呼系統、消化系統、循環系統排列組合會形成不同的人)；而不同的「標準單元(Standard cell)」排列組合會形成不同的「積體電路(IC)」，如＜圖3-7(a)＞所示。科技台灣www.hightech.tw
 
　
　＜圖3-4＞數位積體電路設計的階層概念。
 
【請註意】上述內容經過適當簡化，與產業現狀可能會有差異，若您是這個領域的專家想要提供意見，請聯絡版主Dr. J；若有產業與技術問題請參與社群討論。


< 前一頁


下一個 >











產業技術分類

 

		＜積體電路與微機電產業＞


 

		1.基礎電子材料科學 


 

		2.電子資訊產業


 

		3.積體電路產業


 

		4.微機電與奈米科技


 

		＜光電科技與光機電產業＞


 

		5.基礎光電磁學


 

		6.儲存元件產業


 

		7.光顯示器產業


 

		8.光學通訊產業


 

		＜雲端通訊與多媒體產業＞


 

		9.多媒體與系統整合


 

		10.通訊與電腦網路


 

		11.有線通訊產業


 

		12.無線通訊產業


 

		＜生物科技與新能源產業＞


 

		13.基礎有機生物化學


 

		14.新能源與環保產業


 

		15.基礎分子生物學


 

		16.生物技術產業





此技術相關的影片

 &nbsp觀看此技術相關影片
  請先登入








    版權所有，本網站僅供教學研究使用，不做任何商業用途。 
    若您瀏覽本站表示您已明白並同意使用條款及隱私權聲明 。
    
    
  






積體電路設計 - 維基百科，自由的百科全書






























 








積體電路設計

維基百科，自由的百科全書


					前往：					導覽，					搜尋






積體電路設計（英語：Integrated circuit design, IC design），根據當前積體電路的集成規模，亦可稱之為超大型積體電路設計（VLSI design）[1]，是指以積體電路、超大型積體電路為目標的設計流程。



目錄


1 概述
2 設計的抽象級別
3 硬體實現

3.1 全定製設計
3.2 半定製設計

3.2.1 可程式邏輯裝置
3.2.2 特殊應用積體電路




4 設計流程

4.1 類比積體電路
4.2 數位積體電路

4.2.1 系統定義
4.2.2 暫存器傳輸級設計
4.2.3 設計驗證
4.2.4 邏輯綜合
4.2.5 等效性檢查
4.2.6 時序分析
4.2.7 物理設計
4.2.8 後續：具體的製程製造




5 可測試性設計
6 設計的重用
7 設計的輔助和自動化
8 相關條目
9 參考文獻



概述[編輯]
參見：積體電路和超大型積體電路
積體電路設計涉及對電子器件（例如電晶體、電阻器、電容器等）、器件間互連線模型的建立。所有的器件和互連線都需安置在一塊半導體基板材料之上，這些元件通過半導體器件製造製程（例如光刻等）安置在單一的矽基板上，從而形成電路。[2]:7-10目前最常使用的基板材料是矽。設計人員會使用技術手段將矽基板上各個器件之間相互電隔離，以控制整個晶片上各個器件之間的導電性能。PN接面、金屬氧化物半導體場效電晶體等組成了積體電路器件的基礎結構，而由後者構成的互補式金屬氧化物半導體則憑藉其低靜態功耗、高集成度的優點成為數位積體電路中邏輯閘的基礎構造。[2]:197-198設計人員需要考慮電晶體、互連線的能量耗散，這一點與以往由分立電子器件開始構建電路不同，這是因為積體電路的所有器件都集成在一塊矽片上。金屬互連線的電遷移以及靜電放電對於微晶片上的器件通常有害，因此也是積體電路設計需要關註的課題。
隨著積體電路的規模不斷增大，其集成度已經達到深亞微米級（特徵尺寸在130奈米以下），單個晶片集成的電晶體已經接近十億個。[3]:48-49由於其複雜性，積體電路設計相較簡單電路設計常常需要計算機輔助的設計方法學和技術手段。積體電路設計的研究範圍涵蓋了數位積體電路中數位邏輯的優化、網表實現，暫存器傳輸級硬體描述語言代碼的書寫，邏輯功能的驗證、仿真和時序分析，電路在硬體中連線的分佈，類比積體電路中運算放大器、電子濾波器等器件在晶片中的安置和混合訊號的處理。相關的研究還包括硬體設計的電子設計自動化（EDA）、計算機輔助設計（CAD）方法學等，是電機工程學和計算機工程的一個子集。
對於數位積體電路來說，設計人員現在更多的是站在高級抽象層面，即暫存器傳輸級甚至更高的系統級（有人也稱之為行為級），使用硬體描述語言或高級建模語言來描述電路的邏輯、時序功能，而邏輯綜合可以自動將暫存器傳輸級的硬體描述語言轉換為邏輯閘級的網表。對於簡單的電路，設計人員也可以用硬體描述語言直接描述邏輯閘和正反器之間的連接情況。網表經過進一步的功能驗證、佈局、布線，可以產生用於工業製造的GDSII文件，工廠根據該文件就可以在晶圓上製造電路。[4]:388-389類比積體電路設計涉及了更加複雜的訊號環境，對工程師的經驗有更高的要求，並且其設計的自動化程度遠不及數位積體電路。[5]:3
逐步完成功能設計之後，設計規則會指明哪些設計符合製造要求，而哪些設計不符合，而這個規則本身也十分複雜。積體電路設計流程需要符合數百條這樣的規則。在一定的設計約束下，積體電路物理版圖的佈局、布線對於獲得理想速度、訊號完整性、減少晶片面積來說至關重要。半導體器件製造的不可預測性使得積體電路設計的難度進一步提高。在積體電路設計領域，由於市場競爭的壓力，電子設計自動化等相關計算機輔助設計工具得到了廣泛的應用，工程師可以在計算機軟體的輔助下進行暫存器傳輸級設計、功能驗證、靜態時序分析、物理設計等流程。[6]:2-3
設計的抽象級別[編輯]
積體電路設計通常是以「模塊」作為設計的單位的。例如，對於多位全加器來說，其次級模塊是一位的加法器，而加法器又是由下一級的及閘、反閘模塊構成，與、反閘最終可以分解為更低抽象級的CMOS器件。
從抽象級別來說，數位積體電路設計可以是自頂向下的，即先定義了系統最高邏輯層次的功能模塊，根據頂層模塊的需求來定義子模塊，然後逐層繼續分解；設計也可以是自底向上的，即先分別設計最具體的各個模塊，然後如同搭積木一般用這些最底層模塊來實現上層模塊，最終達到最高層次。[7]:257在許多設計中，自頂向下、自底向上的設計方法學是混合使用的，系統級設計人員對整體體系結構進行規劃，並進行子模塊的劃分，而底層的電路設計人員逐層向上設計、優化單獨的模塊。最後，兩個方向的設計人員在中間某一抽象層次會合，完成整個設計。[8]:9
硬體實現[編輯]
對於不同的設計要求，工程師可以選擇使用半定製設計途徑，例如採用可程式邏輯裝置（現場可程式邏輯門陣列等）或基於標準單元庫的特殊應用積體電路來實現硬體電路；也可以使用全定製設計，控制電晶體版圖到系統結構的全部細節。[9]:2-6
全定製設計[編輯]
主條目：全定製
這種設計方式要求設計人員利用版圖編輯器來完成版圖設計、參數提取、單元表徵，然後利用這些自己設計的單元來完成電路的構建。通常，全定製設計是為了最大化優化電路性能。如果標準單元庫中缺少某種所需的單元，也需要採取全定製設計的方法完成所需的單元設計。不過，這種設計方式通常需要較長的時間。[10]:3
半定製設計[編輯]
與全定製設計相對的設計方式為半定製設計。簡而言之，半定製積體電路設計是基於預先設計好的某些邏輯單元。例如，設計人員可以在標準元件庫（通常可以從第三方購買）的基礎上設計特殊應用積體電路，從中選取所需的邏輯單元（例如各種基本邏輯閘、正反器等）來搭建所需的電路。[10]:4他們也可以使用可程式邏輯裝置來完成設計，這類器件的幾乎所有物理結構都已經固定在晶片之中，僅剩下某些連線可以由用戶編程決定其連接方式。[10]:9與這些預先設計好的邏輯單元有關的性能參數通常也由其供應商提供，以方便設計人員進行時序、功耗分析。
可程式邏輯裝置[編輯]




在半定製的現場可程式邏輯門陣列（FPGA）上實現設計的優點是開發周期短、成本低。


主條目：可程式邏輯裝置
參見：複雜可程式邏輯裝置，可程式陣列邏輯，可程式邏輯陣列，通用陣列邏輯和現場可程式邏輯門陣列
可程式邏輯裝置通常由半導體廠家提供商品晶片，這些晶片可以通過JTAG等方式和計算機連接，因此設計人員可以用電子設計自動化工具來完成設計，然後將利用設計代碼來對邏輯晶片編程。可程式邏輯陣列晶片在出廠前就提前定義了邏輯閘構成的陣列，而邏輯閘之間的連接線路則可以通過編程來控制連接與斷開。[11]:197隨著技術的發展，對連接線的編程可以通過EPROM（利用較高壓電編程、紫外線照射擦除）、EEPROM（利用電訊號來多次編程和擦除）、SRAM、快閃記憶體等方式實現。現場可程式邏輯門陣列是一種特殊的可程式邏輯裝置，它的物理基礎是可配置邏輯單元，由查找表、可程式多路選擇器、暫存器等結構組成。查找表可以用來實現邏輯函數，如三個輸入端的查找表可以實現所有三變量的邏輯函數。[11]:199
特殊應用積體電路[編輯]




針對特殊應用設計的特殊應用積體電路（ASIC）的優點是面積、功耗、時序可以得到最大程度地優化。


主條目：特殊應用積體電路
特殊應用積體電路只能在整個積體電路設計完成之後才能開始製造，而且需要專業的半導體工廠的參與。特殊應用積體電路可以是基於標準單元庫，也可以是全定製設計。在後一種途徑中，設計人員對於晶圓上元件的位置和連接有更多的控制權，而不像可程式邏輯裝置途徑，只能選擇使用其中部分硬體資源，從而造成部分資源被浪費。特殊應用積體電路的面積、功耗、時序特性通常可以得到更好的優化。然而，特殊應用積體電路的設計會更加複雜，並且需要專門的製程製造部門（或者外包給晶圓代工廠）才能將GDSII文件製造成電路。一旦特殊應用積體電路晶片製造完成，就不能像可程式邏輯裝置那樣對電路的邏輯功能進行重新配置。對於單個產品，在特殊應用積體電路上實現積體電路的經濟、時間成本都比可程式邏輯裝置高，因此在早期的設計與調試過程中，常用可程式邏輯裝置，尤其是現場可程式邏輯門陣列；如果所設計的積體電路將要在後期大量投產，那麼批量生產特殊應用積體電路將會更經濟。[9]:103-106
設計流程[編輯]
積體電路設計可以大致分為數位積體電路設計和類比積體電路設計兩大類。不過，實際的積體電路還有可能是混合訊號積體電路，因此不少電路的設計同時用到這兩種流程。
類比積體電路[編輯]
參見：類比電路和混合訊號積體電路




運算放大器本身也常常是具有一定規模集成度的電路。


積體電路設計的另一個大分支是類比積體電路設計，這一分支通常關註電源積體電路、射頻積體電路等。[3]:7由於現實世界的訊號是類比的，所以，在電子產品中，類比-數位、數位-類比相互轉換的積體電路也有著廣泛的應用。類比積體電路包括運算放大器、線性整流器、鎖相環、振盪電路、主動濾波器（英語：Active filter）等。相較數位積體電路設計，類比積體電路設計與半導體器件的物理性質有著更大的關聯，例如其增益、電路匹配、功率耗散以及阻抗等等。類比訊號的放大和濾波要求電路對訊號具備一定的保真度，因此類比積體電路比數位積體電路使用了更多的大面積器件，集成度亦相對較低。
在微處理器和計算機輔助設計方法出現前，類比積體電路完全採用人工設計的方法。由於人處理複雜問題的能力有限，因此當時的類比積體電路通常是較為基本的電路，運算放大器積體電路就是一個典型的例子。在當時的情況下，這樣的積體電路可能會涉及十幾個電晶體以及它們之間的互連線。為了使類比積體電路的設計能達到工業生產的級別，工程師需要採取多次疊代的方法以測試、排除故障。重複利用已經設計、驗證的設計，可以進一步構成更加複雜的積體電路。1970年代之後，計算機的價格逐漸下降，越來越多的工程師可以利用這種現代的工具來輔助設計，例如，他們使用編好的電腦程式進行仿真，便可獲得比之前人工計算、設計更高的精確度。SPICE是第一款針對類比積體電路仿真的軟體（事實上，數位積體電路中標準單元本身的設計，也需要用到SPICE來進行參數測試），其字面意思是「以積體電路為重點的仿真程式（英語：Simulation Program with Integrated Circuit Emphasis）」 。[12]基於計算機輔助設計的電路仿真工具能夠適應更加複雜的現代積體電路，特別是特殊應用積體電路。使用計算機進行仿真，還可以使項目設計中的一些錯誤在硬體製造之前就被發現，從而減少因為反覆測試、排除故障造成的大量成本。此外，計算機往往能夠完成一些極端複雜、繁瑣，人類無法勝任的任務，使得諸如蒙地卡羅方法等成為可能。實際硬體電路會遇到的與理想情況不一致的偏差，例如溫度偏差、器件中半導體摻雜濃度偏差，計算機仿真工具同樣可以進行類比和處理。總之，計算機化的電路設計、仿真能夠使電路設計性能更佳，而且其可製造性可以得到更大的保障。儘管如此，相對數位積體電路，類比積體電路的設計對工程師的經驗、權衡矛盾等方面的能力要求更嚴格。
數位積體電路[編輯]
參見：數位電路
粗略地說，數位積體電路可以分為以下基本步驟：系統定義、暫存器傳輸級設計、物理設計。而根據邏輯的抽象級別，設計又分為系統行為級、暫存器傳輸級、邏輯閘級。[1]:29-32[13]:13設計人員需要合理地書寫功能代碼、設置綜合工具、驗證邏輯時序性能、規劃物理設計策略等等。在設計過程中的特定時間點，還需要多次進行邏輯功能、時序約束、設計規則方面的檢查、調試，以確保設計的最終成果合乎最初的設計收斂目標。[14]:3-4
系統定義[編輯]
參見：高級綜合
系統定義是進行積體電路設計的最初規劃，在此階段設計人員需要考慮系統的宏觀功能。設計人員可能會使用一些高抽象級建模語言和工具來完成硬體的描述，例如C語言、C++、SystemC、SystemVerilog等事務級建模語言，以及Simulink和MATLAB等工具對訊號進行建模。儘管目前的主流是以暫存器傳輸級設計為中心，但已有一些直接從系統級描述向低抽象級描述（如邏輯閘級結構描述）轉化的高級綜合（或稱行為級綜合）、高級驗證工具正處於發展階段。[15]
系統定義階段，設計人員還對晶片預期的製程、功耗、時脈頻率、工作溫度等性能指標進行規劃。
暫存器傳輸級設計[編輯]
參見：暫存器傳輸級，硬體描述語言，Verilog和VHDL
目前的積體電路設計常常在暫存器傳輸級上進行，利用硬體描述語言來描述數位積體電路的訊號儲存以及訊號在暫存器、存儲器、組合邏輯裝置和匯流排等邏輯單元之間傳輸的情況。在設計暫存器傳輸級代碼時，設計人員會將系統定義轉換為暫存器傳輸級的描述。設計人員在這一抽象層次最常使用的兩種硬體描述語言是Verilog、VHDL，二者分別於1995年和1987年由電氣電子工程師學會（IEEE）標準化。[11]:110正由於有著硬體描述語言，設計人員可以把更多的精力放在功能的實現上，這比以往直接設計邏輯閘級連線的方法學（使用硬體描述語言仍然可以直接設計門級網表，但是少有人如此工作）具有更高的效率。
設計驗證[編輯]
參見：功能驗證，硬體驗證語言，高級驗證和通用驗證方法學
設計人員完成暫存器傳輸級設計之後，會利用測試平臺、斷言等方式來進行功能驗證，檢驗項目設計是否與之前的功能定義相符，如果有誤，則需要檢測之前設計文件中存在的漏洞。[16]現代超大型積體電路的整個設計過程中，驗證所需的時間和精力越來越多，甚至都超過了暫存器傳輸級設計本身，人們設置些專門針對驗證開發了新的工具和語言。
例如，要實現簡單的加法器或者更加複雜的算術邏輯單元，或利用正反器實現有限狀態機，設計人員可能會編寫不同規模的硬體描述語言代碼。功能驗證是項複雜的任務，驗證人員需要為待測設計建立一個虛擬的外部環境，為待測設計提供輸入訊號（這種人為添加的訊號常用「激勵」這個術語來表示），然後觀察待測設計輸出埠的功能是否合乎設計規範。
當所設計的電路並非簡單的幾個輸入埠、輸出埠時，由於驗證需要儘可能地考慮到所有的輸入情況，因此對於激勵訊號的定義會變得更加複雜。有時工程師會使用某些腳本語言（如Perl、Tcl）來編寫驗證程式，藉助電腦程式的高速處理來實現更大的測試覆蓋率。現代的硬體驗證語言可以提供一些專門針對驗證的特性，例如帶有約束的隨機化變量、覆蓋等等。作為硬體設計、驗證統一語言，SystemVerilog是以Verilog為基礎發展而來的，因此它同時具備了設計的特性和測試平臺的特性，並引入了物件導向程式設計的思想，因此測試平臺的編寫更加接近軟體測試。[17]諸如通用驗證方法學的標準化驗證平臺開發框架也得到了主流電子設計自動化軟體廠商的支持。針對高級綜合，關於高級驗證的電子設計自動化工具也處於研究中。
邏輯綜合[編輯]
主條目：邏輯綜合
工程師設計的硬體描述語言代碼一般是暫存器傳輸級的，在進行物理設計之前，需要使用邏輯綜合工具將暫存器傳輸級代碼轉換到針對特定製程的邏輯閘級網表，並完成邏輯化簡。
和人工進行邏輯優化需要藉助卡諾圖等類似，電子設計自動化工具來完成邏輯綜合也需要特定的算法（如奎因－麥克拉斯基算法等）來化簡設計人員定義的邏輯函數。輸入到自動綜合工具中的文件包括暫存器傳輸級硬體描述語言代碼、製程庫（可以由第三方晶圓代工服務機構提供）、設計約束文件三大類，這些文件在不同的電子設計自動化工具套件系統中的格式可能不盡相同。邏輯綜合工具會產生一個優化後的門級網表，但是這個網表仍然是基於硬體描述語言的，這個網表在半導體晶片中的走線將在物理設計中來完成。[8]:201-204
選擇不同器件（如特殊應用積體電路或者現場可程式門陣列等）對應的製程庫來進行邏輯綜合，或者在綜合時設置了不同的約束策略，將產生不同的綜合結果。暫存器傳輸級代碼對於設計項目的邏計劃分、語言結構風格等因素會影響綜合後網表的效率。
目前大多數成熟的綜合工具大多數是基於暫存器傳輸級描述的，而基於系統級描述的高級綜合工具還處在發展階段。
等效性檢查[編輯]
主條目：形式等效性檢查
為了比較門級網表和暫存器傳輸級的等效性，可以通過生成諸如不二可滿足性、二元決策圖等途徑來完成形式等效性檢查（形式驗證）。實際上，等效性檢查還可以檢查兩個暫存器傳輸級設計之間，或者兩個門級網表之間的邏輯等效性。
時序分析[編輯]
參見：靜態時序分析
現代積體電路的時鐘頻率已經到達了兆赫茲級別，而大量模塊內、模塊之間的時序關係極其複雜，[13]:7-8因此，除了需要驗證電路的邏輯功能，還需要進行時序分析，即對訊號在傳輸路徑上的延遲進行檢查，判斷其是否符合時序收斂要求。[14]:7時序分析所需的邏輯閘標準延遲格式信息可以由標準單元庫（或從用戶自己設計的單元從提取的時序信息）提供。隨著電路特徵尺寸不斷減小，互連線延遲在實際的總延時中所占的比例愈加顯著，因此在物理設計完成之後，把互連線的延遲納入考慮，才能夠精準地進行時序分析。
物理設計[編輯]
主條目：物理設計
參見：布圖規劃，佈局 (積體電路)，布線 (積體電路)，積體電路版圖和低功耗設計
邏輯綜合完成之後，通過引入器件製造公司提供的製程信息，前面完成的設計將進入布圖規劃、佈局、布線階段，工程人員需要根據延遲、功耗、面積等方面的約束信息，合理設置物理設計工具的參數，不斷調試，以獲取最佳的配置，從而決定元件在晶圓上的物理位置。如果是全定製設計，工程師還需要精心繪製單元的積體電路版圖，調整電晶體尺寸，從而降低功耗、延時。[14]:8-9
隨著現代積體電路的特徵尺寸不斷下降，超大型積體電路已經進入深亞微米級階段，互連線延遲對電路性能的影響已經達到甚至超過邏輯閘延遲的影響。這時，需要考慮的因素包括線網的電容效應和線網電感效應，晶片內部電源線上大電流在線網電阻上造成的電壓降也會影響積體電路的穩定性。[13]:6-7為瞭解決這些問題，同時緩解時鐘偏移、時鐘樹寄生參數的負面影響，合理的佈局布線和邏輯設計、功能驗證等過程同等重要。[3]:49隨著移動設備的發展，低功耗設計在積體電路設計中的地位愈加顯著。在物理設計階段，設計可以轉化成幾何圖形的表示方法，工業界有若干標準化的文件格式（如GDSII）予以規範。
值得註意的是，電路實現的功能在之前的暫存器傳輸級設計中就已經確定。在物理設計階段，工程師不僅不能夠讓之前設計好的邏輯、時序功能在該階段的設計中被損壞，還要進一步優化晶片按照正確運行時的延遲時間、功耗、面積等方面的性能。在物理設計產生了初步版圖文件之後，工程師需要再次對積體電路進行功能、時序、設計規則、訊號完整性等方面的驗證，以確保物理設計產生正確的硬體版圖文件。[14]
後續：具體的製程製造[編輯]
參見：半導體器件製造，無廠半導體公司和晶圓代工
半導體製造工廠根據物理設計最後完成、已經通過各項檢查後生成的標準化GDSII文件，即可製造出實際的物理電路。
這個步驟不再屬於積體電路設計和計算機工程的範疇，而是直接進入半導體製造製程領域，關註的重心亦轉向具體的材料、器件製作，例如光刻、蝕刻、物理氣相沉積、化學氣相沉積等。
傳統的積體電路公司能夠同時完成積體電路設計和積體電路製造。由於積體電路製造所需的設備、原料耗資巨大，因此一般的公司根本無力承受。一旦發生製程節點的改變（如從65奈米製程進步到45奈米製程），公司可能需要花費相當高的成本來更換現有製程設備，這給許多公司帶來了相當沉重的經濟負擔）。現在，有些公司逐漸放棄既設計、又製造的模式，業務範圍縮小至設計、驗證本身，而將具體的半導體製程流程，委託給專門進行積體電路製造的工廠。上述無製造製程（fabless），只進行設計、驗證公司被稱為無廠半導體公司，典型的例子包括高通（Qualcomm）、超微半導體（AMD）、英偉達（NVIDIA）等；而專門負責製造的公司則被稱為晶圓代工廠，典型的例子包括台積電（TSMC）、格羅方德（GlobalFoundries，前身為AMD的直屬製程廠）等。某些公司在從事設計的同時，還保留了自己的製程廠，這樣的公司包括英特爾、三星電子等。還有一類特殊的無廠半導體公司，它們把設計項目以矽智財的形式封裝起來，作為商品銷售給其他無廠半導體公司，典型的例子包括ARM公司。
可測試性設計[編輯]
主條目：可測試性設計
參見：掃描鏈和內建自測試
隨著超大型積體電路的複雜程度不斷提高，電路製造後的測試所需的時間和經濟成本也不斷增加。以往，人們將絕大多數精力放在設計本身，而並不考慮之後的測試，因為那時的測試相對今天更為簡單。近年來，測試本身也逐漸成為一個龐大的課題。
比如，從電路外部控制某些內部訊號使得它們呈現特定的邏輯值比較容易，而某些內部訊號由於依賴大量其它內部訊號，從外部很難直接改變它們的數值。此外，內部訊號的改變很多時候不能在主輸出端觀測（有時主輸出端的訊號輸出看似正確，其實內部狀態是錯誤的，僅觀測主輸出端的輸出不足以判斷電路是否正常工作）。以上兩類問題，即可控制性和可觀測性，是可測試性的兩大組成部分。
人們逐漸發現，電路在設計時向電路添加一些特殊的結構（例如掃描鏈和內建自測試），能夠大大方便之後的電路測試。這樣的設計被即為可測試性設計，它們使電路更加複雜，但是卻能憑藉更簡捷的測試降低整個項目的成本。[18]
設計的重用[編輯]
參見：系統單晶片和矽智財
隨著超大型積體電路的集成度不斷提高，同時市場競爭壓力的不斷增加，積體電路設計逐漸引入了可重用設計方法學。[19]可重用設計方法學的主要意義在於，提供矽智財（智慧財產權核）的供應商可以將一些已經預先完成的設計以商品的形式提供給設計方，後者可以將矽智財作為一個完整的模塊在自己的設計項目中使用。由此，在實現類似功能時，各個公司就不需反覆設計類似模塊。這樣做雖會提高商業成本，但亦顯著降低了設計的複雜程度，從而縮短公司在設計大型電路所需的周期，從而提高市場競爭力。矽智財供應商提供的產品可能是已驗證的硬體描述語言代碼，為了保護供應商的智慧財產權，這些代碼很多時候是加密的。矽智財本身也是作為積體電路進行設計，但是它為了在不同設計項目中能夠得到應用，會重點強化其可移植性，因此它的設計代碼規範更加嚴格。有的晶片公司專門從事矽智財的開發和銷售，ARM就是一個典型的例子，這些公司通過智慧財產權的授權營利。[19]
設計的輔助和自動化[編輯]
主條目：計算機輔助設計和電子設計自動化
由於積體電路系統的複雜性，工程師往往需要藉助電子設計自動化工具來進行計算機輔助設計。邏輯綜合就是電子設計自動化在數位積體電路設計中最顯著的體現。以往在設計小規模、中規模積體電路時，工程師設計數位積體電路需要根據邏輯功能，通過類似卡諾圖這樣的手工途徑來優化邏輯函數，然後確定使用何種邏輯閘來實現電路。而在當前超大型積體電路，乃至更大的甚大型積體電路的設計中，這樣的工作方式不太現實。電子設計自動化工具使得工程師能夠從複雜的門級設計轉到功能設計，而底層的轉換由自動工具完成，工程師只需要掌握如何設置這些工具工作策略的知識。硬體描述語言是積體電路設計自動化的重要基礎。[8]:2-3電子設計自動化發展十分迅速，現在已經成立了諸如設計自動化會議（英語：Design Automation Conference）的一些學術論壇，定期討論業界的發展。[20]
完成整個積體電路設計常常涉及多個電子設計自動化工具的運用。[21]有些公司專門從事積體電路計算機輔助設計工具套件的開發和銷售，例如Synopsys、Cadence、Mentor Graphics、Agilent、Altium、Xilinx等。電子設計自動化工具的本身作為一種軟體，背後依靠的是各種計算機算法。因此電子設計自動化工具的開發更加接近軟體設計的範疇，其開發人員需要重點關註邏輯簡化、佈局布線等方面的算法實現，但是他們同樣需要瞭解積體電路的硬體知識。[5]:3-30
相關條目[編輯]


電子學主題



電子設計自動化、計算機輔助設計
積體電路、超大型積體電路

參考文獻[編輯]


^ 1.0 1.1 Neil Weste, David Harris. CMOS VLSI Design: A Circuits and Systems Perspective (4th Edition). Addison-Wesley. ISBN 978-0321547743. 
^ 2.0 2.1 施敏. 半導體器件物理與工藝（第二版）. 蘇州: 蘇州大學出版社. ISBN 978-7-81090-015-7. 
^ 3.0 3.1 3.2 沈理. SOC/ASIC設計、驗證和測試方法學. 廣州: 中山大學出版社. ISBN 7-306-02682-8. 
^ 朱正涌，張海洋，朱元紅. 半導體集成電路（第2版）. 北京: 清華大學出版社. ISBN 978-7-302-18512-3. 
^ 5.0 5.1 Andrew B. Kahng, Igor L. Markov, Jens Lienig, Jin Hu. VLSI Physical Design: From Graph Partitioning to Timing Closure. Springer. ISBN 978-90-481-9590-9. 
^ Erik Erunvand. 數字VLSI芯片設計：使用Cadence和Synopsis CAD工具. 北京: 電子工業出版社. ISBN 978-7-121-09607-5. 
^ 鄧元慶、關宇、賈鵬、石會. 數字設計基礎與應用. 北京: 清華大學出版社. ISBN 978-7-302-21406-9. 
^ 8.0 8.1 8.2 Samir Palnitkar. Verilog HDL: A Guilde to Digital Design and Synthesis. 北京: 電子工業出版社. : 10. ISBN 7-121-00468-2. 
^ 9.0 9.1 Stephen Brown, Zvonko Vranesic. Fundamentals of Digital Logic with Verilog Design. McGraw-Hill Education. ISBN 0-07-283878-7. 
^ 10.0 10.1 10.2 Michael John, Sebastian Smith. 專用集成電路（英文名：Application Specific Integrated Circuits）. 北京: 電子工業出版社. ISBN 978-7-121-04036-8. 
^ 11.0 11.1 11.2 David Money Harris, Sarah L. Harris. 數字設計和計算機體系結構（英文名：Digital Design and Computer Architechture）. 北京: 機械工業出版社. ISBN 978-7-111-25459-1. 
^ The Life of SPICE (PDF). Designers Guide. [2013-04-04]. 
^ 13.0 13.1 13.2 虞希清. 專用集成電路設計實用教程. 浙江大學出版社. ISBN 978-7-308-05113-2. 
^ 14.0 14.1 14.2 14.3 Himanshu Bhatnagar. 高級AISC芯片綜合：使用Synopsis Design Complier、Physical Complier和PrimeTime. 北京: 清華大學出版社. ISBN 978-7-302-14881-4. 
^ 袁媛，謝巍，劉明業. 基於高級綜合的RTL綜合對象及方法的研究. 北京理工大學學報. 2001, 21 (1). 
^ 楊宗凱，黃建，杜旭. 數字專用集成電路的設計與驗證. 電子工業出版社. : 125-138. ISBN 7-121-00378-3. 
^ 克裡斯·斯皮爾. SystemVerilog驗證：測試平臺編寫指南（原書第二版）. 北京: 科學出版社. ISBN 978-7-03-025306-4. 
^ Laung-Terng Wang, Cheng-Wen Wu and Xiaoqing Wen. VLSI Test Principles and Architectures: Design for Testability. Morgan Kaufmann. ISBN 978-0123705976. 
^ 19.0 19.1 Michael Keating, Pierre Breacaud. 片上系統——可重用設計方法學（第二版）（英文名：Reuse Methodology Manual for System-on-a-Chip Designs, Third Edition）. 北京: 電子工業出版社. ISBN 7-5053-9338-3. 
^ About Design Automation Conference (DAC). Design Automation Conference. [2013-06-08]. [失效連結]
^ 池雅慶. ASIC芯片設計從實踐到提高. 北京: 中國電力出版社. ISBN 978-7-5083-5378-4. 










閱
論
編


類比電路







類比信號、半導體、電晶體、二極體、雙極性電晶體（共射極、共集極、共基極）、場效應管（共源極、共汲極、共閘極）、達靈頓電晶體、晶閘管、 差分放大器、放大器電路、運算放大器、線性調節器（78xx、LM317）、偏壓、類比數位轉換器、數位類比轉換器、設計














閱
論
編


數位電路






概念

數位訊號 · 布林代數 · 開關 · 組合邏輯電路 · 序向邏輯電路（同步 · 異步） · 真值表 · 卡諾圖 · 有限狀態機（米利機 · 摩爾機）






硬體模塊

邏輯閘（與 · 或 · 非 · 同 · 與非 · 或非 · 異或 · 同或 · 蘊含） · TTL · CMOS · 加法器 · 乘法器 · 編碼器 · 解碼器 · 數據多工器 · 閂鎖 · 暫存器 · 正反器（D · T · RS · JK） · 儲存裝置（ROM · RAM） · 類比數位轉換器 · 數位類比轉換器






IC、VLSI

定製程度（半、全）、PLD（PAL · PLA · GAL · CPLD · FPGA） · ASIC · 設計 · 驗證 · 電子設計自動化 · 硬體描述語言（Verilog · VHDL） · 邏輯綜合 · 硬體驗證語言（SystemVerilog）










 
						取自 "https://zh.wikipedia.org/w/index.php?title=集成電路設計&oldid=40317464"					
3 個分類：集成電路電子工程電子設計自動化隱藏分類：帶有失效連結的條目優良條目含有英語的條目 



導覽選單


個人工具

沒有登入對話貢獻建立帳號登入 



命名空間

條目
討論




台灣正體



不轉換
簡體
繁體
大陸簡體
香港繁體
澳門繁體
馬新簡體
台灣正體






查看

閱讀
編輯
檢視歷史



更多







搜尋



 







導航


首頁分類索引特色內容新聞動態近期變更隨機條目 



說明


說明維基社群方針與指引互助客棧知識問答字詞轉換IRC即時聊天聯絡我們關於維基百科資助維基百科 



列印/匯出


下載成 PDF 



工具


連結至此的頁面相關變更上傳檔案特殊頁面可列印版靜態連結頁面資訊維基數據 項目引用此頁面 



其他語言


DeutschEnglishفارسیFrançais日本語Українська 
編輯連結 





 本頁面最後修訂於2016年5月30日 (週一) 14:38。
本站的全部文字在創用CC 姓名標示-相同方式分享 3.0 協議之條款下提供，附加條款亦可能應用（請參閱使用條款）。
Wikipedia®和維基百科標誌是維基媒體基金會的註冊商標；維基™是維基媒體基金會的商標。
維基媒體基金會是在美國佛羅里達州登記的501(c)(3)免稅、非營利、慈善機構。


隱私政策
關於維基百科
免責聲明
開發人員
Cookie 聲明
手機版檢視



 

 










1-4 數位積體電路


　

1.4　數位積體電路
積體電路簡稱IC(integrated circuit)，是利用精密的微電子元件製作技術，將電子電路微縮在極小的晶片上，體積雖小功能或用途卻很多，專門做為數位系統使用的積體電路，就稱為數位積體電路(digital 
IC)。最小功能的數位積體電路就是用來做為基本邏輯運算的邏輯閘，若依每一積體電路含多少邏輯閘元件來區分數位積體電路，可分為：



小型積體電路(small-scale integration簡稱SSI，含12個以內的邏輯閘)

中型積體電路(medium-scale integration簡稱MSI，含100個以內的邏輯閘)

大型積體電路(large-scale integration簡稱LSI，含1000個以內的邏輯閘)

超大型積體電路(very large-scale integration簡稱VLSI，含1000個以上的邏輯閘)




若依製造技術的不同，數位積體電路又可分為兩類，一為雙極技術(bipolar 
technique)，另一為單極技術(unipolar technique)。所謂雙極技術是指積體電路內使用的電晶體元件在傳遞電流時含有電子及電洞兩種載子，而單極技術使用的電晶體元件在傳遞電流時僅有電子或電洞其中一種。
　
1.4-1　雙極技術
若再以電晶體的工作點(註)來區分，雙極技術中的數位積體電路又可分為飽和型及非飽和型兩種。
飽和型包括：



RTL(resistor-transistor logic 電阻-電晶體 邏輯)

DTL(diode-transistor logic 二極體-電晶體 邏輯)

TTL(transistor -transistor logic 電晶體-電晶體 邏輯)



非飽和型包括：



ECL(emitter-coupled logic 射極-耦合 邏輯)

CTL(complementary-transistor logic 互補-電晶體 邏輯)




飽和型中電晶體工作於飽合(完全導通)與截止(完全斷路)兩種狀態，故一般的工作電位變化較大，因此邏輯狀態的轉換時間較長，反應速度較慢。 
而非飽和型中電晶體工作於非飽和狀態，邏輯狀態的轉換時間減少，反應速度可以增加，但電力消耗較飽和型來得大。因此，以反應速度及電力消耗的條件考慮下，使用最普片的是TTL，要求高速反應時就採用ECL。
　
1.4-2　單極技術
在單極技術方面，市上的數位積體電路可分為MOS及CMOS兩類，MOS(metal-oxide-semiconductor 
金屬-氧化物-半導體)是一種利用電場感應在半導體上使其能夠控制電流大小的元件，依半導體材料又可區分為N型MOS及P型MOS，俗稱NMOS及PMOS，NMOS對正電壓產生感應電流，PMOS對負電壓產生感應電流，由於MOS晶片裝填密度(註)遠高於雙極型的數位積體電路，製造上也比較簡單，因此LSI和VLSI大部份都採用MOS技術，反應速度較慢是它的缺點。CMOS(complementary 
MOS)則是利用NMOS及PMOS在電路中電壓極性對電流導通的互補特性來設計電路，使得電路在導通與截止之間更為省電，由於CMOS數位積體電路使用的電力極微，而且有著較高的抗雜訊能力，速度不及TTL是其唯一的缺點，但隨著製程的改良，CMOS系列在速度上也有趕上TTL的產品。
目前以中小型數位積體電路的市場需求來看，編號74跂系列的TTL以及編號40跂、45跂系列的CMOS顯然以成為市場主流，74跂系列的TTL使用固定的5V電源，主要的市場性在於速度較CMOS快，電流的輸出能力較大，而40跂、45跂系列的CMOS不但省電，還有功能種類多，雜訊容忍度較TTL大，電源可由3V至15V均可使用的優點。 







數位積體電路分析與設計(第三版)(05841)-金石堂網路書店














































會員功能列

 


加入會員
登入




您好
登出


會員專區
客服中心
查訂單


 
（ 0 件）0 元
結帳












購物車
（ 0 件）0 元
結帳



金石堂及銀行均不會請您操作ATM!  如接獲電話要求您前往ATM提款機，請不要聽從指示，以免受騙上當!
    (詳情)




數位積體電路分析與設計(第三版)(05841)－金石堂網路書店歡迎您加入博客和facebook 臉書粉絲團！The largest retail books store chains in Taiwan! 





TOP關鍵字

2017希望書包
怪獸的產地
七龍珠
肆一 
蠟筆小新套票
抽EC






全館搜尋
中文書
英文書
簡體書
雜誌
MOOK
文具
玩具親子
美妝配飾
3C
家電
運動休閒
居家生活
動漫部屋
日用清潔
食品




 

天花版bn

12345678910





購物目錄


首頁
3h快送
中文書
英文書
簡體書
雜誌
MOOK
文具
美妝配飾
玩具親子
3C
家電
運動休閒
居家生活
日用清潔
動漫精品
食品






商品次目錄


新書
預購書
推薦書
套書
暢銷書排行榜
書展 / 特惠
讀者書評
出版社專區
香港出版品




 

    您的位置：金石堂網路書店
中文書
考試書／政府出版品
大學教科用書
工程學群
商品詳情

 


數位積體電路分析與設計(第三版)(05841)
                        










作者：呂啟彰、鄭智元
追蹤



出版社：全華      
出版社追蹤


出版日：2006/3/1

ISBN：9789861572482
語言：中文繁體
適讀年齡：全齡適讀


定價：650 元

特價：95 折 618 元 (可得紅利6點)
紅利優惠價：92 折 599 元 (折抵說明)紅利可抵：19 元 
信用卡紅利：可折抵多家銀行 (扣抵說明)
運送方式：全球配送　香港到店　國內宅配國內店取　












<<



>>


https://cdn.kingstone.com.tw/book/images/product/20152/2015214680786/2015214680786b.jpg














                           購買後立即為您進貨!立即購買 預計出貨日：2017/7/29



金石堂讀者好評
 
0 個人說讚，看排行 >






考試書／政府出版品分類追蹤
使用此功能請先登入金石堂網路書店正式會員。這是什麼？




分享：
                            
                           	  










書籍介紹
其他讀者也買
強力推薦
讀者好評(0)
下標籤
團體專屬服務






內容簡介目錄
詳細資料






內容簡介 top 
《數位積體電路分析與設計(第三版)(05841)》

	本書內容條理分明，淺顯易懂，並搭配習題，加強學習效果。包括深次微米數位積體電路設計，簡要回顧基礎邏輯閘的重要概念，利用基本的元件物理概念來導入，在第三章裡描述在積體電路設計過程中製造、佈局和模擬間的關係，第四章對MOS反相器導出雜訊容限和切換臨界值的分佈公式，在第五、六章討論NAND、NOR等邏輯閘靜態設計問題及高速設計所涉及問題。第七、八章研究傳輸閘和動態邏輯設計及半導體記憶體設計。九至十一章討論記憶體設計中的其他問題，介紹連線設計及電源網路和時脈設計。藉由本書完整歸納，使讀者對數位積體電路有進一步瞭解。本書適合私立大學、科大資工、電子、電機系「數位積體電路設計」課程使用。

	 

■ 本書優點特色

	 

	1.以半導體元件物理為基礎，逐步闡述深次微米製程中數位設計問題。

	2.介紹最新CMOS製造技術，包括淺溝槽隔離、銅互連和低k介質。

	3.深入淺出的介紹，適合對積體電路設計有興趣的人士，作為研究的參考。


		 




目錄 top 
數位積體電路分析與設計(第三版)(05841)－目錄導覽說明



第1章 深次微米數位積體電路設計

		 

		1.1 緒論 1-1

		 

		1.2 積體電路產業的簡要歷史 1-3

		 

		1.3 數位邏輯閘設計的回顧 1-7

		 

		1.3.1　基本的邏輯函數 1-7

		 

		1.3.2　邏輯電路的實作 1-10

		 

		1.3.3　雜訊容限的定義 1-12

		 

		1.3.4　暫態特性的定義 1-13

		 

		1.3.5　功率消耗估算 1-14

		 

		1.4 數位積體電路設計 1-16

		 

		1.4.1　MOS電晶體的結構和工作原理 1-17

		 

		1.4.2　CMOS與NMOS 1-18

		 

		1.4.3　深次微米互連 1-20

		 

		1.5 數位電路的電腦輔助設計 1-24

		 

		1.5.1　電路模擬和分析 1-25

		 

		1.6 面臨的挑戰 1-27

		 

		1.7 小結 1-32

		 

		1.8 參考文獻 1-32

		 

		1.9 習題 1-33

		 

第2章 MOS電晶體

		 

		2.1 緒論 2-1

		 

		2.2 MOS電晶體的結構和操作 2-3

		 

		2.3 MOS電晶體的臨限電壓 2-7

		 

		2.4 一次電流-電壓特性 2-18

		 

		2.5 速度飽和公式的來源 2-22

		 

		2.5.1　高電場的影響 2-24

		 

		2.5.2　速度飽和元件的電流公式 2-27

		 

		2.6




詳細資料top 

                               語言：中文繁體規格：平裝分級：普級開數：16開19*26cm
                               出版地：台灣















工程學群相關書籍
延伸閱讀推薦















共0篇好評top 
寫書評去 >










商品標籤 (什麼是標籤？)

電子系



我的標籤新增









團體專屬服務top

團體專屬服務














訂購須知top 
防治詐騙，提醒您!!金石堂及銀行均不會請您操作ATM! 如接獲電話要求您前往ATM提款機，請不要聽從指示，以免受騙上當! 

商品運送說明：
當商品送達金石堂門市或便利商店後，您會收到E-mail及APP出貨/到貨通知，您也可透過【訂單查詢】確認到貨情況。
建議您可下載『金石堂APP』並開啟推撥設定，即可收到相關出貨/到貨通知訊息。
並請您於指定期限內取貨付款，若逾期未取，您取貨的金石堂門市或便利商店將會辦理退貨作業。
產品顏色可能會因網頁呈現與拍攝關係產生色差，圖片僅供參考，商品依實際供貨樣式為準。 

退換貨說明：
依據「消費者保護法」第19條及行政院消費者保護處公告之「通訊交易解除權合理例外情事適用準則」，以下商品購買後，除商品本身有瑕疵外，將不提供7天的猶豫期：

                            1、 易於腐敗、保存期限較短或解約時即將逾期。（如：生鮮食品）
                            2、 依消費者要求所為之客製化給付。（客製化商品）
                            3、 報紙、期刊或雜誌。（含MOOK、外文雜誌）
                            4、 經消費者拆封之影音商品或電腦軟體。
                            5、 非以有形媒介提供之數位內容或一經提供即為完成之線上服務，經消費者事先同意始提供。（如：電子書、電子雜誌、下載版軟體、虛擬商品…等）
                            6、 已拆封之個人衛生用品。（如：內衣褲、刮鬍刀、除毛刀…等）
若非上列種類商品，商品均享有到貨7天的猶豫期（含例假日）。
辦理退換貨時，商品（組合商品恕無法接受單獨退貨）必須是您收到商品時的原始狀態（包含商品本體、配件、贈品、保證書、所有附隨資料文件及原廠內外包裝…等），請勿直接使用原廠包裝寄送，或於原廠包裝上黏貼紙張或書寫文字。退回商品若無法回復原狀，將請您負擔回復原狀所需費用，嚴重時將影響您的退貨權益。










中文書籍分類

文學財經企管生活風格飲食料理心理勵志醫療保健旅遊宗教命理教育/親子教養童書羅曼史輕小說漫畫語言／字辭典藝術設計電腦資訊自然科普人文歷史社會哲思考試書／政府出版品
考試秘笈
研究所考試
升大學/插大
升科大四技
國中會考
大學教科用書
文史哲學群
教育學群
社會與心理學群
大眾傳播學群
外語學群
法政學群
財經學群
管理學群
資訊學群
工程學群
建築與設計學群
數理化學群
醫療衛生學群
生命科學學群
生物資源學群
地球與環境科學學群
藝術學群
遊憩與運動學群
家政學群
其他大學教科用書


公務人員/高普考
就業考試
領隊導遊
專技人員考試
職訓檢定
銀行招考
教師甄試/檢定
證券/金融證照
軍警消考試
其它考試用書
政府出版品
其他簡體書

參考書全部的分類 >>



手機版
數位積體電路分析與設計(第三版)(05841)








外嵌連結
數位積體電路分析與設計(第三版)(05841)



在金石堂門市找此書
                         選擇縣市：

請選擇
基隆市
臺北市
新北市
桃園市
新竹市
新竹縣
宜蘭縣
苗慄市
苗慄縣
南投縣
臺中市
雲林縣
彰化縣
嘉義市
臺南市
高雄市
屏東縣

查詢












↑回上方

金石堂網路書店

首頁
關於金石堂網路書店
人才招募
客服中心
異業合作
出版情報
手機版
關於金石堂書店
金石堂書店全台門市



客服專線：02-2364-9989
傳真：02-2364-4672
客服時間：週一至週五 9：00∼12：30 及 13：30∼18：00（例假日除外）
地址：100 台灣臺北市中正區汀州路三段 160 巷 3 號 2 樓
Copyright©2016, Digital Kingstone Co., Ltd. 金石網絡股份有限公司






瀏覽本站建議使用：Internet Explorer 8.0 以上或 FireFox、Google Chrome、Safari 等瀏覽器。
本網站已依台灣網站內容分級規定處理且符合電子商務、安全交易















金石堂APP出/到貨提醒不漏接，讓您便利隨行
















.12





CMOS數位積體電路分析與設計(第三版)(0397901)-金石堂網路書店














































會員功能列

 


加入會員
登入




您好
登出


會員專區
客服中心
查訂單


 
（ 0 件）0 元
結帳












購物車
（ 0 件）0 元
結帳



金石堂及銀行均不會請您操作ATM!  如接獲電話要求您前往ATM提款機，請不要聽從指示，以免受騙上當!
    (詳情)




CMOS數位積體電路分析與設計(第三版)(0397901)－金石堂網路書店歡迎您加入博客和facebook 臉書粉絲團！The largest retail books store chains in Taiwan! 





TOP關鍵字

2017希望書包
怪獸的產地
七龍珠
肆一 
蠟筆小新套票
抽EC






全館搜尋
中文書
英文書
簡體書
雜誌
MOOK
文具
玩具親子
美妝配飾
3C
家電
運動休閒
居家生活
動漫部屋
日用清潔
食品




 

天花版bn

12345678910





購物目錄


首頁
3h快送
中文書
英文書
簡體書
雜誌
MOOK
文具
美妝配飾
玩具親子
3C
家電
運動休閒
居家生活
日用清潔
動漫精品
食品






商品次目錄


新書
預購書
推薦書
套書
暢銷書排行榜
書展 / 特惠
讀者書評
出版社專區
香港出版品




 

    您的位置：金石堂網路書店
中文書
考試書／政府出版品
大學教科用書
資訊學群
商品詳情

 


CMOS數位積體電路分析與設計(第三版)(0397901)
                        










作者：吳紹懋、黃正光
追蹤



出版社：全華      
出版社追蹤


出版日：2004/12/8

ISBN：9789861570372
語言：中文繁體
適讀年齡：全齡適讀


定價：650 元

特價：95 折 618 元 (可得紅利6點)
紅利優惠價：92 折 599 元 (折抵說明)紅利可抵：19 元 
信用卡紅利：可折抵多家銀行 (扣抵說明)
運送方式：全球配送　香港到店　國內宅配國內店取　












<<



>>


https://cdn.kingstone.com.tw/book/images/product/20152/2015214679117/2015214679117b.jpg














                           購買後立即為您進貨!立即購買 預計出貨日：2017/7/29



金石堂讀者好評
 
0 個人說讚，看排行 >






考試書／政府出版品分類追蹤
使用此功能請先登入金石堂網路書店正式會員。這是什麼？




分享：
                            
                           	  










書籍介紹
其他讀者也買
強力推薦
讀者好評(0)
下標籤
團體專屬服務






內容簡介目錄
詳細資料






內容簡介 top 
《CMOS數位積體電路分析與設計(第三版)(0397901)》

	本書對於CMOS數位IC設計有深入淺出的介紹，並加強對各式記憶體的介紹，對其核心結構及工作原理均有清晰嚴謹的描述。內容包括：MOSFET的製造、MOS電晶體、MOS電晶體之SPICE模型、MOS(金屬氧化物半導體)反相器：靜態特性、MOS反相器：動態特性、組合MOS邏輯電路、序向MOS邏輯電路、動態邏輯電路、半導體記憶體、低功率CMOS邏輯電路、BiCMOS邏輯電路、晶片輸入和輸出電路(I/O)、可製造性導向的設計、可測試性導向的設計等。適用於私立大學、科大電子、電機系『積體電路設計』課程。

	 

■ 本書優點特色

	 

	1.本書對於CMOS數位IC設計有深入淺出的介紹，並加強對各式記憶體的介紹，對其核心結構及工作原理均有清晰嚴謹的描述。2.第11章介紹低電壓設計，其內容特色為一般類似書籍所不及。3.第三版對於半導體記憶體之原理與設計技術有詳盡說明，十分精彩！



目錄 top 
CMOS數位積體電路分析與設計(第三版)(0397901)－目錄導覽說明


第1章　簡介1-1

	 

	1.1歷史觀點1-2

	 

	1.2本書的目標與結構1-6

	 

	1.3電路設計範例1-10

	 

	1.4VLSI設計的方法論總覽1-23

	 

	1.5設計流程1-26

	 

	1.6層級設計1-29

	 

	1.7一致化、模組化與區域化的觀念1-33

	 

	1.8設計型式1-35

	 

	1.9設計品質1-49

	 

	1.10包裝技術1-53

	 

	1.11電腦輔助設計技術1-56

	 

	習題1-58

	 

第2章　MOSFET的製造2-1

	 

	2.1序言2-2

	 

	2.2製造流程的基本步驟2-3

	 

	2.3CMOS的n-井製程2-15

	 

	2.4佈局的設計規定2-22

	 

	2.5全客戶光罩佈局設計2-25

	 

	習題2-30

	 

第3章　MOS電晶體3-1

	 

	3.1金屬氧化物半導體(MOS)結構3-2

	 

	3.2外加偏壓下之MOS結構3-7

	 

	3.3MOS電晶體(MOSFET)的結構和操作3-11

	 

	3.4MOSFET之電流－電壓特性3-25

	 

	3.5MOSFET尺寸縮小及微小幾何化之效應3-43

	 

	3.6MOSFET的電容3-62

	 

	習題3-76

	 

第4章　MOS電晶體之SPICE模型4-1

	 

	4.1引言4-2

	 

	4.1基本概念4-3

	 

	4.3LEVEL 1模型方程式4-6

	 

	4.4LEVEL 2模型方程式4-11

	 

	4.5LEVEL 3模型方程式4-16

	 

	4.6先進MOSFET模型4-17

	 

	4.7電容模型4-18

	 

	4.8SPICE MOSFET模型的比較4-23

	 

	附錄典型之SPICE模型參數4-25

	 

	習題4-29

	 

第5章　MOS(金屬氧化物半導體)反相器：靜態特性5-1

	 

	5.1序言5-2

	 

	5.2電阻型－負載反相器5-11

	 

	5.3增強型MOSFET負載反相器5-23

	 

	5.4CMOS反相器5-38

	 

	習題5-59

	 

第6章　MOS反相器：動態特性6-1

	 

	6.1序言6-2

	 

	6.2延遲時間之定義6-4

	 

	6.3計算延遲時間6-6

	 

	6.4限定延遲的反相器設計6-17

	 

	6.5內部連線寄生參數評估6-32

	 

	6.6互連線延遲之計算6-45

	 

	6.7CMOS反相器的動態功率散失6-55

	 

	附錄A超級緩衝器設計6-65

	 

	習題6-67

	 

第7章　組合MOS邏輯電路7-1

	 

	7.1序言7-2

	 

	7.2空乏型nMOS負載的MOS邏輯閘電路7-3

	 

	7.3CMOS邏輯電路7-18

	 

	7.4複合邏輯電路7-27

	 

	7.5CMOS傳輸閘(TGs)及TG邏輯7-42

	 

	習題7-53

	 

第8章　序向MOS邏輯電路8-1

	 

	8.1序言8-2

	 

	8.2雙穩態元件性能描述8-3

	 

	8.3SR閂鎖電路8-11

	 

	8.4時脈閂鎖及正反器電路8-18

	 

	8.5CMOS D-閂鎖及邊緣觸發正反器8-27

	 

	附錄史密特觸發電路(Schmitt Trigger Circuit)8-35

	 

	習題8-40

	 

第9章　動態邏輯電路9-1

	 

	9.1序言9-2

	 

	9.2傳送電晶體電路基本原理9-5

	 

	9.3電壓提帶9-19

	 

	9.4同步動態電路技術9-23

	 

	9.5動態CMOS電路技術9-30

	 

	9.6高性能動態CMOS電路9-35

	 

	習題9-56

	 

第10章　半導體記憶體10-1




詳細資料top 

                               語言：中文繁體規格：平裝分級：普級
                               出版地：台灣















資訊學群相關書籍
延伸閱讀推薦















共0篇好評top 
寫書評去 >










商品標籤 (什麼是標籤？)

電子系



我的標籤新增









團體專屬服務top

團體專屬服務














訂購須知top 
防治詐騙，提醒您!!金石堂及銀行均不會請您操作ATM! 如接獲電話要求您前往ATM提款機，請不要聽從指示，以免受騙上當! 

商品運送說明：
當商品送達金石堂門市或便利商店後，您會收到E-mail及APP出貨/到貨通知，您也可透過【訂單查詢】確認到貨情況。
建議您可下載『金石堂APP』並開啟推撥設定，即可收到相關出貨/到貨通知訊息。
並請您於指定期限內取貨付款，若逾期未取，您取貨的金石堂門市或便利商店將會辦理退貨作業。
產品顏色可能會因網頁呈現與拍攝關係產生色差，圖片僅供參考，商品依實際供貨樣式為準。 

退換貨說明：
依據「消費者保護法」第19條及行政院消費者保護處公告之「通訊交易解除權合理例外情事適用準則」，以下商品購買後，除商品本身有瑕疵外，將不提供7天的猶豫期：

                            1、 易於腐敗、保存期限較短或解約時即將逾期。（如：生鮮食品）
                            2、 依消費者要求所為之客製化給付。（客製化商品）
                            3、 報紙、期刊或雜誌。（含MOOK、外文雜誌）
                            4、 經消費者拆封之影音商品或電腦軟體。
                            5、 非以有形媒介提供之數位內容或一經提供即為完成之線上服務，經消費者事先同意始提供。（如：電子書、電子雜誌、下載版軟體、虛擬商品…等）
                            6、 已拆封之個人衛生用品。（如：內衣褲、刮鬍刀、除毛刀…等）
若非上列種類商品，商品均享有到貨7天的猶豫期（含例假日）。
辦理退換貨時，商品（組合商品恕無法接受單獨退貨）必須是您收到商品時的原始狀態（包含商品本體、配件、贈品、保證書、所有附隨資料文件及原廠內外包裝…等），請勿直接使用原廠包裝寄送，或於原廠包裝上黏貼紙張或書寫文字。退回商品若無法回復原狀，將請您負擔回復原狀所需費用，嚴重時將影響您的退貨權益。










中文書籍分類

文學財經企管生活風格飲食料理心理勵志醫療保健旅遊宗教命理教育/親子教養童書羅曼史輕小說漫畫語言／字辭典藝術設計電腦資訊自然科普人文歷史社會哲思考試書／政府出版品
考試秘笈
研究所考試
升大學/插大
升科大四技
國中會考
大學教科用書
文史哲學群
教育學群
社會與心理學群
大眾傳播學群
外語學群
法政學群
財經學群
管理學群
資訊學群
工程學群
建築與設計學群
數理化學群
醫療衛生學群
生命科學學群
生物資源學群
地球與環境科學學群
藝術學群
遊憩與運動學群
家政學群
其他大學教科用書


公務人員/高普考
就業考試
領隊導遊
專技人員考試
職訓檢定
銀行招考
教師甄試/檢定
證券/金融證照
軍警消考試
其它考試用書
政府出版品
其他簡體書

參考書全部的分類 >>



手機版
CMOS數位積體電路分析與設計(第三版)(0397901)








外嵌連結
CMOS數位積體電路分析與設計(第三版)(0397901)



在金石堂門市找此書
                         選擇縣市：

請選擇
基隆市
臺北市
新北市
桃園市
新竹市
新竹縣
宜蘭縣
苗慄市
苗慄縣
南投縣
臺中市
雲林縣
彰化縣
嘉義市
臺南市
高雄市
屏東縣

查詢












↑回上方

金石堂網路書店

首頁
關於金石堂網路書店
人才招募
客服中心
異業合作
出版情報
手機版
關於金石堂書店
金石堂書店全台門市



客服專線：02-2364-9989
傳真：02-2364-4672
客服時間：週一至週五 9：00∼12：30 及 13：30∼18：00（例假日除外）
地址：100 台灣臺北市中正區汀州路三段 160 巷 3 號 2 樓
Copyright©2016, Digital Kingstone Co., Ltd. 金石網絡股份有限公司






瀏覽本站建議使用：Internet Explorer 8.0 以上或 FireFox、Google Chrome、Safari 等瀏覽器。
本網站已依台灣網站內容分級規定處理且符合電子商務、安全交易















金石堂APP出/到貨提醒不漏接，讓您便利隨行
















.13








天瓏網路書店-數位積體電路設計



































天瓏網路書店
全台最齊全
中英文電腦書專賣店







天瓏資訊圖書粉絲專頁




搜尋


資料科學
簡體書
Packt
微服務
工程師必讀經典
英文書新到貨
Python
Tensorflow
無瑕程式碼








        數位積體電路設計
        


        林振華
        
      




 


出版商:
全華


出版日期:
2003-12-16


定價:
$180


售價:

9.5 折
          $171



貴賓價:

9.0 折
            $162

語言:
繁體中文


ISBN:
9572142860

ISBN-13:
9789572142868





      立即出貨
        (庫存=1)













買這商品的人也買了...







 
$480
              貴賓價: $432
          
Verilog 硬體描述語言 (Verilog HDL: A Guide to Digital Design and Synthesis, 2/e)





 
$400
              貴賓價: $388
          
微系統封裝原理與技術





 
$720
              貴賓價: $698
          
類比 CMOS 積體電路設計 (修訂版) (Design of Analog CMOS Integrated Circuits)





 
$790
              貴賓價: $751
          
CMOS 類比電路設計 (CMOS Analog Circuit Design, 2/e)





 
$650
              貴賓價: $585
          
CMOS 數位積體電路分析與設計 (CMOS Digital Integrated Circuits Analysis and Design, 3/e)




產品描述

 
本書特色

1.本書為數位邏輯電路設計之基本書籍，特別是硬體描述語言已經逐漸變成目前IC設計的主流。 
  2.藉由本書可以讓讀者瞭解硬體描述語言的設計方法及IC設計之流程。 3.透過本書可以瞭解LSI晶片設計的模擬經驗。 
  4.深入淺出的介紹，適合對晶片設計有興趣的人士，作為進入這個領域的入門階。
本書共分為七章，內容條理分明，淺顯易懂，深入淺出的編排方式，搭配演習問題，使學習有果效。內容包含硬體描述語言之相關基本知識，利用實際範例說明其設計描述和模擬方法，在第三章裡，介紹硬體描述語言的基本文法，使讀者很輕易的瞭解文法之定義。第四章以組合線路、三態緩衝器、同步順序電路為例，說明適當的合成敘述法。第五、六兩章說明如何設計桌上型電子計算機及其週邊電路，並針對設計時所面臨的問題提出討論並解決，最後將設計之線路應用在實際的晶片上。 
  希望藉由本書的完整規納，能使讀者對於VHDL及IC設計流程，有進一步的瞭解，適合初學者以及對數位積體電路設計有興趣的人士使用。

本書內容

第1章　序　章1-11.1　單相時脈同步電路1-11.1.1　邏輯閘和組合邏輯電路1-31.2　DFlipFlop1-41.1.3　單相時脈同步電路的性能1-51.2　硬體描述語言1-61.2.1　硬體描述語言的歷史1-61.2.2　Verilog-HDL和VHDL1-71.2.3　HDL的優點1-81.2.4　HDL設計的準備1-91.4.1　FPGA的結構1-141.4.2　SRAM型的FPGA結構1-151.4.3　FPGA的設計方法1-19第2章　Verilog-HDL入門2-12.1　設計敘述2-12.1.1　順序線路的敘述範例-四位元計數器2-12.1.2　順序線路的敘述範例(1)-四位元計數器2-32.1.3　順序線路的範例(2)－具有非同步重設功能的2-42.2　邏輯模擬2-62.2.1　何謂模擬？－LSI的功能測試2-62.2.2　具有非同步重設功能的四位元計數器的模擬2-72.3　本章的目標2-10第3章　Verilog-HDL的文法3-13.1　註釋(comment)3-13.2　辨別名稱3-23.3　數值的表示3-33.4　匯流排(bus)3-43.5　變數x和高阻值z?-43.6　運算子3-53.6.1　算數運算子和位移運算子3-53.6.2　關係運算子和邏輯運算子3-53.6.3　位元邏輯運算子3-63.6.4　連結運算子3-63.6.5　條件運算子3-63.7　reg和wire3-73.8　assign指令3-83.9　程序代入文3-83.9.1　Blocking代入文3-83.9.2　Non-Blocking代入文3-93.9.3　Blocking代入文容易產生的問題3-103.10　系統工作(systemtask)3-113.10.1　$finish3-123.10.2　$monitor3-123.10.3　$display和$strobe3-133.11　記憶體和$readmemh3-133.11.1　記憶體的宣告3-143.11.2　記憶體初始值的設定方法3-153.12　延遲和反相器3-173.12.1　延遲(#)3-173.12.2　事件(@)3-183.13.1　begin～end區塊(順序區塊)3-203.13.2　if3-213.13.3　case3-213.13.4　casex3-223.14　函式(function)3-233.15　模組(Module)3-253.16　結　語3-25第4章　可能的合成敘述法4-14.1　組合線路4-14.1.1　利用assign指令的敘述方法4-14.1.2always@區塊敘述4-34.1.3　利用函式(function)來敘述4-44.2　三態緩衝器4-44.3.1　邊緣驅動型正反器4-54.3.2　同步順序電路的敘述範例4-74.4　電位感應的邏輯設計4-104.5　在進行邏輯合成時敘述必須註意的事項4-104.5.1　組合線路和電位感應的不同點4-104.5.2　可以模擬但無法合成的敘述4-124.5.3　可以邏輯合成但無法模擬的敘述4-12第5章　桌上型電子計算機的設計5-15.1　BCD和二進位5-15.2　FPGA的線路圖5-25.3　二進位數字的儲存電路設計5-35.4　運算線路的設計5-115.5　桌上型電子計算機的運算電路5-165.6　計算機的設計5-175.6.1　減法和負數5-175.6.2　桌上型電子計算機的HDL設計5-19第6章　電子計算機的週邊電路設計6-16.1　二進位BCD轉換＋LED輸出電路的設計6-16.2　非同步同步轉換電路的設計6-5第7章　Cellbase/閘極陣列方式的mapping7-17.1　邏輯合成7-37.1.1　RTL合成和邏輯合成7-47.1.2　技術mapping和最佳化7-47.1.3　Netlist的模擬7-67.2　自動線路佈局7-87.2.1　FPGA的線路佈局(mapping)7-87.2.2　cellbase的自動線路佈局7-97.2.3　閘極陣列(gatearray)的自動線路配置7-107.2.4　cell配置和配線方向7-117.2.5　cellbase配置線路的library7-127.2.6　閘極陣列(gatearray)自動導線配置的library7-157.2.7　導線配置的流程7-187.3　設計驗證7-297.4　Macro的產生7-297.5　佈局和設計準則7-317.5.1　佈　局7-317.5.2　設計準則7-32








中文書籍分類

最新新書
2016 年度暢銷排行
暢銷排行 (2017/06)
暢銷排行 (2017/05)
暢銷排行 (2017/04)



活動主題列表

資料科學
CRC好書上架
簡體中文書最新到貨
PACKT 最新到貨
Effective 系列書
微服務系列書
Ruddy老師的敏捷教室
程式設計必讀經典系列
Springer好書上架
英文書最新到貨
資料視覺化系列書
Python 系列書籍
深度學習系列書籍
無瑕的程式碼 超值合購
Maker小天地



特價書籍

Bootstrap系列76折起
松崗暢銷書展5折起











系統組教授 « 國立交通大學電子工程學系 | NCTUEE









































  交通大學首頁
English










搜尋







 
首頁
最新消息

所有公告
招生公告
獎學金與競賽公告
演講/活動公告
獲獎公告
徵聘公告
學士班公告
碩士班公告
博士班公告
系友會公告


系所介紹

本系特色
歷史沿革

序言
編年大事紀
我們的驕傲
里程碑
系史-2001~
系史-1996 – 2000
系史-1991 – 1995
系史-1986 – 1990
系史-1981 – 1985


未來展望
地理位置
系圖書室
教育目標及核心能力

電子工程系所教育目標及學生核心能力
國立交通大學電子工程系所學程規畫




系所成員

院士/會士
專任師資

系統組教授
固態組教授


兼任師資
合聘師資
退休師資
行政/技術人員


學術研究

系統組實驗室
固態組實驗室
本系網路資源
研究領域
研究團隊成果
教師學術成果


學生專區

大學部學士班

跨域學程
104年大學部修業規定
103年大學部修業規定
102年大學部修業規定
101年大學部修業規定


研究所碩士班

105年碩士班修業規定
104年碩士班修業規定
103年碩士班修業規定
102年碩士班修業規定
101年碩士班修業規定


研究所博士班

博士班獎助學金資訊
105年博士班修業規定
104年博士班修業規定
103年博士班修業規定
102年博士班修業規定
101年博士班修業規定
100年博士班修業規定
99年博士班修業規定
98年博士班修業規定
97年博士班修業規定
96年博士班修業規定
95年博士班修業規定
94年博士班修業規定
93年博士班修業規定
92年博士班修業規定


國際學生

考生基本資料表


磐石課程綱要


高中生專區

高中生專區首頁
分組招生說明及本繫系友的觀點


相關連結

活動相簿
博士班考古題
連結
電子人專區

志工服務
系學會資料
大學部學生
失竊的三分之一
實驗室有牛
紅野狼
電子人登入
卡拉ok大賽

2009卡拉ok大賽
2006卡拉ok大賽


pub之夜
電子週
迎新宿營

101級電外迎新


新生盃
電工系隊
畢業生發展
QandA

Q and A(博士班)
Q and A(碩士班)
Q and A(大學部)(包含國際學程相關說明)
交大電子Q and A




表單下載
網站地圖


高中生專區








系所成員院士/會士專任師資系統組教授固態組教授兼任師資合聘師資退休師資行政/技術人員

建議使用 Firefox 或 Chromium 瀏覽此網頁

 










 系統組教授


程式設計、數位系統、數位電路學群
類比電路學群
訊號與系統、通訊、控制學群
生醫電子、光電學群
系統組所有教授

程式設計、數位系統、數位電路學群
 負責開授：線性代數、離散數學、計算機程式設計、邏輯設計、資料結構、數位電路與系統、演算法、電子設計自動化概論、超大型積體電路設計導論、超大型積體電路設計實驗、計算機組織。



 方偉騏(Fang, Wei-Chi)
積體電路系統、類神經網路與智慧系統、多媒體與通訊系統


 江蕙如(Jiang, Iris Hui-Ru)
電子設計自動化、組合最優化


 李鎮宜(Lee, C. Y.)
積體電路與系統設計、視訊通訊與高速網路、電腦輔助系統設計


 周世傑(Jou, Shyh-Jye)
數位積體電路與系統、混合信號積體電路、計算機輔助設計


 周景揚(Jou, Jing-Yang)
電腦輔助設計、積體電路與系統、計算機結構


 陳宏明(Chen, Hung-Ming)
數位類比電路設計自動化、演算法設計分析與最佳化、晶片封裝系統協同設計


 莊景德(Chuang, Ching-Te)
元件設計、邏輯與記憶體電路設計、微處理器


郭峻因(Guo, Jiun-In)
VLSI設計、數位信號處理、DIP設計、SOC設計


 黃威(Hwang, Wei)
數位積體電路、記憶體電路與系統、三維晶片(3D IC)微系統整合


 黃俊達(Huang, Juinn-Dar)
電子設計自動化、生物晶片設計自動化、微處理器設計、矽智財與系統單晶片設計


 張添烜(Chang, Tian-Sheuan)
數位矽智財與系統晶片設計、訊號處理、計算機結構


 張錫嘉(Chang, Hsie-Chia)
系統晶片設計、編碼理論、訊號處理


 趙家佐(Chao, Mango Chia-Tso)
積體電路測試 , 電子設計自動化 , 積體電路統計時序分析


 劉志尉(Liu, Chih-Wei)
系統晶片設計、訊號處理器架構、數位通訊、編碼理論


 賴伯承(Lai, Bo-Cheng Charles)
系統晶片設計, 計算機輔助設計, 多處理器系統



類比電路學群：
負責開授：電路學、電子學I,II、電磁學、類比積體電路、類比積體電路導論、數位實驗、電子實驗。



王毓駒(Wang, Yu-Jiu)
電路理論與方法學、射頻超大型積體電路與系統 (毫米波大型相控陣列、遠距無線傳電)


吳介琮(Wu, Jieh-Tsorng)
類比與數位積體電路設計、電子電路與系統


吳重雨(Wu, Chung-Yu)
生醫電子、類比與數位積體電路與系統設計、類神經網路


柯明道(Ker, Ming-Dou)
積體電路設計、積體電路可靠度、生醫電子、智慧型仿生電路與系統


胡樹一(Hu, Robert)
微波、毫微波、MMIC Design


陳柏宏(Chen, Po-Hung)
無線電力傳輸、電源IC設計、低電壓電路設計


陳巍仁(Chen, Wei-Zen)
混合信號積體電路設計、高頻電路設計、通訊系統


郭建男(Kuo, Chien-Nan)
無線通訊SoC/SiP系統整合、無線偵測系統、毫米波醫學影像


張懋中(Chang, Mau-Chung)
高速半導體元件、射頻/無線互聯數位、類比、微波、毫米波太赫茲系統積體電路


蔡嘉明(Tsai, Chia-Ming)
高速及類比積體電路,半導體光電元件



訊號與系統、通訊、控制學群
負責開授：機率與統計、線性代數(支援) 、訊號與系統、數位訊號處理、數位訊號處理實驗、通訊原理I,II。



 王聖智(Wang, S. J.)
電腦視覺、影像處理、訊號處理


 林大衛(Lin, David W.)
數位通訊、無線通訊、訊號處理、多媒體通訊


 杭學鳴(Hang, Hsueh-Ming)
訊號/影像處理、多媒體通訊、數位通訊


 桑梓賢(Sang, Tzu-Hsien)
寬頻通訊系統設計、訊號處理、訊號處理器晶片設計


 陳紹基(Chen, Sau-Gee)
數位通信數位通信、多媒體訊號處理、積體電路設計


 黃經堯(Huang, ChingYao)
無線多媒體接取技術控制管理、無線遠距醫療傳輸系統設計、物聯網通訊系統設計、智慧財產權與創業經營管理


 溫瓌岸(Wen, Kuei-Ann)
積體電路與系統、數位通訊、電子電路設計


 馮智豪(Fung, Carrson C.)
統計訊號處理、通訊、數據建模和分析、優化


 張添烜(Chang, Tian-Sheuan)
數位矽智財與系統晶片設計、訊號處理、計算機結構


 張錫嘉(Chang, Hsie-Chia)
系統晶片設計、編碼理論、訊號處理


 劉志尉(Liu, Chih-Wei)
系統晶片設計、訊號處理、數位通訊、編碼理論


簡鳳村(Chien, Feng-Tsun)
 無線通訊、訊號處理、機器學習







生醫電子光電學群：
負責開授：生物晶片技術、生物晶片實作。



 李鎮宜(Lee, C. Y.)
積體電路與系統設計、視訊通訊與高速網路、電腦輔助系統設計


 吳介琮(Wu, Jieh-Tsorng)
類比與數位積體電路設計、電子電路與系統


 吳重雨(Wu, Chung-Yu)
生醫電子、類比與數位積體電路與系統設計、類神經網路


 周世傑(Jou, Shyh-Jye)
數位積體電路與系統、混合信號積體電路、計算機輔助設計


 林鴻志(Lin, H. C.)
元件物理、奈米元件技術、薄膜元件技術、ULSI製程、元件可靠性分析


 柯明道(Ker, Ming-Dou)
積體電路設計、積體電路可靠度、生醫電子、智慧型仿生電路與系統


 桑梓賢(Sang, Tzu-Hsien)
寬頻通訊系統設計、訊號處理、訊號處理器晶片設計


 陳明哲(Chen, Ming-Jer)
奈米電子元件及電路、生物電子雜訊、可靠性及擾動


陳柏宏(Chen, Po-Hung)
無線電力傳輸、電源IC設計、低電壓電路設計


 張添烜(Chang, Tian-Sheuan)
數位矽智財與系統晶片設計、訊號處理、計算機結構


 劉志尉(Liu, Chih-Wei)
系統晶片設計、訊號處理、數位通訊、編碼理論


 鄭裕庭(Cheng, Yu-Ting)
微光機電、奈米技術、系統封裝



系統組所有教授



 方偉騏(Fang, Wei-chi)
積體電路系統、類神經網路與智慧系統、多媒體與通訊系統


 王聖智(Wang, S. J.)
電腦視覺、影像處理、訊號處理


王毓駒(Wang, Yu-Jiu)
電路理論與方法學、射頻超大型積體電路與系統 (毫米波大型相控陣列、遠距無線傳電)


 江蕙如(Jiang, Iris Hui-Ru)
電子設計自動化、組合最優化


 李鎮宜(Lee, C. Y.)
積體電路與系統設計、視訊通訊與高速網路、電腦輔助系統設計


 吳介琮(Wu, Jieh-Tsorng)
類比與數位積體電路設計、電子電路與系統


 吳重雨(Wu, Chung-Yu)
生醫電子、類比與數位積體電路與系統設計、類神經網路


 周世傑(Jou, Shyh-Jye)
數位積體電路與系統、混合信號積體電路、計算機輔助設計


 周景揚(Jou, Jing-Yang)
電腦輔助設計、積體電路與系統、計算機結構


 林大衛(Lin, David W.)
數位通訊、無線通訊、訊號處理、多媒體通訊


 林鴻志(Lin, H. C.)
元件物理、奈米元件技術、薄膜元件技術、ULSI製程、元件可靠性分析


 杭學鳴(Hang, Hsueh-Ming)
訊號/影像處理、多媒體通訊、數位通訊


 柯明道(Ker, Ming-Dou)
積體電路設計、積體電路可靠度、生醫電子、智慧型仿生電路與系統


胡樹一(Hu, Robert)
微波、毫微波、MMIC Design


 桑梓賢(Sang, Tzu-Hsien)
寬頻通訊系統設計、訊號處理、訊號處理器晶片設計


 陳宏明(Chen, Hung-Ming)
數位類比電路設計自動化、演算法設計分析與最佳化、晶片封裝系統協同設計


 陳明哲(Chen, Ming-Jer)
奈米電子元件及電路、生物電子雜訊、可靠性及擾動


陳柏宏(Chen, Po-Hung)
無線電力傳輸、電源IC設計、低電壓電路設計


 陳紹基(Chen, Sau-Gee)
數位通信數位通信、多媒體訊號處理、積體電路設計


陳巍仁(Chen, Wei-Zen)
混合信號積體電路設計、高頻電路設計、通訊系統


 莊景德(Chuang, Ching-Te)
元件設計、邏輯與記憶體電路設計、微處理器


郭建男(Kuo, Chien-Nan)
無線通訊SoC/SiP系統整合、無線偵測系統、超音波醫學影像


郭峻因(Guo, Jiun-In)
VLSI設計、數位信號處理、DIP設計、SOC設計


 黃威(Hwang, Wei)
數位積體電路、記憶體電路與系統、三維晶片(3D IC)微系統整合


 黃俊達(Huang, Juinn-Dar)
電子設計自動化、生物晶片設計自動化、微處理器設計、矽智財與系統單晶片設計


 黃經堯(Huang, ChingYao)
無線多媒體接取技術控制管理、無線遠距醫療傳輸系統設計、物聯網通訊系統設計、智慧財產權與創業經營管理


溫瓌岸(Wen, Kuei-Ann)
積體電路與系統、數位通訊、電子電路設計


 馮智豪(Fung, Carrson C.)
數位訊號處理、統計訊號處理、通訊、多媒體


 張添烜(Chang, Tian-Sheuan)
數位矽智財與系統晶片設計、訊號處理、計算機結構


 張錫嘉(Chang, Hsie-Chia)
系統晶片設計、編碼理論、訊號處理


張懋中(Chang, Mau-Chung)
高速半導體元件、射頻/無線互聯數位、類比、微波、毫米波太赫茲系統積體電路


 趙家佐(Chao, Mango Chia-Tso)
積體電路測試 , 電子設計自動化 , 積體電路統計時序分析


 劉志尉(Liu, Chih-Wei)
系統晶片設計、訊號處理器架構、數位通訊、編碼理論


蔡嘉明(Tsai, Chia-Ming)
高速及類比積體電路,半導體光電元件


 鄭裕庭(Cheng, Yu-Ting)
微光機電、奈米技術、系統封裝


 賴伯承(Lai, Bo-Cheng Charles)
系統晶片設計, 計算機輔助設計, 多處理器系統


 簡鳳村(Chien, Feng-Tsun)
無線通訊系統、訊號處理、機器學習















Copyright © 2017 交通大學電子工程學系
300 新竹市大學路 1001 號光復校區工程四館   電話: (03) 571-5507, 傳真: 03-5724361 Email: nctueeoffice@ee.nctu.edu.tw
  

Powered by WordPress & the Atahualpa Theme by BytesForAll














天瓏網路書店-數位積體電路分析與設計 (Analysis and Design of Digital Integrated Circuits)



































天瓏網路書店
全台最齊全
中英文電腦書專賣店







天瓏資訊圖書粉絲專頁




搜尋


資料科學
簡體書
Packt
微服務
工程師必讀經典
英文書新到貨
Python
Tensorflow
無瑕程式碼








        數位積體電路分析與設計 (Analysis and Design of Digital Integrated Circuits)
        


        蔣安平、王新安、陳自力、劉欣、黃新
        
      




 


出版商:
全華


出版日期:
2006-03-15


定價:
$650


售價:

9.5 折
          $618



貴賓價:

9.0 折
            $585

語言:
繁體中文


ISBN:
9861572481

ISBN-13:
9789861572482





      立即出貨
        (庫存 < 3)













買這商品的人也買了...







 
$720
              貴賓價: $698
          
類比 CMOS 積體電路設計 (修訂版) (Design of Analog CMOS Integrated Circuits)





 
$950
              貴賓價: $855
          
CMOS IC 設計、佈局與模擬 II (CMOS Circuit Design, Layout, and Simulation II)





 
$720
              貴賓價: $648
          
CMOS IC 設計、佈局與模擬 I (CMOS Circuit Design, Layout, and Simulation I)





 
$1,580
              貴賓價: $1,548
          
Microelectronic Circuits, 6/e (Paperback)





 
$580
              貴賓價: $563
          
鎖相迴路





 
              貴賓價: $450
          
Cadence 高速電路設計(附光盤 Allegro Sigrity SI / PI / EMI 設計指南)/電子設計自動化叢書





 
$690
              貴賓價: $656
          
CMOS 數位積體電路分析與設計, 4/e (Kang: CMOS Digital Integrated Circuits Analysis and Design, 4/e) (授權經銷版)





 
$740
              貴賓價: $703
          
CMOS 積體電路設計概論 (CMOS VLSI Design, 3/e)





 
$650
              貴賓價: $585
          
CMOS 數位積體電路分析與設計 (CMOS Digital Integrated Circuits Analysis and Design, 3/e)





 
$480
              貴賓價: $432
          
電子電路控制與應用, 2/e





 
$560
              貴賓價: $504
          
OP AMP 應用 + 實驗模擬, 2/e





 
$450
              貴賓價: $437
          
射頻鎖相迴路 IC 設計





 
$780
              貴賓價: $741
          
Intel 系列微處理器－架構、規劃與介面, 8/e (The Intel Microprocessors, 8/e)





 
$520
              貴賓價: $468
          
最新數位邏輯電路設計, 3/e





 
$360
              貴賓價: $324
          
數位邏輯設計, 3/e





 
$690
              貴賓價: $621
          
TFT-LCD 面板的驅動與設計





 
$420
              貴賓價: $378
          
VHDL 數位電路設計實務教本, 3/e





 
$500
              貴賓價: $450
          
VLSI 概論 (修訂四版)





 
$860
              售價: $731
          
王者歸來－USB 3.0 應用開發寶典, 2/e





 
$750
              貴賓價: $713
          
電子學 (Rashid: Microelectronic Circuits Analysis and Design, 2/e)




產品描述

本書特色

本書內容條理分明，淺顯易懂，並搭配習題，加強學習效果。包括深次微米數位積體電路設計，簡要回顧本書基礎邏輯閘的重要概念，利用基本的元件物理概念來導入，在第三章裡描述在積體電路設計過程中製造、佈局和模擬間的關係，第四章對MOS反相器導出雜訊容限和切換臨界值的分佈公式，在第五、六章討論NAND、NOR等邏輯閘靜態設計問題及高速設計所涉及問題。第七、八章研究傳輸閘和動態邏輯設計及半導體記憶體設計。九至十一章討論記憶體設計中的其他問題，介紹連線設計及電源網路和時脈設計。藉由本書完整歸納，使讀者對數位積體電路有進一步瞭解，本書適合私立大學、科大資工、電子、電機系「數位積體電路設計」課程使用。
 
本書內容

第1章 
  深次微米數位積體電路設計1.1 緒論 1-11.2 積體電路產業的簡要歷史 1-31.3 數位邏輯閘設計的回顧 
  1-71.3.1　基本的邏輯函數 1-71.3.2　邏輯電路的實作 1-101.3.3　雜訊容限的定義 
  1-121.3.4　暫態特性的定義 1-131.3.5　功率消耗估算 1-141.4 數位積體電路設計 
  1-161.4.1　MOS電晶體的結構和工作原理 1-171.4.2　CMOS與NMOS 1-181.4.3　深次微米互連 
  1-201.5 數位電路的電腦輔助設計 1-241.5.1　電路模擬和分析 1-251.6 面臨的挑戰 1-271.7 小結 
  1-321.8 參考文獻 1-321.9 習題 1-33第2章 MOS電晶體2.1 緒論 2-12.2 
  MOS電晶體的結構和操作 2-32.3 MOS電晶體的臨限電壓 2-72.4 一次電流-電壓特性 2-182.5 速度飽和公式的來源 
  2-222.5.1　高電場的影響 2-242.5.2　速度飽和元件的電流公式 2-272.6 功率定律模型 2-322.7 
  次臨界傳導 2-342.8 MOS電晶體的電容 2-362.8.1　薄氧化物電容 2-372.8.2　PN接面電容 
  2-392.8.3　重疊電容 2-452.9 小結 2-462.10 參考文獻 2-492.11 習題 
  2-49第3章 製造、佈局和模擬3.1 緒論 3-13.2 IC製造技術 3-23.2.1　IC製造技術概述 
  3-23.2.2　IC光蝕刻技術 3-43.2.3　電晶體的製造 3-63.2.4　製造連線 
  3-93.2.5　連線電容和電阻 3-123.3 佈局基礎 3-153.4 電路模擬中MOS電晶體的模型構造 
  3-183.4.1　SPICE中的MOS模型 3-193.4.2　MOS電晶體的具體說明 3-203.5 SPICE MOS 
  LEVEL 1元件模型 3-223.5.1　MOS LEVEL 1參數的提取 3-243.6 BSIM3模型 
  3-273.6.1　BSIM3中的載入過程 3-273.6.2　短通道臨限電壓 3-283.6.3　遷移率模型 
  3-313.6.4　線性區和飽和區 3-313.6.5　次臨界電流 3-343.6.6　電容模型 
  3-353.6.7　源極/汲極電阻 3-363.7 MOS電晶體中的附加效應 3-373.7.1　產品中的參數變化 
  3-373.7.2　溫度效應 3-373.7.3　電源變化 3-393.7.4　電壓極限 3-403.7.5　CMOS閂鎖 
  3-403.8 絕緣體上的矽製程 3-423.9 SPICE模型小結 3-443.10 參考文獻 3-513.11 習題 
  3-51第4章 MOS反相器電路4.1 緒論 4-14.2 電壓轉換特性 4-24.3 雜訊容限的定義 
  4-54.3.1　單源雜訊容限（SSNM） 4-54.3.2　多源雜訊容限（MSNM） 4-84.4 電阻負載反相器的設計 
  4-114.5 NMOS電晶體作為負載元件 4-204.5.1　飽和增強型負載 4-204.5.2　線性增強型負載 
  4-254.6 互補MOS（CMOS）反相器 4-264.6.1　CMOS反相器的直流分析 
  4-274.6.2　CMOS反相器的佈局設計 4-354.7 虛NMOS反相器 4-374.8 反相器的尺寸確定 
  4-404.9 三態反相器 4-434.10 小結 4-444.11 參考文獻 4-454.12 習題 
  4-46第5章 靜態MOS邏輯閘電路5.1 緒論 5-15.2 CMOS邏輯閘電路 
  5-35.2.1　基本的CMOS邏輯閘的尺寸確定 5-45.2.2　扇入和扇出研究 5-85.2.3　CMOS邏輯閘的電壓傳輸特性 
  5-115.3 複雜的CMOS邏輯閘 5-165.4 互斥或閘和互斥反或閘 5-195.5 多工器電路 5-205.6 
  正反器和閂鎖器 5-215.6.1　基本的雙穩態電路 5-225.6.2　SR閂鎖器 5-235.6.3　JK正反器 
  5-265.6.4　主從JK正反器 5-275.6.5　邊緣觸發的JK正反器 5-285.7 D正反器和D閂鎖器 
  5-305.8 CMOS邏輯閘電路的功率消耗 5-335.8.1　動態（轉換）功率消耗 5-345.8.2　靜態（待機）功率消耗 
  5-415.8.3　完整的功率消耗公式 5-435.9 功率消耗和延遲的折衷 5-445.10 小結 5-475.11 
  參考文獻 5-485.12 習題 5-49第6章 高速CMOS邏輯設計6.1 緒論 6-16.2 切換時間的分析 
  6-36.2.1　再次討論邏輯閘的尺寸——速度飽和效應 6-76.3 負載電容的詳細計算 6-96.3.1　邏輯閘扇出電容 
  6-106.3.2　本身電容計算 6-126.3.3　連線電容 6-186.4 斜波輸入情況下改善延遲計算 6-196.5 
  針對最佳路徑延遲確定邏輯閘的尺寸 6-276.5.1　最佳延遲問題 6-276.5.2　反相器鏈延遲最佳化——FO4延遲 
  6-296.5.3　包含反及閘和反或閘的路徑最佳化 6-356.6 用邏輯強度最佳化路徑 6-386.6.1　邏輯強度的導出 
  6-386.6.2　理解邏輯強度 6-446.6.3　分支強度和旁路負載 6-486.7 小結 6-526.8 參考文獻 
  6-546.9 習題 6-55第7章 傳輸閘和動態邏輯設計7.1 緒論 7-17.2 基本概念 
  7-27.2.1　傳導電晶體 7-27.2.2　電容饋入 7-57.2.3　電荷共用 7-87.2.4　電荷遺失的其他途徑 
  7-107.3 CMOS傳輸閘邏輯 7-117.3.1　使用CMOS傳輸閘的多工器 7-127.3.2　CMOS傳輸閘延遲 
  7-177.3.3　CMOS傳輸閘的邏輯強度 7-237.4 動態D閂鎖器和D正反器 7-247.5 骨牌邏輯 
  7-277.5.1　骨牌邏輯閘的邏輯強度 7-337.5.2　骨牌邏輯的局限性 7-347.5.3　雙軌（差分）骨牌邏輯 
  7-377.5.4　自我重置電路 7-407.6 小結 7-407.7 參考文獻 7-417.8 習題 
  7-41第8章 半導體記憶體的設計8.1 緒論 8-18.1.1　記憶體的結構 8-28.1.2　記憶體的類型 
  8-48.1.3　記憶體的時間參數 8-58.2 MOS解碼器 8-68.3 靜態RAM單元設計 
  8-108.3.1　靜態記憶體操作 8-108.3.2　讀取的操作 8-138.3.3　寫入的操作 
  8-168.3.4　SRAM單元的佈局 8-178.4 SRAM行I/O電路 8-198.4.1　行上拉電路 
  8-198.4.2　行選擇 8-218.4.3　寫入的電路 8-248.4.4　讀取的電路 8-248.5 記憶體體系結構 
  8-318.6 小結 8-348.7 參考文獻 8-348.8 習題 8-34第9章 
  記憶體設計中的其他課題9.1 緒論 9-19.2 內容定址記憶體 9-39.3 現場可程式邏輯閘陣列 9-99.4 
  動態讀/寫記憶體 9-159.4.1　三電晶體動態單元 9-169.4.2　單電晶體動態單元 
  9-179.4.3　動態RAM的外部特性 9-219.5 唯讀記憶體 9-239.5.1　MOS ROM單元陣列 
  9-239.6 EPROM和E2PROM 9-279.7 Flash記憶體 9-339.8 FRAM 9-369.9 小結 
  9-379.10 參考文獻 9-389.11 習題 9-38第10章 連線設計10.1 緒論 
  10-110.2 連線的RC延遲 10-410.2.1　導線電阻 10-410.2.2　艾蒙延遲的計算 
  10-610.2.3　長導線的RC延遲 10-910.3 超長導線插入緩衝器 10-1410.4 連線的耦合電容 
  10-1810.4.1　耦合電容的構成 10-1810.4.2　耦合對延遲的影響 10-2310.4.3　電容雜訊或串音 
  10-2710.5 連線的電感 10-2810.6 天線效應 10-3410.7 小結 10-3710.8 參考文獻 
  10-3910.9 習題 10-39第11章 電源網格和時脈設計11.1 緒論 11-111.2 電源分佈設計 
  11-211.2.1　IR壓降和Ldi/dt 11-311.2.2　電子遷移 11-611.2.3　電源佈線要考慮的問題 
  11-811.2.4　去耦合電容設計 11-1111.2.5　電源分佈設計舉例 11-1311.3 時脈和時序問題 
  11-1611.3.1　時脈定義和量度 11-1611.3.2　時脈偏斜 11-1911.3.3　雜訊對時脈和正反器的影響 
  11-2111.3.4　時脈的功率消耗 11-2211.3.5　時脈產生器 11-2311.3.6　高性能設計中的時脈分佈 
  11-2511.3.7　時脈分佈網路舉例 11-2711.4 鎖相迴路/延遲鎖定迴路 11-3011.4.1　PLL設計考慮 
  11-3211.4.2　時脈分佈總結 11-3711.5 參考文獻 11-3911.6 習題 11-39附錄A 
  SPICE的簡要介紹A.1 緒論 A-1A.2 設計流程 A-2A.3 語法 A-2A.3.1　標題 
  A-4A.3.2　各種全局參數的設置 A-4A.3.3　電源、主動元件和被動元件的列表 A-6A.3.4　分析宣告 
  A-14A.4 完整的SPICE範例 A-18附錄B 雙極接面電晶體和電路B.1 雙極接面電晶體 B-1B.2 
  肖特基障壁電勢二極體 B-4B.3 用於電路模擬的BJT模型 B-6B.4 雙極接面電晶體反相器 B-7B.5 電壓傳輸特性 
  B-8B.6 肖特基箝位反相器 B-10B.7 BJT反相器的開關時間 B-11B.8 雙極數位邏輯閘電路 B-12B.9 
  電壓傳輸特性 B-14B.10 傳輸延遲時間 B-15B.11 輸入箝位二極體 B-16B.12 參考文獻 
  B-16








中文書籍分類

最新新書
2016 年度暢銷排行
暢銷排行 (2017/06)
暢銷排行 (2017/05)
暢銷排行 (2017/04)



活動主題列表

資料科學
CRC好書上架
簡體中文書最新到貨
PACKT 最新到貨
Effective 系列書
微服務系列書
Ruddy老師的敏捷教室
程式設計必讀經典系列
Springer好書上架
英文書最新到貨
資料視覺化系列書
Python 系列書籍
深度學習系列書籍
無瑕的程式碼 超值合購
Maker小天地



特價書籍

Bootstrap系列76折起
松崗暢銷書展5折起







