|cpu
clk => clk~0.IN2
reset => reset~0.IN3
pc[0] <= D_PC[0].DB_MAX_OUTPUT_PORT_TYPE
pc[1] <= D_PC[1].DB_MAX_OUTPUT_PORT_TYPE
pc[2] <= D_PC[2].DB_MAX_OUTPUT_PORT_TYPE
pc[3] <= D_PC[3].DB_MAX_OUTPUT_PORT_TYPE
pc[4] <= D_PC[4].DB_MAX_OUTPUT_PORT_TYPE
pc[5] <= D_PC[5].DB_MAX_OUTPUT_PORT_TYPE
pc[6] <= D_PC[6].DB_MAX_OUTPUT_PORT_TYPE
pc[7] <= D_PC[7].DB_MAX_OUTPUT_PORT_TYPE
pc[8] <= D_PC[8].DB_MAX_OUTPUT_PORT_TYPE
pc[9] <= D_PC[9].DB_MAX_OUTPUT_PORT_TYPE
pc[10] <= D_PC[10].DB_MAX_OUTPUT_PORT_TYPE
pc[11] <= D_PC[11].DB_MAX_OUTPUT_PORT_TYPE
pc[12] <= D_PC[12].DB_MAX_OUTPUT_PORT_TYPE
pc[13] <= D_PC[13].DB_MAX_OUTPUT_PORT_TYPE
pc[14] <= D_PC[14].DB_MAX_OUTPUT_PORT_TYPE
pc[15] <= D_PC[15].DB_MAX_OUTPUT_PORT_TYPE
pc[16] <= D_PC[16].DB_MAX_OUTPUT_PORT_TYPE
pc[17] <= D_PC[17].DB_MAX_OUTPUT_PORT_TYPE
pc[18] <= D_PC[18].DB_MAX_OUTPUT_PORT_TYPE
pc[19] <= D_PC[19].DB_MAX_OUTPUT_PORT_TYPE
pc[20] <= D_PC[20].DB_MAX_OUTPUT_PORT_TYPE
pc[21] <= D_PC[21].DB_MAX_OUTPUT_PORT_TYPE
pc[22] <= D_PC[22].DB_MAX_OUTPUT_PORT_TYPE
pc[23] <= D_PC[23].DB_MAX_OUTPUT_PORT_TYPE
pc[24] <= D_PC[24].DB_MAX_OUTPUT_PORT_TYPE
pc[25] <= D_PC[25].DB_MAX_OUTPUT_PORT_TYPE
pc[26] <= D_PC[26].DB_MAX_OUTPUT_PORT_TYPE
pc[27] <= D_PC[27].DB_MAX_OUTPUT_PORT_TYPE
pc[28] <= D_PC[28].DB_MAX_OUTPUT_PORT_TYPE
pc[29] <= D_PC[29].DB_MAX_OUTPUT_PORT_TYPE
pc[30] <= D_PC[30].DB_MAX_OUTPUT_PORT_TYPE
pc[31] <= D_PC[31].DB_MAX_OUTPUT_PORT_TYPE
addr[0] <= D_ALU[0].DB_MAX_OUTPUT_PORT_TYPE
addr[1] <= D_ALU[1].DB_MAX_OUTPUT_PORT_TYPE
addr[2] <= D_ALU[2].DB_MAX_OUTPUT_PORT_TYPE
addr[3] <= D_ALU[3].DB_MAX_OUTPUT_PORT_TYPE
addr[4] <= D_ALU[4].DB_MAX_OUTPUT_PORT_TYPE
addr[5] <= D_ALU[5].DB_MAX_OUTPUT_PORT_TYPE
addr[6] <= D_ALU[6].DB_MAX_OUTPUT_PORT_TYPE
addr[7] <= D_ALU[7].DB_MAX_OUTPUT_PORT_TYPE
addr[8] <= D_ALU[8].DB_MAX_OUTPUT_PORT_TYPE
addr[9] <= D_ALU[9].DB_MAX_OUTPUT_PORT_TYPE
addr[10] <= D_ALU[10].DB_MAX_OUTPUT_PORT_TYPE
addr[11] <= D_ALU[11].DB_MAX_OUTPUT_PORT_TYPE
addr[12] <= D_ALU[12].DB_MAX_OUTPUT_PORT_TYPE
addr[13] <= D_ALU[13].DB_MAX_OUTPUT_PORT_TYPE
addr[14] <= D_ALU[14].DB_MAX_OUTPUT_PORT_TYPE
addr[15] <= D_ALU[15].DB_MAX_OUTPUT_PORT_TYPE
addr[16] <= D_ALU[16].DB_MAX_OUTPUT_PORT_TYPE
addr[17] <= D_ALU[17].DB_MAX_OUTPUT_PORT_TYPE
addr[18] <= D_ALU[18].DB_MAX_OUTPUT_PORT_TYPE
addr[19] <= D_ALU[19].DB_MAX_OUTPUT_PORT_TYPE
addr[20] <= D_ALU[20].DB_MAX_OUTPUT_PORT_TYPE
addr[21] <= D_ALU[21].DB_MAX_OUTPUT_PORT_TYPE
addr[22] <= D_ALU[22].DB_MAX_OUTPUT_PORT_TYPE
addr[23] <= D_ALU[23].DB_MAX_OUTPUT_PORT_TYPE
addr[24] <= D_ALU[24].DB_MAX_OUTPUT_PORT_TYPE
addr[25] <= D_ALU[25].DB_MAX_OUTPUT_PORT_TYPE
addr[26] <= D_ALU[26].DB_MAX_OUTPUT_PORT_TYPE
addr[27] <= D_ALU[27].DB_MAX_OUTPUT_PORT_TYPE
addr[28] <= D_ALU[28].DB_MAX_OUTPUT_PORT_TYPE
addr[29] <= D_ALU[29].DB_MAX_OUTPUT_PORT_TYPE
addr[30] <= D_ALU[30].DB_MAX_OUTPUT_PORT_TYPE
addr[31] <= D_ALU[31].DB_MAX_OUTPUT_PORT_TYPE
wdata[0] <= D_Rt[0].DB_MAX_OUTPUT_PORT_TYPE
wdata[1] <= D_Rt[1].DB_MAX_OUTPUT_PORT_TYPE
wdata[2] <= D_Rt[2].DB_MAX_OUTPUT_PORT_TYPE
wdata[3] <= D_Rt[3].DB_MAX_OUTPUT_PORT_TYPE
wdata[4] <= D_Rt[4].DB_MAX_OUTPUT_PORT_TYPE
wdata[5] <= D_Rt[5].DB_MAX_OUTPUT_PORT_TYPE
wdata[6] <= D_Rt[6].DB_MAX_OUTPUT_PORT_TYPE
wdata[7] <= D_Rt[7].DB_MAX_OUTPUT_PORT_TYPE
wdata[8] <= D_Rt[8].DB_MAX_OUTPUT_PORT_TYPE
wdata[9] <= D_Rt[9].DB_MAX_OUTPUT_PORT_TYPE
wdata[10] <= D_Rt[10].DB_MAX_OUTPUT_PORT_TYPE
wdata[11] <= D_Rt[11].DB_MAX_OUTPUT_PORT_TYPE
wdata[12] <= D_Rt[12].DB_MAX_OUTPUT_PORT_TYPE
wdata[13] <= D_Rt[13].DB_MAX_OUTPUT_PORT_TYPE
wdata[14] <= D_Rt[14].DB_MAX_OUTPUT_PORT_TYPE
wdata[15] <= D_Rt[15].DB_MAX_OUTPUT_PORT_TYPE
wdata[16] <= D_Rt[16].DB_MAX_OUTPUT_PORT_TYPE
wdata[17] <= D_Rt[17].DB_MAX_OUTPUT_PORT_TYPE
wdata[18] <= D_Rt[18].DB_MAX_OUTPUT_PORT_TYPE
wdata[19] <= D_Rt[19].DB_MAX_OUTPUT_PORT_TYPE
wdata[20] <= D_Rt[20].DB_MAX_OUTPUT_PORT_TYPE
wdata[21] <= D_Rt[21].DB_MAX_OUTPUT_PORT_TYPE
wdata[22] <= D_Rt[22].DB_MAX_OUTPUT_PORT_TYPE
wdata[23] <= D_Rt[23].DB_MAX_OUTPUT_PORT_TYPE
wdata[24] <= D_Rt[24].DB_MAX_OUTPUT_PORT_TYPE
wdata[25] <= D_Rt[25].DB_MAX_OUTPUT_PORT_TYPE
wdata[26] <= D_Rt[26].DB_MAX_OUTPUT_PORT_TYPE
wdata[27] <= D_Rt[27].DB_MAX_OUTPUT_PORT_TYPE
wdata[28] <= D_Rt[28].DB_MAX_OUTPUT_PORT_TYPE
wdata[29] <= D_Rt[29].DB_MAX_OUTPUT_PORT_TYPE
wdata[30] <= D_Rt[30].DB_MAX_OUTPUT_PORT_TYPE
wdata[31] <= D_Rt[31].DB_MAX_OUTPUT_PORT_TYPE
IM_R <= operation:cpu_opcode.port4
insout[0] <= inst[0].DB_MAX_OUTPUT_PORT_TYPE
insout[1] <= inst[1].DB_MAX_OUTPUT_PORT_TYPE
insout[2] <= inst[2].DB_MAX_OUTPUT_PORT_TYPE
insout[3] <= inst[3].DB_MAX_OUTPUT_PORT_TYPE
insout[4] <= inst[4].DB_MAX_OUTPUT_PORT_TYPE
insout[5] <= inst[5].DB_MAX_OUTPUT_PORT_TYPE
insout[6] <= inst[6].DB_MAX_OUTPUT_PORT_TYPE
insout[7] <= inst[7].DB_MAX_OUTPUT_PORT_TYPE
insout[8] <= inst[8].DB_MAX_OUTPUT_PORT_TYPE
insout[9] <= inst[9].DB_MAX_OUTPUT_PORT_TYPE
insout[10] <= inst[10].DB_MAX_OUTPUT_PORT_TYPE
insout[11] <= inst[11].DB_MAX_OUTPUT_PORT_TYPE
insout[12] <= inst[12].DB_MAX_OUTPUT_PORT_TYPE
insout[13] <= inst[13].DB_MAX_OUTPUT_PORT_TYPE
insout[14] <= inst[14].DB_MAX_OUTPUT_PORT_TYPE
insout[15] <= inst[15].DB_MAX_OUTPUT_PORT_TYPE
insout[16] <= inst[16].DB_MAX_OUTPUT_PORT_TYPE
insout[17] <= inst[17].DB_MAX_OUTPUT_PORT_TYPE
insout[18] <= inst[18].DB_MAX_OUTPUT_PORT_TYPE
insout[19] <= inst[19].DB_MAX_OUTPUT_PORT_TYPE
insout[20] <= inst[20].DB_MAX_OUTPUT_PORT_TYPE
insout[21] <= inst[21].DB_MAX_OUTPUT_PORT_TYPE
insout[22] <= inst[22].DB_MAX_OUTPUT_PORT_TYPE
insout[23] <= inst[23].DB_MAX_OUTPUT_PORT_TYPE
insout[24] <= inst[24].DB_MAX_OUTPUT_PORT_TYPE
insout[25] <= inst[25].DB_MAX_OUTPUT_PORT_TYPE
insout[26] <= inst[26].DB_MAX_OUTPUT_PORT_TYPE
insout[27] <= inst[27].DB_MAX_OUTPUT_PORT_TYPE
insout[28] <= inst[28].DB_MAX_OUTPUT_PORT_TYPE
insout[29] <= inst[29].DB_MAX_OUTPUT_PORT_TYPE
insout[30] <= inst[30].DB_MAX_OUTPUT_PORT_TYPE
insout[31] <= inst[31].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[0] <= INS[0].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[1] <= INS[1].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[2] <= INS[2].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[3] <= INS[3].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[4] <= INS[4].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[5] <= INS[5].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[6] <= INS[6].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[7] <= INS[7].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[8] <= INS[8].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[9] <= INS[9].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[10] <= INS[10].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[11] <= INS[11].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[12] <= INS[12].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[13] <= INS[13].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[14] <= INS[14].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[15] <= INS[15].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[16] <= INS[16].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[17] <= INS[17].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[18] <= INS[18].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[19] <= INS[19].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[20] <= INS[20].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[21] <= INS[21].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[22] <= INS[22].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[23] <= INS[23].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[24] <= INS[24].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[25] <= INS[25].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[26] <= INS[26].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[27] <= INS[27].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[28] <= INS[28].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[29] <= INS[29].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[30] <= INS[30].DB_MAX_OUTPUT_PORT_TYPE
INSOUT[31] <= INS[31].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[0] <= D_Mux6[0].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[1] <= D_Mux6[1].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[2] <= D_Mux6[2].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[3] <= D_Mux6[3].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[4] <= D_Mux6[4].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[5] <= D_Mux6[5].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[6] <= D_Mux6[6].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[7] <= D_Mux6[7].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[8] <= D_Mux6[8].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[9] <= D_Mux6[9].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[10] <= D_Mux6[10].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[11] <= D_Mux6[11].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[12] <= D_Mux6[12].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[13] <= D_Mux6[13].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[14] <= D_Mux6[14].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[15] <= D_Mux6[15].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[16] <= D_Mux6[16].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[17] <= D_Mux6[17].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[18] <= D_Mux6[18].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[19] <= D_Mux6[19].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[20] <= D_Mux6[20].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[21] <= D_Mux6[21].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[22] <= D_Mux6[22].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[23] <= D_Mux6[23].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[24] <= D_Mux6[24].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[25] <= D_Mux6[25].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[26] <= D_Mux6[26].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[27] <= D_Mux6[27].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[28] <= D_Mux6[28].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[29] <= D_Mux6[29].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[30] <= D_Mux6[30].DB_MAX_OUTPUT_PORT_TYPE
RDDATA[31] <= D_Mux6[31].DB_MAX_OUTPUT_PORT_TYPE
RAADDRE[0] <= <GND>
RAADDRE[1] <= <GND>
RAADDRE[2] <= <GND>
RAADDRE[3] <= <GND>
RAADDRE[4] <= <GND>
REG1[0] <= D_Rs[0].DB_MAX_OUTPUT_PORT_TYPE
REG1[1] <= D_Rs[1].DB_MAX_OUTPUT_PORT_TYPE
REG1[2] <= D_Rs[2].DB_MAX_OUTPUT_PORT_TYPE
REG1[3] <= D_Rs[3].DB_MAX_OUTPUT_PORT_TYPE
REG1[4] <= D_Rs[4].DB_MAX_OUTPUT_PORT_TYPE
REG1[5] <= D_Rs[5].DB_MAX_OUTPUT_PORT_TYPE
REG1[6] <= D_Rs[6].DB_MAX_OUTPUT_PORT_TYPE
REG1[7] <= D_Rs[7].DB_MAX_OUTPUT_PORT_TYPE
REG1[8] <= D_Rs[8].DB_MAX_OUTPUT_PORT_TYPE
REG1[9] <= D_Rs[9].DB_MAX_OUTPUT_PORT_TYPE
REG1[10] <= D_Rs[10].DB_MAX_OUTPUT_PORT_TYPE
REG1[11] <= D_Rs[11].DB_MAX_OUTPUT_PORT_TYPE
REG1[12] <= D_Rs[12].DB_MAX_OUTPUT_PORT_TYPE
REG1[13] <= D_Rs[13].DB_MAX_OUTPUT_PORT_TYPE
REG1[14] <= D_Rs[14].DB_MAX_OUTPUT_PORT_TYPE
REG1[15] <= D_Rs[15].DB_MAX_OUTPUT_PORT_TYPE
REG1[16] <= D_Rs[16].DB_MAX_OUTPUT_PORT_TYPE
REG1[17] <= D_Rs[17].DB_MAX_OUTPUT_PORT_TYPE
REG1[18] <= D_Rs[18].DB_MAX_OUTPUT_PORT_TYPE
REG1[19] <= D_Rs[19].DB_MAX_OUTPUT_PORT_TYPE
REG1[20] <= D_Rs[20].DB_MAX_OUTPUT_PORT_TYPE
REG1[21] <= D_Rs[21].DB_MAX_OUTPUT_PORT_TYPE
REG1[22] <= D_Rs[22].DB_MAX_OUTPUT_PORT_TYPE
REG1[23] <= D_Rs[23].DB_MAX_OUTPUT_PORT_TYPE
REG1[24] <= D_Rs[24].DB_MAX_OUTPUT_PORT_TYPE
REG1[25] <= D_Rs[25].DB_MAX_OUTPUT_PORT_TYPE
REG1[26] <= D_Rs[26].DB_MAX_OUTPUT_PORT_TYPE
REG1[27] <= D_Rs[27].DB_MAX_OUTPUT_PORT_TYPE
REG1[28] <= D_Rs[28].DB_MAX_OUTPUT_PORT_TYPE
REG1[29] <= D_Rs[29].DB_MAX_OUTPUT_PORT_TYPE
REG1[30] <= D_Rs[30].DB_MAX_OUTPUT_PORT_TYPE
REG1[31] <= D_Rs[31].DB_MAX_OUTPUT_PORT_TYPE
REG2[0] <= D_Rt[0].DB_MAX_OUTPUT_PORT_TYPE
REG2[1] <= D_Rt[1].DB_MAX_OUTPUT_PORT_TYPE
REG2[2] <= D_Rt[2].DB_MAX_OUTPUT_PORT_TYPE
REG2[3] <= D_Rt[3].DB_MAX_OUTPUT_PORT_TYPE
REG2[4] <= D_Rt[4].DB_MAX_OUTPUT_PORT_TYPE
REG2[5] <= D_Rt[5].DB_MAX_OUTPUT_PORT_TYPE
REG2[6] <= D_Rt[6].DB_MAX_OUTPUT_PORT_TYPE
REG2[7] <= D_Rt[7].DB_MAX_OUTPUT_PORT_TYPE
REG2[8] <= D_Rt[8].DB_MAX_OUTPUT_PORT_TYPE
REG2[9] <= D_Rt[9].DB_MAX_OUTPUT_PORT_TYPE
REG2[10] <= D_Rt[10].DB_MAX_OUTPUT_PORT_TYPE
REG2[11] <= D_Rt[11].DB_MAX_OUTPUT_PORT_TYPE
REG2[12] <= D_Rt[12].DB_MAX_OUTPUT_PORT_TYPE
REG2[13] <= D_Rt[13].DB_MAX_OUTPUT_PORT_TYPE
REG2[14] <= D_Rt[14].DB_MAX_OUTPUT_PORT_TYPE
REG2[15] <= D_Rt[15].DB_MAX_OUTPUT_PORT_TYPE
REG2[16] <= D_Rt[16].DB_MAX_OUTPUT_PORT_TYPE
REG2[17] <= D_Rt[17].DB_MAX_OUTPUT_PORT_TYPE
REG2[18] <= D_Rt[18].DB_MAX_OUTPUT_PORT_TYPE
REG2[19] <= D_Rt[19].DB_MAX_OUTPUT_PORT_TYPE
REG2[20] <= D_Rt[20].DB_MAX_OUTPUT_PORT_TYPE
REG2[21] <= D_Rt[21].DB_MAX_OUTPUT_PORT_TYPE
REG2[22] <= D_Rt[22].DB_MAX_OUTPUT_PORT_TYPE
REG2[23] <= D_Rt[23].DB_MAX_OUTPUT_PORT_TYPE
REG2[24] <= D_Rt[24].DB_MAX_OUTPUT_PORT_TYPE
REG2[25] <= D_Rt[25].DB_MAX_OUTPUT_PORT_TYPE
REG2[26] <= D_Rt[26].DB_MAX_OUTPUT_PORT_TYPE
REG2[27] <= D_Rt[27].DB_MAX_OUTPUT_PORT_TYPE
REG2[28] <= D_Rt[28].DB_MAX_OUTPUT_PORT_TYPE
REG2[29] <= D_Rt[29].DB_MAX_OUTPUT_PORT_TYPE
REG2[30] <= D_Rt[30].DB_MAX_OUTPUT_PORT_TYPE
REG2[31] <= D_Rt[31].DB_MAX_OUTPUT_PORT_TYPE
REG3[0] <= regfile:cpu_ref.port10
REG3[1] <= <GND>
REG3[2] <= <GND>
REG3[3] <= <GND>
REG3[4] <= <GND>
REG3[5] <= <GND>
REG3[6] <= <GND>
REG3[7] <= <GND>
REG3[8] <= <GND>
REG3[9] <= <GND>
REG3[10] <= <GND>
REG3[11] <= <GND>
REG3[12] <= <GND>
REG3[13] <= <GND>
REG3[14] <= <GND>
REG3[15] <= <GND>
REG3[16] <= <GND>
REG3[17] <= <GND>
REG3[18] <= <GND>
REG3[19] <= <GND>
REG3[20] <= <GND>
REG3[21] <= <GND>
REG3[22] <= <GND>
REG3[23] <= <GND>
REG3[24] <= <GND>
REG3[25] <= <GND>
REG3[26] <= <GND>
REG3[27] <= <GND>
REG3[28] <= <GND>
REG3[29] <= <GND>
REG3[30] <= <GND>
REG3[31] <= <GND>
REG4[0] <= regfile:cpu_ref.port11
REG4[1] <= <GND>
REG4[2] <= <GND>
REG4[3] <= <GND>
REG4[4] <= <GND>
REG4[5] <= <GND>
REG4[6] <= <GND>
REG4[7] <= <GND>
REG4[8] <= <GND>
REG4[9] <= <GND>
REG4[10] <= <GND>
REG4[11] <= <GND>
REG4[12] <= <GND>
REG4[13] <= <GND>
REG4[14] <= <GND>
REG4[15] <= <GND>
REG4[16] <= <GND>
REG4[17] <= <GND>
REG4[18] <= <GND>
REG4[19] <= <GND>
REG4[20] <= <GND>
REG4[21] <= <GND>
REG4[22] <= <GND>
REG4[23] <= <GND>
REG4[24] <= <GND>
REG4[25] <= <GND>
REG4[26] <= <GND>
REG4[27] <= <GND>
REG4[28] <= <GND>
REG4[29] <= <GND>
REG4[30] <= <GND>
REG4[31] <= <GND>
REG5[0] <= regfile:cpu_ref.port12
REG5[1] <= <GND>
REG5[2] <= <GND>
REG5[3] <= <GND>
REG5[4] <= <GND>
REG5[5] <= <GND>
REG5[6] <= <GND>
REG5[7] <= <GND>
REG5[8] <= <GND>
REG5[9] <= <GND>
REG5[10] <= <GND>
REG5[11] <= <GND>
REG5[12] <= <GND>
REG5[13] <= <GND>
REG5[14] <= <GND>
REG5[15] <= <GND>
REG5[16] <= <GND>
REG5[17] <= <GND>
REG5[18] <= <GND>
REG5[19] <= <GND>
REG5[20] <= <GND>
REG5[21] <= <GND>
REG5[22] <= <GND>
REG5[23] <= <GND>
REG5[24] <= <GND>
REG5[25] <= <GND>
REG5[26] <= <GND>
REG5[27] <= <GND>
REG5[28] <= <GND>
REG5[29] <= <GND>
REG5[30] <= <GND>
REG5[31] <= <GND>
REG6[0] <= regfile:cpu_ref.port13
REG6[1] <= <GND>
REG6[2] <= <GND>
REG6[3] <= <GND>
REG6[4] <= <GND>
REG6[5] <= <GND>
REG6[6] <= <GND>
REG6[7] <= <GND>
REG6[8] <= <GND>
REG6[9] <= <GND>
REG6[10] <= <GND>
REG6[11] <= <GND>
REG6[12] <= <GND>
REG6[13] <= <GND>
REG6[14] <= <GND>
REG6[15] <= <GND>
REG6[16] <= <GND>
REG6[17] <= <GND>
REG6[18] <= <GND>
REG6[19] <= <GND>
REG6[20] <= <GND>
REG6[21] <= <GND>
REG6[22] <= <GND>
REG6[23] <= <GND>
REG6[24] <= <GND>
REG6[25] <= <GND>
REG6[26] <= <GND>
REG6[27] <= <GND>
REG6[28] <= <GND>
REG6[29] <= <GND>
REG6[30] <= <GND>
REG6[31] <= <GND>


|cpu|instr_dec:cpu_ins
instr_code[0] => Equal16.IN23
instr_code[0] => Equal15.IN23
instr_code[0] => Equal14.IN23
instr_code[0] => Equal13.IN23
instr_code[0] => Equal12.IN23
instr_code[0] => Equal11.IN23
instr_code[0] => Equal10.IN23
instr_code[0] => Equal9.IN23
instr_code[0] => Equal8.IN23
instr_code[0] => Equal7.IN23
instr_code[0] => Equal6.IN23
instr_code[0] => Equal5.IN23
instr_code[0] => Equal4.IN23
instr_code[0] => Equal3.IN23
instr_code[0] => Equal2.IN23
instr_code[0] => Equal1.IN23
instr_code[1] => Equal16.IN22
instr_code[1] => Equal15.IN22
instr_code[1] => Equal14.IN22
instr_code[1] => Equal13.IN22
instr_code[1] => Equal12.IN22
instr_code[1] => Equal11.IN22
instr_code[1] => Equal10.IN22
instr_code[1] => Equal9.IN22
instr_code[1] => Equal8.IN22
instr_code[1] => Equal7.IN22
instr_code[1] => Equal6.IN22
instr_code[1] => Equal5.IN22
instr_code[1] => Equal4.IN22
instr_code[1] => Equal3.IN22
instr_code[1] => Equal2.IN22
instr_code[1] => Equal1.IN22
instr_code[2] => Equal16.IN21
instr_code[2] => Equal15.IN21
instr_code[2] => Equal14.IN21
instr_code[2] => Equal13.IN21
instr_code[2] => Equal12.IN21
instr_code[2] => Equal11.IN21
instr_code[2] => Equal10.IN21
instr_code[2] => Equal9.IN21
instr_code[2] => Equal8.IN21
instr_code[2] => Equal7.IN21
instr_code[2] => Equal6.IN21
instr_code[2] => Equal5.IN21
instr_code[2] => Equal4.IN21
instr_code[2] => Equal3.IN21
instr_code[2] => Equal2.IN21
instr_code[2] => Equal1.IN21
instr_code[3] => Equal16.IN20
instr_code[3] => Equal15.IN20
instr_code[3] => Equal14.IN20
instr_code[3] => Equal13.IN20
instr_code[3] => Equal12.IN20
instr_code[3] => Equal11.IN20
instr_code[3] => Equal10.IN20
instr_code[3] => Equal9.IN20
instr_code[3] => Equal8.IN20
instr_code[3] => Equal7.IN20
instr_code[3] => Equal6.IN20
instr_code[3] => Equal5.IN20
instr_code[3] => Equal4.IN20
instr_code[3] => Equal3.IN20
instr_code[3] => Equal2.IN20
instr_code[3] => Equal1.IN20
instr_code[4] => Equal16.IN19
instr_code[4] => Equal15.IN19
instr_code[4] => Equal14.IN19
instr_code[4] => Equal13.IN19
instr_code[4] => Equal12.IN19
instr_code[4] => Equal11.IN19
instr_code[4] => Equal10.IN19
instr_code[4] => Equal9.IN19
instr_code[4] => Equal8.IN19
instr_code[4] => Equal7.IN19
instr_code[4] => Equal6.IN19
instr_code[4] => Equal5.IN19
instr_code[4] => Equal4.IN19
instr_code[4] => Equal3.IN19
instr_code[4] => Equal2.IN19
instr_code[4] => Equal1.IN19
instr_code[5] => Equal16.IN18
instr_code[5] => Equal15.IN18
instr_code[5] => Equal14.IN18
instr_code[5] => Equal13.IN18
instr_code[5] => Equal12.IN18
instr_code[5] => Equal11.IN18
instr_code[5] => Equal10.IN18
instr_code[5] => Equal9.IN18
instr_code[5] => Equal8.IN18
instr_code[5] => Equal7.IN18
instr_code[5] => Equal6.IN18
instr_code[5] => Equal5.IN18
instr_code[5] => Equal4.IN18
instr_code[5] => Equal3.IN18
instr_code[5] => Equal2.IN18
instr_code[5] => Equal1.IN18
instr_code[6] => ~NO_FANOUT~
instr_code[7] => ~NO_FANOUT~
instr_code[8] => ~NO_FANOUT~
instr_code[9] => ~NO_FANOUT~
instr_code[10] => ~NO_FANOUT~
instr_code[11] => ~NO_FANOUT~
instr_code[12] => ~NO_FANOUT~
instr_code[13] => ~NO_FANOUT~
instr_code[14] => ~NO_FANOUT~
instr_code[15] => ~NO_FANOUT~
instr_code[16] => ~NO_FANOUT~
instr_code[17] => ~NO_FANOUT~
instr_code[18] => ~NO_FANOUT~
instr_code[19] => ~NO_FANOUT~
instr_code[20] => ~NO_FANOUT~
instr_code[21] => ~NO_FANOUT~
instr_code[22] => ~NO_FANOUT~
instr_code[23] => ~NO_FANOUT~
instr_code[24] => ~NO_FANOUT~
instr_code[25] => ~NO_FANOUT~
instr_code[26] => WideNor12.IN5
instr_code[26] => WideNor9.IN5
instr_code[26] => WideNor7.IN5
instr_code[26] => WideNor4.IN5
instr_code[26] => WideNor2.IN5
instr_code[26] => WideNor0.IN5
instr_code[26] => Equal16.IN17
instr_code[26] => Equal15.IN17
instr_code[26] => Equal14.IN17
instr_code[26] => Equal13.IN17
instr_code[26] => Equal12.IN17
instr_code[26] => Equal11.IN17
instr_code[26] => Equal10.IN17
instr_code[26] => Equal9.IN17
instr_code[26] => Equal8.IN17
instr_code[26] => Equal7.IN17
instr_code[26] => Equal6.IN17
instr_code[26] => Equal5.IN17
instr_code[26] => Equal4.IN17
instr_code[26] => Equal3.IN17
instr_code[26] => Equal2.IN17
instr_code[26] => Equal1.IN17
instr_code[26] => WideNor13.IN5
instr_code[26] => WideNor11.IN5
instr_code[26] => WideNor10.IN5
instr_code[26] => WideNor8.IN5
instr_code[26] => WideNor6.IN5
instr_code[26] => WideNor5.IN5
instr_code[26] => WideNor3.IN5
instr_code[26] => WideNor1.IN5
instr_code[27] => WideNor8.IN4
instr_code[27] => WideNor7.IN4
instr_code[27] => WideNor3.IN4
instr_code[27] => WideNor2.IN4
instr_code[27] => WideNor1.IN4
instr_code[27] => WideNor0.IN4
instr_code[27] => Equal16.IN16
instr_code[27] => Equal15.IN16
instr_code[27] => Equal14.IN16
instr_code[27] => Equal13.IN16
instr_code[27] => Equal12.IN16
instr_code[27] => Equal11.IN16
instr_code[27] => Equal10.IN16
instr_code[27] => Equal9.IN16
instr_code[27] => Equal8.IN16
instr_code[27] => Equal7.IN16
instr_code[27] => Equal6.IN16
instr_code[27] => Equal5.IN16
instr_code[27] => Equal4.IN16
instr_code[27] => Equal3.IN16
instr_code[27] => Equal2.IN16
instr_code[27] => Equal1.IN16
instr_code[27] => WideNor13.IN4
instr_code[27] => WideNor12.IN4
instr_code[27] => WideNor11.IN4
instr_code[27] => WideNor10.IN4
instr_code[27] => WideNor9.IN4
instr_code[27] => WideNor6.IN4
instr_code[27] => WideNor5.IN4
instr_code[27] => WideNor4.IN4
instr_code[28] => WideNor13.IN3
instr_code[28] => WideNor12.IN3
instr_code[28] => WideNor10.IN3
instr_code[28] => WideNor9.IN3
instr_code[28] => WideNor6.IN3
instr_code[28] => WideNor5.IN3
instr_code[28] => WideNor1.IN3
instr_code[28] => WideNor0.IN3
instr_code[28] => Equal16.IN15
instr_code[28] => Equal15.IN15
instr_code[28] => Equal14.IN15
instr_code[28] => Equal13.IN15
instr_code[28] => Equal12.IN15
instr_code[28] => Equal11.IN15
instr_code[28] => Equal10.IN15
instr_code[28] => Equal9.IN15
instr_code[28] => Equal8.IN15
instr_code[28] => Equal7.IN15
instr_code[28] => Equal6.IN15
instr_code[28] => Equal5.IN15
instr_code[28] => Equal4.IN15
instr_code[28] => Equal3.IN15
instr_code[28] => Equal2.IN15
instr_code[28] => Equal1.IN15
instr_code[28] => WideNor11.IN3
instr_code[28] => WideNor8.IN3
instr_code[28] => WideNor7.IN3
instr_code[28] => WideNor4.IN3
instr_code[28] => WideNor3.IN3
instr_code[28] => WideNor2.IN3
instr_code[29] => WideNor13.IN2
instr_code[29] => WideNor12.IN2
instr_code[29] => WideNor8.IN2
instr_code[29] => WideNor7.IN2
instr_code[29] => WideNor5.IN2
instr_code[29] => Equal16.IN14
instr_code[29] => Equal15.IN14
instr_code[29] => Equal14.IN14
instr_code[29] => Equal13.IN14
instr_code[29] => Equal12.IN14
instr_code[29] => Equal11.IN14
instr_code[29] => Equal10.IN14
instr_code[29] => Equal9.IN14
instr_code[29] => Equal8.IN14
instr_code[29] => Equal7.IN14
instr_code[29] => Equal6.IN14
instr_code[29] => Equal5.IN14
instr_code[29] => Equal4.IN14
instr_code[29] => Equal3.IN14
instr_code[29] => Equal2.IN14
instr_code[29] => Equal1.IN14
instr_code[29] => WideNor11.IN2
instr_code[29] => WideNor10.IN2
instr_code[29] => WideNor9.IN2
instr_code[29] => WideNor6.IN2
instr_code[29] => WideNor4.IN2
instr_code[29] => WideNor3.IN2
instr_code[29] => WideNor2.IN2
instr_code[29] => WideNor1.IN2
instr_code[29] => WideNor0.IN2
instr_code[30] => WideNor13.IN1
instr_code[30] => WideNor12.IN1
instr_code[30] => WideNor11.IN1
instr_code[30] => WideNor10.IN1
instr_code[30] => WideNor9.IN1
instr_code[30] => WideNor8.IN1
instr_code[30] => WideNor7.IN1
instr_code[30] => WideNor6.IN1
instr_code[30] => WideNor5.IN1
instr_code[30] => WideNor4.IN1
instr_code[30] => WideNor3.IN1
instr_code[30] => WideNor2.IN1
instr_code[30] => WideNor1.IN1
instr_code[30] => WideNor0.IN1
instr_code[30] => Equal16.IN13
instr_code[30] => Equal15.IN13
instr_code[30] => Equal14.IN13
instr_code[30] => Equal13.IN13
instr_code[30] => Equal12.IN13
instr_code[30] => Equal11.IN13
instr_code[30] => Equal10.IN13
instr_code[30] => Equal9.IN13
instr_code[30] => Equal8.IN13
instr_code[30] => Equal7.IN13
instr_code[30] => Equal6.IN13
instr_code[30] => Equal5.IN13
instr_code[30] => Equal4.IN13
instr_code[30] => Equal3.IN13
instr_code[30] => Equal2.IN13
instr_code[30] => Equal1.IN13
instr_code[31] => WideNor13.IN0
instr_code[31] => WideNor12.IN0
instr_code[31] => WideNor11.IN0
instr_code[31] => WideNor10.IN0
instr_code[31] => WideNor9.IN0
instr_code[31] => WideNor8.IN0
instr_code[31] => WideNor7.IN0
instr_code[31] => WideNor4.IN0
instr_code[31] => WideNor3.IN0
instr_code[31] => WideNor2.IN0
instr_code[31] => WideNor1.IN0
instr_code[31] => WideNor0.IN0
instr_code[31] => Equal16.IN12
instr_code[31] => Equal15.IN12
instr_code[31] => Equal14.IN12
instr_code[31] => Equal13.IN12
instr_code[31] => Equal12.IN12
instr_code[31] => Equal11.IN12
instr_code[31] => Equal10.IN12
instr_code[31] => Equal9.IN12
instr_code[31] => Equal8.IN12
instr_code[31] => Equal7.IN12
instr_code[31] => Equal6.IN12
instr_code[31] => Equal5.IN12
instr_code[31] => Equal4.IN12
instr_code[31] => Equal3.IN12
instr_code[31] => Equal2.IN12
instr_code[31] => Equal1.IN12
instr_code[31] => WideNor6.IN0
instr_code[31] => WideNor5.IN0
i[0] <= WideOr30.DB_MAX_OUTPUT_PORT_TYPE
i[1] <= Equal1.DB_MAX_OUTPUT_PORT_TYPE
i[2] <= Equal2.DB_MAX_OUTPUT_PORT_TYPE
i[3] <= Equal3.DB_MAX_OUTPUT_PORT_TYPE
i[4] <= Equal4.DB_MAX_OUTPUT_PORT_TYPE
i[5] <= Equal5.DB_MAX_OUTPUT_PORT_TYPE
i[6] <= Equal6.DB_MAX_OUTPUT_PORT_TYPE
i[7] <= Equal7.DB_MAX_OUTPUT_PORT_TYPE
i[8] <= Equal8.DB_MAX_OUTPUT_PORT_TYPE
i[9] <= Equal9.DB_MAX_OUTPUT_PORT_TYPE
i[10] <= Equal10.DB_MAX_OUTPUT_PORT_TYPE
i[11] <= Equal11.DB_MAX_OUTPUT_PORT_TYPE
i[12] <= Equal12.DB_MAX_OUTPUT_PORT_TYPE
i[13] <= Equal13.DB_MAX_OUTPUT_PORT_TYPE
i[14] <= Equal14.DB_MAX_OUTPUT_PORT_TYPE
i[15] <= Equal15.DB_MAX_OUTPUT_PORT_TYPE
i[16] <= Equal16.DB_MAX_OUTPUT_PORT_TYPE
i[17] <= WideNor0.DB_MAX_OUTPUT_PORT_TYPE
i[18] <= WideNor1.DB_MAX_OUTPUT_PORT_TYPE
i[19] <= WideNor2.DB_MAX_OUTPUT_PORT_TYPE
i[20] <= WideNor3.DB_MAX_OUTPUT_PORT_TYPE
i[21] <= WideNor4.DB_MAX_OUTPUT_PORT_TYPE
i[22] <= WideNor5.DB_MAX_OUTPUT_PORT_TYPE
i[23] <= WideNor6.DB_MAX_OUTPUT_PORT_TYPE
i[24] <= WideNor7.DB_MAX_OUTPUT_PORT_TYPE
i[25] <= WideNor8.DB_MAX_OUTPUT_PORT_TYPE
i[26] <= WideNor9.DB_MAX_OUTPUT_PORT_TYPE
i[27] <= WideNor10.DB_MAX_OUTPUT_PORT_TYPE
i[28] <= WideNor11.DB_MAX_OUTPUT_PORT_TYPE
i[29] <= WideNor12.DB_MAX_OUTPUT_PORT_TYPE
i[30] <= WideNor13.DB_MAX_OUTPUT_PORT_TYPE
i[31] <= <GND>


|cpu|operation:cpu_opcode
clk => PC_CLK.DATAIN
clk => RF_CLK.DATAIN
z => M2~0.IN0
z => M2~1.IN0
i[0] => ALUC~10.IN1
i[1] => ~NO_FANOUT~
i[2] => ALUC~10.IN0
i[2] => ALUC~0.IN1
i[3] => ALUC~0.IN0
i[4] => ALUC~25.IN1
i[5] => ALUC~25.IN0
i[5] => ALUC~1.IN1
i[6] => ALUC~26.IN0
i[6] => ALUC~11.IN1
i[7] => ALUC~27.IN0
i[7] => ALUC~12.IN0
i[7] => ALUC~2.IN1
i[8] => ALUC~37.IN0
i[8] => ALUC~13.IN0
i[8] => ALUC~3.IN1
i[9] => ALUC~37.IN1
i[9] => ALUC~14.IN1
i[10] => ALUC~38.IN0
i[10] => ALUC~28.IN0
i[10] => ALUC~15.IN0
i[10] => M9~0.IN1
i[11] => ALUC~39.IN0
i[11] => ALUC~29.IN0
i[11] => ALUC~4.IN0
i[11] => M9~0.IN0
i[12] => ALUC~40.IN0
i[12] => ALUC~30.IN0
i[12] => M9~1.IN1
i[13] => ALUC~41.IN0
i[13] => ALUC~31.IN0
i[13] => ALUC~16.IN0
i[13] => M9~2.IN0
i[13] => M4~0.IN1
i[14] => ALUC~42.IN0
i[14] => ALUC~32.IN0
i[14] => ALUC~5.IN0
i[14] => M9~3.IN0
i[14] => M4~0.IN0
i[15] => ALUC~43.IN0
i[15] => ALUC~33.IN0
i[15] => M9~4.IN0
i[15] => M4~1.IN1
i[16] => RF_W~0.IN0
i[16] => M1~0.IN1
i[16] => M3.DATAIN
i[17] => ALUC~17.IN0
i[17] => M5~0.IN1
i[18] => M5~0.IN0
i[19] => C_EXT16~0.IN0
i[19] => ALUC~34.IN0
i[19] => M5~1.IN1
i[20] => C_EXT16~0.IN1
i[20] => ALUC~35.IN0
i[20] => ALUC~6.IN0
i[20] => M5~2.IN1
i[21] => C_EXT16~1.IN0
i[21] => ALUC~36.IN0
i[21] => ALUC~18.IN0
i[21] => M5~3.IN1
i[22] => ALUC~19.IN0
i[22] => M5~4.IN1
i[22] => M7.DATAIN
i[22] => DM_r.DATAIN
i[23] => RF_W~0.IN1
i[23] => ALUC~20.IN0
i[23] => M5~5.IN1
i[23] => DM_w.DATAIN
i[24] => RF_W~1.IN0
i[24] => ALUC~21.IN0
i[24] => ALUC~7.IN0
i[24] => M2~0.IN1
i[25] => RF_W~2.IN0
i[25] => ALUC~22.IN0
i[25] => ALUC~8.IN0
i[25] => M2~1.IN1
i[26] => ALUC~44.IN0
i[26] => ALUC~23.IN0
i[26] => ALUC~9.IN0
i[26] => M5~6.IN1
i[27] => ALUC~45.IN0
i[27] => ALUC~24.IN0
i[27] => M5~7.IN1
i[28] => ALUC~46.IN0
i[28] => M10~0.IN1
i[28] => M5~8.IN1
i[29] => RF_W~3.IN0
i[29] => M1~0.IN0
i[30] => M1~1.IN1
i[30] => M6.DATAIN
i[31] => ~NO_FANOUT~
PC_CLK <= clk.DB_MAX_OUTPUT_PORT_TYPE
IM_R <= <VCC>
M1 <= M1~1.DB_MAX_OUTPUT_PORT_TYPE
M2 <= M2~2.DB_MAX_OUTPUT_PORT_TYPE
M3 <= i[16].DB_MAX_OUTPUT_PORT_TYPE
M4 <= M4~1.DB_MAX_OUTPUT_PORT_TYPE
M5 <= M5~8.DB_MAX_OUTPUT_PORT_TYPE
M6 <= i[30].DB_MAX_OUTPUT_PORT_TYPE
M7 <= i[22].DB_MAX_OUTPUT_PORT_TYPE
M9 <= M9~4.DB_MAX_OUTPUT_PORT_TYPE
M10 <= M10~0.DB_MAX_OUTPUT_PORT_TYPE
ALUC[0] <= ALUC~9.DB_MAX_OUTPUT_PORT_TYPE
ALUC[1] <= ALUC~24.DB_MAX_OUTPUT_PORT_TYPE
ALUC[2] <= ALUC~36.DB_MAX_OUTPUT_PORT_TYPE
ALUC[3] <= ALUC~46.DB_MAX_OUTPUT_PORT_TYPE
RF_W <= RF_W~3.DB_MAX_OUTPUT_PORT_TYPE
RF_CLK <= clk.DB_MAX_OUTPUT_PORT_TYPE
DM_w <= i[23].DB_MAX_OUTPUT_PORT_TYPE
DM_r <= i[22].DB_MAX_OUTPUT_PORT_TYPE
C_EXT16 <= C_EXT16~1.DB_MAX_OUTPUT_PORT_TYPE


|cpu|INSTMEM:insmem
Addr[0] => ~NO_FANOUT~
Addr[1] => ~NO_FANOUT~
Addr[2] => Mux31.IN17
Addr[2] => Mux30.IN17
Addr[2] => Mux29.IN17
Addr[2] => Mux28.IN17
Addr[2] => Mux27.IN17
Addr[2] => Mux26.IN17
Addr[2] => Mux25.IN17
Addr[2] => Mux24.IN17
Addr[2] => Mux23.IN17
Addr[2] => Mux22.IN17
Addr[2] => Mux21.IN17
Addr[2] => Mux20.IN17
Addr[2] => Mux19.IN17
Addr[2] => Mux18.IN17
Addr[2] => Mux17.IN17
Addr[2] => Mux16.IN17
Addr[2] => Mux15.IN17
Addr[2] => Mux14.IN17
Addr[2] => Mux13.IN17
Addr[2] => Mux12.IN17
Addr[2] => Mux11.IN17
Addr[2] => Mux10.IN17
Addr[2] => Mux9.IN17
Addr[2] => Mux8.IN17
Addr[2] => Mux7.IN17
Addr[2] => Mux6.IN17
Addr[2] => Mux5.IN17
Addr[2] => Mux4.IN17
Addr[2] => Mux3.IN17
Addr[2] => Mux2.IN17
Addr[2] => Mux1.IN17
Addr[2] => Mux0.IN17
Addr[3] => Mux31.IN16
Addr[3] => Mux30.IN16
Addr[3] => Mux29.IN16
Addr[3] => Mux28.IN16
Addr[3] => Mux27.IN16
Addr[3] => Mux26.IN16
Addr[3] => Mux25.IN16
Addr[3] => Mux24.IN16
Addr[3] => Mux23.IN16
Addr[3] => Mux22.IN16
Addr[3] => Mux21.IN16
Addr[3] => Mux20.IN16
Addr[3] => Mux19.IN16
Addr[3] => Mux18.IN16
Addr[3] => Mux17.IN16
Addr[3] => Mux16.IN16
Addr[3] => Mux15.IN16
Addr[3] => Mux14.IN16
Addr[3] => Mux13.IN16
Addr[3] => Mux12.IN16
Addr[3] => Mux11.IN16
Addr[3] => Mux10.IN16
Addr[3] => Mux9.IN16
Addr[3] => Mux8.IN16
Addr[3] => Mux7.IN16
Addr[3] => Mux6.IN16
Addr[3] => Mux5.IN16
Addr[3] => Mux4.IN16
Addr[3] => Mux3.IN16
Addr[3] => Mux2.IN16
Addr[3] => Mux1.IN16
Addr[3] => Mux0.IN16
Addr[4] => Mux31.IN15
Addr[4] => Mux30.IN15
Addr[4] => Mux29.IN15
Addr[4] => Mux28.IN15
Addr[4] => Mux27.IN15
Addr[4] => Mux26.IN15
Addr[4] => Mux25.IN15
Addr[4] => Mux24.IN15
Addr[4] => Mux23.IN15
Addr[4] => Mux22.IN15
Addr[4] => Mux21.IN15
Addr[4] => Mux20.IN15
Addr[4] => Mux19.IN15
Addr[4] => Mux18.IN15
Addr[4] => Mux17.IN15
Addr[4] => Mux16.IN15
Addr[4] => Mux15.IN15
Addr[4] => Mux14.IN15
Addr[4] => Mux13.IN15
Addr[4] => Mux12.IN15
Addr[4] => Mux11.IN15
Addr[4] => Mux10.IN15
Addr[4] => Mux9.IN15
Addr[4] => Mux8.IN15
Addr[4] => Mux7.IN15
Addr[4] => Mux6.IN15
Addr[4] => Mux5.IN15
Addr[4] => Mux4.IN15
Addr[4] => Mux3.IN15
Addr[4] => Mux2.IN15
Addr[4] => Mux1.IN15
Addr[4] => Mux0.IN15
Addr[5] => Mux31.IN14
Addr[5] => Mux30.IN14
Addr[5] => Mux29.IN14
Addr[5] => Mux28.IN14
Addr[5] => Mux27.IN14
Addr[5] => Mux26.IN14
Addr[5] => Mux25.IN14
Addr[5] => Mux24.IN14
Addr[5] => Mux23.IN14
Addr[5] => Mux22.IN14
Addr[5] => Mux21.IN14
Addr[5] => Mux20.IN14
Addr[5] => Mux19.IN14
Addr[5] => Mux18.IN14
Addr[5] => Mux17.IN14
Addr[5] => Mux16.IN14
Addr[5] => Mux15.IN14
Addr[5] => Mux14.IN14
Addr[5] => Mux13.IN14
Addr[5] => Mux12.IN14
Addr[5] => Mux11.IN14
Addr[5] => Mux10.IN14
Addr[5] => Mux9.IN14
Addr[5] => Mux8.IN14
Addr[5] => Mux7.IN14
Addr[5] => Mux6.IN14
Addr[5] => Mux5.IN14
Addr[5] => Mux4.IN14
Addr[5] => Mux3.IN14
Addr[5] => Mux2.IN14
Addr[5] => Mux1.IN14
Addr[5] => Mux0.IN14
Addr[6] => Mux31.IN13
Addr[6] => Mux30.IN13
Addr[6] => Mux29.IN13
Addr[6] => Mux28.IN13
Addr[6] => Mux27.IN13
Addr[6] => Mux26.IN13
Addr[6] => Mux25.IN13
Addr[6] => Mux24.IN13
Addr[6] => Mux23.IN13
Addr[6] => Mux22.IN13
Addr[6] => Mux21.IN13
Addr[6] => Mux20.IN13
Addr[6] => Mux19.IN13
Addr[6] => Mux18.IN13
Addr[6] => Mux17.IN13
Addr[6] => Mux16.IN13
Addr[6] => Mux15.IN13
Addr[6] => Mux14.IN13
Addr[6] => Mux13.IN13
Addr[6] => Mux12.IN13
Addr[6] => Mux11.IN13
Addr[6] => Mux10.IN13
Addr[6] => Mux9.IN13
Addr[6] => Mux8.IN13
Addr[6] => Mux7.IN13
Addr[6] => Mux6.IN13
Addr[6] => Mux5.IN13
Addr[6] => Mux4.IN13
Addr[6] => Mux3.IN13
Addr[6] => Mux2.IN13
Addr[6] => Mux1.IN13
Addr[6] => Mux0.IN13
Addr[7] => ~NO_FANOUT~
Addr[8] => ~NO_FANOUT~
Addr[9] => ~NO_FANOUT~
Addr[10] => ~NO_FANOUT~
Addr[11] => ~NO_FANOUT~
Addr[12] => ~NO_FANOUT~
Addr[13] => ~NO_FANOUT~
Addr[14] => ~NO_FANOUT~
Addr[15] => ~NO_FANOUT~
Addr[16] => ~NO_FANOUT~
Addr[17] => ~NO_FANOUT~
Addr[18] => ~NO_FANOUT~
Addr[19] => ~NO_FANOUT~
Addr[20] => ~NO_FANOUT~
Addr[21] => ~NO_FANOUT~
Addr[22] => ~NO_FANOUT~
Addr[23] => ~NO_FANOUT~
Addr[24] => ~NO_FANOUT~
Addr[25] => ~NO_FANOUT~
Addr[26] => ~NO_FANOUT~
Addr[27] => ~NO_FANOUT~
Addr[28] => ~NO_FANOUT~
Addr[29] => ~NO_FANOUT~
Addr[30] => ~NO_FANOUT~
Addr[31] => ~NO_FANOUT~
Inst[0] <= Mux31.DB_MAX_OUTPUT_PORT_TYPE
Inst[1] <= Mux30.DB_MAX_OUTPUT_PORT_TYPE
Inst[2] <= Mux29.DB_MAX_OUTPUT_PORT_TYPE
Inst[3] <= Mux28.DB_MAX_OUTPUT_PORT_TYPE
Inst[4] <= Mux27.DB_MAX_OUTPUT_PORT_TYPE
Inst[5] <= Mux26.DB_MAX_OUTPUT_PORT_TYPE
Inst[6] <= Mux25.DB_MAX_OUTPUT_PORT_TYPE
Inst[7] <= Mux24.DB_MAX_OUTPUT_PORT_TYPE
Inst[8] <= Mux23.DB_MAX_OUTPUT_PORT_TYPE
Inst[9] <= Mux22.DB_MAX_OUTPUT_PORT_TYPE
Inst[10] <= Mux21.DB_MAX_OUTPUT_PORT_TYPE
Inst[11] <= Mux20.DB_MAX_OUTPUT_PORT_TYPE
Inst[12] <= Mux19.DB_MAX_OUTPUT_PORT_TYPE
Inst[13] <= Mux18.DB_MAX_OUTPUT_PORT_TYPE
Inst[14] <= Mux17.DB_MAX_OUTPUT_PORT_TYPE
Inst[15] <= Mux16.DB_MAX_OUTPUT_PORT_TYPE
Inst[16] <= Mux15.DB_MAX_OUTPUT_PORT_TYPE
Inst[17] <= Mux14.DB_MAX_OUTPUT_PORT_TYPE
Inst[18] <= Mux13.DB_MAX_OUTPUT_PORT_TYPE
Inst[19] <= Mux12.DB_MAX_OUTPUT_PORT_TYPE
Inst[20] <= Mux11.DB_MAX_OUTPUT_PORT_TYPE
Inst[21] <= Mux10.DB_MAX_OUTPUT_PORT_TYPE
Inst[22] <= Mux9.DB_MAX_OUTPUT_PORT_TYPE
Inst[23] <= Mux8.DB_MAX_OUTPUT_PORT_TYPE
Inst[24] <= Mux7.DB_MAX_OUTPUT_PORT_TYPE
Inst[25] <= Mux6.DB_MAX_OUTPUT_PORT_TYPE
Inst[26] <= Mux5.DB_MAX_OUTPUT_PORT_TYPE
Inst[27] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
Inst[28] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
Inst[29] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
Inst[30] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
Inst[31] <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|DATAMEM:datamem
Addr[0] => ~NO_FANOUT~
Addr[1] => ~NO_FANOUT~
Addr[2] => Ram.waddr_a[0].DATAIN
Addr[2] => Ram.WADDR
Addr[2] => Ram.RADDR
Addr[3] => Ram.waddr_a[1].DATAIN
Addr[3] => Ram.WADDR1
Addr[3] => Ram.RADDR1
Addr[4] => Ram.waddr_a[2].DATAIN
Addr[4] => Ram.WADDR2
Addr[4] => Ram.RADDR2
Addr[5] => Ram.waddr_a[3].DATAIN
Addr[5] => Ram.WADDR3
Addr[5] => Ram.RADDR3
Addr[6] => Ram.waddr_a[4].DATAIN
Addr[6] => Ram.WADDR4
Addr[6] => Ram.RADDR4
Addr[7] => ~NO_FANOUT~
Addr[8] => ~NO_FANOUT~
Addr[9] => ~NO_FANOUT~
Addr[10] => ~NO_FANOUT~
Addr[11] => ~NO_FANOUT~
Addr[12] => ~NO_FANOUT~
Addr[13] => ~NO_FANOUT~
Addr[14] => ~NO_FANOUT~
Addr[15] => ~NO_FANOUT~
Addr[16] => ~NO_FANOUT~
Addr[17] => ~NO_FANOUT~
Addr[18] => ~NO_FANOUT~
Addr[19] => ~NO_FANOUT~
Addr[20] => ~NO_FANOUT~
Addr[21] => ~NO_FANOUT~
Addr[22] => ~NO_FANOUT~
Addr[23] => ~NO_FANOUT~
Addr[24] => ~NO_FANOUT~
Addr[25] => ~NO_FANOUT~
Addr[26] => ~NO_FANOUT~
Addr[27] => ~NO_FANOUT~
Addr[28] => ~NO_FANOUT~
Addr[29] => ~NO_FANOUT~
Addr[30] => ~NO_FANOUT~
Addr[31] => ~NO_FANOUT~
Din[0] => Ram.data_a[0].DATAIN
Din[0] => Ram.DATAIN
Din[1] => Ram.data_a[1].DATAIN
Din[1] => Ram.DATAIN1
Din[2] => Ram.data_a[2].DATAIN
Din[2] => Ram.DATAIN2
Din[3] => Ram.data_a[3].DATAIN
Din[3] => Ram.DATAIN3
Din[4] => Ram.data_a[4].DATAIN
Din[4] => Ram.DATAIN4
Din[5] => Ram.data_a[5].DATAIN
Din[5] => Ram.DATAIN5
Din[6] => Ram.data_a[6].DATAIN
Din[6] => Ram.DATAIN6
Din[7] => Ram.data_a[7].DATAIN
Din[7] => Ram.DATAIN7
Din[8] => Ram.data_a[8].DATAIN
Din[8] => Ram.DATAIN8
Din[9] => Ram.data_a[9].DATAIN
Din[9] => Ram.DATAIN9
Din[10] => Ram.data_a[10].DATAIN
Din[10] => Ram.DATAIN10
Din[11] => Ram.data_a[11].DATAIN
Din[11] => Ram.DATAIN11
Din[12] => Ram.data_a[12].DATAIN
Din[12] => Ram.DATAIN12
Din[13] => Ram.data_a[13].DATAIN
Din[13] => Ram.DATAIN13
Din[14] => Ram.data_a[14].DATAIN
Din[14] => Ram.DATAIN14
Din[15] => Ram.data_a[15].DATAIN
Din[15] => Ram.DATAIN15
Din[16] => Ram.data_a[16].DATAIN
Din[16] => Ram.DATAIN16
Din[17] => Ram.data_a[17].DATAIN
Din[17] => Ram.DATAIN17
Din[18] => Ram.data_a[18].DATAIN
Din[18] => Ram.DATAIN18
Din[19] => Ram.data_a[19].DATAIN
Din[19] => Ram.DATAIN19
Din[20] => Ram.data_a[20].DATAIN
Din[20] => Ram.DATAIN20
Din[21] => Ram.data_a[21].DATAIN
Din[21] => Ram.DATAIN21
Din[22] => Ram.data_a[22].DATAIN
Din[22] => Ram.DATAIN22
Din[23] => Ram.data_a[23].DATAIN
Din[23] => Ram.DATAIN23
Din[24] => Ram.data_a[24].DATAIN
Din[24] => Ram.DATAIN24
Din[25] => Ram.data_a[25].DATAIN
Din[25] => Ram.DATAIN25
Din[26] => Ram.data_a[26].DATAIN
Din[26] => Ram.DATAIN26
Din[27] => Ram.data_a[27].DATAIN
Din[27] => Ram.DATAIN27
Din[28] => Ram.data_a[28].DATAIN
Din[28] => Ram.DATAIN28
Din[29] => Ram.data_a[29].DATAIN
Din[29] => Ram.DATAIN29
Din[30] => Ram.data_a[30].DATAIN
Din[30] => Ram.DATAIN30
Din[31] => Ram.data_a[31].DATAIN
Din[31] => Ram.DATAIN31
Clk => Ram.data_a[0].CLK
Clk => Ram.data_a[1].CLK
Clk => Ram.data_a[2].CLK
Clk => Ram.data_a[3].CLK
Clk => Ram.data_a[4].CLK
Clk => Ram.data_a[5].CLK
Clk => Ram.data_a[6].CLK
Clk => Ram.data_a[7].CLK
Clk => Ram.data_a[8].CLK
Clk => Ram.data_a[9].CLK
Clk => Ram.data_a[10].CLK
Clk => Ram.data_a[11].CLK
Clk => Ram.data_a[12].CLK
Clk => Ram.data_a[13].CLK
Clk => Ram.data_a[14].CLK
Clk => Ram.data_a[15].CLK
Clk => Ram.data_a[16].CLK
Clk => Ram.data_a[17].CLK
Clk => Ram.data_a[18].CLK
Clk => Ram.data_a[19].CLK
Clk => Ram.data_a[20].CLK
Clk => Ram.data_a[21].CLK
Clk => Ram.data_a[22].CLK
Clk => Ram.data_a[23].CLK
Clk => Ram.data_a[24].CLK
Clk => Ram.data_a[25].CLK
Clk => Ram.data_a[26].CLK
Clk => Ram.data_a[27].CLK
Clk => Ram.data_a[28].CLK
Clk => Ram.data_a[29].CLK
Clk => Ram.data_a[30].CLK
Clk => Ram.data_a[31].CLK
Clk => Ram.waddr_a[0].CLK
Clk => Ram.waddr_a[1].CLK
Clk => Ram.waddr_a[2].CLK
Clk => Ram.waddr_a[3].CLK
Clk => Ram.waddr_a[4].CLK
Clk => Ram.we_a.CLK
Clk => Ram.CLK0
Re => ~NO_FANOUT~
We => Ram.we_a.DATAIN
We => Ram.WE
Dout[0] <= Ram.DATAOUT
Dout[1] <= Ram.DATAOUT1
Dout[2] <= Ram.DATAOUT2
Dout[3] <= Ram.DATAOUT3
Dout[4] <= Ram.DATAOUT4
Dout[5] <= Ram.DATAOUT5
Dout[6] <= Ram.DATAOUT6
Dout[7] <= Ram.DATAOUT7
Dout[8] <= Ram.DATAOUT8
Dout[9] <= Ram.DATAOUT9
Dout[10] <= Ram.DATAOUT10
Dout[11] <= Ram.DATAOUT11
Dout[12] <= Ram.DATAOUT12
Dout[13] <= Ram.DATAOUT13
Dout[14] <= Ram.DATAOUT14
Dout[15] <= Ram.DATAOUT15
Dout[16] <= Ram.DATAOUT16
Dout[17] <= Ram.DATAOUT17
Dout[18] <= Ram.DATAOUT18
Dout[19] <= Ram.DATAOUT19
Dout[20] <= Ram.DATAOUT20
Dout[21] <= Ram.DATAOUT21
Dout[22] <= Ram.DATAOUT22
Dout[23] <= Ram.DATAOUT23
Dout[24] <= Ram.DATAOUT24
Dout[25] <= Ram.DATAOUT25
Dout[26] <= Ram.DATAOUT26
Dout[27] <= Ram.DATAOUT27
Dout[28] <= Ram.DATAOUT28
Dout[29] <= Ram.DATAOUT29
Dout[30] <= Ram.DATAOUT30
Dout[31] <= Ram.DATAOUT31


|cpu|pcreg:pc_out
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:D0.port4
data_out[1] <= D_FF:D1.port4
data_out[2] <= D_FF:D2.port4
data_out[3] <= D_FF:D3.port4
data_out[4] <= D_FF:D4.port4
data_out[5] <= D_FF:D5.port4
data_out[6] <= D_FF:D6.port4
data_out[7] <= D_FF:D7.port4
data_out[8] <= D_FF:D8.port4
data_out[9] <= D_FF:D9.port4
data_out[10] <= D_FF:D10.port4
data_out[11] <= D_FF:D11.port4
data_out[12] <= D_FF:D12.port4
data_out[13] <= D_FF:D13.port4
data_out[14] <= D_FF:D14.port4
data_out[15] <= D_FF:D15.port4
data_out[16] <= D_FF:D16.port4
data_out[17] <= D_FF:D17.port4
data_out[18] <= D_FF:D18.port4
data_out[19] <= D_FF:D19.port4
data_out[20] <= D_FF:D20.port4
data_out[21] <= D_FF:D21.port4
data_out[22] <= D_FF:D22.port4
data_out[23] <= D_FF:D23.port4
data_out[24] <= D_FF:D24.port4
data_out[25] <= D_FF:D25.port4
data_out[26] <= D_FF:D26.port4
data_out[27] <= D_FF:D27.port4
data_out[28] <= D_FF:D28.port4
data_out[29] <= D_FF:D29.port4
data_out[30] <= D_FF:D30.port4
data_out[31] <= D_FF:D31.port4


|cpu|pcreg:pc_out|D_FF:D0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|pcreg:pc_out|D_FF:D31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|alu:cpu_alu
a[0] => Add2.IN33
a[0] => Add3.IN66
a[0] => LessThan1.IN32
a[0] => LessThan0.IN32
a[0] => result~130.IN0
a[0] => result~98.IN0
a[0] => result~66.IN0
a[0] => ShiftLeft0.IN33
a[0] => Add4.IN64
a[0] => Add1.IN64
a[0] => Add0.IN32
a[0] => Equal0.IN0
a[1] => Add2.IN32
a[1] => Add3.IN65
a[1] => LessThan1.IN31
a[1] => LessThan0.IN31
a[1] => result~131.IN0
a[1] => result~99.IN0
a[1] => result~67.IN0
a[1] => ShiftLeft0.IN32
a[1] => Add4.IN63
a[1] => Add1.IN63
a[1] => Add0.IN31
a[1] => Equal0.IN1
a[2] => Add2.IN31
a[2] => Add3.IN64
a[2] => LessThan1.IN30
a[2] => LessThan0.IN30
a[2] => result~132.IN0
a[2] => result~100.IN0
a[2] => result~68.IN0
a[2] => ShiftLeft0.IN31
a[2] => Add4.IN62
a[2] => Add1.IN62
a[2] => Add0.IN30
a[2] => Equal0.IN2
a[3] => Add2.IN30
a[3] => Add3.IN63
a[3] => LessThan1.IN29
a[3] => LessThan0.IN29
a[3] => result~133.IN0
a[3] => result~101.IN0
a[3] => result~69.IN0
a[3] => ShiftLeft0.IN30
a[3] => Add4.IN61
a[3] => Add1.IN61
a[3] => Add0.IN29
a[3] => Equal0.IN3
a[4] => Add2.IN29
a[4] => Add3.IN62
a[4] => LessThan1.IN28
a[4] => LessThan0.IN28
a[4] => result~134.IN0
a[4] => result~102.IN0
a[4] => result~70.IN0
a[4] => ShiftLeft0.IN29
a[4] => Add4.IN60
a[4] => Add1.IN60
a[4] => Add0.IN28
a[4] => Equal0.IN4
a[5] => Add2.IN28
a[5] => Add3.IN61
a[5] => LessThan1.IN27
a[5] => LessThan0.IN27
a[5] => result~135.IN0
a[5] => result~103.IN0
a[5] => result~71.IN0
a[5] => ShiftLeft0.IN28
a[5] => Add4.IN59
a[5] => Add1.IN59
a[5] => Add0.IN27
a[5] => Equal0.IN5
a[6] => Add2.IN27
a[6] => Add3.IN60
a[6] => LessThan1.IN26
a[6] => LessThan0.IN26
a[6] => result~136.IN0
a[6] => result~104.IN0
a[6] => result~72.IN0
a[6] => ShiftLeft0.IN27
a[6] => Add4.IN58
a[6] => Add1.IN58
a[6] => Add0.IN26
a[6] => Equal0.IN6
a[7] => Add2.IN26
a[7] => Add3.IN59
a[7] => LessThan1.IN25
a[7] => LessThan0.IN25
a[7] => result~137.IN0
a[7] => result~105.IN0
a[7] => result~73.IN0
a[7] => ShiftLeft0.IN26
a[7] => Add4.IN57
a[7] => Add1.IN57
a[7] => Add0.IN25
a[7] => Equal0.IN7
a[8] => Add2.IN25
a[8] => Add3.IN58
a[8] => LessThan1.IN24
a[8] => LessThan0.IN24
a[8] => result~138.IN0
a[8] => result~106.IN0
a[8] => result~74.IN0
a[8] => ShiftLeft0.IN25
a[8] => Add4.IN56
a[8] => Add1.IN56
a[8] => Add0.IN24
a[8] => Equal0.IN8
a[9] => Add2.IN24
a[9] => Add3.IN57
a[9] => LessThan1.IN23
a[9] => LessThan0.IN23
a[9] => result~139.IN0
a[9] => result~107.IN0
a[9] => result~75.IN0
a[9] => ShiftLeft0.IN24
a[9] => Add4.IN55
a[9] => Add1.IN55
a[9] => Add0.IN23
a[9] => Equal0.IN9
a[10] => Add2.IN23
a[10] => Add3.IN56
a[10] => LessThan1.IN22
a[10] => LessThan0.IN22
a[10] => result~140.IN0
a[10] => result~108.IN0
a[10] => result~76.IN0
a[10] => ShiftLeft0.IN23
a[10] => Add4.IN54
a[10] => Add1.IN54
a[10] => Add0.IN22
a[10] => Equal0.IN10
a[11] => Add2.IN22
a[11] => Add3.IN55
a[11] => LessThan1.IN21
a[11] => LessThan0.IN21
a[11] => result~141.IN0
a[11] => result~109.IN0
a[11] => result~77.IN0
a[11] => ShiftLeft0.IN22
a[11] => Add4.IN53
a[11] => Add1.IN53
a[11] => Add0.IN21
a[11] => Equal0.IN11
a[12] => Add2.IN21
a[12] => Add3.IN54
a[12] => LessThan1.IN20
a[12] => LessThan0.IN20
a[12] => result~142.IN0
a[12] => result~110.IN0
a[12] => result~78.IN0
a[12] => ShiftLeft0.IN21
a[12] => Add4.IN52
a[12] => Add1.IN52
a[12] => Add0.IN20
a[12] => Equal0.IN12
a[13] => Add2.IN20
a[13] => Add3.IN53
a[13] => LessThan1.IN19
a[13] => LessThan0.IN19
a[13] => result~143.IN0
a[13] => result~111.IN0
a[13] => result~79.IN0
a[13] => ShiftLeft0.IN20
a[13] => Add4.IN51
a[13] => Add1.IN51
a[13] => Add0.IN19
a[13] => Equal0.IN13
a[14] => Add2.IN19
a[14] => Add3.IN52
a[14] => LessThan1.IN18
a[14] => LessThan0.IN18
a[14] => result~144.IN0
a[14] => result~112.IN0
a[14] => result~80.IN0
a[14] => ShiftLeft0.IN19
a[14] => Add4.IN50
a[14] => Add1.IN50
a[14] => Add0.IN18
a[14] => Equal0.IN14
a[15] => Add2.IN18
a[15] => Add3.IN51
a[15] => LessThan1.IN17
a[15] => LessThan0.IN17
a[15] => result~145.IN0
a[15] => result~113.IN0
a[15] => result~81.IN0
a[15] => ShiftLeft0.IN18
a[15] => Add4.IN49
a[15] => Add1.IN49
a[15] => Add0.IN17
a[15] => Equal0.IN15
a[16] => Add2.IN17
a[16] => Add3.IN50
a[16] => LessThan1.IN16
a[16] => LessThan0.IN16
a[16] => result~146.IN0
a[16] => result~114.IN0
a[16] => result~82.IN0
a[16] => ShiftLeft0.IN17
a[16] => Add4.IN48
a[16] => Add1.IN48
a[16] => Add0.IN16
a[16] => Equal0.IN16
a[17] => Add2.IN16
a[17] => Add3.IN49
a[17] => LessThan1.IN15
a[17] => LessThan0.IN15
a[17] => result~147.IN0
a[17] => result~115.IN0
a[17] => result~83.IN0
a[17] => ShiftLeft0.IN16
a[17] => Add4.IN47
a[17] => Add1.IN47
a[17] => Add0.IN15
a[17] => Equal0.IN17
a[18] => Add2.IN15
a[18] => Add3.IN48
a[18] => LessThan1.IN14
a[18] => LessThan0.IN14
a[18] => result~148.IN0
a[18] => result~116.IN0
a[18] => result~84.IN0
a[18] => ShiftLeft0.IN15
a[18] => Add4.IN46
a[18] => Add1.IN46
a[18] => Add0.IN14
a[18] => Equal0.IN18
a[19] => Add2.IN14
a[19] => Add3.IN47
a[19] => LessThan1.IN13
a[19] => LessThan0.IN13
a[19] => result~149.IN0
a[19] => result~117.IN0
a[19] => result~85.IN0
a[19] => ShiftLeft0.IN14
a[19] => Add4.IN45
a[19] => Add1.IN45
a[19] => Add0.IN13
a[19] => Equal0.IN19
a[20] => Add2.IN13
a[20] => Add3.IN46
a[20] => LessThan1.IN12
a[20] => LessThan0.IN12
a[20] => result~150.IN0
a[20] => result~118.IN0
a[20] => result~86.IN0
a[20] => ShiftLeft0.IN13
a[20] => Add4.IN44
a[20] => Add1.IN44
a[20] => Add0.IN12
a[20] => Equal0.IN20
a[21] => Add2.IN12
a[21] => Add3.IN45
a[21] => LessThan1.IN11
a[21] => LessThan0.IN11
a[21] => result~151.IN0
a[21] => result~119.IN0
a[21] => result~87.IN0
a[21] => ShiftLeft0.IN12
a[21] => Add4.IN43
a[21] => Add1.IN43
a[21] => Add0.IN11
a[21] => Equal0.IN21
a[22] => Add2.IN11
a[22] => Add3.IN44
a[22] => LessThan1.IN10
a[22] => LessThan0.IN10
a[22] => result~152.IN0
a[22] => result~120.IN0
a[22] => result~88.IN0
a[22] => ShiftLeft0.IN11
a[22] => Add4.IN42
a[22] => Add1.IN42
a[22] => Add0.IN10
a[22] => Equal0.IN22
a[23] => Add2.IN10
a[23] => Add3.IN43
a[23] => LessThan1.IN9
a[23] => LessThan0.IN9
a[23] => result~153.IN0
a[23] => result~121.IN0
a[23] => result~89.IN0
a[23] => ShiftLeft0.IN10
a[23] => Add4.IN41
a[23] => Add1.IN41
a[23] => Add0.IN9
a[23] => Equal0.IN23
a[24] => Add2.IN9
a[24] => Add3.IN42
a[24] => LessThan1.IN8
a[24] => LessThan0.IN8
a[24] => result~154.IN0
a[24] => result~122.IN0
a[24] => result~90.IN0
a[24] => ShiftLeft0.IN9
a[24] => Add4.IN40
a[24] => Add1.IN40
a[24] => Add0.IN8
a[24] => Equal0.IN24
a[25] => Add2.IN8
a[25] => Add3.IN41
a[25] => LessThan1.IN7
a[25] => LessThan0.IN7
a[25] => result~155.IN0
a[25] => result~123.IN0
a[25] => result~91.IN0
a[25] => ShiftLeft0.IN8
a[25] => Add4.IN39
a[25] => Add1.IN39
a[25] => Add0.IN7
a[25] => Equal0.IN25
a[26] => Add2.IN7
a[26] => Add3.IN40
a[26] => LessThan1.IN6
a[26] => LessThan0.IN6
a[26] => result~156.IN0
a[26] => result~124.IN0
a[26] => result~92.IN0
a[26] => ShiftLeft0.IN7
a[26] => Add4.IN38
a[26] => Add1.IN38
a[26] => Add0.IN6
a[26] => Equal0.IN26
a[27] => Add2.IN6
a[27] => Add3.IN39
a[27] => LessThan1.IN5
a[27] => LessThan0.IN5
a[27] => result~157.IN0
a[27] => result~125.IN0
a[27] => result~93.IN0
a[27] => ShiftLeft0.IN6
a[27] => Add4.IN37
a[27] => Add1.IN37
a[27] => Add0.IN5
a[27] => Equal0.IN27
a[28] => Add2.IN5
a[28] => Add3.IN38
a[28] => LessThan1.IN4
a[28] => LessThan0.IN4
a[28] => result~158.IN0
a[28] => result~126.IN0
a[28] => result~94.IN0
a[28] => ShiftLeft0.IN5
a[28] => Add4.IN36
a[28] => Add1.IN36
a[28] => Add0.IN4
a[28] => Equal0.IN28
a[29] => Add2.IN4
a[29] => Add3.IN37
a[29] => LessThan1.IN3
a[29] => LessThan0.IN3
a[29] => result~159.IN0
a[29] => result~127.IN0
a[29] => result~95.IN0
a[29] => ShiftLeft0.IN4
a[29] => Add4.IN35
a[29] => Add1.IN35
a[29] => Add0.IN3
a[29] => Equal0.IN29
a[30] => Add2.IN3
a[30] => Add3.IN36
a[30] => LessThan1.IN2
a[30] => LessThan0.IN2
a[30] => result~160.IN0
a[30] => result~128.IN0
a[30] => result~96.IN0
a[30] => ShiftLeft0.IN3
a[30] => Add4.IN34
a[30] => Add1.IN34
a[30] => Add0.IN2
a[30] => Equal0.IN30
a[31] => Add2.IN1
a[31] => Add2.IN2
a[31] => Add3.IN34
a[31] => Add3.IN35
a[31] => LessThan1.IN1
a[31] => LessThan0.IN1
a[31] => result~161.IN0
a[31] => result~129.IN0
a[31] => result~97.IN0
a[31] => ShiftLeft0.IN2
a[31] => Add4.IN33
a[31] => Add1.IN33
a[31] => Add0.IN1
a[31] => Equal0.IN31
b[0] => Add2.IN64
b[0] => ShiftRight0.IN62
b[0] => LessThan1.IN63
b[0] => Mux16.IN14
b[0] => Mux16.IN15
b[0] => LessThan0.IN63
b[0] => result~130.IN1
b[0] => result~98.IN1
b[0] => result~66.IN1
b[0] => ShiftLeft0.IN64
b[0] => result~65.DATAB
b[0] => ShiftRight1.IN64
b[0] => result~32.DATAB
b[0] => Add0.IN63
b[0] => Add1.IN32
b[0] => Add3.IN33
b[1] => Add2.IN63
b[1] => ShiftRight0.IN61
b[1] => LessThan1.IN62
b[1] => Mux15.IN14
b[1] => Mux15.IN15
b[1] => LessThan0.IN62
b[1] => result~131.IN1
b[1] => result~99.IN1
b[1] => result~67.IN1
b[1] => ShiftLeft0.IN63
b[1] => result~64.DATAB
b[1] => ShiftRight1.IN63
b[1] => result~31.DATAB
b[1] => Add0.IN62
b[1] => Add1.IN31
b[1] => Add3.IN32
b[2] => Add2.IN62
b[2] => ShiftRight0.IN60
b[2] => LessThan1.IN61
b[2] => Mux14.IN14
b[2] => Mux14.IN15
b[2] => LessThan0.IN61
b[2] => result~132.IN1
b[2] => result~100.IN1
b[2] => result~68.IN1
b[2] => ShiftLeft0.IN62
b[2] => result~63.DATAB
b[2] => ShiftRight1.IN62
b[2] => result~30.DATAB
b[2] => Add0.IN61
b[2] => Add1.IN30
b[2] => Add3.IN31
b[3] => Add2.IN61
b[3] => ShiftRight0.IN59
b[3] => LessThan1.IN60
b[3] => Mux13.IN14
b[3] => Mux13.IN15
b[3] => LessThan0.IN60
b[3] => result~133.IN1
b[3] => result~101.IN1
b[3] => result~69.IN1
b[3] => ShiftLeft0.IN61
b[3] => result~62.DATAB
b[3] => ShiftRight1.IN61
b[3] => result~29.DATAB
b[3] => Add0.IN60
b[3] => Add1.IN29
b[3] => Add3.IN30
b[4] => Add2.IN60
b[4] => ShiftRight0.IN58
b[4] => LessThan1.IN59
b[4] => Mux12.IN14
b[4] => Mux12.IN15
b[4] => LessThan0.IN59
b[4] => result~134.IN1
b[4] => result~102.IN1
b[4] => result~70.IN1
b[4] => ShiftLeft0.IN60
b[4] => result~61.DATAB
b[4] => ShiftRight1.IN60
b[4] => result~28.DATAB
b[4] => Add0.IN59
b[4] => Add1.IN28
b[4] => Add3.IN29
b[5] => Add2.IN59
b[5] => ShiftRight0.IN57
b[5] => LessThan1.IN58
b[5] => Mux11.IN14
b[5] => Mux11.IN15
b[5] => LessThan0.IN58
b[5] => result~135.IN1
b[5] => result~103.IN1
b[5] => result~71.IN1
b[5] => ShiftLeft0.IN59
b[5] => result~60.DATAB
b[5] => ShiftRight1.IN59
b[5] => result~27.DATAB
b[5] => Add0.IN58
b[5] => Add1.IN27
b[5] => Add3.IN28
b[6] => Add2.IN58
b[6] => ShiftRight0.IN56
b[6] => LessThan1.IN57
b[6] => Mux10.IN14
b[6] => Mux10.IN15
b[6] => LessThan0.IN57
b[6] => result~136.IN1
b[6] => result~104.IN1
b[6] => result~72.IN1
b[6] => ShiftLeft0.IN58
b[6] => result~59.DATAB
b[6] => ShiftRight1.IN58
b[6] => result~26.DATAB
b[6] => Add0.IN57
b[6] => Add1.IN26
b[6] => Add3.IN27
b[7] => Add2.IN57
b[7] => ShiftRight0.IN55
b[7] => LessThan1.IN56
b[7] => Mux9.IN14
b[7] => Mux9.IN15
b[7] => LessThan0.IN56
b[7] => result~137.IN1
b[7] => result~105.IN1
b[7] => result~73.IN1
b[7] => ShiftLeft0.IN57
b[7] => result~58.DATAB
b[7] => ShiftRight1.IN57
b[7] => result~25.DATAB
b[7] => Add0.IN56
b[7] => Add1.IN25
b[7] => Add3.IN26
b[8] => Add2.IN56
b[8] => ShiftRight0.IN54
b[8] => LessThan1.IN55
b[8] => Mux8.IN14
b[8] => Mux8.IN15
b[8] => LessThan0.IN55
b[8] => result~138.IN1
b[8] => result~106.IN1
b[8] => result~74.IN1
b[8] => ShiftLeft0.IN56
b[8] => result~57.DATAB
b[8] => ShiftRight1.IN56
b[8] => result~24.DATAB
b[8] => Add0.IN55
b[8] => Add1.IN24
b[8] => Add3.IN25
b[9] => Add2.IN55
b[9] => ShiftRight0.IN53
b[9] => LessThan1.IN54
b[9] => Mux7.IN14
b[9] => Mux7.IN15
b[9] => LessThan0.IN54
b[9] => result~139.IN1
b[9] => result~107.IN1
b[9] => result~75.IN1
b[9] => ShiftLeft0.IN55
b[9] => result~56.DATAB
b[9] => ShiftRight1.IN55
b[9] => result~23.DATAB
b[9] => Add0.IN54
b[9] => Add1.IN23
b[9] => Add3.IN24
b[10] => Add2.IN54
b[10] => ShiftRight0.IN52
b[10] => LessThan1.IN53
b[10] => Mux6.IN14
b[10] => Mux6.IN15
b[10] => LessThan0.IN53
b[10] => result~140.IN1
b[10] => result~108.IN1
b[10] => result~76.IN1
b[10] => ShiftLeft0.IN54
b[10] => result~55.DATAB
b[10] => ShiftRight1.IN54
b[10] => result~22.DATAB
b[10] => Add0.IN53
b[10] => Add1.IN22
b[10] => Add3.IN23
b[11] => Add2.IN53
b[11] => ShiftRight0.IN51
b[11] => LessThan1.IN52
b[11] => Mux5.IN14
b[11] => Mux5.IN15
b[11] => LessThan0.IN52
b[11] => result~141.IN1
b[11] => result~109.IN1
b[11] => result~77.IN1
b[11] => ShiftLeft0.IN53
b[11] => result~54.DATAB
b[11] => ShiftRight1.IN53
b[11] => result~21.DATAB
b[11] => Add0.IN52
b[11] => Add1.IN21
b[11] => Add3.IN22
b[12] => Add2.IN52
b[12] => ShiftRight0.IN50
b[12] => LessThan1.IN51
b[12] => Mux4.IN14
b[12] => Mux4.IN15
b[12] => LessThan0.IN51
b[12] => result~142.IN1
b[12] => result~110.IN1
b[12] => result~78.IN1
b[12] => ShiftLeft0.IN52
b[12] => result~53.DATAB
b[12] => ShiftRight1.IN52
b[12] => result~20.DATAB
b[12] => Add0.IN51
b[12] => Add1.IN20
b[12] => Add3.IN21
b[13] => Add2.IN51
b[13] => ShiftRight0.IN49
b[13] => LessThan1.IN50
b[13] => Mux3.IN14
b[13] => Mux3.IN15
b[13] => LessThan0.IN50
b[13] => result~143.IN1
b[13] => result~111.IN1
b[13] => result~79.IN1
b[13] => ShiftLeft0.IN51
b[13] => result~52.DATAB
b[13] => ShiftRight1.IN51
b[13] => result~19.DATAB
b[13] => Add0.IN50
b[13] => Add1.IN19
b[13] => Add3.IN20
b[14] => Add2.IN50
b[14] => ShiftRight0.IN48
b[14] => LessThan1.IN49
b[14] => Mux2.IN14
b[14] => Mux2.IN15
b[14] => LessThan0.IN49
b[14] => result~144.IN1
b[14] => result~112.IN1
b[14] => result~80.IN1
b[14] => ShiftLeft0.IN50
b[14] => result~51.DATAB
b[14] => ShiftRight1.IN50
b[14] => result~18.DATAB
b[14] => Add0.IN49
b[14] => Add1.IN18
b[14] => Add3.IN19
b[15] => Add2.IN49
b[15] => ShiftRight0.IN47
b[15] => LessThan1.IN48
b[15] => Mux1.IN14
b[15] => Mux1.IN15
b[15] => LessThan0.IN48
b[15] => result~145.IN1
b[15] => result~113.IN1
b[15] => result~81.IN1
b[15] => ShiftLeft0.IN49
b[15] => result~50.DATAB
b[15] => ShiftRight1.IN49
b[15] => result~17.DATAB
b[15] => Add0.IN48
b[15] => Add1.IN17
b[15] => Add3.IN18
b[16] => Add2.IN48
b[16] => ShiftRight0.IN46
b[16] => LessThan1.IN47
b[16] => LessThan0.IN47
b[16] => result~146.IN1
b[16] => result~114.IN1
b[16] => result~82.IN1
b[16] => ShiftLeft0.IN48
b[16] => result~49.DATAB
b[16] => ShiftRight1.IN48
b[16] => result~16.DATAB
b[16] => Add0.IN47
b[16] => Add1.IN16
b[16] => Add3.IN17
b[17] => Add2.IN47
b[17] => ShiftRight0.IN45
b[17] => LessThan1.IN46
b[17] => LessThan0.IN46
b[17] => result~147.IN1
b[17] => result~115.IN1
b[17] => result~83.IN1
b[17] => ShiftLeft0.IN47
b[17] => result~48.DATAB
b[17] => ShiftRight1.IN47
b[17] => result~15.DATAB
b[17] => Add0.IN46
b[17] => Add1.IN15
b[17] => Add3.IN16
b[18] => Add2.IN46
b[18] => ShiftRight0.IN44
b[18] => LessThan1.IN45
b[18] => LessThan0.IN45
b[18] => result~148.IN1
b[18] => result~116.IN1
b[18] => result~84.IN1
b[18] => ShiftLeft0.IN46
b[18] => result~47.DATAB
b[18] => ShiftRight1.IN46
b[18] => result~14.DATAB
b[18] => Add0.IN45
b[18] => Add1.IN14
b[18] => Add3.IN15
b[19] => Add2.IN45
b[19] => ShiftRight0.IN43
b[19] => LessThan1.IN44
b[19] => LessThan0.IN44
b[19] => result~149.IN1
b[19] => result~117.IN1
b[19] => result~85.IN1
b[19] => ShiftLeft0.IN45
b[19] => result~46.DATAB
b[19] => ShiftRight1.IN45
b[19] => result~13.DATAB
b[19] => Add0.IN44
b[19] => Add1.IN13
b[19] => Add3.IN14
b[20] => Add2.IN44
b[20] => ShiftRight0.IN42
b[20] => LessThan1.IN43
b[20] => LessThan0.IN43
b[20] => result~150.IN1
b[20] => result~118.IN1
b[20] => result~86.IN1
b[20] => ShiftLeft0.IN44
b[20] => result~45.DATAB
b[20] => ShiftRight1.IN44
b[20] => result~12.DATAB
b[20] => Add0.IN43
b[20] => Add1.IN12
b[20] => Add3.IN13
b[21] => Add2.IN43
b[21] => ShiftRight0.IN41
b[21] => LessThan1.IN42
b[21] => LessThan0.IN42
b[21] => result~151.IN1
b[21] => result~119.IN1
b[21] => result~87.IN1
b[21] => ShiftLeft0.IN43
b[21] => result~44.DATAB
b[21] => ShiftRight1.IN43
b[21] => result~11.DATAB
b[21] => Add0.IN42
b[21] => Add1.IN11
b[21] => Add3.IN12
b[22] => Add2.IN42
b[22] => ShiftRight0.IN40
b[22] => LessThan1.IN41
b[22] => LessThan0.IN41
b[22] => result~152.IN1
b[22] => result~120.IN1
b[22] => result~88.IN1
b[22] => ShiftLeft0.IN42
b[22] => result~43.DATAB
b[22] => ShiftRight1.IN42
b[22] => result~10.DATAB
b[22] => Add0.IN41
b[22] => Add1.IN10
b[22] => Add3.IN11
b[23] => Add2.IN41
b[23] => ShiftRight0.IN39
b[23] => LessThan1.IN40
b[23] => LessThan0.IN40
b[23] => result~153.IN1
b[23] => result~121.IN1
b[23] => result~89.IN1
b[23] => ShiftLeft0.IN41
b[23] => result~42.DATAB
b[23] => ShiftRight1.IN41
b[23] => result~9.DATAB
b[23] => Add0.IN40
b[23] => Add1.IN9
b[23] => Add3.IN10
b[24] => Add2.IN40
b[24] => ShiftRight0.IN38
b[24] => LessThan1.IN39
b[24] => LessThan0.IN39
b[24] => result~154.IN1
b[24] => result~122.IN1
b[24] => result~90.IN1
b[24] => ShiftLeft0.IN40
b[24] => result~41.DATAB
b[24] => ShiftRight1.IN40
b[24] => result~8.DATAB
b[24] => Add0.IN39
b[24] => Add1.IN8
b[24] => Add3.IN9
b[25] => Add2.IN39
b[25] => ShiftRight0.IN37
b[25] => LessThan1.IN38
b[25] => LessThan0.IN38
b[25] => result~155.IN1
b[25] => result~123.IN1
b[25] => result~91.IN1
b[25] => ShiftLeft0.IN39
b[25] => result~40.DATAB
b[25] => ShiftRight1.IN39
b[25] => result~7.DATAB
b[25] => Add0.IN38
b[25] => Add1.IN7
b[25] => Add3.IN8
b[26] => Add2.IN38
b[26] => ShiftRight0.IN36
b[26] => LessThan1.IN37
b[26] => LessThan0.IN37
b[26] => result~156.IN1
b[26] => result~124.IN1
b[26] => result~92.IN1
b[26] => ShiftLeft0.IN38
b[26] => result~39.DATAB
b[26] => ShiftRight1.IN38
b[26] => result~6.DATAB
b[26] => Add0.IN37
b[26] => Add1.IN6
b[26] => Add3.IN7
b[27] => Add2.IN37
b[27] => ShiftRight0.IN35
b[27] => LessThan1.IN36
b[27] => LessThan0.IN36
b[27] => result~157.IN1
b[27] => result~125.IN1
b[27] => result~93.IN1
b[27] => ShiftLeft0.IN37
b[27] => result~38.DATAB
b[27] => ShiftRight1.IN37
b[27] => result~5.DATAB
b[27] => Add0.IN36
b[27] => Add1.IN5
b[27] => Add3.IN6
b[28] => Add2.IN36
b[28] => ShiftRight0.IN34
b[28] => LessThan1.IN35
b[28] => LessThan0.IN35
b[28] => result~158.IN1
b[28] => result~126.IN1
b[28] => result~94.IN1
b[28] => ShiftLeft0.IN36
b[28] => result~37.DATAB
b[28] => ShiftRight1.IN36
b[28] => result~4.DATAB
b[28] => Add0.IN35
b[28] => Add1.IN4
b[28] => Add3.IN5
b[29] => Add2.IN35
b[29] => ShiftRight0.IN33
b[29] => LessThan1.IN34
b[29] => LessThan0.IN34
b[29] => result~159.IN1
b[29] => result~127.IN1
b[29] => result~95.IN1
b[29] => ShiftLeft0.IN35
b[29] => result~36.DATAB
b[29] => ShiftRight1.IN35
b[29] => result~3.DATAB
b[29] => Add0.IN34
b[29] => Add1.IN3
b[29] => Add3.IN4
b[30] => Add2.IN34
b[30] => ShiftRight0.IN32
b[30] => LessThan1.IN33
b[30] => LessThan0.IN33
b[30] => result~160.IN1
b[30] => result~128.IN1
b[30] => result~96.IN1
b[30] => ShiftLeft0.IN34
b[30] => result~35.DATAB
b[30] => ShiftRight1.IN34
b[30] => result~2.DATAB
b[30] => Add0.IN33
b[30] => Add1.IN2
b[30] => Add3.IN3
b[31] => Add0.IN64
b[31] => result~1.DATAB
b[31] => ShiftRight1.IN65
b[31] => result~34.DATAB
b[31] => ShiftLeft0.IN65
b[31] => result~97.IN1
b[31] => result~129.IN1
b[31] => result~161.IN1
b[31] => LessThan0.IN64
b[31] => LessThan1.IN64
b[31] => ShiftRight0.IN63
b[31] => ShiftRight0.IN64
b[31] => ShiftRight0.IN65
b[31] => Add2.IN65
b[31] => Add2.IN66
b[31] => Add1.IN1
b[31] => Add3.IN1
b[31] => Add3.IN2
aluc[0] => Decoder0.IN3
aluc[0] => Mux32.IN19
aluc[0] => Mux31.IN19
aluc[0] => Mux30.IN19
aluc[0] => Mux29.IN19
aluc[0] => Mux28.IN19
aluc[0] => Mux27.IN19
aluc[0] => Mux26.IN19
aluc[0] => Mux25.IN19
aluc[0] => Mux24.IN19
aluc[0] => Mux23.IN19
aluc[0] => Mux22.IN19
aluc[0] => Mux21.IN19
aluc[0] => Mux20.IN19
aluc[0] => Mux19.IN19
aluc[0] => Mux18.IN19
aluc[0] => Mux17.IN19
aluc[0] => Mux16.IN19
aluc[0] => Mux15.IN19
aluc[0] => Mux14.IN19
aluc[0] => Mux13.IN19
aluc[0] => Mux12.IN19
aluc[0] => Mux11.IN19
aluc[0] => Mux10.IN19
aluc[0] => Mux9.IN19
aluc[0] => Mux8.IN19
aluc[0] => Mux7.IN19
aluc[0] => Mux6.IN19
aluc[0] => Mux5.IN19
aluc[0] => Mux4.IN19
aluc[0] => Mux3.IN19
aluc[0] => Mux2.IN19
aluc[0] => Mux1.IN19
aluc[0] => Mux0.IN19
aluc[0] => Equal1.IN0
aluc[0] => Equal2.IN0
aluc[0] => Equal3.IN2
aluc[0] => Equal4.IN2
aluc[0] => Equal5.IN0
aluc[0] => Equal6.IN3
aluc[0] => Equal8.IN1
aluc[0] => Equal9.IN0
aluc[1] => Decoder0.IN2
aluc[1] => Mux32.IN18
aluc[1] => Mux31.IN18
aluc[1] => Mux30.IN18
aluc[1] => Mux29.IN18
aluc[1] => Mux28.IN18
aluc[1] => Mux27.IN18
aluc[1] => Mux26.IN18
aluc[1] => Mux25.IN18
aluc[1] => Mux24.IN18
aluc[1] => Mux23.IN18
aluc[1] => Mux22.IN18
aluc[1] => Mux21.IN18
aluc[1] => Mux20.IN18
aluc[1] => Mux19.IN18
aluc[1] => Mux18.IN18
aluc[1] => Mux17.IN18
aluc[1] => Mux16.IN18
aluc[1] => Mux15.IN18
aluc[1] => Mux14.IN18
aluc[1] => Mux13.IN18
aluc[1] => Mux12.IN18
aluc[1] => Mux11.IN18
aluc[1] => Mux10.IN18
aluc[1] => Mux9.IN18
aluc[1] => Mux8.IN18
aluc[1] => Mux7.IN18
aluc[1] => Mux6.IN18
aluc[1] => Mux5.IN18
aluc[1] => Mux4.IN18
aluc[1] => Mux3.IN18
aluc[1] => Mux2.IN18
aluc[1] => Mux1.IN18
aluc[1] => Mux0.IN18
aluc[1] => Equal1.IN1
aluc[1] => Equal2.IN1
aluc[1] => Equal3.IN0
aluc[1] => Equal4.IN3
aluc[1] => Equal5.IN3
aluc[1] => Equal6.IN0
aluc[1] => Equal8.IN0
aluc[1] => Equal9.IN1
aluc[2] => Decoder0.IN1
aluc[2] => Mux32.IN17
aluc[2] => Mux31.IN17
aluc[2] => Mux30.IN17
aluc[2] => Mux29.IN17
aluc[2] => Mux28.IN17
aluc[2] => Mux27.IN17
aluc[2] => Mux26.IN17
aluc[2] => Mux25.IN17
aluc[2] => Mux24.IN17
aluc[2] => Mux23.IN17
aluc[2] => Mux22.IN17
aluc[2] => Mux21.IN17
aluc[2] => Mux20.IN17
aluc[2] => Mux19.IN17
aluc[2] => Mux18.IN17
aluc[2] => Mux17.IN17
aluc[2] => Mux16.IN17
aluc[2] => Mux15.IN17
aluc[2] => Mux14.IN17
aluc[2] => Mux13.IN17
aluc[2] => Mux12.IN17
aluc[2] => Mux11.IN17
aluc[2] => Mux10.IN17
aluc[2] => Mux9.IN17
aluc[2] => Mux8.IN17
aluc[2] => Mux7.IN17
aluc[2] => Mux6.IN17
aluc[2] => Mux5.IN17
aluc[2] => Mux4.IN17
aluc[2] => Mux3.IN17
aluc[2] => Mux2.IN17
aluc[2] => Mux1.IN17
aluc[2] => Mux0.IN17
aluc[2] => Equal1.IN2
aluc[2] => Equal2.IN2
aluc[2] => Equal3.IN3
aluc[2] => Equal4.IN0
aluc[2] => Equal5.IN1
aluc[2] => Equal6.IN1
aluc[2] => Equal8.IN2
aluc[2] => Equal9.IN2
aluc[3] => Decoder0.IN0
aluc[3] => Mux32.IN16
aluc[3] => Mux31.IN16
aluc[3] => Mux30.IN16
aluc[3] => Mux29.IN16
aluc[3] => Mux28.IN16
aluc[3] => Mux27.IN16
aluc[3] => Mux26.IN16
aluc[3] => Mux25.IN16
aluc[3] => Mux24.IN16
aluc[3] => Mux23.IN16
aluc[3] => Mux22.IN16
aluc[3] => Mux21.IN16
aluc[3] => Mux20.IN16
aluc[3] => Mux19.IN16
aluc[3] => Mux18.IN16
aluc[3] => Mux17.IN16
aluc[3] => Mux16.IN16
aluc[3] => Mux15.IN16
aluc[3] => Mux14.IN16
aluc[3] => Mux13.IN16
aluc[3] => Mux12.IN16
aluc[3] => Mux11.IN16
aluc[3] => Mux10.IN16
aluc[3] => Mux9.IN16
aluc[3] => Mux8.IN16
aluc[3] => Mux7.IN16
aluc[3] => Mux6.IN16
aluc[3] => Mux5.IN16
aluc[3] => Mux4.IN16
aluc[3] => Mux3.IN16
aluc[3] => Mux2.IN16
aluc[3] => Mux1.IN16
aluc[3] => Mux0.IN16
aluc[3] => Equal1.IN3
aluc[3] => Equal2.IN3
aluc[3] => Equal3.IN1
aluc[3] => Equal4.IN1
aluc[3] => Equal5.IN2
aluc[3] => Equal6.IN2
aluc[3] => Equal8.IN3
aluc[3] => Equal9.IN3
r[0] <= Mux32.DB_MAX_OUTPUT_PORT_TYPE
r[1] <= Mux31.DB_MAX_OUTPUT_PORT_TYPE
r[2] <= Mux30.DB_MAX_OUTPUT_PORT_TYPE
r[3] <= Mux29.DB_MAX_OUTPUT_PORT_TYPE
r[4] <= Mux28.DB_MAX_OUTPUT_PORT_TYPE
r[5] <= Mux27.DB_MAX_OUTPUT_PORT_TYPE
r[6] <= Mux26.DB_MAX_OUTPUT_PORT_TYPE
r[7] <= Mux25.DB_MAX_OUTPUT_PORT_TYPE
r[8] <= Mux24.DB_MAX_OUTPUT_PORT_TYPE
r[9] <= Mux23.DB_MAX_OUTPUT_PORT_TYPE
r[10] <= Mux22.DB_MAX_OUTPUT_PORT_TYPE
r[11] <= Mux21.DB_MAX_OUTPUT_PORT_TYPE
r[12] <= Mux20.DB_MAX_OUTPUT_PORT_TYPE
r[13] <= Mux19.DB_MAX_OUTPUT_PORT_TYPE
r[14] <= Mux18.DB_MAX_OUTPUT_PORT_TYPE
r[15] <= Mux17.DB_MAX_OUTPUT_PORT_TYPE
r[16] <= Mux16.DB_MAX_OUTPUT_PORT_TYPE
r[17] <= Mux15.DB_MAX_OUTPUT_PORT_TYPE
r[18] <= Mux14.DB_MAX_OUTPUT_PORT_TYPE
r[19] <= Mux13.DB_MAX_OUTPUT_PORT_TYPE
r[20] <= Mux12.DB_MAX_OUTPUT_PORT_TYPE
r[21] <= Mux11.DB_MAX_OUTPUT_PORT_TYPE
r[22] <= Mux10.DB_MAX_OUTPUT_PORT_TYPE
r[23] <= Mux9.DB_MAX_OUTPUT_PORT_TYPE
r[24] <= Mux8.DB_MAX_OUTPUT_PORT_TYPE
r[25] <= Mux7.DB_MAX_OUTPUT_PORT_TYPE
r[26] <= Mux6.DB_MAX_OUTPUT_PORT_TYPE
r[27] <= Mux5.DB_MAX_OUTPUT_PORT_TYPE
r[28] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
r[29] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
r[30] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
r[31] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
zero <= Equal7.DB_MAX_OUTPUT_PORT_TYPE
carry <= carry~4.DB_MAX_OUTPUT_PORT_TYPE
negative <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
overflow <= overflow~0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref
clk => clk~0.IN31
rst => rst~0.IN31
we => comb~0.IN0
ov => Decoder0.IN0
raddr1[0] => ~NO_FANOUT~
raddr1[1] => ~NO_FANOUT~
raddr1[2] => ~NO_FANOUT~
raddr1[3] => ~NO_FANOUT~
raddr1[4] => ~NO_FANOUT~
raddr2[0] => ~NO_FANOUT~
raddr2[1] => ~NO_FANOUT~
raddr2[2] => ~NO_FANOUT~
raddr2[3] => ~NO_FANOUT~
raddr2[4] => ~NO_FANOUT~
waddr[0] => waddr[0]~4.IN1
waddr[1] => waddr[1]~3.IN1
waddr[2] => waddr[2]~2.IN1
waddr[3] => waddr[3]~1.IN1
waddr[4] => waddr[4]~0.IN1
wdata[0] => wdata[0]~31.IN31
wdata[1] => wdata[1]~30.IN31
wdata[2] => wdata[2]~29.IN31
wdata[3] => wdata[3]~28.IN31
wdata[4] => wdata[4]~27.IN31
wdata[5] => wdata[5]~26.IN31
wdata[6] => wdata[6]~25.IN31
wdata[7] => wdata[7]~24.IN31
wdata[8] => wdata[8]~23.IN31
wdata[9] => wdata[9]~22.IN31
wdata[10] => wdata[10]~21.IN31
wdata[11] => wdata[11]~20.IN31
wdata[12] => wdata[12]~19.IN31
wdata[13] => wdata[13]~18.IN31
wdata[14] => wdata[14]~17.IN31
wdata[15] => wdata[15]~16.IN31
wdata[16] => wdata[16]~15.IN31
wdata[17] => wdata[17]~14.IN31
wdata[18] => wdata[18]~13.IN31
wdata[19] => wdata[19]~12.IN31
wdata[20] => wdata[20]~11.IN31
wdata[21] => wdata[21]~10.IN31
wdata[22] => wdata[22]~9.IN31
wdata[23] => wdata[23]~8.IN31
wdata[24] => wdata[24]~7.IN31
wdata[25] => wdata[25]~6.IN31
wdata[26] => wdata[26]~5.IN31
wdata[27] => wdata[27]~4.IN31
wdata[28] => wdata[28]~3.IN31
wdata[29] => wdata[29]~2.IN31
wdata[30] => wdata[30]~1.IN31
wdata[31] => wdata[31]~0.IN31
rdata1[0] <= Pcreg:Reg2.port4
rdata1[1] <= Pcreg:Reg2.port4
rdata1[2] <= Pcreg:Reg2.port4
rdata1[3] <= Pcreg:Reg2.port4
rdata1[4] <= Pcreg:Reg2.port4
rdata1[5] <= Pcreg:Reg2.port4
rdata1[6] <= Pcreg:Reg2.port4
rdata1[7] <= Pcreg:Reg2.port4
rdata1[8] <= Pcreg:Reg2.port4
rdata1[9] <= Pcreg:Reg2.port4
rdata1[10] <= Pcreg:Reg2.port4
rdata1[11] <= Pcreg:Reg2.port4
rdata1[12] <= Pcreg:Reg2.port4
rdata1[13] <= Pcreg:Reg2.port4
rdata1[14] <= Pcreg:Reg2.port4
rdata1[15] <= Pcreg:Reg2.port4
rdata1[16] <= Pcreg:Reg2.port4
rdata1[17] <= Pcreg:Reg2.port4
rdata1[18] <= Pcreg:Reg2.port4
rdata1[19] <= Pcreg:Reg2.port4
rdata1[20] <= Pcreg:Reg2.port4
rdata1[21] <= Pcreg:Reg2.port4
rdata1[22] <= Pcreg:Reg2.port4
rdata1[23] <= Pcreg:Reg2.port4
rdata1[24] <= Pcreg:Reg2.port4
rdata1[25] <= Pcreg:Reg2.port4
rdata1[26] <= Pcreg:Reg2.port4
rdata1[27] <= Pcreg:Reg2.port4
rdata1[28] <= Pcreg:Reg2.port4
rdata1[29] <= Pcreg:Reg2.port4
rdata1[30] <= Pcreg:Reg2.port4
rdata1[31] <= Pcreg:Reg2.port4
rdata2[0] <= Pcreg:Reg3.port4
rdata2[1] <= Pcreg:Reg3.port4
rdata2[2] <= Pcreg:Reg3.port4
rdata2[3] <= Pcreg:Reg3.port4
rdata2[4] <= Pcreg:Reg3.port4
rdata2[5] <= Pcreg:Reg3.port4
rdata2[6] <= Pcreg:Reg3.port4
rdata2[7] <= Pcreg:Reg3.port4
rdata2[8] <= Pcreg:Reg3.port4
rdata2[9] <= Pcreg:Reg3.port4
rdata2[10] <= Pcreg:Reg3.port4
rdata2[11] <= Pcreg:Reg3.port4
rdata2[12] <= Pcreg:Reg3.port4
rdata2[13] <= Pcreg:Reg3.port4
rdata2[14] <= Pcreg:Reg3.port4
rdata2[15] <= Pcreg:Reg3.port4
rdata2[16] <= Pcreg:Reg3.port4
rdata2[17] <= Pcreg:Reg3.port4
rdata2[18] <= Pcreg:Reg3.port4
rdata2[19] <= Pcreg:Reg3.port4
rdata2[20] <= Pcreg:Reg3.port4
rdata2[21] <= Pcreg:Reg3.port4
rdata2[22] <= Pcreg:Reg3.port4
rdata2[23] <= Pcreg:Reg3.port4
rdata2[24] <= Pcreg:Reg3.port4
rdata2[25] <= Pcreg:Reg3.port4
rdata2[26] <= Pcreg:Reg3.port4
rdata2[27] <= Pcreg:Reg3.port4
rdata2[28] <= Pcreg:Reg3.port4
rdata2[29] <= Pcreg:Reg3.port4
rdata2[30] <= Pcreg:Reg3.port4
rdata2[31] <= Pcreg:Reg3.port4
rdata3[0] <= Pcreg:Reg4.port4
rdata3[1] <= Pcreg:Reg4.port4
rdata3[2] <= Pcreg:Reg4.port4
rdata3[3] <= Pcreg:Reg4.port4
rdata3[4] <= Pcreg:Reg4.port4
rdata3[5] <= Pcreg:Reg4.port4
rdata3[6] <= Pcreg:Reg4.port4
rdata3[7] <= Pcreg:Reg4.port4
rdata3[8] <= Pcreg:Reg4.port4
rdata3[9] <= Pcreg:Reg4.port4
rdata3[10] <= Pcreg:Reg4.port4
rdata3[11] <= Pcreg:Reg4.port4
rdata3[12] <= Pcreg:Reg4.port4
rdata3[13] <= Pcreg:Reg4.port4
rdata3[14] <= Pcreg:Reg4.port4
rdata3[15] <= Pcreg:Reg4.port4
rdata3[16] <= Pcreg:Reg4.port4
rdata3[17] <= Pcreg:Reg4.port4
rdata3[18] <= Pcreg:Reg4.port4
rdata3[19] <= Pcreg:Reg4.port4
rdata3[20] <= Pcreg:Reg4.port4
rdata3[21] <= Pcreg:Reg4.port4
rdata3[22] <= Pcreg:Reg4.port4
rdata3[23] <= Pcreg:Reg4.port4
rdata3[24] <= Pcreg:Reg4.port4
rdata3[25] <= Pcreg:Reg4.port4
rdata3[26] <= Pcreg:Reg4.port4
rdata3[27] <= Pcreg:Reg4.port4
rdata3[28] <= Pcreg:Reg4.port4
rdata3[29] <= Pcreg:Reg4.port4
rdata3[30] <= Pcreg:Reg4.port4
rdata3[31] <= Pcreg:Reg4.port4
rdata4[0] <= Pcreg:Reg5.port4
rdata4[1] <= Pcreg:Reg5.port4
rdata4[2] <= Pcreg:Reg5.port4
rdata4[3] <= Pcreg:Reg5.port4
rdata4[4] <= Pcreg:Reg5.port4
rdata4[5] <= Pcreg:Reg5.port4
rdata4[6] <= Pcreg:Reg5.port4
rdata4[7] <= Pcreg:Reg5.port4
rdata4[8] <= Pcreg:Reg5.port4
rdata4[9] <= Pcreg:Reg5.port4
rdata4[10] <= Pcreg:Reg5.port4
rdata4[11] <= Pcreg:Reg5.port4
rdata4[12] <= Pcreg:Reg5.port4
rdata4[13] <= Pcreg:Reg5.port4
rdata4[14] <= Pcreg:Reg5.port4
rdata4[15] <= Pcreg:Reg5.port4
rdata4[16] <= Pcreg:Reg5.port4
rdata4[17] <= Pcreg:Reg5.port4
rdata4[18] <= Pcreg:Reg5.port4
rdata4[19] <= Pcreg:Reg5.port4
rdata4[20] <= Pcreg:Reg5.port4
rdata4[21] <= Pcreg:Reg5.port4
rdata4[22] <= Pcreg:Reg5.port4
rdata4[23] <= Pcreg:Reg5.port4
rdata4[24] <= Pcreg:Reg5.port4
rdata4[25] <= Pcreg:Reg5.port4
rdata4[26] <= Pcreg:Reg5.port4
rdata4[27] <= Pcreg:Reg5.port4
rdata4[28] <= Pcreg:Reg5.port4
rdata4[29] <= Pcreg:Reg5.port4
rdata4[30] <= Pcreg:Reg5.port4
rdata4[31] <= Pcreg:Reg5.port4
rdata5[0] <= Pcreg:Reg6.port4
rdata5[1] <= Pcreg:Reg6.port4
rdata5[2] <= Pcreg:Reg6.port4
rdata5[3] <= Pcreg:Reg6.port4
rdata5[4] <= Pcreg:Reg6.port4
rdata5[5] <= Pcreg:Reg6.port4
rdata5[6] <= Pcreg:Reg6.port4
rdata5[7] <= Pcreg:Reg6.port4
rdata5[8] <= Pcreg:Reg6.port4
rdata5[9] <= Pcreg:Reg6.port4
rdata5[10] <= Pcreg:Reg6.port4
rdata5[11] <= Pcreg:Reg6.port4
rdata5[12] <= Pcreg:Reg6.port4
rdata5[13] <= Pcreg:Reg6.port4
rdata5[14] <= Pcreg:Reg6.port4
rdata5[15] <= Pcreg:Reg6.port4
rdata5[16] <= Pcreg:Reg6.port4
rdata5[17] <= Pcreg:Reg6.port4
rdata5[18] <= Pcreg:Reg6.port4
rdata5[19] <= Pcreg:Reg6.port4
rdata5[20] <= Pcreg:Reg6.port4
rdata5[21] <= Pcreg:Reg6.port4
rdata5[22] <= Pcreg:Reg6.port4
rdata5[23] <= Pcreg:Reg6.port4
rdata5[24] <= Pcreg:Reg6.port4
rdata5[25] <= Pcreg:Reg6.port4
rdata5[26] <= Pcreg:Reg6.port4
rdata5[27] <= Pcreg:Reg6.port4
rdata5[28] <= Pcreg:Reg6.port4
rdata5[29] <= Pcreg:Reg6.port4
rdata5[30] <= Pcreg:Reg6.port4
rdata5[31] <= Pcreg:Reg6.port4
rdata6[0] <= Pcreg:Reg7.port4
rdata6[1] <= Pcreg:Reg7.port4
rdata6[2] <= Pcreg:Reg7.port4
rdata6[3] <= Pcreg:Reg7.port4
rdata6[4] <= Pcreg:Reg7.port4
rdata6[5] <= Pcreg:Reg7.port4
rdata6[6] <= Pcreg:Reg7.port4
rdata6[7] <= Pcreg:Reg7.port4
rdata6[8] <= Pcreg:Reg7.port4
rdata6[9] <= Pcreg:Reg7.port4
rdata6[10] <= Pcreg:Reg7.port4
rdata6[11] <= Pcreg:Reg7.port4
rdata6[12] <= Pcreg:Reg7.port4
rdata6[13] <= Pcreg:Reg7.port4
rdata6[14] <= Pcreg:Reg7.port4
rdata6[15] <= Pcreg:Reg7.port4
rdata6[16] <= Pcreg:Reg7.port4
rdata6[17] <= Pcreg:Reg7.port4
rdata6[18] <= Pcreg:Reg7.port4
rdata6[19] <= Pcreg:Reg7.port4
rdata6[20] <= Pcreg:Reg7.port4
rdata6[21] <= Pcreg:Reg7.port4
rdata6[22] <= Pcreg:Reg7.port4
rdata6[23] <= Pcreg:Reg7.port4
rdata6[24] <= Pcreg:Reg7.port4
rdata6[25] <= Pcreg:Reg7.port4
rdata6[26] <= Pcreg:Reg7.port4
rdata6[27] <= Pcreg:Reg7.port4
rdata6[28] <= Pcreg:Reg7.port4
rdata6[29] <= Pcreg:Reg7.port4
rdata6[30] <= Pcreg:Reg7.port4
rdata6[31] <= Pcreg:Reg7.port4


|cpu|regfile:cpu_ref|Decoder:dec
iData[0] => ShiftLeft0.IN37
iData[1] => ShiftLeft0.IN36
iData[2] => ShiftLeft0.IN35
iData[3] => ShiftLeft0.IN34
iData[4] => ShiftLeft0.IN33
iEna => ~NO_FANOUT~
oData[0] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[1] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[2] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[3] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[4] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[5] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[6] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[7] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[8] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[9] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[10] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[11] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[12] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[13] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[14] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[15] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[16] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[17] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[18] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[19] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[20] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[21] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[22] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[23] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[24] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[25] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[26] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[27] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[28] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[29] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[30] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE
oData[31] <= ShiftLeft0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg2|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg3|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg4|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg5|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg6|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg7|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg8|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg9|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg10|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg11|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg12|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg13|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg14|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg15|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg16|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg17|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg18|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg19|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg20|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg21|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg22|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg23|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg24|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg25|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg26|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg27|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg28|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg29|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg30|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg31|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32
clk => clk~0.IN32
rst => rst~0.IN32
ena => ena~0.IN32
data_in[0] => data_in[0]~31.IN1
data_in[1] => data_in[1]~30.IN1
data_in[2] => data_in[2]~29.IN1
data_in[3] => data_in[3]~28.IN1
data_in[4] => data_in[4]~27.IN1
data_in[5] => data_in[5]~26.IN1
data_in[6] => data_in[6]~25.IN1
data_in[7] => data_in[7]~24.IN1
data_in[8] => data_in[8]~23.IN1
data_in[9] => data_in[9]~22.IN1
data_in[10] => data_in[10]~21.IN1
data_in[11] => data_in[11]~20.IN1
data_in[12] => data_in[12]~19.IN1
data_in[13] => data_in[13]~18.IN1
data_in[14] => data_in[14]~17.IN1
data_in[15] => data_in[15]~16.IN1
data_in[16] => data_in[16]~15.IN1
data_in[17] => data_in[17]~14.IN1
data_in[18] => data_in[18]~13.IN1
data_in[19] => data_in[19]~12.IN1
data_in[20] => data_in[20]~11.IN1
data_in[21] => data_in[21]~10.IN1
data_in[22] => data_in[22]~9.IN1
data_in[23] => data_in[23]~8.IN1
data_in[24] => data_in[24]~7.IN1
data_in[25] => data_in[25]~6.IN1
data_in[26] => data_in[26]~5.IN1
data_in[27] => data_in[27]~4.IN1
data_in[28] => data_in[28]~3.IN1
data_in[29] => data_in[29]~2.IN1
data_in[30] => data_in[30]~1.IN1
data_in[31] => data_in[31]~0.IN1
data_out[0] <= D_FF:d0.port4
data_out[1] <= D_FF:d1.port4
data_out[2] <= D_FF:d2.port4
data_out[3] <= D_FF:d3.port4
data_out[4] <= D_FF:d4.port4
data_out[5] <= D_FF:d5.port4
data_out[6] <= D_FF:d6.port4
data_out[7] <= D_FF:d7.port4
data_out[8] <= D_FF:d8.port4
data_out[9] <= D_FF:d9.port4
data_out[10] <= D_FF:d10.port4
data_out[11] <= D_FF:d11.port4
data_out[12] <= D_FF:d12.port4
data_out[13] <= D_FF:d13.port4
data_out[14] <= D_FF:d14.port4
data_out[15] <= D_FF:d15.port4
data_out[16] <= D_FF:d16.port4
data_out[17] <= D_FF:d17.port4
data_out[18] <= D_FF:d18.port4
data_out[19] <= D_FF:d19.port4
data_out[20] <= D_FF:d20.port4
data_out[21] <= D_FF:d21.port4
data_out[22] <= D_FF:d22.port4
data_out[23] <= D_FF:d23.port4
data_out[24] <= D_FF:d24.port4
data_out[25] <= D_FF:d25.port4
data_out[26] <= D_FF:d26.port4
data_out[27] <= D_FF:d27.port4
data_out[28] <= D_FF:d28.port4
data_out[29] <= D_FF:d29.port4
data_out[30] <= D_FF:d30.port4
data_out[31] <= D_FF:d31.port4


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d0
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d1
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d2
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d3
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d4
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d5
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d6
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d7
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d8
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d9
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d10
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d11
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d12
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d13
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d14
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d15
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d16
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d17
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d18
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d19
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d20
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d21
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d22
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d23
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d24
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d25
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d26
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d27
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d28
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d29
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d30
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|regfile:cpu_ref|Pcreg:Reg32|D_FF:d31
CLK => Q1~reg0.CLK
D => Q1~reg0.DATAIN
ENA => Q1~reg0.ENA
RST_n => Q1~reg0.ACLR
Q1 <= Q1~reg0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|mux:cpu_mux1
a[0] => z~31.DATAA
a[1] => z~30.DATAA
a[2] => z~29.DATAA
a[3] => z~28.DATAA
a[4] => z~27.DATAA
a[5] => z~26.DATAA
a[6] => z~25.DATAA
a[7] => z~24.DATAA
a[8] => z~23.DATAA
a[9] => z~22.DATAA
a[10] => z~21.DATAA
a[11] => z~20.DATAA
a[12] => z~19.DATAA
a[13] => z~18.DATAA
a[14] => z~17.DATAA
a[15] => z~16.DATAA
a[16] => z~15.DATAA
a[17] => z~14.DATAA
a[18] => z~13.DATAA
a[19] => z~12.DATAA
a[20] => z~11.DATAA
a[21] => z~10.DATAA
a[22] => z~9.DATAA
a[23] => z~8.DATAA
a[24] => z~7.DATAA
a[25] => z~6.DATAA
a[26] => z~5.DATAA
a[27] => z~4.DATAA
a[28] => z~3.DATAA
a[29] => z~2.DATAA
a[30] => z~1.DATAA
a[31] => z~0.DATAA
b[0] => z~31.DATAB
b[1] => z~30.DATAB
b[2] => z~29.DATAB
b[3] => z~28.DATAB
b[4] => z~27.DATAB
b[5] => z~26.DATAB
b[6] => z~25.DATAB
b[7] => z~24.DATAB
b[8] => z~23.DATAB
b[9] => z~22.DATAB
b[10] => z~21.DATAB
b[11] => z~20.DATAB
b[12] => z~19.DATAB
b[13] => z~18.DATAB
b[14] => z~17.DATAB
b[15] => z~16.DATAB
b[16] => z~15.DATAB
b[17] => z~14.DATAB
b[18] => z~13.DATAB
b[19] => z~12.DATAB
b[20] => z~11.DATAB
b[21] => z~10.DATAB
b[22] => z~9.DATAB
b[23] => z~8.DATAB
b[24] => z~7.DATAB
b[25] => z~6.DATAB
b[26] => z~5.DATAB
b[27] => z~4.DATAB
b[28] => z~3.DATAB
b[29] => z~2.DATAB
b[30] => z~1.DATAB
b[31] => z~0.DATAB
choose => Decoder0.IN0
z[0] <= z~31.DB_MAX_OUTPUT_PORT_TYPE
z[1] <= z~30.DB_MAX_OUTPUT_PORT_TYPE
z[2] <= z~29.DB_MAX_OUTPUT_PORT_TYPE
z[3] <= z~28.DB_MAX_OUTPUT_PORT_TYPE
z[4] <= z~27.DB_MAX_OUTPUT_PORT_TYPE
z[5] <= z~26.DB_MAX_OUTPUT_PORT_TYPE
z[6] <= z~25.DB_MAX_OUTPUT_PORT_TYPE
z[7] <= z~24.DB_MAX_OUTPUT_PORT_TYPE
z[8] <= z~23.DB_MAX_OUTPUT_PORT_TYPE
z[9] <= z~22.DB_MAX_OUTPUT_PORT_TYPE
z[10] <= z~21.DB_MAX_OUTPUT_PORT_TYPE
z[11] <= z~20.DB_MAX_OUTPUT_PORT_TYPE
z[12] <= z~19.DB_MAX_OUTPUT_PORT_TYPE
z[13] <= z~18.DB_MAX_OUTPUT_PORT_TYPE
z[14] <= z~17.DB_MAX_OUTPUT_PORT_TYPE
z[15] <= z~16.DB_MAX_OUTPUT_PORT_TYPE
z[16] <= z~15.DB_MAX_OUTPUT_PORT_TYPE
z[17] <= z~14.DB_MAX_OUTPUT_PORT_TYPE
z[18] <= z~13.DB_MAX_OUTPUT_PORT_TYPE
z[19] <= z~12.DB_MAX_OUTPUT_PORT_TYPE
z[20] <= z~11.DB_MAX_OUTPUT_PORT_TYPE
z[21] <= z~10.DB_MAX_OUTPUT_PORT_TYPE
z[22] <= z~9.DB_MAX_OUTPUT_PORT_TYPE
z[23] <= z~8.DB_MAX_OUTPUT_PORT_TYPE
z[24] <= z~7.DB_MAX_OUTPUT_PORT_TYPE
z[25] <= z~6.DB_MAX_OUTPUT_PORT_TYPE
z[26] <= z~5.DB_MAX_OUTPUT_PORT_TYPE
z[27] <= z~4.DB_MAX_OUTPUT_PORT_TYPE
z[28] <= z~3.DB_MAX_OUTPUT_PORT_TYPE
z[29] <= z~2.DB_MAX_OUTPUT_PORT_TYPE
z[30] <= z~1.DB_MAX_OUTPUT_PORT_TYPE
z[31] <= z~0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|mux:cpu_mux2
a[0] => z~31.DATAA
a[1] => z~30.DATAA
a[2] => z~29.DATAA
a[3] => z~28.DATAA
a[4] => z~27.DATAA
a[5] => z~26.DATAA
a[6] => z~25.DATAA
a[7] => z~24.DATAA
a[8] => z~23.DATAA
a[9] => z~22.DATAA
a[10] => z~21.DATAA
a[11] => z~20.DATAA
a[12] => z~19.DATAA
a[13] => z~18.DATAA
a[14] => z~17.DATAA
a[15] => z~16.DATAA
a[16] => z~15.DATAA
a[17] => z~14.DATAA
a[18] => z~13.DATAA
a[19] => z~12.DATAA
a[20] => z~11.DATAA
a[21] => z~10.DATAA
a[22] => z~9.DATAA
a[23] => z~8.DATAA
a[24] => z~7.DATAA
a[25] => z~6.DATAA
a[26] => z~5.DATAA
a[27] => z~4.DATAA
a[28] => z~3.DATAA
a[29] => z~2.DATAA
a[30] => z~1.DATAA
a[31] => z~0.DATAA
b[0] => z~31.DATAB
b[1] => z~30.DATAB
b[2] => z~29.DATAB
b[3] => z~28.DATAB
b[4] => z~27.DATAB
b[5] => z~26.DATAB
b[6] => z~25.DATAB
b[7] => z~24.DATAB
b[8] => z~23.DATAB
b[9] => z~22.DATAB
b[10] => z~21.DATAB
b[11] => z~20.DATAB
b[12] => z~19.DATAB
b[13] => z~18.DATAB
b[14] => z~17.DATAB
b[15] => z~16.DATAB
b[16] => z~15.DATAB
b[17] => z~14.DATAB
b[18] => z~13.DATAB
b[19] => z~12.DATAB
b[20] => z~11.DATAB
b[21] => z~10.DATAB
b[22] => z~9.DATAB
b[23] => z~8.DATAB
b[24] => z~7.DATAB
b[25] => z~6.DATAB
b[26] => z~5.DATAB
b[27] => z~4.DATAB
b[28] => z~3.DATAB
b[29] => z~2.DATAB
b[30] => z~1.DATAB
b[31] => z~0.DATAB
choose => Decoder0.IN0
z[0] <= z~31.DB_MAX_OUTPUT_PORT_TYPE
z[1] <= z~30.DB_MAX_OUTPUT_PORT_TYPE
z[2] <= z~29.DB_MAX_OUTPUT_PORT_TYPE
z[3] <= z~28.DB_MAX_OUTPUT_PORT_TYPE
z[4] <= z~27.DB_MAX_OUTPUT_PORT_TYPE
z[5] <= z~26.DB_MAX_OUTPUT_PORT_TYPE
z[6] <= z~25.DB_MAX_OUTPUT_PORT_TYPE
z[7] <= z~24.DB_MAX_OUTPUT_PORT_TYPE
z[8] <= z~23.DB_MAX_OUTPUT_PORT_TYPE
z[9] <= z~22.DB_MAX_OUTPUT_PORT_TYPE
z[10] <= z~21.DB_MAX_OUTPUT_PORT_TYPE
z[11] <= z~20.DB_MAX_OUTPUT_PORT_TYPE
z[12] <= z~19.DB_MAX_OUTPUT_PORT_TYPE
z[13] <= z~18.DB_MAX_OUTPUT_PORT_TYPE
z[14] <= z~17.DB_MAX_OUTPUT_PORT_TYPE
z[15] <= z~16.DB_MAX_OUTPUT_PORT_TYPE
z[16] <= z~15.DB_MAX_OUTPUT_PORT_TYPE
z[17] <= z~14.DB_MAX_OUTPUT_PORT_TYPE
z[18] <= z~13.DB_MAX_OUTPUT_PORT_TYPE
z[19] <= z~12.DB_MAX_OUTPUT_PORT_TYPE
z[20] <= z~11.DB_MAX_OUTPUT_PORT_TYPE
z[21] <= z~10.DB_MAX_OUTPUT_PORT_TYPE
z[22] <= z~9.DB_MAX_OUTPUT_PORT_TYPE
z[23] <= z~8.DB_MAX_OUTPUT_PORT_TYPE
z[24] <= z~7.DB_MAX_OUTPUT_PORT_TYPE
z[25] <= z~6.DB_MAX_OUTPUT_PORT_TYPE
z[26] <= z~5.DB_MAX_OUTPUT_PORT_TYPE
z[27] <= z~4.DB_MAX_OUTPUT_PORT_TYPE
z[28] <= z~3.DB_MAX_OUTPUT_PORT_TYPE
z[29] <= z~2.DB_MAX_OUTPUT_PORT_TYPE
z[30] <= z~1.DB_MAX_OUTPUT_PORT_TYPE
z[31] <= z~0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|mux:cpu_mux3
a[0] => z~31.DATAA
a[1] => z~30.DATAA
a[2] => z~29.DATAA
a[3] => z~28.DATAA
a[4] => z~27.DATAA
a[5] => z~26.DATAA
a[6] => z~25.DATAA
a[7] => z~24.DATAA
a[8] => z~23.DATAA
a[9] => z~22.DATAA
a[10] => z~21.DATAA
a[11] => z~20.DATAA
a[12] => z~19.DATAA
a[13] => z~18.DATAA
a[14] => z~17.DATAA
a[15] => z~16.DATAA
a[16] => z~15.DATAA
a[17] => z~14.DATAA
a[18] => z~13.DATAA
a[19] => z~12.DATAA
a[20] => z~11.DATAA
a[21] => z~10.DATAA
a[22] => z~9.DATAA
a[23] => z~8.DATAA
a[24] => z~7.DATAA
a[25] => z~6.DATAA
a[26] => z~5.DATAA
a[27] => z~4.DATAA
a[28] => z~3.DATAA
a[29] => z~2.DATAA
a[30] => z~1.DATAA
a[31] => z~0.DATAA
b[0] => z~31.DATAB
b[1] => z~30.DATAB
b[2] => z~29.DATAB
b[3] => z~28.DATAB
b[4] => z~27.DATAB
b[5] => z~26.DATAB
b[6] => z~25.DATAB
b[7] => z~24.DATAB
b[8] => z~23.DATAB
b[9] => z~22.DATAB
b[10] => z~21.DATAB
b[11] => z~20.DATAB
b[12] => z~19.DATAB
b[13] => z~18.DATAB
b[14] => z~17.DATAB
b[15] => z~16.DATAB
b[16] => z~15.DATAB
b[17] => z~14.DATAB
b[18] => z~13.DATAB
b[19] => z~12.DATAB
b[20] => z~11.DATAB
b[21] => z~10.DATAB
b[22] => z~9.DATAB
b[23] => z~8.DATAB
b[24] => z~7.DATAB
b[25] => z~6.DATAB
b[26] => z~5.DATAB
b[27] => z~4.DATAB
b[28] => z~3.DATAB
b[29] => z~2.DATAB
b[30] => z~1.DATAB
b[31] => z~0.DATAB
choose => Decoder0.IN0
z[0] <= z~31.DB_MAX_OUTPUT_PORT_TYPE
z[1] <= z~30.DB_MAX_OUTPUT_PORT_TYPE
z[2] <= z~29.DB_MAX_OUTPUT_PORT_TYPE
z[3] <= z~28.DB_MAX_OUTPUT_PORT_TYPE
z[4] <= z~27.DB_MAX_OUTPUT_PORT_TYPE
z[5] <= z~26.DB_MAX_OUTPUT_PORT_TYPE
z[6] <= z~25.DB_MAX_OUTPUT_PORT_TYPE
z[7] <= z~24.DB_MAX_OUTPUT_PORT_TYPE
z[8] <= z~23.DB_MAX_OUTPUT_PORT_TYPE
z[9] <= z~22.DB_MAX_OUTPUT_PORT_TYPE
z[10] <= z~21.DB_MAX_OUTPUT_PORT_TYPE
z[11] <= z~20.DB_MAX_OUTPUT_PORT_TYPE
z[12] <= z~19.DB_MAX_OUTPUT_PORT_TYPE
z[13] <= z~18.DB_MAX_OUTPUT_PORT_TYPE
z[14] <= z~17.DB_MAX_OUTPUT_PORT_TYPE
z[15] <= z~16.DB_MAX_OUTPUT_PORT_TYPE
z[16] <= z~15.DB_MAX_OUTPUT_PORT_TYPE
z[17] <= z~14.DB_MAX_OUTPUT_PORT_TYPE
z[18] <= z~13.DB_MAX_OUTPUT_PORT_TYPE
z[19] <= z~12.DB_MAX_OUTPUT_PORT_TYPE
z[20] <= z~11.DB_MAX_OUTPUT_PORT_TYPE
z[21] <= z~10.DB_MAX_OUTPUT_PORT_TYPE
z[22] <= z~9.DB_MAX_OUTPUT_PORT_TYPE
z[23] <= z~8.DB_MAX_OUTPUT_PORT_TYPE
z[24] <= z~7.DB_MAX_OUTPUT_PORT_TYPE
z[25] <= z~6.DB_MAX_OUTPUT_PORT_TYPE
z[26] <= z~5.DB_MAX_OUTPUT_PORT_TYPE
z[27] <= z~4.DB_MAX_OUTPUT_PORT_TYPE
z[28] <= z~3.DB_MAX_OUTPUT_PORT_TYPE
z[29] <= z~2.DB_MAX_OUTPUT_PORT_TYPE
z[30] <= z~1.DB_MAX_OUTPUT_PORT_TYPE
z[31] <= z~0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|mux5:cpu_mux4
a[0] => Mux4.IN2
a[1] => Mux3.IN2
a[2] => Mux2.IN2
a[3] => Mux1.IN2
a[4] => Mux0.IN2
b[0] => Mux4.IN3
b[1] => Mux3.IN3
b[2] => Mux2.IN3
b[3] => Mux1.IN3
b[4] => Mux0.IN3
choose[0] => Mux4.IN5
choose[0] => Mux3.IN5
choose[0] => Mux2.IN5
choose[0] => Mux1.IN5
choose[0] => Mux0.IN5
choose[1] => Mux4.IN4
choose[1] => Mux3.IN4
choose[1] => Mux2.IN4
choose[1] => Mux1.IN4
choose[1] => Mux0.IN4
z[0] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
z[1] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
z[2] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
z[3] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
z[4] <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|mux5:cpu_mux5
a[0] => Mux4.IN2
a[1] => Mux3.IN2
a[2] => Mux2.IN2
a[3] => Mux1.IN2
a[4] => Mux0.IN2
b[0] => Mux4.IN3
b[1] => Mux3.IN3
b[2] => Mux2.IN3
b[3] => Mux1.IN3
b[4] => Mux0.IN3
choose[0] => Mux4.IN5
choose[0] => Mux3.IN5
choose[0] => Mux2.IN5
choose[0] => Mux1.IN5
choose[0] => Mux0.IN5
choose[1] => Mux4.IN4
choose[1] => Mux3.IN4
choose[1] => Mux2.IN4
choose[1] => Mux1.IN4
choose[1] => Mux0.IN4
z[0] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
z[1] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
z[2] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
z[3] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
z[4] <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|mux:cpu_mux6
a[0] => z~31.DATAA
a[1] => z~30.DATAA
a[2] => z~29.DATAA
a[3] => z~28.DATAA
a[4] => z~27.DATAA
a[5] => z~26.DATAA
a[6] => z~25.DATAA
a[7] => z~24.DATAA
a[8] => z~23.DATAA
a[9] => z~22.DATAA
a[10] => z~21.DATAA
a[11] => z~20.DATAA
a[12] => z~19.DATAA
a[13] => z~18.DATAA
a[14] => z~17.DATAA
a[15] => z~16.DATAA
a[16] => z~15.DATAA
a[17] => z~14.DATAA
a[18] => z~13.DATAA
a[19] => z~12.DATAA
a[20] => z~11.DATAA
a[21] => z~10.DATAA
a[22] => z~9.DATAA
a[23] => z~8.DATAA
a[24] => z~7.DATAA
a[25] => z~6.DATAA
a[26] => z~5.DATAA
a[27] => z~4.DATAA
a[28] => z~3.DATAA
a[29] => z~2.DATAA
a[30] => z~1.DATAA
a[31] => z~0.DATAA
b[0] => z~31.DATAB
b[1] => z~30.DATAB
b[2] => z~29.DATAB
b[3] => z~28.DATAB
b[4] => z~27.DATAB
b[5] => z~26.DATAB
b[6] => z~25.DATAB
b[7] => z~24.DATAB
b[8] => z~23.DATAB
b[9] => z~22.DATAB
b[10] => z~21.DATAB
b[11] => z~20.DATAB
b[12] => z~19.DATAB
b[13] => z~18.DATAB
b[14] => z~17.DATAB
b[15] => z~16.DATAB
b[16] => z~15.DATAB
b[17] => z~14.DATAB
b[18] => z~13.DATAB
b[19] => z~12.DATAB
b[20] => z~11.DATAB
b[21] => z~10.DATAB
b[22] => z~9.DATAB
b[23] => z~8.DATAB
b[24] => z~7.DATAB
b[25] => z~6.DATAB
b[26] => z~5.DATAB
b[27] => z~4.DATAB
b[28] => z~3.DATAB
b[29] => z~2.DATAB
b[30] => z~1.DATAB
b[31] => z~0.DATAB
choose => Decoder0.IN0
z[0] <= z~31.DB_MAX_OUTPUT_PORT_TYPE
z[1] <= z~30.DB_MAX_OUTPUT_PORT_TYPE
z[2] <= z~29.DB_MAX_OUTPUT_PORT_TYPE
z[3] <= z~28.DB_MAX_OUTPUT_PORT_TYPE
z[4] <= z~27.DB_MAX_OUTPUT_PORT_TYPE
z[5] <= z~26.DB_MAX_OUTPUT_PORT_TYPE
z[6] <= z~25.DB_MAX_OUTPUT_PORT_TYPE
z[7] <= z~24.DB_MAX_OUTPUT_PORT_TYPE
z[8] <= z~23.DB_MAX_OUTPUT_PORT_TYPE
z[9] <= z~22.DB_MAX_OUTPUT_PORT_TYPE
z[10] <= z~21.DB_MAX_OUTPUT_PORT_TYPE
z[11] <= z~20.DB_MAX_OUTPUT_PORT_TYPE
z[12] <= z~19.DB_MAX_OUTPUT_PORT_TYPE
z[13] <= z~18.DB_MAX_OUTPUT_PORT_TYPE
z[14] <= z~17.DB_MAX_OUTPUT_PORT_TYPE
z[15] <= z~16.DB_MAX_OUTPUT_PORT_TYPE
z[16] <= z~15.DB_MAX_OUTPUT_PORT_TYPE
z[17] <= z~14.DB_MAX_OUTPUT_PORT_TYPE
z[18] <= z~13.DB_MAX_OUTPUT_PORT_TYPE
z[19] <= z~12.DB_MAX_OUTPUT_PORT_TYPE
z[20] <= z~11.DB_MAX_OUTPUT_PORT_TYPE
z[21] <= z~10.DB_MAX_OUTPUT_PORT_TYPE
z[22] <= z~9.DB_MAX_OUTPUT_PORT_TYPE
z[23] <= z~8.DB_MAX_OUTPUT_PORT_TYPE
z[24] <= z~7.DB_MAX_OUTPUT_PORT_TYPE
z[25] <= z~6.DB_MAX_OUTPUT_PORT_TYPE
z[26] <= z~5.DB_MAX_OUTPUT_PORT_TYPE
z[27] <= z~4.DB_MAX_OUTPUT_PORT_TYPE
z[28] <= z~3.DB_MAX_OUTPUT_PORT_TYPE
z[29] <= z~2.DB_MAX_OUTPUT_PORT_TYPE
z[30] <= z~1.DB_MAX_OUTPUT_PORT_TYPE
z[31] <= z~0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|mux:cpu_mux7
a[0] => z~31.DATAA
a[1] => z~30.DATAA
a[2] => z~29.DATAA
a[3] => z~28.DATAA
a[4] => z~27.DATAA
a[5] => z~26.DATAA
a[6] => z~25.DATAA
a[7] => z~24.DATAA
a[8] => z~23.DATAA
a[9] => z~22.DATAA
a[10] => z~21.DATAA
a[11] => z~20.DATAA
a[12] => z~19.DATAA
a[13] => z~18.DATAA
a[14] => z~17.DATAA
a[15] => z~16.DATAA
a[16] => z~15.DATAA
a[17] => z~14.DATAA
a[18] => z~13.DATAA
a[19] => z~12.DATAA
a[20] => z~11.DATAA
a[21] => z~10.DATAA
a[22] => z~9.DATAA
a[23] => z~8.DATAA
a[24] => z~7.DATAA
a[25] => z~6.DATAA
a[26] => z~5.DATAA
a[27] => z~4.DATAA
a[28] => z~3.DATAA
a[29] => z~2.DATAA
a[30] => z~1.DATAA
a[31] => z~0.DATAA
b[0] => z~31.DATAB
b[1] => z~30.DATAB
b[2] => z~29.DATAB
b[3] => z~28.DATAB
b[4] => z~27.DATAB
b[5] => z~26.DATAB
b[6] => z~25.DATAB
b[7] => z~24.DATAB
b[8] => z~23.DATAB
b[9] => z~22.DATAB
b[10] => z~21.DATAB
b[11] => z~20.DATAB
b[12] => z~19.DATAB
b[13] => z~18.DATAB
b[14] => z~17.DATAB
b[15] => z~16.DATAB
b[16] => z~15.DATAB
b[17] => z~14.DATAB
b[18] => z~13.DATAB
b[19] => z~12.DATAB
b[20] => z~11.DATAB
b[21] => z~10.DATAB
b[22] => z~9.DATAB
b[23] => z~8.DATAB
b[24] => z~7.DATAB
b[25] => z~6.DATAB
b[26] => z~5.DATAB
b[27] => z~4.DATAB
b[28] => z~3.DATAB
b[29] => z~2.DATAB
b[30] => z~1.DATAB
b[31] => z~0.DATAB
choose => Decoder0.IN0
z[0] <= z~31.DB_MAX_OUTPUT_PORT_TYPE
z[1] <= z~30.DB_MAX_OUTPUT_PORT_TYPE
z[2] <= z~29.DB_MAX_OUTPUT_PORT_TYPE
z[3] <= z~28.DB_MAX_OUTPUT_PORT_TYPE
z[4] <= z~27.DB_MAX_OUTPUT_PORT_TYPE
z[5] <= z~26.DB_MAX_OUTPUT_PORT_TYPE
z[6] <= z~25.DB_MAX_OUTPUT_PORT_TYPE
z[7] <= z~24.DB_MAX_OUTPUT_PORT_TYPE
z[8] <= z~23.DB_MAX_OUTPUT_PORT_TYPE
z[9] <= z~22.DB_MAX_OUTPUT_PORT_TYPE
z[10] <= z~21.DB_MAX_OUTPUT_PORT_TYPE
z[11] <= z~20.DB_MAX_OUTPUT_PORT_TYPE
z[12] <= z~19.DB_MAX_OUTPUT_PORT_TYPE
z[13] <= z~18.DB_MAX_OUTPUT_PORT_TYPE
z[14] <= z~17.DB_MAX_OUTPUT_PORT_TYPE
z[15] <= z~16.DB_MAX_OUTPUT_PORT_TYPE
z[16] <= z~15.DB_MAX_OUTPUT_PORT_TYPE
z[17] <= z~14.DB_MAX_OUTPUT_PORT_TYPE
z[18] <= z~13.DB_MAX_OUTPUT_PORT_TYPE
z[19] <= z~12.DB_MAX_OUTPUT_PORT_TYPE
z[20] <= z~11.DB_MAX_OUTPUT_PORT_TYPE
z[21] <= z~10.DB_MAX_OUTPUT_PORT_TYPE
z[22] <= z~9.DB_MAX_OUTPUT_PORT_TYPE
z[23] <= z~8.DB_MAX_OUTPUT_PORT_TYPE
z[24] <= z~7.DB_MAX_OUTPUT_PORT_TYPE
z[25] <= z~6.DB_MAX_OUTPUT_PORT_TYPE
z[26] <= z~5.DB_MAX_OUTPUT_PORT_TYPE
z[27] <= z~4.DB_MAX_OUTPUT_PORT_TYPE
z[28] <= z~3.DB_MAX_OUTPUT_PORT_TYPE
z[29] <= z~2.DB_MAX_OUTPUT_PORT_TYPE
z[30] <= z~1.DB_MAX_OUTPUT_PORT_TYPE
z[31] <= z~0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|mux:cpu_mux9
a[0] => z~31.DATAA
a[1] => z~30.DATAA
a[2] => z~29.DATAA
a[3] => z~28.DATAA
a[4] => z~27.DATAA
a[5] => z~26.DATAA
a[6] => z~25.DATAA
a[7] => z~24.DATAA
a[8] => z~23.DATAA
a[9] => z~22.DATAA
a[10] => z~21.DATAA
a[11] => z~20.DATAA
a[12] => z~19.DATAA
a[13] => z~18.DATAA
a[14] => z~17.DATAA
a[15] => z~16.DATAA
a[16] => z~15.DATAA
a[17] => z~14.DATAA
a[18] => z~13.DATAA
a[19] => z~12.DATAA
a[20] => z~11.DATAA
a[21] => z~10.DATAA
a[22] => z~9.DATAA
a[23] => z~8.DATAA
a[24] => z~7.DATAA
a[25] => z~6.DATAA
a[26] => z~5.DATAA
a[27] => z~4.DATAA
a[28] => z~3.DATAA
a[29] => z~2.DATAA
a[30] => z~1.DATAA
a[31] => z~0.DATAA
b[0] => z~31.DATAB
b[1] => z~30.DATAB
b[2] => z~29.DATAB
b[3] => z~28.DATAB
b[4] => z~27.DATAB
b[5] => z~26.DATAB
b[6] => z~25.DATAB
b[7] => z~24.DATAB
b[8] => z~23.DATAB
b[9] => z~22.DATAB
b[10] => z~21.DATAB
b[11] => z~20.DATAB
b[12] => z~19.DATAB
b[13] => z~18.DATAB
b[14] => z~17.DATAB
b[15] => z~16.DATAB
b[16] => z~15.DATAB
b[17] => z~14.DATAB
b[18] => z~13.DATAB
b[19] => z~12.DATAB
b[20] => z~11.DATAB
b[21] => z~10.DATAB
b[22] => z~9.DATAB
b[23] => z~8.DATAB
b[24] => z~7.DATAB
b[25] => z~6.DATAB
b[26] => z~5.DATAB
b[27] => z~4.DATAB
b[28] => z~3.DATAB
b[29] => z~2.DATAB
b[30] => z~1.DATAB
b[31] => z~0.DATAB
choose => Decoder0.IN0
z[0] <= z~31.DB_MAX_OUTPUT_PORT_TYPE
z[1] <= z~30.DB_MAX_OUTPUT_PORT_TYPE
z[2] <= z~29.DB_MAX_OUTPUT_PORT_TYPE
z[3] <= z~28.DB_MAX_OUTPUT_PORT_TYPE
z[4] <= z~27.DB_MAX_OUTPUT_PORT_TYPE
z[5] <= z~26.DB_MAX_OUTPUT_PORT_TYPE
z[6] <= z~25.DB_MAX_OUTPUT_PORT_TYPE
z[7] <= z~24.DB_MAX_OUTPUT_PORT_TYPE
z[8] <= z~23.DB_MAX_OUTPUT_PORT_TYPE
z[9] <= z~22.DB_MAX_OUTPUT_PORT_TYPE
z[10] <= z~21.DB_MAX_OUTPUT_PORT_TYPE
z[11] <= z~20.DB_MAX_OUTPUT_PORT_TYPE
z[12] <= z~19.DB_MAX_OUTPUT_PORT_TYPE
z[13] <= z~18.DB_MAX_OUTPUT_PORT_TYPE
z[14] <= z~17.DB_MAX_OUTPUT_PORT_TYPE
z[15] <= z~16.DB_MAX_OUTPUT_PORT_TYPE
z[16] <= z~15.DB_MAX_OUTPUT_PORT_TYPE
z[17] <= z~14.DB_MAX_OUTPUT_PORT_TYPE
z[18] <= z~13.DB_MAX_OUTPUT_PORT_TYPE
z[19] <= z~12.DB_MAX_OUTPUT_PORT_TYPE
z[20] <= z~11.DB_MAX_OUTPUT_PORT_TYPE
z[21] <= z~10.DB_MAX_OUTPUT_PORT_TYPE
z[22] <= z~9.DB_MAX_OUTPUT_PORT_TYPE
z[23] <= z~8.DB_MAX_OUTPUT_PORT_TYPE
z[24] <= z~7.DB_MAX_OUTPUT_PORT_TYPE
z[25] <= z~6.DB_MAX_OUTPUT_PORT_TYPE
z[26] <= z~5.DB_MAX_OUTPUT_PORT_TYPE
z[27] <= z~4.DB_MAX_OUTPUT_PORT_TYPE
z[28] <= z~3.DB_MAX_OUTPUT_PORT_TYPE
z[29] <= z~2.DB_MAX_OUTPUT_PORT_TYPE
z[30] <= z~1.DB_MAX_OUTPUT_PORT_TYPE
z[31] <= z~0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|mux:cpu_mux10
a[0] => z~31.DATAA
a[1] => z~30.DATAA
a[2] => z~29.DATAA
a[3] => z~28.DATAA
a[4] => z~27.DATAA
a[5] => z~26.DATAA
a[6] => z~25.DATAA
a[7] => z~24.DATAA
a[8] => z~23.DATAA
a[9] => z~22.DATAA
a[10] => z~21.DATAA
a[11] => z~20.DATAA
a[12] => z~19.DATAA
a[13] => z~18.DATAA
a[14] => z~17.DATAA
a[15] => z~16.DATAA
a[16] => z~15.DATAA
a[17] => z~14.DATAA
a[18] => z~13.DATAA
a[19] => z~12.DATAA
a[20] => z~11.DATAA
a[21] => z~10.DATAA
a[22] => z~9.DATAA
a[23] => z~8.DATAA
a[24] => z~7.DATAA
a[25] => z~6.DATAA
a[26] => z~5.DATAA
a[27] => z~4.DATAA
a[28] => z~3.DATAA
a[29] => z~2.DATAA
a[30] => z~1.DATAA
a[31] => z~0.DATAA
b[0] => z~31.DATAB
b[1] => z~30.DATAB
b[2] => z~29.DATAB
b[3] => z~28.DATAB
b[4] => z~27.DATAB
b[5] => z~26.DATAB
b[6] => z~25.DATAB
b[7] => z~24.DATAB
b[8] => z~23.DATAB
b[9] => z~22.DATAB
b[10] => z~21.DATAB
b[11] => z~20.DATAB
b[12] => z~19.DATAB
b[13] => z~18.DATAB
b[14] => z~17.DATAB
b[15] => z~16.DATAB
b[16] => z~15.DATAB
b[17] => z~14.DATAB
b[18] => z~13.DATAB
b[19] => z~12.DATAB
b[20] => z~11.DATAB
b[21] => z~10.DATAB
b[22] => z~9.DATAB
b[23] => z~8.DATAB
b[24] => z~7.DATAB
b[25] => z~6.DATAB
b[26] => z~5.DATAB
b[27] => z~4.DATAB
b[28] => z~3.DATAB
b[29] => z~2.DATAB
b[30] => z~1.DATAB
b[31] => z~0.DATAB
choose => Decoder0.IN0
z[0] <= z~31.DB_MAX_OUTPUT_PORT_TYPE
z[1] <= z~30.DB_MAX_OUTPUT_PORT_TYPE
z[2] <= z~29.DB_MAX_OUTPUT_PORT_TYPE
z[3] <= z~28.DB_MAX_OUTPUT_PORT_TYPE
z[4] <= z~27.DB_MAX_OUTPUT_PORT_TYPE
z[5] <= z~26.DB_MAX_OUTPUT_PORT_TYPE
z[6] <= z~25.DB_MAX_OUTPUT_PORT_TYPE
z[7] <= z~24.DB_MAX_OUTPUT_PORT_TYPE
z[8] <= z~23.DB_MAX_OUTPUT_PORT_TYPE
z[9] <= z~22.DB_MAX_OUTPUT_PORT_TYPE
z[10] <= z~21.DB_MAX_OUTPUT_PORT_TYPE
z[11] <= z~20.DB_MAX_OUTPUT_PORT_TYPE
z[12] <= z~19.DB_MAX_OUTPUT_PORT_TYPE
z[13] <= z~18.DB_MAX_OUTPUT_PORT_TYPE
z[14] <= z~17.DB_MAX_OUTPUT_PORT_TYPE
z[15] <= z~16.DB_MAX_OUTPUT_PORT_TYPE
z[16] <= z~15.DB_MAX_OUTPUT_PORT_TYPE
z[17] <= z~14.DB_MAX_OUTPUT_PORT_TYPE
z[18] <= z~13.DB_MAX_OUTPUT_PORT_TYPE
z[19] <= z~12.DB_MAX_OUTPUT_PORT_TYPE
z[20] <= z~11.DB_MAX_OUTPUT_PORT_TYPE
z[21] <= z~10.DB_MAX_OUTPUT_PORT_TYPE
z[22] <= z~9.DB_MAX_OUTPUT_PORT_TYPE
z[23] <= z~8.DB_MAX_OUTPUT_PORT_TYPE
z[24] <= z~7.DB_MAX_OUTPUT_PORT_TYPE
z[25] <= z~6.DB_MAX_OUTPUT_PORT_TYPE
z[26] <= z~5.DB_MAX_OUTPUT_PORT_TYPE
z[27] <= z~4.DB_MAX_OUTPUT_PORT_TYPE
z[28] <= z~3.DB_MAX_OUTPUT_PORT_TYPE
z[29] <= z~2.DB_MAX_OUTPUT_PORT_TYPE
z[30] <= z~1.DB_MAX_OUTPUT_PORT_TYPE
z[31] <= z~0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|extend5:cpu_ext5
a[0] => b[0].DATAIN
a[1] => b[1].DATAIN
a[2] => b[2].DATAIN
a[3] => b[3].DATAIN
a[4] => b[4].DATAIN
b[0] <= a[0].DB_MAX_OUTPUT_PORT_TYPE
b[1] <= a[1].DB_MAX_OUTPUT_PORT_TYPE
b[2] <= a[2].DB_MAX_OUTPUT_PORT_TYPE
b[3] <= a[3].DB_MAX_OUTPUT_PORT_TYPE
b[4] <= a[4].DB_MAX_OUTPUT_PORT_TYPE
b[5] <= <GND>
b[6] <= <GND>
b[7] <= <GND>
b[8] <= <GND>
b[9] <= <GND>
b[10] <= <GND>
b[11] <= <GND>
b[12] <= <GND>
b[13] <= <GND>
b[14] <= <GND>
b[15] <= <GND>
b[16] <= <GND>
b[17] <= <GND>
b[18] <= <GND>
b[19] <= <GND>
b[20] <= <GND>
b[21] <= <GND>
b[22] <= <GND>
b[23] <= <GND>
b[24] <= <GND>
b[25] <= <GND>
b[26] <= <GND>
b[27] <= <GND>
b[28] <= <GND>
b[29] <= <GND>
b[30] <= <GND>
b[31] <= <GND>


|cpu|extend16:cpu_ext16
a[0] => b[0].DATAIN
a[1] => b[1].DATAIN
a[2] => b[2].DATAIN
a[3] => b[3].DATAIN
a[4] => b[4].DATAIN
a[5] => b[5].DATAIN
a[6] => b[6].DATAIN
a[7] => b[7].DATAIN
a[8] => b[8].DATAIN
a[9] => b[9].DATAIN
a[10] => b[10].DATAIN
a[11] => b[11].DATAIN
a[12] => b[12].DATAIN
a[13] => b[13].DATAIN
a[14] => b[14].DATAIN
a[15] => b~15.DATAB
a[15] => b~14.DATAB
a[15] => b~13.DATAB
a[15] => b~12.DATAB
a[15] => b~11.DATAB
a[15] => b~10.DATAB
a[15] => b~9.DATAB
a[15] => b~8.DATAB
a[15] => b~7.DATAB
a[15] => b~6.DATAB
a[15] => b~5.DATAB
a[15] => b~4.DATAB
a[15] => b~3.DATAB
a[15] => b~2.DATAB
a[15] => b~1.DATAB
a[15] => b~0.DATAB
a[15] => b[15].DATAIN
sext => b~15.OUTPUTSELECT
sext => b~14.OUTPUTSELECT
sext => b~13.OUTPUTSELECT
sext => b~12.OUTPUTSELECT
sext => b~11.OUTPUTSELECT
sext => b~10.OUTPUTSELECT
sext => b~9.OUTPUTSELECT
sext => b~8.OUTPUTSELECT
sext => b~7.OUTPUTSELECT
sext => b~6.OUTPUTSELECT
sext => b~5.OUTPUTSELECT
sext => b~4.OUTPUTSELECT
sext => b~3.OUTPUTSELECT
sext => b~2.OUTPUTSELECT
sext => b~1.OUTPUTSELECT
sext => b~0.OUTPUTSELECT
b[0] <= a[0].DB_MAX_OUTPUT_PORT_TYPE
b[1] <= a[1].DB_MAX_OUTPUT_PORT_TYPE
b[2] <= a[2].DB_MAX_OUTPUT_PORT_TYPE
b[3] <= a[3].DB_MAX_OUTPUT_PORT_TYPE
b[4] <= a[4].DB_MAX_OUTPUT_PORT_TYPE
b[5] <= a[5].DB_MAX_OUTPUT_PORT_TYPE
b[6] <= a[6].DB_MAX_OUTPUT_PORT_TYPE
b[7] <= a[7].DB_MAX_OUTPUT_PORT_TYPE
b[8] <= a[8].DB_MAX_OUTPUT_PORT_TYPE
b[9] <= a[9].DB_MAX_OUTPUT_PORT_TYPE
b[10] <= a[10].DB_MAX_OUTPUT_PORT_TYPE
b[11] <= a[11].DB_MAX_OUTPUT_PORT_TYPE
b[12] <= a[12].DB_MAX_OUTPUT_PORT_TYPE
b[13] <= a[13].DB_MAX_OUTPUT_PORT_TYPE
b[14] <= a[14].DB_MAX_OUTPUT_PORT_TYPE
b[15] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[16] <= b~15.DB_MAX_OUTPUT_PORT_TYPE
b[17] <= b~14.DB_MAX_OUTPUT_PORT_TYPE
b[18] <= b~13.DB_MAX_OUTPUT_PORT_TYPE
b[19] <= b~12.DB_MAX_OUTPUT_PORT_TYPE
b[20] <= b~11.DB_MAX_OUTPUT_PORT_TYPE
b[21] <= b~10.DB_MAX_OUTPUT_PORT_TYPE
b[22] <= b~9.DB_MAX_OUTPUT_PORT_TYPE
b[23] <= b~8.DB_MAX_OUTPUT_PORT_TYPE
b[24] <= b~7.DB_MAX_OUTPUT_PORT_TYPE
b[25] <= b~6.DB_MAX_OUTPUT_PORT_TYPE
b[26] <= b~5.DB_MAX_OUTPUT_PORT_TYPE
b[27] <= b~4.DB_MAX_OUTPUT_PORT_TYPE
b[28] <= b~3.DB_MAX_OUTPUT_PORT_TYPE
b[29] <= b~2.DB_MAX_OUTPUT_PORT_TYPE
b[30] <= b~1.DB_MAX_OUTPUT_PORT_TYPE
b[31] <= b~0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|extend18:cpu_ext18
a[0] => b[2].DATAIN
a[1] => b[3].DATAIN
a[2] => b[4].DATAIN
a[3] => b[5].DATAIN
a[4] => b[6].DATAIN
a[5] => b[7].DATAIN
a[6] => b[8].DATAIN
a[7] => b[9].DATAIN
a[8] => b[10].DATAIN
a[9] => b[11].DATAIN
a[10] => b[12].DATAIN
a[11] => b[13].DATAIN
a[12] => b[14].DATAIN
a[13] => b[15].DATAIN
a[14] => b[16].DATAIN
a[15] => b[17].DATAIN
a[15] => b[31].DATAIN
a[15] => b[30].DATAIN
a[15] => b[29].DATAIN
a[15] => b[28].DATAIN
a[15] => b[27].DATAIN
a[15] => b[26].DATAIN
a[15] => b[25].DATAIN
a[15] => b[24].DATAIN
a[15] => b[23].DATAIN
a[15] => b[22].DATAIN
a[15] => b[21].DATAIN
a[15] => b[20].DATAIN
a[15] => b[19].DATAIN
a[15] => b[18].DATAIN
b[0] <= <GND>
b[1] <= <GND>
b[2] <= a[0].DB_MAX_OUTPUT_PORT_TYPE
b[3] <= a[1].DB_MAX_OUTPUT_PORT_TYPE
b[4] <= a[2].DB_MAX_OUTPUT_PORT_TYPE
b[5] <= a[3].DB_MAX_OUTPUT_PORT_TYPE
b[6] <= a[4].DB_MAX_OUTPUT_PORT_TYPE
b[7] <= a[5].DB_MAX_OUTPUT_PORT_TYPE
b[8] <= a[6].DB_MAX_OUTPUT_PORT_TYPE
b[9] <= a[7].DB_MAX_OUTPUT_PORT_TYPE
b[10] <= a[8].DB_MAX_OUTPUT_PORT_TYPE
b[11] <= a[9].DB_MAX_OUTPUT_PORT_TYPE
b[12] <= a[10].DB_MAX_OUTPUT_PORT_TYPE
b[13] <= a[11].DB_MAX_OUTPUT_PORT_TYPE
b[14] <= a[12].DB_MAX_OUTPUT_PORT_TYPE
b[15] <= a[13].DB_MAX_OUTPUT_PORT_TYPE
b[16] <= a[14].DB_MAX_OUTPUT_PORT_TYPE
b[17] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[18] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[19] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[20] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[21] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[22] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[23] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[24] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[25] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[26] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[27] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[28] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[29] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[30] <= a[15].DB_MAX_OUTPUT_PORT_TYPE
b[31] <= a[15].DB_MAX_OUTPUT_PORT_TYPE


|cpu|add:cpu_add
a[0] => Add0.IN32
a[1] => Add0.IN31
a[2] => Add0.IN30
a[3] => Add0.IN29
a[4] => Add0.IN28
a[5] => Add0.IN27
a[6] => Add0.IN26
a[7] => Add0.IN25
a[8] => Add0.IN24
a[9] => Add0.IN23
a[10] => Add0.IN22
a[11] => Add0.IN21
a[12] => Add0.IN20
a[13] => Add0.IN19
a[14] => Add0.IN18
a[15] => Add0.IN17
a[16] => Add0.IN16
a[17] => Add0.IN15
a[18] => Add0.IN14
a[19] => Add0.IN13
a[20] => Add0.IN12
a[21] => Add0.IN11
a[22] => Add0.IN10
a[23] => Add0.IN9
a[24] => Add0.IN8
a[25] => Add0.IN7
a[26] => Add0.IN6
a[27] => Add0.IN5
a[28] => Add0.IN4
a[29] => Add0.IN3
a[30] => Add0.IN2
a[31] => overflow~1.IN0
a[31] => overflow~0.IN0
a[31] => Add0.IN1
b[0] => Add0.IN64
b[1] => Add0.IN63
b[2] => Add0.IN62
b[3] => Add0.IN61
b[4] => Add0.IN60
b[5] => Add0.IN59
b[6] => Add0.IN58
b[7] => Add0.IN57
b[8] => Add0.IN56
b[9] => Add0.IN55
b[10] => Add0.IN54
b[11] => Add0.IN53
b[12] => Add0.IN52
b[13] => Add0.IN51
b[14] => Add0.IN50
b[15] => Add0.IN49
b[16] => Add0.IN48
b[17] => Add0.IN47
b[18] => Add0.IN46
b[19] => Add0.IN45
b[20] => Add0.IN44
b[21] => Add0.IN43
b[22] => Add0.IN42
b[23] => Add0.IN41
b[24] => Add0.IN40
b[25] => Add0.IN39
b[26] => Add0.IN38
b[27] => Add0.IN37
b[28] => Add0.IN36
b[29] => Add0.IN35
b[30] => Add0.IN34
b[31] => overflow~0.IN1
b[31] => Add0.IN33
r[0] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[1] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[8] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[9] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[10] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[11] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[12] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[13] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[14] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[15] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[16] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[17] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[18] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[19] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[20] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[21] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[22] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[23] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[24] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[25] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[26] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[27] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[28] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[29] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[30] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[31] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
overflow <= overflow~2.DB_MAX_OUTPUT_PORT_TYPE


|cpu|add8:cpu_add8
a[0] => r[0].DATAIN
a[1] => r[1].DATAIN
a[2] => Add0.IN60
a[3] => Add0.IN59
a[4] => Add0.IN58
a[5] => Add0.IN57
a[6] => Add0.IN56
a[7] => Add0.IN55
a[8] => Add0.IN54
a[9] => Add0.IN53
a[10] => Add0.IN52
a[11] => Add0.IN51
a[12] => Add0.IN50
a[13] => Add0.IN49
a[14] => Add0.IN48
a[15] => Add0.IN47
a[16] => Add0.IN46
a[17] => Add0.IN45
a[18] => Add0.IN44
a[19] => Add0.IN43
a[20] => Add0.IN42
a[21] => Add0.IN41
a[22] => Add0.IN40
a[23] => Add0.IN39
a[24] => Add0.IN38
a[25] => Add0.IN37
a[26] => Add0.IN36
a[27] => Add0.IN35
a[28] => Add0.IN34
a[29] => Add0.IN33
a[30] => Add0.IN32
a[31] => Add0.IN31
r[0] <= a[0].DB_MAX_OUTPUT_PORT_TYPE
r[1] <= a[1].DB_MAX_OUTPUT_PORT_TYPE
r[2] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[3] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[4] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[5] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[6] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[7] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[8] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[9] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[10] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[11] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[12] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[13] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[14] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[15] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[16] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[17] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[18] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[19] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[20] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[21] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[22] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[23] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[24] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[25] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[26] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[27] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[28] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[29] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[30] <= Add0.DB_MAX_OUTPUT_PORT_TYPE
r[31] <= Add0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|npc:cpu_npc
a[0] => r[0].DATAIN
a[1] => r[1].DATAIN
a[2] => r~29.DATAB
a[2] => Add0.IN60
a[3] => r~28.DATAB
a[3] => Add0.IN59
a[4] => r~27.DATAB
a[4] => Add0.IN58
a[5] => r~26.DATAB
a[5] => Add0.IN57
a[6] => r~25.DATAB
a[6] => Add0.IN56
a[7] => r~24.DATAB
a[7] => Add0.IN55
a[8] => r~23.DATAB
a[8] => Add0.IN54
a[9] => r~22.DATAB
a[9] => Add0.IN53
a[10] => r~21.DATAB
a[10] => Add0.IN52
a[11] => r~20.DATAB
a[11] => Add0.IN51
a[12] => r~19.DATAB
a[12] => Add0.IN50
a[13] => r~18.DATAB
a[13] => Add0.IN49
a[14] => r~17.DATAB
a[14] => Add0.IN48
a[15] => r~16.DATAB
a[15] => Add0.IN47
a[16] => r~15.DATAB
a[16] => Add0.IN46
a[17] => r~14.DATAB
a[17] => Add0.IN45
a[18] => r~13.DATAB
a[18] => Add0.IN44
a[19] => r~12.DATAB
a[19] => Add0.IN43
a[20] => r~11.DATAB
a[20] => Add0.IN42
a[21] => r~10.DATAB
a[21] => Add0.IN41
a[22] => r~9.DATAB
a[22] => Add0.IN40
a[23] => r~8.DATAB
a[23] => Add0.IN39
a[24] => r~7.DATAB
a[24] => Add0.IN38
a[25] => r~6.DATAB
a[25] => Add0.IN37
a[26] => r~5.DATAB
a[26] => Add0.IN36
a[27] => r~4.DATAB
a[27] => Add0.IN35
a[28] => r~3.DATAB
a[28] => Add0.IN34
a[29] => r~2.DATAB
a[29] => Add0.IN33
a[30] => r~1.DATAB
a[30] => Add0.IN32
a[31] => r~0.DATAB
a[31] => Add0.IN31
rst => r~29.OUTPUTSELECT
rst => r~28.OUTPUTSELECT
rst => r~27.OUTPUTSELECT
rst => r~26.OUTPUTSELECT
rst => r~25.OUTPUTSELECT
rst => r~24.OUTPUTSELECT
rst => r~23.OUTPUTSELECT
rst => r~22.OUTPUTSELECT
rst => r~21.OUTPUTSELECT
rst => r~20.OUTPUTSELECT
rst => r~19.OUTPUTSELECT
rst => r~18.OUTPUTSELECT
rst => r~17.OUTPUTSELECT
rst => r~16.OUTPUTSELECT
rst => r~15.OUTPUTSELECT
rst => r~14.OUTPUTSELECT
rst => r~13.OUTPUTSELECT
rst => r~12.OUTPUTSELECT
rst => r~11.OUTPUTSELECT
rst => r~10.OUTPUTSELECT
rst => r~9.OUTPUTSELECT
rst => r~8.OUTPUTSELECT
rst => r~7.OUTPUTSELECT
rst => r~6.OUTPUTSELECT
rst => r~5.OUTPUTSELECT
rst => r~4.OUTPUTSELECT
rst => r~3.OUTPUTSELECT
rst => r~2.OUTPUTSELECT
rst => r~1.OUTPUTSELECT
rst => r~0.OUTPUTSELECT
r[0] <= a[0].DB_MAX_OUTPUT_PORT_TYPE
r[1] <= a[1].DB_MAX_OUTPUT_PORT_TYPE
r[2] <= r~29.DB_MAX_OUTPUT_PORT_TYPE
r[3] <= r~28.DB_MAX_OUTPUT_PORT_TYPE
r[4] <= r~27.DB_MAX_OUTPUT_PORT_TYPE
r[5] <= r~26.DB_MAX_OUTPUT_PORT_TYPE
r[6] <= r~25.DB_MAX_OUTPUT_PORT_TYPE
r[7] <= r~24.DB_MAX_OUTPUT_PORT_TYPE
r[8] <= r~23.DB_MAX_OUTPUT_PORT_TYPE
r[9] <= r~22.DB_MAX_OUTPUT_PORT_TYPE
r[10] <= r~21.DB_MAX_OUTPUT_PORT_TYPE
r[11] <= r~20.DB_MAX_OUTPUT_PORT_TYPE
r[12] <= r~19.DB_MAX_OUTPUT_PORT_TYPE
r[13] <= r~18.DB_MAX_OUTPUT_PORT_TYPE
r[14] <= r~17.DB_MAX_OUTPUT_PORT_TYPE
r[15] <= r~16.DB_MAX_OUTPUT_PORT_TYPE
r[16] <= r~15.DB_MAX_OUTPUT_PORT_TYPE
r[17] <= r~14.DB_MAX_OUTPUT_PORT_TYPE
r[18] <= r~13.DB_MAX_OUTPUT_PORT_TYPE
r[19] <= r~12.DB_MAX_OUTPUT_PORT_TYPE
r[20] <= r~11.DB_MAX_OUTPUT_PORT_TYPE
r[21] <= r~10.DB_MAX_OUTPUT_PORT_TYPE
r[22] <= r~9.DB_MAX_OUTPUT_PORT_TYPE
r[23] <= r~8.DB_MAX_OUTPUT_PORT_TYPE
r[24] <= r~7.DB_MAX_OUTPUT_PORT_TYPE
r[25] <= r~6.DB_MAX_OUTPUT_PORT_TYPE
r[26] <= r~5.DB_MAX_OUTPUT_PORT_TYPE
r[27] <= r~4.DB_MAX_OUTPUT_PORT_TYPE
r[28] <= r~3.DB_MAX_OUTPUT_PORT_TYPE
r[29] <= r~2.DB_MAX_OUTPUT_PORT_TYPE
r[30] <= r~1.DB_MAX_OUTPUT_PORT_TYPE
r[31] <= r~0.DB_MAX_OUTPUT_PORT_TYPE


|cpu|II:cpu_ii
a[0] => r[26].DATAIN
a[1] => r[27].DATAIN
a[2] => r[28].DATAIN
a[3] => r[29].DATAIN
b[0] => r[2].DATAIN
b[1] => r[3].DATAIN
b[2] => r[4].DATAIN
b[3] => r[5].DATAIN
b[4] => r[6].DATAIN
b[5] => r[7].DATAIN
b[6] => r[8].DATAIN
b[7] => r[9].DATAIN
b[8] => r[10].DATAIN
b[9] => r[11].DATAIN
b[10] => r[12].DATAIN
b[11] => r[13].DATAIN
b[12] => r[14].DATAIN
b[13] => r[15].DATAIN
b[14] => r[16].DATAIN
b[15] => r[17].DATAIN
b[16] => r[18].DATAIN
b[17] => r[19].DATAIN
b[18] => r[20].DATAIN
b[19] => r[21].DATAIN
b[20] => r[22].DATAIN
b[21] => r[23].DATAIN
b[22] => r[24].DATAIN
b[23] => r[25].DATAIN
b[24] => ~NO_FANOUT~
b[25] => ~NO_FANOUT~
r[0] <= <GND>
r[1] <= <GND>
r[2] <= b[0].DB_MAX_OUTPUT_PORT_TYPE
r[3] <= b[1].DB_MAX_OUTPUT_PORT_TYPE
r[4] <= b[2].DB_MAX_OUTPUT_PORT_TYPE
r[5] <= b[3].DB_MAX_OUTPUT_PORT_TYPE
r[6] <= b[4].DB_MAX_OUTPUT_PORT_TYPE
r[7] <= b[5].DB_MAX_OUTPUT_PORT_TYPE
r[8] <= b[6].DB_MAX_OUTPUT_PORT_TYPE
r[9] <= b[7].DB_MAX_OUTPUT_PORT_TYPE
r[10] <= b[8].DB_MAX_OUTPUT_PORT_TYPE
r[11] <= b[9].DB_MAX_OUTPUT_PORT_TYPE
r[12] <= b[10].DB_MAX_OUTPUT_PORT_TYPE
r[13] <= b[11].DB_MAX_OUTPUT_PORT_TYPE
r[14] <= b[12].DB_MAX_OUTPUT_PORT_TYPE
r[15] <= b[13].DB_MAX_OUTPUT_PORT_TYPE
r[16] <= b[14].DB_MAX_OUTPUT_PORT_TYPE
r[17] <= b[15].DB_MAX_OUTPUT_PORT_TYPE
r[18] <= b[16].DB_MAX_OUTPUT_PORT_TYPE
r[19] <= b[17].DB_MAX_OUTPUT_PORT_TYPE
r[20] <= b[18].DB_MAX_OUTPUT_PORT_TYPE
r[21] <= b[19].DB_MAX_OUTPUT_PORT_TYPE
r[22] <= b[20].DB_MAX_OUTPUT_PORT_TYPE
r[23] <= b[21].DB_MAX_OUTPUT_PORT_TYPE
r[24] <= b[22].DB_MAX_OUTPUT_PORT_TYPE
r[25] <= b[23].DB_MAX_OUTPUT_PORT_TYPE
r[26] <= a[0].DB_MAX_OUTPUT_PORT_TYPE
r[27] <= a[1].DB_MAX_OUTPUT_PORT_TYPE
r[28] <= a[2].DB_MAX_OUTPUT_PORT_TYPE
r[29] <= a[3].DB_MAX_OUTPUT_PORT_TYPE
r[30] <= <GND>
r[31] <= <GND>


