# План лабораторных работ (ИВТ)

[СОДЕРЖАНИЕ](../README.md)

В течение семестра будет проведено 8 лабораторных работ, общая цель которых – используя Verilog HDL реализовать на базе FPGA программируемый процессор с архитектурой [RISC-V](https://riscv.org) с подсистемой прерывания и системой ввода\вывода.

1. **Verilog HDL. АЛУ** // Основные языковые конструкции Verilog HDL, реализация и верификация блока АЛУ
2. **Регистровый файл. Память. Примитивное программируемое устройство** // Реализация и верификация трехпортового регистрового файла, подключение блочной памяти. Подключение program counter к памяти, регистрового файла к АЛУ и реализация примитивного программируемого устройства, без поддержки ветвления
3. **Тракт данных RISC-V** // Реализация тракта данных процессора с поддержкой подгруппы команд
4. **Тракт данных RISC-V. Устройство управления** // Реализация поддержки оставшихся инструкций и устройства управления
5. **Верификиция процессора. Программирование на ассемблере** // Верификация, оценка временных параметров, создание программы на языке ассемблера
6. **Подсистема прерываний** // Реализация блока подсистемы прерывания, интегрирование его в процессор и последующая верификация
7. **Ввод/вывод. Периферийные устройства** // К системе добавляются устройства ввода/вывода, модуль UART, таймеры
8. **Программирование на C. Индивидуальное задание** // Организация связи разработанной системы с компьютером и получение данных по прерываниям с их последующей обработкой по заданному алгоритму