{"patent_id": "10-2021-7032797", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0038277", "출원번호": "10-2021-7032797", "발명의 명칭": "투-터미널 스위칭 물질을 포함하는 크로스 포인트 타입의 메모리 어레이를 리딩하는 방법", "출원인": "김준성", "발명자": "김준성"}}
{"patent_id": "10-2021-7032797", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "(a) 메모리 어레이에 전압을 인가하여 하나 이상의 셀을 선택하는 단계; 및(b) 상기 선택된 하나 이상의 셀의 전류의 합을 동시에 측정하는 단계를 포함하고,상기 (a) 단계에서 선택된 하나 이상의 셀에 인가되는 상기 전압은 상기 선택된 하나 이상의 셀 모두가 턴-온되지 않는 범위에 있으면서, 선택되지 않은 하나 이상의 셀에 인가되는 전압보다 큰,투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법."}
{"patent_id": "10-2021-7032797", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 선택된 하나 이상의 셀에 인가되는 전압에 의해 흐르는 최소 전류는, 상기 선택되지 않은 하나 이상의 셀에 인가되는 전압에 의해 흐르는 전류의 합보다 큰 범위에 있는, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법."}
{"patent_id": "10-2021-7032797", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 투-터미널 스위칭 물질은, 오보닉 임계 스위칭 물질, 전이금속산화물 스위칭 물질, MIEC 스위칭 물질, 상보형 저항 스위칭 물질 및 도핑된 비정질 실리콘 중 하나인, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법."}
{"patent_id": "10-2021-7032797", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 투-터미널 스위칭 물질은 임계전류가 20nA 이상이고 5μA 이하인, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법."}
{"patent_id": "10-2021-7032797", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서,상기 메모리 어레이에 비트 라인 및/또는 워드 라인을 통해 인가되는 전압은, 상기 메모리 어레이에서 선택되는하나 이상의 셀에 도달하는 전류의 개별 셀 전압이 전력원에서부터 상기 선택된 셀까지의 전류 흐름 거리에 따라 발생하는 전압 강하가 보상되도록 제어되고, 상기 전류 흐름 거리는 메모리 어레이로 인가되는 전류가 전력원으로부터 상기 선택된 셀에 도달하기 까지 통과하는 셀의 갯수 및, 워드라인과 비트라인의 길이로 결정되는, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법."}
{"patent_id": "10-2021-7032797", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 5 항에 있어서,상기 전압 강하 보상은, 상기 선택된 셀들에 연결되는 비트 라인과 워드 라인 중 어느 하나 또는 둘 모두의 라인에 인가하는 전압을 제어하여 이루어지는, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는방법."}
{"patent_id": "10-2021-7032797", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서,공개특허 10-2022-0038277-3-상기 메모리 어레이에 비트 라인 및/또는 워드 라인을 통해 인가하는 전압은, 시간에 따라 변화하는 펄스 전압인, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법."}
{"patent_id": "10-2021-7032797", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명에서는, 시냅틱 디바이스를 위한 메모리 어레이에서 아날로그적 정보 처리를 위한 전류의 리딩방법을 제 공하는 것을 목적으로 한다. 이를 위해, 본 발명에서는, (a) 메모리 어레이에 전압을 인가하여 하나 이상의 셀을 선택하는 단계 및 (b) 상기 선택된 하나 이상의 셀의 전류의 합을 동시에 측정하는 단계를 포함하고, 상기 (a) 단계에서 선택된 하나 이상의 셀에 인가되는 상기 전압은 상기 선택된 하나 이상의 셀 모두가 턴-온되지 않는 범 위에 있으면서, 선택되지 않은 하나 이상의 셀에 인가되는 전압보다 큰, 투-터미널 스위칭 물질을 포함하는 메모 리 어레이를 리딩하는 방법을 제공한다. 공개특허10-2022-0038277 CPC특허분류 G11C 11/1673 (2013.01) G11C 11/54 (2013.01) G11C 13/0033 (2013.01) G11C 2213/76 (2013.01)명 세 서 청구범위 청구항 1 (a) 메모리 어레이에 전압을 인가하여 하나 이상의 셀을 선택하는 단계; 및 (b) 상기 선택된 하나 이상의 셀의 전류의 합을 동시에 측정하는 단계를 포함하고, 상기 (a) 단계에서 선택된 하나 이상의 셀에 인가되는 상기 전압은 상기 선택된 하나 이상의 셀 모두가 턴-온되 지 않는 범위에 있으면서, 선택되지 않은 하나 이상의 셀에 인가되는 전압보다 큰, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법. 청구항 2 제 1 항에 있어서, 상기 선택된 하나 이상의 셀에 인가되는 전압에 의해 흐르는 최소 전류는, 상기 선택되지 않은 하나 이상의 셀 에 인가되는 전압에 의해 흐르는 전류의 합보다 큰 범위에 있는, 투-터미널 스위칭 물질을 포함하는 메모리 어 레이를 리딩하는 방법. 청구항 3 제 1 항에 있어서, 상기 투-터미널 스위칭 물질은, 오보닉 임계 스위칭 물질, 전이금속산화물 스위칭 물질, MIEC 스위칭 물질, 상 보형 저항 스위칭 물질 및 도핑된 비정질 실리콘 중 하나인, 투-터미널 스위칭 물질을 포함하는 메모리 어레이 를 리딩하는 방법. 청구항 4 제 1 항에 있어서, 상기 투-터미널 스위칭 물질은 임계전류가 20nA 이상이고 5μA 이하인, 투-터미널 스위칭 물질을 포함하는 메모 리 어레이를 리딩하는 방법. 청구항 5 제 1 항에 있어서, 상기 메모리 어레이에 비트 라인 및/또는 워드 라인을 통해 인가되는 전압은, 상기 메모리 어레이에서 선택되는 하나 이상의 셀에 도달하는 전류의 개별 셀 전압이 전력원에서부터 상기 선택된 셀까지의 전류 흐름 거리에 따 라 발생하는 전압 강하가 보상되도록 제어되고, 상기 전류 흐름 거리는 메모리 어레이로 인가되는 전류가 전력원으로부터 상기 선택된 셀에 도달하기 까지 통과 하는 셀의 갯수 및, 워드라인과 비트라인의 길이로 결정되는, 투-터미널 스위칭 물질을 포함하는 메모리 어레이 를 리딩하는 방법. 청구항 6 제 5 항에 있어서, 상기 전압 강하 보상은, 상기 선택된 셀들에 연결되는 비트 라인과 워드 라인 중 어느 하나 또는 둘 모두의 라 인에 인가하는 전압을 제어하여 이루어지는, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법. 청구항 7 제 1 항에 있어서,상기 메모리 어레이에 비트 라인 및/또는 워드 라인을 통해 인가하는 전압은, 시간에 따라 변화하는 펄스 전압 인, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법. 발명의 설명"}
{"patent_id": "10-2021-7032797", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩(reading)하는 방법에 대한 것이다. 더 상세 하게는 메모리 어레이에 흐르는 전류를 낮은 전류 범위에서 동시에 리딩함으로써 낮은 전력소비를 통해 메모리 어레이의 선택되는 셀에 따라 구분되는 전류와 전류의 합을 리딩할 수 있게 하는, 시냅스 소자를 위한 메모리 어레이 리딩 방법에 대한 것이다."}
{"patent_id": "10-2021-7032797", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능 반도체 산업은 현재 태동기라고 할 수 있다. 최근 반도체 설계 및 제조 회사들이 시제품 또는 초기 제 품을 출시하기 시작한 상태이다. 이들 시제품이나 초기 제품은 모두 CMOS에 기반한 1세대 인공지능 반도체 제품 으로 소재 관점에서는 기존의 반도체 제품과 다를 것이 없고, 2세대 인공지능 반도체에서는 새로운 소재가 본격 적으로 도입되고 사용될 것으로 예상된다. 생물학적 신경망과 유사한 집적도를 갖는 2세대 인공지능 반도체를 위해서는 생물학적 시냅스의 핵심 특성을 모 두 갖는 인공 시냅스를 하나의 소자로 구현해야 한다. 특히, 집적도를 높이기 위해서 소자의 크기가 작아야 하 고, 하나의 시냅스가 여러 가지 가중치를 갖도록 점진적인 전류(저항) 변화 특성이 매우 중요하다. 이러한 목적 을 달성하기 위하여 다양한 인공 시냅스 소자가 제안되고 제작되어 왔다. 이들 대부분의 소자는 플래시 메모리 (flash memory), RRAM(resistive random access memory), PRAM(phase change random access memory), MRAM(magnetic random access memory) 등의 메모리 소자에 기반한 것이다. 현재까지 시냅스 소자를 위해 반도체 분야에서 연구되어 왔던 기술은 RRAM, PRAM, MRAM과 같은 멤리스터 (Memristor) 소자를 이용한 메모리 어레이에서 저저항 상태와 고저항 상태를 구별하여 각 셀에 정보를 저장하는 방식으로서, 온-오프 형태의 디지털 방식의 높은 저항 변화를 구현하고 이러한 저항 변화에 따라 메모리 어레이 에서 셀의 로직 상태를 읽는 방향으로 연구가 진행되어 왔다. 하지만 시냅스 시스템은 디지털 방식이 아니라 연 속적으로 변하는 아날로그 방식으로 일어나는 특성을 가지기 때문에 디지털 방식으로 셀의 로직상태 변화를 측 정하는 것으로는 충분한 정보 처리가 되지 않는다. 따라서, 뉴로모픽 어플리케이션 등을 위한 시냅틱 디바이스 에서는 동시에 여러 셀들의 전류를 읽을 수 있어야 하며, 각 셀들로부터의 전류의 합을 통한 전류 변화량을 센 싱할 필요가 있다. 또한, 이러한 시냅스 소자를 위한 메모리 셀은 소자의 크기가 작아야 하고 공정비용을 줄이는 것이 매우 중요하 기 때문에 크로스 포인트 구조에 기반한 것일 필요가 있다. 크로스 포인트 구조는 일반적으로 알려져 있는 트랜 지스터와 메모리 셀로 구성된 1T1R 방식에 비해 트랜지스터를 사용하지 않고 메모리 셀을 상층으로 적층하는 3 차원화가 가능하기 때문에 메모리 셀의 밀도를 높일 수 있고 제조공정을 줄일 수 있다. 이러한 크로스 포인트 구조를 위해서는 메모리 셀이 낮은 전압 영역에서 매우 낮은 양의 전류 흐름을 보이고 특 정 전압 이상에서 급격한 전류 상승을 나타내는 투-터미널 스위칭 물질을 포함할 필요가 있다. 크로스 포인트 구조의 메모리 어레이에서는 서로 교차하는 워드 라인과 비트 라인을 통해 셀 선택, 리딩 및 프로그래밍 과정이 이루어지는데, 특히 리딩 및 프로그래밍 과정에서 일어나는 스니크 전류(sneak current)와 전압 강하는 메모리 어레이의 크기를 확장시키기 어렵게 한다. 이러한 문제를 해결하기 위해 투-터미널 스위치 물질이 적용된다. 따라서, 본 발명은 이러한 크로스 포인트 구조의 투-터미널 스위칭 물질을 포함하는, 시냅스 소자를 위한 메모 리 어레이를 리딩하는 방법에 관한 것이다."}
{"patent_id": "10-2021-7032797", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명에서는, 시냅틱 디바이스를 위한 메모리 어레이에서 아날로그적 정보 처리를 위한 전류의 리딩방법을 제 공하는 것을 목적으로 한다."}
{"patent_id": "10-2021-7032797", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명에서는, (a) 메모리 어레이에 전압을 인가하여 하나 이상의 셀을 선택하는 단계 및 (b) 상기 선택된 하 나 이상의 셀의 전류의 합을 동시에 측정하는 단계를 포함하고, 상기 (a) 단계에서 선택된 하나 이상의 셀에 인 가되는 상기 전압은 상기 선택된 하나 이상의 셀 모두가 턴-온되지 않는 범위에 있으면서, 선택되지 않은 하나 이상의 셀에 인가되는 전압보다 큰, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법을 제공 한다."}
{"patent_id": "10-2021-7032797", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따른 방법에 의하면, 크로스 포인트 타입의 메모리 어레이로부터 동시에 여러 개의 셀들을 읽고 각각 의 셀들로부터 전류의 합을 통한 총 전류의 변화량을 센싱할 수 있어, 뉴로모픽 어플리케이션 등을 위한 시냅스 소자 또는 완전 연결 레이어(fully connected layer) 및 CNN(convolution neural network)으로의 메모리 반도 체의 활용도를 높일 수 있다."}
{"patent_id": "10-2021-7032797", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하 본 발명의 실시예에 대하여 첨부된 도면을 참고로 그 구성 및 작용을 설명하기로 한다. 하기에서 본 발명 을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 어떤 부분이 어떤 구성요소를 '포함'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함 할 수 있는 것을 의미한다. 본 발명에 따른 방법은, (a) 메모리 어레이에 전압을 인가하여 하나 이상의 셀을 선택하는 단계 및 (b) 상기 선 택된 하나 이상의 셀의 전류의 합을 동시에 측정하는 단계를 포함하고, 상기 (a) 단계에서 선택된 하나 이상의 셀에 인가되는 전압은 상기 선택된 하나 이상의 셀 모두가 턴-온되지 않는 범위에 있으면서, 선택되지 않은 하 나 이상의 셀에 인가되는 전압보다 크게 하여, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩한다. 투-터미널 스위칭 물질을 포함한 크로스 포인트 구조의 메모리 어레이는 어드레스 라인인 워드 라인과 비트 라 인이 그리드로 배열되고 이러한 워드 라인과 비트 라인이 교차하는 지점에서 메모리 셀이 워드 라인과 비트 라 인을 연결하는 구조이고, 메모리 셀은 투-터미널 스위칭 물질을 포함하면서 예를 들면, RRAM(resistive random access memory), PRAM(phase change random access memory), MRAM(magnetic random access memory) 등의 메모 리 소자에 기반할 수 있다. 투-터미널 스위칭 물질은 일정수준 이상의 전압이 인가되면 저항에 있어 큰 변화를 일으키는 특성이 있는데 이 러한 투-터미널 스위칭 물질을 포함하는 메모리 셀에서 저항의 변화가 발생하는 전압을 문턱 전압(threshold voltage)이라하고 저항의 변화가 일어나는 현상을 턴-온된다고 표현하게 된다. 크로스 포인트 구조의 메모리 어레이에서 일반적인 리딩 과정은 선택되지 않은 셀에는 투-터미널 스위칭 물질의 특성을 이용하여 문턱 전압 이하에서 매우 낮은 전류만이 흐르게 하고 선택된 셀에는 셀의 로직 상태를 구분할 수 있는 전압을 인가하여 이루어지게 된다. 투-터미널 스위칭 물질을 포함한 크로스 포인트 구조의 메모리 어레이에서 종래의 리딩 방법은 도 1 에서 설명 되고 있는데, 선택되지 않은 셀들에는 Vinh이 인가되고 이 영역에서는 저항이 높은 셀과 낮은 셀의 구분이 없고전류의 흐름이 매우 미미하게 된다. 반면, 선택된 셀에는 Vread1 가 인가되는데, 이 Vread1이 인가되는 전압은 저항 이 낮은 셀의 문턱 전압(Vth_min)과 저항이 높은 셀의 문턱 전압(Vth_max)의 사이(Vth_min < Vread1 < Vth_max)에 위치하 도록 하여 선택된 셀에 흐르는 전류로부터 로직 상태를 구분할 수 있다. 도 1에서는 Vread1 에 따라 저항이 높은 셀에서는 Ioff의 전류가 흐르고 저항이 낮은 셀에서는 Ion 전류가 흐르게 된다. 이러한 종래의 방법은 메모리 어 레이에서 하나의 셀만을 선택하여 디지털적인 온, 오프 상태만을 리딩할 수 있어 시냅스 소자로의 적용은 어렵 고, 온 상태에서의 전류 흐름이 너무 커서 전력소비가 문제가 될 수 있다. 본 발명에서는, 하나 이상의 셀을 선택하고 이를 통해 메모리 어레이에 흐르는 전류의 합을 리딩하는 방법을 제 공한다. 이러한 과정을 도 2 를 통해 설명하면, 높은 전압(Vsel_BL,Vsel_WL)이 인가되는 비트 라인과 워드 라인이 교차하는 지점의 셀들은 높은 전압차에 의해 선택되고 리딩이 이루어지는데, 낮은 전압(Vdesel_BL,Vdesel_WL)이 인가 되는 비트 라인 또는 워드 라인이 하나라도 연결되는 부분의 셀은 선택되지 않는다. 예를 들어 두 개의 비트 라 인에는 3V(Vsel_BL), 두 개의 워드 라인에는 -3V(Vsel_WL), 나머지 비트 라인과 워드 라인에는 모두 0V(Vdesel_BL,Vdesel_WL)가 인가되면, 셀 T1 내지 T6 에는 6V의 전압이 인가됨 비해 나머지 셀에는 3V 이하가 인가된 다. 이때, 3V 이하가 인가되는 셀은 매우 미미한 전류가 흘러 리딩 과정에서 읽히지 않아 선택되지 않고 6V가 인가되는 셀은 의미있는 수준의 전류가 흘러 리딩 과정에서 읽혀 선택된다고 표현된다. 투-터미널 스위칭 물질 은 이러한 선택을 가능하게 한다. 도 3 에서는 이렇게 선택된 셀들의 전류를 리딩하는 과정을 설명한다. 종래 방법과 같이 선택되지 않은 셀들에 는 Vinh이 인가되고 이 영역에서는 셀들의 저항 상태에 따른 전류 흐름에 있어 구분이 없고 전류의 흐름이 매우 미미하게 된다. 그러나 선택된 셀에 인가되는 전압을 저항이 낮은 셀의 문턱 전압(Vth1)과 저항이 높은 셀의 문턱 전압(Vth6)의 사이로 인가하는 종래 방법과 다르게, 본 발명에 따른 방법은, 도 3에 'Vread2' 로 표시된 바와 같이, 선택된 하 나 이상의 셀 모두가 턴-온되지 않는 서브쓰레쉬홀드(subthreshold) 영역 전압 범위에 있고, 선택되지 않은 하 나 이상의 셀에 인가되는 전압보다 큰 범위에 있게 인가된다. 즉, 도 3 에서 Vread2는 Vinh 보다 크고 선택된 셀들 중 가장 작은 낮은 저항 상태인 셀의 문턱전압인 Vth1 보다 작은 범위에 있게 된다. 또한, 본 발명에 있어서, 상기 선택된 하나 이상의 셀에 인가되는 전압에 의해 흐르는 최소 전류는, 상기 선택 되지 않은 하나 이상의 셀에 인가되는 전압에 의해 흐르는 전류의 합보다 큰 범위에 있는 것이 바람직하다. 도 3에서 'Vread2'를 인가하여 도 2 에서 선택된 셀들이, 예를 들어 서로 다른 저항을 가지고 있고 그 저항의 크 기는 T6 > T5 > T4 > T3 > T2 > T1이라면, 가장 저항이 커서 전류의 흐름이 작은 T6 셀에는 IT6 의 전류가 흐르 게 되는데, 이 전류는 선택되지 않은 셀들을 통해 흐르는 Iinh의 합보다 큰 것이 셀 선택이 용이하게 이루어질 수 있기 때문이다. 따라서, 10개 셀에서 Iinh이 흐르면 IT6는, IT6 > 10×Iinh 인 것이 바람직하다. 또한, 바람직하게, 선택된 하나 이상의 셀에 인가되는 전압에 의해 흐르는 최소 전류는, 상기 선택되지 않은 하 나 이상의 셀에 인가되는 바이어스 전압에 의해 흐르는 단위 셀의 전류보다 5배 이상, 보다 바람직하게는 100배 이상으로 할 수 있다. 도 3 을 통해 더 상세하게 설명하면, 선택된 셀에 인가되는 전압 Vread2(Vread2는 Vinh 보다 크고 Vth1 보다 작은 범 위)에 의해 각 셀에 흐르는 전류 중 가장 작은 전류인 IT6는 선택되지 않은 단위 셀에 흐르는 Iinh 의 5배 이상이 면 셀 선택이 원활하게 되고, 100배 이상이 되면 셀 선택이 보다 원활하게 되며, 메모리 어레이의 크기를 크게 할 수 있다. 이와 같이, 선택된 하나 이상의 셀에 인가되는 전압에 의해 흐르는 최소 전류는, 상기 선택되지 않 은 하나 이상의 셀에 인가되는 바이어스 전압에 의해 흐르는 단위 셀의 전류의 차이 조절을 통해 셀 선택의 용 이성과 함께 메모리 어레이의 크기 조절도 가능하다. 또한, 본 발명에 있어서, 상기 선택된 하나 이상의 셀에 인가되는 전압은, 상기 전압에 의해 각 셀에 흐르는 전 류가 각 셀의 저항 특성에 따라 서로 구분될 수 있는 범위에 있도록 인가될 수 있다. 이와 같이, 선택된 각 셀에 흐르는 전류를 구분하여 측정함으로써 아날로그적 작동을 통한 시냅스 소자로서의 활용도를 높일 수 있다. 도 3 을 통해 설명하면, 리딩과정에서 선택된 셀들에 인가되는 전압인 Vread2는, 바람직하게, 선택된 셀들이 저항 특성에 따라 I-V 곡선의 분리가 일어나는 Vsep 보다 크고 가장 작은 임계 전압인 Vth1 보다 작은 범위에 있도록 설정될 수 있다. 이 경우 인가되는 전압 Vread2 에 의해 서로 저항이 상이한 T1 내지 T6 셀에 흐르는 전류는 모두 서로 다른 값을 가지게 된다. 또한, 본 발명에 있어서, 상기 선택된 하나 이상의 셀 각각에 흐르는 전류는, 그 최대 전류와 최소 전류의 차이 는 상기 셀 각각에 흐르는 전류를 측정해 낼 수 있는 범위 이상이 되도록 할 수 있다. 예를 들어, 상술한 바와 같이 선택된 셀들의 저항 특성에 따라 흐르는 전류를 구분하여 측정하기 위해서는 선택 된 셀들에 흐르는 전류값 중 가장 큰 전류값은 가장 작은 전류값의 1.2배 이상이 되도록 할 수 있다. 도 3 을 통해 설명하면, 선택된 셀들에 인가되는 Vread2는 I-V 곡선의 분리가 일어나는 Vsep 보다 크고 가장 작은 임계 전 압인 Vth1 보다 작은 범위에 있으면서, Vread2에 의해 선택된 각 셀에 흐르는 전류 중 가장 큰 전류인 IT1는 가장 작은 전류인 IT6 의 1.2배 이상이 되게 하면, 리딩이 보다 원활해 질 수 있다. 또한, 본 발명에서, 상기 투-터미널 스위칭 물질은, 오보닉 임계 스위칭 물질, 전이금속산화물 스위칭 물질, MIEC(Mixed Ion-Electron Conductor) 스위칭 물질, 상보형 저항 스위칭 물질 및 도핑된 비정질 실리콘 중 하나 일 수 있다. 또한, 상기 물질 이외에도 본 발명에서 규정하는 투-터미널 스위칭 기능이 가능한 물질이라면 특별 히 제한하지 않는다. 투-터미널 스위칭 물질은 문턱 전압(threshold voltage) 이상의 전압이 인가되면 급격한 저항의 감소를 나타내 어 절연체에서 전도체로의 전환을 나타내는 물질로, 본 발명에서는 이러한 특성을 이용하여 크로스 포인트 구조 의 메모리 어레이에서 다수 셀의 선택을 가능하게 한다. 이러한 관점에서 상술한 투-터미널 스위칭 물질은 모두 본 발명에서 제안하는 리딩 방법에 적용될 수 있다. 상술한 오보닉 임계 스위칭 물질로는 칼코게나이드 물질이 많이 사용되는데, In-Ge-As-Se 합금, Te-Se합금, As- Se 합금, Ge-Te 합금, Ge-Se 합금, As-Se-Te 합금, Ge-As-Se 합금, Ge-As-Sb 합금, Ge-Sb-Te 합금, Ge-Sb-Se 합금, Ge-As-Te 합금, Si-Ge-As-Se 합금, Si-Te-As-Ge 합금, In-Sb-Te 합금, In-Sb-Se 합금, In-Ge-As 합금, In-Ge-Te 합금, In-Te 합금 등이 사용될 수 있다. 이외에도 전이금속산화물 스위칭 물질로는 NbOx, MIEC 스위칭 물질로는 CuGeS 등 Cu가 포함된 화합물 또는 La, Sr, Ce, Ti, Li, Gd 등이 포함된 MIEC 컨덕터, 도핑된 비정질 실리콘으로는 W가 도핑된 SiOx, As가 도핑된 SiOx, B가 도핑된SiOx 이 사용될 수 있다. 하지만, 상기 예시된 물질 이외에도 저항변화에 의해 스위칭 기능이 가능한 물질이라면 특별히 제한하지 않는다. 특히 이러한 투-터미널 스위칭 물질은 임계전류(threshold current), 즉 급격한 저항의 감소가 일어나는 시점의 전류가 20nA~5μA 범위인 물질일 수 있다. 본 발명에서는 선택된 셀에서 서브쓰레쉬홀드(subthreshold) 영역의 전류를 측정하게 되는데, 이러한 서브쓰레쉬홀드 영역의 전류는 임계전류보다 낮기 때문에 임계전류가 너무 낮 은 투-터미널 스위칭 물질을 사용하면 전류 측정이 어려울 수 있다. 한편, 임계전류가 너무 높으면 전력 소모 가 높을 수 있어서 바람직하지 않다. 본 발명에서는 메모리 어레이에 메탈 라인, 즉 워드 라인 또는 비트 라인을 통해 인가되는 전압은 상기 메모리 어레이에서 선택되는 하나 이상의 셀에 도달하는 전류의 개별 셀 전압이 전력원에서부터 상기 선택된 셀까지의 전류 흐름 거리에 따라 발생하는 전압 강하가 보상되도록 제어되고, 상기 전류 흐름 거리는 메모리 어레이로 인 가되는 전류가 전력원으로부터 상기 선택된 셀에 도달하기 까지 통과하는 셀의 갯수 및, 워드라인과 비트라인의 길이로 결정되는, 투-터미널 스위칭 물질을 포함하는 메모리 어레이를 리딩하는 방법을 제공한다. 셀을 선택하고 여기에 전압을 인가할 때 인가되는 전압에 의해 흐르는 전류는 선택된 셀에 이를 때까지 메탈 라 인인 워드 라인 및 비트 라인을 통과하게 되므로 저항에 의한 전압 강하를 가질 수 있고 또한 메탈 라인에 연결 되어 있는 셀들로의 누설 전류에 의한 전압강하를 가지게 된다. 이러한 전압 강하가 발생하여 선택된 셀에 전류 가 도달했을 때는 선택된 셀에 목표로 하는 전압보다 낮은 전압이 인가된다. 따라서, 목표로 하는 전압이 선택 된 셀에 인가되기 위해서는 이를 고려한 보상이 이루어져야 한다. 이를 도 4에서 선택된 셀이 Wij+0 ~ Wij+3인 경우와 선택된 셀이 Wij+10 ~ Wij+13인 경우를 비교하였다. 전력원으로부 터 거리가 가까운 셀인 Wij+0 ~ Wij+3 을 선택하는 경우에는 워드 라인을 통해 인가되는 전압인 Vsel_WL이 선택된 셀들에 거의 그대로 인가되지만, 전력원으로부터 거리가 먼 Wij+10 ~ Wij+13에는 중간에 선택되지 않은 Wij+0~Wij+9까지 셀을 통과하면서 누설되는 전류와 통과하는 워드 라인에 의한 저항으로 인해 큰 전압 강하가 필연적으로 일어나 게 된다. 따라서, 메모리 어레이에서 어떤 위치의 셀을 선택하는지에 따라 인가되는 전압이 달라지게 되는데, 선택되는 셀들을 하나의 시냅스 소자로서 활용하기 위해서는 이렇게 위치에 따라 인가되는 전압이 달라지면 정 확한 정보를 얻을 수 없게 된다. 따라서, 이러한 전압 강하를 보상하기 위해 인가되는 전압을 조절할 필요가 있 게 된다. 선택된 셀에 인가되는 전압은 상술한 바와 같이 워드 라인과 비트 라인에 인가되는 전압의 차이만큼이 된다. 예 를 들어, 도 4에서 Vsel_WL이 3V이고 Vsel_BLs1 이 -3V이면 선택된 셀인 Wij+0 ~ Wij+3 에는 6V가 인가된다. 하지만 선 택된 셀이 Wij+10 ~ Wij+13 이라면 워드 라인을 통한 인가 전압인 Vsel_WL이 초기에 3V이더라도 실제 선택된 셀에 도 달한 후에는 2.5V가 될 수 있다. 여기에서 Vsel_BLs2가 Vsel_BLs1 와 동일하게 -3V가 인가되면 선택된 셀인 Wij+10 ~ Wij+13 에는 5.5V가 인가되어 목표로 하는 전압보다 낮은 전압이 인가되는 문제가 있게 된다. 특히, 셀 Wij+0 ~ Wij+3 와 Wij+10 ~ Wij+13 이 모두 선택된 셀이라면 먼저 전압이 인가되는 Wij+0 ~ Wij+3 에 의해서 누설되는 전류는 더 크기 때문에 전압 강하는 더 크게 나타나게 된다. 이를 해결하기 위해 선택되는 셀의 위치에 따라 전압 강하가 많이 일어나는 위치의 셀을 선택하여 전압을 인가 하는 경우에는 전압 강하를 고려하여 워드 라인과 비트 라인에 인가되는 전압을 차를 더 크게 함으로써 이를 보 상할 수 있다. 도 4에서 전압 강하에 의해 Wij+10 ~ Wij+13 에 인가되는 전압이 2.5V가 된다면 이를 보상하기 위해 Vsel_BLs2를 Vsel_BLs1 과 동일한 -3V를 인가하는 것이 아니라 -3.5V를 인가하면 선택된 셀인 Wij+10 ~ Wij+13 에는 전압 강하가 일어나지 않는 Wij+0 ~ Wij+3 와 동일한 6V 전압이 인가되게 된다. 이러한 전압 강하 보상은 비트 라인과 워드 라인에 인가되는 전압을 동시에 제어하여 이루어질 수도 있으나, 비 트 라인 또는 워드 라인 중 한쪽의 전압은 전압 강하 보상을 위해 변화시키지 않으면서 다른 한쪽의 전압 만을 변화시켜 이루어질 수 있다. 즉, 워드 라인의 전압은 전압 강하 보상을 위한 변화를 주지 않고 비트 라인의 전 압만을 제어하여 전압 강하 보상이 이루어지게 할 수 있고, 그 반대로 비트 라인의 전압은 변화를 주지 않으면 서 워드 라인의 전압을 변화시켜 전압 강하 보상이 이루어지게 할 수 있다. 이렇게 한 쪽의 전압 만을 변화시킴 으로써 제어 방법을 보다 단순하게 할 수 있게 된다. 본 발명에서, 메모리 어레이에 인가되는 전압은 시간에 따라 변화하는 펄스 전압일 수 있다. 실제 시냅스 소자 에는 단일 전압이 인가되는 것이 아니라 시간에 따라 변화하는 입력 정보에 따라 변화하는 펄스 전압이 인가된 다. 따라서, 본 발명에 따른 메모리 어레이를 리딩하는 방법은 시간에 따라 변화하는 펄스 전압이 인가되는 경 우에 활용될 수 있다. 이러한 펄스 타입의 전압이 인가되는 것은 도 5에서 나타내었는데, 워드 라인은 일정하되 비트 라인이 시간에 따라 변화함으로써 비트 라인 간의 전압 차에 의해 펄스 전압이 발생하고 이러한 펄스 전압 은 입력 시그널이 되고 메모리 어레이에서 흘러나오는 전류가 최종 출력 시그널이 되어 메모리 어레이는 시냅스 소자로서 작동하게 된다.도면 도면1 도면2 도면3 도면4 도면5"}
{"patent_id": "10-2021-7032797", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1 은 종래의 크로스 포인트 구조의 메모리 어레이를 리딩하는 방법을 설명하는 그래프이다. 도 2 는 본 발명에 따라 크로스 포인트 구조의 메모리 어레이에서 셀을 선택하는 방법을 설명하는 도면이다. 도 3 은 본 발명에 따라 크로스 포인트 구조의 메모리 어레이를 리딩하는 방법을 설명하는 그래프이다. 도 4는 본 발명에 따라 크로스 포인트 구조의 메모리 어레이에서 선택된 셀의 위치에 따른 리딩 방법을 설명하 는 도면이다. 도 5는 본 발명에 따라 크로스 포인트 구조의 메모리 어레이에서 펄스 전압이 인가되는 것을 설명하는 도면이다."}
