
var __HV_X86_RIP: Int32 { get }
var __HV_X86_RFLAGS: Int32 { get }
var __HV_X86_RAX: Int32 { get }
var __HV_X86_RCX: Int32 { get }
var __HV_X86_RDX: Int32 { get }
var __HV_X86_RBX: Int32 { get }
var __HV_X86_RSI: Int32 { get }
var __HV_X86_RDI: Int32 { get }
var __HV_X86_RSP: Int32 { get }
var __HV_X86_RBP: Int32 { get }
var __HV_X86_R8: Int32 { get }
var __HV_X86_R9: Int32 { get }
var __HV_X86_R10: Int32 { get }
var __HV_X86_R11: Int32 { get }
var __HV_X86_R12: Int32 { get }
var __HV_X86_R13: Int32 { get }
var __HV_X86_R14: Int32 { get }
var __HV_X86_R15: Int32 { get }
var __HV_X86_CS: Int32 { get }
var __HV_X86_SS: Int32 { get }
var __HV_X86_DS: Int32 { get }
var __HV_X86_ES: Int32 { get }
var __HV_X86_FS: Int32 { get }
var __HV_X86_GS: Int32 { get }
var __HV_X86_IDT_BASE: Int32 { get }
var __HV_X86_IDT_LIMIT: Int32 { get }
var __HV_X86_GDT_BASE: Int32 { get }
var __HV_X86_GDT_LIMIT: Int32 { get }
var __HV_X86_LDTR: Int32 { get }
var __HV_X86_LDT_BASE: Int32 { get }
var __HV_X86_LDT_LIMIT: Int32 { get }
var __HV_X86_LDT_AR: Int32 { get }
var __HV_X86_TR: Int32 { get }
var __HV_X86_TSS_BASE: Int32 { get }
var __HV_X86_TSS_LIMIT: Int32 { get }
var __HV_X86_TSS_AR: Int32 { get }
var __HV_X86_CR0: Int32 { get }
var __HV_X86_CR1: Int32 { get }
var __HV_X86_CR2: Int32 { get }
var __HV_X86_CR3: Int32 { get }
var __HV_X86_CR4: Int32 { get }
var __HV_X86_DR0: Int32 { get }
var __HV_X86_DR1: Int32 { get }
var __HV_X86_DR2: Int32 { get }
var __HV_X86_DR3: Int32 { get }
var __HV_X86_DR4: Int32 { get }
var __HV_X86_DR5: Int32 { get }
var __HV_X86_DR6: Int32 { get }
var __HV_X86_DR7: Int32 { get }
var __HV_X86_TPR: Int32 { get }
var __HV_X86_XCR0: Int32 { get }
var __HV_X86_REGISTERS_MAX: Int32 { get }
struct hv_x86_reg_t : Equatable, RawRepresentable {
  init(_ rawValue: UInt32)
  init(rawValue: UInt32)
  var rawValue: UInt32
}
var HV_X86_RIP: hv_x86_reg_t { get }
var HV_X86_RFLAGS: hv_x86_reg_t { get }
var HV_X86_RAX: hv_x86_reg_t { get }
var HV_X86_RCX: hv_x86_reg_t { get }
var HV_X86_RDX: hv_x86_reg_t { get }
var HV_X86_RBX: hv_x86_reg_t { get }
var HV_X86_RSI: hv_x86_reg_t { get }
var HV_X86_RDI: hv_x86_reg_t { get }
var HV_X86_RSP: hv_x86_reg_t { get }
var HV_X86_RBP: hv_x86_reg_t { get }
var HV_X86_R8: hv_x86_reg_t { get }
var HV_X86_R9: hv_x86_reg_t { get }
var HV_X86_R10: hv_x86_reg_t { get }
var HV_X86_R11: hv_x86_reg_t { get }
var HV_X86_R12: hv_x86_reg_t { get }
var HV_X86_R13: hv_x86_reg_t { get }
var HV_X86_R14: hv_x86_reg_t { get }
var HV_X86_R15: hv_x86_reg_t { get }
var HV_X86_CS: hv_x86_reg_t { get }
var HV_X86_SS: hv_x86_reg_t { get }
var HV_X86_DS: hv_x86_reg_t { get }
var HV_X86_ES: hv_x86_reg_t { get }
var HV_X86_FS: hv_x86_reg_t { get }
var HV_X86_GS: hv_x86_reg_t { get }
var HV_X86_IDT_BASE: hv_x86_reg_t { get }
var HV_X86_IDT_LIMIT: hv_x86_reg_t { get }
var HV_X86_GDT_BASE: hv_x86_reg_t { get }
var HV_X86_GDT_LIMIT: hv_x86_reg_t { get }
var HV_X86_LDTR: hv_x86_reg_t { get }
var HV_X86_LDT_BASE: hv_x86_reg_t { get }
var HV_X86_LDT_LIMIT: hv_x86_reg_t { get }
var HV_X86_LDT_AR: hv_x86_reg_t { get }
var HV_X86_TR: hv_x86_reg_t { get }
var HV_X86_TSS_BASE: hv_x86_reg_t { get }
var HV_X86_TSS_LIMIT: hv_x86_reg_t { get }
var HV_X86_TSS_AR: hv_x86_reg_t { get }
var HV_X86_CR0: hv_x86_reg_t { get }
var HV_X86_CR1: hv_x86_reg_t { get }
var HV_X86_CR2: hv_x86_reg_t { get }
var HV_X86_CR3: hv_x86_reg_t { get }
var HV_X86_CR4: hv_x86_reg_t { get }
var HV_X86_DR0: hv_x86_reg_t { get }
var HV_X86_DR1: hv_x86_reg_t { get }
var HV_X86_DR2: hv_x86_reg_t { get }
var HV_X86_DR3: hv_x86_reg_t { get }
var HV_X86_DR4: hv_x86_reg_t { get }
var HV_X86_DR5: hv_x86_reg_t { get }
var HV_X86_DR6: hv_x86_reg_t { get }
var HV_X86_DR7: hv_x86_reg_t { get }
var HV_X86_TPR: hv_x86_reg_t { get }
var HV_X86_XCR0: hv_x86_reg_t { get }
var HV_X86_REGISTERS_MAX: hv_x86_reg_t { get }
