# 순차 논리

## 배경

### 클록 (clock)
마스터 클록에 있는 발진기(oscillator)으로 컴퓨터의 모든 순차 칩들에게 시간 진행을 표현한다. 

![1 클록 사이클](http://www.plantation-productions.com/Webster/www.artofasm.com/Windows/HTML/images/SystemOrganization10.gif)

### 플립플롭 
~~~
out(t) = in(t-1)
~~~
- 데이터 플립플롭 (Data flip-flop)
- DFF 는 1 비트 입력, 1 비트 출력을 한다.
- DFF 는 마스터 클럭으로 부터 계속적으로 바뀌는 클럭 입력 신호를 받는다
- 데이터 입력과 클록 입력을 종합해서 시간에 따른 동작을 수행한다.

### 레지스터
~~~
if load(t-1) then out(t) = in(t-1)
else out(t) = out(t-1)
~~~
- 시간이 지나도 값을 **저장**하고 **로드**할 수 있는 장치이다
- 레지스터에서 저장할 수 있는 비트의 개수는 **폭** ex) 16,32,64 비트
- 레지스터에 저장되는 멀티비트 값은 보통 **단어**라고 부른다

### 메모리
- 레지스터를 여러개 쌓아 올려서 만든 임의 접근 메모리 (Random Access Meemory) = 램 소자
- 램이란 접근 순서와 관계 없이 무작위로 선택된 단어를 읽고 쓸 수 있음
- RAM 의 입력 = 데이터 입력, 주소(현재 시간 사이클에서 어떤 RAM 레지스터에 접근할지) 입력, 로드 비트 


### 계수기
~~~
out(t) = out(t-1) + c
~~~
- 매 시간 단위마다 배부 상태 값을 증가시키는 순차 칩

### 시간 문제
- 순차칩은 직간접으로 DFF 게이트를 장착한 칩
- 순차칩 내부에 피드백 루프를 넣는 방식으로 구현
- 피드백 루프 : 출력 신호를 다시 입력으로 넣는 구조
![피드백 루프](https://uxd.so/h/wp-content/uploads/2013/02/floops_loops.png)


## 명세

### 데이터 플립플롭
~~~
칩 이름: DFF
입력: in
출력: out
기능: out(t)=in(t-1)
~~~
![데이터 플립플롭](http://www.ktword.co.kr/img_data/4712_1.JPG)
![클럭과 입출력](http://www.ktword.co.kr/img_data/4712_4.JPG)

### 레지스터 
~~~
칩 이름: Bit
입력: in, load
출력: out
기능: If load(t-1) then out(t)=in(t-1)
     else out(t)=out(t-1)
~~~
~~~
칩 이름: Register
입력: in[16], load
출력: out[16]
기능: If load(t-1) then out(t)=in(t-1)
     else out(t)=out(t-1)
~~~

### 메모리
~~~
칩 이름: RAMn // n과 k목록은 맨 아래에 있음
입력: in[16], address[k], load
출력: out[16]
기능: out(t)=RAM[address(t)](t)
If load(t-1) then RAM[address(t-1)](t)=in(t-1)
~~~

### 계수기 
~~~
칩 이름: PC // 16비트 카운터
입력: in[16], inc, load, reset
출력: out[16]
기능: If reset(t-1) then out(t)=0
     else if load(t-1) then out(t)=in(t-1)
          else if inc(t-1) then out(t)=out(t-1) + 1
               else out(t)=out(t-1)
~~~
