## 1. 基本功能测试

测试CRC计算功能是否正确

- 使用预定义测试向量（全0、全1、边界值、随机数据）验证CRC计算
- 对于每个测试向量，等待`crc16_valid`信号拉高后，检查`data_from_crc`输出是否符合预期
- 验证参考模型（软件实现的CRC-16/CCITT算法）与硬件输出一致
- 测试完成后立即检查结果，错误时输出详细比较信息

## 2. 复位测试

检查`rst_n`输入信号是否有效

- 在计算过程中(计算开始但`crc16_valid`未拉高时)拉低`rst_n`
- 检查复位后`data_from_crc`输出是否为0，`crc16_valid`是否为0
- 复位释放后重新输入相同数据，检查能否正确计算CRC
- 测试复位后立即输入新数据的功能恢复情况

## 3. 使能信号测试

验证`crc16_valid`信号的行为

- 检查在无输入数据时`crc16_valid`保持为0
- 输入数据后，验证`crc16_valid`在计算完成后拉高且只持续一个时钟周期
- 连续输入多个数据块，检查每个数据块完成后`crc16_valid`都能正确拉高
- 测试在`crc16_valid`拉高期间输出数据保持稳定

## 4. 时序特性测试

验证模块在指定频率范围内的时序行为

- 在50MHz和100MHz时钟频率下分别运行测试
- 测量从数据输入到`crc16_valid`拉高的延迟周期数
- 检查最大延迟是否满足设计约束
- 在时钟边沿变化时检查信号建立/保持时间

## 5. 连续计算测试

测试模块处理连续数据流的能力

- 连续输入多个16位数据块
- 检查每个数据块的CRC计算结果是否正确
- 验证前一个数据块计算完成(`crc16_valid`拉高)后能立即开始下一个计算
- 测试不同数据块之间的交叉计算(上一个输出期间输入新数据)

## 6. 错误注入测试

验证异常情况下的模块行为

- 在计算过程中突然改变输入数据，检查输出不受影响
- 测试背靠背复位(连续复位)场景
- 验证极端情况：输入全0、全1、交替01等特殊模式
- 检查时钟抖动情况下的稳定性

# 验证环境要求

- 使用SystemVerilog搭建验证平台，支持随机约束测试
- 实时比较DUT输出与参考模型结果
- 任何比较失败时立即停止测试并输出详细错误信息
- 使用$dumpfile("wave.vcd")记录完整波形
- 收集功能覆盖率：输入数据模式、复位时机、连续计算次数等
- 支持50-100MHz时钟频率范围内的所有测试

> 注意：CRC-16/CCITT算法参数：
> - 多项式：0x1021
> - 初始值：0x0000
> - 输入不反转，输出不反转
> - 输出异或值：0x0000