<!DOCTYPE html>
<html lang="en">
<head>
  
  
    <meta charset="utf-8">
    <meta http-equiv="X-UA-Compatible" content="IE=edge">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    
    
    <link rel="canonical" href="https://booiljung.github.io/hardware/gpu_design/chapter_16/1603/">
    <link rel="shortcut icon" href="../../../../img/favicon.ico">
    <meta name="viewport" content="width=device-width, initial-scale=1.0, maximum-scale=1.0, user-scalable=0" />
    <title>설계 자동화와 도구 - 실험 도서관</title>
    <link href="../../../../css/bootstrap-3.3.7.min.css" rel="stylesheet">
    <link href="../../../../css/font-awesome-4.7.0.css" rel="stylesheet">
    <link href="../../../../css/base.css" rel="stylesheet">
    <link rel="stylesheet" href="../../../../css/highlight.css">
    <link href="../../../../css/custom.css" rel="stylesheet">
    <!-- HTML5 shim and Respond.js IE8 support of HTML5 elements and media queries -->
    <!--[if lt IE 9]>
        <script src="https://oss.maxcdn.com/libs/html5shiv/3.7.0/html5shiv.js"></script>
        <script src="https://oss.maxcdn.com/libs/respond.js/1.3.0/respond.min.js"></script>
    <![endif]-->

    <script src="../../../../js/jquery-3.2.1.min.js"></script>
    <script src="../../../../js/bootstrap-3.3.7.min.js"></script>
    <script src="../../../../js/highlight.pack.js"></script>
    
    <base target="_top">
    <script>
      var base_url = '../../../..';
      var is_top_frame = false;
        
        var pageToc = [
          {title: "RTL \uc124\uacc4 \ubc0f \uc2dc\ubbac\ub808\uc774\uc158", url: "#_top", children: [
              {title: "RTL \uc124\uacc4\uc758 \uac1c\ub150", url: "#rtl_1" },
              {title: "RTL \uc2dc\ubbac\ub808\uc774\uc158", url: "#rtl_2" },
              {title: "\uc608\uc81c \ucf54\ub4dc", url: "#_2" },
              {title: "\ud14c\uc2a4\ud2b8 \ubca4\uce58 \uc791\uc131", url: "#_3" },
              {title: "\uc2dc\ubbac\ub808\uc774\uc158 \uacb0\uacfc \ubd84\uc11d", url: "#_4" },
              {title: "\uc8fc\uc694 \uac1c\ub150", url: "#_5" },
          ]},
          {title: "\ud569\uc131 \ubc0f \ucd5c\uc801\ud654", url: "#_7", children: [
              {title: "\ud569\uc131\uc758 \ub2e8\uacc4", url: "#_8" },
              {title: "\ud569\uc131 \ub3c4\uad6c", url: "#_9" },
              {title: "\uc608\uc81c", url: "#_10" },
              {title: "\ucd5c\uc801\ud654 \uae30\uc220", url: "#_12" },
          ]},
          {title: "\ubc30\uce58 \ubc0f \ub77c\uc6b0\ud305", url: "#_15", children: [
              {title: "\ubc30\uce58(Placement)", url: "#placement" },
              {title: "\ub77c\uc6b0\ud305(Routing)", url: "#routing" },
              {title: "\uc8fc\uc694 \ub3c4\uad6c", url: "#_16" },
              {title: "\uac80\uc99d", url: "#_17" },
          ]},
        ];

    </script>
    <script src="../../../../js/base.js"></script>
      <script src="../../../../js/google_analytics.js"></script>
      <script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.7/MathJax.js?config=TeX-MML-AM_CHTML"></script>
      <script src="https://www.googletagmanager.com/gtag/js?id=G-3F4LHCTF88"></script> 
</head>

<body>
<script>
if (is_top_frame) { $('body').addClass('wm-top-page'); }
</script>



<div class="container-fluid wm-page-content">
  <a name="_top"></a>
    

    
    
      
    

  <div class="row wm-article-nav-buttons" role="navigation" aria-label="navigation">
    
    <div class="wm-article-nav pull-right">
      <a href="../1604/" class="btn btn-xs btn-default pull-right">
        Next
        <i class="fa fa-chevron-right" aria-hidden="true"></i>
      </a>
      <a href="../1604/" class="btn btn-xs btn-link">
        타이밍 분석 및 검증
      </a>
    </div>
    
    <div class="wm-article-nav">
      <a href="../1602/" class="btn btn-xs btn-default pull-left">
        <i class="fa fa-chevron-left" aria-hidden="true"></i>
        Previous</a><a href="../1602/" class="btn btn-xs btn-link">
        GPU 설계에 사용되는 도구
      </a>
    </div>
    
  </div>

    

    <h2 id="rtl">RTL 설계 및 시뮬레이션</h2>
<p>RTL(Register Transfer Level) 설계는 하드웨어 설계의 중요한 단계로, 시스템의 동작을 레지스터와 그 사이의 데이터 전송 관점에서 모형화하는 것이다. 이는 VHDL, Verilog 같은 하드웨어 기술 언어(HDL)를 사용하여 기술되며, 실제 하드웨어의 작동을 추상적으로 나타낸다.</p>
<h3 id="rtl_1">RTL 설계의 개념</h3>
<p>RTL 설계에서는 시스템의 동작이 클럭 에지마다 어떻게 변하는지를 기술한다. 이는 다음의 두 가지로 주요하게 나눌 수 있다.
- <strong>데이터 경로(Data Path)</strong>: 레지스터와 ALU, 멀티플렉서, 디코더, 인코더 등의 연산 장치들의 모임으로, 데이터가 흐르고 변환되는 경로.
- <strong>제어 경로(Control Path)</strong>: 상태 기계나 순서 회로(Sequential Circuit)로, 데이터 경로의 조작을 제어하는 신호를 생성.</p>
<h3 id="rtl_2">RTL 시뮬레이션</h3>
<p>RTL 시뮬레이션은 설계된 RTL 코드가 의도한 대로 동작하는지 검증하는 과정이다. 시뮬레이션은 다양한 시뮬레이터 도구를 통해 수행되며, 가장 일반적인 시뮬레이터로는 ModelSim, VCS, NC-Sim 등이 있다.</p>
<h4 id="_1">시뮬레이션의 단계</h4>
<ol>
<li><strong>컴파일</strong>: RTL 코드를 HDL 시뮬레이터가 이해할 수 있는 포맷으로 변환.</li>
<li><strong>엘라보레이션(Elaboration)</strong>: 설계 내의 모든 인스턴스를 생성하고 특정 초기 값을 설정.</li>
<li><strong>시뮬레이션</strong>: 테스트 벤치(Testbench)를 사용하여 입력을 주고 출력을 검증.</li>
</ol>
<h3 id="_2">예제 코드</h3>
<h4 id="verilog">Verilog 코드 예제</h4>
<p>다음은 간단한 4비트 카운터의 Verilog 예제이다.</p>
<pre><code class="language-verilog">module counter(
    input wire clk,
    input wire reset,
    output reg [3:0] count
);

always @(posedge clk or posedge reset) begin
    if (reset)
        count &lt;= 4'b0000;
    else
        count &lt;= count + 1;
end

endmodule
</code></pre>
<h3 id="_3">테스트 벤치 작성</h3>
<p>테스트 벤치는 설계된 RTL 모듈을 검증하기 위해 사용된다. 다음은 위의 4비트 카운터를 위한 간단한 테스트 벤치 예제이다.</p>
<pre><code class="language-verilog">module tb_counter;

reg clk;
reg reset;
wire [3:0] count;

counter uut (
    .clk(clk),
    .reset(reset),
    .count(count)
);

initial begin
    $monitor($time, &quot; clk=%b reset=%b count=%b&quot;, clk, reset, count);
    clk = 0;
    reset = 1;
    #10 reset = 0;
end

always #5 clk = ~clk;

endmodule
</code></pre>
<h3 id="_4">시뮬레이션 결과 분석</h3>
<pre><code class="language-verilog">$monitor는 시뮬레이션 동안 시간 변화마다 값을 출력하는 데 사용된다. 이를 통해 설계된 카운터 모듈이 의도한 대로 작동하는지 확인할 수 있다.
</code></pre>
<h3 id="_5">주요 개념</h3>
<h4 id="_6">타이밍 분석</h4>
<p>RTL 시뮬레이션에서는 주로 Functional Correctness(기능적 정합성)를 검증하지만, 타이밍 분석을 통해 특정 클럭 주기 내에 처리가 완료되는지도 확인해야 한다. 이는 설계가 실제 시스템에서 제대로 동작할 수 있도록 보장해준다.</p>
<hr />
<p>이 과정을 통해 설계의 초기 오류를 발견하고 수정함으로써 최종 칩 제조 전에 높은 신뢰성을 얻을 수 있다. </p>
<h2 id="_7">합성 및 최적화</h2>
<p>하드웨어 설계에서 RTL 수준의 설계는 가독성이 높고 이해하기 쉽지만, 실제로 칩에 구현되기 위해서는 물리적 게이트 레벨로 변환되는 과정이 필요하다. 이 과정을 합성이라고 한다. 합성은 RTL 설계를 게이트 수준의 넷리스트(netlist)로 변환하는 것으로, 이는 실제 하드웨어 디바이스에 배치될 수 있다.</p>
<h3 id="_8">합성의 단계</h3>
<ol>
<li><strong>논리적 합성(Logical Synthesis)</strong>: RTL 코드에서 논리 게이트로 변환.</li>
<li><strong>기술 매핑(Technology Mapping)</strong>: 특정 제조 공정(technology)의 라이브러리를 사용하여 논리 게이트를 실제 물리적 셀이 있는 라이브러리로 변환.</li>
<li><strong>최적화(Optimization)</strong>: 성능, 면적, 소비 전력을 고려하여 최적화. 이 과정에서는 주로 속도와 전력 소비의 트레이드오프가 발생한다.</li>
</ol>
<h3 id="_9">합성 도구</h3>
<p>합성 도구는 자동화된 합성 과정을 통해 설계를 최적화하고 검증하는 도구를 제공한다. Synopsys의 Design Compiler, Cadence의 Genus, Mentor Graphics의 Precision 등이 주요 합성 도구로 널리 사용된다.</p>
<h3 id="_10">예제</h3>
<h4 id="_11">합성 스크립트</h4>
<p>합성 도구 사용 예제를 보면 일반적으로 스크립트를 통해 수행되며, 다음과 같은 형식의 스크립트를 사용할 수 있다.</p>
<pre><code class="language-tcl">read_verilog counter.v
read_liberty my_library.lib
set_top_module counter
set_clock_frequency 100
synthesize
write_netlist counter_netlist.v
</code></pre>
<h3 id="_12">최적화 기술</h3>
<p>합성 도구는 다양한 최적화 기술을 통해 성능과 에너지 효율성을 높인다.</p>
<h4 id="_13">레지스터 병합</h4>
<p>클럭 사이클 수를 줄이기 위해 여러 개의 작은 레지스터를 병합하여 더 큰 레지스터로 만든다.</p>
<h4 id="_14">파이프라이닝</h4>
<p>연산 과정을 여러 단계로 나누어 클럭 사이클 당 처리량을 높인다. 이는 주로 고속 연산이 필요한 시스템에서 사용된다.</p>
<hr />
<p>합성 및 최적화는 설계된 하드웨어를 실제로 칩에 구현하기 위한 중요한 단계로, 이 과정을 통해 성능, 전력 소비, 면적 등이 최적화된다.</p>
<h2 id="_15">배치 및 라우팅</h2>
<p>배치 및 라우팅은 합성된 게이트 레벨 넷리스트를 실제 실리콘 다이에 효율적으로 배치하고 라우팅하는 과정이다. 이는 칩의 성능, 전력 소모 및 면적에 큰 영향을 미친다.</p>
<h3 id="placement">배치(Placement)</h3>
<p>배치 과정에서는 게이트와 표준 셀을 효율적으로 배치하여 목표 성능을 달성한다. 배치 단계에서 주요 고려 사항은 다음과 같다:
- <strong>클럭 도메인 분할</strong>: 서로 다른 클럭 도메인을 가진 셀을 적절히 분리.
- <strong>전력 배치</strong>: 전력 소모를 최적화하기 위해 고전력 셀과 저전력 셀의 최적 분포.</p>
<h3 id="routing">라우팅(Routing)</h3>
<p>라우팅은 각 셀 간의 물리적 전기 연결을 생성하는 과정이다. 라우팅은 주로 두 단계로 이루어진다:
1. <strong>전역 라우팅(Global Routing)</strong>: 전체적인 연결 구조를 결정.
2. <strong>세부 라우팅(Detailed Routing)</strong>: 각 연결의 구체적 경로 설정.</p>
<h3 id="_16">주요 도구</h3>
<p>배치 및 라우팅 도구는 Cadence의 Innovus, Synopsys의 IC Compiler 등을 포함한다. 이들 도구는 자동화된 배치 및 라우팅 알고리즘을 제공하여 최적의 설계를 구현한다.</p>
<h3 id="_17">검증</h3>
<p>배치 및 라우팅 후에는 다양한 검증 과정이 필요하다.
- <strong>Design Rule Check(DRC)</strong>: 설계 규칙 위반 여부를 검토.
- <strong>Layout Versus Schematic(LVS)</strong>: 넷리스트와 실제 레이아웃 간 일관성 검토.
- <strong>Static Timing Analysis(STA)</strong>: 시간적 제약 조건을 충족하는지 검토.</p>
<hr />
<p>배치 및 라우팅은 칩 제작 과정에서 매우 중요한 단계로, 결과물의 성능과 신뢰성을 직접적으로 결정한다. 이를 통해 최종 칩이 설계 목표에 맞게 동작할 수 있음을 보장한다.</p>

  <br>
    

    
    
      
    

  <div class="row wm-article-nav-buttons" role="navigation" aria-label="navigation">
    
    <div class="wm-article-nav pull-right">
      <a href="../1604/" class="btn btn-xs btn-default pull-right">
        Next
        <i class="fa fa-chevron-right" aria-hidden="true"></i>
      </a>
      <a href="../1604/" class="btn btn-xs btn-link">
        타이밍 분석 및 검증
      </a>
    </div>
    
    <div class="wm-article-nav">
      <a href="../1602/" class="btn btn-xs btn-default pull-left">
        <i class="fa fa-chevron-left" aria-hidden="true"></i>
        Previous</a><a href="../1602/" class="btn btn-xs btn-link">
        GPU 설계에 사용되는 도구
      </a>
    </div>
    
  </div>

    <br>
</div>

<footer class="container-fluid wm-page-content">
  <p>Documentation built with <a href="https://www.mkdocs.org/">MkDocs</a> using <a href="https://github.com/gristlabs/mkdocs-windmill">Windmill</a> theme by Grist Labs.</p>
</footer>

</body>
</html>