#  基于JTAG接口的片上在线仿真

### C232HM-DDHSL-0

C232HM-DHSL-0是USB 2.0高速转MPSSE电缆。该电缆包含一个小型内部电子电路板，利用FT232H，封装在电缆的USB连接器端，处理所有USB信号和协议。FT232H是单通道USB 2.0高速(480Mb/s)到UART/FIFO IC。它可以配置在各种行业标准的串行或并行接口中，例如JTAG、SPI、I2C。集成的FT232H器件包含一个称为多协议同步串行引擎(MPSSE)的命令处理器。MPSSE命令处理器的目的是以有效的方式与使用同步协议(例如 JTAG、SPI 或 I2C)的设备进行通信，即将USB 2.0 High Speed信号转换成JTAG、SPI、IC2等信号。 电缆由十根带有单极连接器的单独电线端接，可连接到公头。电缆信号符合3.3V的CMOS逻辑。电缆长0.5m，在 MPSSE 模式下支持高达30Mbps的数据传输。

### JTAG(Joint Test Action Group，联合测试工作组)

### IEEE Standard for Test Access Port and Boundary-Scan Architecture(测试访问端口和边界扫描架构的IEEE标准，IEEE1149.1标准，JTAG标准)，器件内部要有相关硬件结构才能支持JTAG标准

### 标准的边界扫描测试架构包括：TAP、TAP Controller、IR、DR(如boundary-scan register、device identification register、bypass register)，这些组分都由器件厂商设置在器件内

### TAP(Test Access Port，测试访问端口)在JTAG标准中即JTAG接口，包括：TCK/TMS/TDI/TDO/TRST

### TCK：测试时通过TAP向器件施加的一个占空比为50%的时钟信号

### TMS：当TCK是上升沿时，测试逻辑会捕获TMS信号的当前值，用于控制 TAP控制器的状态

### TDI：将数据或指令以串行的方式移入TAP中，TDI的当前值是在TCK为上升沿时被锁存进入当前选择的数据寄存器或指令寄存器

### TDO：将数据或指令以串行的方式移出器件，TDO是在TCK 为下降沿时将所选择的指令寄存器或数据寄存器的内容移出器件

![](C:\Users\xiang.weng\AppData\Roaming\WeLink\appdata\IM\xiangweng_656@anlogic\ReceiveFiles\ScreenShot\2afb447e-963e-45be-8eae-a62eb285ff55.png)

### TAP Controller(TAP控制器)就是一个时序逻辑电路(状态机)，通过接收 JTAG接口传入的控制信号来操作指令寄存器和数据寄存器的工作状态，TAP控制器的所有状态转换应基于TCK上升沿时的TMS值进行，测试动作发生在相应的TAP状态进入之后

![img](C:\Users\xiang.weng\AppData\Roaming\WeLink\appdata\IM\xiangweng_656@anlogic\ReceiveFiles\ScreenShot\f6cdfeba-63aa-4692-8b21-540eb221cb0b.png)

![](C:\Users\xiang.weng\AppData\Roaming\WeLink\appdata\IM\xiangweng_656@anlogic\ReceiveFiles\ScreenShot\7616e13d-1b07-4bfc-b2e1-ac1ac0cdafba.png)

![](C:\Users\xiang.weng\AppData\Roaming\WeLink\appdata\IM\xiangweng_656@anlogic\ReceiveFiles\ScreenShot\e9c7442f-125e-42aa-a5ec-22d2a4506dba.png)

![](C:\Users\xiang.weng\AppData\Roaming\WeLink\appdata\IM\xiangweng_656@anlogic\ReceiveFiles\ScreenShot\5f2d1ccf-84ff-426d-aa73-c7e072487524.png)



### Capture-DR：This is a temporary controller state in which data may be parallel-loaded into the shift-capture path of test data registers selected by the current instruction on the rising edge of TCK that causes the TAP controller to exit this state.

### Shift-DR：In this controller state, the test data register connected between TDI and TDO as a result of the current instruction shifts data from TDI, one stage toward its serial output, and to TDO on each rising edge of TCK

### Capture-IR：This is a temporary controller state in which a pattern of fixed logic values is parallel-loaded into specific bits of the instruction register shift-capture path on the rising edge of TCK that causes the TAP controller to exit this state. In addition, design-specific data may be parallel-loaded into shift-capture path that are not required to be set to fixed values.

### Shift-IR：In this controller state, the shift-refgister contained in the instruction register is connected between TDI and TDO and shift data from TDI, one stage toward its serial output, and to TDO on each edge of TCK.

### JTAG Controller(JTAG 控制器)，C232HM-DDHSL-0电缆里集成的FT232H器件就可以作为JTAG控制器，JTAG控制器的工作原理是接收主机发送的边界扫描测试指令，解析编码转换为符合IEEE1149.1协议的数据和指令(TAP时序控制逻辑)，经由器件的TAP端口发送到TAP控制器，同时监控从TAP端口输出的数据。al9000-psjtag项目就是依托FTD2XX库(FT232H的D2XX驱动中含有)设计测试指令格式，实现JTAG标准的命令

![](C:\Users\xiang.weng\AppData\Roaming\WeLink\appdata\IM\xiangweng_656@anlogic\ReceiveFiles\ScreenShot\e4f3ade3-81e4-4125-aad5-1db7be24fae1.png)

### JTAG命令执行流程：测试指令在控制器处于Capture-IR状态时被装载到指令寄存器中，在控制器处于Shift-IR状态时移出，每次移出一位；由当前指令选择的测试数据在控制器处于Capture-DR时被装载到数据寄存器中，在控制器处于Shift-DR状态时移出，也是每次移出一位

### IDCODE指令执行过程：JTAG控制器构建时序电路给芯片的JTAG口，IDCODE指令从TDI移入指令寄存器(Capture-IR状态)，之后器件ID被装入ID寄存器(Capture-DR状态)，最后通过移位ID寄存器若干个时钟周期(Shift-DR状态)，将器件识别码通过TDO移出来。



