Fitter Place Stage Report for jacobi_1d
Thu Apr 27 19:13:59 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Global & Other Fast Signals Summary
  5. Global Signal Visualization
  6. Global & Other Fast Signals Details
  7. Fitter Duplication Summary
  8. Non-Global High Fan-Out Signals
  9. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                           ;
+-------------------------------------------------------------+-------------------+-------+
; Resource                                                    ; Usage             ; %     ;
+-------------------------------------------------------------+-------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 12,973 / 933,120  ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 12,973            ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 13,793 / 933,120  ; 1 %   ;
;         [a] ALMs used for LUT logic and register circuitry  ; 1,481             ;       ;
;         [b] ALMs used for LUT logic                         ; 11,808            ;       ;
;         [c] ALMs used for register circuitry                ; 504               ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                 ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 867 / 933,120     ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 47 / 933,120      ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                 ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                 ;       ;
;         [c] Due to LAB input limits                         ; 47                ;       ;
;         [d] Due to virtual I/Os                             ; 0                 ;       ;
;                                                             ;                   ;       ;
; Difficulty packing design                                   ; High              ;       ;
;                                                             ;                   ;       ;
; Total LABs:  partially or completely used                   ; 1,626 / 93,312    ; 2 %   ;
;     -- Logic LABs                                           ; 1,626             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                 ;       ;
;                                                             ;                   ;       ;
; Combinational ALUT usage for logic                          ; 17,221            ;       ;
;     -- 8 input functions                                    ; 1,394             ;       ;
;     -- 7 input functions                                    ; 26                ;       ;
;     -- 6 input functions                                    ; 5,416             ;       ;
;     -- 5 input functions                                    ; 3,085             ;       ;
;     -- 4 input functions                                    ; 5,916             ;       ;
;     -- <=3 input functions                                  ; 1,384             ;       ;
; Combinational ALUT usage for route-throughs                 ; 738               ;       ;
;                                                             ;                   ;       ;
; Dedicated logic registers                                   ; 4,024             ;       ;
;     -- By type:                                             ;                   ;       ;
;         -- LAB logic registers:                             ;                   ;       ;
;             -- Primary logic registers                      ; 3,969 / 1,866,240 ; < 1 % ;
;             -- Secondary logic registers                    ; 55 / 1,866,240    ; < 1 % ;
;         -- Hyper-Registers:                                 ; 0                 ;       ;
;                                                             ;                   ;       ;
; Register control circuitry for power estimation             ; 0                 ;       ;
;                                                             ;                   ;       ;
; ALMs adjustment for power estimation                        ; 1,088             ;       ;
;                                                             ;                   ;       ;
; I/O pins                                                    ; 598 / 1,272       ; 47 %  ;
;     -- Clock pins                                           ; 51 / 104          ; 49 %  ;
;     -- Dedicated input pins                                 ; 3 / 54            ; 6 %   ;
;                                                             ;                   ;       ;
; Hard processor system peripheral utilization                ;                   ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )     ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )     ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )     ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )     ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )     ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )     ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )     ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )     ;       ;
;     -- EMAC                                                 ; 0 / 3 ( 0 % )     ;       ;
;     -- I2C                                                  ; 0 / 5 ( 0 % )     ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )     ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )     ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )     ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )     ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )     ;       ;
;                                                             ;                   ;       ;
; M20K blocks                                                 ; 0 / 11,721        ; 0 %   ;
; Total MLAB memory bits                                      ; 0                 ;       ;
; Total block memory bits                                     ; 0 / 240,046,080   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 240,046,080   ; 0 %   ;
;                                                             ;                   ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 0 / 5,760         ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                 ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                 ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                 ;       ;
;                                                             ;                   ;       ;
; IOPLLs                                                      ; 0 / 24            ; 0 %   ;
; Global signals                                              ; 2                 ;       ;
; Impedance control blocks                                    ; 0 / 24            ; 0 %   ;
; Maximum fan-out                                             ; 4024              ;       ;
; Highest non-global fan-out                                  ; 1586              ;       ;
; Total fan-out                                               ; 99011             ;       ;
; Average fan-out                                             ; 4.29              ;       ;
+-------------------------------------------------------------+-------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node            ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; IOPLLs ; Full Hierarchy Name                       ; Entity Name             ; Library Name ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-------------------------------------------+-------------------------+--------------+
; |                                     ; 12972.2 (0.5)        ; 13792.1 (0.5)                    ; 867.0 (0.0)                                       ; 47.1 (0.0)                       ; 0.0 (0.0)            ; 17221 (1)           ; 4024 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 598  ; 0 (0)  ; |                                         ; jacobi_1d               ; altera_work  ;
;    |Buffer_1|                         ; 4.7 (0.0)            ; 4.8 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_1|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_10|                        ; 4.5 (0.0)            ; 5.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10                                 ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|oehb1                           ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 2.8 (2.8)            ; 3.3 (3.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_10|tehb1                           ; TEHB                    ; altera_work  ;
;    |Buffer_11|                        ; 1.8 (0.0)            ; 2.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11                                 ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11|oehb1                           ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_11|tehb1                           ; TEHB                    ; altera_work  ;
;    |Buffer_12|                        ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12                                 ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12|oehb1                           ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_12|tehb1                           ; TEHB                    ; altera_work  ;
;    |Buffer_13|                        ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13                                 ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13|oehb1                           ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_13|tehb1                           ; TEHB                    ; altera_work  ;
;    |Buffer_14|                        ; 1.4 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14                                 ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14|oehb1                           ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 0.4 (0.4)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_14|tehb1                           ; TEHB                    ; altera_work  ;
;    |Buffer_2|                         ; 11.9 (0.0)           ; 12.0 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 5.7 (5.7)            ; 5.8 (5.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_2|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_3|                         ; 9.3 (0.0)            ; 9.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 5.6 (5.6)            ; 5.6 (5.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_3|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_4|                         ; 6.2 (0.0)            ; 6.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 3.0 (3.0)            ; 3.1 (3.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_4|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_5|                         ; 25.8 (0.3)           ; 33.0 (0.3)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (1)              ; 43 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5                                  ; transpFIFO              ; altera_work  ;
;       |fifo|                          ; 25.3 (25.3)          ; 32.7 (32.7)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_5|fifo                             ; elasticFifoInner        ; altera_work  ;
;    |Buffer_6|                         ; 2.1 (0.0)            ; 3.0 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_6|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_7|                         ; 3.3 (0.0)            ; 3.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_7|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_8|                         ; 6.0 (0.0)            ; 6.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 4.3 (4.3)            ; 4.9 (4.9)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_8|tehb1                            ; TEHB                    ; altera_work  ;
;    |Buffer_9|                         ; 6.8 (0.0)            ; 8.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9                                  ; elasticBuffer           ; altera_work  ;
;       |oehb1|                         ; 3.0 (3.0)            ; 3.7 (3.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|oehb1                            ; OEHB                    ; altera_work  ;
;       |tehb1|                         ; 3.8 (3.8)            ; 4.2 (4.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; Buffer_9|tehb1                            ; TEHB                    ; altera_work  ;
;    |MC_A_1|                           ; 57.2 (0.0)           ; 60.8 (0.0)                       ; 4.3 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 82 (0)              ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A_1                                    ; MemCont                 ; altera_work  ;
;       |read_arbiter|                  ; 57.2 (0.0)           ; 60.8 (0.3)                       ; 4.3 (0.3)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 82 (1)              ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A_1|read_arbiter                       ; read_memory_arbiter     ; altera_work  ;
;          |adderssReady|               ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A_1|read_arbiter|adderssReady          ; read_address_ready      ; altera_work  ;
;          |addressing|                 ; 15.3 (15.3)          ; 17.0 (17.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A_1|read_arbiter|addressing            ; read_address_mux        ; altera_work  ;
;          |data|                       ; 39.7 (39.7)          ; 40.2 (40.2)                      ; 1.3 (1.3)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 53 (53)             ; 102 (102)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A_1|read_arbiter|data                  ; read_data_signals       ; altera_work  ;
;          |priority|                   ; 2.0 (2.0)            ; 2.7 (2.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A_1|read_arbiter|priority              ; read_priority           ; altera_work  ;
;    |MC_A_2|                           ; 101.9 (60.5)         ; 121.0 (78.5)                     ; 21.3 (20.1)                                       ; 2.2 (2.1)                        ; 0.0 (0.0)            ; 142 (96)            ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A_2                                    ; MemCont                 ; altera_work  ;
;       |write_arbiter|                 ; 41.4 (0.0)           ; 42.5 (0.0)                       ; 1.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A_2|write_arbiter                      ; write_memory_arbiter    ; altera_work  ;
;          |addressing|                 ; 9.4 (9.4)            ; 10.5 (10.5)                      ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A_2|write_arbiter|addressing           ; write_address_mux       ; altera_work  ;
;          |data|                       ; 32.0 (32.0)          ; 32.0 (32.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; MC_A_2|write_arbiter|data                 ; write_data_signals      ; altera_work  ;
;    |add_11|                           ; 11.1 (10.7)          ; 11.0 (10.7)                      ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 33 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_11                                    ; add_op                  ; altera_work  ;
;       |join_write_temp|               ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_11|join_write_temp                    ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_11|join_write_temp|allPValidAndGate   ; andN                    ; altera_work  ;
;    |add_12|                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_12                                    ; add_op                  ; altera_work  ;
;    |add_16|                           ; 9.0 (8.0)            ; 9.3 (8.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_16                                    ; add_op                  ; altera_work  ;
;       |join_write_temp|               ; 1.0 (0.7)            ; 1.3 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_16|join_write_temp                    ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_16|join_write_temp|allPValidAndGate   ; andN                    ; altera_work  ;
;    |add_20|                           ; 2.6 (2.6)            ; 2.6 (2.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_20                                    ; add_op                  ; altera_work  ;
;    |add_30|                           ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_30                                    ; add_op                  ; altera_work  ;
;    |add_33|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_33                                    ; add_op                  ; altera_work  ;
;    |add_4|                            ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; add_4                                     ; add_op                  ; altera_work  ;
;    |branchC_12|                       ; 4.3 (0.0)            ; 4.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_12                                ; branch                  ; altera_work  ;
;       |br|                            ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_12|br                             ; branchSimple            ; altera_work  ;
;       |j|                             ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_12|j                              ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_12|j|allPValidAndGate             ; andN                    ; altera_work  ;
;    |branchC_13|                       ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_13                                ; branch                  ; altera_work  ;
;       |j|                             ; 0.8 (0.0)            ; 0.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_13|j                              ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_13|j|allPValidAndGate             ; andN                    ; altera_work  ;
;    |branchC_14|                       ; 3.0 (0.0)            ; 3.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_14                                ; branch                  ; altera_work  ;
;       |br|                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_14|br                             ; branchSimple            ; altera_work  ;
;    |branchC_15|                       ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_15                                ; branch                  ; altera_work  ;
;       |br|                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branchC_15|br                             ; branchSimple            ; altera_work  ;
;    |branch_3|                         ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_3                                  ; branch                  ; altera_work  ;
;       |br|                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_3|br                               ; branchSimple            ; altera_work  ;
;       |j|                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_3|j                                ; join                    ; altera_work  ;
;    |branch_4|                         ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4                                  ; branch                  ; altera_work  ;
;       |br|                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_4|br                               ; branchSimple            ; altera_work  ;
;    |branch_7|                         ; 3.0 (0.0)            ; 3.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_7                                  ; branch                  ; altera_work  ;
;       |br|                            ; 2.7 (2.7)            ; 3.2 (3.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_7|br                               ; branchSimple            ; altera_work  ;
;       |j|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_7|j                                ; join                    ; altera_work  ;
;    |branch_8|                         ; 1.7 (0.0)            ; 2.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_8                                  ; branch                  ; altera_work  ;
;       |br|                            ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_8|br                               ; branchSimple            ; altera_work  ;
;       |j|                             ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_8|j                                ; join                    ; altera_work  ;
;    |branch_9|                         ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_9                                  ; branch                  ; altera_work  ;
;       |br|                            ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; branch_9|br                               ; branchSimple            ; altera_work  ;
;    |c_LSQ_B|                          ; 12389.5 (0.0)        ; 13119.5 (0.0)                    ; 771.3 (0.0)                                       ; 41.3 (0.0)                       ; 0.0 (0.0)            ; 16306 (0)           ; 3358 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_B                                   ; LSQ_B                   ; altera_work  ;
;       |GA|                            ; 32.3 (32.3)          ; 32.8 (32.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_B|GA                                ; GROUP_ALLOCATOR_LSQ_B   ; altera_work  ;
;       |LOAD_PORT_LSQ_B|               ; 7.3 (7.3)            ; 8.5 (8.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_B|LOAD_PORT_LSQ_B                   ; LOAD_PORT_LSQ_B         ; altera_work  ;
;       |STORE_ADDR_PORT_LSQ_B|         ; 7.7 (7.7)            ; 8.5 (8.5)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_B|STORE_ADDR_PORT_LSQ_B             ; STORE_DATA_PORT_LSQ_B   ; altera_work  ;
;       |STORE_DATA_PORT_LSQ_B|         ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_B|STORE_DATA_PORT_LSQ_B             ; STORE_DATA_PORT_LSQ_B   ; altera_work  ;
;       |loadQ|                         ; 11364.1 (11364.1)    ; 11946.1 (11946.1)                ; 617.8 (617.8)                                     ; 35.8 (35.8)                      ; 0.0 (0.0)            ; 15202 (15202)       ; 2563 (2563)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_B|loadQ                             ; LOAD_QUEUE_LSQ_B        ; altera_work  ;
;       |storeQ|                        ; 971.0 (971.0)        ; 1116.5 (1116.5)                  ; 150.7 (150.7)                                     ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 1021 (1021)         ; 780 (780)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; c_LSQ_B|storeQ                            ; STORE_QUEUE_LSQ_B       ; altera_work  ;
;    |end_0|                            ; 5.8 (0.0)            ; 6.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0                                     ; end_node                ; altera_work  ;
;       |j|                             ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j                                   ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|j|allPValidAndGate                  ; andN                    ; altera_work  ;
;       |mem_and|                       ; 5.4 (5.4)            ; 6.0 (6.0)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; end_0|mem_and                             ; andN                    ; altera_work  ;
;    |forkC_14|                         ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14|generateBlocks[2].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_14|genericOr                        ; orN                     ; altera_work  ;
;    |forkC_16|                         ; 7.1 (0.0)            ; 8.6 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_16                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_16|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_16|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 3.8 (3.8)            ; 4.1 (4.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_16|generateBlocks[2].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_16|genericOr                        ; orN                     ; altera_work  ;
;    |forkC_17|                         ; 1.0 (0.0)            ; 1.2 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_17                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_17|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_17|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;    |forkC_18|                         ; 5.7 (0.0)            ; 5.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_18                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_18|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_18|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_18|generateBlocks[2].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;    |forkC_19|                         ; 4.3 (0.3)            ; 4.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_19                                  ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_19|generateBlocks[0].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_19|generateBlocks[1].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; forkC_19|generateBlocks[2].regblock       ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_0|                           ; 4.2 (2.0)            ; 4.9 (2.2)                        ; 0.8 (0.2)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (3)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[3].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[3].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[4].regblock|    ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_0|generateBlocks[4].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_1|                           ; 4.5 (0.0)            ; 4.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_1|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_10|                          ; 8.5 (0.0)            ; 9.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10                                   ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[0].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[1].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 2.2 (2.2)            ; 2.3 (2.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|generateBlocks[2].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 2.7 (2.7)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_10|genericOr                         ; orN                     ; altera_work  ;
;    |fork_11|                          ; 4.3 (0.0)            ; 5.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11                                   ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|generateBlocks[0].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|generateBlocks[1].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|generateBlocks[2].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_11|genericOr                         ; orN                     ; altera_work  ;
;    |fork_15|                          ; 2.0 (0.0)            ; 2.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_15                                   ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_15|generateBlocks[0].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_15|generateBlocks[1].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_15|genericOr                         ; orN                     ; altera_work  ;
;    |fork_2|                           ; 4.8 (2.0)            ; 5.7 (2.5)                        ; 0.8 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (4)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_2|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_21|                          ; 1.7 (0.0)            ; 2.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_21                                   ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_21|generateBlocks[0].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_21|generateBlocks[1].regblock        ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_21|genericOr                         ; orN                     ; altera_work  ;
;    |fork_3|                           ; 5.2 (0.0)            ; 5.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_3|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;    |fork_4|                           ; 4.7 (0.0)            ; 5.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 1.7 (1.7)            ; 2.5 (2.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_4|genericOr                          ; orN                     ; altera_work  ;
;    |fork_8|                           ; 4.0 (0.0)            ; 4.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.8 (0.8)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_8|genericOr                          ; orN                     ; altera_work  ;
;    |fork_9|                           ; 7.2 (0.0)            ; 7.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9                                    ; fork                    ; altera_work  ;
;       |generateBlocks[0].regblock|    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[0].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[1].regblock|    ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[1].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |generateBlocks[2].regblock|    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|generateBlocks[2].regblock         ; eagerFork_RegisterBLock ; altera_work  ;
;       |genericOr|                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; fork_9|genericOr                          ; orN                     ; altera_work  ;
;    |icmp_21|                          ; 4.8 (4.8)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_21                                   ; icmp_ult_op             ; altera_work  ;
;    |icmp_31|                          ; 3.5 (3.5)            ; 3.8 (3.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_31                                   ; icmp_ult_op             ; altera_work  ;
;    |icmp_34|                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; icmp_34                                   ; icmp_ult_op             ; altera_work  ;
;    |load_10|                          ; 20.5 (0.0)           ; 27.6 (0.0)                       ; 7.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 41 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_10                                   ; mc_load_op              ; altera_work  ;
;       |Buffer_1|                      ; 2.3 (2.3)            ; 3.5 (3.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_10|Buffer_1                          ; TEHB                    ; altera_work  ;
;       |Buffer_2|                      ; 18.3 (18.3)          ; 24.1 (24.1)                      ; 6.0 (6.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 31 (31)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_10|Buffer_2                          ; TEHB                    ; altera_work  ;
;    |load_15|                          ; 18.2 (0.0)           ; 25.8 (0.0)                       ; 7.9 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 42 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_15                                   ; mc_load_op              ; altera_work  ;
;       |Buffer_1|                      ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_15|Buffer_1                          ; TEHB                    ; altera_work  ;
;       |Buffer_2|                      ; 15.2 (15.2)          ; 22.8 (22.8)                      ; 7.9 (7.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 26 (26)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_15|Buffer_2                          ; TEHB                    ; altera_work  ;
;    |load_7|                           ; 27.0 (0.0)           ; 37.0 (0.0)                       ; 10.6 (0.0)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 43 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_7                                    ; mc_load_op              ; altera_work  ;
;       |Buffer_1|                      ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_7|Buffer_1                           ; TEHB                    ; altera_work  ;
;       |Buffer_2|                      ; 24.0 (24.0)          ; 33.5 (33.5)                      ; 10.1 (10.1)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 59 (59)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; load_7|Buffer_2                           ; TEHB                    ; altera_work  ;
;    |mul_17|                           ; 43.2 (0.0)           ; 57.8 (0.0)                       ; 15.4 (0.0)                                        ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 132 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_17                                    ; mul_op                  ; altera_work  ;
;       |buff|                          ; 1.9 (1.9)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_17|buff                               ; delay_buffer            ; altera_work  ;
;       |multiply_unit|                 ; 40.6 (40.6)          ; 55.2 (55.2)                      ; 15.1 (15.1)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 31 (31)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_17|multiply_unit                      ; mul_4_stage             ; altera_work  ;
;       |oehb|                          ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; mul_17|oehb                               ; OEHB                    ; altera_work  ;
;    |phiC_5|                           ; 6.2 (0.0)            ; 6.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5                                    ; cntrlMerge              ; altera_work  ;
;       |fork_C1|                       ; 3.8 (0.0)            ; 4.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5|fork_C1                            ; fork                    ; altera_work  ;
;          |generateBlocks[0].regblock| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5|fork_C1|generateBlocks[0].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5|fork_C1|generateBlocks[1].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |genericOr|                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5|fork_C1|genericOr                  ; orN                     ; altera_work  ;
;       |oehb1|                         ; 2.4 (2.4)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_5|oehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_6|                           ; 7.7 (0.0)            ; 8.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6                                    ; cntrlMerge              ; altera_work  ;
;       |fork_C1|                       ; 2.8 (0.0)            ; 3.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|fork_C1                            ; fork                    ; altera_work  ;
;          |generateBlocks[0].regblock| ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|fork_C1|generateBlocks[0].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|fork_C1|generateBlocks[1].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |genericOr|                  ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|fork_C1|genericOr                  ; orN                     ; altera_work  ;
;       |oehb1|                         ; 4.8 (4.8)            ; 5.0 (5.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_6|oehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_7|                           ; 5.2 (0.0)            ; 6.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_7                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 5.2 (5.2)            ; 6.0 (6.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_7|tehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_8|                           ; 9.7 (0.0)            ; 10.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8                                    ; cntrlMerge              ; altera_work  ;
;       |fork_C1|                       ; 2.8 (0.0)            ; 2.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1                            ; fork                    ; altera_work  ;
;          |generateBlocks[0].regblock| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1|generateBlocks[0].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |generateBlocks[1].regblock| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1|generateBlocks[1].regblock ; eagerFork_RegisterBLock ; altera_work  ;
;          |genericOr|                  ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|fork_C1|genericOr                  ; orN                     ; altera_work  ;
;       |oehb1|                         ; 6.8 (6.8)            ; 7.3 (7.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_8|oehb1                              ; TEHB                    ; altera_work  ;
;    |phiC_9|                           ; 1.1 (0.0)            ; 1.5 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_9                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phiC_9|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_1|                            ; 4.5 (1.3)            ; 4.5 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (4)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_1                                     ; mux                     ; altera_work  ;
;       |tehb1|                         ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_1|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_24|                           ; 12.0 (5.3)           ; 12.3 (5.8)                       ; 0.4 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (8)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_24                                    ; mux                     ; altera_work  ;
;       |tehb1|                         ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_24|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_3|                            ; 13.2 (6.6)           ; 14.0 (6.8)                       ; 0.8 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_3                                     ; mux                     ; altera_work  ;
;       |tehb1|                         ; 6.6 (6.6)            ; 7.2 (7.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_3|tehb1                               ; TEHB                    ; altera_work  ;
;    |phi_n0|                           ; 4.1 (0.0)            ; 4.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n0|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n1|                           ; 5.6 (1.1)            ; 5.8 (1.1)                        ; 0.5 (0.1)                                         ; 0.3 (0.1)                        ; 0.0 (0.0)            ; 11 (4)              ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 4.5 (4.5)            ; 4.8 (4.8)                        ; 0.4 (0.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n1|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n2|                           ; 2.2 (0.0)            ; 3.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n2                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 2.2 (2.2)            ; 3.2 (3.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n2|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n3|                           ; 5.8 (0.0)            ; 6.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n3                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 5.8 (5.8)            ; 6.7 (6.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n3|tehb1                              ; TEHB                    ; altera_work  ;
;    |phi_n4|                           ; 5.2 (2.0)            ; 5.7 (2.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (3)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n4                                    ; merge                   ; altera_work  ;
;       |tehb1|                         ; 3.2 (3.2)            ; 3.7 (3.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; phi_n4|tehb1                              ; TEHB                    ; altera_work  ;
;    |ret_0|                            ; 5.1 (0.0)            ; 5.6 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0                                     ; ret_op                  ; altera_work  ;
;       |tehb|                          ; 5.1 (5.1)            ; 5.6 (5.6)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; ret_0|tehb                                ; TEHB                    ; altera_work  ;
;    |start_0|                          ; 2.3 (0.5)            ; 3.0 (1.0)                        ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (1)               ; 4 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0                                   ; start_node              ; altera_work  ;
;       |startBuff|                     ; 1.9 (0.0)            ; 2.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff                         ; elasticBuffer           ; altera_work  ;
;          |oehb1|                      ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|oehb1                   ; OEHB                    ; altera_work  ;
;          |tehb1|                      ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; start_0|startBuff|tehb1                   ; TEHB                    ; altera_work  ;
;    |store_1|                          ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; store_1                                   ; mc_store_op             ; altera_work  ;
;       |join_write|                    ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; store_1|join_write                        ; join                    ; altera_work  ;
;          |allPValidAndGate|           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0 (0)  ; store_1|join_write|allPValidAndGate       ; andN                    ; altera_work  ;
+---------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------+-------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; Global & Other Fast Signals Summary                  ;
+------+----------+---------+--------------------------+
; Name ; Location ; Fan-Out ; Clock Region             ;
+------+----------+---------+--------------------------+
; clk  ; PIN_BN40 ; 3945    ; Sectors (3, 3) to (6, 5) ;
; rst  ; PIN_V44  ; 364     ; Sectors (3, 3) to (6, 4) ;
+------+----------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                              ;
+---------------------------------------------------+----------------------------------------------+
; Property                                          ; Value                                        ;
+---------------------------------------------------+----------------------------------------------+
; Name                                              ; clk                                          ;
;     -- Source Node                                ; clk~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_BN40                                     ;
;     -- Fan-Out                                    ; 3945                                         ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (3, 3) to (6, 5)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 4 x 3 (12 total)                             ;
;     -- Clock Region Bounding Box                  ; (96, 109) to (232, 216)                      ;
;     -- Clock Region Constraint                    ; SX3 SY3 SX6 SY5                              ;
;     -- Terminating Spine Index                    ; 2                                            ;
;     -- Path Length                                ; 8.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 6.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 2.5 clock sector wire(s) and 0 layer jump(s) ;
;                                                   ;                                              ;
; Name                                              ; rst                                          ;
;     -- Source Node                                ; rst~pad                                      ;
;     -- Source Type                                ; I/O pad                                      ;
;     -- Source Location                            ; PIN_V44                                      ;
;     -- Fan-Out                                    ; 364                                          ;
;     -- Promotion Reason                           ; Automatically promoted                       ;
;     -- Clock Region                               ; Sectors (3, 3) to (6, 4)                     ;
;     -- Clock Partition Ownership for Preservation ; root_partition                               ;
;     -- Clock Region Size (in Sectors)             ; 4 x 2 (8 total)                              ;
;     -- Clock Region Bounding Box                  ; (96, 109) to (232, 180)                      ;
;     -- Clock Region Constraint                    ; SX3 SY3 SX6 SY4                              ;
;     -- Terminating Spine Index                    ; 31                                           ;
;     -- Path Length                                ; 7.5 clock sector wire(s) and 0 layer jump(s) ;
;         -- Length from Clock Source to Clock Tree ; 6.0 clock sector wire(s) and 0 layer jump(s) ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s) ;
+---------------------------------------------------+----------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Duplication Summary                                                                                                                          ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+
; Node Name              ; Candidate Reason   ; Duplication Status                 ; Total fan-out ; Number of Duplicates ; Average Duplicate fan-out ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+
; c_LSQ_B|storeQ|head[0] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1570          ; 1                    ; 1570.00                   ;
; c_LSQ_B|storeQ|head[1] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1555          ; 1                    ; 1555.00                   ;
; c_LSQ_B|storeQ|head[2] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1532          ; 1                    ; 1532.00                   ;
; c_LSQ_B|storeQ|head[3] ; Auto: High Fan-out ; Rejected: Synchronization register ; 1540          ; 1                    ; 1540.00                   ;
+------------------------+--------------------+------------------------------------+---------------+----------------------+---------------------------+


+---------------------------------------------------------------+
; Non-Global High Fan-Out Signals                               ;
+----------------------------------+---------+------------------+
; Name                             ; Fan-Out ; Physical Fan-Out ;
+----------------------------------+---------+------------------+
; rst~input                        ; 1593    ; 487              ;
; c_LSQ_B|storeQ|head[0]           ; 1586    ; 1586             ;
; c_LSQ_B|storeQ|head[1]           ; 1582    ; 1582             ;
; c_LSQ_B|storeQ|head[3]           ; 1560    ; 1560             ;
; c_LSQ_B|storeQ|head[2]           ; 1551    ; 1551             ;
; c_LSQ_B|loadQ|shift_left_0~0xsyn ; 1018    ; 1018             ;
; c_LSQ_B|loadQ|shift_left_0~4xsyn ; 998     ; 998              ;
; c_LSQ_B|loadQ|shift_left_0~1     ; 996     ; 996              ;
; c_LSQ_B|loadQ|shift_left_0~7     ; 995     ; 995              ;
; c_LSQ_B|storeQ|reduce_nor_256~7  ; 983     ; 983              ;
; c_LSQ_B|loadQ|shift_left_0~3     ; 983     ; 983              ;
; c_LSQ_B|storeQ|reduce_nor_256~2  ; 979     ; 979              ;
; c_LSQ_B|storeQ|reduce_nor_256~5  ; 952     ; 952              ;
+----------------------------------+---------+------------------+


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.4.0 Build 67 12/06/2021 SC Pro Edition
    Info: Processing started: Thu Apr 27 19:06:49 2023
    Info: System process ID: 93407
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off jacobi_1d -c jacobi_1d
Info: qfit2_default_script.tcl version: #1
Info: Project  = jacobi_1d
Info: Revision = jacobi_1d
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:52
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:22
Info (11888): Total time spent on timing analysis during Global Placement is 3.09 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:03
Info (11178): Promoted 2 clocks 
    Info (18386): clk (3945 fanout) drives clock sectors (3, 3) to (6, 5)
    Info (18386): rst (364 fanout) drives clock sectors (3, 3) to (6, 4)
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:21
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:10
Info (11888): Total time spent on timing analysis during Global Placement is 3.14 seconds.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:34
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during Placement is 0.00 seconds.


