`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 10/19/2023 11:03:05 AM
// Design Name: 
// Module Name: top_level
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module top_level(
input clk,
input rst,
input [7:0] in0,
input [7:0] in1,
output [7:0] out,
output co
    );
    add8 (.c(1'b0),.in0(in0),.in1(in1),.out(out),.co(co));
endmodule
