1、endcase；
2、未添加相关宏定义；
3、顶层模块HILO寄存器相关接口未赋值导致最终HILO寄存器值不定；
4、pc_reg模块wreg_o使能信号赋值为阻塞赋值，在下一个时钟周期才会进行赋值，导致第一条指令未读进去，应改为非阻塞赋值。