Fitter report for FinalProcessor
Thu Dec 19 03:34:16 2013
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Embedded Cells
 14. Non-Global High Fan-Out Signals
 15. Peripheral Signals
 16. LAB
 17. Local Routing Interconnect
 18. LAB External Interconnect
 19. Row Interconnect
 20. LAB Column Interconnect
 21. LAB Column Interconnect
 22. Fitter Resource Usage Summary
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Fitter RAM Summary
 26. Pin-Out File
 27. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Thu Dec 19 03:34:16 2013        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; FinalProcessor                               ;
; Top-level Entity Name ; FinalProcessor                               ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K70RC240-4                              ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 438 / 3,744 ( 12 % )                         ;
; Total pins            ; 28 / 189 ( 15 % )                            ;
; Total memory bits     ; 6,144 / 18,432 ( 33 % )                      ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K70RC240-4    ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+----------------------------------------------+-----------------------------------------+
; Option                                       ; Setting                                 ;
+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; Off                                     ;
; Configuration scheme                         ; Passive Serial                          ;
; nWS, nRS, nCS, CS                            ; Unreserved                              ;
; RDYnBUSY                                     ; Unreserved                              ;
; Data[7..1]                                   ; Unreserved                              ;
; Reserve all unused pins                      ; As output driving an unspecified signal ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                   ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name         ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; board_clk    ; 91    ; --  ; --   ; 22      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; reset        ; 212   ; --  ; --   ; 26      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[0] ; 41    ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; button_1     ; 28    ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; button_2     ; 29    ;  D  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[2] ; 39    ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[5] ; 35    ;  E  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[4] ; 36    ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[1] ; 40    ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[3] ; 38    ;  F  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[6] ; 34    ;  E  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; dipswitch[7] ; 33    ;  E  ; --   ; 1       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+--------------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                            ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; decimal_l  ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; decimal_r  ; 25    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[6] ; 6     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[5] ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[4] ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[3] ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[2] ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[1] ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_l[0] ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[6] ; 17    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[5] ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[4] ; 19    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[3] ; 20    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[2] ; 21    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[1] ; 23    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; digit_r[0] ; 24    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+-------------------------------------+
; All Package Pins                    ;
+-------+--------------+--------------+
; Pin # ; Usage        ; I/O Standard ;
+-------+--------------+--------------+
; 1     ; #TCK         ;              ;
; 2     ; ^CONF_DONE   ;              ;
; 3     ; ^nCEO        ;              ;
; 4     ; #TDO         ;              ;
; 5     ; VCC_INT      ;              ;
; 6     ; digit_l[6]   ; TTL          ;
; 7     ; digit_l[5]   ; TTL          ;
; 8     ; digit_l[4]   ; TTL          ;
; 9     ; digit_l[3]   ; TTL          ;
; 10    ; GND_INT      ;              ;
; 11    ; digit_l[2]   ; TTL          ;
; 12    ; digit_l[1]   ; TTL          ;
; 13    ; digit_l[0]   ; TTL          ;
; 14    ; decimal_l    ; TTL          ;
; 15    ; RESERVED     ;              ;
; 16    ; VCC_INT      ;              ;
; 17    ; digit_r[6]   ; TTL          ;
; 18    ; digit_r[5]   ; TTL          ;
; 19    ; digit_r[4]   ; TTL          ;
; 20    ; digit_r[3]   ; TTL          ;
; 21    ; digit_r[2]   ; TTL          ;
; 22    ; GND_INT      ;              ;
; 23    ; digit_r[1]   ; TTL          ;
; 24    ; digit_r[0]   ; TTL          ;
; 25    ; decimal_r    ; TTL          ;
; 26    ; RESERVED     ;              ;
; 27    ; VCC_INT      ;              ;
; 28    ; button_1     ; TTL          ;
; 29    ; button_2     ; TTL          ;
; 30    ; RESERVED     ;              ;
; 31    ; RESERVED     ;              ;
; 32    ; GND_INT      ;              ;
; 33    ; dipswitch[7] ; TTL          ;
; 34    ; dipswitch[6] ; TTL          ;
; 35    ; dipswitch[5] ; TTL          ;
; 36    ; dipswitch[4] ; TTL          ;
; 37    ; VCC_INT      ;              ;
; 38    ; dipswitch[3] ; TTL          ;
; 39    ; dipswitch[2] ; TTL          ;
; 40    ; dipswitch[1] ; TTL          ;
; 41    ; dipswitch[0] ; TTL          ;
; 42    ; GND_INT      ;              ;
; 43    ; RESERVED     ;              ;
; 44    ; RESERVED     ;              ;
; 45    ; RESERVED     ;              ;
; 46    ; RESERVED     ;              ;
; 47    ; VCC_INT      ;              ;
; 48    ; RESERVED     ;              ;
; 49    ; RESERVED     ;              ;
; 50    ; RESERVED     ;              ;
; 51    ; RESERVED     ;              ;
; 52    ; GND_INT      ;              ;
; 53    ; RESERVED     ;              ;
; 54    ; RESERVED     ;              ;
; 55    ; RESERVED     ;              ;
; 56    ; RESERVED     ;              ;
; 57    ; VCC_INT      ;              ;
; 58    ; #TMS         ;              ;
; 59    ; #TRST        ;              ;
; 60    ; ^nSTATUS     ;              ;
; 61    ; RESERVED     ;              ;
; 62    ; RESERVED     ;              ;
; 63    ; RESERVED     ;              ;
; 64    ; RESERVED     ;              ;
; 65    ; RESERVED     ;              ;
; 66    ; RESERVED     ;              ;
; 67    ; RESERVED     ;              ;
; 68    ; RESERVED     ;              ;
; 69    ; GND_INT      ;              ;
; 70    ; RESERVED     ;              ;
; 71    ; RESERVED     ;              ;
; 72    ; RESERVED     ;              ;
; 73    ; RESERVED     ;              ;
; 74    ; RESERVED     ;              ;
; 75    ; RESERVED     ;              ;
; 76    ; RESERVED     ;              ;
; 77    ; VCC_INT      ;              ;
; 78    ; RESERVED     ;              ;
; 79    ; RESERVED     ;              ;
; 80    ; RESERVED     ;              ;
; 81    ; RESERVED     ;              ;
; 82    ; RESERVED     ;              ;
; 83    ; RESERVED     ;              ;
; 84    ; RESERVED     ;              ;
; 85    ; GND_INT      ;              ;
; 86    ; RESERVED     ;              ;
; 87    ; RESERVED     ;              ;
; 88    ; RESERVED     ;              ;
; 89    ; VCC_INT      ;              ;
; 90    ; GND+         ;              ;
; 91    ; board_clk    ; TTL          ;
; 92    ; GND+         ;              ;
; 93    ; GND_INT      ;              ;
; 94    ; RESERVED     ;              ;
; 95    ; RESERVED     ;              ;
; 96    ; VCC_INT      ;              ;
; 97    ; RESERVED     ;              ;
; 98    ; RESERVED     ;              ;
; 99    ; RESERVED     ;              ;
; 100   ; RESERVED     ;              ;
; 101   ; RESERVED     ;              ;
; 102   ; RESERVED     ;              ;
; 103   ; RESERVED     ;              ;
; 104   ; GND_INT      ;              ;
; 105   ; RESERVED     ;              ;
; 106   ; RESERVED     ;              ;
; 107   ; RESERVED     ;              ;
; 108   ; RESERVED     ;              ;
; 109   ; RESERVED     ;              ;
; 110   ; RESERVED     ;              ;
; 111   ; RESERVED     ;              ;
; 112   ; VCC_INT      ;              ;
; 113   ; RESERVED     ;              ;
; 114   ; RESERVED     ;              ;
; 115   ; RESERVED     ;              ;
; 116   ; RESERVED     ;              ;
; 117   ; RESERVED     ;              ;
; 118   ; RESERVED     ;              ;
; 119   ; RESERVED     ;              ;
; 120   ; RESERVED     ;              ;
; 121   ; ^nCONFIG     ;              ;
; 122   ; VCC_INT      ;              ;
; 123   ; ^MSEL1       ;              ;
; 124   ; ^MSEL0       ;              ;
; 125   ; GND_INT      ;              ;
; 126   ; RESERVED     ;              ;
; 127   ; RESERVED     ;              ;
; 128   ; RESERVED     ;              ;
; 129   ; RESERVED     ;              ;
; 130   ; VCC_INT      ;              ;
; 131   ; RESERVED     ;              ;
; 132   ; RESERVED     ;              ;
; 133   ; RESERVED     ;              ;
; 134   ; RESERVED     ;              ;
; 135   ; GND_INT      ;              ;
; 136   ; RESERVED     ;              ;
; 137   ; RESERVED     ;              ;
; 138   ; RESERVED     ;              ;
; 139   ; RESERVED     ;              ;
; 140   ; VCC_INT      ;              ;
; 141   ; RESERVED     ;              ;
; 142   ; RESERVED     ;              ;
; 143   ; RESERVED     ;              ;
; 144   ; RESERVED     ;              ;
; 145   ; GND_INT      ;              ;
; 146   ; RESERVED     ;              ;
; 147   ; RESERVED     ;              ;
; 148   ; RESERVED     ;              ;
; 149   ; RESERVED     ;              ;
; 150   ; VCC_INT      ;              ;
; 151   ; RESERVED     ;              ;
; 152   ; RESERVED     ;              ;
; 153   ; RESERVED     ;              ;
; 154   ; RESERVED     ;              ;
; 155   ; GND_INT      ;              ;
; 156   ; RESERVED     ;              ;
; 157   ; RESERVED     ;              ;
; 158   ; RESERVED     ;              ;
; 159   ; RESERVED     ;              ;
; 160   ; VCC_INT      ;              ;
; 161   ; RESERVED     ;              ;
; 162   ; RESERVED     ;              ;
; 163   ; RESERVED     ;              ;
; 164   ; RESERVED     ;              ;
; 165   ; GND_INT      ;              ;
; 166   ; RESERVED     ;              ;
; 167   ; RESERVED     ;              ;
; 168   ; RESERVED     ;              ;
; 169   ; RESERVED     ;              ;
; 170   ; VCC_INT      ;              ;
; 171   ; RESERVED     ;              ;
; 172   ; RESERVED     ;              ;
; 173   ; RESERVED     ;              ;
; 174   ; RESERVED     ;              ;
; 175   ; RESERVED     ;              ;
; 176   ; GND_INT      ;              ;
; 177   ; #TDI         ;              ;
; 178   ; ^nCE         ;              ;
; 179   ; ^DCLK        ;              ;
; 180   ; ^DATA0       ;              ;
; 181   ; RESERVED     ;              ;
; 182   ; RESERVED     ;              ;
; 183   ; RESERVED     ;              ;
; 184   ; RESERVED     ;              ;
; 185   ; RESERVED     ;              ;
; 186   ; RESERVED     ;              ;
; 187   ; RESERVED     ;              ;
; 188   ; RESERVED     ;              ;
; 189   ; VCC_INT      ;              ;
; 190   ; RESERVED     ;              ;
; 191   ; RESERVED     ;              ;
; 192   ; RESERVED     ;              ;
; 193   ; RESERVED     ;              ;
; 194   ; RESERVED     ;              ;
; 195   ; RESERVED     ;              ;
; 196   ; RESERVED     ;              ;
; 197   ; GND_INT      ;              ;
; 198   ; RESERVED     ;              ;
; 199   ; RESERVED     ;              ;
; 200   ; RESERVED     ;              ;
; 201   ; RESERVED     ;              ;
; 202   ; RESERVED     ;              ;
; 203   ; RESERVED     ;              ;
; 204   ; RESERVED     ;              ;
; 205   ; VCC_INT      ;              ;
; 206   ; RESERVED     ;              ;
; 207   ; RESERVED     ;              ;
; 208   ; RESERVED     ;              ;
; 209   ; RESERVED     ;              ;
; 210   ; GND+         ;              ;
; 211   ; GND+         ;              ;
; 212   ; reset        ; TTL          ;
; 213   ; RESERVED     ;              ;
; 214   ; RESERVED     ;              ;
; 215   ; RESERVED     ;              ;
; 216   ; GND_INT      ;              ;
; 217   ; RESERVED     ;              ;
; 218   ; RESERVED     ;              ;
; 219   ; RESERVED     ;              ;
; 220   ; RESERVED     ;              ;
; 221   ; RESERVED     ;              ;
; 222   ; RESERVED     ;              ;
; 223   ; RESERVED     ;              ;
; 224   ; VCC_INT      ;              ;
; 225   ; RESERVED     ;              ;
; 226   ; RESERVED     ;              ;
; 227   ; RESERVED     ;              ;
; 228   ; RESERVED     ;              ;
; 229   ; RESERVED     ;              ;
; 230   ; RESERVED     ;              ;
; 231   ; RESERVED     ;              ;
; 232   ; GND_INT      ;              ;
; 233   ; RESERVED     ;              ;
; 234   ; RESERVED     ;              ;
; 235   ; RESERVED     ;              ;
; 236   ; RESERVED     ;              ;
; 237   ; RESERVED     ;              ;
; 238   ; RESERVED     ;              ;
; 239   ; RESERVED     ;              ;
; 240   ; RESERVED     ;              ;
+-------+--------------+--------------+


+---------------------------------------------------------------------------------+
; Control Signals                                                                 ;
+-------------------------------+---------+---------+--------------+--------------+
; Name                          ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+-------------------------------+---------+---------+--------------+--------------+
; board_clk                     ; 91      ; 22      ; Clock        ; Pin          ;
; MegaClock:inst4|clk_3         ; LC2_A36 ; 28      ; Clock        ; Non-global   ;
; MegaClock:inst4|clk_2         ; LC7_A36 ; 17      ; Clock        ; Non-global   ;
; MegaClock:inst4|clk_1         ; LC4_A36 ; 17      ; Clock        ; Non-global   ;
; MegaClock:inst4|clk_4         ; LC1_A36 ; 57      ; Clock        ; Internal     ;
; MegaClock:inst4|clk_0         ; LC3_A36 ; 9       ; Clock        ; Non-global   ;
; reset                         ; 212     ; 26      ; Async. clear ; Pin          ;
; reset~_wirecell               ; LC2_I13 ; 1       ; Sync. clear  ; Non-global   ;
; MegaClock:inst4|clk_3~9       ; LC5_A36 ; 5       ; Clock enable ; Non-global   ;
; Controller:inst2|MemWrite     ; LC1_E50 ; 13      ; Write enable ; Non-global   ;
; RAMHelper:inst20|decimal_l~2  ; LC1_F14 ; 1       ; Clock enable ; Non-global   ;
; RAMHelper:inst20|output[0]~59 ; LC3_F21 ; 9       ; Clock enable ; Non-global   ;
; RAMHelper:inst20|decimal_r~3  ; LC8_F29 ; 1       ; Clock enable ; Non-global   ;
; RAMHelper:inst20|digit_l[3]~4 ; LC4_F29 ; 8       ; Clock enable ; Non-global   ;
; MegaClock:inst4|Equal0~3      ; LC1_A39 ; 16      ; Clock enable ; Non-global   ;
; MegaClock:inst4|clk_out[0]~18 ; LC7_A27 ; 3       ; Clock enable ; Non-global   ;
; Controller:inst2|JumpReg      ; LC2_E4  ; 9       ; Sync. load   ; Non-global   ;
; RegFile:inst13|r3[0]~13       ; LC3_E35 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r5[0]~13       ; LC6_E35 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r1[0]~13       ; LC8_E35 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r6[0]~13       ; LC7_E35 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r4[0]~13       ; LC5_E35 ; 8       ; Clock enable ; Non-global   ;
; RegFile:inst13|r2[0]~13       ; LC4_E35 ; 8       ; Clock enable ; Non-global   ;
+-------------------------------+---------+---------+--------------+--------------+


+----------------------------------------------------+
; Global & Other Fast Signals                        ;
+-----------------------+---------+---------+--------+
; Name                  ; Pin #   ; Fan-Out ; Global ;
+-----------------------+---------+---------+--------+
; board_clk             ; 91      ; 22      ; yes    ;
; MegaClock:inst4|clk_4 ; LC1_A36 ; 57      ; yes    ;
; reset                 ; 212     ; 26      ; yes    ;
+-----------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 0                      ;
; 8                  ; 2                      ;
; 9                  ; 1                      ;
; 10                 ; 0                      ;
; 11                 ; 0                      ;
; 12                 ; 0                      ;
; 13                 ; 0                      ;
; 14                 ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 7     ;
; 3      ; 1     ;
+--------+-------+


+------------------------------------------------------------------------------------+
; Embedded Cells                                                                     ;
+--------+------------------------------------------------------------+------+-------+
; Cell # ; Name                                                       ; Mode ; Turbo ;
+--------+------------------------------------------------------------+------+-------+
; EC1_F  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; RAM  ; Off   ;
; EC6_F  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; RAM  ; Off   ;
; EC3_F  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5] ; RAM  ; Off   ;
; EC7_F  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; RAM  ; Off   ;
; EC4_F  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; RAM  ; Off   ;
; EC5_F  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; RAM  ; Off   ;
; EC2_F  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; RAM  ; Off   ;
; EC8_F  ; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; RAM  ; Off   ;
; EC5_E  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[1]        ; RAM  ; Off   ;
; EC6_E  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[0]        ; RAM  ; Off   ;
; EC1_E  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[4]        ; RAM  ; Off   ;
; EC7_E  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[10]       ; RAM  ; Off   ;
; EC3_E  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[5]        ; RAM  ; Off   ;
; EC4_E  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[11]       ; RAM  ; Off   ;
; EC8_E  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[3]        ; RAM  ; Off   ;
; EC2_E  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[9]        ; RAM  ; Off   ;
; EC3_D  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[2]        ; RAM  ; Off   ;
; EC5_D  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[12]       ; RAM  ; Off   ;
; EC8_D  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[13]       ; RAM  ; Off   ;
; EC6_D  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[14]       ; RAM  ; Off   ;
; EC7_D  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[15]       ; RAM  ; Off   ;
; EC2_D  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[6]        ; RAM  ; Off   ;
; EC1_D  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[7]        ; RAM  ; Off   ;
; EC4_D  ; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[8]        ; RAM  ; Off   ;
+--------+------------------------------------------------------------+------+-------+


+---------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                   ;
+-----------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------+---------+
; Controller:inst2|ALUSrc~1                                                               ; 47      ;
; Controller:inst2|MemtoReg~1                                                             ; 37      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[7]                                     ; 28      ;
; MegaClock:inst4|clk_3~13                                                                ; 28      ;
; Mux2x3:inst41|lpm_mux:lpm_mux_component|muxlut:$00011|result_node~3                     ; 28      ;
; ALU:inst8|output[0]~138                                                                 ; 26      ;
; RegFile:inst13|out2[0]~104                                                              ; 25      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[0]                                     ; 23      ;
; ALUController:inst15|output[1]~7                                                        ; 23      ;
; ALUController:inst15|output[2]~6                                                        ; 22      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[6]                                     ; 20      ;
; Mux2x3:inst41|lpm_mux:lpm_mux_component|muxlut:$00013|result_node~3                     ; 20      ;
; ALUController:inst15|output[0]~8                                                        ; 19      ;
; PlusOne:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 18      ;
; PC:inst10|output[6]~34                                                                  ; 17      ;
; PC:inst10|output[7]~35                                                                  ; 17      ;
; PC:inst10|output[5]~33                                                                  ; 17      ;
; PC:inst10|output[1]~29                                                                  ; 17      ;
; PC:inst10|output[2]~30                                                                  ; 17      ;
; PC:inst10|output[3]~31                                                                  ; 17      ;
; MegaClock:inst4|clk_1~10                                                                ; 17      ;
; PC:inst10|output[4]~32                                                                  ; 17      ;
; MegaClock:inst4|clk_2~10                                                                ; 17      ;
; ALU:inst8|output[4]~165                                                                 ; 16      ;
; ALU:inst8|output[2]~151                                                                 ; 16      ;
; ALU:inst8|output[5]~159                                                                 ; 16      ;
; Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00011|result_node~3                     ; 16      ;
; MegaClock:inst4|Equal0~12                                                               ; 16      ;
; Controller:inst2|MemWrite~2                                                             ; 13      ;
; ALU:inst8|ShiftRight0~26                                                                ; 13      ;
; RAMHelper:inst20|Equal0~16                                                              ; 13      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[13]                                    ; 11      ;
; Controller:inst2|Mux12~1                                                                ; 11      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[12]                                    ; 10      ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[15]                                    ; 10      ;
; RegFile:inst13|out1[1]~107                                                              ; 10      ;
; RAMHelper:inst20|output[0]~85                                                           ; 9       ;
; Controller:inst2|JumpReg~1                                                              ; 9       ;
; RegFile:inst13|out1[6]~110                                                              ; 9       ;
; RegFile:inst13|out1[5]~108                                                              ; 9       ;
; MegaClock:inst4|clk_0~9                                                                 ; 9       ;
; RAMHelper:inst20|digit_l[3]~13                                                          ; 8       ;
; Mux2x8:inst44|lpm_mux:lpm_mux_component|muxlut:$00009|result_node~4                     ; 8       ;
; RAMHelper:inst20|override~6                                                             ; 8       ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[8]                                     ; 8       ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[14]                                    ; 8       ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[11]                                    ; 8       ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[9]                                     ; 8       ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[1]                                     ; 8       ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|q[10]                                    ; 8       ;
+-----------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                               ;
+-----------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal     ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-----------------------+---------+-------+-----------------+---------------------------+----------+
; MegaClock:inst4|clk_4 ; LC1_A36 ; Clock ; no              ; yes                       ; +ve      ;
+-----------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 401            ;
; 1                        ; 7              ;
; 2                        ; 5              ;
; 3                        ; 1              ;
; 4                        ; 1              ;
; 5                        ; 0              ;
; 6                        ; 1              ;
; 7                        ; 8              ;
; 8                        ; 44             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 420            ;
; 1                           ; 5              ;
; 2                           ; 5              ;
; 3                           ; 7              ;
; 4                           ; 10             ;
; 5                           ; 8              ;
; 6                           ; 8              ;
; 7                           ; 3              ;
; 8                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 403            ;
; 2 - 3                      ; 4              ;
; 4 - 5                      ; 9              ;
; 6 - 7                      ; 7              ;
; 8 - 9                      ; 4              ;
; 10 - 11                    ; 13             ;
; 12 - 13                    ; 7              ;
; 14 - 15                    ; 9              ;
; 16 - 17                    ; 11             ;
; 18 - 19                    ; 1              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  28 / 104 ( 27 % )           ;
;  B    ;  1 / 208 ( < 1 % )  ;  0 / 104 ( 0 % )            ;  4 / 104 ( 4 % )             ;
;  C    ;  6 / 208 ( 3 % )    ;  0 / 104 ( 0 % )            ;  17 / 104 ( 16 % )           ;
;  D    ;  4 / 208 ( 2 % )    ;  8 / 104 ( 8 % )            ;  1 / 104 ( < 1 % )           ;
;  E    ;  96 / 208 ( 46 % )  ;  86 / 104 ( 83 % )          ;  54 / 104 ( 52 % )           ;
;  F    ;  37 / 208 ( 18 % )  ;  37 / 104 ( 36 % )          ;  7 / 104 ( 7 % )             ;
;  G    ;  5 / 208 ( 2 % )    ;  0 / 104 ( 0 % )            ;  12 / 104 ( 12 % )           ;
;  H    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
;  I    ;  0 / 208 ( 0 % )    ;  0 / 104 ( 0 % )            ;  0 / 104 ( 0 % )             ;
; Total ;  149 / 1872 ( 8 % ) ;  131 / 936 ( 14 % )         ;  123 / 936 ( 13 % )          ;
+-------+---------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  1 / 24 ( 4 % )    ;
; 2     ;  1 / 24 ( 4 % )    ;
; 3     ;  0 / 24 ( 0 % )    ;
; 4     ;  4 / 24 ( 17 % )   ;
; 5     ;  4 / 24 ( 17 % )   ;
; 6     ;  4 / 24 ( 17 % )   ;
; 7     ;  0 / 24 ( 0 % )    ;
; 8     ;  2 / 24 ( 8 % )    ;
; 9     ;  1 / 24 ( 4 % )    ;
; 10    ;  1 / 24 ( 4 % )    ;
; 11    ;  1 / 24 ( 4 % )    ;
; 12    ;  2 / 24 ( 8 % )    ;
; 13    ;  4 / 24 ( 17 % )   ;
; 14    ;  2 / 24 ( 8 % )    ;
; 15    ;  2 / 24 ( 8 % )    ;
; 16    ;  1 / 24 ( 4 % )    ;
; 17    ;  1 / 24 ( 4 % )    ;
; 18    ;  1 / 24 ( 4 % )    ;
; 19    ;  1 / 24 ( 4 % )    ;
; 20    ;  0 / 24 ( 0 % )    ;
; 21    ;  1 / 24 ( 4 % )    ;
; 22    ;  4 / 24 ( 17 % )   ;
; 23    ;  2 / 24 ( 8 % )    ;
; 24    ;  1 / 24 ( 4 % )    ;
; 25    ;  1 / 24 ( 4 % )    ;
; 26    ;  4 / 24 ( 17 % )   ;
; 27    ;  1 / 24 ( 4 % )    ;
; 28    ;  1 / 24 ( 4 % )    ;
; 29    ;  6 / 24 ( 25 % )   ;
; 30    ;  1 / 24 ( 4 % )    ;
; 31    ;  6 / 24 ( 25 % )   ;
; 32    ;  4 / 24 ( 17 % )   ;
; 33    ;  0 / 24 ( 0 % )    ;
; 34    ;  0 / 24 ( 0 % )    ;
; 35    ;  9 / 24 ( 38 % )   ;
; 36    ;  7 / 24 ( 29 % )   ;
; 37    ;  1 / 24 ( 4 % )    ;
; 38    ;  1 / 24 ( 4 % )    ;
; 39    ;  0 / 24 ( 0 % )    ;
; 40    ;  4 / 24 ( 17 % )   ;
; 41    ;  1 / 24 ( 4 % )    ;
; 42    ;  1 / 24 ( 4 % )    ;
; 43    ;  0 / 24 ( 0 % )    ;
; 44    ;  0 / 24 ( 0 % )    ;
; 45    ;  2 / 24 ( 8 % )    ;
; 46    ;  2 / 24 ( 8 % )    ;
; 47    ;  0 / 24 ( 0 % )    ;
; 48    ;  1 / 24 ( 4 % )    ;
; 49    ;  1 / 24 ( 4 % )    ;
; 50    ;  1 / 24 ( 4 % )    ;
; 51    ;  0 / 24 ( 0 % )    ;
; 52    ;  0 / 24 ( 0 % )    ;
; Total ;  96 / 1248 ( 8 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  8 / 24 ( 33 % )  ;
; Total ;  8 / 24 ( 33 % )  ;
+-------+-------------------+


+-------------------------------------------------------------+
; Fitter Resource Usage Summary                               ;
+-----------------------------------+-------------------------+
; Resource                          ; Usage                   ;
+-----------------------------------+-------------------------+
; Total logic elements              ; 438 / 3,744 ( 12 % )    ;
; Registers                         ; 121 / 3,744 ( 3 % )     ;
; Logic elements in carry chains    ; 39                      ;
; User inserted logic elements      ; 0                       ;
; I/O pins                          ; 28 / 189 ( 15 % )       ;
;     -- Clock pins                 ; 2 / 2 ( 100 % )         ;
;     -- Dedicated input pins       ; 3 / 4 ( 75 % )          ;
; Global signals                    ; 3                       ;
; EABs                              ; 3 / 9 ( 33 % )          ;
; Total memory bits                 ; 6,144 / 18,432 ( 33 % ) ;
; Total RAM block bits              ; 6,144 / 18,432 ( 33 % ) ;
; Maximum fan-out node              ; MegaClock:inst4|clk_4   ;
; Maximum fan-out                   ; 57                      ;
; Highest non-global fan-out signal ; Controller:inst2|ALUSrc ;
; Highest non-global fan-out        ; 47                      ;
; Total fan-out                     ; 1854                    ;
; Average fan-out                   ; 3.78                    ;
+-----------------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                      ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                      ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------+--------------+
; |FinalProcessor                           ; 438 (1)     ; 121          ; 6144        ; 28   ; 317 (1)      ; 13 (0)            ; 108 (0)          ; 39 (0)          ; 0 (0)      ; |FinalProcessor                                                                          ; work         ;
;    |ALU:inst8|                            ; 136 (120)   ; 0            ; 0           ; 0    ; 136 (120)    ; 0 (0)             ; 0 (0)            ; 17 (1)          ; 0 (0)      ; |FinalProcessor|ALU:inst8                                                                ; work         ;
;       |lpm_add_sub:Add0|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add0                                               ; work         ;
;          |addcore:adder|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add0|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|     ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node         ; work         ;
;       |lpm_add_sub:Add1|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add1                                               ; work         ;
;          |addcore:adder|                  ; 8 (1)       ; 0            ; 0           ; 0    ; 8 (1)        ; 0 (0)             ; 0 (0)            ; 8 (1)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add1|addcore:adder                                 ; work         ;
;             |a_csnbuffer:result_node|     ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |FinalProcessor|ALU:inst8|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node         ; work         ;
;    |ALUController:inst15|                 ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|ALUController:inst15                                                     ; work         ;
;    |Controller:inst2|                     ; 23 (23)     ; 0            ; 0           ; 0    ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Controller:inst2                                                         ; work         ;
;    |MegaClock:inst4|                      ; 32 (18)     ; 22           ; 0           ; 0    ; 10 (10)      ; 3 (3)             ; 19 (5)           ; 14 (0)          ; 0 (0)      ; |FinalProcessor|MegaClock:inst4                                                          ; work         ;
;       |lpm_counter:clk_sys_rtl_0|         ; 14 (0)      ; 14           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; 0 (0)      ; |FinalProcessor|MegaClock:inst4|lpm_counter:clk_sys_rtl_0                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 14 (14)     ; 14           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; 0 (0)      ; |FinalProcessor|MegaClock:inst4|lpm_counter:clk_sys_rtl_0|alt_counter_f10ke:wysi_counter ; work         ;
;    |Mux2x3:inst41|                        ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x3:inst41                                                            ; work         ;
;       |lpm_mux:lpm_mux_component|         ; 3 (0)       ; 0            ; 0           ; 0    ; 3 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x3:inst41|lpm_mux:lpm_mux_component                                  ; work         ;
;          |muxlut:$00009|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x3:inst41|lpm_mux:lpm_mux_component|muxlut:$00009                    ; work         ;
;          |muxlut:$00011|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x3:inst41|lpm_mux:lpm_mux_component|muxlut:$00011                    ; work         ;
;          |muxlut:$00013|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x3:inst41|lpm_mux:lpm_mux_component|muxlut:$00013                    ; work         ;
;    |Mux2x8:inst39|                        ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39                                                            ; work         ;
;       |lpm_mux:lpm_mux_component|         ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component                                  ; work         ;
;          |muxlut:$00009|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00009                    ; work         ;
;          |muxlut:$00011|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00011                    ; work         ;
;          |muxlut:$00013|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00013                    ; work         ;
;          |muxlut:$00015|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00015                    ; work         ;
;          |muxlut:$00017|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00017                    ; work         ;
;          |muxlut:$00019|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00019                    ; work         ;
;          |muxlut:$00021|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00021                    ; work         ;
;          |muxlut:$00023|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst39|lpm_mux:lpm_mux_component|muxlut:$00023                    ; work         ;
;    |Mux2x8:inst44|                        ; 2 (0)       ; 0            ; 0           ; 0    ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst44                                                            ; work         ;
;       |lpm_mux:lpm_mux_component|         ; 2 (0)       ; 0            ; 0           ; 0    ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst44|lpm_mux:lpm_mux_component                                  ; work         ;
;          |muxlut:$00009|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst44|lpm_mux:lpm_mux_component|muxlut:$00009                    ; work         ;
;    |Mux2x8:inst47|                        ; 13 (0)      ; 0            ; 0           ; 0    ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst47                                                            ; work         ;
;       |lpm_mux:lpm_mux_component|         ; 13 (0)      ; 0            ; 0           ; 0    ; 13 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst47|lpm_mux:lpm_mux_component                                  ; work         ;
;          |muxlut:$00009|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst47|lpm_mux:lpm_mux_component|muxlut:$00009                    ; work         ;
;          |muxlut:$00011|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst47|lpm_mux:lpm_mux_component|muxlut:$00011                    ; work         ;
;          |muxlut:$00013|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst47|lpm_mux:lpm_mux_component|muxlut:$00013                    ; work         ;
;          |muxlut:$00015|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst47|lpm_mux:lpm_mux_component|muxlut:$00015                    ; work         ;
;          |muxlut:$00017|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst47|lpm_mux:lpm_mux_component|muxlut:$00017                    ; work         ;
;          |muxlut:$00019|                  ; 1 (1)       ; 0            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst47|lpm_mux:lpm_mux_component|muxlut:$00019                    ; work         ;
;          |muxlut:$00021|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst47|lpm_mux:lpm_mux_component|muxlut:$00021                    ; work         ;
;          |muxlut:$00023|                  ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|Mux2x8:inst47|lpm_mux:lpm_mux_component|muxlut:$00023                    ; work         ;
;    |PC:inst10|                            ; 15 (15)     ; 8            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 8 (8)            ; 1 (1)           ; 0 (0)      ; |FinalProcessor|PC:inst10                                                                ; work         ;
;    |PlusOne:inst12|                       ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |FinalProcessor|PlusOne:inst12                                                           ; work         ;
;       |lpm_add_sub:Add0|                  ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |FinalProcessor|PlusOne:inst12|lpm_add_sub:Add0                                          ; work         ;
;          |addcore:adder|                  ; 7 (1)       ; 0            ; 0           ; 0    ; 7 (1)        ; 0 (0)             ; 0 (0)            ; 7 (1)           ; 0 (0)      ; |FinalProcessor|PlusOne:inst12|lpm_add_sub:Add0|addcore:adder                            ; work         ;
;             |a_csnbuffer:result_node|     ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |FinalProcessor|PlusOne:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node    ; work         ;
;    |RAM:inst1|                            ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|RAM:inst1                                                                ; work         ;
;       |lpm_ram_dq:lpm_ram_dq_component|   ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|RAM:inst1|lpm_ram_dq:lpm_ram_dq_component                                ; work         ;
;          |altram:sram|                    ; 0 (0)       ; 0            ; 2048        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram                    ; work         ;
;    |RAMHelper:inst20|                     ; 38 (38)     ; 19           ; 0           ; 0    ; 19 (19)      ; 10 (10)           ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|RAMHelper:inst20                                                         ; work         ;
;    |ROM:inst|                             ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|ROM:inst                                                                 ; work         ;
;       |lpm_rom:lpm_rom_component|         ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|ROM:inst|lpm_rom:lpm_rom_component                                       ; work         ;
;          |altrom:srom|                    ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|ROM:inst|lpm_rom:lpm_rom_component|altrom:srom                           ; work         ;
;    |RegFile:inst13|                       ; 143 (143)   ; 72           ; 0           ; 0    ; 71 (71)      ; 0 (0)             ; 72 (72)          ; 0 (0)           ; 0 (0)      ; |FinalProcessor|RegFile:inst13                                                           ; work         ;
;    |SevenSegmentDisplay:inst18|           ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|SevenSegmentDisplay:inst18                                               ; work         ;
;    |SevenSegmentDisplay:inst19|           ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FinalProcessor|SevenSegmentDisplay:inst19                                               ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------+
; Delay Chain Summary                   ;
+--------------+----------+-------------+
; Name         ; Pin Type ; Pad to Core ;
+--------------+----------+-------------+
; board_clk    ; Input    ; OFF         ;
; reset        ; Input    ; OFF         ;
; dipswitch[0] ; Input    ; OFF         ;
; button_1     ; Input    ; OFF         ;
; button_2     ; Input    ; OFF         ;
; dipswitch[2] ; Input    ; OFF         ;
; dipswitch[5] ; Input    ; OFF         ;
; dipswitch[4] ; Input    ; OFF         ;
; dipswitch[1] ; Input    ; OFF         ;
; dipswitch[3] ; Input    ; OFF         ;
; dipswitch[6] ; Input    ; OFF         ;
; dipswitch[7] ; Input    ; OFF         ;
; decimal_l    ; Output   ; OFF         ;
; decimal_r    ; Output   ; OFF         ;
; digit_l[6]   ; Output   ; OFF         ;
; digit_l[5]   ; Output   ; OFF         ;
; digit_l[4]   ; Output   ; OFF         ;
; digit_l[3]   ; Output   ; OFF         ;
; digit_l[2]   ; Output   ; OFF         ;
; digit_l[1]   ; Output   ; OFF         ;
; digit_l[0]   ; Output   ; OFF         ;
; digit_r[6]   ; Output   ; OFF         ;
; digit_r[5]   ; Output   ; OFF         ;
; digit_r[4]   ; Output   ; OFF         ;
; digit_r[3]   ; Output   ; OFF         ;
; digit_r[2]   ; Output   ; OFF         ;
; digit_r[1]   ; Output   ; OFF         ;
; digit_r[0]   ; Output   ; OFF         ;
+--------------+----------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------------+--------------+
; Name                                                          ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF        ; Location     ;
+---------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------------+--------------+
; RAM:inst1|lpm_ram_dq:lpm_ram_dq_component|altram:sram|content ; Single Port ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 1    ; none       ; ESB_F        ;
; ROM:inst|lpm_rom:lpm_rom_component|altrom:srom|content        ; ROM         ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 2    ; addone.mif ; ESB_D, ESB_E ;
+---------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+------------+--------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/git/processor/processor/FinalProcessor/FinalProcessor.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Dec 19 03:34:11 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off FinalProcessor -c FinalProcessor
Info: Selected device EPF10K70RC240-4 for design "FinalProcessor"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "reset_src" is assigned to location or region, but does not exist in design
Info: Started fitting attempt 1 on Thu Dec 19 2013 at 03:34:11
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 232 megabytes
    Info: Processing ended: Thu Dec 19 03:34:16 2013
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


