---
title: 计组P0,P1,和P2
date: 2022-12-3 18:41 +0800
author: lonelywatch
categories: [BUAA,计组]
tags: [计组]
toc: true
---

### 描述

P0,P1,P2分别测试Logisim，Verilog和MIPS。个人觉得一开始的Logisim最难，需要好好准备。

#### 有限状态机（FSM）

有限状态机顾名思义，就是一台有着~~有限个状态的机器~~（笑），通过状态的转移来输出对应数据。

设计FSM主要可分为三个步骤，设计状态存储模块，设计状态转移模块，设计输出模块。

FSM主要可分为Moore和Mealy两种。

Moore的输出有当前状态决定，而Mealy的输出由当前状态和输入共同决定，这意味着Mealy的输出会比Moore早，而且大多数情况更短。

在设计时，我们可以先画出状态转移图，对状态进行合理的编码，最后向logisim输入真值表，然后实现存储和输出逻辑，最后把三者连接。

### P0（logisim）

P0要求我们用logisim搭建电路，电路分为**组合逻辑**和**时序逻辑**两种，课上题大头基本是**有限状态机**。

#### 课下题目

##### crc校验(好像是组合逻辑，忘了。。。)

![crc1](/assets/img/co/p0/crc.PNG)

##### grf

![grf1](/assets/img/co/p0/grf.PNG)

![grf2](/assets/img/co/p0/grf2.PNG)

##### ftoi(选做)

![ftoi](/assets/img/co/p0/ftoi.PNG)

![ftoi2](/assets/img/co/p0/ftoi2.PNG)

![ftoi3](/assets/img/co/p0/ftoi3.PNG)

### P1(verilog)

P1用verilog来搭建电路

#### 课下题

##### splitter

 实现一个三十二位splitter，将其化为4个8位二进制数输出

##### alu

搭建一个三十二位ALU，无符号加减，与或，逻辑右移，算数右移。

##### ext （扩展模块）

0扩展，符号扩展，符号扩展后左移两位和lui。

##### 格雷码状态机

### P2(MIPS)

一般困难的程序都会给出源代码，但是有些题如果不熟悉用的算法的话翻译过来还是挺麻烦的:cry::cry:

#### 课后习题

1.矩阵乘法

2.回文串判断

3.卷积运算

4.全排列

5.01迷宫（DFS）

6.高精度阶乘

### 总结

如果在暑假有好好预习的话，相信一定没有问题（想哭😢），我觉得我当时要是能够提前知道计组大概是全程做哪些东西就好了，，马萨卡这就是社恐患者的痛苦嘛>_>

