`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 02/22/2024 12:06:37 PM
// Design Name: 
// Module Name: muxbus
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////



//module muxbus(input [15:0] Din1, input[15:0] Din2, input[15:0] Din3,input[15:0] Din4, input [1:0]sel1,input [1:0]sel2, input [1:0]sel3, input [1:0]sel4, output logic [15:0]Dout);
//    always_comb
//    begin
//        case (sel1)
//        //ask about this, is it just 1'b0
//        1'b0 : Dout = 0;
//        1'b1 : Dout = Din1;
//        endcase
//        case (sel2)
//        //ask about this, is it just 1'b0
//        1'b0 : Dout = 0;
//        1'b1 : Dout = Din2;
//        endcase
//    case (sel3)
//        1'b0 : Dout = 0;
//        1'b1 : Dout = Din3;
//        endcase
//      case (sel4)
//        1'b0 : Dout = 0;
//        1'b1 : Dout = Din4;
//        endcase
//    end
//    endmodule

