module part16(en, s0, s1, s2, d, q0, q1, q2, q3, q4, q5, q6, q7);

input en, s0, s1, s2;
input d;
output q0, q1, q2, q3, q4, q5, q6, q7;

assign q0 = ~s2&~s1&~s0 ? d : 0;
assign q1 = ~s2&~s1&s0 ? d : 0;
assign q2 = ~s2&s1&~s0 ? d : 0;
assign q3 = ~s2&s1&s0 ? d : 0;
assign q4 = s2&~s1&~s0 ? d : 0;
assign q5 = s2&~s1&s0 ? d : 0;
assign q6 = s2&s1&~s0 ? d : 0;
assign q7 = s2&s1&s0 ? d : 0;

endmodule