//--------------------------------------------------------------------
// Created by Microsemi SmartDesign Sun Apr 28 14:50:54 2024
// Parameters for COREBCLKSCLKALIGN
//--------------------------------------------------------------------


parameter BCLKSCLK_ICB_MODE = 1;
parameter BCLKSCLK_ICB_TAP_WAIT_CNT_WIDTH = 3;
parameter BCLKSCLK_TRN_MODE = 1;
parameter CLK_ALGN_HOLD_TRNG = 1;
parameter CLK_ALGN_SKIP_TRNG = 1;
parameter FAMILY = 26;
parameter HDL_license = "U";
parameter IOG_FABRIC_RATIO = 4;
parameter testbench = "User";
