\indexentry{instructions}{1}
\indexentry{data}{1}
\indexentry{high level language}{1}
\indexentry{assembly language}{1}
\indexentry{operating system}{1}
\indexentry{instruction set}{1}
\indexentry{microarchitecture}{1}
\indexentry{digital logic}{1}
\indexentry{transistor}{1}
\indexentry{von Neumann architecture}{1}
\indexentry{main memory}{2}
\indexentry{volatile}{2}
\indexentry{load/store unit}{2}
\indexentry{registers}{2}
\indexentry{instruction register}{2}
\indexentry{control unit}{2}
\indexentry{ALU}{2}
\indexentry{ALU}{2}
\indexentry{arithmetic and logic unit}{2}
\indexentry{program counter}{2}
\indexentry{cache}{2}
\indexentry{long-term memory}{2}
\indexentry{IO controller}{2}
\indexentry{bus}{2}
\indexentry{bus controller}{2}
\indexentry{instruction execution cycle}{2}
\indexentry{fetch-decode-execute cycle}{3}
\indexentry{main memory}{3}
\indexentry{entry point}{3}
\indexentry{von Neumann bottleneck}{4}
\indexentry{harvard architecture}{4}
\indexentry{instruction set}{5}
\indexentry{turing complete}{5}
\indexentry{complex instruction set computer}{5}
\indexentry{reduced instruction set computer}{5}
\indexentry{microcoding}{5}
\indexentry{register operation}{7}
\indexentry{microarchitecture}{8}
\indexentry{datapath}{8}
\indexentry{control logic}{8}
\indexentry{address bus}{8}
\indexentry{data bus}{8}
\indexentry{adder}{8}
\indexentry{sign extension unit}{10}
\indexentry{multiplexing}{11}
\indexentry{transistor}{15}
\indexentry{NMOS}{15}
\indexentry{PMOS}{15}
\indexentry{gnd}{16}
\indexentry{vdd}{16}
\indexentry{not gate}{16}
\indexentry{combinational logic}{16}
\indexentry{multiplexer}{17}
\indexentry{adder}{17}
\indexentry{exclusive OR}{17}
\indexentry{half-adder}{17}
\indexentry{overflow}{18}
\indexentry{fixed point representation}{19}
\indexentry{two's complement}{19}
\indexentry{floating-point number}{20}
\indexentry{mantissa}{20}
\indexentry{exponent}{20}
\indexentry{clock signal}{21}
\indexentry{flip-flop}{21}
\indexentry{pipeline}{21}
\indexentry{master-slave flip-flop}{21}
\indexentry{set-reset latch}{22}
\indexentry{peripheral}{23}
\indexentry{bus}{24}
\indexentry{memory-mapped I/O}{24}
\indexentry{microcontrollers}{25}
\indexentry{polling}{25}
\indexentry{interrupts}{25}
\indexentry{interrupt request channel}{25}
\indexentry{cache}{26}
\indexentry{virtual memory}{26}
\indexentry{tag}{26}
\indexentry{hit}{26}
\indexentry{miss}{26}
\indexentry{direct-mapped}{27}
\indexentry{thrashing}{27}
\indexentry{n-way associative cache}{27}
\indexentry{fully associative cache}{27}
\indexentry{refill strategy}{27}
\indexentry{coherance}{28}
\indexentry{write-back cache}{28}
\indexentry{write-through cache}{29}
\indexentry{pipelining}{29}
\indexentry{superscalar processors}{29}
\indexentry{branch prediction}{29}
\indexentry{bubble}{29}
\indexentry{forwarding}{30}
\indexentry{bypassing}{30}
\indexentry{static branch prediction}{31}
\indexentry{dynamic branch prediction}{31}
