# Bilgisayar Mimarisi Final NotlarÄ±

## Pipeline

Pipeline durumunda her *cycle*'da birden fazla iÅŸlem yapÄ±lÄ±r.

### Pipeline Hazards

- Structural hazards
  - AynÄ± iÅŸlem birden fazla yapÄ±lamaz
  - Ã–rn: Alt alta 2 tane IF olamaz
- Data hazards
  - Register verileri hazÄ±rlanmadan kullanÄ±lamaz
  - Ã–rn: R1'e 5 atanÄ±yorsa, Memory iÅŸlemi yapÄ±lmadan R1'e eriÅŸilemez
- Control hazards
  - KoÅŸula baÄŸlÄ± bir durum varsa koÅŸul gerÃ§ekleÅŸtirilmeden iÅŸleme sokulamaz

### Pipeline Ã–rneÄŸi

![pipeline](../res/bm_pipeline.png)

## HÄ±z Hesaplama

$CycleTime = (IF + n_m \times n_c) \times CPI$

- $CycleTime$, Saat Ã§evrim sayÄ±sÄ±
- $IF$, ilk komuttaki IF katÄ±
  - Genelde 1 olur
- $n_m$, DÃ¶ngÃ¼deki komut sayÄ±sÄ±
- $n_c$, DÃ¶ngÃ¼deki Ã§evrim sayÄ±sÄ±
- $CPI$, Her talimat iÃ§in Ã§evrim sayÄ±sÄ± (Cycle per instruction)
  - Genelde 1 olur

<div class="page"/>

## Bellek YÃ¶netim Sistemi

## HÄ±z ve Maaliyet KÄ±yaslamasÄ±

$Register > Cache > Memory > Disk > Tape$

> Kapasite iÃ§in tam tersi

## Cache-Memory Terimleri

| Terim  | AÃ§Ä±klama                                  |
| ------ | ----------------------------------------- |
| Cache  | Ã–nbellek                                  |
| Memory | Bellek                                    |
| Hit    | Cache Ã¼zerinde verinin bulumasÄ±           |
| Miss   | Hit olmaz ise verinin memory'den alÄ±nmasÄ± |

## Memory with Cache (Ã–nbellekli Bellek) EriÅŸme

`lw $t0 0($t1)` instruction (talimat) iÃ§in:

- `$t1` $1022_{ten}$ verisini iÃ§erir
- $Memory[1022] = 99$ olsun
- Cache varsa:
  - Ä°ÅŸlemci $1022_{ten}$ adersini cache belirtir
  - Cache $1022_{ten}$ verisinin kopyasÄ± var mÄ± kontrol eder
  - EÄŸer kopyasÄ± varsa (hit):
    - Cache $99$'u okur ve iÅŸlemciye gÃ¶nderir
  - EÄŸer kopyasÄ± yoksa (miss):
    - Cache $1022_{ten}$'u memory'e gÃ¶nderir
    - Memory $99$ verisini $1022_{ten}$ adresinden okur
    - Memory $99$ verisini cache'e gÃ¶nderir
    - Cache verisini yeni $99$ verisiyle deÄŸiÅŸtirir
    - Cache $99$ verisini iÅŸlemciye gÃ¶nderir

<div class="page"/>

## Cache-Memory HesaplamalarÄ±

### Cache UzunluÄŸu

$S_{catch} = 2 ^ {S_{index}} \times S_{tag} \times S_{line}$

- $S$ Uzunluk (size)

### Hit ve Miss OranlarÄ±

$R_{miss} = 1 - R_{hit}$

- $R$: Rate, oran deÄŸeri (<1)

### Hit ve Miss SÃ¼releri

$T_{cache} = T_{replace}$

$T_{miss} = T_{replace} + T_{deliver}$

- $T_{miss}$: Miss durumunda harcanan sÃ¼re (penalty)
- $T_{replace}$: Cache'deki bloÄŸu yeniden yerleÅŸtirme sÃ¼resi
- $T_{deliver}$: BloÄŸun iÅŸlemciye aktarÄ±lma sÃ¼resi

### Etkin Bellek VarÄ±ÅŸ ZamanÄ±

**Etkin bellek varÄ±ÅŸ zamanÄ±** aÅŸaÄŸÄ±daki gibi tanÄ±mlanÄ±r:

$T_{e} = T_{cache} \times R_{hit} + (1 - R_{hit}) \times T_{memory}$

- $T$: Time, tamamlanmasÄ± iÃ§in geÃ§en sÃ¼re (penalty)
- $R$: Rate, oran

### Ortalama EriÅŸim SÃ¼resi

$T_{avg} = T_{hit} \times R_{hit} + T_{miss} \times R_{mis}$

- $T$: Time, tamamlanmasÄ± iÃ§in geÃ§en sÃ¼re (penalty)
- $R$: Rate, oran

<div class="page"/>

## Mapping Function

- Associative mapping (birleÅŸik adresleme)
  - Cache'deki her block memory bloÄŸunu taÅŸÄ±yabilir
  - En hÄ±zlÄ± ve en pahalÄ± yÃ¶ntemdir
- Direct mapping
  - Memory bloklarÄ± iÃ§in cache'ye $1$ yer vardÄ±r
- Set-associative mapping
  - Memory bloklarÄ± iÃ§in cache'de $N$ farklÄ± yer vardÄ±r, daha fazla $R_{hit}$ mÃ¼mkÃ¼n
- Fully Associative Mapping
  - Memory bloklarÄ± cache'de **herhangi** bir yere gidebilir

> Set ya da Fully ASsociative Cache'lerde cache bloklarÄ±nÄ±n nereye atÄ±lacaÄŸÄ± sorun oluÅŸturur

### Associative Mapping (BirleÅŸik Adresleme)

- En hÄ±zlÄ± ve en pahalÄ± yÃ¶ntemdir
- Cache'deki her block memory bloÄŸunu taÅŸÄ±yabilir
- Hem adres hem de iÃ§erik bilgisi *mapping table*'da saklanÄ±r ve **CAM** tarafÄ±ndan yapÄ±lÄ±r

### Direct Mapping

- Her memory bloÄŸu iÃ§in cache'de ayrÄ±lan **sadece bir yer** vardÄ±r
- Adressleme tablosu (*mapping table*) **RAM** tarafÄ±ndan yapÄ±lÄ±r
- Adres bitleri 3 parÃ§aya ayrÄ±lÄ±r
  - Tag
  - Index, kelimenin indeks verisi
  - Offset, index'den kaÃ§ adÄ±m sonrasÄ± olacaÄŸÄ±nÄ± sÃ¶yler
- Index alanÄ±ndan cache data tablosuna bakalÄ±r
  - Valid = 0 ise:
    - Veri cache'e aktarÄ±lÄ±r
    - Tag verisi aktarÄ±lÄ±r
    - Valid = 1 yapÄ±lÄ±r
  - Valid = 1 ise:
    - Tag kontrol edilir, uyuÅŸuyorsa (hit):
      - Offset deÄŸeri kadar kaydÄ±rÄ±lara gerekli kelime alÄ±nÄ±r
    - UyuÅŸmuyorsa (miss):
      - Blok, yeni veri ve *tag* ile gÃ¼ncellenir
      - Offset deÄŸeri kadar kaydÄ±rÄ±lara gerekli kelime alÄ±nÄ±r

### Set Associative Mapping

- Birden fazla alan olduÄŸu iÃ§in birden fazla yere bakÄ±lÄ±r
- DÃ¶ngÃ¼sel olarak *Direct Mapping* iÅŸlemi yapÄ±lÄ±yor denebilir (?)
  - Veriler Hit / Miss dÃ¶ngÃ¼sÃ¼nden sonra gelecektir
  - *Direct Mapping*'de hit edip devam edebilme ÅŸansÄ± var
- Mux olmasÄ±ndan dolayÄ± iÅŸlemler daha yavaÅŸ tamamlanacaktÄ±r

<div class="page"/>

## YerleÅŸtirme AlgorimalatÄ±

Yeni blok alÄ±ndÄ±ÄŸÄ±nda hangi bloÄŸun yerine koyulacak.

| Algoritma                 | SeÃ§me KoÅŸulu               | HÄ±z                    |
| ------------------------- | -------------------------- | ---------------------- |
| Optimal                   | Uzun sÃ¼redir kullanÄ±lmayan | Ä°leride Ã¶ÄŸrenilecek ğŸ¤” |
| Least Recently Used (LRU) | Az Ã§aÄŸrÄ±lan                | Ã‡ok zor ğŸ˜¢             |
| First-in First-out (FIFO) | Ä°lk giren                  | Kolay                  |
| Random (RAND)             | Rastgele                   | AÅŸÄ±rÄ± kolay ğŸ˜…         |

<div class="page"/>

## Cache Ãœzerinde Yazma Ä°ÅŸlemleri (Cache Write)

| Metod        | Cache YapÄ±sÄ± |
| ------------ | ------------ |
| Write-Throug | V Tag Data   |
| Write-Back   | V D Tag Data |

### Write Through (Direkt Yazma)

- `V Tag Data` yapÄ±sÄ±na sahiptir
- Ld (load) komutu iÃ§in:
  - Veri cache'de varsa (Hit):
    - Register'a yazÄ±lÄ±r
  - Yoksa (Miss):
    - Memory'deki bloklar cache alÄ±nÄ±r (*mem-read*)
    - Cache'deki veriler hesaplanÄ±r
      - $V = 1$ yapÄ±lÄ±r
      - $X_{tag} = X_{Adress} \div S_{data}$
      - $X_{data} = X_{memory}$
- St (store) komutu iÃ§in:
  - Veri cache'de yoksa (Miss):
    - Memory'deki bloklar cache alÄ±nÄ±r (*mem-read*)
    - Cache'deki veriler hesaplanÄ±r
      - $V = 1$ yapÄ±lÄ±r
      - $X_{tag} = X_{Adress} \div S_{data}$
      - $X_{data} = X_{memory}$
  - Veri Ã¶nce cache'e sonra memory'e yazÄ±lÄ±r (*mem-write*)

> $X$: DeÄŸer, $S_{data}$: Blok boyutu (kaÃ§ byte),  $X_{memory}$: Memory'deki deÄŸer

### Write-Back (Sonradan Yazma)

- `V D Tag Data` yapÄ±sÄ±na sahiptir
- Ld komutu iÃ§in ek olarak $d = 0$ iÅŸlemi yapÄ±lÄ±r
- St komutunu iÅŸleyiÅŸ ÅŸekli:
  - Veri cache'de yoksa (Miss):
    - Cache Ã¼zerinde $d = 0$ olan blok yoksa:
      - $d = 1$ olan bloklardan biri memory'e yazÄ±lÄ±r (*mem-write*)
    - Memory'deki bloklar cache alÄ±nÄ±r (*mem-read*)
    - Cache'deki veriler hesaplanÄ±r
      - $V = 1$ ve $d = 0$ yapÄ±lÄ±r
      - $X_{tag} = X_{Adress} \div S_{data}$
      - $X_{data} = X_{memory}$
  - Veri cache'e yazÄ±lÄ±r

> $d$: Dirty Cache, cache'deki veri memory'den farklÄ±ysa yani cache'e yazma iÅŸlemi yapÄ±ldÄ±ysa 1 deÄŸerini alÄ±r

<div class="page"/>

## Cache Ãœzerinde Yazma Ä°ÅŸleml HesaplamalarÄ±

- Her *miss* iÅŸlemi iÃ§in 1 **blok** okunur (*mem-read*)
  - $S_{data}$ kadar byte demek
- Her *store* iÅŸlemi iÃ§in 1 **byte** yazÄ±lÄ±r (*mem-write*)
- Her *dirty cache* iÅŸlemi iÃ§in 1 **blok** yazÄ±lÄ±r (*mem-write*)

Alttaki sistem iÃ§im:

| Write-Through         | Write-Back                 |
| --------------------- | -------------------------- |
| 4 Miss 1 Hit  2 store | 4 Miss 1 Hit 2 dirty cache |
| Toplam read: 8 bytes  | Toplam read: 8 bytes       |
| Toplam write: 2 bytes | Toplam write: 4 bytes      |

![write_throug](../res/bm_write_through.png)

<div class="page"/>

## I / O Arabirimi

### I/O Temel GÃ¶revleri

- Eleman adreslerinin kod Ã§Ã¶zÃ¼mÃ¼
- KomutlarÄ±n kod Ã§Ã¶zÃ¼mÃ¼
- Ã‡evresel kontrolÃ¶r iÃ§in gerekli iÅŸaratleri seÃ§er
- Data akÅŸÄ±nÄ± senkronize eder ve yÃ¶nlendirir
- Ã‡evresel elemanlar ve CPU veya Bellek arasÄ±nda transfer hÄ±zÄ±nÄ± ayarlar

### I/O Blok DiyagramÄ±

![io_block_diagram](../res/bm_i0_block_diagram.png)

### Asenkron Data Transfer YÃ¶ntemleri

#### Strobe Darbesi

- Transfer meydana gelmek zorunda olduÄŸunda diÄŸer bir birimi gÃ¶stermek iÃ§in Ã¼retilen iÅŸaret
- Her transferi zamanlamada tek bir kontrol iÅŸareti kullanÄ±lÄ±r
- Kaynak veya hedef birim tarafÄ±nda gÃ¶nderilebilir

### El SÄ±kÄ±ÅŸma (Hand-Shaking)

- Verinin varlÄ±ÄŸÄ±nÄ± gÃ¶stermek iÃ§in iletilen her veriye eklenen kontrol iÅŸaraetidir
- AlÄ±cÄ± birim veriyi kabul ettiÄŸinde bir baÅŸka iÅŸaret daha gÃ¶nderir

### I/0 EtkileÅŸimlier

| EtkileÅŸim     | AÃ§Ä±klama                                                                        |
| ------------- | ------------------------------------------------------------------------------- |
| Kaynak Etkili | Verinin alÄ±nÄ±p alÄ±nmadÄ±ÄŸÄ± ile ilgilenmez                                        |
| Hedef Etkili  | Verinin bus'a aktarÄ±ldÄ±ÄŸÄ± hakkÄ±nda bilgi yoktur, el sÄ±kÄ±ÅŸma yÃ¶ntemi ile Ã§Ã¶zÃ¼lÃ¼r |
