<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:40:31.4031</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7009585</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>동시 USB 통신 기능이 있는 시스템 온 칩</inventionTitle><inventionTitleEng>SYSTEM ON A CHIP WITH SIMULTANEOUS USB COMMUNICATIONS</inventionTitleEng><openDate>2024.04.12</openDate><openNumber>10-2024-0047454</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.06.11</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.03.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 제1 측면과 제2 측면을 갖는 프레임, 상기 프레임의 제1 측면으로부터 연장되는 제1 안경다리, 상기 프레임의 제2 측면으로부터 연장되는 제2 안경다리, 전자 컴포넌트들; 상기 전자 컴포넌트들의 제1 세트에 결합된 상기 프레임의 제1 측면에 인접한 제1 시스템 온 칩(SoC), 상기 제2 측면에 인접한 제2 시스템 온 칩 — 상기 제2 SoC는 상기 제1 SoC에 그리고 상기 복수의 전자 컴포넌트들의 제2 세트에 결합됨 — 을 포함하는 아이웨어. 제1 SoC로는 제1 동작 세트를 수행하고 제2 SoC로는 제2 동작 세트를 수행함으로써 제1 SoC와 제2 SoC 사이에 프로세싱 작업 부하들의 균형이 맞추어진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.02</internationOpenDate><internationOpenNumber>WO2023027862</internationOpenNumber><internationalApplicationDate>2022.07.29</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/038886</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 아이웨어로서,제1 측면과 제2 측면을 갖는 프레임;복수의 전자 컴포넌트들; 및상기 프레임의 제1 측면에 인접한 시스템 온 칩(SoC)을 포함하고, 상기 SoC는 제1 USB(universal serial bus) 서브 연결 인터페이스와 제2 USB 서브 연결 인터페이스를 갖는 USB 연결 인터페이스를 포함하는 USB 컴포넌트를 갖고, 상기 제1 USB 서브 연결 인터페이스는 상기 복수의 전자 컴포넌트들 중 하나에 결합되고 상기 제2 USB 서브 연결 인터페이스는 상기 복수의 전자 컴포넌트들 중 다른 하나 또는 외부 디바이스 중 하나에 결합되는, 아이웨어.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 USB 서브 연결 인터페이스에 결합된 적어도 하나의 주변 컴포넌트 및 상기 제2 USB 서브 연결 인터페이스에 결합된 적어도 하나의 외부에서 액세스 가능한 커넥터를 추가로 포함하는, 아이웨어.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 USB 컴포넌트의 제1 USB 서브 연결 인터페이스는 고속(HS) USB 통신을 위해 구성되고 상기 USB 컴포넌트의 제2 USB 서브 연결 인터페이스는 초고속(SS) USB 통신을 위해 구성되는, 아이웨어.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 SoC의 USB 컴포넌트는 통신을 위해 호스트 상태에서는 상기 제1 USB 서브 연결 인터페이스를 통한 HS USB 통신을 위해 그리고 디바이스 상태에서는 상기 제2 USB 서브 연결 인터페이스를 통한 SS USB 통신을 위해 구성되는, 아이웨어.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 USB 연결 인터페이스는 USB 3.0 연결 인터페이스 핀아웃을 갖고, 상기 제1 USB 서브 연결 인터페이스는 USB 2.0 통신은 지원하지만 USB 3.0 통신은 지원하지 않는 상기 USB 3.0 연결 인터페이스 핀아웃의 제1 서브세트를 갖고, 상기 제2 USB 서브 연결 인터페이스는 USB 3.0 통신을 지원하는 상기 USB 3.0 연결 인터페이스 핀아웃의 제2 서브세트를 갖는, 아이웨어.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서,상기 적어도 하나의 주변 컴포넌트는 USB 허브 또는 모뎀 중 적어도 하나를 포함하고 상기 외부 디바이스는 퍼스널 컴퓨터인, 아이웨어.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 복수의 전자 컴포넌트들 중 하나는 다른 SoC이고 상기 다른 SoC는 상기 프레임의 제2 측면에 인접해 있는, 아이웨어.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 복수의 전자 컴포넌트들 중 다른 하나는 USB 허브 또는 모뎀을 포함하고 상기 외부 디바이스는 퍼스널 컴퓨터인, 아이웨어.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 복수의 전자 컴포넌트들은 추가적인 SoC를 포함하고, 상기 다른 SoC는 상기 제1 USB 연결 인터페이스에 결합된 제3 USB 서브 연결 인터페이스와 제4 USB 서브 연결 인터페이스를 갖는 다른 USB 연결 인터페이스를 갖고, 상기 제4 USB 서브 연결 인터페이스는 상기 추가적인 SoC에 결합되는, 아이웨어.</claim></claimInfo><claimInfo><claim>10. 제1 USB(universal serial bus) 서브 연결 인터페이스와 제2 USB 서브 연결 인터페이스를 갖는 USB 연결 인터페이스를 포함하는 USB 컴포넌트를 갖는 시스템 온 칩(SoC)을 포함하는 아이웨어와 함께 사용하기 위한 방법으로서,상기 제1 USB 서브 연결 인터페이스를 통해 제1 컴포넌트와의 통신을 확립하는 단계;상기 제2 USB 서브 연결 인터페이스를 통해 제2 컴포넌트와의 통신을 확립하는 단계;상기 제1 USB 서브 연결 인터페이스를 통해 상기 제1 컴포넌트와 통신하고 상기 제2 USB 서브 연결 인터페이스를 통해 상기 제2 컴포넌트와 통신하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,고속(HS) USB 통신을 위해 상기 USB 컴포넌트의 제1 USB 서브 연결 인터페이스를 구성하는 단계; 및초고속(SS) USB 통신을 위해 상기 USB 컴포넌트의 제2 USB 서브 연결 인터페이스를 구성하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,고속(HS) USB 통신을 위해 상기 USB 컴포넌트의 제1 USB 서브 연결 인터페이스를 구성하는 단계는 호스트 상태에서 상기 제1 서브 연결 인터페이스를 통한 HS USB 통신을 위해 상기 SoC의 USB 컴포넌트를 구성하는 단계를 포함하고;초고속(SS) USB 통신을 위해 상기 USB 컴포넌트의 제2 USB 서브 연결 인터페이스를 구성하는 단계는 디바이스 상태에서 상기 제2 서브 연결 인터페이스를 통한 SS USB 통신을 위해 상기 SoC의 USB 컴포넌트를 구성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 USB 연결 인터페이스는 USB 3.0 연결 인터페이스 핀아웃을 갖고, 상기 제1 USB 서브 연결 인터페이스는 USB 2.0 통신은 지원하지만 USB 3.0 통신은 지원하지 않는 상기 USB 3.0 연결 인터페이스 핀아웃의 제1 서브세트를 갖고, 상기 제2 USB 서브 연결 인터페이스는 USB 3.0 통신을 지원하는 상기 USB 3.0 연결 인터페이스 핀아웃의 제2 서브세트를 갖는, 방법.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서,상기 아이웨어는 상기 제1 USB 서브 연결 인터페이스에 결합된 적어도 하나의 주변 컴포넌트 및 상기 제2 USB 서브 연결 인터페이스에 결합된 외부 디바이스의 적어도 하나의 주변 컴포넌트를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서,상기 SoC는 아이웨어용 프레임의 제1 측면에 인접해 있고 다른 SoC는 상기 아이웨어 프레임의 제2 측면에 인접해 있는, 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 아이웨어는 복수의 전자 컴포넌트들을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 복수의 전자 컴포넌트들은 추가적인 SoC를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제1 USB(universal serial bus) 서브 연결 인터페이스와 제2 USB 서브 연결 인터페이스를 갖는 USB 연결 인터페이스를 포함하는 USB 컴포넌트를 갖는 시스템 온 칩(SoC)을 포함하는 아이웨어와 함께 사용하기 위한 명령어들을 갖는 비일시적 컴퓨터 판독 가능 매체로서, 상기 명령어들은, 프로세서에 의해 실행될 때 상기 아이웨어를:상기 제1 USB 서브 연결 인터페이스를 통해 제1 컴포넌트와의 통신을 확립하고;상기 제2 USB 서브 연결 인터페이스를 통해 제2 컴포넌트와의 통신을 확립하고;상기 제1 USB 서브 연결 인터페이스를 통해 상기 제1 컴포넌트와 통신하고 상기 제2 USB 서브 연결 인터페이스를 통해 상기 제2 컴포넌트와 통신하도록 구성하는, 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 명령어들은, 상기 프로세서에 의해 실행될 때, 상기 아이웨어를:고속(HS) USB 통신을 위해 상기 USB 컴포넌트의 제1 USB 서브 연결 인터페이스를 구성하고;초고속(SS) USB 통신을 위해 상기 USB 컴포넌트의 제2 USB 서브 연결 인터페이스를 구성하도록 추가로 구성하는, 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,고속(HS) USB 통신을 위해 상기 USB 컴포넌트의 제1 USB 서브 연결 인터페이스를 구성하기 위해, 상기 SoC의 USB 컴포넌트는 호스트 상태에서 상기 제1 서브 연결 인터페이스를 통한 HS USB 통신을 위해 구성되고;초고속(SS) USB 통신을 위해 상기 USB 컴포넌트의 제2 USB 서브 연결 인터페이스를 구성하기 위해, 상기 SoC의 USB 컴포넌트는 디바이스 상태에서 상기 제2 서브 연결 인터페이스를 통한 SS USB 통신을 위해 구성되는, 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 산타 모니카 써티퍼스트 스트리트 ****</address><code>520140253774</code><country>미국</country><engName>SNAP INC.</engName><name>스냅 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>VADIVELU, Praveen Babu</engName><name>바디벨루, 프라빈 바부</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>HEGER, Jason</engName><name>헤게르, 제이슨</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>NILLES, Gerald</engName><name>닐스, 제랄드</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>FEINMAN, Alex</engName><name>파인만, 알렉스</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>HU, Dunxu</engName><name>후, 둔쑤</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.24</priorityApplicationDate><priorityApplicationNumber>17/409,895</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.03.21</receiptDate><receiptNumber>1-1-2024-0319541-03</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.03.26</receiptDate><receiptNumber>1-5-2024-0053272-47</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.06.11</receiptDate><receiptNumber>1-1-2025-0651445-51</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247009585.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ceb91d785b8d7da0d8e8bbd3f7c579b2ea95178fec53e0b874f88c2e5415dd6d7ba03768b61e409a67a9fe49e2aedb78450157a04a8f598d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfafe09ec83c3258dec6c6490ce6eee06664206085b0a4e5745ea4e0edcea054a8a13b957ec1c9cf4f94f067d991eb72323249f991fd69fbc1</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>