\newcommand{\h}{handout,%
}

\input{preamble.tex}

\title[Оперативная память]{Архитектура компьютеров\texorpdfstring{\\}{ }Лекция 5. Оперативная память}

\begin{document}

\begin{frame}
\titlepage
\end{frame}

\begin{frame}
\frametitle{Содержание}
\tableofcontents
\end{frame}

\section {Логическая организация оперативной памяти}

\subsection {Биты и байты}

\begin{frame}
\frametitle{Биты}
\pause{\begin{itemize}[<+->]\itemsep=.5cm
    \item Почему двоичная система?
    \item Двоично-десятичный код (binary-coded decimals, BCD).
    \item Воображаемый пример: 10-разрядные запоминающие устройства.
    \item Квантовые биты \pause (двумерное комплексное линейное пространство состояний вместо двух состояний).
\end{itemize}}
\end{frame}

\begin{frame}
\frametitle{Понятие «ячейки памяти»}
\vspace{-.2cm}\screenshotw{10cm}{bytes-example.png}
\pause{\vspace{-.4cm}\begin{itemize}
    \item Адресное пространство.
\end{itemize}}
\end{frame}

\begin{frame}[fragile]
\frametitle{Примеры}
%\screenshotw{8cm}{byte-variants.png}
\centering
\begin{tabular}{lp{2.1cm}}
    \toprule
    \textbf{Компьютер} & \textbf{Число битов в ячейке}\\
    \midrule
    Burroughs B1700  & 1 \\
    IBM PC           & 8 \\
    DEC PDP-8        & 12\\
    IBM 1130         & 16\\
    DEC PDP-15       & 18\\
    XDS 940          & 24\\
    Electrologica X8 & 27\\
    XDS Sigma 9      & 32\\
    Honeywell 6180   & 36\\
    CDC 3600         & 48\\
    CDC Cyber        & 60\\
    \bottomrule
\end{tabular}

\pause{\begin{itemize}
    \item Cell — location — byte — octet — char.
\end{itemize}}
\end{frame}

\subsection {Байты и слова: порядок байт}

\begin{frame}
\frametitle{Порядок байт в слове (Endianness)}

\begin{itemize}[<+->]
    \item Память байт-ориентирована, процессор словно-ориентирован.
    \item Как представлено число 1 в оперативной памяти\\
           32-разрядной машины?
\end{itemize}

\pause
%\screenshotw{11cm}{endianness.png}

{\centering\footnotesize
\begin{tabular}{ccccc}
    \toprule
    \textbf{Порядок}
        & \textbf{\Wrapped{Первый байт\\(младший адрес)}}
        & \textbf{\Wrapped{Средние\\байты}}
        & \textbf{\Wrapped{Последний байт\\(старший адрес)}}
        & \textbf{\Wrapped{Число 1000 (0x3E8)\\в двух байтах}}
        \\
    \midrule
    \Wrapped{Прямой\\ \scriptsize(big-endian)}
        & старший
        & …
        & младший
        & 03 E8
        \\
    \Wrapped{Обратный\\ \scriptsize(little-endian)}
        & младший
        & …
        & старший
        & E8 03
        \\
    \bottomrule
\end{tabular}}

\pause\small
\begin{block}{История}
\begin{itemize}
    \item Danny Cohen (1980-04-01): “On Holy Wars and a Plea for Peace”.
    \item NUXI problem.
\end{itemize}
\end{block}

\end{frame}


\begin{frame}{Пример: 0A0B0C0D$_{\text{h}}$}
\begin{columns}
    \column{11.5cm}
\begin{itemize}\itemsep=10pt
    \item 8-битный байт, прямой (big) порядок: \pause\hfill \texttt{|0A|0B|0C|0D|};
    \pause\item 8-битный байт, обратный (little) порядок:\pause\hfill \texttt{|0D|0C|0B|0A|};
    \pause\item 16-битный байт, прямой (big) порядок:\pause\hfill \texttt{|0A0B|0C0D|};
    \pause\item 16-битный байт, обратный (little) порядок:\pause\hfill \texttt{|0C0D|0A0B|}.
\end{itemize}
    \column{0cm}
\end{columns}
\end{frame}

\begin{frame}{Какой порядок выбрать?}
\pause
\begin{itemize}[<+->]\itemsep=.5cm
    \item Прямой порядок привычней для человека;
    \item обратный порядок упрощает адресацию;
    \item обратный порядок упрощает реализацию арифметики\\
         в простых машинах.
\end{itemize}
\end{frame}

\begin{frame}{Примеры реализации}
\begin{itemize}[<+->]\itemsep=.5cm
    \item Прямой порядок (aka \emph{big-endian order} aka \emph{network order}):\\
    IBM System 360/370/.../z, Motorolla 68000, Atmel AVR32;

    \item обратный порядок (aka \emph{little-endian order}):\\
    x86(-64), Atmel AVR, DEC VAX;

    \item переключаемый порядок (bi-endian): ARMv3+, SPARC V9+, MIPS;

    \item middle-endian: PDP-11.
\end{itemize}
\end{frame}

\section {Сверхоперативная память: кэш-память}

\begin{frame}{Устройство и основные идеи}
\screenshotw{7cm}{cache-memory.png}
\pause{\begin{itemize}[<+->]
    \item \link%
    {http://en.wikipedia.org/wiki/Von_Neumann_architecture\#Von_Neumann_bottleneck}%
    {W: Von Neumann bottleneck} и закон Мура;
    \item принцип локальности (locality of reference);
    \item кэш-линейки (lines) и кэш-записи (entries);
    \item формула: если $c$~— среднее время доступа к кэш-памяти,
           \\$m$~— к основной памяти, а $h$~— доля кэш-промахов, то:

    \begin{center}
    среднее время доступа к данным = \onslide<6->{$c + h \cdot m$}.
    \end{center}
\end{itemize}}
\end{frame}

\begin{frame}{Вопросы проектирования кэш-памяти}
\begin{enumerate}[<+->]\itemsep=.5cm
    \item Алгоритмы (политики) замещения (LRU, LFU, etc.).
    \item Политики обратной записи (сквозная, отложенная).
%    \item Простои процессора (спекулятивное исполнение, HyperThreading).
    \item Формат кэш-записи:
    \begin{tabular}{|c|c|c|}
    \hline
    тег & данные & флаги\\
    \hline
    \end{tabular}.
    \item Ассоциативность
    \begin{itemize}
        \item полная ассоциативность,
        \item прямое отображение,
        \item 2-канальный множественно-ассоциативный случай.
    \end{itemize}
\end{enumerate}
\end{frame}

\begin{frame}{Пример: ядро K8 в процессоре AMD Athlon 64}
\screenshotw{11cm}{cache-athlon.pdf}
\end{frame}

\end{document}

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%  КОНЕЦ  %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
