# Verilog基本编写规范 

## 一、宏定义文件的编写规范  
>1.设计文件包含的宏定义文件命名为`"Define.v"`；  
>2.仿真文件与设计文件共用一个宏定义文件；  
>3.宏定义的变量名使用`驼峰命名`原则；  
>4.宏定义的值在`右侧`对齐。  

## 二、模块的信号定义与命名原则  
>1.输入信号一律定义为`wire`型；  
>2.若输出信号需要锁存，则定义为`reg`型；  
>3.若输出信号不需要锁存，则定义为`wire`型；   
>4.顶层文件的输入输出一律为`wire`型；  
>5.顶层文件的输入信号名为`i_<信号名>`；  
>6.顶层文件的输出信号名为`o_<信号名>`；  
>7.顶层模块内部各模块相连接的共用信号名为`<m1>_<m2>_<信号名>`。  

## 三、仿真文件的编写规范  
>1.只有一个的仿真文件命名为`"TestBench"`；  
>2.若有多个仿真文件，仿真文件命名为`"TestBench_<模块名>"`；  
>3.仿真文件中连接模块输入信号的变量定义为`reg`，连接输出信号的变量定义为`wire`。  

## 四、设计文件的格式编写规范  
>1.对于
```verilog
begin
	...
end
```
语句，语句内部内容严格缩进1个tab；  
>2.对于
```Verilog
if 
	...
else
```
语句，一律使用
```Verilog
begin
	...
end
```
语句编辑内容，并且每个分支块空隔一行；  
>3.输出为`reg`型的信号赋值使用
```Verilog
always @ * 
begin
	...
end
``` 
>4.输出为`wire`型的信号赋值使用
```Verilog
assgin
```

>5.需要进行初始化处理的输出必须加入`reset`信号，并使用下面的语句进行初始化操作
```Verilog
always @ (reset)
begin
	if(reset == `ResetEnable)
	begin
	//初始化操作
	end

	else
	begin
	//功能定义
	end
end
````