srcs = files([
    'sim_mega168.c',
    'sim_megax4.c',
    'sim_mega169.c',
    'sim_mega644.c',
    'sim_mega48.c',
    'sim_mega164.c',
    'sim_tiny25.c',
    'sim_mega128.c',
    'sim_mega2560.c',
    'sim_mega328.c',
    'sim_mega128rfa1.c',
    'sim_mega32.c',
    'sim_tiny2313.c',
    'sim_90usb162.c',
    'sim_tiny84.c',
    'sim_mega1280.c',
    'sim_tiny44.c',
    'sim_tiny24.c',
    'sim_tiny45.c',
    'sim_tiny85.c',
    'sim_mega16.c',
    'sim_megax.c',
    'sim_mega1281.c',
    'sim_mega324a.c',
    'sim_mega88.c',
    'sim_tinyx4.c',
    'sim_mega8.c',
    'sim_megaxm1.c',
    'sim_tinyx5.c',
    'sim_mega16m1.c',
    'sim_tiny13.c',
    'sim_mega1284.c',
    'sim_megax8.c',
    ])
#simavr_cores_lib = library('simavr-cores', 
#                           srcs,
#                           native: true,
#                           include_directories: simavr_incdir)
