Timing Analyzer report for Led_blinking_wButton
Thu Apr 18 15:59:45 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Led_blinking_wButton                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; clock_divider:inst3|pulse ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst3|pulse } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 210.35 MHz ; 210.35 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.754 ; -56.832            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.508 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -43.149       ;
; clock_divider:inst3|pulse ; -1.487 ; -1.487        ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.754 ; clock_divider:inst3|count[10] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.675      ;
; -3.691 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.612      ;
; -3.668 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.589      ;
; -3.645 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.566      ;
; -3.587 ; clock_divider:inst3|count[19] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.507      ;
; -3.571 ; clock_divider:inst3|count[13] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.491      ;
; -3.542 ; clock_divider:inst3|count[17] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.462      ;
; -3.540 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.461      ;
; -3.524 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.445      ;
; -3.515 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.436      ;
; -3.480 ; clock_divider:inst3|count[16] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.400      ;
; -3.437 ; clock_divider:inst3|count[18] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.357      ;
; -3.435 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.356      ;
; -3.410 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.331      ;
; -3.344 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.265      ;
; -3.329 ; clock_divider:inst3|count[12] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.250      ;
; -3.302 ; clock_divider:inst3|count[21] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.222      ;
; -3.300 ; clock_divider:inst3|count[23] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.220      ;
; -3.273 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.194      ;
; -3.252 ; clock_divider:inst3|count[14] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.172      ;
; -3.245 ; clock_divider:inst3|count[25] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.165      ;
; -3.203 ; clock_divider:inst3|count[20] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.123      ;
; -3.143 ; clock_divider:inst3|count[11] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.063      ;
; -3.042 ; clock_divider:inst3|count[22] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.962      ;
; -2.960 ; clock_divider:inst3|count[24] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.880      ;
; -2.939 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.860      ;
; -2.926 ; clock_divider:inst3|count[15] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.846      ;
; -2.922 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.842      ;
; -2.848 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.769      ;
; -2.831 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.751      ;
; -2.790 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.711      ;
; -2.773 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.693      ;
; -2.714 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.633      ;
; -2.714 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.633      ;
; -2.714 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.633      ;
; -2.707 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.626      ;
; -2.707 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.626      ;
; -2.707 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.626      ;
; -2.703 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.624      ;
; -2.695 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.614      ;
; -2.695 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.614      ;
; -2.695 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.614      ;
; -2.691 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.610      ;
; -2.691 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.610      ;
; -2.691 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.610      ;
; -2.686 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.606      ;
; -2.681 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.601      ;
; -2.659 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.579      ;
; -2.653 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.573      ;
; -2.648 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.569      ;
; -2.632 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.552      ;
; -2.631 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.551      ;
; -2.623 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.543      ;
; -2.622 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.543      ;
; -2.615 ; clock_divider:inst3|count[11] ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.535      ;
; -2.598 ; clock_divider:inst3|count[11] ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.517      ;
; -2.586 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.505      ;
; -2.586 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.505      ;
; -2.586 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.505      ;
; -2.582 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.502      ;
; -2.570 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.489      ;
; -2.570 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.489      ;
; -2.570 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.489      ;
; -2.565 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.485      ;
; -2.565 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.485      ;
; -2.564 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.484      ;
; -2.562 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.482      ;
; -2.561 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.480      ;
; -2.561 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.480      ;
; -2.561 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.480      ;
; -2.550 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.471      ;
; -2.549 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.469      ;
; -2.548 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.468      ;
; -2.542 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.462      ;
; -2.541 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.541 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.541 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.461      ;
; -2.540 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.458      ;
; -2.540 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.458      ;
; -2.540 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.458      ;
; -2.535 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.455      ;
; -2.535 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.455      ;
; -2.533 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.453      ;
; -2.516 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.437      ;
; -2.513 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.433      ;
; -2.504 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.424      ;
; -2.501 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.422      ;
; -2.484 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.404      ;
; -2.481 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.400      ;
; -2.481 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.400      ;
; -2.481 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.400      ;
; -2.477 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.397      ;
; -2.476 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.397      ;
; -2.474 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.394      ;
; -2.456 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.375      ;
; -2.456 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.375      ;
; -2.456 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.375      ;
; -2.451 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.083     ; 3.369      ;
; -2.417 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.337      ;
; -2.405 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.325      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.508 ; clock_divider:inst3|count[25] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.082      ; 0.802      ;
; 0.760 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[1]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; clock_divider:inst3|count[17] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[2]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; clock_divider:inst3|count[23] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; clock_divider:inst3|count[24] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.778 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[0]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.072      ;
; 1.080 ; clock_divider:inst3|pulse     ; clock_divider:inst3|pulse     ; clock_divider:inst3|pulse ; clk         ; 0.000        ; 2.617      ; 4.190      ;
; 1.115 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[2]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.117 ; clock_divider:inst3|count[23] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.118 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.412      ;
; 1.121 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.083      ; 1.416      ;
; 1.122 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[1]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.416      ;
; 1.123 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.123 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.124 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; clock_divider:inst3|count[24] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.419      ;
; 1.126 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.420      ;
; 1.131 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[2]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.425      ;
; 1.132 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.426      ;
; 1.132 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.426      ;
; 1.133 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.134 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.428      ;
; 1.135 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.429      ;
; 1.161 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[22] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.455      ;
; 1.163 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[19] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.457      ;
; 1.164 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[18] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.458      ;
; 1.165 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[9]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.459      ;
; 1.245 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.539      ;
; 1.246 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.540      ;
; 1.246 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.540      ;
; 1.246 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.541      ;
; 1.248 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.542      ;
; 1.248 ; clock_divider:inst3|count[23] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.542      ;
; 1.248 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.542      ;
; 1.254 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.548      ;
; 1.255 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; clock_divider:inst3|count[17] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.550      ;
; 1.257 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.551      ;
; 1.258 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.552      ;
; 1.261 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.083      ; 1.556      ;
; 1.262 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.083      ; 1.557      ;
; 1.262 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.556      ;
; 1.263 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.557      ;
; 1.264 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.558      ;
; 1.265 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.265 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.559      ;
; 1.266 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.560      ;
; 1.270 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.083      ; 1.565      ;
; 1.271 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.565      ;
; 1.272 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.566      ;
; 1.274 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.568      ;
; 1.275 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.569      ;
; 1.275 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.569      ;
; 1.307 ; clock_divider:inst3|count[14] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.081      ; 1.600      ;
; 1.335 ; clock_divider:inst3|count[14] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.081      ; 1.628      ;
; 1.385 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.679      ;
; 1.386 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.680      ;
; 1.386 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.680      ;
; 1.387 ; clock_divider:inst3|count[17] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.681      ;
; 1.388 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.083      ; 1.683      ;
; 1.388 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.682      ;
; 1.388 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.682      ;
; 1.395 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.689      ;
; 1.396 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.690      ;
; 1.396 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.690      ;
; 1.397 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.691      ;
; 1.401 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.083      ; 1.696      ;
; 1.402 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[6]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.696      ;
; 1.402 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.083      ; 1.697      ;
; 1.402 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.696      ;
; 1.403 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[8]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.697      ;
; 1.403 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.697      ;
; 1.403 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.697      ;
; 1.405 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.083      ; 1.700      ;
; 1.405 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.699      ;
; 1.406 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.700      ;
; 1.411 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.083      ; 1.706      ;
; 1.414 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.708      ;
; 1.414 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.708      ;
; 1.414 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.082      ; 1.708      ;
; 1.447 ; clock_divider:inst3|count[14] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.081      ; 1.740      ;
+-------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 223.06 MHz ; 223.06 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.483 ; -49.032           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.469 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -43.149       ;
; clock_divider:inst3|pulse ; -1.487 ; -1.487        ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.483 ; clock_divider:inst3|count[10] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.413      ;
; -3.438 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.368      ;
; -3.403 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.333      ;
; -3.383 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.313      ;
; -3.323 ; clock_divider:inst3|count[13] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.252      ;
; -3.322 ; clock_divider:inst3|count[19] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.251      ;
; -3.286 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.216      ;
; -3.261 ; clock_divider:inst3|count[17] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.190      ;
; -3.261 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.191      ;
; -3.256 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.186      ;
; -3.222 ; clock_divider:inst3|count[18] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.151      ;
; -3.208 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.138      ;
; -3.199 ; clock_divider:inst3|count[16] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 4.128      ;
; -3.167 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.097      ;
; -3.131 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.061      ;
; -3.093 ; clock_divider:inst3|count[12] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.023      ;
; -3.087 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.017      ;
; -3.030 ; clock_divider:inst3|count[23] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.959      ;
; -3.030 ; clock_divider:inst3|count[21] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.959      ;
; -3.020 ; clock_divider:inst3|count[25] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.949      ;
; -2.997 ; clock_divider:inst3|count[14] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.926      ;
; -2.940 ; clock_divider:inst3|count[20] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.869      ;
; -2.843 ; clock_divider:inst3|count[11] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.772      ;
; -2.831 ; clock_divider:inst3|count[22] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.760      ;
; -2.733 ; clock_divider:inst3|count[24] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.662      ;
; -2.699 ; clock_divider:inst3|count[15] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.628      ;
; -2.587 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.517      ;
; -2.515 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.444      ;
; -2.515 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.444      ;
; -2.515 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.444      ;
; -2.504 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.434      ;
; -2.493 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.423      ;
; -2.480 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.409      ;
; -2.480 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.409      ;
; -2.480 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.409      ;
; -2.460 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.389      ;
; -2.460 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.389      ;
; -2.460 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.389      ;
; -2.458 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.388      ;
; -2.416 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.345      ;
; -2.416 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.345      ;
; -2.416 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.345      ;
; -2.410 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.340      ;
; -2.379 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.309      ;
; -2.364 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.294      ;
; -2.363 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.292      ;
; -2.363 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.292      ;
; -2.363 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.292      ;
; -2.358 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.288      ;
; -2.358 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.288      ;
; -2.357 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.287      ;
; -2.338 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.267      ;
; -2.338 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.267      ;
; -2.338 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.267      ;
; -2.336 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.266      ;
; -2.333 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.262      ;
; -2.333 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.262      ;
; -2.333 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.262      ;
; -2.323 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.253      ;
; -2.323 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.253      ;
; -2.318 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.248      ;
; -2.313 ; clock_divider:inst3|count[11] ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.242      ;
; -2.303 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.233      ;
; -2.303 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.233      ;
; -2.286 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.216      ;
; -2.285 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.215      ;
; -2.285 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.215      ;
; -2.285 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.215      ;
; -2.285 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.214      ;
; -2.285 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.214      ;
; -2.285 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.214      ;
; -2.267 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.197      ;
; -2.266 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.194      ;
; -2.266 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.194      ;
; -2.266 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.194      ;
; -2.263 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.191      ;
; -2.246 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.176      ;
; -2.244 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.173      ;
; -2.244 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.173      ;
; -2.244 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.173      ;
; -2.243 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.173      ;
; -2.242 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.172      ;
; -2.225 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.155      ;
; -2.219 ; clock_divider:inst3|count[11] ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.148      ;
; -2.210 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.140      ;
; -2.208 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.137      ;
; -2.208 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.137      ;
; -2.208 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.137      ;
; -2.206 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.136      ;
; -2.203 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.133      ;
; -2.193 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.123      ;
; -2.186 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.116      ;
; -2.181 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.111      ;
; -2.181 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.111      ;
; -2.180 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.110      ;
; -2.176 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.106      ;
; -2.176 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.106      ;
; -2.164 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.093      ;
; -2.164 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.093      ;
; -2.164 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.093      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                         ;
+-------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.469 ; clock_divider:inst3|count[25] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.704 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.706 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[2]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[1]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; clock_divider:inst3|count[24] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; clock_divider:inst3|count[17] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; clock_divider:inst3|count[23] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.727 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[0]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 0.995      ;
; 1.024 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.074      ; 1.293      ;
; 1.025 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[1]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; clock_divider:inst3|count[24] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[2]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.031 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.033 ; clock_divider:inst3|count[23] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.033 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.034 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.302      ;
; 1.040 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.308      ;
; 1.040 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.308      ;
; 1.040 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[2]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.308      ;
; 1.042 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.310      ;
; 1.043 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.046 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.057 ; clock_divider:inst3|pulse     ; clock_divider:inst3|pulse     ; clock_divider:inst3|pulse ; clk         ; 0.000        ; 2.406      ; 3.918      ;
; 1.076 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[22] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.344      ;
; 1.078 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[19] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.346      ;
; 1.079 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[18] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.347      ;
; 1.080 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[9]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.348      ;
; 1.120 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.125 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.393      ;
; 1.125 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.128 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; clock_divider:inst3|count[23] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.146 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.074      ; 1.415      ;
; 1.146 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.074      ; 1.415      ;
; 1.147 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.415      ;
; 1.147 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.415      ;
; 1.149 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.150 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.152 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.420      ;
; 1.152 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.420      ;
; 1.153 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.421      ;
; 1.153 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.421      ;
; 1.154 ; clock_divider:inst3|count[17] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.155 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.423      ;
; 1.156 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.424      ;
; 1.161 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.074      ; 1.430      ;
; 1.162 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.430      ;
; 1.163 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.431      ;
; 1.167 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.435      ;
; 1.167 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.435      ;
; 1.168 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.436      ;
; 1.169 ; clock_divider:inst3|count[14] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.437      ;
; 1.242 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.510      ;
; 1.244 ; clock_divider:inst3|count[14] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.512      ;
; 1.247 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.515      ;
; 1.247 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.515      ;
; 1.248 ; clock_divider:inst3|count[17] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.516      ;
; 1.250 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.250 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.074      ; 1.519      ;
; 1.250 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.518      ;
; 1.268 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.074      ; 1.537      ;
; 1.268 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.074      ; 1.537      ;
; 1.269 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.537      ;
; 1.269 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.537      ;
; 1.270 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.538      ;
; 1.271 ; clock_divider:inst3|pulse     ; clock_divider:inst3|pulse     ; clock_divider:inst3|pulse ; clk         ; -0.500       ; 2.406      ; 3.632      ;
; 1.272 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.540      ;
; 1.273 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.074      ; 1.542      ;
; 1.274 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.542      ;
; 1.275 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.543      ;
; 1.275 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.543      ;
; 1.276 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.544      ;
; 1.277 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.545      ;
; 1.283 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.074      ; 1.552      ;
; 1.287 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.555      ;
; 1.288 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.556      ;
; 1.289 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.557      ;
; 1.291 ; clock_divider:inst3|count[14] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.559      ;
; 1.309 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[8]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 1.577      ;
+-------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.083 ; -10.733           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.204 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -31.737       ;
; clock_divider:inst3|pulse ; -1.000 ; -1.000        ;
+---------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.083 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 2.035      ;
; -1.019 ; clock_divider:inst3|count[10] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.971      ;
; -1.002 ; clock_divider:inst3|count[19] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.953      ;
; -0.985 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.937      ;
; -0.971 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.923      ;
; -0.949 ; clock_divider:inst3|count[13] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.900      ;
; -0.944 ; clock_divider:inst3|count[18] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.895      ;
; -0.932 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.884      ;
; -0.930 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.882      ;
; -0.923 ; clock_divider:inst3|count[17] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.874      ;
; -0.923 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.875      ;
; -0.921 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.873      ;
; -0.916 ; clock_divider:inst3|count[16] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.867      ;
; -0.883 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.835      ;
; -0.881 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.833      ;
; -0.868 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.820      ;
; -0.852 ; clock_divider:inst3|count[14] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.802      ;
; -0.851 ; clock_divider:inst3|count[23] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.802      ;
; -0.845 ; clock_divider:inst3|count[21] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.796      ;
; -0.832 ; clock_divider:inst3|count[12] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.784      ;
; -0.822 ; clock_divider:inst3|count[25] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.773      ;
; -0.817 ; clock_divider:inst3|count[11] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.767      ;
; -0.792 ; clock_divider:inst3|count[20] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.743      ;
; -0.768 ; clock_divider:inst3|count[22] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.719      ;
; -0.735 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.716 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.668      ;
; -0.703 ; clock_divider:inst3|count[24] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.654      ;
; -0.686 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.637      ;
; -0.679 ; clock_divider:inst3|count[15] ; clock_divider:inst3|pulse     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.630      ;
; -0.667 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.619      ;
; -0.663 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.614      ;
; -0.645 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.595      ;
; -0.645 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.595      ;
; -0.645 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.595      ;
; -0.644 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.596      ;
; -0.636 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.587      ;
; -0.632 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.622 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.618 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.569      ;
; -0.605 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.556      ;
; -0.601 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.552      ;
; -0.599 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.550      ;
; -0.599 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.551      ;
; -0.593 ; clock_divider:inst3|count[11] ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.542      ;
; -0.591 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.542      ;
; -0.583 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.583 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.534      ;
; -0.582 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.533      ;
; -0.580 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.532      ;
; -0.576 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.526      ;
; -0.576 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.526      ;
; -0.576 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.526      ;
; -0.574 ; clock_divider:inst3|count[11] ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.524      ;
; -0.571 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.523      ;
; -0.568 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.519      ;
; -0.564 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.515      ;
; -0.560 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.511      ;
; -0.557 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.509      ;
; -0.554 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.505      ;
; -0.554 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.505      ;
; -0.552 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.503      ;
; -0.551 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.502      ;
; -0.547 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.497      ;
; -0.547 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.497      ;
; -0.547 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.497      ;
; -0.533 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.484      ;
; -0.532 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.484      ;
; -0.532 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.532 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.482      ;
; -0.531 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.482      ;
; -0.529 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.480      ;
; -0.523 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.474      ;
; -0.515 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.466      ;
; -0.514 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[19] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.514 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[18] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.465      ;
; -0.513 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.464      ;
; -0.512 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.464      ;
; -0.500 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[21] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.451      ;
; -0.500 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.451      ;
; -0.499 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.451      ;
; -0.498 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.450      ;
; -0.498 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.447      ;
; -0.496 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[20] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.447      ;
; -0.496 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.447      ;
; -0.496 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[23] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.447      ;
; -0.494 ; clock_divider:inst3|count[11] ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.443      ;
; -0.493 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.443      ;
; -0.493 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.443      ;
; -0.493 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.443      ;
; -0.492 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.442      ;
; -0.492 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.442      ;
; -0.492 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.442      ;
; -0.490 ; clock_divider:inst3|count[11] ; clock_divider:inst3|count[24] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.439      ;
; -0.489 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[11] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.441      ;
; -0.486 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.437      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                         ;
+-------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.204 ; clock_divider:inst3|count[25] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.303 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[2]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; clock_divider:inst3|count[24] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clock_divider:inst3|count[17] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[1]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; clock_divider:inst3|count[23] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.313 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[0]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.316 ; clock_divider:inst3|pulse     ; clock_divider:inst3|pulse     ; clock_divider:inst3|pulse ; clk         ; 0.000        ; 1.191      ; 1.716      ;
; 0.452 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.454 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[2]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; clock_divider:inst3|count[23] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[22] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[19] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.038      ; 0.582      ;
; 0.461 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[18] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[9]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[1]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; clock_divider:inst3|count[24] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[2]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.467 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.515 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; clock_divider:inst3|count[23] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; clock_divider:inst3|count[17] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.523 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.038      ; 0.648      ;
; 0.527 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.038      ; 0.649      ;
; 0.528 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[3]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.529 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.529 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.038      ; 0.651      ;
; 0.530 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; clock_divider:inst3|count[22] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; clock_divider:inst3|count[14] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.531 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[4]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; clock_divider:inst3|count[14] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.655      ;
; 0.535 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.561 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[6]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.682      ;
; 0.562 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[8]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.683      ;
; 0.581 ; clock_divider:inst3|count[3]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.702      ;
; 0.582 ; clock_divider:inst3|count[13] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.703      ;
; 0.583 ; clock_divider:inst3|count[1]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; clock_divider:inst3|count[21] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.704      ;
; 0.583 ; clock_divider:inst3|count[17] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.704      ;
; 0.585 ; clock_divider:inst3|count[9]  ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.038      ; 0.707      ;
; 0.585 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.585 ; clock_divider:inst3|count[5]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; clock_divider:inst3|count[15] ; clock_divider:inst3|count[20] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; clock_divider:inst3|count[7]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.588 ; clock_divider:inst3|count[19] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.592 ; clock_divider:inst3|count[12] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.038      ; 0.714      ;
; 0.593 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[15] ; clk                       ; clk         ; 0.000        ; 0.038      ; 0.715      ;
; 0.594 ; clock_divider:inst3|count[2]  ; clock_divider:inst3|count[7]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.715      ;
; 0.594 ; clock_divider:inst3|count[0]  ; clock_divider:inst3|count[5]  ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.715      ;
; 0.595 ; clock_divider:inst3|count[16] ; clock_divider:inst3|count[21] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; clock_divider:inst3|count[10] ; clock_divider:inst3|count[16] ; clk                       ; clk         ; 0.000        ; 0.038      ; 0.718      ;
; 0.596 ; clock_divider:inst3|count[20] ; clock_divider:inst3|count[25] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.597 ; clock_divider:inst3|count[14] ; clock_divider:inst3|count[17] ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.717      ;
; 0.597 ; clock_divider:inst3|count[8]  ; clock_divider:inst3|count[13] ; clk                       ; clk         ; 0.000        ; 0.038      ; 0.719      ;
; 0.597 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[23] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.718      ;
; 0.598 ; clock_divider:inst3|count[4]  ; clock_divider:inst3|count[10] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.719      ;
; 0.600 ; clock_divider:inst3|count[6]  ; clock_divider:inst3|count[12] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.721      ;
; 0.600 ; clock_divider:inst3|count[18] ; clock_divider:inst3|count[24] ; clk                       ; clk         ; 0.000        ; 0.037      ; 0.721      ;
+-------+-------------------------------+-------------------------------+---------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+----------------------------+---------+-------+----------+---------+---------------------+
; Clock                      ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack           ; -3.754  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  clk                       ; -3.754  ; 0.204 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:inst3|pulse ; N/A     ; N/A   ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS            ; -56.832 ; 0.0   ; 0.0      ; 0.0     ; -44.636             ;
;  clk                       ; -56.832 ; 0.000 ; N/A      ; N/A     ; -43.149             ;
;  clock_divider:inst3|pulse ; N/A     ; N/A   ; N/A      ; N/A     ; -1.487              ;
+----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; pinInput                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Setup Transfers                                                                  ;
+---------------------------+----------+----------+----------+----------+----------+
; From Clock                ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+----------+----------+----------+----------+----------+
; clk                       ; clk      ; 585      ; 0        ; 0        ; 0        ;
; clock_divider:inst3|pulse ; clk      ; 1        ; 1        ; 0        ; 0        ;
+---------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------+
; Hold Transfers                                                                   ;
+---------------------------+----------+----------+----------+----------+----------+
; From Clock                ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+----------+----------+----------+----------+----------+
; clk                       ; clk      ; 585      ; 0        ; 0        ; 0        ;
; clock_divider:inst3|pulse ; clk      ; 1        ; 1        ; 0        ; 0        ;
+---------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------+
; Clock Status Summary                                                       ;
+---------------------------+---------------------------+------+-------------+
; Target                    ; Clock                     ; Type ; Status      ;
+---------------------------+---------------------------+------+-------------+
; clk                       ; clk                       ; Base ; Constrained ;
; clock_divider:inst3|pulse ; clock_divider:inst3|pulse ; Base ; Constrained ;
+---------------------------+---------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; pinInput   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; pinInput   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; led         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu Apr 18 15:59:44 2019
Info: Command: quartus_sta Led_blinking_wButton -c Led_blinking_wButton
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Led_blinking_wButton.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clock_divider:inst3|pulse clock_divider:inst3|pulse
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.754
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.754             -56.832 clk 
Info (332146): Worst-case hold slack is 0.508
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.508               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.149 clk 
    Info (332119):    -1.487              -1.487 clock_divider:inst3|pulse 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.483
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.483             -49.032 clk 
Info (332146): Worst-case hold slack is 0.469
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.469               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.149 clk 
    Info (332119):    -1.487              -1.487 clock_divider:inst3|pulse 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.083
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.083             -10.733 clk 
Info (332146): Worst-case hold slack is 0.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.204               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.737 clk 
    Info (332119):    -1.000              -1.000 clock_divider:inst3|pulse 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 789 megabytes
    Info: Processing ended: Thu Apr 18 15:59:45 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


