//Verilog HDL for "KISTA_SOI_STDLIB2", "OR4X1" "functional"


module OR4X1 (A, B, C, D, Y, YN );
	input A, B, C, D;
	output Y, YN;

	assign Y = A + B + C + D;
	assign YN = ~(A + B + C + D);

endmodule
