# 연결 리스트와 동기화이지만 CAS에 대해 알아본다

<br>

## CAS(Compare And Swap)

- `Lock Free` 구조를 구현하기 위한 핵심 원리입니다.
- 별도의 동기화 코드없이 원자적 연산을 가능하게 합니다.
- CPU의 `Atomic instruction`을 사용합니다.


#### 💡 x86_64 (Intel, AMD)

- 해당 CPU 아키텍처에서는 `cmpxchg` 명령어를 통해 `CAS` 연산을 지원합니다.

#### 💡 ARM64 (Graviton, Apple M1/M2)

- 해당 CPU 아키텍처에서는 `LDXR/STXR` 명령어를 통해 `CAS` 연산을 지원합니다.
- `LDXR` 명령어를 통해 값을 읽고, `STXR` 명령어를 통해 원자적으로 변경하게 됩니다. `STXR` 명령어가 실패하게되면 `LDXR`부터 다시 반복하는 `Spin Lock` 방식을 사용합니다.
- `LL/SC` 방식과 `LSE` 방식을 통홰 `CAS` 연산을 지원합니다.
  - `LL/SC` 방식은 `LDXR` 명령어를 통해 값을 읽고, `STXR` 명령어를 통해 원자적으로 변경하는 방식
  - `LSE` 방식은 `swp` 명령어를 사용하여 단일 명령어로 교환 작업을 수행하는 방식이며, LSE 지원 CPU에서만 사용할 수 있습니다.

```cpp
#define __XCHG_CASE(w, sfx, name, sz, mb, nop_lse, acq, acq_lse, rel, cl)	\
static inline u##sz __xchg_case_##name##sz(u##sz x, volatile void *ptr)		\
{										\
	u##sz ret;								\
	unsigned long tmp;							\
										\
	asm volatile(ARM64_LSE_ATOMIC_INSN(					\
	/* LL/SC */								\
	"	prfm	pstl1strm, %2\n"					\
	"1:	ld" #acq "xr" #sfx "\t%" #w "0, %2\n"				\
	"	st" #rel "xr" #sfx "\t%w1, %" #w "3, %2\n"			\
	"	cbnz	%w1, 1b\n"						\
	"	" #mb,								\
	/* LSE atomics */							\
	"	swp" #acq_lse #rel #sfx "\t%" #w "3, %" #w "0, %2\n"		\
		__nops(3)							\
	"	" #nop_lse)							\
	: "=&r" (ret), "=&r" (tmp), "+Q" (*(u##sz *)ptr)			\
	: "r" (x)								\
	: cl);									\
										\
	return ret;								\
}
```

<br>

### CAS

- `CAS` 연산은 현재 스레드가 가진 값을 CPU 캐시와 메인 메모리의 두 값과 비교하여, 그 값이 모두 동일한 경우에만 메인 메모리에 새로운 값을 저장합니다. 만약 캐시 메모리에 있는 값과 메인 메모리에 있는 값이 불일치한다면 계속 재시도하게 됩니다.
- `CAS` 연산은 메인 메모리에 값을 저장할 때 실패 후 재시도할 수 있으므로 동시에 접근하는 스레드들이 많다면 효율성이 떨어지게 됩니다.
- `CAS` 연산은 하드웨어 수준에서 지원하는 단일 연산입니다. 즉 하드웨어 수준에서 동기화를 보장해줍니다.

#### 하드웨어의 지원

- `CAS` 연산은 원자적이지 않은 두 연산을 CPU 하드웨어 수준에서 하나의 원자적 연산으로 묶어서 제공하는 기능입니다.
- 이는 소프트웨어에서 지원하는 기능이 아닌 하드웨어에서 지원하는 기능이고, 대부분의 현대 CPU에서는 `CAS` 연산을 지원하고 있습니다.

#### Lock 방식

- 낙관적 Lock 방식이며, 락을 사용하지 않고 바로 데이터에 접근하고 스레드 간 충돌이 발생하면 재시도하게 됩니다.

#### 📌 CAS 연산의 단점

- 락을 기다리는 스레드의 상태가 `BLOCKED`, `WAITING` 상태로 변하지는 않지만 `RUNNABLE` 상태에서 락을 획득하고자 반복문을 계속 순회하게 됩니다. 따라서 CPU를 계속 사용하면서 대기하게 되므로 CPU 사용률이 높아질 수 있습니다.
- 따라서 `CAS`와 같은 `Lock Free` 방식을 사용할 때는 임계 영역에서 동작하는 코드의 지연 시간은 굉장히 짧아야 효율적입니다. 만약 임계 영역에서 동작하는 코드의 지연 시간이 길다면 `Lock Free` 방식보다는 명시적 Lock 방법을 사용하는게 CPU 사용률을 낮추고 효율적인 방법이 아닐까라는 생각을 합니다.

<br>

## Spin Lock

- Lock을 획득할 때까지 스레드가 반복문을 순회하면서 락을 획득하는 방식입니다.
- 스레드는 CPU를 계속 사용함으로써 `RUNNABLE` 상태를 유지하게 됩니다.
- 임계 영역의 코드가 짧고 스레의 수가 적을수록 유리한 방식입니다.





<br>

#### 참고

- https://github.com/torvalds/linux/blob/master/arch/arm64/include/asm/cmpxchg.h#L195




















