TimeQuest Timing Analyzer report for MipsMulticicloDE2Wrapper
Wed Nov 29 20:36:52 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Debounce:DebClk|OP1'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'Debounce:DebClk|OP1'
 15. Slow Model Recovery: 'Debounce:DebClk|OP1'
 16. Slow Model Removal: 'Debounce:DebClk|OP1'
 17. Slow Model Minimum Pulse Width: 'Debounce:DebClk|OP1'
 18. Slow Model Minimum Pulse Width: 'CLOCK_50'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'Debounce:DebClk|OP1'
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Hold: 'CLOCK_50'
 33. Fast Model Hold: 'Debounce:DebClk|OP1'
 34. Fast Model Recovery: 'Debounce:DebClk|OP1'
 35. Fast Model Removal: 'Debounce:DebClk|OP1'
 36. Fast Model Minimum Pulse Width: 'Debounce:DebClk|OP1'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MipsMulticicloDE2Wrapper                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; CLOCK_50            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
; Debounce:DebClk|OP1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Debounce:DebClk|OP1 } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                            ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                                                          ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
; 92.61 MHz  ; 92.61 MHz       ; Debounce:DebClk|OP1 ;                                                               ;
; 925.07 MHz ; 420.17 MHz      ; CLOCK_50            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -9.798 ; -6287.164     ;
; CLOCK_50            ; -0.081 ; -0.132        ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; CLOCK_50            ; -1.588 ; -1.588        ;
; Debounce:DebClk|OP1 ; 0.533  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Recovery Summary                  ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -2.902 ; -3550.414     ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; Debounce:DebClk|OP1 ; 3.111 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -2.000 ; -1554.000     ;
; CLOCK_50            ; -1.380 ; -13.380       ;
+---------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Debounce:DebClk|OP1'                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -9.798 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.824     ;
; -9.797 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.835     ;
; -9.711 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.738     ;
; -9.710 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.749     ;
; -9.625 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.646     ;
; -9.625 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.646     ;
; -9.625 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.646     ;
; -9.625 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.646     ;
; -9.608 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.647     ;
; -9.608 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.647     ;
; -9.608 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.647     ;
; -9.602 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.638     ;
; -9.602 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.638     ;
; -9.601 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.640     ;
; -9.594 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.626     ;
; -9.594 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.626     ;
; -9.588 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.624     ;
; -9.588 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.624     ;
; -9.588 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.624     ;
; -9.588 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.624     ;
; -9.588 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.624     ;
; -9.585 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.611     ;
; -9.584 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.597     ;
; -9.584 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.597     ;
; -9.584 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.597     ;
; -9.584 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.622     ;
; -9.578 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.605     ;
; -9.578 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.605     ;
; -9.577 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.609     ;
; -9.571 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.598     ;
; -9.571 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.598     ;
; -9.568 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.044     ; 10.560     ;
; -9.568 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.044     ; 10.560     ;
; -9.538 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 10.560     ;
; -9.538 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 10.560     ;
; -9.538 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 10.560     ;
; -9.538 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 10.560     ;
; -9.535 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.017     ; 10.554     ;
; -9.533 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.016     ; 10.553     ;
; -9.533 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.016     ; 10.553     ;
; -9.531 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.557     ;
; -9.530 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.568     ;
; -9.521 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.561     ;
; -9.521 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.561     ;
; -9.521 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.561     ;
; -9.515 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.552     ;
; -9.515 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.552     ;
; -9.514 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.004      ; 10.554     ;
; -9.507 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.540     ;
; -9.507 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.540     ;
; -9.501 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.538     ;
; -9.501 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.538     ;
; -9.501 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.538     ;
; -9.501 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.538     ;
; -9.501 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 10.538     ;
; -9.497 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.523     ;
; -9.497 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 10.511     ;
; -9.497 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 10.511     ;
; -9.497 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 10.511     ;
; -9.496 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.534     ;
; -9.492 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]   ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.518     ;
; -9.491 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]   ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.529     ;
; -9.491 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 10.519     ;
; -9.491 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 10.519     ;
; -9.490 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 10.523     ;
; -9.484 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 10.512     ;
; -9.484 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 10.512     ;
; -9.481 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.043     ; 10.474     ;
; -9.481 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.043     ; 10.474     ;
; -9.448 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.016     ; 10.468     ;
; -9.446 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.467     ;
; -9.446 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.467     ;
; -9.412 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.433     ;
; -9.412 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.433     ;
; -9.412 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.433     ;
; -9.412 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.433     ;
; -9.395 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.434     ;
; -9.395 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.434     ;
; -9.395 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.434     ;
; -9.389 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.425     ;
; -9.389 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.425     ;
; -9.388 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 10.427     ;
; -9.381 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.413     ;
; -9.381 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.413     ;
; -9.375 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.411     ;
; -9.375 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.411     ;
; -9.375 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.411     ;
; -9.375 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.411     ;
; -9.375 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 10.411     ;
; -9.372 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.010     ; 10.398     ;
; -9.371 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 10.409     ;
; -9.371 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.384     ;
; -9.371 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.384     ;
; -9.371 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.023     ; 10.384     ;
; -9.365 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.392     ;
; -9.365 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 10.392     ;
; -9.364 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 10.396     ;
; -9.358 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.379     ;
; -9.358 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.379     ;
; -9.358 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 10.379     ;
+--------+------------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; -0.081 ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 1.117      ;
; -0.051 ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 1.087      ;
; 0.099  ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.937      ;
; 0.099  ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.937      ;
; 0.102  ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.934      ;
; 0.106  ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.930      ;
; 0.241  ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.795      ;
; 0.248  ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.788      ;
; 0.248  ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.788      ;
; 1.858  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.500        ; 1.867      ; 0.795      ;
; 2.358  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 1.000        ; 1.867      ; 0.795      ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; -1.588 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.000        ; 1.867      ; 0.795      ;
; -1.088 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; -0.500       ; 1.867      ; 0.795      ;
; 0.522  ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.529  ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.664  ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.668  ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.934      ;
; 0.671  ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.671  ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.821  ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.851  ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 1.117      ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Debounce:DebClk|OP1'                                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                                                                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.533 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[4]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.799      ;
; 0.670 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[2]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.936      ;
; 0.677 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.943      ;
; 0.681 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.947      ;
; 0.744 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.010      ;
; 0.786 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[29]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][29]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.052      ;
; 0.788 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[17]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][17]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.054      ;
; 0.836 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[13] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.102      ;
; 0.893 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[24]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg8  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.183      ;
; 0.895 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[5]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.184      ;
; 0.896 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[26]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.186      ;
; 0.898 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[23]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg7  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.188      ;
; 0.900 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[22]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg6  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.052      ; 1.186      ;
; 0.906 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.195      ;
; 0.907 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[7]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.196      ;
; 0.910 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[11]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.199      ;
; 0.911 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[0]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg0   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.054      ; 1.199      ;
; 0.914 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[25]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg9  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.204      ;
; 0.916 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[20]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg4  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.206      ;
; 0.920 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[29]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.186      ;
; 0.926 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[12]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.054      ; 1.214      ;
; 0.928 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[1]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.055      ; 1.217      ;
; 0.941 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[3]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.054      ; 1.229      ;
; 0.968 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[17]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg1  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 1.258      ;
; 0.971 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[29]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.237      ;
; 0.975 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[3]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.242      ;
; 0.982 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[12]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.248      ;
; 0.982 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.248      ;
; 0.982 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[0]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.248      ;
; 0.982 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[1]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.248      ;
; 0.994 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[1]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.260      ;
; 0.995 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[9]                                                                                         ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.262      ;
; 1.001 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[6]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.267      ;
; 1.009 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[8]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.012      ; 1.287      ;
; 1.022 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[11] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.012      ; 1.300      ;
; 1.030 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[21]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][21]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.296      ;
; 1.050 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.318      ;
; 1.051 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.317      ;
; 1.073 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.339      ;
; 1.077 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[12] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.343      ;
; 1.130 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.396      ;
; 1.133 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.399      ;
; 1.135 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[18]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.080      ; 1.449      ;
; 1.144 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[2]                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.411      ;
; 1.150 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[26]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.416      ;
; 1.150 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[26]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.416      ;
; 1.183 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[10]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg10  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.058      ; 1.475      ;
; 1.185 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[4]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.058      ; 1.477      ;
; 1.186 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[19]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.067      ; 1.487      ;
; 1.193 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[29] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][29]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.459      ;
; 1.207 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[6]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.058      ; 1.499      ;
; 1.210 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[13]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.069      ; 1.513      ;
; 1.211 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[15]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.069      ; 1.514      ;
; 1.211 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[8]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.058      ; 1.503      ;
; 1.218 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[26]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.484      ;
; 1.237 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[14]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.049      ; 1.520      ;
; 1.240 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[16]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.066      ; 1.540      ;
; 1.245 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[16]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.511      ;
; 1.267 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[17] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.029     ; 1.504      ;
; 1.270 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.536      ;
; 1.273 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.539      ;
; 1.279 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[21] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.029     ; 1.516      ;
; 1.283 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[4]                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.550      ;
; 1.296 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[8]                                                                                         ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.563      ;
; 1.298 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[14]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.565      ;
; 1.298 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[18]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][18]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.003     ; 1.561      ;
; 1.302 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[11]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 1.569      ;
; 1.308 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[18] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.574      ;
; 1.313 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S7                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.005     ; 1.574      ;
; 1.328 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[24]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][24]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 1.598      ;
; 1.328 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[28]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.597      ;
; 1.329 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[14]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.598      ;
; 1.330 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[24]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][24]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 1.600      ;
; 1.331 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[17]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[30]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.597      ;
; 1.333 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[27] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.599      ;
; 1.336 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[14] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.602      ;
; 1.337 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.603      ;
; 1.340 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[28]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg12 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.046      ; 1.620      ;
; 1.353 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[27]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.622      ;
; 1.355 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[29]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.624      ;
; 1.362 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[9]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.012      ; 1.640      ;
; 1.364 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[19]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][19]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.633      ;
; 1.375 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[28]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][28]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.641      ;
; 1.377 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[22]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][22]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 1.643      ;
; 1.385 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[22]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][22]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.654      ;
; 1.386 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[22]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][22]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.655      ;
; 1.392 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[30]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.014     ; 1.644      ;
; 1.408 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.673      ;
; 1.408 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[5]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.673      ;
; 1.408 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[7]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.673      ;
; 1.408 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[9]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.673      ;
; 1.408 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[11]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 1.673      ;
; 1.421 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[26]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][26]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.029     ; 1.658      ;
; 1.426 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[21]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg5  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.095      ; 1.755      ;
; 1.435 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[28]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][28]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.029     ; 1.672      ;
; 1.436 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 1.705      ;
; 1.439 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[28]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][28]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.029     ; 1.676      ;
; 1.443 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[23]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][23]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 1.711      ;
; 1.443 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[23]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][23]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.027     ; 1.682      ;
; 1.444 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[23]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][23]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.027     ; 1.683      ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Debounce:DebClk|OP1'                                                                                                                                                   ;
+--------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                         ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[16]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[17]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.082     ; 3.856      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.078     ; 3.860      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.078     ; 3.860      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.084     ; 3.854      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[22]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[21]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.064     ; 3.874      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.064     ; 3.874      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.066     ; 3.872      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.850      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.092     ; 3.846      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.850      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.092     ; 3.846      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.090     ; 3.848      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.088     ; 3.850      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.086     ; 3.852      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[3]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.090     ; 3.848      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.086     ; 3.852      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.090     ; 3.848      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.066     ; 3.872      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.066     ; 3.872      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.095     ; 3.843      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.081     ; 3.857      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[26][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[22][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.084     ; 3.854      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.085     ; 3.853      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.082     ; 3.856      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.081     ; 3.857      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.081     ; 3.857      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.084     ; 3.854      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.081     ; 3.857      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.082     ; 3.856      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.078     ; 3.860      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[14][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.093     ; 3.845      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.090     ; 3.848      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.083     ; 3.855      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.089     ; 3.849      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.079     ; 3.859      ;
; -2.902 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.080     ; 3.858      ;
+--------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Debounce:DebClk|OP1'                                                                                                                                                   ;
+-------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                         ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.079     ; 3.298      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.079     ; 3.298      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.090     ; 3.287      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.090     ; 3.287      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.078     ; 3.299      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.078     ; 3.299      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.289      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.088     ; 3.289      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.078     ; 3.299      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.078     ; 3.299      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.079     ; 3.298      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.086     ; 3.291      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.086     ; 3.291      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.079     ; 3.298      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.093     ; 3.284      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.092     ; 3.285      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.080     ; 3.297      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][15]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.097     ; 3.280      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][15] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.097     ; 3.280      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][15]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][15] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.079     ; 3.298      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][16]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][16]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][16]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][16]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][17]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.097     ; 3.280      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][17] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.097     ; 3.280      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][17]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.064     ; 3.313      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][17]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][17]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.066     ; 3.311      ;
; 3.111 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][17] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.078     ; 3.299      ;
+-------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Debounce:DebClk|OP1'                                                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 5.040 ; 5.040 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.040 ; 5.040 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 4.467 ; 4.467 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -4.237 ; -4.237 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.810 ; -4.810 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -4.237 ; -4.237 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 8.979  ; 8.979  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 8.979  ; 8.979  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 8.934  ; 8.934  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 8.932  ; 8.932  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 8.689  ; 8.689  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 8.689  ; 8.689  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 8.656  ; 8.656  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 8.703  ; 8.703  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 10.538 ; 10.538 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 10.100 ; 10.100 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 10.292 ; 10.292 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 10.538 ; 10.538 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 10.363 ; 10.363 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 9.944  ; 9.944  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 9.732  ; 9.732  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 9.989  ; 9.989  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 11.515 ; 11.515 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 10.772 ; 10.772 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 10.496 ; 10.496 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 10.743 ; 10.743 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 11.515 ; 11.515 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 10.375 ; 10.375 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 11.284 ; 11.284 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 10.954 ; 10.954 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 10.340 ; 10.340 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 9.822  ; 9.822  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 9.621  ; 9.621  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 10.117 ; 10.117 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 9.645  ; 9.645  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 9.576  ; 9.576  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 10.312 ; 10.312 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 10.340 ; 10.340 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 9.353  ; 9.353  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 9.353  ; 9.353  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 9.344  ; 9.344  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 9.063  ; 9.063  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 9.039  ; 9.039  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 9.068  ; 9.068  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 9.061  ; 9.061  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 9.064  ; 9.064  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 10.444 ; 10.444 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 9.131  ; 9.131  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 8.935  ; 8.935  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 10.368 ; 10.368 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 9.167  ; 9.167  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 10.444 ; 10.444 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 9.627  ; 9.627  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 8.784  ; 8.784  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 12.693 ; 12.693 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 12.106 ; 12.106 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 11.684 ; 11.684 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 12.279 ; 12.279 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 12.656 ; 12.656 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 12.693 ; 12.693 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 12.680 ; 12.680 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 12.041 ; 12.041 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 14.376 ; 14.376 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 14.066 ; 14.066 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 14.376 ; 14.376 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 13.735 ; 13.735 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 12.462 ; 12.462 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 12.361 ; 12.361 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 12.436 ; 12.436 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 13.295 ; 13.295 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 12.832 ; 12.832 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 12.240 ; 12.240 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 10.924 ; 10.924 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 10.548 ; 10.548 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 10.353 ; 10.353 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 10.698 ; 10.698 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 11.510 ; 11.510 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 10.925 ; 10.925 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 12.602 ; 12.602 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 7.927  ; 7.927  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 8.245  ; 8.245  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 8.197  ; 8.197  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 8.188  ; 8.188  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 7.957  ; 7.957  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 7.962  ; 7.962  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 7.927  ; 7.927  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 7.972  ; 7.972  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 8.817  ; 8.817  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 9.206  ; 9.206  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 9.366  ; 9.366  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 9.622  ; 9.622  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 9.435  ; 9.435  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 9.050  ; 9.050  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 8.817  ; 8.817  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 9.059  ; 9.059  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 8.888  ; 8.888  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 9.298  ; 9.298  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 9.022  ; 9.022  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 9.296  ; 9.296  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 10.040 ; 10.040 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 8.888  ; 8.888  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 9.807  ; 9.807  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 9.475  ; 9.475  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 8.757  ; 8.757  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 9.000  ; 9.000  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 8.801  ; 8.801  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 9.301  ; 9.301  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 8.828  ; 8.828  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 8.757  ; 8.757  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 9.497  ; 9.497  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 9.523  ; 9.523  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 8.545  ; 8.545  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 8.844  ; 8.844  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 8.866  ; 8.866  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 8.586  ; 8.586  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 8.556  ; 8.556  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 8.550  ; 8.550  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 8.545  ; 8.545  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 8.579  ; 8.579  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 7.470  ; 7.470  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 7.987  ; 7.987  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 7.470  ; 7.470  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 9.913  ; 9.913  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 7.994  ; 7.994  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 9.961  ; 9.961  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 8.484  ; 8.484  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 7.611  ; 7.611  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 8.408  ; 8.408  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 8.828  ; 8.828  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 8.408  ; 8.408  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 9.001  ; 9.001  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 9.380  ; 9.380  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 9.415  ; 9.415  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 9.404  ; 9.404  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 8.764  ; 8.764  ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 8.096  ; 8.096  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 10.377 ; 10.377 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 10.001 ; 10.001 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 10.857 ; 10.857 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 10.030 ; 10.030 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 9.435  ; 9.435  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 10.416 ; 10.416 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 9.898  ; 9.898  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 9.951  ; 9.951  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 9.463  ; 9.463  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 9.323  ; 9.323  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 8.381  ; 8.381  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 9.114  ; 9.114  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 8.096  ; 8.096  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 8.510  ; 8.510  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 8.628  ; 8.628  ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 8.331  ; 8.331  ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+--------+--------+------------+---------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 10.022 ;        ;        ; 10.022 ;
; KEY[1]     ; LEDG[1]     ; 9.434  ;        ;        ; 9.434  ;
; KEY[2]     ; LEDG[2]     ; 9.377  ;        ;        ; 9.377  ;
; KEY[3]     ; LEDG[3]     ; 9.303  ;        ;        ; 9.303  ;
; SW[0]      ; LEDR[0]     ; 8.993  ; 10.196 ; 10.196 ; 8.993  ;
; SW[0]      ; LEDR[1]     ; 9.149  ; 10.364 ; 10.364 ; 9.149  ;
; SW[0]      ; LEDR[2]     ; 9.205  ; 10.229 ; 10.229 ; 9.205  ;
; SW[0]      ; LEDR[3]     ; 9.208  ; 9.208  ; 9.208  ; 9.208  ;
; SW[0]      ; LEDR[4]     ; 8.867  ; 8.867  ; 8.867  ; 8.867  ;
; SW[0]      ; LEDR[5]     ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
; SW[0]      ; LEDR[6]     ; 9.190  ; 9.190  ; 9.190  ; 9.190  ;
; SW[0]      ; LEDR[7]     ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; SW[0]      ; LEDR[8]     ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; SW[0]      ; LEDR[9]     ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; SW[0]      ; LEDR[10]    ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; SW[0]      ; LEDR[11]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SW[0]      ; LEDR[12]    ; 7.692  ; 7.692  ; 7.692  ; 7.692  ;
; SW[0]      ; LEDR[13]    ; 7.572  ; 7.572  ; 7.572  ; 7.572  ;
; SW[0]      ; LEDR[14]    ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; SW[0]      ; LEDR[15]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[1]      ; LEDR[0]     ; 11.452 ; 11.452 ; 11.452 ; 11.452 ;
; SW[1]      ; LEDR[1]     ; 11.620 ; 11.620 ; 11.620 ; 11.620 ;
; SW[1]      ; LEDR[2]     ; 11.534 ; 11.534 ; 11.534 ; 11.534 ;
; SW[1]      ; LEDR[3]     ; 12.108 ; 12.108 ; 12.108 ; 12.108 ;
; SW[1]      ; LEDR[4]     ; 13.013 ; 13.013 ; 13.013 ; 13.013 ;
; SW[1]      ; LEDR[5]     ; 13.571 ; 13.571 ; 13.571 ; 13.571 ;
; SW[1]      ; LEDR[6]     ; 14.064 ; 14.064 ; 14.064 ; 14.064 ;
; SW[1]      ; LEDR[7]     ; 12.518 ; 12.518 ; 12.518 ; 12.518 ;
; SW[1]      ; LEDR[8]     ; 11.908 ; 11.908 ; 11.908 ; 11.908 ;
; SW[1]      ; LEDR[9]     ; 9.946  ; 9.946  ; 9.946  ; 9.946  ;
; SW[1]      ; LEDR[10]    ; 11.392 ; 11.392 ; 11.392 ; 11.392 ;
; SW[1]      ; LEDR[11]    ; 10.845 ; 10.845 ; 10.845 ; 10.845 ;
; SW[1]      ; LEDR[12]    ; 9.820  ; 9.820  ; 9.820  ; 9.820  ;
; SW[1]      ; LEDR[13]    ; 12.472 ; 12.472 ; 12.472 ; 12.472 ;
; SW[1]      ; LEDR[14]    ; 12.018 ; 12.018 ; 12.018 ; 12.018 ;
; SW[1]      ; LEDR[15]    ; 10.781 ; 10.781 ; 10.781 ; 10.781 ;
; SW[2]      ; LEDR[0]     ; 11.786 ; 11.786 ; 11.786 ; 11.786 ;
; SW[2]      ; LEDR[1]     ; 11.914 ; 11.914 ; 11.914 ; 11.914 ;
; SW[2]      ; LEDR[2]     ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; SW[2]      ; LEDR[3]     ; 11.835 ; 11.835 ; 11.835 ; 11.835 ;
; SW[2]      ; LEDR[4]     ; 12.740 ; 12.740 ; 12.740 ; 12.740 ;
; SW[2]      ; LEDR[5]     ; 13.298 ; 13.298 ; 13.298 ; 13.298 ;
; SW[2]      ; LEDR[6]     ; 13.791 ; 13.791 ; 13.791 ; 13.791 ;
; SW[2]      ; LEDR[7]     ; 12.245 ; 12.245 ; 12.245 ; 12.245 ;
; SW[2]      ; LEDR[8]     ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; SW[2]      ; LEDR[9]     ; 9.673  ; 9.673  ; 9.673  ; 9.673  ;
; SW[2]      ; LEDR[10]    ; 11.119 ; 11.119 ; 11.119 ; 11.119 ;
; SW[2]      ; LEDR[11]    ; 10.578 ; 10.578 ; 10.578 ; 10.578 ;
; SW[2]      ; LEDR[12]    ; 9.553  ; 9.553  ; 9.553  ; 9.553  ;
; SW[2]      ; LEDR[13]    ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; SW[2]      ; LEDR[14]    ; 11.745 ; 11.745 ; 11.745 ; 11.745 ;
; SW[2]      ; LEDR[15]    ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; SW[3]      ; LEDR[0]     ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; SW[3]      ; LEDR[1]     ; 11.679 ; 11.679 ; 11.679 ; 11.679 ;
; SW[3]      ; LEDR[2]     ; 11.593 ; 11.593 ; 11.593 ; 11.593 ;
; SW[3]      ; LEDR[3]     ; 12.167 ; 12.167 ; 12.167 ; 12.167 ;
; SW[3]      ; LEDR[4]     ; 13.072 ; 13.072 ; 13.072 ; 13.072 ;
; SW[3]      ; LEDR[5]     ; 13.630 ; 13.630 ; 13.630 ; 13.630 ;
; SW[3]      ; LEDR[6]     ; 14.123 ; 14.123 ; 14.123 ; 14.123 ;
; SW[3]      ; LEDR[7]     ; 12.577 ; 12.577 ; 12.577 ; 12.577 ;
; SW[3]      ; LEDR[8]     ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; SW[3]      ; LEDR[9]     ; 10.005 ; 10.005 ; 10.005 ; 10.005 ;
; SW[3]      ; LEDR[10]    ; 11.451 ; 11.451 ; 11.451 ; 11.451 ;
; SW[3]      ; LEDR[11]    ; 10.905 ; 10.905 ; 10.905 ; 10.905 ;
; SW[3]      ; LEDR[12]    ; 9.880  ; 9.880  ; 9.880  ; 9.880  ;
; SW[3]      ; LEDR[13]    ; 12.531 ; 12.531 ; 12.531 ; 12.531 ;
; SW[3]      ; LEDR[14]    ; 12.077 ; 12.077 ; 12.077 ; 12.077 ;
; SW[3]      ; LEDR[15]    ; 10.840 ; 10.840 ; 10.840 ; 10.840 ;
; SW[4]      ; LEDR[0]     ; 11.317 ; 11.317 ; 11.317 ; 11.317 ;
; SW[4]      ; LEDR[1]     ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; SW[4]      ; LEDR[2]     ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; SW[4]      ; LEDR[3]     ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; SW[4]      ; LEDR[4]     ; 12.876 ; 12.876 ; 12.876 ; 12.876 ;
; SW[4]      ; LEDR[5]     ; 13.434 ; 13.434 ; 13.434 ; 13.434 ;
; SW[4]      ; LEDR[6]     ; 13.927 ; 13.927 ; 13.927 ; 13.927 ;
; SW[4]      ; LEDR[7]     ; 12.381 ; 12.381 ; 12.381 ; 12.381 ;
; SW[4]      ; LEDR[8]     ; 11.771 ; 11.771 ; 11.771 ; 11.771 ;
; SW[4]      ; LEDR[9]     ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; SW[4]      ; LEDR[10]    ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; SW[4]      ; LEDR[11]    ; 10.717 ; 10.717 ; 10.717 ; 10.717 ;
; SW[4]      ; LEDR[12]    ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; SW[4]      ; LEDR[13]    ; 12.335 ; 12.335 ; 12.335 ; 12.335 ;
; SW[4]      ; LEDR[14]    ; 11.881 ; 11.881 ; 11.881 ; 11.881 ;
; SW[4]      ; LEDR[15]    ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; SW[5]      ; LEDR[0]     ; 10.773 ; 10.773 ; 10.773 ; 10.773 ;
; SW[5]      ; LEDR[1]     ; 11.175 ; 11.175 ; 11.175 ; 11.175 ;
; SW[5]      ; LEDR[2]     ; 11.348 ; 11.348 ; 11.348 ; 11.348 ;
; SW[5]      ; LEDR[3]     ; 11.039 ; 11.039 ; 11.039 ; 11.039 ;
; SW[5]      ; LEDR[4]     ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[5]      ; LEDR[5]     ; 12.149 ; 12.149 ; 12.149 ; 12.149 ;
; SW[5]      ; LEDR[6]     ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; SW[5]      ; LEDR[7]     ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; SW[5]      ; LEDR[8]     ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; SW[5]      ; LEDR[9]     ; 8.524  ; 8.524  ; 8.524  ; 8.524  ;
; SW[5]      ; LEDR[10]    ; 9.970  ; 9.970  ; 9.970  ; 9.970  ;
; SW[5]      ; LEDR[11]    ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; SW[5]      ; LEDR[12]    ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; SW[5]      ; LEDR[13]    ; 11.050 ; 11.050 ; 11.050 ; 11.050 ;
; SW[5]      ; LEDR[14]    ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW[5]      ; LEDR[15]    ; 11.193 ; 11.193 ; 11.193 ; 11.193 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 10.022 ;        ;        ; 10.022 ;
; KEY[1]     ; LEDG[1]     ; 9.434  ;        ;        ; 9.434  ;
; KEY[2]     ; LEDG[2]     ; 9.377  ;        ;        ; 9.377  ;
; KEY[3]     ; LEDG[3]     ; 9.303  ;        ;        ; 9.303  ;
; SW[0]      ; LEDR[0]     ; 8.993  ; 10.196 ; 10.196 ; 8.993  ;
; SW[0]      ; LEDR[1]     ; 9.149  ; 10.364 ; 10.364 ; 9.149  ;
; SW[0]      ; LEDR[2]     ; 9.205  ; 10.229 ; 10.229 ; 9.205  ;
; SW[0]      ; LEDR[3]     ; 9.208  ; 9.208  ; 9.208  ; 9.208  ;
; SW[0]      ; LEDR[4]     ; 8.867  ; 8.867  ; 8.867  ; 8.867  ;
; SW[0]      ; LEDR[5]     ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
; SW[0]      ; LEDR[6]     ; 9.190  ; 9.190  ; 9.190  ; 9.190  ;
; SW[0]      ; LEDR[7]     ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; SW[0]      ; LEDR[8]     ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; SW[0]      ; LEDR[9]     ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; SW[0]      ; LEDR[10]    ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; SW[0]      ; LEDR[11]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SW[0]      ; LEDR[12]    ; 7.692  ; 7.692  ; 7.692  ; 7.692  ;
; SW[0]      ; LEDR[13]    ; 7.572  ; 7.572  ; 7.572  ; 7.572  ;
; SW[0]      ; LEDR[14]    ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; SW[0]      ; LEDR[15]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[1]      ; LEDR[0]     ; 11.452 ; 11.452 ; 11.452 ; 11.452 ;
; SW[1]      ; LEDR[1]     ; 11.620 ; 11.620 ; 11.620 ; 11.620 ;
; SW[1]      ; LEDR[2]     ; 11.534 ; 11.534 ; 11.534 ; 11.534 ;
; SW[1]      ; LEDR[3]     ; 11.720 ; 11.720 ; 11.720 ; 11.720 ;
; SW[1]      ; LEDR[4]     ; 11.837 ; 11.837 ; 11.837 ; 11.837 ;
; SW[1]      ; LEDR[5]     ; 11.505 ; 11.505 ; 11.505 ; 11.505 ;
; SW[1]      ; LEDR[6]     ; 11.842 ; 11.842 ; 11.842 ; 11.842 ;
; SW[1]      ; LEDR[7]     ; 11.745 ; 11.745 ; 11.745 ; 11.745 ;
; SW[1]      ; LEDR[8]     ; 11.301 ; 11.301 ; 11.301 ; 11.301 ;
; SW[1]      ; LEDR[9]     ; 9.672  ; 9.672  ; 9.672  ; 9.672  ;
; SW[1]      ; LEDR[10]    ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; SW[1]      ; LEDR[11]    ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; SW[1]      ; LEDR[12]    ; 9.377  ; 9.377  ; 9.377  ; 9.377  ;
; SW[1]      ; LEDR[13]    ; 10.686 ; 10.686 ; 10.686 ; 10.686 ;
; SW[1]      ; LEDR[14]    ; 10.078 ; 10.078 ; 10.078 ; 10.078 ;
; SW[1]      ; LEDR[15]    ; 9.961  ; 9.961  ; 9.961  ; 9.961  ;
; SW[2]      ; LEDR[0]     ; 11.057 ; 11.057 ; 11.057 ; 11.057 ;
; SW[2]      ; LEDR[1]     ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; SW[2]      ; LEDR[2]     ; 11.260 ; 11.260 ; 11.260 ; 11.260 ;
; SW[2]      ; LEDR[3]     ; 11.447 ; 11.447 ; 11.447 ; 11.447 ;
; SW[2]      ; LEDR[4]     ; 11.570 ; 11.570 ; 11.570 ; 11.570 ;
; SW[2]      ; LEDR[5]     ; 11.232 ; 11.232 ; 11.232 ; 11.232 ;
; SW[2]      ; LEDR[6]     ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; SW[2]      ; LEDR[7]     ; 11.478 ; 11.478 ; 11.478 ; 11.478 ;
; SW[2]      ; LEDR[8]     ; 11.028 ; 11.028 ; 11.028 ; 11.028 ;
; SW[2]      ; LEDR[9]     ; 9.405  ; 9.405  ; 9.405  ; 9.405  ;
; SW[2]      ; LEDR[10]    ; 10.117 ; 10.117 ; 10.117 ; 10.117 ;
; SW[2]      ; LEDR[11]    ; 10.215 ; 10.215 ; 10.215 ; 10.215 ;
; SW[2]      ; LEDR[12]    ; 9.110  ; 9.110  ; 9.110  ; 9.110  ;
; SW[2]      ; LEDR[13]    ; 10.413 ; 10.413 ; 10.413 ; 10.413 ;
; SW[2]      ; LEDR[14]    ; 9.811  ; 9.811  ; 9.811  ; 9.811  ;
; SW[2]      ; LEDR[15]    ; 9.688  ; 9.688  ; 9.688  ; 9.688  ;
; SW[3]      ; LEDR[0]     ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; SW[3]      ; LEDR[1]     ; 10.304 ; 10.304 ; 10.304 ; 10.304 ;
; SW[3]      ; LEDR[2]     ; 10.765 ; 10.765 ; 10.765 ; 10.765 ;
; SW[3]      ; LEDR[3]     ; 11.779 ; 11.779 ; 11.779 ; 11.779 ;
; SW[3]      ; LEDR[4]     ; 11.897 ; 11.897 ; 11.897 ; 11.897 ;
; SW[3]      ; LEDR[5]     ; 11.564 ; 11.564 ; 11.564 ; 11.564 ;
; SW[3]      ; LEDR[6]     ; 11.902 ; 11.902 ; 11.902 ; 11.902 ;
; SW[3]      ; LEDR[7]     ; 11.805 ; 11.805 ; 11.805 ; 11.805 ;
; SW[3]      ; LEDR[8]     ; 11.360 ; 11.360 ; 11.360 ; 11.360 ;
; SW[3]      ; LEDR[9]     ; 9.732  ; 9.732  ; 9.732  ; 9.732  ;
; SW[3]      ; LEDR[10]    ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; SW[3]      ; LEDR[11]    ; 10.542 ; 10.542 ; 10.542 ; 10.542 ;
; SW[3]      ; LEDR[12]    ; 9.437  ; 9.437  ; 9.437  ; 9.437  ;
; SW[3]      ; LEDR[13]    ; 10.745 ; 10.745 ; 10.745 ; 10.745 ;
; SW[3]      ; LEDR[14]    ; 10.138 ; 10.138 ; 10.138 ; 10.138 ;
; SW[3]      ; LEDR[15]    ; 10.020 ; 10.020 ; 10.020 ; 10.020 ;
; SW[4]      ; LEDR[0]     ; 11.317 ; 11.317 ; 11.317 ; 11.317 ;
; SW[4]      ; LEDR[1]     ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; SW[4]      ; LEDR[2]     ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; SW[4]      ; LEDR[3]     ; 11.583 ; 11.583 ; 11.583 ; 11.583 ;
; SW[4]      ; LEDR[4]     ; 11.709 ; 11.709 ; 11.709 ; 11.709 ;
; SW[4]      ; LEDR[5]     ; 11.368 ; 11.368 ; 11.368 ; 11.368 ;
; SW[4]      ; LEDR[6]     ; 11.714 ; 11.714 ; 11.714 ; 11.714 ;
; SW[4]      ; LEDR[7]     ; 11.617 ; 11.617 ; 11.617 ; 11.617 ;
; SW[4]      ; LEDR[8]     ; 11.164 ; 11.164 ; 11.164 ; 11.164 ;
; SW[4]      ; LEDR[9]     ; 9.544  ; 9.544  ; 9.544  ; 9.544  ;
; SW[4]      ; LEDR[10]    ; 10.256 ; 10.256 ; 10.256 ; 10.256 ;
; SW[4]      ; LEDR[11]    ; 10.351 ; 10.351 ; 10.351 ; 10.351 ;
; SW[4]      ; LEDR[12]    ; 9.249  ; 9.249  ; 9.249  ; 9.249  ;
; SW[4]      ; LEDR[13]    ; 10.549 ; 10.549 ; 10.549 ; 10.549 ;
; SW[4]      ; LEDR[14]    ; 9.950  ; 9.950  ; 9.950  ; 9.950  ;
; SW[4]      ; LEDR[15]    ; 9.824  ; 9.824  ; 9.824  ; 9.824  ;
; SW[5]      ; LEDR[0]     ; 10.343 ; 10.343 ; 10.343 ; 10.343 ;
; SW[5]      ; LEDR[1]     ; 11.175 ; 11.175 ; 11.175 ; 11.175 ;
; SW[5]      ; LEDR[2]     ; 10.649 ; 10.649 ; 10.649 ; 10.649 ;
; SW[5]      ; LEDR[3]     ; 11.039 ; 11.039 ; 11.039 ; 11.039 ;
; SW[5]      ; LEDR[4]     ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[5]      ; LEDR[5]     ; 12.149 ; 12.149 ; 12.149 ; 12.149 ;
; SW[5]      ; LEDR[6]     ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; SW[5]      ; LEDR[7]     ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; SW[5]      ; LEDR[8]     ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; SW[5]      ; LEDR[9]     ; 8.524  ; 8.524  ; 8.524  ; 8.524  ;
; SW[5]      ; LEDR[10]    ; 9.970  ; 9.970  ; 9.970  ; 9.970  ;
; SW[5]      ; LEDR[11]    ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; SW[5]      ; LEDR[12]    ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; SW[5]      ; LEDR[13]    ; 11.050 ; 11.050 ; 11.050 ; 11.050 ;
; SW[5]      ; LEDR[14]    ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW[5]      ; LEDR[15]    ; 11.193 ; 11.193 ; 11.193 ; 11.193 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------+
; Fast Model Setup Summary                     ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -3.983 ; -2344.408     ;
; CLOCK_50            ; 0.469  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; CLOCK_50            ; -0.943 ; -0.943        ;
; Debounce:DebClk|OP1 ; 0.246  ; 0.000         ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Recovery Summary                  ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -1.226 ; -1496.118     ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; Debounce:DebClk|OP1 ; 1.863 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; Debounce:DebClk|OP1 ; -2.000 ; -1554.000     ;
; CLOCK_50            ; -1.380 ; -13.380       ;
+---------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Debounce:DebClk|OP1'                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                              ; To Node                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; -3.983 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 5.006      ;
; -3.982 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 5.016      ;
; -3.916 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.934      ;
; -3.916 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.934      ;
; -3.916 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.934      ;
; -3.916 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.934      ;
; -3.908 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.942      ;
; -3.908 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.942      ;
; -3.908 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.942      ;
; -3.904 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.938      ;
; -3.902 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.934      ;
; -3.902 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.934      ;
; -3.900 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.924      ;
; -3.899 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.934      ;
; -3.898 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.039     ; 4.891      ;
; -3.898 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.039     ; 4.891      ;
; -3.896 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.924      ;
; -3.896 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.924      ;
; -3.895 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.905      ;
; -3.895 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.905      ;
; -3.895 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.905      ;
; -3.895 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.927      ;
; -3.895 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.927      ;
; -3.895 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.927      ;
; -3.895 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.927      ;
; -3.895 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.927      ;
; -3.894 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 4.917      ;
; -3.893 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.927      ;
; -3.890 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.918      ;
; -3.886 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.910      ;
; -3.886 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.910      ;
; -3.879 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.903      ;
; -3.879 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.903      ;
; -3.872 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.016     ; 4.888      ;
; -3.870 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 4.887      ;
; -3.870 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 4.887      ;
; -3.839 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 4.862      ;
; -3.838 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S2                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.872      ;
; -3.833 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.013     ; 4.852      ;
; -3.833 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.013     ; 4.852      ;
; -3.833 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.013     ; 4.852      ;
; -3.833 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.013     ; 4.852      ;
; -3.827 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[28] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.845      ;
; -3.827 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[30] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.845      ;
; -3.827 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[31] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.845      ;
; -3.827 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[29] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.845      ;
; -3.825 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.860      ;
; -3.825 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.860      ;
; -3.825 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.860      ;
; -3.821 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.003      ; 4.856      ;
; -3.819 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.853      ;
; -3.819 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.853      ;
; -3.819 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.853      ;
; -3.819 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.852      ;
; -3.819 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.852      ;
; -3.815 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.849      ;
; -3.815 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 4.838      ;
; -3.815 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.038     ; 4.809      ;
; -3.815 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.038     ; 4.809      ;
; -3.814 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.848      ;
; -3.813 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.845      ;
; -3.813 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.845      ;
; -3.813 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.842      ;
; -3.813 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.842      ;
; -3.812 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.021     ; 4.823      ;
; -3.812 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.021     ; 4.823      ;
; -3.812 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.021     ; 4.823      ;
; -3.812 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.845      ;
; -3.812 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.845      ;
; -3.812 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.845      ;
; -3.812 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.845      ;
; -3.812 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.001      ; 4.845      ;
; -3.809 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.039     ; 4.802      ;
; -3.809 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.039     ; 4.802      ;
; -3.807 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[5]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.835      ;
; -3.807 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[23] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.835      ;
; -3.807 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.003     ; 4.836      ;
; -3.806 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.816      ;
; -3.806 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.816      ;
; -3.806 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.022     ; 4.816      ;
; -3.806 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[15] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.838      ;
; -3.806 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[20] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.838      ;
; -3.806 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[22] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.838      ;
; -3.806 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[24] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.838      ;
; -3.806 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[26] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.000      ; 4.838      ;
; -3.805 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]   ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[10] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.009     ; 4.828      ;
; -3.804 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]   ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[16] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; 0.002      ; 4.838      ;
; -3.803 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.007     ; 4.828      ;
; -3.803 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.007     ; 4.828      ;
; -3.801 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.004     ; 4.829      ;
; -3.797 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.821      ;
; -3.797 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[7]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.821      ;
; -3.796 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.007     ; 4.821      ;
; -3.796 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.007     ; 4.821      ;
; -3.790 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[25] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.814      ;
; -3.790 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[0]  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.008     ; 4.814      ;
; -3.789 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.015     ; 4.806      ;
; -3.787 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.805      ;
; -3.787 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[19] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.014     ; 4.805      ;
; -3.783 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12] ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 1.000        ; -0.016     ; 4.799      ;
+--------+------------------------------------------------------------------------+-----------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                   ;
+-------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; 0.469 ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.563      ;
; 0.473 ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.559      ;
; 0.548 ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.484      ;
; 0.548 ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.484      ;
; 0.550 ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.482      ;
; 0.555 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.477      ;
; 0.634 ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.398      ;
; 0.639 ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.393      ;
; 0.639 ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 1.000        ; 0.000      ; 0.393      ;
; 1.323 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.500        ; 1.047      ; 0.397      ;
; 1.823 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 1.000        ; 1.047      ; 0.397      ;
+-------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+
; -0.943 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; 0.000        ; 1.047      ; 0.397      ;
; -0.443 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP1 ; CLOCK_50    ; -0.500       ; 1.047      ; 0.397      ;
; 0.241  ; Debounce:DebRst|OP3 ; Debounce:DebRst|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; Debounce:DebClk|OP4 ; Debounce:DebClk|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.246  ; Debounce:DebClk|OP3 ; Debounce:DebClk|OP4 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.325  ; Debounce:DebClk|OP2 ; Debounce:DebClk|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.330  ; Debounce:DebClk|OP5 ; Debounce:DebClk|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.482      ;
; 0.332  ; Debounce:DebRst|OP2 ; Debounce:DebRst|OP3 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.484      ;
; 0.332  ; Debounce:DebRst|OP4 ; Debounce:DebRst|OP5 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.484      ;
; 0.407  ; Debounce:DebRst|OP1 ; Debounce:DebRst|OP2 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.559      ;
; 0.411  ; Debounce:DebRst|OP5 ; Debounce:DebRst|OP6 ; CLOCK_50            ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
+--------+---------------------+---------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Debounce:DebClk|OP1'                                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                   ; To Node                                                                                                                                                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.246 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[4]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.398      ;
; 0.298 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[2]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.450      ;
; 0.329 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.481      ;
; 0.332 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.484      ;
; 0.342 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[2]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.494      ;
; 0.370 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[13] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[5]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.574      ;
; 0.376 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[26]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.575      ;
; 0.376 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[24]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg8  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.575      ;
; 0.378 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[29]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][29]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[23]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg7  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.578      ;
; 0.380 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[17]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][17]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[7]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.581      ;
; 0.383 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[22]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg6  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.057      ; 0.578      ;
; 0.384 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[11]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.583      ;
; 0.384 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[2]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.583      ;
; 0.386 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[25]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg9  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.585      ;
; 0.387 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[0]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg0   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.585      ;
; 0.388 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[20]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg4  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.587      ;
; 0.391 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[1]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.590      ;
; 0.395 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[12]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.593      ;
; 0.406 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[3]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.604      ;
; 0.419 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[17]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg1  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.618      ;
; 0.443 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[3]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 0.596      ;
; 0.449 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[29]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.600      ;
; 0.450 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[29]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.601      ;
; 0.451 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[6]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[6]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.603      ;
; 0.453 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[1]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.605      ;
; 0.461 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[9]                                                                                         ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.613      ;
; 0.464 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[8]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.010      ; 0.626      ;
; 0.470 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[11] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.011      ; 0.633      ;
; 0.470 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S8                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[4]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.622      ;
; 0.479 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S1                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.633      ;
; 0.481 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[12] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.633      ;
; 0.484 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[18]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.080      ; 0.702      ;
; 0.490 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.642      ;
; 0.498 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[21]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][21]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.653      ;
; 0.503 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[4]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 0.705      ;
; 0.503 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[28]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.654      ;
; 0.504 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[10]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg10  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 0.706      ;
; 0.505 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[19]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.071      ; 0.714      ;
; 0.517 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[15]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.075      ; 0.730      ;
; 0.517 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[6]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 0.719      ;
; 0.517 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[2]                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 0.670      ;
; 0.518 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[8]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.064      ; 0.720      ;
; 0.519 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[13]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.075      ; 0.732      ;
; 0.520 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[29] ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][29]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[26]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.672      ;
; 0.534 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[12]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[2]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[0]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[1]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[16]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.071      ; 0.747      ;
; 0.539 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[14]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 0.733      ;
; 0.546 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[26]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.697      ;
; 0.556 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[26]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.708      ;
; 0.568 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[16]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.720      ;
; 0.578 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[27] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[27]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[18] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[18]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.730      ;
; 0.583 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[17] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.024     ; 0.711      ;
; 0.586 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.737      ;
; 0.587 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[4]                                                                                     ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.001      ; 0.740      ;
; 0.587 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[8]                                                                                         ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.001     ; 0.738      ;
; 0.588 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[14]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.740      ;
; 0.590 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[25]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[11]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.742      ;
; 0.596 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[17]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[30]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.748      ;
; 0.599 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[27]       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[21] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.025     ; 0.727      ;
; 0.607 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[14] ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[21]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg5  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.095      ; 0.843      ;
; 0.610 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[14]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.764      ;
; 0.610 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[28]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.764      ;
; 0.611 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[27]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.765      ;
; 0.611 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[20]       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[29]                                                                                        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.002      ; 0.765      ;
; 0.612 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[18]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][18]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.002     ; 0.762      ;
; 0.614 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S7                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S0                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.004     ; 0.762      ;
; 0.616 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[28]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg12 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.052      ; 0.806      ;
; 0.621 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[9]  ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.011      ; 0.784      ;
; 0.630 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[30]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.080      ; 0.848      ;
; 0.633 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[24]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][24]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 0.789      ;
; 0.634 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[24]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][24]                                                                                 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.004      ; 0.790      ;
; 0.644 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[27]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg11 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.052      ; 0.834      ;
; 0.653 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[29]     ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg13 ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.052      ; 0.843      ;
; 0.655 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[9]      ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.061      ; 0.854      ;
; 0.659 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_we_reg       ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.056      ; 0.853      ;
; 0.664 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[19]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][19]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.819      ;
; 0.667 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[28]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][28]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[3]        ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[30]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.013     ; 0.807      ;
; 0.669 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[22]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][22]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.821      ;
; 0.677 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[22]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][22]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.832      ;
; 0.678 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S5                       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_we_reg        ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.060      ; 0.876      ;
; 0.679 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[22]      ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][22]                                                                                ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.834      ;
; 0.681 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[11]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[14]                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S9                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[9]                                                                                           ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.000      ; 0.833      ;
; 0.683 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S3                       ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S4                                                                                                          ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; 0.003      ; 0.838      ;
; 0.688 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[19]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.015     ; 0.825      ;
; 0.691 ; MipsMulticiclo:Mips|blocoControle:BC|current_state.S6                       ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[18]                                                                                    ; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 0.000        ; -0.015     ; 0.828      ;
+-------+-----------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Debounce:DebClk|OP1'                                                                                                                                                   ;
+--------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                                                                         ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[13]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RI|CurrentState[15]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.117     ; 2.141      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.117     ; 2.141      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.106     ; 2.152      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[1]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.143     ; 2.115      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[1]            ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[1]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[3]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.133     ; 2.125      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][3]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[3]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[3]            ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.106     ; 2.152      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.106     ; 2.152      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.140     ; 2.118      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.140     ; 2.118      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[8]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[8]            ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[9]      ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 2.139      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[11]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 2.139      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.117     ; 2.141      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[12]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.126     ; 2.132      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[12]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.126     ; 2.132      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[12]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 2.139      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[13]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[13]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[13]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.132     ; 2.126      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[13]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[15]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[15]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[16]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][16] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.143     ; 2.115      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][16] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][16] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][16] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[12][16] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[16]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[16]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[17]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.125     ; 2.133      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][17] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[17]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.109      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[17]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.109      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][18] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][18] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][19] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][19] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[20]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][20] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.143     ; 2.115      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][20] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][20] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][20] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[20]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[30][21] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.117     ; 2.141      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[21]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.109      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:PC|CurrentState[21]           ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.109      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegB|CurrentState[21]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.149     ; 2.109      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][22] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][22] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][23]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.140     ; 2.118      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][23]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.140     ; 2.118      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RegA|CurrentState[23]         ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[23]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.106     ; 2.152      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[24]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][24] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][24] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][24] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[13][24] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.127     ; 2.131      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][25] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[25]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.119     ; 2.139      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[26]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[26]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][26] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.124     ; 2.134      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][26] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][26] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.118     ; 2.140      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][26] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.129     ; 2.129      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:RDM|CurrentState[29]          ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|registrador:ULASaida|CurrentState[29]     ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[15][29] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.108     ; 2.150      ;
; -1.226 ; Debounce:DebRst|OP4 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][29] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 1.000        ; -0.117     ; 2.141      ;
+--------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Debounce:DebClk|OP1'                                                                                                                                                   ;
+-------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                         ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][27]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.128     ; 1.887      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][27] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.128     ; 1.887      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][1]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][1]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][2]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][2]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.116     ; 1.899      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][3]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][4]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][4]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][5]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.116     ; 1.899      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][5]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][6]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][6]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[27][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[19][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][7]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.892      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][7]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.892      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.895      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.895      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.892      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][8]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][8]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.123     ; 1.892      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.121     ; 1.894      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[23][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[31][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][9]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[2][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.125     ; 1.890      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[0][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.125     ; 1.890      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.126     ; 1.889      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[3][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.126     ; 1.889      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][9]   ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][10]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.116     ; 1.899      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.895      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][10] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.895      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][11] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.891      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[4][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[6][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][11]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.124     ; 1.891      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.120     ; 1.895      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][12]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.129     ; 1.886      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][12] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[8][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[10][13] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[5][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[7][13]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.105     ; 1.910      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[9][14]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[11][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.127     ; 1.888      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[29][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[25][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.119     ; 1.896      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[21][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[17][14] ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.118     ; 1.897      ;
; 1.863 ; Debounce:DebRst|OP2 ; MipsMulticiclo:Mips|blocoOperativo:BO|bancoRegistrador:reg|CurrentState[1][15]  ; CLOCK_50     ; Debounce:DebClk|OP1 ; 0.000        ; -0.131     ; 1.884      ;
+-------+---------------------+---------------------------------------------------------------------------------+--------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Debounce:DebClk|OP1'                                                                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg16  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg17  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Debounce:DebClk|OP1 ; Rise       ; MipsMulticiclo:Mips|blocoOperativo:BO|Memoria:RAM|bram:SectorA|altsyncram:altsyncram_component|altsyncram_oee1:auto_generated|ram_block1a16~porta_datain_reg3  ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebClk|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP4       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP5       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Debounce:DebRst|OP6       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebClk|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP3|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP4|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP5|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; DebRst|OP6|clk            ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.777 ; 2.777 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.777 ; 2.777 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.465 ; 2.465 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.345 ; -2.345 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.657 ; -2.657 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.345 ; -2.345 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 4.806 ; 4.806 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 4.806 ; 4.806 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 4.767 ; 4.767 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 4.773 ; 4.773 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 4.662 ; 4.662 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 4.658 ; 4.658 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 4.640 ; 4.640 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 4.663 ; 4.663 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 5.415 ; 5.415 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 5.318 ; 5.318 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 5.373 ; 5.373 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 5.415 ; 5.415 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 5.353 ; 5.353 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 5.202 ; 5.202 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 5.090 ; 5.090 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 5.215 ; 5.215 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 5.955 ; 5.955 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 5.560 ; 5.560 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 5.418 ; 5.418 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 5.567 ; 5.567 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 5.955 ; 5.955 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 5.389 ; 5.389 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 5.770 ; 5.770 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 5.616 ; 5.616 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 5.366 ; 5.366 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 5.158 ; 5.158 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 5.086 ; 5.086 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 5.309 ; 5.309 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 5.101 ; 5.101 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 5.062 ; 5.062 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 5.345 ; 5.345 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 5.366 ; 5.366 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 4.987 ; 4.987 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 4.987 ; 4.987 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 4.986 ; 4.986 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 4.863 ; 4.863 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 4.838 ; 4.838 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 4.863 ; 4.863 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 4.860 ; 4.860 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 4.862 ; 4.862 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 5.479 ; 5.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 4.821 ; 4.821 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 4.712 ; 4.712 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 5.479 ; 5.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 4.826 ; 4.826 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 5.369 ; 5.369 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 5.015 ; 5.015 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 4.663 ; 4.663 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 6.494 ; 6.494 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 6.195 ; 6.195 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 5.998 ; 5.998 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 6.226 ; 6.226 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 6.445 ; 6.445 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 6.471 ; 6.471 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 6.494 ; 6.494 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 6.180 ; 6.180 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 7.173 ; 7.173 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 7.061 ; 7.061 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 7.173 ; 7.173 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 6.858 ; 6.858 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 6.291 ; 6.291 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 6.365 ; 6.365 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 6.365 ; 6.365 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 6.711 ; 6.711 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 6.456 ; 6.456 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 6.258 ; 6.258 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 5.610 ; 5.610 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 5.419 ; 5.419 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 5.350 ; 5.350 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 5.574 ; 5.574 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 5.956 ; 5.956 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 5.613 ; 5.613 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 6.353 ; 6.353 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 4.275 ; 4.275 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 4.437 ; 4.437 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 4.394 ; 4.394 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 4.392 ; 4.392 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 4.295 ; 4.295 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 4.294 ; 4.294 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 4.275 ; 4.275 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 4.298 ; 4.298 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 4.675 ; 4.675 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 4.896 ; 4.896 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 4.952 ; 4.952 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 5.000 ; 5.000 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 4.930 ; 4.930 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 4.782 ; 4.782 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 4.675 ; 4.675 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 4.791 ; 4.791 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 4.715 ; 4.715 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 4.895 ; 4.895 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 4.752 ; 4.752 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 4.893 ; 4.893 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 5.286 ; 5.286 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 4.715 ; 4.715 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 5.095 ; 5.095 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 4.949 ; 4.949 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 4.653 ; 4.653 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 4.747 ; 4.747 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 4.677 ; 4.677 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 4.905 ; 4.905 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 4.694 ; 4.694 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 4.653 ; 4.653 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 4.940 ; 4.940 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 4.960 ; 4.960 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 4.528 ; 4.528 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 4.676 ; 4.676 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 4.678 ; 4.678 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 4.557 ; 4.557 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 4.528 ; 4.528 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 4.551 ; 4.551 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 4.547 ; 4.547 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 4.548 ; 4.548 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 4.070 ; 4.070 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 4.270 ; 4.270 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 4.070 ; 4.070 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 5.258 ; 5.258 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 4.278 ; 4.278 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 5.148 ; 5.148 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 4.466 ; 4.466 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 4.115 ; 4.115 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 4.479 ; 4.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 4.651 ; 4.651 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 4.479 ; 4.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 4.706 ; 4.706 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 4.924 ; 4.924 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 4.952 ; 4.952 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 4.950 ; 4.950 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 4.661 ; 4.661 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 4.351 ; 4.351 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 5.431 ; 5.431 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 5.255 ; 5.255 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 5.645 ; 5.645 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 5.228 ; 5.228 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 5.053 ; 5.053 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 5.448 ; 5.448 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 5.191 ; 5.191 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 5.220 ; 5.220 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 4.973 ; 4.973 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 4.894 ; 4.894 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 4.487 ; 4.487 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 4.827 ; 4.827 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 4.351 ; 4.351 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 4.534 ; 4.534 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 4.615 ; 4.615 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 4.481 ; 4.481 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 5.742 ;       ;       ; 5.742 ;
; KEY[1]     ; LEDG[1]     ; 5.410 ;       ;       ; 5.410 ;
; KEY[2]     ; LEDG[2]     ; 5.364 ;       ;       ; 5.364 ;
; KEY[3]     ; LEDG[3]     ; 5.310 ;       ;       ; 5.310 ;
; SW[0]      ; LEDR[0]     ; 4.621 ; 5.128 ; 5.128 ; 4.621 ;
; SW[0]      ; LEDR[1]     ; 4.683 ; 5.199 ; 5.199 ; 4.683 ;
; SW[0]      ; LEDR[2]     ; 4.677 ; 5.112 ; 5.112 ; 4.677 ;
; SW[0]      ; LEDR[3]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[4]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[0]      ; LEDR[5]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; SW[0]      ; LEDR[6]     ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; SW[0]      ; LEDR[7]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[8]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; SW[0]      ; LEDR[9]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[0]      ; LEDR[10]    ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; SW[0]      ; LEDR[11]    ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; SW[0]      ; LEDR[12]    ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[0]      ; LEDR[13]    ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[0]      ; LEDR[14]    ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; SW[0]      ; LEDR[15]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; SW[1]      ; LEDR[0]     ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; SW[1]      ; LEDR[1]     ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[1]      ; LEDR[2]     ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; SW[1]      ; LEDR[3]     ; 5.921 ; 5.921 ; 5.921 ; 5.921 ;
; SW[1]      ; LEDR[4]     ; 6.426 ; 6.426 ; 6.426 ; 6.426 ;
; SW[1]      ; LEDR[5]     ; 6.655 ; 6.655 ; 6.655 ; 6.655 ;
; SW[1]      ; LEDR[6]     ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; SW[1]      ; LEDR[7]     ; 6.103 ; 6.103 ; 6.103 ; 6.103 ;
; SW[1]      ; LEDR[8]     ; 5.816 ; 5.816 ; 5.816 ; 5.816 ;
; SW[1]      ; LEDR[9]     ; 4.961 ; 4.961 ; 4.961 ; 4.961 ;
; SW[1]      ; LEDR[10]    ; 5.616 ; 5.616 ; 5.616 ; 5.616 ;
; SW[1]      ; LEDR[11]    ; 5.340 ; 5.340 ; 5.340 ; 5.340 ;
; SW[1]      ; LEDR[12]    ; 4.887 ; 4.887 ; 4.887 ; 4.887 ;
; SW[1]      ; LEDR[13]    ; 6.115 ; 6.115 ; 6.115 ; 6.115 ;
; SW[1]      ; LEDR[14]    ; 5.917 ; 5.917 ; 5.917 ; 5.917 ;
; SW[1]      ; LEDR[15]    ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; SW[2]      ; LEDR[0]     ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
; SW[2]      ; LEDR[1]     ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; SW[2]      ; LEDR[2]     ; 5.901 ; 5.901 ; 5.901 ; 5.901 ;
; SW[2]      ; LEDR[3]     ; 5.802 ; 5.802 ; 5.802 ; 5.802 ;
; SW[2]      ; LEDR[4]     ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; SW[2]      ; LEDR[5]     ; 6.536 ; 6.536 ; 6.536 ; 6.536 ;
; SW[2]      ; LEDR[6]     ; 6.720 ; 6.720 ; 6.720 ; 6.720 ;
; SW[2]      ; LEDR[7]     ; 5.984 ; 5.984 ; 5.984 ; 5.984 ;
; SW[2]      ; LEDR[8]     ; 5.697 ; 5.697 ; 5.697 ; 5.697 ;
; SW[2]      ; LEDR[9]     ; 4.842 ; 4.842 ; 4.842 ; 4.842 ;
; SW[2]      ; LEDR[10]    ; 5.497 ; 5.497 ; 5.497 ; 5.497 ;
; SW[2]      ; LEDR[11]    ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW[2]      ; LEDR[12]    ; 4.770 ; 4.770 ; 4.770 ; 4.770 ;
; SW[2]      ; LEDR[13]    ; 5.996 ; 5.996 ; 5.996 ; 5.996 ;
; SW[2]      ; LEDR[14]    ; 5.798 ; 5.798 ; 5.798 ; 5.798 ;
; SW[2]      ; LEDR[15]    ; 5.210 ; 5.210 ; 5.210 ; 5.210 ;
; SW[3]      ; LEDR[0]     ; 5.710 ; 5.710 ; 5.710 ; 5.710 ;
; SW[3]      ; LEDR[1]     ; 5.781 ; 5.781 ; 5.781 ; 5.781 ;
; SW[3]      ; LEDR[2]     ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; SW[3]      ; LEDR[3]     ; 5.950 ; 5.950 ; 5.950 ; 5.950 ;
; SW[3]      ; LEDR[4]     ; 6.455 ; 6.455 ; 6.455 ; 6.455 ;
; SW[3]      ; LEDR[5]     ; 6.684 ; 6.684 ; 6.684 ; 6.684 ;
; SW[3]      ; LEDR[6]     ; 6.868 ; 6.868 ; 6.868 ; 6.868 ;
; SW[3]      ; LEDR[7]     ; 6.132 ; 6.132 ; 6.132 ; 6.132 ;
; SW[3]      ; LEDR[8]     ; 5.845 ; 5.845 ; 5.845 ; 5.845 ;
; SW[3]      ; LEDR[9]     ; 4.990 ; 4.990 ; 4.990 ; 4.990 ;
; SW[3]      ; LEDR[10]    ; 5.645 ; 5.645 ; 5.645 ; 5.645 ;
; SW[3]      ; LEDR[11]    ; 5.369 ; 5.369 ; 5.369 ; 5.369 ;
; SW[3]      ; LEDR[12]    ; 4.910 ; 4.910 ; 4.910 ; 4.910 ;
; SW[3]      ; LEDR[13]    ; 6.144 ; 6.144 ; 6.144 ; 6.144 ;
; SW[3]      ; LEDR[14]    ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; SW[3]      ; LEDR[15]    ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[4]      ; LEDR[0]     ; 5.585 ; 5.585 ; 5.585 ; 5.585 ;
; SW[4]      ; LEDR[1]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; SW[4]      ; LEDR[2]     ; 5.581 ; 5.581 ; 5.581 ; 5.581 ;
; SW[4]      ; LEDR[3]     ; 5.826 ; 5.826 ; 5.826 ; 5.826 ;
; SW[4]      ; LEDR[4]     ; 6.331 ; 6.331 ; 6.331 ; 6.331 ;
; SW[4]      ; LEDR[5]     ; 6.560 ; 6.560 ; 6.560 ; 6.560 ;
; SW[4]      ; LEDR[6]     ; 6.744 ; 6.744 ; 6.744 ; 6.744 ;
; SW[4]      ; LEDR[7]     ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; SW[4]      ; LEDR[8]     ; 5.721 ; 5.721 ; 5.721 ; 5.721 ;
; SW[4]      ; LEDR[9]     ; 4.866 ; 4.866 ; 4.866 ; 4.866 ;
; SW[4]      ; LEDR[10]    ; 5.521 ; 5.521 ; 5.521 ; 5.521 ;
; SW[4]      ; LEDR[11]    ; 5.245 ; 5.245 ; 5.245 ; 5.245 ;
; SW[4]      ; LEDR[12]    ; 4.793 ; 4.793 ; 4.793 ; 4.793 ;
; SW[4]      ; LEDR[13]    ; 6.020 ; 6.020 ; 6.020 ; 6.020 ;
; SW[4]      ; LEDR[14]    ; 5.822 ; 5.822 ; 5.822 ; 5.822 ;
; SW[4]      ; LEDR[15]    ; 5.234 ; 5.234 ; 5.234 ; 5.234 ;
; SW[5]      ; LEDR[0]     ; 5.299 ; 5.299 ; 5.299 ; 5.299 ;
; SW[5]      ; LEDR[1]     ; 5.469 ; 5.469 ; 5.469 ; 5.469 ;
; SW[5]      ; LEDR[2]     ; 5.509 ; 5.509 ; 5.509 ; 5.509 ;
; SW[5]      ; LEDR[3]     ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; SW[5]      ; LEDR[4]     ; 5.748 ; 5.748 ; 5.748 ; 5.748 ;
; SW[5]      ; LEDR[5]     ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; SW[5]      ; LEDR[6]     ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; SW[5]      ; LEDR[7]     ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[5]      ; LEDR[8]     ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; SW[5]      ; LEDR[9]     ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; SW[5]      ; LEDR[10]    ; 4.938 ; 4.938 ; 4.938 ; 4.938 ;
; SW[5]      ; LEDR[11]    ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; SW[5]      ; LEDR[12]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; SW[5]      ; LEDR[13]    ; 5.437 ; 5.437 ; 5.437 ; 5.437 ;
; SW[5]      ; LEDR[14]    ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; SW[5]      ; LEDR[15]    ; 5.492 ; 5.492 ; 5.492 ; 5.492 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 5.742 ;       ;       ; 5.742 ;
; KEY[1]     ; LEDG[1]     ; 5.410 ;       ;       ; 5.410 ;
; KEY[2]     ; LEDG[2]     ; 5.364 ;       ;       ; 5.364 ;
; KEY[3]     ; LEDG[3]     ; 5.310 ;       ;       ; 5.310 ;
; SW[0]      ; LEDR[0]     ; 4.621 ; 5.128 ; 5.128 ; 4.621 ;
; SW[0]      ; LEDR[1]     ; 4.683 ; 5.199 ; 5.199 ; 4.683 ;
; SW[0]      ; LEDR[2]     ; 4.677 ; 5.112 ; 5.112 ; 4.677 ;
; SW[0]      ; LEDR[3]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[4]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[0]      ; LEDR[5]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; SW[0]      ; LEDR[6]     ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; SW[0]      ; LEDR[7]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[8]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; SW[0]      ; LEDR[9]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[0]      ; LEDR[10]    ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; SW[0]      ; LEDR[11]    ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; SW[0]      ; LEDR[12]    ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[0]      ; LEDR[13]    ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[0]      ; LEDR[14]    ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; SW[0]      ; LEDR[15]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; SW[1]      ; LEDR[0]     ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; SW[1]      ; LEDR[1]     ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[1]      ; LEDR[2]     ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; SW[1]      ; LEDR[3]     ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[1]      ; LEDR[4]     ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; SW[1]      ; LEDR[5]     ; 5.689 ; 5.689 ; 5.689 ; 5.689 ;
; SW[1]      ; LEDR[6]     ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; SW[1]      ; LEDR[7]     ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; SW[1]      ; LEDR[8]     ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; SW[1]      ; LEDR[9]     ; 4.827 ; 4.827 ; 4.827 ; 4.827 ;
; SW[1]      ; LEDR[10]    ; 5.139 ; 5.139 ; 5.139 ; 5.139 ;
; SW[1]      ; LEDR[11]    ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; SW[1]      ; LEDR[12]    ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; SW[1]      ; LEDR[13]    ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; SW[1]      ; LEDR[14]    ; 5.003 ; 5.003 ; 5.003 ; 5.003 ;
; SW[1]      ; LEDR[15]    ; 4.966 ; 4.966 ; 4.966 ; 4.966 ;
; SW[2]      ; LEDR[0]     ; 5.511 ; 5.511 ; 5.511 ; 5.511 ;
; SW[2]      ; LEDR[1]     ; 5.577 ; 5.577 ; 5.577 ; 5.577 ;
; SW[2]      ; LEDR[2]     ; 5.556 ; 5.556 ; 5.556 ; 5.556 ;
; SW[2]      ; LEDR[3]     ; 5.628 ; 5.628 ; 5.628 ; 5.628 ;
; SW[2]      ; LEDR[4]     ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; SW[2]      ; LEDR[5]     ; 5.570 ; 5.570 ; 5.570 ; 5.570 ;
; SW[2]      ; LEDR[6]     ; 5.692 ; 5.692 ; 5.692 ; 5.692 ;
; SW[2]      ; LEDR[7]     ; 5.660 ; 5.660 ; 5.660 ; 5.660 ;
; SW[2]      ; LEDR[8]     ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; SW[2]      ; LEDR[9]     ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; SW[2]      ; LEDR[10]    ; 5.022 ; 5.022 ; 5.022 ; 5.022 ;
; SW[2]      ; LEDR[11]    ; 5.048 ; 5.048 ; 5.048 ; 5.048 ;
; SW[2]      ; LEDR[12]    ; 4.575 ; 4.575 ; 4.575 ; 4.575 ;
; SW[2]      ; LEDR[13]    ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW[2]      ; LEDR[14]    ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; SW[2]      ; LEDR[15]    ; 4.847 ; 4.847 ; 4.847 ; 4.847 ;
; SW[3]      ; LEDR[0]     ; 5.212 ; 5.212 ; 5.212 ; 5.212 ;
; SW[3]      ; LEDR[1]     ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; SW[3]      ; LEDR[2]     ; 5.312 ; 5.312 ; 5.312 ; 5.312 ;
; SW[3]      ; LEDR[3]     ; 5.768 ; 5.768 ; 5.768 ; 5.768 ;
; SW[3]      ; LEDR[4]     ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; SW[3]      ; LEDR[5]     ; 5.718 ; 5.718 ; 5.718 ; 5.718 ;
; SW[3]      ; LEDR[6]     ; 5.832 ; 5.832 ; 5.832 ; 5.832 ;
; SW[3]      ; LEDR[7]     ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; SW[3]      ; LEDR[8]     ; 5.564 ; 5.564 ; 5.564 ; 5.564 ;
; SW[3]      ; LEDR[9]     ; 4.850 ; 4.850 ; 4.850 ; 4.850 ;
; SW[3]      ; LEDR[10]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; SW[3]      ; LEDR[11]    ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; SW[3]      ; LEDR[12]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; SW[3]      ; LEDR[13]    ; 5.300 ; 5.300 ; 5.300 ; 5.300 ;
; SW[3]      ; LEDR[14]    ; 5.026 ; 5.026 ; 5.026 ; 5.026 ;
; SW[3]      ; LEDR[15]    ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; SW[4]      ; LEDR[0]     ; 5.585 ; 5.585 ; 5.585 ; 5.585 ;
; SW[4]      ; LEDR[1]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; SW[4]      ; LEDR[2]     ; 5.581 ; 5.581 ; 5.581 ; 5.581 ;
; SW[4]      ; LEDR[3]     ; 5.651 ; 5.651 ; 5.651 ; 5.651 ;
; SW[4]      ; LEDR[4]     ; 5.764 ; 5.764 ; 5.764 ; 5.764 ;
; SW[4]      ; LEDR[5]     ; 5.594 ; 5.594 ; 5.594 ; 5.594 ;
; SW[4]      ; LEDR[6]     ; 5.715 ; 5.715 ; 5.715 ; 5.715 ;
; SW[4]      ; LEDR[7]     ; 5.683 ; 5.683 ; 5.683 ; 5.683 ;
; SW[4]      ; LEDR[8]     ; 5.441 ; 5.441 ; 5.441 ; 5.441 ;
; SW[4]      ; LEDR[9]     ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; SW[4]      ; LEDR[10]    ; 5.045 ; 5.045 ; 5.045 ; 5.045 ;
; SW[4]      ; LEDR[11]    ; 5.072 ; 5.072 ; 5.072 ; 5.072 ;
; SW[4]      ; LEDR[12]    ; 4.598 ; 4.598 ; 4.598 ; 4.598 ;
; SW[4]      ; LEDR[13]    ; 5.176 ; 5.176 ; 5.176 ; 5.176 ;
; SW[4]      ; LEDR[14]    ; 4.909 ; 4.909 ; 4.909 ; 4.909 ;
; SW[4]      ; LEDR[15]    ; 4.871 ; 4.871 ; 4.871 ; 4.871 ;
; SW[5]      ; LEDR[0]     ; 5.119 ; 5.119 ; 5.119 ; 5.119 ;
; SW[5]      ; LEDR[1]     ; 5.469 ; 5.469 ; 5.469 ; 5.469 ;
; SW[5]      ; LEDR[2]     ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; SW[5]      ; LEDR[3]     ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; SW[5]      ; LEDR[4]     ; 5.748 ; 5.748 ; 5.748 ; 5.748 ;
; SW[5]      ; LEDR[5]     ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; SW[5]      ; LEDR[6]     ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; SW[5]      ; LEDR[7]     ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[5]      ; LEDR[8]     ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; SW[5]      ; LEDR[9]     ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; SW[5]      ; LEDR[10]    ; 4.938 ; 4.938 ; 4.938 ; 4.938 ;
; SW[5]      ; LEDR[11]    ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; SW[5]      ; LEDR[12]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; SW[5]      ; LEDR[13]    ; 5.437 ; 5.437 ; 5.437 ; 5.437 ;
; SW[5]      ; LEDR[14]    ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; SW[5]      ; LEDR[15]    ; 5.492 ; 5.492 ; 5.492 ; 5.492 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+----------------------+-----------+--------+-----------+---------+---------------------+
; Clock                ; Setup     ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+----------------------+-----------+--------+-----------+---------+---------------------+
; Worst-case Slack     ; -9.798    ; -1.588 ; -2.902    ; 1.863   ; -2.000              ;
;  CLOCK_50            ; -0.081    ; -1.588 ; N/A       ; N/A     ; -1.380              ;
;  Debounce:DebClk|OP1 ; -9.798    ; 0.246  ; -2.902    ; 1.863   ; -2.000              ;
; Design-wide TNS      ; -6287.296 ; -1.588 ; -3550.414 ; 0.0     ; -1567.38            ;
;  CLOCK_50            ; -0.132    ; -1.588 ; N/A       ; N/A     ; -13.380             ;
;  Debounce:DebClk|OP1 ; -6287.164 ; 0.000  ; -3550.414 ; 0.000   ; -1554.000           ;
+----------------------+-----------+--------+-----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 5.040 ; 5.040 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.040 ; 5.040 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 4.467 ; 4.467 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.345 ; -2.345 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.657 ; -2.657 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.345 ; -2.345 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------+---------------------+--------+--------+------------+---------------------+
; Data Port ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+--------+--------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 8.979  ; 8.979  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 8.979  ; 8.979  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 8.934  ; 8.934  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 8.932  ; 8.932  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 8.689  ; 8.689  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 8.689  ; 8.689  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 8.656  ; 8.656  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 8.703  ; 8.703  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 10.538 ; 10.538 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 10.100 ; 10.100 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 10.292 ; 10.292 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 10.538 ; 10.538 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 10.363 ; 10.363 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 9.944  ; 9.944  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 9.732  ; 9.732  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 9.989  ; 9.989  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 11.515 ; 11.515 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 10.772 ; 10.772 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 10.496 ; 10.496 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 10.743 ; 10.743 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 11.515 ; 11.515 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 10.375 ; 10.375 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 11.284 ; 11.284 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 10.954 ; 10.954 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 10.340 ; 10.340 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 9.822  ; 9.822  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 9.621  ; 9.621  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 10.117 ; 10.117 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 9.645  ; 9.645  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 9.576  ; 9.576  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 10.312 ; 10.312 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 10.340 ; 10.340 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 9.353  ; 9.353  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 9.353  ; 9.353  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 9.344  ; 9.344  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 9.063  ; 9.063  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 9.039  ; 9.039  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 9.068  ; 9.068  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 9.061  ; 9.061  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 9.064  ; 9.064  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 10.444 ; 10.444 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 9.131  ; 9.131  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 8.935  ; 8.935  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 10.368 ; 10.368 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 9.167  ; 9.167  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 10.444 ; 10.444 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 9.627  ; 9.627  ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 8.784  ; 8.784  ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 12.693 ; 12.693 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 12.106 ; 12.106 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 11.684 ; 11.684 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 12.279 ; 12.279 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 12.656 ; 12.656 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 12.693 ; 12.693 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 12.680 ; 12.680 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 12.041 ; 12.041 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 14.376 ; 14.376 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 14.066 ; 14.066 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 14.376 ; 14.376 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 13.735 ; 13.735 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 12.462 ; 12.462 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 12.361 ; 12.361 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 12.436 ; 12.436 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 13.295 ; 13.295 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 12.832 ; 12.832 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 12.240 ; 12.240 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 10.924 ; 10.924 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 10.548 ; 10.548 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 10.353 ; 10.353 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 10.698 ; 10.698 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 11.510 ; 11.510 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 10.925 ; 10.925 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 12.602 ; 12.602 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; HEX0[*]   ; Debounce:DebClk|OP1 ; 4.275 ; 4.275 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[0]  ; Debounce:DebClk|OP1 ; 4.437 ; 4.437 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[1]  ; Debounce:DebClk|OP1 ; 4.394 ; 4.394 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[2]  ; Debounce:DebClk|OP1 ; 4.392 ; 4.392 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[3]  ; Debounce:DebClk|OP1 ; 4.295 ; 4.295 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[4]  ; Debounce:DebClk|OP1 ; 4.294 ; 4.294 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[5]  ; Debounce:DebClk|OP1 ; 4.275 ; 4.275 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX0[6]  ; Debounce:DebClk|OP1 ; 4.298 ; 4.298 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX1[*]   ; Debounce:DebClk|OP1 ; 4.675 ; 4.675 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[0]  ; Debounce:DebClk|OP1 ; 4.896 ; 4.896 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[1]  ; Debounce:DebClk|OP1 ; 4.952 ; 4.952 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[2]  ; Debounce:DebClk|OP1 ; 5.000 ; 5.000 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[3]  ; Debounce:DebClk|OP1 ; 4.930 ; 4.930 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[4]  ; Debounce:DebClk|OP1 ; 4.782 ; 4.782 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[5]  ; Debounce:DebClk|OP1 ; 4.675 ; 4.675 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX1[6]  ; Debounce:DebClk|OP1 ; 4.791 ; 4.791 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX2[*]   ; Debounce:DebClk|OP1 ; 4.715 ; 4.715 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[0]  ; Debounce:DebClk|OP1 ; 4.895 ; 4.895 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[1]  ; Debounce:DebClk|OP1 ; 4.752 ; 4.752 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[2]  ; Debounce:DebClk|OP1 ; 4.893 ; 4.893 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[3]  ; Debounce:DebClk|OP1 ; 5.286 ; 5.286 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[4]  ; Debounce:DebClk|OP1 ; 4.715 ; 4.715 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[5]  ; Debounce:DebClk|OP1 ; 5.095 ; 5.095 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX2[6]  ; Debounce:DebClk|OP1 ; 4.949 ; 4.949 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX3[*]   ; Debounce:DebClk|OP1 ; 4.653 ; 4.653 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[0]  ; Debounce:DebClk|OP1 ; 4.747 ; 4.747 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[1]  ; Debounce:DebClk|OP1 ; 4.677 ; 4.677 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[2]  ; Debounce:DebClk|OP1 ; 4.905 ; 4.905 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[3]  ; Debounce:DebClk|OP1 ; 4.694 ; 4.694 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[4]  ; Debounce:DebClk|OP1 ; 4.653 ; 4.653 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[5]  ; Debounce:DebClk|OP1 ; 4.940 ; 4.940 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX3[6]  ; Debounce:DebClk|OP1 ; 4.960 ; 4.960 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX4[*]   ; Debounce:DebClk|OP1 ; 4.528 ; 4.528 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[0]  ; Debounce:DebClk|OP1 ; 4.676 ; 4.676 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[1]  ; Debounce:DebClk|OP1 ; 4.678 ; 4.678 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[2]  ; Debounce:DebClk|OP1 ; 4.557 ; 4.557 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[3]  ; Debounce:DebClk|OP1 ; 4.528 ; 4.528 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[4]  ; Debounce:DebClk|OP1 ; 4.551 ; 4.551 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[5]  ; Debounce:DebClk|OP1 ; 4.547 ; 4.547 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX4[6]  ; Debounce:DebClk|OP1 ; 4.548 ; 4.548 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX5[*]   ; Debounce:DebClk|OP1 ; 4.070 ; 4.070 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[0]  ; Debounce:DebClk|OP1 ; 4.270 ; 4.270 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[1]  ; Debounce:DebClk|OP1 ; 4.070 ; 4.070 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[2]  ; Debounce:DebClk|OP1 ; 5.258 ; 5.258 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[3]  ; Debounce:DebClk|OP1 ; 4.278 ; 4.278 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[4]  ; Debounce:DebClk|OP1 ; 5.148 ; 5.148 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[5]  ; Debounce:DebClk|OP1 ; 4.466 ; 4.466 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX5[6]  ; Debounce:DebClk|OP1 ; 4.115 ; 4.115 ; Rise       ; Debounce:DebClk|OP1 ;
; HEX6[*]   ; Debounce:DebClk|OP1 ; 4.479 ; 4.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[0]  ; Debounce:DebClk|OP1 ; 4.651 ; 4.651 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[1]  ; Debounce:DebClk|OP1 ; 4.479 ; 4.479 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[2]  ; Debounce:DebClk|OP1 ; 4.706 ; 4.706 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[3]  ; Debounce:DebClk|OP1 ; 4.924 ; 4.924 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[4]  ; Debounce:DebClk|OP1 ; 4.952 ; 4.952 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[5]  ; Debounce:DebClk|OP1 ; 4.950 ; 4.950 ; Rise       ; Debounce:DebClk|OP1 ;
;  HEX6[6]  ; Debounce:DebClk|OP1 ; 4.661 ; 4.661 ; Rise       ; Debounce:DebClk|OP1 ;
; LEDR[*]   ; Debounce:DebClk|OP1 ; 4.351 ; 4.351 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[0]  ; Debounce:DebClk|OP1 ; 5.431 ; 5.431 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[1]  ; Debounce:DebClk|OP1 ; 5.255 ; 5.255 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[2]  ; Debounce:DebClk|OP1 ; 5.645 ; 5.645 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[3]  ; Debounce:DebClk|OP1 ; 5.228 ; 5.228 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[4]  ; Debounce:DebClk|OP1 ; 5.053 ; 5.053 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[5]  ; Debounce:DebClk|OP1 ; 5.448 ; 5.448 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[6]  ; Debounce:DebClk|OP1 ; 5.191 ; 5.191 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[7]  ; Debounce:DebClk|OP1 ; 5.220 ; 5.220 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[8]  ; Debounce:DebClk|OP1 ; 4.973 ; 4.973 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[9]  ; Debounce:DebClk|OP1 ; 4.894 ; 4.894 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[10] ; Debounce:DebClk|OP1 ; 4.487 ; 4.487 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[11] ; Debounce:DebClk|OP1 ; 4.827 ; 4.827 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[12] ; Debounce:DebClk|OP1 ; 4.351 ; 4.351 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[13] ; Debounce:DebClk|OP1 ; 4.534 ; 4.534 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[14] ; Debounce:DebClk|OP1 ; 4.615 ; 4.615 ; Rise       ; Debounce:DebClk|OP1 ;
;  LEDR[15] ; Debounce:DebClk|OP1 ; 4.481 ; 4.481 ; Rise       ; Debounce:DebClk|OP1 ;
+-----------+---------------------+-------+-------+------------+---------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; KEY[0]     ; LEDG[0]     ; 10.022 ;        ;        ; 10.022 ;
; KEY[1]     ; LEDG[1]     ; 9.434  ;        ;        ; 9.434  ;
; KEY[2]     ; LEDG[2]     ; 9.377  ;        ;        ; 9.377  ;
; KEY[3]     ; LEDG[3]     ; 9.303  ;        ;        ; 9.303  ;
; SW[0]      ; LEDR[0]     ; 8.993  ; 10.196 ; 10.196 ; 8.993  ;
; SW[0]      ; LEDR[1]     ; 9.149  ; 10.364 ; 10.364 ; 9.149  ;
; SW[0]      ; LEDR[2]     ; 9.205  ; 10.229 ; 10.229 ; 9.205  ;
; SW[0]      ; LEDR[3]     ; 9.208  ; 9.208  ; 9.208  ; 9.208  ;
; SW[0]      ; LEDR[4]     ; 8.867  ; 8.867  ; 8.867  ; 8.867  ;
; SW[0]      ; LEDR[5]     ; 9.229  ; 9.229  ; 9.229  ; 9.229  ;
; SW[0]      ; LEDR[6]     ; 9.190  ; 9.190  ; 9.190  ; 9.190  ;
; SW[0]      ; LEDR[7]     ; 9.206  ; 9.206  ; 9.206  ; 9.206  ;
; SW[0]      ; LEDR[8]     ; 8.230  ; 8.230  ; 8.230  ; 8.230  ;
; SW[0]      ; LEDR[9]     ; 7.916  ; 7.916  ; 7.916  ; 7.916  ;
; SW[0]      ; LEDR[10]    ; 7.807  ; 7.807  ; 7.807  ; 7.807  ;
; SW[0]      ; LEDR[11]    ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; SW[0]      ; LEDR[12]    ; 7.692  ; 7.692  ; 7.692  ; 7.692  ;
; SW[0]      ; LEDR[13]    ; 7.572  ; 7.572  ; 7.572  ; 7.572  ;
; SW[0]      ; LEDR[14]    ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; SW[0]      ; LEDR[15]    ; 7.605  ; 7.605  ; 7.605  ; 7.605  ;
; SW[1]      ; LEDR[0]     ; 11.452 ; 11.452 ; 11.452 ; 11.452 ;
; SW[1]      ; LEDR[1]     ; 11.620 ; 11.620 ; 11.620 ; 11.620 ;
; SW[1]      ; LEDR[2]     ; 11.534 ; 11.534 ; 11.534 ; 11.534 ;
; SW[1]      ; LEDR[3]     ; 12.108 ; 12.108 ; 12.108 ; 12.108 ;
; SW[1]      ; LEDR[4]     ; 13.013 ; 13.013 ; 13.013 ; 13.013 ;
; SW[1]      ; LEDR[5]     ; 13.571 ; 13.571 ; 13.571 ; 13.571 ;
; SW[1]      ; LEDR[6]     ; 14.064 ; 14.064 ; 14.064 ; 14.064 ;
; SW[1]      ; LEDR[7]     ; 12.518 ; 12.518 ; 12.518 ; 12.518 ;
; SW[1]      ; LEDR[8]     ; 11.908 ; 11.908 ; 11.908 ; 11.908 ;
; SW[1]      ; LEDR[9]     ; 9.946  ; 9.946  ; 9.946  ; 9.946  ;
; SW[1]      ; LEDR[10]    ; 11.392 ; 11.392 ; 11.392 ; 11.392 ;
; SW[1]      ; LEDR[11]    ; 10.845 ; 10.845 ; 10.845 ; 10.845 ;
; SW[1]      ; LEDR[12]    ; 9.820  ; 9.820  ; 9.820  ; 9.820  ;
; SW[1]      ; LEDR[13]    ; 12.472 ; 12.472 ; 12.472 ; 12.472 ;
; SW[1]      ; LEDR[14]    ; 12.018 ; 12.018 ; 12.018 ; 12.018 ;
; SW[1]      ; LEDR[15]    ; 10.781 ; 10.781 ; 10.781 ; 10.781 ;
; SW[2]      ; LEDR[0]     ; 11.786 ; 11.786 ; 11.786 ; 11.786 ;
; SW[2]      ; LEDR[1]     ; 11.914 ; 11.914 ; 11.914 ; 11.914 ;
; SW[2]      ; LEDR[2]     ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; SW[2]      ; LEDR[3]     ; 11.835 ; 11.835 ; 11.835 ; 11.835 ;
; SW[2]      ; LEDR[4]     ; 12.740 ; 12.740 ; 12.740 ; 12.740 ;
; SW[2]      ; LEDR[5]     ; 13.298 ; 13.298 ; 13.298 ; 13.298 ;
; SW[2]      ; LEDR[6]     ; 13.791 ; 13.791 ; 13.791 ; 13.791 ;
; SW[2]      ; LEDR[7]     ; 12.245 ; 12.245 ; 12.245 ; 12.245 ;
; SW[2]      ; LEDR[8]     ; 11.635 ; 11.635 ; 11.635 ; 11.635 ;
; SW[2]      ; LEDR[9]     ; 9.673  ; 9.673  ; 9.673  ; 9.673  ;
; SW[2]      ; LEDR[10]    ; 11.119 ; 11.119 ; 11.119 ; 11.119 ;
; SW[2]      ; LEDR[11]    ; 10.578 ; 10.578 ; 10.578 ; 10.578 ;
; SW[2]      ; LEDR[12]    ; 9.553  ; 9.553  ; 9.553  ; 9.553  ;
; SW[2]      ; LEDR[13]    ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; SW[2]      ; LEDR[14]    ; 11.745 ; 11.745 ; 11.745 ; 11.745 ;
; SW[2]      ; LEDR[15]    ; 10.508 ; 10.508 ; 10.508 ; 10.508 ;
; SW[3]      ; LEDR[0]     ; 11.511 ; 11.511 ; 11.511 ; 11.511 ;
; SW[3]      ; LEDR[1]     ; 11.679 ; 11.679 ; 11.679 ; 11.679 ;
; SW[3]      ; LEDR[2]     ; 11.593 ; 11.593 ; 11.593 ; 11.593 ;
; SW[3]      ; LEDR[3]     ; 12.167 ; 12.167 ; 12.167 ; 12.167 ;
; SW[3]      ; LEDR[4]     ; 13.072 ; 13.072 ; 13.072 ; 13.072 ;
; SW[3]      ; LEDR[5]     ; 13.630 ; 13.630 ; 13.630 ; 13.630 ;
; SW[3]      ; LEDR[6]     ; 14.123 ; 14.123 ; 14.123 ; 14.123 ;
; SW[3]      ; LEDR[7]     ; 12.577 ; 12.577 ; 12.577 ; 12.577 ;
; SW[3]      ; LEDR[8]     ; 11.967 ; 11.967 ; 11.967 ; 11.967 ;
; SW[3]      ; LEDR[9]     ; 10.005 ; 10.005 ; 10.005 ; 10.005 ;
; SW[3]      ; LEDR[10]    ; 11.451 ; 11.451 ; 11.451 ; 11.451 ;
; SW[3]      ; LEDR[11]    ; 10.905 ; 10.905 ; 10.905 ; 10.905 ;
; SW[3]      ; LEDR[12]    ; 9.880  ; 9.880  ; 9.880  ; 9.880  ;
; SW[3]      ; LEDR[13]    ; 12.531 ; 12.531 ; 12.531 ; 12.531 ;
; SW[3]      ; LEDR[14]    ; 12.077 ; 12.077 ; 12.077 ; 12.077 ;
; SW[3]      ; LEDR[15]    ; 10.840 ; 10.840 ; 10.840 ; 10.840 ;
; SW[4]      ; LEDR[0]     ; 11.317 ; 11.317 ; 11.317 ; 11.317 ;
; SW[4]      ; LEDR[1]     ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; SW[4]      ; LEDR[2]     ; 11.399 ; 11.399 ; 11.399 ; 11.399 ;
; SW[4]      ; LEDR[3]     ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; SW[4]      ; LEDR[4]     ; 12.876 ; 12.876 ; 12.876 ; 12.876 ;
; SW[4]      ; LEDR[5]     ; 13.434 ; 13.434 ; 13.434 ; 13.434 ;
; SW[4]      ; LEDR[6]     ; 13.927 ; 13.927 ; 13.927 ; 13.927 ;
; SW[4]      ; LEDR[7]     ; 12.381 ; 12.381 ; 12.381 ; 12.381 ;
; SW[4]      ; LEDR[8]     ; 11.771 ; 11.771 ; 11.771 ; 11.771 ;
; SW[4]      ; LEDR[9]     ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; SW[4]      ; LEDR[10]    ; 11.255 ; 11.255 ; 11.255 ; 11.255 ;
; SW[4]      ; LEDR[11]    ; 10.717 ; 10.717 ; 10.717 ; 10.717 ;
; SW[4]      ; LEDR[12]    ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; SW[4]      ; LEDR[13]    ; 12.335 ; 12.335 ; 12.335 ; 12.335 ;
; SW[4]      ; LEDR[14]    ; 11.881 ; 11.881 ; 11.881 ; 11.881 ;
; SW[4]      ; LEDR[15]    ; 10.644 ; 10.644 ; 10.644 ; 10.644 ;
; SW[5]      ; LEDR[0]     ; 10.773 ; 10.773 ; 10.773 ; 10.773 ;
; SW[5]      ; LEDR[1]     ; 11.175 ; 11.175 ; 11.175 ; 11.175 ;
; SW[5]      ; LEDR[2]     ; 11.348 ; 11.348 ; 11.348 ; 11.348 ;
; SW[5]      ; LEDR[3]     ; 11.039 ; 11.039 ; 11.039 ; 11.039 ;
; SW[5]      ; LEDR[4]     ; 11.591 ; 11.591 ; 11.591 ; 11.591 ;
; SW[5]      ; LEDR[5]     ; 12.149 ; 12.149 ; 12.149 ; 12.149 ;
; SW[5]      ; LEDR[6]     ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; SW[5]      ; LEDR[7]     ; 11.423 ; 11.423 ; 11.423 ; 11.423 ;
; SW[5]      ; LEDR[8]     ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; SW[5]      ; LEDR[9]     ; 8.524  ; 8.524  ; 8.524  ; 8.524  ;
; SW[5]      ; LEDR[10]    ; 9.970  ; 9.970  ; 9.970  ; 9.970  ;
; SW[5]      ; LEDR[11]    ; 9.334  ; 9.334  ; 9.334  ; 9.334  ;
; SW[5]      ; LEDR[12]    ; 8.229  ; 8.229  ; 8.229  ; 8.229  ;
; SW[5]      ; LEDR[13]    ; 11.050 ; 11.050 ; 11.050 ; 11.050 ;
; SW[5]      ; LEDR[14]    ; 10.596 ; 10.596 ; 10.596 ; 10.596 ;
; SW[5]      ; LEDR[15]    ; 11.193 ; 11.193 ; 11.193 ; 11.193 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; KEY[0]     ; LEDG[0]     ; 5.742 ;       ;       ; 5.742 ;
; KEY[1]     ; LEDG[1]     ; 5.410 ;       ;       ; 5.410 ;
; KEY[2]     ; LEDG[2]     ; 5.364 ;       ;       ; 5.364 ;
; KEY[3]     ; LEDG[3]     ; 5.310 ;       ;       ; 5.310 ;
; SW[0]      ; LEDR[0]     ; 4.621 ; 5.128 ; 5.128 ; 4.621 ;
; SW[0]      ; LEDR[1]     ; 4.683 ; 5.199 ; 5.199 ; 4.683 ;
; SW[0]      ; LEDR[2]     ; 4.677 ; 5.112 ; 5.112 ; 4.677 ;
; SW[0]      ; LEDR[3]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[4]     ; 4.586 ; 4.586 ; 4.586 ; 4.586 ;
; SW[0]      ; LEDR[5]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; SW[0]      ; LEDR[6]     ; 4.667 ; 4.667 ; 4.667 ; 4.667 ;
; SW[0]      ; LEDR[7]     ; 4.678 ; 4.678 ; 4.678 ; 4.678 ;
; SW[0]      ; LEDR[8]     ; 4.195 ; 4.195 ; 4.195 ; 4.195 ;
; SW[0]      ; LEDR[9]     ; 4.074 ; 4.074 ; 4.074 ; 4.074 ;
; SW[0]      ; LEDR[10]    ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; SW[0]      ; LEDR[11]    ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; SW[0]      ; LEDR[12]    ; 3.981 ; 3.981 ; 3.981 ; 3.981 ;
; SW[0]      ; LEDR[13]    ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; SW[0]      ; LEDR[14]    ; 4.163 ; 4.163 ; 4.163 ; 4.163 ;
; SW[0]      ; LEDR[15]    ; 3.956 ; 3.956 ; 3.956 ; 3.956 ;
; SW[1]      ; LEDR[0]     ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; SW[1]      ; LEDR[1]     ; 5.757 ; 5.757 ; 5.757 ; 5.757 ;
; SW[1]      ; LEDR[2]     ; 5.682 ; 5.682 ; 5.682 ; 5.682 ;
; SW[1]      ; LEDR[3]     ; 5.745 ; 5.745 ; 5.745 ; 5.745 ;
; SW[1]      ; LEDR[4]     ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; SW[1]      ; LEDR[5]     ; 5.689 ; 5.689 ; 5.689 ; 5.689 ;
; SW[1]      ; LEDR[6]     ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; SW[1]      ; LEDR[7]     ; 5.777 ; 5.777 ; 5.777 ; 5.777 ;
; SW[1]      ; LEDR[8]     ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; SW[1]      ; LEDR[9]     ; 4.827 ; 4.827 ; 4.827 ; 4.827 ;
; SW[1]      ; LEDR[10]    ; 5.139 ; 5.139 ; 5.139 ; 5.139 ;
; SW[1]      ; LEDR[11]    ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; SW[1]      ; LEDR[12]    ; 4.692 ; 4.692 ; 4.692 ; 4.692 ;
; SW[1]      ; LEDR[13]    ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; SW[1]      ; LEDR[14]    ; 5.003 ; 5.003 ; 5.003 ; 5.003 ;
; SW[1]      ; LEDR[15]    ; 4.966 ; 4.966 ; 4.966 ; 4.966 ;
; SW[2]      ; LEDR[0]     ; 5.511 ; 5.511 ; 5.511 ; 5.511 ;
; SW[2]      ; LEDR[1]     ; 5.577 ; 5.577 ; 5.577 ; 5.577 ;
; SW[2]      ; LEDR[2]     ; 5.556 ; 5.556 ; 5.556 ; 5.556 ;
; SW[2]      ; LEDR[3]     ; 5.628 ; 5.628 ; 5.628 ; 5.628 ;
; SW[2]      ; LEDR[4]     ; 5.741 ; 5.741 ; 5.741 ; 5.741 ;
; SW[2]      ; LEDR[5]     ; 5.570 ; 5.570 ; 5.570 ; 5.570 ;
; SW[2]      ; LEDR[6]     ; 5.692 ; 5.692 ; 5.692 ; 5.692 ;
; SW[2]      ; LEDR[7]     ; 5.660 ; 5.660 ; 5.660 ; 5.660 ;
; SW[2]      ; LEDR[8]     ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; SW[2]      ; LEDR[9]     ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; SW[2]      ; LEDR[10]    ; 5.022 ; 5.022 ; 5.022 ; 5.022 ;
; SW[2]      ; LEDR[11]    ; 5.048 ; 5.048 ; 5.048 ; 5.048 ;
; SW[2]      ; LEDR[12]    ; 4.575 ; 4.575 ; 4.575 ; 4.575 ;
; SW[2]      ; LEDR[13]    ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW[2]      ; LEDR[14]    ; 4.886 ; 4.886 ; 4.886 ; 4.886 ;
; SW[2]      ; LEDR[15]    ; 4.847 ; 4.847 ; 4.847 ; 4.847 ;
; SW[3]      ; LEDR[0]     ; 5.212 ; 5.212 ; 5.212 ; 5.212 ;
; SW[3]      ; LEDR[1]     ; 5.140 ; 5.140 ; 5.140 ; 5.140 ;
; SW[3]      ; LEDR[2]     ; 5.312 ; 5.312 ; 5.312 ; 5.312 ;
; SW[3]      ; LEDR[3]     ; 5.768 ; 5.768 ; 5.768 ; 5.768 ;
; SW[3]      ; LEDR[4]     ; 5.881 ; 5.881 ; 5.881 ; 5.881 ;
; SW[3]      ; LEDR[5]     ; 5.718 ; 5.718 ; 5.718 ; 5.718 ;
; SW[3]      ; LEDR[6]     ; 5.832 ; 5.832 ; 5.832 ; 5.832 ;
; SW[3]      ; LEDR[7]     ; 5.800 ; 5.800 ; 5.800 ; 5.800 ;
; SW[3]      ; LEDR[8]     ; 5.564 ; 5.564 ; 5.564 ; 5.564 ;
; SW[3]      ; LEDR[9]     ; 4.850 ; 4.850 ; 4.850 ; 4.850 ;
; SW[3]      ; LEDR[10]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; SW[3]      ; LEDR[11]    ; 5.196 ; 5.196 ; 5.196 ; 5.196 ;
; SW[3]      ; LEDR[12]    ; 4.715 ; 4.715 ; 4.715 ; 4.715 ;
; SW[3]      ; LEDR[13]    ; 5.300 ; 5.300 ; 5.300 ; 5.300 ;
; SW[3]      ; LEDR[14]    ; 5.026 ; 5.026 ; 5.026 ; 5.026 ;
; SW[3]      ; LEDR[15]    ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; SW[4]      ; LEDR[0]     ; 5.585 ; 5.585 ; 5.585 ; 5.585 ;
; SW[4]      ; LEDR[1]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; SW[4]      ; LEDR[2]     ; 5.581 ; 5.581 ; 5.581 ; 5.581 ;
; SW[4]      ; LEDR[3]     ; 5.651 ; 5.651 ; 5.651 ; 5.651 ;
; SW[4]      ; LEDR[4]     ; 5.764 ; 5.764 ; 5.764 ; 5.764 ;
; SW[4]      ; LEDR[5]     ; 5.594 ; 5.594 ; 5.594 ; 5.594 ;
; SW[4]      ; LEDR[6]     ; 5.715 ; 5.715 ; 5.715 ; 5.715 ;
; SW[4]      ; LEDR[7]     ; 5.683 ; 5.683 ; 5.683 ; 5.683 ;
; SW[4]      ; LEDR[8]     ; 5.441 ; 5.441 ; 5.441 ; 5.441 ;
; SW[4]      ; LEDR[9]     ; 4.733 ; 4.733 ; 4.733 ; 4.733 ;
; SW[4]      ; LEDR[10]    ; 5.045 ; 5.045 ; 5.045 ; 5.045 ;
; SW[4]      ; LEDR[11]    ; 5.072 ; 5.072 ; 5.072 ; 5.072 ;
; SW[4]      ; LEDR[12]    ; 4.598 ; 4.598 ; 4.598 ; 4.598 ;
; SW[4]      ; LEDR[13]    ; 5.176 ; 5.176 ; 5.176 ; 5.176 ;
; SW[4]      ; LEDR[14]    ; 4.909 ; 4.909 ; 4.909 ; 4.909 ;
; SW[4]      ; LEDR[15]    ; 4.871 ; 4.871 ; 4.871 ; 4.871 ;
; SW[5]      ; LEDR[0]     ; 5.119 ; 5.119 ; 5.119 ; 5.119 ;
; SW[5]      ; LEDR[1]     ; 5.469 ; 5.469 ; 5.469 ; 5.469 ;
; SW[5]      ; LEDR[2]     ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; SW[5]      ; LEDR[3]     ; 5.409 ; 5.409 ; 5.409 ; 5.409 ;
; SW[5]      ; LEDR[4]     ; 5.748 ; 5.748 ; 5.748 ; 5.748 ;
; SW[5]      ; LEDR[5]     ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; SW[5]      ; LEDR[6]     ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; SW[5]      ; LEDR[7]     ; 5.595 ; 5.595 ; 5.595 ; 5.595 ;
; SW[5]      ; LEDR[8]     ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; SW[5]      ; LEDR[9]     ; 4.283 ; 4.283 ; 4.283 ; 4.283 ;
; SW[5]      ; LEDR[10]    ; 4.938 ; 4.938 ; 4.938 ; 4.938 ;
; SW[5]      ; LEDR[11]    ; 4.662 ; 4.662 ; 4.662 ; 4.662 ;
; SW[5]      ; LEDR[12]    ; 4.148 ; 4.148 ; 4.148 ; 4.148 ;
; SW[5]      ; LEDR[13]    ; 5.437 ; 5.437 ; 5.437 ; 5.437 ;
; SW[5]      ; LEDR[14]    ; 5.239 ; 5.239 ; 5.239 ; 5.239 ;
; SW[5]      ; LEDR[15]    ; 5.492 ; 5.492 ; 5.492 ; 5.492 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; CLOCK_50            ; CLOCK_50            ; 9        ; 0        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; CLOCK_50            ; 1        ; 1        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 531753   ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; CLOCK_50            ; CLOCK_50            ; 9        ; 0        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; CLOCK_50            ; 1        ; 1        ; 0        ; 0        ;
; Debounce:DebClk|OP1 ; Debounce:DebClk|OP1 ; 531753   ; 0        ; 0        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------+
; Recovery Transfers                                                           ;
+------------+---------------------+----------+----------+----------+----------+
; From Clock ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------+----------+----------+----------+----------+
; CLOCK_50   ; Debounce:DebClk|OP1 ; 7356     ; 0        ; 0        ; 0        ;
+------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------+
; Removal Transfers                                                            ;
+------------+---------------------+----------+----------+----------+----------+
; From Clock ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------+----------+----------+----------+----------+
; CLOCK_50   ; Debounce:DebClk|OP1 ; 7356     ; 0        ; 0        ; 0        ;
+------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 102   ; 102  ;
; Unconstrained Output Ports      ; 69    ; 69   ;
; Unconstrained Output Port Paths ; 431   ; 431  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 29 20:36:48 2017
Info: Command: quartus_sta MipsMulticicloDE2Wrapper -c MipsMulticicloDE2Wrapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MipsMulticicloDE2Wrapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Debounce:DebClk|OP1 Debounce:DebClk|OP1
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.798
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.798     -6287.164 Debounce:DebClk|OP1 
    Info (332119):    -0.081        -0.132 CLOCK_50 
Info (332146): Worst-case hold slack is -1.588
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.588        -1.588 CLOCK_50 
    Info (332119):     0.533         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case recovery slack is -2.902
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.902     -3550.414 Debounce:DebClk|OP1 
Info (332146): Worst-case removal slack is 3.111
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.111         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1554.000 Debounce:DebClk|OP1 
    Info (332119):    -1.380       -13.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.983
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.983     -2344.408 Debounce:DebClk|OP1 
    Info (332119):     0.469         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is -0.943
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.943        -0.943 CLOCK_50 
    Info (332119):     0.246         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case recovery slack is -1.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.226     -1496.118 Debounce:DebClk|OP1 
Info (332146): Worst-case removal slack is 1.863
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.863         0.000 Debounce:DebClk|OP1 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1554.000 Debounce:DebClk|OP1 
    Info (332119):    -1.380       -13.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 510 megabytes
    Info: Processing ended: Wed Nov 29 20:36:52 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


