@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@
@                                                                            @
@ display.inc                                                                @
@                                                                            @
@                                                                            @
@ Revision History:                                                          @
@                                                                            @
@   2017/06/18  Glen George     Initial revision.                            @
@                                                                            @
@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@

@CPOL = 1, NCPHA = 1

	@ 0000 0000 0000 0000 0000 0000 ---- ---- Reserved
	@ ---- ---- ---- ---- ---- ---- 1--- ---- SWRST
	@ ---- ---- ---- ---- ---- ---- -000 00--
	@ ---- ---- ---- ---- ---- ---- ---- --10 Disable
	@ 0000 0000 0000 0000 0000 0000 1000 0010 
	.equ 	SPI_CR_RESET, 0x00000082
	
	@ 0000 0000 0000 0000 0000 0000 ---- ---- Reserved
	@ ---- ---- ---- ---- ---- ---- 0--- ---- SWRST
	@ ---- ---- ---- ---- ---- ---- -000 00--
	@ ---- ---- ---- ---- ---- ---- ---- --01 Disable
	@ 0000 0000 0000 0000 0000 0000 0000 0001 
	.equ 	SPI_CR_RUN, 0x00000001
	
	@ 0000 0000 ---- ---- ---- ---- ---- ---- DLYBCS: 0
	@ ---- ---- 0000 ---- ---- ---- ---- ---- Reserved
	@ ---- ---- ---- 1110 ---- ---- ---- ---- PCS: NPCS0 is where display is
	@ ---- ---- ---- ---- 0000 0000 ---- ---- Reserved
	@ ---- ---- ---- ---- ---- ---- 0--- ---- Local Loopback: Disabled
	@ ---- ---- ---- ---- ---- ---- -00- ---- Reserved
	@ ---- ---- ---- ---- ---- ---- ---1 ---- Mode fault detection: Disabled
	@ ---- ---- ---- ---- ---- ---- ---- 1--- DIV32: SPI clocks at MCK/32
	@ ---- ---- ---- ---- ---- ---- ---- -0-- PCSDEC: Chip selects directly connected
	@ ---- ---- ---- ---- ---- ---- ---- --0- PS: Fixed Peripheral select
	@ ---- ---- ---- ---- ---- ---- ---- ---1 MSTR: SPI is in Master mode
	@ 0000 0000 0000 1110 0000 0000 0001 1001
	.equ	SPI_MR_VAL,	0x000E0019
	
	@ 0000 0000 ---- ---- ---- ---- ---- ---- DLYBCT: 0
	@ ---- ---- 0000 0000 ---- ---- ---- ---- DLYBS: 0
	@ ---- ---- ---- ---- 0000 0100 ---- ---- SCBR: SPCK Baudrate = MCK/(2*4) = 5.5 MHz. Device max is 20 MHz
	@ ---- ---- ---- ---- ---- ---- 0000 ---- BITS: 8 bits
	@ ---- ---- ---- ---- ---- ---- ---- 00-- Reserved
	@ ---- ---- ---- ---- ---- ---- ---- --1- NCPHA: 1
	@ ---- ---- ---- ---- ---- ---- ---- ---1 CPOL: 1
	@ 0000 0000 0000 0000 0000 0100 0000 0011
	.equ	SPI_CSR0_VAL, 0x00000403
	
	
	
	
	
	
	
	
	
	
	
	
	
	
	
	@ ---- ---- ---- ---- ---- ---- ---- ---- 