<testbench>
	<component name="mux_1_of_n_gen" type="concurrent" interval="1 us"/>

	<signals>
		<in_vec name="a" size="4" order="desc" val="0000"/>
		<in_vec name="s" size="2" order="desc" val="00"/>

		<out name="z"/>
	</signals>

	<backends>
		<vhdl>
			<generics>
				<param name="BUS_WIDTH" type="NATURAL" val="4"/>
				<param name="SEL_WIDTH" type="NATURAL" val="2"/>
			</generics>
		</vhdl>
		<hw>
			<loop count="100"/>
		</hw>
	</backends>

	<testcases>
		<!-- TEST 1 -->
		<test name="TEST1: check output">
			<seq>
				<vec>#### 1110 00 l</vec>
				<vec>#### 0001 00 h</vec>

				<vec>#### 1101 01 l</vec>
				<vec>#### 0010 01 h</vec>

				<vec>#### 1011 10 l</vec>
				<vec>#### 0100 10 h</vec>

				<vec>#### 0111 11 l</vec>
				<vec>#### 1000 11 h</vec>
			</seq>
		</test>
	</testcases>
</testbench>
