clk 1 std_logic bool
rst 1 std_logic sc_logic
vec_rsc_0_0_wadr 7 std_logic_vector sc_lv
vec_rsc_0_0_d 64 std_logic_vector sc_lv
vec_rsc_0_0_we 1 std_logic sc_logic
vec_rsc_0_0_radr 7 std_logic_vector sc_lv
vec_rsc_0_0_q 64 std_logic_vector sc_lv
vec_rsc_triosy_0_0_lz 1 std_logic sc_logic
vec_rsc_0_1_wadr 7 std_logic_vector sc_lv
vec_rsc_0_1_d 64 std_logic_vector sc_lv
vec_rsc_0_1_we 1 std_logic sc_logic
vec_rsc_0_1_radr 7 std_logic_vector sc_lv
vec_rsc_0_1_q 64 std_logic_vector sc_lv
vec_rsc_triosy_0_1_lz 1 std_logic sc_logic
vec_rsc_0_2_wadr 7 std_logic_vector sc_lv
vec_rsc_0_2_d 64 std_logic_vector sc_lv
vec_rsc_0_2_we 1 std_logic sc_logic
vec_rsc_0_2_radr 7 std_logic_vector sc_lv
vec_rsc_0_2_q 64 std_logic_vector sc_lv
vec_rsc_triosy_0_2_lz 1 std_logic sc_logic
vec_rsc_0_3_wadr 7 std_logic_vector sc_lv
vec_rsc_0_3_d 64 std_logic_vector sc_lv
vec_rsc_0_3_we 1 std_logic sc_logic
vec_rsc_0_3_radr 7 std_logic_vector sc_lv
vec_rsc_0_3_q 64 std_logic_vector sc_lv
vec_rsc_triosy_0_3_lz 1 std_logic sc_logic
vec_rsc_0_4_wadr 7 std_logic_vector sc_lv
vec_rsc_0_4_d 64 std_logic_vector sc_lv
vec_rsc_0_4_we 1 std_logic sc_logic
vec_rsc_0_4_radr 7 std_logic_vector sc_lv
vec_rsc_0_4_q 64 std_logic_vector sc_lv
vec_rsc_triosy_0_4_lz 1 std_logic sc_logic
vec_rsc_0_5_wadr 7 std_logic_vector sc_lv
vec_rsc_0_5_d 64 std_logic_vector sc_lv
vec_rsc_0_5_we 1 std_logic sc_logic
vec_rsc_0_5_radr 7 std_logic_vector sc_lv
vec_rsc_0_5_q 64 std_logic_vector sc_lv
vec_rsc_triosy_0_5_lz 1 std_logic sc_logic
vec_rsc_0_6_wadr 7 std_logic_vector sc_lv
vec_rsc_0_6_d 64 std_logic_vector sc_lv
vec_rsc_0_6_we 1 std_logic sc_logic
vec_rsc_0_6_radr 7 std_logic_vector sc_lv
vec_rsc_0_6_q 64 std_logic_vector sc_lv
vec_rsc_triosy_0_6_lz 1 std_logic sc_logic
vec_rsc_0_7_wadr 7 std_logic_vector sc_lv
vec_rsc_0_7_d 64 std_logic_vector sc_lv
vec_rsc_0_7_we 1 std_logic sc_logic
vec_rsc_0_7_radr 7 std_logic_vector sc_lv
vec_rsc_0_7_q 64 std_logic_vector sc_lv
vec_rsc_triosy_0_7_lz 1 std_logic sc_logic
p_rsc_dat 64 std_logic_vector sc_lv
p_rsc_triosy_lz 1 std_logic sc_logic
r_rsc_dat 64 std_logic_vector sc_lv
r_rsc_triosy_lz 1 std_logic sc_logic
twiddle_rsc_0_0_radr 7 std_logic_vector sc_lv
twiddle_rsc_0_0_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_0_0_lz 1 std_logic sc_logic
twiddle_rsc_0_1_radr 7 std_logic_vector sc_lv
twiddle_rsc_0_1_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_0_1_lz 1 std_logic sc_logic
twiddle_rsc_0_2_radr 7 std_logic_vector sc_lv
twiddle_rsc_0_2_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_0_2_lz 1 std_logic sc_logic
twiddle_rsc_0_3_radr 7 std_logic_vector sc_lv
twiddle_rsc_0_3_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_0_3_lz 1 std_logic sc_logic
twiddle_rsc_0_4_radr 7 std_logic_vector sc_lv
twiddle_rsc_0_4_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_0_4_lz 1 std_logic sc_logic
twiddle_rsc_0_5_radr 7 std_logic_vector sc_lv
twiddle_rsc_0_5_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_0_5_lz 1 std_logic sc_logic
twiddle_rsc_0_6_radr 7 std_logic_vector sc_lv
twiddle_rsc_0_6_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_0_6_lz 1 std_logic sc_logic
twiddle_rsc_0_7_radr 7 std_logic_vector sc_lv
twiddle_rsc_0_7_q 64 std_logic_vector sc_lv
twiddle_rsc_triosy_0_7_lz 1 std_logic sc_logic
