<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#/Users/emrearapcic-uevak/Downloads/Lab1.circ" name="7"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(260,270)" to="(260,340)"/>
    <wire from="(270,280)" to="(270,350)"/>
    <wire from="(210,350)" to="(270,350)"/>
    <wire from="(260,270)" to="(310,270)"/>
    <wire from="(210,300)" to="(330,300)"/>
    <wire from="(130,310)" to="(180,310)"/>
    <wire from="(210,340)" to="(260,340)"/>
    <wire from="(310,270)" to="(310,280)"/>
    <wire from="(300,330)" to="(300,340)"/>
    <wire from="(310,320)" to="(310,340)"/>
    <wire from="(330,280)" to="(330,300)"/>
    <wire from="(210,310)" to="(320,310)"/>
    <wire from="(160,280)" to="(160,300)"/>
    <wire from="(150,320)" to="(150,340)"/>
    <wire from="(320,310)" to="(320,340)"/>
    <wire from="(320,250)" to="(320,280)"/>
    <wire from="(210,320)" to="(310,320)"/>
    <wire from="(130,280)" to="(160,280)"/>
    <wire from="(150,320)" to="(180,320)"/>
    <wire from="(130,370)" to="(160,370)"/>
    <wire from="(210,290)" to="(240,290)"/>
    <wire from="(210,330)" to="(300,330)"/>
    <wire from="(270,280)" to="(300,280)"/>
    <wire from="(160,330)" to="(160,370)"/>
    <wire from="(240,250)" to="(240,290)"/>
    <wire from="(160,300)" to="(180,300)"/>
    <wire from="(130,340)" to="(150,340)"/>
    <wire from="(160,330)" to="(180,330)"/>
    <wire from="(240,250)" to="(320,250)"/>
    <comp lib="0" loc="(130,340)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="7" loc="(210,290)" name="7 Segment"/>
    <comp lib="5" loc="(300,280)" name="7-Segment Display"/>
    <comp lib="0" loc="(130,310)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(69,282)" name="Text">
      <a name="text" val="MSB"/>
    </comp>
    <comp lib="0" loc="(130,370)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(130,280)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
