{
  "design": {
    "design_info": {
      "boundary_crc": "0xAE10368188B66BA5",
      "device": "xc7z020clg484-1",
      "gen_directory": "../../../../Adder.gen/sources_1/bd/Adder",
      "name": "Adder",
      "rev_ctrl_bd_flag": "RevCtrlBdOff",
      "synth_flow_mode": "Hierarchical",
      "tool_version": "2024.1",
      "validated": "true"
    },
    "design_tree": {
      "c_addsub_0": "",
      "byte_register_0": "",
      "byte_register_1": ""
    },
    "ports": {
      "data": {
        "direction": "I",
        "left": "7",
        "right": "0"
      },
      "S": {
        "direction": "O",
        "left": "7",
        "right": "0",
        "parameters": {
          "LAYERED_METADATA": {
            "value": [
              "xilinx.com:interface:datatypes:1.0 {",
              "DATA {datatype {name {attribs {resolve_type immediate dependency {} format string minimum {} maximum {}} value data} bitwidth {attribs {resolve_type generated dependency bitwidth format long minimum",
              "{} maximum {}} value 8} bitoffset {attribs {resolve_type immediate dependency {} format long minimum {} maximum {}} value 0} integer {signed {attribs {resolve_type generated dependency signed format",
              "bool minimum {} maximum {}} value FALSE}}}} DATA_WIDTH 8",
              "}"
            ],
            "value_src": "ip_prop"
          }
        }
      },
      "CA": {
        "direction": "I",
        "parameters": {
          "CLK_DOMAIN": {
            "value": "Adder_CA",
            "value_src": "default_prop"
          },
          "FREQ_HZ": {
            "value": "100000000",
            "value_src": "user_prop"
          },
          "PHASE": {
            "value": "0.0",
            "value_src": "default_prop"
          }
        }
      },
      "CB": {
        "direction": "I",
        "parameters": {
          "CLK_DOMAIN": {
            "value": "Adder_CB",
            "value_src": "default_prop"
          },
          "FREQ_HZ": {
            "value": "100000000",
            "value_src": "user_prop"
          },
          "PHASE": {
            "value": "0.0",
            "value_src": "default_prop"
          }
        }
      },
      "clk_100MHz": {
        "type": "clk",
        "direction": "I",
        "parameters": {
          "CLK_DOMAIN": {
            "value": "Adder_clk_100MHz",
            "value_src": "default"
          },
          "FREQ_HZ": {
            "value": "100000000"
          },
          "FREQ_TOLERANCE_HZ": {
            "value": "0",
            "value_src": "default"
          },
          "INSERT_VIP": {
            "value": "0",
            "value_src": "default"
          },
          "PHASE": {
            "value": "0.0",
            "value_src": "default"
          }
        }
      },
      "carry": {
        "direction": "O",
        "parameters": {
          "LAYERED_METADATA": {
            "value": "undef",
            "value_src": "default_prop"
          }
        }
      }
    },
    "components": {
      "c_addsub_0": {
        "vlnv": "xilinx.com:ip:c_addsub:12.0",
        "ip_revision": "18",
        "xci_name": "Adder_c_addsub_0_0",
        "xci_path": "ip/Adder_c_addsub_0_0/Adder_c_addsub_0_0.xci",
        "inst_hier_path": "c_addsub_0",
        "parameters": {
          "A_Type": {
            "value": "Unsigned"
          },
          "A_Width": {
            "value": "8"
          },
          "B_Constant": {
            "value": "false"
          },
          "B_Type": {
            "value": "Unsigned"
          },
          "B_Value": {
            "value": "00000000"
          },
          "B_Width": {
            "value": "8"
          },
          "CE": {
            "value": "false"
          },
          "C_Out": {
            "value": "true"
          },
          "Latency": {
            "value": "1"
          },
          "Out_Width": {
            "value": "8"
          },
          "SCLR": {
            "value": "false"
          },
          "SSET": {
            "value": "false"
          }
        }
      },
      "byte_register_0": {
        "vlnv": "xilinx.com:module_ref:byte_register:1.0",
        "ip_revision": "1",
        "xci_name": "Adder_byte_register_0_1",
        "xci_path": "ip/Adder_byte_register_0_1/Adder_byte_register_0_1.xci",
        "inst_hier_path": "byte_register_0",
        "reference_info": {
          "ref_type": "hdl",
          "ref_name": "byte_register",
          "boundary_crc": "0x0"
        },
        "ports": {
          "D": {
            "direction": "I",
            "left": "7",
            "right": "0"
          },
          "c": {
            "direction": "I",
            "parameters": {
              "FREQ_HZ": {
                "value": "100000000",
                "value_src": "user_prop"
              },
              "PHASE": {
                "value": "0.0",
                "value_src": "default_prop"
              },
              "CLK_DOMAIN": {
                "value": "Adder_CB",
                "value_src": "default_prop"
              }
            }
          },
          "Q": {
            "direction": "O",
            "left": "7",
            "right": "0"
          }
        }
      },
      "byte_register_1": {
        "vlnv": "xilinx.com:module_ref:byte_register:1.0",
        "ip_revision": "1",
        "xci_name": "Adder_byte_register_0_3",
        "xci_path": "ip/Adder_byte_register_0_3/Adder_byte_register_0_3.xci",
        "inst_hier_path": "byte_register_1",
        "reference_info": {
          "ref_type": "hdl",
          "ref_name": "byte_register",
          "boundary_crc": "0x0"
        },
        "ports": {
          "D": {
            "direction": "I",
            "left": "7",
            "right": "0"
          },
          "c": {
            "direction": "I",
            "parameters": {
              "FREQ_HZ": {
                "value": "100000000",
                "value_src": "user_prop"
              },
              "PHASE": {
                "value": "0.0",
                "value_src": "default_prop"
              },
              "CLK_DOMAIN": {
                "value": "Adder_CA",
                "value_src": "default_prop"
              }
            }
          },
          "Q": {
            "direction": "O",
            "left": "7",
            "right": "0"
          }
        }
      }
    },
    "nets": {
      "CA_1": {
        "ports": [
          "CA",
          "byte_register_1/c"
        ]
      },
      "CB_1": {
        "ports": [
          "CB",
          "byte_register_0/c"
        ]
      },
      "byte_register_0_Q": {
        "ports": [
          "byte_register_0/Q",
          "c_addsub_0/B"
        ]
      },
      "byte_register_1_Q": {
        "ports": [
          "byte_register_1/Q",
          "c_addsub_0/A"
        ]
      },
      "c_addsub_0_C_OUT": {
        "ports": [
          "c_addsub_0/C_OUT",
          "carry"
        ]
      },
      "c_addsub_0_S": {
        "ports": [
          "c_addsub_0/S",
          "S"
        ]
      },
      "clk_100MHz_1": {
        "ports": [
          "clk_100MHz",
          "c_addsub_0/CLK"
        ]
      },
      "data_1": {
        "ports": [
          "data",
          "byte_register_1/D",
          "byte_register_0/D"
        ]
      }
    }
  }
}