0011 0000 0000 0000 ;.orig x3000 
0010 0000 0010 1111 ;				LD R0 x2f 
0101 0010 0010 0001 ;				AND R1 R0 X1 
0011 0010 0010 1110 ;				ST R1 x2e
0101 1101 1010 0000 ;				AND R6 R6 x0
0001 0000 0010 0000 ;				ADD R0 R0 x0
0000 1000 0000 0001 ;				BRn NEGIN
0000 1110 0000 0011 ;				BR NOT_NEGIN
0001 1101 1010 1000 ;NEGIN			ADD R6 R6 x8
0001 1101 1010 1000 ;				ADD R6 R6 x8
1001 0000 0011 1111 ;				NOT R0 R0
0101 0010 0110 0000 ;NOT_NEGIN			AND R1 R1 x0
0101 0100 1010 0000 ;				AND R2 R2 x0
0001 1000 1010 0000 ;LOOP			ADD R4 R2 x0
0101 0110 1110 0000 ;				AND R3 R3 x0
0001 0110 1110 0001 ;				ADD R3 R3 x1
0001 1001 0010 0000 ;LOOP2			ADD R4 R4 x0
0000 1100 0000 0011 ;				BRnz END_LOOP2
0001 0110 1100 0011 ;				ADD R3 R3 R3
0001 1001 0011 1111 ;				ADD R4 R4 x-1
0000 1111 1111 1011 ;				BR LOOP2
1001 1000 0011 1111 ;END_LOOP2			NOT R4 R0
0001 1001 0010 0001 ;				ADD R4 R4 x1
0001 1000 1100 0100 ;				ADD R4 R3 R4
0000 0010 0000 0111 ;				BRp END_LOOP
0101 0110 1100 0000 ;				AND R3 R3 R0
0000 0010 0000 0010 ;				BRp ADDONE	
0001 0010 0100 0011 ;				ADD R1 R1 R3
0000 1110 0000 0001 ;				BR COND
0001 0010 0110 0001 ;ADDONE			ADD R1 R1 x1
0001 0100 1010 0001 ;COND			ADD R2 R2 x1
0000 1111 1110 1101 ;				BR LOOP
0001 1101 1010 0000 ;END_LOOP			ADD R6 R6 x0
0000 0100 0000 0011 ;				BRz  DONE
1001 0010 0111 1111 ;				NOT R1 R1
0001 0010 0110 0001 ;				ADD R1 R1 x1
0001 0011 1000 0001 ;				ADD R1 R6 R1
0011 0010 0000 1101 ;DONE			ST R1 xd
1111 0000 0010 0101 ;				TRAP X25 (.end)

