版图 布局 优化 的 集成电路 本发明 揭露 了 一种 版图 布局 优化 的 集成电路 ， 其 特征 在于 ， 其 包括 信号 单元 ， 所述 信号 单元 包括 封装 垫 、 低压 区域 及 接收 单元 、 PMOS 驱动 单元 的 前级 驱动 、 NMOS 驱动 单元 的 前级 驱动 、 PMOS 驱动 单元 、 NMOS 驱动 单元 和 用作 静电保护 的 P 型 二极管 及 N 型 二极管 ， 所述 封装 垫 在 晶片 上 的 投影 区域 与 PMOS 驱动 单元 和 NMOS 驱动 单元 在 晶片 上 的 投影 区域 分开 。 本发明 改变 了 传统 接口 单元 的 版图 布局 ， 以 使 接口 单元 中 主要 的 电源线 / 地 线 区域 与 封装 垫 区域 分开 ， 从而 减少 接口 单元 中 的 封装 垫 与 电源线 / 地线 的 冲突 ， 进而 减少 总 的 金属 层数 ， 降低成本 。 
