{"patent_id": "10-2024-0055195", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0158813", "출원번호": "10-2024-0055195", "발명의 명칭": "기억장치 및 그 제조 방법, 그리고 기억장치를 포함하는 전자장비", "출원인": "인스티튜트 오브 마이크로일렉트로닉스, 차이니즈", "발명자": "주, 휘롱"}}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수의 디바이스층, 복수의 비트라인, 복수의 워드라인층, 복수의 서브 비트라인, 및 저장 소자를 포함하고,상기 복수의 디바이스층은 기판 상에 상기 기판의 수직 방향을 따라 적층되고, 각 디바이스층은 선택 트랜지스터의 활성 영역의 어레이를 포함하고, 상기 어레이 중의 상기 활성 영역은 제1방향에서 행으로 배열되고, 제2방향에서 열로 배열되며, 상기 활성 영역은 상기 기판에 대해 서로 다른 높이에 있는 하부 소스/드레인 영역과 상부 소스/드레인 영역 및 상기 하부 소스/드레인 영역과 상기 상부 소스/드레인 영역 사이에 있는 채널부를 포함하고,상기 복수의 비트라인은 상기 제2방향을 따라 배열되고, 상기 복수의 비트라인 중 각 비트라인은 상기 어레이중의 대응하는 행을 따라 상기 제1방향에서 연장되고,상기 복수의 워드라인층은 상기 수직 방향으로 적층되고 각각 상기 복수의 디바이스층에 대응되며, 상기 복수의워드라인층 중 각 워드라인층은 상기 제1방향을 따라 배열되는 복수의 워드라인을 포함하고, 상기 복수의 워드라인 중 각 워드라인은 해당 워드라인층의 대응 디바이스층의 대응하는 열의 활성 영역의 채널부를 적어도 부분적으로 둘러싸도록 상기 제2방향을 따라 연장되고,상기 복수의 서브 비트라인은 상기 복수의 비트라인 중 각 비트라인에서 수직으로 연장되고, 상기 복수의 서브비트라인 중 각 서브 비트라인은 해당 비트라인 위의 각 디바이스층의 해당 비트라인에 대응하는 행의 활성 영역의 하부 소스/드레인 영역에 전기적으로 연결되고,상기 저장 소자는 각 활성 영역의 상부 소스/드레인 영역에 전기적으로 연결되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 복수의 비트라인 중 각 비트라인은 상기 어레이 중의 대응하는 행에 자기정렬되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 복수의 비트라인은 상기 복수의 디바이스층 중의 최하층의 디바이스층의 활성 영역의 하부 소스/드레인 영역을 구성하는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 복수의 비트라인 중 각 비트라인은,해당 비트라인의 상기 제2방향의 일측으로부터 해당 비트라인에 삽입되고, 상기 제1방향을 따라 연장되는 금속스트립을 더 포함하는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,공개특허 10-2024-0158813-3-상기 복수의 비트라인 중 임의의 2개의 인접한 비트라인 내의 상기 금속 스트립은 각각 상기 2개의 비트라인의서로 배향되는 일측으로부터 대응하는 비트라인에 삽입되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 복수의 비트라인 중 각 비트라인은,상기 제1방향을 따라 연장되는 금속층을 더 포함하는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 워드라인은 상기 활성 영역의 채널부를 둘러싸도록 상기 제2방향을 따라 연장되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서,상기 워드라인은 상기 활성 영역의 채널부를 부분적으로 둘러싸도록 상기 제2방향을 따라 연장되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,상기 대응 디바이스층의 대응하는 열의 각 채널부에 대해,상기 워드라인은 해당 채널부와 상기 제2방향에서 해당 채널부에 인접한 2개의 인접 채널부 중 하나 사이에서연장되고, 해당 채널부와 상기 2개의 인접 채널부 중 다른 하나 사이에서 연장되지 않으며, 상기 워드라인은 해당 채널부의 상기 제1방향의 양측에서 해당 채널부를 우회하여 상기 제2방향에서 연속적으로 연장하는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,상기 서브 비트라인은 대응하는 비트라인에 자기정렬되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,각 비트라인에는, 한 쌍의 인접한 활성 영역마다 한 쌍의 서브 비트라인이 배치되고, 상기 복수의 비트라인 각각의 서브 비트라인은 상기 제2방향에서 열로 배열되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 서브 비트라인은,공개특허 10-2024-0158813-4-대응하는 비트라인에서 수직으로 연장되는 수직 연장부, 및상기 수직 연장부에서 상기 하부 소스/드레인 영역을 향해 횡방향으로 연장되는 횡방향 연장부를 포함하고,상기 한 쌍의 서브 비트라인 각각의 횡방향 연장부는 서로 반대되는 방향으로 연장되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 횡방향 연장부는 상기 하부 소스/드레인 영역에 자기정렬되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제1항에 있어서,상기 활성 영역은,상기 하부 소스/드레인 영역에 포함되는 하부 소스/드레인층,상기 상부 소스/드레인 영역에 포함되는 상부 소스/드레인층, 및상기 하부 소스/드레인층과 상기 상부 소스/드레인층 사이에서 연장되고, 상기 채널부를 한정하는 부분을 포함하는 채널층을 포함하고,상기 채널층의 상기 하부 소스/드레인층과 상기 상부 소스/드레인층 사이에서 연장되는 부분의 상기 제1방향에서의 배향되는 단부는, 상기 하부 소스/드레인층과 상기 상부 소스/드레인층의 대응하는 단부에 대해 상기 제1방향에서 함몰됨으로써, 상기 워드라인은, 상기 채널층의 상기 하부 소스/드레인층과 상기 상부 소스/드레인층사이에서 연장되는 부분의 상기 제1방향에서의 배향되는 단부에서 상기 하부 소스/드레인층과 상기 상부 소스/드레인층에 의해 한정되는 공간을 지나 상기 제2방향에서 연장되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 채널층은 상기 하부 소스/드레인층과 상기 상부 소스/드레인층의 상기 제2방향에서의 일측 측벽에 형성된에피택셜층인기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,각 열에서 각 한쌍의 인접한 활성 영역의 채널층은 해당 한쌍의 활성 영역 각각의 하부 소스/드레인층과 상부소스/드레인층의 서로 배향되는 측벽에 설치되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서,상기 서브 비트라인은 도핑된 다결정 실리콘을 포함하고, 상기 에피택셜층은 상기 서브 비트라인의 측벽으로 더연장되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "공개특허 10-2024-0158813-5-제14항에 있어서,하부 디바이스층의 활성 영역의 하부 소스/드레인층과 상부 소스/드레인층은, 해당 하부 소스/드레인층과 상부소스/드레인층에 연결되는 서브 비트라인과 반대측의 단부에서 상부 디바이스층의 활성 영역의 하부 소스/드레인층과 상부 소스/드레인층의 대응하는 단부에 대해 돌출되고,상기 기억장치는,상기 상부 소스/드레인층의 돌출된 단부에 접하는 접촉부를 더 포함하고,상기 저장 소자는 상기 접촉부를 통해 상기 상부 소스/드레인층에 전기적으로 연결되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제18항에 있어서,재분포 배선과 재분포 비아홀을 포함하는 재분포층을 더 포함하고, 상기 저장 소자는 상기 재분포층을 통해 상기 접촉부에 전기적으로 연결되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제18항에 있어서,상기 활성 영역의 하부 소스/드레인층의 상기 단부에 설치되는 금속 규화물층으로서, 하부 소스/드레인층에서해당 단부에 있는 측벽 및 상면에서 연장되는 금속 규화물층, 및 상기 활성 영역의 상부 소스/드레인층의 상기 단부에 설치되는 금속 규화물층으로서, 상기 상부 소스/드레인층에서 해당 단부에 있는 측벽 및 하면에서 연장되는 금속 규화물층을 더 포함하는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제14항에 있어서,각 활성 영역의 하부 소스/드레인층은 해당 하부 소스/드레인층에 연결되는 서브 비트라인 측의 단부에서 해당활성 영역의 상부 소스/드레인층의 단부에 대해 돌출되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서,서로 다른 디바이스층의 활성 영역의 하부 소스/드레인층의 상기 단부는 수직 방향에서 실질적으로 정렬되고,상부 소스/드레인층의 상기 단부는 수직 방향에서 실질적으로 정렬되는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제1항에 있어서,서로 다른 디바이스층 사이의 격리층을 더 포함하고,상기 격리층은 유전체 계면 또는 경계를 포함하는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "공개특허 10-2024-0158813-6-제1항에 있어서,상기 저장 소자는 커패시터 또는 자기 터널 접합을 포함하는기억장치."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "기판 상에 복수의 디바이스층을 설치하는 것, 여기서, 각 디바이스층은 상기 기판에 수직 방향으로 순차적으로적층된 제1 소스/드레인층, 채널 한정층 및 제2 소스/드레인층을 포함하고, 각 디바이스층 사이에는 격리 한정층이 설치되어 있고,상기 복수의 디바이스층에 수직으로 연장되는 복수의 제1 가공 통로를 형성하는 것, 여기서, 상기 복수의 제1가공 통로는 제1방향을 따라 배열되고 각각 제1방향과 교차하는 제2방향을 따라 연장되며, 각 상기 제1 가공 통로의 밑부분은 상기 복수의 디바이스층 중 최하층의 디바이스층의 제1 소스/드레인층에 의해 한정되고,상기 제1 가공 통로를 통해 각 디바이스층의 채널 한정층의 제1방향에서의 단부로 하여금 제1 소스/드레인층과제2 소스/드레인층의 대응하는 단부에 대해 제1방향에서 함몰되도록 하고, 이를 통해 형성된 함몰부에 제1 게이트 위치유지층을 형성하는 것,상기 제1 가공 통로를 통해 상기 격리 한정층의 상기 제1 가공 통로에 근접한 일부를 격리층으로 대체하는 것,상기 제1 가공 통로를 통해 상기 제1 가공 통로에 노출되는 각 디바이스층의 제2 소스/드레인층으로 하여금 제1소스/드레인층에 대해 제1방향에서 함몰되도록 하는 것,상기 제1 가공 통로의 밑부분에 노출되는 상기 최하층의 디바이스층의 제1 소스/드레인층에 상기 제1 가공 통로의 측벽을 따라 서브 비트라인을 형성하는 것, 여기서, 상기 서브 비트라인은 상기 제1 가공 통로에 노출되는각 디바이스층의 제1 소스/드레인층에 접촉하고,상기 복수의 디바이스층에 수직으로 연장되는 복수의 제2 가공 통로를 형성하는 것, 여기서, 상기 복수의 제2가공 통로는 제1방향에서 상기 제1 가공 통로와 교대로 배열되고 각각 제2방향을 따라 연장되며, 상기 복수의디바이스층은 상기 제2 가공 통로에서 계단 구조를 형성하고,상기 제2 가공 통로를 통해 각 디바이스층의 채널 한정층의 제1방향에서의 단부로 하여금 제1 소스/드레인층과제2 소스/드레인층의 대응하는 단부에 대해 제1방향에서 함몰되도록 하고, 이를 통해 형성된 함몰부에 제2 게이트 위치유지층을 형성하는 것,상기 제2 가공 통로를 통해 상기 격리 한정층의 상기 제2 가공 통로에 근접한 나머지 부분을 격리층으로 대체하는 것,상기 복수의 디바이스층을 관통하는 복수의 제3 가공 통로를 형성하는 것, 여기서, 상기 복수의 제3 가공 통로는 제2방향을 따라 배열되고 각각 제1방향을 따라 연장되며,선택적 에피택셜 성장을 통해 각 디바이스층에서 상기 제3 가공 통로에 노출되는 측벽에 채널층을 성장시키는것,상기 복수의 디바이스층을 관통하는 복수의 제4 가공 통로를 형성하는 것, 여기서, 상기 복수의 제4 가공 통로는 제2방향에서 상기 제3 가공 통로와 교대로 배열되고 각각 제1방향을 따라 연장되며,상기 제4 가공 통로를 통해 상기 채널 한정층 및 상기 제1 게이트 위치유지층과 상기 제2 게이트 위치유지층을제거하는 것, 및상기 기판 상에 각 디바이스층에 대응하는 워드라인층을 형성하는 것을 포함하고,각 워드라인층은 복수의 워드라인을 포함하며, 상기 워드라인은 상기 채널층의 상기 제1 소스/드레인층과 상기제2 소스/드레인층 사이에 있는 부분을 적어도 부분적으로 둘러싸도록 제2방향을 따라 연장되는기억장치의 제조 방법."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제25항에 있어서,공개특허 10-2024-0158813-7-에피택셜 성장을 통해 상기 복수의 디바이스층과 상기 격리 한정층을 설치하는기억장치의 제조 방법."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제25항에 있어서,상기 워드라인은 상기 제1 게이트 위치유지층과 상기 제2 게이트 위치유지층에 의해 유지되는 공간을 지나, 상기 채널층의 상기 제1 소스/드레인층과 상기 제2 소스/드레인층 사이에 있는 부분을 우회하여 제2방향에서 연속적으로 연장되는기억장치의 제조 방법."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제25항에 있어서,상기 서브 비트라인은 스페이서 형성 공정을 통해 형성되는기억장치의 제조 방법."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제25항에 있어서,상기 제1 가공 통로를 통해 대체한 격리층과 상기 제2 가공 통로를 통해 대체한 격리층 사이에는 계면 또는 경계가 존재하는기억장치의 제조 방법."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제25항에 있어서,상기 복수의 제3 가공 통로를 형성하는 것은,제1방향을 따라 연장되는 복수의 맨드렐층을 형성하는 것, 각 맨드렐층의 측벽에 제1방향을 따라 연장되는 스페이서를 형성하는 것, 및 상기 복수의 맨드렐층과 각각의 측벽 상의 스페이서를 식각 마스크로 사용하여, 상기 복수의 디바이스층을 선택적으로 식각하는 것을 포함하고,상기 복수의 제4 가공 통로를 형성하는 것은,상기 복수의 맨드렐층을 제거하는 것, 및 상기 스페이서를 식각 마스크로 사용하여, 상기 복수의 디바이스층을 선택적으로 식각하는 것을 포함하는기억장치의 제조 방법."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제25항에 있어서,상기 제2 가공 통로를 통해 상기 격리 한정층의 나머지 부분을 격리층으로 대체하는 것은,상기 제2 가공 통로를 통해 상기 격리 한정층의 나머지 부분을 제거하는 것을 포함하고,상기 기억장치의 제조 방법은,상기 디바이스층의 상기 제2 가공 통로 및 상기 격리 한정층의 나머지 부분의 제거로 인해 노출된 표면 부분에대해 규화처리를 실행하는 것을 더 포함하는기억장치의 제조 방법. 공개특허 10-2024-0158813-8-청구항 32 제25항에 있어서,상기 워드라인이 상기 채널층의 상기 채널 한정층 측의 표면을 커버하고, 상기 채널층의 상기 채널 한정층에 배향되는 일측의 표면을 커버하지 않도록 상기 워드라인을 패터닝하는 것을 더 포함하는기억장치의 제조 방법."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제1항 내지 제24항 중 어느 한 항에 따른 기억장치를 포함하는전자장비."}
{"patent_id": "10-2024-0055195", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "제33항에 있어서,상기 전자장비는 스마트폰, 개인용 컴퓨터, 테블릿, 인공지능 장비, 웨어러블 장비, 휴대식 전원, 자동차용 전자장비, 통신장비 또는 사물 인터넷 장비를 포함하는전자장비."}
{"patent_id": "10-2024-0055195", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "기억장치 및 그 제조 방법, 그리고 기억장치를 포함하는 전자장비를 개시한다. 기억장치는 복수의 디바이스층, 복수의 비트라인, 복수의 워드라인층, 복수의 서브 비트라인, 및 저장 소자를 포함하고, 복수의 디바이스층은 기 판 상에 수직으로 적층되고, 각 디바이스층은 선택 트랜지스터의 활성 영역의 어레이를 포함하고, 어레이는 제1 (뒷면에 계속)"}
{"patent_id": "10-2024-0055195", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 반도체 분야에 관한 것으로서, 구체적으로는, 기억장치 및 그 제조 방법 및 이러한 기억장치를 포함 하는 전자장비에 관한 것이다."}
{"patent_id": "10-2024-0055195", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)와 같은 수평형 디바이스에서, 소스, 게이트 및 드레인은 기 판 표면에 대체적으로 평행되는 방향을 따라 배치된다. 이러한 배치로 인해, 수평형 디바이스는 보다 소형화하 기 어렵다. 이와 달리, 수직형 디바이스에서 소스, 게이트 및 드레인은 기판 표면에 대체적으로 수직되는 방향 을 따라 배치된다. 따라서, 수직형 디바이스는 수평형 디바이스에 비해 소형화가 보다 용이하다."}
{"patent_id": "10-2024-0055195", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "이를 감안하여, 본 개시의 적어도 일부 목적은 개선된 집적 밀도를 갖는 기억장치 및 그 제조 방법, 그리고 이 러한 기억장치를 포함하는 전자장비를 제공하는 것이다."}
{"patent_id": "10-2024-0055195", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 측면에 의하면, 복수의 디바이스층, 복수의 비트라인, 복수의 워드라인층, 복수의 서브 비트라인, 및 저장 소자를 포함하고, 복수의 디바이스층은 기판 상에 기판의 수직 방향을 따라 적층되고, 각 디바이스층은 선택 트랜지스터의 활성 영역의 어레이를 포함하고, 어레이 중의 활성 영역은 제1방향에서 행으로 배열되고, 제 2방향에서 열로 배열되며, 활성 영역은 기판에 대해 서로 다른 높이에 있는 하부 소스/드레인 영역과 상부 소스 /드레인 영역 및 하부 소스/드레인 영역과 상부 소스/드레인 영역 사이에 있는 채널부를 포함하고, 복수의 비트 라인은 제2방향을 따라 배열되고, 복수의 비트라인 중 각 비트라인은 어레이 중의 대응하는 행을 따라 제1방향 에서 연장되고, 복수의 워드라인층은 수직 방향으로 적층되고 각각 복수의 디바이스층에 대응되며, 복수의 워드 라인층 중 각 워드라인층은 제1방향을 따라 배열되는 복수의 워드라인을 포함하고, 복수의 워드라인 중 각 워드 라인은 해당 워드라인층의 대응 디바이스층의 대응하는 열의 활성 영역의 채널부를 적어도 부분적으로 둘러싸도 록 제2방향을 따라 연장되고, 복수의 서브 비트라인은 복수의 비트라인 중 각 비트라인에서 수직으로 연장되고, 복수의 서브 비트라인 중 각 서브 비트라인은 해당 비트라인 위의 각 디바이스층의 해당 비트라인에 대응하는 행의 활성 영역의 하부 소스/드레인 영역에 전기적으로 연결되고, 저장 소자는 각 활성 영역의 상부 소스/드레인 영역에 전기적으로 연결되는 기억장치를 제공한다. 본 개시의 다른 측면에 의하면, 기판 상에 복수의 디바이스층을 설치하는 것, 여기서, 각 디바이스층은 기판에 수직 방향으로 순차적으로 적층된 제1 소스/드레인층, 채널 한정층 및 제2 소스/드레인층을 포함하고, 각 디바 이스층 사이에는 격리 한정층이 설치되어 있고, 복수의 디바이스층에 수직으로 연장되는 복수의 제1 가공 통로 를 형성하는 것, 여기서, 복수의 제1 가공 통로는 제1방향을 따라 배열되고 각각 제1방향과 교차하는 제2방향을 따라 연장되며, 각 제1 가공 통로의 밑부분은 복수의 디바이스층 중 최하층의 디바이스층의 제1 소스/드레인층 에 의해 한정되고, 제1 가공 통로를 통해 각 디바이스층의 채널 한정층의 제1방향에서의 단부로 하여금 제1 소 스/드레인층과 제2 소스/드레인층의 대응하는 단부에 대해 제1방향에서 함몰되도록 하고, 이를 통해 형성된 함 몰부에 제1 게이트 위치유지층을 형성하는 것, 제1 가공 통로를 통해 격리 한정층의 제1 가공 통로에 근접한 일 부를 격리층으로 대체하는 것, 제1 가공 통로를 통해 제1 가공 통로에 노출되는 각 디바이스층의 제2 소스/드레 인층으로 하여금 제1 소스/드레인층에 대해 제1방향에서 함몰되도록 하는 것, 제1 가공 통로의 밑부분에 노출되 는 최하층의 디바이스층의 제1 소스/드레인층에 제1 가공 통로의 측벽을 따라 서브 비트라인을 형성하는 것, 여 기서, 서브 비트라인은 제1 가공 통로에 노출되는 각 디바이스층의 제1 소스/드레인층에 접촉하고, 복수의 디바 이스층에 수직으로 연장되는 복수의 제2 가공 통로를 형성하는 것, 여기서, 복수의 제2 가공 통로는 제1방향에 서 제1 가공 통로와 교대로 배열되고 각각 제2방향을 따라 연장되며, 복수의 디바이스층은 제2 가공 통로에서 계단 구조를 형성하고, 제2 가공 통로를 통해 각 디바이스층의 채널 한정층의 제1방향에서의 단부로 하여금 제1 소스/드레인층과 제2 소스/드레인층의 대응하는 단부에 대해 제1방향에서 함몰되도록 하고, 이를 통해 형성된 함몰부에 제2 게이트 위치유지층을 형성하는 것, 제2 가공 통로를 통해 격리 한정층의 제2 가공 통로에 근접한 나머지 부분을 격리층으로 대체하는 것, 복수의 디바이스층을 관통하는 복수의 제3 가공 통로를 형성하는 것, 여기서, 복수의 제3 가공 통로는 제2방향을 따라 배열되고 각각 제1방향을 따라 연장되며, 선택적 에피택셜 성 장을 통해 각 디바이스층에서 제3 가공 통로에 노출되는 측벽에 채널층을 성장시키는 것, 복수의 디바이스층을 관통하는 복수의 제4 가공 통로를 형성하는 것, 여기서, 복수의 제4 가공 통로는 제2방향에서 제3 가공 통로와 교대로 배열되고 각각 제1방향을 따라 연장되며, 제4 가공 통로를 통해 채널 한정층 및 제1 게이트 위치유지층 과 제2 게이트 위치유지층을 제거하는 것, 및 기판 상에 각 디바이스층에 대응하는 워드라인층을 형성하는 것을 포함하고, 각 워드라인층은 복수의 워드라인을 포함하며, 워드라인은 채널층의 제1 소스/드레인층과 제2 소스/ 드레인층 사이에 있는 부분을 적어도 부분적으로 둘러싸도록 제2방향을 따라 연장되는 기억장치의 제조 방법을 제공한다. 본 개시의 또 다른 측면에 의하면, 본 개시에 의해 제공되는 기억장치를 포함하는 전자장비를 제공한다."}
{"patent_id": "10-2024-0055195", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시에 의하면, 새로운 3차원(3D) 기억장치 구조를 제공한다. 해당 3D 구조에서 각 메모리 셀의 선택 트랜지 스터는 수직으로 적층됨으로써, 보다 큰 설계 공간을 제공할 수 있고, 점유 면적을 줄이고, 장치의 성능을 향상 시킬 수 있다. 본 개시에 의하면, 서브 비트라인을 사용하여 수직으로 적층된 트랜지스터를 대응하는 비트라인 에 연결할 수 있다. 본 개시에 따른 제조 공정에 의하면, 다양한 자기정렬 공정을 사용함으로써, 면적, 공간 및 비용을 감소시키고, 생산성을 향상시킬 수 있다."}
{"patent_id": "10-2024-0055195", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부 도면을 참조하여 본 개시의 실시예를 설명한다. 지적해두어야 할 것은, 이러한 설명은 단지 예시적 인 것일 뿐, 본 개시의 범위를 한정하기 위한 것이 아니다. 또한, 이하의 설명에서는, 본 개시의 개념에 혼선을 주지 않기 위해 공지의 구조나 기술에 대한 설명은 생략한다. 첨부도면에는 본 개시의 실시예에 따른 다양한 구성이 개략적으로 도시되어 있다. 이 도면들은 비례에 맞게 작 성된 것이 아니고, 명확하게 표시하기 위해, 일부 세부구성을 확대하여 표시하거나, 일부 세부구성을 생략했을 수도 있다. 도면에 도시된 각 영역, 층의 형상 및 이들 사이의 상대적인 크기, 위치관계는 단지 예시적인 것일 뿐, 실제적으로는 제조상의 오차나 기술상의 한계로 인해 편차가 있을 수 있고, 또한, 당업자라면 실제 수요에 따라 별도로 다른 형상, 크기, 상대위치를 가진 영역/층을 설계할 수 있다. 본 개시의 명세서에서, 어느 하나의 층/소자가 다른 층/소자 '위'에 위치한다고 기재될 경우, 상기 어느 하나의 층/소자는 직접 상기 다른 층/소자상에 위치할 수도 있고, 또는, 이들사이에 중간층/소자가 존재할 수도 있다. 또한, 어느 방향에서 어느 한 층/소자가 다른 층/소자 '위'에 위치한다고 기재될 경우, 방향을 역전하면, 상기 어느 한 층/소자는 다른 층/소자 '아래'에 위치할 수 있다. 도 1a는 본 개시의 실시예에 따른 기억장치의 선택 트랜지스터 어레이의 부분적 투시도를 개략적으로 나타내고, 도 1b는 본 개시의 실시예에 따른 기억장치의 선택 트랜지스터 어레이에서 워드라인을 제거한 후의 비트라인과 활성 영역의 부분적 투시도를 개략적으로 나타낸다. 도 1a 및 도 1b에 도시된 바와 같이, 본 실시예에 따른 기억장치는 선택 트랜지스터의 3차원(3D) 어레이 및 선택 트랜지스터에 전기적으로 연결되는 저장 소자(예를 들어, 도 46a에 도시된 커패시터 또는 도 46b 에 도시된 자기 터널 접합 참조)를 포함할 수 있다. 이와 같은 기억장치는 DRAM(Dynamic Random Access Memory) 또는 MRAM(Magnetic Random Access Memory)을 포함할 수 있다. 각 선택 트랜지스터 및 해당 선택 트랜 지스터에 전기적으로 연결되는 저장 소자는 메모리 셀(MC)을 구성할 수 있다. 도면에는 예를 들어 아래층에 있는 선택 트랜지스터(TR_1-1-1, TR_1-2-1, TR_2-1-1, TR_2-2-1) 및 윗층에 있는 선택 트랜지스터(TR_1-1-2, TR_1-2-2, TR_2-1-2, TR_2-2-2)와 같은 3D 어레이의 일부 선택 트랜지스터를 개략적으로 도시하였다. 비록 여기에서는 3D 어레이 중의 2개의 층만 도시하였으나, 본 개시는 이에 한정 되지 않고, 더 많은 층들을 포함할 수도 있는데, 예를 들어 L층(L는 2보다 크거나 같은 자연수)을 포함할 수 있 다. 또한, 도면에는 층마다 2 × 2의 선택 트랜지스터 어레이를 포함하는 것으로 도시되어 있다. 이는 단지 설 명의 편의를 위한 것일 뿐이다. 실제로, 각 층은 예를 들어 M(행) × N(열)의 선택 트랜지스터 어레이(M, N은 각각 2보다 크거나 같은 자연수)를 포함할 수 있다. 따라서, 3D 어레이는 M × N × L 개의 선택 트랜지스 터를 포함할 수 있고, 여기서, 각 선택 트랜지스터는 TR_i-j-k(1≤i≤M, i는 행 인덱스라고도 하고, 1≤j≤N, j 는 열 인덱스라고도 하며, 1≤k≤L，k는 층 인덱스라고도 한다)로 표시될 수 있다. 3D 어레이 중의 선택 트랜지스터는 워드라인과 비트라인을 통해 어드레싱될 수 있다. 제1방향을 따라 연장되는 복수의 비트라인(BL_1, BL_2, …, BL_i, …, BL_M) (도면에는 그 중 2개만 표시)은 각각 M행에 대응하도록 제2 방향을 따라 배열될 수 있다. 후술한 바와 같이, 각 비트라인(BL_i)은 대응하는 행(제i 행)에 자기정렬될 수 있 다. 또한, 워드라인은 선택 트랜지스터의 게이트 전극을 구성할 수 있고, 따라서, 각 층의 선택 트랜지스터에각각 대응하도록 L층(도면에는 그 중 2개의 층만 표시)을 가질 수 있다. 각 층에서, 제2방향을 따라 연장되는 복수의 비트라인은 각각 N열에 대응하도록 제1방향을 따라 배열할 수 있다. 예를 들어, 제1층에는 비트라인 (WL_1-1, WL_2-1, …, WL_j-1, …, WL-N-1(도면에는 그 중 2개만 표시)을 갖고 있고, 제2층에는 비트라인 (WL_1-2, WL_2-2, …, WL_j-2, …, WL-N-2(도면에는 그 중 2개만 표시)을 갖고 있으며, …, 제k층에는 비트라 인(WL_1-k, WL_2-k, …, WL_j-k, …, WL-N- k(미도시))을 갖고 있고, 제L층에는 비트라인(WL_1-L, WL_2-L, …, WL_j-L, …, WL-N-L(미도시))을 갖고 있다. 각 층의 비트라인은 실질적으로 동일 평면에 있을 수 있다. 본 개시의 실시예에 의하면, 비트라인은 어레이의 하부에 위치할 수 있고, 실질적으로 동일 평면에 있을 수 있 다. 각 비트라인(BL_i)에서, 복수의 서브 비트라인(Sub_BL_i-1, Sub_BL_i-2, …, Sub_BL_i-j, …, Sub_BL_i- N)은 각각 N열에 대응하도록 수직으로 연장될 수 있으며, 따라서, 위의 각 층의 대응하는 행(제i 행)의 각 열 (제1 열 내지 제N열)의 선택 트랜지스터(보다 구체적으로, 후술한 바와 같은 하부 소스/드레인 영역)에 연결될 수 있다. 도면에는 단지 비트라인(BL_1)에서 연장되는 2개의 서브 비트라인(Sub_BL_1-1, Sub_BL_1-2) 및 비트라 인(BL_2)에서 연장되는 2개의 서브 비트라인(Sub_BL_2-1, Sub_BL_2-2)만 도시되어 있다. 따라서, 각 선택 트랜지스터(TR_i-j-k)는 서브 비트라인(Sub_BL_i-j)을 통해 대응하는 비트라인(BL_i)에 전기적 으로 연결될 수 있고, 또한, 게이트 전극은 대응하는 워드라인(WL_j-k)에 의해 한정되므로, 워드라인(WL_j-k)과 비트라인(BL_i) 사이에 전기적으로 연결될 수 있다. 워드라인(BL_i（1≤i≤M）)과 비트라인(WL_j-k（1≤j≤N，1 ≤k≤L）을 통해 3D 어레이 중의 각 선택 트랜지스터(TR_i-j-k)에 대해 어드레싱할 수 있다. 도 1a에는 예를 들 어 비트라인(BL_1, BL_2)에 도달하는 접촉부, 워드라인(WL_1-1, WL_1-2)에 도달하는 접촉부와 같은 일부 접촉부 를 개략적으로 도시하였다. 이와 같은 접촉부들을 통해 전기 신호를 인가하여 선택 트랜지스터를 어드레싱 및 액세스할 수 있다. 지적해두어야 할 것은, 도시의 명확성을 위해, 워드라인(WL_2-1, WL_2-2)에 도달하는 접촉부 는 도시하지 않았다. 서브 비트라인은 대응하는 열의 일측에 배치할 수 있다. 예를 들어, 도시된 바와 같이, 각 열(제j열)에 대해, 각 비트라인에서 연장되는 서브 비트라인(Sub_BL_i-j(1≤i≤M))은 해당 열(제j열)의 제1방향에서의 일측에서 해 당 열의 선택 트랜지스터에 전기적으로 연결될 수 있다. 동일한 열(제j열)에 대응하는 서브 비트라인(Sub_BL_i- j(1≤i≤M))은 제2방향에서 실질적으로 정렬(예를 들어, 실질적으로 동일 평면에 위치)할 수 있다. 또한, 도시된 바와 같이, 서브 비트라인은 페어로 배치될 수 있다. 예를 들어, 어느 한 열(예를 들어, 제j열)의 경우, 대응하는 서브 비트라인(Sub_BL_i-j(1≤i≤M))은 해당 열(제j열)의 제1방향에서의 제1측에 배치될 수 있 고, 제j열에 인접한 열(예를 들어, 제j+1열 또는 제j-1열)의 경우, 대응하는 서브 비트라인(Sub_BL_i-(j+1) 또 는 Sub_BL_i-(j-1)(1≤i≤M))은 해당 열(제j+1열 또는 제j-1열)의 제1방향에서의 제1측과 대향하는 제2측에 배 치될 수 있다. 따라서, 서브 비트라인은 2개의 열 마다 페어로 인접한 열 사이에 배치될 수 있다. 예를 들어, 인접한 제2n-1열과 제2n열(n은 0보다 큰 자연수) 사이에는 서브 비트라인(Sub_BL_i-(2n-1), Sub_BL_i-2n(1≤i ≤M))을 배치할 수 있고, 인접한 제2n열과 제2n+1열 사이에는 서브 비트라인을 배치하지 않을 수 있으며, 또한, 인접한 제2n+1열과 제2(n+1)열 사이에는 서브 비트라인(Sub_BL_i-(2n+1), Sub_BL_i-2(n+1)(1≤i≤M))을 배치할 수 있다. 각 서브 비트라인(Sub_BL_i-j)은 대응하는 비트라인(BL_i)에서 수직으로 연장되는 수직 연장부(VP) 및 수직 연 장부(VP)에서 대응하는 선택 트랜지스터(TR_i-j-k)를 향해 횡방향으로 연장되는 횡방향 연장부를 포함할 수 있 다. 페어로 배치된 서브 비트라인(Sub_BL_i-(2n-1), Sub_BL_i-2n) 각각의 수직 연장부(VP)는 서로 대향될 수 있고, 각각의 횡방향 연장부(HP)는 서로 반대되는 방향으로 연장될 수 있다. 선택 트랜지스터(TR_i-j-k)는 수직형 디바이스일 수 있다. 수직형 디바이스는 기판 상에 수직 방향(기판 표면에 대체적으로 수직되는 방향)을 따라 설치되는 활성 영역을 포함할 수 있고, 활성 영역은 서로 다른 수직 높이(예 를 들어, 각각 상하 양단)에 설치되는 소스/드레인 영역(각각 상부 소스/드레인 영역, 하부 소스/드레인 영역이 라고 할 수 있다), 및 상부 소스/드레인 영역과 하부 소스/드레인 영역 사이에 있는 채널부를 포함할 수 있다. 채널부에 형성된 채널 영역을 통해 상부 소스/드레인 영역과 하부 소스/드레인 영역 사이에 전도성 통로를 형성 할 수 있다. 동일 층에 있는 활성 영역은 실질적으로 동일 평면(예를 들어, 기판의 표면에 평행되는 평면)에 있 을 수 있다. 서로 다른 층에 있는 대응하는 행 및 대응하는 열은 수직 방향에서 실질적으로 정렬(예를 들어, 실 질적으로 동일 평면에 위치)할 수 있다. 또한, 각 선택 트랜지스터(TR_i-j-k)의 활성 영역은 하부 소스/드레인층(S/C_L), 상부 소스/드레인층(S/C_U) 및 하부 소스/드레인층(S/C_L)과 상부 소스/드레인층(S/C_U) 사이에서 연장되는 부분(상기 '채널부'를 한정)을 포 함하는 채널층(CH)을 포함할 수 있다. 하부 소스/드레인 영역은 하부 소스/드레인층(S/C_L)을 포함할 수 있고,예를 들어, 도핑을 통해 하부 소스/드레인층(S/C_L)에 한정될 수 있다. 이와 동일하게, 상부 소스/드레인 영역 은 상부 소스/드레인층(S/C_U)을 포함할 수 있고, 예를 들어, 도핑을 통해 상부 소스/드레인층(S/C_U)에 한정될 수 있다. 각 층에서 M행 및 N열의 선택 트랜지스터의 활성 영역 각각의 하부 소스/드레인층(S/C_L)은 실질적으 로 동일 평면에 있을 수 있고, 상부 소스/드레인층(S/C_U)도 실질적으로 동일 평면에 있을 수 있다. 각 선택 트랜지스터(TR_i-j-k)의 활성 영역에서, 채널층(CH)은 하부 소스/드레인층(S/C_L) 및 상부 소스/드레인 층(S/C_U)의 (제2방향에서의) 측벽에서 성장된 에피택셜층일 수 있다. 채널층(CH)은 하부 소스/드레인층(S/C_ L)의 측벽에서 상부 소스/드레인층(S/C_U)의 측벽까지 연장됨으로써, 하부 소스/드레인층(S/C_L)과 상부 소스/ 드레인층(S/C_U) 사이에서 연장되는 부분(채널부를 한정)을 가질 수 있다. 또한, 예를 들어, 서브 비트라인과 비트라인이 (도핑된) 반도체 재료를 포함할 경우, 채널층(CH)은 서브 비트라인 및 비트라인의 측벽까지 연장될 수 있다. 따라서, 제1방향에서 볼 때, 활성 영역은 C형, 즉, 하부 소스/드레인층(S/C_L)과 상부 소스/드레인층 (S/C_U)이 채널층(CH)에서 돌출된 형상일 수 있다. 도시된 바와 같이, 인접한 2개의 행의 선택 트랜지스터들의 활성 영역 각각의 C형은 서로 대향될 수 있다. 예를 들어, 어느 한 행(예를 들어, 제i행)의 경우, 그 중의 선택 트랜지스터의 활성 영역의 채널층(CH)은 하부 소스/ 드레인층(S/C_L)과 상부 소스/드레인층(S/C_U)의 제2방향에서의 제1측에 설치될 수 있고, 제i행에 인접한 행(예 를 들어, 제i+1행 또는 제i-1행)의 경우, 그 중의 선택 트랜지스터의 활성 영역의 채널층(CH)은 하부 소스/드레 인층(S/C_L)과 상부 소스/드레인층(S/C_U)의 제2방향에서의 제1측과 대향하는 제2측에 설치될 수 있다. 따라서, 각 한쌍의 인접한 열에 있어서, 각각의 활성 영역의 채널층(CH)은 대응하는 하부 소스/드레인층(S/C_L)과 상부 소스/드레인층(S/C_U)의 서로 배향되는 측벽에 설치될 수 있다. 각 선택 트랜지스터(TR_i-j-k)의 활성 영역에서, 채널층(CH)의 하부 소스/드레인층(S/C_L)과 상부 소스/드레인 층(S/C_U) 사이에서 연장되는 부분(채널부)의 제1방향에서의 배향(背向)되는 단부는, 하부 소스/드레인층 (S/C_L)과 상부 소스/드레인층(S/C_U)의 대응하는 단부에 대해 제1방향에서 함몰될 수 있다. 이와 같은 함몰부 는 워드라인이 채널부를 우회하여 제2방향에서 연속적으로 연장되는 공간을 제공한다. 각 선택 트랜지스터(TR_i-j-k)의 활성 영역에서, 하부 소스/드레인층(S/C_L)의 제1방향에서의 일단부('하부 소 스/드레인층(S/C_L)의 제1 단부'라고 할 수 있음)는, 상부 소스/드레인층(S/C_U)의 대응하는 단부('상부 소스/ 드레인층(S/C_U)의 제1 단부'라고 할 수 있음)에 대해 제1방향에서 돌출되어, 대응하는 서브 비트라인, 특히 서 브 비트라인의 횡방향 연장부에 연결되도록 할 수 있다. 하부 소스/드레인층(S/C_L)은 대응하는 서브 비트라인 의 횡방향 연장부와 실질적으로 정렬(예를 들어, 실질적으로 동일 평면에 위치)할 수 있다. 동일한 열(예를 들 어, 제j열)의 선택 트랜지스터 각각의 하부 소스/드레인층(S/C_L)의 제1 단부는 실질적으로 정렬(예를 들어, 실 질적으로 동일 평면에 위치)할 수 있고, 상부 소스/드레인층(S/C_U)의 제1 단부도 실질적으로 정렬(예를 들어, 실질적으로 동일 평면에 위치)할 수 있다. 서로 다른 층에서 동일한 행(예를 들어, 제i행) 및 동일한 열(예를 들어, 제j열)에 있는 선택 트랜지스터(TR_i-j-k(1≤k≤L)) 각각의 하부 소스/드레인층(S/C_L)의 제1 단부는 수 직 방향에서 실질적으로 정렬(예를 들어, 실질적으로 동일 평면에 위치)할 수 있고, 상부 소스/드레인층(S/C_ U)의 제1 단부도 실질적으로 정렬(예를 들어, 실질적으로 동일 평면에 위치)할 수 있다. 각 선택 트랜지스터(TR_i-j-k)의 활성 영역에서, 하부 소스/드레인층(S/C_L)의 제1방향에서의 타단부('하부 소 스/드레인층(S/C_L)의 제2 단부'라고 할 수 있음)는 상부 소스/드레인층(S/C_U)의 대응하는 단부('상부 소스/드 레인층(S/C_U)의 제2 단부'라고 할 수 있음)와 수직 방향에서 실질적으로 정렬(예를 들어, 실질적으로 동일 평 면에 위치)할 수 있다. 동일한 열(예를 들어, 제j열)의 선택 트랜지스터 각각의 하부 소스/드레인층(S/C_L)과 상부 소스/드레인층(S/C_U)의 제2 단부는 실질적으로 정렬(예를 들어, 실질적으로 동일 평면에 위치)할 수 있다. 아래층의 선택 트랜지스터의 하부 소스/드레인층(S/C_L)과 상부 소스/드레인층(S/C_U)의 제2 단부는, 윗 층에서 동일한 행 및 동일한 열에 있는 선택 트랜지스터의 하부 소스/드레인층(S/C_L)과 상부 소스/드레인층 (S/C_U)의 제2 단부에 대해 돌출될 수 있다. 따라서, 동일한 행(예를 들어, 제i행) 및 동일한 열(예를 들어, 제 j열)에 있는 선택 트랜지스터(TR_i-j-k(1≤k≤L)) 각각의 활성 영역의 하부 소스/드레인층(S/C_L)과 상부 소스/ 드레인층(S/C_U)의 제2 단부는 계단 구조를 형성할 수 있다. 이와 같은 계단 구조는 각 층의 활성 영역(특히, 상부 소스/드레인층(S/C_U))에 도달하는 접촉부를 형성하는데 유리하고, 예를 들어, 각 상부 소스/드레인층 (S/C_U)의 (돌출된) 제2 단부는 이와 같은 접촉부의 랜딩 패드(landing pad)로 사용될 수 있다. 도 1a에서는, 도시의 편의를 위해, 트랜지스터(TR_2-2-1, TR_2-2-2) (각각의 상부 소스/드레인층(S/C_U))에 도달하는 접촉부 만 도시하였다. 워드라인(WL_j-k)은 선택 트랜지스터(TR_i-j-k(1≤i≤M))의 채널부의 적어도 일부 외주를 둘러싸도록 제2방향을 따라 연장될 수 있고, 따라서, 채널부의 적어도 일측과 중첩될 수 있으며, 이를 통해 선택 트랜지스터(TR_i-j- k)의 게이트 전극을 구성할 수 있다. 도 1a에서는, 워드라인이 채널부를 둘러싸고 있는 구조를 명확하게 나타내 기 위해, 워드라인(WL_2-1)과 워드라인(WL_2-2)의 일부만 도시함으로써 이들에 의해 둘러싸여 있는 채널부가 노 출되도록 하였다. 워드라인(WL_j-k)은 선택 트랜지스터의 채널부의 외주를 둘러쌀 수 있고, 이를 통해 게이트- 올-어라운드(GAA) 구조를 형성할 수 있다. 다른 실시예에 의하면, 워드라인(WL_j-k)은 채널부의 외주의 일측(또는 복수 측)을 둘러싸고, 채널부의 외주의 다른 측(또는 복수 측)은 둘러싸지 않을 수 있으며, 이렇게 함으로써 단측 장치를 형성할 수 있다. 예를 들어, 워드라인(WL_j-k)은 대응하는 열(제j열)의 C형 개구가 서로 대향하는 인접한 선택 트랜지스터의 채널부 사이에 서 연장되고, 이러한 채널부의 제1방향에서의 대향하는 단부를 우회하여 제2방향에서 연장되되, C형 개구가 서 로 배향되는 인접한 선택 트랜지스터의 채널부 사이에서는 연장되지 않을 수 있다. 이에 대해서는, 아래에서 보 다 상세하게 설명할 것이다. 이와 같은 기억장치는 예를 들어 다음과 같이 제조될 수 있다. 기판 상에 2개 또는 2 개 이상의 디바이스층(예를 들어, 상술한 바와 같이 L층)을 포함하는 스택을 설치할 수 있다. 각 디바이스층은 대응하는 층 레벨의 선택 트랜지스터 어레이(예를 들어, 상술한 바와 같이 M행 × N열) 를 한정할 수 있는데, 예를 들어, 순차적으로 적층된 제1 소스/드레인층, 채널 한정층 및 제2 소스/드레인층을 포함할 수 있다. 또한, 디바이스 사이의 격리를 위한 목적으로 디바이스층 사이에 격리 한정층을 설치할 수도 있다. 격리 한정층은 후속적인 공정에서 격리 재료로 대체될 수 있다. 이와 같은 수직으로 적층된 디바이스층은 후속적인 단계에서 선택 트랜지스터의 3D 어레이(예를 들어, 상술한 바와 같은 M × N × L의 3D 어레이)를 한 정할 수 있다. 각 선택 트랜지스터는 그 일단이 커패시터 또는 MTJ와 같은 저장 소자에 전기적으로 연결될 수 있고, 타단이 비 트라인에 전기적으로 연결됨으로써, 비트라인으로부터 데이터를 수신(예를 들어, 데이터를 입력)하거나 비트라 인으로 데이터를 송신(예를 들어, 데이터를 출력)할수 있다. 본 개시의 실시예에 의하면, 선택 트랜지스터의 일 측에 서브 비트라인을 설치하여 이를 대응하는 비트라인에 전기적으로 연결하고, 타측에 접촉부를 설치하여 이 를 대응하는 저장 소자에 전기적으로 연결할 수 있다. 서브 비트라인을 설치하기 위해서는, 상기 스택에 수직으로 연장되는 복수의 제1 가공 통로를 형성할 수 있다. 해당 복수의 제1 가공 통로는 제1방향(예를 들어, 비트라인 연장 방향)을 따라 배열될 수 있고, 각각 제1방향에 교차(예를 들어, 수직)되는 제2방향(예를 들어, 워드라인 연장 방향)을 따라 연장될 수 있다. 각 선택 트랜지스 터는 일측에서만 서브 비트라인이 필요하다는 점을 고려하여, 2 열의 선택 트랜지스터 영역마다 하나의 제1 가 공 통로를 설치할 수 있고, 이렇게 함으로써, 각 열의 선택 트랜지스터는 일측에서만 제1 가공 통로에 인접하게 된다. 비트라인과 선택 트랜지스터 사이의 전기적 연결 형태를 고려하면, 최하층의 디바이스층의 경우, 제1 소 스/드레인층 및 제2 소스/드레인층 중 하나(예를 들어, 제1 소스/드레인층)는 후속적인 공정을 통해 비트라인을 구성할 수 있다. 따라서, 제1 가공 통로의 밑부분은 최하층의 디바이스층의 제1 소스/드레인층에 의해 한정될 수 있다. 물론, 본 개시는 이에 한정되지 않는다. 이와 같은 비트라인은 별도로 설치될 수 있다. 서브 비트라인은 스페이서 형성 공정을 통해 최하층의 디바이스층의 제1 소스/드레인층에서 제1 가공 통로의 측 벽을 따라 형성될 수 있으며, 이렇게 함으로써 자기정렬될 수 있다. 서브 비트라인을 형성하기 전에, 제1 가공 통로를 통해 제1 가공 통로에 노출되는 각 디바이스층의 제2 소스/드레인층으로 하여금 제1 소스/드레인층에 대 해 제1방향에서 함몰되도록 함으로써, 제1 가공 통로의 측벽을 따라 형성된 서브 비트라인은 제1 소스/드레인층 에만 접촉되어 전기적으로 연결되고, 제2 소스/드레인층과는 이격되고 (후속적으로 충전(充塡)되는 유전체에 의 해) 전기적으로 격리될 수 있다. 또한, 제1 가공 통로를 통해 각 디바이스층의 채널 한정층의 제1방향에서의 단부로 하여금 제1 소스/드레인층과 제2 소스/드레인층의 대응하는 단부에 대해 제1방향에서 함몰되도록 하고, 이를 통해 형성된 함몰부에 제1 게이 트 위치유지층을 형성할 수 있다. 제1 게이트 위치유지층은 후속단계에서 워드라인이 채널부를 우회하여 제2방 향을 따라 연속적으로 연장하기 위한 공간을 제공할 수 있다. 또한, 제1 가공 통로를 통해 격리 한정층의 제1 가공 통로에 근접한 일부를 격리층으로 대체할 수 있다. 이렇게 함으로써, 각 열의 선택 트랜지스터는 제1방향의 일측에 서브 비트라인을 구비할 수 있다. 각 열의 선택 트랜지스터의 제1방향에서의 타측을 처리함으로써, 저장 소자에 전기적으로 연결하기 위한 접촉부를 쉽게 설치 할 수 있다.이를 위해서는, 상기 스택에 수직으로 연장되는 복수의 제2 가공 통로를 형성할 수 있다. 해당 복수의 제2 가공 통로는 제1방향에서 제1 가공 통로(이미 형성된 서브 비트라인 등과 같은 구조에 영향을 주지 않도록, 제2 가공 통로를 형성할 때에는 메워질 수 있다)와 교대로 배열되어, 각각 제2방향을 따라 연장될 수 있다. 예를 들어, 제2 가공 통로는 각 한 쌍의 인접한 제1 가공 통로 사이에서 대체적으로 중간에 설치될 수 있다. 제2 가공 통로 를 형성할 때, 계단 구조 형성 공정을 이용함으로써, 상기 스택 중의 디바이스층이 제2 가공 통로에서 계단 구 조를 형성하도록 할 수 있고, 이로써, 아래층의 디바이스층이 윗층의 디바이스층에 대해 제1방향에서 돌출되어 계단을 형성하도록 할 수 있다. 예를 들어, 포토레지스트 트리밍과 단계적인 식각을 결합하여 계단 구조를 형성 할 수 있다. 이와 동일하게, 제2 가공 통로를 통해 각 디바이스층의 채널 한정층의 제1방향에서의 단부로 하여금 제1 소스/ 드레인층과 제2 소스/드레인층의 대응하는 단부에 대해 제1방향에서 함몰되도록 하고, 이를 통해 형성된 함몰부 에 제2 게이트 위치유지층을 형성할 수 있다. 제2 게이트 위치유지층은 후속단계에서 워드라인이 채널부를 우회 하여 제2방향을 따라 연속적으로 연장하기 위한 공간을 제공할 수 있다. 이와 동일하게, 제2 가공 통로를 통해 격리 한정층의 제2 가공 통로에 근접한 나머지 부분을 격리층으로 대체할 수 있다. 제1 가공 통로를 통해 대체힌 격리층과 제2 가공 통로를 통해 대체한 격리층 사이에는 계면 또는 경계 가 존재할 수 있다. 상기 공정에서, 제1 가공 통로와 제2 가공 통로는 상기 스택을 관통하지 않고, 최하층의 디바이스층의 제1 소스 /드레인층에서 정지될 수 있으며, 이는 해당 제1 소스/드레인층의 제1방향에서의 연속성을 보장하여, 후속단계 에서 비트라인으로 사용할 수 있도록 하기 위한 것이다. 이렇게 함으로써, 각 디바이스층은 제1 가공 통로와 제2 가공 통로(후속적인 처리로 인해 서브 비트라인, 계단 구조 등과 같은 이미 형성된 구조에 영향을 주지 않도록 메워질 수 있다)에 의해 제1방향을 따라 배열되는 복수 의 열로 구획될 수 있고, 각 열은 제2방향을 따라 연장된다. 그 다음, 각 디바이스층을 제2방향에서 구획하여 행과 열의 어레이를 형성할 수 있다. 예를 들어, 상기 스택을 관통하는 복수의 제3 가공 통로를 형성할 수 있다. 해당 복수의 제3 가공 통로는 제2방 향을 따라 배열되고, 각각 제1방향을 따라 연장될 수 있다. 선택적 에피택셜 성장을 통해 각 디바이스층의 제3 가공 통로에 노출되는 측벽에 채널층을 성장시킬 수 있다. 선택적 에피택셜 성장을 통해, 채널층은 디바이스층 의 제3 가공 통로에 노출된 측벽과 실질적으로 동일한 형상을 유지할 수 있다. 채널층에서 채널 한정층의 측벽 에 성장되는 부분은 채널부를 한정할 수 있다. 채널층은 나노시트의 형태일 수 있다. 상기 스택을 관통하는 복수의 제4 가공 통로를 형성할 수 있다. 해당 복수의 제4 가공 통로는 제2방향에서 제3 가공 통로와 교대로 배열되고, 각각 제1방향을 따라 연장될 수 있다. 제4 가공 통로를 통해 채널 한정층 및 제1 게이트 위치유지층과 제2 게이트 위치유지층을 제거할 수 있다. 이렇게 함으로써, 채널부의 주위에 게이트 수용 공간(채널 한정층 및 제1 게이트 위치유지층과 제2 게이트 위치유지층을 제거함으로써 생성된 공간, 및 제3 가 공 통로와 제4 가공 통로)을 남길 수 있다. 기판 상에 각 디바이스층에 대응하는 워드라인층을 형성할 수 있다. 예를 들어, 층간 유전체층과 게이트 전도체 층을 교대로 형성할 수 있으며, 각 게이트 전도체층은 각 디바이스층 중의 채널부에 대응하는 높이에 위치할 수 있다. 또한, 각 게이트 전도체층(일괄적으로 또는 개별적으로)을 제2방향을 따라 연장되는 워드라인으로 패터닝 하여, (게이트 유전체층을 거쳐) 채널부의 외주를 적어도 부분적으로 둘러싸도록 할 수 있다. 본 개시는 다양한 형태로 구현될 수 있는데, 이하에서는 그 중 일부 실시예를 설명할 것이다. 이하의 설명에서 는 다양한 재료에 대한 선택이 언급될 것이다. 재료를 선택함에 있어서는, 그 기능(예를 들어, 활성 영역을 형 성하기 위해서는 반도체 재료를 사용하고, 전기적 격리를 실현하기 위해서는 유전체 재료를 사용하며, 전극, 상 호 연결 구조 등을 형성하기 위해서는 전도성 재료를 사용한다)을 고려하여야 할 뿐만 아니라, 식각 선택성도 고려하여야 한다. 이하의 설명에서는, 필요한 식각 선택성을 명시할 수도 있고, 명시하지 않을 수도 있다. 당업 자라면, 이하에서 어느 재료층에 대한 식각을 언급할 경우, 다른 층도 식각되었다는 언급이 없거나 또는 도면에 서 다른 층도 식각된 것으로 도시되지 않았다면, 해당 식각은 선택적인 것일 수 있으며, 해당 재료층은 동일한 식각 레시피에 노출된 다른 층에 대해 식각 선택성을 가질 수 있다는 점을 이해할 것이다. 도 2 내지 도 46b는 본 개시의 실시예에 따른 기억장치를 제조하는 흐름 중 일부 단계의 개략도를 나타낸다. 도 2에 도시된 바와 같이, 기판을 제공한다. 기판은, 다양한 형태의 기판일 수 있고, 예를 들어, 벌크 Si기판과 같은 반도체 재료 기판, 절연체 상의 반도체(SOI) 기판, SiGe기판과 같은 화합물 반도체 기판등 을 포함할 수 있으나, 이에 한정되지는 않는다. 이하의 설명에서는, 설명의 편의를 위해 Si웨이퍼와 같은 벌크 Si기판을 예로 들어 설명한다. 기판 상에 후술된 바와 같이 기억장치를 형성할 수 있고, 특히, 예를 들어 DRAM 또는 MRAM 등과 같은 비 일시적 기억장치를 형성할 수 있다. 기억장치의 메모리 셀(cell)은 n형 디바이스 또는 p형 디바이스인 선택 트 랜지스터 및 저장 소자인 커패시터 또는 자기 터널 접합(MTJ) 등을 포함할 수 있다. 여기서는, n형 선택 트랜지 스터를 예로 들어 설명할 것이며, 이에 따라 기판에는 p형 웰(미도시)이 형성되어 있을 수 있다. 따라서, 이하의 설명(특히, 도핑 유형에 대한 설명)은 n형 선택 트랜지스터의 형성에 관한 것이다. 하지만, 본 개시는 이에 한정되지 않는다. 기판 상에 예를 들어 에피택셜 성장을 통해 제1 디바이스층(L1), 제2 디바이스층(L2) 및 제3 디바이스층 (L3)을 형성할 수 있다. 각 디바이스층(L1, L2, L3)에서 선택 트랜지스터의 활성 영역을 한정할 수 있다. 예를 들어, 제1 디바이스층(L1)은 제1 소스/드레인층, 채널 한정층 및 제2 소스/드레인층을 포 함할 수 있다. 동일하게, 제2 디바이스층(L2)은 제1 소스/드레인층, 채널 한정층 및 제2 소스/드 레인층을 포함할 수 있고, 제3 디바이스층(L3)은 제1 소스/드레인층, 채널 한정층 및 제2 소스/드레인층을 포함할 수 있다. 또한, 후속단계에서 전기적 격리를 제조하기 위한 목적으로, 디바이스 층(L1, L2, L3) 사이에 격리 한정층(10091, 10092, 10093)을 포함할 수 있다. 이와 같은 반도체층들은 양호한 결정체 품질을 가질 수 있으며, 단결정 구조일 수 있다. 인접한 반도체층 사이에는 명확한 결정체 계면이 존재 할 수 있다. 이와 같은 반도체층들은 각종 적합한 반도체 재료를 포함할 수 있는데, 예를 들어, Si 또는 Ge와 같은 IV족 원 소 반도체 재료 등 원소 반도체 재료, SiGe와 같은 IV족 화합물 반도체 재료, 또는 InP, GaAs와 같은 III-V족 화합물 반도체 재료 등 화합물 반도체 재료를 포함할 수 있다. 반도체층의 재료는 기판의 성질, 구현하고자 하 는 장치의 성능 등 요인에 기초하여 선택할 수 있다. 본 실시예에서, Si웨이퍼 상에 형성되는 각 반도체층은 Si계열 재료일 수 있다. 또한, 후속적인 공정을 고려하 여, 인접한 반도체층 사이에는 식각 선택성을 가질 수 있다. 예를 들어, 각 소스/드레인층은 Si를 포함할 수 있 고, 각 채널 한정층 및 격리 한정층은 SiGe(예를 들어, Ge의 원자 백분율이 약 10% 내지 30%임)를 포함할 수 있 다. 각 디바이스층 중의 반도체층은 형성하고자 하는 선택 트랜지스터의 전도성 유형에 따라 적절하게 도핑될 수 있 다. 예를 들어, 제1 소스/드레인층과 제2 소스/드레인층은 구현하고자 하는 선택 트랜지스터의 전도성 유형과 동일한 전도성 유형으로 고농도로 도핑(예를 들어, 도핑 농도는 약 1E19 내지 1E21 cm-3)될 수 있다. 또는, 터 널링형 디바이스의 경우, 동일 디바이스층 중의 제1 소스/드레인층과 제2 소스/드레인층은 서로 반대되는 전도 성 유형으로 도핑될 수 있다. 반도체층의 도핑은 에피택셜 성장시 인-시투 도핑（in-situ doping）을 통해 구현 되거나, 또는， 이온 주입과 같은 다른 도핑 방법에 의해 실현될 수 있다. 인접한 반도체층 사이에는 도핑 농도 계면이 존재할 수 있다. 각 반도체층은 (수직 방향에서) 적절한 두께를 가질 수 있다. 예를 들어, 제1 소스/드레인층과 제2 소스/드레인 층은 모두 약 20nm 내지 200nm의 두께를 가질 수 있고, 격리 한정층은 약 10nm 내지 30nm의 두께를 가질 수 있 으며, 채널 한정층은 약 20nm 내지 50nm의 두께를 가질 수 있다. 후속적인 공정을 고려하여, 각 채널 한정층의 두께는 각 격리 한정층의 두께보다 클 수 있으며, 각 디바이스층(최하층의 디바이스층(L1)은 제외) 중 아래의 제1 소스/드레인층의 두께는 위의 제2 소스/드레인층의 두께보다 작을 수 있다. 또한, 반도체층 상에 패터닝을 용이하게 하기 위해 하드 마스크층을 형성할 수 있다. 예를 들어, 하드 마 스크층은 두께가 약 30nm 내지 100nm인 질화물(예를 들어, 질화규소)을 포함할 수 있다. 도 2에는 3개의 디바이스층(L1, L2, L3)이 도시되어 있으며, 이어서 3층의 선택 트랜지스터를 형성할 수 있다. 하지만, 본 개시는 이에 한정되지 않는다. 보다 많거나 보다 적은(예를 들어, 상기와 같이 L층) 디바이스층을 설치할 수 있고, 대응하는 층 레벨의 선택 트랜지스터를 형성할 수 있다. 수직으로 연장되는 서브 비트라인을 형성함으로써, 수직으로 적층된 선택 트랜지스터를 대응하는 비트라인에 전 기적으로 연결할 수 있다. 예를 들어, 도 3a 및 도 3b에 도시된 바와 같이, 하드 마스크층에 포토레지스트를 형성하고, 리소 그래피를 통해 이를 제1방향(예를 들어, x방향)을 따라 배열되고 제1방향에 교차(예를 들어, 수직)되는 제2방향(예를 들어, y방향)을 따라 연장되는 일련의 개구부를 갖도록 패터닝할 수 있으며, 이와 같은 개구부들은 서브 비트라인의 위치를 한정할 수 있다. 도 4에 도시된 바와 같이, 이와 같이 패터닝된 포토레지스트를 식각 마스크로 사용하여, 수직 방향(예를 들어, 기판 표면에 수직되는 방향)의 반응성 이온식각(RIE)과 같은 이방성 식각을 통해, 기판 상의 각 층 을 식각함으로써, 제1 가공 통로(T1)를 형성할 수 있다. RIE는 최하층의 디바이스층(L1)의 제1 소스/드레인층 에서 정지될 수 있다. 이를 통해, 기판에 일련의 수직되는 제1 가공 통로(T1)를 남길 수 있다. 그 후, 포토레지스트를 제거할 수 있다. 채널 한정층(10051, 10052, 10053)의 제1방향(예를 들어, x방향)에서의 단부에 게이트 위치유지층을 형성할 수 있다. 예를 들어, 도5에 도시된 바와 같이, 제1 가공 통로(T1)를 통해, 선택적 식각에 의해 각 디바이스층 중의 채널 한정층(10051, 10052, 10053)(본 실시예에서는 SiGe임)으로 하여금 각 소스/드레인층(본 실시예에서는 Si 임)에 대해 제1방향에서 상대적으로 함몰되도록 하여, 후속단계에서 게이트 스택을 수용하기 위한 공간을 제공 할 수 있다. 본 실시예에서, 격리 한정층(10091, 10092, 10093)(본 실시예에서는 채널 한정층과 동일하게 SiGe 임)도 제1방향에서 대체적으로 동일한 정도로 상대적으로 함몰된다. 후술하는 플러그(도7의 1015' 참조)의 형성 을 고려하여, 식각 깊이(또는, 상대적으로 함몰된 정도)는 각 격리 한정층(10091, 10092, 10093) 중 최대 두께 의 1/2 보다 클 수 있다. 게이트 위치유지층이 격리 한정층(10091, 10092, 10093)의 상대적인 함몰부에 형성되는 것(원하지 않음)을 방지 하기 위해, 격리 한정층(10091, 10092, 10093)의 상대적인 함몰부에 플러그를 형성할 수 있다. 예를 들어, 도6 에 도시된 바와 같이, 각 격리 한정층(10091, 10092, 10093) 중 최대 두께의 1/2보다 크고, 각 채널 한정층 (10051, 10052, 10053) 중 최소 두께의 1/2보다 작은 두께를 갖는 플러그 재료층을 증착할 수 있다. 따라 서, 증착된 플러그 재료층은 격리 한정층(10091, 10092, 10093)의 상대적인 함몰부를 완전히 메울 수 있 다. 하지만, 채널 한정층(10051, 10052, 10053)의 상대적인 함몰부에서는 대체적으로 공형의 박막 형태를 유지 할 수 있다. 후속적인 공정에서의 식각 선택성을 고려하여, 플러그 재료층은 예를 들어, SiC를 포함할 수 있다. 도7에 도시된 바와 같이, 증착된 플러그 재료층을 일정한 두께만큼(예를 들어, 증착 두께보다 약간 큼) 에치백할 수 있으며, 이로써, 플러그 재료층은 격리 한정층(10091, 10092, 10093)의 상대적인 함몰부 에 남아 플러그(1015')를 형성할 수 있고, 채널 한정층(10051, 10052, 10053)의 상대적인 함몰부에서 제거될 수 있다. 식각 깊이를 보다 양호하게 제어하기 위해, 원자층 식각(ALE)을 사용할 수 있다. 격리 한정층(10091, 10092, 10093)이 채널 한정층(10051, 10052, 10053)에 대해 식각 선택성을 가질 경우, 플 러그(1015')를 형성하는 것을 생략할 수 있다. 또한, 도8에 도시된 바와 같이, 제1 가공 통로(T1)를 통해, 선택적 식각에 의해 각 디바이스층 중의 채널 한정 층(10051, 10052, 10053)으로 하여금 제1방향에서 예를 들어 약 10nm 내지 40nm만큼 더 함몰되도록 하여, 보다 큰 게이트 수용 공간을 제공할 수 있다. 앞에서 도5를 참조하여 설명한 선택적 식각 단계에서, 채널 한정층 (10051, 10052, 10053) (및 격리 한정층(10091, 10092, 10093))을 이렇게 많이 함몰되도록 하지 않은 것은, 플 러그(1015')의 형성을 용이하게 하기 위한 것이다. 이는 과도한 함몰은 이런 함몰부에 플러그 재료층을 공형 증착하고 에치백하는데 어려움을 초래하기 때문이다. 그 다음, 도9에 도시된 바와 같이, 채널 한정층(10051, 10052, 10053)의 상대적인 함몰부에 게이트 위치유지층 ('제1 게이트 위치유지층'이라고 할 수 있다)을 형성할 수 있다. 제1 게이트 위치유지층은 플러그 (1015')(본 실시예에서는 SiC임) 및 하드 마스크층(본 실시예에서는 질화물임)에 대해 식각 선택성을 갖 는 재료를 포함할 수 있는데, 예를 들어, 산화물(예를 들어, 산화규소)을 포함할 수 있다. 예를 들어, 산화물을 증착하고, 증착된 산화물에 대해 수직 방향의 RIE를 실행하여 제1 게이트 위치유지층을 형성할 수 있다. 이와 동일하게, 도 10에 도시된 바와 같이, 제1 가공 통로(T1)를 통해, 선택적 식각에 의해 격리 한정층(10091, 10092, 10093)의 상대적인 함몰부의 플러그(1015')를 제거할 수 있고, 또한, 이로 인해 노출된 격리 한정층 (10091, 10092, 10093)으로 하여금 제1방향에서 예를 들어 약 15nm 내지 60nm만큼 추가로 함몰되도록 할 수 있 다. 또한, 증착하고 에치백하는 방식을 통해, 격리 한정층(10091, 10092, 10093)의 추가로 함몰된 함몰부에 플 러그를 형성할 수 있다. 식각 선택성을 고려하여, 플러그는 SiC를 포함할 수 있다. 현재, 각 디바이스층 중의 제1 소스/드레인층과 제2 소스/드레인층의 측벽은 제1 가공 통로(T1)에 노출되어 있 다. 형성하고자 하는 서브 비트라인은 제1 소스/드레인층과 제2 소스/드레인층 중 하나(예를 들어, 제1 소스/드 레인층)에 의해 한정되는 소스/드레인 영역에 연결되고, 제1 소스/드레인층과 제2 소스/드레인층 중 다른 하나(예를 들어, 제2 소스/드레인층)에 의해 한정된 소스/드레인 영역(해당 소스/드레인 영역은 커패시터, MTJ 등과 같은 저장 소자에 연결될 수 있다)에는 연결되지 않는다. 따라서, 예를 들어, 제2 소스/드레인층으로 하여금 제 1 소스/드레인층에 대해 제1방향에서 상대적으로 함몰되도록 할 수 있다. 서로에 대해 식각 선택성을 가지지 않는 제1 소스/드레인층과 제2 소스/드레인층 사이에서 상대적인 함몰을 구 현하기 위해서는, 앞에서 도6 및 도7룰 참조하여 설명한 것과 비슷한 공정을 통해, 도 11에 도시된 바와 같이, (서브 비트라인에 연결하도록) 상대적으로 돌출시키고자 하는 제1 소스/드레인층(10032, 10033)의 단부에 플러 그를 형성할 수 있다. 상술한 바와 같이, 각 디바이스층(최하층의 디바이스층(L1)은 제외)에서 제1 소스/ 드레인층(10032, 10033)의 두께는 제2 소스/드레인층(10072, 10073)의 두께보다 얇기 때문에, 이와 같은 플러그 를 형성할 수 있다. 후속적인 공정에서의 식각 선택성을 고려하여, 플러그는 질화물을 포함할 수 있다. 또한, 질화물의 플러그와 소스/드레인층 사이에는 예를 들어 산화물의 식각 정지층(미도시)을 설치 할 수 있다. 상술한 바와 같이, 제1 소스/드레인층과 제2 소스/드레인층이 서로에 대해 식각 선택성을 가지면, 플러그의 형성을 생략할 수도 있다. 플러그를 형성하는 공정에 관한 식각으로 인해 최하층의 디바이스층(L1) 중의 제1 소스/드레인층 이 영향을 받지 않도록 하기 위해, 플러그를 형성하는 공정을 시작하기 전에, 제1 가공 통로(T1)의 밑부 분에 보호층을 형성할 수 있다. 예를 들어, 산화물을 증착하여 제1 가공 통로(T1)을 메우고, 증착된 산화물에 대해 화학 기계적 연마(CMP, 하드 마스크층에서 정지될 수 있음)와 같은 평탄화 처리를 실행한 후, 평탄 화된 산화물을 수직 방향의 RIE를 통해 에치백하여, 그 윗면이 최하층의 디바이스층(L1) 중의 제1 소스/드레인 층을 제외한 각 소스/드레인층의 측벽이 노출될 때까지 하강하도록 할 수 있다(예를 들어, 윗면은 최하 층의 디바이스층(L1) 중의 제1 채널 한정층의 윗면과 밑면 사이의 높이에 있다). 본 실시예에서, 이와 같이 형성된 산화물과 그전에 형성된 게이트 위치유지층은 모두 산화물을 포함하므로, 이들은 일체로 1017'로 도시된다. 도 12에 도시된 바와 같이, 제1 가공 통로(T1)를 통해, 선택적 식각에 의해 각 디바이스층 중의 제2 소스/드레 인층(10071, 10072, 10073)으로 하여금 제1방향에서 예를 들어 약 10nm 내지 30nm만큼 추가로 함몰되도록 할 수 있다. 이렇게 함으로써, 제2 소스/드레인층(10071, 10072, 10073)은 제1 소스/드레인층(10031, 10032, 10033) 에 대해 제1방향에서 함몰하게 된다. 또한, 제2 소스/드레인층(10071, 10072, 10073)은 채널 한정층(10051, 10052, 10053)에 대해 여전히 돌출된 상태를 유지할 수 있으며, 이로써, 제1 소스/드레인층(10031, 10032, 10033)과 함께 각 채널 한정층(10051, 10052, 10053)의 단부 외측에서 게이트 수용 공간을 한정할 수 있다. 각 디바이스층의 제1 가공 통로(T1) 측에 있는 단부를 상기와 같이 패터닝한 후, 제1 가공 통로(T1)에 서브 비 트라인을 형성할 수 있다. 도 13에 도시된 바와 같이, 디바이스층의 패터닝으로 인해 하드 마스크층의 아래에 형성된 간극에 유전체 재료를 충전할 수 있다. 예를 들어, SiC를 증착하고 에치백(예를 들어, 수직 방향의 RIE)하여, 격리층을 형성할 수 있다. 선택적으로, SiC를 적층하기 전에, 선택적 식각을 통해 제1 게이트 위치유지층을 약간 식각(따라서, 제1방향에서 일정한 깊이로 함몰되도록)할 수 있다. 이렇게 함으로써, 후속단계에서 형성되는 격 리층은 제1 게이트 위치유지층의 측벽을 커버할 수 있다. 이는 후속단계에서 제1 게이트 위치유지 층을 대체하는 게이트 스택과 제1 가공 통로(T1)에 형성된 서브 비트라인 사이의 전기적 거리를 증가시킬 수 있어, 기생 용량을 감소시킬 수 있다. 이하의 도시 및 설명에서는, 편의를 위해 제1 게이트 위치유지층 을 식각하지 않는 경우를 예로 들어 설명한다. 도 14에 도시된 바와 같이, 선택적 식각을 통해 플러그를 제거함으로써, 디바이스층(L2, L3) 중의 제1 소 스/드레인층(10032, 10033)의 측벽을 노출시킬 수 있다(이를 통해 후속단계에서 형성되는 서브 비트라인에 연결 될 수 있다). 또한, 예를 들어, 수직 방향의 RIE와 같은 선택적 식각을 통해 제1 가공 통로(T1)의 밑부분에 있 는 보호층(1017')을 제거함으로써, 최하층의 디바이스층(L1)의 제1 소스/드레인층이 제1 가공 통로(T1) 의 밑부분에 노출되도록 할 수 있다(하지만, 제1 게이트 위치유지층은 여전히 각 채널 한정층의 단부에 남아 있다). 본 개시의 실시예에 의하면, 자기정렬의 방식으로 서브 비트라인을 형성할 수 있다. 예를 들어, 도 15에 도시된 바와 같이, 스페이서(spacer) 형성 공정을 통해 제1 가공 통로(T1)의 측벽을 따라 연장되는 서브 비트라인을 형성할 수 있다. 예를 들어, 대체적으로 공형인 방식을 통해 예를 들어 도핑된 다결정 실리콘 등과 같은 한 층의 전도성 재료를 증착한 후, 증착된 전도성 재료에 대해 수직 방향의 RIE와 같은 이방성 식각을 실행하여, 증착된 전도성 재료의 횡방향 연장부분을 제거하고, 수직 연장부분을 남겨놓음로써, 스페이서 형태의 서브 비트라인을 형성할 수 있다. 여기서, 제1 소스/드레인층(10032, 10033)의 측벽은 상대적으로 함몰되어 있으므로, 이에 대응하여 서브 비트라인은 돌출되어 디바이스층 (L2, L3) 중의 제1 소스/드레인층(10032, 10033)의 측벽과 접촉한다. 또한, 서브 비트라인은 밑부분에서 최하층의 디바이스층(L1)의 제1 소스/드레인층과 접촉한다. 따라서, 서브 비트라인은 각 디바이스 층 중의 제1 소스/드레인층(10031, 10032, 10033)과 접촉할 수 있다. 그 다음, 도 16에 도시된 바와 같이, 유전체 재료를 증착하고 평탄화하여, 제1 가공 통로(T1)를 다시 메움으로 써, 제1 가공 통로(T1)의 마주하는 양측의 디바이스층 사이의 전기적 격리를 실현할 수 있다. 예를 들어, 증착 된 유전체 재료는 격리층과 동일한 재료(본 실시예에서는 SiC임)를 포함할 수 있으며, 따라서, 이들은 일 체로 1027로 도시된다. 각 디바이스층에서 하부 소스/드레인 영역을 한정하는 제1 소스/드레인층은 이미 서브 비트라인에 연결되어 있 음을 알 수 있다. DRAM에서, 상부 소스/드레인 영역을 한정하는 제2 소스/드레인층은 커패시터, MTJ 등과 같은 저장 소자에 연결됨으로써 메모리 셀을 구현할 수 있다. 각 디바이스층 사이의 수직 적층 배치를 고려하여, 저 장 소자에 대응하는 디바이스층(특히, 그 중의 제2 소스/드레인층)과의 전기적 연결을 구현하기 위해, 계단 구 조를 형성할 수 있다. 예를 들어, 이와 같은 계단 구조는 각 디바이스층의 제1방향에서 서브 비트라인이 형성된 측과 마주하는 일측에 형성될 수 있다. 계단 구조는 다양한 방식으로 형성될 수 있다. 예를 들어, 포토레지스트 트리밍(trim) 및 단계적인 식각을 결합 하는 방식을 이용하여 계단 구조를 패터닝할 수 있다. 패터닝할 때, 디바이스층(L1, L2, L3)은 각각 '한 층'으 로 볼 수 있으므로, 제1 디바이스층(L1)과 제2 디바이스층(L2) 사이, 및 제2 디바이스층(L2)과 제3 디바이스층 (L3) 사이에 각각 계단을 형성할 수 있다. 예를 들어, 도 17에 도시된 바와 같이, 하드 마스크층에 포토레지스트를 형성하고, 리소그래피를 통해 제1방향(예를 들어, x방향)을 따라 배열되고 제2방향(예를 들어, y방향)을 따라 연장되는 일련의 개구부를 갖도록 패터닝할 수 있으며, 이와 같은 개구부들은 계단 구조의 위치를 한정할 수 있다. 포토레지스트 중 의 이와 같은 개구부들은 제1방향에서 각 한쌍의 인접한 제1 가공 통로(T1)(이미 다시 충전됨) 사이에 있을 수 있는데, 예를 들어, 대체적으로 중심의 위치에 있을 수 있다. 이와 같이 패터닝된 포토레지스트를 마스크로 사용하여, 하드 마스크층을 아래로 식각하여 아래의 디바이스층을 노출시키고, 계속하여 디바이스층을 식각할 수 있다. 디바이스층을 식각할 때, 디바이스층 중의 각 층(예를 들어, Si 및 SiGe)에 대해 거의 선택성을 가지지 않는 식각 레시피를 선택할 수 있다. 여기서, 제1 디바이스층(L1)(제1 소스/드레인층은 식각될 필요가 없으므로, 제1 소스/드레인층은 제외)의 두 께(즉, 채널 한정층의 두께 + 제2 소스/드레인층의 두께)에 대응하도록 식각 깊이(D1)를 제어할 수 있다. 그 다음, 도 18에 도시된 바와 같이, 포토레지스트를 트리밍할 수 있다. 보다 구체적으로는, 포토레지스 트의 개구부의 제1방향에서의 폭을 증가시킬 수 있고, 증가된 폭은 형성하고자 하는 계단의 제1방향에서 의 폭에 대응할 수 있다. 트리밍된 포토레지스트를 마스크로 사용하여, 디바이스층을 계속 식각할 수 있 다. 상기와 동일하게, 식각 깊이(D2)는 제2 디바이스층(L2)의 두께(즉, 제1 소스/드레인층의 두께 + 채 널 한정층의 두께 + 제2 소스/드레인층의 두께) + 격리 한정층의 두께(격리 한정층 은 아래의 제1 디바이스층(L1)을 노출시키도록 제2 디바이스층(L2)과 같이 아래의 제1 디바이스층(L1)에 대해 함몰됨)에 대응하도록 제어할 수 있다. 이와 동일하게, 도 19에 도시된 바와 같이, 포토레지스트를 추가로 트리밍하여, 그 중의 개구부의 제1방 향에서의 폭을 증가시킬 수 있고, 증가된 폭은 형성하고자 하는 계단의 제1방향에서의 폭에 대응할 수 있다. 트 리밍된 포토레지스트를 마스크로 사용하여, 계속하여 디바이스층을 식각할 수 있다. 상기와 동일하게, 식 각 깊이(D3)는 제3 디바이스층(L3)의 두께(즉, 제1 소스/드레인층의 두께 + 채널 한정층의 두께 + 제2 소스/드레인층의 두께) + 격리 한정층의 두께(격리 한정층은 아래의 제2 디바이스 층(L2)을 노출시키도록 제3 디바이스층(L3)과 같이 아래의 제2 디바이스층(L2)에 대해 함몰됨) + 격리 한정층 의 두께(격리 한정층은 아래의 제2 디바이스층(L2)을 노출시키도록 제3 디바이스층(L3)와 같이 아래의 제2 디바이스층(L2)에 대해 함몰됨)에 대응하도록 제어할 수 있다. 이를 통해, 디바이스층에 계단 구조가 형성된다. 도 19에 도시된 바와 같이, 아래의 디바이스층은 위의 디바이 스층에 대해 제1방향에서 돌출되어 계단을 형성한다. 아래의 디바이스층이 위의 디바이스층에 대해 돌출되는 부 분은 후속단계에서 해당 디바이스층(특히, 그 중의 제2 소스/드레인층)의 접촉부에 도달하는 랜딩 패드로서 사 용될 수 있다. 층이 보다 많을 경우, 이와 동일하게 포토레지스트를 트리밍하고, 각 디바이스층의 두께(필요시, 대응하는 격리 한정층의 두께도 포함)에 따라 디바이스층을 순차적으로 식각하여, 보다 많은 계단을 형성할 수 있다. 그 후, 포토레지스트를 제거할 수 있다. 또한, 상기 공정을 통해, 수직 방향에서 각 디바이스층(최하층의 디바이스층(L1)의 제1 소스/드레인층은 제외)을 관통하는 제2 가공 통로(T2)을 형성하였다. 따라서, 각 디바이스층(최하층의 디바이스층(L1)의 제1 소 스/드레인층은 제외)은 제1방향에서 제2 가공 통로(T2) 및 제1 가공 통로(T1)(격리층이 충전되어 있음) 에 의해 서로 분리된 부분, 즉, 제1방향을 따라 배열되고 제2방향을 따라 연장되는 복수의 열(예를 들어, 상술 한 바와 같이 N열)로 분리될 수 있다. 각 열의 제1방향에서의 일측은 서브 비트라인을 갖고 있고, 마주하는 타 측은 계단 구조를 갖는다. 상기와 도일하게, 도 20에 도시된 바와 같이, 제2 가공 통로(T2)를 통해, 선택적 식각에 의해 각 디바이스층 중 의 채널 한정층(10051, 10052, 10053)(본 실시예에서는 SiGe임)으로 하여금 각 소스/드레인층(본 실시예에서는 Si임)에 대해 제1방향에서 상대적으로 함몰되도록 하여, 후속단계에서 게이트 스택을 수용하기 위한 공간을 제 공할 수 있다. 앞에서 도5 내지 도8을 참조하여 설명한 바와 같이, 플러그를 형성함으로써, 후속단계에서 형성되는 제2 게이트 위치유지층(도 21의 1033참조)도 격리 한정층(10091, 10092, 10093)의 단부에 형성되는 것 을 방지할 수 있다. 그 다음, 도 21에 도시된 바와 같이, 예를 들어 산화물을 증착한 후 에치백하는 것을 통해, 채널 한정층(10051, 10052, 10053)의 상대적인 함몰부에 제2 게이트 위치유지층을 형성할 수 있다. 따라서, 각 채널 한정층 (10051, 10052, 10053)은 제1방향에서의 마주하는 양단에 각각 제1 게이트 위치유지층과 제2 게이트 위치 유지층이 형성된다. 이는 후속단계에서 형성되는 워드라인이 채널층을 우회하여 제2방향에서 연속적으로 연장하는데 유리하고, GAA배치를 형성하는데도 유리하다. 격리 한정층을 격리 재료로 대체하여 수직 방향에서 인접하는 디바이스층 사이의 전기적 격리를 실현할 수 있다. 예를 들어, 도 22에 도시된 바와 같이, 선택적 식각을 통해 플러그를 제거하여 격리 한정층(10091, 10092, 10093)을 노출시킬 수 있다. 그 다음, 선택적 식각을 통해 격리 한정층(10091, 10092, 10093)을 제거할 수 있다. 도 24에 도시된 바와 같이, 격리 한정층(10091, 10092, 10093)의 제거로 인해 남겨진 공간에는, 예를 들어, 증착한 후 에치백(예를 들어, 수직 방향의 RIE)하는 것을 통해 격리 재료를 충전할 수 있다. 예를 들어, 충전되는 격리 재료는 앞에서 설명한 격리층과 동일하게 SiC를 포함할 수 있고, 따라서, 일체로 1037로 도시할 수 있다. 지적해두어야 할 것은, 도 24에 점선으로 도시된 바와 같이, 각 디바이스층 사이에서 격리층 (1037）은 유전체 계면 또는 경계를 포함할 수 있다. 이는 각 디바이스층 사이의 격리층은 각각 제1 가공 통로 (T1)과 제2 가공 통로(T2)로부터 충전될 수 있기 때문이다. 편의를 위해, 다른 도면에서는 이와 같은 유전체 계 면 또는 경계를 표시하지 않는다. 선택적으로, 격리 재료를 충전하기 전에, 접촉 저항을 감소시키기 위해, 제2 가공 통로(T2)를 통해 각 디바이스 층의 외부에 노출되는 제1 소스/드레인층과 제2 소스/드레인층의 표면에 대해 규화처리를 실행하여 규화물 을 형성할 수 있다. 예를 들어, Ni 또는 NiPt와 같은 금속을 증착하고 약 300℃ 내지 700℃의 온도에서 어닐링함으로써, 증착된 금속으로 하여금 제1 소스/드레인층과 제2 소스/드레인층 중의 반도체 원소와 반응하도 록 하여, NiSi 또는 NiPtSi와 같은 금속 반도체 화합물을 생성할 수 있다. 따라서, 규화물은 제1 소스/드 레인층의 제2 가공 통로(T2) 측의 측벽 및 일부 하면에 형성될 수도 있고, 제2 소스/드레인층의 제2 가공 통로 (T2) 측의 측벽 및 일부 상면에 형성될 수도 있다. 그 다음, 반응하지 않은 남은 금속을 제거하고 상술한 바와 같이 격리층을 형성할 수 있다. 이와 비슷하게, 도 25a 내지 도 25d에 도시된 바와 같이, 유전체 재료를 증착하고 평탄화하여, 제2 가공 통로 (T2)를 다시 메울 수 있다. 여기서, 증착된 유전체 재료는 격리층과 동일한 재료(본 실시예에서는 SiC 임)를 포함할 수 있고, 따라서, 일체로 1039로 도시된다. 또한, 유전체 재료를 적층하기 전에, RIE와 같은 선택 적 식각을 통해 하드 마스크층을 제거할 수 있다. 이는 이미 하드 마스크층을 통해 디바이스층의 제1방향에서의 분리(N열로 분리)를 실현하였기 때문이다. 또한, 이하의 공정에서는 스페이서 이미지 전달(Spacer Image Transfer) 기술을 이용함으로써, 보다 세밀한 패 턴을 구현하도록 한다. 이를 위해서는, 예를 들어, 증착을 통해 격리층 상에 맨드렐(mandrel)층을 형성할 수 있다. 식각 선택성을 고려하여, 맨드렐층은 (다결정) 실리콘을 포함할 수 있다. 패터닝을 돕기 위해, 특히, 제2방향(예를 들어, y방향)에서 디바이스층을 분리하기 위해, 맨드렐층에 하드 마스크층 을 추가로 형성할 수 있다. 예를 들어, 하드 마스크층은 두께가 약 30nm 내지 100nm인 질화물을 포 함할 수 있다. 하드 마스크층에 포토레지스트를 형성하고, 리소그래피를 통해 제2방향(예를 들어, y방향)을 따라 배열되고 제1방향(예를 들어, x방향)을 따라 연장되는 일련의 라인으로 패터닝할 수 있다. 도 26에 도시된 바와 같이, 포토레지스트를 마스크로 사용하여, 수직 방향의 RIE와 같은 이방성 식각을 통해 하드 마스크층과 맨드렐층을 순차적으로 식각할 수 있다. 이를 통해, 포토레지스트의 라인 패턴을 하드 마스크층과 맨드렐층으로 전달한다. 그 다음, 포토레지스트를 제거할 수 있다. 제1방향(예를 들어, x방향)을 따라 연장되는 라인 모양의 하드 마스크층과 맨드렐층의 측벽 에, 스페이서 형성 공정을 통해 스페이서를 형성할 수 있다. 예를 들어, 스페이서는 질화물을 포함 할 수 있으며, 그의 제2방향(예를 들어, y방향)에서의 두께는 선택 트랜지스터의 활성 영역의 제2방향(예를 들 어, y방향)에서의 사이즈를 한정할 수 있다. 또한, 맨드렐층의 제2방향(예를 들어, y방향)에서의 폭은 제 2방향(예를 들어, y방향)에서 인접한 선택 트랜지스터 사이의 간격을 한정할 수 있다. 도 27에 도시된 바와 같이, 하드 마스크층과 스페이서를 마스크로 사용하여, 수직 방향의 RIE와 같 은 이방성 식각을 통해 아래의 격리층과 각 디바이스층을 식각하여 제1방향(예를 들어, x방향)을 따라 연 장되는 제3 가공 통로(T3)를 형성할 수 있다. 식각은 최하층의 디바이스층(L1)의 제1 소스/드레인층에서 정지될 수 있다. 따라서, 제3 가공 통로(T3)는 각 디바이스층(최하층의 디바이스층(L1)의 제1 소스/드레인층 은 제외)을 제2방향(예를 들어, y방향)에서 서로 이격된 부분으로 분리할 수 있다. 여기서, 제1 소스/드 레인층의 측벽은 제3 가공 통로(T3)에서 부분적으로 노출될 수 있다. 스페이서 형성 공정을 통해 제3 가공 통로(T3)의 측벽에 보호 스페이서를 형성할 수 있다. 예를 들어, 보 호 스페이서는 두께가 약 2nm 내지 10nm인 질화물을 포함할 수 있다. 보호 스페이서의 두께를 보다 용이하게 제어하기 위해, 스페이서 형성 공정에서는 원자층 증착(ALD)을 사용할 수 있다. 도 28a 및 도 28b에 도시된 바와 같이, 보호 스페이서가 존재하는 경우, 하드 마스크층과 스페이서를 마스크로 사용하여, 제1 소스/드레인층을 추가로 식각할 수 있다. 여기서, 횡방향으로 작용할 수 있는 식각 레시 피를 사용하여, 제1 소스/드레인층에서 언더컷(undercut)을 형성할 수 있다. 보호 스페이서의 존 재는 다른 소스/드레인층에 영향을 주지 않도록 할 수 있다. 누출을 방지하기 위해, 언더컷은 채널 한정층 및 아래의 기판 중의 웰(well) 영역까지 연장되지 않는다. 이와 같이 형성된 언더컷에서, 예를 들어 텅스텐(W), 루테늄(Ru), 몰리브덴(Mo) 등과 같은 금속을 증착한 후 에 치백(예를 들어, 수직 방향의 RIE)함으로써, 금속 스트립을 형성할 수 있다. 이와 같은 금속 스트립 은 각 제3 가공 통로(T3)의 밑부분에서 제1 소스/드레인층에 삽입되어 제1방향을 따라 연장된다. 도 29에 도시된 바와 같이, 하드 마스크층과 스페이서(및 보호 스페이서)를 마스크로 사용하 여, 수직 방향의 RIE와 같은 이방성 식각을 통해 제1 소스/드레인층을 추가로 식각할 수 있으며, 식각은 기판 중의 웰 영역에서 정지될 수 있다. 이로써, 제3 가공 통로(T3)는 더 깊어지고, 추가로 제1 소스/드 레인층을 제2방향(예를 들어, y방향)에서 서로 이격된 부분으로 분리할 수 있다. 선택적 식각을 통해 일 정한 두께의 질화물을 식각하여 보호 스페이서를 제거함과 동시에, 하드 마스크층과 스페이서 는 보류할 수 있다. 또한, 제3 가공 통로(T3)에 유전체 재료를 증착하고 평탄화한 후 에치백함으로써 격 리층을 형성할 수 있다. 예를 들어, 격리층은 격리층과 동일한 재료(본 실시예에서는 SiC 임)를 포함할 수 있으며, 그 윗면의 높이는 격리층으로 하여금 금속 스트립을 가려서 금속 스트립 이 후속적으로 채널층을 에피택셜 성장하는 단계에서 손상되지 않도록 함과 동시에, 제1 소스/드레인층 의 일부 측벽을 노출시킬 수 있다. 도 30a 및 도 30b에 도시된 바와 같이, 예를 들어 선택적 에피택셜 성장을 통해 채널층을 형성할 수 있다. 예를 들어, 채널층은 채널 한정층에 대해 식각 선택성을 갖는 Si와 같은 반도체 재료를 포함할 수 있고, 그 두께는 약 3nm 내지 15nm일 수 있다. 비록 도면에서는 채널층을 단일층으로 도시하였지만, 다층 구조일 수도 있다. 선택적 에피택셜 성장이므로, 채널층은 각 디바이스층의 제3 가공 통로(T3)에 노출된 측벽에 자기정렬될 수 있고, 이와 같은 노출된 측벽들과 대체적으로 동일한 형상을 유지할 수 있다(도 33e 참조, 도 33e에는 채널 층의 형상이 명확하게 도시되었다). 지적해두어야 할 것은, 서브 비트라인이 (도핑된) 다결정 실리 콘을 포함하는 경우, 채널층은 서브 비트라인의 제3 가공 통로(T3)에 노출된 측벽에 성장될 수도 있다. 채널층은 의도적인 도핑을 실행하지 않거나, 성장 시에 인-시투 도핑을 통해 낮은 농도로 도핑되어 쇼트 채널 효과를 개선하고 디바이스 임계 전압(Vt) 등을 조절할 수 있다. 예를 들어, n형 선택 트랜지스터의 경우, p형 도핑을 실행할 수 있고, 도핑 농도는 약 1E17-1E19cm-3일 수 있다. 비록 도 33e에 도시된 바와 같이 각 소 스/드레인층, 서브 비트라인 각각의 측벽에 성장된 채널층은 서로 연속적으로 연장되어 있으나, 채널층 의 이와 같은 낮은 농도의 도핑은 이들사이의 단락을 초래하지 않는다. 또한, 도펀트를 소스/드레인층으로부터 채널층 중의 대응하는 부분으로 진입시켜 외부 저항을 감소시키고 디바이스의 성능을 향상시키기 위해, 어닐링 처리를 실행할 수 있다. 도 33e에서는, 점선으로 채널층에서 소스/드레인으로 사용되는 부분(각 소스/드레인층의 측벽에 성장된 부분)과 채널로 사용되는 부분(채널 한정층 의 측벽에 성장된 부분, '채널부'라고도 함) 사이의 계면을 개략적으로 나타낸다. 이와 같은 계면은 도핑 농도 를 통해 한정할 수 있다. 도펀트의 채널층 중 소스/드레인으로 사용되는 부분으로의 확산은 대체적으로 동일한 특성을 가질 수 있고, 이로써, 채널층 중 채널로 사용되는 부분은 대응하는 채널 한정층에 자기정 렬될 수 있다. 다른 도면에서는, 도시의 편의를 위해, 채널층 중 소스/드레인으로 사용되는 부분과 채널로 사용되는 부 분의 차이점을 나타내지 않는다. 그 다음, 도 31a 및 도 31b에 도시된 바와 같이, 유전체 재료를 증착하고 평탄화하여, 제3 가공 통로(T3)를 다 시 메워 제3 가공 통로(T3)의 마주하는 양측의 디바이스층 사이의 전기적 격리를 실현할 수 있다. 예를 들어, 증착된 유전체 재료는 격리층과 동일한 재료(본 실시예에서는 SiC임)를 포함할 수 있고, 따라서, 이들은 일체로 1057로 도시된다. 여기서, 유전체 재료를 평탄화할 때, 맨드렐층을 정지 위치로 함으로써, 맨드렐 층 윗부분의 하드 마스크층을 제거할 수 있다. 또한, 맨드렐층은 노출될 수 있다. 맨드렐층 은 선택적 식각을 통해 제거될 수 있다. 이를 통해, 제1방향을 따라 연장되는 라인 모양의 스페이서 가 남게 된다. 스페이서를 마스크로 사용하여, 수직 방향의 RIE와 같은 이방성 식각을 통해 격리층과 각 디바이스 층을 순차적으로 식각할 수 있다. 앞에서 설명한 것과 동일하게, 식각은 기판 중의 웰(well) 영역에서 정 지할 수 있고, 이를 통해 제4 가공 통로(T4)를 형성할 수 있다. 격리층에 대한 식각과 연관되므로, 격리 층의 윗면은 스페이서의 윗부분에 대해 하강할 수 있다. 따라서, 각 디바이스층은 제2방향에서 제4 가공 통로(T4) 및 제3 가공 통로(T3)(격리층이 충전되어 있음)에 의 해 서로 이격된 부분, 즉, 제2방향을 따라 배열되고 제1방향을 따라 연장되는 복수의 행(예를 들어, 상술한 바 와 같이 M행)으로 분리될 수 있다. 따라서, 각 디바이스층은 제1방향과 제2방향을 따라 배열되고 선택 트랜지스 터를 위한 활성 영역으로 구분된다. 이와 같은 활성 영역들은 어레이(예를 들어, M행 × N열)로 배열된다. 상술 한 바와 같이, 최하층의 디바이스층(L1) 중의 제1 소스/드레인층은 제1방향에서 연속적으로 연장됨으로 써, 비트라인으로 사용될 수 있다. 제1방향에서 연장되는 비트라인은 수직 방향에서 연장되는 서브 비트라인 을 통해 위의 각 디바이스층 중의 제1 소스/드레인층(최하층의 제1 디바이스층(L1)의 경우, 비트라인 자 체가 그 제1 소스/드레인층을 구성한다)에 전기적으로 연결될 수 있다. 비트라인에 상술한 바와 같은 금속 스트 립을 삽입하여 비트라인의 저항을 감소시킬 수 있는데, 이는 반드시 필요한 것은 아니다. 또는, 앞에서 도 28a 및 도 28b를 참조하여 설명한 언더컷을 형성하는 과정에서 언더컷이 비교적 깊을 경우, 제4 가공 통로 (T4)의 식각으로 인해 언더컷에 형성된 금속 스트립의 측벽은 제4 가공 통로(T4)에 직접 노출될 수 있다. 이로 인해, 비트라인은 제1 소스/드레인층과 금속 스트립의 적층 구조를 포함할 수 있고, 보다 구 체적으로는, 제1 소스/드레인층의 하부, 금속 스트립 및 제1 소스/드레인층의 상부가 순차 적으로 적층된 구조를 포함할 수 있다. 이와 같은 경우, '금속 스트립' 은 '금속층' 이라고 할 수 도 있다. 계속하여, 워드라인을 제조할 수 있다. 도 32a 및 도 32b에 도시된 바와 같이, 유전체 재료(예를 들어, SiC)를 증착하고 평탄화하여, 제4 가공 통로 (T4)를 다시 메울 수 있다. 그 다음, 증착된 유전체 재료 및 격리층을 에치백하여 제3 가공 통로(T3)와제4 가공 통로(T4)를 다시 열어 각 채널 한정층을 노출시킬 수 있다. 또한, 에치백 시 사용되는 식각 레시피가 어느 정도 횡방향으로 작용할 수 있도록 함으로써, 격리층으로 하여금 제2방향에서 상대적으로 함몰되도 록 할 수 있고(예를 들어, 적어도 채널층의 두께만큼 함몰되어, 수직 방향에서 채널층 사이에 있는 격리층을 제거할 수 있도록 함), 각 게이트 위치유지층의 측벽으로 하여금 제3 가공 통로(T3) 및 제4 가 공 통로(T4)에서 노출되도록 할 수 있다. 하지만, 에치백을 통해 각 디바이스층 사이의 격리층을 완전히 제거하지는 않았으므로, 디바이스층의 수직 적층 구조를 지지할 수 있다. 에치백 후의 유전체 재료는 격리층 과 함께 1059로 표시한다. 도 33a 내지 도 33f에 도시된 바와 같이, 선택적 식각을 통해 제1 게이트 위치유지층과 제2 게이트 위치 유지층을 제거할 수 있다. 따라서, 각 채널 한정층(및 그 측벽에 성장된 채널층의 채널부)의 제1방 향에서의 마주하는 양측에 게이트 수용 공간(T5)이 형성된다. 도 33d에 도시된 바와 같이, 이와 같은 게이트 수 용 공간(T5)은 제2방향에서 제3 가공 통로(T3) 및 제4 가공 통로(T4)와 연통되므로, 후속단계에서 게이트 수용 공간(T5)을 통해 채널부를 우회하여 제2방향에서 연속적으로 연장되는 워드라인을 형성할 수 있다. 또한, 선택적 식각을 통해 채널 한정층(10051, 10052, 10053)을 제거할 수 있다. 이를 통해, 각 디바이스층 중 의 제1 소스/드레인층과 제2 소스/드레인층 사이에 게이트 수용 공간(T6)을 형성한다. 도 33c에 도시된 바와 같 이, 이와 같은 게이트 수용 공간(T6)은 일측에서 제4 가공 통로(T4)에 연통된다. 또한, 이와 같은 게이트 수용 공간(T6)은 타측에서 게이트 수용 공간(T5)을 통해 제3 가공 통로(T3)에 연통된다. 도 33f에서는 점선으로 게이 트 수용 공간(T6)에 연통되는 게이트 수용 공간(T5)을 개략적으로 나타낸다. 즉, 각 디바이스층 중의 채널부에 대해, 채널부를 둘러싸는 공간이 존재한다. 보다 상세하게는, 제2방향의 일측 에는 게이트 수용 공간(T6)(제4 가공 통로(T4)에 연통됨)이 존재하고, 제2방향의 타측에는 제3 가공 통로(T3) (도 33c 참조)가 존재하며, 제1방향에서의 마주하는 양측에는 게이트 수용 공간(T5)(도 33e 참조)가 존재하는데, 게이트 수용 공간(T5)은 제3 가공 통로(T3) 및 제4 가공 통로(T4)에 연통된다(도 33d 참조). 따라 서, 후속단계에서 각 디바이스층 중의 채널부를 둘러싸는 워드라인을 형성할 수 있으며, 이를 통해 GAA구성을 얻을 수 있다. 도 34a 내지 도 34d에 도시된 바와 같이, 증착을 통해 대체적으로 공형인 방식으로 게이트 유전체층을 형 성할 수 있다. 예를 들어, 게이트 유전체층은 HfO2와 같은 High-k 유전체를 포함할 수 있고, 그 두께는 약 1nm 내지 5nm일 수 있다. High-k 게이트 유전체를 형성하기 전에, 예를 들어, 두께가 약 0.3nm 내지 2nm인 산화물 계면층(미도시)을 더 형성할 수 있다. 이로부터 알 수 있는 바와 같이, 활성 영역(제1 소스/드레인층과 제2 소스/드레인층 및 채널층을 포함)의 표면은 게이트 유전체층에 의해 커버될 수 있다. 계속하여, 각 디바이스층(특히, 채널층의 채널부)에 대응하는 게이트 전도체층을 형성함으로써, 비트라인을 구 성할 수 있다. 예를 들어, 도 35a 내지 도 35d에 도시된 바와 같이, 증착하고 평탄화(스페이서에서 정지될 수 있다)한 후 에치백(예를 들어, 수직 방향의 RIE)하는 방식으로 제1 게이트 전도체층을 형성할 수 있다. 제1 게이 트 전도체층은 일함수 조절층(예를 들어, TaN, TiN 등과 같은 전도성 질화물) 및 게이트 전도성 재료층 (예를 들어, 텅스텐(W) 등과 같은 금속)을 포함할 수 있다. 예를 들어, 일함수 조절층은 대체적으로 공형인 방 식으로 형성될 수 있고, 게이트 전도성 재료층은 구조에 남겨진 간극을 메울 수 있다. 에치백으로 인해, 제1 게 이트 전도체층의 제3 가공 통로(T3)와 제4 가공 통로(T4)에서의 윗면은 제2 디바이스층(L2) 중의 제1 소 스/드레인층의 윗면과 밑면 사이의 높이로 하강할 수 있다. 또한, 제1 게이트 전도체층은 격리층 이 인접한 층에 대해 (제2방향에서) 상대적으로 함몰됨으로 인한 함몰부 및 게이트 수용 공간(T5, T6)에 남아 있을 수 있다. 도 36a 및 도 36b에 도시된 바와 같이, 스페이서 형성 공정을 이용하여 제1 게이트 전도체층에 보호 스페 이서을 형성할 수 있다. 식각 선택성을 고려하여, 보호 스페이서는 예를 들어 산화물을 포함할 수 있다. 보호 스페이서는 제1 게이트 전도체층에서 수직으로 연장될 수 있고, 디바이스층(L2)의 밑면 윗쪽에 있는 각 게이트 수용 공간(T5, T6)(및 격리층 단부의 함몰부)에 남겨진 제1 게이트 전도체층 을 가릴 수 있다. 도 37a 내지 도 37c에 도시된 바와 같이, 보호 스페이서가 존재하는 경우, 등방성 식각을 통해 제1 게이 트 전도체층을 추가로 식각할 수 있다. 제1 게이트 전도체층에 대한 식각은 게이트 전도체층(106 3)의 제3 가공 통로(T3) 및 제4 가공 통로(T4)에서의 윗면을 하강시킬 수 있는데, 예를 들어, 디바이스층(L1)중의 제2 소스/드레인층에 근접한(예를 들어, 약간 낮은) 밑면까지 하강시킬 수 있고, 이를 통해, 제1 게이트 전도체층과 제2 소스/드레인층 사이의 중첩을 감소시킴으로써, 기생 용량을 감소시키고 디 바이스의 신뢰성을 향상시킬 수 있다. 또한, 디바이스층(L1)과 디바이스층(L2) 사이의 격리층의 단부의 함몰부에 남겨진 제1 게이트 전도체층은 등방성 식각에 의해 제거될 수 있다. 따라서, 도 37c에 도시된 바와 같이, 제1 게이트 전도체층은 제1 디바이스층(L1) 중의 채널부를 둘러싸도 록 제3 가공 통로(T3)와 제4 가공 통로(T4)의 밑면 및 게이트 수용 공간(T5, T6)을 메울 수 있다. 도 37b에 명 확히 도시된 바와 같이, 제1 게이트 전도체층은 제2방향에서 연속적으로 연장될 수 있다. 그 다음, 선택적 식각을 통해 보호 스페이서를 제거할 수 있다. 이로부터 알 수 있는 바와 같이, 게이트 수용 공간(T5, T6)에서, 제1 게이트 전도체층은 제1 소스/드레인 층과 제2 소스/드레인층(또는 이들의 측벽에 성장된 채널층) 사이에 있으며, 제1 디바이스 층(L1)의 채널부에 자기정렬될 수 있다. 하지만, 제3 가공 통로(T3)에서 제1 게이트 전도체층은 채널부에 완전히 정렬되지 않을 수 있다. 다른 실시예에 의하면, GAA구조를 형성하는 것이 아니라, 단측 구조를 형성할 수도 있다. 예를 들어, 도 38a 및 도 38b에 도시된 바와 같이, 제1 게이트 전도체층 상에 포토레지스트 (미도시)를 형성하고, 포토레지스트(및 스페이서)를 이용하여 제1 게이트 전도체층을 채널층(105 5)의 제3 가공 통로(T3)와 마주하는 측벽에서 제거되도록 패터닝할 수 있다. 따라서, 비록 제1 게이트 전도체층 은 여전히 제2방향에서 연속적으로 연장(CC'선을 따른 단면도는 도 37b에 도시된 단면도와 실질적으로 동 일함)되지만, 주로 채널층의 일측(게이트 수용 공간(T6)을 마주하는 일측)에서 채널층과 중첩된다. 이와 같은 경우, 제1 게이트 전도체층의 채널층에 근접한 부분은 채널부에 자기정렬될 수 있다. 이하에서는, 여전히 GAA구조를 예로 들어 설명하지만, 이와 같은 설명은 단측 구조에도 동일하게 적용될 수 있 다. 도 39a 및 도 39b에 도시된 바와 같이, 제1 게이트 전도체층 상에 증착하고 평탄화(스페이서에서 정지될 수 있음)한 후 에치백(예를 들어, 수직 방향의 RIE)하는 방식을 통해 층간 유전체층을 형성할 수 있다. 층간 유전체층은 격리층과 동일한 재료(본 실시예에서는 SiC임)를 포함할 수 있다. 층간 유 전체층의 제3 가공 통로(T3) 및 제4 가공 통로(T4)에 있는 윗면은 제2 디바이스층(L2)의 제1 소스/드레인 층의 윗면에 근접할 수(예를 들어, 약간 낮을 수) 있다. 앞에서 설명한 바와 같이, 보호 스페이서(106 5)가 형성되었기 때문에, 제2 디바이스층(L2) 및 그 위의 제3 디바이스층(L3)의 게이트 수용 공간(T5, T6)에는 여전히 제1 게이트 전도체층이 남아 있으며, 이로 인해 층간 유전체층은 이들 게이트 수용 공간으 로 들어가지 않는다. 계속하여, 도 40a 내지 도 40c에 도시된 바와 같이, 앞에서 도 35a 내지 도 37c를 참조하여 설명한 공정과 동일 하게 제2 디바이스층(L2)에 대한 제2 게이트 전도체층을 형성할 수 있고, 앞에서 도 39a 및 도 39b를 참 조하여 설명한 공정에 따라 층간 유전체층을 형성할 수 있으며, 이와 동일하게 제3 디바이스층(L3)에 대 한 제3 게이트 전도체층 및 층간 유전체층을 형성할 수 있다. 여기서, 최상층의 층간 유전체층 은 윗면이 스페이서의 윗면과 실질적으로 동일 평면에 위치하도록 평탄화될 수 있다. 각 게이트 전 도체층은 동일한 재료로 구성될 수 있고, 각 층간 유전체층은 동일한 재료로 구성될 수 있다. 앞에서 설명한 바와 같이, 특히, 도 37c의 단면도에 도시된 바와 같이, 현재 각 게이트 전도체층은 제1방향 및 제2방향에 의해 한정된 평면에서 연속적으로 연장될 수 있다. 각 게이트 전도체층은 제2방향(예를 들어, y방 향)을 따라 연장되는 워드라인(따라서, 제1방향에서 연장되는 비트라인과 교차됨)으로 패터닝될 수 있다. 예를 들어, 도 41a 내지 도 41d에 도시된 바와 같이, 층간 유전체층 상에 포토레지스트를 형성하고, 리소그래피를 통해 제2방향(예를 들어, y방향)을 따라 연장되는 일련의 스트립을 커버하도록 패터닝 할 수 있으며, 이와 같은 스트립들은 후속단계에서 워드라인을 한정한다. 제1방향에서, 이와 같은 스트립들은 하부의 각 디바이스층의 대응하는 채널부(서로 인접한 제1 가공 통로(T1)와 제2 가공 통로(T2) 사이) 및 채널부 의 마주하는 양측의 제5 가공 통로(T5)의 적어도 일부를 커버할 수 있다. 도 42a 내지 도 42c에 도시된 바와 같이, 포토레지스트를 마스크로 사용하여, 아래로 각 층간 유전체층 (1075, 1071, 1067)과 격리층 및 각 게이트 전도체층(1073, 1069 및 1063)을 (예를 들어, 수직 방향의 RIE를 통해) 식각할 수 있다. 식각은 아래의 Si재료(예를 들어, 기판, 최하층의 제1 디바이스층(L1)의 제 1 소스/드레인층 및 그 측벽에 성장된 채널층)에서 정지될 수 있다. 따라서, 각 게이트 전도체층 (1063, 1069 및 1073)은 포토레지스트에 의해 한정되는 제2방향(예를 들어, y방향)을 따라 연장되는 스트립으로 패터닝되어, 워드라인(WL)으로 사용할 수 있다. 도 42c의 단면도는 제1 디바이스층(L1) 중의 이와 같이 제2방향(예를 들어, y방향)을 따라 연장되는 워드라인을 명확하게 도시하였다. 그 후에, 포토레지스트를 제거할 수 있다. 도 42d의 단면도는 단측 장치인 경우의 워드라인을 나타낸다. 앞에서 설명한 것과 동일하게, 워드라인은 제2방 향(예를 들어, y방향)을 따라 연장될 수 있으며, 채널부의 (단지) 일측만 커버하고, 다른 측은 커버하지 않을 수 있다. 식각 시, 선택된 식각 레시피가 스페이서에 대해 선택성을 가지도록 함으로써, 스페이서가 기본적 으로 영향을 받지 않도록 할 수 있다(도 41d 참조, 도시된 바와 같은 EE'단면에서 식각 후에도 실질적으로 동일 한 구조를 유지함). 다른 실시예에 의하면, 도 43에 도시된 바와 같이, 스페이서를 식각할 수도 있다. 이 하에서는, 여전히 스페이서가 식각되지 않은 경우를 예로 들어 설명하지만, 이와 같은 설명은 스페이서 를 식각하는 경우에도 적용할 수 있다. 다른 실시예에 의하면, 공용 마스크를 사용하여 전부의 게이트 전도체층을 패터닝하는 것 대신, 앞에서 도 35a 내지 도 37c를 참조하여 설명한 공정에 따라 각 디바이스층에 대한 게이트 전도체층을 형성할 때, 형성되는 게 이트 전도체층을 직접 제2방향을 따라 연장되는 스트립으로 패터닝한 후, 이와 동일하게 층간 유전체층을 형성 하고, 층간 유전체층에 상부 디바이스층의 게이트 전도체층을 형성하며, 게이트 전도체층을 제2방향을 따라 연 장되는 스트립으로 패터닝할 수 있다. 즉, 한층한층 차례로 게이트 전도체층을 형성하고 이를 워드라인으로 패 터닝할 수 있다. 도 44a 및 도 44b에 도시된 바와 같이, 워드라인에 대한 패터닝으로 인해 형성된 간극에 유전체를 증착하고 평 탄화(스페이서에서 정지될 수 있음)함으로써, 유전체 재료를 충전하여 전기적 격리를 실현할 수 있다. 충 전되는 유전체는 앞에서 형성된 격리층 및 층간 유전체층과 동일한 재료를 포함할 수 있고, 예를 들어, SiC를 포함할 수 있으며, 따라서, 이들은 일체로 1079로 도시된다. 이렇게 하여, 선택 트랜지스터의 3D 어레이를 얻는다. 이와 같은 어레이는 예를 들어 앞에서 도 1a 및 도 1b를 참조하여 설명한 것과 같을 수 있는데, 다만, 도 1a 및 도 1b에서는 주로 선택 트랜지스터의 활성 영역 및 워드 라인과 비트라인 구조를 도시하였고, 격리층, 층간 유전체층 등과 같은 다른 구성요소는 도시하지 않았다. 선택 트랜지스터의 3D 어레이에 전기적으로 연결되는 저장 소자 어레이를 제조할 수 있다. 예를 들어, 도 45a 및 도 45b에 도시된 바와 같이, 층간 유전체층에서 각 선택 트랜지스터(특히, 그 상부 소스/드레인 영역)에 도달하는 접촉부를 형성할 수 있다. 예를 들어, 층간 유전체층에 홀을 식각하 고 그 홀안에 W, Ru, Co 등과 같은 금속을 충전하여 접촉부를 형성할 수 있다. 상술한 바와 같은 계단 구 조로 인해, 서로 다른 층의 선택 트랜지스터 각각의 접촉부는 서로 간섭하지 않을 수 있다. 또한, 선택 트랜지스터의 3D 어레이에 재분포층을 형성할 수 있다. 재분포층은 층간 유전체층(예를 들어, 산화물) 및 층간 유전체층에 설치되는 재분포 구조를 포함할 수 있으며, 재분포 구조는 재분 포 배선(1085L) 및 재분포 비아홀(1085V)을 포함할 수 있다. 재분포 배선(1085L)은 예를 들어 기판의 표면에 실 질적으로 평행되는 평면에서 연장됨으로써, 배선 라우팅을 실현할 수 있다. 재분포 비아홀(1085V)은 서로 다른 층의 재분포 배선(1085L) 사이의 전기적 연결을 구현할 수 있다. 설계에 따라, 한층 또는 복수 층의 재분포 배 선(1085L) 및/또는 한층 또는 복수 층의 재분포 비아홀(1085V)을 형성할 수 있다. 재분포 배선(1085L) 및 재분 포 비아홀(1085V)은 구리(Cu)와 같은 전도성 재료를 포함할 수 있다. 도 45a는 재분포 구조에서 최상층에 있는 재분포 비아홀(1085V)의 레이아웃을 개략적으로 나타낸다. 비록 여기 서 재분포 비아홀(1085V)은 대체적으로 스페이서를 따라 배열되는 것으로 도시되어 있지만, 본 개시는 이 에 한정되지 않는다. 예를 들어, 평면 내에서 대체적으로 균일하게 재분포 비아홀(1085V)을 설치할 수 있다. 재 분포 구조를 다르게 설계함으로써, 재분포 비아홀(1085V)의 다양한 레이아웃을 구현하여, 디바이스의 점유 면적 과 디바이스의 성능을 최적화할 수 있다. 특히, 선택 트랜지스터의 3D 어레이(예를 들어, 저장 소자의 레이아웃 의 영향을 적게 받거나 전혀 영향을 받지 않음)를 최적화하여, 면적을 절약하고 디바이스의 유효 폭 또는 온 상 태 전류를 증가시킬 수 있다. 도 46a 및 도 46b에 도시된 바와 같이, 층간 유전체층에 저장 소자를 형성할 수 있다. 예를 들어, 도 46a 에 도시된 바와 같이, 저장 소자는 하부 전극(1087L), 상부 전극 (1087U) 및 이들 사이에 있는 중간 유전 체층(1087I)을 구비하는 커패시터를 포함할 수 있다. 하부 전극(1087L)과 상부 전극(1087U)은 금속막을 포함할 수 있고, 중간 유전체층(1087I)은 High-k 유전체층을 포함할 수 있다. 또는, 도 46b에 도시된 바와 같이, 저장소자는 고정층(1089L), 터널 배리어층(1089I) 및 자유층(1089U)을 구비하는 MTJ를 포함할 수 있다. 예를 들어, 고정층(1089L)은 CoFeB를 포함할 수 있고, 그 하면에는 재분포 비아홀(1085V)에 접촉하는 금속막(예를 들 어, Ta, Ru 또는 Cr)을 설치할 수 있으며, 자유층(1089U)은 CoFeB를 포함할 수 있고, 그 상면에는 후속단계에서 형성되는 접촉부에 접촉하는 금속막(예를 들어, Ta, Ru 또는 Cr)을 설치할 수 있으며, 터널 배리어층(1089I)은 예를 들어 두께가 약 0.3㎚ 내지 3㎚인 MgO을 포함할 수 있다. 평면도에서, 각 MTJ는 약 10nm 내지 100nm의 직 경을 가질 수 있다. 각 저장 소자는 일측(도면의 하측)에서 각각 재분포 구조 중의 최상층에 있는 재분포 비아홀(1085V)에 전기적으 로 연결될 수 있고, 타측(도면의 상측)에서 대응하는 접촉부에 각각 전기적으로 연결될 수 있고, 이들 접촉부는 예를 들어 접지(grounding)될 수 있다. 또한, 층간 유전체층을 더 형성하여 저장 소자에 대응하는 접촉부를 커버할 수도 있다. 이와 같은 층간 유전체 층은 이전의 층간 유전체층과 일체로 1081'로 도시된다. 도 47은 본 개시의 실시예에 따른 기억장치의 등가 회로도를 개략적으로 나타낸다. 도 47에 도시된 바와 같이, 실시예에 따른 기억장치는 메모리 셀(MC)의 어레이를 포함한다. 각 MC는 선택 트랜 지스터 및 저장 소자를 포함할 수 있다. 저장 소자의 일단은 대응하는 선택 트랜지스터에 연결됨으로써, 선택 트랜지스터를 통해 대응하는 비트라인에 전기적으로 연결될 수 있고, 이를 통해 (예를 들어, 쓰기 동작에서) 비 트라인으로부터 데이터를 수신하거나 또는 (예를 들어, 읽기 동작에서) 저장된 데이터를 비트라인으로 송신할 수 있다. 저장 소자의 타단은 예를 들어 접지될 수 있다. 선택 트랜지스터의 게이트는 대응하는 워드라인에 전 기적으로 연결될 수 있다. 워드라인 및 비트라인을 통해 선택 트랜지스터에 대해 어드레싱할 수 있다. 상술한 바와 같이, 선택 트랜지스터는 예를 들어 M × N × L의 3D 어레이와 같은 3D 어레이로 설치될 수 있다. 제1층 내지 제L층 중의 각 층에서, 선택 트랜지스터는 M행 × N열의 어레이로 배열될 수 있다. 이에 대응하여, M개의 비트라인 BL_1, BL_2, …, BL_M을 배치할 수 있다. 각 층 중 대응하는 행(예를 들어, 제i행)의 선택 트랜 지스터는 서브 비트라인(Sub_BL_i-1, Sub_BL_i-2, …, Sub_BL_i-N)을 통해 대응하는 비트라인(BL_i)에 전기적 으로 연결될 수 있다. 제1층 내지 제L층의 각 층에 대응하여 L개의 워드라인층을 설치할 수 있으며, 각 워드라 인층(예를 들어, 제k층)은 N개의 워드라인(WL_1-k, WL_2-k, …, WL-N-k)을 포함할 수 있다. 각 워드라인은 대응 하는 층 중의 대응하는 열의 선택 트랜지스터의 채널부의 적어도 일부의 외주를 둘러쌀 수 있다. 따라서, 각 선택 트랜지스터(TR_i-j-k)는 서브 비트라인(Sub_BL_i-j)을 통해 대응하는 비트라인(BL_i)에 전기적 으로 연결될 수 있고, 그 게이트 전극은 대응하는 워드라인(WL_j-k)에 의해 한정될 수 있으며, 이를 통해 워드 라인(WL_j-k)과 비트라인(BL_i) 사이에 전기적으로 연결될 수 있다. 본 개시의 실시예에 따른 기억장치는 다양한 전자장비에 응용될 수 있다. 예를 들어, 기억장치는 전자장비의 동 작에 필요한 다양한 프로그램, 앱(APP) 및 데이터를 저장할 수 있다. 전자장비는 기억장치와 배합하는 프로세서 를 더 포함할 수 있다. 예를 들어, 프로세서는 기억장치에 저장된 프로그램을 실행함으로써 전자장비를 동작시 킬 수 있다. 이와 같은 전자장비는 예를 들어 스마트폰, 개인용 컴퓨터(PC), 테블릿, 인공지능 장비, 웨어러블 장비, 휴대식 전원, 자동차용 전자장비, 통신장비 또는 사물 인터넷(IoT) 장비 등일 수 있다. 상기의 설명에서는 각 층의 패터닝, 식각 등과 같은 세부적인 기술적내용에 대해 상세하게 설명하지 않았다. 하 지만, 당업자라면 다양한 기술적수단을 통해 원하는 형상의 층, 영역 등을 형성할 수 있음을 이해할 것이다. 또 한, 다업자라면, 동일한 구조를 형성하기 위해 앞에서 설명한 방법과 완전히 동일하지 않는 방법을 고안해낼 수 있을 것이다. 또한, 상기에서는 다양한 실시예들을 설명하였으나, 이는 결코 각 실시예의 조치가 유리하게 조합 되어 사용될 수 없다는 것을 의미하지는 않는다. 이상에서는 본 개시의 실시예에 대해 설명하였다. 하지만, 이와 같은 실시예들은 단지 설명을 위한 것일 뿐, 결 코 본 개시의 범위를 한정하기 위한 것이 아니다. 본 개시의 범위는 첨부된 청구의 범위 및 그 등가물에 의해 한정된다. 당업자라면, 본 개시의 범위를 벗어나지 않고, 다양한 치환 및 변경을 실시할 수 있으며, 이와 같은 치환 및 변경들도 본 개시의 범위에 포함되어야 한다.도면 도면1a 도면1b 도면2 도면3a 도면3b 도면4 도면5 도면6 도면7 도면8 도면9 도면10 도면11 도면12 도면13 도면14 도면15 도면16 도면17 도면18 도면19 도면20 도면21 도면22 도면23 도면24 도면25a 도면25b 도면25c 도면25d 도면26 도면27 도면28a 도면28b 도면29 도면30a 도면30b 도면31a 도면31b 도면32a 도면32b 도면33a 도면33b 도면33c 도면33d 도면33e 도면33f 도면34a 도면34b 도면34c 도면34d 도면35a 도면35b 도면35c 도면35d 도면36a 도면36b 도면37a 도면37b 도면37c 도면38a 도면38b 도면39a 도면39b 도면40a 도면40b 도면40c 도면41a 도면41b 도면41c 도면41d 도면42a 도면42b 도면42c 도면42d 도면43 도면44a 도면44b 도면45a 도면45b 도면46a 도면46b 도면47"}
{"patent_id": "10-2024-0055195", "section": "도면", "subsection": "도면설명", "item": 1, "content": "이하에서 첨부 도면을 참조하여 설명한 본 개시의 실시예를 통해, 본 개시의 상기 및 기타 목적, 특징 및 장점 들은 보다 명확해질 것이다. 도 1a는 본 개시의 실시예에 따른 기억장치의 선택 트랜지스터 어레이의 부분적 투시도를 개략적으로 나타내고, 도 1b는 본 개시의 실시예에 따른 기억장치의 선택 트랜지스터 어레이에서 워드라인을 제거한 후의 비트라인과 활성 영역의 부분적 투시도를 개략적으로 나타낸다. 도 2 내지 도 46b는 본 개시의 실시예에 따른 기억장치를 제조하는 흐름 중 일부 단계의 개략도를 나타내고, 도 3a, 도 25a, 도 33a, 도 41a, 도 45a는 평면도이고, 도 3a는 AA'선의 위치를 나타내고, 도 25a는 BB'선의 위치를 나타내며, 도 33a은 DD'선과 EE'선의 위치를 나타내고, 도 2, 도 3b, 도 4 내지 도 24, 도 25b, 도 33b, 도 40a, 도 41b, 도 42a, 도 44a는 AA'선을 따른 단면도이고, 도 25b는 CC'선의 위치를 나타내고,도 25c, 도 26, 도 27, 도 28a, 도 29, 도 30a, 도 31a, 도 32a, 도 33c, 도 34a, 도 35a, 도 36a, 도 37a, 도 38a, 도 39a, 도 40b는 BB'선을 따른 단면도이고, 도 25d, 도 28b, 도 30b, 도 31b, 도 32b, 도 33d, 도 34b, 도 35b, 도 36b, 도 37b, 도 39b, 도 40c는 CC'선 을 따른 단면도이고, 도 33e, 도 34c, 도 35c, 도 41c, 도 42b는 DD'선을 따른 단면도이고, 도 33f, 도 34d, 도 35d, 도 41d, 도 43, 도 44b, 도 45b, 도 46a, 도 46b는 EE'선을 따른 단면도이고, 도 37c는 도 37a의 점선을 따른 단면도이고, 도 38b는 도 38a의 점선을 따른 단면도이고, 도 42c는 도 37c에 대 응하는 단면도이고, 도 42d는 도 38b에 대응하는 단면도이다. 도 47은 본 개시의 실시예에 따른 기억장치의 등가 회로도를 개략적으로 나타낸다. 첨부 도면 전체에서, 동일하거나 유사한 참조부호는 동일하거나 유사한 부품을 나타낸다."}
