{"patent_id": "10-2021-7029807", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0119548", "출원번호": "10-2021-7029807", "발명의 명칭": "3차원 적층형 메모리를 갖는 인공 지능 프로세서", "출원인": "케플러 컴퓨팅 인크.", "발명자": "마니파트루니, 사시칸스"}}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "장치로서,기판;상기 기판 상의 제1 다이 ― 상기 제1 다이는 비트 셀들을 갖는 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하고, 각각의 비트 셀은 강유전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 상기 액세스 트랜지스터는 상기 강유전체 재료에 커플링됨 ―; 및상기 제1 다이 위에 적층된 제2 다이를 포함하고,상기 제2 다이는 상기 제1 다이의 상기 메모리에 커플링된 계산 로직을 포함하는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 계산 로직은 곱셈기 셀들의 어레이를 포함하고, 상기 FeRAM은 메모리 비트 셀들의 어레이를 포함하는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상호연결 섬유를 포함하고,상기 상호연결 섬유는 각각의 곱셈기 셀이 상기 상호연결 섬유에 커플링되도록 상기 곱셈기 셀들의 어레이에 커플링되는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 메모리는 버퍼들로서 동작가능한 제1 파티션과 가중치 인자들을 저장하기 위한 제2 파티션으로 파티셔닝되는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 계산 로직은 상기 제1 파티션 및 상기 제2 파티션으로부터 데이터를 수신하고, 상기 계산 로직의 출력은로직 회로부에 의해 수신되는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제4항에 있어서,상기 계산 로직은 강유전체 로직을 포함하는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제4항에 있어서,상기 계산 로직은 적어도 2개의 행렬을 곱하도록 동작가능한, 장치.공개특허 10-2021-0119548-3-청구항 8 제1항에 있어서,상기 기판은 능동 또는 수동 디바이스들을 포함하는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항 내지 제8항 중 어느 한 항에 있어서,상기 기판 상에 제3 다이가 커플링되고, 상기 제3 다이 위에 동적 랜덤 액세스 메모리(DRAM)를 포함하는 제4 다이가 적층되는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,상기 제2 다이에 히트 싱크가 커플링되는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "방법으로서,기판을 형성하는 단계;상기 기판 상에 제1 다이를 형성하는 단계 ― 상기 제1 다이를 형성하는 단계는 비트 셀들을 갖는 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하고, 각각의 비트 셀은 강유전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 상기 액세스 트랜지스터는 상기 강유전체 재료에 커플링됨 ―; 및상기 제1 다이 위에 적층된 제2 다이를 형성하는 단계를 포함하고,상기 제2 다이를 형성하는 단계는 상기 제1 다이의 상기 메모리에 커플링된 계산 로직을 형성하는 단계를 포함하는, 방법."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 계산 로직을 형성하는 단계는 곱셈기 셀들의 어레이를 형성하는 단계를 포함하고, 상기 FeRAM은 메모리 비트 셀들의 어레이를 포함하는, 방법."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서, 상호연결 섬유를 형성하는 단계; 및각각의 곱셈기 셀이 상기 상호연결 섬유에 커플링되도록 상기 상호연결 섬유를 상기 곱셈기 셀들의 어레이에 커플링시키는 단계를 포함하는, 방법."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항에 있어서,상기 FeRAM은 버퍼들로서 동작가능한 제1 파티션과 가중치 인자들을 저장하기 위한 제2 파티션으로 파티셔닝되는, 방법."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,공개특허 10-2021-0119548-4-상기 계산 로직에 의해 상기 제1 파티션 및 상기 제2 파티션으로부터 데이터를 수신하는 단계; 및 상기 계산 로직의 출력을 로직 회로부에 제공하는 단계를 포함하는, 방법."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서,상기 계산 로직을 형성하는 단계는 강유전체 로직을 형성하는 단계를 포함하고, 상기 계산 로직은 적어도 2개의행렬을 곱하도록 동작가능한, 방법."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제11항에 있어서,상기 기판을 형성하는 단계는 능동 또는 수동 디바이스들을 형성하는 단계를 포함하는, 방법."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제11항에 있어서, 제3 다이를 형성하는 단계;상기 기판 상에 상기 제3 다이를 커플링시키는 단계; 동적 랜덤 액세스 메모리(DRAM)를 포함하는 제4 다이를 형성하는 단계; 상기 제3 다이 위에 상기 제4 다이를 적층하는 단계; 및상기 제2 다이에 히트 싱크를 커플링시키는 단계를 포함하는, 방법."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "시스템으로서,비휘발성 메모리 셀들을 포함하는 제1 메모리;동적 랜덤 액세스 메모리(DRAM)를 포함하는 제2 메모리 ― 상기 제1 메모리는 상기 제2 메모리에 커플링됨 ―;강유전체 랜덤 액세스 메모리(FeRAM)를 포함하는 제3 메모리 ― 상기 제3 메모리는 상기 제1 메모리에 커플링됨―;상기 제2 메모리에 커플링된 제1 프로세서; 및상기 제3 메모리 및 상기 제1 프로세서에 커플링된 제2 프로세서를 포함하고,상기 제2 프로세서는,기판;상기 기판 상의 제1 다이 ― 상기 제1 다이는 비트 셀들을 갖는 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하고, 각각의 비트 셀은 강유전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 상기 액세스 트랜지스터는 상기 강유전체 재료에 커플링됨 ―; 및상기 제1 다이 위에 적층된 제2 다이를 포함하고,상기 제2 다이는 상기 제1 다이의 상기 메모리에 커플링된 곱셈기를 포함하는, 시스템."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "공개특허 10-2021-0119548-5-제19항에 있어서,상기 곱셈기는 곱셈기 셀들의 어레이를 포함하고, 상기 FeRAM은 메모리 비트 셀들의 어레이를 포함하고,각각의 곱셈기 셀은 대응하는 메모리 비트 셀에 커플링되고,상기 제2 프로세서는 상호연결 섬유를 포함하고,상기 상호연결 섬유는 각각의 곱셈기 셀이 상기 상호연결 섬유에 커플링되도록 상기 곱셈기 셀들의 어레이에 커플링되는, 시스템."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "장치로서,인터포저(interposer);상기 인터포저 상의 제1 다이 ― 상기 제1 다이는 비트 셀들을 갖는 랜덤 액세스 메모리(RAM)를 포함함 ―; 및상기 제1 다이 위에 적층된 제2 다이를 포함하고,상기 제2 다이는 상기 제1 다이의 상기 메모리에 커플링된 행렬 곱셈기를 포함하는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서,상기 행렬 곱셈기는 곱셈기 셀들의 어레이를 포함하고, 상기 RAM은 메모리 비트 셀들의 어레이를 포함하고, 각각의 곱셈기 셀은 대응하는 메모리 비트 셀에 커플링되는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제21항에 있어서,상기 제2 다이는 상기 행렬 곱셈기에 커플링된 로직 회로부를 포함하는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제23항에 있어서,상기 제2 다이는 상기 로직 회로부에 커플링된 버퍼를 포함하고, 상기 버퍼는 상기 메모리에 커플링되는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제21항에 있어서, 상기 메모리는 비트 셀들을 갖는 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하고, 각각의 비트 셀은 강유전체재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 상기 액세스 트랜지스터는 상기 강유전체 재료에커플링되거나, 또는상기 메모리는 비트 셀들을 갖는 정적 랜덤 액세스 메모리(SRAM)를 포함하는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제21항에 있어서,상기 제2 다이에 히트 싱크가 커플링되고, 상기 인터포저는 상기 제2 다이에 커플링된 메모리를 포함하는,장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "장치로서,인터포저;공개특허 10-2021-0119548-6-상기 인터포저 상의 제1 다이 ― 상기 제1 다이는 강유전체 재료를 갖는 비트 셀들을 갖는 랜덤 액세스 메모리(RAM)를 포함함 ―; 상기 제1 다이 옆 및 상기 인터포저 상의 제2 다이 ― 상기 제2 다이는 상기 제1 다이의 상기 메모리에 전기적으로 커플링된 계산 로직을 포함함 ―; 및상기 인터포저 상의 제3 다이를 포함하고,상기 제3 다이는 비트 셀들을 갖는 RAM을 포함하고, 상기 제3 다이는 상기 제2 다이 옆에 있는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제27항에 있어서,상기 인터포저는 상기 제2 다이에 전기적으로 커플링된 RAM을 포함하는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제27항에 있어서,상기 제3 다이의 RAM은 강유전체 재료를 포함하거나, 또는 상기 제3 다이의 RAM은 비트 셀들을 갖는 정적 랜덤액세스 메모리(SRAM)를 포함하는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제27항에 있어서, 상기 계산 로직은 곱셈기 셀들의 어레이를 포함하는 행렬 곱셈기를 포함하고,상기 제2 다이는 상기 행렬 곱셈기에 커플링된 로직 회로부를 포함하고,상기 제2 다이는 상기 로직 회로부에 커플링된 버퍼를 포함하고, 상기 버퍼는 상기 제1 다이 또는 상기 제2 다이에 커플링되는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제27항에 있어서,상기 제1 다이의 적어도 하나의 비트 셀은 상기 강유전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 상기 액세스 트랜지스터는 상기 강유전체 재료에 커플링되는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제27항 내지 제32항 중 어느 한 항에 있어서,상기 제1 다이, 상기 제2 다이, 및 상기 제3 다이에 커플링된 히트 싱크를 포함하는, 장치."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "시스템으로서,비휘발성 메모리 셀들을 포함하는 제1 메모리;동적 랜덤 액세스 메모리(DRAM)를 포함하는 제2 메모리 ― 상기 제1 메모리는 상기 제2 메모리에 커플링됨 ―;강유전체 랜덤 액세스 메모리(FeRAM)를 포함하는 제3 메모리 ― 상기 제3 메모리는 상기 제1 메모리에 커플링됨―;상기 제2 메모리에 커플링된 제1 프로세서; 및상기 제3 메모리 및 상기 제1 프로세서에 커플링된 제2 프로세서를 포함하고,공개특허 10-2021-0119548-7-상기 제2 프로세서는,인터포저;상기 인터포저 상의 제1 다이 ― 상기 제1 다이는 강유전체 재료를 갖는 비트 셀들을 갖는 랜덤 액세스 메모리(RAM)를 포함함 ―; 상기 제1 다이 옆 및 상기 인터포저 상의 제2 다이 ― 상기 제2 다이는 상기 제1 다이의 상기 메모리에 전기적으로 커플링된 계산 로직을 포함함 ―; 및상기 인터포저 상의 제3 다이를 포함하고,상기 제3 다이는 비트 셀들을 갖는 RAM을 포함하고, 상기 제3 다이는 상기 제2 다이 옆에 있는, 시스템."}
{"patent_id": "10-2021-7029807", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "제33항에 있어서,상기 인터포저는 상기 제2 다이에 전기적으로 커플링된 RAM을 포함하고, 상기 제3 다이의 RAM은 강유전체 재료를 포함하는, 시스템."}
{"patent_id": "10-2021-7029807", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "AI 프로세싱 시스템의 성능을 개선하기 위한 패키징 기술이 설명된다. IC 패키지는 기판, 기판 상의 제1 다이, 및 제1 다이 위에 적층된 제2 다이를 포함한다. 제1 다이는 메모리를 포함하고, 제2 다이는 계산 로직을 포함한 다. 제1 다이는 비트 셀들을 갖는 강유전체 RAM(FeRAM), SRAM, 또는 DRAM과 같은 RAM을 포함한다. 각각의 비 트 셀은 강유전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함한다. 액세스 트랜지스터는 강유전체 재료에 커플링된다. 제1 다이의 메모리는 입력 데이터 및 가중치 인자들을 저장할 수 있다. 제2 다이의 계산 로직은 제1 다이의 메모리에 커플링된다. 제2 다이는 트레이닝된 모델에 대한 고정 가중치들을 입력 데이터에 적용하여 출력을 생성하는 추론 다이이다. 일 예에서, 제2 다이는 가중치들의 학습을 가능하게 하는 트레이닝 다이이다."}
{"patent_id": "10-2021-7029807", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "우선권 주장 본 출원은 2019년 3월 18일자로 출원되고 발명의 명칭이 \"Artificial Intelligence Processor with Three- Dimensional Stacked Memory\"인 미국 특허 출원 제16/357,265호에 대한 우선권을 주장하고, 이 미국 특허 출원 은 모든 목적들에 대해 그 전체가 참조로 포함된다."}
{"patent_id": "10-2021-7029807", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공 지능(AI)은 데이터가 분석되어 분류된 후에 데이터에 관한 판정이 이루어지는 광범위한 영역의 하드웨어 및 소프트웨어 계산들이다. 예컨대, 특정 특성 또는 특성들에 대한 데이터의 분류를 설명하는 모델은 대량의 데이터로 시간이 지남에 따라 트레이닝된다. 모델을 트레이닝하는 프로세스는 데이터를 분석하기 위해 대량의 데이터 및 프로세싱 능력을 요구한다. 모델이 트레이닝될 때, 모델의 출력들에 기초하여 가중치들 또는 가중치 인자들이 수정된다. 예상 결과들을 획득하기 위해 반복적으로 데이터를 분석하고 가중치들을 수정함으로써 모 델에 대한 가중치들이 높은 신뢰도 레벨(예컨대, 95% 이상)로 계산되면, 모델은 \"트레이닝된 것\"으로 간주된다. 이어서, 고정 가중치들을 갖는 이러한 트레이닝된 모델은 새로운 데이터에 관한 판정들을 행하는 데 사용된다. 모델을 트레이닝한 후에 트레이닝된 모델을 새로운 데이터에 적용하는 것은 하드웨어 집약적 활동이다. 트레이 닝 모델을 계산하고 트레이닝 모델을 사용하는 레이턴시를 감소시키고, 이러한 AI 프로세서 시스템들의 전력 소 비를 감소시키는 것이 요구된다. 본원에서 제공되는 배경 설명은 본 개시내용의 맥락을 일반적으로 제공하는 목적을 위한 것이다. 본원에서 달 리 나타내지 않는 한, 본 섹션에서 설명되는 자료는 본 출원의 청구항들에 대한 선행 기술이 아니고, 본 섹션에 포함되는 것으로 인해 선행 기술인 것으로 인정되는 것은 아니다."}
{"patent_id": "10-2021-7029807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "일부 실시예들은 AI 프로세싱 시스템의 성능을 개선하기 위한 패키징 기술을 설명한다. 일부 실시예들에서, 집 적 회로 패키지가 제공되고, 집적 회로 패키지는 기판; 기판 상의 제1 다이, 및 제1 다이 위에 적층된 제2 다이 를 포함하고, 여기서, 제1 다이는 메모리를 포함하고, 제2 다이는 계산 로직을 포함한다. 일부 실시예들에서, 제1 다이는 비트 셀들을 갖는 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하고, 여기서, 각각의 비트 셀은 강유 전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 여기서, 액세스 트랜지스터는 강유전체 재료 에 커플링된다. FeRAM은 강유전체 동적 랜덤 액세스 메모리(FeDRAM) 또는 강유전체 정적 랜덤 액세스 메모리 (FeSRAM)일 수 있다. 제1 다이의 메모리는 입력 데이터 및 가중치 인자들을 저장할 수 있다. 제2 다이의 계산 로직은 제1 다이의 메모리에 커플링된다. 제2 다이는 트레이닝된 모델에 대한 고정 가중치들을 입력 데이터에적용하여 출력을 생성하는 추론 다이일 수 있다. 일부 실시예들에서, 제2 다이는 행렬 곱셈기들, 가산기들, 버 퍼들 등을 갖는 프로세싱 코어들(또는 프로세싱 엔티티들(PE들))을 포함한다. 일부 실시예들에서, 제1 다이는 고 대역폭 메모리(HBM)를 포함한다. HBM은 제어기 및 메모리 어레이들을 포함할 수 있다. 일부 실시예들에서, 제2 다이는 가중치들을 수정함으로써 모델을 트레이닝하고 또한 고정 가중치들로 새로운 데 이터에 대해 모델을 사용할 수 있는 애플리케이션 특정 집적 회로(ASIC)를 포함한다. 일부 실시예들에서, 메모 리는 정적 랜덤 액세스 메모리(SRAM)를 포함한다. 일부 실시예들에서, 제1 다이의 메모리는 자기 랜덤 액세스 메모리(MRAM)를 포함한다. 일부 실시예들에서, 제1 다이의 메모리는 저항성 랜덤 액세스 메모리(Re-RAM)를 포 함한다. 일부 실시예들에서, 기판은 능동 인터포저이고, 제1 다이는 능동 인터포저에 매립된다. 일부 실시예 들에서, 제1 다이는 능동 인터포저 자체이다. 일부 실시예들에서, 집적 회로 패키지는 시스템-온-칩(SOC)을 위한 패키지이다. SOC는 메모리 다이의 상단부 상의 계산 다이, HBM, 및 프로세서 다이를 포함할 수 있고, 프로세서 다이는 프로세서 다이에 인접한(예컨대, 프로세서 다이의 상단부 또는 측부 상의) 메모리 다이들에 커플링된다. 일부 실시예들에서, SOC는 솔리드 스테 이트 메모리 다이를 포함한다. 다양한 실시예들의 패키징 기술의 다수의 기술적 효과들이 있다. 예컨대, 계산 다이 아래에 메모리 다이를 배 치하는 것 또는 계산 다이의 측부(들) 상에 하나 이상의 메모리 다이를 배치하는 것에 의해, AI 시스템 성능이 개선된다. 일부 실시예들에서, 메모리에 대해 Fe-RAM들을 사용함으로써, 계산 다이에 의한 행렬 곱셈 프로세스 는 전통적인 행렬 곱셈보다 15배 내지 20배 더 빠르게 된다. 추가로, Fe-RAM을 사용하는 것은 SRAM 기반 메모 리에 비해 수 자릿수만큼 AI 시스템의 전력 소비를 감소시킨다. Fe-RAM을 사용하는 것은 또한, 상호연결 에너 지를 낮추고, 외부 메모리 대역폭 요건을 낮추고, 회로 복잡성을 감소시키고, 계산 시스템의 비용을 낮춘다. 다양한 실시예들 및 도면들로부터 다른 기술적 효과들이 명백하게 될 것이다. 이하의 설명에서, 본 개시내용의 실시예들의 더 완전한 설명을 제공하기 위해 다수의 세부사항이 논의된다. 그"}
{"patent_id": "10-2021-7029807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "러나, 본 개시내용의 실시예들이 이러한 특정 세부사항들 없이도 실시될 수 있다는 것이 관련 기술분야의 통상 의 기술자에게 명백할 것이다. 다른 경우들에서, 본 개시내용의 실시예들을 불명료하게 하는 것을 피하기 위해, 널리 공지된 구조들 및 디바이스들은 상세히 나타내지 않고 블록도 형식으로 도시된다. 실시예들의 대응하는 도면들에서, 신호들이 라인들로 표현된다는 것에 유의한다. 일부 라인들은 더 구성적인 신호 경로들을 표시하기 위해 더 두꺼울 수 있고/있거나, 주 정보 흐름 방향을 표시하기 위해 하나 이상의 단부 에 화살표들을 가질 수 있다. 이러한 표시들은 제한적인 것으로 의도된 것이 아니다. 오히려, 라인들은 회로 또는 논리 유닛의 더 용이한 이해를 가능하게 하기 위해 하나 이상의 예시적인 실시예들과 관련하여 사용된다. 설계 요구들 또는 선호들에 의해 좌우되는 바와 같이, 임의의 표현된 신호는, 실제로는, 어느 하나의 방향으로 이동할 수 있고 임의의 적합한 타입의 신호 체계로 구현될 수 있는 하나 이상의 신호를 포함할 수 있다. \"디바이스\"라는 용어는 일반적으로, 그 용어의 사용의 맥락에 따른 장치를 지칭할 수 있다. 예컨대, 디바이스 는 층들 또는 구조체들의 스택, 단일 구조체 또는 층, 능동 및/또는 수동 요소들을 갖는 다양한 구조체들의 연 결체 등을 지칭할 수 있다. 일반적으로, 디바이스는 x-y-z 직교 좌표계의 x-y 방향을 따르는 평면 및 z 방향을 따르는 높이를 갖는 3차원 구조체이다. 디바이스의 평면은 또한, 디바이스를 포함하는 장치의 평면일 수 있다. 본 명세서 전체에 걸쳐 그리고 청구항들에서, \"연결된\"이라는 용어는 임의의 중간 디바이스들 없이 연결되는 사 물들 사이의 전기적, 기계적, 또는 자기적 연결과 같은 직접적인 연결을 의미한다. \"커플링된\"이라는 용어는 직접적인 또는 간접적인 연결, 이를테면, 연결되는 사물들 사이의 직접적인 전기적, 기계적, 또는 자기적 연결, 또는 하나 이상의 수동 또는 능동 중간 디바이스를 통한 간접적인 연결을 의미한다. 본원에서 \"인접한\"이라는 용어는 일반적으로, 사물이 다른 사물 옆에 있거나(예컨대, 바로 옆에 있거나 또는 그 들 사이에 하나 이상의 사물이 있는 상태로 근접해 있거나) 또는 다른 사물과 맞닿아 있는(예컨대, 다른 사물과 접해 있는) 위치를 지칭한다. \"회로\" 또는 \"모듈\"이라는 용어는 원하는 기능을 제공하기 위해 서로 협력하도록 배열된 하나 이상의 수동 및/ 또는 능동 구성요소를 지칭할 수 있다. \"신호\"라는 용어는 적어도 하나의 전류 신호, 전압 신호, 자기 신호, 또는 데이터/클록 신호를 지칭할 수 있다. 단수 표현(\"a\", \"an\", 및 \"the\")의 의미는 복수의 지시 대상을 포함한다. \"~ 내의\"의 의미는 \"~ 내의\" 및 \"~ 상의\"를 포함한다.\"스케일링\"이라는 용어는 일반적으로, 설계(구성도 및 레이아웃)를 하나의 프로세스 기술로부터 다른 프로세스 기술로 변환한 후에 레이아웃 면적이 감소되는 것을 지칭한다. 또한, \"스케일링\"이라는 용어는 일반적으로, 동 일한 기술 노드 내에서 레이아웃 및 디바이스들을 다운사이징(downsizing)하는 것을 지칭한다. \"스케일링\"이라 는 용어는 또한, 다른 파라미터, 예컨대 전력 공급 레벨에 대한 신호 주파수의 조정(예컨대, 감속 또는 가속 ― 즉, 각각 스케일링 다운 또는 스케일링 업)을 지칭할 수 있다. \"실질적으로\", \"근접한\", \"대략\", \"거의\", 및 \"약\"이라는 용어들은 일반적으로, 목표 값의 +/- 10% 내에 있는 것을 지칭한다. 예컨대, 이들의 사용의 명시적인 맥락에서 달리 지정되지 않는 한, \"실질적으로 동일한\", \"약 동일한\", 및 \"대략 동일한\"이라는 용어들은 그렇게 설명되는 것들 사이에 부수적인 변동 이외의 변동은 없다는"}
{"patent_id": "10-2021-7029807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "것을 의미한다. 관련 기술분야에서, 이러한 변동은 전형적으로, 미리 결정된 목표 값의 +/-10%를 넘지 않는다. 달리 지정되지 않는 한, 공통 대상을 설명하기 위한 서수 형용사들 \"제1\", \"제2\", 및 \"제3\" 등의 사용은 유사한 대상들의 상이한 인스턴스들이 언급되고 있음을 나타낼 뿐이고, 그렇게 설명되는 대상들이, 시간적으로, 공간적 으로, 순위적으로, 또는 임의의 다른 방식으로, 주어진 시퀀스로 이루어져야 한다는 것을 암시하려고 의도되는 것은 아니다. 본 개시내용의 목적들을 위해, \"A 및/또는 B\" 및 \"A 또는 B\"라는 문구들은 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시내용의 목적들을 위해, \"A, B, 및/또는 C\"라는 문구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는(A, B, 및 C)를 의미한다. 설명 및 청구항들에서 \"좌측\", \"우측\", \"전방\", \"후방\", \"상단부\", \"하단부\", \"위\", \"아래\" 등의 용어들은, 존 재하는 경우, 설명 목적들을 위해 사용되고, 영구적인 상대적인 위치들을 설명하는 데 반드시 필요한 것은 아니 다. 예컨대, 본원에서 사용되는 바와 같은 \"위\", \"아래\", \"전방 측\", \"후방 측\", \"상단부\", \"하단부\", \"위\", \"아래\", 및 \"상\"이라는 용어들은, 물리적 관계들이 주목할 만한 경우, 디바이스 내의 다른 참조되는 구성요소 들, 구조체들, 또는 재료들에 대한 하나의 구성요소, 구조체, 또는 재료의 상대적인 위치를 지칭한다. 이러한 용어들은 설명 목적들만을 위해 그리고 주로 디바이스 z-축의 맥락 내에서 본원에서 이용되고, 그에 따라, 디바 이스의 배향과 관련될 수 있다. 따라서, 본원에서 제공되는 도면의 맥락에서 제2 재료 \"위\"에 있는 제1 재료는 또한, 제공되는 도면의 맥락에 대해 디바이스가 뒤집힌 상태로 배향되는 경우, 제2 재료 \"아래\"에 있을 수 있다. 재료들의 맥락에서, 다른 재료 위에 또는 아래에 배치된 하나의 재료는 직접 접촉해 있을 수 있거나 또 는 하나 이상의 개재 재료를 가질 수 있다. 더욱이, 2개의 재료 사이에 배치된 하나의 재료는 2개의 층과 직접 접촉할 수 있거나 또는 하나 이상의 개재 층을 가질 수 있다. 대조적으로, 제2 재료 “상”의 제1 재료는 제2 재료와 직접 접촉한다. 유사한 구별들이 구성요소 조립체들의 맥락에서 이루어질 것이다. \"사이\"라는 용어는 디바이스의 z-축, x-축, 또는 y-축의 맥락에서 이용될 수 있다. 2개의 다른 재료 사이에 있 는 재료는 그러한 재료들 중 하나 또는 둘 모두와 접촉할 수 있거나, 또는 그 재료는 하나 이상의 개재 재료에 의해 다른 2개의 재료 둘 모두로부터 분리될 수 있다. 따라서, 2개의 다른 재료 \"사이\"의 재료는 다른 2개의 재료 중 어느 하나와 접촉할 수 있거나, 또는 그 재료는 개재 재료를 통해 다른 2개의 재료에 커플링될 수 있다. 2개의 다른 디바이스 사이에 있는 디바이스는 그러한 디바이스들 중 하나 또는 둘 모두에 직접 연결될 수 있거나, 또는 그 디바이스는 하나 이상의 개재 디바이스에 의해 다른 2개의 디바이스 둘 모두로부터 분리될 수 있다. 본원에서, \"후단부(backend)\"라는 용어는 일반적으로, \"전단부(frontend)\" 반대편에 있고 IC(집적 회로) 패키지 가 IC 다이 범프들에 커플링되는 다이의 섹션을 지칭한다. 예컨대, 다이 패키지에 더 근접해 있는 고 레벨 금 속 층들(예컨대, 10 금속 스택 다이에서 6번째 이상의 금속 층) 및 대응하는 비아들은 다이의 후단부의 일부인 것으로 고려된다. 반대로, \"전단부\"라는 용어는 일반적으로, 활성 구역(예컨대, 트랜지스터들이 제조되는 곳) 및 활성 구역에 더 근접해 있는 저 레벨 금속 층들 및 대응하는 비아들(예컨대, 10 금속 스택 다이 예에서 5번 째 이하의 금속 층)을 포함하는 다이의 섹션을 지칭한다. 임의의 다른 도면의 요소들과 동일한 참조 번호들(또는 명칭들)을 갖는 도면들의 요소들은 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이에 제한되는 것은 아니라는 것이 지적된다. 도 1은 일부 실시예들에 따른, 메모리 다이의 상단부 상에 위치된 계산 다이를 포함하는 인공 지능(AI) 머신 의 고 레벨 아키텍처를 예시한다. AI 머신은, 랜덤 액세스 메모리(RAM) 및 계산 로직을 갖는 계산 블록 또는 프로세서, 정적 랜덤 액세스 메모리(SRAM), 메인 프로세서, 동적 랜덤 액 세스 메모리(DRAM), 및 솔리드 스테이트 메모리 또는 드라이브(SSD)를 포함한다. 일부실시예들에서, AI 머신의 일부 또는 모든 구성요소들은 단일 패키지로 패키징되어 시스템-온-칩(SOC)을 형성한 다. 일부 실시예들에서, 계산 블록은 단일 패키지로 패키징된 후에, 인쇄 회로 보드(PCB) 상에서 프로세 서 및 메모리들(104, 106, 및 107)에 커플링된다. 다양한 실시예들에서, 계산 블록은 특수 목적 계 산 다이 또는 마이크로프로세서를 포함한다. 일부 실시예들에서, RAM은 특수 목적 계산 다이를 위한 특수 메모리/캐시를 형성하는 강유전체 RAM(Fe-RAM)이다. 일부 실시예들에서, 계산 다이는 인공 지 능, 그래프 프로세싱, 및 데이터 프로세싱을 위한 알고리즘들과 같은 애플리케이션들에 대해 특수화된다. 일부 실시예들에서, 계산 다이는, 예컨대 곱셈기들 및 버퍼들에 대한 로직 계산 블록들, FE-RAM을 포함하는 특 수 데이터 메모리 블록(예컨대, 버퍼들)을 추가로 갖는다. 일부 실시예들에서, FE-RAM은 계산 효율을 개 선하기 위해 저장된 가중치들 및 입력들을 갖는다. 프로세서 또는 특수 목적 프로세서, FE- SRAM, 및 계산 다이 사이의 상호연결들은 고 대역폭 및 저 레이턴시를 위해 최적화된다. 도 1의 아 키텍처는 에너지/전력/비용을 낮추기 위한 효율적인 패키징을 가능하게 한다. 일부 실시예들에서, RAM은 입력 데이터(또는 프로세싱될 데이터)(102a) 및 가중치 인자들(102b)을 저장하 도록 파티셔닝된 SRAM을 포함한다. 일부 실시예들에서, RAM은 Fe-RAM을 포함한다. 예컨대, RAM은 FE-DRAM 또는 FE-SRAM을 포함한다. 일부 실시예들에서, 입력 데이터(103a)는 별개의 메모리(예컨대, 별개의 메 모리 다이)에 저장되고, 가중치 인자들(102b)은 별개의 메모리(예컨대, 별개의 메모리 다이)에 저장된다. 일부 실시예들에서, 계산 로직은 행렬 곱셈기, 가산기, 연접 로직, 버퍼들, 및 조합 로직을 포함한다. 다 양한 실시예들에서, 계산 로직은 입력들(102a) 및 가중치들(102b)에 대해 곱셈 연산을 수행한다. 일부 실 시예들에서, 가중치들(102b)은 고정 가중치들이다. 예컨대, 프로세서(예컨대, 그래픽 프로세서 유닛 (GPU), AI 프로세서, 중앙 프로세싱 유닛(CPU), 또는 임의의 다른 고성능 프로세서)는 트레이닝 모델에 대한 가 중치들을 계산한다. 가중치들이 계산되면, 이들은 메모리(102b)에 저장된다. 다양한 실시예들에서, 트레이닝 된 모델을 사용하여 분석될 입력 데이터는, 출력(예컨대, 분류 결과)을 생성하기 위해, 계산된 가중치들(102b) 을 이용하여 계산 블록에 의해 프로세싱된다. 일부 실시예들에서, SRAM은 강유전체 기반 SRAM이다. 예컨대, 강유전체 트랜지스터들을 갖는 6T(six transistor) SRAM 비트 셀들이 비휘발성 Fe-SRAM을 구현하기 위해 사용된다. 일부 실시예들에서, SSD는 NAND 플래시 셀들을 포함한다. 일부 실시예들에서, SSD는 NOR 플래시 셀들을 포함한다. 일부 실시예들에 서, SSD는 다중 임계 NAND 플래시 셀들을 포함한다. 다양한 실시예들에서, Fe-RAM의 비휘발성은 아키텍처의 보안성, 기능적 안전성, 및 더 빠른 리부트 시간과 같은 새로운 피처들을 도입하기 위해 사용된다. 비휘발성 Fe-RAM은 데이터 및 가중치들에 대한 고속 액세스를 제공하는 저 전력 RAM이다. Fe-RAM은 또한, 전형적으로 저 용량 및 고속 액세스 요건들을 갖는 추론 다이 (또는 가속기)를 위한 고속 저장소로서 역할을 할 수 있다. 다양한 실시예들에서, Fe-RAM(Fe-DRAM 또는 Fe-SRAM)은 강유전체 재료를 포함한다. 강유전체(FE) 재료는 메모 리의 커패시터 또는 트랜지스터 게이트 스택에 있을 수 있다. 강유전체 재료는 임의의 적합한 저 전압 FE 재료 일 수 있고, 이는 FE 재료가 이의 상태를 저 전압(예컨대, 100 mV)에 의해 스위칭할 수 있게 한다. 일부 실시 예들에서, FE 재료는 타입 ABO3의 페로브스카이트를 포함하고, 여기서, 'A' 및 'B'는 상이한 크기들의 2개의 양 이온이고, 'O'는 양이온들 둘 모두에 결합된 음이온인 산소이다. 일반적으로, A의 원자들의 크기는 B 원자들의 크기보다 더 크다. 일부 실시예들에서, 페로브스카이트는 (예컨대, La 또는 란타나이드들에 의해) 도핑될 수 있다. 다양한 실시예들에서, FE 재료가 페로브스카이트일 때, 전도성 산화물들은 타입 AA'BB'O3이다. A'는 원 자 부위 A에 대한 도펀트이고, 이는 란타나이드 계열로부터의 원소일 수 있다. B'는 원자 부위 B에 대한 도펀 트이고, 이는 전이 금속 원소들, 특히 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn으로부터의 원소일 수 있다. A'는 부위 A와 동일한 원자가를 갖고 상이한 강유전성 분극성을 가질 수 있다. 일부 실시예들에서, FE 재료는 타입 h-RMnO3의 육각형 강유전체들을 포함하고, 여기서, R은 희토류 원소, 즉, 세륨(Ce), 디스프로슘(Dy), 에르븀(Er), 유로퓸(Eu), 가돌리늄(Gd), 홀뮴(Ho), 란타늄(La), 루테튬(Lu), 네오 디뮴(Nd), 프라세오디뮴(Pr), 프로메튬(Pm), 사마륨(Sm), 스칸듐(Sc), 테르븀(Tb), 툴륨(Tm), 이테르븀(Yb), 및 이트륨(Y)이다. 강유전체 상은, 순 전기 분극을 발생시키는, Y 이온들의 변위들을 수반하는 층상 MnO5 다면 체의 버클링(buckling)을 특징으로 한다. 일부 실시예들에서, 육각형 FE는 YMnO3 또는 LuFeO3 중 하나를 포함 한다. 다양한 실시예들에서, FE 재료가 육각형 강유전체들을 포함할 때, 전도성 산화물들은 A2O3(예컨대, In2O3, Fe2O3) 및 ABO3 타입이고, 여기서, 'A'는 희토류 원소이고, B는 Mn이다.일부 실시예들에서, FE 재료는 특이(improper) FE 재료를 포함한다. 특이 강유전체는 일차 차수 파라미터가 원 자 차수의 변형 또는 버클링과 같은 차수 메커니즘인 강유전체이다. 특이 FE 재료의 예들은 LuFeO3 부류의 재 료들, 또는 강유전체 또는 상유전체 재료들의 초격자(각각 PbTiO3(PTO)와 SnTiO3(STO), 및 각각 LaAlO3(LAO)와 STO)이다. 예컨대, [PTO/STO]n 또는 [LAO/STO]n의 초격자, 여기서, 'n'은 1 내지 100이다. 본원의 다양한 실 시예들이 전하 상태를 저장하기 위한 강유전체 재료를 참조하여 설명되지만, 실시예들은 상유전체 재료에 또한 적용가능하다. 도 2는 일부 실시예들에 따른, 메모리 다이의 상단부 상에 위치된 계산 다이를 포함하는 계산 블록(예컨대, 101)의 아키텍처를 예시한다. 도 2의 아키텍처는 특수 목적 계산 다이에 대한 아키텍처를 예시하고, 여기서, 입력들 및 가중치들에 대한 RAM 메모리 버퍼들은 다이 1 상에 분할되고, 로직 및 임의적인 메모리 버퍼들은 다이 2 상에 분할된다. 일부 실시예들에서, 메모리 다이(예컨대, 다이 1)는, 히트 싱크 또는 열 솔루션이 계산 다이에 인접하도록, 계 산 다이(예컨대, 다이 2) 아래에 위치된다. 일부 실시예들에서, 메모리 다이는 인터포저에 매립된다. 일부 실 시예들에서, 메모리 다이는 이의 기본적인 메모리 기능에 추가하여 인터포저로서 거동한다. 일부 실시예들에서, 메모리 다이는 고 대역폭 메모리(HBM)이고, 이는 적층된 다수의 메모리 다이, 및 메모리 다이들 의 스택에 대한 판독 및 기입 기능들을 제어하기 위한 제어기를 포함한다. 일부 실시예들에서, 메모리 다이는 입력 데이터를 저장하기 위한 제1 다이 및 가중치 인자들을 저장하기 위한 제2 다이를 포함한다. 일 부 실시예들에서, 메모리 다이는 메모리 다이의 제1 파티션이 입력 데이터를 저장하는 데 사용되고, 메모 리 다이의 제2 파티션이 가중치들을 저장하는 데 사용되도록 파티셔닝된 단일 다이이다. 일부 실시예들에 서, 메모리 다이는 FE-DRAM을 포함한다. 일부 실시예들에서, 메모리 다이는 FE-SRAM을 포함한다. 일부 실시예 들에서, 메모리 다이는 MRAM을 포함한다. 일부 실시예들에서, 메모리 다이는 SRAM을 포함한다. 예컨대, 메모 리 파티션들(201 및 202) 또는 메모리 다이들(201 및 202)은 FE-SRAM, FE-DRAM, SRAM, 및/또는 MRAM 중 하나 이상을 포함한다. 일부 실시예들에서, 메모리 파티션 또는 다이에 저장된 입력 데이터는, 메모리 파티션 또는 다이에 저장된 고정 가중치들을 이용하여, 트레이닝된 모델에 의해 분석될 데이터이다. 일부 실시예들에서, 계산 다이는 행렬 곱셈기, 로직, 및 임시 버퍼를 포함한다. 행렬 곱셈기 는 입력 데이터 'X' 및 가중치들 'W'에 대해 곱셈 연산을 수행하여 출력 'Y'를 생성한다. 이러한 출력은 로직에 의해 추가로 프로세싱될 수 있다. 일부 실시예들에서, 로직은 AI 로직 프리미티브 기능 (logic primitive function)들을 완료하기 위해 임계치 연산, 풀링 및 드롭아웃(pooling and drop out) 연산들, 및/또는 연접 연산들을 수행한다. 일부 실시예들에서, 로직의 출력(예컨대, 프로세싱된 출력 'Y')은 버퍼에 일시적으로 저장된다. 일부 실시예들에서, 버퍼는 Fe-SRAM, Fe-DRAM, MRAM, 저항성 RAM(Re-RAM), 및/또는 SRAM 중 하나 이상과 같은 메모리이다. 일부 실시예들에서, 버퍼는 메모리 다이(예 컨대, 다이 1)의 일부이다. 일부 실시예들에서, 버퍼는 리타이머의 기능을 수행한다. 일부 실시예들에서, 버퍼의 출력(예컨대, 프로세싱된 출력 'Y')은 메모리 파티션 또는 다이 내의 가중치들 을 수정하는 데 사용된다. 하나의 이러한 실시예에서, 계산 블록은 추론 회로부로서 동작할 뿐만 아니라 모델을 트레이닝하기 위한 트레이닝 회로부로서 동작한다. 일부 실시예들에서, 행렬 곱셈기는 곱셈기 셀 들의 어레이를 포함하고, 여기서, FeRAM들(201 및 202)은 각각 메모리 비트 셀들의 어레이들을 포함하고, 여기 서, 각각의 곱셈기 셀은 FE-RAM 및/또는 FE-RAM의 대응하는 메모리 비트 셀에 커플링된다. 일부 실 시예들에서, 계산 블록은, 각각의 곱셈기 셀이 상호연결 섬유에 커플링되도록, 곱셈기 셀들의 어레이에 커 플링된 상호연결 섬유를 포함한다. 아키텍처는, 가중치들, 입력들, 및 출력들에 대해 데이터 국부성(locality)을 제공함으로써, 계산 다이(예 컨대, 다이 2)에 대해 감소된 메모리 액세스들을 제공한다. 일 예에서, AI 계산 블록(예컨대, 행렬 곱셈기 )으로의 그리고 그로부터의 데이터는 동일한 패키징 유닛 내에서 국부적으로 프로세싱된다. 아키텍처 는 또한, 메모리 및 로직 동작들을 각각 메모리 다이(예컨대, 다이 1) 및 로직 다이(예컨대, 다이 2) 상으 로 분리하여, 최적화된 AI 프로세싱을 가능하게 한다. 분리된 다이들은 다이들의 개선된 수율을 가능하게 한다. 다이 1에 대한 고 용량 메모리 프로세스는 메모리에 대한 외부 상호연결부들의 전력의 감소를 가능하게 하고, 집적 비용을 감소시키고, 또한 더 작은 풋프린트를 발생시킨다. 도 3a는 일부 실시예들에 따른, 메모리 다이 위에 계산 다이(예컨대, 추론 로직 다이)를 포함하는 계산 블록을 포함하는 패키지의 단면을 예시한다. 일부 실시예들에서, 집적 회로(IC) 패키지 조립체는 회로 보드에 커플링된다. 일부 실시예들에서, 회로 보드는 에폭시 라미네이트와 같은 전기 절연 재료로 구성된 인쇄 회로 보드(PCB)일 수 있다. 예컨대, 회 로 보드는, 에폭시 수지(FR-4), 에폭시 수지를 갖는 유리/페이퍼(예컨대, CEM-1), 에폭시 수지를 갖는 유 리 복합재, 폴리테트라플루오로에틸렌을 갖는 직조 유리 직물(예컨대, PTFE CCL), 또는 다른 폴리테트라플루오 로에틸렌 기반 프리프레그 재료를 사용하여 함께 라미네이트된, 페놀 코튼 페이퍼 재료들(예컨대, FR-1), 코튼 페이퍼 및 에폭시 재료들(예컨대, FR-3), 직조 유리 재료들과 같은 재료들로 구성된 전기 절연 층들을 포함할 수 있다. 일부 실시예들에서, 층은 패키지 기판이고, IC 패키지 조립체의 일부이다. IC 패키지 조립체는 기판, 메모리 다이(예컨대, 도 2의 다이 1), 계산 다이(예컨대, 도 2의 다 이 2)를 포함할 수 있다. 다양한 실시예들에서, 메모리 다이는 계산 다이 아래에 있다. 이러한 특 정 토폴로지는 AI 시스템의 전체 성능을 향상시킨다. 다양한 실시예들에서, 계산 다이는 추론 다이의 로 직 부분들을 포함한다. 추론 다이 또는 칩은 트레이닝된 모델과 연관된 고정 가중치들 및 입력들을 적용하여 출력을 생성하는 데 사용된다. 추론 다이와 연관된 메모리를 분리함으로써, AI 성능이 증가된다. 추가로, 그러한 토폴로지는 전력 소비 소스, 즉, 추론 다이로부터 열을 방사하는 히트 싱크와 같은 열 솔루션의 더 양호한 사용을 가능하게 한다. 다양한 실시예들에서, 메모리는 FE-SRAM, FE-DRAM, SRAM, MRAM, 저항성 RAM(Re-RAM), 또는 이들의 조합 중 하나 이상일 수 있다. FE-SRAM, MRAM, 또는 Re-RAM을 사용하 는 것은 저 전력 및 고속 메모리 동작을 가능하게 한다. 이는 계산 다이에 대해 더 효율적으로 열 솔루션 을 사용하기 위해 계산 다이 아래에 메모리 다이를 배치하는 것을 가능하게 한다. 일부 실시예들에 서, 메모리 다이는 고 대역폭 메모리(HBM)이다. 일부 실시예들에서, 계산 다이는 애플리케이션 특정 회로(ASIC), 프로세서, 또는 이러한 기능들의 일부 조 합이다. 일부 실시예들에서, 메모리 다이와 계산 다이 중 하나 또는 둘 모두는 봉합재에 매립 될 수 있다. 일부 실시예들에서, 봉합재는 에폭시 기반 빌드업(build-up) 기판, 다른 유전체/유기 재료들, 수지들, 에폭시들, 폴리머 접착제들, 실리콘(silicone)들, 아크릴들, 폴리이미드들, 시아네이트 에스테 르들, 열가소성 수지들, 및/또는 열경화성 수지들과 같은 임의의 적합한 재료일 수 있다. 일부 실시예들에서, 메모리 다이는 제1 면(S1), 및 제1 면(S1)과 대향하는 제2 면(S2)을 가질 수 있다. 일부 실시예들에서, 제1 면(S1)은 다이의 \"비활성\" 또는 \"후방\" 면으로 일반적으로 지칭되는 다이의 면일 수 있 다. 일부 실시예들에서, 메모리 다이의 후방 면은 능동 또는 수동 디바이스들, 신호 및 전력 라우팅들 등 을 포함할 수 있다. 일부 실시예들에서, 제2 면(S2)은 하나 이상의 트랜지스터(예컨대, 액세스 트랜지스터들) 를 포함할 수 있고, 다이의 \"활성\" 또는 \"전방\" 면으로 일반적으로 지칭되는 다이의 면일 수 있다. 일부 실시 예들의 메모리 회로부는 다이의 전방 면에도 또한 능동 및 수동 디바이스들을 가질 수 있다. 일부 실시예들에 서, 메모리 다이의 제2 면(S2)은 하나 이상의 전기 라우팅 피처를 포함할 수 있다. 일부 실시예들에 서, 계산 다이는 하나 이상의 전기 라우팅 피처를 갖는 \"활성\" 또는 \"전방\" 면을 포함할 수 있다. 일부 실시예들에서, 전기 라우팅 피처들은 본드 패드들, 마이크로 범프들, 솔더 볼들, 또는 임의의 다른 적합한 커플링 기술일 수 있다. 일부 실시예들에서, 메모리 다이는 하나 이상의 관통 실리콘 비아(TSV)를 포함할 수 있고, 하나 이상의 관 통 실리콘 비아(TSV)는 전기 라우팅 피처들을 통해 계산 다이에 기판을 커플링시킨다. 예컨대, 계산 다이는 다이 상호연결부들에 의해 메모리 다이에 커플링된다. 일부 실시예들에서, 다이간 상호 연결부들은 솔더 범프들, 구리 필러(pillar)들, 또는 다른 전기 전도성 피처들일 수 있다. 일부 실시예들에서, 메모리 다이와 계산 다이 사이에 인터페이스 층(도시되지 않음)이 제공될 수 있다. 메모리 다이 는 TSV들을 사용하여 계산 다이에 커플링될 수 있다. 일부 실시예들에서, 대응하는 솔더 볼들을 갖 는 상호연결 필러들이 메모리 다이를 계산 다이와 연결하는 데 사용된다. 일부 실시예들에서, 인터 페이스 층(도시되지 않음)은 언더필(under-fill), 접착제, 유전체, 또는 다른 재료의 층일 수 있거나 또는 이를 포함할 수 있다. 일부 실시예들에서, 인터페이스 층은 기계적 강도, 전도성, 열 방산, 또는 접착을 제공하는 것과 같은 다양한 기능들을 할 수 있다. 일부 실시예들에서, 패키지 기판은 코어리스(coreless) 기판일 수 있다. 예컨대, 패키지 기판은 복 수의 \"범프리스(bumpless)\" 빌드업 층을 포함하는 \"범프리스\" 빌드업 층(BBUL) 조립체일 수 있다. 여기서, \"범 프리스 빌드업 층들\"이라는 용어는 일반적으로, \"범프들\"로 고려될 수 있는 솔더 또는 다른 부착 수단을 사용하 지 않은 기판 및 그 기판에 매립된 구성요소들의 층들을 지칭한다. 그러나, 다양한 실시예들은 다이와 기판 사 이의 BBUL 타입 연결들로 제한되는 것이 아니라 임의의 적합한 플립 칩 기판들에 사용될 수 있다. 일부 실시예 들에서, 하나 이상의 빌드업 층은 신뢰성, 휨 감소 등을 위해 변경 및/또는 최적화될 수 있는 재료 특성들을 가 질 수 있다. 일부 실시예들에서, 패키지 기판은 폴리머, 세라믹, 유리, 또는 반도체 재료로 구성될 수 있다. 일부 실시예들에서, 패키지 기판은 종래의 코어형 기판 및/또는 인터포저일 수 있다. 일부 실시예들 에서, 패키지 기판은 패키지 기판에 매립된 능동 및/또는 수동 디바이스들을 포함한다. 일부 실시예들에서, 패키지 기판의 상부 면은 메모리 다이의 제2 표면(S2) 및/또는 전기 라우팅 피처 들에 커플링된다. 일부 실시예들에서, 패키지 기판의 하부 대향 면은 패키지 상호연결부들에 의해 회로 보드에 커플링된다. 일부 실시예들에서, 패키지 상호연결부들은 패키지 기판의 제2 면 상에 배치된 전기 라우팅 피처들을 회로 보드 상의 대응하는 전기 라우팅 피처들에 커플링시 킬 수 있다. 일부 실시예들에서, 패키지 기판은 메모리 다이(및/또는 계산 다이)와 회로 보드 및/또는 IC 패키지 조립체 외부의 다른 전기 구성요소들 사이에서 전기 신호들을 라우팅하기 위해 패키지 기판에 형성된 전기 라우팅 피처들을 가질 수 있다. 일부 실시예들에서, 패키지 상호연결부들 및 다이 상호연결 부들은, 예컨대, 금속들, 합금들, 납땜가능 재료, 또는 이들의 조합들을 사용하여 형성된 범프들, 필러들, 또는 볼들을 포함하는 매우 다양한 적합한 구조체들 및/또는 재료들 중 임의의 것을 포함한다. 일부 실시예들 에서, 전기 라우팅 피처들은 볼 그리드 어레이(\"BGA\") 또는 다른 구성으로 배열될 수 있다. 일부 실시예들에서, 계산 다이는 전면-대-후면 구성으로 메모리 다이에 커플링된다(예컨대, 계산 다 이의 \"전방\" 또는 \"활성\" 면이 메모리 다이의 \"후방\" 또는 \"비활성\" 면(S1)에 커플링됨). 일부 실시 예들에서, 다이들은 전면-대-전면, 후면-대-후면, 또는 측면-대-측면 배열로 서로 커플링될 수 있다. 일부 실 시예들에서, 하나 이상의 추가적인 다이들이 메모리 다이, 계산 다이, 및/또는 패키지 기판과 커플링될 수 있다. 일부 실시예들에서, IC 패키지 조립체는, 전기 신호들을 라우팅하기 위해, 예컨대, 플립 칩 과 와이어 본딩 기술들의 조합들, 인터포저들, 시스템-온-칩(SoC)을 포함하는 멀티 칩 패키지 구성들, 및/또는 패키지-온-패키지(PoP) 구성들을 포함할 수 있다. 일부 실시예들에서, 메모리 다이 및 계산 다이는 단일 다이들일 수 있다. 일부 실시예들에서, 메모 리 다이는 2개 이상의 다이를 포함하는 HBM이고, 여기서, 2개 이상의 다이는 제어기 다이 및 메모리 다이 (들)를 포함한다. 일부 실시예들에서, 계산 다이는 2개 이상의 다이를 포함할 수 있다. 예컨대, 버퍼는 메모리 다이의 표면(S1)에 더 근접하게 커플링된 별개의 메모리 다이일 수 있고, 행렬 곱셈 및 다른 계산 유닛들은 별개의 다이에 있을 수 있다. 일 예에서, 메모리 다이 및/또는 계산 다이는 2개 이상의 다 이가 상부에 형성된 웨이퍼(또는 웨이퍼의 일부)일 수 있다. 일부 실시예들에서, 메모리 다이 및/또는 계 산 다이는 봉합재에 매립된 2개 이상의 다이를 포함한다. 일부 실시예들에서, 2개 이상의 다이는 나 란히 배열되거나, 수직으로 적층되거나, 또는 임의의 다른 적합한 배열로 위치된다. 다양한 실시예들에서, 히트 싱크 및 연관된 핀들은 계산 다이에 커플링된다. 히트 싱크가 열 솔루션으로서 도시되지만, 다른 열 솔루션들이 또한 사용될 수 있다. 예컨대, 팬, 액체 냉각 등이 히트 싱크 에 추가하여 또는 그 대신에 사용될 수 있다. 도 3b는 일부 실시예들에 따른, 메모리 다이들의 스택 및 제어기 로직 다이 위에 계산 다이(예컨대, 추론 로직 다이)를 포함하는 계산 블록을 포함하는 패키지의 단면을 예시한다. 도 3b의 실시예를 불명료하게 하지 않기 위해, 패키지(300 및 320) 사이의 차이들이 논의된다. 여기서, 메모리 다이는 제어기 다이 및 메모리 다이들(RAM들)(324b 및 324b)의 스택으로 대체된다. 일부 실시예들에서, 제어기 다이는 판독 로직, 기입 로직, 열 및 행 멀티플렉서들, 에러 정정 로직, RAM들(324a/b)과의 인터페이스, 계산 다이와의 인터페이스, 및 기판과의 인터페이스를 포함하는 메모리 제어기이다. 다양한 실시예들에서, 메모리 다이 들(324a/b)은 제어기 다이 위에 배치 또는 적층된다. 일부 실시예들에서, RAM들(324a/b)은 FE-SRAM, FE- DRAM, SRAM, MRAM, Re-RAM, 또는 이들의 조합 중 하나 이상이다. 일부 실시예들에서, RAM 다이(324a)는 입력 들을 저장하는 데 사용되는 한편, RAM 다이(324b)는 가중치들을 저장하는 데 사용된다. 일부 실시예들에서, RAM 다이들(324a/b) 중 임의의 것은 버퍼를 위한 메모리를 또한 포함할 수 있다. 도 3b의 실시예가 2개의 RAM 다이를 예시하지만, 임의의 수의 RAM 다이가 제어기 다이 위에 적층될 수 있다. 도 3c는 일부 실시예들에 따른, 인터포저로서 또한 기능하는 메모리 위에 계산 다이를 포함하는 계산 블록 을 포함하는 패키지의 단면을 예시한다. 패키지와 비교하면, 여기서, 메모리 다이는 제거되고 인터포저에 통합되어, 메모리는 인터포저의 기능뿐만 아니라 저장 기능을 제공한다. 이러한 구성은 패키 지 비용을 감소시킬 수 있다. 이제, 상호연결부들이 계산 다이를 메모리에 전기적으로 커플링 시킨다. 메모리는 FE-SRAM, FE-DRAM, SRAM, MRAM, Re-RAM, 또는 이들의 조합을 포함할 수 있다.도 3d는 일부 실시예들에 따른, 패키지의 평면을 따라 수평 스택으로 메모리 다이들 사이에 계산 다이를 포함하 는 계산 블록을 포함하는 패키지의 단면을 예시한다. 패키지와 비교하면, 여기서, 계산 다이는 RAM 다이가 상호연결부들을 통해 기판에 커플링되도록 메모리들(343 및 345) 사이에 위치된다. 다양한 실시예들에서, 계산 다이는 각각 상호연결부들(311a 및 311b)을 통하여 계산 다이의 전방 면 과 후방 면 둘 모두를 통해 RAM 다이들(343 및 345)과 통신한다. 이러한 실시예는, 계산 다이의 전단부 및 후단부 상에 능동 디바이스들을 적용함으로써, 계산 다이가 계산 다이의 면적을 효율적으로 사용 할 수 있게 한다. RAM 다이들(343/345)은 FE-SRAM, FE-DRAM, SRAM, MRAM, Re-RAM, 또는 이들의 조합을 포함할 수 있다. 일부 실시예들에서, RAM 다이는 입력들을 저장하는 데 사용되는 한편, RAM 다이는 가중치 들을 저장하는 데 사용된다. 일부 실시예들에서, RAM 다이들(343 또는 345) 중 임의의 것은 버퍼를 위한 메모리를 또한 포함할 수 있다. 도 3d의 실시예가 2개의 RAM 다이를 예시하지만, 임의의 수의 RAM 다이가 계산 다이 위 및 아래에 적층될 수 있다. 도 3e는 일부 실시예들에 따른, 패키지의 평면을 따라 계산 다이 및 2개 이상의 메모리를 포함하는 계산 블록을 포함하는 패키지의 단면을 예시한다. 패키지와 비교하면, 여기서, 계산 다이는 중간에 있고, 메모리 다이들(354 및 355)은 계산 다이의 양 측부들 상에 있다. 일부 실시예들에서, 메모리 다이들은 계 산 다이를 둘러싼다. AI 프로세싱은 메모리 집약적이다. 이러한 실시예는 계산 다이가 계산 다이 의 4개의 측부로부터 메모리에 액세스할 수 있게 한다. 이러한 경우, 히트 싱크는 메모리 다이들 (354 및 355) 및 계산 다이에 커플링된다. RAM 다이들(354 및355)은 FE-SRAM, FE-DRAM, SRAM, MRAM, Re- RAM, 또는 이들의 조합을 포함할 수 있다. RAM 다이들(354 및 355)은 HBM을 포함할 수 있다. 각각의 HBM은 2 개 이상의 메모리 다이 및 제어기를 포함한다. 일부 실시예들에서, RAM 다이는 입력들을 저장하는 데 사 용되는 한편, RAM 다이는 가중치들을 저장하는 데 사용된다. 일부 실시예들에서, RAM 다이들(354 또는 355) 중 임의의 것은 버퍼를 위한 메모리를 또한 포함할 수 있다. 도 3e의 실시예가 2개의 RAM 다이를 예 시하지만, 임의의 수의 RAM 다이가 계산 다이의 측부들을 따라 위치될 수 있다. 도 3f는 일부 실시예들에 따른, 인터포저 위에 계산 다이를 포함하는 계산 블록을 포함하는 패키지의 단면 을 예시하고, 여기서, 인터포저는 인터포저에 매립된 메모리 다이를 포함한다. 패키지와 비교하면, 여기 서, 메모리 다이는 기판 또는 인터포저에 매립된다. 이러한 실시예는 패키지의 z-높이를 감소시키는 것을 가능하게 하고, 또한, 계산 다이로의 그리고 계산 다이로부터 기판에 커플링된 다른 디바 이스들로의 신호들의 레이턴시를 감소시킨다. RAM 다이는 FE-SRAM, FE-DRAM, SRAM, MRAM, Re-RAM, 또는 이들의 조합을 포함할 수 있다. RAM 다이는 HBM을 포함할 수 있다. 각각의 HBM은 2개 이상의 메모리 다 이 및 제어기를 포함한다. 도 3f의 실시예가 하나의 RAM 다이를 예시하지만, 임의의 수의 RAM 다이가 인 터포저에 매립될 수 있다. 도 3g는 일부 실시예들에 따른, 인터포저로서 또한 기능하는 메모리 및 패키지의 평면을 따르는 계산 다이 및 2 개 이상의 메모리를 포함하는 계산 블록을 포함하는 패키지의 단면을 예시한다. 패키지와 비교하면, 여기서, 계산 다이의 측부들 상의 메모리(374 및 375)는 RAM들(예컨대, SRAM, Fe-RAM, MRAM, 또는 Re-RAM)이다. 다양한 실시예들에서, 인터포저는 인터포저로서 거동하는 메모리로 대체된다. 메모리는 FE-RAM, MRAM, Re-RAM, 또는 SRAM 중 하나일 수 있다. 일부 실시예들에서, 인터포저 내의 메모리는 인터포저로 서 또한 기능하는 3차원(3D) Fe-RAM 스택이다. 일부 실시예들에서, 3D 메모리 스택은 MRAM들, Re-RAM들, 또는 SRAM들의 스택이다. 도 3h는 일부 실시예들에 따른, 인터포저로서 또한 기능하는 3D 강유전체 메모리 위에 계산 다이를 포함하는 계 산 블록을 포함하는 패키지의 단면을 예시한다. 패키지와 비교하면, 다양한 실시예들에서, 메모리 인터포저는 인터포저로서 또한 기능하는 3차원(3D) Fe-RAM 스택으로 대체된다. 일부 실시예들에서, 3D 메 모리 스택은 MRAM들, Re-RAM들, 또는 SRAM들의 스택이다. 도 4a는 일부 실시예들에 따른, 메모리 위에 계산 다이를 포함하는 계산 블록을 갖는 시스템-온-칩(SOC)을 포함 하는 AI 머신을 포함하는 패키지의 단면을 예시한다. 패키지는 기판 또는 인터포저에 커플링된 프로세서 다이를 포함한다. 2개 이상의 메모리 다이(407(예컨대, 메모리) 및 408(예컨대, 메모리 ))가 프로세서 다이 상에 적층된다. 프로세서 다이(예컨대, 105)는 중앙 프로세싱 유닛(CPU), 그래픽 프로세서 유닛(GPU), 애플리케이션 특정 집적 회로(ASIC) 중 임의의 하나일 수 있다. 메모리(RAM) 다이 들(407 및 408)은 FE-SRAM, FE-DRAM, SRAM, MRAM, Re-RAM, 또는 이들의 조합을 포함할 수 있다. 일부 실시예 들에서, RAM 다이들(407 및 408)은 HBM을 포함할 수 있다. 일부 실시예들에서, 메모리들(104 및 106) 중 하나 는 HBM으로서 다이에 구현된다. HBM 다이 내의 메모리들은 FE-SRAM, FE-DRAM, SRAM, MRAM, Re-RAM,또는 이들의 조합 중 임의의 하나 이상을 포함한다. 히트 싱크는 봉합재 내의 다양한 다이들에 열 관리 솔루션을 제공한다. 일부 실시예들에서, 히트 싱크를 포함하는 제1 패키지 조립체 외부에 솔리드 스 테이트 드라이브(SSD)가 위치된다. 일부 실시예들에서, SSD는 NAND 플래시 메모리, NOR 플래시 메모 리, 또는 MRAM, FE-DRAM, FE-SRAM, Re-RAM 등과 같은 임의의 다른 타입의 비휘발성 메모리 중 하나를 포함한다. 도 4b는 일부 실시예들에 따른, 메모리 위에 계산 다이를 포함하는 계산 블록, 프로세서, 및 솔리드 스테이트 메모리를 갖는 SOC를 포함하는 AI 머신을 포함하는 패키지의 단면을 예시한다. 패키지는 패키지 와 유사하지만, 공통 히트 싱크 아래에서 단일 패키지 내에 SSD를 통합하기 위한 것이다. 이러 한 경우, 단일 패키징된 SOC는 트레이닝 모델을 생성한 후에 상이한 데이터에 대해 트레이닝된 모델을 사용하여 출력을 생성하는 능력을 포함하는 AI 머신을 제공한다. 도 5는 일부 실시예들에 따른, 회로 보드 상의 다수의 패키지의 단면을 예시하고, 여기서, 패키지들 중 하 나는 메모리 다이 위에 계산 다이를 포함하고, 패키지들 중 다른 하나는 그래픽 프로세서 유닛을 포함한다. 이 러한 예에서, CPU와 같은 AI 프로세서는 기판(예컨대, PCB)에 커플링된다. 여기서, 2개의 패키지가 도시되고, 하나의 패키지는 히트 싱크를 갖고, 다른 패키지는 히트 싱크를 갖는다. 히트 싱크 는 GPU 칩에 대한 전용 열 솔루션인 한편, 히트 싱크는 HBM과 계산 블록(다이들(303 및 304)) 에 대한 열 솔루션을 제공한다. 도 6은 일부 실시예들에 따른, 수평 평면을 따라 메모리들과 연결하기 위해 측부들 상에 마이크로 험프들을 갖 는 계산 다이의 평면도의 단면을 예시한다. 계산 다이의 양 측부 상의 음영 구역들(601 및 602)은 계산 다이의 양 측부 상에서 메모리들에 연결하는 데 사용되는 마이크로 범프들(예컨대, 31 0)을 포함한다. 예컨대, 도 3e에 도시된 바와 같이, HBM(354 및 355)은 마이크로 범프들을 통해 계산 다 이에 커플링된다. 마이크로 범프들은 기판 또는 인터포저에 연결하는 데 사용될 수 있다. 도 7은 일부 실시예들에 따른, 패키지의 수직 평면을 따라 메모리 다이들과 연결하기 위해 계산 다이의 상단부 및 하단부 상에 마이크로 범프들을 갖는 계산 다이의 평면도의 단면을 예시한다. 계산 다이의 상부 및 하부 측 섹션들 상의 음영 구역들(701 및 702)은 상부 및 하부 메모리들(345 및 343)에 각각 연결하는 데 사용되는 마이크로 범프들(예컨대, 311a 및 311b)을 포함한다. 예컨대, 도 3e에 도시된 바와 같이, FE-RAM들(343 및 345)은 각각 마이크로 범프들(311a 및 311b)을 통해 계산 다이에 커플링된다. 마이크로 범프들은 기판 또는 인터포저에 연결하는 데 사용될 수 있다. 도 8a는 일부 실시예들에 따른, 계산 다이 아래에 있는 메모리 다이(예컨대, 303 또는 333)의 단면을 예시한다. 메모리 다이는 L x W의 피치를 갖는다. 단면은 계산 다이에 연결하는 데 사용되는 TSV들의 스트립들을 도시한다. 음영 스트립들은 신호들을 운반하는 한편, 스트립들(802 및 803)은 전력 및 접지 라인들을 운반한다. 스트립은 행 내의 메모리 셀들에 전력 및 접지 신호들(805 및 806)을 제공한 다. TSV들은 메모리 비트 셀들에 신호들(예컨대, 워드 라인)을 연결한다. 도 8b는 일부 실시예들에 따른, 메모리 다이(예컨대, 303) 위에 있는 계산 다이(예컨대, 304)의 단면을 예 시한다. TSV들은 TSV들에 커플링될 수 있는 한편, 스트립은 스트립 위에 있다. TSV들 (825 및 826)은 각각 TSV들(805 및 806)에 커플링된다. 도 9a는 일부 실시예들에 따른, 계산 다이 아래에 있는 2x2 타일들을 갖는 메모리 다이의 단면을 예 시한다. 도 8a의 메모리 다이는 단일 타일을 예시하지만, 여기서, 2x2 타일이 메모리를 구성하기 위해 사 용된다. 이는 데이터 및 가중치들을 저장하기 위해 메모리를 깔끔하게 파티셔닝할 수 있게 한다. 여기서, 타 일은 타일에 의해 표시된다. 실시예들은 2x2 타일들로 제한되지 않고, MxN 타일들의 구성이다(여기서, M 및 N은 동일하거나 상이할 수 있는 정수들임). 도 9b는 일부 실시예들에 따른, 메모리 다이 위에 있는 2x2 타일들을 갖는 계산 다이의 단면을 예시한다. 메모리와 마찬가지로, 계산 다이가 또한 타일들로 파티셔닝될 수 있다. 일부 실시예들에 따르면, 각 각의 타일은 도 8b의 계산 다이와 유사하다. 계산 다이의 이러한 구성은 동시에 또는 병렬로 상이한 입력 데이터 및 가중치로 상이한 트레이닝 모델들을 실행할 수 있게 한다. 도 10은 일부 실시예들에 따른, 메모리 다이 위에 계산 다이(예컨대, 추론 로직 다이)를 포함하는 계산 블록의 패키지를 형성하는 방법의 흐름도를 예시한다. 흐름도의 블록들은 특정 순서로 예시된다. 그러나, 다양한 프로세싱 단계들의 순서는 실시예들의 본질을 변경하지 않으면서 수정될 수 있다. 예컨대, 일 부 프로세싱 블록들은 동시에 프로세싱될 수 있는 한편, 다른 프로세싱 블록들은 비순차적으로 수행될 수 있다.블록에서, 기판(예컨대, 302)이 형성된다. 일부 실시예들에서, 기판은 패키지 기판이다. 일부 실 시예들에서, 기판은 인터포저(예컨대, 능동 또는 수동 인터포저)이다. 블록에서, 제1 다이(예컨대, 303)가 기판 상에 형성된다. 일부 실시예들에서, 제1 다이를 형성하는 것은 비트 셀들을 갖는 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하고, 여기서, 각각의 비트 셀은 강유전체 재료를 포함하는 커패시터 및 액세스 트 랜지스터를 포함하고, 여기서, 액세스 트랜지스터는 강유전체 재료에 커플링된다. 블록에서, 제2 다이 (예컨대, 계산 다이)가 제1 다이 위에 형성 및 적층되고, 여기서, 제2 다이를 형성하는 것은 제1 다이의 메모리에 커플링된 계산 로직을 형성하는 것을 포함한다. 일부 실시예들에서, 계산 로직을 형성하는 것은 곱셈 기 셀들의 어레이를 형성하는 것을 포함하고, 여기서, FeRAM은 메모리 비트 셀들의 어레이를 포함한다. 블록에서, 상호연결 섬유가 형성된다. 블록에서, 상호연결 섬유는 각각의 곱셈기 셀이 상호연결 섬유에 커플링되도록 곱셈기 셀들의 어레이에 커플링된다. 일부 실시예들에서, FeRAM은 버퍼들로서 동작가능한 제1 파티션, 및 가중치 인자들을 저장하기 위한 제2 파티션으로 파티셔닝된다. 일부 실시예들에서, 흐름도의 방법은 계산 로직에 의해 제1 파티션 및 제2 파티션으로부터 데이터를 수신 하는 단계; 및 계산 로직의 출력을 로직 회로부에 제공하는 단계를 포함한다. 일부 실시예들에서, 계산 로직을 형성하는 것은 강유전체 로직을 형성하는 것을 포함한다. 일부 실시예들에서, 계산 로직은 적어도 2개의 행렬 을 곱하도록 동작가능하다. 일부 실시예들에서, 기판을 형성하는 방법은 능동 또는 수동 디바이스들을 형성하 는 단계를 포함한다. 일부 실시예들에서, 방법은 기판 상에 제3 다이(예컨대, 로직 다이 또는 메모리)를 형성 하는 단계를 포함한다. 일부 실시예들에서, 방법은 기판 상에 제3 다이를 커플링시키는 단계를 포함한다. 일 부 실시예들에서, 방법은 동적 랜덤 액세스 메모리(DRAM)를 포함하는 제4 다이; 및 제3 다이 위에 제4 다이를 적층하는 단계를 포함한다. 일부 실시예들에서, 방법은 제2 다이에 히트 싱크를 커플링시키는 단계를 포함한다. 본 명세서에서 \"실시예\", \"일 실시예\", \"일부 실시예들\", 또는 \"다른 실시예들\"에 대한 언급은 실시예들과 관련 하여 설명되는 특정 피처, 구조, 또는 특성이 반드시 모든 실시예들은 아니지만 적어도 일부 실시예들에 포함된 다는 것을 의미한다. \"실시예\", \"일 실시예\", 또는 \"일부 실시예들\"의 다양한 출현들은 반드시 모두 동일한 실 시예들을 지칭하는 것은 아니다. 본 명세서에서 구성요소, 피처, 구조, 또는 특성이 포함될 수 있는 것(\"may\", \"might\", 또는 \"could\")으로 명시되는 경우, 그 특정 구성요소, 피처, 구조, 또는 특성이 포함되도록 요구되는 것은 아니다. 본 명세서 또는 청구항이 단수(\"a\" 또는 \"an\") 요소를 지칭하는 경우, 이는 하나의 요소만 있는 것을 의미하지 않는다. 본 명세서 또는 청구항이 \"추가적인\" 요소를 지칭하는 경우, 이는 하나 초과의 추가 요 소가 있는 것을 배제하지 않는다. 게다가, 특정 피처들, 구조들, 기능들, 또는 특성들은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수 있다. 예컨대, 제1 실시예 및 제2 실시예와 연관된 특정 피처들, 구조들, 기능들, 또는 특성들이 상호 배타 적이지 않을 경우, 제1 실시예는 제2 실시예와 조합될 수 있다."}
{"patent_id": "10-2021-7029807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "본 개시내용이 이의 특정 실시예들과 함께 설명되었지만, 전술한 설명을 고려하여, 관련 기술분야의 통상의 기 술자에게 그러한 실시예들의 다수의 대안, 수정, 및 변형이 명백할 것이다. 본 개시내용의 실시예들은 첨부 청 구항들의 넓은 범위 내에 속하는 모든 이러한 대안들, 수정들, 및 변형들을 포함하도록 의도된다. 추가하여, 집적 회로(IC) 칩들 및 다른 구성요소들에 대한 널리 공지된 전력/접지 연결들은, 예시 및 논의의 단 순성을 위해 그리고 본 개시내용을 불명료하게 하지 않기 위해, 제시되는 도면들 내에 도시될 수 있거나 또는 도시되지 않을 수 있다. 추가로, 배열들은, 본 개시내용을 불명료하게 하는 것을 피하기 위해, 그리고 또한, 이러한 블록도 배열들의 구현에 대한 세부사항들이 본 개시내용이 구현될 플랫폼에 크게 의존한다는 사실(즉,"}
{"patent_id": "10-2021-7029807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "그러한 세부사항들이 충분히 관련 기술분야의 통상의 기술자의 범위 내에 있어야 함)을 고려하여, 블록도 형태 로 도시될 수 있다. 본 개시내용의 예시적인 실시예들을 설명하기 위해 특정 세부사항들(예컨대, 회로들)이 제 시되는 경우, 본 개시내용은 이러한 특정 세부사항들 없이 또는 이러한 특정 세부사항들을 변경하여 실시될 수"}
{"patent_id": "10-2021-7029807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "있다는 것이 관련 기술분야의 통상의 기술자에게 명백할 것이다. 따라서, 설명은 제한적인 것이 아니라 예시적 인 것으로 간주되어야 한다. 다양한 실시예들을 예시하는 다음의 예들이 제공된다. 예들은 다른 예들과 조합될 수 있다. 따라서, 다양한 실시예들은 본 발명의 범위를 변경하지 않으면서 다른 실시예들과 조합될 수 있다. 예 1: 장치는 기판; 기판 상의 제1 다이 ― 제1 다이는 비트 셀들을 갖는 강유전체 랜덤 액세스 메모리(FeRAM) 를 포함하고, 각각의 비트 셀은 강유전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 액세스트랜지스터는 강유전체 재료에 커플링됨 ―; 및 제1 다이 위에 적층된 제2 다이를 포함하고, 제2 다이는 제1 다 이의 메모리에 커플링된 계산 로직을 포함한다. 예 2: 예 1의 장치에서, 계산 로직은 곱셈기 셀들의 어레이를 포함하고, FeRAM은 메모리 비트 셀들의 어레이를 포함한다. 예 3: 예 2의 장치는 상호연결 섬유를 포함하고, 상호연결 섬유는 각각의 곱셈기 셀이 상호연결 섬유에 커플링 되도록 곱셈기 셀들의 어레이에 커플링된다. 예 4: 예 1의 장치에서, 메모리는 버퍼들로서 동작가능한 제1 파티션과 가중치 인자들을 저장하기 위한 제2 파 티션으로 파티셔닝된다. 예 5: 예 4의 장치에서, 계산 로직은 제1 파티션 및 제2 파티션으로부터 데이터를 수신하고, 계산 로직의 출력 은 로직 회로부에 의해 수신된다. 예 6: 예 4의 장치에서, 계산 로직은 강유전체 로직을 포함한다. 예 7: 예 4의 장치에서, 계산 로직은 적어도 2개의 행렬을 곱하도록 동작가능하다. 예 8: 예 1의 장치에서, 기판은 능동 또는 수동 디바이스들을 포함한다. 예 9: 예 1의 장치에서, 기판 상에 제3 다이가 커플링되고, 제3 다이 위에 동적 랜덤 액세스 메모리(DRAM)를 포 함하는 제4 다이가 적층된다. 예 10: 예 1의 장치에서, 제2 다이에 히트 싱크가 커플링된다. 예 11: 방법은 기판을 형성하는 단계; 기판 상에 제1 다이를 형성하는 단계 ― 제1 다이를 형성하는 단계는 비 트 셀들을 갖는 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하고, 각각의 비트 셀은 강유전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 액세스 트랜지스터는 강유전체 재료에 커플링됨 ―; 및 제1 다이 위에 적층된 제2 다이를 형성하는 단계를 포함하고, 제2 다이를 형성하는 단계는 제1 다이의 메모리에 커플링된 계산 로직을 형성하는 단계를 포함한다. 예 12: 예 11의 방법에서, 계산 로직을 형성하는 단계는 곱셈기 셀들의 어레이를 형성하는 단계를 포함하고, FeRAM은 메모리 비트 셀들의 어레이를 포함한다. 예 13: 예 12의 방법은 상호연결 섬유를 형성하는 단계; 및 각각의 곱셈기 셀이 상호연결 섬유에 커플링되도록 상호연결 섬유를 곱셈기 셀들의 어레이에 커플링시키는 단계를 포함한다. 예 14: 예 11의 방법에서, FeRAM은 버퍼들로서 동작가능한 제1 파티션과 가중치 인자들을 저장하기 위한 제2 파 티션으로 파티셔닝된다. 예 15: 예 14의 방법은 계산 로직에 의해 제1 파티션 및 제2 파티션으로부터 데이터를 수신하는 단계; 및 계산 로직의 출력을 로직 회로부에 제공하는 단계를 포함한다. 예 16: 예 14의 방법에서, 계산 로직을 형성하는 단계는 강유전체 로직을 형성하는 단계를 포함하고, 계산 로직 은 적어도 2개의 행렬을 곱하도록 동작가능하다. 예 17: 예 11의 방법에서, 기판을 형성하는 단계는 능동 또는 수동 디바이스들을 형성하는 단계를 포함한다. 예 18: 예 11의 방법은 제3 다이를 형성하는 단계; 기판 상에 제3 다이를 커플링시키는 단계; 동적 랜덤 액세스 메모리(DRAM)를 포함하는 제4 다이를 형성하는 단계; 및 제3 다이 위에 제4 다이를 적층하는 단계를 포함한다. 예 19: 예 11의 방법은 제2 다이에 히트 싱크를 커플링시키는 단계를 포함한다. 예 20: 시스템은 비휘발성 메모리 셀들을 포함하는 제1 메모리; 동적 랜덤 액세스 메모리(DRAM)를 포함하는 제2 메모리 ― 제1 메모리는 제2 메모리에 커플링됨 ―; 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하는 제3 메모 리 ― 제3 메모리는 제1 메모리에 커플링됨 ―; 제2 메모리에 커플링된 제1 프로세서; 및 제3 메모리 및 제1 프 로세서에 커플링된 제2 프로세서를 포함하고, 제2 프로세서는 기판; 기판 상의 제1 다이 ― 제1 다이는 비트 셀 들을 갖는 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하고, 각각의 비트 셀은 강유전체 재료를 포함하는 커패 시터 및 액세스 트랜지스터를 포함하고, 액세스 트랜지스터는 강유전체 재료에 커플링됨 ―; 및 제1 다이 위에 적층된 제2 다이를 포함하고, 제2 다이는 제1 다이의 메모리에 커플링된 곱셈기를 포함한다.예 21: 예 20의 시스템에서, 곱셈기는 곱셈기 셀들의 어레이를 포함하고, FeRAM은 메모리 비트 셀들의 어레이를 포함하고, 각각의 곱셈기 셀은 대응하는 메모리 비트 셀에 커플링된다. 예 22: 예 21의 시스템에서, 제2 프로세서는 상호연결 섬유를 포함하고, 상호연결 섬유는 각각의 곱셈기 셀이 상호연결 섬유에 커플링되도록 곱셈기 셀들의 어레이에 커플링된다. 예 23: 장치는 인터포저; 인터포저 상의 제1 다이 ― 제1 다이는 비트 셀들을 갖는 랜덤 액세스 메모리(RAM)를 포함함 ―; 및 제1 다이 위에 적층된 제2 다이를 포함하고, 제2 다이는 제1 다이의 메모리에 커플링된 행렬 곱 셈기를 포함한다. 예 24: 예 23의 장치에서, 행렬 곱셈기는 곱셈기 셀들의 어레이를 포함하고, RAM은 메모리 비트 셀들의 어레이 를 포함하고, 각각의 곱셈기 셀은 대응하는 메모리 비트 셀에 커플링된다. 예 25: 예 23의 장치에서, 제2 다이는 행렬 곱셈기에 커플링된 로직 회로부를 포함한다. 예 26: 예 25의 장치에서, 제2 다이는 로직 회로부에 커플링된 버퍼를 포함하고, 버퍼는 메모리에 커플링된다. 예 27: 예 23의 장치에서, 메모리는 비트 셀들을 갖는 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하고, 각각의 비트 셀은 강유전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 액세스 트랜지스터는 강유전 체 재료에 커플링된다. 예 28: 예 23의 장치에서, 메모리는 비트 셀들을 갖는 정적 랜덤 액세스 메모리(SRAM)를 포함한다. 예 29: 예 23의 장치에서, 제2 다이에 히트 싱크가 커플링된다. 예 30: 예 23의 장치에서, 인터포저는 제2 다이에 커플링된 메모리를 포함한다. 예 31: 장치는 인터포저; 인터포저 상의 제1 다이 ― 제1 다이는 강유전체 재료를 갖는 비트 셀들을 갖는 랜덤 액세스 메모리(RAM)를 포함함 ―; 제1 다이 옆 및 인터포저 상의 제2 다이 ― 제2 다이는 제1 다이의 메모리에 전기적으로 커플링된 계산 로직을 포함함 ―; 및 인터포저 상의 제3 다이를 포함하고, 제3 다이는 비트 셀들을 갖는 RAM을 포함하고, 제3 다이는 제2 다이 옆에 있다. 예 32: 예 31의 장치에서, 인터포저는 제2 다이에 전기적으로 커플링된 RAM을 포함한다. 예 33: 예 31의 장치에서, 제3 다이의 RAM은 강유전체 재료를 포함한다. 예 34: 예 31의 장치에서, 계산 로직은 곱셈기 셀들의 어레이를 포함하는 행렬 곱셈기를 포함한다. 예 35: 예 34의 장치에서, 제2 다이는 행렬 곱셈기에 커플링된 로직 회로부를 포함한다. 예 36: 예 35의 장치에서, 제2 다이는 로직 회로부에 커플링된 버퍼를 포함하고, 버퍼는 제1 다이 또는 제2 다 이에 커플링된다. 예 37: 예 31의 장치에서, 제1 다이의 적어도 하나의 비트 셀은 강유전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 액세스 트랜지스터는 강유전체 재료에 커플링된다. 예 38: 예 31의 장치에서, 제3 다이의 RAM은 비트 셀들을 갖는 정적 랜덤 액세스 메모리(SRAM)를 포함한다. 예 39: 예 31의 장치는 제1 다이, 제2 다이, 및 제3 다이에 커플링된 히트 싱크를 포함한다. 예 40: 방법은 인터포저를 형성하는 단계; 인터포저 상에 제1 다이를 형성하는 단계 ― 제1 다이를 형성하는 단 계는 강유전체 재료를 갖는 비트 셀들을 갖는 랜덤 액세스 메모리(RAM)를 형성하는 단계를 포함함 ―; 제1 다이 옆 및 인터포저 상에 제2 다이를 형성하는 단계 ― 제2 다이를 형성하는 단계는 계산 로직을 형성하는 단계, 및 제1 다이의 메모리를 계산 로직과 전기적으로 커플링시키는 단계를 포함함 ―; 인터포저 상에 제3 다이를 형성 하는 단계 ― 제3 다이를 형성하는 단계는 비트 셀들을 갖는 RAM을 형성하는 단계를 포함함 ―; 및 제2 다이 옆 에 제3 다이를 위치시키는 단계를 포함한다. 예 41: 예 40의 방법에서, 인터포저를 형성하는 단계는 인터포저 내부에 RAM을 형성하는 단계를 포함하고, 방법 은 RAM을 제2 다이에 전기적으로 커플링시키는 단계를 포함한다. 예 42: 예 40의 방법에서, 제3 다이의 RAM은 강유전체 재료를 포함한다. 예 43: 예 40의 방법에서, 계산 로직을 형성하는 단계는 곱셈기 셀들의 어레이를 포함하는 행렬 곱셈기를 형성 하는 단계를 포함한다. 예 44: 예 43의 방법에서, 제2 다이를 형성하는 단계는 로직 회로부를 형성하는 단계를 포함하고, 방법은 로직 회로부를 행렬 곱셈기에 커플링시키는 단계를 포함한다. 예 45: 예 44의 방법에서, 제2 다이를 형성하는 단계는 버퍼를 형성하는 단계; 및 버퍼를 로직 회로부에 커플링 시키는 단계를 포함하고, 방법은 버퍼를 제1 다이 또는 제2 다이에 커플링시키는 단계를 포함한다. 예 46: 예 40의 방법에서, 제1 다이의 적어도 하나의 비트 셀은 강유전체 재료를 포함하는 커패시터 및 액세스 트랜지스터를 포함하고, 액세스 트랜지스터는 강유전체 재료에 커플링된다. 예 47: 예 40의 방법에서, 제3 다이의 RAM을 형성하는 단계는 비트 셀들을 갖는 정적 랜덤 액세스 메모리(SRA M)를 형성하는 단계를 포함한다. 예 48: 예 40의 방법은 제1 다이, 제2 다이, 및 제3 다이에 히트 싱크를 커플링시키는 단계를 포함한다. 예 49: 시스템은 비휘발성 메모리 셀들을 포함하는 제1 메모리; 동적 랜덤 액세스 메모리(DRAM)를 포함하는 제2 메모리 ― 제1 메모리는 제2 메모리에 커플링됨 ―; 강유전체 랜덤 액세스 메모리(FeRAM)를 포함하는 제3 메모 리 ― 제3 메모리는 제1 메모리에 커플링됨 ―; 제2 메모리에 커플링된 제1 프로세서; 및 제3 메모리 및 제1 프 로세서에 커플링된 제2 프로세서를 포함하고, 제2 프로세서는 인터포저; 인터포저 상의 제1 다이 ― 제1 다이는 강유전체 재료를 갖는 비트 셀들을 갖는 랜덤 액세스 메모리(RAM)를 포함함 ―; 제1 다이 옆 및 인터포저 상의 제2 다이 ― 제2 다이는 제1 다이의 메모리에 전기적으로 커플링된 계산 로직을 포함함 ―; 및 인터포저 상의 제3 다이를 포함하고, 제3 다이는 비트 셀들을 갖는 RAM을 포함하고, 제3 다이는 제2 다이 옆에 있다. 예 50: 예 49의 시스템에서, 인터포저는 제2 다이에 전기적으로 커플링된 RAM을 포함하고, 제3 다이의 RAM은 강 유전체 재료를 포함한다."}
{"patent_id": "10-2021-7029807", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "독자로 하여금 기술적 개시내용의 성질 및 요점을 확인할 수 있게 할 요약서가 제공된다. 요약서는 청구항들의 범위 또는 의미를 제한하기 위해 사용되지 않을 것이라는 이해와 함께 제출된다. 다음의 청구항들은, 각각의 청구항이 개별 실시예로서 자체적으로 성립하면서, 이로써 상세한 설명에 포함된다.도면 도면1 도면2 도면3a 도면3b 도면3c 도면3d 도면3e 도면3f 도면3g 도면3h 도면4a 도면4b 도면5 도면6 도면7 도면8a 도면8b 도면9a 도면9b 도면10"}
{"patent_id": "10-2021-7029807", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시내용의 실시예들은 아래에서 제공되는 상세한 설명 및 본 개시내용의 다양한 실시예들의 첨부 도면들로 부터 더 완전히 이해될 것이지만, 이는 본 개시내용을 특정 실시예들로 제한하는 것으로 이해되지 않아야 하고 단지 설명 및 이해를 위한 것일 뿐이다. 도 1은 일부 실시예들에 따른, 메모리 다이의 상단부 상에 위치된 계산 다이를 포함하는 인공 지능(AI) 머신의 고 레벨 아키텍처를 예시한다.도 2는 일부 실시예들에 따른, 메모리 다이의 상단부 상에 위치된 계산 다이를 포함하는 계산 블록의 아키텍처 를 예시한다. 도 3a는 일부 실시예들에 따른, 메모리 다이 위에 계산 다이(예컨대, 추론 로직 다이)를 포함하는 계산 블록을 포함하는 패키지의 단면을 예시한다. 도 3b는 일부 실시예들에 따른, 메모리 다이들의 스택 및 제어기 로직 다이 위에 계산 다이(예컨대, 추론 로직 다이)를 포함하는 계산 블록을 포함하는 패키지의 단면을 예시한다. 도 3c는 일부 실시예들에 따른, 인터포저로서 또한 기능하는 메모리 위에 계산 다이를 포함하는 계산 블록을 포 함하는 패키지의 단면을 예시한다. 도 3d는 일부 실시예들에 따른, 패키지의 평면을 따라 수평 스택으로 메모리 다이들 사이에 계산 다이를 포함하 는 계산 블록을 포함하는 패키지의 단면을 예시한다. 도 3e는 일부 실시예들에 따른, 패키지의 평면을 따라 계산 다이 및 2개 이상의 메모리를 포함하는 계산 블록을 포함하는 패키지의 단면을 예시한다. 도 3f는 일부 실시예들에 따른, 인터포저 위에 계산 다이를 포함하는 계산 블록을 포함하는 패키지의 단면을 예 시하고, 여기서, 인터포저는 인터포저에 매립된 메모리 다이를 포함한다. 도 3g는 일부 실시예들에 따른, 인터포저로서 또한 기능하는 메모리 및 패키지의 평면을 따르는 계산 다이 및 2 개 이상의 메모리를 포함하는 계산 블록을 포함하는 패키지의 단면을 예시한다. 도 3h는 일부 실시예들에 따른, 인터포저로서 또한 기능하는 3D 강유전체 메모리 위에 계산 다이를 포함하는 계 산 블록을 포함하는 패키지의 단면을 예시한다. 도 4a는 일부 실시예들에 따른, 메모리 위에 계산 다이를 포함하는 계산 블록을 갖는 시스템-온-칩(SOC)을 포함 하는 AI 머신을 포함하는 패키지의 단면을 예시한다. 도 4b는 일부 실시예들에 따른, 메모리 위에 계산 다이를 포함하는 계산 블록, 프로세서, 및 솔리드 스테이트 메모리를 갖는 SOC를 포함하는 AI 머신을 포함하는 패키지의 단면을 예시한다. 도 5는 일부 실시예들에 따른, 회로 보드 상의 다수의 패키지의 단면을 예시하고, 여기서, 패키지들 중 하나는 메모리 다이 위에 계산 다이를 포함하고, 패키지들 중 다른 하나는 그래픽 프로세서 유닛을 포함한다. 도 6은 일부 실시예들에 따른, 수평 평면을 따라 메모리들과 연결하기 위해 측부들 상에 마이크로 험프(micro- hump)들을 갖는 계산 다이의 평면도의 단면을 예시한다. 도 7은 일부 실시예들에 따른, 패키지의 수직 평면을 따라 메모리 다이들과 연결하기 위해 계산 다이의 상단부 및 하단부 상에 마이크로 범프(micro bump)들을 갖는 계산 다이의 평면도의 단면을 예시한다. 도 8a는 일부 실시예들에 따른, 계산 다이 아래에 있는 메모리 다이의 단면을 예시한다. 도 8b는 일부 실시예들에 따른, 메모리 다이 위에 있는 계산 다이의 단면을 예시한다. 도 9a는 일부 실시예들에 따른, 계산 다이 아래에 있는 2x2 타일들을 갖는 메모리 다이의 단면을 예시한다. 도 9b는 일부 실시예들에 따른, 메모리 다이 위에 있는 2x2 타일들을 갖는 계산 다이의 단면을 예시한다. 도 10은 패키지를 형성하는 방법을 예시한다."}
