---
title: 第五节 冒险
sidebar_position: 6
---

import OfficePreview from '@site/src/components/OfficePreview/index';

<OfficePreview place = "/ppt/2-7-hazard.ppt"/>

## 第五节 冒险

#### 一、两种冒险

- 数据冒险：指令直接存在数据依赖的关系（第一个指令的写是第二个指令的读取）
- 控制冒险：例如我们上节课末尾刚刚冒险的选择f_valC，作为下一个指令的开始。这就叫做控制冒险

例如下面所示，当第一个指令执行到WriteBack的时候，rax才是50，但是第二个指令马上就开始执行了。

```
irmovq $50, %rax
addq %rax ,  %rbx
mrmovq 100(%rbx),%rdx
```

再举一个例子：

- 当第一行的那个指令执行到Memory阶段的时候，第三行指令执行到Decode阶段（F-D-E-M-W五个阶段）
- Decode阶段第三行会做：$val \larr R[rdx] = 0$和$val \larr R[rax] = 0$。假设初始所有寄存器都是0
- 这时候计算出来的加法就是错误的了

```
# demo-h0.ys
0x000:irmovq $10,%rdx
0x00a:irmovq $3,%rax
0x014:addq %rdx,%rax
0x016:halt
```

- 怎么办？最快的方法就是依赖软件来补，我在里面加一些空指令（三个，F-D-E-M-W五个阶段，只有当第二个指令执行完成W的时候，我再开始Decode的，所以中间隔了三个，并且至少要三个）

```
# demo-h3.ys
0x000:irmovq $10,%rdx
0x00a:irmovq $3,%rax
0x014:nop
0x015:nop
0x016:nop
0x017:addq %rdx,%rax
0x019:halt
```

- 但是，有没有不需要依赖软件的方法？假如我们只插入两个nop：

```
# demo-h2.ys
0x000:irmovq $10,%rdx
0x00a:irmovq $3,%rax
0x014:nop
0x015:nop
bubble
0x016:addq %rdx,%rax
0x018:halt
```

如下图所示，第六条指令在执行到Decode阶段的时候，发现第二条指令还在写入到寄存器，这个时候硬件主动的去插入一个Nop。让这个指令在Decode阶段之后，还停留在Decode，这时候就可以想象流水线里面出现了一个空的气泡Bubble，相当于有一个阶段就没有指令执行了。

![截屏2023-03-26 09.23.58](./5-%E5%86%92%E9%99%A9.assets/%E6%88%AA%E5%B1%8F2023-03-26%2009.23.58.png)

基于上面的理念，我们可以让硬件主动的去插入三个Bubble：

- 如下所示，我执行第三条指令的时候发现用的寄存器要依赖上面的结果，那我就立刻停在Decode阶段，等待前面两个指令执行完了把寄存器写好了之后，我再执行后面的指令。
- 那既然有一个指令停在了Decode阶段，后面的指令就只能停在Fetch阶段。
- 总之：触发情况就是，当下一个指令要读的和之前要写的指令的寄存器相同，那就要触发这种情况。

![截屏2023-03-26 09.35.23](./5-%E5%86%92%E9%99%A9.assets/%E6%88%AA%E5%B1%8F2023-03-26%2009.35.23.png)

> 思考：这样真的高效吗？我们上一个指令要写一个寄存器，下一个指令要读寄存器。其实在写之前，我们可能就已经知道要写什么了。例如irmov的时候，我们要写入寄存器的值valE在Execute阶段就已经计算出来了。那我们为啥要等写到寄存器之后再用呢。直接找到了就写入，这样可以优化啊！这就是Data Forwarding

好了，现在我们把不同阶段写入寄存器的值和写入哪个寄存器连接起来：

```
W_valE W_dstE # Write阶段的W_valE将会被写入到编号为W_dstE的寄存器
M_valE M_dstE # Memory阶段的M_valE将会被写入到编号为M_dstE的寄存器
E_valE E_dstE # Execute阶段的E_valE(有点问题，应该是valA和valB的ALU计算结果)
              # 将会被写入到E_dstE的寄存器
             	
W_valM W_dstM # Write阶段的W_valM将会被写入到编号为W_dstM的寄存器
m-val  M_dstM # Memory阶段读取到内存里面的值m-val将会被写入到M_dstM的寄存器
              # 注意是m-val，这里的m是小写，对照图里面“数据内存”的数据出口那获得的值
?      E_dstM # Execute阶段写入到E_dstM的寄存器值还不知道是啥
```

#### 二、流水化最终实现

> 补充一个符号的说明：
>
> - 我们说的d_valB代表的意思是decode阶段产生的valB，将会用作下一个阶段的Execute的valB，
> - 我们说的D_valC代表的是Decode阶段用到的valC，是上一个阶段产生的valC

- 为了解决冒险的问题，我们就加了两个Set+Fwd选择器。HCL如下

```
# d_valB 对应图片里面的FwdB出来的那个值
d_valB = {
	// 必须首先考虑选择Execute阶段出来的结果，因为这个是最新的一条指令
	// 如果选择更早的比如WriteBack阶段的指令，相当于选择了个更早的指令产生的结果，
	
	d_srcB == E_dstE: e_valE 
	# 如果我这个指令要读取的寄存器和Execute执行阶段要写入的寄存器一样
	# 那么我就可以直接把Execute的要写入该寄存器的值拿出来就好
	
	// d_srcB 如果同时和M_dstM、M_dstE相等怎么办？
	// 为什么会发生这种情况？前一个指令既要把内存读的值写到寄存器，
	// 又要把Execute计算的结果写回到寄存器？正好就是pop %rsp的例子
	// (Execute计算 旧的rsp+8，又要把栈顶的元素写入到rsp)
	// 根据x86设计，优先选择读取内存的结果写入到寄存器
	// 也就是说要写入的值，需要优先以内存读出来的为主，所以下面的顺序不能反
	// 优先选择内存的读出来的值
	d_srcB == M_dstM: m_valM 
	# 为什么是m_vamM，因为Memory阶段读取内存的值将会被写入到寄存器
	# 所以下图中“数据内存”的数据出口m-valM才是即将要写入到寄存器的值
	
	d_srcB == M_dstE: M_valE 
	# 如果我这个指令要读的寄存器和Memory阶段要写入的寄存器一样
	# 那么我就可以把m_valM(从内存里面拿到的数据，即将写入到dstM的寄存器)
	# 直接拿出来用就好
                          
  // 同样的道理，如果W_dstM==W_dstE
  // 典型的例子：pop %rsp，这时候优先选择内存的valM
  d_srcB == W_dstM: W_valM 
	# 如果是write阶段的W_dstM，直接拿W_valM

	d_srcB == W_dstE: W_valE 
	# 如果是write阶段的W_dstE，直接拿W_valE

	1: 如果都不是，那就老老实实的选择从寄存器里面读取出来的值
}
```

- 同样的道理，FwdA的话只需要考虑到valP的输入再做一个选择。比如条件跳转的时候，需要选择valP或者valC的一个，由于默认选择valC，如果出现条件为False，那就需要把M_valA（来源于E_valA，又来源于D_valP）反馈传回去作为PC。

![截屏2023-03-26 10.34.46](./5-%E5%86%92%E9%99%A9.assets/%E6%88%AA%E5%B1%8F2023-03-26%2010.34.46.png)

#### 三、例外的情况

> 例如下面的情况，由于我们在流水线里面即看得到1，也看得到2，那我们执行第三个指令的时候就需要慎重考虑，做一个选择。这里需要仔细阅读上面HCL的注释，我对于边界情况做了详细的注解。

```
irmovq $1, %rbx
irmovq $2, %rbx
addq %rax, %rbx
```

再回头复习，我们发现我们只考虑了五种情况，对于最后一种情况，如果我发现我要读取寄存器的编号，正好是Execute阶段的E_dstM，那说明我要读取的这个寄存器的值，必须要**等到正处于Execute阶段的指令完成访存阶段之后，才可以最快获取到这个寄存器的正确值**，这时候硬件会手动插入NOP，相当于Bubble。
```
W_valE W_dstE # Write阶段的W_valE将会被写入到编号为W_dstE的寄存器
M_valE M_dstE # Memory阶段的M_valE将会被写入到编号为M_dstE的寄存器
E_valE E_dstE # Execute阶段的E_valE(有点问题，应该是valA和valB的ALU计算结果)
              # 将会被写入到E_dstE的寄存器
             	
W_valM W_dstM # Write阶段的W_valM将会被写入到编号为W_dstM的寄存器
m-val  M_dstM # Memory阶段读取到内存里面的值m-val将会被写入到M_dstM的寄存器
              # 注意是m-val，这里的m是小写，对照图里面“数据内存”的数据出口那获得的值
?      E_dstM # Execute阶段写入到E_dstM的寄存器值还不知道是啥，要等访存阶段获取到了才知道
```

这样就回避了Load/Use的冒险！

#### 四、控制冒险

- 对于大多数情况，我们说百分之六十的情况下都会跳转，在笔记的4-流水线的末尾有解释：

```
# 看图，f_PC是Select PC的输出值
int f_PC = [
		// 补充：M_icode == IJXX 和 W_icode == IRET同时成立怎么办？
		// 后续再考虑删除指令（
		#mispredicted branch. Fetch at incremented PC
	  M_icode == IJXX && !M_Cnd : M_valA;
		#completion of RET instruciton
	  W_icode == IRET : W_valM;
		#default: Use predicted value of PC
	  1: F_predPC
];
```

```
int F_predPC = [
	# F_predPC就是用来预测，说白了就是猜一个结果，猜下一个指令在哪
	# 由于大多数指令执行结束后，PC都是valP，而valP在Fetch阶段就已经算出来了
	# 所以PredictPC就不如直接用算出来的这个valP或者IJXX/ICALL指令情况下猜的valC
	# 蒙对的概率还有60%
	f_icode in {IJXX, ICALL} : f_valC;
	1: f_valP;
];
```

##### a）ret例子

看下面的例子:

- 当ret执行到Memory的时候，才把正确的返回地址拿出来，这个时候就已经执行了0x02b:到0x03f:三个错误的指令了
- 之后拿到了返回地址，亡羊补牢，下次PC就拿到了正确的0x013:，开始执行正确的
- 怎么解决呢？从软件的角度，我只需要在ret后面插入几个NOP即可，或者也可以从硬件的角度来插入

```
#demo-retB.ys
0x000:    irmovq Stack,%rsp  # Intialize stack pointer
0x00a:    call p             # Procedure call
0x013:    irmovq $5,%rsi     # Return point
0x01d:    halt
0x020: .pos 0x20
0x020: p: irmovq $-1,%rdi    # procedure
0x02a:    ret
0x02b:    irmovq $1,%rax  	# Should not be executed
0x035:    irmovq $2,%rcx  	# Should not be executed
0x03f:    irmovq $3,%rdx  	# Should not be executed
0x049:    irmovq $4,%rbx      # Should not be executed
0x100: .pos 0x100
0x100: Stack:                 # Stack: Stack pointer
```

##### b）jmp例子

- 首先xorq就把CC设置为0了
- jne执行到Execute阶段之后，发现条件码是0，寄了以为要跳转的，结果发现不跳转，这时候已经有两个指令错误的进去了
- 开始亡羊补牢，下一条指令才开始变成正确的

```
#demo-j.ys
0x000:    xorq %rax,%rax 
0x002:    jne  t          # Not taken
0x00b:    irmovq $1, %rax # Fall through
0x015:    halt
0x016: t: irmovq $2, %rdx # Target (Should not execute) 错误进去的指令1
0x020:    irmovq $3, %rbx # Should not execute 错误进去的指令2
0x02a:    halt
```

##### c）问题思考

> 为什么M_Cnd和e_Cnd两个（上图的Execute阶段执行完成的CC输出结果），一个必须要等到时钟周期结束，才可以拉回来（拉到Fetch阶段），另外一个当即就可以拉到dstE呢?

回答：

- 首先明白这两个线路是干什么的。M_Cnd是发现条件码不跳转的时候，亡羊补牢用的，需要重新设置PC。e_Cnd是干什么呢？是用来旋转dstE。比如在条件CMove的时候，如果不移动那就是dstE就设置为一个不存在的寄存器。
- 假如Execute阶段执行完了，发现CC条件码结果对应的是不跳转，这个时候Fetch阶段可能已经做了一大半了。这时候如果在时钟周期之前再告诉Fetch，你给我重新再拉一遍，这就大大的增加了一倍的时钟周期，但是e_Cnd的时候，只需要额外增加一个判断的语句，开销变小了很多，所以很适合在时钟周期之前做

> 错误指令最多可以进行到哪一个状态才是安全的？

- 必须要在Execute之前（包含Execute阶段）
- 假如错误指令在Execute的时候，由于时钟没有上升，还不会修改CC寄存器，在此之前的指令都不会修改程序员可见状态，所以都是安全的。但是一旦一个错误的指令跑到了Memory阶段，就把内存给修改了，那就出现了大问题。大寄！
- 否则，我都可以通过清除错误指令的阶段的所有内容，消除错误指令的影响

#### 五、Exception

##### a）处理方法

- 当出现exception时，首先当前指令（引起exception的指令）之前的指令必须已经完成。然后，看语义决定当前指令要不要完成。
- 通过操作系统提供的handler，处理错误异常

##### b）导致原因

- Halt指令（当前只能可以执行完）
- 访问了非法的地址，比如访存阶段要拿到非法地址（当前指令必须要丢弃）
- 非法指令，比如在Fetch阶段拿到了非法指令（当前指令必须要丢弃）

##### c）多个Exception

- 设计的时候，根据理论发现rmmovq和halt异常都是在同一个时刻的，我们要保证前面的一条指令抛出异常

```
  # demo-exc1.ys
  irmovq $100,%rax          # WriteBack
  rmmovq %rax,0x10000(%rax) # invalid address
  nop                       # Execute
  nop                       # Decode
  halt             	        # Halt instruction(Fetch)
```

- 假定我们不允许访问地址超过0x10000以上的内存。下图中出现了两个exception. 显然我们希望在比较后面阶段的那条指令（也就是先执行的那条指令）触发的exception

```
  # demo-exc2.ys
  irmovq $100,%rax
  rmmovq %eax,0x10000(%rax) # Invalid address
  nop
  .byte 0xFF                
```

- 还有可能因为misprediction（就是瞎猜下一条指令）造成的branch错误，使得本来不该执行的指令执行了。这也可能引发exception。(说明不能误报、抢报错)

```
  # demo-exc3.ys
  0x000:    xorq %rax,%rax   # Set condition codes
  0x002:    jne t            # Not taken
  0x00b:    irmovq $1,%rax
  0x015:    irmovq $2,%rdx
  0x01f:    halt
  0x020: t: .byte 0xFF       # Target
```

- 错误指令后面可能有一些加法指令，这些指令会修改CC，怎么保证CC不会被修改呢

```
# demo-exc4.ys
0x000: irmovq $1,%rax
0x00a: xorq %rsp,%rsp # Set %rsp to 0 & Set CC to 100
0x00c: pushq %rax # attempt to write 0xfffffffffffffff8
0x00e: addq %rax,%rax #(Should not be executed)
                      # Would set CC to 000
```

##### d）Exception解决

- 每个流水线的阶段加一个状态码，如下所示Stat
- Stat可以取值为AOK、ADR(when bad fetch address), 、HTL(halt instruction)、INS(illegal instruction)

![截屏2023-03-26 13.08.41](./5-%E5%86%92%E9%99%A9.assets/%E6%88%AA%E5%B1%8F2023-03-26%2013.08.41.png)

- 只在WriteBack阶段才去处理exception，因为指令是顺序流出的，这样exception的先后顺序就保证了。
- 当某些指令先fetch了，后来又取消了（比如misprediction），那么我们只要简单的将其取消就可以了（连同保存的exception状态）。因为它无法到达Write back阶段，所以也就不会爆出exception.
- 当然，**这种方法不能防止错误指令后面的指令修改状态！还需要额外考虑**
- 对于非法指令的处理：把他变成NOP指令。但是Stat必须要保留。
- WriteBack的时候发现异常之后，阻止后面的Memory阶段写操作
- Memory阶段发现异常，阻止后面的Execute设置条件码
