TimeQuest Timing Analyzer report for multiciclo
Mon Dec 10 15:58:52 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiciclo                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 66.13 MHz  ; 66.13 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -14.122 ; -1762.639     ;
; clk_rom ; -2.796  ; -178.656      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.679 ; 0.000         ;
; clk_rom ; 1.545 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -737.322            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -14.122 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.095     ; 15.063     ;
; -14.122 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.095     ; 15.063     ;
; -14.122 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.095     ; 15.063     ;
; -14.122 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.095     ; 15.063     ;
; -14.094 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.095     ; 15.035     ;
; -14.094 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.095     ; 15.035     ;
; -14.094 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.095     ; 15.035     ;
; -14.094 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.095     ; 15.035     ;
; -13.961 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.095     ; 14.902     ;
; -13.961 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.095     ; 14.902     ;
; -13.961 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.095     ; 14.902     ;
; -13.961 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.095     ; 14.902     ;
; -13.914 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.095     ; 14.855     ;
; -13.914 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.095     ; 14.855     ;
; -13.914 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.095     ; 14.855     ;
; -13.914 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.095     ; 14.855     ;
; -13.889 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.863     ;
; -13.889 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.863     ;
; -13.889 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.863     ;
; -13.889 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.863     ;
; -13.889 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 14.863     ;
; -13.879 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.050     ; 14.865     ;
; -13.879 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.050     ; 14.865     ;
; -13.879 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.050     ; 14.865     ;
; -13.879 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.050     ; 14.865     ;
; -13.869 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.881     ;
; -13.869 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.024     ; 14.881     ;
; -13.869 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.881     ;
; -13.861 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.835     ;
; -13.861 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.835     ;
; -13.861 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.835     ;
; -13.861 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.835     ;
; -13.861 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 14.835     ;
; -13.852 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.886     ;
; -13.852 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.886     ;
; -13.852 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.886     ;
; -13.852 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.886     ;
; -13.852 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.886     ;
; -13.844 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.865     ;
; -13.844 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.865     ;
; -13.844 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.865     ;
; -13.844 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.865     ;
; -13.844 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.865     ;
; -13.841 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.853     ;
; -13.841 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.024     ; 14.853     ;
; -13.841 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.853     ;
; -13.824 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.858     ;
; -13.824 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.858     ;
; -13.824 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.858     ;
; -13.824 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.858     ;
; -13.824 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.858     ;
; -13.816 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.837     ;
; -13.816 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.837     ;
; -13.816 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.837     ;
; -13.816 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.837     ;
; -13.816 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.837     ;
; -13.799 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.095     ; 14.740     ;
; -13.799 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.095     ; 14.740     ;
; -13.799 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.095     ; 14.740     ;
; -13.799 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.095     ; 14.740     ;
; -13.781 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.050     ; 14.767     ;
; -13.781 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.050     ; 14.767     ;
; -13.781 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.050     ; 14.767     ;
; -13.781 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.050     ; 14.767     ;
; -13.728 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.050     ; 14.714     ;
; -13.728 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.050     ; 14.714     ;
; -13.728 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.050     ; 14.714     ;
; -13.728 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.050     ; 14.714     ;
; -13.728 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.702     ;
; -13.728 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.702     ;
; -13.728 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.702     ;
; -13.728 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.702     ;
; -13.728 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 14.702     ;
; -13.708 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.720     ;
; -13.708 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.024     ; 14.720     ;
; -13.708 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.720     ;
; -13.702 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.035     ; 14.703     ;
; -13.702 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 14.703     ;
; -13.702 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.035     ; 14.703     ;
; -13.702 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.035     ; 14.703     ;
; -13.691 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.725     ;
; -13.691 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.725     ;
; -13.691 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.725     ;
; -13.691 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.002     ; 14.725     ;
; -13.691 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.002     ; 14.725     ;
; -13.683 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.704     ;
; -13.683 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.704     ;
; -13.683 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.704     ;
; -13.683 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.704     ;
; -13.683 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.015     ; 14.704     ;
; -13.681 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.655     ;
; -13.681 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.655     ;
; -13.681 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.655     ;
; -13.681 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.062     ; 14.655     ;
; -13.681 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 14.655     ;
; -13.668 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.010      ; 14.714     ;
; -13.668 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.010      ; 14.714     ;
; -13.668 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.010      ; 14.714     ;
; -13.668 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.010      ; 14.714     ;
; -13.661 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.673     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.796 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.712      ;
; -2.706 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; -0.051     ; 3.620      ;
; -2.703 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; -0.051     ; 3.617      ;
; -2.647 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.563      ;
; -2.635 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.104      ; 3.704      ;
; -2.622 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.538      ;
; -2.583 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.499      ;
; -2.522 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; -0.051     ; 3.436      ;
; -2.520 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.548      ;
; -2.514 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.430      ;
; -2.498 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.536      ;
; -2.490 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.406      ;
; -2.484 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 3.497      ;
; -2.481 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.509      ;
; -2.464 ; regbuf:rgB|sr_out[27]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.490      ;
; -2.446 ; regbuf:rgB|sr_out[30]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 3.434      ;
; -2.446 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.104      ; 3.515      ;
; -2.440 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.468      ;
; -2.436 ; regbuf:rgB|sr_out[26]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 3.447      ;
; -2.435 ; regbuf:rgB|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 3.446      ;
; -2.421 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.104      ; 3.490      ;
; -2.417 ; regbuf:rgB|sr_out[5]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.048      ; 3.430      ;
; -2.391 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.417      ;
; -2.387 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; -0.051     ; 3.301      ;
; -2.383 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.411      ;
; -2.382 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.104      ; 3.451      ;
; -2.382 ; regbuf:rgB|sr_out[29]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 3.370      ;
; -2.378 ; regbuf:rgB|sr_out[2]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 3.389      ;
; -2.367 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.283      ;
; -2.365 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.103      ; 3.433      ;
; -2.364 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.280      ;
; -2.360 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.427      ;
; -2.360 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.105      ; 3.430      ;
; -2.348 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.415      ;
; -2.343 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.369      ;
; -2.339 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.104      ; 3.408      ;
; -2.336 ; regbuf:rgB|sr_out[15]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.374      ;
; -2.318 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.346      ;
; -2.302 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.330      ;
; -2.272 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.091      ; 3.328      ;
; -2.271 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.299      ;
; -2.265 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.103      ; 3.333      ;
; -2.265 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; -0.051     ; 3.179      ;
; -2.264 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.331      ;
; -2.252 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.278      ;
; -2.248 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.105      ; 3.318      ;
; -2.239 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.306      ;
; -2.235 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; -0.051     ; 3.149      ;
; -2.225 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.141      ;
; -2.220 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.287      ;
; -2.215 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.243      ;
; -2.210 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.104      ; 3.279      ;
; -2.200 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.226      ;
; -2.179 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.095      ;
; -2.176 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; -0.051     ; 3.090      ;
; -2.176 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.092      ;
; -2.173 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.089      ;
; -2.169 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.085      ;
; -2.167 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.083      ;
; -2.166 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.104      ; 3.235      ;
; -2.165 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; -0.051     ; 3.079      ;
; -2.165 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 3.181      ;
; -2.154 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.051      ; 3.170      ;
; -2.147 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.063      ;
; -2.143 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 3.161      ;
; -2.141 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; -0.049     ; 3.057      ;
; -2.141 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.169      ;
; -2.136 ; regbuf:rgB|sr_out[25]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.021      ; 3.122      ;
; -2.133 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.104      ; 3.202      ;
; -2.130 ; regbuf:rgB|sr_out[24]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.156      ;
; -2.130 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.197      ;
; -2.127 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 3.112      ;
; -2.123 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; -0.051     ; 3.037      ;
; -2.120 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.102      ; 3.187      ;
; -2.118 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 3.136      ;
; -2.107 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 3.125      ;
; -2.107 ; regbuf:regULA|sr_out[1]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; -0.051     ; 3.021      ;
; -2.105 ; reg:pc|sr_out[4]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.022      ; 3.092      ;
; -2.095 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.123      ;
; -2.092 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.120      ;
; -2.092 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.061      ; 3.118      ;
; -2.091 ; regbuf:rgB|sr_out[6]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.129      ;
; -2.089 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; 0.103      ; 3.157      ;
; -2.089 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.117      ;
; -2.089 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 3.127      ;
; -2.085 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.113      ;
; -2.083 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.111      ;
; -2.079 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.053      ; 3.097      ;
; -2.078 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.105      ; 3.148      ;
; -2.063 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.091      ;
; -2.063 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.103      ; 3.131      ;
; -2.062 ; regbuf:rgB|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.133      ; 3.160      ;
; -2.057 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 3.085      ;
; -2.052 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 1.000        ; 0.103      ; 3.120      ;
; -2.041 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.105      ; 3.111      ;
; -2.035 ; regbuf:regULA|sr_out[2]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.134      ; 3.134      ;
; -2.033 ; regbuf:rgB|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 3.044      ;
; -2.031 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.105      ; 3.101      ;
; -2.030 ; regbuf:regULA|sr_out[2]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.136      ; 3.131      ;
; -2.029 ; reg:pc|sr_out[9]                          ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 1.000        ; -0.040     ; 2.954      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.679 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.948      ;
; 0.782 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.786 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.815 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.091     ; 0.990      ;
; 0.828 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.629      ; 1.723      ;
; 0.908 ; breg:bcoreg|breg32_rtl_0_bypass[65]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.526      ; 1.700      ;
; 0.948 ; breg:bcoreg|breg32_rtl_0_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.535      ; 1.749      ;
; 0.955 ; breg:bcoreg|breg32_rtl_0_bypass[35]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.547      ; 1.768      ;
; 0.998 ; breg:bcoreg|breg32_rtl_0_bypass[37]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.702      ; 1.966      ;
; 1.002 ; breg:bcoreg|breg32_rtl_0_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.491      ; 1.759      ;
; 1.008 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.432      ; 1.674      ;
; 1.008 ; breg:bcoreg|breg32_rtl_0_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.629      ; 1.903      ;
; 1.032 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.227      ; 1.525      ;
; 1.034 ; breg:bcoreg|breg32_rtl_0_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.691      ; 1.991      ;
; 1.086 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.084     ; 1.268      ;
; 1.117 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.118      ; 1.501      ;
; 1.137 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.062     ; 1.341      ;
; 1.143 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.011      ; 1.420      ;
; 1.154 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.420      ;
; 1.156 ; breg:bcoreg|breg32_rtl_0_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.463      ; 1.885      ;
; 1.159 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.506      ;
; 1.187 ; breg:bcoreg|breg32_rtl_0_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.463      ; 1.916      ;
; 1.233 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.240 ; breg:bcoreg|breg32_rtl_0_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.249      ; 1.755      ;
; 1.241 ; breg:bcoreg|breg32_rtl_0_bypass[49]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.249      ; 1.756      ;
; 1.252 ; breg:bcoreg|breg32_rtl_0_bypass[41]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.691      ; 2.209      ;
; 1.257 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 1.536      ;
; 1.265 ; breg:bcoreg|breg32_rtl_0_bypass[55]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.459      ; 1.990      ;
; 1.306 ; breg:bcoreg|breg32_rtl_0_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.426      ; 1.998      ;
; 1.309 ; breg:bcoreg|breg32_rtl_0_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; -0.015     ; 1.560      ;
; 1.318 ; breg:bcoreg|breg32_rtl_0_bypass[31]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.636      ; 2.220      ;
; 1.361 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.037     ; 1.590      ;
; 1.363 ; breg:bcoreg|breg32_rtl_0_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.463      ; 2.092      ;
; 1.365 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.037     ; 1.594      ;
; 1.365 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; -0.037     ; 1.594      ;
; 1.367 ; breg:bcoreg|breg32_rtl_0_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.748      ; 2.381      ;
; 1.373 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.701      ; 2.340      ;
; 1.375 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.673      ; 2.314      ;
; 1.390 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.152      ; 1.808      ;
; 1.401 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.654      ;
; 1.402 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.655      ;
; 1.403 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.656      ;
; 1.406 ; breg:bcoreg|breg32_rtl_0_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.340      ; 2.012      ;
; 1.408 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.661      ;
; 1.409 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.662      ;
; 1.411 ; breg:bcoreg|breg32_rtl_0_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.469      ; 2.146      ;
; 1.412 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.686      ;
; 1.423 ; breg:bcoreg|breg32_rtl_0_bypass[19]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.419      ; 2.108      ;
; 1.450 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.674      ; 2.358      ;
; 1.457 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.674      ; 2.365      ;
; 1.458 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.045     ; 1.679      ;
; 1.458 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.045     ; 1.679      ;
; 1.458 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.045     ; 1.679      ;
; 1.458 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.045     ; 1.679      ;
; 1.461 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.177      ; 1.872      ;
; 1.462 ; breg:bcoreg|breg32_rtl_0_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.305      ; 2.033      ;
; 1.463 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.674      ; 2.371      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.466 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.719      ;
; 1.489 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.182      ; 1.905      ;
; 1.506 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.070     ; 1.702      ;
; 1.506 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.070     ; 1.702      ;
; 1.506 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.070     ; 1.702      ;
; 1.512 ; breg:bcoreg|breg32_rtl_0_bypass[63]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.506      ; 2.284      ;
; 1.514 ; breg:bcoreg|breg32_rtl_0_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.480      ; 2.260      ;
; 1.533 ; breg:bcoreg|breg32_rtl_0_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.526      ; 2.325      ;
; 1.534 ; breg:bcoreg|breg32_rtl_0_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.636      ; 2.436      ;
; 1.538 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.432      ; 2.204      ;
; 1.539 ; breg:bcoreg|breg32_rtl_0_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.774      ; 2.579      ;
; 1.540 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.164     ; 1.642      ;
; 1.543 ; breg:bcoreg|breg32_rtl_0_bypass[51]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; 0.491      ; 2.300      ;
; 1.544 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.448      ; 2.226      ;
; 1.546 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.013     ; 1.799      ;
; 1.550 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.154      ; 1.938      ;
; 1.554 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.448      ; 2.236      ;
; 1.555 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.138      ; 1.927      ;
; 1.555 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_0_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.011     ; 1.810      ;
; 1.557 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.432      ; 2.223      ;
; 1.559 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.827      ;
; 1.566 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.432      ; 2.232      ;
; 1.574 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.448      ; 2.256      ;
; 1.574 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.448      ; 2.256      ;
; 1.576 ; breg:bcoreg|breg32_rtl_0_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.249      ; 2.091      ;
; 1.579 ; breg:bcoreg|breg32_rtl_0_bypass[57]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.249      ; 2.094      ;
; 1.584 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.448      ; 2.266      ;
; 1.585 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.154      ; 1.973      ;
; 1.585 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.854      ;
; 1.587 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.432      ; 2.253      ;
; 1.588 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.463      ; 2.317      ;
; 1.598 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.448      ; 2.280      ;
; 1.600 ; breg:bcoreg|breg32_rtl_0_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.414      ; 2.280      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                             ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.545 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.883      ;
; 1.551 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.889      ;
; 1.571 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.909      ;
; 1.573 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.911      ;
; 1.577 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.915      ;
; 1.580 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.918      ;
; 1.583 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.921      ;
; 1.624 ; regbuf:rgB|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 1.939      ;
; 1.629 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 1.967      ;
; 1.703 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.991      ;
; 1.724 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.010      ;
; 1.740 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 2.078      ;
; 1.781 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 2.119      ;
; 1.794 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 2.132      ;
; 1.799 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.122      ;
; 1.812 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 2.150      ;
; 1.814 ; regbuf:rgB|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 2.129      ;
; 1.821 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.104      ; 2.159      ;
; 1.822 ; regbuf:rgB|sr_out[22]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 2.137      ;
; 1.850 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.138      ;
; 1.852 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.138      ;
; 1.852 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.140      ;
; 1.854 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.140      ;
; 1.855 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.141      ;
; 1.861 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.149      ;
; 1.881 ; regbuf:rgB|sr_out[14]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.128      ; 2.243      ;
; 1.894 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.133      ; 2.261      ;
; 1.897 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.192      ;
; 1.912 ; regbuf:rgB|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.083      ; 2.229      ;
; 1.949 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.237      ;
; 1.959 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.247      ;
; 1.970 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.256      ;
; 1.981 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.267      ;
; 1.996 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.284      ;
; 2.002 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.290      ;
; 2.002 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.290      ;
; 2.004 ; regbuf:rgB|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.135      ; 2.373      ;
; 2.006 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.297      ;
; 2.007 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.293      ;
; 2.007 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.295      ;
; 2.023 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.309      ;
; 2.024 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.310      ;
; 2.024 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.310      ;
; 2.029 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.312      ;
; 2.030 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.135      ; 2.399      ;
; 2.033 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.321      ;
; 2.035 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.321      ;
; 2.036 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.322      ;
; 2.042 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.330      ;
; 2.042 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.330      ;
; 2.044 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.330      ;
; 2.046 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.049      ; 2.329      ;
; 2.047 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.335      ;
; 2.051 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 2.356      ;
; 2.053 ; regbuf:rgB|sr_out[11]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.348      ;
; 2.053 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.133      ; 2.420      ;
; 2.058 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.344      ;
; 2.113 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.436      ;
; 2.117 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.408      ;
; 2.119 ; regbuf:rgB|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.414      ;
; 2.133 ; regbuf:rgB|sr_out[9]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 2.456      ;
; 2.148 ; regbuf:rgB|sr_out[18]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; -0.015     ; 2.367      ;
; 2.150 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.438      ;
; 2.150 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.438      ;
; 2.155 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.443      ;
; 2.162 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.450      ;
; 2.165 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.102      ; 2.501      ;
; 2.166 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.454      ;
; 2.170 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.098      ; 2.502      ;
; 2.171 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.457      ;
; 2.172 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.458      ;
; 2.172 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.458      ;
; 2.180 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.091      ; 2.505      ;
; 2.181 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.469      ;
; 2.183 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.469      ;
; 2.183 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.469      ;
; 2.183 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.469      ;
; 2.184 ; regbuf:rgB|sr_out[14]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.126      ; 2.544      ;
; 2.184 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.470      ;
; 2.186 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.471      ;
; 2.190 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.478      ;
; 2.190 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.478      ;
; 2.192 ; regbuf:rgB|sr_out[28]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.126      ; 2.552      ;
; 2.192 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.478      ;
; 2.195 ; regbuf:rgB|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 2.475      ;
; 2.195 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.483      ;
; 2.200 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 2.534      ;
; 2.206 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 2.492      ;
; 2.207 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.100      ; 2.541      ;
; 2.214 ; regbuf:rgB|sr_out[11]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.511      ;
; 2.226 ; regbuf:rgB|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.508      ;
; 2.235 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.530      ;
; 2.241 ; regbuf:rgB|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.128      ; 2.603      ;
; 2.243 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.538      ;
; 2.246 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.541      ;
; 2.248 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.543      ;
; 2.252 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.547      ;
; 2.253 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.548      ;
; 2.278 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 2.566      ;
; 2.279 ; regbuf:regULA|sr_out[8]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.136      ; 2.649      ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.719 ; 6.719 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -4.597 ; -4.597 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 27.749 ; 27.749 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 25.141 ; 25.141 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 25.713 ; 25.713 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 26.742 ; 26.742 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 27.749 ; 27.749 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 25.506 ; 25.506 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 26.578 ; 26.578 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 26.406 ; 26.406 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 24.043 ; 24.043 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 21.817 ; 21.817 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 23.340 ; 23.340 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 21.955 ; 21.955 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 22.210 ; 22.210 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 24.043 ; 24.043 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 23.438 ; 23.438 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 22.965 ; 22.965 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 23.448 ; 23.448 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 23.111 ; 23.111 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 23.128 ; 23.128 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 23.448 ; 23.448 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 23.106 ; 23.106 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 23.147 ; 23.147 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 23.138 ; 23.138 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 23.108 ; 23.108 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 23.253 ; 23.253 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 23.236 ; 23.236 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 23.253 ; 23.253 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 23.215 ; 23.215 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 23.216 ; 23.216 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 23.178 ; 23.178 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 22.937 ; 22.937 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 22.932 ; 22.932 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 24.059 ; 24.059 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 22.319 ; 22.319 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 22.500 ; 22.500 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 21.581 ; 21.581 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 22.336 ; 22.336 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 23.076 ; 23.076 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 23.317 ; 23.317 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 24.059 ; 24.059 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 26.806 ; 26.806 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 26.521 ; 26.521 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 26.792 ; 26.792 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 26.520 ; 26.520 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 26.769 ; 26.769 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 26.788 ; 26.788 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 26.806 ; 26.806 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 26.497 ; 26.497 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 23.887 ; 23.887 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 23.887 ; 23.887 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 23.555 ; 23.555 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 23.459 ; 23.459 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 23.577 ; 23.577 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 23.260 ; 23.260 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 23.295 ; 23.295 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 23.453 ; 23.453 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 26.817 ; 26.817 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 22.412 ; 22.412 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 23.272 ; 23.272 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 23.334 ; 23.334 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 25.110 ; 25.110 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 26.817 ; 26.817 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 25.148 ; 25.148 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 24.923 ; 24.923 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 25.555 ; 25.555 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 18.376 ; 18.376 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 18.782 ; 18.782 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 19.490 ; 19.490 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 19.910 ; 19.910 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 18.470 ; 18.470 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 20.093 ; 20.093 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 18.557 ; 18.557 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 19.910 ; 19.910 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 18.445 ; 18.445 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 19.850 ; 19.850 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 18.526 ; 18.526 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 20.472 ; 20.472 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 22.545 ; 22.545 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 21.188 ; 21.188 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 20.861 ; 20.861 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 22.783 ; 22.783 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 21.703 ; 21.703 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 21.303 ; 21.303 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 19.673 ; 19.673 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 21.122 ; 21.122 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 22.095 ; 22.095 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 22.332 ; 22.332 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 21.180 ; 21.180 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 22.296 ; 22.296 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 21.647 ; 21.647 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 23.456 ; 23.456 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 25.555 ; 25.555 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 25.429 ; 25.429 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 18.029 ; 18.029 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 20.951 ; 20.951 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 18.307 ; 18.307 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 19.155 ; 19.155 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 12.648 ; 12.648 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 12.648 ; 12.648 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 18.039 ; 18.039 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 15.431 ; 15.431 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 16.003 ; 16.003 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 17.032 ; 17.032 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 18.039 ; 18.039 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 15.796 ; 15.796 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 16.868 ; 16.868 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 16.696 ; 16.696 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 16.973 ; 16.973 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 14.749 ; 14.749 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 16.231 ; 16.231 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 14.885 ; 14.885 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 15.137 ; 15.137 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 16.973 ; 16.973 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 16.371 ; 16.371 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 15.894 ; 15.894 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 17.100 ; 17.100 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 16.766 ; 16.766 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 16.779 ; 16.779 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 17.100 ; 17.100 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 16.758 ; 16.758 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 16.796 ; 16.796 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 16.790 ; 16.790 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 16.760 ; 16.760 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 17.727 ; 17.727 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 17.710 ; 17.710 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 17.727 ; 17.727 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 17.689 ; 17.689 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 17.690 ; 17.690 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 17.652 ; 17.652 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 17.411 ; 17.411 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 17.406 ; 17.406 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 16.587 ; 16.587 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 14.827 ; 14.827 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 15.037 ; 15.037 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 14.115 ; 14.115 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 14.846 ; 14.846 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 15.582 ; 15.582 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 15.815 ; 15.815 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 16.587 ; 16.587 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 19.262 ; 19.262 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 18.979 ; 18.979 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 19.205 ; 19.205 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 18.963 ; 18.963 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 19.220 ; 19.220 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 19.211 ; 19.211 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 19.262 ; 19.262 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 18.954 ; 18.954 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 18.099 ; 18.099 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 18.099 ; 18.099 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 17.794 ; 17.794 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 17.673 ; 17.673 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 17.785 ; 17.785 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 17.473 ; 17.473 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 17.507 ; 17.507 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 17.666 ; 17.666 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 18.913 ; 18.913 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 14.518 ; 14.518 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 15.373 ; 15.373 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 15.406 ; 15.406 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 17.205 ; 17.205 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 18.913 ; 18.913 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 17.242 ; 17.242 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 16.994 ; 16.994 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 17.993 ; 17.993 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 12.711 ; 12.711 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 12.695 ; 12.695 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 13.096 ; 13.096 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 12.730 ; 12.730 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 11.574 ; 11.574 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 12.660 ; 12.660 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 11.647 ; 11.647 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 12.382 ; 12.382 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 12.651 ; 12.651 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 13.160 ; 13.160 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 12.623 ; 12.623 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 11.177 ; 11.177 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 16.061 ; 16.061 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 14.355 ; 14.355 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 15.545 ; 15.545 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 15.871 ; 15.871 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 16.177 ; 16.177 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 14.228 ; 14.228 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 13.927 ; 13.927 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 14.707 ; 14.707 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 17.060 ; 17.060 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 14.892 ; 14.892 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 14.480 ; 14.480 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 15.851 ; 15.851 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 14.034 ; 14.034 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 14.755 ; 14.755 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 17.463 ; 17.463 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 17.993 ; 17.993 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 12.278 ; 12.278 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 11.241 ; 11.241 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 12.454 ; 12.454 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 12.955 ; 12.955 ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 11.488 ; 11.488 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 11.488 ; 11.488 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 12.060 ; 12.060 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 13.087 ; 13.087 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 14.099 ; 14.099 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 11.858 ; 11.858 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 12.925 ; 12.925 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 12.752 ; 12.752 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 11.024 ; 11.024 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 11.024 ; 11.024 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 12.547 ; 12.547 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 11.162 ; 11.162 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 11.417 ; 11.417 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 13.250 ; 13.250 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 12.645 ; 12.645 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 12.172 ; 12.172 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 11.566 ; 11.566 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 11.574 ; 11.574 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 11.587 ; 11.587 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 11.908 ; 11.908 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 11.566 ; 11.566 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 11.606 ; 11.606 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 11.598 ; 11.598 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 11.568 ; 11.568 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 11.951 ; 11.951 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 12.256 ; 12.256 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 12.273 ; 12.273 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 12.241 ; 12.241 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 12.238 ; 12.238 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 12.229 ; 12.229 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 11.960 ; 11.960 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 11.951 ; 11.951 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 10.420 ; 10.420 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 11.149 ; 11.149 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 11.360 ; 11.360 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 10.420 ; 10.420 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 11.164 ; 11.164 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 11.906 ; 11.906 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 12.147 ; 12.147 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 12.886 ; 12.886 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 13.698 ; 13.698 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 13.722 ; 13.722 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 13.988 ; 13.988 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 13.715 ; 13.715 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 13.968 ; 13.968 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 13.985 ; 13.985 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 14.006 ; 14.006 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 13.698 ; 13.698 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 11.623 ; 11.623 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 12.228 ; 12.228 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 11.928 ; 11.928 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 11.806 ; 11.806 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 11.916 ; 11.916 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 11.623 ; 11.623 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 11.641 ; 11.641 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 11.790 ; 11.790 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 10.664 ; 10.664 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 10.756 ; 10.756 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 12.532 ; 12.532 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 14.243 ; 14.243 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 12.573 ; 12.573 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 12.345 ; 12.345 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  data[0]                ; clk        ; 9.997  ; 9.997  ; Rise       ; clk             ;
;  data[1]                ; clk        ; 9.231  ; 9.231  ; Rise       ; clk             ;
;  data[2]                ; clk        ; 9.624  ; 9.624  ; Rise       ; clk             ;
;  data[3]                ; clk        ; 9.117  ; 9.117  ; Rise       ; clk             ;
;  data[4]                ; clk        ; 9.835  ; 9.835  ; Rise       ; clk             ;
;  data[5]                ; clk        ; 9.477  ; 9.477  ; Rise       ; clk             ;
;  data[6]                ; clk        ; 8.838  ; 8.838  ; Rise       ; clk             ;
;  data[7]                ; clk        ; 9.041  ; 9.041  ; Rise       ; clk             ;
;  data[8]                ; clk        ; 9.184  ; 9.184  ; Rise       ; clk             ;
;  data[9]                ; clk        ; 9.198  ; 9.198  ; Rise       ; clk             ;
;  data[10]               ; clk        ; 9.438  ; 9.438  ; Rise       ; clk             ;
;  data[11]               ; clk        ; 9.302  ; 9.302  ; Rise       ; clk             ;
;  data[12]               ; clk        ; 13.066 ; 13.066 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 10.785 ; 10.785 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 11.853 ; 11.853 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 13.069 ; 13.069 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 12.618 ; 12.618 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 11.678 ; 11.678 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 12.156 ; 12.156 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 11.469 ; 11.469 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 13.014 ; 13.014 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 11.421 ; 11.421 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 11.737 ; 11.737 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 11.482 ; 11.482 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 11.525 ; 11.525 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 11.807 ; 11.807 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 14.929 ; 14.929 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 14.386 ; 14.386 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 9.391  ; 9.391  ; Rise       ; clk             ;
;  data[29]               ; clk        ; 8.531  ; 8.531  ; Rise       ; clk             ;
;  data[30]               ; clk        ; 9.218  ; 9.218  ; Rise       ; clk             ;
;  data[31]               ; clk        ; 9.775  ; 9.775  ; Rise       ; clk             ;
; led_clk                 ; clk        ; 12.648 ; 12.648 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 12.648 ; 12.648 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 14.626 ; 14.626 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 14.626 ; 14.626 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 15.198 ; 15.198 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 16.225 ; 16.225 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 17.227 ; 17.227 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 14.968 ; 14.968 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 16.051 ; 16.051 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 15.883 ; 15.883 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 14.473 ; 14.473 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 14.473 ; 14.473 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 15.982 ; 15.982 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 14.614 ; 14.614 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 14.865 ; 14.865 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 16.698 ; 16.698 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 16.096 ; 16.096 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 15.623 ; 15.623 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 15.136 ; 15.136 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 15.144 ; 15.144 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 15.157 ; 15.157 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 15.478 ; 15.478 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 15.136 ; 15.136 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 15.176 ; 15.176 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 15.168 ; 15.168 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 15.138 ; 15.138 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 14.110 ; 14.110 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 14.420 ; 14.420 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 14.428 ; 14.428 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 14.406 ; 14.406 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 14.400 ; 14.400 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 14.392 ; 14.392 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 14.124 ; 14.124 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 14.110 ; 14.110 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 13.603 ; 13.603 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 14.332 ; 14.332 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 14.543 ; 14.543 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 13.603 ; 13.603 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 14.347 ; 14.347 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 15.089 ; 15.089 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 15.330 ; 15.330 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 16.069 ; 16.069 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 16.236 ; 16.236 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 16.260 ; 16.260 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 16.530 ; 16.530 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 16.257 ; 16.257 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 16.507 ; 16.507 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 16.498 ; 16.498 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 16.544 ; 16.544 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 16.236 ; 16.236 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 14.366 ; 14.366 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 14.971 ; 14.971 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 14.671 ; 14.671 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 14.549 ; 14.549 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 14.659 ; 14.659 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 14.366 ; 14.366 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 14.384 ; 14.384 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 14.533 ; 14.533 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 13.030 ; 13.030 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 13.030 ; 13.030 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 13.849 ; 13.849 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 13.941 ; 13.941 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 15.717 ; 15.717 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 17.428 ; 17.428 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 15.758 ; 15.758 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 15.530 ; 15.530 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 11.177 ; 11.177 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 12.711 ; 12.711 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 12.695 ; 12.695 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 13.096 ; 13.096 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 12.730 ; 12.730 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 11.574 ; 11.574 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 12.660 ; 12.660 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 11.647 ; 11.647 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 12.382 ; 12.382 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 12.651 ; 12.651 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 13.160 ; 13.160 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 12.623 ; 12.623 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 11.177 ; 11.177 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 16.061 ; 16.061 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 14.355 ; 14.355 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 15.545 ; 15.545 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 15.871 ; 15.871 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 16.177 ; 16.177 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 14.228 ; 14.228 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 13.927 ; 13.927 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 14.707 ; 14.707 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 17.060 ; 17.060 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 14.892 ; 14.892 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 14.480 ; 14.480 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 15.851 ; 15.851 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 14.034 ; 14.034 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 14.755 ; 14.755 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 17.463 ; 17.463 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 17.993 ; 17.993 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 12.278 ; 12.278 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 11.241 ; 11.241 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 12.454 ; 12.454 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 12.955 ; 12.955 ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Propagation Delay                                                       ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 18.087 ; 18.087 ; 18.087 ; 18.087 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 18.659 ; 18.659 ; 18.659 ; 18.659 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 19.688 ; 19.688 ; 19.688 ; 19.688 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 20.695 ; 20.695 ; 20.695 ; 20.695 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 18.452 ; 18.452 ; 18.452 ; 18.452 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 19.524 ; 19.524 ; 19.524 ; 19.524 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 19.352 ; 19.352 ; 19.352 ; 19.352 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 15.042 ; 15.042 ; 15.042 ; 15.042 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 15.435 ; 15.435 ; 15.435 ; 15.435 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 17.268 ; 17.268 ; 17.268 ; 17.268 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 16.663 ; 16.663 ; 16.663 ; 16.663 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 17.044 ; 17.044 ; 17.044 ; 17.044 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 17.061 ; 17.061 ; 17.061 ; 17.061 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 17.381 ; 17.381 ; 17.381 ; 17.381 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 17.039 ; 17.039 ; 17.039 ; 17.039 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 17.080 ; 17.080 ; 17.080 ; 17.080 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 17.071 ; 17.071 ; 17.071 ; 17.071 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 17.041 ; 17.041 ; 17.041 ; 17.041 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 17.984 ; 17.984 ; 17.984 ; 17.984 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 18.001 ; 18.001 ; 18.001 ; 18.001 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 17.963 ; 17.963 ; 17.963 ; 17.963 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 17.964 ; 17.964 ; 17.964 ; 17.964 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 17.926 ; 17.926 ; 17.926 ; 17.926 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 17.685 ; 17.685 ; 17.685 ; 17.685 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 17.680 ; 17.680 ; 17.680 ; 17.680 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 15.502 ; 15.502 ; 15.502 ; 15.502 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 15.712 ; 15.712 ; 15.712 ; 15.712 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 14.790 ; 14.790 ; 14.790 ; 14.790 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 15.521 ; 15.521 ; 15.521 ; 15.521 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 16.257 ; 16.257 ; 16.257 ; 16.257 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 16.490 ; 16.490 ; 16.490 ; 16.490 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 17.262 ; 17.262 ; 17.262 ; 17.262 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 19.672 ; 19.672 ; 19.672 ; 19.672 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 19.898 ; 19.898 ; 19.898 ; 19.898 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 19.656 ; 19.656 ; 19.656 ; 19.656 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 19.913 ; 19.913 ; 19.913 ; 19.913 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 19.904 ; 19.904 ; 19.904 ; 19.904 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 19.955 ; 19.955 ; 19.955 ; 19.955 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 19.647 ; 19.647 ; 19.647 ; 19.647 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 17.910 ; 17.910 ; 17.910 ; 17.910 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 17.611 ; 17.611 ; 17.611 ; 17.611 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 17.485 ; 17.485 ; 17.485 ; 17.485 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 17.598 ; 17.598 ; 17.598 ; 17.598 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 17.307 ; 17.307 ; 17.307 ; 17.307 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 17.321 ; 17.321 ; 17.321 ; 17.321 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 17.474 ; 17.474 ; 17.474 ; 17.474 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 15.583 ; 15.583 ; 15.583 ; 15.583 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 16.443 ; 16.443 ; 16.443 ; 16.443 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 16.505 ; 16.505 ; 16.505 ; 16.505 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 18.281 ; 18.281 ; 18.281 ; 18.281 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 19.988 ; 19.988 ; 19.988 ; 19.988 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 18.319 ; 18.319 ; 18.319 ; 18.319 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 18.094 ; 18.094 ; 18.094 ; 18.094 ;
; debug[0]   ; data[0]                ; 12.185 ; 12.185 ; 12.185 ; 12.185 ;
; debug[0]   ; data[1]                ; 12.049 ; 12.049 ; 12.049 ; 12.049 ;
; debug[0]   ; data[2]                ; 12.069 ; 12.069 ; 12.069 ; 12.069 ;
; debug[0]   ; data[3]                ; 13.135 ; 13.135 ; 13.135 ; 13.135 ;
; debug[0]   ; data[4]                ; 12.252 ; 12.252 ; 12.252 ; 12.252 ;
; debug[0]   ; data[5]                ; 13.384 ; 13.384 ; 13.384 ; 13.384 ;
; debug[0]   ; data[6]                ; 12.322 ; 12.322 ; 12.322 ; 12.322 ;
; debug[0]   ; data[7]                ; 12.979 ; 12.979 ; 12.979 ; 12.979 ;
; debug[0]   ; data[8]                ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; debug[0]   ; data[9]                ; 12.824 ; 12.824 ; 12.824 ; 12.824 ;
; debug[0]   ; data[10]               ; 11.901 ; 11.901 ; 11.901 ; 11.901 ;
; debug[0]   ; data[11]               ; 13.643 ; 13.643 ; 13.643 ; 13.643 ;
; debug[0]   ; data[12]               ; 15.847 ; 15.847 ; 15.847 ; 15.847 ;
; debug[0]   ; data[13]               ; 13.988 ; 13.988 ; 13.988 ; 13.988 ;
; debug[0]   ; data[14]               ; 15.117 ; 15.117 ; 15.117 ; 15.117 ;
; debug[0]   ; data[15]               ; 16.716 ; 16.716 ; 16.716 ; 16.716 ;
; debug[0]   ; data[16]               ; 16.451 ; 16.451 ; 16.451 ; 16.451 ;
; debug[0]   ; data[17]               ; 15.674 ; 15.674 ; 15.674 ; 15.674 ;
; debug[0]   ; data[18]               ; 15.832 ; 15.832 ; 15.832 ; 15.832 ;
; debug[0]   ; data[19]               ; 15.483 ; 15.483 ; 15.483 ; 15.483 ;
; debug[0]   ; data[20]               ; 16.576 ; 16.576 ; 16.576 ; 16.576 ;
; debug[0]   ; data[21]               ; 16.541 ; 16.541 ; 16.541 ; 16.541 ;
; debug[0]   ; data[22]               ; 15.469 ; 15.469 ; 15.469 ; 15.469 ;
; debug[0]   ; data[23]               ; 15.521 ; 15.521 ; 15.521 ; 15.521 ;
; debug[0]   ; data[24]               ; 13.381 ; 13.381 ; 13.381 ; 13.381 ;
; debug[0]   ; data[25]               ; 16.108 ; 16.108 ; 16.108 ; 16.108 ;
; debug[0]   ; data[26]               ; 17.348 ; 17.348 ; 17.348 ; 17.348 ;
; debug[0]   ; data[27]               ; 18.686 ; 18.686 ; 18.686 ; 18.686 ;
; debug[0]   ; data[28]               ; 12.060 ; 12.060 ; 12.060 ; 12.060 ;
; debug[0]   ; data[29]               ; 13.897 ; 13.897 ; 13.897 ; 13.897 ;
; debug[0]   ; data[30]               ; 12.696 ; 12.696 ; 12.696 ; 12.696 ;
; debug[0]   ; data[31]               ; 12.402 ; 12.402 ; 12.402 ; 12.402 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 17.520 ; 17.520 ; 17.520 ; 17.520 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 18.092 ; 18.092 ; 18.092 ; 18.092 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 19.121 ; 19.121 ; 19.121 ; 19.121 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 20.128 ; 20.128 ; 20.128 ; 20.128 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 17.885 ; 17.885 ; 17.885 ; 17.885 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 18.957 ; 18.957 ; 18.957 ; 18.957 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 18.785 ; 18.785 ; 18.785 ; 18.785 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 15.518 ; 15.518 ; 15.518 ; 15.518 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 17.041 ; 17.041 ; 17.041 ; 17.041 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 15.656 ; 15.656 ; 15.656 ; 15.656 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 15.911 ; 15.911 ; 15.911 ; 15.911 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 17.744 ; 17.744 ; 17.744 ; 17.744 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 17.139 ; 17.139 ; 17.139 ; 17.139 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 16.666 ; 16.666 ; 16.666 ; 16.666 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 16.418 ; 16.418 ; 16.418 ; 16.418 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 16.435 ; 16.435 ; 16.435 ; 16.435 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 16.755 ; 16.755 ; 16.755 ; 16.755 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 16.413 ; 16.413 ; 16.413 ; 16.413 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 16.454 ; 16.454 ; 16.454 ; 16.454 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 16.445 ; 16.445 ; 16.445 ; 16.445 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 16.415 ; 16.415 ; 16.415 ; 16.415 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 17.204 ; 17.204 ; 17.204 ; 17.204 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 17.221 ; 17.221 ; 17.221 ; 17.221 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 17.183 ; 17.183 ; 17.183 ; 17.183 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 17.184 ; 17.184 ; 17.184 ; 17.184 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 17.146 ; 17.146 ; 17.146 ; 17.146 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 16.905 ; 16.905 ; 16.905 ; 16.905 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 16.900 ; 16.900 ; 16.900 ; 16.900 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 16.003 ; 16.003 ; 16.003 ; 16.003 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 16.213 ; 16.213 ; 16.213 ; 16.213 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 15.291 ; 15.291 ; 15.291 ; 15.291 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 16.022 ; 16.022 ; 16.022 ; 16.022 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 16.758 ; 16.758 ; 16.758 ; 16.758 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 16.991 ; 16.991 ; 16.991 ; 16.991 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 17.763 ; 17.763 ; 17.763 ; 17.763 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 19.900 ; 19.900 ; 19.900 ; 19.900 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 20.126 ; 20.126 ; 20.126 ; 20.126 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 19.884 ; 19.884 ; 19.884 ; 19.884 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 20.141 ; 20.141 ; 20.141 ; 20.141 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 20.132 ; 20.132 ; 20.132 ; 20.132 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 20.183 ; 20.183 ; 20.183 ; 20.183 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 19.875 ; 19.875 ; 19.875 ; 19.875 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 17.342 ; 17.342 ; 17.342 ; 17.342 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 17.010 ; 17.010 ; 17.010 ; 17.010 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 16.914 ; 16.914 ; 16.914 ; 16.914 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 17.032 ; 17.032 ; 17.032 ; 17.032 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 16.715 ; 16.715 ; 16.715 ; 16.715 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 16.750 ; 16.750 ; 16.750 ; 16.750 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 16.908 ; 16.908 ; 16.908 ; 16.908 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 16.121 ; 16.121 ; 16.121 ; 16.121 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 16.981 ; 16.981 ; 16.981 ; 16.981 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 17.043 ; 17.043 ; 17.043 ; 17.043 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 18.819 ; 18.819 ; 18.819 ; 18.819 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 20.526 ; 20.526 ; 20.526 ; 20.526 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 18.857 ; 18.857 ; 18.857 ; 18.857 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 18.632 ; 18.632 ; 18.632 ; 18.632 ;
; debug[1]   ; data[0]                ; 11.957 ; 11.957 ; 11.957 ; 11.957 ;
; debug[1]   ; data[1]                ; 11.942 ; 11.942 ; 11.942 ; 11.942 ;
; debug[1]   ; data[2]                ; 12.230 ; 12.230 ; 12.230 ; 12.230 ;
; debug[1]   ; data[3]                ; 13.611 ; 13.611 ; 13.611 ; 13.611 ;
; debug[1]   ; data[4]                ; 12.756 ; 12.756 ; 12.756 ; 12.756 ;
; debug[1]   ; data[5]                ; 12.708 ; 12.708 ; 12.708 ; 12.708 ;
; debug[1]   ; data[6]                ; 12.823 ; 12.823 ; 12.823 ; 12.823 ;
; debug[1]   ; data[7]                ; 12.459 ; 12.459 ; 12.459 ; 12.459 ;
; debug[1]   ; data[8]                ; 12.465 ; 12.465 ; 12.465 ; 12.465 ;
; debug[1]   ; data[9]                ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; debug[1]   ; data[10]               ; 12.217 ; 12.217 ; 12.217 ; 12.217 ;
; debug[1]   ; data[11]               ; 14.181 ; 14.181 ; 14.181 ; 14.181 ;
; debug[1]   ; data[12]               ; 15.503 ; 15.503 ; 15.503 ; 15.503 ;
; debug[1]   ; data[13]               ; 13.264 ; 13.264 ; 13.264 ; 13.264 ;
; debug[1]   ; data[14]               ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; debug[1]   ; data[15]               ; 16.090 ; 16.090 ; 16.090 ; 16.090 ;
; debug[1]   ; data[16]               ; 15.671 ; 15.671 ; 15.671 ; 15.671 ;
; debug[1]   ; data[17]               ; 14.872 ; 14.872 ; 14.872 ; 14.872 ;
; debug[1]   ; data[18]               ; 15.207 ; 15.207 ; 15.207 ; 15.207 ;
; debug[1]   ; data[19]               ; 14.952 ; 14.952 ; 14.952 ; 14.952 ;
; debug[1]   ; data[20]               ; 16.201 ; 16.201 ; 16.201 ; 16.201 ;
; debug[1]   ; data[21]               ; 15.866 ; 15.866 ; 15.866 ; 15.866 ;
; debug[1]   ; data[22]               ; 15.454 ; 15.454 ; 15.454 ; 15.454 ;
; debug[1]   ; data[23]               ; 15.751 ; 15.751 ; 15.751 ; 15.751 ;
; debug[1]   ; data[24]               ; 13.585 ; 13.585 ; 13.585 ; 13.585 ;
; debug[1]   ; data[25]               ; 15.543 ; 15.543 ; 15.543 ; 15.543 ;
; debug[1]   ; data[26]               ; 17.553 ; 17.553 ; 17.553 ; 17.553 ;
; debug[1]   ; data[27]               ; 18.914 ; 18.914 ; 18.914 ; 18.914 ;
; debug[1]   ; data[28]               ; 11.336 ; 11.336 ; 11.336 ; 11.336 ;
; debug[1]   ; data[29]               ; 13.330 ; 13.330 ; 13.330 ; 13.330 ;
; debug[1]   ; data[30]               ; 12.212 ; 12.212 ; 12.212 ; 12.212 ;
; debug[1]   ; data[31]               ; 11.952 ; 11.952 ; 11.952 ; 11.952 ;
+------------+------------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------+
; Minimum Propagation Delay                                               ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 13.745 ; 13.745 ; 13.745 ; 13.745 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 14.317 ; 14.317 ; 14.317 ; 14.317 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 15.344 ; 15.344 ; 15.344 ; 15.344 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 16.346 ; 16.346 ; 16.346 ; 16.346 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 14.087 ; 14.087 ; 14.087 ; 14.087 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 15.170 ; 15.170 ; 15.170 ; 15.170 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 15.002 ; 15.002 ; 15.002 ; 15.002 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 13.083 ; 13.083 ; 13.083 ; 13.083 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 14.592 ; 14.592 ; 14.592 ; 14.592 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 13.224 ; 13.224 ; 13.224 ; 13.224 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 13.475 ; 13.475 ; 13.475 ; 13.475 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 15.308 ; 15.308 ; 15.308 ; 15.308 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 14.706 ; 14.706 ; 14.706 ; 14.706 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 14.233 ; 14.233 ; 14.233 ; 14.233 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 14.777 ; 14.777 ; 14.777 ; 14.777 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 14.790 ; 14.790 ; 14.790 ; 14.790 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 15.111 ; 15.111 ; 15.111 ; 15.111 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 14.769 ; 14.769 ; 14.769 ; 14.769 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 14.809 ; 14.809 ; 14.809 ; 14.809 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 14.801 ; 14.801 ; 14.801 ; 14.801 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 14.771 ; 14.771 ; 14.771 ; 14.771 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 14.427 ; 14.427 ; 14.427 ; 14.427 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 14.435 ; 14.435 ; 14.435 ; 14.435 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 14.413 ; 14.413 ; 14.413 ; 14.413 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 14.407 ; 14.407 ; 14.407 ; 14.407 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 14.399 ; 14.399 ; 14.399 ; 14.399 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 14.131 ; 14.131 ; 14.131 ; 14.131 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 14.117 ; 14.117 ; 14.117 ; 14.117 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 14.453 ; 14.453 ; 14.453 ; 14.453 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 14.662 ; 14.662 ; 14.662 ; 14.662 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 13.741 ; 13.741 ; 13.741 ; 13.741 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 14.470 ; 14.470 ; 14.470 ; 14.470 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 15.208 ; 15.208 ; 15.208 ; 15.208 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 15.442 ; 15.442 ; 15.442 ; 15.442 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 16.214 ; 16.214 ; 16.214 ; 16.214 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 15.516 ; 15.516 ; 15.516 ; 15.516 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 15.786 ; 15.786 ; 15.786 ; 15.786 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 15.513 ; 15.513 ; 15.513 ; 15.513 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 15.763 ; 15.763 ; 15.763 ; 15.763 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 15.754 ; 15.754 ; 15.754 ; 15.754 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 15.800 ; 15.800 ; 15.800 ; 15.800 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 15.492 ; 15.492 ; 15.492 ; 15.492 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 15.018 ; 15.018 ; 15.018 ; 15.018 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 14.718 ; 14.718 ; 14.718 ; 14.718 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 14.596 ; 14.596 ; 14.596 ; 14.596 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 14.706 ; 14.706 ; 14.706 ; 14.706 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 14.413 ; 14.413 ; 14.413 ; 14.413 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 14.431 ; 14.431 ; 14.431 ; 14.431 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 14.580 ; 14.580 ; 14.580 ; 14.580 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 11.621 ; 11.621 ; 11.621 ; 11.621 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 12.440 ; 12.440 ; 12.440 ; 12.440 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 12.532 ; 12.532 ; 12.532 ; 12.532 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 14.308 ; 14.308 ; 14.308 ; 14.308 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 16.019 ; 16.019 ; 16.019 ; 16.019 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 14.349 ; 14.349 ; 14.349 ; 14.349 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 14.121 ; 14.121 ; 14.121 ; 14.121 ;
; debug[0]   ; data[0]                ; 11.321 ; 11.321 ; 11.321 ; 11.321 ;
; debug[0]   ; data[1]                ; 12.049 ; 12.049 ; 12.049 ; 12.049 ;
; debug[0]   ; data[2]                ; 11.678 ; 11.678 ; 11.678 ; 11.678 ;
; debug[0]   ; data[3]                ; 13.135 ; 13.135 ; 13.135 ; 13.135 ;
; debug[0]   ; data[4]                ; 11.584 ; 11.584 ; 11.584 ; 11.584 ;
; debug[0]   ; data[5]                ; 13.384 ; 13.384 ; 13.384 ; 13.384 ;
; debug[0]   ; data[6]                ; 11.623 ; 11.623 ; 11.623 ; 11.623 ;
; debug[0]   ; data[7]                ; 12.979 ; 12.979 ; 12.979 ; 12.979 ;
; debug[0]   ; data[8]                ; 12.321 ; 12.321 ; 12.321 ; 12.321 ;
; debug[0]   ; data[9]                ; 12.824 ; 12.824 ; 12.824 ; 12.824 ;
; debug[0]   ; data[10]               ; 11.214 ; 11.214 ; 11.214 ; 11.214 ;
; debug[0]   ; data[11]               ; 13.643 ; 13.643 ; 13.643 ; 13.643 ;
; debug[0]   ; data[12]               ; 15.449 ; 15.449 ; 15.449 ; 15.449 ;
; debug[0]   ; data[13]               ; 13.988 ; 13.988 ; 13.988 ; 13.988 ;
; debug[0]   ; data[14]               ; 14.593 ; 14.593 ; 14.593 ; 14.593 ;
; debug[0]   ; data[15]               ; 16.716 ; 16.716 ; 16.716 ; 16.716 ;
; debug[0]   ; data[16]               ; 14.719 ; 14.719 ; 14.719 ; 14.719 ;
; debug[0]   ; data[17]               ; 15.674 ; 15.674 ; 15.674 ; 15.674 ;
; debug[0]   ; data[18]               ; 13.934 ; 13.934 ; 13.934 ; 13.934 ;
; debug[0]   ; data[19]               ; 15.483 ; 15.483 ; 15.483 ; 15.483 ;
; debug[0]   ; data[20]               ; 16.218 ; 16.218 ; 16.218 ; 16.218 ;
; debug[0]   ; data[21]               ; 16.541 ; 16.541 ; 16.541 ; 16.541 ;
; debug[0]   ; data[22]               ; 14.527 ; 14.527 ; 14.527 ; 14.527 ;
; debug[0]   ; data[23]               ; 15.521 ; 15.521 ; 15.521 ; 15.521 ;
; debug[0]   ; data[24]               ; 13.290 ; 13.290 ; 13.290 ; 13.290 ;
; debug[0]   ; data[25]               ; 16.108 ; 16.108 ; 16.108 ; 16.108 ;
; debug[0]   ; data[26]               ; 16.676 ; 16.676 ; 16.676 ; 16.676 ;
; debug[0]   ; data[27]               ; 18.686 ; 18.686 ; 18.686 ; 18.686 ;
; debug[0]   ; data[28]               ; 11.397 ; 11.397 ; 11.397 ; 11.397 ;
; debug[0]   ; data[29]               ; 13.897 ; 13.897 ; 13.897 ; 13.897 ;
; debug[0]   ; data[30]               ; 12.166 ; 12.166 ; 12.166 ; 12.166 ;
; debug[0]   ; data[31]               ; 12.402 ; 12.402 ; 12.402 ; 12.402 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 12.845 ; 12.845 ; 12.845 ; 12.845 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 13.417 ; 13.417 ; 13.417 ; 13.417 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 14.444 ; 14.444 ; 14.444 ; 14.444 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 15.456 ; 15.456 ; 15.456 ; 15.456 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 13.215 ; 13.215 ; 13.215 ; 13.215 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 14.282 ; 14.282 ; 14.282 ; 14.282 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 14.109 ; 14.109 ; 14.109 ; 14.109 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 13.063 ; 13.063 ; 13.063 ; 13.063 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 14.586 ; 14.586 ; 14.586 ; 14.586 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 13.201 ; 13.201 ; 13.201 ; 13.201 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 13.456 ; 13.456 ; 13.456 ; 13.456 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 15.289 ; 15.289 ; 15.289 ; 15.289 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 14.684 ; 14.684 ; 14.684 ; 14.684 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 14.211 ; 14.211 ; 14.211 ; 14.211 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 13.386 ; 13.386 ; 13.386 ; 13.386 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 13.399 ; 13.399 ; 13.399 ; 13.399 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 13.720 ; 13.720 ; 13.720 ; 13.720 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 13.378 ; 13.378 ; 13.378 ; 13.378 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 13.418 ; 13.418 ; 13.418 ; 13.418 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 13.410 ; 13.410 ; 13.410 ; 13.410 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 13.380 ; 13.380 ; 13.380 ; 13.380 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 14.259 ; 14.259 ; 14.259 ; 14.259 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 14.276 ; 14.276 ; 14.276 ; 14.276 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 14.244 ; 14.244 ; 14.244 ; 14.244 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 14.241 ; 14.241 ; 14.241 ; 14.241 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 14.232 ; 14.232 ; 14.232 ; 14.232 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 13.963 ; 13.963 ; 13.963 ; 13.963 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 13.954 ; 13.954 ; 13.954 ; 13.954 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 12.903 ; 12.903 ; 12.903 ; 12.903 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 13.084 ; 13.084 ; 13.084 ; 13.084 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 12.165 ; 12.165 ; 12.165 ; 12.165 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 12.920 ; 12.920 ; 12.920 ; 12.920 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 13.660 ; 13.660 ; 13.660 ; 13.660 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 13.901 ; 13.901 ; 13.901 ; 13.901 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 14.643 ; 14.643 ; 14.643 ; 14.643 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 15.811 ; 15.811 ; 15.811 ; 15.811 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 16.081 ; 16.081 ; 16.081 ; 16.081 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 15.808 ; 15.808 ; 15.808 ; 15.808 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 16.058 ; 16.058 ; 16.058 ; 16.058 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 16.049 ; 16.049 ; 16.049 ; 16.049 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 16.095 ; 16.095 ; 16.095 ; 16.095 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 15.787 ; 15.787 ; 15.787 ; 15.787 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 15.945 ; 15.945 ; 15.945 ; 15.945 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 15.645 ; 15.645 ; 15.645 ; 15.645 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 15.523 ; 15.523 ; 15.523 ; 15.523 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 15.633 ; 15.633 ; 15.633 ; 15.633 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 15.340 ; 15.340 ; 15.340 ; 15.340 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 15.358 ; 15.358 ; 15.358 ; 15.358 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 15.507 ; 15.507 ; 15.507 ; 15.507 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 12.624 ; 12.624 ; 12.624 ; 12.624 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 13.443 ; 13.443 ; 13.443 ; 13.443 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 13.535 ; 13.535 ; 13.535 ; 13.535 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 15.311 ; 15.311 ; 15.311 ; 15.311 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 17.022 ; 17.022 ; 17.022 ; 17.022 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 15.352 ; 15.352 ; 15.352 ; 15.352 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 15.124 ; 15.124 ; 15.124 ; 15.124 ;
; debug[1]   ; data[0]                ; 11.957 ; 11.957 ; 11.957 ; 11.957 ;
; debug[1]   ; data[1]                ; 11.280 ; 11.280 ; 11.280 ; 11.280 ;
; debug[1]   ; data[2]                ; 12.230 ; 12.230 ; 12.230 ; 12.230 ;
; debug[1]   ; data[3]                ; 11.156 ; 11.156 ; 11.156 ; 11.156 ;
; debug[1]   ; data[4]                ; 12.756 ; 12.756 ; 12.756 ; 12.756 ;
; debug[1]   ; data[5]                ; 11.569 ; 11.569 ; 11.569 ; 11.569 ;
; debug[1]   ; data[6]                ; 12.823 ; 12.823 ; 12.823 ; 12.823 ;
; debug[1]   ; data[7]                ; 10.494 ; 10.494 ; 10.494 ; 10.494 ;
; debug[1]   ; data[8]                ; 12.465 ; 12.465 ; 12.465 ; 12.465 ;
; debug[1]   ; data[9]                ; 11.815 ; 11.815 ; 11.815 ; 11.815 ;
; debug[1]   ; data[10]               ; 12.217 ; 12.217 ; 12.217 ; 12.217 ;
; debug[1]   ; data[11]               ; 10.787 ; 10.787 ; 10.787 ; 10.787 ;
; debug[1]   ; data[12]               ; 15.503 ; 15.503 ; 15.503 ; 15.503 ;
; debug[1]   ; data[13]               ; 12.597 ; 12.597 ; 12.597 ; 12.597 ;
; debug[1]   ; data[14]               ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; debug[1]   ; data[15]               ; 14.709 ; 14.709 ; 14.709 ; 14.709 ;
; debug[1]   ; data[16]               ; 15.671 ; 15.671 ; 15.671 ; 15.671 ;
; debug[1]   ; data[17]               ; 13.681 ; 13.681 ; 13.681 ; 13.681 ;
; debug[1]   ; data[18]               ; 15.207 ; 15.207 ; 15.207 ; 15.207 ;
; debug[1]   ; data[19]               ; 14.249 ; 14.249 ; 14.249 ; 14.249 ;
; debug[1]   ; data[20]               ; 16.201 ; 16.201 ; 16.201 ; 16.201 ;
; debug[1]   ; data[21]               ; 14.742 ; 14.742 ; 14.742 ; 14.742 ;
; debug[1]   ; data[22]               ; 15.454 ; 15.454 ; 15.454 ; 15.454 ;
; debug[1]   ; data[23]               ; 15.359 ; 15.359 ; 15.359 ; 15.359 ;
; debug[1]   ; data[24]               ; 13.585 ; 13.585 ; 13.585 ; 13.585 ;
; debug[1]   ; data[25]               ; 14.179 ; 14.179 ; 14.179 ; 14.179 ;
; debug[1]   ; data[26]               ; 17.553 ; 17.553 ; 17.553 ; 17.553 ;
; debug[1]   ; data[27]               ; 17.693 ; 17.693 ; 17.693 ; 17.693 ;
; debug[1]   ; data[28]               ; 11.336 ; 11.336 ; 11.336 ; 11.336 ;
; debug[1]   ; data[29]               ; 11.290 ; 11.290 ; 11.290 ; 11.290 ;
; debug[1]   ; data[30]               ; 12.212 ; 12.212 ; 12.212 ; 12.212 ;
; debug[1]   ; data[31]               ; 11.132 ; 11.132 ; 11.132 ; 11.132 ;
+------------+------------------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.826 ; -753.956      ;
; clk_rom ; -1.460 ; -56.783       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.319 ; 0.000         ;
; clk_rom ; 0.427 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -737.322            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.826 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.824      ;
; -5.826 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.824      ;
; -5.826 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.824      ;
; -5.826 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.824      ;
; -5.816 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.814      ;
; -5.816 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.814      ;
; -5.816 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.814      ;
; -5.816 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.814      ;
; -5.809 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.807      ;
; -5.809 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.807      ;
; -5.809 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.807      ;
; -5.809 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.807      ;
; -5.799 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.813      ;
; -5.799 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.018     ; 6.813      ;
; -5.799 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.813      ;
; -5.799 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.813      ;
; -5.796 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.794      ;
; -5.796 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.794      ;
; -5.796 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.794      ;
; -5.796 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.794      ;
; -5.729 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.743      ;
; -5.729 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.018     ; 6.743      ;
; -5.729 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.743      ;
; -5.729 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.018     ; 6.743      ;
; -5.727 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.729      ;
; -5.727 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.729      ;
; -5.727 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.729      ;
; -5.727 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.729      ;
; -5.727 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.729      ;
; -5.723 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.749      ;
; -5.723 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.749      ;
; -5.723 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.749      ;
; -5.717 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.719      ;
; -5.717 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.719      ;
; -5.717 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.719      ;
; -5.717 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.719      ;
; -5.717 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.719      ;
; -5.713 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.751      ;
; -5.713 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.751      ;
; -5.713 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.751      ;
; -5.713 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.751      ;
; -5.713 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.751      ;
; -5.713 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.739      ;
; -5.713 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.739      ;
; -5.713 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.739      ;
; -5.710 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.712      ;
; -5.710 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.712      ;
; -5.710 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.712      ;
; -5.710 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.712      ;
; -5.710 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.712      ;
; -5.706 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.728      ;
; -5.706 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.728      ;
; -5.706 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.728      ;
; -5.706 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.010     ; 6.728      ;
; -5.706 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.732      ;
; -5.706 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.732      ;
; -5.706 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.732      ;
; -5.703 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.741      ;
; -5.703 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.741      ;
; -5.703 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.741      ;
; -5.703 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.741      ;
; -5.703 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.741      ;
; -5.702 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.738      ;
; -5.702 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.738      ;
; -5.702 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.738      ;
; -5.702 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.738      ;
; -5.702 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.738      ;
; -5.700 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.718      ;
; -5.700 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.718      ;
; -5.700 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.718      ;
; -5.700 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.014     ; 6.718      ;
; -5.700 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.014     ; 6.718      ;
; -5.697 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.699      ;
; -5.697 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.699      ;
; -5.697 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.699      ;
; -5.697 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.699      ;
; -5.697 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.030     ; 6.699      ;
; -5.696 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.734      ;
; -5.696 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.734      ;
; -5.696 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.734      ;
; -5.696 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; 0.006      ; 6.734      ;
; -5.696 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.006      ; 6.734      ;
; -5.696 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.738      ;
; -5.696 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.010      ; 6.738      ;
; -5.696 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.010      ; 6.738      ;
; -5.693 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.719      ;
; -5.693 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.719      ;
; -5.693 ; mips_control:ctr_mips|pstate.andi_ex_st   ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.719      ;
; -5.692 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.728      ;
; -5.692 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.728      ;
; -5.692 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.728      ;
; -5.692 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.728      ;
; -5.692 ; mips_control:ctr_mips|pstate.ori_ex_st    ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.728      ;
; -5.690 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.688      ;
; -5.690 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.034     ; 6.688      ;
; -5.690 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.688      ;
; -5.690 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.034     ; 6.688      ;
; -5.686 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.022      ; 6.740      ;
; -5.686 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.022      ; 6.740      ;
; -5.686 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; 0.022      ; 6.740      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -0.464 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.704      ;
; -0.437 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.239      ; 1.675      ;
; -0.434 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.239      ; 1.672      ;
; -0.429 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.669      ;
; -0.414 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.654      ;
; -0.399 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.334      ; 1.732      ;
; -0.378 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.618      ;
; -0.367 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.306      ; 1.672      ;
; -0.343 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.306      ; 1.648      ;
; -0.341 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.581      ;
; -0.337 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.239      ; 1.575      ;
; -0.323 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.563      ;
; -0.322 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.311      ; 1.632      ;
; -0.316 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.292      ; 1.607      ;
; -0.313 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.306      ; 1.618      ;
; -0.301 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.334      ; 1.634      ;
; -0.301 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.290      ; 1.590      ;
; -0.300 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.540      ;
; -0.296 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.290      ; 1.585      ;
; -0.295 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.290      ; 1.584      ;
; -0.290 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.311      ; 1.600      ;
; -0.289 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.239      ; 1.527      ;
; -0.288 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.304      ; 1.591      ;
; -0.286 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.334      ; 1.619      ;
; -0.285 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.304      ; 1.588      ;
; -0.280 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.292      ; 1.571      ;
; -0.279 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.278      ; 1.556      ;
; -0.278 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.306      ; 1.583      ;
; -0.277 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.517      ;
; -0.277 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.278      ; 1.554      ;
; -0.261 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.333      ; 1.593      ;
; -0.252 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.335      ; 1.586      ;
; -0.250 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.334      ; 1.583      ;
; -0.249 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.332      ; 1.580      ;
; -0.249 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.334      ; 1.582      ;
; -0.241 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.304      ; 1.544      ;
; -0.237 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.332      ; 1.568      ;
; -0.234 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.306      ; 1.539      ;
; -0.230 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.332      ; 1.561      ;
; -0.229 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.469      ;
; -0.229 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.306      ; 1.534      ;
; -0.218 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.304      ; 1.521      ;
; -0.214 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.318      ; 1.531      ;
; -0.209 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.306      ; 1.514      ;
; -0.206 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.239      ; 1.444      ;
; -0.201 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.441      ;
; -0.199 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.439      ;
; -0.199 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.439      ;
; -0.197 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.333      ; 1.529      ;
; -0.197 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.437      ;
; -0.197 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.334      ; 1.530      ;
; -0.197 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.332      ; 1.528      ;
; -0.195 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.435      ;
; -0.193 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.239      ; 1.431      ;
; -0.186 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.311      ; 1.496      ;
; -0.184 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.335      ; 1.518      ;
; -0.183 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.332      ; 1.514      ;
; -0.181 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.306      ; 1.486      ;
; -0.180 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.420      ;
; -0.178 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.241      ; 1.418      ;
; -0.174 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.239      ; 1.412      ;
; -0.174 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.275      ; 1.448      ;
; -0.173 ; reg:pc|sr_out[4]                                                                                             ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.281      ; 1.453      ;
; -0.172 ; mips_control:ctr_mips|pstate.stregbyte_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.334      ; 1.505      ;
; -0.172 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.304      ; 1.475      ;
; -0.172 ; mips_control:ctr_mips|pstate.streghalf_st                                                                    ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.293      ; 1.464      ;
; -0.169 ; regbuf:regULA|sr_out[0]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.306      ; 1.474      ;
; -0.166 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.239      ; 1.404      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.319 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.472      ;
; 0.349 ; breg:bcoreg|breg32_rtl_0_bypass[11]       ; regbuf:rgB|sr_out[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.313      ; 0.814      ;
; 0.366 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.370 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.393 ; breg:bcoreg|breg32_rtl_0_bypass[65]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.264      ; 0.809      ;
; 0.397 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.040     ; 0.509      ;
; 0.408 ; breg:bcoreg|breg32_rtl_0_bypass[39]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.267      ; 0.827      ;
; 0.414 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.791      ;
; 0.415 ; breg:bcoreg|breg32_rtl_0_bypass[35]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.273      ; 0.840      ;
; 0.433 ; breg:bcoreg|breg32_rtl_0_bypass[37]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.313      ; 0.898      ;
; 0.444 ; breg:bcoreg|breg32_rtl_0_bypass[65]       ; regbuf:rgB|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.244      ; 0.840      ;
; 0.445 ; breg:bcoreg|breg32_rtl_1_bypass[73]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.126      ; 0.723      ;
; 0.454 ; breg:bcoreg|breg32_rtl_0_bypass[25]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.338      ; 0.944      ;
; 0.460 ; breg:bcoreg|breg32_rtl_0_bypass[37]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; 0.344      ; 0.956      ;
; 0.494 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.065      ; 0.711      ;
; 0.497 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.041     ; 0.608      ;
; 0.506 ; regbuf:regULA|sr_out[6]                   ; reg:pc|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.053      ; 0.711      ;
; 0.518 ; breg:bcoreg|breg32_rtl_0_bypass[27]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.232      ; 0.902      ;
; 0.523 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 0.697      ;
; 0.524 ; breg:bcoreg|breg32_rtl_0_bypass[29]       ; regbuf:rgA|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.232      ; 0.908      ;
; 0.535 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.030     ; 0.657      ;
; 0.537 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.558 ; breg:bcoreg|breg32_rtl_0_bypass[53]       ; regbuf:rgB|sr_out[21]                                                                              ; clk          ; clk         ; 0.000        ; 0.019      ; 0.729      ;
; 0.559 ; breg:bcoreg|breg32_rtl_0_bypass[49]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.136      ; 0.847      ;
; 0.559 ; breg:bcoreg|breg32_rtl_0_bypass[49]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.136      ; 0.847      ;
; 0.562 ; breg:bcoreg|breg32_rtl_0_bypass[55]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.222      ; 0.936      ;
; 0.563 ; breg:bcoreg|breg32_rtl_0_bypass[31]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.317      ; 1.032      ;
; 0.568 ; regbuf:regULA|sr_out[30]                  ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.010      ; 0.730      ;
; 0.569 ; breg:bcoreg|breg32_rtl_0_bypass[27]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.218      ; 0.939      ;
; 0.573 ; breg:bcoreg|breg32_rtl_0_bypass[41]       ; regbuf:rgB|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.338      ; 1.063      ;
; 0.601 ; breg:bcoreg|breg32_rtl_0_bypass[41]       ; regbuf:rgA|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; 0.376      ; 1.129      ;
; 0.603 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.331      ; 1.086      ;
; 0.608 ; breg:bcoreg|breg32_rtl_0_bypass[29]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.232      ; 0.992      ;
; 0.610 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.763      ;
; 0.612 ; breg:bcoreg|breg32_rtl_0_bypass[59]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.194      ; 0.958      ;
; 0.619 ; breg:bcoreg|breg32_rtl_0_bypass[23]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.233      ; 1.004      ;
; 0.621 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.349      ; 1.108      ;
; 0.624 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.857      ;
; 0.624 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.343      ; 1.119      ;
; 0.626 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.108      ; 0.872      ;
; 0.629 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.349      ; 1.116      ;
; 0.630 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.349      ; 1.117      ;
; 0.641 ; breg:bcoreg|breg32_rtl_0_bypass[19]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.214      ; 1.007      ;
; 0.641 ; breg:bcoreg|breg32_rtl_0_bypass[33]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.165      ; 0.958      ;
; 0.643 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.112      ; 0.893      ;
; 0.649 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 0.779      ;
; 0.652 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 0.782      ;
; 0.652 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; -0.022     ; 0.782      ;
; 0.653 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.239      ; 1.030      ;
; 0.658 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.239      ; 1.035      ;
; 0.658 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.800      ;
; 0.659 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.239      ; 1.036      ;
; 0.660 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.802      ;
; 0.662 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.052      ;
; 0.662 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.804      ;
; 0.663 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.053      ;
; 0.663 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.252      ; 1.053      ;
; 0.663 ; breg:bcoreg|breg32_rtl_0_bypass[23]       ; regbuf:rgA|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.239      ; 1.054      ;
; 0.665 ; breg:bcoreg|breg32_rtl_0_bypass[63]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.258      ; 1.075      ;
; 0.667 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.809      ;
; 0.668 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.239      ; 1.045      ;
; 0.668 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.810      ;
; 0.673 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.063      ;
; 0.674 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.094      ; 0.906      ;
; 0.675 ; breg:bcoreg|breg32_rtl_0_bypass[67]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.317      ; 1.144      ;
; 0.678 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.897      ;
; 0.678 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.068      ;
; 0.678 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ; clk          ; clk         ; 0.000        ; 0.252      ; 1.068      ;
; 0.678 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.094      ; 0.910      ;
; 0.679 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.830      ;
; 0.689 ; breg:bcoreg|breg32_rtl_0_bypass[31]       ; regbuf:rgA|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.395      ; 1.236      ;
; 0.693 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.349      ; 1.180      ;
; 0.696 ; breg:bcoreg|breg32_rtl_0_bypass[33]       ; regbuf:rgB|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.136      ; 0.984      ;
; 0.698 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.121      ; 0.957      ;
; 0.699 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ; clk          ; clk         ; 0.000        ; 0.239      ; 1.076      ;
; 0.701 ; regbuf:rdm|sr_out[4]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.920      ;
; 0.703 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; -0.051     ; 0.804      ;
; 0.704 ; breg:bcoreg|breg32_rtl_0_bypass[39]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.212      ; 1.068      ;
; 0.706 ; breg:bcoreg|breg32_rtl_0_bypass[63]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.264      ; 1.122      ;
; 0.712 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.349      ; 1.199      ;
; 0.713 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.860      ;
; 0.713 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.866      ;
; 0.716 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.232      ; 1.100      ;
; 0.720 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_0_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.007     ; 0.865      ;
; 0.721 ; breg:bcoreg|breg32_rtl_0_bypass[57]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.136      ; 1.009      ;
; 0.724 ; regbuf:rdm|sr_out[15]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ; clk          ; clk         ; 0.000        ; 0.109      ; 0.971      ;
; 0.724 ; mips_control:ctr_mips|pstate.ldreghalf_st ; regbuf:rdm|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.866      ;
; 0.724 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ; clk          ; clk         ; 0.000        ; 0.134      ; 0.996      ;
; 0.728 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.362      ; 1.228      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[15]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[16]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
; 0.731 ; mips_control:ctr_mips|pstate.ldregbyte_st ; regbuf:rdm|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.873      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                             ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.427 ; regbuf:rgB|sr_out[20]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.320      ; 0.885      ;
; 0.429 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 0.901      ;
; 0.431 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 0.903      ;
; 0.446 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 0.918      ;
; 0.448 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 0.920      ;
; 0.450 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 0.922      ;
; 0.450 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 0.922      ;
; 0.452 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 0.924      ;
; 0.480 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 0.952      ;
; 0.505 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 0.977      ;
; 0.512 ; regbuf:rgB|sr_out[16]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.320      ; 0.970      ;
; 0.514 ; regbuf:rgB|sr_out[22]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.320      ; 0.972      ;
; 0.520 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 0.992      ;
; 0.523 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.316      ; 0.977      ;
; 0.531 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 1.003      ;
; 0.540 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 1.012      ;
; 0.540 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 0.974      ;
; 0.546 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 1.018      ;
; 0.554 ; regbuf:rgB|sr_out[3]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.304      ; 0.996      ;
; 0.556 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 0.988      ;
; 0.570 ; regbuf:rgB|sr_out[14]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.332      ; 1.040      ;
; 0.576 ; regbuf:rgB|sr_out[21]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.314      ; 1.028      ;
; 0.580 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 1.052      ;
; 0.585 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.019      ;
; 0.588 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.022      ;
; 0.590 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.022      ;
; 0.593 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.025      ;
; 0.593 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.027      ;
; 0.594 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.026      ;
; 0.615 ; regbuf:rgB|sr_out[11]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.304      ; 1.057      ;
; 0.634 ; regbuf:rgB|sr_out[7]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.309      ; 1.081      ;
; 0.637 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.301      ; 1.076      ;
; 0.643 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.292      ; 1.073      ;
; 0.643 ; regbuf:rgB|sr_out[13]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.336      ; 1.117      ;
; 0.645 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.079      ;
; 0.646 ; regbuf:rgB|sr_out[4]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.334      ; 1.118      ;
; 0.648 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.082      ;
; 0.649 ; regbuf:rgB|sr_out[0]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.336      ; 1.123      ;
; 0.652 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.086      ;
; 0.655 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.292      ; 1.085      ;
; 0.656 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.090      ;
; 0.659 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.316      ; 1.113      ;
; 0.660 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.092      ;
; 0.660 ; regbuf:rgB|sr_out[19]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.304      ; 1.102      ;
; 0.661 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.093      ;
; 0.661 ; regbuf:rgB|sr_out[9]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.316      ; 1.115      ;
; 0.666 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.098      ;
; 0.666 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.100      ;
; 0.667 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.101      ;
; 0.668 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.102      ;
; 0.669 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.101      ;
; 0.672 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.104      ;
; 0.672 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.106      ;
; 0.673 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.105      ;
; 0.676 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.110      ;
; 0.679 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.113      ;
; 0.681 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.113      ;
; 0.683 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.117      ;
; 0.683 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.115      ;
; 0.683 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.115      ;
; 0.684 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.301      ; 1.123      ;
; 0.684 ; regbuf:rgB|sr_out[28]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.330      ; 1.152      ;
; 0.689 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.121      ;
; 0.696 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.128      ;
; 0.701 ; regbuf:rgB|sr_out[14]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.330      ; 1.169      ;
; 0.701 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.135      ;
; 0.702 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.136      ;
; 0.703 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.137      ;
; 0.704 ; regbuf:rgB|sr_out[17]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.290      ; 1.132      ;
; 0.704 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.138      ;
; 0.707 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.139      ;
; 0.707 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.141      ;
; 0.708 ; regbuf:rgB|sr_out[18]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.255      ; 1.101      ;
; 0.708 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.140      ;
; 0.711 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.145      ;
; 0.714 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.148      ;
; 0.716 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.148      ;
; 0.716 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.329      ; 1.183      ;
; 0.717 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.293      ; 1.148      ;
; 0.718 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.150      ;
; 0.718 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.150      ;
; 0.720 ; regbuf:rgB|sr_out[11]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.306      ; 1.164      ;
; 0.720 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.152      ;
; 0.721 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.304      ; 1.163      ;
; 0.721 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.332      ; 1.191      ;
; 0.724 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.331      ; 1.193      ;
; 0.724 ; mips_control:ctr_mips|pstate.ldregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.156      ;
; 0.726 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.160      ;
; 0.727 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.304      ; 1.169      ;
; 0.728 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.304      ; 1.170      ;
; 0.728 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.331      ; 1.197      ;
; 0.730 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.304      ; 1.172      ;
; 0.731 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.304      ; 1.173      ;
; 0.732 ; regbuf:rgB|sr_out[1]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.318      ; 1.188      ;
; 0.733 ; regbuf:regULA|sr_out[0]                   ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.304      ; 1.175      ;
; 0.738 ; regbuf:rgB|sr_out[8]                      ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.332      ; 1.208      ;
; 0.738 ; regbuf:rgB|sr_out[12]                     ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.292      ; 1.168      ;
; 0.739 ; mips_control:ctr_mips|pstate.writemem_st  ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.294      ; 1.171      ;
; 0.746 ; mips_control:ctr_mips|pstate.stregbyte_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.332      ; 1.216      ;
; 0.749 ; mips_control:ctr_mips|pstate.streghalf_st ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.296      ; 1.183      ;
+-------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_mem:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_dbi1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.694 ; 3.694 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.701 ; -2.701 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 13.135 ; 13.135 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 12.067 ; 12.067 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 12.320 ; 12.320 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 12.712 ; 12.712 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 13.135 ; 13.135 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 12.198 ; 12.198 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 12.724 ; 12.724 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 12.567 ; 12.567 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 11.257 ; 11.257 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 10.369 ; 10.369 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 11.067 ; 11.067 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 10.442 ; 10.442 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 10.521 ; 10.521 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 11.257 ; 11.257 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 11.141 ; 11.141 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 10.935 ; 10.935 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 11.151 ; 11.151 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 10.990 ; 10.990 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 10.996 ; 10.996 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 11.151 ; 11.151 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 10.978 ; 10.978 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 11.014 ; 11.014 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 11.011 ; 11.011 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 10.990 ; 10.990 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 11.175 ; 11.175 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 11.161 ; 11.161 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 11.175 ; 11.175 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 11.145 ; 11.145 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 11.142 ; 11.142 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 11.132 ; 11.132 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 11.016 ; 11.016 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 11.026 ; 11.026 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 11.400 ; 11.400 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 10.592 ; 10.592 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 10.653 ; 10.653 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 10.277 ; 10.277 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 10.623 ; 10.623 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 10.924 ; 10.924 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 11.028 ; 11.028 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 11.400 ; 11.400 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 12.825 ; 12.825 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 12.700 ; 12.700 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 12.819 ; 12.819 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 12.701 ; 12.701 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 12.796 ; 12.796 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 12.806 ; 12.806 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 12.825 ; 12.825 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 12.677 ; 12.677 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 11.412 ; 11.412 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 11.412 ; 11.412 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 11.275 ; 11.275 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 11.219 ; 11.219 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 11.264 ; 11.264 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 11.144 ; 11.144 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 11.146 ; 11.146 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 11.210 ; 11.210 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 12.844 ; 12.844 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 10.621 ; 10.621 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 10.979 ; 10.979 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 11.016 ; 11.016 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 11.961 ; 11.961 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 12.844 ; 12.844 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 12.027 ; 12.027 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 11.902 ; 11.902 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 12.278 ; 12.278 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 8.646  ; 8.646  ; Rise       ; clk             ;
;  data[1]                ; clk        ; 8.907  ; 8.907  ; Rise       ; clk             ;
;  data[2]                ; clk        ; 9.123  ; 9.123  ; Rise       ; clk             ;
;  data[3]                ; clk        ; 9.323  ; 9.323  ; Rise       ; clk             ;
;  data[4]                ; clk        ; 8.702  ; 8.702  ; Rise       ; clk             ;
;  data[5]                ; clk        ; 9.478  ; 9.478  ; Rise       ; clk             ;
;  data[6]                ; clk        ; 8.708  ; 8.708  ; Rise       ; clk             ;
;  data[7]                ; clk        ; 9.419  ; 9.419  ; Rise       ; clk             ;
;  data[8]                ; clk        ; 8.673  ; 8.673  ; Rise       ; clk             ;
;  data[9]                ; clk        ; 9.362  ; 9.362  ; Rise       ; clk             ;
;  data[10]               ; clk        ; 8.698  ; 8.698  ; Rise       ; clk             ;
;  data[11]               ; clk        ; 9.649  ; 9.649  ; Rise       ; clk             ;
;  data[12]               ; clk        ; 10.835 ; 10.835 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 10.143 ; 10.143 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 9.966  ; 9.966  ; Rise       ; clk             ;
;  data[15]               ; clk        ; 10.895 ; 10.895 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 10.428 ; 10.428 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 10.274 ; 10.274 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 9.496  ; 9.496  ; Rise       ; clk             ;
;  data[19]               ; clk        ; 10.154 ; 10.154 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 10.655 ; 10.655 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 10.711 ; 10.711 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 10.175 ; 10.175 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 10.697 ; 10.697 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 10.399 ; 10.399 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 11.156 ; 11.156 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 12.278 ; 12.278 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 12.096 ; 12.096 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 8.604  ; 8.604  ; Rise       ; clk             ;
;  data[29]               ; clk        ; 9.934  ; 9.934  ; Rise       ; clk             ;
;  data[30]               ; clk        ; 8.724  ; 8.724  ; Rise       ; clk             ;
;  data[31]               ; clk        ; 9.103  ; 9.103  ; Rise       ; clk             ;
; led_clk                 ; clk        ; 7.119  ; 7.119  ; Rise       ; clk             ;
; led_clk                 ; clk        ; 7.119  ; 7.119  ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 9.614  ; 9.614  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 8.546  ; 8.546  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 8.799  ; 8.799  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 9.191  ; 9.191  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 9.614  ; 9.614  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 8.677  ; 8.677  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 9.203  ; 9.203  ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 9.046  ; 9.046  ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 9.127  ; 9.127  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 8.232  ; 8.232  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 8.922  ; 8.922  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 8.312  ; 8.312  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 8.387  ; 8.387  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 9.127  ; 9.127  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 9.011  ; 9.011  ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 8.805  ; 8.805  ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 9.308  ; 9.308  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 9.144  ; 9.144  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 9.151  ; 9.151  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 9.308  ; 9.308  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 9.134  ; 9.134  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 9.168  ; 9.168  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 9.170  ; 9.170  ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 9.142  ; 9.142  ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 9.629  ; 9.629  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 9.615  ; 9.615  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 9.629  ; 9.629  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 9.599  ; 9.599  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 9.596  ; 9.596  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 9.586  ; 9.586  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 9.470  ; 9.470  ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 9.480  ; 9.480  ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 8.963  ; 8.963  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 8.155  ; 8.155  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 8.216  ; 8.216  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 7.840  ; 7.840  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 8.186  ; 8.186  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 8.487  ; 8.487  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 8.591  ; 8.591  ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 8.963  ; 8.963  ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 10.138 ; 10.138 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 10.012 ; 10.012 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 10.120 ; 10.120 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 9.999  ; 9.999  ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 10.104 ; 10.104 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 10.114 ; 10.114 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 10.138 ; 10.138 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 9.989  ; 9.989  ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 9.769  ; 9.769  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 9.769  ; 9.769  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 9.637  ; 9.637  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 9.576  ; 9.576  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 9.622  ; 9.622  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 9.498  ; 9.498  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 9.502  ; 9.502  ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 9.569  ; 9.569  ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 10.283 ; 10.283 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 8.056  ; 8.056  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 8.418  ; 8.418  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 8.455  ; 8.455  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 9.395  ; 9.395  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 10.283 ; 10.283 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 9.461  ; 9.461  ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 9.336  ; 9.336  ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 9.654  ; 9.654  ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 7.069  ; 7.069  ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 7.136  ; 7.136  ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 7.266  ; 7.266  ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 7.111  ; 7.111  ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 6.546  ; 6.546  ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 7.083  ; 7.083  ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 6.598  ; 6.598  ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 6.982  ; 6.982  ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 7.081  ; 7.081  ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 7.366  ; 7.366  ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 7.077  ; 7.077  ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 6.403  ; 6.403  ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 8.848  ; 8.848  ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 8.039  ; 8.039  ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 8.607  ; 8.607  ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 8.687  ; 8.687  ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 8.882  ; 8.882  ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 8.005  ; 8.005  ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 7.795  ; 7.795  ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 8.161  ; 8.161  ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 9.365  ; 9.365  ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 8.279  ; 8.279  ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 8.110  ; 8.110  ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 8.742  ; 8.742  ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 7.835  ; 7.835  ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 8.193  ; 8.193  ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 9.514  ; 9.514  ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 9.654  ; 9.654  ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 6.908  ; 6.908  ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 6.413  ; 6.413  ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 7.015  ; 7.015  ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 7.248  ; 7.248  ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 5.903 ; 5.903 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 5.903 ; 5.903 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 6.154 ; 6.154 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 6.546 ; 6.546 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 6.971 ; 6.971 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 6.039 ; 6.039 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 6.560 ; 6.560 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 6.403 ; 6.403 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 5.697 ; 5.697 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 5.697 ; 5.697 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 6.395 ; 6.395 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 5.770 ; 5.770 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 5.849 ; 5.849 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 6.585 ; 6.585 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 6.469 ; 6.469 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 6.263 ; 6.263 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 5.919 ; 5.919 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 5.931 ; 5.931 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 5.936 ; 5.936 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 6.092 ; 6.092 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 5.919 ; 5.919 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 5.955 ; 5.955 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 5.954 ; 5.954 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 5.928 ; 5.928 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 6.084 ; 6.084 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 6.227 ; 6.227 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 6.240 ; 6.240 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 6.211 ; 6.211 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 6.209 ; 6.209 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 6.200 ; 6.200 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 6.086 ; 6.086 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 6.084 ; 6.084 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 5.352 ; 5.352 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 5.668 ; 5.668 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 5.729 ; 5.729 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 5.352 ; 5.352 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 5.699 ; 5.699 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 6.002 ; 6.002 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 6.103 ; 6.103 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 6.889 ; 6.889 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 6.888 ; 6.888 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 6.983 ; 6.983 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 6.993 ; 6.993 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 7.014 ; 7.014 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 5.902 ; 5.902 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 6.184 ; 6.184 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 6.049 ; 6.049 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 5.993 ; 5.993 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 6.033 ; 6.033 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 5.902 ; 5.902 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 5.920 ; 5.920 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 5.977 ; 5.977 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 5.386 ; 5.386 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 5.425 ; 5.425 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 7.257 ; 7.257 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 6.440 ; 6.440 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 6.312 ; 6.312 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 5.031 ; 5.031 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 4.651 ; 4.651 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 4.944 ; 4.944 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 4.822 ; 4.822 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 4.660 ; 4.660 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 4.719 ; 4.719 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 4.776 ; 4.776 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 6.619 ; 6.619 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 5.593 ; 5.593 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 6.021 ; 6.021 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 6.579 ; 6.579 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 6.417 ; 6.417 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 5.994 ; 5.994 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 6.166 ; 6.166 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 5.849 ; 5.849 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 6.644 ; 6.644 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 5.882 ; 5.882 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 6.007 ; 6.007 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 5.913 ; 5.913 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 5.863 ; 5.863 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 6.028 ; 6.028 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 7.504 ; 7.504 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 7.193 ; 7.193 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 4.751 ; 4.751 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 4.925 ; 4.925 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 7.119 ; 7.119 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 7.119 ; 7.119 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 8.145 ; 8.145 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 8.145 ; 8.145 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 8.403 ; 8.403 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 8.788 ; 8.788 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 9.202 ; 9.202 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 8.278 ; 8.278 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 8.790 ; 8.790 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 8.635 ; 8.635 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 8.095 ; 8.095 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 8.095 ; 8.095 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 8.786 ; 8.786 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 8.176 ; 8.176 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 8.251 ; 8.251 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 8.984 ; 8.984 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 8.875 ; 8.875 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 8.669 ; 8.669 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 8.365 ; 8.365 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 8.377 ; 8.377 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 8.382 ; 8.382 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 8.538 ; 8.538 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 8.365 ; 8.365 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 8.401 ; 8.401 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 8.400 ; 8.400 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 8.374 ; 8.374 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 7.858 ; 7.858 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 8.006 ; 8.006 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 8.011 ; 8.011 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 7.990 ; 7.990 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 7.987 ; 7.987 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 7.979 ; 7.979 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 7.865 ; 7.865 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 7.858 ; 7.858 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 7.613 ; 7.613 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 7.929 ; 7.929 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 7.990 ; 7.990 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 7.613 ; 7.613 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 7.960 ; 7.960 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 8.263 ; 8.263 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 8.364 ; 8.364 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 8.737 ; 8.737 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 8.838 ; 8.838 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 8.861 ; 8.861 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 8.985 ; 8.985 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 8.860 ; 8.860 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 8.955 ; 8.955 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 8.965 ; 8.965 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 8.986 ; 8.986 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 8.838 ; 8.838 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 8.005 ; 8.005 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 8.287 ; 8.287 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 8.152 ; 8.152 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 8.096 ; 8.096 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 8.136 ; 8.136 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 8.005 ; 8.005 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 8.023 ; 8.023 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 8.080 ; 8.080 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 7.330 ; 7.330 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 7.330 ; 7.330 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 7.687 ; 7.687 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 7.726 ; 7.726 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 8.672 ; 8.672 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 9.558 ; 9.558 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 8.741 ; 8.741 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 8.613 ; 8.613 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 6.403 ; 6.403 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 7.069 ; 7.069 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 7.136 ; 7.136 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 7.266 ; 7.266 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 7.111 ; 7.111 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 6.546 ; 6.546 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 7.083 ; 7.083 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 6.598 ; 6.598 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 6.982 ; 6.982 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 7.081 ; 7.081 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 7.366 ; 7.366 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 7.077 ; 7.077 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 6.403 ; 6.403 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 8.848 ; 8.848 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 8.039 ; 8.039 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 8.607 ; 8.607 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 8.687 ; 8.687 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 8.882 ; 8.882 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 8.005 ; 8.005 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 7.795 ; 7.795 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 8.161 ; 8.161 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 9.365 ; 9.365 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 8.279 ; 8.279 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 8.110 ; 8.110 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 8.742 ; 8.742 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 7.835 ; 7.835 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 8.193 ; 8.193 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 9.514 ; 9.514 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 9.654 ; 9.654 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 6.908 ; 6.908 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 6.413 ; 6.413 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 7.015 ; 7.015 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 7.248 ; 7.248 ; Rise       ; clk_rom         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Propagation Delay                                                       ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 9.510  ; 9.510  ; 9.510  ; 9.510  ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 9.763  ; 9.763  ; 9.763  ; 9.763  ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 10.155 ; 10.155 ; 10.155 ; 10.155 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 10.578 ; 10.578 ; 10.578 ; 10.578 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 9.641  ; 9.641  ; 9.641  ; 9.641  ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 10.167 ; 10.167 ; 10.167 ; 10.167 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 8.099  ; 8.099  ; 8.099  ; 8.099  ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 8.797  ; 8.797  ; 8.797  ; 8.797  ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 8.172  ; 8.172  ; 8.172  ; 8.172  ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 8.251  ; 8.251  ; 8.251  ; 8.251  ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 8.987  ; 8.987  ; 8.987  ; 8.987  ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 8.871  ; 8.871  ; 8.871  ; 8.871  ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 8.665  ; 8.665  ; 8.665  ; 8.665  ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 8.878  ; 8.878  ; 8.878  ; 8.878  ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 8.884  ; 8.884  ; 8.884  ; 8.884  ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 9.039  ; 9.039  ; 9.039  ; 9.039  ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 8.866  ; 8.866  ; 8.866  ; 8.866  ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 8.902  ; 8.902  ; 8.902  ; 8.902  ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 8.899  ; 8.899  ; 8.899  ; 8.899  ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 8.878  ; 8.878  ; 8.878  ; 8.878  ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 9.438  ; 9.438  ; 9.438  ; 9.438  ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 9.452  ; 9.452  ; 9.452  ; 9.452  ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 9.422  ; 9.422  ; 9.422  ; 9.422  ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 9.419  ; 9.419  ; 9.419  ; 9.419  ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 9.409  ; 9.409  ; 9.409  ; 9.409  ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 9.293  ; 9.293  ; 9.293  ; 9.293  ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 9.303  ; 9.303  ; 9.303  ; 9.303  ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 8.205  ; 8.205  ; 8.205  ; 8.205  ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 8.264  ; 8.264  ; 8.264  ; 8.264  ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 7.883  ; 7.883  ; 7.883  ; 7.883  ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 8.236  ; 8.236  ; 8.236  ; 8.236  ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 8.532  ; 8.532  ; 8.532  ; 8.532  ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 8.632  ; 8.632  ; 8.632  ; 8.632  ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 9.002  ; 9.002  ; 9.002  ; 9.002  ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 10.075 ; 10.075 ; 10.075 ; 10.075 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 10.183 ; 10.183 ; 10.183 ; 10.183 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 10.062 ; 10.062 ; 10.062 ; 10.062 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 10.167 ; 10.167 ; 10.167 ; 10.167 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 10.177 ; 10.177 ; 10.177 ; 10.177 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 10.201 ; 10.201 ; 10.201 ; 10.201 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 10.052 ; 10.052 ; 10.052 ; 10.052 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 9.375  ; 9.375  ; 9.375  ; 9.375  ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 9.239  ; 9.239  ; 9.239  ; 9.239  ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 9.184  ; 9.184  ; 9.184  ; 9.184  ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 9.225  ; 9.225  ; 9.225  ; 9.225  ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 9.099  ; 9.099  ; 9.099  ; 9.099  ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 9.111  ; 9.111  ; 9.111  ; 9.111  ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 9.173  ; 9.173  ; 9.173  ; 9.173  ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 8.253  ; 8.253  ; 8.253  ; 8.253  ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 8.611  ; 8.611  ; 8.611  ; 8.611  ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 8.648  ; 8.648  ; 8.648  ; 8.648  ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 9.593  ; 9.593  ; 9.593  ; 9.593  ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 9.659  ; 9.659  ; 9.659  ; 9.659  ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 9.534  ; 9.534  ; 9.534  ; 9.534  ;
; debug[0]   ; data[0]                ; 6.566  ; 6.566  ; 6.566  ; 6.566  ;
; debug[0]   ; data[1]                ; 6.518  ; 6.518  ; 6.518  ; 6.518  ;
; debug[0]   ; data[2]                ; 6.514  ; 6.514  ; 6.514  ; 6.514  ;
; debug[0]   ; data[3]                ; 7.053  ; 7.053  ; 7.053  ; 7.053  ;
; debug[0]   ; data[4]                ; 6.617  ; 6.617  ; 6.617  ; 6.617  ;
; debug[0]   ; data[5]                ; 7.124  ; 7.124  ; 7.124  ; 7.124  ;
; debug[0]   ; data[6]                ; 6.654  ; 6.654  ; 6.654  ; 6.654  ;
; debug[0]   ; data[7]                ; 7.010  ; 7.010  ; 7.010  ; 7.010  ;
; debug[0]   ; data[8]                ; 6.958  ; 6.958  ; 6.958  ; 6.958  ;
; debug[0]   ; data[9]                ; 6.952  ; 6.952  ; 6.952  ; 6.952  ;
; debug[0]   ; data[10]               ; 6.447  ; 6.447  ; 6.447  ; 6.447  ;
; debug[0]   ; data[11]               ; 7.281  ; 7.281  ; 7.281  ; 7.281  ;
; debug[0]   ; data[12]               ; 8.438  ; 8.438  ; 8.438  ; 8.438  ;
; debug[0]   ; data[13]               ; 7.579  ; 7.579  ; 7.579  ; 7.579  ;
; debug[0]   ; data[14]               ; 8.087  ; 8.087  ; 8.087  ; 8.087  ;
; debug[0]   ; data[15]               ; 8.783  ; 8.783  ; 8.783  ; 8.783  ;
; debug[0]   ; data[16]               ; 8.705  ; 8.705  ; 8.705  ; 8.705  ;
; debug[0]   ; data[17]               ; 8.358  ; 8.358  ; 8.358  ; 8.358  ;
; debug[0]   ; data[18]               ; 8.375  ; 8.375  ; 8.375  ; 8.375  ;
; debug[0]   ; data[19]               ; 8.225  ; 8.225  ; 8.225  ; 8.225  ;
; debug[0]   ; data[20]               ; 8.819  ; 8.819  ; 8.819  ; 8.819  ;
; debug[0]   ; data[21]               ; 8.753  ; 8.753  ; 8.753  ; 8.753  ;
; debug[0]   ; data[22]               ; 8.285  ; 8.285  ; 8.285  ; 8.285  ;
; debug[0]   ; data[23]               ; 8.318  ; 8.318  ; 8.318  ; 8.318  ;
; debug[0]   ; data[24]               ; 7.265  ; 7.265  ; 7.265  ; 7.265  ;
; debug[0]   ; data[25]               ; 8.544  ; 8.544  ; 8.544  ; 8.544  ;
; debug[0]   ; data[26]               ; 9.188  ; 9.188  ; 9.188  ; 9.188  ;
; debug[0]   ; data[27]               ; 9.717  ; 9.717  ; 9.717  ; 9.717  ;
; debug[0]   ; data[28]               ; 6.535  ; 6.535  ; 6.535  ; 6.535  ;
; debug[0]   ; data[29]               ; 7.377  ; 7.377  ; 7.377  ; 7.377  ;
; debug[0]   ; data[30]               ; 6.811  ; 6.811  ; 6.811  ; 6.811  ;
; debug[0]   ; data[31]               ; 6.661  ; 6.661  ; 6.661  ; 6.661  ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 9.266  ; 9.266  ; 9.266  ; 9.266  ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 9.519  ; 9.519  ; 9.519  ; 9.519  ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 9.911  ; 9.911  ; 9.911  ; 9.911  ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 10.334 ; 10.334 ; 10.334 ; 10.334 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 9.397  ; 9.397  ; 9.397  ; 9.397  ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 9.923  ; 9.923  ; 9.923  ; 9.923  ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 9.766  ; 9.766  ; 9.766  ; 9.766  ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 8.352  ; 8.352  ; 8.352  ; 8.352  ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 9.050  ; 9.050  ; 9.050  ; 9.050  ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 8.425  ; 8.425  ; 8.425  ; 8.425  ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 8.504  ; 8.504  ; 8.504  ; 8.504  ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 9.240  ; 9.240  ; 9.240  ; 9.240  ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 9.124  ; 9.124  ; 9.124  ; 9.124  ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 8.918  ; 8.918  ; 8.918  ; 8.918  ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 8.607  ; 8.607  ; 8.607  ; 8.607  ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 8.613  ; 8.613  ; 8.613  ; 8.613  ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 8.768  ; 8.768  ; 8.768  ; 8.768  ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 8.595  ; 8.595  ; 8.595  ; 8.595  ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 8.631  ; 8.631  ; 8.631  ; 8.631  ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 8.628  ; 8.628  ; 8.628  ; 8.628  ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 8.607  ; 8.607  ; 8.607  ; 8.607  ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 9.087  ; 9.087  ; 9.087  ; 9.087  ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 9.101  ; 9.101  ; 9.101  ; 9.101  ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 9.071  ; 9.071  ; 9.071  ; 9.071  ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 9.068  ; 9.068  ; 9.068  ; 9.068  ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 9.058  ; 9.058  ; 9.058  ; 9.058  ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 8.942  ; 8.942  ; 8.942  ; 8.942  ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 8.952  ; 8.952  ; 8.952  ; 8.952  ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 8.465  ; 8.465  ; 8.465  ; 8.465  ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 8.524  ; 8.524  ; 8.524  ; 8.524  ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 8.143  ; 8.143  ; 8.143  ; 8.143  ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 8.496  ; 8.496  ; 8.496  ; 8.496  ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 8.792  ; 8.792  ; 8.792  ; 8.792  ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 8.892  ; 8.892  ; 8.892  ; 8.892  ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 9.262  ; 9.262  ; 9.262  ; 9.262  ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 10.210 ; 10.210 ; 10.210 ; 10.210 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 10.318 ; 10.318 ; 10.318 ; 10.318 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 10.197 ; 10.197 ; 10.197 ; 10.197 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 10.302 ; 10.302 ; 10.302 ; 10.302 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 10.312 ; 10.312 ; 10.312 ; 10.312 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 10.336 ; 10.336 ; 10.336 ; 10.336 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 9.172  ; 9.172  ; 9.172  ; 9.172  ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 9.035  ; 9.035  ; 9.035  ; 9.035  ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 8.979  ; 8.979  ; 8.979  ; 8.979  ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 9.024  ; 9.024  ; 9.024  ; 9.024  ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 8.904  ; 8.904  ; 8.904  ; 8.904  ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 8.906  ; 8.906  ; 8.906  ; 8.906  ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 8.970  ; 8.970  ; 8.970  ; 8.970  ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 8.534  ; 8.534  ; 8.534  ; 8.534  ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 8.892  ; 8.892  ; 8.892  ; 8.892  ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 8.929  ; 8.929  ; 8.929  ; 8.929  ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 9.874  ; 9.874  ; 9.874  ; 9.874  ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 10.757 ; 10.757 ; 10.757 ; 10.757 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 9.940  ; 9.940  ; 9.940  ; 9.940  ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 9.815  ; 9.815  ; 9.815  ; 9.815  ;
; debug[1]   ; data[0]                ; 6.459  ; 6.459  ; 6.459  ; 6.459  ;
; debug[1]   ; data[1]                ; 6.481  ; 6.481  ; 6.481  ; 6.481  ;
; debug[1]   ; data[2]                ; 6.597  ; 6.597  ; 6.597  ; 6.597  ;
; debug[1]   ; data[3]                ; 7.306  ; 7.306  ; 7.306  ; 7.306  ;
; debug[1]   ; data[4]                ; 6.879  ; 6.879  ; 6.879  ; 6.879  ;
; debug[1]   ; data[5]                ; 6.835  ; 6.835  ; 6.835  ; 6.835  ;
; debug[1]   ; data[6]                ; 6.914  ; 6.914  ; 6.914  ; 6.914  ;
; debug[1]   ; data[7]                ; 6.760  ; 6.760  ; 6.760  ; 6.760  ;
; debug[1]   ; data[8]                ; 6.720  ; 6.720  ; 6.720  ; 6.720  ;
; debug[1]   ; data[9]                ; 6.788  ; 6.788  ; 6.788  ; 6.788  ;
; debug[1]   ; data[10]               ; 6.586  ; 6.586  ; 6.586  ; 6.586  ;
; debug[1]   ; data[11]               ; 7.562  ; 7.562  ; 7.562  ; 7.562  ;
; debug[1]   ; data[12]               ; 8.301  ; 8.301  ; 8.301  ; 8.301  ;
; debug[1]   ; data[13]               ; 7.249  ; 7.249  ; 7.249  ; 7.249  ;
; debug[1]   ; data[14]               ; 7.803  ; 7.803  ; 7.803  ; 7.803  ;
; debug[1]   ; data[15]               ; 8.512  ; 8.512  ; 8.512  ; 8.512  ;
; debug[1]   ; data[16]               ; 8.354  ; 8.354  ; 8.354  ; 8.354  ;
; debug[1]   ; data[17]               ; 8.003  ; 8.003  ; 8.003  ; 8.003  ;
; debug[1]   ; data[18]               ; 8.107  ; 8.107  ; 8.107  ; 8.107  ;
; debug[1]   ; data[19]               ; 8.004  ; 8.004  ; 8.004  ; 8.004  ;
; debug[1]   ; data[20]               ; 8.662  ; 8.662  ; 8.662  ; 8.662  ;
; debug[1]   ; data[21]               ; 8.463  ; 8.463  ; 8.463  ; 8.463  ;
; debug[1]   ; data[22]               ; 8.261  ; 8.261  ; 8.261  ; 8.261  ;
; debug[1]   ; data[23]               ; 8.457  ; 8.457  ; 8.457  ; 8.457  ;
; debug[1]   ; data[24]               ; 7.367  ; 7.367  ; 7.367  ; 7.367  ;
; debug[1]   ; data[25]               ; 8.302  ; 8.302  ; 8.302  ; 8.302  ;
; debug[1]   ; data[26]               ; 9.293  ; 9.293  ; 9.293  ; 9.293  ;
; debug[1]   ; data[27]               ; 9.852  ; 9.852  ; 9.852  ; 9.852  ;
; debug[1]   ; data[28]               ; 6.208  ; 6.208  ; 6.208  ; 6.208  ;
; debug[1]   ; data[29]               ; 7.133  ; 7.133  ; 7.133  ; 7.133  ;
; debug[1]   ; data[30]               ; 6.606  ; 6.606  ; 6.606  ; 6.606  ;
; debug[1]   ; data[31]               ; 6.458  ; 6.458  ; 6.458  ; 6.458  ;
+------------+------------------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Propagation Delay                                           ;
+------------+------------------------+-------+-------+-------+-------+
; Input Port ; Output Port            ; RR    ; RF    ; FR    ; FF    ;
+------------+------------------------+-------+-------+-------+-------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 7.750 ; 7.750 ; 7.750 ; 7.750 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 8.549 ; 8.549 ; 8.549 ; 8.549 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 7.625 ; 7.625 ; 7.625 ; 7.625 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 7.982 ; 7.982 ; 7.982 ; 7.982 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 7.200 ; 7.200 ; 7.200 ; 7.200 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 7.891 ; 7.891 ; 7.891 ; 7.891 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 7.281 ; 7.281 ; 7.281 ; 7.281 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 8.089 ; 8.089 ; 8.089 ; 8.089 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 7.980 ; 7.980 ; 7.980 ; 7.980 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 7.774 ; 7.774 ; 7.774 ; 7.774 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 7.917 ; 7.917 ; 7.917 ; 7.917 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 7.922 ; 7.922 ; 7.922 ; 7.922 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 7.905 ; 7.905 ; 7.905 ; 7.905 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 7.941 ; 7.941 ; 7.941 ; 7.941 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 7.940 ; 7.940 ; 7.940 ; 7.940 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 7.914 ; 7.914 ; 7.914 ; 7.914 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 7.758 ; 7.758 ; 7.758 ; 7.758 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 7.763 ; 7.763 ; 7.763 ; 7.763 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 7.742 ; 7.742 ; 7.742 ; 7.742 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 7.739 ; 7.739 ; 7.739 ; 7.739 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 7.731 ; 7.731 ; 7.731 ; 7.731 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 7.617 ; 7.617 ; 7.617 ; 7.617 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 7.610 ; 7.610 ; 7.610 ; 7.610 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 7.786 ; 7.786 ; 7.786 ; 7.786 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 7.844 ; 7.844 ; 7.844 ; 7.844 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 7.817 ; 7.817 ; 7.817 ; 7.817 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 8.213 ; 8.213 ; 8.213 ; 8.213 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 8.585 ; 8.585 ; 8.585 ; 8.585 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 8.252 ; 8.252 ; 8.252 ; 8.252 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 8.376 ; 8.376 ; 8.376 ; 8.376 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 8.346 ; 8.346 ; 8.346 ; 8.346 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 8.356 ; 8.356 ; 8.356 ; 8.356 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 8.377 ; 8.377 ; 8.377 ; 8.377 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 8.229 ; 8.229 ; 8.229 ; 8.229 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 8.063 ; 8.063 ; 8.063 ; 8.063 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 7.928 ; 7.928 ; 7.928 ; 7.928 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 7.872 ; 7.872 ; 7.872 ; 7.872 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 7.912 ; 7.912 ; 7.912 ; 7.912 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 7.781 ; 7.781 ; 7.781 ; 7.781 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 7.799 ; 7.799 ; 7.799 ; 7.799 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 7.856 ; 7.856 ; 7.856 ; 7.856 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 6.408 ; 6.408 ; 6.408 ; 6.408 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 6.765 ; 6.765 ; 6.765 ; 6.765 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 7.750 ; 7.750 ; 7.750 ; 7.750 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 7.819 ; 7.819 ; 7.819 ; 7.819 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 7.691 ; 7.691 ; 7.691 ; 7.691 ;
; debug[0]   ; data[0]                ; 6.174 ; 6.174 ; 6.174 ; 6.174 ;
; debug[0]   ; data[1]                ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; debug[0]   ; data[2]                ; 6.352 ; 6.352 ; 6.352 ; 6.352 ;
; debug[0]   ; data[3]                ; 7.053 ; 7.053 ; 7.053 ; 7.053 ;
; debug[0]   ; data[4]                ; 6.334 ; 6.334 ; 6.334 ; 6.334 ;
; debug[0]   ; data[5]                ; 7.124 ; 7.124 ; 7.124 ; 7.124 ;
; debug[0]   ; data[6]                ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; debug[0]   ; data[7]                ; 7.010 ; 7.010 ; 7.010 ; 7.010 ;
; debug[0]   ; data[8]                ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; debug[0]   ; data[9]                ; 6.952 ; 6.952 ; 6.952 ; 6.952 ;
; debug[0]   ; data[10]               ; 6.155 ; 6.155 ; 6.155 ; 6.155 ;
; debug[0]   ; data[11]               ; 7.281 ; 7.281 ; 7.281 ; 7.281 ;
; debug[0]   ; data[12]               ; 8.271 ; 8.271 ; 8.271 ; 8.271 ;
; debug[0]   ; data[13]               ; 7.579 ; 7.579 ; 7.579 ; 7.579 ;
; debug[0]   ; data[14]               ; 7.858 ; 7.858 ; 7.858 ; 7.858 ;
; debug[0]   ; data[15]               ; 8.783 ; 8.783 ; 8.783 ; 8.783 ;
; debug[0]   ; data[16]               ; 7.940 ; 7.940 ; 7.940 ; 7.940 ;
; debug[0]   ; data[17]               ; 8.358 ; 8.358 ; 8.358 ; 8.358 ;
; debug[0]   ; data[18]               ; 7.547 ; 7.547 ; 7.547 ; 7.547 ;
; debug[0]   ; data[19]               ; 8.225 ; 8.225 ; 8.225 ; 8.225 ;
; debug[0]   ; data[20]               ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; debug[0]   ; data[21]               ; 8.753 ; 8.753 ; 8.753 ; 8.753 ;
; debug[0]   ; data[22]               ; 7.886 ; 7.886 ; 7.886 ; 7.886 ;
; debug[0]   ; data[23]               ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; debug[0]   ; data[24]               ; 7.226 ; 7.226 ; 7.226 ; 7.226 ;
; debug[0]   ; data[25]               ; 8.544 ; 8.544 ; 8.544 ; 8.544 ;
; debug[0]   ; data[26]               ; 8.905 ; 8.905 ; 8.905 ; 8.905 ;
; debug[0]   ; data[27]               ; 9.717 ; 9.717 ; 9.717 ; 9.717 ;
; debug[0]   ; data[28]               ; 6.255 ; 6.255 ; 6.255 ; 6.255 ;
; debug[0]   ; data[29]               ; 7.377 ; 7.377 ; 7.377 ; 7.377 ;
; debug[0]   ; data[30]               ; 6.583 ; 6.583 ; 6.583 ; 6.583 ;
; debug[0]   ; data[31]               ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 7.092 ; 7.092 ; 7.092 ; 7.092 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 7.343 ; 7.343 ; 7.343 ; 7.343 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 7.735 ; 7.735 ; 7.735 ; 7.735 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 8.160 ; 8.160 ; 8.160 ; 8.160 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 7.749 ; 7.749 ; 7.749 ; 7.749 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 7.592 ; 7.592 ; 7.592 ; 7.592 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 7.894 ; 7.894 ; 7.894 ; 7.894 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 7.269 ; 7.269 ; 7.269 ; 7.269 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 7.348 ; 7.348 ; 7.348 ; 7.348 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 8.084 ; 8.084 ; 8.084 ; 8.084 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 7.968 ; 7.968 ; 7.968 ; 7.968 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 7.762 ; 7.762 ; 7.762 ; 7.762 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 7.309 ; 7.309 ; 7.309 ; 7.309 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 7.470 ; 7.470 ; 7.470 ; 7.470 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 7.297 ; 7.297 ; 7.297 ; 7.297 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 7.333 ; 7.333 ; 7.333 ; 7.333 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 7.332 ; 7.332 ; 7.332 ; 7.332 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 7.306 ; 7.306 ; 7.306 ; 7.306 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 7.734 ; 7.734 ; 7.734 ; 7.734 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 7.747 ; 7.747 ; 7.747 ; 7.747 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 7.716 ; 7.716 ; 7.716 ; 7.716 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 7.707 ; 7.707 ; 7.707 ; 7.707 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 7.593 ; 7.593 ; 7.593 ; 7.593 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 7.591 ; 7.591 ; 7.591 ; 7.591 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 7.108 ; 7.108 ; 7.108 ; 7.108 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 7.078 ; 7.078 ; 7.078 ; 7.078 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 7.379 ; 7.379 ; 7.379 ; 7.379 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 7.483 ; 7.483 ; 7.483 ; 7.483 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 7.855 ; 7.855 ; 7.855 ; 7.855 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 8.393 ; 8.393 ; 8.393 ; 8.393 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 8.517 ; 8.517 ; 8.517 ; 8.517 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 8.392 ; 8.392 ; 8.392 ; 8.392 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 8.487 ; 8.487 ; 8.487 ; 8.487 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 8.497 ; 8.497 ; 8.497 ; 8.497 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 8.518 ; 8.518 ; 8.518 ; 8.518 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 8.370 ; 8.370 ; 8.370 ; 8.370 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 8.438 ; 8.438 ; 8.438 ; 8.438 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 8.303 ; 8.303 ; 8.303 ; 8.303 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 8.247 ; 8.247 ; 8.247 ; 8.247 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 8.287 ; 8.287 ; 8.287 ; 8.287 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 8.156 ; 8.156 ; 8.156 ; 8.156 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 8.174 ; 8.174 ; 8.174 ; 8.174 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 8.231 ; 8.231 ; 8.231 ; 8.231 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 7.235 ; 7.235 ; 7.235 ; 7.235 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 8.181 ; 8.181 ; 8.181 ; 8.181 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 9.067 ; 9.067 ; 9.067 ; 9.067 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 8.122 ; 8.122 ; 8.122 ; 8.122 ;
; debug[1]   ; data[0]                ; 6.459 ; 6.459 ; 6.459 ; 6.459 ;
; debug[1]   ; data[1]                ; 6.200 ; 6.200 ; 6.200 ; 6.200 ;
; debug[1]   ; data[2]                ; 6.597 ; 6.597 ; 6.597 ; 6.597 ;
; debug[1]   ; data[3]                ; 6.150 ; 6.150 ; 6.150 ; 6.150 ;
; debug[1]   ; data[4]                ; 6.879 ; 6.879 ; 6.879 ; 6.879 ;
; debug[1]   ; data[5]                ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
; debug[1]   ; data[6]                ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
; debug[1]   ; data[7]                ; 5.874 ; 5.874 ; 5.874 ; 5.874 ;
; debug[1]   ; data[8]                ; 6.720 ; 6.720 ; 6.720 ; 6.720 ;
; debug[1]   ; data[9]                ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; debug[1]   ; data[10]               ; 6.586 ; 6.586 ; 6.586 ; 6.586 ;
; debug[1]   ; data[11]               ; 5.979 ; 5.979 ; 5.979 ; 5.979 ;
; debug[1]   ; data[12]               ; 8.301 ; 8.301 ; 8.301 ; 8.301 ;
; debug[1]   ; data[13]               ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; debug[1]   ; data[14]               ; 7.803 ; 7.803 ; 7.803 ; 7.803 ;
; debug[1]   ; data[15]               ; 7.899 ; 7.899 ; 7.899 ; 7.899 ;
; debug[1]   ; data[16]               ; 8.354 ; 8.354 ; 8.354 ; 8.354 ;
; debug[1]   ; data[17]               ; 7.501 ; 7.501 ; 7.501 ; 7.501 ;
; debug[1]   ; data[18]               ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; debug[1]   ; data[19]               ; 7.717 ; 7.717 ; 7.717 ; 7.717 ;
; debug[1]   ; data[20]               ; 8.662 ; 8.662 ; 8.662 ; 8.662 ;
; debug[1]   ; data[21]               ; 7.970 ; 7.970 ; 7.970 ; 7.970 ;
; debug[1]   ; data[22]               ; 8.261 ; 8.261 ; 8.261 ; 8.261 ;
; debug[1]   ; data[23]               ; 8.293 ; 8.293 ; 8.293 ; 8.293 ;
; debug[1]   ; data[24]               ; 7.367 ; 7.367 ; 7.367 ; 7.367 ;
; debug[1]   ; data[25]               ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; debug[1]   ; data[26]               ; 9.293 ; 9.293 ; 9.293 ; 9.293 ;
; debug[1]   ; data[27]               ; 9.251 ; 9.251 ; 9.251 ; 9.251 ;
; debug[1]   ; data[28]               ; 6.208 ; 6.208 ; 6.208 ; 6.208 ;
; debug[1]   ; data[29]               ; 6.182 ; 6.182 ; 6.182 ; 6.182 ;
; debug[1]   ; data[30]               ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; debug[1]   ; data[31]               ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
+------------+------------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.122   ; 0.319 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -14.122   ; 0.319 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -2.796    ; 0.427 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1941.295 ; 0.0   ; 0.0      ; 0.0     ; -1082.702           ;
;  clk             ; -1762.639 ; 0.000 ; N/A      ; N/A     ; -737.322            ;
;  clk_rom         ; -178.656  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.719 ; 6.719 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -2.701 ; -2.701 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Data Port               ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------------+------------+--------+--------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 27.749 ; 27.749 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 25.141 ; 25.141 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 25.713 ; 25.713 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 26.742 ; 26.742 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 27.749 ; 27.749 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 25.506 ; 25.506 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 26.578 ; 26.578 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 26.406 ; 26.406 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 24.043 ; 24.043 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 21.817 ; 21.817 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 23.340 ; 23.340 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 21.955 ; 21.955 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 22.210 ; 22.210 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 24.043 ; 24.043 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 23.438 ; 23.438 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 22.965 ; 22.965 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 23.448 ; 23.448 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 23.111 ; 23.111 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 23.128 ; 23.128 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 23.448 ; 23.448 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 23.106 ; 23.106 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 23.147 ; 23.147 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 23.138 ; 23.138 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 23.108 ; 23.108 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 23.253 ; 23.253 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 23.236 ; 23.236 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 23.253 ; 23.253 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 23.215 ; 23.215 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 23.216 ; 23.216 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 23.178 ; 23.178 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 22.937 ; 22.937 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 22.932 ; 22.932 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 24.059 ; 24.059 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 22.319 ; 22.319 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 22.500 ; 22.500 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 21.581 ; 21.581 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 22.336 ; 22.336 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 23.076 ; 23.076 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 23.317 ; 23.317 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 24.059 ; 24.059 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 26.806 ; 26.806 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 26.521 ; 26.521 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 26.792 ; 26.792 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 26.520 ; 26.520 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 26.769 ; 26.769 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 26.788 ; 26.788 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 26.806 ; 26.806 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 26.497 ; 26.497 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 23.887 ; 23.887 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 23.887 ; 23.887 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 23.555 ; 23.555 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 23.459 ; 23.459 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 23.577 ; 23.577 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 23.260 ; 23.260 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 23.295 ; 23.295 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 23.453 ; 23.453 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 26.817 ; 26.817 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 22.412 ; 22.412 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 23.272 ; 23.272 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 23.334 ; 23.334 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 25.110 ; 25.110 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 26.817 ; 26.817 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 25.148 ; 25.148 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 24.923 ; 24.923 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 25.555 ; 25.555 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 18.376 ; 18.376 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 18.782 ; 18.782 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 19.490 ; 19.490 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 19.910 ; 19.910 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 18.470 ; 18.470 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 20.093 ; 20.093 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 18.557 ; 18.557 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 19.910 ; 19.910 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 18.445 ; 18.445 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 19.850 ; 19.850 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 18.526 ; 18.526 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 20.472 ; 20.472 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 22.545 ; 22.545 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 21.188 ; 21.188 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 20.861 ; 20.861 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 22.783 ; 22.783 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 21.703 ; 21.703 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 21.303 ; 21.303 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 19.673 ; 19.673 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 21.122 ; 21.122 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 22.095 ; 22.095 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 22.332 ; 22.332 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 21.180 ; 21.180 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 22.296 ; 22.296 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 21.647 ; 21.647 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 23.456 ; 23.456 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 25.555 ; 25.555 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 25.429 ; 25.429 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 18.029 ; 18.029 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 20.951 ; 20.951 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 18.307 ; 18.307 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 19.155 ; 19.155 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 12.648 ; 12.648 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 12.648 ; 12.648 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 18.039 ; 18.039 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 15.431 ; 15.431 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 16.003 ; 16.003 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 17.032 ; 17.032 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 18.039 ; 18.039 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 15.796 ; 15.796 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 16.868 ; 16.868 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 16.696 ; 16.696 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 16.973 ; 16.973 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 14.749 ; 14.749 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 16.231 ; 16.231 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 14.885 ; 14.885 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 15.137 ; 15.137 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 16.973 ; 16.973 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 16.371 ; 16.371 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 15.894 ; 15.894 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 17.100 ; 17.100 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 16.766 ; 16.766 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 16.779 ; 16.779 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 17.100 ; 17.100 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 16.758 ; 16.758 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 16.796 ; 16.796 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 16.790 ; 16.790 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 16.760 ; 16.760 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 17.727 ; 17.727 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 17.710 ; 17.710 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 17.727 ; 17.727 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 17.689 ; 17.689 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 17.690 ; 17.690 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 17.652 ; 17.652 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 17.411 ; 17.411 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 17.406 ; 17.406 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 16.587 ; 16.587 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 14.827 ; 14.827 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 15.037 ; 15.037 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 14.115 ; 14.115 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 14.846 ; 14.846 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 15.582 ; 15.582 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 15.815 ; 15.815 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 16.587 ; 16.587 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 19.262 ; 19.262 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 18.979 ; 18.979 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 19.205 ; 19.205 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 18.963 ; 18.963 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 19.220 ; 19.220 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 19.211 ; 19.211 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 19.262 ; 19.262 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 18.954 ; 18.954 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 18.099 ; 18.099 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 18.099 ; 18.099 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 17.794 ; 17.794 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 17.673 ; 17.673 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 17.785 ; 17.785 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 17.473 ; 17.473 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 17.507 ; 17.507 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 17.666 ; 17.666 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 18.913 ; 18.913 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 14.518 ; 14.518 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 15.373 ; 15.373 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 15.406 ; 15.406 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 17.205 ; 17.205 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 18.913 ; 18.913 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 17.242 ; 17.242 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 16.994 ; 16.994 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 17.993 ; 17.993 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 12.711 ; 12.711 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 12.695 ; 12.695 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 13.096 ; 13.096 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 12.730 ; 12.730 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 11.574 ; 11.574 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 12.660 ; 12.660 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 11.647 ; 11.647 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 12.382 ; 12.382 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 12.651 ; 12.651 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 13.160 ; 13.160 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 12.623 ; 12.623 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 11.177 ; 11.177 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 16.061 ; 16.061 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 14.355 ; 14.355 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 15.545 ; 15.545 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 15.871 ; 15.871 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 16.177 ; 16.177 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 14.228 ; 14.228 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 13.927 ; 13.927 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 14.707 ; 14.707 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 17.060 ; 17.060 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 14.892 ; 14.892 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 14.480 ; 14.480 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 15.851 ; 15.851 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 14.034 ; 14.034 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 14.755 ; 14.755 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 17.463 ; 17.463 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 17.993 ; 17.993 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 12.278 ; 12.278 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 11.241 ; 11.241 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 12.454 ; 12.454 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 12.955 ; 12.955 ; Rise       ; clk_rom         ;
+-------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Data Port               ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------------+------------+-------+-------+------------+-----------------+
; Saida_Oitavo_7seg[*]    ; clk        ; 5.903 ; 5.903 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[1]   ; clk        ; 5.903 ; 5.903 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[2]   ; clk        ; 6.154 ; 6.154 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[3]   ; clk        ; 6.546 ; 6.546 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[4]   ; clk        ; 6.971 ; 6.971 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[5]   ; clk        ; 6.039 ; 6.039 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[6]   ; clk        ; 6.560 ; 6.560 ; Rise       ; clk             ;
;  Saida_Oitavo_7seg[7]   ; clk        ; 6.403 ; 6.403 ; Rise       ; clk             ;
; Saida_Primeiro_7seg[*]  ; clk        ; 5.697 ; 5.697 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[1] ; clk        ; 5.697 ; 5.697 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[2] ; clk        ; 6.395 ; 6.395 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[3] ; clk        ; 5.770 ; 5.770 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[4] ; clk        ; 5.849 ; 5.849 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[5] ; clk        ; 6.585 ; 6.585 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[6] ; clk        ; 6.469 ; 6.469 ; Rise       ; clk             ;
;  Saida_Primeiro_7seg[7] ; clk        ; 6.263 ; 6.263 ; Rise       ; clk             ;
; Saida_Quarto_7seg[*]    ; clk        ; 5.919 ; 5.919 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[1]   ; clk        ; 5.931 ; 5.931 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[2]   ; clk        ; 5.936 ; 5.936 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[3]   ; clk        ; 6.092 ; 6.092 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[4]   ; clk        ; 5.919 ; 5.919 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[5]   ; clk        ; 5.955 ; 5.955 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[6]   ; clk        ; 5.954 ; 5.954 ; Rise       ; clk             ;
;  Saida_Quarto_7seg[7]   ; clk        ; 5.928 ; 5.928 ; Rise       ; clk             ;
; Saida_Quinto_7seg[*]    ; clk        ; 6.084 ; 6.084 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[1]   ; clk        ; 6.227 ; 6.227 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[2]   ; clk        ; 6.240 ; 6.240 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[3]   ; clk        ; 6.211 ; 6.211 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[4]   ; clk        ; 6.209 ; 6.209 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[5]   ; clk        ; 6.200 ; 6.200 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[6]   ; clk        ; 6.086 ; 6.086 ; Rise       ; clk             ;
;  Saida_Quinto_7seg[7]   ; clk        ; 6.084 ; 6.084 ; Rise       ; clk             ;
; Saida_Segundo_7seg[*]   ; clk        ; 5.352 ; 5.352 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[1]  ; clk        ; 5.668 ; 5.668 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[2]  ; clk        ; 5.729 ; 5.729 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[3]  ; clk        ; 5.352 ; 5.352 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[4]  ; clk        ; 5.699 ; 5.699 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[5]  ; clk        ; 6.002 ; 6.002 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[6]  ; clk        ; 6.103 ; 6.103 ; Rise       ; clk             ;
;  Saida_Segundo_7seg[7]  ; clk        ; 6.476 ; 6.476 ; Rise       ; clk             ;
; Saida_Setimo_7seg[*]    ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[1]   ; clk        ; 6.889 ; 6.889 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[2]   ; clk        ; 7.013 ; 7.013 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[3]   ; clk        ; 6.888 ; 6.888 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[4]   ; clk        ; 6.983 ; 6.983 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[5]   ; clk        ; 6.993 ; 6.993 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[6]   ; clk        ; 7.014 ; 7.014 ; Rise       ; clk             ;
;  Saida_Setimo_7seg[7]   ; clk        ; 6.866 ; 6.866 ; Rise       ; clk             ;
; Saida_Sexto_7seg[*]     ; clk        ; 5.902 ; 5.902 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[1]    ; clk        ; 6.184 ; 6.184 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[2]    ; clk        ; 6.049 ; 6.049 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[3]    ; clk        ; 5.993 ; 5.993 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[4]    ; clk        ; 6.033 ; 6.033 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[5]    ; clk        ; 5.902 ; 5.902 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[6]    ; clk        ; 5.920 ; 5.920 ; Rise       ; clk             ;
;  Saida_Sexto_7seg[7]    ; clk        ; 5.977 ; 5.977 ; Rise       ; clk             ;
; Saida_Terceiro_7seg[*]  ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[1] ; clk        ; 5.029 ; 5.029 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[2] ; clk        ; 5.386 ; 5.386 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[3] ; clk        ; 5.425 ; 5.425 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[4] ; clk        ; 6.371 ; 6.371 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[5] ; clk        ; 7.257 ; 7.257 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[6] ; clk        ; 6.440 ; 6.440 ; Rise       ; clk             ;
;  Saida_Terceiro_7seg[7] ; clk        ; 6.312 ; 6.312 ; Rise       ; clk             ;
; data[*]                 ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  data[0]                ; clk        ; 5.031 ; 5.031 ; Rise       ; clk             ;
;  data[1]                ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  data[2]                ; clk        ; 4.851 ; 4.851 ; Rise       ; clk             ;
;  data[3]                ; clk        ; 4.651 ; 4.651 ; Rise       ; clk             ;
;  data[4]                ; clk        ; 4.944 ; 4.944 ; Rise       ; clk             ;
;  data[5]                ; clk        ; 4.822 ; 4.822 ; Rise       ; clk             ;
;  data[6]                ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  data[7]                ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  data[8]                ; clk        ; 4.660 ; 4.660 ; Rise       ; clk             ;
;  data[9]                ; clk        ; 4.719 ; 4.719 ; Rise       ; clk             ;
;  data[10]               ; clk        ; 4.776 ; 4.776 ; Rise       ; clk             ;
;  data[11]               ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  data[12]               ; clk        ; 6.619 ; 6.619 ; Rise       ; clk             ;
;  data[13]               ; clk        ; 5.593 ; 5.593 ; Rise       ; clk             ;
;  data[14]               ; clk        ; 6.021 ; 6.021 ; Rise       ; clk             ;
;  data[15]               ; clk        ; 6.579 ; 6.579 ; Rise       ; clk             ;
;  data[16]               ; clk        ; 6.417 ; 6.417 ; Rise       ; clk             ;
;  data[17]               ; clk        ; 5.994 ; 5.994 ; Rise       ; clk             ;
;  data[18]               ; clk        ; 6.166 ; 6.166 ; Rise       ; clk             ;
;  data[19]               ; clk        ; 5.849 ; 5.849 ; Rise       ; clk             ;
;  data[20]               ; clk        ; 6.644 ; 6.644 ; Rise       ; clk             ;
;  data[21]               ; clk        ; 5.882 ; 5.882 ; Rise       ; clk             ;
;  data[22]               ; clk        ; 6.007 ; 6.007 ; Rise       ; clk             ;
;  data[23]               ; clk        ; 5.913 ; 5.913 ; Rise       ; clk             ;
;  data[24]               ; clk        ; 5.863 ; 5.863 ; Rise       ; clk             ;
;  data[25]               ; clk        ; 6.028 ; 6.028 ; Rise       ; clk             ;
;  data[26]               ; clk        ; 7.504 ; 7.504 ; Rise       ; clk             ;
;  data[27]               ; clk        ; 7.193 ; 7.193 ; Rise       ; clk             ;
;  data[28]               ; clk        ; 4.751 ; 4.751 ; Rise       ; clk             ;
;  data[29]               ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  data[30]               ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  data[31]               ; clk        ; 4.925 ; 4.925 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 7.119 ; 7.119 ; Rise       ; clk             ;
; led_clk                 ; clk        ; 7.119 ; 7.119 ; Fall       ; clk             ;
; Saida_Oitavo_7seg[*]    ; clk_rom    ; 8.145 ; 8.145 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[1]   ; clk_rom    ; 8.145 ; 8.145 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[2]   ; clk_rom    ; 8.403 ; 8.403 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[3]   ; clk_rom    ; 8.788 ; 8.788 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[4]   ; clk_rom    ; 9.202 ; 9.202 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[5]   ; clk_rom    ; 8.278 ; 8.278 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[6]   ; clk_rom    ; 8.790 ; 8.790 ; Rise       ; clk_rom         ;
;  Saida_Oitavo_7seg[7]   ; clk_rom    ; 8.635 ; 8.635 ; Rise       ; clk_rom         ;
; Saida_Primeiro_7seg[*]  ; clk_rom    ; 8.095 ; 8.095 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[1] ; clk_rom    ; 8.095 ; 8.095 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[2] ; clk_rom    ; 8.786 ; 8.786 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[3] ; clk_rom    ; 8.176 ; 8.176 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[4] ; clk_rom    ; 8.251 ; 8.251 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[5] ; clk_rom    ; 8.984 ; 8.984 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[6] ; clk_rom    ; 8.875 ; 8.875 ; Rise       ; clk_rom         ;
;  Saida_Primeiro_7seg[7] ; clk_rom    ; 8.669 ; 8.669 ; Rise       ; clk_rom         ;
; Saida_Quarto_7seg[*]    ; clk_rom    ; 8.365 ; 8.365 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[1]   ; clk_rom    ; 8.377 ; 8.377 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[2]   ; clk_rom    ; 8.382 ; 8.382 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[3]   ; clk_rom    ; 8.538 ; 8.538 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[4]   ; clk_rom    ; 8.365 ; 8.365 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[5]   ; clk_rom    ; 8.401 ; 8.401 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[6]   ; clk_rom    ; 8.400 ; 8.400 ; Rise       ; clk_rom         ;
;  Saida_Quarto_7seg[7]   ; clk_rom    ; 8.374 ; 8.374 ; Rise       ; clk_rom         ;
; Saida_Quinto_7seg[*]    ; clk_rom    ; 7.858 ; 7.858 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[1]   ; clk_rom    ; 8.006 ; 8.006 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[2]   ; clk_rom    ; 8.011 ; 8.011 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[3]   ; clk_rom    ; 7.990 ; 7.990 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[4]   ; clk_rom    ; 7.987 ; 7.987 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[5]   ; clk_rom    ; 7.979 ; 7.979 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[6]   ; clk_rom    ; 7.865 ; 7.865 ; Rise       ; clk_rom         ;
;  Saida_Quinto_7seg[7]   ; clk_rom    ; 7.858 ; 7.858 ; Rise       ; clk_rom         ;
; Saida_Segundo_7seg[*]   ; clk_rom    ; 7.613 ; 7.613 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[1]  ; clk_rom    ; 7.929 ; 7.929 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[2]  ; clk_rom    ; 7.990 ; 7.990 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[3]  ; clk_rom    ; 7.613 ; 7.613 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[4]  ; clk_rom    ; 7.960 ; 7.960 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[5]  ; clk_rom    ; 8.263 ; 8.263 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[6]  ; clk_rom    ; 8.364 ; 8.364 ; Rise       ; clk_rom         ;
;  Saida_Segundo_7seg[7]  ; clk_rom    ; 8.737 ; 8.737 ; Rise       ; clk_rom         ;
; Saida_Setimo_7seg[*]    ; clk_rom    ; 8.838 ; 8.838 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[1]   ; clk_rom    ; 8.861 ; 8.861 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[2]   ; clk_rom    ; 8.985 ; 8.985 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[3]   ; clk_rom    ; 8.860 ; 8.860 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[4]   ; clk_rom    ; 8.955 ; 8.955 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[5]   ; clk_rom    ; 8.965 ; 8.965 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[6]   ; clk_rom    ; 8.986 ; 8.986 ; Rise       ; clk_rom         ;
;  Saida_Setimo_7seg[7]   ; clk_rom    ; 8.838 ; 8.838 ; Rise       ; clk_rom         ;
; Saida_Sexto_7seg[*]     ; clk_rom    ; 8.005 ; 8.005 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[1]    ; clk_rom    ; 8.287 ; 8.287 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[2]    ; clk_rom    ; 8.152 ; 8.152 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[3]    ; clk_rom    ; 8.096 ; 8.096 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[4]    ; clk_rom    ; 8.136 ; 8.136 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[5]    ; clk_rom    ; 8.005 ; 8.005 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[6]    ; clk_rom    ; 8.023 ; 8.023 ; Rise       ; clk_rom         ;
;  Saida_Sexto_7seg[7]    ; clk_rom    ; 8.080 ; 8.080 ; Rise       ; clk_rom         ;
; Saida_Terceiro_7seg[*]  ; clk_rom    ; 7.330 ; 7.330 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[1] ; clk_rom    ; 7.330 ; 7.330 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[2] ; clk_rom    ; 7.687 ; 7.687 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[3] ; clk_rom    ; 7.726 ; 7.726 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[4] ; clk_rom    ; 8.672 ; 8.672 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[5] ; clk_rom    ; 9.558 ; 9.558 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[6] ; clk_rom    ; 8.741 ; 8.741 ; Rise       ; clk_rom         ;
;  Saida_Terceiro_7seg[7] ; clk_rom    ; 8.613 ; 8.613 ; Rise       ; clk_rom         ;
; data[*]                 ; clk_rom    ; 6.403 ; 6.403 ; Rise       ; clk_rom         ;
;  data[0]                ; clk_rom    ; 7.069 ; 7.069 ; Rise       ; clk_rom         ;
;  data[1]                ; clk_rom    ; 7.136 ; 7.136 ; Rise       ; clk_rom         ;
;  data[2]                ; clk_rom    ; 7.266 ; 7.266 ; Rise       ; clk_rom         ;
;  data[3]                ; clk_rom    ; 7.111 ; 7.111 ; Rise       ; clk_rom         ;
;  data[4]                ; clk_rom    ; 6.546 ; 6.546 ; Rise       ; clk_rom         ;
;  data[5]                ; clk_rom    ; 7.083 ; 7.083 ; Rise       ; clk_rom         ;
;  data[6]                ; clk_rom    ; 6.598 ; 6.598 ; Rise       ; clk_rom         ;
;  data[7]                ; clk_rom    ; 6.982 ; 6.982 ; Rise       ; clk_rom         ;
;  data[8]                ; clk_rom    ; 7.081 ; 7.081 ; Rise       ; clk_rom         ;
;  data[9]                ; clk_rom    ; 7.366 ; 7.366 ; Rise       ; clk_rom         ;
;  data[10]               ; clk_rom    ; 7.077 ; 7.077 ; Rise       ; clk_rom         ;
;  data[11]               ; clk_rom    ; 6.403 ; 6.403 ; Rise       ; clk_rom         ;
;  data[12]               ; clk_rom    ; 8.848 ; 8.848 ; Rise       ; clk_rom         ;
;  data[13]               ; clk_rom    ; 8.039 ; 8.039 ; Rise       ; clk_rom         ;
;  data[14]               ; clk_rom    ; 8.607 ; 8.607 ; Rise       ; clk_rom         ;
;  data[15]               ; clk_rom    ; 8.687 ; 8.687 ; Rise       ; clk_rom         ;
;  data[16]               ; clk_rom    ; 8.882 ; 8.882 ; Rise       ; clk_rom         ;
;  data[17]               ; clk_rom    ; 8.005 ; 8.005 ; Rise       ; clk_rom         ;
;  data[18]               ; clk_rom    ; 7.795 ; 7.795 ; Rise       ; clk_rom         ;
;  data[19]               ; clk_rom    ; 8.161 ; 8.161 ; Rise       ; clk_rom         ;
;  data[20]               ; clk_rom    ; 9.365 ; 9.365 ; Rise       ; clk_rom         ;
;  data[21]               ; clk_rom    ; 8.279 ; 8.279 ; Rise       ; clk_rom         ;
;  data[22]               ; clk_rom    ; 8.110 ; 8.110 ; Rise       ; clk_rom         ;
;  data[23]               ; clk_rom    ; 8.742 ; 8.742 ; Rise       ; clk_rom         ;
;  data[24]               ; clk_rom    ; 7.835 ; 7.835 ; Rise       ; clk_rom         ;
;  data[25]               ; clk_rom    ; 8.193 ; 8.193 ; Rise       ; clk_rom         ;
;  data[26]               ; clk_rom    ; 9.514 ; 9.514 ; Rise       ; clk_rom         ;
;  data[27]               ; clk_rom    ; 9.654 ; 9.654 ; Rise       ; clk_rom         ;
;  data[28]               ; clk_rom    ; 6.908 ; 6.908 ; Rise       ; clk_rom         ;
;  data[29]               ; clk_rom    ; 6.413 ; 6.413 ; Rise       ; clk_rom         ;
;  data[30]               ; clk_rom    ; 7.015 ; 7.015 ; Rise       ; clk_rom         ;
;  data[31]               ; clk_rom    ; 7.248 ; 7.248 ; Rise       ; clk_rom         ;
+-------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Progagation Delay                                                       ;
+------------+------------------------+--------+--------+--------+--------+
; Input Port ; Output Port            ; RR     ; RF     ; FR     ; FF     ;
+------------+------------------------+--------+--------+--------+--------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 18.087 ; 18.087 ; 18.087 ; 18.087 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 18.659 ; 18.659 ; 18.659 ; 18.659 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 19.688 ; 19.688 ; 19.688 ; 19.688 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 20.695 ; 20.695 ; 20.695 ; 20.695 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 18.452 ; 18.452 ; 18.452 ; 18.452 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 19.524 ; 19.524 ; 19.524 ; 19.524 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 19.352 ; 19.352 ; 19.352 ; 19.352 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 15.042 ; 15.042 ; 15.042 ; 15.042 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 16.565 ; 16.565 ; 16.565 ; 16.565 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 15.180 ; 15.180 ; 15.180 ; 15.180 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 15.435 ; 15.435 ; 15.435 ; 15.435 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 17.268 ; 17.268 ; 17.268 ; 17.268 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 16.663 ; 16.663 ; 16.663 ; 16.663 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 17.044 ; 17.044 ; 17.044 ; 17.044 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 17.061 ; 17.061 ; 17.061 ; 17.061 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 17.381 ; 17.381 ; 17.381 ; 17.381 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 17.039 ; 17.039 ; 17.039 ; 17.039 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 17.080 ; 17.080 ; 17.080 ; 17.080 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 17.071 ; 17.071 ; 17.071 ; 17.071 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 17.041 ; 17.041 ; 17.041 ; 17.041 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 17.984 ; 17.984 ; 17.984 ; 17.984 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 18.001 ; 18.001 ; 18.001 ; 18.001 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 17.963 ; 17.963 ; 17.963 ; 17.963 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 17.964 ; 17.964 ; 17.964 ; 17.964 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 17.926 ; 17.926 ; 17.926 ; 17.926 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 17.685 ; 17.685 ; 17.685 ; 17.685 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 17.680 ; 17.680 ; 17.680 ; 17.680 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 15.502 ; 15.502 ; 15.502 ; 15.502 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 15.712 ; 15.712 ; 15.712 ; 15.712 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 14.790 ; 14.790 ; 14.790 ; 14.790 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 15.521 ; 15.521 ; 15.521 ; 15.521 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 16.257 ; 16.257 ; 16.257 ; 16.257 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 16.490 ; 16.490 ; 16.490 ; 16.490 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 17.262 ; 17.262 ; 17.262 ; 17.262 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 19.672 ; 19.672 ; 19.672 ; 19.672 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 19.898 ; 19.898 ; 19.898 ; 19.898 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 19.656 ; 19.656 ; 19.656 ; 19.656 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 19.913 ; 19.913 ; 19.913 ; 19.913 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 19.904 ; 19.904 ; 19.904 ; 19.904 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 19.955 ; 19.955 ; 19.955 ; 19.955 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 19.647 ; 19.647 ; 19.647 ; 19.647 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 17.910 ; 17.910 ; 17.910 ; 17.910 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 17.611 ; 17.611 ; 17.611 ; 17.611 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 17.485 ; 17.485 ; 17.485 ; 17.485 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 17.598 ; 17.598 ; 17.598 ; 17.598 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 17.307 ; 17.307 ; 17.307 ; 17.307 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 17.321 ; 17.321 ; 17.321 ; 17.321 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 17.474 ; 17.474 ; 17.474 ; 17.474 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 15.583 ; 15.583 ; 15.583 ; 15.583 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 16.443 ; 16.443 ; 16.443 ; 16.443 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 16.505 ; 16.505 ; 16.505 ; 16.505 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 18.281 ; 18.281 ; 18.281 ; 18.281 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 19.988 ; 19.988 ; 19.988 ; 19.988 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 18.319 ; 18.319 ; 18.319 ; 18.319 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 18.094 ; 18.094 ; 18.094 ; 18.094 ;
; debug[0]   ; data[0]                ; 12.185 ; 12.185 ; 12.185 ; 12.185 ;
; debug[0]   ; data[1]                ; 12.049 ; 12.049 ; 12.049 ; 12.049 ;
; debug[0]   ; data[2]                ; 12.069 ; 12.069 ; 12.069 ; 12.069 ;
; debug[0]   ; data[3]                ; 13.135 ; 13.135 ; 13.135 ; 13.135 ;
; debug[0]   ; data[4]                ; 12.252 ; 12.252 ; 12.252 ; 12.252 ;
; debug[0]   ; data[5]                ; 13.384 ; 13.384 ; 13.384 ; 13.384 ;
; debug[0]   ; data[6]                ; 12.322 ; 12.322 ; 12.322 ; 12.322 ;
; debug[0]   ; data[7]                ; 12.979 ; 12.979 ; 12.979 ; 12.979 ;
; debug[0]   ; data[8]                ; 12.955 ; 12.955 ; 12.955 ; 12.955 ;
; debug[0]   ; data[9]                ; 12.824 ; 12.824 ; 12.824 ; 12.824 ;
; debug[0]   ; data[10]               ; 11.901 ; 11.901 ; 11.901 ; 11.901 ;
; debug[0]   ; data[11]               ; 13.643 ; 13.643 ; 13.643 ; 13.643 ;
; debug[0]   ; data[12]               ; 15.847 ; 15.847 ; 15.847 ; 15.847 ;
; debug[0]   ; data[13]               ; 13.988 ; 13.988 ; 13.988 ; 13.988 ;
; debug[0]   ; data[14]               ; 15.117 ; 15.117 ; 15.117 ; 15.117 ;
; debug[0]   ; data[15]               ; 16.716 ; 16.716 ; 16.716 ; 16.716 ;
; debug[0]   ; data[16]               ; 16.451 ; 16.451 ; 16.451 ; 16.451 ;
; debug[0]   ; data[17]               ; 15.674 ; 15.674 ; 15.674 ; 15.674 ;
; debug[0]   ; data[18]               ; 15.832 ; 15.832 ; 15.832 ; 15.832 ;
; debug[0]   ; data[19]               ; 15.483 ; 15.483 ; 15.483 ; 15.483 ;
; debug[0]   ; data[20]               ; 16.576 ; 16.576 ; 16.576 ; 16.576 ;
; debug[0]   ; data[21]               ; 16.541 ; 16.541 ; 16.541 ; 16.541 ;
; debug[0]   ; data[22]               ; 15.469 ; 15.469 ; 15.469 ; 15.469 ;
; debug[0]   ; data[23]               ; 15.521 ; 15.521 ; 15.521 ; 15.521 ;
; debug[0]   ; data[24]               ; 13.381 ; 13.381 ; 13.381 ; 13.381 ;
; debug[0]   ; data[25]               ; 16.108 ; 16.108 ; 16.108 ; 16.108 ;
; debug[0]   ; data[26]               ; 17.348 ; 17.348 ; 17.348 ; 17.348 ;
; debug[0]   ; data[27]               ; 18.686 ; 18.686 ; 18.686 ; 18.686 ;
; debug[0]   ; data[28]               ; 12.060 ; 12.060 ; 12.060 ; 12.060 ;
; debug[0]   ; data[29]               ; 13.897 ; 13.897 ; 13.897 ; 13.897 ;
; debug[0]   ; data[30]               ; 12.696 ; 12.696 ; 12.696 ; 12.696 ;
; debug[0]   ; data[31]               ; 12.402 ; 12.402 ; 12.402 ; 12.402 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 17.520 ; 17.520 ; 17.520 ; 17.520 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 18.092 ; 18.092 ; 18.092 ; 18.092 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 19.121 ; 19.121 ; 19.121 ; 19.121 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 20.128 ; 20.128 ; 20.128 ; 20.128 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 17.885 ; 17.885 ; 17.885 ; 17.885 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 18.957 ; 18.957 ; 18.957 ; 18.957 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 18.785 ; 18.785 ; 18.785 ; 18.785 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 15.518 ; 15.518 ; 15.518 ; 15.518 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 17.041 ; 17.041 ; 17.041 ; 17.041 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 15.656 ; 15.656 ; 15.656 ; 15.656 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 15.911 ; 15.911 ; 15.911 ; 15.911 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 17.744 ; 17.744 ; 17.744 ; 17.744 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 17.139 ; 17.139 ; 17.139 ; 17.139 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 16.666 ; 16.666 ; 16.666 ; 16.666 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 16.418 ; 16.418 ; 16.418 ; 16.418 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 16.435 ; 16.435 ; 16.435 ; 16.435 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 16.755 ; 16.755 ; 16.755 ; 16.755 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 16.413 ; 16.413 ; 16.413 ; 16.413 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 16.454 ; 16.454 ; 16.454 ; 16.454 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 16.445 ; 16.445 ; 16.445 ; 16.445 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 16.415 ; 16.415 ; 16.415 ; 16.415 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 17.204 ; 17.204 ; 17.204 ; 17.204 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 17.221 ; 17.221 ; 17.221 ; 17.221 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 17.183 ; 17.183 ; 17.183 ; 17.183 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 17.184 ; 17.184 ; 17.184 ; 17.184 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 17.146 ; 17.146 ; 17.146 ; 17.146 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 16.905 ; 16.905 ; 16.905 ; 16.905 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 16.900 ; 16.900 ; 16.900 ; 16.900 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 16.003 ; 16.003 ; 16.003 ; 16.003 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 16.213 ; 16.213 ; 16.213 ; 16.213 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 15.291 ; 15.291 ; 15.291 ; 15.291 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 16.022 ; 16.022 ; 16.022 ; 16.022 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 16.758 ; 16.758 ; 16.758 ; 16.758 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 16.991 ; 16.991 ; 16.991 ; 16.991 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 17.763 ; 17.763 ; 17.763 ; 17.763 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 19.900 ; 19.900 ; 19.900 ; 19.900 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 20.126 ; 20.126 ; 20.126 ; 20.126 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 19.884 ; 19.884 ; 19.884 ; 19.884 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 20.141 ; 20.141 ; 20.141 ; 20.141 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 20.132 ; 20.132 ; 20.132 ; 20.132 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 20.183 ; 20.183 ; 20.183 ; 20.183 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 19.875 ; 19.875 ; 19.875 ; 19.875 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 17.342 ; 17.342 ; 17.342 ; 17.342 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 17.010 ; 17.010 ; 17.010 ; 17.010 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 16.914 ; 16.914 ; 16.914 ; 16.914 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 17.032 ; 17.032 ; 17.032 ; 17.032 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 16.715 ; 16.715 ; 16.715 ; 16.715 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 16.750 ; 16.750 ; 16.750 ; 16.750 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 16.908 ; 16.908 ; 16.908 ; 16.908 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 16.121 ; 16.121 ; 16.121 ; 16.121 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 16.981 ; 16.981 ; 16.981 ; 16.981 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 17.043 ; 17.043 ; 17.043 ; 17.043 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 18.819 ; 18.819 ; 18.819 ; 18.819 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 20.526 ; 20.526 ; 20.526 ; 20.526 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 18.857 ; 18.857 ; 18.857 ; 18.857 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 18.632 ; 18.632 ; 18.632 ; 18.632 ;
; debug[1]   ; data[0]                ; 11.957 ; 11.957 ; 11.957 ; 11.957 ;
; debug[1]   ; data[1]                ; 11.942 ; 11.942 ; 11.942 ; 11.942 ;
; debug[1]   ; data[2]                ; 12.230 ; 12.230 ; 12.230 ; 12.230 ;
; debug[1]   ; data[3]                ; 13.611 ; 13.611 ; 13.611 ; 13.611 ;
; debug[1]   ; data[4]                ; 12.756 ; 12.756 ; 12.756 ; 12.756 ;
; debug[1]   ; data[5]                ; 12.708 ; 12.708 ; 12.708 ; 12.708 ;
; debug[1]   ; data[6]                ; 12.823 ; 12.823 ; 12.823 ; 12.823 ;
; debug[1]   ; data[7]                ; 12.459 ; 12.459 ; 12.459 ; 12.459 ;
; debug[1]   ; data[8]                ; 12.465 ; 12.465 ; 12.465 ; 12.465 ;
; debug[1]   ; data[9]                ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; debug[1]   ; data[10]               ; 12.217 ; 12.217 ; 12.217 ; 12.217 ;
; debug[1]   ; data[11]               ; 14.181 ; 14.181 ; 14.181 ; 14.181 ;
; debug[1]   ; data[12]               ; 15.503 ; 15.503 ; 15.503 ; 15.503 ;
; debug[1]   ; data[13]               ; 13.264 ; 13.264 ; 13.264 ; 13.264 ;
; debug[1]   ; data[14]               ; 14.459 ; 14.459 ; 14.459 ; 14.459 ;
; debug[1]   ; data[15]               ; 16.090 ; 16.090 ; 16.090 ; 16.090 ;
; debug[1]   ; data[16]               ; 15.671 ; 15.671 ; 15.671 ; 15.671 ;
; debug[1]   ; data[17]               ; 14.872 ; 14.872 ; 14.872 ; 14.872 ;
; debug[1]   ; data[18]               ; 15.207 ; 15.207 ; 15.207 ; 15.207 ;
; debug[1]   ; data[19]               ; 14.952 ; 14.952 ; 14.952 ; 14.952 ;
; debug[1]   ; data[20]               ; 16.201 ; 16.201 ; 16.201 ; 16.201 ;
; debug[1]   ; data[21]               ; 15.866 ; 15.866 ; 15.866 ; 15.866 ;
; debug[1]   ; data[22]               ; 15.454 ; 15.454 ; 15.454 ; 15.454 ;
; debug[1]   ; data[23]               ; 15.751 ; 15.751 ; 15.751 ; 15.751 ;
; debug[1]   ; data[24]               ; 13.585 ; 13.585 ; 13.585 ; 13.585 ;
; debug[1]   ; data[25]               ; 15.543 ; 15.543 ; 15.543 ; 15.543 ;
; debug[1]   ; data[26]               ; 17.553 ; 17.553 ; 17.553 ; 17.553 ;
; debug[1]   ; data[27]               ; 18.914 ; 18.914 ; 18.914 ; 18.914 ;
; debug[1]   ; data[28]               ; 11.336 ; 11.336 ; 11.336 ; 11.336 ;
; debug[1]   ; data[29]               ; 13.330 ; 13.330 ; 13.330 ; 13.330 ;
; debug[1]   ; data[30]               ; 12.212 ; 12.212 ; 12.212 ; 12.212 ;
; debug[1]   ; data[31]               ; 11.952 ; 11.952 ; 11.952 ; 11.952 ;
+------------+------------------------+--------+--------+--------+--------+


+---------------------------------------------------------------------+
; Minimum Progagation Delay                                           ;
+------------+------------------------+-------+-------+-------+-------+
; Input Port ; Output Port            ; RR    ; RF    ; FR    ; FF    ;
+------------+------------------------+-------+-------+-------+-------+
; debug[0]   ; Saida_Oitavo_7seg[1]   ; 7.492 ; 7.492 ; 7.492 ; 7.492 ;
; debug[0]   ; Saida_Oitavo_7seg[2]   ; 7.750 ; 7.750 ; 7.750 ; 7.750 ;
; debug[0]   ; Saida_Oitavo_7seg[3]   ; 8.135 ; 8.135 ; 8.135 ; 8.135 ;
; debug[0]   ; Saida_Oitavo_7seg[4]   ; 8.549 ; 8.549 ; 8.549 ; 8.549 ;
; debug[0]   ; Saida_Oitavo_7seg[5]   ; 7.625 ; 7.625 ; 7.625 ; 7.625 ;
; debug[0]   ; Saida_Oitavo_7seg[6]   ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; debug[0]   ; Saida_Oitavo_7seg[7]   ; 7.982 ; 7.982 ; 7.982 ; 7.982 ;
; debug[0]   ; Saida_Primeiro_7seg[1] ; 7.200 ; 7.200 ; 7.200 ; 7.200 ;
; debug[0]   ; Saida_Primeiro_7seg[2] ; 7.891 ; 7.891 ; 7.891 ; 7.891 ;
; debug[0]   ; Saida_Primeiro_7seg[3] ; 7.281 ; 7.281 ; 7.281 ; 7.281 ;
; debug[0]   ; Saida_Primeiro_7seg[4] ; 7.356 ; 7.356 ; 7.356 ; 7.356 ;
; debug[0]   ; Saida_Primeiro_7seg[5] ; 8.089 ; 8.089 ; 8.089 ; 8.089 ;
; debug[0]   ; Saida_Primeiro_7seg[6] ; 7.980 ; 7.980 ; 7.980 ; 7.980 ;
; debug[0]   ; Saida_Primeiro_7seg[7] ; 7.774 ; 7.774 ; 7.774 ; 7.774 ;
; debug[0]   ; Saida_Quarto_7seg[1]   ; 7.917 ; 7.917 ; 7.917 ; 7.917 ;
; debug[0]   ; Saida_Quarto_7seg[2]   ; 7.922 ; 7.922 ; 7.922 ; 7.922 ;
; debug[0]   ; Saida_Quarto_7seg[3]   ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; debug[0]   ; Saida_Quarto_7seg[4]   ; 7.905 ; 7.905 ; 7.905 ; 7.905 ;
; debug[0]   ; Saida_Quarto_7seg[5]   ; 7.941 ; 7.941 ; 7.941 ; 7.941 ;
; debug[0]   ; Saida_Quarto_7seg[6]   ; 7.940 ; 7.940 ; 7.940 ; 7.940 ;
; debug[0]   ; Saida_Quarto_7seg[7]   ; 7.914 ; 7.914 ; 7.914 ; 7.914 ;
; debug[0]   ; Saida_Quinto_7seg[1]   ; 7.758 ; 7.758 ; 7.758 ; 7.758 ;
; debug[0]   ; Saida_Quinto_7seg[2]   ; 7.763 ; 7.763 ; 7.763 ; 7.763 ;
; debug[0]   ; Saida_Quinto_7seg[3]   ; 7.742 ; 7.742 ; 7.742 ; 7.742 ;
; debug[0]   ; Saida_Quinto_7seg[4]   ; 7.739 ; 7.739 ; 7.739 ; 7.739 ;
; debug[0]   ; Saida_Quinto_7seg[5]   ; 7.731 ; 7.731 ; 7.731 ; 7.731 ;
; debug[0]   ; Saida_Quinto_7seg[6]   ; 7.617 ; 7.617 ; 7.617 ; 7.617 ;
; debug[0]   ; Saida_Quinto_7seg[7]   ; 7.610 ; 7.610 ; 7.610 ; 7.610 ;
; debug[0]   ; Saida_Segundo_7seg[1]  ; 7.786 ; 7.786 ; 7.786 ; 7.786 ;
; debug[0]   ; Saida_Segundo_7seg[2]  ; 7.844 ; 7.844 ; 7.844 ; 7.844 ;
; debug[0]   ; Saida_Segundo_7seg[3]  ; 7.462 ; 7.462 ; 7.462 ; 7.462 ;
; debug[0]   ; Saida_Segundo_7seg[4]  ; 7.817 ; 7.817 ; 7.817 ; 7.817 ;
; debug[0]   ; Saida_Segundo_7seg[5]  ; 8.110 ; 8.110 ; 8.110 ; 8.110 ;
; debug[0]   ; Saida_Segundo_7seg[6]  ; 8.213 ; 8.213 ; 8.213 ; 8.213 ;
; debug[0]   ; Saida_Segundo_7seg[7]  ; 8.585 ; 8.585 ; 8.585 ; 8.585 ;
; debug[0]   ; Saida_Setimo_7seg[1]   ; 8.252 ; 8.252 ; 8.252 ; 8.252 ;
; debug[0]   ; Saida_Setimo_7seg[2]   ; 8.376 ; 8.376 ; 8.376 ; 8.376 ;
; debug[0]   ; Saida_Setimo_7seg[3]   ; 8.251 ; 8.251 ; 8.251 ; 8.251 ;
; debug[0]   ; Saida_Setimo_7seg[4]   ; 8.346 ; 8.346 ; 8.346 ; 8.346 ;
; debug[0]   ; Saida_Setimo_7seg[5]   ; 8.356 ; 8.356 ; 8.356 ; 8.356 ;
; debug[0]   ; Saida_Setimo_7seg[6]   ; 8.377 ; 8.377 ; 8.377 ; 8.377 ;
; debug[0]   ; Saida_Setimo_7seg[7]   ; 8.229 ; 8.229 ; 8.229 ; 8.229 ;
; debug[0]   ; Saida_Sexto_7seg[1]    ; 8.063 ; 8.063 ; 8.063 ; 8.063 ;
; debug[0]   ; Saida_Sexto_7seg[2]    ; 7.928 ; 7.928 ; 7.928 ; 7.928 ;
; debug[0]   ; Saida_Sexto_7seg[3]    ; 7.872 ; 7.872 ; 7.872 ; 7.872 ;
; debug[0]   ; Saida_Sexto_7seg[4]    ; 7.912 ; 7.912 ; 7.912 ; 7.912 ;
; debug[0]   ; Saida_Sexto_7seg[5]    ; 7.781 ; 7.781 ; 7.781 ; 7.781 ;
; debug[0]   ; Saida_Sexto_7seg[6]    ; 7.799 ; 7.799 ; 7.799 ; 7.799 ;
; debug[0]   ; Saida_Sexto_7seg[7]    ; 7.856 ; 7.856 ; 7.856 ; 7.856 ;
; debug[0]   ; Saida_Terceiro_7seg[1] ; 6.408 ; 6.408 ; 6.408 ; 6.408 ;
; debug[0]   ; Saida_Terceiro_7seg[2] ; 6.765 ; 6.765 ; 6.765 ; 6.765 ;
; debug[0]   ; Saida_Terceiro_7seg[3] ; 6.804 ; 6.804 ; 6.804 ; 6.804 ;
; debug[0]   ; Saida_Terceiro_7seg[4] ; 7.750 ; 7.750 ; 7.750 ; 7.750 ;
; debug[0]   ; Saida_Terceiro_7seg[5] ; 8.636 ; 8.636 ; 8.636 ; 8.636 ;
; debug[0]   ; Saida_Terceiro_7seg[6] ; 7.819 ; 7.819 ; 7.819 ; 7.819 ;
; debug[0]   ; Saida_Terceiro_7seg[7] ; 7.691 ; 7.691 ; 7.691 ; 7.691 ;
; debug[0]   ; data[0]                ; 6.174 ; 6.174 ; 6.174 ; 6.174 ;
; debug[0]   ; data[1]                ; 6.518 ; 6.518 ; 6.518 ; 6.518 ;
; debug[0]   ; data[2]                ; 6.352 ; 6.352 ; 6.352 ; 6.352 ;
; debug[0]   ; data[3]                ; 7.053 ; 7.053 ; 7.053 ; 7.053 ;
; debug[0]   ; data[4]                ; 6.334 ; 6.334 ; 6.334 ; 6.334 ;
; debug[0]   ; data[5]                ; 7.124 ; 7.124 ; 7.124 ; 7.124 ;
; debug[0]   ; data[6]                ; 6.364 ; 6.364 ; 6.364 ; 6.364 ;
; debug[0]   ; data[7]                ; 7.010 ; 7.010 ; 7.010 ; 7.010 ;
; debug[0]   ; data[8]                ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; debug[0]   ; data[9]                ; 6.952 ; 6.952 ; 6.952 ; 6.952 ;
; debug[0]   ; data[10]               ; 6.155 ; 6.155 ; 6.155 ; 6.155 ;
; debug[0]   ; data[11]               ; 7.281 ; 7.281 ; 7.281 ; 7.281 ;
; debug[0]   ; data[12]               ; 8.271 ; 8.271 ; 8.271 ; 8.271 ;
; debug[0]   ; data[13]               ; 7.579 ; 7.579 ; 7.579 ; 7.579 ;
; debug[0]   ; data[14]               ; 7.858 ; 7.858 ; 7.858 ; 7.858 ;
; debug[0]   ; data[15]               ; 8.783 ; 8.783 ; 8.783 ; 8.783 ;
; debug[0]   ; data[16]               ; 7.940 ; 7.940 ; 7.940 ; 7.940 ;
; debug[0]   ; data[17]               ; 8.358 ; 8.358 ; 8.358 ; 8.358 ;
; debug[0]   ; data[18]               ; 7.547 ; 7.547 ; 7.547 ; 7.547 ;
; debug[0]   ; data[19]               ; 8.225 ; 8.225 ; 8.225 ; 8.225 ;
; debug[0]   ; data[20]               ; 8.667 ; 8.667 ; 8.667 ; 8.667 ;
; debug[0]   ; data[21]               ; 8.753 ; 8.753 ; 8.753 ; 8.753 ;
; debug[0]   ; data[22]               ; 7.886 ; 7.886 ; 7.886 ; 7.886 ;
; debug[0]   ; data[23]               ; 8.318 ; 8.318 ; 8.318 ; 8.318 ;
; debug[0]   ; data[24]               ; 7.226 ; 7.226 ; 7.226 ; 7.226 ;
; debug[0]   ; data[25]               ; 8.544 ; 8.544 ; 8.544 ; 8.544 ;
; debug[0]   ; data[26]               ; 8.905 ; 8.905 ; 8.905 ; 8.905 ;
; debug[0]   ; data[27]               ; 9.717 ; 9.717 ; 9.717 ; 9.717 ;
; debug[0]   ; data[28]               ; 6.255 ; 6.255 ; 6.255 ; 6.255 ;
; debug[0]   ; data[29]               ; 7.377 ; 7.377 ; 7.377 ; 7.377 ;
; debug[0]   ; data[30]               ; 6.583 ; 6.583 ; 6.583 ; 6.583 ;
; debug[0]   ; data[31]               ; 6.661 ; 6.661 ; 6.661 ; 6.661 ;
; debug[1]   ; Saida_Oitavo_7seg[1]   ; 7.092 ; 7.092 ; 7.092 ; 7.092 ;
; debug[1]   ; Saida_Oitavo_7seg[2]   ; 7.343 ; 7.343 ; 7.343 ; 7.343 ;
; debug[1]   ; Saida_Oitavo_7seg[3]   ; 7.735 ; 7.735 ; 7.735 ; 7.735 ;
; debug[1]   ; Saida_Oitavo_7seg[4]   ; 8.160 ; 8.160 ; 8.160 ; 8.160 ;
; debug[1]   ; Saida_Oitavo_7seg[5]   ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; debug[1]   ; Saida_Oitavo_7seg[6]   ; 7.749 ; 7.749 ; 7.749 ; 7.749 ;
; debug[1]   ; Saida_Oitavo_7seg[7]   ; 7.592 ; 7.592 ; 7.592 ; 7.592 ;
; debug[1]   ; Saida_Primeiro_7seg[1] ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; debug[1]   ; Saida_Primeiro_7seg[2] ; 7.894 ; 7.894 ; 7.894 ; 7.894 ;
; debug[1]   ; Saida_Primeiro_7seg[3] ; 7.269 ; 7.269 ; 7.269 ; 7.269 ;
; debug[1]   ; Saida_Primeiro_7seg[4] ; 7.348 ; 7.348 ; 7.348 ; 7.348 ;
; debug[1]   ; Saida_Primeiro_7seg[5] ; 8.084 ; 8.084 ; 8.084 ; 8.084 ;
; debug[1]   ; Saida_Primeiro_7seg[6] ; 7.968 ; 7.968 ; 7.968 ; 7.968 ;
; debug[1]   ; Saida_Primeiro_7seg[7] ; 7.762 ; 7.762 ; 7.762 ; 7.762 ;
; debug[1]   ; Saida_Quarto_7seg[1]   ; 7.309 ; 7.309 ; 7.309 ; 7.309 ;
; debug[1]   ; Saida_Quarto_7seg[2]   ; 7.314 ; 7.314 ; 7.314 ; 7.314 ;
; debug[1]   ; Saida_Quarto_7seg[3]   ; 7.470 ; 7.470 ; 7.470 ; 7.470 ;
; debug[1]   ; Saida_Quarto_7seg[4]   ; 7.297 ; 7.297 ; 7.297 ; 7.297 ;
; debug[1]   ; Saida_Quarto_7seg[5]   ; 7.333 ; 7.333 ; 7.333 ; 7.333 ;
; debug[1]   ; Saida_Quarto_7seg[6]   ; 7.332 ; 7.332 ; 7.332 ; 7.332 ;
; debug[1]   ; Saida_Quarto_7seg[7]   ; 7.306 ; 7.306 ; 7.306 ; 7.306 ;
; debug[1]   ; Saida_Quinto_7seg[1]   ; 7.734 ; 7.734 ; 7.734 ; 7.734 ;
; debug[1]   ; Saida_Quinto_7seg[2]   ; 7.747 ; 7.747 ; 7.747 ; 7.747 ;
; debug[1]   ; Saida_Quinto_7seg[3]   ; 7.718 ; 7.718 ; 7.718 ; 7.718 ;
; debug[1]   ; Saida_Quinto_7seg[4]   ; 7.716 ; 7.716 ; 7.716 ; 7.716 ;
; debug[1]   ; Saida_Quinto_7seg[5]   ; 7.707 ; 7.707 ; 7.707 ; 7.707 ;
; debug[1]   ; Saida_Quinto_7seg[6]   ; 7.593 ; 7.593 ; 7.593 ; 7.593 ;
; debug[1]   ; Saida_Quinto_7seg[7]   ; 7.591 ; 7.591 ; 7.591 ; 7.591 ;
; debug[1]   ; Saida_Segundo_7seg[1]  ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; debug[1]   ; Saida_Segundo_7seg[2]  ; 7.108 ; 7.108 ; 7.108 ; 7.108 ;
; debug[1]   ; Saida_Segundo_7seg[3]  ; 6.732 ; 6.732 ; 6.732 ; 6.732 ;
; debug[1]   ; Saida_Segundo_7seg[4]  ; 7.078 ; 7.078 ; 7.078 ; 7.078 ;
; debug[1]   ; Saida_Segundo_7seg[5]  ; 7.379 ; 7.379 ; 7.379 ; 7.379 ;
; debug[1]   ; Saida_Segundo_7seg[6]  ; 7.483 ; 7.483 ; 7.483 ; 7.483 ;
; debug[1]   ; Saida_Segundo_7seg[7]  ; 7.855 ; 7.855 ; 7.855 ; 7.855 ;
; debug[1]   ; Saida_Setimo_7seg[1]   ; 8.393 ; 8.393 ; 8.393 ; 8.393 ;
; debug[1]   ; Saida_Setimo_7seg[2]   ; 8.517 ; 8.517 ; 8.517 ; 8.517 ;
; debug[1]   ; Saida_Setimo_7seg[3]   ; 8.392 ; 8.392 ; 8.392 ; 8.392 ;
; debug[1]   ; Saida_Setimo_7seg[4]   ; 8.487 ; 8.487 ; 8.487 ; 8.487 ;
; debug[1]   ; Saida_Setimo_7seg[5]   ; 8.497 ; 8.497 ; 8.497 ; 8.497 ;
; debug[1]   ; Saida_Setimo_7seg[6]   ; 8.518 ; 8.518 ; 8.518 ; 8.518 ;
; debug[1]   ; Saida_Setimo_7seg[7]   ; 8.370 ; 8.370 ; 8.370 ; 8.370 ;
; debug[1]   ; Saida_Sexto_7seg[1]    ; 8.438 ; 8.438 ; 8.438 ; 8.438 ;
; debug[1]   ; Saida_Sexto_7seg[2]    ; 8.303 ; 8.303 ; 8.303 ; 8.303 ;
; debug[1]   ; Saida_Sexto_7seg[3]    ; 8.247 ; 8.247 ; 8.247 ; 8.247 ;
; debug[1]   ; Saida_Sexto_7seg[4]    ; 8.287 ; 8.287 ; 8.287 ; 8.287 ;
; debug[1]   ; Saida_Sexto_7seg[5]    ; 8.156 ; 8.156 ; 8.156 ; 8.156 ;
; debug[1]   ; Saida_Sexto_7seg[6]    ; 8.174 ; 8.174 ; 8.174 ; 8.174 ;
; debug[1]   ; Saida_Sexto_7seg[7]    ; 8.231 ; 8.231 ; 8.231 ; 8.231 ;
; debug[1]   ; Saida_Terceiro_7seg[1] ; 6.839 ; 6.839 ; 6.839 ; 6.839 ;
; debug[1]   ; Saida_Terceiro_7seg[2] ; 7.196 ; 7.196 ; 7.196 ; 7.196 ;
; debug[1]   ; Saida_Terceiro_7seg[3] ; 7.235 ; 7.235 ; 7.235 ; 7.235 ;
; debug[1]   ; Saida_Terceiro_7seg[4] ; 8.181 ; 8.181 ; 8.181 ; 8.181 ;
; debug[1]   ; Saida_Terceiro_7seg[5] ; 9.067 ; 9.067 ; 9.067 ; 9.067 ;
; debug[1]   ; Saida_Terceiro_7seg[6] ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; debug[1]   ; Saida_Terceiro_7seg[7] ; 8.122 ; 8.122 ; 8.122 ; 8.122 ;
; debug[1]   ; data[0]                ; 6.459 ; 6.459 ; 6.459 ; 6.459 ;
; debug[1]   ; data[1]                ; 6.200 ; 6.200 ; 6.200 ; 6.200 ;
; debug[1]   ; data[2]                ; 6.597 ; 6.597 ; 6.597 ; 6.597 ;
; debug[1]   ; data[3]                ; 6.150 ; 6.150 ; 6.150 ; 6.150 ;
; debug[1]   ; data[4]                ; 6.879 ; 6.879 ; 6.879 ; 6.879 ;
; debug[1]   ; data[5]                ; 6.343 ; 6.343 ; 6.343 ; 6.343 ;
; debug[1]   ; data[6]                ; 6.914 ; 6.914 ; 6.914 ; 6.914 ;
; debug[1]   ; data[7]                ; 5.874 ; 5.874 ; 5.874 ; 5.874 ;
; debug[1]   ; data[8]                ; 6.720 ; 6.720 ; 6.720 ; 6.720 ;
; debug[1]   ; data[9]                ; 6.508 ; 6.508 ; 6.508 ; 6.508 ;
; debug[1]   ; data[10]               ; 6.586 ; 6.586 ; 6.586 ; 6.586 ;
; debug[1]   ; data[11]               ; 5.979 ; 5.979 ; 5.979 ; 5.979 ;
; debug[1]   ; data[12]               ; 8.301 ; 8.301 ; 8.301 ; 8.301 ;
; debug[1]   ; data[13]               ; 6.971 ; 6.971 ; 6.971 ; 6.971 ;
; debug[1]   ; data[14]               ; 7.803 ; 7.803 ; 7.803 ; 7.803 ;
; debug[1]   ; data[15]               ; 7.899 ; 7.899 ; 7.899 ; 7.899 ;
; debug[1]   ; data[16]               ; 8.354 ; 8.354 ; 8.354 ; 8.354 ;
; debug[1]   ; data[17]               ; 7.501 ; 7.501 ; 7.501 ; 7.501 ;
; debug[1]   ; data[18]               ; 8.107 ; 8.107 ; 8.107 ; 8.107 ;
; debug[1]   ; data[19]               ; 7.717 ; 7.717 ; 7.717 ; 7.717 ;
; debug[1]   ; data[20]               ; 8.662 ; 8.662 ; 8.662 ; 8.662 ;
; debug[1]   ; data[21]               ; 7.970 ; 7.970 ; 7.970 ; 7.970 ;
; debug[1]   ; data[22]               ; 8.261 ; 8.261 ; 8.261 ; 8.261 ;
; debug[1]   ; data[23]               ; 8.293 ; 8.293 ; 8.293 ; 8.293 ;
; debug[1]   ; data[24]               ; 7.367 ; 7.367 ; 7.367 ; 7.367 ;
; debug[1]   ; data[25]               ; 7.699 ; 7.699 ; 7.699 ; 7.699 ;
; debug[1]   ; data[26]               ; 9.293 ; 9.293 ; 9.293 ; 9.293 ;
; debug[1]   ; data[27]               ; 9.251 ; 9.251 ; 9.251 ; 9.251 ;
; debug[1]   ; data[28]               ; 6.208 ; 6.208 ; 6.208 ; 6.208 ;
; debug[1]   ; data[29]               ; 6.182 ; 6.182 ; 6.182 ; 6.182 ;
; debug[1]   ; data[30]               ; 6.606 ; 6.606 ; 6.606 ; 6.606 ;
; debug[1]   ; data[31]               ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
+------------+------------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7333474  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2124     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 396      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 7333474  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2124     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 396      ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 4     ; 4     ;
; Unconstrained Input Port Paths  ; 226   ; 226   ;
; Unconstrained Output Ports      ; 89    ; 89    ;
; Unconstrained Output Port Paths ; 11425 ; 11425 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 10 15:58:49 2018
Info: Command: quartus_sta multiciclo -c multiciclo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.122
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.122     -1762.639 clk 
    Info (332119):    -2.796      -178.656 clk_rom 
Info (332146): Worst-case hold slack is 0.679
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.679         0.000 clk 
    Info (332119):     1.545         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -737.322 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.826
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.826      -753.956 clk 
    Info (332119):    -1.460       -56.783 clk_rom 
Info (332146): Worst-case hold slack is 0.319
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.319         0.000 clk 
    Info (332119):     0.427         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -737.322 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4596 megabytes
    Info: Processing ended: Mon Dec 10 15:58:52 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


