\noindent \textbf{FICHA CATALOGRÁFICA}

\noindent %
\fbox{\begin{minipage}[t]{1\columnwidth}%
ARTHUR, DE MATOS BEGGS

RISC-V SiMPLE: Projeto e Desenvolvimento de Processadores RISC-V com a ISA RV32IMF
    Usando as Microarquiteturas Uniciclo, Multiciclo e Pipeline em FPGA,

\medskip{}


{[}Distrito Federal{]} 2021.

\medskip{}

% TODO: Número de páginas
viii, 57p., 297 mm (FT/UnB, Engenheiro, Controle e Automação, 2021).
Trabalho de Graduação \textendash{} Universidade de Brasília. Faculdade
de Tecnologia.

\medskip{}


1. RISC-V\hfill{}2. Verilog\hfill{}

3. FPGA

\medskip{}

I. Mecatrônica/FT/UnB\hfill{}

%
\end{minipage}}

\noindent \medskip{}


\noindent \textbf{REFERÊNCIA BIBLIOGRÁFICA}

% TODO: Título final, número de publicação e número de páginas
BEGGS, ARTHUR DE MATOS, (2021). RISC-V SiMPLE: Projeto e Desenvolvimento de
Processadores RISC-V com a ISA RV32IMF Usando as Microarquiteturas Uniciclo,
Multiciclo e Pipeline em FPGA.  Trabalho de Graduação em Engenharia de Controle
e Automação, Publicação FT.TG-$n^{\circ}06$, Faculdade de Tecnologia,
Universidade de Brasília, Brasília, DF, 65p.


\noindent \textbf{CESSÃO DE DIREITOS}

\noindent AUTOR: Arthur de Matos Beggs

\noindent TÍTULO DO TRABALHO DE GRADUAÇÃO: RISC-V SiMPLE: Projeto e Desenvolvimento de
Processadores RISC-V com a ISA RV32IMF Usando as Microarquiteturas Uniciclo,
Multiciclo e Pipeline em FPGA.

\noindent \medskip{}


\noindent GRAU: Engenheiro\hfill{}ANO: 2021\hfill{}

\noindent \medskip{}


É concedida à Universidade de Brasília permissão para reproduzir cópias
deste Trabalho de Graduação e para emprestar ou vender tais cópias
somente para propósitos acadêmicos e científicos. O autor reserva
outros direitos de publicação e nenhuma parte desse Trabalho de Graduação
pode ser reproduzida sem autorização por escrito do autor.

\noindent \bigskip{}


\noindent \rule[0.5ex]{.4\columnwidth}{1pt}

\noindent Arthur de Matos Beggs

\noindent SHCGN 703 Bl G Nº 120, Asa Norte

\noindent 70730-707 Brasília \textendash{} DF \textendash{} Brasil.
