`timescale 1ns/1ps
module tb_logic_gate_modern;
    reg a,b; wire x,y,z; logic_gate dut(a,b,x,y,z);
    integer n,checked=0;
    reg [2:0] expected;
    initial begin
        $dumpfile("wave.vcd"); $dumpvars(0,tb_logic_gate_modern);

        for(n=0;n<4;n=n+1) begin
            {a,b}=n;
            expected={(a & b),(a | b),(a ^ b)};
            #10;
            if ({x,y,z} !== expected)
                $fatal(1, "FATL logic_gate vector=%0d expected=%h actual=%h",n,expected,{x,y,z});
            checked=checked+1;
        end
        if(checked!=4) $fatal(1, "Incomplete test");
        $display("LAB1_PASS logic_gate cases=%0d",checked);
        $finish;
    end
    initial begin #100000; $fatal(1,"Watchdog"); end
endmodule
// PDF를 보며 입력 자극과 기대값을 검사할 테스트벤치를 직접 작성하세요.
// 파형 파일명은 wave.vcd로 지정하고, 종료와 오류 검사를 포함하세요.
// 파일명 또는 TB 모듈명이 바뀌면 simulation.json도 수정하세요.
