
PrototypeSwerveDrive.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         000000bc  00800200  000018ca  0000195e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000018ca  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000010  008002bc  008002bc  00001a1a  2**0
                  ALLOC
  3 .stab         00001c50  00000000  00000000  00001a1c  2**2
                  CONTENTS, READONLY, DEBUGGING
  4 .stabstr      0000068a  00000000  00000000  0000366c  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_aranges 00000020  00000000  00000000  00003cf6  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_pubnames 0000021f  00000000  00000000  00003d16  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_info   00000ebc  00000000  00000000  00003f35  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_abbrev 00000409  00000000  00000000  00004df1  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_line   00000d8b  00000000  00000000  000051fa  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_frame  000001c0  00000000  00000000  00005f88  2**2
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_str    00000729  00000000  00000000  00006148  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_loc    000009b7  00000000  00000000  00006871  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .debug_pubtypes 00000071  00000000  00000000  00007228  2**0
                  CONTENTS, READONLY, DEBUGGING
 14 .debug_ranges 00000030  00000000  00000000  00007299  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
       0:	0c 94 72 00 	jmp	0xe4	; 0xe4 <__ctors_end>
       4:	0c 94 b4 06 	jmp	0xd68	; 0xd68 <__vector_1>
       8:	0c 94 df 06 	jmp	0xdbe	; 0xdbe <__vector_2>
       c:	0c 94 0a 07 	jmp	0xe14	; 0xe14 <__vector_3>
      10:	0c 94 35 07 	jmp	0xe6a	; 0xe6a <__vector_4>
      14:	0c 94 60 07 	jmp	0xec0	; 0xec0 <__vector_5>
      18:	0c 94 8b 07 	jmp	0xf16	; 0xf16 <__vector_6>
      1c:	0c 94 b6 07 	jmp	0xf6c	; 0xf6c <__vector_7>
      20:	0c 94 e1 07 	jmp	0xfc2	; 0xfc2 <__vector_8>
      24:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      28:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      2c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      30:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      34:	0c 94 b9 04 	jmp	0x972	; 0x972 <__vector_13>
      38:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      3c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      40:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      44:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      48:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      4c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      50:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      54:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      58:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      5c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      60:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      64:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      68:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      6c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      70:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      74:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      78:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      7c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      80:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      84:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      88:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      8c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      90:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      94:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      98:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      9c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      a0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      a4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      a8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      ac:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      b0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      b4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      b8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      bc:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      c0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      c4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      c8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      cc:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      d0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      d4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      d8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      dc:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
      e0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>

000000e4 <__ctors_end>:
      e4:	11 24       	eor	r1, r1
      e6:	1f be       	out	0x3f, r1	; 63
      e8:	cf ef       	ldi	r28, 0xFF	; 255
      ea:	d1 e2       	ldi	r29, 0x21	; 33
      ec:	de bf       	out	0x3e, r29	; 62
      ee:	cd bf       	out	0x3d, r28	; 61
      f0:	00 e0       	ldi	r16, 0x00	; 0
      f2:	0c bf       	out	0x3c, r16	; 60

000000f4 <__do_copy_data>:
      f4:	12 e0       	ldi	r17, 0x02	; 2
      f6:	a0 e0       	ldi	r26, 0x00	; 0
      f8:	b2 e0       	ldi	r27, 0x02	; 2
      fa:	ea ec       	ldi	r30, 0xCA	; 202
      fc:	f8 e1       	ldi	r31, 0x18	; 24
      fe:	00 e0       	ldi	r16, 0x00	; 0
     100:	0b bf       	out	0x3b, r16	; 59
     102:	02 c0       	rjmp	.+4      	; 0x108 <__do_copy_data+0x14>
     104:	07 90       	elpm	r0, Z+
     106:	0d 92       	st	X+, r0
     108:	ac 3b       	cpi	r26, 0xBC	; 188
     10a:	b1 07       	cpc	r27, r17
     10c:	d9 f7       	brne	.-10     	; 0x104 <__do_copy_data+0x10>

0000010e <__do_clear_bss>:
     10e:	12 e0       	ldi	r17, 0x02	; 2
     110:	ac eb       	ldi	r26, 0xBC	; 188
     112:	b2 e0       	ldi	r27, 0x02	; 2
     114:	01 c0       	rjmp	.+2      	; 0x118 <.do_clear_bss_start>

00000116 <.do_clear_bss_loop>:
     116:	1d 92       	st	X+, r1

00000118 <.do_clear_bss_start>:
     118:	ac 3c       	cpi	r26, 0xCC	; 204
     11a:	b1 07       	cpc	r27, r17
     11c:	e1 f7       	brne	.-8      	; 0x116 <.do_clear_bss_loop>
     11e:	0e 94 51 0a 	call	0x14a2	; 0x14a2 <main>
     122:	0c 94 63 0c 	jmp	0x18c6	; 0x18c6 <_exit>

00000126 <__bad_interrupt>:
     126:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000012a <_Z7pinModehh>:
//Functions:

void pinMode(uint8_t pInno,uint8_t mOde)
{
	int l;
  	if(mOde==0)
     12a:	66 23       	and	r22, r22
     12c:	09 f0       	breq	.+2      	; 0x130 <_Z7pinModehh+0x6>
     12e:	b8 c0       	rjmp	.+368    	; 0x2a0 <_Z7pinModehh+0x176>
    {
    	switch(d[pInno]){
     130:	90 e0       	ldi	r25, 0x00	; 0
     132:	fc 01       	movw	r30, r24
     134:	e8 58       	subi	r30, 0x88	; 136
     136:	fd 4f       	sbci	r31, 0xFD	; 253
     138:	20 81       	ld	r18, Z
     13a:	25 36       	cpi	r18, 0x65	; 101
     13c:	09 f4       	brne	.+2      	; 0x140 <_Z7pinModehh+0x16>
     13e:	50 c0       	rjmp	.+160    	; 0x1e0 <_Z7pinModehh+0xb6>
     140:	26 36       	cpi	r18, 0x66	; 102
     142:	40 f4       	brcc	.+16     	; 0x154 <_Z7pinModehh+0x2a>
     144:	23 36       	cpi	r18, 0x63	; 99
     146:	41 f1       	breq	.+80     	; 0x198 <_Z7pinModehh+0x6e>
     148:	24 36       	cpi	r18, 0x64	; 100
     14a:	c0 f5       	brcc	.+112    	; 0x1bc <_Z7pinModehh+0x92>
     14c:	22 36       	cpi	r18, 0x62	; 98
     14e:	09 f0       	breq	.+2      	; 0x152 <_Z7pinModehh+0x28>
     150:	5e c1       	rjmp	.+700    	; 0x40e <_Z7pinModehh+0x2e4>
     152:	10 c0       	rjmp	.+32     	; 0x174 <_Z7pinModehh+0x4a>
     154:	28 36       	cpi	r18, 0x68	; 104
     156:	09 f4       	brne	.+2      	; 0x15a <_Z7pinModehh+0x30>
     158:	67 c0       	rjmp	.+206    	; 0x228 <_Z7pinModehh+0xfe>
     15a:	29 36       	cpi	r18, 0x69	; 105
     15c:	20 f4       	brcc	.+8      	; 0x166 <_Z7pinModehh+0x3c>
     15e:	27 36       	cpi	r18, 0x67	; 103
     160:	09 f0       	breq	.+2      	; 0x164 <_Z7pinModehh+0x3a>
     162:	55 c1       	rjmp	.+682    	; 0x40e <_Z7pinModehh+0x2e4>
     164:	4f c0       	rjmp	.+158    	; 0x204 <_Z7pinModehh+0xda>
     166:	2a 36       	cpi	r18, 0x6A	; 106
     168:	09 f4       	brne	.+2      	; 0x16c <_Z7pinModehh+0x42>
     16a:	72 c0       	rjmp	.+228    	; 0x250 <_Z7pinModehh+0x126>
     16c:	2c 36       	cpi	r18, 0x6C	; 108
     16e:	09 f0       	breq	.+2      	; 0x172 <_Z7pinModehh+0x48>
     170:	4e c1       	rjmp	.+668    	; 0x40e <_Z7pinModehh+0x2e4>
     172:	82 c0       	rjmp	.+260    	; 0x278 <_Z7pinModehh+0x14e>

          	case'b':
                  DDRB&=~(1<<c[pInno]);
     174:	24 b1       	in	r18, 0x04	; 4
     176:	fc 01       	movw	r30, r24
     178:	ee 0f       	add	r30, r30
     17a:	ff 1f       	adc	r31, r31
     17c:	e0 50       	subi	r30, 0x00	; 0
     17e:	fe 4f       	sbci	r31, 0xFE	; 254
     180:	81 e0       	ldi	r24, 0x01	; 1
     182:	90 e0       	ldi	r25, 0x00	; 0
     184:	00 80       	ld	r0, Z
     186:	02 c0       	rjmp	.+4      	; 0x18c <_Z7pinModehh+0x62>
     188:	88 0f       	add	r24, r24
     18a:	99 1f       	adc	r25, r25
     18c:	0a 94       	dec	r0
     18e:	e2 f7       	brpl	.-8      	; 0x188 <_Z7pinModehh+0x5e>
     190:	80 95       	com	r24
     192:	82 23       	and	r24, r18
     194:	84 b9       	out	0x04, r24	; 4
		           break;
     196:	08 95       	ret
          	case'c':
                 DDRC&=~(1<<c[pInno]);
     198:	27 b1       	in	r18, 0x07	; 7
     19a:	fc 01       	movw	r30, r24
     19c:	ee 0f       	add	r30, r30
     19e:	ff 1f       	adc	r31, r31
     1a0:	e0 50       	subi	r30, 0x00	; 0
     1a2:	fe 4f       	sbci	r31, 0xFE	; 254
     1a4:	81 e0       	ldi	r24, 0x01	; 1
     1a6:	90 e0       	ldi	r25, 0x00	; 0
     1a8:	00 80       	ld	r0, Z
     1aa:	02 c0       	rjmp	.+4      	; 0x1b0 <_Z7pinModehh+0x86>
     1ac:	88 0f       	add	r24, r24
     1ae:	99 1f       	adc	r25, r25
     1b0:	0a 94       	dec	r0
     1b2:	e2 f7       	brpl	.-8      	; 0x1ac <_Z7pinModehh+0x82>
     1b4:	80 95       	com	r24
     1b6:	82 23       	and	r24, r18
     1b8:	87 b9       	out	0x07, r24	; 7
		          break;
     1ba:	08 95       	ret
          	case'd':
                 DDRD&=~(1<<c[pInno]);
     1bc:	2a b1       	in	r18, 0x0a	; 10
     1be:	fc 01       	movw	r30, r24
     1c0:	ee 0f       	add	r30, r30
     1c2:	ff 1f       	adc	r31, r31
     1c4:	e0 50       	subi	r30, 0x00	; 0
     1c6:	fe 4f       	sbci	r31, 0xFE	; 254
     1c8:	81 e0       	ldi	r24, 0x01	; 1
     1ca:	90 e0       	ldi	r25, 0x00	; 0
     1cc:	00 80       	ld	r0, Z
     1ce:	02 c0       	rjmp	.+4      	; 0x1d4 <_Z7pinModehh+0xaa>
     1d0:	88 0f       	add	r24, r24
     1d2:	99 1f       	adc	r25, r25
     1d4:	0a 94       	dec	r0
     1d6:	e2 f7       	brpl	.-8      	; 0x1d0 <_Z7pinModehh+0xa6>
     1d8:	80 95       	com	r24
     1da:	82 23       	and	r24, r18
     1dc:	8a b9       	out	0x0a, r24	; 10
		          break;
     1de:	08 95       	ret
	      	case'e':
                  DDRE&=~(1<<c[pInno]);
     1e0:	2d b1       	in	r18, 0x0d	; 13
     1e2:	fc 01       	movw	r30, r24
     1e4:	ee 0f       	add	r30, r30
     1e6:	ff 1f       	adc	r31, r31
     1e8:	e0 50       	subi	r30, 0x00	; 0
     1ea:	fe 4f       	sbci	r31, 0xFE	; 254
     1ec:	81 e0       	ldi	r24, 0x01	; 1
     1ee:	90 e0       	ldi	r25, 0x00	; 0
     1f0:	00 80       	ld	r0, Z
     1f2:	02 c0       	rjmp	.+4      	; 0x1f8 <_Z7pinModehh+0xce>
     1f4:	88 0f       	add	r24, r24
     1f6:	99 1f       	adc	r25, r25
     1f8:	0a 94       	dec	r0
     1fa:	e2 f7       	brpl	.-8      	; 0x1f4 <_Z7pinModehh+0xca>
     1fc:	80 95       	com	r24
     1fe:	82 23       	and	r24, r18
     200:	8d b9       	out	0x0d, r24	; 13
		           break;
     202:	08 95       	ret
		    case'g':
                  DDRG&=~(1<<c[pInno]);
     204:	23 b3       	in	r18, 0x13	; 19
     206:	fc 01       	movw	r30, r24
     208:	ee 0f       	add	r30, r30
     20a:	ff 1f       	adc	r31, r31
     20c:	e0 50       	subi	r30, 0x00	; 0
     20e:	fe 4f       	sbci	r31, 0xFE	; 254
     210:	81 e0       	ldi	r24, 0x01	; 1
     212:	90 e0       	ldi	r25, 0x00	; 0
     214:	00 80       	ld	r0, Z
     216:	02 c0       	rjmp	.+4      	; 0x21c <_Z7pinModehh+0xf2>
     218:	88 0f       	add	r24, r24
     21a:	99 1f       	adc	r25, r25
     21c:	0a 94       	dec	r0
     21e:	e2 f7       	brpl	.-8      	; 0x218 <_Z7pinModehh+0xee>
     220:	80 95       	com	r24
     222:	82 23       	and	r24, r18
     224:	83 bb       	out	0x13, r24	; 19
		           break;
     226:	08 95       	ret
			case'h':
                  DDRH&=~(1<<c[pInno]);
     228:	e1 e0       	ldi	r30, 0x01	; 1
     22a:	f1 e0       	ldi	r31, 0x01	; 1
     22c:	20 81       	ld	r18, Z
     22e:	dc 01       	movw	r26, r24
     230:	aa 0f       	add	r26, r26
     232:	bb 1f       	adc	r27, r27
     234:	a0 50       	subi	r26, 0x00	; 0
     236:	be 4f       	sbci	r27, 0xFE	; 254
     238:	81 e0       	ldi	r24, 0x01	; 1
     23a:	90 e0       	ldi	r25, 0x00	; 0
     23c:	0c 90       	ld	r0, X
     23e:	02 c0       	rjmp	.+4      	; 0x244 <_Z7pinModehh+0x11a>
     240:	88 0f       	add	r24, r24
     242:	99 1f       	adc	r25, r25
     244:	0a 94       	dec	r0
     246:	e2 f7       	brpl	.-8      	; 0x240 <_Z7pinModehh+0x116>
     248:	80 95       	com	r24
     24a:	82 23       	and	r24, r18
     24c:	80 83       	st	Z, r24
				  break;
     24e:	08 95       	ret
		    case'j':
                  DDRJ&=~(1<<c[pInno]);
     250:	e4 e0       	ldi	r30, 0x04	; 4
     252:	f1 e0       	ldi	r31, 0x01	; 1
     254:	20 81       	ld	r18, Z
     256:	dc 01       	movw	r26, r24
     258:	aa 0f       	add	r26, r26
     25a:	bb 1f       	adc	r27, r27
     25c:	a0 50       	subi	r26, 0x00	; 0
     25e:	be 4f       	sbci	r27, 0xFE	; 254
     260:	81 e0       	ldi	r24, 0x01	; 1
     262:	90 e0       	ldi	r25, 0x00	; 0
     264:	0c 90       	ld	r0, X
     266:	02 c0       	rjmp	.+4      	; 0x26c <_Z7pinModehh+0x142>
     268:	88 0f       	add	r24, r24
     26a:	99 1f       	adc	r25, r25
     26c:	0a 94       	dec	r0
     26e:	e2 f7       	brpl	.-8      	; 0x268 <_Z7pinModehh+0x13e>
     270:	80 95       	com	r24
     272:	82 23       	and	r24, r18
     274:	80 83       	st	Z, r24
		          break;
     276:	08 95       	ret
			case'l':
                  DDRL&=~(1<<c[pInno]);
     278:	ea e0       	ldi	r30, 0x0A	; 10
     27a:	f1 e0       	ldi	r31, 0x01	; 1
     27c:	20 81       	ld	r18, Z
     27e:	dc 01       	movw	r26, r24
     280:	aa 0f       	add	r26, r26
     282:	bb 1f       	adc	r27, r27
     284:	a0 50       	subi	r26, 0x00	; 0
     286:	be 4f       	sbci	r27, 0xFE	; 254
     288:	81 e0       	ldi	r24, 0x01	; 1
     28a:	90 e0       	ldi	r25, 0x00	; 0
     28c:	0c 90       	ld	r0, X
     28e:	02 c0       	rjmp	.+4      	; 0x294 <_Z7pinModehh+0x16a>
     290:	88 0f       	add	r24, r24
     292:	99 1f       	adc	r25, r25
     294:	0a 94       	dec	r0
     296:	e2 f7       	brpl	.-8      	; 0x290 <_Z7pinModehh+0x166>
     298:	80 95       	com	r24
     29a:	82 23       	and	r24, r18
     29c:	80 83       	st	Z, r24
		          break;
     29e:	08 95       	ret
     	}
	}
	else{
			switch(d[pInno])
     2a0:	90 e0       	ldi	r25, 0x00	; 0
     2a2:	fc 01       	movw	r30, r24
     2a4:	e8 58       	subi	r30, 0x88	; 136
     2a6:	fd 4f       	sbci	r31, 0xFD	; 253
     2a8:	20 81       	ld	r18, Z
     2aa:	25 36       	cpi	r18, 0x65	; 101
     2ac:	09 f4       	brne	.+2      	; 0x2b0 <_Z7pinModehh+0x186>
     2ae:	50 c0       	rjmp	.+160    	; 0x350 <_Z7pinModehh+0x226>
     2b0:	26 36       	cpi	r18, 0x66	; 102
     2b2:	40 f4       	brcc	.+16     	; 0x2c4 <_Z7pinModehh+0x19a>
     2b4:	23 36       	cpi	r18, 0x63	; 99
     2b6:	41 f1       	breq	.+80     	; 0x308 <_Z7pinModehh+0x1de>
     2b8:	24 36       	cpi	r18, 0x64	; 100
     2ba:	c0 f5       	brcc	.+112    	; 0x32c <_Z7pinModehh+0x202>
     2bc:	22 36       	cpi	r18, 0x62	; 98
     2be:	09 f0       	breq	.+2      	; 0x2c2 <_Z7pinModehh+0x198>
     2c0:	a6 c0       	rjmp	.+332    	; 0x40e <_Z7pinModehh+0x2e4>
     2c2:	10 c0       	rjmp	.+32     	; 0x2e4 <_Z7pinModehh+0x1ba>
     2c4:	28 36       	cpi	r18, 0x68	; 104
     2c6:	09 f4       	brne	.+2      	; 0x2ca <_Z7pinModehh+0x1a0>
     2c8:	67 c0       	rjmp	.+206    	; 0x398 <_Z7pinModehh+0x26e>
     2ca:	29 36       	cpi	r18, 0x69	; 105
     2cc:	20 f4       	brcc	.+8      	; 0x2d6 <_Z7pinModehh+0x1ac>
     2ce:	27 36       	cpi	r18, 0x67	; 103
     2d0:	09 f0       	breq	.+2      	; 0x2d4 <_Z7pinModehh+0x1aa>
     2d2:	9d c0       	rjmp	.+314    	; 0x40e <_Z7pinModehh+0x2e4>
     2d4:	4f c0       	rjmp	.+158    	; 0x374 <_Z7pinModehh+0x24a>
     2d6:	2a 36       	cpi	r18, 0x6A	; 106
     2d8:	09 f4       	brne	.+2      	; 0x2dc <_Z7pinModehh+0x1b2>
     2da:	72 c0       	rjmp	.+228    	; 0x3c0 <_Z7pinModehh+0x296>
     2dc:	2c 36       	cpi	r18, 0x6C	; 108
     2de:	09 f0       	breq	.+2      	; 0x2e2 <_Z7pinModehh+0x1b8>
     2e0:	96 c0       	rjmp	.+300    	; 0x40e <_Z7pinModehh+0x2e4>
     2e2:	82 c0       	rjmp	.+260    	; 0x3e8 <_Z7pinModehh+0x2be>
         	{

	        	case'b':
	            	DDRB|=(1<<c[pInno]);
     2e4:	44 b1       	in	r20, 0x04	; 4
     2e6:	fc 01       	movw	r30, r24
     2e8:	ee 0f       	add	r30, r30
     2ea:	ff 1f       	adc	r31, r31
     2ec:	e0 50       	subi	r30, 0x00	; 0
     2ee:	fe 4f       	sbci	r31, 0xFE	; 254
     2f0:	21 e0       	ldi	r18, 0x01	; 1
     2f2:	30 e0       	ldi	r19, 0x00	; 0
     2f4:	c9 01       	movw	r24, r18
     2f6:	00 80       	ld	r0, Z
     2f8:	02 c0       	rjmp	.+4      	; 0x2fe <_Z7pinModehh+0x1d4>
     2fa:	88 0f       	add	r24, r24
     2fc:	99 1f       	adc	r25, r25
     2fe:	0a 94       	dec	r0
     300:	e2 f7       	brpl	.-8      	; 0x2fa <_Z7pinModehh+0x1d0>
     302:	84 2b       	or	r24, r20
     304:	84 b9       	out	0x04, r24	; 4
			    	break;
     306:	08 95       	ret
	          	case'c':
	                DDRC|=(1<<c[pInno]);
     308:	47 b1       	in	r20, 0x07	; 7
     30a:	fc 01       	movw	r30, r24
     30c:	ee 0f       	add	r30, r30
     30e:	ff 1f       	adc	r31, r31
     310:	e0 50       	subi	r30, 0x00	; 0
     312:	fe 4f       	sbci	r31, 0xFE	; 254
     314:	21 e0       	ldi	r18, 0x01	; 1
     316:	30 e0       	ldi	r19, 0x00	; 0
     318:	c9 01       	movw	r24, r18
     31a:	00 80       	ld	r0, Z
     31c:	02 c0       	rjmp	.+4      	; 0x322 <_Z7pinModehh+0x1f8>
     31e:	88 0f       	add	r24, r24
     320:	99 1f       	adc	r25, r25
     322:	0a 94       	dec	r0
     324:	e2 f7       	brpl	.-8      	; 0x31e <_Z7pinModehh+0x1f4>
     326:	84 2b       	or	r24, r20
     328:	87 b9       	out	0x07, r24	; 7
			        break;
     32a:	08 95       	ret
	          	case'd':
	                DDRD|=(1<<c[pInno]);
     32c:	4a b1       	in	r20, 0x0a	; 10
     32e:	fc 01       	movw	r30, r24
     330:	ee 0f       	add	r30, r30
     332:	ff 1f       	adc	r31, r31
     334:	e0 50       	subi	r30, 0x00	; 0
     336:	fe 4f       	sbci	r31, 0xFE	; 254
     338:	21 e0       	ldi	r18, 0x01	; 1
     33a:	30 e0       	ldi	r19, 0x00	; 0
     33c:	c9 01       	movw	r24, r18
     33e:	00 80       	ld	r0, Z
     340:	02 c0       	rjmp	.+4      	; 0x346 <_Z7pinModehh+0x21c>
     342:	88 0f       	add	r24, r24
     344:	99 1f       	adc	r25, r25
     346:	0a 94       	dec	r0
     348:	e2 f7       	brpl	.-8      	; 0x342 <_Z7pinModehh+0x218>
     34a:	84 2b       	or	r24, r20
     34c:	8a b9       	out	0x0a, r24	; 10
			        break;
     34e:	08 95       	ret
		      	case'e':
	                DDRE|=(1<<c[pInno]);
     350:	4d b1       	in	r20, 0x0d	; 13
     352:	fc 01       	movw	r30, r24
     354:	ee 0f       	add	r30, r30
     356:	ff 1f       	adc	r31, r31
     358:	e0 50       	subi	r30, 0x00	; 0
     35a:	fe 4f       	sbci	r31, 0xFE	; 254
     35c:	21 e0       	ldi	r18, 0x01	; 1
     35e:	30 e0       	ldi	r19, 0x00	; 0
     360:	c9 01       	movw	r24, r18
     362:	00 80       	ld	r0, Z
     364:	02 c0       	rjmp	.+4      	; 0x36a <_Z7pinModehh+0x240>
     366:	88 0f       	add	r24, r24
     368:	99 1f       	adc	r25, r25
     36a:	0a 94       	dec	r0
     36c:	e2 f7       	brpl	.-8      	; 0x366 <_Z7pinModehh+0x23c>
     36e:	84 2b       	or	r24, r20
     370:	8d b9       	out	0x0d, r24	; 13
			        break;
     372:	08 95       	ret
			    case'g':
	                DDRG|=(1<<c[pInno]);
     374:	43 b3       	in	r20, 0x13	; 19
     376:	fc 01       	movw	r30, r24
     378:	ee 0f       	add	r30, r30
     37a:	ff 1f       	adc	r31, r31
     37c:	e0 50       	subi	r30, 0x00	; 0
     37e:	fe 4f       	sbci	r31, 0xFE	; 254
     380:	21 e0       	ldi	r18, 0x01	; 1
     382:	30 e0       	ldi	r19, 0x00	; 0
     384:	c9 01       	movw	r24, r18
     386:	00 80       	ld	r0, Z
     388:	02 c0       	rjmp	.+4      	; 0x38e <_Z7pinModehh+0x264>
     38a:	88 0f       	add	r24, r24
     38c:	99 1f       	adc	r25, r25
     38e:	0a 94       	dec	r0
     390:	e2 f7       	brpl	.-8      	; 0x38a <_Z7pinModehh+0x260>
     392:	84 2b       	or	r24, r20
     394:	83 bb       	out	0x13, r24	; 19
			        break;
     396:	08 95       	ret
			 	case'h':
	                DDRH|=(1<<c[pInno]);
     398:	e1 e0       	ldi	r30, 0x01	; 1
     39a:	f1 e0       	ldi	r31, 0x01	; 1
     39c:	40 81       	ld	r20, Z
     39e:	dc 01       	movw	r26, r24
     3a0:	aa 0f       	add	r26, r26
     3a2:	bb 1f       	adc	r27, r27
     3a4:	a0 50       	subi	r26, 0x00	; 0
     3a6:	be 4f       	sbci	r27, 0xFE	; 254
     3a8:	21 e0       	ldi	r18, 0x01	; 1
     3aa:	30 e0       	ldi	r19, 0x00	; 0
     3ac:	c9 01       	movw	r24, r18
     3ae:	0c 90       	ld	r0, X
     3b0:	02 c0       	rjmp	.+4      	; 0x3b6 <_Z7pinModehh+0x28c>
     3b2:	88 0f       	add	r24, r24
     3b4:	99 1f       	adc	r25, r25
     3b6:	0a 94       	dec	r0
     3b8:	e2 f7       	brpl	.-8      	; 0x3b2 <_Z7pinModehh+0x288>
     3ba:	84 2b       	or	r24, r20
     3bc:	80 83       	st	Z, r24
			        break;
     3be:	08 95       	ret
			    case'j':
	                DDRJ|=(1<<c[pInno]);
     3c0:	e4 e0       	ldi	r30, 0x04	; 4
     3c2:	f1 e0       	ldi	r31, 0x01	; 1
     3c4:	40 81       	ld	r20, Z
     3c6:	dc 01       	movw	r26, r24
     3c8:	aa 0f       	add	r26, r26
     3ca:	bb 1f       	adc	r27, r27
     3cc:	a0 50       	subi	r26, 0x00	; 0
     3ce:	be 4f       	sbci	r27, 0xFE	; 254
     3d0:	21 e0       	ldi	r18, 0x01	; 1
     3d2:	30 e0       	ldi	r19, 0x00	; 0
     3d4:	c9 01       	movw	r24, r18
     3d6:	0c 90       	ld	r0, X
     3d8:	02 c0       	rjmp	.+4      	; 0x3de <_Z7pinModehh+0x2b4>
     3da:	88 0f       	add	r24, r24
     3dc:	99 1f       	adc	r25, r25
     3de:	0a 94       	dec	r0
     3e0:	e2 f7       	brpl	.-8      	; 0x3da <_Z7pinModehh+0x2b0>
     3e2:	84 2b       	or	r24, r20
     3e4:	80 83       	st	Z, r24
			        break;
     3e6:	08 95       	ret
				case'l':
	                DDRL|=(1<<c[pInno]);
     3e8:	ea e0       	ldi	r30, 0x0A	; 10
     3ea:	f1 e0       	ldi	r31, 0x01	; 1
     3ec:	40 81       	ld	r20, Z
     3ee:	dc 01       	movw	r26, r24
     3f0:	aa 0f       	add	r26, r26
     3f2:	bb 1f       	adc	r27, r27
     3f4:	a0 50       	subi	r26, 0x00	; 0
     3f6:	be 4f       	sbci	r27, 0xFE	; 254
     3f8:	21 e0       	ldi	r18, 0x01	; 1
     3fa:	30 e0       	ldi	r19, 0x00	; 0
     3fc:	c9 01       	movw	r24, r18
     3fe:	0c 90       	ld	r0, X
     400:	02 c0       	rjmp	.+4      	; 0x406 <_Z7pinModehh+0x2dc>
     402:	88 0f       	add	r24, r24
     404:	99 1f       	adc	r25, r25
     406:	0a 94       	dec	r0
     408:	e2 f7       	brpl	.-8      	; 0x402 <_Z7pinModehh+0x2d8>
     40a:	84 2b       	or	r24, r20
     40c:	80 83       	st	Z, r24
     40e:	08 95       	ret

00000410 <_Z12digitalWritehh>:
	}
}

void digitalWrite (uint8_t pInno ,uint8_t mOde)
{
   if(mOde==0)
     410:	66 23       	and	r22, r22
     412:	09 f0       	breq	.+2      	; 0x416 <_Z12digitalWritehh+0x6>
     414:	b8 c0       	rjmp	.+368    	; 0x586 <_Z12digitalWritehh+0x176>
        { switch(d[pInno])
     416:	90 e0       	ldi	r25, 0x00	; 0
     418:	fc 01       	movw	r30, r24
     41a:	e8 58       	subi	r30, 0x88	; 136
     41c:	fd 4f       	sbci	r31, 0xFD	; 253
     41e:	20 81       	ld	r18, Z
     420:	25 36       	cpi	r18, 0x65	; 101
     422:	09 f4       	brne	.+2      	; 0x426 <_Z12digitalWritehh+0x16>
     424:	50 c0       	rjmp	.+160    	; 0x4c6 <_Z12digitalWritehh+0xb6>
     426:	26 36       	cpi	r18, 0x66	; 102
     428:	40 f4       	brcc	.+16     	; 0x43a <_Z12digitalWritehh+0x2a>
     42a:	23 36       	cpi	r18, 0x63	; 99
     42c:	41 f1       	breq	.+80     	; 0x47e <_Z12digitalWritehh+0x6e>
     42e:	24 36       	cpi	r18, 0x64	; 100
     430:	c0 f5       	brcc	.+112    	; 0x4a2 <_Z12digitalWritehh+0x92>
     432:	22 36       	cpi	r18, 0x62	; 98
     434:	09 f0       	breq	.+2      	; 0x438 <_Z12digitalWritehh+0x28>
     436:	5e c1       	rjmp	.+700    	; 0x6f4 <_Z12digitalWritehh+0x2e4>
     438:	10 c0       	rjmp	.+32     	; 0x45a <_Z12digitalWritehh+0x4a>
     43a:	28 36       	cpi	r18, 0x68	; 104
     43c:	09 f4       	brne	.+2      	; 0x440 <_Z12digitalWritehh+0x30>
     43e:	67 c0       	rjmp	.+206    	; 0x50e <_Z12digitalWritehh+0xfe>
     440:	29 36       	cpi	r18, 0x69	; 105
     442:	20 f4       	brcc	.+8      	; 0x44c <_Z12digitalWritehh+0x3c>
     444:	27 36       	cpi	r18, 0x67	; 103
     446:	09 f0       	breq	.+2      	; 0x44a <_Z12digitalWritehh+0x3a>
     448:	55 c1       	rjmp	.+682    	; 0x6f4 <_Z12digitalWritehh+0x2e4>
     44a:	4f c0       	rjmp	.+158    	; 0x4ea <_Z12digitalWritehh+0xda>
     44c:	2a 36       	cpi	r18, 0x6A	; 106
     44e:	09 f4       	brne	.+2      	; 0x452 <_Z12digitalWritehh+0x42>
     450:	72 c0       	rjmp	.+228    	; 0x536 <_Z12digitalWritehh+0x126>
     452:	2c 36       	cpi	r18, 0x6C	; 108
     454:	09 f0       	breq	.+2      	; 0x458 <_Z12digitalWritehh+0x48>
     456:	4e c1       	rjmp	.+668    	; 0x6f4 <_Z12digitalWritehh+0x2e4>
     458:	82 c0       	rjmp	.+260    	; 0x55e <_Z12digitalWritehh+0x14e>
         {

	          case'b':
	                  PORTB&=~(1<<c[pInno]);
     45a:	25 b1       	in	r18, 0x05	; 5
     45c:	fc 01       	movw	r30, r24
     45e:	ee 0f       	add	r30, r30
     460:	ff 1f       	adc	r31, r31
     462:	e0 50       	subi	r30, 0x00	; 0
     464:	fe 4f       	sbci	r31, 0xFE	; 254
     466:	81 e0       	ldi	r24, 0x01	; 1
     468:	90 e0       	ldi	r25, 0x00	; 0
     46a:	00 80       	ld	r0, Z
     46c:	02 c0       	rjmp	.+4      	; 0x472 <_Z12digitalWritehh+0x62>
     46e:	88 0f       	add	r24, r24
     470:	99 1f       	adc	r25, r25
     472:	0a 94       	dec	r0
     474:	e2 f7       	brpl	.-8      	; 0x46e <_Z12digitalWritehh+0x5e>
     476:	80 95       	com	r24
     478:	82 23       	and	r24, r18
     47a:	85 b9       	out	0x05, r24	; 5
			           break;
     47c:	08 95       	ret
	          case'c':
	                 PORTB&=~(1<<c[pInno]);
     47e:	25 b1       	in	r18, 0x05	; 5
     480:	fc 01       	movw	r30, r24
     482:	ee 0f       	add	r30, r30
     484:	ff 1f       	adc	r31, r31
     486:	e0 50       	subi	r30, 0x00	; 0
     488:	fe 4f       	sbci	r31, 0xFE	; 254
     48a:	81 e0       	ldi	r24, 0x01	; 1
     48c:	90 e0       	ldi	r25, 0x00	; 0
     48e:	00 80       	ld	r0, Z
     490:	02 c0       	rjmp	.+4      	; 0x496 <_Z12digitalWritehh+0x86>
     492:	88 0f       	add	r24, r24
     494:	99 1f       	adc	r25, r25
     496:	0a 94       	dec	r0
     498:	e2 f7       	brpl	.-8      	; 0x492 <_Z12digitalWritehh+0x82>
     49a:	80 95       	com	r24
     49c:	82 23       	and	r24, r18
     49e:	85 b9       	out	0x05, r24	; 5
			          break;
     4a0:	08 95       	ret
	          case'd':
	                 PORTD&=~(1<<c[pInno]);
     4a2:	2b b1       	in	r18, 0x0b	; 11
     4a4:	fc 01       	movw	r30, r24
     4a6:	ee 0f       	add	r30, r30
     4a8:	ff 1f       	adc	r31, r31
     4aa:	e0 50       	subi	r30, 0x00	; 0
     4ac:	fe 4f       	sbci	r31, 0xFE	; 254
     4ae:	81 e0       	ldi	r24, 0x01	; 1
     4b0:	90 e0       	ldi	r25, 0x00	; 0
     4b2:	00 80       	ld	r0, Z
     4b4:	02 c0       	rjmp	.+4      	; 0x4ba <_Z12digitalWritehh+0xaa>
     4b6:	88 0f       	add	r24, r24
     4b8:	99 1f       	adc	r25, r25
     4ba:	0a 94       	dec	r0
     4bc:	e2 f7       	brpl	.-8      	; 0x4b6 <_Z12digitalWritehh+0xa6>
     4be:	80 95       	com	r24
     4c0:	82 23       	and	r24, r18
     4c2:	8b b9       	out	0x0b, r24	; 11
			          break;
     4c4:	08 95       	ret

		      case'e':
	                  PORTE&=~(1<<c[pInno]);
     4c6:	2e b1       	in	r18, 0x0e	; 14
     4c8:	fc 01       	movw	r30, r24
     4ca:	ee 0f       	add	r30, r30
     4cc:	ff 1f       	adc	r31, r31
     4ce:	e0 50       	subi	r30, 0x00	; 0
     4d0:	fe 4f       	sbci	r31, 0xFE	; 254
     4d2:	81 e0       	ldi	r24, 0x01	; 1
     4d4:	90 e0       	ldi	r25, 0x00	; 0
     4d6:	00 80       	ld	r0, Z
     4d8:	02 c0       	rjmp	.+4      	; 0x4de <_Z12digitalWritehh+0xce>
     4da:	88 0f       	add	r24, r24
     4dc:	99 1f       	adc	r25, r25
     4de:	0a 94       	dec	r0
     4e0:	e2 f7       	brpl	.-8      	; 0x4da <_Z12digitalWritehh+0xca>
     4e2:	80 95       	com	r24
     4e4:	82 23       	and	r24, r18
     4e6:	8e b9       	out	0x0e, r24	; 14
			           break;
     4e8:	08 95       	ret

			     case'g':
	                  PORTG&=~(1<<c[pInno]);
     4ea:	24 b3       	in	r18, 0x14	; 20
     4ec:	fc 01       	movw	r30, r24
     4ee:	ee 0f       	add	r30, r30
     4f0:	ff 1f       	adc	r31, r31
     4f2:	e0 50       	subi	r30, 0x00	; 0
     4f4:	fe 4f       	sbci	r31, 0xFE	; 254
     4f6:	81 e0       	ldi	r24, 0x01	; 1
     4f8:	90 e0       	ldi	r25, 0x00	; 0
     4fa:	00 80       	ld	r0, Z
     4fc:	02 c0       	rjmp	.+4      	; 0x502 <_Z12digitalWritehh+0xf2>
     4fe:	88 0f       	add	r24, r24
     500:	99 1f       	adc	r25, r25
     502:	0a 94       	dec	r0
     504:	e2 f7       	brpl	.-8      	; 0x4fe <_Z12digitalWritehh+0xee>
     506:	80 95       	com	r24
     508:	82 23       	and	r24, r18
     50a:	84 bb       	out	0x14, r24	; 20
			           break;
     50c:	08 95       	ret
			 case'h':
	                  PORTH&=~(1<<c[pInno]);
     50e:	e2 e0       	ldi	r30, 0x02	; 2
     510:	f1 e0       	ldi	r31, 0x01	; 1
     512:	20 81       	ld	r18, Z
     514:	dc 01       	movw	r26, r24
     516:	aa 0f       	add	r26, r26
     518:	bb 1f       	adc	r27, r27
     51a:	a0 50       	subi	r26, 0x00	; 0
     51c:	be 4f       	sbci	r27, 0xFE	; 254
     51e:	81 e0       	ldi	r24, 0x01	; 1
     520:	90 e0       	ldi	r25, 0x00	; 0
     522:	0c 90       	ld	r0, X
     524:	02 c0       	rjmp	.+4      	; 0x52a <_Z12digitalWritehh+0x11a>
     526:	88 0f       	add	r24, r24
     528:	99 1f       	adc	r25, r25
     52a:	0a 94       	dec	r0
     52c:	e2 f7       	brpl	.-8      	; 0x526 <_Z12digitalWritehh+0x116>
     52e:	80 95       	com	r24
     530:	82 23       	and	r24, r18
     532:	80 83       	st	Z, r24
			           break;
     534:	08 95       	ret

			     case'j':
	                  PORTJ&=~(1<<c[pInno]);
     536:	e5 e0       	ldi	r30, 0x05	; 5
     538:	f1 e0       	ldi	r31, 0x01	; 1
     53a:	20 81       	ld	r18, Z
     53c:	dc 01       	movw	r26, r24
     53e:	aa 0f       	add	r26, r26
     540:	bb 1f       	adc	r27, r27
     542:	a0 50       	subi	r26, 0x00	; 0
     544:	be 4f       	sbci	r27, 0xFE	; 254
     546:	81 e0       	ldi	r24, 0x01	; 1
     548:	90 e0       	ldi	r25, 0x00	; 0
     54a:	0c 90       	ld	r0, X
     54c:	02 c0       	rjmp	.+4      	; 0x552 <_Z12digitalWritehh+0x142>
     54e:	88 0f       	add	r24, r24
     550:	99 1f       	adc	r25, r25
     552:	0a 94       	dec	r0
     554:	e2 f7       	brpl	.-8      	; 0x54e <_Z12digitalWritehh+0x13e>
     556:	80 95       	com	r24
     558:	82 23       	and	r24, r18
     55a:	80 83       	st	Z, r24
			           break;
     55c:	08 95       	ret
				     case'l':
	                  PORTL&=~(1<<c[pInno]);
     55e:	eb e0       	ldi	r30, 0x0B	; 11
     560:	f1 e0       	ldi	r31, 0x01	; 1
     562:	20 81       	ld	r18, Z
     564:	dc 01       	movw	r26, r24
     566:	aa 0f       	add	r26, r26
     568:	bb 1f       	adc	r27, r27
     56a:	a0 50       	subi	r26, 0x00	; 0
     56c:	be 4f       	sbci	r27, 0xFE	; 254
     56e:	81 e0       	ldi	r24, 0x01	; 1
     570:	90 e0       	ldi	r25, 0x00	; 0
     572:	0c 90       	ld	r0, X
     574:	02 c0       	rjmp	.+4      	; 0x57a <_Z12digitalWritehh+0x16a>
     576:	88 0f       	add	r24, r24
     578:	99 1f       	adc	r25, r25
     57a:	0a 94       	dec	r0
     57c:	e2 f7       	brpl	.-8      	; 0x576 <_Z12digitalWritehh+0x166>
     57e:	80 95       	com	r24
     580:	82 23       	and	r24, r18
     582:	80 83       	st	Z, r24
			           break;
     584:	08 95       	ret
	     }  }
	else{          switch(d[pInno])
     586:	90 e0       	ldi	r25, 0x00	; 0
     588:	fc 01       	movw	r30, r24
     58a:	e8 58       	subi	r30, 0x88	; 136
     58c:	fd 4f       	sbci	r31, 0xFD	; 253
     58e:	20 81       	ld	r18, Z
     590:	25 36       	cpi	r18, 0x65	; 101
     592:	09 f4       	brne	.+2      	; 0x596 <_Z12digitalWritehh+0x186>
     594:	50 c0       	rjmp	.+160    	; 0x636 <_Z12digitalWritehh+0x226>
     596:	26 36       	cpi	r18, 0x66	; 102
     598:	40 f4       	brcc	.+16     	; 0x5aa <_Z12digitalWritehh+0x19a>
     59a:	23 36       	cpi	r18, 0x63	; 99
     59c:	41 f1       	breq	.+80     	; 0x5ee <_Z12digitalWritehh+0x1de>
     59e:	24 36       	cpi	r18, 0x64	; 100
     5a0:	c0 f5       	brcc	.+112    	; 0x612 <_Z12digitalWritehh+0x202>
     5a2:	22 36       	cpi	r18, 0x62	; 98
     5a4:	09 f0       	breq	.+2      	; 0x5a8 <_Z12digitalWritehh+0x198>
     5a6:	a6 c0       	rjmp	.+332    	; 0x6f4 <_Z12digitalWritehh+0x2e4>
     5a8:	10 c0       	rjmp	.+32     	; 0x5ca <_Z12digitalWritehh+0x1ba>
     5aa:	28 36       	cpi	r18, 0x68	; 104
     5ac:	09 f4       	brne	.+2      	; 0x5b0 <_Z12digitalWritehh+0x1a0>
     5ae:	67 c0       	rjmp	.+206    	; 0x67e <_Z12digitalWritehh+0x26e>
     5b0:	29 36       	cpi	r18, 0x69	; 105
     5b2:	20 f4       	brcc	.+8      	; 0x5bc <_Z12digitalWritehh+0x1ac>
     5b4:	27 36       	cpi	r18, 0x67	; 103
     5b6:	09 f0       	breq	.+2      	; 0x5ba <_Z12digitalWritehh+0x1aa>
     5b8:	9d c0       	rjmp	.+314    	; 0x6f4 <_Z12digitalWritehh+0x2e4>
     5ba:	4f c0       	rjmp	.+158    	; 0x65a <_Z12digitalWritehh+0x24a>
     5bc:	2a 36       	cpi	r18, 0x6A	; 106
     5be:	09 f4       	brne	.+2      	; 0x5c2 <_Z12digitalWritehh+0x1b2>
     5c0:	72 c0       	rjmp	.+228    	; 0x6a6 <_Z12digitalWritehh+0x296>
     5c2:	2c 36       	cpi	r18, 0x6C	; 108
     5c4:	09 f0       	breq	.+2      	; 0x5c8 <_Z12digitalWritehh+0x1b8>
     5c6:	96 c0       	rjmp	.+300    	; 0x6f4 <_Z12digitalWritehh+0x2e4>
     5c8:	82 c0       	rjmp	.+260    	; 0x6ce <_Z12digitalWritehh+0x2be>
         {

	          case'b':
	                 PORTB|=(1<<c[pInno]);
     5ca:	45 b1       	in	r20, 0x05	; 5
     5cc:	fc 01       	movw	r30, r24
     5ce:	ee 0f       	add	r30, r30
     5d0:	ff 1f       	adc	r31, r31
     5d2:	e0 50       	subi	r30, 0x00	; 0
     5d4:	fe 4f       	sbci	r31, 0xFE	; 254
     5d6:	21 e0       	ldi	r18, 0x01	; 1
     5d8:	30 e0       	ldi	r19, 0x00	; 0
     5da:	c9 01       	movw	r24, r18
     5dc:	00 80       	ld	r0, Z
     5de:	02 c0       	rjmp	.+4      	; 0x5e4 <_Z12digitalWritehh+0x1d4>
     5e0:	88 0f       	add	r24, r24
     5e2:	99 1f       	adc	r25, r25
     5e4:	0a 94       	dec	r0
     5e6:	e2 f7       	brpl	.-8      	; 0x5e0 <_Z12digitalWritehh+0x1d0>
     5e8:	84 2b       	or	r24, r20
     5ea:	85 b9       	out	0x05, r24	; 5
			           break;
     5ec:	08 95       	ret
	          case'c':
	                 PORTC|=(1<<c[pInno]);
     5ee:	48 b1       	in	r20, 0x08	; 8
     5f0:	fc 01       	movw	r30, r24
     5f2:	ee 0f       	add	r30, r30
     5f4:	ff 1f       	adc	r31, r31
     5f6:	e0 50       	subi	r30, 0x00	; 0
     5f8:	fe 4f       	sbci	r31, 0xFE	; 254
     5fa:	21 e0       	ldi	r18, 0x01	; 1
     5fc:	30 e0       	ldi	r19, 0x00	; 0
     5fe:	c9 01       	movw	r24, r18
     600:	00 80       	ld	r0, Z
     602:	02 c0       	rjmp	.+4      	; 0x608 <_Z12digitalWritehh+0x1f8>
     604:	88 0f       	add	r24, r24
     606:	99 1f       	adc	r25, r25
     608:	0a 94       	dec	r0
     60a:	e2 f7       	brpl	.-8      	; 0x604 <_Z12digitalWritehh+0x1f4>
     60c:	84 2b       	or	r24, r20
     60e:	88 b9       	out	0x08, r24	; 8
			          break;
     610:	08 95       	ret
	          case'd':
	                 PORTD|=(1<<c[pInno]);
     612:	4b b1       	in	r20, 0x0b	; 11
     614:	fc 01       	movw	r30, r24
     616:	ee 0f       	add	r30, r30
     618:	ff 1f       	adc	r31, r31
     61a:	e0 50       	subi	r30, 0x00	; 0
     61c:	fe 4f       	sbci	r31, 0xFE	; 254
     61e:	21 e0       	ldi	r18, 0x01	; 1
     620:	30 e0       	ldi	r19, 0x00	; 0
     622:	c9 01       	movw	r24, r18
     624:	00 80       	ld	r0, Z
     626:	02 c0       	rjmp	.+4      	; 0x62c <_Z12digitalWritehh+0x21c>
     628:	88 0f       	add	r24, r24
     62a:	99 1f       	adc	r25, r25
     62c:	0a 94       	dec	r0
     62e:	e2 f7       	brpl	.-8      	; 0x628 <_Z12digitalWritehh+0x218>
     630:	84 2b       	or	r24, r20
     632:	8b b9       	out	0x0b, r24	; 11
			          break;
     634:	08 95       	ret

		      case'e':
	                  PORTE|=(1<<c[pInno]);
     636:	4e b1       	in	r20, 0x0e	; 14
     638:	fc 01       	movw	r30, r24
     63a:	ee 0f       	add	r30, r30
     63c:	ff 1f       	adc	r31, r31
     63e:	e0 50       	subi	r30, 0x00	; 0
     640:	fe 4f       	sbci	r31, 0xFE	; 254
     642:	21 e0       	ldi	r18, 0x01	; 1
     644:	30 e0       	ldi	r19, 0x00	; 0
     646:	c9 01       	movw	r24, r18
     648:	00 80       	ld	r0, Z
     64a:	02 c0       	rjmp	.+4      	; 0x650 <_Z12digitalWritehh+0x240>
     64c:	88 0f       	add	r24, r24
     64e:	99 1f       	adc	r25, r25
     650:	0a 94       	dec	r0
     652:	e2 f7       	brpl	.-8      	; 0x64c <_Z12digitalWritehh+0x23c>
     654:	84 2b       	or	r24, r20
     656:	8e b9       	out	0x0e, r24	; 14
			           break;
     658:	08 95       	ret

			     case'g':
	                  PORTG|=(1<<c[pInno]);
     65a:	44 b3       	in	r20, 0x14	; 20
     65c:	fc 01       	movw	r30, r24
     65e:	ee 0f       	add	r30, r30
     660:	ff 1f       	adc	r31, r31
     662:	e0 50       	subi	r30, 0x00	; 0
     664:	fe 4f       	sbci	r31, 0xFE	; 254
     666:	21 e0       	ldi	r18, 0x01	; 1
     668:	30 e0       	ldi	r19, 0x00	; 0
     66a:	c9 01       	movw	r24, r18
     66c:	00 80       	ld	r0, Z
     66e:	02 c0       	rjmp	.+4      	; 0x674 <_Z12digitalWritehh+0x264>
     670:	88 0f       	add	r24, r24
     672:	99 1f       	adc	r25, r25
     674:	0a 94       	dec	r0
     676:	e2 f7       	brpl	.-8      	; 0x670 <_Z12digitalWritehh+0x260>
     678:	84 2b       	or	r24, r20
     67a:	84 bb       	out	0x14, r24	; 20
			           break;
     67c:	08 95       	ret
			 case'h':
	                  PORTH|=(1<<c[pInno]);
     67e:	e2 e0       	ldi	r30, 0x02	; 2
     680:	f1 e0       	ldi	r31, 0x01	; 1
     682:	40 81       	ld	r20, Z
     684:	dc 01       	movw	r26, r24
     686:	aa 0f       	add	r26, r26
     688:	bb 1f       	adc	r27, r27
     68a:	a0 50       	subi	r26, 0x00	; 0
     68c:	be 4f       	sbci	r27, 0xFE	; 254
     68e:	21 e0       	ldi	r18, 0x01	; 1
     690:	30 e0       	ldi	r19, 0x00	; 0
     692:	c9 01       	movw	r24, r18
     694:	0c 90       	ld	r0, X
     696:	02 c0       	rjmp	.+4      	; 0x69c <_Z12digitalWritehh+0x28c>
     698:	88 0f       	add	r24, r24
     69a:	99 1f       	adc	r25, r25
     69c:	0a 94       	dec	r0
     69e:	e2 f7       	brpl	.-8      	; 0x698 <_Z12digitalWritehh+0x288>
     6a0:	84 2b       	or	r24, r20
     6a2:	80 83       	st	Z, r24
			           break;
     6a4:	08 95       	ret
		     /*case'i':
	                  PORTI|=(1<<c[pInno]);
			           break;*/
			     case'j':
	                  PORTJ|=(1<<c[pInno]);
     6a6:	e5 e0       	ldi	r30, 0x05	; 5
     6a8:	f1 e0       	ldi	r31, 0x01	; 1
     6aa:	40 81       	ld	r20, Z
     6ac:	dc 01       	movw	r26, r24
     6ae:	aa 0f       	add	r26, r26
     6b0:	bb 1f       	adc	r27, r27
     6b2:	a0 50       	subi	r26, 0x00	; 0
     6b4:	be 4f       	sbci	r27, 0xFE	; 254
     6b6:	21 e0       	ldi	r18, 0x01	; 1
     6b8:	30 e0       	ldi	r19, 0x00	; 0
     6ba:	c9 01       	movw	r24, r18
     6bc:	0c 90       	ld	r0, X
     6be:	02 c0       	rjmp	.+4      	; 0x6c4 <_Z12digitalWritehh+0x2b4>
     6c0:	88 0f       	add	r24, r24
     6c2:	99 1f       	adc	r25, r25
     6c4:	0a 94       	dec	r0
     6c6:	e2 f7       	brpl	.-8      	; 0x6c0 <_Z12digitalWritehh+0x2b0>
     6c8:	84 2b       	or	r24, r20
     6ca:	80 83       	st	Z, r24
			           break;
     6cc:	08 95       	ret
				     case'l':
	                  PORTL|=(1<<c[pInno]);
     6ce:	eb e0       	ldi	r30, 0x0B	; 11
     6d0:	f1 e0       	ldi	r31, 0x01	; 1
     6d2:	40 81       	ld	r20, Z
     6d4:	dc 01       	movw	r26, r24
     6d6:	aa 0f       	add	r26, r26
     6d8:	bb 1f       	adc	r27, r27
     6da:	a0 50       	subi	r26, 0x00	; 0
     6dc:	be 4f       	sbci	r27, 0xFE	; 254
     6de:	21 e0       	ldi	r18, 0x01	; 1
     6e0:	30 e0       	ldi	r19, 0x00	; 0
     6e2:	c9 01       	movw	r24, r18
     6e4:	0c 90       	ld	r0, X
     6e6:	02 c0       	rjmp	.+4      	; 0x6ec <_Z12digitalWritehh+0x2dc>
     6e8:	88 0f       	add	r24, r24
     6ea:	99 1f       	adc	r25, r25
     6ec:	0a 94       	dec	r0
     6ee:	e2 f7       	brpl	.-8      	; 0x6e8 <_Z12digitalWritehh+0x2d8>
     6f0:	84 2b       	or	r24, r20
     6f2:	80 83       	st	Z, r24
     6f4:	08 95       	ret

000006f6 <_Z11digitalReadh>:

uint8_t digitalRead(uint8_t pInno)
{
	uint8_t z;				//not a good practice
	uint8_t x;				//not a good practice
   switch(d[pInno])
     6f6:	28 e7       	ldi	r18, 0x78	; 120
     6f8:	32 e0       	ldi	r19, 0x02	; 2
     6fa:	28 0f       	add	r18, r24
     6fc:	31 1d       	adc	r19, r1
     6fe:	f9 01       	movw	r30, r18
     700:	80 81       	ld	r24, Z
     702:	85 36       	cpi	r24, 0x65	; 101
     704:	d9 f0       	breq	.+54     	; 0x73c <_Z11digitalReadh+0x46>
     706:	86 36       	cpi	r24, 0x66	; 102
     708:	38 f4       	brcc	.+14     	; 0x718 <_Z11digitalReadh+0x22>
     70a:	83 36       	cpi	r24, 0x63	; 99
     70c:	99 f0       	breq	.+38     	; 0x734 <_Z11digitalReadh+0x3e>
     70e:	84 36       	cpi	r24, 0x64	; 100
     710:	98 f4       	brcc	.+38     	; 0x738 <_Z11digitalReadh+0x42>
     712:	82 36       	cpi	r24, 0x62	; 98
     714:	f9 f4       	brne	.+62     	; 0x754 <_Z11digitalReadh+0x5e>
     716:	0c c0       	rjmp	.+24     	; 0x730 <_Z11digitalReadh+0x3a>
     718:	88 36       	cpi	r24, 0x68	; 104
     71a:	a1 f0       	breq	.+40     	; 0x744 <_Z11digitalReadh+0x4e>
     71c:	89 36       	cpi	r24, 0x69	; 105
     71e:	18 f4       	brcc	.+6      	; 0x726 <_Z11digitalReadh+0x30>
     720:	87 36       	cpi	r24, 0x67	; 103
     722:	c1 f4       	brne	.+48     	; 0x754 <_Z11digitalReadh+0x5e>
     724:	0d c0       	rjmp	.+26     	; 0x740 <_Z11digitalReadh+0x4a>
     726:	8a 36       	cpi	r24, 0x6A	; 106
     728:	81 f0       	breq	.+32     	; 0x74a <_Z11digitalReadh+0x54>
     72a:	8c 36       	cpi	r24, 0x6C	; 108
     72c:	99 f4       	brne	.+38     	; 0x754 <_Z11digitalReadh+0x5e>
     72e:	10 c0       	rjmp	.+32     	; 0x750 <_Z11digitalReadh+0x5a>
         {

	          case'b':
	                  z=PINB&(1<<c[pInno]);
     730:	83 b1       	in	r24, 0x03	; 3
			           break;
     732:	08 95       	ret
	          case'c':
	                  z=PINC&(1<<c[pInno]);
     734:	86 b1       	in	r24, 0x06	; 6
			          break;
     736:	08 95       	ret
	          case'd':
	                  z=PIND&(1<<c[pInno]);
     738:	89 b1       	in	r24, 0x09	; 9
			          break;
     73a:	08 95       	ret

		      case'e':
	                   z=PINE&(1<<c[pInno]);
     73c:	8c b1       	in	r24, 0x0c	; 12
			           break;
     73e:	08 95       	ret

			     case'g':
	                   z=PING&(1<<c[pInno]);
     740:	82 b3       	in	r24, 0x12	; 18
			           break;
     742:	08 95       	ret
			 case'h':
	                  z=PINH&(1<<c[pInno]);
     744:	80 91 00 01 	lds	r24, 0x0100
			           break;
     748:	08 95       	ret

			     case'j':
	                   z=PINJ&(1<<c[pInno]);
     74a:	80 91 03 01 	lds	r24, 0x0103
			           break;
     74e:	08 95       	ret
				     case'l':
	                   z=PINL&(1<<c[pInno]);
     750:	80 91 09 01 	lds	r24, 0x0109
			           break;
					   return z;
	     }
}
     754:	08 95       	ret

00000756 <_Z20microsecondsToInchesm>:
{
  // According to Parallax's datasheet for the PING))), there are 73.746
  // microseconds per inch (i.e. sound travels at 1130 feet per second).
  // This gives the distance travelled by the ping, outbound and return,
  // so we divide by 2 to get the distance of the obstacle.
  return (mIcroseconds*0.00669/ 2);
     756:	0e 94 ef 0a 	call	0x15de	; 0x15de <__floatunsisf>
     75a:	2a ec       	ldi	r18, 0xCA	; 202
     75c:	37 e3       	ldi	r19, 0x37	; 55
     75e:	4b ed       	ldi	r20, 0xDB	; 219
     760:	5b e3       	ldi	r21, 0x3B	; 59
     762:	0e 94 7d 0b 	call	0x16fa	; 0x16fa <__mulsf3>
     766:	20 e0       	ldi	r18, 0x00	; 0
     768:	30 e0       	ldi	r19, 0x00	; 0
     76a:	40 e0       	ldi	r20, 0x00	; 0
     76c:	5f e3       	ldi	r21, 0x3F	; 63
     76e:	0e 94 7d 0b 	call	0x16fa	; 0x16fa <__mulsf3>
     772:	0e 94 c3 0a 	call	0x1586	; 0x1586 <__fixunssfsi>
}
     776:	08 95       	ret

00000778 <_Z25microsecondsToCentimetersm>:
long unsigned int microsecondsToCentimeters(long unsigned int microseconds)
{
  // The speed of sound is 340 m/s or 29 microseconds per centimeter.
  // The ping travels out and back, so to find the distance of the object we
  // take half of the distance travelled.
  return (microseconds*0.17/ 2);
     778:	0e 94 ef 0a 	call	0x15de	; 0x15de <__floatunsisf>
     77c:	2b e7       	ldi	r18, 0x7B	; 123
     77e:	34 e1       	ldi	r19, 0x14	; 20
     780:	4e e2       	ldi	r20, 0x2E	; 46
     782:	5e e3       	ldi	r21, 0x3E	; 62
     784:	0e 94 7d 0b 	call	0x16fa	; 0x16fa <__mulsf3>
     788:	20 e0       	ldi	r18, 0x00	; 0
     78a:	30 e0       	ldi	r19, 0x00	; 0
     78c:	40 e0       	ldi	r20, 0x00	; 0
     78e:	5f e3       	ldi	r21, 0x3F	; 63
     790:	0e 94 7d 0b 	call	0x16fa	; 0x16fa <__mulsf3>
     794:	0e 94 c3 0a 	call	0x1586	; 0x1586 <__fixunssfsi>
}
     798:	08 95       	ret

0000079a <_Z7initADCv>:
			return 0;
	}
};
void initADC()
{
	ADMUX=(1<<REFS0);				//Aref=AVcc
     79a:	80 e4       	ldi	r24, 0x40	; 64
     79c:	80 93 7c 00 	sts	0x007C, r24
	ADCSRA=(1<<ADEN)|(1<<ADPS2)|(1<<ADPS1);		//ADC enabled, Prescaler 64
     7a0:	86 e8       	ldi	r24, 0x86	; 134
     7a2:	80 93 7a 00 	sts	0x007A, r24
}
     7a6:	08 95       	ret

000007a8 <_Z10analogReadi>:

int analogRead(int (pInno))
{
     7a8:	0f 93       	push	r16
     7aa:	1f 93       	push	r17
     7ac:	cf 93       	push	r28
     7ae:	df 93       	push	r29
     7b0:	8c 01       	movw	r16, r24
        //prescalar set to default
  	initADC();
     7b2:	0e 94 cd 03 	call	0x79a	; 0x79a <_Z7initADCv>
  	ADMUX=(1<<REFS0)|(0<<REFS1);
     7b6:	cc e7       	ldi	r28, 0x7C	; 124
     7b8:	d0 e0       	ldi	r29, 0x00	; 0
     7ba:	80 e4       	ldi	r24, 0x40	; 64
     7bc:	88 83       	st	Y, r24
  	ADCSRA|=(1<<ADEN);
     7be:	ea e7       	ldi	r30, 0x7A	; 122
     7c0:	f0 e0       	ldi	r31, 0x00	; 0
     7c2:	80 81       	ld	r24, Z
     7c4:	80 68       	ori	r24, 0x80	; 128
     7c6:	80 83       	st	Z, r24
    ADMUX|=(pInno%8);//chose value from 0 to 7 to chose adc pin accordingly
     7c8:	28 81       	ld	r18, Y
     7ca:	c8 01       	movw	r24, r16
     7cc:	68 e0       	ldi	r22, 0x08	; 8
     7ce:	70 e0       	ldi	r23, 0x00	; 0
     7d0:	0e 94 ff 0b 	call	0x17fe	; 0x17fe <__divmodhi4>
     7d4:	28 2b       	or	r18, r24
     7d6:	28 83       	st	Y, r18
    ADCSRA|=(1<<ADEN);
     7d8:	80 81       	ld	r24, Z
     7da:	80 68       	ori	r24, 0x80	; 128
     7dc:	80 83       	st	Z, r24
    ADCSRA|=(1<<ADSC);
     7de:	80 81       	ld	r24, Z
     7e0:	80 64       	ori	r24, 0x40	; 64
     7e2:	80 83       	st	Z, r24
	while(ADCSRA&(1<<ADSC));
     7e4:	80 81       	ld	r24, Z
     7e6:	86 fd       	sbrc	r24, 6
     7e8:	fd cf       	rjmp	.-6      	; 0x7e4 <_Z10analogReadi+0x3c>
	return (ADC);
     7ea:	20 91 78 00 	lds	r18, 0x0078
     7ee:	30 91 79 00 	lds	r19, 0x0079
}
     7f2:	82 2f       	mov	r24, r18
     7f4:	93 2f       	mov	r25, r19
     7f6:	df 91       	pop	r29
     7f8:	cf 91       	pop	r28
     7fa:	1f 91       	pop	r17
     7fc:	0f 91       	pop	r16
     7fe:	08 95       	ret

00000800 <_Z11analogWritehh>:

void analogWrite(uint8_t pInno,uint8_t dUtycY)
{


  switch(pInno)
     800:	89 30       	cpi	r24, 0x09	; 9
     802:	09 f4       	brne	.+2      	; 0x806 <_Z11analogWritehh+0x6>
     804:	4a c0       	rjmp	.+148    	; 0x89a <_Z11analogWritehh+0x9a>
     806:	8a 30       	cpi	r24, 0x0A	; 10
     808:	98 f4       	brcc	.+38     	; 0x830 <_Z11analogWritehh+0x30>
     80a:	85 30       	cpi	r24, 0x05	; 5
     80c:	09 f4       	brne	.+2      	; 0x810 <_Z11analogWritehh+0x10>
     80e:	4e c0       	rjmp	.+156    	; 0x8ac <_Z11analogWritehh+0xac>
     810:	86 30       	cpi	r24, 0x06	; 6
     812:	38 f4       	brcc	.+14     	; 0x822 <_Z11analogWritehh+0x22>
     814:	82 30       	cpi	r24, 0x02	; 2
     816:	09 f4       	brne	.+2      	; 0x81a <_Z11analogWritehh+0x1a>
     818:	55 c0       	rjmp	.+170    	; 0x8c4 <_Z11analogWritehh+0xc4>
     81a:	84 30       	cpi	r24, 0x04	; 4
     81c:	09 f0       	breq	.+2      	; 0x820 <_Z11analogWritehh+0x20>
     81e:	99 c0       	rjmp	.+306    	; 0x952 <_Z11analogWritehh+0x152>
     820:	7b c0       	rjmp	.+246    	; 0x918 <_Z11analogWritehh+0x118>
     822:	86 30       	cpi	r24, 0x06	; 6
     824:	09 f4       	brne	.+2      	; 0x828 <_Z11analogWritehh+0x28>
     826:	7e c0       	rjmp	.+252    	; 0x924 <_Z11analogWritehh+0x124>
     828:	87 30       	cpi	r24, 0x07	; 7
     82a:	09 f0       	breq	.+2      	; 0x82e <_Z11analogWritehh+0x2e>
     82c:	92 c0       	rjmp	.+292    	; 0x952 <_Z11analogWritehh+0x152>
     82e:	86 c0       	rjmp	.+268    	; 0x93c <_Z11analogWritehh+0x13c>
     830:	8c 30       	cpi	r24, 0x0C	; 12
     832:	f1 f0       	breq	.+60     	; 0x870 <_Z11analogWritehh+0x70>
     834:	8d 30       	cpi	r24, 0x0D	; 13
     836:	30 f4       	brcc	.+12     	; 0x844 <_Z11analogWritehh+0x44>
     838:	8a 30       	cpi	r24, 0x0A	; 10
     83a:	31 f1       	breq	.+76     	; 0x888 <_Z11analogWritehh+0x88>
     83c:	8b 30       	cpi	r24, 0x0B	; 11
     83e:	09 f0       	breq	.+2      	; 0x842 <_Z11analogWritehh+0x42>
     840:	88 c0       	rjmp	.+272    	; 0x952 <_Z11analogWritehh+0x152>
     842:	0a c0       	rjmp	.+20     	; 0x858 <_Z11analogWritehh+0x58>
     844:	8d 32       	cpi	r24, 0x2D	; 45
     846:	09 f4       	brne	.+2      	; 0x84a <_Z11analogWritehh+0x4a>
     848:	55 c0       	rjmp	.+170    	; 0x8f4 <_Z11analogWritehh+0xf4>
     84a:	8e 32       	cpi	r24, 0x2E	; 46
     84c:	09 f4       	brne	.+2      	; 0x850 <_Z11analogWritehh+0x50>
     84e:	46 c0       	rjmp	.+140    	; 0x8dc <_Z11analogWritehh+0xdc>
     850:	8d 30       	cpi	r24, 0x0D	; 13
     852:	09 f0       	breq	.+2      	; 0x856 <_Z11analogWritehh+0x56>
     854:	7e c0       	rjmp	.+252    	; 0x952 <_Z11analogWritehh+0x152>
     856:	5a c0       	rjmp	.+180    	; 0x90c <_Z11analogWritehh+0x10c>
  {
	  case 11:
		   TCCR1A=(1<<WGM10)|(1<<WGM12)|(1<<COM1A1);
     858:	89 e8       	ldi	r24, 0x89	; 137
     85a:	80 93 80 00 	sts	0x0080, r24
		   TCCR1B=(1<<CS11)|(1<<CS10);
     85e:	83 e0       	ldi	r24, 0x03	; 3
     860:	80 93 81 00 	sts	0x0081, r24
		   OCR1A=dUtycY;
     864:	70 e0       	ldi	r23, 0x00	; 0
     866:	70 93 89 00 	sts	0x0089, r23
     86a:	60 93 88 00 	sts	0x0088, r22
		   break;
     86e:	08 95       	ret
	  case 12:
		  TCCR1A=(1<<WGM10)|(1<<WGM12)|(1<<COM1B1);
     870:	89 e2       	ldi	r24, 0x29	; 41
     872:	80 93 80 00 	sts	0x0080, r24
		  TCCR1B=(1<<CS11)|(1<<CS10);
     876:	83 e0       	ldi	r24, 0x03	; 3
     878:	80 93 81 00 	sts	0x0081, r24
		  OCR1B=dUtycY;
     87c:	70 e0       	ldi	r23, 0x00	; 0
     87e:	70 93 8b 00 	sts	0x008B, r23
     882:	60 93 8a 00 	sts	0x008A, r22
		  break;
     886:	08 95       	ret
	  case 10:
		  TCCR2A=(1<<COM2A1)|(1<<COM2A0)|(1<<WGM21)|(1<<WGM20);
     888:	83 ec       	ldi	r24, 0xC3	; 195
     88a:	80 93 b0 00 	sts	0x00B0, r24
		  TCCR2B=(1<<CS20);
     88e:	81 e0       	ldi	r24, 0x01	; 1
     890:	80 93 b1 00 	sts	0x00B1, r24
		  OCR2A=dUtycY;
     894:	60 93 b3 00 	sts	0x00B3, r22
		  break;
     898:	08 95       	ret
	  case 9:
		   TCCR2A=(1<<WGM21)|(1<<WGM20)|(1<<COM2B1)|(1<<COM2B0);
     89a:	83 e3       	ldi	r24, 0x33	; 51
     89c:	80 93 b0 00 	sts	0x00B0, r24
		   TCCR2B=(1<<CS20);
     8a0:	81 e0       	ldi	r24, 0x01	; 1
     8a2:	80 93 b1 00 	sts	0x00B1, r24
		   OCR2B=dUtycY;
     8a6:	60 93 b4 00 	sts	0x00B4, r22
		   break;
     8aa:	08 95       	ret
	  case 5:
		  TCCR3A=(1<<WGM32)|(1<<WGM30)|(1<<COM3A1)|(1<<COM3A0);
     8ac:	89 ec       	ldi	r24, 0xC9	; 201
     8ae:	80 93 90 00 	sts	0x0090, r24
		  TCCR3B=(1<<CS30);
     8b2:	81 e0       	ldi	r24, 0x01	; 1
     8b4:	80 93 91 00 	sts	0x0091, r24
		  OCR3A=dUtycY;
     8b8:	70 e0       	ldi	r23, 0x00	; 0
     8ba:	70 93 99 00 	sts	0x0099, r23
     8be:	60 93 98 00 	sts	0x0098, r22
		  break;
     8c2:	08 95       	ret
	  case 2:
		  TCCR3A=(1<<WGM32)|(1<<WGM30)|(1<<COM3B1)|(1<<COM3B0);
     8c4:	89 e3       	ldi	r24, 0x39	; 57
     8c6:	80 93 90 00 	sts	0x0090, r24
		  TCCR3B=(1<<CS30);
     8ca:	81 e0       	ldi	r24, 0x01	; 1
     8cc:	80 93 91 00 	sts	0x0091, r24
		  OCR3B=dUtycY;
     8d0:	70 e0       	ldi	r23, 0x00	; 0
     8d2:	70 93 9b 00 	sts	0x009B, r23
     8d6:	60 93 9a 00 	sts	0x009A, r22
		  break;
     8da:	08 95       	ret
	  case 46:
		  TCCR5A=(1<<WGM52)|(1<<WGM50)|(1<<COM5A1)|(1<<COM5A0);
     8dc:	89 ec       	ldi	r24, 0xC9	; 201
     8de:	80 93 20 01 	sts	0x0120, r24
		  TCCR5B=(1<<CS50);
     8e2:	81 e0       	ldi	r24, 0x01	; 1
     8e4:	80 93 21 01 	sts	0x0121, r24
		  OCR5A=dUtycY;
     8e8:	70 e0       	ldi	r23, 0x00	; 0
     8ea:	70 93 29 01 	sts	0x0129, r23
     8ee:	60 93 28 01 	sts	0x0128, r22
		  break;
     8f2:	08 95       	ret
	  case 45:
		  TCCR5A=(1<<WGM52)|(1<<WGM50)|(1<<COM5B1)|(1<<COM5B0);
     8f4:	89 e3       	ldi	r24, 0x39	; 57
     8f6:	80 93 20 01 	sts	0x0120, r24
		  TCCR5B=(1<<CS50);
     8fa:	81 e0       	ldi	r24, 0x01	; 1
     8fc:	80 93 21 01 	sts	0x0121, r24
		  OCR5B=dUtycY;
     900:	70 e0       	ldi	r23, 0x00	; 0
     902:	70 93 2b 01 	sts	0x012B, r23
     906:	60 93 2a 01 	sts	0x012A, r22
		  break;
     90a:	08 95       	ret
	  case 13:
		  TCCR0A=(1<<WGM10)|(1<<WGM00)|(1<<COM0A1)|(1<<COM0A0);
     90c:	81 ec       	ldi	r24, 0xC1	; 193
     90e:	84 bd       	out	0x24, r24	; 36
		  TCCR0B=(1<<CS00);
     910:	81 e0       	ldi	r24, 0x01	; 1
     912:	85 bd       	out	0x25, r24	; 37
		  OCR0A=dUtycY;
     914:	67 bd       	out	0x27, r22	; 39
		  break;
     916:	08 95       	ret
	  case 4:
		  TCCR0A=(1<<WGM10)|(1<<WGM00)|(1<<COM0B1)|(1<<COM0B0);
     918:	81 e3       	ldi	r24, 0x31	; 49
     91a:	84 bd       	out	0x24, r24	; 36
		  TCCR0B=(1<<CS00);
     91c:	81 e0       	ldi	r24, 0x01	; 1
     91e:	85 bd       	out	0x25, r24	; 37
		  OCR0B=dUtycY;
     920:	68 bd       	out	0x28, r22	; 40
		  break;
     922:	08 95       	ret

	  case 6:
		  TCCR4A=(1<<WGM42)|(1<<WGM40)|(1<<COM4A1)|(1<<COM4A0);
     924:	89 ec       	ldi	r24, 0xC9	; 201
     926:	80 93 a0 00 	sts	0x00A0, r24
		  TCCR4B=(1<<CS40);
     92a:	81 e0       	ldi	r24, 0x01	; 1
     92c:	80 93 a1 00 	sts	0x00A1, r24
		  OCR4A=dUtycY;
     930:	70 e0       	ldi	r23, 0x00	; 0
     932:	70 93 a9 00 	sts	0x00A9, r23
     936:	60 93 a8 00 	sts	0x00A8, r22
		  break;
     93a:	08 95       	ret
	  case 7:
		  TCCR4A=(1<<WGM42)|(1<<WGM40)|(1<<COM4B1)|(1<<COM4B0);
     93c:	89 e3       	ldi	r24, 0x39	; 57
     93e:	80 93 a0 00 	sts	0x00A0, r24
		  TCCR4B=(1<<CS40);
     942:	81 e0       	ldi	r24, 0x01	; 1
     944:	80 93 a1 00 	sts	0x00A1, r24
		  OCR4B=dUtycY;
     948:	70 e0       	ldi	r23, 0x00	; 0
     94a:	70 93 ab 00 	sts	0x00AB, r23
     94e:	60 93 aa 00 	sts	0x00AA, r22
     952:	08 95       	ret

00000954 <_Z6millisv>:
    return 1;
}

static __inline__ uint8_t __iCliRetVal(void)
{
    cli();
     954:	f8 94       	cli
{
    unsigned long millis_return;

    // Ensure this cannot be disrupted
    ATOMIC_BLOCK(ATOMIC_FORCEON) {
        millis_return = tImer2_millis;
     956:	20 91 bc 02 	lds	r18, 0x02BC
     95a:	30 91 bd 02 	lds	r19, 0x02BD
     95e:	40 91 be 02 	lds	r20, 0x02BE
     962:	50 91 bf 02 	lds	r21, 0x02BF
    return 1;
}

static __inline__ void __iSeiParam(const uint8_t *__s)
{
    sei();
     966:	78 94       	sei
    }

    return millis_return;
}
     968:	62 2f       	mov	r22, r18
     96a:	73 2f       	mov	r23, r19
     96c:	84 2f       	mov	r24, r20
     96e:	95 2f       	mov	r25, r21
     970:	08 95       	ret

00000972 <__vector_13>:

ISR (TIMER2_COMPA_vect)
{
     972:	1f 92       	push	r1
     974:	0f 92       	push	r0
     976:	0f b6       	in	r0, 0x3f	; 63
     978:	0f 92       	push	r0
     97a:	11 24       	eor	r1, r1
     97c:	8f 93       	push	r24
     97e:	9f 93       	push	r25
     980:	af 93       	push	r26
     982:	bf 93       	push	r27
    tImer2_millis++;
     984:	80 91 bc 02 	lds	r24, 0x02BC
     988:	90 91 bd 02 	lds	r25, 0x02BD
     98c:	a0 91 be 02 	lds	r26, 0x02BE
     990:	b0 91 bf 02 	lds	r27, 0x02BF
     994:	01 96       	adiw	r24, 0x01	; 1
     996:	a1 1d       	adc	r26, r1
     998:	b1 1d       	adc	r27, r1
     99a:	80 93 bc 02 	sts	0x02BC, r24
     99e:	90 93 bd 02 	sts	0x02BD, r25
     9a2:	a0 93 be 02 	sts	0x02BE, r26
     9a6:	b0 93 bf 02 	sts	0x02BF, r27
}
     9aa:	bf 91       	pop	r27
     9ac:	af 91       	pop	r26
     9ae:	9f 91       	pop	r25
     9b0:	8f 91       	pop	r24
     9b2:	0f 90       	pop	r0
     9b4:	0f be       	out	0x3f, r0	; 63
     9b6:	0f 90       	pop	r0
     9b8:	1f 90       	pop	r1
     9ba:	18 95       	reti

000009bc <_Z5tinitv>:

void tinit()
{
	TCCR2B |= (1 << WGM22) | (1 << CS21);
     9bc:	e1 eb       	ldi	r30, 0xB1	; 177
     9be:	f0 e0       	ldi	r31, 0x00	; 0
     9c0:	80 81       	ld	r24, Z
     9c2:	8a 60       	ori	r24, 0x0A	; 10
     9c4:	80 83       	st	Z, r24

    // Load the high byte, then the low byte
    // into the output compare
    OCR2A = CTC_MATCH_OVERFLOW;
     9c6:	8d e7       	ldi	r24, 0x7D	; 125
     9c8:	80 93 b3 00 	sts	0x00B3, r24

    // Enable the compare match interrupt
    TIMSK2 |= (1 << OCIE2A);
     9cc:	e0 e7       	ldi	r30, 0x70	; 112
     9ce:	f0 e0       	ldi	r31, 0x00	; 0
     9d0:	80 81       	ld	r24, Z
     9d2:	82 60       	ori	r24, 0x02	; 2
     9d4:	80 83       	st	Z, r24

    // Now enable global interrupts
    sei();
     9d6:	78 94       	sei
}
     9d8:	08 95       	ret

000009da <_Z5delaym>:


void delay(unsigned long mIllisec)
{
     9da:	9b 01       	movw	r18, r22
     9dc:	ac 01       	movw	r20, r24
	int i;
	for(i=0;i<mIllisec;i++)
     9de:	61 15       	cp	r22, r1
     9e0:	71 05       	cpc	r23, r1
     9e2:	81 05       	cpc	r24, r1
     9e4:	91 05       	cpc	r25, r1
     9e6:	a1 f0       	breq	.+40     	; 0xa10 <_Z5delaym+0x36>
     9e8:	60 e0       	ldi	r22, 0x00	; 0
     9ea:	70 e0       	ldi	r23, 0x00	; 0
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
     9ec:	89 ef       	ldi	r24, 0xF9	; 249
     9ee:	90 e0       	ldi	r25, 0x00	; 0
     9f0:	01 97       	sbiw	r24, 0x01	; 1
     9f2:	f1 f7       	brne	.-4      	; 0x9f0 <_Z5delaym+0x16>
     9f4:	00 c0       	rjmp	.+0      	; 0x9f6 <_Z5delaym+0x1c>
     9f6:	00 00       	nop
     9f8:	6f 5f       	subi	r22, 0xFF	; 255
     9fa:	7f 4f       	sbci	r23, 0xFF	; 255
     9fc:	cb 01       	movw	r24, r22
     9fe:	aa 27       	eor	r26, r26
     a00:	97 fd       	sbrc	r25, 7
     a02:	a0 95       	com	r26
     a04:	ba 2f       	mov	r27, r26
     a06:	82 17       	cp	r24, r18
     a08:	93 07       	cpc	r25, r19
     a0a:	a4 07       	cpc	r26, r20
     a0c:	b5 07       	cpc	r27, r21
     a0e:	70 f3       	brcs	.-36     	; 0x9ec <_Z5delaym+0x12>
     a10:	08 95       	ret

00000a12 <_Z17delayMicrosecondsm>:
	}
	return;
}

void delayMicroseconds(unsigned long mIcrosec)
{
     a12:	9b 01       	movw	r18, r22
     a14:	ac 01       	movw	r20, r24
	int i;
	for(i=0;i<mIcrosec;i++)
     a16:	61 15       	cp	r22, r1
     a18:	71 05       	cpc	r23, r1
     a1a:	81 05       	cpc	r24, r1
     a1c:	91 05       	cpc	r25, r1
     a1e:	79 f0       	breq	.+30     	; 0xa3e <_Z17delayMicrosecondsm+0x2c>
     a20:	60 e0       	ldi	r22, 0x00	; 0
     a22:	70 e0       	ldi	r23, 0x00	; 0
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
     a24:	00 00       	nop
     a26:	6f 5f       	subi	r22, 0xFF	; 255
     a28:	7f 4f       	sbci	r23, 0xFF	; 255
     a2a:	cb 01       	movw	r24, r22
     a2c:	aa 27       	eor	r26, r26
     a2e:	97 fd       	sbrc	r25, 7
     a30:	a0 95       	com	r26
     a32:	ba 2f       	mov	r27, r26
     a34:	82 17       	cp	r24, r18
     a36:	93 07       	cpc	r25, r19
     a38:	a4 07       	cpc	r26, r20
     a3a:	b5 07       	cpc	r27, r21
     a3c:	98 f3       	brcs	.-26     	; 0xa24 <_Z17delayMicrosecondsm+0x12>
     a3e:	08 95       	ret

00000a40 <_Z3maplllll>:
	}
	return;
}

long map(long x, long in_min, long in_max, long out_min, long out_max)
{
     a40:	2f 92       	push	r2
     a42:	3f 92       	push	r3
     a44:	4f 92       	push	r4
     a46:	5f 92       	push	r5
     a48:	6f 92       	push	r6
     a4a:	7f 92       	push	r7
     a4c:	8f 92       	push	r8
     a4e:	9f 92       	push	r9
     a50:	af 92       	push	r10
     a52:	bf 92       	push	r11
     a54:	cf 92       	push	r12
     a56:	df 92       	push	r13
     a58:	ef 92       	push	r14
     a5a:	ff 92       	push	r15
     a5c:	0f 93       	push	r16
     a5e:	1f 93       	push	r17
     a60:	df 93       	push	r29
     a62:	cf 93       	push	r28
     a64:	cd b7       	in	r28, 0x3d	; 61
     a66:	de b7       	in	r29, 0x3e	; 62
     a68:	dc 01       	movw	r26, r24
     a6a:	cb 01       	movw	r24, r22
     a6c:	39 01       	movw	r6, r18
     a6e:	4a 01       	movw	r8, r20
     a70:	17 01       	movw	r2, r14
     a72:	28 01       	movw	r4, r16
  return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
     a74:	ee 88       	ldd	r14, Y+22	; 0x16
     a76:	ff 88       	ldd	r15, Y+23	; 0x17
     a78:	08 8d       	ldd	r16, Y+24	; 0x18
     a7a:	19 8d       	ldd	r17, Y+25	; 0x19
     a7c:	ea 18       	sub	r14, r10
     a7e:	fb 08       	sbc	r15, r11
     a80:	0c 09       	sbc	r16, r12
     a82:	1d 09       	sbc	r17, r13
     a84:	9c 01       	movw	r18, r24
     a86:	ad 01       	movw	r20, r26
     a88:	26 19       	sub	r18, r6
     a8a:	37 09       	sbc	r19, r7
     a8c:	48 09       	sbc	r20, r8
     a8e:	59 09       	sbc	r21, r9
     a90:	c8 01       	movw	r24, r16
     a92:	b7 01       	movw	r22, r14
     a94:	0e 94 e0 0b 	call	0x17c0	; 0x17c0 <__mulsi3>
     a98:	a2 01       	movw	r20, r4
     a9a:	91 01       	movw	r18, r2
     a9c:	26 19       	sub	r18, r6
     a9e:	37 09       	sbc	r19, r7
     aa0:	48 09       	sbc	r20, r8
     aa2:	59 09       	sbc	r21, r9
     aa4:	0e 94 12 0c 	call	0x1824	; 0x1824 <__divmodsi4>
     aa8:	2a 0d       	add	r18, r10
     aaa:	3b 1d       	adc	r19, r11
     aac:	4c 1d       	adc	r20, r12
     aae:	5d 1d       	adc	r21, r13
}
     ab0:	62 2f       	mov	r22, r18
     ab2:	73 2f       	mov	r23, r19
     ab4:	84 2f       	mov	r24, r20
     ab6:	95 2f       	mov	r25, r21
     ab8:	cf 91       	pop	r28
     aba:	df 91       	pop	r29
     abc:	1f 91       	pop	r17
     abe:	0f 91       	pop	r16
     ac0:	ff 90       	pop	r15
     ac2:	ef 90       	pop	r14
     ac4:	df 90       	pop	r13
     ac6:	cf 90       	pop	r12
     ac8:	bf 90       	pop	r11
     aca:	af 90       	pop	r10
     acc:	9f 90       	pop	r9
     ace:	8f 90       	pop	r8
     ad0:	7f 90       	pop	r7
     ad2:	6f 90       	pop	r6
     ad4:	5f 90       	pop	r5
     ad6:	4f 90       	pop	r4
     ad8:	3f 90       	pop	r3
     ada:	2f 90       	pop	r2
     adc:	08 95       	ret

00000ade <_Z9constrainlll>:

long constrain(long nUm,long lOwer,long uPper)
{
     ade:	ef 92       	push	r14
     ae0:	ff 92       	push	r15
     ae2:	0f 93       	push	r16
     ae4:	1f 93       	push	r17
     ae6:	dc 01       	movw	r26, r24
     ae8:	cb 01       	movw	r24, r22
	if(nUm>uPper){
     aea:	e8 16       	cp	r14, r24
     aec:	f9 06       	cpc	r15, r25
     aee:	0a 07       	cpc	r16, r26
     af0:	1b 07       	cpc	r17, r27
     af2:	5c f0       	brlt	.+22     	; 0xb0a <_Z9constrainlll+0x2c>
     af4:	e2 2e       	mov	r14, r18
     af6:	f3 2e       	mov	r15, r19
     af8:	04 2f       	mov	r16, r20
     afa:	15 2f       	mov	r17, r21
     afc:	e8 16       	cp	r14, r24
     afe:	f9 06       	cpc	r15, r25
     b00:	0a 07       	cpc	r16, r26
     b02:	1b 07       	cpc	r17, r27
     b04:	14 f4       	brge	.+4      	; 0xb0a <_Z9constrainlll+0x2c>
     b06:	7c 01       	movw	r14, r24
     b08:	8d 01       	movw	r16, r26
    else if(nUm<lOwer){
      return lOwer;
  	}
    else 
    return nUm;
}
     b0a:	6e 2d       	mov	r22, r14
     b0c:	7f 2d       	mov	r23, r15
     b0e:	80 2f       	mov	r24, r16
     b10:	91 2f       	mov	r25, r17
     b12:	1f 91       	pop	r17
     b14:	0f 91       	pop	r16
     b16:	ff 90       	pop	r15
     b18:	ef 90       	pop	r14
     b1a:	08 95       	ret

00000b1c <_Z15attachIntteruptiPFvvEi>:
void attachIntterupt(int pIn, void (*iSrfunc)(void), int cOmpare)		//cOmpare:LOW=0,HIGH1,RISING=2,FALLING=3
{
	sei();
     b1c:	78 94       	sei
	cAllisr=iSrfunc;
     b1e:	70 93 c1 02 	sts	0x02C1, r23
     b22:	60 93 c0 02 	sts	0x02C0, r22
	switch(pIn)	  //enabling interrupt pin
     b26:	83 30       	cpi	r24, 0x03	; 3
     b28:	91 05       	cpc	r25, r1
     b2a:	09 f4       	brne	.+2      	; 0xb2e <_Z15attachIntteruptiPFvvEi+0x12>
     b2c:	7d c0       	rjmp	.+250    	; 0xc28 <_Z15attachIntteruptiPFvvEi+0x10c>
     b2e:	84 30       	cpi	r24, 0x04	; 4
     b30:	91 05       	cpc	r25, r1
     b32:	54 f4       	brge	.+20     	; 0xb48 <_Z15attachIntteruptiPFvvEi+0x2c>
     b34:	81 30       	cpi	r24, 0x01	; 1
     b36:	91 05       	cpc	r25, r1
     b38:	c9 f1       	breq	.+114    	; 0xbac <_Z15attachIntteruptiPFvvEi+0x90>
     b3a:	82 30       	cpi	r24, 0x02	; 2
     b3c:	91 05       	cpc	r25, r1
     b3e:	0c f0       	brlt	.+2      	; 0xb42 <_Z15attachIntteruptiPFvvEi+0x26>
     b40:	54 c0       	rjmp	.+168    	; 0xbea <_Z15attachIntteruptiPFvvEi+0xce>
     b42:	00 97       	sbiw	r24, 0x00	; 0
     b44:	91 f0       	breq	.+36     	; 0xb6a <_Z15attachIntteruptiPFvvEi+0x4e>
     b46:	0b c1       	rjmp	.+534    	; 0xd5e <_Z15attachIntteruptiPFvvEi+0x242>
     b48:	85 30       	cpi	r24, 0x05	; 5
     b4a:	91 05       	cpc	r25, r1
     b4c:	09 f4       	brne	.+2      	; 0xb50 <_Z15attachIntteruptiPFvvEi+0x34>
     b4e:	aa c0       	rjmp	.+340    	; 0xca4 <_Z15attachIntteruptiPFvvEi+0x188>
     b50:	85 30       	cpi	r24, 0x05	; 5
     b52:	91 05       	cpc	r25, r1
     b54:	0c f4       	brge	.+2      	; 0xb58 <_Z15attachIntteruptiPFvvEi+0x3c>
     b56:	87 c0       	rjmp	.+270    	; 0xc66 <_Z15attachIntteruptiPFvvEi+0x14a>
     b58:	86 30       	cpi	r24, 0x06	; 6
     b5a:	91 05       	cpc	r25, r1
     b5c:	09 f4       	brne	.+2      	; 0xb60 <_Z15attachIntteruptiPFvvEi+0x44>
     b5e:	c1 c0       	rjmp	.+386    	; 0xce2 <_Z15attachIntteruptiPFvvEi+0x1c6>
     b60:	87 30       	cpi	r24, 0x07	; 7
     b62:	91 05       	cpc	r25, r1
     b64:	09 f0       	breq	.+2      	; 0xb68 <_Z15attachIntteruptiPFvvEi+0x4c>
     b66:	fb c0       	rjmp	.+502    	; 0xd5e <_Z15attachIntteruptiPFvvEi+0x242>
     b68:	db c0       	rjmp	.+438    	; 0xd20 <_Z15attachIntteruptiPFvvEi+0x204>
	{
		case 0:
		EIMSK|=1<<INT0;
     b6a:	e8 9a       	sbi	0x1d, 0	; 29
		switch(cOmpare){
     b6c:	43 30       	cpi	r20, 0x03	; 3
     b6e:	51 05       	cpc	r21, r1
     b70:	61 f0       	breq	.+24     	; 0xb8a <_Z15attachIntteruptiPFvvEi+0x6e>
     b72:	44 30       	cpi	r20, 0x04	; 4
     b74:	51 05       	cpc	r21, r1
     b76:	79 f0       	breq	.+30     	; 0xb96 <_Z15attachIntteruptiPFvvEi+0x7a>
     b78:	42 30       	cpi	r20, 0x02	; 2
     b7a:	51 05       	cpc	r21, r1
     b7c:	91 f4       	brne	.+36     	; 0xba2 <_Z15attachIntteruptiPFvvEi+0x86>
			case 2:
			EICRA|=(1<<ISC00)|(1<<ISC01);
     b7e:	e9 e6       	ldi	r30, 0x69	; 105
     b80:	f0 e0       	ldi	r31, 0x00	; 0
     b82:	80 81       	ld	r24, Z
     b84:	83 60       	ori	r24, 0x03	; 3
     b86:	80 83       	st	Z, r24
			break;
     b88:	08 95       	ret
			case 3:
			EICRA|=(0<<ISC00)|(1<<ISC01);
     b8a:	e9 e6       	ldi	r30, 0x69	; 105
     b8c:	f0 e0       	ldi	r31, 0x00	; 0
     b8e:	80 81       	ld	r24, Z
     b90:	82 60       	ori	r24, 0x02	; 2
     b92:	80 83       	st	Z, r24
			break;
     b94:	08 95       	ret
			case 4:
			EICRA|=(1<<ISC00)|(0<<ISC01);
     b96:	e9 e6       	ldi	r30, 0x69	; 105
     b98:	f0 e0       	ldi	r31, 0x00	; 0
     b9a:	80 81       	ld	r24, Z
     b9c:	81 60       	ori	r24, 0x01	; 1
     b9e:	80 83       	st	Z, r24
			break;
     ba0:	08 95       	ret
			default:
			EICRA|=(0<<ISC00)|(0<<ISC01);
     ba2:	e9 e6       	ldi	r30, 0x69	; 105
     ba4:	f0 e0       	ldi	r31, 0x00	; 0
     ba6:	80 81       	ld	r24, Z
     ba8:	80 83       	st	Z, r24
     baa:	08 95       	ret
		}
		break;

		case 1:
		EIMSK|=1<<INT1;
     bac:	e9 9a       	sbi	0x1d, 1	; 29
                switch(cOmpare)
     bae:	43 30       	cpi	r20, 0x03	; 3
     bb0:	51 05       	cpc	r21, r1
     bb2:	61 f0       	breq	.+24     	; 0xbcc <_Z15attachIntteruptiPFvvEi+0xb0>
     bb4:	44 30       	cpi	r20, 0x04	; 4
     bb6:	51 05       	cpc	r21, r1
     bb8:	69 f0       	breq	.+26     	; 0xbd4 <_Z15attachIntteruptiPFvvEi+0xb8>
     bba:	42 30       	cpi	r20, 0x02	; 2
     bbc:	51 05       	cpc	r21, r1
     bbe:	81 f4       	brne	.+32     	; 0xbe0 <_Z15attachIntteruptiPFvvEi+0xc4>
		{
			case 2:
			EICRA|=(1<<ISC10)|(1<<ISC11);
     bc0:	e9 e6       	ldi	r30, 0x69	; 105
     bc2:	f0 e0       	ldi	r31, 0x00	; 0
     bc4:	80 81       	ld	r24, Z
     bc6:	8c 60       	ori	r24, 0x0C	; 12
     bc8:	80 83       	st	Z, r24
			break;
     bca:	08 95       	ret
			case 3:
			EICRA=(0<<ISC10)|(1<<ISC11);
     bcc:	88 e0       	ldi	r24, 0x08	; 8
     bce:	80 93 69 00 	sts	0x0069, r24
			break;
     bd2:	08 95       	ret
			case 4:
			EICRA|=(1<<ISC10)|(0<<ISC11);
     bd4:	e9 e6       	ldi	r30, 0x69	; 105
     bd6:	f0 e0       	ldi	r31, 0x00	; 0
     bd8:	80 81       	ld	r24, Z
     bda:	84 60       	ori	r24, 0x04	; 4
     bdc:	80 83       	st	Z, r24
			break;
     bde:	08 95       	ret
			default:
			EICRA|=(0<<ISC10)|(0<<ISC11);
     be0:	e9 e6       	ldi	r30, 0x69	; 105
     be2:	f0 e0       	ldi	r31, 0x00	; 0
     be4:	80 81       	ld	r24, Z
     be6:	80 83       	st	Z, r24
     be8:	08 95       	ret
		}
		break;

		case 2:
		EIMSK|=1<<INT2;
     bea:	ea 9a       	sbi	0x1d, 2	; 29
		switch(cOmpare)
     bec:	43 30       	cpi	r20, 0x03	; 3
     bee:	51 05       	cpc	r21, r1
     bf0:	61 f0       	breq	.+24     	; 0xc0a <_Z15attachIntteruptiPFvvEi+0xee>
     bf2:	44 30       	cpi	r20, 0x04	; 4
     bf4:	51 05       	cpc	r21, r1
     bf6:	69 f0       	breq	.+26     	; 0xc12 <_Z15attachIntteruptiPFvvEi+0xf6>
     bf8:	42 30       	cpi	r20, 0x02	; 2
     bfa:	51 05       	cpc	r21, r1
     bfc:	81 f4       	brne	.+32     	; 0xc1e <_Z15attachIntteruptiPFvvEi+0x102>
		{
			case 2:
			EICRA|=(1<<ISC20)|(1<<ISC21);
     bfe:	e9 e6       	ldi	r30, 0x69	; 105
     c00:	f0 e0       	ldi	r31, 0x00	; 0
     c02:	80 81       	ld	r24, Z
     c04:	80 63       	ori	r24, 0x30	; 48
     c06:	80 83       	st	Z, r24
			break;
     c08:	08 95       	ret
			case 3:
			EICRA=(0<<ISC20)|(1<<ISC21);
     c0a:	80 e2       	ldi	r24, 0x20	; 32
     c0c:	80 93 69 00 	sts	0x0069, r24
			break;
     c10:	08 95       	ret
			case 4:
			EICRA|=(1<<ISC20)|(0<<ISC21);
     c12:	e9 e6       	ldi	r30, 0x69	; 105
     c14:	f0 e0       	ldi	r31, 0x00	; 0
     c16:	80 81       	ld	r24, Z
     c18:	80 61       	ori	r24, 0x10	; 16
     c1a:	80 83       	st	Z, r24
			break;
     c1c:	08 95       	ret
			default:
			EICRA|=(0<<ISC20)|(0<<ISC21);
     c1e:	e9 e6       	ldi	r30, 0x69	; 105
     c20:	f0 e0       	ldi	r31, 0x00	; 0
     c22:	80 81       	ld	r24, Z
     c24:	80 83       	st	Z, r24
     c26:	08 95       	ret
		}
		break;

		case 3:
		EIMSK|=1<<INT3;
     c28:	eb 9a       	sbi	0x1d, 3	; 29
		switch(cOmpare)
     c2a:	43 30       	cpi	r20, 0x03	; 3
     c2c:	51 05       	cpc	r21, r1
     c2e:	61 f0       	breq	.+24     	; 0xc48 <_Z15attachIntteruptiPFvvEi+0x12c>
     c30:	44 30       	cpi	r20, 0x04	; 4
     c32:	51 05       	cpc	r21, r1
     c34:	69 f0       	breq	.+26     	; 0xc50 <_Z15attachIntteruptiPFvvEi+0x134>
     c36:	42 30       	cpi	r20, 0x02	; 2
     c38:	51 05       	cpc	r21, r1
     c3a:	81 f4       	brne	.+32     	; 0xc5c <_Z15attachIntteruptiPFvvEi+0x140>
		{
			case 2:
			EICRA|=(1<<ISC30)|(1<<ISC31);
     c3c:	e9 e6       	ldi	r30, 0x69	; 105
     c3e:	f0 e0       	ldi	r31, 0x00	; 0
     c40:	80 81       	ld	r24, Z
     c42:	80 6c       	ori	r24, 0xC0	; 192
     c44:	80 83       	st	Z, r24
			break;
     c46:	08 95       	ret
			case 3:
			EICRA=(0<<ISC30)|(1<<ISC31);
     c48:	80 e8       	ldi	r24, 0x80	; 128
     c4a:	80 93 69 00 	sts	0x0069, r24
			break;
     c4e:	08 95       	ret
			case 4:
			EICRA|=(1<<ISC30)|(0<<ISC31);
     c50:	e9 e6       	ldi	r30, 0x69	; 105
     c52:	f0 e0       	ldi	r31, 0x00	; 0
     c54:	80 81       	ld	r24, Z
     c56:	80 64       	ori	r24, 0x40	; 64
     c58:	80 83       	st	Z, r24
			break;
     c5a:	08 95       	ret
			default:
			EICRA|=(0<<ISC30)|(0<<ISC31);
     c5c:	e9 e6       	ldi	r30, 0x69	; 105
     c5e:	f0 e0       	ldi	r31, 0x00	; 0
     c60:	80 81       	ld	r24, Z
     c62:	80 83       	st	Z, r24
     c64:	08 95       	ret
		}
		break;

		case 4:
		EIMSK|=1<<INT4;
     c66:	ec 9a       	sbi	0x1d, 4	; 29
                switch(cOmpare)
     c68:	43 30       	cpi	r20, 0x03	; 3
     c6a:	51 05       	cpc	r21, r1
     c6c:	61 f0       	breq	.+24     	; 0xc86 <_Z15attachIntteruptiPFvvEi+0x16a>
     c6e:	44 30       	cpi	r20, 0x04	; 4
     c70:	51 05       	cpc	r21, r1
     c72:	69 f0       	breq	.+26     	; 0xc8e <_Z15attachIntteruptiPFvvEi+0x172>
     c74:	42 30       	cpi	r20, 0x02	; 2
     c76:	51 05       	cpc	r21, r1
     c78:	81 f4       	brne	.+32     	; 0xc9a <_Z15attachIntteruptiPFvvEi+0x17e>
		{
			case 2:
			EICRB|=(1<<ISC40)|(1<<ISC41);
     c7a:	ea e6       	ldi	r30, 0x6A	; 106
     c7c:	f0 e0       	ldi	r31, 0x00	; 0
     c7e:	80 81       	ld	r24, Z
     c80:	83 60       	ori	r24, 0x03	; 3
     c82:	80 83       	st	Z, r24
			break;
     c84:	08 95       	ret
			case 3:
			EICRB=(0<<ISC40)|(1<<ISC41);
     c86:	82 e0       	ldi	r24, 0x02	; 2
     c88:	80 93 6a 00 	sts	0x006A, r24
			break;
     c8c:	08 95       	ret
			case 4:
			EICRB|=(1<<ISC40)|(0<<ISC41);
     c8e:	ea e6       	ldi	r30, 0x6A	; 106
     c90:	f0 e0       	ldi	r31, 0x00	; 0
     c92:	80 81       	ld	r24, Z
     c94:	81 60       	ori	r24, 0x01	; 1
     c96:	80 83       	st	Z, r24
			break;
     c98:	08 95       	ret
			default:
			EICRB|=(0<<ISC40)|(0<<ISC41);
     c9a:	ea e6       	ldi	r30, 0x6A	; 106
     c9c:	f0 e0       	ldi	r31, 0x00	; 0
     c9e:	80 81       	ld	r24, Z
     ca0:	80 83       	st	Z, r24
     ca2:	08 95       	ret
		}
		break;

		case 5:
		EIMSK|=1<<INT5;
     ca4:	ed 9a       	sbi	0x1d, 5	; 29
		switch(cOmpare)
     ca6:	43 30       	cpi	r20, 0x03	; 3
     ca8:	51 05       	cpc	r21, r1
     caa:	61 f0       	breq	.+24     	; 0xcc4 <_Z15attachIntteruptiPFvvEi+0x1a8>
     cac:	44 30       	cpi	r20, 0x04	; 4
     cae:	51 05       	cpc	r21, r1
     cb0:	69 f0       	breq	.+26     	; 0xccc <_Z15attachIntteruptiPFvvEi+0x1b0>
     cb2:	42 30       	cpi	r20, 0x02	; 2
     cb4:	51 05       	cpc	r21, r1
     cb6:	81 f4       	brne	.+32     	; 0xcd8 <_Z15attachIntteruptiPFvvEi+0x1bc>
		{
			case 2:
			EICRB|=(1<<ISC50)|(1<<ISC51);
     cb8:	ea e6       	ldi	r30, 0x6A	; 106
     cba:	f0 e0       	ldi	r31, 0x00	; 0
     cbc:	80 81       	ld	r24, Z
     cbe:	8c 60       	ori	r24, 0x0C	; 12
     cc0:	80 83       	st	Z, r24
			break;
     cc2:	08 95       	ret
			case 3:
			EICRB=(0<<ISC50)|(1<<ISC51);
     cc4:	88 e0       	ldi	r24, 0x08	; 8
     cc6:	80 93 6a 00 	sts	0x006A, r24
			break;
     cca:	08 95       	ret
			case 4:
			EICRB|=(1<<ISC50)|(0<<ISC51);
     ccc:	ea e6       	ldi	r30, 0x6A	; 106
     cce:	f0 e0       	ldi	r31, 0x00	; 0
     cd0:	80 81       	ld	r24, Z
     cd2:	84 60       	ori	r24, 0x04	; 4
     cd4:	80 83       	st	Z, r24
			break;
     cd6:	08 95       	ret
			default:
                 	EICRB|=(0<<ISC40)|(0<<ISC41);
     cd8:	ea e6       	ldi	r30, 0x6A	; 106
     cda:	f0 e0       	ldi	r31, 0x00	; 0
     cdc:	80 81       	ld	r24, Z
     cde:	80 83       	st	Z, r24
     ce0:	08 95       	ret

		}
		break;

		case 6:
		EIMSK|=1<<INT6;
     ce2:	ee 9a       	sbi	0x1d, 6	; 29
	        switch(cOmpare)
     ce4:	43 30       	cpi	r20, 0x03	; 3
     ce6:	51 05       	cpc	r21, r1
     ce8:	61 f0       	breq	.+24     	; 0xd02 <_Z15attachIntteruptiPFvvEi+0x1e6>
     cea:	44 30       	cpi	r20, 0x04	; 4
     cec:	51 05       	cpc	r21, r1
     cee:	69 f0       	breq	.+26     	; 0xd0a <_Z15attachIntteruptiPFvvEi+0x1ee>
     cf0:	42 30       	cpi	r20, 0x02	; 2
     cf2:	51 05       	cpc	r21, r1
     cf4:	81 f4       	brne	.+32     	; 0xd16 <_Z15attachIntteruptiPFvvEi+0x1fa>
		{
			case 2:
			EICRB|=(1<<ISC60)|(1<<ISC61);
     cf6:	ea e6       	ldi	r30, 0x6A	; 106
     cf8:	f0 e0       	ldi	r31, 0x00	; 0
     cfa:	80 81       	ld	r24, Z
     cfc:	80 63       	ori	r24, 0x30	; 48
     cfe:	80 83       	st	Z, r24
			break;
     d00:	08 95       	ret
			case 3:
			EICRB=(0<<ISC60)|(1<<ISC61);
     d02:	80 e2       	ldi	r24, 0x20	; 32
     d04:	80 93 6a 00 	sts	0x006A, r24
			break;
     d08:	08 95       	ret
			case 4:
			EICRB|=(1<<ISC60)|(0<<ISC61);
     d0a:	ea e6       	ldi	r30, 0x6A	; 106
     d0c:	f0 e0       	ldi	r31, 0x00	; 0
     d0e:	80 81       	ld	r24, Z
     d10:	80 61       	ori	r24, 0x10	; 16
     d12:	80 83       	st	Z, r24
			break;
     d14:	08 95       	ret
			default:
			EICRB|=(0<<ISC60)|(0<<ISC61);
     d16:	ea e6       	ldi	r30, 0x6A	; 106
     d18:	f0 e0       	ldi	r31, 0x00	; 0
     d1a:	80 81       	ld	r24, Z
     d1c:	80 83       	st	Z, r24
     d1e:	08 95       	ret

		}
		break;

		case 7:
		EIMSK|=1<<INT7;
     d20:	ef 9a       	sbi	0x1d, 7	; 29
		switch(cOmpare)
     d22:	43 30       	cpi	r20, 0x03	; 3
     d24:	51 05       	cpc	r21, r1
     d26:	61 f0       	breq	.+24     	; 0xd40 <_Z15attachIntteruptiPFvvEi+0x224>
     d28:	44 30       	cpi	r20, 0x04	; 4
     d2a:	51 05       	cpc	r21, r1
     d2c:	69 f0       	breq	.+26     	; 0xd48 <_Z15attachIntteruptiPFvvEi+0x22c>
     d2e:	42 30       	cpi	r20, 0x02	; 2
     d30:	51 05       	cpc	r21, r1
     d32:	81 f4       	brne	.+32     	; 0xd54 <_Z15attachIntteruptiPFvvEi+0x238>
		{
			case 2:
			EICRB|=(1<<ISC70)|(1<<ISC71);
     d34:	ea e6       	ldi	r30, 0x6A	; 106
     d36:	f0 e0       	ldi	r31, 0x00	; 0
     d38:	80 81       	ld	r24, Z
     d3a:	80 6c       	ori	r24, 0xC0	; 192
     d3c:	80 83       	st	Z, r24
			break;
     d3e:	08 95       	ret
			case 3:
			EICRB=(0<<ISC70)|(1<<ISC71);
     d40:	80 e8       	ldi	r24, 0x80	; 128
     d42:	80 93 6a 00 	sts	0x006A, r24
			break;
     d46:	08 95       	ret
			case 4:
			EICRB|=(1<<ISC70)|(0<<ISC71);
     d48:	ea e6       	ldi	r30, 0x6A	; 106
     d4a:	f0 e0       	ldi	r31, 0x00	; 0
     d4c:	80 81       	ld	r24, Z
     d4e:	80 64       	ori	r24, 0x40	; 64
     d50:	80 83       	st	Z, r24
			break;
     d52:	08 95       	ret
			default:
			EICRB|=(0<<ISC70)|(0<<ISC71);
     d54:	ea e6       	ldi	r30, 0x6A	; 106
     d56:	f0 e0       	ldi	r31, 0x00	; 0
     d58:	80 81       	ld	r24, Z
     d5a:	80 83       	st	Z, r24
     d5c:	08 95       	ret
		}
		break;

	        default:EICRA|=(0<<ISC01)|(0<<ISC00);
     d5e:	e9 e6       	ldi	r30, 0x69	; 105
     d60:	f0 e0       	ldi	r31, 0x00	; 0
     d62:	80 81       	ld	r24, Z
     d64:	80 83       	st	Z, r24
     d66:	08 95       	ret

00000d68 <__vector_1>:
	}
}
ISR(INT0_vect)
{
     d68:	1f 92       	push	r1
     d6a:	0f 92       	push	r0
     d6c:	0f b6       	in	r0, 0x3f	; 63
     d6e:	0f 92       	push	r0
     d70:	0b b6       	in	r0, 0x3b	; 59
     d72:	0f 92       	push	r0
     d74:	11 24       	eor	r1, r1
     d76:	2f 93       	push	r18
     d78:	3f 93       	push	r19
     d7a:	4f 93       	push	r20
     d7c:	5f 93       	push	r21
     d7e:	6f 93       	push	r22
     d80:	7f 93       	push	r23
     d82:	8f 93       	push	r24
     d84:	9f 93       	push	r25
     d86:	af 93       	push	r26
     d88:	bf 93       	push	r27
     d8a:	ef 93       	push	r30
     d8c:	ff 93       	push	r31
   cAllisr();
     d8e:	e0 91 c0 02 	lds	r30, 0x02C0
     d92:	f0 91 c1 02 	lds	r31, 0x02C1
     d96:	19 95       	eicall
}
     d98:	ff 91       	pop	r31
     d9a:	ef 91       	pop	r30
     d9c:	bf 91       	pop	r27
     d9e:	af 91       	pop	r26
     da0:	9f 91       	pop	r25
     da2:	8f 91       	pop	r24
     da4:	7f 91       	pop	r23
     da6:	6f 91       	pop	r22
     da8:	5f 91       	pop	r21
     daa:	4f 91       	pop	r20
     dac:	3f 91       	pop	r19
     dae:	2f 91       	pop	r18
     db0:	0f 90       	pop	r0
     db2:	0b be       	out	0x3b, r0	; 59
     db4:	0f 90       	pop	r0
     db6:	0f be       	out	0x3f, r0	; 63
     db8:	0f 90       	pop	r0
     dba:	1f 90       	pop	r1
     dbc:	18 95       	reti

00000dbe <__vector_2>:
ISR(INT1_vect)
{
     dbe:	1f 92       	push	r1
     dc0:	0f 92       	push	r0
     dc2:	0f b6       	in	r0, 0x3f	; 63
     dc4:	0f 92       	push	r0
     dc6:	0b b6       	in	r0, 0x3b	; 59
     dc8:	0f 92       	push	r0
     dca:	11 24       	eor	r1, r1
     dcc:	2f 93       	push	r18
     dce:	3f 93       	push	r19
     dd0:	4f 93       	push	r20
     dd2:	5f 93       	push	r21
     dd4:	6f 93       	push	r22
     dd6:	7f 93       	push	r23
     dd8:	8f 93       	push	r24
     dda:	9f 93       	push	r25
     ddc:	af 93       	push	r26
     dde:	bf 93       	push	r27
     de0:	ef 93       	push	r30
     de2:	ff 93       	push	r31
   cAllisr();
     de4:	e0 91 c0 02 	lds	r30, 0x02C0
     de8:	f0 91 c1 02 	lds	r31, 0x02C1
     dec:	19 95       	eicall
}
     dee:	ff 91       	pop	r31
     df0:	ef 91       	pop	r30
     df2:	bf 91       	pop	r27
     df4:	af 91       	pop	r26
     df6:	9f 91       	pop	r25
     df8:	8f 91       	pop	r24
     dfa:	7f 91       	pop	r23
     dfc:	6f 91       	pop	r22
     dfe:	5f 91       	pop	r21
     e00:	4f 91       	pop	r20
     e02:	3f 91       	pop	r19
     e04:	2f 91       	pop	r18
     e06:	0f 90       	pop	r0
     e08:	0b be       	out	0x3b, r0	; 59
     e0a:	0f 90       	pop	r0
     e0c:	0f be       	out	0x3f, r0	; 63
     e0e:	0f 90       	pop	r0
     e10:	1f 90       	pop	r1
     e12:	18 95       	reti

00000e14 <__vector_3>:
ISR(INT2_vect)
{
     e14:	1f 92       	push	r1
     e16:	0f 92       	push	r0
     e18:	0f b6       	in	r0, 0x3f	; 63
     e1a:	0f 92       	push	r0
     e1c:	0b b6       	in	r0, 0x3b	; 59
     e1e:	0f 92       	push	r0
     e20:	11 24       	eor	r1, r1
     e22:	2f 93       	push	r18
     e24:	3f 93       	push	r19
     e26:	4f 93       	push	r20
     e28:	5f 93       	push	r21
     e2a:	6f 93       	push	r22
     e2c:	7f 93       	push	r23
     e2e:	8f 93       	push	r24
     e30:	9f 93       	push	r25
     e32:	af 93       	push	r26
     e34:	bf 93       	push	r27
     e36:	ef 93       	push	r30
     e38:	ff 93       	push	r31
   cAllisr();
     e3a:	e0 91 c0 02 	lds	r30, 0x02C0
     e3e:	f0 91 c1 02 	lds	r31, 0x02C1
     e42:	19 95       	eicall
}
     e44:	ff 91       	pop	r31
     e46:	ef 91       	pop	r30
     e48:	bf 91       	pop	r27
     e4a:	af 91       	pop	r26
     e4c:	9f 91       	pop	r25
     e4e:	8f 91       	pop	r24
     e50:	7f 91       	pop	r23
     e52:	6f 91       	pop	r22
     e54:	5f 91       	pop	r21
     e56:	4f 91       	pop	r20
     e58:	3f 91       	pop	r19
     e5a:	2f 91       	pop	r18
     e5c:	0f 90       	pop	r0
     e5e:	0b be       	out	0x3b, r0	; 59
     e60:	0f 90       	pop	r0
     e62:	0f be       	out	0x3f, r0	; 63
     e64:	0f 90       	pop	r0
     e66:	1f 90       	pop	r1
     e68:	18 95       	reti

00000e6a <__vector_4>:
ISR(INT3_vect)
{
     e6a:	1f 92       	push	r1
     e6c:	0f 92       	push	r0
     e6e:	0f b6       	in	r0, 0x3f	; 63
     e70:	0f 92       	push	r0
     e72:	0b b6       	in	r0, 0x3b	; 59
     e74:	0f 92       	push	r0
     e76:	11 24       	eor	r1, r1
     e78:	2f 93       	push	r18
     e7a:	3f 93       	push	r19
     e7c:	4f 93       	push	r20
     e7e:	5f 93       	push	r21
     e80:	6f 93       	push	r22
     e82:	7f 93       	push	r23
     e84:	8f 93       	push	r24
     e86:	9f 93       	push	r25
     e88:	af 93       	push	r26
     e8a:	bf 93       	push	r27
     e8c:	ef 93       	push	r30
     e8e:	ff 93       	push	r31
   cAllisr();
     e90:	e0 91 c0 02 	lds	r30, 0x02C0
     e94:	f0 91 c1 02 	lds	r31, 0x02C1
     e98:	19 95       	eicall
}
     e9a:	ff 91       	pop	r31
     e9c:	ef 91       	pop	r30
     e9e:	bf 91       	pop	r27
     ea0:	af 91       	pop	r26
     ea2:	9f 91       	pop	r25
     ea4:	8f 91       	pop	r24
     ea6:	7f 91       	pop	r23
     ea8:	6f 91       	pop	r22
     eaa:	5f 91       	pop	r21
     eac:	4f 91       	pop	r20
     eae:	3f 91       	pop	r19
     eb0:	2f 91       	pop	r18
     eb2:	0f 90       	pop	r0
     eb4:	0b be       	out	0x3b, r0	; 59
     eb6:	0f 90       	pop	r0
     eb8:	0f be       	out	0x3f, r0	; 63
     eba:	0f 90       	pop	r0
     ebc:	1f 90       	pop	r1
     ebe:	18 95       	reti

00000ec0 <__vector_5>:
ISR(INT4_vect)
{
     ec0:	1f 92       	push	r1
     ec2:	0f 92       	push	r0
     ec4:	0f b6       	in	r0, 0x3f	; 63
     ec6:	0f 92       	push	r0
     ec8:	0b b6       	in	r0, 0x3b	; 59
     eca:	0f 92       	push	r0
     ecc:	11 24       	eor	r1, r1
     ece:	2f 93       	push	r18
     ed0:	3f 93       	push	r19
     ed2:	4f 93       	push	r20
     ed4:	5f 93       	push	r21
     ed6:	6f 93       	push	r22
     ed8:	7f 93       	push	r23
     eda:	8f 93       	push	r24
     edc:	9f 93       	push	r25
     ede:	af 93       	push	r26
     ee0:	bf 93       	push	r27
     ee2:	ef 93       	push	r30
     ee4:	ff 93       	push	r31
    cAllisr();
     ee6:	e0 91 c0 02 	lds	r30, 0x02C0
     eea:	f0 91 c1 02 	lds	r31, 0x02C1
     eee:	19 95       	eicall
}
     ef0:	ff 91       	pop	r31
     ef2:	ef 91       	pop	r30
     ef4:	bf 91       	pop	r27
     ef6:	af 91       	pop	r26
     ef8:	9f 91       	pop	r25
     efa:	8f 91       	pop	r24
     efc:	7f 91       	pop	r23
     efe:	6f 91       	pop	r22
     f00:	5f 91       	pop	r21
     f02:	4f 91       	pop	r20
     f04:	3f 91       	pop	r19
     f06:	2f 91       	pop	r18
     f08:	0f 90       	pop	r0
     f0a:	0b be       	out	0x3b, r0	; 59
     f0c:	0f 90       	pop	r0
     f0e:	0f be       	out	0x3f, r0	; 63
     f10:	0f 90       	pop	r0
     f12:	1f 90       	pop	r1
     f14:	18 95       	reti

00000f16 <__vector_6>:
ISR(INT5_vect)
{
     f16:	1f 92       	push	r1
     f18:	0f 92       	push	r0
     f1a:	0f b6       	in	r0, 0x3f	; 63
     f1c:	0f 92       	push	r0
     f1e:	0b b6       	in	r0, 0x3b	; 59
     f20:	0f 92       	push	r0
     f22:	11 24       	eor	r1, r1
     f24:	2f 93       	push	r18
     f26:	3f 93       	push	r19
     f28:	4f 93       	push	r20
     f2a:	5f 93       	push	r21
     f2c:	6f 93       	push	r22
     f2e:	7f 93       	push	r23
     f30:	8f 93       	push	r24
     f32:	9f 93       	push	r25
     f34:	af 93       	push	r26
     f36:	bf 93       	push	r27
     f38:	ef 93       	push	r30
     f3a:	ff 93       	push	r31
    cAllisr();
     f3c:	e0 91 c0 02 	lds	r30, 0x02C0
     f40:	f0 91 c1 02 	lds	r31, 0x02C1
     f44:	19 95       	eicall
}
     f46:	ff 91       	pop	r31
     f48:	ef 91       	pop	r30
     f4a:	bf 91       	pop	r27
     f4c:	af 91       	pop	r26
     f4e:	9f 91       	pop	r25
     f50:	8f 91       	pop	r24
     f52:	7f 91       	pop	r23
     f54:	6f 91       	pop	r22
     f56:	5f 91       	pop	r21
     f58:	4f 91       	pop	r20
     f5a:	3f 91       	pop	r19
     f5c:	2f 91       	pop	r18
     f5e:	0f 90       	pop	r0
     f60:	0b be       	out	0x3b, r0	; 59
     f62:	0f 90       	pop	r0
     f64:	0f be       	out	0x3f, r0	; 63
     f66:	0f 90       	pop	r0
     f68:	1f 90       	pop	r1
     f6a:	18 95       	reti

00000f6c <__vector_7>:
ISR(INT6_vect)
{
     f6c:	1f 92       	push	r1
     f6e:	0f 92       	push	r0
     f70:	0f b6       	in	r0, 0x3f	; 63
     f72:	0f 92       	push	r0
     f74:	0b b6       	in	r0, 0x3b	; 59
     f76:	0f 92       	push	r0
     f78:	11 24       	eor	r1, r1
     f7a:	2f 93       	push	r18
     f7c:	3f 93       	push	r19
     f7e:	4f 93       	push	r20
     f80:	5f 93       	push	r21
     f82:	6f 93       	push	r22
     f84:	7f 93       	push	r23
     f86:	8f 93       	push	r24
     f88:	9f 93       	push	r25
     f8a:	af 93       	push	r26
     f8c:	bf 93       	push	r27
     f8e:	ef 93       	push	r30
     f90:	ff 93       	push	r31
    cAllisr();
     f92:	e0 91 c0 02 	lds	r30, 0x02C0
     f96:	f0 91 c1 02 	lds	r31, 0x02C1
     f9a:	19 95       	eicall
}
     f9c:	ff 91       	pop	r31
     f9e:	ef 91       	pop	r30
     fa0:	bf 91       	pop	r27
     fa2:	af 91       	pop	r26
     fa4:	9f 91       	pop	r25
     fa6:	8f 91       	pop	r24
     fa8:	7f 91       	pop	r23
     faa:	6f 91       	pop	r22
     fac:	5f 91       	pop	r21
     fae:	4f 91       	pop	r20
     fb0:	3f 91       	pop	r19
     fb2:	2f 91       	pop	r18
     fb4:	0f 90       	pop	r0
     fb6:	0b be       	out	0x3b, r0	; 59
     fb8:	0f 90       	pop	r0
     fba:	0f be       	out	0x3f, r0	; 63
     fbc:	0f 90       	pop	r0
     fbe:	1f 90       	pop	r1
     fc0:	18 95       	reti

00000fc2 <__vector_8>:
ISR(INT7_vect)
{
     fc2:	1f 92       	push	r1
     fc4:	0f 92       	push	r0
     fc6:	0f b6       	in	r0, 0x3f	; 63
     fc8:	0f 92       	push	r0
     fca:	0b b6       	in	r0, 0x3b	; 59
     fcc:	0f 92       	push	r0
     fce:	11 24       	eor	r1, r1
     fd0:	2f 93       	push	r18
     fd2:	3f 93       	push	r19
     fd4:	4f 93       	push	r20
     fd6:	5f 93       	push	r21
     fd8:	6f 93       	push	r22
     fda:	7f 93       	push	r23
     fdc:	8f 93       	push	r24
     fde:	9f 93       	push	r25
     fe0:	af 93       	push	r26
     fe2:	bf 93       	push	r27
     fe4:	ef 93       	push	r30
     fe6:	ff 93       	push	r31
    cAllisr();
     fe8:	e0 91 c0 02 	lds	r30, 0x02C0
     fec:	f0 91 c1 02 	lds	r31, 0x02C1
     ff0:	19 95       	eicall
}
     ff2:	ff 91       	pop	r31
     ff4:	ef 91       	pop	r30
     ff6:	bf 91       	pop	r27
     ff8:	af 91       	pop	r26
     ffa:	9f 91       	pop	r25
     ffc:	8f 91       	pop	r24
     ffe:	7f 91       	pop	r23
    1000:	6f 91       	pop	r22
    1002:	5f 91       	pop	r21
    1004:	4f 91       	pop	r20
    1006:	3f 91       	pop	r19
    1008:	2f 91       	pop	r18
    100a:	0f 90       	pop	r0
    100c:	0b be       	out	0x3b, r0	; 59
    100e:	0f 90       	pop	r0
    1010:	0f be       	out	0x3f, r0	; 63
    1012:	0f 90       	pop	r0
    1014:	1f 90       	pop	r1
    1016:	18 95       	reti

00001018 <_Z5setupv>:
Servo swerve2;

/********************Variables********************/
int angle[4]={110,90,135,135};
	
void setup(){
    1018:	cf 93       	push	r28
    101a:	df 93       	push	r29
{
	public:
	void begin( unsigned int BAUD){
		/*Set baud rate */int uBrr;
		uBrr=(F_CPU/16UL/BAUD-1);
		UBRR0H = (unsigned char)(uBrr>>8);
    101c:	10 92 c5 00 	sts	0x00C5, r1
		UBRR0L = (unsigned char)uBrr;
    1020:	2c e0       	ldi	r18, 0x0C	; 12
    1022:	20 93 c4 00 	sts	0x00C4, r18
		/* Enable receiver and transmitter */
		UCSR0B = (1<<RXEN0)|(1<<TXEN0);
    1026:	88 e1       	ldi	r24, 0x18	; 24
    1028:	80 93 c1 00 	sts	0x00C1, r24
		/* Set frame format: 8data, 2stop bit */
		UCSR0C = (1<<USBS0)|(3<<UCSZ00);
    102c:	8e e0       	ldi	r24, 0x0E	; 14
    102e:	80 93 c2 00 	sts	0x00C2, r24
public:
  uint8_t pIn;
  
  void attach(uint8_t nUm)       //F_CPU=clock frequency and num=pin no.to be attached
  {
    iCr=19999;
    1032:	8f e1       	ldi	r24, 0x1F	; 31
    1034:	9e e4       	ldi	r25, 0x4E	; 78
    1036:	90 93 c7 02 	sts	0x02C7, r25
    103a:	80 93 c6 02 	sts	0x02C6, r24
    pIn=nUm;
    103e:	3b e0       	ldi	r19, 0x0B	; 11
    1040:	30 93 c8 02 	sts	0x02C8, r19
    switch(pIn)
    {
     case 11 :                           //OC1A
        DDRB|=(1<<PB5); // PORTB as OUTPUT
    1044:	25 9a       	sbi	0x04, 5	; 4
        TCCR1A |= (1<<WGM11) | (1<<COM1A1) | (1<<COM1A0);
    1046:	a0 e8       	ldi	r26, 0x80	; 128
    1048:	b0 e0       	ldi	r27, 0x00	; 0
    104a:	3c 91       	ld	r19, X
    104c:	32 6c       	ori	r19, 0xC2	; 194
    104e:	3c 93       	st	X, r19
        TCCR1B |= (1<<WGM12) | (1<<WGM13);
    1050:	e1 e8       	ldi	r30, 0x81	; 129
    1052:	f0 e0       	ldi	r31, 0x00	; 0
    1054:	30 81       	ld	r19, Z
    1056:	38 61       	ori	r19, 0x18	; 24
    1058:	30 83       	st	Z, r19
        TCCR1B |= (1<<CS10);
    105a:	30 81       	ld	r19, Z
    105c:	31 60       	ori	r19, 0x01	; 1
    105e:	30 83       	st	Z, r19
        ICR1=iCr;                    //generating 20msec pulse (pwm method)
    1060:	c6 e8       	ldi	r28, 0x86	; 134
    1062:	d0 e0       	ldi	r29, 0x00	; 0
    1064:	99 83       	std	Y+1, r25	; 0x01
    1066:	88 83       	st	Y, r24
public:
  uint8_t pIn;
  
  void attach(uint8_t nUm)       //F_CPU=clock frequency and num=pin no.to be attached
  {
    iCr=19999;
    1068:	90 93 ca 02 	sts	0x02CA, r25
    106c:	80 93 c9 02 	sts	0x02C9, r24
    pIn=nUm;
    1070:	20 93 cb 02 	sts	0x02CB, r18
        TCCR1B |= (1<<CS10);
        ICR1=iCr;                    //generating 20msec pulse (pwm method)
        break; 

     case 12 :                            //OC1B
        DDRB|=(1<<PB6); // PORTB as OUTPUT
    1074:	26 9a       	sbi	0x04, 6	; 4
        TCCR1A|=(1<<WGM11)|(1<<COM1B1)|(1<<COM1B0);  //SETTING PRESCALAR AS 64 
    1076:	2c 91       	ld	r18, X
    1078:	22 63       	ori	r18, 0x32	; 50
    107a:	2c 93       	st	X, r18
        TCCR1B|=(1<<WGM12)|(1<<WGM13)|(1<<CS10); //FAST PWM MODE
    107c:	20 81       	ld	r18, Z
    107e:	29 61       	ori	r18, 0x19	; 25
    1080:	20 83       	st	Z, r18
        ICR1=iCr;                    //generating 20msec pulse (pwm method)
    1082:	99 83       	std	Y+1, r25	; 0x01
    1084:	88 83       	st	Y, r24
Serial.begin(4800);
swerve1.attach(11);
swerve2.attach(12);
}
    1086:	df 91       	pop	r29
    1088:	cf 91       	pop	r28
    108a:	08 95       	ret

0000108c <_Z4loopv>:
void loop(){
    108c:	ef 92       	push	r14
    108e:	ff 92       	push	r15
    1090:	0f 93       	push	r16
    1092:	1f 93       	push	r17
    1094:	cf 93       	push	r28
    1096:	df 93       	push	r29
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    1098:	c0 91 c9 02 	lds	r28, 0x02C9
    109c:	d0 91 ca 02 	lds	r29, 0x02CA
    10a0:	ce 01       	movw	r24, r28
    10a2:	68 e2       	ldi	r22, 0x28	; 40
    10a4:	70 e0       	ldi	r23, 0x00	; 0
    10a6:	0e 94 ff 0b 	call	0x17fe	; 0x17fe <__divmodhi4>
    10aa:	7b 01       	movw	r14, r22
    10ac:	00 27       	eor	r16, r16
    10ae:	f7 fc       	sbrc	r15, 7
    10b0:	00 95       	com	r16
    10b2:	10 2f       	mov	r17, r16
    10b4:	be 01       	movw	r22, r28
    10b6:	88 27       	eor	r24, r24
    10b8:	77 fd       	sbrc	r23, 7
    10ba:	80 95       	com	r24
    10bc:	98 2f       	mov	r25, r24
    10be:	0e 94 f1 0a 	call	0x15e2	; 0x15e2 <__floatsisf>
    10c2:	23 e3       	ldi	r18, 0x33	; 51
    10c4:	33 e3       	ldi	r19, 0x33	; 51
    10c6:	4b e0       	ldi	r20, 0x0B	; 11
    10c8:	51 e4       	ldi	r21, 0x41	; 65
    10ca:	0e 94 56 0a 	call	0x14ac	; 0x14ac <__divsf3>
    10ce:	0e 94 be 0a 	call	0x157c	; 0x157c <__fixsfsi>
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    10d2:	6e 19       	sub	r22, r14
    10d4:	7f 09       	sbc	r23, r15
    10d6:	80 0b       	sbc	r24, r16
    10d8:	91 0b       	sbc	r25, r17
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    10da:	20 91 b6 02 	lds	r18, 0x02B6
    10de:	30 91 b7 02 	lds	r19, 0x02B7
    10e2:	44 27       	eor	r20, r20
    10e4:	37 fd       	sbrc	r19, 7
    10e6:	40 95       	com	r20
    10e8:	54 2f       	mov	r21, r20
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    10ea:	0e 94 e0 0b 	call	0x17c0	; 0x17c0 <__mulsi3>
    10ee:	2e e0       	ldi	r18, 0x0E	; 14
    10f0:	31 e0       	ldi	r19, 0x01	; 1
    10f2:	40 e0       	ldi	r20, 0x00	; 0
    10f4:	50 e0       	ldi	r21, 0x00	; 0
    10f6:	0e 94 12 0c 	call	0x1824	; 0x1824 <__divmodsi4>
    10fa:	2e 0d       	add	r18, r14
    10fc:	3f 1d       	adc	r19, r15
    10fe:	40 1f       	adc	r20, r16
    1100:	51 1f       	adc	r21, r17
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    1102:	ce 01       	movw	r24, r28
    1104:	dd 23       	and	r29, r29
    1106:	0c f4       	brge	.+2      	; 0x110a <_Z4loopv+0x7e>
    1108:	07 96       	adiw	r24, 0x07	; 7
    110a:	95 95       	asr	r25
    110c:	87 95       	ror	r24
    110e:	95 95       	asr	r25
    1110:	87 95       	ror	r24
    1112:	95 95       	asr	r25
    1114:	87 95       	ror	r24
    1116:	aa 27       	eor	r26, r26
    1118:	97 fd       	sbrc	r25, 7
    111a:	a0 95       	com	r26
    111c:	ba 2f       	mov	r27, r26
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
  }
  long constraint(long nUm,long lOwer,long uPper)
  {
    if(nUm>uPper){
    111e:	82 17       	cp	r24, r18
    1120:	93 07       	cpc	r25, r19
    1122:	a4 07       	cpc	r26, r20
    1124:	b5 07       	cpc	r27, r21
    1126:	4c f0       	brlt	.+18     	; 0x113a <_Z4loopv+0xae>
    1128:	da 01       	movw	r26, r20
    112a:	c9 01       	movw	r24, r18
    112c:	2e 15       	cp	r18, r14
    112e:	3f 05       	cpc	r19, r15
    1130:	40 07       	cpc	r20, r16
    1132:	51 07       	cpc	r21, r17
    1134:	14 f4       	brge	.+4      	; 0x113a <_Z4loopv+0xae>
    1136:	d8 01       	movw	r26, r16
    1138:	c7 01       	movw	r24, r14
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    switch(pIn)
    113a:	20 91 cb 02 	lds	r18, 0x02CB
    113e:	28 30       	cpi	r18, 0x08	; 8
    1140:	09 f4       	brne	.+2      	; 0x1144 <_Z4loopv+0xb8>
    1142:	7a c0       	rjmp	.+244    	; 0x1238 <_Z4loopv+0x1ac>
    1144:	29 30       	cpi	r18, 0x09	; 9
    1146:	90 f4       	brcc	.+36     	; 0x116c <_Z4loopv+0xe0>
    1148:	25 30       	cpi	r18, 0x05	; 5
    114a:	d1 f1       	breq	.+116    	; 0x11c0 <_Z4loopv+0x134>
    114c:	26 30       	cpi	r18, 0x06	; 6
    114e:	38 f4       	brcc	.+14     	; 0x115e <_Z4loopv+0xd2>
    1150:	22 30       	cpi	r18, 0x02	; 2
    1152:	09 f4       	brne	.+2      	; 0x1156 <_Z4loopv+0xca>
    1154:	41 c0       	rjmp	.+130    	; 0x11d8 <_Z4loopv+0x14c>
    1156:	23 30       	cpi	r18, 0x03	; 3
    1158:	09 f0       	breq	.+2      	; 0x115c <_Z4loopv+0xd0>
    115a:	9d c0       	rjmp	.+314    	; 0x1296 <_Z4loopv+0x20a>
    115c:	49 c0       	rjmp	.+146    	; 0x11f0 <_Z4loopv+0x164>
    115e:	26 30       	cpi	r18, 0x06	; 6
    1160:	09 f4       	brne	.+2      	; 0x1164 <_Z4loopv+0xd8>
    1162:	52 c0       	rjmp	.+164    	; 0x1208 <_Z4loopv+0x17c>
    1164:	27 30       	cpi	r18, 0x07	; 7
    1166:	09 f0       	breq	.+2      	; 0x116a <_Z4loopv+0xde>
    1168:	96 c0       	rjmp	.+300    	; 0x1296 <_Z4loopv+0x20a>
    116a:	5a c0       	rjmp	.+180    	; 0x1220 <_Z4loopv+0x194>
    116c:	2c 32       	cpi	r18, 0x2C	; 44
    116e:	09 f4       	brne	.+2      	; 0x1172 <_Z4loopv+0xe6>
    1170:	87 c0       	rjmp	.+270    	; 0x1280 <_Z4loopv+0x1f4>
    1172:	2d 32       	cpi	r18, 0x2D	; 45
    1174:	30 f4       	brcc	.+12     	; 0x1182 <_Z4loopv+0xf6>
    1176:	2b 30       	cpi	r18, 0x0B	; 11
    1178:	59 f0       	breq	.+22     	; 0x1190 <_Z4loopv+0x104>
    117a:	2c 30       	cpi	r18, 0x0C	; 12
    117c:	09 f0       	breq	.+2      	; 0x1180 <_Z4loopv+0xf4>
    117e:	8b c0       	rjmp	.+278    	; 0x1296 <_Z4loopv+0x20a>
    1180:	13 c0       	rjmp	.+38     	; 0x11a8 <_Z4loopv+0x11c>
    1182:	2d 32       	cpi	r18, 0x2D	; 45
    1184:	09 f4       	brne	.+2      	; 0x1188 <_Z4loopv+0xfc>
    1186:	70 c0       	rjmp	.+224    	; 0x1268 <_Z4loopv+0x1dc>
    1188:	2e 32       	cpi	r18, 0x2E	; 46
    118a:	09 f0       	breq	.+2      	; 0x118e <_Z4loopv+0x102>
    118c:	84 c0       	rjmp	.+264    	; 0x1296 <_Z4loopv+0x20a>
    118e:	60 c0       	rjmp	.+192    	; 0x1250 <_Z4loopv+0x1c4>
    {
     case 11:
        OCR1A=ICR1-vAl;
    1190:	20 91 86 00 	lds	r18, 0x0086
    1194:	30 91 87 00 	lds	r19, 0x0087
    1198:	a9 01       	movw	r20, r18
    119a:	48 1b       	sub	r20, r24
    119c:	59 0b       	sbc	r21, r25
    119e:	50 93 89 00 	sts	0x0089, r21
    11a2:	40 93 88 00 	sts	0x0088, r20
    11a6:	77 c0       	rjmp	.+238    	; 0x1296 <_Z4loopv+0x20a>
        break;
      case 12:
        OCR1B=ICR1-vAl;
    11a8:	20 91 86 00 	lds	r18, 0x0086
    11ac:	30 91 87 00 	lds	r19, 0x0087
    11b0:	a9 01       	movw	r20, r18
    11b2:	48 1b       	sub	r20, r24
    11b4:	59 0b       	sbc	r21, r25
    11b6:	50 93 8b 00 	sts	0x008B, r21
    11ba:	40 93 8a 00 	sts	0x008A, r20
    11be:	6b c0       	rjmp	.+214    	; 0x1296 <_Z4loopv+0x20a>
        break;
      case 5:
        OCR3A=ICR3-vAl;
    11c0:	20 91 96 00 	lds	r18, 0x0096
    11c4:	30 91 97 00 	lds	r19, 0x0097
    11c8:	a9 01       	movw	r20, r18
    11ca:	48 1b       	sub	r20, r24
    11cc:	59 0b       	sbc	r21, r25
    11ce:	50 93 99 00 	sts	0x0099, r21
    11d2:	40 93 98 00 	sts	0x0098, r20
    11d6:	5f c0       	rjmp	.+190    	; 0x1296 <_Z4loopv+0x20a>
        break;
      case 2:
        OCR3B=ICR3-vAl;
    11d8:	20 91 96 00 	lds	r18, 0x0096
    11dc:	30 91 97 00 	lds	r19, 0x0097
    11e0:	a9 01       	movw	r20, r18
    11e2:	48 1b       	sub	r20, r24
    11e4:	59 0b       	sbc	r21, r25
    11e6:	50 93 9b 00 	sts	0x009B, r21
    11ea:	40 93 9a 00 	sts	0x009A, r20
    11ee:	53 c0       	rjmp	.+166    	; 0x1296 <_Z4loopv+0x20a>
        break;
      case 3:
        OCR3C=ICR3-vAl;
    11f0:	20 91 96 00 	lds	r18, 0x0096
    11f4:	30 91 97 00 	lds	r19, 0x0097
    11f8:	a9 01       	movw	r20, r18
    11fa:	48 1b       	sub	r20, r24
    11fc:	59 0b       	sbc	r21, r25
    11fe:	50 93 9d 00 	sts	0x009D, r21
    1202:	40 93 9c 00 	sts	0x009C, r20
    1206:	47 c0       	rjmp	.+142    	; 0x1296 <_Z4loopv+0x20a>
        break;
      case 6:
        OCR4A=ICR4-vAl;
    1208:	20 91 a6 00 	lds	r18, 0x00A6
    120c:	30 91 a7 00 	lds	r19, 0x00A7
    1210:	a9 01       	movw	r20, r18
    1212:	48 1b       	sub	r20, r24
    1214:	59 0b       	sbc	r21, r25
    1216:	50 93 a9 00 	sts	0x00A9, r21
    121a:	40 93 a8 00 	sts	0x00A8, r20
    121e:	3b c0       	rjmp	.+118    	; 0x1296 <_Z4loopv+0x20a>
        break;
      case 7:
        OCR4B=ICR4-vAl;
    1220:	20 91 a6 00 	lds	r18, 0x00A6
    1224:	30 91 a7 00 	lds	r19, 0x00A7
    1228:	a9 01       	movw	r20, r18
    122a:	48 1b       	sub	r20, r24
    122c:	59 0b       	sbc	r21, r25
    122e:	50 93 ab 00 	sts	0x00AB, r21
    1232:	40 93 aa 00 	sts	0x00AA, r20
    1236:	2f c0       	rjmp	.+94     	; 0x1296 <_Z4loopv+0x20a>
        break; 
      case 8:
        OCR4C=ICR4-vAl;
    1238:	20 91 a6 00 	lds	r18, 0x00A6
    123c:	30 91 a7 00 	lds	r19, 0x00A7
    1240:	a9 01       	movw	r20, r18
    1242:	48 1b       	sub	r20, r24
    1244:	59 0b       	sbc	r21, r25
    1246:	50 93 ad 00 	sts	0x00AD, r21
    124a:	40 93 ac 00 	sts	0x00AC, r20
    124e:	23 c0       	rjmp	.+70     	; 0x1296 <_Z4loopv+0x20a>
        break;
      case 46:
        OCR5A=ICR5-vAl;
    1250:	20 91 26 01 	lds	r18, 0x0126
    1254:	30 91 27 01 	lds	r19, 0x0127
    1258:	a9 01       	movw	r20, r18
    125a:	48 1b       	sub	r20, r24
    125c:	59 0b       	sbc	r21, r25
    125e:	50 93 29 01 	sts	0x0129, r21
    1262:	40 93 28 01 	sts	0x0128, r20
    1266:	17 c0       	rjmp	.+46     	; 0x1296 <_Z4loopv+0x20a>
        break;
      case 45:
        OCR5B=ICR5-vAl;
    1268:	20 91 26 01 	lds	r18, 0x0126
    126c:	30 91 27 01 	lds	r19, 0x0127
    1270:	a9 01       	movw	r20, r18
    1272:	48 1b       	sub	r20, r24
    1274:	59 0b       	sbc	r21, r25
    1276:	50 93 2b 01 	sts	0x012B, r21
    127a:	40 93 2a 01 	sts	0x012A, r20
    127e:	0b c0       	rjmp	.+22     	; 0x1296 <_Z4loopv+0x20a>
        break;
      case 44:
        OCR5C=ICR5-vAl;
    1280:	20 91 26 01 	lds	r18, 0x0126
    1284:	30 91 27 01 	lds	r19, 0x0127
    1288:	a9 01       	movw	r20, r18
    128a:	48 1b       	sub	r20, r24
    128c:	59 0b       	sbc	r21, r25
    128e:	50 93 2d 01 	sts	0x012D, r21
    1292:	40 93 2c 01 	sts	0x012C, r20
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    1296:	c0 91 c6 02 	lds	r28, 0x02C6
    129a:	d0 91 c7 02 	lds	r29, 0x02C7
    129e:	ce 01       	movw	r24, r28
    12a0:	68 e2       	ldi	r22, 0x28	; 40
    12a2:	70 e0       	ldi	r23, 0x00	; 0
    12a4:	0e 94 ff 0b 	call	0x17fe	; 0x17fe <__divmodhi4>
    12a8:	7b 01       	movw	r14, r22
    12aa:	00 27       	eor	r16, r16
    12ac:	f7 fc       	sbrc	r15, 7
    12ae:	00 95       	com	r16
    12b0:	10 2f       	mov	r17, r16
    12b2:	be 01       	movw	r22, r28
    12b4:	88 27       	eor	r24, r24
    12b6:	77 fd       	sbrc	r23, 7
    12b8:	80 95       	com	r24
    12ba:	98 2f       	mov	r25, r24
    12bc:	0e 94 f1 0a 	call	0x15e2	; 0x15e2 <__floatsisf>
    12c0:	23 e3       	ldi	r18, 0x33	; 51
    12c2:	33 e3       	ldi	r19, 0x33	; 51
    12c4:	4b e0       	ldi	r20, 0x0B	; 11
    12c6:	51 e4       	ldi	r21, 0x41	; 65
    12c8:	0e 94 56 0a 	call	0x14ac	; 0x14ac <__divsf3>
    12cc:	0e 94 be 0a 	call	0x157c	; 0x157c <__fixsfsi>
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    12d0:	6e 19       	sub	r22, r14
    12d2:	7f 09       	sbc	r23, r15
    12d4:	80 0b       	sbc	r24, r16
    12d6:	91 0b       	sbc	r25, r17
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    12d8:	20 91 b4 02 	lds	r18, 0x02B4
    12dc:	30 91 b5 02 	lds	r19, 0x02B5
    12e0:	44 27       	eor	r20, r20
    12e2:	37 fd       	sbrc	r19, 7
    12e4:	40 95       	com	r20
    12e6:	54 2f       	mov	r21, r20
        break; 
    }   
  }
  long mapAngle(long x, long in_min, long in_max, long out_min, long out_max)
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
    12e8:	0e 94 e0 0b 	call	0x17c0	; 0x17c0 <__mulsi3>
    12ec:	2e e0       	ldi	r18, 0x0E	; 14
    12ee:	31 e0       	ldi	r19, 0x01	; 1
    12f0:	40 e0       	ldi	r20, 0x00	; 0
    12f2:	50 e0       	ldi	r21, 0x00	; 0
    12f4:	0e 94 12 0c 	call	0x1824	; 0x1824 <__divmodsi4>
    12f8:	2e 0d       	add	r18, r14
    12fa:	3f 1d       	adc	r19, r15
    12fc:	40 1f       	adc	r20, r16
    12fe:	51 1f       	adc	r21, r17
     }
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    1300:	ce 01       	movw	r24, r28
    1302:	dd 23       	and	r29, r29
    1304:	0c f4       	brge	.+2      	; 0x1308 <_Z4loopv+0x27c>
    1306:	07 96       	adiw	r24, 0x07	; 7
    1308:	95 95       	asr	r25
    130a:	87 95       	ror	r24
    130c:	95 95       	asr	r25
    130e:	87 95       	ror	r24
    1310:	95 95       	asr	r25
    1312:	87 95       	ror	r24
    1314:	aa 27       	eor	r26, r26
    1316:	97 fd       	sbrc	r25, 7
    1318:	a0 95       	com	r26
    131a:	ba 2f       	mov	r27, r26
  {
    return (x - in_min) * (out_max - out_min) / (in_max - in_min) + out_min;
  }
  long constraint(long nUm,long lOwer,long uPper)
  {
    if(nUm>uPper){
    131c:	82 17       	cp	r24, r18
    131e:	93 07       	cpc	r25, r19
    1320:	a4 07       	cpc	r26, r20
    1322:	b5 07       	cpc	r27, r21
    1324:	4c f0       	brlt	.+18     	; 0x1338 <_Z4loopv+0x2ac>
    1326:	da 01       	movw	r26, r20
    1328:	c9 01       	movw	r24, r18
    132a:	2e 15       	cp	r18, r14
    132c:	3f 05       	cpc	r19, r15
    132e:	40 07       	cpc	r20, r16
    1330:	51 07       	cpc	r21, r17
    1332:	14 f4       	brge	.+4      	; 0x1338 <_Z4loopv+0x2ac>
    1334:	d8 01       	movw	r26, r16
    1336:	c7 01       	movw	r24, r14
  }

  void write(int vAl)           //PIN=servo pin no. on mega,vAl=angle F_CPU for the servo at pin
  {
    vAl=constraint(mapAngle(vAl,0,270,iCr/40,iCr/8.7),iCr/40,iCr/8);
    switch(pIn)
    1338:	20 91 c8 02 	lds	r18, 0x02C8
    133c:	28 30       	cpi	r18, 0x08	; 8
    133e:	09 f4       	brne	.+2      	; 0x1342 <_Z4loopv+0x2b6>
    1340:	7a c0       	rjmp	.+244    	; 0x1436 <_Z4loopv+0x3aa>
    1342:	29 30       	cpi	r18, 0x09	; 9
    1344:	90 f4       	brcc	.+36     	; 0x136a <_Z4loopv+0x2de>
    1346:	25 30       	cpi	r18, 0x05	; 5
    1348:	d1 f1       	breq	.+116    	; 0x13be <_Z4loopv+0x332>
    134a:	26 30       	cpi	r18, 0x06	; 6
    134c:	38 f4       	brcc	.+14     	; 0x135c <_Z4loopv+0x2d0>
    134e:	22 30       	cpi	r18, 0x02	; 2
    1350:	09 f4       	brne	.+2      	; 0x1354 <_Z4loopv+0x2c8>
    1352:	41 c0       	rjmp	.+130    	; 0x13d6 <_Z4loopv+0x34a>
    1354:	23 30       	cpi	r18, 0x03	; 3
    1356:	09 f0       	breq	.+2      	; 0x135a <_Z4loopv+0x2ce>
    1358:	9d c0       	rjmp	.+314    	; 0x1494 <_Z4loopv+0x408>
    135a:	49 c0       	rjmp	.+146    	; 0x13ee <_Z4loopv+0x362>
    135c:	26 30       	cpi	r18, 0x06	; 6
    135e:	09 f4       	brne	.+2      	; 0x1362 <_Z4loopv+0x2d6>
    1360:	52 c0       	rjmp	.+164    	; 0x1406 <_Z4loopv+0x37a>
    1362:	27 30       	cpi	r18, 0x07	; 7
    1364:	09 f0       	breq	.+2      	; 0x1368 <_Z4loopv+0x2dc>
    1366:	96 c0       	rjmp	.+300    	; 0x1494 <_Z4loopv+0x408>
    1368:	5a c0       	rjmp	.+180    	; 0x141e <_Z4loopv+0x392>
    136a:	2c 32       	cpi	r18, 0x2C	; 44
    136c:	09 f4       	brne	.+2      	; 0x1370 <_Z4loopv+0x2e4>
    136e:	87 c0       	rjmp	.+270    	; 0x147e <_Z4loopv+0x3f2>
    1370:	2d 32       	cpi	r18, 0x2D	; 45
    1372:	30 f4       	brcc	.+12     	; 0x1380 <_Z4loopv+0x2f4>
    1374:	2b 30       	cpi	r18, 0x0B	; 11
    1376:	59 f0       	breq	.+22     	; 0x138e <_Z4loopv+0x302>
    1378:	2c 30       	cpi	r18, 0x0C	; 12
    137a:	09 f0       	breq	.+2      	; 0x137e <_Z4loopv+0x2f2>
    137c:	8b c0       	rjmp	.+278    	; 0x1494 <_Z4loopv+0x408>
    137e:	13 c0       	rjmp	.+38     	; 0x13a6 <_Z4loopv+0x31a>
    1380:	2d 32       	cpi	r18, 0x2D	; 45
    1382:	09 f4       	brne	.+2      	; 0x1386 <_Z4loopv+0x2fa>
    1384:	70 c0       	rjmp	.+224    	; 0x1466 <_Z4loopv+0x3da>
    1386:	2e 32       	cpi	r18, 0x2E	; 46
    1388:	09 f0       	breq	.+2      	; 0x138c <_Z4loopv+0x300>
    138a:	84 c0       	rjmp	.+264    	; 0x1494 <_Z4loopv+0x408>
    138c:	60 c0       	rjmp	.+192    	; 0x144e <_Z4loopv+0x3c2>
    {
     case 11:
        OCR1A=ICR1-vAl;
    138e:	20 91 86 00 	lds	r18, 0x0086
    1392:	30 91 87 00 	lds	r19, 0x0087
    1396:	a9 01       	movw	r20, r18
    1398:	48 1b       	sub	r20, r24
    139a:	59 0b       	sbc	r21, r25
    139c:	50 93 89 00 	sts	0x0089, r21
    13a0:	40 93 88 00 	sts	0x0088, r20
    13a4:	77 c0       	rjmp	.+238    	; 0x1494 <_Z4loopv+0x408>
        break;
      case 12:
        OCR1B=ICR1-vAl;
    13a6:	20 91 86 00 	lds	r18, 0x0086
    13aa:	30 91 87 00 	lds	r19, 0x0087
    13ae:	a9 01       	movw	r20, r18
    13b0:	48 1b       	sub	r20, r24
    13b2:	59 0b       	sbc	r21, r25
    13b4:	50 93 8b 00 	sts	0x008B, r21
    13b8:	40 93 8a 00 	sts	0x008A, r20
    13bc:	6b c0       	rjmp	.+214    	; 0x1494 <_Z4loopv+0x408>
        break;
      case 5:
        OCR3A=ICR3-vAl;
    13be:	20 91 96 00 	lds	r18, 0x0096
    13c2:	30 91 97 00 	lds	r19, 0x0097
    13c6:	a9 01       	movw	r20, r18
    13c8:	48 1b       	sub	r20, r24
    13ca:	59 0b       	sbc	r21, r25
    13cc:	50 93 99 00 	sts	0x0099, r21
    13d0:	40 93 98 00 	sts	0x0098, r20
    13d4:	5f c0       	rjmp	.+190    	; 0x1494 <_Z4loopv+0x408>
        break;
      case 2:
        OCR3B=ICR3-vAl;
    13d6:	20 91 96 00 	lds	r18, 0x0096
    13da:	30 91 97 00 	lds	r19, 0x0097
    13de:	a9 01       	movw	r20, r18
    13e0:	48 1b       	sub	r20, r24
    13e2:	59 0b       	sbc	r21, r25
    13e4:	50 93 9b 00 	sts	0x009B, r21
    13e8:	40 93 9a 00 	sts	0x009A, r20
    13ec:	53 c0       	rjmp	.+166    	; 0x1494 <_Z4loopv+0x408>
        break;
      case 3:
        OCR3C=ICR3-vAl;
    13ee:	20 91 96 00 	lds	r18, 0x0096
    13f2:	30 91 97 00 	lds	r19, 0x0097
    13f6:	a9 01       	movw	r20, r18
    13f8:	48 1b       	sub	r20, r24
    13fa:	59 0b       	sbc	r21, r25
    13fc:	50 93 9d 00 	sts	0x009D, r21
    1400:	40 93 9c 00 	sts	0x009C, r20
    1404:	47 c0       	rjmp	.+142    	; 0x1494 <_Z4loopv+0x408>
        break;
      case 6:
        OCR4A=ICR4-vAl;
    1406:	20 91 a6 00 	lds	r18, 0x00A6
    140a:	30 91 a7 00 	lds	r19, 0x00A7
    140e:	a9 01       	movw	r20, r18
    1410:	48 1b       	sub	r20, r24
    1412:	59 0b       	sbc	r21, r25
    1414:	50 93 a9 00 	sts	0x00A9, r21
    1418:	40 93 a8 00 	sts	0x00A8, r20
    141c:	3b c0       	rjmp	.+118    	; 0x1494 <_Z4loopv+0x408>
        break;
      case 7:
        OCR4B=ICR4-vAl;
    141e:	20 91 a6 00 	lds	r18, 0x00A6
    1422:	30 91 a7 00 	lds	r19, 0x00A7
    1426:	a9 01       	movw	r20, r18
    1428:	48 1b       	sub	r20, r24
    142a:	59 0b       	sbc	r21, r25
    142c:	50 93 ab 00 	sts	0x00AB, r21
    1430:	40 93 aa 00 	sts	0x00AA, r20
    1434:	2f c0       	rjmp	.+94     	; 0x1494 <_Z4loopv+0x408>
        break; 
      case 8:
        OCR4C=ICR4-vAl;
    1436:	20 91 a6 00 	lds	r18, 0x00A6
    143a:	30 91 a7 00 	lds	r19, 0x00A7
    143e:	a9 01       	movw	r20, r18
    1440:	48 1b       	sub	r20, r24
    1442:	59 0b       	sbc	r21, r25
    1444:	50 93 ad 00 	sts	0x00AD, r21
    1448:	40 93 ac 00 	sts	0x00AC, r20
    144c:	23 c0       	rjmp	.+70     	; 0x1494 <_Z4loopv+0x408>
        break;
      case 46:
        OCR5A=ICR5-vAl;
    144e:	20 91 26 01 	lds	r18, 0x0126
    1452:	30 91 27 01 	lds	r19, 0x0127
    1456:	a9 01       	movw	r20, r18
    1458:	48 1b       	sub	r20, r24
    145a:	59 0b       	sbc	r21, r25
    145c:	50 93 29 01 	sts	0x0129, r21
    1460:	40 93 28 01 	sts	0x0128, r20
    1464:	17 c0       	rjmp	.+46     	; 0x1494 <_Z4loopv+0x408>
        break;
      case 45:
        OCR5B=ICR5-vAl;
    1466:	20 91 26 01 	lds	r18, 0x0126
    146a:	30 91 27 01 	lds	r19, 0x0127
    146e:	a9 01       	movw	r20, r18
    1470:	48 1b       	sub	r20, r24
    1472:	59 0b       	sbc	r21, r25
    1474:	50 93 2b 01 	sts	0x012B, r21
    1478:	40 93 2a 01 	sts	0x012A, r20
    147c:	0b c0       	rjmp	.+22     	; 0x1494 <_Z4loopv+0x408>
        break;
      case 44:
        OCR5C=ICR5-vAl;
    147e:	20 91 26 01 	lds	r18, 0x0126
    1482:	30 91 27 01 	lds	r19, 0x0127
    1486:	a9 01       	movw	r20, r18
    1488:	48 1b       	sub	r20, r24
    148a:	59 0b       	sbc	r21, r25
    148c:	50 93 2d 01 	sts	0x012D, r21
    1490:	40 93 2c 01 	sts	0x012C, r20
	swerve2.write(angle[1]);
	swerve1.write(angle[0]);
    1494:	df 91       	pop	r29
    1496:	cf 91       	pop	r28
    1498:	1f 91       	pop	r17
    149a:	0f 91       	pop	r16
    149c:	ff 90       	pop	r15
    149e:	ef 90       	pop	r14
    14a0:	08 95       	ret

000014a2 <main>:
Serial1 Serial1;
Serial2 Serial2;
Serial3 Serial3;
int main(){
	//tinit();
	setup();
    14a2:	0e 94 0c 08 	call	0x1018	; 0x1018 <_Z5setupv>
	while(1){
		loop();
    14a6:	0e 94 46 08 	call	0x108c	; 0x108c <_Z4loopv>
    14aa:	fd cf       	rjmp	.-6      	; 0x14a6 <main+0x4>

000014ac <__divsf3>:
    14ac:	0c d0       	rcall	.+24     	; 0x14c6 <__divsf3x>
    14ae:	eb c0       	rjmp	.+470    	; 0x1686 <__fp_round>
    14b0:	e3 d0       	rcall	.+454    	; 0x1678 <__fp_pscB>
    14b2:	40 f0       	brcs	.+16     	; 0x14c4 <__divsf3+0x18>
    14b4:	da d0       	rcall	.+436    	; 0x166a <__fp_pscA>
    14b6:	30 f0       	brcs	.+12     	; 0x14c4 <__divsf3+0x18>
    14b8:	21 f4       	brne	.+8      	; 0x14c2 <__divsf3+0x16>
    14ba:	5f 3f       	cpi	r21, 0xFF	; 255
    14bc:	19 f0       	breq	.+6      	; 0x14c4 <__divsf3+0x18>
    14be:	cc c0       	rjmp	.+408    	; 0x1658 <__fp_inf>
    14c0:	51 11       	cpse	r21, r1
    14c2:	15 c1       	rjmp	.+554    	; 0x16ee <__fp_szero>
    14c4:	cf c0       	rjmp	.+414    	; 0x1664 <__fp_nan>

000014c6 <__divsf3x>:
    14c6:	f0 d0       	rcall	.+480    	; 0x16a8 <__fp_split3>
    14c8:	98 f3       	brcs	.-26     	; 0x14b0 <__divsf3+0x4>

000014ca <__divsf3_pse>:
    14ca:	99 23       	and	r25, r25
    14cc:	c9 f3       	breq	.-14     	; 0x14c0 <__divsf3+0x14>
    14ce:	55 23       	and	r21, r21
    14d0:	b1 f3       	breq	.-20     	; 0x14be <__divsf3+0x12>
    14d2:	95 1b       	sub	r25, r21
    14d4:	55 0b       	sbc	r21, r21
    14d6:	bb 27       	eor	r27, r27
    14d8:	aa 27       	eor	r26, r26
    14da:	62 17       	cp	r22, r18
    14dc:	73 07       	cpc	r23, r19
    14de:	84 07       	cpc	r24, r20
    14e0:	38 f0       	brcs	.+14     	; 0x14f0 <__divsf3_pse+0x26>
    14e2:	9f 5f       	subi	r25, 0xFF	; 255
    14e4:	5f 4f       	sbci	r21, 0xFF	; 255
    14e6:	22 0f       	add	r18, r18
    14e8:	33 1f       	adc	r19, r19
    14ea:	44 1f       	adc	r20, r20
    14ec:	aa 1f       	adc	r26, r26
    14ee:	a9 f3       	breq	.-22     	; 0x14da <__divsf3_pse+0x10>
    14f0:	33 d0       	rcall	.+102    	; 0x1558 <__divsf3_pse+0x8e>
    14f2:	0e 2e       	mov	r0, r30
    14f4:	3a f0       	brmi	.+14     	; 0x1504 <__divsf3_pse+0x3a>
    14f6:	e0 e8       	ldi	r30, 0x80	; 128
    14f8:	30 d0       	rcall	.+96     	; 0x155a <__divsf3_pse+0x90>
    14fa:	91 50       	subi	r25, 0x01	; 1
    14fc:	50 40       	sbci	r21, 0x00	; 0
    14fe:	e6 95       	lsr	r30
    1500:	00 1c       	adc	r0, r0
    1502:	ca f7       	brpl	.-14     	; 0x14f6 <__divsf3_pse+0x2c>
    1504:	29 d0       	rcall	.+82     	; 0x1558 <__divsf3_pse+0x8e>
    1506:	fe 2f       	mov	r31, r30
    1508:	27 d0       	rcall	.+78     	; 0x1558 <__divsf3_pse+0x8e>
    150a:	66 0f       	add	r22, r22
    150c:	77 1f       	adc	r23, r23
    150e:	88 1f       	adc	r24, r24
    1510:	bb 1f       	adc	r27, r27
    1512:	26 17       	cp	r18, r22
    1514:	37 07       	cpc	r19, r23
    1516:	48 07       	cpc	r20, r24
    1518:	ab 07       	cpc	r26, r27
    151a:	b0 e8       	ldi	r27, 0x80	; 128
    151c:	09 f0       	breq	.+2      	; 0x1520 <__divsf3_pse+0x56>
    151e:	bb 0b       	sbc	r27, r27
    1520:	80 2d       	mov	r24, r0
    1522:	bf 01       	movw	r22, r30
    1524:	ff 27       	eor	r31, r31
    1526:	93 58       	subi	r25, 0x83	; 131
    1528:	5f 4f       	sbci	r21, 0xFF	; 255
    152a:	2a f0       	brmi	.+10     	; 0x1536 <__divsf3_pse+0x6c>
    152c:	9e 3f       	cpi	r25, 0xFE	; 254
    152e:	51 05       	cpc	r21, r1
    1530:	68 f0       	brcs	.+26     	; 0x154c <__divsf3_pse+0x82>
    1532:	92 c0       	rjmp	.+292    	; 0x1658 <__fp_inf>
    1534:	dc c0       	rjmp	.+440    	; 0x16ee <__fp_szero>
    1536:	5f 3f       	cpi	r21, 0xFF	; 255
    1538:	ec f3       	brlt	.-6      	; 0x1534 <__divsf3_pse+0x6a>
    153a:	98 3e       	cpi	r25, 0xE8	; 232
    153c:	dc f3       	brlt	.-10     	; 0x1534 <__divsf3_pse+0x6a>
    153e:	86 95       	lsr	r24
    1540:	77 95       	ror	r23
    1542:	67 95       	ror	r22
    1544:	b7 95       	ror	r27
    1546:	f7 95       	ror	r31
    1548:	9f 5f       	subi	r25, 0xFF	; 255
    154a:	c9 f7       	brne	.-14     	; 0x153e <__divsf3_pse+0x74>
    154c:	88 0f       	add	r24, r24
    154e:	91 1d       	adc	r25, r1
    1550:	96 95       	lsr	r25
    1552:	87 95       	ror	r24
    1554:	97 f9       	bld	r25, 7
    1556:	08 95       	ret
    1558:	e1 e0       	ldi	r30, 0x01	; 1
    155a:	66 0f       	add	r22, r22
    155c:	77 1f       	adc	r23, r23
    155e:	88 1f       	adc	r24, r24
    1560:	bb 1f       	adc	r27, r27
    1562:	62 17       	cp	r22, r18
    1564:	73 07       	cpc	r23, r19
    1566:	84 07       	cpc	r24, r20
    1568:	ba 07       	cpc	r27, r26
    156a:	20 f0       	brcs	.+8      	; 0x1574 <__divsf3_pse+0xaa>
    156c:	62 1b       	sub	r22, r18
    156e:	73 0b       	sbc	r23, r19
    1570:	84 0b       	sbc	r24, r20
    1572:	ba 0b       	sbc	r27, r26
    1574:	ee 1f       	adc	r30, r30
    1576:	88 f7       	brcc	.-30     	; 0x155a <__divsf3_pse+0x90>
    1578:	e0 95       	com	r30
    157a:	08 95       	ret

0000157c <__fixsfsi>:
    157c:	04 d0       	rcall	.+8      	; 0x1586 <__fixunssfsi>
    157e:	68 94       	set
    1580:	b1 11       	cpse	r27, r1
    1582:	b5 c0       	rjmp	.+362    	; 0x16ee <__fp_szero>
    1584:	08 95       	ret

00001586 <__fixunssfsi>:
    1586:	98 d0       	rcall	.+304    	; 0x16b8 <__fp_splitA>
    1588:	88 f0       	brcs	.+34     	; 0x15ac <__fixunssfsi+0x26>
    158a:	9f 57       	subi	r25, 0x7F	; 127
    158c:	90 f0       	brcs	.+36     	; 0x15b2 <__fixunssfsi+0x2c>
    158e:	b9 2f       	mov	r27, r25
    1590:	99 27       	eor	r25, r25
    1592:	b7 51       	subi	r27, 0x17	; 23
    1594:	a0 f0       	brcs	.+40     	; 0x15be <__fixunssfsi+0x38>
    1596:	d1 f0       	breq	.+52     	; 0x15cc <__fixunssfsi+0x46>
    1598:	66 0f       	add	r22, r22
    159a:	77 1f       	adc	r23, r23
    159c:	88 1f       	adc	r24, r24
    159e:	99 1f       	adc	r25, r25
    15a0:	1a f0       	brmi	.+6      	; 0x15a8 <__fixunssfsi+0x22>
    15a2:	ba 95       	dec	r27
    15a4:	c9 f7       	brne	.-14     	; 0x1598 <__fixunssfsi+0x12>
    15a6:	12 c0       	rjmp	.+36     	; 0x15cc <__fixunssfsi+0x46>
    15a8:	b1 30       	cpi	r27, 0x01	; 1
    15aa:	81 f0       	breq	.+32     	; 0x15cc <__fixunssfsi+0x46>
    15ac:	9f d0       	rcall	.+318    	; 0x16ec <__fp_zero>
    15ae:	b1 e0       	ldi	r27, 0x01	; 1
    15b0:	08 95       	ret
    15b2:	9c c0       	rjmp	.+312    	; 0x16ec <__fp_zero>
    15b4:	67 2f       	mov	r22, r23
    15b6:	78 2f       	mov	r23, r24
    15b8:	88 27       	eor	r24, r24
    15ba:	b8 5f       	subi	r27, 0xF8	; 248
    15bc:	39 f0       	breq	.+14     	; 0x15cc <__fixunssfsi+0x46>
    15be:	b9 3f       	cpi	r27, 0xF9	; 249
    15c0:	cc f3       	brlt	.-14     	; 0x15b4 <__fixunssfsi+0x2e>
    15c2:	86 95       	lsr	r24
    15c4:	77 95       	ror	r23
    15c6:	67 95       	ror	r22
    15c8:	b3 95       	inc	r27
    15ca:	d9 f7       	brne	.-10     	; 0x15c2 <__fixunssfsi+0x3c>
    15cc:	3e f4       	brtc	.+14     	; 0x15dc <__fixunssfsi+0x56>
    15ce:	90 95       	com	r25
    15d0:	80 95       	com	r24
    15d2:	70 95       	com	r23
    15d4:	61 95       	neg	r22
    15d6:	7f 4f       	sbci	r23, 0xFF	; 255
    15d8:	8f 4f       	sbci	r24, 0xFF	; 255
    15da:	9f 4f       	sbci	r25, 0xFF	; 255
    15dc:	08 95       	ret

000015de <__floatunsisf>:
    15de:	e8 94       	clt
    15e0:	09 c0       	rjmp	.+18     	; 0x15f4 <__floatsisf+0x12>

000015e2 <__floatsisf>:
    15e2:	97 fb       	bst	r25, 7
    15e4:	3e f4       	brtc	.+14     	; 0x15f4 <__floatsisf+0x12>
    15e6:	90 95       	com	r25
    15e8:	80 95       	com	r24
    15ea:	70 95       	com	r23
    15ec:	61 95       	neg	r22
    15ee:	7f 4f       	sbci	r23, 0xFF	; 255
    15f0:	8f 4f       	sbci	r24, 0xFF	; 255
    15f2:	9f 4f       	sbci	r25, 0xFF	; 255
    15f4:	99 23       	and	r25, r25
    15f6:	a9 f0       	breq	.+42     	; 0x1622 <__floatsisf+0x40>
    15f8:	f9 2f       	mov	r31, r25
    15fa:	96 e9       	ldi	r25, 0x96	; 150
    15fc:	bb 27       	eor	r27, r27
    15fe:	93 95       	inc	r25
    1600:	f6 95       	lsr	r31
    1602:	87 95       	ror	r24
    1604:	77 95       	ror	r23
    1606:	67 95       	ror	r22
    1608:	b7 95       	ror	r27
    160a:	f1 11       	cpse	r31, r1
    160c:	f8 cf       	rjmp	.-16     	; 0x15fe <__floatsisf+0x1c>
    160e:	fa f4       	brpl	.+62     	; 0x164e <__floatsisf+0x6c>
    1610:	bb 0f       	add	r27, r27
    1612:	11 f4       	brne	.+4      	; 0x1618 <__floatsisf+0x36>
    1614:	60 ff       	sbrs	r22, 0
    1616:	1b c0       	rjmp	.+54     	; 0x164e <__floatsisf+0x6c>
    1618:	6f 5f       	subi	r22, 0xFF	; 255
    161a:	7f 4f       	sbci	r23, 0xFF	; 255
    161c:	8f 4f       	sbci	r24, 0xFF	; 255
    161e:	9f 4f       	sbci	r25, 0xFF	; 255
    1620:	16 c0       	rjmp	.+44     	; 0x164e <__floatsisf+0x6c>
    1622:	88 23       	and	r24, r24
    1624:	11 f0       	breq	.+4      	; 0x162a <__floatsisf+0x48>
    1626:	96 e9       	ldi	r25, 0x96	; 150
    1628:	11 c0       	rjmp	.+34     	; 0x164c <__floatsisf+0x6a>
    162a:	77 23       	and	r23, r23
    162c:	21 f0       	breq	.+8      	; 0x1636 <__floatsisf+0x54>
    162e:	9e e8       	ldi	r25, 0x8E	; 142
    1630:	87 2f       	mov	r24, r23
    1632:	76 2f       	mov	r23, r22
    1634:	05 c0       	rjmp	.+10     	; 0x1640 <__floatsisf+0x5e>
    1636:	66 23       	and	r22, r22
    1638:	71 f0       	breq	.+28     	; 0x1656 <__floatsisf+0x74>
    163a:	96 e8       	ldi	r25, 0x86	; 134
    163c:	86 2f       	mov	r24, r22
    163e:	70 e0       	ldi	r23, 0x00	; 0
    1640:	60 e0       	ldi	r22, 0x00	; 0
    1642:	2a f0       	brmi	.+10     	; 0x164e <__floatsisf+0x6c>
    1644:	9a 95       	dec	r25
    1646:	66 0f       	add	r22, r22
    1648:	77 1f       	adc	r23, r23
    164a:	88 1f       	adc	r24, r24
    164c:	da f7       	brpl	.-10     	; 0x1644 <__floatsisf+0x62>
    164e:	88 0f       	add	r24, r24
    1650:	96 95       	lsr	r25
    1652:	87 95       	ror	r24
    1654:	97 f9       	bld	r25, 7
    1656:	08 95       	ret

00001658 <__fp_inf>:
    1658:	97 f9       	bld	r25, 7
    165a:	9f 67       	ori	r25, 0x7F	; 127
    165c:	80 e8       	ldi	r24, 0x80	; 128
    165e:	70 e0       	ldi	r23, 0x00	; 0
    1660:	60 e0       	ldi	r22, 0x00	; 0
    1662:	08 95       	ret

00001664 <__fp_nan>:
    1664:	9f ef       	ldi	r25, 0xFF	; 255
    1666:	80 ec       	ldi	r24, 0xC0	; 192
    1668:	08 95       	ret

0000166a <__fp_pscA>:
    166a:	00 24       	eor	r0, r0
    166c:	0a 94       	dec	r0
    166e:	16 16       	cp	r1, r22
    1670:	17 06       	cpc	r1, r23
    1672:	18 06       	cpc	r1, r24
    1674:	09 06       	cpc	r0, r25
    1676:	08 95       	ret

00001678 <__fp_pscB>:
    1678:	00 24       	eor	r0, r0
    167a:	0a 94       	dec	r0
    167c:	12 16       	cp	r1, r18
    167e:	13 06       	cpc	r1, r19
    1680:	14 06       	cpc	r1, r20
    1682:	05 06       	cpc	r0, r21
    1684:	08 95       	ret

00001686 <__fp_round>:
    1686:	09 2e       	mov	r0, r25
    1688:	03 94       	inc	r0
    168a:	00 0c       	add	r0, r0
    168c:	11 f4       	brne	.+4      	; 0x1692 <__fp_round+0xc>
    168e:	88 23       	and	r24, r24
    1690:	52 f0       	brmi	.+20     	; 0x16a6 <__fp_round+0x20>
    1692:	bb 0f       	add	r27, r27
    1694:	40 f4       	brcc	.+16     	; 0x16a6 <__fp_round+0x20>
    1696:	bf 2b       	or	r27, r31
    1698:	11 f4       	brne	.+4      	; 0x169e <__fp_round+0x18>
    169a:	60 ff       	sbrs	r22, 0
    169c:	04 c0       	rjmp	.+8      	; 0x16a6 <__fp_round+0x20>
    169e:	6f 5f       	subi	r22, 0xFF	; 255
    16a0:	7f 4f       	sbci	r23, 0xFF	; 255
    16a2:	8f 4f       	sbci	r24, 0xFF	; 255
    16a4:	9f 4f       	sbci	r25, 0xFF	; 255
    16a6:	08 95       	ret

000016a8 <__fp_split3>:
    16a8:	57 fd       	sbrc	r21, 7
    16aa:	90 58       	subi	r25, 0x80	; 128
    16ac:	44 0f       	add	r20, r20
    16ae:	55 1f       	adc	r21, r21
    16b0:	59 f0       	breq	.+22     	; 0x16c8 <__fp_splitA+0x10>
    16b2:	5f 3f       	cpi	r21, 0xFF	; 255
    16b4:	71 f0       	breq	.+28     	; 0x16d2 <__fp_splitA+0x1a>
    16b6:	47 95       	ror	r20

000016b8 <__fp_splitA>:
    16b8:	88 0f       	add	r24, r24
    16ba:	97 fb       	bst	r25, 7
    16bc:	99 1f       	adc	r25, r25
    16be:	61 f0       	breq	.+24     	; 0x16d8 <__fp_splitA+0x20>
    16c0:	9f 3f       	cpi	r25, 0xFF	; 255
    16c2:	79 f0       	breq	.+30     	; 0x16e2 <__fp_splitA+0x2a>
    16c4:	87 95       	ror	r24
    16c6:	08 95       	ret
    16c8:	12 16       	cp	r1, r18
    16ca:	13 06       	cpc	r1, r19
    16cc:	14 06       	cpc	r1, r20
    16ce:	55 1f       	adc	r21, r21
    16d0:	f2 cf       	rjmp	.-28     	; 0x16b6 <__fp_split3+0xe>
    16d2:	46 95       	lsr	r20
    16d4:	f1 df       	rcall	.-30     	; 0x16b8 <__fp_splitA>
    16d6:	08 c0       	rjmp	.+16     	; 0x16e8 <__fp_splitA+0x30>
    16d8:	16 16       	cp	r1, r22
    16da:	17 06       	cpc	r1, r23
    16dc:	18 06       	cpc	r1, r24
    16de:	99 1f       	adc	r25, r25
    16e0:	f1 cf       	rjmp	.-30     	; 0x16c4 <__fp_splitA+0xc>
    16e2:	86 95       	lsr	r24
    16e4:	71 05       	cpc	r23, r1
    16e6:	61 05       	cpc	r22, r1
    16e8:	08 94       	sec
    16ea:	08 95       	ret

000016ec <__fp_zero>:
    16ec:	e8 94       	clt

000016ee <__fp_szero>:
    16ee:	bb 27       	eor	r27, r27
    16f0:	66 27       	eor	r22, r22
    16f2:	77 27       	eor	r23, r23
    16f4:	cb 01       	movw	r24, r22
    16f6:	97 f9       	bld	r25, 7
    16f8:	08 95       	ret

000016fa <__mulsf3>:
    16fa:	0b d0       	rcall	.+22     	; 0x1712 <__mulsf3x>
    16fc:	c4 cf       	rjmp	.-120    	; 0x1686 <__fp_round>
    16fe:	b5 df       	rcall	.-150    	; 0x166a <__fp_pscA>
    1700:	28 f0       	brcs	.+10     	; 0x170c <__mulsf3+0x12>
    1702:	ba df       	rcall	.-140    	; 0x1678 <__fp_pscB>
    1704:	18 f0       	brcs	.+6      	; 0x170c <__mulsf3+0x12>
    1706:	95 23       	and	r25, r21
    1708:	09 f0       	breq	.+2      	; 0x170c <__mulsf3+0x12>
    170a:	a6 cf       	rjmp	.-180    	; 0x1658 <__fp_inf>
    170c:	ab cf       	rjmp	.-170    	; 0x1664 <__fp_nan>
    170e:	11 24       	eor	r1, r1
    1710:	ee cf       	rjmp	.-36     	; 0x16ee <__fp_szero>

00001712 <__mulsf3x>:
    1712:	ca df       	rcall	.-108    	; 0x16a8 <__fp_split3>
    1714:	a0 f3       	brcs	.-24     	; 0x16fe <__mulsf3+0x4>

00001716 <__mulsf3_pse>:
    1716:	95 9f       	mul	r25, r21
    1718:	d1 f3       	breq	.-12     	; 0x170e <__mulsf3+0x14>
    171a:	95 0f       	add	r25, r21
    171c:	50 e0       	ldi	r21, 0x00	; 0
    171e:	55 1f       	adc	r21, r21
    1720:	62 9f       	mul	r22, r18
    1722:	f0 01       	movw	r30, r0
    1724:	72 9f       	mul	r23, r18
    1726:	bb 27       	eor	r27, r27
    1728:	f0 0d       	add	r31, r0
    172a:	b1 1d       	adc	r27, r1
    172c:	63 9f       	mul	r22, r19
    172e:	aa 27       	eor	r26, r26
    1730:	f0 0d       	add	r31, r0
    1732:	b1 1d       	adc	r27, r1
    1734:	aa 1f       	adc	r26, r26
    1736:	64 9f       	mul	r22, r20
    1738:	66 27       	eor	r22, r22
    173a:	b0 0d       	add	r27, r0
    173c:	a1 1d       	adc	r26, r1
    173e:	66 1f       	adc	r22, r22
    1740:	82 9f       	mul	r24, r18
    1742:	22 27       	eor	r18, r18
    1744:	b0 0d       	add	r27, r0
    1746:	a1 1d       	adc	r26, r1
    1748:	62 1f       	adc	r22, r18
    174a:	73 9f       	mul	r23, r19
    174c:	b0 0d       	add	r27, r0
    174e:	a1 1d       	adc	r26, r1
    1750:	62 1f       	adc	r22, r18
    1752:	83 9f       	mul	r24, r19
    1754:	a0 0d       	add	r26, r0
    1756:	61 1d       	adc	r22, r1
    1758:	22 1f       	adc	r18, r18
    175a:	74 9f       	mul	r23, r20
    175c:	33 27       	eor	r19, r19
    175e:	a0 0d       	add	r26, r0
    1760:	61 1d       	adc	r22, r1
    1762:	23 1f       	adc	r18, r19
    1764:	84 9f       	mul	r24, r20
    1766:	60 0d       	add	r22, r0
    1768:	21 1d       	adc	r18, r1
    176a:	82 2f       	mov	r24, r18
    176c:	76 2f       	mov	r23, r22
    176e:	6a 2f       	mov	r22, r26
    1770:	11 24       	eor	r1, r1
    1772:	9f 57       	subi	r25, 0x7F	; 127
    1774:	50 40       	sbci	r21, 0x00	; 0
    1776:	8a f0       	brmi	.+34     	; 0x179a <__mulsf3_pse+0x84>
    1778:	e1 f0       	breq	.+56     	; 0x17b2 <__mulsf3_pse+0x9c>
    177a:	88 23       	and	r24, r24
    177c:	4a f0       	brmi	.+18     	; 0x1790 <__mulsf3_pse+0x7a>
    177e:	ee 0f       	add	r30, r30
    1780:	ff 1f       	adc	r31, r31
    1782:	bb 1f       	adc	r27, r27
    1784:	66 1f       	adc	r22, r22
    1786:	77 1f       	adc	r23, r23
    1788:	88 1f       	adc	r24, r24
    178a:	91 50       	subi	r25, 0x01	; 1
    178c:	50 40       	sbci	r21, 0x00	; 0
    178e:	a9 f7       	brne	.-22     	; 0x177a <__mulsf3_pse+0x64>
    1790:	9e 3f       	cpi	r25, 0xFE	; 254
    1792:	51 05       	cpc	r21, r1
    1794:	70 f0       	brcs	.+28     	; 0x17b2 <__mulsf3_pse+0x9c>
    1796:	60 cf       	rjmp	.-320    	; 0x1658 <__fp_inf>
    1798:	aa cf       	rjmp	.-172    	; 0x16ee <__fp_szero>
    179a:	5f 3f       	cpi	r21, 0xFF	; 255
    179c:	ec f3       	brlt	.-6      	; 0x1798 <__mulsf3_pse+0x82>
    179e:	98 3e       	cpi	r25, 0xE8	; 232
    17a0:	dc f3       	brlt	.-10     	; 0x1798 <__mulsf3_pse+0x82>
    17a2:	86 95       	lsr	r24
    17a4:	77 95       	ror	r23
    17a6:	67 95       	ror	r22
    17a8:	b7 95       	ror	r27
    17aa:	f7 95       	ror	r31
    17ac:	e7 95       	ror	r30
    17ae:	9f 5f       	subi	r25, 0xFF	; 255
    17b0:	c1 f7       	brne	.-16     	; 0x17a2 <__mulsf3_pse+0x8c>
    17b2:	fe 2b       	or	r31, r30
    17b4:	88 0f       	add	r24, r24
    17b6:	91 1d       	adc	r25, r1
    17b8:	96 95       	lsr	r25
    17ba:	87 95       	ror	r24
    17bc:	97 f9       	bld	r25, 7
    17be:	08 95       	ret

000017c0 <__mulsi3>:
    17c0:	62 9f       	mul	r22, r18
    17c2:	d0 01       	movw	r26, r0
    17c4:	73 9f       	mul	r23, r19
    17c6:	f0 01       	movw	r30, r0
    17c8:	82 9f       	mul	r24, r18
    17ca:	e0 0d       	add	r30, r0
    17cc:	f1 1d       	adc	r31, r1
    17ce:	64 9f       	mul	r22, r20
    17d0:	e0 0d       	add	r30, r0
    17d2:	f1 1d       	adc	r31, r1
    17d4:	92 9f       	mul	r25, r18
    17d6:	f0 0d       	add	r31, r0
    17d8:	83 9f       	mul	r24, r19
    17da:	f0 0d       	add	r31, r0
    17dc:	74 9f       	mul	r23, r20
    17de:	f0 0d       	add	r31, r0
    17e0:	65 9f       	mul	r22, r21
    17e2:	f0 0d       	add	r31, r0
    17e4:	99 27       	eor	r25, r25
    17e6:	72 9f       	mul	r23, r18
    17e8:	b0 0d       	add	r27, r0
    17ea:	e1 1d       	adc	r30, r1
    17ec:	f9 1f       	adc	r31, r25
    17ee:	63 9f       	mul	r22, r19
    17f0:	b0 0d       	add	r27, r0
    17f2:	e1 1d       	adc	r30, r1
    17f4:	f9 1f       	adc	r31, r25
    17f6:	bd 01       	movw	r22, r26
    17f8:	cf 01       	movw	r24, r30
    17fa:	11 24       	eor	r1, r1
    17fc:	08 95       	ret

000017fe <__divmodhi4>:
    17fe:	97 fb       	bst	r25, 7
    1800:	09 2e       	mov	r0, r25
    1802:	07 26       	eor	r0, r23
    1804:	0a d0       	rcall	.+20     	; 0x181a <__divmodhi4_neg1>
    1806:	77 fd       	sbrc	r23, 7
    1808:	04 d0       	rcall	.+8      	; 0x1812 <__divmodhi4_neg2>
    180a:	27 d0       	rcall	.+78     	; 0x185a <__udivmodhi4>
    180c:	06 d0       	rcall	.+12     	; 0x181a <__divmodhi4_neg1>
    180e:	00 20       	and	r0, r0
    1810:	1a f4       	brpl	.+6      	; 0x1818 <__divmodhi4_exit>

00001812 <__divmodhi4_neg2>:
    1812:	70 95       	com	r23
    1814:	61 95       	neg	r22
    1816:	7f 4f       	sbci	r23, 0xFF	; 255

00001818 <__divmodhi4_exit>:
    1818:	08 95       	ret

0000181a <__divmodhi4_neg1>:
    181a:	f6 f7       	brtc	.-4      	; 0x1818 <__divmodhi4_exit>
    181c:	90 95       	com	r25
    181e:	81 95       	neg	r24
    1820:	9f 4f       	sbci	r25, 0xFF	; 255
    1822:	08 95       	ret

00001824 <__divmodsi4>:
    1824:	97 fb       	bst	r25, 7
    1826:	09 2e       	mov	r0, r25
    1828:	05 26       	eor	r0, r21
    182a:	0e d0       	rcall	.+28     	; 0x1848 <__divmodsi4_neg1>
    182c:	57 fd       	sbrc	r21, 7
    182e:	04 d0       	rcall	.+8      	; 0x1838 <__divmodsi4_neg2>
    1830:	28 d0       	rcall	.+80     	; 0x1882 <__udivmodsi4>
    1832:	0a d0       	rcall	.+20     	; 0x1848 <__divmodsi4_neg1>
    1834:	00 1c       	adc	r0, r0
    1836:	38 f4       	brcc	.+14     	; 0x1846 <__divmodsi4_exit>

00001838 <__divmodsi4_neg2>:
    1838:	50 95       	com	r21
    183a:	40 95       	com	r20
    183c:	30 95       	com	r19
    183e:	21 95       	neg	r18
    1840:	3f 4f       	sbci	r19, 0xFF	; 255
    1842:	4f 4f       	sbci	r20, 0xFF	; 255
    1844:	5f 4f       	sbci	r21, 0xFF	; 255

00001846 <__divmodsi4_exit>:
    1846:	08 95       	ret

00001848 <__divmodsi4_neg1>:
    1848:	f6 f7       	brtc	.-4      	; 0x1846 <__divmodsi4_exit>
    184a:	90 95       	com	r25
    184c:	80 95       	com	r24
    184e:	70 95       	com	r23
    1850:	61 95       	neg	r22
    1852:	7f 4f       	sbci	r23, 0xFF	; 255
    1854:	8f 4f       	sbci	r24, 0xFF	; 255
    1856:	9f 4f       	sbci	r25, 0xFF	; 255
    1858:	08 95       	ret

0000185a <__udivmodhi4>:
    185a:	aa 1b       	sub	r26, r26
    185c:	bb 1b       	sub	r27, r27
    185e:	51 e1       	ldi	r21, 0x11	; 17
    1860:	07 c0       	rjmp	.+14     	; 0x1870 <__udivmodhi4_ep>

00001862 <__udivmodhi4_loop>:
    1862:	aa 1f       	adc	r26, r26
    1864:	bb 1f       	adc	r27, r27
    1866:	a6 17       	cp	r26, r22
    1868:	b7 07       	cpc	r27, r23
    186a:	10 f0       	brcs	.+4      	; 0x1870 <__udivmodhi4_ep>
    186c:	a6 1b       	sub	r26, r22
    186e:	b7 0b       	sbc	r27, r23

00001870 <__udivmodhi4_ep>:
    1870:	88 1f       	adc	r24, r24
    1872:	99 1f       	adc	r25, r25
    1874:	5a 95       	dec	r21
    1876:	a9 f7       	brne	.-22     	; 0x1862 <__udivmodhi4_loop>
    1878:	80 95       	com	r24
    187a:	90 95       	com	r25
    187c:	bc 01       	movw	r22, r24
    187e:	cd 01       	movw	r24, r26
    1880:	08 95       	ret

00001882 <__udivmodsi4>:
    1882:	a1 e2       	ldi	r26, 0x21	; 33
    1884:	1a 2e       	mov	r1, r26
    1886:	aa 1b       	sub	r26, r26
    1888:	bb 1b       	sub	r27, r27
    188a:	fd 01       	movw	r30, r26
    188c:	0d c0       	rjmp	.+26     	; 0x18a8 <__udivmodsi4_ep>

0000188e <__udivmodsi4_loop>:
    188e:	aa 1f       	adc	r26, r26
    1890:	bb 1f       	adc	r27, r27
    1892:	ee 1f       	adc	r30, r30
    1894:	ff 1f       	adc	r31, r31
    1896:	a2 17       	cp	r26, r18
    1898:	b3 07       	cpc	r27, r19
    189a:	e4 07       	cpc	r30, r20
    189c:	f5 07       	cpc	r31, r21
    189e:	20 f0       	brcs	.+8      	; 0x18a8 <__udivmodsi4_ep>
    18a0:	a2 1b       	sub	r26, r18
    18a2:	b3 0b       	sbc	r27, r19
    18a4:	e4 0b       	sbc	r30, r20
    18a6:	f5 0b       	sbc	r31, r21

000018a8 <__udivmodsi4_ep>:
    18a8:	66 1f       	adc	r22, r22
    18aa:	77 1f       	adc	r23, r23
    18ac:	88 1f       	adc	r24, r24
    18ae:	99 1f       	adc	r25, r25
    18b0:	1a 94       	dec	r1
    18b2:	69 f7       	brne	.-38     	; 0x188e <__udivmodsi4_loop>
    18b4:	60 95       	com	r22
    18b6:	70 95       	com	r23
    18b8:	80 95       	com	r24
    18ba:	90 95       	com	r25
    18bc:	9b 01       	movw	r18, r22
    18be:	ac 01       	movw	r20, r24
    18c0:	bd 01       	movw	r22, r26
    18c2:	cf 01       	movw	r24, r30
    18c4:	08 95       	ret

000018c6 <_exit>:
    18c6:	f8 94       	cli

000018c8 <__stop_program>:
    18c8:	ff cf       	rjmp	.-2      	; 0x18c8 <__stop_program>
