Analysis & Synthesis report for Matrix_multiplier
Mon Jun 28 13:39:09 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. Analysis & Synthesis IP Cores Summary
 11. State Machine - |top|core:core1|control_unit:CU|state
 12. Registers Removed During Synthesis
 13. Removed Registers Triggering Further Register Optimizations
 14. General Register Statistics
 15. Inverted Register Statistics
 16. Multiplexer Restructuring Statistics (Restructuring Performed)
 17. Source assignments for DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1
 18. Source assignments for IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|altsyncram_dsb2:altsyncram1
 19. Parameter Settings for User Entity Instance: DRAM:dram|altsyncram:altsyncram_component
 20. Parameter Settings for User Entity Instance: IRAM:iram|altsyncram:altsyncram_component
 21. Parameter Settings for User Entity Instance: core:core1
 22. Parameter Settings for User Entity Instance: core:core1|regCID:CID
 23. Parameter Settings for User Entity Instance: core:core1|ALU:ALU_ins
 24. Parameter Settings for User Entity Instance: core:core1|control_unit:CU
 25. Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALU_ins|lpm_divide:Div0
 26. Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALU_ins|lpm_mult:Mult0
 27. altsyncram Parameter Settings by Entity Instance
 28. lpm_mult Parameter Settings by Entity Instance
 29. In-System Memory Content Editor Settings
 30. Post-Synthesis Netlist Statistics for Top Partition
 31. Elapsed Time Per Partition
 32. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Jun 28 13:39:09 2021       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Matrix_multiplier                           ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 1,412                                       ;
;     Total combinational functions  ; 1,257                                       ;
;     Dedicated logic registers      ; 516                                         ;
; Total registers                    ; 516                                         ;
; Total pins                         ; 3                                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 526,336                                     ;
; Embedded Multiplier 9-bit elements ; 2                                           ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; top                ; Matrix_multiplier  ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; Maximum processors allowed for parallel compilation              ; All                ;                    ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
;     Processor 4            ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; File Name with User-Entered Path                                   ; Used in Netlist ; File Type                                    ; File Name with Absolute Path                                                                                                                  ; Library     ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------+
; ALU.v                                                              ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/ALU.v                                                              ;             ;
; decoder_4to16.v                                                    ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/decoder_4to16.v                                                    ;             ;
; reg16.v                                                            ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/reg16.v                                                            ;             ;
; reg8_inc.v                                                         ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/reg8_inc.v                                                         ;             ;
; reg16_inc.v                                                        ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/reg16_inc.v                                                        ;             ;
; reg8.v                                                             ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/reg8.v                                                             ;             ;
; core.v                                                             ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v                                                             ;             ;
; regAC.v                                                            ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/regAC.v                                                            ;             ;
; control_unit.v                                                     ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/control_unit.v                                                     ;             ;
; decoder_3to8.v                                                     ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/decoder_3to8.v                                                     ;             ;
; top.v                                                              ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/top.v                                                              ;             ;
; IRAM.v                                                             ; yes             ; User Wizard-Generated File                   ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/IRAM.v                                                             ;             ;
; DRAM.v                                                             ; yes             ; User Wizard-Generated File                   ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/DRAM.v                                                             ;             ;
; regCID.v                                                           ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/regCID.v                                                           ;             ;
; mux_32.v                                                           ; yes             ; User Verilog HDL File                        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/mux_32.v                                                           ;             ;
; multicore_code.hex                                                 ; yes             ; User Hexadecimal (Intel-Format) File         ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/multicore_code.hex                                                 ;             ;
; multicore_data.hex                                                 ; yes             ; User Hexadecimal (Intel-Format) File         ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/multicore_data.hex                                                 ;             ;
; altsyncram.tdf                                                     ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/altsyncram.tdf                                                      ;             ;
; stratix_ram_block.inc                                              ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/stratix_ram_block.inc                                               ;             ;
; lpm_mux.inc                                                        ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_mux.inc                                                         ;             ;
; lpm_decode.inc                                                     ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_decode.inc                                                      ;             ;
; aglobal181.inc                                                     ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/aglobal181.inc                                                      ;             ;
; a_rdenreg.inc                                                      ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/a_rdenreg.inc                                                       ;             ;
; altrom.inc                                                         ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/altrom.inc                                                          ;             ;
; altram.inc                                                         ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/altram.inc                                                          ;             ;
; altdpram.inc                                                       ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/altdpram.inc                                                        ;             ;
; db/altsyncram_drl1.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_drl1.tdf                                             ;             ;
; db/altsyncram_26c2.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_26c2.tdf                                             ;             ;
; db/decode_rsa.tdf                                                  ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/decode_rsa.tdf                                                  ;             ;
; db/decode_k8a.tdf                                                  ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/decode_k8a.tdf                                                  ;             ;
; db/mux_bnb.tdf                                                     ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/mux_bnb.tdf                                                     ;             ;
; sld_mod_ram_rom.vhd                                                ; yes             ; Encrypted Megafunction                       ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd                                                 ;             ;
; sld_jtag_endpoint_adapter.vhd                                      ; yes             ; Encrypted Megafunction                       ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd                                       ;             ;
; sld_jtag_endpoint_adapter_impl.sv                                  ; yes             ; Encrypted Megafunction                       ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter_impl.sv                                   ;             ;
; sld_rom_sr.vhd                                                     ; yes             ; Encrypted Megafunction                       ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_rom_sr.vhd                                                      ;             ;
; db/altsyncram_oml1.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_oml1.tdf                                             ;             ;
; db/altsyncram_dsb2.tdf                                             ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_dsb2.tdf                                             ;             ;
; sld_hub.vhd                                                        ; yes             ; Encrypted Megafunction                       ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_hub.vhd                                                         ; altera_sld  ;
; db/ip/sld1843ff0a/alt_sld_fab.v                                    ; yes             ; Encrypted Auto-Found Verilog HDL File        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/alt_sld_fab.v                                    ; alt_sld_fab ;
; db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab.v             ; yes             ; Encrypted Auto-Found Verilog HDL File        ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab.v             ; alt_sld_fab ;
; db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; yes             ; Auto-Found SystemVerilog HDL File            ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_ident.sv      ; alt_sld_fab ;
; db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_presplit.sv   ; alt_sld_fab ;
; db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; yes             ; Encrypted Auto-Found VHDL File               ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd ; alt_sld_fab ;
; db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; yes             ; Encrypted Auto-Found SystemVerilog HDL File  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_splitter.sv   ; alt_sld_fab ;
; sld_jtag_hub.vhd                                                   ; yes             ; Encrypted Megafunction                       ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_hub.vhd                                                    ;             ;
; lpm_divide.tdf                                                     ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_divide.tdf                                                      ;             ;
; abs_divider.inc                                                    ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/abs_divider.inc                                                     ;             ;
; sign_div_unsign.inc                                                ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/sign_div_unsign.inc                                                 ;             ;
; db/lpm_divide_lkm.tdf                                              ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/lpm_divide_lkm.tdf                                              ;             ;
; db/sign_div_unsign_dnh.tdf                                         ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/sign_div_unsign_dnh.tdf                                         ;             ;
; db/alt_u_div_eaf.tdf                                               ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/alt_u_div_eaf.tdf                                               ;             ;
; db/add_sub_7pc.tdf                                                 ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/add_sub_7pc.tdf                                                 ;             ;
; db/add_sub_8pc.tdf                                                 ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/add_sub_8pc.tdf                                                 ;             ;
; lpm_mult.tdf                                                       ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_mult.tdf                                                        ;             ;
; lpm_add_sub.inc                                                    ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_add_sub.inc                                                     ;             ;
; multcore.inc                                                       ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/multcore.inc                                                        ;             ;
; bypassff.inc                                                       ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/bypassff.inc                                                        ;             ;
; altshift.inc                                                       ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/altshift.inc                                                        ;             ;
; db/mult_7dt.tdf                                                    ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/mult_7dt.tdf                                                    ;             ;
; lpm_add_sub.tdf                                                    ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/lpm_add_sub.tdf                                                     ;             ;
; addcore.inc                                                        ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/addcore.inc                                                         ;             ;
; look_add.inc                                                       ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/look_add.inc                                                        ;             ;
; alt_stratix_add_sub.inc                                            ; yes             ; Megafunction                                 ; d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/alt_stratix_add_sub.inc                                             ;             ;
; db/add_sub_rvi.tdf                                                 ; yes             ; Auto-Generated Megafunction                  ; D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/add_sub_rvi.tdf                                                 ;             ;
+--------------------------------------------------------------------+-----------------+----------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------+


+------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary          ;
+---------------------------------------------+--------+
; Resource                                    ; Usage  ;
+---------------------------------------------+--------+
; Estimated Total logic elements              ; 1,412  ;
;                                             ;        ;
; Total combinational functions               ; 1257   ;
; Logic element usage by number of LUT inputs ;        ;
;     -- 4 input functions                    ; 643    ;
;     -- 3 input functions                    ; 380    ;
;     -- <=2 input functions                  ; 234    ;
;                                             ;        ;
; Logic elements by mode                      ;        ;
;     -- normal mode                          ; 959    ;
;     -- arithmetic mode                      ; 298    ;
;                                             ;        ;
; Total registers                             ; 516    ;
;     -- Dedicated logic registers            ; 516    ;
;     -- I/O registers                        ; 0      ;
;                                             ;        ;
; I/O pins                                    ; 3      ;
; Total memory bits                           ; 526336 ;
;                                             ;        ;
; Embedded Multiplier 9-bit elements          ; 2      ;
;                                             ;        ;
; Maximum fan-out node                        ; clk    ;
; Maximum fan-out                             ; 387    ;
; Total fan-out                               ; 8430   ;
; Average fan-out                             ; 4.53   ;
+---------------------------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                             ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |top                                                                                                                                    ; 1257 (4)            ; 516 (3)                   ; 526336      ; 2            ; 0       ; 1         ; 3    ; 0            ; |top                                                                                                                                                                                                                                                                                                                                            ; top                               ; work         ;
;    |DRAM:dram|                                                                                                                          ; 164 (0)             ; 53 (0)                    ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram                                                                                                                                                                                                                                                                                                                                  ; DRAM                              ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 164 (0)             ; 53 (0)                    ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                  ; altsyncram                        ; work         ;
;          |altsyncram_drl1:auto_generated|                                                                                               ; 164 (0)             ; 53 (0)                    ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated                                                                                                                                                                                                                                                                   ; altsyncram_drl1                   ; work         ;
;             |altsyncram_26c2:altsyncram1|                                                                                               ; 97 (1)              ; 8 (8)                     ; 524288      ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1                                                                                                                                                                                                                                       ; altsyncram_26c2                   ; work         ;
;                |decode_k8a:rden_decode_b|                                                                                               ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1|decode_k8a:rden_decode_b                                                                                                                                                                                                              ; decode_k8a                        ; work         ;
;                |decode_rsa:decode4|                                                                                                     ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1|decode_rsa:decode4                                                                                                                                                                                                                    ; decode_rsa                        ; work         ;
;                |decode_rsa:decode5|                                                                                                     ; 10 (10)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1|decode_rsa:decode5                                                                                                                                                                                                                    ; decode_rsa                        ; work         ;
;                |decode_rsa:rden_decode_a|                                                                                               ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1|decode_rsa:rden_decode_a                                                                                                                                                                                                              ; decode_rsa                        ; work         ;
;                |mux_bnb:mux6|                                                                                                           ; 32 (32)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1|mux_bnb:mux6                                                                                                                                                                                                                          ; mux_bnb                           ; work         ;
;                |mux_bnb:mux7|                                                                                                           ; 32 (32)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1|mux_bnb:mux7                                                                                                                                                                                                                          ; mux_bnb                           ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 67 (44)             ; 45 (36)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                         ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 23 (23)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                      ; sld_rom_sr                        ; work         ;
;    |IRAM:iram|                                                                                                                          ; 57 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|IRAM:iram                                                                                                                                                                                                                                                                                                                                  ; IRAM                              ; work         ;
;       |altsyncram:altsyncram_component|                                                                                                 ; 57 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|IRAM:iram|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                  ; altsyncram                        ; work         ;
;          |altsyncram_oml1:auto_generated|                                                                                               ; 57 (0)              ; 37 (0)                    ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated                                                                                                                                                                                                                                                                   ; altsyncram_oml1                   ; work         ;
;             |altsyncram_dsb2:altsyncram1|                                                                                               ; 0 (0)               ; 0 (0)                     ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|altsyncram_dsb2:altsyncram1                                                                                                                                                                                                                                       ; altsyncram_dsb2                   ; work         ;
;             |sld_mod_ram_rom:mgl_prim2|                                                                                                 ; 57 (35)             ; 37 (28)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                                                                                                                                                                                                         ; sld_mod_ram_rom                   ; work         ;
;                |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|                                                                     ; 22 (22)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr                                                                                                                                                                                      ; sld_rom_sr                        ; work         ;
;    |core:core1|                                                                                                                         ; 860 (0)             ; 309 (0)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |top|core:core1                                                                                                                                                                                                                                                                                                                                 ; core                              ; work         ;
;       |ALU:ALU_ins|                                                                                                                     ; 388 (99)            ; 16 (16)                   ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |top|core:core1|ALU:ALU_ins                                                                                                                                                                                                                                                                                                                     ; ALU                               ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 289 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|ALU:ALU_ins|lpm_divide:Div0                                                                                                                                                                                                                                                                                                     ; lpm_divide                        ; work         ;
;             |lpm_divide_lkm:auto_generated|                                                                                             ; 289 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|ALU:ALU_ins|lpm_divide:Div0|lpm_divide_lkm:auto_generated                                                                                                                                                                                                                                                                       ; lpm_divide_lkm                    ; work         ;
;                |sign_div_unsign_dnh:divider|                                                                                            ; 289 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|ALU:ALU_ins|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                           ; sign_div_unsign_dnh               ; work         ;
;                   |alt_u_div_eaf:divider|                                                                                               ; 289 (288)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|ALU:ALU_ins|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider                                                                                                                                                                                                                     ; alt_u_div_eaf                     ; work         ;
;                      |add_sub_8pc:add_sub_1|                                                                                            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|ALU:ALU_ins|lpm_divide:Div0|lpm_divide_lkm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_eaf:divider|add_sub_8pc:add_sub_1                                                                                                                                                                                               ; add_sub_8pc                       ; work         ;
;          |lpm_mult:Mult0|                                                                                                               ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |top|core:core1|ALU:ALU_ins|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                      ; lpm_mult                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                                   ; 0 (0)               ; 0 (0)                     ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |top|core:core1|ALU:ALU_ins|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                                              ; mult_7dt                          ; work         ;
;       |control_unit:CU|                                                                                                                 ; 127 (127)           ; 93 (93)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|control_unit:CU                                                                                                                                                                                                                                                                                                                 ; control_unit                      ; work         ;
;       |decoder_3to8:increase_sig|                                                                                                       ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|decoder_3to8:increase_sig                                                                                                                                                                                                                                                                                                       ; decoder_3to8                      ; work         ;
;       |decoder_4to16:load_sig|                                                                                                          ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|decoder_4to16:load_sig                                                                                                                                                                                                                                                                                                          ; decoder_4to16                     ; work         ;
;       |mux_32:data_bus|                                                                                                                 ; 184 (184)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|mux_32:data_bus                                                                                                                                                                                                                                                                                                                 ; mux_32                            ; work         ;
;       |reg16:CDR|                                                                                                                       ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg16:CDR                                                                                                                                                                                                                                                                                                                       ; reg16                             ; work         ;
;       |reg16:CLA|                                                                                                                       ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg16:CLA                                                                                                                                                                                                                                                                                                                       ; reg16                             ; work         ;
;       |reg16:PR|                                                                                                                        ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg16:PR                                                                                                                                                                                                                                                                                                                        ; reg16                             ; work         ;
;       |reg16:SR|                                                                                                                        ; 0 (0)               ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg16:SR                                                                                                                                                                                                                                                                                                                        ; reg16                             ; work         ;
;       |reg16_inc:AR|                                                                                                                    ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg16_inc:AR                                                                                                                                                                                                                                                                                                                    ; reg16_inc                         ; work         ;
;       |reg16_inc:A|                                                                                                                     ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg16_inc:A                                                                                                                                                                                                                                                                                                                     ; reg16_inc                         ; work         ;
;       |reg16_inc:B|                                                                                                                     ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg16_inc:B                                                                                                                                                                                                                                                                                                                     ; reg16_inc                         ; work         ;
;       |reg16_inc:C|                                                                                                                     ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg16_inc:C                                                                                                                                                                                                                                                                                                                     ; reg16_inc                         ; work         ;
;       |reg16_inc:R|                                                                                                                     ; 17 (17)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg16_inc:R                                                                                                                                                                                                                                                                                                                     ; reg16_inc                         ; work         ;
;       |reg8:DR|                                                                                                                         ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg8:DR                                                                                                                                                                                                                                                                                                                         ; reg8                              ; work         ;
;       |reg8:IR|                                                                                                                         ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg8:IR                                                                                                                                                                                                                                                                                                                         ; reg8                              ; work         ;
;       |reg8:NOC|                                                                                                                        ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg8:NOC                                                                                                                                                                                                                                                                                                                        ; reg8                              ; work         ;
;       |reg8:TR|                                                                                                                         ; 0 (0)               ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg8:TR                                                                                                                                                                                                                                                                                                                         ; reg8                              ; work         ;
;       |reg8_inc:PC|                                                                                                                     ; 10 (10)             ; 8 (8)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|reg8_inc:PC                                                                                                                                                                                                                                                                                                                     ; reg8_inc                          ; work         ;
;       |regAC:AC|                                                                                                                        ; 50 (50)             ; 16 (16)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|core:core1|regAC:AC                                                                                                                                                                                                                                                                                                                        ; regAC                             ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 172 (1)             ; 114 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 171 (0)             ; 114 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 171 (0)             ; 114 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 171 (1)             ; 114 (6)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 170 (0)             ; 108 (0)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 170 (132)           ; 108 (80)                  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 20 (20)             ; 9 (9)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 18 (18)             ; 19 (19)                   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+--------------------+
; Name                                                                                                            ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                ;
+-----------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+--------------------+
; DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; 65536        ; 8            ; 65536        ; 8            ; 524288 ; multicore_data.hex ;
; IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|altsyncram_dsb2:altsyncram1|ALTSYNCRAM ; AUTO ; True Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048   ; multicore_code.hex ;
+-----------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+--------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 1           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 2           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 1           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                                                                                                                                                      ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                                                                                                                                                                                                                                          ; IP Include File ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                 ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                             ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_presplit:presplit   ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric ;                 ;
; Altera ; Signal Tap   ; N/A     ; N/A          ; Licensed     ; |top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_splitter:splitter   ;                 ;
; Altera ; RAM: 1-PORT  ; 18.1    ; N/A          ; N/A          ; |top|DRAM:dram                                                                                                                                                                                                                                                           ; DRAM.v          ;
; Altera ; RAM: 1-PORT  ; 18.1    ; N/A          ; N/A          ; |top|IRAM:iram                                                                                                                                                                                                                                                           ; IRAM.v          ;
+--------+--------------+---------+--------------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |top|core:core1|control_unit:CU|state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+----------------+----------------+-----------------+-----------------+----------------+----------------+--------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+-------------+-------------+-------------+---------------+--------------+--------------+--------------+--------------+--------------+----------------+--------------+------------------+---------------+------------+---------------+----------------+----------------+-----------------+---------------+---------------+---------------+--------------+----------------+---------------+----------------+----------------+----------------+----------------+-------------+-------------+-------------+-------------+-------------+-------------+----------------+----------------+----------------+----------------+----------------+----------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+--------------+--------------+--------------+--------------+
; Name             ; state.MVR_CLA1 ; state.MVR_CID1 ; state.MVAC_CLA1 ; state.MVAC_NOC1 ; state.DIV_CID1 ; state.DIV_NOC1 ; state.DECAC1 ; state.DUMMY11 ; state.DUMMY10 ; state.DUMMY9 ; state.DUMMY8 ; state.DUMMY7 ; state.DUMMY6 ; state.DUMMY5 ; state.DUMMY4 ; state.DUMMY3 ; state.DUMMY2 ; state.DUMMY1 ; state.START1 ; state.ADD_CDR1 ; state.STAC7 ; state.LDAC9 ; state.LDAC8 ; state.0110001 ; state.INCAC1 ; state.JPNZN1 ; state.JPNZY3 ; state.JPNZY2 ; state.JPNZY1 ; state.SUB_CDR1 ; state.SUB_R1 ; state.ADD_SR_IR1 ; state.ADD_SR1 ; state.MUL1 ; state.MVAC_R1 ; state.MVAC_PR1 ; state.MVAC_SR1 ; state.MVAC_CDR1 ; state.MVAC_C1 ; state.MVAC_B1 ; state.MVAC_A1 ; state.MVR_A1 ; state.MVR_CDR1 ; state.MVR_SR1 ; state.STAC_IC4 ; state.STAC_IC3 ; state.STAC_IC2 ; state.STAC_IC1 ; state.STAC6 ; state.STAC5 ; state.STAC4 ; state.STAC3 ; state.STAC2 ; state.STAC1 ; state.LDAC_IB3 ; state.LDAC_IB2 ; state.LDAC_IB1 ; state.LDAC_IA3 ; state.LDAC_IA2 ; state.LDAC_IA1 ; state.LDAC7 ; state.LDAC6 ; state.LDAC5 ; state.LDAC4 ; state.LDAC3 ; state.LDAC2 ; state.LDAC1 ; state.CLAC1 ; state.NOP1 ; state.FETCH4 ; state.FETCH3 ; state.FETCH2 ; state.FETCH1 ;
+------------------+----------------+----------------+-----------------+-----------------+----------------+----------------+--------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+-------------+-------------+-------------+---------------+--------------+--------------+--------------+--------------+--------------+----------------+--------------+------------------+---------------+------------+---------------+----------------+----------------+-----------------+---------------+---------------+---------------+--------------+----------------+---------------+----------------+----------------+----------------+----------------+-------------+-------------+-------------+-------------+-------------+-------------+----------------+----------------+----------------+----------------+----------------+----------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+--------------+--------------+--------------+--------------+
; state.FETCH1     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 0            ;
; state.FETCH2     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 1            ; 1            ;
; state.FETCH3     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 1            ; 0            ; 1            ;
; state.FETCH4     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 1            ; 0            ; 0            ; 1            ;
; state.NOP1       ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1          ; 0            ; 0            ; 0            ; 1            ;
; state.CLAC1      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC1      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC2      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC3      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC4      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC5      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC6      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC7      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC_IA1   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 1              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC_IA2   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 1              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC_IA3   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 1              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC_IB1   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 1              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC_IB2   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 1              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC_IB3   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 1              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC1      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 1           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC2      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 1           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC3      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 1           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC4      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 1           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC5      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 1           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC6      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 1           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC_IC1   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 1              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC_IC2   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 1              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC_IC3   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 1              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC_IC4   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 1              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVR_SR1    ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 1             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVR_CDR1   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 1              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVR_A1     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 1            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVAC_A1    ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 1             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVAC_B1    ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 1             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVAC_C1    ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 1             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVAC_CDR1  ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 1               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVAC_SR1   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 1              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVAC_PR1   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 1              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVAC_R1    ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 1             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MUL1       ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 1          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.ADD_SR1    ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 1             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.ADD_SR_IR1 ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 1                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.SUB_R1     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 1            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.SUB_CDR1   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 1              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.JPNZY1     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 1            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.JPNZY2     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 1            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.JPNZY3     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 1            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.JPNZN1     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 1            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.INCAC1     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 1            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.0110001    ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 1             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC8      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 1           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.LDAC9      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 1           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.STAC7      ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 1           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.ADD_CDR1   ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.START1     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY1     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY2     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY3     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY4     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY5     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY6     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY7     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY8     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY9     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY10    ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 1             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DUMMY11    ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 1             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DECAC1     ; 0              ; 0              ; 0               ; 0               ; 0              ; 0              ; 1            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DIV_NOC1   ; 0              ; 0              ; 0               ; 0               ; 0              ; 1              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.DIV_CID1   ; 0              ; 0              ; 0               ; 0               ; 1              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVAC_NOC1  ; 0              ; 0              ; 0               ; 1               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVAC_CLA1  ; 0              ; 0              ; 1               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVR_CID1   ; 0              ; 1              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
; state.MVR_CLA1   ; 1              ; 0              ; 0               ; 0               ; 0              ; 0              ; 0            ; 0             ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0           ; 0           ; 0           ; 0             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0              ; 0            ; 0                ; 0             ; 0          ; 0             ; 0              ; 0              ; 0               ; 0             ; 0             ; 0             ; 0            ; 0              ; 0             ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0              ; 0              ; 0              ; 0              ; 0              ; 0              ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0           ; 0          ; 0            ; 0            ; 0            ; 1            ;
+------------------+----------------+----------------+-----------------+-----------------+----------------+----------------+--------------+---------------+---------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+----------------+-------------+-------------+-------------+---------------+--------------+--------------+--------------+--------------+--------------+----------------+--------------+------------------+---------------+------------+---------------+----------------+----------------+-----------------+---------------+---------------+---------------+--------------+----------------+---------------+----------------+----------------+----------------+----------------+-------------+-------------+-------------+-------------+-------------+-------------+----------------+----------------+----------------+----------------+----------------+----------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+-------------+------------+--------------+--------------+--------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+
; Register name                                                                                                                     ; Reason for Removal                     ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+
; core:core1|control_unit:CU|iram_write                                                                                             ; Stuck at GND due to stuck port data_in ;
; core:core1|control_unit:CU|state~2                                                                                                ; Lost fanout                            ;
; core:core1|control_unit:CU|state~3                                                                                                ; Lost fanout                            ;
; core:core1|control_unit:CU|state~4                                                                                                ; Lost fanout                            ;
; core:core1|control_unit:CU|state~5                                                                                                ; Lost fanout                            ;
; core:core1|control_unit:CU|state~6                                                                                                ; Lost fanout                            ;
; core:core1|control_unit:CU|state~7                                                                                                ; Lost fanout                            ;
; core:core1|control_unit:CU|state~8                                                                                                ; Lost fanout                            ;
; core:core1|control_unit:CU|state.DUMMY7                                                                                           ; Stuck at GND due to stuck port data_in ;
; core:core1|control_unit:CU|state.DUMMY8                                                                                           ; Stuck at GND due to stuck port data_in ;
; core:core1|control_unit:CU|state.DUMMY9                                                                                           ; Stuck at GND due to stuck port data_in ;
; DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3] ; Stuck at GND due to stuck port data_in ;
; IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3] ; Stuck at GND due to stuck port data_in ;
; Total Number of Removed Registers = 13                                                                                            ;                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                   ;
+-----------------------------------------+---------------------------+-----------------------------------------+
; Register name                           ; Reason for Removal        ; Registers Removed due to This Register  ;
+-----------------------------------------+---------------------------+-----------------------------------------+
; core:core1|control_unit:CU|state.DUMMY7 ; Stuck at GND              ; core:core1|control_unit:CU|state.DUMMY9 ;
;                                         ; due to stuck port data_in ;                                         ;
+-----------------------------------------+---------------------------+-----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 516   ;
; Number of registers using Synchronous Clear  ; 35    ;
; Number of registers using Synchronous Load   ; 153   ;
; Number of registers using Asynchronous Clear ; 109   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 377   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                                                                                                                                                                                               ; Fan out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2] ; 2       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1] ; 3       ;
; Total number of inverted registers = 2                                                                                                                                                                                                                                                                                          ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[3]                                     ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |top|IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_shift_cntr_reg[1]                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top|IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |top|IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top|core:core1|reg16_inc:AR|data_out[3]                                                                                                                                   ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top|core:core1|reg16_inc:C|data_out[0]                                                                                                                                    ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top|core:core1|reg16_inc:B|data_out[8]                                                                                                                                    ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top|core:core1|reg16_inc:A|data_out[8]                                                                                                                                    ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |top|core:core1|reg16_inc:R|data_out[13]                                                                                                                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3] ;
; 4:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |top|IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0] ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |top|core:core1|reg8_inc:PC|data_out[1]                                                                                                                                    ;
; 6:1                ; 16 bits   ; 64 LEs        ; 48 LEs               ; 16 LEs                 ; Yes        ; |top|core:core1|ALU:ALU_ins|out[6]                                                                                                                                         ;
; 26:1               ; 4 bits    ; 68 LEs        ; 48 LEs               ; 20 LEs                 ; Yes        ; |top|DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]      ;
; 26:1               ; 4 bits    ; 68 LEs        ; 48 LEs               ; 20 LEs                 ; Yes        ; |top|IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[0]      ;
; 6:1                ; 16 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |top|core:core1|regAC:AC|data_out[11]                                                                                                                                      ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |top|core:core1|control_unit:CU|state                                                                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|core:core1|control_unit:CU|state                                                                                                                                      ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; No         ; |top|core:core1|control_unit:CU|state                                                                                                                                      ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; No         ; |top|core:core1|control_unit:CU|state                                                                                                                                      ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |top|core:core1|control_unit:CU|state                                                                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|core:core1|control_unit:CU|state                                                                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|core:core1|control_unit:CU|state                                                                                                                                      ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |top|core:core1|control_unit:CU|state                                                                                                                                      ;
; 23:1               ; 8 bits    ; 120 LEs       ; 72 LEs               ; 48 LEs                 ; No         ; |top|core:core1|mux_32:data_bus|Mux0                                                                                                                                       ;
; 25:1               ; 7 bits    ; 112 LEs       ; 77 LEs               ; 35 LEs                 ; No         ; |top|core:core1|mux_32:data_bus|Mux8                                                                                                                                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1 ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Source assignments for IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|altsyncram_dsb2:altsyncram1 ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                            ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                             ;
+---------------------------------+--------------------+------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: DRAM:dram|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------+
; Parameter Name                     ; Value                ; Type                       ;
+------------------------------------+----------------------+----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                    ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                    ;
; WIDTH_A                            ; 8                    ; Signed Integer             ;
; WIDTHAD_A                          ; 16                   ; Signed Integer             ;
; NUMWORDS_A                         ; 65536                ; Signed Integer             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                    ;
; WIDTH_B                            ; 1                    ; Untyped                    ;
; WIDTHAD_B                          ; 1                    ; Untyped                    ;
; NUMWORDS_B                         ; 1                    ; Untyped                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                    ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                    ;
; INIT_FILE                          ; multicore_data.hex   ; Untyped                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                    ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                    ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                    ;
; CBXI_PARAMETER                     ; altsyncram_drl1      ; Untyped                    ;
+------------------------------------+----------------------+----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: IRAM:iram|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+----------------------------+
; Parameter Name                     ; Value                ; Type                       ;
+------------------------------------+----------------------+----------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                    ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                 ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY               ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE               ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE             ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                    ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                    ;
; WIDTH_A                            ; 8                    ; Signed Integer             ;
; WIDTHAD_A                          ; 8                    ; Signed Integer             ;
; NUMWORDS_A                         ; 256                  ; Signed Integer             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                    ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                    ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                    ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                    ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                    ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                    ;
; WIDTH_B                            ; 1                    ; Untyped                    ;
; WIDTHAD_B                          ; 1                    ; Untyped                    ;
; NUMWORDS_B                         ; 1                    ; Untyped                    ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                    ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                    ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                    ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                    ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                    ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                    ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                    ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                    ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                    ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                    ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                    ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                    ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                    ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                    ;
; BYTE_SIZE                          ; 8                    ; Untyped                    ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                    ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                    ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                    ;
; INIT_FILE                          ; multicore_code.hex   ; Untyped                    ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                    ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                    ;
; CLOCK_ENABLE_INPUT_A               ; BYPASS               ; Untyped                    ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                    ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                    ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                    ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                    ;
; ENABLE_ECC                         ; FALSE                ; Untyped                    ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                    ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                    ;
; DEVICE_FAMILY                      ; Cyclone IV E         ; Untyped                    ;
; CBXI_PARAMETER                     ; altsyncram_oml1      ; Untyped                    ;
+------------------------------------+----------------------+----------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core1 ;
+----------------+-------+--------------------------------+
; Parameter Name ; Value ; Type                           ;
+----------------+-------+--------------------------------+
; core_id        ; 1     ; Signed Integer                 ;
+----------------+-------+--------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core1|regCID:CID ;
+----------------+----------+----------------------------------------+
; Parameter Name ; Value    ; Type                                   ;
+----------------+----------+----------------------------------------+
; core_id        ; 00000001 ; Unsigned Binary                        ;
+----------------+----------+----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core1|ALU:ALU_ins ;
+----------------+-------+--------------------------------------------+
; Parameter Name ; Value ; Type                                       ;
+----------------+-------+--------------------------------------------+
; NO_OPERATION   ; 000   ; Unsigned Binary                            ;
; MUL            ; 001   ; Unsigned Binary                            ;
; ADD            ; 010   ; Unsigned Binary                            ;
; SUB            ; 011   ; Unsigned Binary                            ;
; DIV            ; 100   ; Unsigned Binary                            ;
+----------------+-------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: core:core1|control_unit:CU ;
+----------------+---------+----------------------------------------------+
; Parameter Name ; Value   ; Type                                         ;
+----------------+---------+----------------------------------------------+
; load_off       ; 0000    ; Unsigned Binary                              ;
; load_PC        ; 0001    ; Unsigned Binary                              ;
; load_IR        ; 0010    ; Unsigned Binary                              ;
; load_AR        ; 0011    ; Unsigned Binary                              ;
; load_DR        ; 0100    ; Unsigned Binary                              ;
; load_PR        ; 0101    ; Unsigned Binary                              ;
; load_SR        ; 0110    ; Unsigned Binary                              ;
; load_CDR       ; 0111    ; Unsigned Binary                              ;
; load_R         ; 1000    ; Unsigned Binary                              ;
; load_TR        ; 1001    ; Unsigned Binary                              ;
; load_A         ; 1010    ; Unsigned Binary                              ;
; load_B         ; 1011    ; Unsigned Binary                              ;
; load_C         ; 1100    ; Unsigned Binary                              ;
; load_AC        ; 1101    ; Unsigned Binary                              ;
; load_CLA       ; 1110    ; Unsigned Binary                              ;
; load_NOC       ; 1111    ; Unsigned Binary                              ;
; sel_DR         ; 00000   ; Unsigned Binary                              ;
; sel_PR         ; 00001   ; Unsigned Binary                              ;
; sel_SR         ; 00010   ; Unsigned Binary                              ;
; sel_CDR        ; 00011   ; Unsigned Binary                              ;
; sel_R          ; 00100   ; Unsigned Binary                              ;
; sel_TR         ; 00101   ; Unsigned Binary                              ;
; sel_A          ; 00110   ; Unsigned Binary                              ;
; sel_B          ; 00111   ; Unsigned Binary                              ;
; sel_C          ; 01000   ; Unsigned Binary                              ;
; sel_AC         ; 01001   ; Unsigned Binary                              ;
; sel_dram       ; 01010   ; Unsigned Binary                              ;
; sel_iram       ; 01011   ; Unsigned Binary                              ;
; sel_DRTR       ; 01100   ; Unsigned Binary                              ;
; sel_ACinv      ; 01101   ; Unsigned Binary                              ;
; sel_CLA        ; 01110   ; Unsigned Binary                              ;
; sel_NOC        ; 01111   ; Unsigned Binary                              ;
; sel_CID        ; 10000   ; Unsigned Binary                              ;
; sel_none       ; 11111   ; Unsigned Binary                              ;
; inc_off        ; 000     ; Unsigned Binary                              ;
; inc_PC         ; 001     ; Unsigned Binary                              ;
; inc_R          ; 010     ; Unsigned Binary                              ;
; inc_A          ; 011     ; Unsigned Binary                              ;
; inc_B          ; 100     ; Unsigned Binary                              ;
; inc_C          ; 101     ; Unsigned Binary                              ;
; inc_AC         ; 110     ; Unsigned Binary                              ;
; inc_AR         ; 111     ; Unsigned Binary                              ;
; ALU_inactive   ; 0000    ; Unsigned Binary                              ;
; ALU_add        ; 0010    ; Unsigned Binary                              ;
; ALU_mul        ; 0001    ; Unsigned Binary                              ;
; ALU_sub        ; 0011    ; Unsigned Binary                              ;
; ALU_div        ; 0100    ; Unsigned Binary                              ;
; ALU_AC_load    ; 1000    ; Unsigned Binary                              ;
; NOP            ; 0000    ; Unsigned Binary                              ;
; CLAC           ; 0001    ; Unsigned Binary                              ;
; LDAC           ; 0010    ; Unsigned Binary                              ;
; STAC           ; 0011    ; Unsigned Binary                              ;
; MVR            ; 0100    ; Unsigned Binary                              ;
; MVAC           ; 0101    ; Unsigned Binary                              ;
; MUL            ; 0110    ; Unsigned Binary                              ;
; ADD            ; 0111    ; Unsigned Binary                              ;
; SUB            ; 1000    ; Unsigned Binary                              ;
; DIV            ; 1001    ; Unsigned Binary                              ;
; JPNZ           ; 1010    ; Unsigned Binary                              ;
; INCAC          ; 1011    ; Unsigned Binary                              ;
; DECAC          ; 1100    ; Unsigned Binary                              ;
; END            ; 1111    ; Unsigned Binary                              ;
; LOAD           ; 0000    ; Unsigned Binary                              ;
; IA             ; 0001    ; Unsigned Binary                              ;
; IB             ; 0010    ; Unsigned Binary                              ;
; STORE          ; 0000    ; Unsigned Binary                              ;
; IC             ; 0011    ; Unsigned Binary                              ;
; A              ; 0001    ; Unsigned Binary                              ;
; B              ; 0010    ; Unsigned Binary                              ;
; C              ; 0011    ; Unsigned Binary                              ;
; SR             ; 0100    ; Unsigned Binary                              ;
; CDR            ; 0101    ; Unsigned Binary                              ;
; PR             ; 0110    ; Unsigned Binary                              ;
; R              ; 0111    ; Unsigned Binary                              ;
; SR_IR          ; 1000    ; Unsigned Binary                              ;
; NOC            ; 1001    ; Unsigned Binary                              ;
; CID            ; 1010    ; Unsigned Binary                              ;
; CLA            ; 1011    ; Unsigned Binary                              ;
; FETCH1         ; 0000000 ; Unsigned Binary                              ;
; FETCH2         ; 0000001 ; Unsigned Binary                              ;
; FETCH3         ; 0000010 ; Unsigned Binary                              ;
; FETCH4         ; 0000011 ; Unsigned Binary                              ;
; NOP1           ; 0000100 ; Unsigned Binary                              ;
; CLAC1          ; 0000101 ; Unsigned Binary                              ;
; LDAC1          ; 0000110 ; Unsigned Binary                              ;
; LDAC2          ; 0000111 ; Unsigned Binary                              ;
; LDAC3          ; 0001000 ; Unsigned Binary                              ;
; LDAC4          ; 0001001 ; Unsigned Binary                              ;
; LDAC5          ; 0001010 ; Unsigned Binary                              ;
; LDAC6          ; 0001011 ; Unsigned Binary                              ;
; LDAC7          ; 0001100 ; Unsigned Binary                              ;
; LDAC_IA1       ; 0001101 ; Unsigned Binary                              ;
; LDAC_IA2       ; 0001110 ; Unsigned Binary                              ;
; LDAC_IA3       ; 0001111 ; Unsigned Binary                              ;
; LDAC_IB1       ; 0010000 ; Unsigned Binary                              ;
; LDAC_IB2       ; 0010001 ; Unsigned Binary                              ;
; LDAC_IB3       ; 0010010 ; Unsigned Binary                              ;
; STAC1          ; 0010011 ; Unsigned Binary                              ;
; STAC2          ; 0010100 ; Unsigned Binary                              ;
; STAC3          ; 0010101 ; Unsigned Binary                              ;
; STAC4          ; 0010110 ; Unsigned Binary                              ;
; STAC5          ; 0010111 ; Unsigned Binary                              ;
; STAC6          ; 0011000 ; Unsigned Binary                              ;
; STAC_IC1       ; 0011001 ; Unsigned Binary                              ;
; STAC_IC2       ; 0011010 ; Unsigned Binary                              ;
; STAC_IC3       ; 0011011 ; Unsigned Binary                              ;
; STAC_IC4       ; 0011100 ; Unsigned Binary                              ;
; MVR_SR1        ; 0011101 ; Unsigned Binary                              ;
; MVR_CDR1       ; 0011110 ; Unsigned Binary                              ;
; MVR_A1         ; 0011111 ; Unsigned Binary                              ;
; MVAC_A1        ; 0100000 ; Unsigned Binary                              ;
; MVAC_B1        ; 0100001 ; Unsigned Binary                              ;
; MVAC_C1        ; 0100010 ; Unsigned Binary                              ;
; MVAC_CDR1      ; 0100011 ; Unsigned Binary                              ;
; MVAC_SR1       ; 0100100 ; Unsigned Binary                              ;
; MVAC_PR1       ; 0100101 ; Unsigned Binary                              ;
; MVAC_R1        ; 0100110 ; Unsigned Binary                              ;
; MUL1           ; 0100111 ; Unsigned Binary                              ;
; ADD_SR1        ; 0101000 ; Unsigned Binary                              ;
; ADD_SR_IR1     ; 0101001 ; Unsigned Binary                              ;
; SUB_R1         ; 0101010 ; Unsigned Binary                              ;
; SUB_CDR1       ; 0101011 ; Unsigned Binary                              ;
; JPNZY1         ; 0101100 ; Unsigned Binary                              ;
; JPNZY2         ; 0101101 ; Unsigned Binary                              ;
; JPNZY3         ; 0101110 ; Unsigned Binary                              ;
; JPNZN1         ; 0101111 ; Unsigned Binary                              ;
; INCAC1         ; 0110000 ; Unsigned Binary                              ;
; END1           ; 0110001 ; Unsigned Binary                              ;
; LDAC8          ; 0110010 ; Unsigned Binary                              ;
; LDAC9          ; 0110011 ; Unsigned Binary                              ;
; STAC7          ; 0110100 ; Unsigned Binary                              ;
; ADD_CDR1       ; 0110101 ; Unsigned Binary                              ;
; START1         ; 0110110 ; Unsigned Binary                              ;
; DUMMY1         ; 0110111 ; Unsigned Binary                              ;
; DUMMY2         ; 0111000 ; Unsigned Binary                              ;
; DUMMY3         ; 0111001 ; Unsigned Binary                              ;
; DUMMY4         ; 0111010 ; Unsigned Binary                              ;
; DUMMY5         ; 0111011 ; Unsigned Binary                              ;
; DUMMY6         ; 0111100 ; Unsigned Binary                              ;
; DUMMY7         ; 0111101 ; Unsigned Binary                              ;
; DUMMY8         ; 0111110 ; Unsigned Binary                              ;
; DUMMY9         ; 0111111 ; Unsigned Binary                              ;
; DUMMY10        ; 1000000 ; Unsigned Binary                              ;
; DUMMY11        ; 1000001 ; Unsigned Binary                              ;
; DECAC1         ; 1000010 ; Unsigned Binary                              ;
; DIV_NOC1       ; 1000011 ; Unsigned Binary                              ;
; DIV_CID1       ; 1000100 ; Unsigned Binary                              ;
; MVAC_NOC1      ; 1000101 ; Unsigned Binary                              ;
; MVAC_CLA1      ; 1000110 ; Unsigned Binary                              ;
; MVR_CID1       ; 1000111 ; Unsigned Binary                              ;
; MVR_CLA1       ; 1001000 ; Unsigned Binary                              ;
+----------------+---------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALU_ins|lpm_divide:Div0 ;
+------------------------+----------------+-----------------------------------------------+
; Parameter Name         ; Value          ; Type                                          ;
+------------------------+----------------+-----------------------------------------------+
; LPM_WIDTHN             ; 16             ; Untyped                                       ;
; LPM_WIDTHD             ; 16             ; Untyped                                       ;
; LPM_NREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_DREPRESENTATION    ; UNSIGNED       ; Untyped                                       ;
; LPM_PIPELINE           ; 0              ; Untyped                                       ;
; LPM_REMAINDERPOSITIVE  ; TRUE           ; Untyped                                       ;
; MAXIMIZE_SPEED         ; 5              ; Untyped                                       ;
; CBXI_PARAMETER         ; lpm_divide_lkm ; Untyped                                       ;
; CARRY_CHAIN            ; MANUAL         ; Untyped                                       ;
; OPTIMIZE_FOR_SPEED     ; 5              ; Untyped                                       ;
; AUTO_CARRY_CHAINS      ; ON             ; AUTO_CARRY                                    ;
; IGNORE_CARRY_BUFFERS   ; OFF            ; IGNORE_CARRY                                  ;
; AUTO_CASCADE_CHAINS    ; ON             ; AUTO_CASCADE                                  ;
; IGNORE_CASCADE_BUFFERS ; OFF            ; IGNORE_CASCADE                                ;
+------------------------+----------------+-----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: core:core1|ALU:ALU_ins|lpm_mult:Mult0 ;
+------------------------------------------------+--------------+------------------------+
; Parameter Name                                 ; Value        ; Type                   ;
+------------------------------------------------+--------------+------------------------+
; AUTO_CARRY_CHAINS                              ; ON           ; AUTO_CARRY             ;
; IGNORE_CARRY_BUFFERS                           ; OFF          ; IGNORE_CARRY           ;
; AUTO_CASCADE_CHAINS                            ; ON           ; AUTO_CASCADE           ;
; IGNORE_CASCADE_BUFFERS                         ; OFF          ; IGNORE_CASCADE         ;
; LPM_WIDTHA                                     ; 16           ; Untyped                ;
; LPM_WIDTHB                                     ; 16           ; Untyped                ;
; LPM_WIDTHP                                     ; 32           ; Untyped                ;
; LPM_WIDTHR                                     ; 32           ; Untyped                ;
; LPM_WIDTHS                                     ; 1            ; Untyped                ;
; LPM_REPRESENTATION                             ; UNSIGNED     ; Untyped                ;
; LPM_PIPELINE                                   ; 0            ; Untyped                ;
; LATENCY                                        ; 0            ; Untyped                ;
; INPUT_A_IS_CONSTANT                            ; NO           ; Untyped                ;
; INPUT_B_IS_CONSTANT                            ; NO           ; Untyped                ;
; USE_EAB                                        ; OFF          ; Untyped                ;
; MAXIMIZE_SPEED                                 ; 6            ; Untyped                ;
; DEVICE_FAMILY                                  ; Cyclone IV E ; Untyped                ;
; CARRY_CHAIN                                    ; MANUAL       ; Untyped                ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT          ; TECH_MAPPER_APEX20K    ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO         ; Untyped                ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0            ; Untyped                ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0            ; Untyped                ;
; CBXI_PARAMETER                                 ; mult_7dt     ; Untyped                ;
; INPUT_A_FIXED_VALUE                            ; Bx           ; Untyped                ;
; INPUT_B_FIXED_VALUE                            ; Bx           ; Untyped                ;
; USE_AHDL_IMPLEMENTATION                        ; OFF          ; Untyped                ;
+------------------------------------------------+--------------+------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                      ;
+-------------------------------------------+-------------------------------------------+
; Name                                      ; Value                                     ;
+-------------------------------------------+-------------------------------------------+
; Number of entity instances                ; 2                                         ;
; Entity Instance                           ; DRAM:dram|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                               ;
;     -- WIDTH_A                            ; 8                                         ;
;     -- NUMWORDS_A                         ; 65536                                     ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                              ;
;     -- WIDTH_B                            ; 1                                         ;
;     -- NUMWORDS_B                         ; 1                                         ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                    ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                              ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                      ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                 ;
; Entity Instance                           ; IRAM:iram|altsyncram:altsyncram_component ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                               ;
;     -- WIDTH_A                            ; 8                                         ;
;     -- NUMWORDS_A                         ; 256                                       ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                              ;
;     -- WIDTH_B                            ; 1                                         ;
;     -- NUMWORDS_B                         ; 1                                         ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                    ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                              ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                      ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                 ;
+-------------------------------------------+-------------------------------------------+


+-------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                ;
+---------------------------------------+---------------------------------------+
; Name                                  ; Value                                 ;
+---------------------------------------+---------------------------------------+
; Number of entity instances            ; 1                                     ;
; Entity Instance                       ; core:core1|ALU:ALU_ins|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 16                                    ;
;     -- LPM_WIDTHB                     ; 16                                    ;
;     -- LPM_WIDTHP                     ; 32                                    ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                              ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                    ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                    ;
;     -- USE_EAB                        ; OFF                                   ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                  ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                    ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                    ;
+---------------------------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; In-System Memory Content Editor Settings                                                                                             ;
+----------------+-------------+-------+-------+------------+--------------------------------------------------------------------------+
; Instance Index ; Instance ID ; Width ; Depth ; Mode       ; Hierarchy Location                                                       ;
+----------------+-------------+-------+-------+------------+--------------------------------------------------------------------------+
; 0              ; dram        ; 8     ; 65536 ; Read/Write ; DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated ;
; 1              ; iram        ; 8     ; 256   ; Read/Write ; IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated ;
+----------------+-------------+-------+-------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 57                          ;
; cycloneiii_ff         ; 402                         ;
;     CLR               ; 9                           ;
;     CLR SLD           ; 1                           ;
;     ENA               ; 131                         ;
;     ENA CLR           ; 14                          ;
;     ENA CLR SLD       ; 24                          ;
;     ENA SCLR          ; 10                          ;
;     ENA SCLR SLD      ; 8                           ;
;     ENA SLD           ; 104                         ;
;     SCLR              ; 5                           ;
;     plain             ; 96                          ;
; cycloneiii_lcell_comb ; 1084                        ;
;     arith             ; 290                         ;
;         2 data inputs ; 113                         ;
;         3 data inputs ; 177                         ;
;     normal            ; 794                         ;
;         0 data inputs ; 14                          ;
;         1 data inputs ; 13                          ;
;         2 data inputs ; 55                          ;
;         3 data inputs ; 138                         ;
;         4 data inputs ; 574                         ;
; cycloneiii_mac_mult   ; 1                           ;
; cycloneiii_mac_out    ; 1                           ;
; cycloneiii_ram_block  ; 72                          ;
;                       ;                             ;
; Max LUT depth         ; 53.90                       ;
; Average LUT depth     ; 24.50                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:06     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Jun 28 13:38:15 2021
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Matrix_multiplier -c Matrix_multiplier
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file alu.v
    Info (12023): Found entity 1: ALU File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/ALU.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file tb_mux.v
    Info (12023): Found entity 1: tb_mux File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/tb_mux.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux_16.v
    Info (12023): Found entity 1: mux_16 File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/mux_16.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file decoder_4to16.v
    Info (12023): Found entity 1: decoder_4to16 File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/decoder_4to16.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file tb_dram.v
    Info (12023): Found entity 1: tb_dram File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/tb_dram.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file dram_test.v
    Info (12023): Found entity 1: DRAM_test File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/DRAM_test.v Line: 3
Info (12021): Found 1 design units, including 1 entities, in source file reg16.v
    Info (12023): Found entity 1: reg16 File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/reg16.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg8_inc.v
    Info (12023): Found entity 1: reg8_inc File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/reg8_inc.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg16_inc.v
    Info (12023): Found entity 1: reg16_inc File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/reg16_inc.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file reg8.v
    Info (12023): Found entity 1: reg8 File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/reg8.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file core.v
    Info (12023): Found entity 1: core File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file regac.v
    Info (12023): Found entity 1: regAC File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/regAC.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file control_unit.v
    Info (12023): Found entity 1: control_unit File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/control_unit.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file decoder_3to8.v
    Info (12023): Found entity 1: decoder_3to8 File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/decoder_3to8.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file top.v
    Info (12023): Found entity 1: top File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/top.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file tb_top.v
    Info (12023): Found entity 1: tb_top File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/tb_top.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file iram.v
    Info (12023): Found entity 1: IRAM File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/IRAM.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file dram.v
    Info (12023): Found entity 1: DRAM File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/DRAM.v Line: 39
Info (12021): Found 1 design units, including 1 entities, in source file tb_test.v
    Info (12023): Found entity 1: tb_test File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/tb_test.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file regcid.v
    Info (12023): Found entity 1: regCID File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/regCID.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file mux_32.v
    Info (12023): Found entity 1: mux_32 File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/mux_32.v Line: 1
Info (12127): Elaborating entity "top" for the top level hierarchy
Info (12128): Elaborating entity "DRAM" for hierarchy "DRAM:dram" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/top.v Line: 14
Info (12128): Elaborating entity "altsyncram" for hierarchy "DRAM:dram|altsyncram:altsyncram_component" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/DRAM.v Line: 88
Info (12130): Elaborated megafunction instantiation "DRAM:dram|altsyncram:altsyncram_component" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/DRAM.v Line: 88
Info (12133): Instantiated megafunction "DRAM:dram|altsyncram:altsyncram_component" with the following parameter: File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/DRAM.v Line: 88
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "multicore_data.hex"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=dram"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "65536"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "widthad_a" = "16"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_drl1.tdf
    Info (12023): Found entity 1: altsyncram_drl1 File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_drl1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_drl1" for hierarchy "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated" File: d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_26c2.tdf
    Info (12023): Found entity 1: altsyncram_26c2 File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_26c2.tdf Line: 33
Info (12128): Elaborating entity "altsyncram_26c2" for hierarchy "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_drl1.tdf Line: 37
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_rsa.tdf
    Info (12023): Found entity 1: decode_rsa File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/decode_rsa.tdf Line: 22
Info (12128): Elaborating entity "decode_rsa" for hierarchy "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1|decode_rsa:decode4" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_26c2.tdf Line: 52
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_k8a.tdf
    Info (12023): Found entity 1: decode_k8a File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/decode_k8a.tdf Line: 22
Info (12128): Elaborating entity "decode_k8a" for hierarchy "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1|decode_k8a:rden_decode_b" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_26c2.tdf Line: 55
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_bnb.tdf
    Info (12023): Found entity 1: mux_bnb File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/mux_bnb.tdf Line: 22
Info (12128): Elaborating entity "mux_bnb" for hierarchy "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|altsyncram_26c2:altsyncram1|mux_bnb:mux6" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_26c2.tdf Line: 56
Info (12128): Elaborating entity "sld_mod_ram_rom" for hierarchy "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_drl1.tdf Line: 38
Info (12130): Elaborated megafunction instantiation "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_drl1.tdf Line: 38
Info (12133): Instantiated megafunction "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter: File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_drl1.tdf Line: 38
    Info (12134): Parameter "CVALUE" = "00000000"
    Info (12134): Parameter "IS_DATA_IN_RAM" = "1"
    Info (12134): Parameter "IS_READABLE" = "1"
    Info (12134): Parameter "NODE_NAME" = "1685217645"
    Info (12134): Parameter "NUMWORDS" = "65536"
    Info (12134): Parameter "SHIFT_COUNT_BITS" = "4"
    Info (12134): Parameter "WIDTH_WORD" = "8"
    Info (12134): Parameter "WIDTHAD" = "16"
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter" for hierarchy "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_jtag_endpoint_adapter:jtag_signal_adapter" File: d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 302
Info (12128): Elaborating entity "sld_jtag_endpoint_adapter_impl" for hierarchy "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_jtag_endpoint_adapter:jtag_signal_adapter|sld_jtag_endpoint_adapter_impl:sld_jtag_endpoint_adapter_impl_inst" File: d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_jtag_endpoint_adapter.vhd Line: 232
Info (12128): Elaborating entity "sld_rom_sr" for hierarchy "DRAM:dram|altsyncram:altsyncram_component|altsyncram_drl1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr" File: d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_mod_ram_rom.vhd Line: 828
Info (12128): Elaborating entity "IRAM" for hierarchy "IRAM:iram" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/top.v Line: 17
Info (12128): Elaborating entity "altsyncram" for hierarchy "IRAM:iram|altsyncram:altsyncram_component" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/IRAM.v Line: 88
Info (12130): Elaborated megafunction instantiation "IRAM:iram|altsyncram:altsyncram_component" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/IRAM.v Line: 88
Info (12133): Instantiated megafunction "IRAM:iram|altsyncram:altsyncram_component" with the following parameter: File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/IRAM.v Line: 88
    Info (12134): Parameter "clock_enable_input_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "init_file" = "multicore_code.hex"
    Info (12134): Parameter "intended_device_family" = "Cyclone IV E"
    Info (12134): Parameter "lpm_hint" = "ENABLE_RUNTIME_MOD=YES,INSTANCE_NAME=iram"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "256"
    Info (12134): Parameter "operation_mode" = "SINGLE_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "read_during_write_mode_port_a" = "NEW_DATA_NO_NBE_READ"
    Info (12134): Parameter "widthad_a" = "8"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_oml1.tdf
    Info (12023): Found entity 1: altsyncram_oml1 File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_oml1.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_oml1" for hierarchy "IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated" File: d:/installed_software/intelfpga_lite/18.1/quartus/libraries/megafunctions/altsyncram.tdf Line: 791
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_dsb2.tdf
    Info (12023): Found entity 1: altsyncram_dsb2 File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_dsb2.tdf Line: 27
Info (12128): Elaborating entity "altsyncram_dsb2" for hierarchy "IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|altsyncram_dsb2:altsyncram1" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_oml1.tdf Line: 37
Info (12128): Elaborating entity "sld_mod_ram_rom" for hierarchy "IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_oml1.tdf Line: 38
Info (12130): Elaborated megafunction instantiation "IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_oml1.tdf Line: 38
Info (12133): Instantiated megafunction "IRAM:iram|altsyncram:altsyncram_component|altsyncram_oml1:auto_generated|sld_mod_ram_rom:mgl_prim2" with the following parameter: File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/altsyncram_oml1.tdf Line: 38
    Info (12134): Parameter "CVALUE" = "00000000"
    Info (12134): Parameter "IS_DATA_IN_RAM" = "1"
    Info (12134): Parameter "IS_READABLE" = "1"
    Info (12134): Parameter "NODE_NAME" = "1769103725"
    Info (12134): Parameter "NUMWORDS" = "256"
    Info (12134): Parameter "SHIFT_COUNT_BITS" = "4"
    Info (12134): Parameter "WIDTH_WORD" = "8"
    Info (12134): Parameter "WIDTHAD" = "8"
Info (12128): Elaborating entity "core" for hierarchy "core:core1" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/top.v Line: 24
Info (12128): Elaborating entity "reg8_inc" for hierarchy "core:core1|reg8_inc:PC" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 77
Info (12128): Elaborating entity "reg8" for hierarchy "core:core1|reg8:IR" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 78
Info (12128): Elaborating entity "reg16_inc" for hierarchy "core:core1|reg16_inc:AR" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 79
Info (12128): Elaborating entity "reg16" for hierarchy "core:core1|reg16:PR" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 81
Info (12128): Elaborating entity "regCID" for hierarchy "core:core1|regCID:CID" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 92
Info (12128): Elaborating entity "regAC" for hierarchy "core:core1|regAC:AC" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 95
Info (12128): Elaborating entity "mux_32" for hierarchy "core:core1|mux_32:data_bus" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 106
Info (12128): Elaborating entity "decoder_4to16" for hierarchy "core:core1|decoder_4to16:load_sig" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 110
Info (12128): Elaborating entity "decoder_3to8" for hierarchy "core:core1|decoder_3to8:increase_sig" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 112
Info (12128): Elaborating entity "ALU" for hierarchy "core:core1|ALU:ALU_ins" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 114
Info (12128): Elaborating entity "control_unit" for hierarchy "core:core1|control_unit:CU" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/core.v Line: 120
Info (11170): Starting IP generation for the debug fabric: alt_sld_fab.
Info (11172): 2021.06.28.13:38:45 Progress: Loading sld1843ff0a/alt_sld_fab_wrapper_hw.tcl
Info (11172): Alt_sld_fab.alt_sld_fab: SLD fabric agents which did not specify prefer_host were connected to JTAG
Info (11172): Alt_sld_fab: Generating alt_sld_fab "alt_sld_fab" for QUARTUS_SYNTH
Info (11172): Alt_sld_fab: "alt_sld_fab" instantiated alt_sld_fab "alt_sld_fab"
Info (11172): Presplit: "alt_sld_fab" instantiated altera_super_splitter "presplit"
Info (11172): Splitter: "alt_sld_fab" instantiated altera_sld_splitter "splitter"
Info (11172): Sldfabric: "alt_sld_fab" instantiated altera_sld_jtag_hub "sldfabric"
Info (11172): Ident: "alt_sld_fab" instantiated altera_connection_identification_hub "ident"
Info (11172): Alt_sld_fab: Done "alt_sld_fab" with 6 modules, 6 files
Info (11171): Finished IP generation for the debug fabric: alt_sld_fab.
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld1843ff0a/alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab.v
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_ident.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_ident File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_ident.sv Line: 33
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_presplit.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_presplit File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_presplit.sv Line: 3
Info (12021): Found 2 design units, including 1 entities, in source file db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd
    Info (12022): Found design unit 1: alt_sld_fab_alt_sld_fab_sldfabric-rtl File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 142
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_sldfabric File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_sldfabric.vhd Line: 11
Info (12021): Found 1 design units, including 1 entities, in source file db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_splitter.sv
    Info (12023): Found entity 1: alt_sld_fab_alt_sld_fab_splitter File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/ip/sld1843ff0a/submodules/alt_sld_fab_alt_sld_fab_splitter.sv Line: 3
Info (278001): Inferred 2 megafunctions from design logic
    Info (278004): Inferred divider/modulo megafunction ("lpm_divide") from the following logic: "core:core1|ALU:ALU_ins|Div0" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/ALU.v Line: 33
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "core:core1|ALU:ALU_ins|Mult0" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/ALU.v Line: 26
Info (12130): Elaborated megafunction instantiation "core:core1|ALU:ALU_ins|lpm_divide:Div0" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/ALU.v Line: 33
Info (12133): Instantiated megafunction "core:core1|ALU:ALU_ins|lpm_divide:Div0" with the following parameter: File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/ALU.v Line: 33
    Info (12134): Parameter "LPM_WIDTHN" = "16"
    Info (12134): Parameter "LPM_WIDTHD" = "16"
    Info (12134): Parameter "LPM_NREPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "LPM_DREPRESENTATION" = "UNSIGNED"
Info (12021): Found 1 design units, including 1 entities, in source file db/lpm_divide_lkm.tdf
    Info (12023): Found entity 1: lpm_divide_lkm File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/lpm_divide_lkm.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/sign_div_unsign_dnh.tdf
    Info (12023): Found entity 1: sign_div_unsign_dnh File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/sign_div_unsign_dnh.tdf Line: 24
Info (12021): Found 1 design units, including 1 entities, in source file db/alt_u_div_eaf.tdf
    Info (12023): Found entity 1: alt_u_div_eaf File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/alt_u_div_eaf.tdf Line: 26
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_7pc.tdf
    Info (12023): Found entity 1: add_sub_7pc File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/add_sub_7pc.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_8pc.tdf
    Info (12023): Found entity 1: add_sub_8pc File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/add_sub_8pc.tdf Line: 22
Info (12130): Elaborated megafunction instantiation "core:core1|ALU:ALU_ins|lpm_mult:Mult0" File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/ALU.v Line: 26
Info (12133): Instantiated megafunction "core:core1|ALU:ALU_ins|lpm_mult:Mult0" with the following parameter: File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/ALU.v Line: 26
    Info (12134): Parameter "LPM_WIDTHA" = "16"
    Info (12134): Parameter "LPM_WIDTHB" = "16"
    Info (12134): Parameter "LPM_WIDTHP" = "32"
    Info (12134): Parameter "LPM_WIDTHR" = "32"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "6"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_7dt.tdf
    Info (12023): Found entity 1: mult_7dt File: D:/Academics/FPGA-Matrix_Multiplier/Verilog_modules/Sem_5-Matrix_Muliplier/db/mult_7dt.tdf Line: 28
Info (286031): Timing-Driven Synthesis is running on partition "Top"
Info (17049): 7 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1515 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 5 input pins
    Info (21059): Implemented 2 output pins
    Info (21061): Implemented 1433 logic cells
    Info (21064): Implemented 72 RAM segments
    Info (21062): Implemented 2 DSP elements
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4842 megabytes
    Info: Processing ended: Mon Jun 28 13:39:09 2021
    Info: Elapsed time: 00:00:54
    Info: Total CPU time (on all processors): 00:01:33


