---
title: "PSD Series #2: Sequential Circuits"
tags: [PSD]
toc: true
toc_label: "Contents"
author_profile: true
excerpt: Ringkasan rangkuman ku pas mata kuliah PSD, tentang Sequential Circuits. ğŸ‘¨â€ğŸ«
published: true
---
## 1. Definisi

Dulu kita sempat belajar combinational circuit. Kini kita belajar sequential circuit. Bedanya ialah, pada sequential circuit, ada komponen baru, yaitu **penyimpanan**.

Dengan adanya penyimpanan, membolehkan kita untuk menyimpan output, dan memanfaatkannya menjadi input untuk penggunaan selanjutnya.

### a. Jenis Sequential Circuit
- Synchronous : behavior nya berdasarkan clock atau semacam sinyal pada satuan waktu yang diskret. si **penyimpanan** ini hanya bekerja pada saat sinyal tertentu saja.
- Asynchronous : Bekerja secara langsung, tanpa perlunya **clock** ini.

Dikenal pula konsep waktu, bentuknya sering kita lihat untuk menganalisis sequential circuit

<img src="https://i.ibb.co/kg2tZMQ/a.png" alt="a" border="0">

## 2. Komponen Penyimpanan (Latch dan Flip-Flop)

Ditemukanlah rangkaian penyimpanan yang dinamakan **S-R Latch** S ialah set, R ialah reset.

S-R latch ada pula yang disusun dari NAND gates dan NOR gates, tablenya dapat dilihat pada bagian berikut ini.

<img src="https://i.ibb.co/x2ZW31x/NAND.png" alt="NAND" border="0">

<img src="https://i.ibb.co/HzdVpRp/NOR.png" alt="NOR" border="0">

Jelas bahwa latch merupakan tempat penyimpanan bit yang sederhana. Sangat intuitif.

Kemudian ada pula Clocked Latch yang dibuat dengan menambahkan komponen waktu, yang istilahnya latch hanya berubah pada saat clock mengizinkannya. Cukup intuitif pula.

Kemudian ditemukan pula D-Latch. Pada dasarnya S-R latch memungkinkan kesalahan saat teknisi memasukkan input S-R **1 1** yang menyebabkan osilasi. Sehingga dibuat lah D-Latch, yang pada dasarnya S = D, dan R = D'. Problem solved. GG.

**Latch Timing Problem** 

**Inti masalah** : Saat Clock bernilai true, nilai dari penyimpanan akan selalu berubah. Kita tidak ingin setiap perubahan yang terjadi saat Clock-nya bernilai true, juga ditangkap berulang-ulang kali

**Inti solusi** : Kita ingin agar setiap satu kali clock, hanya terjadi satu kali perubahan.

Salah satu solusinya ialah dengan menyusun dua buah latch, secara berurutan, dan salah satunya aktif saat salah satunya mati. Jadi bergantian. Cukup intuitif apabila dipikirkan seperti itu. Susunan ini dinamakan **Master Slave**, dan menghasilkan produk baru, yaitu **Flip - Flop**

**1s Catching problem**

**Latar belakang** :  Dua buah S-R Latch yang disusun secara master slave, memiliki dua komponen. Katakan yang kiri (Langsung dari input) ialah master, dan yang kanan (Langsung ke output) ialah slave. Master akan menangkap semua perubahan yang terjadi selama clocknya high, dan saat clocknya low, akan diberi ke slave, kemudian dioutputkan. Perhatikan bahwa Latch timing problem ditangani karena setiap clock nilai hanya berubah sekali.

**Inti masalah** : Sinyal yang ditangkap master itu istilahnya sensitif. Ketemu glitch sedikit saja bisa salah tangkap. Seperti hubungan manusia. ğŸ˜¢


<img src="https://i.ibb.co/hWqh6Gf/D-Flip-Flop.png" alt="D-Flip-Flop" border="0">

**Inti solusi** : Master diganti dengan D-Latch. Flip-flop evolved menjadi **Edge Triggered**, yang artinya sensitif terhadap perubahan clock (0 -> 1 atau sebaliknya), bukan selama kondisi clock high atau low.

## 3. Sequential Circuit Analysis

### Circuit Model

<img src="https://i.ibb.co/7CZYcq8/Moore.jpg" alt="Moore" border="0">
Contoh Diagram Moore dari counter 0 hingga 7.

- Moore, yaitu saat outputnya dipengaruhi oleh state saja. Ciri-cirinya : Statenya banyak, outputnya tidak ada komponen input baru, selalu memakai state lama. Vertex diagramnya ada state dan output.

<img src="https://i.ibb.co/Hh2gLyn/Mealy.png" alt="Mealy" border="0">
Contoh Diagram Mealy dari 101011 Recognizer

- Mealy, sebaliknya. Vertex diagramnya state saja, tapi panahnya ada output. Vertexnya lebih sedikit

- Untuk merubah Moore ke Mealy, bisa dilakukan kompresi terhadap beberapa state ekuivalen.
- Untuk merubah Mealy ke Moore bisa dilakukan ekstensi vertex yang outputnya bisa berbeda (Banyak-banyak latihan soal kuis dan PR untuk mengerti intuisinya, saran bacaan : PR 5, kuis 5)

### State Table

<img src="https://i.ibb.co/5MZh9Dc/State-Table.png" alt="State-Table" border="0">

Perhatikan bahwa tabel diatas merupakan contoh state table Mealy. Karena perhatikan state B memiliki 2 output berbeda. Sehingga pasti input x pasti akan memengaruhi output. **Saran latihan : Lab 6**

<img src="https://i.ibb.co/k8RbQph/State-Table-Moore.jpg" alt="State-Table-Moore" border="0">

**Moore State Table Lab 6**

## 4. Sequential Circuit Design

### Specification

- Jelaskan states, variabel input, output, keinginan soal, dan flip-flop apa saja yang akan digunakan


### Formulation

- Tentukan apakah lebih cocok Mealy/Moore, Buat state diagram, Buat state table.

### State Assignment

- State table bahasa manusia, dirubah menjadi binary. Ada tiga cara :
  - One hot assignment, itu setiap state diberikan satu bit. Contoh :
    - A - 0001
    - B - 0010
    - C - 0100
    - D - 1000
  - Counting order Assignment
    - A - 00
    - B - 01
    - C - 10
    - D - 11
  - Gray code Assignment
    - A - 00
    - B - 01
    - C - 11
    - D - 10

### Making Equations

- Mencari persamaan dari hasil state assignment. Apabila menggunakan one hot, bisa lebih gampang mencarinya. Selain itu, gunakan **K-Maps**

### Optimization

- Optimisasi persamaan yang ribet, jadi singkat.

### Technology Mapping

- Buat sirkuitnya

### Verification

- Jalankan sirkuitnya, dan pastikan sesuai dengan spesifikasi

### Profit

## 5. More Flip-Flops and Excitation Table

Diperkenalkan J-K Flip Flops. (J-K bukan kepanjangan dari Just Kidding, tapi Jack-Kilby) Intinya sama dengan S-R, tapi saat J = 1, dan K = 1 akan memflip, atau mengomplement.

Diperkenalkan T Flip Flops. T = 0, tidak berganti, T = 1, mengomplemen.

Excitation Table itu pada intinya kita ingin mengetahui Fungsi (S-R, D, J-K, T) yang sesuai apabila kita tahu input dan outputnya.

Misal, apabila Input = 1, dan output = 0, pada J-K Flip FLop pasti hanya ada 2 kemungkinan, bisa saja 1 direset menjadi 0, atau 1 di komplemen menjadi 0

J - K bisa **0 - 1** (Reset)  
J - K bisa **1 - 1** (Komplemen)

Sehingga bisa ditulis **X - 1**