Classic Timing Analyzer report for pwm
Tue Sep 17 08:49:40 2024
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk_50mhz'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                       ;
+------------------------------+-------+---------------+------------------------------------------------+---------------+---------------+------------+-----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From          ; To            ; From Clock ; To Clock  ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+---------------+---------------+------------+-----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.663 ns                                       ; Nfreq[7]      ; compteur_f[2] ; --         ; clk_50mhz ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.497 ns                                      ; compteur_f[1] ; pwm_out       ; clk_50mhz  ; --        ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 9.074 ns                                       ; duty[0]       ; pwm_out       ; --         ; --        ; 0            ;
; Worst-case th                ; N/A   ; None          ; -4.770 ns                                      ; Nfreq[6]      ; compteur_f[2] ; --         ; clk_50mhz ; 0            ;
; Clock Setup: 'clk_50mhz'     ; N/A   ; None          ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[0] ; compteur_f[2] ; clk_50mhz  ; clk_50mhz ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;               ;               ;            ;           ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+---------------+---------------+------------+-----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_50mhz       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_50mhz'                                                                                                                                                                            ;
+-------+------------------------------------------------+---------------+---------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From          ; To            ; From Clock ; To Clock  ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------------+---------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[0] ; compteur_f[7] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.119 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[0] ; compteur_f[6] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.119 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[0] ; compteur_f[1] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.119 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[0] ; compteur_f[0] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.119 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[0] ; compteur_f[5] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.119 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[0] ; compteur_f[4] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.119 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[0] ; compteur_f[3] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.119 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[0] ; compteur_f[2] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.119 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[7] ; compteur_f[7] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.025 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[7] ; compteur_f[6] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.025 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[7] ; compteur_f[1] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.025 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[7] ; compteur_f[0] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.025 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[7] ; compteur_f[5] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.025 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[7] ; compteur_f[4] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.025 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[7] ; compteur_f[3] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.025 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[7] ; compteur_f[2] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 2.025 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[1] ; compteur_f[7] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.889 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[1] ; compteur_f[6] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.889 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[1] ; compteur_f[1] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.889 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[1] ; compteur_f[0] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.889 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[1] ; compteur_f[5] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.889 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[1] ; compteur_f[4] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.889 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[1] ; compteur_f[3] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.889 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[1] ; compteur_f[2] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.889 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[4] ; compteur_f[7] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[4] ; compteur_f[6] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[4] ; compteur_f[1] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[4] ; compteur_f[0] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[4] ; compteur_f[5] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[4] ; compteur_f[4] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[4] ; compteur_f[3] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[4] ; compteur_f[2] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.882 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[5] ; compteur_f[7] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.859 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[5] ; compteur_f[6] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.859 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[5] ; compteur_f[1] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.859 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[5] ; compteur_f[0] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.859 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[5] ; compteur_f[5] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.859 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[5] ; compteur_f[4] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.859 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[5] ; compteur_f[3] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.859 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[5] ; compteur_f[2] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.859 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[3] ; compteur_f[7] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[3] ; compteur_f[6] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[3] ; compteur_f[1] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[3] ; compteur_f[0] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[3] ; compteur_f[5] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[3] ; compteur_f[4] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[3] ; compteur_f[3] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[3] ; compteur_f[2] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[2] ; compteur_f[7] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[2] ; compteur_f[6] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[2] ; compteur_f[1] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[2] ; compteur_f[0] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[2] ; compteur_f[5] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[2] ; compteur_f[4] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[2] ; compteur_f[3] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[2] ; compteur_f[2] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.748 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[6] ; compteur_f[7] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.618 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[6] ; compteur_f[6] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.618 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[6] ; compteur_f[1] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.618 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[6] ; compteur_f[0] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.618 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[6] ; compteur_f[5] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.618 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[6] ; compteur_f[4] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.618 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[6] ; compteur_f[3] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.618 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur_f[6] ; compteur_f[2] ; clk_50mhz  ; clk_50mhz ; None                        ; None                      ; 1.618 ns                ;
+-------+------------------------------------------------+---------------+---------------+------------+-----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------+
; tsu                                                                      ;
+-------+--------------+------------+----------+---------------+-----------+
; Slack ; Required tsu ; Actual tsu ; From     ; To            ; To Clock  ;
+-------+--------------+------------+----------+---------------+-----------+
; N/A   ; None         ; 5.663 ns   ; Nfreq[7] ; compteur_f[7] ; clk_50mhz ;
; N/A   ; None         ; 5.663 ns   ; Nfreq[7] ; compteur_f[6] ; clk_50mhz ;
; N/A   ; None         ; 5.663 ns   ; Nfreq[7] ; compteur_f[1] ; clk_50mhz ;
; N/A   ; None         ; 5.663 ns   ; Nfreq[7] ; compteur_f[0] ; clk_50mhz ;
; N/A   ; None         ; 5.663 ns   ; Nfreq[7] ; compteur_f[5] ; clk_50mhz ;
; N/A   ; None         ; 5.663 ns   ; Nfreq[7] ; compteur_f[4] ; clk_50mhz ;
; N/A   ; None         ; 5.663 ns   ; Nfreq[7] ; compteur_f[3] ; clk_50mhz ;
; N/A   ; None         ; 5.663 ns   ; Nfreq[7] ; compteur_f[2] ; clk_50mhz ;
; N/A   ; None         ; 5.633 ns   ; Nfreq[1] ; compteur_f[7] ; clk_50mhz ;
; N/A   ; None         ; 5.633 ns   ; Nfreq[1] ; compteur_f[6] ; clk_50mhz ;
; N/A   ; None         ; 5.633 ns   ; Nfreq[1] ; compteur_f[1] ; clk_50mhz ;
; N/A   ; None         ; 5.633 ns   ; Nfreq[1] ; compteur_f[0] ; clk_50mhz ;
; N/A   ; None         ; 5.633 ns   ; Nfreq[1] ; compteur_f[5] ; clk_50mhz ;
; N/A   ; None         ; 5.633 ns   ; Nfreq[1] ; compteur_f[4] ; clk_50mhz ;
; N/A   ; None         ; 5.633 ns   ; Nfreq[1] ; compteur_f[3] ; clk_50mhz ;
; N/A   ; None         ; 5.633 ns   ; Nfreq[1] ; compteur_f[2] ; clk_50mhz ;
; N/A   ; None         ; 5.467 ns   ; Nfreq[3] ; compteur_f[7] ; clk_50mhz ;
; N/A   ; None         ; 5.467 ns   ; Nfreq[3] ; compteur_f[6] ; clk_50mhz ;
; N/A   ; None         ; 5.467 ns   ; Nfreq[3] ; compteur_f[1] ; clk_50mhz ;
; N/A   ; None         ; 5.467 ns   ; Nfreq[3] ; compteur_f[0] ; clk_50mhz ;
; N/A   ; None         ; 5.467 ns   ; Nfreq[3] ; compteur_f[5] ; clk_50mhz ;
; N/A   ; None         ; 5.467 ns   ; Nfreq[3] ; compteur_f[4] ; clk_50mhz ;
; N/A   ; None         ; 5.467 ns   ; Nfreq[3] ; compteur_f[3] ; clk_50mhz ;
; N/A   ; None         ; 5.467 ns   ; Nfreq[3] ; compteur_f[2] ; clk_50mhz ;
; N/A   ; None         ; 5.336 ns   ; Nfreq[5] ; compteur_f[7] ; clk_50mhz ;
; N/A   ; None         ; 5.336 ns   ; Nfreq[5] ; compteur_f[6] ; clk_50mhz ;
; N/A   ; None         ; 5.336 ns   ; Nfreq[5] ; compteur_f[1] ; clk_50mhz ;
; N/A   ; None         ; 5.336 ns   ; Nfreq[5] ; compteur_f[0] ; clk_50mhz ;
; N/A   ; None         ; 5.336 ns   ; Nfreq[5] ; compteur_f[5] ; clk_50mhz ;
; N/A   ; None         ; 5.336 ns   ; Nfreq[5] ; compteur_f[4] ; clk_50mhz ;
; N/A   ; None         ; 5.336 ns   ; Nfreq[5] ; compteur_f[3] ; clk_50mhz ;
; N/A   ; None         ; 5.336 ns   ; Nfreq[5] ; compteur_f[2] ; clk_50mhz ;
; N/A   ; None         ; 5.327 ns   ; Nfreq[2] ; compteur_f[7] ; clk_50mhz ;
; N/A   ; None         ; 5.327 ns   ; Nfreq[2] ; compteur_f[6] ; clk_50mhz ;
; N/A   ; None         ; 5.327 ns   ; Nfreq[2] ; compteur_f[1] ; clk_50mhz ;
; N/A   ; None         ; 5.327 ns   ; Nfreq[2] ; compteur_f[0] ; clk_50mhz ;
; N/A   ; None         ; 5.327 ns   ; Nfreq[2] ; compteur_f[5] ; clk_50mhz ;
; N/A   ; None         ; 5.327 ns   ; Nfreq[2] ; compteur_f[4] ; clk_50mhz ;
; N/A   ; None         ; 5.327 ns   ; Nfreq[2] ; compteur_f[3] ; clk_50mhz ;
; N/A   ; None         ; 5.327 ns   ; Nfreq[2] ; compteur_f[2] ; clk_50mhz ;
; N/A   ; None         ; 5.280 ns   ; Nfreq[0] ; compteur_f[7] ; clk_50mhz ;
; N/A   ; None         ; 5.280 ns   ; Nfreq[0] ; compteur_f[6] ; clk_50mhz ;
; N/A   ; None         ; 5.280 ns   ; Nfreq[0] ; compteur_f[1] ; clk_50mhz ;
; N/A   ; None         ; 5.280 ns   ; Nfreq[0] ; compteur_f[0] ; clk_50mhz ;
; N/A   ; None         ; 5.280 ns   ; Nfreq[0] ; compteur_f[5] ; clk_50mhz ;
; N/A   ; None         ; 5.280 ns   ; Nfreq[0] ; compteur_f[4] ; clk_50mhz ;
; N/A   ; None         ; 5.280 ns   ; Nfreq[0] ; compteur_f[3] ; clk_50mhz ;
; N/A   ; None         ; 5.280 ns   ; Nfreq[0] ; compteur_f[2] ; clk_50mhz ;
; N/A   ; None         ; 5.150 ns   ; Nfreq[4] ; compteur_f[7] ; clk_50mhz ;
; N/A   ; None         ; 5.150 ns   ; Nfreq[4] ; compteur_f[6] ; clk_50mhz ;
; N/A   ; None         ; 5.150 ns   ; Nfreq[4] ; compteur_f[1] ; clk_50mhz ;
; N/A   ; None         ; 5.150 ns   ; Nfreq[4] ; compteur_f[0] ; clk_50mhz ;
; N/A   ; None         ; 5.150 ns   ; Nfreq[4] ; compteur_f[5] ; clk_50mhz ;
; N/A   ; None         ; 5.150 ns   ; Nfreq[4] ; compteur_f[4] ; clk_50mhz ;
; N/A   ; None         ; 5.150 ns   ; Nfreq[4] ; compteur_f[3] ; clk_50mhz ;
; N/A   ; None         ; 5.150 ns   ; Nfreq[4] ; compteur_f[2] ; clk_50mhz ;
; N/A   ; None         ; 5.000 ns   ; Nfreq[6] ; compteur_f[7] ; clk_50mhz ;
; N/A   ; None         ; 5.000 ns   ; Nfreq[6] ; compteur_f[6] ; clk_50mhz ;
; N/A   ; None         ; 5.000 ns   ; Nfreq[6] ; compteur_f[1] ; clk_50mhz ;
; N/A   ; None         ; 5.000 ns   ; Nfreq[6] ; compteur_f[0] ; clk_50mhz ;
; N/A   ; None         ; 5.000 ns   ; Nfreq[6] ; compteur_f[5] ; clk_50mhz ;
; N/A   ; None         ; 5.000 ns   ; Nfreq[6] ; compteur_f[4] ; clk_50mhz ;
; N/A   ; None         ; 5.000 ns   ; Nfreq[6] ; compteur_f[3] ; clk_50mhz ;
; N/A   ; None         ; 5.000 ns   ; Nfreq[6] ; compteur_f[2] ; clk_50mhz ;
+-------+--------------+------------+----------+---------------+-----------+


+--------------------------------------------------------------------------+
; tco                                                                      ;
+-------+--------------+------------+---------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From          ; To      ; From Clock ;
+-------+--------------+------------+---------------+---------+------------+
; N/A   ; None         ; 10.497 ns  ; compteur_f[1] ; pwm_out ; clk_50mhz  ;
; N/A   ; None         ; 10.346 ns  ; compteur_f[0] ; pwm_out ; clk_50mhz  ;
; N/A   ; None         ; 10.162 ns  ; compteur_f[2] ; pwm_out ; clk_50mhz  ;
; N/A   ; None         ; 10.131 ns  ; compteur_f[3] ; pwm_out ; clk_50mhz  ;
; N/A   ; None         ; 10.057 ns  ; compteur_f[6] ; pwm_out ; clk_50mhz  ;
; N/A   ; None         ; 9.936 ns   ; compteur_f[4] ; pwm_out ; clk_50mhz  ;
; N/A   ; None         ; 9.877 ns   ; compteur_f[5] ; pwm_out ; clk_50mhz  ;
; N/A   ; None         ; 9.409 ns   ; compteur_f[7] ; pwm_out ; clk_50mhz  ;
+-------+--------------+------------+---------------+---------+------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+---------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To      ;
+-------+-------------------+-----------------+---------+---------+
; N/A   ; None              ; 9.074 ns        ; duty[0] ; pwm_out ;
; N/A   ; None              ; 8.995 ns        ; duty[2] ; pwm_out ;
; N/A   ; None              ; 8.978 ns        ; duty[1] ; pwm_out ;
; N/A   ; None              ; 8.894 ns        ; duty[3] ; pwm_out ;
; N/A   ; None              ; 8.678 ns        ; duty[4] ; pwm_out ;
; N/A   ; None              ; 8.655 ns        ; duty[5] ; pwm_out ;
; N/A   ; None              ; 8.554 ns        ; duty[6] ; pwm_out ;
; N/A   ; None              ; 8.075 ns        ; duty[7] ; pwm_out ;
+-------+-------------------+-----------------+---------+---------+


+--------------------------------------------------------------------------------+
; th                                                                             ;
+---------------+-------------+-----------+----------+---------------+-----------+
; Minimum Slack ; Required th ; Actual th ; From     ; To            ; To Clock  ;
+---------------+-------------+-----------+----------+---------------+-----------+
; N/A           ; None        ; -4.770 ns ; Nfreq[6] ; compteur_f[7] ; clk_50mhz ;
; N/A           ; None        ; -4.770 ns ; Nfreq[6] ; compteur_f[6] ; clk_50mhz ;
; N/A           ; None        ; -4.770 ns ; Nfreq[6] ; compteur_f[1] ; clk_50mhz ;
; N/A           ; None        ; -4.770 ns ; Nfreq[6] ; compteur_f[0] ; clk_50mhz ;
; N/A           ; None        ; -4.770 ns ; Nfreq[6] ; compteur_f[5] ; clk_50mhz ;
; N/A           ; None        ; -4.770 ns ; Nfreq[6] ; compteur_f[4] ; clk_50mhz ;
; N/A           ; None        ; -4.770 ns ; Nfreq[6] ; compteur_f[3] ; clk_50mhz ;
; N/A           ; None        ; -4.770 ns ; Nfreq[6] ; compteur_f[2] ; clk_50mhz ;
; N/A           ; None        ; -4.920 ns ; Nfreq[4] ; compteur_f[7] ; clk_50mhz ;
; N/A           ; None        ; -4.920 ns ; Nfreq[4] ; compteur_f[6] ; clk_50mhz ;
; N/A           ; None        ; -4.920 ns ; Nfreq[4] ; compteur_f[1] ; clk_50mhz ;
; N/A           ; None        ; -4.920 ns ; Nfreq[4] ; compteur_f[0] ; clk_50mhz ;
; N/A           ; None        ; -4.920 ns ; Nfreq[4] ; compteur_f[5] ; clk_50mhz ;
; N/A           ; None        ; -4.920 ns ; Nfreq[4] ; compteur_f[4] ; clk_50mhz ;
; N/A           ; None        ; -4.920 ns ; Nfreq[4] ; compteur_f[3] ; clk_50mhz ;
; N/A           ; None        ; -4.920 ns ; Nfreq[4] ; compteur_f[2] ; clk_50mhz ;
; N/A           ; None        ; -5.050 ns ; Nfreq[0] ; compteur_f[7] ; clk_50mhz ;
; N/A           ; None        ; -5.050 ns ; Nfreq[0] ; compteur_f[6] ; clk_50mhz ;
; N/A           ; None        ; -5.050 ns ; Nfreq[0] ; compteur_f[1] ; clk_50mhz ;
; N/A           ; None        ; -5.050 ns ; Nfreq[0] ; compteur_f[0] ; clk_50mhz ;
; N/A           ; None        ; -5.050 ns ; Nfreq[0] ; compteur_f[5] ; clk_50mhz ;
; N/A           ; None        ; -5.050 ns ; Nfreq[0] ; compteur_f[4] ; clk_50mhz ;
; N/A           ; None        ; -5.050 ns ; Nfreq[0] ; compteur_f[3] ; clk_50mhz ;
; N/A           ; None        ; -5.050 ns ; Nfreq[0] ; compteur_f[2] ; clk_50mhz ;
; N/A           ; None        ; -5.097 ns ; Nfreq[2] ; compteur_f[7] ; clk_50mhz ;
; N/A           ; None        ; -5.097 ns ; Nfreq[2] ; compteur_f[6] ; clk_50mhz ;
; N/A           ; None        ; -5.097 ns ; Nfreq[2] ; compteur_f[1] ; clk_50mhz ;
; N/A           ; None        ; -5.097 ns ; Nfreq[2] ; compteur_f[0] ; clk_50mhz ;
; N/A           ; None        ; -5.097 ns ; Nfreq[2] ; compteur_f[5] ; clk_50mhz ;
; N/A           ; None        ; -5.097 ns ; Nfreq[2] ; compteur_f[4] ; clk_50mhz ;
; N/A           ; None        ; -5.097 ns ; Nfreq[2] ; compteur_f[3] ; clk_50mhz ;
; N/A           ; None        ; -5.097 ns ; Nfreq[2] ; compteur_f[2] ; clk_50mhz ;
; N/A           ; None        ; -5.106 ns ; Nfreq[5] ; compteur_f[7] ; clk_50mhz ;
; N/A           ; None        ; -5.106 ns ; Nfreq[5] ; compteur_f[6] ; clk_50mhz ;
; N/A           ; None        ; -5.106 ns ; Nfreq[5] ; compteur_f[1] ; clk_50mhz ;
; N/A           ; None        ; -5.106 ns ; Nfreq[5] ; compteur_f[0] ; clk_50mhz ;
; N/A           ; None        ; -5.106 ns ; Nfreq[5] ; compteur_f[5] ; clk_50mhz ;
; N/A           ; None        ; -5.106 ns ; Nfreq[5] ; compteur_f[4] ; clk_50mhz ;
; N/A           ; None        ; -5.106 ns ; Nfreq[5] ; compteur_f[3] ; clk_50mhz ;
; N/A           ; None        ; -5.106 ns ; Nfreq[5] ; compteur_f[2] ; clk_50mhz ;
; N/A           ; None        ; -5.237 ns ; Nfreq[3] ; compteur_f[7] ; clk_50mhz ;
; N/A           ; None        ; -5.237 ns ; Nfreq[3] ; compteur_f[6] ; clk_50mhz ;
; N/A           ; None        ; -5.237 ns ; Nfreq[3] ; compteur_f[1] ; clk_50mhz ;
; N/A           ; None        ; -5.237 ns ; Nfreq[3] ; compteur_f[0] ; clk_50mhz ;
; N/A           ; None        ; -5.237 ns ; Nfreq[3] ; compteur_f[5] ; clk_50mhz ;
; N/A           ; None        ; -5.237 ns ; Nfreq[3] ; compteur_f[4] ; clk_50mhz ;
; N/A           ; None        ; -5.237 ns ; Nfreq[3] ; compteur_f[3] ; clk_50mhz ;
; N/A           ; None        ; -5.237 ns ; Nfreq[3] ; compteur_f[2] ; clk_50mhz ;
; N/A           ; None        ; -5.403 ns ; Nfreq[1] ; compteur_f[7] ; clk_50mhz ;
; N/A           ; None        ; -5.403 ns ; Nfreq[1] ; compteur_f[6] ; clk_50mhz ;
; N/A           ; None        ; -5.403 ns ; Nfreq[1] ; compteur_f[1] ; clk_50mhz ;
; N/A           ; None        ; -5.403 ns ; Nfreq[1] ; compteur_f[0] ; clk_50mhz ;
; N/A           ; None        ; -5.403 ns ; Nfreq[1] ; compteur_f[5] ; clk_50mhz ;
; N/A           ; None        ; -5.403 ns ; Nfreq[1] ; compteur_f[4] ; clk_50mhz ;
; N/A           ; None        ; -5.403 ns ; Nfreq[1] ; compteur_f[3] ; clk_50mhz ;
; N/A           ; None        ; -5.403 ns ; Nfreq[1] ; compteur_f[2] ; clk_50mhz ;
; N/A           ; None        ; -5.433 ns ; Nfreq[7] ; compteur_f[7] ; clk_50mhz ;
; N/A           ; None        ; -5.433 ns ; Nfreq[7] ; compteur_f[6] ; clk_50mhz ;
; N/A           ; None        ; -5.433 ns ; Nfreq[7] ; compteur_f[1] ; clk_50mhz ;
; N/A           ; None        ; -5.433 ns ; Nfreq[7] ; compteur_f[0] ; clk_50mhz ;
; N/A           ; None        ; -5.433 ns ; Nfreq[7] ; compteur_f[5] ; clk_50mhz ;
; N/A           ; None        ; -5.433 ns ; Nfreq[7] ; compteur_f[4] ; clk_50mhz ;
; N/A           ; None        ; -5.433 ns ; Nfreq[7] ; compteur_f[3] ; clk_50mhz ;
; N/A           ; None        ; -5.433 ns ; Nfreq[7] ; compteur_f[2] ; clk_50mhz ;
+---------------+-------------+-----------+----------+---------------+-----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Sep 17 08:49:40 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off pwm -c pwm --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_50mhz" is an undefined clock
Info: Clock "clk_50mhz" Internal fmax is restricted to 420.17 MHz between source register "compteur_f[0]" and destination register "compteur_f[7]"
    Info: fmax restricted to clock pin edge rate 2.38 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.119 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y20_N1; Fanout = 4; REG Node = 'compteur_f[0]'
            Info: 2: + IC(0.320 ns) + CELL(0.420 ns) = 0.740 ns; Loc. = LCCOMB_X34_Y20_N26; Fanout = 1; COMB Node = 'Equal0~1'
            Info: 3: + IC(0.244 ns) + CELL(0.393 ns) = 1.377 ns; Loc. = LCCOMB_X34_Y20_N24; Fanout = 8; COMB Node = 'Equal0~4'
            Info: 4: + IC(0.232 ns) + CELL(0.510 ns) = 2.119 ns; Loc. = LCFF_X34_Y20_N15; Fanout = 3; REG Node = 'compteur_f[7]'
            Info: Total cell delay = 1.323 ns ( 62.44 % )
            Info: Total interconnect delay = 0.796 ns ( 37.56 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk_50mhz" to destination register is 2.633 ns
                Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 1; CLK Node = 'clk_50mhz'
                Info: 2: + IC(0.113 ns) + CELL(0.000 ns) = 1.092 ns; Loc. = CLKCTRL_G11; Fanout = 8; COMB Node = 'clk_50mhz~clkctrl'
                Info: 3: + IC(1.004 ns) + CELL(0.537 ns) = 2.633 ns; Loc. = LCFF_X34_Y20_N15; Fanout = 3; REG Node = 'compteur_f[7]'
                Info: Total cell delay = 1.516 ns ( 57.58 % )
                Info: Total interconnect delay = 1.117 ns ( 42.42 % )
            Info: - Longest clock path from clock "clk_50mhz" to source register is 2.633 ns
                Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 1; CLK Node = 'clk_50mhz'
                Info: 2: + IC(0.113 ns) + CELL(0.000 ns) = 1.092 ns; Loc. = CLKCTRL_G11; Fanout = 8; COMB Node = 'clk_50mhz~clkctrl'
                Info: 3: + IC(1.004 ns) + CELL(0.537 ns) = 2.633 ns; Loc. = LCFF_X34_Y20_N1; Fanout = 4; REG Node = 'compteur_f[0]'
                Info: Total cell delay = 1.516 ns ( 57.58 % )
                Info: Total interconnect delay = 1.117 ns ( 42.42 % )
        Info: + Micro clock to output delay of source is 0.250 ns
        Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "compteur_f[7]" (data pin = "Nfreq[7]", clock pin = "clk_50mhz") is 5.663 ns
    Info: + Longest pin to register delay is 8.332 ns
        Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_M24; Fanout = 1; PIN Node = 'Nfreq[7]'
        Info: 2: + IC(5.623 ns) + CELL(0.438 ns) = 6.913 ns; Loc. = LCCOMB_X34_Y20_N16; Fanout = 1; COMB Node = 'Equal0~0'
        Info: 3: + IC(0.267 ns) + CELL(0.410 ns) = 7.590 ns; Loc. = LCCOMB_X34_Y20_N24; Fanout = 8; COMB Node = 'Equal0~4'
        Info: 4: + IC(0.232 ns) + CELL(0.510 ns) = 8.332 ns; Loc. = LCFF_X34_Y20_N15; Fanout = 3; REG Node = 'compteur_f[7]'
        Info: Total cell delay = 2.210 ns ( 26.52 % )
        Info: Total interconnect delay = 6.122 ns ( 73.48 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_50mhz" to destination register is 2.633 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 1; CLK Node = 'clk_50mhz'
        Info: 2: + IC(0.113 ns) + CELL(0.000 ns) = 1.092 ns; Loc. = CLKCTRL_G11; Fanout = 8; COMB Node = 'clk_50mhz~clkctrl'
        Info: 3: + IC(1.004 ns) + CELL(0.537 ns) = 2.633 ns; Loc. = LCFF_X34_Y20_N15; Fanout = 3; REG Node = 'compteur_f[7]'
        Info: Total cell delay = 1.516 ns ( 57.58 % )
        Info: Total interconnect delay = 1.117 ns ( 42.42 % )
Info: tco from clock "clk_50mhz" to destination pin "pwm_out" through register "compteur_f[1]" is 10.497 ns
    Info: + Longest clock path from clock "clk_50mhz" to source register is 2.633 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 1; CLK Node = 'clk_50mhz'
        Info: 2: + IC(0.113 ns) + CELL(0.000 ns) = 1.092 ns; Loc. = CLKCTRL_G11; Fanout = 8; COMB Node = 'clk_50mhz~clkctrl'
        Info: 3: + IC(1.004 ns) + CELL(0.537 ns) = 2.633 ns; Loc. = LCFF_X34_Y20_N3; Fanout = 4; REG Node = 'compteur_f[1]'
        Info: Total cell delay = 1.516 ns ( 57.58 % )
        Info: Total interconnect delay = 1.117 ns ( 42.42 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 7.614 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y20_N3; Fanout = 4; REG Node = 'compteur_f[1]'
        Info: 2: + IC(1.013 ns) + CELL(0.414 ns) = 1.427 ns; Loc. = LCCOMB_X34_Y21_N10; Fanout = 1; COMB Node = 'LessThan0~3'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 1.498 ns; Loc. = LCCOMB_X34_Y21_N12; Fanout = 1; COMB Node = 'LessThan0~5'
        Info: 4: + IC(0.000 ns) + CELL(0.159 ns) = 1.657 ns; Loc. = LCCOMB_X34_Y21_N14; Fanout = 1; COMB Node = 'LessThan0~7'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.728 ns; Loc. = LCCOMB_X34_Y21_N16; Fanout = 1; COMB Node = 'LessThan0~9'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.799 ns; Loc. = LCCOMB_X34_Y21_N18; Fanout = 1; COMB Node = 'LessThan0~11'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.870 ns; Loc. = LCCOMB_X34_Y21_N20; Fanout = 1; COMB Node = 'LessThan0~13'
        Info: 8: + IC(0.000 ns) + CELL(0.410 ns) = 2.280 ns; Loc. = LCCOMB_X34_Y21_N22; Fanout = 1; COMB Node = 'LessThan0~14'
        Info: 9: + IC(2.672 ns) + CELL(2.662 ns) = 7.614 ns; Loc. = PIN_D25; Fanout = 0; PIN Node = 'pwm_out'
        Info: Total cell delay = 3.929 ns ( 51.60 % )
        Info: Total interconnect delay = 3.685 ns ( 48.40 % )
Info: Longest tpd from source pin "duty[0]" to destination pin "pwm_out" is 9.074 ns
    Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N25; Fanout = 1; PIN Node = 'duty[0]'
    Info: 2: + IC(1.424 ns) + CELL(0.393 ns) = 2.816 ns; Loc. = LCCOMB_X34_Y21_N8; Fanout = 1; COMB Node = 'LessThan0~1'
    Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 2.887 ns; Loc. = LCCOMB_X34_Y21_N10; Fanout = 1; COMB Node = 'LessThan0~3'
    Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 2.958 ns; Loc. = LCCOMB_X34_Y21_N12; Fanout = 1; COMB Node = 'LessThan0~5'
    Info: 5: + IC(0.000 ns) + CELL(0.159 ns) = 3.117 ns; Loc. = LCCOMB_X34_Y21_N14; Fanout = 1; COMB Node = 'LessThan0~7'
    Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 3.188 ns; Loc. = LCCOMB_X34_Y21_N16; Fanout = 1; COMB Node = 'LessThan0~9'
    Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 3.259 ns; Loc. = LCCOMB_X34_Y21_N18; Fanout = 1; COMB Node = 'LessThan0~11'
    Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 3.330 ns; Loc. = LCCOMB_X34_Y21_N20; Fanout = 1; COMB Node = 'LessThan0~13'
    Info: 9: + IC(0.000 ns) + CELL(0.410 ns) = 3.740 ns; Loc. = LCCOMB_X34_Y21_N22; Fanout = 1; COMB Node = 'LessThan0~14'
    Info: 10: + IC(2.672 ns) + CELL(2.662 ns) = 9.074 ns; Loc. = PIN_D25; Fanout = 0; PIN Node = 'pwm_out'
    Info: Total cell delay = 4.978 ns ( 54.86 % )
    Info: Total interconnect delay = 4.096 ns ( 45.14 % )
Info: th for register "compteur_f[7]" (data pin = "Nfreq[6]", clock pin = "clk_50mhz") is -4.770 ns
    Info: + Longest clock path from clock "clk_50mhz" to destination register is 2.633 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 1; CLK Node = 'clk_50mhz'
        Info: 2: + IC(0.113 ns) + CELL(0.000 ns) = 1.092 ns; Loc. = CLKCTRL_G11; Fanout = 8; COMB Node = 'clk_50mhz~clkctrl'
        Info: 3: + IC(1.004 ns) + CELL(0.537 ns) = 2.633 ns; Loc. = LCFF_X34_Y20_N15; Fanout = 3; REG Node = 'compteur_f[7]'
        Info: Total cell delay = 1.516 ns ( 57.58 % )
        Info: Total interconnect delay = 1.117 ns ( 42.42 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 7.669 ns
        Info: 1: + IC(0.000 ns) + CELL(0.830 ns) = 0.830 ns; Loc. = PIN_F14; Fanout = 1; PIN Node = 'Nfreq[6]'
        Info: 2: + IC(5.291 ns) + CELL(0.410 ns) = 6.531 ns; Loc. = LCCOMB_X34_Y20_N22; Fanout = 1; COMB Node = 'Equal0~3'
        Info: 3: + IC(0.246 ns) + CELL(0.150 ns) = 6.927 ns; Loc. = LCCOMB_X34_Y20_N24; Fanout = 8; COMB Node = 'Equal0~4'
        Info: 4: + IC(0.232 ns) + CELL(0.510 ns) = 7.669 ns; Loc. = LCFF_X34_Y20_N15; Fanout = 3; REG Node = 'compteur_f[7]'
        Info: Total cell delay = 1.900 ns ( 24.78 % )
        Info: Total interconnect delay = 5.769 ns ( 75.22 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 186 megabytes
    Info: Processing ended: Tue Sep 17 08:49:40 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


