; ModuleID = '/llk/IR/drivers/clk/qcom/clk-alpha-pll.c_pt.bc'
source_filename = "../drivers/clk/qcom/clk-alpha-pll.c"
target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
target triple = "armv7-unknown-linux-gnueabi"

module asm ".syntax unified"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_regs:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_regs\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_regs:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_configure:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_configure\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_configure:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_fixed_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_fixed_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_fixed_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_huayra_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_huayra_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_huayra_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_hwfsm_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_hwfsm_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_hwfsm_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_fixed_trion_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_fixed_trion_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_fixed_trion_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_postdiv_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_postdiv_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_postdiv_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_postdiv_ro_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_postdiv_ro_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_postdiv_ro_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_fabia_pll_configure:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_fabia_pll_configure\22\09\09\09\09\09"
module asm "__kstrtabns_clk_fabia_pll_configure:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_fabia_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_fabia_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_fabia_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_fixed_fabia_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_fixed_fabia_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_fixed_fabia_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_postdiv_trion_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_postdiv_trion_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_postdiv_trion_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_postdiv_fabia_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_postdiv_fabia_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_postdiv_fabia_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_trion_pll_configure:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_trion_pll_configure\22\09\09\09\09\09"
module asm "__kstrtabns_clk_trion_pll_configure:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_trion_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_trion_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_trion_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_lucid_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_lucid_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_lucid_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_postdiv_lucid_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_postdiv_lucid_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_postdiv_lucid_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_agera_pll_configure:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_agera_pll_configure\22\09\09\09\09\09"
module asm "__kstrtabns_clk_agera_pll_configure:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_agera_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_agera_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_agera_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_lucid_5lpe_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_lucid_5lpe_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_lucid_5lpe_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_fixed_lucid_5lpe_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_fixed_lucid_5lpe_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_fixed_lucid_5lpe_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_postdiv_lucid_5lpe_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_postdiv_lucid_5lpe_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_postdiv_lucid_5lpe_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_zonda_pll_configure:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_zonda_pll_configure\22\09\09\09\09\09"
module asm "__kstrtabns_clk_zonda_pll_configure:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_zonda_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_zonda_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_zonda_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_fixed_lucid_evo_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_fixed_lucid_evo_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_fixed_lucid_evo_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"
module asm "\09.section \22__ksymtab_strings\22,\22aMS\22,%progbits,1\09"
module asm "__kstrtab_clk_alpha_pll_postdiv_lucid_evo_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22clk_alpha_pll_postdiv_lucid_evo_ops\22\09\09\09\09\09"
module asm "__kstrtabns_clk_alpha_pll_postdiv_lucid_evo_ops:\09\09\09\09\09"
module asm "\09.asciz \09\22\22\09\09\09\09\09"
module asm "\09.previous\09\09\09\09\09\09"

%struct.kernel_symbol = type { i32, ptr, ptr }
%struct.clk_ops = type { ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr, ptr }
%struct.arm_delay_ops = type { ptr, ptr, ptr, i32 }
%struct.clk_div_table = type { i32, i32 }
%struct.clk_alpha_pll = type { i32, ptr, ptr, i32, i8, %struct.clk_regmap }
%struct.clk_regmap = type { %struct.clk_hw, ptr, i32, i32, i8 }
%struct.clk_hw = type { ptr, ptr, ptr }
%struct.alpha_pll_config = type { i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32 }
%struct.pll_vco = type { i32, i32, i32 }

@clk_alpha_pll_regs = dso_local constant [8 x [17 x i8]] [[17 x i8] c"\04\00\08\0C\10\14\00\18\00\00\1C \00$\00\00\00", [17 x i8] c"\04\00\08\00\10\00\00\14\18\00\1C \00$\00\00\00", [17 x i8] c"\04\00\08\0C\10\00\00\18\00\00\1C\00\00$\00\00\00", [17 x i8] c"\04\00\00\00\0C\10\00\14\18\00\1C \00$,8\00", [17 x i8] c"\04\08@\00\0C\10\14\18\1C $(,08\00\00", [17 x i8] c"\04\00\08\00\0C\00\00\10\14\00\18\1C\00,\00\00\00", [17 x i8] c"\04\00\08\00\0C\00\00\10\14\18\1C $8(\00\00", [17 x i8] c"\10\00\14\00\18\1C\00 $(,04\0C\04\00\00"], align 1
@__kstrtab_clk_alpha_pll_regs = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_regs = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_regs = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_regs to i32), ptr @__kstrtab_clk_alpha_pll_regs, ptr @__kstrtabns_clk_alpha_pll_regs }, section "___ksymtab_gpl+clk_alpha_pll_regs", align 4
@__kstrtab_clk_alpha_pll_configure = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_configure = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_configure = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_configure to i32), ptr @__kstrtab_clk_alpha_pll_configure, ptr @__kstrtabns_clk_alpha_pll_configure }, section "___ksymtab_gpl+clk_alpha_pll_configure", align 4
@clk_alpha_pll_fixed_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_enable, ptr @clk_alpha_pll_disable, ptr @clk_alpha_pll_is_enabled, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_recalc_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_fixed_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_fixed_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_fixed_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_fixed_ops to i32), ptr @__kstrtab_clk_alpha_pll_fixed_ops, ptr @__kstrtabns_clk_alpha_pll_fixed_ops }, section "___ksymtab_gpl+clk_alpha_pll_fixed_ops", align 4
@clk_alpha_pll_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_enable, ptr @clk_alpha_pll_disable, ptr @clk_alpha_pll_is_enabled, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_ops to i32), ptr @__kstrtab_clk_alpha_pll_ops, ptr @__kstrtabns_clk_alpha_pll_ops }, section "___ksymtab_gpl+clk_alpha_pll_ops", align 4
@clk_alpha_pll_huayra_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_enable, ptr @clk_alpha_pll_disable, ptr @clk_alpha_pll_is_enabled, ptr null, ptr null, ptr null, ptr @alpha_pll_huayra_recalc_rate, ptr @alpha_pll_huayra_round_rate, ptr null, ptr null, ptr null, ptr @alpha_pll_huayra_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_huayra_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_huayra_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_huayra_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_huayra_ops to i32), ptr @__kstrtab_clk_alpha_pll_huayra_ops, ptr @__kstrtabns_clk_alpha_pll_huayra_ops }, section "___ksymtab_gpl+clk_alpha_pll_huayra_ops", align 4
@clk_alpha_pll_hwfsm_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_hwfsm_enable, ptr @clk_alpha_pll_hwfsm_disable, ptr @clk_alpha_pll_hwfsm_is_enabled, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_hwfsm_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_hwfsm_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_hwfsm_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_hwfsm_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_hwfsm_ops to i32), ptr @__kstrtab_clk_alpha_pll_hwfsm_ops, ptr @__kstrtabns_clk_alpha_pll_hwfsm_ops }, section "___ksymtab_gpl+clk_alpha_pll_hwfsm_ops", align 4
@clk_alpha_pll_fixed_trion_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr @clk_trion_pll_enable, ptr @clk_trion_pll_disable, ptr @clk_trion_pll_is_enabled, ptr null, ptr null, ptr null, ptr @clk_trion_pll_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_fixed_trion_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_fixed_trion_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_fixed_trion_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_fixed_trion_ops to i32), ptr @__kstrtab_clk_alpha_pll_fixed_trion_ops, ptr @__kstrtabns_clk_alpha_pll_fixed_trion_ops }, section "___ksymtab_gpl+clk_alpha_pll_fixed_trion_ops", align 4
@clk_alpha_pll_postdiv_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_postdiv_recalc_rate, ptr @clk_alpha_pll_postdiv_round_rate, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_postdiv_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_postdiv_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_postdiv_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_postdiv_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_postdiv_ops to i32), ptr @__kstrtab_clk_alpha_pll_postdiv_ops, ptr @__kstrtabns_clk_alpha_pll_postdiv_ops }, section "___ksymtab_gpl+clk_alpha_pll_postdiv_ops", align 4
@clk_alpha_pll_postdiv_ro_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_postdiv_recalc_rate, ptr @clk_alpha_pll_postdiv_round_ro_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_postdiv_ro_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_postdiv_ro_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_postdiv_ro_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_postdiv_ro_ops to i32), ptr @__kstrtab_clk_alpha_pll_postdiv_ro_ops, ptr @__kstrtabns_clk_alpha_pll_postdiv_ro_ops }, section "___ksymtab_gpl+clk_alpha_pll_postdiv_ro_ops", align 4
@__kstrtab_clk_fabia_pll_configure = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_fabia_pll_configure = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_fabia_pll_configure = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_fabia_pll_configure to i32), ptr @__kstrtab_clk_fabia_pll_configure, ptr @__kstrtabns_clk_fabia_pll_configure }, section "___ksymtab_gpl+clk_fabia_pll_configure", align 4
@clk_alpha_pll_fabia_ops = dso_local constant %struct.clk_ops { ptr @alpha_pll_fabia_prepare, ptr null, ptr null, ptr null, ptr @alpha_pll_fabia_enable, ptr @alpha_pll_fabia_disable, ptr @clk_alpha_pll_is_enabled, ptr null, ptr null, ptr null, ptr @alpha_pll_fabia_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr @alpha_pll_fabia_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_fabia_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_fabia_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_fabia_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_fabia_ops to i32), ptr @__kstrtab_clk_alpha_pll_fabia_ops, ptr @__kstrtabns_clk_alpha_pll_fabia_ops }, section "___ksymtab_gpl+clk_alpha_pll_fabia_ops", align 4
@clk_alpha_pll_fixed_fabia_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr @alpha_pll_fabia_enable, ptr @alpha_pll_fabia_disable, ptr @clk_alpha_pll_is_enabled, ptr null, ptr null, ptr null, ptr @alpha_pll_fabia_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_fixed_fabia_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_fixed_fabia_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_fixed_fabia_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_fixed_fabia_ops to i32), ptr @__kstrtab_clk_alpha_pll_fixed_fabia_ops, ptr @__kstrtabns_clk_alpha_pll_fixed_fabia_ops }, section "___ksymtab_gpl+clk_alpha_pll_fixed_fabia_ops", align 4
@clk_alpha_pll_postdiv_trion_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr @clk_trion_pll_postdiv_recalc_rate, ptr @clk_trion_pll_postdiv_round_rate, ptr null, ptr null, ptr null, ptr @clk_trion_pll_postdiv_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_postdiv_trion_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_postdiv_trion_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_postdiv_trion_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_postdiv_trion_ops to i32), ptr @__kstrtab_clk_alpha_pll_postdiv_trion_ops, ptr @__kstrtabns_clk_alpha_pll_postdiv_trion_ops }, section "___ksymtab_gpl+clk_alpha_pll_postdiv_trion_ops", align 4
@clk_alpha_pll_postdiv_fabia_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_postdiv_fabia_recalc_rate, ptr @clk_alpha_pll_postdiv_fabia_round_rate, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_postdiv_fabia_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_postdiv_fabia_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_postdiv_fabia_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_postdiv_fabia_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_postdiv_fabia_ops to i32), ptr @__kstrtab_clk_alpha_pll_postdiv_fabia_ops, ptr @__kstrtabns_clk_alpha_pll_postdiv_fabia_ops }, section "___ksymtab_gpl+clk_alpha_pll_postdiv_fabia_ops", align 4
@__kstrtab_clk_trion_pll_configure = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_trion_pll_configure = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_trion_pll_configure = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_trion_pll_configure to i32), ptr @__kstrtab_clk_trion_pll_configure, ptr @__kstrtabns_clk_trion_pll_configure }, section "___ksymtab_gpl+clk_trion_pll_configure", align 4
@clk_alpha_pll_trion_ops = dso_local constant %struct.clk_ops { ptr @alpha_pll_trion_prepare, ptr null, ptr null, ptr null, ptr @clk_trion_pll_enable, ptr @clk_trion_pll_disable, ptr @clk_trion_pll_is_enabled, ptr null, ptr null, ptr null, ptr @clk_trion_pll_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr @alpha_pll_trion_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_trion_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_trion_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_trion_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_trion_ops to i32), ptr @__kstrtab_clk_alpha_pll_trion_ops, ptr @__kstrtabns_clk_alpha_pll_trion_ops }, section "___ksymtab_gpl+clk_alpha_pll_trion_ops", align 4
@clk_alpha_pll_lucid_ops = dso_local constant %struct.clk_ops { ptr @alpha_pll_lucid_prepare, ptr null, ptr null, ptr null, ptr @clk_trion_pll_enable, ptr @clk_trion_pll_disable, ptr @clk_trion_pll_is_enabled, ptr null, ptr null, ptr null, ptr @clk_trion_pll_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr @alpha_pll_trion_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_lucid_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_lucid_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_lucid_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_lucid_ops to i32), ptr @__kstrtab_clk_alpha_pll_lucid_ops, ptr @__kstrtabns_clk_alpha_pll_lucid_ops }, section "___ksymtab_gpl+clk_alpha_pll_lucid_ops", align 4
@clk_alpha_pll_postdiv_lucid_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_postdiv_fabia_recalc_rate, ptr @clk_alpha_pll_postdiv_fabia_round_rate, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_postdiv_fabia_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_postdiv_lucid_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_postdiv_lucid_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_postdiv_lucid_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_postdiv_lucid_ops to i32), ptr @__kstrtab_clk_alpha_pll_postdiv_lucid_ops, ptr @__kstrtabns_clk_alpha_pll_postdiv_lucid_ops }, section "___ksymtab_gpl+clk_alpha_pll_postdiv_lucid_ops", align 4
@__kstrtab_clk_agera_pll_configure = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_agera_pll_configure = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_agera_pll_configure = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_agera_pll_configure to i32), ptr @__kstrtab_clk_agera_pll_configure, ptr @__kstrtabns_clk_agera_pll_configure }, section "___ksymtab_gpl+clk_agera_pll_configure", align 4
@clk_alpha_pll_agera_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_enable, ptr @clk_alpha_pll_disable, ptr @clk_alpha_pll_is_enabled, ptr null, ptr null, ptr null, ptr @alpha_pll_fabia_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_agera_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_agera_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_agera_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_agera_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_agera_ops to i32), ptr @__kstrtab_clk_alpha_pll_agera_ops, ptr @__kstrtabns_clk_alpha_pll_agera_ops }, section "___ksymtab_gpl+clk_alpha_pll_agera_ops", align 4
@clk_alpha_pll_lucid_5lpe_ops = dso_local constant %struct.clk_ops { ptr @alpha_pll_lucid_5lpe_prepare, ptr null, ptr null, ptr null, ptr @alpha_pll_lucid_5lpe_enable, ptr @alpha_pll_lucid_5lpe_disable, ptr @clk_trion_pll_is_enabled, ptr null, ptr null, ptr null, ptr @clk_trion_pll_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr @alpha_pll_lucid_5lpe_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_lucid_5lpe_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_lucid_5lpe_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_lucid_5lpe_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_lucid_5lpe_ops to i32), ptr @__kstrtab_clk_alpha_pll_lucid_5lpe_ops, ptr @__kstrtabns_clk_alpha_pll_lucid_5lpe_ops }, section "___ksymtab+clk_alpha_pll_lucid_5lpe_ops", align 4
@clk_alpha_pll_fixed_lucid_5lpe_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr @alpha_pll_lucid_5lpe_enable, ptr @alpha_pll_lucid_5lpe_disable, ptr @clk_trion_pll_is_enabled, ptr null, ptr null, ptr null, ptr @clk_trion_pll_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_fixed_lucid_5lpe_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_fixed_lucid_5lpe_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_fixed_lucid_5lpe_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_fixed_lucid_5lpe_ops to i32), ptr @__kstrtab_clk_alpha_pll_fixed_lucid_5lpe_ops, ptr @__kstrtabns_clk_alpha_pll_fixed_lucid_5lpe_ops }, section "___ksymtab+clk_alpha_pll_fixed_lucid_5lpe_ops", align 4
@clk_alpha_pll_postdiv_lucid_5lpe_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_postdiv_fabia_recalc_rate, ptr @clk_alpha_pll_postdiv_fabia_round_rate, ptr null, ptr null, ptr null, ptr @clk_lucid_5lpe_pll_postdiv_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_postdiv_lucid_5lpe_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_postdiv_lucid_5lpe_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_postdiv_lucid_5lpe_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_postdiv_lucid_5lpe_ops to i32), ptr @__kstrtab_clk_alpha_pll_postdiv_lucid_5lpe_ops, ptr @__kstrtabns_clk_alpha_pll_postdiv_lucid_5lpe_ops }, section "___ksymtab+clk_alpha_pll_postdiv_lucid_5lpe_ops", align 4
@__kstrtab_clk_zonda_pll_configure = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_zonda_pll_configure = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_zonda_pll_configure = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_zonda_pll_configure to i32), ptr @__kstrtab_clk_zonda_pll_configure, ptr @__kstrtabns_clk_zonda_pll_configure }, section "___ksymtab_gpl+clk_zonda_pll_configure", align 4
@clk_alpha_pll_zonda_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr @clk_zonda_pll_enable, ptr @clk_zonda_pll_disable, ptr @clk_trion_pll_is_enabled, ptr null, ptr null, ptr null, ptr @clk_trion_pll_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr @clk_zonda_pll_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_zonda_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_zonda_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_zonda_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_zonda_ops to i32), ptr @__kstrtab_clk_alpha_pll_zonda_ops, ptr @__kstrtabns_clk_alpha_pll_zonda_ops }, section "___ksymtab+clk_alpha_pll_zonda_ops", align 4
@clk_alpha_pll_fixed_lucid_evo_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr @alpha_pll_lucid_evo_enable, ptr @alpha_pll_lucid_evo_disable, ptr @clk_trion_pll_is_enabled, ptr null, ptr null, ptr null, ptr @alpha_pll_lucid_evo_recalc_rate, ptr @clk_alpha_pll_round_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_fixed_lucid_evo_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_fixed_lucid_evo_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_fixed_lucid_evo_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_fixed_lucid_evo_ops to i32), ptr @__kstrtab_clk_alpha_pll_fixed_lucid_evo_ops, ptr @__kstrtabns_clk_alpha_pll_fixed_lucid_evo_ops }, section "___ksymtab_gpl+clk_alpha_pll_fixed_lucid_evo_ops", align 4
@clk_alpha_pll_postdiv_lucid_evo_ops = dso_local constant %struct.clk_ops { ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr @clk_alpha_pll_postdiv_fabia_recalc_rate, ptr @clk_alpha_pll_postdiv_fabia_round_rate, ptr null, ptr null, ptr null, ptr @clk_lucid_evo_pll_postdiv_set_rate, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null, ptr null }, align 4
@__kstrtab_clk_alpha_pll_postdiv_lucid_evo_ops = external dso_local constant [0 x i8], align 1
@__kstrtabns_clk_alpha_pll_postdiv_lucid_evo_ops = external dso_local constant [0 x i8], align 1
@__ksymtab_clk_alpha_pll_postdiv_lucid_evo_ops = internal constant %struct.kernel_symbol { i32 ptrtoint (ptr @clk_alpha_pll_postdiv_lucid_evo_ops to i32), ptr @__kstrtab_clk_alpha_pll_postdiv_lucid_evo_ops, ptr @__kstrtabns_clk_alpha_pll_postdiv_lucid_evo_ops }, section "___ksymtab_gpl+clk_alpha_pll_postdiv_lucid_evo_ops", align 4
@.str = private unnamed_addr constant [7 x i8] c"enable\00", align 1
@arm_delay_ops = external dso_local local_unnamed_addr global %struct.arm_delay_ops, align 4
@.str.1 = private unnamed_addr constant [33 x i8] c"drivers/clk/qcom/clk-alpha-pll.c\00", align 1
@.str.2 = private unnamed_addr constant [18 x i8] c"%s failed to %s!\0A\00", align 1
@.str.3 = private unnamed_addr constant [42 x i8] c"\013%s: alpha pll not in a valid vco range\0A\00", align 1
@.str.4 = private unnamed_addr constant [15 x i8] c"update_ack_set\00", align 1
@.str.5 = private unnamed_addr constant [7 x i8] c"update\00", align 1
@.str.6 = private unnamed_addr constant [17 x i8] c"update_ack_clear\00", align 1
@.str.7 = private unnamed_addr constant [31 x i8] c"\013%s: clock needs to be gated\0A\00", align 1
@.str.8 = private unnamed_addr constant [8 x i8] c"offline\00", align 1
@.str.9 = private unnamed_addr constant [8 x i8] c"disable\00", align 1
@clk_alpha_2bit_div_table = internal constant [4 x %struct.clk_div_table] [%struct.clk_div_table { i32 0, i32 1 }, %struct.clk_div_table { i32 1, i32 2 }, %struct.clk_div_table { i32 3, i32 4 }, %struct.clk_div_table zeroinitializer], align 4
@clk_alpha_div_table = internal constant [6 x %struct.clk_div_table] [%struct.clk_div_table { i32 0, i32 1 }, %struct.clk_div_table { i32 1, i32 2 }, %struct.clk_div_table { i32 3, i32 4 }, %struct.clk_div_table { i32 7, i32 8 }, %struct.clk_div_table { i32 15, i32 16 }, %struct.clk_div_table zeroinitializer], align 4
@.str.10 = private unnamed_addr constant [36 x i8] c"\013%s: alpha pll calibration failed\0A\00", align 1
@.str.11 = private unnamed_addr constant [52 x i8] c"\013%s: Rounded rate %lu not within range [%lu, %lu)\0A\00", align 1
@.str.12 = private unnamed_addr constant [51 x i8] c"\013Lucid PLL latch failed. Output may be unstable!\0A\00", align 1
@.str.13 = private unnamed_addr constant [45 x i8] c"\013Missing the post_div_table for the %s PLL\0A\00", align 1
@.str.14 = private unnamed_addr constant [12 x i8] c"freq enable\00", align 1
@.str.15 = private unnamed_addr constant [29 x i8] c"\014%s PLL is already enabled\0A\00", align 1
@llvm.compiler.used = appending global [27 x ptr] [ptr @__ksymtab_clk_agera_pll_configure, ptr @__ksymtab_clk_alpha_pll_agera_ops, ptr @__ksymtab_clk_alpha_pll_configure, ptr @__ksymtab_clk_alpha_pll_fabia_ops, ptr @__ksymtab_clk_alpha_pll_fixed_fabia_ops, ptr @__ksymtab_clk_alpha_pll_fixed_lucid_5lpe_ops, ptr @__ksymtab_clk_alpha_pll_fixed_lucid_evo_ops, ptr @__ksymtab_clk_alpha_pll_fixed_ops, ptr @__ksymtab_clk_alpha_pll_fixed_trion_ops, ptr @__ksymtab_clk_alpha_pll_huayra_ops, ptr @__ksymtab_clk_alpha_pll_hwfsm_ops, ptr @__ksymtab_clk_alpha_pll_lucid_5lpe_ops, ptr @__ksymtab_clk_alpha_pll_lucid_ops, ptr @__ksymtab_clk_alpha_pll_ops, ptr @__ksymtab_clk_alpha_pll_postdiv_fabia_ops, ptr @__ksymtab_clk_alpha_pll_postdiv_lucid_5lpe_ops, ptr @__ksymtab_clk_alpha_pll_postdiv_lucid_evo_ops, ptr @__ksymtab_clk_alpha_pll_postdiv_lucid_ops, ptr @__ksymtab_clk_alpha_pll_postdiv_ops, ptr @__ksymtab_clk_alpha_pll_postdiv_ro_ops, ptr @__ksymtab_clk_alpha_pll_postdiv_trion_ops, ptr @__ksymtab_clk_alpha_pll_regs, ptr @__ksymtab_clk_alpha_pll_trion_ops, ptr @__ksymtab_clk_alpha_pll_zonda_ops, ptr @__ksymtab_clk_fabia_pll_configure, ptr @__ksymtab_clk_trion_pll_configure, ptr @__ksymtab_clk_zonda_pll_configure], section "llvm.metadata"

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define dso_local void @clk_alpha_pll_configure(ptr nocapture noundef readonly %0, ptr noundef %1, ptr nocapture noundef readonly %2) #0 {
  %4 = load i32, ptr %0, align 4
  %5 = getelementptr inbounds %struct.clk_alpha_pll, ptr %0, i32 0, i32 1
  %6 = load ptr, ptr %5, align 4
  %7 = load i8, ptr %6, align 1
  %8 = zext i8 %7 to i32
  %9 = add i32 %4, %8
  %10 = load i32, ptr %2, align 4
  %11 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %9, i32 noundef %10) #7
  %12 = load i32, ptr %0, align 4
  %13 = load ptr, ptr %5, align 4
  %14 = getelementptr i8, ptr %13, i32 2
  %15 = load i8, ptr %14, align 1
  %16 = zext i8 %15 to i32
  %17 = add i32 %12, %16
  %18 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 1
  %19 = load i32, ptr %18, align 4
  %20 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %17, i32 noundef %19) #7
  %21 = load i32, ptr %0, align 4
  %22 = load ptr, ptr %5, align 4
  %23 = getelementptr i8, ptr %22, i32 7
  %24 = load i8, ptr %23, align 1
  %25 = zext i8 %24 to i32
  %26 = add i32 %21, %25
  %27 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 3
  %28 = load i32, ptr %27, align 4
  %29 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %26, i32 noundef %28) #7
  %30 = load i32, ptr %0, align 4
  %31 = load ptr, ptr %5, align 4
  %32 = getelementptr i8, ptr %31, i32 8
  %33 = load i8, ptr %32, align 1
  %34 = zext i8 %33 to i32
  %35 = add i32 %30, %34
  %36 = getelementptr i8, ptr %31, i32 7
  %37 = load i8, ptr %36, align 1
  %38 = zext i8 %37 to i32
  %39 = add i32 %30, %38
  %40 = sub i32 %35, %39
  %41 = icmp eq i32 %40, 4
  br i1 %41, label %42, label %48

42:                                               ; preds = %3
  %43 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 4
  %44 = load i32, ptr %43, align 4
  %45 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %35, i32 noundef %44) #7
  %46 = load i32, ptr %0, align 4
  %47 = load ptr, ptr %5, align 4
  br label %48

48:                                               ; preds = %42, %3
  %49 = phi ptr [ %47, %42 ], [ %31, %3 ]
  %50 = phi i32 [ %46, %42 ], [ %30, %3 ]
  %51 = getelementptr i8, ptr %49, i32 3
  %52 = load i8, ptr %51, align 1
  %53 = zext i8 %52 to i32
  %54 = add i32 %50, %53
  %55 = getelementptr i8, ptr %49, i32 2
  %56 = load i8, ptr %55, align 1
  %57 = zext i8 %56 to i32
  %58 = add i32 %50, %57
  %59 = sub i32 %54, %58
  %60 = icmp eq i32 %59, 4
  br i1 %60, label %61, label %67

61:                                               ; preds = %48
  %62 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 2
  %63 = load i32, ptr %62, align 4
  %64 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %54, i32 noundef %63) #7
  %65 = load i32, ptr %0, align 4
  %66 = load ptr, ptr %5, align 4
  br label %67

67:                                               ; preds = %61, %48
  %68 = phi ptr [ %66, %61 ], [ %49, %48 ]
  %69 = phi i32 [ %65, %61 ], [ %50, %48 ]
  %70 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 12
  %71 = load i32, ptr %70, align 4
  %72 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 13
  %73 = load i32, ptr %72, align 4
  %74 = or i32 %73, %71
  %75 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 14
  %76 = load i32, ptr %75, align 4
  %77 = or i32 %74, %76
  %78 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 15
  %79 = load i32, ptr %78, align 4
  %80 = or i32 %77, %79
  %81 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 18
  %82 = load i32, ptr %81, align 4
  %83 = or i32 %80, %82
  %84 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 20
  %85 = load i32, ptr %84, align 4
  %86 = or i32 %83, %85
  %87 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 22
  %88 = load i32, ptr %87, align 4
  %89 = or i32 %86, %88
  %90 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 16
  %91 = load i32, ptr %90, align 4
  %92 = or i32 %89, %91
  %93 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 17
  %94 = load i32, ptr %93, align 4
  %95 = or i32 %92, %94
  %96 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 19
  %97 = load i32, ptr %96, align 4
  %98 = or i32 %97, %80
  %99 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 21
  %100 = load i32, ptr %99, align 4
  %101 = or i32 %98, %100
  %102 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 23
  %103 = load i32, ptr %102, align 4
  %104 = or i32 %101, %103
  %105 = getelementptr i8, ptr %68, i32 4
  %106 = load i8, ptr %105, align 1
  %107 = zext i8 %106 to i32
  %108 = add i32 %69, %107
  %109 = tail call i32 @regmap_update_bits_base(ptr noundef %1, i32 noundef %108, i32 noundef %104, i32 noundef %95, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %110 = getelementptr inbounds %struct.clk_alpha_pll, ptr %0, i32 0, i32 4
  %111 = load i8, ptr %110, align 4
  %112 = and i8 %111, 4
  %113 = icmp eq i8 %112, 0
  br i1 %113, label %116, label %114

114:                                              ; preds = %67
  %115 = load i32, ptr %0, align 4
  tail call void @qcom_pll_set_fsm_mode(ptr noundef %1, i32 noundef %115, i8 noundef zeroext 6, i8 noundef zeroext 0) #7
  br label %116

116:                                              ; preds = %114, %67
  ret void
}

; Function Attrs: argmemonly nocallback nofree nosync nounwind willreturn
declare void @llvm.lifetime.start.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: null_pointer_is_valid
declare dso_local i32 @regmap_write(ptr noundef, i32 noundef, i32 noundef) local_unnamed_addr #2

; Function Attrs: null_pointer_is_valid
declare dso_local void @qcom_pll_set_fsm_mode(ptr noundef, i32 noundef, i8 noundef zeroext, i8 noundef zeroext) local_unnamed_addr #2

; Function Attrs: argmemonly nocallback nofree nosync nounwind willreturn
declare void @llvm.lifetime.end.p0(i64 immarg, ptr nocapture) #1

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_enable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = icmp eq i32 %7, 0
  br i1 %8, label %9, label %39

9:                                                ; preds = %1
  %10 = load i32, ptr %2, align 4
  %11 = and i32 %10, 1048576
  %12 = icmp eq i32 %11, 0
  br i1 %12, label %18, label %13

13:                                               ; preds = %9
  %14 = call i32 @clk_enable_regmap(ptr noundef %0) #7
  %15 = icmp eq i32 %14, 0
  br i1 %15, label %16, label %39

16:                                               ; preds = %13
  %17 = call fastcc i32 @wait_for_pll(ptr noundef %3, i32 noundef 1073741824, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %39

18:                                               ; preds = %9
  %19 = and i32 %10, 7
  %20 = icmp eq i32 %19, 7
  br i1 %20, label %39, label %21

21:                                               ; preds = %18
  %22 = load ptr, ptr %4, align 4
  %23 = load i32, ptr %3, align 4
  %24 = call i32 @regmap_update_bits_base(ptr noundef %22, i32 noundef %23, i32 noundef 2, i32 noundef 2, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %25 = icmp eq i32 %24, 0
  br i1 %25, label %26, label %39

26:                                               ; preds = %21
  call void asm sideeffect "dsb ", "~{memory}"() #7, !srcloc !9
  call void @arm_heavy_mb() #7
  %27 = load ptr, ptr getelementptr inbounds (%struct.arm_delay_ops, ptr @arm_delay_ops, i32 0, i32 1), align 4
  call void %27(i32 noundef 1073740) #7
  %28 = load ptr, ptr %4, align 4
  %29 = load i32, ptr %3, align 4
  %30 = call i32 @regmap_update_bits_base(ptr noundef %28, i32 noundef %29, i32 noundef 4, i32 noundef 4, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %31 = icmp eq i32 %30, 0
  br i1 %31, label %32, label %39

32:                                               ; preds = %26
  %33 = call fastcc i32 @wait_for_pll(ptr noundef %3, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  %34 = icmp eq i32 %33, 0
  br i1 %34, label %35, label %39

35:                                               ; preds = %32
  %36 = load ptr, ptr %4, align 4
  %37 = load i32, ptr %3, align 4
  %38 = call i32 @regmap_update_bits_base(ptr noundef %36, i32 noundef %37, i32 noundef 1, i32 noundef 1, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  call void asm sideeffect "dsb ", "~{memory}"() #7, !srcloc !10
  call void @arm_heavy_mb() #7
  br label %39

39:                                               ; preds = %35, %32, %26, %21, %18, %16, %13, %1
  %40 = phi i32 [ %17, %16 ], [ %38, %35 ], [ %7, %1 ], [ %14, %13 ], [ 0, %18 ], [ %24, %21 ], [ %30, %26 ], [ %33, %32 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %40
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal void @clk_alpha_pll_disable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = icmp eq i32 %7, 0
  br i1 %8, label %9, label %22

9:                                                ; preds = %1
  %10 = load i32, ptr %2, align 4
  %11 = and i32 %10, 1048576
  %12 = icmp eq i32 %11, 0
  br i1 %12, label %14, label %13

13:                                               ; preds = %9
  call void @clk_disable_regmap(ptr noundef %0) #7
  br label %22

14:                                               ; preds = %9
  %15 = load ptr, ptr %4, align 4
  %16 = load i32, ptr %3, align 4
  %17 = call i32 @regmap_update_bits_base(ptr noundef %15, i32 noundef %16, i32 noundef 1, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  call void asm sideeffect "dsb ", "~{memory}"() #7, !srcloc !11
  call void @arm_heavy_mb() #7
  %18 = load ptr, ptr getelementptr inbounds (%struct.arm_delay_ops, ptr @arm_delay_ops, i32 0, i32 1), align 4
  call void %18(i32 noundef 214748) #7
  %19 = load ptr, ptr %4, align 4
  %20 = load i32, ptr %3, align 4
  %21 = call i32 @regmap_update_bits_base(ptr noundef %19, i32 noundef %20, i32 noundef 6, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %22

22:                                               ; preds = %14, %13, %1
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_is_enabled(ptr nocapture noundef readonly %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = icmp eq i32 %7, 0
  %9 = load i32, ptr %2, align 4
  %10 = lshr i32 %9, 31
  %11 = select i1 %8, i32 %10, i32 %7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %11
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_recalc_rate(ptr nocapture noundef readonly %0, i32 noundef %1) #0 {
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %5) #7
  store i32 0, ptr %5, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %6) #7
  store i32 0, ptr %6, align 4, !annotation !8
  %7 = getelementptr i8, ptr %0, i32 -20
  %8 = load i32, ptr %7, align 4
  %9 = getelementptr i8, ptr %0, i32 -16
  %10 = load ptr, ptr %9, align 4
  %11 = getelementptr i8, ptr %10, i32 3
  %12 = load i8, ptr %11, align 1
  %13 = zext i8 %12 to i32
  %14 = getelementptr i8, ptr %10, i32 2
  %15 = load i8, ptr %14, align 1
  %16 = zext i8 %15 to i32
  %17 = sub nsw i32 %13, %16
  %18 = icmp eq i32 %17, 4
  %19 = select i1 %18, i32 40, i32 16
  %20 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %21 = load ptr, ptr %20, align 4
  %22 = load i8, ptr %10, align 1
  %23 = zext i8 %22 to i32
  %24 = add i32 %8, %23
  %25 = call i32 @regmap_read(ptr noundef %21, i32 noundef %24, ptr noundef nonnull %3) #7
  %26 = load ptr, ptr %20, align 4
  %27 = load i32, ptr %7, align 4
  %28 = load ptr, ptr %9, align 4
  %29 = getelementptr i8, ptr %28, i32 4
  %30 = load i8, ptr %29, align 1
  %31 = zext i8 %30 to i32
  %32 = add i32 %27, %31
  %33 = call i32 @regmap_read(ptr noundef %26, i32 noundef %32, ptr noundef nonnull %6) #7
  %34 = load i32, ptr %6, align 4
  %35 = and i32 %34, 16777216
  %36 = icmp eq i32 %35, 0
  br i1 %36, label %70, label %37

37:                                               ; preds = %2
  %38 = load ptr, ptr %20, align 4
  %39 = load i32, ptr %7, align 4
  %40 = load ptr, ptr %9, align 4
  %41 = getelementptr i8, ptr %40, i32 2
  %42 = load i8, ptr %41, align 1
  %43 = zext i8 %42 to i32
  %44 = add i32 %39, %43
  %45 = call i32 @regmap_read(ptr noundef %38, i32 noundef %44, ptr noundef nonnull %4) #7
  br i1 %18, label %51, label %46

46:                                               ; preds = %37
  %47 = load i32, ptr %4, align 4
  %48 = sub nsw i32 32, %19
  %49 = lshr i32 -1, %48
  %50 = and i32 %47, %49
  br label %70

51:                                               ; preds = %37
  %52 = load ptr, ptr %20, align 4
  %53 = load i32, ptr %7, align 4
  %54 = load ptr, ptr %9, align 4
  %55 = getelementptr i8, ptr %54, i32 3
  %56 = load i8, ptr %55, align 1
  %57 = zext i8 %56 to i32
  %58 = add i32 %53, %57
  %59 = call i32 @regmap_read(ptr noundef %52, i32 noundef %58, ptr noundef nonnull %5) #7
  %60 = load i32, ptr %5, align 4
  %61 = zext i32 %60 to i64
  %62 = shl nuw i64 %61, 32
  %63 = load i32, ptr %4, align 4
  %64 = zext i32 %63 to i64
  %65 = or i64 %62, %64
  %66 = add nsw i32 %19, -32
  %67 = zext i32 %66 to i64
  %68 = lshr i64 %65, %67
  %69 = trunc i64 %68 to i32
  br label %70

70:                                               ; preds = %51, %46, %2
  %71 = phi i32 [ %69, %51 ], [ %50, %46 ], [ 0, %2 ]
  %72 = zext i32 %1 to i64
  %73 = load i32, ptr %3, align 4
  %74 = zext i32 %73 to i64
  %75 = mul nuw i64 %74, %72
  %76 = zext i32 %71 to i64
  %77 = mul nuw i64 %76, %72
  %78 = call i32 @llvm.umin.i32(i32 %19, i32 32) #7
  %79 = zext i32 %78 to i64
  %80 = lshr i64 %77, %79
  %81 = add i64 %80, %75
  %82 = trunc i64 %81 to i32
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %6) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %5) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  ret i32 %82
}

; Function Attrs: nofree nounwind null_pointer_is_valid readonly sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_round_rate(ptr nocapture noundef readonly %0, i32 noundef %1, ptr nocapture noundef readonly %2) #3 {
  %4 = load i32, ptr %2, align 4
  %5 = freeze i32 %4
  %6 = udiv i32 %1, %5
  %7 = mul i32 %6, %5
  %8 = sub i32 %1, %7
  %9 = icmp eq i32 %8, 0
  br i1 %9, label %54, label %10

10:                                               ; preds = %3
  %11 = getelementptr i8, ptr %0, i32 -16
  %12 = load ptr, ptr %11, align 4
  %13 = getelementptr i8, ptr %12, i32 3
  %14 = load i8, ptr %13, align 1
  %15 = zext i8 %14 to i32
  %16 = getelementptr i8, ptr %12, i32 2
  %17 = load i8, ptr %16, align 1
  %18 = zext i8 %17 to i32
  %19 = sub nsw i32 %15, %18
  %20 = icmp eq i32 %19, 4
  %21 = zext i32 %8 to i64
  %22 = select i1 %20, i32 32, i32 16
  %23 = zext i32 %22 to i64
  %24 = shl nuw i64 %21, %23
  %25 = icmp ult i64 %24, 4294967296
  br i1 %25, label %26, label %34, !prof !12

26:                                               ; preds = %10
  %27 = trunc i64 %24 to i32
  %28 = freeze i32 %27
  %29 = freeze i32 %4
  %30 = udiv i32 %28, %29
  %31 = mul i32 %30, %29
  %32 = sub i32 %28, %31
  %33 = zext i32 %30 to i64
  br label %40

34:                                               ; preds = %10
  %35 = tail call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %4, i64 %24) #8, !srcloc !13
  %36 = extractvalue { i64, i64 } %35, 0
  %37 = extractvalue { i64, i64 } %35, 1
  %38 = lshr i64 %36, 32
  %39 = trunc i64 %38 to i32
  br label %40

40:                                               ; preds = %34, %26
  %41 = phi i64 [ %33, %26 ], [ %37, %34 ]
  %42 = phi i32 [ %32, %26 ], [ %39, %34 ]
  %43 = icmp ne i32 %42, 0
  %44 = zext i1 %43 to i64
  %45 = add i64 %41, %44
  %46 = zext i32 %4 to i64
  %47 = zext i32 %6 to i64
  %48 = mul nuw i64 %47, %46
  %49 = and i64 %45, 4294967295
  %50 = mul nuw i64 %49, %46
  %51 = lshr i64 %50, %23
  %52 = add i64 %51, %48
  %53 = trunc i64 %52 to i32
  br label %54

54:                                               ; preds = %40, %3
  %55 = phi i32 [ %53, %40 ], [ %1, %3 ]
  %56 = getelementptr i8, ptr %0, i32 -12
  %57 = load ptr, ptr %56, align 4
  %58 = icmp eq ptr %57, null
  br i1 %58, label %84, label %59

59:                                               ; preds = %54
  %60 = getelementptr i8, ptr %0, i32 -8
  %61 = load i32, ptr %60, align 4
  %62 = getelementptr %struct.pll_vco, ptr %57, i32 %61
  %63 = icmp ult ptr %57, %62
  br i1 %63, label %64, label %77

64:                                               ; preds = %72, %59
  %65 = phi ptr [ %73, %72 ], [ %57, %59 ]
  %66 = load i32, ptr %65, align 4
  %67 = icmp ugt i32 %66, %55
  br i1 %67, label %72, label %68

68:                                               ; preds = %64
  %69 = getelementptr inbounds %struct.pll_vco, ptr %65, i32 0, i32 1
  %70 = load i32, ptr %69, align 4
  %71 = icmp ult i32 %70, %55
  br i1 %71, label %72, label %75

72:                                               ; preds = %68, %64
  %73 = getelementptr %struct.pll_vco, ptr %65, i32 1
  %74 = icmp ult ptr %73, %62
  br i1 %74, label %64, label %77

75:                                               ; preds = %68
  %76 = icmp eq ptr %65, null
  br i1 %76, label %77, label %84

77:                                               ; preds = %75, %72, %59
  %78 = load i32, ptr %57, align 4
  %79 = add i32 %61, -1
  %80 = getelementptr %struct.pll_vco, ptr %57, i32 %79, i32 1
  %81 = load i32, ptr %80, align 4
  %82 = tail call i32 @llvm.umax.i32(i32 %55, i32 %78)
  %83 = tail call i32 @llvm.umin.i32(i32 %82, i32 %81)
  br label %84

84:                                               ; preds = %77, %75, %54
  %85 = phi i32 [ %83, %77 ], [ %55, %75 ], [ %55, %54 ]
  ret i32 %85
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = tail call fastcc i32 @__clk_alpha_pll_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2, ptr noundef nonnull @clk_alpha_pll_is_enabled)
  ret i32 %4
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_huayra_recalc_rate(ptr nocapture noundef readonly %0, i32 noundef %1) #0 {
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = zext i32 %1 to i64
  %7 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %5) #7
  store i32 0, ptr %5, align 4, !annotation !8
  %8 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %9 = load ptr, ptr %8, align 4
  %10 = load i32, ptr %7, align 4
  %11 = getelementptr i8, ptr %0, i32 -16
  %12 = load ptr, ptr %11, align 4
  %13 = load i8, ptr %12, align 1
  %14 = zext i8 %13 to i32
  %15 = add i32 %10, %14
  %16 = call i32 @regmap_read(ptr noundef %9, i32 noundef %15, ptr noundef nonnull %3) #7
  %17 = load ptr, ptr %8, align 4
  %18 = load i32, ptr %7, align 4
  %19 = load ptr, ptr %11, align 4
  %20 = getelementptr i8, ptr %19, i32 4
  %21 = load i8, ptr %20, align 1
  %22 = zext i8 %21 to i32
  %23 = add i32 %18, %22
  %24 = call i32 @regmap_read(ptr noundef %17, i32 noundef %23, ptr noundef nonnull %5) #7
  %25 = load i32, ptr %5, align 4
  %26 = and i32 %25, 16777216
  %27 = icmp eq i32 %26, 0
  br i1 %27, label %93, label %28

28:                                               ; preds = %2
  %29 = load ptr, ptr %8, align 4
  %30 = load i32, ptr %7, align 4
  %31 = load ptr, ptr %11, align 4
  %32 = getelementptr i8, ptr %31, i32 2
  %33 = load i8, ptr %32, align 1
  %34 = zext i8 %33 to i32
  %35 = add i32 %30, %34
  %36 = call i32 @regmap_read(ptr noundef %29, i32 noundef %35, ptr noundef nonnull %4) #7
  %37 = load i32, ptr %5, align 4
  %38 = and i32 %37, 33554432
  %39 = icmp eq i32 %38, 0
  br i1 %39, label %40, label %53

40:                                               ; preds = %28
  %41 = load i32, ptr %3, align 4
  %42 = load i32, ptr %4, align 4
  %43 = icmp ugt i32 %42, 32767
  %44 = sext i1 %43 to i32
  %45 = add i32 %41, %44
  %46 = zext i32 %45 to i64
  %47 = mul nuw i64 %46, %6
  %48 = zext i32 %42 to i64
  %49 = mul nuw i64 %48, %6
  %50 = lshr i64 %49, 16
  %51 = add i64 %47, %50
  %52 = trunc i64 %51 to i32
  br label %96

53:                                               ; preds = %28
  %54 = load i32, ptr %4, align 4
  %55 = lshr i32 %54, 8
  %56 = and i32 %55, 255
  %57 = and i32 %54, 255
  %58 = load i32, ptr %3, align 4
  %59 = zext i32 %58 to i64
  %60 = mul nuw i64 %59, %6
  %61 = icmp ugt i32 %56, 127
  br i1 %61, label %62, label %78

62:                                               ; preds = %53
  %63 = sub nuw nsw i32 256, %56
  %64 = zext i32 %63 to i64
  %65 = mul nuw nsw i64 %64, %6
  %66 = icmp ult i64 %65, 4294967296
  br i1 %66, label %67, label %71, !prof !12

67:                                               ; preds = %62
  %68 = trunc i64 %65 to i32
  %69 = udiv i32 %68, %57
  %70 = zext i32 %69 to i64
  br label %74

71:                                               ; preds = %62
  %72 = call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %57, i64 %65) #8, !srcloc !13
  %73 = extractvalue { i64, i64 } %72, 1
  br label %74

74:                                               ; preds = %71, %67
  %75 = phi i64 [ %70, %67 ], [ %73, %71 ]
  %76 = sub i64 %60, %75
  %77 = trunc i64 %76 to i32
  br label %96

78:                                               ; preds = %53
  %79 = zext i32 %56 to i64
  %80 = mul nuw nsw i64 %79, %6
  %81 = icmp ult i64 %80, 4294967296
  br i1 %81, label %82, label %86, !prof !12

82:                                               ; preds = %78
  %83 = trunc i64 %80 to i32
  %84 = udiv i32 %83, %57
  %85 = zext i32 %84 to i64
  br label %89

86:                                               ; preds = %78
  %87 = call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %57, i64 %80) #8, !srcloc !13
  %88 = extractvalue { i64, i64 } %87, 1
  br label %89

89:                                               ; preds = %86, %82
  %90 = phi i64 [ %85, %82 ], [ %88, %86 ]
  %91 = add i64 %90, %60
  %92 = trunc i64 %91 to i32
  br label %96

93:                                               ; preds = %2
  %94 = load i32, ptr %3, align 4
  %95 = mul i32 %94, %1
  br label %96

96:                                               ; preds = %93, %89, %74, %40
  %97 = phi i32 [ %52, %40 ], [ %95, %93 ], [ %77, %74 ], [ %92, %89 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %5) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  ret i32 %97
}

; Function Attrs: argmemonly nofree nounwind null_pointer_is_valid readonly sspstrong uwtable(sync)
define internal i32 @alpha_pll_huayra_round_rate(ptr nocapture noundef readnone %0, i32 noundef %1, ptr nocapture noundef readonly %2) #4 {
  %4 = load i32, ptr %2, align 4
  %5 = freeze i32 %4
  %6 = udiv i32 %1, %5
  %7 = mul i32 %6, %5
  %8 = sub i32 %1, %7
  %9 = icmp eq i32 %8, 0
  br i1 %9, label %49, label %10

10:                                               ; preds = %3
  %11 = zext i32 %8 to i64
  %12 = shl nuw nsw i64 %11, 16
  %13 = icmp ult i32 %8, 65536
  br i1 %13, label %14, label %22, !prof !12

14:                                               ; preds = %10
  %15 = trunc i64 %12 to i32
  %16 = freeze i32 %15
  %17 = freeze i32 %4
  %18 = udiv i32 %16, %17
  %19 = mul i32 %18, %17
  %20 = sub i32 %16, %19
  %21 = zext i32 %18 to i64
  br label %28

22:                                               ; preds = %10
  %23 = tail call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %4, i64 %12) #8, !srcloc !13
  %24 = extractvalue { i64, i64 } %23, 0
  %25 = extractvalue { i64, i64 } %23, 1
  %26 = lshr i64 %24, 32
  %27 = trunc i64 %26 to i32
  br label %28

28:                                               ; preds = %22, %14
  %29 = phi i64 [ %21, %14 ], [ %25, %22 ]
  %30 = phi i32 [ %20, %14 ], [ %27, %22 ]
  %31 = icmp ne i32 %30, 0
  %32 = zext i1 %31 to i64
  %33 = add i64 %29, %32
  %34 = icmp ugt i64 %33, 32767
  %35 = zext i1 %34 to i32
  %36 = add i32 %6, %35
  %37 = zext i32 %4 to i64
  %38 = and i64 %33, 4294934528
  %39 = icmp ne i64 %38, 0
  %40 = sext i1 %39 to i32
  %41 = add i32 %36, %40
  %42 = zext i32 %41 to i64
  %43 = mul nuw i64 %42, %37
  %44 = and i64 %33, 4294967295
  %45 = mul nuw i64 %44, %37
  %46 = lshr i64 %45, 16
  %47 = add i64 %43, %46
  %48 = trunc i64 %47 to i32
  br label %49

49:                                               ; preds = %28, %3
  %50 = phi i32 [ %48, %28 ], [ %1, %3 ]
  ret i32 %50
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_huayra_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  %6 = alloca i32, align 4
  %7 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %5) #7
  store i32 0, ptr %5, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %6) #7
  store i32 0, ptr %6, align 4
  %8 = udiv i32 %1, %2
  %9 = mul i32 %8, %2
  %10 = sub i32 %1, %9
  %11 = icmp eq i32 %10, 0
  br i1 %11, label %39, label %12

12:                                               ; preds = %3
  %13 = zext i32 %10 to i64
  %14 = shl nuw nsw i64 %13, 16
  %15 = icmp ult i32 %10, 65536
  br i1 %15, label %16, label %23, !prof !12

16:                                               ; preds = %12
  %17 = trunc i64 %14 to i32
  %18 = freeze i32 %17
  %19 = udiv i32 %18, %2
  %20 = mul i32 %19, %2
  %21 = sub i32 %18, %20
  %22 = zext i32 %19 to i64
  br label %29

23:                                               ; preds = %12
  %24 = tail call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %2, i64 %14) #8, !srcloc !13
  %25 = extractvalue { i64, i64 } %24, 0
  %26 = extractvalue { i64, i64 } %24, 1
  %27 = lshr i64 %25, 32
  %28 = trunc i64 %27 to i32
  br label %29

29:                                               ; preds = %23, %16
  %30 = phi i64 [ %22, %16 ], [ %26, %23 ]
  %31 = phi i32 [ %21, %16 ], [ %28, %23 ]
  %32 = icmp ne i32 %31, 0
  %33 = zext i1 %32 to i64
  %34 = add i64 %30, %33
  %35 = icmp ugt i64 %34, 32767
  %36 = zext i1 %35 to i32
  %37 = add i32 %8, %36
  %38 = trunc i64 %34 to i32
  br label %39

39:                                               ; preds = %29, %3
  %40 = phi i32 [ %37, %29 ], [ %8, %3 ]
  %41 = phi i32 [ %38, %29 ], [ 0, %3 ]
  %42 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %43 = load ptr, ptr %42, align 4
  %44 = load i32, ptr %7, align 4
  %45 = getelementptr i8, ptr %0, i32 -16
  %46 = load ptr, ptr %45, align 4
  %47 = getelementptr i8, ptr %46, i32 4
  %48 = load i8, ptr %47, align 1
  %49 = zext i8 %48 to i32
  %50 = add i32 %44, %49
  %51 = call i32 @regmap_read(ptr noundef %43, i32 noundef %50, ptr noundef nonnull %5) #7
  %52 = load i32, ptr %5, align 4
  %53 = and i32 %52, 16777216
  %54 = icmp eq i32 %53, 0
  br i1 %54, label %64, label %55

55:                                               ; preds = %39
  %56 = load ptr, ptr %42, align 4
  %57 = load i32, ptr %7, align 4
  %58 = load ptr, ptr %45, align 4
  %59 = getelementptr i8, ptr %58, i32 2
  %60 = load i8, ptr %59, align 1
  %61 = zext i8 %60 to i32
  %62 = add i32 %57, %61
  %63 = call i32 @regmap_read(ptr noundef %56, i32 noundef %62, ptr noundef nonnull %6) #7
  br label %64

64:                                               ; preds = %55, %39
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4, !annotation !8
  %65 = load ptr, ptr %42, align 4
  %66 = load i32, ptr %7, align 4
  %67 = call i32 @regmap_read(ptr noundef %65, i32 noundef %66, ptr noundef nonnull %4) #7
  %68 = icmp eq i32 %67, 0
  %69 = load i32, ptr %4, align 4
  %70 = lshr i32 %69, 31
  %71 = select i1 %68, i32 %70, i32 %67
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  %72 = icmp eq i32 %71, 0
  br i1 %72, label %88, label %73

73:                                               ; preds = %64
  %74 = load i32, ptr %6, align 4
  %75 = icmp eq i32 %74, %41
  br i1 %75, label %79, label %76

76:                                               ; preds = %73
  %77 = call ptr @clk_hw_get_name(ptr noundef %0) #7
  %78 = call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.7, ptr noundef %77) #9
  br label %116

79:                                               ; preds = %73
  %80 = load ptr, ptr %42, align 4
  %81 = load i32, ptr %7, align 4
  %82 = load ptr, ptr %45, align 4
  %83 = load i8, ptr %82, align 1
  %84 = zext i8 %83 to i32
  %85 = add i32 %81, %84
  %86 = call i32 @regmap_write(ptr noundef %80, i32 noundef %85, i32 noundef %40) #7
  call void asm sideeffect "dsb ", "~{memory}"() #7, !srcloc !14
  call void @arm_heavy_mb() #7
  %87 = call fastcc i32 @wait_for_pll(ptr noundef %7, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %116

88:                                               ; preds = %64
  %89 = load ptr, ptr %42, align 4
  %90 = load i32, ptr %7, align 4
  %91 = load ptr, ptr %45, align 4
  %92 = load i8, ptr %91, align 1
  %93 = zext i8 %92 to i32
  %94 = add i32 %90, %93
  %95 = call i32 @regmap_write(ptr noundef %89, i32 noundef %94, i32 noundef %40) #7
  %96 = load ptr, ptr %42, align 4
  %97 = load i32, ptr %7, align 4
  %98 = load ptr, ptr %45, align 4
  %99 = getelementptr i8, ptr %98, i32 2
  %100 = load i8, ptr %99, align 1
  %101 = zext i8 %100 to i32
  %102 = add i32 %97, %101
  %103 = call i32 @regmap_write(ptr noundef %96, i32 noundef %102, i32 noundef %41) #7
  %104 = icmp eq i32 %41, 0
  %105 = load ptr, ptr %42, align 4
  %106 = load i32, ptr %7, align 4
  %107 = load ptr, ptr %45, align 4
  %108 = getelementptr i8, ptr %107, i32 4
  %109 = load i8, ptr %108, align 1
  %110 = zext i8 %109 to i32
  %111 = add i32 %106, %110
  br i1 %104, label %112, label %114

112:                                              ; preds = %88
  %113 = call i32 @regmap_update_bits_base(ptr noundef %105, i32 noundef %111, i32 noundef 16777216, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %116

114:                                              ; preds = %88
  %115 = call i32 @regmap_update_bits_base(ptr noundef %105, i32 noundef %111, i32 noundef 50331648, i32 noundef 16777216, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %116

116:                                              ; preds = %114, %112, %79, %76
  %117 = phi i32 [ -16, %76 ], [ %87, %79 ], [ 0, %114 ], [ 0, %112 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %6) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %5) #7
  ret i32 %117
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_hwfsm_enable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = icmp eq i32 %7, 0
  br i1 %8, label %9, label %26

9:                                                ; preds = %1
  %10 = load i32, ptr %2, align 4
  %11 = or i32 %10, 1048576
  store i32 %11, ptr %2, align 4
  %12 = getelementptr i8, ptr %0, i32 -4
  %13 = load i8, ptr %12, align 4
  %14 = and i8 %13, 1
  %15 = icmp eq i8 %14, 0
  br i1 %15, label %18, label %16

16:                                               ; preds = %9
  %17 = and i32 %11, -129
  store i32 %17, ptr %2, align 4
  br label %18

18:                                               ; preds = %16, %9
  %19 = phi i32 [ %17, %16 ], [ %11, %9 ]
  %20 = load ptr, ptr %4, align 4
  %21 = load i32, ptr %3, align 4
  %22 = call i32 @regmap_write(ptr noundef %20, i32 noundef %21, i32 noundef %19) #7
  %23 = icmp eq i32 %22, 0
  br i1 %23, label %24, label %26

24:                                               ; preds = %18
  call void asm sideeffect "dsb ", "~{memory}"() #7, !srcloc !15
  call void @arm_heavy_mb() #7
  %25 = call fastcc i32 @wait_for_pll(ptr noundef %3, i32 noundef 1073741824, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %26

26:                                               ; preds = %24, %18, %1
  %27 = phi i32 [ %25, %24 ], [ %7, %1 ], [ %22, %18 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %27
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal void @clk_alpha_pll_hwfsm_disable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = icmp eq i32 %7, 0
  br i1 %8, label %9, label %29

9:                                                ; preds = %1
  %10 = getelementptr i8, ptr %0, i32 -4
  %11 = load i8, ptr %10, align 4
  %12 = and i8 %11, 1
  %13 = icmp eq i8 %12, 0
  br i1 %13, label %22, label %14

14:                                               ; preds = %9
  %15 = load ptr, ptr %4, align 4
  %16 = load i32, ptr %3, align 4
  %17 = call i32 @regmap_update_bits_base(ptr noundef %15, i32 noundef %16, i32 noundef 128, i32 noundef 128, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %18 = icmp eq i32 %17, 0
  br i1 %18, label %19, label %29

19:                                               ; preds = %14
  %20 = call fastcc i32 @wait_for_pll(ptr noundef %3, i32 noundef 268435456, i1 noundef zeroext false, ptr noundef nonnull @.str.8)
  %21 = icmp eq i32 %20, 0
  br i1 %21, label %22, label %29

22:                                               ; preds = %19, %9
  %23 = load ptr, ptr %4, align 4
  %24 = load i32, ptr %3, align 4
  %25 = call i32 @regmap_update_bits_base(ptr noundef %23, i32 noundef %24, i32 noundef 1048576, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %26 = icmp eq i32 %25, 0
  br i1 %26, label %27, label %29

27:                                               ; preds = %22
  %28 = call fastcc i32 @wait_for_pll(ptr noundef %3, i32 noundef 1073741824, i1 noundef zeroext true, ptr noundef nonnull @.str.9)
  br label %29

29:                                               ; preds = %27, %22, %19, %14, %1
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_hwfsm_is_enabled(ptr nocapture noundef readonly %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = icmp eq i32 %7, 0
  %9 = load i32, ptr %2, align 4
  %10 = lshr i32 %9, 30
  %11 = and i32 %10, 1
  %12 = select i1 %8, i32 %11, i32 %7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %12
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_hwfsm_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = tail call fastcc i32 @__clk_alpha_pll_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2, ptr noundef nonnull @clk_alpha_pll_hwfsm_is_enabled)
  ret i32 %4
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_trion_pll_enable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = icmp eq i32 %7, 0
  br i1 %8, label %9, label %41

9:                                                ; preds = %1
  %10 = load i32, ptr %2, align 4
  %11 = and i32 %10, 1048576
  %12 = icmp eq i32 %11, 0
  br i1 %12, label %18, label %13

13:                                               ; preds = %9
  %14 = call i32 @clk_enable_regmap(ptr noundef %0) #7
  %15 = icmp eq i32 %14, 0
  br i1 %15, label %16, label %41

16:                                               ; preds = %13
  %17 = call fastcc i32 @wait_for_pll(ptr noundef %3, i32 noundef 1073741824, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %41

18:                                               ; preds = %9
  %19 = load i32, ptr %3, align 4
  %20 = getelementptr i8, ptr %0, i32 -16
  %21 = load ptr, ptr %20, align 4
  %22 = getelementptr i8, ptr %21, i32 14
  %23 = load i8, ptr %22, align 1
  %24 = zext i8 %23 to i32
  %25 = add i32 %19, %24
  %26 = call i32 @regmap_write(ptr noundef %5, i32 noundef %25, i32 noundef 1) #7
  %27 = call fastcc i32 @wait_for_pll(ptr noundef %3, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  %28 = icmp eq i32 %27, 0
  br i1 %28, label %29, label %41

29:                                               ; preds = %18
  %30 = load i32, ptr %3, align 4
  %31 = load ptr, ptr %20, align 4
  %32 = getelementptr i8, ptr %31, i32 4
  %33 = load i8, ptr %32, align 1
  %34 = zext i8 %33 to i32
  %35 = add i32 %30, %34
  %36 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %35, i32 noundef 7, i32 noundef 7, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %37 = icmp eq i32 %36, 0
  br i1 %37, label %38, label %41

38:                                               ; preds = %29
  %39 = load i32, ptr %3, align 4
  %40 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %39, i32 noundef 1, i32 noundef 1, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %41

41:                                               ; preds = %38, %29, %18, %16, %13, %1
  %42 = phi i32 [ %17, %16 ], [ %40, %38 ], [ %7, %1 ], [ %14, %13 ], [ %27, %18 ], [ %36, %29 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %42
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal void @clk_trion_pll_disable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = icmp eq i32 %7, 0
  br i1 %8, label %9, label %38

9:                                                ; preds = %1
  %10 = load i32, ptr %2, align 4
  %11 = and i32 %10, 1048576
  %12 = icmp eq i32 %11, 0
  br i1 %12, label %14, label %13

13:                                               ; preds = %9
  call void @clk_disable_regmap(ptr noundef %0) #7
  br label %38

14:                                               ; preds = %9
  %15 = load i32, ptr %3, align 4
  %16 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %15, i32 noundef 1, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %17 = icmp eq i32 %16, 0
  br i1 %17, label %18, label %38

18:                                               ; preds = %14
  %19 = load i32, ptr %3, align 4
  %20 = getelementptr i8, ptr %0, i32 -16
  %21 = load ptr, ptr %20, align 4
  %22 = getelementptr i8, ptr %21, i32 4
  %23 = load i8, ptr %22, align 1
  %24 = zext i8 %23 to i32
  %25 = add i32 %19, %24
  %26 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %25, i32 noundef 7, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %27 = icmp eq i32 %26, 0
  br i1 %27, label %28, label %38

28:                                               ; preds = %18
  %29 = load i32, ptr %3, align 4
  %30 = load ptr, ptr %20, align 4
  %31 = getelementptr i8, ptr %30, i32 14
  %32 = load i8, ptr %31, align 1
  %33 = zext i8 %32 to i32
  %34 = add i32 %29, %33
  %35 = call i32 @regmap_write(ptr noundef %5, i32 noundef %34, i32 noundef 0) #7
  %36 = load i32, ptr %3, align 4
  %37 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %36, i32 noundef 4, i32 noundef 4, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %38

38:                                               ; preds = %28, %18, %14, %13, %1
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_trion_pll_is_enabled(ptr nocapture noundef readonly %0) #0 {
  %2 = alloca i32, align 4
  %3 = alloca i32, align 4
  %4 = getelementptr i8, ptr %0, i32 -20
  %5 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %6 = load ptr, ptr %5, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  %7 = load i32, ptr %4, align 4
  %8 = call i32 @regmap_read(ptr noundef %6, i32 noundef %7, ptr noundef nonnull %2) #7
  %9 = load i32, ptr %4, align 4
  %10 = getelementptr i8, ptr %0, i32 -16
  %11 = load ptr, ptr %10, align 4
  %12 = getelementptr i8, ptr %11, i32 14
  %13 = load i8, ptr %12, align 1
  %14 = zext i8 %13 to i32
  %15 = add i32 %9, %14
  %16 = call i32 @regmap_read(ptr noundef %6, i32 noundef %15, ptr noundef nonnull %3) #7
  %17 = or i32 %16, %8
  %18 = icmp eq i32 %17, 0
  br i1 %18, label %19, label %28

19:                                               ; preds = %1
  %20 = load i32, ptr %3, align 4
  %21 = and i32 %20, 1
  %22 = icmp ne i32 %21, 0
  %23 = load i32, ptr %2, align 4
  %24 = and i32 %23, 1
  %25 = icmp ne i32 %24, 0
  %26 = select i1 %22, i1 %25, i1 false
  %27 = zext i1 %26 to i32
  br label %28

28:                                               ; preds = %19, %1
  %29 = phi i32 [ %27, %19 ], [ 0, %1 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %29
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_trion_pll_recalc_rate(ptr nocapture noundef readonly %0, i32 noundef %1) #0 {
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4, !annotation !8
  %6 = load i32, ptr %5, align 4
  %7 = getelementptr i8, ptr %0, i32 -16
  %8 = load ptr, ptr %7, align 4
  %9 = getelementptr i8, ptr %8, i32 3
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = getelementptr i8, ptr %8, i32 2
  %13 = load i8, ptr %12, align 1
  %14 = zext i8 %13 to i32
  %15 = sub nsw i32 %11, %14
  %16 = icmp eq i32 %15, 4
  %17 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %18 = load ptr, ptr %17, align 4
  %19 = load i8, ptr %8, align 1
  %20 = zext i8 %19 to i32
  %21 = add i32 %6, %20
  %22 = call i32 @regmap_read(ptr noundef %18, i32 noundef %21, ptr noundef nonnull %3) #7
  %23 = load ptr, ptr %17, align 4
  %24 = load i32, ptr %5, align 4
  %25 = load ptr, ptr %7, align 4
  %26 = getelementptr i8, ptr %25, i32 2
  %27 = load i8, ptr %26, align 1
  %28 = zext i8 %27 to i32
  %29 = add i32 %24, %28
  %30 = call i32 @regmap_read(ptr noundef %23, i32 noundef %29, ptr noundef nonnull %4) #7
  %31 = zext i32 %1 to i64
  %32 = load i32, ptr %3, align 4
  %33 = load i32, ptr %4, align 4
  %34 = zext i32 %32 to i64
  %35 = mul nuw i64 %34, %31
  %36 = zext i32 %33 to i64
  %37 = mul nuw i64 %36, %31
  %38 = select i1 %16, i32 32, i32 16
  %39 = zext i32 %38 to i64
  %40 = lshr i64 %37, %39
  %41 = add i64 %40, %35
  %42 = trunc i64 %41 to i32
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  ret i32 %42
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_postdiv_recalc_rate(ptr nocapture noundef readonly %0, i32 noundef %1) #0 {
  %3 = alloca i32, align 4
  %4 = getelementptr i8, ptr %0, i32 -12
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  %5 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %6 = load ptr, ptr %5, align 4
  %7 = load i32, ptr %4, align 4
  %8 = getelementptr i8, ptr %0, i32 -4
  %9 = load ptr, ptr %8, align 4
  %10 = getelementptr i8, ptr %9, i32 4
  %11 = load i8, ptr %10, align 1
  %12 = zext i8 %11 to i32
  %13 = add i32 %7, %12
  %14 = call i32 @regmap_read(ptr noundef %6, i32 noundef %13, ptr noundef nonnull %3) #7
  %15 = load i32, ptr %3, align 4
  %16 = lshr i32 %15, 8
  %17 = getelementptr i8, ptr %0, i32 -8
  %18 = load i8, ptr %17, align 4
  %19 = zext i8 %18 to i32
  %20 = sub nsw i32 31, %19
  %21 = lshr i32 -1, %20
  %22 = and i32 %21, %16
  %23 = icmp eq i32 %22, 0
  %24 = call i32 @llvm.ctlz.i32(i32 %22, i1 false) #7, !range !16
  %25 = sub nuw nsw i32 32, %24
  %26 = select i1 %23, i32 0, i32 %25
  %27 = lshr i32 %1, %26
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  ret i32 %27
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_postdiv_round_rate(ptr noundef %0, i32 noundef %1, ptr noundef %2) #0 {
  %4 = getelementptr i8, ptr %0, i32 -8
  %5 = load i8, ptr %4, align 4
  %6 = icmp eq i8 %5, 2
  %7 = select i1 %6, ptr @clk_alpha_2bit_div_table, ptr @clk_alpha_div_table
  %8 = tail call ptr @clk_hw_get_parent(ptr noundef %0) #7
  %9 = tail call i32 @divider_round_rate_parent(ptr noundef %0, ptr noundef %8, i32 noundef %1, ptr noundef %2, ptr noundef nonnull %7, i8 noundef zeroext %5, i32 noundef 2) #7
  ret i32 %9
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_postdiv_set_rate(ptr nocapture noundef readonly %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = zext i32 %2 to i64
  %5 = zext i32 %1 to i64
  %6 = add nsw i64 %5, -1
  %7 = add nsw i64 %6, %4
  %8 = icmp ult i64 %7, 4294967296
  br i1 %8, label %9, label %12, !prof !12

9:                                                ; preds = %3
  %10 = trunc i64 %7 to i32
  %11 = udiv i32 %10, %1
  br label %16

12:                                               ; preds = %3
  %13 = tail call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %1, i64 %7) #8, !srcloc !13
  %14 = extractvalue { i64, i64 } %13, 1
  %15 = trunc i64 %14 to i32
  br label %16

16:                                               ; preds = %12, %9
  %17 = phi i32 [ %11, %9 ], [ %15, %12 ]
  %18 = getelementptr i8, ptr %0, i32 -12
  %19 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %20 = load ptr, ptr %19, align 4
  %21 = load i32, ptr %18, align 4
  %22 = getelementptr i8, ptr %0, i32 -4
  %23 = load ptr, ptr %22, align 4
  %24 = getelementptr i8, ptr %23, i32 4
  %25 = load i8, ptr %24, align 1
  %26 = zext i8 %25 to i32
  %27 = add i32 %21, %26
  %28 = getelementptr i8, ptr %0, i32 -8
  %29 = load i8, ptr %28, align 4
  %30 = zext i8 %29 to i32
  %31 = sub nsw i32 31, %30
  %32 = lshr i32 -1, %31
  %33 = shl i32 %32, 8
  %34 = shl i32 %17, 8
  %35 = add i32 %34, -256
  %36 = tail call i32 @regmap_update_bits_base(ptr noundef %20, i32 noundef %27, i32 noundef %33, i32 noundef %35, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  ret i32 %36
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_postdiv_round_ro_rate(ptr noundef %0, i32 noundef %1, ptr nocapture noundef %2) #0 {
  %4 = alloca i32, align 4
  %5 = getelementptr i8, ptr %0, i32 -12
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4, !annotation !8
  %6 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %7 = load ptr, ptr %6, align 4
  %8 = load i32, ptr %5, align 4
  %9 = getelementptr i8, ptr %0, i32 -4
  %10 = load ptr, ptr %9, align 4
  %11 = getelementptr i8, ptr %10, i32 4
  %12 = load i8, ptr %11, align 1
  %13 = zext i8 %12 to i32
  %14 = add i32 %8, %13
  %15 = call i32 @regmap_read(ptr noundef %7, i32 noundef %14, ptr noundef nonnull %4) #7
  %16 = load i32, ptr %4, align 4
  %17 = lshr i32 %16, 8
  %18 = getelementptr i8, ptr %0, i32 -8
  %19 = load i8, ptr %18, align 4
  %20 = zext i8 %19 to i32
  %21 = shl nsw i32 -1, %20
  %22 = xor i32 %21, -1
  %23 = and i32 %17, %22
  store i32 %23, ptr %4, align 4
  %24 = icmp eq i32 %23, 0
  %25 = call i32 @llvm.ctlz.i32(i32 %23, i1 false) #7, !range !16
  %26 = sub nuw nsw i32 32, %25
  %27 = select i1 %24, i32 0, i32 %26
  %28 = shl nuw i32 1, %27
  %29 = call i32 @clk_hw_get_flags(ptr noundef %0) #7
  %30 = and i32 %29, 4
  %31 = icmp eq i32 %30, 0
  br i1 %31, label %32, label %34

32:                                               ; preds = %3
  %33 = load i32, ptr %2, align 4
  br label %38

34:                                               ; preds = %3
  %35 = call ptr @clk_hw_get_parent(ptr noundef %0) #7
  %36 = shl i32 %1, %27
  %37 = call i32 @clk_hw_round_rate(ptr noundef %35, i32 noundef %36) #7
  store i32 %37, ptr %2, align 4
  br label %38

38:                                               ; preds = %34, %32
  %39 = phi i32 [ %33, %32 ], [ %37, %34 ]
  %40 = zext i32 %39 to i64
  %41 = zext i32 %28 to i64
  %42 = add nsw i64 %41, -1
  %43 = add nsw i64 %42, %40
  %44 = icmp ult i64 %43, 4294967296
  br i1 %44, label %45, label %48, !prof !12

45:                                               ; preds = %38
  %46 = trunc i64 %43 to i32
  %47 = lshr i32 %46, %27
  br label %52

48:                                               ; preds = %38
  %49 = call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %28, i64 %43) #8, !srcloc !13
  %50 = extractvalue { i64, i64 } %49, 1
  %51 = trunc i64 %50 to i32
  br label %52

52:                                               ; preds = %48, %45
  %53 = phi i32 [ %47, %45 ], [ %51, %48 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  ret i32 %53
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define dso_local void @clk_fabia_pll_configure(ptr nocapture noundef readonly %0, ptr noundef %1, ptr nocapture noundef readonly %2) #0 {
  %4 = getelementptr inbounds %struct.clk_alpha_pll, ptr %0, i32 0, i32 1
  %5 = load i32, ptr %2, align 4
  %6 = icmp eq i32 %5, 0
  br i1 %6, label %14, label %7

7:                                                ; preds = %3
  %8 = load i32, ptr %0, align 4
  %9 = load ptr, ptr %4, align 4
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = add i32 %8, %11
  %13 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %12, i32 noundef %5) #7
  br label %14

14:                                               ; preds = %7, %3
  %15 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 1
  %16 = load i32, ptr %15, align 4
  %17 = icmp eq i32 %16, 0
  br i1 %17, label %26, label %18

18:                                               ; preds = %14
  %19 = load i32, ptr %0, align 4
  %20 = load ptr, ptr %4, align 4
  %21 = getelementptr i8, ptr %20, i32 15
  %22 = load i8, ptr %21, align 1
  %23 = zext i8 %22 to i32
  %24 = add i32 %19, %23
  %25 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %24, i32 noundef %16) #7
  br label %26

26:                                               ; preds = %18, %14
  %27 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 3
  %28 = load i32, ptr %27, align 4
  %29 = icmp eq i32 %28, 0
  br i1 %29, label %38, label %30

30:                                               ; preds = %26
  %31 = load i32, ptr %0, align 4
  %32 = load ptr, ptr %4, align 4
  %33 = getelementptr i8, ptr %32, i32 7
  %34 = load i8, ptr %33, align 1
  %35 = zext i8 %34 to i32
  %36 = add i32 %31, %35
  %37 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %36, i32 noundef %28) #7
  br label %38

38:                                               ; preds = %30, %26
  %39 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 4
  %40 = load i32, ptr %39, align 4
  %41 = icmp eq i32 %40, 0
  br i1 %41, label %50, label %42

42:                                               ; preds = %38
  %43 = load i32, ptr %0, align 4
  %44 = load ptr, ptr %4, align 4
  %45 = getelementptr i8, ptr %44, i32 8
  %46 = load i8, ptr %45, align 1
  %47 = zext i8 %46 to i32
  %48 = add i32 %43, %47
  %49 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %48, i32 noundef %40) #7
  br label %50

50:                                               ; preds = %42, %38
  %51 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 6
  %52 = load i32, ptr %51, align 4
  %53 = icmp eq i32 %52, 0
  br i1 %53, label %62, label %54

54:                                               ; preds = %50
  %55 = load i32, ptr %0, align 4
  %56 = load ptr, ptr %4, align 4
  %57 = getelementptr i8, ptr %56, i32 4
  %58 = load i8, ptr %57, align 1
  %59 = zext i8 %58 to i32
  %60 = add i32 %55, %59
  %61 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %60, i32 noundef %52) #7
  br label %62

62:                                               ; preds = %54, %50
  %63 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 7
  %64 = load i32, ptr %63, align 4
  %65 = icmp eq i32 %64, 0
  br i1 %65, label %74, label %66

66:                                               ; preds = %62
  %67 = load i32, ptr %0, align 4
  %68 = load ptr, ptr %4, align 4
  %69 = getelementptr i8, ptr %68, i32 5
  %70 = load i8, ptr %69, align 1
  %71 = zext i8 %70 to i32
  %72 = add i32 %67, %71
  %73 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %72, i32 noundef %64) #7
  br label %74

74:                                               ; preds = %66, %62
  %75 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 9
  %76 = load i32, ptr %75, align 4
  %77 = icmp eq i32 %76, 0
  br i1 %77, label %86, label %78

78:                                               ; preds = %74
  %79 = load i32, ptr %0, align 4
  %80 = load ptr, ptr %4, align 4
  %81 = getelementptr i8, ptr %80, i32 10
  %82 = load i8, ptr %81, align 1
  %83 = zext i8 %82 to i32
  %84 = add i32 %79, %83
  %85 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %84, i32 noundef %76) #7
  br label %86

86:                                               ; preds = %78, %74
  %87 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 10
  %88 = load i32, ptr %87, align 4
  %89 = icmp eq i32 %88, 0
  br i1 %89, label %98, label %90

90:                                               ; preds = %86
  %91 = load i32, ptr %0, align 4
  %92 = load ptr, ptr %4, align 4
  %93 = getelementptr i8, ptr %92, i32 11
  %94 = load i8, ptr %93, align 1
  %95 = zext i8 %94 to i32
  %96 = add i32 %91, %95
  %97 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %96, i32 noundef %88) #7
  br label %98

98:                                               ; preds = %90, %86
  %99 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 21
  %100 = load i32, ptr %99, align 4
  %101 = icmp eq i32 %100, 0
  br i1 %101, label %112, label %102

102:                                              ; preds = %98
  %103 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 20
  %104 = load i32, ptr %103, align 4
  %105 = load i32, ptr %0, align 4
  %106 = load ptr, ptr %4, align 4
  %107 = getelementptr i8, ptr %106, i32 4
  %108 = load i8, ptr %107, align 1
  %109 = zext i8 %108 to i32
  %110 = add i32 %105, %109
  %111 = tail call i32 @regmap_update_bits_base(ptr noundef %1, i32 noundef %110, i32 noundef %100, i32 noundef %104, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %112

112:                                              ; preds = %102, %98
  %113 = load i32, ptr %0, align 4
  %114 = tail call i32 @regmap_update_bits_base(ptr noundef %1, i32 noundef %113, i32 noundef 8388608, i32 noundef 8388608, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %115 = load i32, ptr %0, align 4
  %116 = tail call i32 @regmap_update_bits_base(ptr noundef %1, i32 noundef %115, i32 noundef 4, i32 noundef 4, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_fabia_prepare(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr i8, ptr %0, i32 -16
  %5 = load ptr, ptr %4, align 4
  %6 = getelementptr i8, ptr %5, i32 3
  %7 = load i8, ptr %6, align 1
  %8 = zext i8 %7 to i32
  %9 = getelementptr i8, ptr %5, i32 2
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = sub nsw i32 %8, %11
  %13 = icmp eq i32 %12, 4
  %14 = tail call ptr @clk_hw_get_name(ptr noundef %0) #7
  %15 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %16 = load ptr, ptr %15, align 4
  %17 = load i32, ptr %3, align 4
  %18 = call i32 @regmap_read(ptr noundef %16, i32 noundef %17, ptr noundef nonnull %2) #7
  %19 = icmp eq i32 %18, 0
  br i1 %19, label %20, label %122

20:                                               ; preds = %1
  %21 = load i32, ptr %2, align 4
  %22 = and i32 %21, 4
  %23 = icmp eq i32 %22, 0
  br i1 %23, label %24, label %122

24:                                               ; preds = %20
  %25 = call i32 @clk_hw_get_rate(ptr noundef %0) #7
  %26 = getelementptr i8, ptr %0, i32 -12
  %27 = load ptr, ptr %26, align 4
  %28 = getelementptr i8, ptr %0, i32 -8
  %29 = load i32, ptr %28, align 4
  %30 = getelementptr %struct.pll_vco, ptr %27, i32 %29
  %31 = icmp ult ptr %27, %30
  br i1 %31, label %32, label %45

32:                                               ; preds = %40, %24
  %33 = phi ptr [ %41, %40 ], [ %27, %24 ]
  %34 = load i32, ptr %33, align 4
  %35 = icmp ugt i32 %34, %25
  br i1 %35, label %40, label %36

36:                                               ; preds = %32
  %37 = getelementptr inbounds %struct.pll_vco, ptr %33, i32 0, i32 1
  %38 = load i32, ptr %37, align 4
  %39 = icmp ult i32 %38, %25
  br i1 %39, label %40, label %43

40:                                               ; preds = %36, %32
  %41 = getelementptr %struct.pll_vco, ptr %33, i32 1
  %42 = icmp ult ptr %41, %30
  br i1 %42, label %32, label %45

43:                                               ; preds = %36
  %44 = icmp eq ptr %33, null
  br i1 %44, label %45, label %47

45:                                               ; preds = %43, %40, %24
  %46 = call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.3, ptr noundef %14) #9
  br label %122

47:                                               ; preds = %43
  %48 = load i32, ptr %27, align 4
  %49 = getelementptr inbounds %struct.pll_vco, ptr %27, i32 0, i32 1
  %50 = load i32, ptr %49, align 4
  %51 = call ptr @clk_hw_get_parent(ptr noundef %0) #7
  %52 = icmp eq ptr %51, null
  br i1 %52, label %122, label %53

53:                                               ; preds = %47
  %54 = add i32 %50, %48
  %55 = mul i32 %54, 54
  %56 = add i32 %55, 50
  %57 = udiv i32 %56, 100
  %58 = call i32 @clk_hw_get_rate(ptr noundef nonnull %51) #7
  %59 = freeze i32 %57
  %60 = freeze i32 %58
  %61 = udiv i32 %59, %60
  %62 = mul i32 %61, %60
  %63 = sub i32 %59, %62
  %64 = icmp eq i32 %63, 0
  br i1 %64, label %99, label %65

65:                                               ; preds = %53
  %66 = zext i32 %63 to i64
  %67 = select i1 %13, i32 32, i32 16
  %68 = zext i32 %67 to i64
  %69 = shl nuw nsw i64 %66, %68
  %70 = icmp ult i64 %69, 4294967296
  br i1 %70, label %71, label %79, !prof !12

71:                                               ; preds = %65
  %72 = trunc i64 %69 to i32
  %73 = freeze i32 %72
  %74 = freeze i32 %58
  %75 = udiv i32 %73, %74
  %76 = mul i32 %75, %74
  %77 = sub i32 %73, %76
  %78 = zext i32 %75 to i64
  br label %85

79:                                               ; preds = %65
  %80 = call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %58, i64 %69) #8, !srcloc !13
  %81 = extractvalue { i64, i64 } %80, 0
  %82 = extractvalue { i64, i64 } %80, 1
  %83 = lshr i64 %81, 32
  %84 = trunc i64 %83 to i32
  br label %85

85:                                               ; preds = %79, %71
  %86 = phi i64 [ %78, %71 ], [ %82, %79 ]
  %87 = phi i32 [ %77, %71 ], [ %84, %79 ]
  %88 = icmp ne i32 %87, 0
  %89 = zext i1 %88 to i64
  %90 = add i64 %86, %89
  %91 = zext i32 %58 to i64
  %92 = zext i32 %61 to i64
  %93 = mul nuw nsw i64 %92, %91
  %94 = and i64 %90, 4294967295
  %95 = mul nuw i64 %94, %91
  %96 = lshr i64 %95, %68
  %97 = add nuw nsw i64 %96, %93
  %98 = trunc i64 %97 to i32
  br label %99

99:                                               ; preds = %85, %53
  %100 = phi i32 [ %98, %85 ], [ %57, %53 ]
  %101 = add nuw nsw i32 %57, 500
  %102 = icmp ult i32 %101, %100
  %103 = icmp ult i32 %100, %57
  %104 = or i1 %103, %102
  br i1 %104, label %105, label %108

105:                                              ; preds = %99
  %106 = call ptr @clk_hw_get_name(ptr noundef %0) #7
  %107 = call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.11, ptr noundef %106, i32 noundef %100, i32 noundef %57, i32 noundef %101) #9
  br label %122

108:                                              ; preds = %99
  %109 = load ptr, ptr %15, align 4
  %110 = load i32, ptr %3, align 4
  %111 = load ptr, ptr %4, align 4
  %112 = getelementptr i8, ptr %111, i32 1
  %113 = load i8, ptr %112, align 1
  %114 = zext i8 %113 to i32
  %115 = add i32 %110, %114
  %116 = call i32 @regmap_write(ptr noundef %109, i32 noundef %115, i32 noundef %61) #7
  %117 = call i32 @clk_alpha_pll_enable(ptr noundef %0)
  %118 = icmp eq i32 %117, 0
  br i1 %118, label %121, label %119

119:                                              ; preds = %108
  %120 = call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.10, ptr noundef %14) #9
  br label %122

121:                                              ; preds = %108
  call void @clk_alpha_pll_disable(ptr noundef %0)
  br label %122

122:                                              ; preds = %121, %119, %105, %47, %45, %20, %1
  %123 = phi i32 [ %117, %119 ], [ 0, %121 ], [ -22, %45 ], [ %18, %1 ], [ 0, %20 ], [ -22, %47 ], [ -22, %105 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %123
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_fabia_enable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = alloca i32, align 4
  %4 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  %5 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %6 = load ptr, ptr %5, align 4
  %7 = load i32, ptr %4, align 4
  %8 = call i32 @regmap_read(ptr noundef %6, i32 noundef %7, ptr noundef nonnull %2) #7
  %9 = icmp eq i32 %8, 0
  br i1 %9, label %10, label %78

10:                                               ; preds = %1
  %11 = load i32, ptr %2, align 4
  %12 = and i32 %11, 1048576
  %13 = icmp eq i32 %12, 0
  br i1 %13, label %19, label %14

14:                                               ; preds = %10
  %15 = call i32 @clk_enable_regmap(ptr noundef %0) #7
  %16 = icmp eq i32 %15, 0
  br i1 %16, label %17, label %78

17:                                               ; preds = %14
  %18 = call fastcc i32 @wait_for_pll(ptr noundef %4, i32 noundef 1073741824, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %78

19:                                               ; preds = %10
  %20 = load i32, ptr %4, align 4
  %21 = getelementptr i8, ptr %0, i32 -16
  %22 = load ptr, ptr %21, align 4
  %23 = getelementptr i8, ptr %22, i32 14
  %24 = load i8, ptr %23, align 1
  %25 = zext i8 %24 to i32
  %26 = add i32 %20, %25
  %27 = call i32 @regmap_read(ptr noundef %6, i32 noundef %26, ptr noundef nonnull %3) #7
  %28 = icmp eq i32 %27, 0
  br i1 %28, label %29, label %78

29:                                               ; preds = %19
  %30 = load i32, ptr %3, align 4
  %31 = and i32 %30, 1
  %32 = icmp eq i32 %31, 0
  br i1 %32, label %37, label %33

33:                                               ; preds = %29
  %34 = load i32, ptr %2, align 4
  %35 = and i32 %34, 1
  %36 = icmp eq i32 %35, 0
  br i1 %36, label %37, label %78

37:                                               ; preds = %33, %29
  %38 = load i32, ptr %4, align 4
  %39 = call i32 @regmap_update_bits_base(ptr noundef %6, i32 noundef %38, i32 noundef 1, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %40 = icmp eq i32 %39, 0
  br i1 %40, label %41, label %78

41:                                               ; preds = %37
  %42 = load i32, ptr %4, align 4
  %43 = load ptr, ptr %21, align 4
  %44 = getelementptr i8, ptr %43, i32 14
  %45 = load i8, ptr %44, align 1
  %46 = zext i8 %45 to i32
  %47 = add i32 %42, %46
  %48 = call i32 @regmap_write(ptr noundef %6, i32 noundef %47, i32 noundef 0) #7
  %49 = icmp eq i32 %48, 0
  br i1 %49, label %50, label %78

50:                                               ; preds = %41
  %51 = load i32, ptr %4, align 4
  %52 = call i32 @regmap_update_bits_base(ptr noundef %6, i32 noundef %51, i32 noundef 4, i32 noundef 4, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %53 = icmp eq i32 %52, 0
  br i1 %53, label %54, label %78

54:                                               ; preds = %50
  %55 = load i32, ptr %4, align 4
  %56 = load ptr, ptr %21, align 4
  %57 = getelementptr i8, ptr %56, i32 14
  %58 = load i8, ptr %57, align 1
  %59 = zext i8 %58 to i32
  %60 = add i32 %55, %59
  %61 = call i32 @regmap_write(ptr noundef %6, i32 noundef %60, i32 noundef 1) #7
  %62 = icmp eq i32 %61, 0
  br i1 %62, label %63, label %78

63:                                               ; preds = %54
  %64 = call fastcc i32 @wait_for_pll(ptr noundef %4, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  %65 = icmp eq i32 %64, 0
  br i1 %65, label %66, label %78

66:                                               ; preds = %63
  %67 = load i32, ptr %4, align 4
  %68 = load ptr, ptr %21, align 4
  %69 = getelementptr i8, ptr %68, i32 4
  %70 = load i8, ptr %69, align 1
  %71 = zext i8 %70 to i32
  %72 = add i32 %67, %71
  %73 = call i32 @regmap_update_bits_base(ptr noundef %6, i32 noundef %72, i32 noundef 7, i32 noundef 7, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %74 = icmp eq i32 %73, 0
  br i1 %74, label %75, label %78

75:                                               ; preds = %66
  %76 = load i32, ptr %4, align 4
  %77 = call i32 @regmap_update_bits_base(ptr noundef %6, i32 noundef %76, i32 noundef 1, i32 noundef 1, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %78

78:                                               ; preds = %75, %66, %63, %54, %50, %41, %37, %33, %19, %17, %14, %1
  %79 = phi i32 [ %18, %17 ], [ %77, %75 ], [ %8, %1 ], [ %15, %14 ], [ %27, %19 ], [ 0, %33 ], [ %39, %37 ], [ %48, %41 ], [ %52, %50 ], [ %61, %54 ], [ %64, %63 ], [ %73, %66 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %79
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal void @alpha_pll_fabia_disable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = icmp eq i32 %7, 0
  br i1 %8, label %9, label %36

9:                                                ; preds = %1
  %10 = load i32, ptr %2, align 4
  %11 = and i32 %10, 1048576
  %12 = icmp eq i32 %11, 0
  br i1 %12, label %14, label %13

13:                                               ; preds = %9
  call void @clk_disable_regmap(ptr noundef %0) #7
  br label %36

14:                                               ; preds = %9
  %15 = load i32, ptr %3, align 4
  %16 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %15, i32 noundef 1, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %17 = icmp eq i32 %16, 0
  br i1 %17, label %18, label %36

18:                                               ; preds = %14
  %19 = load i32, ptr %3, align 4
  %20 = getelementptr i8, ptr %0, i32 -16
  %21 = load ptr, ptr %20, align 4
  %22 = getelementptr i8, ptr %21, i32 4
  %23 = load i8, ptr %22, align 1
  %24 = zext i8 %23 to i32
  %25 = add i32 %19, %24
  %26 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %25, i32 noundef 7, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %27 = icmp eq i32 %26, 0
  br i1 %27, label %28, label %36

28:                                               ; preds = %18
  %29 = load i32, ptr %3, align 4
  %30 = load ptr, ptr %20, align 4
  %31 = getelementptr i8, ptr %30, i32 14
  %32 = load i8, ptr %31, align 1
  %33 = zext i8 %32 to i32
  %34 = add i32 %29, %33
  %35 = call i32 @regmap_write(ptr noundef %5, i32 noundef %34, i32 noundef 0) #7
  br label %36

36:                                               ; preds = %28, %18, %14, %13, %1
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_fabia_recalc_rate(ptr nocapture noundef readonly %0, i32 noundef %1) #0 {
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4, !annotation !8
  %6 = load i32, ptr %5, align 4
  %7 = getelementptr i8, ptr %0, i32 -16
  %8 = load ptr, ptr %7, align 4
  %9 = getelementptr i8, ptr %8, i32 3
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = getelementptr i8, ptr %8, i32 2
  %13 = load i8, ptr %12, align 1
  %14 = zext i8 %13 to i32
  %15 = sub nsw i32 %11, %14
  %16 = icmp eq i32 %15, 4
  %17 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %18 = load ptr, ptr %17, align 4
  %19 = load i8, ptr %8, align 1
  %20 = zext i8 %19 to i32
  %21 = add i32 %6, %20
  %22 = call i32 @regmap_read(ptr noundef %18, i32 noundef %21, ptr noundef nonnull %3) #7
  %23 = load ptr, ptr %17, align 4
  %24 = load i32, ptr %5, align 4
  %25 = load ptr, ptr %7, align 4
  %26 = getelementptr i8, ptr %25, i32 15
  %27 = load i8, ptr %26, align 1
  %28 = zext i8 %27 to i32
  %29 = add i32 %24, %28
  %30 = call i32 @regmap_read(ptr noundef %23, i32 noundef %29, ptr noundef nonnull %4) #7
  %31 = zext i32 %1 to i64
  %32 = load i32, ptr %3, align 4
  %33 = load i32, ptr %4, align 4
  %34 = zext i32 %32 to i64
  %35 = mul nuw i64 %34, %31
  %36 = zext i32 %33 to i64
  %37 = mul nuw i64 %36, %31
  %38 = select i1 %16, i32 32, i32 16
  %39 = zext i32 %38 to i64
  %40 = lshr i64 %37, %39
  %41 = add i64 %40, %35
  %42 = trunc i64 %41 to i32
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  ret i32 %42
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_fabia_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = getelementptr i8, ptr %0, i32 -20
  %5 = getelementptr i8, ptr %0, i32 -16
  %6 = load ptr, ptr %5, align 4
  %7 = udiv i32 %1, %2
  %8 = mul i32 %7, %2
  %9 = sub i32 %1, %8
  %10 = icmp eq i32 %9, 0
  br i1 %10, label %53, label %11

11:                                               ; preds = %3
  %12 = getelementptr i8, ptr %6, i32 3
  %13 = load i8, ptr %12, align 1
  %14 = zext i8 %13 to i32
  %15 = getelementptr i8, ptr %6, i32 2
  %16 = load i8, ptr %15, align 1
  %17 = zext i8 %16 to i32
  %18 = sub nsw i32 %14, %17
  %19 = icmp eq i32 %18, 4
  %20 = zext i32 %9 to i64
  %21 = select i1 %19, i32 32, i32 16
  %22 = zext i32 %21 to i64
  %23 = shl nuw i64 %20, %22
  %24 = icmp ult i64 %23, 4294967296
  br i1 %24, label %25, label %32, !prof !12

25:                                               ; preds = %11
  %26 = trunc i64 %23 to i32
  %27 = freeze i32 %26
  %28 = udiv i32 %27, %2
  %29 = mul i32 %28, %2
  %30 = sub i32 %27, %29
  %31 = zext i32 %28 to i64
  br label %38

32:                                               ; preds = %11
  %33 = tail call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %2, i64 %23) #8, !srcloc !13
  %34 = extractvalue { i64, i64 } %33, 0
  %35 = extractvalue { i64, i64 } %33, 1
  %36 = lshr i64 %34, 32
  %37 = trunc i64 %36 to i32
  br label %38

38:                                               ; preds = %32, %25
  %39 = phi i64 [ %31, %25 ], [ %35, %32 ]
  %40 = phi i32 [ %30, %25 ], [ %37, %32 ]
  %41 = icmp ne i32 %40, 0
  %42 = zext i1 %41 to i64
  %43 = add i64 %39, %42
  %44 = zext i32 %2 to i64
  %45 = zext i32 %7 to i64
  %46 = mul nuw i64 %45, %44
  %47 = and i64 %43, 4294967295
  %48 = mul nuw i64 %47, %44
  %49 = lshr i64 %48, %22
  %50 = add i64 %49, %46
  %51 = trunc i64 %50 to i32
  %52 = trunc i64 %43 to i32
  br label %53

53:                                               ; preds = %38, %3
  %54 = phi i32 [ %52, %38 ], [ 0, %3 ]
  %55 = phi i32 [ %51, %38 ], [ %1, %3 ]
  %56 = add i32 %1, 500
  %57 = icmp ult i32 %56, %55
  %58 = icmp ult i32 %55, %1
  %59 = or i1 %58, %57
  br i1 %59, label %60, label %63

60:                                               ; preds = %53
  %61 = tail call ptr @clk_hw_get_name(ptr noundef %0) #7
  %62 = tail call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.11, ptr noundef %61, i32 noundef %55, i32 noundef %1, i32 noundef %56) #9
  br label %80

63:                                               ; preds = %53
  %64 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %65 = load ptr, ptr %64, align 4
  %66 = load i32, ptr %4, align 4
  %67 = load i8, ptr %6, align 1
  %68 = zext i8 %67 to i32
  %69 = add i32 %66, %68
  %70 = tail call i32 @regmap_write(ptr noundef %65, i32 noundef %69, i32 noundef %7) #7
  %71 = load ptr, ptr %64, align 4
  %72 = load i32, ptr %4, align 4
  %73 = load ptr, ptr %5, align 4
  %74 = getelementptr i8, ptr %73, i32 15
  %75 = load i8, ptr %74, align 1
  %76 = zext i8 %75 to i32
  %77 = add i32 %72, %76
  %78 = tail call i32 @regmap_write(ptr noundef %71, i32 noundef %77, i32 noundef %54) #7
  %79 = tail call fastcc i32 @__clk_alpha_pll_update_latch(ptr noundef %4)
  br label %80

80:                                               ; preds = %63, %60
  %81 = phi i32 [ %79, %63 ], [ -22, %60 ]
  ret i32 %81
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_trion_pll_postdiv_recalc_rate(ptr nocapture noundef readonly %0, i32 noundef %1) #0 {
  %3 = alloca i32, align 4
  %4 = getelementptr i8, ptr %0, i32 -12
  %5 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %6 = load ptr, ptr %5, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  %7 = load i32, ptr %4, align 4
  %8 = getelementptr i8, ptr %0, i32 -4
  %9 = load ptr, ptr %8, align 4
  %10 = getelementptr i8, ptr %9, i32 4
  %11 = load i8, ptr %10, align 1
  %12 = zext i8 %11 to i32
  %13 = add i32 %7, %12
  %14 = call i32 @regmap_read(ptr noundef %6, i32 noundef %13, ptr noundef nonnull %3) #7
  %15 = getelementptr i8, ptr %0, i32 28
  %16 = load i32, ptr %15, align 4
  %17 = load i32, ptr %3, align 4
  %18 = lshr i32 %17, %16
  %19 = getelementptr i8, ptr %0, i32 -8
  %20 = load i8, ptr %19, align 4
  %21 = zext i8 %20 to i32
  %22 = sub nsw i32 31, %21
  %23 = lshr i32 -1, %22
  %24 = and i32 %23, %18
  store i32 %24, ptr %3, align 4
  %25 = getelementptr i8, ptr %0, i32 36
  %26 = load i32, ptr %25, align 4
  %27 = icmp eq i32 %26, 0
  br i1 %27, label %42, label %28

28:                                               ; preds = %2
  %29 = getelementptr i8, ptr %0, i32 32
  %30 = load ptr, ptr %29, align 4
  br label %31

31:                                               ; preds = %39, %28
  %32 = phi i32 [ 0, %28 ], [ %40, %39 ]
  %33 = getelementptr %struct.clk_div_table, ptr %30, i32 %32
  %34 = load i32, ptr %33, align 4
  %35 = icmp eq i32 %34, %24
  br i1 %35, label %36, label %39

36:                                               ; preds = %31
  %37 = getelementptr %struct.clk_div_table, ptr %30, i32 %32, i32 1
  %38 = load i32, ptr %37, align 4
  br label %42

39:                                               ; preds = %31
  %40 = add nuw i32 %32, 1
  %41 = icmp eq i32 %40, %26
  br i1 %41, label %42, label %31

42:                                               ; preds = %39, %36, %2
  %43 = phi i32 [ %38, %36 ], [ 1, %2 ], [ 1, %39 ]
  %44 = udiv i32 %1, %43
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  ret i32 %44
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_trion_pll_postdiv_round_rate(ptr noundef %0, i32 noundef %1, ptr noundef %2) #0 {
  %4 = getelementptr i8, ptr %0, i32 32
  %5 = load ptr, ptr %4, align 4
  %6 = getelementptr i8, ptr %0, i32 -8
  %7 = load i8, ptr %6, align 4
  %8 = tail call ptr @clk_hw_get_parent(ptr noundef %0) #7
  %9 = tail call i32 @divider_round_rate_parent(ptr noundef %0, ptr noundef %8, i32 noundef %1, ptr noundef %2, ptr noundef %5, i8 noundef zeroext %7, i32 noundef 16) #7
  ret i32 %9
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_trion_pll_postdiv_set_rate(ptr nocapture noundef readonly %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = zext i32 %2 to i64
  %7 = zext i32 %1 to i64
  %8 = add nsw i64 %7, -1
  %9 = add nsw i64 %8, %6
  %10 = icmp ult i64 %9, 4294967296
  br i1 %10, label %11, label %14, !prof !12

11:                                               ; preds = %3
  %12 = trunc i64 %9 to i32
  %13 = udiv i32 %12, %1
  br label %18

14:                                               ; preds = %3
  %15 = tail call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %1, i64 %9) #8, !srcloc !13
  %16 = extractvalue { i64, i64 } %15, 1
  %17 = trunc i64 %16 to i32
  br label %18

18:                                               ; preds = %14, %11
  %19 = phi i32 [ %13, %11 ], [ %17, %14 ]
  %20 = getelementptr i8, ptr %0, i32 36
  %21 = load i32, ptr %20, align 4
  %22 = icmp eq i32 %21, 0
  br i1 %22, label %38, label %23

23:                                               ; preds = %18
  %24 = getelementptr i8, ptr %0, i32 32
  %25 = load ptr, ptr %24, align 4
  br label %26

26:                                               ; preds = %35, %23
  %27 = phi i32 [ 0, %23 ], [ %36, %35 ]
  %28 = getelementptr %struct.clk_div_table, ptr %25, i32 %27, i32 1
  %29 = load i32, ptr %28, align 4
  %30 = icmp eq i32 %29, %19
  br i1 %30, label %31, label %35

31:                                               ; preds = %26
  %32 = getelementptr %struct.clk_div_table, ptr %25, i32 %27
  %33 = load i32, ptr %32, align 4
  %34 = shl i32 %33, 8
  br label %38

35:                                               ; preds = %26
  %36 = add nuw i32 %27, 1
  %37 = icmp eq i32 %36, %21
  br i1 %37, label %38, label %26

38:                                               ; preds = %35, %31, %18
  %39 = phi i32 [ %34, %31 ], [ 0, %18 ], [ 0, %35 ]
  %40 = getelementptr i8, ptr %0, i32 -12
  %41 = load i32, ptr %40, align 4
  %42 = getelementptr i8, ptr %0, i32 -4
  %43 = load ptr, ptr %42, align 4
  %44 = getelementptr i8, ptr %43, i32 4
  %45 = load i8, ptr %44, align 1
  %46 = zext i8 %45 to i32
  %47 = add i32 %41, %46
  %48 = getelementptr i8, ptr %0, i32 -8
  %49 = load i8, ptr %48, align 4
  %50 = zext i8 %49 to i32
  %51 = sub nsw i32 31, %50
  %52 = lshr i32 -1, %51
  %53 = shl i32 %52, 8
  %54 = tail call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %47, i32 noundef %53, i32 noundef %39, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  ret i32 %54
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_postdiv_fabia_recalc_rate(ptr nocapture noundef readonly %0, i32 noundef %1) #0 {
  %3 = alloca i32, align 4
  %4 = getelementptr i8, ptr %0, i32 -12
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  %5 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %6 = load ptr, ptr %5, align 4
  %7 = load i32, ptr %4, align 4
  %8 = getelementptr i8, ptr %0, i32 -4
  %9 = load ptr, ptr %8, align 4
  %10 = getelementptr i8, ptr %9, i32 4
  %11 = load i8, ptr %10, align 1
  %12 = zext i8 %11 to i32
  %13 = add i32 %7, %12
  %14 = call i32 @regmap_read(ptr noundef %6, i32 noundef %13, ptr noundef nonnull %3) #7
  %15 = icmp eq i32 %14, 0
  br i1 %15, label %16, label %47

16:                                               ; preds = %2
  %17 = getelementptr i8, ptr %0, i32 28
  %18 = load i32, ptr %17, align 4
  %19 = load i32, ptr %3, align 4
  %20 = lshr i32 %19, %18
  %21 = getelementptr i8, ptr %0, i32 -8
  %22 = load i8, ptr %21, align 4
  %23 = zext i8 %22 to i32
  %24 = shl nsw i32 -1, %23
  %25 = xor i32 %24, -1
  %26 = and i32 %20, %25
  store i32 %26, ptr %3, align 4
  %27 = getelementptr i8, ptr %0, i32 36
  %28 = load i32, ptr %27, align 4
  %29 = icmp eq i32 %28, 0
  br i1 %29, label %44, label %30

30:                                               ; preds = %16
  %31 = getelementptr i8, ptr %0, i32 32
  %32 = load ptr, ptr %31, align 4
  br label %33

33:                                               ; preds = %41, %30
  %34 = phi i32 [ 0, %30 ], [ %42, %41 ]
  %35 = getelementptr %struct.clk_div_table, ptr %32, i32 %34
  %36 = load i32, ptr %35, align 4
  %37 = icmp eq i32 %36, %26
  br i1 %37, label %38, label %41

38:                                               ; preds = %33
  %39 = getelementptr %struct.clk_div_table, ptr %32, i32 %34, i32 1
  %40 = load i32, ptr %39, align 4
  br label %44

41:                                               ; preds = %33
  %42 = add nuw i32 %34, 1
  %43 = icmp eq i32 %42, %28
  br i1 %43, label %44, label %33

44:                                               ; preds = %41, %38, %16
  %45 = phi i32 [ %40, %38 ], [ 1, %16 ], [ 1, %41 ]
  %46 = udiv i32 %1, %45
  br label %47

47:                                               ; preds = %44, %2
  %48 = phi i32 [ %46, %44 ], [ %14, %2 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  ret i32 %48
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_postdiv_fabia_round_rate(ptr noundef %0, i32 noundef %1, ptr noundef %2) #0 {
  %4 = getelementptr i8, ptr %0, i32 32
  %5 = load ptr, ptr %4, align 4
  %6 = getelementptr i8, ptr %0, i32 -8
  %7 = load i8, ptr %6, align 4
  %8 = tail call ptr @clk_hw_get_parent(ptr noundef %0) #7
  %9 = tail call i32 @divider_round_rate_parent(ptr noundef %0, ptr noundef %8, i32 noundef %1, ptr noundef %2, ptr noundef %5, i8 noundef zeroext %7, i32 noundef 16) #7
  ret i32 %9
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_postdiv_fabia_set_rate(ptr nocapture noundef readonly %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = alloca i32, align 4
  %5 = getelementptr i8, ptr %0, i32 -12
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4
  %6 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %7 = load ptr, ptr %6, align 4
  %8 = load i32, ptr %5, align 4
  %9 = call i32 @regmap_read(ptr noundef %7, i32 noundef %8, ptr noundef nonnull %4) #7
  %10 = icmp eq i32 %9, 0
  br i1 %10, label %11, label %67

11:                                               ; preds = %3
  %12 = load i32, ptr %4, align 4
  %13 = and i32 %12, 1048576
  %14 = icmp eq i32 %13, 0
  br i1 %14, label %15, label %67

15:                                               ; preds = %11
  %16 = zext i32 %2 to i64
  %17 = zext i32 %1 to i64
  %18 = add nsw i64 %17, -1
  %19 = add nsw i64 %18, %16
  %20 = icmp ult i64 %19, 4294967296
  br i1 %20, label %21, label %24, !prof !12

21:                                               ; preds = %15
  %22 = trunc i64 %19 to i32
  %23 = udiv i32 %22, %1
  br label %28

24:                                               ; preds = %15
  %25 = call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %1, i64 %19) #8, !srcloc !13
  %26 = extractvalue { i64, i64 } %25, 1
  %27 = trunc i64 %26 to i32
  br label %28

28:                                               ; preds = %24, %21
  %29 = phi i32 [ %23, %21 ], [ %27, %24 ]
  %30 = getelementptr i8, ptr %0, i32 36
  %31 = load i32, ptr %30, align 4
  %32 = icmp eq i32 %31, 0
  br i1 %32, label %47, label %33

33:                                               ; preds = %28
  %34 = getelementptr i8, ptr %0, i32 32
  %35 = load ptr, ptr %34, align 4
  br label %36

36:                                               ; preds = %44, %33
  %37 = phi i32 [ 0, %33 ], [ %45, %44 ]
  %38 = getelementptr %struct.clk_div_table, ptr %35, i32 %37, i32 1
  %39 = load i32, ptr %38, align 4
  %40 = icmp eq i32 %39, %29
  br i1 %40, label %41, label %44

41:                                               ; preds = %36
  %42 = getelementptr %struct.clk_div_table, ptr %35, i32 %37
  %43 = load i32, ptr %42, align 4
  store i32 %43, ptr %4, align 4
  br label %47

44:                                               ; preds = %36
  %45 = add nuw i32 %37, 1
  %46 = icmp eq i32 %45, %31
  br i1 %46, label %47, label %36

47:                                               ; preds = %44, %41, %28
  %48 = phi i32 [ %12, %28 ], [ %43, %41 ], [ %12, %44 ]
  %49 = load ptr, ptr %6, align 4
  %50 = load i32, ptr %5, align 4
  %51 = getelementptr i8, ptr %0, i32 -4
  %52 = load ptr, ptr %51, align 4
  %53 = getelementptr i8, ptr %52, i32 4
  %54 = load i8, ptr %53, align 1
  %55 = zext i8 %54 to i32
  %56 = add i32 %50, %55
  %57 = getelementptr i8, ptr %0, i32 -8
  %58 = load i8, ptr %57, align 4
  %59 = zext i8 %58 to i32
  %60 = shl nsw i32 -1, %59
  %61 = xor i32 %60, -1
  %62 = getelementptr i8, ptr %0, i32 28
  %63 = load i32, ptr %62, align 4
  %64 = shl i32 %61, %63
  %65 = shl i32 %48, %63
  %66 = call i32 @regmap_update_bits_base(ptr noundef %49, i32 noundef %56, i32 noundef %64, i32 noundef %65, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %67

67:                                               ; preds = %47, %11, %3
  %68 = phi i32 [ %66, %47 ], [ %9, %3 ], [ 0, %11 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  ret i32 %68
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define dso_local void @clk_trion_pll_configure(ptr nocapture noundef readonly %0, ptr noundef %1, ptr nocapture noundef readonly %2) #0 {
  %4 = alloca i32, align 4
  %5 = alloca i32, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %5) #7
  store i32 0, ptr %5, align 4, !annotation !8
  %6 = load i32, ptr %0, align 4
  %7 = call i32 @regmap_read(ptr noundef %1, i32 noundef %6, ptr noundef nonnull %4) #7
  %8 = load i32, ptr %0, align 4
  %9 = getelementptr inbounds %struct.clk_alpha_pll, ptr %0, i32 0, i32 1
  %10 = load ptr, ptr %9, align 4
  %11 = getelementptr i8, ptr %10, i32 14
  %12 = load i8, ptr %11, align 1
  %13 = zext i8 %12 to i32
  %14 = add i32 %8, %13
  %15 = call i32 @regmap_read(ptr noundef %1, i32 noundef %14, ptr noundef nonnull %5) #7
  %16 = or i32 %15, %7
  %17 = icmp eq i32 %16, 0
  br i1 %17, label %19, label %18

18:                                               ; preds = %3
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %5) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  br label %27

19:                                               ; preds = %3
  %20 = load i32, ptr %5, align 4
  %21 = and i32 %20, 1
  %22 = icmp eq i32 %21, 0
  %23 = load i32, ptr %4, align 4
  %24 = and i32 %23, 1
  %25 = icmp eq i32 %24, 0
  %26 = select i1 %22, i1 true, i1 %25
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %5) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  br i1 %26, label %27, label %178

27:                                               ; preds = %19, %18
  %28 = load i32, ptr %2, align 4
  %29 = icmp eq i32 %28, 0
  br i1 %29, label %37, label %30

30:                                               ; preds = %27
  %31 = load i32, ptr %0, align 4
  %32 = load ptr, ptr %9, align 4
  %33 = load i8, ptr %32, align 1
  %34 = zext i8 %33 to i32
  %35 = add i32 %31, %34
  %36 = call i32 @regmap_write(ptr noundef %1, i32 noundef %35, i32 noundef %28) #7
  br label %37

37:                                               ; preds = %30, %27
  %38 = load i32, ptr %0, align 4
  %39 = load ptr, ptr %9, align 4
  %40 = getelementptr i8, ptr %39, i32 1
  %41 = load i8, ptr %40, align 1
  %42 = zext i8 %41 to i32
  %43 = add i32 %38, %42
  %44 = call i32 @regmap_write(ptr noundef %1, i32 noundef %43, i32 noundef 68) #7
  %45 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 1
  %46 = load i32, ptr %45, align 4
  %47 = icmp eq i32 %46, 0
  br i1 %47, label %56, label %48

48:                                               ; preds = %37
  %49 = load i32, ptr %0, align 4
  %50 = load ptr, ptr %9, align 4
  %51 = getelementptr i8, ptr %50, i32 2
  %52 = load i8, ptr %51, align 1
  %53 = zext i8 %52 to i32
  %54 = add i32 %49, %53
  %55 = call i32 @regmap_write(ptr noundef %1, i32 noundef %54, i32 noundef %46) #7
  br label %56

56:                                               ; preds = %48, %37
  %57 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 3
  %58 = load i32, ptr %57, align 4
  %59 = icmp eq i32 %58, 0
  br i1 %59, label %68, label %60

60:                                               ; preds = %56
  %61 = load i32, ptr %0, align 4
  %62 = load ptr, ptr %9, align 4
  %63 = getelementptr i8, ptr %62, i32 7
  %64 = load i8, ptr %63, align 1
  %65 = zext i8 %64 to i32
  %66 = add i32 %61, %65
  %67 = call i32 @regmap_write(ptr noundef %1, i32 noundef %66, i32 noundef %58) #7
  br label %68

68:                                               ; preds = %60, %56
  %69 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 4
  %70 = load i32, ptr %69, align 4
  %71 = icmp eq i32 %70, 0
  br i1 %71, label %80, label %72

72:                                               ; preds = %68
  %73 = load i32, ptr %0, align 4
  %74 = load ptr, ptr %9, align 4
  %75 = getelementptr i8, ptr %74, i32 8
  %76 = load i8, ptr %75, align 1
  %77 = zext i8 %76 to i32
  %78 = add i32 %73, %77
  %79 = call i32 @regmap_write(ptr noundef %1, i32 noundef %78, i32 noundef %70) #7
  br label %80

80:                                               ; preds = %72, %68
  %81 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 5
  %82 = load i32, ptr %81, align 4
  %83 = icmp eq i32 %82, 0
  br i1 %83, label %92, label %84

84:                                               ; preds = %80
  %85 = load i32, ptr %0, align 4
  %86 = load ptr, ptr %9, align 4
  %87 = getelementptr i8, ptr %86, i32 9
  %88 = load i8, ptr %87, align 1
  %89 = zext i8 %88 to i32
  %90 = add i32 %85, %89
  %91 = call i32 @regmap_write(ptr noundef %1, i32 noundef %90, i32 noundef %82) #7
  br label %92

92:                                               ; preds = %84, %80
  %93 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 6
  %94 = load i32, ptr %93, align 4
  %95 = icmp eq i32 %94, 0
  br i1 %95, label %104, label %96

96:                                               ; preds = %92
  %97 = load i32, ptr %0, align 4
  %98 = load ptr, ptr %9, align 4
  %99 = getelementptr i8, ptr %98, i32 4
  %100 = load i8, ptr %99, align 1
  %101 = zext i8 %100 to i32
  %102 = add i32 %97, %101
  %103 = call i32 @regmap_write(ptr noundef %1, i32 noundef %102, i32 noundef %94) #7
  br label %104

104:                                              ; preds = %96, %92
  %105 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 7
  %106 = load i32, ptr %105, align 4
  %107 = icmp eq i32 %106, 0
  br i1 %107, label %116, label %108

108:                                              ; preds = %104
  %109 = load i32, ptr %0, align 4
  %110 = load ptr, ptr %9, align 4
  %111 = getelementptr i8, ptr %110, i32 5
  %112 = load i8, ptr %111, align 1
  %113 = zext i8 %112 to i32
  %114 = add i32 %109, %113
  %115 = call i32 @regmap_write(ptr noundef %1, i32 noundef %114, i32 noundef %106) #7
  br label %116

116:                                              ; preds = %108, %104
  %117 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 8
  %118 = load i32, ptr %117, align 4
  %119 = icmp eq i32 %118, 0
  br i1 %119, label %128, label %120

120:                                              ; preds = %116
  %121 = load i32, ptr %0, align 4
  %122 = load ptr, ptr %9, align 4
  %123 = getelementptr i8, ptr %122, i32 6
  %124 = load i8, ptr %123, align 1
  %125 = zext i8 %124 to i32
  %126 = add i32 %121, %125
  %127 = call i32 @regmap_write(ptr noundef %1, i32 noundef %126, i32 noundef %118) #7
  br label %128

128:                                              ; preds = %120, %116
  %129 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 9
  %130 = load i32, ptr %129, align 4
  %131 = icmp eq i32 %130, 0
  br i1 %131, label %140, label %132

132:                                              ; preds = %128
  %133 = load i32, ptr %0, align 4
  %134 = load ptr, ptr %9, align 4
  %135 = getelementptr i8, ptr %134, i32 10
  %136 = load i8, ptr %135, align 1
  %137 = zext i8 %136 to i32
  %138 = add i32 %133, %137
  %139 = call i32 @regmap_write(ptr noundef %1, i32 noundef %138, i32 noundef %130) #7
  br label %140

140:                                              ; preds = %132, %128
  %141 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 10
  %142 = load i32, ptr %141, align 4
  %143 = icmp eq i32 %142, 0
  br i1 %143, label %152, label %144

144:                                              ; preds = %140
  %145 = load i32, ptr %0, align 4
  %146 = load ptr, ptr %9, align 4
  %147 = getelementptr i8, ptr %146, i32 11
  %148 = load i8, ptr %147, align 1
  %149 = zext i8 %148 to i32
  %150 = add i32 %145, %149
  %151 = call i32 @regmap_write(ptr noundef %1, i32 noundef %150, i32 noundef %142) #7
  br label %152

152:                                              ; preds = %144, %140
  %153 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 11
  %154 = load i32, ptr %153, align 4
  %155 = icmp eq i32 %154, 0
  br i1 %155, label %164, label %156

156:                                              ; preds = %152
  %157 = load i32, ptr %0, align 4
  %158 = load ptr, ptr %9, align 4
  %159 = getelementptr i8, ptr %158, i32 12
  %160 = load i8, ptr %159, align 1
  %161 = zext i8 %160 to i32
  %162 = add i32 %157, %161
  %163 = call i32 @regmap_write(ptr noundef %1, i32 noundef %162, i32 noundef %154) #7
  br label %164

164:                                              ; preds = %156, %152
  %165 = load i32, ptr %0, align 4
  %166 = call i32 @regmap_update_bits_base(ptr noundef %1, i32 noundef %165, i32 noundef 8388608, i32 noundef 8388608, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %167 = load i32, ptr %0, align 4
  %168 = call i32 @regmap_update_bits_base(ptr noundef %1, i32 noundef %167, i32 noundef 1, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %169 = load i32, ptr %0, align 4
  %170 = load ptr, ptr %9, align 4
  %171 = getelementptr i8, ptr %170, i32 14
  %172 = load i8, ptr %171, align 1
  %173 = zext i8 %172 to i32
  %174 = add i32 %169, %173
  %175 = call i32 @regmap_write(ptr noundef %1, i32 noundef %174, i32 noundef 0) #7
  %176 = load i32, ptr %0, align 4
  %177 = call i32 @regmap_update_bits_base(ptr noundef %1, i32 noundef %176, i32 noundef 4, i32 noundef 4, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %178

178:                                              ; preds = %164, %19
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_trion_prepare(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = getelementptr i8, ptr %0, i32 -16
  %8 = load ptr, ptr %7, align 4
  %9 = getelementptr i8, ptr %8, i32 13
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = add i32 %6, %11
  %13 = call i32 @regmap_read(ptr noundef %5, i32 noundef %12, ptr noundef nonnull %2) #7
  %14 = load i32, ptr %2, align 4
  %15 = and i32 %14, 67108864
  %16 = icmp eq i32 %15, 0
  br i1 %16, label %17, label %21

17:                                               ; preds = %1
  %18 = call i32 @clk_trion_pll_enable(ptr noundef %0) #7
  %19 = icmp eq i32 %18, 0
  br i1 %19, label %20, label %21

20:                                               ; preds = %17
  call void @clk_trion_pll_disable(ptr noundef %0) #7
  br label %21

21:                                               ; preds = %20, %17, %1
  %22 = phi i32 [ 0, %1 ], [ 0, %20 ], [ %18, %17 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %22
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_trion_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = tail call fastcc i32 @__alpha_pll_trion_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef 4194304, i32 noundef 536870912)
  ret i32 %4
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_lucid_prepare(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = getelementptr i8, ptr %0, i32 -16
  %8 = load ptr, ptr %7, align 4
  %9 = getelementptr i8, ptr %8, i32 13
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = add i32 %6, %11
  %13 = call i32 @regmap_read(ptr noundef %5, i32 noundef %12, ptr noundef nonnull %2) #7
  %14 = load i32, ptr %2, align 4
  %15 = and i32 %14, 134217728
  %16 = icmp eq i32 %15, 0
  br i1 %16, label %17, label %21

17:                                               ; preds = %1
  %18 = call i32 @clk_trion_pll_enable(ptr noundef %0) #7
  %19 = icmp eq i32 %18, 0
  br i1 %19, label %20, label %21

20:                                               ; preds = %17
  call void @clk_trion_pll_disable(ptr noundef %0) #7
  br label %21

21:                                               ; preds = %20, %17, %1
  %22 = phi i32 [ 0, %1 ], [ 0, %20 ], [ %18, %17 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %22
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define dso_local void @clk_agera_pll_configure(ptr nocapture noundef readonly %0, ptr noundef %1, ptr nocapture noundef readonly %2) #0 {
  %4 = getelementptr inbounds %struct.clk_alpha_pll, ptr %0, i32 0, i32 1
  %5 = load i32, ptr %2, align 4
  %6 = icmp eq i32 %5, 0
  br i1 %6, label %14, label %7

7:                                                ; preds = %3
  %8 = load i32, ptr %0, align 4
  %9 = load ptr, ptr %4, align 4
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = add i32 %8, %11
  %13 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %12, i32 noundef %5) #7
  br label %14

14:                                               ; preds = %7, %3
  %15 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 1
  %16 = load i32, ptr %15, align 4
  %17 = icmp eq i32 %16, 0
  br i1 %17, label %26, label %18

18:                                               ; preds = %14
  %19 = load i32, ptr %0, align 4
  %20 = load ptr, ptr %4, align 4
  %21 = getelementptr i8, ptr %20, i32 2
  %22 = load i8, ptr %21, align 1
  %23 = zext i8 %22 to i32
  %24 = add i32 %19, %23
  %25 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %24, i32 noundef %16) #7
  br label %26

26:                                               ; preds = %18, %14
  %27 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 6
  %28 = load i32, ptr %27, align 4
  %29 = icmp eq i32 %28, 0
  br i1 %29, label %38, label %30

30:                                               ; preds = %26
  %31 = load i32, ptr %0, align 4
  %32 = load ptr, ptr %4, align 4
  %33 = getelementptr i8, ptr %32, i32 4
  %34 = load i8, ptr %33, align 1
  %35 = zext i8 %34 to i32
  %36 = add i32 %31, %35
  %37 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %36, i32 noundef %28) #7
  br label %38

38:                                               ; preds = %30, %26
  %39 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 3
  %40 = load i32, ptr %39, align 4
  %41 = icmp eq i32 %40, 0
  br i1 %41, label %50, label %42

42:                                               ; preds = %38
  %43 = load i32, ptr %0, align 4
  %44 = load ptr, ptr %4, align 4
  %45 = getelementptr i8, ptr %44, i32 7
  %46 = load i8, ptr %45, align 1
  %47 = zext i8 %46 to i32
  %48 = add i32 %43, %47
  %49 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %48, i32 noundef %40) #7
  br label %50

50:                                               ; preds = %42, %38
  %51 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 4
  %52 = load i32, ptr %51, align 4
  %53 = icmp eq i32 %52, 0
  br i1 %53, label %62, label %54

54:                                               ; preds = %50
  %55 = load i32, ptr %0, align 4
  %56 = load ptr, ptr %4, align 4
  %57 = getelementptr i8, ptr %56, i32 8
  %58 = load i8, ptr %57, align 1
  %59 = zext i8 %58 to i32
  %60 = add i32 %55, %59
  %61 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %60, i32 noundef %52) #7
  br label %62

62:                                               ; preds = %54, %50
  %63 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 9
  %64 = load i32, ptr %63, align 4
  %65 = icmp eq i32 %64, 0
  br i1 %65, label %74, label %66

66:                                               ; preds = %62
  %67 = load i32, ptr %0, align 4
  %68 = load ptr, ptr %4, align 4
  %69 = getelementptr i8, ptr %68, i32 10
  %70 = load i8, ptr %69, align 1
  %71 = zext i8 %70 to i32
  %72 = add i32 %67, %71
  %73 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %72, i32 noundef %64) #7
  br label %74

74:                                               ; preds = %66, %62
  %75 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 10
  %76 = load i32, ptr %75, align 4
  %77 = icmp eq i32 %76, 0
  br i1 %77, label %86, label %78

78:                                               ; preds = %74
  %79 = load i32, ptr %0, align 4
  %80 = load ptr, ptr %4, align 4
  %81 = getelementptr i8, ptr %80, i32 11
  %82 = load i8, ptr %81, align 1
  %83 = zext i8 %82 to i32
  %84 = add i32 %79, %83
  %85 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %84, i32 noundef %76) #7
  br label %86

86:                                               ; preds = %78, %74
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_alpha_pll_agera_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = getelementptr i8, ptr %0, i32 -20
  %5 = getelementptr i8, ptr %0, i32 -16
  %6 = load ptr, ptr %5, align 4
  %7 = udiv i32 %1, %2
  %8 = mul i32 %7, %2
  %9 = sub i32 %1, %8
  %10 = icmp eq i32 %9, 0
  br i1 %10, label %53, label %11

11:                                               ; preds = %3
  %12 = getelementptr i8, ptr %6, i32 3
  %13 = load i8, ptr %12, align 1
  %14 = zext i8 %13 to i32
  %15 = getelementptr i8, ptr %6, i32 2
  %16 = load i8, ptr %15, align 1
  %17 = zext i8 %16 to i32
  %18 = sub nsw i32 %14, %17
  %19 = icmp eq i32 %18, 4
  %20 = zext i32 %9 to i64
  %21 = select i1 %19, i32 32, i32 16
  %22 = zext i32 %21 to i64
  %23 = shl nuw i64 %20, %22
  %24 = icmp ult i64 %23, 4294967296
  br i1 %24, label %25, label %32, !prof !12

25:                                               ; preds = %11
  %26 = trunc i64 %23 to i32
  %27 = freeze i32 %26
  %28 = udiv i32 %27, %2
  %29 = mul i32 %28, %2
  %30 = sub i32 %27, %29
  %31 = zext i32 %28 to i64
  br label %38

32:                                               ; preds = %11
  %33 = tail call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %2, i64 %23) #8, !srcloc !13
  %34 = extractvalue { i64, i64 } %33, 0
  %35 = extractvalue { i64, i64 } %33, 1
  %36 = lshr i64 %34, 32
  %37 = trunc i64 %36 to i32
  br label %38

38:                                               ; preds = %32, %25
  %39 = phi i64 [ %31, %25 ], [ %35, %32 ]
  %40 = phi i32 [ %30, %25 ], [ %37, %32 ]
  %41 = icmp ne i32 %40, 0
  %42 = zext i1 %41 to i64
  %43 = add i64 %39, %42
  %44 = zext i32 %2 to i64
  %45 = zext i32 %7 to i64
  %46 = mul nuw i64 %45, %44
  %47 = and i64 %43, 4294967295
  %48 = mul nuw i64 %47, %44
  %49 = lshr i64 %48, %22
  %50 = add i64 %49, %46
  %51 = trunc i64 %50 to i32
  %52 = trunc i64 %43 to i32
  br label %53

53:                                               ; preds = %38, %3
  %54 = phi i32 [ %52, %38 ], [ 0, %3 ]
  %55 = phi i32 [ %51, %38 ], [ %1, %3 ]
  %56 = add i32 %1, 500
  %57 = icmp ult i32 %56, %55
  %58 = icmp ult i32 %55, %1
  %59 = or i1 %58, %57
  br i1 %59, label %60, label %63

60:                                               ; preds = %53
  %61 = tail call ptr @clk_hw_get_name(ptr noundef %0) #7
  %62 = tail call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.11, ptr noundef %61, i32 noundef %55, i32 noundef %1, i32 noundef %56) #9
  br label %82

63:                                               ; preds = %53
  %64 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %65 = load ptr, ptr %64, align 4
  %66 = load i32, ptr %4, align 4
  %67 = load i8, ptr %6, align 1
  %68 = zext i8 %67 to i32
  %69 = add i32 %66, %68
  %70 = tail call i32 @regmap_write(ptr noundef %65, i32 noundef %69, i32 noundef %7) #7
  %71 = load ptr, ptr %64, align 4
  %72 = load i32, ptr %4, align 4
  %73 = load ptr, ptr %5, align 4
  %74 = getelementptr i8, ptr %73, i32 2
  %75 = load i8, ptr %74, align 1
  %76 = zext i8 %75 to i32
  %77 = add i32 %72, %76
  %78 = tail call i32 @regmap_write(ptr noundef %71, i32 noundef %77, i32 noundef %54) #7
  %79 = tail call zeroext i1 @clk_hw_is_enabled(ptr noundef %0) #7
  br i1 %79, label %80, label %82

80:                                               ; preds = %63
  %81 = tail call fastcc i32 @wait_for_pll(ptr noundef %4, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %82

82:                                               ; preds = %80, %63, %60
  %83 = phi i32 [ %81, %80 ], [ 0, %63 ], [ -22, %60 ]
  ret i32 %83
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_lucid_5lpe_prepare(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = load i32, ptr %2, align 4
  %9 = and i32 %8, 2048
  %10 = icmp eq i32 %9, 0
  br i1 %10, label %11, label %18

11:                                               ; preds = %1
  %12 = call ptr @clk_hw_get_parent(ptr noundef %0) #7
  %13 = icmp eq ptr %12, null
  br i1 %13, label %18, label %14

14:                                               ; preds = %11
  %15 = call i32 @alpha_pll_lucid_5lpe_enable(ptr noundef %0)
  %16 = icmp eq i32 %15, 0
  br i1 %16, label %17, label %18

17:                                               ; preds = %14
  call void @alpha_pll_lucid_5lpe_disable(ptr noundef %0)
  br label %18

18:                                               ; preds = %17, %14, %11, %1
  %19 = phi i32 [ 0, %17 ], [ 0, %1 ], [ -22, %11 ], [ %15, %14 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %19
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_lucid_5lpe_enable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4, !annotation !8
  %6 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %7 = load ptr, ptr %6, align 4
  %8 = load i32, ptr %5, align 4
  %9 = getelementptr i8, ptr %0, i32 -16
  %10 = load ptr, ptr %9, align 4
  %11 = getelementptr i8, ptr %10, i32 4
  %12 = load i8, ptr %11, align 1
  %13 = zext i8 %12 to i32
  %14 = add i32 %8, %13
  %15 = call i32 @regmap_read(ptr noundef %7, i32 noundef %14, ptr noundef nonnull %4) #7
  %16 = icmp eq i32 %15, 0
  br i1 %16, label %17, label %66

17:                                               ; preds = %1
  %18 = load i32, ptr %4, align 4
  %19 = and i32 %18, 2097152
  %20 = icmp eq i32 %19, 0
  br i1 %20, label %26, label %21

21:                                               ; preds = %17
  %22 = call i32 @clk_enable_regmap(ptr noundef %0) #7
  %23 = icmp eq i32 %22, 0
  br i1 %23, label %24, label %66

24:                                               ; preds = %21
  %25 = call fastcc i32 @wait_for_pll(ptr noundef %5, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %66

26:                                               ; preds = %17
  %27 = load ptr, ptr %6, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  %28 = load i32, ptr %5, align 4
  %29 = call i32 @regmap_read(ptr noundef %27, i32 noundef %28, ptr noundef nonnull %2) #7
  %30 = load i32, ptr %5, align 4
  %31 = load ptr, ptr %9, align 4
  %32 = getelementptr i8, ptr %31, i32 14
  %33 = load i8, ptr %32, align 1
  %34 = zext i8 %33 to i32
  %35 = add i32 %30, %34
  %36 = call i32 @regmap_read(ptr noundef %27, i32 noundef %35, ptr noundef nonnull %3) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  %37 = load ptr, ptr %6, align 4
  %38 = load i32, ptr %5, align 4
  %39 = call i32 @regmap_update_bits_base(ptr noundef %37, i32 noundef %38, i32 noundef 4, i32 noundef 4, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %40 = icmp eq i32 %39, 0
  br i1 %40, label %41, label %66

41:                                               ; preds = %26
  %42 = load ptr, ptr %6, align 4
  %43 = load i32, ptr %5, align 4
  %44 = load ptr, ptr %9, align 4
  %45 = getelementptr i8, ptr %44, i32 14
  %46 = load i8, ptr %45, align 1
  %47 = zext i8 %46 to i32
  %48 = add i32 %43, %47
  %49 = call i32 @regmap_write(ptr noundef %42, i32 noundef %48, i32 noundef 1) #7
  %50 = call fastcc i32 @wait_for_pll(ptr noundef %5, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  %51 = icmp eq i32 %50, 0
  br i1 %51, label %52, label %66

52:                                               ; preds = %41
  %53 = load ptr, ptr %6, align 4
  %54 = load i32, ptr %5, align 4
  %55 = load ptr, ptr %9, align 4
  %56 = getelementptr i8, ptr %55, i32 4
  %57 = load i8, ptr %56, align 1
  %58 = zext i8 %57 to i32
  %59 = add i32 %54, %58
  %60 = call i32 @regmap_update_bits_base(ptr noundef %53, i32 noundef %59, i32 noundef 7, i32 noundef 7, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %61 = icmp eq i32 %60, 0
  br i1 %61, label %62, label %66

62:                                               ; preds = %52
  %63 = load ptr, ptr %6, align 4
  %64 = load i32, ptr %5, align 4
  %65 = call i32 @regmap_update_bits_base(ptr noundef %63, i32 noundef %64, i32 noundef 1, i32 noundef 1, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %66

66:                                               ; preds = %62, %52, %41, %26, %24, %21, %1
  %67 = phi i32 [ %25, %24 ], [ %65, %62 ], [ %15, %1 ], [ %22, %21 ], [ %39, %26 ], [ %50, %41 ], [ %60, %52 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  ret i32 %67
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal void @alpha_pll_lucid_5lpe_disable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  %6 = load i32, ptr %3, align 4
  %7 = getelementptr i8, ptr %0, i32 -16
  %8 = load ptr, ptr %7, align 4
  %9 = getelementptr i8, ptr %8, i32 4
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = add i32 %6, %11
  %13 = call i32 @regmap_read(ptr noundef %5, i32 noundef %12, ptr noundef nonnull %2) #7
  %14 = icmp eq i32 %13, 0
  br i1 %14, label %15, label %44

15:                                               ; preds = %1
  %16 = load i32, ptr %2, align 4
  %17 = and i32 %16, 2097152
  %18 = icmp eq i32 %17, 0
  br i1 %18, label %20, label %19

19:                                               ; preds = %15
  call void @clk_disable_regmap(ptr noundef %0) #7
  br label %44

20:                                               ; preds = %15
  %21 = load ptr, ptr %4, align 4
  %22 = load i32, ptr %3, align 4
  %23 = call i32 @regmap_update_bits_base(ptr noundef %21, i32 noundef %22, i32 noundef 1, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %24 = icmp eq i32 %23, 0
  br i1 %24, label %25, label %44

25:                                               ; preds = %20
  %26 = load ptr, ptr %4, align 4
  %27 = load i32, ptr %3, align 4
  %28 = load ptr, ptr %7, align 4
  %29 = getelementptr i8, ptr %28, i32 4
  %30 = load i8, ptr %29, align 1
  %31 = zext i8 %30 to i32
  %32 = add i32 %27, %31
  %33 = call i32 @regmap_update_bits_base(ptr noundef %26, i32 noundef %32, i32 noundef 7, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %34 = icmp eq i32 %33, 0
  br i1 %34, label %35, label %44

35:                                               ; preds = %25
  %36 = load ptr, ptr %4, align 4
  %37 = load i32, ptr %3, align 4
  %38 = load ptr, ptr %7, align 4
  %39 = getelementptr i8, ptr %38, i32 14
  %40 = load i8, ptr %39, align 1
  %41 = zext i8 %40 to i32
  %42 = add i32 %37, %41
  %43 = call i32 @regmap_write(ptr noundef %36, i32 noundef %42, i32 noundef 0) #7
  br label %44

44:                                               ; preds = %35, %25, %20, %19, %1
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_lucid_5lpe_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = tail call fastcc i32 @__alpha_pll_trion_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef 16384, i32 noundef 8192)
  ret i32 %4
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_lucid_5lpe_pll_postdiv_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = tail call fastcc i32 @__clk_lucid_pll_postdiv_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef 2097152)
  ret i32 %4
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define dso_local void @clk_zonda_pll_configure(ptr nocapture noundef readonly %0, ptr noundef %1, ptr nocapture noundef readonly %2) #0 {
  %4 = getelementptr inbounds %struct.clk_alpha_pll, ptr %0, i32 0, i32 1
  %5 = load i32, ptr %2, align 4
  %6 = icmp eq i32 %5, 0
  br i1 %6, label %14, label %7

7:                                                ; preds = %3
  %8 = load i32, ptr %0, align 4
  %9 = load ptr, ptr %4, align 4
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = add i32 %8, %11
  %13 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %12, i32 noundef %5) #7
  br label %14

14:                                               ; preds = %7, %3
  %15 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 1
  %16 = load i32, ptr %15, align 4
  %17 = icmp eq i32 %16, 0
  br i1 %17, label %26, label %18

18:                                               ; preds = %14
  %19 = load i32, ptr %0, align 4
  %20 = load ptr, ptr %4, align 4
  %21 = getelementptr i8, ptr %20, i32 2
  %22 = load i8, ptr %21, align 1
  %23 = zext i8 %22 to i32
  %24 = add i32 %19, %23
  %25 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %24, i32 noundef %16) #7
  br label %26

26:                                               ; preds = %18, %14
  %27 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 3
  %28 = load i32, ptr %27, align 4
  %29 = icmp eq i32 %28, 0
  br i1 %29, label %38, label %30

30:                                               ; preds = %26
  %31 = load i32, ptr %0, align 4
  %32 = load ptr, ptr %4, align 4
  %33 = getelementptr i8, ptr %32, i32 7
  %34 = load i8, ptr %33, align 1
  %35 = zext i8 %34 to i32
  %36 = add i32 %31, %35
  %37 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %36, i32 noundef %28) #7
  br label %38

38:                                               ; preds = %30, %26
  %39 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 4
  %40 = load i32, ptr %39, align 4
  %41 = icmp eq i32 %40, 0
  br i1 %41, label %50, label %42

42:                                               ; preds = %38
  %43 = load i32, ptr %0, align 4
  %44 = load ptr, ptr %4, align 4
  %45 = getelementptr i8, ptr %44, i32 8
  %46 = load i8, ptr %45, align 1
  %47 = zext i8 %46 to i32
  %48 = add i32 %43, %47
  %49 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %48, i32 noundef %40) #7
  br label %50

50:                                               ; preds = %42, %38
  %51 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 5
  %52 = load i32, ptr %51, align 4
  %53 = icmp eq i32 %52, 0
  br i1 %53, label %62, label %54

54:                                               ; preds = %50
  %55 = load i32, ptr %0, align 4
  %56 = load ptr, ptr %4, align 4
  %57 = getelementptr i8, ptr %56, i32 9
  %58 = load i8, ptr %57, align 1
  %59 = zext i8 %58 to i32
  %60 = add i32 %55, %59
  %61 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %60, i32 noundef %52) #7
  br label %62

62:                                               ; preds = %54, %50
  %63 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 6
  %64 = load i32, ptr %63, align 4
  %65 = icmp eq i32 %64, 0
  br i1 %65, label %74, label %66

66:                                               ; preds = %62
  %67 = load i32, ptr %0, align 4
  %68 = load ptr, ptr %4, align 4
  %69 = getelementptr i8, ptr %68, i32 4
  %70 = load i8, ptr %69, align 1
  %71 = zext i8 %70 to i32
  %72 = add i32 %67, %71
  %73 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %72, i32 noundef %64) #7
  br label %74

74:                                               ; preds = %66, %62
  %75 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 7
  %76 = load i32, ptr %75, align 4
  %77 = icmp eq i32 %76, 0
  br i1 %77, label %86, label %78

78:                                               ; preds = %74
  %79 = load i32, ptr %0, align 4
  %80 = load ptr, ptr %4, align 4
  %81 = getelementptr i8, ptr %80, i32 5
  %82 = load i8, ptr %81, align 1
  %83 = zext i8 %82 to i32
  %84 = add i32 %79, %83
  %85 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %84, i32 noundef %76) #7
  br label %86

86:                                               ; preds = %78, %74
  %87 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 8
  %88 = load i32, ptr %87, align 4
  %89 = icmp eq i32 %88, 0
  br i1 %89, label %98, label %90

90:                                               ; preds = %86
  %91 = load i32, ptr %0, align 4
  %92 = load ptr, ptr %4, align 4
  %93 = getelementptr i8, ptr %92, i32 6
  %94 = load i8, ptr %93, align 1
  %95 = zext i8 %94 to i32
  %96 = add i32 %91, %95
  %97 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %96, i32 noundef %88) #7
  br label %98

98:                                               ; preds = %90, %86
  %99 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 9
  %100 = load i32, ptr %99, align 4
  %101 = icmp eq i32 %100, 0
  br i1 %101, label %110, label %102

102:                                              ; preds = %98
  %103 = load i32, ptr %0, align 4
  %104 = load ptr, ptr %4, align 4
  %105 = getelementptr i8, ptr %104, i32 10
  %106 = load i8, ptr %105, align 1
  %107 = zext i8 %106 to i32
  %108 = add i32 %103, %107
  %109 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %108, i32 noundef %100) #7
  br label %110

110:                                              ; preds = %102, %98
  %111 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 10
  %112 = load i32, ptr %111, align 4
  %113 = icmp eq i32 %112, 0
  br i1 %113, label %122, label %114

114:                                              ; preds = %110
  %115 = load i32, ptr %0, align 4
  %116 = load ptr, ptr %4, align 4
  %117 = getelementptr i8, ptr %116, i32 11
  %118 = load i8, ptr %117, align 1
  %119 = zext i8 %118 to i32
  %120 = add i32 %115, %119
  %121 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %120, i32 noundef %112) #7
  br label %122

122:                                              ; preds = %114, %110
  %123 = getelementptr inbounds %struct.alpha_pll_config, ptr %2, i32 0, i32 11
  %124 = load i32, ptr %123, align 4
  %125 = icmp eq i32 %124, 0
  br i1 %125, label %134, label %126

126:                                              ; preds = %122
  %127 = load i32, ptr %0, align 4
  %128 = load ptr, ptr %4, align 4
  %129 = getelementptr i8, ptr %128, i32 12
  %130 = load i8, ptr %129, align 1
  %131 = zext i8 %130 to i32
  %132 = add i32 %127, %131
  %133 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %132, i32 noundef %124) #7
  br label %134

134:                                              ; preds = %126, %122
  %135 = load i32, ptr %0, align 4
  %136 = tail call i32 @regmap_update_bits_base(ptr noundef %1, i32 noundef %135, i32 noundef 2, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %137 = load i32, ptr %0, align 4
  %138 = tail call i32 @regmap_update_bits_base(ptr noundef %1, i32 noundef %137, i32 noundef 1, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %139 = load i32, ptr %0, align 4
  %140 = load ptr, ptr %4, align 4
  %141 = getelementptr i8, ptr %140, i32 14
  %142 = load i8, ptr %141, align 1
  %143 = zext i8 %142 to i32
  %144 = add i32 %139, %143
  %145 = tail call i32 @regmap_write(ptr noundef %1, i32 noundef %144, i32 noundef 0) #7
  %146 = load i32, ptr %0, align 4
  %147 = tail call i32 @regmap_update_bits_base(ptr noundef %1, i32 noundef %146, i32 noundef 4, i32 noundef 4, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_zonda_pll_enable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = load i32, ptr %2, align 4
  %9 = and i32 %8, 1048576
  %10 = icmp eq i32 %9, 0
  br i1 %10, label %16, label %11

11:                                               ; preds = %1
  %12 = call i32 @clk_enable_regmap(ptr noundef %0) #7
  %13 = icmp eq i32 %12, 0
  br i1 %13, label %14, label %57

14:                                               ; preds = %11
  %15 = call fastcc i32 @wait_for_pll(ptr noundef %3, i32 noundef 1073741824, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %57

16:                                               ; preds = %1
  %17 = load i32, ptr %3, align 4
  %18 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %17, i32 noundef 2, i32 noundef 2, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %19 = load ptr, ptr getelementptr inbounds (%struct.arm_delay_ops, ptr @arm_delay_ops, i32 0, i32 1), align 4
  call void %19(i32 noundef 214748) #7
  %20 = load i32, ptr %3, align 4
  %21 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %20, i32 noundef 4, i32 noundef 4, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %22 = load i32, ptr %3, align 4
  %23 = getelementptr i8, ptr %0, i32 -16
  %24 = load ptr, ptr %23, align 4
  %25 = getelementptr i8, ptr %24, i32 14
  %26 = load i8, ptr %25, align 1
  %27 = zext i8 %26 to i32
  %28 = add i32 %22, %27
  %29 = call i32 @regmap_write(ptr noundef %5, i32 noundef %28, i32 noundef 1) #7
  %30 = load i32, ptr %3, align 4
  %31 = load ptr, ptr %23, align 4
  %32 = getelementptr i8, ptr %31, i32 10
  %33 = load i8, ptr %32, align 1
  %34 = zext i8 %33 to i32
  %35 = add i32 %30, %34
  %36 = call i32 @regmap_read(ptr noundef %5, i32 noundef %35, ptr noundef nonnull %2) #7
  %37 = load i32, ptr %2, align 4
  %38 = and i32 %37, 65536
  %39 = icmp eq i32 %38, 0
  br i1 %39, label %42, label %40

40:                                               ; preds = %16
  %41 = call fastcc i32 @wait_for_pll(ptr noundef %3, i32 noundef 536870912, i1 noundef zeroext false, ptr noundef nonnull @.str.14)
  br label %44

42:                                               ; preds = %16
  %43 = call fastcc i32 @wait_for_pll(ptr noundef %3, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %44

44:                                               ; preds = %42, %40
  %45 = phi i32 [ %41, %40 ], [ %43, %42 ]
  %46 = icmp eq i32 %45, 0
  br i1 %46, label %47, label %57

47:                                               ; preds = %44
  %48 = load i32, ptr %3, align 4
  %49 = load ptr, ptr %23, align 4
  %50 = getelementptr i8, ptr %49, i32 4
  %51 = load i8, ptr %50, align 1
  %52 = zext i8 %51 to i32
  %53 = add i32 %48, %52
  %54 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %53, i32 noundef 15, i32 noundef 15, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %55 = load i32, ptr %3, align 4
  %56 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %55, i32 noundef 1, i32 noundef 1, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %57

57:                                               ; preds = %47, %44, %14, %11
  %58 = phi i32 [ %15, %14 ], [ 0, %47 ], [ %12, %11 ], [ %45, %44 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %58
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal void @clk_zonda_pll_disable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %6 = load i32, ptr %3, align 4
  %7 = call i32 @regmap_read(ptr noundef %5, i32 noundef %6, ptr noundef nonnull %2) #7
  %8 = load i32, ptr %2, align 4
  %9 = and i32 %8, 1048576
  %10 = icmp eq i32 %9, 0
  br i1 %10, label %12, label %11

11:                                               ; preds = %1
  call void @clk_disable_regmap(ptr noundef %0) #7
  br label %32

12:                                               ; preds = %1
  %13 = load i32, ptr %3, align 4
  %14 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %13, i32 noundef 1, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %15 = load i32, ptr %3, align 4
  %16 = getelementptr i8, ptr %0, i32 -16
  %17 = load ptr, ptr %16, align 4
  %18 = getelementptr i8, ptr %17, i32 4
  %19 = load i8, ptr %18, align 1
  %20 = zext i8 %19 to i32
  %21 = add i32 %15, %20
  %22 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %21, i32 noundef 15, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %23 = load i32, ptr %3, align 4
  %24 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %23, i32 noundef 6, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %25 = load i32, ptr %3, align 4
  %26 = load ptr, ptr %16, align 4
  %27 = getelementptr i8, ptr %26, i32 14
  %28 = load i8, ptr %27, align 1
  %29 = zext i8 %28 to i32
  %30 = add i32 %25, %29
  %31 = call i32 @regmap_write(ptr noundef %5, i32 noundef %30, i32 noundef 0) #7
  br label %32

32:                                               ; preds = %12, %11
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_zonda_pll_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = alloca i32, align 4
  %5 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4, !annotation !8
  %6 = getelementptr i8, ptr %0, i32 -16
  %7 = load ptr, ptr %6, align 4
  %8 = getelementptr i8, ptr %7, i32 2
  %9 = load i8, ptr %8, align 1
  %10 = zext i8 %9 to i32
  %11 = udiv i32 %1, %2
  %12 = mul i32 %11, %2
  %13 = sub i32 %1, %12
  %14 = icmp eq i32 %13, 0
  br i1 %14, label %54, label %15

15:                                               ; preds = %3
  %16 = getelementptr i8, ptr %7, i32 3
  %17 = load i8, ptr %16, align 1
  %18 = zext i8 %17 to i32
  %19 = sub nsw i32 %18, %10
  %20 = icmp eq i32 %19, 4
  %21 = zext i32 %13 to i64
  %22 = select i1 %20, i32 32, i32 16
  %23 = zext i32 %22 to i64
  %24 = shl nuw i64 %21, %23
  %25 = icmp ult i64 %24, 4294967296
  br i1 %25, label %26, label %33, !prof !12

26:                                               ; preds = %15
  %27 = trunc i64 %24 to i32
  %28 = freeze i32 %27
  %29 = udiv i32 %28, %2
  %30 = mul i32 %29, %2
  %31 = sub i32 %28, %30
  %32 = zext i32 %29 to i64
  br label %39

33:                                               ; preds = %15
  %34 = tail call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %2, i64 %24) #8, !srcloc !13
  %35 = extractvalue { i64, i64 } %34, 0
  %36 = extractvalue { i64, i64 } %34, 1
  %37 = lshr i64 %35, 32
  %38 = trunc i64 %37 to i32
  br label %39

39:                                               ; preds = %33, %26
  %40 = phi i64 [ %32, %26 ], [ %36, %33 ]
  %41 = phi i32 [ %31, %26 ], [ %38, %33 ]
  %42 = icmp ne i32 %41, 0
  %43 = zext i1 %42 to i64
  %44 = add i64 %40, %43
  %45 = zext i32 %2 to i64
  %46 = zext i32 %11 to i64
  %47 = mul nuw i64 %46, %45
  %48 = and i64 %44, 4294967295
  %49 = mul nuw i64 %48, %45
  %50 = lshr i64 %49, %23
  %51 = add i64 %50, %47
  %52 = trunc i64 %51 to i32
  %53 = trunc i64 %44 to i32
  br label %54

54:                                               ; preds = %39, %3
  %55 = phi i32 [ %53, %39 ], [ 0, %3 ]
  %56 = phi i32 [ %52, %39 ], [ %1, %3 ]
  %57 = add i32 %1, 500
  %58 = icmp ult i32 %57, %56
  %59 = icmp ult i32 %56, %1
  %60 = or i1 %59, %58
  br i1 %60, label %61, label %64

61:                                               ; preds = %54
  %62 = tail call ptr @clk_hw_get_name(ptr noundef %0) #7
  %63 = tail call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.11, ptr noundef %62, i32 noundef %56, i32 noundef %1, i32 noundef %57) #9
  br label %98

64:                                               ; preds = %54
  %65 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %66 = load ptr, ptr %65, align 4
  %67 = load i32, ptr %5, align 4
  %68 = add i32 %67, %10
  %69 = tail call i32 @regmap_write(ptr noundef %66, i32 noundef %68, i32 noundef %55) #7
  %70 = load ptr, ptr %65, align 4
  %71 = load i32, ptr %5, align 4
  %72 = load ptr, ptr %6, align 4
  %73 = load i8, ptr %72, align 1
  %74 = zext i8 %73 to i32
  %75 = add i32 %71, %74
  %76 = tail call i32 @regmap_write(ptr noundef %70, i32 noundef %75, i32 noundef %11) #7
  %77 = load ptr, ptr getelementptr inbounds (%struct.arm_delay_ops, ptr @arm_delay_ops, i32 0, i32 1), align 4
  tail call void %77(i32 noundef 1073740) #7
  %78 = load ptr, ptr %65, align 4
  %79 = load i32, ptr %5, align 4
  %80 = load ptr, ptr %6, align 4
  %81 = getelementptr i8, ptr %80, i32 10
  %82 = load i8, ptr %81, align 1
  %83 = zext i8 %82 to i32
  %84 = add i32 %79, %83
  %85 = call i32 @regmap_read(ptr noundef %78, i32 noundef %84, ptr noundef nonnull %4) #7
  %86 = load i32, ptr %4, align 4
  %87 = and i32 %86, 65536
  %88 = icmp eq i32 %87, 0
  br i1 %88, label %91, label %89

89:                                               ; preds = %64
  %90 = call fastcc i32 @wait_for_pll(ptr noundef %5, i32 noundef 536870912, i1 noundef zeroext false, ptr noundef nonnull @.str.14)
  br label %93

91:                                               ; preds = %64
  %92 = call fastcc i32 @wait_for_pll(ptr noundef %5, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %93

93:                                               ; preds = %91, %89
  %94 = phi i32 [ %90, %89 ], [ %92, %91 ]
  %95 = icmp eq i32 %94, 0
  br i1 %95, label %96, label %98

96:                                               ; preds = %93
  %97 = load ptr, ptr getelementptr inbounds (%struct.arm_delay_ops, ptr @arm_delay_ops, i32 0, i32 1), align 4
  call void %97(i32 noundef 21474800) #7
  br label %98

98:                                               ; preds = %96, %93, %61
  %99 = phi i32 [ 0, %96 ], [ %94, %93 ], [ -22, %61 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  ret i32 %99
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_lucid_evo_enable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = getelementptr i8, ptr %0, i32 -20
  %6 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %7 = load ptr, ptr %6, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4, !annotation !8
  %8 = load i32, ptr %5, align 4
  %9 = getelementptr i8, ptr %0, i32 -16
  %10 = load ptr, ptr %9, align 4
  %11 = getelementptr i8, ptr %10, i32 4
  %12 = load i8, ptr %11, align 1
  %13 = zext i8 %12 to i32
  %14 = add i32 %8, %13
  %15 = call i32 @regmap_read(ptr noundef %7, i32 noundef %14, ptr noundef nonnull %4) #7
  %16 = icmp eq i32 %15, 0
  br i1 %16, label %17, label %78

17:                                               ; preds = %1
  %18 = load i32, ptr %4, align 4
  %19 = and i32 %18, 33554432
  %20 = icmp eq i32 %19, 0
  br i1 %20, label %26, label %21

21:                                               ; preds = %17
  %22 = call i32 @clk_enable_regmap(ptr noundef %0) #7
  %23 = icmp eq i32 %22, 0
  br i1 %23, label %24, label %78

24:                                               ; preds = %21
  %25 = call fastcc i32 @wait_for_pll(ptr noundef %5, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  br label %78

26:                                               ; preds = %17
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  %27 = load i32, ptr %5, align 4
  %28 = call i32 @regmap_read(ptr noundef %7, i32 noundef %27, ptr noundef nonnull %2) #7
  %29 = load i32, ptr %5, align 4
  %30 = load ptr, ptr %9, align 4
  %31 = getelementptr i8, ptr %30, i32 14
  %32 = load i8, ptr %31, align 1
  %33 = zext i8 %32 to i32
  %34 = add i32 %29, %33
  %35 = call i32 @regmap_read(ptr noundef %7, i32 noundef %34, ptr noundef nonnull %3) #7
  %36 = or i32 %35, %28
  %37 = icmp eq i32 %36, 0
  br i1 %37, label %39, label %38

38:                                               ; preds = %26
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  br label %50

39:                                               ; preds = %26
  %40 = load i32, ptr %3, align 4
  %41 = and i32 %40, 1
  %42 = icmp eq i32 %41, 0
  %43 = load i32, ptr %2, align 4
  %44 = and i32 %43, 1
  %45 = icmp eq i32 %44, 0
  %46 = select i1 %42, i1 true, i1 %45
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  br i1 %46, label %50, label %47

47:                                               ; preds = %39
  %48 = call ptr @clk_hw_get_name(ptr noundef %0) #7
  %49 = call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.15, ptr noundef %48) #9
  br label %78

50:                                               ; preds = %39, %38
  %51 = load i32, ptr %5, align 4
  %52 = call i32 @regmap_update_bits_base(ptr noundef %7, i32 noundef %51, i32 noundef 4, i32 noundef 4, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %53 = icmp eq i32 %52, 0
  br i1 %53, label %54, label %78

54:                                               ; preds = %50
  %55 = load i32, ptr %5, align 4
  %56 = load ptr, ptr %9, align 4
  %57 = getelementptr i8, ptr %56, i32 14
  %58 = load i8, ptr %57, align 1
  %59 = zext i8 %58 to i32
  %60 = add i32 %55, %59
  %61 = call i32 @regmap_write(ptr noundef %7, i32 noundef %60, i32 noundef 1) #7
  %62 = call fastcc i32 @wait_for_pll(ptr noundef %5, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  %63 = icmp eq i32 %62, 0
  br i1 %63, label %64, label %78

64:                                               ; preds = %54
  %65 = load i32, ptr %5, align 4
  %66 = load ptr, ptr %9, align 4
  %67 = getelementptr i8, ptr %66, i32 4
  %68 = load i8, ptr %67, align 1
  %69 = zext i8 %68 to i32
  %70 = add i32 %65, %69
  %71 = call i32 @regmap_update_bits_base(ptr noundef %7, i32 noundef %70, i32 noundef 7, i32 noundef 7, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %72 = icmp eq i32 %71, 0
  br i1 %72, label %73, label %78

73:                                               ; preds = %64
  %74 = load i32, ptr %5, align 4
  %75 = call i32 @regmap_update_bits_base(ptr noundef %7, i32 noundef %74, i32 noundef 1, i32 noundef 1, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %76 = icmp eq i32 %75, 0
  br i1 %76, label %77, label %78

77:                                               ; preds = %73
  call void asm sideeffect "dsb ", "~{memory}"() #7, !srcloc !17
  call void @arm_heavy_mb() #7
  br label %78

78:                                               ; preds = %77, %73, %64, %54, %50, %47, %24, %21, %1
  %79 = phi i32 [ %25, %24 ], [ 0, %47 ], [ 0, %77 ], [ %15, %1 ], [ %22, %21 ], [ %52, %50 ], [ %62, %54 ], [ %71, %64 ], [ %75, %73 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  ret i32 %79
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal void @alpha_pll_lucid_evo_disable(ptr noundef %0) #0 {
  %2 = alloca i32, align 4
  %3 = getelementptr i8, ptr %0, i32 -20
  %4 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %5 = load ptr, ptr %4, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %6 = load i32, ptr %3, align 4
  %7 = getelementptr i8, ptr %0, i32 -16
  %8 = load ptr, ptr %7, align 4
  %9 = getelementptr i8, ptr %8, i32 4
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = add i32 %6, %11
  %13 = call i32 @regmap_read(ptr noundef %5, i32 noundef %12, ptr noundef nonnull %2) #7
  %14 = icmp eq i32 %13, 0
  br i1 %14, label %15, label %41

15:                                               ; preds = %1
  %16 = load i32, ptr %2, align 4
  %17 = and i32 %16, 33554432
  %18 = icmp eq i32 %17, 0
  br i1 %18, label %20, label %19

19:                                               ; preds = %15
  call void @clk_disable_regmap(ptr noundef %0) #7
  br label %41

20:                                               ; preds = %15
  %21 = load i32, ptr %3, align 4
  %22 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %21, i32 noundef 1, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %23 = icmp eq i32 %22, 0
  br i1 %23, label %24, label %41

24:                                               ; preds = %20
  %25 = load i32, ptr %3, align 4
  %26 = load ptr, ptr %7, align 4
  %27 = getelementptr i8, ptr %26, i32 4
  %28 = load i8, ptr %27, align 1
  %29 = zext i8 %28 to i32
  %30 = add i32 %25, %29
  %31 = call i32 @regmap_update_bits_base(ptr noundef %5, i32 noundef %30, i32 noundef 7, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %32 = icmp eq i32 %31, 0
  br i1 %32, label %33, label %41

33:                                               ; preds = %24
  %34 = load i32, ptr %3, align 4
  %35 = load ptr, ptr %7, align 4
  %36 = getelementptr i8, ptr %35, i32 14
  %37 = load i8, ptr %36, align 1
  %38 = zext i8 %37 to i32
  %39 = add i32 %34, %38
  %40 = call i32 @regmap_write(ptr noundef %5, i32 noundef %39, i32 noundef 0) #7
  br label %41

41:                                               ; preds = %33, %24, %20, %19, %1
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret void
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @alpha_pll_lucid_evo_recalc_rate(ptr nocapture noundef readonly %0, i32 noundef %1) #0 {
  %3 = alloca i32, align 4
  %4 = alloca i32, align 4
  %5 = getelementptr i8, ptr %0, i32 -20
  %6 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %7 = load ptr, ptr %6, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %3) #7
  store i32 0, ptr %3, align 4, !annotation !8
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %4) #7
  store i32 0, ptr %4, align 4, !annotation !8
  %8 = load i32, ptr %5, align 4
  %9 = getelementptr i8, ptr %0, i32 -16
  %10 = load ptr, ptr %9, align 4
  %11 = load i8, ptr %10, align 1
  %12 = zext i8 %11 to i32
  %13 = add i32 %8, %12
  %14 = call i32 @regmap_read(ptr noundef %7, i32 noundef %13, ptr noundef nonnull %3) #7
  %15 = load i32, ptr %3, align 4
  %16 = and i32 %15, 65535
  store i32 %16, ptr %3, align 4
  %17 = load i32, ptr %5, align 4
  %18 = load ptr, ptr %9, align 4
  %19 = getelementptr i8, ptr %18, i32 2
  %20 = load i8, ptr %19, align 1
  %21 = zext i8 %20 to i32
  %22 = add i32 %17, %21
  %23 = call i32 @regmap_read(ptr noundef %7, i32 noundef %22, ptr noundef nonnull %4) #7
  %24 = zext i32 %1 to i64
  %25 = load i32, ptr %3, align 4
  %26 = load i32, ptr %4, align 4
  %27 = load ptr, ptr %9, align 4
  %28 = getelementptr i8, ptr %27, i32 3
  %29 = load i8, ptr %28, align 1
  %30 = zext i8 %29 to i32
  %31 = getelementptr i8, ptr %27, i32 2
  %32 = load i8, ptr %31, align 1
  %33 = zext i8 %32 to i32
  %34 = sub nsw i32 %30, %33
  %35 = icmp eq i32 %34, 4
  %36 = zext i32 %25 to i64
  %37 = mul nuw i64 %36, %24
  %38 = zext i32 %26 to i64
  %39 = mul nuw i64 %38, %24
  %40 = select i1 %35, i32 32, i32 16
  %41 = zext i32 %40 to i64
  %42 = lshr i64 %39, %41
  %43 = add i64 %42, %37
  %44 = trunc i64 %43 to i32
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %4) #7
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %3) #7
  ret i32 %44
}

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal i32 @clk_lucid_evo_pll_postdiv_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2) #0 {
  %4 = tail call fastcc i32 @__clk_lucid_pll_postdiv_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef 33554432)
  ret i32 %4
}

; Function Attrs: null_pointer_is_valid
declare dso_local i32 @regmap_update_bits_base(ptr noundef, i32 noundef, i32 noundef, i32 noundef, ptr noundef, i1 noundef zeroext, i1 noundef zeroext) local_unnamed_addr #2

; Function Attrs: null_pointer_is_valid
declare dso_local i32 @regmap_read(ptr noundef, i32 noundef, ptr noundef) local_unnamed_addr #2

; Function Attrs: null_pointer_is_valid
declare dso_local i32 @clk_enable_regmap(ptr noundef) local_unnamed_addr #2

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal fastcc i32 @wait_for_pll(ptr noundef %0, i32 noundef %1, i1 noundef zeroext %2, ptr noundef %3) unnamed_addr #0 {
  %5 = alloca i32, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %5) #7
  store i32 0, ptr %5, align 4, !annotation !8
  %6 = getelementptr inbounds %struct.clk_alpha_pll, ptr %0, i32 0, i32 5
  %7 = tail call ptr @clk_hw_get_name(ptr noundef %6) #7
  %8 = getelementptr inbounds %struct.clk_alpha_pll, ptr %0, i32 0, i32 5, i32 1
  %9 = load ptr, ptr %8, align 4
  %10 = load i32, ptr %0, align 4
  %11 = call i32 @regmap_read(ptr noundef %9, i32 noundef %10, ptr noundef nonnull %5) #7
  %12 = icmp eq i32 %11, 0
  br i1 %12, label %13, label %31

13:                                               ; preds = %26, %4
  %14 = phi i32 [ %28, %26 ], [ 200, %4 ]
  %15 = load ptr, ptr %8, align 4
  %16 = load i32, ptr %0, align 4
  %17 = call i32 @regmap_read(ptr noundef %15, i32 noundef %16, ptr noundef nonnull %5) #7
  %18 = icmp eq i32 %17, 0
  br i1 %18, label %19, label %31

19:                                               ; preds = %13
  %20 = load i32, ptr %5, align 4
  %21 = and i32 %20, %1
  %22 = icmp eq i32 %21, 0
  %23 = select i1 %2, i1 %22, i1 false
  %24 = icmp eq i32 %21, %1
  %25 = select i1 %23, i1 true, i1 %24
  br i1 %25, label %31, label %26

26:                                               ; preds = %19
  %27 = load ptr, ptr getelementptr inbounds (%struct.arm_delay_ops, ptr @arm_delay_ops, i32 0, i32 1), align 4
  call void %27(i32 noundef 214748) #7
  %28 = add nsw i32 %14, -1
  %29 = icmp ugt i32 %14, 1
  br i1 %29, label %13, label %30

30:                                               ; preds = %26
  call void (ptr, i32, i32, ptr, ...) @warn_slowpath_fmt(ptr noundef nonnull @.str.1, i32 noundef 238, i32 noundef 9, ptr noundef nonnull @.str.2, ptr noundef %7, ptr noundef %3) #7
  br label %31

31:                                               ; preds = %30, %19, %13, %4
  %32 = phi i32 [ -110, %30 ], [ %11, %4 ], [ %17, %13 ], [ 0, %19 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %5) #7
  ret i32 %32
}

; Function Attrs: null_pointer_is_valid
declare dso_local void @arm_heavy_mb() local_unnamed_addr #2

; Function Attrs: null_pointer_is_valid
declare dso_local ptr @clk_hw_get_name(ptr noundef) local_unnamed_addr #2

; Function Attrs: null_pointer_is_valid
declare dso_local void @warn_slowpath_fmt(ptr noundef, i32 noundef, i32 noundef, ptr noundef, ...) local_unnamed_addr #2

; Function Attrs: null_pointer_is_valid
declare dso_local void @clk_disable_regmap(ptr noundef) local_unnamed_addr #2

; Function Attrs: nocallback nofree nosync nounwind readnone speculatable willreturn
declare i32 @llvm.ctlz.i32(i32, i1 immarg) #5

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal fastcc i32 @__clk_alpha_pll_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2, ptr nocapture noundef readonly %3) unnamed_addr #0 {
  %5 = getelementptr i8, ptr %0, i32 -20
  %6 = load i32, ptr %5, align 4
  %7 = getelementptr i8, ptr %0, i32 -16
  %8 = load ptr, ptr %7, align 4
  %9 = getelementptr i8, ptr %8, i32 3
  %10 = load i8, ptr %9, align 1
  %11 = zext i8 %10 to i32
  %12 = getelementptr i8, ptr %8, i32 2
  %13 = load i8, ptr %12, align 1
  %14 = zext i8 %13 to i32
  %15 = sub nsw i32 %11, %14
  %16 = icmp eq i32 %15, 4
  %17 = select i1 %16, i32 40, i32 16
  %18 = udiv i32 %1, %2
  %19 = mul i32 %18, %2
  %20 = sub i32 %1, %19
  %21 = icmp eq i32 %20, 0
  br i1 %21, label %55, label %22

22:                                               ; preds = %4
  %23 = zext i32 %20 to i64
  %24 = tail call i32 @llvm.umin.i32(i32 %17, i32 32) #7
  %25 = zext i32 %24 to i64
  %26 = shl nuw i64 %23, %25
  %27 = icmp ult i64 %26, 4294967296
  br i1 %27, label %28, label %35, !prof !12

28:                                               ; preds = %22
  %29 = trunc i64 %26 to i32
  %30 = freeze i32 %29
  %31 = udiv i32 %30, %2
  %32 = mul i32 %31, %2
  %33 = sub i32 %30, %32
  %34 = zext i32 %31 to i64
  br label %41

35:                                               ; preds = %22
  %36 = tail call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %2, i64 %26) #8, !srcloc !13
  %37 = extractvalue { i64, i64 } %36, 0
  %38 = extractvalue { i64, i64 } %36, 1
  %39 = lshr i64 %37, 32
  %40 = trunc i64 %39 to i32
  br label %41

41:                                               ; preds = %35, %28
  %42 = phi i64 [ %34, %28 ], [ %38, %35 ]
  %43 = phi i32 [ %33, %28 ], [ %40, %35 ]
  %44 = icmp ne i32 %43, 0
  %45 = zext i1 %44 to i64
  %46 = add i64 %42, %45
  %47 = zext i32 %2 to i64
  %48 = zext i32 %18 to i64
  %49 = mul nuw i64 %48, %47
  %50 = and i64 %46, 4294967295
  %51 = mul nuw i64 %50, %47
  %52 = lshr i64 %51, %25
  %53 = add i64 %52, %49
  %54 = trunc i64 %53 to i32
  br label %55

55:                                               ; preds = %41, %4
  %56 = phi i64 [ %46, %41 ], [ 0, %4 ]
  %57 = phi i32 [ %54, %41 ], [ %1, %4 ]
  %58 = getelementptr i8, ptr %0, i32 -12
  %59 = load ptr, ptr %58, align 4
  %60 = getelementptr i8, ptr %0, i32 -8
  %61 = load i32, ptr %60, align 4
  %62 = getelementptr %struct.pll_vco, ptr %59, i32 %61
  %63 = icmp ult ptr %59, %62
  br i1 %63, label %64, label %75

64:                                               ; preds = %72, %55
  %65 = phi ptr [ %73, %72 ], [ %59, %55 ]
  %66 = load i32, ptr %65, align 4
  %67 = icmp ugt i32 %66, %57
  br i1 %67, label %72, label %68

68:                                               ; preds = %64
  %69 = getelementptr inbounds %struct.pll_vco, ptr %65, i32 0, i32 1
  %70 = load i32, ptr %69, align 4
  %71 = icmp ult i32 %70, %57
  br i1 %71, label %72, label %75

72:                                               ; preds = %68, %64
  %73 = getelementptr %struct.pll_vco, ptr %65, i32 1
  %74 = icmp ult ptr %73, %62
  br i1 %74, label %64, label %75

75:                                               ; preds = %72, %68, %55
  %76 = phi ptr [ null, %55 ], [ %65, %68 ], [ null, %72 ]
  %77 = icmp eq ptr %59, null
  %78 = icmp ne ptr %76, null
  %79 = or i1 %78, %77
  br i1 %79, label %83, label %80

80:                                               ; preds = %75
  %81 = tail call ptr @clk_hw_get_name(ptr noundef %0) #7
  %82 = tail call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.3, ptr noundef %81) #9
  br label %146

83:                                               ; preds = %75
  %84 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %85 = load ptr, ptr %84, align 4
  %86 = load i8, ptr %8, align 1
  %87 = zext i8 %86 to i32
  %88 = add i32 %6, %87
  %89 = tail call i32 @regmap_write(ptr noundef %85, i32 noundef %88, i32 noundef %18) #7
  %90 = trunc i64 %56 to i32
  br i1 %16, label %91, label %106

91:                                               ; preds = %83
  %92 = add nsw i32 %17, -32
  %93 = zext i32 %92 to i64
  %94 = shl i64 %56, %93
  %95 = load ptr, ptr %84, align 4
  %96 = load i32, ptr %5, align 4
  %97 = load ptr, ptr %7, align 4
  %98 = getelementptr i8, ptr %97, i32 3
  %99 = load i8, ptr %98, align 1
  %100 = zext i8 %99 to i32
  %101 = add i32 %96, %100
  %102 = lshr i64 %94, 32
  %103 = trunc i64 %102 to i32
  %104 = tail call i32 @regmap_write(ptr noundef %95, i32 noundef %101, i32 noundef %103) #7
  %105 = trunc i64 %94 to i32
  br label %106

106:                                              ; preds = %91, %83
  %107 = phi i32 [ %105, %91 ], [ %90, %83 ]
  %108 = load ptr, ptr %84, align 4
  %109 = load i32, ptr %5, align 4
  %110 = load ptr, ptr %7, align 4
  %111 = getelementptr i8, ptr %110, i32 2
  %112 = load i8, ptr %111, align 1
  %113 = zext i8 %112 to i32
  %114 = add i32 %109, %113
  %115 = tail call i32 @regmap_write(ptr noundef %108, i32 noundef %114, i32 noundef %107) #7
  br i1 %78, label %116, label %128

116:                                              ; preds = %106
  %117 = load ptr, ptr %84, align 4
  %118 = load i32, ptr %5, align 4
  %119 = load ptr, ptr %7, align 4
  %120 = getelementptr i8, ptr %119, i32 4
  %121 = load i8, ptr %120, align 1
  %122 = zext i8 %121 to i32
  %123 = add i32 %118, %122
  %124 = getelementptr inbounds %struct.pll_vco, ptr %76, i32 0, i32 2
  %125 = load i32, ptr %124, align 4
  %126 = shl i32 %125, 20
  %127 = tail call i32 @regmap_update_bits_base(ptr noundef %117, i32 noundef %123, i32 noundef 3145728, i32 noundef %126, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %128

128:                                              ; preds = %116, %106
  %129 = load ptr, ptr %84, align 4
  %130 = load i32, ptr %5, align 4
  %131 = load ptr, ptr %7, align 4
  %132 = getelementptr i8, ptr %131, i32 4
  %133 = load i8, ptr %132, align 1
  %134 = zext i8 %133 to i32
  %135 = add i32 %130, %134
  %136 = tail call i32 @regmap_update_bits_base(ptr noundef %129, i32 noundef %135, i32 noundef 16777216, i32 noundef 16777216, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %137 = tail call i32 %3(ptr noundef %0) #7, !callees !18
  %138 = icmp eq i32 %137, 0
  br i1 %138, label %146, label %139

139:                                              ; preds = %128
  %140 = getelementptr i8, ptr %0, i32 -4
  %141 = load i8, ptr %140, align 4
  %142 = and i8 %141, 8
  %143 = icmp eq i8 %142, 0
  br i1 %143, label %146, label %144

144:                                              ; preds = %139
  %145 = tail call fastcc i32 @__clk_alpha_pll_update_latch(ptr noundef %5) #7
  br label %146

146:                                              ; preds = %144, %139, %128, %80
  %147 = phi i32 [ -22, %80 ], [ %145, %144 ], [ 0, %139 ], [ 0, %128 ]
  ret i32 %147
}

; Function Attrs: cold null_pointer_is_valid
declare dso_local i32 @_printk(ptr noundef, ...) local_unnamed_addr #6

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal fastcc i32 @__clk_alpha_pll_update_latch(ptr noundef %0) unnamed_addr #0 {
  %2 = alloca i32, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %2) #7
  store i32 0, ptr %2, align 4, !annotation !8
  %3 = getelementptr inbounds %struct.clk_alpha_pll, ptr %0, i32 0, i32 5, i32 1
  %4 = load ptr, ptr %3, align 4
  %5 = load i32, ptr %0, align 4
  %6 = call i32 @regmap_read(ptr noundef %4, i32 noundef %5, ptr noundef nonnull %2) #7
  %7 = load ptr, ptr %3, align 4
  %8 = load i32, ptr %0, align 4
  %9 = call i32 @regmap_update_bits_base(ptr noundef %7, i32 noundef %8, i32 noundef 4194304, i32 noundef 4194304, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %10 = load ptr, ptr getelementptr inbounds (%struct.arm_delay_ops, ptr @arm_delay_ops, i32 0, i32 1), align 4
  call void %10(i32 noundef 214748) #7
  %11 = load i32, ptr %2, align 4
  %12 = and i32 %11, 8388608
  %13 = icmp eq i32 %12, 0
  br i1 %13, label %21, label %14

14:                                               ; preds = %1
  %15 = call fastcc i32 @wait_for_pll(ptr noundef %0, i32 noundef 536870912, i1 noundef zeroext false, ptr noundef nonnull @.str.4)
  %16 = icmp eq i32 %15, 0
  br i1 %16, label %17, label %29

17:                                               ; preds = %14
  %18 = load ptr, ptr %3, align 4
  %19 = load i32, ptr %0, align 4
  %20 = call i32 @regmap_update_bits_base(ptr noundef %18, i32 noundef %19, i32 noundef 4194304, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %24

21:                                               ; preds = %1
  %22 = call fastcc i32 @wait_for_pll(ptr noundef %0, i32 noundef 4194304, i1 noundef zeroext true, ptr noundef nonnull @.str.5)
  %23 = icmp eq i32 %22, 0
  br i1 %23, label %24, label %29

24:                                               ; preds = %21, %17
  %25 = call fastcc i32 @wait_for_pll(ptr noundef %0, i32 noundef 536870912, i1 noundef zeroext true, ptr noundef nonnull @.str.6)
  %26 = icmp eq i32 %25, 0
  br i1 %26, label %27, label %29

27:                                               ; preds = %24
  %28 = load ptr, ptr getelementptr inbounds (%struct.arm_delay_ops, ptr @arm_delay_ops, i32 0, i32 1), align 4
  call void %28(i32 noundef 2147480) #7
  br label %29

29:                                               ; preds = %27, %24, %21, %14
  %30 = phi i32 [ 0, %27 ], [ %15, %14 ], [ %22, %21 ], [ %25, %24 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %2) #7
  ret i32 %30
}

; Function Attrs: null_pointer_is_valid
declare dso_local i32 @divider_round_rate_parent(ptr noundef, ptr noundef, i32 noundef, ptr noundef, ptr noundef, i8 noundef zeroext, i32 noundef) local_unnamed_addr #2

; Function Attrs: null_pointer_is_valid
declare dso_local ptr @clk_hw_get_parent(ptr noundef) local_unnamed_addr #2

; Function Attrs: null_pointer_is_valid
declare dso_local i32 @clk_hw_get_flags(ptr noundef) local_unnamed_addr #2

; Function Attrs: null_pointer_is_valid
declare dso_local i32 @clk_hw_round_rate(ptr noundef, i32 noundef) local_unnamed_addr #2

; Function Attrs: null_pointer_is_valid
declare dso_local i32 @clk_hw_get_rate(ptr noundef) local_unnamed_addr #2

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal fastcc i32 @__alpha_pll_trion_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3, i32 noundef %4) unnamed_addr #0 {
  %6 = alloca i32, align 4
  %7 = getelementptr i8, ptr %0, i32 -20
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %6) #7
  store i32 0, ptr %6, align 4, !annotation !8
  %8 = getelementptr i8, ptr %0, i32 -16
  %9 = load ptr, ptr %8, align 4
  %10 = udiv i32 %1, %2
  %11 = mul i32 %10, %2
  %12 = sub i32 %1, %11
  %13 = icmp eq i32 %12, 0
  br i1 %13, label %56, label %14

14:                                               ; preds = %5
  %15 = getelementptr i8, ptr %9, i32 3
  %16 = load i8, ptr %15, align 1
  %17 = zext i8 %16 to i32
  %18 = getelementptr i8, ptr %9, i32 2
  %19 = load i8, ptr %18, align 1
  %20 = zext i8 %19 to i32
  %21 = sub nsw i32 %17, %20
  %22 = icmp eq i32 %21, 4
  %23 = zext i32 %12 to i64
  %24 = select i1 %22, i32 32, i32 16
  %25 = zext i32 %24 to i64
  %26 = shl nuw i64 %23, %25
  %27 = icmp ult i64 %26, 4294967296
  br i1 %27, label %28, label %35, !prof !12

28:                                               ; preds = %14
  %29 = trunc i64 %26 to i32
  %30 = freeze i32 %29
  %31 = udiv i32 %30, %2
  %32 = mul i32 %31, %2
  %33 = sub i32 %30, %32
  %34 = zext i32 %31 to i64
  br label %41

35:                                               ; preds = %14
  %36 = tail call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %2, i64 %26) #8, !srcloc !13
  %37 = extractvalue { i64, i64 } %36, 0
  %38 = extractvalue { i64, i64 } %36, 1
  %39 = lshr i64 %37, 32
  %40 = trunc i64 %39 to i32
  br label %41

41:                                               ; preds = %35, %28
  %42 = phi i64 [ %34, %28 ], [ %38, %35 ]
  %43 = phi i32 [ %33, %28 ], [ %40, %35 ]
  %44 = icmp ne i32 %43, 0
  %45 = zext i1 %44 to i64
  %46 = add i64 %42, %45
  %47 = zext i32 %2 to i64
  %48 = zext i32 %10 to i64
  %49 = mul nuw i64 %48, %47
  %50 = and i64 %46, 4294967295
  %51 = mul nuw i64 %50, %47
  %52 = lshr i64 %51, %25
  %53 = add i64 %52, %49
  %54 = trunc i64 %53 to i32
  %55 = trunc i64 %46 to i32
  br label %56

56:                                               ; preds = %41, %5
  %57 = phi i32 [ %55, %41 ], [ 0, %5 ]
  %58 = phi i32 [ %54, %41 ], [ %1, %5 ]
  %59 = add i32 %1, 500
  %60 = icmp ult i32 %59, %58
  %61 = icmp ult i32 %58, %1
  %62 = or i1 %61, %60
  br i1 %62, label %63, label %66

63:                                               ; preds = %56
  %64 = tail call ptr @clk_hw_get_name(ptr noundef %0) #7
  %65 = tail call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.11, ptr noundef %64, i32 noundef %58, i32 noundef %1, i32 noundef %59) #9
  br label %108

66:                                               ; preds = %56
  %67 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %68 = load ptr, ptr %67, align 4
  %69 = load i32, ptr %7, align 4
  %70 = load i8, ptr %9, align 1
  %71 = zext i8 %70 to i32
  %72 = add i32 %69, %71
  %73 = tail call i32 @regmap_write(ptr noundef %68, i32 noundef %72, i32 noundef %10) #7
  %74 = load ptr, ptr %67, align 4
  %75 = load i32, ptr %7, align 4
  %76 = load ptr, ptr %8, align 4
  %77 = getelementptr i8, ptr %76, i32 2
  %78 = load i8, ptr %77, align 1
  %79 = zext i8 %78 to i32
  %80 = add i32 %75, %79
  %81 = tail call i32 @regmap_write(ptr noundef %74, i32 noundef %80, i32 noundef %57) #7
  %82 = load ptr, ptr %67, align 4
  %83 = load i32, ptr %7, align 4
  %84 = tail call i32 @regmap_update_bits_base(ptr noundef %82, i32 noundef %83, i32 noundef %3, i32 noundef %3, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %85 = icmp eq i32 %84, 0
  br i1 %85, label %86, label %108

86:                                               ; preds = %66
  %87 = load ptr, ptr getelementptr inbounds (%struct.arm_delay_ops, ptr @arm_delay_ops, i32 0, i32 1), align 4
  tail call void %87(i32 noundef 214748) #7
  %88 = load ptr, ptr %67, align 4
  %89 = load i32, ptr %7, align 4
  %90 = call i32 @regmap_read(ptr noundef %88, i32 noundef %89, ptr noundef nonnull %6) #7
  %91 = load i32, ptr %6, align 4
  %92 = and i32 %91, %4
  %93 = icmp eq i32 %92, 0
  br i1 %93, label %94, label %96

94:                                               ; preds = %86
  %95 = call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.12) #9
  br label %108

96:                                               ; preds = %86
  %97 = load ptr, ptr %67, align 4
  %98 = load i32, ptr %7, align 4
  %99 = call i32 @regmap_update_bits_base(ptr noundef %97, i32 noundef %98, i32 noundef %3, i32 noundef 0, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  %100 = icmp eq i32 %99, 0
  br i1 %100, label %101, label %108

101:                                              ; preds = %96
  %102 = call zeroext i1 @clk_hw_is_enabled(ptr noundef %0) #7
  br i1 %102, label %103, label %106

103:                                              ; preds = %101
  %104 = call fastcc i32 @wait_for_pll(ptr noundef %7, i32 noundef -2147483648, i1 noundef zeroext false, ptr noundef nonnull @.str)
  %105 = icmp eq i32 %104, 0
  br i1 %105, label %106, label %108

106:                                              ; preds = %103, %101
  %107 = load ptr, ptr getelementptr inbounds (%struct.arm_delay_ops, ptr @arm_delay_ops, i32 0, i32 1), align 4
  call void %107(i32 noundef 21474800) #7
  br label %108

108:                                              ; preds = %106, %103, %96, %94, %66, %63
  %109 = phi i32 [ 0, %106 ], [ -22, %94 ], [ %84, %66 ], [ %99, %96 ], [ %104, %103 ], [ -22, %63 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %6) #7
  ret i32 %109
}

; Function Attrs: null_pointer_is_valid
declare dso_local zeroext i1 @clk_hw_is_enabled(ptr noundef) local_unnamed_addr #2

; Function Attrs: nounwind null_pointer_is_valid sspstrong uwtable(sync)
define internal fastcc i32 @__clk_lucid_pll_postdiv_set_rate(ptr noundef %0, i32 noundef %1, i32 noundef %2, i32 noundef %3) unnamed_addr #0 {
  %5 = alloca i32, align 4
  %6 = getelementptr i8, ptr %0, i32 -12
  %7 = getelementptr inbounds %struct.clk_regmap, ptr %0, i32 0, i32 1
  %8 = load ptr, ptr %7, align 4
  call void @llvm.lifetime.start.p0(i64 4, ptr nonnull %5) #7
  store i32 0, ptr %5, align 4, !annotation !8
  %9 = load i32, ptr %6, align 4
  %10 = getelementptr i8, ptr %0, i32 -4
  %11 = load ptr, ptr %10, align 4
  %12 = getelementptr i8, ptr %11, i32 4
  %13 = load i8, ptr %12, align 1
  %14 = zext i8 %13 to i32
  %15 = add i32 %9, %14
  %16 = call i32 @regmap_read(ptr noundef %8, i32 noundef %15, ptr noundef nonnull %5) #7
  %17 = icmp eq i32 %16, 0
  br i1 %17, label %18, label %79

18:                                               ; preds = %4
  %19 = load i32, ptr %5, align 4
  %20 = and i32 %19, %3
  %21 = icmp eq i32 %20, 0
  br i1 %21, label %22, label %79

22:                                               ; preds = %18
  %23 = getelementptr i8, ptr %0, i32 32
  %24 = load ptr, ptr %23, align 4
  %25 = icmp eq ptr %24, null
  br i1 %25, label %26, label %29

26:                                               ; preds = %22
  %27 = call ptr @clk_hw_get_name(ptr noundef %0) #7
  %28 = call i32 (ptr, ...) @_printk(ptr noundef nonnull @.str.13, ptr noundef %27) #9
  br label %79

29:                                               ; preds = %22
  %30 = zext i32 %2 to i64
  %31 = zext i32 %1 to i64
  %32 = add nsw i64 %31, -1
  %33 = add nsw i64 %32, %30
  %34 = icmp ult i64 %33, 4294967296
  br i1 %34, label %35, label %38, !prof !12

35:                                               ; preds = %29
  %36 = trunc i64 %33 to i32
  %37 = udiv i32 %36, %1
  br label %42

38:                                               ; preds = %29
  %39 = call { i64, i64 } asm ".ifnc $0,r0; .ifnc $0r0,fpr11; .ifnc $0r0,r11fp; .ifnc $0r0,ipr12; .ifnc $0r0,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $1,r2; .ifnc $1r2,fpr11; .ifnc $1r2,r11fp; .ifnc $1r2,ipr12; .ifnc $1r2,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09.ifnc $2,r4; .ifnc $2r4,fpr11; .ifnc $2r4,r11fp; .ifnc $2r4,ipr12; .ifnc $2r4,r12ip; .err; .endif; .endif; .endif; .endif; .endif\0A\09bl\09__do_div64", "={r0},={r2},{r4},{r0},~{r12},~{lr},~{cc}"(i32 %1, i64 %33) #8, !srcloc !13
  %40 = extractvalue { i64, i64 } %39, 1
  %41 = trunc i64 %40 to i32
  br label %42

42:                                               ; preds = %38, %35
  %43 = phi i32 [ %37, %35 ], [ %41, %38 ]
  %44 = getelementptr i8, ptr %0, i32 36
  %45 = load i32, ptr %44, align 4
  %46 = icmp eq i32 %45, 0
  br i1 %46, label %58, label %47

47:                                               ; preds = %55, %42
  %48 = phi i32 [ %56, %55 ], [ 0, %42 ]
  %49 = getelementptr %struct.clk_div_table, ptr %24, i32 %48, i32 1
  %50 = load i32, ptr %49, align 4
  %51 = icmp eq i32 %50, %43
  br i1 %51, label %52, label %55

52:                                               ; preds = %47
  %53 = getelementptr %struct.clk_div_table, ptr %24, i32 %48
  %54 = load i32, ptr %53, align 4
  store i32 %54, ptr %5, align 4
  br label %58

55:                                               ; preds = %47
  %56 = add nuw i32 %48, 1
  %57 = icmp eq i32 %56, %45
  br i1 %57, label %58, label %47

58:                                               ; preds = %55, %52, %42
  %59 = phi i32 [ %19, %42 ], [ %54, %52 ], [ %19, %55 ]
  %60 = getelementptr i8, ptr %0, i32 28
  %61 = load i32, ptr %60, align 4
  %62 = shl nsw i32 -1, %61
  %63 = getelementptr i8, ptr %0, i32 -8
  %64 = load i8, ptr %63, align 4
  %65 = zext i8 %64 to i32
  %66 = add i32 %61, %65
  %67 = sub i32 32, %66
  %68 = lshr i32 -1, %67
  %69 = and i32 %68, %62
  %70 = load ptr, ptr %7, align 4
  %71 = load i32, ptr %6, align 4
  %72 = load ptr, ptr %10, align 4
  %73 = getelementptr i8, ptr %72, i32 4
  %74 = load i8, ptr %73, align 1
  %75 = zext i8 %74 to i32
  %76 = add i32 %71, %75
  %77 = shl i32 %59, %61
  %78 = call i32 @regmap_update_bits_base(ptr noundef %70, i32 noundef %76, i32 noundef %69, i32 noundef %77, ptr noundef null, i1 noundef zeroext false, i1 noundef zeroext false) #7
  br label %79

79:                                               ; preds = %58, %26, %18, %4
  %80 = phi i32 [ %78, %58 ], [ -22, %26 ], [ %16, %4 ], [ 0, %18 ]
  call void @llvm.lifetime.end.p0(i64 4, ptr nonnull %5) #7
  ret i32 %80
}

; Function Attrs: nocallback nofree nosync nounwind readnone speculatable willreturn
declare i32 @llvm.umax.i32(i32, i32) #5

; Function Attrs: nocallback nofree nosync nounwind readnone speculatable willreturn
declare i32 @llvm.umin.i32(i32, i32) #5

attributes #0 = { nounwind null_pointer_is_valid sspstrong uwtable(sync) "frame-pointer"="none" "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="generic" "target-features"="+armv7-a,+dsp,+read-tp-hard,+soft-float,-aes,-bf16,-d32,-dotprod,-fp-armv8,-fp-armv8d16,-fp-armv8d16sp,-fp-armv8sp,-fp16,-fp16fml,-fp64,-fpregs,-fullfp16,-mve,-mve.fp,-neon,-sha2,-thumb-mode,-vfp2,-vfp2sp,-vfp3,-vfp3d16,-vfp3d16sp,-vfp3sp,-vfp4,-vfp4d16,-vfp4d16sp,-vfp4sp" "use-soft-float"="true" "warn-stack-size"="1024" }
attributes #1 = { argmemonly nocallback nofree nosync nounwind willreturn }
attributes #2 = { null_pointer_is_valid "frame-pointer"="none" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="generic" "target-features"="+armv7-a,+dsp,+read-tp-hard,+soft-float,-aes,-bf16,-d32,-dotprod,-fp-armv8,-fp-armv8d16,-fp-armv8d16sp,-fp-armv8sp,-fp16,-fp16fml,-fp64,-fpregs,-fullfp16,-mve,-mve.fp,-neon,-sha2,-thumb-mode,-vfp2,-vfp2sp,-vfp3,-vfp3d16,-vfp3d16sp,-vfp3sp,-vfp4,-vfp4d16,-vfp4d16sp,-vfp4sp" "use-soft-float"="true" }
attributes #3 = { nofree nounwind null_pointer_is_valid readonly sspstrong uwtable(sync) "frame-pointer"="none" "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="generic" "target-features"="+armv7-a,+dsp,+read-tp-hard,+soft-float,-aes,-bf16,-d32,-dotprod,-fp-armv8,-fp-armv8d16,-fp-armv8d16sp,-fp-armv8sp,-fp16,-fp16fml,-fp64,-fpregs,-fullfp16,-mve,-mve.fp,-neon,-sha2,-thumb-mode,-vfp2,-vfp2sp,-vfp3,-vfp3d16,-vfp3d16sp,-vfp3sp,-vfp4,-vfp4d16,-vfp4d16sp,-vfp4sp" "use-soft-float"="true" "warn-stack-size"="1024" }
attributes #4 = { argmemonly nofree nounwind null_pointer_is_valid readonly sspstrong uwtable(sync) "frame-pointer"="none" "min-legal-vector-width"="0" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="generic" "target-features"="+armv7-a,+dsp,+read-tp-hard,+soft-float,-aes,-bf16,-d32,-dotprod,-fp-armv8,-fp-armv8d16,-fp-armv8d16sp,-fp-armv8sp,-fp16,-fp16fml,-fp64,-fpregs,-fullfp16,-mve,-mve.fp,-neon,-sha2,-thumb-mode,-vfp2,-vfp2sp,-vfp3,-vfp3d16,-vfp3d16sp,-vfp3sp,-vfp4,-vfp4d16,-vfp4d16sp,-vfp4sp" "use-soft-float"="true" "warn-stack-size"="1024" }
attributes #5 = { nocallback nofree nosync nounwind readnone speculatable willreturn }
attributes #6 = { cold null_pointer_is_valid "frame-pointer"="none" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="generic" "target-features"="+armv7-a,+dsp,+read-tp-hard,+soft-float,-aes,-bf16,-d32,-dotprod,-fp-armv8,-fp-armv8d16,-fp-armv8d16sp,-fp-armv8sp,-fp16,-fp16fml,-fp64,-fpregs,-fullfp16,-mve,-mve.fp,-neon,-sha2,-thumb-mode,-vfp2,-vfp2sp,-vfp3,-vfp3d16,-vfp3d16sp,-vfp3sp,-vfp4,-vfp4d16,-vfp4d16sp,-vfp4sp" "use-soft-float"="true" }
attributes #7 = { nounwind }
attributes #8 = { nounwind readnone }
attributes #9 = { cold nounwind }

!llvm.module.flags = !{!0, !1, !2, !3, !4, !5, !6}
!llvm.ident = !{!7}

!0 = !{i32 1, !"wchar_size", i32 2}
!1 = !{i32 1, !"min_enum_size", i32 4}
!2 = !{i32 8, !"branch-target-enforcement", i32 0}
!3 = !{i32 8, !"sign-return-address", i32 0}
!4 = !{i32 8, !"sign-return-address-all", i32 0}
!5 = !{i32 8, !"sign-return-address-with-bkey", i32 0}
!6 = !{i32 7, !"uwtable", i32 1}
!7 = !{!"clang version 15.0.0 (/llk/llvm-project-main/clang 126a1f78513fb688819156df98cf7ea83b5e8c18)"}
!8 = !{!"auto-init"}
!9 = !{i64 2151079381}
!10 = !{i64 2151080540}
!11 = !{i64 2151082287}
!12 = !{!"branch_weights", i32 2000, i32 1}
!13 = !{i64 2148381460, i64 2148381740, i64 2148382074, i64 2148382408}
!14 = !{i64 2151139523}
!15 = !{i64 2151073328}
!16 = !{i32 0, i32 33}
!17 = !{i64 2151282640}
!18 = !{ptr @clk_alpha_pll_hwfsm_is_enabled, ptr @clk_alpha_pll_is_enabled}
