Esercizi
---
- Una cisterna è dotata di 4 pompe: PA e PB riempiono la cisterna, PC e PD la svuotano. Sapendo che la capacità delle pompe è rispettivamente di 7, 5, 8 e 4 litri/secondo 
si indichi (tramite tabella di verità) per quali configurazioni di pompe accese la vasca si riempirà. Si scriva la tavola di verità e si derivi 
la corrispondente espressione booleana.

- Siano x e y le ultime due cifre della propria matricola in base 10 (esempio: matricola 3465 x=6, y=5). Una CPU impiega 7 microsecondi per eseguire un frammento di programma 
composto da: x istruzioni di tipo A, y di tipo B e 11 di tipo C. Sapendo che i tre tipi di istruzioni richiedono rispettivamente 14, 49 e 21 cicli di datapath, 
si calcoli la frequenza della CPU, esprimendo il risultato in MHz

- Sia x l’ultima cifra della propria matricola in base 10 (esempio: matricola 3465 x=5). Si consideri una CPU dotata di una cache di 1° livello 
con tempo di accesso pari a 5 nanosecondi. Durante l’esecuzione di un programma, la CPU ha impiegato 2,11 microsecondi per leggere dalla memoria 22+x parole; 
sapendo che x+2 di tali parole erano già contenute nella cache all’inizio dell’esecuzione del programma e che durante l’esecuzione non è mai stato necessario 
rimpiazzare parole nella cache, si calcoli il tempo di accesso a una parola della RAM, esprimendo il risultato in nanosecondi.

- Siano A = (a1 a0) e B = (b1 b0) due numeri binari (con a1 e b1 bit più significativi); si consideri la funzione booleana F(A,B) che è vera se (A xor B) è un numero dispari. 
Si scriva la tabella di verità di F e si determini la corrispondente espressione booleana.

- Sia x l’ultima cifra della propria matricola in base 10 (esempio: matricola 3465 x=5). Un programma P viene eseguito in 10 secondi su una CPU A, 
dotata di una frequenza di clock di (1+x)*10 MHz. È stata progettata una nuova CPU B in grado di operare a una frequenza maggiore: B esegue P in soli 6 secondi. 
Sapendo che, al fine di consentire l’aumento della frequenza, si è dovuto aumentare il numero di clock per istruzione (CPI) in media del 20% 
(ad esempio, un’istruzione che nella CPU A richiedeva 5 CPI, nella CPU B ne richiede 6), si stimi la frequenza a cui opera la CPU B.

- Siano x e y le ultime due cifre della propria matricola in base 10 (esempio: matricola 3465  x=5, y=6). Si consideri una CPU in grado di eseguire un programma P in 100ns. 
In una versione più evoluta della stessa CPU sono state accelerate alcune istruzioni di un fattore a: tale CPU è in grado di eseguire P in (80+y) ns. 
Sapendo che la percentuale di istruzioni accelerate rispetto al totale di quelle contenute nel programma P è [(x+6)*5]%, si calcoli il fattore di accelerazione a.

- Siano y e x le ultime due cifre della propria matricola in base 10 (esempio: matricola 3465 : x=5, y=6). 
Si consideri una CPU dotata di una cache di 1° livello con tempo di accesso pari a 4+y nanosecondi e una RAM con tempo di accesso pari a 101+(5*y) nanosecondi. 
Durante l’esecuzione di un programma, la CPU ha impiegato 6,12 microsecondi per leggere dalla memoria 41+(3*x) parole; 
sapendo che, all’inizio dell’esecuzione del programma, x+8 di tali parole erano già contenute nella cache di 1° livello e x+13 in quella di 2° livello
e che durante l’esecuzione non è mai stato necessario rimpiazzare parole nelle cache, si calcoli il tempo di accesso a una parola della cache di 2° livello, 
esprimendo il risultato in nanosecondi.

- 0xc3ec1000
probabilmente da esadecimale a decimale in IEEE754

- Siano A = (a_1 a_0) e B = (b_1 b_0) due numeri binari (con a_1 e b_1 bit più significativi); si consideri la funzione booleana F(A,B) che è vera se (A and (not B)) 
è un numero maggiore di 1 (and e not sono operatori bit a bit). Si scriva la tabella di verità di F, 
quindi si determini e si semplifichi la corrispondente espressione booleana.

- Si consideri una CPU in grado di eseguire un programma P in 200ns. In una versione più evoluta della stessa CPU sono state accelerate alcune istruzioni di un fattore a: 
tale nuova CPU è in grado di eseguire P in 150ns. 
Sapendo che il fattore di accelerazione è a=2, si calcoli la percentuale di istruzioni accelerate p rispetto al totale di quelle contenute nel programma P.

- ((A+BC(X+Z)(ABX)+D) + 1 ) (ACD+AD+BA+DAB) NULL
((1 ) (ACD+AD+BA+DAB) Identità
(ACD+AD+BA+DAB) Raccoglimento (distributiva)
(A(CD+D+B+DB)) assorbimento
(A(D+B)) = AD + AB distributiva


- Sia B = b3 b2 b1 b0 un numero binario (con b3 bit di peso maggiore) e si consideri la funzione booleana F(B) che è vera se B è un numero primo 
(si ricordi che 0 e 1 non sono numeri primi). Si scriva la tabella di verità di F e si determini la corrispondente espressione booleana.

- Calcolare il tempo impiegato da una CPU operante a 4GHz per eseguire un frammento di programma composto da: 7 istruzioni di tipo A, 9 di tipo B e 4 di tipo C, 
sapendo che i tre tipi di istruzioni richiedono rispettivamente 10, 20 e 30 cicli di datapath

- Su una CPU, un algoritmo che necessita di 20.000 istruzioni viene eseguito in 10 secondi. Sapendo che la percentuale di istruzioni in virgola mobile dell’algoritmo è 80%, 
si stimi il nuovo tempo di esecuzione nell’ipotesi di sostituire l’unità che esegue le operazioni in virgola mobile con una più veloce (fattore di accelerazione: 4)

- Si trasformi in formato IEEE 754 singola precisione il seguente numero: 271.5

- Si consideri un calcolatore dotato di una cache a 2 livelli. Il tempo di accesso a una parola è di 5ns per la cache di primo livello, 10ns per la cache di secondo livello. 
Durante l’esecuzione di un programma, 20 parole sono lette dalla RAM, 12 dalla cache di primo livello e 18 parole sono lette dalla cache di secondo livello. 
Sapendo che il tempo totale di lettura delle parole è di 1230ns, determinare il tempo di lettura di una singola parola dalla RAM.

- Si trasformi in formato IEEE 754 singola precisione il seguente numero: -111.25

- A(BAD+A+ADB’)(C(A’B’C’+(C’+D)+1))

- Si converta in base 10 il numero rappresentato in formato IEEE754 singola precisione da: 
43800000h

- Siano A = (a1 a0) e B = (b1 b0) due numeri binari (con a1 e b1 bit più significativi); si consideri la funzione booleana F(A,B) che è vera se (A-B) è un numero positivo e primo. 
Si scriva la tabella di verità di F e si determini la corrispondente espressione booleana

- 0x44e1f000 (probabilmente conversione in decimale, partendo da numero esadecimale IEEE 754)

- Su una CPU, un algoritmo che necessita di 20.000 istruzioni viene eseguito in 10 secondi. 
Sapendo che la percentuale di istruzioni in virgola mobile dell’algoritmo è 60% e che si vuole sostituire l’unità che esegue le operazioni in virgola mobile con una più veloce, 
calcolare quanto dovrebbe essere il fattore di accelerazione della nuova unità affinché il tempo di esecuzione dell’intero algoritmo dimezzi.

- Si converta in base 10 il numero rappresentato in formato IEEE754 singola precisione da: 
449a4000h

- Si consideri un calcolatore dotato di una cache a 2 livelli. Il tempo di accesso a una parola è di 5ns per la cache di primo livello e 30ns per la RAM. Durante l’esecuzione di un programma, 20 parole sono lette dalla RAM, 12 dalla cache di primo livello e 18 parole sono lette dalla cache di secondo livello. Sapendo che il tempo totale di lettura delle parole è di 1230ns, determinare il tempo di accesso alla cache di secondo livello. <br>
- Sia B = b3 b2 b1 b0 un numero binario (con b3 bit di peso maggiore) e si consideri la funzione booleana F(B) che è vera se B non è un numero primo. Si scriva la tabella di verità di F e si determini la corrispondente espressione booleana.
- (C(A’B’C’+(C’+D)+1)) (BAD+A+ADB’) 
- Si converta in base 10 il numero rappresentato in formato IEEE754 singola precisione da: 449a4000h

Domande 
----

- differenza fra PCI e PCI Express
- L'onda quadra in figura è il segnale di clock di un calcolatore. Indicare la frequenza di lavoro del sistema in KHz (il risultato può essere indicato in forma frazionaria): 15 gennaio 2020
- Descrivere le principali caratteristiche dell’interfaccia USB.
- Descrivere le principali caratteristiche del bus USB.
- Descrivere brevemente le principali rappresentazioni dei numeri negativi nell’aritmetica binaria.
- Data la seguente rete di connessioni tra processori si indichi Diametro, Fan out minimo, Fan out massimo 2010/09/09
- Che cosa si intende per “esecuzione speculativa delle istruzioni/micro-istruzioni” e in quali casi può essere utile?
- Che cos’è l’unità floating point di una CPU? Quali tipi di operazioni rende disponibili?
- In base a quali caratteristiche possiamo affermare che una CPU è più potente di un’altra? Fornire un elenco.
- In quali casi (rispetto alla struttura di un programma) il pipelining non è efficace?
- Discutere brevemente le differenze esistenti tra bus PCI e PCI-Express.
- Qual è l'intervallo di numeri interi rappresentabile utilizzando n bit in complemento a 2?
- Che differenza c'è (a livello geometrico) tra una traccia di un disco magnetico e una di un disco ottico? 
- Che differenza c'è tra la codifica numerica del numero 8 e la codifica ASCII del digit 8?
- Descrivere brevemente la tassonomia di Flynn nell'ambito dei sistemi paralleli.
- Cosa succede se al registro AL che contiene il numero 250 viene sommato 10? Qual è il nuovo valore di AL?
- Quali sono le principali famiglie di CPU RISC non x86 per il mercato server?
- Indicare il tempo necessario (come ordine di grandezza) per eseguire ciascuna delle tre fasi necessarie per la lettura di un settore in un disco magnetico.
- Descrivere l'evoluzione delle istruzioni SIMD nell'ambito delle architetture x86.
- Qual è il vantaggio della rappresentazione floating-point rispetto a una rappresentazione dove la virgola assume una posizione fissa?
- Quale invenzione presso i Bell Labs ha dato il via alla generazione II della storia dei calcolatori? In quali anni è stata fatta tale invenzione?
- Che cosa si intende per MIPS e MFLOPS?
- Elencare i tipi di memoria (rappresentazione piramidale) e per ciascuno indicare l'utilizzo tipico.
- Che cosa si intende con circuiti integrati VLSI?
- Disegnare il circuito di un comparatore a 4 bit.
- In una moderna CPU multi-core come sono generalmente organizzati i tre livelli di cache?
- Quante diverse configurazioni si possono codificare con n bit? Qual è il numero più grande che può essere codificato considerando solo numeri interi positivi?
- Che cosa si intende per RAM sincrona DDR e qual è la principale caratteristica rispetto a una RAM sincrona (non DDR)?
- Quali sono le principali interfacce per dischi magnetici?
- Quali sono le 'generazioni' della storia dei calcolatori?
- Quali sono le principali caratteristiche delle CPU ARM utilizzate nei sistemi embedded rispetto alle CPU utilizzate nei PC?
- Quali sono le tre principali tecniche di rappresentazione di numeri interi con segno? Dare una breve descrizione.
- Come può essere eseguita una sottrazione all'interno di una ALU utilizzando il circuito sommatore?
- Descrivere brevemente la codifica digitale di un suono.
- Una CPU moderna (es. Intel Core I7) che ordine di grandezza (GigaFlops) raggiunge in termini di prestazioni?
- In quale periodo storico furono realizzati i primi calcolatori meccanici? Descriverne i principali rappresentanti.
- Che cosa si intende con il termine 'canali' nell'ambito del BUS PCI-Express?
- Cosa si intende per disco RAID?
- Descrivere brevemente la codifica digitale di un'immagine a livelli di grigio.
- Che cos'è il processo di fotolitografia utilizzato nella fabbricazione dei circuiti integrati?
- Quali sono le principali differenze in termini di prestazioni tra dischi magnetici e dischi allo stato solido?
- Che cos'è la codifica dei caratteri UNICODE e per quale motivo è stata introdotta?
- Cosa si intende con il termine 'maschera di bit' e in quali casi può essere utile?
- Cosa si intende per località spaziale e località temporale in una memoria Cache?


