# Ускоритель прикладной функции sin.

## Задачи

Спроектировать, верифицировать и реализовать на FPGA ускоритель прикладной функции.

## Результаты работы

Функция sin была реализована путём разложения в ряд Тейлора. Были использованы первые 3 члена ряда.

![изображение](https://user-images.githubusercontent.com/98205207/220170914-672093f3-755d-43b8-9129-5e8e9a8fa915.png)

Для выполнения работы использовалась плата Digilent Nexys4-DDR (Artix-7 FPGA), САПР для симуляции и имплементации Vivado Design Suite 2019.2 и язык описания архитектуры и аппаратуры SystemVerilog. Также для взаимодействия с платой применяется дистрибутив WinPython с установленным пакетом pyserial.
Были разработаны и интегрированы в baseline-проекте (NEXYS4_DDR.sv) 3 модуля: [TAILOR.ipynb](TAILOR.ipynb) с комбинационной реализацией, [TAILOR_TM.ipynb](TAILOR_TM.ipynb) с многотактовой реализацией и [TAILOR_PYP.ipynb](TAILOR_PYP.ipynb) с конвейерной реализацией.

![изображение](https://user-images.githubusercontent.com/98205207/220172136-c3f554af-c181-4a0a-a11b-5511f664400f.png)

А также в NEXYS4_DDR.sv были объявлены контрольно-статусные регистры.
