{
    "bitgen":{
        "config":{
            "Binary":"Yes"
        }
    },
    "board":"Dionysus",
    "build_dir":"build",
    "constraint_files":[
        "project.ucf"
    ],
    "device":"xc6slx9-tqg144-3",
    "map":{
        "flags":{}
    },
    "name":"project",
    "ngd":{
        "flags":{}
    },
    "par":{
        "flags":{
            "-mt":"4",
            "-ol":"std",
            "-xe":""
        }
    },
    "top_module":"top",
    "trace":{
        "flags":{}
    },
    "verilog":[
        {
            "path":"rtl",
            "recursive":true
        }
    ],
    "xst":{
        "flags":{
            "-iob":"Auto"
        }
    }
}