## 最小系统常见问题



### 1. DC-DC 2.2 μH电感选型要求？
   * 2.2 µH的功率电感用于PSM（Pulse Skip Mode）模式的DC-DC Buck电路中，且对整个DC-DC电路至关重要。它的饱和电流需大于250 mA，同时它的直流电阻会影响功耗，因此饱和电流大、直流电阻小的功率电感器件有利于系统的安全运行和性能提升。



### 2. 为什么外设的中断需要接入AON域的IO？

   * 当系统进入睡眠或深度睡眠模式时，只有AON_GPIO可用于将系统从睡眠/深度睡眠模式唤醒。 
   * 当系统进入睡眠或深度睡眠模式时，普通I/O引脚会保持其进入睡眠前的状态，在睡眠状态下无中断唤醒功能。
   * MSIO不具有中断功能。



### 3. 32K外部晶体是否可以省略？

   * GR5xx采用低功耗、低频时钟，用于延长电池使用寿命和深度睡眠模式。使用外部RTC确保提供更紧凑的时序和更高的精度。
   * 若系统不需要高精度的低速时钟，可将系统通过软件方式配置成内部低速时钟，内部低速时钟的精度低于外部RTC晶振的时钟。



### 4. GR533x只使用SYSLDO模式供电情况下，如何做BOM简化？

   * GR533x支持SYSLDO和DCDC两种供电模式，用户在只使用SYSLDO模式供电情况下，可以直接删除VSW连接的9.1 nH+2.2 μH电感物料，简化BOM，但是在SPA使用条件下整机功耗会增加。SYSLDO和DCDC供电模式功耗差异详细信息请参考《[GR533x Datasheet](https://docs.goodix.com/zh/online/datasheet_bl_d/V1.1)》的“Power Consumption”章节。



### 5. 32M、32.768K晶体需要增加外部负载电容吗？

   - GR5xx系列芯片内部集成了可调节的负载电容，不需要外部增加负载电容，可以节省BOM成本。



### 6. DCDC的2.2 μH电感可以换成其他感值吗？

   - 不可以，GR5xx系列芯片SoC上面的DCDC采用非自适应调节模式，DCDC的带载能力、纹波与电感感值强相关，增大电感感值会导致DCDC带载能力不足，减小电感感值会导致DCDC纹波很大，影响RF特性。



### 7. DCDC的输出电容可以改大吗？

   - 不可以，因为GR5xx SoC的DCDC是采用的Ripple-Base的COT DCDC架构，DCDC的稳定性与纹波强相关，随意改大输出电容，会导致DCDC纹波过小从而影响DCDC环路稳定性，导致DCDC输出电压出现次谐波或振荡等异常现象。



### 8. DCDC Layout需要注意什么？

   - VBATL端的10 μF输入电容与VSS_BUCK环路需要做到最小，输入环路的电压是断续的，需要避免环路太大，DCDC输入端的高电压节点辐射导致GND变脏，影响RF性能，特别是RF Modulation和灵敏度等性能。
   - DCDC输出环路也需要做到最小，因为该DCDC工作在PSM模式下，该环路具有较大的di/dt，环路较大也会因为辐射将GND变脏，影响RF性能。



### 9. RF Layout需要注意什么？

   - RF路径中的SoC匹配网络器件必须尽可能地靠近芯片RF引脚，第一个元器件放置在离RFIO引脚不超过1 mm的位置；天线匹配器件应尽量靠近天线端。
   - RF器件应尽可能地放置在同一层，且在表面层（顶层或底层）走线。
   - RF走线应尽可能短而直，如结构限制需要转弯，则转角处要求倒圆弧，禁止出现直角和小于90°夹角走线。RF走线周围应增加地过孔。
   - RF走线下方必须保证完整参考地平面。
   - RF走线宽度应尽量与匹配器件焊盘大小一致，并做50±10% Ω阻抗控制。



### 10. 测量QSPI等高速信号波形时需要注意什么？

-   需要使用有源探头进行测量，有源探头的寄生电容基本小于2 pF，对信号完整性影响较小，可以真实地观测信号质量；不能使用无源探头进行测量，无源探头的寄生电容基本在8 pF～10 pF，对高速信号影响较大，会导致信号边沿变化很缓慢，影响信号的真实性。



### 11. 为什么部分有源探头测RTC时钟信号测不到信号变换？

-   一般的有源探头的寄生电容小，但是输入阻抗在1 MΩ附近，由于RTC起振电路的放大器输入阻抗也是MΩ级，探头接上由于分压作用，导致RTC驱动衰减很大，导致RTC不起振，一般建议使用高阻抗（10 MΩ+）的有源探头对RTC进行测量。



### 12. 32M、32.768K晶体PCB Layout要求是什么？

- 晶振应尽可能放置于芯片附近，且与芯片对应引脚的间距建议不超过4 mm，以最大限度地减少输入引脚上的额外容性负载。
- 晶振下方或晶振走线周围应尽量避开其他信号线，以避免晶振与其他信号产生串扰和干扰。
- 晶振走线应做包地处理。如有条件，可在晶振焊盘正下方挖孔，以减小寄生电容。



### 13. QSPI等高速信号的PCB Layout要求是什么？

-   此类对速度时序要求高的外设，布局位置根据结构应尽量靠近芯片（走线短不要有信号Stub；如有条件，建议数据线和时钟线做等长处理）；QSPI走线（最多3组）不能与其他走线交叉，数据线应做等长处理（等长误差要求小于±50 mil），CLK走线尽量包地处理。



### 14. 为什么睡眠时的功耗偏高？

-   睡眠时的功耗偏高，可能是因为没有正确配置I/O，例如I/O处于浮空状态，或错误地配置了I/O的上下拉，这些错误配置会导致系统漏电，因此，需要在进入睡眠之前正确配置I/O的状态。处理方法：I/O在外部有上下拉或作为驱动输出使用时，不需要配置上下拉；其次I/O未使用或工作在输入模式下无外部上下拉时，则需要配置该I/O为内部下拉。



### 15. 使用外置PA时，有什么注意事项吗？

-   若使用外置PA，需要适应特定的GPIO来控制外部PA的TX和RX使能，其分别是GPIO_2为RX使能、GPIO_3为TX使能。



### 16. GR5xx采用LDO供电时，对LDO电源芯片的要求是什么？

- 输出电流需大于300 mA。
- 输出电压典型值为3.3 V。
- LDO的负载调整率典型值为40 mV（Iout = 1 mA～300 mA)。
- LDO的输入端最大耐压值需大于5.5 V。若不能大于5.5 V，则需在LDO输入端串连一个0.39 Ω～1 Ω小电阻，以防止热上电过冲。
- 静态电流Iq需小于产品待机下的规格要求。
- 根据产品续航要求，选择低压差的LDO可以增加电池利用率。
- 特别提示：LDO禁用时，若LDO输出引脚接地，则当连接GPIO的外设输出高电平时，可能产生IO口漏电，损坏芯片。                                                                                                    






















