<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:19:27.1927</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0190689</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시장치 및 이의 제조방법</inventionTitle><inventionTitleEng>Display Device and Method for Manufacturing thereof</inventionTitleEng><openDate>2024.07.09</openDate><openNumber>10-2024-0107752</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 실시예는 제1트랜지스터 영역과 커패시터 영역을 포함하는 기판; 상기 기판 상에 위치하고 하부 커패시터의 하부전극을 포함하는 광차단층; 상기 기판 상에 위치하고 상기 광차단층을 덮는 버퍼층; 상기 버퍼층 상에 위치하고 상기 하부 커패시터의 하부전극과 중첩하며 상기 하부 커패시터의 상부전극이 됨과 더불어 상부 커패시터의 하부전극이 되도록 일부가 도체화된 영역과 액티브 영역을 포함하는 하부 반도체층; 상기 버퍼층 상에 위치하고 상기 하부 반도체층을 덮는 제1절연층; 상기 제1절연층 상에 위치하고 상기 하부 반도체층의 도체화된 영역과 중첩하며 상기 상부 커패시터의 상부전극이 되도록 일부가 도체화된 영역과 액티브 영역을 포함하는 상부 반도체층; 및 상기 제1절연층 상에 위치하고 상기 상부 반도체층을 덮는 제2절연층을 포함하는 표시장치를 제공할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1트랜지스터 영역과 커패시터 영역을 포함하는 기판;상기 기판 상에 위치하고 하부 커패시터의 하부전극을 포함하는 광차단층;상기 기판 상에 위치하고 상기 광차단층을 덮는 버퍼층;상기 버퍼층 상에 위치하고 상기 하부 커패시터의 하부전극과 중첩하며 상기 하부 커패시터의 상부전극이 됨과 더불어 상부 커패시터의 하부전극이 되도록 일부가 도체화된 영역과 액티브 영역을 포함하는 하부 반도체층;상기 버퍼층 상에 위치하고 상기 하부 반도체층을 덮는 제1절연층;상기 제1절연층 상에 위치하고 상기 하부 반도체층의 도체화된 영역과 중첩하며 상기 상부 커패시터의 상부전극이 되도록 일부가 도체화된 영역과 액티브 영역을 포함하는 상부 반도체층; 및상기 제1절연층 상에 위치하고 상기 상부 반도체층을 덮는 제2절연층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2절연층 상에 위치하고 상기 상부 반도체층의 액티브 영역과 중첩하는 게이트전극층과,상기 제2절연층 상에 위치하고 상기 게이트전극층을 덮는 제3절연층과,상기 제3절연층 상에 위치하는 하부 소스 드레인 전극층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 하부 소스 드레인 전극층은상기 하부 반도체층의 도체화된 영역에 접촉하는 제1하부 소스 드레인 전극층, 상기 게이트전극층과 접촉하는 제2하부 소스 드레인 전극층 및 상기 상부 반도체층의 도체화된 영역에 접촉하는 제3하부 소스 드레인 전극층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제3절연층 상에 위치하고 상기 제1하부, 상기 제2하부 및 상기 제3하부 소스 드레인 전극층을 덮는 제1평탄화층과,상기 제1평탄화층 상에 위치하고 상기 제3하부 소스 드레인 전극층에 연결된 상부 소스 드레인 전극층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>5. 제1스캔신호라인에 게이트전극이 연결되고 제1데이터라인에 제1전극이 연결된 제1트랜지스터;상기 제1트랜지스터의 제2전극에 게이트전극이 연결되고 발광다이오드를 구동하기 위한 구동전류를 발생하는 구동 트랜지스터;상기 제1트랜지스터의 제2전극 및 상기 구동 트랜지스터의 게이트전극에 제1전극이 연결되고 상기 구동 트랜지스터의 제2전극에 제2전극이 연결된 제1커패시터;상기 제1커패시터의 제2전극 및 상기 구동 트랜지스터의 제2전극에 제1전극이 연결되고 제1전압라인에 제2전극이 연결된 제2커패시터를 포함하고,상기 제1트랜지스터, 구동 트랜지스터, 상기 제1커패시터 및 상기 제2커패시터는상기 기판 상에 위치하고 상기 제2커패시터의 제2전극을 포함하는 광차단층,상기 기판 상에 위치하고 상기 광차단층을 덮는 버퍼층,상기 버퍼층 상에 위치하고 상기 제2커패시터의 제2전극과 중첩하며 상기 제2커패시터의 제1전극이 됨과 더불어 상기 제1커패시터의 제2전극이 되도록 일부가 도체화된 영역과 상기 구동 트랜지스터의 액티브 영역을 포함하는 하부 반도체층,상기 버퍼층 상에 위치하고 상기 하부 반도체층을 덮는 제1절연층,상기 제1절연층 상에 위치하고 상기 하부 반도체층의 도체화된 영역과 중첩하며 상기 제1커패시터의 제1전극이 되도록 일부가 도체화된 영역과 상기 제1트랜지스터의 액티브 영역을 포함하는 상부 반도체층, 및상기 제1절연층 상에 위치하고 상기 상부 반도체층을 덮는 제2절연층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제2절연층 상에 위치하고 상기 상부 반도체층의 액티브 영역과 중첩하는 게이트전극층과,상기 제2절연층 상에 위치하고 상기 게이트전극층을 덮는 제3절연층과,상기 제3절연층 상에 위치하는 하부 소스 드레인 전극층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제3절연층 상에 위치하고 상기 제1하부, 상기 제2하부 및 상기 제3하부 소스 드레인 전극층을 덮는 제1평탄화층과,상기 제1평탄화층 상에 위치하고 상기 제3하부 소스 드레인 전극층에 연결되고 상기 제1데이터라인이 되는 상부 소스 드레인 전극층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>8. 기판 상에 하부 커패시터의 하부전극을 포함하는 광차단층을 형성하는 단계;상기 기판 상에 상기 광차단층을 덮는 버퍼층을 형성하는 단계;상기 버퍼층 상에 상기 하부 커패시터의 하부전극과 중첩하며 상기 하부 커패시터의 상부전극이 됨과 더불어 상부 커패시터의 하부전극이 되도록 일부가 도체화된 영역과 구동 트랜지스터의 액티브 영역을 포함하는 하부 반도체층을 형성하는 단계;상기 버퍼층 상에 상기 하부 반도체층을 덮는 제1절연층을 형성하는 단계;상기 제1절연층 상에 상기 하부 반도체층의 도체화된 영역과 중첩하며 상기 상부 커패시터의 상부전극이 되도록 일부가 도체화된 영역과 제1트랜지스터의 액티브 영역을 포함하는 상부 반도체층을 형성하는 단계; 및상기 제1절연층 상에 상기 상부 반도체층을 덮는 제2절연층을 형성하는 단계를 포함하는 표시장치의 제조방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 하부 반도체층과 상기 상부 반도체층의 도체화된 영역은도핑 공정(doping)에 의해 일괄 도체화되는 표시장치의 제조방법.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서,상기 하부 커패시터와 상기 상부 커패시터는 직렬로 연결되고,상기 하부 커패시터의 하부전극은 제1전압라인에 접촉되고,상기 상부 커패시터의 상부전극은 상기 구동 트랜지스터의 게이트전극과 상기 제1트랜지스터의 제2전극에 접촉되는 표시장치의 제조방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>119981018655</code><country>대한민국</country><engName>LG Display Co.,Ltd.</engName><name>엘지디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 파주시 ...</address><code> </code><country> </country><engName>YU, Jae Sung</engName><name>유재성</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 서초중앙로**길 ** 나라빌딩, *층(호성특허법률사무소)</address><code>920050011047</code><country>대한민국</country><engName>Byeong Suk Park</engName><name>박병석</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.30</receiptDate><receiptNumber>1-1-2022-1424460-98</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220190689.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938826990045ec5c6d3f157225867559b21add52c78aef52842527d66a5b6f9eef71506cb6cafb71f773e80d6dad47090e35d7c1b678d10a47</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf66b532a156c4392b4b70f234fc58dad65edee41883694b7e6c642f730c6a69a775725689f4a74760b12f60d146f7e25c2deee88170785f4d</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>