module TopLevel (SW, LEDR);
 input [9:0] SW;
 output [9:0] LEDR;
 reg XOR_calc, XOR_dir;
 assign LEDR[0] = XOR_calc, LEDR[1] = XOR_dir;
 always @ (*)
  begin
   XOR_calc = ~SW[0] & SW[1] | ~SW[1] & SW[0];
   XOR_dir = SW[0] ^ SW[1];
  end
endmodule
