============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 26 2019  09:51:45 pm
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

      Instance       Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------
dsc_mul                421       1434         0        1434    <none> (D) 
  stoch2bin_out         89        402         0         402    <none> (D) 
    inc_add_36_16_1     17         80         0          80    <none> (D) 
  prg_b                108        343         0         343    <none> (D) 
    prg_ab             107        334         0         334    <none> (D) 
      ctr4              32        147         0         147    <none> (D) 
      comp6_c           25         62         0          62    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp6_b           25         62         0          62    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp6_a           25         62         0          62    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
  prg_c                111        343         0         343    <none> (D) 
    prg_ab             108        336         0         336    <none> (D) 
      ctr4              33        149         0         149    <none> (D) 
      comp6_c           25         62         0          62    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp6_b           25         62         0          62    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp6_a           25         62         0          62    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
  prg_a                109        338         0         338    <none> (D) 
    prg_ab             107        334         0         334    <none> (D) 
      ctr4              32        147         0         147    <none> (D) 
      comp6_c           25         62         0          62    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp6_b           25         62         0          62    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 
      comp6_a           25         62         0          62    <none> (D) 
        comp5            2          6         0           6    <none> (D) 
        comp4            2          6         0           6    <none> (D) 
        comp3            2          6         0           6    <none> (D) 
        comp2            2          6         0           6    <none> (D) 
        comp1            2          6         0           6    <none> (D) 
        comp0            2          4         0           4    <none> (D) 

 (D) = wireload is default in technology library
