+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; rst_controller_001|rst_controller_001|alt_rst_req_sync_uq1                                                             ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|rst_controller_001|alt_rst_sync_uq1                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001|rst_controller_001                                                                                  ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller_001                                                                                                     ; 33    ; 32             ; 0            ; 32             ; 2      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|rst_controller|alt_rst_req_sync_uq1                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|rst_controller|alt_rst_sync_uq1                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller|rst_controller                                                                                          ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rst_controller                                                                                                         ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; irq_mapper                                                                                                             ; 3     ; 31             ; 2            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_008                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_007                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_006                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_005                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_004                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_003                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_002                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter_001                                                                                ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                    ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|avalon_st_adapter                                                                                    ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb|adder                                                                                ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001|arb                                                                                      ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux_001                                                                                          ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb|adder                                                                                    ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux|arb                                                                                          ; 12    ; 0              ; 4            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_mux                                                                                              ; 851   ; 0              ; 0            ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_008                                                                                        ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_007                                                                                        ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_006                                                                                        ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_005                                                                                        ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_004                                                                                        ; 110   ; 4              ; 2            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_003                                                                                        ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_002                                                                                        ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux_001                                                                                        ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|rsp_demux                                                                                            ; 109   ; 1              ; 2            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_008                                                                                          ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_007                                                                                          ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_006                                                                                          ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_005                                                                                          ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_004|arb|adder                                                                                ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_004|arb                                                                                      ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_004                                                                                          ; 215   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_003                                                                                          ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_002                                                                                          ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux_001                                                                                          ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_mux                                                                                              ; 109   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux_001                                                                                        ; 110   ; 4              ; 2            ; 4              ; 213    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cmd_demux                                                                                            ; 116   ; 64             ; 2            ; 64             ; 849    ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_010|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_010                                                                                           ; 100   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_009|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_009                                                                                           ; 100   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_008|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_008                                                                                           ; 100   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_007|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_007                                                                                           ; 100   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_006|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_006                                                                                           ; 100   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_005|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_005                                                                                           ; 100   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_004                                                                                           ; 100   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_003                                                                                           ; 100   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002|the_default_decode                                                                        ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_002                                                                                           ; 100   ; 0              ; 2            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001|the_default_decode                                                                        ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router_001                                                                                           ; 100   ; 0              ; 6            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router|the_default_decode                                                                            ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|router                                                                                               ; 100   ; 0              ; 6            ; 0              ; 107    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ram_s1_agent_rsp_fifo                                                                                ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ram_s1_agent|uncompressor                                                                            ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ram_s1_agent                                                                                         ; 282   ; 39             ; 46           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ram_s2_agent_rsp_fifo                                                                                ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ram_s2_agent|uncompressor                                                                            ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ram_s2_agent                                                                                         ; 282   ; 39             ; 46           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|leds_s1_agent_rsp_fifo                                                                               ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|leds_s1_agent|uncompressor                                                                           ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|leds_s1_agent                                                                                        ; 282   ; 39             ; 46           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|buttons_s1_agent_rsp_fifo                                                                            ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|buttons_s1_agent|uncompressor                                                                        ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|buttons_s1_agent                                                                                     ; 282   ; 39             ; 46           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_debug_mem_slave_agent_rsp_fifo                                                                   ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_debug_mem_slave_agent|uncompressor                                                               ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_debug_mem_slave_agent                                                                            ; 282   ; 39             ; 46           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_f2_0_avalon_slave_0_agent_rsp_fifo                                                        ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_f2_0_avalon_slave_0_agent|uncompressor                                                    ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_f2_0_avalon_slave_0_agent                                                                 ; 282   ; 39             ; 46           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_f7_0_avalon_slave_0_agent_rsp_fifo                                                        ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_f7_0_avalon_slave_0_agent|uncompressor                                                    ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_f7_0_avalon_slave_0_agent                                                                 ; 282   ; 39             ; 46           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_0_avalon_slave_0_agent_rsp_fifo                                                           ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_0_avalon_slave_0_agent|uncompressor                                                       ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_0_avalon_slave_0_agent                                                                    ; 282   ; 39             ; 46           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                           ; 140   ; 39             ; 0            ; 39             ; 99     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                       ; 32    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                    ; 282   ; 39             ; 46           ; 39             ; 292    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_instruction_master_agent                                                                         ; 168   ; 39             ; 75           ; 39             ; 132    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_data_master_agent                                                                                ; 168   ; 39             ; 75           ; 39             ; 132    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ram_s1_translator                                                                                    ; 99    ; 7              ; 3            ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|ram_s2_translator                                                                                    ; 99    ; 7              ; 3            ; 7              ; 86     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|leds_s1_translator                                                                                   ; 99    ; 6              ; 17           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|buttons_s1_translator                                                                                ; 99    ; 6              ; 17           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_debug_mem_slave_translator                                                                       ; 99    ; 5              ; 7            ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_f2_0_avalon_slave_0_translator                                                            ; 99    ; 6              ; 15           ; 6              ; 68     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_f7_0_avalon_slave_0_translator                                                            ; 99    ; 6              ; 15           ; 6              ; 68     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|bus_avalon_0_avalon_slave_0_translator                                                               ; 99    ; 6              ; 15           ; 6              ; 68     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                               ; 99    ; 5              ; 18           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_instruction_master_translator                                                                    ; 100   ; 51             ; 0            ; 51             ; 92     ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0|cpu_data_master_translator                                                                           ; 100   ; 12             ; 0            ; 12             ; 92     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mm_interconnect_0                                                                                                      ; 365   ; 0              ; 0            ; 0              ; 428    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram|the_altsyncram|auto_generated                                                                                      ; 104   ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram                                                                                                                    ; 108   ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; leds                                                                                                                   ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_r|rfifo|auto_generated                                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_r                                                                                   ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                          ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                               ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                            ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                       ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_w|wfifo|auto_generated                                                              ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart|the_soc_jtag_uart_scfifo_w                                                                                   ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; jtag_uart                                                                                                              ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_debug_slave_wrapper|the_soc_cpu_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_debug_slave_wrapper|the_soc_cpu_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_debug_slave_wrapper                                                  ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_ocimem|soc_cpu_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_ocimem|soc_cpu_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_ocimem                                                         ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_avalon_reg                                                     ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_im                                                         ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_pib                                                        ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_fifo|the_soc_cpu_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_fifo|the_soc_cpu_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_fifo|the_soc_cpu_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_fifo                                                       ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_dtrace|soc_cpu_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_dtrace                                                     ; 101   ; 0              ; 90           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_itrace                                                     ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_dbrk                                                       ; 86    ; 0              ; 0            ; 0              ; 90     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_xbrk                                                       ; 52    ; 5              ; 49           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_break                                                      ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci|the_soc_cpu_cpu_nios2_oci_debug                                                      ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_nios2_oci                                                                                      ; 152   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|soc_cpu_cpu_register_bank_b|the_altsyncram|auto_generated                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|soc_cpu_cpu_register_bank_b                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|soc_cpu_cpu_register_bank_a|the_altsyncram|auto_generated                                                      ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|soc_cpu_cpu_register_bank_a                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu|the_soc_cpu_cpu_test_bench                                                                                     ; 282   ; 3              ; 248          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu|cpu                                                                                                                ; 149   ; 1              ; 31           ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cpu                                                                                                                    ; 149   ; 1              ; 0            ; 1              ; 107    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; buttons                                                                                                                ; 39    ; 0              ; 32           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|edge_detector_05_sec_inst|basculeD_inst                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|edge_detector_05_sec_inst                                                 ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|edge_detector_1_sec_inst|basculeD_inst                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|edge_detector_1_sec_inst                                                  ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|counter_eteindre_led_stby_inst                                            ; 4     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|counter_allume_led_stby_inst                                              ; 4     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|gestion_led_mode_auto_babord_inst|edge_detector_05_sec_inst|basculeD_inst ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|gestion_led_mode_auto_babord_inst|edge_detector_05_sec_inst               ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|gestion_led_mode_auto_babord_inst|edge_detector_1_sec_inst|basculeD_inst  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|gestion_led_mode_auto_babord_inst|edge_detector_1_sec_inst                ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|gestion_led_mode_auto_babord_inst|counter_attente_bip_inst                ; 4     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|gestion_led_mode_auto_babord_inst|counter_bip_inst                        ; 4     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst|gestion_led_mode_auto_babord_inst                                         ; 9     ; 3              ; 0            ; 3              ; 2      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_leds_inst                                                                           ; 13    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_bip_inst|edge_detector_05_sec_inst|basculeD_inst                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_bip_inst|edge_detector_05_sec_inst                                                  ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_bip_inst|edge_detector_1_sec_inst|basculeD_inst                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_bip_inst|edge_detector_1_sec_inst                                                   ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_bip_inst|counter_attente_bip_inst                                                   ; 4     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_bip_inst|counter_bip_inst                                                           ; 4     ; 0              ; 0            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_bip_inst                                                                            ; 9     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_tribord_inst|edge_detector_inst|basculeD_inst                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_tribord_inst|edge_detector_inst                                                 ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_tribord_inst|counter_inst                                                       ; 4     ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_tribord_inst                                                                    ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_babord_inst|edge_detector_inst|basculeD_inst                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_babord_inst|edge_detector_inst                                                  ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_babord_inst|counter_inst                                                        ; 4     ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_babord_inst                                                                     ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_auto_inst|edge_detector_inst|basculeD_inst                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_auto_inst|edge_detector_inst                                                    ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_auto_inst|counter_inst                                                          ; 4     ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|gestion_btn_auto_inst                                                                       ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst|Machine_etat_inst                                                                           ; 12    ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0|barre_inst                                                                                             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f7_0                                                                                                        ; 39    ; 28             ; 31           ; 28             ; 36     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f2_0|anemometre_inst|registre3_inst                                                                         ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f2_0|anemometre_inst|def_etats_inst                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f2_0|anemometre_inst|inst_registre                                                                          ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f2_0|anemometre_inst|inst_edge_detector|basculeD_inst                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f2_0|anemometre_inst|inst_edge_detector                                                                     ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f2_0|anemometre_inst|inst_horloge                                                                           ; 4     ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f2_0|anemometre_inst|inst_cascade                                                                           ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f2_0|anemometre_inst                                                                                        ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_f2_0                                                                                                        ; 37    ; 23             ; 29           ; 23             ; 32     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|registre3_inst                                                                                   ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|def_etats_inst                                                                                   ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|registre2_inst                                                                                   ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|counter_seconde_inst                                                                             ; 4     ; 1              ; 0            ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|registre_inst                                                                                    ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|edge_detector_inst|basculeD_inst                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|edge_detector_inst                                                                               ; 3     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|cascadeCompteurs_inst|counter_inst_horloge                                                       ; 4     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|cascadeCompteurs_inst|counter_inst_cascade                                                       ; 4     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|cascadeCompteurs_inst                                                                            ; 3     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|basculeD_inst                                                                                    ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst|conversion_degres_inst                                                                           ; 16    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0|cap_inst                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 11     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_avalon_0                                                                                                           ; 37    ; 22             ; 29           ; 22             ; 32     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
