Принцип роботи подільника частоти на ціле число M полягає в наступному. 
Синхронний по фронту лічильник вгору рахує імпульси вхідної частоти clk_in від 0 до M-1. 
Вміст лічильника порівнюється з константою M-1 за допомогою компаратора. Якщо вміст лічильника дорівнює M-1, 
на виході компаратора буде лог.1. Для всіх інших значень лічильника на виході компаратора буде лог.0. 
Вихід компаратора підключається до входу синхронного зкидання лічильника. У випадку, коли лічильник приймає значення М-1, 
на виході компаратора і на вході синхронного зкидання лічильника буде лог.1. 
Значить по наступному активному фронту clk_in вміст лічильника перейде в 0, вихід компаратора теж перейде в 0, 
сигнал на вході синхронного 2 зкидання лічильника стане неактивним і лічильник продовжить рахунок з нуля збільшуючи 
свій вміст на 1 по кожному наступному активному фронту clk_in. Коли лічильник знову дорахує до M-1, на виході компаратора знову зформується лог.
1 і по наступному активному фронту на clk_in лічильник знову зкинеться в 0. Процес повторюватиметься циклічно.
Розглянемо окремо кожен блок.

Лічильник:
 
Цей Verilog модуль реалізує лічильник, який інкрементується на 1 при кожному тактовому імпульсі. 
Якщо активний сигнал reset (rst), лічильник скидається на 0. Ширина лічильника задається параметром WIDTH (за замовчуванням 8 біт).

Компаратор:
 
Цей Verilog модуль порівнює два вхідних значення a і b. Якщо a дорівнює b-1, то вихід clk_out буде 1, в іншому випадку — 0.
