AArch64 MP.RF+cachesync+ctrl-isb

{
int64_t x;
0:X0=0x14000001; 0:X1=P1:f; 0:X2=1; 0:X3=x;
1:X2=x;
}
 P0           | P1            ;
STR W0,[X1]   |   LDR X0,[X2] ;
DMB SY        |   CBNZ X0,l   ;
STR X2,[X3]   | l:            ;
              |   ISB         ;
              |   BL f        ;
              |   MOV X1,X10  ;
              |   B Lout      ;
              | f:            ;
              |   B l0        ;
              | l1:           ;
              |   MOV X10,#2  ;
              |   RET         ;
              | l0:           ;
              |   MOV X10,#1  ;
              |   RET         ;
              | Lout:         ;
exists 1:X0=1 /\ 1:X1=1
