/*
 * Copyright (c) 2009-2019 ARM Limited. All rights reserved.
 * 
 * SPDX-License-Identifier: Apache-2.0
 * 
 * Licensed under the Apache License, Version 2.0 (the License); you may
 * not use this file except in compliance with the License.
 * You may obtain a copy of the License at
 * 
 * http://www.apache.org/licenses/LICENSE-2.0
 * 
 * Unless required by applicable law or agreed to in writing, software
 * distributed under the License is distributed on an AS IS BASIS, WITHOUT
 * WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
 * See the License for the specific language governing permissions and
 * limitations under the License.
 *
 * @file     STM32F103xx.sfd
 * @brief    CMSIS-SVD SFD File
 * @version  1.3
 * @date     08. January 2022
 * @note     Generated by SVDConv V3.3.35 on Saturday, 08.01.2022 10:56:32
 *           from File 'STM32F103xx.svd',
 *           last modified on Friday, 11.11.2016 03:18:04
 */




// ----------------------------  Register Item Address: FSMC_BCR1  --------------------------------
// SVD Line: 34

unsigned int FSMC_BCR1 __AT (0xA0000000);



// -----------------------------  Field Item: FSMC_BCR1_CBURSTRW  ---------------------------------
// SVD Line: 44

//  <item> SFDITEM_FIELD__FSMC_BCR1_CBURSTRW
//    <name> CBURSTRW </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0xA0000000) CBURSTRW </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.19..19> CBURSTRW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FSMC_BCR1_ASYNCWAIT  --------------------------------
// SVD Line: 50

//  <item> SFDITEM_FIELD__FSMC_BCR1_ASYNCWAIT
//    <name> ASYNCWAIT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xA0000000) ASYNCWAIT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.15..15> ASYNCWAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_EXTMOD  ----------------------------------
// SVD Line: 56

//  <item> SFDITEM_FIELD__FSMC_BCR1_EXTMOD
//    <name> EXTMOD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xA0000000) EXTMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.14..14> EXTMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_WAITEN  ----------------------------------
// SVD Line: 62

//  <item> SFDITEM_FIELD__FSMC_BCR1_WAITEN
//    <name> WAITEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xA0000000) WAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.13..13> WAITEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR1_WREN  -----------------------------------
// SVD Line: 68

//  <item> SFDITEM_FIELD__FSMC_BCR1_WREN
//    <name> WREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xA0000000) WREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.12..12> WREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_WAITCFG  ---------------------------------
// SVD Line: 74

//  <item> SFDITEM_FIELD__FSMC_BCR1_WAITCFG
//    <name> WAITCFG </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xA0000000) WAITCFG </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.11..11> WAITCFG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_WAITPOL  ---------------------------------
// SVD Line: 80

//  <item> SFDITEM_FIELD__FSMC_BCR1_WAITPOL
//    <name> WAITPOL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xA0000000) WAITPOL </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.9..9> WAITPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_BURSTEN  ---------------------------------
// SVD Line: 86

//  <item> SFDITEM_FIELD__FSMC_BCR1_BURSTEN
//    <name> BURSTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xA0000000) BURSTEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.8..8> BURSTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR1_FACCEN  ----------------------------------
// SVD Line: 92

//  <item> SFDITEM_FIELD__FSMC_BCR1_FACCEN
//    <name> FACCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA0000000) FACCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.6..6> FACCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR1_MWID  -----------------------------------
// SVD Line: 98

//  <item> SFDITEM_FIELD__FSMC_BCR1_MWID
//    <name> MWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA0000000) MWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR1 >> 4) & 0x3), ((FSMC_BCR1 = (FSMC_BCR1 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR1_MTYP  -----------------------------------
// SVD Line: 104

//  <item> SFDITEM_FIELD__FSMC_BCR1_MTYP
//    <name> MTYP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0xA0000000) MTYP </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR1 >> 2) & 0x3), ((FSMC_BCR1 = (FSMC_BCR1 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR1_MUXEN  ----------------------------------
// SVD Line: 110

//  <item> SFDITEM_FIELD__FSMC_BCR1_MUXEN
//    <name> MUXEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000000) MUXEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.1..1> MUXEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR1_MBKEN  ----------------------------------
// SVD Line: 116

//  <item> SFDITEM_FIELD__FSMC_BCR1_MBKEN
//    <name> MBKEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA0000000) MBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR1 ) </loc>
//      <o.0..0> MBKEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BCR1  -----------------------------------
// SVD Line: 34

//  <rtree> SFDITEM_REG__FSMC_BCR1
//    <name> BCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000000) SRAM/NOR-Flash chip-select control register  1 </i>
//    <loc> ( (unsigned int)((FSMC_BCR1 >> 0) & 0xFFFFFFFF), ((FSMC_BCR1 = (FSMC_BCR1 & ~(0x8FB7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FB7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BCR1_CBURSTRW </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_ASYNCWAIT </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_EXTMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_WAITEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_WREN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_WAITCFG </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_WAITPOL </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_BURSTEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_FACCEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_MWID </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_MTYP </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_MUXEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR1_MBKEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BTR1  --------------------------------
// SVD Line: 124

unsigned int FSMC_BTR1 __AT (0xA0000004);



// ------------------------------  Field Item: FSMC_BTR1_ACCMOD  ----------------------------------
// SVD Line: 134

//  <item> SFDITEM_FIELD__FSMC_BTR1_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA0000004) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 28) & 0x3), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_DATLAT  ----------------------------------
// SVD Line: 140

//  <item> SFDITEM_FIELD__FSMC_BTR1_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA0000004) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 24) & 0xF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_CLKDIV  ----------------------------------
// SVD Line: 146

//  <item> SFDITEM_FIELD__FSMC_BTR1_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA0000004) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 20) & 0xF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_BUSTURN  ---------------------------------
// SVD Line: 152

//  <item> SFDITEM_FIELD__FSMC_BTR1_BUSTURN
//    <name> BUSTURN </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0xA0000004) BUSTURN </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 16) & 0xF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_DATAST  ----------------------------------
// SVD Line: 158

//  <item> SFDITEM_FIELD__FSMC_BTR1_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA0000004) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 8) & 0xFF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_ADDHLD  ----------------------------------
// SVD Line: 164

//  <item> SFDITEM_FIELD__FSMC_BTR1_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA0000004) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 4) & 0xF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR1_ADDSET  ----------------------------------
// SVD Line: 170

//  <item> SFDITEM_FIELD__FSMC_BTR1_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA0000004) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR1 >> 0) & 0xF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BTR1  -----------------------------------
// SVD Line: 124

//  <rtree> SFDITEM_REG__FSMC_BTR1
//    <name> BTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000004) SRAM/NOR-Flash chip-select timing register  1 </i>
//    <loc> ( (unsigned int)((FSMC_BTR1 >> 0) & 0xFFFFFFFF), ((FSMC_BTR1 = (FSMC_BTR1 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BTR1_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_BUSTURN </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR1_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BCR2  --------------------------------
// SVD Line: 178

unsigned int FSMC_BCR2 __AT (0xA0000008);



// -----------------------------  Field Item: FSMC_BCR2_CBURSTRW  ---------------------------------
// SVD Line: 188

//  <item> SFDITEM_FIELD__FSMC_BCR2_CBURSTRW
//    <name> CBURSTRW </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0xA0000008) CBURSTRW </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.19..19> CBURSTRW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FSMC_BCR2_ASYNCWAIT  --------------------------------
// SVD Line: 194

//  <item> SFDITEM_FIELD__FSMC_BCR2_ASYNCWAIT
//    <name> ASYNCWAIT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xA0000008) ASYNCWAIT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.15..15> ASYNCWAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_EXTMOD  ----------------------------------
// SVD Line: 200

//  <item> SFDITEM_FIELD__FSMC_BCR2_EXTMOD
//    <name> EXTMOD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xA0000008) EXTMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.14..14> EXTMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_WAITEN  ----------------------------------
// SVD Line: 206

//  <item> SFDITEM_FIELD__FSMC_BCR2_WAITEN
//    <name> WAITEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xA0000008) WAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.13..13> WAITEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR2_WREN  -----------------------------------
// SVD Line: 212

//  <item> SFDITEM_FIELD__FSMC_BCR2_WREN
//    <name> WREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xA0000008) WREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.12..12> WREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_WAITCFG  ---------------------------------
// SVD Line: 218

//  <item> SFDITEM_FIELD__FSMC_BCR2_WAITCFG
//    <name> WAITCFG </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xA0000008) WAITCFG </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.11..11> WAITCFG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_WRAPMOD  ---------------------------------
// SVD Line: 224

//  <item> SFDITEM_FIELD__FSMC_BCR2_WRAPMOD
//    <name> WRAPMOD </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xA0000008) WRAPMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.10..10> WRAPMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_WAITPOL  ---------------------------------
// SVD Line: 230

//  <item> SFDITEM_FIELD__FSMC_BCR2_WAITPOL
//    <name> WAITPOL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xA0000008) WAITPOL </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.9..9> WAITPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_BURSTEN  ---------------------------------
// SVD Line: 236

//  <item> SFDITEM_FIELD__FSMC_BCR2_BURSTEN
//    <name> BURSTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xA0000008) BURSTEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.8..8> BURSTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR2_FACCEN  ----------------------------------
// SVD Line: 242

//  <item> SFDITEM_FIELD__FSMC_BCR2_FACCEN
//    <name> FACCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA0000008) FACCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.6..6> FACCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR2_MWID  -----------------------------------
// SVD Line: 248

//  <item> SFDITEM_FIELD__FSMC_BCR2_MWID
//    <name> MWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA0000008) MWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR2 >> 4) & 0x3), ((FSMC_BCR2 = (FSMC_BCR2 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR2_MTYP  -----------------------------------
// SVD Line: 254

//  <item> SFDITEM_FIELD__FSMC_BCR2_MTYP
//    <name> MTYP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0xA0000008) MTYP </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR2 >> 2) & 0x3), ((FSMC_BCR2 = (FSMC_BCR2 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR2_MUXEN  ----------------------------------
// SVD Line: 260

//  <item> SFDITEM_FIELD__FSMC_BCR2_MUXEN
//    <name> MUXEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000008) MUXEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.1..1> MUXEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR2_MBKEN  ----------------------------------
// SVD Line: 266

//  <item> SFDITEM_FIELD__FSMC_BCR2_MBKEN
//    <name> MBKEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA0000008) MBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR2 ) </loc>
//      <o.0..0> MBKEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BCR2  -----------------------------------
// SVD Line: 178

//  <rtree> SFDITEM_REG__FSMC_BCR2
//    <name> BCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000008) SRAM/NOR-Flash chip-select control register  2 </i>
//    <loc> ( (unsigned int)((FSMC_BCR2 >> 0) & 0xFFFFFFFF), ((FSMC_BCR2 = (FSMC_BCR2 & ~(0x8FF7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FF7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BCR2_CBURSTRW </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_ASYNCWAIT </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_EXTMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_WAITEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_WREN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_WAITCFG </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_WRAPMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_WAITPOL </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_BURSTEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_FACCEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_MWID </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_MTYP </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_MUXEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR2_MBKEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BTR2  --------------------------------
// SVD Line: 274

unsigned int FSMC_BTR2 __AT (0xA000000C);



// ------------------------------  Field Item: FSMC_BTR2_ACCMOD  ----------------------------------
// SVD Line: 284

//  <item> SFDITEM_FIELD__FSMC_BTR2_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA000000C) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 28) & 0x3), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_DATLAT  ----------------------------------
// SVD Line: 290

//  <item> SFDITEM_FIELD__FSMC_BTR2_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA000000C) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 24) & 0xF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_CLKDIV  ----------------------------------
// SVD Line: 296

//  <item> SFDITEM_FIELD__FSMC_BTR2_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA000000C) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 20) & 0xF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_BUSTURN  ---------------------------------
// SVD Line: 302

//  <item> SFDITEM_FIELD__FSMC_BTR2_BUSTURN
//    <name> BUSTURN </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0xA000000C) BUSTURN </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 16) & 0xF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_DATAST  ----------------------------------
// SVD Line: 308

//  <item> SFDITEM_FIELD__FSMC_BTR2_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA000000C) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 8) & 0xFF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_ADDHLD  ----------------------------------
// SVD Line: 314

//  <item> SFDITEM_FIELD__FSMC_BTR2_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA000000C) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 4) & 0xF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR2_ADDSET  ----------------------------------
// SVD Line: 320

//  <item> SFDITEM_FIELD__FSMC_BTR2_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA000000C) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR2 >> 0) & 0xF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BTR2  -----------------------------------
// SVD Line: 274

//  <rtree> SFDITEM_REG__FSMC_BTR2
//    <name> BTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA000000C) SRAM/NOR-Flash chip-select timing register  2 </i>
//    <loc> ( (unsigned int)((FSMC_BTR2 >> 0) & 0xFFFFFFFF), ((FSMC_BTR2 = (FSMC_BTR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BTR2_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_BUSTURN </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR2_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BCR3  --------------------------------
// SVD Line: 328

unsigned int FSMC_BCR3 __AT (0xA0000010);



// -----------------------------  Field Item: FSMC_BCR3_CBURSTRW  ---------------------------------
// SVD Line: 338

//  <item> SFDITEM_FIELD__FSMC_BCR3_CBURSTRW
//    <name> CBURSTRW </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0xA0000010) CBURSTRW </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.19..19> CBURSTRW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FSMC_BCR3_ASYNCWAIT  --------------------------------
// SVD Line: 344

//  <item> SFDITEM_FIELD__FSMC_BCR3_ASYNCWAIT
//    <name> ASYNCWAIT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xA0000010) ASYNCWAIT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.15..15> ASYNCWAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_EXTMOD  ----------------------------------
// SVD Line: 350

//  <item> SFDITEM_FIELD__FSMC_BCR3_EXTMOD
//    <name> EXTMOD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xA0000010) EXTMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.14..14> EXTMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_WAITEN  ----------------------------------
// SVD Line: 356

//  <item> SFDITEM_FIELD__FSMC_BCR3_WAITEN
//    <name> WAITEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xA0000010) WAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.13..13> WAITEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR3_WREN  -----------------------------------
// SVD Line: 362

//  <item> SFDITEM_FIELD__FSMC_BCR3_WREN
//    <name> WREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xA0000010) WREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.12..12> WREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_WAITCFG  ---------------------------------
// SVD Line: 368

//  <item> SFDITEM_FIELD__FSMC_BCR3_WAITCFG
//    <name> WAITCFG </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xA0000010) WAITCFG </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.11..11> WAITCFG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_WRAPMOD  ---------------------------------
// SVD Line: 374

//  <item> SFDITEM_FIELD__FSMC_BCR3_WRAPMOD
//    <name> WRAPMOD </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xA0000010) WRAPMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.10..10> WRAPMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_WAITPOL  ---------------------------------
// SVD Line: 380

//  <item> SFDITEM_FIELD__FSMC_BCR3_WAITPOL
//    <name> WAITPOL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xA0000010) WAITPOL </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.9..9> WAITPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_BURSTEN  ---------------------------------
// SVD Line: 386

//  <item> SFDITEM_FIELD__FSMC_BCR3_BURSTEN
//    <name> BURSTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xA0000010) BURSTEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.8..8> BURSTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR3_FACCEN  ----------------------------------
// SVD Line: 392

//  <item> SFDITEM_FIELD__FSMC_BCR3_FACCEN
//    <name> FACCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA0000010) FACCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.6..6> FACCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR3_MWID  -----------------------------------
// SVD Line: 398

//  <item> SFDITEM_FIELD__FSMC_BCR3_MWID
//    <name> MWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA0000010) MWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR3 >> 4) & 0x3), ((FSMC_BCR3 = (FSMC_BCR3 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR3_MTYP  -----------------------------------
// SVD Line: 404

//  <item> SFDITEM_FIELD__FSMC_BCR3_MTYP
//    <name> MTYP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0xA0000010) MTYP </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR3 >> 2) & 0x3), ((FSMC_BCR3 = (FSMC_BCR3 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR3_MUXEN  ----------------------------------
// SVD Line: 410

//  <item> SFDITEM_FIELD__FSMC_BCR3_MUXEN
//    <name> MUXEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000010) MUXEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.1..1> MUXEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR3_MBKEN  ----------------------------------
// SVD Line: 416

//  <item> SFDITEM_FIELD__FSMC_BCR3_MBKEN
//    <name> MBKEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA0000010) MBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR3 ) </loc>
//      <o.0..0> MBKEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BCR3  -----------------------------------
// SVD Line: 328

//  <rtree> SFDITEM_REG__FSMC_BCR3
//    <name> BCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000010) SRAM/NOR-Flash chip-select control register  3 </i>
//    <loc> ( (unsigned int)((FSMC_BCR3 >> 0) & 0xFFFFFFFF), ((FSMC_BCR3 = (FSMC_BCR3 & ~(0x8FF7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FF7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BCR3_CBURSTRW </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_ASYNCWAIT </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_EXTMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_WAITEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_WREN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_WAITCFG </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_WRAPMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_WAITPOL </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_BURSTEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_FACCEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_MWID </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_MTYP </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_MUXEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR3_MBKEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BTR3  --------------------------------
// SVD Line: 424

unsigned int FSMC_BTR3 __AT (0xA0000014);



// ------------------------------  Field Item: FSMC_BTR3_ACCMOD  ----------------------------------
// SVD Line: 434

//  <item> SFDITEM_FIELD__FSMC_BTR3_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA0000014) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 28) & 0x3), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_DATLAT  ----------------------------------
// SVD Line: 440

//  <item> SFDITEM_FIELD__FSMC_BTR3_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA0000014) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 24) & 0xF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_CLKDIV  ----------------------------------
// SVD Line: 446

//  <item> SFDITEM_FIELD__FSMC_BTR3_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA0000014) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 20) & 0xF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_BUSTURN  ---------------------------------
// SVD Line: 452

//  <item> SFDITEM_FIELD__FSMC_BTR3_BUSTURN
//    <name> BUSTURN </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0xA0000014) BUSTURN </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 16) & 0xF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_DATAST  ----------------------------------
// SVD Line: 458

//  <item> SFDITEM_FIELD__FSMC_BTR3_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA0000014) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 8) & 0xFF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_ADDHLD  ----------------------------------
// SVD Line: 464

//  <item> SFDITEM_FIELD__FSMC_BTR3_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA0000014) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 4) & 0xF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR3_ADDSET  ----------------------------------
// SVD Line: 470

//  <item> SFDITEM_FIELD__FSMC_BTR3_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA0000014) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR3 >> 0) & 0xF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BTR3  -----------------------------------
// SVD Line: 424

//  <rtree> SFDITEM_REG__FSMC_BTR3
//    <name> BTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000014) SRAM/NOR-Flash chip-select timing register  3 </i>
//    <loc> ( (unsigned int)((FSMC_BTR3 >> 0) & 0xFFFFFFFF), ((FSMC_BTR3 = (FSMC_BTR3 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BTR3_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_BUSTURN </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR3_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BCR4  --------------------------------
// SVD Line: 478

unsigned int FSMC_BCR4 __AT (0xA0000018);



// -----------------------------  Field Item: FSMC_BCR4_CBURSTRW  ---------------------------------
// SVD Line: 488

//  <item> SFDITEM_FIELD__FSMC_BCR4_CBURSTRW
//    <name> CBURSTRW </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0xA0000018) CBURSTRW </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.19..19> CBURSTRW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FSMC_BCR4_ASYNCWAIT  --------------------------------
// SVD Line: 494

//  <item> SFDITEM_FIELD__FSMC_BCR4_ASYNCWAIT
//    <name> ASYNCWAIT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xA0000018) ASYNCWAIT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.15..15> ASYNCWAIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_EXTMOD  ----------------------------------
// SVD Line: 500

//  <item> SFDITEM_FIELD__FSMC_BCR4_EXTMOD
//    <name> EXTMOD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xA0000018) EXTMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.14..14> EXTMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_WAITEN  ----------------------------------
// SVD Line: 506

//  <item> SFDITEM_FIELD__FSMC_BCR4_WAITEN
//    <name> WAITEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xA0000018) WAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.13..13> WAITEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR4_WREN  -----------------------------------
// SVD Line: 512

//  <item> SFDITEM_FIELD__FSMC_BCR4_WREN
//    <name> WREN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xA0000018) WREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.12..12> WREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_WAITCFG  ---------------------------------
// SVD Line: 518

//  <item> SFDITEM_FIELD__FSMC_BCR4_WAITCFG
//    <name> WAITCFG </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xA0000018) WAITCFG </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.11..11> WAITCFG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_WRAPMOD  ---------------------------------
// SVD Line: 524

//  <item> SFDITEM_FIELD__FSMC_BCR4_WRAPMOD
//    <name> WRAPMOD </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xA0000018) WRAPMOD </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.10..10> WRAPMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_WAITPOL  ---------------------------------
// SVD Line: 530

//  <item> SFDITEM_FIELD__FSMC_BCR4_WAITPOL
//    <name> WAITPOL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xA0000018) WAITPOL </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.9..9> WAITPOL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_BURSTEN  ---------------------------------
// SVD Line: 536

//  <item> SFDITEM_FIELD__FSMC_BCR4_BURSTEN
//    <name> BURSTEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xA0000018) BURSTEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.8..8> BURSTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BCR4_FACCEN  ----------------------------------
// SVD Line: 542

//  <item> SFDITEM_FIELD__FSMC_BCR4_FACCEN
//    <name> FACCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA0000018) FACCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.6..6> FACCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR4_MWID  -----------------------------------
// SVD Line: 548

//  <item> SFDITEM_FIELD__FSMC_BCR4_MWID
//    <name> MWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA0000018) MWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR4 >> 4) & 0x3), ((FSMC_BCR4 = (FSMC_BCR4 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR4_MTYP  -----------------------------------
// SVD Line: 554

//  <item> SFDITEM_FIELD__FSMC_BCR4_MTYP
//    <name> MTYP </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0xA0000018) MTYP </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BCR4 >> 2) & 0x3), ((FSMC_BCR4 = (FSMC_BCR4 & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR4_MUXEN  ----------------------------------
// SVD Line: 560

//  <item> SFDITEM_FIELD__FSMC_BCR4_MUXEN
//    <name> MUXEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000018) MUXEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.1..1> MUXEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_BCR4_MBKEN  ----------------------------------
// SVD Line: 566

//  <item> SFDITEM_FIELD__FSMC_BCR4_MBKEN
//    <name> MBKEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA0000018) MBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_BCR4 ) </loc>
//      <o.0..0> MBKEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BCR4  -----------------------------------
// SVD Line: 478

//  <rtree> SFDITEM_REG__FSMC_BCR4
//    <name> BCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000018) SRAM/NOR-Flash chip-select control register  4 </i>
//    <loc> ( (unsigned int)((FSMC_BCR4 >> 0) & 0xFFFFFFFF), ((FSMC_BCR4 = (FSMC_BCR4 & ~(0x8FF7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8FF7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BCR4_CBURSTRW </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_ASYNCWAIT </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_EXTMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_WAITEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_WREN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_WAITCFG </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_WRAPMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_WAITPOL </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_BURSTEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_FACCEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_MWID </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_MTYP </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_MUXEN </item>
//    <item> SFDITEM_FIELD__FSMC_BCR4_MBKEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BTR4  --------------------------------
// SVD Line: 574

unsigned int FSMC_BTR4 __AT (0xA000001C);



// ------------------------------  Field Item: FSMC_BTR4_ACCMOD  ----------------------------------
// SVD Line: 584

//  <item> SFDITEM_FIELD__FSMC_BTR4_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA000001C) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 28) & 0x3), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_DATLAT  ----------------------------------
// SVD Line: 590

//  <item> SFDITEM_FIELD__FSMC_BTR4_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA000001C) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 24) & 0xF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_CLKDIV  ----------------------------------
// SVD Line: 596

//  <item> SFDITEM_FIELD__FSMC_BTR4_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA000001C) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 20) & 0xF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_BUSTURN  ---------------------------------
// SVD Line: 602

//  <item> SFDITEM_FIELD__FSMC_BTR4_BUSTURN
//    <name> BUSTURN </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0xA000001C) BUSTURN </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 16) & 0xF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_DATAST  ----------------------------------
// SVD Line: 608

//  <item> SFDITEM_FIELD__FSMC_BTR4_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA000001C) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 8) & 0xFF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_ADDHLD  ----------------------------------
// SVD Line: 614

//  <item> SFDITEM_FIELD__FSMC_BTR4_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA000001C) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 4) & 0xF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BTR4_ADDSET  ----------------------------------
// SVD Line: 620

//  <item> SFDITEM_FIELD__FSMC_BTR4_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA000001C) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BTR4 >> 0) & 0xF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_BTR4  -----------------------------------
// SVD Line: 574

//  <rtree> SFDITEM_REG__FSMC_BTR4
//    <name> BTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA000001C) SRAM/NOR-Flash chip-select timing register  4 </i>
//    <loc> ( (unsigned int)((FSMC_BTR4 >> 0) & 0xFFFFFFFF), ((FSMC_BTR4 = (FSMC_BTR4 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BTR4_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_BUSTURN </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BTR4_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_PCR2  --------------------------------
// SVD Line: 628

unsigned int FSMC_PCR2 __AT (0xA0000060);



// -------------------------------  Field Item: FSMC_PCR2_ECCPS  ----------------------------------
// SVD Line: 638

//  <item> SFDITEM_FIELD__FSMC_PCR2_ECCPS
//    <name> ECCPS </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0xA0000060) ECCPS </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR2 >> 17) & 0x7), ((FSMC_PCR2 = (FSMC_PCR2 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: FSMC_PCR2_TAR  -----------------------------------
// SVD Line: 644

//  <item> SFDITEM_FIELD__FSMC_PCR2_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 16..13] RW (@ 0xA0000060) TAR </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR2 >> 13) & 0xF), ((FSMC_PCR2 = (FSMC_PCR2 & ~(0xFUL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR2_TCLR  -----------------------------------
// SVD Line: 650

//  <item> SFDITEM_FIELD__FSMC_PCR2_TCLR
//    <name> TCLR </name>
//    <rw> 
//    <i> [Bits 12..9] RW (@ 0xA0000060) TCLR </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR2 >> 9) & 0xF), ((FSMC_PCR2 = (FSMC_PCR2 & ~(0xFUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR2_ECCEN  ----------------------------------
// SVD Line: 656

//  <item> SFDITEM_FIELD__FSMC_PCR2_ECCEN
//    <name> ECCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA0000060) ECCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR2 ) </loc>
//      <o.6..6> ECCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR2_PWID  -----------------------------------
// SVD Line: 662

//  <item> SFDITEM_FIELD__FSMC_PCR2_PWID
//    <name> PWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA0000060) PWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR2 >> 4) & 0x3), ((FSMC_PCR2 = (FSMC_PCR2 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR2_PTYP  -----------------------------------
// SVD Line: 668

//  <item> SFDITEM_FIELD__FSMC_PCR2_PTYP
//    <name> PTYP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xA0000060) PTYP </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR2 ) </loc>
//      <o.3..3> PTYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR2_PBKEN  ----------------------------------
// SVD Line: 674

//  <item> SFDITEM_FIELD__FSMC_PCR2_PBKEN
//    <name> PBKEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xA0000060) PBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR2 ) </loc>
//      <o.2..2> PBKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_PCR2_PWAITEN  ---------------------------------
// SVD Line: 680

//  <item> SFDITEM_FIELD__FSMC_PCR2_PWAITEN
//    <name> PWAITEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000060) PWAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR2 ) </loc>
//      <o.1..1> PWAITEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_PCR2  -----------------------------------
// SVD Line: 628

//  <rtree> SFDITEM_REG__FSMC_PCR2
//    <name> PCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000060) PC Card/NAND Flash control register  2 </i>
//    <loc> ( (unsigned int)((FSMC_PCR2 >> 0) & 0xFFFFFFFF), ((FSMC_PCR2 = (FSMC_PCR2 & ~(0xFFE7EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFE7E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_PCR2_ECCPS </item>
//    <item> SFDITEM_FIELD__FSMC_PCR2_TAR </item>
//    <item> SFDITEM_FIELD__FSMC_PCR2_TCLR </item>
//    <item> SFDITEM_FIELD__FSMC_PCR2_ECCEN </item>
//    <item> SFDITEM_FIELD__FSMC_PCR2_PWID </item>
//    <item> SFDITEM_FIELD__FSMC_PCR2_PTYP </item>
//    <item> SFDITEM_FIELD__FSMC_PCR2_PBKEN </item>
//    <item> SFDITEM_FIELD__FSMC_PCR2_PWAITEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FSMC_SR2  --------------------------------
// SVD Line: 688

unsigned int FSMC_SR2 __AT (0xA0000064);



// -------------------------------  Field Item: FSMC_SR2_FEMPT  -----------------------------------
// SVD Line: 697

//  <item> SFDITEM_FIELD__FSMC_SR2_FEMPT
//    <name> FEMPT </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0xA0000064) FEMPT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR2 ) </loc>
//      <o.6..6> FEMPT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR2_IFEN  -----------------------------------
// SVD Line: 704

//  <item> SFDITEM_FIELD__FSMC_SR2_IFEN
//    <name> IFEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xA0000064) IFEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR2 ) </loc>
//      <o.5..5> IFEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR2_ILEN  -----------------------------------
// SVD Line: 711

//  <item> SFDITEM_FIELD__FSMC_SR2_ILEN
//    <name> ILEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xA0000064) ILEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR2 ) </loc>
//      <o.4..4> ILEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR2_IREN  -----------------------------------
// SVD Line: 718

//  <item> SFDITEM_FIELD__FSMC_SR2_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xA0000064) IREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR2 ) </loc>
//      <o.3..3> IREN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR2_IFS  ------------------------------------
// SVD Line: 725

//  <item> SFDITEM_FIELD__FSMC_SR2_IFS
//    <name> IFS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xA0000064) IFS </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR2 ) </loc>
//      <o.2..2> IFS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR2_ILS  ------------------------------------
// SVD Line: 732

//  <item> SFDITEM_FIELD__FSMC_SR2_ILS
//    <name> ILS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000064) ILS </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR2 ) </loc>
//      <o.1..1> ILS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR2_IRS  ------------------------------------
// SVD Line: 739

//  <item> SFDITEM_FIELD__FSMC_SR2_IRS
//    <name> IRS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA0000064) IRS </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR2 ) </loc>
//      <o.0..0> IRS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_SR2  ------------------------------------
// SVD Line: 688

//  <rtree> SFDITEM_REG__FSMC_SR2
//    <name> SR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000064) FIFO status and interrupt register  2 </i>
//    <loc> ( (unsigned int)((FSMC_SR2 >> 0) & 0xFFFFFFFF), ((FSMC_SR2 = (FSMC_SR2 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_SR2_FEMPT </item>
//    <item> SFDITEM_FIELD__FSMC_SR2_IFEN </item>
//    <item> SFDITEM_FIELD__FSMC_SR2_ILEN </item>
//    <item> SFDITEM_FIELD__FSMC_SR2_IREN </item>
//    <item> SFDITEM_FIELD__FSMC_SR2_IFS </item>
//    <item> SFDITEM_FIELD__FSMC_SR2_ILS </item>
//    <item> SFDITEM_FIELD__FSMC_SR2_IRS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_PMEM2  -------------------------------
// SVD Line: 748

unsigned int FSMC_PMEM2 __AT (0xA0000068);



// -----------------------------  Field Item: FSMC_PMEM2_MEMHIZx  ---------------------------------
// SVD Line: 758

//  <item> SFDITEM_FIELD__FSMC_PMEM2_MEMHIZx
//    <name> MEMHIZx </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xA0000068) MEMHIZx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM2 >> 24) & 0xFF), ((FSMC_PMEM2 = (FSMC_PMEM2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PMEM2_MEMHOLDx  --------------------------------
// SVD Line: 764

//  <item> SFDITEM_FIELD__FSMC_PMEM2_MEMHOLDx
//    <name> MEMHOLDx </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xA0000068) MEMHOLDx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM2 >> 16) & 0xFF), ((FSMC_PMEM2 = (FSMC_PMEM2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PMEM2_MEMWAITx  --------------------------------
// SVD Line: 770

//  <item> SFDITEM_FIELD__FSMC_PMEM2_MEMWAITx
//    <name> MEMWAITx </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA0000068) MEMWAITx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM2 >> 8) & 0xFF), ((FSMC_PMEM2 = (FSMC_PMEM2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PMEM2_MEMSETx  ---------------------------------
// SVD Line: 776

//  <item> SFDITEM_FIELD__FSMC_PMEM2_MEMSETx
//    <name> MEMSETx </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xA0000068) MEMSETx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM2 >> 0) & 0xFF), ((FSMC_PMEM2 = (FSMC_PMEM2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_PMEM2  -----------------------------------
// SVD Line: 748

//  <rtree> SFDITEM_REG__FSMC_PMEM2
//    <name> PMEM2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000068) Common memory space timing register  2 </i>
//    <loc> ( (unsigned int)((FSMC_PMEM2 >> 0) & 0xFFFFFFFF), ((FSMC_PMEM2 = (FSMC_PMEM2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_PMEM2_MEMHIZx </item>
//    <item> SFDITEM_FIELD__FSMC_PMEM2_MEMHOLDx </item>
//    <item> SFDITEM_FIELD__FSMC_PMEM2_MEMWAITx </item>
//    <item> SFDITEM_FIELD__FSMC_PMEM2_MEMSETx </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_PATT2  -------------------------------
// SVD Line: 784

unsigned int FSMC_PATT2 __AT (0xA000006C);



// -----------------------------  Field Item: FSMC_PATT2_ATTHIZx  ---------------------------------
// SVD Line: 794

//  <item> SFDITEM_FIELD__FSMC_PATT2_ATTHIZx
//    <name> ATTHIZx </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xA000006C) Attribute memory x databus HiZ  time </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT2 >> 24) & 0xFF), ((FSMC_PATT2 = (FSMC_PATT2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PATT2_ATTHOLDx  --------------------------------
// SVD Line: 801

//  <item> SFDITEM_FIELD__FSMC_PATT2_ATTHOLDx
//    <name> ATTHOLDx </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xA000006C) Attribute memory x hold  time </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT2 >> 16) & 0xFF), ((FSMC_PATT2 = (FSMC_PATT2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PATT2_ATTWAITx  --------------------------------
// SVD Line: 808

//  <item> SFDITEM_FIELD__FSMC_PATT2_ATTWAITx
//    <name> ATTWAITx </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA000006C) Attribute memory x wait  time </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT2 >> 8) & 0xFF), ((FSMC_PATT2 = (FSMC_PATT2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PATT2_ATTSETx  ---------------------------------
// SVD Line: 815

//  <item> SFDITEM_FIELD__FSMC_PATT2_ATTSETx
//    <name> ATTSETx </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xA000006C) Attribute memory x setup  time </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT2 >> 0) & 0xFF), ((FSMC_PATT2 = (FSMC_PATT2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_PATT2  -----------------------------------
// SVD Line: 784

//  <rtree> SFDITEM_REG__FSMC_PATT2
//    <name> PATT2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA000006C) Attribute memory space timing register  2 </i>
//    <loc> ( (unsigned int)((FSMC_PATT2 >> 0) & 0xFFFFFFFF), ((FSMC_PATT2 = (FSMC_PATT2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_PATT2_ATTHIZx </item>
//    <item> SFDITEM_FIELD__FSMC_PATT2_ATTHOLDx </item>
//    <item> SFDITEM_FIELD__FSMC_PATT2_ATTWAITx </item>
//    <item> SFDITEM_FIELD__FSMC_PATT2_ATTSETx </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_ECCR2  -------------------------------
// SVD Line: 824

unsigned int FSMC_ECCR2 __AT (0xA0000074);



// -------------------------------  Field Item: FSMC_ECCR2_ECCx  ----------------------------------
// SVD Line: 833

//  <item> SFDITEM_FIELD__FSMC_ECCR2_ECCx
//    <name> ECCx </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xA0000074) ECC result </i>
//    <edit> 
//      <loc> ( (unsigned int)((FSMC_ECCR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_ECCR2  -----------------------------------
// SVD Line: 824

//  <rtree> SFDITEM_REG__FSMC_ECCR2
//    <name> ECCR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xA0000074) ECC result register 2 </i>
//    <loc> ( (unsigned int)((FSMC_ECCR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FSMC_ECCR2_ECCx </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_PCR3  --------------------------------
// SVD Line: 841

unsigned int FSMC_PCR3 __AT (0xA0000080);



// -------------------------------  Field Item: FSMC_PCR3_ECCPS  ----------------------------------
// SVD Line: 851

//  <item> SFDITEM_FIELD__FSMC_PCR3_ECCPS
//    <name> ECCPS </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0xA0000080) ECCPS </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR3 >> 17) & 0x7), ((FSMC_PCR3 = (FSMC_PCR3 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: FSMC_PCR3_TAR  -----------------------------------
// SVD Line: 857

//  <item> SFDITEM_FIELD__FSMC_PCR3_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 16..13] RW (@ 0xA0000080) TAR </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR3 >> 13) & 0xF), ((FSMC_PCR3 = (FSMC_PCR3 & ~(0xFUL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR3_TCLR  -----------------------------------
// SVD Line: 863

//  <item> SFDITEM_FIELD__FSMC_PCR3_TCLR
//    <name> TCLR </name>
//    <rw> 
//    <i> [Bits 12..9] RW (@ 0xA0000080) TCLR </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR3 >> 9) & 0xF), ((FSMC_PCR3 = (FSMC_PCR3 & ~(0xFUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR3_ECCEN  ----------------------------------
// SVD Line: 869

//  <item> SFDITEM_FIELD__FSMC_PCR3_ECCEN
//    <name> ECCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA0000080) ECCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR3 ) </loc>
//      <o.6..6> ECCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR3_PWID  -----------------------------------
// SVD Line: 875

//  <item> SFDITEM_FIELD__FSMC_PCR3_PWID
//    <name> PWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA0000080) PWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR3 >> 4) & 0x3), ((FSMC_PCR3 = (FSMC_PCR3 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR3_PTYP  -----------------------------------
// SVD Line: 881

//  <item> SFDITEM_FIELD__FSMC_PCR3_PTYP
//    <name> PTYP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xA0000080) PTYP </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR3 ) </loc>
//      <o.3..3> PTYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR3_PBKEN  ----------------------------------
// SVD Line: 887

//  <item> SFDITEM_FIELD__FSMC_PCR3_PBKEN
//    <name> PBKEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xA0000080) PBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR3 ) </loc>
//      <o.2..2> PBKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_PCR3_PWAITEN  ---------------------------------
// SVD Line: 893

//  <item> SFDITEM_FIELD__FSMC_PCR3_PWAITEN
//    <name> PWAITEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000080) PWAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR3 ) </loc>
//      <o.1..1> PWAITEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_PCR3  -----------------------------------
// SVD Line: 841

//  <rtree> SFDITEM_REG__FSMC_PCR3
//    <name> PCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000080) PC Card/NAND Flash control register  3 </i>
//    <loc> ( (unsigned int)((FSMC_PCR3 >> 0) & 0xFFFFFFFF), ((FSMC_PCR3 = (FSMC_PCR3 & ~(0xFFE7EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFE7E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_PCR3_ECCPS </item>
//    <item> SFDITEM_FIELD__FSMC_PCR3_TAR </item>
//    <item> SFDITEM_FIELD__FSMC_PCR3_TCLR </item>
//    <item> SFDITEM_FIELD__FSMC_PCR3_ECCEN </item>
//    <item> SFDITEM_FIELD__FSMC_PCR3_PWID </item>
//    <item> SFDITEM_FIELD__FSMC_PCR3_PTYP </item>
//    <item> SFDITEM_FIELD__FSMC_PCR3_PBKEN </item>
//    <item> SFDITEM_FIELD__FSMC_PCR3_PWAITEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FSMC_SR3  --------------------------------
// SVD Line: 901

unsigned int FSMC_SR3 __AT (0xA0000084);



// -------------------------------  Field Item: FSMC_SR3_FEMPT  -----------------------------------
// SVD Line: 910

//  <item> SFDITEM_FIELD__FSMC_SR3_FEMPT
//    <name> FEMPT </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0xA0000084) FEMPT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR3 ) </loc>
//      <o.6..6> FEMPT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR3_IFEN  -----------------------------------
// SVD Line: 917

//  <item> SFDITEM_FIELD__FSMC_SR3_IFEN
//    <name> IFEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xA0000084) IFEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR3 ) </loc>
//      <o.5..5> IFEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR3_ILEN  -----------------------------------
// SVD Line: 924

//  <item> SFDITEM_FIELD__FSMC_SR3_ILEN
//    <name> ILEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xA0000084) ILEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR3 ) </loc>
//      <o.4..4> ILEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR3_IREN  -----------------------------------
// SVD Line: 931

//  <item> SFDITEM_FIELD__FSMC_SR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xA0000084) IREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR3 ) </loc>
//      <o.3..3> IREN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR3_IFS  ------------------------------------
// SVD Line: 938

//  <item> SFDITEM_FIELD__FSMC_SR3_IFS
//    <name> IFS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xA0000084) IFS </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR3 ) </loc>
//      <o.2..2> IFS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR3_ILS  ------------------------------------
// SVD Line: 945

//  <item> SFDITEM_FIELD__FSMC_SR3_ILS
//    <name> ILS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA0000084) ILS </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR3 ) </loc>
//      <o.1..1> ILS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR3_IRS  ------------------------------------
// SVD Line: 952

//  <item> SFDITEM_FIELD__FSMC_SR3_IRS
//    <name> IRS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA0000084) IRS </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR3 ) </loc>
//      <o.0..0> IRS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_SR3  ------------------------------------
// SVD Line: 901

//  <rtree> SFDITEM_REG__FSMC_SR3
//    <name> SR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000084) FIFO status and interrupt register  3 </i>
//    <loc> ( (unsigned int)((FSMC_SR3 >> 0) & 0xFFFFFFFF), ((FSMC_SR3 = (FSMC_SR3 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_SR3_FEMPT </item>
//    <item> SFDITEM_FIELD__FSMC_SR3_IFEN </item>
//    <item> SFDITEM_FIELD__FSMC_SR3_ILEN </item>
//    <item> SFDITEM_FIELD__FSMC_SR3_IREN </item>
//    <item> SFDITEM_FIELD__FSMC_SR3_IFS </item>
//    <item> SFDITEM_FIELD__FSMC_SR3_ILS </item>
//    <item> SFDITEM_FIELD__FSMC_SR3_IRS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_PMEM3  -------------------------------
// SVD Line: 961

unsigned int FSMC_PMEM3 __AT (0xA0000088);



// -----------------------------  Field Item: FSMC_PMEM3_MEMHIZx  ---------------------------------
// SVD Line: 971

//  <item> SFDITEM_FIELD__FSMC_PMEM3_MEMHIZx
//    <name> MEMHIZx </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xA0000088) MEMHIZx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM3 >> 24) & 0xFF), ((FSMC_PMEM3 = (FSMC_PMEM3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PMEM3_MEMHOLDx  --------------------------------
// SVD Line: 977

//  <item> SFDITEM_FIELD__FSMC_PMEM3_MEMHOLDx
//    <name> MEMHOLDx </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xA0000088) MEMHOLDx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM3 >> 16) & 0xFF), ((FSMC_PMEM3 = (FSMC_PMEM3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PMEM3_MEMWAITx  --------------------------------
// SVD Line: 983

//  <item> SFDITEM_FIELD__FSMC_PMEM3_MEMWAITx
//    <name> MEMWAITx </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA0000088) MEMWAITx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM3 >> 8) & 0xFF), ((FSMC_PMEM3 = (FSMC_PMEM3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PMEM3_MEMSETx  ---------------------------------
// SVD Line: 989

//  <item> SFDITEM_FIELD__FSMC_PMEM3_MEMSETx
//    <name> MEMSETx </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xA0000088) MEMSETx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM3 >> 0) & 0xFF), ((FSMC_PMEM3 = (FSMC_PMEM3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_PMEM3  -----------------------------------
// SVD Line: 961

//  <rtree> SFDITEM_REG__FSMC_PMEM3
//    <name> PMEM3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000088) Common memory space timing register  3 </i>
//    <loc> ( (unsigned int)((FSMC_PMEM3 >> 0) & 0xFFFFFFFF), ((FSMC_PMEM3 = (FSMC_PMEM3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_PMEM3_MEMHIZx </item>
//    <item> SFDITEM_FIELD__FSMC_PMEM3_MEMHOLDx </item>
//    <item> SFDITEM_FIELD__FSMC_PMEM3_MEMWAITx </item>
//    <item> SFDITEM_FIELD__FSMC_PMEM3_MEMSETx </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_PATT3  -------------------------------
// SVD Line: 997

unsigned int FSMC_PATT3 __AT (0xA000008C);



// -----------------------------  Field Item: FSMC_PATT3_ATTHIZx  ---------------------------------
// SVD Line: 1007

//  <item> SFDITEM_FIELD__FSMC_PATT3_ATTHIZx
//    <name> ATTHIZx </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xA000008C) ATTHIZx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT3 >> 24) & 0xFF), ((FSMC_PATT3 = (FSMC_PATT3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PATT3_ATTHOLDx  --------------------------------
// SVD Line: 1013

//  <item> SFDITEM_FIELD__FSMC_PATT3_ATTHOLDx
//    <name> ATTHOLDx </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xA000008C) ATTHOLDx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT3 >> 16) & 0xFF), ((FSMC_PATT3 = (FSMC_PATT3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PATT3_ATTWAITx  --------------------------------
// SVD Line: 1019

//  <item> SFDITEM_FIELD__FSMC_PATT3_ATTWAITx
//    <name> ATTWAITx </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA000008C) ATTWAITx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT3 >> 8) & 0xFF), ((FSMC_PATT3 = (FSMC_PATT3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PATT3_ATTSETx  ---------------------------------
// SVD Line: 1025

//  <item> SFDITEM_FIELD__FSMC_PATT3_ATTSETx
//    <name> ATTSETx </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xA000008C) ATTSETx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT3 >> 0) & 0xFF), ((FSMC_PATT3 = (FSMC_PATT3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_PATT3  -----------------------------------
// SVD Line: 997

//  <rtree> SFDITEM_REG__FSMC_PATT3
//    <name> PATT3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA000008C) Attribute memory space timing register  3 </i>
//    <loc> ( (unsigned int)((FSMC_PATT3 >> 0) & 0xFFFFFFFF), ((FSMC_PATT3 = (FSMC_PATT3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_PATT3_ATTHIZx </item>
//    <item> SFDITEM_FIELD__FSMC_PATT3_ATTHOLDx </item>
//    <item> SFDITEM_FIELD__FSMC_PATT3_ATTWAITx </item>
//    <item> SFDITEM_FIELD__FSMC_PATT3_ATTSETx </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_ECCR3  -------------------------------
// SVD Line: 1033

unsigned int FSMC_ECCR3 __AT (0xA0000094);



// -------------------------------  Field Item: FSMC_ECCR3_ECCx  ----------------------------------
// SVD Line: 1042

//  <item> SFDITEM_FIELD__FSMC_ECCR3_ECCx
//    <name> ECCx </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xA0000094) ECCx </i>
//    <edit> 
//      <loc> ( (unsigned int)((FSMC_ECCR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_ECCR3  -----------------------------------
// SVD Line: 1033

//  <rtree> SFDITEM_REG__FSMC_ECCR3
//    <name> ECCR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xA0000094) ECC result register 3 </i>
//    <loc> ( (unsigned int)((FSMC_ECCR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FSMC_ECCR3_ECCx </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_PCR4  --------------------------------
// SVD Line: 1050

unsigned int FSMC_PCR4 __AT (0xA00000A0);



// -------------------------------  Field Item: FSMC_PCR4_ECCPS  ----------------------------------
// SVD Line: 1060

//  <item> SFDITEM_FIELD__FSMC_PCR4_ECCPS
//    <name> ECCPS </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0xA00000A0) ECCPS </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR4 >> 17) & 0x7), ((FSMC_PCR4 = (FSMC_PCR4 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: FSMC_PCR4_TAR  -----------------------------------
// SVD Line: 1066

//  <item> SFDITEM_FIELD__FSMC_PCR4_TAR
//    <name> TAR </name>
//    <rw> 
//    <i> [Bits 16..13] RW (@ 0xA00000A0) TAR </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR4 >> 13) & 0xF), ((FSMC_PCR4 = (FSMC_PCR4 & ~(0xFUL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR4_TCLR  -----------------------------------
// SVD Line: 1072

//  <item> SFDITEM_FIELD__FSMC_PCR4_TCLR
//    <name> TCLR </name>
//    <rw> 
//    <i> [Bits 12..9] RW (@ 0xA00000A0) TCLR </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR4 >> 9) & 0xF), ((FSMC_PCR4 = (FSMC_PCR4 & ~(0xFUL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR4_ECCEN  ----------------------------------
// SVD Line: 1078

//  <item> SFDITEM_FIELD__FSMC_PCR4_ECCEN
//    <name> ECCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0xA00000A0) ECCEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR4 ) </loc>
//      <o.6..6> ECCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR4_PWID  -----------------------------------
// SVD Line: 1084

//  <item> SFDITEM_FIELD__FSMC_PCR4_PWID
//    <name> PWID </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0xA00000A0) PWID </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PCR4 >> 4) & 0x3), ((FSMC_PCR4 = (FSMC_PCR4 & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR4_PTYP  -----------------------------------
// SVD Line: 1090

//  <item> SFDITEM_FIELD__FSMC_PCR4_PTYP
//    <name> PTYP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xA00000A0) PTYP </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR4 ) </loc>
//      <o.3..3> PTYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FSMC_PCR4_PBKEN  ----------------------------------
// SVD Line: 1096

//  <item> SFDITEM_FIELD__FSMC_PCR4_PBKEN
//    <name> PBKEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xA00000A0) PBKEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR4 ) </loc>
//      <o.2..2> PBKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FSMC_PCR4_PWAITEN  ---------------------------------
// SVD Line: 1102

//  <item> SFDITEM_FIELD__FSMC_PCR4_PWAITEN
//    <name> PWAITEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA00000A0) PWAITEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_PCR4 ) </loc>
//      <o.1..1> PWAITEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_PCR4  -----------------------------------
// SVD Line: 1050

//  <rtree> SFDITEM_REG__FSMC_PCR4
//    <name> PCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA00000A0) PC Card/NAND Flash control register  4 </i>
//    <loc> ( (unsigned int)((FSMC_PCR4 >> 0) & 0xFFFFFFFF), ((FSMC_PCR4 = (FSMC_PCR4 & ~(0xFFE7EUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFE7E) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_PCR4_ECCPS </item>
//    <item> SFDITEM_FIELD__FSMC_PCR4_TAR </item>
//    <item> SFDITEM_FIELD__FSMC_PCR4_TCLR </item>
//    <item> SFDITEM_FIELD__FSMC_PCR4_ECCEN </item>
//    <item> SFDITEM_FIELD__FSMC_PCR4_PWID </item>
//    <item> SFDITEM_FIELD__FSMC_PCR4_PTYP </item>
//    <item> SFDITEM_FIELD__FSMC_PCR4_PBKEN </item>
//    <item> SFDITEM_FIELD__FSMC_PCR4_PWAITEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FSMC_SR4  --------------------------------
// SVD Line: 1110

unsigned int FSMC_SR4 __AT (0xA00000A4);



// -------------------------------  Field Item: FSMC_SR4_FEMPT  -----------------------------------
// SVD Line: 1119

//  <item> SFDITEM_FIELD__FSMC_SR4_FEMPT
//    <name> FEMPT </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0xA00000A4) FEMPT </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR4 ) </loc>
//      <o.6..6> FEMPT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR4_IFEN  -----------------------------------
// SVD Line: 1126

//  <item> SFDITEM_FIELD__FSMC_SR4_IFEN
//    <name> IFEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xA00000A4) IFEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR4 ) </loc>
//      <o.5..5> IFEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR4_ILEN  -----------------------------------
// SVD Line: 1133

//  <item> SFDITEM_FIELD__FSMC_SR4_ILEN
//    <name> ILEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0xA00000A4) ILEN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR4 ) </loc>
//      <o.4..4> ILEN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR4_IREN  -----------------------------------
// SVD Line: 1140

//  <item> SFDITEM_FIELD__FSMC_SR4_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0xA00000A4) IREN </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR4 ) </loc>
//      <o.3..3> IREN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR4_IFS  ------------------------------------
// SVD Line: 1147

//  <item> SFDITEM_FIELD__FSMC_SR4_IFS
//    <name> IFS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xA00000A4) IFS </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR4 ) </loc>
//      <o.2..2> IFS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR4_ILS  ------------------------------------
// SVD Line: 1154

//  <item> SFDITEM_FIELD__FSMC_SR4_ILS
//    <name> ILS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xA00000A4) ILS </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR4 ) </loc>
//      <o.1..1> ILS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FSMC_SR4_IRS  ------------------------------------
// SVD Line: 1161

//  <item> SFDITEM_FIELD__FSMC_SR4_IRS
//    <name> IRS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xA00000A4) IRS </i>
//    <check> 
//      <loc> ( (unsigned int) FSMC_SR4 ) </loc>
//      <o.0..0> IRS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_SR4  ------------------------------------
// SVD Line: 1110

//  <rtree> SFDITEM_REG__FSMC_SR4
//    <name> SR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA00000A4) FIFO status and interrupt register  4 </i>
//    <loc> ( (unsigned int)((FSMC_SR4 >> 0) & 0xFFFFFFFF), ((FSMC_SR4 = (FSMC_SR4 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_SR4_FEMPT </item>
//    <item> SFDITEM_FIELD__FSMC_SR4_IFEN </item>
//    <item> SFDITEM_FIELD__FSMC_SR4_ILEN </item>
//    <item> SFDITEM_FIELD__FSMC_SR4_IREN </item>
//    <item> SFDITEM_FIELD__FSMC_SR4_IFS </item>
//    <item> SFDITEM_FIELD__FSMC_SR4_ILS </item>
//    <item> SFDITEM_FIELD__FSMC_SR4_IRS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_PMEM4  -------------------------------
// SVD Line: 1170

unsigned int FSMC_PMEM4 __AT (0xA00000A8);



// -----------------------------  Field Item: FSMC_PMEM4_MEMHIZx  ---------------------------------
// SVD Line: 1180

//  <item> SFDITEM_FIELD__FSMC_PMEM4_MEMHIZx
//    <name> MEMHIZx </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xA00000A8) MEMHIZx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM4 >> 24) & 0xFF), ((FSMC_PMEM4 = (FSMC_PMEM4 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PMEM4_MEMHOLDx  --------------------------------
// SVD Line: 1186

//  <item> SFDITEM_FIELD__FSMC_PMEM4_MEMHOLDx
//    <name> MEMHOLDx </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xA00000A8) MEMHOLDx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM4 >> 16) & 0xFF), ((FSMC_PMEM4 = (FSMC_PMEM4 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PMEM4_MEMWAITx  --------------------------------
// SVD Line: 1192

//  <item> SFDITEM_FIELD__FSMC_PMEM4_MEMWAITx
//    <name> MEMWAITx </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA00000A8) MEMWAITx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM4 >> 8) & 0xFF), ((FSMC_PMEM4 = (FSMC_PMEM4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PMEM4_MEMSETx  ---------------------------------
// SVD Line: 1198

//  <item> SFDITEM_FIELD__FSMC_PMEM4_MEMSETx
//    <name> MEMSETx </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xA00000A8) MEMSETx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PMEM4 >> 0) & 0xFF), ((FSMC_PMEM4 = (FSMC_PMEM4 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_PMEM4  -----------------------------------
// SVD Line: 1170

//  <rtree> SFDITEM_REG__FSMC_PMEM4
//    <name> PMEM4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA00000A8) Common memory space timing register  4 </i>
//    <loc> ( (unsigned int)((FSMC_PMEM4 >> 0) & 0xFFFFFFFF), ((FSMC_PMEM4 = (FSMC_PMEM4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_PMEM4_MEMHIZx </item>
//    <item> SFDITEM_FIELD__FSMC_PMEM4_MEMHOLDx </item>
//    <item> SFDITEM_FIELD__FSMC_PMEM4_MEMWAITx </item>
//    <item> SFDITEM_FIELD__FSMC_PMEM4_MEMSETx </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_PATT4  -------------------------------
// SVD Line: 1206

unsigned int FSMC_PATT4 __AT (0xA00000AC);



// -----------------------------  Field Item: FSMC_PATT4_ATTHIZx  ---------------------------------
// SVD Line: 1216

//  <item> SFDITEM_FIELD__FSMC_PATT4_ATTHIZx
//    <name> ATTHIZx </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xA00000AC) ATTHIZx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT4 >> 24) & 0xFF), ((FSMC_PATT4 = (FSMC_PATT4 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PATT4_ATTHOLDx  --------------------------------
// SVD Line: 1222

//  <item> SFDITEM_FIELD__FSMC_PATT4_ATTHOLDx
//    <name> ATTHOLDx </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xA00000AC) ATTHOLDx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT4 >> 16) & 0xFF), ((FSMC_PATT4 = (FSMC_PATT4 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PATT4_ATTWAITx  --------------------------------
// SVD Line: 1228

//  <item> SFDITEM_FIELD__FSMC_PATT4_ATTWAITx
//    <name> ATTWAITx </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA00000AC) ATTWAITx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT4 >> 8) & 0xFF), ((FSMC_PATT4 = (FSMC_PATT4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: FSMC_PATT4_ATTSETx  ---------------------------------
// SVD Line: 1234

//  <item> SFDITEM_FIELD__FSMC_PATT4_ATTSETx
//    <name> ATTSETx </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xA00000AC) ATTSETx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PATT4 >> 0) & 0xFF), ((FSMC_PATT4 = (FSMC_PATT4 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_PATT4  -----------------------------------
// SVD Line: 1206

//  <rtree> SFDITEM_REG__FSMC_PATT4
//    <name> PATT4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA00000AC) Attribute memory space timing register  4 </i>
//    <loc> ( (unsigned int)((FSMC_PATT4 >> 0) & 0xFFFFFFFF), ((FSMC_PATT4 = (FSMC_PATT4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_PATT4_ATTHIZx </item>
//    <item> SFDITEM_FIELD__FSMC_PATT4_ATTHOLDx </item>
//    <item> SFDITEM_FIELD__FSMC_PATT4_ATTWAITx </item>
//    <item> SFDITEM_FIELD__FSMC_PATT4_ATTSETx </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_PIO4  --------------------------------
// SVD Line: 1242

unsigned int FSMC_PIO4 __AT (0xA00000B0);



// ------------------------------  Field Item: FSMC_PIO4_IOHIZx  ----------------------------------
// SVD Line: 1251

//  <item> SFDITEM_FIELD__FSMC_PIO4_IOHIZx
//    <name> IOHIZx </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xA00000B0) IOHIZx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PIO4 >> 24) & 0xFF), ((FSMC_PIO4 = (FSMC_PIO4 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_PIO4_IOHOLDx  ---------------------------------
// SVD Line: 1257

//  <item> SFDITEM_FIELD__FSMC_PIO4_IOHOLDx
//    <name> IOHOLDx </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xA00000B0) IOHOLDx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PIO4 >> 16) & 0xFF), ((FSMC_PIO4 = (FSMC_PIO4 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_PIO4_IOWAITx  ---------------------------------
// SVD Line: 1263

//  <item> SFDITEM_FIELD__FSMC_PIO4_IOWAITx
//    <name> IOWAITx </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA00000B0) IOWAITx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PIO4 >> 8) & 0xFF), ((FSMC_PIO4 = (FSMC_PIO4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_PIO4_IOSETx  ----------------------------------
// SVD Line: 1269

//  <item> SFDITEM_FIELD__FSMC_PIO4_IOSETx
//    <name> IOSETx </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xA00000B0) IOSETx </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_PIO4 >> 0) & 0xFF), ((FSMC_PIO4 = (FSMC_PIO4 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FSMC_PIO4  -----------------------------------
// SVD Line: 1242

//  <rtree> SFDITEM_REG__FSMC_PIO4
//    <name> PIO4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA00000B0) I/O space timing register 4 </i>
//    <loc> ( (unsigned int)((FSMC_PIO4 >> 0) & 0xFFFFFFFF), ((FSMC_PIO4 = (FSMC_PIO4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_PIO4_IOHIZx </item>
//    <item> SFDITEM_FIELD__FSMC_PIO4_IOHOLDx </item>
//    <item> SFDITEM_FIELD__FSMC_PIO4_IOWAITx </item>
//    <item> SFDITEM_FIELD__FSMC_PIO4_IOSETx </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BWTR1  -------------------------------
// SVD Line: 1277

unsigned int FSMC_BWTR1 __AT (0xA0000104);



// ------------------------------  Field Item: FSMC_BWTR1_ACCMOD  ---------------------------------
// SVD Line: 1287

//  <item> SFDITEM_FIELD__FSMC_BWTR1_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA0000104) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 28) & 0x3), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR1_DATLAT  ---------------------------------
// SVD Line: 1293

//  <item> SFDITEM_FIELD__FSMC_BWTR1_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA0000104) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 24) & 0xF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR1_CLKDIV  ---------------------------------
// SVD Line: 1299

//  <item> SFDITEM_FIELD__FSMC_BWTR1_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA0000104) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 20) & 0xF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR1_DATAST  ---------------------------------
// SVD Line: 1305

//  <item> SFDITEM_FIELD__FSMC_BWTR1_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA0000104) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 8) & 0xFF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR1_ADDHLD  ---------------------------------
// SVD Line: 1311

//  <item> SFDITEM_FIELD__FSMC_BWTR1_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA0000104) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 4) & 0xF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR1_ADDSET  ---------------------------------
// SVD Line: 1317

//  <item> SFDITEM_FIELD__FSMC_BWTR1_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA0000104) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR1 >> 0) & 0xF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_BWTR1  -----------------------------------
// SVD Line: 1277

//  <rtree> SFDITEM_REG__FSMC_BWTR1
//    <name> BWTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000104) SRAM/NOR-Flash write timing registers  1 </i>
//    <loc> ( (unsigned int)((FSMC_BWTR1 >> 0) & 0xFFFFFFFF), ((FSMC_BWTR1 = (FSMC_BWTR1 & ~(0x3FF0FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF0FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR1_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BWTR2  -------------------------------
// SVD Line: 1325

unsigned int FSMC_BWTR2 __AT (0xA000010C);



// ------------------------------  Field Item: FSMC_BWTR2_ACCMOD  ---------------------------------
// SVD Line: 1335

//  <item> SFDITEM_FIELD__FSMC_BWTR2_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA000010C) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 28) & 0x3), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR2_DATLAT  ---------------------------------
// SVD Line: 1341

//  <item> SFDITEM_FIELD__FSMC_BWTR2_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA000010C) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 24) & 0xF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR2_CLKDIV  ---------------------------------
// SVD Line: 1347

//  <item> SFDITEM_FIELD__FSMC_BWTR2_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA000010C) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 20) & 0xF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR2_DATAST  ---------------------------------
// SVD Line: 1353

//  <item> SFDITEM_FIELD__FSMC_BWTR2_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA000010C) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 8) & 0xFF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR2_ADDHLD  ---------------------------------
// SVD Line: 1359

//  <item> SFDITEM_FIELD__FSMC_BWTR2_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA000010C) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 4) & 0xF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR2_ADDSET  ---------------------------------
// SVD Line: 1365

//  <item> SFDITEM_FIELD__FSMC_BWTR2_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA000010C) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR2 >> 0) & 0xF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_BWTR2  -----------------------------------
// SVD Line: 1325

//  <rtree> SFDITEM_REG__FSMC_BWTR2
//    <name> BWTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA000010C) SRAM/NOR-Flash write timing registers  2 </i>
//    <loc> ( (unsigned int)((FSMC_BWTR2 >> 0) & 0xFFFFFFFF), ((FSMC_BWTR2 = (FSMC_BWTR2 & ~(0x3FF0FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF0FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR2_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BWTR3  -------------------------------
// SVD Line: 1373

unsigned int FSMC_BWTR3 __AT (0xA0000114);



// ------------------------------  Field Item: FSMC_BWTR3_ACCMOD  ---------------------------------
// SVD Line: 1383

//  <item> SFDITEM_FIELD__FSMC_BWTR3_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA0000114) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 28) & 0x3), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR3_DATLAT  ---------------------------------
// SVD Line: 1389

//  <item> SFDITEM_FIELD__FSMC_BWTR3_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA0000114) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 24) & 0xF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR3_CLKDIV  ---------------------------------
// SVD Line: 1395

//  <item> SFDITEM_FIELD__FSMC_BWTR3_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA0000114) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 20) & 0xF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR3_DATAST  ---------------------------------
// SVD Line: 1401

//  <item> SFDITEM_FIELD__FSMC_BWTR3_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA0000114) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 8) & 0xFF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR3_ADDHLD  ---------------------------------
// SVD Line: 1407

//  <item> SFDITEM_FIELD__FSMC_BWTR3_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA0000114) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 4) & 0xF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR3_ADDSET  ---------------------------------
// SVD Line: 1413

//  <item> SFDITEM_FIELD__FSMC_BWTR3_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA0000114) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR3 >> 0) & 0xF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_BWTR3  -----------------------------------
// SVD Line: 1373

//  <rtree> SFDITEM_REG__FSMC_BWTR3
//    <name> BWTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA0000114) SRAM/NOR-Flash write timing registers  3 </i>
//    <loc> ( (unsigned int)((FSMC_BWTR3 >> 0) & 0xFFFFFFFF), ((FSMC_BWTR3 = (FSMC_BWTR3 & ~(0x3FF0FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF0FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR3_ADDSET </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FSMC_BWTR4  -------------------------------
// SVD Line: 1421

unsigned int FSMC_BWTR4 __AT (0xA000011C);



// ------------------------------  Field Item: FSMC_BWTR4_ACCMOD  ---------------------------------
// SVD Line: 1431

//  <item> SFDITEM_FIELD__FSMC_BWTR4_ACCMOD
//    <name> ACCMOD </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0xA000011C) ACCMOD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 28) & 0x3), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR4_DATLAT  ---------------------------------
// SVD Line: 1437

//  <item> SFDITEM_FIELD__FSMC_BWTR4_DATLAT
//    <name> DATLAT </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0xA000011C) DATLAT </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 24) & 0xF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR4_CLKDIV  ---------------------------------
// SVD Line: 1443

//  <item> SFDITEM_FIELD__FSMC_BWTR4_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0xA000011C) CLKDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 20) & 0xF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR4_DATAST  ---------------------------------
// SVD Line: 1449

//  <item> SFDITEM_FIELD__FSMC_BWTR4_DATAST
//    <name> DATAST </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xA000011C) DATAST </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 8) & 0xFF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR4_ADDHLD  ---------------------------------
// SVD Line: 1455

//  <item> SFDITEM_FIELD__FSMC_BWTR4_ADDHLD
//    <name> ADDHLD </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0xA000011C) ADDHLD </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 4) & 0xF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FSMC_BWTR4_ADDSET  ---------------------------------
// SVD Line: 1461

//  <item> SFDITEM_FIELD__FSMC_BWTR4_ADDSET
//    <name> ADDSET </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0xA000011C) ADDSET </i>
//    <edit> 
//      <loc> ( (unsigned char)((FSMC_BWTR4 >> 0) & 0xF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FSMC_BWTR4  -----------------------------------
// SVD Line: 1421

//  <rtree> SFDITEM_REG__FSMC_BWTR4
//    <name> BWTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xA000011C) SRAM/NOR-Flash write timing registers  4 </i>
//    <loc> ( (unsigned int)((FSMC_BWTR4 >> 0) & 0xFFFFFFFF), ((FSMC_BWTR4 = (FSMC_BWTR4 & ~(0x3FF0FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF0FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_ACCMOD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_DATLAT </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_CLKDIV </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_DATAST </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_ADDHLD </item>
//    <item> SFDITEM_FIELD__FSMC_BWTR4_ADDSET </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: FSMC  -------------------------------------
// SVD Line: 18

//  <view> FSMC
//    <name> FSMC </name>
//    <item> SFDITEM_REG__FSMC_BCR1 </item>
//    <item> SFDITEM_REG__FSMC_BTR1 </item>
//    <item> SFDITEM_REG__FSMC_BCR2 </item>
//    <item> SFDITEM_REG__FSMC_BTR2 </item>
//    <item> SFDITEM_REG__FSMC_BCR3 </item>
//    <item> SFDITEM_REG__FSMC_BTR3 </item>
//    <item> SFDITEM_REG__FSMC_BCR4 </item>
//    <item> SFDITEM_REG__FSMC_BTR4 </item>
//    <item> SFDITEM_REG__FSMC_PCR2 </item>
//    <item> SFDITEM_REG__FSMC_SR2 </item>
//    <item> SFDITEM_REG__FSMC_PMEM2 </item>
//    <item> SFDITEM_REG__FSMC_PATT2 </item>
//    <item> SFDITEM_REG__FSMC_ECCR2 </item>
//    <item> SFDITEM_REG__FSMC_PCR3 </item>
//    <item> SFDITEM_REG__FSMC_SR3 </item>
//    <item> SFDITEM_REG__FSMC_PMEM3 </item>
//    <item> SFDITEM_REG__FSMC_PATT3 </item>
//    <item> SFDITEM_REG__FSMC_ECCR3 </item>
//    <item> SFDITEM_REG__FSMC_PCR4 </item>
//    <item> SFDITEM_REG__FSMC_SR4 </item>
//    <item> SFDITEM_REG__FSMC_PMEM4 </item>
//    <item> SFDITEM_REG__FSMC_PATT4 </item>
//    <item> SFDITEM_REG__FSMC_PIO4 </item>
//    <item> SFDITEM_REG__FSMC_BWTR1 </item>
//    <item> SFDITEM_REG__FSMC_BWTR2 </item>
//    <item> SFDITEM_REG__FSMC_BWTR3 </item>
//    <item> SFDITEM_REG__FSMC_BWTR4 </item>
//  </view>
//  


// ------------------------------  Register Item Address: PWR_CR  ---------------------------------
// SVD Line: 1488

unsigned int PWR_CR __AT (0x40007000);



// ---------------------------------  Field Item: PWR_CR_LPDS  ------------------------------------
// SVD Line: 1498

//  <item> SFDITEM_FIELD__PWR_CR_LPDS
//    <name> LPDS </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007000) Low Power Deep Sleep </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.0..0> LPDS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PDDS  ------------------------------------
// SVD Line: 1504

//  <item> SFDITEM_FIELD__PWR_CR_PDDS
//    <name> PDDS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007000) Power Down Deep Sleep </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.1..1> PDDS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_CWUF  ------------------------------------
// SVD Line: 1510

//  <item> SFDITEM_FIELD__PWR_CR_CWUF
//    <name> CWUF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007000) Clear Wake-up Flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.2..2> CWUF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_CSBF  ------------------------------------
// SVD Line: 1516

//  <item> SFDITEM_FIELD__PWR_CR_CSBF
//    <name> CSBF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40007000) Clear STANDBY Flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.3..3> CSBF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PVDE  ------------------------------------
// SVD Line: 1522

//  <item> SFDITEM_FIELD__PWR_CR_PVDE
//    <name> PVDE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40007000) Power Voltage Detector  Enable </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.4..4> PVDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_PLS  -------------------------------------
// SVD Line: 1529

//  <item> SFDITEM_FIELD__PWR_CR_PLS
//    <name> PLS </name>
//    <rw> 
//    <i> [Bits 7..5] RW (@ 0x40007000) PVD Level Selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((PWR_CR >> 5) & 0x7), ((PWR_CR = (PWR_CR & ~(0x7UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CR_DBP  -------------------------------------
// SVD Line: 1535

//  <item> SFDITEM_FIELD__PWR_CR_DBP
//    <name> DBP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007000) Disable Backup Domain write  protection </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CR ) </loc>
//      <o.8..8> DBP
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CR  -------------------------------------
// SVD Line: 1488

//  <rtree> SFDITEM_REG__PWR_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007000) Power control register  (PWR_CR) </i>
//    <loc> ( (unsigned int)((PWR_CR >> 0) & 0xFFFFFFFF), ((PWR_CR = (PWR_CR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CR_LPDS </item>
//    <item> SFDITEM_FIELD__PWR_CR_PDDS </item>
//    <item> SFDITEM_FIELD__PWR_CR_CWUF </item>
//    <item> SFDITEM_FIELD__PWR_CR_CSBF </item>
//    <item> SFDITEM_FIELD__PWR_CR_PVDE </item>
//    <item> SFDITEM_FIELD__PWR_CR_PLS </item>
//    <item> SFDITEM_FIELD__PWR_CR_DBP </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: PWR_CSR  ---------------------------------
// SVD Line: 1544

unsigned int PWR_CSR __AT (0x40007004);



// ---------------------------------  Field Item: PWR_CSR_WUF  ------------------------------------
// SVD Line: 1553

//  <item> SFDITEM_FIELD__PWR_CSR_WUF
//    <name> WUF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40007004) Wake-Up Flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.0..0> WUF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: PWR_CSR_SBF  ------------------------------------
// SVD Line: 1560

//  <item> SFDITEM_FIELD__PWR_CSR_SBF
//    <name> SBF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40007004) STANDBY Flag </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.1..1> SBF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_PVDO  ------------------------------------
// SVD Line: 1567

//  <item> SFDITEM_FIELD__PWR_CSR_PVDO
//    <name> PVDO </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40007004) PVD Output </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.2..2> PVDO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: PWR_CSR_EWUP  ------------------------------------
// SVD Line: 1574

//  <item> SFDITEM_FIELD__PWR_CSR_EWUP
//    <name> EWUP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40007004) Enable WKUP pin </i>
//    <check> 
//      <loc> ( (unsigned int) PWR_CSR ) </loc>
//      <o.8..8> EWUP
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: PWR_CSR  ------------------------------------
// SVD Line: 1544

//  <rtree> SFDITEM_REG__PWR_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007004) Power control register  (PWR_CR) </i>
//    <loc> ( (unsigned int)((PWR_CSR >> 0) & 0xFFFFFFFF), ((PWR_CSR = (PWR_CSR & ~(0x100UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x100) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__PWR_CSR_WUF </item>
//    <item> SFDITEM_FIELD__PWR_CSR_SBF </item>
//    <item> SFDITEM_FIELD__PWR_CSR_PVDO </item>
//    <item> SFDITEM_FIELD__PWR_CSR_EWUP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: PWR  --------------------------------------
// SVD Line: 1471

//  <view> PWR
//    <name> PWR </name>
//    <item> SFDITEM_REG__PWR_CR </item>
//    <item> SFDITEM_REG__PWR_CSR </item>
//  </view>
//  


// ------------------------------  Register Item Address: RCC_CR  ---------------------------------
// SVD Line: 1601

unsigned int RCC_CR __AT (0x40021000);



// --------------------------------  Field Item: RCC_CR_HSION  ------------------------------------
// SVD Line: 1609

//  <item> SFDITEM_FIELD__RCC_CR_HSION
//    <name> HSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021000) Internal High Speed clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.0..0> HSION
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSIRDY  -----------------------------------
// SVD Line: 1617

//  <item> SFDITEM_FIELD__RCC_CR_HSIRDY
//    <name> HSIRDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021000) Internal High Speed clock ready  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.1..1> HSIRDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CR_HSITRIM  -----------------------------------
// SVD Line: 1625

//  <item> SFDITEM_FIELD__RCC_CR_HSITRIM
//    <name> HSITRIM </name>
//    <rw> 
//    <i> [Bits 7..3] RW (@ 0x40021000) Internal High Speed clock  trimming </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 3) & 0x1F), ((RCC_CR = (RCC_CR & ~(0x1FUL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSICAL  -----------------------------------
// SVD Line: 1633

//  <item> SFDITEM_FIELD__RCC_CR_HSICAL
//    <name> HSICAL </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40021000) Internal High Speed clock  Calibration </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CR >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEON  ------------------------------------
// SVD Line: 1641

//  <item> SFDITEM_FIELD__RCC_CR_HSEON
//    <name> HSEON </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021000) External High Speed clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.16..16> HSEON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSERDY  -----------------------------------
// SVD Line: 1649

//  <item> SFDITEM_FIELD__RCC_CR_HSERDY
//    <name> HSERDY </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40021000) External High Speed clock ready  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.17..17> HSERDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_HSEBYP  -----------------------------------
// SVD Line: 1657

//  <item> SFDITEM_FIELD__RCC_CR_HSEBYP
//    <name> HSEBYP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021000) External High Speed clock  Bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.18..18> HSEBYP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_CSSON  ------------------------------------
// SVD Line: 1665

//  <item> SFDITEM_FIELD__RCC_CR_CSSON
//    <name> CSSON </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021000) Clock Security System  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.19..19> CSSON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLON  ------------------------------------
// SVD Line: 1673

//  <item> SFDITEM_FIELD__RCC_CR_PLLON
//    <name> PLLON </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021000) PLL enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.24..24> PLLON
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CR_PLLRDY  -----------------------------------
// SVD Line: 1680

//  <item> SFDITEM_FIELD__RCC_CR_PLLRDY
//    <name> PLLRDY </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40021000) PLL clock ready flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CR ) </loc>
//      <o.25..25> PLLRDY
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CR  -------------------------------------
// SVD Line: 1601

//  <rtree> SFDITEM_REG__RCC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021000) Clock control register </i>
//    <loc> ( (unsigned int)((RCC_CR >> 0) & 0xFFFFFFFF), ((RCC_CR = (RCC_CR & ~(0x10D00F9UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10D00F9) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CR_HSION </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSITRIM </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSICAL </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEON </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSERDY </item>
//    <item> SFDITEM_FIELD__RCC_CR_HSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_CR_CSSON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLON </item>
//    <item> SFDITEM_FIELD__RCC_CR_PLLRDY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CFGR  --------------------------------
// SVD Line: 1689

unsigned int RCC_CFGR __AT (0x40021004);



// ---------------------------------  Field Item: RCC_CFGR_SW  ------------------------------------
// SVD Line: 1698

//  <item> SFDITEM_FIELD__RCC_CFGR_SW
//    <name> SW </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40021004) System clock Switch </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 0) & 0x3), ((RCC_CFGR = (RCC_CFGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_SWS  ------------------------------------
// SVD Line: 1705

//  <item> SFDITEM_FIELD__RCC_CFGR_SWS
//    <name> SWS </name>
//    <r> 
//    <i> [Bits 3..2] RO (@ 0x40021004) System Clock Switch Status </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 2) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_HPRE  -----------------------------------
// SVD Line: 1712

//  <item> SFDITEM_FIELD__RCC_CFGR_HPRE
//    <name> HPRE </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40021004) AHB prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 4) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PPRE1  -----------------------------------
// SVD Line: 1719

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE1
//    <name> PPRE1 </name>
//    <rw> 
//    <i> [Bits 10..8] RW (@ 0x40021004) APB Low speed prescaler  (APB1) </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 8) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PPRE2  -----------------------------------
// SVD Line: 1727

//  <item> SFDITEM_FIELD__RCC_CFGR_PPRE2
//    <name> PPRE2 </name>
//    <rw> 
//    <i> [Bits 13..11] RW (@ 0x40021004) APB High speed prescaler  (APB2) </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 11) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_ADCPRE  ----------------------------------
// SVD Line: 1735

//  <item> SFDITEM_FIELD__RCC_CFGR_ADCPRE
//    <name> ADCPRE </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40021004) ADC prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 14) & 0x3), ((RCC_CFGR = (RCC_CFGR & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PLLSRC  ----------------------------------
// SVD Line: 1742

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLSRC
//    <name> PLLSRC </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021004) PLL entry clock source </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.16..16> PLLSRC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR_PLLXTPRE  ---------------------------------
// SVD Line: 1749

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLXTPRE
//    <name> PLLXTPRE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021004) HSE divider for PLL entry </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.17..17> PLLXTPRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CFGR_PLLMUL  ----------------------------------
// SVD Line: 1756

//  <item> SFDITEM_FIELD__RCC_CFGR_PLLMUL
//    <name> PLLMUL </name>
//    <rw> 
//    <i> [Bits 21..18] RW (@ 0x40021004) PLL Multiplication Factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 18) & 0xF), ((RCC_CFGR = (RCC_CFGR & ~(0xFUL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: RCC_CFGR_OTGFSPRE  ---------------------------------
// SVD Line: 1763

//  <item> SFDITEM_FIELD__RCC_CFGR_OTGFSPRE
//    <name> OTGFSPRE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021004) USB OTG FS prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CFGR ) </loc>
//      <o.22..22> OTGFSPRE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CFGR_MCO  ------------------------------------
// SVD Line: 1770

//  <item> SFDITEM_FIELD__RCC_CFGR_MCO
//    <name> MCO </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40021004) Microcontroller clock  output </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_CFGR >> 24) & 0x7), ((RCC_CFGR = (RCC_CFGR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RCC_CFGR  ------------------------------------
// SVD Line: 1689

//  <rtree> SFDITEM_REG__RCC_CFGR
//    <name> CFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021004) Clock configuration register  (RCC_CFGR) </i>
//    <loc> ( (unsigned int)((RCC_CFGR >> 0) & 0xFFFFFFFF), ((RCC_CFGR = (RCC_CFGR & ~(0x77FFFF3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x77FFFF3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CFGR_SW </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_SWS </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_HPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE1 </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PPRE2 </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_ADCPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLSRC </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLXTPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_PLLMUL </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_OTGFSPRE </item>
//    <item> SFDITEM_FIELD__RCC_CFGR_MCO </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CIR  ---------------------------------
// SVD Line: 1780

unsigned int RCC_CIR __AT (0x40021008);



// -------------------------------  Field Item: RCC_CIR_LSIRDYF  ----------------------------------
// SVD Line: 1789

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYF
//    <name> LSIRDYF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40021008) LSI Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.0..0> LSIRDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSERDYF  ----------------------------------
// SVD Line: 1796

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYF
//    <name> LSERDYF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021008) LSE Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.1..1> LSERDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSIRDYF  ----------------------------------
// SVD Line: 1803

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYF
//    <name> HSIRDYF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40021008) HSI Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.2..2> HSIRDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSERDYF  ----------------------------------
// SVD Line: 1810

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYF
//    <name> HSERDYF </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40021008) HSE Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.3..3> HSERDYF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_PLLRDYF  ----------------------------------
// SVD Line: 1817

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYF
//    <name> PLLRDYF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40021008) PLL Ready Interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.4..4> PLLRDYF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIR_CSSF  ------------------------------------
// SVD Line: 1824

//  <item> SFDITEM_FIELD__RCC_CIR_CSSF
//    <name> CSSF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40021008) Clock Security System Interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.7..7> CSSF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_LSIRDYIE  ----------------------------------
// SVD Line: 1832

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYIE
//    <name> LSIRDYIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021008) LSI Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.8..8> LSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_LSERDYIE  ----------------------------------
// SVD Line: 1839

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYIE
//    <name> LSERDYIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021008) LSE Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.9..9> LSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_HSIRDYIE  ----------------------------------
// SVD Line: 1846

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYIE
//    <name> HSIRDYIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021008) HSI Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.10..10> HSIRDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_HSERDYIE  ----------------------------------
// SVD Line: 1853

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYIE
//    <name> HSERDYIE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021008) HSE Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.11..11> HSERDYIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CIR_PLLRDYIE  ----------------------------------
// SVD Line: 1860

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYIE
//    <name> PLLRDYIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021008) PLL Ready Interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.12..12> PLLRDYIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSIRDYC  ----------------------------------
// SVD Line: 1867

//  <item> SFDITEM_FIELD__RCC_CIR_LSIRDYC
//    <name> LSIRDYC </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40021008) LSI Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.16..16> LSIRDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_LSERDYC  ----------------------------------
// SVD Line: 1874

//  <item> SFDITEM_FIELD__RCC_CIR_LSERDYC
//    <name> LSERDYC </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40021008) LSE Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.17..17> LSERDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSIRDYC  ----------------------------------
// SVD Line: 1881

//  <item> SFDITEM_FIELD__RCC_CIR_HSIRDYC
//    <name> HSIRDYC </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40021008) HSI Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.18..18> HSIRDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_HSERDYC  ----------------------------------
// SVD Line: 1888

//  <item> SFDITEM_FIELD__RCC_CIR_HSERDYC
//    <name> HSERDYC </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40021008) HSE Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.19..19> HSERDYC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CIR_PLLRDYC  ----------------------------------
// SVD Line: 1895

//  <item> SFDITEM_FIELD__RCC_CIR_PLLRDYC
//    <name> PLLRDYC </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40021008) PLL Ready Interrupt Clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.20..20> PLLRDYC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CIR_CSSC  ------------------------------------
// SVD Line: 1902

//  <item> SFDITEM_FIELD__RCC_CIR_CSSC
//    <name> CSSC </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40021008) Clock security system interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CIR ) </loc>
//      <o.23..23> CSSC
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CIR  ------------------------------------
// SVD Line: 1780

//  <rtree> SFDITEM_REG__RCC_CIR
//    <name> CIR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021008) Clock interrupt register  (RCC_CIR) </i>
//    <loc> ( (unsigned int)((RCC_CIR >> 0) & 0xFFFFFFFF), ((RCC_CIR = (RCC_CIR & ~(0x9F1F00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x9F1F00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_CSSF </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYIE </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_LSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSIRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_HSERDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_PLLRDYC </item>
//    <item> SFDITEM_FIELD__RCC_CIR_CSSC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB2RSTR  ------------------------------
// SVD Line: 1912

unsigned int RCC_APB2RSTR __AT (0x4002100C);



// ----------------------------  Field Item: RCC_APB2RSTR_AFIORST  --------------------------------
// SVD Line: 1922

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_AFIORST
//    <name> AFIORST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002100C) Alternate function I/O  reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.0..0> AFIORST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPARST  --------------------------------
// SVD Line: 1929

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPARST
//    <name> IOPARST </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002100C) IO port A reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.2..2> IOPARST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPBRST  --------------------------------
// SVD Line: 1935

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPBRST
//    <name> IOPBRST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002100C) IO port B reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.3..3> IOPBRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPCRST  --------------------------------
// SVD Line: 1941

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPCRST
//    <name> IOPCRST </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002100C) IO port C reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.4..4> IOPCRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPDRST  --------------------------------
// SVD Line: 1947

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPDRST
//    <name> IOPDRST </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002100C) IO port D reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.5..5> IOPDRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPERST  --------------------------------
// SVD Line: 1953

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPERST
//    <name> IOPERST </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002100C) IO port E reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.6..6> IOPERST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPFRST  --------------------------------
// SVD Line: 1959

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPFRST
//    <name> IOPFRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002100C) IO port F reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.7..7> IOPFRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_IOPGRST  --------------------------------
// SVD Line: 1965

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPGRST
//    <name> IOPGRST </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002100C) IO port G reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.8..8> IOPGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_ADC1RST  --------------------------------
// SVD Line: 1971

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_ADC1RST
//    <name> ADC1RST </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4002100C) ADC 1 interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.9..9> ADC1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_ADC2RST  --------------------------------
// SVD Line: 1977

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_ADC2RST
//    <name> ADC2RST </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4002100C) ADC 2 interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.10..10> ADC2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM1RST  --------------------------------
// SVD Line: 1983

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM1RST
//    <name> TIM1RST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002100C) TIM1 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.11..11> TIM1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_SPI1RST  --------------------------------
// SVD Line: 1989

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_SPI1RST
//    <name> SPI1RST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4002100C) SPI 1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.12..12> SPI1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM8RST  --------------------------------
// SVD Line: 1995

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM8RST
//    <name> TIM8RST </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4002100C) TIM8 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.13..13> TIM8RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB2RSTR_USART1RST  -------------------------------
// SVD Line: 2001

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_USART1RST
//    <name> USART1RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002100C) USART1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.14..14> USART1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_ADC3RST  --------------------------------
// SVD Line: 2007

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_ADC3RST
//    <name> ADC3RST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002100C) ADC 3 interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.15..15> ADC3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM9RST  --------------------------------
// SVD Line: 2013

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM9RST
//    <name> TIM9RST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4002100C) TIM9 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.19..19> TIM9RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM10RST  -------------------------------
// SVD Line: 2019

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM10RST
//    <name> TIM10RST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4002100C) TIM10 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.20..20> TIM10RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2RSTR_TIM11RST  -------------------------------
// SVD Line: 2025

//  <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM11RST
//    <name> TIM11RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002100C) TIM11 timer reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2RSTR ) </loc>
//      <o.21..21> TIM11RST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APB2RSTR  ----------------------------------
// SVD Line: 1912

//  <rtree> SFDITEM_REG__RCC_APB2RSTR
//    <name> APB2RSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002100C) APB2 peripheral reset register  (RCC_APB2RSTR) </i>
//    <loc> ( (unsigned int)((RCC_APB2RSTR >> 0) & 0xFFFFFFFF), ((RCC_APB2RSTR = (RCC_APB2RSTR & ~(0x38FFFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38FFFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_AFIORST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPARST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPBRST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPCRST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPDRST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPERST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPFRST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_IOPGRST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_ADC1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_ADC2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_SPI1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM8RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_USART1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_ADC3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM9RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM10RST </item>
//    <item> SFDITEM_FIELD__RCC_APB2RSTR_TIM11RST </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB1RSTR  ------------------------------
// SVD Line: 2033

unsigned int RCC_APB1RSTR __AT (0x40021010);



// ----------------------------  Field Item: RCC_APB1RSTR_TIM2RST  --------------------------------
// SVD Line: 2043

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM2RST
//    <name> TIM2RST </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021010) Timer 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.0..0> TIM2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM3RST  --------------------------------
// SVD Line: 2049

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM3RST
//    <name> TIM3RST </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021010) Timer 3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.1..1> TIM3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM4RST  --------------------------------
// SVD Line: 2055

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM4RST
//    <name> TIM4RST </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021010) Timer 4 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.2..2> TIM4RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM5RST  --------------------------------
// SVD Line: 2061

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM5RST
//    <name> TIM5RST </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021010) Timer 5 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.3..3> TIM5RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM6RST  --------------------------------
// SVD Line: 2067

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM6RST
//    <name> TIM6RST </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021010) Timer 6 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.4..4> TIM6RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM7RST  --------------------------------
// SVD Line: 2073

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM7RST
//    <name> TIM7RST </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021010) Timer 7 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.5..5> TIM7RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM12RST  -------------------------------
// SVD Line: 2079

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM12RST
//    <name> TIM12RST </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021010) Timer 12 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.6..6> TIM12RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM13RST  -------------------------------
// SVD Line: 2085

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM13RST
//    <name> TIM13RST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021010) Timer 13 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.7..7> TIM13RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_TIM14RST  -------------------------------
// SVD Line: 2091

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM14RST
//    <name> TIM14RST </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021010) Timer 14 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.8..8> TIM14RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_WWDGRST  --------------------------------
// SVD Line: 2097

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_WWDGRST
//    <name> WWDGRST </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021010) Window watchdog reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.11..11> WWDGRST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_SPI2RST  --------------------------------
// SVD Line: 2103

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI2RST
//    <name> SPI2RST </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021010) SPI2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.14..14> SPI2RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_SPI3RST  --------------------------------
// SVD Line: 2109

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI3RST
//    <name> SPI3RST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021010) SPI3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.15..15> SPI3RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1RSTR_USART2RST  -------------------------------
// SVD Line: 2115

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_USART2RST
//    <name> USART2RST </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40021010) USART 2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.17..17> USART2RST
//    </check>
//  </item>
//  


// ---------------------------  Field Item: RCC_APB1RSTR_USART3RST  -------------------------------
// SVD Line: 2121

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_USART3RST
//    <name> USART3RST </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40021010) USART 3 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.18..18> USART3RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_UART4RST  -------------------------------
// SVD Line: 2127

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_UART4RST
//    <name> UART4RST </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021010) UART 4 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.19..19> UART4RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_UART5RST  -------------------------------
// SVD Line: 2133

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_UART5RST
//    <name> UART5RST </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021010) UART 5 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.20..20> UART5RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_I2C1RST  --------------------------------
// SVD Line: 2139

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C1RST
//    <name> I2C1RST </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021010) I2C1 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.21..21> I2C1RST
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1RSTR_I2C2RST  --------------------------------
// SVD Line: 2145

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C2RST
//    <name> I2C2RST </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40021010) I2C2 reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.22..22> I2C2RST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_USBRST  --------------------------------
// SVD Line: 2151

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_USBRST
//    <name> USBRST </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40021010) USB reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.23..23> USBRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_CANRST  --------------------------------
// SVD Line: 2157

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_CANRST
//    <name> CANRST </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40021010) CAN reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.25..25> CANRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_BKPRST  --------------------------------
// SVD Line: 2163

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_BKPRST
//    <name> BKPRST </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40021010) Backup interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.27..27> BKPRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_PWRRST  --------------------------------
// SVD Line: 2169

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_PWRRST
//    <name> PWRRST </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021010) Power interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.28..28> PWRRST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1RSTR_DACRST  --------------------------------
// SVD Line: 2175

//  <item> SFDITEM_FIELD__RCC_APB1RSTR_DACRST
//    <name> DACRST </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021010) DAC interface reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1RSTR ) </loc>
//      <o.29..29> DACRST
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: RCC_APB1RSTR  ----------------------------------
// SVD Line: 2033

//  <rtree> SFDITEM_REG__RCC_APB1RSTR
//    <name> APB1RSTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021010) APB1 peripheral reset register  (RCC_APB1RSTR) </i>
//    <loc> ( (unsigned int)((RCC_APB1RSTR >> 0) & 0xFFFFFFFF), ((RCC_APB1RSTR = (RCC_APB1RSTR & ~(0x3AFEC9FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3AFEC9FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM4RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM5RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM6RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM7RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM12RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM13RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_TIM14RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_WWDGRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_SPI3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_USART2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_USART3RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_UART4RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_UART5RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C1RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_I2C2RST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_USBRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_CANRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_BKPRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_PWRRST </item>
//    <item> SFDITEM_FIELD__RCC_APB1RSTR_DACRST </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: RCC_AHBENR  -------------------------------
// SVD Line: 2183

unsigned int RCC_AHBENR __AT (0x40021014);



// ------------------------------  Field Item: RCC_AHBENR_DMA1EN  ---------------------------------
// SVD Line: 2193

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMA1EN
//    <name> DMA1EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021014) DMA1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.0..0> DMA1EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_DMA2EN  ---------------------------------
// SVD Line: 2199

//  <item> SFDITEM_FIELD__RCC_AHBENR_DMA2EN
//    <name> DMA2EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40021014) DMA2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.1..1> DMA2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_SRAMEN  ---------------------------------
// SVD Line: 2205

//  <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN
//    <name> SRAMEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021014) SRAM interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.2..2> SRAMEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_AHBENR_FLITFEN  ---------------------------------
// SVD Line: 2212

//  <item> SFDITEM_FIELD__RCC_AHBENR_FLITFEN
//    <name> FLITFEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021014) FLITF clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.4..4> FLITFEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_CRCEN  ----------------------------------
// SVD Line: 2218

//  <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021014) CRC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.6..6> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_FSMCEN  ---------------------------------
// SVD Line: 2224

//  <item> SFDITEM_FIELD__RCC_AHBENR_FSMCEN
//    <name> FSMCEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021014) FSMC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.8..8> FSMCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_AHBENR_SDIOEN  ---------------------------------
// SVD Line: 2230

//  <item> SFDITEM_FIELD__RCC_AHBENR_SDIOEN
//    <name> SDIOEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021014) SDIO clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_AHBENR ) </loc>
//      <o.10..10> SDIOEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_AHBENR  -----------------------------------
// SVD Line: 2183

//  <rtree> SFDITEM_REG__RCC_AHBENR
//    <name> AHBENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021014) AHB Peripheral Clock enable register  (RCC_AHBENR) </i>
//    <loc> ( (unsigned int)((RCC_AHBENR >> 0) & 0xFFFFFFFF), ((RCC_AHBENR = (RCC_AHBENR & ~(0x557UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x557) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMA1EN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_DMA2EN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_SRAMEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_FLITFEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_CRCEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_FSMCEN </item>
//    <item> SFDITEM_FIELD__RCC_AHBENR_SDIOEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB2ENR  -------------------------------
// SVD Line: 2238

unsigned int RCC_APB2ENR __AT (0x40021018);



// -----------------------------  Field Item: RCC_APB2ENR_AFIOEN  ---------------------------------
// SVD Line: 2248

//  <item> SFDITEM_FIELD__RCC_APB2ENR_AFIOEN
//    <name> AFIOEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021018) Alternate function I/O clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.0..0> AFIOEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPAEN  ---------------------------------
// SVD Line: 2255

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPAEN
//    <name> IOPAEN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021018) I/O port A clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.2..2> IOPAEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPBEN  ---------------------------------
// SVD Line: 2261

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPBEN
//    <name> IOPBEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40021018) I/O port B clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.3..3> IOPBEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPCEN  ---------------------------------
// SVD Line: 2267

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPCEN
//    <name> IOPCEN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40021018) I/O port C clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.4..4> IOPCEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPDEN  ---------------------------------
// SVD Line: 2273

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPDEN
//    <name> IOPDEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40021018) I/O port D clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.5..5> IOPDEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPEEN  ---------------------------------
// SVD Line: 2279

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPEEN
//    <name> IOPEEN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40021018) I/O port E clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.6..6> IOPEEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPFEN  ---------------------------------
// SVD Line: 2285

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPFEN
//    <name> IOPFEN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40021018) I/O port F clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.7..7> IOPFEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_IOPGEN  ---------------------------------
// SVD Line: 2291

//  <item> SFDITEM_FIELD__RCC_APB2ENR_IOPGEN
//    <name> IOPGEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40021018) I/O port G clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.8..8> IOPGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_ADC1EN  ---------------------------------
// SVD Line: 2297

//  <item> SFDITEM_FIELD__RCC_APB2ENR_ADC1EN
//    <name> ADC1EN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40021018) ADC 1 interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.9..9> ADC1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_ADC2EN  ---------------------------------
// SVD Line: 2304

//  <item> SFDITEM_FIELD__RCC_APB2ENR_ADC2EN
//    <name> ADC2EN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40021018) ADC 2 interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.10..10> ADC2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM1EN  ---------------------------------
// SVD Line: 2311

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM1EN
//    <name> TIM1EN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40021018) TIM1 Timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.11..11> TIM1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_SPI1EN  ---------------------------------
// SVD Line: 2317

//  <item> SFDITEM_FIELD__RCC_APB2ENR_SPI1EN
//    <name> SPI1EN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40021018) SPI 1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.12..12> SPI1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM8EN  ---------------------------------
// SVD Line: 2323

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM8EN
//    <name> TIM8EN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40021018) TIM8 Timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.13..13> TIM8EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB2ENR_USART1EN  --------------------------------
// SVD Line: 2329

//  <item> SFDITEM_FIELD__RCC_APB2ENR_USART1EN
//    <name> USART1EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40021018) USART1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.14..14> USART1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_ADC3EN  ---------------------------------
// SVD Line: 2335

//  <item> SFDITEM_FIELD__RCC_APB2ENR_ADC3EN
//    <name> ADC3EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021018) ADC3 interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.15..15> ADC3EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM9EN  ---------------------------------
// SVD Line: 2342

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM9EN
//    <name> TIM9EN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40021018) TIM9 Timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.19..19> TIM9EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM10EN  --------------------------------
// SVD Line: 2348

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM10EN
//    <name> TIM10EN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40021018) TIM10 Timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.20..20> TIM10EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB2ENR_TIM11EN  --------------------------------
// SVD Line: 2354

//  <item> SFDITEM_FIELD__RCC_APB2ENR_TIM11EN
//    <name> TIM11EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40021018) TIM11 Timer clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB2ENR ) </loc>
//      <o.21..21> TIM11EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APB2ENR  ----------------------------------
// SVD Line: 2238

//  <rtree> SFDITEM_REG__RCC_APB2ENR
//    <name> APB2ENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021018) APB2 peripheral clock enable register  (RCC_APB2ENR) </i>
//    <loc> ( (unsigned int)((RCC_APB2ENR >> 0) & 0xFFFFFFFF), ((RCC_APB2ENR = (RCC_APB2ENR & ~(0x38FFFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38FFFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_AFIOEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPAEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPBEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPCEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPDEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPEEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPFEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_IOPGEN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_ADC1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_ADC2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_SPI1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM8EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_USART1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_ADC3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM9EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM10EN </item>
//    <item> SFDITEM_FIELD__RCC_APB2ENR_TIM11EN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: RCC_APB1ENR  -------------------------------
// SVD Line: 2362

unsigned int RCC_APB1ENR __AT (0x4002101C);



// -----------------------------  Field Item: RCC_APB1ENR_TIM2EN  ---------------------------------
// SVD Line: 2372

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM2EN
//    <name> TIM2EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002101C) Timer 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.0..0> TIM2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM3EN  ---------------------------------
// SVD Line: 2378

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM3EN
//    <name> TIM3EN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002101C) Timer 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.1..1> TIM3EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM4EN  ---------------------------------
// SVD Line: 2384

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM4EN
//    <name> TIM4EN </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002101C) Timer 4 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.2..2> TIM4EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM5EN  ---------------------------------
// SVD Line: 2390

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM5EN
//    <name> TIM5EN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002101C) Timer 5 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.3..3> TIM5EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM6EN  ---------------------------------
// SVD Line: 2396

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM6EN
//    <name> TIM6EN </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002101C) Timer 6 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.4..4> TIM6EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM7EN  ---------------------------------
// SVD Line: 2402

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM7EN
//    <name> TIM7EN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002101C) Timer 7 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.5..5> TIM7EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM12EN  --------------------------------
// SVD Line: 2408

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM12EN
//    <name> TIM12EN </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002101C) Timer 12 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.6..6> TIM12EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM13EN  --------------------------------
// SVD Line: 2414

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM13EN
//    <name> TIM13EN </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002101C) Timer 13 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.7..7> TIM13EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_TIM14EN  --------------------------------
// SVD Line: 2420

//  <item> SFDITEM_FIELD__RCC_APB1ENR_TIM14EN
//    <name> TIM14EN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4002101C) Timer 14 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.8..8> TIM14EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_WWDGEN  ---------------------------------
// SVD Line: 2426

//  <item> SFDITEM_FIELD__RCC_APB1ENR_WWDGEN
//    <name> WWDGEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4002101C) Window watchdog clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.11..11> WWDGEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_SPI2EN  ---------------------------------
// SVD Line: 2433

//  <item> SFDITEM_FIELD__RCC_APB1ENR_SPI2EN
//    <name> SPI2EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002101C) SPI 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.14..14> SPI2EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_SPI3EN  ---------------------------------
// SVD Line: 2439

//  <item> SFDITEM_FIELD__RCC_APB1ENR_SPI3EN
//    <name> SPI3EN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4002101C) SPI 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.15..15> SPI3EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1ENR_USART2EN  --------------------------------
// SVD Line: 2445

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USART2EN
//    <name> USART2EN </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4002101C) USART 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.17..17> USART2EN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: RCC_APB1ENR_USART3EN  --------------------------------
// SVD Line: 2451

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USART3EN
//    <name> USART3EN </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4002101C) USART 3 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.18..18> USART3EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_UART4EN  --------------------------------
// SVD Line: 2457

//  <item> SFDITEM_FIELD__RCC_APB1ENR_UART4EN
//    <name> UART4EN </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4002101C) UART 4 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.19..19> UART4EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_UART5EN  --------------------------------
// SVD Line: 2463

//  <item> SFDITEM_FIELD__RCC_APB1ENR_UART5EN
//    <name> UART5EN </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4002101C) UART 5 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.20..20> UART5EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_I2C1EN  ---------------------------------
// SVD Line: 2469

//  <item> SFDITEM_FIELD__RCC_APB1ENR_I2C1EN
//    <name> I2C1EN </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4002101C) I2C 1 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.21..21> I2C1EN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: RCC_APB1ENR_I2C2EN  ---------------------------------
// SVD Line: 2475

//  <item> SFDITEM_FIELD__RCC_APB1ENR_I2C2EN
//    <name> I2C2EN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4002101C) I2C 2 clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.22..22> I2C2EN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_USBEN  ---------------------------------
// SVD Line: 2481

//  <item> SFDITEM_FIELD__RCC_APB1ENR_USBEN
//    <name> USBEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4002101C) USB clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.23..23> USBEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_CANEN  ---------------------------------
// SVD Line: 2487

//  <item> SFDITEM_FIELD__RCC_APB1ENR_CANEN
//    <name> CANEN </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4002101C) CAN clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.25..25> CANEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_BKPEN  ---------------------------------
// SVD Line: 2493

//  <item> SFDITEM_FIELD__RCC_APB1ENR_BKPEN
//    <name> BKPEN </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4002101C) Backup interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.27..27> BKPEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_PWREN  ---------------------------------
// SVD Line: 2500

//  <item> SFDITEM_FIELD__RCC_APB1ENR_PWREN
//    <name> PWREN </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4002101C) Power interface clock  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.28..28> PWREN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_APB1ENR_DACEN  ---------------------------------
// SVD Line: 2507

//  <item> SFDITEM_FIELD__RCC_APB1ENR_DACEN
//    <name> DACEN </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4002101C) DAC interface clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_APB1ENR ) </loc>
//      <o.29..29> DACEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: RCC_APB1ENR  ----------------------------------
// SVD Line: 2362

//  <rtree> SFDITEM_REG__RCC_APB1ENR
//    <name> APB1ENR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002101C) APB1 peripheral clock enable register  (RCC_APB1ENR) </i>
//    <loc> ( (unsigned int)((RCC_APB1ENR >> 0) & 0xFFFFFFFF), ((RCC_APB1ENR = (RCC_APB1ENR & ~(0x3AFEC9FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3AFEC9FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM4EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM5EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM6EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM7EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM12EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM13EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_TIM14EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_WWDGEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_SPI2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_SPI3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USART2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USART3EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_UART4EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_UART5EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_I2C1EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_I2C2EN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_USBEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_CANEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_BKPEN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_PWREN </item>
//    <item> SFDITEM_FIELD__RCC_APB1ENR_DACEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_BDCR  --------------------------------
// SVD Line: 2515

unsigned int RCC_BDCR __AT (0x40021020);



// -------------------------------  Field Item: RCC_BDCR_LSEON  -----------------------------------
// SVD Line: 2524

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEON
//    <name> LSEON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021020) External Low Speed oscillator  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.0..0> LSEON
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSERDY  ----------------------------------
// SVD Line: 2532

//  <item> SFDITEM_FIELD__RCC_BDCR_LSERDY
//    <name> LSERDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021020) External Low Speed oscillator  ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.1..1> LSERDY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_LSEBYP  ----------------------------------
// SVD Line: 2540

//  <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP
//    <name> LSEBYP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40021020) External Low Speed oscillator  bypass </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.2..2> LSEBYP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCSEL  ----------------------------------
// SVD Line: 2548

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL
//    <name> RTCSEL </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40021020) RTC clock source selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((RCC_BDCR >> 8) & 0x3), ((RCC_BDCR = (RCC_BDCR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_RTCEN  -----------------------------------
// SVD Line: 2555

//  <item> SFDITEM_FIELD__RCC_BDCR_RTCEN
//    <name> RTCEN </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40021020) RTC clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.15..15> RTCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_BDCR_BDRST  -----------------------------------
// SVD Line: 2562

//  <item> SFDITEM_FIELD__RCC_BDCR_BDRST
//    <name> BDRST </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40021020) Backup domain software  reset </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_BDCR ) </loc>
//      <o.16..16> BDRST
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: RCC_BDCR  ------------------------------------
// SVD Line: 2515

//  <rtree> SFDITEM_REG__RCC_BDCR
//    <name> BDCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021020) Backup domain control register  (RCC_BDCR) </i>
//    <loc> ( (unsigned int)((RCC_BDCR >> 0) & 0xFFFFFFFF), ((RCC_BDCR = (RCC_BDCR & ~(0x18305UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x18305) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEON </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSERDY </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_LSEBYP </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCSEL </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_RTCEN </item>
//    <item> SFDITEM_FIELD__RCC_BDCR_BDRST </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RCC_CSR  ---------------------------------
// SVD Line: 2572

unsigned int RCC_CSR __AT (0x40021024);



// --------------------------------  Field Item: RCC_CSR_LSION  -----------------------------------
// SVD Line: 2581

//  <item> SFDITEM_FIELD__RCC_CSR_LSION
//    <name> LSION </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40021024) Internal low speed oscillator  enable </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.0..0> LSION
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_LSIRDY  -----------------------------------
// SVD Line: 2589

//  <item> SFDITEM_FIELD__RCC_CSR_LSIRDY
//    <name> LSIRDY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40021024) Internal low speed oscillator  ready </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.1..1> LSIRDY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RCC_CSR_RMVF  ------------------------------------
// SVD Line: 2597

//  <item> SFDITEM_FIELD__RCC_CSR_RMVF
//    <name> RMVF </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40021024) Remove reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.24..24> RMVF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PINRSTF  ----------------------------------
// SVD Line: 2604

//  <item> SFDITEM_FIELD__RCC_CSR_PINRSTF
//    <name> PINRSTF </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40021024) PIN reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.26..26> PINRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_PORRSTF  ----------------------------------
// SVD Line: 2611

//  <item> SFDITEM_FIELD__RCC_CSR_PORRSTF
//    <name> PORRSTF </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40021024) POR/PDR reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.27..27> PORRSTF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: RCC_CSR_SFTRSTF  ----------------------------------
// SVD Line: 2618

//  <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF
//    <name> SFTRSTF </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40021024) Software reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.28..28> SFTRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_IWDGRSTF  ----------------------------------
// SVD Line: 2625

//  <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF
//    <name> IWDGRSTF </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40021024) Independent watchdog reset  flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.29..29> IWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_WWDGRSTF  ----------------------------------
// SVD Line: 2633

//  <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF
//    <name> WWDGRSTF </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40021024) Window watchdog reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.30..30> WWDGRSTF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: RCC_CSR_LPWRRSTF  ----------------------------------
// SVD Line: 2640

//  <item> SFDITEM_FIELD__RCC_CSR_LPWRRSTF
//    <name> LPWRRSTF </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40021024) Low-power reset flag </i>
//    <check> 
//      <loc> ( (unsigned int) RCC_CSR ) </loc>
//      <o.31..31> LPWRRSTF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RCC_CSR  ------------------------------------
// SVD Line: 2572

//  <rtree> SFDITEM_REG__RCC_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40021024) Control/status register  (RCC_CSR) </i>
//    <loc> ( (unsigned int)((RCC_CSR >> 0) & 0xFFFFFFFF), ((RCC_CSR = (RCC_CSR & ~(0xFD000001UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFD000001) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RCC_CSR_LSION </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LSIRDY </item>
//    <item> SFDITEM_FIELD__RCC_CSR_RMVF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PINRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_PORRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_SFTRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_IWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_WWDGRSTF </item>
//    <item> SFDITEM_FIELD__RCC_CSR_LPWRRSTF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RCC  --------------------------------------
// SVD Line: 1585

//  <view> RCC
//    <name> RCC </name>
//    <item> SFDITEM_REG__RCC_CR </item>
//    <item> SFDITEM_REG__RCC_CFGR </item>
//    <item> SFDITEM_REG__RCC_CIR </item>
//    <item> SFDITEM_REG__RCC_APB2RSTR </item>
//    <item> SFDITEM_REG__RCC_APB1RSTR </item>
//    <item> SFDITEM_REG__RCC_AHBENR </item>
//    <item> SFDITEM_REG__RCC_APB2ENR </item>
//    <item> SFDITEM_REG__RCC_APB1ENR </item>
//    <item> SFDITEM_REG__RCC_BDCR </item>
//    <item> SFDITEM_REG__RCC_CSR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOA_CRL  --------------------------------
// SVD Line: 2662

unsigned int GPIOA_CRL __AT (0x40010800);



// -------------------------------  Field Item: GPIOA_CRL_MODE0  ----------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010800) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 0) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF0  -----------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010800) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 2) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE1  ----------------------------------
// SVD Line: 2685

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010800) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 4) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF1  -----------------------------------
// SVD Line: 2691

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010800) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 6) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE2  ----------------------------------
// SVD Line: 2698

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010800) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 8) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF2  -----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010800) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 10) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE3  ----------------------------------
// SVD Line: 2711

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010800) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 12) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF3  -----------------------------------
// SVD Line: 2717

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40010800) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 14) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE4  ----------------------------------
// SVD Line: 2724

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010800) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 16) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF4  -----------------------------------
// SVD Line: 2730

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010800) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 18) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE5  ----------------------------------
// SVD Line: 2737

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40010800) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 20) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF5  -----------------------------------
// SVD Line: 2743

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010800) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 22) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE6  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40010800) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 24) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF6  -----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40010800) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 26) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_MODE7  ----------------------------------
// SVD Line: 2763

//  <item> SFDITEM_FIELD__GPIOA_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40010800) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 28) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRL_CNF7  -----------------------------------
// SVD Line: 2769

//  <item> SFDITEM_FIELD__GPIOA_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40010800) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRL >> 30) & 0x3), ((GPIOA_CRL = (GPIOA_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_CRL  -----------------------------------
// SVD Line: 2662

//  <rtree> SFDITEM_REG__GPIOA_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010800) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOA_CRL >> 0) & 0xFFFFFFFF), ((GPIOA_CRL = (GPIOA_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_CRH  --------------------------------
// SVD Line: 2778

unsigned int GPIOA_CRH __AT (0x40010804);



// -------------------------------  Field Item: GPIOA_CRH_MODE8  ----------------------------------
// SVD Line: 2788

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010804) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 0) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF8  -----------------------------------
// SVD Line: 2794

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010804) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 2) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_MODE9  ----------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010804) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 4) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF9  -----------------------------------
// SVD Line: 2807

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010804) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 6) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE10  ----------------------------------
// SVD Line: 2814

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010804) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 8) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF10  ----------------------------------
// SVD Line: 2820

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010804) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 10) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE11  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010804) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 12) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF11  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40010804) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 14) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE12  ----------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010804) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 16) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF12  ----------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010804) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 18) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE13  ----------------------------------
// SVD Line: 2853

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40010804) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 20) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF13  ----------------------------------
// SVD Line: 2859

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010804) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 22) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE14  ----------------------------------
// SVD Line: 2866

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40010804) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 24) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF14  ----------------------------------
// SVD Line: 2872

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40010804) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 26) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_CRH_MODE15  ----------------------------------
// SVD Line: 2879

//  <item> SFDITEM_FIELD__GPIOA_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40010804) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 28) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_CRH_CNF15  ----------------------------------
// SVD Line: 2885

//  <item> SFDITEM_FIELD__GPIOA_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40010804) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOA_CRH >> 30) & 0x3), ((GPIOA_CRH = (GPIOA_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_CRH  -----------------------------------
// SVD Line: 2778

//  <rtree> SFDITEM_REG__GPIOA_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010804) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOA_CRH >> 0) & 0xFFFFFFFF), ((GPIOA_CRH = (GPIOA_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOA_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_IDR  --------------------------------
// SVD Line: 2894

unsigned int GPIOA_IDR __AT (0x40010808);



// -------------------------------  Field Item: GPIOA_IDR_IDR0  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR1  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR2  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR3  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR4  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR5  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR6  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR7  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR8  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR9  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR10  ----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR11  ----------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR12  ----------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR13  ----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR14  ----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_IDR_IDR15  ----------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOA_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40010808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_IDR  -----------------------------------
// SVD Line: 2894

//  <rtree> SFDITEM_REG__GPIOA_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010808) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOA_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_ODR  --------------------------------
// SVD Line: 3002

unsigned int GPIOA_ODR __AT (0x4001080C);



// -------------------------------  Field Item: GPIOA_ODR_ODR0  -----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR1  -----------------------------------
// SVD Line: 3018

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR2  -----------------------------------
// SVD Line: 3024

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR3  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR4  -----------------------------------
// SVD Line: 3036

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR5  -----------------------------------
// SVD Line: 3042

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR6  -----------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR7  -----------------------------------
// SVD Line: 3054

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR8  -----------------------------------
// SVD Line: 3060

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR9  -----------------------------------
// SVD Line: 3066

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR10  ----------------------------------
// SVD Line: 3072

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR11  ----------------------------------
// SVD Line: 3078

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR12  ----------------------------------
// SVD Line: 3084

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR13  ----------------------------------
// SVD Line: 3090

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR14  ----------------------------------
// SVD Line: 3096

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_ODR_ODR15  ----------------------------------
// SVD Line: 3102

//  <item> SFDITEM_FIELD__GPIOA_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001080C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_ODR  -----------------------------------
// SVD Line: 3002

//  <rtree> SFDITEM_REG__GPIOA_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001080C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOA_ODR >> 0) & 0xFFFFFFFF), ((GPIOA_ODR = (GPIOA_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BSRR  -------------------------------
// SVD Line: 3110

unsigned int GPIOA_BSRR __AT (0x40010810);



// -------------------------------  Field Item: GPIOA_BSRR_BS0  -----------------------------------
// SVD Line: 3120

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40010810) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS1  -----------------------------------
// SVD Line: 3126

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40010810) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS2  -----------------------------------
// SVD Line: 3132

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40010810) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS3  -----------------------------------
// SVD Line: 3138

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40010810) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS4  -----------------------------------
// SVD Line: 3144

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40010810) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS5  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40010810) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS6  -----------------------------------
// SVD Line: 3156

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40010810) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS7  -----------------------------------
// SVD Line: 3162

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40010810) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS8  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40010810) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS9  -----------------------------------
// SVD Line: 3174

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40010810) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40010810) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS11  ----------------------------------
// SVD Line: 3186

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40010810) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS12  ----------------------------------
// SVD Line: 3192

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40010810) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS13  ----------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40010810) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS14  ----------------------------------
// SVD Line: 3204

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40010810) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BS15  ----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40010810) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR0  -----------------------------------
// SVD Line: 3216

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40010810) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR1  -----------------------------------
// SVD Line: 3222

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40010810) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR2  -----------------------------------
// SVD Line: 3228

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40010810) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR3  -----------------------------------
// SVD Line: 3234

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40010810) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR4  -----------------------------------
// SVD Line: 3240

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40010810) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR5  -----------------------------------
// SVD Line: 3246

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40010810) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR6  -----------------------------------
// SVD Line: 3252

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40010810) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR7  -----------------------------------
// SVD Line: 3258

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40010810) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR8  -----------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40010810) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR9  -----------------------------------
// SVD Line: 3270

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40010810) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR10  ----------------------------------
// SVD Line: 3276

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40010810) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR11  ----------------------------------
// SVD Line: 3282

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40010810) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR12  ----------------------------------
// SVD Line: 3288

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40010810) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR13  ----------------------------------
// SVD Line: 3294

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40010810) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR14  ----------------------------------
// SVD Line: 3300

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40010810) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BSRR_BR15  ----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__GPIOA_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40010810) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_BSRR  -----------------------------------
// SVD Line: 3110

//  <rtree> SFDITEM_REG__GPIOA_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40010810) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOA_BSRR >> 0) & 0xFFFFFFFF), ((GPIOA_BSRR = (GPIOA_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_BRR  --------------------------------
// SVD Line: 3314

unsigned int GPIOA_BRR __AT (0x40010814);



// --------------------------------  Field Item: GPIOA_BRR_BR0  -----------------------------------
// SVD Line: 3324

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40010814) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR1  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40010814) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR2  -----------------------------------
// SVD Line: 3336

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40010814) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR3  -----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40010814) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR4  -----------------------------------
// SVD Line: 3348

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40010814) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR5  -----------------------------------
// SVD Line: 3354

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40010814) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR6  -----------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40010814) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR7  -----------------------------------
// SVD Line: 3366

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40010814) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR8  -----------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40010814) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOA_BRR_BR9  -----------------------------------
// SVD Line: 3378

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40010814) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR10  -----------------------------------
// SVD Line: 3384

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40010814) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR11  -----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40010814) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR12  -----------------------------------
// SVD Line: 3396

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40010814) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR13  -----------------------------------
// SVD Line: 3402

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40010814) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR14  -----------------------------------
// SVD Line: 3408

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40010814) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_BRR_BR15  -----------------------------------
// SVD Line: 3414

//  <item> SFDITEM_FIELD__GPIOA_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40010814) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOA_BRR  -----------------------------------
// SVD Line: 3314

//  <rtree> SFDITEM_REG__GPIOA_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40010814) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOA_BRR >> 0) & 0xFFFFFFFF), ((GPIOA_BRR = (GPIOA_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOA_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOA_LCKR  -------------------------------
// SVD Line: 3422

unsigned int GPIOA_LCKR __AT (0x40010818);



// -------------------------------  Field Item: GPIOA_LCKR_LCK0  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010818) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK1  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010818) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK2  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010818) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK3  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010818) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK4  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010818) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK5  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010818) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK6  ----------------------------------
// SVD Line: 3468

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010818) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK7  ----------------------------------
// SVD Line: 3474

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010818) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK8  ----------------------------------
// SVD Line: 3480

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010818) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCK9  ----------------------------------
// SVD Line: 3486

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010818) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK10  ----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010818) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK11  ----------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010818) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK12  ----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010818) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK13  ----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010818) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK14  ----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010818) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOA_LCKR_LCK15  ----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010818) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOA_LCKR_LCKK  ----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010818) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOA_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOA_LCKR  -----------------------------------
// SVD Line: 3422

//  <rtree> SFDITEM_REG__GPIOA_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010818) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOA_LCKR >> 0) & 0xFFFFFFFF), ((GPIOA_LCKR = (GPIOA_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOA_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOA  -------------------------------------
// SVD Line: 2651

//  <view> GPIOA
//    <name> GPIOA </name>
//    <item> SFDITEM_REG__GPIOA_CRL </item>
//    <item> SFDITEM_REG__GPIOA_CRH </item>
//    <item> SFDITEM_REG__GPIOA_IDR </item>
//    <item> SFDITEM_REG__GPIOA_ODR </item>
//    <item> SFDITEM_REG__GPIOA_BSRR </item>
//    <item> SFDITEM_REG__GPIOA_BRR </item>
//    <item> SFDITEM_REG__GPIOA_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOB_CRL  --------------------------------
// SVD Line: 2662

unsigned int GPIOB_CRL __AT (0x40010C00);



// -------------------------------  Field Item: GPIOB_CRL_MODE0  ----------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010C00) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 0) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF0  -----------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010C00) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 2) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE1  ----------------------------------
// SVD Line: 2685

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010C00) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 4) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF1  -----------------------------------
// SVD Line: 2691

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010C00) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 6) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE2  ----------------------------------
// SVD Line: 2698

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010C00) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 8) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF2  -----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010C00) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 10) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE3  ----------------------------------
// SVD Line: 2711

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010C00) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 12) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF3  -----------------------------------
// SVD Line: 2717

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40010C00) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 14) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE4  ----------------------------------
// SVD Line: 2724

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010C00) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 16) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF4  -----------------------------------
// SVD Line: 2730

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010C00) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 18) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE5  ----------------------------------
// SVD Line: 2737

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40010C00) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 20) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF5  -----------------------------------
// SVD Line: 2743

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010C00) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 22) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE6  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40010C00) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 24) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF6  -----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40010C00) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 26) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_MODE7  ----------------------------------
// SVD Line: 2763

//  <item> SFDITEM_FIELD__GPIOB_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40010C00) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 28) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRL_CNF7  -----------------------------------
// SVD Line: 2769

//  <item> SFDITEM_FIELD__GPIOB_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40010C00) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRL >> 30) & 0x3), ((GPIOB_CRL = (GPIOB_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_CRL  -----------------------------------
// SVD Line: 2662

//  <rtree> SFDITEM_REG__GPIOB_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C00) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOB_CRL >> 0) & 0xFFFFFFFF), ((GPIOB_CRL = (GPIOB_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_CRH  --------------------------------
// SVD Line: 2778

unsigned int GPIOB_CRH __AT (0x40010C04);



// -------------------------------  Field Item: GPIOB_CRH_MODE8  ----------------------------------
// SVD Line: 2788

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40010C04) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 0) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF8  -----------------------------------
// SVD Line: 2794

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40010C04) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 2) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_MODE9  ----------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010C04) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 4) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF9  -----------------------------------
// SVD Line: 2807

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010C04) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 6) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE10  ----------------------------------
// SVD Line: 2814

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010C04) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 8) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF10  ----------------------------------
// SVD Line: 2820

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010C04) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 10) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE11  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40010C04) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 12) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF11  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40010C04) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 14) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE12  ----------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40010C04) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 16) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF12  ----------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40010C04) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 18) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE13  ----------------------------------
// SVD Line: 2853

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40010C04) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 20) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF13  ----------------------------------
// SVD Line: 2859

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40010C04) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 22) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE14  ----------------------------------
// SVD Line: 2866

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40010C04) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 24) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF14  ----------------------------------
// SVD Line: 2872

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40010C04) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 26) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_CRH_MODE15  ----------------------------------
// SVD Line: 2879

//  <item> SFDITEM_FIELD__GPIOB_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40010C04) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 28) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_CRH_CNF15  ----------------------------------
// SVD Line: 2885

//  <item> SFDITEM_FIELD__GPIOB_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40010C04) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOB_CRH >> 30) & 0x3), ((GPIOB_CRH = (GPIOB_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_CRH  -----------------------------------
// SVD Line: 2778

//  <rtree> SFDITEM_REG__GPIOB_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C04) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOB_CRH >> 0) & 0xFFFFFFFF), ((GPIOB_CRH = (GPIOB_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOB_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_IDR  --------------------------------
// SVD Line: 2894

unsigned int GPIOB_IDR __AT (0x40010C08);



// -------------------------------  Field Item: GPIOB_IDR_IDR0  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR1  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR2  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR3  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR4  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR5  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR6  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR7  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR8  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR9  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR10  ----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR11  ----------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR12  ----------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR13  ----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR14  ----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_IDR_IDR15  ----------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOB_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40010C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_IDR  -----------------------------------
// SVD Line: 2894

//  <rtree> SFDITEM_REG__GPIOB_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40010C08) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOB_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_ODR  --------------------------------
// SVD Line: 3002

unsigned int GPIOB_ODR __AT (0x40010C0C);



// -------------------------------  Field Item: GPIOB_ODR_ODR0  -----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR1  -----------------------------------
// SVD Line: 3018

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR2  -----------------------------------
// SVD Line: 3024

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR3  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR4  -----------------------------------
// SVD Line: 3036

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR5  -----------------------------------
// SVD Line: 3042

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR6  -----------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR7  -----------------------------------
// SVD Line: 3054

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR8  -----------------------------------
// SVD Line: 3060

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR9  -----------------------------------
// SVD Line: 3066

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR10  ----------------------------------
// SVD Line: 3072

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR11  ----------------------------------
// SVD Line: 3078

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR12  ----------------------------------
// SVD Line: 3084

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR13  ----------------------------------
// SVD Line: 3090

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR14  ----------------------------------
// SVD Line: 3096

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_ODR_ODR15  ----------------------------------
// SVD Line: 3102

//  <item> SFDITEM_FIELD__GPIOB_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_ODR  -----------------------------------
// SVD Line: 3002

//  <rtree> SFDITEM_REG__GPIOB_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C0C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOB_ODR >> 0) & 0xFFFFFFFF), ((GPIOB_ODR = (GPIOB_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BSRR  -------------------------------
// SVD Line: 3110

unsigned int GPIOB_BSRR __AT (0x40010C10);



// -------------------------------  Field Item: GPIOB_BSRR_BS0  -----------------------------------
// SVD Line: 3120

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40010C10) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS1  -----------------------------------
// SVD Line: 3126

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40010C10) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS2  -----------------------------------
// SVD Line: 3132

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40010C10) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS3  -----------------------------------
// SVD Line: 3138

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40010C10) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS4  -----------------------------------
// SVD Line: 3144

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40010C10) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS5  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40010C10) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS6  -----------------------------------
// SVD Line: 3156

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40010C10) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS7  -----------------------------------
// SVD Line: 3162

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40010C10) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS8  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40010C10) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS9  -----------------------------------
// SVD Line: 3174

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40010C10) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40010C10) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS11  ----------------------------------
// SVD Line: 3186

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40010C10) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS12  ----------------------------------
// SVD Line: 3192

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40010C10) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS13  ----------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40010C10) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS14  ----------------------------------
// SVD Line: 3204

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40010C10) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BS15  ----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40010C10) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR0  -----------------------------------
// SVD Line: 3216

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40010C10) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR1  -----------------------------------
// SVD Line: 3222

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40010C10) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR2  -----------------------------------
// SVD Line: 3228

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40010C10) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR3  -----------------------------------
// SVD Line: 3234

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40010C10) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR4  -----------------------------------
// SVD Line: 3240

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40010C10) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR5  -----------------------------------
// SVD Line: 3246

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40010C10) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR6  -----------------------------------
// SVD Line: 3252

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40010C10) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR7  -----------------------------------
// SVD Line: 3258

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40010C10) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR8  -----------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40010C10) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR9  -----------------------------------
// SVD Line: 3270

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40010C10) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR10  ----------------------------------
// SVD Line: 3276

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40010C10) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR11  ----------------------------------
// SVD Line: 3282

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40010C10) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR12  ----------------------------------
// SVD Line: 3288

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40010C10) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR13  ----------------------------------
// SVD Line: 3294

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40010C10) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR14  ----------------------------------
// SVD Line: 3300

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40010C10) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BSRR_BR15  ----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__GPIOB_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40010C10) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_BSRR  -----------------------------------
// SVD Line: 3110

//  <rtree> SFDITEM_REG__GPIOB_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40010C10) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOB_BSRR >> 0) & 0xFFFFFFFF), ((GPIOB_BSRR = (GPIOB_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_BRR  --------------------------------
// SVD Line: 3314

unsigned int GPIOB_BRR __AT (0x40010C14);



// --------------------------------  Field Item: GPIOB_BRR_BR0  -----------------------------------
// SVD Line: 3324

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40010C14) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR1  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40010C14) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR2  -----------------------------------
// SVD Line: 3336

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40010C14) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR3  -----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40010C14) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR4  -----------------------------------
// SVD Line: 3348

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40010C14) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR5  -----------------------------------
// SVD Line: 3354

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40010C14) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR6  -----------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40010C14) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR7  -----------------------------------
// SVD Line: 3366

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40010C14) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR8  -----------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40010C14) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOB_BRR_BR9  -----------------------------------
// SVD Line: 3378

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40010C14) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR10  -----------------------------------
// SVD Line: 3384

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40010C14) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR11  -----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40010C14) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR12  -----------------------------------
// SVD Line: 3396

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40010C14) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR13  -----------------------------------
// SVD Line: 3402

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40010C14) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR14  -----------------------------------
// SVD Line: 3408

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40010C14) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_BRR_BR15  -----------------------------------
// SVD Line: 3414

//  <item> SFDITEM_FIELD__GPIOB_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40010C14) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOB_BRR  -----------------------------------
// SVD Line: 3314

//  <rtree> SFDITEM_REG__GPIOB_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40010C14) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOB_BRR >> 0) & 0xFFFFFFFF), ((GPIOB_BRR = (GPIOB_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOB_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOB_LCKR  -------------------------------
// SVD Line: 3422

unsigned int GPIOB_LCKR __AT (0x40010C18);



// -------------------------------  Field Item: GPIOB_LCKR_LCK0  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010C18) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK1  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010C18) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK2  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010C18) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK3  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010C18) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK4  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010C18) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK5  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010C18) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK6  ----------------------------------
// SVD Line: 3468

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010C18) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK7  ----------------------------------
// SVD Line: 3474

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010C18) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK8  ----------------------------------
// SVD Line: 3480

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010C18) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCK9  ----------------------------------
// SVD Line: 3486

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010C18) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK10  ----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010C18) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK11  ----------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010C18) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK12  ----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010C18) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK13  ----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010C18) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK14  ----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010C18) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOB_LCKR_LCK15  ----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010C18) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOB_LCKR_LCKK  ----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010C18) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOB_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOB_LCKR  -----------------------------------
// SVD Line: 3422

//  <rtree> SFDITEM_REG__GPIOB_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010C18) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOB_LCKR >> 0) & 0xFFFFFFFF), ((GPIOB_LCKR = (GPIOB_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOB_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOB  -------------------------------------
// SVD Line: 3538

//  <view> GPIOB
//    <name> GPIOB </name>
//    <item> SFDITEM_REG__GPIOB_CRL </item>
//    <item> SFDITEM_REG__GPIOB_CRH </item>
//    <item> SFDITEM_REG__GPIOB_IDR </item>
//    <item> SFDITEM_REG__GPIOB_ODR </item>
//    <item> SFDITEM_REG__GPIOB_BSRR </item>
//    <item> SFDITEM_REG__GPIOB_BRR </item>
//    <item> SFDITEM_REG__GPIOB_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOC_CRL  --------------------------------
// SVD Line: 2662

unsigned int GPIOC_CRL __AT (0x40011000);



// -------------------------------  Field Item: GPIOC_CRL_MODE0  ----------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011000) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 0) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF0  -----------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011000) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 2) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE1  ----------------------------------
// SVD Line: 2685

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011000) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 4) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF1  -----------------------------------
// SVD Line: 2691

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011000) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 6) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE2  ----------------------------------
// SVD Line: 2698

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011000) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 8) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF2  -----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011000) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 10) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE3  ----------------------------------
// SVD Line: 2711

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011000) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 12) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF3  -----------------------------------
// SVD Line: 2717

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011000) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 14) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE4  ----------------------------------
// SVD Line: 2724

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011000) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 16) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF4  -----------------------------------
// SVD Line: 2730

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011000) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 18) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE5  ----------------------------------
// SVD Line: 2737

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011000) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 20) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF5  -----------------------------------
// SVD Line: 2743

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011000) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 22) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE6  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011000) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 24) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF6  -----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011000) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 26) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_MODE7  ----------------------------------
// SVD Line: 2763

//  <item> SFDITEM_FIELD__GPIOC_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011000) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 28) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRL_CNF7  -----------------------------------
// SVD Line: 2769

//  <item> SFDITEM_FIELD__GPIOC_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011000) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRL >> 30) & 0x3), ((GPIOC_CRL = (GPIOC_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_CRL  -----------------------------------
// SVD Line: 2662

//  <rtree> SFDITEM_REG__GPIOC_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011000) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOC_CRL >> 0) & 0xFFFFFFFF), ((GPIOC_CRL = (GPIOC_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_CRH  --------------------------------
// SVD Line: 2778

unsigned int GPIOC_CRH __AT (0x40011004);



// -------------------------------  Field Item: GPIOC_CRH_MODE8  ----------------------------------
// SVD Line: 2788

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011004) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 0) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF8  -----------------------------------
// SVD Line: 2794

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011004) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 2) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_MODE9  ----------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011004) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 4) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF9  -----------------------------------
// SVD Line: 2807

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011004) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 6) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE10  ----------------------------------
// SVD Line: 2814

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011004) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 8) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF10  ----------------------------------
// SVD Line: 2820

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011004) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 10) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE11  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011004) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 12) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF11  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011004) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 14) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE12  ----------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011004) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 16) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF12  ----------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011004) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 18) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE13  ----------------------------------
// SVD Line: 2853

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011004) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 20) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF13  ----------------------------------
// SVD Line: 2859

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011004) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 22) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE14  ----------------------------------
// SVD Line: 2866

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011004) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 24) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF14  ----------------------------------
// SVD Line: 2872

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011004) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 26) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_CRH_MODE15  ----------------------------------
// SVD Line: 2879

//  <item> SFDITEM_FIELD__GPIOC_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011004) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 28) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_CRH_CNF15  ----------------------------------
// SVD Line: 2885

//  <item> SFDITEM_FIELD__GPIOC_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011004) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOC_CRH >> 30) & 0x3), ((GPIOC_CRH = (GPIOC_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_CRH  -----------------------------------
// SVD Line: 2778

//  <rtree> SFDITEM_REG__GPIOC_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011004) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOC_CRH >> 0) & 0xFFFFFFFF), ((GPIOC_CRH = (GPIOC_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOC_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_IDR  --------------------------------
// SVD Line: 2894

unsigned int GPIOC_IDR __AT (0x40011008);



// -------------------------------  Field Item: GPIOC_IDR_IDR0  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR1  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR2  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR3  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR4  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR5  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR6  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR7  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR8  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR9  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR10  ----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR11  ----------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR12  ----------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR13  ----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR14  ----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_IDR_IDR15  ----------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOC_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40011008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_IDR  -----------------------------------
// SVD Line: 2894

//  <rtree> SFDITEM_REG__GPIOC_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40011008) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOC_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_ODR  --------------------------------
// SVD Line: 3002

unsigned int GPIOC_ODR __AT (0x4001100C);



// -------------------------------  Field Item: GPIOC_ODR_ODR0  -----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR1  -----------------------------------
// SVD Line: 3018

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR2  -----------------------------------
// SVD Line: 3024

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR3  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR4  -----------------------------------
// SVD Line: 3036

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR5  -----------------------------------
// SVD Line: 3042

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR6  -----------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR7  -----------------------------------
// SVD Line: 3054

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR8  -----------------------------------
// SVD Line: 3060

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR9  -----------------------------------
// SVD Line: 3066

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR10  ----------------------------------
// SVD Line: 3072

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR11  ----------------------------------
// SVD Line: 3078

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR12  ----------------------------------
// SVD Line: 3084

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR13  ----------------------------------
// SVD Line: 3090

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR14  ----------------------------------
// SVD Line: 3096

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_ODR_ODR15  ----------------------------------
// SVD Line: 3102

//  <item> SFDITEM_FIELD__GPIOC_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001100C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_ODR  -----------------------------------
// SVD Line: 3002

//  <rtree> SFDITEM_REG__GPIOC_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001100C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOC_ODR >> 0) & 0xFFFFFFFF), ((GPIOC_ODR = (GPIOC_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BSRR  -------------------------------
// SVD Line: 3110

unsigned int GPIOC_BSRR __AT (0x40011010);



// -------------------------------  Field Item: GPIOC_BSRR_BS0  -----------------------------------
// SVD Line: 3120

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011010) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS1  -----------------------------------
// SVD Line: 3126

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011010) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS2  -----------------------------------
// SVD Line: 3132

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011010) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS3  -----------------------------------
// SVD Line: 3138

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011010) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS4  -----------------------------------
// SVD Line: 3144

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011010) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS5  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011010) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS6  -----------------------------------
// SVD Line: 3156

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011010) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS7  -----------------------------------
// SVD Line: 3162

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011010) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS8  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011010) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS9  -----------------------------------
// SVD Line: 3174

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011010) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011010) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS11  ----------------------------------
// SVD Line: 3186

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011010) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS12  ----------------------------------
// SVD Line: 3192

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011010) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS13  ----------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011010) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS14  ----------------------------------
// SVD Line: 3204

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011010) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BS15  ----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011010) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR0  -----------------------------------
// SVD Line: 3216

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40011010) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR1  -----------------------------------
// SVD Line: 3222

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40011010) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR2  -----------------------------------
// SVD Line: 3228

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40011010) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR3  -----------------------------------
// SVD Line: 3234

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40011010) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR4  -----------------------------------
// SVD Line: 3240

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40011010) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR5  -----------------------------------
// SVD Line: 3246

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40011010) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR6  -----------------------------------
// SVD Line: 3252

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40011010) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR7  -----------------------------------
// SVD Line: 3258

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40011010) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR8  -----------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40011010) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR9  -----------------------------------
// SVD Line: 3270

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40011010) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR10  ----------------------------------
// SVD Line: 3276

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40011010) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR11  ----------------------------------
// SVD Line: 3282

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40011010) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR12  ----------------------------------
// SVD Line: 3288

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40011010) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR13  ----------------------------------
// SVD Line: 3294

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40011010) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR14  ----------------------------------
// SVD Line: 3300

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40011010) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BSRR_BR15  ----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__GPIOC_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40011010) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_BSRR  -----------------------------------
// SVD Line: 3110

//  <rtree> SFDITEM_REG__GPIOC_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011010) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOC_BSRR >> 0) & 0xFFFFFFFF), ((GPIOC_BSRR = (GPIOC_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_BRR  --------------------------------
// SVD Line: 3314

unsigned int GPIOC_BRR __AT (0x40011014);



// --------------------------------  Field Item: GPIOC_BRR_BR0  -----------------------------------
// SVD Line: 3324

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011014) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR1  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011014) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR2  -----------------------------------
// SVD Line: 3336

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011014) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR3  -----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011014) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR4  -----------------------------------
// SVD Line: 3348

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011014) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR5  -----------------------------------
// SVD Line: 3354

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011014) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR6  -----------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011014) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR7  -----------------------------------
// SVD Line: 3366

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011014) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR8  -----------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011014) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOC_BRR_BR9  -----------------------------------
// SVD Line: 3378

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011014) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR10  -----------------------------------
// SVD Line: 3384

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011014) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR11  -----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011014) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR12  -----------------------------------
// SVD Line: 3396

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011014) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR13  -----------------------------------
// SVD Line: 3402

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011014) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR14  -----------------------------------
// SVD Line: 3408

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011014) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_BRR_BR15  -----------------------------------
// SVD Line: 3414

//  <item> SFDITEM_FIELD__GPIOC_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011014) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOC_BRR  -----------------------------------
// SVD Line: 3314

//  <rtree> SFDITEM_REG__GPIOC_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011014) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOC_BRR >> 0) & 0xFFFFFFFF), ((GPIOC_BRR = (GPIOC_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOC_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOC_LCKR  -------------------------------
// SVD Line: 3422

unsigned int GPIOC_LCKR __AT (0x40011018);



// -------------------------------  Field Item: GPIOC_LCKR_LCK0  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011018) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK1  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011018) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK2  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011018) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK3  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011018) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK4  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011018) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK5  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011018) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK6  ----------------------------------
// SVD Line: 3468

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011018) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK7  ----------------------------------
// SVD Line: 3474

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011018) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK8  ----------------------------------
// SVD Line: 3480

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011018) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCK9  ----------------------------------
// SVD Line: 3486

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011018) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK10  ----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011018) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK11  ----------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011018) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK12  ----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011018) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK13  ----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011018) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK14  ----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011018) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOC_LCKR_LCK15  ----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011018) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOC_LCKR_LCKK  ----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40011018) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOC_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOC_LCKR  -----------------------------------
// SVD Line: 3422

//  <rtree> SFDITEM_REG__GPIOC_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011018) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOC_LCKR >> 0) & 0xFFFFFFFF), ((GPIOC_LCKR = (GPIOC_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOC_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOC  -------------------------------------
// SVD Line: 3542

//  <view> GPIOC
//    <name> GPIOC </name>
//    <item> SFDITEM_REG__GPIOC_CRL </item>
//    <item> SFDITEM_REG__GPIOC_CRH </item>
//    <item> SFDITEM_REG__GPIOC_IDR </item>
//    <item> SFDITEM_REG__GPIOC_ODR </item>
//    <item> SFDITEM_REG__GPIOC_BSRR </item>
//    <item> SFDITEM_REG__GPIOC_BRR </item>
//    <item> SFDITEM_REG__GPIOC_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOD_CRL  --------------------------------
// SVD Line: 2662

unsigned int GPIOD_CRL __AT (0x40011400);



// -------------------------------  Field Item: GPIOD_CRL_MODE0  ----------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011400) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 0) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF0  -----------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011400) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 2) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE1  ----------------------------------
// SVD Line: 2685

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011400) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 4) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF1  -----------------------------------
// SVD Line: 2691

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011400) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 6) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE2  ----------------------------------
// SVD Line: 2698

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011400) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 8) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF2  -----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011400) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 10) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE3  ----------------------------------
// SVD Line: 2711

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011400) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 12) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF3  -----------------------------------
// SVD Line: 2717

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011400) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 14) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE4  ----------------------------------
// SVD Line: 2724

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011400) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 16) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF4  -----------------------------------
// SVD Line: 2730

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011400) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 18) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE5  ----------------------------------
// SVD Line: 2737

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011400) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 20) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF5  -----------------------------------
// SVD Line: 2743

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011400) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 22) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE6  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011400) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 24) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF6  -----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011400) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 26) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_MODE7  ----------------------------------
// SVD Line: 2763

//  <item> SFDITEM_FIELD__GPIOD_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011400) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 28) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRL_CNF7  -----------------------------------
// SVD Line: 2769

//  <item> SFDITEM_FIELD__GPIOD_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011400) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRL >> 30) & 0x3), ((GPIOD_CRL = (GPIOD_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_CRL  -----------------------------------
// SVD Line: 2662

//  <rtree> SFDITEM_REG__GPIOD_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011400) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOD_CRL >> 0) & 0xFFFFFFFF), ((GPIOD_CRL = (GPIOD_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_CRH  --------------------------------
// SVD Line: 2778

unsigned int GPIOD_CRH __AT (0x40011404);



// -------------------------------  Field Item: GPIOD_CRH_MODE8  ----------------------------------
// SVD Line: 2788

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011404) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 0) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF8  -----------------------------------
// SVD Line: 2794

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011404) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 2) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_MODE9  ----------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011404) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 4) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF9  -----------------------------------
// SVD Line: 2807

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011404) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 6) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE10  ----------------------------------
// SVD Line: 2814

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011404) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 8) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF10  ----------------------------------
// SVD Line: 2820

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011404) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 10) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE11  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011404) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 12) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF11  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011404) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 14) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE12  ----------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011404) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 16) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF12  ----------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011404) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 18) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE13  ----------------------------------
// SVD Line: 2853

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011404) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 20) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF13  ----------------------------------
// SVD Line: 2859

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011404) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 22) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE14  ----------------------------------
// SVD Line: 2866

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011404) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 24) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF14  ----------------------------------
// SVD Line: 2872

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011404) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 26) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_CRH_MODE15  ----------------------------------
// SVD Line: 2879

//  <item> SFDITEM_FIELD__GPIOD_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011404) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 28) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_CRH_CNF15  ----------------------------------
// SVD Line: 2885

//  <item> SFDITEM_FIELD__GPIOD_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011404) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOD_CRH >> 30) & 0x3), ((GPIOD_CRH = (GPIOD_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_CRH  -----------------------------------
// SVD Line: 2778

//  <rtree> SFDITEM_REG__GPIOD_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011404) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOD_CRH >> 0) & 0xFFFFFFFF), ((GPIOD_CRH = (GPIOD_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOD_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_IDR  --------------------------------
// SVD Line: 2894

unsigned int GPIOD_IDR __AT (0x40011408);



// -------------------------------  Field Item: GPIOD_IDR_IDR0  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR1  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR2  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR3  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR4  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR5  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR6  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR7  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR8  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR9  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR10  ----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR11  ----------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR12  ----------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR13  ----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR14  ----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_IDR_IDR15  ----------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOD_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40011408) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_IDR  -----------------------------------
// SVD Line: 2894

//  <rtree> SFDITEM_REG__GPIOD_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40011408) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOD_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_ODR  --------------------------------
// SVD Line: 3002

unsigned int GPIOD_ODR __AT (0x4001140C);



// -------------------------------  Field Item: GPIOD_ODR_ODR0  -----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR1  -----------------------------------
// SVD Line: 3018

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR2  -----------------------------------
// SVD Line: 3024

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR3  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR4  -----------------------------------
// SVD Line: 3036

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR5  -----------------------------------
// SVD Line: 3042

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR6  -----------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR7  -----------------------------------
// SVD Line: 3054

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR8  -----------------------------------
// SVD Line: 3060

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR9  -----------------------------------
// SVD Line: 3066

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR10  ----------------------------------
// SVD Line: 3072

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR11  ----------------------------------
// SVD Line: 3078

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR12  ----------------------------------
// SVD Line: 3084

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR13  ----------------------------------
// SVD Line: 3090

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR14  ----------------------------------
// SVD Line: 3096

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_ODR_ODR15  ----------------------------------
// SVD Line: 3102

//  <item> SFDITEM_FIELD__GPIOD_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001140C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_ODR  -----------------------------------
// SVD Line: 3002

//  <rtree> SFDITEM_REG__GPIOD_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001140C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOD_ODR >> 0) & 0xFFFFFFFF), ((GPIOD_ODR = (GPIOD_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BSRR  -------------------------------
// SVD Line: 3110

unsigned int GPIOD_BSRR __AT (0x40011410);



// -------------------------------  Field Item: GPIOD_BSRR_BS0  -----------------------------------
// SVD Line: 3120

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011410) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS1  -----------------------------------
// SVD Line: 3126

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011410) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS2  -----------------------------------
// SVD Line: 3132

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011410) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS3  -----------------------------------
// SVD Line: 3138

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011410) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS4  -----------------------------------
// SVD Line: 3144

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011410) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS5  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011410) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS6  -----------------------------------
// SVD Line: 3156

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011410) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS7  -----------------------------------
// SVD Line: 3162

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011410) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS8  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011410) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS9  -----------------------------------
// SVD Line: 3174

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011410) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011410) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS11  ----------------------------------
// SVD Line: 3186

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011410) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS12  ----------------------------------
// SVD Line: 3192

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011410) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS13  ----------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011410) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS14  ----------------------------------
// SVD Line: 3204

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011410) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BS15  ----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011410) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR0  -----------------------------------
// SVD Line: 3216

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40011410) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR1  -----------------------------------
// SVD Line: 3222

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40011410) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR2  -----------------------------------
// SVD Line: 3228

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40011410) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR3  -----------------------------------
// SVD Line: 3234

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40011410) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR4  -----------------------------------
// SVD Line: 3240

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40011410) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR5  -----------------------------------
// SVD Line: 3246

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40011410) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR6  -----------------------------------
// SVD Line: 3252

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40011410) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR7  -----------------------------------
// SVD Line: 3258

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40011410) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR8  -----------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40011410) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR9  -----------------------------------
// SVD Line: 3270

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40011410) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR10  ----------------------------------
// SVD Line: 3276

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40011410) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR11  ----------------------------------
// SVD Line: 3282

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40011410) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR12  ----------------------------------
// SVD Line: 3288

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40011410) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR13  ----------------------------------
// SVD Line: 3294

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40011410) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR14  ----------------------------------
// SVD Line: 3300

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40011410) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BSRR_BR15  ----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__GPIOD_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40011410) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_BSRR  -----------------------------------
// SVD Line: 3110

//  <rtree> SFDITEM_REG__GPIOD_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011410) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOD_BSRR >> 0) & 0xFFFFFFFF), ((GPIOD_BSRR = (GPIOD_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_BRR  --------------------------------
// SVD Line: 3314

unsigned int GPIOD_BRR __AT (0x40011414);



// --------------------------------  Field Item: GPIOD_BRR_BR0  -----------------------------------
// SVD Line: 3324

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011414) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR1  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011414) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR2  -----------------------------------
// SVD Line: 3336

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011414) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR3  -----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011414) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR4  -----------------------------------
// SVD Line: 3348

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011414) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR5  -----------------------------------
// SVD Line: 3354

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011414) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR6  -----------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011414) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR7  -----------------------------------
// SVD Line: 3366

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011414) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR8  -----------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011414) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOD_BRR_BR9  -----------------------------------
// SVD Line: 3378

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011414) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR10  -----------------------------------
// SVD Line: 3384

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011414) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR11  -----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011414) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR12  -----------------------------------
// SVD Line: 3396

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011414) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR13  -----------------------------------
// SVD Line: 3402

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011414) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR14  -----------------------------------
// SVD Line: 3408

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011414) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_BRR_BR15  -----------------------------------
// SVD Line: 3414

//  <item> SFDITEM_FIELD__GPIOD_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011414) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOD_BRR  -----------------------------------
// SVD Line: 3314

//  <rtree> SFDITEM_REG__GPIOD_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011414) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOD_BRR >> 0) & 0xFFFFFFFF), ((GPIOD_BRR = (GPIOD_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOD_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOD_LCKR  -------------------------------
// SVD Line: 3422

unsigned int GPIOD_LCKR __AT (0x40011418);



// -------------------------------  Field Item: GPIOD_LCKR_LCK0  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011418) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK1  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011418) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK2  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011418) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK3  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011418) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK4  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011418) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK5  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011418) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK6  ----------------------------------
// SVD Line: 3468

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011418) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK7  ----------------------------------
// SVD Line: 3474

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011418) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK8  ----------------------------------
// SVD Line: 3480

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011418) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCK9  ----------------------------------
// SVD Line: 3486

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011418) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK10  ----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011418) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK11  ----------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011418) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK12  ----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011418) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK13  ----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011418) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK14  ----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011418) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOD_LCKR_LCK15  ----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011418) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOD_LCKR_LCKK  ----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOD_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40011418) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOD_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOD_LCKR  -----------------------------------
// SVD Line: 3422

//  <rtree> SFDITEM_REG__GPIOD_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011418) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOD_LCKR >> 0) & 0xFFFFFFFF), ((GPIOD_LCKR = (GPIOD_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOD_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOD  -------------------------------------
// SVD Line: 3546

//  <view> GPIOD
//    <name> GPIOD </name>
//    <item> SFDITEM_REG__GPIOD_CRL </item>
//    <item> SFDITEM_REG__GPIOD_CRH </item>
//    <item> SFDITEM_REG__GPIOD_IDR </item>
//    <item> SFDITEM_REG__GPIOD_ODR </item>
//    <item> SFDITEM_REG__GPIOD_BSRR </item>
//    <item> SFDITEM_REG__GPIOD_BRR </item>
//    <item> SFDITEM_REG__GPIOD_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOE_CRL  --------------------------------
// SVD Line: 2662

unsigned int GPIOE_CRL __AT (0x40011800);



// -------------------------------  Field Item: GPIOE_CRL_MODE0  ----------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOE_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011800) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 0) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_CNF0  -----------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOE_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011800) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 2) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_MODE1  ----------------------------------
// SVD Line: 2685

//  <item> SFDITEM_FIELD__GPIOE_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011800) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 4) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_CNF1  -----------------------------------
// SVD Line: 2691

//  <item> SFDITEM_FIELD__GPIOE_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011800) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 6) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_MODE2  ----------------------------------
// SVD Line: 2698

//  <item> SFDITEM_FIELD__GPIOE_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011800) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 8) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_CNF2  -----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__GPIOE_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011800) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 10) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_MODE3  ----------------------------------
// SVD Line: 2711

//  <item> SFDITEM_FIELD__GPIOE_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011800) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 12) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_CNF3  -----------------------------------
// SVD Line: 2717

//  <item> SFDITEM_FIELD__GPIOE_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011800) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 14) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_MODE4  ----------------------------------
// SVD Line: 2724

//  <item> SFDITEM_FIELD__GPIOE_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011800) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 16) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_CNF4  -----------------------------------
// SVD Line: 2730

//  <item> SFDITEM_FIELD__GPIOE_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011800) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 18) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_MODE5  ----------------------------------
// SVD Line: 2737

//  <item> SFDITEM_FIELD__GPIOE_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011800) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 20) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_CNF5  -----------------------------------
// SVD Line: 2743

//  <item> SFDITEM_FIELD__GPIOE_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011800) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 22) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_MODE6  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__GPIOE_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011800) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 24) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_CNF6  -----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__GPIOE_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011800) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 26) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_MODE7  ----------------------------------
// SVD Line: 2763

//  <item> SFDITEM_FIELD__GPIOE_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011800) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 28) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRL_CNF7  -----------------------------------
// SVD Line: 2769

//  <item> SFDITEM_FIELD__GPIOE_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011800) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRL >> 30) & 0x3), ((GPIOE_CRL = (GPIOE_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_CRL  -----------------------------------
// SVD Line: 2662

//  <rtree> SFDITEM_REG__GPIOE_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011800) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOE_CRL >> 0) & 0xFFFFFFFF), ((GPIOE_CRL = (GPIOE_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_CRH  --------------------------------
// SVD Line: 2778

unsigned int GPIOE_CRH __AT (0x40011804);



// -------------------------------  Field Item: GPIOE_CRH_MODE8  ----------------------------------
// SVD Line: 2788

//  <item> SFDITEM_FIELD__GPIOE_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011804) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 0) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRH_CNF8  -----------------------------------
// SVD Line: 2794

//  <item> SFDITEM_FIELD__GPIOE_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011804) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 2) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRH_MODE9  ----------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__GPIOE_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011804) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 4) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRH_CNF9  -----------------------------------
// SVD Line: 2807

//  <item> SFDITEM_FIELD__GPIOE_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011804) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 6) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CRH_MODE10  ----------------------------------
// SVD Line: 2814

//  <item> SFDITEM_FIELD__GPIOE_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011804) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 8) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRH_CNF10  ----------------------------------
// SVD Line: 2820

//  <item> SFDITEM_FIELD__GPIOE_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011804) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 10) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CRH_MODE11  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOE_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011804) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 12) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRH_CNF11  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOE_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011804) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 14) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CRH_MODE12  ----------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__GPIOE_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011804) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 16) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRH_CNF12  ----------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__GPIOE_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011804) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 18) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CRH_MODE13  ----------------------------------
// SVD Line: 2853

//  <item> SFDITEM_FIELD__GPIOE_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011804) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 20) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRH_CNF13  ----------------------------------
// SVD Line: 2859

//  <item> SFDITEM_FIELD__GPIOE_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011804) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 22) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CRH_MODE14  ----------------------------------
// SVD Line: 2866

//  <item> SFDITEM_FIELD__GPIOE_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011804) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 24) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRH_CNF14  ----------------------------------
// SVD Line: 2872

//  <item> SFDITEM_FIELD__GPIOE_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011804) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 26) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_CRH_MODE15  ----------------------------------
// SVD Line: 2879

//  <item> SFDITEM_FIELD__GPIOE_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011804) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 28) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_CRH_CNF15  ----------------------------------
// SVD Line: 2885

//  <item> SFDITEM_FIELD__GPIOE_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011804) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOE_CRH >> 30) & 0x3), ((GPIOE_CRH = (GPIOE_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_CRH  -----------------------------------
// SVD Line: 2778

//  <rtree> SFDITEM_REG__GPIOE_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011804) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOE_CRH >> 0) & 0xFFFFFFFF), ((GPIOE_CRH = (GPIOE_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOE_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_IDR  --------------------------------
// SVD Line: 2894

unsigned int GPIOE_IDR __AT (0x40011808);



// -------------------------------  Field Item: GPIOE_IDR_IDR0  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR1  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR2  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR3  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR4  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR5  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR6  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR7  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR8  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR9  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR10  ----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR11  ----------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR12  ----------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR13  ----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR14  ----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_IDR_IDR15  ----------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOE_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40011808) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_IDR  -----------------------------------
// SVD Line: 2894

//  <rtree> SFDITEM_REG__GPIOE_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40011808) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOE_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_ODR  --------------------------------
// SVD Line: 3002

unsigned int GPIOE_ODR __AT (0x4001180C);



// -------------------------------  Field Item: GPIOE_ODR_ODR0  -----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR1  -----------------------------------
// SVD Line: 3018

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR2  -----------------------------------
// SVD Line: 3024

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR3  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR4  -----------------------------------
// SVD Line: 3036

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR5  -----------------------------------
// SVD Line: 3042

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR6  -----------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR7  -----------------------------------
// SVD Line: 3054

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR8  -----------------------------------
// SVD Line: 3060

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR9  -----------------------------------
// SVD Line: 3066

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR10  ----------------------------------
// SVD Line: 3072

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR11  ----------------------------------
// SVD Line: 3078

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR12  ----------------------------------
// SVD Line: 3084

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR13  ----------------------------------
// SVD Line: 3090

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR14  ----------------------------------
// SVD Line: 3096

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_ODR_ODR15  ----------------------------------
// SVD Line: 3102

//  <item> SFDITEM_FIELD__GPIOE_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001180C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_ODR  -----------------------------------
// SVD Line: 3002

//  <rtree> SFDITEM_REG__GPIOE_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001180C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOE_ODR >> 0) & 0xFFFFFFFF), ((GPIOE_ODR = (GPIOE_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_BSRR  -------------------------------
// SVD Line: 3110

unsigned int GPIOE_BSRR __AT (0x40011810);



// -------------------------------  Field Item: GPIOE_BSRR_BS0  -----------------------------------
// SVD Line: 3120

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011810) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS1  -----------------------------------
// SVD Line: 3126

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011810) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS2  -----------------------------------
// SVD Line: 3132

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011810) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS3  -----------------------------------
// SVD Line: 3138

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011810) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS4  -----------------------------------
// SVD Line: 3144

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011810) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS5  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011810) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS6  -----------------------------------
// SVD Line: 3156

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011810) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS7  -----------------------------------
// SVD Line: 3162

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011810) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS8  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011810) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS9  -----------------------------------
// SVD Line: 3174

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011810) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011810) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS11  ----------------------------------
// SVD Line: 3186

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011810) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS12  ----------------------------------
// SVD Line: 3192

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011810) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS13  ----------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011810) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS14  ----------------------------------
// SVD Line: 3204

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011810) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BS15  ----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011810) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR0  -----------------------------------
// SVD Line: 3216

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40011810) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR1  -----------------------------------
// SVD Line: 3222

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40011810) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR2  -----------------------------------
// SVD Line: 3228

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40011810) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR3  -----------------------------------
// SVD Line: 3234

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40011810) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR4  -----------------------------------
// SVD Line: 3240

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40011810) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR5  -----------------------------------
// SVD Line: 3246

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40011810) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR6  -----------------------------------
// SVD Line: 3252

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40011810) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR7  -----------------------------------
// SVD Line: 3258

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40011810) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR8  -----------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40011810) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR9  -----------------------------------
// SVD Line: 3270

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40011810) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR10  ----------------------------------
// SVD Line: 3276

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40011810) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR11  ----------------------------------
// SVD Line: 3282

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40011810) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR12  ----------------------------------
// SVD Line: 3288

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40011810) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR13  ----------------------------------
// SVD Line: 3294

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40011810) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR14  ----------------------------------
// SVD Line: 3300

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40011810) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BSRR_BR15  ----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__GPIOE_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40011810) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_BSRR  -----------------------------------
// SVD Line: 3110

//  <rtree> SFDITEM_REG__GPIOE_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011810) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOE_BSRR >> 0) & 0xFFFFFFFF), ((GPIOE_BSRR = (GPIOE_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_BRR  --------------------------------
// SVD Line: 3314

unsigned int GPIOE_BRR __AT (0x40011814);



// --------------------------------  Field Item: GPIOE_BRR_BR0  -----------------------------------
// SVD Line: 3324

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011814) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR1  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011814) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR2  -----------------------------------
// SVD Line: 3336

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011814) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR3  -----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011814) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR4  -----------------------------------
// SVD Line: 3348

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011814) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR5  -----------------------------------
// SVD Line: 3354

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011814) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR6  -----------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011814) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR7  -----------------------------------
// SVD Line: 3366

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011814) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR8  -----------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011814) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOE_BRR_BR9  -----------------------------------
// SVD Line: 3378

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011814) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR10  -----------------------------------
// SVD Line: 3384

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011814) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR11  -----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011814) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR12  -----------------------------------
// SVD Line: 3396

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011814) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR13  -----------------------------------
// SVD Line: 3402

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011814) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR14  -----------------------------------
// SVD Line: 3408

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011814) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_BRR_BR15  -----------------------------------
// SVD Line: 3414

//  <item> SFDITEM_FIELD__GPIOE_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011814) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOE_BRR  -----------------------------------
// SVD Line: 3314

//  <rtree> SFDITEM_REG__GPIOE_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011814) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOE_BRR >> 0) & 0xFFFFFFFF), ((GPIOE_BRR = (GPIOE_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOE_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOE_LCKR  -------------------------------
// SVD Line: 3422

unsigned int GPIOE_LCKR __AT (0x40011818);



// -------------------------------  Field Item: GPIOE_LCKR_LCK0  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011818) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK1  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011818) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK2  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011818) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK3  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011818) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK4  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011818) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK5  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011818) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK6  ----------------------------------
// SVD Line: 3468

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011818) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK7  ----------------------------------
// SVD Line: 3474

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011818) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK8  ----------------------------------
// SVD Line: 3480

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011818) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCK9  ----------------------------------
// SVD Line: 3486

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011818) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK10  ----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011818) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK11  ----------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011818) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK12  ----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011818) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK13  ----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011818) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK14  ----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011818) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOE_LCKR_LCK15  ----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011818) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOE_LCKR_LCKK  ----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOE_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40011818) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOE_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOE_LCKR  -----------------------------------
// SVD Line: 3422

//  <rtree> SFDITEM_REG__GPIOE_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011818) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOE_LCKR >> 0) & 0xFFFFFFFF), ((GPIOE_LCKR = (GPIOE_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOE_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOE  -------------------------------------
// SVD Line: 3550

//  <view> GPIOE
//    <name> GPIOE </name>
//    <item> SFDITEM_REG__GPIOE_CRL </item>
//    <item> SFDITEM_REG__GPIOE_CRH </item>
//    <item> SFDITEM_REG__GPIOE_IDR </item>
//    <item> SFDITEM_REG__GPIOE_ODR </item>
//    <item> SFDITEM_REG__GPIOE_BSRR </item>
//    <item> SFDITEM_REG__GPIOE_BRR </item>
//    <item> SFDITEM_REG__GPIOE_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOF_CRL  --------------------------------
// SVD Line: 2662

unsigned int GPIOF_CRL __AT (0x40011C00);



// -------------------------------  Field Item: GPIOF_CRL_MODE0  ----------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOF_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011C00) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 0) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_CNF0  -----------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOF_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011C00) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 2) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_MODE1  ----------------------------------
// SVD Line: 2685

//  <item> SFDITEM_FIELD__GPIOF_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011C00) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 4) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_CNF1  -----------------------------------
// SVD Line: 2691

//  <item> SFDITEM_FIELD__GPIOF_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011C00) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 6) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_MODE2  ----------------------------------
// SVD Line: 2698

//  <item> SFDITEM_FIELD__GPIOF_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011C00) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 8) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_CNF2  -----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__GPIOF_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011C00) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 10) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_MODE3  ----------------------------------
// SVD Line: 2711

//  <item> SFDITEM_FIELD__GPIOF_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011C00) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 12) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_CNF3  -----------------------------------
// SVD Line: 2717

//  <item> SFDITEM_FIELD__GPIOF_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011C00) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 14) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_MODE4  ----------------------------------
// SVD Line: 2724

//  <item> SFDITEM_FIELD__GPIOF_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011C00) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 16) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_CNF4  -----------------------------------
// SVD Line: 2730

//  <item> SFDITEM_FIELD__GPIOF_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011C00) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 18) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_MODE5  ----------------------------------
// SVD Line: 2737

//  <item> SFDITEM_FIELD__GPIOF_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011C00) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 20) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_CNF5  -----------------------------------
// SVD Line: 2743

//  <item> SFDITEM_FIELD__GPIOF_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011C00) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 22) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_MODE6  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__GPIOF_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011C00) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 24) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_CNF6  -----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__GPIOF_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011C00) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 26) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_MODE7  ----------------------------------
// SVD Line: 2763

//  <item> SFDITEM_FIELD__GPIOF_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011C00) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 28) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRL_CNF7  -----------------------------------
// SVD Line: 2769

//  <item> SFDITEM_FIELD__GPIOF_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011C00) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRL >> 30) & 0x3), ((GPIOF_CRL = (GPIOF_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_CRL  -----------------------------------
// SVD Line: 2662

//  <rtree> SFDITEM_REG__GPIOF_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C00) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOF_CRL >> 0) & 0xFFFFFFFF), ((GPIOF_CRL = (GPIOF_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_CRH  --------------------------------
// SVD Line: 2778

unsigned int GPIOF_CRH __AT (0x40011C04);



// -------------------------------  Field Item: GPIOF_CRH_MODE8  ----------------------------------
// SVD Line: 2788

//  <item> SFDITEM_FIELD__GPIOF_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40011C04) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 0) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRH_CNF8  -----------------------------------
// SVD Line: 2794

//  <item> SFDITEM_FIELD__GPIOF_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40011C04) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 2) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRH_MODE9  ----------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__GPIOF_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40011C04) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 4) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRH_CNF9  -----------------------------------
// SVD Line: 2807

//  <item> SFDITEM_FIELD__GPIOF_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40011C04) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 6) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CRH_MODE10  ----------------------------------
// SVD Line: 2814

//  <item> SFDITEM_FIELD__GPIOF_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40011C04) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 8) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRH_CNF10  ----------------------------------
// SVD Line: 2820

//  <item> SFDITEM_FIELD__GPIOF_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40011C04) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 10) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CRH_MODE11  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOF_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40011C04) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 12) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRH_CNF11  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOF_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40011C04) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 14) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CRH_MODE12  ----------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__GPIOF_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40011C04) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 16) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRH_CNF12  ----------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__GPIOF_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40011C04) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 18) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CRH_MODE13  ----------------------------------
// SVD Line: 2853

//  <item> SFDITEM_FIELD__GPIOF_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40011C04) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 20) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRH_CNF13  ----------------------------------
// SVD Line: 2859

//  <item> SFDITEM_FIELD__GPIOF_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40011C04) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 22) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CRH_MODE14  ----------------------------------
// SVD Line: 2866

//  <item> SFDITEM_FIELD__GPIOF_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40011C04) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 24) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRH_CNF14  ----------------------------------
// SVD Line: 2872

//  <item> SFDITEM_FIELD__GPIOF_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40011C04) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 26) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_CRH_MODE15  ----------------------------------
// SVD Line: 2879

//  <item> SFDITEM_FIELD__GPIOF_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40011C04) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 28) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_CRH_CNF15  ----------------------------------
// SVD Line: 2885

//  <item> SFDITEM_FIELD__GPIOF_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40011C04) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOF_CRH >> 30) & 0x3), ((GPIOF_CRH = (GPIOF_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_CRH  -----------------------------------
// SVD Line: 2778

//  <rtree> SFDITEM_REG__GPIOF_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C04) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOF_CRH >> 0) & 0xFFFFFFFF), ((GPIOF_CRH = (GPIOF_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOF_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_IDR  --------------------------------
// SVD Line: 2894

unsigned int GPIOF_IDR __AT (0x40011C08);



// -------------------------------  Field Item: GPIOF_IDR_IDR0  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR1  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR2  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR3  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR4  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR5  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR6  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR7  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR8  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR9  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR10  ----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR11  ----------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR12  ----------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR13  ----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR14  ----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_IDR_IDR15  ----------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOF_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40011C08) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_IDR  -----------------------------------
// SVD Line: 2894

//  <rtree> SFDITEM_REG__GPIOF_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40011C08) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOF_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_ODR  --------------------------------
// SVD Line: 3002

unsigned int GPIOF_ODR __AT (0x40011C0C);



// -------------------------------  Field Item: GPIOF_ODR_ODR0  -----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR1  -----------------------------------
// SVD Line: 3018

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR2  -----------------------------------
// SVD Line: 3024

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR3  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR4  -----------------------------------
// SVD Line: 3036

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR5  -----------------------------------
// SVD Line: 3042

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR6  -----------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR7  -----------------------------------
// SVD Line: 3054

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR8  -----------------------------------
// SVD Line: 3060

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR9  -----------------------------------
// SVD Line: 3066

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR10  ----------------------------------
// SVD Line: 3072

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR11  ----------------------------------
// SVD Line: 3078

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR12  ----------------------------------
// SVD Line: 3084

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR13  ----------------------------------
// SVD Line: 3090

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR14  ----------------------------------
// SVD Line: 3096

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_ODR_ODR15  ----------------------------------
// SVD Line: 3102

//  <item> SFDITEM_FIELD__GPIOF_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011C0C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_ODR  -----------------------------------
// SVD Line: 3002

//  <rtree> SFDITEM_REG__GPIOF_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C0C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOF_ODR >> 0) & 0xFFFFFFFF), ((GPIOF_ODR = (GPIOF_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BSRR  -------------------------------
// SVD Line: 3110

unsigned int GPIOF_BSRR __AT (0x40011C10);



// -------------------------------  Field Item: GPIOF_BSRR_BS0  -----------------------------------
// SVD Line: 3120

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011C10) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS1  -----------------------------------
// SVD Line: 3126

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011C10) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS2  -----------------------------------
// SVD Line: 3132

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011C10) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS3  -----------------------------------
// SVD Line: 3138

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011C10) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS4  -----------------------------------
// SVD Line: 3144

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011C10) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS5  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011C10) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS6  -----------------------------------
// SVD Line: 3156

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011C10) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS7  -----------------------------------
// SVD Line: 3162

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011C10) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS8  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011C10) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS9  -----------------------------------
// SVD Line: 3174

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011C10) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011C10) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS11  ----------------------------------
// SVD Line: 3186

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011C10) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS12  ----------------------------------
// SVD Line: 3192

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011C10) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS13  ----------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011C10) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS14  ----------------------------------
// SVD Line: 3204

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011C10) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BS15  ----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011C10) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR0  -----------------------------------
// SVD Line: 3216

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40011C10) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR1  -----------------------------------
// SVD Line: 3222

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40011C10) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR2  -----------------------------------
// SVD Line: 3228

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40011C10) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR3  -----------------------------------
// SVD Line: 3234

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40011C10) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR4  -----------------------------------
// SVD Line: 3240

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40011C10) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR5  -----------------------------------
// SVD Line: 3246

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40011C10) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR6  -----------------------------------
// SVD Line: 3252

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40011C10) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR7  -----------------------------------
// SVD Line: 3258

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40011C10) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR8  -----------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40011C10) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR9  -----------------------------------
// SVD Line: 3270

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40011C10) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR10  ----------------------------------
// SVD Line: 3276

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40011C10) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR11  ----------------------------------
// SVD Line: 3282

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40011C10) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR12  ----------------------------------
// SVD Line: 3288

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40011C10) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR13  ----------------------------------
// SVD Line: 3294

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40011C10) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR14  ----------------------------------
// SVD Line: 3300

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40011C10) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BSRR_BR15  ----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__GPIOF_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40011C10) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_BSRR  -----------------------------------
// SVD Line: 3110

//  <rtree> SFDITEM_REG__GPIOF_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011C10) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOF_BSRR >> 0) & 0xFFFFFFFF), ((GPIOF_BSRR = (GPIOF_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_BRR  --------------------------------
// SVD Line: 3314

unsigned int GPIOF_BRR __AT (0x40011C14);



// --------------------------------  Field Item: GPIOF_BRR_BR0  -----------------------------------
// SVD Line: 3324

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40011C14) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR1  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40011C14) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR2  -----------------------------------
// SVD Line: 3336

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40011C14) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR3  -----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40011C14) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR4  -----------------------------------
// SVD Line: 3348

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40011C14) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR5  -----------------------------------
// SVD Line: 3354

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40011C14) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR6  -----------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40011C14) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR7  -----------------------------------
// SVD Line: 3366

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40011C14) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR8  -----------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40011C14) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOF_BRR_BR9  -----------------------------------
// SVD Line: 3378

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40011C14) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR10  -----------------------------------
// SVD Line: 3384

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40011C14) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR11  -----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40011C14) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR12  -----------------------------------
// SVD Line: 3396

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40011C14) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR13  -----------------------------------
// SVD Line: 3402

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40011C14) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR14  -----------------------------------
// SVD Line: 3408

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40011C14) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_BRR_BR15  -----------------------------------
// SVD Line: 3414

//  <item> SFDITEM_FIELD__GPIOF_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40011C14) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOF_BRR  -----------------------------------
// SVD Line: 3314

//  <rtree> SFDITEM_REG__GPIOF_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40011C14) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOF_BRR >> 0) & 0xFFFFFFFF), ((GPIOF_BRR = (GPIOF_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOF_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOF_LCKR  -------------------------------
// SVD Line: 3422

unsigned int GPIOF_LCKR __AT (0x40011C18);



// -------------------------------  Field Item: GPIOF_LCKR_LCK0  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40011C18) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK1  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40011C18) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK2  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40011C18) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK3  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40011C18) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK4  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40011C18) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK5  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40011C18) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK6  ----------------------------------
// SVD Line: 3468

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40011C18) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK7  ----------------------------------
// SVD Line: 3474

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40011C18) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK8  ----------------------------------
// SVD Line: 3480

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40011C18) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCK9  ----------------------------------
// SVD Line: 3486

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40011C18) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK10  ----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40011C18) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK11  ----------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40011C18) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK12  ----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40011C18) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK13  ----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40011C18) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK14  ----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40011C18) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOF_LCKR_LCK15  ----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40011C18) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOF_LCKR_LCKK  ----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40011C18) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOF_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOF_LCKR  -----------------------------------
// SVD Line: 3422

//  <rtree> SFDITEM_REG__GPIOF_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40011C18) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOF_LCKR >> 0) & 0xFFFFFFFF), ((GPIOF_LCKR = (GPIOF_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOF_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOF  -------------------------------------
// SVD Line: 3554

//  <view> GPIOF
//    <name> GPIOF </name>
//    <item> SFDITEM_REG__GPIOF_CRL </item>
//    <item> SFDITEM_REG__GPIOF_CRH </item>
//    <item> SFDITEM_REG__GPIOF_IDR </item>
//    <item> SFDITEM_REG__GPIOF_ODR </item>
//    <item> SFDITEM_REG__GPIOF_BSRR </item>
//    <item> SFDITEM_REG__GPIOF_BRR </item>
//    <item> SFDITEM_REG__GPIOF_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: GPIOG_CRL  --------------------------------
// SVD Line: 2662

unsigned int GPIOG_CRL __AT (0x40012000);



// -------------------------------  Field Item: GPIOG_CRL_MODE0  ----------------------------------
// SVD Line: 2672

//  <item> SFDITEM_FIELD__GPIOG_CRL_MODE0
//    <name> MODE0 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012000) Port n.0 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 0) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_CNF0  -----------------------------------
// SVD Line: 2678

//  <item> SFDITEM_FIELD__GPIOG_CRL_CNF0
//    <name> CNF0 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012000) Port n.0 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 2) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_MODE1  ----------------------------------
// SVD Line: 2685

//  <item> SFDITEM_FIELD__GPIOG_CRL_MODE1
//    <name> MODE1 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40012000) Port n.1 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 4) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_CNF1  -----------------------------------
// SVD Line: 2691

//  <item> SFDITEM_FIELD__GPIOG_CRL_CNF1
//    <name> CNF1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40012000) Port n.1 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 6) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_MODE2  ----------------------------------
// SVD Line: 2698

//  <item> SFDITEM_FIELD__GPIOG_CRL_MODE2
//    <name> MODE2 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012000) Port n.2 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 8) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_CNF2  -----------------------------------
// SVD Line: 2704

//  <item> SFDITEM_FIELD__GPIOG_CRL_CNF2
//    <name> CNF2 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012000) Port n.2 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 10) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_MODE3  ----------------------------------
// SVD Line: 2711

//  <item> SFDITEM_FIELD__GPIOG_CRL_MODE3
//    <name> MODE3 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012000) Port n.3 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 12) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_CNF3  -----------------------------------
// SVD Line: 2717

//  <item> SFDITEM_FIELD__GPIOG_CRL_CNF3
//    <name> CNF3 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40012000) Port n.3 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 14) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_MODE4  ----------------------------------
// SVD Line: 2724

//  <item> SFDITEM_FIELD__GPIOG_CRL_MODE4
//    <name> MODE4 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40012000) Port n.4 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 16) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_CNF4  -----------------------------------
// SVD Line: 2730

//  <item> SFDITEM_FIELD__GPIOG_CRL_CNF4
//    <name> CNF4 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40012000) Port n.4 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 18) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_MODE5  ----------------------------------
// SVD Line: 2737

//  <item> SFDITEM_FIELD__GPIOG_CRL_MODE5
//    <name> MODE5 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40012000) Port n.5 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 20) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_CNF5  -----------------------------------
// SVD Line: 2743

//  <item> SFDITEM_FIELD__GPIOG_CRL_CNF5
//    <name> CNF5 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40012000) Port n.5 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 22) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_MODE6  ----------------------------------
// SVD Line: 2750

//  <item> SFDITEM_FIELD__GPIOG_CRL_MODE6
//    <name> MODE6 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40012000) Port n.6 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 24) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_CNF6  -----------------------------------
// SVD Line: 2756

//  <item> SFDITEM_FIELD__GPIOG_CRL_CNF6
//    <name> CNF6 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40012000) Port n.6 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 26) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_MODE7  ----------------------------------
// SVD Line: 2763

//  <item> SFDITEM_FIELD__GPIOG_CRL_MODE7
//    <name> MODE7 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40012000) Port n.7 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 28) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRL_CNF7  -----------------------------------
// SVD Line: 2769

//  <item> SFDITEM_FIELD__GPIOG_CRL_CNF7
//    <name> CNF7 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40012000) Port n.7 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRL >> 30) & 0x3), ((GPIOG_CRL = (GPIOG_CRL & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOG_CRL  -----------------------------------
// SVD Line: 2662

//  <rtree> SFDITEM_REG__GPIOG_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012000) Port configuration register low  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOG_CRL >> 0) & 0xFFFFFFFF), ((GPIOG_CRL = (GPIOG_CRL & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOG_CRL_MODE0 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_CNF0 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_MODE1 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_CNF1 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_MODE2 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_CNF2 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_MODE3 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_CNF3 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_MODE4 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_CNF4 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_MODE5 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_CNF5 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_MODE6 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_CNF6 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_MODE7 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRL_CNF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOG_CRH  --------------------------------
// SVD Line: 2778

unsigned int GPIOG_CRH __AT (0x40012004);



// -------------------------------  Field Item: GPIOG_CRH_MODE8  ----------------------------------
// SVD Line: 2788

//  <item> SFDITEM_FIELD__GPIOG_CRH_MODE8
//    <name> MODE8 </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012004) Port n.8 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 0) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRH_CNF8  -----------------------------------
// SVD Line: 2794

//  <item> SFDITEM_FIELD__GPIOG_CRH_CNF8
//    <name> CNF8 </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012004) Port n.8 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 2) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRH_MODE9  ----------------------------------
// SVD Line: 2801

//  <item> SFDITEM_FIELD__GPIOG_CRH_MODE9
//    <name> MODE9 </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40012004) Port n.9 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 4) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRH_CNF9  -----------------------------------
// SVD Line: 2807

//  <item> SFDITEM_FIELD__GPIOG_CRH_CNF9
//    <name> CNF9 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40012004) Port n.9 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 6) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_CRH_MODE10  ----------------------------------
// SVD Line: 2814

//  <item> SFDITEM_FIELD__GPIOG_CRH_MODE10
//    <name> MODE10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012004) Port n.10 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 8) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRH_CNF10  ----------------------------------
// SVD Line: 2820

//  <item> SFDITEM_FIELD__GPIOG_CRH_CNF10
//    <name> CNF10 </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012004) Port n.10 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 10) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_CRH_MODE11  ----------------------------------
// SVD Line: 2827

//  <item> SFDITEM_FIELD__GPIOG_CRH_MODE11
//    <name> MODE11 </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012004) Port n.11 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 12) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRH_CNF11  ----------------------------------
// SVD Line: 2833

//  <item> SFDITEM_FIELD__GPIOG_CRH_CNF11
//    <name> CNF11 </name>
//    <rw> 
//    <i> [Bits 15..14] RW (@ 0x40012004) Port n.11 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 14) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 14 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 14 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_CRH_MODE12  ----------------------------------
// SVD Line: 2840

//  <item> SFDITEM_FIELD__GPIOG_CRH_MODE12
//    <name> MODE12 </name>
//    <rw> 
//    <i> [Bits 17..16] RW (@ 0x40012004) Port n.12 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 16) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRH_CNF12  ----------------------------------
// SVD Line: 2846

//  <item> SFDITEM_FIELD__GPIOG_CRH_CNF12
//    <name> CNF12 </name>
//    <rw> 
//    <i> [Bits 19..18] RW (@ 0x40012004) Port n.12 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 18) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_CRH_MODE13  ----------------------------------
// SVD Line: 2853

//  <item> SFDITEM_FIELD__GPIOG_CRH_MODE13
//    <name> MODE13 </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40012004) Port n.13 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 20) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRH_CNF13  ----------------------------------
// SVD Line: 2859

//  <item> SFDITEM_FIELD__GPIOG_CRH_CNF13
//    <name> CNF13 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40012004) Port n.13 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 22) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_CRH_MODE14  ----------------------------------
// SVD Line: 2866

//  <item> SFDITEM_FIELD__GPIOG_CRH_MODE14
//    <name> MODE14 </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x40012004) Port n.14 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 24) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRH_CNF14  ----------------------------------
// SVD Line: 2872

//  <item> SFDITEM_FIELD__GPIOG_CRH_CNF14
//    <name> CNF14 </name>
//    <rw> 
//    <i> [Bits 27..26] RW (@ 0x40012004) Port n.14 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 26) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 26 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 26 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_CRH_MODE15  ----------------------------------
// SVD Line: 2879

//  <item> SFDITEM_FIELD__GPIOG_CRH_MODE15
//    <name> MODE15 </name>
//    <rw> 
//    <i> [Bits 29..28] RW (@ 0x40012004) Port n.15 mode bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 28) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 28 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 28 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_CRH_CNF15  ----------------------------------
// SVD Line: 2885

//  <item> SFDITEM_FIELD__GPIOG_CRH_CNF15
//    <name> CNF15 </name>
//    <rw> 
//    <i> [Bits 31..30] RW (@ 0x40012004) Port n.15 configuration  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((GPIOG_CRH >> 30) & 0x3), ((GPIOG_CRH = (GPIOG_CRH & ~(0x3UL << 30 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 30 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: GPIOG_CRH  -----------------------------------
// SVD Line: 2778

//  <rtree> SFDITEM_REG__GPIOG_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012004) Port configuration register high  (GPIOn_CRL) </i>
//    <loc> ( (unsigned int)((GPIOG_CRH >> 0) & 0xFFFFFFFF), ((GPIOG_CRH = (GPIOG_CRH & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOG_CRH_MODE8 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_CNF8 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_MODE9 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_CNF9 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_MODE10 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_CNF10 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_MODE11 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_CNF11 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_MODE12 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_CNF12 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_MODE13 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_CNF13 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_MODE14 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_CNF14 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_MODE15 </item>
//    <item> SFDITEM_FIELD__GPIOG_CRH_CNF15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOG_IDR  --------------------------------
// SVD Line: 2894

unsigned int GPIOG_IDR __AT (0x40012008);



// -------------------------------  Field Item: GPIOG_IDR_IDR0  -----------------------------------
// SVD Line: 2904

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR0
//    <name> IDR0 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.0..0> IDR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR1  -----------------------------------
// SVD Line: 2910

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR1
//    <name> IDR1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.1..1> IDR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR2  -----------------------------------
// SVD Line: 2916

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR2
//    <name> IDR2 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.2..2> IDR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR3  -----------------------------------
// SVD Line: 2922

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR3
//    <name> IDR3 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.3..3> IDR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR4  -----------------------------------
// SVD Line: 2928

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR4
//    <name> IDR4 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.4..4> IDR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR5  -----------------------------------
// SVD Line: 2934

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR5
//    <name> IDR5 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.5..5> IDR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR6  -----------------------------------
// SVD Line: 2940

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR6
//    <name> IDR6 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.6..6> IDR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR7  -----------------------------------
// SVD Line: 2946

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR7
//    <name> IDR7 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.7..7> IDR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR8  -----------------------------------
// SVD Line: 2952

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR8
//    <name> IDR8 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.8..8> IDR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR9  -----------------------------------
// SVD Line: 2958

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR9
//    <name> IDR9 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.9..9> IDR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR10  ----------------------------------
// SVD Line: 2964

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR10
//    <name> IDR10 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.10..10> IDR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR11  ----------------------------------
// SVD Line: 2970

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR11
//    <name> IDR11 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.11..11> IDR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR12  ----------------------------------
// SVD Line: 2976

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR12
//    <name> IDR12 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.12..12> IDR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR13  ----------------------------------
// SVD Line: 2982

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR13
//    <name> IDR13 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.13..13> IDR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR14  ----------------------------------
// SVD Line: 2988

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR14
//    <name> IDR14 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.14..14> IDR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_IDR_IDR15  ----------------------------------
// SVD Line: 2994

//  <item> SFDITEM_FIELD__GPIOG_IDR_IDR15
//    <name> IDR15 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40012008) Port input data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_IDR ) </loc>
//      <o.15..15> IDR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOG_IDR  -----------------------------------
// SVD Line: 2894

//  <rtree> SFDITEM_REG__GPIOG_IDR
//    <name> IDR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012008) Port input data register  (GPIOn_IDR) </i>
//    <loc> ( (unsigned int)((GPIOG_IDR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR0 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR1 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR2 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR3 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR4 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR5 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR6 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR7 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR8 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR9 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR10 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR11 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR12 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR13 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR14 </item>
//    <item> SFDITEM_FIELD__GPIOG_IDR_IDR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOG_ODR  --------------------------------
// SVD Line: 3002

unsigned int GPIOG_ODR __AT (0x4001200C);



// -------------------------------  Field Item: GPIOG_ODR_ODR0  -----------------------------------
// SVD Line: 3012

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR0
//    <name> ODR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.0..0> ODR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR1  -----------------------------------
// SVD Line: 3018

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR1
//    <name> ODR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.1..1> ODR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR2  -----------------------------------
// SVD Line: 3024

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR2
//    <name> ODR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.2..2> ODR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR3  -----------------------------------
// SVD Line: 3030

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR3
//    <name> ODR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.3..3> ODR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR4  -----------------------------------
// SVD Line: 3036

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR4
//    <name> ODR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.4..4> ODR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR5  -----------------------------------
// SVD Line: 3042

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR5
//    <name> ODR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.5..5> ODR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR6  -----------------------------------
// SVD Line: 3048

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR6
//    <name> ODR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.6..6> ODR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR7  -----------------------------------
// SVD Line: 3054

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR7
//    <name> ODR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.7..7> ODR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR8  -----------------------------------
// SVD Line: 3060

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR8
//    <name> ODR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.8..8> ODR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR9  -----------------------------------
// SVD Line: 3066

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR9
//    <name> ODR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.9..9> ODR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR10  ----------------------------------
// SVD Line: 3072

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR10
//    <name> ODR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.10..10> ODR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR11  ----------------------------------
// SVD Line: 3078

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR11
//    <name> ODR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.11..11> ODR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR12  ----------------------------------
// SVD Line: 3084

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR12
//    <name> ODR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.12..12> ODR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR13  ----------------------------------
// SVD Line: 3090

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR13
//    <name> ODR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.13..13> ODR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR14  ----------------------------------
// SVD Line: 3096

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR14
//    <name> ODR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.14..14> ODR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_ODR_ODR15  ----------------------------------
// SVD Line: 3102

//  <item> SFDITEM_FIELD__GPIOG_ODR_ODR15
//    <name> ODR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001200C) Port output data </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_ODR ) </loc>
//      <o.15..15> ODR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOG_ODR  -----------------------------------
// SVD Line: 3002

//  <rtree> SFDITEM_REG__GPIOG_ODR
//    <name> ODR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001200C) Port output data register  (GPIOn_ODR) </i>
//    <loc> ( (unsigned int)((GPIOG_ODR >> 0) & 0xFFFFFFFF), ((GPIOG_ODR = (GPIOG_ODR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR0 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR1 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR2 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR3 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR4 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR5 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR6 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR7 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR8 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR9 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR10 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR11 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR12 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR13 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR14 </item>
//    <item> SFDITEM_FIELD__GPIOG_ODR_ODR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOG_BSRR  -------------------------------
// SVD Line: 3110

unsigned int GPIOG_BSRR __AT (0x40012010);



// -------------------------------  Field Item: GPIOG_BSRR_BS0  -----------------------------------
// SVD Line: 3120

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS0
//    <name> BS0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40012010) Set bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.0..0> BS0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS1  -----------------------------------
// SVD Line: 3126

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS1
//    <name> BS1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40012010) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.1..1> BS1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS2  -----------------------------------
// SVD Line: 3132

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS2
//    <name> BS2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40012010) Set bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.2..2> BS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS3  -----------------------------------
// SVD Line: 3138

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS3
//    <name> BS3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40012010) Set bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.3..3> BS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS4  -----------------------------------
// SVD Line: 3144

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS4
//    <name> BS4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012010) Set bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.4..4> BS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS5  -----------------------------------
// SVD Line: 3150

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS5
//    <name> BS5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40012010) Set bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.5..5> BS5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS6  -----------------------------------
// SVD Line: 3156

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS6
//    <name> BS6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40012010) Set bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.6..6> BS6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS7  -----------------------------------
// SVD Line: 3162

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS7
//    <name> BS7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40012010) Set bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.7..7> BS7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS8  -----------------------------------
// SVD Line: 3168

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS8
//    <name> BS8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40012010) Set bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.8..8> BS8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS9  -----------------------------------
// SVD Line: 3174

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS9
//    <name> BS9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40012010) Set bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.9..9> BS9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS10  ----------------------------------
// SVD Line: 3180

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS10
//    <name> BS10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40012010) Set bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.10..10> BS10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS11  ----------------------------------
// SVD Line: 3186

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS11
//    <name> BS11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40012010) Set bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.11..11> BS11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS12  ----------------------------------
// SVD Line: 3192

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS12
//    <name> BS12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40012010) Set bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.12..12> BS12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS13  ----------------------------------
// SVD Line: 3198

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS13
//    <name> BS13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40012010) Set bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.13..13> BS13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS14  ----------------------------------
// SVD Line: 3204

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS14
//    <name> BS14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40012010) Set bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.14..14> BS14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BS15  ----------------------------------
// SVD Line: 3210

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BS15
//    <name> BS15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40012010) Set bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.15..15> BS15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR0  -----------------------------------
// SVD Line: 3216

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40012010) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.16..16> BR0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR1  -----------------------------------
// SVD Line: 3222

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40012010) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.17..17> BR1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR2  -----------------------------------
// SVD Line: 3228

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40012010) Reset bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.18..18> BR2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR3  -----------------------------------
// SVD Line: 3234

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40012010) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.19..19> BR3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR4  -----------------------------------
// SVD Line: 3240

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40012010) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.20..20> BR4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR5  -----------------------------------
// SVD Line: 3246

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40012010) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.21..21> BR5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR6  -----------------------------------
// SVD Line: 3252

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40012010) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.22..22> BR6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR7  -----------------------------------
// SVD Line: 3258

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40012010) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.23..23> BR7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR8  -----------------------------------
// SVD Line: 3264

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40012010) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.24..24> BR8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR9  -----------------------------------
// SVD Line: 3270

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40012010) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.25..25> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR10  ----------------------------------
// SVD Line: 3276

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40012010) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.26..26> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR11  ----------------------------------
// SVD Line: 3282

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40012010) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.27..27> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR12  ----------------------------------
// SVD Line: 3288

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 28] WO (@ 0x40012010) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.28..28> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR13  ----------------------------------
// SVD Line: 3294

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 29] WO (@ 0x40012010) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.29..29> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR14  ----------------------------------
// SVD Line: 3300

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 30] WO (@ 0x40012010) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.30..30> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BSRR_BR15  ----------------------------------
// SVD Line: 3306

//  <item> SFDITEM_FIELD__GPIOG_BSRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 31] WO (@ 0x40012010) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BSRR ) </loc>
//      <o.31..31> BR15
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOG_BSRR  -----------------------------------
// SVD Line: 3110

//  <rtree> SFDITEM_REG__GPIOG_BSRR
//    <name> BSRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40012010) Port bit set/reset register  (GPIOn_BSRR) </i>
//    <loc> ( (unsigned int)((GPIOG_BSRR >> 0) & 0xFFFFFFFF), ((GPIOG_BSRR = (GPIOG_BSRR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS0 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS1 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS2 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS3 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS4 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS5 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS6 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS7 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS8 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS9 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS10 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS11 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS12 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS13 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS14 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BS15 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOG_BSRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOG_BRR  --------------------------------
// SVD Line: 3314

unsigned int GPIOG_BRR __AT (0x40012014);



// --------------------------------  Field Item: GPIOG_BRR_BR0  -----------------------------------
// SVD Line: 3324

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR0
//    <name> BR0 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40012014) Reset bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.0..0> BR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOG_BRR_BR1  -----------------------------------
// SVD Line: 3330

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR1
//    <name> BR1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40012014) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.1..1> BR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOG_BRR_BR2  -----------------------------------
// SVD Line: 3336

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR2
//    <name> BR2 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40012014) Reset bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.2..2> BR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOG_BRR_BR3  -----------------------------------
// SVD Line: 3342

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR3
//    <name> BR3 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40012014) Reset bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.3..3> BR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOG_BRR_BR4  -----------------------------------
// SVD Line: 3348

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR4
//    <name> BR4 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012014) Reset bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.4..4> BR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOG_BRR_BR5  -----------------------------------
// SVD Line: 3354

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR5
//    <name> BR5 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40012014) Reset bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.5..5> BR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOG_BRR_BR6  -----------------------------------
// SVD Line: 3360

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR6
//    <name> BR6 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40012014) Reset bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.6..6> BR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOG_BRR_BR7  -----------------------------------
// SVD Line: 3366

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR7
//    <name> BR7 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40012014) Reset bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.7..7> BR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOG_BRR_BR8  -----------------------------------
// SVD Line: 3372

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR8
//    <name> BR8 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40012014) Reset bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.8..8> BR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: GPIOG_BRR_BR9  -----------------------------------
// SVD Line: 3378

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR9
//    <name> BR9 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40012014) Reset bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.9..9> BR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BRR_BR10  -----------------------------------
// SVD Line: 3384

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR10
//    <name> BR10 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40012014) Reset bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.10..10> BR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BRR_BR11  -----------------------------------
// SVD Line: 3390

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR11
//    <name> BR11 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40012014) Reset bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.11..11> BR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BRR_BR12  -----------------------------------
// SVD Line: 3396

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR12
//    <name> BR12 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40012014) Reset bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.12..12> BR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BRR_BR13  -----------------------------------
// SVD Line: 3402

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR13
//    <name> BR13 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40012014) Reset bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.13..13> BR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BRR_BR14  -----------------------------------
// SVD Line: 3408

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR14
//    <name> BR14 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40012014) Reset bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.14..14> BR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_BRR_BR15  -----------------------------------
// SVD Line: 3414

//  <item> SFDITEM_FIELD__GPIOG_BRR_BR15
//    <name> BR15 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40012014) Reset bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_BRR ) </loc>
//      <o.15..15> BR15
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: GPIOG_BRR  -----------------------------------
// SVD Line: 3314

//  <rtree> SFDITEM_REG__GPIOG_BRR
//    <name> BRR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40012014) Port bit reset register  (GPIOn_BRR) </i>
//    <loc> ( (unsigned int)((GPIOG_BRR >> 0) & 0xFFFFFFFF), ((GPIOG_BRR = (GPIOG_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR0 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR1 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR2 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR3 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR4 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR5 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR6 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR7 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR8 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR9 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR10 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR11 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR12 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR13 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR14 </item>
//    <item> SFDITEM_FIELD__GPIOG_BRR_BR15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: GPIOG_LCKR  -------------------------------
// SVD Line: 3422

unsigned int GPIOG_LCKR __AT (0x40012018);



// -------------------------------  Field Item: GPIOG_LCKR_LCK0  ----------------------------------
// SVD Line: 3432

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK0
//    <name> LCK0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012018) Port A Lock bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.0..0> LCK0
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_LCKR_LCK1  ----------------------------------
// SVD Line: 3438

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK1
//    <name> LCK1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012018) Port A Lock bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.1..1> LCK1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_LCKR_LCK2  ----------------------------------
// SVD Line: 3444

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK2
//    <name> LCK2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012018) Port A Lock bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.2..2> LCK2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_LCKR_LCK3  ----------------------------------
// SVD Line: 3450

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK3
//    <name> LCK3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012018) Port A Lock bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.3..3> LCK3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_LCKR_LCK4  ----------------------------------
// SVD Line: 3456

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK4
//    <name> LCK4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012018) Port A Lock bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.4..4> LCK4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_LCKR_LCK5  ----------------------------------
// SVD Line: 3462

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK5
//    <name> LCK5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012018) Port A Lock bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.5..5> LCK5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_LCKR_LCK6  ----------------------------------
// SVD Line: 3468

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK6
//    <name> LCK6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012018) Port A Lock bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.6..6> LCK6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_LCKR_LCK7  ----------------------------------
// SVD Line: 3474

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK7
//    <name> LCK7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012018) Port A Lock bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.7..7> LCK7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_LCKR_LCK8  ----------------------------------
// SVD Line: 3480

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK8
//    <name> LCK8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012018) Port A Lock bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.8..8> LCK8
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_LCKR_LCK9  ----------------------------------
// SVD Line: 3486

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK9
//    <name> LCK9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012018) Port A Lock bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.9..9> LCK9
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_LCKR_LCK10  ----------------------------------
// SVD Line: 3492

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK10
//    <name> LCK10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012018) Port A Lock bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.10..10> LCK10
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_LCKR_LCK11  ----------------------------------
// SVD Line: 3498

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK11
//    <name> LCK11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012018) Port A Lock bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.11..11> LCK11
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_LCKR_LCK12  ----------------------------------
// SVD Line: 3504

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK12
//    <name> LCK12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012018) Port A Lock bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.12..12> LCK12
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_LCKR_LCK13  ----------------------------------
// SVD Line: 3510

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK13
//    <name> LCK13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012018) Port A Lock bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.13..13> LCK13
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_LCKR_LCK14  ----------------------------------
// SVD Line: 3516

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK14
//    <name> LCK14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012018) Port A Lock bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.14..14> LCK14
//    </check>
//  </item>
//  


// ------------------------------  Field Item: GPIOG_LCKR_LCK15  ----------------------------------
// SVD Line: 3522

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCK15
//    <name> LCK15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012018) Port A Lock bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.15..15> LCK15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: GPIOG_LCKR_LCKK  ----------------------------------
// SVD Line: 3528

//  <item> SFDITEM_FIELD__GPIOG_LCKR_LCKK
//    <name> LCKK </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40012018) Lock key </i>
//    <check> 
//      <loc> ( (unsigned int) GPIOG_LCKR ) </loc>
//      <o.16..16> LCKK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: GPIOG_LCKR  -----------------------------------
// SVD Line: 3422

//  <rtree> SFDITEM_REG__GPIOG_LCKR
//    <name> LCKR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012018) Port configuration lock  register </i>
//    <loc> ( (unsigned int)((GPIOG_LCKR >> 0) & 0xFFFFFFFF), ((GPIOG_LCKR = (GPIOG_LCKR & ~(0x1FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK0 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK1 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK2 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK3 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK4 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK5 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK6 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK7 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK8 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK9 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK10 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK11 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK12 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK13 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK14 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCK15 </item>
//    <item> SFDITEM_FIELD__GPIOG_LCKR_LCKK </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: GPIOG  -------------------------------------
// SVD Line: 3558

//  <view> GPIOG
//    <name> GPIOG </name>
//    <item> SFDITEM_REG__GPIOG_CRL </item>
//    <item> SFDITEM_REG__GPIOG_CRH </item>
//    <item> SFDITEM_REG__GPIOG_IDR </item>
//    <item> SFDITEM_REG__GPIOG_ODR </item>
//    <item> SFDITEM_REG__GPIOG_BSRR </item>
//    <item> SFDITEM_REG__GPIOG_BRR </item>
//    <item> SFDITEM_REG__GPIOG_LCKR </item>
//  </view>
//  


// ----------------------------  Register Item Address: AFIO_EVCR  --------------------------------
// SVD Line: 3573

unsigned int AFIO_EVCR __AT (0x40010000);



// --------------------------------  Field Item: AFIO_EVCR_PIN  -----------------------------------
// SVD Line: 3583

//  <item> SFDITEM_FIELD__AFIO_EVCR_PIN
//    <name> PIN </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010000) Pin selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EVCR >> 0) & 0xF), ((AFIO_EVCR = (AFIO_EVCR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIO_EVCR_PORT  -----------------------------------
// SVD Line: 3589

//  <item> SFDITEM_FIELD__AFIO_EVCR_PORT
//    <name> PORT </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40010000) Port selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EVCR >> 4) & 0x7), ((AFIO_EVCR = (AFIO_EVCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: AFIO_EVCR_EVOE  -----------------------------------
// SVD Line: 3595

//  <item> SFDITEM_FIELD__AFIO_EVCR_EVOE
//    <name> EVOE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010000) Event Output Enable </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_EVCR ) </loc>
//      <o.7..7> EVOE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: AFIO_EVCR  -----------------------------------
// SVD Line: 3573

//  <rtree> SFDITEM_REG__AFIO_EVCR
//    <name> EVCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010000) Event Control Register  (AFIO_EVCR) </i>
//    <loc> ( (unsigned int)((AFIO_EVCR >> 0) & 0xFFFFFFFF), ((AFIO_EVCR = (AFIO_EVCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_EVCR_PIN </item>
//    <item> SFDITEM_FIELD__AFIO_EVCR_PORT </item>
//    <item> SFDITEM_FIELD__AFIO_EVCR_EVOE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIO_MAPR  --------------------------------
// SVD Line: 3603

unsigned int AFIO_MAPR __AT (0x40010004);



// ----------------------------  Field Item: AFIO_MAPR_SPI1_REMAP  --------------------------------
// SVD Line: 3612

//  <item> SFDITEM_FIELD__AFIO_MAPR_SPI1_REMAP
//    <name> SPI1_REMAP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010004) SPI1 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.0..0> SPI1_REMAP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_I2C1_REMAP  --------------------------------
// SVD Line: 3619

//  <item> SFDITEM_FIELD__AFIO_MAPR_I2C1_REMAP
//    <name> I2C1_REMAP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010004) I2C1 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.1..1> I2C1_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR_USART1_REMAP  -------------------------------
// SVD Line: 3626

//  <item> SFDITEM_FIELD__AFIO_MAPR_USART1_REMAP
//    <name> USART1_REMAP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010004) USART1 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.2..2> USART1_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR_USART2_REMAP  -------------------------------
// SVD Line: 3633

//  <item> SFDITEM_FIELD__AFIO_MAPR_USART2_REMAP
//    <name> USART2_REMAP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010004) USART2 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.3..3> USART2_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR_USART3_REMAP  -------------------------------
// SVD Line: 3640

//  <item> SFDITEM_FIELD__AFIO_MAPR_USART3_REMAP
//    <name> USART3_REMAP </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40010004) USART3 remapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 4) & 0x3), ((AFIO_MAPR = (AFIO_MAPR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_TIM1_REMAP  --------------------------------
// SVD Line: 3647

//  <item> SFDITEM_FIELD__AFIO_MAPR_TIM1_REMAP
//    <name> TIM1_REMAP </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40010004) TIM1 remapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 6) & 0x3), ((AFIO_MAPR = (AFIO_MAPR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_TIM2_REMAP  --------------------------------
// SVD Line: 3654

//  <item> SFDITEM_FIELD__AFIO_MAPR_TIM2_REMAP
//    <name> TIM2_REMAP </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40010004) TIM2 remapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 8) & 0x3), ((AFIO_MAPR = (AFIO_MAPR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_TIM3_REMAP  --------------------------------
// SVD Line: 3661

//  <item> SFDITEM_FIELD__AFIO_MAPR_TIM3_REMAP
//    <name> TIM3_REMAP </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40010004) TIM3 remapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 10) & 0x3), ((AFIO_MAPR = (AFIO_MAPR & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_TIM4_REMAP  --------------------------------
// SVD Line: 3668

//  <item> SFDITEM_FIELD__AFIO_MAPR_TIM4_REMAP
//    <name> TIM4_REMAP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010004) TIM4 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.12..12> TIM4_REMAP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: AFIO_MAPR_CAN_REMAP  --------------------------------
// SVD Line: 3675

//  <item> SFDITEM_FIELD__AFIO_MAPR_CAN_REMAP
//    <name> CAN_REMAP </name>
//    <rw> 
//    <i> [Bits 14..13] RW (@ 0x40010004) CAN1 remapping </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 13) & 0x3), ((AFIO_MAPR = (AFIO_MAPR & ~(0x3UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR_PD01_REMAP  --------------------------------
// SVD Line: 3682

//  <item> SFDITEM_FIELD__AFIO_MAPR_PD01_REMAP
//    <name> PD01_REMAP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010004) Port D0/Port D1 mapping on  OSCIN/OSCOUT </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.15..15> PD01_REMAP
//    </check>
//  </item>
//  


// --------------------------  Field Item: AFIO_MAPR_TIM5CH4_IREMAP  ------------------------------
// SVD Line: 3690

//  <item> SFDITEM_FIELD__AFIO_MAPR_TIM5CH4_IREMAP
//    <name> TIM5CH4_IREMAP </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010004) Set and cleared by  software </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.16..16> TIM5CH4_IREMAP
//    </check>
//  </item>
//  


// ------------------------  Field Item: AFIO_MAPR_ADC1_ETRGINJ_REMAP  ----------------------------
// SVD Line: 3698

//  <item> SFDITEM_FIELD__AFIO_MAPR_ADC1_ETRGINJ_REMAP
//    <name> ADC1_ETRGINJ_REMAP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010004) ADC 1 External trigger injected  conversion remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.17..17> ADC1_ETRGINJ_REMAP
//    </check>
//  </item>
//  


// ------------------------  Field Item: AFIO_MAPR_ADC1_ETRGREG_REMAP  ----------------------------
// SVD Line: 3706

//  <item> SFDITEM_FIELD__AFIO_MAPR_ADC1_ETRGREG_REMAP
//    <name> ADC1_ETRGREG_REMAP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010004) ADC 1 external trigger regular  conversion remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.18..18> ADC1_ETRGREG_REMAP
//    </check>
//  </item>
//  


// ------------------------  Field Item: AFIO_MAPR_ADC2_ETRGINJ_REMAP  ----------------------------
// SVD Line: 3714

//  <item> SFDITEM_FIELD__AFIO_MAPR_ADC2_ETRGINJ_REMAP
//    <name> ADC2_ETRGINJ_REMAP </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40010004) ADC 2 external trigger injected  conversion remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.19..19> ADC2_ETRGINJ_REMAP
//    </check>
//  </item>
//  


// ------------------------  Field Item: AFIO_MAPR_ADC2_ETRGREG_REMAP  ----------------------------
// SVD Line: 3722

//  <item> SFDITEM_FIELD__AFIO_MAPR_ADC2_ETRGREG_REMAP
//    <name> ADC2_ETRGREG_REMAP </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40010004) ADC 2 external trigger regular  conversion remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR ) </loc>
//      <o.20..20> ADC2_ETRGREG_REMAP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: AFIO_MAPR_SWJ_CFG  ---------------------------------
// SVD Line: 3730

//  <item> SFDITEM_FIELD__AFIO_MAPR_SWJ_CFG
//    <name> SWJ_CFG </name>
//    <w> 
//    <i> [Bits 26..24] WO (@ 0x40010004) Serial wire JTAG  configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_MAPR >> 24) & 0x0), ((AFIO_MAPR = (AFIO_MAPR & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: AFIO_MAPR  -----------------------------------
// SVD Line: 3603

//  <rtree> SFDITEM_REG__AFIO_MAPR
//    <name> MAPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010004) AF remap and debug I/O configuration  register (AFIO_MAPR) </i>
//    <loc> ( (unsigned int)((AFIO_MAPR >> 0) & 0xFFFFFFFF), ((AFIO_MAPR = (AFIO_MAPR & ~(0x71FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x71FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_MAPR_SPI1_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_I2C1_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_USART1_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_USART2_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_USART3_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_TIM1_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_TIM2_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_TIM3_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_TIM4_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_CAN_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_PD01_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_TIM5CH4_IREMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_ADC1_ETRGINJ_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_ADC1_ETRGREG_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_ADC2_ETRGINJ_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_ADC2_ETRGREG_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR_SWJ_CFG </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIO_EXTICR1  ------------------------------
// SVD Line: 3740

unsigned int AFIO_EXTICR1 __AT (0x40010008);



// -----------------------------  Field Item: AFIO_EXTICR1_EXTI0  ---------------------------------
// SVD Line: 3750

//  <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI0
//    <name> EXTI0 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010008) EXTI0 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR1 >> 0) & 0xF), ((AFIO_EXTICR1 = (AFIO_EXTICR1 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR1_EXTI1  ---------------------------------
// SVD Line: 3756

//  <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI1
//    <name> EXTI1 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010008) EXTI1 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR1 >> 4) & 0xF), ((AFIO_EXTICR1 = (AFIO_EXTICR1 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR1_EXTI2  ---------------------------------
// SVD Line: 3762

//  <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI2
//    <name> EXTI2 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010008) EXTI2 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR1 >> 8) & 0xF), ((AFIO_EXTICR1 = (AFIO_EXTICR1 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR1_EXTI3  ---------------------------------
// SVD Line: 3768

//  <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI3
//    <name> EXTI3 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010008) EXTI3 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR1 >> 12) & 0xF), ((AFIO_EXTICR1 = (AFIO_EXTICR1 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: AFIO_EXTICR1  ----------------------------------
// SVD Line: 3740

//  <rtree> SFDITEM_REG__AFIO_EXTICR1
//    <name> EXTICR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010008) External interrupt configuration register 1  (AFIO_EXTICR1) </i>
//    <loc> ( (unsigned int)((AFIO_EXTICR1 >> 0) & 0xFFFFFFFF), ((AFIO_EXTICR1 = (AFIO_EXTICR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI0 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI1 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI2 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR1_EXTI3 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIO_EXTICR2  ------------------------------
// SVD Line: 3776

unsigned int AFIO_EXTICR2 __AT (0x4001000C);



// -----------------------------  Field Item: AFIO_EXTICR2_EXTI4  ---------------------------------
// SVD Line: 3786

//  <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI4
//    <name> EXTI4 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x4001000C) EXTI4 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR2 >> 0) & 0xF), ((AFIO_EXTICR2 = (AFIO_EXTICR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR2_EXTI5  ---------------------------------
// SVD Line: 3792

//  <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI5
//    <name> EXTI5 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4001000C) EXTI5 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR2 >> 4) & 0xF), ((AFIO_EXTICR2 = (AFIO_EXTICR2 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR2_EXTI6  ---------------------------------
// SVD Line: 3798

//  <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI6
//    <name> EXTI6 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x4001000C) EXTI6 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR2 >> 8) & 0xF), ((AFIO_EXTICR2 = (AFIO_EXTICR2 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR2_EXTI7  ---------------------------------
// SVD Line: 3804

//  <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI7
//    <name> EXTI7 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4001000C) EXTI7 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR2 >> 12) & 0xF), ((AFIO_EXTICR2 = (AFIO_EXTICR2 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: AFIO_EXTICR2  ----------------------------------
// SVD Line: 3776

//  <rtree> SFDITEM_REG__AFIO_EXTICR2
//    <name> EXTICR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001000C) External interrupt configuration register 2  (AFIO_EXTICR2) </i>
//    <loc> ( (unsigned int)((AFIO_EXTICR2 >> 0) & 0xFFFFFFFF), ((AFIO_EXTICR2 = (AFIO_EXTICR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI4 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI5 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI6 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR2_EXTI7 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIO_EXTICR3  ------------------------------
// SVD Line: 3812

unsigned int AFIO_EXTICR3 __AT (0x40010010);



// -----------------------------  Field Item: AFIO_EXTICR3_EXTI8  ---------------------------------
// SVD Line: 3822

//  <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI8
//    <name> EXTI8 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010010) EXTI8 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR3 >> 0) & 0xF), ((AFIO_EXTICR3 = (AFIO_EXTICR3 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR3_EXTI9  ---------------------------------
// SVD Line: 3828

//  <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI9
//    <name> EXTI9 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010010) EXTI9 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR3 >> 4) & 0xF), ((AFIO_EXTICR3 = (AFIO_EXTICR3 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR3_EXTI10  --------------------------------
// SVD Line: 3834

//  <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI10
//    <name> EXTI10 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010010) EXTI10 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR3 >> 8) & 0xF), ((AFIO_EXTICR3 = (AFIO_EXTICR3 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR3_EXTI11  --------------------------------
// SVD Line: 3840

//  <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI11
//    <name> EXTI11 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010010) EXTI11 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR3 >> 12) & 0xF), ((AFIO_EXTICR3 = (AFIO_EXTICR3 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: AFIO_EXTICR3  ----------------------------------
// SVD Line: 3812

//  <rtree> SFDITEM_REG__AFIO_EXTICR3
//    <name> EXTICR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010010) External interrupt configuration register 3  (AFIO_EXTICR3) </i>
//    <loc> ( (unsigned int)((AFIO_EXTICR3 >> 0) & 0xFFFFFFFF), ((AFIO_EXTICR3 = (AFIO_EXTICR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI8 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI9 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI10 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR3_EXTI11 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: AFIO_EXTICR4  ------------------------------
// SVD Line: 3848

unsigned int AFIO_EXTICR4 __AT (0x40010014);



// -----------------------------  Field Item: AFIO_EXTICR4_EXTI12  --------------------------------
// SVD Line: 3858

//  <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI12
//    <name> EXTI12 </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40010014) EXTI12 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR4 >> 0) & 0xF), ((AFIO_EXTICR4 = (AFIO_EXTICR4 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR4_EXTI13  --------------------------------
// SVD Line: 3864

//  <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI13
//    <name> EXTI13 </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40010014) EXTI13 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR4 >> 4) & 0xF), ((AFIO_EXTICR4 = (AFIO_EXTICR4 & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR4_EXTI14  --------------------------------
// SVD Line: 3870

//  <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI14
//    <name> EXTI14 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40010014) EXTI14 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR4 >> 8) & 0xF), ((AFIO_EXTICR4 = (AFIO_EXTICR4 & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: AFIO_EXTICR4_EXTI15  --------------------------------
// SVD Line: 3876

//  <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI15
//    <name> EXTI15 </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40010014) EXTI15 configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((AFIO_EXTICR4 >> 12) & 0xF), ((AFIO_EXTICR4 = (AFIO_EXTICR4 & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: AFIO_EXTICR4  ----------------------------------
// SVD Line: 3848

//  <rtree> SFDITEM_REG__AFIO_EXTICR4
//    <name> EXTICR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010014) External interrupt configuration register 4  (AFIO_EXTICR4) </i>
//    <loc> ( (unsigned int)((AFIO_EXTICR4 >> 0) & 0xFFFFFFFF), ((AFIO_EXTICR4 = (AFIO_EXTICR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI12 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI13 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI14 </item>
//    <item> SFDITEM_FIELD__AFIO_EXTICR4_EXTI15 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: AFIO_MAPR2  -------------------------------
// SVD Line: 3884

unsigned int AFIO_MAPR2 __AT (0x4001001C);



// ----------------------------  Field Item: AFIO_MAPR2_TIM9_REMAP  -------------------------------
// SVD Line: 3894

//  <item> SFDITEM_FIELD__AFIO_MAPR2_TIM9_REMAP
//    <name> TIM9_REMAP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001001C) TIM9 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.5..5> TIM9_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR2_TIM10_REMAP  -------------------------------
// SVD Line: 3900

//  <item> SFDITEM_FIELD__AFIO_MAPR2_TIM10_REMAP
//    <name> TIM10_REMAP </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001001C) TIM10 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.6..6> TIM10_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR2_TIM11_REMAP  -------------------------------
// SVD Line: 3906

//  <item> SFDITEM_FIELD__AFIO_MAPR2_TIM11_REMAP
//    <name> TIM11_REMAP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001001C) TIM11 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.7..7> TIM11_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR2_TIM13_REMAP  -------------------------------
// SVD Line: 3912

//  <item> SFDITEM_FIELD__AFIO_MAPR2_TIM13_REMAP
//    <name> TIM13_REMAP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001001C) TIM13 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.8..8> TIM13_REMAP
//    </check>
//  </item>
//  


// ---------------------------  Field Item: AFIO_MAPR2_TIM14_REMAP  -------------------------------
// SVD Line: 3918

//  <item> SFDITEM_FIELD__AFIO_MAPR2_TIM14_REMAP
//    <name> TIM14_REMAP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001001C) TIM14 remapping </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.9..9> TIM14_REMAP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: AFIO_MAPR2_FSMC_NADV  --------------------------------
// SVD Line: 3924

//  <item> SFDITEM_FIELD__AFIO_MAPR2_FSMC_NADV
//    <name> FSMC_NADV </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001001C) NADV connect/disconnect </i>
//    <check> 
//      <loc> ( (unsigned int) AFIO_MAPR2 ) </loc>
//      <o.10..10> FSMC_NADV
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: AFIO_MAPR2  -----------------------------------
// SVD Line: 3884

//  <rtree> SFDITEM_REG__AFIO_MAPR2
//    <name> MAPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001001C) AF remap and debug I/O configuration  register </i>
//    <loc> ( (unsigned int)((AFIO_MAPR2 >> 0) & 0xFFFFFFFF), ((AFIO_MAPR2 = (AFIO_MAPR2 & ~(0x7E0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7E0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_TIM9_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_TIM10_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_TIM11_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_TIM13_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_TIM14_REMAP </item>
//    <item> SFDITEM_FIELD__AFIO_MAPR2_FSMC_NADV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: AFIO  -------------------------------------
// SVD Line: 3562

//  <view> AFIO
//    <name> AFIO </name>
//    <item> SFDITEM_REG__AFIO_EVCR </item>
//    <item> SFDITEM_REG__AFIO_MAPR </item>
//    <item> SFDITEM_REG__AFIO_EXTICR1 </item>
//    <item> SFDITEM_REG__AFIO_EXTICR2 </item>
//    <item> SFDITEM_REG__AFIO_EXTICR3 </item>
//    <item> SFDITEM_REG__AFIO_EXTICR4 </item>
//    <item> SFDITEM_REG__AFIO_MAPR2 </item>
//  </view>
//  


// -----------------------------  Register Item Address: EXTI_IMR  --------------------------------
// SVD Line: 3985

unsigned int EXTI_IMR __AT (0x40010400);



// --------------------------------  Field Item: EXTI_IMR_MR0  ------------------------------------
// SVD Line: 3995

//  <item> SFDITEM_FIELD__EXTI_IMR_MR0
//    <name> MR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010400) Interrupt Mask on line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.0..0> MR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR1  ------------------------------------
// SVD Line: 4001

//  <item> SFDITEM_FIELD__EXTI_IMR_MR1
//    <name> MR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010400) Interrupt Mask on line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.1..1> MR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR2  ------------------------------------
// SVD Line: 4007

//  <item> SFDITEM_FIELD__EXTI_IMR_MR2
//    <name> MR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010400) Interrupt Mask on line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.2..2> MR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR3  ------------------------------------
// SVD Line: 4013

//  <item> SFDITEM_FIELD__EXTI_IMR_MR3
//    <name> MR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010400) Interrupt Mask on line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.3..3> MR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR4  ------------------------------------
// SVD Line: 4019

//  <item> SFDITEM_FIELD__EXTI_IMR_MR4
//    <name> MR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010400) Interrupt Mask on line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.4..4> MR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR5  ------------------------------------
// SVD Line: 4025

//  <item> SFDITEM_FIELD__EXTI_IMR_MR5
//    <name> MR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010400) Interrupt Mask on line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.5..5> MR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR6  ------------------------------------
// SVD Line: 4031

//  <item> SFDITEM_FIELD__EXTI_IMR_MR6
//    <name> MR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010400) Interrupt Mask on line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.6..6> MR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR7  ------------------------------------
// SVD Line: 4037

//  <item> SFDITEM_FIELD__EXTI_IMR_MR7
//    <name> MR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010400) Interrupt Mask on line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.7..7> MR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR8  ------------------------------------
// SVD Line: 4043

//  <item> SFDITEM_FIELD__EXTI_IMR_MR8
//    <name> MR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010400) Interrupt Mask on line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.8..8> MR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR9  ------------------------------------
// SVD Line: 4049

//  <item> SFDITEM_FIELD__EXTI_IMR_MR9
//    <name> MR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010400) Interrupt Mask on line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.9..9> MR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR10  -----------------------------------
// SVD Line: 4055

//  <item> SFDITEM_FIELD__EXTI_IMR_MR10
//    <name> MR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010400) Interrupt Mask on line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.10..10> MR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR11  -----------------------------------
// SVD Line: 4061

//  <item> SFDITEM_FIELD__EXTI_IMR_MR11
//    <name> MR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010400) Interrupt Mask on line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.11..11> MR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR12  -----------------------------------
// SVD Line: 4067

//  <item> SFDITEM_FIELD__EXTI_IMR_MR12
//    <name> MR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010400) Interrupt Mask on line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.12..12> MR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR13  -----------------------------------
// SVD Line: 4073

//  <item> SFDITEM_FIELD__EXTI_IMR_MR13
//    <name> MR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010400) Interrupt Mask on line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.13..13> MR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR14  -----------------------------------
// SVD Line: 4079

//  <item> SFDITEM_FIELD__EXTI_IMR_MR14
//    <name> MR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010400) Interrupt Mask on line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.14..14> MR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR15  -----------------------------------
// SVD Line: 4085

//  <item> SFDITEM_FIELD__EXTI_IMR_MR15
//    <name> MR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010400) Interrupt Mask on line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.15..15> MR15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR16  -----------------------------------
// SVD Line: 4091

//  <item> SFDITEM_FIELD__EXTI_IMR_MR16
//    <name> MR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010400) Interrupt Mask on line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.16..16> MR16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR17  -----------------------------------
// SVD Line: 4097

//  <item> SFDITEM_FIELD__EXTI_IMR_MR17
//    <name> MR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010400) Interrupt Mask on line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.17..17> MR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_IMR_MR18  -----------------------------------
// SVD Line: 4103

//  <item> SFDITEM_FIELD__EXTI_IMR_MR18
//    <name> MR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010400) Interrupt Mask on line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_IMR ) </loc>
//      <o.18..18> MR18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_IMR  ------------------------------------
// SVD Line: 3985

//  <rtree> SFDITEM_REG__EXTI_IMR
//    <name> IMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010400) Interrupt mask register  (EXTI_IMR) </i>
//    <loc> ( (unsigned int)((EXTI_IMR >> 0) & 0xFFFFFFFF), ((EXTI_IMR = (EXTI_IMR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR0 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR1 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR2 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR3 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR4 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR5 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR6 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR7 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR8 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR9 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR10 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR11 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR12 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR13 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR14 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR15 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR16 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR17 </item>
//    <item> SFDITEM_FIELD__EXTI_IMR_MR18 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_EMR  --------------------------------
// SVD Line: 4111

unsigned int EXTI_EMR __AT (0x40010404);



// --------------------------------  Field Item: EXTI_EMR_MR0  ------------------------------------
// SVD Line: 4120

//  <item> SFDITEM_FIELD__EXTI_EMR_MR0
//    <name> MR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010404) Event Mask on line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.0..0> MR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR1  ------------------------------------
// SVD Line: 4126

//  <item> SFDITEM_FIELD__EXTI_EMR_MR1
//    <name> MR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010404) Event Mask on line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.1..1> MR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR2  ------------------------------------
// SVD Line: 4132

//  <item> SFDITEM_FIELD__EXTI_EMR_MR2
//    <name> MR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010404) Event Mask on line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.2..2> MR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR3  ------------------------------------
// SVD Line: 4138

//  <item> SFDITEM_FIELD__EXTI_EMR_MR3
//    <name> MR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010404) Event Mask on line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.3..3> MR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR4  ------------------------------------
// SVD Line: 4144

//  <item> SFDITEM_FIELD__EXTI_EMR_MR4
//    <name> MR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010404) Event Mask on line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.4..4> MR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR5  ------------------------------------
// SVD Line: 4150

//  <item> SFDITEM_FIELD__EXTI_EMR_MR5
//    <name> MR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010404) Event Mask on line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.5..5> MR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR6  ------------------------------------
// SVD Line: 4156

//  <item> SFDITEM_FIELD__EXTI_EMR_MR6
//    <name> MR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010404) Event Mask on line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.6..6> MR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR7  ------------------------------------
// SVD Line: 4162

//  <item> SFDITEM_FIELD__EXTI_EMR_MR7
//    <name> MR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010404) Event Mask on line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.7..7> MR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR8  ------------------------------------
// SVD Line: 4168

//  <item> SFDITEM_FIELD__EXTI_EMR_MR8
//    <name> MR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010404) Event Mask on line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.8..8> MR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR9  ------------------------------------
// SVD Line: 4174

//  <item> SFDITEM_FIELD__EXTI_EMR_MR9
//    <name> MR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010404) Event Mask on line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.9..9> MR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR10  -----------------------------------
// SVD Line: 4180

//  <item> SFDITEM_FIELD__EXTI_EMR_MR10
//    <name> MR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010404) Event Mask on line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.10..10> MR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR11  -----------------------------------
// SVD Line: 4186

//  <item> SFDITEM_FIELD__EXTI_EMR_MR11
//    <name> MR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010404) Event Mask on line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.11..11> MR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR12  -----------------------------------
// SVD Line: 4192

//  <item> SFDITEM_FIELD__EXTI_EMR_MR12
//    <name> MR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010404) Event Mask on line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.12..12> MR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR13  -----------------------------------
// SVD Line: 4198

//  <item> SFDITEM_FIELD__EXTI_EMR_MR13
//    <name> MR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010404) Event Mask on line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.13..13> MR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR14  -----------------------------------
// SVD Line: 4204

//  <item> SFDITEM_FIELD__EXTI_EMR_MR14
//    <name> MR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010404) Event Mask on line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.14..14> MR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR15  -----------------------------------
// SVD Line: 4210

//  <item> SFDITEM_FIELD__EXTI_EMR_MR15
//    <name> MR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010404) Event Mask on line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.15..15> MR15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR16  -----------------------------------
// SVD Line: 4216

//  <item> SFDITEM_FIELD__EXTI_EMR_MR16
//    <name> MR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010404) Event Mask on line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.16..16> MR16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR17  -----------------------------------
// SVD Line: 4222

//  <item> SFDITEM_FIELD__EXTI_EMR_MR17
//    <name> MR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010404) Event Mask on line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.17..17> MR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_EMR_MR18  -----------------------------------
// SVD Line: 4228

//  <item> SFDITEM_FIELD__EXTI_EMR_MR18
//    <name> MR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010404) Event Mask on line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_EMR ) </loc>
//      <o.18..18> MR18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_EMR  ------------------------------------
// SVD Line: 4111

//  <rtree> SFDITEM_REG__EXTI_EMR
//    <name> EMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010404) Event mask register (EXTI_EMR) </i>
//    <loc> ( (unsigned int)((EXTI_EMR >> 0) & 0xFFFFFFFF), ((EXTI_EMR = (EXTI_EMR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR0 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR1 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR2 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR3 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR4 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR5 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR6 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR7 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR8 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR9 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR10 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR11 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR12 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR13 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR14 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR15 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR16 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR17 </item>
//    <item> SFDITEM_FIELD__EXTI_EMR_MR18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_RTSR  --------------------------------
// SVD Line: 4236

unsigned int EXTI_RTSR __AT (0x40010408);



// --------------------------------  Field Item: EXTI_RTSR_TR0  -----------------------------------
// SVD Line: 4246

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR0
//    <name> TR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010408) Rising trigger event configuration of  line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.0..0> TR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR1  -----------------------------------
// SVD Line: 4253

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR1
//    <name> TR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010408) Rising trigger event configuration of  line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.1..1> TR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR2  -----------------------------------
// SVD Line: 4260

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR2
//    <name> TR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010408) Rising trigger event configuration of  line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.2..2> TR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR3  -----------------------------------
// SVD Line: 4267

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR3
//    <name> TR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010408) Rising trigger event configuration of  line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.3..3> TR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR4  -----------------------------------
// SVD Line: 4274

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR4
//    <name> TR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010408) Rising trigger event configuration of  line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.4..4> TR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR5  -----------------------------------
// SVD Line: 4281

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR5
//    <name> TR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010408) Rising trigger event configuration of  line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.5..5> TR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR6  -----------------------------------
// SVD Line: 4288

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR6
//    <name> TR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010408) Rising trigger event configuration of  line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.6..6> TR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR7  -----------------------------------
// SVD Line: 4295

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR7
//    <name> TR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010408) Rising trigger event configuration of  line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.7..7> TR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR8  -----------------------------------
// SVD Line: 4302

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR8
//    <name> TR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010408) Rising trigger event configuration of  line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.8..8> TR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_RTSR_TR9  -----------------------------------
// SVD Line: 4309

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR9
//    <name> TR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010408) Rising trigger event configuration of  line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.9..9> TR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR10  -----------------------------------
// SVD Line: 4316

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR10
//    <name> TR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010408) Rising trigger event configuration of  line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.10..10> TR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR11  -----------------------------------
// SVD Line: 4323

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR11
//    <name> TR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010408) Rising trigger event configuration of  line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.11..11> TR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR12  -----------------------------------
// SVD Line: 4330

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR12
//    <name> TR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010408) Rising trigger event configuration of  line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.12..12> TR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR13  -----------------------------------
// SVD Line: 4337

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR13
//    <name> TR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010408) Rising trigger event configuration of  line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.13..13> TR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR14  -----------------------------------
// SVD Line: 4344

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR14
//    <name> TR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010408) Rising trigger event configuration of  line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.14..14> TR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR15  -----------------------------------
// SVD Line: 4351

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR15
//    <name> TR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010408) Rising trigger event configuration of  line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.15..15> TR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR16  -----------------------------------
// SVD Line: 4358

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR16
//    <name> TR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010408) Rising trigger event configuration of  line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.16..16> TR16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR17  -----------------------------------
// SVD Line: 4365

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR17
//    <name> TR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010408) Rising trigger event configuration of  line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.17..17> TR17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_RTSR_TR18  -----------------------------------
// SVD Line: 4372

//  <item> SFDITEM_FIELD__EXTI_RTSR_TR18
//    <name> TR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010408) Rising trigger event configuration of  line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_RTSR ) </loc>
//      <o.18..18> TR18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_RTSR  -----------------------------------
// SVD Line: 4236

//  <rtree> SFDITEM_REG__EXTI_RTSR
//    <name> RTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010408) Rising Trigger selection register  (EXTI_RTSR) </i>
//    <loc> ( (unsigned int)((EXTI_RTSR >> 0) & 0xFFFFFFFF), ((EXTI_RTSR = (EXTI_RTSR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR0 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR1 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR2 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR3 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR4 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR5 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR6 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR7 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR8 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR9 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR10 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR11 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR12 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR13 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR14 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR15 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR16 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR17 </item>
//    <item> SFDITEM_FIELD__EXTI_RTSR_TR18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_FTSR  --------------------------------
// SVD Line: 4381

unsigned int EXTI_FTSR __AT (0x4001040C);



// --------------------------------  Field Item: EXTI_FTSR_TR0  -----------------------------------
// SVD Line: 4391

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR0
//    <name> TR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001040C) Falling trigger event configuration of  line 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.0..0> TR0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR1  -----------------------------------
// SVD Line: 4398

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR1
//    <name> TR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001040C) Falling trigger event configuration of  line 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.1..1> TR1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR2  -----------------------------------
// SVD Line: 4405

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR2
//    <name> TR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001040C) Falling trigger event configuration of  line 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.2..2> TR2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR3  -----------------------------------
// SVD Line: 4412

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR3
//    <name> TR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001040C) Falling trigger event configuration of  line 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.3..3> TR3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR4  -----------------------------------
// SVD Line: 4419

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR4
//    <name> TR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001040C) Falling trigger event configuration of  line 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.4..4> TR4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR5  -----------------------------------
// SVD Line: 4426

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR5
//    <name> TR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001040C) Falling trigger event configuration of  line 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.5..5> TR5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR6  -----------------------------------
// SVD Line: 4433

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR6
//    <name> TR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001040C) Falling trigger event configuration of  line 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.6..6> TR6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR7  -----------------------------------
// SVD Line: 4440

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR7
//    <name> TR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001040C) Falling trigger event configuration of  line 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.7..7> TR7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR8  -----------------------------------
// SVD Line: 4447

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR8
//    <name> TR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001040C) Falling trigger event configuration of  line 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.8..8> TR8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_FTSR_TR9  -----------------------------------
// SVD Line: 4454

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR9
//    <name> TR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001040C) Falling trigger event configuration of  line 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.9..9> TR9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR10  -----------------------------------
// SVD Line: 4461

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR10
//    <name> TR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001040C) Falling trigger event configuration of  line 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.10..10> TR10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR11  -----------------------------------
// SVD Line: 4468

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR11
//    <name> TR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001040C) Falling trigger event configuration of  line 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.11..11> TR11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR12  -----------------------------------
// SVD Line: 4475

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR12
//    <name> TR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001040C) Falling trigger event configuration of  line 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.12..12> TR12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR13  -----------------------------------
// SVD Line: 4482

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR13
//    <name> TR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001040C) Falling trigger event configuration of  line 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.13..13> TR13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR14  -----------------------------------
// SVD Line: 4489

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR14
//    <name> TR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001040C) Falling trigger event configuration of  line 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.14..14> TR14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR15  -----------------------------------
// SVD Line: 4496

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR15
//    <name> TR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001040C) Falling trigger event configuration of  line 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.15..15> TR15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR16  -----------------------------------
// SVD Line: 4503

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR16
//    <name> TR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001040C) Falling trigger event configuration of  line 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.16..16> TR16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR17  -----------------------------------
// SVD Line: 4510

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR17
//    <name> TR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4001040C) Falling trigger event configuration of  line 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.17..17> TR17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: EXTI_FTSR_TR18  -----------------------------------
// SVD Line: 4517

//  <item> SFDITEM_FIELD__EXTI_FTSR_TR18
//    <name> TR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4001040C) Falling trigger event configuration of  line 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_FTSR ) </loc>
//      <o.18..18> TR18
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: EXTI_FTSR  -----------------------------------
// SVD Line: 4381

//  <rtree> SFDITEM_REG__EXTI_FTSR
//    <name> FTSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001040C) Falling Trigger selection register  (EXTI_FTSR) </i>
//    <loc> ( (unsigned int)((EXTI_FTSR >> 0) & 0xFFFFFFFF), ((EXTI_FTSR = (EXTI_FTSR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR0 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR1 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR2 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR3 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR4 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR5 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR6 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR7 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR8 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR9 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR10 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR11 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR12 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR13 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR14 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR15 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR16 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR17 </item>
//    <item> SFDITEM_FIELD__EXTI_FTSR_TR18 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: EXTI_SWIER  -------------------------------
// SVD Line: 4526

unsigned int EXTI_SWIER __AT (0x40010410);



// ------------------------------  Field Item: EXTI_SWIER_SWIER0  ---------------------------------
// SVD Line: 4536

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER0
//    <name> SWIER0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010410) Software Interrupt on line  0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.0..0> SWIER0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER1  ---------------------------------
// SVD Line: 4543

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER1
//    <name> SWIER1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010410) Software Interrupt on line  1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.1..1> SWIER1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER2  ---------------------------------
// SVD Line: 4550

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER2
//    <name> SWIER2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010410) Software Interrupt on line  2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.2..2> SWIER2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER3  ---------------------------------
// SVD Line: 4557

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER3
//    <name> SWIER3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010410) Software Interrupt on line  3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.3..3> SWIER3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER4  ---------------------------------
// SVD Line: 4564

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER4
//    <name> SWIER4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010410) Software Interrupt on line  4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.4..4> SWIER4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER5  ---------------------------------
// SVD Line: 4571

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER5
//    <name> SWIER5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010410) Software Interrupt on line  5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.5..5> SWIER5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER6  ---------------------------------
// SVD Line: 4578

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER6
//    <name> SWIER6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010410) Software Interrupt on line  6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.6..6> SWIER6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER7  ---------------------------------
// SVD Line: 4585

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER7
//    <name> SWIER7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010410) Software Interrupt on line  7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.7..7> SWIER7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER8  ---------------------------------
// SVD Line: 4592

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER8
//    <name> SWIER8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010410) Software Interrupt on line  8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.8..8> SWIER8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: EXTI_SWIER_SWIER9  ---------------------------------
// SVD Line: 4599

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER9
//    <name> SWIER9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010410) Software Interrupt on line  9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.9..9> SWIER9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER10  ---------------------------------
// SVD Line: 4606

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER10
//    <name> SWIER10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010410) Software Interrupt on line  10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.10..10> SWIER10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER11  ---------------------------------
// SVD Line: 4613

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER11
//    <name> SWIER11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010410) Software Interrupt on line  11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.11..11> SWIER11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER12  ---------------------------------
// SVD Line: 4620

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER12
//    <name> SWIER12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010410) Software Interrupt on line  12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.12..12> SWIER12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER13  ---------------------------------
// SVD Line: 4627

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER13
//    <name> SWIER13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010410) Software Interrupt on line  13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.13..13> SWIER13
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER14  ---------------------------------
// SVD Line: 4634

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER14
//    <name> SWIER14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010410) Software Interrupt on line  14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.14..14> SWIER14
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER15  ---------------------------------
// SVD Line: 4641

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER15
//    <name> SWIER15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010410) Software Interrupt on line  15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.15..15> SWIER15
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER16  ---------------------------------
// SVD Line: 4648

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER16
//    <name> SWIER16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010410) Software Interrupt on line  16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.16..16> SWIER16
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER17  ---------------------------------
// SVD Line: 4655

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER17
//    <name> SWIER17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010410) Software Interrupt on line  17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.17..17> SWIER17
//    </check>
//  </item>
//  


// -----------------------------  Field Item: EXTI_SWIER_SWIER18  ---------------------------------
// SVD Line: 4662

//  <item> SFDITEM_FIELD__EXTI_SWIER_SWIER18
//    <name> SWIER18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010410) Software Interrupt on line  18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_SWIER ) </loc>
//      <o.18..18> SWIER18
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: EXTI_SWIER  -----------------------------------
// SVD Line: 4526

//  <rtree> SFDITEM_REG__EXTI_SWIER
//    <name> SWIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010410) Software interrupt event register  (EXTI_SWIER) </i>
//    <loc> ( (unsigned int)((EXTI_SWIER >> 0) & 0xFFFFFFFF), ((EXTI_SWIER = (EXTI_SWIER & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER0 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER1 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER2 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER3 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER4 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER5 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER6 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER7 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER8 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER9 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER10 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER11 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER12 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER13 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER14 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER15 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER16 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER17 </item>
//    <item> SFDITEM_FIELD__EXTI_SWIER_SWIER18 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: EXTI_PR  ---------------------------------
// SVD Line: 4671

unsigned int EXTI_PR __AT (0x40010414);



// ---------------------------------  Field Item: EXTI_PR_PR0  ------------------------------------
// SVD Line: 4680

//  <item> SFDITEM_FIELD__EXTI_PR_PR0
//    <name> PR0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40010414) Pending bit 0 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.0..0> PR0
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR1  ------------------------------------
// SVD Line: 4686

//  <item> SFDITEM_FIELD__EXTI_PR_PR1
//    <name> PR1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40010414) Pending bit 1 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.1..1> PR1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR2  ------------------------------------
// SVD Line: 4692

//  <item> SFDITEM_FIELD__EXTI_PR_PR2
//    <name> PR2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40010414) Pending bit 2 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.2..2> PR2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR3  ------------------------------------
// SVD Line: 4698

//  <item> SFDITEM_FIELD__EXTI_PR_PR3
//    <name> PR3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40010414) Pending bit 3 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.3..3> PR3
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR4  ------------------------------------
// SVD Line: 4704

//  <item> SFDITEM_FIELD__EXTI_PR_PR4
//    <name> PR4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40010414) Pending bit 4 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.4..4> PR4
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR5  ------------------------------------
// SVD Line: 4710

//  <item> SFDITEM_FIELD__EXTI_PR_PR5
//    <name> PR5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40010414) Pending bit 5 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.5..5> PR5
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR6  ------------------------------------
// SVD Line: 4716

//  <item> SFDITEM_FIELD__EXTI_PR_PR6
//    <name> PR6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40010414) Pending bit 6 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.6..6> PR6
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR7  ------------------------------------
// SVD Line: 4722

//  <item> SFDITEM_FIELD__EXTI_PR_PR7
//    <name> PR7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40010414) Pending bit 7 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.7..7> PR7
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR8  ------------------------------------
// SVD Line: 4728

//  <item> SFDITEM_FIELD__EXTI_PR_PR8
//    <name> PR8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40010414) Pending bit 8 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.8..8> PR8
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: EXTI_PR_PR9  ------------------------------------
// SVD Line: 4734

//  <item> SFDITEM_FIELD__EXTI_PR_PR9
//    <name> PR9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40010414) Pending bit 9 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.9..9> PR9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR10  ------------------------------------
// SVD Line: 4740

//  <item> SFDITEM_FIELD__EXTI_PR_PR10
//    <name> PR10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40010414) Pending bit 10 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.10..10> PR10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR11  ------------------------------------
// SVD Line: 4746

//  <item> SFDITEM_FIELD__EXTI_PR_PR11
//    <name> PR11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40010414) Pending bit 11 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.11..11> PR11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR12  ------------------------------------
// SVD Line: 4752

//  <item> SFDITEM_FIELD__EXTI_PR_PR12
//    <name> PR12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40010414) Pending bit 12 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.12..12> PR12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR13  ------------------------------------
// SVD Line: 4758

//  <item> SFDITEM_FIELD__EXTI_PR_PR13
//    <name> PR13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40010414) Pending bit 13 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.13..13> PR13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR14  ------------------------------------
// SVD Line: 4764

//  <item> SFDITEM_FIELD__EXTI_PR_PR14
//    <name> PR14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40010414) Pending bit 14 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.14..14> PR14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR15  ------------------------------------
// SVD Line: 4770

//  <item> SFDITEM_FIELD__EXTI_PR_PR15
//    <name> PR15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40010414) Pending bit 15 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.15..15> PR15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR16  ------------------------------------
// SVD Line: 4776

//  <item> SFDITEM_FIELD__EXTI_PR_PR16
//    <name> PR16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40010414) Pending bit 16 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.16..16> PR16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR17  ------------------------------------
// SVD Line: 4782

//  <item> SFDITEM_FIELD__EXTI_PR_PR17
//    <name> PR17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40010414) Pending bit 17 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.17..17> PR17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: EXTI_PR_PR18  ------------------------------------
// SVD Line: 4788

//  <item> SFDITEM_FIELD__EXTI_PR_PR18
//    <name> PR18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40010414) Pending bit 18 </i>
//    <check> 
//      <loc> ( (unsigned int) EXTI_PR ) </loc>
//      <o.18..18> PR18
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: EXTI_PR  ------------------------------------
// SVD Line: 4671

//  <rtree> SFDITEM_REG__EXTI_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40010414) Pending register (EXTI_PR) </i>
//    <loc> ( (unsigned int)((EXTI_PR >> 0) & 0xFFFFFFFF), ((EXTI_PR = (EXTI_PR & ~(0x7FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__EXTI_PR_PR0 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR1 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR2 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR3 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR4 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR5 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR6 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR7 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR8 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR9 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR10 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR11 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR12 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR13 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR14 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR15 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR16 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR17 </item>
//    <item> SFDITEM_FIELD__EXTI_PR_PR18 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: EXTI  -------------------------------------
// SVD Line: 3934

//  <view> EXTI
//    <name> EXTI </name>
//    <item> SFDITEM_REG__EXTI_IMR </item>
//    <item> SFDITEM_REG__EXTI_EMR </item>
//    <item> SFDITEM_REG__EXTI_RTSR </item>
//    <item> SFDITEM_REG__EXTI_FTSR </item>
//    <item> SFDITEM_REG__EXTI_SWIER </item>
//    <item> SFDITEM_REG__EXTI_PR </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA1_ISR  --------------------------------
// SVD Line: 4844

unsigned int DMA1_ISR __AT (0x40020000);



// --------------------------------  Field Item: DMA1_ISR_GIF1  -----------------------------------
// SVD Line: 4854

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF1
//    <name> GIF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020000) Channel 1 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.0..0> GIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF1  -----------------------------------
// SVD Line: 4861

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF1
//    <name> TCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020000) Channel 1 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.1..1> TCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF1  -----------------------------------
// SVD Line: 4868

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF1
//    <name> HTIF1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020000) Channel 1 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.2..2> HTIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF1  -----------------------------------
// SVD Line: 4875

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF1
//    <name> TEIF1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020000) Channel 1 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.3..3> TEIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF2  -----------------------------------
// SVD Line: 4882

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF2
//    <name> GIF2 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020000) Channel 2 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.4..4> GIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF2  -----------------------------------
// SVD Line: 4889

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF2
//    <name> TCIF2 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020000) Channel 2 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.5..5> TCIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF2  -----------------------------------
// SVD Line: 4896

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF2
//    <name> HTIF2 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020000) Channel 2 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.6..6> HTIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF2  -----------------------------------
// SVD Line: 4903

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF2
//    <name> TEIF2 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020000) Channel 2 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.7..7> TEIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF3  -----------------------------------
// SVD Line: 4910

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF3
//    <name> GIF3 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020000) Channel 3 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.8..8> GIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF3  -----------------------------------
// SVD Line: 4917

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF3
//    <name> TCIF3 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020000) Channel 3 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.9..9> TCIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF3  -----------------------------------
// SVD Line: 4924

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF3
//    <name> HTIF3 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020000) Channel 3 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.10..10> HTIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF3  -----------------------------------
// SVD Line: 4931

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF3
//    <name> TEIF3 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020000) Channel 3 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.11..11> TEIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF4  -----------------------------------
// SVD Line: 4938

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF4
//    <name> GIF4 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020000) Channel 4 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.12..12> GIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF4  -----------------------------------
// SVD Line: 4945

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF4
//    <name> TCIF4 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020000) Channel 4 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.13..13> TCIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF4  -----------------------------------
// SVD Line: 4952

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF4
//    <name> HTIF4 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020000) Channel 4 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.14..14> HTIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF4  -----------------------------------
// SVD Line: 4959

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF4
//    <name> TEIF4 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020000) Channel 4 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.15..15> TEIF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF5  -----------------------------------
// SVD Line: 4966

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF5
//    <name> GIF5 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40020000) Channel 5 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.16..16> GIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF5  -----------------------------------
// SVD Line: 4973

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF5
//    <name> TCIF5 </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40020000) Channel 5 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.17..17> TCIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF5  -----------------------------------
// SVD Line: 4980

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF5
//    <name> HTIF5 </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40020000) Channel 5 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.18..18> HTIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF5  -----------------------------------
// SVD Line: 4987

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF5
//    <name> TEIF5 </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40020000) Channel 5 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.19..19> TEIF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF6  -----------------------------------
// SVD Line: 4994

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF6
//    <name> GIF6 </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40020000) Channel 6 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.20..20> GIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF6  -----------------------------------
// SVD Line: 5001

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF6
//    <name> TCIF6 </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40020000) Channel 6 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.21..21> TCIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF6  -----------------------------------
// SVD Line: 5008

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF6
//    <name> HTIF6 </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40020000) Channel 6 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.22..22> HTIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF6  -----------------------------------
// SVD Line: 5015

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF6
//    <name> TEIF6 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40020000) Channel 6 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.23..23> TEIF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_ISR_GIF7  -----------------------------------
// SVD Line: 5022

//  <item> SFDITEM_FIELD__DMA1_ISR_GIF7
//    <name> GIF7 </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x40020000) Channel 7 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.24..24> GIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TCIF7  -----------------------------------
// SVD Line: 5029

//  <item> SFDITEM_FIELD__DMA1_ISR_TCIF7
//    <name> TCIF7 </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40020000) Channel 7 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.25..25> TCIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_HTIF7  -----------------------------------
// SVD Line: 5036

//  <item> SFDITEM_FIELD__DMA1_ISR_HTIF7
//    <name> HTIF7 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40020000) Channel 7 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.26..26> HTIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_ISR_TEIF7  -----------------------------------
// SVD Line: 5043

//  <item> SFDITEM_FIELD__DMA1_ISR_TEIF7
//    <name> TEIF7 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40020000) Channel 7 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_ISR ) </loc>
//      <o.27..27> TEIF7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_ISR  ------------------------------------
// SVD Line: 4844

//  <rtree> SFDITEM_REG__DMA1_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020000) DMA interrupt status register  (DMA_ISR) </i>
//    <loc> ( (unsigned int)((DMA1_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_GIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TCIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_HTIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_ISR_TEIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_IFCR  --------------------------------
// SVD Line: 5052

unsigned int DMA1_IFCR __AT (0x40020004);



// -------------------------------  Field Item: DMA1_IFCR_CGIF1  ----------------------------------
// SVD Line: 5062

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF1
//    <name> CGIF1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020004) Channel 1 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.0..0> CGIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF2  ----------------------------------
// SVD Line: 5069

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF2
//    <name> CGIF2 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020004) Channel 2 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.4..4> CGIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF3  ----------------------------------
// SVD Line: 5076

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF3
//    <name> CGIF3 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020004) Channel 3 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.8..8> CGIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF4  ----------------------------------
// SVD Line: 5083

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF4
//    <name> CGIF4 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40020004) Channel 4 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.12..12> CGIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF5  ----------------------------------
// SVD Line: 5090

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF5
//    <name> CGIF5 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40020004) Channel 5 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.16..16> CGIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF6  ----------------------------------
// SVD Line: 5097

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF6
//    <name> CGIF6 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40020004) Channel 6 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.20..20> CGIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_IFCR_CGIF7  ----------------------------------
// SVD Line: 5104

//  <item> SFDITEM_FIELD__DMA1_IFCR_CGIF7
//    <name> CGIF7 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40020004) Channel 7 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.24..24> CGIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF1  ----------------------------------
// SVD Line: 5111

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF1
//    <name> CTCIF1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020004) Channel 1 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.1..1> CTCIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF2  ----------------------------------
// SVD Line: 5118

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF2
//    <name> CTCIF2 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020004) Channel 2 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.5..5> CTCIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF3  ----------------------------------
// SVD Line: 5125

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF3
//    <name> CTCIF3 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020004) Channel 3 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.9..9> CTCIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF4  ----------------------------------
// SVD Line: 5132

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF4
//    <name> CTCIF4 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40020004) Channel 4 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.13..13> CTCIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF5  ----------------------------------
// SVD Line: 5139

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF5
//    <name> CTCIF5 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40020004) Channel 5 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.17..17> CTCIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF6  ----------------------------------
// SVD Line: 5146

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF6
//    <name> CTCIF6 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40020004) Channel 6 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.21..21> CTCIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTCIF7  ----------------------------------
// SVD Line: 5153

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF7
//    <name> CTCIF7 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40020004) Channel 7 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.25..25> CTCIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF1  ----------------------------------
// SVD Line: 5160

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF1
//    <name> CHTIF1 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020004) Channel 1 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.2..2> CHTIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF2  ----------------------------------
// SVD Line: 5167

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF2
//    <name> CHTIF2 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020004) Channel 2 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.6..6> CHTIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF3  ----------------------------------
// SVD Line: 5174

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF3
//    <name> CHTIF3 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020004) Channel 3 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.10..10> CHTIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF4  ----------------------------------
// SVD Line: 5181

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF4
//    <name> CHTIF4 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40020004) Channel 4 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.14..14> CHTIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF5  ----------------------------------
// SVD Line: 5188

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF5
//    <name> CHTIF5 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40020004) Channel 5 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.18..18> CHTIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF6  ----------------------------------
// SVD Line: 5195

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF6
//    <name> CHTIF6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40020004) Channel 6 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.22..22> CHTIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CHTIF7  ----------------------------------
// SVD Line: 5202

//  <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF7
//    <name> CHTIF7 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40020004) Channel 7 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.26..26> CHTIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF1  ----------------------------------
// SVD Line: 5209

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF1
//    <name> CTEIF1 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020004) Channel 1 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.3..3> CTEIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF2  ----------------------------------
// SVD Line: 5216

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF2
//    <name> CTEIF2 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020004) Channel 2 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.7..7> CTEIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF3  ----------------------------------
// SVD Line: 5223

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF3
//    <name> CTEIF3 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020004) Channel 3 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.11..11> CTEIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF4  ----------------------------------
// SVD Line: 5230

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF4
//    <name> CTEIF4 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40020004) Channel 4 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.15..15> CTEIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF5  ----------------------------------
// SVD Line: 5237

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF5
//    <name> CTEIF5 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40020004) Channel 5 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.19..19> CTEIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF6  ----------------------------------
// SVD Line: 5244

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF6
//    <name> CTEIF6 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40020004) Channel 6 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.23..23> CTEIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA1_IFCR_CTEIF7  ----------------------------------
// SVD Line: 5251

//  <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF7
//    <name> CTEIF7 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40020004) Channel 7 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_IFCR ) </loc>
//      <o.27..27> CTEIF7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_IFCR  -----------------------------------
// SVD Line: 5052

//  <rtree> SFDITEM_REG__DMA1_IFCR
//    <name> IFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020004) DMA interrupt flag clear register  (DMA_IFCR) </i>
//    <loc> ( (unsigned int)((DMA1_IFCR >> 0) & 0xFFFFFFFF), ((DMA1_IFCR = (DMA1_IFCR & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CGIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTCIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CHTIF7 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF1 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF2 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF3 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF4 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF5 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF6 </item>
//    <item> SFDITEM_FIELD__DMA1_IFCR_CTEIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR1  --------------------------------
// SVD Line: 5260

unsigned int DMA1_CCR1 __AT (0x40020008);



// --------------------------------  Field Item: DMA1_CCR1_EN  ------------------------------------
// SVD Line: 5270

//  <item> SFDITEM_FIELD__DMA1_CCR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020008) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_TCIE  -----------------------------------
// SVD Line: 5276

//  <item> SFDITEM_FIELD__DMA1_CCR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020008) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_HTIE  -----------------------------------
// SVD Line: 5283

//  <item> SFDITEM_FIELD__DMA1_CCR1_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020008) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_TEIE  -----------------------------------
// SVD Line: 5290

//  <item> SFDITEM_FIELD__DMA1_CCR1_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020008) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR1_DIR  -----------------------------------
// SVD Line: 5297

//  <item> SFDITEM_FIELD__DMA1_CCR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020008) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_CIRC  -----------------------------------
// SVD Line: 5303

//  <item> SFDITEM_FIELD__DMA1_CCR1_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020008) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_PINC  -----------------------------------
// SVD Line: 5309

//  <item> SFDITEM_FIELD__DMA1_CCR1_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020008) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_MINC  -----------------------------------
// SVD Line: 5315

//  <item> SFDITEM_FIELD__DMA1_CCR1_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020008) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_PSIZE  ----------------------------------
// SVD Line: 5321

//  <item> SFDITEM_FIELD__DMA1_CCR1_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020008) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 8) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR1_MSIZE  ----------------------------------
// SVD Line: 5327

//  <item> SFDITEM_FIELD__DMA1_CCR1_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020008) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 10) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR1_PL  ------------------------------------
// SVD Line: 5333

//  <item> SFDITEM_FIELD__DMA1_CCR1_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020008) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR1 >> 12) & 0x3), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR1_MEM2MEM  ---------------------------------
// SVD Line: 5339

//  <item> SFDITEM_FIELD__DMA1_CCR1_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020008) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR1 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR1  -----------------------------------
// SVD Line: 5260

//  <rtree> SFDITEM_REG__DMA1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020008) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR1 >> 0) & 0xFFFFFFFF), ((DMA1_CCR1 = (DMA1_CCR1 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR1_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR1_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR1  -------------------------------
// SVD Line: 5347

unsigned int DMA1_CNDTR1 __AT (0x4002000C);



// -------------------------------  Field Item: DMA1_CNDTR1_NDT  ----------------------------------
// SVD Line: 5357

//  <item> SFDITEM_FIELD__DMA1_CNDTR1_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002000C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR1 >> 0) & 0xFFFF), ((DMA1_CNDTR1 = (DMA1_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR1  ----------------------------------
// SVD Line: 5347

//  <rtree> SFDITEM_REG__DMA1_CNDTR1
//    <name> CNDTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002000C) DMA channel 1 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR1 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR1 = (DMA1_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR1_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR1  -------------------------------
// SVD Line: 5365

unsigned int DMA1_CPAR1 __AT (0x40020010);



// --------------------------------  Field Item: DMA1_CPAR1_PA  -----------------------------------
// SVD Line: 5375

//  <item> SFDITEM_FIELD__DMA1_CPAR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR1 = (DMA1_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR1  -----------------------------------
// SVD Line: 5365

//  <rtree> SFDITEM_REG__DMA1_CPAR1
//    <name> CPAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020010) DMA channel 1 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR1 = (DMA1_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR1  -------------------------------
// SVD Line: 5383

unsigned int DMA1_CMAR1 __AT (0x40020014);



// --------------------------------  Field Item: DMA1_CMAR1_MA  -----------------------------------
// SVD Line: 5393

//  <item> SFDITEM_FIELD__DMA1_CMAR1_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR1 = (DMA1_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR1  -----------------------------------
// SVD Line: 5383

//  <rtree> SFDITEM_REG__DMA1_CMAR1
//    <name> CMAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020014) DMA channel 1 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR1 = (DMA1_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR1_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR2  --------------------------------
// SVD Line: 5401

unsigned int DMA1_CCR2 __AT (0x4002001C);



// --------------------------------  Field Item: DMA1_CCR2_EN  ------------------------------------
// SVD Line: 5411

//  <item> SFDITEM_FIELD__DMA1_CCR2_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002001C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_TCIE  -----------------------------------
// SVD Line: 5417

//  <item> SFDITEM_FIELD__DMA1_CCR2_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002001C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_HTIE  -----------------------------------
// SVD Line: 5424

//  <item> SFDITEM_FIELD__DMA1_CCR2_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002001C) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_TEIE  -----------------------------------
// SVD Line: 5431

//  <item> SFDITEM_FIELD__DMA1_CCR2_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002001C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR2_DIR  -----------------------------------
// SVD Line: 5438

//  <item> SFDITEM_FIELD__DMA1_CCR2_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002001C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_CIRC  -----------------------------------
// SVD Line: 5444

//  <item> SFDITEM_FIELD__DMA1_CCR2_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002001C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_PINC  -----------------------------------
// SVD Line: 5450

//  <item> SFDITEM_FIELD__DMA1_CCR2_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002001C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_MINC  -----------------------------------
// SVD Line: 5456

//  <item> SFDITEM_FIELD__DMA1_CCR2_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002001C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_PSIZE  ----------------------------------
// SVD Line: 5462

//  <item> SFDITEM_FIELD__DMA1_CCR2_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002001C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 8) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR2_MSIZE  ----------------------------------
// SVD Line: 5468

//  <item> SFDITEM_FIELD__DMA1_CCR2_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002001C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 10) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR2_PL  ------------------------------------
// SVD Line: 5474

//  <item> SFDITEM_FIELD__DMA1_CCR2_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002001C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR2 >> 12) & 0x3), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR2_MEM2MEM  ---------------------------------
// SVD Line: 5480

//  <item> SFDITEM_FIELD__DMA1_CCR2_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002001C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR2 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR2  -----------------------------------
// SVD Line: 5401

//  <rtree> SFDITEM_REG__DMA1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002001C) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR2 >> 0) & 0xFFFFFFFF), ((DMA1_CCR2 = (DMA1_CCR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR2_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR2_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR2  -------------------------------
// SVD Line: 5488

unsigned int DMA1_CNDTR2 __AT (0x40020020);



// -------------------------------  Field Item: DMA1_CNDTR2_NDT  ----------------------------------
// SVD Line: 5498

//  <item> SFDITEM_FIELD__DMA1_CNDTR2_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020020) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR2 >> 0) & 0xFFFF), ((DMA1_CNDTR2 = (DMA1_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR2  ----------------------------------
// SVD Line: 5488

//  <rtree> SFDITEM_REG__DMA1_CNDTR2
//    <name> CNDTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020020) DMA channel 2 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR2 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR2 = (DMA1_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR2_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR2  -------------------------------
// SVD Line: 5506

unsigned int DMA1_CPAR2 __AT (0x40020024);



// --------------------------------  Field Item: DMA1_CPAR2_PA  -----------------------------------
// SVD Line: 5516

//  <item> SFDITEM_FIELD__DMA1_CPAR2_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR2 = (DMA1_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR2  -----------------------------------
// SVD Line: 5506

//  <rtree> SFDITEM_REG__DMA1_CPAR2
//    <name> CPAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020024) DMA channel 2 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR2 = (DMA1_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR2_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR2  -------------------------------
// SVD Line: 5524

unsigned int DMA1_CMAR2 __AT (0x40020028);



// --------------------------------  Field Item: DMA1_CMAR2_MA  -----------------------------------
// SVD Line: 5534

//  <item> SFDITEM_FIELD__DMA1_CMAR2_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR2 = (DMA1_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR2  -----------------------------------
// SVD Line: 5524

//  <rtree> SFDITEM_REG__DMA1_CMAR2
//    <name> CMAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020028) DMA channel 2 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR2 = (DMA1_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR2_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR3  --------------------------------
// SVD Line: 5542

unsigned int DMA1_CCR3 __AT (0x40020030);



// --------------------------------  Field Item: DMA1_CCR3_EN  ------------------------------------
// SVD Line: 5552

//  <item> SFDITEM_FIELD__DMA1_CCR3_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020030) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_TCIE  -----------------------------------
// SVD Line: 5558

//  <item> SFDITEM_FIELD__DMA1_CCR3_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020030) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_HTIE  -----------------------------------
// SVD Line: 5565

//  <item> SFDITEM_FIELD__DMA1_CCR3_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020030) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_TEIE  -----------------------------------
// SVD Line: 5572

//  <item> SFDITEM_FIELD__DMA1_CCR3_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020030) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR3_DIR  -----------------------------------
// SVD Line: 5579

//  <item> SFDITEM_FIELD__DMA1_CCR3_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020030) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_CIRC  -----------------------------------
// SVD Line: 5585

//  <item> SFDITEM_FIELD__DMA1_CCR3_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020030) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_PINC  -----------------------------------
// SVD Line: 5591

//  <item> SFDITEM_FIELD__DMA1_CCR3_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020030) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_MINC  -----------------------------------
// SVD Line: 5597

//  <item> SFDITEM_FIELD__DMA1_CCR3_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020030) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_PSIZE  ----------------------------------
// SVD Line: 5603

//  <item> SFDITEM_FIELD__DMA1_CCR3_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020030) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 8) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR3_MSIZE  ----------------------------------
// SVD Line: 5609

//  <item> SFDITEM_FIELD__DMA1_CCR3_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020030) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 10) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR3_PL  ------------------------------------
// SVD Line: 5615

//  <item> SFDITEM_FIELD__DMA1_CCR3_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020030) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR3 >> 12) & 0x3), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR3_MEM2MEM  ---------------------------------
// SVD Line: 5621

//  <item> SFDITEM_FIELD__DMA1_CCR3_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020030) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR3 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR3  -----------------------------------
// SVD Line: 5542

//  <rtree> SFDITEM_REG__DMA1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020030) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR3 >> 0) & 0xFFFFFFFF), ((DMA1_CCR3 = (DMA1_CCR3 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR3_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR3_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR3  -------------------------------
// SVD Line: 5629

unsigned int DMA1_CNDTR3 __AT (0x40020034);



// -------------------------------  Field Item: DMA1_CNDTR3_NDT  ----------------------------------
// SVD Line: 5639

//  <item> SFDITEM_FIELD__DMA1_CNDTR3_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020034) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR3 >> 0) & 0xFFFF), ((DMA1_CNDTR3 = (DMA1_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR3  ----------------------------------
// SVD Line: 5629

//  <rtree> SFDITEM_REG__DMA1_CNDTR3
//    <name> CNDTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020034) DMA channel 3 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR3 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR3 = (DMA1_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR3_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR3  -------------------------------
// SVD Line: 5647

unsigned int DMA1_CPAR3 __AT (0x40020038);



// --------------------------------  Field Item: DMA1_CPAR3_PA  -----------------------------------
// SVD Line: 5657

//  <item> SFDITEM_FIELD__DMA1_CPAR3_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR3 = (DMA1_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR3  -----------------------------------
// SVD Line: 5647

//  <rtree> SFDITEM_REG__DMA1_CPAR3
//    <name> CPAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020038) DMA channel 3 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR3 = (DMA1_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR3_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR3  -------------------------------
// SVD Line: 5665

unsigned int DMA1_CMAR3 __AT (0x4002003C);



// --------------------------------  Field Item: DMA1_CMAR3_MA  -----------------------------------
// SVD Line: 5675

//  <item> SFDITEM_FIELD__DMA1_CMAR3_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR3 = (DMA1_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR3  -----------------------------------
// SVD Line: 5665

//  <rtree> SFDITEM_REG__DMA1_CMAR3
//    <name> CMAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002003C) DMA channel 3 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR3 = (DMA1_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR3_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR4  --------------------------------
// SVD Line: 5683

unsigned int DMA1_CCR4 __AT (0x40020044);



// --------------------------------  Field Item: DMA1_CCR4_EN  ------------------------------------
// SVD Line: 5693

//  <item> SFDITEM_FIELD__DMA1_CCR4_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020044) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_TCIE  -----------------------------------
// SVD Line: 5699

//  <item> SFDITEM_FIELD__DMA1_CCR4_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020044) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_HTIE  -----------------------------------
// SVD Line: 5706

//  <item> SFDITEM_FIELD__DMA1_CCR4_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020044) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_TEIE  -----------------------------------
// SVD Line: 5713

//  <item> SFDITEM_FIELD__DMA1_CCR4_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020044) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR4_DIR  -----------------------------------
// SVD Line: 5720

//  <item> SFDITEM_FIELD__DMA1_CCR4_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020044) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_CIRC  -----------------------------------
// SVD Line: 5726

//  <item> SFDITEM_FIELD__DMA1_CCR4_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020044) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_PINC  -----------------------------------
// SVD Line: 5732

//  <item> SFDITEM_FIELD__DMA1_CCR4_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020044) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_MINC  -----------------------------------
// SVD Line: 5738

//  <item> SFDITEM_FIELD__DMA1_CCR4_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020044) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_PSIZE  ----------------------------------
// SVD Line: 5744

//  <item> SFDITEM_FIELD__DMA1_CCR4_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020044) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 8) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR4_MSIZE  ----------------------------------
// SVD Line: 5750

//  <item> SFDITEM_FIELD__DMA1_CCR4_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020044) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 10) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR4_PL  ------------------------------------
// SVD Line: 5756

//  <item> SFDITEM_FIELD__DMA1_CCR4_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020044) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR4 >> 12) & 0x3), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR4_MEM2MEM  ---------------------------------
// SVD Line: 5762

//  <item> SFDITEM_FIELD__DMA1_CCR4_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020044) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR4 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR4  -----------------------------------
// SVD Line: 5683

//  <rtree> SFDITEM_REG__DMA1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020044) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR4 >> 0) & 0xFFFFFFFF), ((DMA1_CCR4 = (DMA1_CCR4 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR4_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR4_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR4  -------------------------------
// SVD Line: 5770

unsigned int DMA1_CNDTR4 __AT (0x40020048);



// -------------------------------  Field Item: DMA1_CNDTR4_NDT  ----------------------------------
// SVD Line: 5780

//  <item> SFDITEM_FIELD__DMA1_CNDTR4_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020048) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR4 >> 0) & 0xFFFF), ((DMA1_CNDTR4 = (DMA1_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR4  ----------------------------------
// SVD Line: 5770

//  <rtree> SFDITEM_REG__DMA1_CNDTR4
//    <name> CNDTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020048) DMA channel 4 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR4 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR4 = (DMA1_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR4_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR4  -------------------------------
// SVD Line: 5788

unsigned int DMA1_CPAR4 __AT (0x4002004C);



// --------------------------------  Field Item: DMA1_CPAR4_PA  -----------------------------------
// SVD Line: 5798

//  <item> SFDITEM_FIELD__DMA1_CPAR4_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002004C) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR4 = (DMA1_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR4  -----------------------------------
// SVD Line: 5788

//  <rtree> SFDITEM_REG__DMA1_CPAR4
//    <name> CPAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002004C) DMA channel 4 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR4 = (DMA1_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR4_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR4  -------------------------------
// SVD Line: 5806

unsigned int DMA1_CMAR4 __AT (0x40020050);



// --------------------------------  Field Item: DMA1_CMAR4_MA  -----------------------------------
// SVD Line: 5816

//  <item> SFDITEM_FIELD__DMA1_CMAR4_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR4 = (DMA1_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR4  -----------------------------------
// SVD Line: 5806

//  <rtree> SFDITEM_REG__DMA1_CMAR4
//    <name> CMAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020050) DMA channel 4 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR4 = (DMA1_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR4_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR5  --------------------------------
// SVD Line: 5824

unsigned int DMA1_CCR5 __AT (0x40020058);



// --------------------------------  Field Item: DMA1_CCR5_EN  ------------------------------------
// SVD Line: 5834

//  <item> SFDITEM_FIELD__DMA1_CCR5_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020058) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_TCIE  -----------------------------------
// SVD Line: 5840

//  <item> SFDITEM_FIELD__DMA1_CCR5_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020058) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_HTIE  -----------------------------------
// SVD Line: 5847

//  <item> SFDITEM_FIELD__DMA1_CCR5_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020058) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_TEIE  -----------------------------------
// SVD Line: 5854

//  <item> SFDITEM_FIELD__DMA1_CCR5_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020058) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR5_DIR  -----------------------------------
// SVD Line: 5861

//  <item> SFDITEM_FIELD__DMA1_CCR5_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020058) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_CIRC  -----------------------------------
// SVD Line: 5867

//  <item> SFDITEM_FIELD__DMA1_CCR5_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020058) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_PINC  -----------------------------------
// SVD Line: 5873

//  <item> SFDITEM_FIELD__DMA1_CCR5_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020058) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_MINC  -----------------------------------
// SVD Line: 5879

//  <item> SFDITEM_FIELD__DMA1_CCR5_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020058) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_PSIZE  ----------------------------------
// SVD Line: 5885

//  <item> SFDITEM_FIELD__DMA1_CCR5_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020058) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 8) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR5_MSIZE  ----------------------------------
// SVD Line: 5891

//  <item> SFDITEM_FIELD__DMA1_CCR5_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020058) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 10) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR5_PL  ------------------------------------
// SVD Line: 5897

//  <item> SFDITEM_FIELD__DMA1_CCR5_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020058) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR5 >> 12) & 0x3), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR5_MEM2MEM  ---------------------------------
// SVD Line: 5903

//  <item> SFDITEM_FIELD__DMA1_CCR5_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020058) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR5 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR5  -----------------------------------
// SVD Line: 5824

//  <rtree> SFDITEM_REG__DMA1_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020058) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR5 >> 0) & 0xFFFFFFFF), ((DMA1_CCR5 = (DMA1_CCR5 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR5_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR5_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR5  -------------------------------
// SVD Line: 5911

unsigned int DMA1_CNDTR5 __AT (0x4002005C);



// -------------------------------  Field Item: DMA1_CNDTR5_NDT  ----------------------------------
// SVD Line: 5921

//  <item> SFDITEM_FIELD__DMA1_CNDTR5_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002005C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR5 >> 0) & 0xFFFF), ((DMA1_CNDTR5 = (DMA1_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR5  ----------------------------------
// SVD Line: 5911

//  <rtree> SFDITEM_REG__DMA1_CNDTR5
//    <name> CNDTR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002005C) DMA channel 5 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR5 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR5 = (DMA1_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR5_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR5  -------------------------------
// SVD Line: 5929

unsigned int DMA1_CPAR5 __AT (0x40020060);



// --------------------------------  Field Item: DMA1_CPAR5_PA  -----------------------------------
// SVD Line: 5939

//  <item> SFDITEM_FIELD__DMA1_CPAR5_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR5 = (DMA1_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR5  -----------------------------------
// SVD Line: 5929

//  <rtree> SFDITEM_REG__DMA1_CPAR5
//    <name> CPAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020060) DMA channel 5 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR5 = (DMA1_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR5_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR5  -------------------------------
// SVD Line: 5947

unsigned int DMA1_CMAR5 __AT (0x40020064);



// --------------------------------  Field Item: DMA1_CMAR5_MA  -----------------------------------
// SVD Line: 5957

//  <item> SFDITEM_FIELD__DMA1_CMAR5_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR5 = (DMA1_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR5  -----------------------------------
// SVD Line: 5947

//  <rtree> SFDITEM_REG__DMA1_CMAR5
//    <name> CMAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020064) DMA channel 5 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR5 = (DMA1_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR5_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR6  --------------------------------
// SVD Line: 5965

unsigned int DMA1_CCR6 __AT (0x4002006C);



// --------------------------------  Field Item: DMA1_CCR6_EN  ------------------------------------
// SVD Line: 5975

//  <item> SFDITEM_FIELD__DMA1_CCR6_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002006C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_TCIE  -----------------------------------
// SVD Line: 5981

//  <item> SFDITEM_FIELD__DMA1_CCR6_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002006C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_HTIE  -----------------------------------
// SVD Line: 5988

//  <item> SFDITEM_FIELD__DMA1_CCR6_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002006C) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_TEIE  -----------------------------------
// SVD Line: 5995

//  <item> SFDITEM_FIELD__DMA1_CCR6_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002006C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR6_DIR  -----------------------------------
// SVD Line: 6002

//  <item> SFDITEM_FIELD__DMA1_CCR6_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002006C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_CIRC  -----------------------------------
// SVD Line: 6008

//  <item> SFDITEM_FIELD__DMA1_CCR6_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002006C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_PINC  -----------------------------------
// SVD Line: 6014

//  <item> SFDITEM_FIELD__DMA1_CCR6_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002006C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_MINC  -----------------------------------
// SVD Line: 6020

//  <item> SFDITEM_FIELD__DMA1_CCR6_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002006C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_PSIZE  ----------------------------------
// SVD Line: 6026

//  <item> SFDITEM_FIELD__DMA1_CCR6_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002006C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 8) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR6_MSIZE  ----------------------------------
// SVD Line: 6032

//  <item> SFDITEM_FIELD__DMA1_CCR6_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002006C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 10) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR6_PL  ------------------------------------
// SVD Line: 6038

//  <item> SFDITEM_FIELD__DMA1_CCR6_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002006C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR6 >> 12) & 0x3), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR6_MEM2MEM  ---------------------------------
// SVD Line: 6044

//  <item> SFDITEM_FIELD__DMA1_CCR6_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002006C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR6 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR6  -----------------------------------
// SVD Line: 5965

//  <rtree> SFDITEM_REG__DMA1_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002006C) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR6 >> 0) & 0xFFFFFFFF), ((DMA1_CCR6 = (DMA1_CCR6 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR6_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR6_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR6  -------------------------------
// SVD Line: 6052

unsigned int DMA1_CNDTR6 __AT (0x40020070);



// -------------------------------  Field Item: DMA1_CNDTR6_NDT  ----------------------------------
// SVD Line: 6062

//  <item> SFDITEM_FIELD__DMA1_CNDTR6_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020070) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR6 >> 0) & 0xFFFF), ((DMA1_CNDTR6 = (DMA1_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR6  ----------------------------------
// SVD Line: 6052

//  <rtree> SFDITEM_REG__DMA1_CNDTR6
//    <name> CNDTR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020070) DMA channel 6 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR6 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR6 = (DMA1_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR6_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR6  -------------------------------
// SVD Line: 6070

unsigned int DMA1_CPAR6 __AT (0x40020074);



// --------------------------------  Field Item: DMA1_CPAR6_PA  -----------------------------------
// SVD Line: 6080

//  <item> SFDITEM_FIELD__DMA1_CPAR6_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR6 = (DMA1_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR6  -----------------------------------
// SVD Line: 6070

//  <rtree> SFDITEM_REG__DMA1_CPAR6
//    <name> CPAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020074) DMA channel 6 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR6 = (DMA1_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR6_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR6  -------------------------------
// SVD Line: 6088

unsigned int DMA1_CMAR6 __AT (0x40020078);



// --------------------------------  Field Item: DMA1_CMAR6_MA  -----------------------------------
// SVD Line: 6098

//  <item> SFDITEM_FIELD__DMA1_CMAR6_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020078) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR6 = (DMA1_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR6  -----------------------------------
// SVD Line: 6088

//  <rtree> SFDITEM_REG__DMA1_CMAR6
//    <name> CMAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020078) DMA channel 6 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR6 = (DMA1_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR6_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CCR7  --------------------------------
// SVD Line: 6106

unsigned int DMA1_CCR7 __AT (0x40020080);



// --------------------------------  Field Item: DMA1_CCR7_EN  ------------------------------------
// SVD Line: 6116

//  <item> SFDITEM_FIELD__DMA1_CCR7_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020080) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_TCIE  -----------------------------------
// SVD Line: 6122

//  <item> SFDITEM_FIELD__DMA1_CCR7_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020080) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_HTIE  -----------------------------------
// SVD Line: 6129

//  <item> SFDITEM_FIELD__DMA1_CCR7_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020080) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_TEIE  -----------------------------------
// SVD Line: 6136

//  <item> SFDITEM_FIELD__DMA1_CCR7_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020080) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR7_DIR  -----------------------------------
// SVD Line: 6143

//  <item> SFDITEM_FIELD__DMA1_CCR7_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020080) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_CIRC  -----------------------------------
// SVD Line: 6149

//  <item> SFDITEM_FIELD__DMA1_CCR7_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020080) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_PINC  -----------------------------------
// SVD Line: 6155

//  <item> SFDITEM_FIELD__DMA1_CCR7_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020080) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_MINC  -----------------------------------
// SVD Line: 6161

//  <item> SFDITEM_FIELD__DMA1_CCR7_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020080) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_PSIZE  ----------------------------------
// SVD Line: 6167

//  <item> SFDITEM_FIELD__DMA1_CCR7_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020080) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 8) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA1_CCR7_MSIZE  ----------------------------------
// SVD Line: 6173

//  <item> SFDITEM_FIELD__DMA1_CCR7_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020080) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 10) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA1_CCR7_PL  ------------------------------------
// SVD Line: 6179

//  <item> SFDITEM_FIELD__DMA1_CCR7_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020080) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA1_CCR7 >> 12) & 0x3), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA1_CCR7_MEM2MEM  ---------------------------------
// SVD Line: 6185

//  <item> SFDITEM_FIELD__DMA1_CCR7_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020080) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA1_CCR7 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA1_CCR7  -----------------------------------
// SVD Line: 6106

//  <rtree> SFDITEM_REG__DMA1_CCR7
//    <name> CCR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020080) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA1_CCR7 >> 0) & 0xFFFFFFFF), ((DMA1_CCR7 = (DMA1_CCR7 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CCR7_EN </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_TCIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_HTIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_TEIE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_DIR </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_CIRC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MINC </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_PL </item>
//    <item> SFDITEM_FIELD__DMA1_CCR7_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA1_CNDTR7  -------------------------------
// SVD Line: 6193

unsigned int DMA1_CNDTR7 __AT (0x40020084);



// -------------------------------  Field Item: DMA1_CNDTR7_NDT  ----------------------------------
// SVD Line: 6203

//  <item> SFDITEM_FIELD__DMA1_CNDTR7_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020084) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA1_CNDTR7 >> 0) & 0xFFFF), ((DMA1_CNDTR7 = (DMA1_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CNDTR7  ----------------------------------
// SVD Line: 6193

//  <rtree> SFDITEM_REG__DMA1_CNDTR7
//    <name> CNDTR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020084) DMA channel 7 number of data  register </i>
//    <loc> ( (unsigned int)((DMA1_CNDTR7 >> 0) & 0xFFFFFFFF), ((DMA1_CNDTR7 = (DMA1_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CNDTR7_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CPAR7  -------------------------------
// SVD Line: 6211

unsigned int DMA1_CPAR7 __AT (0x40020088);



// --------------------------------  Field Item: DMA1_CPAR7_PA  -----------------------------------
// SVD Line: 6221

//  <item> SFDITEM_FIELD__DMA1_CPAR7_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020088) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR7 = (DMA1_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CPAR7  -----------------------------------
// SVD Line: 6211

//  <rtree> SFDITEM_REG__DMA1_CPAR7
//    <name> CPAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020088) DMA channel 7 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA1_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CPAR7 = (DMA1_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CPAR7_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA1_CMAR7  -------------------------------
// SVD Line: 6229

unsigned int DMA1_CMAR7 __AT (0x4002008C);



// --------------------------------  Field Item: DMA1_CMAR7_MA  -----------------------------------
// SVD Line: 6239

//  <item> SFDITEM_FIELD__DMA1_CMAR7_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002008C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA1_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR7 = (DMA1_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA1_CMAR7  -----------------------------------
// SVD Line: 6229

//  <rtree> SFDITEM_REG__DMA1_CMAR7
//    <name> CMAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002008C) DMA channel 7 memory address  register </i>
//    <loc> ( (unsigned int)((DMA1_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA1_CMAR7 = (DMA1_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA1_CMAR7_MA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA1  -------------------------------------
// SVD Line: 4798

//  <view> DMA1
//    <name> DMA1 </name>
//    <item> SFDITEM_REG__DMA1_ISR </item>
//    <item> SFDITEM_REG__DMA1_IFCR </item>
//    <item> SFDITEM_REG__DMA1_CCR1 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR1 </item>
//    <item> SFDITEM_REG__DMA1_CPAR1 </item>
//    <item> SFDITEM_REG__DMA1_CMAR1 </item>
//    <item> SFDITEM_REG__DMA1_CCR2 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR2 </item>
//    <item> SFDITEM_REG__DMA1_CPAR2 </item>
//    <item> SFDITEM_REG__DMA1_CMAR2 </item>
//    <item> SFDITEM_REG__DMA1_CCR3 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR3 </item>
//    <item> SFDITEM_REG__DMA1_CPAR3 </item>
//    <item> SFDITEM_REG__DMA1_CMAR3 </item>
//    <item> SFDITEM_REG__DMA1_CCR4 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR4 </item>
//    <item> SFDITEM_REG__DMA1_CPAR4 </item>
//    <item> SFDITEM_REG__DMA1_CMAR4 </item>
//    <item> SFDITEM_REG__DMA1_CCR5 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR5 </item>
//    <item> SFDITEM_REG__DMA1_CPAR5 </item>
//    <item> SFDITEM_REG__DMA1_CMAR5 </item>
//    <item> SFDITEM_REG__DMA1_CCR6 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR6 </item>
//    <item> SFDITEM_REG__DMA1_CPAR6 </item>
//    <item> SFDITEM_REG__DMA1_CMAR6 </item>
//    <item> SFDITEM_REG__DMA1_CCR7 </item>
//    <item> SFDITEM_REG__DMA1_CNDTR7 </item>
//    <item> SFDITEM_REG__DMA1_CPAR7 </item>
//    <item> SFDITEM_REG__DMA1_CMAR7 </item>
//  </view>
//  


// -----------------------------  Register Item Address: DMA2_ISR  --------------------------------
// SVD Line: 4844

unsigned int DMA2_ISR __AT (0x40020400);



// --------------------------------  Field Item: DMA2_ISR_GIF1  -----------------------------------
// SVD Line: 4854

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF1
//    <name> GIF1 </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40020400) Channel 1 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.0..0> GIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF1  -----------------------------------
// SVD Line: 4861

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF1
//    <name> TCIF1 </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40020400) Channel 1 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.1..1> TCIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF1  -----------------------------------
// SVD Line: 4868

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF1
//    <name> HTIF1 </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40020400) Channel 1 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.2..2> HTIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF1  -----------------------------------
// SVD Line: 4875

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF1
//    <name> TEIF1 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40020400) Channel 1 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.3..3> TEIF1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF2  -----------------------------------
// SVD Line: 4882

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF2
//    <name> GIF2 </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40020400) Channel 2 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.4..4> GIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF2  -----------------------------------
// SVD Line: 4889

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF2
//    <name> TCIF2 </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40020400) Channel 2 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.5..5> TCIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF2  -----------------------------------
// SVD Line: 4896

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF2
//    <name> HTIF2 </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40020400) Channel 2 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.6..6> HTIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF2  -----------------------------------
// SVD Line: 4903

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF2
//    <name> TEIF2 </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40020400) Channel 2 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.7..7> TEIF2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF3  -----------------------------------
// SVD Line: 4910

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF3
//    <name> GIF3 </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40020400) Channel 3 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.8..8> GIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF3  -----------------------------------
// SVD Line: 4917

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF3
//    <name> TCIF3 </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40020400) Channel 3 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.9..9> TCIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF3  -----------------------------------
// SVD Line: 4924

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF3
//    <name> HTIF3 </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40020400) Channel 3 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.10..10> HTIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF3  -----------------------------------
// SVD Line: 4931

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF3
//    <name> TEIF3 </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40020400) Channel 3 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.11..11> TEIF3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF4  -----------------------------------
// SVD Line: 4938

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF4
//    <name> GIF4 </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40020400) Channel 4 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.12..12> GIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF4  -----------------------------------
// SVD Line: 4945

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF4
//    <name> TCIF4 </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40020400) Channel 4 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.13..13> TCIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF4  -----------------------------------
// SVD Line: 4952

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF4
//    <name> HTIF4 </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40020400) Channel 4 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.14..14> HTIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF4  -----------------------------------
// SVD Line: 4959

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF4
//    <name> TEIF4 </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40020400) Channel 4 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.15..15> TEIF4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF5  -----------------------------------
// SVD Line: 4966

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF5
//    <name> GIF5 </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40020400) Channel 5 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.16..16> GIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF5  -----------------------------------
// SVD Line: 4973

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF5
//    <name> TCIF5 </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40020400) Channel 5 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.17..17> TCIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF5  -----------------------------------
// SVD Line: 4980

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF5
//    <name> HTIF5 </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40020400) Channel 5 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.18..18> HTIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF5  -----------------------------------
// SVD Line: 4987

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF5
//    <name> TEIF5 </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40020400) Channel 5 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.19..19> TEIF5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF6  -----------------------------------
// SVD Line: 4994

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF6
//    <name> GIF6 </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40020400) Channel 6 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.20..20> GIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF6  -----------------------------------
// SVD Line: 5001

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF6
//    <name> TCIF6 </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40020400) Channel 6 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.21..21> TCIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF6  -----------------------------------
// SVD Line: 5008

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF6
//    <name> HTIF6 </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40020400) Channel 6 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.22..22> HTIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF6  -----------------------------------
// SVD Line: 5015

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF6
//    <name> TEIF6 </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40020400) Channel 6 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.23..23> TEIF6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_ISR_GIF7  -----------------------------------
// SVD Line: 5022

//  <item> SFDITEM_FIELD__DMA2_ISR_GIF7
//    <name> GIF7 </name>
//    <r> 
//    <i> [Bit 24] RO (@ 0x40020400) Channel 7 Global interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.24..24> GIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TCIF7  -----------------------------------
// SVD Line: 5029

//  <item> SFDITEM_FIELD__DMA2_ISR_TCIF7
//    <name> TCIF7 </name>
//    <r> 
//    <i> [Bit 25] RO (@ 0x40020400) Channel 7 Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.25..25> TCIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_HTIF7  -----------------------------------
// SVD Line: 5036

//  <item> SFDITEM_FIELD__DMA2_ISR_HTIF7
//    <name> HTIF7 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40020400) Channel 7 Half Transfer Complete  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.26..26> HTIF7
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_ISR_TEIF7  -----------------------------------
// SVD Line: 5043

//  <item> SFDITEM_FIELD__DMA2_ISR_TEIF7
//    <name> TEIF7 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40020400) Channel 7 Transfer Error  flag </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_ISR ) </loc>
//      <o.27..27> TEIF7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_ISR  ------------------------------------
// SVD Line: 4844

//  <rtree> SFDITEM_REG__DMA2_ISR
//    <name> ISR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40020400) DMA interrupt status register  (DMA_ISR) </i>
//    <loc> ( (unsigned int)((DMA2_ISR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_GIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TCIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_HTIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_ISR_TEIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_IFCR  --------------------------------
// SVD Line: 5052

unsigned int DMA2_IFCR __AT (0x40020404);



// -------------------------------  Field Item: DMA2_IFCR_CGIF1  ----------------------------------
// SVD Line: 5062

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF1
//    <name> CGIF1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40020404) Channel 1 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.0..0> CGIF1
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF2  ----------------------------------
// SVD Line: 5069

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF2
//    <name> CGIF2 </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40020404) Channel 2 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.4..4> CGIF2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF3  ----------------------------------
// SVD Line: 5076

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF3
//    <name> CGIF3 </name>
//    <w> 
//    <i> [Bit 8] WO (@ 0x40020404) Channel 3 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.8..8> CGIF3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF4  ----------------------------------
// SVD Line: 5083

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF4
//    <name> CGIF4 </name>
//    <w> 
//    <i> [Bit 12] WO (@ 0x40020404) Channel 4 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.12..12> CGIF4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF5  ----------------------------------
// SVD Line: 5090

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF5
//    <name> CGIF5 </name>
//    <w> 
//    <i> [Bit 16] WO (@ 0x40020404) Channel 5 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.16..16> CGIF5
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF6  ----------------------------------
// SVD Line: 5097

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF6
//    <name> CGIF6 </name>
//    <w> 
//    <i> [Bit 20] WO (@ 0x40020404) Channel 6 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.20..20> CGIF6
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_IFCR_CGIF7  ----------------------------------
// SVD Line: 5104

//  <item> SFDITEM_FIELD__DMA2_IFCR_CGIF7
//    <name> CGIF7 </name>
//    <w> 
//    <i> [Bit 24] WO (@ 0x40020404) Channel 7 Global interrupt  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.24..24> CGIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF1  ----------------------------------
// SVD Line: 5111

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF1
//    <name> CTCIF1 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40020404) Channel 1 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.1..1> CTCIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF2  ----------------------------------
// SVD Line: 5118

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF2
//    <name> CTCIF2 </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40020404) Channel 2 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.5..5> CTCIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF3  ----------------------------------
// SVD Line: 5125

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF3
//    <name> CTCIF3 </name>
//    <w> 
//    <i> [Bit 9] WO (@ 0x40020404) Channel 3 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.9..9> CTCIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF4  ----------------------------------
// SVD Line: 5132

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF4
//    <name> CTCIF4 </name>
//    <w> 
//    <i> [Bit 13] WO (@ 0x40020404) Channel 4 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.13..13> CTCIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF5  ----------------------------------
// SVD Line: 5139

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF5
//    <name> CTCIF5 </name>
//    <w> 
//    <i> [Bit 17] WO (@ 0x40020404) Channel 5 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.17..17> CTCIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF6  ----------------------------------
// SVD Line: 5146

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF6
//    <name> CTCIF6 </name>
//    <w> 
//    <i> [Bit 21] WO (@ 0x40020404) Channel 6 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.21..21> CTCIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTCIF7  ----------------------------------
// SVD Line: 5153

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF7
//    <name> CTCIF7 </name>
//    <w> 
//    <i> [Bit 25] WO (@ 0x40020404) Channel 7 Transfer Complete  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.25..25> CTCIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF1  ----------------------------------
// SVD Line: 5160

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF1
//    <name> CHTIF1 </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40020404) Channel 1 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.2..2> CHTIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF2  ----------------------------------
// SVD Line: 5167

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF2
//    <name> CHTIF2 </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40020404) Channel 2 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.6..6> CHTIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF3  ----------------------------------
// SVD Line: 5174

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF3
//    <name> CHTIF3 </name>
//    <w> 
//    <i> [Bit 10] WO (@ 0x40020404) Channel 3 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.10..10> CHTIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF4  ----------------------------------
// SVD Line: 5181

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF4
//    <name> CHTIF4 </name>
//    <w> 
//    <i> [Bit 14] WO (@ 0x40020404) Channel 4 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.14..14> CHTIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF5  ----------------------------------
// SVD Line: 5188

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF5
//    <name> CHTIF5 </name>
//    <w> 
//    <i> [Bit 18] WO (@ 0x40020404) Channel 5 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.18..18> CHTIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF6  ----------------------------------
// SVD Line: 5195

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF6
//    <name> CHTIF6 </name>
//    <w> 
//    <i> [Bit 22] WO (@ 0x40020404) Channel 6 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.22..22> CHTIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CHTIF7  ----------------------------------
// SVD Line: 5202

//  <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF7
//    <name> CHTIF7 </name>
//    <w> 
//    <i> [Bit 26] WO (@ 0x40020404) Channel 7 Half Transfer  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.26..26> CHTIF7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF1  ----------------------------------
// SVD Line: 5209

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF1
//    <name> CTEIF1 </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40020404) Channel 1 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.3..3> CTEIF1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF2  ----------------------------------
// SVD Line: 5216

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF2
//    <name> CTEIF2 </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40020404) Channel 2 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.7..7> CTEIF2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF3  ----------------------------------
// SVD Line: 5223

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF3
//    <name> CTEIF3 </name>
//    <w> 
//    <i> [Bit 11] WO (@ 0x40020404) Channel 3 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.11..11> CTEIF3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF4  ----------------------------------
// SVD Line: 5230

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF4
//    <name> CTEIF4 </name>
//    <w> 
//    <i> [Bit 15] WO (@ 0x40020404) Channel 4 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.15..15> CTEIF4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF5  ----------------------------------
// SVD Line: 5237

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF5
//    <name> CTEIF5 </name>
//    <w> 
//    <i> [Bit 19] WO (@ 0x40020404) Channel 5 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.19..19> CTEIF5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF6  ----------------------------------
// SVD Line: 5244

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF6
//    <name> CTEIF6 </name>
//    <w> 
//    <i> [Bit 23] WO (@ 0x40020404) Channel 6 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.23..23> CTEIF6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DMA2_IFCR_CTEIF7  ----------------------------------
// SVD Line: 5251

//  <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF7
//    <name> CTEIF7 </name>
//    <w> 
//    <i> [Bit 27] WO (@ 0x40020404) Channel 7 Transfer Error  clear </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_IFCR ) </loc>
//      <o.27..27> CTEIF7
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_IFCR  -----------------------------------
// SVD Line: 5052

//  <rtree> SFDITEM_REG__DMA2_IFCR
//    <name> IFCR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40020404) DMA interrupt flag clear register  (DMA_IFCR) </i>
//    <loc> ( (unsigned int)((DMA2_IFCR >> 0) & 0xFFFFFFFF), ((DMA2_IFCR = (DMA2_IFCR & ~(0xFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CGIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTCIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CHTIF7 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF1 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF2 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF3 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF4 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF5 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF6 </item>
//    <item> SFDITEM_FIELD__DMA2_IFCR_CTEIF7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR1  --------------------------------
// SVD Line: 5260

unsigned int DMA2_CCR1 __AT (0x40020408);



// --------------------------------  Field Item: DMA2_CCR1_EN  ------------------------------------
// SVD Line: 5270

//  <item> SFDITEM_FIELD__DMA2_CCR1_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020408) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_TCIE  -----------------------------------
// SVD Line: 5276

//  <item> SFDITEM_FIELD__DMA2_CCR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020408) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_HTIE  -----------------------------------
// SVD Line: 5283

//  <item> SFDITEM_FIELD__DMA2_CCR1_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020408) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_TEIE  -----------------------------------
// SVD Line: 5290

//  <item> SFDITEM_FIELD__DMA2_CCR1_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020408) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR1_DIR  -----------------------------------
// SVD Line: 5297

//  <item> SFDITEM_FIELD__DMA2_CCR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020408) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_CIRC  -----------------------------------
// SVD Line: 5303

//  <item> SFDITEM_FIELD__DMA2_CCR1_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020408) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_PINC  -----------------------------------
// SVD Line: 5309

//  <item> SFDITEM_FIELD__DMA2_CCR1_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020408) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_MINC  -----------------------------------
// SVD Line: 5315

//  <item> SFDITEM_FIELD__DMA2_CCR1_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020408) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_PSIZE  ----------------------------------
// SVD Line: 5321

//  <item> SFDITEM_FIELD__DMA2_CCR1_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020408) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR1 >> 8) & 0x3), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR1_MSIZE  ----------------------------------
// SVD Line: 5327

//  <item> SFDITEM_FIELD__DMA2_CCR1_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020408) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR1 >> 10) & 0x3), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR1_PL  ------------------------------------
// SVD Line: 5333

//  <item> SFDITEM_FIELD__DMA2_CCR1_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020408) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR1 >> 12) & 0x3), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR1_MEM2MEM  ---------------------------------
// SVD Line: 5339

//  <item> SFDITEM_FIELD__DMA2_CCR1_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020408) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR1 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR1  -----------------------------------
// SVD Line: 5260

//  <rtree> SFDITEM_REG__DMA2_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020408) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR1 >> 0) & 0xFFFFFFFF), ((DMA2_CCR1 = (DMA2_CCR1 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR1_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR1_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR1  -------------------------------
// SVD Line: 5347

unsigned int DMA2_CNDTR1 __AT (0x4002040C);



// -------------------------------  Field Item: DMA2_CNDTR1_NDT  ----------------------------------
// SVD Line: 5357

//  <item> SFDITEM_FIELD__DMA2_CNDTR1_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002040C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR1 >> 0) & 0xFFFF), ((DMA2_CNDTR1 = (DMA2_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR1  ----------------------------------
// SVD Line: 5347

//  <rtree> SFDITEM_REG__DMA2_CNDTR1
//    <name> CNDTR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002040C) DMA channel 1 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR1 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR1 = (DMA2_CNDTR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR1_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR1  -------------------------------
// SVD Line: 5365

unsigned int DMA2_CPAR1 __AT (0x40020410);



// --------------------------------  Field Item: DMA2_CPAR1_PA  -----------------------------------
// SVD Line: 5375

//  <item> SFDITEM_FIELD__DMA2_CPAR1_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020410) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR1 = (DMA2_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR1  -----------------------------------
// SVD Line: 5365

//  <rtree> SFDITEM_REG__DMA2_CPAR1
//    <name> CPAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020410) DMA channel 1 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR1 = (DMA2_CPAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR1_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR1  -------------------------------
// SVD Line: 5383

unsigned int DMA2_CMAR1 __AT (0x40020414);



// --------------------------------  Field Item: DMA2_CMAR1_MA  -----------------------------------
// SVD Line: 5393

//  <item> SFDITEM_FIELD__DMA2_CMAR1_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020414) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR1 = (DMA2_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR1  -----------------------------------
// SVD Line: 5383

//  <rtree> SFDITEM_REG__DMA2_CMAR1
//    <name> CMAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020414) DMA channel 1 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR1 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR1 = (DMA2_CMAR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR1_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR2  --------------------------------
// SVD Line: 5401

unsigned int DMA2_CCR2 __AT (0x4002041C);



// --------------------------------  Field Item: DMA2_CCR2_EN  ------------------------------------
// SVD Line: 5411

//  <item> SFDITEM_FIELD__DMA2_CCR2_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002041C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_TCIE  -----------------------------------
// SVD Line: 5417

//  <item> SFDITEM_FIELD__DMA2_CCR2_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002041C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_HTIE  -----------------------------------
// SVD Line: 5424

//  <item> SFDITEM_FIELD__DMA2_CCR2_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002041C) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_TEIE  -----------------------------------
// SVD Line: 5431

//  <item> SFDITEM_FIELD__DMA2_CCR2_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002041C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR2_DIR  -----------------------------------
// SVD Line: 5438

//  <item> SFDITEM_FIELD__DMA2_CCR2_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002041C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_CIRC  -----------------------------------
// SVD Line: 5444

//  <item> SFDITEM_FIELD__DMA2_CCR2_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002041C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_PINC  -----------------------------------
// SVD Line: 5450

//  <item> SFDITEM_FIELD__DMA2_CCR2_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002041C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_MINC  -----------------------------------
// SVD Line: 5456

//  <item> SFDITEM_FIELD__DMA2_CCR2_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002041C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_PSIZE  ----------------------------------
// SVD Line: 5462

//  <item> SFDITEM_FIELD__DMA2_CCR2_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002041C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR2 >> 8) & 0x3), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR2_MSIZE  ----------------------------------
// SVD Line: 5468

//  <item> SFDITEM_FIELD__DMA2_CCR2_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002041C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR2 >> 10) & 0x3), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR2_PL  ------------------------------------
// SVD Line: 5474

//  <item> SFDITEM_FIELD__DMA2_CCR2_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002041C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR2 >> 12) & 0x3), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR2_MEM2MEM  ---------------------------------
// SVD Line: 5480

//  <item> SFDITEM_FIELD__DMA2_CCR2_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002041C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR2 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR2  -----------------------------------
// SVD Line: 5401

//  <rtree> SFDITEM_REG__DMA2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002041C) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR2 >> 0) & 0xFFFFFFFF), ((DMA2_CCR2 = (DMA2_CCR2 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR2_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR2_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR2  -------------------------------
// SVD Line: 5488

unsigned int DMA2_CNDTR2 __AT (0x40020420);



// -------------------------------  Field Item: DMA2_CNDTR2_NDT  ----------------------------------
// SVD Line: 5498

//  <item> SFDITEM_FIELD__DMA2_CNDTR2_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020420) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR2 >> 0) & 0xFFFF), ((DMA2_CNDTR2 = (DMA2_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR2  ----------------------------------
// SVD Line: 5488

//  <rtree> SFDITEM_REG__DMA2_CNDTR2
//    <name> CNDTR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020420) DMA channel 2 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR2 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR2 = (DMA2_CNDTR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR2_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR2  -------------------------------
// SVD Line: 5506

unsigned int DMA2_CPAR2 __AT (0x40020424);



// --------------------------------  Field Item: DMA2_CPAR2_PA  -----------------------------------
// SVD Line: 5516

//  <item> SFDITEM_FIELD__DMA2_CPAR2_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020424) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR2 = (DMA2_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR2  -----------------------------------
// SVD Line: 5506

//  <rtree> SFDITEM_REG__DMA2_CPAR2
//    <name> CPAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020424) DMA channel 2 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR2 = (DMA2_CPAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR2_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR2  -------------------------------
// SVD Line: 5524

unsigned int DMA2_CMAR2 __AT (0x40020428);



// --------------------------------  Field Item: DMA2_CMAR2_MA  -----------------------------------
// SVD Line: 5534

//  <item> SFDITEM_FIELD__DMA2_CMAR2_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020428) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR2 = (DMA2_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR2  -----------------------------------
// SVD Line: 5524

//  <rtree> SFDITEM_REG__DMA2_CMAR2
//    <name> CMAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020428) DMA channel 2 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR2 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR2 = (DMA2_CMAR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR2_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR3  --------------------------------
// SVD Line: 5542

unsigned int DMA2_CCR3 __AT (0x40020430);



// --------------------------------  Field Item: DMA2_CCR3_EN  ------------------------------------
// SVD Line: 5552

//  <item> SFDITEM_FIELD__DMA2_CCR3_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020430) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_TCIE  -----------------------------------
// SVD Line: 5558

//  <item> SFDITEM_FIELD__DMA2_CCR3_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020430) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_HTIE  -----------------------------------
// SVD Line: 5565

//  <item> SFDITEM_FIELD__DMA2_CCR3_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020430) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_TEIE  -----------------------------------
// SVD Line: 5572

//  <item> SFDITEM_FIELD__DMA2_CCR3_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020430) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR3_DIR  -----------------------------------
// SVD Line: 5579

//  <item> SFDITEM_FIELD__DMA2_CCR3_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020430) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_CIRC  -----------------------------------
// SVD Line: 5585

//  <item> SFDITEM_FIELD__DMA2_CCR3_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020430) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_PINC  -----------------------------------
// SVD Line: 5591

//  <item> SFDITEM_FIELD__DMA2_CCR3_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020430) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_MINC  -----------------------------------
// SVD Line: 5597

//  <item> SFDITEM_FIELD__DMA2_CCR3_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020430) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_PSIZE  ----------------------------------
// SVD Line: 5603

//  <item> SFDITEM_FIELD__DMA2_CCR3_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020430) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR3 >> 8) & 0x3), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR3_MSIZE  ----------------------------------
// SVD Line: 5609

//  <item> SFDITEM_FIELD__DMA2_CCR3_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020430) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR3 >> 10) & 0x3), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR3_PL  ------------------------------------
// SVD Line: 5615

//  <item> SFDITEM_FIELD__DMA2_CCR3_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020430) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR3 >> 12) & 0x3), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR3_MEM2MEM  ---------------------------------
// SVD Line: 5621

//  <item> SFDITEM_FIELD__DMA2_CCR3_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020430) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR3 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR3  -----------------------------------
// SVD Line: 5542

//  <rtree> SFDITEM_REG__DMA2_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020430) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR3 >> 0) & 0xFFFFFFFF), ((DMA2_CCR3 = (DMA2_CCR3 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR3_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR3_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR3  -------------------------------
// SVD Line: 5629

unsigned int DMA2_CNDTR3 __AT (0x40020434);



// -------------------------------  Field Item: DMA2_CNDTR3_NDT  ----------------------------------
// SVD Line: 5639

//  <item> SFDITEM_FIELD__DMA2_CNDTR3_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020434) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR3 >> 0) & 0xFFFF), ((DMA2_CNDTR3 = (DMA2_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR3  ----------------------------------
// SVD Line: 5629

//  <rtree> SFDITEM_REG__DMA2_CNDTR3
//    <name> CNDTR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020434) DMA channel 3 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR3 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR3 = (DMA2_CNDTR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR3_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR3  -------------------------------
// SVD Line: 5647

unsigned int DMA2_CPAR3 __AT (0x40020438);



// --------------------------------  Field Item: DMA2_CPAR3_PA  -----------------------------------
// SVD Line: 5657

//  <item> SFDITEM_FIELD__DMA2_CPAR3_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020438) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR3 = (DMA2_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR3  -----------------------------------
// SVD Line: 5647

//  <rtree> SFDITEM_REG__DMA2_CPAR3
//    <name> CPAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020438) DMA channel 3 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR3 = (DMA2_CPAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR3_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR3  -------------------------------
// SVD Line: 5665

unsigned int DMA2_CMAR3 __AT (0x4002043C);



// --------------------------------  Field Item: DMA2_CMAR3_MA  -----------------------------------
// SVD Line: 5675

//  <item> SFDITEM_FIELD__DMA2_CMAR3_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002043C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR3 = (DMA2_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR3  -----------------------------------
// SVD Line: 5665

//  <rtree> SFDITEM_REG__DMA2_CMAR3
//    <name> CMAR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002043C) DMA channel 3 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR3 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR3 = (DMA2_CMAR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR3_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR4  --------------------------------
// SVD Line: 5683

unsigned int DMA2_CCR4 __AT (0x40020444);



// --------------------------------  Field Item: DMA2_CCR4_EN  ------------------------------------
// SVD Line: 5693

//  <item> SFDITEM_FIELD__DMA2_CCR4_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020444) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_TCIE  -----------------------------------
// SVD Line: 5699

//  <item> SFDITEM_FIELD__DMA2_CCR4_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020444) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_HTIE  -----------------------------------
// SVD Line: 5706

//  <item> SFDITEM_FIELD__DMA2_CCR4_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020444) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_TEIE  -----------------------------------
// SVD Line: 5713

//  <item> SFDITEM_FIELD__DMA2_CCR4_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020444) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR4_DIR  -----------------------------------
// SVD Line: 5720

//  <item> SFDITEM_FIELD__DMA2_CCR4_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020444) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_CIRC  -----------------------------------
// SVD Line: 5726

//  <item> SFDITEM_FIELD__DMA2_CCR4_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020444) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_PINC  -----------------------------------
// SVD Line: 5732

//  <item> SFDITEM_FIELD__DMA2_CCR4_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020444) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_MINC  -----------------------------------
// SVD Line: 5738

//  <item> SFDITEM_FIELD__DMA2_CCR4_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020444) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_PSIZE  ----------------------------------
// SVD Line: 5744

//  <item> SFDITEM_FIELD__DMA2_CCR4_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020444) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR4 >> 8) & 0x3), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR4_MSIZE  ----------------------------------
// SVD Line: 5750

//  <item> SFDITEM_FIELD__DMA2_CCR4_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020444) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR4 >> 10) & 0x3), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR4_PL  ------------------------------------
// SVD Line: 5756

//  <item> SFDITEM_FIELD__DMA2_CCR4_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020444) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR4 >> 12) & 0x3), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR4_MEM2MEM  ---------------------------------
// SVD Line: 5762

//  <item> SFDITEM_FIELD__DMA2_CCR4_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020444) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR4 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR4  -----------------------------------
// SVD Line: 5683

//  <rtree> SFDITEM_REG__DMA2_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020444) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR4 >> 0) & 0xFFFFFFFF), ((DMA2_CCR4 = (DMA2_CCR4 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR4_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR4_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR4  -------------------------------
// SVD Line: 5770

unsigned int DMA2_CNDTR4 __AT (0x40020448);



// -------------------------------  Field Item: DMA2_CNDTR4_NDT  ----------------------------------
// SVD Line: 5780

//  <item> SFDITEM_FIELD__DMA2_CNDTR4_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020448) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR4 >> 0) & 0xFFFF), ((DMA2_CNDTR4 = (DMA2_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR4  ----------------------------------
// SVD Line: 5770

//  <rtree> SFDITEM_REG__DMA2_CNDTR4
//    <name> CNDTR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020448) DMA channel 4 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR4 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR4 = (DMA2_CNDTR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR4_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR4  -------------------------------
// SVD Line: 5788

unsigned int DMA2_CPAR4 __AT (0x4002044C);



// --------------------------------  Field Item: DMA2_CPAR4_PA  -----------------------------------
// SVD Line: 5798

//  <item> SFDITEM_FIELD__DMA2_CPAR4_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002044C) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR4 = (DMA2_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR4  -----------------------------------
// SVD Line: 5788

//  <rtree> SFDITEM_REG__DMA2_CPAR4
//    <name> CPAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002044C) DMA channel 4 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR4 = (DMA2_CPAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR4_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR4  -------------------------------
// SVD Line: 5806

unsigned int DMA2_CMAR4 __AT (0x40020450);



// --------------------------------  Field Item: DMA2_CMAR4_MA  -----------------------------------
// SVD Line: 5816

//  <item> SFDITEM_FIELD__DMA2_CMAR4_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020450) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR4 = (DMA2_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR4  -----------------------------------
// SVD Line: 5806

//  <rtree> SFDITEM_REG__DMA2_CMAR4
//    <name> CMAR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020450) DMA channel 4 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR4 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR4 = (DMA2_CMAR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR4_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR5  --------------------------------
// SVD Line: 5824

unsigned int DMA2_CCR5 __AT (0x40020458);



// --------------------------------  Field Item: DMA2_CCR5_EN  ------------------------------------
// SVD Line: 5834

//  <item> SFDITEM_FIELD__DMA2_CCR5_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020458) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_TCIE  -----------------------------------
// SVD Line: 5840

//  <item> SFDITEM_FIELD__DMA2_CCR5_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020458) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_HTIE  -----------------------------------
// SVD Line: 5847

//  <item> SFDITEM_FIELD__DMA2_CCR5_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020458) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_TEIE  -----------------------------------
// SVD Line: 5854

//  <item> SFDITEM_FIELD__DMA2_CCR5_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020458) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR5_DIR  -----------------------------------
// SVD Line: 5861

//  <item> SFDITEM_FIELD__DMA2_CCR5_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020458) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_CIRC  -----------------------------------
// SVD Line: 5867

//  <item> SFDITEM_FIELD__DMA2_CCR5_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020458) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_PINC  -----------------------------------
// SVD Line: 5873

//  <item> SFDITEM_FIELD__DMA2_CCR5_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020458) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_MINC  -----------------------------------
// SVD Line: 5879

//  <item> SFDITEM_FIELD__DMA2_CCR5_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020458) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_PSIZE  ----------------------------------
// SVD Line: 5885

//  <item> SFDITEM_FIELD__DMA2_CCR5_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020458) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR5 >> 8) & 0x3), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR5_MSIZE  ----------------------------------
// SVD Line: 5891

//  <item> SFDITEM_FIELD__DMA2_CCR5_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020458) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR5 >> 10) & 0x3), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR5_PL  ------------------------------------
// SVD Line: 5897

//  <item> SFDITEM_FIELD__DMA2_CCR5_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020458) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR5 >> 12) & 0x3), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR5_MEM2MEM  ---------------------------------
// SVD Line: 5903

//  <item> SFDITEM_FIELD__DMA2_CCR5_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020458) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR5 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR5  -----------------------------------
// SVD Line: 5824

//  <rtree> SFDITEM_REG__DMA2_CCR5
//    <name> CCR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020458) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR5 >> 0) & 0xFFFFFFFF), ((DMA2_CCR5 = (DMA2_CCR5 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR5_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR5_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR5  -------------------------------
// SVD Line: 5911

unsigned int DMA2_CNDTR5 __AT (0x4002045C);



// -------------------------------  Field Item: DMA2_CNDTR5_NDT  ----------------------------------
// SVD Line: 5921

//  <item> SFDITEM_FIELD__DMA2_CNDTR5_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4002045C) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR5 >> 0) & 0xFFFF), ((DMA2_CNDTR5 = (DMA2_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR5  ----------------------------------
// SVD Line: 5911

//  <rtree> SFDITEM_REG__DMA2_CNDTR5
//    <name> CNDTR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002045C) DMA channel 5 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR5 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR5 = (DMA2_CNDTR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR5_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR5  -------------------------------
// SVD Line: 5929

unsigned int DMA2_CPAR5 __AT (0x40020460);



// --------------------------------  Field Item: DMA2_CPAR5_PA  -----------------------------------
// SVD Line: 5939

//  <item> SFDITEM_FIELD__DMA2_CPAR5_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020460) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR5 = (DMA2_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR5  -----------------------------------
// SVD Line: 5929

//  <rtree> SFDITEM_REG__DMA2_CPAR5
//    <name> CPAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020460) DMA channel 5 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR5 = (DMA2_CPAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR5_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR5  -------------------------------
// SVD Line: 5947

unsigned int DMA2_CMAR5 __AT (0x40020464);



// --------------------------------  Field Item: DMA2_CMAR5_MA  -----------------------------------
// SVD Line: 5957

//  <item> SFDITEM_FIELD__DMA2_CMAR5_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020464) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR5 = (DMA2_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR5  -----------------------------------
// SVD Line: 5947

//  <rtree> SFDITEM_REG__DMA2_CMAR5
//    <name> CMAR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020464) DMA channel 5 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR5 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR5 = (DMA2_CMAR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR5_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR6  --------------------------------
// SVD Line: 5965

unsigned int DMA2_CCR6 __AT (0x4002046C);



// --------------------------------  Field Item: DMA2_CCR6_EN  ------------------------------------
// SVD Line: 5975

//  <item> SFDITEM_FIELD__DMA2_CCR6_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4002046C) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_TCIE  -----------------------------------
// SVD Line: 5981

//  <item> SFDITEM_FIELD__DMA2_CCR6_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4002046C) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_HTIE  -----------------------------------
// SVD Line: 5988

//  <item> SFDITEM_FIELD__DMA2_CCR6_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002046C) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_TEIE  -----------------------------------
// SVD Line: 5995

//  <item> SFDITEM_FIELD__DMA2_CCR6_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4002046C) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR6_DIR  -----------------------------------
// SVD Line: 6002

//  <item> SFDITEM_FIELD__DMA2_CCR6_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002046C) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_CIRC  -----------------------------------
// SVD Line: 6008

//  <item> SFDITEM_FIELD__DMA2_CCR6_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002046C) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_PINC  -----------------------------------
// SVD Line: 6014

//  <item> SFDITEM_FIELD__DMA2_CCR6_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4002046C) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_MINC  -----------------------------------
// SVD Line: 6020

//  <item> SFDITEM_FIELD__DMA2_CCR6_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4002046C) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_PSIZE  ----------------------------------
// SVD Line: 6026

//  <item> SFDITEM_FIELD__DMA2_CCR6_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4002046C) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR6 >> 8) & 0x3), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR6_MSIZE  ----------------------------------
// SVD Line: 6032

//  <item> SFDITEM_FIELD__DMA2_CCR6_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4002046C) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR6 >> 10) & 0x3), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR6_PL  ------------------------------------
// SVD Line: 6038

//  <item> SFDITEM_FIELD__DMA2_CCR6_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x4002046C) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR6 >> 12) & 0x3), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR6_MEM2MEM  ---------------------------------
// SVD Line: 6044

//  <item> SFDITEM_FIELD__DMA2_CCR6_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4002046C) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR6 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR6  -----------------------------------
// SVD Line: 5965

//  <rtree> SFDITEM_REG__DMA2_CCR6
//    <name> CCR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002046C) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR6 >> 0) & 0xFFFFFFFF), ((DMA2_CCR6 = (DMA2_CCR6 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR6_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR6_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR6  -------------------------------
// SVD Line: 6052

unsigned int DMA2_CNDTR6 __AT (0x40020470);



// -------------------------------  Field Item: DMA2_CNDTR6_NDT  ----------------------------------
// SVD Line: 6062

//  <item> SFDITEM_FIELD__DMA2_CNDTR6_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020470) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR6 >> 0) & 0xFFFF), ((DMA2_CNDTR6 = (DMA2_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR6  ----------------------------------
// SVD Line: 6052

//  <rtree> SFDITEM_REG__DMA2_CNDTR6
//    <name> CNDTR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020470) DMA channel 6 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR6 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR6 = (DMA2_CNDTR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR6_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR6  -------------------------------
// SVD Line: 6070

unsigned int DMA2_CPAR6 __AT (0x40020474);



// --------------------------------  Field Item: DMA2_CPAR6_PA  -----------------------------------
// SVD Line: 6080

//  <item> SFDITEM_FIELD__DMA2_CPAR6_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020474) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR6 = (DMA2_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR6  -----------------------------------
// SVD Line: 6070

//  <rtree> SFDITEM_REG__DMA2_CPAR6
//    <name> CPAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020474) DMA channel 6 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR6 = (DMA2_CPAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR6_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR6  -------------------------------
// SVD Line: 6088

unsigned int DMA2_CMAR6 __AT (0x40020478);



// --------------------------------  Field Item: DMA2_CMAR6_MA  -----------------------------------
// SVD Line: 6098

//  <item> SFDITEM_FIELD__DMA2_CMAR6_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020478) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR6 = (DMA2_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR6  -----------------------------------
// SVD Line: 6088

//  <rtree> SFDITEM_REG__DMA2_CMAR6
//    <name> CMAR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020478) DMA channel 6 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR6 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR6 = (DMA2_CMAR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR6_MA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CCR7  --------------------------------
// SVD Line: 6106

unsigned int DMA2_CCR7 __AT (0x40020480);



// --------------------------------  Field Item: DMA2_CCR7_EN  ------------------------------------
// SVD Line: 6116

//  <item> SFDITEM_FIELD__DMA2_CCR7_EN
//    <name> EN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40020480) Channel enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.0..0> EN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_TCIE  -----------------------------------
// SVD Line: 6122

//  <item> SFDITEM_FIELD__DMA2_CCR7_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40020480) Transfer complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.1..1> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_HTIE  -----------------------------------
// SVD Line: 6129

//  <item> SFDITEM_FIELD__DMA2_CCR7_HTIE
//    <name> HTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40020480) Half Transfer interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.2..2> HTIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_TEIE  -----------------------------------
// SVD Line: 6136

//  <item> SFDITEM_FIELD__DMA2_CCR7_TEIE
//    <name> TEIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40020480) Transfer error interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.3..3> TEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR7_DIR  -----------------------------------
// SVD Line: 6143

//  <item> SFDITEM_FIELD__DMA2_CCR7_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40020480) Data transfer direction </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_CIRC  -----------------------------------
// SVD Line: 6149

//  <item> SFDITEM_FIELD__DMA2_CCR7_CIRC
//    <name> CIRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40020480) Circular mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.5..5> CIRC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_PINC  -----------------------------------
// SVD Line: 6155

//  <item> SFDITEM_FIELD__DMA2_CCR7_PINC
//    <name> PINC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40020480) Peripheral increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.6..6> PINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_MINC  -----------------------------------
// SVD Line: 6161

//  <item> SFDITEM_FIELD__DMA2_CCR7_MINC
//    <name> MINC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40020480) Memory increment mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.7..7> MINC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_PSIZE  ----------------------------------
// SVD Line: 6167

//  <item> SFDITEM_FIELD__DMA2_CCR7_PSIZE
//    <name> PSIZE </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40020480) Peripheral size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR7 >> 8) & 0x3), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: DMA2_CCR7_MSIZE  ----------------------------------
// SVD Line: 6173

//  <item> SFDITEM_FIELD__DMA2_CCR7_MSIZE
//    <name> MSIZE </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40020480) Memory size </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR7 >> 10) & 0x3), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DMA2_CCR7_PL  ------------------------------------
// SVD Line: 6179

//  <item> SFDITEM_FIELD__DMA2_CCR7_PL
//    <name> PL </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40020480) Channel Priority level </i>
//    <edit> 
//      <loc> ( (unsigned char)((DMA2_CCR7 >> 12) & 0x3), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DMA2_CCR7_MEM2MEM  ---------------------------------
// SVD Line: 6185

//  <item> SFDITEM_FIELD__DMA2_CCR7_MEM2MEM
//    <name> MEM2MEM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40020480) Memory to memory mode </i>
//    <check> 
//      <loc> ( (unsigned int) DMA2_CCR7 ) </loc>
//      <o.14..14> MEM2MEM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: DMA2_CCR7  -----------------------------------
// SVD Line: 6106

//  <rtree> SFDITEM_REG__DMA2_CCR7
//    <name> CCR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020480) DMA channel configuration register  (DMA_CCR) </i>
//    <loc> ( (unsigned int)((DMA2_CCR7 >> 0) & 0xFFFFFFFF), ((DMA2_CCR7 = (DMA2_CCR7 & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CCR7_EN </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_TCIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_HTIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_TEIE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_DIR </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_CIRC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_PINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_MINC </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_PSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_MSIZE </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_PL </item>
//    <item> SFDITEM_FIELD__DMA2_CCR7_MEM2MEM </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DMA2_CNDTR7  -------------------------------
// SVD Line: 6193

unsigned int DMA2_CNDTR7 __AT (0x40020484);



// -------------------------------  Field Item: DMA2_CNDTR7_NDT  ----------------------------------
// SVD Line: 6203

//  <item> SFDITEM_FIELD__DMA2_CNDTR7_NDT
//    <name> NDT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40020484) Number of data to transfer </i>
//    <edit> 
//      <loc> ( (unsigned short)((DMA2_CNDTR7 >> 0) & 0xFFFF), ((DMA2_CNDTR7 = (DMA2_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CNDTR7  ----------------------------------
// SVD Line: 6193

//  <rtree> SFDITEM_REG__DMA2_CNDTR7
//    <name> CNDTR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020484) DMA channel 7 number of data  register </i>
//    <loc> ( (unsigned int)((DMA2_CNDTR7 >> 0) & 0xFFFFFFFF), ((DMA2_CNDTR7 = (DMA2_CNDTR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CNDTR7_NDT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CPAR7  -------------------------------
// SVD Line: 6211

unsigned int DMA2_CPAR7 __AT (0x40020488);



// --------------------------------  Field Item: DMA2_CPAR7_PA  -----------------------------------
// SVD Line: 6221

//  <item> SFDITEM_FIELD__DMA2_CPAR7_PA
//    <name> PA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020488) Peripheral address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR7 = (DMA2_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CPAR7  -----------------------------------
// SVD Line: 6211

//  <rtree> SFDITEM_REG__DMA2_CPAR7
//    <name> CPAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40020488) DMA channel 7 peripheral address  register </i>
//    <loc> ( (unsigned int)((DMA2_CPAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CPAR7 = (DMA2_CPAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CPAR7_PA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DMA2_CMAR7  -------------------------------
// SVD Line: 6229

unsigned int DMA2_CMAR7 __AT (0x4002048C);



// --------------------------------  Field Item: DMA2_CMAR7_MA  -----------------------------------
// SVD Line: 6239

//  <item> SFDITEM_FIELD__DMA2_CMAR7_MA
//    <name> MA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002048C) Memory address </i>
//    <edit> 
//      <loc> ( (unsigned int)((DMA2_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR7 = (DMA2_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DMA2_CMAR7  -----------------------------------
// SVD Line: 6229

//  <rtree> SFDITEM_REG__DMA2_CMAR7
//    <name> CMAR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002048C) DMA channel 7 memory address  register </i>
//    <loc> ( (unsigned int)((DMA2_CMAR7 >> 0) & 0xFFFFFFFF), ((DMA2_CMAR7 = (DMA2_CMAR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DMA2_CMAR7_MA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DMA2  -------------------------------------
// SVD Line: 6249

//  <view> DMA2
//    <name> DMA2 </name>
//    <item> SFDITEM_REG__DMA2_ISR </item>
//    <item> SFDITEM_REG__DMA2_IFCR </item>
//    <item> SFDITEM_REG__DMA2_CCR1 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR1 </item>
//    <item> SFDITEM_REG__DMA2_CPAR1 </item>
//    <item> SFDITEM_REG__DMA2_CMAR1 </item>
//    <item> SFDITEM_REG__DMA2_CCR2 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR2 </item>
//    <item> SFDITEM_REG__DMA2_CPAR2 </item>
//    <item> SFDITEM_REG__DMA2_CMAR2 </item>
//    <item> SFDITEM_REG__DMA2_CCR3 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR3 </item>
//    <item> SFDITEM_REG__DMA2_CPAR3 </item>
//    <item> SFDITEM_REG__DMA2_CMAR3 </item>
//    <item> SFDITEM_REG__DMA2_CCR4 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR4 </item>
//    <item> SFDITEM_REG__DMA2_CPAR4 </item>
//    <item> SFDITEM_REG__DMA2_CMAR4 </item>
//    <item> SFDITEM_REG__DMA2_CCR5 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR5 </item>
//    <item> SFDITEM_REG__DMA2_CPAR5 </item>
//    <item> SFDITEM_REG__DMA2_CMAR5 </item>
//    <item> SFDITEM_REG__DMA2_CCR6 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR6 </item>
//    <item> SFDITEM_REG__DMA2_CPAR6 </item>
//    <item> SFDITEM_REG__DMA2_CMAR6 </item>
//    <item> SFDITEM_REG__DMA2_CCR7 </item>
//    <item> SFDITEM_REG__DMA2_CNDTR7 </item>
//    <item> SFDITEM_REG__DMA2_CPAR7 </item>
//    <item> SFDITEM_REG__DMA2_CMAR7 </item>
//  </view>
//  


// ----------------------------  Register Item Address: SDIO_POWER  -------------------------------
// SVD Line: 6291

unsigned int SDIO_POWER __AT (0x40018000);



// -----------------------------  Field Item: SDIO_POWER_PWRCTRL  ---------------------------------
// SVD Line: 6301

//  <item> SFDITEM_FIELD__SDIO_POWER_PWRCTRL
//    <name> PWRCTRL </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40018000) PWRCTRL </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_POWER >> 0) & 0x3), ((SDIO_POWER = (SDIO_POWER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_POWER  -----------------------------------
// SVD Line: 6291

//  <rtree> SFDITEM_REG__SDIO_POWER
//    <name> POWER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018000) Bits 1:0 = PWRCTRL: Power supply control  bits </i>
//    <loc> ( (unsigned int)((SDIO_POWER >> 0) & 0xFFFFFFFF), ((SDIO_POWER = (SDIO_POWER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_POWER_PWRCTRL </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_CLKCR  -------------------------------
// SVD Line: 6309

unsigned int SDIO_CLKCR __AT (0x40018004);



// ------------------------------  Field Item: SDIO_CLKCR_CLKDIV  ---------------------------------
// SVD Line: 6319

//  <item> SFDITEM_FIELD__SDIO_CLKCR_CLKDIV
//    <name> CLKDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40018004) Clock divide factor </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_CLKCR >> 0) & 0xFF), ((SDIO_CLKCR = (SDIO_CLKCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CLKCR_CLKEN  ----------------------------------
// SVD Line: 6325

//  <item> SFDITEM_FIELD__SDIO_CLKCR_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40018004) Clock enable bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CLKCR ) </loc>
//      <o.8..8> CLKEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CLKCR_PWRSAV  ---------------------------------
// SVD Line: 6331

//  <item> SFDITEM_FIELD__SDIO_CLKCR_PWRSAV
//    <name> PWRSAV </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40018004) Power saving configuration  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CLKCR ) </loc>
//      <o.9..9> PWRSAV
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CLKCR_BYPASS  ---------------------------------
// SVD Line: 6338

//  <item> SFDITEM_FIELD__SDIO_CLKCR_BYPASS
//    <name> BYPASS </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40018004) Clock divider bypass enable  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CLKCR ) </loc>
//      <o.10..10> BYPASS
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CLKCR_WIDBUS  ---------------------------------
// SVD Line: 6345

//  <item> SFDITEM_FIELD__SDIO_CLKCR_WIDBUS
//    <name> WIDBUS </name>
//    <rw> 
//    <i> [Bits 12..11] RW (@ 0x40018004) Wide bus mode enable bit </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_CLKCR >> 11) & 0x3), ((SDIO_CLKCR = (SDIO_CLKCR & ~(0x3UL << 11 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 11 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SDIO_CLKCR_NEGEDGE  ---------------------------------
// SVD Line: 6351

//  <item> SFDITEM_FIELD__SDIO_CLKCR_NEGEDGE
//    <name> NEGEDGE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40018004) SDIO_CK dephasing selection  bit </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CLKCR ) </loc>
//      <o.13..13> NEGEDGE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_CLKCR_HWFC_EN  ---------------------------------
// SVD Line: 6358

//  <item> SFDITEM_FIELD__SDIO_CLKCR_HWFC_EN
//    <name> HWFC_EN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40018004) HW Flow Control enable </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CLKCR ) </loc>
//      <o.14..14> HWFC_EN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_CLKCR  -----------------------------------
// SVD Line: 6309

//  <rtree> SFDITEM_REG__SDIO_CLKCR
//    <name> CLKCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018004) SDI clock control register  (SDIO_CLKCR) </i>
//    <loc> ( (unsigned int)((SDIO_CLKCR >> 0) & 0xFFFFFFFF), ((SDIO_CLKCR = (SDIO_CLKCR & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_CLKDIV </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_CLKEN </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_PWRSAV </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_BYPASS </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_WIDBUS </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_NEGEDGE </item>
//    <item> SFDITEM_FIELD__SDIO_CLKCR_HWFC_EN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SDIO_ARG  --------------------------------
// SVD Line: 6366

unsigned int SDIO_ARG __AT (0x40018008);



// -------------------------------  Field Item: SDIO_ARG_CMDARG  ----------------------------------
// SVD Line: 6375

//  <item> SFDITEM_FIELD__SDIO_ARG_CMDARG
//    <name> CMDARG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018008) Command argument </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_ARG >> 0) & 0xFFFFFFFF), ((SDIO_ARG = (SDIO_ARG & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_ARG  ------------------------------------
// SVD Line: 6366

//  <rtree> SFDITEM_REG__SDIO_ARG
//    <name> ARG </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018008) Bits 31:0 = : Command argument </i>
//    <loc> ( (unsigned int)((SDIO_ARG >> 0) & 0xFFFFFFFF), ((SDIO_ARG = (SDIO_ARG & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_ARG_CMDARG </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SDIO_CMD  --------------------------------
// SVD Line: 6383

unsigned int SDIO_CMD __AT (0x4001800C);



// ------------------------------  Field Item: SDIO_CMD_CMDINDEX  ---------------------------------
// SVD Line: 6393

//  <item> SFDITEM_FIELD__SDIO_CMD_CMDINDEX
//    <name> CMDINDEX </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x4001800C) CMDINDEX </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_CMD >> 0) & 0x3F), ((SDIO_CMD = (SDIO_CMD & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CMD_WAITRESP  ---------------------------------
// SVD Line: 6399

//  <item> SFDITEM_FIELD__SDIO_CMD_WAITRESP
//    <name> WAITRESP </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x4001800C) WAITRESP </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_CMD >> 6) & 0x3), ((SDIO_CMD = (SDIO_CMD & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CMD_WAITINT  ----------------------------------
// SVD Line: 6405

//  <item> SFDITEM_FIELD__SDIO_CMD_WAITINT
//    <name> WAITINT </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001800C) WAITINT </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.8..8> WAITINT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_CMD_WAITPEND  ---------------------------------
// SVD Line: 6411

//  <item> SFDITEM_FIELD__SDIO_CMD_WAITPEND
//    <name> WAITPEND </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001800C) WAITPEND </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.9..9> WAITPEND
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_CMD_CPSMEN  ----------------------------------
// SVD Line: 6417

//  <item> SFDITEM_FIELD__SDIO_CMD_CPSMEN
//    <name> CPSMEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001800C) CPSMEN </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.10..10> CPSMEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_CMD_SDIOSuspend  --------------------------------
// SVD Line: 6423

//  <item> SFDITEM_FIELD__SDIO_CMD_SDIOSuspend
//    <name> SDIOSuspend </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001800C) SDIOSuspend </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.11..11> SDIOSuspend
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_CMD_ENCMDcompl  --------------------------------
// SVD Line: 6429

//  <item> SFDITEM_FIELD__SDIO_CMD_ENCMDcompl
//    <name> ENCMDcompl </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001800C) ENCMDcompl </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.12..12> ENCMDcompl
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SDIO_CMD_nIEN  -----------------------------------
// SVD Line: 6435

//  <item> SFDITEM_FIELD__SDIO_CMD_nIEN
//    <name> nIEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001800C) nIEN </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.13..13> nIEN
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_CMD_CE_ATACMD  ---------------------------------
// SVD Line: 6441

//  <item> SFDITEM_FIELD__SDIO_CMD_CE_ATACMD
//    <name> CE_ATACMD </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001800C) CE_ATACMD </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_CMD ) </loc>
//      <o.14..14> CE_ATACMD
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_CMD  ------------------------------------
// SVD Line: 6383

//  <rtree> SFDITEM_REG__SDIO_CMD
//    <name> CMD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001800C) SDIO command register  (SDIO_CMD) </i>
//    <loc> ( (unsigned int)((SDIO_CMD >> 0) & 0xFFFFFFFF), ((SDIO_CMD = (SDIO_CMD & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_CMD_CMDINDEX </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_WAITRESP </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_WAITINT </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_WAITPEND </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_CPSMEN </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_SDIOSuspend </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_ENCMDcompl </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_nIEN </item>
//    <item> SFDITEM_FIELD__SDIO_CMD_CE_ATACMD </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDIO_RESPCMD  ------------------------------
// SVD Line: 6449

unsigned int SDIO_RESPCMD __AT (0x40018010);



// ----------------------------  Field Item: SDIO_RESPCMD_RESPCMD  --------------------------------
// SVD Line: 6458

//  <item> SFDITEM_FIELD__SDIO_RESPCMD_RESPCMD
//    <name> RESPCMD </name>
//    <r> 
//    <i> [Bits 5..0] RO (@ 0x40018010) RESPCMD </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_RESPCMD >> 0) & 0x3F) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SDIO_RESPCMD  ----------------------------------
// SVD Line: 6449

//  <rtree> SFDITEM_REG__SDIO_RESPCMD
//    <name> RESPCMD </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40018010) SDIO command register </i>
//    <loc> ( (unsigned int)((SDIO_RESPCMD >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_RESPCMD_RESPCMD </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDIO_RESPI1  -------------------------------
// SVD Line: 6466

unsigned int SDIO_RESPI1 __AT (0x40018014);



// ---------------------------  Field Item: SDIO_RESPI1_CARDSTATUS1  ------------------------------
// SVD Line: 6475

//  <item> SFDITEM_FIELD__SDIO_RESPI1_CARDSTATUS1
//    <name> CARDSTATUS1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40018014) CARDSTATUS1 </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_RESPI1 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_RESPI1  ----------------------------------
// SVD Line: 6466

//  <rtree> SFDITEM_REG__SDIO_RESPI1
//    <name> RESPI1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40018014) Bits 31:0 = CARDSTATUS1 </i>
//    <loc> ( (unsigned int)((SDIO_RESPI1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_RESPI1_CARDSTATUS1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_RESP2  -------------------------------
// SVD Line: 6483

unsigned int SDIO_RESP2 __AT (0x40018018);



// ---------------------------  Field Item: SDIO_RESP2_CARDSTATUS2  -------------------------------
// SVD Line: 6492

//  <item> SFDITEM_FIELD__SDIO_RESP2_CARDSTATUS2
//    <name> CARDSTATUS2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40018018) CARDSTATUS2 </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_RESP2 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_RESP2  -----------------------------------
// SVD Line: 6483

//  <rtree> SFDITEM_REG__SDIO_RESP2
//    <name> RESP2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40018018) Bits 31:0 = CARDSTATUS2 </i>
//    <loc> ( (unsigned int)((SDIO_RESP2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_RESP2_CARDSTATUS2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_RESP3  -------------------------------
// SVD Line: 6500

unsigned int SDIO_RESP3 __AT (0x4001801C);



// ---------------------------  Field Item: SDIO_RESP3_CARDSTATUS3  -------------------------------
// SVD Line: 6509

//  <item> SFDITEM_FIELD__SDIO_RESP3_CARDSTATUS3
//    <name> CARDSTATUS3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001801C) CARDSTATUS3 </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_RESP3 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_RESP3  -----------------------------------
// SVD Line: 6500

//  <rtree> SFDITEM_REG__SDIO_RESP3
//    <name> RESP3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001801C) Bits 31:0 = CARDSTATUS3 </i>
//    <loc> ( (unsigned int)((SDIO_RESP3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_RESP3_CARDSTATUS3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_RESP4  -------------------------------
// SVD Line: 6517

unsigned int SDIO_RESP4 __AT (0x40018020);



// ---------------------------  Field Item: SDIO_RESP4_CARDSTATUS4  -------------------------------
// SVD Line: 6526

//  <item> SFDITEM_FIELD__SDIO_RESP4_CARDSTATUS4
//    <name> CARDSTATUS4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40018020) CARDSTATUS4 </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_RESP4 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_RESP4  -----------------------------------
// SVD Line: 6517

//  <rtree> SFDITEM_REG__SDIO_RESP4
//    <name> RESP4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40018020) Bits 31:0 = CARDSTATUS4 </i>
//    <loc> ( (unsigned int)((SDIO_RESP4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_RESP4_CARDSTATUS4 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDIO_DTIMER  -------------------------------
// SVD Line: 6534

unsigned int SDIO_DTIMER __AT (0x40018024);



// ----------------------------  Field Item: SDIO_DTIMER_DATATIME  --------------------------------
// SVD Line: 6544

//  <item> SFDITEM_FIELD__SDIO_DTIMER_DATATIME
//    <name> DATATIME </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018024) Data timeout period </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_DTIMER >> 0) & 0xFFFFFFFF), ((SDIO_DTIMER = (SDIO_DTIMER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_DTIMER  ----------------------------------
// SVD Line: 6534

//  <rtree> SFDITEM_REG__SDIO_DTIMER
//    <name> DTIMER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018024) Bits 31:0 = DATATIME: Data timeout  period </i>
//    <loc> ( (unsigned int)((SDIO_DTIMER >> 0) & 0xFFFFFFFF), ((SDIO_DTIMER = (SDIO_DTIMER & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_DTIMER_DATATIME </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_DLEN  --------------------------------
// SVD Line: 6552

unsigned int SDIO_DLEN __AT (0x40018028);



// ----------------------------  Field Item: SDIO_DLEN_DATALENGTH  --------------------------------
// SVD Line: 6562

//  <item> SFDITEM_FIELD__SDIO_DLEN_DATALENGTH
//    <name> DATALENGTH </name>
//    <rw> 
//    <i> [Bits 24..0] RW (@ 0x40018028) Data length value </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_DLEN >> 0) & 0x1FFFFFF), ((SDIO_DLEN = (SDIO_DLEN & ~(0x1FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_DLEN  -----------------------------------
// SVD Line: 6552

//  <rtree> SFDITEM_REG__SDIO_DLEN
//    <name> DLEN </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018028) Bits 24:0 = DATALENGTH: Data length  value </i>
//    <loc> ( (unsigned int)((SDIO_DLEN >> 0) & 0xFFFFFFFF), ((SDIO_DLEN = (SDIO_DLEN & ~(0x1FFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_DLEN_DATALENGTH </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_DCTRL  -------------------------------
// SVD Line: 6570

unsigned int SDIO_DCTRL __AT (0x4001802C);



// -------------------------------  Field Item: SDIO_DCTRL_DTEN  ----------------------------------
// SVD Line: 6580

//  <item> SFDITEM_FIELD__SDIO_DCTRL_DTEN
//    <name> DTEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001802C) DTEN </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.0..0> DTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_DTDIR  ----------------------------------
// SVD Line: 6586

//  <item> SFDITEM_FIELD__SDIO_DCTRL_DTDIR
//    <name> DTDIR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001802C) DTDIR </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.1..1> DTDIR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_DTMODE  ---------------------------------
// SVD Line: 6592

//  <item> SFDITEM_FIELD__SDIO_DCTRL_DTMODE
//    <name> DTMODE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001802C) DTMODE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.2..2> DTMODE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_DMAEN  ----------------------------------
// SVD Line: 6598

//  <item> SFDITEM_FIELD__SDIO_DCTRL_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001802C) DMAEN </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.3..3> DMAEN
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_DCTRL_DBLOCKSIZE  -------------------------------
// SVD Line: 6604

//  <item> SFDITEM_FIELD__SDIO_DCTRL_DBLOCKSIZE
//    <name> DBLOCKSIZE </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4001802C) DBLOCKSIZE </i>
//    <edit> 
//      <loc> ( (unsigned char)((SDIO_DCTRL >> 4) & 0xF), ((SDIO_DCTRL = (SDIO_DCTRL & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SDIO_DCTRL_PWSTART  ---------------------------------
// SVD Line: 6610

//  <item> SFDITEM_FIELD__SDIO_DCTRL_PWSTART
//    <name> PWSTART </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001802C) PWSTART </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.8..8> PWSTART
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_PWSTOP  ---------------------------------
// SVD Line: 6616

//  <item> SFDITEM_FIELD__SDIO_DCTRL_PWSTOP
//    <name> PWSTOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001802C) PWSTOP </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.9..9> PWSTOP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_RWMOD  ----------------------------------
// SVD Line: 6622

//  <item> SFDITEM_FIELD__SDIO_DCTRL_RWMOD
//    <name> RWMOD </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001802C) RWMOD </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.10..10> RWMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_DCTRL_SDIOEN  ---------------------------------
// SVD Line: 6628

//  <item> SFDITEM_FIELD__SDIO_DCTRL_SDIOEN
//    <name> SDIOEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001802C) SDIOEN </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_DCTRL ) </loc>
//      <o.11..11> SDIOEN
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_DCTRL  -----------------------------------
// SVD Line: 6570

//  <rtree> SFDITEM_REG__SDIO_DCTRL
//    <name> DCTRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001802C) SDIO data control register  (SDIO_DCTRL) </i>
//    <loc> ( (unsigned int)((SDIO_DCTRL >> 0) & 0xFFFFFFFF), ((SDIO_DCTRL = (SDIO_DCTRL & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_DTEN </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_DTDIR </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_DTMODE </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_DMAEN </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_DBLOCKSIZE </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_PWSTART </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_PWSTOP </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_RWMOD </item>
//    <item> SFDITEM_FIELD__SDIO_DCTRL_SDIOEN </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDIO_DCOUNT  -------------------------------
// SVD Line: 6636

unsigned int SDIO_DCOUNT __AT (0x40018030);



// ----------------------------  Field Item: SDIO_DCOUNT_DATACOUNT  -------------------------------
// SVD Line: 6646

//  <item> SFDITEM_FIELD__SDIO_DCOUNT_DATACOUNT
//    <name> DATACOUNT </name>
//    <r> 
//    <i> [Bits 24..0] RO (@ 0x40018030) Data count value </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_DCOUNT >> 0) & 0x1FFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SDIO_DCOUNT  ----------------------------------
// SVD Line: 6636

//  <rtree> SFDITEM_REG__SDIO_DCOUNT
//    <name> DCOUNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40018030) Bits 24:0 = DATACOUNT: Data count  value </i>
//    <loc> ( (unsigned int)((SDIO_DCOUNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_DCOUNT_DATACOUNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SDIO_STA  --------------------------------
// SVD Line: 6654

unsigned int SDIO_STA __AT (0x40018034);



// ------------------------------  Field Item: SDIO_STA_CCRCFAIL  ---------------------------------
// SVD Line: 6664

//  <item> SFDITEM_FIELD__SDIO_STA_CCRCFAIL
//    <name> CCRCFAIL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40018034) CCRCFAIL </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.0..0> CCRCFAIL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_DCRCFAIL  ---------------------------------
// SVD Line: 6670

//  <item> SFDITEM_FIELD__SDIO_STA_DCRCFAIL
//    <name> DCRCFAIL </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40018034) DCRCFAIL </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.1..1> DCRCFAIL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_CTIMEOUT  ---------------------------------
// SVD Line: 6676

//  <item> SFDITEM_FIELD__SDIO_STA_CTIMEOUT
//    <name> CTIMEOUT </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40018034) CTIMEOUT </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.2..2> CTIMEOUT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_DTIMEOUT  ---------------------------------
// SVD Line: 6682

//  <item> SFDITEM_FIELD__SDIO_STA_DTIMEOUT
//    <name> DTIMEOUT </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40018034) DTIMEOUT </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.3..3> DTIMEOUT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_TXUNDERR  ---------------------------------
// SVD Line: 6688

//  <item> SFDITEM_FIELD__SDIO_STA_TXUNDERR
//    <name> TXUNDERR </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40018034) TXUNDERR </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.4..4> TXUNDERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_RXOVERR  ----------------------------------
// SVD Line: 6694

//  <item> SFDITEM_FIELD__SDIO_STA_RXOVERR
//    <name> RXOVERR </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40018034) RXOVERR </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.5..5> RXOVERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_CMDREND  ----------------------------------
// SVD Line: 6700

//  <item> SFDITEM_FIELD__SDIO_STA_CMDREND
//    <name> CMDREND </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40018034) CMDREND </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.6..6> CMDREND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_CMDSENT  ----------------------------------
// SVD Line: 6706

//  <item> SFDITEM_FIELD__SDIO_STA_CMDSENT
//    <name> CMDSENT </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40018034) CMDSENT </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.7..7> CMDSENT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_DATAEND  ----------------------------------
// SVD Line: 6712

//  <item> SFDITEM_FIELD__SDIO_STA_DATAEND
//    <name> DATAEND </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40018034) DATAEND </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.8..8> DATAEND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_STBITERR  ---------------------------------
// SVD Line: 6718

//  <item> SFDITEM_FIELD__SDIO_STA_STBITERR
//    <name> STBITERR </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40018034) STBITERR </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.9..9> STBITERR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_DBCKEND  ----------------------------------
// SVD Line: 6724

//  <item> SFDITEM_FIELD__SDIO_STA_DBCKEND
//    <name> DBCKEND </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40018034) DBCKEND </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.10..10> DBCKEND
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_CMDACT  ----------------------------------
// SVD Line: 6730

//  <item> SFDITEM_FIELD__SDIO_STA_CMDACT
//    <name> CMDACT </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40018034) CMDACT </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.11..11> CMDACT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_TXACT  -----------------------------------
// SVD Line: 6736

//  <item> SFDITEM_FIELD__SDIO_STA_TXACT
//    <name> TXACT </name>
//    <r> 
//    <i> [Bit 12] RO (@ 0x40018034) TXACT </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.12..12> TXACT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_RXACT  -----------------------------------
// SVD Line: 6742

//  <item> SFDITEM_FIELD__SDIO_STA_RXACT
//    <name> RXACT </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40018034) RXACT </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.13..13> RXACT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_TXFIFOHE  ---------------------------------
// SVD Line: 6748

//  <item> SFDITEM_FIELD__SDIO_STA_TXFIFOHE
//    <name> TXFIFOHE </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40018034) TXFIFOHE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.14..14> TXFIFOHE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_RXFIFOHF  ---------------------------------
// SVD Line: 6754

//  <item> SFDITEM_FIELD__SDIO_STA_RXFIFOHF
//    <name> RXFIFOHF </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40018034) RXFIFOHF </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.15..15> RXFIFOHF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_TXFIFOF  ----------------------------------
// SVD Line: 6760

//  <item> SFDITEM_FIELD__SDIO_STA_TXFIFOF
//    <name> TXFIFOF </name>
//    <r> 
//    <i> [Bit 16] RO (@ 0x40018034) TXFIFOF </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.16..16> TXFIFOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_RXFIFOF  ----------------------------------
// SVD Line: 6766

//  <item> SFDITEM_FIELD__SDIO_STA_RXFIFOF
//    <name> RXFIFOF </name>
//    <r> 
//    <i> [Bit 17] RO (@ 0x40018034) RXFIFOF </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.17..17> RXFIFOF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_TXFIFOE  ----------------------------------
// SVD Line: 6772

//  <item> SFDITEM_FIELD__SDIO_STA_TXFIFOE
//    <name> TXFIFOE </name>
//    <r> 
//    <i> [Bit 18] RO (@ 0x40018034) TXFIFOE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.18..18> TXFIFOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_RXFIFOE  ----------------------------------
// SVD Line: 6778

//  <item> SFDITEM_FIELD__SDIO_STA_RXFIFOE
//    <name> RXFIFOE </name>
//    <r> 
//    <i> [Bit 19] RO (@ 0x40018034) RXFIFOE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.19..19> RXFIFOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_TXDAVL  ----------------------------------
// SVD Line: 6784

//  <item> SFDITEM_FIELD__SDIO_STA_TXDAVL
//    <name> TXDAVL </name>
//    <r> 
//    <i> [Bit 20] RO (@ 0x40018034) TXDAVL </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.20..20> TXDAVL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_RXDAVL  ----------------------------------
// SVD Line: 6790

//  <item> SFDITEM_FIELD__SDIO_STA_RXDAVL
//    <name> RXDAVL </name>
//    <r> 
//    <i> [Bit 21] RO (@ 0x40018034) RXDAVL </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.21..21> RXDAVL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SDIO_STA_SDIOIT  ----------------------------------
// SVD Line: 6796

//  <item> SFDITEM_FIELD__SDIO_STA_SDIOIT
//    <name> SDIOIT </name>
//    <r> 
//    <i> [Bit 22] RO (@ 0x40018034) SDIOIT </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.22..22> SDIOIT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_STA_CEATAEND  ---------------------------------
// SVD Line: 6802

//  <item> SFDITEM_FIELD__SDIO_STA_CEATAEND
//    <name> CEATAEND </name>
//    <r> 
//    <i> [Bit 23] RO (@ 0x40018034) CEATAEND </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_STA ) </loc>
//      <o.23..23> CEATAEND
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_STA  ------------------------------------
// SVD Line: 6654

//  <rtree> SFDITEM_REG__SDIO_STA
//    <name> STA </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40018034) SDIO status register  (SDIO_STA) </i>
//    <loc> ( (unsigned int)((SDIO_STA >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_STA_CCRCFAIL </item>
//    <item> SFDITEM_FIELD__SDIO_STA_DCRCFAIL </item>
//    <item> SFDITEM_FIELD__SDIO_STA_CTIMEOUT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_DTIMEOUT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXUNDERR </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXOVERR </item>
//    <item> SFDITEM_FIELD__SDIO_STA_CMDREND </item>
//    <item> SFDITEM_FIELD__SDIO_STA_CMDSENT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_DATAEND </item>
//    <item> SFDITEM_FIELD__SDIO_STA_STBITERR </item>
//    <item> SFDITEM_FIELD__SDIO_STA_DBCKEND </item>
//    <item> SFDITEM_FIELD__SDIO_STA_CMDACT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXACT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXACT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXFIFOHE </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXFIFOHF </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXFIFOF </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXFIFOF </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXFIFOE </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXFIFOE </item>
//    <item> SFDITEM_FIELD__SDIO_STA_TXDAVL </item>
//    <item> SFDITEM_FIELD__SDIO_STA_RXDAVL </item>
//    <item> SFDITEM_FIELD__SDIO_STA_SDIOIT </item>
//    <item> SFDITEM_FIELD__SDIO_STA_CEATAEND </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SDIO_ICR  --------------------------------
// SVD Line: 6810

unsigned int SDIO_ICR __AT (0x40018038);



// -----------------------------  Field Item: SDIO_ICR_CCRCFAILC  ---------------------------------
// SVD Line: 6820

//  <item> SFDITEM_FIELD__SDIO_ICR_CCRCFAILC
//    <name> CCRCFAILC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40018038) CCRCFAILC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.0..0> CCRCFAILC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_DCRCFAILC  ---------------------------------
// SVD Line: 6826

//  <item> SFDITEM_FIELD__SDIO_ICR_DCRCFAILC
//    <name> DCRCFAILC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40018038) DCRCFAILC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.1..1> DCRCFAILC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_CTIMEOUTC  ---------------------------------
// SVD Line: 6832

//  <item> SFDITEM_FIELD__SDIO_ICR_CTIMEOUTC
//    <name> CTIMEOUTC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40018038) CTIMEOUTC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.2..2> CTIMEOUTC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_DTIMEOUTC  ---------------------------------
// SVD Line: 6838

//  <item> SFDITEM_FIELD__SDIO_ICR_DTIMEOUTC
//    <name> DTIMEOUTC </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40018038) DTIMEOUTC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.3..3> DTIMEOUTC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_TXUNDERRC  ---------------------------------
// SVD Line: 6844

//  <item> SFDITEM_FIELD__SDIO_ICR_TXUNDERRC
//    <name> TXUNDERRC </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40018038) TXUNDERRC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.4..4> TXUNDERRC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_RXOVERRC  ---------------------------------
// SVD Line: 6850

//  <item> SFDITEM_FIELD__SDIO_ICR_RXOVERRC
//    <name> RXOVERRC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40018038) RXOVERRC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.5..5> RXOVERRC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_CMDRENDC  ---------------------------------
// SVD Line: 6856

//  <item> SFDITEM_FIELD__SDIO_ICR_CMDRENDC
//    <name> CMDRENDC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40018038) CMDRENDC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.6..6> CMDRENDC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_CMDSENTC  ---------------------------------
// SVD Line: 6862

//  <item> SFDITEM_FIELD__SDIO_ICR_CMDSENTC
//    <name> CMDSENTC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40018038) CMDSENTC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.7..7> CMDSENTC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_DATAENDC  ---------------------------------
// SVD Line: 6868

//  <item> SFDITEM_FIELD__SDIO_ICR_DATAENDC
//    <name> DATAENDC </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40018038) DATAENDC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.8..8> DATAENDC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_STBITERRC  ---------------------------------
// SVD Line: 6874

//  <item> SFDITEM_FIELD__SDIO_ICR_STBITERRC
//    <name> STBITERRC </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40018038) STBITERRC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.9..9> STBITERRC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_DBCKENDC  ---------------------------------
// SVD Line: 6880

//  <item> SFDITEM_FIELD__SDIO_ICR_DBCKENDC
//    <name> DBCKENDC </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40018038) DBCKENDC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.10..10> DBCKENDC
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_ICR_SDIOITC  ----------------------------------
// SVD Line: 6886

//  <item> SFDITEM_FIELD__SDIO_ICR_SDIOITC
//    <name> SDIOITC </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40018038) SDIOITC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.22..22> SDIOITC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_ICR_CEATAENDC  ---------------------------------
// SVD Line: 6892

//  <item> SFDITEM_FIELD__SDIO_ICR_CEATAENDC
//    <name> CEATAENDC </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40018038) CEATAENDC </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_ICR ) </loc>
//      <o.23..23> CEATAENDC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_ICR  ------------------------------------
// SVD Line: 6810

//  <rtree> SFDITEM_REG__SDIO_ICR
//    <name> ICR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018038) SDIO interrupt clear register  (SDIO_ICR) </i>
//    <loc> ( (unsigned int)((SDIO_ICR >> 0) & 0xFFFFFFFF), ((SDIO_ICR = (SDIO_ICR & ~(0xC007FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC007FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_ICR_CCRCFAILC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_DCRCFAILC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_CTIMEOUTC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_DTIMEOUTC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_TXUNDERRC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_RXOVERRC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_CMDRENDC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_CMDSENTC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_DATAENDC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_STBITERRC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_DBCKENDC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_SDIOITC </item>
//    <item> SFDITEM_FIELD__SDIO_ICR_CEATAENDC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_MASK  --------------------------------
// SVD Line: 6900

unsigned int SDIO_MASK __AT (0x4001803C);



// ----------------------------  Field Item: SDIO_MASK_CCRCFAILIE  --------------------------------
// SVD Line: 6909

//  <item> SFDITEM_FIELD__SDIO_MASK_CCRCFAILIE
//    <name> CCRCFAILIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001803C) CCRCFAILIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.0..0> CCRCFAILIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_DCRCFAILIE  --------------------------------
// SVD Line: 6915

//  <item> SFDITEM_FIELD__SDIO_MASK_DCRCFAILIE
//    <name> DCRCFAILIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001803C) DCRCFAILIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.1..1> DCRCFAILIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_CTIMEOUTIE  --------------------------------
// SVD Line: 6921

//  <item> SFDITEM_FIELD__SDIO_MASK_CTIMEOUTIE
//    <name> CTIMEOUTIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001803C) CTIMEOUTIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.2..2> CTIMEOUTIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_DTIMEOUTIE  --------------------------------
// SVD Line: 6927

//  <item> SFDITEM_FIELD__SDIO_MASK_DTIMEOUTIE
//    <name> DTIMEOUTIE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001803C) DTIMEOUTIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.3..3> DTIMEOUTIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_TXUNDERRIE  --------------------------------
// SVD Line: 6933

//  <item> SFDITEM_FIELD__SDIO_MASK_TXUNDERRIE
//    <name> TXUNDERRIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001803C) TXUNDERRIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.4..4> TXUNDERRIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_RXOVERRIE  --------------------------------
// SVD Line: 6939

//  <item> SFDITEM_FIELD__SDIO_MASK_RXOVERRIE
//    <name> RXOVERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001803C) RXOVERRIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.5..5> RXOVERRIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_CMDRENDIE  --------------------------------
// SVD Line: 6945

//  <item> SFDITEM_FIELD__SDIO_MASK_CMDRENDIE
//    <name> CMDRENDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001803C) CMDRENDIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.6..6> CMDRENDIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_CMDSENTIE  --------------------------------
// SVD Line: 6951

//  <item> SFDITEM_FIELD__SDIO_MASK_CMDSENTIE
//    <name> CMDSENTIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001803C) CMDSENTIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.7..7> CMDSENTIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_DATAENDIE  --------------------------------
// SVD Line: 6957

//  <item> SFDITEM_FIELD__SDIO_MASK_DATAENDIE
//    <name> DATAENDIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001803C) DATAENDIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.8..8> DATAENDIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_STBITERRIE  --------------------------------
// SVD Line: 6963

//  <item> SFDITEM_FIELD__SDIO_MASK_STBITERRIE
//    <name> STBITERRIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001803C) STBITERRIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.9..9> STBITERRIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_DBACKENDIE  --------------------------------
// SVD Line: 6969

//  <item> SFDITEM_FIELD__SDIO_MASK_DBACKENDIE
//    <name> DBACKENDIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001803C) DBACKENDIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.10..10> DBACKENDIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_CMDACTIE  ---------------------------------
// SVD Line: 6975

//  <item> SFDITEM_FIELD__SDIO_MASK_CMDACTIE
//    <name> CMDACTIE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001803C) CMDACTIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.11..11> CMDACTIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_MASK_TXACTIE  ---------------------------------
// SVD Line: 6981

//  <item> SFDITEM_FIELD__SDIO_MASK_TXACTIE
//    <name> TXACTIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001803C) TXACTIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.12..12> TXACTIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SDIO_MASK_RXACTIE  ---------------------------------
// SVD Line: 6987

//  <item> SFDITEM_FIELD__SDIO_MASK_RXACTIE
//    <name> RXACTIE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001803C) RXACTIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.13..13> RXACTIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_TXFIFOHEIE  --------------------------------
// SVD Line: 6993

//  <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOHEIE
//    <name> TXFIFOHEIE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001803C) TXFIFOHEIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.14..14> TXFIFOHEIE
//    </check>
//  </item>
//  


// ----------------------------  Field Item: SDIO_MASK_RXFIFOHFIE  --------------------------------
// SVD Line: 6999

//  <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOHFIE
//    <name> RXFIFOHFIE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001803C) RXFIFOHFIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.15..15> RXFIFOHFIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_TXFIFOFIE  --------------------------------
// SVD Line: 7005

//  <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOFIE
//    <name> TXFIFOFIE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4001803C) TXFIFOFIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.16..16> TXFIFOFIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_RXFIFOFIE  --------------------------------
// SVD Line: 7011

//  <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOFIE
//    <name> RXFIFOFIE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4001803C) RXFIFOFIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.17..17> RXFIFOFIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_TXFIFOEIE  --------------------------------
// SVD Line: 7017

//  <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOEIE
//    <name> TXFIFOEIE </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4001803C) TXFIFOEIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.18..18> TXFIFOEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_RXFIFOEIE  --------------------------------
// SVD Line: 7023

//  <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOEIE
//    <name> RXFIFOEIE </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4001803C) RXFIFOEIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.19..19> RXFIFOEIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_TXDAVLIE  ---------------------------------
// SVD Line: 7029

//  <item> SFDITEM_FIELD__SDIO_MASK_TXDAVLIE
//    <name> TXDAVLIE </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4001803C) TXDAVLIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.20..20> TXDAVLIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_RXDAVLIE  ---------------------------------
// SVD Line: 7035

//  <item> SFDITEM_FIELD__SDIO_MASK_RXDAVLIE
//    <name> RXDAVLIE </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4001803C) RXDAVLIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.21..21> RXDAVLIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_SDIOITIE  ---------------------------------
// SVD Line: 7041

//  <item> SFDITEM_FIELD__SDIO_MASK_SDIOITIE
//    <name> SDIOITIE </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4001803C) SDIOITIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.22..22> SDIOITIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SDIO_MASK_CEATENDIE  --------------------------------
// SVD Line: 7047

//  <item> SFDITEM_FIELD__SDIO_MASK_CEATENDIE
//    <name> CEATENDIE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4001803C) CEATENDIE </i>
//    <check> 
//      <loc> ( (unsigned int) SDIO_MASK ) </loc>
//      <o.23..23> CEATENDIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_MASK  -----------------------------------
// SVD Line: 6900

//  <rtree> SFDITEM_REG__SDIO_MASK
//    <name> MASK </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001803C) SDIO mask register (SDIO_MASK) </i>
//    <loc> ( (unsigned int)((SDIO_MASK >> 0) & 0xFFFFFFFF), ((SDIO_MASK = (SDIO_MASK & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_MASK_CCRCFAILIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_DCRCFAILIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_CTIMEOUTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_DTIMEOUTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXUNDERRIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXOVERRIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_CMDRENDIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_CMDSENTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_DATAENDIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_STBITERRIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_DBACKENDIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_CMDACTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXACTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXACTIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOHEIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOHFIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOFIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOFIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXFIFOEIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXFIFOEIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_TXDAVLIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_RXDAVLIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_SDIOITIE </item>
//    <item> SFDITEM_FIELD__SDIO_MASK_CEATENDIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SDIO_FIFOCNT  ------------------------------
// SVD Line: 7055

unsigned int SDIO_FIFOCNT __AT (0x40018048);



// ---------------------------  Field Item: SDIO_FIFOCNT_FIF0COUNT  -------------------------------
// SVD Line: 7066

//  <item> SFDITEM_FIELD__SDIO_FIFOCNT_FIF0COUNT
//    <name> FIF0COUNT </name>
//    <r> 
//    <i> [Bits 23..0] RO (@ 0x40018048) FIF0COUNT </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_FIFOCNT >> 0) & 0xFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: SDIO_FIFOCNT  ----------------------------------
// SVD Line: 7055

//  <rtree> SFDITEM_REG__SDIO_FIFOCNT
//    <name> FIFOCNT </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40018048) Bits 23:0 = FIFOCOUNT: Remaining number of  words to be written to or read from the  FIFO </i>
//    <loc> ( (unsigned int)((SDIO_FIFOCNT >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SDIO_FIFOCNT_FIF0COUNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SDIO_FIFO  --------------------------------
// SVD Line: 7074

unsigned int SDIO_FIFO __AT (0x40018080);



// -----------------------------  Field Item: SDIO_FIFO_FIFOData  ---------------------------------
// SVD Line: 7084

//  <item> SFDITEM_FIELD__SDIO_FIFO_FIFOData
//    <name> FIFOData </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018080) FIFOData </i>
//    <edit> 
//      <loc> ( (unsigned int)((SDIO_FIFO >> 0) & 0xFFFFFFFF), ((SDIO_FIFO = (SDIO_FIFO & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: SDIO_FIFO  -----------------------------------
// SVD Line: 7074

//  <rtree> SFDITEM_REG__SDIO_FIFO
//    <name> FIFO </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40018080) bits 31:0 = FIFOData: Receive and transmit  FIFO data </i>
//    <loc> ( (unsigned int)((SDIO_FIFO >> 0) & 0xFFFFFFFF), ((SDIO_FIFO = (SDIO_FIFO & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SDIO_FIFO_FIFOData </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SDIO  -------------------------------------
// SVD Line: 6274

//  <view> SDIO
//    <name> SDIO </name>
//    <item> SFDITEM_REG__SDIO_POWER </item>
//    <item> SFDITEM_REG__SDIO_CLKCR </item>
//    <item> SFDITEM_REG__SDIO_ARG </item>
//    <item> SFDITEM_REG__SDIO_CMD </item>
//    <item> SFDITEM_REG__SDIO_RESPCMD </item>
//    <item> SFDITEM_REG__SDIO_RESPI1 </item>
//    <item> SFDITEM_REG__SDIO_RESP2 </item>
//    <item> SFDITEM_REG__SDIO_RESP3 </item>
//    <item> SFDITEM_REG__SDIO_RESP4 </item>
//    <item> SFDITEM_REG__SDIO_DTIMER </item>
//    <item> SFDITEM_REG__SDIO_DLEN </item>
//    <item> SFDITEM_REG__SDIO_DCTRL </item>
//    <item> SFDITEM_REG__SDIO_DCOUNT </item>
//    <item> SFDITEM_REG__SDIO_STA </item>
//    <item> SFDITEM_REG__SDIO_ICR </item>
//    <item> SFDITEM_REG__SDIO_MASK </item>
//    <item> SFDITEM_REG__SDIO_FIFOCNT </item>
//    <item> SFDITEM_REG__SDIO_FIFO </item>
//  </view>
//  


// -----------------------------  Register Item Address: RTC_CRH  ---------------------------------
// SVD Line: 7116

unsigned int RTC_CRH __AT (0x40002800);



// --------------------------------  Field Item: RTC_CRH_SECIE  -----------------------------------
// SVD Line: 7125

//  <item> SFDITEM_FIELD__RTC_CRH_SECIE
//    <name> SECIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002800) Second interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.0..0> SECIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRH_ALRIE  -----------------------------------
// SVD Line: 7131

//  <item> SFDITEM_FIELD__RTC_CRH_ALRIE
//    <name> ALRIE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002800) Alarm interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.1..1> ALRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRH_OWIE  ------------------------------------
// SVD Line: 7137

//  <item> SFDITEM_FIELD__RTC_CRH_OWIE
//    <name> OWIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002800) Overflow interrupt Enable </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRH ) </loc>
//      <o.2..2> OWIE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CRH  ------------------------------------
// SVD Line: 7116

//  <rtree> SFDITEM_REG__RTC_CRH
//    <name> CRH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002800) RTC Control Register High </i>
//    <loc> ( (unsigned int)((RTC_CRH >> 0) & 0xFFFFFFFF), ((RTC_CRH = (RTC_CRH & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CRH_SECIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_ALRIE </item>
//    <item> SFDITEM_FIELD__RTC_CRH_OWIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CRL  ---------------------------------
// SVD Line: 7145

unsigned int RTC_CRL __AT (0x40002804);



// --------------------------------  Field Item: RTC_CRL_SECF  ------------------------------------
// SVD Line: 7153

//  <item> SFDITEM_FIELD__RTC_CRL_SECF
//    <name> SECF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002804) Second Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.0..0> SECF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRL_ALRF  ------------------------------------
// SVD Line: 7160

//  <item> SFDITEM_FIELD__RTC_CRL_ALRF
//    <name> ALRF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002804) Alarm Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.1..1> ALRF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_OWF  ------------------------------------
// SVD Line: 7167

//  <item> SFDITEM_FIELD__RTC_CRL_OWF
//    <name> OWF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002804) Overflow Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.2..2> OWF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_RSF  ------------------------------------
// SVD Line: 7174

//  <item> SFDITEM_FIELD__RTC_CRL_RSF
//    <name> RSF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002804) Registers Synchronized  Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.3..3> RSF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: RTC_CRL_CNF  ------------------------------------
// SVD Line: 7182

//  <item> SFDITEM_FIELD__RTC_CRL_CNF
//    <name> CNF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40002804) Configuration Flag </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.4..4> CNF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: RTC_CRL_RTOFF  -----------------------------------
// SVD Line: 7189

//  <item> SFDITEM_FIELD__RTC_CRL_RTOFF
//    <name> RTOFF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40002804) RTC operation OFF </i>
//    <check> 
//      <loc> ( (unsigned int) RTC_CRL ) </loc>
//      <o.5..5> RTOFF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: RTC_CRL  ------------------------------------
// SVD Line: 7145

//  <rtree> SFDITEM_REG__RTC_CRL
//    <name> CRL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002804) RTC Control Register Low </i>
//    <loc> ( (unsigned int)((RTC_CRL >> 0) & 0xFFFFFFFF), ((RTC_CRL = (RTC_CRL & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CRL_SECF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_ALRF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_OWF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_RSF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_CNF </item>
//    <item> SFDITEM_FIELD__RTC_CRL_RTOFF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRLH  --------------------------------
// SVD Line: 7198

unsigned int RTC_PRLH __AT (0x40002808);



// --------------------------------  Field Item: RTC_PRLH_PRLH  -----------------------------------
// SVD Line: 7208

//  <item> SFDITEM_FIELD__RTC_PRLH_PRLH
//    <name> PRLH </name>
//    <w> 
//    <i> [Bits 3..0] WO (@ 0x40002808) RTC Prescaler Load Register  High </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_PRLH >> 0) & 0x0), ((RTC_PRLH = (RTC_PRLH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRLH  ------------------------------------
// SVD Line: 7198

//  <rtree> SFDITEM_REG__RTC_PRLH
//    <name> PRLH </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002808) RTC Prescaler Load Register  High </i>
//    <loc> ( (unsigned int)((RTC_PRLH >> 0) & 0xFFFFFFFF), ((RTC_PRLH = (RTC_PRLH & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRLH_PRLH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_PRLL  --------------------------------
// SVD Line: 7217

unsigned int RTC_PRLL __AT (0x4000280C);



// --------------------------------  Field Item: RTC_PRLL_PRLL  -----------------------------------
// SVD Line: 7227

//  <item> SFDITEM_FIELD__RTC_PRLL_PRLL
//    <name> PRLL </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x4000280C) RTC Prescaler Divider Register  Low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_PRLL >> 0) & 0x0), ((RTC_PRLL = (RTC_PRLL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_PRLL  ------------------------------------
// SVD Line: 7217

//  <rtree> SFDITEM_REG__RTC_PRLL
//    <name> PRLL </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x4000280C) RTC Prescaler Load Register  Low </i>
//    <loc> ( (unsigned int)((RTC_PRLL >> 0) & 0xFFFFFFFF), ((RTC_PRLL = (RTC_PRLL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_PRLL_PRLL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DIVH  --------------------------------
// SVD Line: 7236

unsigned int RTC_DIVH __AT (0x40002810);



// --------------------------------  Field Item: RTC_DIVH_DIVH  -----------------------------------
// SVD Line: 7246

//  <item> SFDITEM_FIELD__RTC_DIVH_DIVH
//    <name> DIVH </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x40002810) RTC prescaler divider register  high </i>
//    <edit> 
//      <loc> ( (unsigned char)((RTC_DIVH >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DIVH  ------------------------------------
// SVD Line: 7236

//  <rtree> SFDITEM_REG__RTC_DIVH
//    <name> DIVH </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002810) RTC Prescaler Divider Register  High </i>
//    <loc> ( (unsigned int)((RTC_DIVH >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_DIVH_DIVH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_DIVL  --------------------------------
// SVD Line: 7255

unsigned int RTC_DIVL __AT (0x40002814);



// --------------------------------  Field Item: RTC_DIVL_DIVL  -----------------------------------
// SVD Line: 7265

//  <item> SFDITEM_FIELD__RTC_DIVL_DIVL
//    <name> DIVL </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40002814) RTC prescaler divider register  Low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_DIVL >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_DIVL  ------------------------------------
// SVD Line: 7255

//  <rtree> SFDITEM_REG__RTC_DIVL
//    <name> DIVL </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40002814) RTC Prescaler Divider Register  Low </i>
//    <loc> ( (unsigned int)((RTC_DIVL >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__RTC_DIVL_DIVL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CNTH  --------------------------------
// SVD Line: 7274

unsigned int RTC_CNTH __AT (0x40002818);



// --------------------------------  Field Item: RTC_CNTH_CNTH  -----------------------------------
// SVD Line: 7283

//  <item> SFDITEM_FIELD__RTC_CNTH_CNTH
//    <name> CNTH </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002818) RTC counter register high </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CNTH >> 0) & 0xFFFF), ((RTC_CNTH = (RTC_CNTH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CNTH  ------------------------------------
// SVD Line: 7274

//  <rtree> SFDITEM_REG__RTC_CNTH
//    <name> CNTH </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002818) RTC Counter Register High </i>
//    <loc> ( (unsigned int)((RTC_CNTH >> 0) & 0xFFFFFFFF), ((RTC_CNTH = (RTC_CNTH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CNTH_CNTH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_CNTL  --------------------------------
// SVD Line: 7291

unsigned int RTC_CNTL __AT (0x4000281C);



// --------------------------------  Field Item: RTC_CNTL_CNTL  -----------------------------------
// SVD Line: 7300

//  <item> SFDITEM_FIELD__RTC_CNTL_CNTL
//    <name> CNTL </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000281C) RTC counter register Low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_CNTL >> 0) & 0xFFFF), ((RTC_CNTL = (RTC_CNTL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_CNTL  ------------------------------------
// SVD Line: 7291

//  <rtree> SFDITEM_REG__RTC_CNTL
//    <name> CNTL </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000281C) RTC Counter Register Low </i>
//    <loc> ( (unsigned int)((RTC_CNTL >> 0) & 0xFFFFFFFF), ((RTC_CNTL = (RTC_CNTL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_CNTL_CNTL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ALRH  --------------------------------
// SVD Line: 7308

unsigned int RTC_ALRH __AT (0x40002820);



// --------------------------------  Field Item: RTC_ALRH_ALRH  -----------------------------------
// SVD Line: 7317

//  <item> SFDITEM_FIELD__RTC_ALRH_ALRH
//    <name> ALRH </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40002820) RTC alarm register high </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRH >> 0) & 0x0), ((RTC_ALRH = (RTC_ALRH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ALRH  ------------------------------------
// SVD Line: 7308

//  <rtree> SFDITEM_REG__RTC_ALRH
//    <name> ALRH </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002820) RTC Alarm Register High </i>
//    <loc> ( (unsigned int)((RTC_ALRH >> 0) & 0xFFFFFFFF), ((RTC_ALRH = (RTC_ALRH & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRH_ALRH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: RTC_ALRL  --------------------------------
// SVD Line: 7325

unsigned int RTC_ALRL __AT (0x40002824);



// --------------------------------  Field Item: RTC_ALRL_ALRL  -----------------------------------
// SVD Line: 7334

//  <item> SFDITEM_FIELD__RTC_ALRL_ALRL
//    <name> ALRL </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40002824) RTC alarm register low </i>
//    <edit> 
//      <loc> ( (unsigned short)((RTC_ALRL >> 0) & 0x0), ((RTC_ALRL = (RTC_ALRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: RTC_ALRL  ------------------------------------
// SVD Line: 7325

//  <rtree> SFDITEM_REG__RTC_ALRL
//    <name> ALRL </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002824) RTC Alarm Register Low </i>
//    <loc> ( (unsigned int)((RTC_ALRL >> 0) & 0xFFFFFFFF), ((RTC_ALRL = (RTC_ALRL & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__RTC_ALRL_ALRL </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: RTC  --------------------------------------
// SVD Line: 7094

//  <view> RTC
//    <name> RTC </name>
//    <item> SFDITEM_REG__RTC_CRH </item>
//    <item> SFDITEM_REG__RTC_CRL </item>
//    <item> SFDITEM_REG__RTC_PRLH </item>
//    <item> SFDITEM_REG__RTC_PRLL </item>
//    <item> SFDITEM_REG__RTC_DIVH </item>
//    <item> SFDITEM_REG__RTC_DIVL </item>
//    <item> SFDITEM_REG__RTC_CNTH </item>
//    <item> SFDITEM_REG__RTC_CNTL </item>
//    <item> SFDITEM_REG__RTC_ALRH </item>
//    <item> SFDITEM_REG__RTC_ALRL </item>
//  </view>
//  


// -----------------------------  Register Item Address: BKP_DR1  ---------------------------------
// SVD Line: 7355

unsigned int BKP_DR1 __AT (0x40006C04);



// ---------------------------------  Field Item: BKP_DR1_D1  -------------------------------------
// SVD Line: 7364

//  <item> SFDITEM_FIELD__BKP_DR1_D1
//    <name> D1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C04) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR1 >> 0) & 0xFFFF), ((BKP_DR1 = (BKP_DR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR1  ------------------------------------
// SVD Line: 7355

//  <rtree> SFDITEM_REG__BKP_DR1
//    <name> DR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C04) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR1 >> 0) & 0xFFFFFFFF), ((BKP_DR1 = (BKP_DR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR1_D1 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR2  ---------------------------------
// SVD Line: 7372

unsigned int BKP_DR2 __AT (0x40006C08);



// ---------------------------------  Field Item: BKP_DR2_D2  -------------------------------------
// SVD Line: 7381

//  <item> SFDITEM_FIELD__BKP_DR2_D2
//    <name> D2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C08) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR2 >> 0) & 0xFFFF), ((BKP_DR2 = (BKP_DR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR2  ------------------------------------
// SVD Line: 7372

//  <rtree> SFDITEM_REG__BKP_DR2
//    <name> DR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C08) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR2 >> 0) & 0xFFFFFFFF), ((BKP_DR2 = (BKP_DR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR2_D2 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR3  ---------------------------------
// SVD Line: 7389

unsigned int BKP_DR3 __AT (0x40006C0C);



// ---------------------------------  Field Item: BKP_DR3_D3  -------------------------------------
// SVD Line: 7398

//  <item> SFDITEM_FIELD__BKP_DR3_D3
//    <name> D3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C0C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR3 >> 0) & 0xFFFF), ((BKP_DR3 = (BKP_DR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR3  ------------------------------------
// SVD Line: 7389

//  <rtree> SFDITEM_REG__BKP_DR3
//    <name> DR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C0C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR3 >> 0) & 0xFFFFFFFF), ((BKP_DR3 = (BKP_DR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR3_D3 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR4  ---------------------------------
// SVD Line: 7406

unsigned int BKP_DR4 __AT (0x40006C10);



// ---------------------------------  Field Item: BKP_DR4_D4  -------------------------------------
// SVD Line: 7415

//  <item> SFDITEM_FIELD__BKP_DR4_D4
//    <name> D4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C10) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR4 >> 0) & 0xFFFF), ((BKP_DR4 = (BKP_DR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR4  ------------------------------------
// SVD Line: 7406

//  <rtree> SFDITEM_REG__BKP_DR4
//    <name> DR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C10) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR4 >> 0) & 0xFFFFFFFF), ((BKP_DR4 = (BKP_DR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR4_D4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR5  ---------------------------------
// SVD Line: 7423

unsigned int BKP_DR5 __AT (0x40006C14);



// ---------------------------------  Field Item: BKP_DR5_D5  -------------------------------------
// SVD Line: 7432

//  <item> SFDITEM_FIELD__BKP_DR5_D5
//    <name> D5 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C14) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR5 >> 0) & 0xFFFF), ((BKP_DR5 = (BKP_DR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR5  ------------------------------------
// SVD Line: 7423

//  <rtree> SFDITEM_REG__BKP_DR5
//    <name> DR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C14) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR5 >> 0) & 0xFFFFFFFF), ((BKP_DR5 = (BKP_DR5 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR5_D5 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR6  ---------------------------------
// SVD Line: 7440

unsigned int BKP_DR6 __AT (0x40006C18);



// ---------------------------------  Field Item: BKP_DR6_D6  -------------------------------------
// SVD Line: 7449

//  <item> SFDITEM_FIELD__BKP_DR6_D6
//    <name> D6 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C18) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR6 >> 0) & 0xFFFF), ((BKP_DR6 = (BKP_DR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR6  ------------------------------------
// SVD Line: 7440

//  <rtree> SFDITEM_REG__BKP_DR6
//    <name> DR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C18) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR6 >> 0) & 0xFFFFFFFF), ((BKP_DR6 = (BKP_DR6 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR6_D6 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR7  ---------------------------------
// SVD Line: 7457

unsigned int BKP_DR7 __AT (0x40006C1C);



// ---------------------------------  Field Item: BKP_DR7_D7  -------------------------------------
// SVD Line: 7466

//  <item> SFDITEM_FIELD__BKP_DR7_D7
//    <name> D7 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C1C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR7 >> 0) & 0xFFFF), ((BKP_DR7 = (BKP_DR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR7  ------------------------------------
// SVD Line: 7457

//  <rtree> SFDITEM_REG__BKP_DR7
//    <name> DR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C1C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR7 >> 0) & 0xFFFFFFFF), ((BKP_DR7 = (BKP_DR7 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR7_D7 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR8  ---------------------------------
// SVD Line: 7474

unsigned int BKP_DR8 __AT (0x40006C20);



// ---------------------------------  Field Item: BKP_DR8_D8  -------------------------------------
// SVD Line: 7483

//  <item> SFDITEM_FIELD__BKP_DR8_D8
//    <name> D8 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C20) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR8 >> 0) & 0xFFFF), ((BKP_DR8 = (BKP_DR8 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR8  ------------------------------------
// SVD Line: 7474

//  <rtree> SFDITEM_REG__BKP_DR8
//    <name> DR8 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C20) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR8 >> 0) & 0xFFFFFFFF), ((BKP_DR8 = (BKP_DR8 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR8_D8 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR9  ---------------------------------
// SVD Line: 7491

unsigned int BKP_DR9 __AT (0x40006C24);



// ---------------------------------  Field Item: BKP_DR9_D9  -------------------------------------
// SVD Line: 7500

//  <item> SFDITEM_FIELD__BKP_DR9_D9
//    <name> D9 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C24) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR9 >> 0) & 0xFFFF), ((BKP_DR9 = (BKP_DR9 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_DR9  ------------------------------------
// SVD Line: 7491

//  <rtree> SFDITEM_REG__BKP_DR9
//    <name> DR9 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C24) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR9 >> 0) & 0xFFFFFFFF), ((BKP_DR9 = (BKP_DR9 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR9_D9 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR10  --------------------------------
// SVD Line: 7508

unsigned int BKP_DR10 __AT (0x40006C28);



// --------------------------------  Field Item: BKP_DR10_D10  ------------------------------------
// SVD Line: 7517

//  <item> SFDITEM_FIELD__BKP_DR10_D10
//    <name> D10 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C28) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR10 >> 0) & 0xFFFF), ((BKP_DR10 = (BKP_DR10 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR10  ------------------------------------
// SVD Line: 7508

//  <rtree> SFDITEM_REG__BKP_DR10
//    <name> DR10 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C28) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR10 >> 0) & 0xFFFFFFFF), ((BKP_DR10 = (BKP_DR10 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR10_D10 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR11  --------------------------------
// SVD Line: 7525

unsigned int BKP_DR11 __AT (0x40006C40);



// --------------------------------  Field Item: BKP_DR11_DR11  -----------------------------------
// SVD Line: 7534

//  <item> SFDITEM_FIELD__BKP_DR11_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C40) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR11 >> 0) & 0xFFFF), ((BKP_DR11 = (BKP_DR11 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR11  ------------------------------------
// SVD Line: 7525

//  <rtree> SFDITEM_REG__BKP_DR11
//    <name> DR11 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C40) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR11 >> 0) & 0xFFFFFFFF), ((BKP_DR11 = (BKP_DR11 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR11_DR11 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR12  --------------------------------
// SVD Line: 7542

unsigned int BKP_DR12 __AT (0x40006C44);



// --------------------------------  Field Item: BKP_DR12_DR12  -----------------------------------
// SVD Line: 7551

//  <item> SFDITEM_FIELD__BKP_DR12_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C44) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR12 >> 0) & 0xFFFF), ((BKP_DR12 = (BKP_DR12 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR12  ------------------------------------
// SVD Line: 7542

//  <rtree> SFDITEM_REG__BKP_DR12
//    <name> DR12 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C44) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR12 >> 0) & 0xFFFFFFFF), ((BKP_DR12 = (BKP_DR12 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR12_DR12 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR13  --------------------------------
// SVD Line: 7559

unsigned int BKP_DR13 __AT (0x40006C48);



// --------------------------------  Field Item: BKP_DR13_DR13  -----------------------------------
// SVD Line: 7568

//  <item> SFDITEM_FIELD__BKP_DR13_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C48) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR13 >> 0) & 0xFFFF), ((BKP_DR13 = (BKP_DR13 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR13  ------------------------------------
// SVD Line: 7559

//  <rtree> SFDITEM_REG__BKP_DR13
//    <name> DR13 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C48) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR13 >> 0) & 0xFFFFFFFF), ((BKP_DR13 = (BKP_DR13 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR13_DR13 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR14  --------------------------------
// SVD Line: 7576

unsigned int BKP_DR14 __AT (0x40006C4C);



// --------------------------------  Field Item: BKP_DR14_D14  ------------------------------------
// SVD Line: 7585

//  <item> SFDITEM_FIELD__BKP_DR14_D14
//    <name> D14 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C4C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR14 >> 0) & 0xFFFF), ((BKP_DR14 = (BKP_DR14 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR14  ------------------------------------
// SVD Line: 7576

//  <rtree> SFDITEM_REG__BKP_DR14
//    <name> DR14 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C4C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR14 >> 0) & 0xFFFFFFFF), ((BKP_DR14 = (BKP_DR14 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR14_D14 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR15  --------------------------------
// SVD Line: 7593

unsigned int BKP_DR15 __AT (0x40006C50);



// --------------------------------  Field Item: BKP_DR15_D15  ------------------------------------
// SVD Line: 7602

//  <item> SFDITEM_FIELD__BKP_DR15_D15
//    <name> D15 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C50) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR15 >> 0) & 0xFFFF), ((BKP_DR15 = (BKP_DR15 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR15  ------------------------------------
// SVD Line: 7593

//  <rtree> SFDITEM_REG__BKP_DR15
//    <name> DR15 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C50) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR15 >> 0) & 0xFFFFFFFF), ((BKP_DR15 = (BKP_DR15 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR15_D15 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR16  --------------------------------
// SVD Line: 7610

unsigned int BKP_DR16 __AT (0x40006C54);



// --------------------------------  Field Item: BKP_DR16_D16  ------------------------------------
// SVD Line: 7619

//  <item> SFDITEM_FIELD__BKP_DR16_D16
//    <name> D16 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C54) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR16 >> 0) & 0xFFFF), ((BKP_DR16 = (BKP_DR16 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR16  ------------------------------------
// SVD Line: 7610

//  <rtree> SFDITEM_REG__BKP_DR16
//    <name> DR16 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C54) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR16 >> 0) & 0xFFFFFFFF), ((BKP_DR16 = (BKP_DR16 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR16_D16 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR17  --------------------------------
// SVD Line: 7627

unsigned int BKP_DR17 __AT (0x40006C58);



// --------------------------------  Field Item: BKP_DR17_D17  ------------------------------------
// SVD Line: 7636

//  <item> SFDITEM_FIELD__BKP_DR17_D17
//    <name> D17 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C58) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR17 >> 0) & 0xFFFF), ((BKP_DR17 = (BKP_DR17 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR17  ------------------------------------
// SVD Line: 7627

//  <rtree> SFDITEM_REG__BKP_DR17
//    <name> DR17 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C58) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR17 >> 0) & 0xFFFFFFFF), ((BKP_DR17 = (BKP_DR17 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR17_D17 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR18  --------------------------------
// SVD Line: 7644

unsigned int BKP_DR18 __AT (0x40006C5C);



// --------------------------------  Field Item: BKP_DR18_D18  ------------------------------------
// SVD Line: 7653

//  <item> SFDITEM_FIELD__BKP_DR18_D18
//    <name> D18 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C5C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR18 >> 0) & 0xFFFF), ((BKP_DR18 = (BKP_DR18 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR18  ------------------------------------
// SVD Line: 7644

//  <rtree> SFDITEM_REG__BKP_DR18
//    <name> DR18 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C5C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR18 >> 0) & 0xFFFFFFFF), ((BKP_DR18 = (BKP_DR18 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR18_D18 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR19  --------------------------------
// SVD Line: 7661

unsigned int BKP_DR19 __AT (0x40006C60);



// --------------------------------  Field Item: BKP_DR19_D19  ------------------------------------
// SVD Line: 7670

//  <item> SFDITEM_FIELD__BKP_DR19_D19
//    <name> D19 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C60) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR19 >> 0) & 0xFFFF), ((BKP_DR19 = (BKP_DR19 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR19  ------------------------------------
// SVD Line: 7661

//  <rtree> SFDITEM_REG__BKP_DR19
//    <name> DR19 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C60) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR19 >> 0) & 0xFFFFFFFF), ((BKP_DR19 = (BKP_DR19 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR19_D19 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR20  --------------------------------
// SVD Line: 7678

unsigned int BKP_DR20 __AT (0x40006C64);



// --------------------------------  Field Item: BKP_DR20_D20  ------------------------------------
// SVD Line: 7687

//  <item> SFDITEM_FIELD__BKP_DR20_D20
//    <name> D20 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C64) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR20 >> 0) & 0xFFFF), ((BKP_DR20 = (BKP_DR20 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR20  ------------------------------------
// SVD Line: 7678

//  <rtree> SFDITEM_REG__BKP_DR20
//    <name> DR20 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C64) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR20 >> 0) & 0xFFFFFFFF), ((BKP_DR20 = (BKP_DR20 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR20_D20 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR21  --------------------------------
// SVD Line: 7695

unsigned int BKP_DR21 __AT (0x40006C68);



// --------------------------------  Field Item: BKP_DR21_D21  ------------------------------------
// SVD Line: 7704

//  <item> SFDITEM_FIELD__BKP_DR21_D21
//    <name> D21 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C68) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR21 >> 0) & 0xFFFF), ((BKP_DR21 = (BKP_DR21 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR21  ------------------------------------
// SVD Line: 7695

//  <rtree> SFDITEM_REG__BKP_DR21
//    <name> DR21 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C68) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR21 >> 0) & 0xFFFFFFFF), ((BKP_DR21 = (BKP_DR21 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR21_D21 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR22  --------------------------------
// SVD Line: 7712

unsigned int BKP_DR22 __AT (0x40006C6C);



// --------------------------------  Field Item: BKP_DR22_D22  ------------------------------------
// SVD Line: 7721

//  <item> SFDITEM_FIELD__BKP_DR22_D22
//    <name> D22 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C6C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR22 >> 0) & 0xFFFF), ((BKP_DR22 = (BKP_DR22 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR22  ------------------------------------
// SVD Line: 7712

//  <rtree> SFDITEM_REG__BKP_DR22
//    <name> DR22 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C6C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR22 >> 0) & 0xFFFFFFFF), ((BKP_DR22 = (BKP_DR22 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR22_D22 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR23  --------------------------------
// SVD Line: 7729

unsigned int BKP_DR23 __AT (0x40006C70);



// --------------------------------  Field Item: BKP_DR23_D23  ------------------------------------
// SVD Line: 7738

//  <item> SFDITEM_FIELD__BKP_DR23_D23
//    <name> D23 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C70) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR23 >> 0) & 0xFFFF), ((BKP_DR23 = (BKP_DR23 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR23  ------------------------------------
// SVD Line: 7729

//  <rtree> SFDITEM_REG__BKP_DR23
//    <name> DR23 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C70) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR23 >> 0) & 0xFFFFFFFF), ((BKP_DR23 = (BKP_DR23 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR23_D23 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR24  --------------------------------
// SVD Line: 7746

unsigned int BKP_DR24 __AT (0x40006C74);



// --------------------------------  Field Item: BKP_DR24_D24  ------------------------------------
// SVD Line: 7755

//  <item> SFDITEM_FIELD__BKP_DR24_D24
//    <name> D24 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C74) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR24 >> 0) & 0xFFFF), ((BKP_DR24 = (BKP_DR24 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR24  ------------------------------------
// SVD Line: 7746

//  <rtree> SFDITEM_REG__BKP_DR24
//    <name> DR24 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C74) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR24 >> 0) & 0xFFFFFFFF), ((BKP_DR24 = (BKP_DR24 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR24_D24 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR25  --------------------------------
// SVD Line: 7763

unsigned int BKP_DR25 __AT (0x40006C78);



// --------------------------------  Field Item: BKP_DR25_D25  ------------------------------------
// SVD Line: 7772

//  <item> SFDITEM_FIELD__BKP_DR25_D25
//    <name> D25 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C78) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR25 >> 0) & 0xFFFF), ((BKP_DR25 = (BKP_DR25 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR25  ------------------------------------
// SVD Line: 7763

//  <rtree> SFDITEM_REG__BKP_DR25
//    <name> DR25 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C78) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR25 >> 0) & 0xFFFFFFFF), ((BKP_DR25 = (BKP_DR25 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR25_D25 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR26  --------------------------------
// SVD Line: 7780

unsigned int BKP_DR26 __AT (0x40006C7C);



// --------------------------------  Field Item: BKP_DR26_D26  ------------------------------------
// SVD Line: 7789

//  <item> SFDITEM_FIELD__BKP_DR26_D26
//    <name> D26 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C7C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR26 >> 0) & 0xFFFF), ((BKP_DR26 = (BKP_DR26 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR26  ------------------------------------
// SVD Line: 7780

//  <rtree> SFDITEM_REG__BKP_DR26
//    <name> DR26 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C7C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR26 >> 0) & 0xFFFFFFFF), ((BKP_DR26 = (BKP_DR26 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR26_D26 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR27  --------------------------------
// SVD Line: 7797

unsigned int BKP_DR27 __AT (0x40006C80);



// --------------------------------  Field Item: BKP_DR27_D27  ------------------------------------
// SVD Line: 7806

//  <item> SFDITEM_FIELD__BKP_DR27_D27
//    <name> D27 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C80) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR27 >> 0) & 0xFFFF), ((BKP_DR27 = (BKP_DR27 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR27  ------------------------------------
// SVD Line: 7797

//  <rtree> SFDITEM_REG__BKP_DR27
//    <name> DR27 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C80) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR27 >> 0) & 0xFFFFFFFF), ((BKP_DR27 = (BKP_DR27 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR27_D27 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR28  --------------------------------
// SVD Line: 7814

unsigned int BKP_DR28 __AT (0x40006C84);



// --------------------------------  Field Item: BKP_DR28_D28  ------------------------------------
// SVD Line: 7823

//  <item> SFDITEM_FIELD__BKP_DR28_D28
//    <name> D28 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C84) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR28 >> 0) & 0xFFFF), ((BKP_DR28 = (BKP_DR28 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR28  ------------------------------------
// SVD Line: 7814

//  <rtree> SFDITEM_REG__BKP_DR28
//    <name> DR28 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C84) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR28 >> 0) & 0xFFFFFFFF), ((BKP_DR28 = (BKP_DR28 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR28_D28 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR29  --------------------------------
// SVD Line: 7831

unsigned int BKP_DR29 __AT (0x40006C88);



// --------------------------------  Field Item: BKP_DR29_D29  ------------------------------------
// SVD Line: 7840

//  <item> SFDITEM_FIELD__BKP_DR29_D29
//    <name> D29 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C88) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR29 >> 0) & 0xFFFF), ((BKP_DR29 = (BKP_DR29 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR29  ------------------------------------
// SVD Line: 7831

//  <rtree> SFDITEM_REG__BKP_DR29
//    <name> DR29 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C88) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR29 >> 0) & 0xFFFFFFFF), ((BKP_DR29 = (BKP_DR29 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR29_D29 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR30  --------------------------------
// SVD Line: 7848

unsigned int BKP_DR30 __AT (0x40006C8C);



// --------------------------------  Field Item: BKP_DR30_D30  ------------------------------------
// SVD Line: 7857

//  <item> SFDITEM_FIELD__BKP_DR30_D30
//    <name> D30 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C8C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR30 >> 0) & 0xFFFF), ((BKP_DR30 = (BKP_DR30 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR30  ------------------------------------
// SVD Line: 7848

//  <rtree> SFDITEM_REG__BKP_DR30
//    <name> DR30 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C8C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR30 >> 0) & 0xFFFFFFFF), ((BKP_DR30 = (BKP_DR30 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR30_D30 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR31  --------------------------------
// SVD Line: 7865

unsigned int BKP_DR31 __AT (0x40006C90);



// --------------------------------  Field Item: BKP_DR31_D31  ------------------------------------
// SVD Line: 7874

//  <item> SFDITEM_FIELD__BKP_DR31_D31
//    <name> D31 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C90) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR31 >> 0) & 0xFFFF), ((BKP_DR31 = (BKP_DR31 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR31  ------------------------------------
// SVD Line: 7865

//  <rtree> SFDITEM_REG__BKP_DR31
//    <name> DR31 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C90) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR31 >> 0) & 0xFFFFFFFF), ((BKP_DR31 = (BKP_DR31 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR31_D31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR32  --------------------------------
// SVD Line: 7882

unsigned int BKP_DR32 __AT (0x40006C94);



// --------------------------------  Field Item: BKP_DR32_D32  ------------------------------------
// SVD Line: 7891

//  <item> SFDITEM_FIELD__BKP_DR32_D32
//    <name> D32 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C94) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR32 >> 0) & 0xFFFF), ((BKP_DR32 = (BKP_DR32 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR32  ------------------------------------
// SVD Line: 7882

//  <rtree> SFDITEM_REG__BKP_DR32
//    <name> DR32 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C94) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR32 >> 0) & 0xFFFFFFFF), ((BKP_DR32 = (BKP_DR32 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR32_D32 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR33  --------------------------------
// SVD Line: 7899

unsigned int BKP_DR33 __AT (0x40006C98);



// --------------------------------  Field Item: BKP_DR33_D33  ------------------------------------
// SVD Line: 7908

//  <item> SFDITEM_FIELD__BKP_DR33_D33
//    <name> D33 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C98) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR33 >> 0) & 0xFFFF), ((BKP_DR33 = (BKP_DR33 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR33  ------------------------------------
// SVD Line: 7899

//  <rtree> SFDITEM_REG__BKP_DR33
//    <name> DR33 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C98) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR33 >> 0) & 0xFFFFFFFF), ((BKP_DR33 = (BKP_DR33 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR33_D33 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR34  --------------------------------
// SVD Line: 7916

unsigned int BKP_DR34 __AT (0x40006C9C);



// --------------------------------  Field Item: BKP_DR34_D34  ------------------------------------
// SVD Line: 7925

//  <item> SFDITEM_FIELD__BKP_DR34_D34
//    <name> D34 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006C9C) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR34 >> 0) & 0xFFFF), ((BKP_DR34 = (BKP_DR34 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR34  ------------------------------------
// SVD Line: 7916

//  <rtree> SFDITEM_REG__BKP_DR34
//    <name> DR34 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C9C) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR34 >> 0) & 0xFFFFFFFF), ((BKP_DR34 = (BKP_DR34 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR34_D34 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR35  --------------------------------
// SVD Line: 7933

unsigned int BKP_DR35 __AT (0x40006CA0);



// --------------------------------  Field Item: BKP_DR35_D35  ------------------------------------
// SVD Line: 7942

//  <item> SFDITEM_FIELD__BKP_DR35_D35
//    <name> D35 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CA0) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR35 >> 0) & 0xFFFF), ((BKP_DR35 = (BKP_DR35 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR35  ------------------------------------
// SVD Line: 7933

//  <rtree> SFDITEM_REG__BKP_DR35
//    <name> DR35 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CA0) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR35 >> 0) & 0xFFFFFFFF), ((BKP_DR35 = (BKP_DR35 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR35_D35 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR36  --------------------------------
// SVD Line: 7950

unsigned int BKP_DR36 __AT (0x40006CA4);



// --------------------------------  Field Item: BKP_DR36_D36  ------------------------------------
// SVD Line: 7959

//  <item> SFDITEM_FIELD__BKP_DR36_D36
//    <name> D36 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CA4) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR36 >> 0) & 0xFFFF), ((BKP_DR36 = (BKP_DR36 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR36  ------------------------------------
// SVD Line: 7950

//  <rtree> SFDITEM_REG__BKP_DR36
//    <name> DR36 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CA4) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR36 >> 0) & 0xFFFFFFFF), ((BKP_DR36 = (BKP_DR36 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR36_D36 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR37  --------------------------------
// SVD Line: 7967

unsigned int BKP_DR37 __AT (0x40006CA8);



// --------------------------------  Field Item: BKP_DR37_D37  ------------------------------------
// SVD Line: 7976

//  <item> SFDITEM_FIELD__BKP_DR37_D37
//    <name> D37 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CA8) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR37 >> 0) & 0xFFFF), ((BKP_DR37 = (BKP_DR37 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR37  ------------------------------------
// SVD Line: 7967

//  <rtree> SFDITEM_REG__BKP_DR37
//    <name> DR37 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CA8) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR37 >> 0) & 0xFFFFFFFF), ((BKP_DR37 = (BKP_DR37 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR37_D37 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR38  --------------------------------
// SVD Line: 7984

unsigned int BKP_DR38 __AT (0x40006CAC);



// --------------------------------  Field Item: BKP_DR38_D38  ------------------------------------
// SVD Line: 7993

//  <item> SFDITEM_FIELD__BKP_DR38_D38
//    <name> D38 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CAC) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR38 >> 0) & 0xFFFF), ((BKP_DR38 = (BKP_DR38 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR38  ------------------------------------
// SVD Line: 7984

//  <rtree> SFDITEM_REG__BKP_DR38
//    <name> DR38 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CAC) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR38 >> 0) & 0xFFFFFFFF), ((BKP_DR38 = (BKP_DR38 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR38_D38 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR39  --------------------------------
// SVD Line: 8001

unsigned int BKP_DR39 __AT (0x40006CB0);



// --------------------------------  Field Item: BKP_DR39_D39  ------------------------------------
// SVD Line: 8010

//  <item> SFDITEM_FIELD__BKP_DR39_D39
//    <name> D39 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CB0) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR39 >> 0) & 0xFFFF), ((BKP_DR39 = (BKP_DR39 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR39  ------------------------------------
// SVD Line: 8001

//  <rtree> SFDITEM_REG__BKP_DR39
//    <name> DR39 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CB0) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR39 >> 0) & 0xFFFFFFFF), ((BKP_DR39 = (BKP_DR39 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR39_D39 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR40  --------------------------------
// SVD Line: 8018

unsigned int BKP_DR40 __AT (0x40006CB4);



// --------------------------------  Field Item: BKP_DR40_D40  ------------------------------------
// SVD Line: 8027

//  <item> SFDITEM_FIELD__BKP_DR40_D40
//    <name> D40 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CB4) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR40 >> 0) & 0xFFFF), ((BKP_DR40 = (BKP_DR40 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR40  ------------------------------------
// SVD Line: 8018

//  <rtree> SFDITEM_REG__BKP_DR40
//    <name> DR40 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CB4) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR40 >> 0) & 0xFFFFFFFF), ((BKP_DR40 = (BKP_DR40 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR40_D40 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR41  --------------------------------
// SVD Line: 8035

unsigned int BKP_DR41 __AT (0x40006CB8);



// --------------------------------  Field Item: BKP_DR41_D41  ------------------------------------
// SVD Line: 8044

//  <item> SFDITEM_FIELD__BKP_DR41_D41
//    <name> D41 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CB8) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR41 >> 0) & 0xFFFF), ((BKP_DR41 = (BKP_DR41 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR41  ------------------------------------
// SVD Line: 8035

//  <rtree> SFDITEM_REG__BKP_DR41
//    <name> DR41 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CB8) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR41 >> 0) & 0xFFFFFFFF), ((BKP_DR41 = (BKP_DR41 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR41_D41 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_DR42  --------------------------------
// SVD Line: 8052

unsigned int BKP_DR42 __AT (0x40006CBC);



// --------------------------------  Field Item: BKP_DR42_D42  ------------------------------------
// SVD Line: 8061

//  <item> SFDITEM_FIELD__BKP_DR42_D42
//    <name> D42 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40006CBC) Backup data </i>
//    <edit> 
//      <loc> ( (unsigned short)((BKP_DR42 >> 0) & 0xFFFF), ((BKP_DR42 = (BKP_DR42 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: BKP_DR42  ------------------------------------
// SVD Line: 8052

//  <rtree> SFDITEM_REG__BKP_DR42
//    <name> DR42 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006CBC) Backup data register (BKP_DR) </i>
//    <loc> ( (unsigned int)((BKP_DR42 >> 0) & 0xFFFFFFFF), ((BKP_DR42 = (BKP_DR42 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_DR42_D42 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: BKP_RTCCR  --------------------------------
// SVD Line: 8069

unsigned int BKP_RTCCR __AT (0x40006C2C);



// --------------------------------  Field Item: BKP_RTCCR_CAL  -----------------------------------
// SVD Line: 8079

//  <item> SFDITEM_FIELD__BKP_RTCCR_CAL
//    <name> CAL </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40006C2C) Calibration value </i>
//    <edit> 
//      <loc> ( (unsigned char)((BKP_RTCCR >> 0) & 0x7F), ((BKP_RTCCR = (BKP_RTCCR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: BKP_RTCCR_CCO  -----------------------------------
// SVD Line: 8085

//  <item> SFDITEM_FIELD__BKP_RTCCR_CCO
//    <name> CCO </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006C2C) Calibration Clock Output </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_RTCCR ) </loc>
//      <o.7..7> CCO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: BKP_RTCCR_ASOE  -----------------------------------
// SVD Line: 8091

//  <item> SFDITEM_FIELD__BKP_RTCCR_ASOE
//    <name> ASOE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006C2C) Alarm or second output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_RTCCR ) </loc>
//      <o.8..8> ASOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: BKP_RTCCR_ASOS  -----------------------------------
// SVD Line: 8098

//  <item> SFDITEM_FIELD__BKP_RTCCR_ASOS
//    <name> ASOS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006C2C) Alarm or second output  selection </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_RTCCR ) </loc>
//      <o.9..9> ASOS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: BKP_RTCCR  -----------------------------------
// SVD Line: 8069

//  <rtree> SFDITEM_REG__BKP_RTCCR
//    <name> RTCCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C2C) RTC clock calibration register  (BKP_RTCCR) </i>
//    <loc> ( (unsigned int)((BKP_RTCCR >> 0) & 0xFFFFFFFF), ((BKP_RTCCR = (BKP_RTCCR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_RTCCR_CAL </item>
//    <item> SFDITEM_FIELD__BKP_RTCCR_CCO </item>
//    <item> SFDITEM_FIELD__BKP_RTCCR_ASOE </item>
//    <item> SFDITEM_FIELD__BKP_RTCCR_ASOS </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: BKP_CR  ---------------------------------
// SVD Line: 8107

unsigned int BKP_CR __AT (0x40006C30);



// ---------------------------------  Field Item: BKP_CR_TPE  -------------------------------------
// SVD Line: 8117

//  <item> SFDITEM_FIELD__BKP_CR_TPE
//    <name> TPE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006C30) Tamper pin enable </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CR ) </loc>
//      <o.0..0> TPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: BKP_CR_TPAL  ------------------------------------
// SVD Line: 8123

//  <item> SFDITEM_FIELD__BKP_CR_TPAL
//    <name> TPAL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006C30) Tamper pin active level </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CR ) </loc>
//      <o.1..1> TPAL
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_CR  -------------------------------------
// SVD Line: 8107

//  <rtree> SFDITEM_REG__BKP_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C30) Backup control register  (BKP_CR) </i>
//    <loc> ( (unsigned int)((BKP_CR >> 0) & 0xFFFFFFFF), ((BKP_CR = (BKP_CR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_CR_TPE </item>
//    <item> SFDITEM_FIELD__BKP_CR_TPAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: BKP_CSR  ---------------------------------
// SVD Line: 8131

unsigned int BKP_CSR __AT (0x40006C34);



// ---------------------------------  Field Item: BKP_CSR_CTE  ------------------------------------
// SVD Line: 8140

//  <item> SFDITEM_FIELD__BKP_CSR_CTE
//    <name> CTE </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40006C34) Clear Tamper event </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CSR ) </loc>
//      <o.0..0> CTE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: BKP_CSR_CTI  ------------------------------------
// SVD Line: 8147

//  <item> SFDITEM_FIELD__BKP_CSR_CTI
//    <name> CTI </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40006C34) Clear Tamper Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CSR ) </loc>
//      <o.1..1> CTI
//    </check>
//  </item>
//  


// --------------------------------  Field Item: BKP_CSR_TPIE  ------------------------------------
// SVD Line: 8154

//  <item> SFDITEM_FIELD__BKP_CSR_TPIE
//    <name> TPIE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006C34) Tamper Pin interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CSR ) </loc>
//      <o.2..2> TPIE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: BKP_CSR_TEF  ------------------------------------
// SVD Line: 8162

//  <item> SFDITEM_FIELD__BKP_CSR_TEF
//    <name> TEF </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40006C34) Tamper Event Flag </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CSR ) </loc>
//      <o.8..8> TEF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: BKP_CSR_TIF  ------------------------------------
// SVD Line: 8169

//  <item> SFDITEM_FIELD__BKP_CSR_TIF
//    <name> TIF </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40006C34) Tamper Interrupt Flag </i>
//    <check> 
//      <loc> ( (unsigned int) BKP_CSR ) </loc>
//      <o.9..9> TIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: BKP_CSR  ------------------------------------
// SVD Line: 8131

//  <rtree> SFDITEM_REG__BKP_CSR
//    <name> CSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006C34) BKP_CSR control/status register  (BKP_CSR) </i>
//    <loc> ( (unsigned int)((BKP_CSR >> 0) & 0xFFFFFFFF), ((BKP_CSR = (BKP_CSR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__BKP_CSR_CTE </item>
//    <item> SFDITEM_FIELD__BKP_CSR_CTI </item>
//    <item> SFDITEM_FIELD__BKP_CSR_TPIE </item>
//    <item> SFDITEM_FIELD__BKP_CSR_TEF </item>
//    <item> SFDITEM_FIELD__BKP_CSR_TIF </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: BKP  --------------------------------------
// SVD Line: 7344

//  <view> BKP
//    <name> BKP </name>
//    <item> SFDITEM_REG__BKP_DR1 </item>
//    <item> SFDITEM_REG__BKP_DR2 </item>
//    <item> SFDITEM_REG__BKP_DR3 </item>
//    <item> SFDITEM_REG__BKP_DR4 </item>
//    <item> SFDITEM_REG__BKP_DR5 </item>
//    <item> SFDITEM_REG__BKP_DR6 </item>
//    <item> SFDITEM_REG__BKP_DR7 </item>
//    <item> SFDITEM_REG__BKP_DR8 </item>
//    <item> SFDITEM_REG__BKP_DR9 </item>
//    <item> SFDITEM_REG__BKP_DR10 </item>
//    <item> SFDITEM_REG__BKP_DR11 </item>
//    <item> SFDITEM_REG__BKP_DR12 </item>
//    <item> SFDITEM_REG__BKP_DR13 </item>
//    <item> SFDITEM_REG__BKP_DR14 </item>
//    <item> SFDITEM_REG__BKP_DR15 </item>
//    <item> SFDITEM_REG__BKP_DR16 </item>
//    <item> SFDITEM_REG__BKP_DR17 </item>
//    <item> SFDITEM_REG__BKP_DR18 </item>
//    <item> SFDITEM_REG__BKP_DR19 </item>
//    <item> SFDITEM_REG__BKP_DR20 </item>
//    <item> SFDITEM_REG__BKP_DR21 </item>
//    <item> SFDITEM_REG__BKP_DR22 </item>
//    <item> SFDITEM_REG__BKP_DR23 </item>
//    <item> SFDITEM_REG__BKP_DR24 </item>
//    <item> SFDITEM_REG__BKP_DR25 </item>
//    <item> SFDITEM_REG__BKP_DR26 </item>
//    <item> SFDITEM_REG__BKP_DR27 </item>
//    <item> SFDITEM_REG__BKP_DR28 </item>
//    <item> SFDITEM_REG__BKP_DR29 </item>
//    <item> SFDITEM_REG__BKP_DR30 </item>
//    <item> SFDITEM_REG__BKP_DR31 </item>
//    <item> SFDITEM_REG__BKP_DR32 </item>
//    <item> SFDITEM_REG__BKP_DR33 </item>
//    <item> SFDITEM_REG__BKP_DR34 </item>
//    <item> SFDITEM_REG__BKP_DR35 </item>
//    <item> SFDITEM_REG__BKP_DR36 </item>
//    <item> SFDITEM_REG__BKP_DR37 </item>
//    <item> SFDITEM_REG__BKP_DR38 </item>
//    <item> SFDITEM_REG__BKP_DR39 </item>
//    <item> SFDITEM_REG__BKP_DR40 </item>
//    <item> SFDITEM_REG__BKP_DR41 </item>
//    <item> SFDITEM_REG__BKP_DR42 </item>
//    <item> SFDITEM_REG__BKP_RTCCR </item>
//    <item> SFDITEM_REG__BKP_CR </item>
//    <item> SFDITEM_REG__BKP_CSR </item>
//  </view>
//  


// -----------------------------  Register Item Address: IWDG_KR  ---------------------------------
// SVD Line: 8191

unsigned int IWDG_KR __AT (0x40003000);



// ---------------------------------  Field Item: IWDG_KR_KEY  ------------------------------------
// SVD Line: 8200

//  <item> SFDITEM_FIELD__IWDG_KR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 15..0] WO (@ 0x40003000) Key value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_KR >> 0) & 0x0), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_KR  ------------------------------------
// SVD Line: 8191

//  <rtree> SFDITEM_REG__IWDG_KR
//    <name> KR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40003000) Key register (IWDG_KR) </i>
//    <loc> ( (unsigned int)((IWDG_KR >> 0) & 0xFFFFFFFF), ((IWDG_KR = (IWDG_KR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_KR_KEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_PR  ---------------------------------
// SVD Line: 8208

unsigned int IWDG_PR __AT (0x40003004);



// ---------------------------------  Field Item: IWDG_PR_PR  -------------------------------------
// SVD Line: 8217

//  <item> SFDITEM_FIELD__IWDG_PR_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40003004) Prescaler divider </i>
//    <edit> 
//      <loc> ( (unsigned char)((IWDG_PR >> 0) & 0x7), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_PR  ------------------------------------
// SVD Line: 8208

//  <rtree> SFDITEM_REG__IWDG_PR
//    <name> PR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003004) Prescaler register (IWDG_PR) </i>
//    <loc> ( (unsigned int)((IWDG_PR >> 0) & 0xFFFFFFFF), ((IWDG_PR = (IWDG_PR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_PR_PR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_RLR  --------------------------------
// SVD Line: 8225

unsigned int IWDG_RLR __AT (0x40003008);



// ---------------------------------  Field Item: IWDG_RLR_RL  ------------------------------------
// SVD Line: 8234

//  <item> SFDITEM_FIELD__IWDG_RLR_RL
//    <name> RL </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40003008) Watchdog counter reload  value </i>
//    <edit> 
//      <loc> ( (unsigned short)((IWDG_RLR >> 0) & 0xFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: IWDG_RLR  ------------------------------------
// SVD Line: 8225

//  <rtree> SFDITEM_REG__IWDG_RLR
//    <name> RLR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003008) Reload register (IWDG_RLR) </i>
//    <loc> ( (unsigned int)((IWDG_RLR >> 0) & 0xFFFFFFFF), ((IWDG_RLR = (IWDG_RLR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__IWDG_RLR_RL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: IWDG_SR  ---------------------------------
// SVD Line: 8243

unsigned int IWDG_SR __AT (0x4000300C);



// ---------------------------------  Field Item: IWDG_SR_PVU  ------------------------------------
// SVD Line: 8252

//  <item> SFDITEM_FIELD__IWDG_SR_PVU
//    <name> PVU </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4000300C) Watchdog prescaler value  update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.0..0> PVU
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: IWDG_SR_RVU  ------------------------------------
// SVD Line: 8259

//  <item> SFDITEM_FIELD__IWDG_SR_RVU
//    <name> RVU </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4000300C) Watchdog counter reload value  update </i>
//    <check> 
//      <loc> ( (unsigned int) IWDG_SR ) </loc>
//      <o.1..1> RVU
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: IWDG_SR  ------------------------------------
// SVD Line: 8243

//  <rtree> SFDITEM_REG__IWDG_SR
//    <name> SR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000300C) Status register (IWDG_SR) </i>
//    <loc> ( (unsigned int)((IWDG_SR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__IWDG_SR_PVU </item>
//    <item> SFDITEM_FIELD__IWDG_SR_RVU </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: IWDG  -------------------------------------
// SVD Line: 8180

//  <view> IWDG
//    <name> IWDG </name>
//    <item> SFDITEM_REG__IWDG_KR </item>
//    <item> SFDITEM_REG__IWDG_PR </item>
//    <item> SFDITEM_REG__IWDG_RLR </item>
//    <item> SFDITEM_REG__IWDG_SR </item>
//  </view>
//  


// -----------------------------  Register Item Address: WWDG_CR  ---------------------------------
// SVD Line: 8286

unsigned int WWDG_CR __AT (0x40002C00);



// ----------------------------------  Field Item: WWDG_CR_T  -------------------------------------
// SVD Line: 8295

//  <item> SFDITEM_FIELD__WWDG_CR_T
//    <name> T </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C00) 7-bit counter (MSB to LSB) </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CR >> 0) & 0x7F), ((WWDG_CR = (WWDG_CR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: WWDG_CR_WDGA  ------------------------------------
// SVD Line: 8301

//  <item> SFDITEM_FIELD__WWDG_CR_WDGA
//    <name> WDGA </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002C00) Activation bit </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CR ) </loc>
//      <o.7..7> WDGA
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_CR  ------------------------------------
// SVD Line: 8286

//  <rtree> SFDITEM_REG__WWDG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C00) Control register (WWDG_CR) </i>
//    <loc> ( (unsigned int)((WWDG_CR >> 0) & 0xFFFFFFFF), ((WWDG_CR = (WWDG_CR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CR_T </item>
//    <item> SFDITEM_FIELD__WWDG_CR_WDGA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_CFR  --------------------------------
// SVD Line: 8309

unsigned int WWDG_CFR __AT (0x40002C04);



// ---------------------------------  Field Item: WWDG_CFR_W  -------------------------------------
// SVD Line: 8319

//  <item> SFDITEM_FIELD__WWDG_CFR_W
//    <name> W </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40002C04) 7-bit window value </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 0) & 0x7F), ((WWDG_CFR = (WWDG_CFR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: WWDG_CFR_WDGTB  -----------------------------------
// SVD Line: 8325

//  <item> SFDITEM_FIELD__WWDG_CFR_WDGTB
//    <name> WDGTB </name>
//    <rw> 
//    <i> [Bits 8..7] RW (@ 0x40002C04) Timer Base </i>
//    <edit> 
//      <loc> ( (unsigned char)((WWDG_CFR >> 7) & 0x3), ((WWDG_CFR = (WWDG_CFR & ~(0x3UL << 7 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 7 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: WWDG_CFR_EWI  ------------------------------------
// SVD Line: 8331

//  <item> SFDITEM_FIELD__WWDG_CFR_EWI
//    <name> EWI </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002C04) Early Wakeup Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_CFR ) </loc>
//      <o.9..9> EWI
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: WWDG_CFR  ------------------------------------
// SVD Line: 8309

//  <rtree> SFDITEM_REG__WWDG_CFR
//    <name> CFR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C04) Configuration register  (WWDG_CFR) </i>
//    <loc> ( (unsigned int)((WWDG_CFR >> 0) & 0xFFFFFFFF), ((WWDG_CFR = (WWDG_CFR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_CFR_W </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_WDGTB </item>
//    <item> SFDITEM_FIELD__WWDG_CFR_EWI </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: WWDG_SR  ---------------------------------
// SVD Line: 8339

unsigned int WWDG_SR __AT (0x40002C08);



// ---------------------------------  Field Item: WWDG_SR_EWI  ------------------------------------
// SVD Line: 8348

//  <item> SFDITEM_FIELD__WWDG_SR_EWI
//    <name> EWI </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002C08) Early Wakeup Interrupt </i>
//    <check> 
//      <loc> ( (unsigned int) WWDG_SR ) </loc>
//      <o.0..0> EWI
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: WWDG_SR  ------------------------------------
// SVD Line: 8339

//  <rtree> SFDITEM_REG__WWDG_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002C08) Status register (WWDG_SR) </i>
//    <loc> ( (unsigned int)((WWDG_SR >> 0) & 0xFFFFFFFF), ((WWDG_SR = (WWDG_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__WWDG_SR_EWI </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: WWDG  -------------------------------------
// SVD Line: 8270

//  <view> WWDG
//    <name> WWDG </name>
//    <item> SFDITEM_REG__WWDG_CR </item>
//    <item> SFDITEM_REG__WWDG_CFR </item>
//    <item> SFDITEM_REG__WWDG_SR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM1_CR1  --------------------------------
// SVD Line: 8392

unsigned int TIM1_CR1 __AT (0x40012C00);



// --------------------------------  Field Item: TIM1_CR1_CKD  ------------------------------------
// SVD Line: 8401

//  <item> SFDITEM_FIELD__TIM1_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C00) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 8) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_ARPE  -----------------------------------
// SVD Line: 8407

//  <item> SFDITEM_FIELD__TIM1_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C00) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CMS  ------------------------------------
// SVD Line: 8413

//  <item> SFDITEM_FIELD__TIM1_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40012C00) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR1 >> 5) & 0x3), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_DIR  ------------------------------------
// SVD Line: 8420

//  <item> SFDITEM_FIELD__TIM1_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C00) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_OPM  ------------------------------------
// SVD Line: 8426

//  <item> SFDITEM_FIELD__TIM1_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C00) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_URS  ------------------------------------
// SVD Line: 8432

//  <item> SFDITEM_FIELD__TIM1_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C00) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_UDIS  -----------------------------------
// SVD Line: 8438

//  <item> SFDITEM_FIELD__TIM1_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C00) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR1_CEN  ------------------------------------
// SVD Line: 8444

//  <item> SFDITEM_FIELD__TIM1_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR1  ------------------------------------
// SVD Line: 8392

//  <rtree> SFDITEM_REG__TIM1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CR1 >> 0) & 0xFFFFFFFF), ((TIM1_CR1 = (TIM1_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM1_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CR2  --------------------------------
// SVD Line: 8452

unsigned int TIM1_CR2 __AT (0x40012C04);



// --------------------------------  Field Item: TIM1_CR2_OIS4  -----------------------------------
// SVD Line: 8461

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C04) Output Idle state 4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS3N  -----------------------------------
// SVD Line: 8467

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C04) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS3  -----------------------------------
// SVD Line: 8473

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C04) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS2N  -----------------------------------
// SVD Line: 8479

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C04) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS2  -----------------------------------
// SVD Line: 8485

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C04) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CR2_OIS1N  -----------------------------------
// SVD Line: 8491

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C04) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_OIS1  -----------------------------------
// SVD Line: 8497

//  <item> SFDITEM_FIELD__TIM1_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C04) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_TI1S  -----------------------------------
// SVD Line: 8503

//  <item> SFDITEM_FIELD__TIM1_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C04) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_MMS  ------------------------------------
// SVD Line: 8509

//  <item> SFDITEM_FIELD__TIM1_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C04) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CR2 >> 4) & 0x7), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCDS  -----------------------------------
// SVD Line: 8515

//  <item> SFDITEM_FIELD__TIM1_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C04) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCUS  -----------------------------------
// SVD Line: 8522

//  <item> SFDITEM_FIELD__TIM1_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C04) Capture/compare control update  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_CR2_CCPC  -----------------------------------
// SVD Line: 8529

//  <item> SFDITEM_FIELD__TIM1_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C04) Capture/compare preloaded  control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CR2  ------------------------------------
// SVD Line: 8452

//  <rtree> SFDITEM_REG__TIM1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C04) control register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CR2 >> 0) & 0xFFFFFFFF), ((TIM1_CR2 = (TIM1_CR2 & ~(0x7FFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS4 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM1_CR2_CCPC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_SMCR  --------------------------------
// SVD Line: 8538

unsigned int TIM1_SMCR __AT (0x40012C08);



// --------------------------------  Field Item: TIM1_SMCR_ETP  -----------------------------------
// SVD Line: 8547

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C08) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ECE  -----------------------------------
// SVD Line: 8553

//  <item> SFDITEM_FIELD__TIM1_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C08) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_SMCR_ETPS  -----------------------------------
// SVD Line: 8559

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40012C08) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 12) & 0x3), ((TIM1_SMCR = (TIM1_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_ETF  -----------------------------------
// SVD Line: 8565

//  <item> SFDITEM_FIELD__TIM1_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40012C08) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 8) & 0xF), ((TIM1_SMCR = (TIM1_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_MSM  -----------------------------------
// SVD Line: 8571

//  <item> SFDITEM_FIELD__TIM1_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C08) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_TS  ------------------------------------
// SVD Line: 8577

//  <item> SFDITEM_FIELD__TIM1_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C08) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 4) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SMCR_SMS  -----------------------------------
// SVD Line: 8583

//  <item> SFDITEM_FIELD__TIM1_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012C08) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_SMCR >> 0) & 0x7), ((TIM1_SMCR = (TIM1_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_SMCR  -----------------------------------
// SVD Line: 8538

//  <rtree> SFDITEM_REG__TIM1_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C08) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM1_SMCR >> 0) & 0xFFFFFFFF), ((TIM1_SMCR = (TIM1_SMCR & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM1_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DIER  --------------------------------
// SVD Line: 8591

unsigned int TIM1_DIER __AT (0x40012C0C);



// --------------------------------  Field Item: TIM1_DIER_TDE  -----------------------------------
// SVD Line: 8600

//  <item> SFDITEM_FIELD__TIM1_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C0C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMDE  ----------------------------------
// SVD Line: 8606

//  <item> SFDITEM_FIELD__TIM1_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C0C) COM DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4DE  ----------------------------------
// SVD Line: 8612

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C0C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3DE  ----------------------------------
// SVD Line: 8619

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C0C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2DE  ----------------------------------
// SVD Line: 8626

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C0C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1DE  ----------------------------------
// SVD Line: 8633

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C0C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_UDE  -----------------------------------
// SVD Line: 8640

//  <item> SFDITEM_FIELD__TIM1_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C0C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_TIE  -----------------------------------
// SVD Line: 8646

//  <item> SFDITEM_FIELD__TIM1_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C0C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC4IE  ----------------------------------
// SVD Line: 8652

//  <item> SFDITEM_FIELD__TIM1_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C0C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC3IE  ----------------------------------
// SVD Line: 8659

//  <item> SFDITEM_FIELD__TIM1_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C0C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC2IE  ----------------------------------
// SVD Line: 8666

//  <item> SFDITEM_FIELD__TIM1_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C0C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_CC1IE  ----------------------------------
// SVD Line: 8673

//  <item> SFDITEM_FIELD__TIM1_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C0C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_UIE  -----------------------------------
// SVD Line: 8680

//  <item> SFDITEM_FIELD__TIM1_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C0C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DIER_BIE  -----------------------------------
// SVD Line: 8686

//  <item> SFDITEM_FIELD__TIM1_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C0C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_DIER_COMIE  ----------------------------------
// SVD Line: 8692

//  <item> SFDITEM_FIELD__TIM1_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C0C) COM interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DIER  -----------------------------------
// SVD Line: 8591

//  <rtree> SFDITEM_REG__TIM1_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C0C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM1_DIER >> 0) & 0xFFFFFFFF), ((TIM1_DIER = (TIM1_DIER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM1_DIER_COMIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_SR  ---------------------------------
// SVD Line: 8700

unsigned int TIM1_SR __AT (0x40012C10);



// --------------------------------  Field Item: TIM1_SR_CC4OF  -----------------------------------
// SVD Line: 8709

//  <item> SFDITEM_FIELD__TIM1_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C10) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3OF  -----------------------------------
// SVD Line: 8716

//  <item> SFDITEM_FIELD__TIM1_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C10) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2OF  -----------------------------------
// SVD Line: 8723

//  <item> SFDITEM_FIELD__TIM1_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C10) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1OF  -----------------------------------
// SVD Line: 8730

//  <item> SFDITEM_FIELD__TIM1_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C10) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_BIF  ------------------------------------
// SVD Line: 8737

//  <item> SFDITEM_FIELD__TIM1_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C10) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_TIF  ------------------------------------
// SVD Line: 8743

//  <item> SFDITEM_FIELD__TIM1_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C10) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_COMIF  -----------------------------------
// SVD Line: 8749

//  <item> SFDITEM_FIELD__TIM1_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C10) COM interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC4IF  -----------------------------------
// SVD Line: 8755

//  <item> SFDITEM_FIELD__TIM1_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C10) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC3IF  -----------------------------------
// SVD Line: 8762

//  <item> SFDITEM_FIELD__TIM1_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C10) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC2IF  -----------------------------------
// SVD Line: 8769

//  <item> SFDITEM_FIELD__TIM1_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C10) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_SR_CC1IF  -----------------------------------
// SVD Line: 8776

//  <item> SFDITEM_FIELD__TIM1_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C10) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_SR_UIF  ------------------------------------
// SVD Line: 8783

//  <item> SFDITEM_FIELD__TIM1_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C10) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM1_SR  ------------------------------------
// SVD Line: 8700

//  <rtree> SFDITEM_REG__TIM1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C10) status register </i>
//    <loc> ( (unsigned int)((TIM1_SR >> 0) & 0xFFFFFFFF), ((TIM1_SR = (TIM1_SR & ~(0x1EFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1EFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM1_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_EGR  --------------------------------
// SVD Line: 8791

unsigned int TIM1_EGR __AT (0x40012C14);



// ---------------------------------  Field Item: TIM1_EGR_BG  ------------------------------------
// SVD Line: 8800

//  <item> SFDITEM_FIELD__TIM1_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40012C14) Break generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_TG  ------------------------------------
// SVD Line: 8806

//  <item> SFDITEM_FIELD__TIM1_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40012C14) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_COMG  -----------------------------------
// SVD Line: 8812

//  <item> SFDITEM_FIELD__TIM1_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40012C14) Capture/Compare control update  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC4G  -----------------------------------
// SVD Line: 8819

//  <item> SFDITEM_FIELD__TIM1_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40012C14) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC3G  -----------------------------------
// SVD Line: 8826

//  <item> SFDITEM_FIELD__TIM1_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40012C14) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC2G  -----------------------------------
// SVD Line: 8833

//  <item> SFDITEM_FIELD__TIM1_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40012C14) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_EGR_CC1G  -----------------------------------
// SVD Line: 8840

//  <item> SFDITEM_FIELD__TIM1_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40012C14) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM1_EGR_UG  ------------------------------------
// SVD Line: 8847

//  <item> SFDITEM_FIELD__TIM1_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40012C14) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_EGR  ------------------------------------
// SVD Line: 8791

//  <rtree> SFDITEM_REG__TIM1_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40012C14) event generation register </i>
//    <loc> ( (unsigned int)((TIM1_EGR >> 0) & 0xFFFFFFFF), ((TIM1_EGR = (TIM1_EGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_EGR_BG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM1_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR1_Output  ----------------------------
// SVD Line: 8855

unsigned int TIM1_CCMR1_Output __AT (0x40012C18);



// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 8865

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C18) Output Compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 8872

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C18) Output Compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 12) & 0x7), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 8878

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C18) Output Compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 8885

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C18) Output Compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 8892

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 8) & 0x3), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 8899

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C18) Output Compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 8906

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C18) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 4) & 0x7), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 8912

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C18) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 8919

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C18) Output Compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 8926

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Output >> 0) & 0x3), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_Output  -------------------------------
// SVD Line: 8855

//  <rtree> SFDITEM_REG__TIM1_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_Output = (TIM1_CCMR1_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR1_Input  ----------------------------
// SVD Line: 8935

unsigned int TIM1_CCMR1_Input __AT (0x40012C18);



// ----------------------------  Field Item: TIM1_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 8946

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C18) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 12) & 0xF), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_IC2PCS  ------------------------------
// SVD Line: 8952

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2PCS
//    <name> IC2PCS </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C18) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 10) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 8958

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C18) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 8) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 8965

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C18) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 4) & 0xF), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR1_Input_ICPCS  -------------------------------
// SVD Line: 8971

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_ICPCS
//    <name> ICPCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C18) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 2) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 8977

//  <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR1_Input >> 0) & 0x3), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR1_Input  --------------------------------
// SVD Line: 8935

//  <rtree> SFDITEM_REG__TIM1_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C18) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM1_CCMR1_Input = (TIM1_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC2PCS </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_ICPCS </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM1_CCMR2_Output  ----------------------------
// SVD Line: 8986

unsigned int TIM1_CCMR2_Output __AT (0x40012C1C);



// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 8996

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C1C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 9003

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012C1C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 12) & 0x7), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 9009

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C1C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 9016

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C1C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 9023

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 8) & 0x3), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 9030

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C1C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 9037

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40012C1C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 4) & 0x7), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 9043

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C1C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 9050

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C1C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 9057

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Output >> 0) & 0x3), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_Output  -------------------------------
// SVD Line: 8986

//  <rtree> SFDITEM_REG__TIM1_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_Output = (TIM1_CCMR2_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM1_CCMR2_Input  ----------------------------
// SVD Line: 9066

unsigned int TIM1_CCMR2_Input __AT (0x40012C1C);



// ----------------------------  Field Item: TIM1_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 9077

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40012C1C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 12) & 0xF), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 9083

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40012C1C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 10) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 9089

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C1C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 8) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 9096

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40012C1C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 4) & 0xF), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM1_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 9102

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40012C1C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 2) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM1_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 9108

//  <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40012C1C) Capture/compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_CCMR2_Input >> 0) & 0x3), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM1_CCMR2_Input  --------------------------------
// SVD Line: 9066

//  <rtree> SFDITEM_REG__TIM1_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C1C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM1_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM1_CCMR2_Input = (TIM1_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM1_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCER  --------------------------------
// SVD Line: 9117

unsigned int TIM1_CCER __AT (0x40012C20);



// -------------------------------  Field Item: TIM1_CCER_CC4P  -----------------------------------
// SVD Line: 9127

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C20) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC4E  -----------------------------------
// SVD Line: 9134

//  <item> SFDITEM_FIELD__TIM1_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C20) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NP  ----------------------------------
// SVD Line: 9141

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C20) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3NE  ----------------------------------
// SVD Line: 9148

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C20) Capture/Compare 3 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3P  -----------------------------------
// SVD Line: 9155

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012C20) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC3E  -----------------------------------
// SVD Line: 9162

//  <item> SFDITEM_FIELD__TIM1_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012C20) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NP  ----------------------------------
// SVD Line: 9169

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012C20) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2NE  ----------------------------------
// SVD Line: 9176

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012C20) Capture/Compare 2 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2P  -----------------------------------
// SVD Line: 9183

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012C20) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC2E  -----------------------------------
// SVD Line: 9190

//  <item> SFDITEM_FIELD__TIM1_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012C20) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NP  ----------------------------------
// SVD Line: 9197

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1NE  ----------------------------------
// SVD Line: 9204

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012C20) Capture/Compare 1 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1P  -----------------------------------
// SVD Line: 9211

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_CCER_CC1E  -----------------------------------
// SVD Line: 9218

//  <item> SFDITEM_FIELD__TIM1_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012C20) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCER  -----------------------------------
// SVD Line: 9117

//  <rtree> SFDITEM_REG__TIM1_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C20) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM1_CCER >> 0) & 0xFFFFFFFF), ((TIM1_CCER = (TIM1_CCER & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM1_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_CNT  --------------------------------
// SVD Line: 9227

unsigned int TIM1_CNT __AT (0x40012C24);



// --------------------------------  Field Item: TIM1_CNT_CNT  ------------------------------------
// SVD Line: 9236

//  <item> SFDITEM_FIELD__TIM1_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C24) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CNT >> 0) & 0xFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CNT  ------------------------------------
// SVD Line: 9227

//  <rtree> SFDITEM_REG__TIM1_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C24) counter </i>
//    <loc> ( (unsigned int)((TIM1_CNT >> 0) & 0xFFFFFFFF), ((TIM1_CNT = (TIM1_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_PSC  --------------------------------
// SVD Line: 9244

unsigned int TIM1_PSC __AT (0x40012C28);



// --------------------------------  Field Item: TIM1_PSC_PSC  ------------------------------------
// SVD Line: 9253

//  <item> SFDITEM_FIELD__TIM1_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C28) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_PSC >> 0) & 0xFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_PSC  ------------------------------------
// SVD Line: 9244

//  <rtree> SFDITEM_REG__TIM1_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C28) prescaler </i>
//    <loc> ( (unsigned int)((TIM1_PSC >> 0) & 0xFFFFFFFF), ((TIM1_PSC = (TIM1_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_ARR  --------------------------------
// SVD Line: 9261

unsigned int TIM1_ARR __AT (0x40012C2C);



// --------------------------------  Field Item: TIM1_ARR_ARR  ------------------------------------
// SVD Line: 9270

//  <item> SFDITEM_FIELD__TIM1_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C2C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_ARR >> 0) & 0xFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_ARR  ------------------------------------
// SVD Line: 9261

//  <rtree> SFDITEM_REG__TIM1_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C2C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM1_ARR >> 0) & 0xFFFFFFFF), ((TIM1_ARR = (TIM1_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR1  --------------------------------
// SVD Line: 9278

unsigned int TIM1_CCR1 __AT (0x40012C34);



// -------------------------------  Field Item: TIM1_CCR1_CCR1  -----------------------------------
// SVD Line: 9287

//  <item> SFDITEM_FIELD__TIM1_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C34) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR1 >> 0) & 0xFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR1  -----------------------------------
// SVD Line: 9278

//  <rtree> SFDITEM_REG__TIM1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C34) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM1_CCR1 >> 0) & 0xFFFFFFFF), ((TIM1_CCR1 = (TIM1_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR2  --------------------------------
// SVD Line: 9295

unsigned int TIM1_CCR2 __AT (0x40012C38);



// -------------------------------  Field Item: TIM1_CCR2_CCR2  -----------------------------------
// SVD Line: 9304

//  <item> SFDITEM_FIELD__TIM1_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C38) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR2 >> 0) & 0xFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR2  -----------------------------------
// SVD Line: 9295

//  <rtree> SFDITEM_REG__TIM1_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C38) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM1_CCR2 >> 0) & 0xFFFFFFFF), ((TIM1_CCR2 = (TIM1_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR3  --------------------------------
// SVD Line: 9312

unsigned int TIM1_CCR3 __AT (0x40012C3C);



// -------------------------------  Field Item: TIM1_CCR3_CCR3  -----------------------------------
// SVD Line: 9321

//  <item> SFDITEM_FIELD__TIM1_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C3C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR3 >> 0) & 0xFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR3  -----------------------------------
// SVD Line: 9312

//  <rtree> SFDITEM_REG__TIM1_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C3C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM1_CCR3 >> 0) & 0xFFFFFFFF), ((TIM1_CCR3 = (TIM1_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_CCR4  --------------------------------
// SVD Line: 9329

unsigned int TIM1_CCR4 __AT (0x40012C40);



// -------------------------------  Field Item: TIM1_CCR4_CCR4  -----------------------------------
// SVD Line: 9338

//  <item> SFDITEM_FIELD__TIM1_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C40) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_CCR4 >> 0) & 0xFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_CCR4  -----------------------------------
// SVD Line: 9329

//  <rtree> SFDITEM_REG__TIM1_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C40) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM1_CCR4 >> 0) & 0xFFFFFFFF), ((TIM1_CCR4 = (TIM1_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_DCR  --------------------------------
// SVD Line: 9346

unsigned int TIM1_DCR __AT (0x40012C48);



// --------------------------------  Field Item: TIM1_DCR_DBL  ------------------------------------
// SVD Line: 9355

//  <item> SFDITEM_FIELD__TIM1_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40012C48) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DCR >> 8) & 0x1F), ((TIM1_DCR = (TIM1_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_DCR_DBA  ------------------------------------
// SVD Line: 9361

//  <item> SFDITEM_FIELD__TIM1_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012C48) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_DCR >> 0) & 0x1F), ((TIM1_DCR = (TIM1_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DCR  ------------------------------------
// SVD Line: 9346

//  <rtree> SFDITEM_REG__TIM1_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C48) DMA control register </i>
//    <loc> ( (unsigned int)((TIM1_DCR >> 0) & 0xFFFFFFFF), ((TIM1_DCR = (TIM1_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM1_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_DMAR  --------------------------------
// SVD Line: 9369

unsigned int TIM1_DMAR __AT (0x40012C4C);



// -------------------------------  Field Item: TIM1_DMAR_DMAB  -----------------------------------
// SVD Line: 9378

//  <item> SFDITEM_FIELD__TIM1_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40012C4C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM1_DMAR >> 0) & 0xFFFF), ((TIM1_DMAR = (TIM1_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_DMAR  -----------------------------------
// SVD Line: 9369

//  <rtree> SFDITEM_REG__TIM1_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C4C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM1_DMAR >> 0) & 0xFFFFFFFF), ((TIM1_DMAR = (TIM1_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_DMAR_DMAB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM1_RCR  --------------------------------
// SVD Line: 9387

unsigned int TIM1_RCR __AT (0x40012C30);



// --------------------------------  Field Item: TIM1_RCR_REP  ------------------------------------
// SVD Line: 9396

//  <item> SFDITEM_FIELD__TIM1_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C30) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_RCR >> 0) & 0xFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_RCR  ------------------------------------
// SVD Line: 9387

//  <rtree> SFDITEM_REG__TIM1_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C30) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM1_RCR >> 0) & 0xFFFFFFFF), ((TIM1_RCR = (TIM1_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM1_BDTR  --------------------------------
// SVD Line: 9404

unsigned int TIM1_BDTR __AT (0x40012C44);



// --------------------------------  Field Item: TIM1_BDTR_MOE  -----------------------------------
// SVD Line: 9413

//  <item> SFDITEM_FIELD__TIM1_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012C44) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_AOE  -----------------------------------
// SVD Line: 9419

//  <item> SFDITEM_FIELD__TIM1_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40012C44) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKP  -----------------------------------
// SVD Line: 9425

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40012C44) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_BKE  -----------------------------------
// SVD Line: 9431

//  <item> SFDITEM_FIELD__TIM1_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012C44) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSR  -----------------------------------
// SVD Line: 9437

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012C44) Off-state selection for Run  mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_OSSI  -----------------------------------
// SVD Line: 9444

//  <item> SFDITEM_FIELD__TIM1_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012C44) Off-state selection for Idle  mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM1_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM1_BDTR_LOCK  -----------------------------------
// SVD Line: 9451

//  <item> SFDITEM_FIELD__TIM1_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40012C44) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 8) & 0x3), ((TIM1_BDTR = (TIM1_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM1_BDTR_DTG  -----------------------------------
// SVD Line: 9457

//  <item> SFDITEM_FIELD__TIM1_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40012C44) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM1_BDTR >> 0) & 0xFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM1_BDTR  -----------------------------------
// SVD Line: 9404

//  <rtree> SFDITEM_REG__TIM1_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012C44) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM1_BDTR >> 0) & 0xFFFFFFFF), ((TIM1_BDTR = (TIM1_BDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM1_BDTR_MOE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM1_BDTR_DTG </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM1  -------------------------------------
// SVD Line: 8358

//  <view> TIM1
//    <name> TIM1 </name>
//    <item> SFDITEM_REG__TIM1_CR1 </item>
//    <item> SFDITEM_REG__TIM1_CR2 </item>
//    <item> SFDITEM_REG__TIM1_SMCR </item>
//    <item> SFDITEM_REG__TIM1_DIER </item>
//    <item> SFDITEM_REG__TIM1_SR </item>
//    <item> SFDITEM_REG__TIM1_EGR </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM1_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM1_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM1_CCER </item>
//    <item> SFDITEM_REG__TIM1_CNT </item>
//    <item> SFDITEM_REG__TIM1_PSC </item>
//    <item> SFDITEM_REG__TIM1_ARR </item>
//    <item> SFDITEM_REG__TIM1_CCR1 </item>
//    <item> SFDITEM_REG__TIM1_CCR2 </item>
//    <item> SFDITEM_REG__TIM1_CCR3 </item>
//    <item> SFDITEM_REG__TIM1_CCR4 </item>
//    <item> SFDITEM_REG__TIM1_DCR </item>
//    <item> SFDITEM_REG__TIM1_DMAR </item>
//    <item> SFDITEM_REG__TIM1_RCR </item>
//    <item> SFDITEM_REG__TIM1_BDTR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM8_CR1  --------------------------------
// SVD Line: 8392

unsigned int TIM8_CR1 __AT (0x40013400);



// --------------------------------  Field Item: TIM8_CR1_CKD  ------------------------------------
// SVD Line: 8401

//  <item> SFDITEM_FIELD__TIM8_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40013400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CR1 >> 8) & 0x3), ((TIM8_CR1 = (TIM8_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR1_ARPE  -----------------------------------
// SVD Line: 8407

//  <item> SFDITEM_FIELD__TIM8_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR1_CMS  ------------------------------------
// SVD Line: 8413

//  <item> SFDITEM_FIELD__TIM8_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40013400) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CR1 >> 5) & 0x3), ((TIM8_CR1 = (TIM8_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR1_DIR  ------------------------------------
// SVD Line: 8420

//  <item> SFDITEM_FIELD__TIM8_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR1_OPM  ------------------------------------
// SVD Line: 8426

//  <item> SFDITEM_FIELD__TIM8_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR1_URS  ------------------------------------
// SVD Line: 8432

//  <item> SFDITEM_FIELD__TIM8_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR1_UDIS  -----------------------------------
// SVD Line: 8438

//  <item> SFDITEM_FIELD__TIM8_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR1_CEN  ------------------------------------
// SVD Line: 8444

//  <item> SFDITEM_FIELD__TIM8_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_CR1  ------------------------------------
// SVD Line: 8392

//  <rtree> SFDITEM_REG__TIM8_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM8_CR1 >> 0) & 0xFFFFFFFF), ((TIM8_CR1 = (TIM8_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM8_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM8_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM8_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM8_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM8_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM8_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM8_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_CR2  --------------------------------
// SVD Line: 8452

unsigned int TIM8_CR2 __AT (0x40013404);



// --------------------------------  Field Item: TIM8_CR2_OIS4  -----------------------------------
// SVD Line: 8461

//  <item> SFDITEM_FIELD__TIM8_CR2_OIS4
//    <name> OIS4 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013404) Output Idle state 4 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.14..14> OIS4
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CR2_OIS3N  -----------------------------------
// SVD Line: 8467

//  <item> SFDITEM_FIELD__TIM8_CR2_OIS3N
//    <name> OIS3N </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013404) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.13..13> OIS3N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR2_OIS3  -----------------------------------
// SVD Line: 8473

//  <item> SFDITEM_FIELD__TIM8_CR2_OIS3
//    <name> OIS3 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013404) Output Idle state 3 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.12..12> OIS3
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CR2_OIS2N  -----------------------------------
// SVD Line: 8479

//  <item> SFDITEM_FIELD__TIM8_CR2_OIS2N
//    <name> OIS2N </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013404) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.11..11> OIS2N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR2_OIS2  -----------------------------------
// SVD Line: 8485

//  <item> SFDITEM_FIELD__TIM8_CR2_OIS2
//    <name> OIS2 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013404) Output Idle state 2 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.10..10> OIS2
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CR2_OIS1N  -----------------------------------
// SVD Line: 8491

//  <item> SFDITEM_FIELD__TIM8_CR2_OIS1N
//    <name> OIS1N </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013404) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.9..9> OIS1N
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR2_OIS1  -----------------------------------
// SVD Line: 8497

//  <item> SFDITEM_FIELD__TIM8_CR2_OIS1
//    <name> OIS1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013404) Output Idle state 1 </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.8..8> OIS1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR2_TI1S  -----------------------------------
// SVD Line: 8503

//  <item> SFDITEM_FIELD__TIM8_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013404) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR2_MMS  ------------------------------------
// SVD Line: 8509

//  <item> SFDITEM_FIELD__TIM8_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40013404) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CR2 >> 4) & 0x7), ((TIM8_CR2 = (TIM8_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR2_CCDS  -----------------------------------
// SVD Line: 8515

//  <item> SFDITEM_FIELD__TIM8_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013404) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR2_CCUS  -----------------------------------
// SVD Line: 8522

//  <item> SFDITEM_FIELD__TIM8_CR2_CCUS
//    <name> CCUS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013404) Capture/compare control update  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.2..2> CCUS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_CR2_CCPC  -----------------------------------
// SVD Line: 8529

//  <item> SFDITEM_FIELD__TIM8_CR2_CCPC
//    <name> CCPC </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013404) Capture/compare preloaded  control </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CR2 ) </loc>
//      <o.0..0> CCPC
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_CR2  ------------------------------------
// SVD Line: 8452

//  <rtree> SFDITEM_REG__TIM8_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM8_CR2 >> 0) & 0xFFFFFFFF), ((TIM8_CR2 = (TIM8_CR2 & ~(0x7FFDUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFD) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CR2_OIS4 </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_OIS3N </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_OIS3 </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_OIS2N </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_OIS2 </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_OIS1N </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_OIS1 </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_CCDS </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_CCUS </item>
//    <item> SFDITEM_FIELD__TIM8_CR2_CCPC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_SMCR  --------------------------------
// SVD Line: 8538

unsigned int TIM8_SMCR __AT (0x40013408);



// --------------------------------  Field Item: TIM8_SMCR_ETP  -----------------------------------
// SVD Line: 8547

//  <item> SFDITEM_FIELD__TIM8_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013408) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SMCR_ECE  -----------------------------------
// SVD Line: 8553

//  <item> SFDITEM_FIELD__TIM8_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013408) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_SMCR_ETPS  -----------------------------------
// SVD Line: 8559

//  <item> SFDITEM_FIELD__TIM8_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013408) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_SMCR >> 12) & 0x3), ((TIM8_SMCR = (TIM8_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SMCR_ETF  -----------------------------------
// SVD Line: 8565

//  <item> SFDITEM_FIELD__TIM8_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40013408) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_SMCR >> 8) & 0xF), ((TIM8_SMCR = (TIM8_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SMCR_MSM  -----------------------------------
// SVD Line: 8571

//  <item> SFDITEM_FIELD__TIM8_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013408) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SMCR_TS  ------------------------------------
// SVD Line: 8577

//  <item> SFDITEM_FIELD__TIM8_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40013408) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_SMCR >> 4) & 0x7), ((TIM8_SMCR = (TIM8_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SMCR_SMS  -----------------------------------
// SVD Line: 8583

//  <item> SFDITEM_FIELD__TIM8_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40013408) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_SMCR >> 0) & 0x7), ((TIM8_SMCR = (TIM8_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_SMCR  -----------------------------------
// SVD Line: 8538

//  <rtree> SFDITEM_REG__TIM8_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013408) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM8_SMCR >> 0) & 0xFFFFFFFF), ((TIM8_SMCR = (TIM8_SMCR & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM8_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM8_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM8_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM8_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM8_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM8_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_DIER  --------------------------------
// SVD Line: 8591

unsigned int TIM8_DIER __AT (0x4001340C);



// --------------------------------  Field Item: TIM8_DIER_TDE  -----------------------------------
// SVD Line: 8600

//  <item> SFDITEM_FIELD__TIM8_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4001340C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_DIER_COMDE  ----------------------------------
// SVD Line: 8606

//  <item> SFDITEM_FIELD__TIM8_DIER_COMDE
//    <name> COMDE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001340C) COM DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.13..13> COMDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_DIER_CC4DE  ----------------------------------
// SVD Line: 8612

//  <item> SFDITEM_FIELD__TIM8_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001340C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_DIER_CC3DE  ----------------------------------
// SVD Line: 8619

//  <item> SFDITEM_FIELD__TIM8_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001340C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_DIER_CC2DE  ----------------------------------
// SVD Line: 8626

//  <item> SFDITEM_FIELD__TIM8_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001340C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_DIER_CC1DE  ----------------------------------
// SVD Line: 8633

//  <item> SFDITEM_FIELD__TIM8_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001340C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_DIER_UDE  -----------------------------------
// SVD Line: 8640

//  <item> SFDITEM_FIELD__TIM8_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001340C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_DIER_TIE  -----------------------------------
// SVD Line: 8646

//  <item> SFDITEM_FIELD__TIM8_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001340C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_DIER_CC4IE  ----------------------------------
// SVD Line: 8652

//  <item> SFDITEM_FIELD__TIM8_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001340C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_DIER_CC3IE  ----------------------------------
// SVD Line: 8659

//  <item> SFDITEM_FIELD__TIM8_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001340C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_DIER_CC2IE  ----------------------------------
// SVD Line: 8666

//  <item> SFDITEM_FIELD__TIM8_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001340C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_DIER_CC1IE  ----------------------------------
// SVD Line: 8673

//  <item> SFDITEM_FIELD__TIM8_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001340C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_DIER_UIE  -----------------------------------
// SVD Line: 8680

//  <item> SFDITEM_FIELD__TIM8_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001340C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_DIER_BIE  -----------------------------------
// SVD Line: 8686

//  <item> SFDITEM_FIELD__TIM8_DIER_BIE
//    <name> BIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001340C) Break interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.7..7> BIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_DIER_COMIE  ----------------------------------
// SVD Line: 8692

//  <item> SFDITEM_FIELD__TIM8_DIER_COMIE
//    <name> COMIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001340C) COM interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_DIER ) </loc>
//      <o.5..5> COMIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_DIER  -----------------------------------
// SVD Line: 8591

//  <rtree> SFDITEM_REG__TIM8_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001340C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM8_DIER >> 0) & 0xFFFFFFFF), ((TIM8_DIER = (TIM8_DIER & ~(0x7FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_COMDE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_UIE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_BIE </item>
//    <item> SFDITEM_FIELD__TIM8_DIER_COMIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_SR  ---------------------------------
// SVD Line: 8700

unsigned int TIM8_SR __AT (0x40013410);



// --------------------------------  Field Item: TIM8_SR_CC4OF  -----------------------------------
// SVD Line: 8709

//  <item> SFDITEM_FIELD__TIM8_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013410) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR_CC3OF  -----------------------------------
// SVD Line: 8716

//  <item> SFDITEM_FIELD__TIM8_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013410) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR_CC2OF  -----------------------------------
// SVD Line: 8723

//  <item> SFDITEM_FIELD__TIM8_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013410) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR_CC1OF  -----------------------------------
// SVD Line: 8730

//  <item> SFDITEM_FIELD__TIM8_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013410) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM8_SR_BIF  ------------------------------------
// SVD Line: 8737

//  <item> SFDITEM_FIELD__TIM8_SR_BIF
//    <name> BIF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013410) Break interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.7..7> BIF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM8_SR_TIF  ------------------------------------
// SVD Line: 8743

//  <item> SFDITEM_FIELD__TIM8_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013410) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR_COMIF  -----------------------------------
// SVD Line: 8749

//  <item> SFDITEM_FIELD__TIM8_SR_COMIF
//    <name> COMIF </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013410) COM interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.5..5> COMIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR_CC4IF  -----------------------------------
// SVD Line: 8755

//  <item> SFDITEM_FIELD__TIM8_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013410) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR_CC3IF  -----------------------------------
// SVD Line: 8762

//  <item> SFDITEM_FIELD__TIM8_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013410) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR_CC2IF  -----------------------------------
// SVD Line: 8769

//  <item> SFDITEM_FIELD__TIM8_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013410) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_SR_CC1IF  -----------------------------------
// SVD Line: 8776

//  <item> SFDITEM_FIELD__TIM8_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013410) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM8_SR_UIF  ------------------------------------
// SVD Line: 8783

//  <item> SFDITEM_FIELD__TIM8_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM8_SR  ------------------------------------
// SVD Line: 8700

//  <rtree> SFDITEM_REG__TIM8_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013410) status register </i>
//    <loc> ( (unsigned int)((TIM8_SR >> 0) & 0xFFFFFFFF), ((TIM8_SR = (TIM8_SR & ~(0x1EFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1EFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_BIF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_COMIF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM8_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_EGR  --------------------------------
// SVD Line: 8791

unsigned int TIM8_EGR __AT (0x40013414);



// ---------------------------------  Field Item: TIM8_EGR_BG  ------------------------------------
// SVD Line: 8800

//  <item> SFDITEM_FIELD__TIM8_EGR_BG
//    <name> BG </name>
//    <w> 
//    <i> [Bit 7] WO (@ 0x40013414) Break generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_EGR ) </loc>
//      <o.7..7> BG
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM8_EGR_TG  ------------------------------------
// SVD Line: 8806

//  <item> SFDITEM_FIELD__TIM8_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40013414) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_EGR_COMG  -----------------------------------
// SVD Line: 8812

//  <item> SFDITEM_FIELD__TIM8_EGR_COMG
//    <name> COMG </name>
//    <w> 
//    <i> [Bit 5] WO (@ 0x40013414) Capture/Compare control update  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_EGR ) </loc>
//      <o.5..5> COMG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_EGR_CC4G  -----------------------------------
// SVD Line: 8819

//  <item> SFDITEM_FIELD__TIM8_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40013414) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_EGR_CC3G  -----------------------------------
// SVD Line: 8826

//  <item> SFDITEM_FIELD__TIM8_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40013414) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_EGR_CC2G  -----------------------------------
// SVD Line: 8833

//  <item> SFDITEM_FIELD__TIM8_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40013414) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_EGR_CC1G  -----------------------------------
// SVD Line: 8840

//  <item> SFDITEM_FIELD__TIM8_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40013414) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM8_EGR_UG  ------------------------------------
// SVD Line: 8847

//  <item> SFDITEM_FIELD__TIM8_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40013414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_EGR  ------------------------------------
// SVD Line: 8791

//  <rtree> SFDITEM_REG__TIM8_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40013414) event generation register </i>
//    <loc> ( (unsigned int)((TIM8_EGR >> 0) & 0xFFFFFFFF), ((TIM8_EGR = (TIM8_EGR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_EGR_BG </item>
//    <item> SFDITEM_FIELD__TIM8_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM8_EGR_COMG </item>
//    <item> SFDITEM_FIELD__TIM8_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM8_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM8_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM8_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM8_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM8_CCMR1_Output  ----------------------------
// SVD Line: 8855

unsigned int TIM8_CCMR1_Output __AT (0x40013418);



// ---------------------------  Field Item: TIM8_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 8865

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013418) Output Compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 8872

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40013418) Output Compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR1_Output >> 12) & 0x7), ((TIM8_CCMR1_Output = (TIM8_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 8878

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013418) Output Compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 8885

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013418) Output Compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 8892

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40013418) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR1_Output >> 8) & 0x3), ((TIM8_CCMR1_Output = (TIM8_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 8899

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013418) Output Compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 8906

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40013418) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR1_Output >> 4) & 0x7), ((TIM8_CCMR1_Output = (TIM8_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 8912

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013418) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 8919

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013418) Output Compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 8926

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40013418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR1_Output >> 0) & 0x3), ((TIM8_CCMR1_Output = (TIM8_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM8_CCMR1_Output  -------------------------------
// SVD Line: 8855

//  <rtree> SFDITEM_REG__TIM8_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013418) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM8_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM8_CCMR1_Output = (TIM8_CCMR1_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM8_CCMR1_Input  ----------------------------
// SVD Line: 8935

unsigned int TIM8_CCMR1_Input __AT (0x40013418);



// ----------------------------  Field Item: TIM8_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 8946

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40013418) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR1_Input >> 12) & 0xF), ((TIM8_CCMR1_Input = (TIM8_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Input_IC2PCS  ------------------------------
// SVD Line: 8952

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Input_IC2PCS
//    <name> IC2PCS </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40013418) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR1_Input >> 10) & 0x3), ((TIM8_CCMR1_Input = (TIM8_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM8_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 8958

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40013418) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR1_Input >> 8) & 0x3), ((TIM8_CCMR1_Input = (TIM8_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM8_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 8965

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40013418) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR1_Input >> 4) & 0xF), ((TIM8_CCMR1_Input = (TIM8_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR1_Input_ICPCS  -------------------------------
// SVD Line: 8971

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Input_ICPCS
//    <name> ICPCS </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40013418) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR1_Input >> 2) & 0x3), ((TIM8_CCMR1_Input = (TIM8_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM8_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 8977

//  <item> SFDITEM_FIELD__TIM8_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40013418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR1_Input >> 0) & 0x3), ((TIM8_CCMR1_Input = (TIM8_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM8_CCMR1_Input  --------------------------------
// SVD Line: 8935

//  <rtree> SFDITEM_REG__TIM8_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013418) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM8_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM8_CCMR1_Input = (TIM8_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Input_IC2PCS </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Input_ICPCS </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM8_CCMR2_Output  ----------------------------
// SVD Line: 8986

unsigned int TIM8_CCMR2_Output __AT (0x4001341C);



// ---------------------------  Field Item: TIM8_CCMR2_Output_OC4CE  ------------------------------
// SVD Line: 8996

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC4CE
//    <name> OC4CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4001341C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR2_Output ) </loc>
//      <o.15..15> OC4CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 9003

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4001341C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR2_Output >> 12) & 0x7), ((TIM8_CCMR2_Output = (TIM8_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 9009

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001341C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 9016

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001341C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 9023

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4001341C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR2_Output >> 8) & 0x3), ((TIM8_CCMR2_Output = (TIM8_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 9030

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001341C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 9037

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4001341C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR2_Output >> 4) & 0x7), ((TIM8_CCMR2_Output = (TIM8_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 9043

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001341C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 9050

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001341C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 9057

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4001341C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR2_Output >> 0) & 0x3), ((TIM8_CCMR2_Output = (TIM8_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM8_CCMR2_Output  -------------------------------
// SVD Line: 8986

//  <rtree> SFDITEM_REG__TIM8_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001341C) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM8_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM8_CCMR2_Output = (TIM8_CCMR2_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC4CE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM8_CCMR2_Input  ----------------------------
// SVD Line: 9066

unsigned int TIM8_CCMR2_Input __AT (0x4001341C);



// ----------------------------  Field Item: TIM8_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 9077

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4001341C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR2_Input >> 12) & 0xF), ((TIM8_CCMR2_Input = (TIM8_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 9083

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4001341C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR2_Input >> 10) & 0x3), ((TIM8_CCMR2_Input = (TIM8_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM8_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 9089

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4001341C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR2_Input >> 8) & 0x3), ((TIM8_CCMR2_Input = (TIM8_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM8_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 9096

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4001341C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR2_Input >> 4) & 0xF), ((TIM8_CCMR2_Input = (TIM8_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM8_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 9102

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4001341C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR2_Input >> 2) & 0x3), ((TIM8_CCMR2_Input = (TIM8_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM8_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 9108

//  <item> SFDITEM_FIELD__TIM8_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4001341C) Capture/compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_CCMR2_Input >> 0) & 0x3), ((TIM8_CCMR2_Input = (TIM8_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM8_CCMR2_Input  --------------------------------
// SVD Line: 9066

//  <rtree> SFDITEM_REG__TIM8_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001341C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM8_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM8_CCMR2_Input = (TIM8_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM8_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_CCER  --------------------------------
// SVD Line: 9117

unsigned int TIM8_CCER __AT (0x40013420);



// -------------------------------  Field Item: TIM8_CCER_CC4P  -----------------------------------
// SVD Line: 9127

//  <item> SFDITEM_FIELD__TIM8_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC4E  -----------------------------------
// SVD Line: 9134

//  <item> SFDITEM_FIELD__TIM8_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013420) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC3NP  ----------------------------------
// SVD Line: 9141

//  <item> SFDITEM_FIELD__TIM8_CCER_CC3NP
//    <name> CC3NP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.11..11> CC3NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC3NE  ----------------------------------
// SVD Line: 9148

//  <item> SFDITEM_FIELD__TIM8_CCER_CC3NE
//    <name> CC3NE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013420) Capture/Compare 3 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.10..10> CC3NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC3P  -----------------------------------
// SVD Line: 9155

//  <item> SFDITEM_FIELD__TIM8_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC3E  -----------------------------------
// SVD Line: 9162

//  <item> SFDITEM_FIELD__TIM8_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013420) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC2NP  ----------------------------------
// SVD Line: 9169

//  <item> SFDITEM_FIELD__TIM8_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013420) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC2NE  ----------------------------------
// SVD Line: 9176

//  <item> SFDITEM_FIELD__TIM8_CCER_CC2NE
//    <name> CC2NE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013420) Capture/Compare 2 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.6..6> CC2NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC2P  -----------------------------------
// SVD Line: 9183

//  <item> SFDITEM_FIELD__TIM8_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013420) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC2E  -----------------------------------
// SVD Line: 9190

//  <item> SFDITEM_FIELD__TIM8_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013420) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC1NP  ----------------------------------
// SVD Line: 9197

//  <item> SFDITEM_FIELD__TIM8_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC1NE  ----------------------------------
// SVD Line: 9204

//  <item> SFDITEM_FIELD__TIM8_CCER_CC1NE
//    <name> CC1NE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013420) Capture/Compare 1 complementary output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.2..2> CC1NE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC1P  -----------------------------------
// SVD Line: 9211

//  <item> SFDITEM_FIELD__TIM8_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_CCER_CC1E  -----------------------------------
// SVD Line: 9218

//  <item> SFDITEM_FIELD__TIM8_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013420) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_CCER  -----------------------------------
// SVD Line: 9117

//  <rtree> SFDITEM_REG__TIM8_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013420) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM8_CCER >> 0) & 0xFFFFFFFF), ((TIM8_CCER = (TIM8_CCER & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC3NP </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC3NE </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC2NE </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC1NE </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM8_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_CNT  --------------------------------
// SVD Line: 9227

unsigned int TIM8_CNT __AT (0x40013424);



// --------------------------------  Field Item: TIM8_CNT_CNT  ------------------------------------
// SVD Line: 9236

//  <item> SFDITEM_FIELD__TIM8_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013424) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_CNT >> 0) & 0xFFFF), ((TIM8_CNT = (TIM8_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_CNT  ------------------------------------
// SVD Line: 9227

//  <rtree> SFDITEM_REG__TIM8_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013424) counter </i>
//    <loc> ( (unsigned int)((TIM8_CNT >> 0) & 0xFFFFFFFF), ((TIM8_CNT = (TIM8_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_PSC  --------------------------------
// SVD Line: 9244

unsigned int TIM8_PSC __AT (0x40013428);



// --------------------------------  Field Item: TIM8_PSC_PSC  ------------------------------------
// SVD Line: 9253

//  <item> SFDITEM_FIELD__TIM8_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013428) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_PSC >> 0) & 0xFFFF), ((TIM8_PSC = (TIM8_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_PSC  ------------------------------------
// SVD Line: 9244

//  <rtree> SFDITEM_REG__TIM8_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013428) prescaler </i>
//    <loc> ( (unsigned int)((TIM8_PSC >> 0) & 0xFFFFFFFF), ((TIM8_PSC = (TIM8_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_ARR  --------------------------------
// SVD Line: 9261

unsigned int TIM8_ARR __AT (0x4001342C);



// --------------------------------  Field Item: TIM8_ARR_ARR  ------------------------------------
// SVD Line: 9270

//  <item> SFDITEM_FIELD__TIM8_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001342C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_ARR >> 0) & 0xFFFF), ((TIM8_ARR = (TIM8_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_ARR  ------------------------------------
// SVD Line: 9261

//  <rtree> SFDITEM_REG__TIM8_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001342C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM8_ARR >> 0) & 0xFFFFFFFF), ((TIM8_ARR = (TIM8_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_CCR1  --------------------------------
// SVD Line: 9278

unsigned int TIM8_CCR1 __AT (0x40013434);



// -------------------------------  Field Item: TIM8_CCR1_CCR1  -----------------------------------
// SVD Line: 9287

//  <item> SFDITEM_FIELD__TIM8_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013434) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_CCR1 >> 0) & 0xFFFF), ((TIM8_CCR1 = (TIM8_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_CCR1  -----------------------------------
// SVD Line: 9278

//  <rtree> SFDITEM_REG__TIM8_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM8_CCR1 >> 0) & 0xFFFFFFFF), ((TIM8_CCR1 = (TIM8_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_CCR2  --------------------------------
// SVD Line: 9295

unsigned int TIM8_CCR2 __AT (0x40013438);



// -------------------------------  Field Item: TIM8_CCR2_CCR2  -----------------------------------
// SVD Line: 9304

//  <item> SFDITEM_FIELD__TIM8_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013438) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_CCR2 >> 0) & 0xFFFF), ((TIM8_CCR2 = (TIM8_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_CCR2  -----------------------------------
// SVD Line: 9295

//  <rtree> SFDITEM_REG__TIM8_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013438) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM8_CCR2 >> 0) & 0xFFFFFFFF), ((TIM8_CCR2 = (TIM8_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_CCR3  --------------------------------
// SVD Line: 9312

unsigned int TIM8_CCR3 __AT (0x4001343C);



// -------------------------------  Field Item: TIM8_CCR3_CCR3  -----------------------------------
// SVD Line: 9321

//  <item> SFDITEM_FIELD__TIM8_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001343C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_CCR3 >> 0) & 0xFFFF), ((TIM8_CCR3 = (TIM8_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_CCR3  -----------------------------------
// SVD Line: 9312

//  <rtree> SFDITEM_REG__TIM8_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001343C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM8_CCR3 >> 0) & 0xFFFFFFFF), ((TIM8_CCR3 = (TIM8_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_CCR4  --------------------------------
// SVD Line: 9329

unsigned int TIM8_CCR4 __AT (0x40013440);



// -------------------------------  Field Item: TIM8_CCR4_CCR4  -----------------------------------
// SVD Line: 9338

//  <item> SFDITEM_FIELD__TIM8_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013440) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_CCR4 >> 0) & 0xFFFF), ((TIM8_CCR4 = (TIM8_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_CCR4  -----------------------------------
// SVD Line: 9329

//  <rtree> SFDITEM_REG__TIM8_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013440) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM8_CCR4 >> 0) & 0xFFFFFFFF), ((TIM8_CCR4 = (TIM8_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_DCR  --------------------------------
// SVD Line: 9346

unsigned int TIM8_DCR __AT (0x40013448);



// --------------------------------  Field Item: TIM8_DCR_DBL  ------------------------------------
// SVD Line: 9355

//  <item> SFDITEM_FIELD__TIM8_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40013448) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_DCR >> 8) & 0x1F), ((TIM8_DCR = (TIM8_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_DCR_DBA  ------------------------------------
// SVD Line: 9361

//  <item> SFDITEM_FIELD__TIM8_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40013448) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_DCR >> 0) & 0x1F), ((TIM8_DCR = (TIM8_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_DCR  ------------------------------------
// SVD Line: 9346

//  <rtree> SFDITEM_REG__TIM8_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013448) DMA control register </i>
//    <loc> ( (unsigned int)((TIM8_DCR >> 0) & 0xFFFFFFFF), ((TIM8_DCR = (TIM8_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM8_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_DMAR  --------------------------------
// SVD Line: 9369

unsigned int TIM8_DMAR __AT (0x4001344C);



// -------------------------------  Field Item: TIM8_DMAR_DMAB  -----------------------------------
// SVD Line: 9378

//  <item> SFDITEM_FIELD__TIM8_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001344C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM8_DMAR >> 0) & 0xFFFF), ((TIM8_DMAR = (TIM8_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_DMAR  -----------------------------------
// SVD Line: 9369

//  <rtree> SFDITEM_REG__TIM8_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001344C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM8_DMAR >> 0) & 0xFFFFFFFF), ((TIM8_DMAR = (TIM8_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_DMAR_DMAB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM8_RCR  --------------------------------
// SVD Line: 9387

unsigned int TIM8_RCR __AT (0x40013430);



// --------------------------------  Field Item: TIM8_RCR_REP  ------------------------------------
// SVD Line: 9396

//  <item> SFDITEM_FIELD__TIM8_RCR_REP
//    <name> REP </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013430) Repetition counter value </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_RCR >> 0) & 0xFF), ((TIM8_RCR = (TIM8_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_RCR  ------------------------------------
// SVD Line: 9387

//  <rtree> SFDITEM_REG__TIM8_RCR
//    <name> RCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013430) repetition counter register </i>
//    <loc> ( (unsigned int)((TIM8_RCR >> 0) & 0xFFFFFFFF), ((TIM8_RCR = (TIM8_RCR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_RCR_REP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM8_BDTR  --------------------------------
// SVD Line: 9404

unsigned int TIM8_BDTR __AT (0x40013444);



// --------------------------------  Field Item: TIM8_BDTR_MOE  -----------------------------------
// SVD Line: 9413

//  <item> SFDITEM_FIELD__TIM8_BDTR_MOE
//    <name> MOE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013444) Main output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_BDTR ) </loc>
//      <o.15..15> MOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_BDTR_AOE  -----------------------------------
// SVD Line: 9419

//  <item> SFDITEM_FIELD__TIM8_BDTR_AOE
//    <name> AOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013444) Automatic output enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_BDTR ) </loc>
//      <o.14..14> AOE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_BDTR_BKP  -----------------------------------
// SVD Line: 9425

//  <item> SFDITEM_FIELD__TIM8_BDTR_BKP
//    <name> BKP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013444) Break polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_BDTR ) </loc>
//      <o.13..13> BKP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM8_BDTR_BKE  -----------------------------------
// SVD Line: 9431

//  <item> SFDITEM_FIELD__TIM8_BDTR_BKE
//    <name> BKE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013444) Break enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_BDTR ) </loc>
//      <o.12..12> BKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_BDTR_OSSR  -----------------------------------
// SVD Line: 9437

//  <item> SFDITEM_FIELD__TIM8_BDTR_OSSR
//    <name> OSSR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013444) Off-state selection for Run  mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_BDTR ) </loc>
//      <o.11..11> OSSR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_BDTR_OSSI  -----------------------------------
// SVD Line: 9444

//  <item> SFDITEM_FIELD__TIM8_BDTR_OSSI
//    <name> OSSI </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013444) Off-state selection for Idle  mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM8_BDTR ) </loc>
//      <o.10..10> OSSI
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM8_BDTR_LOCK  -----------------------------------
// SVD Line: 9451

//  <item> SFDITEM_FIELD__TIM8_BDTR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40013444) Lock configuration </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_BDTR >> 8) & 0x3), ((TIM8_BDTR = (TIM8_BDTR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM8_BDTR_DTG  -----------------------------------
// SVD Line: 9457

//  <item> SFDITEM_FIELD__TIM8_BDTR_DTG
//    <name> DTG </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013444) Dead-time generator setup </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM8_BDTR >> 0) & 0xFF), ((TIM8_BDTR = (TIM8_BDTR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM8_BDTR  -----------------------------------
// SVD Line: 9404

//  <rtree> SFDITEM_REG__TIM8_BDTR
//    <name> BDTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013444) break and dead-time register </i>
//    <loc> ( (unsigned int)((TIM8_BDTR >> 0) & 0xFFFFFFFF), ((TIM8_BDTR = (TIM8_BDTR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM8_BDTR_MOE </item>
//    <item> SFDITEM_FIELD__TIM8_BDTR_AOE </item>
//    <item> SFDITEM_FIELD__TIM8_BDTR_BKP </item>
//    <item> SFDITEM_FIELD__TIM8_BDTR_BKE </item>
//    <item> SFDITEM_FIELD__TIM8_BDTR_OSSR </item>
//    <item> SFDITEM_FIELD__TIM8_BDTR_OSSI </item>
//    <item> SFDITEM_FIELD__TIM8_BDTR_LOCK </item>
//    <item> SFDITEM_FIELD__TIM8_BDTR_DTG </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM8  -------------------------------------
// SVD Line: 9467

//  <view> TIM8
//    <name> TIM8 </name>
//    <item> SFDITEM_REG__TIM8_CR1 </item>
//    <item> SFDITEM_REG__TIM8_CR2 </item>
//    <item> SFDITEM_REG__TIM8_SMCR </item>
//    <item> SFDITEM_REG__TIM8_DIER </item>
//    <item> SFDITEM_REG__TIM8_SR </item>
//    <item> SFDITEM_REG__TIM8_EGR </item>
//    <item> SFDITEM_REG__TIM8_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM8_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM8_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM8_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM8_CCER </item>
//    <item> SFDITEM_REG__TIM8_CNT </item>
//    <item> SFDITEM_REG__TIM8_PSC </item>
//    <item> SFDITEM_REG__TIM8_ARR </item>
//    <item> SFDITEM_REG__TIM8_CCR1 </item>
//    <item> SFDITEM_REG__TIM8_CCR2 </item>
//    <item> SFDITEM_REG__TIM8_CCR3 </item>
//    <item> SFDITEM_REG__TIM8_CCR4 </item>
//    <item> SFDITEM_REG__TIM8_DCR </item>
//    <item> SFDITEM_REG__TIM8_DMAR </item>
//    <item> SFDITEM_REG__TIM8_RCR </item>
//    <item> SFDITEM_REG__TIM8_BDTR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM2_CR1  --------------------------------
// SVD Line: 9510

unsigned int TIM2_CR1 __AT (0x40000000);



// --------------------------------  Field Item: TIM2_CR1_CKD  ------------------------------------
// SVD Line: 9519

//  <item> SFDITEM_FIELD__TIM2_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR1 >> 8) & 0x3), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_ARPE  -----------------------------------
// SVD Line: 9525

//  <item> SFDITEM_FIELD__TIM2_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CMS  ------------------------------------
// SVD Line: 9531

//  <item> SFDITEM_FIELD__TIM2_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000000) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR1 >> 5) & 0x3), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_DIR  ------------------------------------
// SVD Line: 9538

//  <item> SFDITEM_FIELD__TIM2_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000000) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_OPM  ------------------------------------
// SVD Line: 9544

//  <item> SFDITEM_FIELD__TIM2_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_URS  ------------------------------------
// SVD Line: 9550

//  <item> SFDITEM_FIELD__TIM2_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_UDIS  -----------------------------------
// SVD Line: 9556

//  <item> SFDITEM_FIELD__TIM2_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR1_CEN  ------------------------------------
// SVD Line: 9562

//  <item> SFDITEM_FIELD__TIM2_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CR1  ------------------------------------
// SVD Line: 9510

//  <rtree> SFDITEM_REG__TIM2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CR1 >> 0) & 0xFFFFFFFF), ((TIM2_CR1 = (TIM2_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM2_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CR2  --------------------------------
// SVD Line: 9570

unsigned int TIM2_CR2 __AT (0x40000004);



// --------------------------------  Field Item: TIM2_CR2_TI1S  -----------------------------------
// SVD Line: 9579

//  <item> SFDITEM_FIELD__TIM2_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000004) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR2_MMS  ------------------------------------
// SVD Line: 9585

//  <item> SFDITEM_FIELD__TIM2_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CR2 >> 4) & 0x7), ((TIM2_CR2 = (TIM2_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_CR2_CCDS  -----------------------------------
// SVD Line: 9591

//  <item> SFDITEM_FIELD__TIM2_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000004) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CR2  ------------------------------------
// SVD Line: 9570

//  <rtree> SFDITEM_REG__TIM2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM2_CR2 >> 0) & 0xFFFFFFFF), ((TIM2_CR2 = (TIM2_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM2_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM2_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_SMCR  --------------------------------
// SVD Line: 9600

unsigned int TIM2_SMCR __AT (0x40000008);



// --------------------------------  Field Item: TIM2_SMCR_ETP  -----------------------------------
// SVD Line: 9609

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000008) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ECE  -----------------------------------
// SVD Line: 9615

//  <item> SFDITEM_FIELD__TIM2_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000008) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_SMCR_ETPS  -----------------------------------
// SVD Line: 9621

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000008) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 12) & 0x3), ((TIM2_SMCR = (TIM2_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_ETF  -----------------------------------
// SVD Line: 9627

//  <item> SFDITEM_FIELD__TIM2_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000008) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 8) & 0xF), ((TIM2_SMCR = (TIM2_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_MSM  -----------------------------------
// SVD Line: 9633

//  <item> SFDITEM_FIELD__TIM2_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000008) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_TS  ------------------------------------
// SVD Line: 9639

//  <item> SFDITEM_FIELD__TIM2_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000008) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 4) & 0x7), ((TIM2_SMCR = (TIM2_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SMCR_SMS  -----------------------------------
// SVD Line: 9645

//  <item> SFDITEM_FIELD__TIM2_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000008) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_SMCR >> 0) & 0x7), ((TIM2_SMCR = (TIM2_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_SMCR  -----------------------------------
// SVD Line: 9600

//  <rtree> SFDITEM_REG__TIM2_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000008) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM2_SMCR >> 0) & 0xFFFFFFFF), ((TIM2_SMCR = (TIM2_SMCR & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM2_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DIER  --------------------------------
// SVD Line: 9653

unsigned int TIM2_DIER __AT (0x4000000C);



// --------------------------------  Field Item: TIM2_DIER_TDE  -----------------------------------
// SVD Line: 9662

//  <item> SFDITEM_FIELD__TIM2_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000000C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC4DE  ----------------------------------
// SVD Line: 9668

//  <item> SFDITEM_FIELD__TIM2_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000000C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC3DE  ----------------------------------
// SVD Line: 9675

//  <item> SFDITEM_FIELD__TIM2_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000000C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC2DE  ----------------------------------
// SVD Line: 9682

//  <item> SFDITEM_FIELD__TIM2_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000000C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC1DE  ----------------------------------
// SVD Line: 9689

//  <item> SFDITEM_FIELD__TIM2_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000000C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_UDE  -----------------------------------
// SVD Line: 9696

//  <item> SFDITEM_FIELD__TIM2_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000000C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_TIE  -----------------------------------
// SVD Line: 9702

//  <item> SFDITEM_FIELD__TIM2_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000000C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC4IE  ----------------------------------
// SVD Line: 9708

//  <item> SFDITEM_FIELD__TIM2_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000000C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC3IE  ----------------------------------
// SVD Line: 9715

//  <item> SFDITEM_FIELD__TIM2_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000000C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC2IE  ----------------------------------
// SVD Line: 9722

//  <item> SFDITEM_FIELD__TIM2_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000000C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_DIER_CC1IE  ----------------------------------
// SVD Line: 9729

//  <item> SFDITEM_FIELD__TIM2_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000000C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DIER_UIE  -----------------------------------
// SVD Line: 9736

//  <item> SFDITEM_FIELD__TIM2_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000000C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DIER  -----------------------------------
// SVD Line: 9653

//  <rtree> SFDITEM_REG__TIM2_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000000C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM2_DIER >> 0) & 0xFFFFFFFF), ((TIM2_DIER = (TIM2_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM2_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_SR  ---------------------------------
// SVD Line: 9744

unsigned int TIM2_SR __AT (0x40000010);



// --------------------------------  Field Item: TIM2_SR_CC4OF  -----------------------------------
// SVD Line: 9753

//  <item> SFDITEM_FIELD__TIM2_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000010) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC3OF  -----------------------------------
// SVD Line: 9760

//  <item> SFDITEM_FIELD__TIM2_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000010) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC2OF  -----------------------------------
// SVD Line: 9767

//  <item> SFDITEM_FIELD__TIM2_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000010) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC1OF  -----------------------------------
// SVD Line: 9774

//  <item> SFDITEM_FIELD__TIM2_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000010) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_SR_TIF  ------------------------------------
// SVD Line: 9781

//  <item> SFDITEM_FIELD__TIM2_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000010) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC4IF  -----------------------------------
// SVD Line: 9787

//  <item> SFDITEM_FIELD__TIM2_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000010) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC3IF  -----------------------------------
// SVD Line: 9794

//  <item> SFDITEM_FIELD__TIM2_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000010) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC2IF  -----------------------------------
// SVD Line: 9801

//  <item> SFDITEM_FIELD__TIM2_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000010) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_SR_CC1IF  -----------------------------------
// SVD Line: 9808

//  <item> SFDITEM_FIELD__TIM2_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000010) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_SR_UIF  ------------------------------------
// SVD Line: 9815

//  <item> SFDITEM_FIELD__TIM2_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM2_SR  ------------------------------------
// SVD Line: 9744

//  <rtree> SFDITEM_REG__TIM2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000010) status register </i>
//    <loc> ( (unsigned int)((TIM2_SR >> 0) & 0xFFFFFFFF), ((TIM2_SR = (TIM2_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM2_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_EGR  --------------------------------
// SVD Line: 9823

unsigned int TIM2_EGR __AT (0x40000014);



// ---------------------------------  Field Item: TIM2_EGR_TG  ------------------------------------
// SVD Line: 9832

//  <item> SFDITEM_FIELD__TIM2_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000014) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC4G  -----------------------------------
// SVD Line: 9838

//  <item> SFDITEM_FIELD__TIM2_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000014) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC3G  -----------------------------------
// SVD Line: 9845

//  <item> SFDITEM_FIELD__TIM2_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000014) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC2G  -----------------------------------
// SVD Line: 9852

//  <item> SFDITEM_FIELD__TIM2_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000014) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM2_EGR_CC1G  -----------------------------------
// SVD Line: 9859

//  <item> SFDITEM_FIELD__TIM2_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000014) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM2_EGR_UG  ------------------------------------
// SVD Line: 9866

//  <item> SFDITEM_FIELD__TIM2_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_EGR  ------------------------------------
// SVD Line: 9823

//  <rtree> SFDITEM_REG__TIM2_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000014) event generation register </i>
//    <loc> ( (unsigned int)((TIM2_EGR >> 0) & 0xFFFFFFFF), ((TIM2_EGR = (TIM2_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM2_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM2_CCMR1_Output  ----------------------------
// SVD Line: 9874

unsigned int TIM2_CCMR1_Output __AT (0x40000018);



// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 9884

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000018) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 9891

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000018) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 12) & 0x7), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 9897

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000018) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 9904

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000018) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 9911

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 8) & 0x3), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 9918

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000018) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 9925

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000018) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 4) & 0x7), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 9931

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000018) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 9938

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000018) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 9945

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Output >> 0) & 0x3), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR1_Output  -------------------------------
// SVD Line: 9874

//  <rtree> SFDITEM_REG__TIM2_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM2_CCMR1_Output = (TIM2_CCMR1_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM2_CCMR1_Input  ----------------------------
// SVD Line: 9954

unsigned int TIM2_CCMR1_Input __AT (0x40000018);



// ----------------------------  Field Item: TIM2_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 9965

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000018) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 12) & 0xF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 9971

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000018) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 10) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 9977

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000018) Capture/compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 8) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 9984

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 4) & 0xF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 9990

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 2) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 9996

//  <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR1_Input >> 0) & 0x3), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR1_Input  --------------------------------
// SVD Line: 9954

//  <rtree> SFDITEM_REG__TIM2_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000018) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM2_CCMR1_Input = (TIM2_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM2_CCMR2_Output  ----------------------------
// SVD Line: 10005

unsigned int TIM2_CCMR2_Output __AT (0x4000001C);



// ---------------------------  Field Item: TIM2_CCMR2_Output_O24CE  ------------------------------
// SVD Line: 10015

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_O24CE
//    <name> O24CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000001C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.15..15> O24CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 10022

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000001C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 12) & 0x7), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 10028

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000001C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 10035

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000001C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 10042

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 8) & 0x3), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 10049

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000001C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 10056

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000001C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 4) & 0x7), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 10062

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000001C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 10069

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000001C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 10076

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Output >> 0) & 0x3), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR2_Output  -------------------------------
// SVD Line: 10005

//  <rtree> SFDITEM_REG__TIM2_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM2_CCMR2_Output = (TIM2_CCMR2_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_O24CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM2_CCMR2_Input  ----------------------------
// SVD Line: 10085

unsigned int TIM2_CCMR2_Input __AT (0x4000001C);



// ----------------------------  Field Item: TIM2_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 10096

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000001C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 12) & 0xF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 10102

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000001C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 10) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 10108

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000001C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 8) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 10115

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000001C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 4) & 0xF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM2_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 10121

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000001C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 2) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM2_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 10127

//  <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000001C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_CCMR2_Input >> 0) & 0x3), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM2_CCMR2_Input  --------------------------------
// SVD Line: 10085

//  <rtree> SFDITEM_REG__TIM2_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000001C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM2_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM2_CCMR2_Input = (TIM2_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM2_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCER  --------------------------------
// SVD Line: 10136

unsigned int TIM2_CCER __AT (0x40000020);



// -------------------------------  Field Item: TIM2_CCER_CC4P  -----------------------------------
// SVD Line: 10146

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000020) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC4E  -----------------------------------
// SVD Line: 10153

//  <item> SFDITEM_FIELD__TIM2_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000020) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3P  -----------------------------------
// SVD Line: 10160

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000020) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC3E  -----------------------------------
// SVD Line: 10167

//  <item> SFDITEM_FIELD__TIM2_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000020) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2P  -----------------------------------
// SVD Line: 10174

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000020) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC2E  -----------------------------------
// SVD Line: 10181

//  <item> SFDITEM_FIELD__TIM2_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000020) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1P  -----------------------------------
// SVD Line: 10188

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM2_CCER_CC1E  -----------------------------------
// SVD Line: 10195

//  <item> SFDITEM_FIELD__TIM2_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000020) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM2_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCER  -----------------------------------
// SVD Line: 10136

//  <rtree> SFDITEM_REG__TIM2_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000020) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM2_CCER >> 0) & 0xFFFFFFFF), ((TIM2_CCER = (TIM2_CCER & ~(0x3333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM2_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_CNT  --------------------------------
// SVD Line: 10204

unsigned int TIM2_CNT __AT (0x40000024);



// --------------------------------  Field Item: TIM2_CNT_CNT  ------------------------------------
// SVD Line: 10213

//  <item> SFDITEM_FIELD__TIM2_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000024) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CNT >> 0) & 0xFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CNT  ------------------------------------
// SVD Line: 10204

//  <rtree> SFDITEM_REG__TIM2_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000024) counter </i>
//    <loc> ( (unsigned int)((TIM2_CNT >> 0) & 0xFFFFFFFF), ((TIM2_CNT = (TIM2_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_PSC  --------------------------------
// SVD Line: 10221

unsigned int TIM2_PSC __AT (0x40000028);



// --------------------------------  Field Item: TIM2_PSC_PSC  ------------------------------------
// SVD Line: 10230

//  <item> SFDITEM_FIELD__TIM2_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_PSC >> 0) & 0xFFFF), ((TIM2_PSC = (TIM2_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_PSC  ------------------------------------
// SVD Line: 10221

//  <rtree> SFDITEM_REG__TIM2_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000028) prescaler </i>
//    <loc> ( (unsigned int)((TIM2_PSC >> 0) & 0xFFFFFFFF), ((TIM2_PSC = (TIM2_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_ARR  --------------------------------
// SVD Line: 10238

unsigned int TIM2_ARR __AT (0x4000002C);



// --------------------------------  Field Item: TIM2_ARR_ARR  ------------------------------------
// SVD Line: 10247

//  <item> SFDITEM_FIELD__TIM2_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000002C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_ARR >> 0) & 0xFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_ARR  ------------------------------------
// SVD Line: 10238

//  <rtree> SFDITEM_REG__TIM2_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000002C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM2_ARR >> 0) & 0xFFFFFFFF), ((TIM2_ARR = (TIM2_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR1  --------------------------------
// SVD Line: 10255

unsigned int TIM2_CCR1 __AT (0x40000034);



// -------------------------------  Field Item: TIM2_CCR1_CCR1  -----------------------------------
// SVD Line: 10264

//  <item> SFDITEM_FIELD__TIM2_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000034) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR1 >> 0) & 0xFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR1  -----------------------------------
// SVD Line: 10255

//  <rtree> SFDITEM_REG__TIM2_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM2_CCR1 >> 0) & 0xFFFFFFFF), ((TIM2_CCR1 = (TIM2_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR2  --------------------------------
// SVD Line: 10272

unsigned int TIM2_CCR2 __AT (0x40000038);



// -------------------------------  Field Item: TIM2_CCR2_CCR2  -----------------------------------
// SVD Line: 10281

//  <item> SFDITEM_FIELD__TIM2_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000038) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR2 >> 0) & 0xFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR2  -----------------------------------
// SVD Line: 10272

//  <rtree> SFDITEM_REG__TIM2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000038) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM2_CCR2 >> 0) & 0xFFFFFFFF), ((TIM2_CCR2 = (TIM2_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR3  --------------------------------
// SVD Line: 10289

unsigned int TIM2_CCR3 __AT (0x4000003C);



// -------------------------------  Field Item: TIM2_CCR3_CCR3  -----------------------------------
// SVD Line: 10298

//  <item> SFDITEM_FIELD__TIM2_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000003C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR3 >> 0) & 0xFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR3  -----------------------------------
// SVD Line: 10289

//  <rtree> SFDITEM_REG__TIM2_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000003C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM2_CCR3 >> 0) & 0xFFFFFFFF), ((TIM2_CCR3 = (TIM2_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_CCR4  --------------------------------
// SVD Line: 10306

unsigned int TIM2_CCR4 __AT (0x40000040);



// -------------------------------  Field Item: TIM2_CCR4_CCR4  -----------------------------------
// SVD Line: 10315

//  <item> SFDITEM_FIELD__TIM2_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000040) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_CCR4 >> 0) & 0xFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_CCR4  -----------------------------------
// SVD Line: 10306

//  <rtree> SFDITEM_REG__TIM2_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000040) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM2_CCR4 >> 0) & 0xFFFFFFFF), ((TIM2_CCR4 = (TIM2_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM2_DCR  --------------------------------
// SVD Line: 10323

unsigned int TIM2_DCR __AT (0x40000048);



// --------------------------------  Field Item: TIM2_DCR_DBL  ------------------------------------
// SVD Line: 10332

//  <item> SFDITEM_FIELD__TIM2_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000048) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DCR >> 8) & 0x1F), ((TIM2_DCR = (TIM2_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM2_DCR_DBA  ------------------------------------
// SVD Line: 10338

//  <item> SFDITEM_FIELD__TIM2_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000048) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM2_DCR >> 0) & 0x1F), ((TIM2_DCR = (TIM2_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DCR  ------------------------------------
// SVD Line: 10323

//  <rtree> SFDITEM_REG__TIM2_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000048) DMA control register </i>
//    <loc> ( (unsigned int)((TIM2_DCR >> 0) & 0xFFFFFFFF), ((TIM2_DCR = (TIM2_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM2_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM2_DMAR  --------------------------------
// SVD Line: 10346

unsigned int TIM2_DMAR __AT (0x4000004C);



// -------------------------------  Field Item: TIM2_DMAR_DMAB  -----------------------------------
// SVD Line: 10355

//  <item> SFDITEM_FIELD__TIM2_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000004C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM2_DMAR >> 0) & 0xFFFF), ((TIM2_DMAR = (TIM2_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM2_DMAR  -----------------------------------
// SVD Line: 10346

//  <rtree> SFDITEM_REG__TIM2_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000004C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM2_DMAR >> 0) & 0xFFFFFFFF), ((TIM2_DMAR = (TIM2_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM2_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM2  -------------------------------------
// SVD Line: 9494

//  <view> TIM2
//    <name> TIM2 </name>
//    <item> SFDITEM_REG__TIM2_CR1 </item>
//    <item> SFDITEM_REG__TIM2_CR2 </item>
//    <item> SFDITEM_REG__TIM2_SMCR </item>
//    <item> SFDITEM_REG__TIM2_DIER </item>
//    <item> SFDITEM_REG__TIM2_SR </item>
//    <item> SFDITEM_REG__TIM2_EGR </item>
//    <item> SFDITEM_REG__TIM2_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM2_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM2_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM2_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM2_CCER </item>
//    <item> SFDITEM_REG__TIM2_CNT </item>
//    <item> SFDITEM_REG__TIM2_PSC </item>
//    <item> SFDITEM_REG__TIM2_ARR </item>
//    <item> SFDITEM_REG__TIM2_CCR1 </item>
//    <item> SFDITEM_REG__TIM2_CCR2 </item>
//    <item> SFDITEM_REG__TIM2_CCR3 </item>
//    <item> SFDITEM_REG__TIM2_CCR4 </item>
//    <item> SFDITEM_REG__TIM2_DCR </item>
//    <item> SFDITEM_REG__TIM2_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM3_CR1  --------------------------------
// SVD Line: 9510

unsigned int TIM3_CR1 __AT (0x40000400);



// --------------------------------  Field Item: TIM3_CR1_CKD  ------------------------------------
// SVD Line: 9519

//  <item> SFDITEM_FIELD__TIM3_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 8) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_ARPE  -----------------------------------
// SVD Line: 9525

//  <item> SFDITEM_FIELD__TIM3_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CMS  ------------------------------------
// SVD Line: 9531

//  <item> SFDITEM_FIELD__TIM3_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000400) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR1 >> 5) & 0x3), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_DIR  ------------------------------------
// SVD Line: 9538

//  <item> SFDITEM_FIELD__TIM3_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000400) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_OPM  ------------------------------------
// SVD Line: 9544

//  <item> SFDITEM_FIELD__TIM3_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_URS  ------------------------------------
// SVD Line: 9550

//  <item> SFDITEM_FIELD__TIM3_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_UDIS  -----------------------------------
// SVD Line: 9556

//  <item> SFDITEM_FIELD__TIM3_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR1_CEN  ------------------------------------
// SVD Line: 9562

//  <item> SFDITEM_FIELD__TIM3_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR1  ------------------------------------
// SVD Line: 9510

//  <rtree> SFDITEM_REG__TIM3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CR1 >> 0) & 0xFFFFFFFF), ((TIM3_CR1 = (TIM3_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM3_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CR2  --------------------------------
// SVD Line: 9570

unsigned int TIM3_CR2 __AT (0x40000404);



// --------------------------------  Field Item: TIM3_CR2_TI1S  -----------------------------------
// SVD Line: 9579

//  <item> SFDITEM_FIELD__TIM3_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000404) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_MMS  ------------------------------------
// SVD Line: 9585

//  <item> SFDITEM_FIELD__TIM3_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000404) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CR2 >> 4) & 0x7), ((TIM3_CR2 = (TIM3_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_CR2_CCDS  -----------------------------------
// SVD Line: 9591

//  <item> SFDITEM_FIELD__TIM3_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000404) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CR2  ------------------------------------
// SVD Line: 9570

//  <rtree> SFDITEM_REG__TIM3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM3_CR2 >> 0) & 0xFFFFFFFF), ((TIM3_CR2 = (TIM3_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM3_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_SMCR  --------------------------------
// SVD Line: 9600

unsigned int TIM3_SMCR __AT (0x40000408);



// --------------------------------  Field Item: TIM3_SMCR_ETP  -----------------------------------
// SVD Line: 9609

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000408) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ECE  -----------------------------------
// SVD Line: 9615

//  <item> SFDITEM_FIELD__TIM3_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000408) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_SMCR_ETPS  -----------------------------------
// SVD Line: 9621

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000408) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 12) & 0x3), ((TIM3_SMCR = (TIM3_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_ETF  -----------------------------------
// SVD Line: 9627

//  <item> SFDITEM_FIELD__TIM3_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000408) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 8) & 0xF), ((TIM3_SMCR = (TIM3_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_MSM  -----------------------------------
// SVD Line: 9633

//  <item> SFDITEM_FIELD__TIM3_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000408) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_TS  ------------------------------------
// SVD Line: 9639

//  <item> SFDITEM_FIELD__TIM3_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000408) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 4) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SMCR_SMS  -----------------------------------
// SVD Line: 9645

//  <item> SFDITEM_FIELD__TIM3_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000408) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_SMCR >> 0) & 0x7), ((TIM3_SMCR = (TIM3_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_SMCR  -----------------------------------
// SVD Line: 9600

//  <rtree> SFDITEM_REG__TIM3_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000408) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM3_SMCR >> 0) & 0xFFFFFFFF), ((TIM3_SMCR = (TIM3_SMCR & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM3_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DIER  --------------------------------
// SVD Line: 9653

unsigned int TIM3_DIER __AT (0x4000040C);



// --------------------------------  Field Item: TIM3_DIER_TDE  -----------------------------------
// SVD Line: 9662

//  <item> SFDITEM_FIELD__TIM3_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000040C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4DE  ----------------------------------
// SVD Line: 9668

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000040C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3DE  ----------------------------------
// SVD Line: 9675

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000040C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2DE  ----------------------------------
// SVD Line: 9682

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000040C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1DE  ----------------------------------
// SVD Line: 9689

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000040C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_UDE  -----------------------------------
// SVD Line: 9696

//  <item> SFDITEM_FIELD__TIM3_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000040C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_TIE  -----------------------------------
// SVD Line: 9702

//  <item> SFDITEM_FIELD__TIM3_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000040C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC4IE  ----------------------------------
// SVD Line: 9708

//  <item> SFDITEM_FIELD__TIM3_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000040C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC3IE  ----------------------------------
// SVD Line: 9715

//  <item> SFDITEM_FIELD__TIM3_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000040C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC2IE  ----------------------------------
// SVD Line: 9722

//  <item> SFDITEM_FIELD__TIM3_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000040C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_DIER_CC1IE  ----------------------------------
// SVD Line: 9729

//  <item> SFDITEM_FIELD__TIM3_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000040C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DIER_UIE  -----------------------------------
// SVD Line: 9736

//  <item> SFDITEM_FIELD__TIM3_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000040C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DIER  -----------------------------------
// SVD Line: 9653

//  <rtree> SFDITEM_REG__TIM3_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000040C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM3_DIER >> 0) & 0xFFFFFFFF), ((TIM3_DIER = (TIM3_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM3_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_SR  ---------------------------------
// SVD Line: 9744

unsigned int TIM3_SR __AT (0x40000410);



// --------------------------------  Field Item: TIM3_SR_CC4OF  -----------------------------------
// SVD Line: 9753

//  <item> SFDITEM_FIELD__TIM3_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000410) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3OF  -----------------------------------
// SVD Line: 9760

//  <item> SFDITEM_FIELD__TIM3_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000410) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2OF  -----------------------------------
// SVD Line: 9767

//  <item> SFDITEM_FIELD__TIM3_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000410) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1OF  -----------------------------------
// SVD Line: 9774

//  <item> SFDITEM_FIELD__TIM3_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000410) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_TIF  ------------------------------------
// SVD Line: 9781

//  <item> SFDITEM_FIELD__TIM3_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000410) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC4IF  -----------------------------------
// SVD Line: 9787

//  <item> SFDITEM_FIELD__TIM3_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000410) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC3IF  -----------------------------------
// SVD Line: 9794

//  <item> SFDITEM_FIELD__TIM3_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000410) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC2IF  -----------------------------------
// SVD Line: 9801

//  <item> SFDITEM_FIELD__TIM3_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000410) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_SR_CC1IF  -----------------------------------
// SVD Line: 9808

//  <item> SFDITEM_FIELD__TIM3_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000410) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_SR_UIF  ------------------------------------
// SVD Line: 9815

//  <item> SFDITEM_FIELD__TIM3_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM3_SR  ------------------------------------
// SVD Line: 9744

//  <rtree> SFDITEM_REG__TIM3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000410) status register </i>
//    <loc> ( (unsigned int)((TIM3_SR >> 0) & 0xFFFFFFFF), ((TIM3_SR = (TIM3_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM3_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_EGR  --------------------------------
// SVD Line: 9823

unsigned int TIM3_EGR __AT (0x40000414);



// ---------------------------------  Field Item: TIM3_EGR_TG  ------------------------------------
// SVD Line: 9832

//  <item> SFDITEM_FIELD__TIM3_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000414) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC4G  -----------------------------------
// SVD Line: 9838

//  <item> SFDITEM_FIELD__TIM3_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000414) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC3G  -----------------------------------
// SVD Line: 9845

//  <item> SFDITEM_FIELD__TIM3_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000414) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC2G  -----------------------------------
// SVD Line: 9852

//  <item> SFDITEM_FIELD__TIM3_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000414) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM3_EGR_CC1G  -----------------------------------
// SVD Line: 9859

//  <item> SFDITEM_FIELD__TIM3_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000414) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM3_EGR_UG  ------------------------------------
// SVD Line: 9866

//  <item> SFDITEM_FIELD__TIM3_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_EGR  ------------------------------------
// SVD Line: 9823

//  <rtree> SFDITEM_REG__TIM3_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000414) event generation register </i>
//    <loc> ( (unsigned int)((TIM3_EGR >> 0) & 0xFFFFFFFF), ((TIM3_EGR = (TIM3_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM3_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR1_Output  ----------------------------
// SVD Line: 9874

unsigned int TIM3_CCMR1_Output __AT (0x40000418);



// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 9884

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000418) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 9891

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000418) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 12) & 0x7), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 9897

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000418) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 9904

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000418) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 9911

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 8) & 0x3), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 9918

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000418) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 9925

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000418) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 4) & 0x7), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 9931

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000418) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 9938

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000418) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 9945

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Output >> 0) & 0x3), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_Output  -------------------------------
// SVD Line: 9874

//  <rtree> SFDITEM_REG__TIM3_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_Output = (TIM3_CCMR1_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR1_Input  ----------------------------
// SVD Line: 9954

unsigned int TIM3_CCMR1_Input __AT (0x40000418);



// ----------------------------  Field Item: TIM3_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 9965

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000418) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 12) & 0xF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 9971

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000418) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 10) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 9977

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000418) Capture/compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 8) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 9984

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000418) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 4) & 0xF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 9990

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000418) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 2) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 9996

//  <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR1_Input >> 0) & 0x3), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR1_Input  --------------------------------
// SVD Line: 9954

//  <rtree> SFDITEM_REG__TIM3_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000418) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM3_CCMR1_Input = (TIM3_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM3_CCMR2_Output  ----------------------------
// SVD Line: 10005

unsigned int TIM3_CCMR2_Output __AT (0x4000041C);



// ---------------------------  Field Item: TIM3_CCMR2_Output_O24CE  ------------------------------
// SVD Line: 10015

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_O24CE
//    <name> O24CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000041C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.15..15> O24CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 10022

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000041C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 12) & 0x7), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 10028

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000041C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 10035

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000041C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 10042

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 8) & 0x3), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 10049

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000041C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 10056

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000041C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 4) & 0x7), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 10062

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000041C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 10069

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000041C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 10076

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Output >> 0) & 0x3), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_Output  -------------------------------
// SVD Line: 10005

//  <rtree> SFDITEM_REG__TIM3_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_Output = (TIM3_CCMR2_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_O24CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM3_CCMR2_Input  ----------------------------
// SVD Line: 10085

unsigned int TIM3_CCMR2_Input __AT (0x4000041C);



// ----------------------------  Field Item: TIM3_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 10096

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000041C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 12) & 0xF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 10102

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000041C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 10) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 10108

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000041C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 8) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 10115

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000041C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 4) & 0xF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM3_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 10121

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000041C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 2) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM3_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 10127

//  <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000041C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_CCMR2_Input >> 0) & 0x3), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM3_CCMR2_Input  --------------------------------
// SVD Line: 10085

//  <rtree> SFDITEM_REG__TIM3_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000041C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM3_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM3_CCMR2_Input = (TIM3_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM3_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCER  --------------------------------
// SVD Line: 10136

unsigned int TIM3_CCER __AT (0x40000420);



// -------------------------------  Field Item: TIM3_CCER_CC4P  -----------------------------------
// SVD Line: 10146

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC4E  -----------------------------------
// SVD Line: 10153

//  <item> SFDITEM_FIELD__TIM3_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000420) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3P  -----------------------------------
// SVD Line: 10160

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000420) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC3E  -----------------------------------
// SVD Line: 10167

//  <item> SFDITEM_FIELD__TIM3_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000420) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2P  -----------------------------------
// SVD Line: 10174

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000420) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC2E  -----------------------------------
// SVD Line: 10181

//  <item> SFDITEM_FIELD__TIM3_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000420) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1P  -----------------------------------
// SVD Line: 10188

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM3_CCER_CC1E  -----------------------------------
// SVD Line: 10195

//  <item> SFDITEM_FIELD__TIM3_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000420) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM3_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCER  -----------------------------------
// SVD Line: 10136

//  <rtree> SFDITEM_REG__TIM3_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000420) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM3_CCER >> 0) & 0xFFFFFFFF), ((TIM3_CCER = (TIM3_CCER & ~(0x3333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM3_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_CNT  --------------------------------
// SVD Line: 10204

unsigned int TIM3_CNT __AT (0x40000424);



// --------------------------------  Field Item: TIM3_CNT_CNT  ------------------------------------
// SVD Line: 10213

//  <item> SFDITEM_FIELD__TIM3_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000424) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CNT >> 0) & 0xFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CNT  ------------------------------------
// SVD Line: 10204

//  <rtree> SFDITEM_REG__TIM3_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000424) counter </i>
//    <loc> ( (unsigned int)((TIM3_CNT >> 0) & 0xFFFFFFFF), ((TIM3_CNT = (TIM3_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_PSC  --------------------------------
// SVD Line: 10221

unsigned int TIM3_PSC __AT (0x40000428);



// --------------------------------  Field Item: TIM3_PSC_PSC  ------------------------------------
// SVD Line: 10230

//  <item> SFDITEM_FIELD__TIM3_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000428) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_PSC >> 0) & 0xFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_PSC  ------------------------------------
// SVD Line: 10221

//  <rtree> SFDITEM_REG__TIM3_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000428) prescaler </i>
//    <loc> ( (unsigned int)((TIM3_PSC >> 0) & 0xFFFFFFFF), ((TIM3_PSC = (TIM3_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_ARR  --------------------------------
// SVD Line: 10238

unsigned int TIM3_ARR __AT (0x4000042C);



// --------------------------------  Field Item: TIM3_ARR_ARR  ------------------------------------
// SVD Line: 10247

//  <item> SFDITEM_FIELD__TIM3_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000042C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_ARR >> 0) & 0xFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_ARR  ------------------------------------
// SVD Line: 10238

//  <rtree> SFDITEM_REG__TIM3_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000042C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM3_ARR >> 0) & 0xFFFFFFFF), ((TIM3_ARR = (TIM3_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR1  --------------------------------
// SVD Line: 10255

unsigned int TIM3_CCR1 __AT (0x40000434);



// -------------------------------  Field Item: TIM3_CCR1_CCR1  -----------------------------------
// SVD Line: 10264

//  <item> SFDITEM_FIELD__TIM3_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000434) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR1 >> 0) & 0xFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR1  -----------------------------------
// SVD Line: 10255

//  <rtree> SFDITEM_REG__TIM3_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM3_CCR1 >> 0) & 0xFFFFFFFF), ((TIM3_CCR1 = (TIM3_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR2  --------------------------------
// SVD Line: 10272

unsigned int TIM3_CCR2 __AT (0x40000438);



// -------------------------------  Field Item: TIM3_CCR2_CCR2  -----------------------------------
// SVD Line: 10281

//  <item> SFDITEM_FIELD__TIM3_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000438) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR2 >> 0) & 0xFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR2  -----------------------------------
// SVD Line: 10272

//  <rtree> SFDITEM_REG__TIM3_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000438) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM3_CCR2 >> 0) & 0xFFFFFFFF), ((TIM3_CCR2 = (TIM3_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR3  --------------------------------
// SVD Line: 10289

unsigned int TIM3_CCR3 __AT (0x4000043C);



// -------------------------------  Field Item: TIM3_CCR3_CCR3  -----------------------------------
// SVD Line: 10298

//  <item> SFDITEM_FIELD__TIM3_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000043C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR3 >> 0) & 0xFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR3  -----------------------------------
// SVD Line: 10289

//  <rtree> SFDITEM_REG__TIM3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000043C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM3_CCR3 >> 0) & 0xFFFFFFFF), ((TIM3_CCR3 = (TIM3_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_CCR4  --------------------------------
// SVD Line: 10306

unsigned int TIM3_CCR4 __AT (0x40000440);



// -------------------------------  Field Item: TIM3_CCR4_CCR4  -----------------------------------
// SVD Line: 10315

//  <item> SFDITEM_FIELD__TIM3_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000440) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_CCR4 >> 0) & 0xFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_CCR4  -----------------------------------
// SVD Line: 10306

//  <rtree> SFDITEM_REG__TIM3_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000440) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM3_CCR4 >> 0) & 0xFFFFFFFF), ((TIM3_CCR4 = (TIM3_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM3_DCR  --------------------------------
// SVD Line: 10323

unsigned int TIM3_DCR __AT (0x40000448);



// --------------------------------  Field Item: TIM3_DCR_DBL  ------------------------------------
// SVD Line: 10332

//  <item> SFDITEM_FIELD__TIM3_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000448) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 8) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM3_DCR_DBA  ------------------------------------
// SVD Line: 10338

//  <item> SFDITEM_FIELD__TIM3_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000448) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM3_DCR >> 0) & 0x1F), ((TIM3_DCR = (TIM3_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DCR  ------------------------------------
// SVD Line: 10323

//  <rtree> SFDITEM_REG__TIM3_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000448) DMA control register </i>
//    <loc> ( (unsigned int)((TIM3_DCR >> 0) & 0xFFFFFFFF), ((TIM3_DCR = (TIM3_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM3_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM3_DMAR  --------------------------------
// SVD Line: 10346

unsigned int TIM3_DMAR __AT (0x4000044C);



// -------------------------------  Field Item: TIM3_DMAR_DMAB  -----------------------------------
// SVD Line: 10355

//  <item> SFDITEM_FIELD__TIM3_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000044C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM3_DMAR >> 0) & 0xFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM3_DMAR  -----------------------------------
// SVD Line: 10346

//  <rtree> SFDITEM_REG__TIM3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000044C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM3_DMAR >> 0) & 0xFFFFFFFF), ((TIM3_DMAR = (TIM3_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM3_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM3  -------------------------------------
// SVD Line: 10366

//  <view> TIM3
//    <name> TIM3 </name>
//    <item> SFDITEM_REG__TIM3_CR1 </item>
//    <item> SFDITEM_REG__TIM3_CR2 </item>
//    <item> SFDITEM_REG__TIM3_SMCR </item>
//    <item> SFDITEM_REG__TIM3_DIER </item>
//    <item> SFDITEM_REG__TIM3_SR </item>
//    <item> SFDITEM_REG__TIM3_EGR </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM3_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM3_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM3_CCER </item>
//    <item> SFDITEM_REG__TIM3_CNT </item>
//    <item> SFDITEM_REG__TIM3_PSC </item>
//    <item> SFDITEM_REG__TIM3_ARR </item>
//    <item> SFDITEM_REG__TIM3_CCR1 </item>
//    <item> SFDITEM_REG__TIM3_CCR2 </item>
//    <item> SFDITEM_REG__TIM3_CCR3 </item>
//    <item> SFDITEM_REG__TIM3_CCR4 </item>
//    <item> SFDITEM_REG__TIM3_DCR </item>
//    <item> SFDITEM_REG__TIM3_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM4_CR1  --------------------------------
// SVD Line: 9510

unsigned int TIM4_CR1 __AT (0x40000800);



// --------------------------------  Field Item: TIM4_CR1_CKD  ------------------------------------
// SVD Line: 9519

//  <item> SFDITEM_FIELD__TIM4_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000800) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CR1 >> 8) & 0x3), ((TIM4_CR1 = (TIM4_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_ARPE  -----------------------------------
// SVD Line: 9525

//  <item> SFDITEM_FIELD__TIM4_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000800) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_CMS  ------------------------------------
// SVD Line: 9531

//  <item> SFDITEM_FIELD__TIM4_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000800) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CR1 >> 5) & 0x3), ((TIM4_CR1 = (TIM4_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_DIR  ------------------------------------
// SVD Line: 9538

//  <item> SFDITEM_FIELD__TIM4_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000800) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_OPM  ------------------------------------
// SVD Line: 9544

//  <item> SFDITEM_FIELD__TIM4_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000800) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_URS  ------------------------------------
// SVD Line: 9550

//  <item> SFDITEM_FIELD__TIM4_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000800) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_UDIS  -----------------------------------
// SVD Line: 9556

//  <item> SFDITEM_FIELD__TIM4_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000800) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR1_CEN  ------------------------------------
// SVD Line: 9562

//  <item> SFDITEM_FIELD__TIM4_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000800) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CR1  ------------------------------------
// SVD Line: 9510

//  <rtree> SFDITEM_REG__TIM4_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000800) control register 1 </i>
//    <loc> ( (unsigned int)((TIM4_CR1 >> 0) & 0xFFFFFFFF), ((TIM4_CR1 = (TIM4_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM4_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_CR2  --------------------------------
// SVD Line: 9570

unsigned int TIM4_CR2 __AT (0x40000804);



// --------------------------------  Field Item: TIM4_CR2_TI1S  -----------------------------------
// SVD Line: 9579

//  <item> SFDITEM_FIELD__TIM4_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000804) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR2_MMS  ------------------------------------
// SVD Line: 9585

//  <item> SFDITEM_FIELD__TIM4_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000804) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CR2 >> 4) & 0x7), ((TIM4_CR2 = (TIM4_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_CR2_CCDS  -----------------------------------
// SVD Line: 9591

//  <item> SFDITEM_FIELD__TIM4_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000804) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CR2  ------------------------------------
// SVD Line: 9570

//  <rtree> SFDITEM_REG__TIM4_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000804) control register 2 </i>
//    <loc> ( (unsigned int)((TIM4_CR2 >> 0) & 0xFFFFFFFF), ((TIM4_CR2 = (TIM4_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM4_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM4_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_SMCR  --------------------------------
// SVD Line: 9600

unsigned int TIM4_SMCR __AT (0x40000808);



// --------------------------------  Field Item: TIM4_SMCR_ETP  -----------------------------------
// SVD Line: 9609

//  <item> SFDITEM_FIELD__TIM4_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000808) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SMCR_ECE  -----------------------------------
// SVD Line: 9615

//  <item> SFDITEM_FIELD__TIM4_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000808) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_SMCR_ETPS  -----------------------------------
// SVD Line: 9621

//  <item> SFDITEM_FIELD__TIM4_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000808) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_SMCR >> 12) & 0x3), ((TIM4_SMCR = (TIM4_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SMCR_ETF  -----------------------------------
// SVD Line: 9627

//  <item> SFDITEM_FIELD__TIM4_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000808) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_SMCR >> 8) & 0xF), ((TIM4_SMCR = (TIM4_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SMCR_MSM  -----------------------------------
// SVD Line: 9633

//  <item> SFDITEM_FIELD__TIM4_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000808) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SMCR_TS  ------------------------------------
// SVD Line: 9639

//  <item> SFDITEM_FIELD__TIM4_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000808) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_SMCR >> 4) & 0x7), ((TIM4_SMCR = (TIM4_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SMCR_SMS  -----------------------------------
// SVD Line: 9645

//  <item> SFDITEM_FIELD__TIM4_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000808) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_SMCR >> 0) & 0x7), ((TIM4_SMCR = (TIM4_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_SMCR  -----------------------------------
// SVD Line: 9600

//  <rtree> SFDITEM_REG__TIM4_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000808) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM4_SMCR >> 0) & 0xFFFFFFFF), ((TIM4_SMCR = (TIM4_SMCR & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM4_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_DIER  --------------------------------
// SVD Line: 9653

unsigned int TIM4_DIER __AT (0x4000080C);



// --------------------------------  Field Item: TIM4_DIER_TDE  -----------------------------------
// SVD Line: 9662

//  <item> SFDITEM_FIELD__TIM4_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000080C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC4DE  ----------------------------------
// SVD Line: 9668

//  <item> SFDITEM_FIELD__TIM4_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000080C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC3DE  ----------------------------------
// SVD Line: 9675

//  <item> SFDITEM_FIELD__TIM4_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000080C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC2DE  ----------------------------------
// SVD Line: 9682

//  <item> SFDITEM_FIELD__TIM4_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000080C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC1DE  ----------------------------------
// SVD Line: 9689

//  <item> SFDITEM_FIELD__TIM4_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000080C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_DIER_UDE  -----------------------------------
// SVD Line: 9696

//  <item> SFDITEM_FIELD__TIM4_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000080C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_DIER_TIE  -----------------------------------
// SVD Line: 9702

//  <item> SFDITEM_FIELD__TIM4_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000080C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC4IE  ----------------------------------
// SVD Line: 9708

//  <item> SFDITEM_FIELD__TIM4_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000080C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC3IE  ----------------------------------
// SVD Line: 9715

//  <item> SFDITEM_FIELD__TIM4_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000080C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC2IE  ----------------------------------
// SVD Line: 9722

//  <item> SFDITEM_FIELD__TIM4_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000080C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_DIER_CC1IE  ----------------------------------
// SVD Line: 9729

//  <item> SFDITEM_FIELD__TIM4_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000080C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_DIER_UIE  -----------------------------------
// SVD Line: 9736

//  <item> SFDITEM_FIELD__TIM4_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000080C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_DIER  -----------------------------------
// SVD Line: 9653

//  <rtree> SFDITEM_REG__TIM4_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000080C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM4_DIER >> 0) & 0xFFFFFFFF), ((TIM4_DIER = (TIM4_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM4_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_SR  ---------------------------------
// SVD Line: 9744

unsigned int TIM4_SR __AT (0x40000810);



// --------------------------------  Field Item: TIM4_SR_CC4OF  -----------------------------------
// SVD Line: 9753

//  <item> SFDITEM_FIELD__TIM4_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000810) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC3OF  -----------------------------------
// SVD Line: 9760

//  <item> SFDITEM_FIELD__TIM4_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000810) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC2OF  -----------------------------------
// SVD Line: 9767

//  <item> SFDITEM_FIELD__TIM4_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000810) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC1OF  -----------------------------------
// SVD Line: 9774

//  <item> SFDITEM_FIELD__TIM4_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000810) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_SR_TIF  ------------------------------------
// SVD Line: 9781

//  <item> SFDITEM_FIELD__TIM4_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000810) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC4IF  -----------------------------------
// SVD Line: 9787

//  <item> SFDITEM_FIELD__TIM4_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000810) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC3IF  -----------------------------------
// SVD Line: 9794

//  <item> SFDITEM_FIELD__TIM4_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000810) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC2IF  -----------------------------------
// SVD Line: 9801

//  <item> SFDITEM_FIELD__TIM4_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000810) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_SR_CC1IF  -----------------------------------
// SVD Line: 9808

//  <item> SFDITEM_FIELD__TIM4_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000810) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_SR_UIF  ------------------------------------
// SVD Line: 9815

//  <item> SFDITEM_FIELD__TIM4_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000810) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM4_SR  ------------------------------------
// SVD Line: 9744

//  <rtree> SFDITEM_REG__TIM4_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000810) status register </i>
//    <loc> ( (unsigned int)((TIM4_SR >> 0) & 0xFFFFFFFF), ((TIM4_SR = (TIM4_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM4_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_EGR  --------------------------------
// SVD Line: 9823

unsigned int TIM4_EGR __AT (0x40000814);



// ---------------------------------  Field Item: TIM4_EGR_TG  ------------------------------------
// SVD Line: 9832

//  <item> SFDITEM_FIELD__TIM4_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000814) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_EGR_CC4G  -----------------------------------
// SVD Line: 9838

//  <item> SFDITEM_FIELD__TIM4_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000814) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_EGR_CC3G  -----------------------------------
// SVD Line: 9845

//  <item> SFDITEM_FIELD__TIM4_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000814) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_EGR_CC2G  -----------------------------------
// SVD Line: 9852

//  <item> SFDITEM_FIELD__TIM4_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000814) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM4_EGR_CC1G  -----------------------------------
// SVD Line: 9859

//  <item> SFDITEM_FIELD__TIM4_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000814) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM4_EGR_UG  ------------------------------------
// SVD Line: 9866

//  <item> SFDITEM_FIELD__TIM4_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000814) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_EGR  ------------------------------------
// SVD Line: 9823

//  <rtree> SFDITEM_REG__TIM4_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000814) event generation register </i>
//    <loc> ( (unsigned int)((TIM4_EGR >> 0) & 0xFFFFFFFF), ((TIM4_EGR = (TIM4_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM4_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM4_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM4_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM4_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM4_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM4_CCMR1_Output  ----------------------------
// SVD Line: 9874

unsigned int TIM4_CCMR1_Output __AT (0x40000818);



// ---------------------------  Field Item: TIM4_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 9884

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000818) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 9891

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000818) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Output >> 12) & 0x7), ((TIM4_CCMR1_Output = (TIM4_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 9897

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000818) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 9904

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000818) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 9911

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000818) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Output >> 8) & 0x3), ((TIM4_CCMR1_Output = (TIM4_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 9918

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000818) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 9925

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000818) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Output >> 4) & 0x7), ((TIM4_CCMR1_Output = (TIM4_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 9931

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000818) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 9938

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000818) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 9945

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000818) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Output >> 0) & 0x3), ((TIM4_CCMR1_Output = (TIM4_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM4_CCMR1_Output  -------------------------------
// SVD Line: 9874

//  <rtree> SFDITEM_REG__TIM4_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000818) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM4_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM4_CCMR1_Output = (TIM4_CCMR1_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM4_CCMR1_Input  ----------------------------
// SVD Line: 9954

unsigned int TIM4_CCMR1_Input __AT (0x40000818);



// ----------------------------  Field Item: TIM4_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 9965

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000818) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 12) & 0xF), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 9971

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000818) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 10) & 0x3), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 9977

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000818) Capture/compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 8) & 0x3), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 9984

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000818) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 4) & 0xF), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 9990

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000818) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 2) & 0x3), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 9996

//  <item> SFDITEM_FIELD__TIM4_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000818) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR1_Input >> 0) & 0x3), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM4_CCMR1_Input  --------------------------------
// SVD Line: 9954

//  <rtree> SFDITEM_REG__TIM4_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000818) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM4_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM4_CCMR1_Input = (TIM4_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM4_CCMR2_Output  ----------------------------
// SVD Line: 10005

unsigned int TIM4_CCMR2_Output __AT (0x4000081C);



// ---------------------------  Field Item: TIM4_CCMR2_Output_O24CE  ------------------------------
// SVD Line: 10015

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_O24CE
//    <name> O24CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000081C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.15..15> O24CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 10022

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4000081C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Output >> 12) & 0x7), ((TIM4_CCMR2_Output = (TIM4_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 10028

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000081C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 10035

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000081C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 10042

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000081C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Output >> 8) & 0x3), ((TIM4_CCMR2_Output = (TIM4_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 10049

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000081C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 10056

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x4000081C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Output >> 4) & 0x7), ((TIM4_CCMR2_Output = (TIM4_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 10062

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000081C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 10069

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000081C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 10076

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000081C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Output >> 0) & 0x3), ((TIM4_CCMR2_Output = (TIM4_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM4_CCMR2_Output  -------------------------------
// SVD Line: 10005

//  <rtree> SFDITEM_REG__TIM4_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000081C) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM4_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM4_CCMR2_Output = (TIM4_CCMR2_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_O24CE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM4_CCMR2_Input  ----------------------------
// SVD Line: 10085

unsigned int TIM4_CCMR2_Input __AT (0x4000081C);



// ----------------------------  Field Item: TIM4_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 10096

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x4000081C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 12) & 0xF), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 10102

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x4000081C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 10) & 0x3), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 10108

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000081C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 8) & 0x3), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 10115

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x4000081C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 4) & 0xF), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM4_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 10121

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x4000081C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 2) & 0x3), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM4_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 10127

//  <item> SFDITEM_FIELD__TIM4_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x4000081C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_CCMR2_Input >> 0) & 0x3), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM4_CCMR2_Input  --------------------------------
// SVD Line: 10085

//  <rtree> SFDITEM_REG__TIM4_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000081C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM4_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM4_CCMR2_Input = (TIM4_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM4_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CCER  --------------------------------
// SVD Line: 10136

unsigned int TIM4_CCER __AT (0x40000820);



// -------------------------------  Field Item: TIM4_CCER_CC4P  -----------------------------------
// SVD Line: 10146

//  <item> SFDITEM_FIELD__TIM4_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000820) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC4E  -----------------------------------
// SVD Line: 10153

//  <item> SFDITEM_FIELD__TIM4_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000820) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC3P  -----------------------------------
// SVD Line: 10160

//  <item> SFDITEM_FIELD__TIM4_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000820) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC3E  -----------------------------------
// SVD Line: 10167

//  <item> SFDITEM_FIELD__TIM4_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000820) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC2P  -----------------------------------
// SVD Line: 10174

//  <item> SFDITEM_FIELD__TIM4_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000820) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC2E  -----------------------------------
// SVD Line: 10181

//  <item> SFDITEM_FIELD__TIM4_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000820) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC1P  -----------------------------------
// SVD Line: 10188

//  <item> SFDITEM_FIELD__TIM4_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000820) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM4_CCER_CC1E  -----------------------------------
// SVD Line: 10195

//  <item> SFDITEM_FIELD__TIM4_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000820) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM4_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CCER  -----------------------------------
// SVD Line: 10136

//  <rtree> SFDITEM_REG__TIM4_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000820) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM4_CCER >> 0) & 0xFFFFFFFF), ((TIM4_CCER = (TIM4_CCER & ~(0x3333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM4_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_CNT  --------------------------------
// SVD Line: 10204

unsigned int TIM4_CNT __AT (0x40000824);



// --------------------------------  Field Item: TIM4_CNT_CNT  ------------------------------------
// SVD Line: 10213

//  <item> SFDITEM_FIELD__TIM4_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000824) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CNT >> 0) & 0xFFFF), ((TIM4_CNT = (TIM4_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CNT  ------------------------------------
// SVD Line: 10204

//  <rtree> SFDITEM_REG__TIM4_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000824) counter </i>
//    <loc> ( (unsigned int)((TIM4_CNT >> 0) & 0xFFFFFFFF), ((TIM4_CNT = (TIM4_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_PSC  --------------------------------
// SVD Line: 10221

unsigned int TIM4_PSC __AT (0x40000828);



// --------------------------------  Field Item: TIM4_PSC_PSC  ------------------------------------
// SVD Line: 10230

//  <item> SFDITEM_FIELD__TIM4_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000828) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_PSC >> 0) & 0xFFFF), ((TIM4_PSC = (TIM4_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_PSC  ------------------------------------
// SVD Line: 10221

//  <rtree> SFDITEM_REG__TIM4_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000828) prescaler </i>
//    <loc> ( (unsigned int)((TIM4_PSC >> 0) & 0xFFFFFFFF), ((TIM4_PSC = (TIM4_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_ARR  --------------------------------
// SVD Line: 10238

unsigned int TIM4_ARR __AT (0x4000082C);



// --------------------------------  Field Item: TIM4_ARR_ARR  ------------------------------------
// SVD Line: 10247

//  <item> SFDITEM_FIELD__TIM4_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000082C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_ARR >> 0) & 0xFFFF), ((TIM4_ARR = (TIM4_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_ARR  ------------------------------------
// SVD Line: 10238

//  <rtree> SFDITEM_REG__TIM4_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000082C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM4_ARR >> 0) & 0xFFFFFFFF), ((TIM4_ARR = (TIM4_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CCR1  --------------------------------
// SVD Line: 10255

unsigned int TIM4_CCR1 __AT (0x40000834);



// -------------------------------  Field Item: TIM4_CCR1_CCR1  -----------------------------------
// SVD Line: 10264

//  <item> SFDITEM_FIELD__TIM4_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000834) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CCR1 >> 0) & 0xFFFF), ((TIM4_CCR1 = (TIM4_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CCR1  -----------------------------------
// SVD Line: 10255

//  <rtree> SFDITEM_REG__TIM4_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000834) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM4_CCR1 >> 0) & 0xFFFFFFFF), ((TIM4_CCR1 = (TIM4_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CCR2  --------------------------------
// SVD Line: 10272

unsigned int TIM4_CCR2 __AT (0x40000838);



// -------------------------------  Field Item: TIM4_CCR2_CCR2  -----------------------------------
// SVD Line: 10281

//  <item> SFDITEM_FIELD__TIM4_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000838) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CCR2 >> 0) & 0xFFFF), ((TIM4_CCR2 = (TIM4_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CCR2  -----------------------------------
// SVD Line: 10272

//  <rtree> SFDITEM_REG__TIM4_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000838) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM4_CCR2 >> 0) & 0xFFFFFFFF), ((TIM4_CCR2 = (TIM4_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CCR3  --------------------------------
// SVD Line: 10289

unsigned int TIM4_CCR3 __AT (0x4000083C);



// -------------------------------  Field Item: TIM4_CCR3_CCR3  -----------------------------------
// SVD Line: 10298

//  <item> SFDITEM_FIELD__TIM4_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000083C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CCR3 >> 0) & 0xFFFF), ((TIM4_CCR3 = (TIM4_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CCR3  -----------------------------------
// SVD Line: 10289

//  <rtree> SFDITEM_REG__TIM4_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000083C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM4_CCR3 >> 0) & 0xFFFFFFFF), ((TIM4_CCR3 = (TIM4_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_CCR4  --------------------------------
// SVD Line: 10306

unsigned int TIM4_CCR4 __AT (0x40000840);



// -------------------------------  Field Item: TIM4_CCR4_CCR4  -----------------------------------
// SVD Line: 10315

//  <item> SFDITEM_FIELD__TIM4_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000840) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_CCR4 >> 0) & 0xFFFF), ((TIM4_CCR4 = (TIM4_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_CCR4  -----------------------------------
// SVD Line: 10306

//  <rtree> SFDITEM_REG__TIM4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000840) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM4_CCR4 >> 0) & 0xFFFFFFFF), ((TIM4_CCR4 = (TIM4_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM4_DCR  --------------------------------
// SVD Line: 10323

unsigned int TIM4_DCR __AT (0x40000848);



// --------------------------------  Field Item: TIM4_DCR_DBL  ------------------------------------
// SVD Line: 10332

//  <item> SFDITEM_FIELD__TIM4_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000848) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_DCR >> 8) & 0x1F), ((TIM4_DCR = (TIM4_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM4_DCR_DBA  ------------------------------------
// SVD Line: 10338

//  <item> SFDITEM_FIELD__TIM4_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000848) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM4_DCR >> 0) & 0x1F), ((TIM4_DCR = (TIM4_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_DCR  ------------------------------------
// SVD Line: 10323

//  <rtree> SFDITEM_REG__TIM4_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000848) DMA control register </i>
//    <loc> ( (unsigned int)((TIM4_DCR >> 0) & 0xFFFFFFFF), ((TIM4_DCR = (TIM4_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM4_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM4_DMAR  --------------------------------
// SVD Line: 10346

unsigned int TIM4_DMAR __AT (0x4000084C);



// -------------------------------  Field Item: TIM4_DMAR_DMAB  -----------------------------------
// SVD Line: 10355

//  <item> SFDITEM_FIELD__TIM4_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000084C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM4_DMAR >> 0) & 0xFFFF), ((TIM4_DMAR = (TIM4_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM4_DMAR  -----------------------------------
// SVD Line: 10346

//  <rtree> SFDITEM_REG__TIM4_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000084C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM4_DMAR >> 0) & 0xFFFFFFFF), ((TIM4_DMAR = (TIM4_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM4_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM4  -------------------------------------
// SVD Line: 10375

//  <view> TIM4
//    <name> TIM4 </name>
//    <item> SFDITEM_REG__TIM4_CR1 </item>
//    <item> SFDITEM_REG__TIM4_CR2 </item>
//    <item> SFDITEM_REG__TIM4_SMCR </item>
//    <item> SFDITEM_REG__TIM4_DIER </item>
//    <item> SFDITEM_REG__TIM4_SR </item>
//    <item> SFDITEM_REG__TIM4_EGR </item>
//    <item> SFDITEM_REG__TIM4_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM4_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM4_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM4_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM4_CCER </item>
//    <item> SFDITEM_REG__TIM4_CNT </item>
//    <item> SFDITEM_REG__TIM4_PSC </item>
//    <item> SFDITEM_REG__TIM4_ARR </item>
//    <item> SFDITEM_REG__TIM4_CCR1 </item>
//    <item> SFDITEM_REG__TIM4_CCR2 </item>
//    <item> SFDITEM_REG__TIM4_CCR3 </item>
//    <item> SFDITEM_REG__TIM4_CCR4 </item>
//    <item> SFDITEM_REG__TIM4_DCR </item>
//    <item> SFDITEM_REG__TIM4_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM5_CR1  --------------------------------
// SVD Line: 9510

unsigned int TIM5_CR1 __AT (0x40000C00);



// --------------------------------  Field Item: TIM5_CR1_CKD  ------------------------------------
// SVD Line: 9519

//  <item> SFDITEM_FIELD__TIM5_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000C00) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CR1 >> 8) & 0x3), ((TIM5_CR1 = (TIM5_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_ARPE  -----------------------------------
// SVD Line: 9525

//  <item> SFDITEM_FIELD__TIM5_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C00) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_CMS  ------------------------------------
// SVD Line: 9531

//  <item> SFDITEM_FIELD__TIM5_CR1_CMS
//    <name> CMS </name>
//    <rw> 
//    <i> [Bits 6..5] RW (@ 0x40000C00) Center-aligned mode  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CR1 >> 5) & 0x3), ((TIM5_CR1 = (TIM5_CR1 & ~(0x3UL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_DIR  ------------------------------------
// SVD Line: 9538

//  <item> SFDITEM_FIELD__TIM5_CR1_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000C00) Direction </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_OPM  ------------------------------------
// SVD Line: 9544

//  <item> SFDITEM_FIELD__TIM5_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C00) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_URS  ------------------------------------
// SVD Line: 9550

//  <item> SFDITEM_FIELD__TIM5_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C00) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_UDIS  -----------------------------------
// SVD Line: 9556

//  <item> SFDITEM_FIELD__TIM5_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C00) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR1_CEN  ------------------------------------
// SVD Line: 9562

//  <item> SFDITEM_FIELD__TIM5_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CR1  ------------------------------------
// SVD Line: 9510

//  <rtree> SFDITEM_REG__TIM5_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM5_CR1 >> 0) & 0xFFFFFFFF), ((TIM5_CR1 = (TIM5_CR1 & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_CMS </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_DIR </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM5_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_CR2  --------------------------------
// SVD Line: 9570

unsigned int TIM5_CR2 __AT (0x40000C04);



// --------------------------------  Field Item: TIM5_CR2_TI1S  -----------------------------------
// SVD Line: 9579

//  <item> SFDITEM_FIELD__TIM5_CR2_TI1S
//    <name> TI1S </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C04) TI1 selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR2 ) </loc>
//      <o.7..7> TI1S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR2_MMS  ------------------------------------
// SVD Line: 9585

//  <item> SFDITEM_FIELD__TIM5_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000C04) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CR2 >> 4) & 0x7), ((TIM5_CR2 = (TIM5_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_CR2_CCDS  -----------------------------------
// SVD Line: 9591

//  <item> SFDITEM_FIELD__TIM5_CR2_CCDS
//    <name> CCDS </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C04) Capture/compare DMA  selection </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CR2 ) </loc>
//      <o.3..3> CCDS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CR2  ------------------------------------
// SVD Line: 9570

//  <rtree> SFDITEM_REG__TIM5_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C04) control register 2 </i>
//    <loc> ( (unsigned int)((TIM5_CR2 >> 0) & 0xFFFFFFFF), ((TIM5_CR2 = (TIM5_CR2 & ~(0xF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CR2_TI1S </item>
//    <item> SFDITEM_FIELD__TIM5_CR2_MMS </item>
//    <item> SFDITEM_FIELD__TIM5_CR2_CCDS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_SMCR  --------------------------------
// SVD Line: 9600

unsigned int TIM5_SMCR __AT (0x40000C08);



// --------------------------------  Field Item: TIM5_SMCR_ETP  -----------------------------------
// SVD Line: 9609

//  <item> SFDITEM_FIELD__TIM5_SMCR_ETP
//    <name> ETP </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000C08) External trigger polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SMCR ) </loc>
//      <o.15..15> ETP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SMCR_ECE  -----------------------------------
// SVD Line: 9615

//  <item> SFDITEM_FIELD__TIM5_SMCR_ECE
//    <name> ECE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000C08) External clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SMCR ) </loc>
//      <o.14..14> ECE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_SMCR_ETPS  -----------------------------------
// SVD Line: 9621

//  <item> SFDITEM_FIELD__TIM5_SMCR_ETPS
//    <name> ETPS </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40000C08) External trigger prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_SMCR >> 12) & 0x3), ((TIM5_SMCR = (TIM5_SMCR & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SMCR_ETF  -----------------------------------
// SVD Line: 9627

//  <item> SFDITEM_FIELD__TIM5_SMCR_ETF
//    <name> ETF </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40000C08) External trigger filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_SMCR >> 8) & 0xF), ((TIM5_SMCR = (TIM5_SMCR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SMCR_MSM  -----------------------------------
// SVD Line: 9633

//  <item> SFDITEM_FIELD__TIM5_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C08) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SMCR_TS  ------------------------------------
// SVD Line: 9639

//  <item> SFDITEM_FIELD__TIM5_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000C08) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_SMCR >> 4) & 0x7), ((TIM5_SMCR = (TIM5_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SMCR_SMS  -----------------------------------
// SVD Line: 9645

//  <item> SFDITEM_FIELD__TIM5_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40000C08) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_SMCR >> 0) & 0x7), ((TIM5_SMCR = (TIM5_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_SMCR  -----------------------------------
// SVD Line: 9600

//  <rtree> SFDITEM_REG__TIM5_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C08) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM5_SMCR >> 0) & 0xFFFFFFFF), ((TIM5_SMCR = (TIM5_SMCR & ~(0xFFF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_SMCR_ETP </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_ECE </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_ETPS </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_ETF </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM5_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_DIER  --------------------------------
// SVD Line: 9653

unsigned int TIM5_DIER __AT (0x40000C0C);



// --------------------------------  Field Item: TIM5_DIER_TDE  -----------------------------------
// SVD Line: 9662

//  <item> SFDITEM_FIELD__TIM5_DIER_TDE
//    <name> TDE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40000C0C) Trigger DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.14..14> TDE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC4DE  ----------------------------------
// SVD Line: 9668

//  <item> SFDITEM_FIELD__TIM5_DIER_CC4DE
//    <name> CC4DE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000C0C) Capture/Compare 4 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.12..12> CC4DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC3DE  ----------------------------------
// SVD Line: 9675

//  <item> SFDITEM_FIELD__TIM5_DIER_CC3DE
//    <name> CC3DE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000C0C) Capture/Compare 3 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.11..11> CC3DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC2DE  ----------------------------------
// SVD Line: 9682

//  <item> SFDITEM_FIELD__TIM5_DIER_CC2DE
//    <name> CC2DE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000C0C) Capture/Compare 2 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.10..10> CC2DE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC1DE  ----------------------------------
// SVD Line: 9689

//  <item> SFDITEM_FIELD__TIM5_DIER_CC1DE
//    <name> CC1DE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000C0C) Capture/Compare 1 DMA request  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.9..9> CC1DE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_DIER_UDE  -----------------------------------
// SVD Line: 9696

//  <item> SFDITEM_FIELD__TIM5_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000C0C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_DIER_TIE  -----------------------------------
// SVD Line: 9702

//  <item> SFDITEM_FIELD__TIM5_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000C0C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC4IE  ----------------------------------
// SVD Line: 9708

//  <item> SFDITEM_FIELD__TIM5_DIER_CC4IE
//    <name> CC4IE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000C0C) Capture/Compare 4 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.4..4> CC4IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC3IE  ----------------------------------
// SVD Line: 9715

//  <item> SFDITEM_FIELD__TIM5_DIER_CC3IE
//    <name> CC3IE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C0C) Capture/Compare 3 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.3..3> CC3IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC2IE  ----------------------------------
// SVD Line: 9722

//  <item> SFDITEM_FIELD__TIM5_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C0C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_DIER_CC1IE  ----------------------------------
// SVD Line: 9729

//  <item> SFDITEM_FIELD__TIM5_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C0C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_DIER_UIE  -----------------------------------
// SVD Line: 9736

//  <item> SFDITEM_FIELD__TIM5_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C0C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_DIER  -----------------------------------
// SVD Line: 9653

//  <rtree> SFDITEM_REG__TIM5_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C0C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM5_DIER >> 0) & 0xFFFFFFFF), ((TIM5_DIER = (TIM5_DIER & ~(0x5F5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_DIER_TDE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC4DE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC3DE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC2DE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC1DE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC4IE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC3IE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM5_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_SR  ---------------------------------
// SVD Line: 9744

unsigned int TIM5_SR __AT (0x40000C10);



// --------------------------------  Field Item: TIM5_SR_CC4OF  -----------------------------------
// SVD Line: 9753

//  <item> SFDITEM_FIELD__TIM5_SR_CC4OF
//    <name> CC4OF </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000C10) Capture/Compare 4 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.12..12> CC4OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC3OF  -----------------------------------
// SVD Line: 9760

//  <item> SFDITEM_FIELD__TIM5_SR_CC3OF
//    <name> CC3OF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000C10) Capture/Compare 3 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.11..11> CC3OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC2OF  -----------------------------------
// SVD Line: 9767

//  <item> SFDITEM_FIELD__TIM5_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000C10) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC1OF  -----------------------------------
// SVD Line: 9774

//  <item> SFDITEM_FIELD__TIM5_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000C10) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM5_SR_TIF  ------------------------------------
// SVD Line: 9781

//  <item> SFDITEM_FIELD__TIM5_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40000C10) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC4IF  -----------------------------------
// SVD Line: 9787

//  <item> SFDITEM_FIELD__TIM5_SR_CC4IF
//    <name> CC4IF </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000C10) Capture/Compare 4 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.4..4> CC4IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC3IF  -----------------------------------
// SVD Line: 9794

//  <item> SFDITEM_FIELD__TIM5_SR_CC3IF
//    <name> CC3IF </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C10) Capture/Compare 3 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.3..3> CC3IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC2IF  -----------------------------------
// SVD Line: 9801

//  <item> SFDITEM_FIELD__TIM5_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C10) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_SR_CC1IF  -----------------------------------
// SVD Line: 9808

//  <item> SFDITEM_FIELD__TIM5_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C10) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM5_SR_UIF  ------------------------------------
// SVD Line: 9815

//  <item> SFDITEM_FIELD__TIM5_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C10) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM5_SR  ------------------------------------
// SVD Line: 9744

//  <rtree> SFDITEM_REG__TIM5_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C10) status register </i>
//    <loc> ( (unsigned int)((TIM5_SR >> 0) & 0xFFFFFFFF), ((TIM5_SR = (TIM5_SR & ~(0x1E5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1E5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_SR_CC4OF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC3OF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC4IF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC3IF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM5_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_EGR  --------------------------------
// SVD Line: 9823

unsigned int TIM5_EGR __AT (0x40000C14);



// ---------------------------------  Field Item: TIM5_EGR_TG  ------------------------------------
// SVD Line: 9832

//  <item> SFDITEM_FIELD__TIM5_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40000C14) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_EGR_CC4G  -----------------------------------
// SVD Line: 9838

//  <item> SFDITEM_FIELD__TIM5_EGR_CC4G
//    <name> CC4G </name>
//    <w> 
//    <i> [Bit 4] WO (@ 0x40000C14) Capture/compare 4  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.4..4> CC4G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_EGR_CC3G  -----------------------------------
// SVD Line: 9845

//  <item> SFDITEM_FIELD__TIM5_EGR_CC3G
//    <name> CC3G </name>
//    <w> 
//    <i> [Bit 3] WO (@ 0x40000C14) Capture/compare 3  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.3..3> CC3G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_EGR_CC2G  -----------------------------------
// SVD Line: 9852

//  <item> SFDITEM_FIELD__TIM5_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40000C14) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM5_EGR_CC1G  -----------------------------------
// SVD Line: 9859

//  <item> SFDITEM_FIELD__TIM5_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40000C14) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM5_EGR_UG  ------------------------------------
// SVD Line: 9866

//  <item> SFDITEM_FIELD__TIM5_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40000C14) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_EGR  ------------------------------------
// SVD Line: 9823

//  <rtree> SFDITEM_REG__TIM5_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40000C14) event generation register </i>
//    <loc> ( (unsigned int)((TIM5_EGR >> 0) & 0xFFFFFFFF), ((TIM5_EGR = (TIM5_EGR & ~(0x5FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x5F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM5_EGR_CC4G </item>
//    <item> SFDITEM_FIELD__TIM5_EGR_CC3G </item>
//    <item> SFDITEM_FIELD__TIM5_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM5_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM5_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM5_CCMR1_Output  ----------------------------
// SVD Line: 9874

unsigned int TIM5_CCMR1_Output __AT (0x40000C18);



// ---------------------------  Field Item: TIM5_CCMR1_Output_OC2CE  ------------------------------
// SVD Line: 9884

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2CE
//    <name> OC2CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000C18) Output compare 2 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.15..15> OC2CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 9891

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000C18) Output compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Output >> 12) & 0x7), ((TIM5_CCMR1_Output = (TIM5_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 9897

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000C18) Output compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 9904

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000C18) Output compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 9911

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000C18) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Output >> 8) & 0x3), ((TIM5_CCMR1_Output = (TIM5_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC1CE  ------------------------------
// SVD Line: 9918

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1CE
//    <name> OC1CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C18) Output compare 1 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.7..7> OC1CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 9925

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000C18) Output compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Output >> 4) & 0x7), ((TIM5_CCMR1_Output = (TIM5_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 9931

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C18) Output compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 9938

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C18) Output compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 9945

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Output >> 0) & 0x3), ((TIM5_CCMR1_Output = (TIM5_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM5_CCMR1_Output  -------------------------------
// SVD Line: 9874

//  <rtree> SFDITEM_REG__TIM5_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C18) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM5_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM5_CCMR1_Output = (TIM5_CCMR1_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2CE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1CE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM5_CCMR1_Input  ----------------------------
// SVD Line: 9954

unsigned int TIM5_CCMR1_Input __AT (0x40000C18);



// ----------------------------  Field Item: TIM5_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 9965

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000C18) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 12) & 0xF), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 9971

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000C18) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 10) & 0x3), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 9977

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000C18) Capture/compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 8) & 0x3), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 9984

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000C18) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 4) & 0xF), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 9990

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000C18) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 2) & 0x3), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 9996

//  <item> SFDITEM_FIELD__TIM5_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR1_Input >> 0) & 0x3), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM5_CCMR1_Input  --------------------------------
// SVD Line: 9954

//  <rtree> SFDITEM_REG__TIM5_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C18) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM5_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM5_CCMR1_Input = (TIM5_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM5_CCMR2_Output  ----------------------------
// SVD Line: 10005

unsigned int TIM5_CCMR2_Output __AT (0x40000C1C);



// ---------------------------  Field Item: TIM5_CCMR2_Output_O24CE  ------------------------------
// SVD Line: 10015

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_O24CE
//    <name> O24CE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40000C1C) Output compare 4 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.15..15> O24CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC4M  -------------------------------
// SVD Line: 10022

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4M
//    <name> OC4M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40000C1C) Output compare 4 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Output >> 12) & 0x7), ((TIM5_CCMR2_Output = (TIM5_CCMR2_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC4PE  ------------------------------
// SVD Line: 10028

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4PE
//    <name> OC4PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40000C1C) Output compare 4 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.11..11> OC4PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC4FE  ------------------------------
// SVD Line: 10035

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4FE
//    <name> OC4FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40000C1C) Output compare 4 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.10..10> OC4FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_CC4S  -------------------------------
// SVD Line: 10042

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000C1C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Output >> 8) & 0x3), ((TIM5_CCMR2_Output = (TIM5_CCMR2_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC3CE  ------------------------------
// SVD Line: 10049

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3CE
//    <name> OC3CE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40000C1C) Output compare 3 clear  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.7..7> OC3CE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC3M  -------------------------------
// SVD Line: 10056

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3M
//    <name> OC3M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40000C1C) Output compare 3 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Output >> 4) & 0x7), ((TIM5_CCMR2_Output = (TIM5_CCMR2_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC3PE  ------------------------------
// SVD Line: 10062

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3PE
//    <name> OC3PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40000C1C) Output compare 3 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.3..3> OC3PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_OC3FE  ------------------------------
// SVD Line: 10069

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3FE
//    <name> OC3FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40000C1C) Output compare 3 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCMR2_Output ) </loc>
//      <o.2..2> OC3FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Output_CC3S  -------------------------------
// SVD Line: 10076

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Output_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000C1C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Output >> 0) & 0x3), ((TIM5_CCMR2_Output = (TIM5_CCMR2_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM5_CCMR2_Output  -------------------------------
// SVD Line: 10005

//  <rtree> SFDITEM_REG__TIM5_CCMR2_Output
//    <name> CCMR2_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C1C) capture/compare mode register 2 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM5_CCMR2_Output >> 0) & 0xFFFFFFFF), ((TIM5_CCMR2_Output = (TIM5_CCMR2_Output & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_O24CE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4M </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4PE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC4FE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_CC4S </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3CE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3M </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3PE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_OC3FE </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Output_CC3S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM5_CCMR2_Input  ----------------------------
// SVD Line: 10085

unsigned int TIM5_CCMR2_Input __AT (0x40000C1C);



// ----------------------------  Field Item: TIM5_CCMR2_Input_IC4F  -------------------------------
// SVD Line: 10096

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC4F
//    <name> IC4F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40000C1C) Input capture 4 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 12) & 0xF), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Input_IC4PSC  ------------------------------
// SVD Line: 10102

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC4PSC
//    <name> IC4PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40000C1C) Input capture 4 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 10) & 0x3), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR2_Input_CC4S  -------------------------------
// SVD Line: 10108

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_CC4S
//    <name> CC4S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40000C1C) Capture/Compare 4  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 8) & 0x3), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR2_Input_IC3F  -------------------------------
// SVD Line: 10115

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC3F
//    <name> IC3F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40000C1C) Input capture 3 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 4) & 0xF), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM5_CCMR2_Input_IC3PSC  ------------------------------
// SVD Line: 10121

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC3PSC
//    <name> IC3PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40000C1C) Input capture 3 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 2) & 0x3), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM5_CCMR2_Input_CC3S  -------------------------------
// SVD Line: 10127

//  <item> SFDITEM_FIELD__TIM5_CCMR2_Input_CC3S
//    <name> CC3S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40000C1C) Capture/Compare 3  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_CCMR2_Input >> 0) & 0x3), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM5_CCMR2_Input  --------------------------------
// SVD Line: 10085

//  <rtree> SFDITEM_REG__TIM5_CCMR2_Input
//    <name> CCMR2_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C1C) capture/compare mode register 2 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM5_CCMR2_Input >> 0) & 0xFFFFFFFF), ((TIM5_CCMR2_Input = (TIM5_CCMR2_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC4F </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC4PSC </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_CC4S </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC3F </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_IC3PSC </item>
//    <item> SFDITEM_FIELD__TIM5_CCMR2_Input_CC3S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CCER  --------------------------------
// SVD Line: 10136

unsigned int TIM5_CCER __AT (0x40000C20);



// -------------------------------  Field Item: TIM5_CCER_CC4P  -----------------------------------
// SVD Line: 10146

//  <item> SFDITEM_FIELD__TIM5_CCER_CC4P
//    <name> CC4P </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40000C20) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.13..13> CC4P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC4E  -----------------------------------
// SVD Line: 10153

//  <item> SFDITEM_FIELD__TIM5_CCER_CC4E
//    <name> CC4E </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40000C20) Capture/Compare 4 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.12..12> CC4E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC3P  -----------------------------------
// SVD Line: 10160

//  <item> SFDITEM_FIELD__TIM5_CCER_CC3P
//    <name> CC3P </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40000C20) Capture/Compare 3 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.9..9> CC3P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC3E  -----------------------------------
// SVD Line: 10167

//  <item> SFDITEM_FIELD__TIM5_CCER_CC3E
//    <name> CC3E </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40000C20) Capture/Compare 3 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.8..8> CC3E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC2P  -----------------------------------
// SVD Line: 10174

//  <item> SFDITEM_FIELD__TIM5_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40000C20) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC2E  -----------------------------------
// SVD Line: 10181

//  <item> SFDITEM_FIELD__TIM5_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40000C20) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC1P  -----------------------------------
// SVD Line: 10188

//  <item> SFDITEM_FIELD__TIM5_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40000C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM5_CCER_CC1E  -----------------------------------
// SVD Line: 10195

//  <item> SFDITEM_FIELD__TIM5_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40000C20) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM5_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CCER  -----------------------------------
// SVD Line: 10136

//  <rtree> SFDITEM_REG__TIM5_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C20) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM5_CCER >> 0) & 0xFFFFFFFF), ((TIM5_CCER = (TIM5_CCER & ~(0x3333UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3333) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC4P </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC4E </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC3P </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC3E </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM5_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_CNT  --------------------------------
// SVD Line: 10204

unsigned int TIM5_CNT __AT (0x40000C24);



// --------------------------------  Field Item: TIM5_CNT_CNT  ------------------------------------
// SVD Line: 10213

//  <item> SFDITEM_FIELD__TIM5_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C24) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CNT >> 0) & 0xFFFF), ((TIM5_CNT = (TIM5_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CNT  ------------------------------------
// SVD Line: 10204

//  <rtree> SFDITEM_REG__TIM5_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C24) counter </i>
//    <loc> ( (unsigned int)((TIM5_CNT >> 0) & 0xFFFFFFFF), ((TIM5_CNT = (TIM5_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_PSC  --------------------------------
// SVD Line: 10221

unsigned int TIM5_PSC __AT (0x40000C28);



// --------------------------------  Field Item: TIM5_PSC_PSC  ------------------------------------
// SVD Line: 10230

//  <item> SFDITEM_FIELD__TIM5_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C28) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_PSC >> 0) & 0xFFFF), ((TIM5_PSC = (TIM5_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_PSC  ------------------------------------
// SVD Line: 10221

//  <rtree> SFDITEM_REG__TIM5_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C28) prescaler </i>
//    <loc> ( (unsigned int)((TIM5_PSC >> 0) & 0xFFFFFFFF), ((TIM5_PSC = (TIM5_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_ARR  --------------------------------
// SVD Line: 10238

unsigned int TIM5_ARR __AT (0x40000C2C);



// --------------------------------  Field Item: TIM5_ARR_ARR  ------------------------------------
// SVD Line: 10247

//  <item> SFDITEM_FIELD__TIM5_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C2C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_ARR >> 0) & 0xFFFF), ((TIM5_ARR = (TIM5_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_ARR  ------------------------------------
// SVD Line: 10238

//  <rtree> SFDITEM_REG__TIM5_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C2C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM5_ARR >> 0) & 0xFFFFFFFF), ((TIM5_ARR = (TIM5_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CCR1  --------------------------------
// SVD Line: 10255

unsigned int TIM5_CCR1 __AT (0x40000C34);



// -------------------------------  Field Item: TIM5_CCR1_CCR1  -----------------------------------
// SVD Line: 10264

//  <item> SFDITEM_FIELD__TIM5_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C34) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CCR1 >> 0) & 0xFFFF), ((TIM5_CCR1 = (TIM5_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CCR1  -----------------------------------
// SVD Line: 10255

//  <rtree> SFDITEM_REG__TIM5_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C34) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM5_CCR1 >> 0) & 0xFFFFFFFF), ((TIM5_CCR1 = (TIM5_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CCR2  --------------------------------
// SVD Line: 10272

unsigned int TIM5_CCR2 __AT (0x40000C38);



// -------------------------------  Field Item: TIM5_CCR2_CCR2  -----------------------------------
// SVD Line: 10281

//  <item> SFDITEM_FIELD__TIM5_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C38) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CCR2 >> 0) & 0xFFFF), ((TIM5_CCR2 = (TIM5_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CCR2  -----------------------------------
// SVD Line: 10272

//  <rtree> SFDITEM_REG__TIM5_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C38) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM5_CCR2 >> 0) & 0xFFFFFFFF), ((TIM5_CCR2 = (TIM5_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CCR3  --------------------------------
// SVD Line: 10289

unsigned int TIM5_CCR3 __AT (0x40000C3C);



// -------------------------------  Field Item: TIM5_CCR3_CCR3  -----------------------------------
// SVD Line: 10298

//  <item> SFDITEM_FIELD__TIM5_CCR3_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C3C) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CCR3 >> 0) & 0xFFFF), ((TIM5_CCR3 = (TIM5_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CCR3  -----------------------------------
// SVD Line: 10289

//  <rtree> SFDITEM_REG__TIM5_CCR3
//    <name> CCR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C3C) capture/compare register 3 </i>
//    <loc> ( (unsigned int)((TIM5_CCR3 >> 0) & 0xFFFFFFFF), ((TIM5_CCR3 = (TIM5_CCR3 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCR3_CCR3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_CCR4  --------------------------------
// SVD Line: 10306

unsigned int TIM5_CCR4 __AT (0x40000C40);



// -------------------------------  Field Item: TIM5_CCR4_CCR4  -----------------------------------
// SVD Line: 10315

//  <item> SFDITEM_FIELD__TIM5_CCR4_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C40) Capture/Compare value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_CCR4 >> 0) & 0xFFFF), ((TIM5_CCR4 = (TIM5_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_CCR4  -----------------------------------
// SVD Line: 10306

//  <rtree> SFDITEM_REG__TIM5_CCR4
//    <name> CCR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C40) capture/compare register 4 </i>
//    <loc> ( (unsigned int)((TIM5_CCR4 >> 0) & 0xFFFFFFFF), ((TIM5_CCR4 = (TIM5_CCR4 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_CCR4_CCR4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM5_DCR  --------------------------------
// SVD Line: 10323

unsigned int TIM5_DCR __AT (0x40000C48);



// --------------------------------  Field Item: TIM5_DCR_DBL  ------------------------------------
// SVD Line: 10332

//  <item> SFDITEM_FIELD__TIM5_DCR_DBL
//    <name> DBL </name>
//    <rw> 
//    <i> [Bits 12..8] RW (@ 0x40000C48) DMA burst length </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_DCR >> 8) & 0x1F), ((TIM5_DCR = (TIM5_DCR & ~(0x1FUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM5_DCR_DBA  ------------------------------------
// SVD Line: 10338

//  <item> SFDITEM_FIELD__TIM5_DCR_DBA
//    <name> DBA </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40000C48) DMA base address </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM5_DCR >> 0) & 0x1F), ((TIM5_DCR = (TIM5_DCR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_DCR  ------------------------------------
// SVD Line: 10323

//  <rtree> SFDITEM_REG__TIM5_DCR
//    <name> DCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C48) DMA control register </i>
//    <loc> ( (unsigned int)((TIM5_DCR >> 0) & 0xFFFFFFFF), ((TIM5_DCR = (TIM5_DCR & ~(0x1F1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_DCR_DBL </item>
//    <item> SFDITEM_FIELD__TIM5_DCR_DBA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM5_DMAR  --------------------------------
// SVD Line: 10346

unsigned int TIM5_DMAR __AT (0x40000C4C);



// -------------------------------  Field Item: TIM5_DMAR_DMAB  -----------------------------------
// SVD Line: 10355

//  <item> SFDITEM_FIELD__TIM5_DMAR_DMAB
//    <name> DMAB </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40000C4C) DMA register for burst  accesses </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM5_DMAR >> 0) & 0xFFFF), ((TIM5_DMAR = (TIM5_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM5_DMAR  -----------------------------------
// SVD Line: 10346

//  <rtree> SFDITEM_REG__TIM5_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40000C4C) DMA address for full transfer </i>
//    <loc> ( (unsigned int)((TIM5_DMAR >> 0) & 0xFFFFFFFF), ((TIM5_DMAR = (TIM5_DMAR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM5_DMAR_DMAB </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM5  -------------------------------------
// SVD Line: 10384

//  <view> TIM5
//    <name> TIM5 </name>
//    <item> SFDITEM_REG__TIM5_CR1 </item>
//    <item> SFDITEM_REG__TIM5_CR2 </item>
//    <item> SFDITEM_REG__TIM5_SMCR </item>
//    <item> SFDITEM_REG__TIM5_DIER </item>
//    <item> SFDITEM_REG__TIM5_SR </item>
//    <item> SFDITEM_REG__TIM5_EGR </item>
//    <item> SFDITEM_REG__TIM5_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM5_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM5_CCMR2_Output </item>
//    <item> SFDITEM_REG__TIM5_CCMR2_Input </item>
//    <item> SFDITEM_REG__TIM5_CCER </item>
//    <item> SFDITEM_REG__TIM5_CNT </item>
//    <item> SFDITEM_REG__TIM5_PSC </item>
//    <item> SFDITEM_REG__TIM5_ARR </item>
//    <item> SFDITEM_REG__TIM5_CCR1 </item>
//    <item> SFDITEM_REG__TIM5_CCR2 </item>
//    <item> SFDITEM_REG__TIM5_CCR3 </item>
//    <item> SFDITEM_REG__TIM5_CCR4 </item>
//    <item> SFDITEM_REG__TIM5_DCR </item>
//    <item> SFDITEM_REG__TIM5_DMAR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM9_CR1  --------------------------------
// SVD Line: 10410

unsigned int TIM9_CR1 __AT (0x40014C00);



// --------------------------------  Field Item: TIM9_CR1_CKD  ------------------------------------
// SVD Line: 10419

//  <item> SFDITEM_FIELD__TIM9_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014C00) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CR1 >> 8) & 0x3), ((TIM9_CR1 = (TIM9_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM9_CR1_ARPE  -----------------------------------
// SVD Line: 10425

//  <item> SFDITEM_FIELD__TIM9_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014C00) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_CR1_OPM  ------------------------------------
// SVD Line: 10431

//  <item> SFDITEM_FIELD__TIM9_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014C00) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_CR1_URS  ------------------------------------
// SVD Line: 10437

//  <item> SFDITEM_FIELD__TIM9_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014C00) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_CR1_UDIS  -----------------------------------
// SVD Line: 10443

//  <item> SFDITEM_FIELD__TIM9_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014C00) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_CR1_CEN  ------------------------------------
// SVD Line: 10449

//  <item> SFDITEM_FIELD__TIM9_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CR1  ------------------------------------
// SVD Line: 10410

//  <rtree> SFDITEM_REG__TIM9_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM9_CR1 >> 0) & 0xFFFFFFFF), ((TIM9_CR1 = (TIM9_CR1 & ~(0x38FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM9_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM9_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM9_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM9_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM9_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_CR2  --------------------------------
// SVD Line: 10457

unsigned int TIM9_CR2 __AT (0x40014C04);



// --------------------------------  Field Item: TIM9_CR2_MMS  ------------------------------------
// SVD Line: 10466

//  <item> SFDITEM_FIELD__TIM9_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014C04) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CR2 >> 4) & 0x7), ((TIM9_CR2 = (TIM9_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CR2  ------------------------------------
// SVD Line: 10457

//  <rtree> SFDITEM_REG__TIM9_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C04) control register 2 </i>
//    <loc> ( (unsigned int)((TIM9_CR2 >> 0) & 0xFFFFFFFF), ((TIM9_CR2 = (TIM9_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM9_SMCR  --------------------------------
// SVD Line: 10474

unsigned int TIM9_SMCR __AT (0x40014C08);



// --------------------------------  Field Item: TIM9_SMCR_MSM  -----------------------------------
// SVD Line: 10483

//  <item> SFDITEM_FIELD__TIM9_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014C08) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_SMCR_TS  ------------------------------------
// SVD Line: 10489

//  <item> SFDITEM_FIELD__TIM9_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014C08) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_SMCR >> 4) & 0x7), ((TIM9_SMCR = (TIM9_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: TIM9_SMCR_SMS  -----------------------------------
// SVD Line: 10495

//  <item> SFDITEM_FIELD__TIM9_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40014C08) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_SMCR >> 0) & 0x7), ((TIM9_SMCR = (TIM9_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_SMCR  -----------------------------------
// SVD Line: 10474

//  <rtree> SFDITEM_REG__TIM9_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C08) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM9_SMCR >> 0) & 0xFFFFFFFF), ((TIM9_SMCR = (TIM9_SMCR & ~(0xF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM9_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM9_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM9_DIER  --------------------------------
// SVD Line: 10503

unsigned int TIM9_DIER __AT (0x40014C0C);



// --------------------------------  Field Item: TIM9_DIER_TIE  -----------------------------------
// SVD Line: 10512

//  <item> SFDITEM_FIELD__TIM9_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014C0C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM9_DIER_CC2IE  ----------------------------------
// SVD Line: 10518

//  <item> SFDITEM_FIELD__TIM9_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014C0C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM9_DIER_CC1IE  ----------------------------------
// SVD Line: 10525

//  <item> SFDITEM_FIELD__TIM9_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014C0C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_DIER_UIE  -----------------------------------
// SVD Line: 10532

//  <item> SFDITEM_FIELD__TIM9_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014C0C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_DIER  -----------------------------------
// SVD Line: 10503

//  <rtree> SFDITEM_REG__TIM9_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C0C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM9_DIER >> 0) & 0xFFFFFFFF), ((TIM9_DIER = (TIM9_DIER & ~(0x47UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x47) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM9_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM9_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM9_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_SR  ---------------------------------
// SVD Line: 10540

unsigned int TIM9_SR __AT (0x40014C10);



// --------------------------------  Field Item: TIM9_SR_CC2OF  -----------------------------------
// SVD Line: 10549

//  <item> SFDITEM_FIELD__TIM9_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014C10) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_SR_CC1OF  -----------------------------------
// SVD Line: 10556

//  <item> SFDITEM_FIELD__TIM9_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40014C10) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM9_SR_TIF  ------------------------------------
// SVD Line: 10563

//  <item> SFDITEM_FIELD__TIM9_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40014C10) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_SR_CC2IF  -----------------------------------
// SVD Line: 10569

//  <item> SFDITEM_FIELD__TIM9_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014C10) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_SR_CC1IF  -----------------------------------
// SVD Line: 10576

//  <item> SFDITEM_FIELD__TIM9_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014C10) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM9_SR_UIF  ------------------------------------
// SVD Line: 10583

//  <item> SFDITEM_FIELD__TIM9_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014C10) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM9_SR  ------------------------------------
// SVD Line: 10540

//  <rtree> SFDITEM_REG__TIM9_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C10) status register </i>
//    <loc> ( (unsigned int)((TIM9_SR >> 0) & 0xFFFFFFFF), ((TIM9_SR = (TIM9_SR & ~(0x647UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x647) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM9_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM9_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM9_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM9_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM9_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_EGR  --------------------------------
// SVD Line: 10591

unsigned int TIM9_EGR __AT (0x40014C14);



// ---------------------------------  Field Item: TIM9_EGR_TG  ------------------------------------
// SVD Line: 10600

//  <item> SFDITEM_FIELD__TIM9_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40014C14) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_EGR_CC2G  -----------------------------------
// SVD Line: 10606

//  <item> SFDITEM_FIELD__TIM9_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40014C14) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM9_EGR_CC1G  -----------------------------------
// SVD Line: 10613

//  <item> SFDITEM_FIELD__TIM9_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40014C14) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: TIM9_EGR_UG  ------------------------------------
// SVD Line: 10620

//  <item> SFDITEM_FIELD__TIM9_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40014C14) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_EGR  ------------------------------------
// SVD Line: 10591

//  <rtree> SFDITEM_REG__TIM9_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40014C14) event generation register </i>
//    <loc> ( (unsigned int)((TIM9_EGR >> 0) & 0xFFFFFFFF), ((TIM9_EGR = (TIM9_EGR & ~(0x47UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x47) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM9_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM9_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM9_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM9_CCMR1_Output  ----------------------------
// SVD Line: 10628

unsigned int TIM9_CCMR1_Output __AT (0x40014C18);



// ---------------------------  Field Item: TIM9_CCMR1_Output_OC2M  -------------------------------
// SVD Line: 10638

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40014C18) Output Compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Output >> 12) & 0x7), ((TIM9_CCMR1_Output = (TIM9_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 10644

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40014C18) Output Compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 10651

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40014C18) Output Compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_CC2S  -------------------------------
// SVD Line: 10658

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014C18) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Output >> 8) & 0x3), ((TIM9_CCMR1_Output = (TIM9_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC1M  -------------------------------
// SVD Line: 10665

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40014C18) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Output >> 4) & 0x7), ((TIM9_CCMR1_Output = (TIM9_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 10671

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014C18) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 10678

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40014C18) Output Compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Output_CC1S  -------------------------------
// SVD Line: 10685

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Output >> 0) & 0x3), ((TIM9_CCMR1_Output = (TIM9_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM9_CCMR1_Output  -------------------------------
// SVD Line: 10628

//  <rtree> SFDITEM_REG__TIM9_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C18) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM9_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM9_CCMR1_Output = (TIM9_CCMR1_Output & ~(0x7F7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// -------------------------  Register Item Address: TIM9_CCMR1_Input  ----------------------------
// SVD Line: 10694

unsigned int TIM9_CCMR1_Input __AT (0x40014C18);



// ----------------------------  Field Item: TIM9_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 10705

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40014C18) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 12) & 0xF), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 10711

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40014C18) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 10) & 0x3), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM9_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 10717

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40014C18) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 8) & 0x3), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM9_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 10724

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40014C18) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 4) & 0xF), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM9_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 10730

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40014C18) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 2) & 0x3), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: TIM9_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 10736

//  <item> SFDITEM_FIELD__TIM9_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40014C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM9_CCMR1_Input >> 0) & 0x3), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM9_CCMR1_Input  --------------------------------
// SVD Line: 10694

//  <rtree> SFDITEM_REG__TIM9_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C18) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM9_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM9_CCMR1_Input = (TIM9_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM9_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM9_CCER  --------------------------------
// SVD Line: 10745

unsigned int TIM9_CCER __AT (0x40014C20);



// -------------------------------  Field Item: TIM9_CCER_CC2NP  ----------------------------------
// SVD Line: 10755

//  <item> SFDITEM_FIELD__TIM9_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40014C20) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM9_CCER_CC2P  -----------------------------------
// SVD Line: 10762

//  <item> SFDITEM_FIELD__TIM9_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40014C20) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM9_CCER_CC2E  -----------------------------------
// SVD Line: 10769

//  <item> SFDITEM_FIELD__TIM9_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40014C20) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM9_CCER_CC1NP  ----------------------------------
// SVD Line: 10776

//  <item> SFDITEM_FIELD__TIM9_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40014C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM9_CCER_CC1P  -----------------------------------
// SVD Line: 10783

//  <item> SFDITEM_FIELD__TIM9_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40014C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM9_CCER_CC1E  -----------------------------------
// SVD Line: 10790

//  <item> SFDITEM_FIELD__TIM9_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40014C20) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM9_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CCER  -----------------------------------
// SVD Line: 10745

//  <rtree> SFDITEM_REG__TIM9_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C20) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM9_CCER >> 0) & 0xFFFFFFFF), ((TIM9_CCER = (TIM9_CCER & ~(0xBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM9_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM9_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM9_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM9_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM9_CCER_CC1E </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_CNT  --------------------------------
// SVD Line: 10799

unsigned int TIM9_CNT __AT (0x40014C24);



// --------------------------------  Field Item: TIM9_CNT_CNT  ------------------------------------
// SVD Line: 10808

//  <item> SFDITEM_FIELD__TIM9_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014C24) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM9_CNT >> 0) & 0xFFFF), ((TIM9_CNT = (TIM9_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CNT  ------------------------------------
// SVD Line: 10799

//  <rtree> SFDITEM_REG__TIM9_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C24) counter </i>
//    <loc> ( (unsigned int)((TIM9_CNT >> 0) & 0xFFFFFFFF), ((TIM9_CNT = (TIM9_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_PSC  --------------------------------
// SVD Line: 10816

unsigned int TIM9_PSC __AT (0x40014C28);



// --------------------------------  Field Item: TIM9_PSC_PSC  ------------------------------------
// SVD Line: 10825

//  <item> SFDITEM_FIELD__TIM9_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014C28) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM9_PSC >> 0) & 0xFFFF), ((TIM9_PSC = (TIM9_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_PSC  ------------------------------------
// SVD Line: 10816

//  <rtree> SFDITEM_REG__TIM9_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C28) prescaler </i>
//    <loc> ( (unsigned int)((TIM9_PSC >> 0) & 0xFFFFFFFF), ((TIM9_PSC = (TIM9_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM9_ARR  --------------------------------
// SVD Line: 10833

unsigned int TIM9_ARR __AT (0x40014C2C);



// --------------------------------  Field Item: TIM9_ARR_ARR  ------------------------------------
// SVD Line: 10842

//  <item> SFDITEM_FIELD__TIM9_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014C2C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM9_ARR >> 0) & 0xFFFF), ((TIM9_ARR = (TIM9_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_ARR  ------------------------------------
// SVD Line: 10833

//  <rtree> SFDITEM_REG__TIM9_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C2C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM9_ARR >> 0) & 0xFFFFFFFF), ((TIM9_ARR = (TIM9_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM9_CCR1  --------------------------------
// SVD Line: 10850

unsigned int TIM9_CCR1 __AT (0x40014C34);



// -------------------------------  Field Item: TIM9_CCR1_CCR1  -----------------------------------
// SVD Line: 10859

//  <item> SFDITEM_FIELD__TIM9_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014C34) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM9_CCR1 >> 0) & 0xFFFF), ((TIM9_CCR1 = (TIM9_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CCR1  -----------------------------------
// SVD Line: 10850

//  <rtree> SFDITEM_REG__TIM9_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C34) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM9_CCR1 >> 0) & 0xFFFFFFFF), ((TIM9_CCR1 = (TIM9_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM9_CCR2  --------------------------------
// SVD Line: 10867

unsigned int TIM9_CCR2 __AT (0x40014C38);



// -------------------------------  Field Item: TIM9_CCR2_CCR2  -----------------------------------
// SVD Line: 10876

//  <item> SFDITEM_FIELD__TIM9_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40014C38) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM9_CCR2 >> 0) & 0xFFFF), ((TIM9_CCR2 = (TIM9_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM9_CCR2  -----------------------------------
// SVD Line: 10867

//  <rtree> SFDITEM_REG__TIM9_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40014C38) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM9_CCR2 >> 0) & 0xFFFFFFFF), ((TIM9_CCR2 = (TIM9_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM9_CCR2_CCR2 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM9  -------------------------------------
// SVD Line: 10393

//  <view> TIM9
//    <name> TIM9 </name>
//    <item> SFDITEM_REG__TIM9_CR1 </item>
//    <item> SFDITEM_REG__TIM9_CR2 </item>
//    <item> SFDITEM_REG__TIM9_SMCR </item>
//    <item> SFDITEM_REG__TIM9_DIER </item>
//    <item> SFDITEM_REG__TIM9_SR </item>
//    <item> SFDITEM_REG__TIM9_EGR </item>
//    <item> SFDITEM_REG__TIM9_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM9_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM9_CCER </item>
//    <item> SFDITEM_REG__TIM9_CNT </item>
//    <item> SFDITEM_REG__TIM9_PSC </item>
//    <item> SFDITEM_REG__TIM9_ARR </item>
//    <item> SFDITEM_REG__TIM9_CCR1 </item>
//    <item> SFDITEM_REG__TIM9_CCR2 </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM12_CR1  --------------------------------
// SVD Line: 10410

unsigned int TIM12_CR1 __AT (0x40001800);



// --------------------------------  Field Item: TIM12_CR1_CKD  -----------------------------------
// SVD Line: 10419

//  <item> SFDITEM_FIELD__TIM12_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40001800) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CR1 >> 8) & 0x3), ((TIM12_CR1 = (TIM12_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM12_CR1_ARPE  -----------------------------------
// SVD Line: 10425

//  <item> SFDITEM_FIELD__TIM12_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40001800) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM12_CR1_OPM  -----------------------------------
// SVD Line: 10431

//  <item> SFDITEM_FIELD__TIM12_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001800) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM12_CR1_URS  -----------------------------------
// SVD Line: 10437

//  <item> SFDITEM_FIELD__TIM12_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001800) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_CR1_UDIS  -----------------------------------
// SVD Line: 10443

//  <item> SFDITEM_FIELD__TIM12_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001800) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM12_CR1_CEN  -----------------------------------
// SVD Line: 10449

//  <item> SFDITEM_FIELD__TIM12_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001800) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM12_CR1  -----------------------------------
// SVD Line: 10410

//  <rtree> SFDITEM_REG__TIM12_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001800) control register 1 </i>
//    <loc> ( (unsigned int)((TIM12_CR1 >> 0) & 0xFFFFFFFF), ((TIM12_CR1 = (TIM12_CR1 & ~(0x38FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM12_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM12_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM12_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM12_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM12_CR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM12_CR2  --------------------------------
// SVD Line: 10457

unsigned int TIM12_CR2 __AT (0x40001804);



// --------------------------------  Field Item: TIM12_CR2_MMS  -----------------------------------
// SVD Line: 10466

//  <item> SFDITEM_FIELD__TIM12_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001804) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CR2 >> 4) & 0x7), ((TIM12_CR2 = (TIM12_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM12_CR2  -----------------------------------
// SVD Line: 10457

//  <rtree> SFDITEM_REG__TIM12_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001804) control register 2 </i>
//    <loc> ( (unsigned int)((TIM12_CR2 >> 0) & 0xFFFFFFFF), ((TIM12_CR2 = (TIM12_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM12_SMCR  -------------------------------
// SVD Line: 10474

unsigned int TIM12_SMCR __AT (0x40001808);



// -------------------------------  Field Item: TIM12_SMCR_MSM  -----------------------------------
// SVD Line: 10483

//  <item> SFDITEM_FIELD__TIM12_SMCR_MSM
//    <name> MSM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40001808) Master/Slave mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_SMCR ) </loc>
//      <o.7..7> MSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM12_SMCR_TS  -----------------------------------
// SVD Line: 10489

//  <item> SFDITEM_FIELD__TIM12_SMCR_TS
//    <name> TS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001808) Trigger selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_SMCR >> 4) & 0x7), ((TIM12_SMCR = (TIM12_SMCR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM12_SMCR_SMS  -----------------------------------
// SVD Line: 10495

//  <item> SFDITEM_FIELD__TIM12_SMCR_SMS
//    <name> SMS </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40001808) Slave mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_SMCR >> 0) & 0x7), ((TIM12_SMCR = (TIM12_SMCR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM12_SMCR  -----------------------------------
// SVD Line: 10474

//  <rtree> SFDITEM_REG__TIM12_SMCR
//    <name> SMCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001808) slave mode control register </i>
//    <loc> ( (unsigned int)((TIM12_SMCR >> 0) & 0xFFFFFFFF), ((TIM12_SMCR = (TIM12_SMCR & ~(0xF7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xF7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_SMCR_MSM </item>
//    <item> SFDITEM_FIELD__TIM12_SMCR_TS </item>
//    <item> SFDITEM_FIELD__TIM12_SMCR_SMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM12_DIER  -------------------------------
// SVD Line: 10503

unsigned int TIM12_DIER __AT (0x4000180C);



// -------------------------------  Field Item: TIM12_DIER_TIE  -----------------------------------
// SVD Line: 10512

//  <item> SFDITEM_FIELD__TIM12_DIER_TIE
//    <name> TIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000180C) Trigger interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_DIER ) </loc>
//      <o.6..6> TIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM12_DIER_CC2IE  ----------------------------------
// SVD Line: 10518

//  <item> SFDITEM_FIELD__TIM12_DIER_CC2IE
//    <name> CC2IE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000180C) Capture/Compare 2 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_DIER ) </loc>
//      <o.2..2> CC2IE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM12_DIER_CC1IE  ----------------------------------
// SVD Line: 10525

//  <item> SFDITEM_FIELD__TIM12_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000180C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_DIER_UIE  -----------------------------------
// SVD Line: 10532

//  <item> SFDITEM_FIELD__TIM12_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000180C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM12_DIER  -----------------------------------
// SVD Line: 10503

//  <rtree> SFDITEM_REG__TIM12_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000180C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM12_DIER >> 0) & 0xFFFFFFFF), ((TIM12_DIER = (TIM12_DIER & ~(0x47UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x47) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_DIER_TIE </item>
//    <item> SFDITEM_FIELD__TIM12_DIER_CC2IE </item>
//    <item> SFDITEM_FIELD__TIM12_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM12_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM12_SR  --------------------------------
// SVD Line: 10540

unsigned int TIM12_SR __AT (0x40001810);



// -------------------------------  Field Item: TIM12_SR_CC2OF  -----------------------------------
// SVD Line: 10549

//  <item> SFDITEM_FIELD__TIM12_SR_CC2OF
//    <name> CC2OF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40001810) Capture/compare 2 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_SR ) </loc>
//      <o.10..10> CC2OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_SR_CC1OF  -----------------------------------
// SVD Line: 10556

//  <item> SFDITEM_FIELD__TIM12_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40001810) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM12_SR_TIF  ------------------------------------
// SVD Line: 10563

//  <item> SFDITEM_FIELD__TIM12_SR_TIF
//    <name> TIF </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40001810) Trigger interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_SR ) </loc>
//      <o.6..6> TIF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_SR_CC2IF  -----------------------------------
// SVD Line: 10569

//  <item> SFDITEM_FIELD__TIM12_SR_CC2IF
//    <name> CC2IF </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001810) Capture/Compare 2 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_SR ) </loc>
//      <o.2..2> CC2IF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_SR_CC1IF  -----------------------------------
// SVD Line: 10576

//  <item> SFDITEM_FIELD__TIM12_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001810) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM12_SR_UIF  ------------------------------------
// SVD Line: 10583

//  <item> SFDITEM_FIELD__TIM12_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001810) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM12_SR  ------------------------------------
// SVD Line: 10540

//  <rtree> SFDITEM_REG__TIM12_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001810) status register </i>
//    <loc> ( (unsigned int)((TIM12_SR >> 0) & 0xFFFFFFFF), ((TIM12_SR = (TIM12_SR & ~(0x647UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x647) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_SR_CC2OF </item>
//    <item> SFDITEM_FIELD__TIM12_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM12_SR_TIF </item>
//    <item> SFDITEM_FIELD__TIM12_SR_CC2IF </item>
//    <item> SFDITEM_FIELD__TIM12_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM12_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM12_EGR  --------------------------------
// SVD Line: 10591

unsigned int TIM12_EGR __AT (0x40001814);



// --------------------------------  Field Item: TIM12_EGR_TG  ------------------------------------
// SVD Line: 10600

//  <item> SFDITEM_FIELD__TIM12_EGR_TG
//    <name> TG </name>
//    <w> 
//    <i> [Bit 6] WO (@ 0x40001814) Trigger generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_EGR ) </loc>
//      <o.6..6> TG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_EGR_CC2G  -----------------------------------
// SVD Line: 10606

//  <item> SFDITEM_FIELD__TIM12_EGR_CC2G
//    <name> CC2G </name>
//    <w> 
//    <i> [Bit 2] WO (@ 0x40001814) Capture/compare 2  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_EGR ) </loc>
//      <o.2..2> CC2G
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_EGR_CC1G  -----------------------------------
// SVD Line: 10613

//  <item> SFDITEM_FIELD__TIM12_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40001814) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM12_EGR_UG  ------------------------------------
// SVD Line: 10620

//  <item> SFDITEM_FIELD__TIM12_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40001814) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM12_EGR  -----------------------------------
// SVD Line: 10591

//  <rtree> SFDITEM_REG__TIM12_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40001814) event generation register </i>
//    <loc> ( (unsigned int)((TIM12_EGR >> 0) & 0xFFFFFFFF), ((TIM12_EGR = (TIM12_EGR & ~(0x47UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x47) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_EGR_TG </item>
//    <item> SFDITEM_FIELD__TIM12_EGR_CC2G </item>
//    <item> SFDITEM_FIELD__TIM12_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM12_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM12_CCMR1_Output  ---------------------------
// SVD Line: 10628

unsigned int TIM12_CCMR1_Output __AT (0x40001818);



// ---------------------------  Field Item: TIM12_CCMR1_Output_OC2M  ------------------------------
// SVD Line: 10638

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC2M
//    <name> OC2M </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40001818) Output Compare 2 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CCMR1_Output >> 12) & 0x7), ((TIM12_CCMR1_Output = (TIM12_CCMR1_Output & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM12_CCMR1_Output_OC2PE  ------------------------------
// SVD Line: 10644

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC2PE
//    <name> OC2PE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40001818) Output Compare 2 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CCMR1_Output ) </loc>
//      <o.11..11> OC2PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM12_CCMR1_Output_OC2FE  ------------------------------
// SVD Line: 10651

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC2FE
//    <name> OC2FE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40001818) Output Compare 2 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CCMR1_Output ) </loc>
//      <o.10..10> OC2FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM12_CCMR1_Output_CC2S  ------------------------------
// SVD Line: 10658

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Output_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40001818) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CCMR1_Output >> 8) & 0x3), ((TIM12_CCMR1_Output = (TIM12_CCMR1_Output & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM12_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 10665

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001818) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CCMR1_Output >> 4) & 0x7), ((TIM12_CCMR1_Output = (TIM12_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM12_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 10671

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001818) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// --------------------------  Field Item: TIM12_CCMR1_Output_OC1FE  ------------------------------
// SVD Line: 10678

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC1FE
//    <name> OC1FE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001818) Output Compare 1 fast  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CCMR1_Output ) </loc>
//      <o.2..2> OC1FE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM12_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 10685

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40001818) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CCMR1_Output >> 0) & 0x3), ((TIM12_CCMR1_Output = (TIM12_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM12_CCMR1_Output  -------------------------------
// SVD Line: 10628

//  <rtree> SFDITEM_REG__TIM12_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001818) capture/compare mode register 1 (output  mode) </i>
//    <loc> ( (unsigned int)((TIM12_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM12_CCMR1_Output = (TIM12_CCMR1_Output & ~(0x7F7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC2M </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC2PE </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC2FE </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Output_CC2S </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Output_OC1FE </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM12_CCMR1_Input  ----------------------------
// SVD Line: 10694

unsigned int TIM12_CCMR1_Input __AT (0x40001818);



// ---------------------------  Field Item: TIM12_CCMR1_Input_IC2F  -------------------------------
// SVD Line: 10705

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Input_IC2F
//    <name> IC2F </name>
//    <rw> 
//    <i> [Bits 15..12] RW (@ 0x40001818) Input capture 2 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CCMR1_Input >> 12) & 0xF), ((TIM12_CCMR1_Input = (TIM12_CCMR1_Input & ~(0xFUL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM12_CCMR1_Input_IC2PSC  ------------------------------
// SVD Line: 10711

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Input_IC2PSC
//    <name> IC2PSC </name>
//    <rw> 
//    <i> [Bits 11..10] RW (@ 0x40001818) Input capture 2 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CCMR1_Input >> 10) & 0x3), ((TIM12_CCMR1_Input = (TIM12_CCMR1_Input & ~(0x3UL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM12_CCMR1_Input_CC2S  -------------------------------
// SVD Line: 10717

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Input_CC2S
//    <name> CC2S </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40001818) Capture/Compare 2  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CCMR1_Input >> 8) & 0x3), ((TIM12_CCMR1_Input = (TIM12_CCMR1_Input & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM12_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 10724

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40001818) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CCMR1_Input >> 4) & 0xF), ((TIM12_CCMR1_Input = (TIM12_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM12_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 10730

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40001818) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CCMR1_Input >> 2) & 0x3), ((TIM12_CCMR1_Input = (TIM12_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM12_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 10736

//  <item> SFDITEM_FIELD__TIM12_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40001818) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM12_CCMR1_Input >> 0) & 0x3), ((TIM12_CCMR1_Input = (TIM12_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM12_CCMR1_Input  -------------------------------
// SVD Line: 10694

//  <rtree> SFDITEM_REG__TIM12_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001818) capture/compare mode register 1 (input  mode) </i>
//    <loc> ( (unsigned int)((TIM12_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM12_CCMR1_Input = (TIM12_CCMR1_Input & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Input_IC2F </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Input_IC2PSC </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Input_CC2S </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM12_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM12_CCER  -------------------------------
// SVD Line: 10745

unsigned int TIM12_CCER __AT (0x40001820);



// ------------------------------  Field Item: TIM12_CCER_CC2NP  ----------------------------------
// SVD Line: 10755

//  <item> SFDITEM_FIELD__TIM12_CCER_CC2NP
//    <name> CC2NP </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40001820) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CCER ) </loc>
//      <o.7..7> CC2NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_CCER_CC2P  ----------------------------------
// SVD Line: 10762

//  <item> SFDITEM_FIELD__TIM12_CCER_CC2P
//    <name> CC2P </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40001820) Capture/Compare 2 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CCER ) </loc>
//      <o.5..5> CC2P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_CCER_CC2E  ----------------------------------
// SVD Line: 10769

//  <item> SFDITEM_FIELD__TIM12_CCER_CC2E
//    <name> CC2E </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40001820) Capture/Compare 2 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CCER ) </loc>
//      <o.4..4> CC2E
//    </check>
//  </item>
//  


// ------------------------------  Field Item: TIM12_CCER_CC1NP  ----------------------------------
// SVD Line: 10776

//  <item> SFDITEM_FIELD__TIM12_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001820) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_CCER_CC1P  ----------------------------------
// SVD Line: 10783

//  <item> SFDITEM_FIELD__TIM12_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001820) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM12_CCER_CC1E  ----------------------------------
// SVD Line: 10790

//  <item> SFDITEM_FIELD__TIM12_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001820) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM12_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM12_CCER  -----------------------------------
// SVD Line: 10745

//  <rtree> SFDITEM_REG__TIM12_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001820) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM12_CCER >> 0) & 0xFFFFFFFF), ((TIM12_CCER = (TIM12_CCER & ~(0xBBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_CCER_CC2NP </item>
//    <item> SFDITEM_FIELD__TIM12_CCER_CC2P </item>
//    <item> SFDITEM_FIELD__TIM12_CCER_CC2E </item>
//    <item> SFDITEM_FIELD__TIM12_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM12_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM12_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM12_CNT  --------------------------------
// SVD Line: 10799

unsigned int TIM12_CNT __AT (0x40001824);



// --------------------------------  Field Item: TIM12_CNT_CNT  -----------------------------------
// SVD Line: 10808

//  <item> SFDITEM_FIELD__TIM12_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001824) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM12_CNT >> 0) & 0xFFFF), ((TIM12_CNT = (TIM12_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM12_CNT  -----------------------------------
// SVD Line: 10799

//  <rtree> SFDITEM_REG__TIM12_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001824) counter </i>
//    <loc> ( (unsigned int)((TIM12_CNT >> 0) & 0xFFFFFFFF), ((TIM12_CNT = (TIM12_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM12_PSC  --------------------------------
// SVD Line: 10816

unsigned int TIM12_PSC __AT (0x40001828);



// --------------------------------  Field Item: TIM12_PSC_PSC  -----------------------------------
// SVD Line: 10825

//  <item> SFDITEM_FIELD__TIM12_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001828) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM12_PSC >> 0) & 0xFFFF), ((TIM12_PSC = (TIM12_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM12_PSC  -----------------------------------
// SVD Line: 10816

//  <rtree> SFDITEM_REG__TIM12_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001828) prescaler </i>
//    <loc> ( (unsigned int)((TIM12_PSC >> 0) & 0xFFFFFFFF), ((TIM12_PSC = (TIM12_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM12_ARR  --------------------------------
// SVD Line: 10833

unsigned int TIM12_ARR __AT (0x4000182C);



// --------------------------------  Field Item: TIM12_ARR_ARR  -----------------------------------
// SVD Line: 10842

//  <item> SFDITEM_FIELD__TIM12_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000182C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM12_ARR >> 0) & 0xFFFF), ((TIM12_ARR = (TIM12_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM12_ARR  -----------------------------------
// SVD Line: 10833

//  <rtree> SFDITEM_REG__TIM12_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000182C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM12_ARR >> 0) & 0xFFFFFFFF), ((TIM12_ARR = (TIM12_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM12_CCR1  -------------------------------
// SVD Line: 10850

unsigned int TIM12_CCR1 __AT (0x40001834);



// -------------------------------  Field Item: TIM12_CCR1_CCR1  ----------------------------------
// SVD Line: 10859

//  <item> SFDITEM_FIELD__TIM12_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001834) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM12_CCR1 >> 0) & 0xFFFF), ((TIM12_CCR1 = (TIM12_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM12_CCR1  -----------------------------------
// SVD Line: 10850

//  <rtree> SFDITEM_REG__TIM12_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001834) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM12_CCR1 >> 0) & 0xFFFFFFFF), ((TIM12_CCR1 = (TIM12_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_CCR1_CCR1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM12_CCR2  -------------------------------
// SVD Line: 10867

unsigned int TIM12_CCR2 __AT (0x40001838);



// -------------------------------  Field Item: TIM12_CCR2_CCR2  ----------------------------------
// SVD Line: 10876

//  <item> SFDITEM_FIELD__TIM12_CCR2_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001838) Capture/Compare 2 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM12_CCR2 >> 0) & 0xFFFF), ((TIM12_CCR2 = (TIM12_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM12_CCR2  -----------------------------------
// SVD Line: 10867

//  <rtree> SFDITEM_REG__TIM12_CCR2
//    <name> CCR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001838) capture/compare register 2 </i>
//    <loc> ( (unsigned int)((TIM12_CCR2 >> 0) & 0xFFFFFFFF), ((TIM12_CCR2 = (TIM12_CCR2 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM12_CCR2_CCR2 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM12  -------------------------------------
// SVD Line: 10886

//  <view> TIM12
//    <name> TIM12 </name>
//    <item> SFDITEM_REG__TIM12_CR1 </item>
//    <item> SFDITEM_REG__TIM12_CR2 </item>
//    <item> SFDITEM_REG__TIM12_SMCR </item>
//    <item> SFDITEM_REG__TIM12_DIER </item>
//    <item> SFDITEM_REG__TIM12_SR </item>
//    <item> SFDITEM_REG__TIM12_EGR </item>
//    <item> SFDITEM_REG__TIM12_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM12_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM12_CCER </item>
//    <item> SFDITEM_REG__TIM12_CNT </item>
//    <item> SFDITEM_REG__TIM12_PSC </item>
//    <item> SFDITEM_REG__TIM12_ARR </item>
//    <item> SFDITEM_REG__TIM12_CCR1 </item>
//    <item> SFDITEM_REG__TIM12_CCR2 </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM10_CR1  --------------------------------
// SVD Line: 10913

unsigned int TIM10_CR1 __AT (0x40015000);



// --------------------------------  Field Item: TIM10_CR1_CKD  -----------------------------------
// SVD Line: 10922

//  <item> SFDITEM_FIELD__TIM10_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40015000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CR1 >> 8) & 0x3), ((TIM10_CR1 = (TIM10_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM10_CR1_ARPE  -----------------------------------
// SVD Line: 10928

//  <item> SFDITEM_FIELD__TIM10_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40015000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM10_CR1_URS  -----------------------------------
// SVD Line: 10934

//  <item> SFDITEM_FIELD__TIM10_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40015000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM10_CR1_UDIS  -----------------------------------
// SVD Line: 10940

//  <item> SFDITEM_FIELD__TIM10_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM10_CR1_CEN  -----------------------------------
// SVD Line: 10946

//  <item> SFDITEM_FIELD__TIM10_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_CR1  -----------------------------------
// SVD Line: 10913

//  <rtree> SFDITEM_REG__TIM10_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM10_CR1 >> 0) & 0xFFFFFFFF), ((TIM10_CR1 = (TIM10_CR1 & ~(0x387UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x387) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM10_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM10_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM10_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM10_CR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_CR2  --------------------------------
// SVD Line: 10954

unsigned int TIM10_CR2 __AT (0x40015004);



// --------------------------------  Field Item: TIM10_CR2_MMS  -----------------------------------
// SVD Line: 10963

//  <item> SFDITEM_FIELD__TIM10_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40015004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CR2 >> 4) & 0x7), ((TIM10_CR2 = (TIM10_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_CR2  -----------------------------------
// SVD Line: 10954

//  <rtree> SFDITEM_REG__TIM10_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM10_CR2 >> 0) & 0xFFFFFFFF), ((TIM10_CR2 = (TIM10_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_DIER  -------------------------------
// SVD Line: 10971

unsigned int TIM10_DIER __AT (0x4001500C);



// ------------------------------  Field Item: TIM10_DIER_CC1IE  ----------------------------------
// SVD Line: 10980

//  <item> SFDITEM_FIELD__TIM10_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001500C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM10_DIER_UIE  -----------------------------------
// SVD Line: 10987

//  <item> SFDITEM_FIELD__TIM10_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001500C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM10_DIER  -----------------------------------
// SVD Line: 10971

//  <rtree> SFDITEM_REG__TIM10_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001500C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM10_DIER >> 0) & 0xFFFFFFFF), ((TIM10_DIER = (TIM10_DIER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM10_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM10_SR  --------------------------------
// SVD Line: 10995

unsigned int TIM10_SR __AT (0x40015010);



// -------------------------------  Field Item: TIM10_SR_CC1OF  -----------------------------------
// SVD Line: 11004

//  <item> SFDITEM_FIELD__TIM10_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40015010) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM10_SR_CC1IF  -----------------------------------
// SVD Line: 11011

//  <item> SFDITEM_FIELD__TIM10_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015010) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM10_SR_UIF  ------------------------------------
// SVD Line: 11018

//  <item> SFDITEM_FIELD__TIM10_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_SR  ------------------------------------
// SVD Line: 10995

//  <rtree> SFDITEM_REG__TIM10_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015010) status register </i>
//    <loc> ( (unsigned int)((TIM10_SR >> 0) & 0xFFFFFFFF), ((TIM10_SR = (TIM10_SR & ~(0x203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM10_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM10_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_EGR  --------------------------------
// SVD Line: 11026

unsigned int TIM10_EGR __AT (0x40015014);



// -------------------------------  Field Item: TIM10_EGR_CC1G  -----------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__TIM10_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40015014) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM10_EGR_UG  ------------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__TIM10_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40015014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_EGR  -----------------------------------
// SVD Line: 11026

//  <rtree> SFDITEM_REG__TIM10_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40015014) event generation register </i>
//    <loc> ( (unsigned int)((TIM10_EGR >> 0) & 0xFFFFFFFF), ((TIM10_EGR = (TIM10_EGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM10_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM10_CCMR1_Output  ---------------------------
// SVD Line: 11050

unsigned int TIM10_CCMR1_Output __AT (0x40015018);



// ---------------------------  Field Item: TIM10_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 11060

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40015018) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CCMR1_Output >> 4) & 0x7), ((TIM10_CCMR1_Output = (TIM10_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM10_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 11066

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40015018) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM10_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 11073

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40015018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CCMR1_Output >> 0) & 0x3), ((TIM10_CCMR1_Output = (TIM10_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM10_CCMR1_Output  -------------------------------
// SVD Line: 11050

//  <rtree> SFDITEM_REG__TIM10_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015018) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM10_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM10_CCMR1_Output = (TIM10_CCMR1_Output & ~(0x7BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM10_CCMR1_Input  ----------------------------
// SVD Line: 11082

unsigned int TIM10_CCMR1_Input __AT (0x40015018);



// ---------------------------  Field Item: TIM10_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40015018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CCMR1_Input >> 4) & 0xF), ((TIM10_CCMR1_Input = (TIM10_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM10_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40015018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CCMR1_Input >> 2) & 0x3), ((TIM10_CCMR1_Input = (TIM10_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM10_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 11105

//  <item> SFDITEM_FIELD__TIM10_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40015018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM10_CCMR1_Input >> 0) & 0x3), ((TIM10_CCMR1_Input = (TIM10_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM10_CCMR1_Input  -------------------------------
// SVD Line: 11082

//  <rtree> SFDITEM_REG__TIM10_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015018) capture/compare mode register (input  mode) </i>
//    <loc> ( (unsigned int)((TIM10_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM10_CCMR1_Input = (TIM10_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM10_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_CCER  -------------------------------
// SVD Line: 11114

unsigned int TIM10_CCER __AT (0x40015020);



// ------------------------------  Field Item: TIM10_CCER_CC1NP  ----------------------------------
// SVD Line: 11124

//  <item> SFDITEM_FIELD__TIM10_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40015020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM10_CCER_CC1P  ----------------------------------
// SVD Line: 11131

//  <item> SFDITEM_FIELD__TIM10_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM10_CCER_CC1E  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__TIM10_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015020) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM10_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM10_CCER  -----------------------------------
// SVD Line: 11114

//  <rtree> SFDITEM_REG__TIM10_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015020) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM10_CCER >> 0) & 0xFFFFFFFF), ((TIM10_CCER = (TIM10_CCER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM10_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM10_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_CNT  --------------------------------
// SVD Line: 11147

unsigned int TIM10_CNT __AT (0x40015024);



// --------------------------------  Field Item: TIM10_CNT_CNT  -----------------------------------
// SVD Line: 11156

//  <item> SFDITEM_FIELD__TIM10_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40015024) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM10_CNT >> 0) & 0xFFFF), ((TIM10_CNT = (TIM10_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_CNT  -----------------------------------
// SVD Line: 11147

//  <rtree> SFDITEM_REG__TIM10_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015024) counter </i>
//    <loc> ( (unsigned int)((TIM10_CNT >> 0) & 0xFFFFFFFF), ((TIM10_CNT = (TIM10_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_PSC  --------------------------------
// SVD Line: 11164

unsigned int TIM10_PSC __AT (0x40015028);



// --------------------------------  Field Item: TIM10_PSC_PSC  -----------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__TIM10_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40015028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM10_PSC >> 0) & 0xFFFF), ((TIM10_PSC = (TIM10_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_PSC  -----------------------------------
// SVD Line: 11164

//  <rtree> SFDITEM_REG__TIM10_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015028) prescaler </i>
//    <loc> ( (unsigned int)((TIM10_PSC >> 0) & 0xFFFFFFFF), ((TIM10_PSC = (TIM10_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_ARR  --------------------------------
// SVD Line: 11181

unsigned int TIM10_ARR __AT (0x4001502C);



// --------------------------------  Field Item: TIM10_ARR_ARR  -----------------------------------
// SVD Line: 11190

//  <item> SFDITEM_FIELD__TIM10_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001502C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM10_ARR >> 0) & 0xFFFF), ((TIM10_ARR = (TIM10_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM10_ARR  -----------------------------------
// SVD Line: 11181

//  <rtree> SFDITEM_REG__TIM10_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001502C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM10_ARR >> 0) & 0xFFFFFFFF), ((TIM10_ARR = (TIM10_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM10_CCR1  -------------------------------
// SVD Line: 11198

unsigned int TIM10_CCR1 __AT (0x40015034);



// -------------------------------  Field Item: TIM10_CCR1_CCR1  ----------------------------------
// SVD Line: 11207

//  <item> SFDITEM_FIELD__TIM10_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40015034) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM10_CCR1 >> 0) & 0xFFFF), ((TIM10_CCR1 = (TIM10_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM10_CCR1  -----------------------------------
// SVD Line: 11198

//  <rtree> SFDITEM_REG__TIM10_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM10_CCR1 >> 0) & 0xFFFFFFFF), ((TIM10_CCR1 = (TIM10_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM10_CCR1_CCR1 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM10  -------------------------------------
// SVD Line: 10896

//  <view> TIM10
//    <name> TIM10 </name>
//    <item> SFDITEM_REG__TIM10_CR1 </item>
//    <item> SFDITEM_REG__TIM10_CR2 </item>
//    <item> SFDITEM_REG__TIM10_DIER </item>
//    <item> SFDITEM_REG__TIM10_SR </item>
//    <item> SFDITEM_REG__TIM10_EGR </item>
//    <item> SFDITEM_REG__TIM10_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM10_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM10_CCER </item>
//    <item> SFDITEM_REG__TIM10_CNT </item>
//    <item> SFDITEM_REG__TIM10_PSC </item>
//    <item> SFDITEM_REG__TIM10_ARR </item>
//    <item> SFDITEM_REG__TIM10_CCR1 </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM11_CR1  --------------------------------
// SVD Line: 10913

unsigned int TIM11_CR1 __AT (0x40015400);



// --------------------------------  Field Item: TIM11_CR1_CKD  -----------------------------------
// SVD Line: 10922

//  <item> SFDITEM_FIELD__TIM11_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40015400) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CR1 >> 8) & 0x3), ((TIM11_CR1 = (TIM11_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM11_CR1_ARPE  -----------------------------------
// SVD Line: 10928

//  <item> SFDITEM_FIELD__TIM11_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40015400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM11_CR1_URS  -----------------------------------
// SVD Line: 10934

//  <item> SFDITEM_FIELD__TIM11_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40015400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM11_CR1_UDIS  -----------------------------------
// SVD Line: 10940

//  <item> SFDITEM_FIELD__TIM11_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM11_CR1_CEN  -----------------------------------
// SVD Line: 10946

//  <item> SFDITEM_FIELD__TIM11_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_CR1  -----------------------------------
// SVD Line: 10913

//  <rtree> SFDITEM_REG__TIM11_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM11_CR1 >> 0) & 0xFFFFFFFF), ((TIM11_CR1 = (TIM11_CR1 & ~(0x387UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x387) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM11_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM11_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM11_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM11_CR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_CR2  --------------------------------
// SVD Line: 10954

unsigned int TIM11_CR2 __AT (0x40015404);



// --------------------------------  Field Item: TIM11_CR2_MMS  -----------------------------------
// SVD Line: 10963

//  <item> SFDITEM_FIELD__TIM11_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40015404) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CR2 >> 4) & 0x7), ((TIM11_CR2 = (TIM11_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_CR2  -----------------------------------
// SVD Line: 10954

//  <rtree> SFDITEM_REG__TIM11_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM11_CR2 >> 0) & 0xFFFFFFFF), ((TIM11_CR2 = (TIM11_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_DIER  -------------------------------
// SVD Line: 10971

unsigned int TIM11_DIER __AT (0x4001540C);



// ------------------------------  Field Item: TIM11_DIER_CC1IE  ----------------------------------
// SVD Line: 10980

//  <item> SFDITEM_FIELD__TIM11_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001540C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM11_DIER_UIE  -----------------------------------
// SVD Line: 10987

//  <item> SFDITEM_FIELD__TIM11_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001540C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM11_DIER  -----------------------------------
// SVD Line: 10971

//  <rtree> SFDITEM_REG__TIM11_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001540C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM11_DIER >> 0) & 0xFFFFFFFF), ((TIM11_DIER = (TIM11_DIER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM11_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM11_SR  --------------------------------
// SVD Line: 10995

unsigned int TIM11_SR __AT (0x40015410);



// -------------------------------  Field Item: TIM11_SR_CC1OF  -----------------------------------
// SVD Line: 11004

//  <item> SFDITEM_FIELD__TIM11_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40015410) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM11_SR_CC1IF  -----------------------------------
// SVD Line: 11011

//  <item> SFDITEM_FIELD__TIM11_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015410) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM11_SR_UIF  ------------------------------------
// SVD Line: 11018

//  <item> SFDITEM_FIELD__TIM11_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_SR  ------------------------------------
// SVD Line: 10995

//  <rtree> SFDITEM_REG__TIM11_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015410) status register </i>
//    <loc> ( (unsigned int)((TIM11_SR >> 0) & 0xFFFFFFFF), ((TIM11_SR = (TIM11_SR & ~(0x203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM11_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM11_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_EGR  --------------------------------
// SVD Line: 11026

unsigned int TIM11_EGR __AT (0x40015414);



// -------------------------------  Field Item: TIM11_EGR_CC1G  -----------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__TIM11_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40015414) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM11_EGR_UG  ------------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__TIM11_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40015414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_EGR  -----------------------------------
// SVD Line: 11026

//  <rtree> SFDITEM_REG__TIM11_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40015414) event generation register </i>
//    <loc> ( (unsigned int)((TIM11_EGR >> 0) & 0xFFFFFFFF), ((TIM11_EGR = (TIM11_EGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM11_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM11_CCMR1_Output  ---------------------------
// SVD Line: 11050

unsigned int TIM11_CCMR1_Output __AT (0x40015418);



// ---------------------------  Field Item: TIM11_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 11060

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40015418) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CCMR1_Output >> 4) & 0x7), ((TIM11_CCMR1_Output = (TIM11_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM11_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 11066

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40015418) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM11_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 11073

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40015418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CCMR1_Output >> 0) & 0x3), ((TIM11_CCMR1_Output = (TIM11_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM11_CCMR1_Output  -------------------------------
// SVD Line: 11050

//  <rtree> SFDITEM_REG__TIM11_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015418) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM11_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM11_CCMR1_Output = (TIM11_CCMR1_Output & ~(0x7BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM11_CCMR1_Input  ----------------------------
// SVD Line: 11082

unsigned int TIM11_CCMR1_Input __AT (0x40015418);



// ---------------------------  Field Item: TIM11_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40015418) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CCMR1_Input >> 4) & 0xF), ((TIM11_CCMR1_Input = (TIM11_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM11_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40015418) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CCMR1_Input >> 2) & 0x3), ((TIM11_CCMR1_Input = (TIM11_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM11_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 11105

//  <item> SFDITEM_FIELD__TIM11_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40015418) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM11_CCMR1_Input >> 0) & 0x3), ((TIM11_CCMR1_Input = (TIM11_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM11_CCMR1_Input  -------------------------------
// SVD Line: 11082

//  <rtree> SFDITEM_REG__TIM11_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015418) capture/compare mode register (input  mode) </i>
//    <loc> ( (unsigned int)((TIM11_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM11_CCMR1_Input = (TIM11_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM11_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_CCER  -------------------------------
// SVD Line: 11114

unsigned int TIM11_CCER __AT (0x40015420);



// ------------------------------  Field Item: TIM11_CCER_CC1NP  ----------------------------------
// SVD Line: 11124

//  <item> SFDITEM_FIELD__TIM11_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40015420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM11_CCER_CC1P  ----------------------------------
// SVD Line: 11131

//  <item> SFDITEM_FIELD__TIM11_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40015420) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM11_CCER_CC1E  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__TIM11_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40015420) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM11_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM11_CCER  -----------------------------------
// SVD Line: 11114

//  <rtree> SFDITEM_REG__TIM11_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015420) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM11_CCER >> 0) & 0xFFFFFFFF), ((TIM11_CCER = (TIM11_CCER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM11_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM11_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_CNT  --------------------------------
// SVD Line: 11147

unsigned int TIM11_CNT __AT (0x40015424);



// --------------------------------  Field Item: TIM11_CNT_CNT  -----------------------------------
// SVD Line: 11156

//  <item> SFDITEM_FIELD__TIM11_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40015424) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM11_CNT >> 0) & 0xFFFF), ((TIM11_CNT = (TIM11_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_CNT  -----------------------------------
// SVD Line: 11147

//  <rtree> SFDITEM_REG__TIM11_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015424) counter </i>
//    <loc> ( (unsigned int)((TIM11_CNT >> 0) & 0xFFFFFFFF), ((TIM11_CNT = (TIM11_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_PSC  --------------------------------
// SVD Line: 11164

unsigned int TIM11_PSC __AT (0x40015428);



// --------------------------------  Field Item: TIM11_PSC_PSC  -----------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__TIM11_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40015428) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM11_PSC >> 0) & 0xFFFF), ((TIM11_PSC = (TIM11_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_PSC  -----------------------------------
// SVD Line: 11164

//  <rtree> SFDITEM_REG__TIM11_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015428) prescaler </i>
//    <loc> ( (unsigned int)((TIM11_PSC >> 0) & 0xFFFFFFFF), ((TIM11_PSC = (TIM11_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_ARR  --------------------------------
// SVD Line: 11181

unsigned int TIM11_ARR __AT (0x4001542C);



// --------------------------------  Field Item: TIM11_ARR_ARR  -----------------------------------
// SVD Line: 11190

//  <item> SFDITEM_FIELD__TIM11_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001542C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM11_ARR >> 0) & 0xFFFF), ((TIM11_ARR = (TIM11_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM11_ARR  -----------------------------------
// SVD Line: 11181

//  <rtree> SFDITEM_REG__TIM11_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001542C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM11_ARR >> 0) & 0xFFFFFFFF), ((TIM11_ARR = (TIM11_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM11_CCR1  -------------------------------
// SVD Line: 11198

unsigned int TIM11_CCR1 __AT (0x40015434);



// -------------------------------  Field Item: TIM11_CCR1_CCR1  ----------------------------------
// SVD Line: 11207

//  <item> SFDITEM_FIELD__TIM11_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40015434) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM11_CCR1 >> 0) & 0xFFFF), ((TIM11_CCR1 = (TIM11_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM11_CCR1  -----------------------------------
// SVD Line: 11198

//  <rtree> SFDITEM_REG__TIM11_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40015434) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM11_CCR1 >> 0) & 0xFFFFFFFF), ((TIM11_CCR1 = (TIM11_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM11_CCR1_CCR1 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM11  -------------------------------------
// SVD Line: 11217

//  <view> TIM11
//    <name> TIM11 </name>
//    <item> SFDITEM_REG__TIM11_CR1 </item>
//    <item> SFDITEM_REG__TIM11_CR2 </item>
//    <item> SFDITEM_REG__TIM11_DIER </item>
//    <item> SFDITEM_REG__TIM11_SR </item>
//    <item> SFDITEM_REG__TIM11_EGR </item>
//    <item> SFDITEM_REG__TIM11_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM11_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM11_CCER </item>
//    <item> SFDITEM_REG__TIM11_CNT </item>
//    <item> SFDITEM_REG__TIM11_PSC </item>
//    <item> SFDITEM_REG__TIM11_ARR </item>
//    <item> SFDITEM_REG__TIM11_CCR1 </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM13_CR1  --------------------------------
// SVD Line: 10913

unsigned int TIM13_CR1 __AT (0x40001C00);



// --------------------------------  Field Item: TIM13_CR1_CKD  -----------------------------------
// SVD Line: 10922

//  <item> SFDITEM_FIELD__TIM13_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40001C00) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM13_CR1 >> 8) & 0x3), ((TIM13_CR1 = (TIM13_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM13_CR1_ARPE  -----------------------------------
// SVD Line: 10928

//  <item> SFDITEM_FIELD__TIM13_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40001C00) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM13_CR1_URS  -----------------------------------
// SVD Line: 10934

//  <item> SFDITEM_FIELD__TIM13_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001C00) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM13_CR1_UDIS  -----------------------------------
// SVD Line: 10940

//  <item> SFDITEM_FIELD__TIM13_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001C00) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM13_CR1_CEN  -----------------------------------
// SVD Line: 10946

//  <item> SFDITEM_FIELD__TIM13_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C00) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM13_CR1  -----------------------------------
// SVD Line: 10913

//  <rtree> SFDITEM_REG__TIM13_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C00) control register 1 </i>
//    <loc> ( (unsigned int)((TIM13_CR1 >> 0) & 0xFFFFFFFF), ((TIM13_CR1 = (TIM13_CR1 & ~(0x387UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x387) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM13_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM13_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM13_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM13_CR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM13_CR2  --------------------------------
// SVD Line: 10954

unsigned int TIM13_CR2 __AT (0x40001C04);



// --------------------------------  Field Item: TIM13_CR2_MMS  -----------------------------------
// SVD Line: 10963

//  <item> SFDITEM_FIELD__TIM13_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001C04) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM13_CR2 >> 4) & 0x7), ((TIM13_CR2 = (TIM13_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM13_CR2  -----------------------------------
// SVD Line: 10954

//  <rtree> SFDITEM_REG__TIM13_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C04) control register 2 </i>
//    <loc> ( (unsigned int)((TIM13_CR2 >> 0) & 0xFFFFFFFF), ((TIM13_CR2 = (TIM13_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM13_DIER  -------------------------------
// SVD Line: 10971

unsigned int TIM13_DIER __AT (0x40001C0C);



// ------------------------------  Field Item: TIM13_DIER_CC1IE  ----------------------------------
// SVD Line: 10980

//  <item> SFDITEM_FIELD__TIM13_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001C0C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM13_DIER_UIE  -----------------------------------
// SVD Line: 10987

//  <item> SFDITEM_FIELD__TIM13_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C0C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM13_DIER  -----------------------------------
// SVD Line: 10971

//  <rtree> SFDITEM_REG__TIM13_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C0C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM13_DIER >> 0) & 0xFFFFFFFF), ((TIM13_DIER = (TIM13_DIER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM13_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM13_SR  --------------------------------
// SVD Line: 10995

unsigned int TIM13_SR __AT (0x40001C10);



// -------------------------------  Field Item: TIM13_SR_CC1OF  -----------------------------------
// SVD Line: 11004

//  <item> SFDITEM_FIELD__TIM13_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40001C10) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM13_SR_CC1IF  -----------------------------------
// SVD Line: 11011

//  <item> SFDITEM_FIELD__TIM13_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001C10) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM13_SR_UIF  ------------------------------------
// SVD Line: 11018

//  <item> SFDITEM_FIELD__TIM13_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C10) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM13_SR  ------------------------------------
// SVD Line: 10995

//  <rtree> SFDITEM_REG__TIM13_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C10) status register </i>
//    <loc> ( (unsigned int)((TIM13_SR >> 0) & 0xFFFFFFFF), ((TIM13_SR = (TIM13_SR & ~(0x203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM13_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM13_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM13_EGR  --------------------------------
// SVD Line: 11026

unsigned int TIM13_EGR __AT (0x40001C14);



// -------------------------------  Field Item: TIM13_EGR_CC1G  -----------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__TIM13_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40001C14) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM13_EGR_UG  ------------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__TIM13_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40001C14) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM13_EGR  -----------------------------------
// SVD Line: 11026

//  <rtree> SFDITEM_REG__TIM13_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40001C14) event generation register </i>
//    <loc> ( (unsigned int)((TIM13_EGR >> 0) & 0xFFFFFFFF), ((TIM13_EGR = (TIM13_EGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM13_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM13_CCMR1_Output  ---------------------------
// SVD Line: 11050

unsigned int TIM13_CCMR1_Output __AT (0x40001C18);



// ---------------------------  Field Item: TIM13_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 11060

//  <item> SFDITEM_FIELD__TIM13_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001C18) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM13_CCMR1_Output >> 4) & 0x7), ((TIM13_CCMR1_Output = (TIM13_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM13_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 11066

//  <item> SFDITEM_FIELD__TIM13_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001C18) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM13_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 11073

//  <item> SFDITEM_FIELD__TIM13_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40001C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM13_CCMR1_Output >> 0) & 0x3), ((TIM13_CCMR1_Output = (TIM13_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM13_CCMR1_Output  -------------------------------
// SVD Line: 11050

//  <rtree> SFDITEM_REG__TIM13_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C18) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM13_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM13_CCMR1_Output = (TIM13_CCMR1_Output & ~(0x7BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM13_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM13_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM13_CCMR1_Input  ----------------------------
// SVD Line: 11082

unsigned int TIM13_CCMR1_Input __AT (0x40001C18);



// ---------------------------  Field Item: TIM13_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__TIM13_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40001C18) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM13_CCMR1_Input >> 4) & 0xF), ((TIM13_CCMR1_Input = (TIM13_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM13_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__TIM13_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40001C18) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM13_CCMR1_Input >> 2) & 0x3), ((TIM13_CCMR1_Input = (TIM13_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM13_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 11105

//  <item> SFDITEM_FIELD__TIM13_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40001C18) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM13_CCMR1_Input >> 0) & 0x3), ((TIM13_CCMR1_Input = (TIM13_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM13_CCMR1_Input  -------------------------------
// SVD Line: 11082

//  <rtree> SFDITEM_REG__TIM13_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C18) capture/compare mode register (input  mode) </i>
//    <loc> ( (unsigned int)((TIM13_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM13_CCMR1_Input = (TIM13_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM13_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM13_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM13_CCER  -------------------------------
// SVD Line: 11114

unsigned int TIM13_CCER __AT (0x40001C20);



// ------------------------------  Field Item: TIM13_CCER_CC1NP  ----------------------------------
// SVD Line: 11124

//  <item> SFDITEM_FIELD__TIM13_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM13_CCER_CC1P  ----------------------------------
// SVD Line: 11131

//  <item> SFDITEM_FIELD__TIM13_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001C20) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM13_CCER_CC1E  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__TIM13_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001C20) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM13_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM13_CCER  -----------------------------------
// SVD Line: 11114

//  <rtree> SFDITEM_REG__TIM13_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C20) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM13_CCER >> 0) & 0xFFFFFFFF), ((TIM13_CCER = (TIM13_CCER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM13_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM13_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM13_CNT  --------------------------------
// SVD Line: 11147

unsigned int TIM13_CNT __AT (0x40001C24);



// --------------------------------  Field Item: TIM13_CNT_CNT  -----------------------------------
// SVD Line: 11156

//  <item> SFDITEM_FIELD__TIM13_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001C24) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM13_CNT >> 0) & 0xFFFF), ((TIM13_CNT = (TIM13_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM13_CNT  -----------------------------------
// SVD Line: 11147

//  <rtree> SFDITEM_REG__TIM13_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C24) counter </i>
//    <loc> ( (unsigned int)((TIM13_CNT >> 0) & 0xFFFFFFFF), ((TIM13_CNT = (TIM13_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM13_PSC  --------------------------------
// SVD Line: 11164

unsigned int TIM13_PSC __AT (0x40001C28);



// --------------------------------  Field Item: TIM13_PSC_PSC  -----------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__TIM13_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001C28) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM13_PSC >> 0) & 0xFFFF), ((TIM13_PSC = (TIM13_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM13_PSC  -----------------------------------
// SVD Line: 11164

//  <rtree> SFDITEM_REG__TIM13_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C28) prescaler </i>
//    <loc> ( (unsigned int)((TIM13_PSC >> 0) & 0xFFFFFFFF), ((TIM13_PSC = (TIM13_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM13_ARR  --------------------------------
// SVD Line: 11181

unsigned int TIM13_ARR __AT (0x40001C2C);



// --------------------------------  Field Item: TIM13_ARR_ARR  -----------------------------------
// SVD Line: 11190

//  <item> SFDITEM_FIELD__TIM13_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001C2C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM13_ARR >> 0) & 0xFFFF), ((TIM13_ARR = (TIM13_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM13_ARR  -----------------------------------
// SVD Line: 11181

//  <rtree> SFDITEM_REG__TIM13_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C2C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM13_ARR >> 0) & 0xFFFFFFFF), ((TIM13_ARR = (TIM13_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM13_CCR1  -------------------------------
// SVD Line: 11198

unsigned int TIM13_CCR1 __AT (0x40001C34);



// -------------------------------  Field Item: TIM13_CCR1_CCR1  ----------------------------------
// SVD Line: 11207

//  <item> SFDITEM_FIELD__TIM13_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001C34) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM13_CCR1 >> 0) & 0xFFFF), ((TIM13_CCR1 = (TIM13_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM13_CCR1  -----------------------------------
// SVD Line: 11198

//  <rtree> SFDITEM_REG__TIM13_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001C34) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM13_CCR1 >> 0) & 0xFFFFFFFF), ((TIM13_CCR1 = (TIM13_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM13_CCR1_CCR1 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM13  -------------------------------------
// SVD Line: 11227

//  <view> TIM13
//    <name> TIM13 </name>
//    <item> SFDITEM_REG__TIM13_CR1 </item>
//    <item> SFDITEM_REG__TIM13_CR2 </item>
//    <item> SFDITEM_REG__TIM13_DIER </item>
//    <item> SFDITEM_REG__TIM13_SR </item>
//    <item> SFDITEM_REG__TIM13_EGR </item>
//    <item> SFDITEM_REG__TIM13_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM13_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM13_CCER </item>
//    <item> SFDITEM_REG__TIM13_CNT </item>
//    <item> SFDITEM_REG__TIM13_PSC </item>
//    <item> SFDITEM_REG__TIM13_ARR </item>
//    <item> SFDITEM_REG__TIM13_CCR1 </item>
//  </view>
//  


// ----------------------------  Register Item Address: TIM14_CR1  --------------------------------
// SVD Line: 10913

unsigned int TIM14_CR1 __AT (0x40002000);



// --------------------------------  Field Item: TIM14_CR1_CKD  -----------------------------------
// SVD Line: 10922

//  <item> SFDITEM_FIELD__TIM14_CR1_CKD
//    <name> CKD </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40002000) Clock division </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CR1 >> 8) & 0x3), ((TIM14_CR1 = (TIM14_CR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_ARPE  -----------------------------------
// SVD Line: 10928

//  <item> SFDITEM_FIELD__TIM14_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40002000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_URS  -----------------------------------
// SVD Line: 10934

//  <item> SFDITEM_FIELD__TIM14_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40002000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CR1_UDIS  -----------------------------------
// SVD Line: 10940

//  <item> SFDITEM_FIELD__TIM14_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_CR1_CEN  -----------------------------------
// SVD Line: 10946

//  <item> SFDITEM_FIELD__TIM14_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CR1  -----------------------------------
// SVD Line: 10913

//  <rtree> SFDITEM_REG__TIM14_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM14_CR1 >> 0) & 0xFFFFFFFF), ((TIM14_CR1 = (TIM14_CR1 & ~(0x387UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x387) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CR1_CKD </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM14_CR1_CEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CR2  --------------------------------
// SVD Line: 10954

unsigned int TIM14_CR2 __AT (0x40002004);



// --------------------------------  Field Item: TIM14_CR2_MMS  -----------------------------------
// SVD Line: 10963

//  <item> SFDITEM_FIELD__TIM14_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CR2 >> 4) & 0x7), ((TIM14_CR2 = (TIM14_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CR2  -----------------------------------
// SVD Line: 10954

//  <rtree> SFDITEM_REG__TIM14_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM14_CR2 >> 0) & 0xFFFFFFFF), ((TIM14_CR2 = (TIM14_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_DIER  -------------------------------
// SVD Line: 10971

unsigned int TIM14_DIER __AT (0x4000200C);



// ------------------------------  Field Item: TIM14_DIER_CC1IE  ----------------------------------
// SVD Line: 10980

//  <item> SFDITEM_FIELD__TIM14_DIER_CC1IE
//    <name> CC1IE </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000200C) Capture/Compare 1 interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.1..1> CC1IE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_DIER_UIE  -----------------------------------
// SVD Line: 10987

//  <item> SFDITEM_FIELD__TIM14_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000200C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_DIER  -----------------------------------
// SVD Line: 10971

//  <rtree> SFDITEM_REG__TIM14_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000200C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM14_DIER >> 0) & 0xFFFFFFFF), ((TIM14_DIER = (TIM14_DIER & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_DIER_CC1IE </item>
//    <item> SFDITEM_FIELD__TIM14_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM14_SR  --------------------------------
// SVD Line: 10995

unsigned int TIM14_SR __AT (0x40002010);



// -------------------------------  Field Item: TIM14_SR_CC1OF  -----------------------------------
// SVD Line: 11004

//  <item> SFDITEM_FIELD__TIM14_SR_CC1OF
//    <name> CC1OF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40002010) Capture/Compare 1 overcapture  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.9..9> CC1OF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_SR_CC1IF  -----------------------------------
// SVD Line: 11011

//  <item> SFDITEM_FIELD__TIM14_SR_CC1IF
//    <name> CC1IF </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002010) Capture/compare 1 interrupt  flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.1..1> CC1IF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_SR_UIF  ------------------------------------
// SVD Line: 11018

//  <item> SFDITEM_FIELD__TIM14_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_SR  ------------------------------------
// SVD Line: 10995

//  <rtree> SFDITEM_REG__TIM14_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002010) status register </i>
//    <loc> ( (unsigned int)((TIM14_SR >> 0) & 0xFFFFFFFF), ((TIM14_SR = (TIM14_SR & ~(0x203UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x203) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1OF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_CC1IF </item>
//    <item> SFDITEM_FIELD__TIM14_SR_UIF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_EGR  --------------------------------
// SVD Line: 11026

unsigned int TIM14_EGR __AT (0x40002014);



// -------------------------------  Field Item: TIM14_EGR_CC1G  -----------------------------------
// SVD Line: 11035

//  <item> SFDITEM_FIELD__TIM14_EGR_CC1G
//    <name> CC1G </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40002014) Capture/compare 1  generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.1..1> CC1G
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM14_EGR_UG  ------------------------------------
// SVD Line: 11042

//  <item> SFDITEM_FIELD__TIM14_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40002014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_EGR  -----------------------------------
// SVD Line: 11026

//  <rtree> SFDITEM_REG__TIM14_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40002014) event generation register </i>
//    <loc> ( (unsigned int)((TIM14_EGR >> 0) & 0xFFFFFFFF), ((TIM14_EGR = (TIM14_EGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_EGR_CC1G </item>
//    <item> SFDITEM_FIELD__TIM14_EGR_UG </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_Output  ---------------------------
// SVD Line: 11050

unsigned int TIM14_CCMR1_Output __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_Output_OC1M  ------------------------------
// SVD Line: 11060

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1M
//    <name> OC1M </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40002018) Output Compare 1 mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Output >> 4) & 0x7), ((TIM14_CCMR1_Output = (TIM14_CCMR1_Output & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_Output_OC1PE  ------------------------------
// SVD Line: 11066

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1PE
//    <name> OC1PE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002018) Output Compare 1 preload  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCMR1_Output ) </loc>
//      <o.3..3> OC1PE
//    </check>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_Output_CC1S  ------------------------------
// SVD Line: 11073

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Output_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Output >> 0) & 0x3), ((TIM14_CCMR1_Output = (TIM14_CCMR1_Output & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Register RTree: TIM14_CCMR1_Output  -------------------------------
// SVD Line: 11050

//  <rtree> SFDITEM_REG__TIM14_CCMR1_Output
//    <name> CCMR1_Output </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) capture/compare mode register (output  mode) </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_Output >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_Output = (TIM14_CCMR1_Output & ~(0x7BUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7B) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1M </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_OC1PE </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Output_CC1S </item>
//  </rtree>
//  


// ------------------------  Register Item Address: TIM14_CCMR1_Input  ----------------------------
// SVD Line: 11082

unsigned int TIM14_CCMR1_Input __AT (0x40002018);



// ---------------------------  Field Item: TIM14_CCMR1_Input_IC1F  -------------------------------
// SVD Line: 11093

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Input_IC1F
//    <name> IC1F </name>
//    <rw> 
//    <i> [Bits 7..4] RW (@ 0x40002018) Input capture 1 filter </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Input >> 4) & 0xF), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0xFUL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------  Field Item: TIM14_CCMR1_Input_IC1PSC  ------------------------------
// SVD Line: 11099

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Input_IC1PSC
//    <name> IC1PSC </name>
//    <rw> 
//    <i> [Bits 3..2] RW (@ 0x40002018) Input capture 1 prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Input >> 2) & 0x3), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0x3UL << 2 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 2 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: TIM14_CCMR1_Input_CC1S  -------------------------------
// SVD Line: 11105

//  <item> SFDITEM_FIELD__TIM14_CCMR1_Input_CC1S
//    <name> CC1S </name>
//    <rw> 
//    <i> [Bits 1..0] RW (@ 0x40002018) Capture/Compare 1  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM14_CCMR1_Input >> 0) & 0x3), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Register RTree: TIM14_CCMR1_Input  -------------------------------
// SVD Line: 11082

//  <rtree> SFDITEM_REG__TIM14_CCMR1_Input
//    <name> CCMR1_Input </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002018) capture/compare mode register (input  mode) </i>
//    <loc> ( (unsigned int)((TIM14_CCMR1_Input >> 0) & 0xFFFFFFFF), ((TIM14_CCMR1_Input = (TIM14_CCMR1_Input & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Input_IC1F </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Input_IC1PSC </item>
//    <item> SFDITEM_FIELD__TIM14_CCMR1_Input_CC1S </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCER  -------------------------------
// SVD Line: 11114

unsigned int TIM14_CCER __AT (0x40002020);



// ------------------------------  Field Item: TIM14_CCER_CC1NP  ----------------------------------
// SVD Line: 11124

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1NP
//    <name> CC1NP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40002020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.3..3> CC1NP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC1P  ----------------------------------
// SVD Line: 11131

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1P
//    <name> CC1P </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40002020) Capture/Compare 1 output  Polarity </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.1..1> CC1P
//    </check>
//  </item>
//  


// -------------------------------  Field Item: TIM14_CCER_CC1E  ----------------------------------
// SVD Line: 11138

//  <item> SFDITEM_FIELD__TIM14_CCER_CC1E
//    <name> CC1E </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40002020) Capture/Compare 1 output  enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM14_CCER ) </loc>
//      <o.0..0> CC1E
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCER  -----------------------------------
// SVD Line: 11114

//  <rtree> SFDITEM_REG__TIM14_CCER
//    <name> CCER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002020) capture/compare enable  register </i>
//    <loc> ( (unsigned int)((TIM14_CCER >> 0) & 0xFFFFFFFF), ((TIM14_CCER = (TIM14_CCER & ~(0xBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1NP </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1P </item>
//    <item> SFDITEM_FIELD__TIM14_CCER_CC1E </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CNT  --------------------------------
// SVD Line: 11147

unsigned int TIM14_CNT __AT (0x40002024);



// --------------------------------  Field Item: TIM14_CNT_CNT  -----------------------------------
// SVD Line: 11156

//  <item> SFDITEM_FIELD__TIM14_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002024) counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CNT >> 0) & 0xFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_CNT  -----------------------------------
// SVD Line: 11147

//  <rtree> SFDITEM_REG__TIM14_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002024) counter </i>
//    <loc> ( (unsigned int)((TIM14_CNT >> 0) & 0xFFFFFFFF), ((TIM14_CNT = (TIM14_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CNT_CNT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_PSC  --------------------------------
// SVD Line: 11164

unsigned int TIM14_PSC __AT (0x40002028);



// --------------------------------  Field Item: TIM14_PSC_PSC  -----------------------------------
// SVD Line: 11173

//  <item> SFDITEM_FIELD__TIM14_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_PSC >> 0) & 0xFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_PSC  -----------------------------------
// SVD Line: 11164

//  <rtree> SFDITEM_REG__TIM14_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002028) prescaler </i>
//    <loc> ( (unsigned int)((TIM14_PSC >> 0) & 0xFFFFFFFF), ((TIM14_PSC = (TIM14_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_PSC_PSC </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_ARR  --------------------------------
// SVD Line: 11181

unsigned int TIM14_ARR __AT (0x4000202C);



// --------------------------------  Field Item: TIM14_ARR_ARR  -----------------------------------
// SVD Line: 11190

//  <item> SFDITEM_FIELD__TIM14_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000202C) Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_ARR >> 0) & 0xFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM14_ARR  -----------------------------------
// SVD Line: 11181

//  <rtree> SFDITEM_REG__TIM14_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000202C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM14_ARR >> 0) & 0xFFFFFFFF), ((TIM14_ARR = (TIM14_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM14_CCR1  -------------------------------
// SVD Line: 11198

unsigned int TIM14_CCR1 __AT (0x40002034);



// -------------------------------  Field Item: TIM14_CCR1_CCR1  ----------------------------------
// SVD Line: 11207

//  <item> SFDITEM_FIELD__TIM14_CCR1_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40002034) Capture/Compare 1 value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM14_CCR1 >> 0) & 0xFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: TIM14_CCR1  -----------------------------------
// SVD Line: 11198

//  <rtree> SFDITEM_REG__TIM14_CCR1
//    <name> CCR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40002034) capture/compare register 1 </i>
//    <loc> ( (unsigned int)((TIM14_CCR1 >> 0) & 0xFFFFFFFF), ((TIM14_CCR1 = (TIM14_CCR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM14_CCR1_CCR1 </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: TIM14  -------------------------------------
// SVD Line: 11237

//  <view> TIM14
//    <name> TIM14 </name>
//    <item> SFDITEM_REG__TIM14_CR1 </item>
//    <item> SFDITEM_REG__TIM14_CR2 </item>
//    <item> SFDITEM_REG__TIM14_DIER </item>
//    <item> SFDITEM_REG__TIM14_SR </item>
//    <item> SFDITEM_REG__TIM14_EGR </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_Output </item>
//    <item> SFDITEM_REG__TIM14_CCMR1_Input </item>
//    <item> SFDITEM_REG__TIM14_CCER </item>
//    <item> SFDITEM_REG__TIM14_CNT </item>
//    <item> SFDITEM_REG__TIM14_PSC </item>
//    <item> SFDITEM_REG__TIM14_ARR </item>
//    <item> SFDITEM_REG__TIM14_CCR1 </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM6_CR1  --------------------------------
// SVD Line: 11263

unsigned int TIM6_CR1 __AT (0x40001000);



// --------------------------------  Field Item: TIM6_CR1_ARPE  -----------------------------------
// SVD Line: 11272

//  <item> SFDITEM_FIELD__TIM6_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40001000) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_OPM  ------------------------------------
// SVD Line: 11278

//  <item> SFDITEM_FIELD__TIM6_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001000) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_URS  ------------------------------------
// SVD Line: 11284

//  <item> SFDITEM_FIELD__TIM6_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001000) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_UDIS  -----------------------------------
// SVD Line: 11290

//  <item> SFDITEM_FIELD__TIM6_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001000) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_CR1_CEN  ------------------------------------
// SVD Line: 11296

//  <item> SFDITEM_FIELD__TIM6_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001000) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CR1  ------------------------------------
// SVD Line: 11263

//  <rtree> SFDITEM_REG__TIM6_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001000) control register 1 </i>
//    <loc> ( (unsigned int)((TIM6_CR1 >> 0) & 0xFFFFFFFF), ((TIM6_CR1 = (TIM6_CR1 & ~(0x8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM6_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_CR2  --------------------------------
// SVD Line: 11304

unsigned int TIM6_CR2 __AT (0x40001004);



// --------------------------------  Field Item: TIM6_CR2_MMS  ------------------------------------
// SVD Line: 11313

//  <item> SFDITEM_FIELD__TIM6_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001004) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM6_CR2 >> 4) & 0x7), ((TIM6_CR2 = (TIM6_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CR2  ------------------------------------
// SVD Line: 11304

//  <rtree> SFDITEM_REG__TIM6_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001004) control register 2 </i>
//    <loc> ( (unsigned int)((TIM6_CR2 >> 0) & 0xFFFFFFFF), ((TIM6_CR2 = (TIM6_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM6_DIER  --------------------------------
// SVD Line: 11321

unsigned int TIM6_DIER __AT (0x4000100C);



// --------------------------------  Field Item: TIM6_DIER_UDE  -----------------------------------
// SVD Line: 11330

//  <item> SFDITEM_FIELD__TIM6_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000100C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM6_DIER_UIE  -----------------------------------
// SVD Line: 11336

//  <item> SFDITEM_FIELD__TIM6_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000100C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_DIER  -----------------------------------
// SVD Line: 11321

//  <rtree> SFDITEM_REG__TIM6_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000100C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM6_DIER >> 0) & 0xFFFFFFFF), ((TIM6_DIER = (TIM6_DIER & ~(0x101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM6_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_SR  ---------------------------------
// SVD Line: 11344

unsigned int TIM6_SR __AT (0x40001010);



// ---------------------------------  Field Item: TIM6_SR_UIF  ------------------------------------
// SVD Line: 11353

//  <item> SFDITEM_FIELD__TIM6_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001010) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM6_SR  ------------------------------------
// SVD Line: 11344

//  <rtree> SFDITEM_REG__TIM6_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001010) status register </i>
//    <loc> ( (unsigned int)((TIM6_SR >> 0) & 0xFFFFFFFF), ((TIM6_SR = (TIM6_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_EGR  --------------------------------
// SVD Line: 11361

unsigned int TIM6_EGR __AT (0x40001014);



// ---------------------------------  Field Item: TIM6_EGR_UG  ------------------------------------
// SVD Line: 11370

//  <item> SFDITEM_FIELD__TIM6_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40001014) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM6_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_EGR  ------------------------------------
// SVD Line: 11361

//  <rtree> SFDITEM_REG__TIM6_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40001014) event generation register </i>
//    <loc> ( (unsigned int)((TIM6_EGR >> 0) & 0xFFFFFFFF), ((TIM6_EGR = (TIM6_EGR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_EGR_UG </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_CNT  --------------------------------
// SVD Line: 11378

unsigned int TIM6_CNT __AT (0x40001024);



// --------------------------------  Field Item: TIM6_CNT_CNT  ------------------------------------
// SVD Line: 11387

//  <item> SFDITEM_FIELD__TIM6_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001024) Low counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_CNT >> 0) & 0xFFFF), ((TIM6_CNT = (TIM6_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_CNT  ------------------------------------
// SVD Line: 11378

//  <rtree> SFDITEM_REG__TIM6_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001024) counter </i>
//    <loc> ( (unsigned int)((TIM6_CNT >> 0) & 0xFFFFFFFF), ((TIM6_CNT = (TIM6_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_PSC  --------------------------------
// SVD Line: 11395

unsigned int TIM6_PSC __AT (0x40001028);



// --------------------------------  Field Item: TIM6_PSC_PSC  ------------------------------------
// SVD Line: 11404

//  <item> SFDITEM_FIELD__TIM6_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001028) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_PSC >> 0) & 0xFFFF), ((TIM6_PSC = (TIM6_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_PSC  ------------------------------------
// SVD Line: 11395

//  <rtree> SFDITEM_REG__TIM6_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001028) prescaler </i>
//    <loc> ( (unsigned int)((TIM6_PSC >> 0) & 0xFFFFFFFF), ((TIM6_PSC = (TIM6_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM6_ARR  --------------------------------
// SVD Line: 11412

unsigned int TIM6_ARR __AT (0x4000102C);



// --------------------------------  Field Item: TIM6_ARR_ARR  ------------------------------------
// SVD Line: 11421

//  <item> SFDITEM_FIELD__TIM6_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000102C) Low Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM6_ARR >> 0) & 0xFFFF), ((TIM6_ARR = (TIM6_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM6_ARR  ------------------------------------
// SVD Line: 11412

//  <rtree> SFDITEM_REG__TIM6_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000102C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM6_ARR >> 0) & 0xFFFFFFFF), ((TIM6_ARR = (TIM6_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM6_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM6  -------------------------------------
// SVD Line: 11247

//  <view> TIM6
//    <name> TIM6 </name>
//    <item> SFDITEM_REG__TIM6_CR1 </item>
//    <item> SFDITEM_REG__TIM6_CR2 </item>
//    <item> SFDITEM_REG__TIM6_DIER </item>
//    <item> SFDITEM_REG__TIM6_SR </item>
//    <item> SFDITEM_REG__TIM6_EGR </item>
//    <item> SFDITEM_REG__TIM6_CNT </item>
//    <item> SFDITEM_REG__TIM6_PSC </item>
//    <item> SFDITEM_REG__TIM6_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: TIM7_CR1  --------------------------------
// SVD Line: 11263

unsigned int TIM7_CR1 __AT (0x40001400);



// --------------------------------  Field Item: TIM7_CR1_ARPE  -----------------------------------
// SVD Line: 11272

//  <item> SFDITEM_FIELD__TIM7_CR1_ARPE
//    <name> ARPE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40001400) Auto-reload preload enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_CR1 ) </loc>
//      <o.7..7> ARPE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM7_CR1_OPM  ------------------------------------
// SVD Line: 11278

//  <item> SFDITEM_FIELD__TIM7_CR1_OPM
//    <name> OPM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40001400) One-pulse mode </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_CR1 ) </loc>
//      <o.3..3> OPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM7_CR1_URS  ------------------------------------
// SVD Line: 11284

//  <item> SFDITEM_FIELD__TIM7_CR1_URS
//    <name> URS </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40001400) Update request source </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_CR1 ) </loc>
//      <o.2..2> URS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM7_CR1_UDIS  -----------------------------------
// SVD Line: 11290

//  <item> SFDITEM_FIELD__TIM7_CR1_UDIS
//    <name> UDIS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40001400) Update disable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_CR1 ) </loc>
//      <o.1..1> UDIS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM7_CR1_CEN  ------------------------------------
// SVD Line: 11296

//  <item> SFDITEM_FIELD__TIM7_CR1_CEN
//    <name> CEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001400) Counter enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_CR1 ) </loc>
//      <o.0..0> CEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_CR1  ------------------------------------
// SVD Line: 11263

//  <rtree> SFDITEM_REG__TIM7_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001400) control register 1 </i>
//    <loc> ( (unsigned int)((TIM7_CR1 >> 0) & 0xFFFFFFFF), ((TIM7_CR1 = (TIM7_CR1 & ~(0x8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_CR1_ARPE </item>
//    <item> SFDITEM_FIELD__TIM7_CR1_OPM </item>
//    <item> SFDITEM_FIELD__TIM7_CR1_URS </item>
//    <item> SFDITEM_FIELD__TIM7_CR1_UDIS </item>
//    <item> SFDITEM_FIELD__TIM7_CR1_CEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_CR2  --------------------------------
// SVD Line: 11304

unsigned int TIM7_CR2 __AT (0x40001404);



// --------------------------------  Field Item: TIM7_CR2_MMS  ------------------------------------
// SVD Line: 11313

//  <item> SFDITEM_FIELD__TIM7_CR2_MMS
//    <name> MMS </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40001404) Master mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((TIM7_CR2 >> 4) & 0x7), ((TIM7_CR2 = (TIM7_CR2 & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_CR2  ------------------------------------
// SVD Line: 11304

//  <rtree> SFDITEM_REG__TIM7_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001404) control register 2 </i>
//    <loc> ( (unsigned int)((TIM7_CR2 >> 0) & 0xFFFFFFFF), ((TIM7_CR2 = (TIM7_CR2 & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_CR2_MMS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: TIM7_DIER  --------------------------------
// SVD Line: 11321

unsigned int TIM7_DIER __AT (0x4000140C);



// --------------------------------  Field Item: TIM7_DIER_UDE  -----------------------------------
// SVD Line: 11330

//  <item> SFDITEM_FIELD__TIM7_DIER_UDE
//    <name> UDE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000140C) Update DMA request enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_DIER ) </loc>
//      <o.8..8> UDE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: TIM7_DIER_UIE  -----------------------------------
// SVD Line: 11336

//  <item> SFDITEM_FIELD__TIM7_DIER_UIE
//    <name> UIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000140C) Update interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_DIER ) </loc>
//      <o.0..0> UIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_DIER  -----------------------------------
// SVD Line: 11321

//  <rtree> SFDITEM_REG__TIM7_DIER
//    <name> DIER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000140C) DMA/Interrupt enable register </i>
//    <loc> ( (unsigned int)((TIM7_DIER >> 0) & 0xFFFFFFFF), ((TIM7_DIER = (TIM7_DIER & ~(0x101UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x101) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_DIER_UDE </item>
//    <item> SFDITEM_FIELD__TIM7_DIER_UIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_SR  ---------------------------------
// SVD Line: 11344

unsigned int TIM7_SR __AT (0x40001410);



// ---------------------------------  Field Item: TIM7_SR_UIF  ------------------------------------
// SVD Line: 11353

//  <item> SFDITEM_FIELD__TIM7_SR_UIF
//    <name> UIF </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40001410) Update interrupt flag </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_SR ) </loc>
//      <o.0..0> UIF
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: TIM7_SR  ------------------------------------
// SVD Line: 11344

//  <rtree> SFDITEM_REG__TIM7_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001410) status register </i>
//    <loc> ( (unsigned int)((TIM7_SR >> 0) & 0xFFFFFFFF), ((TIM7_SR = (TIM7_SR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_SR_UIF </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_EGR  --------------------------------
// SVD Line: 11361

unsigned int TIM7_EGR __AT (0x40001414);



// ---------------------------------  Field Item: TIM7_EGR_UG  ------------------------------------
// SVD Line: 11370

//  <item> SFDITEM_FIELD__TIM7_EGR_UG
//    <name> UG </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40001414) Update generation </i>
//    <check> 
//      <loc> ( (unsigned int) TIM7_EGR ) </loc>
//      <o.0..0> UG
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_EGR  ------------------------------------
// SVD Line: 11361

//  <rtree> SFDITEM_REG__TIM7_EGR
//    <name> EGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40001414) event generation register </i>
//    <loc> ( (unsigned int)((TIM7_EGR >> 0) & 0xFFFFFFFF), ((TIM7_EGR = (TIM7_EGR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_EGR_UG </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_CNT  --------------------------------
// SVD Line: 11378

unsigned int TIM7_CNT __AT (0x40001424);



// --------------------------------  Field Item: TIM7_CNT_CNT  ------------------------------------
// SVD Line: 11387

//  <item> SFDITEM_FIELD__TIM7_CNT_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001424) Low counter value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM7_CNT >> 0) & 0xFFFF), ((TIM7_CNT = (TIM7_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_CNT  ------------------------------------
// SVD Line: 11378

//  <rtree> SFDITEM_REG__TIM7_CNT
//    <name> CNT </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001424) counter </i>
//    <loc> ( (unsigned int)((TIM7_CNT >> 0) & 0xFFFFFFFF), ((TIM7_CNT = (TIM7_CNT & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_CNT_CNT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_PSC  --------------------------------
// SVD Line: 11395

unsigned int TIM7_PSC __AT (0x40001428);



// --------------------------------  Field Item: TIM7_PSC_PSC  ------------------------------------
// SVD Line: 11404

//  <item> SFDITEM_FIELD__TIM7_PSC_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40001428) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM7_PSC >> 0) & 0xFFFF), ((TIM7_PSC = (TIM7_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_PSC  ------------------------------------
// SVD Line: 11395

//  <rtree> SFDITEM_REG__TIM7_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40001428) prescaler </i>
//    <loc> ( (unsigned int)((TIM7_PSC >> 0) & 0xFFFFFFFF), ((TIM7_PSC = (TIM7_PSC & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_PSC_PSC </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: TIM7_ARR  --------------------------------
// SVD Line: 11412

unsigned int TIM7_ARR __AT (0x4000142C);



// --------------------------------  Field Item: TIM7_ARR_ARR  ------------------------------------
// SVD Line: 11421

//  <item> SFDITEM_FIELD__TIM7_ARR_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000142C) Low Auto-reload value </i>
//    <edit> 
//      <loc> ( (unsigned short)((TIM7_ARR >> 0) & 0xFFFF), ((TIM7_ARR = (TIM7_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: TIM7_ARR  ------------------------------------
// SVD Line: 11412

//  <rtree> SFDITEM_REG__TIM7_ARR
//    <name> ARR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000142C) auto-reload register </i>
//    <loc> ( (unsigned int)((TIM7_ARR >> 0) & 0xFFFFFFFF), ((TIM7_ARR = (TIM7_ARR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__TIM7_ARR_ARR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: TIM7  -------------------------------------
// SVD Line: 11431

//  <view> TIM7
//    <name> TIM7 </name>
//    <item> SFDITEM_REG__TIM7_CR1 </item>
//    <item> SFDITEM_REG__TIM7_CR2 </item>
//    <item> SFDITEM_REG__TIM7_DIER </item>
//    <item> SFDITEM_REG__TIM7_SR </item>
//    <item> SFDITEM_REG__TIM7_EGR </item>
//    <item> SFDITEM_REG__TIM7_CNT </item>
//    <item> SFDITEM_REG__TIM7_PSC </item>
//    <item> SFDITEM_REG__TIM7_ARR </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C1_CR1  --------------------------------
// SVD Line: 11461

unsigned int I2C1_CR1 __AT (0x40005400);



// -------------------------------  Field Item: I2C1_CR1_SWRST  -----------------------------------
// SVD Line: 11470

//  <item> SFDITEM_FIELD__I2C1_CR1_SWRST
//    <name> SWRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005400) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.15..15> SWRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ALERT  -----------------------------------
// SVD Line: 11476

//  <item> SFDITEM_FIELD__I2C1_CR1_ALERT
//    <name> ALERT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005400) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.13..13> ALERT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_PEC  ------------------------------------
// SVD Line: 11482

//  <item> SFDITEM_FIELD__I2C1_CR1_PEC
//    <name> PEC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005400) Packet error checking </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.12..12> PEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_POS  ------------------------------------
// SVD Line: 11488

//  <item> SFDITEM_FIELD__I2C1_CR1_POS
//    <name> POS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005400) Acknowledge/PEC Position (for data  reception) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.11..11> POS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_ACK  ------------------------------------
// SVD Line: 11495

//  <item> SFDITEM_FIELD__I2C1_CR1_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005400) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.10..10> ACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_STOP  -----------------------------------
// SVD Line: 11501

//  <item> SFDITEM_FIELD__I2C1_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005400) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.9..9> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_START  -----------------------------------
// SVD Line: 11507

//  <item> SFDITEM_FIELD__I2C1_CR1_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005400) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.8..8> START
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 11513

//  <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005400) Clock stretching disable (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.7..7> NOSTRETCH
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR1_ENGC  -----------------------------------
// SVD Line: 11520

//  <item> SFDITEM_FIELD__I2C1_CR1_ENGC
//    <name> ENGC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005400) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.6..6> ENGC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ENPEC  -----------------------------------
// SVD Line: 11526

//  <item> SFDITEM_FIELD__I2C1_CR1_ENPEC
//    <name> ENPEC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005400) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.5..5> ENPEC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_ENARP  -----------------------------------
// SVD Line: 11532

//  <item> SFDITEM_FIELD__I2C1_CR1_ENARP
//    <name> ENARP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005400) ARP enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.4..4> ENARP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR1_SMBTYPE  ----------------------------------
// SVD Line: 11538

//  <item> SFDITEM_FIELD__I2C1_CR1_SMBTYPE
//    <name> SMBTYPE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005400) SMBus type </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.3..3> SMBTYPE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR1_SMBUS  -----------------------------------
// SVD Line: 11544

//  <item> SFDITEM_FIELD__I2C1_CR1_SMBUS
//    <name> SMBUS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005400) SMBus mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.1..1> SMBUS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_CR1_PE  ------------------------------------
// SVD Line: 11550

//  <item> SFDITEM_FIELD__I2C1_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005400) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR1  ------------------------------------
// SVD Line: 11461

//  <rtree> SFDITEM_REG__I2C1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005400) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C1_CR1 >> 0) & 0xFFFFFFFF), ((I2C1_CR1 = (I2C1_CR1 & ~(0xBFFBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ALERT </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_PEC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_POS </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ACK </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_STOP </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_START </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ENGC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ENPEC </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_ENARP </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SMBTYPE </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_SMBUS </item>
//    <item> SFDITEM_FIELD__I2C1_CR1_PE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_CR2  --------------------------------
// SVD Line: 11558

unsigned int I2C1_CR2 __AT (0x40005404);



// --------------------------------  Field Item: I2C1_CR2_LAST  -----------------------------------
// SVD Line: 11567

//  <item> SFDITEM_FIELD__I2C1_CR2_LAST
//    <name> LAST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005404) DMA last transfer </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.12..12> LAST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_CR2_DMAEN  -----------------------------------
// SVD Line: 11573

//  <item> SFDITEM_FIELD__I2C1_CR2_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005404) DMA requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.11..11> DMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ITBUFEN  ----------------------------------
// SVD Line: 11579

//  <item> SFDITEM_FIELD__I2C1_CR2_ITBUFEN
//    <name> ITBUFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005404) Buffer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.10..10> ITBUFEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ITEVTEN  ----------------------------------
// SVD Line: 11585

//  <item> SFDITEM_FIELD__I2C1_CR2_ITEVTEN
//    <name> ITEVTEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005404) Event interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.9..9> ITEVTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_CR2_ITERREN  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__I2C1_CR2_ITERREN
//    <name> ITERREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005404) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CR2 ) </loc>
//      <o.8..8> ITERREN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CR2_FREQ  -----------------------------------
// SVD Line: 11597

//  <item> SFDITEM_FIELD__I2C1_CR2_FREQ
//    <name> FREQ </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005404) Peripheral clock frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_CR2 >> 0) & 0x3F), ((I2C1_CR2 = (I2C1_CR2 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CR2  ------------------------------------
// SVD Line: 11558

//  <rtree> SFDITEM_REG__I2C1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005404) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C1_CR2 >> 0) & 0xFFFFFFFF), ((I2C1_CR2 = (I2C1_CR2 & ~(0x1F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CR2_LAST </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_DMAEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ITBUFEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ITEVTEN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_ITERREN </item>
//    <item> SFDITEM_FIELD__I2C1_CR2_FREQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR1  --------------------------------
// SVD Line: 11605

unsigned int I2C1_OAR1 __AT (0x40005408);



// ------------------------------  Field Item: I2C1_OAR1_ADDMODE  ---------------------------------
// SVD Line: 11614

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADDMODE
//    <name> ADDMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005408) Addressing mode (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.15..15> ADDMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_ADD10  ----------------------------------
// SVD Line: 11621

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADD10
//    <name> ADD10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR1 >> 8) & 0x3), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_ADD7  -----------------------------------
// SVD Line: 11627

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADD7
//    <name> ADD7 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005408) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR1 >> 1) & 0x7F), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_OAR1_ADD0  -----------------------------------
// SVD Line: 11633

//  <item> SFDITEM_FIELD__I2C1_OAR1_ADD0
//    <name> ADD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005408) Interface address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR1 ) </loc>
//      <o.0..0> ADD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR1  -----------------------------------
// SVD Line: 11605

//  <rtree> SFDITEM_REG__I2C1_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005408) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C1_OAR1 >> 0) & 0xFFFFFFFF), ((I2C1_OAR1 = (I2C1_OAR1 & ~(0x83FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x83FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADDMODE </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADD7 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR1_ADD0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_OAR2  --------------------------------
// SVD Line: 11641

unsigned int I2C1_OAR2 __AT (0x4000540C);



// -------------------------------  Field Item: I2C1_OAR2_ADD2  -----------------------------------
// SVD Line: 11650

//  <item> SFDITEM_FIELD__I2C1_OAR2_ADD2
//    <name> ADD2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000540C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_OAR2 >> 1) & 0x7F), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C1_OAR2_ENDUAL  ----------------------------------
// SVD Line: 11656

//  <item> SFDITEM_FIELD__I2C1_OAR2_ENDUAL
//    <name> ENDUAL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000540C) Dual addressing mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_OAR2 ) </loc>
//      <o.0..0> ENDUAL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_OAR2  -----------------------------------
// SVD Line: 11641

//  <rtree> SFDITEM_REG__I2C1_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000540C) Own address register 2 </i>
//    <loc> ( (unsigned int)((I2C1_OAR2 >> 0) & 0xFFFFFFFF), ((I2C1_OAR2 = (I2C1_OAR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_OAR2_ADD2 </item>
//    <item> SFDITEM_FIELD__I2C1_OAR2_ENDUAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_DR  ---------------------------------
// SVD Line: 11665

unsigned int I2C1_DR __AT (0x40005410);



// ---------------------------------  Field Item: I2C1_DR_DR  -------------------------------------
// SVD Line: 11674

//  <item> SFDITEM_FIELD__I2C1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005410) 8-bit data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_DR >> 0) & 0xFF), ((I2C1_DR = (I2C1_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C1_DR  ------------------------------------
// SVD Line: 11665

//  <rtree> SFDITEM_REG__I2C1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005410) Data register </i>
//    <loc> ( (unsigned int)((I2C1_DR >> 0) & 0xFFFFFFFF), ((I2C1_DR = (I2C1_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_SR1  --------------------------------
// SVD Line: 11682

unsigned int I2C1_SR1 __AT (0x40005414);



// ------------------------------  Field Item: I2C1_SR1_SMBALERT  ---------------------------------
// SVD Line: 11690

//  <item> SFDITEM_FIELD__I2C1_SR1_SMBALERT
//    <name> SMBALERT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005414) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.15..15> SMBALERT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR1_TIMEOUT  ----------------------------------
// SVD Line: 11697

//  <item> SFDITEM_FIELD__I2C1_SR1_TIMEOUT
//    <name> TIMEOUT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005414) Timeout or Tlow error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.14..14> TIMEOUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_PECERR  ----------------------------------
// SVD Line: 11704

//  <item> SFDITEM_FIELD__I2C1_SR1_PECERR
//    <name> PECERR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005414) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.12..12> PECERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_OVR  ------------------------------------
// SVD Line: 11711

//  <item> SFDITEM_FIELD__I2C1_SR1_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005414) Overrun/Underrun </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.11..11> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_SR1_AF  ------------------------------------
// SVD Line: 11718

//  <item> SFDITEM_FIELD__I2C1_SR1_AF
//    <name> AF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005414) Acknowledge failure </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.10..10> AF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_ARLO  -----------------------------------
// SVD Line: 11725

//  <item> SFDITEM_FIELD__I2C1_SR1_ARLO
//    <name> ARLO </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005414) Arbitration lost (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_BERR  -----------------------------------
// SVD Line: 11733

//  <item> SFDITEM_FIELD__I2C1_SR1_BERR
//    <name> BERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005414) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_TxE  ------------------------------------
// SVD Line: 11740

//  <item> SFDITEM_FIELD__I2C1_SR1_TxE
//    <name> TxE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005414) Data register empty  (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.7..7> TxE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_RxNE  -----------------------------------
// SVD Line: 11748

//  <item> SFDITEM_FIELD__I2C1_SR1_RxNE
//    <name> RxNE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005414) Data register not empty  (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.6..6> RxNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_STOPF  -----------------------------------
// SVD Line: 11756

//  <item> SFDITEM_FIELD__I2C1_SR1_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005414) Stop detection (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.4..4> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR1_ADD10  -----------------------------------
// SVD Line: 11764

//  <item> SFDITEM_FIELD__I2C1_SR1_ADD10
//    <name> ADD10 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005414) 10-bit header sent (Master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.3..3> ADD10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_BTF  ------------------------------------
// SVD Line: 11772

//  <item> SFDITEM_FIELD__I2C1_SR1_BTF
//    <name> BTF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005414) Byte transfer finished </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.2..2> BTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR1_ADDR  -----------------------------------
// SVD Line: 11779

//  <item> SFDITEM_FIELD__I2C1_SR1_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005414) Address sent (master mode)/matched  (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.1..1> ADDR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C1_SR1_SB  ------------------------------------
// SVD Line: 11787

//  <item> SFDITEM_FIELD__I2C1_SR1_SB
//    <name> SB </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005414) Start bit (Master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR1 ) </loc>
//      <o.0..0> SB
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_SR1  ------------------------------------
// SVD Line: 11682

//  <rtree> SFDITEM_REG__I2C1_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005414) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C1_SR1 >> 0) & 0xFFFFFFFF), ((I2C1_SR1 = (I2C1_SR1 & ~(0xDF00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDF00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_SR1_SMBALERT </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_TIMEOUT </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_PECERR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_OVR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_AF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ARLO </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_BERR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_TxE </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_RxNE </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_STOPF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_BTF </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_ADDR </item>
//    <item> SFDITEM_FIELD__I2C1_SR1_SB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_SR2  --------------------------------
// SVD Line: 11796

unsigned int I2C1_SR2 __AT (0x40005418);



// --------------------------------  Field Item: I2C1_SR2_PEC  ------------------------------------
// SVD Line: 11805

//  <item> SFDITEM_FIELD__I2C1_SR2_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40005418) acket error checking  register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_SR2 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C1_SR2_DUALF  -----------------------------------
// SVD Line: 11812

//  <item> SFDITEM_FIELD__I2C1_SR2_DUALF
//    <name> DUALF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005418) Dual flag (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.7..7> DUALF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR2_SMBHOST  ----------------------------------
// SVD Line: 11818

//  <item> SFDITEM_FIELD__I2C1_SR2_SMBHOST
//    <name> SMBHOST </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005418) SMBus host header (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.6..6> SMBHOST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C1_SR2_SMBDEFAULT  --------------------------------
// SVD Line: 11825

//  <item> SFDITEM_FIELD__I2C1_SR2_SMBDEFAULT
//    <name> SMBDEFAULT </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005418) SMBus device default address (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.5..5> SMBDEFAULT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C1_SR2_GENCALL  ----------------------------------
// SVD Line: 11832

//  <item> SFDITEM_FIELD__I2C1_SR2_GENCALL
//    <name> GENCALL </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005418) General call address (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.4..4> GENCALL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_TRA  ------------------------------------
// SVD Line: 11839

//  <item> SFDITEM_FIELD__I2C1_SR2_TRA
//    <name> TRA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005418) Transmitter/receiver </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.2..2> TRA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_BUSY  -----------------------------------
// SVD Line: 11845

//  <item> SFDITEM_FIELD__I2C1_SR2_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005418) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.1..1> BUSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_SR2_MSL  ------------------------------------
// SVD Line: 11851

//  <item> SFDITEM_FIELD__I2C1_SR2_MSL
//    <name> MSL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005418) Master/slave </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_SR2 ) </loc>
//      <o.0..0> MSL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_SR2  ------------------------------------
// SVD Line: 11796

//  <rtree> SFDITEM_REG__I2C1_SR2
//    <name> SR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005418) Status register 2 </i>
//    <loc> ( (unsigned int)((I2C1_SR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C1_SR2_PEC </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_DUALF </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_SMBHOST </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_SMBDEFAULT </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_GENCALL </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_TRA </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_BUSY </item>
//    <item> SFDITEM_FIELD__I2C1_SR2_MSL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C1_CCR  --------------------------------
// SVD Line: 11859

unsigned int I2C1_CCR __AT (0x4000541C);



// --------------------------------  Field Item: I2C1_CCR_F_S  ------------------------------------
// SVD Line: 11868

//  <item> SFDITEM_FIELD__I2C1_CCR_F_S
//    <name> F_S </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000541C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CCR ) </loc>
//      <o.15..15> F_S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CCR_DUTY  -----------------------------------
// SVD Line: 11874

//  <item> SFDITEM_FIELD__I2C1_CCR_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000541C) Fast mode duty cycle </i>
//    <check> 
//      <loc> ( (unsigned int) I2C1_CCR ) </loc>
//      <o.14..14> DUTY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C1_CCR_CCR  ------------------------------------
// SVD Line: 11880

//  <item> SFDITEM_FIELD__I2C1_CCR_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4000541C) Clock control register in Fast/Standard  mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C1_CCR >> 0) & 0xFFF), ((I2C1_CCR = (I2C1_CCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C1_CCR  ------------------------------------
// SVD Line: 11859

//  <rtree> SFDITEM_REG__I2C1_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000541C) Clock control register </i>
//    <loc> ( (unsigned int)((I2C1_CCR >> 0) & 0xFFFFFFFF), ((I2C1_CCR = (I2C1_CCR & ~(0xCFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_CCR_F_S </item>
//    <item> SFDITEM_FIELD__I2C1_CCR_DUTY </item>
//    <item> SFDITEM_FIELD__I2C1_CCR_CCR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C1_TRISE  -------------------------------
// SVD Line: 11889

unsigned int I2C1_TRISE __AT (0x40005420);



// ------------------------------  Field Item: I2C1_TRISE_TRISE  ----------------------------------
// SVD Line: 11898

//  <item> SFDITEM_FIELD__I2C1_TRISE_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005420) Maximum rise time in Fast/Standard mode  (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C1_TRISE >> 0) & 0x3F), ((I2C1_TRISE = (I2C1_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2C1_TRISE  -----------------------------------
// SVD Line: 11889

//  <rtree> SFDITEM_REG__I2C1_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005420) TRISE register </i>
//    <loc> ( (unsigned int)((I2C1_TRISE >> 0) & 0xFFFFFFFF), ((I2C1_TRISE = (I2C1_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C1_TRISE_TRISE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C1  -------------------------------------
// SVD Line: 11440

//  <view> I2C1
//    <name> I2C1 </name>
//    <item> SFDITEM_REG__I2C1_CR1 </item>
//    <item> SFDITEM_REG__I2C1_CR2 </item>
//    <item> SFDITEM_REG__I2C1_OAR1 </item>
//    <item> SFDITEM_REG__I2C1_OAR2 </item>
//    <item> SFDITEM_REG__I2C1_DR </item>
//    <item> SFDITEM_REG__I2C1_SR1 </item>
//    <item> SFDITEM_REG__I2C1_SR2 </item>
//    <item> SFDITEM_REG__I2C1_CCR </item>
//    <item> SFDITEM_REG__I2C1_TRISE </item>
//  </view>
//  


// -----------------------------  Register Item Address: I2C2_CR1  --------------------------------
// SVD Line: 11461

unsigned int I2C2_CR1 __AT (0x40005800);



// -------------------------------  Field Item: I2C2_CR1_SWRST  -----------------------------------
// SVD Line: 11470

//  <item> SFDITEM_FIELD__I2C2_CR1_SWRST
//    <name> SWRST </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005800) Software reset </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.15..15> SWRST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ALERT  -----------------------------------
// SVD Line: 11476

//  <item> SFDITEM_FIELD__I2C2_CR1_ALERT
//    <name> ALERT </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005800) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.13..13> ALERT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_PEC  ------------------------------------
// SVD Line: 11482

//  <item> SFDITEM_FIELD__I2C2_CR1_PEC
//    <name> PEC </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005800) Packet error checking </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.12..12> PEC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_POS  ------------------------------------
// SVD Line: 11488

//  <item> SFDITEM_FIELD__I2C2_CR1_POS
//    <name> POS </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005800) Acknowledge/PEC Position (for data  reception) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.11..11> POS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_ACK  ------------------------------------
// SVD Line: 11495

//  <item> SFDITEM_FIELD__I2C2_CR1_ACK
//    <name> ACK </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005800) Acknowledge enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.10..10> ACK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_STOP  -----------------------------------
// SVD Line: 11501

//  <item> SFDITEM_FIELD__I2C2_CR1_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005800) Stop generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.9..9> STOP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_START  -----------------------------------
// SVD Line: 11507

//  <item> SFDITEM_FIELD__I2C2_CR1_START
//    <name> START </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005800) Start generation </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.8..8> START
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_CR1_NOSTRETCH  ---------------------------------
// SVD Line: 11513

//  <item> SFDITEM_FIELD__I2C2_CR1_NOSTRETCH
//    <name> NOSTRETCH </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005800) Clock stretching disable (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.7..7> NOSTRETCH
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR1_ENGC  -----------------------------------
// SVD Line: 11520

//  <item> SFDITEM_FIELD__I2C2_CR1_ENGC
//    <name> ENGC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005800) General call enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.6..6> ENGC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ENPEC  -----------------------------------
// SVD Line: 11526

//  <item> SFDITEM_FIELD__I2C2_CR1_ENPEC
//    <name> ENPEC </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005800) PEC enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.5..5> ENPEC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_ENARP  -----------------------------------
// SVD Line: 11532

//  <item> SFDITEM_FIELD__I2C2_CR1_ENARP
//    <name> ENARP </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005800) ARP enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.4..4> ENARP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR1_SMBTYPE  ----------------------------------
// SVD Line: 11538

//  <item> SFDITEM_FIELD__I2C2_CR1_SMBTYPE
//    <name> SMBTYPE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005800) SMBus type </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.3..3> SMBTYPE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR1_SMBUS  -----------------------------------
// SVD Line: 11544

//  <item> SFDITEM_FIELD__I2C2_CR1_SMBUS
//    <name> SMBUS </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005800) SMBus mode </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.1..1> SMBUS
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C2_CR1_PE  ------------------------------------
// SVD Line: 11550

//  <item> SFDITEM_FIELD__I2C2_CR1_PE
//    <name> PE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005800) Peripheral enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR1 ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CR1  ------------------------------------
// SVD Line: 11461

//  <rtree> SFDITEM_REG__I2C2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005800) Control register 1 </i>
//    <loc> ( (unsigned int)((I2C2_CR1 >> 0) & 0xFFFFFFFF), ((I2C2_CR1 = (I2C2_CR1 & ~(0xBFFBUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xBFFB) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CR1_SWRST </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ALERT </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_PEC </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_POS </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ACK </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_STOP </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_START </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_NOSTRETCH </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ENGC </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ENPEC </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_ENARP </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SMBTYPE </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_SMBUS </item>
//    <item> SFDITEM_FIELD__I2C2_CR1_PE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_CR2  --------------------------------
// SVD Line: 11558

unsigned int I2C2_CR2 __AT (0x40005804);



// --------------------------------  Field Item: I2C2_CR2_LAST  -----------------------------------
// SVD Line: 11567

//  <item> SFDITEM_FIELD__I2C2_CR2_LAST
//    <name> LAST </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005804) DMA last transfer </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.12..12> LAST
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_CR2_DMAEN  -----------------------------------
// SVD Line: 11573

//  <item> SFDITEM_FIELD__I2C2_CR2_DMAEN
//    <name> DMAEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005804) DMA requests enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.11..11> DMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR2_ITBUFEN  ----------------------------------
// SVD Line: 11579

//  <item> SFDITEM_FIELD__I2C2_CR2_ITBUFEN
//    <name> ITBUFEN </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005804) Buffer interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.10..10> ITBUFEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR2_ITEVTEN  ----------------------------------
// SVD Line: 11585

//  <item> SFDITEM_FIELD__I2C2_CR2_ITEVTEN
//    <name> ITEVTEN </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005804) Event interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.9..9> ITEVTEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_CR2_ITERREN  ----------------------------------
// SVD Line: 11591

//  <item> SFDITEM_FIELD__I2C2_CR2_ITERREN
//    <name> ITERREN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005804) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CR2 ) </loc>
//      <o.8..8> ITERREN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CR2_FREQ  -----------------------------------
// SVD Line: 11597

//  <item> SFDITEM_FIELD__I2C2_CR2_FREQ
//    <name> FREQ </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005804) Peripheral clock frequency </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_CR2 >> 0) & 0x3F), ((I2C2_CR2 = (I2C2_CR2 & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CR2  ------------------------------------
// SVD Line: 11558

//  <rtree> SFDITEM_REG__I2C2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005804) Control register 2 </i>
//    <loc> ( (unsigned int)((I2C2_CR2 >> 0) & 0xFFFFFFFF), ((I2C2_CR2 = (I2C2_CR2 & ~(0x1F3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CR2_LAST </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_DMAEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_ITBUFEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_ITEVTEN </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_ITERREN </item>
//    <item> SFDITEM_FIELD__I2C2_CR2_FREQ </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_OAR1  --------------------------------
// SVD Line: 11605

unsigned int I2C2_OAR1 __AT (0x40005808);



// ------------------------------  Field Item: I2C2_OAR1_ADDMODE  ---------------------------------
// SVD Line: 11614

//  <item> SFDITEM_FIELD__I2C2_OAR1_ADDMODE
//    <name> ADDMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005808) Addressing mode (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR1 ) </loc>
//      <o.15..15> ADDMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OAR1_ADD10  ----------------------------------
// SVD Line: 11621

//  <item> SFDITEM_FIELD__I2C2_OAR1_ADD10
//    <name> ADD10 </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40005808) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR1 >> 8) & 0x3), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OAR1_ADD7  -----------------------------------
// SVD Line: 11627

//  <item> SFDITEM_FIELD__I2C2_OAR1_ADD7
//    <name> ADD7 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x40005808) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR1 >> 1) & 0x7F), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_OAR1_ADD0  -----------------------------------
// SVD Line: 11633

//  <item> SFDITEM_FIELD__I2C2_OAR1_ADD0
//    <name> ADD0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005808) Interface address </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR1 ) </loc>
//      <o.0..0> ADD0
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_OAR1  -----------------------------------
// SVD Line: 11605

//  <rtree> SFDITEM_REG__I2C2_OAR1
//    <name> OAR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005808) Own address register 1 </i>
//    <loc> ( (unsigned int)((I2C2_OAR1 >> 0) & 0xFFFFFFFF), ((I2C2_OAR1 = (I2C2_OAR1 & ~(0x83FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x83FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_OAR1_ADDMODE </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_ADD7 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR1_ADD0 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_OAR2  --------------------------------
// SVD Line: 11641

unsigned int I2C2_OAR2 __AT (0x4000580C);



// -------------------------------  Field Item: I2C2_OAR2_ADD2  -----------------------------------
// SVD Line: 11650

//  <item> SFDITEM_FIELD__I2C2_OAR2_ADD2
//    <name> ADD2 </name>
//    <rw> 
//    <i> [Bits 7..1] RW (@ 0x4000580C) Interface address </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_OAR2 >> 1) & 0x7F), ((I2C2_OAR2 = (I2C2_OAR2 & ~(0x7FUL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: I2C2_OAR2_ENDUAL  ----------------------------------
// SVD Line: 11656

//  <item> SFDITEM_FIELD__I2C2_OAR2_ENDUAL
//    <name> ENDUAL </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000580C) Dual addressing mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_OAR2 ) </loc>
//      <o.0..0> ENDUAL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_OAR2  -----------------------------------
// SVD Line: 11641

//  <rtree> SFDITEM_REG__I2C2_OAR2
//    <name> OAR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000580C) Own address register 2 </i>
//    <loc> ( (unsigned int)((I2C2_OAR2 >> 0) & 0xFFFFFFFF), ((I2C2_OAR2 = (I2C2_OAR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_OAR2_ADD2 </item>
//    <item> SFDITEM_FIELD__I2C2_OAR2_ENDUAL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_DR  ---------------------------------
// SVD Line: 11665

unsigned int I2C2_DR __AT (0x40005810);



// ---------------------------------  Field Item: I2C2_DR_DR  -------------------------------------
// SVD Line: 11674

//  <item> SFDITEM_FIELD__I2C2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40005810) 8-bit data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_DR >> 0) & 0xFF), ((I2C2_DR = (I2C2_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: I2C2_DR  ------------------------------------
// SVD Line: 11665

//  <rtree> SFDITEM_REG__I2C2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005810) Data register </i>
//    <loc> ( (unsigned int)((I2C2_DR >> 0) & 0xFFFFFFFF), ((I2C2_DR = (I2C2_DR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_SR1  --------------------------------
// SVD Line: 11682

unsigned int I2C2_SR1 __AT (0x40005814);



// ------------------------------  Field Item: I2C2_SR1_SMBALERT  ---------------------------------
// SVD Line: 11690

//  <item> SFDITEM_FIELD__I2C2_SR1_SMBALERT
//    <name> SMBALERT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005814) SMBus alert </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.15..15> SMBALERT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_SR1_TIMEOUT  ----------------------------------
// SVD Line: 11697

//  <item> SFDITEM_FIELD__I2C2_SR1_TIMEOUT
//    <name> TIMEOUT </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005814) Timeout or Tlow error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.14..14> TIMEOUT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_SR1_PECERR  ----------------------------------
// SVD Line: 11704

//  <item> SFDITEM_FIELD__I2C2_SR1_PECERR
//    <name> PECERR </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005814) PEC Error in reception </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.12..12> PECERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_OVR  ------------------------------------
// SVD Line: 11711

//  <item> SFDITEM_FIELD__I2C2_SR1_OVR
//    <name> OVR </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005814) Overrun/Underrun </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.11..11> OVR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C2_SR1_AF  ------------------------------------
// SVD Line: 11718

//  <item> SFDITEM_FIELD__I2C2_SR1_AF
//    <name> AF </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005814) Acknowledge failure </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.10..10> AF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_ARLO  -----------------------------------
// SVD Line: 11725

//  <item> SFDITEM_FIELD__I2C2_SR1_ARLO
//    <name> ARLO </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005814) Arbitration lost (master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.9..9> ARLO
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_BERR  -----------------------------------
// SVD Line: 11733

//  <item> SFDITEM_FIELD__I2C2_SR1_BERR
//    <name> BERR </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005814) Bus error </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.8..8> BERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_TxE  ------------------------------------
// SVD Line: 11740

//  <item> SFDITEM_FIELD__I2C2_SR1_TxE
//    <name> TxE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005814) Data register empty  (transmitters) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.7..7> TxE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_RxNE  -----------------------------------
// SVD Line: 11748

//  <item> SFDITEM_FIELD__I2C2_SR1_RxNE
//    <name> RxNE </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005814) Data register not empty  (receivers) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.6..6> RxNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_SR1_STOPF  -----------------------------------
// SVD Line: 11756

//  <item> SFDITEM_FIELD__I2C2_SR1_STOPF
//    <name> STOPF </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005814) Stop detection (slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.4..4> STOPF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: I2C2_SR1_ADD10  -----------------------------------
// SVD Line: 11764

//  <item> SFDITEM_FIELD__I2C2_SR1_ADD10
//    <name> ADD10 </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005814) 10-bit header sent (Master  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.3..3> ADD10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_BTF  ------------------------------------
// SVD Line: 11772

//  <item> SFDITEM_FIELD__I2C2_SR1_BTF
//    <name> BTF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005814) Byte transfer finished </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.2..2> BTF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR1_ADDR  -----------------------------------
// SVD Line: 11779

//  <item> SFDITEM_FIELD__I2C2_SR1_ADDR
//    <name> ADDR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005814) Address sent (master mode)/matched  (slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.1..1> ADDR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: I2C2_SR1_SB  ------------------------------------
// SVD Line: 11787

//  <item> SFDITEM_FIELD__I2C2_SR1_SB
//    <name> SB </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005814) Start bit (Master mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR1 ) </loc>
//      <o.0..0> SB
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_SR1  ------------------------------------
// SVD Line: 11682

//  <rtree> SFDITEM_REG__I2C2_SR1
//    <name> SR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005814) Status register 1 </i>
//    <loc> ( (unsigned int)((I2C2_SR1 >> 0) & 0xFFFFFFFF), ((I2C2_SR1 = (I2C2_SR1 & ~(0xDF00UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xDF00) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_SR1_SMBALERT </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_TIMEOUT </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_PECERR </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_OVR </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_AF </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_ARLO </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_BERR </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_TxE </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_RxNE </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_STOPF </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_ADD10 </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_BTF </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_ADDR </item>
//    <item> SFDITEM_FIELD__I2C2_SR1_SB </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_SR2  --------------------------------
// SVD Line: 11796

unsigned int I2C2_SR2 __AT (0x40005818);



// --------------------------------  Field Item: I2C2_SR2_PEC  ------------------------------------
// SVD Line: 11805

//  <item> SFDITEM_FIELD__I2C2_SR2_PEC
//    <name> PEC </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x40005818) acket error checking  register </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_SR2 >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: I2C2_SR2_DUALF  -----------------------------------
// SVD Line: 11812

//  <item> SFDITEM_FIELD__I2C2_SR2_DUALF
//    <name> DUALF </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005818) Dual flag (Slave mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.7..7> DUALF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_SR2_SMBHOST  ----------------------------------
// SVD Line: 11818

//  <item> SFDITEM_FIELD__I2C2_SR2_SMBHOST
//    <name> SMBHOST </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40005818) SMBus host header (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.6..6> SMBHOST
//    </check>
//  </item>
//  


// -----------------------------  Field Item: I2C2_SR2_SMBDEFAULT  --------------------------------
// SVD Line: 11825

//  <item> SFDITEM_FIELD__I2C2_SR2_SMBDEFAULT
//    <name> SMBDEFAULT </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40005818) SMBus device default address (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.5..5> SMBDEFAULT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: I2C2_SR2_GENCALL  ----------------------------------
// SVD Line: 11832

//  <item> SFDITEM_FIELD__I2C2_SR2_GENCALL
//    <name> GENCALL </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005818) General call address (Slave  mode) </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.4..4> GENCALL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR2_TRA  ------------------------------------
// SVD Line: 11839

//  <item> SFDITEM_FIELD__I2C2_SR2_TRA
//    <name> TRA </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005818) Transmitter/receiver </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.2..2> TRA
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR2_BUSY  -----------------------------------
// SVD Line: 11845

//  <item> SFDITEM_FIELD__I2C2_SR2_BUSY
//    <name> BUSY </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005818) Bus busy </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.1..1> BUSY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_SR2_MSL  ------------------------------------
// SVD Line: 11851

//  <item> SFDITEM_FIELD__I2C2_SR2_MSL
//    <name> MSL </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005818) Master/slave </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_SR2 ) </loc>
//      <o.0..0> MSL
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_SR2  ------------------------------------
// SVD Line: 11796

//  <rtree> SFDITEM_REG__I2C2_SR2
//    <name> SR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005818) Status register 2 </i>
//    <loc> ( (unsigned int)((I2C2_SR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__I2C2_SR2_PEC </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_DUALF </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_SMBHOST </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_SMBDEFAULT </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_GENCALL </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_TRA </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_BUSY </item>
//    <item> SFDITEM_FIELD__I2C2_SR2_MSL </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: I2C2_CCR  --------------------------------
// SVD Line: 11859

unsigned int I2C2_CCR __AT (0x4000581C);



// --------------------------------  Field Item: I2C2_CCR_F_S  ------------------------------------
// SVD Line: 11868

//  <item> SFDITEM_FIELD__I2C2_CCR_F_S
//    <name> F_S </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000581C) I2C master mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CCR ) </loc>
//      <o.15..15> F_S
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CCR_DUTY  -----------------------------------
// SVD Line: 11874

//  <item> SFDITEM_FIELD__I2C2_CCR_DUTY
//    <name> DUTY </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000581C) Fast mode duty cycle </i>
//    <check> 
//      <loc> ( (unsigned int) I2C2_CCR ) </loc>
//      <o.14..14> DUTY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: I2C2_CCR_CCR  ------------------------------------
// SVD Line: 11880

//  <item> SFDITEM_FIELD__I2C2_CCR_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4000581C) Clock control register in Fast/Standard  mode (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned short)((I2C2_CCR >> 0) & 0xFFF), ((I2C2_CCR = (I2C2_CCR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: I2C2_CCR  ------------------------------------
// SVD Line: 11859

//  <rtree> SFDITEM_REG__I2C2_CCR
//    <name> CCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000581C) Clock control register </i>
//    <loc> ( (unsigned int)((I2C2_CCR >> 0) & 0xFFFFFFFF), ((I2C2_CCR = (I2C2_CCR & ~(0xCFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_CCR_F_S </item>
//    <item> SFDITEM_FIELD__I2C2_CCR_DUTY </item>
//    <item> SFDITEM_FIELD__I2C2_CCR_CCR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: I2C2_TRISE  -------------------------------
// SVD Line: 11889

unsigned int I2C2_TRISE __AT (0x40005820);



// ------------------------------  Field Item: I2C2_TRISE_TRISE  ----------------------------------
// SVD Line: 11898

//  <item> SFDITEM_FIELD__I2C2_TRISE_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 5..0] RW (@ 0x40005820) Maximum rise time in Fast/Standard mode  (Master mode) </i>
//    <edit> 
//      <loc> ( (unsigned char)((I2C2_TRISE >> 0) & 0x3F), ((I2C2_TRISE = (I2C2_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: I2C2_TRISE  -----------------------------------
// SVD Line: 11889

//  <rtree> SFDITEM_REG__I2C2_TRISE
//    <name> TRISE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005820) TRISE register </i>
//    <loc> ( (unsigned int)((I2C2_TRISE >> 0) & 0xFFFFFFFF), ((I2C2_TRISE = (I2C2_TRISE & ~(0x3FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__I2C2_TRISE_TRISE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: I2C2  -------------------------------------
// SVD Line: 11909

//  <view> I2C2
//    <name> I2C2 </name>
//    <item> SFDITEM_REG__I2C2_CR1 </item>
//    <item> SFDITEM_REG__I2C2_CR2 </item>
//    <item> SFDITEM_REG__I2C2_OAR1 </item>
//    <item> SFDITEM_REG__I2C2_OAR2 </item>
//    <item> SFDITEM_REG__I2C2_DR </item>
//    <item> SFDITEM_REG__I2C2_SR1 </item>
//    <item> SFDITEM_REG__I2C2_SR2 </item>
//    <item> SFDITEM_REG__I2C2_CCR </item>
//    <item> SFDITEM_REG__I2C2_TRISE </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI1_CR1  --------------------------------
// SVD Line: 11939

unsigned int SPI1_CR1 __AT (0x40013000);



// ------------------------------  Field Item: SPI1_CR1_BIDIMODE  ---------------------------------
// SVD Line: 11948

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013000) Bidirectional data mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_BIDIOE  ----------------------------------
// SVD Line: 11955

//  <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013000) Output enable in bidirectional  mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_CRCEN  -----------------------------------
// SVD Line: 11962

//  <item> SFDITEM_FIELD__SPI1_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40013000) Hardware CRC calculation  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_CRCNEXT  ----------------------------------
// SVD Line: 11969

//  <item> SFDITEM_FIELD__SPI1_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013000) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_DFF  ------------------------------------
// SVD Line: 11975

//  <item> SFDITEM_FIELD__SPI1_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013000) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR1_RXONLY  ----------------------------------
// SVD Line: 11981

//  <item> SFDITEM_FIELD__SPI1_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013000) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSM  ------------------------------------
// SVD Line: 11987

//  <item> SFDITEM_FIELD__SPI1_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013000) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SSI  ------------------------------------
// SVD Line: 11993

//  <item> SFDITEM_FIELD__SPI1_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013000) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR1_LSBFIRST  ---------------------------------
// SVD Line: 11999

//  <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013000) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_SPE  ------------------------------------
// SVD Line: 12005

//  <item> SFDITEM_FIELD__SPI1_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013000) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_CR1_BR  ------------------------------------
// SVD Line: 12011

//  <item> SFDITEM_FIELD__SPI1_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013000) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_CR1 >> 3) & 0x7), ((SPI1_CR1 = (SPI1_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_MSTR  -----------------------------------
// SVD Line: 12017

//  <item> SFDITEM_FIELD__SPI1_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013000) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPOL  -----------------------------------
// SVD Line: 12023

//  <item> SFDITEM_FIELD__SPI1_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013000) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR1_CPHA  -----------------------------------
// SVD Line: 12029

//  <item> SFDITEM_FIELD__SPI1_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013000) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR1  ------------------------------------
// SVD Line: 11939

//  <rtree> SFDITEM_REG__SPI1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013000) control register 1 </i>
//    <loc> ( (unsigned int)((SPI1_CR1 >> 0) & 0xFFFFFFFF), ((SPI1_CR1 = (SPI1_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI1_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_CR2  --------------------------------
// SVD Line: 12037

unsigned int SPI1_CR2 __AT (0x40013004);



// -------------------------------  Field Item: SPI1_CR2_TXEIE  -----------------------------------
// SVD Line: 12046

//  <item> SFDITEM_FIELD__SPI1_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013004) Tx buffer empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_RXNEIE  ----------------------------------
// SVD Line: 12053

//  <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013004) RX buffer not empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_CR2_ERRIE  -----------------------------------
// SVD Line: 12060

//  <item> SFDITEM_FIELD__SPI1_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013004) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_CR2_SSOE  -----------------------------------
// SVD Line: 12066

//  <item> SFDITEM_FIELD__SPI1_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013004) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_TXDMAEN  ----------------------------------
// SVD Line: 12072

//  <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013004) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_CR2_RXDMAEN  ----------------------------------
// SVD Line: 12078

//  <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013004) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI1_CR2  ------------------------------------
// SVD Line: 12037

//  <rtree> SFDITEM_REG__SPI1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013004) control register 2 </i>
//    <loc> ( (unsigned int)((SPI1_CR2 >> 0) & 0xFFFFFFFF), ((SPI1_CR2 = (SPI1_CR2 & ~(0xE7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI1_CR2_RXDMAEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_SR  ---------------------------------
// SVD Line: 12086

unsigned int SPI1_SR __AT (0x40013008);



// ---------------------------------  Field Item: SPI1_SR_BSY  ------------------------------------
// SVD Line: 12094

//  <item> SFDITEM_FIELD__SPI1_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013008) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_OVR  ------------------------------------
// SVD Line: 12101

//  <item> SFDITEM_FIELD__SPI1_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40013008) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_MODF  ------------------------------------
// SVD Line: 12108

//  <item> SFDITEM_FIELD__SPI1_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40013008) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_CRCERR  -----------------------------------
// SVD Line: 12115

//  <item> SFDITEM_FIELD__SPI1_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013008) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_UDR  ------------------------------------
// SVD Line: 12122

//  <item> SFDITEM_FIELD__SPI1_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013008) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_SR_CHSIDE  -----------------------------------
// SVD Line: 12129

//  <item> SFDITEM_FIELD__SPI1_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013008) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI1_SR_TXE  ------------------------------------
// SVD Line: 12136

//  <item> SFDITEM_FIELD__SPI1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013008) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI1_SR_RXNE  ------------------------------------
// SVD Line: 12143

//  <item> SFDITEM_FIELD__SPI1_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013008) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_SR  ------------------------------------
// SVD Line: 12086

//  <rtree> SFDITEM_REG__SPI1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013008) status register </i>
//    <loc> ( (unsigned int)((SPI1_SR >> 0) & 0xFFFFFFFF), ((SPI1_SR = (SPI1_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI1_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI1_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI1_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI1_SR_RXNE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI1_DR  ---------------------------------
// SVD Line: 12152

unsigned int SPI1_DR __AT (0x4001300C);



// ---------------------------------  Field Item: SPI1_DR_DR  -------------------------------------
// SVD Line: 12161

//  <item> SFDITEM_FIELD__SPI1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4001300C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_DR >> 0) & 0xFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI1_DR  ------------------------------------
// SVD Line: 12152

//  <rtree> SFDITEM_REG__SPI1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001300C) data register </i>
//    <loc> ( (unsigned int)((SPI1_DR >> 0) & 0xFFFFFFFF), ((SPI1_DR = (SPI1_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_CRCPR  -------------------------------
// SVD Line: 12169

unsigned int SPI1_CRCPR __AT (0x40013010);



// -----------------------------  Field Item: SPI1_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 12178

//  <item> SFDITEM_FIELD__SPI1_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_CRCPR >> 0) & 0xFFFF), ((SPI1_CRCPR = (SPI1_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_CRCPR  -----------------------------------
// SVD Line: 12169

//  <rtree> SFDITEM_REG__SPI1_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013010) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI1_CRCPR >> 0) & 0xFFFFFFFF), ((SPI1_CRCPR = (SPI1_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_RXCRCR  -------------------------------
// SVD Line: 12186

unsigned int SPI1_RXCRCR __AT (0x40013014);



// ------------------------------  Field Item: SPI1_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 12195

//  <item> SFDITEM_FIELD__SPI1_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013014) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_RXCRCR  ----------------------------------
// SVD Line: 12186

//  <rtree> SFDITEM_REG__SPI1_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013014) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI1_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_TXCRCR  -------------------------------
// SVD Line: 12203

unsigned int SPI1_TXCRCR __AT (0x40013018);



// ------------------------------  Field Item: SPI1_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 12212

//  <item> SFDITEM_FIELD__SPI1_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013018) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI1_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_TXCRCR  ----------------------------------
// SVD Line: 12203

//  <rtree> SFDITEM_REG__SPI1_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013018) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI1_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI1_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI1_I2SCFGR  ------------------------------
// SVD Line: 12220

unsigned int SPI1_I2SCFGR __AT (0x4001301C);



// -----------------------------  Field Item: SPI1_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 12229

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001301C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_I2SCFGR_I2SE  ---------------------------------
// SVD Line: 12235

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001301C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 12241

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4001301C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 8) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI1_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 12247

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001301C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 12253

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4001301C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 4) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 12259

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001301C) Steady state clock  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 12266

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4001301C) Data length to be  transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SCFGR >> 1) & 0x3), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI1_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 12273

//  <item> SFDITEM_FIELD__SPI1_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001301C) Channel length (number of bits per audio  channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI1_I2SCFGR  ----------------------------------
// SVD Line: 12220

//  <rtree> SFDITEM_REG__SPI1_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001301C) I2S configuration register </i>
//    <loc> ( (unsigned int)((SPI1_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI1_I2SCFGR = (SPI1_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI1_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI1_I2SPR  -------------------------------
// SVD Line: 12282

unsigned int SPI1_I2SPR __AT (0x40013020);



// ------------------------------  Field Item: SPI1_I2SPR_MCKOE  ----------------------------------
// SVD Line: 12291

//  <item> SFDITEM_FIELD__SPI1_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013020) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI1_I2SPR_ODD  -----------------------------------
// SVD Line: 12297

//  <item> SFDITEM_FIELD__SPI1_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013020) Odd factor for the  prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI1_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI1_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 12304

//  <item> SFDITEM_FIELD__SPI1_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013020) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI1_I2SPR >> 0) & 0xFF), ((SPI1_I2SPR = (SPI1_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI1_I2SPR  -----------------------------------
// SVD Line: 12282

//  <rtree> SFDITEM_REG__SPI1_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013020) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI1_I2SPR >> 0) & 0xFFFFFFFF), ((SPI1_I2SPR = (SPI1_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI1_I2SPR_I2SDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI1  -------------------------------------
// SVD Line: 11923

//  <view> SPI1
//    <name> SPI1 </name>
//    <item> SFDITEM_REG__SPI1_CR1 </item>
//    <item> SFDITEM_REG__SPI1_CR2 </item>
//    <item> SFDITEM_REG__SPI1_SR </item>
//    <item> SFDITEM_REG__SPI1_DR </item>
//    <item> SFDITEM_REG__SPI1_CRCPR </item>
//    <item> SFDITEM_REG__SPI1_RXCRCR </item>
//    <item> SFDITEM_REG__SPI1_TXCRCR </item>
//    <item> SFDITEM_REG__SPI1_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI1_I2SPR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI2_CR1  --------------------------------
// SVD Line: 11939

unsigned int SPI2_CR1 __AT (0x40003800);



// ------------------------------  Field Item: SPI2_CR1_BIDIMODE  ---------------------------------
// SVD Line: 11948

//  <item> SFDITEM_FIELD__SPI2_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003800) Bidirectional data mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_BIDIOE  ----------------------------------
// SVD Line: 11955

//  <item> SFDITEM_FIELD__SPI2_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003800) Output enable in bidirectional  mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_CRCEN  -----------------------------------
// SVD Line: 11962

//  <item> SFDITEM_FIELD__SPI2_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003800) Hardware CRC calculation  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_CRCNEXT  ----------------------------------
// SVD Line: 11969

//  <item> SFDITEM_FIELD__SPI2_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003800) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_DFF  ------------------------------------
// SVD Line: 11975

//  <item> SFDITEM_FIELD__SPI2_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003800) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR1_RXONLY  ----------------------------------
// SVD Line: 11981

//  <item> SFDITEM_FIELD__SPI2_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003800) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SSM  ------------------------------------
// SVD Line: 11987

//  <item> SFDITEM_FIELD__SPI2_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003800) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SSI  ------------------------------------
// SVD Line: 11993

//  <item> SFDITEM_FIELD__SPI2_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003800) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR1_LSBFIRST  ---------------------------------
// SVD Line: 11999

//  <item> SFDITEM_FIELD__SPI2_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003800) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_SPE  ------------------------------------
// SVD Line: 12005

//  <item> SFDITEM_FIELD__SPI2_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003800) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_CR1_BR  ------------------------------------
// SVD Line: 12011

//  <item> SFDITEM_FIELD__SPI2_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40003800) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_CR1 >> 3) & 0x7), ((SPI2_CR1 = (SPI2_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_MSTR  -----------------------------------
// SVD Line: 12017

//  <item> SFDITEM_FIELD__SPI2_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003800) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_CPOL  -----------------------------------
// SVD Line: 12023

//  <item> SFDITEM_FIELD__SPI2_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003800) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR1_CPHA  -----------------------------------
// SVD Line: 12029

//  <item> SFDITEM_FIELD__SPI2_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003800) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CR1  ------------------------------------
// SVD Line: 11939

//  <rtree> SFDITEM_REG__SPI2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003800) control register 1 </i>
//    <loc> ( (unsigned int)((SPI2_CR1 >> 0) & 0xFFFFFFFF), ((SPI2_CR1 = (SPI2_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI2_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_CR2  --------------------------------
// SVD Line: 12037

unsigned int SPI2_CR2 __AT (0x40003804);



// -------------------------------  Field Item: SPI2_CR2_TXEIE  -----------------------------------
// SVD Line: 12046

//  <item> SFDITEM_FIELD__SPI2_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003804) Tx buffer empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_RXNEIE  ----------------------------------
// SVD Line: 12053

//  <item> SFDITEM_FIELD__SPI2_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003804) RX buffer not empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_CR2_ERRIE  -----------------------------------
// SVD Line: 12060

//  <item> SFDITEM_FIELD__SPI2_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003804) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_CR2_SSOE  -----------------------------------
// SVD Line: 12066

//  <item> SFDITEM_FIELD__SPI2_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003804) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_TXDMAEN  ----------------------------------
// SVD Line: 12072

//  <item> SFDITEM_FIELD__SPI2_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003804) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_CR2_RXDMAEN  ----------------------------------
// SVD Line: 12078

//  <item> SFDITEM_FIELD__SPI2_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003804) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI2_CR2  ------------------------------------
// SVD Line: 12037

//  <rtree> SFDITEM_REG__SPI2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003804) control register 2 </i>
//    <loc> ( (unsigned int)((SPI2_CR2 >> 0) & 0xFFFFFFFF), ((SPI2_CR2 = (SPI2_CR2 & ~(0xE7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI2_CR2_RXDMAEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_SR  ---------------------------------
// SVD Line: 12086

unsigned int SPI2_SR __AT (0x40003808);



// ---------------------------------  Field Item: SPI2_SR_BSY  ------------------------------------
// SVD Line: 12094

//  <item> SFDITEM_FIELD__SPI2_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40003808) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_OVR  ------------------------------------
// SVD Line: 12101

//  <item> SFDITEM_FIELD__SPI2_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40003808) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_MODF  ------------------------------------
// SVD Line: 12108

//  <item> SFDITEM_FIELD__SPI2_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40003808) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_CRCERR  -----------------------------------
// SVD Line: 12115

//  <item> SFDITEM_FIELD__SPI2_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003808) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_UDR  ------------------------------------
// SVD Line: 12122

//  <item> SFDITEM_FIELD__SPI2_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40003808) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_SR_CHSIDE  -----------------------------------
// SVD Line: 12129

//  <item> SFDITEM_FIELD__SPI2_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003808) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI2_SR_TXE  ------------------------------------
// SVD Line: 12136

//  <item> SFDITEM_FIELD__SPI2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003808) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI2_SR_RXNE  ------------------------------------
// SVD Line: 12143

//  <item> SFDITEM_FIELD__SPI2_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003808) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SPI2_SR  ------------------------------------
// SVD Line: 12086

//  <rtree> SFDITEM_REG__SPI2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003808) status register </i>
//    <loc> ( (unsigned int)((SPI2_SR >> 0) & 0xFFFFFFFF), ((SPI2_SR = (SPI2_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI2_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI2_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI2_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI2_SR_RXNE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI2_DR  ---------------------------------
// SVD Line: 12152

unsigned int SPI2_DR __AT (0x4000380C);



// ---------------------------------  Field Item: SPI2_DR_DR  -------------------------------------
// SVD Line: 12161

//  <item> SFDITEM_FIELD__SPI2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x4000380C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_DR >> 0) & 0xFFFF), ((SPI2_DR = (SPI2_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI2_DR  ------------------------------------
// SVD Line: 12152

//  <rtree> SFDITEM_REG__SPI2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000380C) data register </i>
//    <loc> ( (unsigned int)((SPI2_DR >> 0) & 0xFFFFFFFF), ((SPI2_DR = (SPI2_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_CRCPR  -------------------------------
// SVD Line: 12169

unsigned int SPI2_CRCPR __AT (0x40003810);



// -----------------------------  Field Item: SPI2_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 12178

//  <item> SFDITEM_FIELD__SPI2_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_CRCPR >> 0) & 0xFFFF), ((SPI2_CRCPR = (SPI2_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_CRCPR  -----------------------------------
// SVD Line: 12169

//  <rtree> SFDITEM_REG__SPI2_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003810) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI2_CRCPR >> 0) & 0xFFFFFFFF), ((SPI2_CRCPR = (SPI2_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_RXCRCR  -------------------------------
// SVD Line: 12186

unsigned int SPI2_RXCRCR __AT (0x40003814);



// ------------------------------  Field Item: SPI2_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 12195

//  <item> SFDITEM_FIELD__SPI2_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003814) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_RXCRCR  ----------------------------------
// SVD Line: 12186

//  <rtree> SFDITEM_REG__SPI2_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003814) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI2_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_TXCRCR  -------------------------------
// SVD Line: 12203

unsigned int SPI2_TXCRCR __AT (0x40003818);



// ------------------------------  Field Item: SPI2_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 12212

//  <item> SFDITEM_FIELD__SPI2_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003818) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI2_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_TXCRCR  ----------------------------------
// SVD Line: 12203

//  <rtree> SFDITEM_REG__SPI2_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003818) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI2_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI2_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI2_I2SCFGR  ------------------------------
// SVD Line: 12220

unsigned int SPI2_I2SCFGR __AT (0x4000381C);



// -----------------------------  Field Item: SPI2_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 12229

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000381C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_I2SCFGR_I2SE  ---------------------------------
// SVD Line: 12235

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000381C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 12241

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x4000381C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 8) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI2_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 12247

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000381C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 12253

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x4000381C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 4) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 12259

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000381C) Steady state clock  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 12266

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x4000381C) Data length to be  transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SCFGR >> 1) & 0x3), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI2_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 12273

//  <item> SFDITEM_FIELD__SPI2_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000381C) Channel length (number of bits per audio  channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI2_I2SCFGR  ----------------------------------
// SVD Line: 12220

//  <rtree> SFDITEM_REG__SPI2_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000381C) I2S configuration register </i>
//    <loc> ( (unsigned int)((SPI2_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI2_I2SCFGR = (SPI2_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI2_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI2_I2SPR  -------------------------------
// SVD Line: 12282

unsigned int SPI2_I2SPR __AT (0x40003820);



// ------------------------------  Field Item: SPI2_I2SPR_MCKOE  ----------------------------------
// SVD Line: 12291

//  <item> SFDITEM_FIELD__SPI2_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003820) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI2_I2SPR_ODD  -----------------------------------
// SVD Line: 12297

//  <item> SFDITEM_FIELD__SPI2_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003820) Odd factor for the  prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI2_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI2_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 12304

//  <item> SFDITEM_FIELD__SPI2_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003820) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI2_I2SPR >> 0) & 0xFF), ((SPI2_I2SPR = (SPI2_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI2_I2SPR  -----------------------------------
// SVD Line: 12282

//  <rtree> SFDITEM_REG__SPI2_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003820) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI2_I2SPR >> 0) & 0xFFFFFFFF), ((SPI2_I2SPR = (SPI2_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI2_I2SPR_I2SDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI2  -------------------------------------
// SVD Line: 12314

//  <view> SPI2
//    <name> SPI2 </name>
//    <item> SFDITEM_REG__SPI2_CR1 </item>
//    <item> SFDITEM_REG__SPI2_CR2 </item>
//    <item> SFDITEM_REG__SPI2_SR </item>
//    <item> SFDITEM_REG__SPI2_DR </item>
//    <item> SFDITEM_REG__SPI2_CRCPR </item>
//    <item> SFDITEM_REG__SPI2_RXCRCR </item>
//    <item> SFDITEM_REG__SPI2_TXCRCR </item>
//    <item> SFDITEM_REG__SPI2_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI2_I2SPR </item>
//  </view>
//  


// -----------------------------  Register Item Address: SPI3_CR1  --------------------------------
// SVD Line: 11939

unsigned int SPI3_CR1 __AT (0x40003C00);



// ------------------------------  Field Item: SPI3_CR1_BIDIMODE  ---------------------------------
// SVD Line: 11948

//  <item> SFDITEM_FIELD__SPI3_CR1_BIDIMODE
//    <name> BIDIMODE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40003C00) Bidirectional data mode  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.15..15> BIDIMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR1_BIDIOE  ----------------------------------
// SVD Line: 11955

//  <item> SFDITEM_FIELD__SPI3_CR1_BIDIOE
//    <name> BIDIOE </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40003C00) Output enable in bidirectional  mode </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.14..14> BIDIOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR1_CRCEN  -----------------------------------
// SVD Line: 11962

//  <item> SFDITEM_FIELD__SPI3_CR1_CRCEN
//    <name> CRCEN </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40003C00) Hardware CRC calculation  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.13..13> CRCEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR1_CRCNEXT  ----------------------------------
// SVD Line: 11969

//  <item> SFDITEM_FIELD__SPI3_CR1_CRCNEXT
//    <name> CRCNEXT </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40003C00) CRC transfer next </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.12..12> CRCNEXT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_DFF  ------------------------------------
// SVD Line: 11975

//  <item> SFDITEM_FIELD__SPI3_CR1_DFF
//    <name> DFF </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003C00) Data frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.11..11> DFF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR1_RXONLY  ----------------------------------
// SVD Line: 11981

//  <item> SFDITEM_FIELD__SPI3_CR1_RXONLY
//    <name> RXONLY </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003C00) Receive only </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.10..10> RXONLY
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_SSM  ------------------------------------
// SVD Line: 11987

//  <item> SFDITEM_FIELD__SPI3_CR1_SSM
//    <name> SSM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003C00) Software slave management </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.9..9> SSM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_SSI  ------------------------------------
// SVD Line: 11993

//  <item> SFDITEM_FIELD__SPI3_CR1_SSI
//    <name> SSI </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003C00) Internal slave select </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.8..8> SSI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR1_LSBFIRST  ---------------------------------
// SVD Line: 11999

//  <item> SFDITEM_FIELD__SPI3_CR1_LSBFIRST
//    <name> LSBFIRST </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003C00) Frame format </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.7..7> LSBFIRST
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_SPE  ------------------------------------
// SVD Line: 12005

//  <item> SFDITEM_FIELD__SPI3_CR1_SPE
//    <name> SPE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003C00) SPI enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.6..6> SPE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_CR1_BR  ------------------------------------
// SVD Line: 12011

//  <item> SFDITEM_FIELD__SPI3_CR1_BR
//    <name> BR </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40003C00) Baud rate control </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_CR1 >> 3) & 0x7), ((SPI3_CR1 = (SPI3_CR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_MSTR  -----------------------------------
// SVD Line: 12017

//  <item> SFDITEM_FIELD__SPI3_CR1_MSTR
//    <name> MSTR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003C00) Master selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.2..2> MSTR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_CPOL  -----------------------------------
// SVD Line: 12023

//  <item> SFDITEM_FIELD__SPI3_CR1_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003C00) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.1..1> CPOL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR1_CPHA  -----------------------------------
// SVD Line: 12029

//  <item> SFDITEM_FIELD__SPI3_CR1_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C00) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR1 ) </loc>
//      <o.0..0> CPHA
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI3_CR1  ------------------------------------
// SVD Line: 11939

//  <rtree> SFDITEM_REG__SPI3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C00) control register 1 </i>
//    <loc> ( (unsigned int)((SPI3_CR1 >> 0) & 0xFFFFFFFF), ((SPI3_CR1 = (SPI3_CR1 & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_CR1_BIDIMODE </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_BIDIOE </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CRCEN </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CRCNEXT </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_DFF </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_RXONLY </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_SSM </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_SSI </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_LSBFIRST </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_SPE </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_BR </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_MSTR </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CPOL </item>
//    <item> SFDITEM_FIELD__SPI3_CR1_CPHA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI3_CR2  --------------------------------
// SVD Line: 12037

unsigned int SPI3_CR2 __AT (0x40003C04);



// -------------------------------  Field Item: SPI3_CR2_TXEIE  -----------------------------------
// SVD Line: 12046

//  <item> SFDITEM_FIELD__SPI3_CR2_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003C04) Tx buffer empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR2_RXNEIE  ----------------------------------
// SVD Line: 12053

//  <item> SFDITEM_FIELD__SPI3_CR2_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40003C04) RX buffer not empty interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.6..6> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_CR2_ERRIE  -----------------------------------
// SVD Line: 12060

//  <item> SFDITEM_FIELD__SPI3_CR2_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40003C04) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.5..5> ERRIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_CR2_SSOE  -----------------------------------
// SVD Line: 12066

//  <item> SFDITEM_FIELD__SPI3_CR2_SSOE
//    <name> SSOE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40003C04) SS output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.2..2> SSOE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR2_TXDMAEN  ----------------------------------
// SVD Line: 12072

//  <item> SFDITEM_FIELD__SPI3_CR2_TXDMAEN
//    <name> TXDMAEN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40003C04) Tx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.1..1> TXDMAEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_CR2_RXDMAEN  ----------------------------------
// SVD Line: 12078

//  <item> SFDITEM_FIELD__SPI3_CR2_RXDMAEN
//    <name> RXDMAEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C04) Rx buffer DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_CR2 ) </loc>
//      <o.0..0> RXDMAEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: SPI3_CR2  ------------------------------------
// SVD Line: 12037

//  <rtree> SFDITEM_REG__SPI3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C04) control register 2 </i>
//    <loc> ( (unsigned int)((SPI3_CR2 >> 0) & 0xFFFFFFFF), ((SPI3_CR2 = (SPI3_CR2 & ~(0xE7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xE7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_CR2_TXEIE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_RXNEIE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_ERRIE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_SSOE </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_TXDMAEN </item>
//    <item> SFDITEM_FIELD__SPI3_CR2_RXDMAEN </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI3_SR  ---------------------------------
// SVD Line: 12086

unsigned int SPI3_SR __AT (0x40003C08);



// ---------------------------------  Field Item: SPI3_SR_BSY  ------------------------------------
// SVD Line: 12094

//  <item> SFDITEM_FIELD__SPI3_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40003C08) Busy flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.7..7> BSY
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_OVR  ------------------------------------
// SVD Line: 12101

//  <item> SFDITEM_FIELD__SPI3_SR_OVR
//    <name> OVR </name>
//    <r> 
//    <i> [Bit 6] RO (@ 0x40003C08) Overrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.6..6> OVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_SR_MODF  ------------------------------------
// SVD Line: 12108

//  <item> SFDITEM_FIELD__SPI3_SR_MODF
//    <name> MODF </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40003C08) Mode fault </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.5..5> MODF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_SR_CRCERR  -----------------------------------
// SVD Line: 12115

//  <item> SFDITEM_FIELD__SPI3_SR_CRCERR
//    <name> CRCERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40003C08) CRC error flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.4..4> CRCERR
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_UDR  ------------------------------------
// SVD Line: 12122

//  <item> SFDITEM_FIELD__SPI3_SR_UDR
//    <name> UDR </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40003C08) Underrun flag </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.3..3> UDR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_SR_CHSIDE  -----------------------------------
// SVD Line: 12129

//  <item> SFDITEM_FIELD__SPI3_SR_CHSIDE
//    <name> CHSIDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40003C08) Channel side </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.2..2> CHSIDE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: SPI3_SR_TXE  ------------------------------------
// SVD Line: 12136

//  <item> SFDITEM_FIELD__SPI3_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40003C08) Transmit buffer empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.1..1> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: SPI3_SR_RXNE  ------------------------------------
// SVD Line: 12143

//  <item> SFDITEM_FIELD__SPI3_SR_RXNE
//    <name> RXNE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40003C08) Receive buffer not empty </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_SR ) </loc>
//      <o.0..0> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: SPI3_SR  ------------------------------------
// SVD Line: 12086

//  <rtree> SFDITEM_REG__SPI3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C08) status register </i>
//    <loc> ( (unsigned int)((SPI3_SR >> 0) & 0xFFFFFFFF), ((SPI3_SR = (SPI3_SR & ~(0x10UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x10) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_SR_BSY </item>
//    <item> SFDITEM_FIELD__SPI3_SR_OVR </item>
//    <item> SFDITEM_FIELD__SPI3_SR_MODF </item>
//    <item> SFDITEM_FIELD__SPI3_SR_CRCERR </item>
//    <item> SFDITEM_FIELD__SPI3_SR_UDR </item>
//    <item> SFDITEM_FIELD__SPI3_SR_CHSIDE </item>
//    <item> SFDITEM_FIELD__SPI3_SR_TXE </item>
//    <item> SFDITEM_FIELD__SPI3_SR_RXNE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: SPI3_DR  ---------------------------------
// SVD Line: 12152

unsigned int SPI3_DR __AT (0x40003C0C);



// ---------------------------------  Field Item: SPI3_DR_DR  -------------------------------------
// SVD Line: 12161

//  <item> SFDITEM_FIELD__SPI3_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003C0C) Data register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_DR >> 0) & 0xFFFF), ((SPI3_DR = (SPI3_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: SPI3_DR  ------------------------------------
// SVD Line: 12152

//  <rtree> SFDITEM_REG__SPI3_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C0C) data register </i>
//    <loc> ( (unsigned int)((SPI3_DR >> 0) & 0xFFFFFFFF), ((SPI3_DR = (SPI3_DR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI3_CRCPR  -------------------------------
// SVD Line: 12169

unsigned int SPI3_CRCPR __AT (0x40003C10);



// -----------------------------  Field Item: SPI3_CRCPR_CRCPOLY  ---------------------------------
// SVD Line: 12178

//  <item> SFDITEM_FIELD__SPI3_CRCPR_CRCPOLY
//    <name> CRCPOLY </name>
//    <rw> 
//    <i> [Bits 15..0] RW (@ 0x40003C10) CRC polynomial register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_CRCPR >> 0) & 0xFFFF), ((SPI3_CRCPR = (SPI3_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_CRCPR  -----------------------------------
// SVD Line: 12169

//  <rtree> SFDITEM_REG__SPI3_CRCPR
//    <name> CRCPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C10) CRC polynomial register </i>
//    <loc> ( (unsigned int)((SPI3_CRCPR >> 0) & 0xFFFFFFFF), ((SPI3_CRCPR = (SPI3_CRCPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_CRCPR_CRCPOLY </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI3_RXCRCR  -------------------------------
// SVD Line: 12186

unsigned int SPI3_RXCRCR __AT (0x40003C14);



// ------------------------------  Field Item: SPI3_RXCRCR_RxCRC  ---------------------------------
// SVD Line: 12195

//  <item> SFDITEM_FIELD__SPI3_RXCRCR_RxCRC
//    <name> RxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003C14) Rx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_RXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_RXCRCR  ----------------------------------
// SVD Line: 12186

//  <rtree> SFDITEM_REG__SPI3_RXCRCR
//    <name> RXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003C14) RX CRC register </i>
//    <loc> ( (unsigned int)((SPI3_RXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI3_RXCRCR_RxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI3_TXCRCR  -------------------------------
// SVD Line: 12203

unsigned int SPI3_TXCRCR __AT (0x40003C18);



// ------------------------------  Field Item: SPI3_TXCRCR_TxCRC  ---------------------------------
// SVD Line: 12212

//  <item> SFDITEM_FIELD__SPI3_TXCRCR_TxCRC
//    <name> TxCRC </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40003C18) Tx CRC register </i>
//    <edit> 
//      <loc> ( (unsigned short)((SPI3_TXCRCR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_TXCRCR  ----------------------------------
// SVD Line: 12203

//  <rtree> SFDITEM_REG__SPI3_TXCRCR
//    <name> TXCRCR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40003C18) TX CRC register </i>
//    <loc> ( (unsigned int)((SPI3_TXCRCR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__SPI3_TXCRCR_TxCRC </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: SPI3_I2SCFGR  ------------------------------
// SVD Line: 12220

unsigned int SPI3_I2SCFGR __AT (0x40003C1C);



// -----------------------------  Field Item: SPI3_I2SCFGR_I2SMOD  --------------------------------
// SVD Line: 12229

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SMOD
//    <name> I2SMOD </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40003C1C) I2S mode selection </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.11..11> I2SMOD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_I2SCFGR_I2SE  ---------------------------------
// SVD Line: 12235

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SE
//    <name> I2SE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40003C1C) I2S Enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.10..10> I2SE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_I2SCFG  --------------------------------
// SVD Line: 12241

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SCFG
//    <name> I2SCFG </name>
//    <rw> 
//    <i> [Bits 9..8] RW (@ 0x40003C1C) I2S configuration mode </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SCFGR >> 8) & 0x3), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0x3UL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: SPI3_I2SCFGR_PCMSYNC  --------------------------------
// SVD Line: 12247

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_PCMSYNC
//    <name> PCMSYNC </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40003C1C) PCM frame synchronization </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.7..7> PCMSYNC
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_I2SSTD  --------------------------------
// SVD Line: 12253

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SSTD
//    <name> I2SSTD </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40003C1C) I2S standard selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SCFGR >> 4) & 0x3), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_CKPOL  ---------------------------------
// SVD Line: 12259

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_CKPOL
//    <name> CKPOL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40003C1C) Steady state clock  polarity </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.3..3> CKPOL
//    </check>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_DATLEN  --------------------------------
// SVD Line: 12266

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_DATLEN
//    <name> DATLEN </name>
//    <rw> 
//    <i> [Bits 2..1] RW (@ 0x40003C1C) Data length to be  transferred </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SCFGR >> 1) & 0x3), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0x3UL << 1 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 1 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: SPI3_I2SCFGR_CHLEN  ---------------------------------
// SVD Line: 12273

//  <item> SFDITEM_FIELD__SPI3_I2SCFGR_CHLEN
//    <name> CHLEN </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40003C1C) Channel length (number of bits per audio  channel) </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SCFGR ) </loc>
//      <o.0..0> CHLEN
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: SPI3_I2SCFGR  ----------------------------------
// SVD Line: 12220

//  <rtree> SFDITEM_REG__SPI3_I2SCFGR
//    <name> I2SCFGR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C1C) I2S configuration register </i>
//    <loc> ( (unsigned int)((SPI3_I2SCFGR >> 0) & 0xFFFFFFFF), ((SPI3_I2SCFGR = (SPI3_I2SCFGR & ~(0xFBFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFBF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SMOD </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SE </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SCFG </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_PCMSYNC </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_I2SSTD </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_CKPOL </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_DATLEN </item>
//    <item> SFDITEM_FIELD__SPI3_I2SCFGR_CHLEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: SPI3_I2SPR  -------------------------------
// SVD Line: 12282

unsigned int SPI3_I2SPR __AT (0x40003C20);



// ------------------------------  Field Item: SPI3_I2SPR_MCKOE  ----------------------------------
// SVD Line: 12291

//  <item> SFDITEM_FIELD__SPI3_I2SPR_MCKOE
//    <name> MCKOE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40003C20) Master clock output enable </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SPR ) </loc>
//      <o.9..9> MCKOE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: SPI3_I2SPR_ODD  -----------------------------------
// SVD Line: 12297

//  <item> SFDITEM_FIELD__SPI3_I2SPR_ODD
//    <name> ODD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40003C20) Odd factor for the  prescaler </i>
//    <check> 
//      <loc> ( (unsigned int) SPI3_I2SPR ) </loc>
//      <o.8..8> ODD
//    </check>
//  </item>
//  


// ------------------------------  Field Item: SPI3_I2SPR_I2SDIV  ---------------------------------
// SVD Line: 12304

//  <item> SFDITEM_FIELD__SPI3_I2SPR_I2SDIV
//    <name> I2SDIV </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40003C20) I2S Linear prescaler </i>
//    <edit> 
//      <loc> ( (unsigned char)((SPI3_I2SPR >> 0) & 0xFF), ((SPI3_I2SPR = (SPI3_I2SPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: SPI3_I2SPR  -----------------------------------
// SVD Line: 12282

//  <rtree> SFDITEM_REG__SPI3_I2SPR
//    <name> I2SPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40003C20) I2S prescaler register </i>
//    <loc> ( (unsigned int)((SPI3_I2SPR >> 0) & 0xFFFFFFFF), ((SPI3_I2SPR = (SPI3_I2SPR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__SPI3_I2SPR_MCKOE </item>
//    <item> SFDITEM_FIELD__SPI3_I2SPR_ODD </item>
//    <item> SFDITEM_FIELD__SPI3_I2SPR_I2SDIV </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: SPI3  -------------------------------------
// SVD Line: 12323

//  <view> SPI3
//    <name> SPI3 </name>
//    <item> SFDITEM_REG__SPI3_CR1 </item>
//    <item> SFDITEM_REG__SPI3_CR2 </item>
//    <item> SFDITEM_REG__SPI3_SR </item>
//    <item> SFDITEM_REG__SPI3_DR </item>
//    <item> SFDITEM_REG__SPI3_CRCPR </item>
//    <item> SFDITEM_REG__SPI3_RXCRCR </item>
//    <item> SFDITEM_REG__SPI3_TXCRCR </item>
//    <item> SFDITEM_REG__SPI3_I2SCFGR </item>
//    <item> SFDITEM_REG__SPI3_I2SPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART1_SR  --------------------------------
// SVD Line: 12349

unsigned int USART1_SR __AT (0x40013800);



// --------------------------------  Field Item: USART1_SR_CTS  -----------------------------------
// SVD Line: 12357

//  <item> SFDITEM_FIELD__USART1_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013800) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_LBD  -----------------------------------
// SVD Line: 12364

//  <item> SFDITEM_FIELD__USART1_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013800) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TXE  -----------------------------------
// SVD Line: 12371

//  <item> SFDITEM_FIELD__USART1_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40013800) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_TC  ------------------------------------
// SVD Line: 12379

//  <item> SFDITEM_FIELD__USART1_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013800) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_RXNE  -----------------------------------
// SVD Line: 12386

//  <item> SFDITEM_FIELD__USART1_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013800) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_SR_IDLE  -----------------------------------
// SVD Line: 12394

//  <item> SFDITEM_FIELD__USART1_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40013800) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_ORE  -----------------------------------
// SVD Line: 12401

//  <item> SFDITEM_FIELD__USART1_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40013800) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_NE  ------------------------------------
// SVD Line: 12408

//  <item> SFDITEM_FIELD__USART1_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40013800) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_FE  ------------------------------------
// SVD Line: 12415

//  <item> SFDITEM_FIELD__USART1_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40013800) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_SR_PE  ------------------------------------
// SVD Line: 12422

//  <item> SFDITEM_FIELD__USART1_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40013800) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART1_SR  -----------------------------------
// SVD Line: 12349

//  <rtree> SFDITEM_REG__USART1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013800) Status register </i>
//    <loc> ( (unsigned int)((USART1_SR >> 0) & 0xFFFFFFFF), ((USART1_SR = (USART1_SR & ~(0x360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART1_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART1_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART1_SR_TC </item>
//    <item> SFDITEM_FIELD__USART1_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART1_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART1_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART1_SR_NE </item>
//    <item> SFDITEM_FIELD__USART1_SR_FE </item>
//    <item> SFDITEM_FIELD__USART1_SR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_DR  --------------------------------
// SVD Line: 12431

unsigned int USART1_DR __AT (0x40013804);



// --------------------------------  Field Item: USART1_DR_DR  ------------------------------------
// SVD Line: 12440

//  <item> SFDITEM_FIELD__USART1_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40013804) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_DR >> 0) & 0x1FF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART1_DR  -----------------------------------
// SVD Line: 12431

//  <rtree> SFDITEM_REG__USART1_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013804) Data register </i>
//    <loc> ( (unsigned int)((USART1_DR >> 0) & 0xFFFFFFFF), ((USART1_DR = (USART1_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_BRR  -------------------------------
// SVD Line: 12448

unsigned int USART1_BRR __AT (0x40013808);



// ---------------------------  Field Item: USART1_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 12457

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40013808) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART1_BRR >> 4) & 0xFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART1_BRR_DIV_Fraction  ------------------------------
// SVD Line: 12463

//  <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013808) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_BRR >> 0) & 0xF), ((USART1_BRR = (USART1_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_BRR  -----------------------------------
// SVD Line: 12448

//  <rtree> SFDITEM_REG__USART1_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013808) Baud rate register </i>
//    <loc> ( (unsigned int)((USART1_BRR >> 0) & 0xFFFFFFFF), ((USART1_BRR = (USART1_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART1_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR1  -------------------------------
// SVD Line: 12471

unsigned int USART1_CR1 __AT (0x4001380C);



// --------------------------------  Field Item: USART1_CR1_UE  -----------------------------------
// SVD Line: 12480

//  <item> SFDITEM_FIELD__USART1_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4001380C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_M  ------------------------------------
// SVD Line: 12486

//  <item> SFDITEM_FIELD__USART1_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4001380C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_WAKE  ----------------------------------
// SVD Line: 12492

//  <item> SFDITEM_FIELD__USART1_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4001380C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PCE  -----------------------------------
// SVD Line: 12498

//  <item> SFDITEM_FIELD__USART1_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4001380C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_PS  -----------------------------------
// SVD Line: 12504

//  <item> SFDITEM_FIELD__USART1_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4001380C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_PEIE  ----------------------------------
// SVD Line: 12510

//  <item> SFDITEM_FIELD__USART1_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4001380C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_TXEIE  ----------------------------------
// SVD Line: 12516

//  <item> SFDITEM_FIELD__USART1_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4001380C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_TCIE  ----------------------------------
// SVD Line: 12522

//  <item> SFDITEM_FIELD__USART1_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4001380C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_RXNEIE  ---------------------------------
// SVD Line: 12529

//  <item> SFDITEM_FIELD__USART1_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4001380C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR1_IDLEIE  ---------------------------------
// SVD Line: 12535

//  <item> SFDITEM_FIELD__USART1_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4001380C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_TE  -----------------------------------
// SVD Line: 12541

//  <item> SFDITEM_FIELD__USART1_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4001380C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART1_CR1_RE  -----------------------------------
// SVD Line: 12547

//  <item> SFDITEM_FIELD__USART1_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4001380C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_RWU  -----------------------------------
// SVD Line: 12553

//  <item> SFDITEM_FIELD__USART1_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4001380C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR1_SBK  -----------------------------------
// SVD Line: 12559

//  <item> SFDITEM_FIELD__USART1_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4001380C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR1  -----------------------------------
// SVD Line: 12471

//  <rtree> SFDITEM_REG__USART1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001380C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART1_CR1 >> 0) & 0xFFFFFFFF), ((USART1_CR1 = (USART1_CR1 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_M </item>
//    <item> SFDITEM_FIELD__USART1_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART1_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART1_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART1_CR1_SBK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR2  -------------------------------
// SVD Line: 12567

unsigned int USART1_CR2 __AT (0x40013810);



// ------------------------------  Field Item: USART1_CR2_LINEN  ----------------------------------
// SVD Line: 12576

//  <item> SFDITEM_FIELD__USART1_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40013810) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_STOP  ----------------------------------
// SVD Line: 12582

//  <item> SFDITEM_FIELD__USART1_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40013810) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 12) & 0x3), ((USART1_CR2 = (USART1_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_CLKEN  ----------------------------------
// SVD Line: 12588

//  <item> SFDITEM_FIELD__USART1_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013810) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPOL  ----------------------------------
// SVD Line: 12594

//  <item> SFDITEM_FIELD__USART1_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013810) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_CPHA  ----------------------------------
// SVD Line: 12600

//  <item> SFDITEM_FIELD__USART1_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013810) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBCL  ----------------------------------
// SVD Line: 12606

//  <item> SFDITEM_FIELD__USART1_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013810) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR2_LBDIE  ----------------------------------
// SVD Line: 12612

//  <item> SFDITEM_FIELD__USART1_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013810) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_LBDL  ----------------------------------
// SVD Line: 12619

//  <item> SFDITEM_FIELD__USART1_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013810) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR2_ADD  -----------------------------------
// SVD Line: 12625

//  <item> SFDITEM_FIELD__USART1_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40013810) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_CR2 >> 0) & 0xF), ((USART1_CR2 = (USART1_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR2  -----------------------------------
// SVD Line: 12567

//  <rtree> SFDITEM_REG__USART1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013810) Control register 2 </i>
//    <loc> ( (unsigned int)((USART1_CR2 >> 0) & 0xFFFFFFFF), ((USART1_CR2 = (USART1_CR2 & ~(0x7F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART1_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART1_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART1_CR3  -------------------------------
// SVD Line: 12633

unsigned int USART1_CR3 __AT (0x40013814);



// ------------------------------  Field Item: USART1_CR3_CTSIE  ----------------------------------
// SVD Line: 12642

//  <item> SFDITEM_FIELD__USART1_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013814) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_CTSE  ----------------------------------
// SVD Line: 12648

//  <item> SFDITEM_FIELD__USART1_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013814) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_RTSE  ----------------------------------
// SVD Line: 12654

//  <item> SFDITEM_FIELD__USART1_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013814) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAT  ----------------------------------
// SVD Line: 12660

//  <item> SFDITEM_FIELD__USART1_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013814) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_DMAR  ----------------------------------
// SVD Line: 12666

//  <item> SFDITEM_FIELD__USART1_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013814) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_SCEN  ----------------------------------
// SVD Line: 12672

//  <item> SFDITEM_FIELD__USART1_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013814) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_NACK  ----------------------------------
// SVD Line: 12678

//  <item> SFDITEM_FIELD__USART1_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013814) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART1_CR3_HDSEL  ----------------------------------
// SVD Line: 12684

//  <item> SFDITEM_FIELD__USART1_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013814) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IRLP  ----------------------------------
// SVD Line: 12690

//  <item> SFDITEM_FIELD__USART1_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013814) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_IREN  ----------------------------------
// SVD Line: 12696

//  <item> SFDITEM_FIELD__USART1_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013814) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART1_CR3_EIE  -----------------------------------
// SVD Line: 12702

//  <item> SFDITEM_FIELD__USART1_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013814) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART1_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART1_CR3  -----------------------------------
// SVD Line: 12633

//  <rtree> SFDITEM_REG__USART1_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013814) Control register 3 </i>
//    <loc> ( (unsigned int)((USART1_CR3 >> 0) & 0xFFFFFFFF), ((USART1_CR3 = (USART1_CR3 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART1_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART1_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART1_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART1_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART1_CR3_EIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART1_GTPR  -------------------------------
// SVD Line: 12710

unsigned int USART1_GTPR __AT (0x40013818);



// -------------------------------  Field Item: USART1_GTPR_GT  -----------------------------------
// SVD Line: 12720

//  <item> SFDITEM_FIELD__USART1_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40013818) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPR >> 8) & 0xFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART1_GTPR_PSC  ----------------------------------
// SVD Line: 12726

//  <item> SFDITEM_FIELD__USART1_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40013818) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART1_GTPR >> 0) & 0xFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART1_GTPR  ----------------------------------
// SVD Line: 12710

//  <rtree> SFDITEM_REG__USART1_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013818) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART1_GTPR >> 0) & 0xFFFFFFFF), ((USART1_GTPR = (USART1_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART1_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART1_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART1  ------------------------------------
// SVD Line: 12332

//  <view> USART1
//    <name> USART1 </name>
//    <item> SFDITEM_REG__USART1_SR </item>
//    <item> SFDITEM_REG__USART1_DR </item>
//    <item> SFDITEM_REG__USART1_BRR </item>
//    <item> SFDITEM_REG__USART1_CR1 </item>
//    <item> SFDITEM_REG__USART1_CR2 </item>
//    <item> SFDITEM_REG__USART1_CR3 </item>
//    <item> SFDITEM_REG__USART1_GTPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART2_SR  --------------------------------
// SVD Line: 12349

unsigned int USART2_SR __AT (0x40004400);



// --------------------------------  Field Item: USART2_SR_CTS  -----------------------------------
// SVD Line: 12357

//  <item> SFDITEM_FIELD__USART2_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004400) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_LBD  -----------------------------------
// SVD Line: 12364

//  <item> SFDITEM_FIELD__USART2_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004400) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_TXE  -----------------------------------
// SVD Line: 12371

//  <item> SFDITEM_FIELD__USART2_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004400) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_TC  ------------------------------------
// SVD Line: 12379

//  <item> SFDITEM_FIELD__USART2_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004400) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_RXNE  -----------------------------------
// SVD Line: 12386

//  <item> SFDITEM_FIELD__USART2_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004400) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_SR_IDLE  -----------------------------------
// SVD Line: 12394

//  <item> SFDITEM_FIELD__USART2_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40004400) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_ORE  -----------------------------------
// SVD Line: 12401

//  <item> SFDITEM_FIELD__USART2_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004400) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_NE  ------------------------------------
// SVD Line: 12408

//  <item> SFDITEM_FIELD__USART2_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004400) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_FE  ------------------------------------
// SVD Line: 12415

//  <item> SFDITEM_FIELD__USART2_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004400) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_SR_PE  ------------------------------------
// SVD Line: 12422

//  <item> SFDITEM_FIELD__USART2_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004400) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART2_SR  -----------------------------------
// SVD Line: 12349

//  <rtree> SFDITEM_REG__USART2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004400) Status register </i>
//    <loc> ( (unsigned int)((USART2_SR >> 0) & 0xFFFFFFFF), ((USART2_SR = (USART2_SR & ~(0x360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART2_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART2_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART2_SR_TC </item>
//    <item> SFDITEM_FIELD__USART2_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART2_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART2_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART2_SR_NE </item>
//    <item> SFDITEM_FIELD__USART2_SR_FE </item>
//    <item> SFDITEM_FIELD__USART2_SR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_DR  --------------------------------
// SVD Line: 12431

unsigned int USART2_DR __AT (0x40004404);



// --------------------------------  Field Item: USART2_DR_DR  ------------------------------------
// SVD Line: 12440

//  <item> SFDITEM_FIELD__USART2_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004404) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_DR >> 0) & 0x1FF), ((USART2_DR = (USART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART2_DR  -----------------------------------
// SVD Line: 12431

//  <rtree> SFDITEM_REG__USART2_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004404) Data register </i>
//    <loc> ( (unsigned int)((USART2_DR >> 0) & 0xFFFFFFFF), ((USART2_DR = (USART2_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_BRR  -------------------------------
// SVD Line: 12448

unsigned int USART2_BRR __AT (0x40004408);



// ---------------------------  Field Item: USART2_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 12457

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40004408) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART2_BRR >> 4) & 0xFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART2_BRR_DIV_Fraction  ------------------------------
// SVD Line: 12463

//  <item> SFDITEM_FIELD__USART2_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004408) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_BRR >> 0) & 0xF), ((USART2_BRR = (USART2_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_BRR  -----------------------------------
// SVD Line: 12448

//  <rtree> SFDITEM_REG__USART2_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004408) Baud rate register </i>
//    <loc> ( (unsigned int)((USART2_BRR >> 0) & 0xFFFFFFFF), ((USART2_BRR = (USART2_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART2_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR1  -------------------------------
// SVD Line: 12471

unsigned int USART2_CR1 __AT (0x4000440C);



// --------------------------------  Field Item: USART2_CR1_UE  -----------------------------------
// SVD Line: 12480

//  <item> SFDITEM_FIELD__USART2_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000440C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_M  ------------------------------------
// SVD Line: 12486

//  <item> SFDITEM_FIELD__USART2_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000440C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_WAKE  ----------------------------------
// SVD Line: 12492

//  <item> SFDITEM_FIELD__USART2_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000440C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PCE  -----------------------------------
// SVD Line: 12498

//  <item> SFDITEM_FIELD__USART2_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000440C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_PS  -----------------------------------
// SVD Line: 12504

//  <item> SFDITEM_FIELD__USART2_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000440C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_PEIE  ----------------------------------
// SVD Line: 12510

//  <item> SFDITEM_FIELD__USART2_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000440C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_TXEIE  ----------------------------------
// SVD Line: 12516

//  <item> SFDITEM_FIELD__USART2_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000440C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_TCIE  ----------------------------------
// SVD Line: 12522

//  <item> SFDITEM_FIELD__USART2_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000440C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_RXNEIE  ---------------------------------
// SVD Line: 12529

//  <item> SFDITEM_FIELD__USART2_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000440C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR1_IDLEIE  ---------------------------------
// SVD Line: 12535

//  <item> SFDITEM_FIELD__USART2_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000440C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_TE  -----------------------------------
// SVD Line: 12541

//  <item> SFDITEM_FIELD__USART2_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000440C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART2_CR1_RE  -----------------------------------
// SVD Line: 12547

//  <item> SFDITEM_FIELD__USART2_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000440C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_RWU  -----------------------------------
// SVD Line: 12553

//  <item> SFDITEM_FIELD__USART2_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000440C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR1_SBK  -----------------------------------
// SVD Line: 12559

//  <item> SFDITEM_FIELD__USART2_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000440C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR1  -----------------------------------
// SVD Line: 12471

//  <rtree> SFDITEM_REG__USART2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000440C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART2_CR1 >> 0) & 0xFFFFFFFF), ((USART2_CR1 = (USART2_CR1 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_M </item>
//    <item> SFDITEM_FIELD__USART2_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART2_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART2_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART2_CR1_SBK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR2  -------------------------------
// SVD Line: 12567

unsigned int USART2_CR2 __AT (0x40004410);



// ------------------------------  Field Item: USART2_CR2_LINEN  ----------------------------------
// SVD Line: 12576

//  <item> SFDITEM_FIELD__USART2_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004410) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_STOP  ----------------------------------
// SVD Line: 12582

//  <item> SFDITEM_FIELD__USART2_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004410) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 12) & 0x3), ((USART2_CR2 = (USART2_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_CLKEN  ----------------------------------
// SVD Line: 12588

//  <item> SFDITEM_FIELD__USART2_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004410) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPOL  ----------------------------------
// SVD Line: 12594

//  <item> SFDITEM_FIELD__USART2_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004410) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_CPHA  ----------------------------------
// SVD Line: 12600

//  <item> SFDITEM_FIELD__USART2_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004410) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBCL  ----------------------------------
// SVD Line: 12606

//  <item> SFDITEM_FIELD__USART2_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004410) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR2_LBDIE  ----------------------------------
// SVD Line: 12612

//  <item> SFDITEM_FIELD__USART2_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004410) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_LBDL  ----------------------------------
// SVD Line: 12619

//  <item> SFDITEM_FIELD__USART2_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004410) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR2_ADD  -----------------------------------
// SVD Line: 12625

//  <item> SFDITEM_FIELD__USART2_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004410) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_CR2 >> 0) & 0xF), ((USART2_CR2 = (USART2_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR2  -----------------------------------
// SVD Line: 12567

//  <rtree> SFDITEM_REG__USART2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004410) Control register 2 </i>
//    <loc> ( (unsigned int)((USART2_CR2 >> 0) & 0xFFFFFFFF), ((USART2_CR2 = (USART2_CR2 & ~(0x7F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART2_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART2_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART2_CR3  -------------------------------
// SVD Line: 12633

unsigned int USART2_CR3 __AT (0x40004414);



// ------------------------------  Field Item: USART2_CR3_CTSIE  ----------------------------------
// SVD Line: 12642

//  <item> SFDITEM_FIELD__USART2_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004414) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_CTSE  ----------------------------------
// SVD Line: 12648

//  <item> SFDITEM_FIELD__USART2_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004414) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_RTSE  ----------------------------------
// SVD Line: 12654

//  <item> SFDITEM_FIELD__USART2_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004414) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAT  ----------------------------------
// SVD Line: 12660

//  <item> SFDITEM_FIELD__USART2_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004414) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_DMAR  ----------------------------------
// SVD Line: 12666

//  <item> SFDITEM_FIELD__USART2_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004414) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_SCEN  ----------------------------------
// SVD Line: 12672

//  <item> SFDITEM_FIELD__USART2_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004414) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_NACK  ----------------------------------
// SVD Line: 12678

//  <item> SFDITEM_FIELD__USART2_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004414) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART2_CR3_HDSEL  ----------------------------------
// SVD Line: 12684

//  <item> SFDITEM_FIELD__USART2_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004414) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IRLP  ----------------------------------
// SVD Line: 12690

//  <item> SFDITEM_FIELD__USART2_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004414) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_IREN  ----------------------------------
// SVD Line: 12696

//  <item> SFDITEM_FIELD__USART2_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004414) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART2_CR3_EIE  -----------------------------------
// SVD Line: 12702

//  <item> SFDITEM_FIELD__USART2_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004414) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART2_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART2_CR3  -----------------------------------
// SVD Line: 12633

//  <rtree> SFDITEM_REG__USART2_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004414) Control register 3 </i>
//    <loc> ( (unsigned int)((USART2_CR3 >> 0) & 0xFFFFFFFF), ((USART2_CR3 = (USART2_CR3 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART2_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART2_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART2_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART2_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART2_CR3_EIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART2_GTPR  -------------------------------
// SVD Line: 12710

unsigned int USART2_GTPR __AT (0x40004418);



// -------------------------------  Field Item: USART2_GTPR_GT  -----------------------------------
// SVD Line: 12720

//  <item> SFDITEM_FIELD__USART2_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004418) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPR >> 8) & 0xFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART2_GTPR_PSC  ----------------------------------
// SVD Line: 12726

//  <item> SFDITEM_FIELD__USART2_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004418) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART2_GTPR >> 0) & 0xFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART2_GTPR  ----------------------------------
// SVD Line: 12710

//  <rtree> SFDITEM_REG__USART2_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004418) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART2_GTPR >> 0) & 0xFFFFFFFF), ((USART2_GTPR = (USART2_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART2_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART2_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART2  ------------------------------------
// SVD Line: 12736

//  <view> USART2
//    <name> USART2 </name>
//    <item> SFDITEM_REG__USART2_SR </item>
//    <item> SFDITEM_REG__USART2_DR </item>
//    <item> SFDITEM_REG__USART2_BRR </item>
//    <item> SFDITEM_REG__USART2_CR1 </item>
//    <item> SFDITEM_REG__USART2_CR2 </item>
//    <item> SFDITEM_REG__USART2_CR3 </item>
//    <item> SFDITEM_REG__USART2_GTPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: USART3_SR  --------------------------------
// SVD Line: 12349

unsigned int USART3_SR __AT (0x40004800);



// --------------------------------  Field Item: USART3_SR_CTS  -----------------------------------
// SVD Line: 12357

//  <item> SFDITEM_FIELD__USART3_SR_CTS
//    <name> CTS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004800) CTS flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.9..9> CTS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_LBD  -----------------------------------
// SVD Line: 12364

//  <item> SFDITEM_FIELD__USART3_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004800) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_TXE  -----------------------------------
// SVD Line: 12371

//  <item> SFDITEM_FIELD__USART3_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004800) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_TC  ------------------------------------
// SVD Line: 12379

//  <item> SFDITEM_FIELD__USART3_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004800) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_SR_RXNE  -----------------------------------
// SVD Line: 12386

//  <item> SFDITEM_FIELD__USART3_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004800) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_SR_IDLE  -----------------------------------
// SVD Line: 12394

//  <item> SFDITEM_FIELD__USART3_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40004800) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_ORE  -----------------------------------
// SVD Line: 12401

//  <item> SFDITEM_FIELD__USART3_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004800) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_NE  ------------------------------------
// SVD Line: 12408

//  <item> SFDITEM_FIELD__USART3_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004800) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_FE  ------------------------------------
// SVD Line: 12415

//  <item> SFDITEM_FIELD__USART3_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004800) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_SR_PE  ------------------------------------
// SVD Line: 12422

//  <item> SFDITEM_FIELD__USART3_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004800) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USART3_SR  -----------------------------------
// SVD Line: 12349

//  <rtree> SFDITEM_REG__USART3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004800) Status register </i>
//    <loc> ( (unsigned int)((USART3_SR >> 0) & 0xFFFFFFFF), ((USART3_SR = (USART3_SR & ~(0x360UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x360) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_SR_CTS </item>
//    <item> SFDITEM_FIELD__USART3_SR_LBD </item>
//    <item> SFDITEM_FIELD__USART3_SR_TXE </item>
//    <item> SFDITEM_FIELD__USART3_SR_TC </item>
//    <item> SFDITEM_FIELD__USART3_SR_RXNE </item>
//    <item> SFDITEM_FIELD__USART3_SR_IDLE </item>
//    <item> SFDITEM_FIELD__USART3_SR_ORE </item>
//    <item> SFDITEM_FIELD__USART3_SR_NE </item>
//    <item> SFDITEM_FIELD__USART3_SR_FE </item>
//    <item> SFDITEM_FIELD__USART3_SR_PE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_DR  --------------------------------
// SVD Line: 12431

unsigned int USART3_DR __AT (0x40004804);



// --------------------------------  Field Item: USART3_DR_DR  ------------------------------------
// SVD Line: 12440

//  <item> SFDITEM_FIELD__USART3_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004804) Data value </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART3_DR >> 0) & 0x1FF), ((USART3_DR = (USART3_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: USART3_DR  -----------------------------------
// SVD Line: 12431

//  <rtree> SFDITEM_REG__USART3_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004804) Data register </i>
//    <loc> ( (unsigned int)((USART3_DR >> 0) & 0xFFFFFFFF), ((USART3_DR = (USART3_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_BRR  -------------------------------
// SVD Line: 12448

unsigned int USART3_BRR __AT (0x40004808);



// ---------------------------  Field Item: USART3_BRR_DIV_Mantissa  ------------------------------
// SVD Line: 12457

//  <item> SFDITEM_FIELD__USART3_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40004808) mantissa of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned short)((USART3_BRR >> 4) & 0xFFF), ((USART3_BRR = (USART3_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: USART3_BRR_DIV_Fraction  ------------------------------
// SVD Line: 12463

//  <item> SFDITEM_FIELD__USART3_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004808) fraction of USARTDIV </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_BRR >> 0) & 0xF), ((USART3_BRR = (USART3_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_BRR  -----------------------------------
// SVD Line: 12448

//  <rtree> SFDITEM_REG__USART3_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004808) Baud rate register </i>
//    <loc> ( (unsigned int)((USART3_BRR >> 0) & 0xFFFFFFFF), ((USART3_BRR = (USART3_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_BRR_DIV_Mantissa </item>
//    <item> SFDITEM_FIELD__USART3_BRR_DIV_Fraction </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_CR1  -------------------------------
// SVD Line: 12471

unsigned int USART3_CR1 __AT (0x4000480C);



// --------------------------------  Field Item: USART3_CR1_UE  -----------------------------------
// SVD Line: 12480

//  <item> SFDITEM_FIELD__USART3_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000480C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_M  ------------------------------------
// SVD Line: 12486

//  <item> SFDITEM_FIELD__USART3_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000480C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_WAKE  ----------------------------------
// SVD Line: 12492

//  <item> SFDITEM_FIELD__USART3_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000480C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_PCE  -----------------------------------
// SVD Line: 12498

//  <item> SFDITEM_FIELD__USART3_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000480C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_PS  -----------------------------------
// SVD Line: 12504

//  <item> SFDITEM_FIELD__USART3_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000480C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_PEIE  ----------------------------------
// SVD Line: 12510

//  <item> SFDITEM_FIELD__USART3_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000480C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_TXEIE  ----------------------------------
// SVD Line: 12516

//  <item> SFDITEM_FIELD__USART3_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000480C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_TCIE  ----------------------------------
// SVD Line: 12522

//  <item> SFDITEM_FIELD__USART3_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000480C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_RXNEIE  ---------------------------------
// SVD Line: 12529

//  <item> SFDITEM_FIELD__USART3_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000480C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR1_IDLEIE  ---------------------------------
// SVD Line: 12535

//  <item> SFDITEM_FIELD__USART3_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000480C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_TE  -----------------------------------
// SVD Line: 12541

//  <item> SFDITEM_FIELD__USART3_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000480C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USART3_CR1_RE  -----------------------------------
// SVD Line: 12547

//  <item> SFDITEM_FIELD__USART3_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000480C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_RWU  -----------------------------------
// SVD Line: 12553

//  <item> SFDITEM_FIELD__USART3_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000480C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR1_SBK  -----------------------------------
// SVD Line: 12559

//  <item> SFDITEM_FIELD__USART3_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000480C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CR1  -----------------------------------
// SVD Line: 12471

//  <rtree> SFDITEM_REG__USART3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000480C) Control register 1 </i>
//    <loc> ( (unsigned int)((USART3_CR1 >> 0) & 0xFFFFFFFF), ((USART3_CR1 = (USART3_CR1 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CR1_UE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_M </item>
//    <item> SFDITEM_FIELD__USART3_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_PCE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_PS </item>
//    <item> SFDITEM_FIELD__USART3_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_TE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_RE </item>
//    <item> SFDITEM_FIELD__USART3_CR1_RWU </item>
//    <item> SFDITEM_FIELD__USART3_CR1_SBK </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_CR2  -------------------------------
// SVD Line: 12567

unsigned int USART3_CR2 __AT (0x40004810);



// ------------------------------  Field Item: USART3_CR2_LINEN  ----------------------------------
// SVD Line: 12576

//  <item> SFDITEM_FIELD__USART3_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004810) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_STOP  ----------------------------------
// SVD Line: 12582

//  <item> SFDITEM_FIELD__USART3_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004810) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR2 >> 12) & 0x3), ((USART3_CR2 = (USART3_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_CLKEN  ----------------------------------
// SVD Line: 12588

//  <item> SFDITEM_FIELD__USART3_CR2_CLKEN
//    <name> CLKEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004810) Clock enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.11..11> CLKEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_CPOL  ----------------------------------
// SVD Line: 12594

//  <item> SFDITEM_FIELD__USART3_CR2_CPOL
//    <name> CPOL </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004810) Clock polarity </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.10..10> CPOL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_CPHA  ----------------------------------
// SVD Line: 12600

//  <item> SFDITEM_FIELD__USART3_CR2_CPHA
//    <name> CPHA </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004810) Clock phase </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.9..9> CPHA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_LBCL  ----------------------------------
// SVD Line: 12606

//  <item> SFDITEM_FIELD__USART3_CR2_LBCL
//    <name> LBCL </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004810) Last bit clock pulse </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.8..8> LBCL
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR2_LBDIE  ----------------------------------
// SVD Line: 12612

//  <item> SFDITEM_FIELD__USART3_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004810) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_LBDL  ----------------------------------
// SVD Line: 12619

//  <item> SFDITEM_FIELD__USART3_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004810) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR2_ADD  -----------------------------------
// SVD Line: 12625

//  <item> SFDITEM_FIELD__USART3_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004810) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_CR2 >> 0) & 0xF), ((USART3_CR2 = (USART3_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CR2  -----------------------------------
// SVD Line: 12567

//  <rtree> SFDITEM_REG__USART3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004810) Control register 2 </i>
//    <loc> ( (unsigned int)((USART3_CR2 >> 0) & 0xFFFFFFFF), ((USART3_CR2 = (USART3_CR2 & ~(0x7F6FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7F6F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CR2_LINEN </item>
//    <item> SFDITEM_FIELD__USART3_CR2_STOP </item>
//    <item> SFDITEM_FIELD__USART3_CR2_CLKEN </item>
//    <item> SFDITEM_FIELD__USART3_CR2_CPOL </item>
//    <item> SFDITEM_FIELD__USART3_CR2_CPHA </item>
//    <item> SFDITEM_FIELD__USART3_CR2_LBCL </item>
//    <item> SFDITEM_FIELD__USART3_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__USART3_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__USART3_CR2_ADD </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USART3_CR3  -------------------------------
// SVD Line: 12633

unsigned int USART3_CR3 __AT (0x40004814);



// ------------------------------  Field Item: USART3_CR3_CTSIE  ----------------------------------
// SVD Line: 12642

//  <item> SFDITEM_FIELD__USART3_CR3_CTSIE
//    <name> CTSIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004814) CTS interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.10..10> CTSIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_CTSE  ----------------------------------
// SVD Line: 12648

//  <item> SFDITEM_FIELD__USART3_CR3_CTSE
//    <name> CTSE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004814) CTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.9..9> CTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_RTSE  ----------------------------------
// SVD Line: 12654

//  <item> SFDITEM_FIELD__USART3_CR3_RTSE
//    <name> RTSE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004814) RTS enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.8..8> RTSE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_DMAT  ----------------------------------
// SVD Line: 12660

//  <item> SFDITEM_FIELD__USART3_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004814) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_DMAR  ----------------------------------
// SVD Line: 12666

//  <item> SFDITEM_FIELD__USART3_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004814) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_SCEN  ----------------------------------
// SVD Line: 12672

//  <item> SFDITEM_FIELD__USART3_CR3_SCEN
//    <name> SCEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004814) Smartcard mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.5..5> SCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_NACK  ----------------------------------
// SVD Line: 12678

//  <item> SFDITEM_FIELD__USART3_CR3_NACK
//    <name> NACK </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004814) Smartcard NACK enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.4..4> NACK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USART3_CR3_HDSEL  ----------------------------------
// SVD Line: 12684

//  <item> SFDITEM_FIELD__USART3_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004814) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_IRLP  ----------------------------------
// SVD Line: 12690

//  <item> SFDITEM_FIELD__USART3_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004814) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_IREN  ----------------------------------
// SVD Line: 12696

//  <item> SFDITEM_FIELD__USART3_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004814) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USART3_CR3_EIE  -----------------------------------
// SVD Line: 12702

//  <item> SFDITEM_FIELD__USART3_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004814) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) USART3_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: USART3_CR3  -----------------------------------
// SVD Line: 12633

//  <rtree> SFDITEM_REG__USART3_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004814) Control register 3 </i>
//    <loc> ( (unsigned int)((USART3_CR3 >> 0) & 0xFFFFFFFF), ((USART3_CR3 = (USART3_CR3 & ~(0x7FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x7FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_CR3_CTSIE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_CTSE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_RTSE </item>
//    <item> SFDITEM_FIELD__USART3_CR3_DMAT </item>
//    <item> SFDITEM_FIELD__USART3_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__USART3_CR3_SCEN </item>
//    <item> SFDITEM_FIELD__USART3_CR3_NACK </item>
//    <item> SFDITEM_FIELD__USART3_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__USART3_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__USART3_CR3_IREN </item>
//    <item> SFDITEM_FIELD__USART3_CR3_EIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: USART3_GTPR  -------------------------------
// SVD Line: 12710

unsigned int USART3_GTPR __AT (0x40004818);



// -------------------------------  Field Item: USART3_GTPR_GT  -----------------------------------
// SVD Line: 12720

//  <item> SFDITEM_FIELD__USART3_GTPR_GT
//    <name> GT </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40004818) Guard time value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_GTPR >> 8) & 0xFF), ((USART3_GTPR = (USART3_GTPR & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USART3_GTPR_PSC  ----------------------------------
// SVD Line: 12726

//  <item> SFDITEM_FIELD__USART3_GTPR_PSC
//    <name> PSC </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40004818) Prescaler value </i>
//    <edit> 
//      <loc> ( (unsigned char)((USART3_GTPR >> 0) & 0xFF), ((USART3_GTPR = (USART3_GTPR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USART3_GTPR  ----------------------------------
// SVD Line: 12710

//  <rtree> SFDITEM_REG__USART3_GTPR
//    <name> GTPR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004818) Guard time and prescaler  register </i>
//    <loc> ( (unsigned int)((USART3_GTPR >> 0) & 0xFFFFFFFF), ((USART3_GTPR = (USART3_GTPR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USART3_GTPR_GT </item>
//    <item> SFDITEM_FIELD__USART3_GTPR_PSC </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: USART3  ------------------------------------
// SVD Line: 12745

//  <view> USART3
//    <name> USART3 </name>
//    <item> SFDITEM_REG__USART3_SR </item>
//    <item> SFDITEM_REG__USART3_DR </item>
//    <item> SFDITEM_REG__USART3_BRR </item>
//    <item> SFDITEM_REG__USART3_CR1 </item>
//    <item> SFDITEM_REG__USART3_CR2 </item>
//    <item> SFDITEM_REG__USART3_CR3 </item>
//    <item> SFDITEM_REG__USART3_GTPR </item>
//  </view>
//  


// -----------------------------  Register Item Address: ADC1_SR  ---------------------------------
// SVD Line: 12770

unsigned int ADC1_SR __AT (0x40012400);



// --------------------------------  Field Item: ADC1_SR_STRT  ------------------------------------
// SVD Line: 12779

//  <item> SFDITEM_FIELD__ADC1_SR_STRT
//    <name> STRT </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012400) Regular channel start flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_SR ) </loc>
//      <o.4..4> STRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SR_JSTRT  -----------------------------------
// SVD Line: 12785

//  <item> SFDITEM_FIELD__ADC1_SR_JSTRT
//    <name> JSTRT </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012400) Injected channel start  flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_SR ) </loc>
//      <o.3..3> JSTRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SR_JEOC  ------------------------------------
// SVD Line: 12792

//  <item> SFDITEM_FIELD__ADC1_SR_JEOC
//    <name> JEOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012400) Injected channel end of  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_SR ) </loc>
//      <o.2..2> JEOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC1_SR_EOC  ------------------------------------
// SVD Line: 12799

//  <item> SFDITEM_FIELD__ADC1_SR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012400) Regular channel end of  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_SR ) </loc>
//      <o.1..1> EOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC1_SR_AWD  ------------------------------------
// SVD Line: 12806

//  <item> SFDITEM_FIELD__ADC1_SR_AWD
//    <name> AWD </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012400) Analog watchdog flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_SR ) </loc>
//      <o.0..0> AWD
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC1_SR  ------------------------------------
// SVD Line: 12770

//  <rtree> SFDITEM_REG__ADC1_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012400) status register </i>
//    <loc> ( (unsigned int)((ADC1_SR >> 0) & 0xFFFFFFFF), ((ADC1_SR = (ADC1_SR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SR_STRT </item>
//    <item> SFDITEM_FIELD__ADC1_SR_JSTRT </item>
//    <item> SFDITEM_FIELD__ADC1_SR_JEOC </item>
//    <item> SFDITEM_FIELD__ADC1_SR_EOC </item>
//    <item> SFDITEM_FIELD__ADC1_SR_AWD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_CR1  --------------------------------
// SVD Line: 12814

unsigned int ADC1_CR1 __AT (0x40012404);



// -------------------------------  Field Item: ADC1_CR1_AWDEN  -----------------------------------
// SVD Line: 12823

//  <item> SFDITEM_FIELD__ADC1_CR1_AWDEN
//    <name> AWDEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012404) Analog watchdog enable on regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.23..23> AWDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_JAWDEN  ----------------------------------
// SVD Line: 12830

//  <item> SFDITEM_FIELD__ADC1_CR1_JAWDEN
//    <name> JAWDEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012404) Analog watchdog enable on injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.22..22> JAWDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR1_DUALMOD  ----------------------------------
// SVD Line: 12837

//  <item> SFDITEM_FIELD__ADC1_CR1_DUALMOD
//    <name> DUALMOD </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x40012404) Dual mode selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CR1 >> 16) & 0xF), ((ADC1_CR1 = (ADC1_CR1 & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR1_DISCNUM  ----------------------------------
// SVD Line: 12843

//  <item> SFDITEM_FIELD__ADC1_CR1_DISCNUM
//    <name> DISCNUM </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40012404) Discontinuous mode channel  count </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CR1 >> 13) & 0x7), ((ADC1_CR1 = (ADC1_CR1 & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR1_JDISCEN  ----------------------------------
// SVD Line: 12850

//  <item> SFDITEM_FIELD__ADC1_CR1_JDISCEN
//    <name> JDISCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012404) Discontinuous mode on injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.12..12> JDISCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_DISCEN  ----------------------------------
// SVD Line: 12857

//  <item> SFDITEM_FIELD__ADC1_CR1_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012404) Discontinuous mode on regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.11..11> DISCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_JAUTO  -----------------------------------
// SVD Line: 12864

//  <item> SFDITEM_FIELD__ADC1_CR1_JAUTO
//    <name> JAUTO </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012404) Automatic injected group  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.10..10> JAUTO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_AWDSGL  ----------------------------------
// SVD Line: 12871

//  <item> SFDITEM_FIELD__ADC1_CR1_AWDSGL
//    <name> AWDSGL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012404) Enable the watchdog on a single channel  in scan mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.9..9> AWDSGL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR1_SCAN  -----------------------------------
// SVD Line: 12878

//  <item> SFDITEM_FIELD__ADC1_CR1_SCAN
//    <name> SCAN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012404) Scan mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.8..8> SCAN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_JEOCIE  ----------------------------------
// SVD Line: 12884

//  <item> SFDITEM_FIELD__ADC1_CR1_JEOCIE
//    <name> JEOCIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012404) Interrupt enable for injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.7..7> JEOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_AWDIE  -----------------------------------
// SVD Line: 12891

//  <item> SFDITEM_FIELD__ADC1_CR1_AWDIE
//    <name> AWDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012404) Analog watchdog interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.6..6> AWDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_EOCIE  -----------------------------------
// SVD Line: 12898

//  <item> SFDITEM_FIELD__ADC1_CR1_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012404) Interrupt enable for EOC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR1 ) </loc>
//      <o.5..5> EOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR1_AWDCH  -----------------------------------
// SVD Line: 12904

//  <item> SFDITEM_FIELD__ADC1_CR1_AWDCH
//    <name> AWDCH </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012404) Analog watchdog channel select  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CR1 >> 0) & 0x1F), ((ADC1_CR1 = (ADC1_CR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_CR1  ------------------------------------
// SVD Line: 12814

//  <rtree> SFDITEM_REG__ADC1_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012404) control register 1 </i>
//    <loc> ( (unsigned int)((ADC1_CR1 >> 0) & 0xFFFFFFFF), ((ADC1_CR1 = (ADC1_CR1 & ~(0xCFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_CR1_AWDEN </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_JAWDEN </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_DUALMOD </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_DISCNUM </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_JDISCEN </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_JAUTO </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_AWDSGL </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_SCAN </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_JEOCIE </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_AWDIE </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC1_CR1_AWDCH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_CR2  --------------------------------
// SVD Line: 12913

unsigned int ADC1_CR2 __AT (0x40012408);



// ------------------------------  Field Item: ADC1_CR2_TSVREFE  ----------------------------------
// SVD Line: 12922

//  <item> SFDITEM_FIELD__ADC1_CR2_TSVREFE
//    <name> TSVREFE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012408) Temperature sensor and VREFINT  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.23..23> TSVREFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR2_SWSTART  ----------------------------------
// SVD Line: 12929

//  <item> SFDITEM_FIELD__ADC1_CR2_SWSTART
//    <name> SWSTART </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012408) Start conversion of regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.22..22> SWSTART
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR2_JSWSTART  ---------------------------------
// SVD Line: 12936

//  <item> SFDITEM_FIELD__ADC1_CR2_JSWSTART
//    <name> JSWSTART </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012408) Start conversion of injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.21..21> JSWSTART
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR2_EXTTRIG  ----------------------------------
// SVD Line: 12943

//  <item> SFDITEM_FIELD__ADC1_CR2_EXTTRIG
//    <name> EXTTRIG </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012408) External trigger conversion mode for  regular channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.20..20> EXTTRIG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR2_EXTSEL  ----------------------------------
// SVD Line: 12950

//  <item> SFDITEM_FIELD__ADC1_CR2_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40012408) External event select for regular  group </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CR2 >> 17) & 0x7), ((ADC1_CR2 = (ADC1_CR2 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR2_JEXTTRIG  ---------------------------------
// SVD Line: 12957

//  <item> SFDITEM_FIELD__ADC1_CR2_JEXTTRIG
//    <name> JEXTTRIG </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012408) External trigger conversion mode for  injected channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.15..15> JEXTTRIG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC1_CR2_JEXTSEL  ----------------------------------
// SVD Line: 12964

//  <item> SFDITEM_FIELD__ADC1_CR2_JEXTSEL
//    <name> JEXTSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012408) External event select for injected  group </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_CR2 >> 12) & 0x7), ((ADC1_CR2 = (ADC1_CR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR2_ALIGN  -----------------------------------
// SVD Line: 12971

//  <item> SFDITEM_FIELD__ADC1_CR2_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012408) Data alignment </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.11..11> ALIGN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR2_DMA  ------------------------------------
// SVD Line: 12977

//  <item> SFDITEM_FIELD__ADC1_CR2_DMA
//    <name> DMA </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012408) Direct memory access mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.8..8> DMA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC1_CR2_RSTCAL  ----------------------------------
// SVD Line: 12983

//  <item> SFDITEM_FIELD__ADC1_CR2_RSTCAL
//    <name> RSTCAL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012408) Reset calibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.3..3> RSTCAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR2_CAL  ------------------------------------
// SVD Line: 12989

//  <item> SFDITEM_FIELD__ADC1_CR2_CAL
//    <name> CAL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012408) A/D calibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.2..2> CAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR2_CONT  -----------------------------------
// SVD Line: 12995

//  <item> SFDITEM_FIELD__ADC1_CR2_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012408) Continuous conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.1..1> CONT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC1_CR2_ADON  -----------------------------------
// SVD Line: 13001

//  <item> SFDITEM_FIELD__ADC1_CR2_ADON
//    <name> ADON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012408) A/D converter ON / OFF </i>
//    <check> 
//      <loc> ( (unsigned int) ADC1_CR2 ) </loc>
//      <o.0..0> ADON
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_CR2  ------------------------------------
// SVD Line: 12913

//  <rtree> SFDITEM_REG__ADC1_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012408) control register 2 </i>
//    <loc> ( (unsigned int)((ADC1_CR2 >> 0) & 0xFFFFFFFF), ((ADC1_CR2 = (ADC1_CR2 & ~(0xFEF90FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFEF90F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_CR2_TSVREFE </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_SWSTART </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_JSWSTART </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_EXTTRIG </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_JEXTTRIG </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_JEXTSEL </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_DMA </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_RSTCAL </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_CAL </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_CONT </item>
//    <item> SFDITEM_FIELD__ADC1_CR2_ADON </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SMPR1  -------------------------------
// SVD Line: 13009

unsigned int ADC1_SMPR1 __AT (0x4001240C);



// ------------------------------  Field Item: ADC1_SMPR1_SMP10  ----------------------------------
// SVD Line: 13018

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP10
//    <name> SMP10 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4001240C) Channel 10 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 0) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR1_SMP11  ----------------------------------
// SVD Line: 13025

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP11
//    <name> SMP11 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x4001240C) Channel 11 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 3) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR1_SMP12  ----------------------------------
// SVD Line: 13032

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP12
//    <name> SMP12 </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x4001240C) Channel 12 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 6) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR1_SMP13  ----------------------------------
// SVD Line: 13039

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP13
//    <name> SMP13 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x4001240C) Channel 13 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 9) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR1_SMP14  ----------------------------------
// SVD Line: 13046

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP14
//    <name> SMP14 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4001240C) Channel 14 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 12) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR1_SMP15  ----------------------------------
// SVD Line: 13053

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP15
//    <name> SMP15 </name>
//    <rw> 
//    <i> [Bits 17..15] RW (@ 0x4001240C) Channel 15 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 15) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR1_SMP16  ----------------------------------
// SVD Line: 13060

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP16
//    <name> SMP16 </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x4001240C) Channel 16 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 18) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_SMPR1_SMP17  ----------------------------------
// SVD Line: 13067

//  <item> SFDITEM_FIELD__ADC1_SMPR1_SMP17
//    <name> SMP17 </name>
//    <rw> 
//    <i> [Bits 23..21] RW (@ 0x4001240C) Channel 17 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR1 >> 21) & 0x7), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0x7UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_SMPR1  -----------------------------------
// SVD Line: 13009

//  <rtree> SFDITEM_REG__ADC1_SMPR1
//    <name> SMPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001240C) sample time register 1 </i>
//    <loc> ( (unsigned int)((ADC1_SMPR1 >> 0) & 0xFFFFFFFF), ((ADC1_SMPR1 = (ADC1_SMPR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP10 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP11 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP12 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP13 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP14 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP15 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP16 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR1_SMP17 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SMPR2  -------------------------------
// SVD Line: 13076

unsigned int ADC1_SMPR2 __AT (0x40012410);



// -------------------------------  Field Item: ADC1_SMPR2_SMP0  ----------------------------------
// SVD Line: 13085

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP0
//    <name> SMP0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012410) Channel 0 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 0) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR2_SMP1  ----------------------------------
// SVD Line: 13092

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP1
//    <name> SMP1 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40012410) Channel 1 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 3) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR2_SMP2  ----------------------------------
// SVD Line: 13099

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP2
//    <name> SMP2 </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x40012410) Channel 2 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 6) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR2_SMP3  ----------------------------------
// SVD Line: 13106

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP3
//    <name> SMP3 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40012410) Channel 3 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 9) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR2_SMP4  ----------------------------------
// SVD Line: 13113

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP4
//    <name> SMP4 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012410) Channel 4 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 12) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR2_SMP5  ----------------------------------
// SVD Line: 13120

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP5
//    <name> SMP5 </name>
//    <rw> 
//    <i> [Bits 17..15] RW (@ 0x40012410) Channel 5 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 15) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR2_SMP6  ----------------------------------
// SVD Line: 13127

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP6
//    <name> SMP6 </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x40012410) Channel 6 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 18) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR2_SMP7  ----------------------------------
// SVD Line: 13134

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP7
//    <name> SMP7 </name>
//    <rw> 
//    <i> [Bits 23..21] RW (@ 0x40012410) Channel 7 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 21) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR2_SMP8  ----------------------------------
// SVD Line: 13141

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP8
//    <name> SMP8 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40012410) Channel 8 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 24) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SMPR2_SMP9  ----------------------------------
// SVD Line: 13148

//  <item> SFDITEM_FIELD__ADC1_SMPR2_SMP9
//    <name> SMP9 </name>
//    <rw> 
//    <i> [Bits 29..27] RW (@ 0x40012410) Channel 9 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SMPR2 >> 27) & 0x7), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x7UL << 27 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 27 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_SMPR2  -----------------------------------
// SVD Line: 13076

//  <rtree> SFDITEM_REG__ADC1_SMPR2
//    <name> SMPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012410) sample time register 2 </i>
//    <loc> ( (unsigned int)((ADC1_SMPR2 >> 0) & 0xFFFFFFFF), ((ADC1_SMPR2 = (ADC1_SMPR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP0 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP1 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP2 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP3 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP4 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP5 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP6 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP7 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP8 </item>
//    <item> SFDITEM_FIELD__ADC1_SMPR2_SMP9 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JOFR1  -------------------------------
// SVD Line: 13157

unsigned int ADC1_JOFR1 __AT (0x40012414);



// -----------------------------  Field Item: ADC1_JOFR1_JOFFSET1  --------------------------------
// SVD Line: 13167

//  <item> SFDITEM_FIELD__ADC1_JOFR1_JOFFSET1
//    <name> JOFFSET1 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012414) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JOFR1 >> 0) & 0xFFF), ((ADC1_JOFR1 = (ADC1_JOFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_JOFR1  -----------------------------------
// SVD Line: 13157

//  <rtree> SFDITEM_REG__ADC1_JOFR1
//    <name> JOFR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012414) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC1_JOFR1 >> 0) & 0xFFFFFFFF), ((ADC1_JOFR1 = (ADC1_JOFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JOFR1_JOFFSET1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JOFR2  -------------------------------
// SVD Line: 13176

unsigned int ADC1_JOFR2 __AT (0x40012418);



// -----------------------------  Field Item: ADC1_JOFR2_JOFFSET2  --------------------------------
// SVD Line: 13186

//  <item> SFDITEM_FIELD__ADC1_JOFR2_JOFFSET2
//    <name> JOFFSET2 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012418) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JOFR2 >> 0) & 0xFFF), ((ADC1_JOFR2 = (ADC1_JOFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_JOFR2  -----------------------------------
// SVD Line: 13176

//  <rtree> SFDITEM_REG__ADC1_JOFR2
//    <name> JOFR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012418) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC1_JOFR2 >> 0) & 0xFFFFFFFF), ((ADC1_JOFR2 = (ADC1_JOFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JOFR2_JOFFSET2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JOFR3  -------------------------------
// SVD Line: 13195

unsigned int ADC1_JOFR3 __AT (0x4001241C);



// -----------------------------  Field Item: ADC1_JOFR3_JOFFSET3  --------------------------------
// SVD Line: 13205

//  <item> SFDITEM_FIELD__ADC1_JOFR3_JOFFSET3
//    <name> JOFFSET3 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4001241C) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JOFR3 >> 0) & 0xFFF), ((ADC1_JOFR3 = (ADC1_JOFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_JOFR3  -----------------------------------
// SVD Line: 13195

//  <rtree> SFDITEM_REG__ADC1_JOFR3
//    <name> JOFR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001241C) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC1_JOFR3 >> 0) & 0xFFFFFFFF), ((ADC1_JOFR3 = (ADC1_JOFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JOFR3_JOFFSET3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JOFR4  -------------------------------
// SVD Line: 13214

unsigned int ADC1_JOFR4 __AT (0x40012420);



// -----------------------------  Field Item: ADC1_JOFR4_JOFFSET4  --------------------------------
// SVD Line: 13224

//  <item> SFDITEM_FIELD__ADC1_JOFR4_JOFFSET4
//    <name> JOFFSET4 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012420) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JOFR4 >> 0) & 0xFFF), ((ADC1_JOFR4 = (ADC1_JOFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC1_JOFR4  -----------------------------------
// SVD Line: 13214

//  <rtree> SFDITEM_REG__ADC1_JOFR4
//    <name> JOFR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012420) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC1_JOFR4 >> 0) & 0xFFFFFFFF), ((ADC1_JOFR4 = (ADC1_JOFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JOFR4_JOFFSET4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_HTR  --------------------------------
// SVD Line: 13233

unsigned int ADC1_HTR __AT (0x40012424);



// ---------------------------------  Field Item: ADC1_HTR_HT  ------------------------------------
// SVD Line: 13243

//  <item> SFDITEM_FIELD__ADC1_HTR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012424) Analog watchdog higher  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_HTR >> 0) & 0xFFF), ((ADC1_HTR = (ADC1_HTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_HTR  ------------------------------------
// SVD Line: 13233

//  <rtree> SFDITEM_REG__ADC1_HTR
//    <name> HTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012424) watchdog higher threshold  register </i>
//    <loc> ( (unsigned int)((ADC1_HTR >> 0) & 0xFFFFFFFF), ((ADC1_HTR = (ADC1_HTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_HTR_HT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_LTR  --------------------------------
// SVD Line: 13252

unsigned int ADC1_LTR __AT (0x40012428);



// ---------------------------------  Field Item: ADC1_LTR_LT  ------------------------------------
// SVD Line: 13262

//  <item> SFDITEM_FIELD__ADC1_LTR_LT
//    <name> LT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012428) Analog watchdog lower  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_LTR >> 0) & 0xFFF), ((ADC1_LTR = (ADC1_LTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_LTR  ------------------------------------
// SVD Line: 13252

//  <rtree> SFDITEM_REG__ADC1_LTR
//    <name> LTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012428) watchdog lower threshold  register </i>
//    <loc> ( (unsigned int)((ADC1_LTR >> 0) & 0xFFFFFFFF), ((ADC1_LTR = (ADC1_LTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_LTR_LT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SQR1  --------------------------------
// SVD Line: 13271

unsigned int ADC1_SQR1 __AT (0x4001242C);



// ---------------------------------  Field Item: ADC1_SQR1_L  ------------------------------------
// SVD Line: 13280

//  <item> SFDITEM_FIELD__ADC1_SQR1_L
//    <name> L </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x4001242C) Regular channel sequence  length </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 20) & 0xF), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR1_SQ16  -----------------------------------
// SVD Line: 13287

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ16
//    <name> SQ16 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x4001242C) 16th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 15) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR1_SQ15  -----------------------------------
// SVD Line: 13294

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ15
//    <name> SQ15 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x4001242C) 15th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 10) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR1_SQ14  -----------------------------------
// SVD Line: 13301

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ14
//    <name> SQ14 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x4001242C) 14th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 5) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR1_SQ13  -----------------------------------
// SVD Line: 13308

//  <item> SFDITEM_FIELD__ADC1_SQR1_SQ13
//    <name> SQ13 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x4001242C) 13th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR1 >> 0) & 0x1F), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_SQR1  -----------------------------------
// SVD Line: 13271

//  <rtree> SFDITEM_REG__ADC1_SQR1
//    <name> SQR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001242C) regular sequence register 1 </i>
//    <loc> ( (unsigned int)((ADC1_SQR1 >> 0) & 0xFFFFFFFF), ((ADC1_SQR1 = (ADC1_SQR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SQR1_L </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ16 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ15 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ14 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR1_SQ13 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SQR2  --------------------------------
// SVD Line: 13317

unsigned int ADC1_SQR2 __AT (0x40012430);



// -------------------------------  Field Item: ADC1_SQR2_SQ12  -----------------------------------
// SVD Line: 13326

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ12
//    <name> SQ12 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40012430) 12th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 25) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR2_SQ11  -----------------------------------
// SVD Line: 13333

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ11
//    <name> SQ11 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012430) 11th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 20) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_SQR2_SQ10  -----------------------------------
// SVD Line: 13340

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ10
//    <name> SQ10 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012430) 10th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 15) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR2_SQ9  -----------------------------------
// SVD Line: 13347

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ9
//    <name> SQ9 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012430) 9th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 10) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR2_SQ8  -----------------------------------
// SVD Line: 13354

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ8
//    <name> SQ8 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012430) 8th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 5) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR2_SQ7  -----------------------------------
// SVD Line: 13361

//  <item> SFDITEM_FIELD__ADC1_SQR2_SQ7
//    <name> SQ7 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012430) 7th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR2 >> 0) & 0x1F), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_SQR2  -----------------------------------
// SVD Line: 13317

//  <rtree> SFDITEM_REG__ADC1_SQR2
//    <name> SQR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012430) regular sequence register 2 </i>
//    <loc> ( (unsigned int)((ADC1_SQR2 >> 0) & 0xFFFFFFFF), ((ADC1_SQR2 = (ADC1_SQR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ12 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ11 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ10 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ9 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ8 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR2_SQ7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_SQR3  --------------------------------
// SVD Line: 13370

unsigned int ADC1_SQR3 __AT (0x40012434);



// --------------------------------  Field Item: ADC1_SQR3_SQ6  -----------------------------------
// SVD Line: 13379

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ6
//    <name> SQ6 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40012434) 6th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 25) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR3_SQ5  -----------------------------------
// SVD Line: 13386

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ5
//    <name> SQ5 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012434) 5th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 20) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR3_SQ4  -----------------------------------
// SVD Line: 13393

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ4
//    <name> SQ4 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012434) 4th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 15) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR3_SQ3  -----------------------------------
// SVD Line: 13400

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ3
//    <name> SQ3 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012434) 3rd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 10) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR3_SQ2  -----------------------------------
// SVD Line: 13407

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ2
//    <name> SQ2 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012434) 2nd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 5) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC1_SQR3_SQ1  -----------------------------------
// SVD Line: 13414

//  <item> SFDITEM_FIELD__ADC1_SQR3_SQ1
//    <name> SQ1 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012434) 1st conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_SQR3 >> 0) & 0x1F), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_SQR3  -----------------------------------
// SVD Line: 13370

//  <rtree> SFDITEM_REG__ADC1_SQR3
//    <name> SQR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012434) regular sequence register 3 </i>
//    <loc> ( (unsigned int)((ADC1_SQR3 >> 0) & 0xFFFFFFFF), ((ADC1_SQR3 = (ADC1_SQR3 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ6 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ5 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ4 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ3 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ2 </item>
//    <item> SFDITEM_FIELD__ADC1_SQR3_SQ1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JSQR  --------------------------------
// SVD Line: 13423

unsigned int ADC1_JSQR __AT (0x40012438);



// --------------------------------  Field Item: ADC1_JSQR_JL  ------------------------------------
// SVD Line: 13432

//  <item> SFDITEM_FIELD__ADC1_JSQR_JL
//    <name> JL </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40012438) Injected sequence length </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 20) & 0x3), ((ADC1_JSQR = (ADC1_JSQR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ4  -----------------------------------
// SVD Line: 13438

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ4
//    <name> JSQ4 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012438) 4th conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 15) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ3  -----------------------------------
// SVD Line: 13445

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ3
//    <name> JSQ3 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012438) 3rd conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 10) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ2  -----------------------------------
// SVD Line: 13452

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ2
//    <name> JSQ2 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012438) 2nd conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 5) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC1_JSQR_JSQ1  -----------------------------------
// SVD Line: 13459

//  <item> SFDITEM_FIELD__ADC1_JSQR_JSQ1
//    <name> JSQ1 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012438) 1st conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC1_JSQR >> 0) & 0x1F), ((ADC1_JSQR = (ADC1_JSQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JSQR  -----------------------------------
// SVD Line: 13423

//  <rtree> SFDITEM_REG__ADC1_JSQR
//    <name> JSQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012438) injected sequence register </i>
//    <loc> ( (unsigned int)((ADC1_JSQR >> 0) & 0xFFFFFFFF), ((ADC1_JSQR = (ADC1_JSQR & ~(0x3FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JL </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ4 </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ3 </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ2 </item>
//    <item> SFDITEM_FIELD__ADC1_JSQR_JSQ1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR1  --------------------------------
// SVD Line: 13468

unsigned int ADC1_JDR1 __AT (0x4001243C);



// -------------------------------  Field Item: ADC1_JDR1_JDATA  ----------------------------------
// SVD Line: 13477

//  <item> SFDITEM_FIELD__ADC1_JDR1_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001243C) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR1  -----------------------------------
// SVD Line: 13468

//  <rtree> SFDITEM_REG__ADC1_JDR1
//    <name> JDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001243C) injected data register x </i>
//    <loc> ( (unsigned int)((ADC1_JDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR1_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR2  --------------------------------
// SVD Line: 13485

unsigned int ADC1_JDR2 __AT (0x40012440);



// -------------------------------  Field Item: ADC1_JDR2_JDATA  ----------------------------------
// SVD Line: 13494

//  <item> SFDITEM_FIELD__ADC1_JDR2_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012440) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR2  -----------------------------------
// SVD Line: 13485

//  <rtree> SFDITEM_REG__ADC1_JDR2
//    <name> JDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012440) injected data register x </i>
//    <loc> ( (unsigned int)((ADC1_JDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR2_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR3  --------------------------------
// SVD Line: 13502

unsigned int ADC1_JDR3 __AT (0x40012444);



// -------------------------------  Field Item: ADC1_JDR3_JDATA  ----------------------------------
// SVD Line: 13511

//  <item> SFDITEM_FIELD__ADC1_JDR3_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012444) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR3  -----------------------------------
// SVD Line: 13502

//  <rtree> SFDITEM_REG__ADC1_JDR3
//    <name> JDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012444) injected data register x </i>
//    <loc> ( (unsigned int)((ADC1_JDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR3_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC1_JDR4  --------------------------------
// SVD Line: 13519

unsigned int ADC1_JDR4 __AT (0x40012448);



// -------------------------------  Field Item: ADC1_JDR4_JDATA  ----------------------------------
// SVD Line: 13528

//  <item> SFDITEM_FIELD__ADC1_JDR4_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012448) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_JDR4 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC1_JDR4  -----------------------------------
// SVD Line: 13519

//  <rtree> SFDITEM_REG__ADC1_JDR4
//    <name> JDR4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012448) injected data register x </i>
//    <loc> ( (unsigned int)((ADC1_JDR4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_JDR4_JDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC1_DR  ---------------------------------
// SVD Line: 13536

unsigned int ADC1_DR __AT (0x4001244C);



// --------------------------------  Field Item: ADC1_DR_DATA  ------------------------------------
// SVD Line: 13545

//  <item> SFDITEM_FIELD__ADC1_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001244C) Regular data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC1_DR_ADC2DATA  ----------------------------------
// SVD Line: 13551

//  <item> SFDITEM_FIELD__ADC1_DR_ADC2DATA
//    <name> ADC2DATA </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0x4001244C) ADC2 data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC1_DR >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC1_DR  ------------------------------------
// SVD Line: 13536

//  <rtree> SFDITEM_REG__ADC1_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001244C) regular data register </i>
//    <loc> ( (unsigned int)((ADC1_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC1_DR_DATA </item>
//    <item> SFDITEM_FIELD__ADC1_DR_ADC2DATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC1  -------------------------------------
// SVD Line: 12754

//  <view> ADC1
//    <name> ADC1 </name>
//    <item> SFDITEM_REG__ADC1_SR </item>
//    <item> SFDITEM_REG__ADC1_CR1 </item>
//    <item> SFDITEM_REG__ADC1_CR2 </item>
//    <item> SFDITEM_REG__ADC1_SMPR1 </item>
//    <item> SFDITEM_REG__ADC1_SMPR2 </item>
//    <item> SFDITEM_REG__ADC1_JOFR1 </item>
//    <item> SFDITEM_REG__ADC1_JOFR2 </item>
//    <item> SFDITEM_REG__ADC1_JOFR3 </item>
//    <item> SFDITEM_REG__ADC1_JOFR4 </item>
//    <item> SFDITEM_REG__ADC1_HTR </item>
//    <item> SFDITEM_REG__ADC1_LTR </item>
//    <item> SFDITEM_REG__ADC1_SQR1 </item>
//    <item> SFDITEM_REG__ADC1_SQR2 </item>
//    <item> SFDITEM_REG__ADC1_SQR3 </item>
//    <item> SFDITEM_REG__ADC1_JSQR </item>
//    <item> SFDITEM_REG__ADC1_JDR1 </item>
//    <item> SFDITEM_REG__ADC1_JDR2 </item>
//    <item> SFDITEM_REG__ADC1_JDR3 </item>
//    <item> SFDITEM_REG__ADC1_JDR4 </item>
//    <item> SFDITEM_REG__ADC1_DR </item>
//  </view>
//  


// -----------------------------  Register Item Address: ADC2_SR  ---------------------------------
// SVD Line: 13577

unsigned int ADC2_SR __AT (0x40012800);



// --------------------------------  Field Item: ADC2_SR_STRT  ------------------------------------
// SVD Line: 13586

//  <item> SFDITEM_FIELD__ADC2_SR_STRT
//    <name> STRT </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40012800) Regular channel start flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_SR ) </loc>
//      <o.4..4> STRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC2_SR_JSTRT  -----------------------------------
// SVD Line: 13592

//  <item> SFDITEM_FIELD__ADC2_SR_JSTRT
//    <name> JSTRT </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012800) Injected channel start  flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_SR ) </loc>
//      <o.3..3> JSTRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC2_SR_JEOC  ------------------------------------
// SVD Line: 13599

//  <item> SFDITEM_FIELD__ADC2_SR_JEOC
//    <name> JEOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012800) Injected channel end of  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_SR ) </loc>
//      <o.2..2> JEOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC2_SR_EOC  ------------------------------------
// SVD Line: 13606

//  <item> SFDITEM_FIELD__ADC2_SR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012800) Regular channel end of  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_SR ) </loc>
//      <o.1..1> EOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC2_SR_AWD  ------------------------------------
// SVD Line: 13613

//  <item> SFDITEM_FIELD__ADC2_SR_AWD
//    <name> AWD </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012800) Analog watchdog flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_SR ) </loc>
//      <o.0..0> AWD
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC2_SR  ------------------------------------
// SVD Line: 13577

//  <rtree> SFDITEM_REG__ADC2_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012800) status register </i>
//    <loc> ( (unsigned int)((ADC2_SR >> 0) & 0xFFFFFFFF), ((ADC2_SR = (ADC2_SR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_SR_STRT </item>
//    <item> SFDITEM_FIELD__ADC2_SR_JSTRT </item>
//    <item> SFDITEM_FIELD__ADC2_SR_JEOC </item>
//    <item> SFDITEM_FIELD__ADC2_SR_EOC </item>
//    <item> SFDITEM_FIELD__ADC2_SR_AWD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC2_CR1  --------------------------------
// SVD Line: 13621

unsigned int ADC2_CR1 __AT (0x40012804);



// -------------------------------  Field Item: ADC2_CR1_AWDEN  -----------------------------------
// SVD Line: 13630

//  <item> SFDITEM_FIELD__ADC2_CR1_AWDEN
//    <name> AWDEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012804) Analog watchdog enable on regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR1 ) </loc>
//      <o.23..23> AWDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR1_JAWDEN  ----------------------------------
// SVD Line: 13637

//  <item> SFDITEM_FIELD__ADC2_CR1_JAWDEN
//    <name> JAWDEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012804) Analog watchdog enable on injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR1 ) </loc>
//      <o.22..22> JAWDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC2_CR1_DISCNUM  ----------------------------------
// SVD Line: 13644

//  <item> SFDITEM_FIELD__ADC2_CR1_DISCNUM
//    <name> DISCNUM </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40012804) Discontinuous mode channel  count </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_CR1 >> 13) & 0x7), ((ADC2_CR1 = (ADC2_CR1 & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC2_CR1_JDISCEN  ----------------------------------
// SVD Line: 13651

//  <item> SFDITEM_FIELD__ADC2_CR1_JDISCEN
//    <name> JDISCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40012804) Discontinuous mode on injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR1 ) </loc>
//      <o.12..12> JDISCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR1_DISCEN  ----------------------------------
// SVD Line: 13658

//  <item> SFDITEM_FIELD__ADC2_CR1_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012804) Discontinuous mode on regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR1 ) </loc>
//      <o.11..11> DISCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR1_JAUTO  -----------------------------------
// SVD Line: 13665

//  <item> SFDITEM_FIELD__ADC2_CR1_JAUTO
//    <name> JAUTO </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40012804) Automatic injected group  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR1 ) </loc>
//      <o.10..10> JAUTO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR1_AWDSGL  ----------------------------------
// SVD Line: 13672

//  <item> SFDITEM_FIELD__ADC2_CR1_AWDSGL
//    <name> AWDSGL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40012804) Enable the watchdog on a single channel  in scan mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR1 ) </loc>
//      <o.9..9> AWDSGL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC2_CR1_SCAN  -----------------------------------
// SVD Line: 13679

//  <item> SFDITEM_FIELD__ADC2_CR1_SCAN
//    <name> SCAN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012804) Scan mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR1 ) </loc>
//      <o.8..8> SCAN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR1_JEOCIE  ----------------------------------
// SVD Line: 13685

//  <item> SFDITEM_FIELD__ADC2_CR1_JEOCIE
//    <name> JEOCIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40012804) Interrupt enable for injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR1 ) </loc>
//      <o.7..7> JEOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR1_AWDIE  -----------------------------------
// SVD Line: 13692

//  <item> SFDITEM_FIELD__ADC2_CR1_AWDIE
//    <name> AWDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40012804) Analog watchdog interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR1 ) </loc>
//      <o.6..6> AWDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR1_EOCIE  -----------------------------------
// SVD Line: 13699

//  <item> SFDITEM_FIELD__ADC2_CR1_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40012804) Interrupt enable for EOC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR1 ) </loc>
//      <o.5..5> EOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR1_AWDCH  -----------------------------------
// SVD Line: 13705

//  <item> SFDITEM_FIELD__ADC2_CR1_AWDCH
//    <name> AWDCH </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012804) Analog watchdog channel select  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_CR1 >> 0) & 0x1F), ((ADC2_CR1 = (ADC2_CR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_CR1  ------------------------------------
// SVD Line: 13621

//  <rtree> SFDITEM_REG__ADC2_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012804) control register 1 </i>
//    <loc> ( (unsigned int)((ADC2_CR1 >> 0) & 0xFFFFFFFF), ((ADC2_CR1 = (ADC2_CR1 & ~(0xC0FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_CR1_AWDEN </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_JAWDEN </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_DISCNUM </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_JDISCEN </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_JAUTO </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_AWDSGL </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_SCAN </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_JEOCIE </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_AWDIE </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC2_CR1_AWDCH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC2_CR2  --------------------------------
// SVD Line: 13714

unsigned int ADC2_CR2 __AT (0x40012808);



// ------------------------------  Field Item: ADC2_CR2_TSVREFE  ----------------------------------
// SVD Line: 13723

//  <item> SFDITEM_FIELD__ADC2_CR2_TSVREFE
//    <name> TSVREFE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40012808) Temperature sensor and VREFINT  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.23..23> TSVREFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC2_CR2_SWSTART  ----------------------------------
// SVD Line: 13730

//  <item> SFDITEM_FIELD__ADC2_CR2_SWSTART
//    <name> SWSTART </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40012808) Start conversion of regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.22..22> SWSTART
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC2_CR2_JSWSTART  ---------------------------------
// SVD Line: 13737

//  <item> SFDITEM_FIELD__ADC2_CR2_JSWSTART
//    <name> JSWSTART </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40012808) Start conversion of injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.21..21> JSWSTART
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC2_CR2_EXTTRIG  ----------------------------------
// SVD Line: 13744

//  <item> SFDITEM_FIELD__ADC2_CR2_EXTTRIG
//    <name> EXTTRIG </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40012808) External trigger conversion mode for  regular channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.20..20> EXTTRIG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR2_EXTSEL  ----------------------------------
// SVD Line: 13751

//  <item> SFDITEM_FIELD__ADC2_CR2_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40012808) External event select for regular  group </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_CR2 >> 17) & 0x7), ((ADC2_CR2 = (ADC2_CR2 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC2_CR2_JEXTTRIG  ---------------------------------
// SVD Line: 13758

//  <item> SFDITEM_FIELD__ADC2_CR2_JEXTTRIG
//    <name> JEXTTRIG </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40012808) External trigger conversion mode for  injected channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.15..15> JEXTTRIG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC2_CR2_JEXTSEL  ----------------------------------
// SVD Line: 13765

//  <item> SFDITEM_FIELD__ADC2_CR2_JEXTSEL
//    <name> JEXTSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012808) External event select for injected  group </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_CR2 >> 12) & 0x7), ((ADC2_CR2 = (ADC2_CR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR2_ALIGN  -----------------------------------
// SVD Line: 13772

//  <item> SFDITEM_FIELD__ADC2_CR2_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40012808) Data alignment </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.11..11> ALIGN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC2_CR2_DMA  ------------------------------------
// SVD Line: 13778

//  <item> SFDITEM_FIELD__ADC2_CR2_DMA
//    <name> DMA </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40012808) Direct memory access mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.8..8> DMA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC2_CR2_RSTCAL  ----------------------------------
// SVD Line: 13784

//  <item> SFDITEM_FIELD__ADC2_CR2_RSTCAL
//    <name> RSTCAL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40012808) Reset calibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.3..3> RSTCAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC2_CR2_CAL  ------------------------------------
// SVD Line: 13790

//  <item> SFDITEM_FIELD__ADC2_CR2_CAL
//    <name> CAL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40012808) A/D calibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.2..2> CAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC2_CR2_CONT  -----------------------------------
// SVD Line: 13796

//  <item> SFDITEM_FIELD__ADC2_CR2_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40012808) Continuous conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.1..1> CONT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC2_CR2_ADON  -----------------------------------
// SVD Line: 13802

//  <item> SFDITEM_FIELD__ADC2_CR2_ADON
//    <name> ADON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40012808) A/D converter ON / OFF </i>
//    <check> 
//      <loc> ( (unsigned int) ADC2_CR2 ) </loc>
//      <o.0..0> ADON
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_CR2  ------------------------------------
// SVD Line: 13714

//  <rtree> SFDITEM_REG__ADC2_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012808) control register 2 </i>
//    <loc> ( (unsigned int)((ADC2_CR2 >> 0) & 0xFFFFFFFF), ((ADC2_CR2 = (ADC2_CR2 & ~(0xFEF90FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFEF90F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_CR2_TSVREFE </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_SWSTART </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_JSWSTART </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_EXTTRIG </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_JEXTTRIG </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_JEXTSEL </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_DMA </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_RSTCAL </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_CAL </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_CONT </item>
//    <item> SFDITEM_FIELD__ADC2_CR2_ADON </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_SMPR1  -------------------------------
// SVD Line: 13810

unsigned int ADC2_SMPR1 __AT (0x4001280C);



// ------------------------------  Field Item: ADC2_SMPR1_SMP10  ----------------------------------
// SVD Line: 13819

//  <item> SFDITEM_FIELD__ADC2_SMPR1_SMP10
//    <name> SMP10 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x4001280C) Channel 10 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR1 >> 0) & 0x7), ((ADC2_SMPR1 = (ADC2_SMPR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC2_SMPR1_SMP11  ----------------------------------
// SVD Line: 13826

//  <item> SFDITEM_FIELD__ADC2_SMPR1_SMP11
//    <name> SMP11 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x4001280C) Channel 11 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR1 >> 3) & 0x7), ((ADC2_SMPR1 = (ADC2_SMPR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC2_SMPR1_SMP12  ----------------------------------
// SVD Line: 13833

//  <item> SFDITEM_FIELD__ADC2_SMPR1_SMP12
//    <name> SMP12 </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x4001280C) Channel 12 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR1 >> 6) & 0x7), ((ADC2_SMPR1 = (ADC2_SMPR1 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC2_SMPR1_SMP13  ----------------------------------
// SVD Line: 13840

//  <item> SFDITEM_FIELD__ADC2_SMPR1_SMP13
//    <name> SMP13 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x4001280C) Channel 13 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR1 >> 9) & 0x7), ((ADC2_SMPR1 = (ADC2_SMPR1 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC2_SMPR1_SMP14  ----------------------------------
// SVD Line: 13847

//  <item> SFDITEM_FIELD__ADC2_SMPR1_SMP14
//    <name> SMP14 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x4001280C) Channel 14 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR1 >> 12) & 0x7), ((ADC2_SMPR1 = (ADC2_SMPR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC2_SMPR1_SMP15  ----------------------------------
// SVD Line: 13854

//  <item> SFDITEM_FIELD__ADC2_SMPR1_SMP15
//    <name> SMP15 </name>
//    <rw> 
//    <i> [Bits 17..15] RW (@ 0x4001280C) Channel 15 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR1 >> 15) & 0x7), ((ADC2_SMPR1 = (ADC2_SMPR1 & ~(0x7UL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC2_SMPR1_SMP16  ----------------------------------
// SVD Line: 13861

//  <item> SFDITEM_FIELD__ADC2_SMPR1_SMP16
//    <name> SMP16 </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x4001280C) Channel 16 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR1 >> 18) & 0x7), ((ADC2_SMPR1 = (ADC2_SMPR1 & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC2_SMPR1_SMP17  ----------------------------------
// SVD Line: 13868

//  <item> SFDITEM_FIELD__ADC2_SMPR1_SMP17
//    <name> SMP17 </name>
//    <rw> 
//    <i> [Bits 23..21] RW (@ 0x4001280C) Channel 17 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR1 >> 21) & 0x7), ((ADC2_SMPR1 = (ADC2_SMPR1 & ~(0x7UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC2_SMPR1  -----------------------------------
// SVD Line: 13810

//  <rtree> SFDITEM_REG__ADC2_SMPR1
//    <name> SMPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001280C) sample time register 1 </i>
//    <loc> ( (unsigned int)((ADC2_SMPR1 >> 0) & 0xFFFFFFFF), ((ADC2_SMPR1 = (ADC2_SMPR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_SMPR1_SMP10 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR1_SMP11 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR1_SMP12 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR1_SMP13 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR1_SMP14 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR1_SMP15 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR1_SMP16 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR1_SMP17 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_SMPR2  -------------------------------
// SVD Line: 13877

unsigned int ADC2_SMPR2 __AT (0x40012810);



// -------------------------------  Field Item: ADC2_SMPR2_SMP0  ----------------------------------
// SVD Line: 13886

//  <item> SFDITEM_FIELD__ADC2_SMPR2_SMP0
//    <name> SMP0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40012810) Channel 0 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR2 >> 0) & 0x7), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SMPR2_SMP1  ----------------------------------
// SVD Line: 13893

//  <item> SFDITEM_FIELD__ADC2_SMPR2_SMP1
//    <name> SMP1 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40012810) Channel 1 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR2 >> 3) & 0x7), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SMPR2_SMP2  ----------------------------------
// SVD Line: 13900

//  <item> SFDITEM_FIELD__ADC2_SMPR2_SMP2
//    <name> SMP2 </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x40012810) Channel 2 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR2 >> 6) & 0x7), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SMPR2_SMP3  ----------------------------------
// SVD Line: 13907

//  <item> SFDITEM_FIELD__ADC2_SMPR2_SMP3
//    <name> SMP3 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40012810) Channel 3 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR2 >> 9) & 0x7), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SMPR2_SMP4  ----------------------------------
// SVD Line: 13914

//  <item> SFDITEM_FIELD__ADC2_SMPR2_SMP4
//    <name> SMP4 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40012810) Channel 4 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR2 >> 12) & 0x7), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SMPR2_SMP5  ----------------------------------
// SVD Line: 13921

//  <item> SFDITEM_FIELD__ADC2_SMPR2_SMP5
//    <name> SMP5 </name>
//    <rw> 
//    <i> [Bits 17..15] RW (@ 0x40012810) Channel 5 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR2 >> 15) & 0x7), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x7UL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SMPR2_SMP6  ----------------------------------
// SVD Line: 13928

//  <item> SFDITEM_FIELD__ADC2_SMPR2_SMP6
//    <name> SMP6 </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x40012810) Channel 6 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR2 >> 18) & 0x7), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SMPR2_SMP7  ----------------------------------
// SVD Line: 13935

//  <item> SFDITEM_FIELD__ADC2_SMPR2_SMP7
//    <name> SMP7 </name>
//    <rw> 
//    <i> [Bits 23..21] RW (@ 0x40012810) Channel 7 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR2 >> 21) & 0x7), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x7UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SMPR2_SMP8  ----------------------------------
// SVD Line: 13942

//  <item> SFDITEM_FIELD__ADC2_SMPR2_SMP8
//    <name> SMP8 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40012810) Channel 8 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR2 >> 24) & 0x7), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SMPR2_SMP9  ----------------------------------
// SVD Line: 13949

//  <item> SFDITEM_FIELD__ADC2_SMPR2_SMP9
//    <name> SMP9 </name>
//    <rw> 
//    <i> [Bits 29..27] RW (@ 0x40012810) Channel 9 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SMPR2 >> 27) & 0x7), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x7UL << 27 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 27 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC2_SMPR2  -----------------------------------
// SVD Line: 13877

//  <rtree> SFDITEM_REG__ADC2_SMPR2
//    <name> SMPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012810) sample time register 2 </i>
//    <loc> ( (unsigned int)((ADC2_SMPR2 >> 0) & 0xFFFFFFFF), ((ADC2_SMPR2 = (ADC2_SMPR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_SMPR2_SMP0 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR2_SMP1 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR2_SMP2 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR2_SMP3 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR2_SMP4 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR2_SMP5 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR2_SMP6 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR2_SMP7 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR2_SMP8 </item>
//    <item> SFDITEM_FIELD__ADC2_SMPR2_SMP9 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_JOFR1  -------------------------------
// SVD Line: 13958

unsigned int ADC2_JOFR1 __AT (0x40012814);



// -----------------------------  Field Item: ADC2_JOFR1_JOFFSET1  --------------------------------
// SVD Line: 13968

//  <item> SFDITEM_FIELD__ADC2_JOFR1_JOFFSET1
//    <name> JOFFSET1 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012814) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_JOFR1 >> 0) & 0xFFF), ((ADC2_JOFR1 = (ADC2_JOFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC2_JOFR1  -----------------------------------
// SVD Line: 13958

//  <rtree> SFDITEM_REG__ADC2_JOFR1
//    <name> JOFR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012814) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC2_JOFR1 >> 0) & 0xFFFFFFFF), ((ADC2_JOFR1 = (ADC2_JOFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_JOFR1_JOFFSET1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_JOFR2  -------------------------------
// SVD Line: 13977

unsigned int ADC2_JOFR2 __AT (0x40012818);



// -----------------------------  Field Item: ADC2_JOFR2_JOFFSET2  --------------------------------
// SVD Line: 13987

//  <item> SFDITEM_FIELD__ADC2_JOFR2_JOFFSET2
//    <name> JOFFSET2 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012818) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_JOFR2 >> 0) & 0xFFF), ((ADC2_JOFR2 = (ADC2_JOFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC2_JOFR2  -----------------------------------
// SVD Line: 13977

//  <rtree> SFDITEM_REG__ADC2_JOFR2
//    <name> JOFR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012818) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC2_JOFR2 >> 0) & 0xFFFFFFFF), ((ADC2_JOFR2 = (ADC2_JOFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_JOFR2_JOFFSET2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_JOFR3  -------------------------------
// SVD Line: 13996

unsigned int ADC2_JOFR3 __AT (0x4001281C);



// -----------------------------  Field Item: ADC2_JOFR3_JOFFSET3  --------------------------------
// SVD Line: 14006

//  <item> SFDITEM_FIELD__ADC2_JOFR3_JOFFSET3
//    <name> JOFFSET3 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x4001281C) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_JOFR3 >> 0) & 0xFFF), ((ADC2_JOFR3 = (ADC2_JOFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC2_JOFR3  -----------------------------------
// SVD Line: 13996

//  <rtree> SFDITEM_REG__ADC2_JOFR3
//    <name> JOFR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001281C) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC2_JOFR3 >> 0) & 0xFFFFFFFF), ((ADC2_JOFR3 = (ADC2_JOFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_JOFR3_JOFFSET3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_JOFR4  -------------------------------
// SVD Line: 14015

unsigned int ADC2_JOFR4 __AT (0x40012820);



// -----------------------------  Field Item: ADC2_JOFR4_JOFFSET4  --------------------------------
// SVD Line: 14025

//  <item> SFDITEM_FIELD__ADC2_JOFR4_JOFFSET4
//    <name> JOFFSET4 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012820) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_JOFR4 >> 0) & 0xFFF), ((ADC2_JOFR4 = (ADC2_JOFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC2_JOFR4  -----------------------------------
// SVD Line: 14015

//  <rtree> SFDITEM_REG__ADC2_JOFR4
//    <name> JOFR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012820) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC2_JOFR4 >> 0) & 0xFFFFFFFF), ((ADC2_JOFR4 = (ADC2_JOFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_JOFR4_JOFFSET4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC2_HTR  --------------------------------
// SVD Line: 14034

unsigned int ADC2_HTR __AT (0x40012824);



// ---------------------------------  Field Item: ADC2_HTR_HT  ------------------------------------
// SVD Line: 14044

//  <item> SFDITEM_FIELD__ADC2_HTR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012824) Analog watchdog higher  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_HTR >> 0) & 0xFFF), ((ADC2_HTR = (ADC2_HTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_HTR  ------------------------------------
// SVD Line: 14034

//  <rtree> SFDITEM_REG__ADC2_HTR
//    <name> HTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012824) watchdog higher threshold  register </i>
//    <loc> ( (unsigned int)((ADC2_HTR >> 0) & 0xFFFFFFFF), ((ADC2_HTR = (ADC2_HTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_HTR_HT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC2_LTR  --------------------------------
// SVD Line: 14053

unsigned int ADC2_LTR __AT (0x40012828);



// ---------------------------------  Field Item: ADC2_LTR_LT  ------------------------------------
// SVD Line: 14063

//  <item> SFDITEM_FIELD__ADC2_LTR_LT
//    <name> LT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40012828) Analog watchdog lower  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_LTR >> 0) & 0xFFF), ((ADC2_LTR = (ADC2_LTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_LTR  ------------------------------------
// SVD Line: 14053

//  <rtree> SFDITEM_REG__ADC2_LTR
//    <name> LTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012828) watchdog lower threshold  register </i>
//    <loc> ( (unsigned int)((ADC2_LTR >> 0) & 0xFFFFFFFF), ((ADC2_LTR = (ADC2_LTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_LTR_LT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_SQR1  --------------------------------
// SVD Line: 14072

unsigned int ADC2_SQR1 __AT (0x4001282C);



// ---------------------------------  Field Item: ADC2_SQR1_L  ------------------------------------
// SVD Line: 14081

//  <item> SFDITEM_FIELD__ADC2_SQR1_L
//    <name> L </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x4001282C) Regular channel sequence  length </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR1 >> 20) & 0xF), ((ADC2_SQR1 = (ADC2_SQR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SQR1_SQ16  -----------------------------------
// SVD Line: 14088

//  <item> SFDITEM_FIELD__ADC2_SQR1_SQ16
//    <name> SQ16 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x4001282C) 16th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR1 >> 15) & 0x1F), ((ADC2_SQR1 = (ADC2_SQR1 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SQR1_SQ15  -----------------------------------
// SVD Line: 14095

//  <item> SFDITEM_FIELD__ADC2_SQR1_SQ15
//    <name> SQ15 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x4001282C) 15th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR1 >> 10) & 0x1F), ((ADC2_SQR1 = (ADC2_SQR1 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SQR1_SQ14  -----------------------------------
// SVD Line: 14102

//  <item> SFDITEM_FIELD__ADC2_SQR1_SQ14
//    <name> SQ14 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x4001282C) 14th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR1 >> 5) & 0x1F), ((ADC2_SQR1 = (ADC2_SQR1 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SQR1_SQ13  -----------------------------------
// SVD Line: 14109

//  <item> SFDITEM_FIELD__ADC2_SQR1_SQ13
//    <name> SQ13 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x4001282C) 13th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR1 >> 0) & 0x1F), ((ADC2_SQR1 = (ADC2_SQR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_SQR1  -----------------------------------
// SVD Line: 14072

//  <rtree> SFDITEM_REG__ADC2_SQR1
//    <name> SQR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4001282C) regular sequence register 1 </i>
//    <loc> ( (unsigned int)((ADC2_SQR1 >> 0) & 0xFFFFFFFF), ((ADC2_SQR1 = (ADC2_SQR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_SQR1_L </item>
//    <item> SFDITEM_FIELD__ADC2_SQR1_SQ16 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR1_SQ15 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR1_SQ14 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR1_SQ13 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_SQR2  --------------------------------
// SVD Line: 14118

unsigned int ADC2_SQR2 __AT (0x40012830);



// -------------------------------  Field Item: ADC2_SQR2_SQ12  -----------------------------------
// SVD Line: 14127

//  <item> SFDITEM_FIELD__ADC2_SQR2_SQ12
//    <name> SQ12 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40012830) 12th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR2 >> 25) & 0x1F), ((ADC2_SQR2 = (ADC2_SQR2 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SQR2_SQ11  -----------------------------------
// SVD Line: 14134

//  <item> SFDITEM_FIELD__ADC2_SQR2_SQ11
//    <name> SQ11 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012830) 11th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR2 >> 20) & 0x1F), ((ADC2_SQR2 = (ADC2_SQR2 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_SQR2_SQ10  -----------------------------------
// SVD Line: 14141

//  <item> SFDITEM_FIELD__ADC2_SQR2_SQ10
//    <name> SQ10 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012830) 10th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR2 >> 15) & 0x1F), ((ADC2_SQR2 = (ADC2_SQR2 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC2_SQR2_SQ9  -----------------------------------
// SVD Line: 14148

//  <item> SFDITEM_FIELD__ADC2_SQR2_SQ9
//    <name> SQ9 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012830) 9th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR2 >> 10) & 0x1F), ((ADC2_SQR2 = (ADC2_SQR2 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC2_SQR2_SQ8  -----------------------------------
// SVD Line: 14155

//  <item> SFDITEM_FIELD__ADC2_SQR2_SQ8
//    <name> SQ8 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012830) 8th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR2 >> 5) & 0x1F), ((ADC2_SQR2 = (ADC2_SQR2 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC2_SQR2_SQ7  -----------------------------------
// SVD Line: 14162

//  <item> SFDITEM_FIELD__ADC2_SQR2_SQ7
//    <name> SQ7 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012830) 7th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR2 >> 0) & 0x1F), ((ADC2_SQR2 = (ADC2_SQR2 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_SQR2  -----------------------------------
// SVD Line: 14118

//  <rtree> SFDITEM_REG__ADC2_SQR2
//    <name> SQR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012830) regular sequence register 2 </i>
//    <loc> ( (unsigned int)((ADC2_SQR2 >> 0) & 0xFFFFFFFF), ((ADC2_SQR2 = (ADC2_SQR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_SQR2_SQ12 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR2_SQ11 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR2_SQ10 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR2_SQ9 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR2_SQ8 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR2_SQ7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_SQR3  --------------------------------
// SVD Line: 14171

unsigned int ADC2_SQR3 __AT (0x40012834);



// --------------------------------  Field Item: ADC2_SQR3_SQ6  -----------------------------------
// SVD Line: 14180

//  <item> SFDITEM_FIELD__ADC2_SQR3_SQ6
//    <name> SQ6 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40012834) 6th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR3 >> 25) & 0x1F), ((ADC2_SQR3 = (ADC2_SQR3 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC2_SQR3_SQ5  -----------------------------------
// SVD Line: 14187

//  <item> SFDITEM_FIELD__ADC2_SQR3_SQ5
//    <name> SQ5 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40012834) 5th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR3 >> 20) & 0x1F), ((ADC2_SQR3 = (ADC2_SQR3 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC2_SQR3_SQ4  -----------------------------------
// SVD Line: 14194

//  <item> SFDITEM_FIELD__ADC2_SQR3_SQ4
//    <name> SQ4 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012834) 4th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR3 >> 15) & 0x1F), ((ADC2_SQR3 = (ADC2_SQR3 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC2_SQR3_SQ3  -----------------------------------
// SVD Line: 14201

//  <item> SFDITEM_FIELD__ADC2_SQR3_SQ3
//    <name> SQ3 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012834) 3rd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR3 >> 10) & 0x1F), ((ADC2_SQR3 = (ADC2_SQR3 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC2_SQR3_SQ2  -----------------------------------
// SVD Line: 14208

//  <item> SFDITEM_FIELD__ADC2_SQR3_SQ2
//    <name> SQ2 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012834) 2nd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR3 >> 5) & 0x1F), ((ADC2_SQR3 = (ADC2_SQR3 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC2_SQR3_SQ1  -----------------------------------
// SVD Line: 14215

//  <item> SFDITEM_FIELD__ADC2_SQR3_SQ1
//    <name> SQ1 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012834) 1st conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_SQR3 >> 0) & 0x1F), ((ADC2_SQR3 = (ADC2_SQR3 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_SQR3  -----------------------------------
// SVD Line: 14171

//  <rtree> SFDITEM_REG__ADC2_SQR3
//    <name> SQR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012834) regular sequence register 3 </i>
//    <loc> ( (unsigned int)((ADC2_SQR3 >> 0) & 0xFFFFFFFF), ((ADC2_SQR3 = (ADC2_SQR3 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_SQR3_SQ6 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR3_SQ5 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR3_SQ4 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR3_SQ3 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR3_SQ2 </item>
//    <item> SFDITEM_FIELD__ADC2_SQR3_SQ1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_JSQR  --------------------------------
// SVD Line: 14224

unsigned int ADC2_JSQR __AT (0x40012838);



// --------------------------------  Field Item: ADC2_JSQR_JL  ------------------------------------
// SVD Line: 14233

//  <item> SFDITEM_FIELD__ADC2_JSQR_JL
//    <name> JL </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40012838) Injected sequence length </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_JSQR >> 20) & 0x3), ((ADC2_JSQR = (ADC2_JSQR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_JSQR_JSQ4  -----------------------------------
// SVD Line: 14239

//  <item> SFDITEM_FIELD__ADC2_JSQR_JSQ4
//    <name> JSQ4 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40012838) 4th conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_JSQR >> 15) & 0x1F), ((ADC2_JSQR = (ADC2_JSQR & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_JSQR_JSQ3  -----------------------------------
// SVD Line: 14246

//  <item> SFDITEM_FIELD__ADC2_JSQR_JSQ3
//    <name> JSQ3 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40012838) 3rd conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_JSQR >> 10) & 0x1F), ((ADC2_JSQR = (ADC2_JSQR & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_JSQR_JSQ2  -----------------------------------
// SVD Line: 14253

//  <item> SFDITEM_FIELD__ADC2_JSQR_JSQ2
//    <name> JSQ2 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40012838) 2nd conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_JSQR >> 5) & 0x1F), ((ADC2_JSQR = (ADC2_JSQR & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC2_JSQR_JSQ1  -----------------------------------
// SVD Line: 14260

//  <item> SFDITEM_FIELD__ADC2_JSQR_JSQ1
//    <name> JSQ1 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40012838) 1st conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC2_JSQR >> 0) & 0x1F), ((ADC2_JSQR = (ADC2_JSQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_JSQR  -----------------------------------
// SVD Line: 14224

//  <rtree> SFDITEM_REG__ADC2_JSQR
//    <name> JSQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40012838) injected sequence register </i>
//    <loc> ( (unsigned int)((ADC2_JSQR >> 0) & 0xFFFFFFFF), ((ADC2_JSQR = (ADC2_JSQR & ~(0x3FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC2_JSQR_JL </item>
//    <item> SFDITEM_FIELD__ADC2_JSQR_JSQ4 </item>
//    <item> SFDITEM_FIELD__ADC2_JSQR_JSQ3 </item>
//    <item> SFDITEM_FIELD__ADC2_JSQR_JSQ2 </item>
//    <item> SFDITEM_FIELD__ADC2_JSQR_JSQ1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_JDR1  --------------------------------
// SVD Line: 14269

unsigned int ADC2_JDR1 __AT (0x4001283C);



// -------------------------------  Field Item: ADC2_JDR1_JDATA  ----------------------------------
// SVD Line: 14278

//  <item> SFDITEM_FIELD__ADC2_JDR1_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001283C) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_JDR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_JDR1  -----------------------------------
// SVD Line: 14269

//  <rtree> SFDITEM_REG__ADC2_JDR1
//    <name> JDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001283C) injected data register x </i>
//    <loc> ( (unsigned int)((ADC2_JDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC2_JDR1_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_JDR2  --------------------------------
// SVD Line: 14286

unsigned int ADC2_JDR2 __AT (0x40012840);



// -------------------------------  Field Item: ADC2_JDR2_JDATA  ----------------------------------
// SVD Line: 14295

//  <item> SFDITEM_FIELD__ADC2_JDR2_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012840) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_JDR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_JDR2  -----------------------------------
// SVD Line: 14286

//  <rtree> SFDITEM_REG__ADC2_JDR2
//    <name> JDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012840) injected data register x </i>
//    <loc> ( (unsigned int)((ADC2_JDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC2_JDR2_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_JDR3  --------------------------------
// SVD Line: 14303

unsigned int ADC2_JDR3 __AT (0x40012844);



// -------------------------------  Field Item: ADC2_JDR3_JDATA  ----------------------------------
// SVD Line: 14312

//  <item> SFDITEM_FIELD__ADC2_JDR3_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012844) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_JDR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_JDR3  -----------------------------------
// SVD Line: 14303

//  <rtree> SFDITEM_REG__ADC2_JDR3
//    <name> JDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012844) injected data register x </i>
//    <loc> ( (unsigned int)((ADC2_JDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC2_JDR3_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC2_JDR4  --------------------------------
// SVD Line: 14320

unsigned int ADC2_JDR4 __AT (0x40012848);



// -------------------------------  Field Item: ADC2_JDR4_JDATA  ----------------------------------
// SVD Line: 14329

//  <item> SFDITEM_FIELD__ADC2_JDR4_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40012848) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_JDR4 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC2_JDR4  -----------------------------------
// SVD Line: 14320

//  <rtree> SFDITEM_REG__ADC2_JDR4
//    <name> JDR4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40012848) injected data register x </i>
//    <loc> ( (unsigned int)((ADC2_JDR4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC2_JDR4_JDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC2_DR  ---------------------------------
// SVD Line: 14337

unsigned int ADC2_DR __AT (0x4001284C);



// --------------------------------  Field Item: ADC2_DR_DATA  ------------------------------------
// SVD Line: 14346

//  <item> SFDITEM_FIELD__ADC2_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x4001284C) Regular data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC2_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC2_DR  ------------------------------------
// SVD Line: 14337

//  <rtree> SFDITEM_REG__ADC2_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4001284C) regular data register </i>
//    <loc> ( (unsigned int)((ADC2_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC2_DR_DATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC2  -------------------------------------
// SVD Line: 13561

//  <view> ADC2
//    <name> ADC2 </name>
//    <item> SFDITEM_REG__ADC2_SR </item>
//    <item> SFDITEM_REG__ADC2_CR1 </item>
//    <item> SFDITEM_REG__ADC2_CR2 </item>
//    <item> SFDITEM_REG__ADC2_SMPR1 </item>
//    <item> SFDITEM_REG__ADC2_SMPR2 </item>
//    <item> SFDITEM_REG__ADC2_JOFR1 </item>
//    <item> SFDITEM_REG__ADC2_JOFR2 </item>
//    <item> SFDITEM_REG__ADC2_JOFR3 </item>
//    <item> SFDITEM_REG__ADC2_JOFR4 </item>
//    <item> SFDITEM_REG__ADC2_HTR </item>
//    <item> SFDITEM_REG__ADC2_LTR </item>
//    <item> SFDITEM_REG__ADC2_SQR1 </item>
//    <item> SFDITEM_REG__ADC2_SQR2 </item>
//    <item> SFDITEM_REG__ADC2_SQR3 </item>
//    <item> SFDITEM_REG__ADC2_JSQR </item>
//    <item> SFDITEM_REG__ADC2_JDR1 </item>
//    <item> SFDITEM_REG__ADC2_JDR2 </item>
//    <item> SFDITEM_REG__ADC2_JDR3 </item>
//    <item> SFDITEM_REG__ADC2_JDR4 </item>
//    <item> SFDITEM_REG__ADC2_DR </item>
//  </view>
//  


// -----------------------------  Register Item Address: ADC3_SR  ---------------------------------
// SVD Line: 13577

unsigned int ADC3_SR __AT (0x40013C00);



// --------------------------------  Field Item: ADC3_SR_STRT  ------------------------------------
// SVD Line: 13586

//  <item> SFDITEM_FIELD__ADC3_SR_STRT
//    <name> STRT </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40013C00) Regular channel start flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_SR ) </loc>
//      <o.4..4> STRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC3_SR_JSTRT  -----------------------------------
// SVD Line: 13592

//  <item> SFDITEM_FIELD__ADC3_SR_JSTRT
//    <name> JSTRT </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013C00) Injected channel start  flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_SR ) </loc>
//      <o.3..3> JSTRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC3_SR_JEOC  ------------------------------------
// SVD Line: 13599

//  <item> SFDITEM_FIELD__ADC3_SR_JEOC
//    <name> JEOC </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013C00) Injected channel end of  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_SR ) </loc>
//      <o.2..2> JEOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC3_SR_EOC  ------------------------------------
// SVD Line: 13606

//  <item> SFDITEM_FIELD__ADC3_SR_EOC
//    <name> EOC </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013C00) Regular channel end of  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_SR ) </loc>
//      <o.1..1> EOC
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: ADC3_SR_AWD  ------------------------------------
// SVD Line: 13613

//  <item> SFDITEM_FIELD__ADC3_SR_AWD
//    <name> AWD </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013C00) Analog watchdog flag </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_SR ) </loc>
//      <o.0..0> AWD
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: ADC3_SR  ------------------------------------
// SVD Line: 13577

//  <rtree> SFDITEM_REG__ADC3_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C00) status register </i>
//    <loc> ( (unsigned int)((ADC3_SR >> 0) & 0xFFFFFFFF), ((ADC3_SR = (ADC3_SR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_SR_STRT </item>
//    <item> SFDITEM_FIELD__ADC3_SR_JSTRT </item>
//    <item> SFDITEM_FIELD__ADC3_SR_JEOC </item>
//    <item> SFDITEM_FIELD__ADC3_SR_EOC </item>
//    <item> SFDITEM_FIELD__ADC3_SR_AWD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC3_CR1  --------------------------------
// SVD Line: 13621

unsigned int ADC3_CR1 __AT (0x40013C04);



// -------------------------------  Field Item: ADC3_CR1_AWDEN  -----------------------------------
// SVD Line: 13630

//  <item> SFDITEM_FIELD__ADC3_CR1_AWDEN
//    <name> AWDEN </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40013C04) Analog watchdog enable on regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR1 ) </loc>
//      <o.23..23> AWDEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR1_JAWDEN  ----------------------------------
// SVD Line: 13637

//  <item> SFDITEM_FIELD__ADC3_CR1_JAWDEN
//    <name> JAWDEN </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40013C04) Analog watchdog enable on injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR1 ) </loc>
//      <o.22..22> JAWDEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC3_CR1_DISCNUM  ----------------------------------
// SVD Line: 13644

//  <item> SFDITEM_FIELD__ADC3_CR1_DISCNUM
//    <name> DISCNUM </name>
//    <rw> 
//    <i> [Bits 15..13] RW (@ 0x40013C04) Discontinuous mode channel  count </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_CR1 >> 13) & 0x7), ((ADC3_CR1 = (ADC3_CR1 & ~(0x7UL << 13 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 13 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_CR1_JDISCEN  ----------------------------------
// SVD Line: 13651

//  <item> SFDITEM_FIELD__ADC3_CR1_JDISCEN
//    <name> JDISCEN </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40013C04) Discontinuous mode on injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR1 ) </loc>
//      <o.12..12> JDISCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR1_DISCEN  ----------------------------------
// SVD Line: 13658

//  <item> SFDITEM_FIELD__ADC3_CR1_DISCEN
//    <name> DISCEN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013C04) Discontinuous mode on regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR1 ) </loc>
//      <o.11..11> DISCEN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR1_JAUTO  -----------------------------------
// SVD Line: 13665

//  <item> SFDITEM_FIELD__ADC3_CR1_JAUTO
//    <name> JAUTO </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40013C04) Automatic injected group  conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR1 ) </loc>
//      <o.10..10> JAUTO
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR1_AWDSGL  ----------------------------------
// SVD Line: 13672

//  <item> SFDITEM_FIELD__ADC3_CR1_AWDSGL
//    <name> AWDSGL </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40013C04) Enable the watchdog on a single channel  in scan mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR1 ) </loc>
//      <o.9..9> AWDSGL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC3_CR1_SCAN  -----------------------------------
// SVD Line: 13679

//  <item> SFDITEM_FIELD__ADC3_CR1_SCAN
//    <name> SCAN </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013C04) Scan mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR1 ) </loc>
//      <o.8..8> SCAN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR1_JEOCIE  ----------------------------------
// SVD Line: 13685

//  <item> SFDITEM_FIELD__ADC3_CR1_JEOCIE
//    <name> JEOCIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40013C04) Interrupt enable for injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR1 ) </loc>
//      <o.7..7> JEOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR1_AWDIE  -----------------------------------
// SVD Line: 13692

//  <item> SFDITEM_FIELD__ADC3_CR1_AWDIE
//    <name> AWDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40013C04) Analog watchdog interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR1 ) </loc>
//      <o.6..6> AWDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR1_EOCIE  -----------------------------------
// SVD Line: 13699

//  <item> SFDITEM_FIELD__ADC3_CR1_EOCIE
//    <name> EOCIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40013C04) Interrupt enable for EOC </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR1 ) </loc>
//      <o.5..5> EOCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR1_AWDCH  -----------------------------------
// SVD Line: 13705

//  <item> SFDITEM_FIELD__ADC3_CR1_AWDCH
//    <name> AWDCH </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40013C04) Analog watchdog channel select  bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_CR1 >> 0) & 0x1F), ((ADC3_CR1 = (ADC3_CR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_CR1  ------------------------------------
// SVD Line: 13621

//  <rtree> SFDITEM_REG__ADC3_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C04) control register 1 </i>
//    <loc> ( (unsigned int)((ADC3_CR1 >> 0) & 0xFFFFFFFF), ((ADC3_CR1 = (ADC3_CR1 & ~(0xC0FFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC0FFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_CR1_AWDEN </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_JAWDEN </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_DISCNUM </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_JDISCEN </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_DISCEN </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_JAUTO </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_AWDSGL </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_SCAN </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_JEOCIE </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_AWDIE </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_EOCIE </item>
//    <item> SFDITEM_FIELD__ADC3_CR1_AWDCH </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC3_CR2  --------------------------------
// SVD Line: 13714

unsigned int ADC3_CR2 __AT (0x40013C08);



// ------------------------------  Field Item: ADC3_CR2_TSVREFE  ----------------------------------
// SVD Line: 13723

//  <item> SFDITEM_FIELD__ADC3_CR2_TSVREFE
//    <name> TSVREFE </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40013C08) Temperature sensor and VREFINT  enable </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.23..23> TSVREFE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC3_CR2_SWSTART  ----------------------------------
// SVD Line: 13730

//  <item> SFDITEM_FIELD__ADC3_CR2_SWSTART
//    <name> SWSTART </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40013C08) Start conversion of regular  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.22..22> SWSTART
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC3_CR2_JSWSTART  ---------------------------------
// SVD Line: 13737

//  <item> SFDITEM_FIELD__ADC3_CR2_JSWSTART
//    <name> JSWSTART </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40013C08) Start conversion of injected  channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.21..21> JSWSTART
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC3_CR2_EXTTRIG  ----------------------------------
// SVD Line: 13744

//  <item> SFDITEM_FIELD__ADC3_CR2_EXTTRIG
//    <name> EXTTRIG </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40013C08) External trigger conversion mode for  regular channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.20..20> EXTTRIG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR2_EXTSEL  ----------------------------------
// SVD Line: 13751

//  <item> SFDITEM_FIELD__ADC3_CR2_EXTSEL
//    <name> EXTSEL </name>
//    <rw> 
//    <i> [Bits 19..17] RW (@ 0x40013C08) External event select for regular  group </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_CR2 >> 17) & 0x7), ((ADC3_CR2 = (ADC3_CR2 & ~(0x7UL << 17 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 17 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_CR2_JEXTTRIG  ---------------------------------
// SVD Line: 13758

//  <item> SFDITEM_FIELD__ADC3_CR2_JEXTTRIG
//    <name> JEXTTRIG </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40013C08) External trigger conversion mode for  injected channels </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.15..15> JEXTTRIG
//    </check>
//  </item>
//  


// ------------------------------  Field Item: ADC3_CR2_JEXTSEL  ----------------------------------
// SVD Line: 13765

//  <item> SFDITEM_FIELD__ADC3_CR2_JEXTSEL
//    <name> JEXTSEL </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40013C08) External event select for injected  group </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_CR2 >> 12) & 0x7), ((ADC3_CR2 = (ADC3_CR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR2_ALIGN  -----------------------------------
// SVD Line: 13772

//  <item> SFDITEM_FIELD__ADC3_CR2_ALIGN
//    <name> ALIGN </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40013C08) Data alignment </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.11..11> ALIGN
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC3_CR2_DMA  ------------------------------------
// SVD Line: 13778

//  <item> SFDITEM_FIELD__ADC3_CR2_DMA
//    <name> DMA </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40013C08) Direct memory access mode </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.8..8> DMA
//    </check>
//  </item>
//  


// -------------------------------  Field Item: ADC3_CR2_RSTCAL  ----------------------------------
// SVD Line: 13784

//  <item> SFDITEM_FIELD__ADC3_CR2_RSTCAL
//    <name> RSTCAL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40013C08) Reset calibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.3..3> RSTCAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC3_CR2_CAL  ------------------------------------
// SVD Line: 13790

//  <item> SFDITEM_FIELD__ADC3_CR2_CAL
//    <name> CAL </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40013C08) A/D calibration </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.2..2> CAL
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC3_CR2_CONT  -----------------------------------
// SVD Line: 13796

//  <item> SFDITEM_FIELD__ADC3_CR2_CONT
//    <name> CONT </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40013C08) Continuous conversion </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.1..1> CONT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: ADC3_CR2_ADON  -----------------------------------
// SVD Line: 13802

//  <item> SFDITEM_FIELD__ADC3_CR2_ADON
//    <name> ADON </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40013C08) A/D converter ON / OFF </i>
//    <check> 
//      <loc> ( (unsigned int) ADC3_CR2 ) </loc>
//      <o.0..0> ADON
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_CR2  ------------------------------------
// SVD Line: 13714

//  <rtree> SFDITEM_REG__ADC3_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C08) control register 2 </i>
//    <loc> ( (unsigned int)((ADC3_CR2 >> 0) & 0xFFFFFFFF), ((ADC3_CR2 = (ADC3_CR2 & ~(0xFEF90FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFEF90F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_CR2_TSVREFE </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_SWSTART </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_JSWSTART </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_EXTTRIG </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_EXTSEL </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_JEXTTRIG </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_JEXTSEL </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_ALIGN </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_DMA </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_RSTCAL </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_CAL </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_CONT </item>
//    <item> SFDITEM_FIELD__ADC3_CR2_ADON </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_SMPR1  -------------------------------
// SVD Line: 13810

unsigned int ADC3_SMPR1 __AT (0x40013C0C);



// ------------------------------  Field Item: ADC3_SMPR1_SMP10  ----------------------------------
// SVD Line: 13819

//  <item> SFDITEM_FIELD__ADC3_SMPR1_SMP10
//    <name> SMP10 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40013C0C) Channel 10 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR1 >> 0) & 0x7), ((ADC3_SMPR1 = (ADC3_SMPR1 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_SMPR1_SMP11  ----------------------------------
// SVD Line: 13826

//  <item> SFDITEM_FIELD__ADC3_SMPR1_SMP11
//    <name> SMP11 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013C0C) Channel 11 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR1 >> 3) & 0x7), ((ADC3_SMPR1 = (ADC3_SMPR1 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_SMPR1_SMP12  ----------------------------------
// SVD Line: 13833

//  <item> SFDITEM_FIELD__ADC3_SMPR1_SMP12
//    <name> SMP12 </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x40013C0C) Channel 12 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR1 >> 6) & 0x7), ((ADC3_SMPR1 = (ADC3_SMPR1 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_SMPR1_SMP13  ----------------------------------
// SVD Line: 13840

//  <item> SFDITEM_FIELD__ADC3_SMPR1_SMP13
//    <name> SMP13 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40013C0C) Channel 13 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR1 >> 9) & 0x7), ((ADC3_SMPR1 = (ADC3_SMPR1 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_SMPR1_SMP14  ----------------------------------
// SVD Line: 13847

//  <item> SFDITEM_FIELD__ADC3_SMPR1_SMP14
//    <name> SMP14 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40013C0C) Channel 14 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR1 >> 12) & 0x7), ((ADC3_SMPR1 = (ADC3_SMPR1 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_SMPR1_SMP15  ----------------------------------
// SVD Line: 13854

//  <item> SFDITEM_FIELD__ADC3_SMPR1_SMP15
//    <name> SMP15 </name>
//    <rw> 
//    <i> [Bits 17..15] RW (@ 0x40013C0C) Channel 15 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR1 >> 15) & 0x7), ((ADC3_SMPR1 = (ADC3_SMPR1 & ~(0x7UL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_SMPR1_SMP16  ----------------------------------
// SVD Line: 13861

//  <item> SFDITEM_FIELD__ADC3_SMPR1_SMP16
//    <name> SMP16 </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x40013C0C) Channel 16 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR1 >> 18) & 0x7), ((ADC3_SMPR1 = (ADC3_SMPR1 & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: ADC3_SMPR1_SMP17  ----------------------------------
// SVD Line: 13868

//  <item> SFDITEM_FIELD__ADC3_SMPR1_SMP17
//    <name> SMP17 </name>
//    <rw> 
//    <i> [Bits 23..21] RW (@ 0x40013C0C) Channel 17 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR1 >> 21) & 0x7), ((ADC3_SMPR1 = (ADC3_SMPR1 & ~(0x7UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC3_SMPR1  -----------------------------------
// SVD Line: 13810

//  <rtree> SFDITEM_REG__ADC3_SMPR1
//    <name> SMPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C0C) sample time register 1 </i>
//    <loc> ( (unsigned int)((ADC3_SMPR1 >> 0) & 0xFFFFFFFF), ((ADC3_SMPR1 = (ADC3_SMPR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_SMPR1_SMP10 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR1_SMP11 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR1_SMP12 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR1_SMP13 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR1_SMP14 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR1_SMP15 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR1_SMP16 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR1_SMP17 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_SMPR2  -------------------------------
// SVD Line: 13877

unsigned int ADC3_SMPR2 __AT (0x40013C10);



// -------------------------------  Field Item: ADC3_SMPR2_SMP0  ----------------------------------
// SVD Line: 13886

//  <item> SFDITEM_FIELD__ADC3_SMPR2_SMP0
//    <name> SMP0 </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40013C10) Channel 0 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR2 >> 0) & 0x7), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SMPR2_SMP1  ----------------------------------
// SVD Line: 13893

//  <item> SFDITEM_FIELD__ADC3_SMPR2_SMP1
//    <name> SMP1 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40013C10) Channel 1 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR2 >> 3) & 0x7), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SMPR2_SMP2  ----------------------------------
// SVD Line: 13900

//  <item> SFDITEM_FIELD__ADC3_SMPR2_SMP2
//    <name> SMP2 </name>
//    <rw> 
//    <i> [Bits 8..6] RW (@ 0x40013C10) Channel 2 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR2 >> 6) & 0x7), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x7UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SMPR2_SMP3  ----------------------------------
// SVD Line: 13907

//  <item> SFDITEM_FIELD__ADC3_SMPR2_SMP3
//    <name> SMP3 </name>
//    <rw> 
//    <i> [Bits 11..9] RW (@ 0x40013C10) Channel 3 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR2 >> 9) & 0x7), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x7UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SMPR2_SMP4  ----------------------------------
// SVD Line: 13914

//  <item> SFDITEM_FIELD__ADC3_SMPR2_SMP4
//    <name> SMP4 </name>
//    <rw> 
//    <i> [Bits 14..12] RW (@ 0x40013C10) Channel 4 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR2 >> 12) & 0x7), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x7UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SMPR2_SMP5  ----------------------------------
// SVD Line: 13921

//  <item> SFDITEM_FIELD__ADC3_SMPR2_SMP5
//    <name> SMP5 </name>
//    <rw> 
//    <i> [Bits 17..15] RW (@ 0x40013C10) Channel 5 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR2 >> 15) & 0x7), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x7UL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SMPR2_SMP6  ----------------------------------
// SVD Line: 13928

//  <item> SFDITEM_FIELD__ADC3_SMPR2_SMP6
//    <name> SMP6 </name>
//    <rw> 
//    <i> [Bits 20..18] RW (@ 0x40013C10) Channel 6 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR2 >> 18) & 0x7), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x7UL << 18 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 18 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SMPR2_SMP7  ----------------------------------
// SVD Line: 13935

//  <item> SFDITEM_FIELD__ADC3_SMPR2_SMP7
//    <name> SMP7 </name>
//    <rw> 
//    <i> [Bits 23..21] RW (@ 0x40013C10) Channel 7 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR2 >> 21) & 0x7), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x7UL << 21 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SMPR2_SMP8  ----------------------------------
// SVD Line: 13942

//  <item> SFDITEM_FIELD__ADC3_SMPR2_SMP8
//    <name> SMP8 </name>
//    <rw> 
//    <i> [Bits 26..24] RW (@ 0x40013C10) Channel 8 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR2 >> 24) & 0x7), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x7UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SMPR2_SMP9  ----------------------------------
// SVD Line: 13949

//  <item> SFDITEM_FIELD__ADC3_SMPR2_SMP9
//    <name> SMP9 </name>
//    <rw> 
//    <i> [Bits 29..27] RW (@ 0x40013C10) Channel 9 sample time  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SMPR2 >> 27) & 0x7), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x7UL << 27 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 27 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC3_SMPR2  -----------------------------------
// SVD Line: 13877

//  <rtree> SFDITEM_REG__ADC3_SMPR2
//    <name> SMPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C10) sample time register 2 </i>
//    <loc> ( (unsigned int)((ADC3_SMPR2 >> 0) & 0xFFFFFFFF), ((ADC3_SMPR2 = (ADC3_SMPR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_SMPR2_SMP0 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR2_SMP1 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR2_SMP2 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR2_SMP3 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR2_SMP4 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR2_SMP5 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR2_SMP6 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR2_SMP7 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR2_SMP8 </item>
//    <item> SFDITEM_FIELD__ADC3_SMPR2_SMP9 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_JOFR1  -------------------------------
// SVD Line: 13958

unsigned int ADC3_JOFR1 __AT (0x40013C14);



// -----------------------------  Field Item: ADC3_JOFR1_JOFFSET1  --------------------------------
// SVD Line: 13968

//  <item> SFDITEM_FIELD__ADC3_JOFR1_JOFFSET1
//    <name> JOFFSET1 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40013C14) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_JOFR1 >> 0) & 0xFFF), ((ADC3_JOFR1 = (ADC3_JOFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC3_JOFR1  -----------------------------------
// SVD Line: 13958

//  <rtree> SFDITEM_REG__ADC3_JOFR1
//    <name> JOFR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C14) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC3_JOFR1 >> 0) & 0xFFFFFFFF), ((ADC3_JOFR1 = (ADC3_JOFR1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_JOFR1_JOFFSET1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_JOFR2  -------------------------------
// SVD Line: 13977

unsigned int ADC3_JOFR2 __AT (0x40013C18);



// -----------------------------  Field Item: ADC3_JOFR2_JOFFSET2  --------------------------------
// SVD Line: 13987

//  <item> SFDITEM_FIELD__ADC3_JOFR2_JOFFSET2
//    <name> JOFFSET2 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40013C18) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_JOFR2 >> 0) & 0xFFF), ((ADC3_JOFR2 = (ADC3_JOFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC3_JOFR2  -----------------------------------
// SVD Line: 13977

//  <rtree> SFDITEM_REG__ADC3_JOFR2
//    <name> JOFR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C18) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC3_JOFR2 >> 0) & 0xFFFFFFFF), ((ADC3_JOFR2 = (ADC3_JOFR2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_JOFR2_JOFFSET2 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_JOFR3  -------------------------------
// SVD Line: 13996

unsigned int ADC3_JOFR3 __AT (0x40013C1C);



// -----------------------------  Field Item: ADC3_JOFR3_JOFFSET3  --------------------------------
// SVD Line: 14006

//  <item> SFDITEM_FIELD__ADC3_JOFR3_JOFFSET3
//    <name> JOFFSET3 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40013C1C) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_JOFR3 >> 0) & 0xFFF), ((ADC3_JOFR3 = (ADC3_JOFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC3_JOFR3  -----------------------------------
// SVD Line: 13996

//  <rtree> SFDITEM_REG__ADC3_JOFR3
//    <name> JOFR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C1C) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC3_JOFR3 >> 0) & 0xFFFFFFFF), ((ADC3_JOFR3 = (ADC3_JOFR3 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_JOFR3_JOFFSET3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_JOFR4  -------------------------------
// SVD Line: 14015

unsigned int ADC3_JOFR4 __AT (0x40013C20);



// -----------------------------  Field Item: ADC3_JOFR4_JOFFSET4  --------------------------------
// SVD Line: 14025

//  <item> SFDITEM_FIELD__ADC3_JOFR4_JOFFSET4
//    <name> JOFFSET4 </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40013C20) Data offset for injected channel  x </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_JOFR4 >> 0) & 0xFFF), ((ADC3_JOFR4 = (ADC3_JOFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: ADC3_JOFR4  -----------------------------------
// SVD Line: 14015

//  <rtree> SFDITEM_REG__ADC3_JOFR4
//    <name> JOFR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C20) injected channel data offset register  x </i>
//    <loc> ( (unsigned int)((ADC3_JOFR4 >> 0) & 0xFFFFFFFF), ((ADC3_JOFR4 = (ADC3_JOFR4 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_JOFR4_JOFFSET4 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC3_HTR  --------------------------------
// SVD Line: 14034

unsigned int ADC3_HTR __AT (0x40013C24);



// ---------------------------------  Field Item: ADC3_HTR_HT  ------------------------------------
// SVD Line: 14044

//  <item> SFDITEM_FIELD__ADC3_HTR_HT
//    <name> HT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40013C24) Analog watchdog higher  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_HTR >> 0) & 0xFFF), ((ADC3_HTR = (ADC3_HTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_HTR  ------------------------------------
// SVD Line: 14034

//  <rtree> SFDITEM_REG__ADC3_HTR
//    <name> HTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C24) watchdog higher threshold  register </i>
//    <loc> ( (unsigned int)((ADC3_HTR >> 0) & 0xFFFFFFFF), ((ADC3_HTR = (ADC3_HTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_HTR_HT </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC3_LTR  --------------------------------
// SVD Line: 14053

unsigned int ADC3_LTR __AT (0x40013C28);



// ---------------------------------  Field Item: ADC3_LTR_LT  ------------------------------------
// SVD Line: 14063

//  <item> SFDITEM_FIELD__ADC3_LTR_LT
//    <name> LT </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40013C28) Analog watchdog lower  threshold </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_LTR >> 0) & 0xFFF), ((ADC3_LTR = (ADC3_LTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_LTR  ------------------------------------
// SVD Line: 14053

//  <rtree> SFDITEM_REG__ADC3_LTR
//    <name> LTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C28) watchdog lower threshold  register </i>
//    <loc> ( (unsigned int)((ADC3_LTR >> 0) & 0xFFFFFFFF), ((ADC3_LTR = (ADC3_LTR & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_LTR_LT </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_SQR1  --------------------------------
// SVD Line: 14072

unsigned int ADC3_SQR1 __AT (0x40013C2C);



// ---------------------------------  Field Item: ADC3_SQR1_L  ------------------------------------
// SVD Line: 14081

//  <item> SFDITEM_FIELD__ADC3_SQR1_L
//    <name> L </name>
//    <rw> 
//    <i> [Bits 23..20] RW (@ 0x40013C2C) Regular channel sequence  length </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR1 >> 20) & 0xF), ((ADC3_SQR1 = (ADC3_SQR1 & ~(0xFUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SQR1_SQ16  -----------------------------------
// SVD Line: 14088

//  <item> SFDITEM_FIELD__ADC3_SQR1_SQ16
//    <name> SQ16 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40013C2C) 16th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR1 >> 15) & 0x1F), ((ADC3_SQR1 = (ADC3_SQR1 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SQR1_SQ15  -----------------------------------
// SVD Line: 14095

//  <item> SFDITEM_FIELD__ADC3_SQR1_SQ15
//    <name> SQ15 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40013C2C) 15th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR1 >> 10) & 0x1F), ((ADC3_SQR1 = (ADC3_SQR1 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SQR1_SQ14  -----------------------------------
// SVD Line: 14102

//  <item> SFDITEM_FIELD__ADC3_SQR1_SQ14
//    <name> SQ14 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40013C2C) 14th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR1 >> 5) & 0x1F), ((ADC3_SQR1 = (ADC3_SQR1 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SQR1_SQ13  -----------------------------------
// SVD Line: 14109

//  <item> SFDITEM_FIELD__ADC3_SQR1_SQ13
//    <name> SQ13 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40013C2C) 13th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR1 >> 0) & 0x1F), ((ADC3_SQR1 = (ADC3_SQR1 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_SQR1  -----------------------------------
// SVD Line: 14072

//  <rtree> SFDITEM_REG__ADC3_SQR1
//    <name> SQR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C2C) regular sequence register 1 </i>
//    <loc> ( (unsigned int)((ADC3_SQR1 >> 0) & 0xFFFFFFFF), ((ADC3_SQR1 = (ADC3_SQR1 & ~(0xFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_SQR1_L </item>
//    <item> SFDITEM_FIELD__ADC3_SQR1_SQ16 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR1_SQ15 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR1_SQ14 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR1_SQ13 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_SQR2  --------------------------------
// SVD Line: 14118

unsigned int ADC3_SQR2 __AT (0x40013C30);



// -------------------------------  Field Item: ADC3_SQR2_SQ12  -----------------------------------
// SVD Line: 14127

//  <item> SFDITEM_FIELD__ADC3_SQR2_SQ12
//    <name> SQ12 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40013C30) 12th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR2 >> 25) & 0x1F), ((ADC3_SQR2 = (ADC3_SQR2 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SQR2_SQ11  -----------------------------------
// SVD Line: 14134

//  <item> SFDITEM_FIELD__ADC3_SQR2_SQ11
//    <name> SQ11 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40013C30) 11th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR2 >> 20) & 0x1F), ((ADC3_SQR2 = (ADC3_SQR2 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_SQR2_SQ10  -----------------------------------
// SVD Line: 14141

//  <item> SFDITEM_FIELD__ADC3_SQR2_SQ10
//    <name> SQ10 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40013C30) 10th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR2 >> 15) & 0x1F), ((ADC3_SQR2 = (ADC3_SQR2 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC3_SQR2_SQ9  -----------------------------------
// SVD Line: 14148

//  <item> SFDITEM_FIELD__ADC3_SQR2_SQ9
//    <name> SQ9 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40013C30) 9th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR2 >> 10) & 0x1F), ((ADC3_SQR2 = (ADC3_SQR2 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC3_SQR2_SQ8  -----------------------------------
// SVD Line: 14155

//  <item> SFDITEM_FIELD__ADC3_SQR2_SQ8
//    <name> SQ8 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40013C30) 8th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR2 >> 5) & 0x1F), ((ADC3_SQR2 = (ADC3_SQR2 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC3_SQR2_SQ7  -----------------------------------
// SVD Line: 14162

//  <item> SFDITEM_FIELD__ADC3_SQR2_SQ7
//    <name> SQ7 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40013C30) 7th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR2 >> 0) & 0x1F), ((ADC3_SQR2 = (ADC3_SQR2 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_SQR2  -----------------------------------
// SVD Line: 14118

//  <rtree> SFDITEM_REG__ADC3_SQR2
//    <name> SQR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C30) regular sequence register 2 </i>
//    <loc> ( (unsigned int)((ADC3_SQR2 >> 0) & 0xFFFFFFFF), ((ADC3_SQR2 = (ADC3_SQR2 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_SQR2_SQ12 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR2_SQ11 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR2_SQ10 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR2_SQ9 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR2_SQ8 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR2_SQ7 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_SQR3  --------------------------------
// SVD Line: 14171

unsigned int ADC3_SQR3 __AT (0x40013C34);



// --------------------------------  Field Item: ADC3_SQR3_SQ6  -----------------------------------
// SVD Line: 14180

//  <item> SFDITEM_FIELD__ADC3_SQR3_SQ6
//    <name> SQ6 </name>
//    <rw> 
//    <i> [Bits 29..25] RW (@ 0x40013C34) 6th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR3 >> 25) & 0x1F), ((ADC3_SQR3 = (ADC3_SQR3 & ~(0x1FUL << 25 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 25 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC3_SQR3_SQ5  -----------------------------------
// SVD Line: 14187

//  <item> SFDITEM_FIELD__ADC3_SQR3_SQ5
//    <name> SQ5 </name>
//    <rw> 
//    <i> [Bits 24..20] RW (@ 0x40013C34) 5th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR3 >> 20) & 0x1F), ((ADC3_SQR3 = (ADC3_SQR3 & ~(0x1FUL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC3_SQR3_SQ4  -----------------------------------
// SVD Line: 14194

//  <item> SFDITEM_FIELD__ADC3_SQR3_SQ4
//    <name> SQ4 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40013C34) 4th conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR3 >> 15) & 0x1F), ((ADC3_SQR3 = (ADC3_SQR3 & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC3_SQR3_SQ3  -----------------------------------
// SVD Line: 14201

//  <item> SFDITEM_FIELD__ADC3_SQR3_SQ3
//    <name> SQ3 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40013C34) 3rd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR3 >> 10) & 0x1F), ((ADC3_SQR3 = (ADC3_SQR3 & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC3_SQR3_SQ2  -----------------------------------
// SVD Line: 14208

//  <item> SFDITEM_FIELD__ADC3_SQR3_SQ2
//    <name> SQ2 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40013C34) 2nd conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR3 >> 5) & 0x1F), ((ADC3_SQR3 = (ADC3_SQR3 & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: ADC3_SQR3_SQ1  -----------------------------------
// SVD Line: 14215

//  <item> SFDITEM_FIELD__ADC3_SQR3_SQ1
//    <name> SQ1 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40013C34) 1st conversion in regular  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_SQR3 >> 0) & 0x1F), ((ADC3_SQR3 = (ADC3_SQR3 & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_SQR3  -----------------------------------
// SVD Line: 14171

//  <rtree> SFDITEM_REG__ADC3_SQR3
//    <name> SQR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C34) regular sequence register 3 </i>
//    <loc> ( (unsigned int)((ADC3_SQR3 >> 0) & 0xFFFFFFFF), ((ADC3_SQR3 = (ADC3_SQR3 & ~(0x3FFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_SQR3_SQ6 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR3_SQ5 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR3_SQ4 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR3_SQ3 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR3_SQ2 </item>
//    <item> SFDITEM_FIELD__ADC3_SQR3_SQ1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_JSQR  --------------------------------
// SVD Line: 14224

unsigned int ADC3_JSQR __AT (0x40013C38);



// --------------------------------  Field Item: ADC3_JSQR_JL  ------------------------------------
// SVD Line: 14233

//  <item> SFDITEM_FIELD__ADC3_JSQR_JL
//    <name> JL </name>
//    <rw> 
//    <i> [Bits 21..20] RW (@ 0x40013C38) Injected sequence length </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_JSQR >> 20) & 0x3), ((ADC3_JSQR = (ADC3_JSQR & ~(0x3UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_JSQR_JSQ4  -----------------------------------
// SVD Line: 14239

//  <item> SFDITEM_FIELD__ADC3_JSQR_JSQ4
//    <name> JSQ4 </name>
//    <rw> 
//    <i> [Bits 19..15] RW (@ 0x40013C38) 4th conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_JSQR >> 15) & 0x1F), ((ADC3_JSQR = (ADC3_JSQR & ~(0x1FUL << 15 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 15 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_JSQR_JSQ3  -----------------------------------
// SVD Line: 14246

//  <item> SFDITEM_FIELD__ADC3_JSQR_JSQ3
//    <name> JSQ3 </name>
//    <rw> 
//    <i> [Bits 14..10] RW (@ 0x40013C38) 3rd conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_JSQR >> 10) & 0x1F), ((ADC3_JSQR = (ADC3_JSQR & ~(0x1FUL << 10 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 10 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_JSQR_JSQ2  -----------------------------------
// SVD Line: 14253

//  <item> SFDITEM_FIELD__ADC3_JSQR_JSQ2
//    <name> JSQ2 </name>
//    <rw> 
//    <i> [Bits 9..5] RW (@ 0x40013C38) 2nd conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_JSQR >> 5) & 0x1F), ((ADC3_JSQR = (ADC3_JSQR & ~(0x1FUL << 5 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 5 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: ADC3_JSQR_JSQ1  -----------------------------------
// SVD Line: 14260

//  <item> SFDITEM_FIELD__ADC3_JSQR_JSQ1
//    <name> JSQ1 </name>
//    <rw> 
//    <i> [Bits 4..0] RW (@ 0x40013C38) 1st conversion in injected  sequence </i>
//    <edit> 
//      <loc> ( (unsigned char)((ADC3_JSQR >> 0) & 0x1F), ((ADC3_JSQR = (ADC3_JSQR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_JSQR  -----------------------------------
// SVD Line: 14224

//  <rtree> SFDITEM_REG__ADC3_JSQR
//    <name> JSQR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40013C38) injected sequence register </i>
//    <loc> ( (unsigned int)((ADC3_JSQR >> 0) & 0xFFFFFFFF), ((ADC3_JSQR = (ADC3_JSQR & ~(0x3FFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__ADC3_JSQR_JL </item>
//    <item> SFDITEM_FIELD__ADC3_JSQR_JSQ4 </item>
//    <item> SFDITEM_FIELD__ADC3_JSQR_JSQ3 </item>
//    <item> SFDITEM_FIELD__ADC3_JSQR_JSQ2 </item>
//    <item> SFDITEM_FIELD__ADC3_JSQR_JSQ1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_JDR1  --------------------------------
// SVD Line: 14269

unsigned int ADC3_JDR1 __AT (0x40013C3C);



// -------------------------------  Field Item: ADC3_JDR1_JDATA  ----------------------------------
// SVD Line: 14278

//  <item> SFDITEM_FIELD__ADC3_JDR1_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013C3C) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_JDR1 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_JDR1  -----------------------------------
// SVD Line: 14269

//  <rtree> SFDITEM_REG__ADC3_JDR1
//    <name> JDR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013C3C) injected data register x </i>
//    <loc> ( (unsigned int)((ADC3_JDR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC3_JDR1_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_JDR2  --------------------------------
// SVD Line: 14286

unsigned int ADC3_JDR2 __AT (0x40013C40);



// -------------------------------  Field Item: ADC3_JDR2_JDATA  ----------------------------------
// SVD Line: 14295

//  <item> SFDITEM_FIELD__ADC3_JDR2_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013C40) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_JDR2 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_JDR2  -----------------------------------
// SVD Line: 14286

//  <rtree> SFDITEM_REG__ADC3_JDR2
//    <name> JDR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013C40) injected data register x </i>
//    <loc> ( (unsigned int)((ADC3_JDR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC3_JDR2_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_JDR3  --------------------------------
// SVD Line: 14303

unsigned int ADC3_JDR3 __AT (0x40013C44);



// -------------------------------  Field Item: ADC3_JDR3_JDATA  ----------------------------------
// SVD Line: 14312

//  <item> SFDITEM_FIELD__ADC3_JDR3_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013C44) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_JDR3 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_JDR3  -----------------------------------
// SVD Line: 14303

//  <rtree> SFDITEM_REG__ADC3_JDR3
//    <name> JDR3 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013C44) injected data register x </i>
//    <loc> ( (unsigned int)((ADC3_JDR3 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC3_JDR3_JDATA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: ADC3_JDR4  --------------------------------
// SVD Line: 14320

unsigned int ADC3_JDR4 __AT (0x40013C48);



// -------------------------------  Field Item: ADC3_JDR4_JDATA  ----------------------------------
// SVD Line: 14329

//  <item> SFDITEM_FIELD__ADC3_JDR4_JDATA
//    <name> JDATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013C48) Injected data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_JDR4 >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: ADC3_JDR4  -----------------------------------
// SVD Line: 14320

//  <rtree> SFDITEM_REG__ADC3_JDR4
//    <name> JDR4 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013C48) injected data register x </i>
//    <loc> ( (unsigned int)((ADC3_JDR4 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC3_JDR4_JDATA </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: ADC3_DR  ---------------------------------
// SVD Line: 14337

unsigned int ADC3_DR __AT (0x40013C4C);



// --------------------------------  Field Item: ADC3_DR_DATA  ------------------------------------
// SVD Line: 14346

//  <item> SFDITEM_FIELD__ADC3_DR_DATA
//    <name> DATA </name>
//    <r> 
//    <i> [Bits 15..0] RO (@ 0x40013C4C) Regular data </i>
//    <edit> 
//      <loc> ( (unsigned short)((ADC3_DR >> 0) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: ADC3_DR  ------------------------------------
// SVD Line: 14337

//  <rtree> SFDITEM_REG__ADC3_DR
//    <name> DR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40013C4C) regular data register </i>
//    <loc> ( (unsigned int)((ADC3_DR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__ADC3_DR_DATA </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: ADC3  -------------------------------------
// SVD Line: 14356

//  <view> ADC3
//    <name> ADC3 </name>
//    <item> SFDITEM_REG__ADC3_SR </item>
//    <item> SFDITEM_REG__ADC3_CR1 </item>
//    <item> SFDITEM_REG__ADC3_CR2 </item>
//    <item> SFDITEM_REG__ADC3_SMPR1 </item>
//    <item> SFDITEM_REG__ADC3_SMPR2 </item>
//    <item> SFDITEM_REG__ADC3_JOFR1 </item>
//    <item> SFDITEM_REG__ADC3_JOFR2 </item>
//    <item> SFDITEM_REG__ADC3_JOFR3 </item>
//    <item> SFDITEM_REG__ADC3_JOFR4 </item>
//    <item> SFDITEM_REG__ADC3_HTR </item>
//    <item> SFDITEM_REG__ADC3_LTR </item>
//    <item> SFDITEM_REG__ADC3_SQR1 </item>
//    <item> SFDITEM_REG__ADC3_SQR2 </item>
//    <item> SFDITEM_REG__ADC3_SQR3 </item>
//    <item> SFDITEM_REG__ADC3_JSQR </item>
//    <item> SFDITEM_REG__ADC3_JDR1 </item>
//    <item> SFDITEM_REG__ADC3_JDR2 </item>
//    <item> SFDITEM_REG__ADC3_JDR3 </item>
//    <item> SFDITEM_REG__ADC3_JDR4 </item>
//    <item> SFDITEM_REG__ADC3_DR </item>
//  </view>
//  


// ---------------------------  Register Item Address: CAN_CAN_MCR  -------------------------------
// SVD Line: 14396

unsigned int CAN_CAN_MCR __AT (0x40006400);



// -------------------------------  Field Item: CAN_CAN_MCR_DBF  ----------------------------------
// SVD Line: 14405

//  <item> SFDITEM_FIELD__CAN_CAN_MCR_DBF
//    <name> DBF </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006400) DBF </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MCR ) </loc>
//      <o.16..16> DBF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MCR_RESET  ---------------------------------
// SVD Line: 14411

//  <item> SFDITEM_FIELD__CAN_CAN_MCR_RESET
//    <name> RESET </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006400) RESET </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MCR ) </loc>
//      <o.15..15> RESET
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MCR_TTCM  ----------------------------------
// SVD Line: 14417

//  <item> SFDITEM_FIELD__CAN_CAN_MCR_TTCM
//    <name> TTCM </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006400) TTCM </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MCR ) </loc>
//      <o.7..7> TTCM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MCR_ABOM  ----------------------------------
// SVD Line: 14423

//  <item> SFDITEM_FIELD__CAN_CAN_MCR_ABOM
//    <name> ABOM </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006400) ABOM </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MCR ) </loc>
//      <o.6..6> ABOM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MCR_AWUM  ----------------------------------
// SVD Line: 14429

//  <item> SFDITEM_FIELD__CAN_CAN_MCR_AWUM
//    <name> AWUM </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006400) AWUM </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MCR ) </loc>
//      <o.5..5> AWUM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MCR_NART  ----------------------------------
// SVD Line: 14435

//  <item> SFDITEM_FIELD__CAN_CAN_MCR_NART
//    <name> NART </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006400) NART </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MCR ) </loc>
//      <o.4..4> NART
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MCR_RFLM  ----------------------------------
// SVD Line: 14441

//  <item> SFDITEM_FIELD__CAN_CAN_MCR_RFLM
//    <name> RFLM </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006400) RFLM </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MCR ) </loc>
//      <o.3..3> RFLM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MCR_TXFP  ----------------------------------
// SVD Line: 14447

//  <item> SFDITEM_FIELD__CAN_CAN_MCR_TXFP
//    <name> TXFP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006400) TXFP </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MCR ) </loc>
//      <o.2..2> TXFP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MCR_SLEEP  ---------------------------------
// SVD Line: 14453

//  <item> SFDITEM_FIELD__CAN_CAN_MCR_SLEEP
//    <name> SLEEP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006400) SLEEP </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MCR ) </loc>
//      <o.1..1> SLEEP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MCR_INRQ  ----------------------------------
// SVD Line: 14459

//  <item> SFDITEM_FIELD__CAN_CAN_MCR_INRQ
//    <name> INRQ </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006400) INRQ </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MCR ) </loc>
//      <o.0..0> INRQ
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: CAN_CAN_MCR  ----------------------------------
// SVD Line: 14396

//  <rtree> SFDITEM_REG__CAN_CAN_MCR
//    <name> CAN_MCR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006400) CAN_MCR </i>
//    <loc> ( (unsigned int)((CAN_CAN_MCR >> 0) & 0xFFFFFFFF), ((CAN_CAN_MCR = (CAN_CAN_MCR & ~(0x180FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x180FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_MCR_DBF </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MCR_RESET </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MCR_TTCM </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MCR_ABOM </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MCR_AWUM </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MCR_NART </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MCR_RFLM </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MCR_TXFP </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MCR_SLEEP </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MCR_INRQ </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_MSR  -------------------------------
// SVD Line: 14467

unsigned int CAN_CAN_MSR __AT (0x40006404);



// -------------------------------  Field Item: CAN_CAN_MSR_RX  -----------------------------------
// SVD Line: 14475

//  <item> SFDITEM_FIELD__CAN_CAN_MSR_RX
//    <name> RX </name>
//    <r> 
//    <i> [Bit 11] RO (@ 0x40006404) RX </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MSR ) </loc>
//      <o.11..11> RX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MSR_SAMP  ----------------------------------
// SVD Line: 14482

//  <item> SFDITEM_FIELD__CAN_CAN_MSR_SAMP
//    <name> SAMP </name>
//    <r> 
//    <i> [Bit 10] RO (@ 0x40006404) SAMP </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MSR ) </loc>
//      <o.10..10> SAMP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_CAN_MSR_RXM  ----------------------------------
// SVD Line: 14489

//  <item> SFDITEM_FIELD__CAN_CAN_MSR_RXM
//    <name> RXM </name>
//    <r> 
//    <i> [Bit 9] RO (@ 0x40006404) RXM </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MSR ) </loc>
//      <o.9..9> RXM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_CAN_MSR_TXM  ----------------------------------
// SVD Line: 14496

//  <item> SFDITEM_FIELD__CAN_CAN_MSR_TXM
//    <name> TXM </name>
//    <r> 
//    <i> [Bit 8] RO (@ 0x40006404) TXM </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MSR ) </loc>
//      <o.8..8> TXM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MSR_SLAKI  ---------------------------------
// SVD Line: 14503

//  <item> SFDITEM_FIELD__CAN_CAN_MSR_SLAKI
//    <name> SLAKI </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006404) SLAKI </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MSR ) </loc>
//      <o.4..4> SLAKI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MSR_WKUI  ----------------------------------
// SVD Line: 14510

//  <item> SFDITEM_FIELD__CAN_CAN_MSR_WKUI
//    <name> WKUI </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006404) WKUI </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MSR ) </loc>
//      <o.3..3> WKUI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MSR_ERRI  ----------------------------------
// SVD Line: 14517

//  <item> SFDITEM_FIELD__CAN_CAN_MSR_ERRI
//    <name> ERRI </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006404) ERRI </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MSR ) </loc>
//      <o.2..2> ERRI
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MSR_SLAK  ----------------------------------
// SVD Line: 14524

//  <item> SFDITEM_FIELD__CAN_CAN_MSR_SLAK
//    <name> SLAK </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40006404) SLAK </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MSR ) </loc>
//      <o.1..1> SLAK
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_MSR_INAK  ----------------------------------
// SVD Line: 14531

//  <item> SFDITEM_FIELD__CAN_CAN_MSR_INAK
//    <name> INAK </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40006404) INAK </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_MSR ) </loc>
//      <o.0..0> INAK
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: CAN_CAN_MSR  ----------------------------------
// SVD Line: 14467

//  <rtree> SFDITEM_REG__CAN_CAN_MSR
//    <name> CAN_MSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006404) CAN_MSR </i>
//    <loc> ( (unsigned int)((CAN_CAN_MSR >> 0) & 0xFFFFFFFF), ((CAN_CAN_MSR = (CAN_CAN_MSR & ~(0x1CUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1C) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_MSR_RX </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MSR_SAMP </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MSR_RXM </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MSR_TXM </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MSR_SLAKI </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MSR_WKUI </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MSR_ERRI </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MSR_SLAK </item>
//    <item> SFDITEM_FIELD__CAN_CAN_MSR_INAK </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_TSR  -------------------------------
// SVD Line: 14540

unsigned int CAN_CAN_TSR __AT (0x40006408);



// ------------------------------  Field Item: CAN_CAN_TSR_LOW2  ----------------------------------
// SVD Line: 14548

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_LOW2
//    <name> LOW2 </name>
//    <r> 
//    <i> [Bit 31] RO (@ 0x40006408) Lowest priority flag for mailbox  2 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.31..31> LOW2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_LOW1  ----------------------------------
// SVD Line: 14556

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_LOW1
//    <name> LOW1 </name>
//    <r> 
//    <i> [Bit 30] RO (@ 0x40006408) Lowest priority flag for mailbox  1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.30..30> LOW1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_LOW0  ----------------------------------
// SVD Line: 14564

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_LOW0
//    <name> LOW0 </name>
//    <r> 
//    <i> [Bit 29] RO (@ 0x40006408) Lowest priority flag for mailbox  0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.29..29> LOW0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_TME2  ----------------------------------
// SVD Line: 14572

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_TME2
//    <name> TME2 </name>
//    <r> 
//    <i> [Bit 28] RO (@ 0x40006408) Lowest priority flag for mailbox  2 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.28..28> TME2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_TME1  ----------------------------------
// SVD Line: 14580

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_TME1
//    <name> TME1 </name>
//    <r> 
//    <i> [Bit 27] RO (@ 0x40006408) Lowest priority flag for mailbox  1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.27..27> TME1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_TME0  ----------------------------------
// SVD Line: 14588

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_TME0
//    <name> TME0 </name>
//    <r> 
//    <i> [Bit 26] RO (@ 0x40006408) Lowest priority flag for mailbox  0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.26..26> TME0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_CODE  ----------------------------------
// SVD Line: 14596

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_CODE
//    <name> CODE </name>
//    <r> 
//    <i> [Bits 25..24] RO (@ 0x40006408) CODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TSR >> 24) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_ABRQ2  ---------------------------------
// SVD Line: 14603

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_ABRQ2
//    <name> ABRQ2 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006408) ABRQ2 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.23..23> ABRQ2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_TERR2  ---------------------------------
// SVD Line: 14610

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_TERR2
//    <name> TERR2 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006408) TERR2 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.19..19> TERR2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_ALST2  ---------------------------------
// SVD Line: 14617

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_ALST2
//    <name> ALST2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006408) ALST2 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.18..18> ALST2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_TXOK2  ---------------------------------
// SVD Line: 14624

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_TXOK2
//    <name> TXOK2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006408) TXOK2 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.17..17> TXOK2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_RQCP2  ---------------------------------
// SVD Line: 14631

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_RQCP2
//    <name> RQCP2 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006408) RQCP2 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.16..16> RQCP2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_ABRQ1  ---------------------------------
// SVD Line: 14638

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_ABRQ1
//    <name> ABRQ1 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006408) ABRQ1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.15..15> ABRQ1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_TERR1  ---------------------------------
// SVD Line: 14645

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_TERR1
//    <name> TERR1 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006408) TERR1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.11..11> TERR1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_ALST1  ---------------------------------
// SVD Line: 14652

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_ALST1
//    <name> ALST1 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006408) ALST1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.10..10> ALST1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_TXOK1  ---------------------------------
// SVD Line: 14659

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_TXOK1
//    <name> TXOK1 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006408) TXOK1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.9..9> TXOK1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_RQCP1  ---------------------------------
// SVD Line: 14666

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_RQCP1
//    <name> RQCP1 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006408) RQCP1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.8..8> RQCP1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_ABRQ0  ---------------------------------
// SVD Line: 14673

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_ABRQ0
//    <name> ABRQ0 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006408) ABRQ0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.7..7> ABRQ0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_TERR0  ---------------------------------
// SVD Line: 14680

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_TERR0
//    <name> TERR0 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006408) TERR0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.3..3> TERR0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_ALST0  ---------------------------------
// SVD Line: 14687

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_ALST0
//    <name> ALST0 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006408) ALST0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.2..2> ALST0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_TXOK0  ---------------------------------
// SVD Line: 14694

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_TXOK0
//    <name> TXOK0 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006408) TXOK0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.1..1> TXOK0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TSR_RQCP0  ---------------------------------
// SVD Line: 14701

//  <item> SFDITEM_FIELD__CAN_CAN_TSR_RQCP0
//    <name> RQCP0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006408) RQCP0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TSR ) </loc>
//      <o.0..0> RQCP0
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: CAN_CAN_TSR  ----------------------------------
// SVD Line: 14540

//  <rtree> SFDITEM_REG__CAN_CAN_TSR
//    <name> CAN_TSR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006408) CAN_TSR </i>
//    <loc> ( (unsigned int)((CAN_CAN_TSR >> 0) & 0xFFFFFFFF), ((CAN_CAN_TSR = (CAN_CAN_TSR & ~(0x8F8F8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8F8F8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_LOW2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_LOW1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_LOW0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_TME2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_TME1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_TME0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_CODE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_ABRQ2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_TERR2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_ALST2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_TXOK2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_RQCP2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_ABRQ1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_TERR1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_ALST1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_TXOK1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_RQCP1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_ABRQ0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_TERR0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_ALST0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_TXOK0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TSR_RQCP0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_RF0R  ------------------------------
// SVD Line: 14710

unsigned int CAN_CAN_RF0R __AT (0x4000640C);



// -----------------------------  Field Item: CAN_CAN_RF0R_RFOM0  ---------------------------------
// SVD Line: 14718

//  <item> SFDITEM_FIELD__CAN_CAN_RF0R_RFOM0
//    <name> RFOM0 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000640C) RFOM0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_RF0R ) </loc>
//      <o.5..5> RFOM0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RF0R_FOVR0  ---------------------------------
// SVD Line: 14725

//  <item> SFDITEM_FIELD__CAN_CAN_RF0R_FOVR0
//    <name> FOVR0 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000640C) FOVR0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_RF0R ) </loc>
//      <o.4..4> FOVR0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RF0R_FULL0  ---------------------------------
// SVD Line: 14732

//  <item> SFDITEM_FIELD__CAN_CAN_RF0R_FULL0
//    <name> FULL0 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000640C) FULL0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_RF0R ) </loc>
//      <o.3..3> FULL0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RF0R_FMP0  ---------------------------------
// SVD Line: 14739

//  <item> SFDITEM_FIELD__CAN_CAN_RF0R_FMP0
//    <name> FMP0 </name>
//    <r> 
//    <i> [Bits 1..0] RO (@ 0x4000640C) FMP0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RF0R >> 0) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_RF0R  ----------------------------------
// SVD Line: 14710

//  <rtree> SFDITEM_REG__CAN_CAN_RF0R
//    <name> CAN_RF0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000640C) CAN_RF0R </i>
//    <loc> ( (unsigned int)((CAN_CAN_RF0R >> 0) & 0xFFFFFFFF), ((CAN_CAN_RF0R = (CAN_CAN_RF0R & ~(0x38UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_RF0R_RFOM0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RF0R_FOVR0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RF0R_FULL0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RF0R_FMP0 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_RF1R  ------------------------------
// SVD Line: 14748

unsigned int CAN_CAN_RF1R __AT (0x40006410);



// -----------------------------  Field Item: CAN_CAN_RF1R_RFOM1  ---------------------------------
// SVD Line: 14756

//  <item> SFDITEM_FIELD__CAN_CAN_RF1R_RFOM1
//    <name> RFOM1 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006410) RFOM1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_RF1R ) </loc>
//      <o.5..5> RFOM1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RF1R_FOVR1  ---------------------------------
// SVD Line: 14763

//  <item> SFDITEM_FIELD__CAN_CAN_RF1R_FOVR1
//    <name> FOVR1 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006410) FOVR1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_RF1R ) </loc>
//      <o.4..4> FOVR1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RF1R_FULL1  ---------------------------------
// SVD Line: 14770

//  <item> SFDITEM_FIELD__CAN_CAN_RF1R_FULL1
//    <name> FULL1 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006410) FULL1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_RF1R ) </loc>
//      <o.3..3> FULL1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RF1R_FMP1  ---------------------------------
// SVD Line: 14777

//  <item> SFDITEM_FIELD__CAN_CAN_RF1R_FMP1
//    <name> FMP1 </name>
//    <r> 
//    <i> [Bits 1..0] RO (@ 0x40006410) FMP1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RF1R >> 0) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_RF1R  ----------------------------------
// SVD Line: 14748

//  <rtree> SFDITEM_REG__CAN_CAN_RF1R
//    <name> CAN_RF1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006410) CAN_RF1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_RF1R >> 0) & 0xFFFFFFFF), ((CAN_CAN_RF1R = (CAN_CAN_RF1R & ~(0x38UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_RF1R_RFOM1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RF1R_FOVR1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RF1R_FULL1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RF1R_FMP1 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_IER  -------------------------------
// SVD Line: 14786

unsigned int CAN_CAN_IER __AT (0x40006414);



// ------------------------------  Field Item: CAN_CAN_IER_SLKIE  ---------------------------------
// SVD Line: 14795

//  <item> SFDITEM_FIELD__CAN_CAN_IER_SLKIE
//    <name> SLKIE </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006414) SLKIE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.17..17> SLKIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_IER_WKUIE  ---------------------------------
// SVD Line: 14801

//  <item> SFDITEM_FIELD__CAN_CAN_IER_WKUIE
//    <name> WKUIE </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006414) WKUIE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.16..16> WKUIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_IER_ERRIE  ---------------------------------
// SVD Line: 14807

//  <item> SFDITEM_FIELD__CAN_CAN_IER_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006414) ERRIE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.15..15> ERRIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_IER_LECIE  ---------------------------------
// SVD Line: 14813

//  <item> SFDITEM_FIELD__CAN_CAN_IER_LECIE
//    <name> LECIE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006414) LECIE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.11..11> LECIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_IER_BOFIE  ---------------------------------
// SVD Line: 14819

//  <item> SFDITEM_FIELD__CAN_CAN_IER_BOFIE
//    <name> BOFIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006414) BOFIE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.10..10> BOFIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_IER_EPVIE  ---------------------------------
// SVD Line: 14825

//  <item> SFDITEM_FIELD__CAN_CAN_IER_EPVIE
//    <name> EPVIE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006414) EPVIE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.9..9> EPVIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_IER_EWGIE  ---------------------------------
// SVD Line: 14831

//  <item> SFDITEM_FIELD__CAN_CAN_IER_EWGIE
//    <name> EWGIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006414) EWGIE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.8..8> EWGIE
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_IER_FOVIE1  ---------------------------------
// SVD Line: 14837

//  <item> SFDITEM_FIELD__CAN_CAN_IER_FOVIE1
//    <name> FOVIE1 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006414) FOVIE1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.6..6> FOVIE1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_IER_FFIE1  ---------------------------------
// SVD Line: 14843

//  <item> SFDITEM_FIELD__CAN_CAN_IER_FFIE1
//    <name> FFIE1 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006414) FFIE1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.5..5> FFIE1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_IER_FMPIE1  ---------------------------------
// SVD Line: 14849

//  <item> SFDITEM_FIELD__CAN_CAN_IER_FMPIE1
//    <name> FMPIE1 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006414) FMPIE1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.4..4> FMPIE1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_IER_FOVIE0  ---------------------------------
// SVD Line: 14855

//  <item> SFDITEM_FIELD__CAN_CAN_IER_FOVIE0
//    <name> FOVIE0 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006414) FOVIE0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.3..3> FOVIE0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_IER_FFIE0  ---------------------------------
// SVD Line: 14861

//  <item> SFDITEM_FIELD__CAN_CAN_IER_FFIE0
//    <name> FFIE0 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006414) FFIE0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.2..2> FFIE0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_IER_FMPIE0  ---------------------------------
// SVD Line: 14867

//  <item> SFDITEM_FIELD__CAN_CAN_IER_FMPIE0
//    <name> FMPIE0 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006414) FMPIE0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.1..1> FMPIE0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_IER_TMEIE  ---------------------------------
// SVD Line: 14873

//  <item> SFDITEM_FIELD__CAN_CAN_IER_TMEIE
//    <name> TMEIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006414) TMEIE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_IER ) </loc>
//      <o.0..0> TMEIE
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: CAN_CAN_IER  ----------------------------------
// SVD Line: 14786

//  <rtree> SFDITEM_REG__CAN_CAN_IER
//    <name> CAN_IER </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006414) CAN_IER </i>
//    <loc> ( (unsigned int)((CAN_CAN_IER >> 0) & 0xFFFFFFFF), ((CAN_CAN_IER = (CAN_CAN_IER & ~(0x38F7FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x38F7F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_SLKIE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_WKUIE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_ERRIE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_LECIE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_BOFIE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_EPVIE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_EWGIE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_FOVIE1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_FFIE1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_FMPIE1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_FOVIE0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_FFIE0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_FMPIE0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_IER_TMEIE </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_ESR  -------------------------------
// SVD Line: 14881

unsigned int CAN_CAN_ESR __AT (0x40006418);



// -------------------------------  Field Item: CAN_CAN_ESR_REC  ----------------------------------
// SVD Line: 14889

//  <item> SFDITEM_FIELD__CAN_CAN_ESR_REC
//    <name> REC </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x40006418) REC </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_ESR >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: CAN_CAN_ESR_TEC  ----------------------------------
// SVD Line: 14896

//  <item> SFDITEM_FIELD__CAN_CAN_ESR_TEC
//    <name> TEC </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x40006418) TEC </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_ESR >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: CAN_CAN_ESR_LEC  ----------------------------------
// SVD Line: 14903

//  <item> SFDITEM_FIELD__CAN_CAN_ESR_LEC
//    <name> LEC </name>
//    <rw> 
//    <i> [Bits 6..4] RW (@ 0x40006418) LEC </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_ESR >> 4) & 0x7), ((CAN_CAN_ESR = (CAN_CAN_ESR & ~(0x7UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_ESR_BOFF  ----------------------------------
// SVD Line: 14910

//  <item> SFDITEM_FIELD__CAN_CAN_ESR_BOFF
//    <name> BOFF </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40006418) BOFF </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_ESR ) </loc>
//      <o.2..2> BOFF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_ESR_EPVF  ----------------------------------
// SVD Line: 14917

//  <item> SFDITEM_FIELD__CAN_CAN_ESR_EPVF
//    <name> EPVF </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40006418) EPVF </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_ESR ) </loc>
//      <o.1..1> EPVF
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_ESR_EWGF  ----------------------------------
// SVD Line: 14924

//  <item> SFDITEM_FIELD__CAN_CAN_ESR_EWGF
//    <name> EWGF </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40006418) EWGF </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_ESR ) </loc>
//      <o.0..0> EWGF
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: CAN_CAN_ESR  ----------------------------------
// SVD Line: 14881

//  <rtree> SFDITEM_REG__CAN_CAN_ESR
//    <name> CAN_ESR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006418) CAN_ESR </i>
//    <loc> ( (unsigned int)((CAN_CAN_ESR >> 0) & 0xFFFFFFFF), ((CAN_CAN_ESR = (CAN_CAN_ESR & ~(0x70UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x70) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_ESR_REC </item>
//    <item> SFDITEM_FIELD__CAN_CAN_ESR_TEC </item>
//    <item> SFDITEM_FIELD__CAN_CAN_ESR_LEC </item>
//    <item> SFDITEM_FIELD__CAN_CAN_ESR_BOFF </item>
//    <item> SFDITEM_FIELD__CAN_CAN_ESR_EPVF </item>
//    <item> SFDITEM_FIELD__CAN_CAN_ESR_EWGF </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_BTR  -------------------------------
// SVD Line: 14933

unsigned int CAN_CAN_BTR __AT (0x4000641C);



// ------------------------------  Field Item: CAN_CAN_BTR_SILM  ----------------------------------
// SVD Line: 14942

//  <item> SFDITEM_FIELD__CAN_CAN_BTR_SILM
//    <name> SILM </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000641C) SILM </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_BTR ) </loc>
//      <o.31..31> SILM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_BTR_LBKM  ----------------------------------
// SVD Line: 14948

//  <item> SFDITEM_FIELD__CAN_CAN_BTR_LBKM
//    <name> LBKM </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000641C) LBKM </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_BTR ) </loc>
//      <o.30..30> LBKM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_CAN_BTR_SJW  ----------------------------------
// SVD Line: 14954

//  <item> SFDITEM_FIELD__CAN_CAN_BTR_SJW
//    <name> SJW </name>
//    <rw> 
//    <i> [Bits 25..24] RW (@ 0x4000641C) SJW </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_BTR >> 24) & 0x3), ((CAN_CAN_BTR = (CAN_CAN_BTR & ~(0x3UL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: CAN_CAN_BTR_TS2  ----------------------------------
// SVD Line: 14960

//  <item> SFDITEM_FIELD__CAN_CAN_BTR_TS2
//    <name> TS2 </name>
//    <rw> 
//    <i> [Bits 22..20] RW (@ 0x4000641C) TS2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_BTR >> 20) & 0x7), ((CAN_CAN_BTR = (CAN_CAN_BTR & ~(0x7UL << 20 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: CAN_CAN_BTR_TS1  ----------------------------------
// SVD Line: 14966

//  <item> SFDITEM_FIELD__CAN_CAN_BTR_TS1
//    <name> TS1 </name>
//    <rw> 
//    <i> [Bits 19..16] RW (@ 0x4000641C) TS1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_BTR >> 16) & 0xF), ((CAN_CAN_BTR = (CAN_CAN_BTR & ~(0xFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: CAN_CAN_BTR_BRP  ----------------------------------
// SVD Line: 14972

//  <item> SFDITEM_FIELD__CAN_CAN_BTR_BRP
//    <name> BRP </name>
//    <rw> 
//    <i> [Bits 9..0] RW (@ 0x4000641C) BRP </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_BTR >> 0) & 0x3FF), ((CAN_CAN_BTR = (CAN_CAN_BTR & ~(0x3FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x3FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: CAN_CAN_BTR  ----------------------------------
// SVD Line: 14933

//  <rtree> SFDITEM_REG__CAN_CAN_BTR
//    <name> CAN_BTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000641C) CAN_BTR </i>
//    <loc> ( (unsigned int)((CAN_CAN_BTR >> 0) & 0xFFFFFFFF), ((CAN_CAN_BTR = (CAN_CAN_BTR & ~(0xC37F03FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xC37F03FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_BTR_SILM </item>
//    <item> SFDITEM_FIELD__CAN_CAN_BTR_LBKM </item>
//    <item> SFDITEM_FIELD__CAN_CAN_BTR_SJW </item>
//    <item> SFDITEM_FIELD__CAN_CAN_BTR_TS2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_BTR_TS1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_BTR_BRP </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_TI0R  ------------------------------
// SVD Line: 14980

unsigned int CAN_CAN_TI0R __AT (0x40006580);



// ------------------------------  Field Item: CAN_CAN_TI0R_STID  ---------------------------------
// SVD Line: 14989

//  <item> SFDITEM_FIELD__CAN_CAN_TI0R_STID
//    <name> STID </name>
//    <rw> 
//    <i> [Bits 31..21] RW (@ 0x40006580) STID </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_TI0R >> 21) & 0x7FF), ((CAN_CAN_TI0R = (CAN_CAN_TI0R & ~(0x7FFUL << 21 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FF) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI0R_EXID  ---------------------------------
// SVD Line: 14995

//  <item> SFDITEM_FIELD__CAN_CAN_TI0R_EXID
//    <name> EXID </name>
//    <rw> 
//    <i> [Bits 20..3] RW (@ 0x40006580) EXID </i>
//    <edit> 
//      <loc> ( (unsigned int)((CAN_CAN_TI0R >> 3) & 0x3FFFF), ((CAN_CAN_TI0R = (CAN_CAN_TI0R & ~(0x3FFFFUL << 3 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI0R_IDE  ----------------------------------
// SVD Line: 15001

//  <item> SFDITEM_FIELD__CAN_CAN_TI0R_IDE
//    <name> IDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006580) IDE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TI0R ) </loc>
//      <o.2..2> IDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI0R_RTR  ----------------------------------
// SVD Line: 15007

//  <item> SFDITEM_FIELD__CAN_CAN_TI0R_RTR
//    <name> RTR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006580) RTR </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TI0R ) </loc>
//      <o.1..1> RTR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI0R_TXRQ  ---------------------------------
// SVD Line: 15013

//  <item> SFDITEM_FIELD__CAN_CAN_TI0R_TXRQ
//    <name> TXRQ </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006580) TXRQ </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TI0R ) </loc>
//      <o.0..0> TXRQ
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TI0R  ----------------------------------
// SVD Line: 14980

//  <rtree> SFDITEM_REG__CAN_CAN_TI0R
//    <name> CAN_TI0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006580) CAN_TI0R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TI0R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TI0R = (CAN_CAN_TI0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TI0R_STID </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI0R_EXID </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI0R_IDE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI0R_RTR </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI0R_TXRQ </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_TDT0R  ------------------------------
// SVD Line: 15021

unsigned int CAN_CAN_TDT0R __AT (0x40006584);



// -----------------------------  Field Item: CAN_CAN_TDT0R_TIME  ---------------------------------
// SVD Line: 15030

//  <item> SFDITEM_FIELD__CAN_CAN_TDT0R_TIME
//    <name> TIME </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40006584) TIME </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_TDT0R >> 16) & 0xFFFF), ((CAN_CAN_TDT0R = (CAN_CAN_TDT0R & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TDT0R_TGT  ---------------------------------
// SVD Line: 15036

//  <item> SFDITEM_FIELD__CAN_CAN_TDT0R_TGT
//    <name> TGT </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006584) TGT </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TDT0R ) </loc>
//      <o.8..8> TGT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TDT0R_DLC  ---------------------------------
// SVD Line: 15042

//  <item> SFDITEM_FIELD__CAN_CAN_TDT0R_DLC
//    <name> DLC </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006584) DLC </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDT0R >> 0) & 0xF), ((CAN_CAN_TDT0R = (CAN_CAN_TDT0R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TDT0R  ---------------------------------
// SVD Line: 15021

//  <rtree> SFDITEM_REG__CAN_CAN_TDT0R
//    <name> CAN_TDT0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006584) CAN_TDT0R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TDT0R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TDT0R = (CAN_CAN_TDT0R & ~(0xFFFF010FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF010F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TDT0R_TIME </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDT0R_TGT </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDT0R_DLC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_TDL0R  ------------------------------
// SVD Line: 15050

unsigned int CAN_CAN_TDL0R __AT (0x40006588);



// -----------------------------  Field Item: CAN_CAN_TDL0R_DATA3  --------------------------------
// SVD Line: 15059

//  <item> SFDITEM_FIELD__CAN_CAN_TDL0R_DATA3
//    <name> DATA3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40006588) DATA3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL0R >> 24) & 0xFF), ((CAN_CAN_TDL0R = (CAN_CAN_TDL0R & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDL0R_DATA2  --------------------------------
// SVD Line: 15065

//  <item> SFDITEM_FIELD__CAN_CAN_TDL0R_DATA2
//    <name> DATA2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40006588) DATA2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL0R >> 16) & 0xFF), ((CAN_CAN_TDL0R = (CAN_CAN_TDL0R & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDL0R_DATA1  --------------------------------
// SVD Line: 15071

//  <item> SFDITEM_FIELD__CAN_CAN_TDL0R_DATA1
//    <name> DATA1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40006588) DATA1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL0R >> 8) & 0xFF), ((CAN_CAN_TDL0R = (CAN_CAN_TDL0R & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDL0R_DATA0  --------------------------------
// SVD Line: 15077

//  <item> SFDITEM_FIELD__CAN_CAN_TDL0R_DATA0
//    <name> DATA0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40006588) DATA0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL0R >> 0) & 0xFF), ((CAN_CAN_TDL0R = (CAN_CAN_TDL0R & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TDL0R  ---------------------------------
// SVD Line: 15050

//  <rtree> SFDITEM_REG__CAN_CAN_TDL0R
//    <name> CAN_TDL0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006588) CAN_TDL0R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TDL0R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TDL0R = (CAN_CAN_TDL0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL0R_DATA3 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL0R_DATA2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL0R_DATA1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL0R_DATA0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_TDH0R  ------------------------------
// SVD Line: 15085

unsigned int CAN_CAN_TDH0R __AT (0x4000658C);



// -----------------------------  Field Item: CAN_CAN_TDH0R_DATA7  --------------------------------
// SVD Line: 15094

//  <item> SFDITEM_FIELD__CAN_CAN_TDH0R_DATA7
//    <name> DATA7 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x4000658C) DATA7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH0R >> 24) & 0xFF), ((CAN_CAN_TDH0R = (CAN_CAN_TDH0R & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDH0R_DATA6  --------------------------------
// SVD Line: 15100

//  <item> SFDITEM_FIELD__CAN_CAN_TDH0R_DATA6
//    <name> DATA6 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x4000658C) DATA6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH0R >> 16) & 0xFF), ((CAN_CAN_TDH0R = (CAN_CAN_TDH0R & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDH0R_DATA5  --------------------------------
// SVD Line: 15106

//  <item> SFDITEM_FIELD__CAN_CAN_TDH0R_DATA5
//    <name> DATA5 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x4000658C) DATA5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH0R >> 8) & 0xFF), ((CAN_CAN_TDH0R = (CAN_CAN_TDH0R & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDH0R_DATA4  --------------------------------
// SVD Line: 15112

//  <item> SFDITEM_FIELD__CAN_CAN_TDH0R_DATA4
//    <name> DATA4 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4000658C) DATA4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH0R >> 0) & 0xFF), ((CAN_CAN_TDH0R = (CAN_CAN_TDH0R & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TDH0R  ---------------------------------
// SVD Line: 15085

//  <rtree> SFDITEM_REG__CAN_CAN_TDH0R
//    <name> CAN_TDH0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000658C) CAN_TDH0R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TDH0R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TDH0R = (CAN_CAN_TDH0R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH0R_DATA7 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH0R_DATA6 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH0R_DATA5 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH0R_DATA4 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_TI1R  ------------------------------
// SVD Line: 15120

unsigned int CAN_CAN_TI1R __AT (0x40006590);



// ------------------------------  Field Item: CAN_CAN_TI1R_STID  ---------------------------------
// SVD Line: 15129

//  <item> SFDITEM_FIELD__CAN_CAN_TI1R_STID
//    <name> STID </name>
//    <rw> 
//    <i> [Bits 31..21] RW (@ 0x40006590) STID </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_TI1R >> 21) & 0x7FF), ((CAN_CAN_TI1R = (CAN_CAN_TI1R & ~(0x7FFUL << 21 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FF) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI1R_EXID  ---------------------------------
// SVD Line: 15135

//  <item> SFDITEM_FIELD__CAN_CAN_TI1R_EXID
//    <name> EXID </name>
//    <rw> 
//    <i> [Bits 20..3] RW (@ 0x40006590) EXID </i>
//    <edit> 
//      <loc> ( (unsigned int)((CAN_CAN_TI1R >> 3) & 0x3FFFF), ((CAN_CAN_TI1R = (CAN_CAN_TI1R & ~(0x3FFFFUL << 3 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI1R_IDE  ----------------------------------
// SVD Line: 15141

//  <item> SFDITEM_FIELD__CAN_CAN_TI1R_IDE
//    <name> IDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006590) IDE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TI1R ) </loc>
//      <o.2..2> IDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI1R_RTR  ----------------------------------
// SVD Line: 15147

//  <item> SFDITEM_FIELD__CAN_CAN_TI1R_RTR
//    <name> RTR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006590) RTR </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TI1R ) </loc>
//      <o.1..1> RTR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI1R_TXRQ  ---------------------------------
// SVD Line: 15153

//  <item> SFDITEM_FIELD__CAN_CAN_TI1R_TXRQ
//    <name> TXRQ </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006590) TXRQ </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TI1R ) </loc>
//      <o.0..0> TXRQ
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TI1R  ----------------------------------
// SVD Line: 15120

//  <rtree> SFDITEM_REG__CAN_CAN_TI1R
//    <name> CAN_TI1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006590) CAN_TI1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TI1R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TI1R = (CAN_CAN_TI1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TI1R_STID </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI1R_EXID </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI1R_IDE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI1R_RTR </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI1R_TXRQ </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_TDT1R  ------------------------------
// SVD Line: 15161

unsigned int CAN_CAN_TDT1R __AT (0x40006594);



// -----------------------------  Field Item: CAN_CAN_TDT1R_TIME  ---------------------------------
// SVD Line: 15170

//  <item> SFDITEM_FIELD__CAN_CAN_TDT1R_TIME
//    <name> TIME </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x40006594) TIME </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_TDT1R >> 16) & 0xFFFF), ((CAN_CAN_TDT1R = (CAN_CAN_TDT1R & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TDT1R_TGT  ---------------------------------
// SVD Line: 15176

//  <item> SFDITEM_FIELD__CAN_CAN_TDT1R_TGT
//    <name> TGT </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006594) TGT </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TDT1R ) </loc>
//      <o.8..8> TGT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TDT1R_DLC  ---------------------------------
// SVD Line: 15182

//  <item> SFDITEM_FIELD__CAN_CAN_TDT1R_DLC
//    <name> DLC </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40006594) DLC </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDT1R >> 0) & 0xF), ((CAN_CAN_TDT1R = (CAN_CAN_TDT1R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TDT1R  ---------------------------------
// SVD Line: 15161

//  <rtree> SFDITEM_REG__CAN_CAN_TDT1R
//    <name> CAN_TDT1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006594) CAN_TDT1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TDT1R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TDT1R = (CAN_CAN_TDT1R & ~(0xFFFF010FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF010F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TDT1R_TIME </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDT1R_TGT </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDT1R_DLC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_TDL1R  ------------------------------
// SVD Line: 15190

unsigned int CAN_CAN_TDL1R __AT (0x40006598);



// -----------------------------  Field Item: CAN_CAN_TDL1R_DATA3  --------------------------------
// SVD Line: 15199

//  <item> SFDITEM_FIELD__CAN_CAN_TDL1R_DATA3
//    <name> DATA3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x40006598) DATA3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL1R >> 24) & 0xFF), ((CAN_CAN_TDL1R = (CAN_CAN_TDL1R & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDL1R_DATA2  --------------------------------
// SVD Line: 15205

//  <item> SFDITEM_FIELD__CAN_CAN_TDL1R_DATA2
//    <name> DATA2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x40006598) DATA2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL1R >> 16) & 0xFF), ((CAN_CAN_TDL1R = (CAN_CAN_TDL1R & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDL1R_DATA1  --------------------------------
// SVD Line: 15211

//  <item> SFDITEM_FIELD__CAN_CAN_TDL1R_DATA1
//    <name> DATA1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40006598) DATA1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL1R >> 8) & 0xFF), ((CAN_CAN_TDL1R = (CAN_CAN_TDL1R & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDL1R_DATA0  --------------------------------
// SVD Line: 15217

//  <item> SFDITEM_FIELD__CAN_CAN_TDL1R_DATA0
//    <name> DATA0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40006598) DATA0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL1R >> 0) & 0xFF), ((CAN_CAN_TDL1R = (CAN_CAN_TDL1R & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TDL1R  ---------------------------------
// SVD Line: 15190

//  <rtree> SFDITEM_REG__CAN_CAN_TDL1R
//    <name> CAN_TDL1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006598) CAN_TDL1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TDL1R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TDL1R = (CAN_CAN_TDL1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL1R_DATA3 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL1R_DATA2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL1R_DATA1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL1R_DATA0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_TDH1R  ------------------------------
// SVD Line: 15225

unsigned int CAN_CAN_TDH1R __AT (0x4000659C);



// -----------------------------  Field Item: CAN_CAN_TDH1R_DATA7  --------------------------------
// SVD Line: 15234

//  <item> SFDITEM_FIELD__CAN_CAN_TDH1R_DATA7
//    <name> DATA7 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x4000659C) DATA7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH1R >> 24) & 0xFF), ((CAN_CAN_TDH1R = (CAN_CAN_TDH1R & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDH1R_DATA6  --------------------------------
// SVD Line: 15240

//  <item> SFDITEM_FIELD__CAN_CAN_TDH1R_DATA6
//    <name> DATA6 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x4000659C) DATA6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH1R >> 16) & 0xFF), ((CAN_CAN_TDH1R = (CAN_CAN_TDH1R & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDH1R_DATA5  --------------------------------
// SVD Line: 15246

//  <item> SFDITEM_FIELD__CAN_CAN_TDH1R_DATA5
//    <name> DATA5 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x4000659C) DATA5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH1R >> 8) & 0xFF), ((CAN_CAN_TDH1R = (CAN_CAN_TDH1R & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDH1R_DATA4  --------------------------------
// SVD Line: 15252

//  <item> SFDITEM_FIELD__CAN_CAN_TDH1R_DATA4
//    <name> DATA4 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4000659C) DATA4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH1R >> 0) & 0xFF), ((CAN_CAN_TDH1R = (CAN_CAN_TDH1R & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TDH1R  ---------------------------------
// SVD Line: 15225

//  <rtree> SFDITEM_REG__CAN_CAN_TDH1R
//    <name> CAN_TDH1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000659C) CAN_TDH1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TDH1R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TDH1R = (CAN_CAN_TDH1R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH1R_DATA7 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH1R_DATA6 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH1R_DATA5 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH1R_DATA4 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_TI2R  ------------------------------
// SVD Line: 15260

unsigned int CAN_CAN_TI2R __AT (0x400065A0);



// ------------------------------  Field Item: CAN_CAN_TI2R_STID  ---------------------------------
// SVD Line: 15269

//  <item> SFDITEM_FIELD__CAN_CAN_TI2R_STID
//    <name> STID </name>
//    <rw> 
//    <i> [Bits 31..21] RW (@ 0x400065A0) STID </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_TI2R >> 21) & 0x7FF), ((CAN_CAN_TI2R = (CAN_CAN_TI2R & ~(0x7FFUL << 21 )) | ((unsigned long)(Gui_u16:GuiVal & 0x7FF) << 21 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI2R_EXID  ---------------------------------
// SVD Line: 15275

//  <item> SFDITEM_FIELD__CAN_CAN_TI2R_EXID
//    <name> EXID </name>
//    <rw> 
//    <i> [Bits 20..3] RW (@ 0x400065A0) EXID </i>
//    <edit> 
//      <loc> ( (unsigned int)((CAN_CAN_TI2R >> 3) & 0x3FFFF), ((CAN_CAN_TI2R = (CAN_CAN_TI2R & ~(0x3FFFFUL << 3 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFF) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI2R_IDE  ----------------------------------
// SVD Line: 15281

//  <item> SFDITEM_FIELD__CAN_CAN_TI2R_IDE
//    <name> IDE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x400065A0) IDE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TI2R ) </loc>
//      <o.2..2> IDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI2R_RTR  ----------------------------------
// SVD Line: 15287

//  <item> SFDITEM_FIELD__CAN_CAN_TI2R_RTR
//    <name> RTR </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x400065A0) RTR </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TI2R ) </loc>
//      <o.1..1> RTR
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TI2R_TXRQ  ---------------------------------
// SVD Line: 15293

//  <item> SFDITEM_FIELD__CAN_CAN_TI2R_TXRQ
//    <name> TXRQ </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x400065A0) TXRQ </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TI2R ) </loc>
//      <o.0..0> TXRQ
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TI2R  ----------------------------------
// SVD Line: 15260

//  <rtree> SFDITEM_REG__CAN_CAN_TI2R
//    <name> CAN_TI2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400065A0) CAN_TI2R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TI2R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TI2R = (CAN_CAN_TI2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TI2R_STID </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI2R_EXID </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI2R_IDE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI2R_RTR </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TI2R_TXRQ </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_TDT2R  ------------------------------
// SVD Line: 15301

unsigned int CAN_CAN_TDT2R __AT (0x400065A4);



// -----------------------------  Field Item: CAN_CAN_TDT2R_TIME  ---------------------------------
// SVD Line: 15310

//  <item> SFDITEM_FIELD__CAN_CAN_TDT2R_TIME
//    <name> TIME </name>
//    <rw> 
//    <i> [Bits 31..16] RW (@ 0x400065A4) TIME </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_TDT2R >> 16) & 0xFFFF), ((CAN_CAN_TDT2R = (CAN_CAN_TDT2R & ~(0xFFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TDT2R_TGT  ---------------------------------
// SVD Line: 15316

//  <item> SFDITEM_FIELD__CAN_CAN_TDT2R_TGT
//    <name> TGT </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x400065A4) TGT </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_TDT2R ) </loc>
//      <o.8..8> TGT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_TDT2R_DLC  ---------------------------------
// SVD Line: 15322

//  <item> SFDITEM_FIELD__CAN_CAN_TDT2R_DLC
//    <name> DLC </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x400065A4) DLC </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDT2R >> 0) & 0xF), ((CAN_CAN_TDT2R = (CAN_CAN_TDT2R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TDT2R  ---------------------------------
// SVD Line: 15301

//  <rtree> SFDITEM_REG__CAN_CAN_TDT2R
//    <name> CAN_TDT2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400065A4) CAN_TDT2R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TDT2R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TDT2R = (CAN_CAN_TDT2R & ~(0xFFFF010FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF010F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TDT2R_TIME </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDT2R_TGT </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDT2R_DLC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_TDL2R  ------------------------------
// SVD Line: 15330

unsigned int CAN_CAN_TDL2R __AT (0x400065A8);



// -----------------------------  Field Item: CAN_CAN_TDL2R_DATA3  --------------------------------
// SVD Line: 15339

//  <item> SFDITEM_FIELD__CAN_CAN_TDL2R_DATA3
//    <name> DATA3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x400065A8) DATA3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL2R >> 24) & 0xFF), ((CAN_CAN_TDL2R = (CAN_CAN_TDL2R & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDL2R_DATA2  --------------------------------
// SVD Line: 15345

//  <item> SFDITEM_FIELD__CAN_CAN_TDL2R_DATA2
//    <name> DATA2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x400065A8) DATA2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL2R >> 16) & 0xFF), ((CAN_CAN_TDL2R = (CAN_CAN_TDL2R & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDL2R_DATA1  --------------------------------
// SVD Line: 15351

//  <item> SFDITEM_FIELD__CAN_CAN_TDL2R_DATA1
//    <name> DATA1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x400065A8) DATA1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL2R >> 8) & 0xFF), ((CAN_CAN_TDL2R = (CAN_CAN_TDL2R & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDL2R_DATA0  --------------------------------
// SVD Line: 15357

//  <item> SFDITEM_FIELD__CAN_CAN_TDL2R_DATA0
//    <name> DATA0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x400065A8) DATA0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDL2R >> 0) & 0xFF), ((CAN_CAN_TDL2R = (CAN_CAN_TDL2R & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TDL2R  ---------------------------------
// SVD Line: 15330

//  <rtree> SFDITEM_REG__CAN_CAN_TDL2R
//    <name> CAN_TDL2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400065A8) CAN_TDL2R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TDL2R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TDL2R = (CAN_CAN_TDL2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL2R_DATA3 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL2R_DATA2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL2R_DATA1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDL2R_DATA0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_TDH2R  ------------------------------
// SVD Line: 15365

unsigned int CAN_CAN_TDH2R __AT (0x400065AC);



// -----------------------------  Field Item: CAN_CAN_TDH2R_DATA7  --------------------------------
// SVD Line: 15374

//  <item> SFDITEM_FIELD__CAN_CAN_TDH2R_DATA7
//    <name> DATA7 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0x400065AC) DATA7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH2R >> 24) & 0xFF), ((CAN_CAN_TDH2R = (CAN_CAN_TDH2R & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDH2R_DATA6  --------------------------------
// SVD Line: 15380

//  <item> SFDITEM_FIELD__CAN_CAN_TDH2R_DATA6
//    <name> DATA6 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0x400065AC) DATA6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH2R >> 16) & 0xFF), ((CAN_CAN_TDH2R = (CAN_CAN_TDH2R & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDH2R_DATA5  --------------------------------
// SVD Line: 15386

//  <item> SFDITEM_FIELD__CAN_CAN_TDH2R_DATA5
//    <name> DATA5 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x400065AC) DATA5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH2R >> 8) & 0xFF), ((CAN_CAN_TDH2R = (CAN_CAN_TDH2R & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_TDH2R_DATA4  --------------------------------
// SVD Line: 15392

//  <item> SFDITEM_FIELD__CAN_CAN_TDH2R_DATA4
//    <name> DATA4 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x400065AC) DATA4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_TDH2R >> 0) & 0xFF), ((CAN_CAN_TDH2R = (CAN_CAN_TDH2R & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_TDH2R  ---------------------------------
// SVD Line: 15365

//  <rtree> SFDITEM_REG__CAN_CAN_TDH2R
//    <name> CAN_TDH2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400065AC) CAN_TDH2R </i>
//    <loc> ( (unsigned int)((CAN_CAN_TDH2R >> 0) & 0xFFFFFFFF), ((CAN_CAN_TDH2R = (CAN_CAN_TDH2R & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH2R_DATA7 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH2R_DATA6 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH2R_DATA5 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_TDH2R_DATA4 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_RI0R  ------------------------------
// SVD Line: 15400

unsigned int CAN_CAN_RI0R __AT (0x400065B0);



// ------------------------------  Field Item: CAN_CAN_RI0R_STID  ---------------------------------
// SVD Line: 15409

//  <item> SFDITEM_FIELD__CAN_CAN_RI0R_STID
//    <name> STID </name>
//    <r> 
//    <i> [Bits 31..21] RO (@ 0x400065B0) STID </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_RI0R >> 21) & 0x7FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RI0R_EXID  ---------------------------------
// SVD Line: 15415

//  <item> SFDITEM_FIELD__CAN_CAN_RI0R_EXID
//    <name> EXID </name>
//    <r> 
//    <i> [Bits 20..3] RO (@ 0x400065B0) EXID </i>
//    <edit> 
//      <loc> ( (unsigned int)((CAN_CAN_RI0R >> 3) & 0x3FFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RI0R_IDE  ----------------------------------
// SVD Line: 15421

//  <item> SFDITEM_FIELD__CAN_CAN_RI0R_IDE
//    <name> IDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x400065B0) IDE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_RI0R ) </loc>
//      <o.2..2> IDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RI0R_RTR  ----------------------------------
// SVD Line: 15427

//  <item> SFDITEM_FIELD__CAN_CAN_RI0R_RTR
//    <name> RTR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x400065B0) RTR </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_RI0R ) </loc>
//      <o.1..1> RTR
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_RI0R  ----------------------------------
// SVD Line: 15400

//  <rtree> SFDITEM_REG__CAN_CAN_RI0R
//    <name> CAN_RI0R </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x400065B0) CAN_RI0R </i>
//    <loc> ( (unsigned int)((CAN_CAN_RI0R >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_RI0R_STID </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RI0R_EXID </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RI0R_IDE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RI0R_RTR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_RDT0R  ------------------------------
// SVD Line: 15435

unsigned int CAN_CAN_RDT0R __AT (0x400065B4);



// -----------------------------  Field Item: CAN_CAN_RDT0R_TIME  ---------------------------------
// SVD Line: 15444

//  <item> SFDITEM_FIELD__CAN_CAN_RDT0R_TIME
//    <name> TIME </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0x400065B4) TIME </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_RDT0R >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RDT0R_FMI  ---------------------------------
// SVD Line: 15450

//  <item> SFDITEM_FIELD__CAN_CAN_RDT0R_FMI
//    <name> FMI </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x400065B4) FMI </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDT0R >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RDT0R_DLC  ---------------------------------
// SVD Line: 15456

//  <item> SFDITEM_FIELD__CAN_CAN_RDT0R_DLC
//    <name> DLC </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x400065B4) DLC </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDT0R >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_RDT0R  ---------------------------------
// SVD Line: 15435

//  <rtree> SFDITEM_REG__CAN_CAN_RDT0R
//    <name> CAN_RDT0R </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x400065B4) CAN_RDT0R </i>
//    <loc> ( (unsigned int)((CAN_CAN_RDT0R >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_RDT0R_TIME </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDT0R_FMI </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDT0R_DLC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_RDL0R  ------------------------------
// SVD Line: 15464

unsigned int CAN_CAN_RDL0R __AT (0x400065B8);



// -----------------------------  Field Item: CAN_CAN_RDL0R_DATA3  --------------------------------
// SVD Line: 15473

//  <item> SFDITEM_FIELD__CAN_CAN_RDL0R_DATA3
//    <name> DATA3 </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x400065B8) DATA3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDL0R >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDL0R_DATA2  --------------------------------
// SVD Line: 15479

//  <item> SFDITEM_FIELD__CAN_CAN_RDL0R_DATA2
//    <name> DATA2 </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x400065B8) DATA2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDL0R >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDL0R_DATA1  --------------------------------
// SVD Line: 15485

//  <item> SFDITEM_FIELD__CAN_CAN_RDL0R_DATA1
//    <name> DATA1 </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x400065B8) DATA1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDL0R >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDL0R_DATA0  --------------------------------
// SVD Line: 15491

//  <item> SFDITEM_FIELD__CAN_CAN_RDL0R_DATA0
//    <name> DATA0 </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x400065B8) DATA0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDL0R >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_RDL0R  ---------------------------------
// SVD Line: 15464

//  <rtree> SFDITEM_REG__CAN_CAN_RDL0R
//    <name> CAN_RDL0R </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x400065B8) CAN_RDL0R </i>
//    <loc> ( (unsigned int)((CAN_CAN_RDL0R >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_RDL0R_DATA3 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDL0R_DATA2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDL0R_DATA1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDL0R_DATA0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_RDH0R  ------------------------------
// SVD Line: 15499

unsigned int CAN_CAN_RDH0R __AT (0x400065BC);



// -----------------------------  Field Item: CAN_CAN_RDH0R_DATA7  --------------------------------
// SVD Line: 15508

//  <item> SFDITEM_FIELD__CAN_CAN_RDH0R_DATA7
//    <name> DATA7 </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x400065BC) DATA7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDH0R >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDH0R_DATA6  --------------------------------
// SVD Line: 15514

//  <item> SFDITEM_FIELD__CAN_CAN_RDH0R_DATA6
//    <name> DATA6 </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x400065BC) DATA6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDH0R >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDH0R_DATA5  --------------------------------
// SVD Line: 15520

//  <item> SFDITEM_FIELD__CAN_CAN_RDH0R_DATA5
//    <name> DATA5 </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x400065BC) DATA5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDH0R >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDH0R_DATA4  --------------------------------
// SVD Line: 15526

//  <item> SFDITEM_FIELD__CAN_CAN_RDH0R_DATA4
//    <name> DATA4 </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x400065BC) DATA4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDH0R >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_RDH0R  ---------------------------------
// SVD Line: 15499

//  <rtree> SFDITEM_REG__CAN_CAN_RDH0R
//    <name> CAN_RDH0R </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x400065BC) CAN_RDH0R </i>
//    <loc> ( (unsigned int)((CAN_CAN_RDH0R >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_RDH0R_DATA7 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDH0R_DATA6 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDH0R_DATA5 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDH0R_DATA4 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_RI1R  ------------------------------
// SVD Line: 15534

unsigned int CAN_CAN_RI1R __AT (0x400065C0);



// ------------------------------  Field Item: CAN_CAN_RI1R_STID  ---------------------------------
// SVD Line: 15543

//  <item> SFDITEM_FIELD__CAN_CAN_RI1R_STID
//    <name> STID </name>
//    <r> 
//    <i> [Bits 31..21] RO (@ 0x400065C0) STID </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_RI1R >> 21) & 0x7FF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RI1R_EXID  ---------------------------------
// SVD Line: 15549

//  <item> SFDITEM_FIELD__CAN_CAN_RI1R_EXID
//    <name> EXID </name>
//    <r> 
//    <i> [Bits 20..3] RO (@ 0x400065C0) EXID </i>
//    <edit> 
//      <loc> ( (unsigned int)((CAN_CAN_RI1R >> 3) & 0x3FFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RI1R_IDE  ----------------------------------
// SVD Line: 15555

//  <item> SFDITEM_FIELD__CAN_CAN_RI1R_IDE
//    <name> IDE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x400065C0) IDE </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_RI1R ) </loc>
//      <o.2..2> IDE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RI1R_RTR  ----------------------------------
// SVD Line: 15561

//  <item> SFDITEM_FIELD__CAN_CAN_RI1R_RTR
//    <name> RTR </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x400065C0) RTR </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_RI1R ) </loc>
//      <o.1..1> RTR
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_RI1R  ----------------------------------
// SVD Line: 15534

//  <rtree> SFDITEM_REG__CAN_CAN_RI1R
//    <name> CAN_RI1R </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x400065C0) CAN_RI1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_RI1R >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_RI1R_STID </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RI1R_EXID </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RI1R_IDE </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RI1R_RTR </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_RDT1R  ------------------------------
// SVD Line: 15569

unsigned int CAN_CAN_RDT1R __AT (0x400065C4);



// -----------------------------  Field Item: CAN_CAN_RDT1R_TIME  ---------------------------------
// SVD Line: 15578

//  <item> SFDITEM_FIELD__CAN_CAN_RDT1R_TIME
//    <name> TIME </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0x400065C4) TIME </i>
//    <edit> 
//      <loc> ( (unsigned short)((CAN_CAN_RDT1R >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RDT1R_FMI  ---------------------------------
// SVD Line: 15584

//  <item> SFDITEM_FIELD__CAN_CAN_RDT1R_FMI
//    <name> FMI </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x400065C4) FMI </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDT1R >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_RDT1R_DLC  ---------------------------------
// SVD Line: 15590

//  <item> SFDITEM_FIELD__CAN_CAN_RDT1R_DLC
//    <name> DLC </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0x400065C4) DLC </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDT1R >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_RDT1R  ---------------------------------
// SVD Line: 15569

//  <rtree> SFDITEM_REG__CAN_CAN_RDT1R
//    <name> CAN_RDT1R </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x400065C4) CAN_RDT1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_RDT1R >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_RDT1R_TIME </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDT1R_FMI </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDT1R_DLC </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_RDL1R  ------------------------------
// SVD Line: 15598

unsigned int CAN_CAN_RDL1R __AT (0x400065C8);



// -----------------------------  Field Item: CAN_CAN_RDL1R_DATA3  --------------------------------
// SVD Line: 15607

//  <item> SFDITEM_FIELD__CAN_CAN_RDL1R_DATA3
//    <name> DATA3 </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x400065C8) DATA3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDL1R >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDL1R_DATA2  --------------------------------
// SVD Line: 15613

//  <item> SFDITEM_FIELD__CAN_CAN_RDL1R_DATA2
//    <name> DATA2 </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x400065C8) DATA2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDL1R >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDL1R_DATA1  --------------------------------
// SVD Line: 15619

//  <item> SFDITEM_FIELD__CAN_CAN_RDL1R_DATA1
//    <name> DATA1 </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x400065C8) DATA1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDL1R >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDL1R_DATA0  --------------------------------
// SVD Line: 15625

//  <item> SFDITEM_FIELD__CAN_CAN_RDL1R_DATA0
//    <name> DATA0 </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x400065C8) DATA0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDL1R >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_RDL1R  ---------------------------------
// SVD Line: 15598

//  <rtree> SFDITEM_REG__CAN_CAN_RDL1R
//    <name> CAN_RDL1R </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x400065C8) CAN_RDL1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_RDL1R >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_RDL1R_DATA3 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDL1R_DATA2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDL1R_DATA1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDL1R_DATA0 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_RDH1R  ------------------------------
// SVD Line: 15633

unsigned int CAN_CAN_RDH1R __AT (0x400065CC);



// -----------------------------  Field Item: CAN_CAN_RDH1R_DATA7  --------------------------------
// SVD Line: 15642

//  <item> SFDITEM_FIELD__CAN_CAN_RDH1R_DATA7
//    <name> DATA7 </name>
//    <r> 
//    <i> [Bits 31..24] RO (@ 0x400065CC) DATA7 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDH1R >> 24) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDH1R_DATA6  --------------------------------
// SVD Line: 15648

//  <item> SFDITEM_FIELD__CAN_CAN_RDH1R_DATA6
//    <name> DATA6 </name>
//    <r> 
//    <i> [Bits 23..16] RO (@ 0x400065CC) DATA6 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDH1R >> 16) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDH1R_DATA5  --------------------------------
// SVD Line: 15654

//  <item> SFDITEM_FIELD__CAN_CAN_RDH1R_DATA5
//    <name> DATA5 </name>
//    <r> 
//    <i> [Bits 15..8] RO (@ 0x400065CC) DATA5 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDH1R >> 8) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_RDH1R_DATA4  --------------------------------
// SVD Line: 15660

//  <item> SFDITEM_FIELD__CAN_CAN_RDH1R_DATA4
//    <name> DATA4 </name>
//    <r> 
//    <i> [Bits 7..0] RO (@ 0x400065CC) DATA4 </i>
//    <edit> 
//      <loc> ( (unsigned char)((CAN_CAN_RDH1R >> 0) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_RDH1R  ---------------------------------
// SVD Line: 15633

//  <rtree> SFDITEM_REG__CAN_CAN_RDH1R
//    <name> CAN_RDH1R </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x400065CC) CAN_RDH1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_RDH1R >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_RDH1R_DATA7 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDH1R_DATA6 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDH1R_DATA5 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_RDH1R_DATA4 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_FMR  -------------------------------
// SVD Line: 15668

unsigned int CAN_CAN_FMR __AT (0x40006600);



// ------------------------------  Field Item: CAN_CAN_FMR_FINIT  ---------------------------------
// SVD Line: 15677

//  <item> SFDITEM_FIELD__CAN_CAN_FMR_FINIT
//    <name> FINIT </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006600) FINIT </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FMR ) </loc>
//      <o.0..0> FINIT
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: CAN_CAN_FMR  ----------------------------------
// SVD Line: 15668

//  <rtree> SFDITEM_REG__CAN_CAN_FMR
//    <name> CAN_FMR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006600) CAN_FMR </i>
//    <loc> ( (unsigned int)((CAN_CAN_FMR >> 0) & 0xFFFFFFFF), ((CAN_CAN_FMR = (CAN_CAN_FMR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_FMR_FINIT </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_FM1R  ------------------------------
// SVD Line: 15685

unsigned int CAN_CAN_FM1R __AT (0x40006604);



// ------------------------------  Field Item: CAN_CAN_FM1R_FBM0  ---------------------------------
// SVD Line: 15694

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM0
//    <name> FBM0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.0..0> FBM0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FM1R_FBM1  ---------------------------------
// SVD Line: 15700

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM1
//    <name> FBM1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.1..1> FBM1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FM1R_FBM2  ---------------------------------
// SVD Line: 15706

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM2
//    <name> FBM2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.2..2> FBM2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FM1R_FBM3  ---------------------------------
// SVD Line: 15712

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM3
//    <name> FBM3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.3..3> FBM3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FM1R_FBM4  ---------------------------------
// SVD Line: 15718

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM4
//    <name> FBM4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.4..4> FBM4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FM1R_FBM5  ---------------------------------
// SVD Line: 15724

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM5
//    <name> FBM5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.5..5> FBM5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FM1R_FBM6  ---------------------------------
// SVD Line: 15730

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM6
//    <name> FBM6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.6..6> FBM6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FM1R_FBM7  ---------------------------------
// SVD Line: 15736

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM7
//    <name> FBM7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.7..7> FBM7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FM1R_FBM8  ---------------------------------
// SVD Line: 15742

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM8
//    <name> FBM8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.8..8> FBM8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FM1R_FBM9  ---------------------------------
// SVD Line: 15748

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM9
//    <name> FBM9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.9..9> FBM9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FM1R_FBM10  ---------------------------------
// SVD Line: 15754

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM10
//    <name> FBM10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.10..10> FBM10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FM1R_FBM11  ---------------------------------
// SVD Line: 15760

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM11
//    <name> FBM11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.11..11> FBM11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FM1R_FBM12  ---------------------------------
// SVD Line: 15766

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM12
//    <name> FBM12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.12..12> FBM12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FM1R_FBM13  ---------------------------------
// SVD Line: 15772

//  <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM13
//    <name> FBM13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006604) Filter mode </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FM1R ) </loc>
//      <o.13..13> FBM13
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_FM1R  ----------------------------------
// SVD Line: 15685

//  <rtree> SFDITEM_REG__CAN_CAN_FM1R
//    <name> CAN_FM1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006604) CAN_FM1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_FM1R >> 0) & 0xFFFFFFFF), ((CAN_CAN_FM1R = (CAN_CAN_FM1R & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM3 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM4 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM5 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM6 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM7 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM8 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM9 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM10 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM11 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM12 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FM1R_FBM13 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_FS1R  ------------------------------
// SVD Line: 15780

unsigned int CAN_CAN_FS1R __AT (0x4000660C);



// ------------------------------  Field Item: CAN_CAN_FS1R_FSC0  ---------------------------------
// SVD Line: 15789

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC0
//    <name> FSC0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.0..0> FSC0
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FS1R_FSC1  ---------------------------------
// SVD Line: 15795

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC1
//    <name> FSC1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.1..1> FSC1
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FS1R_FSC2  ---------------------------------
// SVD Line: 15801

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC2
//    <name> FSC2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.2..2> FSC2
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FS1R_FSC3  ---------------------------------
// SVD Line: 15807

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC3
//    <name> FSC3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.3..3> FSC3
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FS1R_FSC4  ---------------------------------
// SVD Line: 15813

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC4
//    <name> FSC4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.4..4> FSC4
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FS1R_FSC5  ---------------------------------
// SVD Line: 15819

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC5
//    <name> FSC5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.5..5> FSC5
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FS1R_FSC6  ---------------------------------
// SVD Line: 15825

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC6
//    <name> FSC6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.6..6> FSC6
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FS1R_FSC7  ---------------------------------
// SVD Line: 15831

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC7
//    <name> FSC7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.7..7> FSC7
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FS1R_FSC8  ---------------------------------
// SVD Line: 15837

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC8
//    <name> FSC8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.8..8> FSC8
//    </check>
//  </item>
//  


// ------------------------------  Field Item: CAN_CAN_FS1R_FSC9  ---------------------------------
// SVD Line: 15843

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC9
//    <name> FSC9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.9..9> FSC9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FS1R_FSC10  ---------------------------------
// SVD Line: 15849

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC10
//    <name> FSC10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.10..10> FSC10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FS1R_FSC11  ---------------------------------
// SVD Line: 15855

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC11
//    <name> FSC11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.11..11> FSC11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FS1R_FSC12  ---------------------------------
// SVD Line: 15861

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC12
//    <name> FSC12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.12..12> FSC12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FS1R_FSC13  ---------------------------------
// SVD Line: 15867

//  <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC13
//    <name> FSC13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000660C) Filter scale configuration </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FS1R ) </loc>
//      <o.13..13> FSC13
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_FS1R  ----------------------------------
// SVD Line: 15780

//  <rtree> SFDITEM_REG__CAN_CAN_FS1R
//    <name> CAN_FS1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000660C) CAN_FS1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_FS1R >> 0) & 0xFFFFFFFF), ((CAN_CAN_FS1R = (CAN_CAN_FS1R & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC3 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC4 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC5 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC6 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC7 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC8 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC9 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC10 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC11 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC12 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FS1R_FSC13 </item>
//  </rtree>
//  


// --------------------------  Register Item Address: CAN_CAN_FFA1R  ------------------------------
// SVD Line: 15875

unsigned int CAN_CAN_FFA1R __AT (0x40006614);



// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA0  ---------------------------------
// SVD Line: 15884

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA0
//    <name> FFA0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006614) Filter FIFO assignment for filter  0 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.0..0> FFA0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA1  ---------------------------------
// SVD Line: 15891

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA1
//    <name> FFA1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006614) Filter FIFO assignment for filter  1 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.1..1> FFA1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA2  ---------------------------------
// SVD Line: 15898

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA2
//    <name> FFA2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006614) Filter FIFO assignment for filter  2 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.2..2> FFA2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA3  ---------------------------------
// SVD Line: 15905

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA3
//    <name> FFA3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006614) Filter FIFO assignment for filter  3 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.3..3> FFA3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA4  ---------------------------------
// SVD Line: 15912

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA4
//    <name> FFA4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006614) Filter FIFO assignment for filter  4 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.4..4> FFA4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA5  ---------------------------------
// SVD Line: 15919

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA5
//    <name> FFA5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006614) Filter FIFO assignment for filter  5 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.5..5> FFA5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA6  ---------------------------------
// SVD Line: 15926

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA6
//    <name> FFA6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006614) Filter FIFO assignment for filter  6 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.6..6> FFA6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA7  ---------------------------------
// SVD Line: 15933

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA7
//    <name> FFA7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006614) Filter FIFO assignment for filter  7 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.7..7> FFA7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA8  ---------------------------------
// SVD Line: 15940

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA8
//    <name> FFA8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006614) Filter FIFO assignment for filter  8 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.8..8> FFA8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA9  ---------------------------------
// SVD Line: 15947

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA9
//    <name> FFA9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006614) Filter FIFO assignment for filter  9 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.9..9> FFA9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA10  --------------------------------
// SVD Line: 15954

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA10
//    <name> FFA10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006614) Filter FIFO assignment for filter  10 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.10..10> FFA10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA11  --------------------------------
// SVD Line: 15961

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA11
//    <name> FFA11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006614) Filter FIFO assignment for filter  11 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.11..11> FFA11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA12  --------------------------------
// SVD Line: 15968

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA12
//    <name> FFA12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006614) Filter FIFO assignment for filter  12 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.12..12> FFA12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FFA1R_FFA13  --------------------------------
// SVD Line: 15975

//  <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA13
//    <name> FFA13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006614) Filter FIFO assignment for filter  13 </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FFA1R ) </loc>
//      <o.13..13> FFA13
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_FFA1R  ---------------------------------
// SVD Line: 15875

//  <rtree> SFDITEM_REG__CAN_CAN_FFA1R
//    <name> CAN_FFA1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006614) CAN_FFA1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_FFA1R >> 0) & 0xFFFFFFFF), ((CAN_CAN_FFA1R = (CAN_CAN_FFA1R & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA3 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA4 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA5 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA6 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA7 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA8 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA9 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA10 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA11 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA12 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FFA1R_FFA13 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: CAN_CAN_FA1R  ------------------------------
// SVD Line: 15984

unsigned int CAN_CAN_FA1R __AT (0x4000661C);



// -----------------------------  Field Item: CAN_CAN_FA1R_FACT0  ---------------------------------
// SVD Line: 15993

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT0
//    <name> FACT0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.0..0> FACT0
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT1  ---------------------------------
// SVD Line: 15999

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT1
//    <name> FACT1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.1..1> FACT1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT2  ---------------------------------
// SVD Line: 16005

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT2
//    <name> FACT2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.2..2> FACT2
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT3  ---------------------------------
// SVD Line: 16011

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT3
//    <name> FACT3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.3..3> FACT3
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT4  ---------------------------------
// SVD Line: 16017

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT4
//    <name> FACT4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.4..4> FACT4
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT5  ---------------------------------
// SVD Line: 16023

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT5
//    <name> FACT5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.5..5> FACT5
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT6  ---------------------------------
// SVD Line: 16029

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT6
//    <name> FACT6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.6..6> FACT6
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT7  ---------------------------------
// SVD Line: 16035

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT7
//    <name> FACT7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.7..7> FACT7
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT8  ---------------------------------
// SVD Line: 16041

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT8
//    <name> FACT8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.8..8> FACT8
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT9  ---------------------------------
// SVD Line: 16047

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT9
//    <name> FACT9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.9..9> FACT9
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT10  --------------------------------
// SVD Line: 16053

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT10
//    <name> FACT10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.10..10> FACT10
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT11  --------------------------------
// SVD Line: 16059

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT11
//    <name> FACT11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.11..11> FACT11
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT12  --------------------------------
// SVD Line: 16065

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT12
//    <name> FACT12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.12..12> FACT12
//    </check>
//  </item>
//  


// -----------------------------  Field Item: CAN_CAN_FA1R_FACT13  --------------------------------
// SVD Line: 16071

//  <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT13
//    <name> FACT13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000661C) Filter active </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_CAN_FA1R ) </loc>
//      <o.13..13> FACT13
//    </check>
//  </item>
//  


// ------------------------------  Register RTree: CAN_CAN_FA1R  ----------------------------------
// SVD Line: 15984

//  <rtree> SFDITEM_REG__CAN_CAN_FA1R
//    <name> CAN_FA1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000661C) CAN_FA1R </i>
//    <loc> ( (unsigned int)((CAN_CAN_FA1R >> 0) & 0xFFFFFFFF), ((CAN_CAN_FA1R = (CAN_CAN_FA1R & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT0 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT1 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT2 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT3 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT4 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT5 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT6 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT7 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT8 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT9 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT10 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT11 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT12 </item>
//    <item> SFDITEM_FIELD__CAN_CAN_FA1R_FACT13 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F0R1  --------------------------------
// SVD Line: 16079

unsigned int CAN_F0R1 __AT (0x40006640);



// --------------------------------  Field Item: CAN_F0R1_FB0  ------------------------------------
// SVD Line: 16088

//  <item> SFDITEM_FIELD__CAN_F0R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB1  ------------------------------------
// SVD Line: 16094

//  <item> SFDITEM_FIELD__CAN_F0R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB2  ------------------------------------
// SVD Line: 16100

//  <item> SFDITEM_FIELD__CAN_F0R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB3  ------------------------------------
// SVD Line: 16106

//  <item> SFDITEM_FIELD__CAN_F0R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB4  ------------------------------------
// SVD Line: 16112

//  <item> SFDITEM_FIELD__CAN_F0R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB5  ------------------------------------
// SVD Line: 16118

//  <item> SFDITEM_FIELD__CAN_F0R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB6  ------------------------------------
// SVD Line: 16124

//  <item> SFDITEM_FIELD__CAN_F0R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB7  ------------------------------------
// SVD Line: 16130

//  <item> SFDITEM_FIELD__CAN_F0R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB8  ------------------------------------
// SVD Line: 16136

//  <item> SFDITEM_FIELD__CAN_F0R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB9  ------------------------------------
// SVD Line: 16142

//  <item> SFDITEM_FIELD__CAN_F0R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB10  -----------------------------------
// SVD Line: 16148

//  <item> SFDITEM_FIELD__CAN_F0R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB11  -----------------------------------
// SVD Line: 16154

//  <item> SFDITEM_FIELD__CAN_F0R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB12  -----------------------------------
// SVD Line: 16160

//  <item> SFDITEM_FIELD__CAN_F0R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB13  -----------------------------------
// SVD Line: 16166

//  <item> SFDITEM_FIELD__CAN_F0R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB14  -----------------------------------
// SVD Line: 16172

//  <item> SFDITEM_FIELD__CAN_F0R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB15  -----------------------------------
// SVD Line: 16178

//  <item> SFDITEM_FIELD__CAN_F0R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB16  -----------------------------------
// SVD Line: 16184

//  <item> SFDITEM_FIELD__CAN_F0R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB17  -----------------------------------
// SVD Line: 16190

//  <item> SFDITEM_FIELD__CAN_F0R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB18  -----------------------------------
// SVD Line: 16196

//  <item> SFDITEM_FIELD__CAN_F0R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB19  -----------------------------------
// SVD Line: 16202

//  <item> SFDITEM_FIELD__CAN_F0R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB20  -----------------------------------
// SVD Line: 16208

//  <item> SFDITEM_FIELD__CAN_F0R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB21  -----------------------------------
// SVD Line: 16214

//  <item> SFDITEM_FIELD__CAN_F0R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB22  -----------------------------------
// SVD Line: 16220

//  <item> SFDITEM_FIELD__CAN_F0R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB23  -----------------------------------
// SVD Line: 16226

//  <item> SFDITEM_FIELD__CAN_F0R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB24  -----------------------------------
// SVD Line: 16232

//  <item> SFDITEM_FIELD__CAN_F0R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB25  -----------------------------------
// SVD Line: 16238

//  <item> SFDITEM_FIELD__CAN_F0R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB26  -----------------------------------
// SVD Line: 16244

//  <item> SFDITEM_FIELD__CAN_F0R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB27  -----------------------------------
// SVD Line: 16250

//  <item> SFDITEM_FIELD__CAN_F0R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB28  -----------------------------------
// SVD Line: 16256

//  <item> SFDITEM_FIELD__CAN_F0R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB29  -----------------------------------
// SVD Line: 16262

//  <item> SFDITEM_FIELD__CAN_F0R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB30  -----------------------------------
// SVD Line: 16268

//  <item> SFDITEM_FIELD__CAN_F0R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R1_FB31  -----------------------------------
// SVD Line: 16274

//  <item> SFDITEM_FIELD__CAN_F0R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006640) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F0R1  ------------------------------------
// SVD Line: 16079

//  <rtree> SFDITEM_REG__CAN_F0R1
//    <name> F0R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006640) Filter bank 0 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F0R1 >> 0) & 0xFFFFFFFF), ((CAN_F0R1 = (CAN_F0R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F0R1_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F0R2  --------------------------------
// SVD Line: 16282

unsigned int CAN_F0R2 __AT (0x40006644);



// --------------------------------  Field Item: CAN_F0R2_FB0  ------------------------------------
// SVD Line: 16291

//  <item> SFDITEM_FIELD__CAN_F0R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB1  ------------------------------------
// SVD Line: 16297

//  <item> SFDITEM_FIELD__CAN_F0R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB2  ------------------------------------
// SVD Line: 16303

//  <item> SFDITEM_FIELD__CAN_F0R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB3  ------------------------------------
// SVD Line: 16309

//  <item> SFDITEM_FIELD__CAN_F0R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB4  ------------------------------------
// SVD Line: 16315

//  <item> SFDITEM_FIELD__CAN_F0R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB5  ------------------------------------
// SVD Line: 16321

//  <item> SFDITEM_FIELD__CAN_F0R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB6  ------------------------------------
// SVD Line: 16327

//  <item> SFDITEM_FIELD__CAN_F0R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB7  ------------------------------------
// SVD Line: 16333

//  <item> SFDITEM_FIELD__CAN_F0R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB8  ------------------------------------
// SVD Line: 16339

//  <item> SFDITEM_FIELD__CAN_F0R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB9  ------------------------------------
// SVD Line: 16345

//  <item> SFDITEM_FIELD__CAN_F0R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB10  -----------------------------------
// SVD Line: 16351

//  <item> SFDITEM_FIELD__CAN_F0R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB11  -----------------------------------
// SVD Line: 16357

//  <item> SFDITEM_FIELD__CAN_F0R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB12  -----------------------------------
// SVD Line: 16363

//  <item> SFDITEM_FIELD__CAN_F0R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB13  -----------------------------------
// SVD Line: 16369

//  <item> SFDITEM_FIELD__CAN_F0R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB14  -----------------------------------
// SVD Line: 16375

//  <item> SFDITEM_FIELD__CAN_F0R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB15  -----------------------------------
// SVD Line: 16381

//  <item> SFDITEM_FIELD__CAN_F0R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB16  -----------------------------------
// SVD Line: 16387

//  <item> SFDITEM_FIELD__CAN_F0R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB17  -----------------------------------
// SVD Line: 16393

//  <item> SFDITEM_FIELD__CAN_F0R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB18  -----------------------------------
// SVD Line: 16399

//  <item> SFDITEM_FIELD__CAN_F0R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB19  -----------------------------------
// SVD Line: 16405

//  <item> SFDITEM_FIELD__CAN_F0R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB20  -----------------------------------
// SVD Line: 16411

//  <item> SFDITEM_FIELD__CAN_F0R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB21  -----------------------------------
// SVD Line: 16417

//  <item> SFDITEM_FIELD__CAN_F0R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB22  -----------------------------------
// SVD Line: 16423

//  <item> SFDITEM_FIELD__CAN_F0R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB23  -----------------------------------
// SVD Line: 16429

//  <item> SFDITEM_FIELD__CAN_F0R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB24  -----------------------------------
// SVD Line: 16435

//  <item> SFDITEM_FIELD__CAN_F0R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB25  -----------------------------------
// SVD Line: 16441

//  <item> SFDITEM_FIELD__CAN_F0R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB26  -----------------------------------
// SVD Line: 16447

//  <item> SFDITEM_FIELD__CAN_F0R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB27  -----------------------------------
// SVD Line: 16453

//  <item> SFDITEM_FIELD__CAN_F0R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB28  -----------------------------------
// SVD Line: 16459

//  <item> SFDITEM_FIELD__CAN_F0R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB29  -----------------------------------
// SVD Line: 16465

//  <item> SFDITEM_FIELD__CAN_F0R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB30  -----------------------------------
// SVD Line: 16471

//  <item> SFDITEM_FIELD__CAN_F0R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F0R2_FB31  -----------------------------------
// SVD Line: 16477

//  <item> SFDITEM_FIELD__CAN_F0R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006644) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F0R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F0R2  ------------------------------------
// SVD Line: 16282

//  <rtree> SFDITEM_REG__CAN_F0R2
//    <name> F0R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006644) Filter bank 0 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F0R2 >> 0) & 0xFFFFFFFF), ((CAN_F0R2 = (CAN_F0R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F0R2_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F1R1  --------------------------------
// SVD Line: 16485

unsigned int CAN_F1R1 __AT (0x40006648);



// --------------------------------  Field Item: CAN_F1R1_FB0  ------------------------------------
// SVD Line: 16494

//  <item> SFDITEM_FIELD__CAN_F1R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB1  ------------------------------------
// SVD Line: 16500

//  <item> SFDITEM_FIELD__CAN_F1R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB2  ------------------------------------
// SVD Line: 16506

//  <item> SFDITEM_FIELD__CAN_F1R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB3  ------------------------------------
// SVD Line: 16512

//  <item> SFDITEM_FIELD__CAN_F1R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB4  ------------------------------------
// SVD Line: 16518

//  <item> SFDITEM_FIELD__CAN_F1R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB5  ------------------------------------
// SVD Line: 16524

//  <item> SFDITEM_FIELD__CAN_F1R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB6  ------------------------------------
// SVD Line: 16530

//  <item> SFDITEM_FIELD__CAN_F1R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB7  ------------------------------------
// SVD Line: 16536

//  <item> SFDITEM_FIELD__CAN_F1R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB8  ------------------------------------
// SVD Line: 16542

//  <item> SFDITEM_FIELD__CAN_F1R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB9  ------------------------------------
// SVD Line: 16548

//  <item> SFDITEM_FIELD__CAN_F1R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB10  -----------------------------------
// SVD Line: 16554

//  <item> SFDITEM_FIELD__CAN_F1R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB11  -----------------------------------
// SVD Line: 16560

//  <item> SFDITEM_FIELD__CAN_F1R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB12  -----------------------------------
// SVD Line: 16566

//  <item> SFDITEM_FIELD__CAN_F1R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB13  -----------------------------------
// SVD Line: 16572

//  <item> SFDITEM_FIELD__CAN_F1R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB14  -----------------------------------
// SVD Line: 16578

//  <item> SFDITEM_FIELD__CAN_F1R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB15  -----------------------------------
// SVD Line: 16584

//  <item> SFDITEM_FIELD__CAN_F1R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB16  -----------------------------------
// SVD Line: 16590

//  <item> SFDITEM_FIELD__CAN_F1R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB17  -----------------------------------
// SVD Line: 16596

//  <item> SFDITEM_FIELD__CAN_F1R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB18  -----------------------------------
// SVD Line: 16602

//  <item> SFDITEM_FIELD__CAN_F1R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB19  -----------------------------------
// SVD Line: 16608

//  <item> SFDITEM_FIELD__CAN_F1R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB20  -----------------------------------
// SVD Line: 16614

//  <item> SFDITEM_FIELD__CAN_F1R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB21  -----------------------------------
// SVD Line: 16620

//  <item> SFDITEM_FIELD__CAN_F1R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB22  -----------------------------------
// SVD Line: 16626

//  <item> SFDITEM_FIELD__CAN_F1R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB23  -----------------------------------
// SVD Line: 16632

//  <item> SFDITEM_FIELD__CAN_F1R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB24  -----------------------------------
// SVD Line: 16638

//  <item> SFDITEM_FIELD__CAN_F1R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB25  -----------------------------------
// SVD Line: 16644

//  <item> SFDITEM_FIELD__CAN_F1R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB26  -----------------------------------
// SVD Line: 16650

//  <item> SFDITEM_FIELD__CAN_F1R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB27  -----------------------------------
// SVD Line: 16656

//  <item> SFDITEM_FIELD__CAN_F1R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB28  -----------------------------------
// SVD Line: 16662

//  <item> SFDITEM_FIELD__CAN_F1R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB29  -----------------------------------
// SVD Line: 16668

//  <item> SFDITEM_FIELD__CAN_F1R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB30  -----------------------------------
// SVD Line: 16674

//  <item> SFDITEM_FIELD__CAN_F1R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R1_FB31  -----------------------------------
// SVD Line: 16680

//  <item> SFDITEM_FIELD__CAN_F1R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006648) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F1R1  ------------------------------------
// SVD Line: 16485

//  <rtree> SFDITEM_REG__CAN_F1R1
//    <name> F1R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006648) Filter bank 1 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F1R1 >> 0) & 0xFFFFFFFF), ((CAN_F1R1 = (CAN_F1R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F1R1_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F1R2  --------------------------------
// SVD Line: 16688

unsigned int CAN_F1R2 __AT (0x4000664C);



// --------------------------------  Field Item: CAN_F1R2_FB0  ------------------------------------
// SVD Line: 16697

//  <item> SFDITEM_FIELD__CAN_F1R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB1  ------------------------------------
// SVD Line: 16703

//  <item> SFDITEM_FIELD__CAN_F1R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB2  ------------------------------------
// SVD Line: 16709

//  <item> SFDITEM_FIELD__CAN_F1R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB3  ------------------------------------
// SVD Line: 16715

//  <item> SFDITEM_FIELD__CAN_F1R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB4  ------------------------------------
// SVD Line: 16721

//  <item> SFDITEM_FIELD__CAN_F1R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB5  ------------------------------------
// SVD Line: 16727

//  <item> SFDITEM_FIELD__CAN_F1R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB6  ------------------------------------
// SVD Line: 16733

//  <item> SFDITEM_FIELD__CAN_F1R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB7  ------------------------------------
// SVD Line: 16739

//  <item> SFDITEM_FIELD__CAN_F1R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB8  ------------------------------------
// SVD Line: 16745

//  <item> SFDITEM_FIELD__CAN_F1R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB9  ------------------------------------
// SVD Line: 16751

//  <item> SFDITEM_FIELD__CAN_F1R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB10  -----------------------------------
// SVD Line: 16757

//  <item> SFDITEM_FIELD__CAN_F1R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB11  -----------------------------------
// SVD Line: 16763

//  <item> SFDITEM_FIELD__CAN_F1R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB12  -----------------------------------
// SVD Line: 16769

//  <item> SFDITEM_FIELD__CAN_F1R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB13  -----------------------------------
// SVD Line: 16775

//  <item> SFDITEM_FIELD__CAN_F1R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB14  -----------------------------------
// SVD Line: 16781

//  <item> SFDITEM_FIELD__CAN_F1R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB15  -----------------------------------
// SVD Line: 16787

//  <item> SFDITEM_FIELD__CAN_F1R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB16  -----------------------------------
// SVD Line: 16793

//  <item> SFDITEM_FIELD__CAN_F1R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB17  -----------------------------------
// SVD Line: 16799

//  <item> SFDITEM_FIELD__CAN_F1R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB18  -----------------------------------
// SVD Line: 16805

//  <item> SFDITEM_FIELD__CAN_F1R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB19  -----------------------------------
// SVD Line: 16811

//  <item> SFDITEM_FIELD__CAN_F1R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB20  -----------------------------------
// SVD Line: 16817

//  <item> SFDITEM_FIELD__CAN_F1R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB21  -----------------------------------
// SVD Line: 16823

//  <item> SFDITEM_FIELD__CAN_F1R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB22  -----------------------------------
// SVD Line: 16829

//  <item> SFDITEM_FIELD__CAN_F1R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB23  -----------------------------------
// SVD Line: 16835

//  <item> SFDITEM_FIELD__CAN_F1R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB24  -----------------------------------
// SVD Line: 16841

//  <item> SFDITEM_FIELD__CAN_F1R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB25  -----------------------------------
// SVD Line: 16847

//  <item> SFDITEM_FIELD__CAN_F1R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB26  -----------------------------------
// SVD Line: 16853

//  <item> SFDITEM_FIELD__CAN_F1R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB27  -----------------------------------
// SVD Line: 16859

//  <item> SFDITEM_FIELD__CAN_F1R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB28  -----------------------------------
// SVD Line: 16865

//  <item> SFDITEM_FIELD__CAN_F1R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB29  -----------------------------------
// SVD Line: 16871

//  <item> SFDITEM_FIELD__CAN_F1R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB30  -----------------------------------
// SVD Line: 16877

//  <item> SFDITEM_FIELD__CAN_F1R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F1R2_FB31  -----------------------------------
// SVD Line: 16883

//  <item> SFDITEM_FIELD__CAN_F1R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000664C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F1R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F1R2  ------------------------------------
// SVD Line: 16688

//  <rtree> SFDITEM_REG__CAN_F1R2
//    <name> F1R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000664C) Filter bank 1 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F1R2 >> 0) & 0xFFFFFFFF), ((CAN_F1R2 = (CAN_F1R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F1R2_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F2R1  --------------------------------
// SVD Line: 16891

unsigned int CAN_F2R1 __AT (0x40006650);



// --------------------------------  Field Item: CAN_F2R1_FB0  ------------------------------------
// SVD Line: 16900

//  <item> SFDITEM_FIELD__CAN_F2R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB1  ------------------------------------
// SVD Line: 16906

//  <item> SFDITEM_FIELD__CAN_F2R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB2  ------------------------------------
// SVD Line: 16912

//  <item> SFDITEM_FIELD__CAN_F2R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB3  ------------------------------------
// SVD Line: 16918

//  <item> SFDITEM_FIELD__CAN_F2R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB4  ------------------------------------
// SVD Line: 16924

//  <item> SFDITEM_FIELD__CAN_F2R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB5  ------------------------------------
// SVD Line: 16930

//  <item> SFDITEM_FIELD__CAN_F2R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB6  ------------------------------------
// SVD Line: 16936

//  <item> SFDITEM_FIELD__CAN_F2R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB7  ------------------------------------
// SVD Line: 16942

//  <item> SFDITEM_FIELD__CAN_F2R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB8  ------------------------------------
// SVD Line: 16948

//  <item> SFDITEM_FIELD__CAN_F2R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB9  ------------------------------------
// SVD Line: 16954

//  <item> SFDITEM_FIELD__CAN_F2R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB10  -----------------------------------
// SVD Line: 16960

//  <item> SFDITEM_FIELD__CAN_F2R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB11  -----------------------------------
// SVD Line: 16966

//  <item> SFDITEM_FIELD__CAN_F2R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB12  -----------------------------------
// SVD Line: 16972

//  <item> SFDITEM_FIELD__CAN_F2R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB13  -----------------------------------
// SVD Line: 16978

//  <item> SFDITEM_FIELD__CAN_F2R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB14  -----------------------------------
// SVD Line: 16984

//  <item> SFDITEM_FIELD__CAN_F2R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB15  -----------------------------------
// SVD Line: 16990

//  <item> SFDITEM_FIELD__CAN_F2R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB16  -----------------------------------
// SVD Line: 16996

//  <item> SFDITEM_FIELD__CAN_F2R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB17  -----------------------------------
// SVD Line: 17002

//  <item> SFDITEM_FIELD__CAN_F2R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB18  -----------------------------------
// SVD Line: 17008

//  <item> SFDITEM_FIELD__CAN_F2R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB19  -----------------------------------
// SVD Line: 17014

//  <item> SFDITEM_FIELD__CAN_F2R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB20  -----------------------------------
// SVD Line: 17020

//  <item> SFDITEM_FIELD__CAN_F2R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB21  -----------------------------------
// SVD Line: 17026

//  <item> SFDITEM_FIELD__CAN_F2R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB22  -----------------------------------
// SVD Line: 17032

//  <item> SFDITEM_FIELD__CAN_F2R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB23  -----------------------------------
// SVD Line: 17038

//  <item> SFDITEM_FIELD__CAN_F2R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB24  -----------------------------------
// SVD Line: 17044

//  <item> SFDITEM_FIELD__CAN_F2R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB25  -----------------------------------
// SVD Line: 17050

//  <item> SFDITEM_FIELD__CAN_F2R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB26  -----------------------------------
// SVD Line: 17056

//  <item> SFDITEM_FIELD__CAN_F2R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB27  -----------------------------------
// SVD Line: 17062

//  <item> SFDITEM_FIELD__CAN_F2R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB28  -----------------------------------
// SVD Line: 17068

//  <item> SFDITEM_FIELD__CAN_F2R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB29  -----------------------------------
// SVD Line: 17074

//  <item> SFDITEM_FIELD__CAN_F2R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB30  -----------------------------------
// SVD Line: 17080

//  <item> SFDITEM_FIELD__CAN_F2R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R1_FB31  -----------------------------------
// SVD Line: 17086

//  <item> SFDITEM_FIELD__CAN_F2R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006650) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F2R1  ------------------------------------
// SVD Line: 16891

//  <rtree> SFDITEM_REG__CAN_F2R1
//    <name> F2R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006650) Filter bank 2 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F2R1 >> 0) & 0xFFFFFFFF), ((CAN_F2R1 = (CAN_F2R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F2R1_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F2R2  --------------------------------
// SVD Line: 17094

unsigned int CAN_F2R2 __AT (0x40006654);



// --------------------------------  Field Item: CAN_F2R2_FB0  ------------------------------------
// SVD Line: 17103

//  <item> SFDITEM_FIELD__CAN_F2R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB1  ------------------------------------
// SVD Line: 17109

//  <item> SFDITEM_FIELD__CAN_F2R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB2  ------------------------------------
// SVD Line: 17115

//  <item> SFDITEM_FIELD__CAN_F2R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB3  ------------------------------------
// SVD Line: 17121

//  <item> SFDITEM_FIELD__CAN_F2R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB4  ------------------------------------
// SVD Line: 17127

//  <item> SFDITEM_FIELD__CAN_F2R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB5  ------------------------------------
// SVD Line: 17133

//  <item> SFDITEM_FIELD__CAN_F2R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB6  ------------------------------------
// SVD Line: 17139

//  <item> SFDITEM_FIELD__CAN_F2R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB7  ------------------------------------
// SVD Line: 17145

//  <item> SFDITEM_FIELD__CAN_F2R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB8  ------------------------------------
// SVD Line: 17151

//  <item> SFDITEM_FIELD__CAN_F2R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB9  ------------------------------------
// SVD Line: 17157

//  <item> SFDITEM_FIELD__CAN_F2R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB10  -----------------------------------
// SVD Line: 17163

//  <item> SFDITEM_FIELD__CAN_F2R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB11  -----------------------------------
// SVD Line: 17169

//  <item> SFDITEM_FIELD__CAN_F2R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB12  -----------------------------------
// SVD Line: 17175

//  <item> SFDITEM_FIELD__CAN_F2R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB13  -----------------------------------
// SVD Line: 17181

//  <item> SFDITEM_FIELD__CAN_F2R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB14  -----------------------------------
// SVD Line: 17187

//  <item> SFDITEM_FIELD__CAN_F2R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB15  -----------------------------------
// SVD Line: 17193

//  <item> SFDITEM_FIELD__CAN_F2R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB16  -----------------------------------
// SVD Line: 17199

//  <item> SFDITEM_FIELD__CAN_F2R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB17  -----------------------------------
// SVD Line: 17205

//  <item> SFDITEM_FIELD__CAN_F2R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB18  -----------------------------------
// SVD Line: 17211

//  <item> SFDITEM_FIELD__CAN_F2R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB19  -----------------------------------
// SVD Line: 17217

//  <item> SFDITEM_FIELD__CAN_F2R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB20  -----------------------------------
// SVD Line: 17223

//  <item> SFDITEM_FIELD__CAN_F2R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB21  -----------------------------------
// SVD Line: 17229

//  <item> SFDITEM_FIELD__CAN_F2R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB22  -----------------------------------
// SVD Line: 17235

//  <item> SFDITEM_FIELD__CAN_F2R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB23  -----------------------------------
// SVD Line: 17241

//  <item> SFDITEM_FIELD__CAN_F2R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB24  -----------------------------------
// SVD Line: 17247

//  <item> SFDITEM_FIELD__CAN_F2R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB25  -----------------------------------
// SVD Line: 17253

//  <item> SFDITEM_FIELD__CAN_F2R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB26  -----------------------------------
// SVD Line: 17259

//  <item> SFDITEM_FIELD__CAN_F2R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB27  -----------------------------------
// SVD Line: 17265

//  <item> SFDITEM_FIELD__CAN_F2R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB28  -----------------------------------
// SVD Line: 17271

//  <item> SFDITEM_FIELD__CAN_F2R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB29  -----------------------------------
// SVD Line: 17277

//  <item> SFDITEM_FIELD__CAN_F2R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB30  -----------------------------------
// SVD Line: 17283

//  <item> SFDITEM_FIELD__CAN_F2R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F2R2_FB31  -----------------------------------
// SVD Line: 17289

//  <item> SFDITEM_FIELD__CAN_F2R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006654) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F2R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F2R2  ------------------------------------
// SVD Line: 17094

//  <rtree> SFDITEM_REG__CAN_F2R2
//    <name> F2R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006654) Filter bank 2 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F2R2 >> 0) & 0xFFFFFFFF), ((CAN_F2R2 = (CAN_F2R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F2R2_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F3R1  --------------------------------
// SVD Line: 17297

unsigned int CAN_F3R1 __AT (0x40006658);



// --------------------------------  Field Item: CAN_F3R1_FB0  ------------------------------------
// SVD Line: 17306

//  <item> SFDITEM_FIELD__CAN_F3R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB1  ------------------------------------
// SVD Line: 17312

//  <item> SFDITEM_FIELD__CAN_F3R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB2  ------------------------------------
// SVD Line: 17318

//  <item> SFDITEM_FIELD__CAN_F3R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB3  ------------------------------------
// SVD Line: 17324

//  <item> SFDITEM_FIELD__CAN_F3R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB4  ------------------------------------
// SVD Line: 17330

//  <item> SFDITEM_FIELD__CAN_F3R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB5  ------------------------------------
// SVD Line: 17336

//  <item> SFDITEM_FIELD__CAN_F3R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB6  ------------------------------------
// SVD Line: 17342

//  <item> SFDITEM_FIELD__CAN_F3R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB7  ------------------------------------
// SVD Line: 17348

//  <item> SFDITEM_FIELD__CAN_F3R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB8  ------------------------------------
// SVD Line: 17354

//  <item> SFDITEM_FIELD__CAN_F3R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB9  ------------------------------------
// SVD Line: 17360

//  <item> SFDITEM_FIELD__CAN_F3R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB10  -----------------------------------
// SVD Line: 17366

//  <item> SFDITEM_FIELD__CAN_F3R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB11  -----------------------------------
// SVD Line: 17372

//  <item> SFDITEM_FIELD__CAN_F3R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB12  -----------------------------------
// SVD Line: 17378

//  <item> SFDITEM_FIELD__CAN_F3R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB13  -----------------------------------
// SVD Line: 17384

//  <item> SFDITEM_FIELD__CAN_F3R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB14  -----------------------------------
// SVD Line: 17390

//  <item> SFDITEM_FIELD__CAN_F3R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB15  -----------------------------------
// SVD Line: 17396

//  <item> SFDITEM_FIELD__CAN_F3R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB16  -----------------------------------
// SVD Line: 17402

//  <item> SFDITEM_FIELD__CAN_F3R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB17  -----------------------------------
// SVD Line: 17408

//  <item> SFDITEM_FIELD__CAN_F3R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB18  -----------------------------------
// SVD Line: 17414

//  <item> SFDITEM_FIELD__CAN_F3R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB19  -----------------------------------
// SVD Line: 17420

//  <item> SFDITEM_FIELD__CAN_F3R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB20  -----------------------------------
// SVD Line: 17426

//  <item> SFDITEM_FIELD__CAN_F3R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB21  -----------------------------------
// SVD Line: 17432

//  <item> SFDITEM_FIELD__CAN_F3R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB22  -----------------------------------
// SVD Line: 17438

//  <item> SFDITEM_FIELD__CAN_F3R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB23  -----------------------------------
// SVD Line: 17444

//  <item> SFDITEM_FIELD__CAN_F3R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB24  -----------------------------------
// SVD Line: 17450

//  <item> SFDITEM_FIELD__CAN_F3R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB25  -----------------------------------
// SVD Line: 17456

//  <item> SFDITEM_FIELD__CAN_F3R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB26  -----------------------------------
// SVD Line: 17462

//  <item> SFDITEM_FIELD__CAN_F3R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB27  -----------------------------------
// SVD Line: 17468

//  <item> SFDITEM_FIELD__CAN_F3R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB28  -----------------------------------
// SVD Line: 17474

//  <item> SFDITEM_FIELD__CAN_F3R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB29  -----------------------------------
// SVD Line: 17480

//  <item> SFDITEM_FIELD__CAN_F3R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB30  -----------------------------------
// SVD Line: 17486

//  <item> SFDITEM_FIELD__CAN_F3R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R1_FB31  -----------------------------------
// SVD Line: 17492

//  <item> SFDITEM_FIELD__CAN_F3R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006658) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F3R1  ------------------------------------
// SVD Line: 17297

//  <rtree> SFDITEM_REG__CAN_F3R1
//    <name> F3R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006658) Filter bank 3 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F3R1 >> 0) & 0xFFFFFFFF), ((CAN_F3R1 = (CAN_F3R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F3R1_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F3R2  --------------------------------
// SVD Line: 17500

unsigned int CAN_F3R2 __AT (0x4000665C);



// --------------------------------  Field Item: CAN_F3R2_FB0  ------------------------------------
// SVD Line: 17509

//  <item> SFDITEM_FIELD__CAN_F3R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB1  ------------------------------------
// SVD Line: 17515

//  <item> SFDITEM_FIELD__CAN_F3R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB2  ------------------------------------
// SVD Line: 17521

//  <item> SFDITEM_FIELD__CAN_F3R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB3  ------------------------------------
// SVD Line: 17527

//  <item> SFDITEM_FIELD__CAN_F3R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB4  ------------------------------------
// SVD Line: 17533

//  <item> SFDITEM_FIELD__CAN_F3R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB5  ------------------------------------
// SVD Line: 17539

//  <item> SFDITEM_FIELD__CAN_F3R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB6  ------------------------------------
// SVD Line: 17545

//  <item> SFDITEM_FIELD__CAN_F3R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB7  ------------------------------------
// SVD Line: 17551

//  <item> SFDITEM_FIELD__CAN_F3R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB8  ------------------------------------
// SVD Line: 17557

//  <item> SFDITEM_FIELD__CAN_F3R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB9  ------------------------------------
// SVD Line: 17563

//  <item> SFDITEM_FIELD__CAN_F3R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB10  -----------------------------------
// SVD Line: 17569

//  <item> SFDITEM_FIELD__CAN_F3R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB11  -----------------------------------
// SVD Line: 17575

//  <item> SFDITEM_FIELD__CAN_F3R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB12  -----------------------------------
// SVD Line: 17581

//  <item> SFDITEM_FIELD__CAN_F3R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB13  -----------------------------------
// SVD Line: 17587

//  <item> SFDITEM_FIELD__CAN_F3R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB14  -----------------------------------
// SVD Line: 17593

//  <item> SFDITEM_FIELD__CAN_F3R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB15  -----------------------------------
// SVD Line: 17599

//  <item> SFDITEM_FIELD__CAN_F3R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB16  -----------------------------------
// SVD Line: 17605

//  <item> SFDITEM_FIELD__CAN_F3R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB17  -----------------------------------
// SVD Line: 17611

//  <item> SFDITEM_FIELD__CAN_F3R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB18  -----------------------------------
// SVD Line: 17617

//  <item> SFDITEM_FIELD__CAN_F3R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB19  -----------------------------------
// SVD Line: 17623

//  <item> SFDITEM_FIELD__CAN_F3R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB20  -----------------------------------
// SVD Line: 17629

//  <item> SFDITEM_FIELD__CAN_F3R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB21  -----------------------------------
// SVD Line: 17635

//  <item> SFDITEM_FIELD__CAN_F3R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB22  -----------------------------------
// SVD Line: 17641

//  <item> SFDITEM_FIELD__CAN_F3R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB23  -----------------------------------
// SVD Line: 17647

//  <item> SFDITEM_FIELD__CAN_F3R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB24  -----------------------------------
// SVD Line: 17653

//  <item> SFDITEM_FIELD__CAN_F3R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB25  -----------------------------------
// SVD Line: 17659

//  <item> SFDITEM_FIELD__CAN_F3R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB26  -----------------------------------
// SVD Line: 17665

//  <item> SFDITEM_FIELD__CAN_F3R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB27  -----------------------------------
// SVD Line: 17671

//  <item> SFDITEM_FIELD__CAN_F3R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB28  -----------------------------------
// SVD Line: 17677

//  <item> SFDITEM_FIELD__CAN_F3R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB29  -----------------------------------
// SVD Line: 17683

//  <item> SFDITEM_FIELD__CAN_F3R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB30  -----------------------------------
// SVD Line: 17689

//  <item> SFDITEM_FIELD__CAN_F3R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F3R2_FB31  -----------------------------------
// SVD Line: 17695

//  <item> SFDITEM_FIELD__CAN_F3R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000665C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F3R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F3R2  ------------------------------------
// SVD Line: 17500

//  <rtree> SFDITEM_REG__CAN_F3R2
//    <name> F3R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000665C) Filter bank 3 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F3R2 >> 0) & 0xFFFFFFFF), ((CAN_F3R2 = (CAN_F3R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F3R2_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F4R1  --------------------------------
// SVD Line: 17703

unsigned int CAN_F4R1 __AT (0x40006660);



// --------------------------------  Field Item: CAN_F4R1_FB0  ------------------------------------
// SVD Line: 17712

//  <item> SFDITEM_FIELD__CAN_F4R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB1  ------------------------------------
// SVD Line: 17718

//  <item> SFDITEM_FIELD__CAN_F4R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB2  ------------------------------------
// SVD Line: 17724

//  <item> SFDITEM_FIELD__CAN_F4R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB3  ------------------------------------
// SVD Line: 17730

//  <item> SFDITEM_FIELD__CAN_F4R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB4  ------------------------------------
// SVD Line: 17736

//  <item> SFDITEM_FIELD__CAN_F4R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB5  ------------------------------------
// SVD Line: 17742

//  <item> SFDITEM_FIELD__CAN_F4R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB6  ------------------------------------
// SVD Line: 17748

//  <item> SFDITEM_FIELD__CAN_F4R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB7  ------------------------------------
// SVD Line: 17754

//  <item> SFDITEM_FIELD__CAN_F4R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB8  ------------------------------------
// SVD Line: 17760

//  <item> SFDITEM_FIELD__CAN_F4R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB9  ------------------------------------
// SVD Line: 17766

//  <item> SFDITEM_FIELD__CAN_F4R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB10  -----------------------------------
// SVD Line: 17772

//  <item> SFDITEM_FIELD__CAN_F4R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB11  -----------------------------------
// SVD Line: 17778

//  <item> SFDITEM_FIELD__CAN_F4R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB12  -----------------------------------
// SVD Line: 17784

//  <item> SFDITEM_FIELD__CAN_F4R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB13  -----------------------------------
// SVD Line: 17790

//  <item> SFDITEM_FIELD__CAN_F4R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB14  -----------------------------------
// SVD Line: 17796

//  <item> SFDITEM_FIELD__CAN_F4R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB15  -----------------------------------
// SVD Line: 17802

//  <item> SFDITEM_FIELD__CAN_F4R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB16  -----------------------------------
// SVD Line: 17808

//  <item> SFDITEM_FIELD__CAN_F4R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB17  -----------------------------------
// SVD Line: 17814

//  <item> SFDITEM_FIELD__CAN_F4R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB18  -----------------------------------
// SVD Line: 17820

//  <item> SFDITEM_FIELD__CAN_F4R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB19  -----------------------------------
// SVD Line: 17826

//  <item> SFDITEM_FIELD__CAN_F4R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB20  -----------------------------------
// SVD Line: 17832

//  <item> SFDITEM_FIELD__CAN_F4R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB21  -----------------------------------
// SVD Line: 17838

//  <item> SFDITEM_FIELD__CAN_F4R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB22  -----------------------------------
// SVD Line: 17844

//  <item> SFDITEM_FIELD__CAN_F4R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB23  -----------------------------------
// SVD Line: 17850

//  <item> SFDITEM_FIELD__CAN_F4R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB24  -----------------------------------
// SVD Line: 17856

//  <item> SFDITEM_FIELD__CAN_F4R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB25  -----------------------------------
// SVD Line: 17862

//  <item> SFDITEM_FIELD__CAN_F4R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB26  -----------------------------------
// SVD Line: 17868

//  <item> SFDITEM_FIELD__CAN_F4R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB27  -----------------------------------
// SVD Line: 17874

//  <item> SFDITEM_FIELD__CAN_F4R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB28  -----------------------------------
// SVD Line: 17880

//  <item> SFDITEM_FIELD__CAN_F4R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB29  -----------------------------------
// SVD Line: 17886

//  <item> SFDITEM_FIELD__CAN_F4R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB30  -----------------------------------
// SVD Line: 17892

//  <item> SFDITEM_FIELD__CAN_F4R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R1_FB31  -----------------------------------
// SVD Line: 17898

//  <item> SFDITEM_FIELD__CAN_F4R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006660) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F4R1  ------------------------------------
// SVD Line: 17703

//  <rtree> SFDITEM_REG__CAN_F4R1
//    <name> F4R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006660) Filter bank 4 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F4R1 >> 0) & 0xFFFFFFFF), ((CAN_F4R1 = (CAN_F4R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F4R1_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F4R2  --------------------------------
// SVD Line: 17906

unsigned int CAN_F4R2 __AT (0x40006664);



// --------------------------------  Field Item: CAN_F4R2_FB0  ------------------------------------
// SVD Line: 17915

//  <item> SFDITEM_FIELD__CAN_F4R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB1  ------------------------------------
// SVD Line: 17921

//  <item> SFDITEM_FIELD__CAN_F4R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB2  ------------------------------------
// SVD Line: 17927

//  <item> SFDITEM_FIELD__CAN_F4R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB3  ------------------------------------
// SVD Line: 17933

//  <item> SFDITEM_FIELD__CAN_F4R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB4  ------------------------------------
// SVD Line: 17939

//  <item> SFDITEM_FIELD__CAN_F4R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB5  ------------------------------------
// SVD Line: 17945

//  <item> SFDITEM_FIELD__CAN_F4R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB6  ------------------------------------
// SVD Line: 17951

//  <item> SFDITEM_FIELD__CAN_F4R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB7  ------------------------------------
// SVD Line: 17957

//  <item> SFDITEM_FIELD__CAN_F4R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB8  ------------------------------------
// SVD Line: 17963

//  <item> SFDITEM_FIELD__CAN_F4R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB9  ------------------------------------
// SVD Line: 17969

//  <item> SFDITEM_FIELD__CAN_F4R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB10  -----------------------------------
// SVD Line: 17975

//  <item> SFDITEM_FIELD__CAN_F4R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB11  -----------------------------------
// SVD Line: 17981

//  <item> SFDITEM_FIELD__CAN_F4R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB12  -----------------------------------
// SVD Line: 17987

//  <item> SFDITEM_FIELD__CAN_F4R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB13  -----------------------------------
// SVD Line: 17993

//  <item> SFDITEM_FIELD__CAN_F4R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB14  -----------------------------------
// SVD Line: 17999

//  <item> SFDITEM_FIELD__CAN_F4R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB15  -----------------------------------
// SVD Line: 18005

//  <item> SFDITEM_FIELD__CAN_F4R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB16  -----------------------------------
// SVD Line: 18011

//  <item> SFDITEM_FIELD__CAN_F4R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB17  -----------------------------------
// SVD Line: 18017

//  <item> SFDITEM_FIELD__CAN_F4R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB18  -----------------------------------
// SVD Line: 18023

//  <item> SFDITEM_FIELD__CAN_F4R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB19  -----------------------------------
// SVD Line: 18029

//  <item> SFDITEM_FIELD__CAN_F4R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB20  -----------------------------------
// SVD Line: 18035

//  <item> SFDITEM_FIELD__CAN_F4R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB21  -----------------------------------
// SVD Line: 18041

//  <item> SFDITEM_FIELD__CAN_F4R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB22  -----------------------------------
// SVD Line: 18047

//  <item> SFDITEM_FIELD__CAN_F4R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB23  -----------------------------------
// SVD Line: 18053

//  <item> SFDITEM_FIELD__CAN_F4R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB24  -----------------------------------
// SVD Line: 18059

//  <item> SFDITEM_FIELD__CAN_F4R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB25  -----------------------------------
// SVD Line: 18065

//  <item> SFDITEM_FIELD__CAN_F4R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB26  -----------------------------------
// SVD Line: 18071

//  <item> SFDITEM_FIELD__CAN_F4R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB27  -----------------------------------
// SVD Line: 18077

//  <item> SFDITEM_FIELD__CAN_F4R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB28  -----------------------------------
// SVD Line: 18083

//  <item> SFDITEM_FIELD__CAN_F4R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB29  -----------------------------------
// SVD Line: 18089

//  <item> SFDITEM_FIELD__CAN_F4R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB30  -----------------------------------
// SVD Line: 18095

//  <item> SFDITEM_FIELD__CAN_F4R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F4R2_FB31  -----------------------------------
// SVD Line: 18101

//  <item> SFDITEM_FIELD__CAN_F4R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006664) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F4R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F4R2  ------------------------------------
// SVD Line: 17906

//  <rtree> SFDITEM_REG__CAN_F4R2
//    <name> F4R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006664) Filter bank 4 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F4R2 >> 0) & 0xFFFFFFFF), ((CAN_F4R2 = (CAN_F4R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F4R2_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F5R1  --------------------------------
// SVD Line: 18109

unsigned int CAN_F5R1 __AT (0x40006668);



// --------------------------------  Field Item: CAN_F5R1_FB0  ------------------------------------
// SVD Line: 18118

//  <item> SFDITEM_FIELD__CAN_F5R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB1  ------------------------------------
// SVD Line: 18124

//  <item> SFDITEM_FIELD__CAN_F5R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB2  ------------------------------------
// SVD Line: 18130

//  <item> SFDITEM_FIELD__CAN_F5R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB3  ------------------------------------
// SVD Line: 18136

//  <item> SFDITEM_FIELD__CAN_F5R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB4  ------------------------------------
// SVD Line: 18142

//  <item> SFDITEM_FIELD__CAN_F5R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB5  ------------------------------------
// SVD Line: 18148

//  <item> SFDITEM_FIELD__CAN_F5R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB6  ------------------------------------
// SVD Line: 18154

//  <item> SFDITEM_FIELD__CAN_F5R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB7  ------------------------------------
// SVD Line: 18160

//  <item> SFDITEM_FIELD__CAN_F5R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB8  ------------------------------------
// SVD Line: 18166

//  <item> SFDITEM_FIELD__CAN_F5R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB9  ------------------------------------
// SVD Line: 18172

//  <item> SFDITEM_FIELD__CAN_F5R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB10  -----------------------------------
// SVD Line: 18178

//  <item> SFDITEM_FIELD__CAN_F5R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB11  -----------------------------------
// SVD Line: 18184

//  <item> SFDITEM_FIELD__CAN_F5R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB12  -----------------------------------
// SVD Line: 18190

//  <item> SFDITEM_FIELD__CAN_F5R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB13  -----------------------------------
// SVD Line: 18196

//  <item> SFDITEM_FIELD__CAN_F5R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB14  -----------------------------------
// SVD Line: 18202

//  <item> SFDITEM_FIELD__CAN_F5R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB15  -----------------------------------
// SVD Line: 18208

//  <item> SFDITEM_FIELD__CAN_F5R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB16  -----------------------------------
// SVD Line: 18214

//  <item> SFDITEM_FIELD__CAN_F5R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB17  -----------------------------------
// SVD Line: 18220

//  <item> SFDITEM_FIELD__CAN_F5R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB18  -----------------------------------
// SVD Line: 18226

//  <item> SFDITEM_FIELD__CAN_F5R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB19  -----------------------------------
// SVD Line: 18232

//  <item> SFDITEM_FIELD__CAN_F5R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB20  -----------------------------------
// SVD Line: 18238

//  <item> SFDITEM_FIELD__CAN_F5R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB21  -----------------------------------
// SVD Line: 18244

//  <item> SFDITEM_FIELD__CAN_F5R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB22  -----------------------------------
// SVD Line: 18250

//  <item> SFDITEM_FIELD__CAN_F5R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB23  -----------------------------------
// SVD Line: 18256

//  <item> SFDITEM_FIELD__CAN_F5R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB24  -----------------------------------
// SVD Line: 18262

//  <item> SFDITEM_FIELD__CAN_F5R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB25  -----------------------------------
// SVD Line: 18268

//  <item> SFDITEM_FIELD__CAN_F5R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB26  -----------------------------------
// SVD Line: 18274

//  <item> SFDITEM_FIELD__CAN_F5R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB27  -----------------------------------
// SVD Line: 18280

//  <item> SFDITEM_FIELD__CAN_F5R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB28  -----------------------------------
// SVD Line: 18286

//  <item> SFDITEM_FIELD__CAN_F5R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB29  -----------------------------------
// SVD Line: 18292

//  <item> SFDITEM_FIELD__CAN_F5R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB30  -----------------------------------
// SVD Line: 18298

//  <item> SFDITEM_FIELD__CAN_F5R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R1_FB31  -----------------------------------
// SVD Line: 18304

//  <item> SFDITEM_FIELD__CAN_F5R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006668) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F5R1  ------------------------------------
// SVD Line: 18109

//  <rtree> SFDITEM_REG__CAN_F5R1
//    <name> F5R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006668) Filter bank 5 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F5R1 >> 0) & 0xFFFFFFFF), ((CAN_F5R1 = (CAN_F5R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F5R1_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F5R2  --------------------------------
// SVD Line: 18312

unsigned int CAN_F5R2 __AT (0x4000666C);



// --------------------------------  Field Item: CAN_F5R2_FB0  ------------------------------------
// SVD Line: 18321

//  <item> SFDITEM_FIELD__CAN_F5R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB1  ------------------------------------
// SVD Line: 18327

//  <item> SFDITEM_FIELD__CAN_F5R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB2  ------------------------------------
// SVD Line: 18333

//  <item> SFDITEM_FIELD__CAN_F5R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB3  ------------------------------------
// SVD Line: 18339

//  <item> SFDITEM_FIELD__CAN_F5R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB4  ------------------------------------
// SVD Line: 18345

//  <item> SFDITEM_FIELD__CAN_F5R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB5  ------------------------------------
// SVD Line: 18351

//  <item> SFDITEM_FIELD__CAN_F5R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB6  ------------------------------------
// SVD Line: 18357

//  <item> SFDITEM_FIELD__CAN_F5R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB7  ------------------------------------
// SVD Line: 18363

//  <item> SFDITEM_FIELD__CAN_F5R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB8  ------------------------------------
// SVD Line: 18369

//  <item> SFDITEM_FIELD__CAN_F5R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB9  ------------------------------------
// SVD Line: 18375

//  <item> SFDITEM_FIELD__CAN_F5R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB10  -----------------------------------
// SVD Line: 18381

//  <item> SFDITEM_FIELD__CAN_F5R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB11  -----------------------------------
// SVD Line: 18387

//  <item> SFDITEM_FIELD__CAN_F5R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB12  -----------------------------------
// SVD Line: 18393

//  <item> SFDITEM_FIELD__CAN_F5R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB13  -----------------------------------
// SVD Line: 18399

//  <item> SFDITEM_FIELD__CAN_F5R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB14  -----------------------------------
// SVD Line: 18405

//  <item> SFDITEM_FIELD__CAN_F5R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB15  -----------------------------------
// SVD Line: 18411

//  <item> SFDITEM_FIELD__CAN_F5R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB16  -----------------------------------
// SVD Line: 18417

//  <item> SFDITEM_FIELD__CAN_F5R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB17  -----------------------------------
// SVD Line: 18423

//  <item> SFDITEM_FIELD__CAN_F5R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB18  -----------------------------------
// SVD Line: 18429

//  <item> SFDITEM_FIELD__CAN_F5R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB19  -----------------------------------
// SVD Line: 18435

//  <item> SFDITEM_FIELD__CAN_F5R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB20  -----------------------------------
// SVD Line: 18441

//  <item> SFDITEM_FIELD__CAN_F5R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB21  -----------------------------------
// SVD Line: 18447

//  <item> SFDITEM_FIELD__CAN_F5R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB22  -----------------------------------
// SVD Line: 18453

//  <item> SFDITEM_FIELD__CAN_F5R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB23  -----------------------------------
// SVD Line: 18459

//  <item> SFDITEM_FIELD__CAN_F5R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB24  -----------------------------------
// SVD Line: 18465

//  <item> SFDITEM_FIELD__CAN_F5R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB25  -----------------------------------
// SVD Line: 18471

//  <item> SFDITEM_FIELD__CAN_F5R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB26  -----------------------------------
// SVD Line: 18477

//  <item> SFDITEM_FIELD__CAN_F5R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB27  -----------------------------------
// SVD Line: 18483

//  <item> SFDITEM_FIELD__CAN_F5R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB28  -----------------------------------
// SVD Line: 18489

//  <item> SFDITEM_FIELD__CAN_F5R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB29  -----------------------------------
// SVD Line: 18495

//  <item> SFDITEM_FIELD__CAN_F5R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB30  -----------------------------------
// SVD Line: 18501

//  <item> SFDITEM_FIELD__CAN_F5R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F5R2_FB31  -----------------------------------
// SVD Line: 18507

//  <item> SFDITEM_FIELD__CAN_F5R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000666C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F5R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F5R2  ------------------------------------
// SVD Line: 18312

//  <rtree> SFDITEM_REG__CAN_F5R2
//    <name> F5R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000666C) Filter bank 5 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F5R2 >> 0) & 0xFFFFFFFF), ((CAN_F5R2 = (CAN_F5R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F5R2_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F6R1  --------------------------------
// SVD Line: 18515

unsigned int CAN_F6R1 __AT (0x40006670);



// --------------------------------  Field Item: CAN_F6R1_FB0  ------------------------------------
// SVD Line: 18524

//  <item> SFDITEM_FIELD__CAN_F6R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB1  ------------------------------------
// SVD Line: 18530

//  <item> SFDITEM_FIELD__CAN_F6R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB2  ------------------------------------
// SVD Line: 18536

//  <item> SFDITEM_FIELD__CAN_F6R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB3  ------------------------------------
// SVD Line: 18542

//  <item> SFDITEM_FIELD__CAN_F6R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB4  ------------------------------------
// SVD Line: 18548

//  <item> SFDITEM_FIELD__CAN_F6R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB5  ------------------------------------
// SVD Line: 18554

//  <item> SFDITEM_FIELD__CAN_F6R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB6  ------------------------------------
// SVD Line: 18560

//  <item> SFDITEM_FIELD__CAN_F6R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB7  ------------------------------------
// SVD Line: 18566

//  <item> SFDITEM_FIELD__CAN_F6R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB8  ------------------------------------
// SVD Line: 18572

//  <item> SFDITEM_FIELD__CAN_F6R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB9  ------------------------------------
// SVD Line: 18578

//  <item> SFDITEM_FIELD__CAN_F6R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB10  -----------------------------------
// SVD Line: 18584

//  <item> SFDITEM_FIELD__CAN_F6R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB11  -----------------------------------
// SVD Line: 18590

//  <item> SFDITEM_FIELD__CAN_F6R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB12  -----------------------------------
// SVD Line: 18596

//  <item> SFDITEM_FIELD__CAN_F6R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB13  -----------------------------------
// SVD Line: 18602

//  <item> SFDITEM_FIELD__CAN_F6R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB14  -----------------------------------
// SVD Line: 18608

//  <item> SFDITEM_FIELD__CAN_F6R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB15  -----------------------------------
// SVD Line: 18614

//  <item> SFDITEM_FIELD__CAN_F6R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB16  -----------------------------------
// SVD Line: 18620

//  <item> SFDITEM_FIELD__CAN_F6R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB17  -----------------------------------
// SVD Line: 18626

//  <item> SFDITEM_FIELD__CAN_F6R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB18  -----------------------------------
// SVD Line: 18632

//  <item> SFDITEM_FIELD__CAN_F6R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB19  -----------------------------------
// SVD Line: 18638

//  <item> SFDITEM_FIELD__CAN_F6R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB20  -----------------------------------
// SVD Line: 18644

//  <item> SFDITEM_FIELD__CAN_F6R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB21  -----------------------------------
// SVD Line: 18650

//  <item> SFDITEM_FIELD__CAN_F6R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB22  -----------------------------------
// SVD Line: 18656

//  <item> SFDITEM_FIELD__CAN_F6R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB23  -----------------------------------
// SVD Line: 18662

//  <item> SFDITEM_FIELD__CAN_F6R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB24  -----------------------------------
// SVD Line: 18668

//  <item> SFDITEM_FIELD__CAN_F6R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB25  -----------------------------------
// SVD Line: 18674

//  <item> SFDITEM_FIELD__CAN_F6R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB26  -----------------------------------
// SVD Line: 18680

//  <item> SFDITEM_FIELD__CAN_F6R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB27  -----------------------------------
// SVD Line: 18686

//  <item> SFDITEM_FIELD__CAN_F6R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB28  -----------------------------------
// SVD Line: 18692

//  <item> SFDITEM_FIELD__CAN_F6R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB29  -----------------------------------
// SVD Line: 18698

//  <item> SFDITEM_FIELD__CAN_F6R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB30  -----------------------------------
// SVD Line: 18704

//  <item> SFDITEM_FIELD__CAN_F6R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R1_FB31  -----------------------------------
// SVD Line: 18710

//  <item> SFDITEM_FIELD__CAN_F6R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006670) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F6R1  ------------------------------------
// SVD Line: 18515

//  <rtree> SFDITEM_REG__CAN_F6R1
//    <name> F6R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006670) Filter bank 6 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F6R1 >> 0) & 0xFFFFFFFF), ((CAN_F6R1 = (CAN_F6R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F6R1_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F6R2  --------------------------------
// SVD Line: 18718

unsigned int CAN_F6R2 __AT (0x40006674);



// --------------------------------  Field Item: CAN_F6R2_FB0  ------------------------------------
// SVD Line: 18727

//  <item> SFDITEM_FIELD__CAN_F6R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB1  ------------------------------------
// SVD Line: 18733

//  <item> SFDITEM_FIELD__CAN_F6R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB2  ------------------------------------
// SVD Line: 18739

//  <item> SFDITEM_FIELD__CAN_F6R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB3  ------------------------------------
// SVD Line: 18745

//  <item> SFDITEM_FIELD__CAN_F6R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB4  ------------------------------------
// SVD Line: 18751

//  <item> SFDITEM_FIELD__CAN_F6R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB5  ------------------------------------
// SVD Line: 18757

//  <item> SFDITEM_FIELD__CAN_F6R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB6  ------------------------------------
// SVD Line: 18763

//  <item> SFDITEM_FIELD__CAN_F6R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB7  ------------------------------------
// SVD Line: 18769

//  <item> SFDITEM_FIELD__CAN_F6R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB8  ------------------------------------
// SVD Line: 18775

//  <item> SFDITEM_FIELD__CAN_F6R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB9  ------------------------------------
// SVD Line: 18781

//  <item> SFDITEM_FIELD__CAN_F6R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB10  -----------------------------------
// SVD Line: 18787

//  <item> SFDITEM_FIELD__CAN_F6R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB11  -----------------------------------
// SVD Line: 18793

//  <item> SFDITEM_FIELD__CAN_F6R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB12  -----------------------------------
// SVD Line: 18799

//  <item> SFDITEM_FIELD__CAN_F6R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB13  -----------------------------------
// SVD Line: 18805

//  <item> SFDITEM_FIELD__CAN_F6R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB14  -----------------------------------
// SVD Line: 18811

//  <item> SFDITEM_FIELD__CAN_F6R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB15  -----------------------------------
// SVD Line: 18817

//  <item> SFDITEM_FIELD__CAN_F6R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB16  -----------------------------------
// SVD Line: 18823

//  <item> SFDITEM_FIELD__CAN_F6R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB17  -----------------------------------
// SVD Line: 18829

//  <item> SFDITEM_FIELD__CAN_F6R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB18  -----------------------------------
// SVD Line: 18835

//  <item> SFDITEM_FIELD__CAN_F6R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB19  -----------------------------------
// SVD Line: 18841

//  <item> SFDITEM_FIELD__CAN_F6R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB20  -----------------------------------
// SVD Line: 18847

//  <item> SFDITEM_FIELD__CAN_F6R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB21  -----------------------------------
// SVD Line: 18853

//  <item> SFDITEM_FIELD__CAN_F6R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB22  -----------------------------------
// SVD Line: 18859

//  <item> SFDITEM_FIELD__CAN_F6R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB23  -----------------------------------
// SVD Line: 18865

//  <item> SFDITEM_FIELD__CAN_F6R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB24  -----------------------------------
// SVD Line: 18871

//  <item> SFDITEM_FIELD__CAN_F6R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB25  -----------------------------------
// SVD Line: 18877

//  <item> SFDITEM_FIELD__CAN_F6R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB26  -----------------------------------
// SVD Line: 18883

//  <item> SFDITEM_FIELD__CAN_F6R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB27  -----------------------------------
// SVD Line: 18889

//  <item> SFDITEM_FIELD__CAN_F6R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB28  -----------------------------------
// SVD Line: 18895

//  <item> SFDITEM_FIELD__CAN_F6R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB29  -----------------------------------
// SVD Line: 18901

//  <item> SFDITEM_FIELD__CAN_F6R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB30  -----------------------------------
// SVD Line: 18907

//  <item> SFDITEM_FIELD__CAN_F6R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F6R2_FB31  -----------------------------------
// SVD Line: 18913

//  <item> SFDITEM_FIELD__CAN_F6R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006674) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F6R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F6R2  ------------------------------------
// SVD Line: 18718

//  <rtree> SFDITEM_REG__CAN_F6R2
//    <name> F6R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006674) Filter bank 6 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F6R2 >> 0) & 0xFFFFFFFF), ((CAN_F6R2 = (CAN_F6R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F6R2_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F7R1  --------------------------------
// SVD Line: 18922

unsigned int CAN_F7R1 __AT (0x40006678);



// --------------------------------  Field Item: CAN_F7R1_FB0  ------------------------------------
// SVD Line: 18931

//  <item> SFDITEM_FIELD__CAN_F7R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB1  ------------------------------------
// SVD Line: 18937

//  <item> SFDITEM_FIELD__CAN_F7R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB2  ------------------------------------
// SVD Line: 18943

//  <item> SFDITEM_FIELD__CAN_F7R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB3  ------------------------------------
// SVD Line: 18949

//  <item> SFDITEM_FIELD__CAN_F7R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB4  ------------------------------------
// SVD Line: 18955

//  <item> SFDITEM_FIELD__CAN_F7R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB5  ------------------------------------
// SVD Line: 18961

//  <item> SFDITEM_FIELD__CAN_F7R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB6  ------------------------------------
// SVD Line: 18967

//  <item> SFDITEM_FIELD__CAN_F7R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB7  ------------------------------------
// SVD Line: 18973

//  <item> SFDITEM_FIELD__CAN_F7R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB8  ------------------------------------
// SVD Line: 18979

//  <item> SFDITEM_FIELD__CAN_F7R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB9  ------------------------------------
// SVD Line: 18985

//  <item> SFDITEM_FIELD__CAN_F7R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB10  -----------------------------------
// SVD Line: 18991

//  <item> SFDITEM_FIELD__CAN_F7R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB11  -----------------------------------
// SVD Line: 18997

//  <item> SFDITEM_FIELD__CAN_F7R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB12  -----------------------------------
// SVD Line: 19003

//  <item> SFDITEM_FIELD__CAN_F7R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB13  -----------------------------------
// SVD Line: 19009

//  <item> SFDITEM_FIELD__CAN_F7R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB14  -----------------------------------
// SVD Line: 19015

//  <item> SFDITEM_FIELD__CAN_F7R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB15  -----------------------------------
// SVD Line: 19021

//  <item> SFDITEM_FIELD__CAN_F7R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB16  -----------------------------------
// SVD Line: 19027

//  <item> SFDITEM_FIELD__CAN_F7R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB17  -----------------------------------
// SVD Line: 19033

//  <item> SFDITEM_FIELD__CAN_F7R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB18  -----------------------------------
// SVD Line: 19039

//  <item> SFDITEM_FIELD__CAN_F7R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB19  -----------------------------------
// SVD Line: 19045

//  <item> SFDITEM_FIELD__CAN_F7R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB20  -----------------------------------
// SVD Line: 19051

//  <item> SFDITEM_FIELD__CAN_F7R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB21  -----------------------------------
// SVD Line: 19057

//  <item> SFDITEM_FIELD__CAN_F7R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB22  -----------------------------------
// SVD Line: 19063

//  <item> SFDITEM_FIELD__CAN_F7R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB23  -----------------------------------
// SVD Line: 19069

//  <item> SFDITEM_FIELD__CAN_F7R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB24  -----------------------------------
// SVD Line: 19075

//  <item> SFDITEM_FIELD__CAN_F7R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB25  -----------------------------------
// SVD Line: 19081

//  <item> SFDITEM_FIELD__CAN_F7R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB26  -----------------------------------
// SVD Line: 19087

//  <item> SFDITEM_FIELD__CAN_F7R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB27  -----------------------------------
// SVD Line: 19093

//  <item> SFDITEM_FIELD__CAN_F7R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB28  -----------------------------------
// SVD Line: 19099

//  <item> SFDITEM_FIELD__CAN_F7R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB29  -----------------------------------
// SVD Line: 19105

//  <item> SFDITEM_FIELD__CAN_F7R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB30  -----------------------------------
// SVD Line: 19111

//  <item> SFDITEM_FIELD__CAN_F7R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R1_FB31  -----------------------------------
// SVD Line: 19117

//  <item> SFDITEM_FIELD__CAN_F7R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006678) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F7R1  ------------------------------------
// SVD Line: 18922

//  <rtree> SFDITEM_REG__CAN_F7R1
//    <name> F7R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006678) Filter bank 7 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F7R1 >> 0) & 0xFFFFFFFF), ((CAN_F7R1 = (CAN_F7R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F7R1_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F7R2  --------------------------------
// SVD Line: 19125

unsigned int CAN_F7R2 __AT (0x4000667C);



// --------------------------------  Field Item: CAN_F7R2_FB0  ------------------------------------
// SVD Line: 19134

//  <item> SFDITEM_FIELD__CAN_F7R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB1  ------------------------------------
// SVD Line: 19140

//  <item> SFDITEM_FIELD__CAN_F7R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB2  ------------------------------------
// SVD Line: 19146

//  <item> SFDITEM_FIELD__CAN_F7R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB3  ------------------------------------
// SVD Line: 19152

//  <item> SFDITEM_FIELD__CAN_F7R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB4  ------------------------------------
// SVD Line: 19158

//  <item> SFDITEM_FIELD__CAN_F7R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB5  ------------------------------------
// SVD Line: 19164

//  <item> SFDITEM_FIELD__CAN_F7R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB6  ------------------------------------
// SVD Line: 19170

//  <item> SFDITEM_FIELD__CAN_F7R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB7  ------------------------------------
// SVD Line: 19176

//  <item> SFDITEM_FIELD__CAN_F7R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB8  ------------------------------------
// SVD Line: 19182

//  <item> SFDITEM_FIELD__CAN_F7R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB9  ------------------------------------
// SVD Line: 19188

//  <item> SFDITEM_FIELD__CAN_F7R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB10  -----------------------------------
// SVD Line: 19194

//  <item> SFDITEM_FIELD__CAN_F7R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB11  -----------------------------------
// SVD Line: 19200

//  <item> SFDITEM_FIELD__CAN_F7R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB12  -----------------------------------
// SVD Line: 19206

//  <item> SFDITEM_FIELD__CAN_F7R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB13  -----------------------------------
// SVD Line: 19212

//  <item> SFDITEM_FIELD__CAN_F7R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB14  -----------------------------------
// SVD Line: 19218

//  <item> SFDITEM_FIELD__CAN_F7R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB15  -----------------------------------
// SVD Line: 19224

//  <item> SFDITEM_FIELD__CAN_F7R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB16  -----------------------------------
// SVD Line: 19230

//  <item> SFDITEM_FIELD__CAN_F7R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB17  -----------------------------------
// SVD Line: 19236

//  <item> SFDITEM_FIELD__CAN_F7R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB18  -----------------------------------
// SVD Line: 19242

//  <item> SFDITEM_FIELD__CAN_F7R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB19  -----------------------------------
// SVD Line: 19248

//  <item> SFDITEM_FIELD__CAN_F7R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB20  -----------------------------------
// SVD Line: 19254

//  <item> SFDITEM_FIELD__CAN_F7R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB21  -----------------------------------
// SVD Line: 19260

//  <item> SFDITEM_FIELD__CAN_F7R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB22  -----------------------------------
// SVD Line: 19266

//  <item> SFDITEM_FIELD__CAN_F7R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB23  -----------------------------------
// SVD Line: 19272

//  <item> SFDITEM_FIELD__CAN_F7R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB24  -----------------------------------
// SVD Line: 19278

//  <item> SFDITEM_FIELD__CAN_F7R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB25  -----------------------------------
// SVD Line: 19284

//  <item> SFDITEM_FIELD__CAN_F7R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB26  -----------------------------------
// SVD Line: 19290

//  <item> SFDITEM_FIELD__CAN_F7R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB27  -----------------------------------
// SVD Line: 19296

//  <item> SFDITEM_FIELD__CAN_F7R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB28  -----------------------------------
// SVD Line: 19302

//  <item> SFDITEM_FIELD__CAN_F7R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB29  -----------------------------------
// SVD Line: 19308

//  <item> SFDITEM_FIELD__CAN_F7R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB30  -----------------------------------
// SVD Line: 19314

//  <item> SFDITEM_FIELD__CAN_F7R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F7R2_FB31  -----------------------------------
// SVD Line: 19320

//  <item> SFDITEM_FIELD__CAN_F7R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000667C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F7R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F7R2  ------------------------------------
// SVD Line: 19125

//  <rtree> SFDITEM_REG__CAN_F7R2
//    <name> F7R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000667C) Filter bank 7 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F7R2 >> 0) & 0xFFFFFFFF), ((CAN_F7R2 = (CAN_F7R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F7R2_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F8R1  --------------------------------
// SVD Line: 19328

unsigned int CAN_F8R1 __AT (0x40006680);



// --------------------------------  Field Item: CAN_F8R1_FB0  ------------------------------------
// SVD Line: 19337

//  <item> SFDITEM_FIELD__CAN_F8R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB1  ------------------------------------
// SVD Line: 19343

//  <item> SFDITEM_FIELD__CAN_F8R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB2  ------------------------------------
// SVD Line: 19349

//  <item> SFDITEM_FIELD__CAN_F8R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB3  ------------------------------------
// SVD Line: 19355

//  <item> SFDITEM_FIELD__CAN_F8R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB4  ------------------------------------
// SVD Line: 19361

//  <item> SFDITEM_FIELD__CAN_F8R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB5  ------------------------------------
// SVD Line: 19367

//  <item> SFDITEM_FIELD__CAN_F8R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB6  ------------------------------------
// SVD Line: 19373

//  <item> SFDITEM_FIELD__CAN_F8R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB7  ------------------------------------
// SVD Line: 19379

//  <item> SFDITEM_FIELD__CAN_F8R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB8  ------------------------------------
// SVD Line: 19385

//  <item> SFDITEM_FIELD__CAN_F8R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB9  ------------------------------------
// SVD Line: 19391

//  <item> SFDITEM_FIELD__CAN_F8R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB10  -----------------------------------
// SVD Line: 19397

//  <item> SFDITEM_FIELD__CAN_F8R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB11  -----------------------------------
// SVD Line: 19403

//  <item> SFDITEM_FIELD__CAN_F8R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB12  -----------------------------------
// SVD Line: 19409

//  <item> SFDITEM_FIELD__CAN_F8R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB13  -----------------------------------
// SVD Line: 19415

//  <item> SFDITEM_FIELD__CAN_F8R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB14  -----------------------------------
// SVD Line: 19421

//  <item> SFDITEM_FIELD__CAN_F8R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB15  -----------------------------------
// SVD Line: 19427

//  <item> SFDITEM_FIELD__CAN_F8R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB16  -----------------------------------
// SVD Line: 19433

//  <item> SFDITEM_FIELD__CAN_F8R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB17  -----------------------------------
// SVD Line: 19439

//  <item> SFDITEM_FIELD__CAN_F8R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB18  -----------------------------------
// SVD Line: 19445

//  <item> SFDITEM_FIELD__CAN_F8R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB19  -----------------------------------
// SVD Line: 19451

//  <item> SFDITEM_FIELD__CAN_F8R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB20  -----------------------------------
// SVD Line: 19457

//  <item> SFDITEM_FIELD__CAN_F8R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB21  -----------------------------------
// SVD Line: 19463

//  <item> SFDITEM_FIELD__CAN_F8R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB22  -----------------------------------
// SVD Line: 19469

//  <item> SFDITEM_FIELD__CAN_F8R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB23  -----------------------------------
// SVD Line: 19475

//  <item> SFDITEM_FIELD__CAN_F8R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB24  -----------------------------------
// SVD Line: 19481

//  <item> SFDITEM_FIELD__CAN_F8R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB25  -----------------------------------
// SVD Line: 19487

//  <item> SFDITEM_FIELD__CAN_F8R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB26  -----------------------------------
// SVD Line: 19493

//  <item> SFDITEM_FIELD__CAN_F8R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB27  -----------------------------------
// SVD Line: 19499

//  <item> SFDITEM_FIELD__CAN_F8R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB28  -----------------------------------
// SVD Line: 19505

//  <item> SFDITEM_FIELD__CAN_F8R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB29  -----------------------------------
// SVD Line: 19511

//  <item> SFDITEM_FIELD__CAN_F8R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB30  -----------------------------------
// SVD Line: 19517

//  <item> SFDITEM_FIELD__CAN_F8R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R1_FB31  -----------------------------------
// SVD Line: 19523

//  <item> SFDITEM_FIELD__CAN_F8R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006680) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F8R1  ------------------------------------
// SVD Line: 19328

//  <rtree> SFDITEM_REG__CAN_F8R1
//    <name> F8R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006680) Filter bank 8 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F8R1 >> 0) & 0xFFFFFFFF), ((CAN_F8R1 = (CAN_F8R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F8R1_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F8R2  --------------------------------
// SVD Line: 19531

unsigned int CAN_F8R2 __AT (0x40006684);



// --------------------------------  Field Item: CAN_F8R2_FB0  ------------------------------------
// SVD Line: 19540

//  <item> SFDITEM_FIELD__CAN_F8R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB1  ------------------------------------
// SVD Line: 19546

//  <item> SFDITEM_FIELD__CAN_F8R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB2  ------------------------------------
// SVD Line: 19552

//  <item> SFDITEM_FIELD__CAN_F8R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB3  ------------------------------------
// SVD Line: 19558

//  <item> SFDITEM_FIELD__CAN_F8R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB4  ------------------------------------
// SVD Line: 19564

//  <item> SFDITEM_FIELD__CAN_F8R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB5  ------------------------------------
// SVD Line: 19570

//  <item> SFDITEM_FIELD__CAN_F8R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB6  ------------------------------------
// SVD Line: 19576

//  <item> SFDITEM_FIELD__CAN_F8R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB7  ------------------------------------
// SVD Line: 19582

//  <item> SFDITEM_FIELD__CAN_F8R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB8  ------------------------------------
// SVD Line: 19588

//  <item> SFDITEM_FIELD__CAN_F8R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB9  ------------------------------------
// SVD Line: 19594

//  <item> SFDITEM_FIELD__CAN_F8R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB10  -----------------------------------
// SVD Line: 19600

//  <item> SFDITEM_FIELD__CAN_F8R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB11  -----------------------------------
// SVD Line: 19606

//  <item> SFDITEM_FIELD__CAN_F8R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB12  -----------------------------------
// SVD Line: 19612

//  <item> SFDITEM_FIELD__CAN_F8R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB13  -----------------------------------
// SVD Line: 19618

//  <item> SFDITEM_FIELD__CAN_F8R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB14  -----------------------------------
// SVD Line: 19624

//  <item> SFDITEM_FIELD__CAN_F8R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB15  -----------------------------------
// SVD Line: 19630

//  <item> SFDITEM_FIELD__CAN_F8R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB16  -----------------------------------
// SVD Line: 19636

//  <item> SFDITEM_FIELD__CAN_F8R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB17  -----------------------------------
// SVD Line: 19642

//  <item> SFDITEM_FIELD__CAN_F8R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB18  -----------------------------------
// SVD Line: 19648

//  <item> SFDITEM_FIELD__CAN_F8R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB19  -----------------------------------
// SVD Line: 19654

//  <item> SFDITEM_FIELD__CAN_F8R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB20  -----------------------------------
// SVD Line: 19660

//  <item> SFDITEM_FIELD__CAN_F8R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB21  -----------------------------------
// SVD Line: 19666

//  <item> SFDITEM_FIELD__CAN_F8R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB22  -----------------------------------
// SVD Line: 19672

//  <item> SFDITEM_FIELD__CAN_F8R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB23  -----------------------------------
// SVD Line: 19678

//  <item> SFDITEM_FIELD__CAN_F8R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB24  -----------------------------------
// SVD Line: 19684

//  <item> SFDITEM_FIELD__CAN_F8R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB25  -----------------------------------
// SVD Line: 19690

//  <item> SFDITEM_FIELD__CAN_F8R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB26  -----------------------------------
// SVD Line: 19696

//  <item> SFDITEM_FIELD__CAN_F8R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB27  -----------------------------------
// SVD Line: 19702

//  <item> SFDITEM_FIELD__CAN_F8R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB28  -----------------------------------
// SVD Line: 19708

//  <item> SFDITEM_FIELD__CAN_F8R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB29  -----------------------------------
// SVD Line: 19714

//  <item> SFDITEM_FIELD__CAN_F8R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB30  -----------------------------------
// SVD Line: 19720

//  <item> SFDITEM_FIELD__CAN_F8R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F8R2_FB31  -----------------------------------
// SVD Line: 19726

//  <item> SFDITEM_FIELD__CAN_F8R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006684) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F8R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F8R2  ------------------------------------
// SVD Line: 19531

//  <rtree> SFDITEM_REG__CAN_F8R2
//    <name> F8R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006684) Filter bank 8 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F8R2 >> 0) & 0xFFFFFFFF), ((CAN_F8R2 = (CAN_F8R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F8R2_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F9R1  --------------------------------
// SVD Line: 19734

unsigned int CAN_F9R1 __AT (0x40006688);



// --------------------------------  Field Item: CAN_F9R1_FB0  ------------------------------------
// SVD Line: 19743

//  <item> SFDITEM_FIELD__CAN_F9R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB1  ------------------------------------
// SVD Line: 19749

//  <item> SFDITEM_FIELD__CAN_F9R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB2  ------------------------------------
// SVD Line: 19755

//  <item> SFDITEM_FIELD__CAN_F9R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB3  ------------------------------------
// SVD Line: 19761

//  <item> SFDITEM_FIELD__CAN_F9R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB4  ------------------------------------
// SVD Line: 19767

//  <item> SFDITEM_FIELD__CAN_F9R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB5  ------------------------------------
// SVD Line: 19773

//  <item> SFDITEM_FIELD__CAN_F9R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB6  ------------------------------------
// SVD Line: 19779

//  <item> SFDITEM_FIELD__CAN_F9R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB7  ------------------------------------
// SVD Line: 19785

//  <item> SFDITEM_FIELD__CAN_F9R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB8  ------------------------------------
// SVD Line: 19791

//  <item> SFDITEM_FIELD__CAN_F9R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB9  ------------------------------------
// SVD Line: 19797

//  <item> SFDITEM_FIELD__CAN_F9R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB10  -----------------------------------
// SVD Line: 19803

//  <item> SFDITEM_FIELD__CAN_F9R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB11  -----------------------------------
// SVD Line: 19809

//  <item> SFDITEM_FIELD__CAN_F9R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB12  -----------------------------------
// SVD Line: 19815

//  <item> SFDITEM_FIELD__CAN_F9R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB13  -----------------------------------
// SVD Line: 19821

//  <item> SFDITEM_FIELD__CAN_F9R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB14  -----------------------------------
// SVD Line: 19827

//  <item> SFDITEM_FIELD__CAN_F9R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB15  -----------------------------------
// SVD Line: 19833

//  <item> SFDITEM_FIELD__CAN_F9R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB16  -----------------------------------
// SVD Line: 19839

//  <item> SFDITEM_FIELD__CAN_F9R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB17  -----------------------------------
// SVD Line: 19845

//  <item> SFDITEM_FIELD__CAN_F9R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB18  -----------------------------------
// SVD Line: 19851

//  <item> SFDITEM_FIELD__CAN_F9R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB19  -----------------------------------
// SVD Line: 19857

//  <item> SFDITEM_FIELD__CAN_F9R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB20  -----------------------------------
// SVD Line: 19863

//  <item> SFDITEM_FIELD__CAN_F9R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB21  -----------------------------------
// SVD Line: 19869

//  <item> SFDITEM_FIELD__CAN_F9R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB22  -----------------------------------
// SVD Line: 19875

//  <item> SFDITEM_FIELD__CAN_F9R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB23  -----------------------------------
// SVD Line: 19881

//  <item> SFDITEM_FIELD__CAN_F9R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB24  -----------------------------------
// SVD Line: 19887

//  <item> SFDITEM_FIELD__CAN_F9R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB25  -----------------------------------
// SVD Line: 19893

//  <item> SFDITEM_FIELD__CAN_F9R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB26  -----------------------------------
// SVD Line: 19899

//  <item> SFDITEM_FIELD__CAN_F9R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB27  -----------------------------------
// SVD Line: 19905

//  <item> SFDITEM_FIELD__CAN_F9R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB28  -----------------------------------
// SVD Line: 19911

//  <item> SFDITEM_FIELD__CAN_F9R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB29  -----------------------------------
// SVD Line: 19917

//  <item> SFDITEM_FIELD__CAN_F9R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB30  -----------------------------------
// SVD Line: 19923

//  <item> SFDITEM_FIELD__CAN_F9R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R1_FB31  -----------------------------------
// SVD Line: 19929

//  <item> SFDITEM_FIELD__CAN_F9R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006688) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F9R1  ------------------------------------
// SVD Line: 19734

//  <rtree> SFDITEM_REG__CAN_F9R1
//    <name> F9R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006688) Filter bank 9 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F9R1 >> 0) & 0xFFFFFFFF), ((CAN_F9R1 = (CAN_F9R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F9R1_FB31 </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CAN_F9R2  --------------------------------
// SVD Line: 19937

unsigned int CAN_F9R2 __AT (0x4000668C);



// --------------------------------  Field Item: CAN_F9R2_FB0  ------------------------------------
// SVD Line: 19946

//  <item> SFDITEM_FIELD__CAN_F9R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB1  ------------------------------------
// SVD Line: 19952

//  <item> SFDITEM_FIELD__CAN_F9R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB2  ------------------------------------
// SVD Line: 19958

//  <item> SFDITEM_FIELD__CAN_F9R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB3  ------------------------------------
// SVD Line: 19964

//  <item> SFDITEM_FIELD__CAN_F9R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB4  ------------------------------------
// SVD Line: 19970

//  <item> SFDITEM_FIELD__CAN_F9R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB5  ------------------------------------
// SVD Line: 19976

//  <item> SFDITEM_FIELD__CAN_F9R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB6  ------------------------------------
// SVD Line: 19982

//  <item> SFDITEM_FIELD__CAN_F9R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB7  ------------------------------------
// SVD Line: 19988

//  <item> SFDITEM_FIELD__CAN_F9R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB8  ------------------------------------
// SVD Line: 19994

//  <item> SFDITEM_FIELD__CAN_F9R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB9  ------------------------------------
// SVD Line: 20000

//  <item> SFDITEM_FIELD__CAN_F9R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB10  -----------------------------------
// SVD Line: 20006

//  <item> SFDITEM_FIELD__CAN_F9R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB11  -----------------------------------
// SVD Line: 20012

//  <item> SFDITEM_FIELD__CAN_F9R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB12  -----------------------------------
// SVD Line: 20018

//  <item> SFDITEM_FIELD__CAN_F9R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB13  -----------------------------------
// SVD Line: 20024

//  <item> SFDITEM_FIELD__CAN_F9R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB14  -----------------------------------
// SVD Line: 20030

//  <item> SFDITEM_FIELD__CAN_F9R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB15  -----------------------------------
// SVD Line: 20036

//  <item> SFDITEM_FIELD__CAN_F9R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB16  -----------------------------------
// SVD Line: 20042

//  <item> SFDITEM_FIELD__CAN_F9R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB17  -----------------------------------
// SVD Line: 20048

//  <item> SFDITEM_FIELD__CAN_F9R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB18  -----------------------------------
// SVD Line: 20054

//  <item> SFDITEM_FIELD__CAN_F9R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB19  -----------------------------------
// SVD Line: 20060

//  <item> SFDITEM_FIELD__CAN_F9R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB20  -----------------------------------
// SVD Line: 20066

//  <item> SFDITEM_FIELD__CAN_F9R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB21  -----------------------------------
// SVD Line: 20072

//  <item> SFDITEM_FIELD__CAN_F9R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB22  -----------------------------------
// SVD Line: 20078

//  <item> SFDITEM_FIELD__CAN_F9R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB23  -----------------------------------
// SVD Line: 20084

//  <item> SFDITEM_FIELD__CAN_F9R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB24  -----------------------------------
// SVD Line: 20090

//  <item> SFDITEM_FIELD__CAN_F9R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB25  -----------------------------------
// SVD Line: 20096

//  <item> SFDITEM_FIELD__CAN_F9R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB26  -----------------------------------
// SVD Line: 20102

//  <item> SFDITEM_FIELD__CAN_F9R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB27  -----------------------------------
// SVD Line: 20108

//  <item> SFDITEM_FIELD__CAN_F9R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB28  -----------------------------------
// SVD Line: 20114

//  <item> SFDITEM_FIELD__CAN_F9R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB29  -----------------------------------
// SVD Line: 20120

//  <item> SFDITEM_FIELD__CAN_F9R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB30  -----------------------------------
// SVD Line: 20126

//  <item> SFDITEM_FIELD__CAN_F9R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F9R2_FB31  -----------------------------------
// SVD Line: 20132

//  <item> SFDITEM_FIELD__CAN_F9R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000668C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F9R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F9R2  ------------------------------------
// SVD Line: 19937

//  <rtree> SFDITEM_REG__CAN_F9R2
//    <name> F9R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000668C) Filter bank 9 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F9R2 >> 0) & 0xFFFFFFFF), ((CAN_F9R2 = (CAN_F9R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F9R2_FB31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CAN_F10R1  --------------------------------
// SVD Line: 20140

unsigned int CAN_F10R1 __AT (0x40006690);



// --------------------------------  Field Item: CAN_F10R1_FB0  -----------------------------------
// SVD Line: 20149

//  <item> SFDITEM_FIELD__CAN_F10R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R1_FB1  -----------------------------------
// SVD Line: 20155

//  <item> SFDITEM_FIELD__CAN_F10R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R1_FB2  -----------------------------------
// SVD Line: 20161

//  <item> SFDITEM_FIELD__CAN_F10R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R1_FB3  -----------------------------------
// SVD Line: 20167

//  <item> SFDITEM_FIELD__CAN_F10R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R1_FB4  -----------------------------------
// SVD Line: 20173

//  <item> SFDITEM_FIELD__CAN_F10R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R1_FB5  -----------------------------------
// SVD Line: 20179

//  <item> SFDITEM_FIELD__CAN_F10R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R1_FB6  -----------------------------------
// SVD Line: 20185

//  <item> SFDITEM_FIELD__CAN_F10R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R1_FB7  -----------------------------------
// SVD Line: 20191

//  <item> SFDITEM_FIELD__CAN_F10R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R1_FB8  -----------------------------------
// SVD Line: 20197

//  <item> SFDITEM_FIELD__CAN_F10R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R1_FB9  -----------------------------------
// SVD Line: 20203

//  <item> SFDITEM_FIELD__CAN_F10R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB10  -----------------------------------
// SVD Line: 20209

//  <item> SFDITEM_FIELD__CAN_F10R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB11  -----------------------------------
// SVD Line: 20215

//  <item> SFDITEM_FIELD__CAN_F10R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB12  -----------------------------------
// SVD Line: 20221

//  <item> SFDITEM_FIELD__CAN_F10R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB13  -----------------------------------
// SVD Line: 20227

//  <item> SFDITEM_FIELD__CAN_F10R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB14  -----------------------------------
// SVD Line: 20233

//  <item> SFDITEM_FIELD__CAN_F10R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB15  -----------------------------------
// SVD Line: 20239

//  <item> SFDITEM_FIELD__CAN_F10R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB16  -----------------------------------
// SVD Line: 20245

//  <item> SFDITEM_FIELD__CAN_F10R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB17  -----------------------------------
// SVD Line: 20251

//  <item> SFDITEM_FIELD__CAN_F10R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB18  -----------------------------------
// SVD Line: 20257

//  <item> SFDITEM_FIELD__CAN_F10R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB19  -----------------------------------
// SVD Line: 20263

//  <item> SFDITEM_FIELD__CAN_F10R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB20  -----------------------------------
// SVD Line: 20269

//  <item> SFDITEM_FIELD__CAN_F10R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB21  -----------------------------------
// SVD Line: 20275

//  <item> SFDITEM_FIELD__CAN_F10R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB22  -----------------------------------
// SVD Line: 20281

//  <item> SFDITEM_FIELD__CAN_F10R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB23  -----------------------------------
// SVD Line: 20287

//  <item> SFDITEM_FIELD__CAN_F10R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB24  -----------------------------------
// SVD Line: 20293

//  <item> SFDITEM_FIELD__CAN_F10R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB25  -----------------------------------
// SVD Line: 20299

//  <item> SFDITEM_FIELD__CAN_F10R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB26  -----------------------------------
// SVD Line: 20305

//  <item> SFDITEM_FIELD__CAN_F10R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB27  -----------------------------------
// SVD Line: 20311

//  <item> SFDITEM_FIELD__CAN_F10R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB28  -----------------------------------
// SVD Line: 20317

//  <item> SFDITEM_FIELD__CAN_F10R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB29  -----------------------------------
// SVD Line: 20323

//  <item> SFDITEM_FIELD__CAN_F10R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB30  -----------------------------------
// SVD Line: 20329

//  <item> SFDITEM_FIELD__CAN_F10R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R1_FB31  -----------------------------------
// SVD Line: 20335

//  <item> SFDITEM_FIELD__CAN_F10R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006690) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F10R1  -----------------------------------
// SVD Line: 20140

//  <rtree> SFDITEM_REG__CAN_F10R1
//    <name> F10R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006690) Filter bank 10 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F10R1 >> 0) & 0xFFFFFFFF), ((CAN_F10R1 = (CAN_F10R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F10R1_FB31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CAN_F10R2  --------------------------------
// SVD Line: 20343

unsigned int CAN_F10R2 __AT (0x40006694);



// --------------------------------  Field Item: CAN_F10R2_FB0  -----------------------------------
// SVD Line: 20352

//  <item> SFDITEM_FIELD__CAN_F10R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R2_FB1  -----------------------------------
// SVD Line: 20358

//  <item> SFDITEM_FIELD__CAN_F10R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R2_FB2  -----------------------------------
// SVD Line: 20364

//  <item> SFDITEM_FIELD__CAN_F10R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R2_FB3  -----------------------------------
// SVD Line: 20370

//  <item> SFDITEM_FIELD__CAN_F10R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R2_FB4  -----------------------------------
// SVD Line: 20376

//  <item> SFDITEM_FIELD__CAN_F10R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R2_FB5  -----------------------------------
// SVD Line: 20382

//  <item> SFDITEM_FIELD__CAN_F10R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R2_FB6  -----------------------------------
// SVD Line: 20388

//  <item> SFDITEM_FIELD__CAN_F10R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R2_FB7  -----------------------------------
// SVD Line: 20394

//  <item> SFDITEM_FIELD__CAN_F10R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R2_FB8  -----------------------------------
// SVD Line: 20400

//  <item> SFDITEM_FIELD__CAN_F10R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F10R2_FB9  -----------------------------------
// SVD Line: 20406

//  <item> SFDITEM_FIELD__CAN_F10R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB10  -----------------------------------
// SVD Line: 20412

//  <item> SFDITEM_FIELD__CAN_F10R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB11  -----------------------------------
// SVD Line: 20418

//  <item> SFDITEM_FIELD__CAN_F10R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB12  -----------------------------------
// SVD Line: 20424

//  <item> SFDITEM_FIELD__CAN_F10R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB13  -----------------------------------
// SVD Line: 20430

//  <item> SFDITEM_FIELD__CAN_F10R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB14  -----------------------------------
// SVD Line: 20436

//  <item> SFDITEM_FIELD__CAN_F10R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB15  -----------------------------------
// SVD Line: 20442

//  <item> SFDITEM_FIELD__CAN_F10R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB16  -----------------------------------
// SVD Line: 20448

//  <item> SFDITEM_FIELD__CAN_F10R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB17  -----------------------------------
// SVD Line: 20454

//  <item> SFDITEM_FIELD__CAN_F10R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB18  -----------------------------------
// SVD Line: 20460

//  <item> SFDITEM_FIELD__CAN_F10R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB19  -----------------------------------
// SVD Line: 20466

//  <item> SFDITEM_FIELD__CAN_F10R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB20  -----------------------------------
// SVD Line: 20472

//  <item> SFDITEM_FIELD__CAN_F10R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB21  -----------------------------------
// SVD Line: 20478

//  <item> SFDITEM_FIELD__CAN_F10R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB22  -----------------------------------
// SVD Line: 20484

//  <item> SFDITEM_FIELD__CAN_F10R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB23  -----------------------------------
// SVD Line: 20490

//  <item> SFDITEM_FIELD__CAN_F10R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB24  -----------------------------------
// SVD Line: 20496

//  <item> SFDITEM_FIELD__CAN_F10R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB25  -----------------------------------
// SVD Line: 20502

//  <item> SFDITEM_FIELD__CAN_F10R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB26  -----------------------------------
// SVD Line: 20508

//  <item> SFDITEM_FIELD__CAN_F10R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB27  -----------------------------------
// SVD Line: 20514

//  <item> SFDITEM_FIELD__CAN_F10R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB28  -----------------------------------
// SVD Line: 20520

//  <item> SFDITEM_FIELD__CAN_F10R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB29  -----------------------------------
// SVD Line: 20526

//  <item> SFDITEM_FIELD__CAN_F10R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB30  -----------------------------------
// SVD Line: 20532

//  <item> SFDITEM_FIELD__CAN_F10R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F10R2_FB31  -----------------------------------
// SVD Line: 20538

//  <item> SFDITEM_FIELD__CAN_F10R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006694) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F10R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F10R2  -----------------------------------
// SVD Line: 20343

//  <rtree> SFDITEM_REG__CAN_F10R2
//    <name> F10R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006694) Filter bank 10 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F10R2 >> 0) & 0xFFFFFFFF), ((CAN_F10R2 = (CAN_F10R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F10R2_FB31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CAN_F11R1  --------------------------------
// SVD Line: 20546

unsigned int CAN_F11R1 __AT (0x40006698);



// --------------------------------  Field Item: CAN_F11R1_FB0  -----------------------------------
// SVD Line: 20555

//  <item> SFDITEM_FIELD__CAN_F11R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R1_FB1  -----------------------------------
// SVD Line: 20561

//  <item> SFDITEM_FIELD__CAN_F11R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R1_FB2  -----------------------------------
// SVD Line: 20567

//  <item> SFDITEM_FIELD__CAN_F11R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R1_FB3  -----------------------------------
// SVD Line: 20573

//  <item> SFDITEM_FIELD__CAN_F11R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R1_FB4  -----------------------------------
// SVD Line: 20579

//  <item> SFDITEM_FIELD__CAN_F11R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R1_FB5  -----------------------------------
// SVD Line: 20585

//  <item> SFDITEM_FIELD__CAN_F11R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R1_FB6  -----------------------------------
// SVD Line: 20591

//  <item> SFDITEM_FIELD__CAN_F11R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R1_FB7  -----------------------------------
// SVD Line: 20597

//  <item> SFDITEM_FIELD__CAN_F11R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R1_FB8  -----------------------------------
// SVD Line: 20603

//  <item> SFDITEM_FIELD__CAN_F11R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R1_FB9  -----------------------------------
// SVD Line: 20609

//  <item> SFDITEM_FIELD__CAN_F11R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB10  -----------------------------------
// SVD Line: 20615

//  <item> SFDITEM_FIELD__CAN_F11R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB11  -----------------------------------
// SVD Line: 20621

//  <item> SFDITEM_FIELD__CAN_F11R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB12  -----------------------------------
// SVD Line: 20627

//  <item> SFDITEM_FIELD__CAN_F11R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB13  -----------------------------------
// SVD Line: 20633

//  <item> SFDITEM_FIELD__CAN_F11R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB14  -----------------------------------
// SVD Line: 20639

//  <item> SFDITEM_FIELD__CAN_F11R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB15  -----------------------------------
// SVD Line: 20645

//  <item> SFDITEM_FIELD__CAN_F11R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB16  -----------------------------------
// SVD Line: 20651

//  <item> SFDITEM_FIELD__CAN_F11R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB17  -----------------------------------
// SVD Line: 20657

//  <item> SFDITEM_FIELD__CAN_F11R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB18  -----------------------------------
// SVD Line: 20663

//  <item> SFDITEM_FIELD__CAN_F11R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB19  -----------------------------------
// SVD Line: 20669

//  <item> SFDITEM_FIELD__CAN_F11R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB20  -----------------------------------
// SVD Line: 20675

//  <item> SFDITEM_FIELD__CAN_F11R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB21  -----------------------------------
// SVD Line: 20681

//  <item> SFDITEM_FIELD__CAN_F11R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB22  -----------------------------------
// SVD Line: 20687

//  <item> SFDITEM_FIELD__CAN_F11R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB23  -----------------------------------
// SVD Line: 20693

//  <item> SFDITEM_FIELD__CAN_F11R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB24  -----------------------------------
// SVD Line: 20699

//  <item> SFDITEM_FIELD__CAN_F11R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB25  -----------------------------------
// SVD Line: 20705

//  <item> SFDITEM_FIELD__CAN_F11R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB26  -----------------------------------
// SVD Line: 20711

//  <item> SFDITEM_FIELD__CAN_F11R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB27  -----------------------------------
// SVD Line: 20717

//  <item> SFDITEM_FIELD__CAN_F11R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB28  -----------------------------------
// SVD Line: 20723

//  <item> SFDITEM_FIELD__CAN_F11R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB29  -----------------------------------
// SVD Line: 20729

//  <item> SFDITEM_FIELD__CAN_F11R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB30  -----------------------------------
// SVD Line: 20735

//  <item> SFDITEM_FIELD__CAN_F11R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R1_FB31  -----------------------------------
// SVD Line: 20741

//  <item> SFDITEM_FIELD__CAN_F11R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x40006698) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F11R1  -----------------------------------
// SVD Line: 20546

//  <rtree> SFDITEM_REG__CAN_F11R1
//    <name> F11R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40006698) Filter bank 11 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F11R1 >> 0) & 0xFFFFFFFF), ((CAN_F11R1 = (CAN_F11R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F11R1_FB31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CAN_F11R2  --------------------------------
// SVD Line: 20749

unsigned int CAN_F11R2 __AT (0x4000669C);



// --------------------------------  Field Item: CAN_F11R2_FB0  -----------------------------------
// SVD Line: 20758

//  <item> SFDITEM_FIELD__CAN_F11R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R2_FB1  -----------------------------------
// SVD Line: 20764

//  <item> SFDITEM_FIELD__CAN_F11R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R2_FB2  -----------------------------------
// SVD Line: 20770

//  <item> SFDITEM_FIELD__CAN_F11R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R2_FB3  -----------------------------------
// SVD Line: 20776

//  <item> SFDITEM_FIELD__CAN_F11R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R2_FB4  -----------------------------------
// SVD Line: 20782

//  <item> SFDITEM_FIELD__CAN_F11R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R2_FB5  -----------------------------------
// SVD Line: 20788

//  <item> SFDITEM_FIELD__CAN_F11R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R2_FB6  -----------------------------------
// SVD Line: 20794

//  <item> SFDITEM_FIELD__CAN_F11R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R2_FB7  -----------------------------------
// SVD Line: 20800

//  <item> SFDITEM_FIELD__CAN_F11R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R2_FB8  -----------------------------------
// SVD Line: 20806

//  <item> SFDITEM_FIELD__CAN_F11R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F11R2_FB9  -----------------------------------
// SVD Line: 20812

//  <item> SFDITEM_FIELD__CAN_F11R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB10  -----------------------------------
// SVD Line: 20818

//  <item> SFDITEM_FIELD__CAN_F11R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB11  -----------------------------------
// SVD Line: 20824

//  <item> SFDITEM_FIELD__CAN_F11R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB12  -----------------------------------
// SVD Line: 20830

//  <item> SFDITEM_FIELD__CAN_F11R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB13  -----------------------------------
// SVD Line: 20836

//  <item> SFDITEM_FIELD__CAN_F11R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB14  -----------------------------------
// SVD Line: 20842

//  <item> SFDITEM_FIELD__CAN_F11R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB15  -----------------------------------
// SVD Line: 20848

//  <item> SFDITEM_FIELD__CAN_F11R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB16  -----------------------------------
// SVD Line: 20854

//  <item> SFDITEM_FIELD__CAN_F11R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB17  -----------------------------------
// SVD Line: 20860

//  <item> SFDITEM_FIELD__CAN_F11R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB18  -----------------------------------
// SVD Line: 20866

//  <item> SFDITEM_FIELD__CAN_F11R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB19  -----------------------------------
// SVD Line: 20872

//  <item> SFDITEM_FIELD__CAN_F11R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB20  -----------------------------------
// SVD Line: 20878

//  <item> SFDITEM_FIELD__CAN_F11R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB21  -----------------------------------
// SVD Line: 20884

//  <item> SFDITEM_FIELD__CAN_F11R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB22  -----------------------------------
// SVD Line: 20890

//  <item> SFDITEM_FIELD__CAN_F11R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB23  -----------------------------------
// SVD Line: 20896

//  <item> SFDITEM_FIELD__CAN_F11R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB24  -----------------------------------
// SVD Line: 20902

//  <item> SFDITEM_FIELD__CAN_F11R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB25  -----------------------------------
// SVD Line: 20908

//  <item> SFDITEM_FIELD__CAN_F11R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB26  -----------------------------------
// SVD Line: 20914

//  <item> SFDITEM_FIELD__CAN_F11R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB27  -----------------------------------
// SVD Line: 20920

//  <item> SFDITEM_FIELD__CAN_F11R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB28  -----------------------------------
// SVD Line: 20926

//  <item> SFDITEM_FIELD__CAN_F11R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB29  -----------------------------------
// SVD Line: 20932

//  <item> SFDITEM_FIELD__CAN_F11R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB30  -----------------------------------
// SVD Line: 20938

//  <item> SFDITEM_FIELD__CAN_F11R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F11R2_FB31  -----------------------------------
// SVD Line: 20944

//  <item> SFDITEM_FIELD__CAN_F11R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x4000669C) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F11R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F11R2  -----------------------------------
// SVD Line: 20749

//  <rtree> SFDITEM_REG__CAN_F11R2
//    <name> F11R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000669C) Filter bank 11 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F11R2 >> 0) & 0xFFFFFFFF), ((CAN_F11R2 = (CAN_F11R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F11R2_FB31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CAN_F12R1  --------------------------------
// SVD Line: 20952

unsigned int CAN_F12R1 __AT (0x400066A0);



// --------------------------------  Field Item: CAN_F12R1_FB0  -----------------------------------
// SVD Line: 20961

//  <item> SFDITEM_FIELD__CAN_F12R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R1_FB1  -----------------------------------
// SVD Line: 20967

//  <item> SFDITEM_FIELD__CAN_F12R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R1_FB2  -----------------------------------
// SVD Line: 20973

//  <item> SFDITEM_FIELD__CAN_F12R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R1_FB3  -----------------------------------
// SVD Line: 20979

//  <item> SFDITEM_FIELD__CAN_F12R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R1_FB4  -----------------------------------
// SVD Line: 20985

//  <item> SFDITEM_FIELD__CAN_F12R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R1_FB5  -----------------------------------
// SVD Line: 20991

//  <item> SFDITEM_FIELD__CAN_F12R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R1_FB6  -----------------------------------
// SVD Line: 20997

//  <item> SFDITEM_FIELD__CAN_F12R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R1_FB7  -----------------------------------
// SVD Line: 21003

//  <item> SFDITEM_FIELD__CAN_F12R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R1_FB8  -----------------------------------
// SVD Line: 21009

//  <item> SFDITEM_FIELD__CAN_F12R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R1_FB9  -----------------------------------
// SVD Line: 21015

//  <item> SFDITEM_FIELD__CAN_F12R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB10  -----------------------------------
// SVD Line: 21021

//  <item> SFDITEM_FIELD__CAN_F12R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB11  -----------------------------------
// SVD Line: 21027

//  <item> SFDITEM_FIELD__CAN_F12R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB12  -----------------------------------
// SVD Line: 21033

//  <item> SFDITEM_FIELD__CAN_F12R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB13  -----------------------------------
// SVD Line: 21039

//  <item> SFDITEM_FIELD__CAN_F12R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB14  -----------------------------------
// SVD Line: 21045

//  <item> SFDITEM_FIELD__CAN_F12R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB15  -----------------------------------
// SVD Line: 21051

//  <item> SFDITEM_FIELD__CAN_F12R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB16  -----------------------------------
// SVD Line: 21057

//  <item> SFDITEM_FIELD__CAN_F12R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB17  -----------------------------------
// SVD Line: 21063

//  <item> SFDITEM_FIELD__CAN_F12R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB18  -----------------------------------
// SVD Line: 21069

//  <item> SFDITEM_FIELD__CAN_F12R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB19  -----------------------------------
// SVD Line: 21075

//  <item> SFDITEM_FIELD__CAN_F12R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB20  -----------------------------------
// SVD Line: 21081

//  <item> SFDITEM_FIELD__CAN_F12R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB21  -----------------------------------
// SVD Line: 21087

//  <item> SFDITEM_FIELD__CAN_F12R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB22  -----------------------------------
// SVD Line: 21093

//  <item> SFDITEM_FIELD__CAN_F12R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB23  -----------------------------------
// SVD Line: 21099

//  <item> SFDITEM_FIELD__CAN_F12R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB24  -----------------------------------
// SVD Line: 21105

//  <item> SFDITEM_FIELD__CAN_F12R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB25  -----------------------------------
// SVD Line: 21111

//  <item> SFDITEM_FIELD__CAN_F12R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB26  -----------------------------------
// SVD Line: 21117

//  <item> SFDITEM_FIELD__CAN_F12R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB27  -----------------------------------
// SVD Line: 21123

//  <item> SFDITEM_FIELD__CAN_F12R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB28  -----------------------------------
// SVD Line: 21129

//  <item> SFDITEM_FIELD__CAN_F12R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB29  -----------------------------------
// SVD Line: 21135

//  <item> SFDITEM_FIELD__CAN_F12R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB30  -----------------------------------
// SVD Line: 21141

//  <item> SFDITEM_FIELD__CAN_F12R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R1_FB31  -----------------------------------
// SVD Line: 21147

//  <item> SFDITEM_FIELD__CAN_F12R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x400066A0) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F12R1  -----------------------------------
// SVD Line: 20952

//  <rtree> SFDITEM_REG__CAN_F12R1
//    <name> F12R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400066A0) Filter bank 4 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F12R1 >> 0) & 0xFFFFFFFF), ((CAN_F12R1 = (CAN_F12R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F12R1_FB31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CAN_F12R2  --------------------------------
// SVD Line: 21155

unsigned int CAN_F12R2 __AT (0x400066A4);



// --------------------------------  Field Item: CAN_F12R2_FB0  -----------------------------------
// SVD Line: 21164

//  <item> SFDITEM_FIELD__CAN_F12R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R2_FB1  -----------------------------------
// SVD Line: 21170

//  <item> SFDITEM_FIELD__CAN_F12R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R2_FB2  -----------------------------------
// SVD Line: 21176

//  <item> SFDITEM_FIELD__CAN_F12R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R2_FB3  -----------------------------------
// SVD Line: 21182

//  <item> SFDITEM_FIELD__CAN_F12R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R2_FB4  -----------------------------------
// SVD Line: 21188

//  <item> SFDITEM_FIELD__CAN_F12R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R2_FB5  -----------------------------------
// SVD Line: 21194

//  <item> SFDITEM_FIELD__CAN_F12R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R2_FB6  -----------------------------------
// SVD Line: 21200

//  <item> SFDITEM_FIELD__CAN_F12R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R2_FB7  -----------------------------------
// SVD Line: 21206

//  <item> SFDITEM_FIELD__CAN_F12R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R2_FB8  -----------------------------------
// SVD Line: 21212

//  <item> SFDITEM_FIELD__CAN_F12R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F12R2_FB9  -----------------------------------
// SVD Line: 21218

//  <item> SFDITEM_FIELD__CAN_F12R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB10  -----------------------------------
// SVD Line: 21224

//  <item> SFDITEM_FIELD__CAN_F12R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB11  -----------------------------------
// SVD Line: 21230

//  <item> SFDITEM_FIELD__CAN_F12R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB12  -----------------------------------
// SVD Line: 21236

//  <item> SFDITEM_FIELD__CAN_F12R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB13  -----------------------------------
// SVD Line: 21242

//  <item> SFDITEM_FIELD__CAN_F12R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB14  -----------------------------------
// SVD Line: 21248

//  <item> SFDITEM_FIELD__CAN_F12R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB15  -----------------------------------
// SVD Line: 21254

//  <item> SFDITEM_FIELD__CAN_F12R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB16  -----------------------------------
// SVD Line: 21260

//  <item> SFDITEM_FIELD__CAN_F12R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB17  -----------------------------------
// SVD Line: 21266

//  <item> SFDITEM_FIELD__CAN_F12R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB18  -----------------------------------
// SVD Line: 21272

//  <item> SFDITEM_FIELD__CAN_F12R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB19  -----------------------------------
// SVD Line: 21278

//  <item> SFDITEM_FIELD__CAN_F12R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB20  -----------------------------------
// SVD Line: 21284

//  <item> SFDITEM_FIELD__CAN_F12R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB21  -----------------------------------
// SVD Line: 21290

//  <item> SFDITEM_FIELD__CAN_F12R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB22  -----------------------------------
// SVD Line: 21296

//  <item> SFDITEM_FIELD__CAN_F12R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB23  -----------------------------------
// SVD Line: 21302

//  <item> SFDITEM_FIELD__CAN_F12R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB24  -----------------------------------
// SVD Line: 21308

//  <item> SFDITEM_FIELD__CAN_F12R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB25  -----------------------------------
// SVD Line: 21314

//  <item> SFDITEM_FIELD__CAN_F12R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB26  -----------------------------------
// SVD Line: 21320

//  <item> SFDITEM_FIELD__CAN_F12R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB27  -----------------------------------
// SVD Line: 21326

//  <item> SFDITEM_FIELD__CAN_F12R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB28  -----------------------------------
// SVD Line: 21332

//  <item> SFDITEM_FIELD__CAN_F12R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB29  -----------------------------------
// SVD Line: 21338

//  <item> SFDITEM_FIELD__CAN_F12R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB30  -----------------------------------
// SVD Line: 21344

//  <item> SFDITEM_FIELD__CAN_F12R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F12R2_FB31  -----------------------------------
// SVD Line: 21350

//  <item> SFDITEM_FIELD__CAN_F12R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x400066A4) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F12R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F12R2  -----------------------------------
// SVD Line: 21155

//  <rtree> SFDITEM_REG__CAN_F12R2
//    <name> F12R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400066A4) Filter bank 12 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F12R2 >> 0) & 0xFFFFFFFF), ((CAN_F12R2 = (CAN_F12R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F12R2_FB31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CAN_F13R1  --------------------------------
// SVD Line: 21358

unsigned int CAN_F13R1 __AT (0x400066A8);



// --------------------------------  Field Item: CAN_F13R1_FB0  -----------------------------------
// SVD Line: 21367

//  <item> SFDITEM_FIELD__CAN_F13R1_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R1_FB1  -----------------------------------
// SVD Line: 21373

//  <item> SFDITEM_FIELD__CAN_F13R1_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R1_FB2  -----------------------------------
// SVD Line: 21379

//  <item> SFDITEM_FIELD__CAN_F13R1_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R1_FB3  -----------------------------------
// SVD Line: 21385

//  <item> SFDITEM_FIELD__CAN_F13R1_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R1_FB4  -----------------------------------
// SVD Line: 21391

//  <item> SFDITEM_FIELD__CAN_F13R1_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R1_FB5  -----------------------------------
// SVD Line: 21397

//  <item> SFDITEM_FIELD__CAN_F13R1_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R1_FB6  -----------------------------------
// SVD Line: 21403

//  <item> SFDITEM_FIELD__CAN_F13R1_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R1_FB7  -----------------------------------
// SVD Line: 21409

//  <item> SFDITEM_FIELD__CAN_F13R1_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R1_FB8  -----------------------------------
// SVD Line: 21415

//  <item> SFDITEM_FIELD__CAN_F13R1_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R1_FB9  -----------------------------------
// SVD Line: 21421

//  <item> SFDITEM_FIELD__CAN_F13R1_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB10  -----------------------------------
// SVD Line: 21427

//  <item> SFDITEM_FIELD__CAN_F13R1_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB11  -----------------------------------
// SVD Line: 21433

//  <item> SFDITEM_FIELD__CAN_F13R1_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB12  -----------------------------------
// SVD Line: 21439

//  <item> SFDITEM_FIELD__CAN_F13R1_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB13  -----------------------------------
// SVD Line: 21445

//  <item> SFDITEM_FIELD__CAN_F13R1_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB14  -----------------------------------
// SVD Line: 21451

//  <item> SFDITEM_FIELD__CAN_F13R1_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB15  -----------------------------------
// SVD Line: 21457

//  <item> SFDITEM_FIELD__CAN_F13R1_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB16  -----------------------------------
// SVD Line: 21463

//  <item> SFDITEM_FIELD__CAN_F13R1_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB17  -----------------------------------
// SVD Line: 21469

//  <item> SFDITEM_FIELD__CAN_F13R1_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB18  -----------------------------------
// SVD Line: 21475

//  <item> SFDITEM_FIELD__CAN_F13R1_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB19  -----------------------------------
// SVD Line: 21481

//  <item> SFDITEM_FIELD__CAN_F13R1_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB20  -----------------------------------
// SVD Line: 21487

//  <item> SFDITEM_FIELD__CAN_F13R1_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB21  -----------------------------------
// SVD Line: 21493

//  <item> SFDITEM_FIELD__CAN_F13R1_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB22  -----------------------------------
// SVD Line: 21499

//  <item> SFDITEM_FIELD__CAN_F13R1_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB23  -----------------------------------
// SVD Line: 21505

//  <item> SFDITEM_FIELD__CAN_F13R1_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB24  -----------------------------------
// SVD Line: 21511

//  <item> SFDITEM_FIELD__CAN_F13R1_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB25  -----------------------------------
// SVD Line: 21517

//  <item> SFDITEM_FIELD__CAN_F13R1_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB26  -----------------------------------
// SVD Line: 21523

//  <item> SFDITEM_FIELD__CAN_F13R1_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB27  -----------------------------------
// SVD Line: 21529

//  <item> SFDITEM_FIELD__CAN_F13R1_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB28  -----------------------------------
// SVD Line: 21535

//  <item> SFDITEM_FIELD__CAN_F13R1_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB29  -----------------------------------
// SVD Line: 21541

//  <item> SFDITEM_FIELD__CAN_F13R1_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB30  -----------------------------------
// SVD Line: 21547

//  <item> SFDITEM_FIELD__CAN_F13R1_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R1_FB31  -----------------------------------
// SVD Line: 21553

//  <item> SFDITEM_FIELD__CAN_F13R1_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x400066A8) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R1 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F13R1  -----------------------------------
// SVD Line: 21358

//  <rtree> SFDITEM_REG__CAN_F13R1
//    <name> F13R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400066A8) Filter bank 13 register 1 </i>
//    <loc> ( (unsigned int)((CAN_F13R1 >> 0) & 0xFFFFFFFF), ((CAN_F13R1 = (CAN_F13R1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F13R1_FB31 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: CAN_F13R2  --------------------------------
// SVD Line: 21561

unsigned int CAN_F13R2 __AT (0x400066AC);



// --------------------------------  Field Item: CAN_F13R2_FB0  -----------------------------------
// SVD Line: 21570

//  <item> SFDITEM_FIELD__CAN_F13R2_FB0
//    <name> FB0 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.0..0> FB0
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R2_FB1  -----------------------------------
// SVD Line: 21576

//  <item> SFDITEM_FIELD__CAN_F13R2_FB1
//    <name> FB1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.1..1> FB1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R2_FB2  -----------------------------------
// SVD Line: 21582

//  <item> SFDITEM_FIELD__CAN_F13R2_FB2
//    <name> FB2 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.2..2> FB2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R2_FB3  -----------------------------------
// SVD Line: 21588

//  <item> SFDITEM_FIELD__CAN_F13R2_FB3
//    <name> FB3 </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.3..3> FB3
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R2_FB4  -----------------------------------
// SVD Line: 21594

//  <item> SFDITEM_FIELD__CAN_F13R2_FB4
//    <name> FB4 </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.4..4> FB4
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R2_FB5  -----------------------------------
// SVD Line: 21600

//  <item> SFDITEM_FIELD__CAN_F13R2_FB5
//    <name> FB5 </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.5..5> FB5
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R2_FB6  -----------------------------------
// SVD Line: 21606

//  <item> SFDITEM_FIELD__CAN_F13R2_FB6
//    <name> FB6 </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.6..6> FB6
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R2_FB7  -----------------------------------
// SVD Line: 21612

//  <item> SFDITEM_FIELD__CAN_F13R2_FB7
//    <name> FB7 </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.7..7> FB7
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R2_FB8  -----------------------------------
// SVD Line: 21618

//  <item> SFDITEM_FIELD__CAN_F13R2_FB8
//    <name> FB8 </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.8..8> FB8
//    </check>
//  </item>
//  


// --------------------------------  Field Item: CAN_F13R2_FB9  -----------------------------------
// SVD Line: 21624

//  <item> SFDITEM_FIELD__CAN_F13R2_FB9
//    <name> FB9 </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.9..9> FB9
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB10  -----------------------------------
// SVD Line: 21630

//  <item> SFDITEM_FIELD__CAN_F13R2_FB10
//    <name> FB10 </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.10..10> FB10
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB11  -----------------------------------
// SVD Line: 21636

//  <item> SFDITEM_FIELD__CAN_F13R2_FB11
//    <name> FB11 </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.11..11> FB11
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB12  -----------------------------------
// SVD Line: 21642

//  <item> SFDITEM_FIELD__CAN_F13R2_FB12
//    <name> FB12 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.12..12> FB12
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB13  -----------------------------------
// SVD Line: 21648

//  <item> SFDITEM_FIELD__CAN_F13R2_FB13
//    <name> FB13 </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.13..13> FB13
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB14  -----------------------------------
// SVD Line: 21654

//  <item> SFDITEM_FIELD__CAN_F13R2_FB14
//    <name> FB14 </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.14..14> FB14
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB15  -----------------------------------
// SVD Line: 21660

//  <item> SFDITEM_FIELD__CAN_F13R2_FB15
//    <name> FB15 </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.15..15> FB15
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB16  -----------------------------------
// SVD Line: 21666

//  <item> SFDITEM_FIELD__CAN_F13R2_FB16
//    <name> FB16 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.16..16> FB16
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB17  -----------------------------------
// SVD Line: 21672

//  <item> SFDITEM_FIELD__CAN_F13R2_FB17
//    <name> FB17 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.17..17> FB17
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB18  -----------------------------------
// SVD Line: 21678

//  <item> SFDITEM_FIELD__CAN_F13R2_FB18
//    <name> FB18 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.18..18> FB18
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB19  -----------------------------------
// SVD Line: 21684

//  <item> SFDITEM_FIELD__CAN_F13R2_FB19
//    <name> FB19 </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.19..19> FB19
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB20  -----------------------------------
// SVD Line: 21690

//  <item> SFDITEM_FIELD__CAN_F13R2_FB20
//    <name> FB20 </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.20..20> FB20
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB21  -----------------------------------
// SVD Line: 21696

//  <item> SFDITEM_FIELD__CAN_F13R2_FB21
//    <name> FB21 </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.21..21> FB21
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB22  -----------------------------------
// SVD Line: 21702

//  <item> SFDITEM_FIELD__CAN_F13R2_FB22
//    <name> FB22 </name>
//    <rw> 
//    <i> [Bit 22] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.22..22> FB22
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB23  -----------------------------------
// SVD Line: 21708

//  <item> SFDITEM_FIELD__CAN_F13R2_FB23
//    <name> FB23 </name>
//    <rw> 
//    <i> [Bit 23] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.23..23> FB23
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB24  -----------------------------------
// SVD Line: 21714

//  <item> SFDITEM_FIELD__CAN_F13R2_FB24
//    <name> FB24 </name>
//    <rw> 
//    <i> [Bit 24] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.24..24> FB24
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB25  -----------------------------------
// SVD Line: 21720

//  <item> SFDITEM_FIELD__CAN_F13R2_FB25
//    <name> FB25 </name>
//    <rw> 
//    <i> [Bit 25] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.25..25> FB25
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB26  -----------------------------------
// SVD Line: 21726

//  <item> SFDITEM_FIELD__CAN_F13R2_FB26
//    <name> FB26 </name>
//    <rw> 
//    <i> [Bit 26] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.26..26> FB26
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB27  -----------------------------------
// SVD Line: 21732

//  <item> SFDITEM_FIELD__CAN_F13R2_FB27
//    <name> FB27 </name>
//    <rw> 
//    <i> [Bit 27] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.27..27> FB27
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB28  -----------------------------------
// SVD Line: 21738

//  <item> SFDITEM_FIELD__CAN_F13R2_FB28
//    <name> FB28 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.28..28> FB28
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB29  -----------------------------------
// SVD Line: 21744

//  <item> SFDITEM_FIELD__CAN_F13R2_FB29
//    <name> FB29 </name>
//    <rw> 
//    <i> [Bit 29] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.29..29> FB29
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB30  -----------------------------------
// SVD Line: 21750

//  <item> SFDITEM_FIELD__CAN_F13R2_FB30
//    <name> FB30 </name>
//    <rw> 
//    <i> [Bit 30] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.30..30> FB30
//    </check>
//  </item>
//  


// -------------------------------  Field Item: CAN_F13R2_FB31  -----------------------------------
// SVD Line: 21756

//  <item> SFDITEM_FIELD__CAN_F13R2_FB31
//    <name> FB31 </name>
//    <rw> 
//    <i> [Bit 31] RW (@ 0x400066AC) Filter bits </i>
//    <check> 
//      <loc> ( (unsigned int) CAN_F13R2 ) </loc>
//      <o.31..31> FB31
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: CAN_F13R2  -----------------------------------
// SVD Line: 21561

//  <rtree> SFDITEM_REG__CAN_F13R2
//    <name> F13R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x400066AC) Filter bank 13 register 2 </i>
//    <loc> ( (unsigned int)((CAN_F13R2 >> 0) & 0xFFFFFFFF), ((CAN_F13R2 = (CAN_F13R2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB0 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB1 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB2 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB3 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB4 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB5 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB6 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB7 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB8 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB9 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB10 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB11 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB12 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB13 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB14 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB15 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB16 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB17 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB18 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB19 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB20 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB21 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB22 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB23 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB24 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB25 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB26 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB27 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB28 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB29 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB30 </item>
//    <item> SFDITEM_FIELD__CAN_F13R2_FB31 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CAN  --------------------------------------
// SVD Line: 14365

//  <view> CAN
//    <name> CAN </name>
//    <item> SFDITEM_REG__CAN_CAN_MCR </item>
//    <item> SFDITEM_REG__CAN_CAN_MSR </item>
//    <item> SFDITEM_REG__CAN_CAN_TSR </item>
//    <item> SFDITEM_REG__CAN_CAN_RF0R </item>
//    <item> SFDITEM_REG__CAN_CAN_RF1R </item>
//    <item> SFDITEM_REG__CAN_CAN_IER </item>
//    <item> SFDITEM_REG__CAN_CAN_ESR </item>
//    <item> SFDITEM_REG__CAN_CAN_BTR </item>
//    <item> SFDITEM_REG__CAN_CAN_TI0R </item>
//    <item> SFDITEM_REG__CAN_CAN_TDT0R </item>
//    <item> SFDITEM_REG__CAN_CAN_TDL0R </item>
//    <item> SFDITEM_REG__CAN_CAN_TDH0R </item>
//    <item> SFDITEM_REG__CAN_CAN_TI1R </item>
//    <item> SFDITEM_REG__CAN_CAN_TDT1R </item>
//    <item> SFDITEM_REG__CAN_CAN_TDL1R </item>
//    <item> SFDITEM_REG__CAN_CAN_TDH1R </item>
//    <item> SFDITEM_REG__CAN_CAN_TI2R </item>
//    <item> SFDITEM_REG__CAN_CAN_TDT2R </item>
//    <item> SFDITEM_REG__CAN_CAN_TDL2R </item>
//    <item> SFDITEM_REG__CAN_CAN_TDH2R </item>
//    <item> SFDITEM_REG__CAN_CAN_RI0R </item>
//    <item> SFDITEM_REG__CAN_CAN_RDT0R </item>
//    <item> SFDITEM_REG__CAN_CAN_RDL0R </item>
//    <item> SFDITEM_REG__CAN_CAN_RDH0R </item>
//    <item> SFDITEM_REG__CAN_CAN_RI1R </item>
//    <item> SFDITEM_REG__CAN_CAN_RDT1R </item>
//    <item> SFDITEM_REG__CAN_CAN_RDL1R </item>
//    <item> SFDITEM_REG__CAN_CAN_RDH1R </item>
//    <item> SFDITEM_REG__CAN_CAN_FMR </item>
//    <item> SFDITEM_REG__CAN_CAN_FM1R </item>
//    <item> SFDITEM_REG__CAN_CAN_FS1R </item>
//    <item> SFDITEM_REG__CAN_CAN_FFA1R </item>
//    <item> SFDITEM_REG__CAN_CAN_FA1R </item>
//    <item> SFDITEM_REG__CAN_F0R1 </item>
//    <item> SFDITEM_REG__CAN_F0R2 </item>
//    <item> SFDITEM_REG__CAN_F1R1 </item>
//    <item> SFDITEM_REG__CAN_F1R2 </item>
//    <item> SFDITEM_REG__CAN_F2R1 </item>
//    <item> SFDITEM_REG__CAN_F2R2 </item>
//    <item> SFDITEM_REG__CAN_F3R1 </item>
//    <item> SFDITEM_REG__CAN_F3R2 </item>
//    <item> SFDITEM_REG__CAN_F4R1 </item>
//    <item> SFDITEM_REG__CAN_F4R2 </item>
//    <item> SFDITEM_REG__CAN_F5R1 </item>
//    <item> SFDITEM_REG__CAN_F5R2 </item>
//    <item> SFDITEM_REG__CAN_F6R1 </item>
//    <item> SFDITEM_REG__CAN_F6R2 </item>
//    <item> SFDITEM_REG__CAN_F7R1 </item>
//    <item> SFDITEM_REG__CAN_F7R2 </item>
//    <item> SFDITEM_REG__CAN_F8R1 </item>
//    <item> SFDITEM_REG__CAN_F8R2 </item>
//    <item> SFDITEM_REG__CAN_F9R1 </item>
//    <item> SFDITEM_REG__CAN_F9R2 </item>
//    <item> SFDITEM_REG__CAN_F10R1 </item>
//    <item> SFDITEM_REG__CAN_F10R2 </item>
//    <item> SFDITEM_REG__CAN_F11R1 </item>
//    <item> SFDITEM_REG__CAN_F11R2 </item>
//    <item> SFDITEM_REG__CAN_F12R1 </item>
//    <item> SFDITEM_REG__CAN_F12R2 </item>
//    <item> SFDITEM_REG__CAN_F13R1 </item>
//    <item> SFDITEM_REG__CAN_F13R2 </item>
//  </view>
//  


// ------------------------------  Register Item Address: DAC_CR  ---------------------------------
// SVD Line: 21777

unsigned int DAC_CR __AT (0x40007400);



// ---------------------------------  Field Item: DAC_CR_EN1  -------------------------------------
// SVD Line: 21786

//  <item> SFDITEM_FIELD__DAC_CR_EN1
//    <name> EN1 </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40007400) DAC channel1 enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.0..0> EN1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_BOFF1  ------------------------------------
// SVD Line: 21792

//  <item> SFDITEM_FIELD__DAC_CR_BOFF1
//    <name> BOFF1 </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40007400) DAC channel1 output buffer  disable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.1..1> BOFF1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_TEN1  ------------------------------------
// SVD Line: 21799

//  <item> SFDITEM_FIELD__DAC_CR_TEN1
//    <name> TEN1 </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40007400) DAC channel1 trigger  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.2..2> TEN1
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_TSEL1  ------------------------------------
// SVD Line: 21806

//  <item> SFDITEM_FIELD__DAC_CR_TSEL1
//    <name> TSEL1 </name>
//    <rw> 
//    <i> [Bits 5..3] RW (@ 0x40007400) DAC channel1 trigger  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 3) & 0x7), ((DAC_CR = (DAC_CR & ~(0x7UL << 3 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_WAVE1  ------------------------------------
// SVD Line: 21813

//  <item> SFDITEM_FIELD__DAC_CR_WAVE1
//    <name> WAVE1 </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0x40007400) DAC channel1 noise/triangle wave  generation enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 6) & 0x3), ((DAC_CR = (DAC_CR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_MAMP1  ------------------------------------
// SVD Line: 21820

//  <item> SFDITEM_FIELD__DAC_CR_MAMP1
//    <name> MAMP1 </name>
//    <rw> 
//    <i> [Bits 11..8] RW (@ 0x40007400) DAC channel1 mask/amplitude  selector </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 8) & 0xF), ((DAC_CR = (DAC_CR & ~(0xFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_DMAEN1  -----------------------------------
// SVD Line: 21827

//  <item> SFDITEM_FIELD__DAC_CR_DMAEN1
//    <name> DMAEN1 </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40007400) DAC channel1 DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.12..12> DMAEN1
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_EN2  -------------------------------------
// SVD Line: 21833

//  <item> SFDITEM_FIELD__DAC_CR_EN2
//    <name> EN2 </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0x40007400) DAC channel2 enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.16..16> EN2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_BOFF2  ------------------------------------
// SVD Line: 21839

//  <item> SFDITEM_FIELD__DAC_CR_BOFF2
//    <name> BOFF2 </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0x40007400) DAC channel2 output buffer  disable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.17..17> BOFF2
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: DAC_CR_TEN2  ------------------------------------
// SVD Line: 21846

//  <item> SFDITEM_FIELD__DAC_CR_TEN2
//    <name> TEN2 </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0x40007400) DAC channel2 trigger  enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.18..18> TEN2
//    </check>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_TSEL2  ------------------------------------
// SVD Line: 21853

//  <item> SFDITEM_FIELD__DAC_CR_TSEL2
//    <name> TSEL2 </name>
//    <rw> 
//    <i> [Bits 21..19] RW (@ 0x40007400) DAC channel2 trigger  selection </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 19) & 0x7), ((DAC_CR = (DAC_CR & ~(0x7UL << 19 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 19 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_WAVE2  ------------------------------------
// SVD Line: 21860

//  <item> SFDITEM_FIELD__DAC_CR_WAVE2
//    <name> WAVE2 </name>
//    <rw> 
//    <i> [Bits 23..22] RW (@ 0x40007400) DAC channel2 noise/triangle wave  generation enable </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 22) & 0x3), ((DAC_CR = (DAC_CR & ~(0x3UL << 22 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 22 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_MAMP2  ------------------------------------
// SVD Line: 21867

//  <item> SFDITEM_FIELD__DAC_CR_MAMP2
//    <name> MAMP2 </name>
//    <rw> 
//    <i> [Bits 27..24] RW (@ 0x40007400) DAC channel2 mask/amplitude  selector </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_CR >> 24) & 0xF), ((DAC_CR = (DAC_CR & ~(0xFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: DAC_CR_DMAEN2  -----------------------------------
// SVD Line: 21874

//  <item> SFDITEM_FIELD__DAC_CR_DMAEN2
//    <name> DMAEN2 </name>
//    <rw> 
//    <i> [Bit 28] RW (@ 0x40007400) DAC channel2 DMA enable </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_CR ) </loc>
//      <o.28..28> DMAEN2
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DAC_CR  -------------------------------------
// SVD Line: 21777

//  <rtree> SFDITEM_REG__DAC_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007400) Control register (DAC_CR) </i>
//    <loc> ( (unsigned int)((DAC_CR >> 0) & 0xFFFFFFFF), ((DAC_CR = (DAC_CR & ~(0x1FFF1FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FFF1FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_CR_EN1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_BOFF1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TEN1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TSEL1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_WAVE1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_MAMP1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_DMAEN1 </item>
//    <item> SFDITEM_FIELD__DAC_CR_EN2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_BOFF2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TEN2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_TSEL2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_WAVE2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_MAMP2 </item>
//    <item> SFDITEM_FIELD__DAC_CR_DMAEN2 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_SWTRIGR  -------------------------------
// SVD Line: 21882

unsigned int DAC_SWTRIGR __AT (0x40007404);



// -----------------------------  Field Item: DAC_SWTRIGR_SWTRIG1  --------------------------------
// SVD Line: 21892

//  <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG1
//    <name> SWTRIG1 </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40007404) DAC channel1 software  trigger </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_SWTRIGR ) </loc>
//      <o.0..0> SWTRIG1
//    </check>
//  </item>
//  


// -----------------------------  Field Item: DAC_SWTRIGR_SWTRIG2  --------------------------------
// SVD Line: 21899

//  <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG2
//    <name> SWTRIG2 </name>
//    <w> 
//    <i> [Bit 1] WO (@ 0x40007404) DAC channel2 software  trigger </i>
//    <check> 
//      <loc> ( (unsigned int) DAC_SWTRIGR ) </loc>
//      <o.1..1> SWTRIG2
//    </check>
//  </item>
//  


// -------------------------------  Register RTree: DAC_SWTRIGR  ----------------------------------
// SVD Line: 21882

//  <rtree> SFDITEM_REG__DAC_SWTRIGR
//    <name> SWTRIGR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40007404) DAC software trigger register  (DAC_SWTRIGR) </i>
//    <loc> ( (unsigned int)((DAC_SWTRIGR >> 0) & 0xFFFFFFFF), ((DAC_SWTRIGR = (DAC_SWTRIGR & ~(0x3UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG1 </item>
//    <item> SFDITEM_FIELD__DAC_SWTRIGR_SWTRIG2 </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12R1  -------------------------------
// SVD Line: 21908

unsigned int DAC_DHR12R1 __AT (0x40007408);



// ----------------------------  Field Item: DAC_DHR12R1_DACC1DHR  --------------------------------
// SVD Line: 21918

//  <item> SFDITEM_FIELD__DAC_DHR12R1_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007408) DAC channel1 12-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12R1 >> 0) & 0xFFF), ((DAC_DHR12R1 = (DAC_DHR12R1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12R1  ----------------------------------
// SVD Line: 21908

//  <rtree> SFDITEM_REG__DAC_DHR12R1
//    <name> DHR12R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007408) DAC channel1 12-bit right-aligned data  holding register(DAC_DHR12R1) </i>
//    <loc> ( (unsigned int)((DAC_DHR12R1 >> 0) & 0xFFFFFFFF), ((DAC_DHR12R1 = (DAC_DHR12R1 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12R1_DACC1DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12L1  -------------------------------
// SVD Line: 21927

unsigned int DAC_DHR12L1 __AT (0x4000740C);



// ----------------------------  Field Item: DAC_DHR12L1_DACC1DHR  --------------------------------
// SVD Line: 21937

//  <item> SFDITEM_FIELD__DAC_DHR12L1_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x4000740C) DAC channel1 12-bit left-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12L1 >> 4) & 0xFFF), ((DAC_DHR12L1 = (DAC_DHR12L1 & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12L1  ----------------------------------
// SVD Line: 21927

//  <rtree> SFDITEM_REG__DAC_DHR12L1
//    <name> DHR12L1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000740C) DAC channel1 12-bit left aligned data  holding register (DAC_DHR12L1) </i>
//    <loc> ( (unsigned int)((DAC_DHR12L1 >> 0) & 0xFFFFFFFF), ((DAC_DHR12L1 = (DAC_DHR12L1 & ~(0xFFF0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12L1_DACC1DHR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DAC_DHR8R1  -------------------------------
// SVD Line: 21946

unsigned int DAC_DHR8R1 __AT (0x40007410);



// -----------------------------  Field Item: DAC_DHR8R1_DACC1DHR  --------------------------------
// SVD Line: 21956

//  <item> SFDITEM_FIELD__DAC_DHR8R1_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40007410) DAC channel1 8-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8R1 >> 0) & 0xFF), ((DAC_DHR8R1 = (DAC_DHR8R1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR8R1  -----------------------------------
// SVD Line: 21946

//  <rtree> SFDITEM_REG__DAC_DHR8R1
//    <name> DHR8R1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007410) DAC channel1 8-bit right aligned data  holding register (DAC_DHR8R1) </i>
//    <loc> ( (unsigned int)((DAC_DHR8R1 >> 0) & 0xFFFFFFFF), ((DAC_DHR8R1 = (DAC_DHR8R1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR8R1_DACC1DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12R2  -------------------------------
// SVD Line: 21965

unsigned int DAC_DHR12R2 __AT (0x40007414);



// ----------------------------  Field Item: DAC_DHR12R2_DACC2DHR  --------------------------------
// SVD Line: 21975

//  <item> SFDITEM_FIELD__DAC_DHR12R2_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007414) DAC channel2 12-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12R2 >> 0) & 0xFFF), ((DAC_DHR12R2 = (DAC_DHR12R2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12R2  ----------------------------------
// SVD Line: 21965

//  <rtree> SFDITEM_REG__DAC_DHR12R2
//    <name> DHR12R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007414) DAC channel2 12-bit right aligned data  holding register (DAC_DHR12R2) </i>
//    <loc> ( (unsigned int)((DAC_DHR12R2 >> 0) & 0xFFFFFFFF), ((DAC_DHR12R2 = (DAC_DHR12R2 & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12R2_DACC2DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12L2  -------------------------------
// SVD Line: 21984

unsigned int DAC_DHR12L2 __AT (0x40007418);



// ----------------------------  Field Item: DAC_DHR12L2_DACC2DHR  --------------------------------
// SVD Line: 21994

//  <item> SFDITEM_FIELD__DAC_DHR12L2_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40007418) DAC channel2 12-bit left-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12L2 >> 4) & 0xFFF), ((DAC_DHR12L2 = (DAC_DHR12L2 & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12L2  ----------------------------------
// SVD Line: 21984

//  <rtree> SFDITEM_REG__DAC_DHR12L2
//    <name> DHR12L2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007418) DAC channel2 12-bit left aligned data  holding register (DAC_DHR12L2) </i>
//    <loc> ( (unsigned int)((DAC_DHR12L2 >> 0) & 0xFFFFFFFF), ((DAC_DHR12L2 = (DAC_DHR12L2 & ~(0xFFF0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12L2_DACC2DHR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DAC_DHR8R2  -------------------------------
// SVD Line: 22003

unsigned int DAC_DHR8R2 __AT (0x4000741C);



// -----------------------------  Field Item: DAC_DHR8R2_DACC2DHR  --------------------------------
// SVD Line: 22013

//  <item> SFDITEM_FIELD__DAC_DHR8R2_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x4000741C) DAC channel2 8-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8R2 >> 0) & 0xFF), ((DAC_DHR8R2 = (DAC_DHR8R2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR8R2  -----------------------------------
// SVD Line: 22003

//  <rtree> SFDITEM_REG__DAC_DHR8R2
//    <name> DHR8R2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000741C) DAC channel2 8-bit right-aligned data  holding register (DAC_DHR8R2) </i>
//    <loc> ( (unsigned int)((DAC_DHR8R2 >> 0) & 0xFFFFFFFF), ((DAC_DHR8R2 = (DAC_DHR8R2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR8R2_DACC2DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12RD  -------------------------------
// SVD Line: 22022

unsigned int DAC_DHR12RD __AT (0x40007420);



// ----------------------------  Field Item: DAC_DHR12RD_DACC1DHR  --------------------------------
// SVD Line: 22033

//  <item> SFDITEM_FIELD__DAC_DHR12RD_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 11..0] RW (@ 0x40007420) DAC channel1 12-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12RD >> 0) & 0xFFF), ((DAC_DHR12RD = (DAC_DHR12RD & ~(0xFFFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: DAC_DHR12RD_DACC2DHR  --------------------------------
// SVD Line: 22040

//  <item> SFDITEM_FIELD__DAC_DHR12RD_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 27..16] RW (@ 0x40007420) DAC channel2 12-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12RD >> 16) & 0xFFF), ((DAC_DHR12RD = (DAC_DHR12RD & ~(0xFFFUL << 16 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12RD  ----------------------------------
// SVD Line: 22022

//  <rtree> SFDITEM_REG__DAC_DHR12RD
//    <name> DHR12RD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007420) Dual DAC 12-bit right-aligned data holding  register (DAC_DHR12RD), Bits 31:28 Reserved, Bits 15:12  Reserved </i>
//    <loc> ( (unsigned int)((DAC_DHR12RD >> 0) & 0xFFFFFFFF), ((DAC_DHR12RD = (DAC_DHR12RD & ~(0xFFF0FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12RD_DACC1DHR </item>
//    <item> SFDITEM_FIELD__DAC_DHR12RD_DACC2DHR </item>
//  </rtree>
//  


// ---------------------------  Register Item Address: DAC_DHR12LD  -------------------------------
// SVD Line: 22049

unsigned int DAC_DHR12LD __AT (0x40007424);



// ----------------------------  Field Item: DAC_DHR12LD_DACC1DHR  --------------------------------
// SVD Line: 22060

//  <item> SFDITEM_FIELD__DAC_DHR12LD_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40007424) DAC channel1 12-bit left-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12LD >> 4) & 0xFFF), ((DAC_DHR12LD = (DAC_DHR12LD & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: DAC_DHR12LD_DACC2DHR  --------------------------------
// SVD Line: 22067

//  <item> SFDITEM_FIELD__DAC_DHR12LD_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 31..20] RW (@ 0x40007424) DAC channel2 12-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DHR12LD >> 20) & 0xFFF), ((DAC_DHR12LD = (DAC_DHR12LD & ~(0xFFFUL << 20 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 20 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR12LD  ----------------------------------
// SVD Line: 22049

//  <rtree> SFDITEM_REG__DAC_DHR12LD
//    <name> DHR12LD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007424) DUAL DAC 12-bit left aligned data holding  register (DAC_DHR12LD), Bits 19:16 Reserved, Bits 3:0  Reserved </i>
//    <loc> ( (unsigned int)((DAC_DHR12LD >> 0) & 0xFFFFFFFF), ((DAC_DHR12LD = (DAC_DHR12LD & ~(0xFFF0FFF0UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF0FFF0) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR12LD_DACC1DHR </item>
//    <item> SFDITEM_FIELD__DAC_DHR12LD_DACC2DHR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: DAC_DHR8RD  -------------------------------
// SVD Line: 22076

unsigned int DAC_DHR8RD __AT (0x40007428);



// -----------------------------  Field Item: DAC_DHR8RD_DACC1DHR  --------------------------------
// SVD Line: 22086

//  <item> SFDITEM_FIELD__DAC_DHR8RD_DACC1DHR
//    <name> DACC1DHR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40007428) DAC channel1 8-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8RD >> 0) & 0xFF), ((DAC_DHR8RD = (DAC_DHR8RD & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -----------------------------  Field Item: DAC_DHR8RD_DACC2DHR  --------------------------------
// SVD Line: 22093

//  <item> SFDITEM_FIELD__DAC_DHR8RD_DACC2DHR
//    <name> DACC2DHR </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0x40007428) DAC channel2 8-bit right-aligned  data </i>
//    <edit> 
//      <loc> ( (unsigned char)((DAC_DHR8RD >> 8) & 0xFF), ((DAC_DHR8RD = (DAC_DHR8RD & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DAC_DHR8RD  -----------------------------------
// SVD Line: 22076

//  <rtree> SFDITEM_REG__DAC_DHR8RD
//    <name> DHR8RD </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40007428) DUAL DAC 8-bit right aligned data holding  register (DAC_DHR8RD), Bits 31:16 Reserved </i>
//    <loc> ( (unsigned int)((DAC_DHR8RD >> 0) & 0xFFFFFFFF), ((DAC_DHR8RD = (DAC_DHR8RD & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DAC_DHR8RD_DACC1DHR </item>
//    <item> SFDITEM_FIELD__DAC_DHR8RD_DACC2DHR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DAC_DOR1  --------------------------------
// SVD Line: 22102

unsigned int DAC_DOR1 __AT (0x4000742C);



// ------------------------------  Field Item: DAC_DOR1_DACC1DOR  ---------------------------------
// SVD Line: 22112

//  <item> SFDITEM_FIELD__DAC_DOR1_DACC1DOR
//    <name> DACC1DOR </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0x4000742C) DAC channel1 data output </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DOR1 >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DAC_DOR1  ------------------------------------
// SVD Line: 22102

//  <rtree> SFDITEM_REG__DAC_DOR1
//    <name> DOR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4000742C) DAC channel1 data output register  (DAC_DOR1) </i>
//    <loc> ( (unsigned int)((DAC_DOR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DAC_DOR1_DACC1DOR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: DAC_DOR2  --------------------------------
// SVD Line: 22120

unsigned int DAC_DOR2 __AT (0x40007430);



// ------------------------------  Field Item: DAC_DOR2_DACC2DOR  ---------------------------------
// SVD Line: 22130

//  <item> SFDITEM_FIELD__DAC_DOR2_DACC2DOR
//    <name> DACC2DOR </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0x40007430) DAC channel2 data output </i>
//    <edit> 
//      <loc> ( (unsigned short)((DAC_DOR2 >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: DAC_DOR2  ------------------------------------
// SVD Line: 22120

//  <rtree> SFDITEM_REG__DAC_DOR2
//    <name> DOR2 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40007430) DAC channel2 data output register  (DAC_DOR2) </i>
//    <loc> ( (unsigned int)((DAC_DOR2 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DAC_DOR2_DACC2DOR </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DAC  --------------------------------------
// SVD Line: 21766

//  <view> DAC
//    <name> DAC </name>
//    <item> SFDITEM_REG__DAC_CR </item>
//    <item> SFDITEM_REG__DAC_SWTRIGR </item>
//    <item> SFDITEM_REG__DAC_DHR12R1 </item>
//    <item> SFDITEM_REG__DAC_DHR12L1 </item>
//    <item> SFDITEM_REG__DAC_DHR8R1 </item>
//    <item> SFDITEM_REG__DAC_DHR12R2 </item>
//    <item> SFDITEM_REG__DAC_DHR12L2 </item>
//    <item> SFDITEM_REG__DAC_DHR8R2 </item>
//    <item> SFDITEM_REG__DAC_DHR12RD </item>
//    <item> SFDITEM_REG__DAC_DHR12LD </item>
//    <item> SFDITEM_REG__DAC_DHR8RD </item>
//    <item> SFDITEM_REG__DAC_DOR1 </item>
//    <item> SFDITEM_REG__DAC_DOR2 </item>
//  </view>
//  


// ----------------------------  Register Item Address: DBG_IDCODE  -------------------------------
// SVD Line: 22151

unsigned int DBG_IDCODE __AT (0xE0042000);



// ------------------------------  Field Item: DBG_IDCODE_DEV_ID  ---------------------------------
// SVD Line: 22160

//  <item> SFDITEM_FIELD__DBG_IDCODE_DEV_ID
//    <name> DEV_ID </name>
//    <r> 
//    <i> [Bits 11..0] RO (@ 0xE0042000) DEV_ID </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBG_IDCODE >> 0) & 0xFFF) ) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: DBG_IDCODE_REV_ID  ---------------------------------
// SVD Line: 22166

//  <item> SFDITEM_FIELD__DBG_IDCODE_REV_ID
//    <name> REV_ID </name>
//    <r> 
//    <i> [Bits 31..16] RO (@ 0xE0042000) REV_ID </i>
//    <edit> 
//      <loc> ( (unsigned short)((DBG_IDCODE >> 16) & 0xFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: DBG_IDCODE  -----------------------------------
// SVD Line: 22151

//  <rtree> SFDITEM_REG__DBG_IDCODE
//    <name> IDCODE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE0042000) DBGMCU_IDCODE </i>
//    <loc> ( (unsigned int)((DBG_IDCODE >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__DBG_IDCODE_DEV_ID </item>
//    <item> SFDITEM_FIELD__DBG_IDCODE_REV_ID </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: DBG_CR  ---------------------------------
// SVD Line: 22174

unsigned int DBG_CR __AT (0xE0042004);



// ------------------------------  Field Item: DBG_CR_DBG_SLEEP  ----------------------------------
// SVD Line: 22183

//  <item> SFDITEM_FIELD__DBG_CR_DBG_SLEEP
//    <name> DBG_SLEEP </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0xE0042004) DBG_SLEEP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.0..0> DBG_SLEEP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: DBG_CR_DBG_STOP  ----------------------------------
// SVD Line: 22189

//  <item> SFDITEM_FIELD__DBG_CR_DBG_STOP
//    <name> DBG_STOP </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0xE0042004) DBG_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.1..1> DBG_STOP
//    </check>
//  </item>
//  


// -----------------------------  Field Item: DBG_CR_DBG_STANDBY  ---------------------------------
// SVD Line: 22195

//  <item> SFDITEM_FIELD__DBG_CR_DBG_STANDBY
//    <name> DBG_STANDBY </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0xE0042004) DBG_STANDBY </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.2..2> DBG_STANDBY
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DBG_CR_TRACE_IOEN  ---------------------------------
// SVD Line: 22201

//  <item> SFDITEM_FIELD__DBG_CR_TRACE_IOEN
//    <name> TRACE_IOEN </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0xE0042004) TRACE_IOEN </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.5..5> TRACE_IOEN
//    </check>
//  </item>
//  


// ------------------------------  Field Item: DBG_CR_TRACE_MODE  ---------------------------------
// SVD Line: 22207

//  <item> SFDITEM_FIELD__DBG_CR_TRACE_MODE
//    <name> TRACE_MODE </name>
//    <rw> 
//    <i> [Bits 7..6] RW (@ 0xE0042004) TRACE_MODE </i>
//    <edit> 
//      <loc> ( (unsigned char)((DBG_CR >> 6) & 0x3), ((DBG_CR = (DBG_CR & ~(0x3UL << 6 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 6 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_IWDG_STOP  --------------------------------
// SVD Line: 22213

//  <item> SFDITEM_FIELD__DBG_CR_DBG_IWDG_STOP
//    <name> DBG_IWDG_STOP </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0xE0042004) DBG_IWDG_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.8..8> DBG_IWDG_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_WWDG_STOP  --------------------------------
// SVD Line: 22219

//  <item> SFDITEM_FIELD__DBG_CR_DBG_WWDG_STOP
//    <name> DBG_WWDG_STOP </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0xE0042004) DBG_WWDG_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.9..9> DBG_WWDG_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_TIM1_STOP  --------------------------------
// SVD Line: 22225

//  <item> SFDITEM_FIELD__DBG_CR_DBG_TIM1_STOP
//    <name> DBG_TIM1_STOP </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0xE0042004) DBG_TIM1_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.10..10> DBG_TIM1_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_TIM2_STOP  --------------------------------
// SVD Line: 22231

//  <item> SFDITEM_FIELD__DBG_CR_DBG_TIM2_STOP
//    <name> DBG_TIM2_STOP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0xE0042004) DBG_TIM2_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.11..11> DBG_TIM2_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_TIM3_STOP  --------------------------------
// SVD Line: 22237

//  <item> SFDITEM_FIELD__DBG_CR_DBG_TIM3_STOP
//    <name> DBG_TIM3_STOP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0xE0042004) DBG_TIM3_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.12..12> DBG_TIM3_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_TIM4_STOP  --------------------------------
// SVD Line: 22243

//  <item> SFDITEM_FIELD__DBG_CR_DBG_TIM4_STOP
//    <name> DBG_TIM4_STOP </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0xE0042004) DBG_TIM4_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.13..13> DBG_TIM4_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_CAN1_STOP  --------------------------------
// SVD Line: 22249

//  <item> SFDITEM_FIELD__DBG_CR_DBG_CAN1_STOP
//    <name> DBG_CAN1_STOP </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0xE0042004) DBG_CAN1_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.14..14> DBG_CAN1_STOP
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBG_CR_DBG_I2C1_SMBUS_TIMEOUT  ---------------------------
// SVD Line: 22255

//  <item> SFDITEM_FIELD__DBG_CR_DBG_I2C1_SMBUS_TIMEOUT
//    <name> DBG_I2C1_SMBUS_TIMEOUT </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0xE0042004) DBG_I2C1_SMBUS_TIMEOUT </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.15..15> DBG_I2C1_SMBUS_TIMEOUT
//    </check>
//  </item>
//  


// ------------------------  Field Item: DBG_CR_DBG_I2C2_SMBUS_TIMEOUT  ---------------------------
// SVD Line: 22261

//  <item> SFDITEM_FIELD__DBG_CR_DBG_I2C2_SMBUS_TIMEOUT
//    <name> DBG_I2C2_SMBUS_TIMEOUT </name>
//    <rw> 
//    <i> [Bit 16] RW (@ 0xE0042004) DBG_I2C2_SMBUS_TIMEOUT </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.16..16> DBG_I2C2_SMBUS_TIMEOUT
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_TIM8_STOP  --------------------------------
// SVD Line: 22267

//  <item> SFDITEM_FIELD__DBG_CR_DBG_TIM8_STOP
//    <name> DBG_TIM8_STOP </name>
//    <rw> 
//    <i> [Bit 17] RW (@ 0xE0042004) DBG_TIM8_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.17..17> DBG_TIM8_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_TIM5_STOP  --------------------------------
// SVD Line: 22273

//  <item> SFDITEM_FIELD__DBG_CR_DBG_TIM5_STOP
//    <name> DBG_TIM5_STOP </name>
//    <rw> 
//    <i> [Bit 18] RW (@ 0xE0042004) DBG_TIM5_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.18..18> DBG_TIM5_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_TIM6_STOP  --------------------------------
// SVD Line: 22279

//  <item> SFDITEM_FIELD__DBG_CR_DBG_TIM6_STOP
//    <name> DBG_TIM6_STOP </name>
//    <rw> 
//    <i> [Bit 19] RW (@ 0xE0042004) DBG_TIM6_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.19..19> DBG_TIM6_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_TIM7_STOP  --------------------------------
// SVD Line: 22285

//  <item> SFDITEM_FIELD__DBG_CR_DBG_TIM7_STOP
//    <name> DBG_TIM7_STOP </name>
//    <rw> 
//    <i> [Bit 20] RW (@ 0xE0042004) DBG_TIM7_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.20..20> DBG_TIM7_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: DBG_CR_DBG_CAN2_STOP  --------------------------------
// SVD Line: 22291

//  <item> SFDITEM_FIELD__DBG_CR_DBG_CAN2_STOP
//    <name> DBG_CAN2_STOP </name>
//    <rw> 
//    <i> [Bit 21] RW (@ 0xE0042004) DBG_CAN2_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) DBG_CR ) </loc>
//      <o.21..21> DBG_CAN2_STOP
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: DBG_CR  -------------------------------------
// SVD Line: 22174

//  <rtree> SFDITEM_REG__DBG_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE0042004) DBGMCU_CR </i>
//    <loc> ( (unsigned int)((DBG_CR >> 0) & 0xFFFFFFFF), ((DBG_CR = (DBG_CR & ~(0x3FFFE7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFFE7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_SLEEP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_STANDBY </item>
//    <item> SFDITEM_FIELD__DBG_CR_TRACE_IOEN </item>
//    <item> SFDITEM_FIELD__DBG_CR_TRACE_MODE </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_IWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_WWDG_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_TIM1_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_TIM2_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_TIM3_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_TIM4_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_CAN1_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_I2C1_SMBUS_TIMEOUT </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_I2C2_SMBUS_TIMEOUT </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_TIM8_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_TIM5_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_TIM6_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_TIM7_STOP </item>
//    <item> SFDITEM_FIELD__DBG_CR_DBG_CAN2_STOP </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: DBG  --------------------------------------
// SVD Line: 22140

//  <view> DBG
//    <name> DBG </name>
//    <item> SFDITEM_REG__DBG_IDCODE </item>
//    <item> SFDITEM_REG__DBG_CR </item>
//  </view>
//  


// -----------------------------  Register Item Address: UART4_SR  --------------------------------
// SVD Line: 22318

unsigned int UART4_SR __AT (0x40004C00);



// ---------------------------------  Field Item: UART4_SR_PE  ------------------------------------
// SVD Line: 22326

//  <item> SFDITEM_FIELD__UART4_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40004C00) Parity error </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART4_SR_FE  ------------------------------------
// SVD Line: 22333

//  <item> SFDITEM_FIELD__UART4_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40004C00) Framing error </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART4_SR_NE  ------------------------------------
// SVD Line: 22340

//  <item> SFDITEM_FIELD__UART4_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40004C00) Noise error flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_SR_ORE  ------------------------------------
// SVD Line: 22347

//  <item> SFDITEM_FIELD__UART4_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40004C00) Overrun error </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_SR_IDLE  -----------------------------------
// SVD Line: 22354

//  <item> SFDITEM_FIELD__UART4_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40004C00) IDLE line detected </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_SR_RXNE  -----------------------------------
// SVD Line: 22361

//  <item> SFDITEM_FIELD__UART4_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C00) Read data register not  empty </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART4_SR_TC  ------------------------------------
// SVD Line: 22369

//  <item> SFDITEM_FIELD__UART4_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C00) Transmission complete </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_SR_TXE  ------------------------------------
// SVD Line: 22376

//  <item> SFDITEM_FIELD__UART4_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40004C00) Transmit data register  empty </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_SR_LBD  ------------------------------------
// SVD Line: 22384

//  <item> SFDITEM_FIELD__UART4_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C00) LIN break detection flag </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART4_SR  ------------------------------------
// SVD Line: 22318

//  <rtree> SFDITEM_REG__UART4_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C00) UART4_SR </i>
//    <loc> ( (unsigned int)((UART4_SR >> 0) & 0xFFFFFFFF), ((UART4_SR = (UART4_SR & ~(0x160UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x160) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART4_SR_PE </item>
//    <item> SFDITEM_FIELD__UART4_SR_FE </item>
//    <item> SFDITEM_FIELD__UART4_SR_NE </item>
//    <item> SFDITEM_FIELD__UART4_SR_ORE </item>
//    <item> SFDITEM_FIELD__UART4_SR_IDLE </item>
//    <item> SFDITEM_FIELD__UART4_SR_RXNE </item>
//    <item> SFDITEM_FIELD__UART4_SR_TC </item>
//    <item> SFDITEM_FIELD__UART4_SR_TXE </item>
//    <item> SFDITEM_FIELD__UART4_SR_LBD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART4_DR  --------------------------------
// SVD Line: 22393

unsigned int UART4_DR __AT (0x40004C04);



// ---------------------------------  Field Item: UART4_DR_DR  ------------------------------------
// SVD Line: 22402

//  <item> SFDITEM_FIELD__UART4_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40004C04) DR </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART4_DR >> 0) & 0x1FF), ((UART4_DR = (UART4_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART4_DR  ------------------------------------
// SVD Line: 22393

//  <rtree> SFDITEM_REG__UART4_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C04) UART4_DR </i>
//    <loc> ( (unsigned int)((UART4_DR >> 0) & 0xFFFFFFFF), ((UART4_DR = (UART4_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART4_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART4_BRR  --------------------------------
// SVD Line: 22410

unsigned int UART4_BRR __AT (0x40004C08);



// ---------------------------  Field Item: UART4_BRR_DIV_Fraction  -------------------------------
// SVD Line: 22419

//  <item> SFDITEM_FIELD__UART4_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004C08) DIV_Fraction </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART4_BRR >> 0) & 0xF), ((UART4_BRR = (UART4_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: UART4_BRR_DIV_Mantissa  -------------------------------
// SVD Line: 22425

//  <item> SFDITEM_FIELD__UART4_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40004C08) DIV_Mantissa </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART4_BRR >> 4) & 0xFFF), ((UART4_BRR = (UART4_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART4_BRR  -----------------------------------
// SVD Line: 22410

//  <rtree> SFDITEM_REG__UART4_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C08) UART4_BRR </i>
//    <loc> ( (unsigned int)((UART4_BRR >> 0) & 0xFFFFFFFF), ((UART4_BRR = (UART4_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART4_BRR_DIV_Fraction </item>
//    <item> SFDITEM_FIELD__UART4_BRR_DIV_Mantissa </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART4_CR1  --------------------------------
// SVD Line: 22433

unsigned int UART4_CR1 __AT (0x40004C0C);



// --------------------------------  Field Item: UART4_CR1_SBK  -----------------------------------
// SVD Line: 22442

//  <item> SFDITEM_FIELD__UART4_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C0C) Send break </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_CR1_RWU  -----------------------------------
// SVD Line: 22448

//  <item> SFDITEM_FIELD__UART4_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C0C) Receiver wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_CR1_RE  ------------------------------------
// SVD Line: 22454

//  <item> SFDITEM_FIELD__UART4_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C0C) Receiver enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_CR1_TE  ------------------------------------
// SVD Line: 22460

//  <item> SFDITEM_FIELD__UART4_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C0C) Transmitter enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART4_CR1_IDLEIE  ----------------------------------
// SVD Line: 22466

//  <item> SFDITEM_FIELD__UART4_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40004C0C) IDLE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART4_CR1_RXNEIE  ----------------------------------
// SVD Line: 22472

//  <item> SFDITEM_FIELD__UART4_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C0C) RXNE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR1_TCIE  -----------------------------------
// SVD Line: 22478

//  <item> SFDITEM_FIELD__UART4_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C0C) Transmission complete interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR1_TXEIE  ----------------------------------
// SVD Line: 22485

//  <item> SFDITEM_FIELD__UART4_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004C0C) TXE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR1_PEIE  -----------------------------------
// SVD Line: 22491

//  <item> SFDITEM_FIELD__UART4_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40004C0C) PE interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_CR1_PS  ------------------------------------
// SVD Line: 22497

//  <item> SFDITEM_FIELD__UART4_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40004C0C) Parity selection </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_CR1_PCE  -----------------------------------
// SVD Line: 22503

//  <item> SFDITEM_FIELD__UART4_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40004C0C) Parity control enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR1_WAKE  -----------------------------------
// SVD Line: 22509

//  <item> SFDITEM_FIELD__UART4_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40004C0C) Wakeup method </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART4_CR1_M  ------------------------------------
// SVD Line: 22515

//  <item> SFDITEM_FIELD__UART4_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40004C0C) Word length </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART4_CR1_UE  ------------------------------------
// SVD Line: 22521

//  <item> SFDITEM_FIELD__UART4_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40004C0C) USART enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART4_CR1  -----------------------------------
// SVD Line: 22433

//  <rtree> SFDITEM_REG__UART4_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C0C) UART4_CR1 </i>
//    <loc> ( (unsigned int)((UART4_CR1 >> 0) & 0xFFFFFFFF), ((UART4_CR1 = (UART4_CR1 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART4_CR1_SBK </item>
//    <item> SFDITEM_FIELD__UART4_CR1_RWU </item>
//    <item> SFDITEM_FIELD__UART4_CR1_RE </item>
//    <item> SFDITEM_FIELD__UART4_CR1_TE </item>
//    <item> SFDITEM_FIELD__UART4_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__UART4_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__UART4_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__UART4_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__UART4_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__UART4_CR1_PS </item>
//    <item> SFDITEM_FIELD__UART4_CR1_PCE </item>
//    <item> SFDITEM_FIELD__UART4_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__UART4_CR1_M </item>
//    <item> SFDITEM_FIELD__UART4_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART4_CR2  --------------------------------
// SVD Line: 22529

unsigned int UART4_CR2 __AT (0x40004C10);



// --------------------------------  Field Item: UART4_CR2_ADD  -----------------------------------
// SVD Line: 22538

//  <item> SFDITEM_FIELD__UART4_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40004C10) Address of the USART node </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART4_CR2 >> 0) & 0xF), ((UART4_CR2 = (UART4_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR2_LBDL  -----------------------------------
// SVD Line: 22544

//  <item> SFDITEM_FIELD__UART4_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40004C10) lin break detection length </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR2_LBDIE  ----------------------------------
// SVD Line: 22550

//  <item> SFDITEM_FIELD__UART4_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C10) LIN break detection interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR2_STOP  -----------------------------------
// SVD Line: 22557

//  <item> SFDITEM_FIELD__UART4_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40004C10) STOP bits </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART4_CR2 >> 12) & 0x3), ((UART4_CR2 = (UART4_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR2_LINEN  ----------------------------------
// SVD Line: 22563

//  <item> SFDITEM_FIELD__UART4_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40004C10) LIN mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART4_CR2  -----------------------------------
// SVD Line: 22529

//  <rtree> SFDITEM_REG__UART4_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C10) UART4_CR2 </i>
//    <loc> ( (unsigned int)((UART4_CR2 >> 0) & 0xFFFFFFFF), ((UART4_CR2 = (UART4_CR2 & ~(0x706FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x706F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART4_CR2_ADD </item>
//    <item> SFDITEM_FIELD__UART4_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__UART4_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__UART4_CR2_STOP </item>
//    <item> SFDITEM_FIELD__UART4_CR2_LINEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART4_CR3  --------------------------------
// SVD Line: 22571

unsigned int UART4_CR3 __AT (0x40004C14);



// --------------------------------  Field Item: UART4_CR3_EIE  -----------------------------------
// SVD Line: 22580

//  <item> SFDITEM_FIELD__UART4_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40004C14) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR3_IREN  -----------------------------------
// SVD Line: 22586

//  <item> SFDITEM_FIELD__UART4_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40004C14) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR3_IRLP  -----------------------------------
// SVD Line: 22592

//  <item> SFDITEM_FIELD__UART4_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40004C14) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR3_HDSEL  ----------------------------------
// SVD Line: 22598

//  <item> SFDITEM_FIELD__UART4_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40004C14) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR3_DMAR  -----------------------------------
// SVD Line: 22604

//  <item> SFDITEM_FIELD__UART4_CR3_DMAR
//    <name> DMAR </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40004C14) DMA enable receiver </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR3 ) </loc>
//      <o.6..6> DMAR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART4_CR3_DMAT  -----------------------------------
// SVD Line: 22610

//  <item> SFDITEM_FIELD__UART4_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40004C14) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) UART4_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART4_CR3  -----------------------------------
// SVD Line: 22571

//  <rtree> SFDITEM_REG__UART4_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40004C14) UART4_CR3 </i>
//    <loc> ( (unsigned int)((UART4_CR3 >> 0) & 0xFFFFFFFF), ((UART4_CR3 = (UART4_CR3 & ~(0xCFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xCF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART4_CR3_EIE </item>
//    <item> SFDITEM_FIELD__UART4_CR3_IREN </item>
//    <item> SFDITEM_FIELD__UART4_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__UART4_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__UART4_CR3_DMAR </item>
//    <item> SFDITEM_FIELD__UART4_CR3_DMAT </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: UART4  -------------------------------------
// SVD Line: 22301

//  <view> UART4
//    <name> UART4 </name>
//    <item> SFDITEM_REG__UART4_SR </item>
//    <item> SFDITEM_REG__UART4_DR </item>
//    <item> SFDITEM_REG__UART4_BRR </item>
//    <item> SFDITEM_REG__UART4_CR1 </item>
//    <item> SFDITEM_REG__UART4_CR2 </item>
//    <item> SFDITEM_REG__UART4_CR3 </item>
//  </view>
//  


// -----------------------------  Register Item Address: UART5_SR  --------------------------------
// SVD Line: 22637

unsigned int UART5_SR __AT (0x40005000);



// ---------------------------------  Field Item: UART5_SR_PE  ------------------------------------
// SVD Line: 22645

//  <item> SFDITEM_FIELD__UART5_SR_PE
//    <name> PE </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x40005000) PE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_SR ) </loc>
//      <o.0..0> PE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART5_SR_FE  ------------------------------------
// SVD Line: 22652

//  <item> SFDITEM_FIELD__UART5_SR_FE
//    <name> FE </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x40005000) FE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_SR ) </loc>
//      <o.1..1> FE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART5_SR_NE  ------------------------------------
// SVD Line: 22659

//  <item> SFDITEM_FIELD__UART5_SR_NE
//    <name> NE </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x40005000) NE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_SR ) </loc>
//      <o.2..2> NE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_SR_ORE  ------------------------------------
// SVD Line: 22666

//  <item> SFDITEM_FIELD__UART5_SR_ORE
//    <name> ORE </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x40005000) ORE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_SR ) </loc>
//      <o.3..3> ORE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_SR_IDLE  -----------------------------------
// SVD Line: 22673

//  <item> SFDITEM_FIELD__UART5_SR_IDLE
//    <name> IDLE </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x40005000) IDLE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_SR ) </loc>
//      <o.4..4> IDLE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_SR_RXNE  -----------------------------------
// SVD Line: 22680

//  <item> SFDITEM_FIELD__UART5_SR_RXNE
//    <name> RXNE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005000) RXNE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_SR ) </loc>
//      <o.5..5> RXNE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART5_SR_TC  ------------------------------------
// SVD Line: 22687

//  <item> SFDITEM_FIELD__UART5_SR_TC
//    <name> TC </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005000) TC </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_SR ) </loc>
//      <o.6..6> TC
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_SR_TXE  ------------------------------------
// SVD Line: 22694

//  <item> SFDITEM_FIELD__UART5_SR_TXE
//    <name> TXE </name>
//    <r> 
//    <i> [Bit 7] RO (@ 0x40005000) TXE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_SR ) </loc>
//      <o.7..7> TXE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_SR_LBD  ------------------------------------
// SVD Line: 22701

//  <item> SFDITEM_FIELD__UART5_SR_LBD
//    <name> LBD </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005000) LBD </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_SR ) </loc>
//      <o.8..8> LBD
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART5_SR  ------------------------------------
// SVD Line: 22637

//  <rtree> SFDITEM_REG__UART5_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005000) UART4_SR </i>
//    <loc> ( (unsigned int)((UART5_SR >> 0) & 0xFFFFFFFF), ((UART5_SR = (UART5_SR & ~(0x160UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x160) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART5_SR_PE </item>
//    <item> SFDITEM_FIELD__UART5_SR_FE </item>
//    <item> SFDITEM_FIELD__UART5_SR_NE </item>
//    <item> SFDITEM_FIELD__UART5_SR_ORE </item>
//    <item> SFDITEM_FIELD__UART5_SR_IDLE </item>
//    <item> SFDITEM_FIELD__UART5_SR_RXNE </item>
//    <item> SFDITEM_FIELD__UART5_SR_TC </item>
//    <item> SFDITEM_FIELD__UART5_SR_TXE </item>
//    <item> SFDITEM_FIELD__UART5_SR_LBD </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: UART5_DR  --------------------------------
// SVD Line: 22710

unsigned int UART5_DR __AT (0x40005004);



// ---------------------------------  Field Item: UART5_DR_DR  ------------------------------------
// SVD Line: 22719

//  <item> SFDITEM_FIELD__UART5_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 8..0] RW (@ 0x40005004) DR </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART5_DR >> 0) & 0x1FF), ((UART5_DR = (UART5_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART5_DR  ------------------------------------
// SVD Line: 22710

//  <rtree> SFDITEM_REG__UART5_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005004) UART4_DR </i>
//    <loc> ( (unsigned int)((UART5_DR >> 0) & 0xFFFFFFFF), ((UART5_DR = (UART5_DR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART5_DR_DR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART5_BRR  --------------------------------
// SVD Line: 22727

unsigned int UART5_BRR __AT (0x40005008);



// ---------------------------  Field Item: UART5_BRR_DIV_Fraction  -------------------------------
// SVD Line: 22736

//  <item> SFDITEM_FIELD__UART5_BRR_DIV_Fraction
//    <name> DIV_Fraction </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005008) DIV_Fraction </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART5_BRR >> 0) & 0xF), ((UART5_BRR = (UART5_BRR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------  Field Item: UART5_BRR_DIV_Mantissa  -------------------------------
// SVD Line: 22742

//  <item> SFDITEM_FIELD__UART5_BRR_DIV_Mantissa
//    <name> DIV_Mantissa </name>
//    <rw> 
//    <i> [Bits 15..4] RW (@ 0x40005008) DIV_Mantissa </i>
//    <edit> 
//      <loc> ( (unsigned short)((UART5_BRR >> 4) & 0xFFF), ((UART5_BRR = (UART5_BRR & ~(0xFFFUL << 4 )) | ((unsigned long)(Gui_u16:GuiVal & 0xFFF) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: UART5_BRR  -----------------------------------
// SVD Line: 22727

//  <rtree> SFDITEM_REG__UART5_BRR
//    <name> BRR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005008) UART4_BRR </i>
//    <loc> ( (unsigned int)((UART5_BRR >> 0) & 0xFFFFFFFF), ((UART5_BRR = (UART5_BRR & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART5_BRR_DIV_Fraction </item>
//    <item> SFDITEM_FIELD__UART5_BRR_DIV_Mantissa </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART5_CR1  --------------------------------
// SVD Line: 22750

unsigned int UART5_CR1 __AT (0x4000500C);



// --------------------------------  Field Item: UART5_CR1_SBK  -----------------------------------
// SVD Line: 22759

//  <item> SFDITEM_FIELD__UART5_CR1_SBK
//    <name> SBK </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x4000500C) SBK </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.0..0> SBK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_CR1_RWU  -----------------------------------
// SVD Line: 22765

//  <item> SFDITEM_FIELD__UART5_CR1_RWU
//    <name> RWU </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x4000500C) RWU </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.1..1> RWU
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_CR1_RE  ------------------------------------
// SVD Line: 22771

//  <item> SFDITEM_FIELD__UART5_CR1_RE
//    <name> RE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4000500C) RE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.2..2> RE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_CR1_TE  ------------------------------------
// SVD Line: 22777

//  <item> SFDITEM_FIELD__UART5_CR1_TE
//    <name> TE </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x4000500C) TE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.3..3> TE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART5_CR1_IDLEIE  ----------------------------------
// SVD Line: 22783

//  <item> SFDITEM_FIELD__UART5_CR1_IDLEIE
//    <name> IDLEIE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4000500C) IDLEIE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.4..4> IDLEIE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: UART5_CR1_RXNEIE  ----------------------------------
// SVD Line: 22789

//  <item> SFDITEM_FIELD__UART5_CR1_RXNEIE
//    <name> RXNEIE </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4000500C) RXNEIE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.5..5> RXNEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR1_TCIE  -----------------------------------
// SVD Line: 22795

//  <item> SFDITEM_FIELD__UART5_CR1_TCIE
//    <name> TCIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x4000500C) TCIE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.6..6> TCIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR1_TXEIE  ----------------------------------
// SVD Line: 22801

//  <item> SFDITEM_FIELD__UART5_CR1_TXEIE
//    <name> TXEIE </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x4000500C) TXEIE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.7..7> TXEIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR1_PEIE  -----------------------------------
// SVD Line: 22807

//  <item> SFDITEM_FIELD__UART5_CR1_PEIE
//    <name> PEIE </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x4000500C) PEIE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.8..8> PEIE
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_CR1_PS  ------------------------------------
// SVD Line: 22813

//  <item> SFDITEM_FIELD__UART5_CR1_PS
//    <name> PS </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x4000500C) PS </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.9..9> PS
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_CR1_PCE  -----------------------------------
// SVD Line: 22819

//  <item> SFDITEM_FIELD__UART5_CR1_PCE
//    <name> PCE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x4000500C) PCE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.10..10> PCE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR1_WAKE  -----------------------------------
// SVD Line: 22825

//  <item> SFDITEM_FIELD__UART5_CR1_WAKE
//    <name> WAKE </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x4000500C) WAKE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.11..11> WAKE
//    </check>
//  </item>
//  


// ---------------------------------  Field Item: UART5_CR1_M  ------------------------------------
// SVD Line: 22831

//  <item> SFDITEM_FIELD__UART5_CR1_M
//    <name> M </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x4000500C) M </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.12..12> M
//    </check>
//  </item>
//  


// --------------------------------  Field Item: UART5_CR1_UE  ------------------------------------
// SVD Line: 22837

//  <item> SFDITEM_FIELD__UART5_CR1_UE
//    <name> UE </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x4000500C) UE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR1 ) </loc>
//      <o.13..13> UE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART5_CR1  -----------------------------------
// SVD Line: 22750

//  <rtree> SFDITEM_REG__UART5_CR1
//    <name> CR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4000500C) UART4_CR1 </i>
//    <loc> ( (unsigned int)((UART5_CR1 >> 0) & 0xFFFFFFFF), ((UART5_CR1 = (UART5_CR1 & ~(0x3FFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x3FFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART5_CR1_SBK </item>
//    <item> SFDITEM_FIELD__UART5_CR1_RWU </item>
//    <item> SFDITEM_FIELD__UART5_CR1_RE </item>
//    <item> SFDITEM_FIELD__UART5_CR1_TE </item>
//    <item> SFDITEM_FIELD__UART5_CR1_IDLEIE </item>
//    <item> SFDITEM_FIELD__UART5_CR1_RXNEIE </item>
//    <item> SFDITEM_FIELD__UART5_CR1_TCIE </item>
//    <item> SFDITEM_FIELD__UART5_CR1_TXEIE </item>
//    <item> SFDITEM_FIELD__UART5_CR1_PEIE </item>
//    <item> SFDITEM_FIELD__UART5_CR1_PS </item>
//    <item> SFDITEM_FIELD__UART5_CR1_PCE </item>
//    <item> SFDITEM_FIELD__UART5_CR1_WAKE </item>
//    <item> SFDITEM_FIELD__UART5_CR1_M </item>
//    <item> SFDITEM_FIELD__UART5_CR1_UE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART5_CR2  --------------------------------
// SVD Line: 22845

unsigned int UART5_CR2 __AT (0x40005010);



// --------------------------------  Field Item: UART5_CR2_ADD  -----------------------------------
// SVD Line: 22854

//  <item> SFDITEM_FIELD__UART5_CR2_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005010) ADD </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART5_CR2 >> 0) & 0xF), ((UART5_CR2 = (UART5_CR2 & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR2_LBDL  -----------------------------------
// SVD Line: 22860

//  <item> SFDITEM_FIELD__UART5_CR2_LBDL
//    <name> LBDL </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40005010) LBDL </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR2 ) </loc>
//      <o.5..5> LBDL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR2_LBDIE  ----------------------------------
// SVD Line: 22866

//  <item> SFDITEM_FIELD__UART5_CR2_LBDIE
//    <name> LBDIE </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005010) LBDIE </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR2 ) </loc>
//      <o.6..6> LBDIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR2_STOP  -----------------------------------
// SVD Line: 22872

//  <item> SFDITEM_FIELD__UART5_CR2_STOP
//    <name> STOP </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005010) STOP </i>
//    <edit> 
//      <loc> ( (unsigned char)((UART5_CR2 >> 12) & 0x3), ((UART5_CR2 = (UART5_CR2 & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR2_LINEN  ----------------------------------
// SVD Line: 22878

//  <item> SFDITEM_FIELD__UART5_CR2_LINEN
//    <name> LINEN </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005010) LINEN </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR2 ) </loc>
//      <o.14..14> LINEN
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART5_CR2  -----------------------------------
// SVD Line: 22845

//  <rtree> SFDITEM_REG__UART5_CR2
//    <name> CR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005010) UART4_CR2 </i>
//    <loc> ( (unsigned int)((UART5_CR2 >> 0) & 0xFFFFFFFF), ((UART5_CR2 = (UART5_CR2 & ~(0x706FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x706F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART5_CR2_ADD </item>
//    <item> SFDITEM_FIELD__UART5_CR2_LBDL </item>
//    <item> SFDITEM_FIELD__UART5_CR2_LBDIE </item>
//    <item> SFDITEM_FIELD__UART5_CR2_STOP </item>
//    <item> SFDITEM_FIELD__UART5_CR2_LINEN </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: UART5_CR3  --------------------------------
// SVD Line: 22886

unsigned int UART5_CR3 __AT (0x40005014);



// --------------------------------  Field Item: UART5_CR3_EIE  -----------------------------------
// SVD Line: 22895

//  <item> SFDITEM_FIELD__UART5_CR3_EIE
//    <name> EIE </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005014) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR3 ) </loc>
//      <o.0..0> EIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR3_IREN  -----------------------------------
// SVD Line: 22901

//  <item> SFDITEM_FIELD__UART5_CR3_IREN
//    <name> IREN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005014) IrDA mode enable </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR3 ) </loc>
//      <o.1..1> IREN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR3_IRLP  -----------------------------------
// SVD Line: 22907

//  <item> SFDITEM_FIELD__UART5_CR3_IRLP
//    <name> IRLP </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005014) IrDA low-power </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR3 ) </loc>
//      <o.2..2> IRLP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR3_HDSEL  ----------------------------------
// SVD Line: 22913

//  <item> SFDITEM_FIELD__UART5_CR3_HDSEL
//    <name> HDSEL </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005014) Half-duplex selection </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR3 ) </loc>
//      <o.3..3> HDSEL
//    </check>
//  </item>
//  


// -------------------------------  Field Item: UART5_CR3_DMAT  -----------------------------------
// SVD Line: 22919

//  <item> SFDITEM_FIELD__UART5_CR3_DMAT
//    <name> DMAT </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005014) DMA enable transmitter </i>
//    <check> 
//      <loc> ( (unsigned int) UART5_CR3 ) </loc>
//      <o.7..7> DMAT
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: UART5_CR3  -----------------------------------
// SVD Line: 22886

//  <rtree> SFDITEM_REG__UART5_CR3
//    <name> CR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005014) UART4_CR3 </i>
//    <loc> ( (unsigned int)((UART5_CR3 >> 0) & 0xFFFFFFFF), ((UART5_CR3 = (UART5_CR3 & ~(0x8FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x8F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__UART5_CR3_EIE </item>
//    <item> SFDITEM_FIELD__UART5_CR3_IREN </item>
//    <item> SFDITEM_FIELD__UART5_CR3_IRLP </item>
//    <item> SFDITEM_FIELD__UART5_CR3_HDSEL </item>
//    <item> SFDITEM_FIELD__UART5_CR3_DMAT </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: UART5  -------------------------------------
// SVD Line: 22620

//  <view> UART5
//    <name> UART5 </name>
//    <item> SFDITEM_REG__UART5_SR </item>
//    <item> SFDITEM_REG__UART5_DR </item>
//    <item> SFDITEM_REG__UART5_BRR </item>
//    <item> SFDITEM_REG__UART5_CR1 </item>
//    <item> SFDITEM_REG__UART5_CR2 </item>
//    <item> SFDITEM_REG__UART5_CR3 </item>
//  </view>
//  


// ------------------------------  Register Item Address: CRC_DR  ---------------------------------
// SVD Line: 22940

unsigned int CRC_DR __AT (0x40023000);



// ----------------------------------  Field Item: CRC_DR_DR  -------------------------------------
// SVD Line: 22949

//  <item> SFDITEM_FIELD__CRC_DR_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data Register </i>
//    <edit> 
//      <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_DR  -------------------------------------
// SVD Line: 22940

//  <rtree> SFDITEM_REG__CRC_DR
//    <name> DR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023000) Data register </i>
//    <loc> ( (unsigned int)((CRC_DR >> 0) & 0xFFFFFFFF), ((CRC_DR = (CRC_DR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_DR_DR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: CRC_IDR  ---------------------------------
// SVD Line: 22957

unsigned int CRC_IDR __AT (0x40023004);



// ---------------------------------  Field Item: CRC_IDR_IDR  ------------------------------------
// SVD Line: 22966

//  <item> SFDITEM_FIELD__CRC_IDR_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0x40023004) Independent Data register </i>
//    <edit> 
//      <loc> ( (unsigned char)((CRC_IDR >> 0) & 0xFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_IDR  ------------------------------------
// SVD Line: 22957

//  <rtree> SFDITEM_REG__CRC_IDR
//    <name> IDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40023004) Independent Data register </i>
//    <loc> ( (unsigned int)((CRC_IDR >> 0) & 0xFFFFFFFF), ((CRC_IDR = (CRC_IDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_IDR_IDR </item>
//  </rtree>
//  


// ------------------------------  Register Item Address: CRC_CR  ---------------------------------
// SVD Line: 22974

unsigned int CRC_CR __AT (0x40023008);



// --------------------------------  Field Item: CRC_CR_RESET  ------------------------------------
// SVD Line: 22983

//  <item> SFDITEM_FIELD__CRC_CR_RESET
//    <name> RESET </name>
//    <w> 
//    <i> [Bit 0] WO (@ 0x40023008) Reset bit </i>
//    <check> 
//      <loc> ( (unsigned int) CRC_CR ) </loc>
//      <o.0..0> RESET
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: CRC_CR  -------------------------------------
// SVD Line: 22974

//  <rtree> SFDITEM_REG__CRC_CR
//    <name> CR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40023008) Control register </i>
//    <loc> ( (unsigned int)((CRC_CR >> 0) & 0xFFFFFFFF), ((CRC_CR = (CRC_CR & ~(0x1UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__CRC_CR_RESET </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: CRC  --------------------------------------
// SVD Line: 22929

//  <view> CRC
//    <name> CRC </name>
//    <item> SFDITEM_REG__CRC_DR </item>
//    <item> SFDITEM_REG__CRC_IDR </item>
//    <item> SFDITEM_REG__CRC_CR </item>
//  </view>
//  


// ----------------------------  Register Item Address: FLASH_ACR  --------------------------------
// SVD Line: 23009

unsigned int FLASH_ACR __AT (0x40022000);



// ------------------------------  Field Item: FLASH_ACR_LATENCY  ---------------------------------
// SVD Line: 23017

//  <item> SFDITEM_FIELD__FLASH_ACR_LATENCY
//    <name> LATENCY </name>
//    <rw> 
//    <i> [Bits 2..0] RW (@ 0x40022000) Latency </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_ACR >> 0) & 0x7), ((FLASH_ACR = (FLASH_ACR & ~(0x7UL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: FLASH_ACR_HLFCYA  ----------------------------------
// SVD Line: 23024

//  <item> SFDITEM_FIELD__FLASH_ACR_HLFCYA
//    <name> HLFCYA </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40022000) Flash half cycle access  enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.3..3> HLFCYA
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_ACR_PRFTBE  ----------------------------------
// SVD Line: 23032

//  <item> SFDITEM_FIELD__FLASH_ACR_PRFTBE
//    <name> PRFTBE </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022000) Prefetch buffer enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.4..4> PRFTBE
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_ACR_PRFTBS  ----------------------------------
// SVD Line: 23039

//  <item> SFDITEM_FIELD__FLASH_ACR_PRFTBS
//    <name> PRFTBS </name>
//    <r> 
//    <i> [Bit 5] RO (@ 0x40022000) Prefetch buffer status </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_ACR ) </loc>
//      <o.5..5> PRFTBS
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_ACR  -----------------------------------
// SVD Line: 23009

//  <rtree> SFDITEM_REG__FLASH_ACR
//    <name> ACR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022000) Flash access control register </i>
//    <loc> ( (unsigned int)((FLASH_ACR >> 0) & 0xFFFFFFFF), ((FLASH_ACR = (FLASH_ACR & ~(0x1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_ACR_LATENCY </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_HLFCYA </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_PRFTBE </item>
//    <item> SFDITEM_FIELD__FLASH_ACR_PRFTBS </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_KEYR  -------------------------------
// SVD Line: 23048

unsigned int FLASH_KEYR __AT (0x40022004);



// -------------------------------  Field Item: FLASH_KEYR_KEY  -----------------------------------
// SVD Line: 23057

//  <item> SFDITEM_FIELD__FLASH_KEYR_KEY
//    <name> KEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022004) FPEC key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0x0), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_KEYR  -----------------------------------
// SVD Line: 23048

//  <rtree> SFDITEM_REG__FLASH_KEYR
//    <name> KEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022004) Flash key register </i>
//    <loc> ( (unsigned int)((FLASH_KEYR >> 0) & 0xFFFFFFFF), ((FLASH_KEYR = (FLASH_KEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_KEYR_KEY </item>
//  </rtree>
//  


// --------------------------  Register Item Address: FLASH_OPTKEYR  ------------------------------
// SVD Line: 23065

unsigned int FLASH_OPTKEYR __AT (0x40022008);



// ----------------------------  Field Item: FLASH_OPTKEYR_OPTKEY  --------------------------------
// SVD Line: 23074

//  <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEY
//    <name> OPTKEY </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Option byte key </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0x0), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Register RTree: FLASH_OPTKEYR  ---------------------------------
// SVD Line: 23065

//  <rtree> SFDITEM_REG__FLASH_OPTKEYR
//    <name> OPTKEYR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022008) Flash option key register </i>
//    <loc> ( (unsigned int)((FLASH_OPTKEYR >> 0) & 0xFFFFFFFF), ((FLASH_OPTKEYR = (FLASH_OPTKEYR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_OPTKEYR_OPTKEY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_SR  --------------------------------
// SVD Line: 23082

unsigned int FLASH_SR __AT (0x4002200C);



// --------------------------------  Field Item: FLASH_SR_EOP  ------------------------------------
// SVD Line: 23090

//  <item> SFDITEM_FIELD__FLASH_SR_EOP
//    <name> EOP </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x4002200C) End of operation </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.5..5> EOP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_SR_WRPRTERR  ---------------------------------
// SVD Line: 23097

//  <item> SFDITEM_FIELD__FLASH_SR_WRPRTERR
//    <name> WRPRTERR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x4002200C) Write protection error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.4..4> WRPRTERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_SR_PGERR  -----------------------------------
// SVD Line: 23104

//  <item> SFDITEM_FIELD__FLASH_SR_PGERR
//    <name> PGERR </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x4002200C) Programming error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.2..2> PGERR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_SR_BSY  ------------------------------------
// SVD Line: 23111

//  <item> SFDITEM_FIELD__FLASH_SR_BSY
//    <name> BSY </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002200C) Busy </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_SR ) </loc>
//      <o.0..0> BSY
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_SR  ------------------------------------
// SVD Line: 23082

//  <rtree> SFDITEM_REG__FLASH_SR
//    <name> SR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x4002200C) Status register </i>
//    <loc> ( (unsigned int)((FLASH_SR >> 0) & 0xFFFFFFFF), ((FLASH_SR = (FLASH_SR & ~(0x34UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x34) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_SR_EOP </item>
//    <item> SFDITEM_FIELD__FLASH_SR_WRPRTERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_PGERR </item>
//    <item> SFDITEM_FIELD__FLASH_SR_BSY </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_CR  --------------------------------
// SVD Line: 23120

unsigned int FLASH_CR __AT (0x40022010);



// ---------------------------------  Field Item: FLASH_CR_PG  ------------------------------------
// SVD Line: 23129

//  <item> SFDITEM_FIELD__FLASH_CR_PG
//    <name> PG </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40022010) Programming </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.0..0> PG
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_PER  ------------------------------------
// SVD Line: 23135

//  <item> SFDITEM_FIELD__FLASH_CR_PER
//    <name> PER </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40022010) Page Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.1..1> PER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_MER  ------------------------------------
// SVD Line: 23141

//  <item> SFDITEM_FIELD__FLASH_CR_MER
//    <name> MER </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40022010) Mass Erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.2..2> MER
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_OPTPG  -----------------------------------
// SVD Line: 23147

//  <item> SFDITEM_FIELD__FLASH_CR_OPTPG
//    <name> OPTPG </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40022010) Option byte programming </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.4..4> OPTPG
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_OPTER  -----------------------------------
// SVD Line: 23153

//  <item> SFDITEM_FIELD__FLASH_CR_OPTER
//    <name> OPTER </name>
//    <rw> 
//    <i> [Bit 5] RW (@ 0x40022010) Option byte erase </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.5..5> OPTER
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_STRT  -----------------------------------
// SVD Line: 23159

//  <item> SFDITEM_FIELD__FLASH_CR_STRT
//    <name> STRT </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40022010) Start </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.6..6> STRT
//    </check>
//  </item>
//  


// --------------------------------  Field Item: FLASH_CR_LOCK  -----------------------------------
// SVD Line: 23165

//  <item> SFDITEM_FIELD__FLASH_CR_LOCK
//    <name> LOCK </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40022010) Lock </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.7..7> LOCK
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_OPTWRE  ----------------------------------
// SVD Line: 23171

//  <item> SFDITEM_FIELD__FLASH_CR_OPTWRE
//    <name> OPTWRE </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40022010) Option bytes write enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.9..9> OPTWRE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_ERRIE  -----------------------------------
// SVD Line: 23177

//  <item> SFDITEM_FIELD__FLASH_CR_ERRIE
//    <name> ERRIE </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40022010) Error interrupt enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.10..10> ERRIE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_CR_EOPIE  -----------------------------------
// SVD Line: 23183

//  <item> SFDITEM_FIELD__FLASH_CR_EOPIE
//    <name> EOPIE </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40022010) End of operation interrupt  enable </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_CR ) </loc>
//      <o.12..12> EOPIE
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_CR  ------------------------------------
// SVD Line: 23120

//  <rtree> SFDITEM_REG__FLASH_CR
//    <name> CR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40022010) Control register </i>
//    <loc> ( (unsigned int)((FLASH_CR >> 0) & 0xFFFFFFFF), ((FLASH_CR = (FLASH_CR & ~(0x16F7UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x16F7) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_CR_PG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_PER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_MER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTPG </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTER </item>
//    <item> SFDITEM_FIELD__FLASH_CR_STRT </item>
//    <item> SFDITEM_FIELD__FLASH_CR_LOCK </item>
//    <item> SFDITEM_FIELD__FLASH_CR_OPTWRE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_ERRIE </item>
//    <item> SFDITEM_FIELD__FLASH_CR_EOPIE </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: FLASH_AR  --------------------------------
// SVD Line: 23192

unsigned int FLASH_AR __AT (0x40022014);



// --------------------------------  Field Item: FLASH_AR_FAR  ------------------------------------
// SVD Line: 23201

//  <item> SFDITEM_FIELD__FLASH_AR_FAR
//    <name> FAR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022014) Flash Address </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_AR >> 0) & 0x0), ((FLASH_AR = (FLASH_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_AR  ------------------------------------
// SVD Line: 23192

//  <rtree> SFDITEM_REG__FLASH_AR
//    <name> AR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0x40022014) Flash address register </i>
//    <loc> ( (unsigned int)((FLASH_AR >> 0) & 0xFFFFFFFF), ((FLASH_AR = (FLASH_AR & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__FLASH_AR_FAR </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_OBR  --------------------------------
// SVD Line: 23209

unsigned int FLASH_OBR __AT (0x4002201C);



// ------------------------------  Field Item: FLASH_OBR_OPTERR  ----------------------------------
// SVD Line: 23218

//  <item> SFDITEM_FIELD__FLASH_OBR_OPTERR
//    <name> OPTERR </name>
//    <r> 
//    <i> [Bit 0] RO (@ 0x4002201C) Option byte error </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OBR ) </loc>
//      <o.0..0> OPTERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_OBR_RDPRT  ----------------------------------
// SVD Line: 23224

//  <item> SFDITEM_FIELD__FLASH_OBR_RDPRT
//    <name> RDPRT </name>
//    <r> 
//    <i> [Bit 1] RO (@ 0x4002201C) Read protection </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OBR ) </loc>
//      <o.1..1> RDPRT
//    </check>
//  </item>
//  


// ------------------------------  Field Item: FLASH_OBR_WDG_SW  ----------------------------------
// SVD Line: 23230

//  <item> SFDITEM_FIELD__FLASH_OBR_WDG_SW
//    <name> WDG_SW </name>
//    <r> 
//    <i> [Bit 2] RO (@ 0x4002201C) WDG_SW </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OBR ) </loc>
//      <o.2..2> WDG_SW
//    </check>
//  </item>
//  


// -----------------------------  Field Item: FLASH_OBR_nRST_STOP  --------------------------------
// SVD Line: 23236

//  <item> SFDITEM_FIELD__FLASH_OBR_nRST_STOP
//    <name> nRST_STOP </name>
//    <r> 
//    <i> [Bit 3] RO (@ 0x4002201C) nRST_STOP </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OBR ) </loc>
//      <o.3..3> nRST_STOP
//    </check>
//  </item>
//  


// ----------------------------  Field Item: FLASH_OBR_nRST_STDBY  --------------------------------
// SVD Line: 23242

//  <item> SFDITEM_FIELD__FLASH_OBR_nRST_STDBY
//    <name> nRST_STDBY </name>
//    <r> 
//    <i> [Bit 4] RO (@ 0x4002201C) nRST_STDBY </i>
//    <check> 
//      <loc> ( (unsigned int) FLASH_OBR ) </loc>
//      <o.4..4> nRST_STDBY
//    </check>
//  </item>
//  


// -------------------------------  Field Item: FLASH_OBR_Data0  ----------------------------------
// SVD Line: 23248

//  <item> SFDITEM_FIELD__FLASH_OBR_Data0
//    <name> Data0 </name>
//    <r> 
//    <i> [Bits 17..10] RO (@ 0x4002201C) Data0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OBR >> 10) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: FLASH_OBR_Data1  ----------------------------------
// SVD Line: 23254

//  <item> SFDITEM_FIELD__FLASH_OBR_Data1
//    <name> Data1 </name>
//    <r> 
//    <i> [Bits 25..18] RO (@ 0x4002201C) Data1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((FLASH_OBR >> 18) & 0xFF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: FLASH_OBR  -----------------------------------
// SVD Line: 23209

//  <rtree> SFDITEM_REG__FLASH_OBR
//    <name> OBR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x4002201C) Option byte register </i>
//    <loc> ( (unsigned int)((FLASH_OBR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_OBR_OPTERR </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_RDPRT </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_WDG_SW </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_nRST_STOP </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_nRST_STDBY </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_Data0 </item>
//    <item> SFDITEM_FIELD__FLASH_OBR_Data1 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: FLASH_WRPR  -------------------------------
// SVD Line: 23262

unsigned int FLASH_WRPR __AT (0x40022020);



// -------------------------------  Field Item: FLASH_WRPR_WRP  -----------------------------------
// SVD Line: 23271

//  <item> SFDITEM_FIELD__FLASH_WRPR_WRP
//    <name> WRP </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022020) Write protect </i>
//    <edit> 
//      <loc> ( (unsigned int)((FLASH_WRPR >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: FLASH_WRPR  -----------------------------------
// SVD Line: 23262

//  <rtree> SFDITEM_REG__FLASH_WRPR
//    <name> WRPR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40022020) Write protection register </i>
//    <loc> ( (unsigned int)((FLASH_WRPR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__FLASH_WRPR_WRP </item>
//  </rtree>
//  


// ---------------------------------  Peripheral View: FLASH  -------------------------------------
// SVD Line: 22993

//  <view> FLASH
//    <name> FLASH </name>
//    <item> SFDITEM_REG__FLASH_ACR </item>
//    <item> SFDITEM_REG__FLASH_KEYR </item>
//    <item> SFDITEM_REG__FLASH_OPTKEYR </item>
//    <item> SFDITEM_REG__FLASH_SR </item>
//    <item> SFDITEM_REG__FLASH_CR </item>
//    <item> SFDITEM_REG__FLASH_AR </item>
//    <item> SFDITEM_REG__FLASH_OBR </item>
//    <item> SFDITEM_REG__FLASH_WRPR </item>
//  </view>
//  


// ----------------------------  Register Item Address: NVIC_ICTR  --------------------------------
// SVD Line: 23293

unsigned int NVIC_ICTR __AT (0xE000E004);



// ----------------------------  Field Item: NVIC_ICTR_INTLINESNUM  -------------------------------
// SVD Line: 23303

//  <item> SFDITEM_FIELD__NVIC_ICTR_INTLINESNUM
//    <name> INTLINESNUM </name>
//    <r> 
//    <i> [Bits 3..0] RO (@ 0xE000E004) Total number of interrupt lines in  groups </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_ICTR >> 0) & 0xF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_ICTR  -----------------------------------
// SVD Line: 23293

//  <rtree> SFDITEM_REG__NVIC_ICTR
//    <name> ICTR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E004) Interrupt Controller Type  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICTR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICTR_INTLINESNUM </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_STIR  --------------------------------
// SVD Line: 23312

unsigned int NVIC_STIR __AT (0xE000EF00);



// -------------------------------  Field Item: NVIC_STIR_INTID  ----------------------------------
// SVD Line: 23322

//  <item> SFDITEM_FIELD__NVIC_STIR_INTID
//    <name> INTID </name>
//    <w> 
//    <i> [Bits 8..0] WO (@ 0xE000EF00) interrupt to be triggered </i>
//    <edit> 
//      <loc> ( (unsigned short)((NVIC_STIR >> 0) & 0x0), ((NVIC_STIR = (NVIC_STIR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_STIR  -----------------------------------
// SVD Line: 23312

//  <rtree> SFDITEM_REG__NVIC_STIR
//    <name> STIR </name>
//    <w> 
//    <i> [Bits 31..0] WO (@ 0xE000EF00) Software Triggered Interrupt  Register </i>
//    <loc> ( (unsigned int)((NVIC_STIR >> 0) & 0xFFFFFFFF), ((NVIC_STIR = (NVIC_STIR & ~(0x1FFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0x1FF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_STIR_INTID </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISER0  -------------------------------
// SVD Line: 23330

unsigned int NVIC_ISER0 __AT (0xE000E100);



// ------------------------------  Field Item: NVIC_ISER0_SETENA  ---------------------------------
// SVD Line: 23339

//  <item> SFDITEM_FIELD__NVIC_ISER0_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER0 >> 0) & 0xFFFFFFFF), ((NVIC_ISER0 = (NVIC_ISER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISER0  -----------------------------------
// SVD Line: 23330

//  <rtree> SFDITEM_REG__NVIC_ISER0
//    <name> ISER0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E100) Interrupt Set-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER0 >> 0) & 0xFFFFFFFF), ((NVIC_ISER0 = (NVIC_ISER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER0_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISER1  -------------------------------
// SVD Line: 23347

unsigned int NVIC_ISER1 __AT (0xE000E104);



// ------------------------------  Field Item: NVIC_ISER1_SETENA  ---------------------------------
// SVD Line: 23356

//  <item> SFDITEM_FIELD__NVIC_ISER1_SETENA
//    <name> SETENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E104) SETENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISER1 >> 0) & 0xFFFFFFFF), ((NVIC_ISER1 = (NVIC_ISER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISER1  -----------------------------------
// SVD Line: 23347

//  <rtree> SFDITEM_REG__NVIC_ISER1
//    <name> ISER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E104) Interrupt Set-Enable Register </i>
//    <loc> ( (unsigned int)((NVIC_ISER1 >> 0) & 0xFFFFFFFF), ((NVIC_ISER1 = (NVIC_ISER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISER1_SETENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER0  -------------------------------
// SVD Line: 23364

unsigned int NVIC_ICER0 __AT (0xE000E180);



// ------------------------------  Field Item: NVIC_ICER0_CLRENA  ---------------------------------
// SVD Line: 23374

//  <item> SFDITEM_FIELD__NVIC_ICER0_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER0 >> 0) & 0xFFFFFFFF), ((NVIC_ICER0 = (NVIC_ICER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICER0  -----------------------------------
// SVD Line: 23364

//  <rtree> SFDITEM_REG__NVIC_ICER0
//    <name> ICER0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E180) Interrupt Clear-Enable  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER0 >> 0) & 0xFFFFFFFF), ((NVIC_ICER0 = (NVIC_ICER0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER0_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICER1  -------------------------------
// SVD Line: 23382

unsigned int NVIC_ICER1 __AT (0xE000E184);



// ------------------------------  Field Item: NVIC_ICER1_CLRENA  ---------------------------------
// SVD Line: 23392

//  <item> SFDITEM_FIELD__NVIC_ICER1_CLRENA
//    <name> CLRENA </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E184) CLRENA </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICER1 >> 0) & 0xFFFFFFFF), ((NVIC_ICER1 = (NVIC_ICER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICER1  -----------------------------------
// SVD Line: 23382

//  <rtree> SFDITEM_REG__NVIC_ICER1
//    <name> ICER1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E184) Interrupt Clear-Enable  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICER1 >> 0) & 0xFFFFFFFF), ((NVIC_ICER1 = (NVIC_ICER1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICER1_CLRENA </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR0  -------------------------------
// SVD Line: 23400

unsigned int NVIC_ISPR0 __AT (0xE000E200);



// -----------------------------  Field Item: NVIC_ISPR0_SETPEND  ---------------------------------
// SVD Line: 23409

//  <item> SFDITEM_FIELD__NVIC_ISPR0_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR0 = (NVIC_ISPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISPR0  -----------------------------------
// SVD Line: 23400

//  <rtree> SFDITEM_REG__NVIC_ISPR0
//    <name> ISPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E200) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR0 = (NVIC_ISPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR0_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ISPR1  -------------------------------
// SVD Line: 23417

unsigned int NVIC_ISPR1 __AT (0xE000E204);



// -----------------------------  Field Item: NVIC_ISPR1_SETPEND  ---------------------------------
// SVD Line: 23426

//  <item> SFDITEM_FIELD__NVIC_ISPR1_SETPEND
//    <name> SETPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E204) SETPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ISPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR1 = (NVIC_ISPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ISPR1  -----------------------------------
// SVD Line: 23417

//  <rtree> SFDITEM_REG__NVIC_ISPR1
//    <name> ISPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E204) Interrupt Set-Pending Register </i>
//    <loc> ( (unsigned int)((NVIC_ISPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ISPR1 = (NVIC_ISPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ISPR1_SETPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR0  -------------------------------
// SVD Line: 23434

unsigned int NVIC_ICPR0 __AT (0xE000E280);



// -----------------------------  Field Item: NVIC_ICPR0_CLRPEND  ---------------------------------
// SVD Line: 23444

//  <item> SFDITEM_FIELD__NVIC_ICPR0_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR0 = (NVIC_ICPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICPR0  -----------------------------------
// SVD Line: 23434

//  <rtree> SFDITEM_REG__NVIC_ICPR0
//    <name> ICPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E280) Interrupt Clear-Pending  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR0 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR0 = (NVIC_ICPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR0_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_ICPR1  -------------------------------
// SVD Line: 23452

unsigned int NVIC_ICPR1 __AT (0xE000E284);



// -----------------------------  Field Item: NVIC_ICPR1_CLRPEND  ---------------------------------
// SVD Line: 23462

//  <item> SFDITEM_FIELD__NVIC_ICPR1_CLRPEND
//    <name> CLRPEND </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E284) CLRPEND </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_ICPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR1 = (NVIC_ICPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_ICPR1  -----------------------------------
// SVD Line: 23452

//  <rtree> SFDITEM_REG__NVIC_ICPR1
//    <name> ICPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E284) Interrupt Clear-Pending  Register </i>
//    <loc> ( (unsigned int)((NVIC_ICPR1 >> 0) & 0xFFFFFFFF), ((NVIC_ICPR1 = (NVIC_ICPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_ICPR1_CLRPEND </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IABR0  -------------------------------
// SVD Line: 23470

unsigned int NVIC_IABR0 __AT (0xE000E300);



// ------------------------------  Field Item: NVIC_IABR0_ACTIVE  ---------------------------------
// SVD Line: 23479

//  <item> SFDITEM_FIELD__NVIC_IABR0_ACTIVE
//    <name> ACTIVE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E300) ACTIVE </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_IABR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IABR0  -----------------------------------
// SVD Line: 23470

//  <rtree> SFDITEM_REG__NVIC_IABR0
//    <name> IABR0 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E300) Interrupt Active Bit Register </i>
//    <loc> ( (unsigned int)((NVIC_IABR0 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_IABR0_ACTIVE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IABR1  -------------------------------
// SVD Line: 23487

unsigned int NVIC_IABR1 __AT (0xE000E304);



// ------------------------------  Field Item: NVIC_IABR1_ACTIVE  ---------------------------------
// SVD Line: 23496

//  <item> SFDITEM_FIELD__NVIC_IABR1_ACTIVE
//    <name> ACTIVE </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E304) ACTIVE </i>
//    <edit> 
//      <loc> ( (unsigned int)((NVIC_IABR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IABR1  -----------------------------------
// SVD Line: 23487

//  <rtree> SFDITEM_REG__NVIC_IABR1
//    <name> IABR1 </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0xE000E304) Interrupt Active Bit Register </i>
//    <loc> ( (unsigned int)((NVIC_IABR1 >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__NVIC_IABR1_ACTIVE </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR0  --------------------------------
// SVD Line: 23504

unsigned int NVIC_IPR0 __AT (0xE000E400);



// ------------------------------  Field Item: NVIC_IPR0_IPR_N0  ----------------------------------
// SVD Line: 23513

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E400) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 0) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N1  ----------------------------------
// SVD Line: 23519

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E400) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 8) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N2  ----------------------------------
// SVD Line: 23525

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E400) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 16) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR0_IPR_N3  ----------------------------------
// SVD Line: 23531

//  <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E400) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR0 >> 24) & 0xFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR0  -----------------------------------
// SVD Line: 23504

//  <rtree> SFDITEM_REG__NVIC_IPR0
//    <name> IPR0 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E400) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR0 >> 0) & 0xFFFFFFFF), ((NVIC_IPR0 = (NVIC_IPR0 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR0_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR1  --------------------------------
// SVD Line: 23539

unsigned int NVIC_IPR1 __AT (0xE000E404);



// ------------------------------  Field Item: NVIC_IPR1_IPR_N0  ----------------------------------
// SVD Line: 23548

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E404) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 0) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N1  ----------------------------------
// SVD Line: 23554

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E404) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 8) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N2  ----------------------------------
// SVD Line: 23560

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E404) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 16) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR1_IPR_N3  ----------------------------------
// SVD Line: 23566

//  <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E404) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR1 >> 24) & 0xFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR1  -----------------------------------
// SVD Line: 23539

//  <rtree> SFDITEM_REG__NVIC_IPR1
//    <name> IPR1 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E404) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR1 >> 0) & 0xFFFFFFFF), ((NVIC_IPR1 = (NVIC_IPR1 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR1_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR2  --------------------------------
// SVD Line: 23574

unsigned int NVIC_IPR2 __AT (0xE000E408);



// ------------------------------  Field Item: NVIC_IPR2_IPR_N0  ----------------------------------
// SVD Line: 23583

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E408) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 0) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N1  ----------------------------------
// SVD Line: 23589

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E408) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 8) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N2  ----------------------------------
// SVD Line: 23595

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E408) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 16) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR2_IPR_N3  ----------------------------------
// SVD Line: 23601

//  <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E408) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR2 >> 24) & 0xFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR2  -----------------------------------
// SVD Line: 23574

//  <rtree> SFDITEM_REG__NVIC_IPR2
//    <name> IPR2 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E408) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR2 >> 0) & 0xFFFFFFFF), ((NVIC_IPR2 = (NVIC_IPR2 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR2_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR3  --------------------------------
// SVD Line: 23609

unsigned int NVIC_IPR3 __AT (0xE000E40C);



// ------------------------------  Field Item: NVIC_IPR3_IPR_N0  ----------------------------------
// SVD Line: 23618

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E40C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 0) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N1  ----------------------------------
// SVD Line: 23624

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E40C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 8) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N2  ----------------------------------
// SVD Line: 23630

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E40C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 16) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR3_IPR_N3  ----------------------------------
// SVD Line: 23636

//  <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E40C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR3 >> 24) & 0xFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR3  -----------------------------------
// SVD Line: 23609

//  <rtree> SFDITEM_REG__NVIC_IPR3
//    <name> IPR3 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E40C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR3 >> 0) & 0xFFFFFFFF), ((NVIC_IPR3 = (NVIC_IPR3 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR3_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR4  --------------------------------
// SVD Line: 23644

unsigned int NVIC_IPR4 __AT (0xE000E410);



// ------------------------------  Field Item: NVIC_IPR4_IPR_N0  ----------------------------------
// SVD Line: 23653

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E410) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 0) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N1  ----------------------------------
// SVD Line: 23659

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E410) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 8) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N2  ----------------------------------
// SVD Line: 23665

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E410) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 16) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR4_IPR_N3  ----------------------------------
// SVD Line: 23671

//  <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E410) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR4 >> 24) & 0xFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR4  -----------------------------------
// SVD Line: 23644

//  <rtree> SFDITEM_REG__NVIC_IPR4
//    <name> IPR4 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E410) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR4 >> 0) & 0xFFFFFFFF), ((NVIC_IPR4 = (NVIC_IPR4 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR4_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR5  --------------------------------
// SVD Line: 23679

unsigned int NVIC_IPR5 __AT (0xE000E414);



// ------------------------------  Field Item: NVIC_IPR5_IPR_N0  ----------------------------------
// SVD Line: 23688

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E414) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 0) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N1  ----------------------------------
// SVD Line: 23694

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E414) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 8) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N2  ----------------------------------
// SVD Line: 23700

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E414) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 16) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR5_IPR_N3  ----------------------------------
// SVD Line: 23706

//  <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E414) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR5 >> 24) & 0xFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR5  -----------------------------------
// SVD Line: 23679

//  <rtree> SFDITEM_REG__NVIC_IPR5
//    <name> IPR5 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E414) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR5 >> 0) & 0xFFFFFFFF), ((NVIC_IPR5 = (NVIC_IPR5 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR5_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR6  --------------------------------
// SVD Line: 23714

unsigned int NVIC_IPR6 __AT (0xE000E418);



// ------------------------------  Field Item: NVIC_IPR6_IPR_N0  ----------------------------------
// SVD Line: 23723

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E418) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 0) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N1  ----------------------------------
// SVD Line: 23729

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E418) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 8) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N2  ----------------------------------
// SVD Line: 23735

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E418) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 16) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR6_IPR_N3  ----------------------------------
// SVD Line: 23741

//  <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E418) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR6 >> 24) & 0xFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR6  -----------------------------------
// SVD Line: 23714

//  <rtree> SFDITEM_REG__NVIC_IPR6
//    <name> IPR6 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E418) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR6 >> 0) & 0xFFFFFFFF), ((NVIC_IPR6 = (NVIC_IPR6 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR6_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR7  --------------------------------
// SVD Line: 23749

unsigned int NVIC_IPR7 __AT (0xE000E41C);



// ------------------------------  Field Item: NVIC_IPR7_IPR_N0  ----------------------------------
// SVD Line: 23758

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E41C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 0) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N1  ----------------------------------
// SVD Line: 23764

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E41C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 8) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N2  ----------------------------------
// SVD Line: 23770

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E41C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 16) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR7_IPR_N3  ----------------------------------
// SVD Line: 23776

//  <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E41C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR7 >> 24) & 0xFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR7  -----------------------------------
// SVD Line: 23749

//  <rtree> SFDITEM_REG__NVIC_IPR7
//    <name> IPR7 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E41C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR7 >> 0) & 0xFFFFFFFF), ((NVIC_IPR7 = (NVIC_IPR7 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR7_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR8  --------------------------------
// SVD Line: 23784

unsigned int NVIC_IPR8 __AT (0xE000E420);



// ------------------------------  Field Item: NVIC_IPR8_IPR_N0  ----------------------------------
// SVD Line: 23793

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E420) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 0) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N1  ----------------------------------
// SVD Line: 23799

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E420) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 8) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N2  ----------------------------------
// SVD Line: 23805

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E420) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 16) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR8_IPR_N3  ----------------------------------
// SVD Line: 23811

//  <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E420) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR8 >> 24) & 0xFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR8  -----------------------------------
// SVD Line: 23784

//  <rtree> SFDITEM_REG__NVIC_IPR8
//    <name> IPR8 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E420) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR8 >> 0) & 0xFFFFFFFF), ((NVIC_IPR8 = (NVIC_IPR8 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR8_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR9  --------------------------------
// SVD Line: 23819

unsigned int NVIC_IPR9 __AT (0xE000E424);



// ------------------------------  Field Item: NVIC_IPR9_IPR_N0  ----------------------------------
// SVD Line: 23828

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E424) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 0) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N1  ----------------------------------
// SVD Line: 23834

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E424) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 8) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N2  ----------------------------------
// SVD Line: 23840

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E424) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 16) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR9_IPR_N3  ----------------------------------
// SVD Line: 23846

//  <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E424) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR9 >> 24) & 0xFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Register RTree: NVIC_IPR9  -----------------------------------
// SVD Line: 23819

//  <rtree> SFDITEM_REG__NVIC_IPR9
//    <name> IPR9 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E424) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR9 >> 0) & 0xFFFFFFFF), ((NVIC_IPR9 = (NVIC_IPR9 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR9_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR10  -------------------------------
// SVD Line: 23854

unsigned int NVIC_IPR10 __AT (0xE000E428);



// ------------------------------  Field Item: NVIC_IPR10_IPR_N0  ---------------------------------
// SVD Line: 23863

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E428) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 0) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N1  ---------------------------------
// SVD Line: 23869

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E428) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 8) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N2  ---------------------------------
// SVD Line: 23875

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E428) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 16) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR10_IPR_N3  ---------------------------------
// SVD Line: 23881

//  <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E428) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR10 >> 24) & 0xFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR10  -----------------------------------
// SVD Line: 23854

//  <rtree> SFDITEM_REG__NVIC_IPR10
//    <name> IPR10 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E428) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR10 >> 0) & 0xFFFFFFFF), ((NVIC_IPR10 = (NVIC_IPR10 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR10_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR11  -------------------------------
// SVD Line: 23889

unsigned int NVIC_IPR11 __AT (0xE000E42C);



// ------------------------------  Field Item: NVIC_IPR11_IPR_N0  ---------------------------------
// SVD Line: 23898

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E42C) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 0) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N1  ---------------------------------
// SVD Line: 23904

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E42C) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 8) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N2  ---------------------------------
// SVD Line: 23910

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E42C) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 16) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR11_IPR_N3  ---------------------------------
// SVD Line: 23916

//  <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E42C) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR11 >> 24) & 0xFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR11  -----------------------------------
// SVD Line: 23889

//  <rtree> SFDITEM_REG__NVIC_IPR11
//    <name> IPR11 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E42C) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR11 >> 0) & 0xFFFFFFFF), ((NVIC_IPR11 = (NVIC_IPR11 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR11_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR12  -------------------------------
// SVD Line: 23924

unsigned int NVIC_IPR12 __AT (0xE000E430);



// ------------------------------  Field Item: NVIC_IPR12_IPR_N0  ---------------------------------
// SVD Line: 23933

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E430) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 0) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N1  ---------------------------------
// SVD Line: 23939

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E430) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 8) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N2  ---------------------------------
// SVD Line: 23945

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E430) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 16) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR12_IPR_N3  ---------------------------------
// SVD Line: 23951

//  <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E430) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR12 >> 24) & 0xFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR12  -----------------------------------
// SVD Line: 23924

//  <rtree> SFDITEM_REG__NVIC_IPR12
//    <name> IPR12 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E430) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR12 >> 0) & 0xFFFFFFFF), ((NVIC_IPR12 = (NVIC_IPR12 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR12_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR13  -------------------------------
// SVD Line: 23959

unsigned int NVIC_IPR13 __AT (0xE000E434);



// ------------------------------  Field Item: NVIC_IPR13_IPR_N0  ---------------------------------
// SVD Line: 23968

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E434) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 0) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N1  ---------------------------------
// SVD Line: 23974

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E434) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 8) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N2  ---------------------------------
// SVD Line: 23980

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E434) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 16) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR13_IPR_N3  ---------------------------------
// SVD Line: 23986

//  <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E434) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR13 >> 24) & 0xFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR13  -----------------------------------
// SVD Line: 23959

//  <rtree> SFDITEM_REG__NVIC_IPR13
//    <name> IPR13 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E434) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR13 >> 0) & 0xFFFFFFFF), ((NVIC_IPR13 = (NVIC_IPR13 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR13_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: NVIC_IPR14  -------------------------------
// SVD Line: 23994

unsigned int NVIC_IPR14 __AT (0xE000E438);



// ------------------------------  Field Item: NVIC_IPR14_IPR_N0  ---------------------------------
// SVD Line: 24003

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N0
//    <name> IPR_N0 </name>
//    <rw> 
//    <i> [Bits 7..0] RW (@ 0xE000E438) IPR_N0 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 0) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR14_IPR_N1  ---------------------------------
// SVD Line: 24009

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N1
//    <name> IPR_N1 </name>
//    <rw> 
//    <i> [Bits 15..8] RW (@ 0xE000E438) IPR_N1 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 8) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 8 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 8 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR14_IPR_N2  ---------------------------------
// SVD Line: 24015

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N2
//    <name> IPR_N2 </name>
//    <rw> 
//    <i> [Bits 23..16] RW (@ 0xE000E438) IPR_N2 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 16) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 16 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 16 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: NVIC_IPR14_IPR_N3  ---------------------------------
// SVD Line: 24021

//  <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N3
//    <name> IPR_N3 </name>
//    <rw> 
//    <i> [Bits 31..24] RW (@ 0xE000E438) IPR_N3 </i>
//    <edit> 
//      <loc> ( (unsigned char)((NVIC_IPR14 >> 24) & 0xFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFUL << 24 )) | ((unsigned long)(Gui_u8:GuiVal & 0xFF) << 24 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: NVIC_IPR14  -----------------------------------
// SVD Line: 23994

//  <rtree> SFDITEM_REG__NVIC_IPR14
//    <name> IPR14 </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0xE000E438) Interrupt Priority Register </i>
//    <loc> ( (unsigned int)((NVIC_IPR14 >> 0) & 0xFFFFFFFF), ((NVIC_IPR14 = (NVIC_IPR14 & ~(0xFFFFFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFFFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N0 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N1 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N2 </item>
//    <item> SFDITEM_FIELD__NVIC_IPR14_IPR_N3 </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: NVIC  -------------------------------------
// SVD Line: 23281

//  <view> NVIC
//    <name> NVIC </name>
//    <item> SFDITEM_REG__NVIC_ICTR </item>
//    <item> SFDITEM_REG__NVIC_STIR </item>
//    <item> SFDITEM_REG__NVIC_ISER0 </item>
//    <item> SFDITEM_REG__NVIC_ISER1 </item>
//    <item> SFDITEM_REG__NVIC_ICER0 </item>
//    <item> SFDITEM_REG__NVIC_ICER1 </item>
//    <item> SFDITEM_REG__NVIC_ISPR0 </item>
//    <item> SFDITEM_REG__NVIC_ISPR1 </item>
//    <item> SFDITEM_REG__NVIC_ICPR0 </item>
//    <item> SFDITEM_REG__NVIC_ICPR1 </item>
//    <item> SFDITEM_REG__NVIC_IABR0 </item>
//    <item> SFDITEM_REG__NVIC_IABR1 </item>
//    <item> SFDITEM_REG__NVIC_IPR0 </item>
//    <item> SFDITEM_REG__NVIC_IPR1 </item>
//    <item> SFDITEM_REG__NVIC_IPR2 </item>
//    <item> SFDITEM_REG__NVIC_IPR3 </item>
//    <item> SFDITEM_REG__NVIC_IPR4 </item>
//    <item> SFDITEM_REG__NVIC_IPR5 </item>
//    <item> SFDITEM_REG__NVIC_IPR6 </item>
//    <item> SFDITEM_REG__NVIC_IPR7 </item>
//    <item> SFDITEM_REG__NVIC_IPR8 </item>
//    <item> SFDITEM_REG__NVIC_IPR9 </item>
//    <item> SFDITEM_REG__NVIC_IPR10 </item>
//    <item> SFDITEM_REG__NVIC_IPR11 </item>
//    <item> SFDITEM_REG__NVIC_IPR12 </item>
//    <item> SFDITEM_REG__NVIC_IPR13 </item>
//    <item> SFDITEM_REG__NVIC_IPR14 </item>
//  </view>
//  


// -----------------------------  Register Item Address: USB_EP0R  --------------------------------
// SVD Line: 24049

unsigned int USB_EP0R __AT (0x40005C00);



// ---------------------------------  Field Item: USB_EP0R_EA  ------------------------------------
// SVD Line: 24058

//  <item> SFDITEM_FIELD__USB_EP0R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C00) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP0R >> 0) & 0xF), ((USB_EP0R = (USB_EP0R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP0R_STAT_TX  ----------------------------------
// SVD Line: 24064

//  <item> SFDITEM_FIELD__USB_EP0R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C00) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP0R >> 4) & 0x3), ((USB_EP0R = (USB_EP0R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP0R_DTOG_TX  ----------------------------------
// SVD Line: 24071

//  <item> SFDITEM_FIELD__USB_EP0R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C00) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP0R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP0R_CTR_TX  ----------------------------------
// SVD Line: 24078

//  <item> SFDITEM_FIELD__USB_EP0R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C00) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP0R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP0R_EP_KIND  ----------------------------------
// SVD Line: 24085

//  <item> SFDITEM_FIELD__USB_EP0R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C00) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP0R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP0R_EP_TYPE  ----------------------------------
// SVD Line: 24091

//  <item> SFDITEM_FIELD__USB_EP0R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C00) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP0R >> 9) & 0x3), ((USB_EP0R = (USB_EP0R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USB_EP0R_SETUP  -----------------------------------
// SVD Line: 24097

//  <item> SFDITEM_FIELD__USB_EP0R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C00) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP0R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP0R_STAT_RX  ----------------------------------
// SVD Line: 24104

//  <item> SFDITEM_FIELD__USB_EP0R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C00) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP0R >> 12) & 0x3), ((USB_EP0R = (USB_EP0R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP0R_DTOG_RX  ----------------------------------
// SVD Line: 24111

//  <item> SFDITEM_FIELD__USB_EP0R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C00) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP0R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP0R_CTR_RX  ----------------------------------
// SVD Line: 24118

//  <item> SFDITEM_FIELD__USB_EP0R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C00) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP0R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_EP0R  ------------------------------------
// SVD Line: 24049

//  <rtree> SFDITEM_REG__USB_EP0R
//    <name> EP0R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C00) endpoint 0 register </i>
//    <loc> ( (unsigned int)((USB_EP0R >> 0) & 0xFFFFFFFF), ((USB_EP0R = (USB_EP0R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_EP0R_EA </item>
//    <item> SFDITEM_FIELD__USB_EP0R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_EP0R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_EP0R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_EP0R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_EP0R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_EP0R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_EP0R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_EP0R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_EP0R_CTR_RX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_EP1R  --------------------------------
// SVD Line: 24127

unsigned int USB_EP1R __AT (0x40005C04);



// ---------------------------------  Field Item: USB_EP1R_EA  ------------------------------------
// SVD Line: 24136

//  <item> SFDITEM_FIELD__USB_EP1R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C04) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP1R >> 0) & 0xF), ((USB_EP1R = (USB_EP1R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP1R_STAT_TX  ----------------------------------
// SVD Line: 24142

//  <item> SFDITEM_FIELD__USB_EP1R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C04) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP1R >> 4) & 0x3), ((USB_EP1R = (USB_EP1R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP1R_DTOG_TX  ----------------------------------
// SVD Line: 24149

//  <item> SFDITEM_FIELD__USB_EP1R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C04) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP1R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP1R_CTR_TX  ----------------------------------
// SVD Line: 24156

//  <item> SFDITEM_FIELD__USB_EP1R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C04) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP1R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP1R_EP_KIND  ----------------------------------
// SVD Line: 24163

//  <item> SFDITEM_FIELD__USB_EP1R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C04) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP1R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP1R_EP_TYPE  ----------------------------------
// SVD Line: 24169

//  <item> SFDITEM_FIELD__USB_EP1R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C04) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP1R >> 9) & 0x3), ((USB_EP1R = (USB_EP1R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USB_EP1R_SETUP  -----------------------------------
// SVD Line: 24175

//  <item> SFDITEM_FIELD__USB_EP1R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C04) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP1R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP1R_STAT_RX  ----------------------------------
// SVD Line: 24182

//  <item> SFDITEM_FIELD__USB_EP1R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C04) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP1R >> 12) & 0x3), ((USB_EP1R = (USB_EP1R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP1R_DTOG_RX  ----------------------------------
// SVD Line: 24189

//  <item> SFDITEM_FIELD__USB_EP1R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C04) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP1R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP1R_CTR_RX  ----------------------------------
// SVD Line: 24196

//  <item> SFDITEM_FIELD__USB_EP1R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C04) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP1R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_EP1R  ------------------------------------
// SVD Line: 24127

//  <rtree> SFDITEM_REG__USB_EP1R
//    <name> EP1R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C04) endpoint 1 register </i>
//    <loc> ( (unsigned int)((USB_EP1R >> 0) & 0xFFFFFFFF), ((USB_EP1R = (USB_EP1R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_EP1R_EA </item>
//    <item> SFDITEM_FIELD__USB_EP1R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_EP1R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_EP1R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_EP1R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_EP1R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_EP1R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_EP1R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_EP1R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_EP1R_CTR_RX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_EP2R  --------------------------------
// SVD Line: 24205

unsigned int USB_EP2R __AT (0x40005C08);



// ---------------------------------  Field Item: USB_EP2R_EA  ------------------------------------
// SVD Line: 24214

//  <item> SFDITEM_FIELD__USB_EP2R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C08) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP2R >> 0) & 0xF), ((USB_EP2R = (USB_EP2R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP2R_STAT_TX  ----------------------------------
// SVD Line: 24220

//  <item> SFDITEM_FIELD__USB_EP2R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C08) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP2R >> 4) & 0x3), ((USB_EP2R = (USB_EP2R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP2R_DTOG_TX  ----------------------------------
// SVD Line: 24227

//  <item> SFDITEM_FIELD__USB_EP2R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C08) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP2R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP2R_CTR_TX  ----------------------------------
// SVD Line: 24234

//  <item> SFDITEM_FIELD__USB_EP2R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C08) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP2R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP2R_EP_KIND  ----------------------------------
// SVD Line: 24241

//  <item> SFDITEM_FIELD__USB_EP2R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C08) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP2R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP2R_EP_TYPE  ----------------------------------
// SVD Line: 24247

//  <item> SFDITEM_FIELD__USB_EP2R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C08) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP2R >> 9) & 0x3), ((USB_EP2R = (USB_EP2R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USB_EP2R_SETUP  -----------------------------------
// SVD Line: 24253

//  <item> SFDITEM_FIELD__USB_EP2R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C08) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP2R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP2R_STAT_RX  ----------------------------------
// SVD Line: 24260

//  <item> SFDITEM_FIELD__USB_EP2R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C08) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP2R >> 12) & 0x3), ((USB_EP2R = (USB_EP2R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP2R_DTOG_RX  ----------------------------------
// SVD Line: 24267

//  <item> SFDITEM_FIELD__USB_EP2R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C08) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP2R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP2R_CTR_RX  ----------------------------------
// SVD Line: 24274

//  <item> SFDITEM_FIELD__USB_EP2R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C08) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP2R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_EP2R  ------------------------------------
// SVD Line: 24205

//  <rtree> SFDITEM_REG__USB_EP2R
//    <name> EP2R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C08) endpoint 2 register </i>
//    <loc> ( (unsigned int)((USB_EP2R >> 0) & 0xFFFFFFFF), ((USB_EP2R = (USB_EP2R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_EP2R_EA </item>
//    <item> SFDITEM_FIELD__USB_EP2R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_EP2R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_EP2R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_EP2R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_EP2R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_EP2R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_EP2R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_EP2R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_EP2R_CTR_RX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_EP3R  --------------------------------
// SVD Line: 24283

unsigned int USB_EP3R __AT (0x40005C0C);



// ---------------------------------  Field Item: USB_EP3R_EA  ------------------------------------
// SVD Line: 24292

//  <item> SFDITEM_FIELD__USB_EP3R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C0C) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP3R >> 0) & 0xF), ((USB_EP3R = (USB_EP3R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP3R_STAT_TX  ----------------------------------
// SVD Line: 24298

//  <item> SFDITEM_FIELD__USB_EP3R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C0C) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP3R >> 4) & 0x3), ((USB_EP3R = (USB_EP3R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP3R_DTOG_TX  ----------------------------------
// SVD Line: 24305

//  <item> SFDITEM_FIELD__USB_EP3R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C0C) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP3R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP3R_CTR_TX  ----------------------------------
// SVD Line: 24312

//  <item> SFDITEM_FIELD__USB_EP3R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C0C) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP3R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP3R_EP_KIND  ----------------------------------
// SVD Line: 24319

//  <item> SFDITEM_FIELD__USB_EP3R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C0C) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP3R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP3R_EP_TYPE  ----------------------------------
// SVD Line: 24325

//  <item> SFDITEM_FIELD__USB_EP3R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C0C) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP3R >> 9) & 0x3), ((USB_EP3R = (USB_EP3R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USB_EP3R_SETUP  -----------------------------------
// SVD Line: 24331

//  <item> SFDITEM_FIELD__USB_EP3R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C0C) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP3R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP3R_STAT_RX  ----------------------------------
// SVD Line: 24338

//  <item> SFDITEM_FIELD__USB_EP3R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C0C) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP3R >> 12) & 0x3), ((USB_EP3R = (USB_EP3R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP3R_DTOG_RX  ----------------------------------
// SVD Line: 24345

//  <item> SFDITEM_FIELD__USB_EP3R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C0C) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP3R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP3R_CTR_RX  ----------------------------------
// SVD Line: 24352

//  <item> SFDITEM_FIELD__USB_EP3R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C0C) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP3R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_EP3R  ------------------------------------
// SVD Line: 24283

//  <rtree> SFDITEM_REG__USB_EP3R
//    <name> EP3R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C0C) endpoint 3 register </i>
//    <loc> ( (unsigned int)((USB_EP3R >> 0) & 0xFFFFFFFF), ((USB_EP3R = (USB_EP3R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_EP3R_EA </item>
//    <item> SFDITEM_FIELD__USB_EP3R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_EP3R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_EP3R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_EP3R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_EP3R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_EP3R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_EP3R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_EP3R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_EP3R_CTR_RX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_EP4R  --------------------------------
// SVD Line: 24361

unsigned int USB_EP4R __AT (0x40005C10);



// ---------------------------------  Field Item: USB_EP4R_EA  ------------------------------------
// SVD Line: 24370

//  <item> SFDITEM_FIELD__USB_EP4R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C10) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP4R >> 0) & 0xF), ((USB_EP4R = (USB_EP4R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP4R_STAT_TX  ----------------------------------
// SVD Line: 24376

//  <item> SFDITEM_FIELD__USB_EP4R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C10) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP4R >> 4) & 0x3), ((USB_EP4R = (USB_EP4R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP4R_DTOG_TX  ----------------------------------
// SVD Line: 24383

//  <item> SFDITEM_FIELD__USB_EP4R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C10) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP4R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP4R_CTR_TX  ----------------------------------
// SVD Line: 24390

//  <item> SFDITEM_FIELD__USB_EP4R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C10) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP4R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP4R_EP_KIND  ----------------------------------
// SVD Line: 24397

//  <item> SFDITEM_FIELD__USB_EP4R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C10) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP4R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP4R_EP_TYPE  ----------------------------------
// SVD Line: 24403

//  <item> SFDITEM_FIELD__USB_EP4R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C10) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP4R >> 9) & 0x3), ((USB_EP4R = (USB_EP4R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USB_EP4R_SETUP  -----------------------------------
// SVD Line: 24409

//  <item> SFDITEM_FIELD__USB_EP4R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C10) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP4R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP4R_STAT_RX  ----------------------------------
// SVD Line: 24416

//  <item> SFDITEM_FIELD__USB_EP4R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C10) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP4R >> 12) & 0x3), ((USB_EP4R = (USB_EP4R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP4R_DTOG_RX  ----------------------------------
// SVD Line: 24423

//  <item> SFDITEM_FIELD__USB_EP4R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C10) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP4R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP4R_CTR_RX  ----------------------------------
// SVD Line: 24430

//  <item> SFDITEM_FIELD__USB_EP4R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C10) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP4R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_EP4R  ------------------------------------
// SVD Line: 24361

//  <rtree> SFDITEM_REG__USB_EP4R
//    <name> EP4R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C10) endpoint 4 register </i>
//    <loc> ( (unsigned int)((USB_EP4R >> 0) & 0xFFFFFFFF), ((USB_EP4R = (USB_EP4R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_EP4R_EA </item>
//    <item> SFDITEM_FIELD__USB_EP4R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_EP4R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_EP4R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_EP4R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_EP4R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_EP4R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_EP4R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_EP4R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_EP4R_CTR_RX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_EP5R  --------------------------------
// SVD Line: 24439

unsigned int USB_EP5R __AT (0x40005C14);



// ---------------------------------  Field Item: USB_EP5R_EA  ------------------------------------
// SVD Line: 24448

//  <item> SFDITEM_FIELD__USB_EP5R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C14) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP5R >> 0) & 0xF), ((USB_EP5R = (USB_EP5R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP5R_STAT_TX  ----------------------------------
// SVD Line: 24454

//  <item> SFDITEM_FIELD__USB_EP5R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C14) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP5R >> 4) & 0x3), ((USB_EP5R = (USB_EP5R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP5R_DTOG_TX  ----------------------------------
// SVD Line: 24461

//  <item> SFDITEM_FIELD__USB_EP5R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C14) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP5R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP5R_CTR_TX  ----------------------------------
// SVD Line: 24468

//  <item> SFDITEM_FIELD__USB_EP5R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C14) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP5R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP5R_EP_KIND  ----------------------------------
// SVD Line: 24475

//  <item> SFDITEM_FIELD__USB_EP5R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C14) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP5R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP5R_EP_TYPE  ----------------------------------
// SVD Line: 24481

//  <item> SFDITEM_FIELD__USB_EP5R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C14) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP5R >> 9) & 0x3), ((USB_EP5R = (USB_EP5R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USB_EP5R_SETUP  -----------------------------------
// SVD Line: 24487

//  <item> SFDITEM_FIELD__USB_EP5R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C14) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP5R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP5R_STAT_RX  ----------------------------------
// SVD Line: 24494

//  <item> SFDITEM_FIELD__USB_EP5R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C14) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP5R >> 12) & 0x3), ((USB_EP5R = (USB_EP5R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP5R_DTOG_RX  ----------------------------------
// SVD Line: 24501

//  <item> SFDITEM_FIELD__USB_EP5R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C14) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP5R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP5R_CTR_RX  ----------------------------------
// SVD Line: 24508

//  <item> SFDITEM_FIELD__USB_EP5R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C14) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP5R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_EP5R  ------------------------------------
// SVD Line: 24439

//  <rtree> SFDITEM_REG__USB_EP5R
//    <name> EP5R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C14) endpoint 5 register </i>
//    <loc> ( (unsigned int)((USB_EP5R >> 0) & 0xFFFFFFFF), ((USB_EP5R = (USB_EP5R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_EP5R_EA </item>
//    <item> SFDITEM_FIELD__USB_EP5R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_EP5R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_EP5R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_EP5R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_EP5R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_EP5R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_EP5R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_EP5R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_EP5R_CTR_RX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_EP6R  --------------------------------
// SVD Line: 24517

unsigned int USB_EP6R __AT (0x40005C18);



// ---------------------------------  Field Item: USB_EP6R_EA  ------------------------------------
// SVD Line: 24526

//  <item> SFDITEM_FIELD__USB_EP6R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C18) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP6R >> 0) & 0xF), ((USB_EP6R = (USB_EP6R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP6R_STAT_TX  ----------------------------------
// SVD Line: 24532

//  <item> SFDITEM_FIELD__USB_EP6R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C18) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP6R >> 4) & 0x3), ((USB_EP6R = (USB_EP6R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP6R_DTOG_TX  ----------------------------------
// SVD Line: 24539

//  <item> SFDITEM_FIELD__USB_EP6R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C18) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP6R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP6R_CTR_TX  ----------------------------------
// SVD Line: 24546

//  <item> SFDITEM_FIELD__USB_EP6R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C18) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP6R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP6R_EP_KIND  ----------------------------------
// SVD Line: 24553

//  <item> SFDITEM_FIELD__USB_EP6R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C18) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP6R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP6R_EP_TYPE  ----------------------------------
// SVD Line: 24559

//  <item> SFDITEM_FIELD__USB_EP6R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C18) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP6R >> 9) & 0x3), ((USB_EP6R = (USB_EP6R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USB_EP6R_SETUP  -----------------------------------
// SVD Line: 24565

//  <item> SFDITEM_FIELD__USB_EP6R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C18) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP6R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP6R_STAT_RX  ----------------------------------
// SVD Line: 24572

//  <item> SFDITEM_FIELD__USB_EP6R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C18) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP6R >> 12) & 0x3), ((USB_EP6R = (USB_EP6R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP6R_DTOG_RX  ----------------------------------
// SVD Line: 24579

//  <item> SFDITEM_FIELD__USB_EP6R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C18) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP6R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP6R_CTR_RX  ----------------------------------
// SVD Line: 24586

//  <item> SFDITEM_FIELD__USB_EP6R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C18) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP6R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_EP6R  ------------------------------------
// SVD Line: 24517

//  <rtree> SFDITEM_REG__USB_EP6R
//    <name> EP6R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C18) endpoint 6 register </i>
//    <loc> ( (unsigned int)((USB_EP6R >> 0) & 0xFFFFFFFF), ((USB_EP6R = (USB_EP6R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_EP6R_EA </item>
//    <item> SFDITEM_FIELD__USB_EP6R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_EP6R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_EP6R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_EP6R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_EP6R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_EP6R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_EP6R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_EP6R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_EP6R_CTR_RX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_EP7R  --------------------------------
// SVD Line: 24595

unsigned int USB_EP7R __AT (0x40005C1C);



// ---------------------------------  Field Item: USB_EP7R_EA  ------------------------------------
// SVD Line: 24604

//  <item> SFDITEM_FIELD__USB_EP7R_EA
//    <name> EA </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C1C) Endpoint address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP7R >> 0) & 0xF), ((USB_EP7R = (USB_EP7R & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP7R_STAT_TX  ----------------------------------
// SVD Line: 24610

//  <item> SFDITEM_FIELD__USB_EP7R_STAT_TX
//    <name> STAT_TX </name>
//    <rw> 
//    <i> [Bits 5..4] RW (@ 0x40005C1C) Status bits, for transmission  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP7R >> 4) & 0x3), ((USB_EP7R = (USB_EP7R & ~(0x3UL << 4 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 4 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP7R_DTOG_TX  ----------------------------------
// SVD Line: 24617

//  <item> SFDITEM_FIELD__USB_EP7R_DTOG_TX
//    <name> DTOG_TX </name>
//    <rw> 
//    <i> [Bit 6] RW (@ 0x40005C1C) Data Toggle, for transmission  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP7R ) </loc>
//      <o.6..6> DTOG_TX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP7R_CTR_TX  ----------------------------------
// SVD Line: 24624

//  <item> SFDITEM_FIELD__USB_EP7R_CTR_TX
//    <name> CTR_TX </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C1C) Correct Transfer for  transmission </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP7R ) </loc>
//      <o.7..7> CTR_TX
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP7R_EP_KIND  ----------------------------------
// SVD Line: 24631

//  <item> SFDITEM_FIELD__USB_EP7R_EP_KIND
//    <name> EP_KIND </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C1C) Endpoint kind </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP7R ) </loc>
//      <o.8..8> EP_KIND
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP7R_EP_TYPE  ----------------------------------
// SVD Line: 24637

//  <item> SFDITEM_FIELD__USB_EP7R_EP_TYPE
//    <name> EP_TYPE </name>
//    <rw> 
//    <i> [Bits 10..9] RW (@ 0x40005C1C) Endpoint type </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP7R >> 9) & 0x3), ((USB_EP7R = (USB_EP7R & ~(0x3UL << 9 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 9 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Field Item: USB_EP7R_SETUP  -----------------------------------
// SVD Line: 24643

//  <item> SFDITEM_FIELD__USB_EP7R_SETUP
//    <name> SETUP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C1C) Setup transaction  completed </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP7R ) </loc>
//      <o.11..11> SETUP
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_EP7R_STAT_RX  ----------------------------------
// SVD Line: 24650

//  <item> SFDITEM_FIELD__USB_EP7R_STAT_RX
//    <name> STAT_RX </name>
//    <rw> 
//    <i> [Bits 13..12] RW (@ 0x40005C1C) Status bits, for reception  transfers </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_EP7R >> 12) & 0x3), ((USB_EP7R = (USB_EP7R & ~(0x3UL << 12 )) | ((unsigned long)(Gui_u8:GuiVal & 0x3) << 12 ) ) )) </loc>
//    </edit>
//  </item>
//  


// ------------------------------  Field Item: USB_EP7R_DTOG_RX  ----------------------------------
// SVD Line: 24657

//  <item> SFDITEM_FIELD__USB_EP7R_DTOG_RX
//    <name> DTOG_RX </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C1C) Data Toggle, for reception  transfers </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP7R ) </loc>
//      <o.14..14> DTOG_RX
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_EP7R_CTR_RX  ----------------------------------
// SVD Line: 24664

//  <item> SFDITEM_FIELD__USB_EP7R_CTR_RX
//    <name> CTR_RX </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C1C) Correct transfer for  reception </i>
//    <check> 
//      <loc> ( (unsigned int) USB_EP7R ) </loc>
//      <o.15..15> CTR_RX
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_EP7R  ------------------------------------
// SVD Line: 24595

//  <rtree> SFDITEM_REG__USB_EP7R
//    <name> EP7R </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C1C) endpoint 7 register </i>
//    <loc> ( (unsigned int)((USB_EP7R >> 0) & 0xFFFFFFFF), ((USB_EP7R = (USB_EP7R & ~(0xFFFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_EP7R_EA </item>
//    <item> SFDITEM_FIELD__USB_EP7R_STAT_TX </item>
//    <item> SFDITEM_FIELD__USB_EP7R_DTOG_TX </item>
//    <item> SFDITEM_FIELD__USB_EP7R_CTR_TX </item>
//    <item> SFDITEM_FIELD__USB_EP7R_EP_KIND </item>
//    <item> SFDITEM_FIELD__USB_EP7R_EP_TYPE </item>
//    <item> SFDITEM_FIELD__USB_EP7R_SETUP </item>
//    <item> SFDITEM_FIELD__USB_EP7R_STAT_RX </item>
//    <item> SFDITEM_FIELD__USB_EP7R_DTOG_RX </item>
//    <item> SFDITEM_FIELD__USB_EP7R_CTR_RX </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_CNTR  --------------------------------
// SVD Line: 24673

unsigned int USB_CNTR __AT (0x40005C40);



// --------------------------------  Field Item: USB_CNTR_FRES  -----------------------------------
// SVD Line: 24682

//  <item> SFDITEM_FIELD__USB_CNTR_FRES
//    <name> FRES </name>
//    <rw> 
//    <i> [Bit 0] RW (@ 0x40005C40) Force USB Reset </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.0..0> FRES
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_CNTR_PDWN  -----------------------------------
// SVD Line: 24688

//  <item> SFDITEM_FIELD__USB_CNTR_PDWN
//    <name> PDWN </name>
//    <rw> 
//    <i> [Bit 1] RW (@ 0x40005C40) Power down </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.1..1> PDWN
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_CNTR_LPMODE  ----------------------------------
// SVD Line: 24694

//  <item> SFDITEM_FIELD__USB_CNTR_LPMODE
//    <name> LPMODE </name>
//    <rw> 
//    <i> [Bit 2] RW (@ 0x40005C40) Low-power mode </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.2..2> LPMODE
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_CNTR_FSUSP  -----------------------------------
// SVD Line: 24700

//  <item> SFDITEM_FIELD__USB_CNTR_FSUSP
//    <name> FSUSP </name>
//    <rw> 
//    <i> [Bit 3] RW (@ 0x40005C40) Force suspend </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.3..3> FSUSP
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_CNTR_RESUME  ----------------------------------
// SVD Line: 24706

//  <item> SFDITEM_FIELD__USB_CNTR_RESUME
//    <name> RESUME </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005C40) Resume request </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.4..4> RESUME
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_CNTR_ESOFM  -----------------------------------
// SVD Line: 24712

//  <item> SFDITEM_FIELD__USB_CNTR_ESOFM
//    <name> ESOFM </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C40) Expected start of frame interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.8..8> ESOFM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_CNTR_SOFM  -----------------------------------
// SVD Line: 24719

//  <item> SFDITEM_FIELD__USB_CNTR_SOFM
//    <name> SOFM </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005C40) Start of frame interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.9..9> SOFM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_CNTR_RESETM  ----------------------------------
// SVD Line: 24726

//  <item> SFDITEM_FIELD__USB_CNTR_RESETM
//    <name> RESETM </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005C40) USB reset interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.10..10> RESETM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_CNTR_SUSPM  -----------------------------------
// SVD Line: 24732

//  <item> SFDITEM_FIELD__USB_CNTR_SUSPM
//    <name> SUSPM </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C40) Suspend mode interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.11..11> SUSPM
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_CNTR_WKUPM  -----------------------------------
// SVD Line: 24739

//  <item> SFDITEM_FIELD__USB_CNTR_WKUPM
//    <name> WKUPM </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005C40) Wakeup interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.12..12> WKUPM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_CNTR_ERRM  -----------------------------------
// SVD Line: 24745

//  <item> SFDITEM_FIELD__USB_CNTR_ERRM
//    <name> ERRM </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005C40) Error interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.13..13> ERRM
//    </check>
//  </item>
//  


// ------------------------------  Field Item: USB_CNTR_PMAOVRM  ----------------------------------
// SVD Line: 24751

//  <item> SFDITEM_FIELD__USB_CNTR_PMAOVRM
//    <name> PMAOVRM </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C40) Packet memory area over / underrun  interrupt mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.14..14> PMAOVRM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_CNTR_CTRM  -----------------------------------
// SVD Line: 24758

//  <item> SFDITEM_FIELD__USB_CNTR_CTRM
//    <name> CTRM </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C40) Correct transfer interrupt  mask </i>
//    <check> 
//      <loc> ( (unsigned int) USB_CNTR ) </loc>
//      <o.15..15> CTRM
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_CNTR  ------------------------------------
// SVD Line: 24673

//  <rtree> SFDITEM_REG__USB_CNTR
//    <name> USB_CNTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C40) control register </i>
//    <loc> ( (unsigned int)((USB_CNTR >> 0) & 0xFFFFFFFF), ((USB_CNTR = (USB_CNTR & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_CNTR_FRES </item>
//    <item> SFDITEM_FIELD__USB_CNTR_PDWN </item>
//    <item> SFDITEM_FIELD__USB_CNTR_LPMODE </item>
//    <item> SFDITEM_FIELD__USB_CNTR_FSUSP </item>
//    <item> SFDITEM_FIELD__USB_CNTR_RESUME </item>
//    <item> SFDITEM_FIELD__USB_CNTR_ESOFM </item>
//    <item> SFDITEM_FIELD__USB_CNTR_SOFM </item>
//    <item> SFDITEM_FIELD__USB_CNTR_RESETM </item>
//    <item> SFDITEM_FIELD__USB_CNTR_SUSPM </item>
//    <item> SFDITEM_FIELD__USB_CNTR_WKUPM </item>
//    <item> SFDITEM_FIELD__USB_CNTR_ERRM </item>
//    <item> SFDITEM_FIELD__USB_CNTR_PMAOVRM </item>
//    <item> SFDITEM_FIELD__USB_CNTR_CTRM </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_ISTR  --------------------------------
// SVD Line: 24767

unsigned int USB_ISTR __AT (0x40005C44);



// -------------------------------  Field Item: USB_ISTR_EP_ID  -----------------------------------
// SVD Line: 24776

//  <item> SFDITEM_FIELD__USB_ISTR_EP_ID
//    <name> EP_ID </name>
//    <rw> 
//    <i> [Bits 3..0] RW (@ 0x40005C44) Endpoint Identifier </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_ISTR >> 0) & 0xF), ((USB_ISTR = (USB_ISTR & ~(0xFUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0xF) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_DIR  ------------------------------------
// SVD Line: 24782

//  <item> SFDITEM_FIELD__USB_ISTR_DIR
//    <name> DIR </name>
//    <rw> 
//    <i> [Bit 4] RW (@ 0x40005C44) Direction of transaction </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.4..4> DIR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_ESOF  -----------------------------------
// SVD Line: 24788

//  <item> SFDITEM_FIELD__USB_ISTR_ESOF
//    <name> ESOF </name>
//    <rw> 
//    <i> [Bit 8] RW (@ 0x40005C44) Expected start frame </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.8..8> ESOF
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_SOF  ------------------------------------
// SVD Line: 24794

//  <item> SFDITEM_FIELD__USB_ISTR_SOF
//    <name> SOF </name>
//    <rw> 
//    <i> [Bit 9] RW (@ 0x40005C44) start of frame </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.9..9> SOF
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_ISTR_RESET  -----------------------------------
// SVD Line: 24800

//  <item> SFDITEM_FIELD__USB_ISTR_RESET
//    <name> RESET </name>
//    <rw> 
//    <i> [Bit 10] RW (@ 0x40005C44) reset request </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.10..10> RESET
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_SUSP  -----------------------------------
// SVD Line: 24806

//  <item> SFDITEM_FIELD__USB_ISTR_SUSP
//    <name> SUSP </name>
//    <rw> 
//    <i> [Bit 11] RW (@ 0x40005C44) Suspend mode request </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.11..11> SUSP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_WKUP  -----------------------------------
// SVD Line: 24812

//  <item> SFDITEM_FIELD__USB_ISTR_WKUP
//    <name> WKUP </name>
//    <rw> 
//    <i> [Bit 12] RW (@ 0x40005C44) Wakeup </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.12..12> WKUP
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_ERR  ------------------------------------
// SVD Line: 24818

//  <item> SFDITEM_FIELD__USB_ISTR_ERR
//    <name> ERR </name>
//    <rw> 
//    <i> [Bit 13] RW (@ 0x40005C44) Error </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.13..13> ERR
//    </check>
//  </item>
//  


// -------------------------------  Field Item: USB_ISTR_PMAOVR  ----------------------------------
// SVD Line: 24824

//  <item> SFDITEM_FIELD__USB_ISTR_PMAOVR
//    <name> PMAOVR </name>
//    <rw> 
//    <i> [Bit 14] RW (@ 0x40005C44) Packet memory area over /  underrun </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.14..14> PMAOVR
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_ISTR_CTR  ------------------------------------
// SVD Line: 24831

//  <item> SFDITEM_FIELD__USB_ISTR_CTR
//    <name> CTR </name>
//    <rw> 
//    <i> [Bit 15] RW (@ 0x40005C44) Correct transfer </i>
//    <check> 
//      <loc> ( (unsigned int) USB_ISTR ) </loc>
//      <o.15..15> CTR
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_ISTR  ------------------------------------
// SVD Line: 24767

//  <rtree> SFDITEM_REG__USB_ISTR
//    <name> ISTR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C44) interrupt status register </i>
//    <loc> ( (unsigned int)((USB_ISTR >> 0) & 0xFFFFFFFF), ((USB_ISTR = (USB_ISTR & ~(0xFF1FUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF1F) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_ISTR_EP_ID </item>
//    <item> SFDITEM_FIELD__USB_ISTR_DIR </item>
//    <item> SFDITEM_FIELD__USB_ISTR_ESOF </item>
//    <item> SFDITEM_FIELD__USB_ISTR_SOF </item>
//    <item> SFDITEM_FIELD__USB_ISTR_RESET </item>
//    <item> SFDITEM_FIELD__USB_ISTR_SUSP </item>
//    <item> SFDITEM_FIELD__USB_ISTR_WKUP </item>
//    <item> SFDITEM_FIELD__USB_ISTR_ERR </item>
//    <item> SFDITEM_FIELD__USB_ISTR_PMAOVR </item>
//    <item> SFDITEM_FIELD__USB_ISTR_CTR </item>
//  </rtree>
//  


// -----------------------------  Register Item Address: USB_FNR  ---------------------------------
// SVD Line: 24839

unsigned int USB_FNR __AT (0x40005C48);



// ---------------------------------  Field Item: USB_FNR_FN  -------------------------------------
// SVD Line: 24848

//  <item> SFDITEM_FIELD__USB_FNR_FN
//    <name> FN </name>
//    <r> 
//    <i> [Bits 10..0] RO (@ 0x40005C48) Frame number </i>
//    <edit> 
//      <loc> ( (unsigned short)((USB_FNR >> 0) & 0x7FF) ) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: USB_FNR_LSOF  ------------------------------------
// SVD Line: 24854

//  <item> SFDITEM_FIELD__USB_FNR_LSOF
//    <name> LSOF </name>
//    <r> 
//    <i> [Bits 12..11] RO (@ 0x40005C48) Lost SOF </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_FNR >> 11) & 0x3) ) </loc>
//    </edit>
//  </item>
//  


// ---------------------------------  Field Item: USB_FNR_LCK  ------------------------------------
// SVD Line: 24860

//  <item> SFDITEM_FIELD__USB_FNR_LCK
//    <name> LCK </name>
//    <r> 
//    <i> [Bit 13] RO (@ 0x40005C48) Locked </i>
//    <check> 
//      <loc> ( (unsigned int) USB_FNR ) </loc>
//      <o.13..13> LCK
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_FNR_RXDM  ------------------------------------
// SVD Line: 24866

//  <item> SFDITEM_FIELD__USB_FNR_RXDM
//    <name> RXDM </name>
//    <r> 
//    <i> [Bit 14] RO (@ 0x40005C48) Receive data - line status </i>
//    <check> 
//      <loc> ( (unsigned int) USB_FNR ) </loc>
//      <o.14..14> RXDM
//    </check>
//  </item>
//  


// --------------------------------  Field Item: USB_FNR_RXDP  ------------------------------------
// SVD Line: 24872

//  <item> SFDITEM_FIELD__USB_FNR_RXDP
//    <name> RXDP </name>
//    <r> 
//    <i> [Bit 15] RO (@ 0x40005C48) Receive data + line status </i>
//    <check> 
//      <loc> ( (unsigned int) USB_FNR ) </loc>
//      <o.15..15> RXDP
//    </check>
//  </item>
//  


// ---------------------------------  Register RTree: USB_FNR  ------------------------------------
// SVD Line: 24839

//  <rtree> SFDITEM_REG__USB_FNR
//    <name> FNR </name>
//    <r> 
//    <i> [Bits 31..0] RO (@ 0x40005C48) frame number register </i>
//    <loc> ( (unsigned int)((USB_FNR >> 0) & 0xFFFFFFFF) ) </loc>
//    <item> SFDITEM_FIELD__USB_FNR_FN </item>
//    <item> SFDITEM_FIELD__USB_FNR_LSOF </item>
//    <item> SFDITEM_FIELD__USB_FNR_LCK </item>
//    <item> SFDITEM_FIELD__USB_FNR_RXDM </item>
//    <item> SFDITEM_FIELD__USB_FNR_RXDP </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USB_DADDR  --------------------------------
// SVD Line: 24880

unsigned int USB_DADDR __AT (0x40005C4C);



// --------------------------------  Field Item: USB_DADDR_ADD  -----------------------------------
// SVD Line: 24889

//  <item> SFDITEM_FIELD__USB_DADDR_ADD
//    <name> ADD </name>
//    <rw> 
//    <i> [Bits 6..0] RW (@ 0x40005C4C) Device address </i>
//    <edit> 
//      <loc> ( (unsigned char)((USB_DADDR >> 0) & 0x7F), ((USB_DADDR = (USB_DADDR & ~(0x7FUL << 0 )) | ((unsigned long)(Gui_u8:GuiVal & 0x7F) << 0 ) ) )) </loc>
//    </edit>
//  </item>
//  


// --------------------------------  Field Item: USB_DADDR_EF  ------------------------------------
// SVD Line: 24895

//  <item> SFDITEM_FIELD__USB_DADDR_EF
//    <name> EF </name>
//    <rw> 
//    <i> [Bit 7] RW (@ 0x40005C4C) Enable function </i>
//    <check> 
//      <loc> ( (unsigned int) USB_DADDR ) </loc>
//      <o.7..7> EF
//    </check>
//  </item>
//  


// --------------------------------  Register RTree: USB_DADDR  -----------------------------------
// SVD Line: 24880

//  <rtree> SFDITEM_REG__USB_DADDR
//    <name> DADDR </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C4C) device address </i>
//    <loc> ( (unsigned int)((USB_DADDR >> 0) & 0xFFFFFFFF), ((USB_DADDR = (USB_DADDR & ~(0xFFUL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFF) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_DADDR_ADD </item>
//    <item> SFDITEM_FIELD__USB_DADDR_EF </item>
//  </rtree>
//  


// ----------------------------  Register Item Address: USB_BTABLE  -------------------------------
// SVD Line: 24903

unsigned int USB_BTABLE __AT (0x40005C50);



// ------------------------------  Field Item: USB_BTABLE_BTABLE  ---------------------------------
// SVD Line: 24912

//  <item> SFDITEM_FIELD__USB_BTABLE_BTABLE
//    <name> BTABLE </name>
//    <rw> 
//    <i> [Bits 15..3] RW (@ 0x40005C50) Buffer table </i>
//    <edit> 
//      <loc> ( (unsigned short)((USB_BTABLE >> 3) & 0x1FFF), ((USB_BTABLE = (USB_BTABLE & ~(0x1FFFUL << 3 )) | ((unsigned long)(Gui_u16:GuiVal & 0x1FFF) << 3 ) ) )) </loc>
//    </edit>
//  </item>
//  


// -------------------------------  Register RTree: USB_BTABLE  -----------------------------------
// SVD Line: 24903

//  <rtree> SFDITEM_REG__USB_BTABLE
//    <name> BTABLE </name>
//    <rw> 
//    <i> [Bits 31..0] RW (@ 0x40005C50) Buffer table address </i>
//    <loc> ( (unsigned int)((USB_BTABLE >> 0) & 0xFFFFFFFF), ((USB_BTABLE = (USB_BTABLE & ~(0xFFF8UL << 0 )) | ((unsigned long)(Gui_u32:GuiVal & 0xFFF8) << 0 ) ) )) </loc>
//    <item> SFDITEM_FIELD__USB_BTABLE_BTABLE </item>
//  </rtree>
//  


// ----------------------------------  Peripheral View: USB  --------------------------------------
// SVD Line: 24031

//  <view> USB
//    <name> USB </name>
//    <item> SFDITEM_REG__USB_EP0R </item>
//    <item> SFDITEM_REG__USB_EP1R </item>
//    <item> SFDITEM_REG__USB_EP2R </item>
//    <item> SFDITEM_REG__USB_EP3R </item>
//    <item> SFDITEM_REG__USB_EP4R </item>
//    <item> SFDITEM_REG__USB_EP5R </item>
//    <item> SFDITEM_REG__USB_EP6R </item>
//    <item> SFDITEM_REG__USB_EP7R </item>
//    <item> SFDITEM_REG__USB_CNTR </item>
//    <item> SFDITEM_REG__USB_ISTR </item>
//    <item> SFDITEM_REG__USB_FNR </item>
//    <item> SFDITEM_REG__USB_DADDR </item>
//    <item> SFDITEM_REG__USB_BTABLE </item>
//  </view>
//  


// ----------------------------   IRQ Num definition: STM32F103xx  --------------------------------
// SVD Line: 4



// ------------------------------------------------------------------------------------------------
// -----                              Interrupt Number Definition                             -----
// ------------------------------------------------------------------------------------------------



// -------------------------  STM32F103xx Specific Interrupt Numbers  -----------------------------

//  <qitem> WWDG_IRQ
//    <name> WWDG </name>
//    <i> Window Watchdog interrupt </i>
//    <loc> 16 </loc>
//  </qitem>
//  
//  <qitem> PVD_IRQ
//    <name> PVD </name>
//    <i> PVD through EXTI line detection  interrupt </i>
//    <loc> 17 </loc>
//  </qitem>
//  
//  <qitem> TAMPER_IRQ
//    <name> TAMPER </name>
//    <i> Tamper interrupt </i>
//    <loc> 18 </loc>
//  </qitem>
//  
//  <qitem> RTC_IRQ
//    <name> RTC </name>
//    <i> RTC global interrupt </i>
//    <loc> 19 </loc>
//  </qitem>
//  
//  <qitem> FLASH_IRQ
//    <name> FLASH </name>
//    <i> Flash global interrupt </i>
//    <loc> 20 </loc>
//  </qitem>
//  
//  <qitem> RCC_IRQ
//    <name> RCC </name>
//    <i> RCC global interrupt </i>
//    <loc> 21 </loc>
//  </qitem>
//  
//  <qitem> EXTI0_IRQ
//    <name> EXTI0 </name>
//    <i> EXTI Line0 interrupt </i>
//    <loc> 22 </loc>
//  </qitem>
//  
//  <qitem> EXTI1_IRQ
//    <name> EXTI1 </name>
//    <i> EXTI Line1 interrupt </i>
//    <loc> 23 </loc>
//  </qitem>
//  
//  <qitem> EXTI2_IRQ
//    <name> EXTI2 </name>
//    <i> EXTI Line2 interrupt </i>
//    <loc> 24 </loc>
//  </qitem>
//  
//  <qitem> EXTI3_IRQ
//    <name> EXTI3 </name>
//    <i> EXTI Line3 interrupt </i>
//    <loc> 25 </loc>
//  </qitem>
//  
//  <qitem> EXTI4_IRQ
//    <name> EXTI4 </name>
//    <i> EXTI Line4 interrupt </i>
//    <loc> 26 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel1_IRQ
//    <name> DMA1_Channel1 </name>
//    <i> DMA1 Channel1 global interrupt </i>
//    <loc> 27 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel2_IRQ
//    <name> DMA1_Channel2 </name>
//    <i> DMA1 Channel2 global interrupt </i>
//    <loc> 28 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel3_IRQ
//    <name> DMA1_Channel3 </name>
//    <i> DMA1 Channel3 global interrupt </i>
//    <loc> 29 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel4_IRQ
//    <name> DMA1_Channel4 </name>
//    <i> DMA1 Channel4 global interrupt </i>
//    <loc> 30 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel5_IRQ
//    <name> DMA1_Channel5 </name>
//    <i> DMA1 Channel5 global interrupt </i>
//    <loc> 31 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel6_IRQ
//    <name> DMA1_Channel6 </name>
//    <i> DMA1 Channel6 global interrupt </i>
//    <loc> 32 </loc>
//  </qitem>
//  
//  <qitem> DMA1_Channel7_IRQ
//    <name> DMA1_Channel7 </name>
//    <i> DMA1 Channel7 global interrupt </i>
//    <loc> 33 </loc>
//  </qitem>
//  
//  <qitem> ADC_IRQ
//    <name> ADC </name>
//    <i> ADC1 global interrupt </i>
//    <loc> 34 </loc>
//  </qitem>
//  
//  <qitem> CAN1_TX_IRQ
//    <name> CAN1_TX </name>
//    <i> CAN1 TX interrupts </i>
//    <loc> 35 </loc>
//  </qitem>
//  
//  <qitem> CAN1_RX0_IRQ
//    <name> CAN1_RX0 </name>
//    <i> CAN1 RX0 interrupts </i>
//    <loc> 36 </loc>
//  </qitem>
//  
//  <qitem> CAN1_RX1_IRQ
//    <name> CAN1_RX1 </name>
//    <i> CAN1 RX1 interrupt </i>
//    <loc> 37 </loc>
//  </qitem>
//  
//  <qitem> CAN1_SCE_IRQ
//    <name> CAN1_SCE </name>
//    <i> CAN1 SCE interrupt </i>
//    <loc> 38 </loc>
//  </qitem>
//  
//  <qitem> EXTI9_5_IRQ
//    <name> EXTI9_5 </name>
//    <i> EXTI Line[9:5] interrupts </i>
//    <loc> 39 </loc>
//  </qitem>
//  
//  <qitem> TIM1_BRK_TIM9_IRQ
//    <name> TIM1_BRK_TIM9 </name>
//    <i> TIM1 Break interrupt and TIM9 global  interrupt </i>
//    <loc> 40 </loc>
//  </qitem>
//  
//  <qitem> TIM1_UP_TIM10_IRQ
//    <name> TIM1_UP_TIM10 </name>
//    <i> TIM1 Update interrupt and TIM10 global  interrupt </i>
//    <loc> 41 </loc>
//  </qitem>
//  
//  <qitem> TIM1_TRG_COM_TIM11_IRQ
//    <name> TIM1_TRG_COM_TIM11 </name>
//    <i> TIM1 Trigger and Commutation interrupts and  TIM11 global interrupt </i>
//    <loc> 42 </loc>
//  </qitem>
//  
//  <qitem> TIM1_CC_IRQ
//    <name> TIM1_CC </name>
//    <i> TIM1 Capture Compare interrupt </i>
//    <loc> 43 </loc>
//  </qitem>
//  
//  <qitem> TIM2_IRQ
//    <name> TIM2 </name>
//    <i> TIM2 global interrupt </i>
//    <loc> 44 </loc>
//  </qitem>
//  
//  <qitem> TIM3_IRQ
//    <name> TIM3 </name>
//    <i> TIM3 global interrupt </i>
//    <loc> 45 </loc>
//  </qitem>
//  
//  <qitem> TIM4_IRQ
//    <name> TIM4 </name>
//    <i> TIM4 global interrupt </i>
//    <loc> 46 </loc>
//  </qitem>
//  
//  <qitem> I2C1_EV_IRQ
//    <name> I2C1_EV </name>
//    <i> I2C1 event interrupt </i>
//    <loc> 47 </loc>
//  </qitem>
//  
//  <qitem> I2C1_ER_IRQ
//    <name> I2C1_ER </name>
//    <i> I2C1 error interrupt </i>
//    <loc> 48 </loc>
//  </qitem>
//  
//  <qitem> I2C2_EV_IRQ
//    <name> I2C2_EV </name>
//    <i> I2C2 event interrupt </i>
//    <loc> 49 </loc>
//  </qitem>
//  
//  <qitem> I2C2_ER_IRQ
//    <name> I2C2_ER </name>
//    <i> I2C2 error interrupt </i>
//    <loc> 50 </loc>
//  </qitem>
//  
//  <qitem> SPI1_IRQ
//    <name> SPI1 </name>
//    <i> SPI1 global interrupt </i>
//    <loc> 51 </loc>
//  </qitem>
//  
//  <qitem> SPI2_IRQ
//    <name> SPI2 </name>
//    <i> SPI2 global interrupt </i>
//    <loc> 52 </loc>
//  </qitem>
//  
//  <qitem> USART1_IRQ
//    <name> USART1 </name>
//    <i> USART1 global interrupt </i>
//    <loc> 53 </loc>
//  </qitem>
//  
//  <qitem> USART2_IRQ
//    <name> USART2 </name>
//    <i> USART2 global interrupt </i>
//    <loc> 54 </loc>
//  </qitem>
//  
//  <qitem> USART3_IRQ
//    <name> USART3 </name>
//    <i> USART3 global interrupt </i>
//    <loc> 55 </loc>
//  </qitem>
//  
//  <qitem> EXTI15_10_IRQ
//    <name> EXTI15_10 </name>
//    <i> EXTI Line[15:10] interrupts </i>
//    <loc> 56 </loc>
//  </qitem>
//  
//  <qitem> RTCAlarm_IRQ
//    <name> RTCAlarm </name>
//    <i> RTC Alarms through EXTI line  interrupt </i>
//    <loc> 57 </loc>
//  </qitem>
//  
//  <qitem> USB_FS_WKUP_IRQ
//    <name> USB_FS_WKUP </name>
//    <i> USB Device FS Wakeup through EXTI line  interrupt </i>
//    <loc> 58 </loc>
//  </qitem>
//  
//  <qitem> TIM8_BRK_TIM12_IRQ
//    <name> TIM8_BRK_TIM12 </name>
//    <i> TIM8 Break interrupt and TIM12 global  interrupt </i>
//    <loc> 59 </loc>
//  </qitem>
//  
//  <qitem> TIM8_UP_TIM13_IRQ
//    <name> TIM8_UP_TIM13 </name>
//    <i> TIM8 Update interrupt and TIM13 global  interrupt </i>
//    <loc> 60 </loc>
//  </qitem>
//  
//  <qitem> TIM8_TRG_COM_TIM14_IRQ
//    <name> TIM8_TRG_COM_TIM14 </name>
//    <i> TIM8 Trigger and Commutation interrupts and  TIM14 global interrupt </i>
//    <loc> 61 </loc>
//  </qitem>
//  
//  <qitem> TIM8_CC_IRQ
//    <name> TIM8_CC </name>
//    <i> TIM8 Capture Compare interrupt </i>
//    <loc> 62 </loc>
//  </qitem>
//  
//  <qitem> ADC3_IRQ
//    <name> ADC3 </name>
//    <i> ADC3 global interrupt </i>
//    <loc> 63 </loc>
//  </qitem>
//  
//  <qitem> FSMC_IRQ
//    <name> FSMC </name>
//    <i> FSMC global interrupt </i>
//    <loc> 64 </loc>
//  </qitem>
//  
//  <qitem> SDIO_IRQ
//    <name> SDIO </name>
//    <i> SDIO global interrupt </i>
//    <loc> 65 </loc>
//  </qitem>
//  
//  <qitem> TIM5_IRQ
//    <name> TIM5 </name>
//    <i> TIM5 global interrupt </i>
//    <loc> 66 </loc>
//  </qitem>
//  
//  <qitem> SPI3_IRQ
//    <name> SPI3 </name>
//    <i> SPI3 global interrupt </i>
//    <loc> 67 </loc>
//  </qitem>
//  
//  <qitem> UART4_IRQ
//    <name> UART4 </name>
//    <i> UART4 global interrupt </i>
//    <loc> 68 </loc>
//  </qitem>
//  
//  <qitem> UART5_IRQ
//    <name> UART5 </name>
//    <i> UART5 global interrupt </i>
//    <loc> 69 </loc>
//  </qitem>
//  
//  <qitem> TIM6_IRQ
//    <name> TIM6 </name>
//    <i> TIM6 global interrupt </i>
//    <loc> 70 </loc>
//  </qitem>
//  
//  <qitem> TIM7_IRQ
//    <name> TIM7 </name>
//    <i> TIM7 global interrupt </i>
//    <loc> 71 </loc>
//  </qitem>
//  
//  <qitem> DMA2_Channel1_IRQ
//    <name> DMA2_Channel1 </name>
//    <i> DMA2 Channel1 global interrupt </i>
//    <loc> 72 </loc>
//  </qitem>
//  
//  <qitem> DMA2_Channel2_IRQ
//    <name> DMA2_Channel2 </name>
//    <i> DMA2 Channel2 global interrupt </i>
//    <loc> 73 </loc>
//  </qitem>
//  
//  <qitem> DMA2_Channel3_IRQ
//    <name> DMA2_Channel3 </name>
//    <i> DMA2 Channel3 global interrupt </i>
//    <loc> 74 </loc>
//  </qitem>
//  
//  <qitem> DMA2_Channel4_5_IRQ
//    <name> DMA2_Channel4_5 </name>
//    <i> DMA2 Channel4 and DMA2 Channel5 global  interrupt </i>
//    <loc> 75 </loc>
//  </qitem>
//  
//  <irqtable> STM32F103xx_IRQTable
//    <name> STM32F103xx Interrupt Table </name>
//    <qitem> WWDG_IRQ </qitem>
//    <qitem> PVD_IRQ </qitem>
//    <qitem> TAMPER_IRQ </qitem>
//    <qitem> RTC_IRQ </qitem>
//    <qitem> FLASH_IRQ </qitem>
//    <qitem> RCC_IRQ </qitem>
//    <qitem> EXTI0_IRQ </qitem>
//    <qitem> EXTI1_IRQ </qitem>
//    <qitem> EXTI2_IRQ </qitem>
//    <qitem> EXTI3_IRQ </qitem>
//    <qitem> EXTI4_IRQ </qitem>
//    <qitem> DMA1_Channel1_IRQ </qitem>
//    <qitem> DMA1_Channel2_IRQ </qitem>
//    <qitem> DMA1_Channel3_IRQ </qitem>
//    <qitem> DMA1_Channel4_IRQ </qitem>
//    <qitem> DMA1_Channel5_IRQ </qitem>
//    <qitem> DMA1_Channel6_IRQ </qitem>
//    <qitem> DMA1_Channel7_IRQ </qitem>
//    <qitem> ADC_IRQ </qitem>
//    <qitem> CAN1_TX_IRQ </qitem>
//    <qitem> CAN1_RX0_IRQ </qitem>
//    <qitem> CAN1_RX1_IRQ </qitem>
//    <qitem> CAN1_SCE_IRQ </qitem>
//    <qitem> EXTI9_5_IRQ </qitem>
//    <qitem> TIM1_BRK_TIM9_IRQ </qitem>
//    <qitem> TIM1_UP_TIM10_IRQ </qitem>
//    <qitem> TIM1_TRG_COM_TIM11_IRQ </qitem>
//    <qitem> TIM1_CC_IRQ </qitem>
//    <qitem> TIM2_IRQ </qitem>
//    <qitem> TIM3_IRQ </qitem>
//    <qitem> TIM4_IRQ </qitem>
//    <qitem> I2C1_EV_IRQ </qitem>
//    <qitem> I2C1_ER_IRQ </qitem>
//    <qitem> I2C2_EV_IRQ </qitem>
//    <qitem> I2C2_ER_IRQ </qitem>
//    <qitem> SPI1_IRQ </qitem>
//    <qitem> SPI2_IRQ </qitem>
//    <qitem> USART1_IRQ </qitem>
//    <qitem> USART2_IRQ </qitem>
//    <qitem> USART3_IRQ </qitem>
//    <qitem> EXTI15_10_IRQ </qitem>
//    <qitem> RTCAlarm_IRQ </qitem>
//    <qitem> USB_FS_WKUP_IRQ </qitem>
//    <qitem> TIM8_BRK_TIM12_IRQ </qitem>
//    <qitem> TIM8_UP_TIM13_IRQ </qitem>
//    <qitem> TIM8_TRG_COM_TIM14_IRQ </qitem>
//    <qitem> TIM8_CC_IRQ </qitem>
//    <qitem> ADC3_IRQ </qitem>
//    <qitem> FSMC_IRQ </qitem>
//    <qitem> SDIO_IRQ </qitem>
//    <qitem> TIM5_IRQ </qitem>
//    <qitem> SPI3_IRQ </qitem>
//    <qitem> UART4_IRQ </qitem>
//    <qitem> UART5_IRQ </qitem>
//    <qitem> TIM6_IRQ </qitem>
//    <qitem> TIM7_IRQ </qitem>
//    <qitem> DMA2_Channel1_IRQ </qitem>
//    <qitem> DMA2_Channel2_IRQ </qitem>
//    <qitem> DMA2_Channel3_IRQ </qitem>
//    <qitem> DMA2_Channel4_5_IRQ </qitem>
//  </irqtable>


// -----------------------------------   Menu: STM32F103xx  ---------------------------------------
// SVD Line: 4



// -----------------------------  Peripheral Menu: 'STM32F103xx'  ---------------------------------



// ------------------------------------------------------------------------------------------------
// -----                                       Main Menu                                      -----
// ------------------------------------------------------------------------------------------------

//  <b> ADC
//    <m> ADC1 </m>
//    <m> ADC2 </m>
//    <m> ADC3 </m>
//  </b>
//  
//  <b> AFIO
//    <m> AFIO </m>
//  </b>
//  
//  <b> BKP
//    <m> BKP </m>
//  </b>
//  
//  <b> CAN
//    <m> CAN </m>
//  </b>
//  
//  <b> CRC
//    <m> CRC </m>
//  </b>
//  
//  <b> DAC
//    <m> DAC </m>
//  </b>
//  
//  <b> DBG
//    <m> DBG </m>
//  </b>
//  
//  <b> DMA
//    <m> DMA1 </m>
//    <m> DMA2 </m>
//  </b>
//  
//  <b> EXTI
//    <m> EXTI </m>
//  </b>
//  
//  <b> FLASH
//    <m> FLASH </m>
//  </b>
//  
//  <b> FSMC
//    <m> FSMC </m>
//  </b>
//  
//  <b> GPIO
//    <m> GPIOA </m>
//    <m> GPIOB </m>
//    <m> GPIOC </m>
//    <m> GPIOD </m>
//    <m> GPIOE </m>
//    <m> GPIOF </m>
//    <m> GPIOG </m>
//  </b>
//  
//  <b> I2C
//    <m> I2C1 </m>
//    <m> I2C2 </m>
//  </b>
//  
//  <b> IWDG
//    <m> IWDG </m>
//  </b>
//  
//  <b> NVIC
//    <m> NVIC </m>
//  </b>
//  
//  <b> PWR
//    <m> PWR </m>
//  </b>
//  
//  <b> RCC
//    <m> RCC </m>
//  </b>
//  
//  <b> RTC
//    <m> RTC </m>
//  </b>
//  
//  <b> SDIO
//    <m> SDIO </m>
//  </b>
//  
//  <b> SPI
//    <m> SPI1 </m>
//    <m> SPI2 </m>
//    <m> SPI3 </m>
//  </b>
//  
//  <b> TIM
//    <m> TIM1 </m>
//    <m> TIM2 </m>
//    <m> TIM3 </m>
//    <m> TIM4 </m>
//    <m> TIM5 </m>
//    <m> TIM6 </m>
//    <m> TIM7 </m>
//    <m> TIM8 </m>
//    <m> TIM9 </m>
//    <m> TIM10 </m>
//    <m> TIM11 </m>
//    <m> TIM12 </m>
//    <m> TIM13 </m>
//    <m> TIM14 </m>
//  </b>
//  
//  <b> USART
//    <m> UART4 </m>
//    <m> UART5 </m>
//    <m> USART1 </m>
//    <m> USART2 </m>
//    <m> USART3 </m>
//  </b>
//  
//  <b> USB
//    <m> USB </m>
//  </b>
//  
//  <b> WWDG
//    <m> WWDG </m>
//  </b>
//  
