                                        // Instructions:    16
                                        // Expected cycles: 17
                                        // Expected IPC:    0.94
                                        //
                                        // Wall time:     0.24s
                                        // User time:     0.24s
                                        //
                                        // ----- cycle (expected) ------>
                                        // 0                        25
                                        // |------------------------|----
        vldrw.u32 q7, [r9] , #16        // *.............................
        vldrw.u32 q2, [r5, #16]         // ..*...........................
        vmulh.u32 q4, q2, q7            // ...*..........................
        vldrw.u32 q6, [r5, #32]         // ....*.........................
        vadd.u32 q4, q4, q4             // .....*........................
        vmulh.u32 q0, q6, q7            // ......*.......................
        vadd.u32 q4, q4, q7             // .......*......................
        vldrw.u32 q2, [r5]              // ........*.....................
        vadd.u32 q6, q0, q0             // .........*....................
        vmulh.u32 q1, q2, q7            // ..........*...................
        vadd.u32 q6, q6, q7             // ...........*..................
        vstrw.u32 q4, [r5, #16]         // ............*.................
        vadd.u32 q4, q1, q1             // .............*................
        vstrw.u32 q6, [r5, #32]         // ..............*...............
        vadd.u32 q6, q4, q7             // ...............*..............
        vstrw.u32 q6, [r5] , #48        // ................*.............

                                          // ------ cycle (expected) ------>
                                          // 0                        25
                                          // |------------------------|-----
        // vldrw.u32  q0, [inA]           // ........*......................
        // vldrw.u32  q1, [inA, #16]      // ..*............................
        // vldrw.u32  q2, [inA, #32]      // ....*..........................
        // vldrw.u32  q7, [inB], #16      // *..............................
        // vmulh.u32  q0, q0, q7          // ..........*....................
        // vmulh.u32  q1, q1, q7          // ...*...........................
        // vmulh.u32  q2, q2, q7          // ......*........................
        // vadd.u32   q0, q0, q0          // .............*.................
        // vadd.u32   q0, q0, q7          // ...............*...............
        // vadd.u32   q1, q1, q1          // .....*.........................
        // vadd.u32   q1, q1, q7          // .......*.......................
        // vadd.u32   q2, q2, q2          // .........*.....................
        // vadd.u32   q2, q2, q7          // ...........*...................
        // vstrw.u32  q1, [inA, #16]      // ............*..................
        // vstrw.u32  q2, [inA, #32]      // ..............*................
        // vstrw.u32  q0, [inA], #48      // ................*..............
