2 
 
(二)報告內容 
2-1 研究計畫之背景及目的 
隨著新科技的快速發展，越來越多電晶體可以實現在一個單晶片上，因此更多的電源
控制技術應用在減少功率消耗方面。這個趨勢可在ASICs或者處理器設計看見。面對這樣複
雜的晶片，切換式轉換器相對顯得重要。當裝置處於待機狀態，晶片的邏輯功能區塊必須
關掉，以節省電力，直到裝置再度被使用才喚醒。 
然而，當裝置從休眠模式到使用狀態，會產生一個瞬間的電流步階，這對複雜精密的
晶片來說是沉重的負擔。此外，供應電壓隨著製程微縮而逐漸下降，然而系統頻率與晶片
內部的電容卻逐漸增加，這意味著相同的動態功率消耗情況，供應電流卻大幅提升。這對
於電源電晶體進入深次微米製程而言是一大阻礙！因為重載時，大供應電流對於特徵長度
較短(製程較先進)的MOS而言，會產生元件可靠性、強固性不足的問題。因此目前直流對直
流轉換器尚無立即轉入0.18um以下的先進製程的迫切性。 
所以一個擁有足夠大的電流驅動力與準確的電壓校正功能的直流轉換器對於大型數位
電路而言是不可或缺的。在這樣的前提下，線性轉換器無法提供足夠的電源效率，因此我
們必須利用切換式轉換器來提供大型數位電路高效率的功率轉換。  
切換式電壓轉換器處理連續的電壓或電流並且提供穩定的電壓給負載。直觀而言，我
們會認為要用類比電路來設計。事實上，許多商業積體式切換式轉換器幾乎都是用類比電
路實現，類比控制架構在切換式轉換器領域已經是一個很成熟的領域。近年來，數位控制
架構在[1]~[7]論文中已經被廣為討論。 
雖然數位架構的解析度有限，但是數位電路的供應電壓可藉由數位編碼去改變，因此，
數位控制架構比起類比架構的切換式轉換器更相容於數位電路。數位控制架構還有許多優
點，諸如：良好的設計彈性以便轉移到不同的系統、完善的數位設計工具、對外部雜訊不
敏感等等。 
由於 IC 製程不斷地進步，未來的可攜型裝置，如：行動電話、PDA、數位相機、筆記
型電腦等等，需要的工作電壓會越來越低，且對於使用時間的要求也不斷增加。以 90nm來
說，工作電壓已降至一伏特左右，伴隨而來的是背景雜訊以及製程參數與溫度的變異性，
以及深次微米效應，諸如：閘極漏電流、DIBL、寄生電容等問題，使得先進製程的複雜度
大幅提升。而類比信號則受到製程參數變異性的提升影響，訊雜比愈來愈低，大大壓縮了
類比信號的可用性。因此，數位控制技術的高頻率、低功率消耗、低工作電壓對設計者來
說非常具有吸引力。 
  在此，簡單來說，我們要的就是一個高效率、高精確度的轉換器，以符合可攜型設備
的需求，以及日益普及的環保意識。在兼具高效率、較低成本、較少面積、以及考慮到電
路設計的複雜度與可重複使用性，我們將利用數位式的控制迴路來完成符合未來需求的數
位控制式直流對直流轉換器。 
 
2-2 國內外有關本計畫之研究情況與重要參考文獻之評述 
以下列出幾個近年來的相關研究計畫以及參考文獻，做為本計劃可參考或改良的對象。 
1. High-frequency digital PWM controller IC for DC-DC converters [2] [3] 
                                                           
4 
 
藉此提升整體效率與速度。 
2-3 研究方法 
1. Buck Converter 
  圖 2-3 為一個降壓穩壓器電路。根據電感電流導通的情況可以分為兩種操作模式：連
續導通模式與不連續導通模式。連續導通模式也稱為重負載模式，不連續導通模式也稱為
輕負載模式。對降壓穩壓器而言，一般都操作在連續導通模式方可獲得較好的輸出性能。 
                                (a) 
 
圖 2-3：Buck Converter 
 
2. 系統操作概念 
  如圖 2-4所示，假設我們 Switch 時脈為 1MHz，解析度為 8-bit，其中 Coarse Control
為 5-bit，Fine Control 為 3-bit。當 Coarse Control 鎖定時，其相對的工作週期為 56%，但是
輸出電壓須將工作週期控制在 56%~57%之間，則必須加入 Fine Control 來做微調，將工作週
期調整至 56.4%，來提高輸出電壓的準確度。 
56%
56.4%
50%
56% 57%
Set
Reset (Coarse)
Reset (Coarse+Fine)
DPWM output 56.4% duty pulse
VCO
 
圖 2-4：工作週期示意圖 
 
3.系統電路 
  圖 2-5為本計劃所提出的全數位控制 DC-DC converter 電路，藉由控制 8-bit DPWM(圖
2-7)電路所產生的數位碼，控制工作週期，來調整輸出電壓。Error Detector(圖 2-6)電路是
用來判斷輸出電壓是否 Coarse 鎖定。Dead Time(圖 2-8)控制電路用來避免兩功率電晶體同
時導通而造成短路電流與功率損失。 
6 
 
  決定電感值後，再利用電壓漣波公式決定電容值： 
                            (h) 
(3) Error Detector 
  如圖 2-6，當 Vref 與 Vout 輸入 ADC 電路所產生的數位碼相同時，則表示 Vref 與 Vout
的值落在 1個位元的誤差值內，則表示 Coarse 已達鎖定。未達鎖定標準時，Coarse Control(圖
2-4)會持續遞增或遞減的上下計數，使輸出電壓落在 Coarse 所容許電壓範圍內。當 Coarse
鎖定後進而啟動 Fine 電路控制，輸出電壓進行微調，達到提升輸出電壓準確度。 
5-bit
ADC
5-bit
ADC
Vref
Vout
Latch
Digital
Comparator Coarse_stop
Initial_code
Latch
 
圖 2-6：Error Detector circuit 
(4) 8-bit DPWM 
  如圖 2-7，DPWM 為 8-bit 設計，主要控制 Coarse Control 與 Fine Control 的數位碼，來
操作兩組不同的延遲線。本系統工作頻率為 1MHz，Coarse Control 操作頻率為 32MHz，經
由 Counter 計數後，可提供 5-bit 解析度；Fine Control 操作頻率為 256MHz，將 Coars Control
工作頻率 32MHz，用 muti phase 的方式分割成等份的 23=8個相位，故有 3-bit 解析度。工作
週期 1MHz 為 S-R Latch 的 Set 訊號，Reset 訊號則由 Coarse Control 與 Fine Control 所產生
的相位，經由相位合成後所產生的 Reset(Coarse+Fine)訊號，故 S-R Latch 輸出為 8-bit 解析
度的 DPWM。 
5-bit
Coarse Control
3-bit
Fine Control
Divider
+
S-R
Latch
DPWM
CLK
Set
Reset
1MHz
32MHz
Up/Down
Coarse_stop
Fine_start
Fine_phase
Coarse_phase
Initial_code
 
圖 2-7：8-bit DPWM circuit 
(5) Dead Time 
  如圖 2-8，利用兩邏輯閘(AND,OR)與延遲電路(delay)的組合，可以將控制 PMOS 與
NMOS 的 DPWM 訊號做區隔，為避免兩功率電晶體同時導通所造成的短路電流與功率損
失。 
8 
 
Vout
IL 50mA 400mA 50mA
 
圖 2-11：Vout=2V 負載轉換 
 
 
表 1：效率 
 
Parameter Value Unit 
Switching frequency 1 MHz 
(Sampling frequency) 256 MHz 
DPWM bit 8 bit 
Vin 3.3 10% V 
Vout(min) 1 1% V 
Vout(max) 2 1% V 
IL(min) 1 mA 
IL(max) 400 mA 
Efficiency(max) 91.36 % 
表 2：本系統之規格表 
 
 
10 
 
科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
□ 達成目標 
■ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
■其他原因 
說明： 
由於使用全數位的方式實現類比電路，在模擬的時間超過預期，主要是 coarse
和 fine 的位元上的選取，位元會影響最後輸出的效率和輸出電壓的準確度， 花
了一段時間在測試，目前計畫可以在 12 月底(D35-100A)下線。 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 □撰寫中 ■無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
 
本計劃對於學術研究以及國內科技產業而言是基礎的、必須的而且是非常重要
的。這個領域在國內都是使用類比式的方式實現，本實驗室提出全數位的方式可
以讓系統的整合度提高。對於學生累積積體電路的設計、模擬、測試等能力和經
驗，有助於建立發展更龐大的綠色能源系統之能力，同時又學習電路與系統面的
整合，學習分析既有的電路，進而思考創新的技術來改善。目前我們所提出的電
路架構，仍然有改善和進步的空間，像是輸出的效率應該還可以提升到跟類比形
式相同，輸出電壓的準確度，這兩方面將會是本實驗室繼續往下研究和發展的重
點，希望日後能提出有建設性的設計概念或是有價值的電路架構，對於國內學術
研究與科技發展將有所助益。 
 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：高少谷 計畫編號：98-2221-E-182-049- 
計畫名稱：可抑制負電流的全數位高精確度直流對直流轉換器 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
