# 4-Digit-Counter

FPGA 실습을 위해 카운터를 구성해 보려고 했는데, 네자리수 이상은 자료가 없어 직접 구현해 보았습니다.  

상대적으로 빠른 5MHz 클럭으로 Shift Resister를 응용하여 디지털 숫자판 4칸을 빠르게 활성화하고,  
10Hz 클럭으로 일의 자릿수를 1씩 증가시키는 매커니즘으로 구성하였습니다.  
테스트벤치는 구성하기 나름이지만, 클럭을 많이 느리게 한 만큼 따로 테스트해 보는 것이 수월합니다.  
각 모듈부 (분주기, 7-segment, counter) 부분을 각각 다른 테스트벤치 파일로 만들어 테스트 하였습니다.  
테스트벤치 소스코드는 후에 시간이 되면 좀 더 상세한 설명과 함께 올리도록 하겠습니다.  




https://github.com/MiddleJo/4-Digit-Counter/assets/96767467/e7d6c427-df35-4b79-9ae1-0dbf6e554dd2

