Copyright 1986-2017 Xilinx, Inc. All Rights Reserved.
------------------------------------------------------------------------------------
| Tool Version : Vivado v.2017.4 (win64) Build 2086221 Fri Dec 15 20:55:39 MST 2017
| Date         : Mon Dec 10 19:19:18 2018
| Host         : DESKTOP-0UBHN3H running 64-bit major release  (build 9200)
| Command      : report_control_sets -verbose -file solve_control_sets_placed.rpt
| Design       : solve
| Device       : xc7a35t
------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Flip-Flop Distribution
3. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Number of unique control sets                            |   351 |
| Unused register locations in slices containing registers |  1269 |
+----------------------------------------------------------+-------+


2. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |             156 |           73 |
| No           | No                    | Yes                    |               0 |            0 |
| No           | Yes                   | No                     |             128 |           35 |
| Yes          | No                    | No                     |             528 |          352 |
| Yes          | No                    | Yes                    |            1031 |          671 |
| Yes          | Yes                   | No                     |               0 |            0 |
+--------------+-----------------------+------------------------+-----------------+--------------+


3. Detailed Control Set Information
-----------------------------------

+----------------+------------------------------------+-----------------------------+------------------+----------------+
|  Clock Signal  |            Enable Signal           |       Set/Reset Signal      | Slice Load Count | Bel Load Count |
+----------------+------------------------------------+-----------------------------+------------------+----------------+
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[27][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                1 |              2 |
|  clk_IBUF_BUFG |                                    |                             |                2 |              2 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[9][31][0]  | MCPU/regFile[1][16]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[9][31][0]  | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[9][31][0]  | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[15][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[15][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[15][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[15][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[6][31][0]  | MCPU/regFile[1][7]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[6][31][0]  | MCPU/regFile[1][23]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[6][31][0]  | MCPU/regFile[1][27]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[6][31][0]  | MCPU/regFile[1][19]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[6][31][0]  | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[18][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[18][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[18][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[18][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[5][31][0]  | MCPU/regFile[1][7]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[5][31][0]  | MCPU/regFile[1][23]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[5][31][0]  | MCPU/regFile[1][27]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[5][31][0]  | MCPU/regFile[1][19]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[5][31][0]  | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[3][31][0]  | MCPU/regFile[1][7]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[3][31][0]  | MCPU/regFile[1][27]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[3][31][0]  | MCPU/regFile[1][19]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[3][31][0]  | MCPU/regFile[1][14]_i_2_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[31][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[31][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[31][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[31][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[11][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[11][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[11][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[11][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[26][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[26][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[26][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[26][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[29][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[29][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[29][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[29][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[7][31][0]  | MCPU/regFile[1][7]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[30][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[30][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[30][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[30][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[24][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[24][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[24][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[24][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[23][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[23][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[23][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[23][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[19][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[19][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[19][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[19][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[2][31][0]  | MCPU/regFile[1][7]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[2][31][0]  | MCPU/regFile[1][23]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[2][31][0]  | MCPU/regFile[1][27]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[2][31][0]  | MCPU/regFile[1][19]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[2][31][0]  | MCPU/regFile[1][16]_i_2_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[4][31][0]  | MCPU/regFile[1][7]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[27][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[10][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[10][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[10][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[10][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[16][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[16][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[16][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[14][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[28][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[28][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[28][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[28][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[14][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[27][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[27][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[16][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[27][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[17][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[8][31][0]  | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[4][31][0]  | MCPU/regFile[1][23]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[8][31][0]  | MCPU/regFile[1][16]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[8][31][0]  | MCPU/regFile[1][19]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[17][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[17][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[14][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[14][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[8][31][0]  | MCPU/regFile[1][31]_i_3_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[20][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[20][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[20][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[4][31][0]  | MCPU/regFile[1][16]_i_2_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[17][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[9][31][0]  | MCPU/regFile[1][19]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[22][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[20][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[22][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[22][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[13][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[13][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[4][31][0]  | MCPU/regFile[1][19]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[7][31][0]  | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[7][31][0]  | MCPU/regFile[1][19]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[13][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[13][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[1][0][0]   | MCPU/regFile[1][14]_i_2_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[7][31][0]  | MCPU/regFile[1][27]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[4][31][0]  | MCPU/regFile[1][27]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[7][31][0]  | MCPU/regFile[1][23]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[22][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[1][0][0]   | MCPU/regFile[1][27]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[1][0][0]   | MCPU/regFile[1][23]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[1][0][0]   | MCPU/regFile[1][7]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[12][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[12][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[12][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[12][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[25][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[25][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[25][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                1 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[25][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[21][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[21][31][0] | MCPU/regFile[1][31]_i_3_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[21][31][0] | MCPU/regFile[1][16]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[21][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[1][0][0]   | MCPU/regFile[1][19]_i_2_n_0 |                3 |              3 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[8][31][0]  | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[8][31][0]  | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[8][31][0]  | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[20][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[20][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[20][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[20][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[20][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[13][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[13][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[13][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[13][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[13][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[1][0][0]   | MCPU/regFile[1][8]_i_2_n_0  |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[1][0][0]   | MCPU/regFile[1][16]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[1][0][0]   | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[16][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[16][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[16][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[16][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[16][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[17][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[17][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[17][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[17][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[17][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[22][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[22][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[22][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[22][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[22][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[14][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[14][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[14][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[14][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[14][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[7][31][0]  | MCPU/regFile[1][14]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[7][31][0]  | MCPU/regFile[1][8]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[7][31][0]  | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[27][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[27][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[27][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[4][31][0]  | MCPU/regFile[1][14]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[15][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[4][31][0]  | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[2][31][0]  | MCPU/regFile[1][14]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[2][31][0]  | MCPU/regFile[1][8]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[2][31][0]  | MCPU/regFile[1][20]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[19][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[19][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[19][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[19][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[19][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[23][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[23][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[23][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[23][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[23][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[24][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[24][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[24][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[24][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[24][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[30][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[30][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[30][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[30][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[30][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[29][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[29][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[29][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[29][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[29][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[26][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[26][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[26][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[26][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[26][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[11][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[11][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[11][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[11][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[11][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[31][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[31][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[31][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[31][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[31][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[3][31][0]  | MCPU/regFile[1][8]_i_2_n_0  |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[3][31][0]  | MCPU/regFile[1][31]_i_3_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[3][31][0]  | MCPU/regFile[1][16]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[3][31][0]  | MCPU/regFile[1][23]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[3][31][0]  | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[5][31][0]  | MCPU/regFile[1][14]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[5][31][0]  | MCPU/regFile[1][8]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[5][31][0]  | MCPU/regFile[1][20]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[18][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[18][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[18][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[18][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[18][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[6][31][0]  | MCPU/regFile[1][14]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[6][31][0]  | MCPU/regFile[1][8]_i_2_n_0  |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[6][31][0]  | MCPU/regFile[1][20]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[15][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[15][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[15][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[15][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[9][31][0]  | MCPU/regFile[1][14]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[9][31][0]  | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[9][31][0]  | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[9][31][0]  | MCPU/regFile[1][7]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[9][31][0]  | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[12][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[12][31][0] | MCPU/regFile[1][8]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[4][31][0]  | MCPU/regFile[1][8]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[10][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[12][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[12][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[12][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[10][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[10][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[10][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[10][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[28][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[28][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[25][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[25][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[25][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[25][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[25][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[21][31][0] | MCPU/regFile[1][14]_i_2_n_0 |                1 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[28][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[28][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[28][31][0] | MCPU/regFile[1][20]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[21][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[21][31][0] | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[21][31][0] | MCPU/regFile[1][23]_i_2_n_0 |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[21][31][0] | MCPU/regFile[1][7]_i_2_n_0  |                2 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[8][31][0]  | MCPU/regFile[1][14]_i_2_n_0 |                4 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[8][31][0]  | MCPU/regFile[1][27]_i_2_n_0 |                3 |              4 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[4][31][0]  | MCPU/regFile[1][31]_i_3_n_0 |                4 |              5 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[5][31][0]  | MCPU/regFile[1][31]_i_3_n_0 |                4 |              5 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[1][0][0]   | MCPU/regFile[1][31]_i_3_n_0 |                3 |              5 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[7][31][0]  | MCPU/regFile[1][31]_i_3_n_0 |                5 |              5 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[2][31][0]  | MCPU/regFile[1][31]_i_3_n_0 |                2 |              5 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[6][31][0]  | MCPU/regFile[1][31]_i_3_n_0 |                3 |              5 |
| ~clk1_BUFG     | MCPU/insreg/regFile_reg[27][31][0] | MCPU/regFile[1][19]_i_2_n_0 |                4 |              6 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[23][0][0]          |                             |                7 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[28][7][0]          |                             |                4 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[27][0][0]          |                             |                7 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[20][7][0]          |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[2][7][0]           |                             |                4 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[19][0][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[21][7]_0[0]        |                             |                8 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[30][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[33][7][0]          |                             |                3 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[31][0][0]          |                             |                8 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[42][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[58][7][0]          |                             |                2 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[29][7][0]          |                             |                8 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[39][0][0]          |                             |                7 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[57][7][0]          |                             |                4 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[13][7][0]          |                             |                4 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[11][0][0]          |                             |                3 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[15][0][0]          |                             |                4 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[17][7][0]          |                             |                3 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[16][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[48][7][0]          |                             |                7 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[54][7][0]          |                             |                4 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[14][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[12][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[0][7][0]           |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[41][7][0]          |                             |                7 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[36][7][0]          |                             |                4 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[35][0][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[32][7][0]          |                             |                4 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[10][7]_0[0]        |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[40][7][0]          |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/E[0]                       |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[44][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[59][0][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[6][7]_0[0]         |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[60][7][0]          |                             |                3 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[9][7][0]           |                             |                7 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[50][7][0]          |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[4][7][0]           |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[3][0][0]           |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[43][0][0]          |                             |                7 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[34][7][0]          |                             |                4 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[49][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[51][0][0]          |                             |                8 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[47][0][0]          |                             |                8 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[8][7][0]           |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[37][7][0]          |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[38][7][0]          |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[26][7][0]          |                             |                4 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[24][7][0]          |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[5][7][0]           |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[52][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[53][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[22][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[56][7][0]          |                             |                5 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[55][0][0]          |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[45][7][0]          |                             |                8 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[25][7][0]          |                             |                6 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[1][7][0]           |                             |                3 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[46][7][0]          |                             |                3 |              8 |
| ~clk1_BUFG     | MCPU/D3/ram_reg[18][7][0]          |                             |                7 |              8 |
|  clk2_BUFG     | dis/dispseg[3]_i_1_n_0             |                             |                4 |              8 |
|  clk1_BUFG     | MCPU/insreg/E[0]                   | MCPU/regFile[1][8]_i_2_n_0  |                5 |              9 |
|  clk1_BUFG     | MCPU/insreg/E[0]                   | MCPU/regFile[1][31]_i_3_n_0 |                4 |             11 |
|  clk1_BUFG     | MCPU/insreg/E[0]                   | MCPU/regFile[1][16]_i_2_n_0 |                6 |             19 |
| ~clk1_BUFG     | MCPU/insreg/Dataout_reg[0]         |                             |               22 |             32 |
|  clk_IBUF_BUFG |                                    | get/clear                   |                8 |             32 |
|  clk_IBUF_BUFG |                                    | get/sum1[31]_i_1_n_0        |                9 |             32 |
|  clk_IBUF_BUFG |                                    | tag_IBUF                    |                9 |             32 |
|  clk2_BUFG     |                                    | dis/CO[0]                   |                9 |             32 |
|  clk1_BUFG     |                                    |                             |               71 |            154 |
+----------------+------------------------------------+-----------------------------+------------------+----------------+


+--------+-----------------------+
| Fanout | Number of ControlSets |
+--------+-----------------------+
| 2      |                     2 |
| 3      |                   130 |
| 4      |                   141 |
| 5      |                     6 |
| 6      |                     1 |
| 8      |                    62 |
| 9      |                     1 |
| 11     |                     1 |
| 16+    |                     7 |
+--------+-----------------------+


