# 1강. 컴퓨터 구조의 개요 및 디지털 논리회로(1)

## 컴퓨터 구조의 개요

- 컴퓨터 - 전자식 데이터 처리 시스템(EDPS: Electronic Data Processing System)
- 컴퓨터 시스템 - 목적 달성을 위한 상호작용하는 구성요소의 집합

## 컴퓨터와 디지털 논리회로(1)

- 디지털 논리회로 - 컴퓨터를 구성하는 기본 회로
- 2진 디지털 논리를 논리 게이트로 구현
- 조합논리회로 - 저장 요소 없음 e.g. 가산기, 디코더 등
- 순서논리회로 - 저장 요소 있음 e.g. 레지스터, 카운터 등
- 논리 게이트 - 디지털 논리회로를 구현하는 데 기본 사용 요소
- 기본적인 논리 연산 - AND 연산(점으로 표시, 생략 가능), OR 연산(덧셈 기호(+)로 표시, NOT 연산(변수 위에 줄(-)을 그어 표시)
- 기타 논리 게이트 - NAND, NOR, XOR, XNOR
- 불대수(Boolean algebra) - 0 또는 1의 값을 갖는 논리변수와 논리연산을 다루는 대수
- 불함수의 간소화 방법 - 대수적, 도표, 테이블
- 최소항(minterm) - 2개의 2진 변수 𝑥, 𝑦 가 AND연산으로 결합할 경우, 𝑥ҧ𝑦ത, 𝑥ҧ𝑦, x𝑦ത, 𝑥𝑦 로 표현되고 이를 최소항(minterm)
- 최대항(maxterm) - 2개의 2진 변수 𝑥, 𝑦 가 OR연산으로 결합할 경우, 𝑥 + 𝑦, x + 𝑦ത , 𝑥ҧ + 𝑦, 𝑥ҧ + 𝑦ത 로 표현되고 이를 최대항(maxterm)

# 2강. 디지털논리회로(2) 및 컴퓨터 명령어(1)

## 컴퓨터와 디지털논리회로(1) - 조합논리회로

- 조합논리회로 - 현재의 입력에 따라 출력이 결정되는 논리회로
- 순서논리회로 - 저장요소가 추가, 저장요소의 상태까지 포함
- 기본 연산회로
    - 가산기 - 반가산기: 두 비트의 덧셈, 전가산기: 세 비트의 덧셈을 수행
    - 감산기 - 반감산기: 두 비트의 뺼셈, 전감산기: 세 비트의 뺄셈을 수행
    - 가산기와 감산기의 논리도 차이, 낫게이트의 유무
    - 가감산기 - 덧셈과 뺄셈 연산을 가산기만으로 수행(4비트 가감산기)
- MSI를 이용한 조합논리회로
    - 인코더 - 부호화되지 않은 입력을 받아서 부호화된 출력을 내보내는 부호화기, 문자,숫자,기호 등을 2진 코드로 변환시켜 주는 조합논리회로
    - 디코더 - 부호화된 입력을 받아서 부호화되지 않은 출력을 내보내는 복호화기, 기억장치에서 특정 주소를 선택할 때나 컴퓨터 명령어를 해독하는 데 사용되는 조합논리회로
    - 멀티플렉서 - 여러 개의 입력선 중 하나를 선택하여 단일의 출력을 내보내는 조합논리회로, 컴퓨터 시스템에서 공통 버스 시스템을 구성하거나 여러 개의 레지스터 중 하나를 선택하는 데 사용
    - 디멀티플렉서 - 디코더와 유사한 역할 수행, 데이터 분배기

## 컴퓨터와 디지털논리회로(2) - 순서논리회로

- 비동기 순서논리회로는 불안정하기에 동기 순서논리회로가 주로 사용, 플립플롭이라는 저장요소를 사용
- 플랩플롭 - 한 비트의 2진 정보를 저장할 수 있는 장치
- 플랩플롭의 종류
    - RS플립플롭 - 세 입력 모두 1일 때 어떤 값으로도 결정 불가능 - D, JK 대안
    - D플립플롭 - RS 대안, 미정상태라는 불필요한 장치를 제거하는 방법으로 S, R 동시에 1을 갖지 않도록 함
    - JK플립플롭 - RS의 미정상태를 개선 - 가장 많이 사용되는 플립플롭
    - T플립플롭 - JK의 변화 상태, 두 입력을 하나로 묶어서 만든 것, 토글(toggle)에서 유래
- 레지스터 - 입력된 데이터를 그대로 기억하는 역할 | 직렬적재 레지스터, 병렬적재 레지스터
- 카운터 -  플립플롭을 사용해 만든 순서논리회로

## 컴퓨터 명령어(1)

- 컴퓨터 명령어 - 수행을 위한 비트들의 집합, 일정 형식
- 명령어 집합 - 그 컴퓨터의 구조적 특성을 나타내는 가장 중요한 정보, 동일 계열의 컴퓨터는 같은 명령어 집합 사용, 명령어 집합을 통해 컴퓨터 시스템의 구조를 살펴볼 수 있음
- 명령어 구성
    - 연산코드 필드 - 처리해야 할 연산 종류
    - 오퍼랜드 필드 - 처리할 대상 데이터 또는 데이터 주소
- 컴퓨터 명령어 수행 기능 - 함수연산, 정보전달, 순서제어, 입출력

# 3강. 컴퓨터 명령어(2)

## 명령어 형식

### 기억장소에 따른 명령어 형식

- 명령어 형식의 분류 - 오퍼랜드의 기억장소나 수에 따른 형식
- 오퍼랜드가 기억되는 장소에 따라 분류 - 누산기, 다중 레지스터, 스택 구조
- 누산기를 이용하는 명령어 형식 - 누산기를 가진 컴퓨터 구조에서 사용되는 형식
    - 누산기(accumulator) - 누산기를 가진 컴퓨터 구조에서 중앙처리장치에 있는 유일한 데이터 레지스터로서 명령어가 수행될 때 오퍼랜드를 기억시키는 레지스터
    - ADD X ; AC ← AC + M[X] - 누산기(AC)에 있는 내용과 기억장치 X번지에 있는 내용을 더해서 누산기(AC)로 전송하라
    - LOAD X ; AC ← M[X] - 기억장치 X번지에 있는 내용을 누산기로 적재하라
    - STORE X ; M[X] ← AC - 누산기의 내용을 기억장치 X번지에 저장하라
- 다중 레지스터를 이용하는 명령어 형식
    - ADD R1, R2, R3 ; R3 ← R1 + R2 - 레지스터 R1의 내용과 레지스터 R2의 내용을 더해서 레지스터 R3로 전송하라
        - R1, R2는 출발 레지스터, R3는 도착 레지스터로 표현, ADD 뒤에 순서는 일종의 약속
    - ADD R1, R2 ; R2 ← R1 + R2
        - R2는 출발이자 도착 레지스터가 되는 경우
- 스택 구조를 이용하는 명령어 형식
    - 주소 필드를 사용하지 않는 경우: ADD ; TOS ← TOS + TOS-1
    - 주소 필드를 사용하는 경우: PUSH X ; TOS ← M[X], POP X ; M[X] ← TOS

### 오퍼랜드 수에 따른 명령어 형식

- 3-주소 명령어, 2-주소 명령어, 1주소-명령어, 0주소-명령어
- 1주소로 갈수록 명령어의 수는 증가됨
- 0주소는 스택 구조에서 사용되는 형식, 주소 필드 없음

## 주소지정방식

- 프로그램 수행 시 오퍼랜드를 지정하는 방식
- 유효주소: 주소지정방식의 각 규칙에 의해 정해지는 오퍼랜드의 실제 주소
- 의미주소지정방식 - 명령어에 함축된 의미가 이미 내포되어 있음
- 즉치 주소지정방식 - 값을 직접 옮겨줄 수 있음
- 직접 주소지정방식/긴접 주소지정방식
- 레지스터 주소지정방식 - 레지스터에 오퍼랜드가 들어있음
- 레지스터 간접 주소지정방식 - 레지스터가 실제 오퍼랜드가 저장된 기억장치의 주소 값을 갖고 있는 방식
- 상대 주소지정방식 - 주어진 주소에다가 현재 프로그램 카운터가 갖고 있는 주소를 더해서 씀
- 인덱스된 주소지정방식 - 인덱스 레지스터의 내용을 명령어 주소 부분에 더해서 유효주소를 얻음

## 명령어의 종류

- 데이터 전송 명령어 - 입출력 명령어 포함
- 데이터 처리 명령어 - 산술, 논리와 비트 처리, 시프트
- 데이터 제어 명령어 - 프로그램 수행의 흐름 제어

# 4강. 처리장치(1)

## 처리장치의 개요

- 처리장치 - 데이터를 처리하는 연산 실행(레지스터 세트, 산술논리 연산장치)
- 제어장치 - 연산의 실행순서를 결정
- 두 개의 장치는 제어신호와 상태신호를 통해 유기적으로 연결
- 산술논리 연산장치 독립적으로는 데이터 처리 불가능, 레지스터와의 조합으로 데이터 처리

## 마이크로 연산

- 레지스터에 저장되어 있는 내부 데이터에 대해 이뤄지는 기본적인 연산
- 레지스터 전송 마이크로 연산 - 레지스터에서 2진 데이터 전송
- 산술 마이크로 연산 - 레지스터 데이터의 덧셈, 뺄셈, 증감, 보수 연산 등
- 논리 마이크로 연산 - AND, OR, XOR, NOT
- 시프트 마이크로 연산 - 데이터를 시프트 시키는 연산

## 처리장치의 구성요소

- 지정된 출발 레지스터 내용이 ALU의 입력으로 전달 → ALU에서 연산 실행 → 결과를 도착 레지스터에 전송
- 내부버스 - 입력버스와 출력버스의 집합, 멀티플렉서(출발 레지스터 선택)와 디코더(도착 레지스터 선택)를 이용해서 내부버스 구성

# 5강. 처리장치(2)

## 산술논리연산장치

- 산술연산회로 - 여러 개의 전가산기(FA)를 연속적으로 연결한 병렬가산기로 구성, 병렬가산기로 들어가는 제어입력 값을 선택하여 여러 가지 형태의 산술연산을 실행

## 상태 레지스터

- ALU에서 산술연산이 수행된 후 연산결과에 의해 나타나는 상태 값을 저장
    - C(carry bit), S(sign bit), Z(zero bit), V(overflow bit)

## 시프터

- 입력 데이터의 모든 비트들을 각각 서로 이웃한 비트로 자리를 옮기는 시프트 연산을 수행

## 제어단어

- 제어변수(선택신호)들의 묶음


# 6강. 제어장치(1)

## 제어장치의 개요, 구성, 구현방법

- 컴퓨터시스템의 모든 장치들을 유기적으로 제어하는 장치
- 제어장치의 유형
    - 마이크로프로그램에 의한 제어장치 - 제어신호 수정할 때 좋음, 속도가 느림
    - 하드웨어에 의한 제어장치 - 속도는 빠르나 동작 방법이 바뀌면 다시 설계 필요

## 마이크로프로그램에 의한 제어장치

- 제어단어 - 0과 1의 스트링 표현
- 제어기억장치, 제어 주소레지스터(CAR), 다음 주소 생성기(순서기), 제어 데이터레지스터(CDR)

# 7강. 제어장치(2)

## 마이크로명령어의 형식

- 마이크로명령어 - 마이크로프로그램에 의한 제어방식에서 제어기억장치에 있는 제어단어의 내역
- 마이크로프로그램 - 제어기억장치에 저장된 일련의 마이크로명령어들의 집합 ⇒ 마이크로프로그램 루틴
- 하드웨어에 의한 제어는 속도는 극대화되지만 설계가 어렵고 한번 구성되면 바꾸기 어려움, 주로 RISC 방식에 사용

# 8강. 중앙처리장치(1)

## 중앙처리장치의 개요, 내부구조

- 처리장치와 제어장치로 구성
    - 산술논리연산장치(ALU), 레지스터 세트, 제어장치, 내부버스

## 레지스터

- 범용 레지스터, 특수 레지스터
- 범용 레지스터 - 소규모의 일시적인 기억장치, 일반적인 목적을 위한 레지스터, 데이터를 연산할 때 메모리로부터 데이터를 인출할 경우 호출시간이 많이 걸리기 때문에 CPU 내부의 레지스터에 데이터를 기억시켜두고 연산
- 특수 레지스터
    - 주소를 기억하는 레지스터 - PC(프로그램 카운터)
    - 명령어를 기억하는 레지스터 - 명렁어 레지스터(IR: Instruction Register)
    - 데이터를 기억하는 레지스터 - 기억장치 버퍼 레지스터, 누산기

## 명령어 사이클

- 컴퓨터의 기본적인 기능은 기억장치에 기억되어 있는 프로그램을 실행하는 것
- 중앙처리장치는 기억장치에 저장되어 있는 명령어를 인출하여 실행함으로써 프로그램 수행, 이런 명령어의 수행과정을 명령어 사이클이라고 함
- 인출 사이클, 실행 사이클, 간접 사이클, 인터럽트 사이클

# 9강. 중앙처리장치(2)

## 간단한 구조의 컴퓨터 설계

- 명령어 인출 단계 - 다음에 연산코드는 DR로부터 IR로 전송되고, PC는 기억장치의 다음 주소를 지정하기 위해 1 증가한다.
- 명령어 실행 단계 - NA 명령은 연산코드가 00000001 이므로, 이는 디코더의 출력 중에서 D1 을 1 로 하게 된다.

## 명령어 파이프라이닝

- 파이프라이닝 - 어떤 일을 실행하는데 있어서 하나의 일을 여러 단계로 나누어, 중첩되게 실행함으로써 성능을 높이는 방법
- 명령어 파이프라이닝 - 여러 개의 명령어가 중첩되어 실행되도록 구현
- 2단계, 4단계, 6단계
- 2단계 - 명령어가 수행되는 컴퓨터 사이클을 2단계로 나누어 실행 → 명령어 인출 단계, 명령어 실행 단계
    - 중첩되어 있기 때문에 속도는 빠르지만 두 단계의 처리시간이 항상 동일해야 한다는 제약이 발생 → 그래서 단계를 늘려서 사용
- 4단계 - 명령어 인출 단계, 명령어 해독 단계, 오퍼랜드 인출 단계, 명령어 실행 단계
- 6단계 - 명령어 인출, 해독, 오퍼랜드 계산, 인출, 명렁어 실행, 연산 결과 오퍼랜드 저장 단계
- 속도 향상을 위한 조건 - 모든 단계의 실행시간이 같아야 함, 래치시간이 각 단계의 실행시간보다 무시할 정도로 작아야 함, 명령어 수가 많아야 함

## CISC와 RISC

- CISC - 가변길이 명령어 형식, 수백 클럭까지 수요, 200여 개 이상의 명령어 보유
- RISC - 고정길이 명령어 형식, 1개 클럭만 소요, 약 30여 개의 명령어 보유
- 마이크로프로그램에 의한 제어 방식은 CISC, 하드웨어에 의한 제어방식은 RISC


# 10강. 기억장치(1)

## 기억장치의 개요

- 프로그램과 데이터를 저장하는 장치 - 주기억장치, 보조기억장치
- 시간적 지역성, 공간적 지역성
- 기억장치 계층구조에 따라 속도와 크기가 다름
- 상위계층, 하위계층, 블록, 히트, 미스, 히트율, 미스율

## 복수모듈 기억장치

- 기억장치의 구조적 개선 → 복수모듈 기억장치
- 문제점 → 버스경합 발생, 기억장치 충돌 → 해결 방법: 메모리 인터리빙, 각 모듈 별로 전송할 주소를 교대로 배치한 후 차례로 전송

## 연관기억장치

- 일반적인 기억장치의 경우 단어의 주소를 알아야 하는데, 데이터의 내용을 이용하여 기억장치에 접근할 수 있는 연관기억장치
- 주소에 의한 접근보다 속도가 빠름

## 캐시기억장치

- 중앙처리장치가 주기억장치에 접근하는 대신 캐시기억장치에서 데이터를 가져오게 하는 것
- 지역성의 원리를 이용하여 데이터를 캐시기억장치에 옮겨 놓을 수 있음
- 캐시기억장치와 가상기억장치에서 기억장치의 성능개선을 위한 수단으로 사용
- 어떤 단어를 캐시기억장치로 옮겨 놓기 위해서는 데이터 접근의 지역성을 기초로 그 단어를 포함하느 블록을 캐시기억장치로 미리 옮겨 놓으면 됨

# 11강. 기억장치(2)

## 캐시기억장치의 사상 방식

- 직접 사상 - 중앙처리장치가 주기억장치를 참조할 때 중앙처리장치로부터 나온 주소를 Tag 필드와 Index 필드로 나눈다, 만약 같은 Index에 데이터가 없거나,또는 Index는 같으나 Tag가 다르면 주기억장치에서 데이터를 찾아 가져 오는 방식
- 연관 사상 - 캐시기억장치에 데이터 블록을 저장할 때, 데이터와 그 데이터의 주기억장치 주소도 함께 저장하는 방식, 직접사상방식의 단점을 일부분 보완
- 집합-연관 사상 - 직접사상 방식과 연관사상 방식을 조합하여 만든 방식

## 가상기억장치

- 가상기억장치의 목적은 주기억장치의 기억용량이 부족한 점을 개선하기 위하여 비트 당 가격과 기억 용량이 보조기억장치와 같으며, 속도가 주기억 장치의 속도와 같은 기억장치를 제공 받는 것
- 주기억장치 접근을 위해서는 가상주소가 실제주소로 변환되어야 함
- 프로그램을 블록 단위로 나누어, 실제 주기억장치에는 현재 실행되는 프로그램에 필요한 블록만을 기억시키고, 나머지 부분은 보조기억장치에 그대로 두었다가 필요시에 주기억장치에 올린다.
- 블록의 기본 개념은 페이지(page)이며, 세그먼트(segment)를 사용하기도 한다
- 페이징 기법, 세그먼트 기법

## 보조기억장치

- 기억장치 계층 구조상에서 하위계층 수준에 위치
- 순차접근(일괄처리), 직접접근(실시간 처리) 방법
- RAID 시스템 - 저가의 작은 디스크 배열로 대체하기 위해 RAID(Redundant Arrays of Inexpensive Disks) 시스템이 개발

# 12강. 입출력시스템(1)

## 입출력시스템의 개요, 구성요소

- 입출력 시스템의 성능(처리능력)은 컴퓨터 시스템에서 매우 중요
- 기본 입출력 시스템 - 입출력 장치, 입출력장치 제어기, 입출력장치 인터페이스, 입출력 버스
    - 중앙처리장치가 입출력을 수행하기 때문에 중앙처리장치에서 수행하는 프로그램의 수행이 지연되므로 비효율적인 시스템
    - 키보드나 모니터와 같은 속도가 느린 입출력장치에만 사용
- 입출력 제어기가 사용된 입출력 시스템 - 입출력 장치, 입출력장치 제어기, 입출력 제어기, 입출력장치 인터페이스, 입출력 버스
    - 중앙처리장치가 입출력 제어기능을 수행하지 않고 중앙처리장치 대신에 별도의 입출력 제어기를 두어 입출력을 수행한다, 효율적

## 입출력시스템의 구성요소

- 중앙처리장치 또는 기억장치와 외부의 입출력 매체 사이에 정보를 전송
- 입출력장치 제어기 - 입출력에 필요한 입출력장치 고유의 기능만 다루는 제어기
    - 입출력장치 인터페이스와 컴퓨터시스템 사이에 데이터의 전송을 제어하는 장치
- 입출력 제어기 - 입출력장치의 공통적인 기능을 다루는 제어기
- 입출력장치 인터페이스 - 컴퓨터 내부 장치와 입출력장치의 여러 가지 차이점을 해결하기 위한 하드웨어 장치
    - 전송 속도의 차이, 처리 단위의 차이, 에러율의 차이
- ‘데이터 처리단위의 차이’ 해결방법
    - 직렬 전송 방식 - 주로 속도가 느린 키보드나 모니터와 같은 입출력장치에 사용, 회선 비용이 저렴
    - 병렬 전송 방식 - 최소 8개의 데이터 전달회선이 필요, 디스크에 사용

# 13강. 입출력시스템(2)

## 입출력버스

- 버스에 연결된 장치는 주 장치와 종 장치로 구분 - 주 장치, 종 장치
- 버스회선의 구성 - 제어 회선(양방향 회선), 주소 회선(단방향 회선), 데이터 회선(양방향 회선)
- 입출력 버스의 중재 - 경쟁이 발생(버스 경합)할 수 있어 버스 중재가 필요
- 버스 사용의 중재기능을 가진 하드웨어 모듈을 버스 중재기(bus arbiter)
    - 버스를 사용하려면 우선 중재기에 버스 사용을 요청해야 되며, 중재기에 의하여 그 요청이 승인되어야만 사용할 수 있다
- 버스 중재에 사용되는 제어신호 - 버스 요청(BR: Bus Request), 버스 허용(BG : Bus Grant), 버스 사용 중 (BB : Bus Busy)

## 입출력 데이터 전송

- 데이터 전송 방식
    - 동기식 전송 - 같은 클럭신호에 따라 데이터의 전송, 이 경우 두 개의 장치는 ‘동기화 되어 있다’ 라고 한다
    - 비동기식 전송 - 대부분의 장치는 각각 독립된 클럭을 가지고 데이터를 전송 이러한 것을 ‘비동기화 되어 있다’ 라고 한다.
- 제어신호 교환방법 - 스트로브 제어 방식, 핸드셰이킹 제어방식

# 14강. 입출력시스템(3)

## 입출력 제어의 개념

- 입출력 동작시간은 전체 데이터 처리시간에 매우 큰 비중을 차지하기 때문에 입출력장치가 효율적으로 동작할 수 있도록 제어하는 것은 매우 중요

## 입출력 제어의 개념

- 중앙처리장치에 의한 제어방식 - 가장 간단한 입출력 시스템
- DMA( Direct Memory Access )에 의한 제어방식 - 인터럽트에 의한 입출력 방식은 프로그램에 의한 방식보다는 효율적
- DMA 방식의 데이터 전송방식 - DMA 대량 전송 방식(burst transfer), 싸이클스틸 방식(cycle steal)
- 채널에 의한 제어방식 - 채널(channel)이라고 하는 일종의 입출력 프로세서(I/O processor)를 이용하여 입출력 작업을 전담하도록 하는 방식

# 15강. 병렬처리시스템

## 병렬처리의 개요

- 순차처리기 - 한 번에 단지 하나의CPU 명령을 수행하는 기존의컴퓨터
- 병렬처리기 - 하나 이상의CPU 명령을 병렬로처리하도록설계한 컴퓨터

## 병렬처리시스템의 분류

- 플린(Flynn)의 분류, 펭(Feng)의 분류, 구조에 의한 분류

## 병렬처리시스템의 종류

- 파이프라인 처리기( pipeline processor )
- 배열 처리기( array processor )
- 다중 처리기( multiple processor )
- 데이터 흐름 컴퓨터( data flow computer )
- VLSI 처리기( VLSI processor )

## 상호연결망 구조

- 상호연결망 - 여러 개의 처리 요소를 가진 병렬처리시스템에서 처리 요소들과 기억장치들 사이를 연결하여 주는 네트워크
- 상호연결망의 종류 - 정적 상호연결망, 동적 상호연결망