# NENE Core

+ 基于MIPS指令集子集的8级流水乱序双发射处理器。

+ 2021“龙芯杯”比赛个人赛参赛作品，比赛平台上可达80Mhz。

##  前端

+ 4Kbyte指令缓存
  + 直接映射
+ 全局分支历史+2-bit分支预测器
  + ~~能识别出循环就算成功~~
+ 指令队列

## 后端

+ 基于ROB的重命名
  + ROB条目数为16
  + 支持~~罪大恶极的~~分支延迟槽
+ 译码、重命名、分派
  + 已参数化为2发射
+ 分布式保留站
  + 5个保留站，每个执行单元一个
+ 整数乱序执行单元：2\*ALU+1\*JMP+1\*MUL+1\*LSU
  + 乘法一级流水
  + LSU含写回缓冲和~~没什么用的~~加载队列

+ ~~不存在的的数据缓存~~
+ IO控制器
  + 包含SRAM控制，串口控制
  + 状态机过于拉跨，SRAM读两周期休息两周期（被气晕.jpg）

若要生成Verilog文件，请运行/test/scala/TopTest.scala中的测试函数

