TimeQuest Timing Analyzer report for VGA_controller
Fri Mar 25 18:43:23 2016
Quartus II 64-Bit Version 15.0.1 Build 150 06/03/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_reduce:reduce1|VGA_clk'
 13. Slow 1200mV 85C Model Setup: 'master_clk'
 14. Slow 1200mV 85C Model Hold: 'master_clk'
 15. Slow 1200mV 85C Model Hold: 'clk_reduce:reduce1|VGA_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'master_clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk_reduce:reduce1|VGA_clk'
 28. Slow 1200mV 0C Model Setup: 'master_clk'
 29. Slow 1200mV 0C Model Hold: 'master_clk'
 30. Slow 1200mV 0C Model Hold: 'clk_reduce:reduce1|VGA_clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'master_clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk_reduce:reduce1|VGA_clk'
 42. Fast 1200mV 0C Model Setup: 'master_clk'
 43. Fast 1200mV 0C Model Hold: 'master_clk'
 44. Fast 1200mV 0C Model Hold: 'clk_reduce:reduce1|VGA_clk'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'master_clk'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.1 Build 150 06/03/2015 SJ Full Version ;
; Revision Name      ; VGA_controller                                      ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE115F29C7                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk_reduce:reduce1|VGA_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_reduce:reduce1|VGA_clk } ;
; master_clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { master_clk }                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                         ;
+-------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+-------------+-----------------+----------------------------+---------------------------------------------------------------+
; 215.15 MHz  ; 215.15 MHz      ; clk_reduce:reduce1|VGA_clk ;                                                               ;
; 1146.79 MHz ; 250.0 MHz       ; master_clk                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_reduce:reduce1|VGA_clk ; -3.648 ; -94.489       ;
; master_clk                 ; 0.128  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; master_clk                 ; 0.407 ; 0.000         ;
; clk_reduce:reduce1|VGA_clk ; 0.674 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; master_clk                 ; -3.000 ; -5.570        ;
; clk_reduce:reduce1|VGA_clk ; -1.285 ; -61.680       ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_reduce:reduce1|VGA_clk'                                                                                                     ;
+--------+--------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.648 ; VGA_gen:gen1|yCount[7]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.310      ; 4.956      ;
; -3.582 ; VGA_gen:gen1|yCount[8]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.310      ; 4.890      ;
; -3.553 ; VGA_gen:gen1|yCount[5]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.310      ; 4.861      ;
; -3.431 ; VGA_gen:gen1|xCount[2]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.326      ; 4.755      ;
; -3.402 ; VGA_gen:gen1|yCount[1]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.324      ; 4.724      ;
; -3.379 ; VGA_gen:gen1|yCount[4]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.310      ; 4.687      ;
; -3.372 ; VGA_gen:gen1|xCount[5]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.326      ; 4.696      ;
; -3.369 ; VGA_gen:gen1|xCount[3]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.330      ; 4.697      ;
; -3.363 ; VGA_gen:gen1|yCount[0]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.310      ; 4.671      ;
; -3.326 ; VGA_gen:gen1|yCount[6]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.310      ; 4.634      ;
; -3.311 ; VGA_gen:gen1|yCount[3]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.310      ; 4.619      ;
; -3.247 ; VGA_gen:gen1|yCount[2]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.324      ; 4.569      ;
; -3.158 ; VGA_gen:gen1|xCount[0]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.326      ; 4.482      ;
; -3.155 ; VGA_gen:gen1|yCount[9]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.310      ; 4.463      ;
; -3.104 ; VGA_gen:gen1|xCount[4]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.330      ; 4.432      ;
; -2.950 ; VGA_gen:gen1|xCount[1]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.328      ; 4.276      ;
; -2.921 ; VGA_gen:gen1|xCount[8]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.326      ; 4.245      ;
; -2.899 ; VGA_gen:gen1|xCount[6]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.326      ; 4.223      ;
; -2.763 ; VGA_gen:gen1|xCount[9]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.326      ; 4.087      ;
; -2.746 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.079     ; 3.665      ;
; -2.735 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.081     ; 3.652      ;
; -2.727 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.081     ; 3.644      ;
; -2.639 ; VGA_gen:gen1|xCount[7]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.326      ; 3.963      ;
; -2.553 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.083     ; 3.468      ;
; -2.545 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.083     ; 3.460      ;
; -2.542 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.079     ; 3.461      ;
; -2.491 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.079     ; 3.410      ;
; -2.481 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.079     ; 3.400      ;
; -2.427 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.363      ;
; -2.427 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.363      ;
; -2.427 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.363      ;
; -2.427 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.363      ;
; -2.427 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.363      ;
; -2.427 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.363      ;
; -2.427 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.363      ;
; -2.427 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.363      ;
; -2.420 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.083     ; 3.335      ;
; -2.412 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.083     ; 3.327      ;
; -2.395 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.083     ; 3.310      ;
; -2.387 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.083     ; 3.302      ;
; -2.386 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.079     ; 3.305      ;
; -2.358 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.083     ; 3.273      ;
; -2.245 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.179      ;
; -2.245 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.179      ;
; -2.245 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.179      ;
; -2.245 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.179      ;
; -2.245 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.179      ;
; -2.245 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.179      ;
; -2.245 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.179      ;
; -2.245 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.179      ;
; -2.244 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.083     ; 3.159      ;
; -2.242 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.180      ;
; -2.242 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.180      ;
; -2.242 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.180      ;
; -2.242 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.180      ;
; -2.242 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.180      ;
; -2.242 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.180      ;
; -2.242 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.180      ;
; -2.242 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.180      ;
; -2.236 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.083     ; 3.151      ;
; -2.227 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|xCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.075     ; 3.150      ;
; -2.212 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.083     ; 3.127      ;
; -2.209 ; VGA_gen:gen1|displayArea ; VGA_B[2]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.145      ;
; -2.208 ; VGA_gen:gen1|displayArea ; VGA_G[7]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.144      ;
; -2.208 ; VGA_gen:gen1|displayArea ; VGA_B[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.062     ; 3.144      ;
; -2.200 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[1] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.079     ; 3.119      ;
; -2.178 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.066     ; 3.110      ;
; -2.178 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.066     ; 3.110      ;
; -2.167 ; VGA_gen:gen1|displayArea ; VGA_G[4]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.050     ; 3.115      ;
; -2.167 ; VGA_gen:gen1|displayArea ; VGA_G[5]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.050     ; 3.115      ;
; -2.163 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.101      ;
; -2.163 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.101      ;
; -2.163 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.101      ;
; -2.163 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.101      ;
; -2.163 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.101      ;
; -2.163 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.101      ;
; -2.163 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.101      ;
; -2.163 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.060     ; 3.101      ;
; -2.154 ; VGA_gen:gen1|displayArea ; VGA_G[2]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.042     ; 3.110      ;
; -2.152 ; VGA_gen:gen1|displayArea ; VGA_R[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.042     ; 3.108      ;
; -2.152 ; VGA_gen:gen1|displayArea ; VGA_G[0]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.042     ; 3.108      ;
; -2.140 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[1] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.075     ; 3.063      ;
; -2.140 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.075     ; 3.063      ;
; -2.112 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.046      ;
; -2.112 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.046      ;
; -2.112 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.046      ;
; -2.112 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.046      ;
; -2.112 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.046      ;
; -2.112 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.046      ;
; -2.112 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.046      ;
; -2.112 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.046      ;
; -2.107 ; letterM                  ; VGA_B[2]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.482     ; 2.623      ;
; -2.106 ; letterM                  ; VGA_G[7]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.482     ; 2.622      ;
; -2.106 ; letterM                  ; VGA_B[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.482     ; 2.622      ;
; -2.087 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.021      ;
; -2.087 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.021      ;
; -2.087 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.021      ;
; -2.087 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.021      ;
; -2.087 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.021      ;
; -2.087 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.064     ; 3.021      ;
+--------+--------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'master_clk'                                                                                       ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.128 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|VGA_clk ; master_clk   ; master_clk  ; 1.000        ; -0.081     ; 0.789      ;
; 0.152 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|q       ; master_clk   ; master_clk  ; 1.000        ; -0.081     ; 0.765      ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'master_clk'                                                                                        ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|q       ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.674      ;
; 0.429 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|VGA_clk ; master_clk   ; master_clk  ; 0.000        ; 0.081      ; 0.696      ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_reduce:reduce1|VGA_clk'                                                                                                       ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.674 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.939      ;
; 0.674 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.939      ;
; 0.681 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.947      ;
; 0.684 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.950      ;
; 0.690 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.955      ;
; 0.708 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[0]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.973      ;
; 0.710 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 0.975      ;
; 0.714 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[0]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 0.980      ;
; 0.788 ; VGA_gen:gen1|yCount[9]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.054      ;
; 0.829 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.095      ;
; 0.841 ; letterM                  ; VGA_B[1]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; -0.332     ; 0.695      ;
; 0.849 ; VGA_gen:gen1|yCount[8]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.115      ;
; 0.922 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.189      ;
; 0.947 ; VGA_gen:gen1|displayArea ; VGA_B[1]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.204      ;
; 0.957 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.224      ;
; 0.987 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.254      ;
; 0.998 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.264      ;
; 1.001 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.266      ;
; 1.001 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.267      ;
; 1.007 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.272      ;
; 1.008 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.273      ;
; 1.011 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.277      ;
; 1.013 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.279      ;
; 1.016 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.282      ;
; 1.021 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.286      ;
; 1.040 ; VGA_gen:gen1|yCount[9]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.306      ;
; 1.042 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[3]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.308      ;
; 1.106 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.372      ;
; 1.110 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.377      ;
; 1.116 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.383      ;
; 1.128 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.393      ;
; 1.134 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.400      ;
; 1.137 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.403      ;
; 1.139 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.405      ;
; 1.142 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.408      ;
; 1.148 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.413      ;
; 1.153 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.419      ;
; 1.156 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.422      ;
; 1.161 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.427      ;
; 1.163 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.428      ;
; 1.168 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.433      ;
; 1.177 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.444      ;
; 1.219 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.486      ;
; 1.236 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.503      ;
; 1.243 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.510      ;
; 1.260 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.526      ;
; 1.265 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.531      ;
; 1.268 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.533      ;
; 1.273 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.538      ;
; 1.274 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.540      ;
; 1.279 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.545      ;
; 1.289 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.554      ;
; 1.299 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.565      ;
; 1.339 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.604      ;
; 1.380 ; letterM                  ; VGA_B[7]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; -0.332     ; 1.234      ;
; 1.382 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.648      ;
; 1.392 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.658      ;
; 1.394 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.659      ;
; 1.397 ; VGA_gen:gen1|yCount[9]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.066      ; 1.649      ;
; 1.400 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.666      ;
; 1.402 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.667      ;
; 1.405 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.671      ;
; 1.414 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.083      ; 1.683      ;
; 1.419 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.083      ; 1.688      ;
; 1.424 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.690      ;
; 1.450 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.093      ; 1.729      ;
; 1.450 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.715      ;
; 1.453 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.719      ;
; 1.453 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[3]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.719      ;
; 1.453 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.720      ;
; 1.465 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.730      ;
; 1.465 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.730      ;
; 1.471 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.738      ;
; 1.474 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.740      ;
; 1.480 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.745      ;
; 1.486 ; VGA_gen:gen1|displayArea ; VGA_B[7]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.743      ;
; 1.487 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[3]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.753      ;
; 1.514 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[1]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.066      ; 1.766      ;
; 1.515 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.066      ; 1.767      ;
; 1.517 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.783      ;
; 1.517 ; VGA_gen:gen1|yCount[8]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.783      ;
; 1.520 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.093      ; 1.799      ;
; 1.540 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.083      ; 1.809      ;
; 1.550 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.816      ;
; 1.571 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.836      ;
; 1.578 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.085      ; 1.849      ;
; 1.579 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.846      ;
; 1.583 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.850      ;
; 1.592 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.857      ;
; 1.603 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.066      ; 1.855      ;
; 1.604 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.870      ;
; 1.607 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.872      ;
; 1.607 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.085      ; 1.878      ;
; 1.618 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.093      ; 1.897      ;
; 1.623 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.080      ; 1.889      ;
; 1.634 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.093      ; 1.913      ;
; 1.642 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.083      ; 1.911      ;
; 1.646 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.093      ; 1.925      ;
; 1.650 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.081      ; 1.917      ;
; 1.666 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[1]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.079      ; 1.931      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'master_clk'                                                                ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; master_clk ; Rise       ; master_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; 0.183  ; 0.371        ; 0.188          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~input|o               ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|inclk[0] ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|outclk   ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; reduce1|VGA_clk|clk              ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; reduce1|q|clk                    ;
; 0.407  ; 0.627        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; 0.407  ; 0.627        ; 0.220          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~input|i               ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; reduce1|VGA_clk|clk              ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; reduce1|q|clk                    ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~inputclkctrl|inclk[0] ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~inputclkctrl|outclk   ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~input|o               ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'                                                        ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[0]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[2]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[3]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[4]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[5]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[6]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[7]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[0]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[1]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[2]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[3]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[4]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[5]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[6]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[7]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[0]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[1]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[2]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[3]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[4]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[5]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[6]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[7]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|displayArea ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_hSync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_vSync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; letterM                  ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[2]~reg0            ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[6]~reg0            ;
; 0.291  ; 0.479        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[7]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[0]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[1]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[2]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[3]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[4]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[5]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[6]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[4]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[6]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[7]~reg0            ;
; 0.292  ; 0.480        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_vSync     ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[0]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[3]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[4]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[5]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[7]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[0]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[1]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[2]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[3]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[5]~reg0            ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|displayArea ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_hSync     ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[0]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[1]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[2]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[3]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[4]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[5]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[6]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[7]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[8]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[9]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[0]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[1]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[2]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[3]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[4]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[5]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[6]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[7]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[8]   ;
; 0.293  ; 0.481        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[9]   ;
; 0.294  ; 0.514        ; 0.220          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; letterM                  ;
; 0.295  ; 0.483        ; 0.188          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; letterM                  ;
; 0.296  ; 0.516        ; 0.220          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[0]~reg0            ;
; 0.296  ; 0.516        ; 0.220          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; 0.296  ; 0.516        ; 0.220          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[3]~reg0            ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 3.671 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 7.905 ; 7.770 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 7.228 ; 7.159 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 7.349 ; 7.208 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 6.471 ; 6.370 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 7.149 ; 7.079 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 7.490 ; 7.394 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 7.905 ; 7.770 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 6.443 ; 6.343 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 7.473 ; 7.401 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 6.501 ; 6.400 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 6.455 ; 6.355 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 6.435 ; 6.326 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 6.479 ; 6.376 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 6.414 ; 6.314 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 6.501 ; 6.400 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 6.485 ; 6.384 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 6.450 ; 6.349 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 6.471 ; 6.372 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 7.119 ; 7.049 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 6.692 ; 6.580 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 6.707 ; 6.585 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 6.960 ; 6.810 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 6.735 ; 6.619 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 6.453 ; 6.346 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 7.119 ; 7.049 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 6.484 ; 6.374 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 6.455 ; 6.354 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 6.695 ; 6.789 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 7.462 ; 7.538 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 7.009 ; 6.894 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 3.683 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 3.549 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 6.198 ; 6.098 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 6.954 ; 6.884 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 7.070 ; 6.931 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 6.226 ; 6.125 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 6.879 ; 6.807 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 7.206 ; 7.109 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 7.603 ; 7.470 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 6.198 ; 6.098 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 7.188 ; 7.115 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 6.170 ; 6.069 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 6.210 ; 6.109 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 6.191 ; 6.082 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 6.233 ; 6.131 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 6.170 ; 6.069 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 6.256 ; 6.155 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 6.241 ; 6.140 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 6.205 ; 6.103 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 6.226 ; 6.127 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 6.207 ; 6.100 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 6.438 ; 6.326 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 6.453 ; 6.331 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 6.696 ; 6.548 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 6.479 ; 6.364 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 6.207 ; 6.100 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 6.848 ; 6.776 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 6.238 ; 6.128 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 6.209 ; 6.108 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 6.435 ; 6.531 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 7.175 ; 7.251 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 6.742 ; 6.627 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 3.560 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                          ;
+-------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+-------------+-----------------+----------------------------+---------------------------------------------------------------+
; 236.29 MHz  ; 236.29 MHz      ; clk_reduce:reduce1|VGA_clk ;                                                               ;
; 1275.51 MHz ; 250.0 MHz       ; master_clk                 ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_reduce:reduce1|VGA_clk ; -3.232 ; -82.100       ;
; master_clk                 ; 0.216  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; master_clk                 ; 0.364 ; 0.000         ;
; clk_reduce:reduce1|VGA_clk ; 0.616 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; master_clk                 ; -3.000 ; -5.570        ;
; clk_reduce:reduce1|VGA_clk ; -1.285 ; -61.680       ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_reduce:reduce1|VGA_clk'                                                                                                      ;
+--------+--------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.232 ; VGA_gen:gen1|yCount[7]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.286      ; 4.517      ;
; -3.221 ; VGA_gen:gen1|yCount[8]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.286      ; 4.506      ;
; -3.196 ; VGA_gen:gen1|yCount[5]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.286      ; 4.481      ;
; -3.048 ; VGA_gen:gen1|yCount[1]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.300      ; 4.347      ;
; -3.035 ; VGA_gen:gen1|xCount[2]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.302      ; 4.336      ;
; -3.024 ; VGA_gen:gen1|yCount[0]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.286      ; 4.309      ;
; -2.946 ; VGA_gen:gen1|yCount[4]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.286      ; 4.231      ;
; -2.938 ; VGA_gen:gen1|xCount[3]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.306      ; 4.243      ;
; -2.928 ; VGA_gen:gen1|yCount[6]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.286      ; 4.213      ;
; -2.912 ; VGA_gen:gen1|yCount[2]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.300      ; 4.211      ;
; -2.910 ; VGA_gen:gen1|xCount[5]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.302      ; 4.211      ;
; -2.866 ; VGA_gen:gen1|yCount[3]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.286      ; 4.151      ;
; -2.799 ; VGA_gen:gen1|yCount[9]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.286      ; 4.084      ;
; -2.757 ; VGA_gen:gen1|xCount[0]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.302      ; 4.058      ;
; -2.667 ; VGA_gen:gen1|xCount[4]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.306      ; 3.972      ;
; -2.622 ; VGA_gen:gen1|xCount[8]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.302      ; 3.923      ;
; -2.594 ; VGA_gen:gen1|xCount[1]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.304      ; 3.897      ;
; -2.549 ; VGA_gen:gen1|xCount[6]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.302      ; 3.850      ;
; -2.493 ; VGA_gen:gen1|xCount[9]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.302      ; 3.794      ;
; -2.417 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.072     ; 3.344      ;
; -2.411 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.072     ; 3.338      ;
; -2.400 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.070     ; 3.329      ;
; -2.332 ; VGA_gen:gen1|xCount[7]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.302      ; 3.633      ;
; -2.272 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.070     ; 3.201      ;
; -2.258 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.074     ; 3.183      ;
; -2.252 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.074     ; 3.177      ;
; -2.201 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.070     ; 3.130      ;
; -2.195 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.070     ; 3.124      ;
; -2.145 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.053     ; 3.091      ;
; -2.145 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.053     ; 3.091      ;
; -2.145 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.053     ; 3.091      ;
; -2.145 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.053     ; 3.091      ;
; -2.145 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.053     ; 3.091      ;
; -2.145 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.053     ; 3.091      ;
; -2.145 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.053     ; 3.091      ;
; -2.145 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.053     ; 3.091      ;
; -2.123 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.074     ; 3.048      ;
; -2.117 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.074     ; 3.042      ;
; -2.117 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.074     ; 3.042      ;
; -2.111 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.074     ; 3.036      ;
; -2.087 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.074     ; 3.012      ;
; -2.081 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.070     ; 3.010      ;
; -2.006 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.954      ;
; -2.006 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.954      ;
; -2.006 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.954      ;
; -2.006 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.954      ;
; -2.006 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.954      ;
; -2.006 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.954      ;
; -2.006 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.954      ;
; -2.006 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.954      ;
; -1.986 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.930      ;
; -1.986 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.930      ;
; -1.986 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.930      ;
; -1.986 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.930      ;
; -1.986 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.930      ;
; -1.986 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.930      ;
; -1.986 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.930      ;
; -1.986 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.930      ;
; -1.983 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.074     ; 2.908      ;
; -1.977 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.074     ; 2.902      ;
; -1.936 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.074     ; 2.861      ;
; -1.929 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.877      ;
; -1.929 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.877      ;
; -1.929 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.877      ;
; -1.929 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.877      ;
; -1.929 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.877      ;
; -1.929 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.877      ;
; -1.929 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.877      ;
; -1.929 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.051     ; 2.877      ;
; -1.913 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[1] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.070     ; 2.842      ;
; -1.900 ; VGA_gen:gen1|displayArea ; VGA_G[7]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.844      ;
; -1.900 ; VGA_gen:gen1|displayArea ; VGA_B[2]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.844      ;
; -1.899 ; VGA_gen:gen1|displayArea ; VGA_B[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.843      ;
; -1.888 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.057     ; 2.830      ;
; -1.887 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.057     ; 2.829      ;
; -1.881 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[1] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.066     ; 2.814      ;
; -1.881 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.066     ; 2.814      ;
; -1.878 ; VGA_gen:gen1|displayArea ; VGA_G[4]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.043     ; 2.834      ;
; -1.878 ; VGA_gen:gen1|displayArea ; VGA_G[5]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.043     ; 2.834      ;
; -1.870 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|xCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.066     ; 2.803      ;
; -1.860 ; VGA_gen:gen1|displayArea ; VGA_G[2]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.034     ; 2.825      ;
; -1.858 ; VGA_gen:gen1|displayArea ; VGA_R[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.034     ; 2.823      ;
; -1.858 ; VGA_gen:gen1|displayArea ; VGA_G[0]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.034     ; 2.823      ;
; -1.851 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.795      ;
; -1.851 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.795      ;
; -1.851 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.795      ;
; -1.851 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.795      ;
; -1.851 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.795      ;
; -1.851 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.795      ;
; -1.851 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.795      ;
; -1.851 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.795      ;
; -1.845 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.789      ;
; -1.845 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.789      ;
; -1.845 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.789      ;
; -1.845 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.789      ;
; -1.845 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.789      ;
; -1.845 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.789      ;
; -1.845 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.789      ;
; -1.845 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.055     ; 2.789      ;
; -1.797 ; letterM                  ; VGA_G[7]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.441     ; 2.355      ;
+--------+--------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'master_clk'                                                                                        ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.216 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|VGA_clk ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 0.710      ;
; 0.243 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|q       ; master_clk   ; master_clk  ; 1.000        ; -0.073     ; 0.683      ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'master_clk'                                                                                         ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.364 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|q       ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.608      ;
; 0.395 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|VGA_clk ; master_clk   ; master_clk  ; 0.000        ; 0.073      ; 0.639      ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_reduce:reduce1|VGA_clk'                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.616 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 0.857      ;
; 0.617 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 0.858      ;
; 0.623 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 0.865      ;
; 0.625 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 0.867      ;
; 0.630 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 0.871      ;
; 0.647 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 0.888      ;
; 0.648 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[0]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 0.889      ;
; 0.654 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[0]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 0.896      ;
; 0.721 ; VGA_gen:gen1|yCount[9]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.073      ; 0.965      ;
; 0.769 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.011      ;
; 0.776 ; letterM                  ; VGA_B[1]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; -0.308     ; 0.639      ;
; 0.784 ; VGA_gen:gen1|yCount[8]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.026      ;
; 0.843 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.086      ;
; 0.875 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.118      ;
; 0.880 ; VGA_gen:gen1|displayArea ; VGA_B[1]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.062      ; 1.113      ;
; 0.895 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.138      ;
; 0.905 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.146      ;
; 0.910 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.152      ;
; 0.913 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.155      ;
; 0.917 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.158      ;
; 0.922 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.164      ;
; 0.923 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.073      ; 1.167      ;
; 0.924 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.166      ;
; 0.926 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.167      ;
; 0.928 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.169      ;
; 0.955 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[3]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.197      ;
; 0.955 ; VGA_gen:gen1|yCount[9]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.197      ;
; 1.005 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.248      ;
; 1.016 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.257      ;
; 1.016 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.258      ;
; 1.021 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.263      ;
; 1.023 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.265      ;
; 1.023 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.266      ;
; 1.032 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.274      ;
; 1.034 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.276      ;
; 1.044 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.286      ;
; 1.045 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.286      ;
; 1.052 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.293      ;
; 1.056 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.297      ;
; 1.057 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.299      ;
; 1.068 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.310      ;
; 1.090 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.333      ;
; 1.123 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.366      ;
; 1.131 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.373      ;
; 1.135 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.378      ;
; 1.137 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.378      ;
; 1.142 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.384      ;
; 1.143 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.386      ;
; 1.143 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.385      ;
; 1.148 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.389      ;
; 1.154 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.396      ;
; 1.155 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.396      ;
; 1.198 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.073      ; 1.442      ;
; 1.207 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.448      ;
; 1.247 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.488      ;
; 1.253 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.495      ;
; 1.256 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.073      ; 1.500      ;
; 1.263 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.074      ; 1.508      ;
; 1.264 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.506      ;
; 1.269 ; letterM                  ; VGA_B[7]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; -0.308     ; 1.132      ;
; 1.284 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.073      ; 1.528      ;
; 1.288 ; VGA_gen:gen1|yCount[9]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.057      ; 1.516      ;
; 1.295 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.538      ;
; 1.299 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.540      ;
; 1.305 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.546      ;
; 1.306 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.074      ; 1.551      ;
; 1.314 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[3]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.556      ;
; 1.314 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.556      ;
; 1.315 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.557      ;
; 1.318 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.559      ;
; 1.337 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.086      ; 1.594      ;
; 1.338 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[3]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.580      ;
; 1.339 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.580      ;
; 1.343 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.586      ;
; 1.350 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.592      ;
; 1.352 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.593      ;
; 1.355 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.073      ; 1.599      ;
; 1.373 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.074      ; 1.618      ;
; 1.378 ; VGA_gen:gen1|yCount[8]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.620      ;
; 1.379 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[1]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.057      ; 1.607      ;
; 1.379 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.057      ; 1.607      ;
; 1.386 ; VGA_gen:gen1|displayArea ; VGA_B[7]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.062      ; 1.619      ;
; 1.402 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.084      ; 1.657      ;
; 1.405 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.648      ;
; 1.425 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.667      ;
; 1.426 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.667      ;
; 1.429 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.670      ;
; 1.439 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.681      ;
; 1.440 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.057      ; 1.668      ;
; 1.446 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.076      ; 1.693      ;
; 1.456 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.699      ;
; 1.459 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.084      ; 1.714      ;
; 1.463 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.704      ;
; 1.467 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.076      ; 1.714      ;
; 1.473 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.071      ; 1.715      ;
; 1.477 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.084      ; 1.732      ;
; 1.479 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.074      ; 1.724      ;
; 1.512 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.084      ; 1.767      ;
; 1.514 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[1]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.070      ; 1.755      ;
; 1.517 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.072      ; 1.760      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'master_clk'                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; master_clk ; Rise       ; master_clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~input|o               ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|inclk[0] ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|outclk   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; reduce1|VGA_clk|clk              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; reduce1|q|clk                    ;
; 0.403  ; 0.621        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; 0.403  ; 0.621        ; 0.218          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~input|i               ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; reduce1|VGA_clk|clk              ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; reduce1|q|clk                    ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~inputclkctrl|inclk[0] ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~inputclkctrl|outclk   ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~input|o               ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'                                                         ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[0]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[2]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[3]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[4]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[5]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[6]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[7]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[0]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[1]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[2]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[3]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[4]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[5]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[6]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[7]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[0]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[1]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[2]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[3]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[4]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[5]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[6]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[7]~reg0            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|displayArea ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_hSync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_vSync     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; letterM                  ;
; 0.266  ; 0.484        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; letterM                  ;
; 0.282  ; 0.500        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_vSync     ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[7]~reg0            ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|displayArea ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_hSync     ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[0]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[1]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[2]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[3]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[4]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[5]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[6]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[7]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[8]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[9]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[0]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[1]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[2]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[3]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[4]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[5]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[6]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[7]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[8]   ;
; 0.283  ; 0.501        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[9]   ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[0]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[2]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[3]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[4]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[5]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[6]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[0]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[2]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[4]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[5]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[6]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[7]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[0]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[1]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[2]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[3]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[4]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[5]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[6]~reg0            ;
; 0.284  ; 0.502        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[7]~reg0            ;
; 0.285  ; 0.503        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[1]~reg0            ;
; 0.285  ; 0.503        ; 0.218          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[3]~reg0            ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[1]~reg0            ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[3]~reg0            ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[6]~reg0            ;
; 0.310  ; 0.496        ; 0.186          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[4]~reg0            ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 3.299 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 7.160 ; 6.952 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 6.527 ; 6.409 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 6.643 ; 6.454 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 5.827 ; 5.699 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 6.457 ; 6.335 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 6.769 ; 6.618 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 7.160 ; 6.952 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 5.797 ; 5.673 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 6.754 ; 6.627 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 5.855 ; 5.729 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 5.810 ; 5.686 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 5.791 ; 5.659 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 5.831 ; 5.708 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 5.768 ; 5.644 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 5.855 ; 5.729 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 5.840 ; 5.716 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 5.805 ; 5.678 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 5.825 ; 5.702 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 6.423 ; 6.304 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 6.027 ; 5.885 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 6.039 ; 5.891 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 6.279 ; 6.094 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 6.065 ; 5.922 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 5.809 ; 5.676 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 6.423 ; 6.304 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 5.842 ; 5.706 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 5.809 ; 5.683 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 5.989 ; 6.121 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 6.687 ; 6.823 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 6.332 ; 6.166 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 3.269 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 3.175 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 5.559 ; 5.436 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 6.261 ; 6.144 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 6.374 ; 6.189 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 5.588 ; 5.462 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 6.195 ; 6.074 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 6.495 ; 6.345 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 6.869 ; 6.665 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 5.559 ; 5.436 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 6.479 ; 6.354 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 5.531 ; 5.408 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 5.572 ; 5.449 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 5.554 ; 5.423 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 5.593 ; 5.471 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 5.531 ; 5.408 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 5.616 ; 5.491 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 5.603 ; 5.479 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 5.566 ; 5.441 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 5.587 ; 5.465 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 5.570 ; 5.439 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 5.780 ; 5.640 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 5.792 ; 5.645 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 6.023 ; 5.841 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 5.816 ; 5.675 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 5.570 ; 5.439 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 6.160 ; 6.042 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 5.602 ; 5.469 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 5.570 ; 5.445 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 5.740 ; 5.870 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 6.412 ; 6.546 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 6.074 ; 5.910 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 3.145 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_reduce:reduce1|VGA_clk ; -1.339 ; -24.481       ;
; master_clk                 ; 0.571  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; master_clk                 ; 0.187 ; 0.000         ;
; clk_reduce:reduce1|VGA_clk ; 0.310 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; master_clk                 ; -3.000 ; -5.700        ;
; clk_reduce:reduce1|VGA_clk ; -1.000 ; -48.000       ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_reduce:reduce1|VGA_clk'                                                                                                      ;
+--------+--------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.339 ; VGA_gen:gen1|yCount[7]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.131      ; 2.457      ;
; -1.269 ; VGA_gen:gen1|yCount[8]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.131      ; 2.387      ;
; -1.261 ; VGA_gen:gen1|yCount[5]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.131      ; 2.379      ;
; -1.249 ; VGA_gen:gen1|yCount[0]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.131      ; 2.367      ;
; -1.228 ; VGA_gen:gen1|yCount[1]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.145      ; 2.360      ;
; -1.217 ; VGA_gen:gen1|yCount[4]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.131      ; 2.335      ;
; -1.181 ; VGA_gen:gen1|yCount[6]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.131      ; 2.299      ;
; -1.158 ; VGA_gen:gen1|xCount[5]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.147      ; 2.292      ;
; -1.155 ; VGA_gen:gen1|yCount[3]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.131      ; 2.273      ;
; -1.131 ; VGA_gen:gen1|xCount[2]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.147      ; 2.265      ;
; -1.104 ; VGA_gen:gen1|yCount[2]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.145      ; 2.236      ;
; -1.100 ; VGA_gen:gen1|xCount[3]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.151      ; 2.238      ;
; -1.064 ; VGA_gen:gen1|yCount[9]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.131      ; 2.182      ;
; -1.046 ; VGA_gen:gen1|xCount[0]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.147      ; 2.180      ;
; -1.027 ; VGA_gen:gen1|xCount[4]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.151      ; 2.165      ;
; -0.951 ; VGA_gen:gen1|xCount[6]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.147      ; 2.085      ;
; -0.914 ; VGA_gen:gen1|xCount[1]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.149      ; 2.050      ;
; -0.901 ; VGA_gen:gen1|xCount[8]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.147      ; 2.035      ;
; -0.841 ; VGA_gen:gen1|xCount[9]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.147      ; 1.975      ;
; -0.830 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.040     ; 1.777      ;
; -0.825 ; VGA_gen:gen1|xCount[7]   ; letterM                ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; 0.147      ; 1.959      ;
; -0.769 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.042     ; 1.714      ;
; -0.759 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.042     ; 1.704      ;
; -0.718 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.040     ; 1.665      ;
; -0.717 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.040     ; 1.664      ;
; -0.697 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.040     ; 1.644      ;
; -0.687 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.040     ; 1.634      ;
; -0.673 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.044     ; 1.616      ;
; -0.670 ; VGA_gen:gen1|displayArea ; VGA_B[2]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.026     ; 1.631      ;
; -0.669 ; VGA_gen:gen1|displayArea ; VGA_G[7]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.026     ; 1.630      ;
; -0.669 ; VGA_gen:gen1|displayArea ; VGA_B[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.026     ; 1.630      ;
; -0.663 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.044     ; 1.606      ;
; -0.645 ; VGA_gen:gen1|displayArea ; VGA_G[4]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.014     ; 1.618      ;
; -0.645 ; VGA_gen:gen1|displayArea ; VGA_G[5]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.014     ; 1.618      ;
; -0.638 ; VGA_gen:gen1|displayArea ; VGA_G[2]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.003     ; 1.622      ;
; -0.637 ; VGA_gen:gen1|displayArea ; VGA_R[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.003     ; 1.621      ;
; -0.637 ; VGA_gen:gen1|displayArea ; VGA_G[0]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.003     ; 1.621      ;
; -0.633 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.044     ; 1.576      ;
; -0.629 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.023     ; 1.593      ;
; -0.629 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.023     ; 1.593      ;
; -0.629 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.023     ; 1.593      ;
; -0.629 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.023     ; 1.593      ;
; -0.629 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.023     ; 1.593      ;
; -0.629 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.023     ; 1.593      ;
; -0.629 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.023     ; 1.593      ;
; -0.629 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.023     ; 1.593      ;
; -0.623 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.044     ; 1.566      ;
; -0.614 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.580      ;
; -0.614 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.580      ;
; -0.614 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.580      ;
; -0.614 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.580      ;
; -0.614 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.580      ;
; -0.614 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.580      ;
; -0.614 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.580      ;
; -0.614 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.580      ;
; -0.602 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|xCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.036     ; 1.553      ;
; -0.600 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.044     ; 1.543      ;
; -0.594 ; letterM                  ; VGA_B[2]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.219     ; 1.362      ;
; -0.593 ; letterM                  ; VGA_G[7]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.219     ; 1.361      ;
; -0.593 ; letterM                  ; VGA_B[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.219     ; 1.361      ;
; -0.585 ; VGA_gen:gen1|displayArea ; VGA_G[1]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.029     ; 1.543      ;
; -0.585 ; VGA_gen:gen1|displayArea ; VGA_G[3]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.029     ; 1.543      ;
; -0.584 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.044     ; 1.527      ;
; -0.583 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.549      ;
; -0.583 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.549      ;
; -0.583 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.549      ;
; -0.583 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.549      ;
; -0.583 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.549      ;
; -0.583 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.549      ;
; -0.583 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.549      ;
; -0.583 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.021     ; 1.549      ;
; -0.578 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[1] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.040     ; 1.525      ;
; -0.574 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.044     ; 1.517      ;
; -0.573 ; VGA_gen:gen1|displayArea ; VGA_G[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.019     ; 1.541      ;
; -0.572 ; VGA_gen:gen1|displayArea ; VGA_R[4]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.019     ; 1.540      ;
; -0.572 ; VGA_gen:gen1|displayArea ; VGA_R[7]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.019     ; 1.540      ;
; -0.569 ; letterM                  ; VGA_G[4]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.207     ; 1.349      ;
; -0.569 ; letterM                  ; VGA_G[5]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.207     ; 1.349      ;
; -0.562 ; letterM                  ; VGA_G[2]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.196     ; 1.353      ;
; -0.561 ; letterM                  ; VGA_R[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.196     ; 1.352      ;
; -0.561 ; letterM                  ; VGA_G[0]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.196     ; 1.352      ;
; -0.551 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.027     ; 1.511      ;
; -0.547 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.027     ; 1.507      ;
; -0.539 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.044     ; 1.482      ;
; -0.531 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.025     ; 1.493      ;
; -0.531 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.025     ; 1.493      ;
; -0.531 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[7] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.025     ; 1.493      ;
; -0.531 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[8] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.025     ; 1.493      ;
; -0.531 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[6] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.025     ; 1.493      ;
; -0.531 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[5] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.025     ; 1.493      ;
; -0.531 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.025     ; 1.493      ;
; -0.531 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|yCount[0] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.025     ; 1.493      ;
; -0.528 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|xCount[9] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.036     ; 1.479      ;
; -0.524 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[1] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.040     ; 1.471      ;
; -0.524 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[2] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.040     ; 1.471      ;
; -0.517 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[4] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.044     ; 1.460      ;
; -0.509 ; letterM                  ; VGA_G[1]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.222     ; 1.274      ;
; -0.509 ; letterM                  ; VGA_G[3]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.222     ; 1.274      ;
; -0.507 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[3] ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.044     ; 1.450      ;
; -0.497 ; letterM                  ; VGA_G[6]~reg0          ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 1.000        ; -0.212     ; 1.272      ;
+--------+--------------------------+------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'master_clk'                                                                                        ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.571 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|VGA_clk ; master_clk   ; master_clk  ; 1.000        ; -0.043     ; 0.373      ;
; 0.585 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|q       ; master_clk   ; master_clk  ; 1.000        ; -0.043     ; 0.359      ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'master_clk'                                                                                         ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|q       ; master_clk   ; master_clk  ; 0.000        ; 0.043      ; 0.314      ;
; 0.187 ; clk_reduce:reduce1|q ; clk_reduce:reduce1|VGA_clk ; master_clk   ; master_clk  ; 0.000        ; 0.043      ; 0.314      ;
+-------+----------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_reduce:reduce1|VGA_clk'                                                                                                        ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.310 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.434      ;
; 0.312 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.436      ;
; 0.313 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.438      ;
; 0.313 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.438      ;
; 0.318 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.442      ;
; 0.328 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[0]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.452      ;
; 0.329 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.453      ;
; 0.331 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[0]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.456      ;
; 0.358 ; VGA_gen:gen1|yCount[9]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.484      ;
; 0.373 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.498      ;
; 0.383 ; letterM                  ; VGA_B[1]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; -0.153     ; 0.314      ;
; 0.384 ; VGA_gen:gen1|yCount[8]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.509      ;
; 0.414 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.540      ;
; 0.428 ; VGA_gen:gen1|displayArea ; VGA_B[1]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.032      ; 0.544      ;
; 0.431 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.557      ;
; 0.445 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.571      ;
; 0.452 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.578      ;
; 0.455 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.579      ;
; 0.462 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.587      ;
; 0.467 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.591      ;
; 0.470 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.594      ;
; 0.471 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.596      ;
; 0.472 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.597      ;
; 0.474 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.599      ;
; 0.475 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[3]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.600      ;
; 0.475 ; VGA_gen:gen1|yCount[9]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.600      ;
; 0.480 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.604      ;
; 0.492 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.617      ;
; 0.499 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.625      ;
; 0.513 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.639      ;
; 0.525 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.649      ;
; 0.526 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.652      ;
; 0.530 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.654      ;
; 0.531 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.656      ;
; 0.534 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.659      ;
; 0.535 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.660      ;
; 0.537 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.662      ;
; 0.538 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.663      ;
; 0.540 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.665      ;
; 0.549 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.674      ;
; 0.553 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.677      ;
; 0.556 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.680      ;
; 0.556 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.682      ;
; 0.565 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.691      ;
; 0.568 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.694      ;
; 0.585 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.711      ;
; 0.601 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.726      ;
; 0.604 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.729      ;
; 0.609 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.733      ;
; 0.612 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.737      ;
; 0.612 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.736      ;
; 0.615 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.740      ;
; 0.619 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.743      ;
; 0.620 ; letterM                  ; VGA_B[7]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; -0.153     ; 0.551      ;
; 0.620 ; VGA_gen:gen1|xCount[8]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.744      ;
; 0.628 ; VGA_gen:gen1|yCount[3]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.754      ;
; 0.631 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.757      ;
; 0.633 ; VGA_gen:gen1|xCount[9]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.757      ;
; 0.641 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.766      ;
; 0.650 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.044      ; 0.778      ;
; 0.653 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.044      ; 0.781      ;
; 0.665 ; VGA_gen:gen1|displayArea ; VGA_B[7]~reg0            ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.032      ; 0.781      ;
; 0.666 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.055      ; 0.805      ;
; 0.667 ; VGA_gen:gen1|yCount[9]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.027      ; 0.778      ;
; 0.672 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|p_vSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.798      ;
; 0.673 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.797      ;
; 0.673 ; VGA_gen:gen1|xCount[7]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.797      ;
; 0.675 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.799      ;
; 0.678 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.803      ;
; 0.679 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.804      ;
; 0.681 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.806      ;
; 0.685 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.811      ;
; 0.687 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.811      ;
; 0.687 ; VGA_gen:gen1|xCount[6]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.811      ;
; 0.688 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.814      ;
; 0.691 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[3]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.816      ;
; 0.696 ; VGA_gen:gen1|yCount[8]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.821      ;
; 0.697 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.821      ;
; 0.698 ; VGA_gen:gen1|yCount[0]   ; VGA_gen:gen1|yCount[3]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.823      ;
; 0.704 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.829      ;
; 0.704 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.054      ; 0.842      ;
; 0.707 ; VGA_gen:gen1|yCount[5]   ; VGA_gen:gen1|yCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.832      ;
; 0.712 ; VGA_gen:gen1|xCount[2]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.838      ;
; 0.716 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.044      ; 0.844      ;
; 0.717 ; VGA_gen:gen1|xCount[3]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.847      ;
; 0.728 ; VGA_gen:gen1|xCount[4]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.046      ; 0.858      ;
; 0.728 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.044      ; 0.856      ;
; 0.741 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|displayArea ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.027      ; 0.852      ;
; 0.745 ; VGA_gen:gen1|xCount[0]   ; VGA_gen:gen1|p_hSync     ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.871      ;
; 0.747 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[8]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.871      ;
; 0.747 ; VGA_gen:gen1|xCount[5]   ; VGA_gen:gen1|xCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.871      ;
; 0.748 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[1]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.040      ; 0.872      ;
; 0.751 ; VGA_gen:gen1|xCount[1]   ; VGA_gen:gen1|xCount[7]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.042      ; 0.877      ;
; 0.751 ; VGA_gen:gen1|yCount[6]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.876      ;
; 0.752 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[1]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.027      ; 0.863      ;
; 0.753 ; VGA_gen:gen1|yCount[7]   ; VGA_gen:gen1|yCount[2]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.027      ; 0.864      ;
; 0.755 ; VGA_gen:gen1|yCount[1]   ; VGA_gen:gen1|yCount[4]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.054      ; 0.893      ;
; 0.757 ; VGA_gen:gen1|yCount[4]   ; VGA_gen:gen1|yCount[9]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.041      ; 0.882      ;
; 0.767 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[5]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.054      ; 0.905      ;
; 0.770 ; VGA_gen:gen1|yCount[2]   ; VGA_gen:gen1|yCount[6]   ; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 0.000        ; 0.054      ; 0.908      ;
+-------+--------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'master_clk'                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; master_clk ; Rise       ; master_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; -0.232 ; -0.048       ; 0.184          ; Low Pulse Width  ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; reduce1|VGA_clk|clk              ;
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; reduce1|q|clk                    ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~input|o               ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|inclk[0] ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; master_clk ; Rise       ; master_clk~input|i               ;
; 0.831  ; 1.047        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|VGA_clk       ;
; 0.831  ; 1.047        ; 0.216          ; High Pulse Width ; master_clk ; Rise       ; clk_reduce:reduce1|q             ;
; 1.038  ; 1.038        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~inputclkctrl|inclk[0] ;
; 1.038  ; 1.038        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~inputclkctrl|outclk   ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; master_clk~input|o               ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; reduce1|VGA_clk|clk              ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; master_clk ; Rise       ; reduce1|q|clk                    ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_reduce:reduce1|VGA_clk'                                                         ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[7]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|displayArea ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_hSync     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_vSync     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_reduce:reduce1|VGA_clk ; Rise       ; letterM                  ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; letterM                  ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[2]~reg0            ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[6]~reg0            ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[1]~reg0            ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[3]~reg0            ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[4]~reg0            ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[5]~reg0            ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[6]~reg0            ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[7]~reg0            ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[4]~reg0            ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[7]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[0]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[3]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[4]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[5]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[7]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[0]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_G[2]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[0]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[1]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[2]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[3]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[5]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_R[6]~reg0            ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|displayArea ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_hSync     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|p_vSync     ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[0]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[1]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[2]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[3]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[4]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[5]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[6]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[7]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[8]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|xCount[9]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[1]   ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[2]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[0]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[3]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[4]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[5]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[6]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[7]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[8]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_gen:gen1|yCount[9]   ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[1]~reg0            ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[2]~reg0            ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[6]~reg0            ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; clk_reduce:reduce1|VGA_clk ; Rise       ; VGA_B[7]~reg0            ;
+--------+--------------+----------------+------------------+----------------------------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 1.968 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 4.204 ; 4.276 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 3.899 ; 3.947 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 3.951 ; 3.980 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 3.512 ; 3.496 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 3.860 ; 3.904 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 4.015 ; 4.071 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 4.204 ; 4.276 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 3.489 ; 3.473 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 4.017 ; 4.083 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 3.539 ; 3.524 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 3.510 ; 3.493 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 3.475 ; 3.459 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 3.527 ; 3.511 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 3.464 ; 3.447 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 3.539 ; 3.524 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 3.537 ; 3.520 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 3.490 ; 3.475 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 3.518 ; 3.503 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 3.823 ; 3.865 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 3.602 ; 3.600 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 3.607 ; 3.603 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 3.731 ; 3.735 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 3.620 ; 3.621 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 3.489 ; 3.473 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 3.823 ; 3.865 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 3.519 ; 3.503 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 3.493 ; 3.478 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 3.661 ; 3.655 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 4.132 ; 4.062 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 3.756 ; 3.776 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 2.062 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 1.912 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 3.365 ; 3.348 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 3.758 ; 3.802 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 3.809 ; 3.835 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 3.388 ; 3.370 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 3.721 ; 3.761 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 3.870 ; 3.921 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 4.050 ; 4.117 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 3.365 ; 3.348 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 3.871 ; 3.933 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 3.339 ; 3.321 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 3.384 ; 3.366 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 3.350 ; 3.332 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 3.400 ; 3.383 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 3.339 ; 3.321 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 3.414 ; 3.397 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 3.412 ; 3.394 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 3.365 ; 3.348 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 3.394 ; 3.377 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 3.363 ; 3.346 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 3.472 ; 3.467 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 3.477 ; 3.471 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 3.597 ; 3.598 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 3.488 ; 3.487 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 3.363 ; 3.346 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 3.684 ; 3.722 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 3.393 ; 3.375 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 3.367 ; 3.351 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 3.527 ; 3.522 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 3.980 ; 3.915 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 3.620 ; 3.637 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 2.003 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -3.648  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk_reduce:reduce1|VGA_clk ; -3.648  ; 0.310 ; N/A      ; N/A     ; -1.285              ;
;  master_clk                 ; 0.128   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS             ; -94.489 ; 0.0   ; 0.0      ; 0.0     ; -67.25              ;
;  clk_reduce:reduce1|VGA_clk ; -94.489 ; 0.000 ; N/A      ; N/A     ; -61.680             ;
;  master_clk                 ; 0.000   ; 0.000 ; N/A      ; N/A     ; -5.700              ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 3.671 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 7.905 ; 7.770 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 7.228 ; 7.159 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 7.349 ; 7.208 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 6.471 ; 6.370 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 7.149 ; 7.079 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 7.490 ; 7.394 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 7.905 ; 7.770 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 6.443 ; 6.343 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 7.473 ; 7.401 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 6.501 ; 6.400 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 6.455 ; 6.355 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 6.435 ; 6.326 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 6.479 ; 6.376 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 6.414 ; 6.314 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 6.501 ; 6.400 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 6.485 ; 6.384 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 6.450 ; 6.349 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 6.471 ; 6.372 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 7.119 ; 7.049 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 6.692 ; 6.580 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 6.707 ; 6.585 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 6.960 ; 6.810 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 6.735 ; 6.619 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 6.453 ; 6.346 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 7.119 ; 7.049 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 6.484 ; 6.374 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 6.455 ; 6.354 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 6.695 ; 6.789 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 7.462 ; 7.538 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 7.009 ; 6.894 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 3.683 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ; 1.912 ;       ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_B[*]  ; clk_reduce:reduce1|VGA_clk ; 3.365 ; 3.348 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[0] ; clk_reduce:reduce1|VGA_clk ; 3.758 ; 3.802 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[1] ; clk_reduce:reduce1|VGA_clk ; 3.809 ; 3.835 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[2] ; clk_reduce:reduce1|VGA_clk ; 3.388 ; 3.370 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[3] ; clk_reduce:reduce1|VGA_clk ; 3.721 ; 3.761 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[4] ; clk_reduce:reduce1|VGA_clk ; 3.870 ; 3.921 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[5] ; clk_reduce:reduce1|VGA_clk ; 4.050 ; 4.117 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[6] ; clk_reduce:reduce1|VGA_clk ; 3.365 ; 3.348 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_B[7] ; clk_reduce:reduce1|VGA_clk ; 3.871 ; 3.933 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_G[*]  ; clk_reduce:reduce1|VGA_clk ; 3.339 ; 3.321 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[0] ; clk_reduce:reduce1|VGA_clk ; 3.384 ; 3.366 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[1] ; clk_reduce:reduce1|VGA_clk ; 3.350 ; 3.332 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[2] ; clk_reduce:reduce1|VGA_clk ; 3.400 ; 3.383 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[3] ; clk_reduce:reduce1|VGA_clk ; 3.339 ; 3.321 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[4] ; clk_reduce:reduce1|VGA_clk ; 3.414 ; 3.397 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[5] ; clk_reduce:reduce1|VGA_clk ; 3.412 ; 3.394 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[6] ; clk_reduce:reduce1|VGA_clk ; 3.365 ; 3.348 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_G[7] ; clk_reduce:reduce1|VGA_clk ; 3.394 ; 3.377 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_R[*]  ; clk_reduce:reduce1|VGA_clk ; 3.363 ; 3.346 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[0] ; clk_reduce:reduce1|VGA_clk ; 3.472 ; 3.467 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[1] ; clk_reduce:reduce1|VGA_clk ; 3.477 ; 3.471 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[2] ; clk_reduce:reduce1|VGA_clk ; 3.597 ; 3.598 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[3] ; clk_reduce:reduce1|VGA_clk ; 3.488 ; 3.487 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[4] ; clk_reduce:reduce1|VGA_clk ; 3.363 ; 3.346 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[5] ; clk_reduce:reduce1|VGA_clk ; 3.684 ; 3.722 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[6] ; clk_reduce:reduce1|VGA_clk ; 3.393 ; 3.375 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
;  VGA_R[7] ; clk_reduce:reduce1|VGA_clk ; 3.367 ; 3.351 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_hSync ; clk_reduce:reduce1|VGA_clk ; 3.527 ; 3.522 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; VGA_vSync ; clk_reduce:reduce1|VGA_clk ; 3.980 ; 3.915 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; blank_n   ; clk_reduce:reduce1|VGA_clk ; 3.620 ; 3.637 ; Rise       ; clk_reduce:reduce1|VGA_clk ;
; DAC_clk   ; clk_reduce:reduce1|VGA_clk ;       ; 2.003 ; Fall       ; clk_reduce:reduce1|VGA_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DAC_clk       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_hSync     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_vSync     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blank_n       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KB_clk                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; master_clk              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blank_n       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.151 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.151 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blank_n       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DAC_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blank_n       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 820      ; 0        ; 0        ; 0        ;
; master_clk                 ; master_clk                 ; 2        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk_reduce:reduce1|VGA_clk ; clk_reduce:reduce1|VGA_clk ; 820      ; 0        ; 0        ; 0        ;
; master_clk                 ; master_clk                 ; 2        ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 28    ; 28   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.1 Build 150 06/03/2015 SJ Full Version
    Info: Processing started: Fri Mar 25 18:43:17 2016
Info: Command: quartus_sta VGA_controller -c VGA_controller
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_reduce:reduce1|VGA_clk clk_reduce:reduce1|VGA_clk
    Info (332105): create_clock -period 1.000 -name master_clk master_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.648
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.648             -94.489 clk_reduce:reduce1|VGA_clk 
    Info (332119):     0.128               0.000 master_clk 
Info (332146): Worst-case hold slack is 0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.407               0.000 master_clk 
    Info (332119):     0.674               0.000 clk_reduce:reduce1|VGA_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.570 master_clk 
    Info (332119):    -1.285             -61.680 clk_reduce:reduce1|VGA_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.232             -82.100 clk_reduce:reduce1|VGA_clk 
    Info (332119):     0.216               0.000 master_clk 
Info (332146): Worst-case hold slack is 0.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.364               0.000 master_clk 
    Info (332119):     0.616               0.000 clk_reduce:reduce1|VGA_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.570 master_clk 
    Info (332119):    -1.285             -61.680 clk_reduce:reduce1|VGA_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.339             -24.481 clk_reduce:reduce1|VGA_clk 
    Info (332119):     0.571               0.000 master_clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 master_clk 
    Info (332119):     0.310               0.000 clk_reduce:reduce1|VGA_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -5.700 master_clk 
    Info (332119):    -1.000             -48.000 clk_reduce:reduce1|VGA_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1111 megabytes
    Info: Processing ended: Fri Mar 25 18:43:23 2016
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:02


