Fitter report for datapath_123
Fri Jul 23 12:12:26 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jul 23 12:12:26 2021       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; datapath_123                                ;
; Top-level Entity Name              ; DATAPATH_123                                ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,061 / 49,760 ( 8 % )                      ;
;     Total combinational functions  ; 3,696 / 49,760 ( 7 % )                      ;
;     Dedicated logic registers      ; 891 / 49,760 ( 2 % )                        ;
; Total registers                    ; 891                                         ;
; Total pins                         ; 55 / 360 ( 15 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.42        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.1%      ;
;     Processor 3            ;  13.8%      ;
;     Processor 4            ;  13.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4735 ) ; 0.00 % ( 0 / 4735 )        ; 0.00 % ( 0 / 4735 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4735 ) ; 0.00 % ( 0 / 4735 )        ; 0.00 % ( 0 / 4735 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4719 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/edocit/Documenti/AUGC/CPU_RISC_32/08-test_datapath_123/output_files/datapath_123.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 4,061 / 49,760 ( 8 % ) ;
;     -- Combinational with no register       ; 3170                   ;
;     -- Register only                        ; 365                    ;
;     -- Combinational with a register        ; 526                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 3276                   ;
;     -- 3 input functions                    ; 312                    ;
;     -- <=2 input functions                  ; 108                    ;
;     -- Register only                        ; 365                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 3593                   ;
;     -- arithmetic mode                      ; 103                    ;
;                                             ;                        ;
; Total registers*                            ; 891 / 51,509 ( 2 % )   ;
;     -- Dedicated logic registers            ; 891 / 49,760 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 326 / 3,110 ( 10 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 55 / 360 ( 15 % )      ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 182 ( 0 % )        ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 2 ( 0 % )          ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 20                     ;
;     -- Global clocks                        ; 20 / 20 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2.6% / 2.4% / 2.9%     ;
; Peak interconnect usage (total/H/V)         ; 25.9% / 23.3% / 29.8%  ;
; Maximum fan-out                             ; 1057                   ;
; Highest non-global fan-out                  ; 1057                   ;
; Total fan-out                               ; 17461                  ;
; Average fan-out                             ; 3.43                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4061 / 49760 ( 8 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 3170                 ; 0                              ;
;     -- Register only                        ; 365                  ; 0                              ;
;     -- Combinational with a register        ; 526                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 3276                 ; 0                              ;
;     -- 3 input functions                    ; 312                  ; 0                              ;
;     -- <=2 input functions                  ; 108                  ; 0                              ;
;     -- Register only                        ; 365                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3593                 ; 0                              ;
;     -- arithmetic mode                      ; 103                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 891                  ; 0                              ;
;     -- Dedicated logic registers            ; 891 / 49760 ( 2 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 326 / 3110 ( 10 % )  ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 55                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 20 / 24 ( 83 % )     ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 17467                ; 8                              ;
;     -- Registered Connections               ; 1220                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 14                   ; 0                              ;
;     -- Output Ports                         ; 41                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; alu_en      ; R9    ; 3        ; 22           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; clk         ; N5    ; 2        ; 0            ; 23           ; 21           ; 10                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; global_rst  ; E11   ; 8        ; 36           ; 39           ; 14           ; 1057                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; ir_en       ; P4    ; 2        ; 0            ; 23           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; ir_wr_en    ; N4    ; 2        ; 0            ; 23           ; 14           ; 45                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mar_en      ; P3    ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; mar_wr_en   ; R11   ; 3        ; 31           ; 0            ; 0            ; 10                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; pc_en       ; N3    ; 2        ; 0            ; 18           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; pc_wr_en    ; N2    ; 2        ; 0            ; 18           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; ram_clk     ; M8    ; 2        ; 0            ; 18           ; 14           ; 881                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; ram_en      ; M2    ; 2        ; 0            ; 16           ; 0            ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; ram_wr      ; M1    ; 2        ; 0            ; 16           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reg_file_en ; M9    ; 2        ; 0            ; 18           ; 21           ; 68                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; reg_file_wr ; C7    ; 8        ; 34           ; 39           ; 0            ; 68                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; alu_out[0]  ; AA10  ; 3        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[10] ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[11] ; E6    ; 8        ; 20           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[12] ; W6    ; 3        ; 16           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[13] ; AA8   ; 3        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[14] ; U6    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[15] ; V4    ; 3        ; 14           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[16] ; E10   ; 8        ; 36           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[17] ; V5    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[18] ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[19] ; C3    ; 8        ; 20           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[1]  ; K8    ; 1B       ; 0            ; 30           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[20] ; F2    ; 1B       ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[21] ; W4    ; 3        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[22] ; R5    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[23] ; D2    ; 1B       ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[24] ; U7    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[25] ; G1    ; 1B       ; 0            ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[26] ; A6    ; 8        ; 34           ; 39           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[27] ; A3    ; 8        ; 26           ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[28] ; K2    ; 1B       ; 0            ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[29] ; H11   ; 8        ; 34           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[2]  ; C2    ; 8        ; 20           ; 39           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[30] ; D1    ; 1B       ; 0            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[31] ; E1    ; 1B       ; 0            ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[3]  ; B7    ; 8        ; 34           ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[4]  ; K9    ; 1B       ; 0            ; 30           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[5]  ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[6]  ; R4    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[7]  ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[8]  ; L9    ; 1B       ; 0            ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; alu_out[9]  ; L8    ; 1B       ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flag_out[0] ; Y8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flag_out[1] ; V8    ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flag_out[2] ; D3    ; 1B       ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flag_out[3] ; C4    ; 8        ; 24           ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flag_out[4] ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flag_out[5] ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flag_out[6] ; J9    ; 1A       ; 0            ; 36           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; flag_out[7] ; W18   ; 4        ; 62           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; mem_busy    ; R3    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; K9       ; DIFFIO_RX_L15p, DIFFOUT_L15p, JTAGEN, Low_Speed    ; Use as regular IO              ; alu_out[4]          ; Dual Purpose Pin ;
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ;
; 1B       ; 15 / 24 ( 63 % ) ; 2.5V          ; --           ;
; 2        ; 15 / 36 ( 42 % ) ; 2.5V          ; --           ;
; 3        ; 15 / 48 ( 31 % ) ; 2.5V          ; --           ;
; 4        ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 60 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 52 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 15 / 36 ( 42 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; alu_out[27]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; alu_out[26]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; alu_out[10]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; alu_out[13]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; alu_out[0]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; alu_out[3]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; alu_out[2]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C3       ; 497        ; 8        ; alu_out[19]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 487        ; 8        ; flag_out[3]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; reg_file_wr                                    ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; flag_out[5]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; alu_out[30]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D2       ; 31         ; 1B       ; alu_out[23]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 29         ; 1B       ; flag_out[2]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; alu_out[31]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; alu_out[11]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; alu_out[16]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 464        ; 8        ; global_rst                                     ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; alu_out[20]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; alu_out[25]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; alu_out[29]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; flag_out[6]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; alu_out[28]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; alu_out[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ; 30         ; 1B       ; alu_out[4]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; alu_out[9]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ; 42         ; 1B       ; alu_out[8]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; ram_wr                                         ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 77         ; 2        ; ram_en                                         ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; ram_clk                                        ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ; 74         ; 2        ; reg_file_en                                    ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; pc_wr_en                                       ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 73         ; 2        ; pc_en                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 56         ; 2        ; ir_wr_en                                       ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ; 58         ; 2        ; clk                                            ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; mar_en                                         ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 2        ; ir_en                                          ; input  ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; mem_busy                                       ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 80         ; 2        ; alu_out[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 82         ; 2        ; alu_out[22]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; alu_en                                         ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; mar_wr_en                                      ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; alu_out[7]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T2       ; 83         ; 2        ; alu_out[18]                                    ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; alu_out[14]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 130        ; 3        ; alu_out[24]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; alu_out[15]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V5       ; 127        ; 3        ; alu_out[17]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; flag_out[1]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; alu_out[21]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; alu_out[12]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; flag_out[7]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; flag_out[4]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; alu_out[5]                                     ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; flag_out[0]                                    ; output ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; mem_busy    ; Incomplete set of assignments ;
; flag_out[0] ; Incomplete set of assignments ;
; flag_out[1] ; Incomplete set of assignments ;
; flag_out[2] ; Incomplete set of assignments ;
; flag_out[3] ; Incomplete set of assignments ;
; flag_out[4] ; Incomplete set of assignments ;
; flag_out[5] ; Incomplete set of assignments ;
; flag_out[6] ; Incomplete set of assignments ;
; flag_out[7] ; Incomplete set of assignments ;
; alu_out[0]  ; Incomplete set of assignments ;
; alu_out[1]  ; Incomplete set of assignments ;
; alu_out[2]  ; Incomplete set of assignments ;
; alu_out[3]  ; Incomplete set of assignments ;
; alu_out[4]  ; Incomplete set of assignments ;
; alu_out[5]  ; Incomplete set of assignments ;
; alu_out[6]  ; Incomplete set of assignments ;
; alu_out[7]  ; Incomplete set of assignments ;
; alu_out[8]  ; Incomplete set of assignments ;
; alu_out[9]  ; Incomplete set of assignments ;
; alu_out[10] ; Incomplete set of assignments ;
; alu_out[11] ; Incomplete set of assignments ;
; alu_out[12] ; Incomplete set of assignments ;
; alu_out[13] ; Incomplete set of assignments ;
; alu_out[14] ; Incomplete set of assignments ;
; alu_out[15] ; Incomplete set of assignments ;
; alu_out[16] ; Incomplete set of assignments ;
; alu_out[17] ; Incomplete set of assignments ;
; alu_out[18] ; Incomplete set of assignments ;
; alu_out[19] ; Incomplete set of assignments ;
; alu_out[20] ; Incomplete set of assignments ;
; alu_out[21] ; Incomplete set of assignments ;
; alu_out[22] ; Incomplete set of assignments ;
; alu_out[23] ; Incomplete set of assignments ;
; alu_out[24] ; Incomplete set of assignments ;
; alu_out[25] ; Incomplete set of assignments ;
; alu_out[26] ; Incomplete set of assignments ;
; alu_out[27] ; Incomplete set of assignments ;
; alu_out[28] ; Incomplete set of assignments ;
; alu_out[29] ; Incomplete set of assignments ;
; alu_out[30] ; Incomplete set of assignments ;
; alu_out[31] ; Incomplete set of assignments ;
; ram_clk     ; Incomplete set of assignments ;
; ram_en      ; Incomplete set of assignments ;
; alu_en      ; Incomplete set of assignments ;
; ir_en       ; Incomplete set of assignments ;
; global_rst  ; Incomplete set of assignments ;
; ir_wr_en    ; Incomplete set of assignments ;
; reg_file_wr ; Incomplete set of assignments ;
; reg_file_en ; Incomplete set of assignments ;
; ram_wr      ; Incomplete set of assignments ;
; mar_en      ; Incomplete set of assignments ;
; mar_wr_en   ; Incomplete set of assignments ;
; pc_en       ; Incomplete set of assignments ;
; clk         ; Incomplete set of assignments ;
; pc_wr_en    ; Incomplete set of assignments ;
; mem_busy    ; Missing location assignment   ;
; flag_out[0] ; Missing location assignment   ;
; flag_out[1] ; Missing location assignment   ;
; flag_out[2] ; Missing location assignment   ;
; flag_out[3] ; Missing location assignment   ;
; flag_out[4] ; Missing location assignment   ;
; flag_out[5] ; Missing location assignment   ;
; flag_out[6] ; Missing location assignment   ;
; flag_out[7] ; Missing location assignment   ;
; alu_out[0]  ; Missing location assignment   ;
; alu_out[1]  ; Missing location assignment   ;
; alu_out[2]  ; Missing location assignment   ;
; alu_out[3]  ; Missing location assignment   ;
; alu_out[4]  ; Missing location assignment   ;
; alu_out[5]  ; Missing location assignment   ;
; alu_out[6]  ; Missing location assignment   ;
; alu_out[7]  ; Missing location assignment   ;
; alu_out[8]  ; Missing location assignment   ;
; alu_out[9]  ; Missing location assignment   ;
; alu_out[10] ; Missing location assignment   ;
; alu_out[11] ; Missing location assignment   ;
; alu_out[12] ; Missing location assignment   ;
; alu_out[13] ; Missing location assignment   ;
; alu_out[14] ; Missing location assignment   ;
; alu_out[15] ; Missing location assignment   ;
; alu_out[16] ; Missing location assignment   ;
; alu_out[17] ; Missing location assignment   ;
; alu_out[18] ; Missing location assignment   ;
; alu_out[19] ; Missing location assignment   ;
; alu_out[20] ; Missing location assignment   ;
; alu_out[21] ; Missing location assignment   ;
; alu_out[22] ; Missing location assignment   ;
; alu_out[23] ; Missing location assignment   ;
; alu_out[24] ; Missing location assignment   ;
; alu_out[25] ; Missing location assignment   ;
; alu_out[26] ; Missing location assignment   ;
; alu_out[27] ; Missing location assignment   ;
; alu_out[28] ; Missing location assignment   ;
; alu_out[29] ; Missing location assignment   ;
; alu_out[30] ; Missing location assignment   ;
; alu_out[31] ; Missing location assignment   ;
; ram_clk     ; Missing location assignment   ;
; ram_en      ; Missing location assignment   ;
; alu_en      ; Missing location assignment   ;
; ir_en       ; Missing location assignment   ;
; global_rst  ; Missing location assignment   ;
; ir_wr_en    ; Missing location assignment   ;
; reg_file_wr ; Missing location assignment   ;
; reg_file_en ; Missing location assignment   ;
; ram_wr      ; Missing location assignment   ;
; mar_en      ; Missing location assignment   ;
; mar_wr_en   ; Missing location assignment   ;
; pc_en       ; Missing location assignment   ;
; clk         ; Missing location assignment   ;
; pc_wr_en    ; Missing location assignment   ;
+-------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                      ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                     ; Entity Name            ; Library Name ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------+------------------------+--------------+
; |DATAPATH_123                  ; 4061 (1)    ; 891 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 55   ; 0            ; 3170 (1)     ; 365 (0)           ; 526 (0)          ; 0          ; |DATAPATH_123                           ; DATAPATH_123           ; work         ;
;    |ALU_32_BIT:ALU|            ; 335 (335)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 335 (335)    ; 0 (0)             ; 0 (0)            ; 0          ; |DATAPATH_123|ALU_32_BIT:ALU            ; ALU_32_BIT             ; work         ;
;    |PROGRAM_COUNTER_32_BIT:PC| ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; 0          ; |DATAPATH_123|PROGRAM_COUNTER_32_BIT:PC ; PROGRAM_COUNTER_32_BIT ; work         ;
;    |RAM:RAM_M|                 ; 1173 (1173) ; 881 (881)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 292 (292)    ; 365 (365)         ; 516 (516)        ; 0          ; |DATAPATH_123|RAM:RAM_M                 ; RAM                    ; work         ;
;    |REGISTER32:IR|             ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; 0          ; |DATAPATH_123|REGISTER32:IR             ; REGISTER32             ; work         ;
;    |REGISTER32:MAR|            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |DATAPATH_123|REGISTER32:MAR            ; REGISTER32             ; work         ;
;    |REGISTER_FILE:RF|          ; 2483 (2483) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2483 (2483)  ; 0 (0)             ; 0 (0)            ; 0          ; |DATAPATH_123|REGISTER_FILE:RF          ; REGISTER_FILE          ; work         ;
+--------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; mem_busy    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flag_out[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flag_out[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flag_out[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flag_out[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flag_out[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flag_out[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flag_out[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flag_out[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; alu_out[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ram_clk     ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; ram_en      ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; alu_en      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; ir_en       ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; global_rst  ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; ir_wr_en    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; reg_file_wr ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; reg_file_en ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; ram_wr      ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; mar_en      ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; mar_wr_en   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; pc_en       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pc_wr_en    ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; ram_clk                                     ;                   ;         ;
;      - RAM:RAM_M|cnt[0]                     ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[1]                     ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[2]                     ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[3]                     ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[4]                     ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[5]                     ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[6]                     ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[7]                     ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[8]                     ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[9]                     ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[10]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[11]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[12]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[13]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[14]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[15]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[16]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[17]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[18]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[19]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[20]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[21]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[22]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[23]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[24]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[25]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[26]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[27]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[28]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[29]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[30]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|cnt[31]                    ; 0                 ; 0       ;
;      - RAM:RAM_M|rm[31]~reg0_emulated       ; 0                 ; 0       ;
;      - RAM:RAM_M|temp[0][7]                 ; 0                 ; 0       ;
;      - RAM:RAM_M|rm[30]~reg0_emulated       ; 0                 ; 0       ;
;      - RAM:RAM_M|temp[0][6]                 ; 1                 ; 0       ;
;      - RAM:RAM_M|rm[27]~reg0_emulated       ; 0                 ; 0       ;
;      - RAM:RAM_M|temp[0][3]                 ; 1                 ; 0       ;
;      - RAM:RAM_M|rm[28]~reg0_emulated       ; 1                 ; 0       ;
;      - RAM:RAM_M|temp[0][4]                 ; 1                 ; 0       ;
;      - RAM:RAM_M|rm[29]~reg0_emulated       ; 0                 ; 0       ;
;      - RAM:RAM_M|temp[0][5]                 ; 1                 ; 0       ;
;      - RAM:RAM_M|rm[12]~reg0_emulated       ; 1                 ; 0       ;
;      - RAM:RAM_M|temp[2][4]                 ; 1                 ; 0       ;
;      - RAM:RAM_M|rm[13]~reg0_emulated       ; 1                 ; 0       ;
;      - RAM:RAM_M|temp[2][5]                 ; 1                 ; 0       ;
;      - RAM:RAM_M|rm[14]~reg0_emulated       ; 1                 ; 0       ;
;      - RAM:RAM_M|temp[2][6]                 ; 1                 ; 0       ;
;      - RAM:RAM_M|rm[16]~reg0_emulated       ; 1                 ; 0       ;
;      - RAM:RAM_M|temp[1][0]                 ; 1                 ; 0       ;
;      - RAM:RAM_M|rm[15]~reg0_emulated       ; 0                 ; 0       ;
;      - RAM:RAM_M|temp[2][7]                 ; 0                 ; 0       ;
; ram_en                                      ;                   ;         ;
;      - RAM:RAM_M|mem_busy                   ; 0                 ; 6       ;
;      - RAM:RAM_M|cnt[0]~41                  ; 0                 ; 6       ;
;      - RAM:RAM_M|rm[0]~96                   ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[1][7]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[2][7]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[0][7]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[3][7]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[3][6]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[2][6]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[1][6]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[0][6]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[3][3]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[2][3]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[1][3]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[0][3]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[2][4]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[1][4]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[0][4]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[3][4]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[3][5]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[1][5]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[2][5]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[0][5]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[1][2]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[2][2]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[0][2]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[3][2]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[3][1]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[2][1]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[1][1]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[0][1]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[3][0]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[1][0]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[2][0]               ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[0][0]               ; 0                 ; 6       ;
;      - RAM:RAM_M|Decoder1~3                 ; 0                 ; 6       ;
; alu_en                                      ;                   ;         ;
;      - ALU_32_BIT:ALU|RZ[31]~0              ; 0                 ; 6       ;
; ir_en                                       ;                   ;         ;
;      - REGISTER32:IR|process_0~0            ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[19]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[20]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[18]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[17]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[21]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[24]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[25]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[23]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[22]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[26]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[12]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[13]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[14]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[16]$latch~0      ; 1                 ; 6       ;
;      - REGISTER32:IR|d_out[15]$latch~0      ; 1                 ; 6       ;
; global_rst                                  ;                   ;         ;
;      - REGISTER32:IR|process_0~0            ; 0                 ; 6       ;
;      - REGISTER32:MAR|d_out[3]$latch~0      ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|reg_process~1       ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[1][31]~0  ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt_v[2]~1 ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt[30]~9  ; 0                 ; 6       ;
;      - REGISTER32:IR|data[31]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[30]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[27]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[28]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[29]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[0]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[0]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[1]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[2]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[1]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[2]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[3]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[4]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[3]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[4]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[5]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[6]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[5]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[6]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[7]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[8]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[7]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[8]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[9]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[10]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[9]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[10]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[11]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[12]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[11]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[12]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[13]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[14]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[13]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[14]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[15]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[16]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[15]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[16]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[17]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[18]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[17]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[18]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[19]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[20]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[19]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[20]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[21]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[22]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[21]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[22]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[23]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[24]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[23]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[24]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[25]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[26]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[25]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[26]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[27]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[28]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[27]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[28]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[29]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[30]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[29]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[30]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[31]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[31]              ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][0]    ; 0                 ; 6       ;
;      - REGISTER32:IR|data[19]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][0]    ; 0                 ; 6       ;
;      - REGISTER32:IR|data[20]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][0]    ; 0                 ; 6       ;
;      - REGISTER32:IR|data[18]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][0]    ; 0                 ; 6       ;
;      - REGISTER32:IR|data[17]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][0]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][0]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][0]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][0]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][0]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][0]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][0]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][0]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][0]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][0]    ; 0                 ; 6       ;
;      - REGISTER32:IR|data[21]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[24]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[25]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[23]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[22]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[26]               ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][1]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][1]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][1]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][1]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][1]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][1]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[2][1]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][1]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][1]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][1]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][2]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][2]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][2]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][2]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][2]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][2]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[1][2]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][2]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][2]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][2]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][3]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][3]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][3]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][3]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][3]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][3]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][3]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][3]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][3]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][4]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][4]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][4]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][4]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][4]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][4]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][4]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][4]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][4]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][5]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][5]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][5]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][5]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][5]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][5]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][5]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][5]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][5]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][6]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][6]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][6]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][6]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][6]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][6]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][6]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][6]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][6]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][7]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][7]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][7]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][7]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][7]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][7]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][7]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][7]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][7]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][8]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][8]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][8]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][8]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][8]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][8]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][8]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][8]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][8]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][9]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][9]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][9]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][9]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][9]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][9]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][9]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][9]     ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][9]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][10]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][10]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][10]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][10]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][10]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][10]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][10]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][10]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][10]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][11]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][11]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][11]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][11]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][11]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][11]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][11]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][11]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][11]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][12]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][12]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][12]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][12]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][12]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][12]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][12]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][12]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][12]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][13]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][13]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][13]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][13]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][13]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][13]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][13]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][13]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][13]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][14]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][14]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][14]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][14]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][14]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][14]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][14]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][14]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][14]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][15]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][15]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][15]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][15]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][15]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][15]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][15]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][15]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][15]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][16]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][16]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][16]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][16]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][16]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][16]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][16]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][16]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][16]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][17]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][17]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][17]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][17]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][17]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][17]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][17]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][17]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][17]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][18]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][18]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][18]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][18]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][18]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][18]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][18]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][18]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][18]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][19]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][19]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][19]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][19]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][19]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][19]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][19]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][19]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][19]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][20]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][20]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][20]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][20]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][20]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][20]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][20]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][20]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][20]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][21]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][21]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][21]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][21]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][21]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][21]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][21]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][21]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][21]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][22]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][22]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][22]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][22]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][22]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][22]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][22]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][22]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][22]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][23]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][23]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][23]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][23]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][23]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][23]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][23]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][23]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][23]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][24]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][24]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][24]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][24]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][24]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][24]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][24]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][24]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][24]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][25]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][25]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][25]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][25]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][25]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][25]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][25]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][25]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][25]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][26]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][26]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][26]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][26]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][26]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][26]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][26]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][26]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][26]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][27]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][27]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][27]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][27]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][27]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][27]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][27]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][27]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][27]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][28]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][28]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][28]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][28]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][28]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][28]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][28]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][28]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][28]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][29]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][29]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][29]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][29]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][29]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][29]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][29]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][29]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][29]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][30]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][30]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][30]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][30]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][30]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][30]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][30]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][30]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][30]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[21][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[25][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[17][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[29][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[26][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[22][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[18][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[30][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[24][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[20][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[16][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[28][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[23][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[27][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[19][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[31][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[6][31]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[5][31]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[4][31]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[7][31]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[9][31]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[10][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[8][31]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[11][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[0][31]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[3][31]    ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[14][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[13][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[12][31]   ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[15][31]   ; 0                 ; 6       ;
;      - REGISTER32:MAR|data[3]               ; 0                 ; 6       ;
;      - REGISTER32:MAR|data[2]               ; 0                 ; 6       ;
;      - REGISTER32:MAR|data[4]               ; 0                 ; 6       ;
;      - REGISTER32:MAR|data[5]               ; 0                 ; 6       ;
;      - REGISTER32:MAR|data[6]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[12]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[13]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[14]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[16]               ; 0                 ; 6       ;
;      - REGISTER32:IR|data[15]               ; 0                 ; 6       ;
; ir_wr_en                                    ;                   ;         ;
;      - REGISTER32:IR|d_out[31]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[30]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[27]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[28]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[29]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[19]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[20]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[18]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[17]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[21]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[24]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[25]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[23]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[22]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[26]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[12]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[13]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[14]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[16]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[15]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[12]$latch~1      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[13]$latch~1      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[14]$latch~1      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[15]$latch~1      ; 0                 ; 6       ;
;      - REGISTER32:IR|d_out[16]$latch~1      ; 0                 ; 6       ;
; reg_file_wr                                 ;                   ;         ;
;      - REGISTER_FILE:RF|RB[0]~20            ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[0]~20            ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[1]~41            ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[2]~62            ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[1]~41            ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[2]~62            ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[3]~83            ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[4]~104           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[3]~83            ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[4]~104           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[5]~125           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[6]~146           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[5]~125           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[6]~146           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[7]~167           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[8]~188           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[7]~167           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[8]~188           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[9]~209           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[10]~230          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[9]~209           ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[10]~230          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[11]~251          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[12]~272          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[11]~251          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[12]~272          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[13]~293          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[14]~314          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[13]~293          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[14]~314          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[15]~335          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[16]~356          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[15]~335          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[16]~356          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[17]~377          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[18]~398          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[17]~377          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[18]~398          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[19]~419          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[20]~440          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[19]~419          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[20]~440          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[21]~461          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[22]~482          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[21]~461          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[22]~482          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[23]~503          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[24]~524          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[23]~503          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[24]~524          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[25]~545          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[26]~566          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[25]~545          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[26]~566          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[27]~587          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[28]~608          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[27]~587          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[28]~608          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[29]~629          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[30]~650          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[29]~629          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[30]~650          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RA[31]~671          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|RB[31]~671          ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|reg_process~0       ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|reg_process~1       ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[1][31]~0  ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|reg_process~2       ; 0                 ; 6       ;
; reg_file_en                                 ;                   ;         ;
;      - REGISTER_FILE:RF|reg_process~0       ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|reg_process~1       ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|registers[1][31]~0  ; 0                 ; 6       ;
;      - REGISTER_FILE:RF|reg_process~2       ; 0                 ; 6       ;
; ram_wr                                      ;                   ;         ;
;      - RAM:RAM_M|rm[0]~96                   ; 0                 ; 6       ;
;      - RAM:RAM_M|Decoder1~0                 ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[99][7]~16           ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[26][7]~18           ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[97][7]~22           ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[100][7]~24          ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[94][7]~35           ; 0                 ; 6       ;
;      - RAM:RAM_M|memory[0][0]~73            ; 0                 ; 6       ;
;      - RAM:RAM_M|Decoder1~2                 ; 0                 ; 6       ;
;      - RAM:RAM_M|Decoder1~3                 ; 0                 ; 6       ;
; mar_en                                      ;                   ;         ;
;      - REGISTER32:MAR|d_out[3]$latch~0      ; 1                 ; 6       ;
; mar_wr_en                                   ;                   ;         ;
;      - REGISTER32:MAR|d_out[3]$latch~1      ; 0                 ; 6       ;
;      - REGISTER32:MAR|d_out[2]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:MAR|d_out[4]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:MAR|d_out[5]$latch~0      ; 0                 ; 6       ;
;      - REGISTER32:MAR|d_out[6]$latch~0      ; 0                 ; 6       ;
; pc_en                                       ;                   ;         ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt[4]     ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt[5]     ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt[3]     ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt[2]     ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt[6]     ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt_v~0    ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt_v[2]~1 ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt_v~2    ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt_v~3    ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt_v~4    ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt_v~5    ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt[30]~9  ; 0                 ; 6       ;
; clk                                         ;                   ;         ;
; pc_wr_en                                    ;                   ;         ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt_v[2]~1 ; 0                 ; 6       ;
;      - PROGRAM_COUNTER_32_BIT:PC|cnt[30]~9  ; 0                 ; 6       ;
+---------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                 ;
+--------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ALU_32_BIT:ALU|FLAG_B[0]~0           ; LCCOMB_X21_Y17_N16 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; ALU_32_BIT:ALU|FLAG_B[1]~1           ; LCCOMB_X21_Y17_N24 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; ALU_32_BIT:ALU|RZ[31]~0              ; LCCOMB_X21_Y17_N30 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; ALU_32_BIT:ALU|sumsub_out[0]~0       ; LCCOMB_X21_Y17_N28 ; 33      ; Latch enable               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; PROGRAM_COUNTER_32_BIT:PC|cnt[30]~9  ; LCCOMB_X6_Y18_N10  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PROGRAM_COUNTER_32_BIT:PC|cnt_v[2]~1 ; LCCOMB_X6_Y18_N4   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|Decoder1~0                 ; LCCOMB_X14_Y19_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|Decoder1~2                 ; LCCOMB_X17_Y17_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|Decoder1~3                 ; LCCOMB_X17_Y18_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|Equal0~10                  ; LCCOMB_X14_Y17_N0  ; 93      ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|cnt[0]~41                  ; LCCOMB_X14_Y17_N22 ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[100][7]~60          ; LCCOMB_X19_Y17_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[10][7]~88           ; LCCOMB_X16_Y16_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[11][7]~123          ; LCCOMB_X13_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[12][7]~113          ; LCCOMB_X15_Y14_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[13][7]~79           ; LCCOMB_X13_Y19_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[14][7]~96           ; LCCOMB_X15_Y15_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[15][7]~132          ; LCCOMB_X11_Y14_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[16][7]~109          ; LCCOMB_X11_Y17_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[17][7]~76           ; LCCOMB_X12_Y16_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[18][7]~93           ; LCCOMB_X11_Y18_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[19][7]~128          ; LCCOMB_X8_Y18_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[20][7]~101          ; LCCOMB_X12_Y14_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[21][7]~62           ; LCCOMB_X15_Y20_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[22][7]~84           ; LCCOMB_X14_Y20_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[23][7]~117          ; LCCOMB_X11_Y17_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[24][7]~102          ; LCCOMB_X15_Y15_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[25][7]~67           ; LCCOMB_X12_Y19_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[26][7]~86           ; LCCOMB_X19_Y16_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[27][7]~121          ; LCCOMB_X15_Y16_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[28][7]~111          ; LCCOMB_X11_Y14_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[29][7]~77           ; LCCOMB_X13_Y19_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[30][7]~94           ; LCCOMB_X14_Y15_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[31][7]~130          ; LCCOMB_X11_Y14_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[32][7]~106          ; LCCOMB_X11_Y17_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[33][7]~72           ; LCCOMB_X13_Y19_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[34][7]~91           ; LCCOMB_X17_Y18_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[35][7]~125          ; LCCOMB_X8_Y18_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[36][7]~98           ; LCCOMB_X16_Y15_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[37][7]~61           ; LCCOMB_X14_Y20_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[38][7]~81           ; LCCOMB_X14_Y20_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[39][7]~116          ; LCCOMB_X8_Y15_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[40][7]~103          ; LCCOMB_X11_Y14_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[41][7]~68           ; LCCOMB_X13_Y19_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[42][7]~87           ; LCCOMB_X19_Y16_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[43][7]~122          ; LCCOMB_X14_Y14_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[44][7]~112          ; LCCOMB_X14_Y14_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[45][7]~78           ; LCCOMB_X9_Y15_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[46][7]~95           ; LCCOMB_X17_Y18_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[47][7]~131          ; LCCOMB_X7_Y16_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[48][7]~108          ; LCCOMB_X10_Y20_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[49][7]~75           ; LCCOMB_X13_Y19_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[4][7]~99            ; LCCOMB_X16_Y15_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[50][7]~92           ; LCCOMB_X9_Y18_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[51][7]~127          ; LCCOMB_X9_Y18_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[52][7]~100          ; LCCOMB_X17_Y14_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[53][7]~65           ; LCCOMB_X11_Y19_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[54][7]~83           ; LCCOMB_X14_Y20_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[55][7]~119          ; LCCOMB_X7_Y18_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[56][7]~105          ; LCCOMB_X16_Y17_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[57][7]~70           ; LCCOMB_X15_Y15_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[58][7]~89           ; LCCOMB_X14_Y16_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[59][7]~124          ; LCCOMB_X14_Y14_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[5][7]~64            ; LCCOMB_X13_Y19_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[60][7]~114          ; LCCOMB_X15_Y15_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[61][7]~80           ; LCCOMB_X11_Y15_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[62][7]~97           ; LCCOMB_X13_Y15_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[63][7]~133          ; LCCOMB_X11_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[64][7]~54           ; LCCOMB_X16_Y16_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[65][7]~46           ; LCCOMB_X19_Y18_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[66][7]~50           ; LCCOMB_X19_Y20_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[67][7]~58           ; LCCOMB_X19_Y18_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[68][7]~52           ; LCCOMB_X18_Y15_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[69][7]~44           ; LCCOMB_X18_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[6][7]~82            ; LCCOMB_X14_Y20_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[70][7]~48           ; LCCOMB_X19_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[71][7]~56           ; LCCOMB_X19_Y17_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[72][7]~53           ; LCCOMB_X19_Y16_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[73][7]~45           ; LCCOMB_X20_Y18_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[74][7]~49           ; LCCOMB_X17_Y20_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[75][7]~57           ; LCCOMB_X19_Y20_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[76][7]~55           ; LCCOMB_X18_Y16_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[77][7]~47           ; LCCOMB_X19_Y18_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[78][7]~51           ; LCCOMB_X16_Y20_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[79][7]~59           ; LCCOMB_X19_Y18_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[7][7]~118           ; LCCOMB_X7_Y18_N8   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[80][7]~32           ; LCCOMB_X11_Y18_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[81][7]~29           ; LCCOMB_X10_Y19_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[82][7]~20           ; LCCOMB_X12_Y21_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[83][7]~17           ; LCCOMB_X9_Y19_N12  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[84][7]~26           ; LCCOMB_X10_Y20_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[85][7]~23           ; LCCOMB_X10_Y19_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[86][7]~38           ; LCCOMB_X12_Y21_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[87][7]~34           ; LCCOMB_X9_Y19_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[88][7]~31           ; LCCOMB_X11_Y15_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[89][7]~33           ; LCCOMB_X9_Y17_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[8][7]~104           ; LCCOMB_X16_Y17_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[90][7]~19           ; LCCOMB_X11_Y21_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[91][7]~21           ; LCCOMB_X11_Y15_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[92][7]~25           ; LCCOMB_X11_Y15_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[93][7]~28           ; LCCOMB_X13_Y19_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[94][7]~37           ; LCCOMB_X13_Y21_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[95][7]~39           ; LCCOMB_X10_Y17_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[96][7]~42           ; LCCOMB_X18_Y19_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[97][7]~41           ; LCCOMB_X19_Y17_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[98][7]~40           ; LCCOMB_X19_Y19_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[99][7]~43           ; LCCOMB_X18_Y19_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|memory[9][7]~69            ; LCCOMB_X12_Y19_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM:RAM_M|rm[0]~96                   ; LCCOMB_X17_Y19_N2  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~1          ; LCCOMB_X25_Y25_N20 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~10         ; LCCOMB_X25_Y24_N20 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; REGISTER_FILE:RF|Decoder0~11         ; LCCOMB_X26_Y27_N8  ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; REGISTER_FILE:RF|Decoder0~13         ; LCCOMB_X25_Y24_N28 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; REGISTER_FILE:RF|Decoder0~15         ; LCCOMB_X25_Y24_N14 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; REGISTER_FILE:RF|Decoder0~16         ; LCCOMB_X25_Y24_N26 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; REGISTER_FILE:RF|Decoder0~17         ; LCCOMB_X26_Y24_N20 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; REGISTER_FILE:RF|Decoder0~19         ; LCCOMB_X25_Y24_N10 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; REGISTER_FILE:RF|Decoder0~21         ; LCCOMB_X25_Y24_N24 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; REGISTER_FILE:RF|Decoder0~22         ; LCCOMB_X25_Y24_N4  ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; REGISTER_FILE:RF|Decoder0~23         ; LCCOMB_X25_Y24_N22 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; REGISTER_FILE:RF|Decoder0~24         ; LCCOMB_X25_Y24_N12 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; REGISTER_FILE:RF|Decoder0~25         ; LCCOMB_X26_Y23_N20 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; REGISTER_FILE:RF|Decoder0~26         ; LCCOMB_X25_Y24_N30 ; 32      ; Latch enable               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; REGISTER_FILE:RF|Decoder0~27         ; LCCOMB_X25_Y24_N0  ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~28         ; LCCOMB_X25_Y26_N0  ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~29         ; LCCOMB_X25_Y25_N4  ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~3          ; LCCOMB_X26_Y25_N30 ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~30         ; LCCOMB_X25_Y25_N0  ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~31         ; LCCOMB_X25_Y24_N8  ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~33         ; LCCOMB_X18_Y21_N10 ; 31      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~35         ; LCCOMB_X18_Y21_N0  ; 31      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~36         ; LCCOMB_X21_Y24_N0  ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~37         ; LCCOMB_X21_Y24_N30 ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~38         ; LCCOMB_X26_Y27_N0  ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~39         ; LCCOMB_X26_Y24_N26 ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~4          ; LCCOMB_X26_Y25_N28 ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~40         ; LCCOMB_X26_Y24_N30 ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~41         ; LCCOMB_X26_Y27_N30 ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~42         ; LCCOMB_X25_Y25_N10 ; 31      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~5          ; LCCOMB_X25_Y25_N18 ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~7          ; LCCOMB_X26_Y23_N0  ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; REGISTER_FILE:RF|Decoder0~9          ; LCCOMB_X26_Y27_N6  ; 32      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; clk                                  ; PIN_N5             ; 10      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; ir_wr_en                             ; PIN_N4             ; 20      ; Latch enable               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; mar_wr_en                            ; PIN_R11            ; 5       ; Latch enable               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pc_en                                ; PIN_N3             ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ram_clk                              ; PIN_M8             ; 829     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ram_clk                              ; PIN_M8             ; 53      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ram_en                               ; PIN_M2             ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reg_file_en                          ; PIN_M9             ; 64      ; Latch enable               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+--------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                ;
+--------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ALU_32_BIT:ALU|RZ[31]~0        ; LCCOMB_X21_Y17_N30 ; 32      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; ALU_32_BIT:ALU|sumsub_out[0]~0 ; LCCOMB_X21_Y17_N28 ; 33      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; REGISTER_FILE:RF|Decoder0~10   ; LCCOMB_X25_Y24_N20 ; 32      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; REGISTER_FILE:RF|Decoder0~11   ; LCCOMB_X26_Y27_N8  ; 32      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; REGISTER_FILE:RF|Decoder0~13   ; LCCOMB_X25_Y24_N28 ; 32      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; REGISTER_FILE:RF|Decoder0~15   ; LCCOMB_X25_Y24_N14 ; 32      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; REGISTER_FILE:RF|Decoder0~16   ; LCCOMB_X25_Y24_N26 ; 32      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; REGISTER_FILE:RF|Decoder0~17   ; LCCOMB_X26_Y24_N20 ; 32      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; REGISTER_FILE:RF|Decoder0~19   ; LCCOMB_X25_Y24_N10 ; 32      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; REGISTER_FILE:RF|Decoder0~21   ; LCCOMB_X25_Y24_N24 ; 32      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; REGISTER_FILE:RF|Decoder0~22   ; LCCOMB_X25_Y24_N4  ; 32      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; REGISTER_FILE:RF|Decoder0~23   ; LCCOMB_X25_Y24_N22 ; 32      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; REGISTER_FILE:RF|Decoder0~24   ; LCCOMB_X25_Y24_N12 ; 32      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; REGISTER_FILE:RF|Decoder0~25   ; LCCOMB_X26_Y23_N20 ; 32      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; REGISTER_FILE:RF|Decoder0~26   ; LCCOMB_X25_Y24_N30 ; 32      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; clk                            ; PIN_N5             ; 10      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; ir_wr_en                       ; PIN_N4             ; 20      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; mar_wr_en                      ; PIN_R11            ; 5       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; ram_clk                        ; PIN_M8             ; 829     ; 16                                   ; Global Clock         ; GCLK3            ; --                        ;
; reg_file_en                    ; PIN_M9             ; 64      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+--------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; global_rst~input ; 1057         ;
+------------------+--------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,229 / 148,641 ( 4 % ) ;
; C16 interconnects     ; 99 / 5,382 ( 2 % )      ;
; C4 interconnects      ; 3,063 / 106,704 ( 3 % ) ;
; Direct links          ; 632 / 148,641 ( < 1 % ) ;
; Global clocks         ; 20 / 20 ( 100 % )       ;
; Local interconnects   ; 2,481 / 49,760 ( 5 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 90 / 5,406 ( 2 % )      ;
; R4 interconnects      ; 3,445 / 147,764 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.46) ; Number of LABs  (Total = 326) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 34                            ;
; 2                                           ; 12                            ;
; 3                                           ; 11                            ;
; 4                                           ; 6                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 8                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 4                             ;
; 13                                          ; 7                             ;
; 14                                          ; 11                            ;
; 15                                          ; 33                            ;
; 16                                          ; 186                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.59) ; Number of LABs  (Total = 326) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 5                             ;
; 1 Clock                            ; 97                            ;
; 1 Clock enable                     ; 37                            ;
; 1 Sync. clear                      ; 1                             ;
; 2 Clock enables                    ; 48                            ;
; 2 Clocks                           ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.18) ; Number of LABs  (Total = 326) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 29                            ;
; 2                                            ; 15                            ;
; 3                                            ; 5                             ;
; 4                                            ; 7                             ;
; 5                                            ; 2                             ;
; 6                                            ; 5                             ;
; 7                                            ; 1                             ;
; 8                                            ; 3                             ;
; 9                                            ; 4                             ;
; 10                                           ; 2                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 7                             ;
; 14                                           ; 8                             ;
; 15                                           ; 25                            ;
; 16                                           ; 138                           ;
; 17                                           ; 5                             ;
; 18                                           ; 7                             ;
; 19                                           ; 0                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 3                             ;
; 23                                           ; 5                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 2                             ;
; 27                                           ; 3                             ;
; 28                                           ; 5                             ;
; 29                                           ; 1                             ;
; 30                                           ; 6                             ;
; 31                                           ; 7                             ;
; 32                                           ; 18                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.73) ; Number of LABs  (Total = 326) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 37                            ;
; 2                                               ; 42                            ;
; 3                                               ; 37                            ;
; 4                                               ; 52                            ;
; 5                                               ; 24                            ;
; 6                                               ; 21                            ;
; 7                                               ; 15                            ;
; 8                                               ; 23                            ;
; 9                                               ; 22                            ;
; 10                                              ; 11                            ;
; 11                                              ; 6                             ;
; 12                                              ; 6                             ;
; 13                                              ; 8                             ;
; 14                                              ; 5                             ;
; 15                                              ; 4                             ;
; 16                                              ; 8                             ;
; 17                                              ; 4                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.34) ; Number of LABs  (Total = 326) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 26                            ;
; 4                                            ; 8                             ;
; 5                                            ; 4                             ;
; 6                                            ; 3                             ;
; 7                                            ; 10                            ;
; 8                                            ; 7                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 24                            ;
; 12                                           ; 16                            ;
; 13                                           ; 6                             ;
; 14                                           ; 13                            ;
; 15                                           ; 10                            ;
; 16                                           ; 31                            ;
; 17                                           ; 9                             ;
; 18                                           ; 15                            ;
; 19                                           ; 11                            ;
; 20                                           ; 36                            ;
; 21                                           ; 9                             ;
; 22                                           ; 12                            ;
; 23                                           ; 8                             ;
; 24                                           ; 7                             ;
; 25                                           ; 3                             ;
; 26                                           ; 6                             ;
; 27                                           ; 3                             ;
; 28                                           ; 2                             ;
; 29                                           ; 5                             ;
; 30                                           ; 8                             ;
; 31                                           ; 2                             ;
; 32                                           ; 5                             ;
; 33                                           ; 6                             ;
; 34                                           ; 1                             ;
; 35                                           ; 3                             ;
; 36                                           ; 1                             ;
; 37                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 55        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 41           ; 0            ; 0            ; 0            ; 14           ; 41           ; 0            ; 14           ; 0            ; 0            ; 41           ; 0            ; 55        ; 55        ; 55        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 55           ; 55           ; 55           ; 55           ; 55           ; 0         ; 55           ; 55           ; 55           ; 55           ; 55           ; 55           ; 55           ; 14           ; 55           ; 55           ; 55           ; 41           ; 14           ; 55           ; 41           ; 55           ; 55           ; 14           ; 55           ; 0         ; 0         ; 0         ; 55           ; 55           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; mem_busy           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; flag_out[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; flag_out[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; flag_out[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; flag_out[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; flag_out[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; flag_out[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; flag_out[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; flag_out[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[24]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[25]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[26]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[27]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[28]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[29]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[30]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_out[31]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_clk            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_en             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; alu_en             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ir_en              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; global_rst         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ir_wr_en           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; reg_file_wr        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; reg_file_en        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ram_wr             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mar_en             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; mar_wr_en          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pc_en              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pc_wr_en           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; ram_clk         ; ram_clk              ; 62.4              ;
; I/O             ; ram_clk              ; 6.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                       ;
+-----------------------+-------------------------+-------------------+
; Source Register       ; Destination Register    ; Delay Added in ns ;
+-----------------------+-------------------------+-------------------+
; RAM:RAM_M|cnt[1]      ; RAM:RAM_M|memory[2][2]  ; 1.037             ;
; RAM:RAM_M|cnt[0]      ; RAM:RAM_M|memory[3][2]  ; 1.025             ;
; ram_clk               ; RAM:RAM_M|temp[2][5]    ; 0.820             ;
; ALU_32_BIT:ALU|RZ[17] ; RAM:RAM_M|memory[56][1] ; 0.429             ;
; ALU_32_BIT:ALU|RZ[25] ; RAM:RAM_M|memory[56][1] ; 0.429             ;
; ALU_32_BIT:ALU|RZ[1]  ; RAM:RAM_M|memory[56][1] ; 0.429             ;
; ALU_32_BIT:ALU|RZ[9]  ; RAM:RAM_M|memory[56][1] ; 0.429             ;
; ALU_32_BIT:ALU|RZ[31] ; RAM:RAM_M|memory[92][7] ; 0.372             ;
; ALU_32_BIT:ALU|RZ[23] ; RAM:RAM_M|memory[92][7] ; 0.372             ;
; ALU_32_BIT:ALU|RZ[15] ; RAM:RAM_M|memory[92][7] ; 0.372             ;
; ALU_32_BIT:ALU|RZ[7]  ; RAM:RAM_M|memory[92][7] ; 0.372             ;
; ALU_32_BIT:ALU|RZ[18] ; RAM:RAM_M|memory[28][2] ; 0.359             ;
; ALU_32_BIT:ALU|RZ[26] ; RAM:RAM_M|memory[28][2] ; 0.359             ;
; ALU_32_BIT:ALU|RZ[10] ; RAM:RAM_M|memory[28][2] ; 0.359             ;
; ALU_32_BIT:ALU|RZ[2]  ; RAM:RAM_M|memory[28][2] ; 0.359             ;
; ALU_32_BIT:ALU|RZ[19] ; RAM:RAM_M|memory[70][3] ; 0.244             ;
; ALU_32_BIT:ALU|RZ[27] ; RAM:RAM_M|memory[70][3] ; 0.244             ;
; ALU_32_BIT:ALU|RZ[11] ; RAM:RAM_M|memory[70][3] ; 0.244             ;
; ALU_32_BIT:ALU|RZ[3]  ; RAM:RAM_M|memory[70][3] ; 0.244             ;
; ALU_32_BIT:ALU|RZ[29] ; RAM:RAM_M|memory[36][5] ; 0.170             ;
; ALU_32_BIT:ALU|RZ[21] ; RAM:RAM_M|memory[36][5] ; 0.170             ;
; ALU_32_BIT:ALU|RZ[13] ; RAM:RAM_M|memory[36][5] ; 0.170             ;
; ALU_32_BIT:ALU|RZ[5]  ; RAM:RAM_M|memory[36][5] ; 0.170             ;
; ALU_32_BIT:ALU|RZ[30] ; RAM:RAM_M|memory[36][6] ; 0.169             ;
; ALU_32_BIT:ALU|RZ[22] ; RAM:RAM_M|memory[36][6] ; 0.169             ;
; ALU_32_BIT:ALU|RZ[14] ; RAM:RAM_M|memory[36][6] ; 0.169             ;
; ALU_32_BIT:ALU|RZ[6]  ; RAM:RAM_M|memory[36][6] ; 0.169             ;
; ALU_32_BIT:ALU|RZ[20] ; RAM:RAM_M|memory[68][4] ; 0.130             ;
; ALU_32_BIT:ALU|RZ[28] ; RAM:RAM_M|memory[68][4] ; 0.130             ;
; ALU_32_BIT:ALU|RZ[12] ; RAM:RAM_M|memory[68][4] ; 0.130             ;
; ALU_32_BIT:ALU|RZ[4]  ; RAM:RAM_M|memory[68][4] ; 0.130             ;
+-----------------------+-------------------------+-------------------+
Note: This table only shows the top 31 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "datapath_123"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 55 pins of 55 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): The Timing Analyzer is analyzing 1198 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'datapath_123.out.sdc'
Warning (332125): Found combinational loop of 4 nodes File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 32
    Warning (332126): Node "RF|registers[1][2]|combout"
    Warning (332126): Node "RF|registers[1][2]~2|datac"
    Warning (332126): Node "RF|registers[1][2]~2|combout"
    Warning (332126): Node "RF|registers[1][2]|datab"
Warning (332125): Found combinational loop of 4 nodes File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 32
    Warning (332126): Node "RF|registers[2][1]|combout"
    Warning (332126): Node "RF|registers[2][1]~1|datac"
    Warning (332126): Node "RF|registers[2][1]~1|combout"
    Warning (332126): Node "RF|registers[2][1]|datab"
Warning (332060): Node: reg_file_en was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch REGISTER_FILE:RF|RA[1] is being clocked by reg_file_en
Warning (332060): Node: alu_en was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch ALU_32_BIT:ALU|sumsub_out[0] is being clocked by alu_en
Warning (332060): Node: mar_wr_en was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch REGISTER32:MAR|data[4] is being clocked by mar_wr_en
Warning (332060): Node: ir_wr_en was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch REGISTER32:IR|data[12] is being clocked by ir_wr_en
Warning (332060): Node: RAM:RAM_M|cnt[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch RAM:RAM_M|rm[19]~53 is being clocked by RAM:RAM_M|cnt[0]
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    4.000          clk
    Info (332111):    4.608      ram_clk
Info (176353): Automatically promoted node ram_clk~input (placed in PIN M8 (CLK1n, DIFFIO_RX_L36n, DIFFOUT_L36n, High_Speed)) File: /home/edocit/Documenti/AUGC/CPU_RISC_32/08-test_datapath_123/datapath_123.vhdl Line: 18
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RAM:RAM_M|cnt[0] File: /home/edocit/Documenti/AUGC/CPU_RISC_32/03-RAM/RAM.vhdl Line: 36
        Info (176357): Destination node RAM:RAM_M|cnt[1] File: /home/edocit/Documenti/AUGC/CPU_RISC_32/03-RAM/RAM.vhdl Line: 36
        Info (176357): Destination node RAM:RAM_M|cnt[2] File: /home/edocit/Documenti/AUGC/CPU_RISC_32/03-RAM/RAM.vhdl Line: 36
        Info (176357): Destination node RAM:RAM_M|cnt[3] File: /home/edocit/Documenti/AUGC/CPU_RISC_32/03-RAM/RAM.vhdl Line: 36
        Info (176357): Destination node RAM:RAM_M|cnt[4] File: /home/edocit/Documenti/AUGC/CPU_RISC_32/03-RAM/RAM.vhdl Line: 36
        Info (176357): Destination node RAM:RAM_M|cnt[5] File: /home/edocit/Documenti/AUGC/CPU_RISC_32/03-RAM/RAM.vhdl Line: 36
        Info (176357): Destination node RAM:RAM_M|cnt[6] File: /home/edocit/Documenti/AUGC/CPU_RISC_32/03-RAM/RAM.vhdl Line: 36
        Info (176357): Destination node RAM:RAM_M|cnt[7] File: /home/edocit/Documenti/AUGC/CPU_RISC_32/03-RAM/RAM.vhdl Line: 36
        Info (176357): Destination node RAM:RAM_M|cnt[8] File: /home/edocit/Documenti/AUGC/CPU_RISC_32/03-RAM/RAM.vhdl Line: 36
        Info (176357): Destination node RAM:RAM_M|cnt[9] File: /home/edocit/Documenti/AUGC/CPU_RISC_32/03-RAM/RAM.vhdl Line: 36
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node reg_file_en~input (placed in PIN M9 (CLK1p, DIFFIO_RX_L36p, DIFFOUT_L36p, High_Speed)) File: /home/edocit/Documenti/AUGC/CPU_RISC_32/08-test_datapath_123/datapath_123.vhdl Line: 21
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node REGISTER_FILE:RF|reg_process~0
        Info (176357): Destination node REGISTER_FILE:RF|reg_process~1
        Info (176357): Destination node REGISTER_FILE:RF|registers[1][31]~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 32
        Info (176357): Destination node REGISTER_FILE:RF|reg_process~2
Info (176353): Automatically promoted node ir_wr_en~input (placed in PIN N4 (CLK0n, DIFFIO_RX_L28n, DIFFOUT_L28n, High_Speed)) File: /home/edocit/Documenti/AUGC/CPU_RISC_32/08-test_datapath_123/datapath_123.vhdl Line: 17
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node REGISTER32:IR|d_out[31]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:IR|d_out[30]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:IR|d_out[27]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:IR|d_out[28]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:IR|d_out[29]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:IR|d_out[19]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:IR|d_out[20]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:IR|d_out[18]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:IR|d_out[17]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:IR|d_out[21]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node clk~input (placed in PIN N5 (CLK0p, DIFFIO_RX_L28p, DIFFOUT_L28p, High_Speed)) File: /home/edocit/Documenti/AUGC/CPU_RISC_32/08-test_datapath_123/datapath_123.vhdl Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node mar_wr_en~input (placed in PIN R11 (CLK7n, DIFFIO_TX_RX_B20n, DIFFOUT_B20n, High_Speed)) File: /home/edocit/Documenti/AUGC/CPU_RISC_32/08-test_datapath_123/datapath_123.vhdl Line: 15
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node REGISTER32:MAR|d_out[3]$latch~1 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:MAR|d_out[2]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:MAR|d_out[4]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:MAR|d_out[5]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
        Info (176357): Destination node REGISTER32:MAR|d_out[6]$latch~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/05-Register/register32.vhd Line: 21
Info (176353): Automatically promoted node ALU_32_BIT:ALU|sumsub_out[0]~0  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/01-alu_32_bit/alu_32_bit.vhd Line: 29
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ALU_32_BIT:ALU|RZ[31]~0  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/01-alu_32_bit/alu_32_bit.vhd Line: 29
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ALU_32_BIT:ALU|FLAG_B[0]~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/01-alu_32_bit/alu_32_bit.vhd Line: 29
        Info (176357): Destination node ALU_32_BIT:ALU|FLAG_B[1]~1 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/01-alu_32_bit/alu_32_bit.vhd Line: 29
        Info (176357): Destination node ALU_32_BIT:ALU|sumsub_out[0]~0 File: /home/edocit/Documenti/AUGC/CPU_RISC_32/01-alu_32_bit/alu_32_bit.vhd Line: 29
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~10  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~11  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~13  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~15  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~16  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~17  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~19  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~21  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~22  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~23  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~24  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~25  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node REGISTER_FILE:RF|Decoder0~26  File: /home/edocit/Documenti/AUGC/CPU_RISC_32/00-register_file/register_file.vhdl Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 50 (unused VREF, 2.5V VCCIO, 9 input, 41 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  60 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X22_Y22 to location X32_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (11888): Total time spent on timing analysis during the Fitter is 1.74 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file /home/edocit/Documenti/AUGC/CPU_RISC_32/08-test_datapath_123/output_files/datapath_123.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 1126 megabytes
    Info: Processing ended: Fri Jul 23 12:12:26 2021
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:01:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/edocit/Documenti/AUGC/CPU_RISC_32/08-test_datapath_123/output_files/datapath_123.fit.smsg.


