<!DOCTYPE html>
<html lang="fr">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Electronique numérique - Étude, adaptation et conception</title>
    <!-- KaTeX includes -->
    <link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/katex.min.css" crossorigin="anonymous">
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/katex.min.js" crossorigin="anonymous"></script>
    <script defer src="https://cdn.jsdelivr.net/npm/katex@0.16.10/dist/contrib/auto-render.min.js" crossorigin="anonymous"
        onload="renderMathInElement(document.body);"></script>
    <style>
        body {
            font-family: sans-serif;
            line-height: 1.6;
            margin: 20px;
            background-color: #fdfdfd;
            color: #333;
        }
        h1, h2, h3, h4, h5, h6 {
            color: #003366; /* Dark blue */
            margin-top: 1.5em;
            margin-bottom: 0.5em;
        }
        h1 { text-align: center; border-bottom: 2px solid #003366; padding-bottom: 10px; }
        h2 { border-bottom: 1px solid #ccc; padding-bottom: 5px; }
        h3 { color: #0055A4; /* Medium blue */ }
        h4 { color: #1E88E5; /* Lighter blue */ }
        table {
            border-collapse: collapse;
            margin: 1em 0;
            width: auto;
            border: 1px solid #ccc;
            font-size: 0.9em; /* Smaller font for tables */
        }
        th, td {
            border: 1px solid #ccc;
            padding: 6px; /* Adjusted padding */
            text-align: center;
            vertical-align: middle;
        }
        th {
            background-color: #eef; /* Light blue background for headers */
        }
        code, .katex {
            background-color: #f4f4f4;
            padding: 2px 5px;
            border-radius: 3px;
            font-family: monospace;
            font-size: 1.05em; /* Slightly larger for readability */
            line-height: 1.5;
        }
        .katex-display > .katex {
             font-size: 1.1em; /* Larger for display math */
        }
        ul, ol {
            list-style-position: outside;
            margin-left: 20px;
            margin-bottom: 1em;
        }
        li { margin-bottom: 0.5em; }
        dl { margin-left: 10px; }
        dt { font-weight: bold; color: #003366; }
        dd { margin-left: 20px; margin-bottom: 0.5em; }
        .placeholder {
            display: block;
            border: 1px dashed #aaa;
            padding: 20px;
            margin: 1em 0;
            text-align: center;
            color: #777;
            background-color: #fafafa;
            min-height: 50px; /* Minimum height for placeholders */
        }
        .contact-info {
            text-align: right;
            font-size: 0.9em;
            margin-bottom: 2em;
        }
        .page-header, .chap-header, .td-upmc-header, .iut-header { /* Added iut-header */
            display: flex;
            justify-content: space-between;
            align-items: flex-start;
            border-bottom: 1px solid #eee;
            padding-bottom: 10px;
            margin-bottom: 20px;
        }
        .address {
            font-size: 0.9em;
        }
        nav ul { list-style-type: none; padding-left: 0; }
        nav > ul > li { font-weight: bold; margin-top: 0.5em; }
        nav ul ul { margin-left: 20px; font-weight: normal; }
        .summary-box {
            border: 1px solid #003366;
            padding: 10px;
            margin: 1em 0;
            background-color: #f0f8ff; /* Alice blue */
            display: inline-block;
        }
        .kmap-table { border: 1px solid #555;} /* Style for Karnaugh maps */
        .kmap-table td, .kmap-table th { width: 40px; height: 40px; border: 1px solid #aaa; padding: 2px; }
        .kmap-table th { background-color: #eee; font-weight: normal; font-style: italic; }
        hr { margin: 3em 0; border: 0; border-top: 1px solid #eee; }
        .footer-watermark { font-size: 0.8em; color: #aaa; text-align: right; margin-top: 1em; }
        .datasheet-table { font-size: 0.8em; width: 100%;} /* Smaller font for dense datasheets */
        .datasheet-table th, .datasheet-table td { padding: 4px;}
        .autocorrection, .td-solution { /* Combined style */
            background-color: #f0fff0;
            border: 1px solid #8fbc8f;
            padding: 15px;
            margin-top: 1em;
            margin-bottom: 2em;
        }
        .autocorrection h3, .td-solution h4 { color: #2E8B57; } /* SeaGreen */
        .td-title, .iut-title { /* Added iut-title */
             text-align: center;
             margin-bottom: 2em;
        }
        .td-title h2, .iut-title h2 { color: #8B4513; border-bottom: none; } /* SaddleBrown */
        .td-title h3, .iut-title h3 { color: #A0522D; } /* Sienna */
        .exercise-title { font-weight: bold; color: #003366; margin-top: 1.5em; }
        .annexe { background-color: #fff8e1; border: 1px solid #ffe082; padding: 15px; margin-top: 2em; } /* Style for Annexe */
        .annexe h3 { color: #ff8f00; } /* Amber */
        .td-section-header { font-size: 1.5em; font-weight: bold; margin: 2em 0 1em 0; color: #4682B4; /* SteelBlue */ border-bottom: 1px solid #B0C4DE; /* LightSteelBlue */ padding-bottom: 5px;}
    </style>
</head>
<body>

    <!-- Header -->
    <header class="page-header">
        <!-- Contact Info -->
    </header>

    <!-- Title -->
    <h1>Electronique numérique</h1>
    <!-- Subtitle -->

    <!-- Initial Info -->
    <!-- Objectives, Prerequisites, etc. -->

    <hr>

    <!-- Sommaire -->
    <nav>
        <h2>Sommaire Général</h2>
        <ul>
             <li>Module 1: Bases et Technologie (P. Le Brun)</li>
             <li>Module 2: Fonctions et Opérateurs Logiques (A. Amari - Chap 2)</li>
             <li>Module 3: Travail Personnel & Autocorrection (P. Le Brun)</li>
             <li>Module 4: Travaux Dirigés - Fonctions Logiques (B. Decoux - Sujet 1)</li>
             <li>Module 5: Travaux Dirigés - Simplification Karnaugh (B. Decoux - Sujet 2)</li>
             <li>Module 6: Travaux Dirigés - Circuits Combinatoires (B. Decoux - Sujet 3)</li>
             <li>Module 7: Travaux Dirigés - Décodeur et Bascules (B. Decoux - Sujet 4)</li>
             <li>Module 8: Travaux Dirigés - Compteurs (B. Decoux - Sujet 5)</li>
             <li>Module 9: Travaux Dirigés (UPMC - Hiver 2007)</li>
             <li>Module 10: Travaux Dirigés (IUT Cergy-Pontoise - SIN S1)
                <ul>
                    <li>TD 1: Fonctions logiques</li>
                    <li>TD 2: Simplification des fonctions</li>
                    <li>TD 3: Conception de circuits</li>
                    <li>TD 4: Fonctions combinatoires</li>
                    <li>TD 5: Les multiplexeurs</li>
                    <li>TD 6: Représentation des nombres</li>
                    <li>TD 7: Circuits arithmétiques</li>
                    <li>TD 8: Les bascules</li>
                    <li>TD 9: Les bascules (2)</li>
                    <li>TD 10: Logique séquentielle</li>
                    <li>TD 11: Les compteurs</li>
                </ul>
             </li>
         </ul>
    </nav>

    <hr>

    <!-- Main Content -->
    <main>
        <!-- Modules 1-8 Content - Omitted -->
        <article><h2>Module 1: Bases et Technologie (P. Le Brun)</h2><p><em>(...)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <article><h2>Module 2: Fonctions et Opérateurs Logiques (A. Amari - Chap 2)</h2><p><em>(...)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <article><h2>Module 3: Travail Personnel & Autocorrection (P. Le Brun)</h2><p><em>(...)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <article><h2>Module 4: Travaux Dirigés - Fonctions Logiques (B. Decoux - Sujet 1)</h2><p><em>(...)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <article><h2>Module 5: Travaux Dirigés - Simplification Karnaugh (B. Decoux - Sujet 2)</h2><p><em>(...)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <article><h2>Module 6: Travaux Dirigés - Circuits Combinatoires (B. Decoux - Sujet 3)</h2><p><em>(...)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <article><h2>Module 7: Travaux Dirigés - Décodeur et Bascules (B. Decoux - Sujet 4)</h2><p><em>(...)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <article><h2>Module 8: Travaux Dirigés - Compteurs (B. Decoux - Sujet 5)</h2><p><em>(...)</em></p></article>
        <hr style="border-top: 3px solid #003366;">
        <!-- Module 9 Content - Omitted -->
        <article><h2>Module 9: Travaux Dirigés (UPMC - Hiver 2007)</h2><p><em>(Contenu détaillé dans la version précédente)</em></p></article>
        <hr style="border-top: 3px solid #003366;">

        <!-- Module 10 Content (IUT Cergy-Pontoise TD) -->
        <article>
            <header class="iut-title">
                <h2>Travaux Dirigés - Electronique Numérique</h2>
                <h3>SIN – S1</h3>
                <p>IUT de Cergy-Pontoise - Département GEII (Neuville)</p>
                <p><small>Année Universitaire : 2018 – 2017 (sic)</small></p>
                <div class="placeholder">[Image Placeholder: IUT Cergy-Pontoise Logo]</div>
            </header>

            <section>
                 <h3 class="td-section-header">TD 1: Fonctions logiques</h3>
                 <p class="exercise-title">Exercice 1 : Simplifications</p>
                 <p>Simplifier au maximum les expressions logiques suivantes :</p>
                 <ol>
                    <li>\( \overline{A}.B + A.\overline{B} \)</li>
                    <li>\( (A+B).(A+\overline{B}) \)</li>
                    <li>\( A + A.B \)</li>
                    <li>\( A.(A+B) \)</li>
                    <li>\( A + \overline{B}.C + A.\overline{B}.\overline{C}.(A.D+B) \)</li>
                    <li>\( \overline{A}.B + \overline{A}+B+C+\overline{D} \)</li>
                    <li>\( (A \oplus B).\overline{B} + A.B \)</li>
                    <li>\( A + A.B + \overline{A}.\overline{B} \)</li>
                 </ol>

                 <p class="exercise-title">Exercice 2 :</p>
                 <p>Donner la fonction logique correspondant au circuit de la figure 1.</p>
                 <div class="placeholder">[Image Placeholder: Circuit Logique Figure 1 (Page 2)]</div>

                 <p class="exercise-title">Exercice 3 : Circuits CMOS</p>
                 <ol>
                    <li>Quelle est la fonction logique correspondant à la figure 2 (porte logique complexe en technologie CMOS) ?</li>
                     <div class="placeholder">[Image Placeholder: Porte CMOS Complexe Figure 2 (Page 3)]</div>
                    <li>Donner le schéma avec porte complexe CMOS pour implanter la fonction \( s = x.y + z \).</li>
                 </ol>
            </section>

             <hr>

            <section>
                 <h3 class="td-section-header">TD 2: Simplification des fonctions</h3>
                 <p class="exercise-title">Exercice 1 :</p>
                 <p>Ecrire l'expression \( \overline{A \oplus B} \) avec les opérateurs ou, et, non.</p>

                 <p class="exercise-title">Exercice 2 :</p>
                 <ol>
                    <li>Convertir l'expression \( W\overline{X}Y + \overline{X}YZ \) en une somme de produit (sdp) de forme standard.</li>
                    <li>Convertir l'expression \( (A+\overline{B}).(\overline{B}+C) \) en un produit de sommes (pds) standard.</li>
                    <li>Convertir l'expression \( \overline{A}BC + AB + A\overline{B}\overline{C} \) en un pds standard.</li>
                    <li>Convertir l'expression \( (A+\overline{B}).\overline{A}.(\overline{B}+C) \) en une sdp standard.</li>
                 </ol>

                <p class="exercise-title">Exercice 3 :</p>
                 <ol>
                    <li>Créer une table de vérité pour la sdp standard : \( \overline{A}B\overline{C} + A\overline{B}C \)</li>
                    <li>Créer une table de vérité du pds suivant : \( (A+\overline{B}+C).(A+B+\overline{C}).(\overline{A}+\overline{B}+C) \)</li>
                 </ol>

                 <p class="exercise-title">Exercice 4 :</p>
                 <p>Dresser le tableau de Karnaugh des sdp suivantes :</p>
                 <ol>
                    <li>\( B\overline{C} + \overline{A}\overline{C} \)</li>
                    <li>\( \overline{B}\overline{C} + A\overline{B} + AB\overline{C} + A\overline{B}C\overline{D} + \overline{A}\overline{B}\overline{C}D + A\overline{B}CD \)</li>
                 </ol>

                 <p class="exercise-title">Exercice 5 :</p>
                 <p>Utiliser un tableau de Karnaugh pour minimiser les expressions suivantes :</p>
                  <ol>
                    <li>\( A + B\overline{C} + CD \)</li>
                    <li>\( \overline{A}BCD + A\overline{B}CD + ABC\overline{D} + ABCD \)</li>
                    <li>\( \overline{A}BC(\overline{D} + C.D) + AB(\overline{C}.\overline{D} + \overline{C}.D) + A\overline{B}.\overline{C}\overline{D} \)</li>
                    <li>\( (\overline{A}.B + AB)(CD + C\overline{D}) \)</li>
                    <li>\( \overline{A}B + \overline{B}C + \overline{C}.\overline{D} + \overline{A} \)</li>
                    <li>\( (A+\overline{B}+C+\overline{D}).(\overline{A}+B+C+D).(\overline{A}+\overline{B}+\overline{C}+D) \)</li>
                    <li>\( (X+\overline{Y}).(W+Z).(\overline{X}+\overline{Y}+\overline{Z}).(W+X+Y+Z) \)</li>
                 </ol>
            </section>

             <hr>

            <section>
                 <h3 class="td-section-header">TD 3: Conception de circuits</h3>
                 <p class="exercise-title">Exercice 1 :</p>
                 <p>Développez un circuit logique muni de 4 variables d'entrée qui donnera une sortie égale à '1' si et seulement si lorsque uniquement 3 variables d'entrée sont égales à '1'.</p>

                 <p class="exercise-title">Exercice 2 :</p>
                 <p>Soit un nombre binaire sur 4 bits \( (A = A_3A_2A_1A_0) \) codé en BCD. Concevoir un circuit logique qui donne une sortie haute quand le nombre binaire est supérieur à 0010 (2) et inférieur à 1010 (10).</p>

                 <p class="exercise-title">Exercice 3 :</p>
                 <p>On cherche à concevoir un décodeur pour piloter un afficheur 7 segments. La logique de décodage requiert 4 entrées BCD (E3 E2 E1 E0) et 7 sorties (a, b, c, d, e, f, g), soit une pour chaque segment, comme l'illustre la figure 3.</p>
                 <div class="placeholder">[Image Placeholder: Décodeur 7 segments Figure 3 (Page 5)]</div>
                 <p>La table de vérité ci-après (page 6) contient en réalité 7 tables de vérité. Un '1' placé dans une colonne de sortie des segments de la table indique un segment allumé.</p>
                  <div class="placeholder">[Image Placeholder: Table de vérité Décodeur 7 segments (Page 6)]</div>
                 <p>(Question implicite: Trouver les équations simplifiées pour chaque segment a-g, probablement en utilisant Karnaugh et en traitant les états 10-15 comme indifférents).</p>
            </section>

             <hr>

            <section>
                 <h3 class="td-section-header">TD 4: Fonctions combinatoires</h3>
                 <p class="exercise-title">Exercice 1 :</p>
                 <p>1) Trouver les équations logiques régissant le fonctionnement du décodeur 1 parmi 8 dont la table de vérité est résumée dans la figure 4.</p>
                  <div class="placeholder">[Image Placeholder: Table Décodeur 3->8 avec validations Figure 4 (Page 7)]</div>
                 <p>2) Donner la structure logique d'un tel décodeur (portes logiques).</p>

                 <p class="exercise-title">Exercice 2 :</p>
                 <p>A partir du décodeur conçu à l'exercice 1, concevoir un décodeur 1 parmi 32.</p>

                 <p class="exercise-title">Exercice 3 :</p>
                 <p>Quelle est la structure logique du codeur dont la table de vérité est fournie dans le tableau ci-dessous (Codeur décimal -> BCD) ?</p>
                 <table>
                    <caption>Table Codeur Décimal -> BCD</caption>
                     <thead><tr><th>Chiffre décimal</th><th>A3</th><th>A2</th><th>A1</th><th>A0</th></tr></thead>
                     <tbody>
                        <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>
                        <tr><td>1</td><td>0</td><td>0</td><td>0</td><td>1</td></tr>
                        <tr><td>2</td><td>0</td><td>0</td><td>1</td><td>0</td></tr>
                        <tr><td>3</td><td>0</td><td>0</td><td>1</td><td>1</td></tr>
                        <tr><td>4</td><td>0</td><td>1</td><td>0</td><td>0</td></tr>
                        <tr><td>5</td><td>0</td><td>1</td><td>0</td><td>1</td></tr>
                        <tr><td>6</td><td>0</td><td>1</td><td>1</td><td>0</td></tr>
                        <tr><td>7</td><td>0</td><td>1</td><td>1</td><td>1</td></tr>
                        <tr><td>8</td><td>1</td><td>0</td><td>0</td><td>0</td></tr>
                        <tr><td>9</td><td>1</td><td>0</td><td>0</td><td>1</td></tr>
                     </tbody>
                 </table>

                 <p class="exercise-title">Exercice 4 :</p>
                 <p>Encodeur prioritaire décimal (10 entrées A0-A9 -> 4 sorties Y3Y2Y1Y0). Si plusieurs lignes d'entrée sont actives, la sortie correspond à l'entrée d'indice le plus élevé.</p>
                 <ol>
                    <li>Compléter la table de vérité suivante (extrait):</li>
                     <table>
                         <thead><tr><th>A0..A9</th><th>Y3</th><th>Y2</th><th>Y1</th><th>Y0</th></tr></thead>
                         <tbody>
                            <tr><td>... A9=1 ...</td><td>1</td><td>0</td><td>0</td><td>1</td></tr>
                            <tr><td>... A8=1, A9=0 ...</td><td>1</td><td>0</td><td>0</td><td>0</td></tr>
                            <tr><td>... A7=1, A8=A9=0 ...</td><td>0</td><td>1</td><td>1</td><td>1</td></tr>
                            <tr><td>...</td><td>...</td><td>...</td><td>...</td><td>...</td></tr>
                            <tr><td>A0=1, A1-A9=0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr>
                            <tr><td>A0-A9=0</td><td>?</td><td>?</td><td>?</td><td>? (Invalide/Haute Impédance?)</td></tr>
                         </tbody>
                     </table>
                    <li>Donner les équations logiques exprimant les Yi en fonction des variables d'entrée.</li>
                 </ol>

                 <p class="exercise-title">Exercice 5 :</p>
                 <p>Concevoir un transcodeur 4 bits traduisant une entrée codée en binaire vers une sortie exprimée à l'aide du code Gray.</p>
                 <div class="placeholder">[Image Placeholder: Table Binaire <-> Gray (Page 8)]</div>
            </section>

             <hr>

            <section>
                 <h3 class="td-section-header">TD 5: Les multiplexeurs</h3>
                 <p class="exercise-title">Exercice 1 : Les multiplexeurs</p>
                 <ol>
                    <li>Trouver les équations logiques régissant le fonctionnement du multiplexeur (MUX) à 4 entrées (I0-I3) plus une entrée de validation active au niveau bas : \( \overline{val} \). Combien faut-il d'entrées de sélection (S1, S0)?</li>
                    <li>Même question mais pour un MUX à 8 entrées (I0-I7) plus \( \overline{val} \). (S2, S1, S0).</li>
                 </ol>

                <p class="exercise-title">Exercice 2 :</p>
                 <p>A l'aide de multiplexeurs 8 entrées définis dans l'exercice 1, concevoir un multiplexeur à 16 entrées.</p>

                 <p class="exercise-title">Exercice 3 :</p>
                 <p>Créer un circuit pour mettre en œuvre la fonction logique spécifiée au tableau suivant en utilisant un multiplexeur à 8 entrées (Adresses A2, A1, A0).</p>
                 <table>
                     <caption>Table Fonction Ex 3</caption>
                     <thead><tr><th>A2</th><th>A1</th><th>A0</th><th>Y</th></tr></thead>
                     <tbody>
                        <tr><td>0</td><td>0</td><td>0</td><td>0</td></tr>
                        <tr><td>0</td><td>0</td><td>1</td><td>1</td></tr>
                        <tr><td>0</td><td>1</td><td>0</td><td>0</td></tr>
                        <tr><td>0</td><td>1</td><td>1</td><td>1</td></tr>
                        <tr><td>1</td><td>0</td><td>0</td><td>0</td></tr>
                        <tr><td>1</td><td>0</td><td>1</td><td>1</td></tr>
                        <tr><td>1</td><td>1</td><td>0</td><td>1</td></tr>
                        <tr><td>1</td><td>1</td><td>1</td><td>0</td></tr>
                     </tbody>
                 </table>

                 <p class="exercise-title">Exercice 4 : Les démultiplexeurs</p>
                 <p>Déterminer le circuit logique permettant de réaliser un démultiplexeur (DEMUX) à une entrée (E) et 4 sorties (O0-O3), sélectionnées par S1, S0.</p>
            </section>

             <hr>

            <section>
                 <h3 class="td-section-header">TD 6: Représentation des nombres</h3>
                  <p class="exercise-title">Exercice 1 :</p>
                 <p>Convertir les nombres binaires suivants en décimal, octal, hexadécimal : 0011001, 100001, 0101101, 11010, 11111111.</p>
                 <p class="exercise-title">Exercice 2 :</p>
                 <p>Convertir les nombres décimaux suivant en binaire, octal et hexadécimal: 14, 25.225, 32.625.</p>
                 <p class="exercise-title">Exercice 3 :</p>
                 <p>Déterminer l'équivalent binaire et décimal des nombres hexadécimaux suivants : 10A4, F8E, 1742.</p>
                 <p class="exercise-title">Exercice 4 :</p>
                 <p>Déterminer la valeur décimale des nombres binaires suivants exprimés selon la notation signe-grandeur (Sign-Magnitude): a) 10010101, b) 01110111, c) 11011101.</p>
                 <p class="exercise-title">Exercice 5 :</p>
                 <p>Déterminez la valeur décimale des nombres binaires suivants (supposés négatifs ou potentiellement négatifs) exprimés selon la notation en complément à un: a) 00010111, b) 11101000, c) 0101010, d) 11111111.</p>
                 <p class="exercise-title">Exercice 6 :</p>
                 <p>Déterminer la valeur décimale des nombres binaires suivants (supposés négatifs ou potentiellement négatifs) exprimés selon la notation en complément à deux: a) 01010110, b) 10101010, c) 00001111, d) 10000001.</p>
                 <p class="exercise-title">Exercice 7 :</p>
                 <p>Convertissez les nombres suivants en notation complément à 2 (sur 16 bits) : a) 145, b) -153, c) -49, d) 225.</p>
                 <p class="exercise-title">Exercice 8 :</p>
                 <p>Effectuez les opérations suivantes avec des nombres entiers signés en complément à 2 (sur 3 ou 4 bits implicitement):</p>
                 <ol>
                    <li>011 + 011</li>
                    <li>100 + 011</li>
                    <li>110 + 100</li>
                    <li>111 – 010</li>
                    <li>011 – 101</li>
                    <li>100 – 111</li>
                 </ol>
                 <p>(Attention aux débordements éventuels).</p>
            </section>

            <hr>

            <section>
                 <h3 class="td-section-header">TD 7: Circuits arithmétiques</h3>
                 <p class="exercise-title">Exercice 1 :</p>
                 <p>Ecrire les équations logiques du comparateur à 1 bit (A, B -> S1 (A<B), S2 (A=B), S3 (A>B)).</p>
                  <table>
                    <caption>Comparateur 1 bit</caption>
                     <thead><tr><th>AB</th><th>S1 (A<B)</th><th>S2 (A=B)</th><th>S3 (A>B)</th></tr></thead>
                     <tbody>
                        <tr><td>00</td><td>0</td><td>1</td><td>0</td></tr>
                        <tr><td>01</td><td>1</td><td>0</td><td>0</td></tr>
                        <tr><td>10</td><td>0</td><td>0</td><td>1</td></tr>
                        <tr><td>11</td><td>0</td><td>1</td><td>0</td></tr>
                     </tbody>
                  </table>

                 <p class="exercise-title">Exercice 2 :</p>
                 <p>Comparateur cascadable 1 bit. Entrées A, B, E1 (<in), E2 (=in), E3 (>in). Sorties S1 (<out), S2 (=out), S3 (>out).</p>
                 <ol>
                    <li>Déterminer les équations logiques en complétant la table de vérité.</li>
                      <table>
                        <caption>Comparateur Cascadable 1 bit</caption>
                         <thead><tr><th>AB</th><th>E1 (<in)</th><th>E2 (=in)</th><th>E3 (>in)</th><th>S1 (<out)</th><th>S2 (=out)</th><th>S3 (>out)</th></tr></thead>
                         <tbody>
                             <tr><td>01 (A<B)</td><td>X</td><td>X</td><td>X</td><td>1</td><td>0</td><td>0</td></tr>
                             <tr><td>10 (A>B)</td><td>X</td><td>X</td><td>X</td><td>0</td><td>0</td><td>1</td></tr>
                             <tr><td>A=B</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td></tr>
                             <tr><td>A=B</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td><td>0</td></tr>
                             <tr><td>A=B</td><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td><td>1</td></tr>
                             <tr><td>A=B</td><td>0</td><td>0</td><td>0</td><td>?</td><td>?</td><td>? (Cas impossible)</td></tr>
                         </tbody>
                      </table>
                    <li>Décrire schématiquement l'architecture d'un comparateur 3 bits à partir de comparateur 1 bit.</li>
                 </ol>

                 <p class="exercise-title">Exercice 3 :</p>
                 <p>Montrer comment peut on transformer un comparateur cascadable 1 bit en un comparateur 3 bits avec le minimum de portes logiques en plus.</p>

                 <p class="exercise-title">Exercice 4 :</p>
                 <p>Afficher le résultat d'une comparaison (A>B, A=B, A<B) sur un afficheur 7 segments à cathode commune (Sorties S, E, I).</p>

                 <p class="exercise-title">Exercice 5 :</p>
                 <p>Codage de Hamming pour transmettre 4 bits (m1..m4) avec détection/correction d'1 erreur. Mot de 7 bits (k1, k2, m1, k3, m2, m3, m4). Bits de contrôle k1, k2, k3 calculés pour parité paire:</p>
                 <ul>
                    <li>t1 = parité(k1, m1, m2, m4) = 0</li>
                    <li>t2 = parité(k2, m1, m3, m4) = 0</li>
                    <li>t3 = parité(k3, m2, m3, m4) = 0</li>
                 </ul>
                 <p>A la réception (K1..M4), on recalcule T1, T2, T3. Si T3T2T1 = 000, pas d'erreur. Sinon, T3T2T1 donne la position du bit erroné.</p>
                 <p>Exemple: Mot à transmettre: 1101 (m1=1, m2=1, m3=0, m4=1). Calculer k1, k2, k3. Mot émis. Supposer une erreur sur le 3ème bit. Mot reçu. Calculer T1, T2, T3. Corriger.</p>
                 <ol>
                    <li>Représenter un schéma synoptique de la transmission (émetteur, récepteur, correcteur).</li>
                    <li>Proposer un schéma pour chacun des 3 modules (Calcul des ki, Calcul des Ti, Correction).</li>
                 </ol>
            </section>

             <hr>

            <section>
                 <h3 class="td-section-header">TD 8: Les bascules</h3>
                 <p class="exercise-title">Exercice 1 :</p>
                 <p>Déterminer la forme d'onde des sorties Q et \( \overline{Q} \) d'un bistable RS (actif HAUT) avec les signaux S et R donnés.</p>
                 <div class="placeholder">[Image Placeholder: Chronogramme S, R (Page 14)]</div>

                 <p class="exercise-title">Exercice 2 :</p>
                 <p>Concevoir une bascule « clocked RS NAND Latch » (verrou RS en NAND synchronisé sur horloge C active HAUT).</p>

                 <p class="exercise-title">Exercice 3 :</p>
                 <p>Déterminer la forme d'onde de la sortie Q si les entrées (S, R, val) sont appliquées à un bistable RS à entrée de validation (val=H), avec état initial Q=0.</p>
                 <div class="placeholder">[Image Placeholder: Chronogramme S, R, val (Page 14)]</div>
            </section>

            <hr>

            <section>
                 <h3 class="td-section-header">TD 9: Les bascules (2)</h3>
                 <p class="exercise-title">Exercice 1 :</p>
                 <p>Déterminer la forme d'onde des sorties Q si on applique les entrées D et H illustrées à une bascule D latch (transparente sur H=1), avec état initial Q=0.</p>
                 <div class="placeholder">[Image Placeholder: Chronogramme D, H (Page 15)]</div>

                 <p class="exercise-title">Exercice 2 :</p>
                 <p>Déterminer la forme d'onde des sorties Q si on applique les entrées clk, J, K illustrées à une bascule JK à déclenchement par front positif, avec état initial Q=0.</p>
                 <div class="placeholder">[Image Placeholder: Chronogramme clk, J, K (Page 15)]</div>

                 <p class="exercise-title">Exercice 3 :</p>
                 <p>Concevoir une bascule JK en utilisant comme base une bascule D avec entrées synchrones CE (Chip Enable), CLK et entrée asynchrone CLR (Clear). Proposer plusieurs schémas possibles.</p>
            </section>

             <hr>

            <section>
                 <h3 class="td-section-header">TD 10: Logique séquentielle</h3>
                 <p class="exercise-title">Exercice 1 :</p>
                 <p>Compléter les chronogrammes (sortie Q) pour chacun des schémas de bascules (D Latch, D FlipFlop?, JK FlipFlop?, T FlipFlop?) avec l'horloge H donnée.</p>
                 <div class="placeholder">[Image Placeholder: Schémas bascules et chronogrammes (Page 16)]</div>

                 <p class="exercise-title">Exercice 2 :</p>
                 <p>Analyser le fonctionnement du montage de la figure 5 (Registre à décalage 2 bits avec XOR?).</p>
                  <div class="placeholder">[Image Placeholder: Montage Figure 5 (Page 17)]</div>

                 <p class="exercise-title">Exercice 3 :</p>
                 <p>Illustrer les formes d'ondes d'un compteur en anneau (Ring Counter) comportant 5 bascules. Présumez que la première bascule est à l'état HAUT initialement, les autres à BAS.</p>

                 <p class="exercise-title">Exercice 4 :</p>
                 <p>Donner la séquence d'évolution d'un générateur pseudo-aléatoire (LFSR) à 4 bascules D (Configuration non spécifiée, ex: \( D_0 = Q_3 \oplus Q_2 \)?).</p>

                 <p class="exercise-title">Exercice 5 à modifier:</p>
                 <p>Registre bidirectionnel 8 bits. Déterminer les états après chaque impulsion d'horloge si départ = 76 (décimal), commande DROITE/GAUCHE, et entrée série BAS.</p>

                 <p class="exercise-title">Exercice 6 :</p>
                 <p>Concevoir un digicode à 4 chiffres glissants. Saisie chiffre hexa (0-F). Serrure s'ouvre si 5 chiffres corrects tapés dans l'ordre. Erreur -> recommencer. Interface: clavier[3:0], CHIFFRE_OK (entrée), OUVRIR (sortie). Bouton ENREG pour mémoriser nouveau code.</p>
            </section>

             <hr>

            <section>
                 <h3 class="td-section-header">TD 11: Les compteurs</h3>
                 <p class="exercise-title">Exercice 1 :</p>
                 <p>Réaliser un compteur binaire asynchrone modulo-8 utilisant des bascules D actives sur front montant.</p>
                 <p class="exercise-title">Exercice 2 :</p>
                 <p>Réaliser un compteur binaire asynchrone modulo 5 utilisant : a) Des bascules D, b) Des bascules JK.</p>
                 <p class="exercise-title">Exercice 3 :</p>
                 <p>Réaliser un compteur binaire synchrone modulo 5 utilisant des bascules JK.</p>
                 <p class="exercise-title">Exercice 4 :</p>
                 <p>Développer un compteur synchrone réversible de 3 bits afin de produire une séquence de code Gray. Entrée COMPTAGE/DECOMPTAGE (1=Comptage, 0=Décomptage).</p>
                 <p class="exercise-title">Exercice 5 :</p>
                 <p>On considère les compteurs synchrones intégrés suivants : A (modulo 5), B (modulo 2), C (modulo 3). Chaque compteur dispose de EN (validation), \( \overline{CLR} \) (reset), MAX (sortie max atteint).</p>
                 <p>Donner le schéma bloc du système réalisant un compteur BCD synchrone de 0 à 29.</p>
                 <p class="exercise-title">Exercice 6 :</p>
                 <p>Concevoir un circuit d'horloge numérique (heures, minutes, secondes) affichant sur 7-segments. Horloge d'entrée 50Hz disponible. Donner le schéma de principe.</p>
            </section>

        </article>
        <!-- End Module 10 Content -->

    </main>
    <!-- End Main Content -->

    <!-- Footer -->
    <footer>
        <hr>
        <p style="text-align: center; font-size: 0.8em;">Fin du document HTML.</p>
         <p class="footer-watermark">Sources: P. Le Brun (Lycée L. Armand) / A. Amari (UPMC) / B. Decoux / IUT Cergy-Pontoise</p>
    </footer>

    <script>
        document.addEventListener("DOMContentLoaded", function() {
            renderMathInElement(document.body, {
                delimiters: [
                    {left: '$$', right: '$$', display: true},
                    {left: '\\[', right: '\\]', display: true},
                    {left: '$', right: '$', display: false},
                    {left: '\\(', right: '\\)', display: false}
                ]
            });
        });
    </script>
</body>
</html>
