TimeQuest Timing Analyzer report for Project4
Thu Nov 27 16:11:42 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. SDC File List
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 25. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 26. Fast Model Minimum Pulse Width: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project4                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Project4.sdc  ; OK     ; Thu Nov 27 16:11:39 2014 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+
; CLOCK_50                             ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                        ; { CLOCK_50 }                             ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
+--------------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+-----------+-----------------+--------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                           ; Note ;
+-----------+-----------------+--------------------------------------+------+
; 26.53 MHz ; 26.53 MHz       ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow Model Setup Summary                                      ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 62.311 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK_50                             ; 10.000 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 47.436 ; 0.000         ;
+--------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                              ;
+--------+------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                                      ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 62.311 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 37.722     ;
; 62.448 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 37.585     ;
; 62.963 ; Register:pc|dataOut[4] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 37.070     ;
; 63.290 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a23~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.129      ; 36.799     ;
; 63.293 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a26~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.125      ; 36.792     ;
; 63.427 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a23~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.129      ; 36.662     ;
; 63.430 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a26~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.125      ; 36.655     ;
; 63.508 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[25]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.525     ;
; 63.628 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a16~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.129      ; 36.461     ;
; 63.645 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[18]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.388     ;
; 63.645 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[25]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.388     ;
; 63.661 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a30~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.127      ; 36.426     ;
; 63.744 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[26]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.289     ;
; 63.749 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[14]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.013     ; 36.276     ;
; 63.765 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 36.301     ;
; 63.765 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a16~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.129      ; 36.324     ;
; 63.782 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[18]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.251     ;
; 63.786 ; Register:pc|dataOut[6] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.247     ;
; 63.797 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.116      ; 36.279     ;
; 63.798 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a30~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.127      ; 36.289     ;
; 63.799 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[27]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.234     ;
; 63.881 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[26]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.152     ;
; 63.886 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[14]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.013     ; 36.139     ;
; 63.902 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 36.164     ;
; 63.917 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a30~portb_address_reg10 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.127      ; 36.170     ;
; 63.934 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.116      ; 36.142     ;
; 63.936 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[24]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.097     ;
; 63.936 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[27]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.097     ;
; 63.942 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a23~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.129      ; 36.147     ;
; 63.945 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a26~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.125      ; 36.140     ;
; 64.000 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a21~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.125      ; 36.085     ;
; 64.007 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[28]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 36.026     ;
; 64.008 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg7   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 36.058     ;
; 64.013 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 36.059     ;
; 64.031 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.116      ; 36.045     ;
; 64.051 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[15]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.001     ; 35.986     ;
; 64.051 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[4]                                                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.001     ; 35.986     ;
; 64.051 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[5]                                                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.001     ; 35.986     ;
; 64.051 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[11]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.001     ; 35.986     ;
; 64.054 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a30~portb_address_reg10 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.127      ; 36.033     ;
; 64.063 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg9   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 36.003     ;
; 64.073 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[24]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 35.960     ;
; 64.078 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 35.994     ;
; 64.098 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a2~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.119      ; 35.981     ;
; 64.108 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a19~portb_address_reg10 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.122      ; 35.974     ;
; 64.109 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.121      ; 35.972     ;
; 64.123 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a17~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.124      ; 35.961     ;
; 64.137 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a21~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.125      ; 35.948     ;
; 64.144 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[28]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 35.889     ;
; 64.145 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg7   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 35.921     ;
; 64.150 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 35.922     ;
; 64.160 ; Register:pc|dataOut[4] ; PipeBuffer:pipeBuffer|branchOut[25]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 35.873     ;
; 64.168 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.116      ; 35.908     ;
; 64.173 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a17~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.124      ; 35.911     ;
; 64.188 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[15]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.001     ; 35.849     ;
; 64.188 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[4]                                                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.001     ; 35.849     ;
; 64.188 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[5]                                                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.001     ; 35.849     ;
; 64.188 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[11]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.001     ; 35.849     ;
; 64.200 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg9   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 35.866     ;
; 64.209 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|pcMux                                                                                  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.008      ; 35.837     ;
; 64.215 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 35.857     ;
; 64.235 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a2~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.119      ; 35.844     ;
; 64.245 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a19~portb_address_reg10 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.122      ; 35.837     ;
; 64.246 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.121      ; 35.835     ;
; 64.258 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a21~portb_address_reg10 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.125      ; 35.827     ;
; 64.259 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[31]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 35.774     ;
; 64.260 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a17~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.124      ; 35.824     ;
; 64.280 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a16~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.129      ; 35.809     ;
; 64.297 ; Register:pc|dataOut[4] ; PipeBuffer:pipeBuffer|branchOut[18]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 35.736     ;
; 64.300 ; Register:pc|dataOut[7] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 35.733     ;
; 64.310 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a17~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.124      ; 35.774     ;
; 64.313 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a30~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.127      ; 35.774     ;
; 64.315 ; Register:pc|dataOut[3] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.014      ; 35.737     ;
; 64.321 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a8~portb_address_reg10  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.113      ; 35.752     ;
; 64.321 ; Register:pc|dataOut[9] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 35.717     ;
; 64.325 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a6~portb_address_reg10  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.117      ; 35.752     ;
; 64.332 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[16]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.012      ; 35.718     ;
; 64.341 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a25~portb_address_reg10 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.120      ; 35.739     ;
; 64.346 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|pcMux                                                                                  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.008      ; 35.700     ;
; 64.360 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[21]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 35.673     ;
; 64.366 ; Register:pc|dataOut[3] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a23~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.148      ; 35.742     ;
; 64.369 ; Register:pc|dataOut[3] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a26~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.144      ; 35.735     ;
; 64.382 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a2~portb_address_reg7   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.119      ; 35.697     ;
; 64.389 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[13]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.003      ; 35.652     ;
; 64.391 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg7   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.121      ; 35.690     ;
; 64.395 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a21~portb_address_reg10 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.125      ; 35.690     ;
; 64.396 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg6  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.112      ; 35.676     ;
; 64.396 ; Register:pc|dataOut[4] ; PipeBuffer:pipeBuffer|branchOut[26]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 35.637     ;
; 64.396 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[31]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 35.637     ;
; 64.397 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a12~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.123      ; 35.686     ;
; 64.398 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a26~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.125      ; 35.687     ;
; 64.399 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg10  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 35.667     ;
; 64.401 ; Register:pc|dataOut[4] ; PipeBuffer:pipeBuffer|branchOut[14]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.013     ; 35.624     ;
; 64.412 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.116      ; 35.664     ;
; 64.417 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.106      ; 35.649     ;
; 64.425 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg10 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.116      ; 35.651     ;
; 64.426 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a2~portb_address_reg9   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.119      ; 35.653     ;
; 64.433 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a2~portb_address_reg10  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.119      ; 35.646     ;
; 64.438 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a12~portb_address_reg10 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.123      ; 35.645     ;
; 64.449 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.116      ; 35.627     ;
+--------+------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+-------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                    ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.445 ; SWDevice:sw_device|holding          ; SWDevice:sw_device|holding                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWDevice:sw_device|RE               ; SWDevice:sw_device|RE                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; KeyDevice:key_device|RE             ; KeyDevice:key_device|RE                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Timer:timer|TCTL[0]                 ; Timer:timer|TCTL[0]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; KeyDevice:key_device|IE             ; KeyDevice:key_device|IE                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWDevice:sw_device|IE               ; SWDevice:sw_device|IE                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Timer:timer|TCTL[2]                 ; Timer:timer|TCTL[2]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; SWDevice:sw_device|OR               ; SWDevice:sw_device|OR                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.618 ; SWDevice:sw_device|prev[9]          ; SWDevice:sw_device|switches[9]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.622 ; PipeBuffer:pipeBuffer|branchOut[1]  ; Register:pc|dataOut[1]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.622 ; SWDevice:sw_device|prev[7]          ; SWDevice:sw_device|switches[7]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.624 ; SWDevice:sw_device|counter[19]      ; SWDevice:sw_device|counter[19]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.910      ;
; 0.629 ; Timer:timer|TCNT[31]                ; Timer:timer|TCNT[31]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; Timer:timer|count[31]               ; Timer:timer|count[31]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.770 ; Register:pc|dataOut[0]              ; PipeBuffer:pipeBuffer|pipePcOut[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.056      ;
; 0.788 ; PipeBuffer:pipeBuffer|pcMux         ; DataMemory:dataMemory|data_rtl_0_bypass[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.844 ; PipeBuffer:pipeBuffer|branchOut[29] ; Register:pc|dataOut[29]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.129      ;
; 0.848 ; PipeBuffer:pipeBuffer|branchOut[31] ; Register:pc|dataOut[31]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.133      ;
; 0.851 ; PipeBuffer:pipeBuffer|branchOut[18] ; Register:pc|dataOut[18]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.136      ;
; 0.857 ; PipeBuffer:pipeBuffer|branchOut[19] ; Register:pc|dataOut[19]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.142      ;
; 0.858 ; Register:pc|dataOut[31]             ; PipeBuffer:pipeBuffer|pipePcOut[31]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.143      ;
; 0.858 ; PipeBuffer:pipeBuffer|branchOut[9]  ; Register:pc|dataOut[9]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.138      ;
; 0.871 ; Register:pc|dataOut[10]             ; PipeBuffer:pipeBuffer|nextDrOut[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.157      ;
; 0.876 ; Register:pc|dataOut[10]             ; PipeBuffer:pipeBuffer|nextDrOut[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.162      ;
; 0.951 ; PipeBuffer:pipeBuffer|branchOut[24] ; Register:pc|dataOut[24]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.236      ;
; 0.961 ; Register:pc|dataOut[1]              ; PipeBuffer:pipeBuffer|pipePcOut[1]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.247      ;
; 0.961 ; Register:pc|dataOut[17]             ; PipeBuffer:pipeBuffer|pipePcOut[17]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.247      ;
; 0.962 ; Register:pc|dataOut[11]             ; PipeBuffer:pipeBuffer|nextDrOut[1]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.248      ;
; 0.965 ; Register:pc|dataOut[1]              ; PipeBuffer:pipeBuffer|branchOut[1]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.967 ; SWDevice:sw_device|prev[5]          ; SWDevice:sw_device|switches[5]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; Register:pc|dataOut[14]             ; PipeBuffer:pipeBuffer|pipePcOut[14]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; SWDevice:sw_device|counter[10]      ; SWDevice:sw_device|counter[10]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; Timer:timer|TCNT[16]                ; Timer:timer|TCNT[16]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; Timer:timer|TCNT[0]                 ; Timer:timer|TCNT[0]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; SWDevice:sw_device|prev[3]          ; SWDevice:sw_device|switches[3]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; Timer:timer|count[0]                ; Timer:timer|count[0]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; Timer:timer|count[16]               ; Timer:timer|count[16]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; SWDevice:sw_device|prev[4]          ; SWDevice:sw_device|switches[4]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.970 ; SWDevice:sw_device|prev[6]          ; SWDevice:sw_device|switches[6]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.256      ;
; 0.972 ; SWDevice:sw_device|counter[1]       ; SWDevice:sw_device|counter[1]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.973 ; Register:pc|dataOut[11]             ; PipeBuffer:pipeBuffer|nextDrOut[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 0.975 ; SWDevice:sw_device|counter[11]      ; SWDevice:sw_device|counter[11]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; Timer:timer|TCNT[17]                ; Timer:timer|TCNT[17]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; Timer:timer|TCNT[1]                 ; Timer:timer|TCNT[1]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; Timer:timer|count[1]                ; Timer:timer|count[1]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; Timer:timer|count[17]               ; Timer:timer|count[17]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; KeyDevice:key_device|RE             ; KeyDevice:key_device|OR                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; Timer:timer|TCNT[9]                 ; Timer:timer|TCNT[9]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Timer:timer|TCNT[18]                ; Timer:timer|TCNT[18]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Timer:timer|TCNT[25]                ; Timer:timer|TCNT[25]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Timer:timer|TCNT[2]                 ; Timer:timer|TCNT[2]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Timer:timer|count[2]                ; Timer:timer|count[2]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Timer:timer|count[9]                ; Timer:timer|count[9]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Timer:timer|count[18]               ; Timer:timer|count[18]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Timer:timer|count[25]               ; Timer:timer|count[25]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; Timer:timer|TCNT[7]                 ; Timer:timer|TCNT[7]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|TCNT[11]                ; Timer:timer|TCNT[11]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|TCNT[13]                ; Timer:timer|TCNT[13]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|TCNT[14]                ; Timer:timer|TCNT[14]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|TCNT[15]                ; Timer:timer|TCNT[15]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|TCNT[20]                ; Timer:timer|TCNT[20]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|TCNT[23]                ; Timer:timer|TCNT[23]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|TCNT[27]                ; Timer:timer|TCNT[27]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|TCNT[29]                ; Timer:timer|TCNT[29]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|TCNT[30]                ; Timer:timer|TCNT[30]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|TCNT[4]                 ; Timer:timer|TCNT[4]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[4]                ; Timer:timer|count[4]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[7]                ; Timer:timer|count[7]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[11]               ; Timer:timer|count[11]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[13]               ; Timer:timer|count[13]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[14]               ; Timer:timer|count[14]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[15]               ; Timer:timer|count[15]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[20]               ; Timer:timer|count[20]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[23]               ; Timer:timer|count[23]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[27]               ; Timer:timer|count[27]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[29]               ; Timer:timer|count[29]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Timer:timer|count[30]               ; Timer:timer|count[30]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; Register:pc|dataOut[11]             ; PipeBuffer:pipeBuffer|nextDrOut[3]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.264      ;
; 0.978 ; Register:pc|dataOut[11]             ; PipeBuffer:pipeBuffer|nextDrOut[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.264      ;
; 0.979 ; SWDevice:sw_device|counter[3]       ; SWDevice:sw_device|counter[3]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; SWDevice:sw_device|counter[5]       ; SWDevice:sw_device|counter[5]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.266      ;
; 0.983 ; SWDevice:sw_device|counter[12]      ; SWDevice:sw_device|counter[12]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; SWDevice:sw_device|counter[7]       ; SWDevice:sw_device|counter[7]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; SWDevice:sw_device|counter[14]      ; SWDevice:sw_device|counter[14]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; SWDevice:sw_device|counter[17]      ; SWDevice:sw_device|counter[17]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; SWDevice:sw_device|counter[8]       ; SWDevice:sw_device|counter[8]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; SWDevice:sw_device|counter[9]       ; SWDevice:sw_device|counter[9]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.990 ; PipeBuffer:pipeBuffer|branchOut[8]  ; Register:pc|dataOut[8]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.284      ;
; 1.000 ; SWDevice:sw_device|prev[8]          ; SWDevice:sw_device|switches[8]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.286      ;
; 1.001 ; PipeBuffer:pipeBuffer|branchOut[21] ; Register:pc|dataOut[21]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.286      ;
; 1.002 ; PipeBuffer:pipeBuffer|branchOut[25] ; Register:pc|dataOut[25]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.287      ;
; 1.002 ; SWDevice:sw_device|prev[1]          ; SWDevice:sw_device|switches[1]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.288      ;
; 1.006 ; PipeBuffer:pipeBuffer|branchOut[22] ; Register:pc|dataOut[22]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.291      ;
; 1.006 ; PipeBuffer:pipeBuffer|branchOut[23] ; Register:pc|dataOut[23]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.291      ;
; 1.007 ; SWDevice:sw_device|counter[18]      ; SWDevice:sw_device|counter[18]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.007 ; Register:pc|dataOut[10]             ; PipeBuffer:pipeBuffer|nextDrOut[1]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.010 ; SWDevice:sw_device|counter[0]       ; SWDevice:sw_device|counter[0]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.296      ;
; 1.013 ; SWDevice:sw_device|prev[0]          ; SWDevice:sw_device|switches[0]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.299      ;
; 1.013 ; PipeBuffer:pipeBuffer|memtoReg      ; RegisterFile:dprf|REGS~238                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.299      ;
; 1.015 ; Timer:timer|TCNT[24]                ; Timer:timer|TCNT[24]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
+-------+-------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_we_reg         ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_we_reg         ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_we_reg        ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_we_reg        ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg6  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg6  ;
; 47.436 ; 50.000       ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg7  ;
; 47.436 ; 50.000       ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg7  ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; CLOCK_50   ; 9.571 ; 9.571 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 9.143 ; 9.143 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_50   ; 9.003 ; 9.003 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_50   ; 9.571 ; 9.571 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 9.068 ; 9.068 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; 6.826 ; 6.826 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; 6.660 ; 6.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; 6.815 ; 6.815 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; 5.991 ; 5.991 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; 6.826 ; 6.826 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; 5.674 ; 5.674 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; 5.932 ; 5.932 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; 6.430 ; 6.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; 6.112 ; 6.112 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; CLOCK_50   ; 5.963 ; 5.963 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; 5.650 ; 5.650 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; CLOCK_50   ; -7.044 ; -7.044 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -7.082 ; -7.082 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_50   ; -7.077 ; -7.077 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_50   ; -7.347 ; -7.347 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -7.044 ; -7.044 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; -2.183 ; -2.183 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; -2.592 ; -2.592 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; -2.812 ; -2.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; -2.556 ; -2.556 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; -3.146 ; -3.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; -2.550 ; -2.550 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; -2.615 ; -2.615 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; -3.154 ; -3.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; -2.593 ; -2.593 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; CLOCK_50   ; -2.183 ; -2.183 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; -2.326 ; -2.326 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 6.085 ; 6.085 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; CLOCK_50   ; 5.609 ; 5.609 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; CLOCK_50   ; 6.006 ; 6.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; CLOCK_50   ; 6.043 ; 6.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; CLOCK_50   ; 6.042 ; 6.042 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; CLOCK_50   ; 6.033 ; 6.033 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; CLOCK_50   ; 6.060 ; 6.060 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; CLOCK_50   ; 6.085 ; 6.085 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; CLOCK_50   ; 7.032 ; 7.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; CLOCK_50   ; 6.128 ; 6.128 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; CLOCK_50   ; 6.716 ; 6.716 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; CLOCK_50   ; 6.679 ; 6.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; CLOCK_50   ; 6.717 ; 6.717 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; CLOCK_50   ; 7.032 ; 7.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; CLOCK_50   ; 6.724 ; 6.724 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; CLOCK_50   ; 7.421 ; 7.421 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; CLOCK_50   ; 7.012 ; 7.012 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; CLOCK_50   ; 6.683 ; 6.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; CLOCK_50   ; 7.088 ; 7.088 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; CLOCK_50   ; 6.471 ; 6.471 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; CLOCK_50   ; 7.072 ; 7.072 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; CLOCK_50   ; 7.091 ; 7.091 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; CLOCK_50   ; 7.421 ; 7.421 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; CLOCK_50   ; 6.960 ; 6.960 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; CLOCK_50   ; 6.665 ; 6.665 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; CLOCK_50   ; 6.919 ; 6.919 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; CLOCK_50   ; 6.960 ; 6.960 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; CLOCK_50   ; 6.423 ; 6.423 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; CLOCK_50   ; 6.291 ; 6.291 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; CLOCK_50   ; 6.580 ; 6.580 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; CLOCK_50   ; 6.515 ; 6.515 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_50   ; 6.815 ; 6.815 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_50   ; 5.739 ; 5.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_50   ; 6.619 ; 6.619 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_50   ; 6.042 ; 6.042 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_50   ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_50   ; 6.631 ; 6.631 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_50   ; 6.815 ; 6.815 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_50   ; 6.585 ; 6.585 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_50   ; 5.588 ; 5.588 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_50   ; 7.121 ; 7.121 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 6.266 ; 6.266 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 5.503 ; 5.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 7.041 ; 7.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 6.925 ; 6.925 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 6.590 ; 6.590 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 6.665 ; 6.665 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 6.147 ; 6.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 7.121 ; 7.121 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_50   ; 6.005 ; 6.005 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_50   ; 6.580 ; 6.580 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 5.092 ; 5.092 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; CLOCK_50   ; 5.092 ; 5.092 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; CLOCK_50   ; 5.456 ; 5.456 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; CLOCK_50   ; 5.488 ; 5.488 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; CLOCK_50   ; 5.488 ; 5.488 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; CLOCK_50   ; 5.481 ; 5.481 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; CLOCK_50   ; 5.509 ; 5.509 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; CLOCK_50   ; 5.335 ; 5.335 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; CLOCK_50   ; 5.742 ; 5.742 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; CLOCK_50   ; 5.742 ; 5.742 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; CLOCK_50   ; 6.330 ; 6.330 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; CLOCK_50   ; 6.292 ; 6.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; CLOCK_50   ; 6.317 ; 6.317 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; CLOCK_50   ; 6.330 ; 6.330 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; CLOCK_50   ; 6.456 ; 6.456 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; CLOCK_50   ; 6.121 ; 6.121 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; CLOCK_50   ; 6.118 ; 6.118 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; CLOCK_50   ; 6.666 ; 6.666 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; CLOCK_50   ; 6.336 ; 6.336 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; CLOCK_50   ; 6.732 ; 6.732 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; CLOCK_50   ; 6.118 ; 6.118 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; CLOCK_50   ; 6.716 ; 6.716 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; CLOCK_50   ; 6.743 ; 6.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; CLOCK_50   ; 6.813 ; 6.813 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; CLOCK_50   ; 5.740 ; 5.740 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; CLOCK_50   ; 6.125 ; 6.125 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; CLOCK_50   ; 6.336 ; 6.336 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; CLOCK_50   ; 6.380 ; 6.380 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; CLOCK_50   ; 5.847 ; 5.847 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; CLOCK_50   ; 5.740 ; 5.740 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; CLOCK_50   ; 6.003 ; 6.003 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; CLOCK_50   ; 5.904 ; 5.904 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_50   ; 5.588 ; 5.588 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_50   ; 5.739 ; 5.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_50   ; 6.619 ; 6.619 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_50   ; 6.042 ; 6.042 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_50   ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_50   ; 6.631 ; 6.631 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_50   ; 6.815 ; 6.815 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_50   ; 6.585 ; 6.585 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_50   ; 5.588 ; 5.588 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_50   ; 5.503 ; 5.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 6.266 ; 6.266 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 5.503 ; 5.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 7.041 ; 7.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 6.925 ; 6.925 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 6.590 ; 6.590 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 6.665 ; 6.665 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 6.147 ; 6.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 7.121 ; 7.121 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_50   ; 6.005 ; 6.005 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_50   ; 6.580 ; 6.580 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+---------------------------------------------------------------+
; Fast Model Setup Summary                                      ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 85.459 ; 0.000         ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; CLOCK_50                             ; 10.000 ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 47.873 ; 0.000         ;
+--------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                              ;
+--------+------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                                      ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 85.459 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 14.567     ;
; 85.552 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 14.474     ;
; 85.705 ; Register:pc|dataOut[4] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 14.321     ;
; 85.872 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a26~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.078      ; 14.205     ;
; 85.874 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a23~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.082      ; 14.207     ;
; 85.957 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[25]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 14.069     ;
; 85.965 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a26~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.078      ; 14.112     ;
; 85.967 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a23~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.082      ; 14.114     ;
; 86.007 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[26]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 14.019     ;
; 86.010 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a16~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.082      ; 14.071     ;
; 86.039 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a30~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.080      ; 14.040     ;
; 86.050 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[25]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.976     ;
; 86.051 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[18]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.975     ;
; 86.057 ; Register:pc|dataOut[6] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 13.970     ;
; 86.078 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.062      ; 13.983     ;
; 86.081 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[27]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.945     ;
; 86.100 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[26]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.926     ;
; 86.103 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a16~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.082      ; 13.978     ;
; 86.104 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.071      ; 13.966     ;
; 86.111 ; Register:pc|dataOut[3] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a26~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 13.984     ;
; 86.113 ; Register:pc|dataOut[3] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a23~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.100      ; 13.986     ;
; 86.117 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg7   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.062      ; 13.944     ;
; 86.118 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a26~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.078      ; 13.959     ;
; 86.120 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a23~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.082      ; 13.961     ;
; 86.126 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.067      ; 13.940     ;
; 86.129 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[24]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.897     ;
; 86.132 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a30~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.080      ; 13.947     ;
; 86.143 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.071      ; 13.927     ;
; 86.144 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[18]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.882     ;
; 86.154 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[14]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 13.866     ;
; 86.159 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[28]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.867     ;
; 86.167 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a21~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.078      ; 13.910     ;
; 86.171 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.062      ; 13.890     ;
; 86.174 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[27]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.852     ;
; 86.194 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg9   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.062      ; 13.867     ;
; 86.197 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.071      ; 13.873     ;
; 86.203 ; Register:pc|dataOut[4] ; PipeBuffer:pipeBuffer|branchOut[25]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.823     ;
; 86.204 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.067      ; 13.862     ;
; 86.205 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a17~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.078      ; 13.872     ;
; 86.210 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg7   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.062      ; 13.851     ;
; 86.219 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.067      ; 13.847     ;
; 86.222 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[15]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 13.808     ;
; 86.222 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[4]                                                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 13.808     ;
; 86.222 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[5]                                                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 13.808     ;
; 86.222 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[11]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 13.808     ;
; 86.222 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[24]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.804     ;
; 86.228 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a2~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.074      ; 13.845     ;
; 86.232 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[31]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.794     ;
; 86.236 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.075      ; 13.838     ;
; 86.236 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.071      ; 13.834     ;
; 86.245 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[17]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.781     ;
; 86.245 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[19]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.781     ;
; 86.245 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[20]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.781     ;
; 86.245 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[21]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.781     ;
; 86.245 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[22]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.781     ;
; 86.245 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[23]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.781     ;
; 86.245 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[29]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.781     ;
; 86.247 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[14]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.012     ; 13.773     ;
; 86.249 ; Register:pc|dataOut[3] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a16~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.100      ; 13.850     ;
; 86.252 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[28]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.774     ;
; 86.253 ; Register:pc|dataOut[4] ; PipeBuffer:pipeBuffer|branchOut[26]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.773     ;
; 86.256 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a16~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.082      ; 13.825     ;
; 86.260 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a21~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.078      ; 13.817     ;
; 86.271 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a17~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.078      ; 13.806     ;
; 86.278 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a2~portb_address_reg7   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.074      ; 13.795     ;
; 86.278 ; Register:pc|dataOut[3] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a30~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.098      ; 13.819     ;
; 86.279 ; Register:pc|dataOut[3] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.012      ; 13.765     ;
; 86.285 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg7   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.075      ; 13.789     ;
; 86.285 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a30~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.080      ; 13.794     ;
; 86.287 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg9   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.062      ; 13.774     ;
; 86.288 ; Register:pc|dataOut[7] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a26~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.080      ; 13.791     ;
; 86.290 ; Register:pc|dataOut[9] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 13.742     ;
; 86.290 ; Register:pc|dataOut[7] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a23~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.084      ; 13.793     ;
; 86.294 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a12~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.077      ; 13.782     ;
; 86.295 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a30~portb_address_reg10 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.080      ; 13.784     ;
; 86.295 ; Register:pc|dataOut[7] ; PipeBuffer:pipeBuffer|branchOut[30]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.004     ; 13.733     ;
; 86.297 ; Register:pc|dataOut[4] ; PipeBuffer:pipeBuffer|branchOut[18]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.729     ;
; 86.297 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg2  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.067      ; 13.769     ;
; 86.298 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a17~portb_address_reg7  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.078      ; 13.779     ;
; 86.306 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg6  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.067      ; 13.760     ;
; 86.312 ; Register:pc|dataOut[5] ; PipeBuffer:pipeBuffer|branchOut[16]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.009      ; 13.729     ;
; 86.315 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[15]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 13.715     ;
; 86.315 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[4]                                                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 13.715     ;
; 86.315 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[5]                                                                           ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 13.715     ;
; 86.315 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[11]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.002     ; 13.715     ;
; 86.317 ; Register:pc|dataOut[3] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.080      ; 13.762     ;
; 86.321 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a2~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.074      ; 13.752     ;
; 86.324 ; Register:pc|dataOut[4] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a4~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.062      ; 13.737     ;
; 86.325 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[31]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.701     ;
; 86.327 ; Register:pc|dataOut[4] ; PipeBuffer:pipeBuffer|branchOut[27]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.699     ;
; 86.329 ; Register:pc|dataOut[2] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg2   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.075      ; 13.745     ;
; 86.332 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a13~portb_address_reg9  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.071      ; 13.738     ;
; 86.332 ; Register:pc|dataOut[5] ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a2~portb_address_reg6   ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.074      ; 13.741     ;
; 86.338 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[17]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.688     ;
; 86.338 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[19]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.688     ;
; 86.338 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[20]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.688     ;
; 86.338 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[21]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.688     ;
; 86.338 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[22]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.688     ;
; 86.338 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[23]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.688     ;
; 86.338 ; Register:pc|dataOut[2] ; PipeBuffer:pipeBuffer|branchOut[29]                                                                          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.006     ; 13.688     ;
+--------+------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                         ;
+-------+-------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                    ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; SWDevice:sw_device|holding          ; SWDevice:sw_device|holding                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWDevice:sw_device|RE               ; SWDevice:sw_device|RE                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; KeyDevice:key_device|RE             ; KeyDevice:key_device|RE                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Timer:timer|TCTL[0]                 ; Timer:timer|TCTL[0]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; KeyDevice:key_device|IE             ; KeyDevice:key_device|IE                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWDevice:sw_device|IE               ; SWDevice:sw_device|IE                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Timer:timer|TCTL[2]                 ; Timer:timer|TCTL[2]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SWDevice:sw_device|OR               ; SWDevice:sw_device|OR                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; SWDevice:sw_device|prev[9]          ; SWDevice:sw_device|switches[9]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; SWDevice:sw_device|counter[19]      ; SWDevice:sw_device|counter[19]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; PipeBuffer:pipeBuffer|branchOut[1]  ; Register:pc|dataOut[1]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SWDevice:sw_device|prev[7]          ; SWDevice:sw_device|switches[7]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Timer:timer|TCNT[31]                ; Timer:timer|TCNT[31]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Timer:timer|count[31]               ; Timer:timer|count[31]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.303 ; PipeBuffer:pipeBuffer|pcMux         ; DataMemory:dataMemory|data_rtl_0_bypass[0] ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.455      ;
; 0.319 ; PipeBuffer:pipeBuffer|branchOut[29] ; Register:pc|dataOut[29]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.470      ;
; 0.321 ; PipeBuffer:pipeBuffer|branchOut[31] ; Register:pc|dataOut[31]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.472      ;
; 0.323 ; PipeBuffer:pipeBuffer|branchOut[18] ; Register:pc|dataOut[18]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.474      ;
; 0.325 ; Register:pc|dataOut[0]              ; PipeBuffer:pipeBuffer|pipePcOut[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; PipeBuffer:pipeBuffer|branchOut[19] ; Register:pc|dataOut[19]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.478      ;
; 0.327 ; Register:pc|dataOut[31]             ; PipeBuffer:pipeBuffer|pipePcOut[31]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.478      ;
; 0.329 ; PipeBuffer:pipeBuffer|branchOut[9]  ; Register:pc|dataOut[9]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.476      ;
; 0.346 ; Register:pc|dataOut[10]             ; PipeBuffer:pipeBuffer|nextDrOut[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.498      ;
; 0.351 ; Register:pc|dataOut[10]             ; PipeBuffer:pipeBuffer|nextDrOut[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.503      ;
; 0.355 ; SWDevice:sw_device|counter[10]      ; SWDevice:sw_device|counter[10]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Timer:timer|TCNT[16]                ; Timer:timer|TCNT[16]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Timer:timer|TCNT[0]                 ; Timer:timer|TCNT[0]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Timer:timer|count[0]                ; Timer:timer|count[0]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Timer:timer|count[16]               ; Timer:timer|count[16]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; Register:pc|dataOut[17]             ; PipeBuffer:pipeBuffer|pipePcOut[17]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; SWDevice:sw_device|prev[4]          ; SWDevice:sw_device|switches[4]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; SWDevice:sw_device|counter[11]      ; SWDevice:sw_device|counter[11]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Register:pc|dataOut[14]             ; PipeBuffer:pipeBuffer|pipePcOut[14]        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Timer:timer|TCNT[17]                ; Timer:timer|TCNT[17]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Timer:timer|TCNT[1]                 ; Timer:timer|TCNT[1]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Timer:timer|count[1]                ; Timer:timer|count[1]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Timer:timer|count[17]               ; Timer:timer|count[17]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Timer:timer|TCNT[9]                 ; Timer:timer|TCNT[9]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|TCNT[11]                ; Timer:timer|TCNT[11]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|TCNT[18]                ; Timer:timer|TCNT[18]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|TCNT[25]                ; Timer:timer|TCNT[25]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|TCNT[27]                ; Timer:timer|TCNT[27]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|TCNT[2]                 ; Timer:timer|TCNT[2]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|count[2]                ; Timer:timer|count[2]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|count[9]                ; Timer:timer|count[9]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|count[11]               ; Timer:timer|count[11]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|count[18]               ; Timer:timer|count[18]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|count[25]               ; Timer:timer|count[25]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Timer:timer|count[27]               ; Timer:timer|count[27]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; SWDevice:sw_device|counter[1]       ; SWDevice:sw_device|counter[1]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|TCNT[7]                 ; Timer:timer|TCNT[7]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SWDevice:sw_device|prev[6]          ; SWDevice:sw_device|switches[6]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|TCNT[13]                ; Timer:timer|TCNT[13]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|TCNT[14]                ; Timer:timer|TCNT[14]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|TCNT[15]                ; Timer:timer|TCNT[15]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|TCNT[20]                ; Timer:timer|TCNT[20]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|TCNT[23]                ; Timer:timer|TCNT[23]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|TCNT[29]                ; Timer:timer|TCNT[29]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|TCNT[30]                ; Timer:timer|TCNT[30]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|TCNT[4]                 ; Timer:timer|TCNT[4]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|count[4]                ; Timer:timer|count[4]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|count[7]                ; Timer:timer|count[7]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|count[13]               ; Timer:timer|count[13]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|count[14]               ; Timer:timer|count[14]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|count[15]               ; Timer:timer|count[15]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|count[20]               ; Timer:timer|count[20]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|count[23]               ; Timer:timer|count[23]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|count[29]               ; Timer:timer|count[29]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Timer:timer|count[30]               ; Timer:timer|count[30]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; KeyDevice:key_device|RE             ; KeyDevice:key_device|OR                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; SWDevice:sw_device|counter[3]       ; SWDevice:sw_device|counter[3]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; SWDevice:sw_device|prev[5]          ; SWDevice:sw_device|switches[5]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; SWDevice:sw_device|counter[5]       ; SWDevice:sw_device|counter[5]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; SWDevice:sw_device|prev[3]          ; SWDevice:sw_device|switches[3]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; SWDevice:sw_device|counter[12]      ; SWDevice:sw_device|counter[12]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; SWDevice:sw_device|counter[7]       ; SWDevice:sw_device|counter[7]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SWDevice:sw_device|counter[8]       ; SWDevice:sw_device|counter[8]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SWDevice:sw_device|counter[9]       ; SWDevice:sw_device|counter[9]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SWDevice:sw_device|counter[17]      ; SWDevice:sw_device|counter[17]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; SWDevice:sw_device|counter[14]      ; SWDevice:sw_device|counter[14]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; PipeBuffer:pipeBuffer|branchOut[24] ; Register:pc|dataOut[24]                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.519      ;
; 0.368 ; PipeBuffer:pipeBuffer|branchOut[8]  ; Register:pc|dataOut[8]                     ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.526      ;
; 0.369 ; SWDevice:sw_device|counter[0]       ; SWDevice:sw_device|counter[0]              ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SWDevice:sw_device|counter[18]      ; SWDevice:sw_device|counter[18]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; PipeBuffer:pipeBuffer|memtoReg      ; RegisterFile:dprf|REGS~238                 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; SWDevice:sw_device|prev[0]          ; SWDevice:sw_device|switches[0]             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|TCNT[19]                ; Timer:timer|TCNT[19]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|TCNT[24]                ; Timer:timer|TCNT[24]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|TCNT[26]                ; Timer:timer|TCNT[26]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|TCNT[3]                 ; Timer:timer|TCNT[3]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|count[3]                ; Timer:timer|count[3]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|count[8]                ; Timer:timer|count[8]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|count[10]               ; Timer:timer|count[10]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|count[19]               ; Timer:timer|count[19]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|count[24]               ; Timer:timer|count[24]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|count[26]               ; Timer:timer|count[26]                      ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Timer:timer|TCNT[8]                 ; Timer:timer|TCNT[8]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Timer:timer|TCNT[5]                 ; Timer:timer|TCNT[5]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Timer:timer|TCNT[6]                 ; Timer:timer|TCNT[6]                        ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Timer:timer|TCNT[12]                ; Timer:timer|TCNT[12]                       ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
+-------+-------------------------------------+--------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_we_reg         ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~porta_we_reg         ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg0  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg1  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg10 ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg2  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg3  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg4  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg5  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg6  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg7  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg8  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_address_reg9  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_datain_reg1   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_we_reg        ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~porta_we_reg        ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg0  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg1  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg10 ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg2  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg3  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg4  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg5  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg6  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg6  ;
; 47.873 ; 50.000       ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg7  ;
; 47.873 ; 50.000       ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Rise       ; DataMemory:dataMemory|altsyncram:data_rtl_0|altsyncram_bue1:auto_generated|ram_block1a10~portb_address_reg7  ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; CLOCK_50   ; 5.074 ; 5.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 4.921 ; 4.921 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_50   ; 4.866 ; 4.866 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_50   ; 5.074 ; 5.074 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 4.861 ; 4.861 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; 3.201 ; 3.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; 3.119 ; 3.119 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; 3.178 ; 3.178 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; 2.868 ; 2.868 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; 3.201 ; 3.201 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; 2.769 ; 2.769 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; 2.831 ; 2.831 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; 3.081 ; 3.081 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; 2.881 ; 2.881 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; CLOCK_50   ; 2.825 ; 2.825 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; 2.681 ; 2.681 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; CLOCK_50   ; -4.047 ; -4.047 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -4.058 ; -4.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_50   ; -4.058 ; -4.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_50   ; -4.179 ; -4.179 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -4.047 ; -4.047 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; -1.292 ; -1.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; -1.469 ; -1.469 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; -1.566 ; -1.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; -1.458 ; -1.458 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; -1.707 ; -1.707 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; -1.476 ; -1.476 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; -1.473 ; -1.473 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; -1.713 ; -1.713 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; -1.433 ; -1.433 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; CLOCK_50   ; -1.292 ; -1.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; -1.341 ; -1.341 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 2.539 ; 2.539 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; CLOCK_50   ; 2.338 ; 2.338 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; CLOCK_50   ; 2.489 ; 2.489 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; CLOCK_50   ; 2.509 ; 2.509 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; CLOCK_50   ; 2.514 ; 2.514 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; CLOCK_50   ; 2.518 ; 2.518 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; CLOCK_50   ; 2.529 ; 2.529 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; CLOCK_50   ; 2.539 ; 2.539 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; CLOCK_50   ; 2.922 ; 2.922 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; CLOCK_50   ; 2.602 ; 2.602 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; CLOCK_50   ; 2.765 ; 2.765 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; CLOCK_50   ; 2.743 ; 2.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; CLOCK_50   ; 2.762 ; 2.762 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; CLOCK_50   ; 2.774 ; 2.774 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; CLOCK_50   ; 2.922 ; 2.922 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; CLOCK_50   ; 2.792 ; 2.792 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; CLOCK_50   ; 3.065 ; 3.065 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; CLOCK_50   ; 2.893 ; 2.893 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; CLOCK_50   ; 2.794 ; 2.794 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; CLOCK_50   ; 2.946 ; 2.946 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; CLOCK_50   ; 2.756 ; 2.756 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; CLOCK_50   ; 2.933 ; 2.933 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; CLOCK_50   ; 2.937 ; 2.937 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; CLOCK_50   ; 3.065 ; 3.065 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; CLOCK_50   ; 2.947 ; 2.947 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; CLOCK_50   ; 2.759 ; 2.759 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; CLOCK_50   ; 2.921 ; 2.921 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; CLOCK_50   ; 2.947 ; 2.947 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; CLOCK_50   ; 2.662 ; 2.662 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; CLOCK_50   ; 2.595 ; 2.595 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; CLOCK_50   ; 2.737 ; 2.737 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; CLOCK_50   ; 2.711 ; 2.711 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_50   ; 2.974 ; 2.974 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_50   ; 2.463 ; 2.463 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_50   ; 2.753 ; 2.753 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_50   ; 2.573 ; 2.573 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_50   ; 2.773 ; 2.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_50   ; 2.766 ; 2.766 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_50   ; 2.974 ; 2.974 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_50   ; 2.743 ; 2.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_50   ; 2.446 ; 2.446 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_50   ; 3.001 ; 3.001 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 2.607 ; 2.607 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 2.382 ; 2.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 2.937 ; 2.937 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 2.874 ; 2.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 2.851 ; 2.851 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 2.813 ; 2.813 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 2.648 ; 2.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 3.001 ; 3.001 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_50   ; 2.534 ; 2.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 2.146 ; 2.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; CLOCK_50   ; 2.146 ; 2.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; CLOCK_50   ; 2.301 ; 2.301 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; CLOCK_50   ; 2.320 ; 2.320 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; CLOCK_50   ; 2.324 ; 2.324 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; CLOCK_50   ; 2.328 ; 2.328 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; CLOCK_50   ; 2.341 ; 2.341 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; CLOCK_50   ; 2.317 ; 2.317 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; CLOCK_50   ; 2.475 ; 2.475 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; CLOCK_50   ; 2.475 ; 2.475 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; CLOCK_50   ; 2.638 ; 2.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; CLOCK_50   ; 2.616 ; 2.616 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; CLOCK_50   ; 2.635 ; 2.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; CLOCK_50   ; 2.647 ; 2.647 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; CLOCK_50   ; 2.742 ; 2.742 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; CLOCK_50   ; 2.611 ; 2.611 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; CLOCK_50   ; 2.635 ; 2.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; CLOCK_50   ; 2.773 ; 2.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; CLOCK_50   ; 2.679 ; 2.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; CLOCK_50   ; 2.828 ; 2.828 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; CLOCK_50   ; 2.635 ; 2.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; CLOCK_50   ; 2.812 ; 2.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; CLOCK_50   ; 2.822 ; 2.822 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; CLOCK_50   ; 2.882 ; 2.882 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; CLOCK_50   ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; CLOCK_50   ; 2.566 ; 2.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; CLOCK_50   ; 2.728 ; 2.728 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; CLOCK_50   ; 2.755 ; 2.755 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; CLOCK_50   ; 2.470 ; 2.470 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; CLOCK_50   ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; CLOCK_50   ; 2.544 ; 2.544 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; CLOCK_50   ; 2.527 ; 2.527 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_50   ; 2.446 ; 2.446 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_50   ; 2.463 ; 2.463 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_50   ; 2.753 ; 2.753 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_50   ; 2.573 ; 2.573 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_50   ; 2.773 ; 2.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_50   ; 2.766 ; 2.766 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_50   ; 2.974 ; 2.974 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_50   ; 2.743 ; 2.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_50   ; 2.446 ; 2.446 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_50   ; 2.382 ; 2.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 2.607 ; 2.607 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 2.382 ; 2.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 2.937 ; 2.937 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 2.874 ; 2.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 2.851 ; 2.851 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 2.813 ; 2.813 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 2.648 ; 2.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 3.001 ; 3.001 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_50   ; 2.534 ; 2.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+---------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                 ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 62.311 ; 0.215 ; N/A      ; N/A     ; 10.000              ;
;  CLOCK_50                             ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  PLL_inst|altpll_component|pll|clk[0] ; 62.311 ; 0.215 ; N/A      ; N/A     ; 47.436              ;
; Design-wide TNS                       ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; CLOCK_50   ; 9.571 ; 9.571 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; 9.143 ; 9.143 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_50   ; 9.003 ; 9.003 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_50   ; 9.571 ; 9.571 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; 9.068 ; 9.068 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; 6.826 ; 6.826 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; 6.660 ; 6.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; 6.815 ; 6.815 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; 5.991 ; 5.991 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; 6.826 ; 6.826 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; 5.674 ; 5.674 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; 5.932 ; 5.932 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; 6.430 ; 6.430 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; 6.112 ; 6.112 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; CLOCK_50   ; 5.963 ; 5.963 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; 5.650 ; 5.650 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; CLOCK_50   ; -4.047 ; -4.047 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; CLOCK_50   ; -4.058 ; -4.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; CLOCK_50   ; -4.058 ; -4.058 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; CLOCK_50   ; -4.179 ; -4.179 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; CLOCK_50   ; -4.047 ; -4.047 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; CLOCK_50   ; -1.292 ; -1.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_50   ; -1.469 ; -1.469 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; CLOCK_50   ; -1.566 ; -1.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; CLOCK_50   ; -1.458 ; -1.458 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; CLOCK_50   ; -1.707 ; -1.707 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; CLOCK_50   ; -1.476 ; -1.476 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; CLOCK_50   ; -1.473 ; -1.473 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; CLOCK_50   ; -1.713 ; -1.713 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; CLOCK_50   ; -1.433 ; -1.433 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; CLOCK_50   ; -1.292 ; -1.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; CLOCK_50   ; -1.341 ; -1.341 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 6.085 ; 6.085 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; CLOCK_50   ; 5.609 ; 5.609 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; CLOCK_50   ; 6.006 ; 6.006 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; CLOCK_50   ; 6.043 ; 6.043 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; CLOCK_50   ; 6.042 ; 6.042 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; CLOCK_50   ; 6.033 ; 6.033 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; CLOCK_50   ; 6.060 ; 6.060 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; CLOCK_50   ; 6.085 ; 6.085 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; CLOCK_50   ; 7.032 ; 7.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; CLOCK_50   ; 6.128 ; 6.128 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; CLOCK_50   ; 6.716 ; 6.716 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; CLOCK_50   ; 6.679 ; 6.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; CLOCK_50   ; 6.700 ; 6.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; CLOCK_50   ; 6.717 ; 6.717 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; CLOCK_50   ; 7.032 ; 7.032 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; CLOCK_50   ; 6.724 ; 6.724 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; CLOCK_50   ; 7.421 ; 7.421 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; CLOCK_50   ; 7.012 ; 7.012 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; CLOCK_50   ; 6.683 ; 6.683 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; CLOCK_50   ; 7.088 ; 7.088 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; CLOCK_50   ; 6.471 ; 6.471 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; CLOCK_50   ; 7.072 ; 7.072 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; CLOCK_50   ; 7.091 ; 7.091 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; CLOCK_50   ; 7.421 ; 7.421 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; CLOCK_50   ; 6.960 ; 6.960 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; CLOCK_50   ; 6.665 ; 6.665 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; CLOCK_50   ; 6.919 ; 6.919 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; CLOCK_50   ; 6.960 ; 6.960 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; CLOCK_50   ; 6.423 ; 6.423 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; CLOCK_50   ; 6.291 ; 6.291 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; CLOCK_50   ; 6.580 ; 6.580 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; CLOCK_50   ; 6.515 ; 6.515 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_50   ; 6.815 ; 6.815 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_50   ; 5.739 ; 5.739 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_50   ; 6.619 ; 6.619 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_50   ; 6.042 ; 6.042 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_50   ; 6.653 ; 6.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_50   ; 6.631 ; 6.631 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_50   ; 6.815 ; 6.815 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_50   ; 6.585 ; 6.585 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_50   ; 5.588 ; 5.588 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_50   ; 7.121 ; 7.121 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 6.266 ; 6.266 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 5.503 ; 5.503 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 7.041 ; 7.041 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 6.925 ; 6.925 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 6.590 ; 6.590 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 6.665 ; 6.665 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 6.147 ; 6.147 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 7.121 ; 7.121 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_50   ; 6.005 ; 6.005 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_50   ; 6.580 ; 6.580 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; CLOCK_50   ; 2.146 ; 2.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; CLOCK_50   ; 2.146 ; 2.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; CLOCK_50   ; 2.301 ; 2.301 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; CLOCK_50   ; 2.320 ; 2.320 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; CLOCK_50   ; 2.324 ; 2.324 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; CLOCK_50   ; 2.328 ; 2.328 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; CLOCK_50   ; 2.341 ; 2.341 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; CLOCK_50   ; 2.317 ; 2.317 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; CLOCK_50   ; 2.475 ; 2.475 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; CLOCK_50   ; 2.475 ; 2.475 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; CLOCK_50   ; 2.638 ; 2.638 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; CLOCK_50   ; 2.616 ; 2.616 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; CLOCK_50   ; 2.635 ; 2.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; CLOCK_50   ; 2.647 ; 2.647 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; CLOCK_50   ; 2.742 ; 2.742 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; CLOCK_50   ; 2.611 ; 2.611 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; CLOCK_50   ; 2.635 ; 2.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; CLOCK_50   ; 2.773 ; 2.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; CLOCK_50   ; 2.679 ; 2.679 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; CLOCK_50   ; 2.828 ; 2.828 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; CLOCK_50   ; 2.635 ; 2.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; CLOCK_50   ; 2.812 ; 2.812 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; CLOCK_50   ; 2.822 ; 2.822 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; CLOCK_50   ; 2.882 ; 2.882 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; CLOCK_50   ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; CLOCK_50   ; 2.566 ; 2.566 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; CLOCK_50   ; 2.728 ; 2.728 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; CLOCK_50   ; 2.755 ; 2.755 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; CLOCK_50   ; 2.470 ; 2.470 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; CLOCK_50   ; 2.401 ; 2.401 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; CLOCK_50   ; 2.544 ; 2.544 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; CLOCK_50   ; 2.527 ; 2.527 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; CLOCK_50   ; 2.446 ; 2.446 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; CLOCK_50   ; 2.463 ; 2.463 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; CLOCK_50   ; 2.753 ; 2.753 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; CLOCK_50   ; 2.573 ; 2.573 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; CLOCK_50   ; 2.773 ; 2.773 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; CLOCK_50   ; 2.766 ; 2.766 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; CLOCK_50   ; 2.974 ; 2.974 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; CLOCK_50   ; 2.743 ; 2.743 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; CLOCK_50   ; 2.446 ; 2.446 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; CLOCK_50   ; 2.382 ; 2.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 2.607 ; 2.607 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 2.382 ; 2.382 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 2.937 ; 2.937 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 2.874 ; 2.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 2.851 ; 2.851 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 2.813 ; 2.813 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 2.648 ; 2.648 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 3.001 ; 3.001 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; CLOCK_50   ; 2.534 ; 2.534 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; CLOCK_50   ; 2.720 ; 2.720 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 345797934 ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                           ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 345797934 ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 344   ; 344  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 130   ; 130  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 27 16:11:37 2014
Info: Command: quartus_sta Project4 -c Project4
Info: qsta_default_script.tcl version: #1
Info (20029): Only one processor detected - disabling parallel compilation
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Project4.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 62.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    62.311         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    47.436         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 85.459
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    85.459         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    47.873         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 356 megabytes
    Info: Processing ended: Thu Nov 27 16:11:42 2014
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


