---
layout: post
title: "Prelab 1"
author: "SJ Lee"
tags:
  - Other
---

## Prelab 1

### 1. 로직 게이트의 Gate diagram과 진리표

#### 1-1. Gate diagrams

<div align = center>
  
|![and](https://i.imgur.com/GiYCC1d.png)|![or](https://i.imgur.com/GWeNenv.png)|![not](https://i.imgur.com/RvJs8Ps.png)|![nand](https://i.imgur.com/nxf6aYq.png)|
|:--:|:--:|:--:|:--:|
|AND|OR|NOT|NAND|
|![nor](https://i.imgur.com/gjejdld.png)|![xor](https://i.imgur.com/9Gb6EiN.png)|![xnor](https://i.imgur.com/qOdDaog.png)||
|NOR|XOR|XNOR||

</div>

#### 1-2. 진리표

<div align = center>

|X|NOT|
|:--:|:--:|
|1|0|
|0|1|

|X|Y|AND|OR|NAND|NOR|XOR|XNOR|
|:--:|:--:|:--:|:--:|:--:|:--:|:--:|:--:|
|1|1|1|1|0|0|0|1|
|1|0|0|1|1|0|1|0|
|0|1|0|1|1|0|1|0|
|0|0|0|0|1|1|0|1|

</div>

<br/>

### 2. 게이트의 지연시간

Gate delay란 게이트 input의 변화가 output의 변화를 일으키는 데에 걸리는 시간이다. 주로 input이 최종값의 90%에 도달하는 시점과 output이 최종값의 90%에 도달하는 시간 사이의 시간차로 정의한다.예를 들어 MOS의 지연시간은 약 3분의 1 nanosecond 수준이다. [1] 대체로 논리 게이트에서 지연시간이 짧을수록 전력 소모가 크다. [2]

<br/>

### 3. NAND 게이트로 XOR 게이트 만들기

![3](https://i.imgur.com/R0EPmLF.jpg)


<br/>

### 참고 문헌
[1] Katz, R. & Borriello, G., 2005, Contemporary Logic Design 2nd Edition, Pearson Education, pp.162
[2] Ibid., pp. 130
