PIN_DEF = icosoc.pcf
DEVICE = hx8k
PROJ=kianv_soc_icoboard
FILES := kianv_soc_icoboard.v \
			 	 ../kianv.v \
	       register_file.v \
	       bram.v \
				 sram.v \
				 my_tx_uart.v \
				 spi_flash_mem.v \
				 oled_sdd1331.v
				 #my_vga_clk_generator.v \

FREQ := 30
all: $(PROJ).rpt $(PROJ).bin

%.blif: %.v
	yosys -q -D SYNTHESIS -p "synth_ice40 -top kianv_soc -json $(PROJ).json" $(FILES)

%.asc: $(PIN_DEF) %.blif
	nextpnr-ice40 -r --timing-allow-fail --freq $(FREQ) --$(DEVICE) --package ct256  --json $(PROJ).json --asc $(PROJ).asc --opt-timing --pcf $(PIN_DEF)
	#nextpnr-ice40 -r --pre-pack clocks.py --$(DEVICE) --package ct256  --json $(PROJ).json --asc $(PROJ).asc --opt-timing --pcf $(PIN_DEF)
	#nextpnr-ice40 -r --freq $(FREQ) --$(DEVICE) --package ct256  --json $(PROJ).json --asc $(PROJ).asc --pcf $(PIN_DEF)


%.bin: %.asc
	icepack $< $@

%.rpt: %.asc
	icetime -c $(FREQ) -d $(DEVICE) -mtr $@ $<

%_tb: %_tb.v %.v
	iverilog -o $@ $^

%_tb.vcd: %_tb
	vvp -N $< +vcd=$@

%_syn.v: %.blif
	yosys -p '-D SYNTHESIS read_blif -wideports $^; write_verilog $@'

%_syntb: %_tb.v %_syn.v
	iverilog -o $@ $^ `yosys-config --datdir/ice40/cells_sim.v`

%_syntb.vcd: %_syntb
	vvp -N $< +vcd=$@

sim: $(PROJ)_tb.vcd

postsim: $(PROJ)_syntb.vcd

prog: $(PROJ).bin
	#icoprog -R
	#icoprog -R
	icoprog -p < $<

burn: $(PROJ).bin
	#icoprog -R
	#icoprog -R
	icoprog -f < $<

clean:
	rm -f $(PROJ).blif $(PROJ).asc $(PROJ).rpt $(PROJ).bin $(PROJ).json

.SECONDARY:
.PHONY: all prog clean
