# Processador _RISC-V + Cache_ em System C

Projeto Final de Modelagem em Sistemas de Silício - 2017/1

Alunos:

* +Copyright (c) 2017 Davi Rabbouni de Carvalho Freitas
* Iuri
* Marcos Vinicius Prescendo Tonin - _140153233_

## Tarefas

###  Implementar processador

- [ ] Decode
- [ ] Fetch
- [ ] Execute
- [ ] Breg

###  Implementar uma memória cache de nível 1 (interna ao processador)

- [ ] Cache
###  Implementar uma conexão ao roteador (com criação de um módulo Shell)
- [ ] Shell/ Kernel

## Processador RISC-V 

### Tipos de Instruções
