/* File autogenerated with svd2groov */
#pragma once

#include <cstdint>

namespace stm32::stm32h7b3x {
namespace ac { inline constexpr std::uint32_t AC_BASE = 0xe000'ef90; } // namespace ac
namespace adc1 { inline constexpr std::uint32_t ADC1_BASE = 0x4002'2000; } // namespace adc1
namespace adc12_common { inline constexpr std::uint32_t ADC12_COMMON_BASE = 0x4002'2300; } // namespace adc12_common
namespace adc2 { inline constexpr std::uint32_t ADC2_BASE = 0x4002'2100; } // namespace adc2
namespace axi { inline constexpr std::uint32_t AXI_BASE = 0x5100'0000; } // namespace axi
namespace bdma1 { inline constexpr std::uint32_t BDMA1_BASE = 0x4802'2c00; } // namespace bdma1
namespace bdma2 { inline constexpr std::uint32_t BDMA2_BASE = 0x5802'5400; } // namespace bdma2
namespace can_ccu { inline constexpr std::uint32_t CAN_CCU_BASE = 0x4000'a800; } // namespace can_ccu
namespace cec { inline constexpr std::uint32_t CEC_BASE = 0x4000'6c00; } // namespace cec
namespace comp1 { inline constexpr std::uint32_t COMP1_BASE = 0x5800'3800; } // namespace comp1
namespace crc { inline constexpr std::uint32_t CRC_BASE = 0x4002'3000; } // namespace crc
namespace crs { inline constexpr std::uint32_t CRS_BASE = 0x4000'8400; } // namespace crs
namespace cryp { inline constexpr std::uint32_t CRYP_BASE = 0x4802'1000; } // namespace cryp
namespace dac { inline constexpr std::uint32_t DAC_BASE = 0x4000'7400; } // namespace dac
namespace dbgmcu { inline constexpr std::uint32_t DBGMCU_BASE = 0x5c00'1000; } // namespace dbgmcu
namespace dcmi { inline constexpr std::uint32_t DCMI_BASE = 0x4802'0000; } // namespace dcmi
namespace delay_block_octospi1 { inline constexpr std::uint32_t DELAY_BLOCK_OCTOSPI1_BASE = 0x5200'6000; } // namespace delay_block_octospi1
namespace delay_block_octospi2 { inline constexpr std::uint32_t DELAY_BLOCK_OCTOSPI2_BASE = 0x5200'b000; } // namespace delay_block_octospi2
namespace delay_block_sdmmc1 { inline constexpr std::uint32_t DELAY_BLOCK_SDMMC1_BASE = 0x5200'8000; } // namespace delay_block_sdmmc1
namespace delay_block_sdmmc2 { inline constexpr std::uint32_t DELAY_BLOCK_SDMMC2_BASE = 0x4802'2800; } // namespace delay_block_sdmmc2
namespace dfsdm1 { inline constexpr std::uint32_t DFSDM1_BASE = 0x4001'7800; } // namespace dfsdm1
namespace dfsdm2 { inline constexpr std::uint32_t DFSDM2_BASE = 0x5800'6c00; } // namespace dfsdm2
namespace dma1 { inline constexpr std::uint32_t DMA1_BASE = 0x4002'0000; } // namespace dma1
namespace dma2 { inline constexpr std::uint32_t DMA2_BASE = 0x4002'0400; } // namespace dma2
namespace dma2d { inline constexpr std::uint32_t DMA2D_BASE = 0x5200'1000; } // namespace dma2d
namespace dmamux1 { inline constexpr std::uint32_t DMAMUX1_BASE = 0x4002'0800; } // namespace dmamux1
namespace dmamux2 { inline constexpr std::uint32_t DMAMUX2_BASE = 0x5802'5800; } // namespace dmamux2
namespace exti { inline constexpr std::uint32_t EXTI_BASE = 0x5800'0000; } // namespace exti
namespace fdcan { inline constexpr std::uint32_t FDCAN_BASE = 0x4000'a400; } // namespace fdcan
namespace flash { inline constexpr std::uint32_t FLASH_BASE = 0x5200'2000; } // namespace flash
namespace fmc { inline constexpr std::uint32_t FMC_BASE = 0x5200'4000; } // namespace fmc
namespace fpu { inline constexpr std::uint32_t FPU_BASE = 0xe000'ef34; } // namespace fpu
namespace fpu_cpacr { inline constexpr std::uint32_t FPU_CPACR_BASE = 0xe000'ed88; } // namespace fpu_cpacr
namespace gpioa { inline constexpr std::uint32_t GPIOA_BASE = 0x5802'0000; } // namespace gpioa
namespace gpiob { inline constexpr std::uint32_t GPIOB_BASE = 0x5802'0400; } // namespace gpiob
namespace gpioc { inline constexpr std::uint32_t GPIOC_BASE = 0x5802'0800; } // namespace gpioc
namespace gpiod { inline constexpr std::uint32_t GPIOD_BASE = 0x5802'0c00; } // namespace gpiod
namespace gpioe { inline constexpr std::uint32_t GPIOE_BASE = 0x5802'1000; } // namespace gpioe
namespace gpiof { inline constexpr std::uint32_t GPIOF_BASE = 0x5802'1400; } // namespace gpiof
namespace gpiog { inline constexpr std::uint32_t GPIOG_BASE = 0x5802'1800; } // namespace gpiog
namespace gpioh { inline constexpr std::uint32_t GPIOH_BASE = 0x5802'1c00; } // namespace gpioh
namespace gpioi { inline constexpr std::uint32_t GPIOI_BASE = 0x5802'2000; } // namespace gpioi
namespace gpioj { inline constexpr std::uint32_t GPIOJ_BASE = 0x5802'2400; } // namespace gpioj
namespace gpiok { inline constexpr std::uint32_t GPIOK_BASE = 0x5802'2800; } // namespace gpiok
namespace hash { inline constexpr std::uint32_t HASH_BASE = 0x4802'1400; } // namespace hash
namespace hrtim_common { inline constexpr std::uint32_t HRTIM_COMMON_BASE = 0x4001'7780; } // namespace hrtim_common
namespace hrtim_master { inline constexpr std::uint32_t HRTIM_MASTER_BASE = 0x4001'7400; } // namespace hrtim_master
namespace hrtim_tima { inline constexpr std::uint32_t HRTIM_TIMA_BASE = 0x4001'7480; } // namespace hrtim_tima
namespace hrtim_timb { inline constexpr std::uint32_t HRTIM_TIMB_BASE = 0x4001'7500; } // namespace hrtim_timb
namespace hrtim_timc { inline constexpr std::uint32_t HRTIM_TIMC_BASE = 0x4001'7580; } // namespace hrtim_timc
namespace hrtim_timd { inline constexpr std::uint32_t HRTIM_TIMD_BASE = 0x4001'7600; } // namespace hrtim_timd
namespace hrtim_time { inline constexpr std::uint32_t HRTIM_TIME_BASE = 0x4001'7680; } // namespace hrtim_time
namespace hsem { inline constexpr std::uint32_t HSEM_BASE = 0x4802'0800; } // namespace hsem
namespace i2c1 { inline constexpr std::uint32_t I2C1_BASE = 0x4000'5400; } // namespace i2c1
namespace i2c2 { inline constexpr std::uint32_t I2C2_BASE = 0x4000'5800; } // namespace i2c2
namespace i2c3 { inline constexpr std::uint32_t I2C3_BASE = 0x4000'5c00; } // namespace i2c3
namespace i2c4 { inline constexpr std::uint32_t I2C4_BASE = 0x5800'1c00; } // namespace i2c4
namespace iwdg { inline constexpr std::uint32_t IWDG_BASE = 0x5800'4800; } // namespace iwdg
namespace jpeg { inline constexpr std::uint32_t JPEG_BASE = 0x5200'3000; } // namespace jpeg
namespace lptim1 { inline constexpr std::uint32_t LPTIM1_BASE = 0x4000'2400; } // namespace lptim1
namespace lptim2 { inline constexpr std::uint32_t LPTIM2_BASE = 0x5800'2400; } // namespace lptim2
namespace lptim3 { inline constexpr std::uint32_t LPTIM3_BASE = 0x5800'2800; } // namespace lptim3
namespace lpuart1 { inline constexpr std::uint32_t LPUART1_BASE = 0x5800'0c00; } // namespace lpuart1
namespace ltdc { inline constexpr std::uint32_t LTDC_BASE = 0x5000'1000; } // namespace ltdc
namespace mdios { inline constexpr std::uint32_t MDIOS_BASE = 0x4000'9400; } // namespace mdios
namespace mdma { inline constexpr std::uint32_t MDMA_BASE = 0x5200'0000; } // namespace mdma
namespace mpu { inline constexpr std::uint32_t MPU_BASE = 0xe000'ed90; } // namespace mpu
namespace nvic { inline constexpr std::uint32_t NVIC_BASE = 0xe000'e100; } // namespace nvic
namespace nvic_stir { inline constexpr std::uint32_t NVIC_STIR_BASE = 0xe000'ef00; } // namespace nvic_stir
namespace octospi1_control_register { inline constexpr std::uint32_t OCTOSPI1_CONTROL_REGISTER_BASE = 0x5200'5000; } // namespace octospi1_control_register
namespace octospi2 { inline constexpr std::uint32_t OCTOSPI2_BASE = 0x5200'a000; } // namespace octospi2
namespace octospii_o_manager { inline constexpr std::uint32_t OCTOSPII_O_MANAGER_BASE = 0x5200'b400; } // namespace octospii_o_manager
namespace opamp { inline constexpr std::uint32_t OPAMP_BASE = 0x4000'9000; } // namespace opamp
namespace otfdec1 { inline constexpr std::uint32_t OTFDEC1_BASE = 0x5200'b800; } // namespace otfdec1
namespace otfdec2 { inline constexpr std::uint32_t OTFDEC2_BASE = 0x5200'bc00; } // namespace otfdec2
namespace otg1_hs_device { inline constexpr std::uint32_t OTG1_HS_DEVICE_BASE = 0x4004'0800; } // namespace otg1_hs_device
namespace otg1_hs_global { inline constexpr std::uint32_t OTG1_HS_GLOBAL_BASE = 0x4004'0000; } // namespace otg1_hs_global
namespace otg1_hs_host { inline constexpr std::uint32_t OTG1_HS_HOST_BASE = 0x4004'0400; } // namespace otg1_hs_host
namespace otg1_hs_pwrclk { inline constexpr std::uint32_t OTG1_HS_PWRCLK_BASE = 0x4004'0e00; } // namespace otg1_hs_pwrclk
namespace pf { inline constexpr std::uint32_t PF_BASE = 0xe000'ed78; } // namespace pf
namespace pwr { inline constexpr std::uint32_t PWR_BASE = 0x5802'4800; } // namespace pwr
namespace ramecc { inline constexpr std::uint32_t RAMECC_BASE = 0x5200'9000; } // namespace ramecc
namespace rcc { inline constexpr std::uint32_t RCC_BASE = 0x5802'4400; } // namespace rcc
namespace rng { inline constexpr std::uint32_t RNG_BASE = 0x4802'1800; } // namespace rng
namespace rtc { inline constexpr std::uint32_t RTC_BASE = 0x5800'4000; } // namespace rtc
namespace sai1 { inline constexpr std::uint32_t SAI1_BASE = 0x4001'5800; } // namespace sai1
namespace sai2 { inline constexpr std::uint32_t SAI2_BASE = 0x4001'5c00; } // namespace sai2
namespace scb { inline constexpr std::uint32_t SCB_BASE = 0xe000'ed00; } // namespace scb
namespace scb_actrl { inline constexpr std::uint32_t SCB_ACTRL_BASE = 0xe000'e008; } // namespace scb_actrl
namespace sdmmc1 { inline constexpr std::uint32_t SDMMC1_BASE = 0x5200'7000; } // namespace sdmmc1
namespace sdmmc2 { inline constexpr std::uint32_t SDMMC2_BASE = 0x4802'2400; } // namespace sdmmc2
namespace spdifrx { inline constexpr std::uint32_t SPDIFRX_BASE = 0x4000'4000; } // namespace spdifrx
namespace spi1 { inline constexpr std::uint32_t SPI1_BASE = 0x4001'3000; } // namespace spi1
namespace spi2 { inline constexpr std::uint32_t SPI2_BASE = 0x4000'3800; } // namespace spi2
namespace spi3 { inline constexpr std::uint32_t SPI3_BASE = 0x4000'3c00; } // namespace spi3
namespace spi4 { inline constexpr std::uint32_t SPI4_BASE = 0x4001'3400; } // namespace spi4
namespace spi5 { inline constexpr std::uint32_t SPI5_BASE = 0x4001'5000; } // namespace spi5
namespace spi6 { inline constexpr std::uint32_t SPI6_BASE = 0x5800'1400; } // namespace spi6
namespace stk { inline constexpr std::uint32_t STK_BASE = 0xe000'e010; } // namespace stk
namespace swpmi { inline constexpr std::uint32_t SWPMI_BASE = 0x4000'8800; } // namespace swpmi
namespace syscfg { inline constexpr std::uint32_t SYSCFG_BASE = 0x5800'0400; } // namespace syscfg
namespace tamp { inline constexpr std::uint32_t TAMP_BASE = 0x5800'4400; } // namespace tamp
namespace tim1 { inline constexpr std::uint32_t TIM1_BASE = 0x4001'0000; } // namespace tim1
namespace tim12 { inline constexpr std::uint32_t TIM12_BASE = 0x4000'1800; } // namespace tim12
namespace tim13 { inline constexpr std::uint32_t TIM13_BASE = 0x4000'1c00; } // namespace tim13
namespace tim14 { inline constexpr std::uint32_t TIM14_BASE = 0x4000'2000; } // namespace tim14
namespace tim15 { inline constexpr std::uint32_t TIM15_BASE = 0x4001'4000; } // namespace tim15
namespace tim16 { inline constexpr std::uint32_t TIM16_BASE = 0x4001'4400; } // namespace tim16
namespace tim17 { inline constexpr std::uint32_t TIM17_BASE = 0x4001'4800; } // namespace tim17
namespace tim2 { inline constexpr std::uint32_t TIM2_BASE = 0x4000'0000; } // namespace tim2
namespace tim3 { inline constexpr std::uint32_t TIM3_BASE = 0x4000'0400; } // namespace tim3
namespace tim4 { inline constexpr std::uint32_t TIM4_BASE = 0x4000'0800; } // namespace tim4
namespace tim5 { inline constexpr std::uint32_t TIM5_BASE = 0x4000'0c00; } // namespace tim5
namespace tim6 { inline constexpr std::uint32_t TIM6_BASE = 0x4000'1000; } // namespace tim6
namespace tim7 { inline constexpr std::uint32_t TIM7_BASE = 0x4000'1400; } // namespace tim7
namespace tim8 { inline constexpr std::uint32_t TIM8_BASE = 0x4001'0400; } // namespace tim8
namespace tt_fdcan { inline constexpr std::uint32_t TT_FDCAN_BASE = 0x4000'a000; } // namespace tt_fdcan
namespace uart4 { inline constexpr std::uint32_t UART4_BASE = 0x4000'4c00; } // namespace uart4
namespace uart5 { inline constexpr std::uint32_t UART5_BASE = 0x4000'5000; } // namespace uart5
namespace uart7 { inline constexpr std::uint32_t UART7_BASE = 0x4000'7800; } // namespace uart7
namespace uart8 { inline constexpr std::uint32_t UART8_BASE = 0x4000'7c00; } // namespace uart8
namespace usart1 { inline constexpr std::uint32_t USART1_BASE = 0x4001'1000; } // namespace usart1
namespace usart10 { inline constexpr std::uint32_t USART10_BASE = 0x4001'1c00; } // namespace usart10
namespace usart2 { inline constexpr std::uint32_t USART2_BASE = 0x4000'4400; } // namespace usart2
namespace usart3 { inline constexpr std::uint32_t USART3_BASE = 0x4000'4800; } // namespace usart3
namespace usart6 { inline constexpr std::uint32_t USART6_BASE = 0x4001'1400; } // namespace usart6
namespace usart9 { inline constexpr std::uint32_t USART9_BASE = 0x4001'1800; } // namespace usart9
namespace vrefbuf { inline constexpr std::uint32_t VREFBUF_BASE = 0x5800'3c00; } // namespace vrefbuf
namespace wwdg { inline constexpr std::uint32_t WWDG_BASE = 0x5000'3000; } // namespace wwdg

} // namespace stm32::stm32h7b3x
