`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 10/30/2022 07:21:08 PM
// Design Name: 
// Module Name: prescaler_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module prescaler_tb();

    reg clk,rst,clk_out;

    clk_out = 0;
    clk = 0;
    rst = 0;
    // parameter FPGA_CLK = 100e6;
    // parameter LIGHT_CLK = 1e3;
    // parameter clk_context = FPGA_CLK/LIGHT_CLK;


    prescaler UUT (.clk(clk), .rst(rst), .clk_out(clk_out));

    initial 
        begin
            rst = 1;
            #10;
            rst = 0;
            #1e6;
            

        end
endmodule
