+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; tx_inst0|tx_reset_inst0|tx_reset_inst|g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reset_inst0|tx_reset_inst|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                                                                    ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reset_inst0|tx_reset_inst|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reset_inst0|tx_reset_inst|g_pll.counter_pll_powerdown                                                                                                                                                                  ; 4     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reset_inst0|tx_reset_inst                                                                                                                                                                                              ; 12    ; 10             ; 1            ; 10             ; 7      ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reset_inst0                                                                                                                                                                                                            ; 5     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|bundle                                                                                                                                                                        ; 187   ; 42             ; 10           ; 42             ; 221    ; 42              ; 42            ; 42              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|pif[1].pif_arb                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|pif[0].pif_arb                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|lif[0].logical_if|pif_tbus_mux                                                                                                                                                ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|lif[0].logical_if|lif_csr|l2paddr                                                                                                                                             ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|lif[0].logical_if|lif_csr|l2pch                                                                                                                                               ; 8     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|lif[0].logical_if|lif_csr                                                                                                                                                     ; 57    ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5|lif[0].logical_if                                                                                                                                                             ; 122   ; 0              ; 0            ; 0              ; 151    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|basic|a5                                                                                                                                                                               ; 135   ; 0              ; 0            ; 0              ; 207    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|basic                                                                                                                                                                                  ; 135   ; 0              ; 0            ; 0              ; 207    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|cal_seq                                                                                                                                                                                ; 13    ; 13             ; 0            ; 13             ; 14     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|direct.sc_direct|mutex_inst                                                                                                                                                            ; 74    ; 1              ; 2            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|direct.sc_direct                                                                                                                                                                       ; 73    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_cif|mutex_inst                                                                                                                        ; 74    ; 0              ; 2            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_cif|inst_basic_acq                                                                                                                    ; 94    ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_cif                                                                                                                                   ; 95    ; 0              ; 1            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_analog_datactrl|inst_rmw_sm                                                                                                                   ; 80    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_analog_datactrl|inst_analog_ctrlsm                                                                                                            ; 10    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_analog_datactrl                                                                                                                               ; 79    ; 7              ; 0            ; 7              ; 83     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_uif|wait_gen|rst_sync                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_uif|wait_gen                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv|inst_xreconf_uif                                                                                                                                   ; 106   ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog|reconfig_analog_cv                                                                                                                                                    ; 74    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|analog.sc_analog                                                                                                                                                                       ; 73    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|offset.sc_offset|offset_cancellation_av|mutex_inst                                                                                                                                     ; 74    ; 17             ; 2            ; 17             ; 72     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|offset.sc_offset|offset_cancellation_av|wait_gen|rst_sync                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|offset.sc_offset|offset_cancellation_av|wait_gen                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|offset.sc_offset|offset_cancellation_av                                                                                                                                                ; 82    ; 0              ; 32           ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|offset.sc_offset                                                                                                                                                                       ; 105   ; 24             ; 0            ; 24             ; 72     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|arbiter                                                                                                                                                                                ; 11    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst|inst_reconfig_reset_sync                                                                                                                                                               ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0|tx_reconfig_inst                                                                                                                                                                                        ; 153   ; 53             ; 0            ; 53             ; 209    ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_reconfig_inst0                                                                                                                                                                                                         ; 135   ; 0              ; 0            ; 0              ; 174    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|av_reconfig_bundle_merger_inst                                                                                                                                                             ; 232   ; 0              ; 4            ; 0              ; 232    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|gen_status_reg_tx.alt_xcvr_resync_inst ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                        ; 30    ; 8              ; 16           ; 8              ; 23     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_xcvr_avmm|avmm_interface_insts[0].av_reconfig_bundle_to_xcvr_inst                              ; 111   ; 5              ; 22           ; 5              ; 94     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_xcvr_avmm                                                                                      ; 415   ; 2              ; 65           ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pld_pcs_interface                                     ; 217   ; 3              ; 0            ; 3              ; 99     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs                                                ; 167   ; 60             ; 0            ; 60             ; 145    ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface                                     ; 56    ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pcs|ch[0].inst_av_pcs_ch                                                                       ; 461   ; 527            ; 217          ; 527            ; 601    ; 527             ; 527           ; 527             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pcs                                                                                            ; 429   ; 0              ; 0            ; 0              ; 569    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst                                                ; 132   ; 66             ; 9            ; 66             ; 64     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pma|av_tx_pma                                                                                  ; 72    ; 4              ; 6            ; 4              ; 58     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst|inst_av_pma                                                                                            ; 80    ; 97             ; 12           ; 97             ; 153    ; 97              ; 97            ; 97              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_native.av_xcvr_native_inst                                                                                                        ; 531   ; 382            ; 80           ; 382            ; 218    ; 382             ; 382           ; 382             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst|gen_status_reg_pll.alt_xcvr_resync_inst                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_xcvr_avmm_csr_inst                                                                        ; 25    ; 0              ; 14           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls|pll[0].avmm.av_reconfig_bundle_to_xcvr_inst                                                              ; 111   ; 6              ; 22           ; 6              ; 92     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst|gen_native_inst.av_xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls                                                                                                          ; 73    ; 7              ; 1            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0|tx_native_inst                                                                                                                                                                                            ; 293   ; 273            ; 0            ; 273            ; 265    ; 273             ; 273           ; 273             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0|tx_native_inst0                                                                                                                                                                                                           ; 189   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tx_inst0                                                                                                                                                                                                                           ; 63    ; 98             ; 0            ; 98             ; 37     ; 98              ; 98            ; 98              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
