/*
 * stm32f411xx.h
 *
 *  Created on: Jul 21, 2022
 *      Author: PANTECH
 */

#ifndef STM32F411XX_H_
#define STM32F411XX_H_
#define FLASH_BASEADDR  0X80000000U
#define SRAM1_BASEADDR  0X20000000U
#define SRAM2_BASEADDR  0X2001C000U
#define ROM_BASEADDR    0X1FFF0000U
#define SRAM            SRAM1_BASEADDR


#define APB1PERIPH_BASE   0X40000000U
#define APB2PERIPH_BASE   0x40010000U
#define AHB1PERIPH_BASE   0x40020000U
#define AHB3PERIPH_BASE   0x50000000U


#define GPIOA_BASEADDR (AHB1PERIPH_BASE +0x0000)
#define GPIOB_BASEADDR (AHB1PERIPH_BASE +0x0400)
#define GPIOC_BASEADDR (AHB1PERIPH_BASE +0x0800)
#define GPIOD_BASEADDR (AHB1PERIPH_BASE +0x0C00)
#define GPIOE_BASEADDR (AHB1PERIPH_BASE +0x1000)
#define GPIOF_BASEADDR (AHB1PERIPH_BASE +0x1400)
#define GPIOG_BASEADDR (AHB1PERIPH_BASE +0x1800)
#define GPIOH_BASEADDR (AHB1PERIPH_BASE +0x1C00)
#define GPIOI_BASEADDR (AHB1PERIPH_BASE +0x2000)

#define I2C1_BASEADDR   (APB1PERIPH_BASE +0X5400)
#define I2C2_BASEADDR   (APB1PERIPH_BASE +0X5800)
#define I2C3_BASEADDR   (APB1PERIPH_BASE +0X5C00)



#endif /* STM32F411XX_H_ */
