# Diplomová práce

## Pracuji na

- research ohledně FPGA (programování v HLS (C/Matlab/Simlink) nevo HDL/Verilog [research.md](/research.md)
