TimeQuest Timing Analyzer report for _OV7620
Mon Mar 03 08:01:21 2014
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Setup: 'PCLK'
 13. Slow 1200mV 85C Model Hold: 'PCLK'
 14. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'PCLK'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_40M'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Setup: 'PCLK'
 37. Slow 1200mV 0C Model Hold: 'PCLK'
 38. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'PCLK'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_40M'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Slow 1200mV 0C Model Metastability Report
 53. Fast 1200mV 0C Model Setup Summary
 54. Fast 1200mV 0C Model Hold Summary
 55. Fast 1200mV 0C Model Recovery Summary
 56. Fast 1200mV 0C Model Removal Summary
 57. Fast 1200mV 0C Model Minimum Pulse Width Summary
 58. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 59. Fast 1200mV 0C Model Setup: 'PCLK'
 60. Fast 1200mV 0C Model Hold: 'PCLK'
 61. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'PCLK'
 63. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 64. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_40M'
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Propagation Delay
 70. Minimum Propagation Delay
 71. Output Enable Times
 72. Minimum Output Enable Times
 73. Output Disable Times
 74. Minimum Output Disable Times
 75. Fast 1200mV 0C Model Metastability Report
 76. Multicorner Timing Analysis Summary
 77. Setup Times
 78. Hold Times
 79. Clock to Output Times
 80. Minimum Clock to Output Times
 81. Progagation Delay
 82. Minimum Progagation Delay
 83. Board Trace Model Assignments
 84. Input Transition Times
 85. Signal Integrity Metrics (Slow 1200mv 0c Model)
 86. Signal Integrity Metrics (Slow 1200mv 85c Model)
 87. Signal Integrity Metrics (Fast 1200mv 0c Model)
 88. Setup Transfers
 89. Hold Transfers
 90. Report TCCS
 91. Report RSKM
 92. Unconstrained Paths
 93. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; _OV7620                                                          ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE15F17C8                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+----------------------------------------------------+------------------------------------------------------+
; CLOCK_40M                                        ; Base      ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                    ; { CLOCK_40M }                                        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 8.333  ; 120.0 MHz  ; 0.000 ; 4.166  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; CLOCK_40M ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
; PCLK                                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                    ; { PCLK }                                             ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+----------------------------------------------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                              ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note                                                          ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
; 106.06 MHz ; 106.06 MHz      ; inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 653.59 MHz ; 250.0 MHz       ; PCLK                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; -5.585 ; -127.376      ;
; PCLK                                             ; -0.530 ; -0.530        ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; PCLK                                             ; -1.225 ; -2.262        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.454  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; PCLK                                             ; -3.000 ; -5.974        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 3.863  ; 0.000         ;
; CLOCK_40M                                        ; 12.428 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                     ;
+--------+---------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.585 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[8]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.296      ;
; -5.585 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[7]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.296      ;
; -5.585 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[6]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.296      ;
; -5.585 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[5]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.296      ;
; -5.585 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[4]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.296      ;
; -5.585 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[3]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.296      ;
; -5.585 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[2]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.296      ;
; -5.585 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[1]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.296      ;
; -5.573 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[17]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.284      ;
; -5.573 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[16]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.284      ;
; -5.573 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[15]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.284      ;
; -5.573 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[14]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.284      ;
; -5.573 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[13]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.284      ;
; -5.573 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[12]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.284      ;
; -5.573 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[11]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.284      ;
; -5.573 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[10]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.284      ;
; -5.573 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[9]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.231     ; 2.284      ;
; -5.134 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|cstate.WRT0 ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.227     ; 1.849      ;
; -5.133 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[0]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.227     ; 1.848      ;
; -4.913 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|sdlink      ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.227     ; 1.628      ;
; -4.844 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|cstate.REA0 ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.227     ; 1.559      ;
; -4.839 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|cstate.IDLE ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.227     ; 1.554      ;
; -1.096 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.350      ;
; -1.063 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.317      ;
; -0.976 ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.230      ;
; -0.958 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.212      ;
; -0.950 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.204      ;
; -0.930 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.184      ;
; -0.920 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.174      ;
; -0.917 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.171      ;
; -0.880 ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.134      ;
; -0.835 ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.089      ;
; -0.830 ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.084      ;
; -0.825 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.079      ;
; -0.800 ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.054      ;
; -0.784 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.038      ;
; -0.775 ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.029      ;
; -0.759 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.013      ;
; -0.749 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 9.003      ;
; -0.743 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.997      ;
; -0.734 ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.988      ;
; -0.729 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.983      ;
; -0.721 ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.975      ;
; -0.718 ; sram_test_fangxin:inst1|C2[7]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.972      ;
; -0.689 ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.943      ;
; -0.659 ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.913      ;
; -0.639 ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.893      ;
; -0.616 ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.870      ;
; -0.613 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.867      ;
; -0.609 ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.863      ;
; -0.597 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.851      ;
; -0.593 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.847      ;
; -0.583 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.837      ;
; -0.582 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.836      ;
; -0.575 ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.829      ;
; -0.572 ; sram_test_fangxin:inst1|C2[7]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.826      ;
; -0.567 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.821      ;
; -0.542 ; sram_test_fangxin:inst1|C2[7]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.796      ;
; -0.532 ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.786      ;
; -0.520 ; sram_test_fangxin:inst1|C2[8]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.774      ;
; -0.493 ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.747      ;
; -0.463 ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.717      ;
; -0.447 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.701      ;
; -0.431 ; sram_test_fangxin:inst1|C2[8]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.685      ;
; -0.417 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.671      ;
; -0.411 ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.663      ;
; -0.403 ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.655      ;
; -0.373 ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.627      ;
; -0.344 ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.596      ;
; -0.314 ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.566      ;
; -0.307 ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.561      ;
; -0.265 ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.517      ;
; -0.257 ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.509      ;
; -0.253 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[6]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.507      ;
; -0.217 ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.469      ;
; -0.217 ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.081     ; 8.470      ;
; -0.212 ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.466      ;
; -0.209 ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.461      ;
; -0.209 ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.081     ; 8.462      ;
; -0.198 ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.450      ;
; -0.178 ; sram_test_fangxin:inst1|y[4]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.430      ;
; -0.168 ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.420      ;
; -0.150 ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.404      ;
; -0.149 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[5]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.403      ;
; -0.148 ; sram_test_fangxin:inst1|y[4]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.400      ;
; -0.148 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[5]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.402      ;
; -0.123 ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.377      ;
; -0.119 ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.371      ;
; -0.119 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[6]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.373      ;
; -0.112 ; sram_test_fangxin:inst1|y[5]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.364      ;
; -0.111 ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.363      ;
; -0.104 ; sram_test_fangxin:inst1|y[5]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.356      ;
; -0.071 ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.323      ;
; -0.071 ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.081     ; 8.324      ;
; -0.069 ; sram_test_fangxin:inst1|y[6]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.321      ;
; -0.063 ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.315      ;
; -0.063 ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.081     ; 8.316      ;
; -0.055 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[6]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.080     ; 8.309      ;
; -0.052 ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.304      ;
; -0.049 ; sram_test_fangxin:inst1|y[10]         ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.082     ; 8.301      ;
+--------+---------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PCLK'                                                                                                                                                          ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -0.530 ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|sram_wr_req_r ; PCLK                                             ; PCLK        ; 1.000        ; -0.052     ; 1.499      ;
; -0.108 ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|sram_wr_req_r ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.001        ; 2.602      ; 2.622      ;
; 0.014  ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|j[0]          ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.001        ; 2.602      ; 2.500      ;
; 0.111  ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|j[0]          ; PCLK                                             ; PCLK        ; 1.000        ; -0.052     ; 0.858      ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PCLK'                                                                                                                                                           ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -1.225 ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|j[0]          ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.000        ; 3.227      ; 2.294      ;
; -1.037 ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|sram_wr_req_r ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.000        ; 3.227      ; 2.482      ;
; 0.482  ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|j[0]          ; PCLK                                             ; PCLK        ; 0.000        ; 0.052      ; 0.746      ;
; 1.125  ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|sram_wr_req_r ; PCLK                                             ; PCLK        ; 0.000        ; 0.052      ; 1.389      ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.454 ; sram_test_fangxin:inst1|i[3]        ; sram_test_fangxin:inst1|i[3]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst1|i[2]        ; sram_test_fangxin:inst1|i[2]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst1|i[1]        ; sram_test_fangxin:inst1|i[1]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst1|i[0]        ; sram_test_fangxin:inst1|i[0]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst1|rH          ; sram_test_fangxin:inst1|rH          ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst1|rV          ; sram_test_fangxin:inst1|rV          ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst1|addr_r[0]   ; sram_test_fangxin:inst1|addr_r[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst1|cstate.WRT0 ; sram_test_fangxin:inst1|cstate.WRT0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst1|cnt[2]      ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cnt[1]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst1|cstate.REA0 ; sram_test_fangxin:inst1|cstate.REA0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cnt[0]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.758      ;
; 0.493 ; sram_test_fangxin:inst1|addr_r[17]  ; sram_test_fangxin:inst1|addr_r[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.785      ;
; 0.510 ; sram_test_fangxin:inst1|i[2]        ; sram_test_fangxin:inst1|i[3]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; sram_test_fangxin:inst1|cstate.WRT0 ; sram_test_fangxin:inst1|sdlink      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.802      ;
; 0.511 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.802      ;
; 0.512 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.803      ;
; 0.514 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.805      ;
; 0.527 ; sram_test_fangxin:inst1|C2[9]       ; sram_test_fangxin:inst1|C2[9]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.819      ;
; 0.560 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cnt[1]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.851      ;
; 0.562 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cnt[0]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.853      ;
; 0.643 ; sram_test_fangxin:inst1|cnt[2]      ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.934      ;
; 0.643 ; sram_test_fangxin:inst1|cnt[2]      ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.934      ;
; 0.650 ; sram_test_fangxin:inst1|ADDR_R[0]   ; sram_test_fangxin:inst1|cstate.IDLE ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.941      ;
; 0.702 ; sram_test_fangxin:inst1|x[0]        ; sram_test_fangxin:inst1|ADDR_R[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.993      ;
; 0.744 ; sram_test_fangxin:inst1|addr_r[8]   ; sram_test_fangxin:inst1|addr_r[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.035      ;
; 0.744 ; sram_test_fangxin:inst1|addr_r[6]   ; sram_test_fangxin:inst1|addr_r[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.035      ;
; 0.745 ; sram_test_fangxin:inst1|addr_r[10]  ; sram_test_fangxin:inst1|addr_r[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; sram_test_fangxin:inst1|addr_r[4]   ; sram_test_fangxin:inst1|addr_r[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.036      ;
; 0.746 ; sram_test_fangxin:inst1|addr_r[14]  ; sram_test_fangxin:inst1|addr_r[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; sram_test_fangxin:inst1|addr_r[11]  ; sram_test_fangxin:inst1|addr_r[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; sram_test_fangxin:inst1|addr_r[7]   ; sram_test_fangxin:inst1|addr_r[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; sram_test_fangxin:inst1|addr_r[16]  ; sram_test_fangxin:inst1|addr_r[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; sram_test_fangxin:inst1|addr_r[13]  ; sram_test_fangxin:inst1|addr_r[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; sram_test_fangxin:inst1|addr_r[2]   ; sram_test_fangxin:inst1|addr_r[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.039      ;
; 0.749 ; sram_test_fangxin:inst1|addr_r[15]  ; sram_test_fangxin:inst1|addr_r[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; sram_test_fangxin:inst1|addr_r[5]   ; sram_test_fangxin:inst1|addr_r[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.040      ;
; 0.749 ; sram_test_fangxin:inst1|addr_r[3]   ; sram_test_fangxin:inst1|addr_r[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.040      ;
; 0.751 ; sram_test_fangxin:inst1|ADDR_R[0]   ; sram_test_fangxin:inst1|cstate.REA0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.042      ;
; 0.762 ; sram_test_fangxin:inst1|C1[3]       ; sram_test_fangxin:inst1|C1[3]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sram_test_fangxin:inst1|C1[1]       ; sram_test_fangxin:inst1|C1[1]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; sram_test_fangxin:inst1|addr_r[12]  ; sram_test_fangxin:inst1|addr_r[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; sram_test_fangxin:inst1|C1[7]       ; sram_test_fangxin:inst1|C1[7]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; sram_test_fangxin:inst1|addr_r[9]   ; sram_test_fangxin:inst1|addr_r[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sram_test_fangxin:inst1|C1[2]       ; sram_test_fangxin:inst1|C1[2]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.767 ; sram_test_fangxin:inst1|rd_data[7]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; sram_test_fangxin:inst1|addr_r[1]   ; sram_test_fangxin:inst1|addr_r[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.769 ; sram_test_fangxin:inst1|cstate.WRT1 ; sram_test_fangxin:inst1|cstate.IDLE ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.060      ;
; 0.773 ; sram_test_fangxin:inst1|C2[7]       ; sram_test_fangxin:inst1|C2[7]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.065      ;
; 0.775 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.066      ;
; 0.776 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cnt[1]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.067      ;
; 0.786 ; sram_test_fangxin:inst1|C2[3]       ; sram_test_fangxin:inst1|C2[3]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.078      ;
; 0.788 ; sram_test_fangxin:inst1|C1[0]       ; sram_test_fangxin:inst1|C1[0]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.080      ;
; 0.789 ; sram_test_fangxin:inst1|C2[6]       ; sram_test_fangxin:inst1|C2[6]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.081      ;
; 0.789 ; sram_test_fangxin:inst1|C2[2]       ; sram_test_fangxin:inst1|C2[2]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.081      ;
; 0.790 ; sram_test_fangxin:inst1|C2[4]       ; sram_test_fangxin:inst1|C2[4]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.082      ;
; 0.799 ; sram_test_fangxin:inst1|C2[8]       ; sram_test_fangxin:inst1|C2[8]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.091      ;
; 0.800 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.091      ;
; 0.802 ; sram_test_fangxin:inst1|C2[5]       ; sram_test_fangxin:inst1|C2[5]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.094      ;
; 0.806 ; sram_test_fangxin:inst1|cstate.REA0 ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.097      ;
; 0.807 ; sram_test_fangxin:inst1|C2[0]       ; sram_test_fangxin:inst1|C2[0]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.099      ;
; 0.807 ; sram_test_fangxin:inst1|i[3]        ; sram_test_fangxin:inst1|i[2]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.099      ;
; 0.813 ; sram_test_fangxin:inst1|cstate.WRT0 ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.104      ;
; 0.827 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cstate.WRT0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.118      ;
; 0.833 ; sram_test_fangxin:inst1|rd_data[0]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.124      ;
; 0.839 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.130      ;
; 0.839 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.130      ;
; 0.866 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|sdlink      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.157      ;
; 0.870 ; sram_test_fangxin:inst1|i[1]        ; sram_test_fangxin:inst1|i[0]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.162      ;
; 0.893 ; sram_test_fangxin:inst1|C1[10]      ; sram_test_fangxin:inst1|C1[10]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.185      ;
; 0.903 ; sram_test_fangxin:inst1|rd_data[1]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.194      ;
; 0.971 ; sram_test_fangxin:inst1|cstate.REA1 ; sram_test_fangxin:inst1|cstate.IDLE ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.262      ;
; 0.983 ; sram_test_fangxin:inst1|C2[1]       ; sram_test_fangxin:inst1|C2[1]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.275      ;
; 1.098 ; sram_test_fangxin:inst1|addr_r[8]   ; sram_test_fangxin:inst1|addr_r[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.390      ;
; 1.099 ; sram_test_fangxin:inst1|addr_r[10]  ; sram_test_fangxin:inst1|addr_r[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.391      ;
; 1.099 ; sram_test_fangxin:inst1|addr_r[6]   ; sram_test_fangxin:inst1|addr_r[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.390      ;
; 1.100 ; sram_test_fangxin:inst1|addr_r[4]   ; sram_test_fangxin:inst1|addr_r[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.391      ;
; 1.101 ; sram_test_fangxin:inst1|addr_r[14]  ; sram_test_fangxin:inst1|addr_r[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; sram_test_fangxin:inst1|addr_r[16]  ; sram_test_fangxin:inst1|addr_r[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; sram_test_fangxin:inst1|addr_r[2]   ; sram_test_fangxin:inst1|addr_r[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.393      ;
; 1.104 ; sram_test_fangxin:inst1|rd_data[3]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.395      ;
; 1.108 ; sram_test_fangxin:inst1|addr_r[7]   ; sram_test_fangxin:inst1|addr_r[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.399      ;
; 1.108 ; sram_test_fangxin:inst1|addr_r[11]  ; sram_test_fangxin:inst1|addr_r[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.400      ;
; 1.109 ; sram_test_fangxin:inst1|addr_r[13]  ; sram_test_fangxin:inst1|addr_r[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.401      ;
; 1.110 ; sram_test_fangxin:inst1|addr_r[5]   ; sram_test_fangxin:inst1|addr_r[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.401      ;
; 1.110 ; sram_test_fangxin:inst1|addr_r[3]   ; sram_test_fangxin:inst1|addr_r[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.401      ;
; 1.110 ; sram_test_fangxin:inst1|addr_r[15]  ; sram_test_fangxin:inst1|addr_r[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.402      ;
; 1.111 ; sram_test_fangxin:inst1|addr_r[1]   ; sram_test_fangxin:inst1|addr_r[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.402      ;
; 1.116 ; sram_test_fangxin:inst1|addr_r[7]   ; sram_test_fangxin:inst1|addr_r[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; sram_test_fangxin:inst1|addr_r[11]  ; sram_test_fangxin:inst1|addr_r[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sram_test_fangxin:inst1|C1[1]       ; sram_test_fangxin:inst1|C1[2]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; sram_test_fangxin:inst1|addr_r[13]  ; sram_test_fangxin:inst1|addr_r[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; sram_test_fangxin:inst1|addr_r[12]  ; sram_test_fangxin:inst1|addr_r[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; sram_test_fangxin:inst1|addr_r[5]   ; sram_test_fangxin:inst1|addr_r[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; sram_test_fangxin:inst1|addr_r[3]   ; sram_test_fangxin:inst1|addr_r[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; sram_test_fangxin:inst1|addr_r[15]  ; sram_test_fangxin:inst1|addr_r[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.120 ; sram_test_fangxin:inst1|addr_r[1]   ; sram_test_fangxin:inst1|addr_r[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.411      ;
; 1.126 ; sram_test_fangxin:inst1|addr_r[9]   ; sram_test_fangxin:inst1|addr_r[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sram_test_fangxin:inst1|C1[2]       ; sram_test_fangxin:inst1|C1[3]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sram_test_fangxin:inst1|C1[0]       ; sram_test_fangxin:inst1|C1[1]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PCLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; PCLK  ; Rise       ; sram_test_fangxin:inst1|j[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; PCLK  ; Rise       ; sram_test_fangxin:inst1|sram_wr_req_r ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; PCLK  ; Rise       ; sram_test_fangxin:inst1|j[0]          ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; PCLK  ; Rise       ; sram_test_fangxin:inst1|sram_wr_req_r ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; PCLK  ; Rise       ; sram_test_fangxin:inst1|j[0]          ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; PCLK  ; Rise       ; sram_test_fangxin:inst1|sram_wr_req_r ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|o                          ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; inst1|j[0]|clk                        ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; inst1|sram_wr_req_r|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|i                          ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; inst1|j[0]|clk                        ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; inst1|sram_wr_req_r|clk               ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|o                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                  ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[10]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[11]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[12]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[13]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[14]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[15]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[16]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[17]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[9]   ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rRGB[0]     ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[0]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[1]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[2]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[3]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[4]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[5]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[6]  ;
; 3.863 ; 4.083        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[7]  ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[0]   ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[10]  ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[11]  ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[12]  ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[13]  ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[14]  ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[15]  ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[16]  ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[17]  ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[7]   ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[8]   ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[9]   ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[5]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[0]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[1]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[2]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[3]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[4]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[5]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[6]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[7]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[8]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[9]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|Collect_r   ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|VGA_r       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[0]   ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cnt[0]      ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cnt[1]      ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cnt[2]      ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.IDLE ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.REA0 ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.REA1 ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.WRT0 ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.WRT1 ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|i[0]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|i[1]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|i[2]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|i[3]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|isRectangle ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rH          ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rV          ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|sdlink      ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[0]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[0]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[10]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[11]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[12]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[17]       ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[1]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[2]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[3]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[4]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[5]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[6]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[7]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[8]        ;
; 3.864 ; 4.084        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[9]        ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[1]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[2]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[3]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[4]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[5]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[6]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[0]       ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[10]      ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[1]       ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[2]       ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[3]       ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[4]       ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[6]       ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[7]       ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[8]       ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[9]       ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[1]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[2]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[3]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[4]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[5]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[6]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[7]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[8]   ;
; 3.865 ; 4.085        ; 0.220          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[10]       ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_40M'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------+
; 12.428 ; 12.428       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.428 ; 12.428       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.453 ; 12.453       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; CLOCK_40M~input|o                                          ;
; 12.491 ; 12.491       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; CLOCK_40M~input|i                                          ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; CLOCK_40M~input|i                                          ;
; 12.507 ; 12.507       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.547 ; 12.547       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; CLOCK_40M~input|o                                          ;
; 12.570 ; 12.570       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.570 ; 12.570       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; CLOCK_40M ; Rise       ; CLOCK_40M                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; HREF        ; PCLK       ; 3.402 ; 3.664 ; Rise       ; PCLK                                             ;
; RESET       ; PCLK       ; 0.709 ; 0.788 ; Rise       ; PCLK                                             ;
; VSYNC       ; PCLK       ; 3.018 ; 3.359 ; Rise       ; PCLK                                             ;
; RESET       ; CLOCK_40M  ; 2.964 ; 3.064 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK_40M  ; 4.552 ; 4.806 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 4.524 ; 4.777 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 4.350 ; 4.585 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 4.552 ; 4.806 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 4.538 ; 4.786 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 4.379 ; 4.616 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 4.330 ; 4.558 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 4.323 ; 4.551 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 3.948 ; 4.202 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK_40M  ; 7.410 ; 8.067 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; HREF        ; PCLK       ; -2.518 ; -2.810 ; Rise       ; PCLK                                             ;
; RESET       ; PCLK       ; -0.229 ; -0.299 ; Rise       ; PCLK                                             ;
; VSYNC       ; PCLK       ; -2.328 ; -2.763 ; Rise       ; PCLK                                             ;
; RESET       ; CLOCK_40M  ; -2.331 ; -2.427 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK_40M  ; -3.111 ; -3.341 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; -3.681 ; -3.922 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; -3.499 ; -3.709 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; -3.709 ; -3.950 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; -3.695 ; -3.930 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; -3.526 ; -3.740 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; -3.480 ; -3.684 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; -3.473 ; -3.676 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; -3.111 ; -3.341 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK_40M  ; -5.220 ; -5.457 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SRAM_A[*]   ; CLOCK_40M  ; 9.202  ; 9.153  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK_40M  ; 7.366  ; 7.120  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK_40M  ; 8.088  ; 7.811  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK_40M  ; 9.180  ; 9.153  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK_40M  ; 8.295  ; 8.076  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK_40M  ; 7.781  ; 7.459  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK_40M  ; 9.202  ; 9.107  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK_40M  ; 7.538  ; 7.269  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK_40M  ; 7.509  ; 7.232  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK_40M  ; 7.903  ; 7.622  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK_40M  ; 7.311  ; 7.023  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK_40M  ; 8.244  ; 8.005  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK_40M  ; 8.515  ; 8.239  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK_40M  ; 7.685  ; 7.461  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK_40M  ; 9.114  ; 8.753  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK_40M  ; 8.992  ; 8.683  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK_40M  ; 7.716  ; 7.470  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK_40M  ; 8.097  ; 7.743  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK_40M  ; 8.086  ; 7.865  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS     ; CLOCK_40M  ; 4.626  ; 4.760  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK_40M  ; 6.154  ; 6.333  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK_40M  ; 10.527 ; 9.954  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK_40M  ; 11.078 ; 10.435 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_40M  ; 6.527  ; 6.682  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK_40M  ; 12.012 ; 11.582 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_40M  ; 8.056  ; 8.289  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_A[*]   ; CLOCK_40M  ; 5.471 ; 5.223 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK_40M  ; 5.690 ; 5.432 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK_40M  ; 5.817 ; 5.493 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK_40M  ; 6.926 ; 6.846 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK_40M  ; 6.013 ; 5.745 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK_40M  ; 5.845 ; 5.532 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK_40M  ; 6.948 ; 6.804 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK_40M  ; 5.614 ; 5.353 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK_40M  ; 5.864 ; 5.673 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK_40M  ; 5.816 ; 5.645 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK_40M  ; 6.294 ; 6.070 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK_40M  ; 6.381 ; 6.224 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK_40M  ; 6.640 ; 6.447 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK_40M  ; 6.725 ; 6.534 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK_40M  ; 7.214 ; 6.939 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK_40M  ; 6.862 ; 6.618 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK_40M  ; 5.471 ; 5.223 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK_40M  ; 5.963 ; 5.719 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK_40M  ; 6.229 ; 6.086 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS     ; CLOCK_40M  ; 4.002 ; 4.134 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK_40M  ; 5.474 ; 5.648 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK_40M  ; 7.147 ; 6.870 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK_40M  ; 7.675 ; 7.332 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_40M  ; 5.825 ; 5.978 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK_40M  ; 8.631 ; 8.497 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_40M  ; 7.294 ; 7.522 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 7.831 ;    ;    ; 8.101 ;
; Y[1]       ; SRAM_DB[1]  ; 8.071 ;    ;    ; 8.247 ;
; Y[2]       ; SRAM_DB[2]  ; 7.864 ;    ;    ; 7.993 ;
; Y[3]       ; SRAM_DB[3]  ; 8.147 ;    ;    ; 8.277 ;
; Y[4]       ; SRAM_DB[4]  ; 7.706 ;    ;    ; 7.924 ;
; Y[5]       ; SRAM_DB[5]  ; 7.584 ;    ;    ; 7.759 ;
; Y[6]       ; SRAM_DB[6]  ; 7.616 ;    ;    ; 7.807 ;
; Y[7]       ; SRAM_DB[7]  ; 8.999 ;    ;    ; 9.303 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 7.566 ;    ;    ; 7.824 ;
; Y[1]       ; SRAM_DB[1]  ; 7.797 ;    ;    ; 7.964 ;
; Y[2]       ; SRAM_DB[2]  ; 7.598 ;    ;    ; 7.720 ;
; Y[3]       ; SRAM_DB[3]  ; 7.865 ;    ;    ; 7.988 ;
; Y[4]       ; SRAM_DB[4]  ; 7.446 ;    ;    ; 7.654 ;
; Y[5]       ; SRAM_DB[5]  ; 7.329 ;    ;    ; 7.495 ;
; Y[6]       ; SRAM_DB[6]  ; 7.360 ;    ;    ; 7.541 ;
; Y[7]       ; SRAM_DB[7]  ; 8.741 ;    ;    ; 9.036 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                      ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 6.387 ; 6.248 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 6.387 ; 6.248 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 6.854 ; 6.715 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 6.809 ; 6.670 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 6.711 ; 6.570 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 6.809 ; 6.670 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 6.422 ; 6.283 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 6.422 ; 6.283 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 7.816 ; 7.796 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 5.714 ; 5.575 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 5.714 ; 5.575 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 6.163 ; 6.024 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 6.120 ; 5.981 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 6.022 ; 5.881 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 6.120 ; 5.981 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 5.747 ; 5.608 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 5.747 ; 5.608 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 7.141 ; 7.121 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                             ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 6.132     ; 6.271     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 6.132     ; 6.271     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 6.557     ; 6.696     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 6.513     ; 6.652     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 6.413     ; 6.554     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 6.513     ; 6.652     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 6.174     ; 6.313     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 6.174     ; 6.313     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 7.665     ; 7.685     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                     ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 5.464     ; 5.603     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 5.464     ; 5.603     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 5.871     ; 6.010     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 5.830     ; 5.969     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 5.730     ; 5.871     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 5.830     ; 5.969     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 5.504     ; 5.643     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 5.504     ; 5.643     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 6.995     ; 7.015     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                               ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note                                                          ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
; 114.61 MHz ; 114.61 MHz      ; inst|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 713.78 MHz ; 250.0 MHz       ; PCLK                                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; -5.186 ; -112.170      ;
; PCLK                                             ; -0.401 ; -0.490        ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; PCLK                                             ; -1.185 ; -2.160        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.403  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; PCLK                                             ; -3.000 ; -5.974        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 3.863  ; 0.000         ;
; CLOCK_40M                                        ; 12.441 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                      ;
+--------+---------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.186 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[8]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.954     ; 2.175      ;
; -5.186 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[7]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.954     ; 2.175      ;
; -5.186 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[6]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.954     ; 2.175      ;
; -5.186 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[5]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.954     ; 2.175      ;
; -5.186 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[4]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.954     ; 2.175      ;
; -5.186 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[3]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.954     ; 2.175      ;
; -5.186 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[2]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.954     ; 2.175      ;
; -5.186 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[1]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.954     ; 2.175      ;
; -5.171 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[17]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.955     ; 2.159      ;
; -5.171 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[16]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.955     ; 2.159      ;
; -5.171 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[15]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.955     ; 2.159      ;
; -5.171 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[14]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.955     ; 2.159      ;
; -5.171 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[13]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.955     ; 2.159      ;
; -5.171 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[12]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.955     ; 2.159      ;
; -5.171 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[11]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.955     ; 2.159      ;
; -5.171 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[10]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.955     ; 2.159      ;
; -5.171 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[9]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.955     ; 2.159      ;
; -4.773 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|cstate.WRT0 ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.950     ; 1.766      ;
; -4.772 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[0]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.950     ; 1.765      ;
; -4.539 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|sdlink      ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.950     ; 1.532      ;
; -4.465 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|cstate.REA0 ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.950     ; 1.458      ;
; -4.454 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|cstate.IDLE ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -2.950     ; 1.447      ;
; -0.392 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.656      ;
; -0.269 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.533      ;
; -0.266 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.530      ;
; -0.255 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.519      ;
; -0.236 ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.500      ;
; -0.227 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.491      ;
; -0.166 ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.430      ;
; -0.143 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.407      ;
; -0.140 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.404      ;
; -0.129 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.393      ;
; -0.110 ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.374      ;
; -0.104 ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.368      ;
; -0.101 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.365      ;
; -0.090 ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.354      ;
; -0.087 ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.351      ;
; -0.071 ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.335      ;
; -0.051 ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.315      ;
; -0.040 ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.304      ;
; -0.014 ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.278      ;
; -0.001 ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.265      ;
; 0.020  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.244      ;
; 0.025  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.239      ;
; 0.039  ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.225      ;
; 0.052  ; sram_test_fangxin:inst1|C2[7]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.212      ;
; 0.052  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.212      ;
; 0.059  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.205      ;
; 0.075  ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.189      ;
; 0.078  ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.186      ;
; 0.091  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.173      ;
; 0.114  ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.150      ;
; 0.123  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.141      ;
; 0.132  ; sram_test_fangxin:inst1|C2[8]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.132      ;
; 0.146  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.118      ;
; 0.162  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.102      ;
; 0.178  ; sram_test_fangxin:inst1|C2[7]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.086      ;
; 0.178  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.086      ;
; 0.185  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.079      ;
; 0.195  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 8.067      ;
; 0.217  ; sram_test_fangxin:inst1|C2[7]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.047      ;
; 0.217  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.047      ;
; 0.230  ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.034      ;
; 0.234  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 8.028      ;
; 0.249  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 8.015      ;
; 0.288  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 7.976      ;
; 0.297  ; sram_test_fangxin:inst1|C2[8]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 7.967      ;
; 0.321  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.941      ;
; 0.348  ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 7.916      ;
; 0.359  ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.903      ;
; 0.360  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.902      ;
; 0.373  ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.889      ;
; 0.379  ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 7.885      ;
; 0.398  ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.864      ;
; 0.400  ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.072     ; 7.863      ;
; 0.412  ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.850      ;
; 0.414  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[5]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 7.850      ;
; 0.439  ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.072     ; 7.824      ;
; 0.447  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.815      ;
; 0.453  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[6]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 7.811      ;
; 0.453  ; sram_test_fangxin:inst1|y[5]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.809      ;
; 0.459  ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 7.805      ;
; 0.485  ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.777      ;
; 0.486  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.776      ;
; 0.492  ; sram_test_fangxin:inst1|y[5]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.770      ;
; 0.499  ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.763      ;
; 0.503  ; sram_test_fangxin:inst1|y[4]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.759      ;
; 0.524  ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.738      ;
; 0.526  ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.072     ; 7.737      ;
; 0.538  ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.724      ;
; 0.542  ; sram_test_fangxin:inst1|y[4]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.720      ;
; 0.551  ; sram_test_fangxin:inst1|y[11]         ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.711      ;
; 0.565  ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.072     ; 7.698      ;
; 0.579  ; sram_test_fangxin:inst1|y[5]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.683      ;
; 0.581  ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 7.683      ;
; 0.581  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[5]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 7.683      ;
; 0.585  ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.071     ; 7.679      ;
; 0.590  ; sram_test_fangxin:inst1|y[11]         ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.672      ;
; 0.592  ; sram_test_fangxin:inst1|y[17]         ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.670      ;
; 0.597  ; sram_test_fangxin:inst1|y[6]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.073     ; 7.665      ;
+--------+---------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PCLK'                                                                                                                                                           ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -0.401 ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|sram_wr_req_r ; PCLK                                             ; PCLK        ; 1.000        ; -0.047     ; 1.376      ;
; -0.178 ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|sram_wr_req_r ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.001        ; 2.394      ; 2.485      ;
; -0.089 ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|j[0]          ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.001        ; 2.394      ; 2.396      ;
; 0.205  ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|j[0]          ; PCLK                                             ; PCLK        ; 1.000        ; -0.047     ; 0.770      ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PCLK'                                                                                                                                                            ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -1.185 ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|j[0]          ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.000        ; 2.950      ; 2.040      ;
; -0.975 ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|sram_wr_req_r ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.000        ; 2.950      ; 2.250      ;
; 0.427  ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|j[0]          ; PCLK                                             ; PCLK        ; 0.000        ; 0.047      ; 0.669      ;
; 1.041  ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|sram_wr_req_r ; PCLK                                             ; PCLK        ; 0.000        ; 0.047      ; 1.283      ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.403 ; sram_test_fangxin:inst1|i[3]        ; sram_test_fangxin:inst1|i[3]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst1|i[2]        ; sram_test_fangxin:inst1|i[2]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst1|i[1]        ; sram_test_fangxin:inst1|i[1]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst1|i[0]        ; sram_test_fangxin:inst1|i[0]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst1|addr_r[0]   ; sram_test_fangxin:inst1|addr_r[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst1|cstate.WRT0 ; sram_test_fangxin:inst1|cstate.WRT0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst1|cnt[2]      ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cnt[1]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst1|cstate.REA0 ; sram_test_fangxin:inst1|cstate.REA0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst1|rH          ; sram_test_fangxin:inst1|rH          ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst1|rV          ; sram_test_fangxin:inst1|rV          ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cnt[0]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.684      ;
; 0.458 ; sram_test_fangxin:inst1|addr_r[17]  ; sram_test_fangxin:inst1|addr_r[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.724      ;
; 0.470 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.736      ;
; 0.471 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.737      ;
; 0.471 ; sram_test_fangxin:inst1|i[2]        ; sram_test_fangxin:inst1|i[3]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.737      ;
; 0.473 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.739      ;
; 0.480 ; sram_test_fangxin:inst1|cstate.WRT0 ; sram_test_fangxin:inst1|sdlink      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.746      ;
; 0.485 ; sram_test_fangxin:inst1|C2[9]       ; sram_test_fangxin:inst1|C2[9]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.751      ;
; 0.525 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cnt[1]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.791      ;
; 0.528 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cnt[0]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.794      ;
; 0.596 ; sram_test_fangxin:inst1|cnt[2]      ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.862      ;
; 0.597 ; sram_test_fangxin:inst1|cnt[2]      ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.863      ;
; 0.607 ; sram_test_fangxin:inst1|ADDR_R[0]   ; sram_test_fangxin:inst1|cstate.IDLE ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.873      ;
; 0.649 ; sram_test_fangxin:inst1|x[0]        ; sram_test_fangxin:inst1|ADDR_R[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.915      ;
; 0.691 ; sram_test_fangxin:inst1|addr_r[8]   ; sram_test_fangxin:inst1|addr_r[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.957      ;
; 0.693 ; sram_test_fangxin:inst1|addr_r[14]  ; sram_test_fangxin:inst1|addr_r[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; sram_test_fangxin:inst1|addr_r[6]   ; sram_test_fangxin:inst1|addr_r[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.959      ;
; 0.693 ; sram_test_fangxin:inst1|addr_r[4]   ; sram_test_fangxin:inst1|addr_r[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.959      ;
; 0.695 ; sram_test_fangxin:inst1|addr_r[10]  ; sram_test_fangxin:inst1|addr_r[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.961      ;
; 0.696 ; sram_test_fangxin:inst1|addr_r[15]  ; sram_test_fangxin:inst1|addr_r[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.962      ;
; 0.696 ; sram_test_fangxin:inst1|addr_r[2]   ; sram_test_fangxin:inst1|addr_r[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; sram_test_fangxin:inst1|addr_r[7]   ; sram_test_fangxin:inst1|addr_r[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; sram_test_fangxin:inst1|addr_r[16]  ; sram_test_fangxin:inst1|addr_r[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; sram_test_fangxin:inst1|addr_r[11]  ; sram_test_fangxin:inst1|addr_r[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; sram_test_fangxin:inst1|addr_r[5]   ; sram_test_fangxin:inst1|addr_r[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; sram_test_fangxin:inst1|addr_r[3]   ; sram_test_fangxin:inst1|addr_r[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.964      ;
; 0.699 ; sram_test_fangxin:inst1|addr_r[13]  ; sram_test_fangxin:inst1|addr_r[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.965      ;
; 0.700 ; sram_test_fangxin:inst1|ADDR_R[0]   ; sram_test_fangxin:inst1|cstate.REA0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.966      ;
; 0.706 ; sram_test_fangxin:inst1|C1[1]       ; sram_test_fangxin:inst1|C1[1]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.972      ;
; 0.707 ; sram_test_fangxin:inst1|addr_r[12]  ; sram_test_fangxin:inst1|addr_r[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.973      ;
; 0.707 ; sram_test_fangxin:inst1|C1[3]       ; sram_test_fangxin:inst1|C1[3]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.973      ;
; 0.710 ; sram_test_fangxin:inst1|C1[7]       ; sram_test_fangxin:inst1|C1[7]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.712 ; sram_test_fangxin:inst1|addr_r[9]   ; sram_test_fangxin:inst1|addr_r[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; sram_test_fangxin:inst1|C1[2]       ; sram_test_fangxin:inst1|C1[2]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.978      ;
; 0.717 ; sram_test_fangxin:inst1|addr_r[1]   ; sram_test_fangxin:inst1|addr_r[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.983      ;
; 0.719 ; sram_test_fangxin:inst1|C2[7]       ; sram_test_fangxin:inst1|C2[7]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.985      ;
; 0.719 ; sram_test_fangxin:inst1|rd_data[7]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.984      ;
; 0.719 ; sram_test_fangxin:inst1|cstate.WRT1 ; sram_test_fangxin:inst1|cstate.IDLE ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.985      ;
; 0.726 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.992      ;
; 0.726 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cnt[1]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.992      ;
; 0.729 ; sram_test_fangxin:inst1|C2[3]       ; sram_test_fangxin:inst1|C2[3]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.995      ;
; 0.732 ; sram_test_fangxin:inst1|C2[6]       ; sram_test_fangxin:inst1|C2[6]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.998      ;
; 0.734 ; sram_test_fangxin:inst1|C2[2]       ; sram_test_fangxin:inst1|C2[2]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.000      ;
; 0.735 ; sram_test_fangxin:inst1|C2[4]       ; sram_test_fangxin:inst1|C2[4]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.001      ;
; 0.735 ; sram_test_fangxin:inst1|C1[0]       ; sram_test_fangxin:inst1|C1[0]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.001      ;
; 0.742 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.008      ;
; 0.744 ; sram_test_fangxin:inst1|C2[8]       ; sram_test_fangxin:inst1|C2[8]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.010      ;
; 0.744 ; sram_test_fangxin:inst1|rd_data[0]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.009      ;
; 0.745 ; sram_test_fangxin:inst1|i[3]        ; sram_test_fangxin:inst1|i[2]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.011      ;
; 0.746 ; sram_test_fangxin:inst1|cstate.REA0 ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.012      ;
; 0.747 ; sram_test_fangxin:inst1|C2[5]       ; sram_test_fangxin:inst1|C2[5]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.013      ;
; 0.752 ; sram_test_fangxin:inst1|cstate.WRT0 ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.018      ;
; 0.753 ; sram_test_fangxin:inst1|C2[0]       ; sram_test_fangxin:inst1|C2[0]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.019      ;
; 0.771 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cstate.WRT0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.037      ;
; 0.782 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.048      ;
; 0.783 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.049      ;
; 0.810 ; sram_test_fangxin:inst1|i[1]        ; sram_test_fangxin:inst1|i[0]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.076      ;
; 0.811 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|sdlink      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.077      ;
; 0.816 ; sram_test_fangxin:inst1|C1[10]      ; sram_test_fangxin:inst1|C1[10]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.082      ;
; 0.825 ; sram_test_fangxin:inst1|rd_data[1]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.090      ;
; 0.886 ; sram_test_fangxin:inst1|C2[1]       ; sram_test_fangxin:inst1|C2[1]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.152      ;
; 0.887 ; sram_test_fangxin:inst1|cstate.REA1 ; sram_test_fangxin:inst1|cstate.IDLE ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.153      ;
; 0.986 ; sram_test_fangxin:inst1|rd_data[3]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.251      ;
; 1.014 ; sram_test_fangxin:inst1|addr_r[8]   ; sram_test_fangxin:inst1|addr_r[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.279      ;
; 1.015 ; sram_test_fangxin:inst1|addr_r[14]  ; sram_test_fangxin:inst1|addr_r[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.281      ;
; 1.015 ; sram_test_fangxin:inst1|addr_r[6]   ; sram_test_fangxin:inst1|addr_r[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.281      ;
; 1.015 ; sram_test_fangxin:inst1|addr_r[4]   ; sram_test_fangxin:inst1|addr_r[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.281      ;
; 1.015 ; sram_test_fangxin:inst1|addr_r[15]  ; sram_test_fangxin:inst1|addr_r[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.281      ;
; 1.016 ; sram_test_fangxin:inst1|addr_r[7]   ; sram_test_fangxin:inst1|addr_r[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.282      ;
; 1.017 ; sram_test_fangxin:inst1|addr_r[5]   ; sram_test_fangxin:inst1|addr_r[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.283      ;
; 1.017 ; sram_test_fangxin:inst1|addr_r[3]   ; sram_test_fangxin:inst1|addr_r[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.283      ;
; 1.017 ; sram_test_fangxin:inst1|addr_r[1]   ; sram_test_fangxin:inst1|addr_r[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.283      ;
; 1.017 ; sram_test_fangxin:inst1|addr_r[11]  ; sram_test_fangxin:inst1|addr_r[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.283      ;
; 1.018 ; sram_test_fangxin:inst1|addr_r[13]  ; sram_test_fangxin:inst1|addr_r[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.284      ;
; 1.019 ; sram_test_fangxin:inst1|addr_r[10]  ; sram_test_fangxin:inst1|addr_r[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.285      ;
; 1.020 ; sram_test_fangxin:inst1|addr_r[2]   ; sram_test_fangxin:inst1|addr_r[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.286      ;
; 1.022 ; sram_test_fangxin:inst1|addr_r[16]  ; sram_test_fangxin:inst1|addr_r[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.288      ;
; 1.028 ; sram_test_fangxin:inst1|C1[1]       ; sram_test_fangxin:inst1|C1[2]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.294      ;
; 1.029 ; sram_test_fangxin:inst1|addr_r[9]   ; sram_test_fangxin:inst1|addr_r[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; sram_test_fangxin:inst1|addr_r[12]  ; sram_test_fangxin:inst1|addr_r[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; sram_test_fangxin:inst1|C1[0]       ; sram_test_fangxin:inst1|C1[1]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.295      ;
; 1.030 ; sram_test_fangxin:inst1|C1[2]       ; sram_test_fangxin:inst1|C1[3]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; sram_test_fangxin:inst1|addr_r[15]  ; sram_test_fangxin:inst1|addr_r[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.296      ;
; 1.031 ; sram_test_fangxin:inst1|C2[0]       ; sram_test_fangxin:inst1|y[0]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.297      ;
; 1.032 ; sram_test_fangxin:inst1|C1[6]       ; sram_test_fangxin:inst1|C1[7]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.298      ;
; 1.032 ; sram_test_fangxin:inst1|addr_r[7]   ; sram_test_fangxin:inst1|addr_r[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.297      ;
; 1.032 ; sram_test_fangxin:inst1|addr_r[5]   ; sram_test_fangxin:inst1|addr_r[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.298      ;
; 1.032 ; sram_test_fangxin:inst1|addr_r[3]   ; sram_test_fangxin:inst1|addr_r[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.298      ;
; 1.032 ; sram_test_fangxin:inst1|addr_r[1]   ; sram_test_fangxin:inst1|addr_r[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.298      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PCLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; PCLK  ; Rise       ; sram_test_fangxin:inst1|j[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; PCLK  ; Rise       ; sram_test_fangxin:inst1|sram_wr_req_r ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; sram_test_fangxin:inst1|j[0]          ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; sram_test_fangxin:inst1|sram_wr_req_r ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; inst1|j[0]|clk                        ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; inst1|sram_wr_req_r|clk               ;
; 0.463  ; 0.647        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; sram_test_fangxin:inst1|j[0]          ;
; 0.463  ; 0.647        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; sram_test_fangxin:inst1|sram_wr_req_r ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|i                          ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|o                          ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; inst1|j[0]|clk                        ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; inst1|sram_wr_req_r|clk               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|isRectangle ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[0]        ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[10]       ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[11]       ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[12]       ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[17]       ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[1]        ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[2]        ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[3]        ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[4]        ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[5]        ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[6]        ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[7]        ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[8]        ;
; 3.863 ; 4.079        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[9]        ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[0]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[10]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[11]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[12]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[13]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[14]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[15]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[16]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[17]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[1]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[2]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[3]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[4]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[5]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[6]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[7]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[8]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[9]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[0]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[10]      ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[1]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[2]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[3]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[4]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[5]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[6]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[7]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[8]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[9]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[0]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[1]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[2]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[3]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[4]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[5]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[6]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[7]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[8]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[9]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|Collect_r   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|VGA_r       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[0]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[10]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[11]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[12]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[13]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[14]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[15]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[16]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[17]  ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[1]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[2]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[3]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[4]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[5]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[6]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[7]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[8]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[9]   ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cnt[0]      ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cnt[1]      ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cnt[2]      ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.IDLE ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.REA0 ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.REA1 ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.WRT0 ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.WRT1 ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rH          ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rV          ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|sdlink      ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[0]        ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[10]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[11]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[12]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[17]       ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[1]        ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[2]        ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[3]        ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[4]        ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[5]        ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[6]        ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[7]        ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[8]        ;
; 3.864 ; 4.080        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[9]        ;
; 3.865 ; 4.081        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|i[0]        ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_40M'                                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------+
; 12.441 ; 12.441       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.441 ; 12.441       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.476 ; 12.476       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; CLOCK_40M~input|o                                          ;
; 12.493 ; 12.493       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; CLOCK_40M~input|i                                          ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; CLOCK_40M~input|i                                          ;
; 12.506 ; 12.506       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.524 ; 12.524       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; CLOCK_40M~input|o                                          ;
; 12.558 ; 12.558       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.558 ; 12.558       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; CLOCK_40M ; Rise       ; CLOCK_40M                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; HREF        ; PCLK       ; 3.016 ; 3.006 ; Rise       ; PCLK                                             ;
; RESET       ; PCLK       ; 0.593 ; 0.690 ; Rise       ; PCLK                                             ;
; VSYNC       ; PCLK       ; 2.616 ; 2.819 ; Rise       ; PCLK                                             ;
; RESET       ; CLOCK_40M  ; 2.609 ; 2.803 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK_40M  ; 3.974 ; 4.106 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 3.948 ; 4.079 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 3.794 ; 3.886 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 3.974 ; 4.106 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 3.963 ; 4.088 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 3.822 ; 3.919 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 3.776 ; 3.861 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 3.771 ; 3.855 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 3.405 ; 3.542 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK_40M  ; 6.662 ; 7.087 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; HREF        ; PCLK       ; -2.165 ; -2.272 ; Rise       ; PCLK                                             ;
; RESET       ; PCLK       ; -0.145 ; -0.235 ; Rise       ; PCLK                                             ;
; VSYNC       ; PCLK       ; -1.945 ; -2.245 ; Rise       ; PCLK                                             ;
; RESET       ; CLOCK_40M  ; -2.049 ; -2.237 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK_40M  ; -2.664 ; -2.784 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; -3.203 ; -3.326 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; -3.038 ; -3.116 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; -3.228 ; -3.352 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; -3.217 ; -3.334 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; -3.066 ; -3.147 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; -3.022 ; -3.092 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; -3.017 ; -3.086 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; -2.664 ; -2.784 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK_40M  ; -4.697 ; -4.674 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SRAM_A[*]   ; CLOCK_40M  ; 8.603  ; 8.340  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK_40M  ; 6.845  ; 6.560  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK_40M  ; 7.558  ; 7.196  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK_40M  ; 8.454  ; 8.340  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK_40M  ; 7.768  ; 7.426  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK_40M  ; 7.331  ; 6.858  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK_40M  ; 8.474  ; 8.288  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK_40M  ; 7.040  ; 6.683  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK_40M  ; 7.017  ; 6.652  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK_40M  ; 7.386  ; 7.010  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK_40M  ; 6.846  ; 6.365  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK_40M  ; 7.741  ; 7.366  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK_40M  ; 8.012  ; 7.576  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK_40M  ; 7.229  ; 6.784  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK_40M  ; 8.603  ; 8.038  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK_40M  ; 8.469  ; 7.989  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK_40M  ; 7.208  ; 6.899  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK_40M  ; 7.613  ; 7.131  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK_40M  ; 7.575  ; 7.261  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS     ; CLOCK_40M  ; 4.250  ; 4.426  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK_40M  ; 5.596  ; 5.913  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK_40M  ; 9.990  ; 9.012  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK_40M  ; 10.539 ; 9.435  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_40M  ; 5.945  ; 6.289  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK_40M  ; 11.291 ; 10.400 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_40M  ; 7.311  ; 7.827  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_A[*]   ; CLOCK_40M  ; 5.132 ; 4.773 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK_40M  ; 5.329 ; 4.960 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK_40M  ; 5.450 ; 5.002 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK_40M  ; 6.362 ; 6.155 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK_40M  ; 5.650 ; 5.222 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK_40M  ; 5.493 ; 5.033 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK_40M  ; 6.384 ; 6.109 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK_40M  ; 5.216 ; 4.868 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK_40M  ; 5.466 ; 5.161 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK_40M  ; 5.423 ; 5.142 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK_40M  ; 5.810 ; 5.497 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK_40M  ; 5.985 ; 5.666 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK_40M  ; 6.244 ; 5.866 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK_40M  ; 6.245 ; 5.935 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK_40M  ; 6.811 ; 6.309 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK_40M  ; 6.466 ; 6.035 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK_40M  ; 5.132 ; 4.773 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK_40M  ; 5.602 ; 5.218 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK_40M  ; 5.825 ; 5.563 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS     ; CLOCK_40M  ; 3.679 ; 3.852 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK_40M  ; 4.976 ; 5.283 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK_40M  ; 6.750 ; 6.241 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK_40M  ; 7.278 ; 6.647 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_40M  ; 5.305 ; 5.639 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK_40M  ; 8.050 ; 7.629 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_40M  ; 6.618 ; 7.116 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 7.001 ;    ;    ; 7.138 ;
; Y[1]       ; SRAM_DB[1]  ; 7.250 ;    ;    ; 7.263 ;
; Y[2]       ; SRAM_DB[2]  ; 7.049 ;    ;    ; 7.028 ;
; Y[3]       ; SRAM_DB[3]  ; 7.349 ;    ;    ; 7.294 ;
; Y[4]       ; SRAM_DB[4]  ; 6.890 ;    ;    ; 6.971 ;
; Y[5]       ; SRAM_DB[5]  ; 6.781 ;    ;    ; 6.822 ;
; Y[6]       ; SRAM_DB[6]  ; 6.797 ;    ;    ; 6.869 ;
; Y[7]       ; SRAM_DB[7]  ; 8.015 ;    ;    ; 8.144 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 6.747 ;    ;    ; 6.878 ;
; Y[1]       ; SRAM_DB[1]  ; 6.987 ;    ;    ; 6.999 ;
; Y[2]       ; SRAM_DB[2]  ; 6.794 ;    ;    ; 6.773 ;
; Y[3]       ; SRAM_DB[3]  ; 7.079 ;    ;    ; 7.025 ;
; Y[4]       ; SRAM_DB[4]  ; 6.642 ;    ;    ; 6.719 ;
; Y[5]       ; SRAM_DB[5]  ; 6.536 ;    ;    ; 6.574 ;
; Y[6]       ; SRAM_DB[6]  ; 6.552 ;    ;    ; 6.619 ;
; Y[7]       ; SRAM_DB[7]  ; 7.768 ;    ;    ; 7.894 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                      ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 5.936 ; 5.819 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 5.936 ; 5.819 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 6.383 ; 6.266 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 6.336 ; 6.219 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 6.270 ; 6.124 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 6.336 ; 6.219 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 5.969 ; 5.852 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 5.969 ; 5.852 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 7.197 ; 7.143 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 5.335 ; 5.218 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 5.335 ; 5.218 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 5.764 ; 5.647 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 5.719 ; 5.602 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 5.653 ; 5.507 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 5.719 ; 5.602 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 5.366 ; 5.249 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 5.366 ; 5.249 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 6.593 ; 6.539 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                             ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 5.554     ; 5.671     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 5.554     ; 5.671     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 5.940     ; 6.057     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 5.900     ; 6.017     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 5.805     ; 5.951     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 5.900     ; 6.017     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 5.599     ; 5.716     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 5.599     ; 5.716     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 6.863     ; 6.917     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                     ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 4.963     ; 5.080     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 4.963     ; 5.080     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 5.334     ; 5.451     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 5.296     ; 5.413     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 5.201     ; 5.347     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 5.296     ; 5.413     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 5.007     ; 5.124     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 5.007     ; 5.124     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 6.271     ; 6.325     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; -2.578 ; -55.276       ;
; PCLK                                             ; -0.046 ; -0.046        ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; PCLK                                             ; -0.758 ; -1.428        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.187  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; PCLK                                             ; -3.000 ; -5.364        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 3.948  ; 0.000         ;
; CLOCK_40M                                        ; 12.090 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                      ;
+--------+---------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -2.578 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[17]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.508     ; 0.998      ;
; -2.578 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[16]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.508     ; 0.998      ;
; -2.578 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[15]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.508     ; 0.998      ;
; -2.578 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[14]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.508     ; 0.998      ;
; -2.578 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[13]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.508     ; 0.998      ;
; -2.578 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[12]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.508     ; 0.998      ;
; -2.578 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[11]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.508     ; 0.998      ;
; -2.578 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[10]  ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.508     ; 0.998      ;
; -2.578 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[9]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.508     ; 0.998      ;
; -2.574 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[8]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.507     ; 0.995      ;
; -2.574 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[7]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.507     ; 0.995      ;
; -2.574 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[6]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.507     ; 0.995      ;
; -2.574 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[5]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.507     ; 0.995      ;
; -2.574 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[4]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.507     ; 0.995      ;
; -2.574 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[3]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.507     ; 0.995      ;
; -2.574 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[2]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.507     ; 0.995      ;
; -2.574 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[1]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.507     ; 0.995      ;
; -2.386 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|cstate.WRT0 ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 0.811      ;
; -2.385 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|addr_r[0]   ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 0.810      ;
; -2.305 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|sdlink      ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 0.730      ;
; -2.209 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|cstate.IDLE ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 0.634      ;
; -2.197 ; sram_test_fangxin:inst1|sram_wr_req_r ; sram_test_fangxin:inst1|cstate.REA0 ; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 0.622      ;
; 4.206  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 4.079      ;
; 4.210  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 4.075      ;
; 4.244  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 4.041      ;
; 4.248  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 4.037      ;
; 4.261  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 4.024      ;
; 4.265  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 4.020      ;
; 4.309  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.976      ;
; 4.313  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.972      ;
; 4.317  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.968      ;
; 4.321  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.964      ;
; 4.329  ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.956      ;
; 4.333  ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.952      ;
; 4.347  ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.938      ;
; 4.351  ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.934      ;
; 4.355  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.930      ;
; 4.359  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.926      ;
; 4.372  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.913      ;
; 4.376  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.909      ;
; 4.383  ; sram_test_fangxin:inst1|C2[7]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.902      ;
; 4.387  ; sram_test_fangxin:inst1|C2[7]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.898      ;
; 4.420  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.865      ;
; 4.424  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.861      ;
; 4.426  ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.859      ;
; 4.430  ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.855      ;
; 4.446  ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.839      ;
; 4.450  ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.835      ;
; 4.464  ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.821      ;
; 4.468  ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.817      ;
; 4.470  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.815      ;
; 4.490  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.795      ;
; 4.508  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.777      ;
; 4.525  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.760      ;
; 4.528  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.757      ;
; 4.538  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.747      ;
; 4.545  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.740      ;
; 4.551  ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.732      ;
; 4.565  ; sram_test_fangxin:inst1|C2[7]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.720      ;
; 4.572  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[6]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.713      ;
; 4.573  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.712      ;
; 4.573  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.710      ;
; 4.576  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.709      ;
; 4.580  ; sram_test_fangxin:inst1|C2[8]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.705      ;
; 4.584  ; sram_test_fangxin:inst1|C2[8]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.701      ;
; 4.593  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.692      ;
; 4.593  ; sram_test_fangxin:inst1|C2[3]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.692      ;
; 4.608  ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[11]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.677      ;
; 4.610  ; sram_test_fangxin:inst1|C2[0]         ; sram_test_fangxin:inst1|y[6]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.675      ;
; 4.615  ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.668      ;
; 4.619  ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.664      ;
; 4.621  ; sram_test_fangxin:inst1|C2[6]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.664      ;
; 4.627  ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.036     ; 3.657      ;
; 4.633  ; sram_test_fangxin:inst1|y[4]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.650      ;
; 4.637  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.646      ;
; 4.641  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[7]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.644      ;
; 4.641  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.642      ;
; 4.656  ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.627      ;
; 4.680  ; sram_test_fangxin:inst1|y[10]         ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.603      ;
; 4.683  ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.600      ;
; 4.687  ; sram_test_fangxin:inst1|y[2]          ; sram_test_fangxin:inst1|ADDR_R[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.596      ;
; 4.687  ; sram_test_fangxin:inst1|y[6]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.596      ;
; 4.691  ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.036     ; 3.593      ;
; 4.695  ; sram_test_fangxin:inst1|y[0]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.036     ; 3.589      ;
; 4.697  ; sram_test_fangxin:inst1|y[4]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.586      ;
; 4.699  ; sram_test_fangxin:inst1|C2[7]         ; sram_test_fangxin:inst1|y[10]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.586      ;
; 4.701  ; sram_test_fangxin:inst1|C2[9]         ; sram_test_fangxin:inst1|y[17]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.584      ;
; 4.701  ; sram_test_fangxin:inst1|y[4]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.582      ;
; 4.705  ; sram_test_fangxin:inst1|C2[9]         ; sram_test_fangxin:inst1|y[12]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.580      ;
; 4.705  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.578      ;
; 4.709  ; sram_test_fangxin:inst1|y[1]          ; sram_test_fangxin:inst1|ADDR_R[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.574      ;
; 4.713  ; sram_test_fangxin:inst1|y[5]          ; sram_test_fangxin:inst1|ADDR_R[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.570      ;
; 4.720  ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.563      ;
; 4.723  ; sram_test_fangxin:inst1|C2[5]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.562      ;
; 4.724  ; sram_test_fangxin:inst1|y[3]          ; sram_test_fangxin:inst1|ADDR_R[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.559      ;
; 4.739  ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[9]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.546      ;
; 4.740  ; sram_test_fangxin:inst1|C2[2]         ; sram_test_fangxin:inst1|y[6]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.545      ;
; 4.742  ; sram_test_fangxin:inst1|C2[1]         ; sram_test_fangxin:inst1|y[5]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.543      ;
; 4.743  ; sram_test_fangxin:inst1|C2[4]         ; sram_test_fangxin:inst1|y[8]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.035     ; 3.542      ;
; 4.744  ; sram_test_fangxin:inst1|y[10]         ; sram_test_fangxin:inst1|ADDR_R[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 8.333        ; -0.037     ; 3.539      ;
+--------+---------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PCLK'                                                                                                                                                           ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -0.046 ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|sram_wr_req_r ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.001        ; 1.206      ; 1.150      ;
; 0.038  ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|j[0]          ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.001        ; 1.206      ; 1.066      ;
; 0.386  ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|sram_wr_req_r ; PCLK                                             ; PCLK        ; 1.000        ; -0.021     ; 0.600      ;
; 0.627  ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|j[0]          ; PCLK                                             ; PCLK        ; 1.000        ; -0.021     ; 0.359      ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PCLK'                                                                                                                                                            ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock                                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+
; -0.758 ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|j[0]          ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.000        ; 1.504      ; 0.910      ;
; -0.670 ; sram_test_fangxin:inst1|Collect_r ; sram_test_fangxin:inst1|sram_wr_req_r ; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK        ; 0.000        ; 1.504      ; 0.998      ;
; 0.202  ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|j[0]          ; PCLK                                             ; PCLK        ; 0.000        ; 0.021      ; 0.307      ;
; 0.455  ; sram_test_fangxin:inst1|j[0]      ; sram_test_fangxin:inst1|sram_wr_req_r ; PCLK                                             ; PCLK        ; 0.000        ; 0.021      ; 0.560      ;
+--------+-----------------------------------+---------------------------------------+--------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                    ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.187 ; sram_test_fangxin:inst1|i[1]        ; sram_test_fangxin:inst1|i[1]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst1|i[0]        ; sram_test_fangxin:inst1|i[0]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst1|i[3]        ; sram_test_fangxin:inst1|i[3]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst1|i[2]        ; sram_test_fangxin:inst1|i[2]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst1|addr_r[0]   ; sram_test_fangxin:inst1|addr_r[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst1|cstate.WRT0 ; sram_test_fangxin:inst1|cstate.WRT0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst1|cnt[2]      ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cnt[1]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst1|cstate.REA0 ; sram_test_fangxin:inst1|cstate.REA0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst1|rH          ; sram_test_fangxin:inst1|rH          ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst1|rV          ; sram_test_fangxin:inst1|rV          ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cnt[0]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.198 ; sram_test_fangxin:inst1|addr_r[17]  ; sram_test_fangxin:inst1|addr_r[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.200 ; sram_test_fangxin:inst1|cstate.WRT0 ; sram_test_fangxin:inst1|sdlink      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.319      ;
; 0.207 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.326      ;
; 0.210 ; sram_test_fangxin:inst1|i[2]        ; sram_test_fangxin:inst1|i[3]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.329      ;
; 0.212 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.331      ;
; 0.213 ; sram_test_fangxin:inst1|cnt[1]      ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.332      ;
; 0.214 ; sram_test_fangxin:inst1|C2[9]       ; sram_test_fangxin:inst1|C2[9]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.333      ;
; 0.223 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cnt[1]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.342      ;
; 0.226 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cnt[0]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.345      ;
; 0.258 ; sram_test_fangxin:inst1|ADDR_R[0]   ; sram_test_fangxin:inst1|cstate.IDLE ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.377      ;
; 0.262 ; sram_test_fangxin:inst1|cnt[2]      ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.381      ;
; 0.263 ; sram_test_fangxin:inst1|cnt[2]      ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.382      ;
; 0.270 ; sram_test_fangxin:inst1|x[0]        ; sram_test_fangxin:inst1|ADDR_R[0]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.389      ;
; 0.296 ; sram_test_fangxin:inst1|addr_r[8]   ; sram_test_fangxin:inst1|addr_r[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; sram_test_fangxin:inst1|addr_r[6]   ; sram_test_fangxin:inst1|addr_r[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; sram_test_fangxin:inst1|addr_r[14]  ; sram_test_fangxin:inst1|addr_r[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; sram_test_fangxin:inst1|addr_r[10]  ; sram_test_fangxin:inst1|addr_r[10]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; sram_test_fangxin:inst1|addr_r[4]   ; sram_test_fangxin:inst1|addr_r[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; sram_test_fangxin:inst1|addr_r[16]  ; sram_test_fangxin:inst1|addr_r[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sram_test_fangxin:inst1|addr_r[15]  ; sram_test_fangxin:inst1|addr_r[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sram_test_fangxin:inst1|addr_r[7]   ; sram_test_fangxin:inst1|addr_r[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sram_test_fangxin:inst1|addr_r[5]   ; sram_test_fangxin:inst1|addr_r[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sram_test_fangxin:inst1|addr_r[2]   ; sram_test_fangxin:inst1|addr_r[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; sram_test_fangxin:inst1|addr_r[13]  ; sram_test_fangxin:inst1|addr_r[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; sram_test_fangxin:inst1|addr_r[11]  ; sram_test_fangxin:inst1|addr_r[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; sram_test_fangxin:inst1|addr_r[3]   ; sram_test_fangxin:inst1|addr_r[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; sram_test_fangxin:inst1|ADDR_R[0]   ; sram_test_fangxin:inst1|cstate.REA0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.304 ; sram_test_fangxin:inst1|addr_r[1]   ; sram_test_fangxin:inst1|addr_r[1]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; sram_test_fangxin:inst1|addr_r[12]  ; sram_test_fangxin:inst1|addr_r[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sram_test_fangxin:inst1|C1[1]       ; sram_test_fangxin:inst1|C1[1]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; sram_test_fangxin:inst1|rd_data[7]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; sram_test_fangxin:inst1|addr_r[9]   ; sram_test_fangxin:inst1|addr_r[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sram_test_fangxin:inst1|C1[3]       ; sram_test_fangxin:inst1|C1[3]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; sram_test_fangxin:inst1|C1[7]       ; sram_test_fangxin:inst1|C1[7]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; sram_test_fangxin:inst1|C1[2]       ; sram_test_fangxin:inst1|C1[2]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; sram_test_fangxin:inst1|cstate.WRT1 ; sram_test_fangxin:inst1|cstate.IDLE ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.428      ;
; 0.312 ; sram_test_fangxin:inst1|C2[7]       ; sram_test_fangxin:inst1|C2[7]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.431      ;
; 0.316 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.435      ;
; 0.317 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cnt[1]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; sram_test_fangxin:inst1|C2[3]       ; sram_test_fangxin:inst1|C2[3]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.437      ;
; 0.318 ; sram_test_fangxin:inst1|C1[0]       ; sram_test_fangxin:inst1|C1[0]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.437      ;
; 0.319 ; sram_test_fangxin:inst1|C2[6]       ; sram_test_fangxin:inst1|C2[6]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.438      ;
; 0.320 ; sram_test_fangxin:inst1|C2[4]       ; sram_test_fangxin:inst1|C2[4]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.439      ;
; 0.320 ; sram_test_fangxin:inst1|C2[2]       ; sram_test_fangxin:inst1|C2[2]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.439      ;
; 0.324 ; sram_test_fangxin:inst1|C2[8]       ; sram_test_fangxin:inst1|C2[8]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.443      ;
; 0.324 ; sram_test_fangxin:inst1|C2[0]       ; sram_test_fangxin:inst1|C2[0]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.443      ;
; 0.325 ; sram_test_fangxin:inst1|cstate.REA0 ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.444      ;
; 0.326 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cnt[2]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.445      ;
; 0.328 ; sram_test_fangxin:inst1|C2[5]       ; sram_test_fangxin:inst1|C2[5]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.447      ;
; 0.329 ; sram_test_fangxin:inst1|i[3]        ; sram_test_fangxin:inst1|i[2]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.448      ;
; 0.329 ; sram_test_fangxin:inst1|cstate.WRT0 ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.448      ;
; 0.337 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|cstate.WRT0 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.456      ;
; 0.339 ; sram_test_fangxin:inst1|rd_data[0]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.458      ;
; 0.344 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cstate.WRT1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.463      ;
; 0.344 ; sram_test_fangxin:inst1|cnt[0]      ; sram_test_fangxin:inst1|cstate.REA1 ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.463      ;
; 0.348 ; sram_test_fangxin:inst1|i[1]        ; sram_test_fangxin:inst1|i[0]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.468      ;
; 0.348 ; sram_test_fangxin:inst1|rd_data[1]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.467      ;
; 0.355 ; sram_test_fangxin:inst1|cstate.IDLE ; sram_test_fangxin:inst1|sdlink      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.474      ;
; 0.362 ; sram_test_fangxin:inst1|C1[10]      ; sram_test_fangxin:inst1|C1[10]      ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.481      ;
; 0.379 ; sram_test_fangxin:inst1|cstate.REA1 ; sram_test_fangxin:inst1|cstate.IDLE ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.498      ;
; 0.381 ; sram_test_fangxin:inst1|C2[1]       ; sram_test_fangxin:inst1|C2[1]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.500      ;
; 0.446 ; sram_test_fangxin:inst1|addr_r[6]   ; sram_test_fangxin:inst1|addr_r[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; sram_test_fangxin:inst1|addr_r[8]   ; sram_test_fangxin:inst1|addr_r[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.565      ;
; 0.447 ; sram_test_fangxin:inst1|addr_r[14]  ; sram_test_fangxin:inst1|addr_r[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; sram_test_fangxin:inst1|addr_r[4]   ; sram_test_fangxin:inst1|addr_r[5]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; sram_test_fangxin:inst1|addr_r[10]  ; sram_test_fangxin:inst1|addr_r[11]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; sram_test_fangxin:inst1|addr_r[16]  ; sram_test_fangxin:inst1|addr_r[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; sram_test_fangxin:inst1|addr_r[2]   ; sram_test_fangxin:inst1|addr_r[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; sram_test_fangxin:inst1|rd_data[3]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.568      ;
; 0.449 ; sram_test_fangxin:inst1|rd_data[2]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.568      ;
; 0.454 ; sram_test_fangxin:inst1|addr_r[12]  ; sram_test_fangxin:inst1|addr_r[13]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sram_test_fangxin:inst1|C1[1]       ; sram_test_fangxin:inst1|C1[2]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.573      ;
; 0.456 ; sram_test_fangxin:inst1|rd_data[6]  ; sram_test_fangxin:inst1|rRGB[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; sram_test_fangxin:inst1|addr_r[7]   ; sram_test_fangxin:inst1|addr_r[8]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; sram_test_fangxin:inst1|addr_r[5]   ; sram_test_fangxin:inst1|addr_r[6]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; sram_test_fangxin:inst1|addr_r[15]  ; sram_test_fangxin:inst1|addr_r[16]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; sram_test_fangxin:inst1|addr_r[1]   ; sram_test_fangxin:inst1|addr_r[2]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; sram_test_fangxin:inst1|addr_r[13]  ; sram_test_fangxin:inst1|addr_r[14]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; sram_test_fangxin:inst1|addr_r[3]   ; sram_test_fangxin:inst1|addr_r[4]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; sram_test_fangxin:inst1|addr_r[11]  ; sram_test_fangxin:inst1|addr_r[12]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; sram_test_fangxin:inst1|C2[0]       ; sram_test_fangxin:inst1|y[0]        ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; sram_test_fangxin:inst1|addr_r[5]   ; sram_test_fangxin:inst1|addr_r[7]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; sram_test_fangxin:inst1|addr_r[15]  ; sram_test_fangxin:inst1|addr_r[17]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; sram_test_fangxin:inst1|addr_r[1]   ; sram_test_fangxin:inst1|addr_r[3]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; sram_test_fangxin:inst1|C1[8]       ; sram_test_fangxin:inst1|C1[8]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; sram_test_fangxin:inst1|C2[7]       ; sram_test_fangxin:inst1|C2[8]       ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; sram_test_fangxin:inst1|addr_r[7]   ; sram_test_fangxin:inst1|addr_r[9]   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; sram_test_fangxin:inst1|addr_r[13]  ; sram_test_fangxin:inst1|addr_r[15]  ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.581      ;
+-------+-------------------------------------+-------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PCLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PCLK  ; Rise       ; PCLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; sram_test_fangxin:inst1|j[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PCLK  ; Rise       ; sram_test_fangxin:inst1|sram_wr_req_r ;
; -0.181 ; 0.003        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; sram_test_fangxin:inst1|j[0]          ;
; -0.181 ; 0.003        ; 0.184          ; Low Pulse Width  ; PCLK  ; Rise       ; sram_test_fangxin:inst1|sram_wr_req_r ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; inst1|j[0]|clk                        ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; inst1|sram_wr_req_r|clk               ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PCLK  ; Rise       ; PCLK~input|i                          ;
; 0.774  ; 0.990        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; sram_test_fangxin:inst1|j[0]          ;
; 0.774  ; 0.990        ; 0.216          ; High Pulse Width ; PCLK  ; Rise       ; sram_test_fangxin:inst1|sram_wr_req_r ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; PCLK~input|o                          ;
; 0.996  ; 0.996        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; inst1|j[0]|clk                        ;
; 0.996  ; 0.996        ; 0.000          ; High Pulse Width ; PCLK  ; Rise       ; inst1|sram_wr_req_r|clk               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[0]   ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[10]  ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[11]  ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[12]  ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[13]  ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[14]  ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[15]  ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[16]  ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[17]  ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[7]   ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[8]   ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[9]   ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[0]   ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cnt[0]      ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cnt[1]      ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cnt[2]      ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.IDLE ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.REA0 ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.REA1 ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.WRT0 ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|cstate.WRT1 ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|i[2]        ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|i[3]        ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rH          ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|sdlink      ;
; 3.948 ; 4.164        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[0]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[1]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[2]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[3]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[4]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[5]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|ADDR_R[6]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[0]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[10]      ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[1]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[2]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[3]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[4]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[5]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[6]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[7]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[8]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C1[9]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[0]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[1]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[2]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[3]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[4]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[5]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[6]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[7]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[8]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|C2[9]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|Collect_r   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|VGA_r       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[10]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[11]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[12]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[13]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[14]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[15]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[16]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[17]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[1]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[2]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[3]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[4]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[5]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[6]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[7]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[8]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|addr_r[9]   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|i[0]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|i[1]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|isRectangle ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rRGB[0]     ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rV          ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[0]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[1]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[2]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[3]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[4]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[5]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[6]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|rd_data[7]  ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|sram_ce_r   ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[10]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[11]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[12]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[17]       ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[1]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[2]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[3]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[4]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[5]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[6]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[7]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[8]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|x[9]        ;
; 3.949 ; 4.165        ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst1|y[0]        ;
+-------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_40M'                                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------+
; 12.090 ; 12.090       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.090 ; 12.090       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.121 ; 12.121       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; CLOCK_40M~input|o                                          ;
; 12.133 ; 12.133       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; CLOCK_40M~input|i                                          ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; CLOCK_40M ; Rise       ; CLOCK_40M~input|i                                          ;
; 12.867 ; 12.867       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.879 ; 12.879       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; CLOCK_40M~input|o                                          ;
; 12.908 ; 12.908       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.908 ; 12.908       ; 0.000          ; High Pulse Width ; CLOCK_40M ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; CLOCK_40M ; Rise       ; CLOCK_40M                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; HREF        ; PCLK       ; 1.571 ; 2.301 ; Rise       ; PCLK                                             ;
; RESET       ; PCLK       ; 0.358 ; 0.683 ; Rise       ; PCLK                                             ;
; VSYNC       ; PCLK       ; 1.456 ; 2.113 ; Rise       ; PCLK                                             ;
; RESET       ; CLOCK_40M  ; 1.479 ; 1.755 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK_40M  ; 2.200 ; 2.770 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 2.176 ; 2.746 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 2.112 ; 2.690 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 2.200 ; 2.770 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 2.188 ; 2.757 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 2.137 ; 2.717 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 2.101 ; 2.676 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 2.096 ; 2.671 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 1.926 ; 2.478 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK_40M  ; 3.518 ; 4.301 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; HREF        ; PCLK       ; -1.207 ; -1.883 ; Rise       ; PCLK                                             ;
; RESET       ; PCLK       ; -0.150 ; -0.482 ; Rise       ; PCLK                                             ;
; VSYNC       ; PCLK       ; -1.205 ; -1.819 ; Rise       ; PCLK                                             ;
; RESET       ; CLOCK_40M  ; -1.179 ; -1.458 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK_40M  ; -1.539 ; -2.079 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; -1.784 ; -2.349 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; -1.718 ; -2.283 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; -1.808 ; -2.372 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; -1.797 ; -2.359 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; -1.743 ; -2.309 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; -1.708 ; -2.269 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; -1.704 ; -2.265 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; -1.539 ; -2.079 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK_40M  ; -2.468 ; -3.169 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_A[*]   ; CLOCK_40M  ; 4.495 ; 4.652 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK_40M  ; 3.324 ; 3.373 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK_40M  ; 3.683 ; 3.716 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK_40M  ; 4.495 ; 4.652 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK_40M  ; 3.776 ; 3.869 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK_40M  ; 3.507 ; 3.582 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK_40M  ; 4.456 ; 4.606 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK_40M  ; 3.490 ; 3.524 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK_40M  ; 3.473 ; 3.504 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK_40M  ; 3.652 ; 3.700 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK_40M  ; 3.223 ; 3.346 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK_40M  ; 3.757 ; 3.884 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK_40M  ; 3.863 ; 4.008 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK_40M  ; 3.400 ; 3.587 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK_40M  ; 4.113 ; 4.283 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK_40M  ; 4.091 ; 4.274 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK_40M  ; 3.535 ; 3.547 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK_40M  ; 3.670 ; 3.738 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK_40M  ; 3.738 ; 3.863 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS     ; CLOCK_40M  ; 2.178 ; 2.157 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK_40M  ; 2.969 ; 2.878 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK_40M  ; 4.506 ; 4.837 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK_40M  ; 4.716 ; 5.070 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_40M  ; 3.142 ; 2.982 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK_40M  ; 5.458 ; 5.898 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_40M  ; 3.928 ; 3.676 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_A[*]   ; CLOCK_40M  ; 2.395 ; 2.472 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK_40M  ; 2.522 ; 2.602 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK_40M  ; 2.548 ; 2.616 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK_40M  ; 3.367 ; 3.558 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK_40M  ; 2.639 ; 2.765 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK_40M  ; 2.539 ; 2.622 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK_40M  ; 3.335 ; 3.521 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK_40M  ; 2.528 ; 2.571 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK_40M  ; 2.629 ; 2.710 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK_40M  ; 2.614 ; 2.704 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK_40M  ; 2.801 ; 2.826 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK_40M  ; 2.820 ; 2.971 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK_40M  ; 2.921 ; 3.089 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK_40M  ; 2.963 ; 3.069 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK_40M  ; 3.159 ; 3.352 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK_40M  ; 3.036 ; 3.233 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK_40M  ; 2.395 ; 2.472 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK_40M  ; 2.601 ; 2.710 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK_40M  ; 2.800 ; 2.949 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS     ; CLOCK_40M  ; 1.882 ; 1.862 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK_40M  ; 2.650 ; 2.563 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK_40M  ; 3.108 ; 3.318 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK_40M  ; 3.310 ; 3.542 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_40M  ; 2.807 ; 2.655 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK_40M  ; 4.060 ; 4.379 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_40M  ; 3.563 ; 3.321 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 3.841 ;    ;    ; 4.427 ;
; Y[1]       ; SRAM_DB[1]  ; 3.915 ;    ;    ; 4.498 ;
; Y[2]       ; SRAM_DB[2]  ; 3.806 ;    ;    ; 4.345 ;
; Y[3]       ; SRAM_DB[3]  ; 3.873 ;    ;    ; 4.482 ;
; Y[4]       ; SRAM_DB[4]  ; 3.766 ;    ;    ; 4.325 ;
; Y[5]       ; SRAM_DB[5]  ; 3.695 ;    ;    ; 4.232 ;
; Y[6]       ; SRAM_DB[6]  ; 3.717 ;    ;    ; 4.262 ;
; Y[7]       ; SRAM_DB[7]  ; 4.524 ;    ;    ; 5.224 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 3.723 ;    ;    ; 4.300 ;
; Y[1]       ; SRAM_DB[1]  ; 3.795 ;    ;    ; 4.369 ;
; Y[2]       ; SRAM_DB[2]  ; 3.691 ;    ;    ; 4.222 ;
; Y[3]       ; SRAM_DB[3]  ; 3.751 ;    ;    ; 4.351 ;
; Y[4]       ; SRAM_DB[4]  ; 3.652 ;    ;    ; 4.203 ;
; Y[5]       ; SRAM_DB[5]  ; 3.584 ;    ;    ; 4.113 ;
; Y[6]       ; SRAM_DB[6]  ; 3.605 ;    ;    ; 4.142 ;
; Y[7]       ; SRAM_DB[7]  ; 4.411 ;    ;    ; 5.103 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                      ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 2.926 ; 2.866 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 2.926 ; 2.866 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 3.133 ; 3.073 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 3.111 ; 3.051 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 3.015 ; 2.989 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 3.111 ; 3.051 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 2.952 ; 2.892 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 2.952 ; 2.892 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 3.776 ; 3.859 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 2.615 ; 2.555 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 2.615 ; 2.555 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 2.814 ; 2.754 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 2.793 ; 2.733 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 2.697 ; 2.671 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 2.793 ; 2.733 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 2.641 ; 2.581 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 2.641 ; 2.581 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 3.465 ; 3.548 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                             ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 2.984     ; 3.044     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 2.984     ; 3.044     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 3.215     ; 3.275     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 3.187     ; 3.247     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 3.125     ; 3.151     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 3.187     ; 3.247     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 3.017     ; 3.077     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 3.017     ; 3.077     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 3.981     ; 3.898     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                     ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+
; SRAM_DB[*]  ; CLOCK_40M  ; 2.669     ; 2.729     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 2.669     ; 2.729     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 2.890     ; 2.950     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 2.864     ; 2.924     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 2.802     ; 2.828     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 2.864     ; 2.924     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 2.701     ; 2.761     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 2.701     ; 2.761     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 3.664     ; 3.581     ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+--------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                  ; -5.585   ; -1.225 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_40M                                        ; N/A      ; N/A    ; N/A      ; N/A     ; 12.090              ;
;  PCLK                                             ; -0.530   ; -1.225 ; N/A      ; N/A     ; -3.000              ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; -5.585   ; 0.187  ; N/A      ; N/A     ; 3.863               ;
; Design-wide TNS                                   ; -127.906 ; -2.262 ; 0.0      ; 0.0     ; -5.974              ;
;  CLOCK_40M                                        ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  PCLK                                             ; -0.530   ; -2.262 ; N/A      ; N/A     ; -5.974              ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; -127.376 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; HREF        ; PCLK       ; 3.402 ; 3.664 ; Rise       ; PCLK                                             ;
; RESET       ; PCLK       ; 0.709 ; 0.788 ; Rise       ; PCLK                                             ;
; VSYNC       ; PCLK       ; 3.018 ; 3.359 ; Rise       ; PCLK                                             ;
; RESET       ; CLOCK_40M  ; 2.964 ; 3.064 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK_40M  ; 4.552 ; 4.806 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; 4.524 ; 4.777 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; 4.350 ; 4.585 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; 4.552 ; 4.806 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; 4.538 ; 4.786 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; 4.379 ; 4.616 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; 4.330 ; 4.558 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; 4.323 ; 4.551 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; 3.948 ; 4.202 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK_40M  ; 7.410 ; 8.067 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; HREF        ; PCLK       ; -1.207 ; -1.883 ; Rise       ; PCLK                                             ;
; RESET       ; PCLK       ; -0.145 ; -0.235 ; Rise       ; PCLK                                             ;
; VSYNC       ; PCLK       ; -1.205 ; -1.819 ; Rise       ; PCLK                                             ;
; RESET       ; CLOCK_40M  ; -1.179 ; -1.458 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK_40M  ; -1.539 ; -2.079 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK_40M  ; -1.784 ; -2.349 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK_40M  ; -1.718 ; -2.283 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK_40M  ; -1.808 ; -2.372 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK_40M  ; -1.797 ; -2.359 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK_40M  ; -1.743 ; -2.309 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK_40M  ; -1.708 ; -2.269 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK_40M  ; -1.704 ; -2.265 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK_40M  ; -1.539 ; -2.079 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK_40M  ; -2.468 ; -3.169 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+
; SRAM_A[*]   ; CLOCK_40M  ; 9.202  ; 9.153  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK_40M  ; 7.366  ; 7.120  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK_40M  ; 8.088  ; 7.811  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK_40M  ; 9.180  ; 9.153  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK_40M  ; 8.295  ; 8.076  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK_40M  ; 7.781  ; 7.459  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK_40M  ; 9.202  ; 9.107  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK_40M  ; 7.538  ; 7.269  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK_40M  ; 7.509  ; 7.232  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK_40M  ; 7.903  ; 7.622  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK_40M  ; 7.311  ; 7.023  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK_40M  ; 8.244  ; 8.005  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK_40M  ; 8.515  ; 8.239  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK_40M  ; 7.685  ; 7.461  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK_40M  ; 9.114  ; 8.753  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK_40M  ; 8.992  ; 8.683  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK_40M  ; 7.716  ; 7.470  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK_40M  ; 8.097  ; 7.743  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK_40M  ; 8.086  ; 7.865  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS     ; CLOCK_40M  ; 4.626  ; 4.760  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK_40M  ; 6.154  ; 6.333  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK_40M  ; 10.527 ; 9.954  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK_40M  ; 11.078 ; 10.435 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_40M  ; 6.527  ; 6.682  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK_40M  ; 12.012 ; 11.582 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_40M  ; 8.056  ; 8.289  ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+
; SRAM_A[*]   ; CLOCK_40M  ; 2.395 ; 2.472 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK_40M  ; 2.522 ; 2.602 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK_40M  ; 2.548 ; 2.616 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK_40M  ; 3.367 ; 3.558 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK_40M  ; 2.639 ; 2.765 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK_40M  ; 2.539 ; 2.622 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK_40M  ; 3.335 ; 3.521 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK_40M  ; 2.528 ; 2.571 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK_40M  ; 2.629 ; 2.710 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK_40M  ; 2.614 ; 2.704 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK_40M  ; 2.801 ; 2.826 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK_40M  ; 2.820 ; 2.971 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK_40M  ; 2.921 ; 3.089 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK_40M  ; 2.963 ; 3.069 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK_40M  ; 3.159 ; 3.352 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK_40M  ; 3.036 ; 3.233 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK_40M  ; 2.395 ; 2.472 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK_40M  ; 2.601 ; 2.710 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK_40M  ; 2.800 ; 2.949 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS     ; CLOCK_40M  ; 1.882 ; 1.862 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK_40M  ; 2.650 ; 2.563 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK_40M  ; 3.108 ; 3.318 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK_40M  ; 3.310 ; 3.542 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK_40M  ; 2.807 ; 2.655 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK_40M  ; 4.060 ; 4.379 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK_40M  ; 3.563 ; 3.321 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 7.831 ;    ;    ; 8.101 ;
; Y[1]       ; SRAM_DB[1]  ; 8.071 ;    ;    ; 8.247 ;
; Y[2]       ; SRAM_DB[2]  ; 7.864 ;    ;    ; 7.993 ;
; Y[3]       ; SRAM_DB[3]  ; 8.147 ;    ;    ; 8.277 ;
; Y[4]       ; SRAM_DB[4]  ; 7.706 ;    ;    ; 7.924 ;
; Y[5]       ; SRAM_DB[5]  ; 7.584 ;    ;    ; 7.759 ;
; Y[6]       ; SRAM_DB[6]  ; 7.616 ;    ;    ; 7.807 ;
; Y[7]       ; SRAM_DB[7]  ; 8.999 ;    ;    ; 9.303 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 3.723 ;    ;    ; 4.300 ;
; Y[1]       ; SRAM_DB[1]  ; 3.795 ;    ;    ; 4.369 ;
; Y[2]       ; SRAM_DB[2]  ; 3.691 ;    ;    ; 4.222 ;
; Y[3]       ; SRAM_DB[3]  ; 3.751 ;    ;    ; 4.351 ;
; Y[4]       ; SRAM_DB[4]  ; 3.652 ;    ;    ; 4.203 ;
; Y[5]       ; SRAM_DB[5]  ; 3.584 ;    ;    ; 4.113 ;
; Y[6]       ; SRAM_DB[6]  ; 3.605 ;    ;    ; 4.142 ;
; Y[7]       ; SRAM_DB[7]  ; 4.411 ;    ;    ; 5.103 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SRAM_WE       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CS       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[17]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[16]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SRAM_DB[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HREF                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PCLK                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_40M               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Y[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_WE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_CS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; SRAM_A[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; SRAM_DB[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_WE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; SRAM_CS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; SRAM_A[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.00806 V          ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.00806 V         ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_WE       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; VGA_HS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; SRAM_CS       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SRAM_A[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; SRAM_A[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SRAM_DB[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 23948    ; 0        ; 0        ; 0        ;
; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 22       ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK                                             ; 2        ; 0        ; 0        ; 0        ;
; PCLK                                             ; PCLK                                             ; 2        ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 23948    ; 0        ; 0        ; 0        ;
; PCLK                                             ; inst|altpll_component|auto_generated|pll1|clk[0] ; 22       ; 0        ; 0        ; 0        ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; PCLK                                             ; 2        ; 0        ; 0        ; 0        ;
; PCLK                                             ; PCLK                                             ; 2        ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 141   ; 141  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 83    ; 83   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Mar 03 08:01:15 2014
Info: Command: quartus_sta _OV7620 -c _OV7620
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: '_OV7620.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 25.000 -waveform {0.000 12.500} -name CLOCK_40M CLOCK_40M
    Info: create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name PCLK PCLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.585
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.585      -127.376 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.530        -0.530 PCLK 
Info: Worst-case hold slack is -1.225
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.225        -2.262 PCLK 
    Info:     0.454         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000        -5.974 PCLK 
    Info:     3.863         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:    12.428         0.000 CLOCK_40M 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.186
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.186      -112.170 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.401        -0.490 PCLK 
Info: Worst-case hold slack is -1.185
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.185        -2.160 PCLK 
    Info:     0.403         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000        -5.974 PCLK 
    Info:     3.863         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:    12.441         0.000 CLOCK_40M 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {PCLK}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -setup 0.110
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PCLK}] -hold 0.080
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.578
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.578       -55.276 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:    -0.046        -0.046 PCLK 
Info: Worst-case hold slack is -0.758
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.758        -1.428 PCLK 
    Info:     0.187         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000        -5.364 PCLK 
    Info:     3.948         0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:    12.090         0.000 CLOCK_40M 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 281 megabytes
    Info: Processing ended: Mon Mar 03 08:01:21 2014
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


