/************************************************************************************************/
/*                                                                                              */
/*  Copyright 2012  Broadcom Corporation                                                        */
/*                                                                                              */
/*     Unless you and Broadcom execute a separate written software license agreement governing  */
/*     use of this software, this software is licensed to you under the terms of the GNU        */
/*     General Public License version 2 (the GPL), available at                                 */
/*                                                                                              */
/*          http://www.broadcom.com/licenses/GPLv2.php                                          */
/*                                                                                              */
/*     with the following added to such license:                                                */
/*                                                                                              */
/*     As a special exception, the copyright holders of this software give you permission to    */
/*     link this software with independent modules, and to copy and distribute the resulting    */
/*     executable under terms of your choice, provided that you also meet, for each linked      */
/*     independent module, the terms and conditions of the license of that module.              */
/*     An independent module is a module which is not derived from this software.  The special  */
/*     exception does not apply to any modifications of the software.                           */
/*                                                                                              */
/*     Notwithstanding the above, under no circumstances may you combine this software in any   */
/*     way with any other Broadcom software provided under a license other than the GPL,        */
/*     without Broadcom's express prior written consent.                                        */
/*                                                                                              */
/*     Date     : Generated on 9/25/2012 19:15:19                                             */
/*     RDB file : //HAWAII/                                                                   */
/************************************************************************************************/

#ifndef __BRCM_RDB_KPS_CLK_MGR_REG_H__
#define __BRCM_RDB_KPS_CLK_MGR_REG_H__

#define KPS_CLK_MGR_REG_WR_ACCESS_OFFSET                                  0x00000000
#define KPS_CLK_MGR_REG_WR_ACCESS_TYPE                                    UInt32
#define KPS_CLK_MGR_REG_WR_ACCESS_RESERVED_MASK                           0x7F0000FE
#define    KPS_CLK_MGR_REG_WR_ACCESS_PRIV_ACCESS_MODE_SHIFT               31
#define    KPS_CLK_MGR_REG_WR_ACCESS_PRIV_ACCESS_MODE_MASK                0x80000000
#define    KPS_CLK_MGR_REG_WR_ACCESS_PASSWORD_SHIFT                       8
#define    KPS_CLK_MGR_REG_WR_ACCESS_PASSWORD_MASK                        0x00FFFF00
#define    KPS_CLK_MGR_REG_WR_ACCESS_CLKMGR_ACC_SHIFT                     0
#define    KPS_CLK_MGR_REG_WR_ACCESS_CLKMGR_ACC_MASK                      0x00000001

#define KPS_CLK_MGR_REG_POLICY_FREQ_OFFSET                                0x00000008
#define KPS_CLK_MGR_REG_POLICY_FREQ_TYPE                                  UInt32
#define KPS_CLK_MGR_REG_POLICY_FREQ_RESERVED_MASK                         0x78F8F8F8
#define    KPS_CLK_MGR_REG_POLICY_FREQ_PRIV_ACCESS_MODE_SHIFT             31
#define    KPS_CLK_MGR_REG_POLICY_FREQ_PRIV_ACCESS_MODE_MASK              0x80000000
#define    KPS_CLK_MGR_REG_POLICY_FREQ_POLICY3_FREQ_SHIFT                 24
#define    KPS_CLK_MGR_REG_POLICY_FREQ_POLICY3_FREQ_MASK                  0x07000000
#define    KPS_CLK_MGR_REG_POLICY_FREQ_POLICY2_FREQ_SHIFT                 16
#define    KPS_CLK_MGR_REG_POLICY_FREQ_POLICY2_FREQ_MASK                  0x00070000
#define    KPS_CLK_MGR_REG_POLICY_FREQ_POLICY1_FREQ_SHIFT                 8
#define    KPS_CLK_MGR_REG_POLICY_FREQ_POLICY1_FREQ_MASK                  0x00000700
#define    KPS_CLK_MGR_REG_POLICY_FREQ_POLICY0_FREQ_SHIFT                 0
#define    KPS_CLK_MGR_REG_POLICY_FREQ_POLICY0_FREQ_MASK                  0x00000007

#define KPS_CLK_MGR_REG_POLICY_CTL_OFFSET                                 0x0000000C
#define KPS_CLK_MGR_REG_POLICY_CTL_TYPE                                   UInt32
#define KPS_CLK_MGR_REG_POLICY_CTL_RESERVED_MASK                          0x7FFFFFF0
#define    KPS_CLK_MGR_REG_POLICY_CTL_PRIV_ACCESS_MODE_SHIFT              31
#define    KPS_CLK_MGR_REG_POLICY_CTL_PRIV_ACCESS_MODE_MASK               0x80000000
#define    KPS_CLK_MGR_REG_POLICY_CTL_TGT_VLD_SHIFT                       3
#define    KPS_CLK_MGR_REG_POLICY_CTL_TGT_VLD_MASK                        0x00000008
#define    KPS_CLK_MGR_REG_POLICY_CTL_GO_ATL_SHIFT                        2
#define    KPS_CLK_MGR_REG_POLICY_CTL_GO_ATL_MASK                         0x00000004
#define    KPS_CLK_MGR_REG_POLICY_CTL_GO_AC_SHIFT                         1
#define    KPS_CLK_MGR_REG_POLICY_CTL_GO_AC_MASK                          0x00000002
#define    KPS_CLK_MGR_REG_POLICY_CTL_GO_SHIFT                            0
#define    KPS_CLK_MGR_REG_POLICY_CTL_GO_MASK                             0x00000001

#define KPS_CLK_MGR_REG_POLICY0_MASK_OFFSET                               0x00000010
#define KPS_CLK_MGR_REG_POLICY0_MASK_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_POLICY0_MASK_RESERVED_MASK                        0x1E427E70
#define    KPS_CLK_MGR_REG_POLICY0_MASK_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_POLICY0_MASK_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_BSC4_POLICY0_MASK_SHIFT           30
#define    KPS_CLK_MGR_REG_POLICY0_MASK_BSC4_POLICY0_MASK_MASK            0x40000000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_BSC3_POLICY0_MASK_SHIFT           29
#define    KPS_CLK_MGR_REG_POLICY0_MASK_BSC3_POLICY0_MASK_MASK            0x20000000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_BSC1_POLICY0_MASK_SHIFT           24
#define    KPS_CLK_MGR_REG_POLICY0_MASK_BSC1_POLICY0_MASK_MASK            0x01000000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_BSC2_POLICY0_MASK_SHIFT           23
#define    KPS_CLK_MGR_REG_POLICY0_MASK_BSC2_POLICY0_MASK_MASK            0x00800000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_PWM_POLICY0_MASK_SHIFT            21
#define    KPS_CLK_MGR_REG_POLICY0_MASK_PWM_POLICY0_MASK_MASK             0x00200000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_UARTB_POLICY0_MASK_SHIFT          20
#define    KPS_CLK_MGR_REG_POLICY0_MASK_UARTB_POLICY0_MASK_MASK           0x00100000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_UARTB2_POLICY0_MASK_SHIFT         19
#define    KPS_CLK_MGR_REG_POLICY0_MASK_UARTB2_POLICY0_MASK_MASK          0x00080000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_UARTB3_POLICY0_MASK_SHIFT         18
#define    KPS_CLK_MGR_REG_POLICY0_MASK_UARTB3_POLICY0_MASK_MASK          0x00040000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_SSP0_POLICY0_MASK_SHIFT           16
#define    KPS_CLK_MGR_REG_POLICY0_MASK_SSP0_POLICY0_MASK_MASK            0x00010000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_SSP1_POLICY0_MASK_SHIFT           15
#define    KPS_CLK_MGR_REG_POLICY0_MASK_SSP1_POLICY0_MASK_MASK            0x00008000
#define    KPS_CLK_MGR_REG_POLICY0_MASK_DMAC_MUX_POLICY0_MASK_SHIFT       8
#define    KPS_CLK_MGR_REG_POLICY0_MASK_DMAC_MUX_POLICY0_MASK_MASK        0x00000100
#define    KPS_CLK_MGR_REG_POLICY0_MASK_TIMERS_POLICY0_MASK_SHIFT         7
#define    KPS_CLK_MGR_REG_POLICY0_MASK_TIMERS_POLICY0_MASK_MASK          0x00000080
#define    KPS_CLK_MGR_REG_POLICY0_MASK_SPUM_SEC_POLICY0_MASK_SHIFT       3
#define    KPS_CLK_MGR_REG_POLICY0_MASK_SPUM_SEC_POLICY0_MASK_MASK        0x00000008
#define    KPS_CLK_MGR_REG_POLICY0_MASK_SPUM_OPEN_POLICY0_MASK_SHIFT      2
#define    KPS_CLK_MGR_REG_POLICY0_MASK_SPUM_OPEN_POLICY0_MASK_MASK       0x00000004
#define    KPS_CLK_MGR_REG_POLICY0_MASK_EXT_POLICY0_MASK_SHIFT            1
#define    KPS_CLK_MGR_REG_POLICY0_MASK_EXT_POLICY0_MASK_MASK             0x00000002
#define    KPS_CLK_MGR_REG_POLICY0_MASK_SWITCH_POLICY0_MASK_SHIFT         0
#define    KPS_CLK_MGR_REG_POLICY0_MASK_SWITCH_POLICY0_MASK_MASK          0x00000001

#define KPS_CLK_MGR_REG_POLICY1_MASK_OFFSET                               0x00000014
#define KPS_CLK_MGR_REG_POLICY1_MASK_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_POLICY1_MASK_RESERVED_MASK                        0x1E427E70
#define    KPS_CLK_MGR_REG_POLICY1_MASK_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_POLICY1_MASK_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_BSC4_POLICY1_MASK_SHIFT           30
#define    KPS_CLK_MGR_REG_POLICY1_MASK_BSC4_POLICY1_MASK_MASK            0x40000000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_BSC3_POLICY1_MASK_SHIFT           29
#define    KPS_CLK_MGR_REG_POLICY1_MASK_BSC3_POLICY1_MASK_MASK            0x20000000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_BSC1_POLICY1_MASK_SHIFT           24
#define    KPS_CLK_MGR_REG_POLICY1_MASK_BSC1_POLICY1_MASK_MASK            0x01000000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_BSC2_POLICY1_MASK_SHIFT           23
#define    KPS_CLK_MGR_REG_POLICY1_MASK_BSC2_POLICY1_MASK_MASK            0x00800000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_PWM_POLICY1_MASK_SHIFT            21
#define    KPS_CLK_MGR_REG_POLICY1_MASK_PWM_POLICY1_MASK_MASK             0x00200000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_UARTB_POLICY1_MASK_SHIFT          20
#define    KPS_CLK_MGR_REG_POLICY1_MASK_UARTB_POLICY1_MASK_MASK           0x00100000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_UARTB2_POLICY1_MASK_SHIFT         19
#define    KPS_CLK_MGR_REG_POLICY1_MASK_UARTB2_POLICY1_MASK_MASK          0x00080000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_UARTB3_POLICY1_MASK_SHIFT         18
#define    KPS_CLK_MGR_REG_POLICY1_MASK_UARTB3_POLICY1_MASK_MASK          0x00040000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_SSP0_POLICY1_MASK_SHIFT           16
#define    KPS_CLK_MGR_REG_POLICY1_MASK_SSP0_POLICY1_MASK_MASK            0x00010000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_SSP1_POLICY1_MASK_SHIFT           15
#define    KPS_CLK_MGR_REG_POLICY1_MASK_SSP1_POLICY1_MASK_MASK            0x00008000
#define    KPS_CLK_MGR_REG_POLICY1_MASK_DMAC_MUX_POLICY1_MASK_SHIFT       8
#define    KPS_CLK_MGR_REG_POLICY1_MASK_DMAC_MUX_POLICY1_MASK_MASK        0x00000100
#define    KPS_CLK_MGR_REG_POLICY1_MASK_TIMERS_POLICY1_MASK_SHIFT         7
#define    KPS_CLK_MGR_REG_POLICY1_MASK_TIMERS_POLICY1_MASK_MASK          0x00000080
#define    KPS_CLK_MGR_REG_POLICY1_MASK_SPUM_SEC_POLICY1_MASK_SHIFT       3
#define    KPS_CLK_MGR_REG_POLICY1_MASK_SPUM_SEC_POLICY1_MASK_MASK        0x00000008
#define    KPS_CLK_MGR_REG_POLICY1_MASK_SPUM_OPEN_POLICY1_MASK_SHIFT      2
#define    KPS_CLK_MGR_REG_POLICY1_MASK_SPUM_OPEN_POLICY1_MASK_MASK       0x00000004
#define    KPS_CLK_MGR_REG_POLICY1_MASK_EXT_POLICY1_MASK_SHIFT            1
#define    KPS_CLK_MGR_REG_POLICY1_MASK_EXT_POLICY1_MASK_MASK             0x00000002
#define    KPS_CLK_MGR_REG_POLICY1_MASK_SWITCH_POLICY1_MASK_SHIFT         0
#define    KPS_CLK_MGR_REG_POLICY1_MASK_SWITCH_POLICY1_MASK_MASK          0x00000001

#define KPS_CLK_MGR_REG_POLICY2_MASK_OFFSET                               0x00000018
#define KPS_CLK_MGR_REG_POLICY2_MASK_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_POLICY2_MASK_RESERVED_MASK                        0x1E427E70
#define    KPS_CLK_MGR_REG_POLICY2_MASK_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_POLICY2_MASK_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_BSC4_POLICY2_MASK_SHIFT           30
#define    KPS_CLK_MGR_REG_POLICY2_MASK_BSC4_POLICY2_MASK_MASK            0x40000000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_BSC3_POLICY2_MASK_SHIFT           29
#define    KPS_CLK_MGR_REG_POLICY2_MASK_BSC3_POLICY2_MASK_MASK            0x20000000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_BSC1_POLICY2_MASK_SHIFT           24
#define    KPS_CLK_MGR_REG_POLICY2_MASK_BSC1_POLICY2_MASK_MASK            0x01000000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_BSC2_POLICY2_MASK_SHIFT           23
#define    KPS_CLK_MGR_REG_POLICY2_MASK_BSC2_POLICY2_MASK_MASK            0x00800000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_PWM_POLICY2_MASK_SHIFT            21
#define    KPS_CLK_MGR_REG_POLICY2_MASK_PWM_POLICY2_MASK_MASK             0x00200000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_UARTB_POLICY2_MASK_SHIFT          20
#define    KPS_CLK_MGR_REG_POLICY2_MASK_UARTB_POLICY2_MASK_MASK           0x00100000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_UARTB2_POLICY2_MASK_SHIFT         19
#define    KPS_CLK_MGR_REG_POLICY2_MASK_UARTB2_POLICY2_MASK_MASK          0x00080000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_UARTB3_POLICY2_MASK_SHIFT         18
#define    KPS_CLK_MGR_REG_POLICY2_MASK_UARTB3_POLICY2_MASK_MASK          0x00040000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_SSP0_POLICY2_MASK_SHIFT           16
#define    KPS_CLK_MGR_REG_POLICY2_MASK_SSP0_POLICY2_MASK_MASK            0x00010000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_SSP1_POLICY2_MASK_SHIFT           15
#define    KPS_CLK_MGR_REG_POLICY2_MASK_SSP1_POLICY2_MASK_MASK            0x00008000
#define    KPS_CLK_MGR_REG_POLICY2_MASK_DMAC_MUX_POLICY2_MASK_SHIFT       8
#define    KPS_CLK_MGR_REG_POLICY2_MASK_DMAC_MUX_POLICY2_MASK_MASK        0x00000100
#define    KPS_CLK_MGR_REG_POLICY2_MASK_TIMERS_POLICY2_MASK_SHIFT         7
#define    KPS_CLK_MGR_REG_POLICY2_MASK_TIMERS_POLICY2_MASK_MASK          0x00000080
#define    KPS_CLK_MGR_REG_POLICY2_MASK_SPUM_SEC_POLICY2_MASK_SHIFT       3
#define    KPS_CLK_MGR_REG_POLICY2_MASK_SPUM_SEC_POLICY2_MASK_MASK        0x00000008
#define    KPS_CLK_MGR_REG_POLICY2_MASK_SPUM_OPEN_POLICY2_MASK_SHIFT      2
#define    KPS_CLK_MGR_REG_POLICY2_MASK_SPUM_OPEN_POLICY2_MASK_MASK       0x00000004
#define    KPS_CLK_MGR_REG_POLICY2_MASK_EXT_POLICY2_MASK_SHIFT            1
#define    KPS_CLK_MGR_REG_POLICY2_MASK_EXT_POLICY2_MASK_MASK             0x00000002
#define    KPS_CLK_MGR_REG_POLICY2_MASK_SWITCH_POLICY2_MASK_SHIFT         0
#define    KPS_CLK_MGR_REG_POLICY2_MASK_SWITCH_POLICY2_MASK_MASK          0x00000001

#define KPS_CLK_MGR_REG_POLICY3_MASK_OFFSET                               0x0000001C
#define KPS_CLK_MGR_REG_POLICY3_MASK_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_POLICY3_MASK_RESERVED_MASK                        0x1E427E70
#define    KPS_CLK_MGR_REG_POLICY3_MASK_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_POLICY3_MASK_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_BSC4_POLICY3_MASK_SHIFT           30
#define    KPS_CLK_MGR_REG_POLICY3_MASK_BSC4_POLICY3_MASK_MASK            0x40000000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_BSC3_POLICY3_MASK_SHIFT           29
#define    KPS_CLK_MGR_REG_POLICY3_MASK_BSC3_POLICY3_MASK_MASK            0x20000000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_BSC1_POLICY3_MASK_SHIFT           24
#define    KPS_CLK_MGR_REG_POLICY3_MASK_BSC1_POLICY3_MASK_MASK            0x01000000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_BSC2_POLICY3_MASK_SHIFT           23
#define    KPS_CLK_MGR_REG_POLICY3_MASK_BSC2_POLICY3_MASK_MASK            0x00800000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_PWM_POLICY3_MASK_SHIFT            21
#define    KPS_CLK_MGR_REG_POLICY3_MASK_PWM_POLICY3_MASK_MASK             0x00200000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_UARTB_POLICY3_MASK_SHIFT          20
#define    KPS_CLK_MGR_REG_POLICY3_MASK_UARTB_POLICY3_MASK_MASK           0x00100000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_UARTB2_POLICY3_MASK_SHIFT         19
#define    KPS_CLK_MGR_REG_POLICY3_MASK_UARTB2_POLICY3_MASK_MASK          0x00080000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_UARTB3_POLICY3_MASK_SHIFT         18
#define    KPS_CLK_MGR_REG_POLICY3_MASK_UARTB3_POLICY3_MASK_MASK          0x00040000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_SSP0_POLICY3_MASK_SHIFT           16
#define    KPS_CLK_MGR_REG_POLICY3_MASK_SSP0_POLICY3_MASK_MASK            0x00010000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_SSP1_POLICY3_MASK_SHIFT           15
#define    KPS_CLK_MGR_REG_POLICY3_MASK_SSP1_POLICY3_MASK_MASK            0x00008000
#define    KPS_CLK_MGR_REG_POLICY3_MASK_DMAC_MUX_POLICY3_MASK_SHIFT       8
#define    KPS_CLK_MGR_REG_POLICY3_MASK_DMAC_MUX_POLICY3_MASK_MASK        0x00000100
#define    KPS_CLK_MGR_REG_POLICY3_MASK_TIMERS_POLICY3_MASK_SHIFT         7
#define    KPS_CLK_MGR_REG_POLICY3_MASK_TIMERS_POLICY3_MASK_MASK          0x00000080
#define    KPS_CLK_MGR_REG_POLICY3_MASK_SPUM_SEC_POLICY3_MASK_SHIFT       3
#define    KPS_CLK_MGR_REG_POLICY3_MASK_SPUM_SEC_POLICY3_MASK_MASK        0x00000008
#define    KPS_CLK_MGR_REG_POLICY3_MASK_SPUM_OPEN_POLICY3_MASK_SHIFT      2
#define    KPS_CLK_MGR_REG_POLICY3_MASK_SPUM_OPEN_POLICY3_MASK_MASK       0x00000004
#define    KPS_CLK_MGR_REG_POLICY3_MASK_EXT_POLICY3_MASK_SHIFT            1
#define    KPS_CLK_MGR_REG_POLICY3_MASK_EXT_POLICY3_MASK_MASK             0x00000002
#define    KPS_CLK_MGR_REG_POLICY3_MASK_SWITCH_POLICY3_MASK_SHIFT         0
#define    KPS_CLK_MGR_REG_POLICY3_MASK_SWITCH_POLICY3_MASK_MASK          0x00000001

#define KPS_CLK_MGR_REG_INTEN_OFFSET                                      0x00000020
#define KPS_CLK_MGR_REG_INTEN_TYPE                                        UInt32
#define KPS_CLK_MGR_REG_INTEN_RESERVED_MASK                               0x7FFFFFFC
#define    KPS_CLK_MGR_REG_INTEN_PRIV_ACCESS_MODE_SHIFT                   31
#define    KPS_CLK_MGR_REG_INTEN_PRIV_ACCESS_MODE_MASK                    0x80000000
#define    KPS_CLK_MGR_REG_INTEN_INTEN_ACT_INT_EN_SHIFT                   1
#define    KPS_CLK_MGR_REG_INTEN_INTEN_ACT_INT_EN_MASK                    0x00000002
#define    KPS_CLK_MGR_REG_INTEN_INTEN_TGT_INT_EN_SHIFT                   0
#define    KPS_CLK_MGR_REG_INTEN_INTEN_TGT_INT_EN_MASK                    0x00000001

#define KPS_CLK_MGR_REG_INTSTAT_OFFSET                                    0x00000024
#define KPS_CLK_MGR_REG_INTSTAT_TYPE                                      UInt32
#define KPS_CLK_MGR_REG_INTSTAT_RESERVED_MASK                             0x7FFFFFFC
#define    KPS_CLK_MGR_REG_INTSTAT_PRIV_ACCESS_MODE_SHIFT                 31
#define    KPS_CLK_MGR_REG_INTSTAT_PRIV_ACCESS_MODE_MASK                  0x80000000
#define    KPS_CLK_MGR_REG_INTSTAT_INTSTAT_ACT_INT_SHIFT                  1
#define    KPS_CLK_MGR_REG_INTSTAT_INTSTAT_ACT_INT_MASK                   0x00000002
#define    KPS_CLK_MGR_REG_INTSTAT_INTSTAT_TGT_INT_SHIFT                  0
#define    KPS_CLK_MGR_REG_INTSTAT_INTSTAT_TGT_INT_MASK                   0x00000001

#define KPS_CLK_MGR_REG_VLT_PERI_OFFSET                                   0x00000030
#define KPS_CLK_MGR_REG_VLT_PERI_TYPE                                     UInt32
#define KPS_CLK_MGR_REG_VLT_PERI_RESERVED_MASK                            0x7FFFF0F0
#define    KPS_CLK_MGR_REG_VLT_PERI_PRIV_ACCESS_MODE_SHIFT                31
#define    KPS_CLK_MGR_REG_VLT_PERI_PRIV_ACCESS_MODE_MASK                 0x80000000
#define    KPS_CLK_MGR_REG_VLT_PERI_VLT_HIGH_PERI_SHIFT                   8
#define    KPS_CLK_MGR_REG_VLT_PERI_VLT_HIGH_PERI_MASK                    0x00000F00
#define    KPS_CLK_MGR_REG_VLT_PERI_VLT_NORMAL_PERI_SHIFT                 0
#define    KPS_CLK_MGR_REG_VLT_PERI_VLT_NORMAL_PERI_MASK                  0x0000000F

#define KPS_CLK_MGR_REG_LVM_EN_OFFSET                                     0x00000034
#define KPS_CLK_MGR_REG_LVM_EN_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_LVM_EN_RESERVED_MASK                              0x7FFFFFFE
#define    KPS_CLK_MGR_REG_LVM_EN_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_LVM_EN_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_LVM_EN_POLICY_CONFIG_EN_SHIFT                  0
#define    KPS_CLK_MGR_REG_LVM_EN_POLICY_CONFIG_EN_MASK                   0x00000001

#define KPS_CLK_MGR_REG_LVM0_3_OFFSET                                     0x00000038
#define KPS_CLK_MGR_REG_LVM0_3_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_LVM0_3_RESERVED_MASK                              0x7FFF0000
#define    KPS_CLK_MGR_REG_LVM0_3_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_LVM0_3_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_LVM0_3_LVM0_3_MD_03_SHIFT                      12
#define    KPS_CLK_MGR_REG_LVM0_3_LVM0_3_MD_03_MASK                       0x0000F000
#define    KPS_CLK_MGR_REG_LVM0_3_LVM0_3_MD_02_SHIFT                      8
#define    KPS_CLK_MGR_REG_LVM0_3_LVM0_3_MD_02_MASK                       0x00000F00
#define    KPS_CLK_MGR_REG_LVM0_3_LVM0_3_MD_01_SHIFT                      4
#define    KPS_CLK_MGR_REG_LVM0_3_LVM0_3_MD_01_MASK                       0x000000F0
#define    KPS_CLK_MGR_REG_LVM0_3_LVM0_3_MD_00_SHIFT                      0
#define    KPS_CLK_MGR_REG_LVM0_3_LVM0_3_MD_00_MASK                       0x0000000F

#define KPS_CLK_MGR_REG_LVM4_7_OFFSET                                     0x0000003C
#define KPS_CLK_MGR_REG_LVM4_7_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_LVM4_7_RESERVED_MASK                              0x7FFF0000
#define    KPS_CLK_MGR_REG_LVM4_7_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_LVM4_7_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_LVM4_7_LVM4_7_MD_07_SHIFT                      12
#define    KPS_CLK_MGR_REG_LVM4_7_LVM4_7_MD_07_MASK                       0x0000F000
#define    KPS_CLK_MGR_REG_LVM4_7_LVM4_7_MD_06_SHIFT                      8
#define    KPS_CLK_MGR_REG_LVM4_7_LVM4_7_MD_06_MASK                       0x00000F00
#define    KPS_CLK_MGR_REG_LVM4_7_LVM4_7_MD_05_SHIFT                      4
#define    KPS_CLK_MGR_REG_LVM4_7_LVM4_7_MD_05_MASK                       0x000000F0
#define    KPS_CLK_MGR_REG_LVM4_7_LVM4_7_MD_04_SHIFT                      0
#define    KPS_CLK_MGR_REG_LVM4_7_LVM4_7_MD_04_MASK                       0x0000000F

#define KPS_CLK_MGR_REG_VLT0_3_OFFSET                                     0x00000040
#define KPS_CLK_MGR_REG_VLT0_3_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_VLT0_3_RESERVED_MASK                              0x70F0F0F0
#define    KPS_CLK_MGR_REG_VLT0_3_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_VLT0_3_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_VLT0_3_VLT0_3_VV_03_SHIFT                      24
#define    KPS_CLK_MGR_REG_VLT0_3_VLT0_3_VV_03_MASK                       0x0F000000
#define    KPS_CLK_MGR_REG_VLT0_3_VLT0_3_VV_02_SHIFT                      16
#define    KPS_CLK_MGR_REG_VLT0_3_VLT0_3_VV_02_MASK                       0x000F0000
#define    KPS_CLK_MGR_REG_VLT0_3_VLT0_3_VV_01_SHIFT                      8
#define    KPS_CLK_MGR_REG_VLT0_3_VLT0_3_VV_01_MASK                       0x00000F00
#define    KPS_CLK_MGR_REG_VLT0_3_VLT0_3_VV_00_SHIFT                      0
#define    KPS_CLK_MGR_REG_VLT0_3_VLT0_3_VV_00_MASK                       0x0000000F

#define KPS_CLK_MGR_REG_VLT4_7_OFFSET                                     0x00000044
#define KPS_CLK_MGR_REG_VLT4_7_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_VLT4_7_RESERVED_MASK                              0x70F0F0F0
#define    KPS_CLK_MGR_REG_VLT4_7_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_VLT4_7_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_VLT4_7_VLT4_7_VV_07_SHIFT                      24
#define    KPS_CLK_MGR_REG_VLT4_7_VLT4_7_VV_07_MASK                       0x0F000000
#define    KPS_CLK_MGR_REG_VLT4_7_VLT4_7_VV_06_SHIFT                      16
#define    KPS_CLK_MGR_REG_VLT4_7_VLT4_7_VV_06_MASK                       0x000F0000
#define    KPS_CLK_MGR_REG_VLT4_7_VLT4_7_VV_05_SHIFT                      8
#define    KPS_CLK_MGR_REG_VLT4_7_VLT4_7_VV_05_MASK                       0x00000F00
#define    KPS_CLK_MGR_REG_VLT4_7_VLT4_7_VV_04_SHIFT                      0
#define    KPS_CLK_MGR_REG_VLT4_7_VLT4_7_VV_04_MASK                       0x0000000F

#define KPS_CLK_MGR_REG_BUS_QUIESC_OFFSET                                 0x00000100
#define KPS_CLK_MGR_REG_BUS_QUIESC_TYPE                                   UInt32
#define KPS_CLK_MGR_REG_BUS_QUIESC_RESERVED_MASK                          0x7FFFBFFF
#define    KPS_CLK_MGR_REG_BUS_QUIESC_PRIV_ACCESS_MODE_SHIFT              31
#define    KPS_CLK_MGR_REG_BUS_QUIESC_PRIV_ACCESS_MODE_MASK               0x80000000
#define    KPS_CLK_MGR_REG_BUS_QUIESC_SWITCH_AXI_SWITCH_REQGNT_INH_SHIFT  14
#define    KPS_CLK_MGR_REG_BUS_QUIESC_SWITCH_AXI_SWITCH_REQGNT_INH_MASK   0x00004000

#define KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_OFFSET                         0x00000200
#define KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_TYPE                           UInt32
#define KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_RESERVED_MASK                  0x6FFEFCFD
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_PRIV_ACCESS_MODE_SHIFT      31
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_PRIV_ACCESS_MODE_MASK       0x80000000
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_SWITCH_VOLTAGE_LEVEL_SHIFT  28
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_SWITCH_VOLTAGE_LEVEL_MASK   0x10000000
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_SWITCH_AXI_STPRSTS_SHIFT    16
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_SWITCH_AXI_STPRSTS_MASK     0x00010000
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_SWITCH_AXI_HYST_EN_SHIFT    9
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_SWITCH_AXI_HYST_EN_MASK     0x00000200
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_SWITCH_AXI_HYST_VAL_SHIFT   8
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_SWITCH_AXI_HYST_VAL_MASK    0x00000100
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_SWITCH_AXI_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_AXI_SWITCH_CLKGATE_SWITCH_AXI_HW_SW_GATING_SEL_MASK 0x00000002

#define KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_OFFSET                            0x00000204
#define KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_TYPE                              UInt32
#define KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_RESERVED_MASK                     0x6FFEFCFD
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_PRIV_ACCESS_MODE_SHIFT         31
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_PRIV_ACCESS_MODE_MASK          0x80000000
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_EXT_VOLTAGE_LEVEL_SHIFT        28
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_EXT_VOLTAGE_LEVEL_MASK         0x10000000
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_EXT_AXI_STPRSTS_SHIFT          16
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_EXT_AXI_STPRSTS_MASK           0x00010000
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_EXT_AXI_HYST_EN_SHIFT          9
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_EXT_AXI_HYST_EN_MASK           0x00000200
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_EXT_AXI_HYST_VAL_SHIFT         8
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_EXT_AXI_HYST_VAL_MASK          0x00000100
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_EXT_AXI_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_AXI_EXT_CLKGATE_EXT_AXI_HW_SW_GATING_SEL_MASK  0x00000002

#define KPS_CLK_MGR_REG_AHB1_CLKGATE_OFFSET                               0x00000210
#define KPS_CLK_MGR_REG_AHB1_CLKGATE_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_AHB1_CLKGATE_RESERVED_MASK                        0x7FFEFCFE
#define    KPS_CLK_MGR_REG_AHB1_CLKGATE_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_AHB1_CLKGATE_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_AHB1_CLKGATE_AHB1_STPRSTS_SHIFT                16
#define    KPS_CLK_MGR_REG_AHB1_CLKGATE_AHB1_STPRSTS_MASK                 0x00010000
#define    KPS_CLK_MGR_REG_AHB1_CLKGATE_AHB1_HYST_EN_SHIFT                9
#define    KPS_CLK_MGR_REG_AHB1_CLKGATE_AHB1_HYST_EN_MASK                 0x00000200
#define    KPS_CLK_MGR_REG_AHB1_CLKGATE_AHB1_HYST_VAL_SHIFT               8
#define    KPS_CLK_MGR_REG_AHB1_CLKGATE_AHB1_HYST_VAL_MASK                0x00000100
#define    KPS_CLK_MGR_REG_AHB1_CLKGATE_AHB1_CLK_EN_SHIFT                 0
#define    KPS_CLK_MGR_REG_AHB1_CLKGATE_AHB1_CLK_EN_MASK                  0x00000001

#define KPS_CLK_MGR_REG_APB1_CLKGATE_OFFSET                               0x00000220
#define KPS_CLK_MGR_REG_APB1_CLKGATE_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_APB1_CLKGATE_RESERVED_MASK                        0x7FFEFCFC
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_APB1_STPRSTS_SHIFT                16
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_APB1_STPRSTS_MASK                 0x00010000
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_APB1_HYST_EN_SHIFT                9
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_APB1_HYST_EN_MASK                 0x00000200
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_APB1_HYST_VAL_SHIFT               8
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_APB1_HYST_VAL_MASK                0x00000100
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_APB1_HW_SW_GATING_SEL_SHIFT       1
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_APB1_HW_SW_GATING_SEL_MASK        0x00000002
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_APB1_CLK_EN_SHIFT                 0
#define    KPS_CLK_MGR_REG_APB1_CLKGATE_APB1_CLK_EN_MASK                  0x00000001

#define KPS_CLK_MGR_REG_APB2_CLKGATE_OFFSET                               0x00000224
#define KPS_CLK_MGR_REG_APB2_CLKGATE_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_APB2_CLKGATE_RESERVED_MASK                        0x7FFEFCFC
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_APB2_STPRSTS_SHIFT                16
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_APB2_STPRSTS_MASK                 0x00010000
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_APB2_HYST_EN_SHIFT                9
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_APB2_HYST_EN_MASK                 0x00000200
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_APB2_HYST_VAL_SHIFT               8
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_APB2_HYST_VAL_MASK                0x00000100
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_APB2_HW_SW_GATING_SEL_SHIFT       1
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_APB2_HW_SW_GATING_SEL_MASK        0x00000002
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_APB2_CLK_EN_SHIFT                 0
#define    KPS_CLK_MGR_REG_APB2_CLKGATE_APB2_CLK_EN_MASK                  0x00000001

#define KPS_CLK_MGR_REG_APB2_REG_CLKGATE_OFFSET                           0x00000230
#define KPS_CLK_MGR_REG_APB2_REG_CLKGATE_TYPE                             UInt32
#define KPS_CLK_MGR_REG_APB2_REG_CLKGATE_RESERVED_MASK                    0x7FFEFCFE
#define    KPS_CLK_MGR_REG_APB2_REG_CLKGATE_PRIV_ACCESS_MODE_SHIFT        31
#define    KPS_CLK_MGR_REG_APB2_REG_CLKGATE_PRIV_ACCESS_MODE_MASK         0x80000000
#define    KPS_CLK_MGR_REG_APB2_REG_CLKGATE_APB2_REG_STPRSTS_SHIFT        16
#define    KPS_CLK_MGR_REG_APB2_REG_CLKGATE_APB2_REG_STPRSTS_MASK         0x00010000
#define    KPS_CLK_MGR_REG_APB2_REG_CLKGATE_APB2_REG_HYST_VAL_SHIFT       9
#define    KPS_CLK_MGR_REG_APB2_REG_CLKGATE_APB2_REG_HYST_VAL_MASK        0x00000200
#define    KPS_CLK_MGR_REG_APB2_REG_CLKGATE_APB2_REG_HYST_EN_SHIFT        8
#define    KPS_CLK_MGR_REG_APB2_REG_CLKGATE_APB2_REG_HYST_EN_MASK         0x00000100
#define    KPS_CLK_MGR_REG_APB2_REG_CLKGATE_APB2_REG_CLK_EN_SHIFT         0
#define    KPS_CLK_MGR_REG_APB2_REG_CLKGATE_APB2_REG_CLK_EN_MASK          0x00000001

#define KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_OFFSET                           0x00000300
#define KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_TYPE                             UInt32
#define KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_RESERVED_MASK                    0x7FFAF3F0
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_PRIV_ACCESS_MODE_SHIFT        31
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_PRIV_ACCESS_MODE_MASK         0x80000000
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_STPRSTS_SHIFT        18
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_STPRSTS_MASK         0x00040000
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_AXI_STPRSTS_SHIFT    16
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_AXI_STPRSTS_MASK     0x00010000
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_HYST_VAL_SHIFT       11
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_HYST_VAL_MASK        0x00000800
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_HYST_EN_SHIFT        10
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_HYST_EN_MASK         0x00000400
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_HW_SW_GATING_SEL_SHIFT 3
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_HW_SW_GATING_SEL_MASK 0x00000008
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_CLK_EN_SHIFT         2
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_CLK_EN_MASK          0x00000004
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_AXI_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_AXI_HW_SW_GATING_SEL_MASK 0x00000002
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_AXI_CLK_EN_SHIFT     0
#define    KPS_CLK_MGR_REG_SPUM_SEC_CLKGATE_SPUM_SEC_AXI_CLK_EN_MASK      0x00000001

#define KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_OFFSET                          0x00000304
#define KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_TYPE                            UInt32
#define KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_RESERVED_MASK                   0x7FFAF3F0
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_PRIV_ACCESS_MODE_SHIFT       31
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_PRIV_ACCESS_MODE_MASK        0x80000000
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_STPRSTS_SHIFT      18
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_STPRSTS_MASK       0x00040000
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_AXI_STPRSTS_SHIFT  16
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_AXI_STPRSTS_MASK   0x00010000
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_HYST_VAL_SHIFT     11
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_HYST_VAL_MASK      0x00000800
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_HYST_EN_SHIFT      10
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_HYST_EN_MASK       0x00000400
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_HW_SW_GATING_SEL_SHIFT 3
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_HW_SW_GATING_SEL_MASK 0x00000008
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_CLK_EN_SHIFT       2
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_CLK_EN_MASK        0x00000004
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_AXI_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_AXI_HW_SW_GATING_SEL_MASK 0x00000002
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_AXI_CLK_EN_SHIFT   0
#define    KPS_CLK_MGR_REG_SPUM_OPEN_CLKGATE_SPUM_OPEN_AXI_CLK_EN_MASK    0x00000001

#define KPS_CLK_MGR_REG_UARTB_CLKGATE_OFFSET                              0x00000400
#define KPS_CLK_MGR_REG_UARTB_CLKGATE_TYPE                                UInt32
#define KPS_CLK_MGR_REG_UARTB_CLKGATE_RESERVED_MASK                       0x6FFAFFF0
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_VOLTAGE_LEVEL_SHIFT        28
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_VOLTAGE_LEVEL_MASK         0x10000000
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_STPRSTS_SHIFT              18
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_STPRSTS_MASK               0x00040000
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_APB_STPRSTS_SHIFT          16
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_APB_STPRSTS_MASK           0x00010000
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_HW_SW_GATING_SEL_SHIFT     3
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_HW_SW_GATING_SEL_MASK      0x00000008
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_CLK_EN_SHIFT               2
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_CLK_EN_MASK                0x00000004
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_APB_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_APB_HW_SW_GATING_SEL_MASK  0x00000002
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_APB_CLK_EN_SHIFT           0
#define    KPS_CLK_MGR_REG_UARTB_CLKGATE_UARTB_APB_CLK_EN_MASK            0x00000001

#define KPS_CLK_MGR_REG_UARTB2_CLKGATE_OFFSET                             0x00000404
#define KPS_CLK_MGR_REG_UARTB2_CLKGATE_TYPE                               UInt32
#define KPS_CLK_MGR_REG_UARTB2_CLKGATE_RESERVED_MASK                      0x6FFAFFF0
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_PRIV_ACCESS_MODE_SHIFT          31
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_PRIV_ACCESS_MODE_MASK           0x80000000
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_VOLTAGE_LEVEL_SHIFT      28
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_VOLTAGE_LEVEL_MASK       0x10000000
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_STPRSTS_SHIFT            18
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_STPRSTS_MASK             0x00040000
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_APB_STPRSTS_SHIFT        16
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_APB_STPRSTS_MASK         0x00010000
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_HW_SW_GATING_SEL_SHIFT   3
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_HW_SW_GATING_SEL_MASK    0x00000008
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_CLK_EN_SHIFT             2
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_CLK_EN_MASK              0x00000004
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_APB_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_APB_HW_SW_GATING_SEL_MASK 0x00000002
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_APB_CLK_EN_SHIFT         0
#define    KPS_CLK_MGR_REG_UARTB2_CLKGATE_UARTB2_APB_CLK_EN_MASK          0x00000001

#define KPS_CLK_MGR_REG_UARTB3_CLKGATE_OFFSET                             0x00000408
#define KPS_CLK_MGR_REG_UARTB3_CLKGATE_TYPE                               UInt32
#define KPS_CLK_MGR_REG_UARTB3_CLKGATE_RESERVED_MASK                      0x6FFAFFF0
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_PRIV_ACCESS_MODE_SHIFT          31
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_PRIV_ACCESS_MODE_MASK           0x80000000
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_VOLTAGE_LEVEL_SHIFT      28
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_VOLTAGE_LEVEL_MASK       0x10000000
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_STPRSTS_SHIFT            18
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_STPRSTS_MASK             0x00040000
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_APB_STPRSTS_SHIFT        16
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_APB_STPRSTS_MASK         0x00010000
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_HW_SW_GATING_SEL_SHIFT   3
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_HW_SW_GATING_SEL_MASK    0x00000008
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_CLK_EN_SHIFT             2
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_CLK_EN_MASK              0x00000004
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_APB_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_APB_HW_SW_GATING_SEL_MASK 0x00000002
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_APB_CLK_EN_SHIFT         0
#define    KPS_CLK_MGR_REG_UARTB3_CLKGATE_UARTB3_APB_CLK_EN_MASK          0x00000001

#define KPS_CLK_MGR_REG_SSP0_CLKGATE_OFFSET                               0x00000410
#define KPS_CLK_MGR_REG_SSP0_CLKGATE_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_SSP0_CLKGATE_RESERVED_MASK                        0x6FEACFC0
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_VOLTAGE_LEVEL_SHIFT          28
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_VOLTAGE_LEVEL_MASK           0x10000000
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_AUDIO_STPRSTS_SHIFT          20
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_AUDIO_STPRSTS_MASK           0x00100000
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_STPRSTS_SHIFT                18
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_STPRSTS_MASK                 0x00040000
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_APB_STPRSTS_SHIFT            16
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_APB_STPRSTS_MASK             0x00010000
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_AUDIO_HYST_VAL_SHIFT         13
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_AUDIO_HYST_VAL_MASK          0x00002000
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_AUDIO_HYST_EN_SHIFT          12
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_AUDIO_HYST_EN_MASK           0x00001000
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_AUDIO_HW_SW_GATING_SEL_SHIFT 5
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_AUDIO_HW_SW_GATING_SEL_MASK  0x00000020
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_AUDIO_CLK_EN_SHIFT           4
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_AUDIO_CLK_EN_MASK            0x00000010
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_HW_SW_GATING_SEL_SHIFT       3
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_HW_SW_GATING_SEL_MASK        0x00000008
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_CLK_EN_SHIFT                 2
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_CLK_EN_MASK                  0x00000004
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_APB_HW_SW_GATING_SEL_SHIFT   1
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_APB_HW_SW_GATING_SEL_MASK    0x00000002
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_APB_CLK_EN_SHIFT             0
#define    KPS_CLK_MGR_REG_SSP0_CLKGATE_SSP0_APB_CLK_EN_MASK              0x00000001

#define KPS_CLK_MGR_REG_SSP1_CLKGATE_OFFSET                               0x00000414
#define KPS_CLK_MGR_REG_SSP1_CLKGATE_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_SSP1_CLKGATE_RESERVED_MASK                        0x6FEACFC0
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_VOLTAGE_LEVEL_SHIFT          28
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_VOLTAGE_LEVEL_MASK           0x10000000
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_AUDIO_STPRSTS_SHIFT          20
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_AUDIO_STPRSTS_MASK           0x00100000
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_STPRSTS_SHIFT                18
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_STPRSTS_MASK                 0x00040000
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_APB_STPRSTS_SHIFT            16
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_APB_STPRSTS_MASK             0x00010000
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_AUDIO_HYST_VAL_SHIFT         13
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_AUDIO_HYST_VAL_MASK          0x00002000
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_AUDIO_HYST_EN_SHIFT          12
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_AUDIO_HYST_EN_MASK           0x00001000
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_AUDIO_HW_SW_GATING_SEL_SHIFT 5
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_AUDIO_HW_SW_GATING_SEL_MASK  0x00000020
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_AUDIO_CLK_EN_SHIFT           4
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_AUDIO_CLK_EN_MASK            0x00000010
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_HW_SW_GATING_SEL_SHIFT       3
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_HW_SW_GATING_SEL_MASK        0x00000008
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_CLK_EN_SHIFT                 2
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_CLK_EN_MASK                  0x00000004
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_APB_HW_SW_GATING_SEL_SHIFT   1
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_APB_HW_SW_GATING_SEL_MASK    0x00000002
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_APB_CLK_EN_SHIFT             0
#define    KPS_CLK_MGR_REG_SSP1_CLKGATE_SSP1_APB_CLK_EN_MASK              0x00000001

#define KPS_CLK_MGR_REG_TIMERS_CLKGATE_OFFSET                             0x00000434
#define KPS_CLK_MGR_REG_TIMERS_CLKGATE_TYPE                               UInt32
#define KPS_CLK_MGR_REG_TIMERS_CLKGATE_RESERVED_MASK                      0x6FFAFFF0
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_PRIV_ACCESS_MODE_SHIFT          31
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_PRIV_ACCESS_MODE_MASK           0x80000000
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_VOLTAGE_LEVEL_SHIFT      28
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_VOLTAGE_LEVEL_MASK       0x10000000
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_STPRSTS_SHIFT            18
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_STPRSTS_MASK             0x00040000
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_APB_STPRSTS_SHIFT        16
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_APB_STPRSTS_MASK         0x00010000
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_HW_SW_GATING_SEL_SHIFT   3
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_HW_SW_GATING_SEL_MASK    0x00000008
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_CLK_EN_SHIFT             2
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_CLK_EN_MASK              0x00000004
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_APB_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_APB_HW_SW_GATING_SEL_MASK 0x00000002
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_APB_CLK_EN_SHIFT         0
#define    KPS_CLK_MGR_REG_TIMERS_CLKGATE_TIMERS_APB_CLK_EN_MASK          0x00000001

#define KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_OFFSET                           0x00000438
#define KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_TYPE                             UInt32
#define KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_RESERVED_MASK                    0x6FFEFFFC
#define    KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_PRIV_ACCESS_MODE_SHIFT        31
#define    KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_PRIV_ACCESS_MODE_MASK         0x80000000
#define    KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_DMAC_MUX_VOLTAGE_LEVEL_SHIFT  28
#define    KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_DMAC_MUX_VOLTAGE_LEVEL_MASK   0x10000000
#define    KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_DMAC_MUX_APB_STPRSTS_SHIFT    16
#define    KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_DMAC_MUX_APB_STPRSTS_MASK     0x00010000
#define    KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_DMAC_MUX_APB_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_DMAC_MUX_APB_HW_SW_GATING_SEL_MASK 0x00000002
#define    KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_DMAC_MUX_APB_CLK_EN_SHIFT     0
#define    KPS_CLK_MGR_REG_DMAC_MUX_CLKGATE_DMAC_MUX_APB_CLK_EN_MASK      0x00000001

#define KPS_CLK_MGR_REG_BSC1_CLKGATE_OFFSET                               0x00000458
#define KPS_CLK_MGR_REG_BSC1_CLKGATE_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_BSC1_CLKGATE_RESERVED_MASK                        0x6FFAFCF0
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_VOLTAGE_LEVEL_SHIFT          28
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_VOLTAGE_LEVEL_MASK           0x10000000
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_STPRSTS_SHIFT                18
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_STPRSTS_MASK                 0x00040000
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_APB_STPRSTS_SHIFT            16
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_APB_STPRSTS_MASK             0x00010000
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_APB_HYST_VAL_SHIFT           9
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_APB_HYST_VAL_MASK            0x00000200
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_APB_HYST_EN_SHIFT            8
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_APB_HYST_EN_MASK             0x00000100
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_HW_SW_GATING_SEL_SHIFT       3
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_HW_SW_GATING_SEL_MASK        0x00000008
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_CLK_EN_SHIFT                 2
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_CLK_EN_MASK                  0x00000004
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_APB_HW_SW_GATING_SEL_SHIFT   1
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_APB_HW_SW_GATING_SEL_MASK    0x00000002
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_APB_CLK_EN_SHIFT             0
#define    KPS_CLK_MGR_REG_BSC1_CLKGATE_BSC1_APB_CLK_EN_MASK              0x00000001

#define KPS_CLK_MGR_REG_BSC2_CLKGATE_OFFSET                               0x0000045C
#define KPS_CLK_MGR_REG_BSC2_CLKGATE_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_BSC2_CLKGATE_RESERVED_MASK                        0x6FFAFCF0
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_VOLTAGE_LEVEL_SHIFT          28
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_VOLTAGE_LEVEL_MASK           0x10000000
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_STPRSTS_SHIFT                18
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_STPRSTS_MASK                 0x00040000
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_APB_STPRSTS_SHIFT            16
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_APB_STPRSTS_MASK             0x00010000
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_APB_HYST_VAL_SHIFT           9
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_APB_HYST_VAL_MASK            0x00000200
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_APB_HYST_EN_SHIFT            8
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_APB_HYST_EN_MASK             0x00000100
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_HW_SW_GATING_SEL_SHIFT       3
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_HW_SW_GATING_SEL_MASK        0x00000008
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_CLK_EN_SHIFT                 2
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_CLK_EN_MASK                  0x00000004
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_APB_HW_SW_GATING_SEL_SHIFT   1
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_APB_HW_SW_GATING_SEL_MASK    0x00000002
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_APB_CLK_EN_SHIFT             0
#define    KPS_CLK_MGR_REG_BSC2_CLKGATE_BSC2_APB_CLK_EN_MASK              0x00000001

#define KPS_CLK_MGR_REG_PWM_CLKGATE_OFFSET                                0x00000468
#define KPS_CLK_MGR_REG_PWM_CLKGATE_TYPE                                  UInt32
#define KPS_CLK_MGR_REG_PWM_CLKGATE_RESERVED_MASK                         0x6FFAFCF0
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PRIV_ACCESS_MODE_SHIFT             31
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PRIV_ACCESS_MODE_MASK              0x80000000
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_VOLTAGE_LEVEL_SHIFT            28
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_VOLTAGE_LEVEL_MASK             0x10000000
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_STPRSTS_SHIFT                  18
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_STPRSTS_MASK                   0x00040000
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_APB_STPRSTS_SHIFT              16
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_APB_STPRSTS_MASK               0x00010000
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_APB_HYST_VAL_SHIFT             9
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_APB_HYST_VAL_MASK              0x00000200
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_APB_HYST_EN_SHIFT              8
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_APB_HYST_EN_MASK               0x00000100
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_HW_SW_GATING_SEL_SHIFT         3
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_HW_SW_GATING_SEL_MASK          0x00000008
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_CLK_EN_SHIFT                   2
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_CLK_EN_MASK                    0x00000004
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_APB_HW_SW_GATING_SEL_SHIFT     1
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_APB_HW_SW_GATING_SEL_MASK      0x00000002
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_APB_CLK_EN_SHIFT               0
#define    KPS_CLK_MGR_REG_PWM_CLKGATE_PWM_APB_CLK_EN_MASK                0x00000001

#define KPS_CLK_MGR_REG_BSC3_CLKGATE_OFFSET                               0x00000470
#define KPS_CLK_MGR_REG_BSC3_CLKGATE_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_BSC3_CLKGATE_RESERVED_MASK                        0x6FFAFCF0
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_VOLTAGE_LEVEL_SHIFT          28
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_VOLTAGE_LEVEL_MASK           0x10000000
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_STPRSTS_SHIFT                18
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_STPRSTS_MASK                 0x00040000
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_APB_STPRSTS_SHIFT            16
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_APB_STPRSTS_MASK             0x00010000
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_APB_HYST_VAL_SHIFT           9
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_APB_HYST_VAL_MASK            0x00000200
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_APB_HYST_EN_SHIFT            8
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_APB_HYST_EN_MASK             0x00000100
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_HW_SW_GATING_SEL_SHIFT       3
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_HW_SW_GATING_SEL_MASK        0x00000008
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_CLK_EN_SHIFT                 2
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_CLK_EN_MASK                  0x00000004
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_APB_HW_SW_GATING_SEL_SHIFT   1
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_APB_HW_SW_GATING_SEL_MASK    0x00000002
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_APB_CLK_EN_SHIFT             0
#define    KPS_CLK_MGR_REG_BSC3_CLKGATE_BSC3_APB_CLK_EN_MASK              0x00000001

#define KPS_CLK_MGR_REG_BSC4_CLKGATE_OFFSET                               0x00000474
#define KPS_CLK_MGR_REG_BSC4_CLKGATE_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_BSC4_CLKGATE_RESERVED_MASK                        0x6FFAFCF0
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_VOLTAGE_LEVEL_SHIFT          28
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_VOLTAGE_LEVEL_MASK           0x10000000
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_STPRSTS_SHIFT                18
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_STPRSTS_MASK                 0x00040000
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_APB_STPRSTS_SHIFT            16
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_APB_STPRSTS_MASK             0x00010000
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_APB_HYST_VAL_SHIFT           9
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_APB_HYST_VAL_MASK            0x00000200
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_APB_HYST_EN_SHIFT            8
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_APB_HYST_EN_MASK             0x00000100
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_HW_SW_GATING_SEL_SHIFT       3
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_HW_SW_GATING_SEL_MASK        0x00000008
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_CLK_EN_SHIFT                 2
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_CLK_EN_MASK                  0x00000004
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_APB_HW_SW_GATING_SEL_SHIFT   1
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_APB_HW_SW_GATING_SEL_MASK    0x00000002
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_APB_CLK_EN_SHIFT             0
#define    KPS_CLK_MGR_REG_BSC4_CLKGATE_BSC4_APB_CLK_EN_MASK              0x00000001

#define KPS_CLK_MGR_REG_SPUM_SEC_DIV_OFFSET                               0x00000900
#define KPS_CLK_MGR_REG_SPUM_SEC_DIV_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_SPUM_SEC_DIV_RESERVED_MASK                        0x7CFFFFF0
#define    KPS_CLK_MGR_REG_SPUM_SEC_DIV_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_SPUM_SEC_DIV_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_SPUM_SEC_DIV_SPUM_SEC_PLL_SELECT_SHIFT         24
#define    KPS_CLK_MGR_REG_SPUM_SEC_DIV_SPUM_SEC_PLL_SELECT_MASK          0x03000000
#define       KPS_CLK_MGR_REG_SPUM_SEC_DIV_SPUM_SEC_PLL_SELECT_CMD_VAR_312M_CLK 0x00000000
#define       KPS_CLK_MGR_REG_SPUM_SEC_DIV_SPUM_SEC_PLL_SELECT_CMD_REF_312M_CLK 0x00000001
#define    KPS_CLK_MGR_REG_SPUM_SEC_DIV_SPUM_SEC_DIV_SHIFT                0
#define    KPS_CLK_MGR_REG_SPUM_SEC_DIV_SPUM_SEC_DIV_MASK                 0x0000000F

#define KPS_CLK_MGR_REG_SPUM_OPEN_DIV_OFFSET                              0x00000908
#define KPS_CLK_MGR_REG_SPUM_OPEN_DIV_TYPE                                UInt32
#define KPS_CLK_MGR_REG_SPUM_OPEN_DIV_RESERVED_MASK                       0x7CFFFFF0
#define    KPS_CLK_MGR_REG_SPUM_OPEN_DIV_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_SPUM_OPEN_DIV_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_SPUM_OPEN_DIV_SPUM_OPEN_PLL_SELECT_SHIFT       24
#define    KPS_CLK_MGR_REG_SPUM_OPEN_DIV_SPUM_OPEN_PLL_SELECT_MASK        0x03000000
#define       KPS_CLK_MGR_REG_SPUM_OPEN_DIV_SPUM_OPEN_PLL_SELECT_CMD_VAR_312M_CLK 0x00000000
#define       KPS_CLK_MGR_REG_SPUM_OPEN_DIV_SPUM_OPEN_PLL_SELECT_CMD_REF_312M_CLK 0x00000001
#define    KPS_CLK_MGR_REG_SPUM_OPEN_DIV_SPUM_OPEN_DIV_SHIFT              0
#define    KPS_CLK_MGR_REG_SPUM_OPEN_DIV_SPUM_OPEN_DIV_MASK               0x0000000F

#define KPS_CLK_MGR_REG_HSM_CLKGATE_OFFSET                                0x00000910
#define KPS_CLK_MGR_REG_HSM_CLKGATE_TYPE                                  UInt32
#define KPS_CLK_MGR_REG_HSM_CLKGATE_RESERVED_MASK                         0x7FFAF0F0
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_PRIV_ACCESS_MODE_SHIFT             31
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_PRIV_ACCESS_MODE_MASK              0x80000000
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_APB_STPRSTS_SHIFT              18
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_APB_STPRSTS_MASK               0x00040000
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_AHB_STPRSTS_SHIFT              16
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_AHB_STPRSTS_MASK               0x00010000
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_APB_HYST_EN_SHIFT              11
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_APB_HYST_EN_MASK               0x00000800
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_APB_HYST_VAL_SHIFT             10
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_APB_HYST_VAL_MASK              0x00000400
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_AHB_HYST_EN_SHIFT              9
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_AHB_HYST_EN_MASK               0x00000200
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_AHB_HYST_VAL_SHIFT             8
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_AHB_HYST_VAL_MASK              0x00000100
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_APB_HW_SW_GATING_SEL_SHIFT     3
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_APB_HW_SW_GATING_SEL_MASK      0x00000008
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_APB_CLK_EN_SHIFT               2
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_APB_CLK_EN_MASK                0x00000004
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_AHB_HW_SW_GATING_SEL_SHIFT     1
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_AHB_HW_SW_GATING_SEL_MASK      0x00000002
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_AHB_CLK_EN_SHIFT               0
#define    KPS_CLK_MGR_REG_HSM_CLKGATE_HSM_AHB_CLK_EN_MASK                0x00000001

#define KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_OFFSET                       0x00000918
#define KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_TYPE                         UInt32
#define KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_RESERVED_MASK                0x6FFEFCFC
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_PRIV_ACCESS_MODE_SHIFT    31
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_PRIV_ACCESS_MODE_MASK     0x80000000
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_VOLTAGE_LEVEL_SHIFT 28
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_VOLTAGE_LEVEL_MASK 0x10000000
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_APB_STPRSTS_SHIFT 16
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_APB_STPRSTS_MASK 0x00010000
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_APB_HYST_EN_SHIFT 9
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_APB_HYST_EN_MASK 0x00000200
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_APB_HYST_VAL_SHIFT 8
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_APB_HYST_VAL_MASK 0x00000100
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_APB_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_APB_HW_SW_GATING_SEL_MASK 0x00000002
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_APB_CLK_EN_SHIFT 0
#define    KPS_CLK_MGR_REG_SPUM_SEC_APB_CLKGATE_SPUM_SEC_APB_CLK_EN_MASK  0x00000001

#define KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_OFFSET                      0x00000920
#define KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_TYPE                        UInt32
#define KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_RESERVED_MASK               0x6FFEFCFC
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_PRIV_ACCESS_MODE_SHIFT   31
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_PRIV_ACCESS_MODE_MASK    0x80000000
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_VOLTAGE_LEVEL_SHIFT 28
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_VOLTAGE_LEVEL_MASK 0x10000000
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_APB_STPRSTS_SHIFT 16
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_APB_STPRSTS_MASK 0x00010000
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_APB_HYST_EN_SHIFT 9
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_APB_HYST_EN_MASK 0x00000200
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_APB_HYST_VAL_SHIFT 8
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_APB_HYST_VAL_MASK 0x00000100
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_APB_HW_SW_GATING_SEL_SHIFT 1
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_APB_HW_SW_GATING_SEL_MASK 0x00000002
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_APB_CLK_EN_SHIFT 0
#define    KPS_CLK_MGR_REG_SPUM_OPEN_APB_CLKGATE_SPUM_OPEN_APB_CLK_EN_MASK 0x00000001

#define KPS_CLK_MGR_REG_UARTB_DIV_OFFSET                                  0x00000A10
#define KPS_CLK_MGR_REG_UARTB_DIV_TYPE                                    UInt32
#define KPS_CLK_MGR_REG_UARTB_DIV_RESERVED_MASK                           0x7FFF000C
#define    KPS_CLK_MGR_REG_UARTB_DIV_PRIV_ACCESS_MODE_SHIFT               31
#define    KPS_CLK_MGR_REG_UARTB_DIV_PRIV_ACCESS_MODE_MASK                0x80000000
#define    KPS_CLK_MGR_REG_UARTB_DIV_UARTB_DIV_SHIFT                      4
#define    KPS_CLK_MGR_REG_UARTB_DIV_UARTB_DIV_MASK                       0x0000FFF0
#define    KPS_CLK_MGR_REG_UARTB_DIV_UARTB_PLL_SELECT_SHIFT               0
#define    KPS_CLK_MGR_REG_UARTB_DIV_UARTB_PLL_SELECT_MASK                0x00000003
#define       KPS_CLK_MGR_REG_UARTB_DIV_UARTB_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_UARTB_DIV_UARTB_PLL_SELECT_CMD_VAR_156M_CLK 0x00000001
#define       KPS_CLK_MGR_REG_UARTB_DIV_UARTB_PLL_SELECT_CMD_REF_156M_CLK 0x00000002

#define KPS_CLK_MGR_REG_UARTB2_DIV_OFFSET                                 0x00000A14
#define KPS_CLK_MGR_REG_UARTB2_DIV_TYPE                                   UInt32
#define KPS_CLK_MGR_REG_UARTB2_DIV_RESERVED_MASK                          0x7FFF000C
#define    KPS_CLK_MGR_REG_UARTB2_DIV_PRIV_ACCESS_MODE_SHIFT              31
#define    KPS_CLK_MGR_REG_UARTB2_DIV_PRIV_ACCESS_MODE_MASK               0x80000000
#define    KPS_CLK_MGR_REG_UARTB2_DIV_UARTB2_DIV_SHIFT                    4
#define    KPS_CLK_MGR_REG_UARTB2_DIV_UARTB2_DIV_MASK                     0x0000FFF0
#define    KPS_CLK_MGR_REG_UARTB2_DIV_UARTB2_PLL_SELECT_SHIFT             0
#define    KPS_CLK_MGR_REG_UARTB2_DIV_UARTB2_PLL_SELECT_MASK              0x00000003
#define       KPS_CLK_MGR_REG_UARTB2_DIV_UARTB2_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_UARTB2_DIV_UARTB2_PLL_SELECT_CMD_VAR_156M_CLK 0x00000001
#define       KPS_CLK_MGR_REG_UARTB2_DIV_UARTB2_PLL_SELECT_CMD_REF_156M_CLK 0x00000002

#define KPS_CLK_MGR_REG_UARTB3_DIV_OFFSET                                 0x00000A18
#define KPS_CLK_MGR_REG_UARTB3_DIV_TYPE                                   UInt32
#define KPS_CLK_MGR_REG_UARTB3_DIV_RESERVED_MASK                          0x7FFF000C
#define    KPS_CLK_MGR_REG_UARTB3_DIV_PRIV_ACCESS_MODE_SHIFT              31
#define    KPS_CLK_MGR_REG_UARTB3_DIV_PRIV_ACCESS_MODE_MASK               0x80000000
#define    KPS_CLK_MGR_REG_UARTB3_DIV_UARTB3_DIV_SHIFT                    4
#define    KPS_CLK_MGR_REG_UARTB3_DIV_UARTB3_DIV_MASK                     0x0000FFF0
#define    KPS_CLK_MGR_REG_UARTB3_DIV_UARTB3_PLL_SELECT_SHIFT             0
#define    KPS_CLK_MGR_REG_UARTB3_DIV_UARTB3_PLL_SELECT_MASK              0x00000003
#define       KPS_CLK_MGR_REG_UARTB3_DIV_UARTB3_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_UARTB3_DIV_UARTB3_PLL_SELECT_CMD_VAR_156M_CLK 0x00000001
#define       KPS_CLK_MGR_REG_UARTB3_DIV_UARTB3_PLL_SELECT_CMD_REF_156M_CLK 0x00000002

#define KPS_CLK_MGR_REG_SSP0_DIV_OFFSET                                   0x00000A20
#define KPS_CLK_MGR_REG_SSP0_DIV_TYPE                                     UInt32
#define KPS_CLK_MGR_REG_SSP0_DIV_RESERVED_MASK                            0x7FFC0008
#define    KPS_CLK_MGR_REG_SSP0_DIV_PRIV_ACCESS_MODE_SHIFT                31
#define    KPS_CLK_MGR_REG_SSP0_DIV_PRIV_ACCESS_MODE_MASK                 0x80000000
#define    KPS_CLK_MGR_REG_SSP0_DIV_SSP0_DIV_SHIFT                        4
#define    KPS_CLK_MGR_REG_SSP0_DIV_SSP0_DIV_MASK                         0x0003FFF0
#define    KPS_CLK_MGR_REG_SSP0_DIV_SSP0_PLL_SELECT_SHIFT                 0
#define    KPS_CLK_MGR_REG_SSP0_DIV_SSP0_PLL_SELECT_MASK                  0x00000007
#define       KPS_CLK_MGR_REG_SSP0_DIV_SSP0_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_SSP0_DIV_SSP0_PLL_SELECT_CMD_VAR_104M_CLK   0x00000001
#define       KPS_CLK_MGR_REG_SSP0_DIV_SSP0_PLL_SELECT_CMD_REF_104M_CLK   0x00000002
#define       KPS_CLK_MGR_REG_SSP0_DIV_SSP0_PLL_SELECT_CMD_VAR_96M_CLK    0x00000003
#define       KPS_CLK_MGR_REG_SSP0_DIV_SSP0_PLL_SELECT_CMD_REF_96M_CLK    0x00000004

#define KPS_CLK_MGR_REG_SSP1_DIV_OFFSET                                   0x00000A24
#define KPS_CLK_MGR_REG_SSP1_DIV_TYPE                                     UInt32
#define KPS_CLK_MGR_REG_SSP1_DIV_RESERVED_MASK                            0x7FFC0008
#define    KPS_CLK_MGR_REG_SSP1_DIV_PRIV_ACCESS_MODE_SHIFT                31
#define    KPS_CLK_MGR_REG_SSP1_DIV_PRIV_ACCESS_MODE_MASK                 0x80000000
#define    KPS_CLK_MGR_REG_SSP1_DIV_SSP1_DIV_SHIFT                        4
#define    KPS_CLK_MGR_REG_SSP1_DIV_SSP1_DIV_MASK                         0x0003FFF0
#define    KPS_CLK_MGR_REG_SSP1_DIV_SSP1_PLL_SELECT_SHIFT                 0
#define    KPS_CLK_MGR_REG_SSP1_DIV_SSP1_PLL_SELECT_MASK                  0x00000007
#define       KPS_CLK_MGR_REG_SSP1_DIV_SSP1_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_SSP1_DIV_SSP1_PLL_SELECT_CMD_VAR_104M_CLK   0x00000001
#define       KPS_CLK_MGR_REG_SSP1_DIV_SSP1_PLL_SELECT_CMD_REF_104M_CLK   0x00000002
#define       KPS_CLK_MGR_REG_SSP1_DIV_SSP1_PLL_SELECT_CMD_VAR_96M_CLK    0x00000003
#define       KPS_CLK_MGR_REG_SSP1_DIV_SSP1_PLL_SELECT_CMD_REF_96M_CLK    0x00000004

#define KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_OFFSET                             0x00000A34
#define KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_TYPE                               UInt32
#define KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_RESERVED_MASK                      0x7000FF0C
#define    KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_PRIV_ACCESS_MODE_SHIFT          31
#define    KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_PRIV_ACCESS_MODE_MASK           0x80000000
#define    KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_SSP0_AUDIO_DIV_SHIFT            16
#define    KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_SSP0_AUDIO_DIV_MASK             0x0FFF0000
#define    KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_SSP0_AUDIO_PRE_DIV_SHIFT        4
#define    KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_SSP0_AUDIO_PRE_DIV_MASK         0x000000F0
#define    KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_SSP0_AUDIO_PRE_PLL_SELECT_SHIFT 0
#define    KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_SSP0_AUDIO_PRE_PLL_SELECT_MASK  0x00000003
#define       KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_SSP0_AUDIO_PRE_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_SSP0_AUDIO_PRE_PLL_SELECT_CMD_REF_312M_CLK 0x00000001
#define       KPS_CLK_MGR_REG_SSP0_AUDIO_DIV_SSP0_AUDIO_PRE_PLL_SELECT_CMD_REF_CX40_CLK 0x00000002

#define KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_OFFSET                             0x00000A38
#define KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_TYPE                               UInt32
#define KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_RESERVED_MASK                      0x7000FF0C
#define    KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_PRIV_ACCESS_MODE_SHIFT          31
#define    KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_PRIV_ACCESS_MODE_MASK           0x80000000
#define    KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_SSP1_AUDIO_DIV_SHIFT            16
#define    KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_SSP1_AUDIO_DIV_MASK             0x0FFF0000
#define    KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_SSP1_AUDIO_PRE_DIV_SHIFT        4
#define    KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_SSP1_AUDIO_PRE_DIV_MASK         0x000000F0
#define    KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_SSP1_AUDIO_PRE_PLL_SELECT_SHIFT 0
#define    KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_SSP1_AUDIO_PRE_PLL_SELECT_MASK  0x00000003
#define       KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_SSP1_AUDIO_PRE_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_SSP1_AUDIO_PRE_PLL_SELECT_CMD_REF_312M_CLK 0x00000001
#define       KPS_CLK_MGR_REG_SSP1_AUDIO_DIV_SSP1_AUDIO_PRE_PLL_SELECT_CMD_REF_CX40_CLK 0x00000002

#define KPS_CLK_MGR_REG_BSC1_DIV_OFFSET                                   0x00000A64
#define KPS_CLK_MGR_REG_BSC1_DIV_TYPE                                     UInt32
#define KPS_CLK_MGR_REG_BSC1_DIV_RESERVED_MASK                            0x7FFFFFF8
#define    KPS_CLK_MGR_REG_BSC1_DIV_PRIV_ACCESS_MODE_SHIFT                31
#define    KPS_CLK_MGR_REG_BSC1_DIV_PRIV_ACCESS_MODE_MASK                 0x80000000
#define    KPS_CLK_MGR_REG_BSC1_DIV_BSC1_PLL_SELECT_SHIFT                 0
#define    KPS_CLK_MGR_REG_BSC1_DIV_BSC1_PLL_SELECT_MASK                  0x00000007
#define       KPS_CLK_MGR_REG_BSC1_DIV_BSC1_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_BSC1_DIV_BSC1_PLL_SELECT_CMD_VAR_104M_CLK   0x00000001
#define       KPS_CLK_MGR_REG_BSC1_DIV_BSC1_PLL_SELECT_CMD_REF_104M_CLK   0x00000002
#define       KPS_CLK_MGR_REG_BSC1_DIV_BSC1_PLL_SELECT_CMD_VAR_13M_CLK    0x00000003
#define       KPS_CLK_MGR_REG_BSC1_DIV_BSC1_PLL_SELECT_CMD_REF_13M_CLK    0x00000004

#define KPS_CLK_MGR_REG_BSC2_DIV_OFFSET                                   0x00000A68
#define KPS_CLK_MGR_REG_BSC2_DIV_TYPE                                     UInt32
#define KPS_CLK_MGR_REG_BSC2_DIV_RESERVED_MASK                            0x7FFFFFF8
#define    KPS_CLK_MGR_REG_BSC2_DIV_PRIV_ACCESS_MODE_SHIFT                31
#define    KPS_CLK_MGR_REG_BSC2_DIV_PRIV_ACCESS_MODE_MASK                 0x80000000
#define    KPS_CLK_MGR_REG_BSC2_DIV_BSC2_PLL_SELECT_SHIFT                 0
#define    KPS_CLK_MGR_REG_BSC2_DIV_BSC2_PLL_SELECT_MASK                  0x00000007
#define       KPS_CLK_MGR_REG_BSC2_DIV_BSC2_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_BSC2_DIV_BSC2_PLL_SELECT_CMD_VAR_104M_CLK   0x00000001
#define       KPS_CLK_MGR_REG_BSC2_DIV_BSC2_PLL_SELECT_CMD_REF_104M_CLK   0x00000002
#define       KPS_CLK_MGR_REG_BSC2_DIV_BSC2_PLL_SELECT_CMD_VAR_13M_CLK    0x00000003
#define       KPS_CLK_MGR_REG_BSC2_DIV_BSC2_PLL_SELECT_CMD_REF_13M_CLK    0x00000004

#define KPS_CLK_MGR_REG_TIMERS_DIV_OFFSET                                 0x00000A78
#define KPS_CLK_MGR_REG_TIMERS_DIV_TYPE                                   UInt32
#define KPS_CLK_MGR_REG_TIMERS_DIV_RESERVED_MASK                          0x7FFFFFFC
#define    KPS_CLK_MGR_REG_TIMERS_DIV_PRIV_ACCESS_MODE_SHIFT              31
#define    KPS_CLK_MGR_REG_TIMERS_DIV_PRIV_ACCESS_MODE_MASK               0x80000000
#define    KPS_CLK_MGR_REG_TIMERS_DIV_TIMERS_PLL_SELECT_SHIFT             0
#define    KPS_CLK_MGR_REG_TIMERS_DIV_TIMERS_PLL_SELECT_MASK              0x00000003
#define       KPS_CLK_MGR_REG_TIMERS_DIV_TIMERS_PLL_SELECT_CMD_REF_1M_CLK 0x00000000
#define       KPS_CLK_MGR_REG_TIMERS_DIV_TIMERS_PLL_SELECT_CMD_REF_32K_CLK 0x00000001

#define KPS_CLK_MGR_REG_BSC3_DIV_OFFSET                                   0x00000A7C
#define KPS_CLK_MGR_REG_BSC3_DIV_TYPE                                     UInt32
#define KPS_CLK_MGR_REG_BSC3_DIV_RESERVED_MASK                            0x7FFFFFF8
#define    KPS_CLK_MGR_REG_BSC3_DIV_PRIV_ACCESS_MODE_SHIFT                31
#define    KPS_CLK_MGR_REG_BSC3_DIV_PRIV_ACCESS_MODE_MASK                 0x80000000
#define    KPS_CLK_MGR_REG_BSC3_DIV_BSC3_PLL_SELECT_SHIFT                 0
#define    KPS_CLK_MGR_REG_BSC3_DIV_BSC3_PLL_SELECT_MASK                  0x00000007
#define       KPS_CLK_MGR_REG_BSC3_DIV_BSC3_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_BSC3_DIV_BSC3_PLL_SELECT_CMD_VAR_104M_CLK   0x00000001
#define       KPS_CLK_MGR_REG_BSC3_DIV_BSC3_PLL_SELECT_CMD_REF_104M_CLK   0x00000002
#define       KPS_CLK_MGR_REG_BSC3_DIV_BSC3_PLL_SELECT_CMD_VAR_13M_CLK    0x00000003
#define       KPS_CLK_MGR_REG_BSC3_DIV_BSC3_PLL_SELECT_CMD_REF_13M_CLK    0x00000004

#define KPS_CLK_MGR_REG_BSC4_DIV_OFFSET                                   0x00000A80
#define KPS_CLK_MGR_REG_BSC4_DIV_TYPE                                     UInt32
#define KPS_CLK_MGR_REG_BSC4_DIV_RESERVED_MASK                            0x7FFFFFF8
#define    KPS_CLK_MGR_REG_BSC4_DIV_PRIV_ACCESS_MODE_SHIFT                31
#define    KPS_CLK_MGR_REG_BSC4_DIV_PRIV_ACCESS_MODE_MASK                 0x80000000
#define    KPS_CLK_MGR_REG_BSC4_DIV_BSC4_PLL_SELECT_SHIFT                 0
#define    KPS_CLK_MGR_REG_BSC4_DIV_BSC4_PLL_SELECT_MASK                  0x00000007
#define       KPS_CLK_MGR_REG_BSC4_DIV_BSC4_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_BSC4_DIV_BSC4_PLL_SELECT_CMD_VAR_104M_CLK   0x00000001
#define       KPS_CLK_MGR_REG_BSC4_DIV_BSC4_PLL_SELECT_CMD_REF_104M_CLK   0x00000002
#define       KPS_CLK_MGR_REG_BSC4_DIV_BSC4_PLL_SELECT_CMD_VAR_13M_CLK    0x00000003
#define       KPS_CLK_MGR_REG_BSC4_DIV_BSC4_PLL_SELECT_CMD_REF_13M_CLK    0x00000004

#define KPS_CLK_MGR_REG_DIV_TRIG_OFFSET                                   0x00000AFC
#define KPS_CLK_MGR_REG_DIV_TRIG_TYPE                                     UInt32
#define KPS_CLK_MGR_REG_DIV_TRIG_RESERVED_MASK                            0x4E63C922
#define    KPS_CLK_MGR_REG_DIV_TRIG_PRIV_ACCESS_MODE_SHIFT                31
#define    KPS_CLK_MGR_REG_DIV_TRIG_PRIV_ACCESS_MODE_MASK                 0x80000000
#define    KPS_CLK_MGR_REG_DIV_TRIG_SPUM_OPEN_TRIGGER_SHIFT               29
#define    KPS_CLK_MGR_REG_DIV_TRIG_SPUM_OPEN_TRIGGER_MASK                0x20000000
#define    KPS_CLK_MGR_REG_DIV_TRIG_SPUM_SEC_TRIGGER_SHIFT                28
#define    KPS_CLK_MGR_REG_DIV_TRIG_SPUM_SEC_TRIGGER_MASK                 0x10000000
#define    KPS_CLK_MGR_REG_DIV_TRIG_BSC2_TRIGGER_SHIFT                    24
#define    KPS_CLK_MGR_REG_DIV_TRIG_BSC2_TRIGGER_MASK                     0x01000000
#define    KPS_CLK_MGR_REG_DIV_TRIG_BSC1_TRIGGER_SHIFT                    23
#define    KPS_CLK_MGR_REG_DIV_TRIG_BSC1_TRIGGER_MASK                     0x00800000
#define    KPS_CLK_MGR_REG_DIV_TRIG_TIMERS_TRIGGER_SHIFT                  20
#define    KPS_CLK_MGR_REG_DIV_TRIG_TIMERS_TRIGGER_MASK                   0x00100000
#define    KPS_CLK_MGR_REG_DIV_TRIG_BSC4_TRIGGER_SHIFT                    19
#define    KPS_CLK_MGR_REG_DIV_TRIG_BSC4_TRIGGER_MASK                     0x00080000
#define    KPS_CLK_MGR_REG_DIV_TRIG_BSC3_TRIGGER_SHIFT                    18
#define    KPS_CLK_MGR_REG_DIV_TRIG_BSC3_TRIGGER_MASK                     0x00040000
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP1_AUDIO_TRIGGER_SHIFT              13
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP1_AUDIO_TRIGGER_MASK               0x00002000
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP0_AUDIO_TRIGGER_SHIFT              12
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP0_AUDIO_TRIGGER_MASK               0x00001000
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP1_AUDIO_PRE_TRIGGER_SHIFT          10
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP1_AUDIO_PRE_TRIGGER_MASK           0x00000400
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP0_AUDIO_PRE_TRIGGER_SHIFT          9
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP0_AUDIO_PRE_TRIGGER_MASK           0x00000200
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP1_TRIGGER_SHIFT                    7
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP1_TRIGGER_MASK                     0x00000080
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP0_TRIGGER_SHIFT                    6
#define    KPS_CLK_MGR_REG_DIV_TRIG_SSP0_TRIGGER_MASK                     0x00000040
#define    KPS_CLK_MGR_REG_DIV_TRIG_UARTB3_TRIGGER_SHIFT                  4
#define    KPS_CLK_MGR_REG_DIV_TRIG_UARTB3_TRIGGER_MASK                   0x00000010
#define    KPS_CLK_MGR_REG_DIV_TRIG_UARTB2_TRIGGER_SHIFT                  3
#define    KPS_CLK_MGR_REG_DIV_TRIG_UARTB2_TRIGGER_MASK                   0x00000008
#define    KPS_CLK_MGR_REG_DIV_TRIG_UARTB_TRIGGER_SHIFT                   2
#define    KPS_CLK_MGR_REG_DIV_TRIG_UARTB_TRIGGER_MASK                    0x00000004
#define    KPS_CLK_MGR_REG_DIV_TRIG_SWITCH_AXI_TRIGGER_SHIFT              0
#define    KPS_CLK_MGR_REG_DIV_TRIG_SWITCH_AXI_TRIGGER_MASK               0x00000001

#define KPS_CLK_MGR_REG_DEBUG0_OFFSET                                     0x00000E00
#define KPS_CLK_MGR_REG_DEBUG0_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_DEBUG0_RESERVED_MASK                              0x7FFFFFFC
#define    KPS_CLK_MGR_REG_DEBUG0_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_DEBUG0_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_DEBUG0_EXT_AXI_POLICY_OVERRIDE_SHIFT           1
#define    KPS_CLK_MGR_REG_DEBUG0_EXT_AXI_POLICY_OVERRIDE_MASK            0x00000002
#define    KPS_CLK_MGR_REG_DEBUG0_SWITCH_AXI_POLICY_OVERRIDE_SHIFT        0
#define    KPS_CLK_MGR_REG_DEBUG0_SWITCH_AXI_POLICY_OVERRIDE_MASK         0x00000001

#define KPS_CLK_MGR_REG_DEBUG1_OFFSET                                     0x00000E04
#define KPS_CLK_MGR_REG_DEBUG1_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_DEBUG1_RESERVED_MASK                              0x7FFFFFFC
#define    KPS_CLK_MGR_REG_DEBUG1_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_DEBUG1_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_DEBUG1_SPUM_OPEN_AXI_POLICY_OVERRIDE_SHIFT     1
#define    KPS_CLK_MGR_REG_DEBUG1_SPUM_OPEN_AXI_POLICY_OVERRIDE_MASK      0x00000002
#define    KPS_CLK_MGR_REG_DEBUG1_SPUM_SEC_AXI_POLICY_OVERRIDE_SHIFT      0
#define    KPS_CLK_MGR_REG_DEBUG1_SPUM_SEC_AXI_POLICY_OVERRIDE_MASK       0x00000001

#define KPS_CLK_MGR_REG_DEBUG2_OFFSET                                     0x00000E08
#define KPS_CLK_MGR_REG_DEBUG2_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_DEBUG2_RESERVED_MASK                              0x614BF9C8
#define    KPS_CLK_MGR_REG_DEBUG2_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_DEBUG2_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_DEBUG2_BSC4_POLICY_OVERRIDE_SHIFT              28
#define    KPS_CLK_MGR_REG_DEBUG2_BSC4_POLICY_OVERRIDE_MASK               0x10000000
#define    KPS_CLK_MGR_REG_DEBUG2_BSC3_POLICY_OVERRIDE_SHIFT              27
#define    KPS_CLK_MGR_REG_DEBUG2_BSC3_POLICY_OVERRIDE_MASK               0x08000000
#define    KPS_CLK_MGR_REG_DEBUG2_SPUM_OPEN_POLICY_OVERRIDE_SHIFT         26
#define    KPS_CLK_MGR_REG_DEBUG2_SPUM_OPEN_POLICY_OVERRIDE_MASK          0x04000000
#define    KPS_CLK_MGR_REG_DEBUG2_SPUM_SEC_POLICY_OVERRIDE_SHIFT          25
#define    KPS_CLK_MGR_REG_DEBUG2_SPUM_SEC_POLICY_OVERRIDE_MASK           0x02000000
#define    KPS_CLK_MGR_REG_DEBUG2_PWM_POLICY_OVERRIDE_SHIFT               23
#define    KPS_CLK_MGR_REG_DEBUG2_PWM_POLICY_OVERRIDE_MASK                0x00800000
#define    KPS_CLK_MGR_REG_DEBUG2_BSC2_POLICY_OVERRIDE_SHIFT              21
#define    KPS_CLK_MGR_REG_DEBUG2_BSC2_POLICY_OVERRIDE_MASK               0x00200000
#define    KPS_CLK_MGR_REG_DEBUG2_BSC1_POLICY_OVERRIDE_SHIFT              20
#define    KPS_CLK_MGR_REG_DEBUG2_BSC1_POLICY_OVERRIDE_MASK               0x00100000
#define    KPS_CLK_MGR_REG_DEBUG2_TIMERS_POLICY_OVERRIDE_SHIFT            18
#define    KPS_CLK_MGR_REG_DEBUG2_TIMERS_POLICY_OVERRIDE_MASK             0x00040000
#define    KPS_CLK_MGR_REG_DEBUG2_SSP1_AUDIO_POLICY_OVERRIDE_SHIFT        10
#define    KPS_CLK_MGR_REG_DEBUG2_SSP1_AUDIO_POLICY_OVERRIDE_MASK         0x00000400
#define    KPS_CLK_MGR_REG_DEBUG2_SSP0_AUDIO_POLICY_OVERRIDE_SHIFT        9
#define    KPS_CLK_MGR_REG_DEBUG2_SSP0_AUDIO_POLICY_OVERRIDE_MASK         0x00000200
#define    KPS_CLK_MGR_REG_DEBUG2_SSP1_POLICY_OVERRIDE_SHIFT              5
#define    KPS_CLK_MGR_REG_DEBUG2_SSP1_POLICY_OVERRIDE_MASK               0x00000020
#define    KPS_CLK_MGR_REG_DEBUG2_SSP0_POLICY_OVERRIDE_SHIFT              4
#define    KPS_CLK_MGR_REG_DEBUG2_SSP0_POLICY_OVERRIDE_MASK               0x00000010
#define    KPS_CLK_MGR_REG_DEBUG2_UARTB3_POLICY_OVERRIDE_SHIFT            2
#define    KPS_CLK_MGR_REG_DEBUG2_UARTB3_POLICY_OVERRIDE_MASK             0x00000004
#define    KPS_CLK_MGR_REG_DEBUG2_UARTB2_POLICY_OVERRIDE_SHIFT            1
#define    KPS_CLK_MGR_REG_DEBUG2_UARTB2_POLICY_OVERRIDE_MASK             0x00000002
#define    KPS_CLK_MGR_REG_DEBUG2_UARTB_POLICY_OVERRIDE_SHIFT             0
#define    KPS_CLK_MGR_REG_DEBUG2_UARTB_POLICY_OVERRIDE_MASK              0x00000001

#define KPS_CLK_MGR_REG_DEBUG4_OFFSET                                     0x00000E10
#define KPS_CLK_MGR_REG_DEBUG4_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_DEBUG4_RESERVED_MASK                              0x7FFFFFFC
#define    KPS_CLK_MGR_REG_DEBUG4_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_DEBUG4_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_DEBUG4_EXT_AXI_POLICY_OVERRIDE_VALUE_SHIFT     1
#define    KPS_CLK_MGR_REG_DEBUG4_EXT_AXI_POLICY_OVERRIDE_VALUE_MASK      0x00000002
#define    KPS_CLK_MGR_REG_DEBUG4_SWITCH_AXI_POLICY_OVERRIDE_VALUE_SHIFT  0
#define    KPS_CLK_MGR_REG_DEBUG4_SWITCH_AXI_POLICY_OVERRIDE_VALUE_MASK   0x00000001

#define KPS_CLK_MGR_REG_DEBUG5_OFFSET                                     0x00000E14
#define KPS_CLK_MGR_REG_DEBUG5_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_DEBUG5_RESERVED_MASK                              0x7FFFFFFC
#define    KPS_CLK_MGR_REG_DEBUG5_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_DEBUG5_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_DEBUG5_SPUM_OPEN_AXI_POLICY_OVERRIDE_VALUE_SHIFT 1
#define    KPS_CLK_MGR_REG_DEBUG5_SPUM_OPEN_AXI_POLICY_OVERRIDE_VALUE_MASK 0x00000002
#define    KPS_CLK_MGR_REG_DEBUG5_SPUM_SEC_AXI_POLICY_OVERRIDE_VALUE_SHIFT 0
#define    KPS_CLK_MGR_REG_DEBUG5_SPUM_SEC_AXI_POLICY_OVERRIDE_VALUE_MASK 0x00000001

#define KPS_CLK_MGR_REG_DEBUG6_OFFSET                                     0x00000E18
#define KPS_CLK_MGR_REG_DEBUG6_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_DEBUG6_RESERVED_MASK                              0x614BF9C8
#define    KPS_CLK_MGR_REG_DEBUG6_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_DEBUG6_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_DEBUG6_BSC4_POLICY_OVERRIDE_VALUE_SHIFT        28
#define    KPS_CLK_MGR_REG_DEBUG6_BSC4_POLICY_OVERRIDE_VALUE_MASK         0x10000000
#define    KPS_CLK_MGR_REG_DEBUG6_BSC3_POLICY_OVERRIDE_VALUE_SHIFT        27
#define    KPS_CLK_MGR_REG_DEBUG6_BSC3_POLICY_OVERRIDE_VALUE_MASK         0x08000000
#define    KPS_CLK_MGR_REG_DEBUG6_SPUM_OPEN_POLICY_OVERRIDE_VALUE_SHIFT   26
#define    KPS_CLK_MGR_REG_DEBUG6_SPUM_OPEN_POLICY_OVERRIDE_VALUE_MASK    0x04000000
#define    KPS_CLK_MGR_REG_DEBUG6_SPUM_SEC_POLICY_OVERRIDE_VALUE_SHIFT    25
#define    KPS_CLK_MGR_REG_DEBUG6_SPUM_SEC_POLICY_OVERRIDE_VALUE_MASK     0x02000000
#define    KPS_CLK_MGR_REG_DEBUG6_PWM_POLICY_OVERRIDE_VALUE_SHIFT         23
#define    KPS_CLK_MGR_REG_DEBUG6_PWM_POLICY_OVERRIDE_VALUE_MASK          0x00800000
#define    KPS_CLK_MGR_REG_DEBUG6_BSC2_POLICY_OVERRIDE_VALUE_SHIFT        21
#define    KPS_CLK_MGR_REG_DEBUG6_BSC2_POLICY_OVERRIDE_VALUE_MASK         0x00200000
#define    KPS_CLK_MGR_REG_DEBUG6_BSC1_POLICY_OVERRIDE_VALUE_SHIFT        20
#define    KPS_CLK_MGR_REG_DEBUG6_BSC1_POLICY_OVERRIDE_VALUE_MASK         0x00100000
#define    KPS_CLK_MGR_REG_DEBUG6_TIMERS_POLICY_OVERRIDE_VALUE_SHIFT      18
#define    KPS_CLK_MGR_REG_DEBUG6_TIMERS_POLICY_OVERRIDE_VALUE_MASK       0x00040000
#define    KPS_CLK_MGR_REG_DEBUG6_SSP1_AUDIO_POLICY_OVERRIDE_VALUE_SHIFT  10
#define    KPS_CLK_MGR_REG_DEBUG6_SSP1_AUDIO_POLICY_OVERRIDE_VALUE_MASK   0x00000400
#define    KPS_CLK_MGR_REG_DEBUG6_SSP0_AUDIO_POLICY_OVERRIDE_VALUE_SHIFT  9
#define    KPS_CLK_MGR_REG_DEBUG6_SSP0_AUDIO_POLICY_OVERRIDE_VALUE_MASK   0x00000200
#define    KPS_CLK_MGR_REG_DEBUG6_SSP1_POLICY_OVERRIDE_VALUE_SHIFT        5
#define    KPS_CLK_MGR_REG_DEBUG6_SSP1_POLICY_OVERRIDE_VALUE_MASK         0x00000020
#define    KPS_CLK_MGR_REG_DEBUG6_SSP0_POLICY_OVERRIDE_VALUE_SHIFT        4
#define    KPS_CLK_MGR_REG_DEBUG6_SSP0_POLICY_OVERRIDE_VALUE_MASK         0x00000010
#define    KPS_CLK_MGR_REG_DEBUG6_UARTB3_POLICY_OVERRIDE_VALUE_SHIFT      2
#define    KPS_CLK_MGR_REG_DEBUG6_UARTB3_POLICY_OVERRIDE_VALUE_MASK       0x00000004
#define    KPS_CLK_MGR_REG_DEBUG6_UARTB2_POLICY_OVERRIDE_VALUE_SHIFT      1
#define    KPS_CLK_MGR_REG_DEBUG6_UARTB2_POLICY_OVERRIDE_VALUE_MASK       0x00000002
#define    KPS_CLK_MGR_REG_DEBUG6_UARTB_POLICY_OVERRIDE_VALUE_SHIFT       0
#define    KPS_CLK_MGR_REG_DEBUG6_UARTB_POLICY_OVERRIDE_VALUE_MASK        0x00000001

#define KPS_CLK_MGR_REG_DEBUG8_OFFSET                                     0x00000E20
#define KPS_CLK_MGR_REG_DEBUG8_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_DEBUG8_RESERVED_MASK                              0x10FF300C
#define    KPS_CLK_MGR_REG_DEBUG8_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_DEBUG8_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_TRIGGER_OVERRIDE_SHIFT       30
#define    KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_TRIGGER_OVERRIDE_MASK        0x40000000
#define    KPS_CLK_MGR_REG_DEBUG8_HSM_APB_DIV_OVERRIDE_SHIFT              29
#define    KPS_CLK_MGR_REG_DEBUG8_HSM_APB_DIV_OVERRIDE_MASK               0x20000000
#define    KPS_CLK_MGR_REG_DEBUG8_APB2_FREE_DIV_OVERRIDE_SHIFT            27
#define    KPS_CLK_MGR_REG_DEBUG8_APB2_FREE_DIV_OVERRIDE_MASK             0x08000000
#define    KPS_CLK_MGR_REG_DEBUG8_APB1_DIV_OVERRIDE_SHIFT                 26
#define    KPS_CLK_MGR_REG_DEBUG8_APB1_DIV_OVERRIDE_MASK                  0x04000000
#define    KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_DIV_OVERRIDE_SHIFT           25
#define    KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_DIV_OVERRIDE_MASK            0x02000000
#define    KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_PLL_SELECT_OVERRIDE_SHIFT    24
#define    KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_PLL_SELECT_OVERRIDE_MASK     0x01000000
#define    KPS_CLK_MGR_REG_DEBUG8_HSM_APB_DIV_SHIFT                       14
#define    KPS_CLK_MGR_REG_DEBUG8_HSM_APB_DIV_MASK                        0x0000C000
#define    KPS_CLK_MGR_REG_DEBUG8_APB2_FREE_DIV_SHIFT                     10
#define    KPS_CLK_MGR_REG_DEBUG8_APB2_FREE_DIV_MASK                      0x00000C00
#define    KPS_CLK_MGR_REG_DEBUG8_APB1_DIV_SHIFT                          8
#define    KPS_CLK_MGR_REG_DEBUG8_APB1_DIV_MASK                           0x00000300
#define    KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_DIV_SHIFT                    4
#define    KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_DIV_MASK                     0x000000F0
#define    KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_PLL_SELECT_SHIFT             0
#define    KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_PLL_SELECT_MASK              0x00000003
#define       KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_PLL_SELECT_CMD_REF_CRYSTAL_CLK 0x00000000
#define       KPS_CLK_MGR_REG_DEBUG8_SWITCH_AXI_PLL_SELECT_CMD_VAR_312M_CLK 0x00000001

#define KPS_CLK_MGR_REG_DEBUG9_OFFSET                                     0x00000E24
#define KPS_CLK_MGR_REG_DEBUG9_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_DEBUG9_RESERVED_MASK                              0x7FFFFFFA
#define    KPS_CLK_MGR_REG_DEBUG9_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_DEBUG9_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_DEBUG9_EXT_AXI_CLK_EN_SHIFT                    2
#define    KPS_CLK_MGR_REG_DEBUG9_EXT_AXI_CLK_EN_MASK                     0x00000004
#define    KPS_CLK_MGR_REG_DEBUG9_SWITCH_AXI_CLK_EN_SHIFT                 0
#define    KPS_CLK_MGR_REG_DEBUG9_SWITCH_AXI_CLK_EN_MASK                  0x00000001

#define KPS_CLK_MGR_REG_DEBUG10_OFFSET                                    0x00000E28
#define KPS_CLK_MGR_REG_DEBUG10_TYPE                                      UInt32
#define KPS_CLK_MGR_REG_DEBUG10_RESERVED_MASK                             0x7C2C84FE
#define    KPS_CLK_MGR_REG_DEBUG10_PRIV_ACCESS_MODE_SHIFT                 31
#define    KPS_CLK_MGR_REG_DEBUG10_PRIV_ACCESS_MODE_MASK                  0x80000000
#define    KPS_CLK_MGR_REG_DEBUG10_BSC4_APB_POLICY_OVERRIDE_SHIFT         25
#define    KPS_CLK_MGR_REG_DEBUG10_BSC4_APB_POLICY_OVERRIDE_MASK          0x02000000
#define    KPS_CLK_MGR_REG_DEBUG10_BSC3_APB_POLICY_OVERRIDE_SHIFT         24
#define    KPS_CLK_MGR_REG_DEBUG10_BSC3_APB_POLICY_OVERRIDE_MASK          0x01000000
#define    KPS_CLK_MGR_REG_DEBUG10_SPUM_SEC_APB_POLICY_OVERRIDE_SHIFT     23
#define    KPS_CLK_MGR_REG_DEBUG10_SPUM_SEC_APB_POLICY_OVERRIDE_MASK      0x00800000
#define    KPS_CLK_MGR_REG_DEBUG10_SPUM_OPEN_APB_POLICY_OVERRIDE_SHIFT    22
#define    KPS_CLK_MGR_REG_DEBUG10_SPUM_OPEN_APB_POLICY_OVERRIDE_MASK     0x00400000
#define    KPS_CLK_MGR_REG_DEBUG10_DMAC_MUX_APB_POLICY_OVERRIDE_SHIFT     20
#define    KPS_CLK_MGR_REG_DEBUG10_DMAC_MUX_APB_POLICY_OVERRIDE_MASK      0x00100000
#define    KPS_CLK_MGR_REG_DEBUG10_BSC1_APB_POLICY_OVERRIDE_SHIFT         17
#define    KPS_CLK_MGR_REG_DEBUG10_BSC1_APB_POLICY_OVERRIDE_MASK          0x00020000
#define    KPS_CLK_MGR_REG_DEBUG10_BSC2_APB_POLICY_OVERRIDE_SHIFT         16
#define    KPS_CLK_MGR_REG_DEBUG10_BSC2_APB_POLICY_OVERRIDE_MASK          0x00010000
#define    KPS_CLK_MGR_REG_DEBUG10_PWM_APB_POLICY_OVERRIDE_SHIFT          14
#define    KPS_CLK_MGR_REG_DEBUG10_PWM_APB_POLICY_OVERRIDE_MASK           0x00004000
#define    KPS_CLK_MGR_REG_DEBUG10_UARTB_APB_POLICY_OVERRIDE_SHIFT        13
#define    KPS_CLK_MGR_REG_DEBUG10_UARTB_APB_POLICY_OVERRIDE_MASK         0x00002000
#define    KPS_CLK_MGR_REG_DEBUG10_UARTB2_APB_POLICY_OVERRIDE_SHIFT       12
#define    KPS_CLK_MGR_REG_DEBUG10_UARTB2_APB_POLICY_OVERRIDE_MASK        0x00001000
#define    KPS_CLK_MGR_REG_DEBUG10_UARTB3_APB_POLICY_OVERRIDE_SHIFT       11
#define    KPS_CLK_MGR_REG_DEBUG10_UARTB3_APB_POLICY_OVERRIDE_MASK        0x00000800
#define    KPS_CLK_MGR_REG_DEBUG10_SSP0_APB_POLICY_OVERRIDE_SHIFT         9
#define    KPS_CLK_MGR_REG_DEBUG10_SSP0_APB_POLICY_OVERRIDE_MASK          0x00000200
#define    KPS_CLK_MGR_REG_DEBUG10_SSP1_APB_POLICY_OVERRIDE_SHIFT         8
#define    KPS_CLK_MGR_REG_DEBUG10_SSP1_APB_POLICY_OVERRIDE_MASK          0x00000100
#define    KPS_CLK_MGR_REG_DEBUG10_TIMERS_APB_POLICY_OVERRIDE_SHIFT       0
#define    KPS_CLK_MGR_REG_DEBUG10_TIMERS_APB_POLICY_OVERRIDE_MASK        0x00000001

#define KPS_CLK_MGR_REG_DEBUG11_OFFSET                                    0x00000E2C
#define KPS_CLK_MGR_REG_DEBUG11_TYPE                                      UInt32
#define KPS_CLK_MGR_REG_DEBUG11_RESERVED_MASK                             0x7C2C84FE
#define    KPS_CLK_MGR_REG_DEBUG11_PRIV_ACCESS_MODE_SHIFT                 31
#define    KPS_CLK_MGR_REG_DEBUG11_PRIV_ACCESS_MODE_MASK                  0x80000000
#define    KPS_CLK_MGR_REG_DEBUG11_BSC4_APB_POLICY_OVERRIDE_VALUE_SHIFT   25
#define    KPS_CLK_MGR_REG_DEBUG11_BSC4_APB_POLICY_OVERRIDE_VALUE_MASK    0x02000000
#define    KPS_CLK_MGR_REG_DEBUG11_BSC3_APB_POLICY_OVERRIDE_VALUE_SHIFT   24
#define    KPS_CLK_MGR_REG_DEBUG11_BSC3_APB_POLICY_OVERRIDE_VALUE_MASK    0x01000000
#define    KPS_CLK_MGR_REG_DEBUG11_SPUM_SEC_APB_POLICY_OVERRIDE_VALUE_SHIFT 23
#define    KPS_CLK_MGR_REG_DEBUG11_SPUM_SEC_APB_POLICY_OVERRIDE_VALUE_MASK 0x00800000
#define    KPS_CLK_MGR_REG_DEBUG11_SPUM_OPEN_APB_POLICY_OVERRIDE_VALUE_SHIFT 22
#define    KPS_CLK_MGR_REG_DEBUG11_SPUM_OPEN_APB_POLICY_OVERRIDE_VALUE_MASK 0x00400000
#define    KPS_CLK_MGR_REG_DEBUG11_DMAC_MUX_APB_POLICY_OVERRIDE_VALUE_SHIFT 20
#define    KPS_CLK_MGR_REG_DEBUG11_DMAC_MUX_APB_POLICY_OVERRIDE_VALUE_MASK 0x00100000
#define    KPS_CLK_MGR_REG_DEBUG11_BSC1_APB_POLICY_OVERRIDE_VALUE_SHIFT   17
#define    KPS_CLK_MGR_REG_DEBUG11_BSC1_APB_POLICY_OVERRIDE_VALUE_MASK    0x00020000
#define    KPS_CLK_MGR_REG_DEBUG11_BSC2_APB_POLICY_OVERRIDE_VALUE_SHIFT   16
#define    KPS_CLK_MGR_REG_DEBUG11_BSC2_APB_POLICY_OVERRIDE_VALUE_MASK    0x00010000
#define    KPS_CLK_MGR_REG_DEBUG11_PWM_APB_POLICY_OVERRIDE_VALUE_SHIFT    14
#define    KPS_CLK_MGR_REG_DEBUG11_PWM_APB_POLICY_OVERRIDE_VALUE_MASK     0x00004000
#define    KPS_CLK_MGR_REG_DEBUG11_UARTB_APB_POLICY_OVERRIDE_VALUE_SHIFT  13
#define    KPS_CLK_MGR_REG_DEBUG11_UARTB_APB_POLICY_OVERRIDE_VALUE_MASK   0x00002000
#define    KPS_CLK_MGR_REG_DEBUG11_UARTB2_APB_POLICY_OVERRIDE_VALUE_SHIFT 12
#define    KPS_CLK_MGR_REG_DEBUG11_UARTB2_APB_POLICY_OVERRIDE_VALUE_MASK  0x00001000
#define    KPS_CLK_MGR_REG_DEBUG11_UARTB3_APB_POLICY_OVERRIDE_VALUE_SHIFT 11
#define    KPS_CLK_MGR_REG_DEBUG11_UARTB3_APB_POLICY_OVERRIDE_VALUE_MASK  0x00000800
#define    KPS_CLK_MGR_REG_DEBUG11_SSP0_APB_POLICY_OVERRIDE_VALUE_SHIFT   9
#define    KPS_CLK_MGR_REG_DEBUG11_SSP0_APB_POLICY_OVERRIDE_VALUE_MASK    0x00000200
#define    KPS_CLK_MGR_REG_DEBUG11_SSP1_APB_POLICY_OVERRIDE_VALUE_SHIFT   8
#define    KPS_CLK_MGR_REG_DEBUG11_SSP1_APB_POLICY_OVERRIDE_VALUE_MASK    0x00000100
#define    KPS_CLK_MGR_REG_DEBUG11_TIMERS_APB_POLICY_OVERRIDE_VALUE_SHIFT 0
#define    KPS_CLK_MGR_REG_DEBUG11_TIMERS_APB_POLICY_OVERRIDE_VALUE_MASK  0x00000001

#define KPS_CLK_MGR_REG_CLKMON_OFFSET                                     0x00000E30
#define KPS_CLK_MGR_REG_CLKMON_TYPE                                       UInt32
#define KPS_CLK_MGR_REG_CLKMON_RESERVED_MASK                              0x7FFFFC00
#define    KPS_CLK_MGR_REG_CLKMON_PRIV_ACCESS_MODE_SHIFT                  31
#define    KPS_CLK_MGR_REG_CLKMON_PRIV_ACCESS_MODE_MASK                   0x80000000
#define    KPS_CLK_MGR_REG_CLKMON_CLKMON_CTL_SHIFT                        8
#define    KPS_CLK_MGR_REG_CLKMON_CLKMON_CTL_MASK                         0x00000300
#define    KPS_CLK_MGR_REG_CLKMON_CLKMON_SEL_SHIFT                        0
#define    KPS_CLK_MGR_REG_CLKMON_CLKMON_SEL_MASK                         0x000000FF

#define KPS_CLK_MGR_REG_SCAN_DIV_OFFSET                                   0x00000E34
#define KPS_CLK_MGR_REG_SCAN_DIV_TYPE                                     UInt32
#define KPS_CLK_MGR_REG_SCAN_DIV_RESERVED_MASK                            0x7FFFFC08
#define    KPS_CLK_MGR_REG_SCAN_DIV_PRIV_ACCESS_MODE_SHIFT                31
#define    KPS_CLK_MGR_REG_SCAN_DIV_PRIV_ACCESS_MODE_MASK                 0x80000000
#define    KPS_CLK_MGR_REG_SCAN_DIV_DFT_SCAN6_TRIGGER_SHIFT               9
#define    KPS_CLK_MGR_REG_SCAN_DIV_DFT_SCAN6_TRIGGER_MASK                0x00000200
#define    KPS_CLK_MGR_REG_SCAN_DIV_DFT_SCAN0_TRIGGER_SHIFT               8
#define    KPS_CLK_MGR_REG_SCAN_DIV_DFT_SCAN0_TRIGGER_MASK                0x00000100
#define    KPS_CLK_MGR_REG_SCAN_DIV_DFT_SCAN6_DIV_SHIFT                   4
#define    KPS_CLK_MGR_REG_SCAN_DIV_DFT_SCAN6_DIV_MASK                    0x000000F0
#define    KPS_CLK_MGR_REG_SCAN_DIV_DFT_SCAN0_DIV_SHIFT                   0
#define    KPS_CLK_MGR_REG_SCAN_DIV_DFT_SCAN0_DIV_MASK                    0x00000007

#define KPS_CLK_MGR_REG_ACTIVITY_MON1_OFFSET                              0x00000E40
#define KPS_CLK_MGR_REG_ACTIVITY_MON1_TYPE                                UInt32
#define KPS_CLK_MGR_REG_ACTIVITY_MON1_RESERVED_MASK                       0x7C000020
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SSP1_APB_ACTVSTS_SHIFT           25
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SSP1_APB_ACTVSTS_MASK            0x02000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_BSC4_APB_ACTVSTS_SHIFT           24
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_BSC4_APB_ACTVSTS_MASK            0x01000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_BSC3_APB_ACTVSTS_SHIFT           23
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_BSC3_APB_ACTVSTS_MASK            0x00800000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_APB2_ACTVSTS_SHIFT               22
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_APB2_ACTVSTS_MASK                0x00400000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_APB2_REG_ACTVSTS_SHIFT           21
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_APB2_REG_ACTVSTS_MASK            0x00200000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_BSC1_APB_ACTVSTS_SHIFT           20
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_BSC1_APB_ACTVSTS_MASK            0x00100000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_BSC2_APB_ACTVSTS_SHIFT           19
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_BSC2_APB_ACTVSTS_MASK            0x00080000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_PWM_APB_ACTVSTS_SHIFT            18
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_PWM_APB_ACTVSTS_MASK             0x00040000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_APB2_FREE_ACTVSTS_SHIFT          17
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_APB2_FREE_ACTVSTS_MASK           0x00020000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_UARTB_APB_ACTVSTS_SHIFT          16
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_UARTB_APB_ACTVSTS_MASK           0x00010000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_UARTB2_APB_ACTVSTS_SHIFT         15
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_UARTB2_APB_ACTVSTS_MASK          0x00008000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_UARTB3_APB_ACTVSTS_SHIFT         14
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_UARTB3_APB_ACTVSTS_MASK          0x00004000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_DMAC_MUX_APB_ACTVSTS_SHIFT       13
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_DMAC_MUX_APB_ACTVSTS_MASK        0x00002000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SSP0_APB_ACTVSTS_SHIFT           12
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SSP0_APB_ACTVSTS_MASK            0x00001000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_TIMERS_APB_ACTVSTS_SHIFT         11
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_TIMERS_APB_ACTVSTS_MASK          0x00000800
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_APB1_ACTVSTS_SHIFT               10
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_APB1_ACTVSTS_MASK                0x00000400
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SPUM_SEC_APB_ACTVSTS_SHIFT       9
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SPUM_SEC_APB_ACTVSTS_MASK        0x00000200
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SPUM_OPEN_APB_ACTVSTS_SHIFT      8
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SPUM_OPEN_APB_ACTVSTS_MASK       0x00000100
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_HSM_APB_ACTVSTS_SHIFT            7
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_HSM_APB_ACTVSTS_MASK             0x00000080
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_HSM_AHB_ACTVSTS_SHIFT            6
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_HSM_AHB_ACTVSTS_MASK             0x00000040
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_AHB1_ACTVSTS_SHIFT               4
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_AHB1_ACTVSTS_MASK                0x00000010
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SPUM_SEC_AXI_ACTVSTS_SHIFT       3
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SPUM_SEC_AXI_ACTVSTS_MASK        0x00000008
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SPUM_OPEN_AXI_ACTVSTS_SHIFT      2
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SPUM_OPEN_AXI_ACTVSTS_MASK       0x00000004
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_EXT_AXI_ACTVSTS_SHIFT            1
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_EXT_AXI_ACTVSTS_MASK             0x00000002
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SWITCH_AXI_ACTVSTS_SHIFT         0
#define    KPS_CLK_MGR_REG_ACTIVITY_MON1_SWITCH_AXI_ACTVSTS_MASK          0x00000001

#define KPS_CLK_MGR_REG_ACTIVITY_MON2_OFFSET                              0x00000E44
#define KPS_CLK_MGR_REG_ACTIVITY_MON2_TYPE                                UInt32
#define KPS_CLK_MGR_REG_ACTIVITY_MON2_RESERVED_MASK                       0x60000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN9_ACTVSTS_SHIFT          28
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN9_ACTVSTS_MASK           0x10000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN8_ACTVSTS_SHIFT          27
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN8_ACTVSTS_MASK           0x08000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN7_ACTVSTS_SHIFT          26
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN7_ACTVSTS_MASK           0x04000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN6_ACTVSTS_SHIFT          25
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN6_ACTVSTS_MASK           0x02000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN5_ACTVSTS_SHIFT          24
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN5_ACTVSTS_MASK           0x01000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN4_ACTVSTS_SHIFT          23
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN4_ACTVSTS_MASK           0x00800000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN3_ACTVSTS_SHIFT          22
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN3_ACTVSTS_MASK           0x00400000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN2_ACTVSTS_SHIFT          21
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN2_ACTVSTS_MASK           0x00200000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN1_ACTVSTS_SHIFT          20
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN1_ACTVSTS_MASK           0x00100000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN0_ACTVSTS_SHIFT          19
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_DFT_SCAN0_ACTVSTS_MASK           0x00080000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_REF_13M_ACTVSTS_SHIFT            18
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_REF_13M_ACTVSTS_MASK             0x00040000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_REF_52M_ACTVSTS_SHIFT            17
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_REF_52M_ACTVSTS_MASK             0x00020000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_REF_104M_ACTVSTS_SHIFT           16
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_REF_104M_ACTVSTS_MASK            0x00010000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_VAR_13M_ACTVSTS_SHIFT            15
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_VAR_13M_ACTVSTS_MASK             0x00008000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_VAR_52M_ACTVSTS_SHIFT            14
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_VAR_52M_ACTVSTS_MASK             0x00004000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_VAR_104M_ACTVSTS_SHIFT           13
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_VAR_104M_ACTVSTS_MASK            0x00002000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_VAR_156M_ACTVSTS_SHIFT           12
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_VAR_156M_ACTVSTS_MASK            0x00001000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_REF_156M_ACTVSTS_SHIFT           11
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_REF_156M_ACTVSTS_MASK            0x00000800
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_BSC2_ACTVSTS_SHIFT               10
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_BSC2_ACTVSTS_MASK                0x00000400
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_BSC1_ACTVSTS_SHIFT               9
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_BSC1_ACTVSTS_MASK                0x00000200
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_SSP0_ACTVSTS_SHIFT               8
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_SSP0_ACTVSTS_MASK                0x00000100
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_UARTB3_ACTVSTS_SHIFT             7
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_UARTB3_ACTVSTS_MASK              0x00000080
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_UARTB2_ACTVSTS_SHIFT             6
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_UARTB2_ACTVSTS_MASK              0x00000040
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_UARTB_ACTVSTS_SHIFT              5
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_UARTB_ACTVSTS_MASK               0x00000020
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_TIMERS_ACTVSTS_SHIFT             4
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_TIMERS_ACTVSTS_MASK              0x00000010
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_SPUM_SEC_ACTVSTS_SHIFT           3
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_SPUM_SEC_ACTVSTS_MASK            0x00000008
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_SPUM_OPEN_ACTVSTS_SHIFT          2
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_SPUM_OPEN_ACTVSTS_MASK           0x00000004
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_SSP0_AUDIO_ACTVSTS_SHIFT         1
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_SSP0_AUDIO_ACTVSTS_MASK          0x00000002
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_PWM_ACTVSTS_SHIFT                0
#define    KPS_CLK_MGR_REG_ACTIVITY_MON2_PWM_ACTVSTS_MASK                 0x00000001

#define KPS_CLK_MGR_REG_ACTIVITY_MON3_OFFSET                              0x00000E48
#define KPS_CLK_MGR_REG_ACTIVITY_MON3_TYPE                                UInt32
#define KPS_CLK_MGR_REG_ACTIVITY_MON3_RESERVED_MASK                       0x7FFFFFF0
#define    KPS_CLK_MGR_REG_ACTIVITY_MON3_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_ACTIVITY_MON3_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_ACTIVITY_MON3_SSP1_AUDIO_ACTVSTS_SHIFT         3
#define    KPS_CLK_MGR_REG_ACTIVITY_MON3_SSP1_AUDIO_ACTVSTS_MASK          0x00000008
#define    KPS_CLK_MGR_REG_ACTIVITY_MON3_SSP1_ACTVSTS_SHIFT               2
#define    KPS_CLK_MGR_REG_ACTIVITY_MON3_SSP1_ACTVSTS_MASK                0x00000004
#define    KPS_CLK_MGR_REG_ACTIVITY_MON3_BSC4_ACTVSTS_SHIFT               1
#define    KPS_CLK_MGR_REG_ACTIVITY_MON3_BSC4_ACTVSTS_MASK                0x00000002
#define    KPS_CLK_MGR_REG_ACTIVITY_MON3_BSC3_ACTVSTS_SHIFT               0
#define    KPS_CLK_MGR_REG_ACTIVITY_MON3_BSC3_ACTVSTS_MASK                0x00000001

#define KPS_CLK_MGR_REG_CLK_PROF_CTRL_OFFSET                              0x00000E90
#define KPS_CLK_MGR_REG_CLK_PROF_CTRL_TYPE                                UInt32
#define KPS_CLK_MGR_REG_CLK_PROF_CTRL_RESERVED_MASK                       0x7FFFFF8E
#define    KPS_CLK_MGR_REG_CLK_PROF_CTRL_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_CLK_PROF_CTRL_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_CLK_PROF_CTRL_CLK_PROF_CNT_CTRL_SHIFT          4
#define    KPS_CLK_MGR_REG_CLK_PROF_CTRL_CLK_PROF_CNT_CTRL_MASK           0x00000070
#define    KPS_CLK_MGR_REG_CLK_PROF_CTRL_CLK_PROF_CNT_START_SHIFT         0
#define    KPS_CLK_MGR_REG_CLK_PROF_CTRL_CLK_PROF_CNT_START_MASK          0x00000001

#define KPS_CLK_MGR_REG_CLK_PROF_SEL1_OFFSET                              0x00000E94
#define KPS_CLK_MGR_REG_CLK_PROF_SEL1_TYPE                                UInt32
#define KPS_CLK_MGR_REG_CLK_PROF_SEL1_RESERVED_MASK                       0x7FFFFFF0
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL1_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL1_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL1_CLK_PROF_POLICY_SEL_SHIFT        0
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL1_CLK_PROF_POLICY_SEL_MASK         0x0000000F

#define KPS_CLK_MGR_REG_CLK_PROF_SEL2_OFFSET                              0x00000E98
#define KPS_CLK_MGR_REG_CLK_PROF_SEL2_TYPE                                UInt32
#define KPS_CLK_MGR_REG_CLK_PROF_SEL2_RESERVED_MASK                       0x7FFFE000
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL2_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL2_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL2_CLK_PROF_AUTOGATING_SEL_SHIFT    0
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL2_CLK_PROF_AUTOGATING_SEL_MASK     0x00001FFF

#define KPS_CLK_MGR_REG_CLK_PROF_SEL3_OFFSET                              0x00000E9C
#define KPS_CLK_MGR_REG_CLK_PROF_SEL3_TYPE                                UInt32
#define KPS_CLK_MGR_REG_CLK_PROF_SEL3_RESERVED_MASK                       0x7C000000
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL3_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL3_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL3_CLK_PROF_CLK_REQ_SEL0_SHIFT      0
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL3_CLK_PROF_CLK_REQ_SEL0_MASK       0x03FFFFFF

#define KPS_CLK_MGR_REG_CLK_PROF_SEL4_OFFSET                              0x00000EA0
#define KPS_CLK_MGR_REG_CLK_PROF_SEL4_TYPE                                UInt32
#define KPS_CLK_MGR_REG_CLK_PROF_SEL4_RESERVED_MASK                       0x7FFFC000
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL4_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL4_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL4_CLK_PROF_CLK_REQ_SEL1_SHIFT      0
#define    KPS_CLK_MGR_REG_CLK_PROF_SEL4_CLK_PROF_CLK_REQ_SEL1_MASK       0x00003FFF

#define KPS_CLK_MGR_REG_CLK_PROF_CNT_OFFSET                               0x00000EA4
#define KPS_CLK_MGR_REG_CLK_PROF_CNT_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_CLK_PROF_CNT_RESERVED_MASK                        0x00000000
#define    KPS_CLK_MGR_REG_CLK_PROF_CNT_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_CLK_PROF_CNT_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_CLK_PROF_CNT_CLK_PROF_CNT_SHIFT                0
#define KPS_CLK_MGR_REG_CLK_PROF_CNT_CLK_PROF_CNT_MASK	0x3FFFFFFF

#define KPS_CLK_MGR_REG_CLK_DEBUG_BUS_OFFSET                              0x00000EB0
#define KPS_CLK_MGR_REG_CLK_DEBUG_BUS_TYPE                                UInt32
#define KPS_CLK_MGR_REG_CLK_DEBUG_BUS_RESERVED_MASK                       0x7FE00000
#define    KPS_CLK_MGR_REG_CLK_DEBUG_BUS_PRIV_ACCESS_MODE_SHIFT           31
#define    KPS_CLK_MGR_REG_CLK_DEBUG_BUS_PRIV_ACCESS_MODE_MASK            0x80000000
#define    KPS_CLK_MGR_REG_CLK_DEBUG_BUS_CLK_PROF_DEBUG_BUS_SEL_SHIFT     16
#define    KPS_CLK_MGR_REG_CLK_DEBUG_BUS_CLK_PROF_DEBUG_BUS_SEL_MASK      0x001F0000
#define    KPS_CLK_MGR_REG_CLK_DEBUG_BUS_CLK_PROF_DEBUG_BUS_SHIFT         0
#define    KPS_CLK_MGR_REG_CLK_DEBUG_BUS_CLK_PROF_DEBUG_BUS_MASK          0x0000FFFF

#define KPS_CLK_MGR_REG_POLICY_DBG_OFFSET                                 0x00000EC0
#define KPS_CLK_MGR_REG_POLICY_DBG_TYPE                                   UInt32
#define KPS_CLK_MGR_REG_POLICY_DBG_RESERVED_MASK                          0x7FFF88CC
#define    KPS_CLK_MGR_REG_POLICY_DBG_PRIV_ACCESS_MODE_SHIFT              31
#define    KPS_CLK_MGR_REG_POLICY_DBG_PRIV_ACCESS_MODE_MASK               0x80000000
#define    KPS_CLK_MGR_REG_POLICY_DBG_ACT_FREQ_SHIFT                      12
#define    KPS_CLK_MGR_REG_POLICY_DBG_ACT_FREQ_MASK                       0x00007000
#define    KPS_CLK_MGR_REG_POLICY_DBG_TGT_FREQ_SHIFT                      8
#define    KPS_CLK_MGR_REG_POLICY_DBG_TGT_FREQ_MASK                       0x00000700
#define    KPS_CLK_MGR_REG_POLICY_DBG_ACT_POLICY_SHIFT                    4
#define    KPS_CLK_MGR_REG_POLICY_DBG_ACT_POLICY_MASK                     0x00000030
#define    KPS_CLK_MGR_REG_POLICY_DBG_TGT_POLICY_SHIFT                    0
#define    KPS_CLK_MGR_REG_POLICY_DBG_TGT_POLICY_MASK                     0x00000003

#define KPS_CLK_MGR_REG_TGTMASK_DBG1_OFFSET                               0x00000EC4
#define KPS_CLK_MGR_REG_TGTMASK_DBG1_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_TGTMASK_DBG1_RESERVED_MASK                        0x7FFE0010
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_SSP1_TARGET_MASK_SHIFT            16
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_SSP1_TARGET_MASK_MASK             0x00010000
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_BSC4_TARGET_MASK_SHIFT            15
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_BSC4_TARGET_MASK_MASK             0x00008000
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_BSC3_TARGET_MASK_SHIFT            14
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_BSC3_TARGET_MASK_MASK             0x00004000
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_BSC1_TARGET_MASK_SHIFT            13
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_BSC1_TARGET_MASK_MASK             0x00002000
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_BSC2_TARGET_MASK_SHIFT            12
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_BSC2_TARGET_MASK_MASK             0x00001000
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_PWM_TARGET_MASK_SHIFT             11
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_PWM_TARGET_MASK_MASK              0x00000800
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_UARTB_TARGET_MASK_SHIFT           10
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_UARTB_TARGET_MASK_MASK            0x00000400
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_UARTB2_TARGET_MASK_SHIFT          9
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_UARTB2_TARGET_MASK_MASK           0x00000200
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_UARTB3_TARGET_MASK_SHIFT          8
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_UARTB3_TARGET_MASK_MASK           0x00000100
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_DMAC_MUX_TARGET_MASK_SHIFT        7
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_DMAC_MUX_TARGET_MASK_MASK         0x00000080
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_SSP0_TARGET_MASK_SHIFT            6
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_SSP0_TARGET_MASK_MASK             0x00000040
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_TIMERS_TARGET_MASK_SHIFT          5
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_TIMERS_TARGET_MASK_MASK           0x00000020
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_SPUM_SEC_TARGET_MASK_SHIFT        3
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_SPUM_SEC_TARGET_MASK_MASK         0x00000008
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_SPUM_OPEN_TARGET_MASK_SHIFT       2
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_SPUM_OPEN_TARGET_MASK_MASK        0x00000004
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_EXT_TARGET_MASK_SHIFT             1
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_EXT_TARGET_MASK_MASK              0x00000002
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_SWITCH_TARGET_MASK_SHIFT          0
#define    KPS_CLK_MGR_REG_TGTMASK_DBG1_SWITCH_TARGET_MASK_MASK           0x00000001

#define KPS_CLK_MGR_REG_ACTMASK_DBG1_OFFSET                               0x00000ED4
#define KPS_CLK_MGR_REG_ACTMASK_DBG1_TYPE                                 UInt32
#define KPS_CLK_MGR_REG_ACTMASK_DBG1_RESERVED_MASK                        0x7FFE0010
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_PRIV_ACCESS_MODE_SHIFT            31
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_PRIV_ACCESS_MODE_MASK             0x80000000
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_SSP1_ACTIVE_MASK_SHIFT            16
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_SSP1_ACTIVE_MASK_MASK             0x00010000
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_BSC4_ACTIVE_MASK_SHIFT            15
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_BSC4_ACTIVE_MASK_MASK             0x00008000
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_BSC3_ACTIVE_MASK_SHIFT            14
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_BSC3_ACTIVE_MASK_MASK             0x00004000
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_BSC1_ACTIVE_MASK_SHIFT            13
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_BSC1_ACTIVE_MASK_MASK             0x00002000
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_BSC2_ACTIVE_MASK_SHIFT            12
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_BSC2_ACTIVE_MASK_MASK             0x00001000
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_PWM_ACTIVE_MASK_SHIFT             11
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_PWM_ACTIVE_MASK_MASK              0x00000800
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_UARTB_ACTIVE_MASK_SHIFT           10
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_UARTB_ACTIVE_MASK_MASK            0x00000400
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_UARTB2_ACTIVE_MASK_SHIFT          9
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_UARTB2_ACTIVE_MASK_MASK           0x00000200
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_UARTB3_ACTIVE_MASK_SHIFT          8
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_UARTB3_ACTIVE_MASK_MASK           0x00000100
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_DMAC_MUX_ACTIVE_MASK_SHIFT        7
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_DMAC_MUX_ACTIVE_MASK_MASK         0x00000080
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_SSP0_ACTIVE_MASK_SHIFT            6
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_SSP0_ACTIVE_MASK_MASK             0x00000040
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_TIMERS_ACTIVE_MASK_SHIFT          5
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_TIMERS_ACTIVE_MASK_MASK           0x00000020
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_SPUM_SEC_ACTIVE_MASK_SHIFT        3
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_SPUM_SEC_ACTIVE_MASK_MASK         0x00000008
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_SPUM_OPEN_ACTIVE_MASK_SHIFT       2
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_SPUM_OPEN_ACTIVE_MASK_MASK        0x00000004
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_EXT_ACTIVE_MASK_SHIFT             1
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_EXT_ACTIVE_MASK_MASK              0x00000002
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_SWITCH_ACTIVE_MASK_SHIFT          0
#define    KPS_CLK_MGR_REG_ACTMASK_DBG1_SWITCH_ACTIVE_MASK_MASK           0x00000001

#endif /* __BRCM_RDB_KPS_CLK_MGR_REG_H__ */


