# ğŸ“˜ Kolokvijum 1

### Predmet: LogiÄko programiranje raÄunarskih sistema  
### Program: Informacioni inÅ¾enjering 2024/2025  

---

# âœï¸ Copyright - Marko GordiÄ‡, IN 37-2023 

> [!CAUTION]
> Skripta je napravljena na osnovu zvaniÄnih materijala sa predavanja i veÅ¾bi. PodloÅ¾na je greÅ¡kama. PreporuÄuje se da se koristi kao dodatak uz zvaniÄne materijale.

# ğŸ“‘ SadrÅ¾aj

1. ğŸ§© **Osnovni koncept elektriÄnog izvora informacija**  
2. ğŸª› **Poluprovodnici i prekidaÄke komponente**  
3. ğŸ’¡ **Realne logiÄke familije**  
4. ğŸ”¢ **Bulova algebra**  
   - BDD  
   - Karnoove mape  
   - Indeksi sloga  
   - KNF  
   - DNF  
5. ğŸ”— **VHDL Implementacije Komponenti**  
   - Koder
   - Dekoder
   - Multiplekser
   - Demultiplekser
   - SabiraÄ
   - Komplementer
   - Komparator
   - PomeraÄ
   - Registar
   - BrojaÄ
   - PomeraÄki registar
6. â• **Aritmetika, SabiraÄ i Carry Lookahead Adder u VHDL-u**  
7. **MoguÄ‡e vrednosti std_logic tipa promenljive u VHDL-u**
8. âš ï¸ **TipiÄne greÅ¡ke prilikom pisanja VHDL-a**  
   - Incomplete sensitivity list  
   - Latch  
   - Multiple driver  
   - Comb loop   
9. ğŸ” **Osnovni koncept LECA i evolucija ka DFF-u**  
10. ğŸ”„ **DFF (D Flip-Flop), MSFF (Master-Slave Flip-Flop)**  
11. ğŸ“ˆ **BrojaÄi**  
12. **Napomene za praktiÄni deo kolokvijuma**

---

# 1. Osnovni koncept elektriÄnog izvora informacija

Da bismo razumeli digitalne sisteme, potrebno je krenuti od osnova â€“ elektriÄnog izvora informacija. Osnovni elektriÄni izvori, poput napona i struje, koriste se za predstavljanje i obradu binarnih podataka (**0** i **1**). Ovaj koncept se zasniva na tri kljuÄna elementa: **naponu**, **otporniku** i **prekidaÄu** (*switch*).

## Napon (Voltage)

Napon predstavlja **razliku elektriÄnog potencijala** izmeÄ‘u dve taÄke u kolu.  
- OznaÄava se kao **V** i meri se u voltima (**V**).  
- U digitalnim kolima, visok napon (npr. 5V ili 3.3V) obiÄno predstavlja **1**, dok nizak napon (npr. 0V) predstavlja **0**.  
- ElektriÄni izvori, poput baterija ili napajanja, generiÅ¡u napon koji omoguÄ‡ava rad kola.

## Otpor (Resistance)

Otpor je veliÄina koja se suprotstavlja protoku elektriÄne struje kroz materijal.  
- OznaÄava se kao **R** i meri se u omima (**Î©**).  
- U digitalnim sistemima, otpornici se koriste za kontrolu koliÄine struje ili za deljenje napona.  
- KljuÄno je pravilno dimenzionisanje otpora kako bi kolo funkcionisalo bez pregrevanja ili oÅ¡teÄ‡enja.

## PrekidaÄ (*Switch*)

PrekidaÄ je osnovni element koji omoguÄ‡ava ili spreÄava protok struje kroz kolo:  
- **UkljuÄeno stanje (ON)**: PrekidaÄ povezuje kontakte, omoguÄ‡avajuÄ‡i protok struje â€“ simulira logiÄku **1**.  
- **IskljuÄeno stanje (OFF)**: PrekidaÄ prekida strujni tok â€“ simulira logiÄku **0**.  

U modernim digitalnim sistemima, prekidaÄi su implementirani kao tranzistori, ali osnovni koncept ostaje isti.

## Kombinacija elemenata: Osnovno prekidaÄko kolo

Jednostavno prekidaÄko kolo sastoji se od izvora napona (**Vdc**), otpornika (**R**) i prekidaÄa (**SW**).  
- Kada je prekidaÄ zatvoren, struja teÄe kroz otpornik, a izlazni napon (**Vout**) je nizak â€“ predstavlja logiÄku **0**.  
- Kada je prekidaÄ otvoren, nema protoka struje i **Vout** je visok â€“ predstavlja logiÄku **1**.


# 2. Poluprovodnici i prekidaÄke komponente

Pre nego Å¡to su digitalni sistemi postali ono Å¡to danas poznajemo, osnovni gradivni elementi logike bili su **prekidaÄi**. Koncept je jednostavan â€“ prekidaÄ ima dva stanja: **ukljuÄeno** i **iskljuÄeno**, Å¡to se savrÅ¡eno uklapa u binarni sistem (0 i 1). Ipak, kada se mehaniÄki prekidaÄi posmatraju iz perspektive inÅ¾enjerske prakse, ubrzo postaje jasno da nisu praktiÄni za digitalnu logiku zbog svojih ograniÄenja.

### Oznake koje se mogu pojaviti u nastavku:

> [!NOTE]
> Oznake su kljuÄne reÄi koje se koriste u elektrotehnici i elektronici za oznaÄavanje komponenti i termina. Mogu se pojaviti u Å¡emama, dijagramima i tehniÄkim dokumentima. MoguÄ‡e je da nisu pokrivene sve oznake, ali su navedene najÄeÅ¡Ä‡e.

- **Vdc (DC/Direct Current voltage)** - Oznaka za jednosmerni napon
- **Vout (Output voltage)** - Oznaka za izlazni napon
- **R (Resistance)** - Oznaka za otpor/otpornik
- **SW (Switch)** - Oznaka za prekidaÄ
- **A (Anoda)** - Pozitivni terminal diode
- **K (Katoda)** - Negativni terminal diode
- **Vth (Threshold voltage)** - Prag napona
- **B (Baza)** - Kontrolni terminal tranzistora
- **C (Kolektor)** - Terminal kroz koji struja izlazi iz tranzistora
- **E (Emiter)** - Terminal kroz koji struja ulazi u tranzistor
- **D (Drain)** - Odvodni terminal MOS FET-a
- **G (Gate)** - Kontrolni terminal MOS FET-a
- **S (Source)** - Izvorni terminal MOS FET-a
- **Vgs (Gate-Source voltage)** - Napon izmeÄ‘u Gate-a i Source-a

## MehaniÄki prekidaÄ: PoÄetak digitalne logike

Zamislite obiÄan prekidaÄ za svetlo. UkljuÄivanjem povezujete kontakte, omoguÄ‡avate protok struje i simulirate logiÄku jedinicu (**1**). IskljuÄivanjem prekidate tok struje i predstavljate logiÄku nulu (**0**). Na papiru, ovo deluje kao idealno reÅ¡enje. Ali, u praksi, mehaniÄki prekidaÄi imaju ozbiljne nedostatke:

1. **Niska brzina promene stanja**  
   MehaniÄki prekidaÄi funkcioniÅ¡u sporo, menjajuÄ‡i stanje samo nekoliko desetina ili stotina puta u sekundi, Å¡to ih Äini neupotrebljivim za brze digitalne sisteme.

2. **Oscilovanje kontakta**  
   Kada prebacujete prekidaÄ, kontakti Äesto osciluju pre nego Å¡to dostignu stabilno stanje, Å¡to moÅ¾e izazvati greÅ¡ke i nestabilnost u digitalnim kolima.

3. **Nedostatak elektriÄne kontrole**  
   MehaniÄki prekidaÄi zahtevaju fiziÄki akt, poput pomeranja poluge, Å¡to ih Äini nepraktiÄnim za sisteme koji zahtevaju automatizaciju i brzinu.

### KljuÄno pitanje:
Kako osmisliti jednostavno elektriÄno kolo koje moÅ¾e **elektriÄno upravljati** i generisati **1 bit informacije** na svom izlazu?

## Dioda: Prvi poluprovodniÄki prekidaÄ

OtkriÄ‡e **PN spoja** sredinom 20. veka oznaÄilo je prekretnicu u razvoju digitalne tehnike. **Dioda**, zasnovana na PN spoju, omoguÄ‡ila je kontrolu protoka struje bez mehaniÄkog kontakta. Njene kljuÄne karakteristike:

- **Jednosmerni protok struje**: Dioda propuÅ¡ta struju samo kada je napon na njenoj anodi veÄ‡i od napona na katodi.  
- **Prag napona (Vth)**: Kada napon prelazi prag od oko **0,6V**, dioda prelazi u "ukljuÄeno" stanje, omoguÄ‡avajuÄ‡i protok struje. U suprotnom, ostaje "iskljuÄena".

Modelovanje diode:  
- **UkljuÄena dioda**: PonaÅ¡a se kao idealan naponski izvor (**Vak = Vth**).  
- **IskljuÄena dioda**: PonaÅ¡a se kao otvoren prekidaÄ, spreÄavajuÄ‡i protok struje.  

Dioda je otvorila vrata za razvoj kompleksnijih prekidaÄkih kola, eliminisavÅ¡i ograniÄenja mehaniÄkih prekidaÄa.

### Å ematska oznaka diode

- Na **Slika 3** prikazana je Å¡ematska oznaka diode, gde su markirani terminali:
  - **Anoda (A)** - pozitivni terminal, gde struja ulazi u diodu.
  - **Katoda (K)** - negativni terminal, gde struja izlazi iz diode.
  
<img src="./assets/image3.png" width="50%" style="display: block; margin: 20px auto;">

- Dioda omoguÄ‡ava protok struje samo u jednom smeru - od anode prema katodi, kada je napon preko nje pozitivan. Kada je napon obrnut, dioda blokira struju.


## Bipolarni tranzistori: Kontrolisani prekidaÄi

Dok je dioda omoguÄ‡ila jednosmernu kontrolu struje, razvoj **bipolarnih tranzistora** uneo je moguÄ‡nost upravljanja strujom pomoÄ‡u napona. Tranzistori, poput NPN i PNP modela, postali su osnovni gradivni elementi digitalne logike.

### Kako funkcioniÅ¡e bipolarni tranzistor?
- Bipolarni tranzistor ima tri terminala:
  - **Baza (B)**: Kontrolni terminal koji upravlja tranzistorom.
  - **Kolektor (C)**: Terminal kroz koji struja ulazi/izlazi.
  - **Emitter (E)**: Terminal kroz koji struja izlazi/ulazi.
- Kada se na **bazu** primeni napon, tranzistor prelazi u ukljuÄeno stanje i omoguÄ‡ava protok struje izmeÄ‘u kolektora i emitera. Kada je napon na bazi manji od praga, tranzistor ostaje u iskljuÄenom stanju, spreÄavajuÄ‡i protok struje.

## NPN tranzistor

- Na **Slika 6** prikazana je Å¡ematska oznaka **NPN tranzistora**. Ovaj tip tranzistora omoguÄ‡ava protok struje od **kolektora (C)** ka **emiteru (E)** kada postoji dovoljan napon na **bazi (B)**.

<img src="./assets/image6.png" width="50%" style="display: block; margin: auto;">

### IskljuÄeno stanje NPN tranzistora
- Kada je **Vbe < Vth** (napon izmeÄ‘u baze i emitera manji od praga), tranzistor je u **iskljuÄenom stanju**.
- U ovom stanju, tranzistor deluje kao iskljuÄen prekidaÄ, ne dozvoljavajuÄ‡i struji da teÄe izmeÄ‘u kolektora i emitera. Ovo je ekvivalentno stanju kada je prekidaÄ otvoren. Prikazano na **Slika 7**.

<img src="./assets/image7.png" width="50%" style="display: block; margin: auto;">

### UkljuÄeno stanje NPN tranzistora
- Kada je **Vbe >= Vth** (napon izmeÄ‘u baze i emitera veÄ‡i ili jednak pragu napona), tranzistor prelazi u **ukljuÄeno stanje**.
- UkljuÄeni tranzistor omoguÄ‡ava protok struje izmeÄ‘u kolektora i emitera. Ovaj protok je kontrolisan baznim naponom, i tranzistor se ponaÅ¡a kao zatvoren prekidaÄ. Prikazano na **Slika 8**.

<img src="./assets/image8.png" width="50%" style="display: block; margin: auto;">

## PNP tranzistor

- Na **Slika 9** prikazana je Å¡ematska oznaka **PNP tranzistora**. Kao i kod NPN tranzistora, PNP tranzistor ima tri terminala: **baza (B)**, **kolektor (C)** i **emiter (E)**. Razlika je u tome Å¡to u PNP tranzistoru struja teÄe od **emitera** ka **kolektoru** kada je baza negativna u odnosu na emiter.

<img src="./assets/image9.png" width="50%" style="display: block; margin: auto;">

### UkljuÄeno stanje PNP tranzistora
- Kada je **Vbe <= -|Vth|** (napon izmeÄ‘u baze i emitera manji ili jednak negativnom pragu), tranzistor prelazi u **ukljuÄeno stanje**.
- U ovom stanju, spojevi izmeÄ‘u kolektora i emitera su povezani, i struja moÅ¾e teÄ‡i kroz tranzistor. PNP tranzistor u ovom sluÄaju omoguÄ‡ava protok struje kao zatvoren prekidaÄ. Prikazano na **Slika 10**.

<img src="./assets/image10.png" width="50%" style="display: block; margin: auto;">

### IskljuÄeno stanje PNP tranzistora
- Kada je **Vbe > -|Vth|** (napon izmeÄ‘u baze i emitera veÄ‡i od negativnog praga), tranzistor je u **iskljuÄenom stanju**.
- U ovom stanju, tranzistor deluje kao otvoren prekidaÄ, ne dozvoljavajuÄ‡i struji da teÄe izmeÄ‘u kolektora i emitera. Prikazano na **Slika 11**.

<img src="./assets/image11.png" width="50%" style="display: block; margin: auto;">

## MOS FET tranzistori: Efikasnost i kontrola

Dalji razvoj poluprovodniÄkih prekidaÄa doveo je do stvaranja **MOS FET tranzistora**. Oni su reÅ¡ili kljuÄne probleme ranijih tehnologija:

- **Naponom kontrolisani prekidaÄ**: MOS FET se ukljuÄuje ili iskljuÄuje u zavisnosti od napona izmeÄ‘u Gate-a i Source-a (**Vgs**).  
- **Kapacitivna sprega**: Za razliku od bipolarnog tranzistora, MOS FET ne zahteva tok struje na kontrolnom terminalu, veÄ‡ samo napon, Å¡to znaÄajno smanjuje potroÅ¡nju energije.

## N-kanalni MOS FET tranzistor

- Na **Slika 12** prikazana je Å¡ematska oznaka **N-kanalnog MOS FET tranzistora**.
  - **D (Drain)**: Odvodni terminal, gde struja izlazi.
  - **G (Gate)**: Kontrolni terminal. Napon na ovom terminalu odreÄ‘uje da li Ä‡e tranzistor biti ukljuÄen ili iskljuÄen.
  - **S (Source)**: Izvorni terminal, gde struja ulazi.

<img src="./assets/image12.png" width="50%" style="display: block; margin: auto;">

### Kako funkcioniÅ¡e N-kanalni MOS FET?
U N-kanalnom MOS FET-u, struja teÄe od **Source-a** ka **Drain-u** kada je tranzistor ukljuÄen. Tranzistor prelazi iz iskljuÄenog u ukljuÄeno stanje zavisno od napona izmeÄ‘u **Gate** i **Source** terminala (**Vgs**).

### IskljuÄeno stanje N-kanalnog MOS FET-a
- Kada je **Vgs < Vthmos** (napon izmeÄ‘u Gate-a i Source-a manji od praga napona), tranzistor je u **iskljuÄenom stanju**.
- U ovom stanju, spojevi izmeÄ‘u Drain-a i Source-a su prekinuti i nema protoka struje izmeÄ‘u njih. Ovaj prekidaÄki odnos prikazan je na **Slika 13**.

<img src="./assets/image13.png" width="50%" style="display: block; margin: auto;">

- **Prag napona (Vthmos)** je napon koji mora biti dostignut izmeÄ‘u **Gate** i **Source** kako bi tranzistor preÅ¡ao iz iskljuÄenog u ukljuÄeno stanje. Za diskretne komponente prag napona je oko **1,5V**, dok za CMOS kola iznosi oko **1V**.

### UkljuÄeno stanje N-kanalnog MOS FET-a
- Kada je **Vgs >= Vthmos** (napon izmeÄ‘u Gate-a i Source-a veÄ‡i ili jednak pragu napona), tranzistor prelazi u **ukljuÄeno stanje**.
- U ovom stanju, postoji put izmeÄ‘u Drain-a i Source-a, i struja moÅ¾e teÄ‡i kroz tranzistor. To je kao da je prekidaÄ zatvoren. Ova situacija prikazana je na **Slika 14**.

<img src="./assets/image14.png" width="50%" style="display: block; margin: auto;">

### SpecifiÄnost MOS FET-a
Za razliku od bipolarnih tranzistora, MOS FET tranzistori na kontrolnom prikljuÄku **Gate** imaju kapacitivnu spregu prema **Source** terminalu. To znaÄi da ne postoji protok jednosmerne struje izmeÄ‘u Gate-a i Source-a, veÄ‡ se samo koristi elektriÄno polje (napon) da bi se kontrolisao protok struje kroz tranzistor. Ova kapacitivna sprega uvodi specifiÄne probleme, ali to nije tema ovog osnovnog pregleda.

## P-kanalni MOS FET tranzistor

- Na **Slika 15** prikazana je Å¡ematska oznaka **P-kanalnog MOS FET tranzistora**.
  - **D (Drain)**: Odvodni terminal.
  - **G (Gate)**: Kontrolni terminal.
  - **S (Source)**: Izvorni terminal.

<img src="./assets/image15.png" width="50%" style="display: block; margin: auto;">

### Kako funkcioniÅ¡e P-kanalni MOS FET?
Za P-kanalni MOS FET, struja teÄe od **Source-a** ka **Drain-u**, ali su polariteti napona obrnuti u odnosu na N-kanalni MOS FET. UkljuÄenje i iskljuÄenje se kontroliÅ¡e naponom **Vgs**, ali sa suprotnim pragovima u odnosu na N-kanalni tranzistor.

### IskljuÄeno stanje P-kanalnog MOS FET-a
- Kada je **Vgs > -|Vthmos|** (napon izmeÄ‘u Gate-a i Source-a veÄ‡i od apsolutne vrednosti praga), tranzistor je u **iskljuÄenom stanju**.
- U ovom stanju, struja ne moÅ¾e teÄ‡i izmeÄ‘u Drain-a i Source-a jer su spojevi prekinuti. To je kao da je prekidaÄ otvoren, Å¡to je prikazano na **Slika 16**.

<img src="./assets/image16.png" width="50%" style="display: block; margin: auto;">

### UkljuÄeno stanje P-kanalnog MOS FET-a
- Kada je **Vgs <= -|Vthmos|** (napon izmeÄ‘u Gate-a i Source-a manji ili jednak apsolutnoj vrednosti praga), tranzistor prelazi u **ukljuÄeno stanje**.
- U ovom stanju, spojevi izmeÄ‘u Drain-a i Source-a su povezani, i struja moÅ¾e teÄ‡i kroz tranzistor. Ovo stanje je prikazano na **Slika 17**.

<img src="./assets/image17.png" width="50%" style="display: block; margin: auto;">

# 3. Realne logiÄke familije

## Uvod u logiÄka kola

- **Bulova algebra**, koju je razvio George Boole 1850. godine, Äini osnovu za rad logiÄkih kola.  
- **LogiÄka kola** koriste elektronske komponente za realizaciju osnovnih **logiÄkih funkcija**, kao Å¡to su AND, OR, NOT, NAND i NOR, prema pravilima Bulove algebre.
- LogiÄka kola deluju poput **prekidaÄa** i koriste se za obradu signala i podataka u digitalnim sistemima.

## Vrste logiÄkih kola

LogiÄka kola se dele na:

1. **Kombinaciona logiÄka kola**  
   - Izlaz zavisi **iskljuÄivo od trenutnog stanja ulaza**.  
   - Primeri: AND, OR, NOT, NAND, NOR, XOR.  
   - Koriste se kada je potrebno trenutno obraditi signale bez pamÄ‡enja prethodnih stanja.

2. **Sekvencijalna logiÄka kola**  
   - Izlaz zavisi od **trenutnog ulaza** i **prethodnog stanja** kola.  
   - Imaju memorijske elemente (flip-flopove) za pamÄ‡enje prethodnog stanja.  
   - Koriste se u ureÄ‘ajima kao Å¡to su registri i brojaÄi.

## LogiÄke familije

LogiÄka kola se dele u razliÄite **familije**, prema tehnologiji njihove izrade:

| **Familija** | **Osnovne komponente**       | **Karakteristike**                                        | **Funkcija**          |
|--------------|------------------------------|----------------------------------------------------------|-----------------------|
| **DRL**      | Dioda + otpornik             | Prva tehnologija, koristi diode i otpornike za logiku.   | NI (NOT-AND)          |
| **RTL**      | Tranzistor + otpornik        | PoboljÅ¡ana verzija DRL-a, omoguÄ‡ava **NILI funkcije**.   | NILI (NOT-OR)         |
| **DTL**      | Dioda + tranzistor           | Efikasnija od RTL-a, koristi se za **NI funkcije**.      | NI (NOT-AND)          |
| **TTL**      | Tranzistor + tranzistor      | Popularna zbog brzine i pouzdanosti, koristi **NI funkciju**. | NI (NOT-AND)          |
| **ECL**      | Tranzistor (emitorska sprega)| Brza logika, koristi se za **ILI** i **NILI funkcije**.  | ILI (OR), NILI (NOR)  |
| **MOS**      | Metal-oksid-poluprovodnik    | Osnova za nisku potroÅ¡nju energije i veliku integraciju. | NI (NOT-AND), I (AND) |
| **CMOS**     | P-MOS + N-MOS tranzistori    | Najefikasnija tehnologija, koristi se za **NE funkcije**.| NE (NOT)              |

> [!NOTE]  
> CMOS tehnologija je danas dominantna u digitalnim sistemima zbog svoje **niske potroÅ¡nje energije** i moguÄ‡nosti **velike integracije komponenti**. Njena Å¡iroka primena ukljuÄuje procesore, memorije i druga digitalna kola.

# 4. Bulova algebra

Bulova algebra je temelj digitalne logike i predstavlja matematiÄki sistem za rad sa logiÄkim izrazima. OmoguÄ‡ava pojednostavljivanje i analizu logiÄkih funkcija koje se zatim koriste u dizajnu digitalnih kola.

## Binarne odluke (Binary Decision Diagrams - BDD)

Binary Decision Diagrams (BDD) predstavljaju grafiÄki prikaz logiÄkih funkcija koji pomaÅ¾u u boljoj reprezentaciji i analizi sloÅ¾enih funkcija. Kroz binarno stablo odluke, svaka logiÄka funkcija se deli na jednostavnije delove, omoguÄ‡avajuÄ‡i efikasnije izvoÄ‘enje operacija poput AND, OR i NOT. Svaka logiÄka funkcija sa `n` promenljivih moÅ¾e se predstaviti kao binarno stablo odluke koje se grana prema vrednostima promenljivih. Svaki Äor u stablu predstavlja binarnu promenljivu, dok grane pokazuju odluke - `0` za jednu granu i `1` za drugu. LiÅ¡Ä‡e stabla sadrÅ¾i vrednosti funkcije, koje mogu biti `0` ili `1`.

<img src="./assets/image4-1.png" width="50%" style="display: block; margin: 20px auto;">

### Redukovani BDD (Reduced Ordered BDD - ROBDD)

Da bi se BDD efikasnije koristio, primenjuje se optimizacija poznata kao Redukovani BDD (ROBDD). Ova optimizacija uklanja suviÅ¡ne Äorove i grane iz stabla, orove i grane iz stabla, \u010ime se postiÅ¾e kompaktnija i jednostavnija struktura. Postoje dva osnovna pravila koja se koriste pri optimizaciji:

- **Spajanje identiÄnih podgrafova**: Ako dva Äora imaju identiÄne podgrafove, oni se spajaju u jedan kako bi se izbeglo dupliranje.
- **Uklanjanje redundantnih Äorova**: Ako oba izlaza iz Äora vode ka istom podgrafu, taj Äor se uklanja jer ne doprinosi razliÄitim odlukama.

### Prednosti koriÅ¡Ä‡enja BDD

KoriÅ¡Ä‡enje BDD-a donosi nekoliko znaÄajnih prednosti u radu sa logiÄkim funkcijama. Prva prednost je kompaktna reprezentacija logiÄkih funkcija, jer se kroz optimizaciju postiÅ¾e manji broj Äorova i grana, Å¡to Äini funkciju lakÅ¡om za analizu i primenu. Druga prednost je efikasna minimizacija logiÄkih funkcija, jer se kroz redukciju mogu brzo prepoznati i ukloniti suviÅ¡ne komponente. KonaÄno, BDD omoguÄ‡ava lako izvoÄ‘enje osnovnih logiÄkih operacija poput AND, OR, NOT i XOR, Å¡to ga Äini veoma korisnim alatom u dizajnu digitalnih kola.

### Primer BDD-a

Razmotrimo jednostavan primer logiÄke funkcije sa dve promenljive `x` i `y`. Funkcija je definisana kao:

`f(x, y) = (NOT x) AND (NOT y)`

Ova funkcija vraÄ‡a **1** samo kada su obe promenljive `x` i `y` jednake **0**. U suprotnom, funkcija vraÄ‡a **0**.

<img src="./assets/image4-2.png" width="50%" style="display: block; margin: 20px auto;">

Ovaj BDD se moÅ¾e optimizovati. Ako pogledamo, ukoliko je `x = 0`, rezultat je sigurno 0, pa znamo da je ceo desni deo redundantan.

<img src="./assets/image4-10.png" width="50%" style="display: block; margin: 20px auto;">

Prvo primetimo Å¡ta treba da izbacimo, a zatim iseÄemo i dobijemo optimizovan BDD.

<img src="./assets/image4-11.png" width="50%" style="display: block; margin: 20px auto;">

### 2. **Karnoove mape**  
Karnoove mape su vizuelni alat za pojednostavljivanje logiÄkih izraza. Predstavljaju mreÅ¾u Ä‡elija koje odgovaraju kombinacijama ulaza i njihovim logiÄkim vrednostima. Cilj ovih mapa je da grupisanjem Ä‡elija sa vrednostima "1" kreiramo jednostavnije logiÄke izraze, Äime se smanjuje sloÅ¾enost digitalnog kola.

#### Primer pojednostavljivanja logiÄkog izraza pomoÄ‡u Karnoovih mapa:
PoÄetna tablica vrednosti moÅ¾e izgledati ovako:

<img src="./assets/image4-3.png" width="50%" style="display: block; margin: 20px auto;">

Na osnovu vrednosti u tablici zapisujemo logiÄki izraz gledajuÄ‡i samo Ä‡elije gde je vrednost funkcije \( f(x,z,y,u) = 1 \). Za svaku takvu Ä‡eliju, koristimo sabirke. Na primer:
- Gde je vrednost ulaza `X` jednaka `0`, zapisujemo \( X' \).
- Gde je vrednost ulaza `X` jednaka `1`, zapisujemo \( X \).

LogiÄki izraz dalje razraÄ‘ujemo u Karnoovoj mapi gde oznaÄavamo sve sabirke. Na primer:

<img src="./assets/image4-4.png" width="70%" style="display: block; margin: 20px auto;">

Popunjavamo mapu za svaku sabirku, poput \( X'Y'Z'U' \), tako Å¡to postavljamo zvezdice u odgovarajuÄ‡e Ä‡elije:

<img src="./assets/image4-5.png" width="70%" style="display: block; margin: 20px auto;">

Ovaj proces ponavljamo za sve sabirke dok ne popunimo celu mapu:

<img src="./assets/image4-6.png" width="70%" style="display: block; margin: 20px auto;">

Nakon popunjavanja, grupiÅ¡emo zvezdice u blokove razliÄitih veliÄina, i to: 1x1, 1x2, 1x4, 2x1, 2x2, 2x4, 4x1, 4x2. Blokove zapisujemo koristeÄ‡i sabirke:

<img src="./assets/image4-7.png" width="70%" style="display: block; margin: 20px auto;">

Na kraju zapisujemo konaÄni izraz u MDNF (Minimalna Disjunktivna Normalna Forma). MDNF koristi minimalan broj sabiraka za pokrivanje svih Ä‡elija sa zvezdicama:

<img src="./assets/image4-8.png" width="70%" style="display: block; margin: 20px auto;">

> [!CAUTION]
> MDNF se moÅ¾e zapisati na viÅ¡e naÄina. MeÄ‘utim, cilj je minimizacija kola, tako da biramo izraz sa najmanjim brojem sabiraka.

<img src="./assets/image4-9.png" width="70%" style="display: block; margin: 20px auto;">

### 3. Indeksi sloga
Indeksi sloga predstavljaju brojÄanu meru sloÅ¾enosti logiÄkih funkcija. Svaki logiÄki izraz ima svoj nivo sloÅ¾enosti, a indeks sloga koristi se za evaluaciju efikasnosti i optimizacije logiÄkog dizajna.

#### Karakteristike:
- Indeksi sloga pomaÅ¾u u proceni koliko je logiÄki izraz kompleksan pre i nakon optimizacije.
- Dizajneri digitalnih kola koriste ih za analizu troÅ¡kova implementacije logike (u smislu broja logiÄkih kola, tranzistora itd.).

Na primer, izraz sa viÅ¡e sabiraka ima viÅ¡i indeks sloga, dok minimizovani izraz (koriÅ¡Ä‡enjem Karnoovih mapa) ima niÅ¾i indeks, Å¡to ga Äini efikasnijim.

### 4. KNF (Konjunktivna Normalna Forma)

**Konjunktivna Normalna Forma** (KNF) je naÄin zapisivanja logiÄkog izraza u obliku grupe disjunkcija (*OR* operacija), koje su meÄ‘usobno povezane konjunkcijama (*AND* operacijama). Ovaj oblik predstavlja jedan od standardnih formata za izraÅ¾avanje logiÄkih funkcija i Äesto se koristi u razliÄitim oblastima, poput analize logike, optimizacije logiÄkih kola i automatizovanog dokazivanja.

#### **Karakteristike KNF-a**:
1. KNF zapis uvek sadrÅ¾i **AND** izmeÄ‘u grupa izraza spojenih sa **OR**.
2. Svaka disjunkcija (*OR grupa*) predstavlja kombinaciju varijabli (ili njihovih negacija) koje odreÄ‘uju taÄne vrednosti funkcije.
3. Koristi se za reÅ¡avanje problema u teoriji logike, kao i u dizajnu sloÅ¾enih digitalnih kola.

#### Kako se KNF formira?

Da bismo funkciju preveli u KNF, koristimo sledeÄ‡i postupak:

1. **Identifikacija redova gde je funkcija 0 (F = 0)**:
   - Za svaki redak u tablici istinitosti gde funkcija ima vrednost 0, formira se disjunkcija ulaza.
   - Ukoliko je vrednost ulaza `1`, koristimo njegovu negaciju (`A'`); ako je vrednost ulaza `0`, koristimo sam ulaz (`A`).

2. **Formiranje disjunkcija**:
   - Elementarne disjunkcije se formiraju za svaki redak gde je funkcija 0.

3. **Povezivanje disjunkcija sa konjunkcijom**:
   - Sve dobijene disjunkcije povezujemo **AND** operacijom.

#### Primer formiranja KNF-a

Pretpostavimo tablicu istinitosti funkcije sa tri promenljive (A, B, C):

| **A** | **B** | **C** | **F(A,B,C)** |
|-------|-------|-------|--------------|
|   0   |   0   |   0   |      0       |
|   0   |   0   |   1   |      1       |
|   0   |   1   |   0   |      0       |
|   0   |   1   |   1   |      1       |
|   1   |   0   |   0   |      0       |
|   1   |   0   |   1   |      1       |
|   1   |   1   |   0   |      0       |
|   1   |   1   |   1   |      1       |

1. Za redove gde je **F(A,B,C) = 0**, zapisujemo disjunkcije:  
   - Za (A = 0, B = 0, C = 0): \( A + B + C \)  
   - Za (A = 0, B = 1, C = 0): \( A + B' + C \)  
   - Za (A = 1, B = 0, C = 0): \( A' + B + C \)  
   - Za (A = 1, B = 1, C = 0): \( A' + B' + C \)

2. KonaÄni KNF zapis je:  
   \[
   (A + B + C) * (A + B' + C) * (A' + B + C) * (A' + B' + C)
   \]

### 5. DNF (Disjunktivna Normalna Forma)

**Disjunktivna Normalna Forma** (DNF) predstavlja logiÄki izraz kao disjunkciju (**OR**) viÅ¡e konjunkcija (**AND** izraza). DNF je Äesto koriÅ¡Ä‡en naÄin zapisa u logiÄkim funkcijama zbog svoje intuitivnosti i korisnosti u dizajnu digitalnih kola.

#### **Karakteristike DNF-a**:
1. DNF zapis sadrÅ¾i disjunkcije (**OR**) izmeÄ‘u grupa izraza spojenih sa konjunkcijama (**AND**).
2. Svaka konjunkcija predstavlja kombinaciju varijabli (ili njihovih negacija) koje rezultuju vrednoÅ¡Ä‡u funkcije **1**.
3. Ovaj oblik zapisa je koristan za dizajn digitalnih kola i optimizaciju sloÅ¾enih logiÄkih funkcija.

#### Kako se DNF formira?

Da bismo funkciju preveli u DNF, koristimo sledeÄ‡i postupak:

1. **Identifikacija redova gde je funkcija 1 (F = 1)**:
   - Za svaki redak u tablici istinitosti gde funkcija ima vrednost 1, formira se konjunkcija ulaza.
   - Ukoliko je vrednost ulaza `0`, koristimo njegovu negaciju (`A'`); ako je vrednost ulaza `1`, koristimo sam ulaz (`A`).

2. **Formiranje konjunkcija**:
   - Elementarne konjunkcije se formiraju za svaki redak gde je funkcija 1.

3. **Povezivanje konjunkcija sa disjunkcijom**:
   - Sve dobijene konjunkcije povezujemo **OR** operacijom.

#### Primer formiranja DNF-a

Pretpostavimo tablicu istinitosti funkcije sa tri promenljive (A, B, C):

| **A** | **B** | **C** | **F(A,B,C)** |
|-------|-------|-------|--------------|
|   0   |   0   |   0   |      0       |
|   0   |   0   |   1   |      1       |
|   0   |   1   |   0   |      0       |
|   0   |   1   |   1   |      1       |
|   1   |   0   |   0   |      0       |
|   1   |   0   |   1   |      1       |
|   1   |   1   |   0   |      0       |
|   1   |   1   |   1   |      1       |

1. Za redove gde je **F(A,B,C) = 1**, zapisujemo konjunkcije:  
   - Za (A = 0, B = 0, C = 1): \( A' * B' * C \)  
   - Za (A = 0, B = 1, C = 1): \( A' * B * C \)  
   - Za (A = 1, B = 0, C = 1): \( A * B' * C \)  
   - Za (A = 1, B = 1, C = 1): \( A * B * C \)

2. KonaÄni DNF zapis je:  
   \[
   A' * B' * C + A' * B * C + A * B' * C + A * B * C
   \]

# 5. VHDL Implementacije Komponenti

U nastavku su objaÅ¡njene osnovne digitalne komponente i njihova implementacija koriÅ¡Ä‡enjem VHDL jezika. Svaka komponenta ima specifiÄnu primenu u dizajnu digitalnih sistema.

> [!NOTE]
> Kodovi koji su prikazani u nastavku su samo delovi koda i sluÅ¾e za ilustraciju implementacije pomenutih komponenti. Prilikom realne implementacije na kolokvijumu, potrebno je obratiti paÅ¾nju na kompletnost i taÄnost koda.

### Komponente koje Ä‡e biti prikazane u nastavku:

1. **Koder**: Pretvara aktivni ulaz u binarnu reprezentaciju na izlazu.  
2. **Dekoder**: Dekoduje binarni ulaz i aktivira odgovarajuÄ‡i izlaz.  
3. **Multiplekser**: ProsleÄ‘uje jedan od viÅ¡e ulaza na zajedniÄki izlaz na osnovu selekcionih signala.  
4. **Demultiplekser**: Distribuira ulazni signal na jedan od viÅ¡e izlaza prema selekcionim signalima.  
5. **SabiraÄ**: IzraÄunava zbir dva binarna broja, ukljuÄujuÄ‡i prenosni bit.  
6. **Komplementer**: GeneriÅ¡e I ili II komplement binarnog broja.  
7. **Komparator**: UporeÄ‘uje dva broja i generiÅ¡e rezultate veÄ‡e, manje ili jednako.  
8. **PomeraÄ**: Pomeranje binarnih brojeva udesno ili ulevo, logiÄki ili aritmetiÄki.  
9. **Registar**: Privremeno skladiÅ¡ti binarne podatke.  
10. **BrojaÄ**: Broji unapred ili unazad prema ulaznim impulsima.  
11. **PomeraÄki registar**: Kombinuje skladiÅ¡tenje podataka i serijsko pomeranje binarnih brojeva.

## Koder

Koder je kombinaciona mreÅ¾a sa 2â¿ ulaza i n izlaza, koja na osnovu aktivnog ulaza daje binarnu reprezentaciju na izlazu. U nastavku je prikazan koder 4x2, istinitosna tablica i VHDL opis pomoÄ‡u IF-ELSE strukture. 

**Primena**: numeriÄke tastature, kompresija podataka, enkodovanje instrukcija.

<img src="./assets/image5-1.png" width="60%" style="display: block; margin: 20px auto;">

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Koder4x2 is
    Port (
        iX : in STD_LOGIC_VECTOR(3 downto 0); -- Ulazni signali
        iE : in STD_LOGIC;                    -- Dozvola
        oD : out STD_LOGIC_VECTOR(1 downto 0) -- Izlazni kod
    );
end Koder4x2;

architecture Behavioral of Koder4x2 is
begin
    process (iX, iE)
    begin
        if iE = '1' then
            case iX is
                when "0001" => oD <= "00";
                when "0010" => oD <= "01";
                when "0100" => oD <= "10";
                when "1000" => oD <= "11";
                when others => oD <= "XX";
            end case;
        else
            oD <= "XX";
        end if;
    end process;
end Behavioral;
```

## Dekoder

Dekoder je kombinaciona mreÅ¾a sa n ulaza i 2â¿ izlaza, koja dekoduje binarni signal na ulazu i aktivira taÄno jedan od svojih izlaza na osnovu vrednosti binarnog ulaza. U nastavku je prikazana istinitosna tablica dekodera 2x4, kao i primer VHDL opisa uslovnom dodelom.

**Primena**: adresiranje u memorijskim ureÄ‘ajima, 7-segmentni displej, dekodiranje instrukcija u CPU.

<img src="./assets/image5-2.png" width="60%" style="display: block; margin: 20px auto;">

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Dekoder2x4 is
    Port (
        iX : in STD_LOGIC_VECTOR(1 downto 0); -- Ulazni kod
        iE : in STD_LOGIC;                    -- Dozvola
        oD : out STD_LOGIC_VECTOR(3 downto 0) -- Izlazni signali
    );
end Dekoder2x4;

architecture Behavioral of Dekoder2x4 is
begin
    process (iX, iE)
    begin
        if iE = '1' then
            case iX is
                when "00" => oD <= "0001";
                when "01" => oD <= "0010";
                when "10" => oD <= "0100";
                when "11" => oD <= "1000";
                when others => oD <= "0000";
            end case;
        else
            oD <= "0000";
        end if;
    end process;
end Behavioral;
```

## Multiplekser

Multiplekser je kombinaciona mreÅ¾a sa 2â¿ ulaza, n upravljaÄkih (selekcionih) signala i jednim izlazom, gde upravljaÄki signali odreÄ‘uju koji od ulaza Ä‡e biti prosleÄ‘en na izlaz u datom trenutku. U nastavku je prikazan multiplekser 4x1, istinitosna tablica i primer VHDL opisa pomoÄ‡u kombinacionog procesa sa if-else strukturom.

**Primena**: Prenos podataka sa viÅ¡e izvora preko jedne linije (npr. telekomunikacioni sistemi).

<img src="./assets/image5-3.png" width="60%" style="display: block; margin: 20px auto;">

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity MUX4x1 is
    Port (
        iX : in STD_LOGIC_VECTOR(3 downto 0);   -- Ulazni signali
        iSEL : in STD_LOGIC_VECTOR(1 downto 0); -- Selekcioni signali
        iE : in STD_LOGIC;                      -- OmoguÄ‡enje
        oY : out STD_LOGIC                      -- Izlazni signal
    );
end MUX4x1;

architecture Behavioral of MUX4x1 is
begin
    process (iX, iSEL, iE)
    begin
        if iE = '1' then
            case iSEL is
                when "00" => oY <= iX(0);
                when "01" => oY <= iX(1);
                when "10" => oY <= iX(2);
                when "11" => oY <= iX(3);
                when others => oY <= '0';
            end case;
        else
            oY <= '0';
        end if;
    end process;
end Behavioral;
```

## Demultiplekser

Demultiplekser je kombinaciona mreÅ¾a sa jednim ulazom, n upravljaÄkih (selekcionih) signala i 2â¿ izlaza, gde selekcioni signali odreÄ‘uju koji od izlaza Ä‡e primiti signal sa ulaza. U nastavku je prikazan demultiplekser 1x4, istinitosna tablica i primer VHDL opisa.

**Primena**: Distribucija podataka, adresiranje u memorijama.

<img src="./assets/image5-4.png" width="60%" style="display: block; margin: 20px auto;">

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity DEMUX1x4 is
    Port (
        iX : in STD_LOGIC;                      -- Ulazni signal
        iSEL : in STD_LOGIC_VECTOR(1 downto 0); -- Selekcioni signali
        iE : in STD_LOGIC;                      -- OmoguÄ‡enje
        oD : out STD_LOGIC_VECTOR(3 downto 0)   -- Izlazni signali
    );
end DEMUX1x4;

architecture Behavioral of DEMUX1x4 is
begin
    process (iX, iSEL, iE)
    begin
        if iE = '1' then
            oD <= "0000"; -- Reset svih izlaza
            case iSEL is
                when "00" => oD(0) <= iX;
                when "01" => oD(1) <= iX;
                when "10" => oD(2) <= iX;
                when "11" => oD(3) <= iX;
                when others => oD <= "0000";
            end case;
        else
            oD <= "0000";
        end if;
    end process;
end Behavioral;
```

## SabiraÄ

SabiraÄ je kombinaciona mreÅ¾a koja vrÅ¡i aritmetiÄko sabiranje brojeva. Sabiranjem dva n-bitna broja dobija se rezultat koji ima n+1 bit. Kako bi dobili ispravan rezultat, neoznaÄeni sabirci se proÅ¡iruju NULOM, dok se oznaÄeni sabirci proÅ¡iruju ZNAKOM.

**Primena**: aritmetiÄke operacije, procesori, ALU jedinice.

<img src="./assets/image5-5.png" width="60%" style="display: block; margin: 20px auto;">

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Adder is
    Port (
        sA : in STD_LOGIC;                 -- Prvi sabirak
        sB : in STD_LOGIC;                 -- Drugi sabirak
        oSUM : out STD_LOGIC               -- Rezultat sabiranja
    );
end Adder;

architecture Behavioral of Adder is
begin
    oSUM <= sA XOR sB; -- Sabiranje bez prenosa
end Behavioral;
```

## Komplementer

Komplement je dopuna datog broja do neke unapred definisane vrednosti. NajÄeÅ¡Ä‡e se koristi za prikazivanje negativnih brojeva ili za realizaciju oduzimanja pomoÄ‡u sabiranja. 

### Vrste komplementa:
- **Komplement jedinice (I komplement)** â€“ Dobija se negiranjem svakog bita polaznog binarnog broja.
- **Komplement dvojke (II komplement)** â€“ Dobija se dodavanjem jedinice na I komplement zadatog broja.

**Primena**: Predstavljanje negativnih brojeva, obrada binarnih aritmetiÄkih operacija.

<img src="./assets/image5-6.png" width="60%" style="display: block; margin: 20px auto;">

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL; -- Potrebno za aritmetiÄke operacije

entity Complementer is
    Port (
        iA : in STD_LOGIC_VECTOR(7 downto 0);        -- Ulazni binarni broj
        oCOMPL_I : out STD_LOGIC_VECTOR(7 downto 0); -- I komplement
        oCOMPL_II : out STD_LOGIC_VECTOR(7 downto 0) -- II komplement
    );
end Complementer;

architecture Behavioral of Complementer is
begin
    -- Generisanje I komplementa negiranjem svakog bita
    oCOMPL_I <= NOT iA;

    -- Generisanje II komplementa dodavanjem '1' na I komplement
    oCOMPL_II <= std_logic_vector(unsigned(NOT iA) + 1);
end Behavioral;
```

## Komparator

Komparator je kombinaciona mreÅ¾a koja vrÅ¡i poreÄ‘enje vrednosti ulaznih signala. Rezultati poreÄ‘enja mogu biti: veÄ‡e, manje ili jednako. Ova mreÅ¾a je kljuÄna za kontrolne jedinice i sekvencijalne procese.

**Primena**: Kontrolne jedinice, sortiranje podataka, upravljanje procesima.

<img src="./assets/image5-7.png" width="60%" style="display: block; margin: 20px auto;">

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL; -- Potrebno za uporeÄ‘ivanje brojeva

entity Comparator is
    Port (
        sA : in STD_LOGIC_VECTOR(7 downto 0); -- Ulazni binarni broj
        oZERO : out STD_LOGIC -- Izlaz: '1' ako je broj jednak 0, inaÄe '0'
    );
end Comparator;

architecture Behavioral of Comparator is
begin
    -- Provera da li je ulazni broj jednak 0
    process(sA)
    begin
        if unsigned(sA) = 0 then
            oZERO <= '1'; -- Broj je jednak 0
        else
            oZERO <= '0'; -- Broj nije jednak 0
        end if;
    end process;
end Behavioral;
```

## PomeraÄ

PomeraÄ je kombinaciona mreÅ¾a koja vrÅ¡i logiÄko ili aritmetiÄko pomeranje vrednosti ulaznih signala.  
- Kod **logiÄkog pomeranja** uvek se dodaju nule sa leve ili desne strane.  
- Kod **aritmetiÄkog pomeranja udesno**, zadrÅ¾ava se znak za negativne brojeve.

> [!WARNING]
> Obratiti paÅ¾nju na tip pomeranja (logiÄko ili aritmetiÄko), direktno utiÄe na rezultat operacije. Nepravilno pomeranje moÅ¾e dovesti do greÅ¡aka u rezultatima.

**Primena**: Efikasno mnoÅ¾enje ili deljenje binarnih brojeva sa 2.

<img src="./assets/image5-8.png" width="80%" style="display: block; margin: 20px auto;">

### LogiÄko pomeranje

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Shifter is
    Port (
        sA : in STD_LOGIC_VECTOR(7 downto 0); -- Ulazni signal
        oLEFT : out STD_LOGIC_VECTOR(7 downto 0); -- Pomeranje ulevo
        oRIGHT : out STD_LOGIC_VECTOR(7 downto 0) -- Pomeranje udesno
    );
end Shifter;

architecture Behavioral of Shifter is
begin
    oLEFT <= sA(6 downto 0) & '0'; -- Pomeranje ulevo
    oRIGHT <= '0' & sA(7 downto 1); -- Pomeranje udesno
end Behavioral;
```

### AritmetiÄko pomeranje

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity ArithmeticShifter is
    Port (
        iA : in STD_LOGIC_VECTOR(7 downto 0);  -- Ulazni binarni broj
        oLEFT : out STD_LOGIC_VECTOR(7 downto 0); -- Izlaz pomeren ulevo
        oRIGHT : out STD_LOGIC_VECTOR(7 downto 0) -- Izlaz pomeren udesno
    );
end ArithmeticShifter;

architecture Behavioral of ArithmeticShifter is
begin
    -- AritmetiÄko pomeranje ulevo (dodavanje '0' na krajnju desnu poziciju)
    oLEFT <= iA(6 downto 0) & '0';

    -- AritmetiÄko pomeranje udesno (zadrÅ¾avanje MSB za znak)
    oRIGHT <= iA(7) & iA(7 downto 1); -- ZadrÅ¾ava najznaÄajniji bit na krajnjoj levoj poziciji
end Behavioral;
```

## Registar

Registar je sekvencijalna logiÄka komponenta koja privremeno skladiÅ¡ti binarne podatke. Koristi se za Äuvanje informacija na kratko vreme i Äesto je sinhronizovan sa taktom (clock signalom). Registar moÅ¾e biti implementiran sa razliÄitim kapacitetima (n-bitni registri) u zavisnosti od potrebe sistema.

**Primena**: ÄŒuvanje podataka u procesorima, prenos podataka izmeÄ‘u komponenti, implementacija stanja u sekvencijalnim sistemima.

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Register is
    Port (
        CLK : in STD_LOGIC;                      -- Taktni signal
        RESET : in STD_LOGIC;                   -- Reset signal
        iDATA : in STD_LOGIC_VECTOR(7 downto 0); -- Ulazni podaci
        oDATA : out STD_LOGIC_VECTOR(7 downto 0) -- Izlazni podaci
    );
end Register;

architecture Behavioral of Register is
    signal REG : STD_LOGIC_VECTOR(7 downto 0); -- Interni registar
begin
    process(CLK, RESET)
    begin
        if RESET = '1' then
            REG <= (others => '0');             -- Reset podataka
        elsif rising_edge(CLK) then
            REG <= iDATA;                      -- Upis podataka u registar
        end if;
    end process;
    oDATA <= REG;                              -- Izlaz iz registra
end Behavioral;
```

## BrojaÄ

BrojaÄ je sekvencijalno logiÄko kolo koje broji ulazne impulse. MoÅ¾e se koristiti za brojanje unapred (inkrementalno) ili unazad (dekrementalno), a moÅ¾e biti sinhron ili asinhron, u zavisnosti od dizajna. BrojaÄi se Äesto implementiraju kao binarni brojaÄi, ali postoje i brojaÄi u drugim bazama.

**Primena**: Tajmeri, brojanje dogaÄ‘aja u digitalnim sistemima, generisanje sekvenci u kontrolerima.

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;

entity Counter is
    Port (
        CLK : in STD_LOGIC;      -- Taktni signal
        RESET : in STD_LOGIC;    -- Reset signal
        ENABLE : in STD_LOGIC;   -- Signal za omoguÄ‡avanje brojenja
        oCOUNT : out STD_LOGIC_VECTOR(7 downto 0) -- Trenutna vrednost brojaÄa
    );
end Counter;

architecture Behavioral of Counter is
    signal COUNT : UNSIGNED(7 downto 0) := (others => '0'); -- Interna vrednost brojaÄa
begin
    process(CLK, RESET)
    begin
        if RESET = '1' then
            COUNT <= (others => '0');          -- Reset brojaÄa
        elsif rising_edge(CLK) then
            if ENABLE = '1' then
                COUNT <= COUNT + 1;           -- Inkrement brojaÄa
            end if;
        end if;
    end process;
    oCOUNT <= STD_LOGIC_VECTOR(COUNT);        -- Konverzija u STD_LOGIC_VECTOR za izlaz
end Behavioral;
```

## PomeraÄki registar

PomeraÄki registar je kombinacija registra i funkcionalnosti pomeranja. SluÅ¾i za skladiÅ¡tenje binarnih podataka, ali omoguÄ‡ava i serijsko pomeranje ulaznih podataka ulevo ili udesno. PomeraÄki registri mogu biti unidirekcioni (pomeranje u jednom smeru) ili bidirekcioni (pomeranje u oba smera).

**Primena**: Serijska komunikacija, enkodovanje i dekodovanje podataka, implementacija pomeranja u digitalnim sistemima.

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity ShiftRegister is
    Port (
        CLK : in STD_LOGIC;                      -- Taktni signal
        RESET : in STD_LOGIC;                    -- Reset signal
        SHIFT_LEFT : in STD_LOGIC;               -- Signal za pomeranje ulevo
        SHIFT_RIGHT : in STD_LOGIC;              -- Signal za pomeranje udesno
        iDATA : in STD_LOGIC_VECTOR(7 downto 0); -- Ulazni podaci
        oDATA : out STD_LOGIC_VECTOR(7 downto 0) -- Izlazni podaci
    );
end ShiftRegister;

architecture Behavioral of ShiftRegister is
    signal REG : STD_LOGIC_VECTOR(7 downto 0); -- Interni registar
begin
    process(CLK, RESET)
    begin
        if RESET = '1' then
            REG <= (others => '0');             -- Reset registra
        elsif rising_edge(CLK) then
            if SHIFT_LEFT = '1' then
                REG <= REG(6 downto 0) & '0';  -- Pomeranje ulevo
            elsif SHIFT_RIGHT = '1' then
                REG <= '0' & REG(7 downto 1);  -- Pomeranje udesno
            else
                REG <= iDATA;                  -- Upis ulaznih podataka
            end if;
        end if;
    end process;
    oDATA <= REG;                              -- Izlaz iz registra
end Behavioral;
```

# 6. Aritmetika, SabiraÄ i Carry Lookahead Adder u VHDL-u

U digitalnoj logici, aritmetiÄke operacije kao Å¡to su sabiranje i oduzimanje Äine osnovu za mnoge digitalne sisteme, ukljuÄujuÄ‡i procesore i kalkulatore. SabiraÄi su osnovni elementi za implementaciju ovih operacija. Jedan od najvaÅ¾nijih tipova sabiraÄa je **Carry Lookahead Adder (CLA)**, koji reÅ¡ava problem kaÅ¡njenja prenosa (carry delay) u standardnim sabiraÄima.

## SabiraÄ u digitalnim sistemima

### Osnovni sabiraÄ
SabiraÄ je logiÄko kolo koje vrÅ¡i sabiranje dva binarna broja. Postoje dve vrste sabiraÄa:

1. **Pola sabiraÄ (Half Adder)**:
   - Sabira dva bita.
   - Ima dva izlaza:
     - **SUM (zbir)**: Rezultat sabiranja bez prenosa.
     - **CARRY (prenos)**: Prenos ka sledeÄ‡em bitu.

2. **Celi sabiraÄ (Full Adder)**:
   - Sabira tri bita: dva ulazna bita i prenos iz prethodne faze.
   - Ima dva izlaza:
     - **SUM (zbir)**.
     - **CARRY (prenos)**.

## Carry Lookahead Adder (CLA)

**Carry Lookahead Adder** (CLA) reÅ¡ava problem kaÅ¡njenja u sabiranju binarnih brojeva, koji se javlja u standardnim ripple-carry sabiraÄima. CLA to postiÅ¾e predviÄ‘anjem prenosa (*carry lookahead*), Äime se drastiÄno smanjuje vreme potrebno za sabiranje.

## Kako CLA funkcioniÅ¡e?

CLA koristi dva kljuÄna signala za svaki bit ulaznih brojeva:

1. **Carry Generate (G):**  
   - Ovaj signal oznaÄava da se prenos generiÅ¡e na trenutnom bitu, nezavisno od ulaznih prenosa.  
   - GeneriÅ¡e se kada su oba ulaza trenutnog bita `1`.  
   - MatematiÄki izraz:  
     \[
     G_i = A_i \cdot B_i
     \]  
     Ovde su \( A_i \) i \( B_i \) ulazi trenutnog bita.

2. **Carry Propagate (P):**  
   - Ovaj signal oznaÄava da trenutni bit moÅ¾e propagirati prenos sa prethodnog bita na sledeÄ‡i.  
   - Propagacija se deÅ¡ava kada je bar jedan od ulaza trenutnog bita `1`.  
   - MatematiÄki izraz:  
     \[
     P_i = A_i + B_i
     \]  
     Ovde \( + \) predstavlja logiÄku operaciju OR.

Nakon Å¡to se za svaki bit izraÄunaju \( G \) i \( P \), CLA koristi sledeÄ‡e formule za odreÄ‘ivanje prenosa (*carry*) za svaki bit:

\[
C_{i+1} = G_i + (P_i \cdot C_i)
\]

Gde je:  
- \( C_i \): Prenos sa prethodnog bita.  
- \( C_{i+1} \): Prenos na sledeÄ‡i bit.  

Za prvi bit (\( C_0 \)), prenos je obiÄno unapred definisan (npr. \( C_0 = 0 \) za standardno sabiranje).

## Prednosti CLA-a

- **Brzina:** CLA znaÄajno smanjuje ukupno kaÅ¡njenje sabiranja jer prenosi ne moraju da se serijski propagiraju kroz sve bitove. Umesto toga, svi proraÄuni prenosa se obavljaju paralelno.  
- **Efikasnost za velike brojeve:** CLA je posebno koristan kod sabiranja velikih binarnih brojeva jer kaÅ¡njenje raste logaritamski umesto linearno.

```vhdl
-- Carry Lookahead Adder: Sabira Äetiri bita sa predviÄ‘anjem prenosa
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity CLA_Adder is
    Port (
        A : in STD_LOGIC_VECTOR(3 downto 0);  -- Prvi ulaz (4 bita)
        B : in STD_LOGIC_VECTOR(3 downto 0);  -- Drugi ulaz (4 bita)
        Cin : in STD_LOGIC;  -- Ulazni prenos
        SUM : out STD_LOGIC_VECTOR(3 downto 0);  -- Zbir
        Cout : out STD_LOGIC  -- Izlazni prenos
    );
end CLA_Adder;

architecture Behavioral of CLA_Adder is
    signal G, P, C : STD_LOGIC_VECTOR(3 downto 0);  -- Generisanje, propagacija, prenosi
begin
    -- Generisanje i propagacija prenosa
    G <= A AND B;  -- Prenos generisan
    P <= A XOR B;  -- Prenos propagiran

    -- Prenosi za svaki bit
    C(0) <= Cin;
    C(1) <= G(0) OR (P(0) AND Cin);
    C(2) <= G(1) OR (P(1) AND C(1));
    C(3) <= G(2) OR (P(2) AND C(2));
    Cout <= G(3) OR (P(3) AND C(3));  -- Izlazni prenos

    -- IzraÄunavanje zbira
    SUM <= P XOR C;
end Behavioral;
```

# 7. MoguÄ‡e vrednosti std_logic tipa promenljive u VHDL-u

U jeziku VHDL, `std_logic` je osnovni tip podataka koji se koristi za predstavljanje digitalnih signala. Ovaj tip podrÅ¾ava razliÄite vrednosti koje omoguÄ‡avaju simulaciju stvarnih uslova u digitalnim sistemima, kao Å¡to su visoka impedansa, neodreÄ‘eno stanje, ili neinicijalizovan signal. U nastavku su objaÅ¡njene sve vrednosti koje `std_logic` moÅ¾e da ima.

> [!WARNING]
> Iako postoji 9 moguÄ‡ih vrednosti `std_logic` tipa, fiziÄki hardver moÅ¾e podrÅ¾ati samo osnovne logiÄke vrednosti `0` i `1`. Ostale vrednosti su korisne samo za simulaciju i testiranje digitalnih sistema.

## Lista vrednosti `std_logic` tipa

| **Vrednost** | **Opis (na srpskom)**               | **Interpretacija (na engleskom)**      |
|--------------|-------------------------------------|-----------------------------------------|
| `U`          | Neinicijalizovano                  | *Uninitialized*                        |
| `X`          | Nepoznato                          | *Forcing Unknown*                      |
| `0`          | Nula                               | *Forcing 0*                            |
| `1`          | Jedinica                           | *Forcing 1*                            |
| `Z`          | Visoka impedansa (tri-stanje)      | *High Impedance*                       |
| `W`          | Slabo nepoznato                   | *Weak Unknown*                         |
| `L`          | Slaba nula                        | *Weak 0*                               |
| `H`          | Slaba jedinica                    | *Weak 1*                               |
| `-`          | Nedefinisano                      | *Don't Care*                           |

## Detaljna objaÅ¡njenja vrednosti

1. **`U` (Neinicijalizovano)**  
   Ova vrednost oznaÄava da signal nije inicijalizovan u toku simulacije. ObiÄno se koristi za identifikaciju greÅ¡aka u dizajnu.

2. **`X` (Nepoznato)**  
   Predstavlja stanje kada je vrednost signala nepoznata zbog sukoba ili greÅ¡ke, npr. kada su signali u konfliktu.

3. **`0` (LogiÄka nula)**  
   Predstavlja nisku logiÄku vrednost. Ovo je standardna "laÅ¾" vrednost u digitalnoj logici.

4. **`1` (LogiÄka jedinica)**  
   Predstavlja visoku logiÄku vrednost. Ovo je standardna "istina" vrednost u digitalnoj logici.

5. **`Z` (Visoka impedansa)**  
   Vrednost `Z` oznaÄava stanje visoke impedanse, poznato i kao tri-stanje (high impedance). Ovo stanje se koristi u magistralnim (bus) sistemima i viÅ¡ekanalnim dizajnima kako bi se omoguÄ‡ilo da samo jedan ureÄ‘aj upravlja magistralom u odreÄ‘enom trenutku, dok su svi ostali ureÄ‘aji iskljuÄeni. Kada signal ima vrednost `Z`, on ne utiÄe na stanje linije, Äime se izbegavaju sukobi izmeÄ‘u ureÄ‘aja. Na primer, u sistemima sa viÅ¡e ureÄ‘aja povezanih na istu magistralu, ureÄ‘aj koji trenutno ne Å¡alje podatke postavlja svoj izlaz na `Z`.

6. **`W` (Slabo nepoznato)**  
   Vrednost `W` oznaÄava slabo nepoznato stanje. To znaÄi da signal ima slab nivo, ali nije jasno definisano da li je bliÅ¾i logiÄkoj nuli (`0`) ili logiÄkoj jedinici (`1`). Ovo stanje se moÅ¾e javiti kada postoji sukob izmeÄ‘u dva slaba izvora signala, ili kada linija ima slab pull-up ili pull-down otpornik koji ne moÅ¾e u potpunosti odrediti signal. Ovo je posebno korisno u simulacijama za prikazivanje potencijalnih sukoba signala.

7. **`L` (Slaba nula)**  
   `L` predstavlja slabu logiÄku nulu. Ova vrednost se javlja kada signal ima tendenciju ka logiÄkoj nuli zahvaljujuÄ‡i slabom pull-down otporniku. Na primer, ako linija nije aktivno upravljana, ali ima pasivni otpornik koji je povezuje sa zemljom, simulator moÅ¾e postaviti stanje signala na `L`.

8. **`H` (Slaba jedinica)**  
   SliÄno tome, `H` oznaÄava slabu logiÄku jedinicu. Ovo stanje se koristi za predstavljanje signala koji teÅ¾i ka logiÄkoj jedinici zbog slabog pull-up otpornika. Kao i kod `L`, `H` je koristan za simulaciju situacija kada signal nije aktivno upravljan, ali postoji pasivni element koji ga postavlja na visoki nivo.

9. **`-` (Nedefinisano)**  
   KonaÄno, vrednost `-` se koristi za predstavljanje neodreÄ‘enog stanja. Ova vrednost oznaÄava situacije kada nije vaÅ¾no da li je signal `0` ili `1`. Na primer, prilikom optimizacije dizajna ili generisanja testnih obrazaca, `-` se koristi kao oznaka da je signal "nevaÅ¾an" za odreÄ‘eni deo kola.

# 8. TipiÄne greÅ¡ke prilikom pisanja VHDL-a

Pisanje VHDL koda za digitalne sisteme nije jednostavan zadatak, jer Äak i najmanje greÅ¡ke mogu dovesti do nepredviÄ‘enog ponaÅ¡anja kola. Postoje odreÄ‘ene greÅ¡ke koje se Äesto javljaju i koje mogu uzrokovati ozbiljne probleme tokom simulacije ili sinteze. U nastavku se detaljno razmatraju najÄeÅ¡Ä‡e greÅ¡ke prilikom pisanja VHDL-a.

## 1. Incomplete Sensitivity List

Jedna od Äestih greÅ¡aka je **nepotpuna lista osetljivosti** u procesu. Kada definiÅ¡ete proces u VHDL-u, **lista osetljivosti** treba da obuhvati sve signale koji mogu izazvati promenu unutar tog procesa. Ako neki signal nedostaje u listi, simulator neÄ‡e prepoznati promenu tog signala kao okidaÄ za ponovno pokretanje procesa.

```vhdl
-- Incomplete Sensitivity List
-- Primer sa nepotpunom listom osetljivosti
PROCESS (a)  -- Nedostaje signal `b` u listi osetljivosti
BEGIN
    result <= a + b;  -- Promena `b` neÄ‡e izazvati aÅ¾uriranje promeljive`result`
END PROCESS;

-- Ispravan primer sa kompletnom listom osetljivosti
PROCESS (a, b)
BEGIN
    result <= a + b;
END PROCESS;
```

### Primer greÅ¡ke:
Ako imate proces koji raÄuna zbir dva signala, ali u listi osetljivosti zaboravite da navedete jedan od njih, promena tog signala neÄ‡e izazvati aÅ¾uriranje rezultata. Ovo moÅ¾e dovesti do laÅ¾nog ponaÅ¡anja tokom simulacije, iako sinteza moÅ¾e ignorisati ovu greÅ¡ku.

### Kako izbeÄ‡i:
- Uvek osigurajte da su svi signali koji utiÄu na proces navedeni u listi osetljivosti.
- Koristite kljuÄnu reÄ `all` u modernijim verzijama VHDL-a, koja automatski ukljuÄuje sve signale u listu.

## 2. Latch

**Latch-ovi** su neÅ¾eljeni memorijski elementi koji se Äesto nehotice generiÅ¡u zbog **nepotpunog definisanja izlaza** u svim granama procesa. Ovo se deÅ¡ava kada koristite uslovne strukture poput `if-else`, ali ne definiÅ¡ete izlaz za svaki moguÄ‡i uslov.

```vhdl
-- Latch (neÅ¾eljen)
-- Primer: Nedostatak definicije izlaza za sve uslove
PROCESS (clk)
BEGIN
    IF clk = '1' THEN
        IF enable = '1' THEN
            output <= data;  -- Å ta se deÅ¡ava ako `enable` nije `1`?
        END IF;
    END IF;
END PROCESS;

-- Ispravan primer sa podrazumevanom vrednoÅ¡Ä‡u
PROCESS (clk)
BEGIN
    IF clk = '1' THEN
        IF enable = '1' THEN
            output <= data;
        ELSIF enable = '0' THEN
            output <= '0';  -- Definisanje izlaza za sve uslove
        END IF;
    END IF;
END PROCESS;
```

### Primer greÅ¡ke:
Ako koristite `if` strukturu i ne definiÅ¡ete Å¡ta se deÅ¡ava kada nijedan uslov nije ispunjen, sintetizator Ä‡e automatski dodati latch kako bi zadrÅ¾ao prethodnu vrednost signala. Ovo moÅ¾e dovesti do kaÅ¡njenja i nepredvidivih rezultata.

### Kako izbeÄ‡i:
- DefiniÅ¡ite vrednost izlaza za **svaki moguÄ‡i sluÄaj** unutar procesa.
- Postavite podrazumevanu vrednost izlaza na poÄetku procesa kako biste izbegli stvaranje latch-ova.

## 3. Multiple Driver

**ViÅ¡estruko upravljanje jednim signalom** je greÅ¡ka koja nastaje kada viÅ¡e procesa pokuÅ¡ava da dodeli razliÄite vrednosti istom signalu. Ova situacija uzrokuje konflikt jer signal `std_logic` moÅ¾e imati samo jednu vrednost u svakom trenutku.

```vhdl
-- Multiple Driver
-- Primer: Dva procesa pokuÅ¡avaju da upravljaju istim signalom
PROCESS_1: PROCESS
BEGIN
    output_signal <= '1';  -- Prvi upravljaÄ
    WAIT;
END PROCESS PROCESS_1;

PROCESS_2: PROCESS
BEGIN
    output_signal <= '0';  -- Drugi upravljaÄ
    WAIT;
END PROCESS PROCESS_2;

-- Ispravan primer: Organizacija dizajna da svaki signal ima jedan izvor
PROCESS (clk)
BEGIN
    IF clk = '1' THEN
        IF condition = '1' THEN
            output_signal <= '1';
        ELSE
            output_signal <= '0';
        END IF;
    END IF;
END PROCESS;
```

### Primer greÅ¡ke:
Ako dva odvojena procesa pokuÅ¡avaju da dodele vrednosti istom izlazu, simulator Ä‡e prijaviti greÅ¡ku o viÅ¡estrukom upravljaÄu (`multiple driver`).

### Kako izbeÄ‡i:
- Organizujte dizajn tako da svaki signal ima **samo jedan izvor** koji ga kontroliÅ¡e.
- Ako je potrebno koristiti viÅ¡estruke izvore, koristite rezolucione funkcije ili implementirajte logiku upravljanja.

## 4. Combinational Loop

**Kombinaciona petlja** je greÅ¡ka koja nastaje kada izlaz kombinacionog kola direktno ili indirektno utiÄe na sopstveni ulaz. Ovo dovodi do beskonaÄne petlje, zbog Äega simulator ne moÅ¾e da izraÄuna taÄne vrednosti signala.

```vhdl
-- Combinational Loop
-- Primer: Povratna veza unutar kombinacione logike
PROCESS (a, b)
BEGIN
    a <= b AND c;
    c <= a OR b;  -- `a` zavisi od `c`, a `c` od `a`, Å¡to stvara petlju
END PROCESS;

-- Ispravan primer: Razbijanje petlje koriÅ¡Ä‡enjem registracije signala
PROCESS (clk)
BEGIN
    IF rising_edge(clk) THEN
        temp <= b AND c;  -- Registracija vrednosti
        c <= temp OR b;   -- Koristi registrovanu vrednost `temp`
    END IF;
END PROCESS;
```

### Primer greÅ¡ke:
Ako signal `A` zavisi od signala `B`, koji zauzvrat zavisi od signala `A`, stvoriÄ‡e se petlja koju simulator neÄ‡e moÄ‡i da reÅ¡i.

### Kako izbeÄ‡i:
- Proverite zavisnosti izmeÄ‘u signala i osigurajte da nema povratnih veza unutar kombinacione logike.
- Koristite sekvencijalnu logiku (flip-flopove) za prekidanje povratne petlje ako je potrebno.

> [!TIP]  
> Uvek koristite alate za simulaciju pre nego Å¡to preÄ‘ete na sintezu kako biste identifikovali potencijalne probleme u ranim fazama dizajna.

# 9. Osnovni koncept LECA i evolucija ka DFF-u

## Å ta su latch kola?

Latch kola predstavljaju osnovne sekvencijalne logiÄke elemente koji omoguÄ‡avaju skladiÅ¡tenje jednog bita informacija. Za razliku od kombinacionih kola, koja u svakom trenutku zavise samo od trenutnih ulaza, latch kola pamte svoje prethodno stanje i mogu se koristiti za formiranje jednostavnih memorijskih ureÄ‘aja. 

Osnovna ideja latch kola jeste zadrÅ¾avanje binarne vrednosti (`0` ili `1`) dok god je to potrebno. To omoguÄ‡ava implementaciju funkcionalnosti poput privremenog Äuvanja podataka, formiranja registara i sinhronizacije u digitalnim sistemima.

Latch kola se aktiviraju promenom ulaza ili kontrolnog signala (npr. `Enable`). Njihova struktura i ponaÅ¡anje zavise od tipa latch kola.

## LECA kola - Vrste i karakteristike

### 1. SR-latch (Set-Reset latch)

SR-latch je osnovni oblik latch kola i sastoji se od dve unakrsno povezana NAND ili NOR logiÄka kola. Ova struktura omoguÄ‡ava Äuvanje binarne vrednosti i njeno menjanje pomoÄ‡u ulaza `S` i `R`.

<img src="./assets/image9-1.png" width="40%" style="display: block; margin: 20px auto;">

- **Ulazi**:
  - `S` (Set) - Postavlja izlaz `Q` na 1.
  - `R` (Reset) - Postavlja izlaz `Q` na 0.
  
- **Izlazi**:
  - `Q` - Trenutno stanje.
  - `QÌ…` - Inverzno stanje.

- **Princip rada**:
  - Kada je `S=1` i `R=0`, izlaz `Q` se postavlja na 1 (stanje je "postavljeno").
  - Kada je `S=0` i `R=1`, izlaz `Q` se postavlja na 0 (stanje je "resetovano").
  - Kada su oba ulaza `S=0` i `R=0`, izlaz zadrÅ¾ava prethodno stanje.
  - Kada su oba ulaza `S=1` i `R=1`, stanje postaje neodreÄ‘eno (Å¡to je nepoÅ¾eljno i treba izbegavati).

**Primena**: SR-latch se koristi u jednostavnim aplikacijama gde je potrebno skladiÅ¡tenje stanja sa osnovnim kontrolnim signalima.

### 2. D-latch (Data latch)

D-latch je unapreÄ‘ena verzija SR-latch-a, dizajnirana da prevaziÄ‘e problem neodreÄ‘enog stanja (`S=1, R=1`). Umesto dva ulaza (`S` i `R`), D-latch koristi jedan ulaz `D` (Data) za upravljanje.

<img src="./assets/image9-2.png" width="40%" style="display: block; margin: 20px auto;">

- **Ulazi**:
  - `D` (Data) - Vrednost koju Å¾elimo da saÄuvamo.
  - `Enable` - Kontrolni signal koji omoguÄ‡ava zapisivanje u latch.

- **Izlazi**:
  - `Q` - Trenutna vrednost.
  - `QÌ…` - Inverzna vrednost.

- **Princip rada**:
  - Kada je `Enable=1`, vrednost ulaza `D` se prepisuje na izlaz `Q`.
  - Kada je `Enable=0`, izlaz `Q` zadrÅ¾ava prethodno stanje.

**Karakteristika**: D-latch omoguÄ‡ava jednostavno i predvidljivo ponaÅ¡anje bez neodreÄ‘enih stanja. Zbog svoje jednostavnosti Äesto se koristi kao osnovni graÄ‘evinski blok za sloÅ¾enija kola, poput registara i flip-flopova.

### 3. Latch sa Enable signalom

Ovo je varijanta D-latch-a sa dodatnim kontrolnim signalom `Enable`. OmoguÄ‡ava veÄ‡u kontrolu nad zapisivanjem i zadrÅ¾avanjem podataka.

- **Ulazi**:
  - `D` (Data) - Vrednost za skladiÅ¡tenje.
  - `Enable` - Kontrolni signal koji omoguÄ‡ava aktivaciju.

- **Izlazi**:
  - `Q` - Trenutna vrednost.
  - `QÌ…` - Inverzna vrednost.

- **Princip rada**:
  - Kada je `Enable=1`, ulaz `D` se prepisuje na izlaz `Q`.
  - Kada je `Enable=0`, izlaz `Q` ostaje nepromenjen, bez obzira na ulaz `D`.

**Prednosti**:
  - Precizna kontrola nad Äuvanjem podataka.
  - Smanjuje moguÄ‡nost greÅ¡aka zbog neÅ¾eljenih promena ulaza.

## Problemi i ograniÄenja LECA kola

Iako LECA kola imaju znaÄajnu ulogu u sekvencijalnoj logici, ona dolaze sa odreÄ‘enim ograniÄenjima:

1. **Asinhronost**: Promene izlaza zavise od ulaznih signala u realnom vremenu. To moÅ¾e dovesti do problema u sloÅ¾enijim sistemima gde je sinhronizacija kljuÄna.

2. **NeodreÄ‘ena stanja**: SR-latch moÅ¾e uÄ‡i u neodreÄ‘eno stanje (`S=1, R=1`), Å¡to ga Äini nepouzdanim za neke primene.

3. **Glitches (prolazna stanja)**: Zbog brzih promena ulaza ili nesinhronih signala, mogu se javiti prolazna neÅ¾eljena stanja na izlazu.

4. **Nedostatak sinhronizacije**: Bez upotrebe taktnog (clock) signala, LECA kola nisu pogodna za kompleksne digitalne sisteme.

# 10. DFF (D Flip-Flop), MSFF (Master-Slave Flip-Flop)  

## DFF (D Flip-Flop)

DFF, ili *Data Flip-Flop*, je sekvencijalna logiÄka komponenta dizajnirana za Äuvanje jednog bita podataka. Njegova glavna uloga je da prepisuje i skladiÅ¡ti ulaznu vrednost `D` na izlazu `Q` tokom odreÄ‘enog trenutka - obiÄno na pozitivnom ili negativnom prelazu taktnog signala (*clock*). Na taj naÄin DFF osigurava sinhronizovano ponaÅ¡anje u digitalnim sistemima.

Za razliku od osnovnih **latch** kola, koja su asinhrona i reaguju na ulaze u realnom vremenu, DFF je potpuno sinhron. Ova sinhronizacija eliminiÅ¡e probleme poput nepoÅ¾eljnih prelaznih stanja (*glitches*) i asinhronih promena izlaza. DFF reaguje iskljuÄivo na promene taktnog signala (`CLK`), omoguÄ‡avajuÄ‡i bolju kontrolu u dizajnu digitalnih kola.

### Karakteristike DFF-a
- **Ulazi**:
  - `D` (*Data*): Predstavlja vrednost koju Å¾elimo saÄuvati u flip-flopu.
  - `CLK` (*Clock*): TaktiÄki signal koji upravlja kada Ä‡e flip-flop saÄuvati ulaznu vrednost.
  - `RESET` (opciono): Koristi se za vraÄ‡anje izlaza na nulu (`Q = 0`).
  - `ENABLE` (opciono): OmoguÄ‡ava ili blokira prepisivanje vrednosti sa ulaza na izlaz.
- **Izlazi**:
  - `Q`: Trenutna saÄuvana vrednost.
  - `QÌ…`: Inverzna vrednost od `Q`.

### **Funkcija DFF-a**
DFF funkcioniÅ¡e na sledeÄ‡i naÄin:
1. Kada taktiÄki signal (`CLK`) detektuje pozitivan prelaz (0 â†’ 1), vrednost sa ulaza `D` se prepisuje na izlaz `Q`.
2. Dok se ne dogodi sledeÄ‡i prelaz takta, izlaz `Q` ostaje konstantan, bez obzira na promene ulaza `D`.
3. Opciono, aktiviranjem `RESET` signala izlaz se postavlja na nulu, dok `ENABLE` signal moÅ¾e omoguÄ‡iti ili blokirati zapisivanje vrednosti.

DFF se koristi kao osnovna komponenta za izgradnju registara, brojaÄa i memorijskih elemenata. Njegova sposobnost da Äuva stabilnu vrednost izmeÄ‘u taktiÄkih impulsa omoguÄ‡ava pouzdan rad u sloÅ¾enim digitalnim sistemima.

## MSFF (Master-Slave Flip-Flop)

Master-Slave Flip-Flop (MSFF) predstavlja unapreÄ‘enje DFF-a, dizajnirano za reÅ¡avanje problema vezanih za tranzijentna stanja i nesinhronizovane promene ulaza i izlaza. MSFF kombinuje dva meÄ‘usobno povezana **latch-a** (poznata kao *Master latch* i *Slave latch*), Äime omoguÄ‡ava dublju sinhronizaciju u odnosu na obiÄan DFF.

### Struktura i rad MSFF-a
1. **Master latch**: Aktivira se na **pozitivni prelaz takta** (`CLK = 1`). U ovom stanju, vrednost sa ulaza `D` se prepisuje u *Master latch*, dok izlaz ostaje nepromenjen.
2. **Slave latch**: Aktivira se na **negativni prelaz takta** (`CLK = 0`). Kada *Slave latch* preuzme vrednost iz *Master latch-a*, ta vrednost postaje dostupna na izlazu `Q`.

Na ovaj naÄin MSFF osigurava da ulazna promena bude potpuno zavrÅ¡ena pre nego Å¡to se prenese na izlaz. Ovaj pristup znaÄajno smanjuje moguÄ‡nost pojave greÅ¡aka izazvanih prolaznim stanjima.

### Karakteristike MSFF-a
- **Precizna sinhronizacija**: KoristeÄ‡i dva prelaza takta (pozitivni i negativni), MSFF omoguÄ‡ava stabilniju i pouzdaniju obradu podataka.
- **Izbegavanje glitches efekata**: Promene na izlazu se deÅ¡avaju tek nakon Å¡to su ulazi potpuno obraÄ‘eni, Äime se eliminiÅ¡u privremene nepoÅ¾eljne promene.
- **ViÅ¡a sloÅ¾enost**: Zbog dvostruke strukture (*Master-Slave*), MSFF zahteva viÅ¡e logike i resursa u poreÄ‘enju sa DFF-om.

### Primer rada MSFF-a
1. Kada je `CLK = 1`, *Master latch* preuzima vrednost `D`, dok *Slave latch* zadrÅ¾ava prethodnu vrednost na izlazu.
2. Kada `CLK` preÄ‘e u `0`, *Slave latch* preuzima vrednost iz *Master latch-a*, koja se zatim pojavljuje na izlazu `Q`.

## **Razlike izmeÄ‘u DFF-a i MSFF-a**

DFF i MSFF se razlikuju u nekoliko kljuÄnih aspekata:

| **Karakteristika**           | **DFF**                       | **MSFF**                         |
|------------------------------|-------------------------------|-----------------------------------|
| **Kompleksnost**             | Jednostavna struktura         | Dvostruka struktura (*Master-Slave*) |
| **Reakcija na takt**         | Samo na jedan prelaz          | Na oba prelaza (*Master i Slave*) |
| **Preciznost sinhronizacije**| Manje precizna                | Visoko precizna                  |

## Primena DFF-a i MSFF-a

1. **DFF**:
   - Koristi se u implementaciji registara, u kojima je potrebno saÄuvati trenutnu vrednost za kasniju obradu.
   - Osnovni blok za skladiÅ¡tenje podataka u digitalnim sistemima.

2. **MSFF**:
   - Stabilnije skladiÅ¡tenje podataka u situacijama gde je preciznost kljuÄna, poput kontrolnih jedinica.
   - Pogodan za dizajn sekvencijalnih kola u procesorima i memorijskim sistemima.

MSFF pruÅ¾a stabilniju i pouzdaniju osnovu za kompleksne digitalne sisteme, dok je DFF idealan za jednostavnije primene sa manjim zahtevima za preciznoÅ¡Ä‡u.

# 11. BrojaÄi  

BrojaÄi su sekvencijalne mreÅ¾e sa jednim binarnim ulazom, poznatim kao **brojaÄki impuls (X)**, Äiji dijagram stanja opisuje repetitivni ciklus. Ovi ureÄ‘aji se koriste za brojanje dogaÄ‘aja, sinhronizaciju procesa i generisanje sekvenci u digitalnim sistemima.

## Osnovni koncept brojaÄa

- **Broj stanja**: BrojaÄ ima niz stanja koja se cikliÄno menjaju. Broj stanja se definiÅ¡e kao **modul brojaÄa** ili osnovna veliÄina brojaÄa.  
  Na primer, **brojaÄ modula N** ima N razliÄitih stanja (0, 1, ..., N-1).  
- **Funkcija prelaza stanja**: MatematiÄki izraz koji opisuje prelazak iz jednog stanja u drugo je:  

> S(t + 1) = (S(t) + X) mod N

gde je:
- `S(t)` trenutno stanje,
- `X` vrednost ulaza (0 ili 1),
- `N` modul brojaÄa.

- **Potrebni elementi**:  
Broj elementarnih automata (flip-flopova) potrebnih za realizaciju brojaÄa sa N stanja je:  

> m >= log<sub>2</sub>(N)

## Vrste brojaÄa

1. **Dekadni (decimalni) brojaÄ**  
 - Na izlazu daje vrednosti u decimalnom brojnom sistemu.  
 - ÄŒesto se koristi u brojilima i digitalnim satovima.

2. **Redni (kruÅ¾ni) brojaÄ**  
 - Poseduje onoliko memorijskih elemenata koliko ima stanja.  
 - Modul brojaÄa = Broj flip-flopova.  
 - Primer primene: generatori sekvenci.

3. **DÅ¾onsonov brojaÄ**  
 - Modifikacija kruÅ¾nog brojaÄa.  
 - Modul brojaÄa = 2 Ã— broj flip-flopova.  
 - Koristi se za smanjenje broja greÅ¡aka i implementaciju specifiÄnih sekvenci.

## Primer realizacije u VHDL-u

SledeÄ‡i primer prikazuje implementaciju univerzalnog brojaÄa koji moÅ¾e brojati unapred i unazad. BrojaÄ ima sledeÄ‡e portove:

- **iCLK**: Ulaz za takt (clock signal).  
- **inRESET**: Ulaz za resetovanje brojaÄa na nulu.  
- **iDIRECTION**: Ulaz koji definiÅ¡e smer brojanja (`1` za unapred, `0` za unazad).  
- **oCNT**: Izlazni signal koji predstavlja trenutnu vrednost brojaÄa.

```vhdl
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity BROJAC is
  port (
      iCLK       : in  STD_LOGIC;
      inRESET    : in  STD_LOGIC;
      iDIRECTION : in  STD_LOGIC;
      oCNT       : out STD_LOGIC_VECTOR (3 downto 0)
  );
end BROJAC;

architecture BROJAC_ARH of BROJAC is
  signal sCOUNTER : STD_LOGIC_VECTOR (3 downto 0) := "0000";
begin
  PROCESS (iCLK, inRESET)
  begin
      -- Provera signala za reset
      if inRESET = '0' then
          sCOUNTER <= "0000";
      -- Brojanje na svaki pozitivan front takta
      elsif rising_edge(iCLK) then
          if iDIRECTION = '1' then
              sCOUNTER <= sCOUNTER + 1;
          else
              sCOUNTER <= sCOUNTER - 1;
          end if;
      end if;
  end PROCESS;

  -- Dodela vrednosti izlazu
  oCNT <= sCOUNTER;
end BROJAC_ARH;
```

## KljuÄne taÄke u kodu

1. **Resetovanje (`inRESET`)**  
   - Kada je signal za resetovanje aktivan (`inRESET = '0'`), brojaÄ se vraÄ‡a na poÄetnu vrednost `0000`.

2. **Smer brojanja (`iDIRECTION`)**  
   - DefiniÅ¡e smer brojanja:
     - `1`: Brojanje unapred (*inkrementacija*).
     - `0`: Brojanje unazad (*dekrementacija*).

3. **Pozitivan front takta (`rising_edge`)**  
   - Brojanje se vrÅ¡i samo na pozitivan prelaz takta, Å¡to omoguÄ‡ava sinhronizaciju sa sistemskim taktom.

4. **Signal `sCOUNTER`**  
   - Interni signal koji Äuva trenutnu vrednost brojaÄa i aÅ¾urira se prema ulaznim signalima (`iDIRECTION` i `inRESET`).

5. **Izlazni signal (`oCNT`)**  
   - Trenutna vrednost brojaÄa (`sCOUNTER`) se dodeljuje izlaznom portu `oCNT`, Äime se omoguÄ‡ava praÄ‡enje trenutnog stanja brojaÄa.

# 12. Napomene za praktiÄni deo kolokvijuma

> [!TIP]
> Unutar foldera u kom se nalazi ova skripta, moguÄ‡e je pronaÄ‡i i primere kolokvijuma iz prethodnih godina. Uz tekstove, moguÄ‡e je pronaÄ‡i i Quartus projekte koji sadrÅ¾e reÅ¡enja zadataka.

### 1. Razlika prilikom implementacije reseta
   
- **Asinhroni reset**: Reset koji se aktivira odmah nakon Å¡to se detektuje signal.
```vhdl
process (CLK, RESET)
begin
    if RESET = '1' then
        -- Resetovanje podataka
    elsif rising_edge(CLK) then
        -- Logika kola
    end if;
end process;
```

- **Sinhroni reset**: Reset koji se aktivira na ivici takta.
```vhdl
process (CLK)
begin
    if rising_edge(CLK) then
        if RESET = '1' then
            -- Resetovanje podataka
        else
            -- Logika kola
        end if;
    end if;
end process;
```

### 2. Razlikovanje kombinacionih i sekvencijalnih komponenti

> [!TIP]
> Na kolokvijumu Ä‡e svako dobiti Å¡emu zadatka, gde Ä‡e sa malim trouglom biti oznaÄene sekvencijalne komponente.

- **Kombinacione komponente**: Kola koja ne zavise od prethodnih stanja i daju izlaz odmah nakon promene ulaza.
- **Sekvencijalne komponente**: Kola koja zavise od prethodnih stanja i daju izlaz nakon promene ulaza i takt signala.

### 3. Liste osetljivosti

Ukoliko radimo sa **kombinacionim komponentama**, moramo navesti **sve signale koji utiÄu na izraÄunavanje izlaza** iz te komponente. Dok ukoliko radimo sa **sekvencijalnim komponentama**, moramo navesti **signale takta i resetovanja**.

### 4. Definisanje svih sluÄajeva u strukturama grananja (if-else, case)

- Kod kombinacionih komponenti, **obavezno je definisati sve moguÄ‡e sluÄajeve**.
- Kod sekvencijalnih komponenti, **nije potrebno definisati sve sluÄajeve**. Ukoliko se neki sluÄaj ne definiÅ¡e, vrednost Ä‡e ostati nepromenjena.

### 5. Reset na poÄetku Test Bench-a

Ukoliko na poÄetku instrukcija piÅ¡e da je potrebno resetovati sistem odreÄ‘en broj taktova, to moÅ¾emo postiÄ‡i na sledeÄ‡i naÄin:

```vhdl
sRST <= '1';
wait for 5.25 * iCLK_period;
sRST <= '0';
```

> [!IMPORTANT]
> Pre rada sa sekvencijalnim komponentama, uvek Å¾elimo da resetujemo sistem na poÄetku za NE CEO BROJ taktova. Cilj ovoga je da izbegnemo situacije u kojima se dogaÄ‘a takt zajedno sa svim ostalim deÅ¡avanjima u sistemu, tj. izbeÄ‡iÄ‡emo potencijalna neoÄekivana ponaÅ¡anja.

