FIRRTL version 1.2.0
circuit ArbiterTree :
  module ArbiterTree :
    input clock : Clock
    input reset : UInt<1>
    output io_in_0_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_0_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_0_bits : UInt<16> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_in_1_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_1_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_1_bits : UInt<16> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_in_2_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_2_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_2_bits : UInt<16> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_in_3_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_3_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_3_bits : UInt<16> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_in_4_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_4_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_in_4_bits : UInt<16> @[src/main/scala/ArbiterTree.scala 8:14]
    input io_out_ready : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_out_valid : UInt<1> @[src/main/scala/ArbiterTree.scala 8:14]
    output io_out_bits : UInt<16> @[src/main/scala/ArbiterTree.scala 8:14]

    reg io_out_regData : UInt<16>, clock with :
      reset => (UInt<1>("h0"), io_out_regData) @[src/main/scala/ArbiterTree.scala 26:22]
    reg io_out_regState : UInt<2>, clock with :
      reset => (UInt<1>("h0"), io_out_regState) @[src/main/scala/ArbiterTree.scala 27:27]
    node _io_out_io_in_3_ready_T = eq(io_out_regState, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 29:25]
    node _io_out_io_in_4_ready_T = eq(io_out_regState, UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 30:25]
    node _io_out_out_valid_T = eq(io_out_regState, UInt<2>("h2")) @[src/main/scala/ArbiterTree.scala 31:28]
    node _io_out_out_valid_T_1 = eq(io_out_regState, UInt<2>("h3")) @[src/main/scala/ArbiterTree.scala 31:49]
    node _io_out_out_valid_T_2 = or(_io_out_out_valid_T, _io_out_out_valid_T_1) @[src/main/scala/ArbiterTree.scala 31:37]
    node _io_out_T = asUInt(UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_1 = asUInt(io_out_regState) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_2 = eq(_io_out_T, _io_out_T_1) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_0 = mux(io_in_3_valid, io_in_3_bits, io_out_regData) @[src/main/scala/ArbiterTree.scala 34:24 35:19 26:22]
    node _GEN_1 = mux(io_in_3_valid, UInt<2>("h2"), UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 34:24 36:20 38:20]
    node _io_out_T_3 = asUInt(UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_4 = asUInt(io_out_regState) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_5 = eq(_io_out_T_3, _io_out_T_4) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_2 = mux(io_in_4_valid, io_in_4_bits, io_out_regData) @[src/main/scala/ArbiterTree.scala 42:24 43:19 26:22]
    node _GEN_3 = mux(io_in_4_valid, UInt<2>("h3"), UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 42:24 44:20 46:20]
    node _io_out_T_6 = asUInt(UInt<2>("h2")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_7 = asUInt(io_out_regState) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_8 = eq(_io_out_T_6, _io_out_T_7) @[src/main/scala/ArbiterTree.scala 32:22]
    reg io_out_regState_2 : UInt<2>, clock with :
      reset => (UInt<1>("h0"), io_out_regState_2) @[src/main/scala/ArbiterTree.scala 27:27]
    node _io_out_out_ready_T = eq(io_out_regState_2, UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 30:25]
    node io_out_out_ready = _io_out_out_ready_T @[src/main/scala/ArbiterTree.scala 28:19 30:13]
    node _GEN_4 = mux(io_out_out_ready, UInt<1>("h1"), io_out_regState) @[src/main/scala/ArbiterTree.scala 50:26 51:20 27:27]
    node _io_out_T_9 = asUInt(UInt<2>("h3")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_10 = asUInt(io_out_regState) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_11 = eq(_io_out_T_9, _io_out_T_10) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_5 = mux(io_out_out_ready, UInt<1>("h0"), io_out_regState) @[src/main/scala/ArbiterTree.scala 55:26 56:20 27:27]
    node _GEN_6 = mux(_io_out_T_11, _GEN_5, io_out_regState) @[src/main/scala/ArbiterTree.scala 32:22 27:27]
    node _GEN_7 = mux(_io_out_T_8, _GEN_4, _GEN_6) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_8 = mux(_io_out_T_5, _GEN_2, io_out_regData) @[src/main/scala/ArbiterTree.scala 26:22 32:22]
    node _GEN_9 = mux(_io_out_T_5, _GEN_3, _GEN_7) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_10 = mux(_io_out_T_2, _GEN_0, _GEN_8) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_11 = mux(_io_out_T_2, _GEN_1, _GEN_9) @[src/main/scala/ArbiterTree.scala 32:22]
    reg io_out_regData_1 : UInt<16>, clock with :
      reset => (UInt<1>("h0"), io_out_regData_1) @[src/main/scala/ArbiterTree.scala 26:22]
    reg io_out_regState_1 : UInt<2>, clock with :
      reset => (UInt<1>("h0"), io_out_regState_1) @[src/main/scala/ArbiterTree.scala 27:27]
    node _io_out_io_in_0_ready_T = eq(io_out_regState_1, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 29:25]
    node _io_out_io_in_1_ready_T = eq(io_out_regState_1, UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 30:25]
    node _io_out_out_valid_T_3 = eq(io_out_regState_1, UInt<2>("h2")) @[src/main/scala/ArbiterTree.scala 31:28]
    node _io_out_out_valid_T_4 = eq(io_out_regState_1, UInt<2>("h3")) @[src/main/scala/ArbiterTree.scala 31:49]
    node _io_out_out_valid_T_5 = or(_io_out_out_valid_T_3, _io_out_out_valid_T_4) @[src/main/scala/ArbiterTree.scala 31:37]
    node _io_out_T_12 = asUInt(UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_13 = asUInt(io_out_regState_1) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_14 = eq(_io_out_T_12, _io_out_T_13) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_12 = mux(io_in_0_valid, io_in_0_bits, io_out_regData_1) @[src/main/scala/ArbiterTree.scala 34:24 35:19 26:22]
    node _GEN_13 = mux(io_in_0_valid, UInt<2>("h2"), UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 34:24 36:20 38:20]
    node _io_out_T_15 = asUInt(UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_16 = asUInt(io_out_regState_1) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_17 = eq(_io_out_T_15, _io_out_T_16) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_14 = mux(io_in_1_valid, io_in_1_bits, io_out_regData_1) @[src/main/scala/ArbiterTree.scala 42:24 43:19 26:22]
    node _GEN_15 = mux(io_in_1_valid, UInt<2>("h3"), UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 42:24 44:20 46:20]
    node _io_out_T_18 = asUInt(UInt<2>("h2")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_19 = asUInt(io_out_regState_1) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_20 = eq(_io_out_T_18, _io_out_T_19) @[src/main/scala/ArbiterTree.scala 32:22]
    reg io_out_regState_3 : UInt<2>, clock with :
      reset => (UInt<1>("h0"), io_out_regState_3) @[src/main/scala/ArbiterTree.scala 27:27]
    node _io_out_out_ready_T_1 = eq(io_out_regState_3, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 29:25]
    node io_out_out_1_ready = _io_out_out_ready_T_1 @[src/main/scala/ArbiterTree.scala 28:19 29:13]
    node _GEN_16 = mux(io_out_out_1_ready, UInt<1>("h1"), io_out_regState_1) @[src/main/scala/ArbiterTree.scala 50:26 51:20 27:27]
    node _io_out_T_21 = asUInt(UInt<2>("h3")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_22 = asUInt(io_out_regState_1) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_23 = eq(_io_out_T_21, _io_out_T_22) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_17 = mux(io_out_out_1_ready, UInt<1>("h0"), io_out_regState_1) @[src/main/scala/ArbiterTree.scala 55:26 56:20 27:27]
    node _GEN_18 = mux(_io_out_T_23, _GEN_17, io_out_regState_1) @[src/main/scala/ArbiterTree.scala 32:22 27:27]
    node _GEN_19 = mux(_io_out_T_20, _GEN_16, _GEN_18) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_20 = mux(_io_out_T_17, _GEN_14, io_out_regData_1) @[src/main/scala/ArbiterTree.scala 26:22 32:22]
    node _GEN_21 = mux(_io_out_T_17, _GEN_15, _GEN_19) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_22 = mux(_io_out_T_14, _GEN_12, _GEN_20) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_23 = mux(_io_out_T_14, _GEN_13, _GEN_21) @[src/main/scala/ArbiterTree.scala 32:22]
    reg io_out_regData_2 : UInt<16>, clock with :
      reset => (UInt<1>("h0"), io_out_regData_2) @[src/main/scala/ArbiterTree.scala 26:22]
    node _io_out_io_in_2_ready_T = eq(io_out_regState_2, UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 29:25]
    node _io_out_out_valid_T_6 = eq(io_out_regState_2, UInt<2>("h2")) @[src/main/scala/ArbiterTree.scala 31:28]
    node _io_out_out_valid_T_7 = eq(io_out_regState_2, UInt<2>("h3")) @[src/main/scala/ArbiterTree.scala 31:49]
    node _io_out_out_valid_T_8 = or(_io_out_out_valid_T_6, _io_out_out_valid_T_7) @[src/main/scala/ArbiterTree.scala 31:37]
    node _io_out_T_24 = asUInt(UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_25 = asUInt(io_out_regState_2) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_26 = eq(_io_out_T_24, _io_out_T_25) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_24 = mux(io_in_2_valid, io_in_2_bits, io_out_regData_2) @[src/main/scala/ArbiterTree.scala 34:24 35:19 26:22]
    node _GEN_25 = mux(io_in_2_valid, UInt<2>("h2"), UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 34:24 36:20 38:20]
    node _io_out_T_27 = asUInt(UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_28 = asUInt(io_out_regState_2) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_29 = eq(_io_out_T_27, _io_out_T_28) @[src/main/scala/ArbiterTree.scala 32:22]
    node io_out_out_valid = _io_out_out_valid_T_2 @[src/main/scala/ArbiterTree.scala 28:19 31:15]
    node io_out_out_bits = io_out_regData @[src/main/scala/ArbiterTree.scala 28:19 60:14]
    node _GEN_26 = mux(io_out_out_valid, io_out_out_bits, io_out_regData_2) @[src/main/scala/ArbiterTree.scala 42:24 43:19 26:22]
    node _GEN_27 = mux(io_out_out_valid, UInt<2>("h3"), UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 42:24 44:20 46:20]
    node _io_out_T_30 = asUInt(UInt<2>("h2")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_31 = asUInt(io_out_regState_2) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_32 = eq(_io_out_T_30, _io_out_T_31) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_out_ready_T_2 = eq(io_out_regState_3, UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 30:25]
    node io_out_out_2_ready = _io_out_out_ready_T_2 @[src/main/scala/ArbiterTree.scala 28:19 30:13]
    node _GEN_28 = mux(io_out_out_2_ready, UInt<1>("h1"), io_out_regState_2) @[src/main/scala/ArbiterTree.scala 50:26 51:20 27:27]
    node _io_out_T_33 = asUInt(UInt<2>("h3")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_34 = asUInt(io_out_regState_2) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_35 = eq(_io_out_T_33, _io_out_T_34) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_29 = mux(io_out_out_2_ready, UInt<1>("h0"), io_out_regState_2) @[src/main/scala/ArbiterTree.scala 55:26 56:20 27:27]
    node _GEN_30 = mux(_io_out_T_35, _GEN_29, io_out_regState_2) @[src/main/scala/ArbiterTree.scala 32:22 27:27]
    node _GEN_31 = mux(_io_out_T_32, _GEN_28, _GEN_30) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_32 = mux(_io_out_T_29, _GEN_26, io_out_regData_2) @[src/main/scala/ArbiterTree.scala 26:22 32:22]
    node _GEN_33 = mux(_io_out_T_29, _GEN_27, _GEN_31) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_34 = mux(_io_out_T_26, _GEN_24, _GEN_32) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_35 = mux(_io_out_T_26, _GEN_25, _GEN_33) @[src/main/scala/ArbiterTree.scala 32:22]
    reg io_out_regData_3 : UInt<16>, clock with :
      reset => (UInt<1>("h0"), io_out_regData_3) @[src/main/scala/ArbiterTree.scala 26:22]
    node _io_out_out_valid_T_9 = eq(io_out_regState_3, UInt<2>("h2")) @[src/main/scala/ArbiterTree.scala 31:28]
    node _io_out_out_valid_T_10 = eq(io_out_regState_3, UInt<2>("h3")) @[src/main/scala/ArbiterTree.scala 31:49]
    node _io_out_out_valid_T_11 = or(_io_out_out_valid_T_9, _io_out_out_valid_T_10) @[src/main/scala/ArbiterTree.scala 31:37]
    node _io_out_T_36 = asUInt(UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_37 = asUInt(io_out_regState_3) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_38 = eq(_io_out_T_36, _io_out_T_37) @[src/main/scala/ArbiterTree.scala 32:22]
    node io_out_out_1_valid = _io_out_out_valid_T_5 @[src/main/scala/ArbiterTree.scala 28:19 31:15]
    node io_out_out_1_bits = io_out_regData_1 @[src/main/scala/ArbiterTree.scala 28:19 60:14]
    node _GEN_36 = mux(io_out_out_1_valid, io_out_out_1_bits, io_out_regData_3) @[src/main/scala/ArbiterTree.scala 34:24 35:19 26:22]
    node _GEN_37 = mux(io_out_out_1_valid, UInt<2>("h2"), UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 34:24 36:20 38:20]
    node _io_out_T_39 = asUInt(UInt<1>("h1")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_40 = asUInt(io_out_regState_3) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_41 = eq(_io_out_T_39, _io_out_T_40) @[src/main/scala/ArbiterTree.scala 32:22]
    node io_out_out_2_valid = _io_out_out_valid_T_8 @[src/main/scala/ArbiterTree.scala 28:19 31:15]
    node io_out_out_2_bits = io_out_regData_2 @[src/main/scala/ArbiterTree.scala 28:19 60:14]
    node _GEN_38 = mux(io_out_out_2_valid, io_out_out_2_bits, io_out_regData_3) @[src/main/scala/ArbiterTree.scala 42:24 43:19 26:22]
    node _GEN_39 = mux(io_out_out_2_valid, UInt<2>("h3"), UInt<1>("h0")) @[src/main/scala/ArbiterTree.scala 42:24 44:20 46:20]
    node _io_out_T_42 = asUInt(UInt<2>("h2")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_43 = asUInt(io_out_regState_3) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_44 = eq(_io_out_T_42, _io_out_T_43) @[src/main/scala/ArbiterTree.scala 32:22]
    node io_out_out_3_ready = io_out_ready @[src/main/scala/ArbiterTree.scala 28:19 64:10]
    node _GEN_40 = mux(io_out_out_3_ready, UInt<1>("h1"), io_out_regState_3) @[src/main/scala/ArbiterTree.scala 50:26 51:20 27:27]
    node _io_out_T_45 = asUInt(UInt<2>("h3")) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_46 = asUInt(io_out_regState_3) @[src/main/scala/ArbiterTree.scala 32:22]
    node _io_out_T_47 = eq(_io_out_T_45, _io_out_T_46) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_41 = mux(io_out_out_3_ready, UInt<1>("h0"), io_out_regState_3) @[src/main/scala/ArbiterTree.scala 55:26 56:20 27:27]
    node _GEN_42 = mux(_io_out_T_47, _GEN_41, io_out_regState_3) @[src/main/scala/ArbiterTree.scala 32:22 27:27]
    node _GEN_43 = mux(_io_out_T_44, _GEN_40, _GEN_42) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_44 = mux(_io_out_T_41, _GEN_38, io_out_regData_3) @[src/main/scala/ArbiterTree.scala 26:22 32:22]
    node _GEN_45 = mux(_io_out_T_41, _GEN_39, _GEN_43) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_46 = mux(_io_out_T_38, _GEN_36, _GEN_44) @[src/main/scala/ArbiterTree.scala 32:22]
    node _GEN_47 = mux(_io_out_T_38, _GEN_37, _GEN_45) @[src/main/scala/ArbiterTree.scala 32:22]
    node io_out_out_3_valid = _io_out_out_valid_T_11 @[src/main/scala/ArbiterTree.scala 28:19 31:15]
    node io_out_out_3_bits = io_out_regData_3 @[src/main/scala/ArbiterTree.scala 28:19 60:14]
    io_in_0_ready <= _io_out_io_in_0_ready_T @[src/main/scala/ArbiterTree.scala 29:13]
    io_in_1_ready <= _io_out_io_in_1_ready_T @[src/main/scala/ArbiterTree.scala 30:13]
    io_in_2_ready <= _io_out_io_in_2_ready_T @[src/main/scala/ArbiterTree.scala 29:13]
    io_in_3_ready <= _io_out_io_in_3_ready_T @[src/main/scala/ArbiterTree.scala 29:13]
    io_in_4_ready <= _io_out_io_in_4_ready_T @[src/main/scala/ArbiterTree.scala 30:13]
    io_out_valid <= io_out_out_3_valid @[src/main/scala/ArbiterTree.scala 64:10]
    io_out_bits <= io_out_out_3_bits @[src/main/scala/ArbiterTree.scala 64:10]
    io_out_regData <= _GEN_10
    io_out_regState <= mux(reset, UInt<1>("h0"), _GEN_11) @[src/main/scala/ArbiterTree.scala 27:{27,27}]
    io_out_regData_1 <= _GEN_22
    io_out_regState_1 <= mux(reset, UInt<1>("h0"), _GEN_23) @[src/main/scala/ArbiterTree.scala 27:{27,27}]
    io_out_regData_2 <= _GEN_34
    io_out_regState_2 <= mux(reset, UInt<1>("h0"), _GEN_35) @[src/main/scala/ArbiterTree.scala 27:{27,27}]
    io_out_regData_3 <= _GEN_46
    io_out_regState_3 <= mux(reset, UInt<1>("h0"), _GEN_47) @[src/main/scala/ArbiterTree.scala 27:{27,27}]
