Classic Timing Analyzer report for ALU
Tue Oct 17 17:39:49 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                       ;
+------------------------------+-------+---------------+-------------+-----------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From      ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-----------+-------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 17.779 ns   ; op_sel[1] ; z_out ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;           ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-----------+-------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------+
; tpd                                                                 ;
+-------+-------------------+-----------------+------------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From       ; To       ;
+-------+-------------------+-----------------+------------+----------+
; N/A   ; None              ; 17.779 ns       ; op_sel[1]  ; z_out    ;
; N/A   ; None              ; 17.299 ns       ; b_in[0]    ; z_out    ;
; N/A   ; None              ; 17.026 ns       ; op_sel[0]  ; z_out    ;
; N/A   ; None              ; 16.850 ns       ; op_sel[1]  ; r_out[5] ;
; N/A   ; None              ; 16.756 ns       ; op_sel[1]  ; r_out[4] ;
; N/A   ; None              ; 16.716 ns       ; op_sel[1]  ; c_out    ;
; N/A   ; None              ; 16.370 ns       ; b_in[0]    ; r_out[5] ;
; N/A   ; None              ; 16.343 ns       ; op_sel[1]  ; r_out[1] ;
; N/A   ; None              ; 16.276 ns       ; b_in[0]    ; r_out[4] ;
; N/A   ; None              ; 16.236 ns       ; b_in[0]    ; c_out    ;
; N/A   ; None              ; 16.097 ns       ; op_sel[0]  ; r_out[5] ;
; N/A   ; None              ; 16.049 ns       ; a_in[3]    ; z_out    ;
; N/A   ; None              ; 16.003 ns       ; op_sel[0]  ; r_out[4] ;
; N/A   ; None              ; 15.963 ns       ; op_sel[0]  ; c_out    ;
; N/A   ; None              ; 15.950 ns       ; b_in[5]    ; z_out    ;
; N/A   ; None              ; 15.947 ns       ; op_sel[1]  ; r_out[7] ;
; N/A   ; None              ; 15.863 ns       ; b_in[0]    ; r_out[1] ;
; N/A   ; None              ; 15.695 ns       ; op_sel[1]  ; r_out[2] ;
; N/A   ; None              ; 15.692 ns       ; b_in[7]    ; z_out    ;
; N/A   ; None              ; 15.657 ns       ; b_in[1]    ; z_out    ;
; N/A   ; None              ; 15.590 ns       ; op_sel[0]  ; r_out[1] ;
; N/A   ; None              ; 15.491 ns       ; op_sel[1]  ; r_out[6] ;
; N/A   ; None              ; 15.467 ns       ; b_in[0]    ; r_out[7] ;
; N/A   ; None              ; 15.456 ns       ; b_in[2]    ; z_out    ;
; N/A   ; None              ; 15.432 ns       ; op_sel[1]  ; r_out[0] ;
; N/A   ; None              ; 15.427 ns       ; op_sel[3]  ; z_out    ;
; N/A   ; None              ; 15.425 ns       ; bit_sel[1] ; z_out    ;
; N/A   ; None              ; 15.411 ns       ; b_in[4]    ; z_out    ;
; N/A   ; None              ; 15.410 ns       ; op_sel[1]  ; r_out[3] ;
; N/A   ; None              ; 15.382 ns       ; a_in[7]    ; z_out    ;
; N/A   ; None              ; 15.371 ns       ; b_in[3]    ; z_out    ;
; N/A   ; None              ; 15.310 ns       ; a_in[5]    ; z_out    ;
; N/A   ; None              ; 15.307 ns       ; bit_sel[0] ; z_out    ;
; N/A   ; None              ; 15.249 ns       ; a_in[4]    ; z_out    ;
; N/A   ; None              ; 15.246 ns       ; a_in[1]    ; z_out    ;
; N/A   ; None              ; 15.215 ns       ; b_in[0]    ; r_out[2] ;
; N/A   ; None              ; 15.194 ns       ; op_sel[0]  ; r_out[7] ;
; N/A   ; None              ; 15.059 ns       ; a_in[2]    ; z_out    ;
; N/A   ; None              ; 15.038 ns       ; a_in[5]    ; r_out[5] ;
; N/A   ; None              ; 15.016 ns       ; a_in[5]    ; r_out[4] ;
; N/A   ; None              ; 15.011 ns       ; b_in[0]    ; r_out[6] ;
; N/A   ; None              ; 14.960 ns       ; a_in[4]    ; r_out[4] ;
; N/A   ; None              ; 14.952 ns       ; b_in[0]    ; r_out[0] ;
; N/A   ; None              ; 14.942 ns       ; op_sel[0]  ; r_out[2] ;
; N/A   ; None              ; 14.930 ns       ; b_in[0]    ; r_out[3] ;
; N/A   ; None              ; 14.887 ns       ; b_in[5]    ; c_out    ;
; N/A   ; None              ; 14.875 ns       ; bit_sel[2] ; z_out    ;
; N/A   ; None              ; 14.846 ns       ; b_in[6]    ; z_out    ;
; N/A   ; None              ; 14.766 ns       ; bit_sel[1] ; r_out[2] ;
; N/A   ; None              ; 14.738 ns       ; op_sel[0]  ; r_out[6] ;
; N/A   ; None              ; 14.728 ns       ; b_in[1]    ; r_out[5] ;
; N/A   ; None              ; 14.709 ns       ; b_in[5]    ; r_out[5] ;
; N/A   ; None              ; 14.699 ns       ; bit_sel[1] ; r_out[5] ;
; N/A   ; None              ; 14.679 ns       ; op_sel[0]  ; r_out[0] ;
; N/A   ; None              ; 14.669 ns       ; c_in       ; z_out    ;
; N/A   ; None              ; 14.657 ns       ; op_sel[0]  ; r_out[3] ;
; N/A   ; None              ; 14.648 ns       ; bit_sel[0] ; r_out[2] ;
; N/A   ; None              ; 14.634 ns       ; b_in[1]    ; r_out[4] ;
; N/A   ; None              ; 14.631 ns       ; a_in[4]    ; r_out[5] ;
; N/A   ; None              ; 14.620 ns       ; bit_sel[0] ; r_out[5] ;
; N/A   ; None              ; 14.594 ns       ; b_in[1]    ; c_out    ;
; N/A   ; None              ; 14.533 ns       ; op_sel[3]  ; r_out[4] ;
; N/A   ; None              ; 14.527 ns       ; b_in[2]    ; r_out[5] ;
; N/A   ; None              ; 14.512 ns       ; a_in[6]    ; z_out    ;
; N/A   ; None              ; 14.488 ns       ; bit_sel[1] ; r_out[4] ;
; N/A   ; None              ; 14.482 ns       ; b_in[4]    ; r_out[5] ;
; N/A   ; None              ; 14.442 ns       ; b_in[3]    ; r_out[5] ;
; N/A   ; None              ; 14.433 ns       ; b_in[2]    ; r_out[4] ;
; N/A   ; None              ; 14.428 ns       ; a_in[3]    ; r_out[3] ;
; N/A   ; None              ; 14.419 ns       ; bit_sel[0] ; r_out[4] ;
; N/A   ; None              ; 14.393 ns       ; b_in[2]    ; c_out    ;
; N/A   ; None              ; 14.348 ns       ; b_in[4]    ; c_out    ;
; N/A   ; None              ; 14.348 ns       ; b_in[3]    ; r_out[4] ;
; N/A   ; None              ; 14.343 ns       ; a_in[2]    ; r_out[2] ;
; N/A   ; None              ; 14.317 ns       ; a_in[1]    ; r_out[5] ;
; N/A   ; None              ; 14.308 ns       ; b_in[3]    ; c_out    ;
; N/A   ; None              ; 14.269 ns       ; op_sel[3]  ; r_out[5] ;
; N/A   ; None              ; 14.247 ns       ; a_in[5]    ; c_out    ;
; N/A   ; None              ; 14.223 ns       ; a_in[1]    ; r_out[4] ;
; N/A   ; None              ; 14.216 ns       ; bit_sel[2] ; r_out[2] ;
; N/A   ; None              ; 14.188 ns       ; bit_sel[2] ; r_out[5] ;
; N/A   ; None              ; 14.186 ns       ; a_in[4]    ; c_out    ;
; N/A   ; None              ; 14.183 ns       ; a_in[1]    ; c_out    ;
; N/A   ; None              ; 14.174 ns       ; b_in[2]    ; r_out[2] ;
; N/A   ; None              ; 14.158 ns       ; op_sel[3]  ; r_out[2] ;
; N/A   ; None              ; 14.135 ns       ; op_sel[3]  ; c_out    ;
; N/A   ; None              ; 14.118 ns       ; b_in[5]    ; r_out[7] ;
; N/A   ; None              ; 14.098 ns       ; b_in[4]    ; r_out[4] ;
; N/A   ; None              ; 13.985 ns       ; bit_sel[2] ; r_out[4] ;
; N/A   ; None              ; 13.983 ns       ; a_in[3]    ; r_out[5] ;
; N/A   ; None              ; 13.947 ns       ; a_in[2]    ; r_out[5] ;
; N/A   ; None              ; 13.934 ns       ; b_in[7]    ; c_out    ;
; N/A   ; None              ; 13.906 ns       ; b_in[1]    ; r_out[1] ;
; N/A   ; None              ; 13.889 ns       ; a_in[3]    ; r_out[4] ;
; N/A   ; None              ; 13.860 ns       ; b_in[7]    ; r_out[7] ;
; N/A   ; None              ; 13.853 ns       ; a_in[2]    ; r_out[4] ;
; N/A   ; None              ; 13.849 ns       ; a_in[3]    ; c_out    ;
; N/A   ; None              ; 13.825 ns       ; b_in[1]    ; r_out[7] ;
; N/A   ; None              ; 13.813 ns       ; a_in[2]    ; c_out    ;
; N/A   ; None              ; 13.784 ns       ; a_in[6]    ; r_out[5] ;
; N/A   ; None              ; 13.783 ns       ; b_in[6]    ; c_out    ;
; N/A   ; None              ; 13.762 ns       ; op_sel[3]  ; r_out[1] ;
; N/A   ; None              ; 13.736 ns       ; b_in[3]    ; r_out[3] ;
; N/A   ; None              ; 13.706 ns       ; a_in[3]    ; r_out[2] ;
; N/A   ; None              ; 13.664 ns       ; a_in[1]    ; r_out[1] ;
; N/A   ; None              ; 13.662 ns       ; b_in[5]    ; r_out[6] ;
; N/A   ; None              ; 13.652 ns       ; bit_sel[1] ; r_out[1] ;
; N/A   ; None              ; 13.624 ns       ; b_in[2]    ; r_out[7] ;
; N/A   ; None              ; 13.603 ns       ; a_in[4]    ; r_out[3] ;
; N/A   ; None              ; 13.598 ns       ; a_in[1]    ; r_out[2] ;
; N/A   ; None              ; 13.595 ns       ; op_sel[3]  ; r_out[7] ;
; N/A   ; None              ; 13.584 ns       ; bit_sel[0] ; r_out[1] ;
; N/A   ; None              ; 13.579 ns       ; b_in[4]    ; r_out[7] ;
; N/A   ; None              ; 13.573 ns       ; b_in[1]    ; r_out[2] ;
; N/A   ; None              ; 13.552 ns       ; op_sel[3]  ; r_out[3] ;
; N/A   ; None              ; 13.550 ns       ; a_in[7]    ; r_out[7] ;
; N/A   ; None              ; 13.539 ns       ; b_in[3]    ; r_out[7] ;
; N/A   ; None              ; 13.501 ns       ; bit_sel[1] ; r_out[3] ;
; N/A   ; None              ; 13.478 ns       ; a_in[5]    ; r_out[7] ;
; N/A   ; None              ; 13.438 ns       ; a_in[2]    ; r_out[3] ;
; N/A   ; None              ; 13.421 ns       ; bit_sel[1] ; r_out[7] ;
; N/A   ; None              ; 13.417 ns       ; a_in[4]    ; r_out[7] ;
; N/A   ; None              ; 13.414 ns       ; a_in[1]    ; r_out[7] ;
; N/A   ; None              ; 13.390 ns       ; bit_sel[0] ; r_out[3] ;
; N/A   ; None              ; 13.369 ns       ; b_in[1]    ; r_out[6] ;
; N/A   ; None              ; 13.314 ns       ; bit_sel[0] ; r_out[7] ;
; N/A   ; None              ; 13.308 ns       ; bit_sel[1] ; r_out[6] ;
; N/A   ; None              ; 13.288 ns       ; b_in[1]    ; r_out[3] ;
; N/A   ; None              ; 13.225 ns       ; bit_sel[0] ; r_out[6] ;
; N/A   ; None              ; 13.168 ns       ; b_in[2]    ; r_out[6] ;
; N/A   ; None              ; 13.153 ns       ; c_in       ; r_out[0] ;
; N/A   ; None              ; 13.150 ns       ; bit_sel[2] ; r_out[1] ;
; N/A   ; None              ; 13.139 ns       ; b_in[6]    ; r_out[6] ;
; N/A   ; None              ; 13.123 ns       ; b_in[4]    ; r_out[6] ;
; N/A   ; None              ; 13.087 ns       ; b_in[2]    ; r_out[3] ;
; N/A   ; None              ; 13.083 ns       ; b_in[3]    ; r_out[6] ;
; N/A   ; None              ; 13.080 ns       ; a_in[3]    ; r_out[7] ;
; N/A   ; None              ; 13.075 ns       ; op_sel[3]  ; r_out[6] ;
; N/A   ; None              ; 13.050 ns       ; a_in[2]    ; r_out[1] ;
; N/A   ; None              ; 13.044 ns       ; a_in[2]    ; r_out[7] ;
; N/A   ; None              ; 13.036 ns       ; a_in[6]    ; c_out    ;
; N/A   ; None              ; 13.030 ns       ; a_in[6]    ; r_out[6] ;
; N/A   ; None              ; 13.029 ns       ; a_in[5]    ; r_out[1] ;
; N/A   ; None              ; 13.022 ns       ; a_in[5]    ; r_out[6] ;
; N/A   ; None              ; 13.014 ns       ; b_in[6]    ; r_out[7] ;
; N/A   ; None              ; 12.961 ns       ; a_in[4]    ; r_out[6] ;
; N/A   ; None              ; 12.961 ns       ; bit_sel[1] ; r_out[0] ;
; N/A   ; None              ; 12.958 ns       ; a_in[1]    ; r_out[6] ;
; N/A   ; None              ; 12.957 ns       ; bit_sel[2] ; r_out[3] ;
; N/A   ; None              ; 12.924 ns       ; b_in[0]    ; dc_out   ;
; N/A   ; None              ; 12.902 ns       ; a_in[7]    ; c_out    ;
; N/A   ; None              ; 12.883 ns       ; bit_sel[2] ; r_out[7] ;
; N/A   ; None              ; 12.877 ns       ; a_in[1]    ; r_out[3] ;
; N/A   ; None              ; 12.862 ns       ; bit_sel[0] ; r_out[0] ;
; N/A   ; None              ; 12.860 ns       ; a_in[1]    ; dc_out   ;
; N/A   ; None              ; 12.851 ns       ; op_sel[3]  ; r_out[0] ;
; N/A   ; None              ; 12.851 ns       ; a_in[1]    ; r_out[0] ;
; N/A   ; None              ; 12.849 ns       ; a_in[2]    ; dc_out   ;
; N/A   ; None              ; 12.814 ns       ; c_in       ; r_out[7] ;
; N/A   ; None              ; 12.792 ns       ; bit_sel[2] ; r_out[6] ;
; N/A   ; None              ; 12.696 ns       ; a_in[6]    ; r_out[2] ;
; N/A   ; None              ; 12.624 ns       ; a_in[3]    ; r_out[6] ;
; N/A   ; None              ; 12.617 ns       ; b_in[1]    ; dc_out   ;
; N/A   ; None              ; 12.588 ns       ; a_in[2]    ; r_out[6] ;
; N/A   ; None              ; 12.519 ns       ; b_in[3]    ; dc_out   ;
; N/A   ; None              ; 12.499 ns       ; a_in[6]    ; r_out[7] ;
; N/A   ; None              ; 12.481 ns       ; a_in[7]    ; r_out[6] ;
; N/A   ; None              ; 12.452 ns       ; a_in[7]    ; r_out[3] ;
; N/A   ; None              ; 12.437 ns       ; bit_sel[2] ; r_out[0] ;
; N/A   ; None              ; 12.436 ns       ; b_in[2]    ; dc_out   ;
; N/A   ; None              ; 12.256 ns       ; a_in[3]    ; dc_out   ;
; N/A   ; None              ; 12.234 ns       ; op_sel[1]  ; dc_out   ;
; N/A   ; None              ; 11.933 ns       ; a_in[4]    ; r_out[0] ;
; N/A   ; None              ; 11.425 ns       ; a_in[0]    ; z_out    ;
; N/A   ; None              ; 11.324 ns       ; op_sel[2]  ; z_out    ;
; N/A   ; None              ; 10.967 ns       ; op_sel[0]  ; dc_out   ;
; N/A   ; None              ; 10.496 ns       ; a_in[0]    ; r_out[5] ;
; N/A   ; None              ; 10.402 ns       ; a_in[0]    ; r_out[4] ;
; N/A   ; None              ; 10.395 ns       ; op_sel[2]  ; r_out[5] ;
; N/A   ; None              ; 10.362 ns       ; a_in[0]    ; c_out    ;
; N/A   ; None              ; 10.301 ns       ; op_sel[2]  ; r_out[4] ;
; N/A   ; None              ; 10.261 ns       ; op_sel[2]  ; c_out    ;
; N/A   ; None              ; 10.032 ns       ; op_sel[3]  ; dc_out   ;
; N/A   ; None              ; 9.989 ns        ; a_in[0]    ; r_out[1] ;
; N/A   ; None              ; 9.888 ns        ; op_sel[2]  ; r_out[1] ;
; N/A   ; None              ; 9.593 ns        ; a_in[0]    ; r_out[7] ;
; N/A   ; None              ; 9.492 ns        ; op_sel[2]  ; r_out[7] ;
; N/A   ; None              ; 9.341 ns        ; a_in[0]    ; r_out[2] ;
; N/A   ; None              ; 9.240 ns        ; op_sel[2]  ; r_out[2] ;
; N/A   ; None              ; 9.137 ns        ; a_in[0]    ; r_out[6] ;
; N/A   ; None              ; 9.079 ns        ; a_in[0]    ; r_out[0] ;
; N/A   ; None              ; 9.056 ns        ; a_in[0]    ; r_out[3] ;
; N/A   ; None              ; 9.036 ns        ; op_sel[2]  ; r_out[6] ;
; N/A   ; None              ; 8.977 ns        ; op_sel[2]  ; r_out[0] ;
; N/A   ; None              ; 8.955 ns        ; op_sel[2]  ; r_out[3] ;
; N/A   ; None              ; 8.761 ns        ; a_in[0]    ; dc_out   ;
; N/A   ; None              ; 6.176 ns        ; op_sel[2]  ; dc_out   ;
+-------+-------------------+-----------------+------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Oct 17 17:39:48 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off ALU -c ALU --timing_analysis_only
Info: Longest tpd from source pin "op_sel[1]" to destination pin "z_out" is 17.779 ns
    Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_AD15; Fanout = 33; PIN Node = 'op_sel[1]'
    Info: 2: + IC(6.445 ns) + CELL(0.275 ns) = 7.560 ns; Loc. = LCCOMB_X34_Y29_N24; Fanout = 1; COMB Node = 'Add2~1'
    Info: 3: + IC(0.760 ns) + CELL(0.438 ns) = 8.758 ns; Loc. = LCCOMB_X35_Y33_N0; Fanout = 2; COMB Node = 'Add2~2'
    Info: 4: + IC(0.466 ns) + CELL(0.393 ns) = 9.617 ns; Loc. = LCCOMB_X34_Y33_N2; Fanout = 2; COMB Node = 'Add2~6'
    Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 9.688 ns; Loc. = LCCOMB_X34_Y33_N4; Fanout = 2; COMB Node = 'Add2~9'
    Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 9.759 ns; Loc. = LCCOMB_X34_Y33_N6; Fanout = 2; COMB Node = 'Add2~12'
    Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 9.830 ns; Loc. = LCCOMB_X34_Y33_N8; Fanout = 2; COMB Node = 'Add2~15'
    Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 9.901 ns; Loc. = LCCOMB_X34_Y33_N10; Fanout = 2; COMB Node = 'Add2~18'
    Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 9.972 ns; Loc. = LCCOMB_X34_Y33_N12; Fanout = 2; COMB Node = 'Add2~21'
    Info: 10: + IC(0.000 ns) + CELL(0.159 ns) = 10.131 ns; Loc. = LCCOMB_X34_Y33_N14; Fanout = 2; COMB Node = 'Add2~24'
    Info: 11: + IC(0.000 ns) + CELL(0.410 ns) = 10.541 ns; Loc. = LCCOMB_X34_Y33_N16; Fanout = 1; COMB Node = 'Add2~26'
    Info: 12: + IC(0.684 ns) + CELL(0.438 ns) = 11.663 ns; Loc. = LCCOMB_X35_Y33_N12; Fanout = 1; COMB Node = 'Mux9~2'
    Info: 13: + IC(0.243 ns) + CELL(0.149 ns) = 12.055 ns; Loc. = LCCOMB_X35_Y33_N6; Fanout = 2; COMB Node = 'Mux9~7'
    Info: 14: + IC(0.989 ns) + CELL(0.398 ns) = 13.442 ns; Loc. = LCCOMB_X36_Y32_N2; Fanout = 1; COMB Node = 'z_out~2'
    Info: 15: + IC(0.252 ns) + CELL(0.420 ns) = 14.114 ns; Loc. = LCCOMB_X36_Y32_N6; Fanout = 1; COMB Node = 'z_out~4'
    Info: 16: + IC(0.887 ns) + CELL(2.778 ns) = 17.779 ns; Loc. = PIN_D15; Fanout = 0; PIN Node = 'z_out'
    Info: Total cell delay = 7.053 ns ( 39.67 % )
    Info: Total interconnect delay = 10.726 ns ( 60.33 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 177 megabytes
    Info: Processing ended: Tue Oct 17 17:39:49 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


