# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 7
attribute \top 1
attribute \src "dut.sv:1.1-36.10"
module \simple_memory
  parameter \WIDTH 8
  parameter \DEPTH 16
  parameter \ADDR_WIDTH 4
  attribute \src "dut.sv:9.34-9.38"
  wire width 4 input 4 \addr
  attribute \src "dut.sv:6.34-6.37"
  wire input 1 \clk
  attribute \src "dut.sv:10.34-10.41"
  wire width 8 input 5 \data_in
  attribute \src "dut.sv:11.34-11.42"
  wire width 8 output 6 \data_out
  attribute \src "dut.sv:7.34-7.37"
  wire input 2 \rst
  attribute \src "dut.sv:8.34-8.36"
  wire input 3 \we
  attribute \always_ff 1
  attribute \src "dut.sv:19.5-34.8"
  cell $adff $auto$ff.cc:266:slice$6
    parameter \ARST_POLARITY 0
    parameter \ARST_VALUE 4'0000
    parameter \CLK_POLARITY 1
    parameter \WIDTH 4
    connect \ARST \rst
    connect \CLK \clk
    connect \D \addr
    connect \Q \data_out [3:0]
  end
  connect \data_out [7:4] 4'0000
end
