Fitter report for sdram
Sat Jul 13 09:25:19 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Jul 13 09:25:19 2019       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; sdram                                       ;
; Top-level Entity Name              ; sdram_control_top                           ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE55F29I8L                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 965 / 55,856 ( 2 % )                        ;
;     Total combinational functions  ; 866 / 55,856 ( 2 % )                        ;
;     Dedicated logic registers      ; 519 / 55,856 ( < 1 % )                      ;
; Total registers                    ; 519                                         ;
; Total pins                         ; 193 / 375 ( 51 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 6,144 / 2,396,160 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 308 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE55F29I8L                         ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.32        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  31.6%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; Wr_full         ; Incomplete set of assignments ;
; Wr_use[0]       ; Incomplete set of assignments ;
; Wr_use[1]       ; Incomplete set of assignments ;
; Wr_use[2]       ; Incomplete set of assignments ;
; Wr_use[3]       ; Incomplete set of assignments ;
; Wr_use[4]       ; Incomplete set of assignments ;
; Wr_use[5]       ; Incomplete set of assignments ;
; Wr_use[6]       ; Incomplete set of assignments ;
; Wr_use[7]       ; Incomplete set of assignments ;
; Rd_data[0]      ; Incomplete set of assignments ;
; Rd_data[1]      ; Incomplete set of assignments ;
; Rd_data[2]      ; Incomplete set of assignments ;
; Rd_data[3]      ; Incomplete set of assignments ;
; Rd_data[4]      ; Incomplete set of assignments ;
; Rd_data[5]      ; Incomplete set of assignments ;
; Rd_data[6]      ; Incomplete set of assignments ;
; Rd_data[7]      ; Incomplete set of assignments ;
; Rd_data[8]      ; Incomplete set of assignments ;
; Rd_data[9]      ; Incomplete set of assignments ;
; Rd_data[10]     ; Incomplete set of assignments ;
; Rd_data[11]     ; Incomplete set of assignments ;
; Rd_data[12]     ; Incomplete set of assignments ;
; Rd_data[13]     ; Incomplete set of assignments ;
; Rd_data[14]     ; Incomplete set of assignments ;
; Rd_data[15]     ; Incomplete set of assignments ;
; Rd_empty        ; Incomplete set of assignments ;
; Rd_use[0]       ; Incomplete set of assignments ;
; Rd_use[1]       ; Incomplete set of assignments ;
; Rd_use[2]       ; Incomplete set of assignments ;
; Rd_use[3]       ; Incomplete set of assignments ;
; Rd_use[4]       ; Incomplete set of assignments ;
; Rd_use[5]       ; Incomplete set of assignments ;
; Rd_use[6]       ; Incomplete set of assignments ;
; Rd_use[7]       ; Incomplete set of assignments ;
; Sa[0]           ; Incomplete set of assignments ;
; Sa[1]           ; Incomplete set of assignments ;
; Sa[2]           ; Incomplete set of assignments ;
; Sa[3]           ; Incomplete set of assignments ;
; Sa[4]           ; Incomplete set of assignments ;
; Sa[5]           ; Incomplete set of assignments ;
; Sa[6]           ; Incomplete set of assignments ;
; Sa[7]           ; Incomplete set of assignments ;
; Sa[8]           ; Incomplete set of assignments ;
; Sa[9]           ; Incomplete set of assignments ;
; Sa[10]          ; Incomplete set of assignments ;
; Sa[11]          ; Incomplete set of assignments ;
; Sa[12]          ; Incomplete set of assignments ;
; Ba[0]           ; Incomplete set of assignments ;
; Ba[1]           ; Incomplete set of assignments ;
; Cs_n            ; Incomplete set of assignments ;
; Cke             ; Incomplete set of assignments ;
; Ras_n           ; Incomplete set of assignments ;
; Cas_n           ; Incomplete set of assignments ;
; We_n            ; Incomplete set of assignments ;
; Dqm[0]          ; Incomplete set of assignments ;
; Dqm[1]          ; Incomplete set of assignments ;
; Dq[0]           ; Incomplete set of assignments ;
; Dq[1]           ; Incomplete set of assignments ;
; Dq[2]           ; Incomplete set of assignments ;
; Dq[3]           ; Incomplete set of assignments ;
; Dq[4]           ; Incomplete set of assignments ;
; Dq[5]           ; Incomplete set of assignments ;
; Dq[6]           ; Incomplete set of assignments ;
; Dq[7]           ; Incomplete set of assignments ;
; Dq[8]           ; Incomplete set of assignments ;
; Dq[9]           ; Incomplete set of assignments ;
; Dq[10]          ; Incomplete set of assignments ;
; Dq[11]          ; Incomplete set of assignments ;
; Dq[12]          ; Incomplete set of assignments ;
; Dq[13]          ; Incomplete set of assignments ;
; Dq[14]          ; Incomplete set of assignments ;
; Dq[15]          ; Incomplete set of assignments ;
; Rst_n           ; Incomplete set of assignments ;
; Wr_clk          ; Incomplete set of assignments ;
; Wr_load         ; Incomplete set of assignments ;
; Wr_en           ; Incomplete set of assignments ;
; Rd_en           ; Incomplete set of assignments ;
; Sd_clk          ; Incomplete set of assignments ;
; Rd_clk          ; Incomplete set of assignments ;
; Rd_load         ; Incomplete set of assignments ;
; Clk             ; Incomplete set of assignments ;
; Wr_data[0]      ; Incomplete set of assignments ;
; Wr_data[1]      ; Incomplete set of assignments ;
; Wr_data[2]      ; Incomplete set of assignments ;
; Wr_data[3]      ; Incomplete set of assignments ;
; Wr_data[4]      ; Incomplete set of assignments ;
; Wr_data[5]      ; Incomplete set of assignments ;
; Wr_data[6]      ; Incomplete set of assignments ;
; Wr_data[7]      ; Incomplete set of assignments ;
; Wr_data[8]      ; Incomplete set of assignments ;
; Wr_data[9]      ; Incomplete set of assignments ;
; Wr_data[10]     ; Incomplete set of assignments ;
; Wr_data[11]     ; Incomplete set of assignments ;
; Wr_data[12]     ; Incomplete set of assignments ;
; Wr_data[13]     ; Incomplete set of assignments ;
; Wr_data[14]     ; Incomplete set of assignments ;
; Wr_data[15]     ; Incomplete set of assignments ;
; Wr_addr[22]     ; Incomplete set of assignments ;
; Rd_addr[22]     ; Incomplete set of assignments ;
; Wr_addr[23]     ; Incomplete set of assignments ;
; Rd_addr[23]     ; Incomplete set of assignments ;
; Wr_addr[0]      ; Incomplete set of assignments ;
; Rd_addr[0]      ; Incomplete set of assignments ;
; Wr_addr[9]      ; Incomplete set of assignments ;
; Rd_addr[9]      ; Incomplete set of assignments ;
; Wr_addr[1]      ; Incomplete set of assignments ;
; Rd_addr[1]      ; Incomplete set of assignments ;
; Wr_addr[10]     ; Incomplete set of assignments ;
; Rd_addr[10]     ; Incomplete set of assignments ;
; Wr_addr[2]      ; Incomplete set of assignments ;
; Rd_addr[2]      ; Incomplete set of assignments ;
; Wr_addr[11]     ; Incomplete set of assignments ;
; Rd_addr[11]     ; Incomplete set of assignments ;
; Wr_addr[3]      ; Incomplete set of assignments ;
; Rd_addr[3]      ; Incomplete set of assignments ;
; Wr_addr[12]     ; Incomplete set of assignments ;
; Rd_addr[12]     ; Incomplete set of assignments ;
; Wr_addr[4]      ; Incomplete set of assignments ;
; Rd_addr[4]      ; Incomplete set of assignments ;
; Wr_addr[13]     ; Incomplete set of assignments ;
; Rd_addr[13]     ; Incomplete set of assignments ;
; Wr_addr[5]      ; Incomplete set of assignments ;
; Rd_addr[5]      ; Incomplete set of assignments ;
; Wr_addr[14]     ; Incomplete set of assignments ;
; Rd_addr[14]     ; Incomplete set of assignments ;
; Wr_addr[6]      ; Incomplete set of assignments ;
; Rd_addr[6]      ; Incomplete set of assignments ;
; Wr_addr[15]     ; Incomplete set of assignments ;
; Rd_addr[15]     ; Incomplete set of assignments ;
; Wr_addr[7]      ; Incomplete set of assignments ;
; Rd_addr[7]      ; Incomplete set of assignments ;
; Wr_addr[16]     ; Incomplete set of assignments ;
; Rd_addr[16]     ; Incomplete set of assignments ;
; Wr_addr[8]      ; Incomplete set of assignments ;
; Rd_addr[8]      ; Incomplete set of assignments ;
; Wr_addr[17]     ; Incomplete set of assignments ;
; Rd_addr[17]     ; Incomplete set of assignments ;
; Wr_addr[18]     ; Incomplete set of assignments ;
; Rd_addr[18]     ; Incomplete set of assignments ;
; Wr_addr[19]     ; Incomplete set of assignments ;
; Rd_addr[19]     ; Incomplete set of assignments ;
; Wr_addr[20]     ; Incomplete set of assignments ;
; Rd_addr[20]     ; Incomplete set of assignments ;
; Wr_addr[21]     ; Incomplete set of assignments ;
; Rd_addr[21]     ; Incomplete set of assignments ;
; Wr_max_addr[1]  ; Incomplete set of assignments ;
; Wr_max_addr[0]  ; Incomplete set of assignments ;
; Wr_max_addr[2]  ; Incomplete set of assignments ;
; Wr_max_addr[3]  ; Incomplete set of assignments ;
; Wr_max_addr[5]  ; Incomplete set of assignments ;
; Wr_max_addr[4]  ; Incomplete set of assignments ;
; Wr_max_addr[7]  ; Incomplete set of assignments ;
; Wr_max_addr[6]  ; Incomplete set of assignments ;
; Wr_max_addr[8]  ; Incomplete set of assignments ;
; Wr_max_addr[9]  ; Incomplete set of assignments ;
; Wr_max_addr[11] ; Incomplete set of assignments ;
; Wr_max_addr[10] ; Incomplete set of assignments ;
; Wr_max_addr[13] ; Incomplete set of assignments ;
; Wr_max_addr[12] ; Incomplete set of assignments ;
; Wr_max_addr[15] ; Incomplete set of assignments ;
; Wr_max_addr[14] ; Incomplete set of assignments ;
; Wr_max_addr[23] ; Incomplete set of assignments ;
; Wr_max_addr[22] ; Incomplete set of assignments ;
; Wr_max_addr[21] ; Incomplete set of assignments ;
; Wr_max_addr[20] ; Incomplete set of assignments ;
; Wr_max_addr[19] ; Incomplete set of assignments ;
; Wr_max_addr[18] ; Incomplete set of assignments ;
; Wr_max_addr[17] ; Incomplete set of assignments ;
; Wr_max_addr[16] ; Incomplete set of assignments ;
; Rd_max_addr[1]  ; Incomplete set of assignments ;
; Rd_max_addr[0]  ; Incomplete set of assignments ;
; Rd_max_addr[2]  ; Incomplete set of assignments ;
; Rd_max_addr[3]  ; Incomplete set of assignments ;
; Rd_max_addr[5]  ; Incomplete set of assignments ;
; Rd_max_addr[4]  ; Incomplete set of assignments ;
; Rd_max_addr[7]  ; Incomplete set of assignments ;
; Rd_max_addr[6]  ; Incomplete set of assignments ;
; Rd_max_addr[8]  ; Incomplete set of assignments ;
; Rd_max_addr[9]  ; Incomplete set of assignments ;
; Rd_max_addr[11] ; Incomplete set of assignments ;
; Rd_max_addr[10] ; Incomplete set of assignments ;
; Rd_max_addr[13] ; Incomplete set of assignments ;
; Rd_max_addr[12] ; Incomplete set of assignments ;
; Rd_max_addr[15] ; Incomplete set of assignments ;
; Rd_max_addr[14] ; Incomplete set of assignments ;
; Rd_max_addr[23] ; Incomplete set of assignments ;
; Rd_max_addr[22] ; Incomplete set of assignments ;
; Rd_max_addr[21] ; Incomplete set of assignments ;
; Rd_max_addr[20] ; Incomplete set of assignments ;
; Rd_max_addr[19] ; Incomplete set of assignments ;
; Rd_max_addr[18] ; Incomplete set of assignments ;
; Rd_max_addr[17] ; Incomplete set of assignments ;
; Rd_max_addr[16] ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1830 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1830 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1820    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/fpga_prj/sdram_three_version/prj/output_files/sdram.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 965 / 55,856 ( 2 % )         ;
;     -- Combinational with no register       ; 446                          ;
;     -- Register only                        ; 99                           ;
;     -- Combinational with a register        ; 420                          ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 405                          ;
;     -- 3 input functions                    ; 174                          ;
;     -- <=2 input functions                  ; 287                          ;
;     -- Register only                        ; 99                           ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 632                          ;
;     -- arithmetic mode                      ; 234                          ;
;                                             ;                              ;
; Total registers*                            ; 519 / 57,659 ( < 1 % )       ;
;     -- Dedicated logic registers            ; 519 / 55,856 ( < 1 % )       ;
;     -- I/O registers                        ; 0 / 1,803 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 81 / 3,491 ( 2 % )           ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 193 / 375 ( 51 % )           ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; Global signals                              ; 8                            ;
; M9Ks                                        ; 2 / 260 ( < 1 % )            ;
; Total block memory bits                     ; 6,144 / 2,396,160 ( < 1 % )  ;
; Total block memory implementation bits      ; 18,432 / 2,396,160 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 308 ( 0 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global clocks                               ; 8 / 20 ( 40 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%                 ;
; Peak interconnect usage (total/H/V)         ; 9% / 11% / 9%                ;
; Maximum fan-out                             ; 318                          ;
; Highest non-global fan-out                  ; 94                           ;
; Total fan-out                               ; 4934                         ;
; Average fan-out                             ; 2.59                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 965 / 55856 ( 2 % )   ; 0 / 55856 ( 0 % )              ;
;     -- Combinational with no register       ; 446                   ; 0                              ;
;     -- Register only                        ; 99                    ; 0                              ;
;     -- Combinational with a register        ; 420                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 405                   ; 0                              ;
;     -- 3 input functions                    ; 174                   ; 0                              ;
;     -- <=2 input functions                  ; 287                   ; 0                              ;
;     -- Register only                        ; 99                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 632                   ; 0                              ;
;     -- arithmetic mode                      ; 234                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 519                   ; 0                              ;
;     -- Dedicated logic registers            ; 519 / 55856 ( < 1 % ) ; 0 / 55856 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 81 / 3491 ( 2 % )     ; 0 / 3491 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 193                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 308 ( 0 % )       ; 0 / 308 ( 0 % )                ;
; Total memory bits                           ; 6144                  ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M9K                                         ; 2 / 260 ( < 1 % )     ; 0 / 260 ( 0 % )                ;
; Clock control block                         ; 8 / 24 ( 33 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 16                    ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 16                    ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 4933                  ; 5                              ;
;     -- Registered Connections               ; 1305                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 32                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 121                   ; 0                              ;
;     -- Output Ports                         ; 56                    ; 0                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Clk             ; J1    ; 1        ; 0            ; 26           ; 7            ; 334                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[0]      ; AF5   ; 3        ; 5            ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[10]     ; AC8   ; 3        ; 21           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[11]     ; AG8   ; 3        ; 21           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[12]     ; AF12  ; 3        ; 35           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[13]     ; AB13  ; 3        ; 39           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[14]     ; AF15  ; 4        ; 43           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[15]     ; C14   ; 8        ; 37           ; 53           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[16]     ; AF9   ; 3        ; 25           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[17]     ; AG7   ; 3        ; 19           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[18]     ; AE21  ; 4        ; 66           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[19]     ; AE19  ; 4        ; 62           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[1]      ; A12   ; 8        ; 35           ; 53           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[20]     ; AE18  ; 4        ; 57           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[21]     ; AA8   ; 3        ; 21           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[22]     ; AG25  ; 4        ; 71           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[23]     ; AA15  ; 4        ; 48           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[2]      ; AH12  ; 3        ; 39           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[3]      ; AC15  ; 4        ; 43           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[4]      ; AH25  ; 4        ; 71           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[5]      ; AB8   ; 3        ; 14           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[6]      ; AH11  ; 3        ; 37           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[7]      ; AG12  ; 3        ; 39           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[8]      ; AG10  ; 3        ; 35           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_addr[9]      ; AD10  ; 3        ; 14           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_clk          ; Y1    ; 2        ; 0            ; 26           ; 21           ; 57                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_en           ; F19   ; 7        ; 64           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_load         ; AG15  ; 4        ; 41           ; 0            ; 7            ; 127                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[0]  ; AE13  ; 3        ; 39           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[10] ; AF8   ; 3        ; 28           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[11] ; AD7   ; 3        ; 3            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[12] ; AB11  ; 3        ; 32           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[13] ; AH8   ; 3        ; 23           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[14] ; AH4   ; 3        ; 9            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[15] ; AG6   ; 3        ; 11           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[16] ; AG11  ; 3        ; 37           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[17] ; D14   ; 8        ; 37           ; 53           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[18] ; AE11  ; 3        ; 37           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[19] ; AH6   ; 3        ; 11           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[1]  ; AB9   ; 3        ; 14           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[20] ; AE9   ; 3        ; 32           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[21] ; AH3   ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[22] ; AC7   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[23] ; AG4   ; 3        ; 9            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[2]  ; AE15  ; 4        ; 43           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[3]  ; AF25  ; 4        ; 64           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[4]  ; Y10   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[5]  ; E14   ; 8        ; 32           ; 53           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[6]  ; AE10  ; 3        ; 32           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[7]  ; AH10  ; 3        ; 35           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[8]  ; F14   ; 8        ; 32           ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rd_max_addr[9]  ; AE8   ; 3        ; 28           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Rst_n           ; AG14  ; 3        ; 41           ; 0            ; 21           ; 372                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Sd_clk          ; AH14  ; 3        ; 41           ; 0            ; 14           ; 66                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[0]      ; AC18  ; 4        ; 66           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[10]     ; AE23  ; 4        ; 73           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[11]     ; AA10  ; 3        ; 21           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[12]     ; AF21  ; 4        ; 66           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[13]     ; AF11  ; 3        ; 37           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[14]     ; AA24  ; 5        ; 77           ; 7            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[15]     ; AH22  ; 4        ; 59           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[16]     ; AE12  ; 3        ; 35           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[17]     ; AF24  ; 4        ; 64           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[18]     ; AE16  ; 4        ; 48           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[19]     ; AH17  ; 4        ; 45           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[1]      ; AF16  ; 4        ; 45           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[20]     ; AA16  ; 4        ; 45           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[21]     ; D12   ; 8        ; 35           ; 53           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[22]     ; AG23  ; 4        ; 59           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[23]     ; AG17  ; 4        ; 45           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[2]      ; AC17  ; 4        ; 52           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[3]      ; AF26  ; 4        ; 71           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[4]      ; AD15  ; 4        ; 43           ; 0            ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[5]      ; AH7   ; 3        ; 19           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[6]      ; AD8   ; 3        ; 11           ; 0            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[7]      ; AC25  ; 5        ; 77           ; 4            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[8]      ; AB17  ; 4        ; 69           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_addr[9]      ; Y23   ; 5        ; 77           ; 11           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_clk          ; Y2    ; 2        ; 0            ; 26           ; 14           ; 66                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[0]      ; A17   ; 7        ; 43           ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[10]     ; D16   ; 7        ; 43           ; 53           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[11]     ; E15   ; 7        ; 41           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[12]     ; A22   ; 7        ; 59           ; 53           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[13]     ; L27   ; 6        ; 77           ; 37           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[14]     ; D20   ; 7        ; 52           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[15]     ; B17   ; 7        ; 43           ; 53           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[1]      ; F18   ; 7        ; 55           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[2]      ; C16   ; 7        ; 43           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[3]      ; A19   ; 7        ; 48           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[4]      ; C19   ; 7        ; 52           ; 53           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[5]      ; C18   ; 7        ; 55           ; 53           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[6]      ; K27   ; 6        ; 77           ; 39           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[7]      ; D15   ; 7        ; 41           ; 53           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[8]      ; J25   ; 6        ; 77           ; 40           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_data[9]      ; G15   ; 7        ; 45           ; 53           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_en           ; E17   ; 7        ; 45           ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_load         ; AH15  ; 4        ; 41           ; 0            ; 0            ; 125                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[0]  ; AH23  ; 4        ; 59           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[10] ; AE17  ; 4        ; 50           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[11] ; AD24  ; 4        ; 73           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[12] ; AE20  ; 4        ; 64           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[13] ; AD18  ; 4        ; 66           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[14] ; AH19  ; 4        ; 52           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[15] ; AG21  ; 4        ; 55           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[16] ; AF17  ; 4        ; 50           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[17] ; AG18  ; 4        ; 50           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[18] ; AF7   ; 3        ; 23           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[19] ; AH26  ; 4        ; 75           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[1]  ; AA17  ; 4        ; 69           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[20] ; AE7   ; 3        ; 23           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[21] ; AH18  ; 4        ; 50           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[22] ; AE24  ; 4        ; 73           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[23] ; AF18  ; 4        ; 57           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[2]  ; AG19  ; 4        ; 52           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[3]  ; AD17  ; 4        ; 52           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[4]  ; AG26  ; 4        ; 75           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[5]  ; AF22  ; 4        ; 73           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[6]  ; AF20  ; 4        ; 64           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[7]  ; AE28  ; 5        ; 77           ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[8]  ; AF19  ; 4        ; 62           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Wr_max_addr[9]  ; AF23  ; 4        ; 75           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Ba[0]       ; AB24  ; 5        ; 77           ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Ba[1]       ; AG22  ; 4        ; 59           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Cas_n       ; AD26  ; 5        ; 77           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Cke         ; AB16  ; 4        ; 48           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Cs_n        ; G13   ; 8        ; 25           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Dqm[0]      ; F27   ; 6        ; 77           ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Dqm[1]      ; AF4   ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Ras_n       ; AC26  ; 5        ; 77           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[0]  ; R28   ; 5        ; 77           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[10] ; A11   ; 8        ; 30           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[11] ; T7    ; 2        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[12] ; A23   ; 7        ; 69           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[13] ; G12   ; 8        ; 19           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[14] ; F11   ; 8        ; 21           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[15] ; A3    ; 8        ; 5            ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[1]  ; U26   ; 5        ; 77           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[2]  ; T21   ; 5        ; 77           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[3]  ; T22   ; 5        ; 77           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[4]  ; U28   ; 5        ; 77           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[5]  ; U25   ; 5        ; 77           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[6]  ; T25   ; 5        ; 77           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[7]  ; R25   ; 5        ; 77           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[8]  ; D5    ; 8        ; 3            ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_data[9]  ; A4    ; 8        ; 9            ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_empty    ; R26   ; 5        ; 77           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_use[0]   ; N26   ; 6        ; 77           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_use[1]   ; R27   ; 5        ; 77           ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_use[2]   ; E19   ; 7        ; 64           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_use[3]   ; P26   ; 6        ; 77           ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_use[4]   ; U27   ; 5        ; 77           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_use[5]   ; P25   ; 6        ; 77           ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_use[6]   ; N21   ; 6        ; 77           ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Rd_use[7]   ; P27   ; 6        ; 77           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[0]       ; C13   ; 8        ; 37           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[10]      ; AF10  ; 3        ; 32           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[11]      ; AA22  ; 5        ; 77           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[12]      ; AB7   ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[1]       ; AF3   ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[2]       ; C12   ; 8        ; 35           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[3]       ; U7    ; 2        ; 0            ; 6            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[4]       ; AF27  ; 5        ; 77           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[5]       ; AE25  ; 4        ; 71           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[6]       ; C15   ; 7        ; 41           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[7]       ; G14   ; 8        ; 32           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[8]       ; AC24  ; 5        ; 77           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Sa[9]       ; AB23  ; 5        ; 77           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; We_n        ; AH21  ; 4        ; 55           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Wr_full     ; D13   ; 8        ; 37           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Wr_use[0]   ; D19   ; 7        ; 52           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Wr_use[1]   ; L23   ; 6        ; 77           ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Wr_use[2]   ; C20   ; 7        ; 55           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Wr_use[3]   ; K28   ; 6        ; 77           ; 38           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Wr_use[4]   ; L24   ; 6        ; 77           ; 37           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Wr_use[5]   ; G17   ; 7        ; 50           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Wr_use[6]   ; D18   ; 7        ; 55           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Wr_use[7]   ; B21   ; 7        ; 57           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                         ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------+---------------------+
; Dq[0]  ; C21   ; 7        ; 62           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[10] ; A18   ; 7        ; 48           ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[11] ; A21   ; 7        ; 57           ; 53           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[12] ; B18   ; 7        ; 48           ; 53           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[13] ; C17   ; 7        ; 50           ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[14] ; D17   ; 7        ; 50           ; 53           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[15] ; B19   ; 7        ; 48           ; 53           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[1]  ; M26   ; 6        ; 77           ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[2]  ; M25   ; 6        ; 77           ; 36           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[3]  ; N25   ; 6        ; 77           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[4]  ; L28   ; 6        ; 77           ; 36           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[5]  ; M28   ; 6        ; 77           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[6]  ; M27   ; 6        ; 77           ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[7]  ; B22   ; 7        ; 57           ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[8]  ; L26   ; 6        ; 77           ; 39           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
; Dq[9]  ; E18   ; 7        ; 57           ; 53           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild (inverted) ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R20n, DEV_OE                      ; Use as regular IO        ; Rd_data[3]              ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R20p, DEV_CLRn                    ; Use as regular IO        ; Rd_data[2]              ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R17n, INIT_DONE                   ; Use as regular IO        ; Rd_use[3]               ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R17p, CRC_ERROR                   ; Use as regular IO        ; Rd_use[5]               ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R16p, CLKUSR                      ; Use as regular IO        ; Rd_use[7]               ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R6p                               ; Use as regular IO        ; Dqm[0]                  ; Dual Purpose Pin          ;
; B22      ; DIFFIO_T34p, PADD0                       ; Use as regular IO        ; Dq[7]                   ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T31n, PADD1                       ; Use as regular IO        ; Wr_data[5]              ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T31p, PADD2                       ; Use as regular IO        ; Wr_use[6]               ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T28n, PADD3                       ; Use as regular IO        ; Dq[13]                  ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T28p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; Dq[14]                  ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T27n, PADD5                       ; Use as regular IO        ; Wr_data[3]              ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T27p, PADD6                       ; Use as regular IO        ; Dq[15]                  ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T26n, PADD7                       ; Use as regular IO        ; Dq[10]                  ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T26p, PADD8                       ; Use as regular IO        ; Dq[12]                  ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T25n, PADD9                       ; Use as regular IO        ; Wr_data[2]              ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T25p, PADD10                      ; Use as regular IO        ; Wr_data[10]             ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T24n, PADD11                      ; Use as regular IO        ; Wr_data[0]              ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T24p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; Wr_data[15]             ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T23n, PADD13                      ; Use as regular IO        ; Sa[6]                   ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T23p, PADD14                      ; Use as regular IO        ; Wr_data[7]              ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T21p, PADD15                      ; Use as regular IO        ; Rd_max_addr[17]         ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T20n, PADD16                      ; Use as regular IO        ; Sa[2]                   ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T20p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; Wr_addr[21]             ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T17n, DATA2                       ; Use as regular IO        ; Rd_data[10]             ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T15n, PADD19                      ; Use as regular IO        ; Cs_n                    ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 5 / 36 ( 14 % )   ; 2.5V          ; --           ;
; 2        ; 4 / 43 ( 9 % )    ; 2.5V          ; --           ;
; 3        ; 46 / 53 ( 87 % )  ; 2.5V          ; --           ;
; 4        ; 52 / 52 ( 100 % ) ; 2.5V          ; --           ;
; 5        ; 22 / 47 ( 47 % )  ; 2.5V          ; --           ;
; 6        ; 20 / 40 ( 50 % )  ; 2.5V          ; --           ;
; 7        ; 32 / 53 ( 60 % )  ; 2.5V          ; --           ;
; 8        ; 17 / 51 ( 33 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 385        ; 8        ; Rd_data[15]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 382        ; 8        ; Rd_data[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 368        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 365        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 374        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 353        ; 8        ; Rd_data[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 348        ; 8        ; Rd_addr[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 340        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 338        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 333        ; 7        ; Wr_data[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 327        ; 7        ; Dq[10]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 325        ; 7        ; Wr_data[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 312        ; 7        ; Dq[11]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 310        ; 7        ; Wr_data[12]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 299        ; 7        ; Rd_data[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA7      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA8      ; 116        ; 3        ; Rd_addr[21]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 117        ; 3        ; Wr_addr[11]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA13     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA15     ; 154        ; 4        ; Rd_addr[23]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 152        ; 4        ; Wr_addr[20]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 182        ; 4        ; Wr_max_addr[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ; 198        ; 5        ; Sa[11]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA23     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA24     ; 201        ; 5        ; Wr_addr[14]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA25     ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB6      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 114        ; 3        ; Sa[12]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 110        ; 3        ; Rd_addr[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 109        ; 3        ; Rd_max_addr[1]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 126        ; 3        ; Rd_max_addr[12]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB13     ; 138        ; 3        ; Rd_addr[13]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB16     ; 153        ; 4        ; Cke                                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 183        ; 4        ; Wr_addr[8]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 199        ; 5        ; Sa[9]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB24     ; 197        ; 5        ; Ba[0]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB25     ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 106        ; 3        ; Rd_max_addr[22]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC8      ; 115        ; 3        ; Rd_addr[10]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC11     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC15     ; 145        ; 4        ; Rd_addr[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 162        ; 4        ; Wr_addr[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 181        ; 4        ; Wr_addr[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 196        ; 5        ; Sa[8]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC25     ; 195        ; 5        ; Wr_addr[7]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC26     ; 203        ; 5        ; Ras_n                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC27     ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 96         ; 3        ; Rd_max_addr[11]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD8      ; 105        ; 3        ; Wr_addr[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 111        ; 3        ; Rd_addr[9]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD12     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 146        ; 4        ; Wr_addr[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 163        ; 4        ; Wr_max_addr[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ; 178        ; 4        ; Wr_max_addr[13]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD19     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 190        ; 4        ; Wr_max_addr[11]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD25     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD26     ; 202        ; 5        ; Cas_n                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD27     ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 120        ; 3        ; Wr_max_addr[20]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 123        ; 3        ; Rd_max_addr[9]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE9      ; 125        ; 3        ; Rd_max_addr[20]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 127        ; 3        ; Rd_max_addr[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 133        ; 3        ; Rd_max_addr[18]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 131        ; 3        ; Wr_addr[16]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 137        ; 3        ; Rd_max_addr[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE15     ; 147        ; 4        ; Rd_max_addr[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 155        ; 4        ; Wr_addr[18]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 156        ; 4        ; Wr_max_addr[10]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 166        ; 4        ; Rd_addr[20]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 172        ; 4        ; Rd_addr[19]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 176        ; 4        ; Wr_max_addr[12]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE21     ; 179        ; 4        ; Rd_addr[18]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE22     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE23     ; 191        ; 4        ; Wr_addr[10]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE24     ; 189        ; 4        ; Wr_max_addr[22]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE25     ; 184        ; 4        ; Sa[5]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE26     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AE27     ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 204        ; 5        ; Wr_max_addr[7]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 100        ; 3        ; Sa[1]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF4      ; 93         ; 3        ; Dqm[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF5      ; 98         ; 3        ; Rd_addr[0]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF6      ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 121        ; 3        ; Wr_max_addr[18]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF8      ; 124        ; 3        ; Rd_max_addr[10]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 122        ; 3        ; Rd_addr[16]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 128        ; 3        ; Sa[10]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ; 134        ; 3        ; Wr_addr[13]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF12     ; 132        ; 3        ; Rd_addr[12]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF13     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF14     ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AF15     ; 148        ; 4        ; Rd_addr[14]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF16     ; 151        ; 4        ; Wr_addr[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF17     ; 157        ; 4        ; Wr_max_addr[16]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 167        ; 4        ; Wr_max_addr[23]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ; 173        ; 4        ; Wr_max_addr[8]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF20     ; 177        ; 4        ; Wr_max_addr[6]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 180        ; 4        ; Wr_addr[12]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF22     ; 188        ; 4        ; Wr_max_addr[5]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF23     ; 192        ; 4        ; Wr_max_addr[9]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF24     ; 174        ; 4        ; Wr_addr[17]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF25     ; 175        ; 4        ; Rd_max_addr[3]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF26     ; 185        ; 4        ; Wr_addr[3]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF27     ; 200        ; 5        ; Sa[4]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 103        ; 3        ; Rd_max_addr[23]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 107        ; 3        ; Rd_max_addr[15]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG7      ; 112        ; 3        ; Rd_addr[17]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG8      ; 118        ; 3        ; Rd_addr[11]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 129        ; 3        ; Rd_addr[8]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG11     ; 135        ; 3        ; Rd_max_addr[16]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG12     ; 139        ; 3        ; Rd_addr[7]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 141        ; 3        ; Rst_n                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG15     ; 143        ; 4        ; Rd_load                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 149        ; 4        ; Wr_addr[23]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG18     ; 158        ; 4        ; Wr_max_addr[17]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG19     ; 160        ; 4        ; Wr_max_addr[2]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 164        ; 4        ; Wr_max_addr[15]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG22     ; 168        ; 4        ; Ba[1]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG23     ; 170        ; 4        ; Wr_addr[22]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 186        ; 4        ; Rd_addr[22]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG26     ; 193        ; 4        ; Wr_max_addr[4]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 99         ; 3        ; Rd_max_addr[21]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH4      ; 104        ; 3        ; Rd_max_addr[14]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 108        ; 3        ; Rd_max_addr[19]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH7      ; 113        ; 3        ; Wr_addr[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH8      ; 119        ; 3        ; Rd_max_addr[13]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 130        ; 3        ; Rd_max_addr[7]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH11     ; 136        ; 3        ; Rd_addr[6]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH12     ; 140        ; 3        ; Rd_addr[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 142        ; 3        ; Sd_clk                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH15     ; 144        ; 4        ; Wr_load                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 150        ; 4        ; Wr_addr[19]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH18     ; 159        ; 4        ; Wr_max_addr[21]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH19     ; 161        ; 4        ; Wr_max_addr[14]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 165        ; 4        ; We_n                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH22     ; 169        ; 4        ; Wr_addr[15]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH23     ; 171        ; 4        ; Wr_max_addr[0]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 187        ; 4        ; Rd_addr[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH26     ; 194        ; 4        ; Wr_max_addr[19]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 384        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 383        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 369        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 366        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 375        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 341        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 339        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 334        ; 7        ; Wr_data[15]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 328        ; 7        ; Dq[12]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 326        ; 7        ; Dq[15]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 313        ; 7        ; Wr_use[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 311        ; 7        ; Dq[7]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 389        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 387        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 386        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 378        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 376        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 372        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 370        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 346        ; 8        ; Sa[2]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 342        ; 8        ; Sa[0]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 344        ; 8        ; Rd_addr[15]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 336        ; 7        ; Sa[6]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 331        ; 7        ; Wr_data[2]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 323        ; 7        ; Dq[13]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 316        ; 7        ; Wr_data[5]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 320        ; 7        ; Wr_data[4]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 318        ; 7        ; Wr_use[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C21      ; 309        ; 7        ; Dq[0]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C22      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 283        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 390        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 388        ; 8        ; Rd_data[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 380        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 379        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 377        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 373        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 371        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 347        ; 8        ; Wr_addr[21]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 343        ; 8        ; Wr_full                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 345        ; 8        ; Rd_max_addr[17]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 337        ; 7        ; Wr_data[7]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 332        ; 7        ; Wr_data[10]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 324        ; 7        ; Dq[14]                                                    ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 317        ; 7        ; Wr_use[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 321        ; 7        ; Wr_use[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 319        ; 7        ; Wr_data[14]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 284        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 282        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 281        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 391        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E11      ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 352        ; 8        ; Rd_max_addr[5]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 335        ; 7        ; Wr_data[11]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 329        ; 7        ; Wr_en                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ; 314        ; 7        ; Dq[9]                                                     ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ; 308        ; 7        ; Rd_use[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E25      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E26      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E27      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ; 364        ; 8        ; Rd_data[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 351        ; 8        ; Rd_max_addr[8]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ; 315        ; 7        ; Wr_data[1]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 307        ; 7        ; Rd_en                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F25      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ; 280        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 276        ; 6        ; Dqm[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F28      ; 275        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ; 381        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 367        ; 8        ; Rd_data[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 357        ; 8        ; Cs_n                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 350        ; 8        ; Sa[7]                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 330        ; 7        ; Wr_data[9]                                                ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 322        ; 7        ; Wr_use[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G25      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G26      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G27      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H24      ; 285        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H26      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 44         ; 1        ; Clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 286        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J25      ; 268        ; 6        ; Wr_data[8]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 243        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 242        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 274        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 265        ; 6        ; Wr_data[6]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K28      ; 264        ; 6        ; Wr_use[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; L21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 263        ; 6        ; Wr_use[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 262        ; 6        ; Wr_use[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 266        ; 6        ; Dq[8]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L27      ; 261        ; 6        ; Wr_data[13]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L28      ; 260        ; 6        ; Dq[4]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 247        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M25      ; 259        ; 6        ; Dq[2]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ; 258        ; 6        ; Dq[1]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M27      ; 257        ; 6        ; Dq[6]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M28      ; 256        ; 6        ; Dq[5]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 36         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; N21      ; 251        ; 6        ; Rd_use[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 245        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 255        ; 6        ; Dq[3]                                                     ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 254        ; 6        ; Rd_use[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 35         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 37         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 39         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 41         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 38         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 40         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ; 248        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 246        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 244        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 250        ; 6        ; Rd_use[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ; 249        ; 6        ; Rd_use[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 253        ; 6        ; Rd_use[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 252        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ; 42         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; R21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R25      ; 236        ; 5        ; Rd_data[7]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 235        ; 5        ; Rd_empty                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 238        ; 5        ; Rd_use[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R28      ; 237        ; 5        ; Rd_data[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 56         ; 2        ; Rd_data[11]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 234        ; 5        ; Rd_data[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 233        ; 5        ; Rd_data[3]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 232        ; 5        ; Rd_data[6]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 83         ; 2        ; Sa[3]                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U23      ; 226        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U25      ; 230        ; 5        ; Rd_data[5]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 229        ; 5        ; Rd_data[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U27      ; 239        ; 5        ; Rd_use[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U28      ; 231        ; 5        ; Rd_data[4]                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V23      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V24      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V25      ; 228        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 227        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 225        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 224        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; W21      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 223        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 46         ; 2        ; Rd_clk                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y2       ; 45         ; 2        ; Wr_clk                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y3       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; Y10      ; 102        ; 3        ; Rd_max_addr[4]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.0V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ;            ;          ; NC                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y23      ; 209        ; 5        ; Wr_addr[9]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y24      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 241        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 240        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |sdram_control_top                            ; 965 (297)   ; 519 (50)                  ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 193  ; 0            ; 446 (247)    ; 99 (0)            ; 420 (73)         ; |sdram_control_top                                                                                                                        ;              ;
;    |fifo_rd:sd_rd_fifo|                       ; 150 (0)     ; 121 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 50 (0)            ; 72 (0)           ; |sdram_control_top|fifo_rd:sd_rd_fifo                                                                                                     ;              ;
;       |dcfifo:dcfifo_component|               ; 150 (0)     ; 121 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 50 (0)            ; 72 (0)           ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component                                                                             ;              ;
;          |dcfifo_cnl1:auto_generated|         ; 150 (45)    ; 121 (27)                  ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (9)       ; 50 (22)           ; 72 (14)          ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated                                                  ;              ;
;             |a_gray2bin_ugb:rdptr_g_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                  ;              ;
;             |a_gray2bin_ugb:rs_dgwp_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                  ;              ;
;             |a_gray2bin_ugb:wrptr_g_gray2bin| ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                  ;              ;
;             |a_gray2bin_ugb:ws_dgrp_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                  ;              ;
;             |a_graycounter_pjc:wrptr_g1p|     ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p                      ;              ;
;             |a_graycounter_t57:rdptr_g1p|     ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 12 (12)          ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p                      ;              ;
;             |alt_synch_pipe_kkd:rs_dgwp|      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp                       ;              ;
;                |dffpipe_jd9:dffpipe6|         ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe6  ;              ;
;             |alt_synch_pipe_lkd:ws_dgrp|      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp                       ;              ;
;                |dffpipe_kd9:dffpipe9|         ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe9  ;              ;
;             |altsyncram_ug31:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|altsyncram_ug31:fifo_ram                         ;              ;
;             |cmpr_f66:rdempty_eq_comp|        ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|cmpr_f66:rdempty_eq_comp                         ;              ;
;             |cmpr_f66:wrfull_eq_comp|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|cmpr_f66:wrfull_eq_comp                          ;              ;
;             |dffpipe_gd9:rs_brp|              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:rs_brp                               ;              ;
;             |dffpipe_gd9:rs_bwp|              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:rs_bwp                               ;              ;
;             |dffpipe_gd9:ws_brp|              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp                               ;              ;
;             |dffpipe_gd9:ws_bwp|              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp                               ;              ;
;    |fifo_wr:sd_wr_fifo|                       ; 139 (0)     ; 121 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 41 (0)            ; 80 (0)           ; |sdram_control_top|fifo_wr:sd_wr_fifo                                                                                                     ;              ;
;       |dcfifo:dcfifo_component|               ; 139 (0)     ; 121 (0)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 41 (0)            ; 80 (0)           ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component                                                                             ;              ;
;          |dcfifo_aql1:auto_generated|         ; 139 (43)    ; 121 (27)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (7)       ; 41 (13)           ; 80 (14)          ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated                                                  ;              ;
;             |a_gray2bin_ugb:rdptr_g_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                  ;              ;
;             |a_gray2bin_ugb:rs_dgwp_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                  ;              ;
;             |a_gray2bin_ugb:wrptr_g_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                  ;              ;
;             |a_gray2bin_ugb:ws_dgrp_gray2bin| ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                  ;              ;
;             |a_graycounter_pjc:wrptr_g1p|     ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p                      ;              ;
;             |a_graycounter_t57:rdptr_g1p|     ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p                      ;              ;
;             |alt_synch_pipe_ikd:rs_dgwp|      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                       ;              ;
;                |dffpipe_hd9:dffpipe13|        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13 ;              ;
;             |alt_synch_pipe_jkd:ws_dgrp|      ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                       ;              ;
;                |dffpipe_id9:dffpipe16|        ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16 ;              ;
;             |altsyncram_sj31:fifo_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram                         ;              ;
;             |cmpr_f66:rdempty_eq_comp|        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|cmpr_f66:rdempty_eq_comp                         ;              ;
;             |cmpr_f66:wrfull_eq_comp|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|cmpr_f66:wrfull_eq_comp                          ;              ;
;             |dffpipe_gd9:rs_brp|              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp                               ;              ;
;             |dffpipe_gd9:rs_bwp|              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp                               ;              ;
;             |dffpipe_gd9:ws_brp|              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:ws_brp                               ;              ;
;             |dffpipe_gd9:ws_bwp|              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:ws_bwp                               ;              ;
;    |sdram_control:sdram_control|              ; 380 (221)   ; 227 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (104)    ; 8 (6)             ; 219 (109)        ; |sdram_control_top|sdram_control:sdram_control                                                                                            ;              ;
;       |auto_refre_state:auto_refre_state|     ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 19 (19)          ; |sdram_control_top|sdram_control:sdram_control|auto_refre_state:auto_refre_state                                                          ;              ;
;       |read_state:read_state|                 ; 46 (46)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 34 (34)          ; |sdram_control_top|sdram_control:sdram_control|read_state:read_state                                                                      ;              ;
;       |sdram_init:sdram_init|                 ; 35 (35)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 21 (21)          ; |sdram_control_top|sdram_control:sdram_control|sdram_init:sdram_init                                                                      ;              ;
;       |write_state:write_state|               ; 50 (50)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 36 (36)          ; |sdram_control_top|sdram_control:sdram_control|write_state:write_state                                                                    ;              ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Wr_full         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Wr_use[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Wr_use[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Wr_use[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Wr_use[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Wr_use[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Wr_use[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Wr_use[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Wr_use[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[10]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[11]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[12]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[13]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[14]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_data[15]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_empty        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_use[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_use[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_use[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_use[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_use[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_use[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_use[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rd_use[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[8]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[9]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[10]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[11]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sa[12]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ba[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ba[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cs_n            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cke             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Ras_n           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Cas_n           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; We_n            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dqm[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dqm[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Dq[0]           ; Bidir    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Dq[1]           ; Bidir    ; (6) 1928 ps   ; --            ; --                    ; --  ; --   ;
; Dq[2]           ; Bidir    ; (6) 1928 ps   ; --            ; --                    ; --  ; --   ;
; Dq[3]           ; Bidir    ; (6) 1928 ps   ; --            ; --                    ; --  ; --   ;
; Dq[4]           ; Bidir    ; (6) 1928 ps   ; --            ; --                    ; --  ; --   ;
; Dq[5]           ; Bidir    ; --            ; (6) 1928 ps   ; --                    ; --  ; --   ;
; Dq[6]           ; Bidir    ; (6) 1928 ps   ; --            ; --                    ; --  ; --   ;
; Dq[7]           ; Bidir    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Dq[8]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Dq[9]           ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Dq[10]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Dq[11]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Dq[12]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Dq[13]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Dq[14]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Dq[15]          ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; Rst_n           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Wr_clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Wr_load         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Wr_en           ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_en           ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Sd_clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Rd_clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Rd_load         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Wr_data[0]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_data[1]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_data[2]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_data[3]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_data[4]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_data[5]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_data[6]      ; Input    ; --            ; (6) 1928 ps   ; --                    ; --  ; --   ;
; Wr_data[7]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_data[8]      ; Input    ; (6) 1928 ps   ; --            ; --                    ; --  ; --   ;
; Wr_data[9]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_data[10]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_data[11]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_data[12]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_data[13]     ; Input    ; --            ; (6) 1928 ps   ; --                    ; --  ; --   ;
; Wr_data[14]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_data[15]     ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_addr[22]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[22]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[23]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[23]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[0]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_addr[0]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[9]      ; Input    ; (6) 1928 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[9]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_addr[1]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_addr[1]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[10]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[10]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[2]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_addr[2]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_addr[11]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[11]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[3]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[3]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[12]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[12]     ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_addr[4]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_addr[4]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[13]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[13]     ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_addr[5]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[5]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[14]     ; Input    ; (6) 1928 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[14]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[6]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_addr[6]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_addr[15]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[15]     ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_addr[7]      ; Input    ; --            ; (6) 1928 ps   ; --                    ; --  ; --   ;
; Rd_addr[7]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_addr[16]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[16]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[8]      ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[8]      ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_addr[17]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[17]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[18]     ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_addr[18]     ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_addr[19]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_addr[19]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[20]     ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_addr[20]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_addr[21]     ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_addr[21]     ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[1]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[0]  ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_max_addr[2]  ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_max_addr[3]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[5]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[4]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[7]  ; Input    ; (6) 1928 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[6]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[8]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[9]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[11] ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_max_addr[10] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[13] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[12] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[15] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[14] ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_max_addr[23] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[22] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[21] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[20] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[19] ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Wr_max_addr[18] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[17] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Wr_max_addr[16] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[1]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[0]  ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_max_addr[2]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[3]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[5]  ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_max_addr[4]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[7]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[6]  ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_max_addr[8]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[9]  ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[11] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[10] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[13] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[12] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[15] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[14] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[23] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[22] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[21] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[20] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[19] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
; Rd_max_addr[18] ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_max_addr[17] ; Input    ; --            ; (6) 1924 ps   ; --                    ; --  ; --   ;
; Rd_max_addr[16] ; Input    ; (6) 1924 ps   ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Dq[0]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|altsyncram_ug31:fifo_ram|ram_block5a0  ; 0                 ; 6       ;
; Dq[1]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|altsyncram_ug31:fifo_ram|ram_block5a0  ; 0                 ; 6       ;
; Dq[2]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|altsyncram_ug31:fifo_ram|ram_block5a0  ; 0                 ; 6       ;
; Dq[3]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|altsyncram_ug31:fifo_ram|ram_block5a0  ; 0                 ; 6       ;
; Dq[4]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|altsyncram_ug31:fifo_ram|ram_block5a0  ; 0                 ; 6       ;
; Dq[5]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|altsyncram_ug31:fifo_ram|ram_block5a0  ; 1                 ; 6       ;
; Dq[6]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|altsyncram_ug31:fifo_ram|ram_block5a0  ; 0                 ; 6       ;
; Dq[7]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|altsyncram_ug31:fifo_ram|ram_block5a0  ; 0                 ; 6       ;
; Dq[8]                                                                                                               ;                   ;         ;
; Dq[9]                                                                                                               ;                   ;         ;
; Dq[10]                                                                                                              ;                   ;         ;
; Dq[11]                                                                                                              ;                   ;         ;
; Dq[12]                                                                                                              ;                   ;         ;
; Dq[13]                                                                                                              ;                   ;         ;
; Dq[14]                                                                                                              ;                   ;         ;
; Dq[15]                                                                                                              ;                   ;         ;
; Rst_n                                                                                                               ;                   ;         ;
; Wr_clk                                                                                                              ;                   ;         ;
; Wr_load                                                                                                             ;                   ;         ;
; Wr_en                                                                                                               ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|valid_wrreq~0                          ; 0                 ; 6       ;
; Rd_en                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|valid_rdreq~0                          ; 0                 ; 6       ;
; Sd_clk                                                                                                              ;                   ;         ;
; Rd_clk                                                                                                              ;                   ;         ;
; Rd_load                                                                                                             ;                   ;         ;
; Clk                                                                                                                 ;                   ;         ;
; Wr_data[0]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; Wr_data[1]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 1                 ; 6       ;
; Wr_data[2]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; Wr_data[3]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; Wr_data[4]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; Wr_data[5]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; Wr_data[6]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 1                 ; 6       ;
; Wr_data[7]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 1                 ; 6       ;
; Wr_data[8]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; Wr_data[9]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 1                 ; 6       ;
; Wr_data[10]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; Wr_data[11]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; Wr_data[12]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; Wr_data[13]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 1                 ; 6       ;
; Wr_data[14]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 0                 ; 6       ;
; Wr_data[15]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a0 ; 1                 ; 6       ;
; Wr_addr[22]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[22]~2                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[22]~3                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[22]~1                                                                                          ; 0                 ; 6       ;
; Rd_addr[22]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[22]~2                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[22]~3                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[22]~1                                                                                          ; 0                 ; 6       ;
; Wr_addr[23]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[23]~6                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[23]~7                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[23]~5                                                                                          ; 0                 ; 6       ;
; Rd_addr[23]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[23]~6                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[23]~7                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[23]~5                                                                                          ; 0                 ; 6       ;
; Wr_addr[0]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[0]~14                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[0]~15                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[0]~13                                                                                          ; 1                 ; 6       ;
; Rd_addr[0]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[0]~14                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[0]~15                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[0]~13                                                                                          ; 0                 ; 6       ;
; Wr_addr[9]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[9]~10                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[9]~11                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[9]~9                                                                                           ; 0                 ; 6       ;
; Rd_addr[9]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[9]~10                                                                                          ; 1                 ; 6       ;
;      - rd_sdram_addr[9]~11                                                                                          ; 1                 ; 6       ;
;      - rd_sdram_addr[9]~9                                                                                           ; 1                 ; 6       ;
; Wr_addr[1]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[1]~22                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[1]~23                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[1]~21                                                                                          ; 1                 ; 6       ;
; Rd_addr[1]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[1]~22                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[1]~23                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[1]~21                                                                                          ; 0                 ; 6       ;
; Wr_addr[10]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[10]~18                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[10]~19                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[10]~17                                                                                         ; 0                 ; 6       ;
; Rd_addr[10]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[10]~18                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[10]~19                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[10]~17                                                                                         ; 0                 ; 6       ;
; Wr_addr[2]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[2]~30                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[2]~31                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[2]~29                                                                                          ; 1                 ; 6       ;
; Rd_addr[2]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[2]~30                                                                                          ; 1                 ; 6       ;
;      - rd_sdram_addr[2]~31                                                                                          ; 1                 ; 6       ;
;      - rd_sdram_addr[2]~29                                                                                          ; 1                 ; 6       ;
; Wr_addr[11]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[11]~26                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[11]~27                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[11]~25                                                                                         ; 0                 ; 6       ;
; Rd_addr[11]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[11]~26                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[11]~27                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[11]~25                                                                                         ; 0                 ; 6       ;
; Wr_addr[3]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[3]~38                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[3]~39                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[3]~37                                                                                          ; 0                 ; 6       ;
; Rd_addr[3]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[3]~38                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[3]~39                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[3]~37                                                                                          ; 0                 ; 6       ;
; Wr_addr[12]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[12]~34                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[12]~35                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[12]~33                                                                                         ; 0                 ; 6       ;
; Rd_addr[12]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[12]~34                                                                                         ; 1                 ; 6       ;
;      - rd_sdram_addr[12]~35                                                                                         ; 1                 ; 6       ;
;      - rd_sdram_addr[12]~33                                                                                         ; 1                 ; 6       ;
; Wr_addr[4]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[4]~46                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[4]~47                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[4]~45                                                                                          ; 1                 ; 6       ;
; Rd_addr[4]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[4]~46                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[4]~47                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[4]~45                                                                                          ; 0                 ; 6       ;
; Wr_addr[13]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[13]~42                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[13]~43                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[13]~41                                                                                         ; 0                 ; 6       ;
; Rd_addr[13]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[13]~42                                                                                         ; 1                 ; 6       ;
;      - rd_sdram_addr[13]~43                                                                                         ; 1                 ; 6       ;
;      - rd_sdram_addr[13]~41                                                                                         ; 1                 ; 6       ;
; Wr_addr[5]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[5]~54                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[5]~55                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[5]~53                                                                                          ; 0                 ; 6       ;
; Rd_addr[5]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[5]~54                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[5]~55                                                                                          ; 0                 ; 6       ;
;      - rd_sdram_addr[5]~53                                                                                          ; 0                 ; 6       ;
; Wr_addr[14]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[14]~50                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[14]~51                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[14]~49                                                                                         ; 0                 ; 6       ;
; Rd_addr[14]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[14]~50                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[14]~51                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[14]~49                                                                                         ; 0                 ; 6       ;
; Wr_addr[6]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[6]~62                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[6]~63                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[6]~61                                                                                          ; 1                 ; 6       ;
; Rd_addr[6]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[6]~62                                                                                          ; 1                 ; 6       ;
;      - rd_sdram_addr[6]~63                                                                                          ; 1                 ; 6       ;
;      - rd_sdram_addr[6]~61                                                                                          ; 1                 ; 6       ;
; Wr_addr[15]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[15]~58                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[15]~59                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[15]~57                                                                                         ; 0                 ; 6       ;
; Rd_addr[15]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[15]~58                                                                                         ; 1                 ; 6       ;
;      - rd_sdram_addr[15]~59                                                                                         ; 1                 ; 6       ;
;      - rd_sdram_addr[15]~57                                                                                         ; 1                 ; 6       ;
; Wr_addr[7]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[7]~70                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[7]~71                                                                                          ; 1                 ; 6       ;
;      - wr_sdram_addr[7]~69                                                                                          ; 1                 ; 6       ;
; Rd_addr[7]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[7]~70                                                                                          ; 1                 ; 6       ;
;      - rd_sdram_addr[7]~71                                                                                          ; 1                 ; 6       ;
;      - rd_sdram_addr[7]~69                                                                                          ; 1                 ; 6       ;
; Wr_addr[16]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[16]~66                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[16]~67                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[16]~65                                                                                         ; 0                 ; 6       ;
; Rd_addr[16]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[16]~66                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[16]~67                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[16]~65                                                                                         ; 0                 ; 6       ;
; Wr_addr[8]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[8]~78                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[8]~79                                                                                          ; 0                 ; 6       ;
;      - wr_sdram_addr[8]~77                                                                                          ; 0                 ; 6       ;
; Rd_addr[8]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[8]~78                                                                                          ; 1                 ; 6       ;
;      - rd_sdram_addr[8]~79                                                                                          ; 1                 ; 6       ;
;      - rd_sdram_addr[8]~77                                                                                          ; 1                 ; 6       ;
; Wr_addr[17]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[17]~74                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[17]~75                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[17]~73                                                                                         ; 0                 ; 6       ;
; Rd_addr[17]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[17]~74                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[17]~75                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[17]~73                                                                                         ; 0                 ; 6       ;
; Wr_addr[18]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[18]~82                                                                                         ; 1                 ; 6       ;
;      - wr_sdram_addr[18]~83                                                                                         ; 1                 ; 6       ;
;      - wr_sdram_addr[18]~81                                                                                         ; 1                 ; 6       ;
; Rd_addr[18]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[18]~82                                                                                         ; 1                 ; 6       ;
;      - rd_sdram_addr[18]~83                                                                                         ; 1                 ; 6       ;
;      - rd_sdram_addr[18]~81                                                                                         ; 1                 ; 6       ;
; Wr_addr[19]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[19]~86                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[19]~87                                                                                         ; 0                 ; 6       ;
;      - wr_sdram_addr[19]~85                                                                                         ; 0                 ; 6       ;
; Rd_addr[19]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[19]~86                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[19]~87                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[19]~85                                                                                         ; 0                 ; 6       ;
; Wr_addr[20]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[20]~90                                                                                         ; 1                 ; 6       ;
;      - wr_sdram_addr[20]~91                                                                                         ; 1                 ; 6       ;
;      - wr_sdram_addr[20]~89                                                                                         ; 1                 ; 6       ;
; Rd_addr[20]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[20]~90                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[20]~91                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[20]~89                                                                                         ; 0                 ; 6       ;
; Wr_addr[21]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[21]~94                                                                                         ; 1                 ; 6       ;
;      - wr_sdram_addr[21]~95                                                                                         ; 1                 ; 6       ;
;      - wr_sdram_addr[21]~93                                                                                         ; 1                 ; 6       ;
; Rd_addr[21]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[21]~94                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[21]~95                                                                                         ; 0                 ; 6       ;
;      - rd_sdram_addr[21]~93                                                                                         ; 0                 ; 6       ;
; Wr_max_addr[1]                                                                                                      ;                   ;         ;
;      - Equal0~0                                                                                                     ; 0                 ; 6       ;
; Wr_max_addr[0]                                                                                                      ;                   ;         ;
;      - Equal0~0                                                                                                     ; 1                 ; 6       ;
; Wr_max_addr[2]                                                                                                      ;                   ;         ;
;      - Equal0~1                                                                                                     ; 1                 ; 6       ;
; Wr_max_addr[3]                                                                                                      ;                   ;         ;
;      - Add0~1                                                                                                       ; 0                 ; 6       ;
;      - Equal0~1                                                                                                     ; 0                 ; 6       ;
; Wr_max_addr[5]                                                                                                      ;                   ;         ;
;      - Add0~4                                                                                                       ; 0                 ; 6       ;
; Wr_max_addr[4]                                                                                                      ;                   ;         ;
;      - Add0~2                                                                                                       ; 0                 ; 6       ;
; Wr_max_addr[7]                                                                                                      ;                   ;         ;
;      - Add0~8                                                                                                       ; 0                 ; 6       ;
; Wr_max_addr[6]                                                                                                      ;                   ;         ;
;      - Add0~6                                                                                                       ; 0                 ; 6       ;
; Wr_max_addr[8]                                                                                                      ;                   ;         ;
;      - Add0~10                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[9]                                                                                                      ;                   ;         ;
;      - Add0~12                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[11]                                                                                                     ;                   ;         ;
;      - Add0~16                                                                                                      ; 1                 ; 6       ;
; Wr_max_addr[10]                                                                                                     ;                   ;         ;
;      - Add0~14                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[13]                                                                                                     ;                   ;         ;
;      - Add0~20                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[12]                                                                                                     ;                   ;         ;
;      - Add0~18                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[15]                                                                                                     ;                   ;         ;
;      - Add0~24                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[14]                                                                                                     ;                   ;         ;
;      - Add0~22                                                                                                      ; 1                 ; 6       ;
; Wr_max_addr[23]                                                                                                     ;                   ;         ;
;      - Add0~40                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[22]                                                                                                     ;                   ;         ;
;      - Add0~38                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[21]                                                                                                     ;                   ;         ;
;      - Add0~36                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[20]                                                                                                     ;                   ;         ;
;      - Add0~34                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[19]                                                                                                     ;                   ;         ;
;      - Add0~32                                                                                                      ; 1                 ; 6       ;
; Wr_max_addr[18]                                                                                                     ;                   ;         ;
;      - Add0~30                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[17]                                                                                                     ;                   ;         ;
;      - Add0~28                                                                                                      ; 0                 ; 6       ;
; Wr_max_addr[16]                                                                                                     ;                   ;         ;
;      - Add0~26                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[1]                                                                                                      ;                   ;         ;
;      - Equal1~0                                                                                                     ; 0                 ; 6       ;
; Rd_max_addr[0]                                                                                                      ;                   ;         ;
;      - Equal1~0                                                                                                     ; 1                 ; 6       ;
; Rd_max_addr[2]                                                                                                      ;                   ;         ;
;      - Equal1~1                                                                                                     ; 0                 ; 6       ;
; Rd_max_addr[3]                                                                                                      ;                   ;         ;
;      - Add2~1                                                                                                       ; 0                 ; 6       ;
;      - Equal1~1                                                                                                     ; 0                 ; 6       ;
; Rd_max_addr[5]                                                                                                      ;                   ;         ;
;      - Add2~4                                                                                                       ; 1                 ; 6       ;
; Rd_max_addr[4]                                                                                                      ;                   ;         ;
;      - Add2~2                                                                                                       ; 0                 ; 6       ;
; Rd_max_addr[7]                                                                                                      ;                   ;         ;
;      - Add2~8                                                                                                       ; 0                 ; 6       ;
; Rd_max_addr[6]                                                                                                      ;                   ;         ;
;      - Add2~6                                                                                                       ; 1                 ; 6       ;
; Rd_max_addr[8]                                                                                                      ;                   ;         ;
;      - Add2~10                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[9]                                                                                                      ;                   ;         ;
;      - Add2~12                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[11]                                                                                                     ;                   ;         ;
;      - Add2~16                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[10]                                                                                                     ;                   ;         ;
;      - Add2~14                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[13]                                                                                                     ;                   ;         ;
;      - Add2~20                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[12]                                                                                                     ;                   ;         ;
;      - Add2~18                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[15]                                                                                                     ;                   ;         ;
;      - Add2~24                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[14]                                                                                                     ;                   ;         ;
;      - Add2~22                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[23]                                                                                                     ;                   ;         ;
;      - Add2~40                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[22]                                                                                                     ;                   ;         ;
;      - Add2~38                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[21]                                                                                                     ;                   ;         ;
;      - Add2~36                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[20]                                                                                                     ;                   ;         ;
;      - Add2~34                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[19]                                                                                                     ;                   ;         ;
;      - Add2~32                                                                                                      ; 0                 ; 6       ;
; Rd_max_addr[18]                                                                                                     ;                   ;         ;
;      - Add2~30                                                                                                      ; 1                 ; 6       ;
; Rd_max_addr[17]                                                                                                     ;                   ;         ;
;      - Add2~28                                                                                                      ; 1                 ; 6       ;
; Rd_max_addr[16]                                                                                                     ;                   ;         ;
;      - Add2~26                                                                                                      ; 0                 ; 6       ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Clk                                                                                 ; PIN_J1             ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Clk                                                                                 ; PIN_J1             ; 318     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Rd_clk                                                                              ; PIN_Y1             ; 57      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Rd_load                                                                             ; PIN_AG15           ; 122     ; Async. clear               ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; Rst_n                                                                               ; PIN_AG14           ; 95      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Rst_n                                                                               ; PIN_AG14           ; 278     ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Sd_clk                                                                              ; PIN_AH14           ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Sd_clk                                                                              ; PIN_AH14           ; 50      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; Wr_clk                                                                              ; PIN_Y2             ; 66      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Wr_load                                                                             ; PIN_AH15           ; 122     ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|valid_rdreq~0 ; LCCOMB_X60_Y29_N10 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|valid_wrreq~0 ; LCCOMB_X57_Y25_N28 ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|valid_rdreq~0 ; LCCOMB_X48_Y36_N10 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|valid_wrreq~0 ; LCCOMB_X46_Y37_N12 ; 19      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rd_sdram_addr[0]~122                                                                ; LCCOMB_X42_Y2_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rd_sdram_addr[20]~121                                                               ; LCCOMB_X42_Y3_N26  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_baddr[0]~1                                                                       ; LCCOMB_X41_Y1_N24  ; 24      ; Latch enable               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sdram_control:sdram_control|LessThan2~3                                             ; LCCOMB_X43_Y7_N26  ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|Sa[12]~15                                               ; LCCOMB_X48_Y8_N6   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|always7~1                                               ; LCCOMB_X45_Y3_N2   ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[7]~18         ; LCCOMB_X48_Y6_N2   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|main_state.READ                                         ; FF_X45_Y6_N3       ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|read_state:read_state|Sa[0]~0                           ; LCCOMB_X45_Y8_N4   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[0]~18                      ; LCCOMB_X48_Y8_N26  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|real_caddr_r[0]~1                                       ; LCCOMB_X45_Y7_N22  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~4                       ; LCCOMB_X45_Y9_N6   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|write_state:write_state|Ba[0]~0                         ; LCCOMB_X44_Y5_N16  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|write_state:write_state|Sa[0]~0                         ; LCCOMB_X44_Y5_N26  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild                   ; FF_X48_Y8_N5       ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[15]~28                   ; LCCOMB_X46_Y5_N4   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wr_sdram_addr[0]~124                                                                ; LCCOMB_X44_Y1_N12  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wr_sdram_addr[23]~123                                                               ; LCCOMB_X44_Y5_N18  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                              ;
+---------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name          ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clk           ; PIN_J1            ; 318     ; 1                                    ; Global Clock         ; GCLK2            ; --                        ;
; Rd_clk        ; PIN_Y1            ; 57      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; Rd_load       ; PIN_AG15          ; 122     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; Rst_n         ; PIN_AG14          ; 278     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; Sd_clk        ; PIN_AH14          ; 50      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; Wr_clk        ; PIN_Y2            ; 66      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; Wr_load       ; PIN_AH15          ; 122     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; sd_baddr[0]~1 ; LCCOMB_X41_Y1_N24 ; 24      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+---------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------+
; Rst_n~input                                                                                                                       ; 94      ;
; sdram_control:sdram_control|Equal0~8                                                                                              ; 35      ;
; sdram_control:sdram_control|Equal0~9                                                                                              ; 34      ;
; sdram_control:sdram_control|ref_time_cnt[1]~1                                                                                     ; 32      ;
; LessThan0~0                                                                                                                       ; 26      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|op_1~14                                                     ; 26      ;
; sdram_control:sdram_control|always7~1                                                                                             ; 24      ;
; sdram_control:sdram_control|main_state.WRITE                                                                                      ; 24      ;
; rd_sdram_addr[20]~121                                                                                                             ; 21      ;
; rd_sdram_addr[20]~120                                                                                                             ; 21      ;
; wr_sdram_addr[23]~123                                                                                                             ; 21      ;
; wr_sdram_addr[23]~122                                                                                                             ; 21      ;
; sdram_control:sdram_control|main_state.READ                                                                                       ; 21      ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|valid_rdreq~0                                               ; 20      ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|valid_wrreq~0                                               ; 20      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|valid_wrreq~0                                               ; 20      ;
; sdram_control:sdram_control|LessThan2~3                                                                                           ; 19      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|valid_rdreq~0                                               ; 19      ;
; sdram_control:sdram_control|write_state:write_state|Wr_data_vaild                                                                 ; 17      ;
; Clk~input                                                                                                                         ; 16      ;
; Sd_clk~input                                                                                                                      ; 16      ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[7]~18                                                       ; 16      ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~4                                                                     ; 16      ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[15]~28                                                                 ; 16      ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[0]~18                                                                    ; 16      ;
; sdram_control:sdram_control|main_state.AREF                                                                                       ; 15      ;
; sdram_control:sdram_control|write_state:write_state|Equal3~1                                                                      ; 13      ;
; sdram_control:sdram_control|read_state:read_state|Equal2~1                                                                        ; 12      ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[1]                                                                     ; 10      ;
; sdram_control:sdram_control|real_caddr_r[0]~1                                                                                     ; 9       ;
; sdram_control:sdram_control|read_state:read_state|Sa[0]~0                                                                         ; 9       ;
; sdram_control:sdram_control|aref_request                                                                                          ; 9       ;
; sdram_control:sdram_control|write_state:write_state|Sa[0]~0                                                                       ; 9       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[3]                                                                       ; 9       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                      ; 8       ;
; sdram_control:sdram_control|read_state:read_state|Equal4~0                                                                        ; 8       ;
; sdram_control:sdram_control|write_request                                                                                         ; 8       ;
; sdram_control:sdram_control|write_state:write_state|Equal2~5                                                                      ; 8       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                      ; 8       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                      ; 8       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[3]                                                                     ; 8       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                      ; 7       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                      ; 7       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                      ; 7       ;
; sdram_control:sdram_control|main_state.JUDGE                                                                                      ; 7       ;
; sdram_control:sdram_control|read_request                                                                                          ; 7       ;
; sdram_control:sdram_control|write_state:write_state|wr_opt_done                                                                   ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                      ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                      ; 7       ;
; sdram_control:sdram_control|Sa[12]~15                                                                                             ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                      ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                      ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                      ; 7       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                      ; 7       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                      ; 7       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[4]                                                                     ; 7       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[1]                                                                       ; 7       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                      ; 6       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                      ; 6       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                      ; 6       ;
; sdram_control:sdram_control|read_state:read_state|Equal1~5                                                                        ; 6       ;
; sdram_control:sdram_control|reme_aref_wri                                                                                         ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                      ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                      ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                      ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                      ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                      ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|wrptr_g[4]                                                  ; 6       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                      ; 6       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                      ; 6       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                      ; 6       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|wrptr_g[1]                                                  ; 6       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|wrptr_g[4]                                                  ; 6       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[2]                                                                     ; 6       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[0]                                                                     ; 6       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[4]                                                                     ; 6       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[2]                                                                       ; 6       ;
; Rd_load~input                                                                                                                     ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                         ; 5       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal1~1                                                                        ; 5       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_opt_done                                                        ; 5       ;
; sdram_control:sdram_control|reme_wri_rea                                                                                          ; 5       ;
; sdram_control:sdram_control|reme_wri_are                                                                                          ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                         ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                      ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                      ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|rdptr_g[4]                                                  ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|rdptr_g[7]                                                  ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|rdptr_g[8]                                                  ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                         ; 5       ;
; sdram_control:sdram_control|Ras_n~0                                                                                               ; 5       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Saddr[0]                                                                        ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|wrptr_g[1]                                                  ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|wrptr_g[3]                                                  ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|wrptr_g[7]                                                  ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|wrptr_g[6]                                                  ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|wrptr_g[8]                                                  ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                      ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                      ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|rdptr_g[1]                                                  ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|rdptr_g[4]                                                  ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|rdptr_g[7]                                                  ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|rdptr_g[8]                                                  ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|wrptr_g[3]                                                  ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|wrptr_g[7]                                                  ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|wrptr_g[6]                                                  ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|wrptr_g[8]                                                  ; 5       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[0]                                                          ; 5       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[3]                                                                     ; 5       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[2]                                                                     ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor5                        ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor5                        ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor5                        ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor5                        ; 4       ;
; sdram_control:sdram_control|write_state:write_state|Equal0~0                                                                      ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|_~0                             ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                         ; 4       ;
; sdram_control:sdram_control|write_state:write_state|Equal4~1                                                                      ; 4       ;
; sdram_control:sdram_control|LessThan2~2                                                                                           ; 4       ;
; sdram_control:sdram_control|LessThan2~1                                                                                           ; 4       ;
; sdram_control:sdram_control|LessThan2~0                                                                                           ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                      ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[4] ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[7] ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[8] ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                      ; 4       ;
; sdram_control:sdram_control|real_caddr_r[8]                                                                                       ; 4       ;
; sdram_control:sdram_control|real_caddr_r[7]                                                                                       ; 4       ;
; sdram_control:sdram_control|real_caddr_r[6]                                                                                       ; 4       ;
; sdram_control:sdram_control|real_caddr_r[5]                                                                                       ; 4       ;
; sdram_control:sdram_control|real_caddr_r[4]                                                                                       ; 4       ;
; sdram_control:sdram_control|real_caddr_r[3]                                                                                       ; 4       ;
; sdram_control:sdram_control|main_state~9                                                                                          ; 4       ;
; sdram_control:sdram_control|reme_aref_rea                                                                                         ; 4       ;
; sdram_control:sdram_control|read_state:read_state|WideOr0                                                                         ; 4       ;
; sdram_control:sdram_control|read_state:read_state|Equal2~0                                                                        ; 4       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Selector0~0                                                                     ; 4       ;
; sdram_control:sdram_control|reme_wri_wri                                                                                          ; 4       ;
; sdram_control:sdram_control|write_state:write_state|WideOr0                                                                       ; 4       ;
; sdram_control:sdram_control|write_state:write_state|Equal3~0                                                                      ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|rdptr_g[1]                                                  ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|rdptr_g[3]                                                  ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|rdptr_g[6]                                                  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor5                        ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor5                        ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                      ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                      ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|wrptr_g[0]                                                  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|wrptr_g[2]                                                  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|wrptr_g[5]                                                  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[4]  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[7]  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[8]  ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor5                        ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor5                        ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[1]   ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|rdptr_g[3]                                                  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[4]   ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[7]   ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|rdptr_g[6]                                                  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[8]   ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[1] ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|wrptr_g[0]                                                  ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|wrptr_g[2]                                                  ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|wrptr_g[5]                                                  ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[4] ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[7] ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[8] ; 4       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[2]                                                          ; 4       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[4]                                                          ; 4       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[3]                                                          ; 4       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[1]                                                                     ; 4       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[0]                                                                     ; 4       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[0]                                                                       ; 4       ;
; Rd_addr[21]~input                                                                                                                 ; 3       ;
; Wr_addr[21]~input                                                                                                                 ; 3       ;
; Rd_addr[20]~input                                                                                                                 ; 3       ;
; Wr_addr[20]~input                                                                                                                 ; 3       ;
; Rd_addr[19]~input                                                                                                                 ; 3       ;
; Wr_addr[19]~input                                                                                                                 ; 3       ;
; Rd_addr[18]~input                                                                                                                 ; 3       ;
; Wr_addr[18]~input                                                                                                                 ; 3       ;
; Rd_addr[17]~input                                                                                                                 ; 3       ;
; Wr_addr[17]~input                                                                                                                 ; 3       ;
; Rd_addr[8]~input                                                                                                                  ; 3       ;
; Wr_addr[8]~input                                                                                                                  ; 3       ;
; Rd_addr[16]~input                                                                                                                 ; 3       ;
; Wr_addr[16]~input                                                                                                                 ; 3       ;
; Rd_addr[7]~input                                                                                                                  ; 3       ;
; Wr_addr[7]~input                                                                                                                  ; 3       ;
; Rd_addr[15]~input                                                                                                                 ; 3       ;
; Wr_addr[15]~input                                                                                                                 ; 3       ;
; Rd_addr[6]~input                                                                                                                  ; 3       ;
; Wr_addr[6]~input                                                                                                                  ; 3       ;
; Rd_addr[14]~input                                                                                                                 ; 3       ;
; Wr_addr[14]~input                                                                                                                 ; 3       ;
; Rd_addr[5]~input                                                                                                                  ; 3       ;
; Wr_addr[5]~input                                                                                                                  ; 3       ;
; Rd_addr[13]~input                                                                                                                 ; 3       ;
; Wr_addr[13]~input                                                                                                                 ; 3       ;
; Rd_addr[4]~input                                                                                                                  ; 3       ;
; Wr_addr[4]~input                                                                                                                  ; 3       ;
; Rd_addr[12]~input                                                                                                                 ; 3       ;
; Wr_addr[12]~input                                                                                                                 ; 3       ;
; Rd_addr[3]~input                                                                                                                  ; 3       ;
; Wr_addr[3]~input                                                                                                                  ; 3       ;
; Rd_addr[11]~input                                                                                                                 ; 3       ;
; Wr_addr[11]~input                                                                                                                 ; 3       ;
; Rd_addr[2]~input                                                                                                                  ; 3       ;
; Wr_addr[2]~input                                                                                                                  ; 3       ;
; Rd_addr[10]~input                                                                                                                 ; 3       ;
; Wr_addr[10]~input                                                                                                                 ; 3       ;
; Rd_addr[1]~input                                                                                                                  ; 3       ;
; Wr_addr[1]~input                                                                                                                  ; 3       ;
; Rd_addr[9]~input                                                                                                                  ; 3       ;
; Wr_addr[9]~input                                                                                                                  ; 3       ;
; Rd_addr[0]~input                                                                                                                  ; 3       ;
; Wr_addr[0]~input                                                                                                                  ; 3       ;
; Rd_addr[23]~input                                                                                                                 ; 3       ;
; Wr_addr[23]~input                                                                                                                 ; 3       ;
; Rd_addr[22]~input                                                                                                                 ; 3       ;
; Wr_addr[22]~input                                                                                                                 ; 3       ;
; Wr_load~input                                                                                                                     ; 3       ;
; rd_sdram_addr[21]~93                                                                                                              ; 3       ;
; wr_sdram_addr[21]~93                                                                                                              ; 3       ;
; rd_sdram_addr[20]~89                                                                                                              ; 3       ;
; wr_sdram_addr[20]~89                                                                                                              ; 3       ;
; rd_sdram_addr[19]~85                                                                                                              ; 3       ;
; wr_sdram_addr[19]~85                                                                                                              ; 3       ;
; rd_sdram_addr[18]~81                                                                                                              ; 3       ;
; wr_sdram_addr[18]~81                                                                                                              ; 3       ;
; rd_sdram_addr[17]~73                                                                                                              ; 3       ;
; wr_sdram_addr[17]~73                                                                                                              ; 3       ;
; rd_sdram_addr[8]~77                                                                                                               ; 3       ;
; wr_sdram_addr[8]~77                                                                                                               ; 3       ;
; rd_sdram_addr[16]~65                                                                                                              ; 3       ;
; wr_sdram_addr[16]~65                                                                                                              ; 3       ;
; rd_sdram_addr[7]~69                                                                                                               ; 3       ;
; wr_sdram_addr[7]~69                                                                                                               ; 3       ;
; rd_sdram_addr[15]~57                                                                                                              ; 3       ;
; wr_sdram_addr[15]~57                                                                                                              ; 3       ;
; rd_sdram_addr[6]~61                                                                                                               ; 3       ;
; wr_sdram_addr[6]~61                                                                                                               ; 3       ;
; rd_sdram_addr[14]~49                                                                                                              ; 3       ;
; wr_sdram_addr[14]~49                                                                                                              ; 3       ;
; rd_sdram_addr[5]~53                                                                                                               ; 3       ;
; wr_sdram_addr[5]~53                                                                                                               ; 3       ;
; rd_sdram_addr[13]~41                                                                                                              ; 3       ;
; wr_sdram_addr[13]~41                                                                                                              ; 3       ;
; rd_sdram_addr[4]~45                                                                                                               ; 3       ;
; wr_sdram_addr[4]~45                                                                                                               ; 3       ;
; rd_sdram_addr[12]~33                                                                                                              ; 3       ;
; wr_sdram_addr[12]~33                                                                                                              ; 3       ;
; rd_sdram_addr[3]~37                                                                                                               ; 3       ;
; wr_sdram_addr[3]~37                                                                                                               ; 3       ;
; rd_sdram_addr[11]~25                                                                                                              ; 3       ;
; wr_sdram_addr[11]~25                                                                                                              ; 3       ;
; rd_sdram_addr[2]~29                                                                                                               ; 3       ;
; wr_sdram_addr[2]~29                                                                                                               ; 3       ;
; rd_sdram_addr[10]~17                                                                                                              ; 3       ;
; wr_sdram_addr[10]~17                                                                                                              ; 3       ;
; rd_sdram_addr[1]~21                                                                                                               ; 3       ;
; wr_sdram_addr[1]~21                                                                                                               ; 3       ;
; rd_sdram_addr[9]~9                                                                                                                ; 3       ;
; wr_sdram_addr[9]~9                                                                                                                ; 3       ;
; rd_sdram_addr[0]~13                                                                                                               ; 3       ;
; wr_sdram_addr[0]~13                                                                                                               ; 3       ;
; rd_sdram_addr[23]~5                                                                                                               ; 3       ;
; wr_sdram_addr[23]~5                                                                                                               ; 3       ;
; rd_sdram_addr[22]~1                                                                                                               ; 3       ;
; wr_sdram_addr[22]~1                                                                                                               ; 3       ;
; wr_sdram_addr[0]~124                                                                                                              ; 3       ;
; rd_sdram_addr[0]~122                                                                                                              ; 3       ;
; rd_sdram_addr[21]~94                                                                                                              ; 3       ;
; wr_sdram_addr[21]~94                                                                                                              ; 3       ;
; rd_sdram_addr[20]~90                                                                                                              ; 3       ;
; wr_sdram_addr[20]~90                                                                                                              ; 3       ;
; rd_sdram_addr[19]~86                                                                                                              ; 3       ;
; wr_sdram_addr[19]~86                                                                                                              ; 3       ;
; rd_sdram_addr[18]~82                                                                                                              ; 3       ;
; wr_sdram_addr[18]~82                                                                                                              ; 3       ;
; rd_sdram_addr[17]~74                                                                                                              ; 3       ;
; wr_sdram_addr[17]~74                                                                                                              ; 3       ;
; rd_sdram_addr[8]~78                                                                                                               ; 3       ;
; wr_sdram_addr[8]~78                                                                                                               ; 3       ;
; rd_sdram_addr[16]~66                                                                                                              ; 3       ;
; wr_sdram_addr[16]~66                                                                                                              ; 3       ;
; rd_sdram_addr[7]~70                                                                                                               ; 3       ;
; wr_sdram_addr[7]~70                                                                                                               ; 3       ;
; rd_sdram_addr[15]~58                                                                                                              ; 3       ;
; wr_sdram_addr[15]~58                                                                                                              ; 3       ;
; rd_sdram_addr[6]~62                                                                                                               ; 3       ;
; wr_sdram_addr[6]~62                                                                                                               ; 3       ;
; rd_sdram_addr[14]~50                                                                                                              ; 3       ;
; wr_sdram_addr[14]~50                                                                                                              ; 3       ;
; rd_sdram_addr[5]~54                                                                                                               ; 3       ;
; wr_sdram_addr[5]~54                                                                                                               ; 3       ;
; rd_sdram_addr[13]~42                                                                                                              ; 3       ;
; wr_sdram_addr[13]~42                                                                                                              ; 3       ;
; rd_sdram_addr[4]~46                                                                                                               ; 3       ;
; wr_sdram_addr[4]~46                                                                                                               ; 3       ;
; rd_sdram_addr[12]~34                                                                                                              ; 3       ;
; wr_sdram_addr[12]~34                                                                                                              ; 3       ;
; rd_sdram_addr[3]~38                                                                                                               ; 3       ;
; wr_sdram_addr[3]~38                                                                                                               ; 3       ;
; rd_sdram_addr[11]~26                                                                                                              ; 3       ;
; wr_sdram_addr[11]~26                                                                                                              ; 3       ;
; rd_sdram_addr[10]~18                                                                                                              ; 3       ;
; wr_sdram_addr[10]~18                                                                                                              ; 3       ;
; rd_sdram_addr[9]~10                                                                                                               ; 3       ;
; wr_sdram_addr[9]~10                                                                                                               ; 3       ;
; rd_sdram_addr[23]~6                                                                                                               ; 3       ;
; wr_sdram_addr[23]~6                                                                                                               ; 3       ;
; rd_sdram_addr[22]~2                                                                                                               ; 3       ;
; wr_sdram_addr[22]~2                                                                                                               ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor2                        ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor2                        ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor2                        ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor2                        ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|cntr_cout[5]~0                  ; 3       ;
; sdram_control:sdram_control|ref_time_cnt[3]                                                                                       ; 3       ;
; sdram_control:sdram_control|ref_time_cnt[4]                                                                                       ; 3       ;
; sdram_control:sdram_control|ref_time_cnt[9]                                                                                       ; 3       ;
; sdram_control:sdram_control|ref_time_cnt[10]                                                                                      ; 3       ;
; sdram_control:sdram_control|ref_time_cnt[0]                                                                                       ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|cntr_cout[5]~0                  ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~0                             ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[1] ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[3] ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[6] ; 3       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|Equal0~0                                                            ; 3       ;
; sdram_control:sdram_control|real_caddr_r[2]                                                                                       ; 3       ;
; sdram_control:sdram_control|real_caddr_r[1]                                                                                       ; 3       ;
; sdram_control:sdram_control|read_state:read_state|Equal3~0                                                                        ; 3       ;
; sdram_control:sdram_control|read_state:read_state|Equal1~4                                                                        ; 3       ;
; sdram_control:sdram_control|Selector5~0                                                                                           ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal4~0                                                                        ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal2~0                                                                        ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal0~2                                                                        ; 3       ;
; sdram_control:sdram_control|Selector1~2                                                                                           ; 3       ;
; sdram_control:sdram_control|write_state:write_state|Equal1~0                                                                      ; 3       ;
; sdram_control:sdram_control|write_state:write_state|Equal2~4                                                                      ; 3       ;
; sdram_control:sdram_control|real_caddr_r[0]                                                                                       ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|cntr_cout[5]~1                  ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|_~2                             ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                      ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                      ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|rdptr_g[2]                                                  ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|rdptr_g[5]                                                  ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|cntr_cout[5]~0                  ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~0                             ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor2                        ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor2                        ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[1]  ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[3]  ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[6]  ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor2                        ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor2                        ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7                      ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8                      ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[3]   ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|rdptr_g[2]                                                  ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|rdptr_g[5]                                                  ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[6]   ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[3] ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[6] ; 3       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[1]                                                          ; 3       ;
; sdram_control:sdram_control|real_raddr_r[12]                                                                                      ; 3       ;
; sdram_control:sdram_control|real_raddr_r[11]                                                                                      ; 3       ;
; sdram_control:sdram_control|real_raddr_r[10]                                                                                      ; 3       ;
; sdram_control:sdram_control|real_raddr_r[9]                                                                                       ; 3       ;
; sdram_control:sdram_control|real_raddr_r[8]                                                                                       ; 3       ;
; sdram_control:sdram_control|real_raddr_r[7]                                                                                       ; 3       ;
; sdram_control:sdram_control|real_raddr_r[6]                                                                                       ; 3       ;
; sdram_control:sdram_control|real_raddr_r[5]                                                                                       ; 3       ;
; sdram_control:sdram_control|real_raddr_r[4]                                                                                       ; 3       ;
; sdram_control:sdram_control|real_raddr_r[3]                                                                                       ; 3       ;
; sdram_control:sdram_control|real_raddr_r[2]                                                                                       ; 3       ;
; sdram_control:sdram_control|real_raddr_r[1]                                                                                       ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[13]                                                                    ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[12]                                                                    ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[15]                                                                    ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[8]                                                                     ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[7]                                                                     ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[6]                                                                     ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[14]                                                                    ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[5]                                                                     ; 3       ;
; sdram_control:sdram_control|real_raddr_r[0]                                                                                       ; 3       ;
; Rd_max_addr[3]~input                                                                                                              ; 2       ;
; Wr_max_addr[3]~input                                                                                                              ; 2       ;
; sd_raddr[12]                                                                                                                      ; 2       ;
; sd_raddr[11]                                                                                                                      ; 2       ;
; sd_raddr[10]                                                                                                                      ; 2       ;
; sd_raddr[9]                                                                                                                       ; 2       ;
; sd_raddr[8]                                                                                                                       ; 2       ;
; sd_caddr[8]                                                                                                                       ; 2       ;
; sd_raddr[7]                                                                                                                       ; 2       ;
; sd_caddr[7]                                                                                                                       ; 2       ;
; sd_raddr[6]                                                                                                                       ; 2       ;
; sd_caddr[6]                                                                                                                       ; 2       ;
; sd_raddr[5]                                                                                                                       ; 2       ;
; sd_caddr[5]                                                                                                                       ; 2       ;
; sd_raddr[4]                                                                                                                       ; 2       ;
; sd_caddr[4]                                                                                                                       ; 2       ;
; sd_raddr[3]                                                                                                                       ; 2       ;
; sd_caddr[3]                                                                                                                       ; 2       ;
; sd_raddr[2]                                                                                                                       ; 2       ;
; sd_caddr[2]                                                                                                                       ; 2       ;
; sd_raddr[1]                                                                                                                       ; 2       ;
; sd_caddr[1]                                                                                                                       ; 2       ;
; sd_raddr[0]                                                                                                                       ; 2       ;
; sd_caddr[0]                                                                                                                       ; 2       ;
; sd_baddr[1]                                                                                                                       ; 2       ;
; sd_baddr[0]                                                                                                                       ; 2       ;
; Equal1~15                                                                                                                         ; 2       ;
; Equal0~15                                                                                                                         ; 2       ;
; Equal0~9                                                                                                                          ; 2       ;
; Equal0~4                                                                                                                          ; 2       ;
; rd_sdram_addr[2]~30                                                                                                               ; 2       ;
; wr_sdram_addr[2]~30                                                                                                               ; 2       ;
; rd_sdram_addr[1]~22                                                                                                               ; 2       ;
; wr_sdram_addr[1]~22                                                                                                               ; 2       ;
; rd_sdram_addr[0]~14                                                                                                               ; 2       ;
; wr_sdram_addr[0]~14                                                                                                               ; 2       ;
; sdram_control:sdram_control|reme_rea_rea                                                                                          ; 2       ;
; sdram_control:sdram_control|reme_rea_wri                                                                                          ; 2       ;
; sd_wr                                                                                                                             ; 2       ;
; sdram_control:sdram_control|Equal0~10                                                                                             ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[1]                                                                                       ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[2]                                                                                       ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[5]                                                                                       ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[6]                                                                                       ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[7]                                                                                       ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[8]                                                                                       ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[11]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[12]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[13]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[14]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[15]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[16]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[17]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[18]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[19]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[20]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[21]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[22]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[23]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[24]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[25]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[26]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[27]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[28]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[29]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[30]                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[31]                                                                                      ; 2       ;
; sdram_control:sdram_control|Selector7~0                                                                                           ; 2       ;
; sdram_control:sdram_control|write_state:write_state|always0~0                                                                     ; 2       ;
; sdram_control:sdram_control|real_caddr_r[11]                                                                                      ; 2       ;
; sdram_control:sdram_control|real_caddr_r[12]                                                                                      ; 2       ;
; sdram_control:sdram_control|real_caddr_r[10]                                                                                      ; 2       ;
; sdram_control:sdram_control|real_caddr_r[9]                                                                                       ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[0] ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[2] ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[5] ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|Equal1~5                                                            ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|WideNor0~0                                                          ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|Equal3~0                                                            ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|Equal1~4                                                            ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|Equal1~3                                                            ; 2       ;
; sdram_control:sdram_control|write_state:write_state|Ba[0]~0                                                                       ; 2       ;
; sdram_control:sdram_control|read_state:read_state|Equal1~3                                                                        ; 2       ;
; sdram_control:sdram_control|Selector6~0                                                                                           ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal0~3                                                                        ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal1~0                                                                        ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~0                                                                     ; 2       ;
; sdram_control:sdram_control|write_state:write_state|Equal4~0                                                                      ; 2       ;
; sdram_control:sdram_control|write_state:write_state|Equal2~3                                                                      ; 2       ;
; sdram_control:sdram_control|write_state:write_state|Equal2~2                                                                      ; 2       ;
; sdram_control:sdram_control|write_state:write_state|Equal2~1                                                                      ; 2       ;
; sdram_control:sdram_control|write_state:write_state|Equal2~0                                                                      ; 2       ;
; sdram_control:sdram_control|read_state:read_state|Equal1~2                                                                        ; 2       ;
; sdram_control:sdram_control|read_state:read_state|Equal1~1                                                                        ; 2       ;
; sdram_control:sdram_control|read_state:read_state|Equal1~0                                                                        ; 2       ;
; sdram_control:sdram_control|write_state:write_state|Sa[12]                                                                        ; 2       ;
; sdram_control:sdram_control|read_state:read_state|Sa[12]                                                                          ; 2       ;
; sdram_control:sdram_control|write_state:write_state|Sa[11]                                                                        ; 2       ;
; sdram_control:sdram_control|read_state:read_state|Sa[11]                                                                          ; 2       ;
; sdram_control:sdram_control|read_state:read_state|Sa[10]                                                                          ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Saddr[10]                                                                       ; 2       ;
; sdram_control:sdram_control|write_state:write_state|Sa[10]                                                                        ; 2       ;
; sdram_control:sdram_control|write_state:write_state|Sa[9]                                                                         ; 2       ;
; sdram_control:sdram_control|read_state:read_state|Sa[9]                                                                           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|ram_address_a[7]                                            ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[0]  ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[2]  ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe9|dffe11a[5]  ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor7                        ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|cmpr_f66:rdempty_eq_comp|aneb_result_wire[0]~4              ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[0]   ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[2]   ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe6|dffe8a[5]   ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|cmpr_f66:wrfull_eq_comp|aneb_result_wire[0]~4               ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[0] ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[2] ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16|dffe18a[5] ; 2       ;
; Add0~42                                                                                                                           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|op_2~14                                                     ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[15]                                                         ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[14]                                                         ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[13]                                                         ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[12]                                                         ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[11]                                                         ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[10]                                                         ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[9]                                                          ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[8]                                                          ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[7]                                                          ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[6]                                                          ; 2       ;
; sdram_control:sdram_control|auto_refre_state:auto_refre_state|ref_cnt[5]                                                          ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[11]                                                                    ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[10]                                                                    ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[9]                                                                     ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[15]                                                                    ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[14]                                                                    ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[13]                                                                    ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[12]                                                                    ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[11]                                                                    ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[10]                                                                    ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[9]                                                                     ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[8]                                                                     ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[7]                                                                     ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[6]                                                                     ; 2       ;
; sdram_control:sdram_control|write_state:write_state|wr_cnt[5]                                                                     ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[15]                                                                      ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[14]                                                                      ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[13]                                                                      ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[12]                                                                      ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[11]                                                                      ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[10]                                                                      ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[9]                                                                       ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[8]                                                                       ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[7]                                                                       ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[6]                                                                       ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[5]                                                                       ; 2       ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[4]                                                                       ; 2       ;
; Rd_max_addr[16]~input                                                                                                             ; 1       ;
; Rd_max_addr[17]~input                                                                                                             ; 1       ;
; Rd_max_addr[18]~input                                                                                                             ; 1       ;
; Rd_max_addr[19]~input                                                                                                             ; 1       ;
; Rd_max_addr[20]~input                                                                                                             ; 1       ;
; Rd_max_addr[21]~input                                                                                                             ; 1       ;
; Rd_max_addr[22]~input                                                                                                             ; 1       ;
; Rd_max_addr[23]~input                                                                                                             ; 1       ;
; Rd_max_addr[14]~input                                                                                                             ; 1       ;
; Rd_max_addr[15]~input                                                                                                             ; 1       ;
; Rd_max_addr[12]~input                                                                                                             ; 1       ;
; Rd_max_addr[13]~input                                                                                                             ; 1       ;
; Rd_max_addr[10]~input                                                                                                             ; 1       ;
; Rd_max_addr[11]~input                                                                                                             ; 1       ;
; Rd_max_addr[9]~input                                                                                                              ; 1       ;
; Rd_max_addr[8]~input                                                                                                              ; 1       ;
; Rd_max_addr[6]~input                                                                                                              ; 1       ;
; Rd_max_addr[7]~input                                                                                                              ; 1       ;
; Rd_max_addr[4]~input                                                                                                              ; 1       ;
; Rd_max_addr[5]~input                                                                                                              ; 1       ;
; Rd_max_addr[2]~input                                                                                                              ; 1       ;
; Rd_max_addr[0]~input                                                                                                              ; 1       ;
; Rd_max_addr[1]~input                                                                                                              ; 1       ;
; Wr_max_addr[16]~input                                                                                                             ; 1       ;
; Wr_max_addr[17]~input                                                                                                             ; 1       ;
; Wr_max_addr[18]~input                                                                                                             ; 1       ;
; Wr_max_addr[19]~input                                                                                                             ; 1       ;
; Wr_max_addr[20]~input                                                                                                             ; 1       ;
; Wr_max_addr[21]~input                                                                                                             ; 1       ;
; Wr_max_addr[22]~input                                                                                                             ; 1       ;
; Wr_max_addr[23]~input                                                                                                             ; 1       ;
; Wr_max_addr[14]~input                                                                                                             ; 1       ;
; Wr_max_addr[15]~input                                                                                                             ; 1       ;
; Wr_max_addr[12]~input                                                                                                             ; 1       ;
; Wr_max_addr[13]~input                                                                                                             ; 1       ;
; Wr_max_addr[10]~input                                                                                                             ; 1       ;
; Wr_max_addr[11]~input                                                                                                             ; 1       ;
; Wr_max_addr[9]~input                                                                                                              ; 1       ;
; Wr_max_addr[8]~input                                                                                                              ; 1       ;
; Wr_max_addr[6]~input                                                                                                              ; 1       ;
; Wr_max_addr[7]~input                                                                                                              ; 1       ;
; Wr_max_addr[4]~input                                                                                                              ; 1       ;
; Wr_max_addr[5]~input                                                                                                              ; 1       ;
; Wr_max_addr[2]~input                                                                                                              ; 1       ;
; Wr_max_addr[0]~input                                                                                                              ; 1       ;
; Wr_max_addr[1]~input                                                                                                              ; 1       ;
; Wr_data[15]~input                                                                                                                 ; 1       ;
; Wr_data[14]~input                                                                                                                 ; 1       ;
; Wr_data[13]~input                                                                                                                 ; 1       ;
; Wr_data[12]~input                                                                                                                 ; 1       ;
; Wr_data[11]~input                                                                                                                 ; 1       ;
; Wr_data[10]~input                                                                                                                 ; 1       ;
; Wr_data[9]~input                                                                                                                  ; 1       ;
; Wr_data[8]~input                                                                                                                  ; 1       ;
; Wr_data[7]~input                                                                                                                  ; 1       ;
; Wr_data[6]~input                                                                                                                  ; 1       ;
; Wr_data[5]~input                                                                                                                  ; 1       ;
; Wr_data[4]~input                                                                                                                  ; 1       ;
; Wr_data[3]~input                                                                                                                  ; 1       ;
; Wr_data[2]~input                                                                                                                  ; 1       ;
; Wr_data[1]~input                                                                                                                  ; 1       ;
; Wr_data[0]~input                                                                                                                  ; 1       ;
; Rd_en~input                                                                                                                       ; 1       ;
; Wr_en~input                                                                                                                       ; 1       ;
; Dq[7]~input                                                                                                                       ; 1       ;
; Dq[6]~input                                                                                                                       ; 1       ;
; Dq[5]~input                                                                                                                       ; 1       ;
; Dq[4]~input                                                                                                                       ; 1       ;
; Dq[3]~input                                                                                                                       ; 1       ;
; Dq[2]~input                                                                                                                       ; 1       ;
; Dq[1]~input                                                                                                                       ; 1       ;
; Dq[0]~input                                                                                                                       ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0~_wirecell            ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0~_wirecell            ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|rdptr_g[0]~0                                                ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|wrptr_g[0]~0                                                ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|rdptr_g[0]~0                                                ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|wrptr_g[0]~0                                                ; 1       ;
; sdram_control:sdram_control|Add0~156                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~155                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~154                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~153                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~152                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~151                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~150                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~149                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~148                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~147                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~146                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~145                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~144                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~143                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~142                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~141                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~140                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~139                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~138                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~137                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~136                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~135                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~134                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~133                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~132                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~131                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~130                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~129                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~128                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~127                                                                                              ; 1       ;
; sdram_control:sdram_control|Add0~126                                                                                              ; 1       ;
; sdram_control:sdram_control|write_state:write_state|Command~5                                                                     ; 1       ;
; sdram_control:sdram_control|Selector1~5                                                                                           ; 1       ;
; rd_sdram_addr[21]~95                                                                                                              ; 1       ;
; wr_sdram_addr[21]~95                                                                                                              ; 1       ;
; rd_sdram_addr[20]~91                                                                                                              ; 1       ;
; wr_sdram_addr[20]~91                                                                                                              ; 1       ;
; rd_sdram_addr[19]~87                                                                                                              ; 1       ;
; wr_sdram_addr[19]~87                                                                                                              ; 1       ;
; rd_sdram_addr[18]~83                                                                                                              ; 1       ;
; wr_sdram_addr[18]~83                                                                                                              ; 1       ;
; rd_sdram_addr[17]~75                                                                                                              ; 1       ;
; wr_sdram_addr[17]~75                                                                                                              ; 1       ;
; rd_sdram_addr[8]~79                                                                                                               ; 1       ;
; wr_sdram_addr[8]~79                                                                                                               ; 1       ;
; rd_sdram_addr[16]~67                                                                                                              ; 1       ;
; wr_sdram_addr[16]~67                                                                                                              ; 1       ;
; rd_sdram_addr[7]~71                                                                                                               ; 1       ;
; wr_sdram_addr[7]~71                                                                                                               ; 1       ;
; rd_sdram_addr[15]~59                                                                                                              ; 1       ;
; wr_sdram_addr[15]~59                                                                                                              ; 1       ;
; rd_sdram_addr[6]~63                                                                                                               ; 1       ;
; wr_sdram_addr[6]~63                                                                                                               ; 1       ;
; rd_sdram_addr[14]~51                                                                                                              ; 1       ;
; wr_sdram_addr[14]~51                                                                                                              ; 1       ;
; rd_sdram_addr[5]~55                                                                                                               ; 1       ;
; wr_sdram_addr[5]~55                                                                                                               ; 1       ;
; rd_sdram_addr[13]~43                                                                                                              ; 1       ;
; wr_sdram_addr[13]~43                                                                                                              ; 1       ;
; rd_sdram_addr[4]~47                                                                                                               ; 1       ;
; wr_sdram_addr[4]~47                                                                                                               ; 1       ;
; rd_sdram_addr[12]~35                                                                                                              ; 1       ;
; wr_sdram_addr[12]~35                                                                                                              ; 1       ;
; rd_sdram_addr[3]~39                                                                                                               ; 1       ;
; wr_sdram_addr[3]~39                                                                                                               ; 1       ;
; rd_sdram_addr[11]~27                                                                                                              ; 1       ;
; wr_sdram_addr[11]~27                                                                                                              ; 1       ;
; rd_sdram_addr[2]~31                                                                                                               ; 1       ;
; wr_sdram_addr[2]~31                                                                                                               ; 1       ;
; rd_sdram_addr[10]~19                                                                                                              ; 1       ;
; wr_sdram_addr[10]~19                                                                                                              ; 1       ;
; rd_sdram_addr[1]~23                                                                                                               ; 1       ;
; wr_sdram_addr[1]~23                                                                                                               ; 1       ;
; rd_sdram_addr[9]~11                                                                                                               ; 1       ;
; wr_sdram_addr[9]~11                                                                                                               ; 1       ;
; rd_sdram_addr[0]~15                                                                                                               ; 1       ;
; Equal0~16                                                                                                                         ; 1       ;
; wr_sdram_addr[0]~15                                                                                                               ; 1       ;
; rd_sdram_addr[23]~7                                                                                                               ; 1       ;
; wr_sdram_addr[23]~7                                                                                                               ; 1       ;
; rd_sdram_addr[22]~3                                                                                                               ; 1       ;
; Equal1~14                                                                                                                         ; 1       ;
; Equal1~13                                                                                                                         ; 1       ;
; Equal1~12                                                                                                                         ; 1       ;
; Equal1~11                                                                                                                         ; 1       ;
; Equal1~10                                                                                                                         ; 1       ;
; Equal1~9                                                                                                                          ; 1       ;
; Equal1~8                                                                                                                          ; 1       ;
; Equal1~7                                                                                                                          ; 1       ;
; Equal1~6                                                                                                                          ; 1       ;
; Equal1~5                                                                                                                          ; 1       ;
; Equal1~4                                                                                                                          ; 1       ;
; Equal1~3                                                                                                                          ; 1       ;
; Equal1~2                                                                                                                          ; 1       ;
; Equal1~1                                                                                                                          ; 1       ;
; Equal1~0                                                                                                                          ; 1       ;
; wr_sdram_addr[22]~3                                                                                                               ; 1       ;
; Equal0~14                                                                                                                         ; 1       ;
; Equal0~13                                                                                                                         ; 1       ;
; Equal0~12                                                                                                                         ; 1       ;
; Equal0~11                                                                                                                         ; 1       ;
; Equal0~10                                                                                                                         ; 1       ;
; Equal0~8                                                                                                                          ; 1       ;
; Equal0~7                                                                                                                          ; 1       ;
; Equal0~6                                                                                                                          ; 1       ;
; Equal0~5                                                                                                                          ; 1       ;
; Equal0~3                                                                                                                          ; 1       ;
; Equal0~2                                                                                                                          ; 1       ;
; Equal0~1                                                                                                                          ; 1       ;
; Equal0~0                                                                                                                          ; 1       ;
; rd_sdram_addr[21]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[21]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[20]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[20]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[19]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[19]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[18]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[18]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[17]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[17]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[8]~_emulated                                                                                                        ; 1       ;
; wr_sdram_addr[8]~_emulated                                                                                                        ; 1       ;
; rd_sdram_addr[16]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[16]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[7]~_emulated                                                                                                        ; 1       ;
; wr_sdram_addr[7]~_emulated                                                                                                        ; 1       ;
; rd_sdram_addr[15]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[15]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[6]~_emulated                                                                                                        ; 1       ;
; wr_sdram_addr[6]~_emulated                                                                                                        ; 1       ;
; rd_sdram_addr[14]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[14]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[5]~_emulated                                                                                                        ; 1       ;
; wr_sdram_addr[5]~_emulated                                                                                                        ; 1       ;
; rd_sdram_addr[13]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[13]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[4]~_emulated                                                                                                        ; 1       ;
; wr_sdram_addr[4]~_emulated                                                                                                        ; 1       ;
; rd_sdram_addr[12]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[12]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[3]~_emulated                                                                                                        ; 1       ;
; wr_sdram_addr[3]~_emulated                                                                                                        ; 1       ;
; rd_sdram_addr[11]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[11]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[2]~_emulated                                                                                                        ; 1       ;
; wr_sdram_addr[2]~_emulated                                                                                                        ; 1       ;
; rd_sdram_addr[10]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[10]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[1]~_emulated                                                                                                        ; 1       ;
; wr_sdram_addr[1]~_emulated                                                                                                        ; 1       ;
; rd_sdram_addr[9]~_emulated                                                                                                        ; 1       ;
; wr_sdram_addr[9]~_emulated                                                                                                        ; 1       ;
; rd_sdram_addr[0]~_emulated                                                                                                        ; 1       ;
; wr_sdram_addr[0]~_emulated                                                                                                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|_~6                             ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|_~5                             ; 1       ;
; rd_sdram_addr[23]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[23]~_emulated                                                                                                       ; 1       ;
; rd_sdram_addr[22]~_emulated                                                                                                       ; 1       ;
; wr_sdram_addr[22]~_emulated                                                                                                       ; 1       ;
; sd_raddr[12]~12                                                                                                                   ; 1       ;
; sd_raddr[11]~11                                                                                                                   ; 1       ;
; sd_raddr[10]~10                                                                                                                   ; 1       ;
; sd_raddr[9]~9                                                                                                                     ; 1       ;
; sd_raddr[8]~8                                                                                                                     ; 1       ;
; sd_caddr[8]~8                                                                                                                     ; 1       ;
; sd_raddr[7]~7                                                                                                                     ; 1       ;
; sd_caddr[7]~7                                                                                                                     ; 1       ;
; sd_raddr[6]~6                                                                                                                     ; 1       ;
; sd_caddr[6]~6                                                                                                                     ; 1       ;
; sd_raddr[5]~5                                                                                                                     ; 1       ;
; sd_caddr[5]~5                                                                                                                     ; 1       ;
; sd_raddr[4]~4                                                                                                                     ; 1       ;
; sd_caddr[4]~4                                                                                                                     ; 1       ;
; sd_raddr[3]~3                                                                                                                     ; 1       ;
; sd_caddr[3]~3                                                                                                                     ; 1       ;
; sd_raddr[2]~2                                                                                                                     ; 1       ;
; sd_caddr[2]~2                                                                                                                     ; 1       ;
; sd_raddr[1]~1                                                                                                                     ; 1       ;
; sd_caddr[1]~1                                                                                                                     ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor0                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor0                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor1                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor1                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor3                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor3                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor4                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor4                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor6                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor6                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor7                        ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor7                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor0                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor0                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor1                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor1                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor3                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor3                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor4                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor4                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor6                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor6                        ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor7                        ; 1       ;
; sd_raddr[0]~0                                                                                                                     ; 1       ;
; sd_caddr[0]~0                                                                                                                     ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~7                             ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~6                             ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|delayed_wrptr_g[1]                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|delayed_wrptr_g[0]                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|delayed_wrptr_g[3]                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|delayed_wrptr_g[2]                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|delayed_wrptr_g[5]                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|delayed_wrptr_g[4]                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|delayed_wrptr_g[7]                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|delayed_wrptr_g[6]                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|delayed_wrptr_g[8]                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|_~4                             ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                 ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1]                 ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2]                 ; 1       ;
; sd_baddr[1]~2                                                                                                                     ; 1       ;
; sdram_control:sdram_control|reme_rea_rea~0                                                                                        ; 1       ;
; sdram_control:sdram_control|Selector7~1                                                                                           ; 1       ;
; sd_baddr[0]~0                                                                                                                     ; 1       ;
; LessThan0~1                                                                                                                       ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[0]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[0]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[1]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[1]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[2]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[2]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[3]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[3]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[4]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[4]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[5]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[5]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[6]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[6]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[7]                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[7]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|op_2~16                                                     ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[0]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[0]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[1]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[1]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[2]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[2]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[3]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[3]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[4]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[4]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[5]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[5]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[6]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[6]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[7]                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[7]                               ; 1       ;
; sdram_control:sdram_control|ref_time_cnt[0]~3                                                                                     ; 1       ;
; sdram_control:sdram_control|ref_time_cnt[1]~2                                                                                     ; 1       ;
; sdram_control:sdram_control|ref_time_cnt[1]~0                                                                                     ; 1       ;
; sdram_control:sdram_control|Add2~23                                                                                               ; 1       ;
; sdram_control:sdram_control|Add2~22                                                                                               ; 1       ;
; sdram_control:sdram_control|Add2~17                                                                                               ; 1       ;
; sdram_control:sdram_control|Add2~14                                                                                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|_~6                             ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|_~5                             ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~5                             ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]                ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[1]                ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[2]                ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1~0                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|_~3                             ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3~0                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2~0                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|_~2                             ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5~0                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|_~1                             ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4~0                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7~0                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6~0                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a[1] ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a[0] ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a[3] ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a[2] ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a[5] ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a[4] ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a[7] ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a[6] ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a[8] ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8~0                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~7                             ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~6                             ; 1       ;
; sdram_control:sdram_control|write_state:write_state|always0~1                                                                     ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|ram_address_b[7]                                            ; 1       ;
; sdram_control:sdram_control|auto_refre_en                                                                                         ; 1       ;
; sdram_control:sdram_control|always7~0                                                                                             ; 1       ;
; sdram_control:sdram_control|raddr_r[12]                                                                                           ; 1       ;
; sdram_control:sdram_control|raddr_r[11]                                                                                           ; 1       ;
; sdram_control:sdram_control|raddr_r[10]                                                                                           ; 1       ;
; sdram_control:sdram_control|raddr_r[9]                                                                                            ; 1       ;
; sdram_control:sdram_control|raddr_r[8]                                                                                            ; 1       ;
; sdram_control:sdram_control|real_caddr_r~9                                                                                        ; 1       ;
; sdram_control:sdram_control|caddr_r[8]                                                                                            ; 1       ;
; sdram_control:sdram_control|raddr_r[7]                                                                                            ; 1       ;
; sdram_control:sdram_control|real_caddr_r~8                                                                                        ; 1       ;
; sdram_control:sdram_control|caddr_r[7]                                                                                            ; 1       ;
; sdram_control:sdram_control|raddr_r[6]                                                                                            ; 1       ;
; sdram_control:sdram_control|real_caddr_r~7                                                                                        ; 1       ;
; sdram_control:sdram_control|caddr_r[6]                                                                                            ; 1       ;
; sdram_control:sdram_control|raddr_r[5]                                                                                            ; 1       ;
; sdram_control:sdram_control|real_caddr_r~6                                                                                        ; 1       ;
; sdram_control:sdram_control|caddr_r[5]                                                                                            ; 1       ;
; sdram_control:sdram_control|raddr_r[4]                                                                                            ; 1       ;
; sdram_control:sdram_control|real_caddr_r~5                                                                                        ; 1       ;
; sdram_control:sdram_control|caddr_r[4]                                                                                            ; 1       ;
; sdram_control:sdram_control|raddr_r[3]                                                                                            ; 1       ;
; sdram_control:sdram_control|real_caddr_r~4                                                                                        ; 1       ;
; sdram_control:sdram_control|caddr_r[3]                                                                                            ; 1       ;
; sdram_control:sdram_control|raddr_r[2]                                                                                            ; 1       ;
; sdram_control:sdram_control|real_caddr_r~3                                                                                        ; 1       ;
; sdram_control:sdram_control|caddr_r[2]                                                                                            ; 1       ;
; sdram_control:sdram_control|raddr_r[1]                                                                                            ; 1       ;
; sdram_control:sdram_control|real_caddr_r~2                                                                                        ; 1       ;
; sdram_control:sdram_control|caddr_r[1]                                                                                            ; 1       ;
; sdram_control:sdram_control|Selector6~2                                                                                           ; 1       ;
; sdram_control:sdram_control|Selector6~1                                                                                           ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~3                                                                     ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~2                                                                     ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~1                                                                     ; 1       ;
; sdram_control:sdram_control|Selector0~3                                                                                           ; 1       ;
; sdram_control:sdram_control|Selector0~2                                                                                           ; 1       ;
; sdram_control:sdram_control|Selector0~1                                                                                           ; 1       ;
; sdram_control:sdram_control|Selector0~0                                                                                           ; 1       ;
; sdram_control:sdram_control|Selector5~2                                                                                           ; 1       ;
; sdram_control:sdram_control|Selector5~1                                                                                           ; 1       ;
; sdram_control:sdram_control|always3~0                                                                                             ; 1       ;
; sdram_control:sdram_control|Equal1~0                                                                                              ; 1       ;
; sd_rd                                                                                                                             ; 1       ;
; sdram_control:sdram_control|Equal0~7                                                                                              ; 1       ;
; sdram_control:sdram_control|Equal0~6                                                                                              ; 1       ;
; sdram_control:sdram_control|Equal0~5                                                                                              ; 1       ;
; sdram_control:sdram_control|Equal0~4                                                                                              ; 1       ;
; sdram_control:sdram_control|Equal0~3                                                                                              ; 1       ;
; sdram_control:sdram_control|Equal0~2                                                                                              ; 1       ;
; sdram_control:sdram_control|Equal0~1                                                                                              ; 1       ;
; sdram_control:sdram_control|Equal0~0                                                                                              ; 1       ;
; sdram_control:sdram_control|Selector8~0                                                                                           ; 1       ;
; sdram_control:sdram_control|Selector4~1                                                                                           ; 1       ;
; sdram_control:sdram_control|Selector4~0                                                                                           ; 1       ;
; sdram_control:sdram_control|reme_wri_wri~0                                                                                        ; 1       ;
; sdram_control:sdram_control|write_en                                                                                              ; 1       ;
; sdram_control:sdram_control|raddr_r[0]                                                                                            ; 1       ;
; sdram_control:sdram_control|real_caddr_r~0                                                                                        ; 1       ;
; sdram_control:sdram_control|caddr_r[0]                                                                                            ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|_~4                             ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]                 ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1]                 ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[2]                 ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1~0                    ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~4                             ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3~0                    ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2~0                    ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~3                             ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5~0                    ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~2                             ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~1                             ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4~0                    ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a7~0                    ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6~0                    ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a8~0                    ; 1       ;
; sdram_control:sdram_control|read_en                                                                                               ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|cmpr_f66:rdempty_eq_comp|aneb_result_wire[0]~4              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|cmpr_f66:rdempty_eq_comp|aneb_result_wire[0]~3              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|cmpr_f66:rdempty_eq_comp|aneb_result_wire[0]~2              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|cmpr_f66:rdempty_eq_comp|aneb_result_wire[0]~1              ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                                      ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|altsyncram_ug31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048 ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M9K_X61_Y25_N0 ; Don't care           ; Old data        ; Old data        ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|altsyncram_sj31:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; None ; M9K_X47_Y37_N0 ; Don't care           ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 1,460 / 168,875 ( < 1 % ) ;
; C16 interconnects           ; 183 / 5,236 ( 3 % )       ;
; C4 interconnects            ; 730 / 103,272 ( < 1 % )   ;
; Direct links                ; 358 / 168,875 ( < 1 % )   ;
; Global clocks               ; 8 / 20 ( 40 % )           ;
; Local interconnects         ; 526 / 55,856 ( < 1 % )    ;
; R24 interconnects           ; 140 / 5,207 ( 3 % )       ;
; R4 interconnects            ; 1,030 / 141,678 ( < 1 % ) ;
+-----------------------------+---------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.91) ; Number of LABs  (Total = 81) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 7                            ;
; 2                                           ; 4                            ;
; 3                                           ; 0                            ;
; 4                                           ; 4                            ;
; 5                                           ; 3                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 6                            ;
; 12                                          ; 0                            ;
; 13                                          ; 4                            ;
; 14                                          ; 8                            ;
; 15                                          ; 3                            ;
; 16                                          ; 38                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.90) ; Number of LABs  (Total = 81) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 55                           ;
; 1 Clock                            ; 59                           ;
; 1 Clock enable                     ; 15                           ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Async. clears                    ; 2                            ;
; 2 Clock enables                    ; 10                           ;
; 2 Clocks                           ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.10) ; Number of LABs  (Total = 81) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 5                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 5                            ;
; 20                                           ; 6                            ;
; 21                                           ; 5                            ;
; 22                                           ; 4                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 3                            ;
; 27                                           ; 3                            ;
; 28                                           ; 5                            ;
; 29                                           ; 1                            ;
; 30                                           ; 4                            ;
; 31                                           ; 4                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.20) ; Number of LABs  (Total = 81) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 10                           ;
; 2                                               ; 4                            ;
; 3                                               ; 1                            ;
; 4                                               ; 5                            ;
; 5                                               ; 4                            ;
; 6                                               ; 0                            ;
; 7                                               ; 7                            ;
; 8                                               ; 2                            ;
; 9                                               ; 9                            ;
; 10                                              ; 4                            ;
; 11                                              ; 8                            ;
; 12                                              ; 5                            ;
; 13                                              ; 3                            ;
; 14                                              ; 2                            ;
; 15                                              ; 2                            ;
; 16                                              ; 9                            ;
; 17                                              ; 3                            ;
; 18                                              ; 1                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.27) ; Number of LABs  (Total = 81) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 8                            ;
; 4                                            ; 6                            ;
; 5                                            ; 0                            ;
; 6                                            ; 4                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 3                            ;
; 10                                           ; 0                            ;
; 11                                           ; 4                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 4                            ;
; 15                                           ; 2                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 6                            ;
; 19                                           ; 7                            ;
; 20                                           ; 2                            ;
; 21                                           ; 8                            ;
; 22                                           ; 4                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 193       ; 0            ; 0            ; 193       ; 193       ; 0            ; 72           ; 0            ; 0            ; 137          ; 0            ; 72           ; 137          ; 0            ; 0            ; 0            ; 72           ; 0            ; 0            ; 0            ; 0            ; 0            ; 193       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 193          ; 193          ; 193          ; 193          ; 193          ; 0         ; 193          ; 193          ; 0         ; 0         ; 193          ; 121          ; 193          ; 193          ; 56           ; 193          ; 121          ; 56           ; 193          ; 193          ; 193          ; 121          ; 193          ; 193          ; 193          ; 193          ; 193          ; 0         ; 193          ; 193          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Wr_full            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_use[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_use[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_use[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_use[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_use[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_use[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_use[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_use[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_data[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_empty           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_use[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_use[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_use[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_use[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_use[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_use[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_use[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_use[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sa[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ba[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ba[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cs_n               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cke                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Ras_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cas_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; We_n               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dqm[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dqm[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Dq[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rst_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_clk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_load            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_en              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_en              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sd_clk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_clk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_load            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_data[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_addr[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_addr[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Wr_max_addr[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rd_max_addr[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.00 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; Rd_load              ; 41.9              ;
; Clk,Rst_n,I/O   ; Clk                  ; 36.3              ;
; Clk,Rst_n,I/O   ; Rd_load              ; 21.8              ;
; I/O             ; Clk                  ; 18.4              ;
; I/O             ; Clk,Rd_load          ; 16.5              ;
; Rst_n           ; Clk                  ; 6.6               ;
; Clk,I/O         ; Clk                  ; 4.2               ;
; Rst_n           ; Clk,Rd_load          ; 3.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                               ;
+--------------------------------------------------------------+------------------------------------------+-------------------+
; Source Register                                              ; Destination Register                     ; Delay Added in ns ;
+--------------------------------------------------------------+------------------------------------------+-------------------+
; Rst_n                                                        ; sdram_control:sdram_control|reme_rea_rea ; 2.897             ;
; Rd_load                                                      ; rd_sdram_addr[22]~_emulated              ; 1.246             ;
; rd_sdram_addr[12]~_emulated                                  ; rd_sdram_addr[13]~_emulated              ; 1.151             ;
; Rd_addr[12]                                                  ; rd_sdram_addr[13]~_emulated              ; 1.151             ;
; rd_sdram_addr[12]~33                                         ; rd_sdram_addr[13]~_emulated              ; 1.151             ;
; rd_sdram_addr[23]~5                                          ; rd_sdram_addr[23]~_emulated              ; 1.030             ;
; wr_sdram_addr[23]~5                                          ; wr_sdram_addr[23]~_emulated              ; 1.007             ;
; wr_sdram_addr[2]~29                                          ; wr_sdram_addr[23]~_emulated              ; 0.979             ;
; rd_sdram_addr[16]~_emulated                                  ; rd_sdram_addr[16]~_emulated              ; 0.946             ;
; Rd_addr[16]                                                  ; rd_sdram_addr[16]~_emulated              ; 0.946             ;
; rd_sdram_addr[16]~65                                         ; rd_sdram_addr[16]~_emulated              ; 0.946             ;
; wr_sdram_addr[3]~_emulated                                   ; wr_sdram_addr[23]~_emulated              ; 0.941             ;
; Wr_addr[3]                                                   ; wr_sdram_addr[23]~_emulated              ; 0.941             ;
; wr_sdram_addr[3]~37                                          ; wr_sdram_addr[23]~_emulated              ; 0.941             ;
; rd_sdram_addr[6]~61                                          ; rd_sdram_addr[6]~_emulated               ; 0.934             ;
; rd_sdram_addr[4]~_emulated                                   ; rd_sdram_addr[22]~_emulated              ; 0.913             ;
; Rd_addr[4]                                                   ; rd_sdram_addr[22]~_emulated              ; 0.913             ;
; rd_sdram_addr[4]~45                                          ; rd_sdram_addr[22]~_emulated              ; 0.913             ;
; rd_sdram_addr[0]~_emulated                                   ; rd_sdram_addr[22]~_emulated              ; 0.911             ;
; Rd_addr[0]                                                   ; rd_sdram_addr[22]~_emulated              ; 0.911             ;
; rd_sdram_addr[0]~13                                          ; rd_sdram_addr[22]~_emulated              ; 0.911             ;
; wr_sdram_addr[16]~_emulated                                  ; wr_sdram_addr[18]~_emulated              ; 0.908             ;
; Wr_addr[16]                                                  ; wr_sdram_addr[18]~_emulated              ; 0.908             ;
; wr_sdram_addr[16]~65                                         ; wr_sdram_addr[18]~_emulated              ; 0.908             ;
; rd_sdram_addr[7]~69                                          ; rd_sdram_addr[7]~_emulated               ; 0.908             ;
; rd_sdram_addr[6]~_emulated                                   ; rd_sdram_addr[6]~_emulated               ; 0.898             ;
; Rd_addr[6]                                                   ; rd_sdram_addr[6]~_emulated               ; 0.898             ;
; rd_sdram_addr[1]~_emulated                                   ; rd_sdram_addr[22]~_emulated              ; 0.897             ;
; Rd_addr[1]                                                   ; rd_sdram_addr[22]~_emulated              ; 0.897             ;
; rd_sdram_addr[1]~21                                          ; rd_sdram_addr[22]~_emulated              ; 0.897             ;
; rd_sdram_addr[15]~57                                         ; rd_sdram_addr[22]~_emulated              ; 0.891             ;
; rd_sdram_addr[23]~_emulated                                  ; rd_sdram_addr[23]~_emulated              ; 0.882             ;
; Rd_addr[23]                                                  ; rd_sdram_addr[23]~_emulated              ; 0.882             ;
; wr_sdram_addr[2]~_emulated                                   ; wr_sdram_addr[23]~_emulated              ; 0.878             ;
; Wr_addr[2]                                                   ; wr_sdram_addr[23]~_emulated              ; 0.878             ;
; rd_sdram_addr[14]~49                                         ; rd_sdram_addr[22]~_emulated              ; 0.878             ;
; wr_sdram_addr[6]~61                                          ; wr_sdram_addr[6]~_emulated               ; 0.875             ;
; rd_sdram_addr[9]~9                                           ; rd_sdram_addr[22]~_emulated              ; 0.869             ;
; rd_sdram_addr[8]~77                                          ; rd_sdram_addr[22]~_emulated              ; 0.863             ;
; wr_sdram_addr[4]~_emulated                                   ; sd_caddr[4]                              ; 0.849             ;
; Wr_addr[4]                                                   ; sd_caddr[4]                              ; 0.849             ;
; wr_sdram_addr[4]~45                                          ; sd_caddr[4]                              ; 0.849             ;
; wr_sdram_addr[11]~25                                         ; wr_sdram_addr[14]~_emulated              ; 0.845             ;
; wr_sdram_addr[20]~89                                         ; wr_sdram_addr[20]~_emulated              ; 0.834             ;
; wr_sdram_addr[13]~41                                         ; wr_sdram_addr[14]~_emulated              ; 0.826             ;
; rd_sdram_addr[21]~93                                         ; rd_sdram_addr[22]~_emulated              ; 0.824             ;
; rd_sdram_addr[11]~25                                         ; rd_sdram_addr[22]~_emulated              ; 0.824             ;
; Rd_max_addr[1]                                               ; rd_sdram_addr[22]~_emulated              ; 0.822             ;
; Rd_max_addr[0]                                               ; rd_sdram_addr[22]~_emulated              ; 0.822             ;
; rd_sdram_addr[19]~85                                         ; rd_sdram_addr[22]~_emulated              ; 0.821             ;
; rd_sdram_addr[10]~17                                         ; rd_sdram_addr[22]~_emulated              ; 0.820             ;
; rd_sdram_addr[17]~73                                         ; rd_sdram_addr[22]~_emulated              ; 0.818             ;
; wr_sdram_addr[19]~85                                         ; wr_sdram_addr[19]~_emulated              ; 0.814             ;
; wr_sdram_addr[18]~81                                         ; wr_sdram_addr[18]~_emulated              ; 0.810             ;
; rd_sdram_addr[7]~_emulated                                   ; rd_sdram_addr[7]~_emulated               ; 0.808             ;
; Rd_addr[7]                                                   ; rd_sdram_addr[7]~_emulated               ; 0.808             ;
; wr_sdram_addr[5]~_emulated                                   ; sd_caddr[5]                              ; 0.806             ;
; Wr_addr[5]                                                   ; sd_caddr[5]                              ; 0.806             ;
; wr_sdram_addr[5]~53                                          ; sd_caddr[5]                              ; 0.806             ;
; wr_sdram_addr[21]~93                                         ; wr_sdram_addr[22]~_emulated              ; 0.802             ;
; wr_sdram_addr[8]~_emulated                                   ; sd_caddr[8]                              ; 0.794             ;
; Wr_addr[8]                                                   ; sd_caddr[8]                              ; 0.794             ;
; wr_sdram_addr[8]~77                                          ; sd_caddr[8]                              ; 0.794             ;
; wr_sdram_addr[13]~_emulated                                  ; wr_sdram_addr[14]~_emulated              ; 0.793             ;
; Wr_addr[13]                                                  ; wr_sdram_addr[14]~_emulated              ; 0.793             ;
; wr_sdram_addr[23]~_emulated                                  ; wr_sdram_addr[23]~_emulated              ; 0.793             ;
; Wr_addr[23]                                                  ; wr_sdram_addr[23]~_emulated              ; 0.793             ;
; rd_sdram_addr[22]~1                                          ; rd_sdram_addr[22]~_emulated              ; 0.786             ;
; wr_sdram_addr[6]~_emulated                                   ; wr_sdram_addr[6]~_emulated               ; 0.774             ;
; Wr_addr[6]                                                   ; wr_sdram_addr[6]~_emulated               ; 0.774             ;
; wr_sdram_addr[18]~_emulated                                  ; wr_sdram_addr[18]~_emulated              ; 0.762             ;
; Wr_addr[18]                                                  ; wr_sdram_addr[18]~_emulated              ; 0.762             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[14] ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[13] ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[12] ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[10] ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[9]  ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[8]  ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[7]  ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[6]  ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[5]  ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[4]  ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[3]  ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[11] ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[1]  ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[2]  ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[0]  ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; sdram_control:sdram_control|read_state:read_state|rd_cnt[15] ; rd_sdram_addr[22]~_emulated              ; 0.761             ;
; wr_sdram_addr[17]~73                                         ; sd_raddr[8]                              ; 0.756             ;
; rd_sdram_addr[20]~89                                         ; rd_sdram_addr[22]~_emulated              ; 0.750             ;
; wr_sdram_addr[9]~9                                           ; sd_raddr[0]                              ; 0.747             ;
; rd_sdram_addr[3]~_emulated                                   ; sd_caddr[3]                              ; 0.746             ;
; Rd_addr[3]                                                   ; sd_caddr[3]                              ; 0.746             ;
; rd_sdram_addr[3]~37                                          ; sd_caddr[3]                              ; 0.746             ;
; wr_sdram_addr[15]~57                                         ; sd_raddr[6]                              ; 0.746             ;
; rd_sdram_addr[13]~_emulated                                  ; rd_sdram_addr[13]~_emulated              ; 0.744             ;
; Rd_addr[13]                                                  ; rd_sdram_addr[13]~_emulated              ; 0.744             ;
; rd_sdram_addr[13]~41                                         ; rd_sdram_addr[13]~_emulated              ; 0.744             ;
; wr_sdram_addr[14]~49                                         ; sd_raddr[5]                              ; 0.744             ;
; wr_sdram_addr[1]~21                                          ; wr_sdram_addr[23]~_emulated              ; 0.744             ;
+--------------------------------------------------------------+------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE55F29I8L for design "sdram"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C8L is compatible
    Info (176445): Device EP4CE40F29I8L is compatible
    Info (176445): Device EP4CE30F29C8L is compatible
    Info (176445): Device EP4CE30F29I8L is compatible
    Info (176445): Device EP4CE55F29C8L is compatible
    Info (176445): Device EP4CE75F29C8L is compatible
    Info (176445): Device EP4CE75F29I8L is compatible
    Info (176445): Device EP4CE115F29C8L is compatible
    Info (176445): Device EP4CE115F29I8L is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 193 pins of 193 total pins
    Info (169086): Pin Wr_full not assigned to an exact location on the device
    Info (169086): Pin Wr_use[0] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[1] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[2] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[3] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[4] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[5] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[6] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[7] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[0] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[1] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[2] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[3] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[4] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[5] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[6] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[7] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[8] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[9] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[10] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[11] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[12] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[13] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[14] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[15] not assigned to an exact location on the device
    Info (169086): Pin Rd_empty not assigned to an exact location on the device
    Info (169086): Pin Rd_use[0] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[1] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[2] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[3] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[4] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[5] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[6] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[7] not assigned to an exact location on the device
    Info (169086): Pin Sa[0] not assigned to an exact location on the device
    Info (169086): Pin Sa[1] not assigned to an exact location on the device
    Info (169086): Pin Sa[2] not assigned to an exact location on the device
    Info (169086): Pin Sa[3] not assigned to an exact location on the device
    Info (169086): Pin Sa[4] not assigned to an exact location on the device
    Info (169086): Pin Sa[5] not assigned to an exact location on the device
    Info (169086): Pin Sa[6] not assigned to an exact location on the device
    Info (169086): Pin Sa[7] not assigned to an exact location on the device
    Info (169086): Pin Sa[8] not assigned to an exact location on the device
    Info (169086): Pin Sa[9] not assigned to an exact location on the device
    Info (169086): Pin Sa[10] not assigned to an exact location on the device
    Info (169086): Pin Sa[11] not assigned to an exact location on the device
    Info (169086): Pin Sa[12] not assigned to an exact location on the device
    Info (169086): Pin Ba[0] not assigned to an exact location on the device
    Info (169086): Pin Ba[1] not assigned to an exact location on the device
    Info (169086): Pin Cs_n not assigned to an exact location on the device
    Info (169086): Pin Cke not assigned to an exact location on the device
    Info (169086): Pin Ras_n not assigned to an exact location on the device
    Info (169086): Pin Cas_n not assigned to an exact location on the device
    Info (169086): Pin We_n not assigned to an exact location on the device
    Info (169086): Pin Dqm[0] not assigned to an exact location on the device
    Info (169086): Pin Dqm[1] not assigned to an exact location on the device
    Info (169086): Pin Dq[0] not assigned to an exact location on the device
    Info (169086): Pin Dq[1] not assigned to an exact location on the device
    Info (169086): Pin Dq[2] not assigned to an exact location on the device
    Info (169086): Pin Dq[3] not assigned to an exact location on the device
    Info (169086): Pin Dq[4] not assigned to an exact location on the device
    Info (169086): Pin Dq[5] not assigned to an exact location on the device
    Info (169086): Pin Dq[6] not assigned to an exact location on the device
    Info (169086): Pin Dq[7] not assigned to an exact location on the device
    Info (169086): Pin Dq[8] not assigned to an exact location on the device
    Info (169086): Pin Dq[9] not assigned to an exact location on the device
    Info (169086): Pin Dq[10] not assigned to an exact location on the device
    Info (169086): Pin Dq[11] not assigned to an exact location on the device
    Info (169086): Pin Dq[12] not assigned to an exact location on the device
    Info (169086): Pin Dq[13] not assigned to an exact location on the device
    Info (169086): Pin Dq[14] not assigned to an exact location on the device
    Info (169086): Pin Dq[15] not assigned to an exact location on the device
    Info (169086): Pin Rst_n not assigned to an exact location on the device
    Info (169086): Pin Wr_clk not assigned to an exact location on the device
    Info (169086): Pin Wr_load not assigned to an exact location on the device
    Info (169086): Pin Wr_en not assigned to an exact location on the device
    Info (169086): Pin Rd_en not assigned to an exact location on the device
    Info (169086): Pin Sd_clk not assigned to an exact location on the device
    Info (169086): Pin Rd_clk not assigned to an exact location on the device
    Info (169086): Pin Rd_load not assigned to an exact location on the device
    Info (169086): Pin Clk not assigned to an exact location on the device
    Info (169086): Pin Wr_data[0] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[1] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[2] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[3] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[4] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[5] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[6] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[7] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[8] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[9] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[10] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[11] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[12] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[13] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[14] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[15] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[22] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[22] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[23] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[23] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[0] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[0] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[9] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[9] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[1] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[1] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[10] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[10] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[2] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[2] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[11] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[11] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[3] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[3] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[12] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[12] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[4] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[4] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[13] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[13] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[5] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[5] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[14] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[14] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[6] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[6] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[15] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[15] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[7] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[7] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[16] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[16] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[8] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[8] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[17] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[17] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[18] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[18] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[19] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[19] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[20] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[20] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[21] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[21] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[1] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[0] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[2] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[3] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[5] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[4] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[7] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[6] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[8] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[9] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[11] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[10] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[13] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[12] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[15] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[14] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[23] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[22] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[21] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[20] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[19] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[18] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[17] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[16] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[1] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[0] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[2] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[3] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[5] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[4] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[7] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[6] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[8] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[9] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[11] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[10] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[13] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[12] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[15] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[14] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[23] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[22] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[21] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[20] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[19] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[18] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[17] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[16] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 72 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_aql1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a* 
    Info (332165): Entity dcfifo_cnl1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sdram.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Clk~input (placed in PIN J1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[7]
        Info (176357): Destination node fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[7]
        Info (176357): Destination node fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[6]
        Info (176357): Destination node fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[6]
        Info (176357): Destination node fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[5]
        Info (176357): Destination node fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[5]
        Info (176357): Destination node fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[4]
        Info (176357): Destination node fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[4]
        Info (176357): Destination node fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[3]
        Info (176357): Destination node fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_aql1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[3]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Wr_clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node Rd_clk~input (placed in PIN Y1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node Sd_clk~input (placed in PIN AH14 (CLK14, DIFFCLK_6n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[7]
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[7]
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[6]
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[6]
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[5]
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[5]
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[4]
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[4]
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[3]
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[3]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Rst_n~input (placed in PIN AG14 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdram_control:sdram_control|read_state:read_state|Sa[9]
        Info (176357): Destination node sdram_control:sdram_control|write_state:write_state|Sa[9]
        Info (176357): Destination node sdram_control:sdram_control|write_state:write_state|Sa[10]
        Info (176357): Destination node sdram_control:sdram_control|read_state:read_state|Sa[10]
        Info (176357): Destination node sdram_control:sdram_control|read_state:read_state|Sa[11]
        Info (176357): Destination node sdram_control:sdram_control|write_state:write_state|Sa[11]
        Info (176357): Destination node sdram_control:sdram_control|read_state:read_state|Sa[12]
        Info (176357): Destination node sdram_control:sdram_control|write_state:write_state|Sa[12]
        Info (176357): Destination node sdram_control:sdram_control|write_state:write_state|Sa[0]~0
        Info (176357): Destination node sdram_control:sdram_control|reme_wri_are
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sd_baddr[0]~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Wr_load~input (placed in PIN AH15 (CLK12, DIFFCLK_7n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wr_sdram_addr[23]~122
        Info (176357): Destination node wr_sdram_addr[23]~123
        Info (176357): Destination node wr_sdram_addr[0]~124
Info (176353): Automatically promoted node Rd_load~input (placed in PIN AG15 (CLK13, DIFFCLK_7p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_cnl1:auto_generated|op_2~16
        Info (176357): Destination node sd_baddr[0]~1
        Info (176357): Destination node rd_sdram_addr[20]~120
        Info (176357): Destination node rd_sdram_addr[20]~121
        Info (176357): Destination node rd_sdram_addr[0]~122
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 186 (unused VREF, 2.5V VCCIO, 114 input, 56 output, 16 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  51 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  53 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  51 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X33_Y0 to location X43_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:08
Info (144001): Generated suppressed messages file D:/fpga_prj/sdram_three_version/prj/output_files/sdram.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5282 megabytes
    Info: Processing ended: Sat Jul 13 09:25:23 2019
    Info: Elapsed time: 00:01:04
    Info: Total CPU time (on all processors): 00:00:52


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/fpga_prj/sdram_three_version/prj/output_files/sdram.fit.smsg.


