Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

DESENVOLVIMENTO E ANALISE DE TOPOLOGIAS INVERSOR 4-NIVEIS A
CAPACITOR FLUTUANTE COM CONTROLE SVPWM
Cleidson da Silva Oliveira, Wesley Oliveira Maia, Zelia Myrian Assis Peixoto


Rodovia BR 101 Norte Km 58
Instituto Federal do Esprito Santo
Sao Mateus, Esprito Santo, Brasil


Av. Dom Jose Gaspar, 500 - Coracao Eucarstico
Instituto Politecnico - PUC Minas
Belo Horizonte, Minas gerais, Brasil


Av. Dom Jose Gaspar, 500 - Coracao Eucarstico
Programa de Pos-Graduacao em Engenharia Eletrica - PUC Minas
Belo Horizonte, Minas gerais, Brasil

Emails cleidson.oliveira@ifes.edu.br, maia.weol@gmail.com, assiszmp@pucminas.br
Abstract The power multilevel inverters have been widely used in various engineering applications, encouraging researches focused on technology of semiconductor materials and new topologies and techniques to improve
its performance, efficiency, operation at high voltage levels and low levels of harmonic distortion. In this context, this work extends the classical 3-level flying capacitor inverter to the 4-levels operation, including auxiliary
switches in capacitor?s charging and discharging processes. The SVPWM algorithm for 4-levels inverters and
balancing techniques of the intermediate voltage levels are presented. Comparative analyses, in PSIM 9.0 environment, of the 3-levels topology and 4-levels topologies with 4 or 6 power switches allow identifying the most
relevant aspects in each of the configurations.
Keywords

Multilevel Inverter, Flying Capacitor, SVPWM, THD

Resumo Os inversores de potencia multinveis vem sendo amplamente utilizados nas mais diversas aplicacoes
da engenharia, incentivando pesquisas voltadas a tecnologia dos materiais semicondutores bem como em relacao
as topologias e tecnicas para a melhoria de desempenho, rendimento, operacoes em nveis elevados de potencia e
reduzidos nveis de distorcao_harmonica. Nesse contexto, este trabalho estende a topologia classica do inversor
a capacitor_flutuante 3-nveis para a operacao em 4-nveis, a partir de chaves auxiliares utilizadas no controle de
carga e descarga dos capacitores flutuantes. Sao apresentados os algoritmos de chaveamento e balanceamento dos
nveis intermediarios de tensao. Analises comparativas, em ambiente PSIM 9.0, das topologias 3-nveis e 4-nveis
com 4 e 6 chaves por braco identificam os aspectos mais relevantes em cada uma das configuracoes.
Palavras-chave



Introducao

versores. E, portanto, de grande importancia a
busca de alternativas que visem a melhoria de desempenho dos conversores multinveis, principalmente, quando se investiga o aumento do numero
de nveis intermediarios das tensoes de sada em
topologias aplicaveis aos sistemas de media e alta
tensao (Abu-Rub et al., 2010).
Com base na topologia classica, ja bem estalecida para os inversores 3-nveis a capacitor_flutuante, este trabalho apresenta uma estrutura flexvel aplicavel aos inversores 3 ou 4-nveis, a extensao da tecnica de chaveamento e o adequado
balanceamento dos nveis de tensao intermediarios
(Maia and Peixoto, 2013).
Sao investigadas tres topologias a 3-nveis
com 4 chaves de potencia e 4-nveis com 4 e 6
chaves de potencia por braco. O controle da comutacao das chaves estaticas e realizado atraves
da extensao da tecnica de modulacao por largura
de pulsos por vetor espacial (SVPWM) para inversores 3-nveis, apresentada em (Mendes, 2000)
(Peixoto, 2000), a um inversor 4-nveis com capacitor_flutuante.
Os inversores sao simulados em ambiente

Os inversores de tensao multinveis vem sendo,
cada vez mais, indicados para aplicacoes em sistemas de acionamento eletrico, conversores CCCC
e CCCA em fontes de energia renovaveis e sistemas_eletricos_de_potencia, processos que demandam, continuamente, por taxas mais elevadas de
rendimento, menores ndices de distorcao_harmonica e reducao de custos. Nesse sentido, pesquisas
recentes buscam novas tecnologias para a fabricacao de semicondutores que permitam a operacao
em tensoes e correntes nominais elevadas e, paralelamente, novas topologias de conversores multinveis, compostas pela associacao de um maior
numero de chaves semicondutoras (Rodriguez
et al., 2009).
De modo geral, a sintetizacao de sinais senoidais nessas aplicacoes envolvem cargas nao lineares, operacao em frequencias de chaveamento limitadas e o desbalanceamento dos nveis intermediarios de tensao, sendo esses fatores os principais
responsaveis pela geracao de harmonicos nos sinais de sada e perdas por chaveamento nos con-

499

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

PSIM 9.0 e, em seguida, e realizada uma comparacao em relacao a distorcao_harmonica_total
(THD) entre as configuracoes a 3 e 4-nveis. A
analise dos resultados obtidos indicam um melhor
desempenho das duas topologias propostas do inversor 4-nveis com relacao ao THD da forma de
onda de tensao sintetizada.
2

2.1

incremento de novas celulas (um par de chaves e
um capacitor), possibilitando alcancar um maior
numero de nveis de tensao e elevadas taxas de
potencia. Em consequencia, ha o incremento do
numero de estados redundantes, os quais podem
ser usados para fins de controle eou otimizacao.
2.2

Topologias Basicas de Inversores
Multinveis a Capacitor Flutuante

Inversor 4-Nveis com Quatro Chaves por
Braco

A estrutura de um conversor a capacitor_flutuante
a 3-nveis com quatro chaves por braco, apresentada na Figura 1, pode ser estendida para um inversor a 4-nveis. A diferenca entre as duas configuracoes esta no nvel de tensao dos capacitores.
No inversor a 3-nveis esta tensao e mantida igual
a metade da tensao do barramento CC, enquanto
no inversor a 4-nveis, os capacitores serao mantidos com a tensao de um terco do barramento. A
Tabela 2 apresenta os estados possveis das chaves
de um braco do inversor onde, por simplicidade, a
tensao do barramento CC foi indicada como 3E.

Inversor 3-Nveis Classico

A estrutura basica do conversor CCCA a 3-nveis
com capacitor_flutuante (CCF) e apresentada na
Figura 1 (Meynard and Foch, 1992) (Holmes and
Lipo, 2003).

Tabela 2 Estados de chaveamento de um inversor
a 4-nveis com quatro chaves por braco

Para cada braco, sao possveis quatro estados
de chaveamento denominados como P , O e N , associados, respectivamente, aos sinais de comando
SCx  1, 0 e -1, onde x  a, b, c. O estado O
pode ser obtido a partir de duas configuracoes das
chaves indicadas como OA e OB . A Tabela 1 relaciona os estados de chaveamento, os estados das
chaves Sxy (y  1, 2, 3, 4) e as tensoes de sada
Vxg para cada um dos bracos, onde VCx indica a
tensao no capacitor (Peixoto, 2000).

2.3

SCx

Sx1

Sx2

Sx3

Sx4

Vxg

1
0
0
-1

1
1
0
0

1
0
1
0

0
1
0
1

0
0
1
1

E
E - VCx
VCx
0

Sx1

Sx2

Sx3

Sx4

Vxg

1
23
13
0

1
1
0
0

1
0
1
0

0
1
0
1

0
0
1
1

3E
2E
E
0

Inversor 4-Nveis com Seis Chaves por Braco

A estrutura de um conversor a capacitor_flutuante
de 4-nveis, com seis chaves por braco, e apresentada na Figura 2 e a Tabela 3 apresenta os estados
possveis das chaves de um braco do inversor.

Tabela 1 Estados de chaveamento de um inversor
a 3-nveis com capacitor_flutuante

P
OA
OB
N

SCx

P
A
B
N

Como a tensao nos capacitores Cx e igual a
um terco da tensao do barramento CC, os estados do tipo A e tipo B produzem tensoes de sada
iguais a 2E e E, respectivamente. Similarmente,
para cada braco do inversor e definida uma variavel de comando da tensao de sada, associada aos
estados P , A, B e N .

Figura 1 Diagrama esquematico basico de um inversor 3-nveis a capacitor_flutuante

Estados

Estados

Tabela 3 Estados de chaveamento de um inversor
a 4-nveis com capacitor_flutuante

Segundo (Rodriguez et al., 2009), se comparado a topologia com neutro grampeado (NPC), o
inversor a capacitor_flutuante tem uma estrutura
modular que pode facilmente ser estendida com o

500

Estados

Sx1

Sx2

Sx3

Sx4

Sx5

Sx6

Vxg

P
OA
OA
OA
OB
OB
OB
N

1
0
1
1
0
0
1
0

1
1
1
0
0
1
0
0

1
1
0
1
1
0
0
0

0
0
1
0
0
1
1
1

0
0
1
1
1
0
1
1

0
1
0
1
1
1
0
1

3E
2E
2E
2E
E
E
E
0

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

intervalos de tempo pre-definidos pela frequencia
de chaveamento (Mendes, 2000).

Figura 3 Vetores de tensao do inversor 3-nveis a
capacitor_flutuante
Figura 2 Diagrama esquematico de um inversor
4-nveis a capacitor_flutuante

3.2

O algoritmo desenvolvido e adequado as estruturas com 4 ou 6 chaves por braco. Embora envolvam diferentes chaves para os mesmos estados
de comutacao, os algoritmos para 4 ou 6 chaves
por braco baseiam-se nas mesmas variaveis_de_controle e respectivos valores de tensao de sada, de
tal forma que as restricoes impostas e as equacoes
para o calculo do tempos de chaveamento se aplicam igualmente a ambos os casos.
A Figura 4 apresenta o hexagono de tensao
para o inversor de 4-nveis, composta pelos 6 setores (A, B, C, D. E e F) e 64 triangulos elementares.

Geralmente, as tensoes de referencia dos capacitores Cx1 e Cx2 sao definidas como 13 e
23 da tensao do barramento CC, V cx1 e V cx2 ,
respectivamente, para uma tensao de barramento
VBAR  3E. Nessas condicoes, os estados tipo A e
o estado tipo B produzem tensoes de sada iguais
a 2E e E, respectivamente.
3
3.1

Controle de 4-Nveis

Estrategias de Modulacao

Controle de 3-Nveis

A estrategia de modulacao SVPWM e baseada na
teoria do vetor espacial complexo vs dado por
vs 

2
(van + avbn + a2 vcn )
3

(1)

2

Sendo o operador a  ej 3 . Com base na
combinacao dos estados do inversor 3-nveis, podese calcular os valores resultantes das tensoes trifasicas de sada e, a partir da, aplicando-se a
Transformacao de Clarke, obter-se os 27 vetores
espaciais expressos em um sistema de eixos ortogonais, indicado por dq0. Desses vetores, apenas
os 19 vetores de tensao de valores distintos sao representados graficamente no plano dq0, conforme
mostrado no hexagono de tensao da Figura 3.
Com base na simetria, esse hexagono foi dividido em 6 setores (A a F) e em 24 regioes triangulares elementares, cada setor correspondendo a
16 do perodo do sistema de alimentacao trifasico
equilibrado.
No metodo SVPWM, o vetor tensao de referencia vs e sintetizado a partir da aplicacao alternada dos tres vetores espaciais de tensao dos
vertices mais proximos do vetor desejado, durante

Figura 4 Vetores de tensao do inversor 4-nveis a
capacitor_flutuante

3.2.1

Restricoes e Expressoes para o Calculo dos Intervalos de Chaveamento

A descricao do algoritmo SVPWM desenvolvido
sera apresentada a partir da estrutura do inversor

501

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

4-nveis a capacitor_flutuante, com 4 chaves por
braco mostrada na Figura 1. Basicamente, as diferencas quanto a aplicacao do algoritmo SVPWM
as duas topologias referem-se as chaves utilizadas
em cada um dos estados, conforme mostram as
tabelas 2 e 3. Vale ressaltar que cada topologia
disponibiliza diferentes estados redundantes e requer diferentes metodos de controle das tensoes
dos capacitores flutuantes.
A variavel de comando SCx pode assumir os
valores P  1, A  23, B  13 e N  0 definindo, respectivamente, os valores 3E, 2E, E e
0 para as tensoes de sada Vxg . A Figura 5 mostra um sinal de comando generico para um braco
do inversor, durante um perodo de chaveamento,
onde os tempos de permanencia dos interruptores
nos estados P , A, B e N sao indicados, respectivamente, por P x , Ax , Bx e N x .

3.2.3

Padroes de Comutacao para a Regiao A

Conforme mencionado anteriormente, o hexagono
da Figura 4 foi dividido em seis setores denominados setor A ate F. Com base na simetria existente entre os setores, pode-se deduzir as expressoes para o calculo das larguras dos pulsos de comando em funcao dos vetores de tensao de referencia localizados no setor A e, em seguida, generalizar as expressoes para os demais setores.
Na Figura 6, o setor A e detalhado em suas
regioes elementares, numeradas de 1 a 9. Tambem
sao apresentadas todas as possveis configuracoes
das chaves para a realizacao dos vetores de tensao
no referido setor.

Figura 6 Vetores de tensao e regioes elementares
do setor A para o inversor 4-nveis
Para reduzir as variacoes de tensao na carga e
importante distribuir uniformemente a aplicacao
do vetor tensao zero. Alem disto, para garantir a
simetria dos pulsos de tensao em cada perodo de
modulacao, optou-se pela aplicacao das tres possveis configuracoes de V7 e V8 durante intervalos
iguais, dentro de um mesmo perodo PWM.

Figura 5 Sinal de comando generico para um
braco do inversor 4-nveis a capacitor_flutuante

3.2.2

Equacoes
Gerais
SVPWM Proposto

do

Metodo

No metodo de modulacao proposto, as larguras
dos pulsos de comando (P x , Ax , Bx e N x ), mostradas na Figura 5, sao calculadas diretamente de
equacoes algebricas, o que possibilita maior facilidade para a implementacao digital. A partir da
Tabela 2, os valores instantaneos das tensoes faseneutro vxn (k) podem ser expressos em funcao dos
sinais de comando de cada braco e, a partir da,
pode-se calcular os valores medios dessas tensoes
durante o k-esimo perodo PWM, como

4

Controle de Tensao sobre os
Capacitores Flutuantes

No inversor_multinvel a capacitor_flutuante os
controles das chaves estaticas e das tensoes nos
capacitores flutuantes podem ser realizados de
forma independente. Vale ressaltar a importancia de se assegurar que as tensoes dos capacitores flutuantes estejam suficientemente proximas
dos valores de referencia, visto serem diretamente
responsaveis pelos nveis intermediarios das tensoes de sada. Um numero consideravel de publicacoes tem abordado a questao do balanceamento de tensoes em inversores a capacitor_flutuante (Thielemans et al., 2008) (Choi and Saeedifard, 2011).
Nas tecnicas apresentadas a seguir, o padrao
de chaveamento e modificado de acordo com alguma estrategia_de_controle, para que se possa
manter o equilbrio e as tensoes nos capacitores
suficientemente proximas dos valores de referencia pre-definidos. Basicamente, o auto-ajuste das


 a (k)
SC
 b (k) 
SC

SC c (k)
(2)
onde o valor medio do sinal de comando,
 x (k), x  a, b, c, pode ser expresso em funcao
SC
dos tempos de aplicacao dos estados de comutacao
P , A e B da forma





van (k)
2 1 1
 vbn (k)   E  1
2 1  
vcn (k)
1 1
2

 x  P  px (k) + A  ax (k) + B  bx (k)
SC
T
(3)

502

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

tensoes dos capacitores flutuantes considera a diferenca entre a tensao de referencia e medida em
cada capacitor e a direcao da corrente de sada no
respectivo braco do inversor. A partir da, e selecionado o estado apropriado de comutacao dentre
os estados redundantes disponveis.
4.1

O controle e realizado durante o estado de
chaveamento N , no qual capacitor_flutuante esta
conectado a carga. Se o capacitor Cx estiver
com a tensao menor que a tensao de referencia
(VCx ref < 13VBAR ou VCx ref < E), a chave
Sx5 sera fechada e o capacitor se carregara atraves
das chaves Sx5 e Sx4 e do resistor Rx . O caminho
da corrente e mostrado na Figura 8.
Ainda durante o estado N , se o capacitor estiver com a tensao maior que um terco do barramento, (VCx ref > 13VBAR ou VCx ref > E), a
chave Sx6 sera fechada e o capacitor ira se descarregar atraves das chaves Sx6 , Sx4 e do resistor Rx .
O caminho da corrente e mostrado na Figura 8.

Comparador de dois nveis

A Figura 7 mostra o comparador de dois nveis,
onde o valor da variavel Px e obtido a partir do
erro entre a tensao no capacitor (VCx ) e o valor
de referencia (VCx ref  E2) e, da direcao da
corrente de sada (Ix ), x  a, b, c . Como Px
pode assumir somente os valores 1 (estado OA ) ou
-1 (estado OB ), apenas um dos estados e utilizado
em um perodo de modulacao (Shukla et al., 2007).

Figura 7 Esquema do comparador de 2-nveis
Figura 8 Diagrama de um braco do inversor 4nveis, incluindo o circuito auxiliar de controle do
capacitor

A Tabela 4 apresenta as combinacoes possveis para as diferencas das tensoes (Erro V ) e os
sentidos da corrente de sada (Ix ), relacionadas
aos estados (Px ) a serem aplicados as chaves no
inversor, considerando-se os nveis intermediarios
das tensoes de sada.

E importante salientar que o comparador de
dois nveis nao pode ser utilizado nesta topologia,
visto que os estados A e B geram tensoes de sada
diferentes e, portanto, nao se pode determinar a
carga ou descarga do capacitor a partir do sentido
da corrente da carga.

Tabela 4 Logica de controle do comparador de
2-nveis
Sinal de Erro
Erro
Erro
Erro
Erro

V
V
V
V

<
<
>
>

0
0
0
0

Ix
Ix
Ix
Ix
Ix

>
<
>
<

0
0
0
0

Px

Estado

-1
1
1
-1

B
A
A
B

4.3

Choi and Saeedifard (2011) propoem uma funcao
de custo para minimizar o erro de tensao sobre
os capacitores flutuantes com base nos estados redundantes da combinacao de estados das chaves
da topologia CCF. Comparada aos metodos anteriores (secoes 4.1 e 4.2), essa proposta nao apresenta impacto negativo sobre as formas de onda
do lado CA e pode ser aplicada a um CCF de
n-nveis.
Em um inversor CF de n-nveis com j  (n 
2) capacitores por fase, a funcao de custo Jx , onde
o subscrito x referencia a fase de sada do inversor,
e definida como

Esta tecnica de controle pode ser utilizada
para o inversor a 3-nveis, visto que, como a tensao dos capacitores e metade da tensao do barramento, a escolha da aplicacao do estado A ou B
dependera apenas do sentido da corrente.
4.2

Funcao de Custo

Circuito auxiliar

No inversor a 4-nveis com tres chaves por braco,
o controle da tensao dos capacitores flutuantes foi
realizado por um circuito auxiliar, a partir da inclusao de duas chaves estaticas por braco. A estrutura resultante, para um braco do inversor 4nveis, pode ser observada na Figura 8, para as
condicoes de carga e descarga dos capacitores.

Jx 

n2
2
1X
Cjx VCjx  VCjx(nom) , x  a, b, c
2 j1

(4)

503

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

Onde Cjx , VCjx e VCjx(nom) sao, respectivamente o valor da capacitancia, o valor instantaneo
de tensao e a tensao de referencia do capacitor_flutuante j, da fase x.
A funcao Jx tendera ao seu valor mnimo a
medida que a diferenca entre as tensoes de referencia e medidas sobre os capacitores flutuantes
se aproxima de zero, podendo entao, ser utilizada
para o balanceamento e controle de tensao dos capacitores. A funcao de custo total, associada as
tres fases, e dada por

bom balanceamento entre os nveis intermediarios
e simetria entre os semiciclos positivo e negativo
do sinal.

n2

J

2
1 XX
Cjx VCjx  VCjx(nom) , x  a, b, c
2 x j1

Figura 9 Tensao fase-fase do inversor a 3-nveis

(5)
Para o conversor de 4-nveis, com n  2  2,
a funcao de custo por fase e expressa da forma

A Figura 10 apresenta as formas de onda das
correntes de linha obtidas a partir das mesmas
condicoes anteriores.

2

Jx 

1X
2
(Cx VCx
), x  a, b, c
2 j1

(6)

Onde VCx e o desvio de tensao do capacitor_flutuante de cada fase Cx , x  a, b, c. Com
base na selecao adequada dos vetores redundantes, a funcao Jx pode ser minimizada para que a
tensao sobre os capacitores seja mantida proxima
aos valores de referencia, ou seja, E e 2E.
5

Resultados de Simulacao
Figura 10 Correntes de linha do inversor a 3nveis

Esta secao apresenta os resultados de simulacao,
obtidos em ambiente PSIM 9.0, dos inversores a
capacitor_flutuante de 3-nveis, 4-nveis com quatro chaves por braco e 4-nveis com seis chaves
por braco. O desempenho dos algoritmos e avaliado em relacao ao conteudo harmonico das tensoes
e correntes de sada, utilizando-se a ferramenta
para o calculo da Transformada Rapida de Fourier (FFT) integrada ao PSIM. Essa ferramenta
disponibiliza uma interface grafica que permite a
visualizacao dos sinais no domnio do tempo, seus
respectivos espectros de frequencia e o calculo da
taxa de distorcao_harmonica_total (THD).
As simulacoes foram realizadas com base nos
seguintes parametros E  200V (tensao do barramento CC) C  470F (capacitancia dos capacitores flutuantes) FP W M  4, 8kHz (frequencia
PWM) F  60Hz (frequencia dos sinais de referencia) m  0, 5 (ndice de modulacao). Como
carga foi utilizado um motor_de_inducao_trifasico
com as seguintes caractersticas potencia de 14
cv (208)  Y(460V) modelo 5K33GN2A (fabricado pela Marathon).
A Figura 9 apresenta a forma de onda da tensao fase-fase de um inversor 3-nveis, com destaque para os tres nveis de tensao Vab  2E, E e 0V
obtidos a partir da aplicacao dos estados de chaveamento, conforme a Tabela 1. Pode-se observar o

Nas figuras 11 a 13 sao apresentados os resultados para o inversor de 4 nveis, com 4 e 6 chaves
por braco, partir da aplicacao dos estados de chaveamento da Tabela 3. Pode-se observar que, em
decorrencia do maior numero de nveis disponveis
para a sintetizacao do sinal senoidal,a duracao dos
nveis intermediarios e reduzida, tornando-se mais
curtos a medida que o sinal apresenta variacoes
mais rapidas. Ainda, a presenca de distorcao mais
acentuada para a forma de onda de corrente.

Figura 11 Tensao fase-fase do inversor a 4-nveis
(topologia com 4 chaves por braco)

504

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

sao quando comparado com a topologia 3-nveis,
para a faixa do ndice de modulacao situada entre 0, 1 e 0, 7 . No entanto, quando se compara os
resultados do THD de corrente, nota-se um melhor desempenho do inversor 3-nveis para praticamente toda faixa do ndice de modulacao a partir
de m  0, 15.

Figura 12 Correntes de linha do inversor de 4nveis (topologia com 4 chaves por braco)

Figura 15 Grafico de THD de tensao versus ndice de modulacao para os inversores a capacitor
flutuante
Figura 13 Tensao fase-fase do inversor de 4-nveis
(topologia com 6 chaves por braco)
A Figura 14 mostra a forma de onda de tensao
do capacitor_flutuante da fase a, cujo valor medio e igual a um terco da tensao do barramento,
aproximadamente 67V. Conforme mostram os detalhes indicados na Figura 14, nota-se a presenca
de oscilacoes em torno do valor medio da tensao,
principalmente decorrentes da aplicacao alternada
dos estados A e B, em torno de 1Vpp.
Figura 16 Grafico de THD de corrente versus ndice de modulacao para os inversores a capacitor
flutuante

6

Conclusoes

Com o desenvolvimento deste trabalho, foi possvel analisar e avaliar o desempenho de inversores
multinveis 3-nveis e 4-nveis a capacitor_flutuante em relacao a distorcao_harmonica de tensao e
corrente. A analise de desempenho dos inversores
foi realizada atraves de simulacoes computacionais
em ambiente PSIM 9.0, indicando melhores nveis
THD de tensao e piores nveis de THD de corrente
para os inversores 4-nveis quando comparados ao
inversor 3-nveis.
A sintetizacao dos nveis foi realizada utilizando um algoritmo SVPWM desenvolvido a partir da proposta de (Mendes, 2000) e (Peixoto,
2000), que pode ser usado para as topologias de
inversor 4-nveis a capacitor_flutuante.

Figura 14 Tensao media no capacitor da fase a
no CCF de 4-nveis com quatro chaves por braco
As figuras 15 e 16 apresentam os resultados
obtidos em relacao a distorcao_harmonica_total
das formas de onda de tensao e corrente geradas
pelos conversores 3-nveis com 4 chaves por braco
(THD(V)-3N4C), 4-nveis com 4 chaves por braco
(THD(V)-4N4C) e 4-nveis com 6 chaves por braco
(THD(V)-4N6C). Como pode ser visto na Figura
15, as duas topologias com 4-nveis apresentaram
desempenho semelhantes e um menor THD de ten-

505

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

Para controle dos capacitores foram empregadas tecnicas utilizando chaves auxiliares para o
inversor 4-nveis com 4 chaves por braco e minimizacao de funcao de custo para a topologia 4-nveis
com 6 chaves por braco. Ambas se mostraram
eficientes.
E importante ressaltar a apresentacao de uma
nova topologia de inversor 4-nveis a capacitor_flutuante neste trabalho, utilizando quatro chaves de
potencia por braco. Esta apresentou desempenho
proximo ao inversor 4-nveis com seis chaves por
braco. A nova estrutura possui como desvantagem o maior stress sobre as chaves de potencia,
que pode atingir o valor da tensao do barramento,
ao passo que, os chaves de potencia possuem uma
tensao de bloqueio igual a metade da tensao do
barramento. Porem, como a corrente que flui nas
chaves auxiliares tende a ser menor que a corrente
da carga, o custo de implementacao deste inversor tende a ser menor. Observou-se, segundo o
algoritmo SVPWM, uma distribuicao homogenea
entre os nveis de tensao, com permanencia mais
pronunciada nos nveis onde ocorrem menores variacoes das tensoes.Os nveis intermediarios apresentaram um bom balanceamento entre si.
Pode-se observar que os inversores 4-nveis
apresentaram menor ndice THD de tensao e
maior ndice THD de corrente, comparados ao inversor de 3-nveis. Quanto a nova topologia inversor 4-nveis a capacitor_flutuante, com quatro
chaves de potencia por braco, destaca-se

Choi, S. and Saeedifard, M. (2011). A space_vector modulation approach for capacitor voltage balancing of flying capacitor converters, Applied Power Electronics Conference
and Exposition (APEC), 2011 Twenty-Sixth
Annual IEEE, pp. 11741179.
Holmes, G. and Lipo, T. A. (2003). Pulse
Width Modulation For Power Converters Principles and Practice, IEEE Press, Piscataway, NJ, USA.
Maia, W. O. and Peixoto, Z. M. A. (2013). Associating pwm and balancing techniques for
performance improvement of flying capacitor inverter, Power Electronics Conference
(COBEP), 2013 Brazilian, pp. 9299.
Mendes, M. (2000). Tecnicas de Modulacao em
Largura de Pulso Vetorial para Inversores,
PhD thesis, Universidade Federal de Minas
Gerais, Belo Horizonte.
Meynard, T. and Foch, H. (1992).
Multilevel conversion high voltage choppers and
voltage-source inverters, Power Electronics
Specialists Conference, 1992. PESC 92
Record., 23rd Annual IEEE, pp. 397403
vol.1.
Peixoto, Z. M. A. (2000). A Estimacao de
parametros e os conversores Multinveis com
Capacitor Flutuante no Acionamento de
Maquinas de Inducao, PhD thesis, Universidade Federal de Minas Gerais, Belo Horizonte.

 Desempenho proximo ao inversor 4-nveis
com seis chaves de potencia por braco
 Como a corrente que flui pelas chaves auxiliares tende a ser menor que a corrente da
carga, o custo de implementacao deste inversor tende a ser menor

Rodriguez, J., Franquelo, L., Kouro, S., Leon, J.,
Portillo, R., Prats, M. and Perez, M. (2009).
Multilevel converters An enabling technology for high-power applications, Proceedings
of the IEEE 97(11) 17861817.

 Menor numero de capacitores flutuantes

Shukla, A., Ghosh, A. and Joshi, A. (2007).
Capacitor voltage balancing schemes in
flying capacitor multilevel inverters, Power
Electronics Specialists Conference, 2007.
PESC 2007. IEEE, pp. 23672372.

 Maior limitacao quanto a tensao maxima de
operacao.
Agradecimentos
Gostaramos de agradecer a CAPES pela concessao de bolsas para a realizacao do Curso de
Mestrado e ao PPGEEPUC Minas pela infraestrutura disponibilizada durante o desenvolvimento do trabalho.

Thielemans, S., Vyncke, T. and Melkebeek, J.
(2008).
Balancing and harmonic analysis of flying capacitor multilevel converters,
Electrical and Electronics Engineers in Israel,
2008. IEEEI 2008. IEEE 25th Convention of,
pp. 609613.

Referencias
Abu-Rub, H., Holtz, J., Rodriguez, J. and Baoming, G. (2010). Medium-voltage multilevel converters - state of the art, challenges,
and requirements in industrial applications,
Industrial Electronics, IEEE Transactions on
57(8) 25812596.

506