{"patent_id": "10-2022-7011103", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0054425", "출원번호": "10-2022-7011103", "발명의 명칭": "예측 모델들을 사용한 공정 모니터링 및 튜닝", "출원인": "에이에스엠엘 네델란즈 비.브이.", "발명자": "구, 닝"}}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "하나 이상의 프로세서들에 의해 실행될 때, 제조 공정에 연관되는 기판 기하구조를 예측하는 방법을 수행하는동작들을 야기하는 명령어들이 저장되는 비일시적 컴퓨터 판독가능 매체로서,상기 방법은,기판에 대한 기하구조 정보 및 제조 공정 정보를 포함하는 입력 정보를 수신하는 단계; 및머신 러닝 예측 모델을 사용하여, 상기 입력 정보에 기초하여 출력 기판 기하구조를 예측하는 단계;를포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 기판은 반도체 디바이스에 연관되는 스택을 포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 방법은 예측에 기초하여 예측된 출력 기판 기하구조를 튜닝하는 단계를 더 포함하며,상기 튜닝하는 단계는,상기 출력 기판 기하구조를 비 머신 러닝 예측 모델로부터의 대응하는 물리적 기판 측정결과들 및/또는 예측결과들과 비교하는 단계;상기 비교에 기초하여 손실 함수를 생성하는 단계; 및상기 손실 함수를 최적화하는 단계를 포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서, 상기 튜닝은 스택 튜닝을 포함하며,스택 튜닝 입력들은 (1) 해당 물리적 스택으로부터의 측정에 연관되는 신호, (2) 상기 기하구조 정보 ― 상기기하구조 정보는 상기 물리적 스택의 공칭 기하구조를 포함함 ―, 및 (3) 상기 제조 공정 정보를 포함하고,스택 튜닝 출력이 상기 출력 기판 기하구조를 포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서, 상기 출력 기판 기하구조는 상기 출력 기판 기하구조에 기초하여 결정된 시뮬레이션된 신호가상기 물리적 스택 및/또는 상기 물리적 스택의 상기 공칭 기하구조로부터의 측정에 연관되는 신호에 대응하도록튜닝되는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 머신 러닝 예측 모델을 사용하여, 상기 출력 기판 기하구조에 기초하여 오버레이 신호를예측하는 단계를 더 포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "상기 머신 러닝 예측 모델을 사용하여, 상기 출력 기판 기하구조에 기초하여 정렬 신호를 예측하는 단계를 더포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서, 상기 머신 러닝 예측 모델은 신경망을 포함하는, 비일시적 컴퓨터 판독가능 매체.공개특허 10-2022-0054425-3-청구항 9 제1항에 있어서, 상기 기하구조 정보는 반도체 디바이스의 하나 이상의 층들에 대한 타겟 또는 마크 설계의 하나 이상의 치수들을 포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서, 상기 제조 공정 정보는 반도체 디바이스의 하나 이상의 층들에 대해 수행되는 하나 이상의 제조 공정들에 대한 하나 이상의 파라미터들을 포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서, 기판들을 훈련하기 위한 기하구조, 패턴, 및 제조 공정 파라미터들을 포함하는 훈련 정보와,비 머신 러닝 예측 모델로부터의 대응하는 물리적 기판 측정결과들 및/또는 예측결과들로 상기 머신 러닝 예측모델을 훈련하는 단계를 더 포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항에 있어서, 상기 예측 모델로, 하나 이상의 입력 신호들에 기초하여 상기 제조 공정에서의 변동을 결정하는 단계를 더 포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서, 상기 제조 공정에서의 변동에 기초하여 반도체 디바이스 제조 장치에 대한 조정을 결정하는단계 ― 상기 조정을 결정하는 단계는 상기 반도체 디바이스 제조 공정 동안 오버레이 신호 및/또는 정렬 신호를 수신하는 것과는 실질적으로 실시간으로 수행됨 ― 를 더 포함하는, 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제12항에 있어서, 상기 제조 공정에서의 변동은, 상기 제조 공정의 가공 파라미터들에서의 변동, 상기 제조 공정에서 사용되는 하나 이상의 재료들의 재료 성질들에서의 변동, 또는 상기 하나 이상의 재료들의 광학적 특성들에서의 변동 중 하나 이상을 포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11항에 있어서, 상기 훈련하는 단계는 상기 제조 공정에서의 알려진 교란들에 기초하여 상기 예측 모델을 훈련하는 단계를 포함하는, 비일시적 컴퓨터 판독가능 매체."}
{"patent_id": "10-2022-7011103", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "제조 공정의 성능을 모니터링하는 방법이 설명된다. 그 방법은 제조 공정에 의해 생성된 기판의 기하구조에 관 련된 정보를 운반하는 하나 이상의 입력 신호들을 수신하는 단계; 및 예측 모델로, 하나 이상의 입력 신호들에 기초하여 제조 공정에서의 변동을 결정하는 단계를 포함한다. 제조 공정에 연관되는 기판 기하구조를 예측하는 방법이 또한 설명된다. 그 방법은 기판에 대한 기하구조 정보 및 제조 공정 정보를 포함하는 입력 정보를 수신 하는 단계; 및 머신 러닝 예측 모델을 사용하여, 입력 정보에 기초하여 출력 기판 기하구조를 예측하는 단계를 포함한다. 그 방법은 예측된 출력 기판 기하구조를 튜닝하는 단계를 더 포함한다. 튜닝하는 단계는 출력 기판 기하구조를 상이한 비 머신 러닝 예측 모델로부터의 대응하는 물리적 기판 측정결과들 및/또는 예측결과들과 비 교하는 단계, 비교에 기초하여 손실 함수를 생성하는 단계, 및 손실 함수를 최적화하는 단계를 포함한다."}
{"patent_id": "10-2022-7011103", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시에서의 설명은 대체로 예측 모델들을 사용한 제조 공정 모니터링 및 튜닝을 위한 시스템들 및 방법들에 관한 것이다. 관련 출원들에 대한 교차참조 본 출원은 2019년 10월 2일자로 출원된 미국 출원 제62/909,668호를 우선권 주장하고 그 전체는 참조로 본 명세 서에 포함된다."}
{"patent_id": "10-2022-7011103", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "리소그래피 투사 장치가, 예를 들어, 집적 회로들(integrated circuits)(IC들)의 제조에서 사용될 수 있다. 이 러한 경우, 패터닝 디바이스(예컨대, 마스크)가 IC의 개별 층에 대응하는 패턴(\"설계 레이아웃\")을 포함하거나 또는 제공할 수도 있고, 이 패턴은 패터닝 디바이스 상의 패턴을 통해 타겟 부분을 조사하는 것과 같은 방법들 에 의해, 방사 민감 재료(\"레지스트\")의 층으로 코팅된 기판(예컨대, 실리콘 웨이퍼) 상의 타겟 부분(예컨대, 하나 이상의 다이들을 포함함)에 전사될 수 있다. 일반적으로, 단일 기판이 리소그래피 투사 장치에 의해 패턴 이 한 번에 하나의 타겟 부분씩 연속적으로 전사되는 복수의 인접한 타겟 부분들을 포함한다. 한 유형의 리소 그래피 투사 장치에서, 전체 패터닝 디바이스 상의 패턴은 하나의 타겟 부분으로 하나의 동작으로 전사된다.이러한 장치는 흔히 스테퍼(stepper)라고 지칭된다. 흔히 스텝-앤드-스캔(step-and-scan) 장치라고 지칭되는 대안적인 장치에서, 투사 빔이 패터닝 디바이스를 주어진 기준 방향(\"스캐닝\" 방향)에서 스캔하면서 기판을 이 기준 방향에 평행하게 또는 반평행하게 동기적으로 이동시킨다. 패터닝 디바이스 상의 패턴의 상이한 부분들이 하나의 타겟 부분에 점진적으로 전사된다. 일반적으로, 리소그래피 투사 장치가 축소 비율(M)(예컨대, 4)을 가 질 것이기 때문에, 기판이 이동되는 속력(F)은 투사 빔이 패터닝 디바이스를 스캔하는 속력의 1/M 배일 것이다. 본 개시에서 설명되는 바와 같은 리소그래피 디바이스들에 관한 더 많은 정보가 참조로 본 개시에 포함되는, 예 를 들어, US 6,046,792호에서 얻을 수 있다. 패터닝 디바이스에서부터의 패턴을 기판에 전사하기 전에, 기판은 다양한 절차들, 이를테면 프라이밍(priming), 레지스트 코팅 및 소프트 베이크를 거칠 수도 있다. 노출 후, 기판은 다른 절차들(\"노출 후 절차들\"), 이를테 면 노출 후 베이크(post-exposure bake)(PEB), 현상, 하드 베이크 및 전사된 패턴의 측정/검사를 받을 수도 있 다. 이 절차들의 어레이는 디바이스, 예컨대, IC의 개별 층을 만들기 위한 기초로서 사용된다. 그 다음에 기 판은, 모두가 디바이스의 개별 층을 마감하기 위해 의도되는, 에칭, 이온 주입(도핑), 금속화, 산화, 화학 기계 적 연마(chemical mechanical polishing) 등과 같은 다양한 공정들을 거칠 수도 있다. 여러 층들이 디바이스에 서 요구되면, 전체 절차, 또는 그 변형들이 각각의 층에 대해 반복된다. 결과적으로, 디바이스가 기판 상의 각 각의 타겟 부분에 존재할 것이다. 그러면 이들 디바이스들은 다이싱 또는 소잉(sawing)과 같은 기법에 의해 서 로 분리되며, 그리하여 개별 디바이스들은 캐리어 상에 탑재되거나, 핀들에 연결되는 등이 될 수 있다. 디바이스들, 이를테면 반도체 디바이스들을 제조하는 것은, 통상적으로 디바이스들의 다양한 피처들 및 다수의 층들을 형성하기 위해 다수의 제작 공정들을 사용하여 기판(예컨대, 반도체 웨이퍼)을 가공하는 것을 수반한다. 이러한 층들 및 피처들은, 예컨대, 퇴적, 리소그래피, 에치, 화학 기계적 연마, 및 이온 주입을 사용하여 통상 적으로 제조되고 가공된다. 다수의 디바이스들은 기판 상의 복수의 다이들 상에 제작된 다음 개별 디바이스들 로 분리될 수도 있다. 이 디바이스 제조 공정은 패터닝 공정이라 간주될 수도 있다. 패터닝 공정은 리소그래 피 장치(lithographic apparatus)에서 패터닝 디바이스를 사용하여 패터닝 디바이스 상의 패턴을 기판에 전사하 는 광학적 및/또는 나노임프린트(nanoimprint) 리소그래피와 같은 패터닝 단계를 수반하고, 통상적이지만 옵션 적으로, 현상 장치에 의한 레지스트 현상, 베이크 도구를 사용한 기판의 베이킹, 에치 장치를 사용한 패턴을 사 용하는 에칭 등과 같은 하나 이상의 관련 패턴 가공 단계들을 수반한다. 하나 이상의 계측((metrology) 과정들 이 통상적으로 패터닝 공정에 수반된다. 리소그래피는 IC들과 같은 디바이스의 제조에서의 한 단계이며, 그 단계에서 기판들 상에 형성된 패턴들은 디바 이스들, 이를테면 마이크로프로세서들, 메모리 칩들 등의 기능성 엘리먼트들을 정의한다. 유사한 리소그래피 기법들이 평판 디스플레이들, 마이크로-전자 기계적 시스템들(micro-electro mechanical systems)(MEMS) 및 다 른 디바이스들의 형성에서 또한 사용된다. 반도체 제조 공정들이 계속 발전함에 따라, 기능성 엘리먼트들의 치수들은 계속해서 감소된 반면 디바이스 당 트랜지스터들과 같은 기능성 엘리먼트들의 수는 \"무어의 법칙(Moore's law)\"이라고 보통 지칭되는 추세를 따라 수십 년에 걸쳐 꾸준히 증가하여 왔다. 현재 기술 상태에서, 디바이스들의 층들이 심자외선(deep-ultraviolet) 조명 소스로부터의 조명을 사용하여 설계 레이아웃을 기판 상으로 투영하는 리소그래피 투사 장치들을 사용하여 제조되어, 치수들이 100 nm 훨씬 아래, 즉, 조명 소스(예컨대, 193 nm 조명 소스)로부터의 방사의 파장의 절반 미만인 개별 기능성 엘리먼트들을 생성한다. 리소그래피 투사 장치의 고전적인 분해능 한계보다 작은 치수들을 갖는 피처들이 인쇄되는 이 공정은 분해능 공 식 CD = k1×λ/NA에 따라 저-k1 리소그래피라고 보통 알려져 있으며, 여기서 λ는 채용된 방사의 파장이며(현재 대부분의 경우들에서 248nm 또는 193nm), NA는 리소그래피 투사 장치에서의 투사 광학계의 개구수이며, CD는 \" 임계 치수\" ― 일반적으로 인쇄된 최소 피처 사이즈임 ― 이고 k1은 경험적 분해능 계수이다. 일반적으로, k1이 작을수록 특정 전기 기능 및 성능을 성취하기 위하여 설계자에 의해 계획된 형상 및 치수들과 유사한 기판 상의 패턴을 생성하기가 더 어려워진다. 이들 난점들을 극복하기 위해, 정교한 미세 튜닝 단계들이 리소그래피 투사 장치, 설계 레이아웃, 또는 패터닝 디바이스에 적용된다. 이것들은, 예를 들어, NA 및 광학적 가간섭성 설정들 의 최적화, 맞춤화된 조명 스킴들, 위상 시프팅 패터닝 디바이스들의 사용, 설계 레이아웃에서의 광학적 근접 보정(optical proximity correction)(OPC, 때때로 \"광학 공정 보정(optical and process correction)\"이라고도 함), 또는 일반적으로 \"분해능 향상 기법들(resolution enhancement techniques)\"(RET)로서 정의되는 다른 방 법들을 비제한적으로 포함한다. 본 개시에서 사용되는 바와 같은 \"투사 광학계\"라는 용어는, 예를 들어 굴절 광학계, 반사 광학계, 개구부들 및 반사굴절 광학계를 포함하는, 다양한 유형들의 광학 시스템들을 포괄하는 것으로서 넓게 해석되어야 한다. \"투사 광학계\"라는 용어는 투사 방사선 빔을 지향, 성형 또는 제어하기 위한 이 들 설계 유형들 중 임의의 것에 따라 동작하는 컴포넌트들을 집단적으로 또는 단독으로 또한 포함할 수도 있다. \"투사 광학계\"라는 용어는 리소그래피 투사 장치에서 임의의 광학적 컴포넌트가 리소그래피 투사 장치의 광경로 상의 어디에 위치되더라도 해당 광학적 컴포넌트를 포함할 수도 있다. 투사 광학계는 소스로부터의 방사를 그 방사가 패터닝 디바이스를 통과하기 전에 성형, 조정 및/또는 투사하기 위한 광학적 컴포넌트들, 및/또는 방사 가 패터닝 디바이스를 통과한 후 그 방사를 성형, 조정 및/또는 투사하기 위한 광학적 컴포넌트들을 포함할 수 도 있다. 투사 광학계는 일반적으로 소스와 패터닝 디바이스를 제외한다. 일 실시예에 따르면, 제조 공정의 성능을 모니터링하는 방법이 제공된다. 그 방법은 제조 공정에 의해 생성된 기판의 기하구조에 관련된 정보를 운반하는 하나 이상의 입력 신호들을 수신하는 단계; 및 예측 모델로, 하나 이상의 입력 신호들에 기초하여 제조 공정에서의 변동을 결정하는 단계를 포함한다. 일 실시예에서, 기판은 반도체 디바이스에 연관되고, 제조 공정은 반도체 디바이스 제조 공정을 포함한다. 일 실시예에서, 그 방법은 제조 공정에서의 변동에 기초하여 반도체 디바이스 제조 장치에 대한 조정을 결정하 는 단계를 더 포함한다. 일 실시예에서, 수신하는 단계와 결정하는 단계는 반도체 디바이스 제조 공정 동안 실시간 또는 거의 실시간으 로 수행된다. 일 실시예에서, 하나 이상의 입력 신호들은 오버레이 신호를 포함한다. 일 실시예에서, 하나 이상의 입력 신호 들은 정렬 신호를 포함한다. 일 실시예에서, 제조 공정에서의 변동은, 제조 공정의 가공 파라미터들에서의 변동, 제조 공정에서 사용되는 하 나 이상의 재료들의 재료 성질들에서의 변동, 또는 하나 이상의 재료들의 광학적 특성들에서의 변동 중 하나 이 상을 포함한다. 일 실시예에서, 예측 모델은 머신 러닝 모델을 포함한다. 일 실시예에서, 예측 모델은 신경망(단지 하나의 예 로서임), 및/또는 다른 머신 러닝 기법들을 포함한다. 일 실시예에서, 기판은 반도체 디바이스에 연관되는 스택을 포함한다. 일 실시예에서, 그 방법은 제조 공정에서의 알려진 교란(perturbation)들에 기초하여 예측 모델을 훈련하는 단 계를 더 포함한다. 다른 실시예에 따르면, 제조 공정에 연관되는 기판 기하구조를 예측하는 방법이 제공된다. 그 방법은 기판에 대한 기하구조 정보 및 제조 공정 정보를 포함하는 입력 정보를 수신하는 단계; 및 머신 러닝 예측 모델을 사용 하여, 입력 정보에 기초하여 출력 기판 기하구조를 예측하는 단계를 포함한다. 일 실시예에서, 기판은 반도체 디바이스에 연관되는 스택을 포함한다. 일 실시예에서, 그 방법은 예측된 출력 기판 기하구조를 튜닝하는 단계를 더 포함한다. 튜닝하는 단계는 출력 기판 기하구조를 상이한 비 머신 러닝 예측 모델로부터의 대응하는 물리적 기판 측정결과들 및/또는 예측결과들 과 비교하는 단계, 비교에 기초하여 손실 함수를 생성하는 단계, 및 손실 함수를 최적화하는 단계를 포함한다. 일 실시예에서, 튜닝은 스택 튜닝을 포함한다. 스택 튜닝 입력들은 해당 물리적 스택으로부터의 측정에 연 관되는 신호, 기하구조 정보 ― 기하구조 정보는 물리적 스택의 공칭 기하구조를 포함함 ―, 및 상기 제조 공정 정보를 포함한다. 스택 튜닝 출력이 출력 기판 기하구조를 포함한다. 출력 기판 기하구조는 출력 기판 기하구조에 기초하여 결정된 시뮬레이션된 신호가 물리적 스택 및/또는 상기 물리적 스택의 공칭 기하구조 로부터의 측정에 연관되는 신호에 대응하도록 튜닝된다. 일 실시예에서, 그 방법은, 머신 러닝 예측 모델로, 출력 기판 기하구조에 기초하여 오버레이 신호를 예측하는 단계를 더 포함한다. 일 실시예에서, 그 방법은, 머신 러닝 예측 모델로, 출력 기판 기하구조에 기초하여 정렬 신호를 예측하는 단계 를 더 포함한다. 일 실시예에서, 머신 러닝 예측 모델은 신경망을 포함한다. 일 실시예에서, 기하구조 정보는 반도체 디바이스의 하나 이상의 층들에 대한 타겟 또는 마크 설계의 하나 이상 의 치수들을 포함한다. 일 실시예에서, 제조 공정 정보는 반도체 디바이스의 하나 이상의 층들에 대해 수행되는 하나 이상의 제조 공정 들에 대한 하나 이상의 파라미터들을 포함한다. 일 실시예에서, 그 방법은 기판들을 훈련하기 위한 기하구조, 패턴, 및 제조 공정 파라미터들을 포함하는 훈련 정보와, 상이한 비 머신 러닝 예측 모델로부터의 대응하는 물리적 기판 측정결과들 및/또는 예측결과들로 머신 러닝 예측 모델을 훈련하는 단계를 더 포함한다. 다른 실시예에 따르면, 하나 이상의 반도체 디바이스 제조 공정 단계들에서 변동을 검출하고 그에 대한 조정을 결정하는 방법이 제공된다. 그 방법은 반도체 디바이스에 대한 기하구조 정보 및 제조 공정 정보를 포함하는 입력 정보를 수신하는 단계를 포함한다. 그 방법은, 머신 러닝 예측 모델을 사용하여, 입력 정보에 기초하여 출력 반도체 디바이스 기하구조 변동을 예측하는 단계를 포함한다. 그 방법은 머신 러닝 예측 모델로부터의 반 도체 디바이스 기하구조 변동 예측결과들에 기초하여 반도체 제조 공정에서의 변동을 검출하는 단계를 포함한다. 그 방법은 반도체 디바이스 제조 공정에서의 검출된 변동에 기초하여 하나 이상의 반도체 디바이스 제조 공정 파라미터 변동들을 결정하는 단계를 포함한다. 그 방법은 하나 이상의 결정된 반도체 디바이스 제조 공정 파라미터 변동들에 기초하여 반도체 디바이스 제조 공정 단계들 중 하나 이상에 대한 조정을 결정하는 단 계를 포함한다. 일 실시예에서, 입력 정보는 반도체 디바이스에 연관되는 스택을 위한 것이다. 일 실시예에서, 반도체 제조 공정에서의 변동을 검출하는 단계는, 머신 러닝 예측 모델로, 출력 반도체 디바이 스 기하구조 변동에 기초하여 오버레이 신호를 예측하는 단계를 포함한다. 일 실시예에서, 반도체 제조 공정에 서의 변동을 검출하는 단계는, 머신 러닝 예측 모델로, 출력 반도체 디바이스 기하구조 변동에 기초하여 정렬 신호를 예측하는 단계를 포함한다. 일 실시예에서, 그 방법은 예측된 출력 반도체 디바이스 기하구조 변동을 튜닝하는 단계를 더 포함한다. 튜닝 하는 단계는 출력 반도체 디바이스 기하구조 변동을 상이한 비 머신 러닝 물리적 모델로부터의 대응하는 물리적 측정결과들 및/또는 예측결과들과 비교하는 단계, 비교에 기초하여 손실 함수를 생성하는 단계, 및 손실 함수를 최적화하는 단계를 포함한다. 일 실시예에서, 기하구조 정보는 반도체 디바이스의 하나 이상의 층들에 대한 타겟 설계의 하나 이상의 치수들 을 포함한다. 일 실시예에서, 제조 공정 정보는 하나 이상의 에치 공정 파라미터들, 하나 이상의 퇴적 공정 파라미터들, 및/ 또는 하나 이상의 화학 기계적 연마 공정 파라미터들을 포함한다. 일 실시예에서, 반도체 디바이스 제조 공정에 대한 조정은, 제1 에치 공정 파라미터 값부터 제2 에치 공정 파라 미터 값으로의 에치 공정 파라미터에서의 변화; 제1 퇴적 공정 파라미터 값부터 제2 퇴적 공정 파라미터 값으로 의 퇴적 공정 파라미터에서의 변화; 또는 제1 화학 기계적 연마 공정 파라미터부터 제2 화학 기계적 연마 공정 파라미터 값으로의 화학 기계적 연마 공정 파라미터에서의 변화 중 하나 이상을 포함한다. 다른 실시예에 따르면, 컴퓨터에 의해 실행될 때 위에서 설명된 방법들 중 임의의 것을 구현하는 명령어들이 기 록되는 비일시적 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품이 제공된다."}
{"patent_id": "10-2022-7011103", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 개시에서의 설명은 대체로 예측 모델들을 사용한 제조 공정 모니터링 및 튜닝을 위한 시스템들 및 방법들에 관한 것이다. 제조 공정들은 아래에서 설명되는 바와 같은 반도체 제조 공정들을 포함할 수도 있다. 그러나, 이 예는 제한되도록 의도되지 않는다. 본 개시에서 설명된 것들과 동일 또는 유사한 동작들은 다른 제조 공정 들에 적용될 수도 있다. 안정한 반도체 제조 공정들을 유지하는 것이 중요하다. 리소그래피, 퇴적, 에칭, 화 학 기계적 연마(CMP) 및/또는 다른 반도체 제조 공정들과 같은 제조 공정들에서의 예상치 못한 변동들은 종종 최종 공정 수율에 부정적인 영향을 미친다. 변동을 실시간 또는 거의 실시간으로 (예컨대, 변동의 수 초 또는 수 분 내에) 검출하는 것은 제조 공정의 적시 조정이 결함 디바이스들의 생산을 방지하는 것을 허용하고, 공정 수율을 증가시킨다. 따라서, 전형적인 제조 공정 동안 공정 변동을 모니터링하고, 어떤 공정들이 변하였는지와 얼마나 변하였는지에 관한 정보를 제공할 수 있는 간단하며, 빠르고, 비파괴적인 솔루션이 바람직하다. 이전 시스템들은 그것들의 유용성을 감소시키는 한계들을 가진다. 예를 들어, 타원계측기(ellipsometer)는 박 막 두께를 비파괴적으로 측정할 수 있지만, 한 번에 하나의 층만을 측정할 수 있다. 결과적으로, 전체 스택을 복원하는 공정은 매우 긴 시간이 걸리며, 때때로 최대 수 일 또는 심지어 수 주가 걸릴 수 있다. 주사형 전자 현미경(scanning electron microscope)(SEM)을 이용한 단면 검사가 정확한 공정 변동 정보를 제공할 수 있지만, 이 유형의 검사는 파괴적이고 시간이 많이 걸린다. 원자힘현미경(atomic force microscopy)(AFM)이 로 컬화된 토폴로지 정보를 높은 정확도로 제공할 수 있지만, AFM은 스택의 상단 층에 관한 정보만을 제공할 수 있 고, AFM은 매우 느리다. 이전 모델링 시스템들은 공정이 변하였음을 나타낼 수 있지만, 어떤 공정 또는 공정 파라미터가 변하였는지, 또는 얼마나 변하였는지에 관한 상세한 정보를 제공할 수 없다. 때때로, 이들 모델링 시스템들은 출력을 생성하는데 여러 시간 내지 날이 걸리며, 이는 그들 시스템들이 실시간 또는 거의 실시간 제 조 공정 모니터링을 위해 사용되는 것을 방해한다. 유리하게도, 본 시스템(들) 및 방법(들)은 (예컨대, 반도체) 제조 공정의 성능을 실시간 또는 거의 실시간으로 모니터링하는 것을 제공한다. 본 시스템(들) 및 방법(들)에서, 제조 공정 동안 생성된 기판의 기하구조에 관련 된 정보를 운반하는 하나 이상의 입력 신호들이 수신되고, 제조 공정에서의 변동은 하나 이상의 입력 신호들에 기초하여 예측 모델(예컨대, 머신 러닝 모델)을 사용하여 결정된다. 입력 신호들은 예를 들어 오버레이, 정렬, 및/또는 다른 신호들을 포함할 수도 있다. 결정된 변동은 다양한 제조 공정 조정들을 용이하게 하는 정량적인공정 피드백을 제공할 수도 있다. 본 시스템(들) 및 방법(들)은 실시간 또는 거의 실시간 응답을 제공하도록 구성된다. 모델을 이용한 예측 프로 세스는 거의 즉각적이며, 이는 본 시스템(들) 및 방법(들)을 실시간 또는 거의 실시간 프로세스 모니터링에 적 합하게 만든다. 예측들은 프로세스가 얼마나 많이 변화하였는지에 관한 상세한 정보를 또한 제공할 수 있다. 본 시스템(들) 및 방법들은 다양하다. 그것들은 상이한 많은 유형들의 공정 변동을 모니터링하는데 사용될 수 있다. 예를 들어, 그것들은 두께 변화들, 재료 광학 특성 변화들(예컨대, n 및/또는 k ― 재료들의 복소 굴절 계수의 실수부 및 허수부 ― 에서의 변화들), 측벽 각도(side wall angle)(SWA) 변화들, 에치 경사각 변화들, 화학 기계적 연마 변화들 등을 모니터링하는데 사용될 수 있다. 본 시스템(들) 및 방법(들)은 또한 이들 유형 들의 공정 변동, 및/또는 다른 유형들의 공정 변동 중 임의의 것에 대해 얼마나 많은 변화가 발생하였는지의 정 확한 표시들을 제공하도록 구성된다. 중요하게도, 본 시스템(들) 및 방법(들)은 스택의 다수의 층들에서의 이 들 및 다른 유형들의 변동을 (예를 들어) 동시에 모니터링하는데 사용될 수 있다. 본 시스템(들) 및 방법(들)은 비파괴적이고 적용하기 쉽다. 본 시스템(들) 및 방법(들)은 구현하는 비용이 낮 으며, 공정 수율에 (부정적으로) 영향을 미치지 않고, 고도로 정확하다. 예를 들어, 본 시스템(들) 및 방법(들)은 오버레이, 정렬, 및/또는 측정 데이터를 포함하는 다른 신호들을 이용하여 공정 변동을 예측한다. 전형적인 제조 공정의 부분으로서 이미 발생된 오버레이, 정렬, 또는 다른 신호들을 획득하는 것은 편리하고 저 렴하다. 예측들을 하기 위해 이들 신호들에서의 정보를 획득하고 이용하는 것은 (예컨대, 공정 수율이 부정적 으로 영향을 받지 않도록) 제조된 디바이스들에 파괴적이지 않고 추가적인 측정들 요구하지 않는다. 본 시스템(들) 및 방법(들)의 튜닝 양태로 돌아가면, 스택 튜닝은 전자(예컨대, D4C) 모델로부터의 해당 예측들 로 오버레이, 정렬, 및/또는 다른 측정 데이터 사이의 일치를 향상시키는 공정이다. 전형적인 스택 튜닝은 최 적화된 스택을 생성하기 위해 일련의 동작들을 통해 반복적으로 진행한다. 반복들은 광학적 키 성능 표시자 (key performance indicator)(KPI)가, 예를 들어, 측정 데이터에 연관되는 KPI와 일치하거나 또는 거의 일치하 는 최적화된 스택을 생성하기 위해, 경사 하강(gradient decent)과 신뢰 영역(trust region)과 같은 최적화 알 고리즘들에 의해 안내된다. 전형적인 스택 튜닝의 반복적인 성질은, (비 머신 러닝) 전자 모델로부터의 예측들이 종종 여러 시간 또는 심지 어 여러 날이 걸린다는 사실과 함께, 전형적인 스택 튜닝이 매우 느리게 실행되게 한다. 예를 들어, 전형적인 스택 튜닝 공정을 완료하는데 여러 날 또는 주가 걸릴 수 있다. 스택 튜닝 공정 속력은 더 많은 가공 자원들을 단순히 추가함으로써 증가될 수 없는데 후속 반복을 위한 (예컨대, 기하구조) 입력이 이전의 반복으로부터의 출 력에 의존하기 때문이다. 따라서, 스택 튜닝 시간을 줄이기 위하여, 개별 반복들에 대한 실행 시간을 단축하는 것이 필요하다. 유리하게는, 본 시스템(들) 및 방법(들)은 (비 머신 러닝) 전자 및/또는 광학적 모델로부터의 전형적인 시간 소 모적인 예측들을, 개선된 머신 러닝 모델로부터의 더 빠른 예측들로 대체한다. 본 시스템(들) 및 방법(들)은 예측결과들을 거의 즉시 생성하도록 구성되는 훈련된 머신 러닝 예측 모델을 이용한다. 집적 회로들(IC들)의 제조에 대해 특정 언급이 이루어질 수도 있지만, 본 개시에서의 설명은 다른 가능한 많은 적용들을 가진다는 것이 명시적으로 이해되어야 한다. 예를 들어, 이는 통합된 광학 시스템들, 자기적인 도메 인 메모리들, 액정 디스플레이 패널들, 박막 자기 헤드들 등에 대한 안내 및 검출 패턴들의 제조에서 채용될 수 도 있다. 이러한 대안적인 애플리케이션들의 맥락에서, 이 텍스트에서의 \"레티클\", \"웨이퍼\" 또는 \"다이\"라는 용어들의 임의의 사용은 각각 \"마스크\", \"기판\" 및 \"타겟 부분\"이란 더 일반적인 용어들과 교환 가능한 것으로 간주되어야 한다는 것을 당업자는 이해할 것이다. 도입으로서, 도 1은 본 시스템들 및/또는 방법들 내에 포함될 수도 있는 그리고/또는 그것들에 연관되는 리소그 래피 장치(LA)의 일 실시예를 개략적으로 묘사한다. 이 장치는 다음을 포함한다: - 방사 빔(B)(예컨대, UV 방사, DUV 방사, 또는 EUV 방사)을 조절하도록 구성되는 조명 시스템(조명기 (illuminator))(IL); - 패터닝 디바이스(예컨대, 마스크)(MA)를 지지하도록 건조되고 특정한 파라미터들에 따라서 패터닝 디바이스를 정확히 위치시키도록 구성되는 제1 포지셔너(PM)에 연결되는 지지 구조물(예컨대, 마스크 테이블)(MT); - 기판(예컨대, 레지스트 코팅된 웨이퍼)(W)을 유지하도록 구성되고 특정한 파라미터들에 따라서 기판을 정확 하게 위치시키도록 구성되는 제2 포지셔너(PW)에 커플링되는 기판 테이블(예컨대, 웨이퍼 테이블)(WT)(예컨대,WTa, WTb 또는 둘 다); 및 - 기판(W)의 타겟 부분(C)(예컨대, 하나 이상의 다이들을 포함하고 종종 필드들이라고 지칭됨)에 패터닝 디바이 스(MA)에 의해 방사 빔(B)에 부여된 패턴을 투영하도록 구성되는 투사 시스템(예컨대, 굴절 투사 렌즈 시스 템)(PS). 투사 시스템은 참조 프레임(RF)에 대해 지원된다. 묘사된 바와 같이, 그 장치는 투과형(예컨대, 투과성 마스크를 채용함)으로 된다. 대안적으로, 그 장치는 반사 형(예컨대, 위에서 언급된 바와 같은 유형의 프로그램가능 거울 어레이를 채용함, 또는 반사성 마스크를 채용함)일 수도 있다. 조명기(IL)는 방사 소스(radiation source)(SO)로부터 방사 빔을 수광한다. 소스 및 리소그래피 장치는, 예를 들어 소스가 엑시머 레이저일 때, 별개의 엔티티들일 수도 있다. 이러한 경우들에서, 소스는 리소그래피 장치 의 일부를 형성하는 것으로 간주되지 않고 방사 빔은, 예를 들어 적합한 지향성 거울들 및/또는 빔 익스팬더 (beam expander)를 포함하는 빔 전달 시스템(delivery system)(BD)의 도움으로, 소스(SO)에서부터 조명기(IL) 로 전해진다. 다른 경우들에서 소스는, 예를 들어 소스가 수은 램프일 때, 장치의 통합 부분일 수도 있다. 소 스(SO)와 조명기(IL)는, 필요하다면 빔 전달 시스템(BD)과 함께, 방사 시스템이라고 지칭될 수도 있다. 조명기(IL)는 빔의 세기 분포를 변경할 수도 있다. 조명기는 세기 분포가 조명기(IL)의 퓨필 평면의 환형 영역 내에서 0이 아니도록 방사 빔의 반경 범위(radial extent)를 제한하도록 배열될 수도 있다. 부가적으로 또는 대안적으로, 조명기(IL)는 세기 분포가 퓨필 평면의 복수의 동일하게 이격된 섹터들에서 0이 아니도록 퓨필 평 면의 빔의 분포를 제한하도록 동작 가능할 수도 있다. 조명기(IL)의 퓨필 평면에서의 방사 빔의 세기 분포는 조명 모드라고 지칭될 수도 있다. 조명기(IL)는 빔의 (각도/공간적) 세기 분포를 조정하도록 구성되는 조정기(AD)를 포함할 수도 있다. 일반적으 로, 조명기의 퓨필 평면에서의 세기 분포의 적어도 외부 및/또는 내부 반경 범위(흔히 각각 σ-외부 및 σ-내부)가 조정될 수 있다. 조명기(IL)는 빔의 각도 분포를 가변하도록 동작 가능할 수도 있다. 예를 들어, 조명기는 세기 분포가 0이 아닌 퓨필 평면에서 섹터들의 수, 및 각도 범위를 변경하도록 동작 가능할 수도 있다. 조명기의 퓨필 평면에서 빔의 세기 분포를 조정함으로써, 상이한 조명 모드들이 성취될 수도 있다. 예 를 들어, 조명기(IL)의 퓨필 평면에서 세기 분포의 반경 및 각도 범위를 제한함으로써, 세기 분포는, 예를 들어, 쌍극, 사극 또는 육극 분포와 같은 다극 분포를 가질 수도 있다. 예컨대 조명기(IL)에 해당 조명 모드를 제공하는 광학기(optic)를 삽입하거나 또는 공간적 광 변조기를 사용함으로써, 원하는 조명 모드가 획득될 수도 있다. 조명기(IL)는 빔의 편광을 변경하도록 동작 가능할 수도 있고 조정기(AD)를 사용하여 편광을 조정하도록 동작 가능할 수도 있다. 조명기(IL)의 퓨필 평면을 횡단하는 방사 빔의 편광 상태는 편광 모드라고 지칭될 수도 있 다. 상이한 편광 모드들의 사용은 기판(W) 상에 형성된 이미지에서 더 큰 콘트라스트가 성취되는 것을 허용할 수도 있다. 방사 빔은 비편광될 수도 있다. 대안적으로, 조명기는 방사 빔을 선형 편광시키도록 배열될 수도 있다. 방사 빔의 편광 방향은 조명기(IL)의 퓨필 평면 전체에 걸쳐 가변할 수도 있다. 방사의 편광 방향은 조 명기(IL)의 퓨필 평면의 상이한 영역들에서 상이할 수도 있다. 방사의 편광 상태는 조명 모드의 의존하여 선택 될 수도 있다. 다극 조명 모드들의 경우, 방사 빔의 각각의 극의 편광은 조명기(IL)의 퓨필 평면에서 해당 극 의 위치 벡터에 일반적으로 수직일 수도 있다. 예를 들어, 쌍극 조명 모드의 경우, 방사는 쌍극의 두 개의 대 향 섹터들을 이등분하는 선에 실질적으로 수직인 방향에서 선형적으로 편광될 수도 있다. 방사 빔은 X 편광 및 Y 편광 상태들이라고 지칭될 수도 있는 상이한 두 개의 직교 방향들 중 하나로 편광될 수도 있다. 사극 (quadrupole) 조명 모드의 경우, 각각의 극의 섹터에서의 방사는 해당 섹터를 이등분하는 선에 실질적으로 수직 인 방향으로 선형적으로 편광될 수도 있다. 이 편광 모드는 XY 편광이라고 지칭될 수도 있다. 마찬가지로, 육 극 조명 모드의 경우 각각의 극의 섹터에서의 방사는 해당 섹터를 이등분하는 선에 실질적으로 수직인 방향으로 선형적으로 편광될 수도 있다. 이 편광 모드는 TE 편광이라고 지칭될 수도 있다. 추가적으로, 조명기(IL)는 적분기(IN)와 집광기(CO)와 같은 다양한 다른 컴포넌트들을 일반적으로 포함한다. 조명 시스템은 방사를 지향, 성형, 또는 제어하기 위한 다양한 유형들의 광학적 컴포넌트들, 이를테면 굴절, 반 사, 자기, 전자기, 정전 또는 다른 유형들의 광학적 컴포넌트들, 또는 그것들의 임의의 조합을 포함할 수도 있 다. 따라서, 조명기는 단면에서 원하는 균일성 및 세기 분포를 갖는 조절된 방사 빔(B)을 제공한다. 지지 구조물(MT)은 패터닝 디바이스의 배향, 리소그래피 장치의 설계, 및 예를 들어 패터닝 디바이스가 진공 환 경에서 유지되는지의 여부와 같은 다른 조건들에 의존하는 방식으로 패터닝 디바이스를 지지한다. 지지 구조물은 패터닝 디바이스를 유지하기 위해 기계적, 진공, 정전기 또는 다른 클램핑 기법들을 사용할 수도 있다. 지 지 구조물은, 예를 들어 필요에 따라 고정되거나 이동 가능할 수도 있는, 프레임 또는 테이블일 수도 있다. 지 지 구조물은 패터닝 디바이스가 원하는 위치, 예를 들어 투사 시스템에 대해 원하는 위치에 있는 것을 보장할 수도 있다. 본 개시에서 \"레티클\" 또는 \"마스크\"라는 용어들의 임의의 사용이 더 일반적인 용어인 \"패터닝 디 바이스\"와는 동의어로 간주될 수도 있다. 본 개시에서 사용되는 \"패터닝 디바이스\"라는 용어는 기판의 타겟 부분에서 패턴을 부여하는데 사용될 수 있는 임의의 디바이스를 의미하는 것으로서 넓게 해석되어야 한다. 일 실시예에서, 패터닝 디바이스는 기판의 타겟 부분에서 패턴을 생성하기 위해 단면에 패턴을 갖는 방사 빔을 부여하는데 사용될 수 있는 임의의 디바이스이다. 방사 빔에 부여된 패턴은, 예를 들어 그 패턴이 위상 시프팅 피처들 또는 이른바 지원 피처들을 포함한다면, 기판의 타겟 부분에서의 원하는 패턴에 정확히 대응하지 않을 수도 있다는 것에 주의해야 한다. 일반적으로, 방사 빔에 부여된 패턴은 집적 회로와 같이 디바이스의 타겟 부분에 생성되는 디바이스에서의 특정 기능 층에 대응할 것이다. 패터닝 디바이스가 투과성 또는 반사성일 수도 있다. 패터닝 디바이스들의 예들은 마스크들, 프로그램가능 거 울 어레이들, 및 프로그램가능 LCD 패널들을 포함한다. 마스크들은 리소그래피에서 널리 공지되고, 이진, 교번 위상 시프트, 및 감쇠 위상 시프트와 같은 마스크 유형들, 뿐만 아니라 다양한 하이브리드 마스크 유형들을 포 함한다. 프로그램가능 거울 어레이의 일 예가, 작은 거울들의 각각이 입사 방사 빔을 상이한 방향들로 반사하 기 위해 개별적으로 경사질 수 있는 작은 거울들의 행렬 배열을 채용한다. 경사진 거울들은 거울 행렬에 의해 반사되는 방사 빔에 패턴을 부여한다. 본 개시에서 사용되는 \"투사 시스템\"이라는 용어는 사용되고 있는 노출 방사에 대해, 또는 침지액의 사용 또는 진공의 사용과 같은 다른 요인들에 대해 적절한 대로, 굴절, 반사, 반사굴절, 자기, 전자기 및 정전기 광학 시 스템들, 또는 그것들의 임의의 조합을 포함하는 임의의 유형의 투사 시스템을 포괄하는 것으로서 넓게 해석되어 야 한다. 본 개시에서 \"투사 렌즈\"라는 용어의 임의의 사용은 더 일반적인 용어 \"투사 시스템\"과 동의어로서 간주될 수도 있다. 투사 시스템(PS)은 기판(W) 상에 이미지화된 패턴에 영향을 미칠 수 있는 비균일일 수도 있는 광학적 전달 함수 를 갖는다. 비편광된 방사의 경우 이러한 효과는 투사 시스템(PS)을 나가는 방사의 투과(아포다이제이션 (apodization)) 및 상대 위상(수차)을 퓨필 평면에서의 위치의 함수로서 기술하는 두 개의 스칼라 맵들에 의해 상당히 잘 설명될 수 있다. 투과 맵 및 상대 위상 맵이라고 지칭될 수도 있는 이들 스칼라 맵들은 완전한 세트 의 기저 함수들의 선형 조합으로서 표현될 수도 있다. 편리한 세트가 단위 원 상에서 정의되는 직교 다항식 세 트를 형성하는 제르니커 다항식들이다. 각각의 스칼라 맵의 결정이 이러한 전개(expansion)에서 계수들을 결정 하는 것을 수반할 수도 있다. 제르니커 다항식들이 단위 원에서 직교하므로, 제르니커 계수들은 차례로 각각의 제르니커 다항식과의 측정된 스칼라 맵의 내적을 계산하고 이를 해당 제르니커 다항식의 놈(norm)의 제곱에 의 해 나눔으로써 결정될 수도 있다. 투과 맵과 상대 위상 맵은 필드 및 시스템 의존적이다. 다시 말하면, 일반적으로, 각각의 투사 시스템(PS)은 각각의 필드 지점에 대해 (즉, 자신의 이미지 평면에서의 각각의 공간적 로케이션에 대해) 상이한 제르니커 전 개를 가질 것이다. 투사 시스템(PS)의 퓨필 평면에서의 상대 위상은 파면(즉, 동일한 위상을 갖는 지점들의 로 커스)을 측정하기 위해, 예를 들어 투사 시스템(PS)의 대물 평면(즉, 패터닝 디바이스(MA)의 평면)에서의 점형 소스로부터, 투사 시스템(PS)을 통해 그리고 시어링 간섭계(shearing interferometer)를 사용하여 방사를 투사 함으로써 결정될 수도 있다. 시어링 간섭계가 공통 경로 간섭계이고 그러므로, 유리하게도, 세컨더리 기준 빔 이 파면을 측정하는데 요구되지 않는다. 시어링 간섭계는 투사 시스템의 이미지 평면(즉, 기판 테이블(WTa 또 는 WTb))에서의 회절 격자, 예를 들어 2차원 그리드와, 투사 시스템(PS)의 퓨필 평면에 켤레가 되는 평면에서 간섭 패턴을 검출하도록 배열되는 검출기를 포함할 수도 있다. 간섭 패턴은 시어링 방향에서 퓨필 평면에서의 좌표에 대한 방사의 위상의 도함수에 관련된다. 검출기는 예를 들어, 전하 결합 소자들(charge coupled devices)(CCD들)과 같은 감지 엘리먼트들의 어레이를 포함할 수도 있다. 리소그래피 장치의 투사 시스템(PS)은 가시적인 프린지들을 생성하지 않을 수도 있고 그러므로 파면의 결정의 정확도는, 예를 들어, 회절 격자를 이동시키는 것과 같은 위상 스테핑 기법들을 사용하여 향상될 수 있다. 스 테핑은 회절 격자의 평면에서 그리고 측정의 스캐닝 방향에 수직인 방향으로 수행될 수도 있다. 스테핑 범위는 하나의 격자 간격일 수도 있고, 적어도 세 개의 (균일하게 분포된) 위상 단계들이 사용될 수도 있다. 따라서, 예를 들어, 세 개의 스캐닝 측정들은 y방향으로 수행될 수도 있고, 각각의 스캐닝 측정은 x방향에서 상이한 위치에 대해 수행될 수 있다. 회절 격자의 이 스테핑은 위상 변동들을 세기 변동들로 효과적으로 변환하여, 위상 정보가 결정되는 것을 허용한다. 그 격자는 검출기를 교정하기 위해 회절 격자에 수직인 방향(z 방향)으로 스 테핑될 수도 있다. 회절 격자는 투사 시스템(PS)의 좌표계(x 및 y)의 축들과 일치할 수도 있거나 또는 이들 축들에 대해 45도와 같 은 각도에 있을 수도 있는 두 개의 수직 방향들로 순차적으로 스캐닝될 수도 있다. 스캐닝은 정수 수의 격자 주기들, 예를 들어 하나의 격자 주기로 수행될 수도 있다. 스캐닝은 하나의 방향에서 위상 변동을 평균화하여, 다른 방향에서의 위상 변동이 복원되는 것을 허용한다. 이는 파면이 양 방향들의 함수로서 결정되는 것을 허용 한다. 투사 시스템(PS)의 퓨필 평면에서의 투과(아포다이제이션)는, 예를 들어 투사 시스템(PS)의 대물 평면(즉, 패터 닝 디바이스(MA)의 평면)에서의 점형 소스로부터, 투사 시스템(PS)을 통해 방사를 투사하고 검출기를 사용하여 투사 시스템(PS)의 퓨필 평면에 켤레가 되는 평면에서의 방사의 세기를 측정함으로써 결정될 수도 있다. 수차 들을 결정하기 위해 파면을 측정하는데 사용되는 것과 동일한 검출기가 사용될 수도 있다. 투사 시스템(PS)은 복수의 광학적(예컨대, 렌즈) 엘리먼트들을 포함할 수도 있고, 수차들(필드의 전체에 걸쳐 퓨필 평면에 걸친 위상 변동들)을 보정하기 위해 광학 엘리먼트들 중 하나 이상의 엘리먼트들을 조정하도록 구 성되는 조정 메커니즘을 더 포함할 수도 있다. 이를 성취하기 위해, 조정 메커니즘은 하나 이상의 상이한 방법 들로 투사 시스템(PS) 내의 하나 이상의 광학적(예컨대, 렌즈) 엘리먼트들을 조작하도록 동작 가능할 수도 있다. 투사 시스템은 자신의 광축이 z 방향으로 연장하는 좌표계를 가질 수도 있다. 조정 메커니즘은, 하나 이상의 광학 엘리먼트들의 변위; 하나 이상의 광학 엘리먼트들의 틸팅; 및/또는 하나 이상의 광학 엘리먼트들의 변형 중 임의의 조합을 행하도록 동작 가능할 수도 있다. 광학 엘리먼트의 변위는 임의의 방향(x, y, z 또는 그것들의 조합)으로 있을 수도 있다. 광학 엘리먼트의 틸팅은 통상적으로 x 및/또는 y 방향들에서 축을 중심으 로 회전함으로써 광축에 수직인 평면을 벗어나지만, z 축을 중심으로 하는 회전은 비회전 대칭 비구면 광학 엘 리먼트를 위해 사용될 수도 있다. 광학 엘리먼트의 변형은 저주파 형상(예컨대, 비점수차) 및/또는 고 주파수 형상(예컨대, 자유형 비구면)을 포함할 수도 있다. 광학 엘리먼트의 변형은 예를 들어 광학 엘리먼트의 하나 이상의 측면들에 힘을 발휘하는 하나 이상의 액추에이터들을 사용함으로써 그리고/또는 광학 엘리먼트의 하나 이상의 선택된 영역들을 가열하기 위해 하나 이상의 가열 엘리먼트들을 사용함으로써 수행될 수도 있다. 일반 적으로, 아포다이제이션(퓨필 평면에 걸친 투과 변동)을 보정하기 위해 투사 시스템(PS)을 조정하는 것이 가능 하지 않을 수도 있다. 투사 시스템(PS)의 투과 맵은 리소그래피 장치(LA)를 위한 패터닝 디바이스(예컨대, 마 스크)(MA)를 설계할 때 사용될 수도 있다. 컴퓨테이션 리소그래피 기법을 사용하여, 패터닝 디바이스(MA)는 아 포다이제이션에 대해 적어도 부분적으로 보정하도록 설계될 수도 있다. 리소그래피 장치는 두 개(듀얼 스테이지) 이상의 테이블들(예컨대, 둘 이상의 기판 테이블들(WTa, WTb), 둘 이 상의 패터닝 디바이스 테이블들, 예를 들어, 측정, 및/또는 세척을 용이하게 하는 것에 전용인 기판 없이 투사 시스템 아래의 기판 테이블(WTa) 및 테이블(WTb) 등)을 갖는 유형일 수도 있다. 이러한 \"다중 스테이지\" 머신 들에서 추가적인 테이블들은 병행하여 사용될 수도 있거나, 또는 하나 이상의 다른 테이블들을 노광을 위해 사 용하고 있으면서 준비 단계들이 하나 이상의 테이블들에 대해 수행될 수도 있다. 예를 들어, 정렬 센서(AS)를 사용한 정렬 측정들 및/또는 레벨 센서(LS)를 사용한 레벨(높이, 틸트 등) 측정들이 이루어질 수도 있다. 리소그래피 장치는 또한, 투사 시스템과 기판 사이의 공간을 채우기 위해 기판의 적어도 부분이 상대적으로 높 은 굴절 계수를 갖는 액체, 예컨대, 물에 의해 커버될 수도 있는 유형일 수도 있다. 침지 액이 리소그래피 장 치에서의 다른 공간들에, 예를 들어, 패터닝 디바이스와 투사 시스템 사이에 또한 적용될 수도 있다. 침지 기 법들은 투사 시스템들의 개구수를 증가시키기 위한 업계에서 널리 알려져 있다. 본 개시에서 사용되는 바와 같 은 \"침지\"라는 용어는 기판과 같은 구조물이, 액체 내에 잠겨져야만 함을 의미하는 것이 아니라, 노광 동안 투 사 시스템과 기판 사이에 액체가 위치한다는 것만을 의미한다. 리소그래피 장치의 동작에서, 방사 빔이 조명 시스템(IL)에 의해 조절되고 제공된다. 방사 빔(B)은 지지 구조 (예컨대, 마스크 테이블)(MT) 상에 유지되는 패터닝 디바이스(예컨대, 마스크)(MA) 상에 입사되고, 패터닝 디바 이스에 의해 패터닝된다. 패터닝 디바이스(MA)를 횡단하면, 방사 빔(B)은 투사 시스템(PS)을 통과하며, 투사 시스템은 그 빔을 기판(W)의 타겟 부분(C)에 집광시킨다. 제2 포지셔너(PW) 및 위치 센서(IF)(예컨대, 간섭측 정 디바이스, 선형 인코더, 2-D 인코더 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은, 예컨대 방사 빔(B) 의 경로에 상이한 타겟 부분들(C)을 정확하게 위치시키기 위해, 정확하게 이동될 수 있다. 마찬가지로, 제1 포 지셔너(PM)와 다른 위치 센서(이는 도 1에서 명시적으로 묘사되지 않음)는, 예컨대, 마스크 라이브러리로부터의기계적 취출 후, 또는 스캔 동안, 방사 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확하게 위치시키는데 사 용될 수 있다. 일반적으로, 지지 구조물(MT)의 움직임은 제1 포지셔너(PM)의 일부를 형성하는 긴 스트로크 모 듈(거친 포지셔닝) 및 짧은 스트로크 모듈(미세 포지셔닝)의 도움으로 실현될 수도 있다. 마찬가지로, 기판 테 이블(WT)의 움직임은 제2 포지셔너(PW)의 일부를 형성하는 긴 스트로크 모듈 및 짧은 스트로크 모듈을 사용하여 실현될 수도 있다. 스테퍼의 경우(스캐너와는 대조적으로), 지지 구조물(MT)은 짧은 스트로크 액추에이터에만 연결될 수도 있거나, 또는 고정될 수도 있다. 패터닝 디바이스(MA)와 기판(W)은 패터닝 디바이스 정렬 마크들 (M1, M2) 및 기판 정렬 마크들(P1, P2)을 사용하여 정렬될 수도 있다. 예시된 바와 같은 기판 정렬 마크들이 전용 타겟 부분들을 점유하지만, 그것들은 타겟 부분들(이것들은 스크라이브 레인(scribe-lane) 정렬 마크들로 서 알려짐) 사이의 공간들에 위치될 수도 있다. 마찬가지로, 하나를 초과하는 다이가 패터닝 디바이스(MA) 상 에 제공되는 상황들에서, 패터닝 디바이스 정렬 마크들은 다이들 사이에 위치될 수도 있다. 묘사된 장치는 다음 모드들 중 적어도 하나에서 사용될 수도 있다: 1. 스텝 모드에서, 지지 구조물(MT)과 기판 테이블(WT)은 본질적으로 정적으로 유지되는 한편, 방사 빔에 부여 된 패턴이 타겟 부분(C) 상으로 한 번에(즉 단일 정적 노출로) 투영된다. 기판 테이블(WT)은 그 다음에 상이한 타겟 부분(C)이 노출될 수 있도록 X 및/또는 Y 방향으로 시프트된다. 스텝 모드에서, 노광 필드의 최대 사이즈 는 단일 정적 노광으로 이미지화되는 타겟 부분의 사이즈를 제한한다. 2. 스캔 모드에서, 지지 구조물(MT)과 기판 테이블(WT)은 동기적으로 스캔되면서 방사 빔에 부여된 패턴이 타겟 부분(C) 상으로 (즉, 단일 동적 노출로) 투영된다. 지지 구조물(MT)에 대한 기판의 속도 및 방향은 투사 시스 템(PS)의 (역)확대율 및 이미지 반전 특성들에 의해 결정될 수도 있다. 스캔 모드에서, 노광 필드의 최대 사이 즈는 단일 동적 노광에서 타겟 부분의 (비-스캐닝 방향에서의) 폭을 제한하는 반면, 스캐닝 모션의 길이는 타겟 부분의 (스캐닝 방향에서의) 높이를 결정한다. 3. 다른 모드에서, 지지 구조물(MT)은 프로그램가능 패터닝 디바이스를 본질적으로 정적으로 유지하고, 기판 테 이블(WT)은 이동 또는 스캔되면서 방사 빔에 부여된 패턴이 타겟 부분(C) 상으로 투영된다. 이 모드에서, 일반 적으로 펄스식 방사 소스가 채용되고, 프로그램가능 패터닝 디바이스는 기판 테이블(WT)의 각각의 움직임 후에 또는 스캔 동안 연속하는 방사 펄스들 간에 요구된 대로 업데이트된다. 이 동작 모드는 위에서 언급된 바와 같 은 한 유형의 프로그램가능 거울 어레이와 같은 프로그램가능 패터닝 디바이스를 이용하는 마스크 없는 리소그 래피에 쉽게 적용될 수 있다. 위에서 설명된 사용 모드들에 대한 조합들 및/또는 변형들 또는 전적으로 상이한 사용 모드들이 또한 채용될 수 도 있다. 본 명세서에서 언급되는 기판은, 예를 들어 트랙(통상적으로 레지스트 층을 기판에 도포하고 노광된 레지스트를 현상하는 도구) 또는 계측 또는 검사 도구에서, 노광 전 또는 후에, 가공될 수도 있다. 적용 가능한 경우, 본 원에서의 개시는 이러한 및 다른 기판 가공 도구들에 적용될 수도 있다. 게다가, 기판은, 예를 들어 다층 IC를 생성하기 위하여, 한 번 넘게 가공될 수도 있어서, 본 명세서에서 사용되는 기판이라는 용어는 다수의 가공된 층들을 이미 포함하는 기판을 또한 지칭할 수도 있다. 본 개시에서 사용되는 \"방사\" 및 \"빔\"이란 용어들은 자외선(UV) 또는 심자외선(DUV) 방사(예컨대, 365, 248, 193, 157 또는 126 nm의 파장을 가짐)와 극자외선(EUV) 방사(예컨대, 5~20 nm의 범위의 파장을 가짐), 뿐만 아 니라 이온 빔들 또는 전자빔들과 같은 입자 빔들을 포함하는 모든 유형들의 전자기복사를 포괄한다. 패터닝 디바이스 상의 또는 그러한 패터닝 디바이스에 의해 제공되는 다양한 패턴들은 상이한 공정 윈도우들. 즉, 사양 내에서 패턴이 생성될 가공 변수들의 공간을 가질 수도 있다. 잠재적인 시스템 결함에 관련되는 패턴 사양들의 예들은 네킹(necking), 라인 풀 백(line pull back), 라인 세선화(thinning), CD, 에지 배치, 중첩, 레지스트 상단 손실, 레지스트 언더컷 및/또는 브리징에 대한 체크들을 포함한다. 패터닝 디바이스 또는 그 영 역 상의 패턴들의 공정 윈도우는 각각의 개별 패턴의 공정 윈도우들을 병합(예컨대, 중첩)함으로써 획득될 수도 있다. 패턴 그룹의 공정 윈도우의 경계는 개별 패턴들 중 일부의 패턴들의 공정 윈도우들의 경계들을 포함한다. 다르게 말하면, 이들 개별 패턴들은 패턴 그룹의 공정 윈도우를 제한한다. 이들 패턴들은 본 개시 에서 교환적으로 사용되는 \"핫 스폿들\" 또는 \"공정 윈도우 제한 패턴들(PWLP들)\"이라고 지칭될 수 있다. 패터 닝 공정의 일부를 제어할 때 핫 스폿들에 초점을 맞추는 것이 가능하고 경제적이다. 핫 스폿들이 결함이 없을 때, 다른 패텅들이 결함이 없을 가능성이 높다. 도 2에 도시된 바와 같이, 리소그래피 장치(LA)는 기판 상의 사전 및 사후 노출 공정들을 수행하기 위한 장치들 을 또한 포함하는 때때로 리소셀(lithocell) 또는 클러스터라고도 지칭되는 리소그래픽 셀(LC)의 일부를 형성할 수도 있다. 기존에는, 이것들은 하나 이상의 레지스트 층들을 퇴적하기 위한 하나 이상의 스핀 코터들(SC), 노 광된 레지스트를 현상하기 위한 하나 이상의 현상기들, 하나 이상의 칠 플레이트들(CH) 및/또는 하나 이상의 베 이크 플레이트(BK)를 포함한다. 기판 핸들러, 또는 로봇(RO)은 입출력 포트 I/O1, I/O2로부터 하나 이상의 기 판들을 픽업하며, 그것들을 상이한 공정 장치들 사이에서 이동하고 그것들을 리소그래피 장치의 로딩 베이(LB) 에 전달한다. 종종 총괄하여 트랙이라고 지칭되는 이들 장치들은 리소그래피 제어 유닛(LACU)을 통해 리소그래 피 장치를 또한 제어하는 감독제어 시스템(SCS)에 의해 자체가 제어되는 트랙 제어 유닛(TCU)의 제어 하에 있다. 따라서, 상이한 장치들이 스루풋 및 가공 효율을 최대화하도록 동작될 수 있다. 리소그래피 장치에 의해 노출되는 기판이 정확하게 일관되게 노출되기 위하여 그리고/또는 적어도 하나의 패턴 이송 단계(예컨대, 광학적 리소그래피 단계)를 포함하는 패터닝 공정(예컨대, 디바이스 제조 공정)의 일부를 모 니터링하기 위하여, 정렬, 오버레이(이는, 예를 들어, 위에 놓인 층들에서의 구조물들 사이 또는, 예를 들어, 이중 패터닝 공정에 의해 층에 대해 따로따로 제공된 동일한 층에서의 구조물들 사이일 수 있음), 라인 두께, 임계 치수(CD), 초점 오프셋, 재료 성질 등과 같은 하나 이상의 성질들을 측정 또는 결정하기 위해 기판 또는 다른 대상을 검사하는 것이 바람직하다. 따라서 리소셀(LC)이 위치되는 제조 시설이 또한 리소셀에서 가공된 기판들(W)(도 1)의 일부 또는 전부 또는 리소셀에서의 다른 대상들을 측정하는 계측 시스템을 통상적으로 포함 한다. 계측 시스템은 리소셀(LC)의 일부일 수도 있으며, 예를 들어 이는 리소그래피 장치(LA)의 일부(이를테면 정렬 센서(AS)(도 1))일 수도 있다. 하나 이상의 측정된 파라미터들은, 예를 들어, 정렬, 패터닝된 기판에 또는 그 기판 상에 형성된 연속하는 층들 사이의 오버레이, 예를 들어, 패터닝된 기판에 또는 그 기판 상에 형성된 피처들의 임계 치수(CD)(예컨대, 임계 선폭), 광학적 리소그래피 단계의 초점 또는 초점 에러, 광학적 리소그래피 단계의 도즈 또는 도즈 에러, 광학 적 리소그래피 단계의 광학적 수차들 등을 포함할 수도 있다. 이 측정은 제품 기판 자체의 타겟 및/또는 기판 상에 제공되는 전용 계측 타겟 상에서 수행될 수도 있다. 측정은 레지스트의 현상 후이지만 에칭 전, 에칭 후, 퇴적 후, 및/또는 다른 시간들에 수행될 수 있다. 주사형 전자 현미경의 사용, 이미지 기반 측정 도구 및 /또는 다양한 특수 도구들을 포함하는 패터닝 공정에 형 성되는 구조물들의 측정들을 하기 위한 다양한 기법들이 있다. 위에서 논의된 바와 같이, 고속 및 비침습(non- invasive) 형태의 특수 계측 도구가 방사 빔이 기판의 표면 상의 타겟으로 지향되고 산란된(회절된/반사된) 빔 의 성질들이 측정되는 것이다. 기판에 의해 산란된 방사의 하나 이상의 성질들을 평가함으로써, 기판의 하나 이상의 성질들은 결정될 수 있다. 이는 회절 기반 계측이라고 부를 수도 있다. 이 회절 기반 계측의 이러한 하나의 애플리케이션은 타겟 내의 피처 비대칭의 측정에 있다. 이는, 예를 들어, 오버레이의 측정으로서 사용 될 수 있지만, 다른 애플리케이션들이 또한 알려져 있다. 예를 들어, 비대칭은 회절 스펙트럼의 반대 부분들을 비교(예를 들어, 주기적 격자의 회절 스펙트럼에서 -1차 및 +1차를 비교)함으로써 측정될 수 있다. 이는 위에 서 설명된 바와 같이 그리고, 예를 들어, 미국 특허출원 공개 US 2006-066855호에서 설명된 바와 같이 행해질 수 있으며, 위 미국 특허출원 공개는 참조로 그 전부가 본 개시에 포함된다. 회절 기반 계측의 다른 애플리케 이션이 타겟 내의 피처 폭(CD)의 측정에 있다. 따라서, 디바이스 제작 공정(예컨대, 패터닝 공정 또는 리소그래피 공정 동)에서, 기판 또는 다른 대상들이 공 정 중 또는 공정 후 다양한 유형들의 측정을 받을 수도 있다. 측정은 기판이 결함이 있는지의 여부를 결정할 수도 있으며, (예컨대, 기판 상의 두 개의 층들을 정렬하는 또는 기판에 대해 패터닝 디바이스를 정렬하는) 공 정에서 사용되는 프로세스 및 장치들에 대한 조정들을 확립할 수도 있으며, 프로세스 및 장치들의 성능을 측정 할 수도 있거나, 또는 다른 목적을 위할 수도 있다. 측정의 예들은 광학적 이미징(예컨대, 광학 현미경), 비이 미징 광학적 측정(예컨대, ASML YieldStar 계측 도구, ASML SMASH 계측 시스템과 같이 회절에 기초한 측정), 기 계적 측정(예컨대, 스타일러스, 원자력 계측(AFM)을 사용한 프로파일링), 및/또는 비광학적 이미징(예컨대, 스 캐닝 전자 계측(SEM))을 포함한다. 그 전부가 본 개시에서 참조로 포함되는 미국 특허 제6,961,116호에서 설명 된 바와 같은 SMASH(SMart Alignment Sensor Hybrid) 시스템은, 정렬 마커의 두 개의 중첩 및 상대적으로 회전 된 이미지들을 생성하며, 이미지들의 푸리에 변환들이 간섭을 야기하는 퓨필 평면에서 세기들을 검출하고, 간섭 된 차수들에서 세기 변화들로서 나타나는 두 개의 이미지들의 회절 차수들 사이의 위상차로부터 위치 정보를 추 출하는 자체 참조(self-referencing) 간섭계를 채용한다. 계측 결과들은 감독 제어 시스템(SCS)에 직접적으로 또는 간접적으로 제공될 수도 있다. 에러가 검출되면, 후 속 기판의 노출에 대해 (특히 검사가 배치(batch)의 하나 이상의 다른 기판들이 여전히 노출될만큼 충분히 신속 하고 빠르게 행해지면) 그리고/또는 노출된 기판의 후속 노출에 대해 조정이 이루어질 수도 있다. 또한, 이미노출된 기판이 수율을 개선하기 위해 벗겨지고 재가공되거나, 또는 버려짐으로써, 결함 있는 것으로 알려진 기 판에 대한 추가의 가공을 수행하는 것을 피할 수도 있다. 기판의 일부 타겟 부분들에만 결함이 있는 경우, 추 가의 노출들은 사양들을 충족시키는 그들 타겟 부분들에 대해서만 수행될 수도 있다. 계측 시스템(MET) 내에서, 기판의 하나 이상의 성질들과, 특히, 층에서 층으로 상이한 기판들의 하나 이상의 성 질들이 어떻게 변화하는지, 또는 동일한 기판의 상이한 층들이 어떻게 변화하는지를 결정하는데 계측 장치가 사 용된다. 위에서 언급된 바와 같이, 계측 장치는 리소그래피 장치(LA) 또는 리소셀(LC)에 통합될 수도 있거나 또는 자립형 디바이스일 수도 있다. 계측을 가능하게 하기 위해, 하나 이상의 타겟들이 기판 상에 제공될 수 있다. 일 실시예에서, 타겟은 특별히 설계되고 주기적 구조물을 포함할 수도 있다. 일 실시예에서, 타겟은 디바이스 패턴의 일부, 예컨대, 디바이스 패턴의 주기적 구조물이다. 일 실시예에서, 디바이스 패턴은 메모리 디바이스의 주기적 구조물(예컨대, 바이폴 라 트랜지스터(BPT), 비트 라인 접촉(BLC) 등의 구조물)이다. 일 실시예에서, 기판 상의 타겟은 현상 후, 주기적인 구조적 피처들이 고체 레지스트 라인들로 형성되도록 인쇄 되는 하나 이상의 1-D 주기적 구조물들(예컨대, 격자들)을 포함할 수도 있다. 일 실시예에서, 타겟은 현상 후, 하나 이상의 주기적 구조물들이 레지스트에서 고체 레지스트 필러들 또는 비아들로 형성되도록 인쇄되는 하나 이상의 2-D 주기적인 구조물들(예컨대, 격자들)을 포함할 수도 있다. 바들, 필러들, 또는 비아들은 기판 안으 로(예컨대, 기판 상의 하나 이상의 층들 안으로) 대안적으로 에칭될 수도 있다. 일 실시예에서, 패터닝 공정의 관심 파라미터들 중의 하나가 오버레이이다. 오버레이는 0차의 회절(경면 반사 에 해당함)이 차단되고, 더 높은 차수들만이 프로세싱되는 암시야 산란계측법(dark field scatterometry)을 사 용하여 측정될 수 있다. 암시야 계측의 예들은 PCT 특허 출원공개 WO 2009/078708호 및 WO 2009/106279호에서 찾을 수 있으며, 이들은 그 전부가 참조로 본 개시에 포함된다. 그 기법의 추가의 개발들은 미국 특허 출원공 개들인 US2011-0027704, US2011-0043791 및 US2012-0242970에서 설명되었고, 이것들은 그 전부가 참조로 본 개 시에 포함된다. 회절 차수들의 암시야 검출을 사용하는 회절 기반 오버레이는 더 작은 타겟들에 대한 오버레이 측정들을 가능하게 한다. 이들 타겟들은 조명 스폿보다 작을 수 있고 기판 상의 디바이스 제품 구조들에 의해 둘러싸일 수도 있다. 일 실시예에서, 다수의 타겟들이 하나의 방사 캡처로 측정될 수 있다. 리소그래피 노드들이 계속 줄어듦에 따라, 점점 더 복잡한 웨이퍼 설계들이 구현될 수도 있다. 다양한 도구들 및/또는 기법들은 복잡한 설계들이 물리적 웨이퍼들에 정화하게 전달되는 것을 보장하기 위해 설계자들에 의해 사용될 수도 있다. 이들 도구들 및 기법들은 마스크 최적화, 소스 마스크 최적화(source mask optimization)(SMO), OPC, 제어용 설계, 및/또는 다른 도구들 및/또는 기법들을 포함할 수도 있다. 예를 들어, 소스 마스크 최적화 프로세스가 \"Optimization Flows of Source, Mask and Projection Optics\"라는 명칭의 미 국 특허 제9,588,438호에 기재되어 있으며, 이는 그 전부가 참조에 의해 포함된다. 도 3a는 \"제어용 설계\" (D4C) 방법의 주요 스테이지들을 나열하는 흐름도를 도시한다. 스테이지 310에서, 리소 그래피 공정에서 사용될 재료들이 선택된다. 그 재료들은 적절한 GUI를 통해 D4C와 인터페이싱되는 재료들 라 이브러리로부터 선택될 수도 있다. 스테이지 320에서, 리소그래피 공정이 공정 단계들의 각각을 입력하고, 전 체 공정 시퀀스에 대한 컴퓨터 시뮬레이션 모델을 구축함으로써 정의된다. 예를 들어, 시뮬레이션은 패터닝 디바이스 패턴의 하나 이상의 피처들(예컨대, 광학적 근접 정정을 수행함), 조 명의 하나 이상의 피처들(예컨대, 형상을 변경하는 것과 같이 조명의 공간적/각도 세기 분포의 하나 이상의 특 성들을 변경하는 것), 투사 광학계의 하나 이상의 피처들(예컨대, 개구수 등), 에칭, 퇴적, CMP 등과 같은 개별 리소그래피 동작들의 하나 이상의 피처들, 및/또는 공정 시퀀스의 다른 양태들을 구성하는데 사용될 수 있다. 일부 실시예들에서, 시뮬레이션은 이전 공정 단계 모델로부터의 출력이 후속 공정 단계 모델에 대한 입력으로서 사용되는 공정 시퀀스의 개별 양태들(예컨대, 에치, 퇴적, CMP 등)에 대한 개별 모델들을 포함할 수도 있다. 일부 실시예들에서, 모델이 웨이퍼 제조 공정(에서 단계(동작))을 최적화하는데 사용될 수도 있다. 제조 공정 의 최적화 프로세스가 비용 함수(cost function)로서 표현될 수도 있다. 최적화 프로세스는 비용 함수를 최소 화하는 시스템의 파라미터 세트(설계 변수들, 프로세스 변수들 등)를 찾는 것을 포함할 수도 있다. 비용 함수 는 최적화의 목표에 의존하여 임의의 적합한 형태를 가질 수 있다. 예를 들어, 비용 함수는 이들 특성들의 의 도된 값들(예컨대, 이상적인 값들)에 대한 시스템의 특정한 특성들(평가 포인트들)의 편차들의 가중된 제곱 평 균 제곱근(root mean square)(RMS)일 수 있다. 비용 함수는 또한 이들 편차들 중 최대(즉, 최악의 편차)일 수 있다. \"평가 포인트들\"이란 용어는 시스템 또는 제작 방법의 임의의 특성들을 포함하도록 넓게 해석되어야 한다. 시스템의 설계 및/또는 프로세스 변수들은 시스템 및/또는 방법의 구현예들의 실용성들로 인해 상호의존적 일 수 있으며 그리고/또는 유한 범위들로 제한될 수 있다. 리소그래피 투사 장치의 경우, 제약조건들은 종종 튜닝가능 범위들, 및/또는 패터닝 디바이스 제조능력 설계 규칙들과 같은 하드웨어의 물리적 성질들 및 특성들 에 연관된다. 평가 포인트들은 기판 상의 이미지에 대한 물리적 포인트들, 뿐만 아니라 비물리적 특성들을 포 함할 수 있다. 일부 실시예들에서, 집적 회로 제조 공정에 연관되는 및/또는 그러한 공정에 포함되는 주어진 모델이 해당 가공 방법의 동작들을 모델링하는 경험적 모델일 수도 있다. 경험적 모델은 다양한 입력들(예컨대, 마스크 또는 웨 이퍼 이미지의 하나 이상의 특성들, 설계 레이아웃의 하나 이상의 특성들, 패터닝 디바이스의 하나 이상의 특성 들, 리소그래피 공정(예컨대, 에칭, 퇴적, CMP 등)의 하나 이상의 특성들 사이의 상관들에 기초하여 출력들을 예측할 수도 있다. 일 예로서, 경험적 모델이 머신 러닝 모델 및/또는 임의의 다른 파라미터화된 모델일 수도 있다. 일부 실시예 들에서, 머신 러닝 모델(예를 들어)은 수학 방정식들, 알고리즘들, 플롯들, 차트들, 네트워크들(예컨대, 신경망 들), 및/또는 다른 도구들 및 머신 러닝 모델 컴포넌트들일 수도 있으며 그리고/또는 그러한 것들을 포함할 수 도 있다. 예를 들어, 머신 러닝 모델은 입력 층, 출력 층, 및 하나 이상의 중간 또는 숨은 층들을 갖는 하나 이상의 신경망들일 수도 있으며 그리고/또는 그러한 신경망들을 포함할 수도 있다. 일부 실시예들에서, 하나 이상의 신경망들은 심층 신경망들(deep neural networks)(예컨대, 입력 및 출력 층들 사이에 하나 이상의 중간 또는 숨은 층들을 갖는 신경망들)일 수도 있으며 그리고/또는 그러한 신경망들을 포함할 수도 있다. 일 예로서, 하나 이상의 신경망들은 신경 유닛들(또는 인공 뉴런들)의 큰 콜렉션에 기초할 수도 있다. 하나 이 상의 신경망들은 (예컨대, 축삭(axon)들에 의해 연결된 생물학적 뉴런들의 큰 클러스터들을 통해) 생물학적 뇌 가 작동하는 방식을 느슨하게 모방할 수도 있다. 신경망의 각각의 신경 유닛은 신경망의 많은 다른 신경 유닛 들과 연결될 수도 있다. 이러한 연결들은 연결된 신경 유닛들의 활성화 상태에 대한 자신들의 영향을 강화하거 나 또는 억제할 수 있다. 일부 실시예들에서, 각각의 개별 신경 유닛은 모든 자신의 입력들의 값들을 함께 합 치는 합산 함수를 가질 수도 있다. 일부 실시예들에서, 각각의 연결(또는 신경 유닛 자체)은 신호가 다른 신경 유닛들에 전파되도록 허용되기 전에 임계값을 초과해야 하도록 하는 임계 함수를 가질 수도 있다. 이들 신경망 시스템들은, 명시적으로 프로그래밍되는 것이 아니라, 자가 학습 및 훈련될 수도 있고, 전통적인 컴퓨터 프로그 램들과 비교하여, 문제 해결의 특정한 영역들에서 상당히 더 잘 수행할 수 있다. 일부 실시예들에서, 하나 이 상의 신경망들은 (예컨대, 신호 경로가 앞면 층들에서 후면 층들로 횡단하는 경우) 다수의 층들을 포함할 수도 있다. 일부 실시예들에서, 역전파 기법들은 신경망들에 의해 이용될 수도 있으며, 여기서 순방향 자극 (stimulation)이 \"앞면\" 신경 유닛들에 대한 가중값들을 리셋하는데 사용된다. 일부 실시예들에서, 하나 이상 의 신경망들에 대한 자극 및 억제는, 더 혼란스럽고 복잡한 방식으로 상호작용하는 연결들로, 더 자유롭게 흐를 수도 있다. 일부 실시예들에서, 하나 이상의 신경망들의 중간 층들은 하나 이상의 콘볼루션 층들, 하나 이상의 반복되는 층들, 및/또는 다른 층들을 포함한다. 하나 이상의 신경망들은 훈련 데이터 세트를 사용하여 훈련될(즉, 그 파라미터들은 결정될) 수도 있다. 훈련 데이터는 훈련 샘플 세트를 포함할 수도 있다. 각각의 샘플은 입력 개체(통상적으로 피처 벡터라고 불릴 수도 있는 벡터)와 원하는 출력 값(또한 감독 신호라고 불리움)을 포함하는 쌍일 수도 있다. 훈련 알고리즘은 훈련 데이터를 분석하고 훈련 데이터에 기초하여 신경망의 파라미터들(예컨대, 하나 이상의 층들의 가중값들)을 조정 함으로써 신경망의 행동을 조정한다. 예를 들어, 가 i번째 예의 피처 벡터이고 가 그것의 감독 신호이도 록 하는 형태의 N 개 훈련 샘플들의 세트가 주어지면, 훈련 알고리즘이 신경망 를 찾으며, 여기서 X는 입력 공간이고 Y는 출력 공간이다. 피처 벡터가 일부 개체(예컨대, 위의 예에서와 같은 웨이퍼 설계, 클립 등)을 나타내는 숫자 피처들의 n차원 벡터이다. 이들 벡터들에 연관되 는 벡터공간은 종종 피처 공간이라 불린다. 훈련 후, 신경망은 새로운 샘플들을 사용하여 예측들을 하는데 사 용될 수도 있다. 일부 실시예들에서, 하나 이상의 신경망들은 콘볼루션 신경망들(convolutional neural networks)(CNN), 심층 신경망들(DNN), 및/또는 다른 유형들의 신경망들을 포함할 수도 있다. 일부 실시예들에 서, 하나 이상의 신경망들은 다양한 유형들의 인공지능(artificial intelligence)(AI)을 포함할 수도 있으며 그 리고/또는 그러한 인공지능과 함께 작업할 수도 있다. 스테이지 330에서, 계측 타겟이 정의되며, 즉, 타겟에 포함되는 다양한 피처들의 치수들 및 다른 특성들은 D4C 프로그램 안으로 입력된다. 예를 들어, 격자가 구조에 포함되면, 격자 엘리먼트들의 수, 개별 격자 엘리먼트들의 폭, 두 개의 격자 엘리먼트들 사이의 간격 등이 정의되어야 한다. 스테이지 340에서, 3D 기하구조가 생성된 다. 이 단계는 또한 다층 타겟 설계에 관련한 어떠한 정보, 예를 들어, 상이한 층들 사이의 상대적인 시프트들 이라도 있는지의 여부를 고려한다. 이 피처는 다층 타겟 설계를 가능하게 한다. 스테이지 350에서, 설계된 타 겟의 최종 기하구조는 시각화된다. 아래에서 더 상세히 설명되는 바와 같이, 최종 설계는 시각적일 뿐 아니라, 설계자가 리소그래피 공정의 다양한 단계들을 적용함에 따라 설계자 자신은 공정 유도 효과들 때문에 3D 기하구 조가 어떻게 형성되고 변화되었는지를 시각화할 수도 있다. 예를 들어, 레지스트 패터닝 후의 3D 기하구조는 레지스트 제거 및 에칭 후 3D 기하구조와는 상이하다. \"뷰어들\"이라 지칭되는 상이한 시각화 도구들이 D4C 소프트웨어로 구축된다. 예를 들어, 도 3b에 도시된 바와 같이, 설계자가 정의된 리소그래피 공정 및 타겟에 의존하여 재료 플롯들을 볼 수 있다(그리고 또한 실행 시간 추정 플롯을 얻을 수도 있다). 일단 리소그래피 모델이 생성되면, 설계자는 모델 뷰어 도구를 통해 모델 파라미터들을 볼 수 있다. 설계 레이아웃 뷰어 도구는 설계 레이아웃(예컨대, GDS 파일의 시각적 렌 더링)을 보는데 사용될 수도 있다. 레지스트 프로파일 뷰어 도구는 레지스트에서 패턴 프로파일들을 보는 데 사용될 수도 있다. 기하구조 뷰어 도구는 기판 상의 3D 구조들을 보는데 사용될 수도 있다. 퓨필 뷰"}
{"patent_id": "10-2022-7011103", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "어 도구는 계측 도구 상에서 시뮬레이션된 응답을 보는데 사용될 수도 있다. 본 기술분야의 통상의 기술 자들은 이들 보기 도구들이 설계 및 시뮬레이션 동안 설계자의 이해를 향상시키는데 이용 가능하다는 것을 이해 할 것이다. 이들 도구들 중 하나 이상은 D4C 소프트웨어의 일부 실시예들에 존재하지 않을 수도 있고, 다른 일 부 실시예들에서 추가적인 관람 도구들이 있을 수도 있다. 도 3c는 리소그래피 공정의 실제 시뮬레이션을 위해 선택된 계측 타겟들의 수를 줄임으로써 전체 시뮬레이션 프 로세스에서 D4C 공정이 효율을 증가시키는 방법을 예시하는 흐름도를 도시한다. 앞서 언급된 바와 같이, D4C는 설계자들이 수천 또는 심지어 수백만 설계들을 설계하는 것을 가능하게 한다. 이들 설계들의 모두가 공정 단계 들에서 변동들에 대해 강건한 것은 아닐 수도 있다. 공정 변동을 견딜 수 있는 타겟 설계들의 서브세트를 선택 하기 위해, 리소그래퍼(lithographer)가 블록 352에 도시된 바와 같이, 정의된 리소그래피 공정의 하나 이상의 단계들을 의도적으로 교란시킬 수도 있다. 교란의 도입은 전체 공정 시퀀스를 그것이 원래 정의되었던 방식에 관해 변경한다. 그러므로, 교란된 공정 시퀀스를 적용하는 것은(블록 354) 설계된 타겟의 3D 기하구조 역시 변 경시킨다. 리소그래퍼가 원래의 설계 타겟들에서 0이 아닌 변경들을 보이는 교란들만을 선택하고 선택된 공정 교란 서브세트를 생성한다(블록 356). 리소그래피 공정은 그 다음에 이 공정 교란 서브세트로 시뮬레이션된다 (블록 358). 리소그래피 공정(또는 일반적으로 패터닝 공정)을 사용한 기판의 제조 또는 제작은 통상적으로 공정 변동들을 수반한다. 공정 변동들은 기판 전체에 걸쳐 균일하지 않다. 예를 들어, 퇴적 공정들에서, 필름들은 기판의 중 심에서 더 두껍고 에지에 가까울 때 더 얇은 경향이 있다. 이들 시스템적 변동들은 보통은 알려진 공정 조건들 에 기초한 기판들의 특성들인 ‘지문들'로서 측정 데이터에서 반영된다. 다르게 말하면, 기판 좌표의 함수로서 공간적 변동을 갖는 스택이 존재한다. 스택이 기판 상에 선택된 패턴(예컨대, 설계 패턴)을 형성하기 위해 패 터닝 공정 동안 기판 상에 형성된 다수의 층들을 포함한다. 스택의 각각의 층은 두께, 재료 성질들, 그리고 패 터닝 공정의 피처들 및 관련된 파라미터들(예컨대, CD, 피치, 오버레이 등)에 연관될 수 있다. 본 시스템들, 및/또는 방법들은, 복잡한 설계들의 물리적인 웨이퍼들로의 정확한 전사를 향상시키기 위해, D4C 공정과 연계하여 사용되는 그리고/또는 공정 모델링이 사용되는 다른 반도체 제조 공정들과 연계하여 사용되는 자립형 도구들 및/또는 기법들로서 사용될 수도 있다. 위에서 설명된 바와 같이, 안정한 반도체 제조 공정들을 유지하는 것이 중요하다. 본 시스템(들) 및 방법(들) 은 (예컨대, 반도체) 제조 공정의 성능을 실시간 또는 거의 실시간으로 모니터링하는 것을 제공한다. 본 시스 템(들) 및 방법(들)에서, 제조 공정 동안 생성된 기판의 기하구조에 관련된 정보를 운반하는 하나 이상의 입력 신호들이 수신되고, 제조 공정에서의 변동은 하나 이상의 입력 신호들 및/또는 다른 정보에 기초하여 예측 모델 (예컨대, 머신 러닝 모델)을 사용하여 결정된다. 예측된 변동은 기판에서의 피처들의 기하구조에 관련된 예측 들, 특정 제조 공정들에 관련된 예측들(예컨대, 퇴적, 에칭, 화학 기계적 연마 등), 하나 이상의 그들 제조 공 정들(예컨대, 위에서 설명된 바와 같음)의 개별 파라미터들에 관련된 예측들, 및/또는 다른 정보를 포함할 수도 있다. 입력 신호들은 예를 들어 오버레이, 정렬, 및/또는 다른 신호들을 포함할 수도 있다. 결정된 변동은 다 양한 제조 공정 조정들을 용이하게 하는 정량적인 공정 피드백을 제공할 수도 있다. 비제한적 예로서, 도 4는 제조 공정의 성능을 모니터링하는 방법의 동작들을 예시한다. 일부 실시예들에 서, 방법은 예측 모델을 훈련하는 동작, 하나 이상의 입력 신호들을 수신하는 동작, 예측 모델로, 하나 이상의 입력 신호들에 기초하여 제조 공정에서의 변동을 결정하는 동작, 및 결정된 제조 공정에 서의 변동에 기초하여 제조 공정 및/또는 제조 장치를 조정하는 동작을 포함한다. 일부 실시예들에서, 기 판은 반도체 디바이스에 연관되고, 제조 공정은 반도체 디바이스 제조 공정을 포함한다. 일부 실시예들에서, 기판은, 예를 들어, 반도체 디바이스에 연관되는 스택, 및/또는 다른 기판들을 포함한다. 방법의 동작들 은 예시적인 것으로 의도된다. 일부 실시예들에서, 방법은 설명되지 않은 하나 이상의 추가적인 동작들로, 그리고/또는 논의된 동작들 중 하나 이상의 동작들 없이 완수될 수도 있다. 예를 들어, 동작, 및/또는 다른 동작들이 옵션적일 수도 있다. 추가적으로, 방법의 동작들이 도 4예시되고 아래에서 설명되 는 순서는 제한하기 위한 의도는 아니다. 도 4에 도시된 방법에서, 입력(예컨대, 정렬, 오버레이 등) 신호들이 기하구조 및 공정 정보(예컨대, 해당 정보의 목적성 변동을 포함함)를 예측된 기하구조를 나타내는 출력 신호들(예컨대, 오버레이, 정렬 등)을 예측 하기 위한 입력으로서 사용하여, 역으로 기능을 하는 전형적인 방법들과는 대조적으로, 공정 변동들을 예측하는 데 사용된다. 전형적인 방법의 일 예가 도 5에서 예시된다. 도 5는 예측된 기하구조를 나타내는 출력 신호들 을 예측하기 위해 기하구조 및 공정 정보를 입력으로서 사용하는 것을 예시한다. 도 5는 전형 적인 (예컨대, D4C) 시뮬레이션 흐름을 예시한다. 스택, 해당 공정 파라미터들(도 5에 나열되지 않 음), 및/또는 타겟 패턴 정의와 같은 주어진 입력 기하구조 및 공정 정보에 대해, 예를 들어 상이한 KPI 스윙 곡선들(510, 512)(예컨대, SS, DE 등)을 포함하는 출력 신호들이 (전형적인 D4C 모델로) 시뮬레이션 될 수 있다. 스윙 곡선이 KPI의 파장 의존성을 기술하는 곡선, 예를 들어 SS이다. 이 곡선으로, 어떤 파장이 오버레이 및 정렬 측정에 최적인지를 결정할 수 있다. SS는 스택 민감도를 의미한다. DE는 회절 효율을 의미 한다. 스윙 곡선이, 예를 들어, 주어진 공정 파라미터에서의 변동을 보여준다. 수학적으로, 흐름은 다음 과 같이 표현될 수 있으며:"}
{"patent_id": "10-2022-7011103", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "여기서 는 시뮬레이션 엔진 또는 시뮬레이션 함수를 나타내며, 은 예시적인 기하구조 정보 입력들 ― 이 예에서 각각의 층의 (예컨대, 스택의) 두께들 ― 이고, 은 KPI들(예를 들어)이 계산되는(예측되는) 파장들이다. 이 예시적인 수학식에서, 입력 파라미터 변동은 두께 변동들로만 제한되지만, 입력 파라미터 변동 은 n 및/또는 k 변화, SWA 변화, 기울기 각도 변화, 및 다른 공정 파라미터 변동에 관련된 변동을 또한 포함할 수 있다. 이 예를 계속하여, 위의 수학식이, 각각의 층의 두께를 입력 벡터로서 그리고 대응하는 KPI 스윙 곡 선을 출력 벡터로서 사용하여, 벡터 형태로 재작성되면, (예컨대, D4C) 흐름은 다음과 같이 기술될 수 있 다: . 반대로, 본 시스템(들) 및 방법(들)은 흐름에 대하여 역 흐름으로 기능을 하는 것으로 생각될 수 있다. 예를 들어, 도 6은 본 시스템(들) 및 방법(들)에 대해 (흐름에 대한) 역 흐름을 예시한다. 흐름 은 하나 이상의 입력 신호들(604, 606)(이 예에서 측정된 SS 곡선들)을 수신하는 것과, 예측 모델로, 하나 이상의 입력 신호들(604, 606)에 기초하여 제조 공정에서의 변동을 예측하며 그리고/또는 아니면 결 정하는 것을 포함한다. 예측된 변동은 기판에서의 피처들의 기하구조에 관련된 예측들, 특정 제조 공정들 에 관련된 예측들(예컨대, 퇴적, 에칭, 화학 기계적 연마 등), 하나 이상의 그들 제조 공정들의 개별 파라미터 들에 관련된 예측들, 및/또는 다른 정보를 포함할 수도 있다. 이 예에서, 입력 신호들(604, 606)은 제조 공정 에 의해 생성된 기판(예컨대, 스택 및/또는 다른 기판들)의 기하구조에 관련된 (예컨대, 물리적으로 측정된) 정 보, 및/또는 다른 정보를 운반한다. 예측된 변동은, 예를 들어, 다양한 층들의 두께들(예컨대, t1, t2, ..., tn)을 포함하는 스택 기하구조, n 및/또는 k 변화, SWA 변화, 틸팅 기울기 각도 변화, 및 다른 공정 파라 미터 변동(도 6에 나열되지 않음)와 같은 해당 공정 파라미터들에서의 변동, 및/또는 다른 정보와 같은 정보를 포함할 수 있다. 도 5에 도시된 흐름과 유사하게, (예컨대, 역 D4C) 흐름은 또한 다음과 같은 형태의 벡터로서 표현될 수도 있다:"}
{"patent_id": "10-2022-7011103", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "이 역 관계는 고차원 공간에서의 복잡한 비선형 매핑을 포함하고, 분석적으로 또는 수치적인 시뮬레이션을 사용 하여 해결하기는 어렵다. 그러나, 그 입력들 및 출력들이 고정된 길이들을 갖는 벡터들이고 스윙 곡선들(예를 들어) 및/또는 다른 측정된 정보가 공정 변동을 기술하는 풍부한 정보를 인코딩하는데 사용될 수도 있기 때문에, 이 문제는 머신 러닝 알고리즘들, 신경망들, 및/또는 다른 예측 모델들로 해결하기에 적합하다. 도 4로 돌아가면, 그리고 위에서 설명된 바와 같이, 동작 402에서, 예측 모델이 훈련된다. 일부 실시예들에서, 예측 모델은 머신 러닝 모델을 포함한다. 일부 실시예들에서, 예측 모델 및/또는 머신 러닝 모델은 하나 이상 의 신경망들을 포함한다. 머신 러닝은 보통은 모델을 훈련하기 위해 많은 양의 정보를 요구한다. 다행히 여기 서, 이 훈련 정보는 공칭 스택에 대한 많은 수들의 랜덤(하지만 공지된) 교란들에 기초하여 이전 또는 현존(예 컨대, D4C) 시뮬레이션들로부터 획득될 수 있다. 예측 모델은 훈련 정보로 훈련된다. 훈련 정보는 입력 개체들의 쌍들 또는 세트들 및 대응하는 측정된 또는 원 하는 출력 값들을 포함할 수도 있다. 훈련 정보는 기판 기하구조, 이미지들, 타겟 패턴들, 패터닝 공정 파라미 터들, 및/또는 다른 정보에 연관된 전자 신호와, 대응하는 물리적 기판 측정결과들, 알려진 공정 파라미터들 및 /또는 공정 파라미터 변동들, 및/또는 다른 정보 중 하나 이상을 포함할 수도 있다. 비제한적 예로서, 예측 모 델은 제조 공정에서의 알려진 교란들에 기초하여 훈련된다. 알려진 공정 교란들은 하나 이상의 제조 공정 파라 미터들(변수들)을 알려진 방식으로 고의로 가변하는 것, 결과적인 기판에 대한 물리적 측정들을 하는 것, 및/또 는 다른 활동들에 의해 야기될 수도 있다. 결과적인 기판은 알려진 공정 교란들로 생성된 결과적인 기판을 나 타내는 전자 신호(예컨대, 오버레이 신호, 정렬 신호 등)를 측정하는데 사용될 수도 있다. 알려진 교란들 및 대응하는 전자 신호들은 쌍을 이룰 수도 있다. 그 쌍들은 예측 모델에 훈련 정보로서 제공될 수도 있다. 예측 모델은 제공된 훈련 정보 쌍들을 사용하여 (예컨대, 그 모델이 신경망이거나 또는 신경망을 포함할 때) 자가 훈 련할 수도 있다. 훈련된 예측 모델은 상이한 전자 신호들 및/또는 다른 정보와 같은 상이한 입력 정보에 기초 하여 새로운 예측들을 하는데(예컨대, 새로운 공정 교란들을 예측하는데) 사용될 수도 있다. 동작 404에서 하나 이상의 입력 신호들이 수신된다. 입력 신호들은, 훈련에 관해 위에서 설명된 상이한 입력 정보일 수도 있으며, 그리고/또는 그러한 입력 정보에 포함될 수도 있다. 입력 신호들은 제조 공정에 의해 생 성된 기판의 기하구조에 관련된 정보 및/또는 다른 정보를 운반한다. 일부 실시예들에서, 입력 신호들은 오버 레이 신호를 포함한다. 일부 실시예들에서, 하나 이상의 입력 신호들은 정렬 신호를 포함한다. 예를 들어, 위 에서 설명된 바와 같이, 하나 이상의 입력 신호들은 측정된 SS, DE, K, 및/또는 다른 신호들을 포함할 수도 있 다. 이들 예시적인 신호들은 제한하는 것으로 의도되지 않는다. 동작 406에서, 제조 공정에서의 변동은 예측 모델을 사용하여 예측되며 그리고/또는 아니면 결정된다. 변동은 하나 이상의 입력 신호들 및/또는 다른 정보에 기초하여 예측되며 그리고/또는 아니면 결정된다. 예측된 및/또 는 아니면 결정된 변동은 기판에서의 피처들의 기하구조(예컨대, 스택에서의 층들의 두께)에 관련된 예측들 및/ 또는 결정들, 특정 제조 공정들(예컨대, 퇴적, 에칭, 화학 기계적 연마 등)에 관련된 예측들 및/또는 결정들, 하나 이상의 그들 제조 공정들의 개별 파라미터들에 관련된 예측들 및/또는 결정들, 및/또는 다른 정보를 포함 할 수도 있다. 일부 실시예들에서, 제조 공정에서의 변동은 제조 공정의 가공 파라미터들에서의 변동, 제조 공 정에서 사용되는 하나 이상의 재료들의 재료 성질들에서의 변동, 하나 이상의 재료들의 광학적 특성들에서의 변 동, 및/또는 다른 변동 중 하나 이상을 포함한다. 일부 실시예들에서, 제조 공정의 가공 파라미터들은 에치 깊 이, 퇴적 파라미터들, 측벽 각도, 에치 바닥 기울기, 에치 바이어스, 리소그래피 CD 바이어스, 및/또는 다른 파 라미터들을 포함할 수도 있다. 일부 실시예들에서, 제조 공정에서 사용되는 하나 이상의 재료들의 재료 및/또 는 광학적 특성들은 상이한 파장들에서의 반사 계수 변화의 n 또는 k, 및/또는 다른 성질들과 같은 광학적 특성 들을 포함할 수도 있다. 비제한적 예로서, 도 7a 및 도 7b는 입력 신호들을 수신하고 예측 모델을 사용하여 제조 공정에서의 변동을 예측하며 그리고/또는 아니면 결정하는 것을 예시한다. 도 7a 및 도 7b에서, 입력 신호들은 상이한 파장들( )에 대한 SS KPI 스윙 곡선들을 포함한다. 도 7a는 두 개의 별개의 SS 신호 세트들"}
{"patent_id": "10-2022-7011103", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "(706, 708)을 도시하는 반면, 도 7b는 요약 결합 SS 신호 세트를 도시한다. 도 7a는 스택 층 두께들(t1, t2, ..., tn)과 같은 재료 성질 정보를 포함하는 모델로부터의 출력을 예시한다. 도 7b는 스택 층 두께들(t1, t2, ..., tn)과 같은 재료 성질 정보와, n1, n2, ..., nk와 같은 광 특성 정보를 포함하 는 모델로부터의 출력을 예시한다. 이들 예들은 제한하는 것으로 의도되지 않는다. 도 7b는 본 시 스템(들) 및 방법(들)의 다양성을 예시한다. 출력을 약간 수정함으로써, 동일한 모델은 두께 변화들 (예컨대, 714) 뿐 아니라 n 및/또는 k(예컨대, 716) 변화들도 예측하는데 사용될 수 있다. 유사한 기법들을 사용하여, 경사각 및 측벽 각도, 및/또는 다른 공정 변동에 의해 입증되는 비대칭 공정 변동이 또한 예측될 수 있 다. 이들 예들은 제한하는 것으로 의도되지 않는다. 도 7a 및 도 7b는 예측 모델이 스택 감도 측정들을 위한 스윙 곡선들에 기초하여 각각의 층의 두께를 예측 및/또는 아니면 결정하도록 구성되는 신경망(입력 층, 은닉 층들, 및 출력 층을 가짐)일 수도 있는지 및/또는 그러한 신경망을 포함할 수도 있는지를 예시한다. 신경망이 이런 종류의 문제를 해 결하는데 적합하지만, 모델은 신경망들로만 제한되지 않는다는 것에 주의해야 한다. 도 7a 및 도 7b가 머 신 러닝 메커니즘의 일 예로서 신경망들을 예시하지만, 본 개시는 신경망들로만 제한되도록 의도되지 않는다. 임의의 다른 머신 러닝 기법이 허용 가능한 결과들을 생성하면 적용될 수 있다. 도 7a 및 도 7b가 개별 파라미터들에 대한 개별 값들을 예측하며 그리고/또는 결정하는 것을 예시하지만, 예측 모델은 이들 파라미터들에서의 해당 변동을 (예컨대, 시간 경과에 따라, 타겟 또는 세트 값으로부터, 서로 에 대하여 등으로) 예측 및/또는 아니면 결정하도록, 이들 파라미터들이 연관되는 제조 공정을 예측 및/또는 아 니면 결정하도록, 및/또는 제조 공정에서의 다른 변동을 결정하도록 구성될(예컨대, 훈련될) 수도 있다는 것에 주의해야 한다. 일부 실시예들에서, 공정 변동은 개별 파라미터들에 대해 예측 및/또는 결정되는 개별 값들에 기초하여 결정될 수도 있다. 예를 들어, 하나 이상의 수학적 연산들이, 파라미터가 시간 경과에 따라, 및/또는 얼마나 많이 변화하는지를 결정하기 위해, 시간 경과에 따른 동일한 파라미터의 다수의 예측들과 조합하여, 사 용될 수 있다. 도 4로 돌아가면, 동작 408에서, 제조 공정 및/또는 제조 장치가 결정된 제조 공정에서의 변동에 기초하여 조정 된다. 일부 실시예들에서, 동작은 제조 공정 및/또는 제조 장치에 대한 조정(예컨대, 조정할 파라미터, 조정할 장치, 파라미터를 조정할 양, 장치를 조정할 양 등)을 결정하는 것과, 그 다음의 결정된 조정에 기초하 여 제조 공정 및/또는 제조 장치를 조정하는 것을 포함한다. 일부 실시예들에서, 수신하는 동작(동작 404), 결 정하는 동작(동작 406), 조정하는 동작(동작 408), 및/또는 다른 동작들은 제조 공정 동안 실시간 또는 거의 실 시간으로 수행된다. 일부 실시예들에서, 실시간 또는 거의 실시간으로는 변동의 수 초 또는 수 분 내에 일어나 는 시간일 수도 있으며 그리고/또는 그러한 시간을 포함할 수도 있고, 제조 공정의 적시에 조정이 결함 디바이 스들의 생산을 방지하고, 프로세스 수율을 증가시키는 것을 허용한다. 일부 실시예들에서, 조정들은 어떤 제조 공정이 변하였고 얼마나 많이 변하였는지의 예측들 및/또는 결정들에 기초할 수도 있다. 추가적으로, 조정들은 다수의 종류들의 공정 변동이 있는 전체 스택(및/또는 다른 기판들) 에 대한 예측들 및/또는 결정들에 기초하여 이루어질 수도 있다. 예를 들어, 조정들은 예측 및/또는 아니면 결 정된 스택의 다수의 층들에 대한 두께 변화들, SWA 변화들, 경사각 변화들, 및/또는 다른 변화들, 스택에서의 다수의 재료들에 대한 n 및/또는 k 변화들 등에 동시에 기초할 수도 있다. 본 시스템(들) 및 방법(들)의 튜닝 양태로 돌아가면, 위에서 설명된 바와 같이, 스택 튜닝은 전자(예컨대, 비 머신 러닝 D4C) 모델로부터의 해당 예측결과들로 오버레이, 정렬, 및/또는 다른 측정 데이터 사이의 일치를 향 상시키는 프로세스이다. 전형적인 스택 튜닝은 최적화된 스택을 생성하기 위해 일련의 동작들을 통해 반복적으 로 진행한다. 전형적인 스택 튜닝의 반복적인 성질은, (비 머신 러닝) 전자 모델로부터의 예측들이 종종 여러 시간 또는 심지어 여러 날이 걸린다는 사실과 함께, 전형적인 스택 튜닝이 매우 느리게 실행되게 한다. 유리하 게는, 본 시스템(들) 및 방법(들)은 (비 머신 러닝) 물리적 모델로부터의 전형적인 시간 소모적인 예측들을, 개 선된 머신 러닝 모델로부터의 더 빠른 예측들로 대체한다. 본 시스템(들) 및 방법(들)은 예측결과들을 거의 즉 시 생성하도록 구성되는 훈련된 머신 러닝 예측 모델을 이용한다. 도 8은 머신 러닝 예측 모델을 사용하여 스택 튜닝하는 방법의 동작들을 예시한다. 일부 실시예들에서, 방법은 머신 러닝 예측 모델을 훈련하는 동작(802a), 입력 정보를 수신하는 동작, 머신 러닝 예측 모 델로, 입력 정보에 기초하여 출력 기판 기하구조를 예측하는 동작, 및 예측된 출력 기판 기하구조(예컨대, 튜닝 모델)을 튜닝하는 동작을 포함한다. 일부 실시예들에서, 기판은, 예를 들어, 반도체 디바이스에 연 관되는 스택을 포함한다. 방법의 동작들은 예시적인 것으로 의도된다. 일부 실시예들에서, 방법은 설명되지 않은 하나 이상의 추가적인 동작들로, 그리고/또는 논의된 동작들 중 하나 이상의 동작들 없이 완수될 수도 있다. 덧붙여, 방법의 동작들이 도 8에서 예시되고 아래에서 설명되는 순서는, 제한하기 위한 의도 는 아니다. 위에서 설명된 바와 같이, 동작 802에서, 머신 러닝 예측 모델은 훈련된다. 일부 실시예들에서, 머신 러닝 모 델은 신경망이거나 또는 신경망을 포함한다. 머신 러닝 예측 모델은 훈련 정보를 포함한다. 일부 실시예들에 서, 동작은 기판들을 훈련하기 위한 기하구조, 패턴, 및 제조 공정 파라미터들을 기술하는 훈련 정보와,상이한 비 머신 러닝 예측 모델(예컨대, 이전의 D4C 모델)로부터의 대응하는 물리적 기판 측정결과들 및/또는 예측결과들로 머신 러닝 예측 모델을 훈련하는 것을 포함한다. 훈련 정보는 입력 개체들의 쌍들 또는 세트들 및 대응하는 측정된 또는 원하는 출력 값들을 포함할 수도 있다. 그 쌍들은 머신 러닝 예측 모델에 훈련 정보 로서 제공될 수도 있다. 머신 러닝 예측 모델은 제공된 훈련 정보 쌍들을 사용하여 (예컨대, 그 모델이 신경망 이거나 또는 신경망을 포함할 때) 자가 훈련할 수도 있다. 훈련된 머신 러닝 예측 모델은 상이한 스택, 상이한 공정 파라미터들, 및/또는 다른 정보와 같은 상이한 입력 정보에 기초하여 새로운 예측들을 하는데 사용될 수도 있다. 동작 804에서 입력 정보가 수신된다. 입력 정보는 기판(예컨대, 스택 및/또는 다른 기판들)에 대한 기하구조 정보 및 제조 공정 정보, 및/또는 다른 정보를 포함한다. 일부 실시예들에서, 입력 정보는 반도체 디바이스 및 /또는 다른 기판들에 연관된 스택을 위한 것이다. 일부 실시예들에서, 기하구조 정보는, 예를 들어, 반도체 디 바이스의 하나 이상의 부분들에 대한 타겟 또는 마크 설계의 하나 이상의 치수들(예컨대, 하나의 피처에서부터 다른 피처까지의 거리들; 층들의 두께들; 다양한 피처들의 길이들, 폭들, 직경들 등; 등); 층 두께들에 관련된 초기 추측들 및/또는 다른 결정들; 미리 시뮬레이션된 KPI들; 패턴의 하나 이상의 피처들의 거리들, 각도들, 및 /또는 서로에 대한 (예컨대, \"x\", \"y\", 및/또는 \"z\" 방향들에서의) 공간적 배향을 나타내는 다른 정보; .GDS 파 일; 상이한 층들 및 유도된 오버레이로부터의 설계 타겟들의 상대 위치들; 및/또는 다른 기하구조 정보를 포함 한다. 제조 공정 정보는 반도체 디바이스에 연관되는 기판 상에 대해 수행되는 하나 이상의 제조 공정들에 대한 하나 이상의 파라미터들, 및/또는 다른 정보를 포함한다. 예를 들어, 제조 공정 정보는 하나 이상의 에치 공정 파라 미터들, 하나 이상의 퇴적 공정 파라미터들, 하나 이상의 화학 기계적 연마 공정 파라미터들, 및/또는 다른 공 정 파라미터들을 포함할 수도 있다. 각각의 파라미터들, 퇴적 파라미터들, 및 CMP 파라미터들의 예들은 에치 속도(예컨대, 수직 및/또는 수평), 퇴적 레이트, CMP 압력, 속도 등, 및/또는 다른 파라미터들을 포함할 수도 있다. 공정 파라미터들은 프로세스 세팅들에 대한 값들, 최대 및/또는 최소 공정 윈도우 파라미터 세트 포인트 들, 에치가능 재료들, 에치 깊이, 에치 SWA, CMP 디싱(dishing), 깊이 등에 대한 값들, 및/또는 제조 공정을 정 의 및/또는 규제하는데 사용되는 임의의 다른 정보를 포함할 수도 있다. 동작 806에서, 출력 기판 기하구조는 머신 러닝 예측 모델로 예측된다. 일부 실시예들에서, 출력 기판 기하구 조 변동(예컨대, 타겟 기하구조로부터, 이전의 기하구조, 및/또는 다른 기하구조로부터임)은 예측된다. 일부 실시예들에서, 전자 신호들(예컨대, 오버레이, 정렬 등)은 출력 기판 기하구조, 기하구조 변동, 및/또는 다른 정보에 기초하여 예측될 수도 있다. 출력 기판 기하구조, 기하구조 변동, 및/또는 전자 신호들은 입력 정보 및 /또는 다른 정보에 기초하여 예측된다. 일부 실시예들에서, 동작은 , 머신 러닝 예측 모델로, 오버레이 신호, 정렬 신호, 및/또는 출력 기판 기하구조에 기초한 다른 정보를 예측하는 동작을 포함한다. 일부 실시예 들에서, 오버레이 신호 정렬 신호 및/또는 다른 정보는 출력 반도체 디바이스 기하구조, 기하구조 변동, 및/또 는 다른 정보에 기초하여 예측될 수도 있다. 일부 실시예들에서, 동작은 반도체 디바이스 기하구조, 기하 구조 변동, 오버레이 신호, 정렬 신호, 및/또는 머신 러닝 예측 모델로부터의 다른 예측결과들에 기초하여 반도 체 제조 공정에서의 변동을 검출하는 동작을 포함한다. 동작 808에서, 예측된 출력 기판 기하구조, 전자(예컨대, 오버레이, 정렬 등) 신호 및/또는 머신 러닝 예측 모 델에 의해 예측된 다른 정보가 튜닝된다. 이는 머신 러닝 예측 모델 자체를 튜닝하는 것으로 생각될 수도 있다. 기판이 스택을 포함하는 실시예들에서, 이는, 예를 들어, 스택 튜닝으로 생각될 수도 있다. 일부 실시 예들에서, 동작은 동작들(806 및 804) 중 하나 또는 둘 다를 포함한다. 일부 실시예들에서, 튜닝은 출력 기판 기하구조를 상이한 비 머신 러닝 예측 모델로부터의 대응하는 물리적 기판 측정결과들 및/또는 예측결과들 과 비교하는 동작, 비교에 기초하여 손실 함수를 생성하는 동작, 손실 함수를 최적화하는 동작, 및/또는 다른 동작들을 포함한다. 일부 실시예들에서, 동작은 스택 튜닝 입력들을 수신하고 기판 기하구조를 출력하는 동작을 포함한다. 예를 들어, 일부 실시예들에서, 스택 튜닝 입력들은 해당 물리적 스택으로부터의 측정에 연 관되는 신호, 기하구조 정보, 제조 공정 정보, 및/또는 다른 정보를 포함한다. 기하구조 정보는 물리적 스택의 공칭 기하구조 및/또는 다른 정보를 포함할 수도 있다. 출력 기판 기하구조는 튜닝된 출력 기판 기하구조에 기 초하여 결정된 시뮬레이션된 신호(예컨대, 오버레이, 정렬 등)가 물리적 스택 및/또는 물리적 스택의 공칭 기하 구조로부터의 측정에 연관되는 신호에 대응하도록 튜닝된다. 도 9는 새로운 스택 튜닝 흐름의 일 예를 도시한다. 스택 튜닝 흐름은 훈련 동작, 튜닝 동작 , 입력 동작, 예측 동작, 및 다른 동작들을 포함한다. 도 9에 도시된 바와 같이, 튜닝 흐름 의 두 가지 동작들은 훈련 동작과 튜닝 동작을 포함한다. 훈련 동작에서, 머신 러닝 예측모델(예컨대, 신경망 및/또는 다른 알고리즘들을 포함함)이 훈련된다. 튜닝 동작에서, 훈련된 예측 모델 은 튜닝 동작을 완료하는데 요구되는 총계를 크게 줄이기 위하여 전통적인 비 머신 러닝 모델을 대체 하는데 사용된다. 현존 스택 튜닝 흐름들은 동작을 포함하여 도 9의 804부터 956까지의 하부를 포함 할 수도 있다. 도시되고 설명된 바와 같이, 새로운 흐름에서, 동작이었던 것은 도 9의 상부 부분 에 설명된 머신 러닝 모델에 의해 대체된다. 도 9에 도시된 바와 같이, 훈련 동작은 훈련 정보를 생성하는 동작과 그 후의 머신 러닝 예측 모델을 실제로 훈련하는 동작을 포함한다. 일부 실시예들에서, 훈련 정보를 생성하는 동작은 다수의 랜덤 공정 파라미터 변동들을 생성하는 동작, 비 머신 러닝 모델로 해당 시뮬레이션들을 수행하는 동작, 및 기판 기하구조를 나타내는 예측된 신호들을 출력하는 동작을 포함할 수도 있다. 일부 실시예들에서, 머신 러닝 예측 모델을 실제로 훈련하는 동작은 신경망 및/또는 다른 알고리즘들과 같은 하나 이상의 머신 러닝 알고리즘들을 훈련하는 동작을 포함할 수도 있다. 랜덤 공정 파라미터 변동들과 기판 기하구조 를 나타내는 예측된 신호들은 훈련을 위한 훈련 정보로서 사용될 수도 있다. 일부 실시예들에서, 튜닝 동작은 동작(예컨대, 공정 파라미터들에 관련된 초기 추측들을 하고, KPI들 과 같이 초기 신호들을 생성하기 위한 시뮬레이션들을 수행하는 동작), 예측들의 실제 측정들과의 초기 상관들 을 만드는 동작, 상관이 양호한지(또는 충분히 양호한지)의 여부를 결정하고 상관들이 양호하지 않다(또는 충분히 양호하지 않다)고 가정하는 동작, 손실 함수를 생성하는 동작, 손실 함수를 최적화하는 동작, 훈련된 머신 러닝 예측 모델로 (동작을 통해) 새로운 기판(예컨대, 스택) 기하구조(예컨대, 및/또는 기판 (스택) 기하구조를 나타내는 전자 신호들)를 예측하는 동작, 및 새로 예측된 기판(스택) 기하구조를 실제 측정 결과들과 상관시키는 동작을 포함한다. 단계들(952~958)은 허용가능 상관이 성취되기까지 되풀이하 여 반복될 수도 있다. 허용가능 상관은, 예를 들어, 상관 기준들을 충족시키는 상관을 포함할 수도 있다. 일부 실시예들에서, 손실 함수는 예측 모델이 데이터세트를 얼마나 잘 모델링하는지를 결정하도록 구성된다. 예측 모델이 데이터세트를 정확히 모델링하자 않으면, 손실 함수는 부정확성의 표시를 출력하도록 구성된다. 모델이 반복적으로 튜닝됨에 따라, 손실 함수로부터의 출력은 점점 더 정확한 모델을 나타낸다. 손실 함수는 최적화 알고리즘들로 최적화된다. 가장 흔히 사용되는 최적화 알고리즘들의 일부는 뉴턴의 방법, 경사 하강, 신뢰 영역, BFGS 등과 같은 로컬 최적화 알고리즘들, 및/또는 어닐링 법, 유전적 알고리즘 등과 같은 글로벌 최 적화 알고리즘들을 포함할 수도 있다. 유리하게도, 도 9에 도시된 바와 같이, 튜닝 동작은 총 스택 튜닝 시간을 줄이기 위해 전통적인 튜닝의 각 각의 반복에서의 시간 소모적인 비 머신 러닝 모델 시뮬레이션을 머신 러닝 기반 예측 모델로 대체한다. 튜닝 동작은 훈련 동작 동안 가용 컴퓨테이션 자원들 전체를 사용할 수 있고, 따라서 증가된 공정 능력으 로 튜닝 속력을 쉽사리 늘일 수 있다. 스택 튜닝 반복은 도 9에서 설명된 스택 튜닝을 사용하여 수 초 이하만 을 소요한다. 멀티 반복 튜닝 공정들은 비교적 짧은 시간에 완료될 수 있다. 이는 본 개시에서 설명되는 스택 튜닝을 실시간 또는 거의 실시간 공정 모니터링에 적합하게 한다. 이에 비해, 이전의 스택 튜닝 시간들은 반복 횟수에 딸 선형적으로 증가하였다(그리고 완료하는데 수 시간 이상이 걸릴 수 있다). 게다가, 본 시스템(들) 및 방법(들)의 훈련된 머신 러닝 모델은 훈련 정보 내에 있지 않은 입력들에 대한 예측들을 할 수 있다. 도 8로 돌아가면, 일부 실시예들에서, 동작은 하나 이상의 반도체 디바이스 제조 공정 파라미터 변동들을 결정하는 것을 포함한다. 동작은, 예를 들어, 공정 파라미터 변동들이 허용오차 윈도우 내부에 있는지, 허용오차 윈도우 외부에 있는지, 그리고/또는 다른 변동들을 가지는지를 결정하는 것을 포함할 수도 있다. 공 정 파라미터 변동들은 반도체 디바이스 기하구조, 기하구조 변동, 오버레이 신호 정렬 신호 튜닝된 스택, 및/또 는 다른 정보에 기초하여 결정될 수도 있다. 일부 실시예들에서, 동작은 하나 이상의 결정된 반도체 디바 이스 제조 공정 파라미터 변동들 및/또는 다른 정보에 기초하여, 반도체 디바이스 제조 공정 단계들 중 하나 이 상에 대한 조정을 결정하는 것, 및/또는 반도체 디바이스 제조 공정 단계들 중 하나 이상을 조정하는 것을 포함 한다. 예를 들어, 동작은 마스크 설계, 패턴, 도즈, 초점, 에치 파라미터들, 퇴적 파라미터들, 및/또는 반도체 디바이스 제조 공정에 대한 다른 파라미터들을 조정하는 것을 포함할 수도 있다. 이들 조정은 결정된 공정 파라미터 변동들에 기초하여 이루어질 수도 있다. 도 10은 본원에서 개시된 방법들, 흐름들 또는 시스템(들)을 구현함에 있어서 도움이 될 수 있는 컴퓨터 시스템 을 예시하는 블록도이다. 컴퓨팅 시스템은 정보를 통신하기 위한 버스 또는 다른 통신 메커니 즘과, 버스에 커플링되어 정보를 프로세싱하는 프로세서(또는 다수의 프로세서들(104 및 105))를 포 함한다. 컴퓨터 시스템은 버스에 커플링되어 프로세서에 의해 실행될 명령어들과 정보를 저장하는 랜덤 액세스 메모리(random access memory)(RAM) 또는 다른 동적 저장 디바이스와 같은 메인 메모리 를 또한 포함한다. 메인 메모리는 프로세서에 의해 실행될 명령어들의 실행 동안 임시 변수들 또는 다른 중간 정보를 저장하는데 또한 사용될 수도 있다. 컴퓨터 시스템은 버스에 커플링되어 프로세서 를 위한 정적 정보 및 명령어들을 저장하는 판독 전용 메모리(read only memory)(ROM) 또는 다른 정 적 저장 디바이스를 더 포함한다. 저장 디바이스, 이를테면 자기 디스크 또는 광학적 디스크가, 버스 에 제공되고 커플링되어 정보 및 명령어들을 저장한다. 컴퓨터 시스템은 정보를 컴퓨터 사용자에게 디스플레이하기 위한 음극선관(cathode ray tube)(CRT) 또는 평판 패널 또는 터치 패널 디스플레이에 버스와 같은 디스플레이에 버스를 통해 커플링될 수도 있다. 영숫자 및 다른 키들을 포함하는 입력 디바이스가, 버스에 커플링되어 정보 및 커맨드 선택들을 프로 세서에 전달한다. 다른 유형의 사용자 입력 디바이스가 방향 정보 및 커맨드 선택들을 프로세서에 전달하고 디스플레이 상에서 커서 움직임을 제어하는 마우스, 트랙볼, 또는 커서 방향 키들과 같은 커서 컨트롤이다. 이 입력 디바이스는, 디바이스가 평면에서의 위치들을 특정하는 것을 허용하는, 두 개의 축 들인 제1 축(예컨대, x) 및 제2 축(예컨대, y)에서의 2의 자유도를 통상적으로 가진다. 터치 패널(스크린) 디 스플레이가 입력 디바이스로서 또한 사용될 수도 있다. 하나의 실시예에 따르면, 위에서 설명된 하나 이상의 방법들의 부분들은 프로세서가 메인 메모리에 포함되는 하나 이상의 명령어들의 하나 이상의 시퀀스들을 실행하는 것에 응답하여 컴퓨터 시스템에 의해 수행될 수도 있다. 이러한 명령어들은 저장 디바이스와 같은 다른 저장 매체로부터 메인 메모리 안 으로 판독될 수도 있다. 메인 메모리에 포함되는 명령어들의 시퀀스들의 실행이 프로세서로 하여금 본 개시에서 설명되는 프로세스 단계들을 수행하게 한다. 멀티 프로세싱 배열의 하나 이상의 프로세서들은 메 인 메모리에 포함되는 명령어들의 시퀀스들을 실행하도록 또한 채용될 수도 있다. 대체 실시예에서, 하드 -와이어드 회로가 소프트웨어 명령어들 대신 또는 그러한 명령어들과 조합하여 사용될 수도 있다. 따라서, 본 개시에서의 설명은 하드웨어 회로와 소프트웨어의 임의의 특정 조합으로 제한되지 않는다. 본 개시에서 사용되는 바와 같은 \"컴퓨터 판독가능 매체\"라는 용어는 프로세서에 실행을 위해 명령어들을 제공함에 있어서 참여하는 임의의 매체를 지칭한다. 이러한 매체는 비휘발성 매체들, 휘발성 매체들, 및 송신 매체들을 포함하지만 그것들로 제한되지 않는 많은 형태들을 취할 수도 있다. 비휘발성 매체는, 예를 들어, 저 장 디바이스와 같은 광학적 또는 자기 디스크들을 포함한다. 휘발성 매체는 메인 메모리와 같은 동 적 메모리를 포함한다. 송신 매체는 버스를 포함하는 와이어들을 포함하여 동축 케이블들, 구리 와이어 및 광섬유들을 포함한다. 송신 매체는 무선 주파수(radio frequency)(RF) 및 적외선(infrared)(IR) 데이터 통 신들 동안 생성되는 것들과 같은 음향 또는 광 파들의 형태를 또한 취할 수 있다. 공통 형태들의 컴퓨터 판독 가능 매체들은, 예를 들어, 플로피 디스크, 플렉시블 디스크, 하드 디스크, 자기 테이프, 임의의 다른 자기 매 체, CD-ROM, DVD, 임의의 다른 광학적 매체, 천공 카드들, 종이 테이프, 홀들의 패턴들을 갖는 임의의 다른 물 리적 매체, RAM, PROM, 및 EPROM, 플래시-EPROM, 임의의 다른 메모리 칩 또는 카트리지, 이후로 설명되는 바와 같은 반송파, 또는 컴퓨터가 판독할 수 있는 임의의 다른 매체를 포함한다. 다양한 형태들의 컴퓨터 판독가능 매체들이 하나 이상의 명령어들의 하나 이상의 시퀀스들을 실행을 위해 프로 세서로 운반함에 있어서 관련될 수도 있다. 예를 들어, 그 명령어들은 처음에 원격 컴퓨터의 자기 디스크 상에 담길 수도 있다. 원격 컴퓨터는 자신의 동적 메모리 속에 명령어들을 로딩하고 그 명령어들을 모뎀을 사 용하여 전화선을 통해 전송한다. 컴퓨터 시스템에 국부적인 모뎀이 전화선 상의 데이터를 수신하고 그 데 이터를 적외선 신호로 변환하기 위해 적외선 송신기를 사용할 수 있다. 버스에 커플링되는 적외선 검출기 가 적외선 신호로 운반되는 데이터를 수신하고 그 데이터를 버스 상에 배치할 수 있다. 버스는 데이 터를 메인 메모리로 운반하며, 그 메인 메모리로부터 프로세서는 명령어들을 취출하고 실행한다. 메 인 메모리에 의해 수신된 명령어들은 프로세서에 의한 실행 전 또는 후 중 어느 하나에 저장 디바이 스 상에 옵션적으로 저장될 수도 있다. 컴퓨터 시스템은 버스에 커플링되는 통신 인터페이스를 또한 포함할 수도 있다. 통신 인터페이 스는 로컬 네트워크에 연결되는 네트워크 링크에 커플링되는 양방향 데이터 통신을 제공한다. 예를 들어, 통신 인터페이스는 ISDN(integrated services digital network) 카드 또는 대응하는 유형의 전화선에의 데이터 통신 연결을 제공하는 모뎀일 수도 있다. 다른 예로서, 통신 인터페이스는 호환 가능 LAN에 데이터 통신 접속을 제공하는 국부 영역 네트워크(local area network)(LAN) 카드일 수도 있다. 무선 링 크들이 또한 구현될 수도 있다. 임의의 이러한 구현예에서, 통신 인터페이스는 다양한 유형들의 정보를표현하는 디지털 데이터 스트림들을 운반하는 전기, 전자기 또는 광 신호들을 전송하고 수신한다. 네트워크 링크는 하나 이상의 네트워크들을 통한 다른 데이터 디바이스들로의 데이터 통신을 통상적으로 제공한다. 예를 들어, 네트워크 링크는 호스트 컴퓨터에 또는 인터넷 서비스 제공자(Internet Service Provider)(ISP)에 의해 동작되는 데이터 장비에 로컬 네트워크를 통한 연결을 제공할 수도 있다. 결국 ISP는 이제 \"인터넷\"이라고 일반적으로 지칭되는 월드와이드 패킷 데이터 통신 네트워크 를 통해 데이터 통신 서비스들을 제공한다. 로컬 네트워크 및 인터넷 둘 다가 디지털 데이터 스트림 들을 운반하는 전기, 전자기 또는 광 신호들을 사용한다. 다양한 네트워크들을 통하는 신호들과 네트워크 데이 터 링크 상의 그리고 통신 인터페이스를 통하는 신호들은, 컴퓨터 시스템과의 사이에서 디지털 데이터를 운반하는 것으로, 정보를 전달하는 예시적인 형태들의 반송파들이다. 컴퓨터 시스템은 네트워크(들), 네트워크 링크, 및 통신 인터페이스를 통해 메시지들을 전송하 고 프로그램 코드를 포함하는 데이터를 수신할 수 있다. 인터넷 예에서, 서버는 인터넷, ISP, 로컬 네트워크 및 통신 인터페이스를 통해 애플리케이션 프로그램을 위한 요청된 코드를 송신할 수 있다. 하나의 이러한 다운로드된 애플리케이션은, 예를 들어, 본 개시에서 설명되는 방법의 전체 또는 부분을 제공할 수도 있다. 수신된 코드는 수신될 때 프로세서에 의해 실행될 수도 있으며, 그리고/또는 저장 디 바이스, 또는 다른 비휘발성 스토리지에 나중의 실행을 위해 저장될 수도 있다. 이런 방식으로, 컴퓨터 시스템은 애플리케이션 코드를 반송파 형태로 획득할 수도 있다. 도 11은 본 개시에서 설명되는 기법들에 연계하여 사용될 수 있는 도 1에 도시된 장치와 유사 및/또는 동일한 예시적인 리소그래피 투사 장치를 개략적으로 묘사한다. 이 장치는 다음을 포함한다: - 방사 빔(B)을 조절하기 위한 조명 시스템(IL). 이 특정 경우, 조명 시스템은 또한 방사 소스(SO); - 패터닝 디바이스(MA)(예컨대, 레티클)를 유지하기 위한 패터닝 디바이스 홀더가 제공되는 그리고 아이템(PS) 에 대해 패터닝 디바이스를 정확히 위치시키기 위한 제1 포지셔너에 연결되는 제1 대상 테이블(예컨대, 패터닝 디바이스 테이블)(MT); - 기판(W)(예컨대, 레지스트-코팅된 실리콘 웨이퍼)을 유지하기 위한 기판 홀더가 제공되는 그리고 아이템(PS) 에 대해 기판을 정확하게 위치시키기 위한 제2 포지셔너에 연결되는 제2 오브젝트 테이블(기판 테이블)(WT); - 패터닝 디바이스(MA)의 조사된 부분을 기판(W)의 타겟 부분(C)(예컨대, 하나 이상의 다이들을 포함함) 상에 이미지화하기 위한 투사 시스템(\"렌즈\")(PS)(예컨대, 굴절, 반사 또는 반사굴절 광학 시스템)을 포함한다. 본 개시에서 묘사된 바와 같이, 장치는 투과형이다(즉, 투과성 패터닝 디바이스를 가진다). 그러나, 일반적으 로, 이는 또한, 예를 들어, 반사형일(반사성 패터닝 디바이스를 가질) 수도 있다. 장치는 고전적인 마스크에 상이한 종류의 패터닝 디바이스를 채용할 수도 있으며; 예들은 프로그램가능 거울 어레이 또는 LCD 매트릭스를 포함한다. 소스(SO)(예컨대, 수은 램프 또는 엑시머 레이저, LPP(laser produced plasma) EUV 소스)는 방사선의 빔을 생 성한다. 이 빔은, 예를 들어 빔 익스팬더(Ex)와 같은 조절 수단을 통과한 후 또는 직접 중 어느 하나로. 조명 시스템(조명기)(IL)에 피드된다. 조명기(IL)는 빔에서의 세기 분포의 외부 및/또는 내부 반경 범위(각각 s-외 부 및 s-내라고 흔히 지칭됨)를 설정하기 위한 조정 수단을 포함할 수도 있다. 추가적으로, 이는 다른 다양한 컴포넌트들, 이를테면 적분기와 콘덴서를 일반적으로 포함할 것이다. 이런 식으로, 패터닝 디바이스(MA) 상에 충돌하는 빔(B)은 자신의 단면에서 원하는 균일성 및 세기 분포를 갖는다. 도 11에 관해 소스(SO)는 리소그래피 투사 장치의 히우징 내에 있을 수도 있지만(예를 들어, 소스(SO)가 수은 램프일 경우가 종종 있음), 또한 리소그래피 투사 장치로부터 멀리 있을 수도 있으며, 이 소스가 생성하는 방사 빔은 (예컨대, 적합한 지향성 거울들의 도움으로) 장치 안으로 유도되며; 이 후자의 시나리오는 종종 소스(SO) 가 (예컨대, KrF, ArF 또는 F2 레이징에 기초한) 엑시머 레이저인 경우임에 주의해야 한다. 빔은 그 뒤에 패터닝 디바이스 테이블(MT) 상에 유지되는 패터닝 디바이스(MA)에서 인터셉트된다. 패터닝 디바 이스(MA)를 횡단하면, 빔(B)은 렌즈(PL)를 통과하며, 그 렌즈는 그 빔을 기판(W)의 타겟 부분(C)에 집광시킨다. 제2 포지셔닝 수단(과 간섭 측정 수단)의 도움으로, 기판 테이블(WT)은, 예컨대 빔의 경로에 상이한 타겟 부분 들(C)을 위치시키기 위해, 정확하게 이동될 수 있다. 유사하게, 제1 포지셔닝 수단은, 예컨대, 패터닝 디바이 스 라이브러리로부터 패터닝 디바이스(MA)의 기계적 취출 후, 또는 스캔 동안, 빔(B)의 경로에 대해 패터닝 디 바이스(MA)를 정확하게 위치시키는데 사용될 수 있다. 일반적으로, 대물 테이블들(MT, WT)의 움직임은, 명시적으로 묘사되지 않은 롱 스트로크 모듈(거친 포지셔닝) 및 쇼트 스트로크 모듈(미세 포지셔닝)의 도움으로 실현 될 것이다. 그러나, 스테퍼의 경우(스텝-앤드-스캔 도구와는 대조적임) 패터닝 디바이스 테이블(MT)은 쇼트 스 트로크 액추에이터에 바로 연결될 수도 있거나, 또는 고정될 수도 있다. 묘사된 도구는 다음의 상이한 두 가지 모드들에서 사용될 수 있다: - 스텝 모드에서, 패터닝 디바이스 테이블(MT)은 본질적으로 정적으로 유지되고, 전체 패터닝 디바이스 이미지 가 타겟 부분(C) 상으로 하나의 동작(즉, 단일 \"플래시\")으로 투사된다. 기판 테이블(WT)은 그 다음에 상이한 타겟 부분(C)이 빔에 의해 조사될 수 있도록 x 및/또는 y 방향들로 시프트된다; - 스캔 모드에서, 주어진 타겟 부분(C)이 단일 \"플래시\"로 노출되지 않는다는 것을 제외하면, 본질적으로 동일 한 시나리오가 적용된다. 대신, 패터닝 디바이스 테이블(MT)은 주어진 방향(이른바 \"스캔 방향\", 예컨대, y 방 향)에서 속력(v)으로 이동 가능하여서, 투사 빔(B)은 패터닝 디바이스 이미지를 스캔하게 되며; 동시에, 기판 테이블(WT)은 동시에 동일 또는 반대 방향에서 속력 V = Mv로 이동되며, 여기서 M은 렌즈(PL)의 배율(통상적으 로, M = 1/4 또는 1/5)이다. 이 방식으로, 비교적 큰 타겟 부분(C)이 분해능을 보상하는 일 없이 노출될 수 있 다. 도 12는 소스 콜렉터 모듈(SO), 조명 시스템(IL), 및 투사 시스템(PS)을 포함하는 장치를 더 상세히 도시 한다. 소스 콜렉터 모듈(SO)은 진공 환경이 소스 콜렉터 모듈(SO)의 에워싸는 구조물에서 유지될 수 있도 록 건조되고 배열된다. EUV 방사 방출 플라즈마가 방전 생성 플라즈마 소스에 의해 형성될 수도 있다. EUV 방사는 매우 뜨거운 플라즈마가 전자기 스펙트럼의 EUV 범위에서 방사를 방출하도록 생성되는 가스 또 는 증기, 예를 들어 Xe 가스, Li 증기 또는 Sn 증기에 의해 생성될 수도 있다. 핫 플라즈마는, 예를 들어, 적어도 부분적으로 이온화된 플라즈마를 유발하는 전기 방전에 의해 생성된다. Xe, Li, Sn 증기 또는 임 의의 다른 적합한 가스 또는 증기의 예를 들어 10 Pa의 분압들이 방사의 효율적인 생성을 위해 요구될 수도 있 다. 일 실시예에서, 여기된 주석(Sn)의 플라즈마가 EUV 방사를 생성하기 위해 제공된다. 핫 플라즈마에 의해 방출된 방사는 소스 챔버의 개구부 안에 또는 그 개구부 뒤에 위치되는 옵션적인 가스 장벽 또는 오염물 트랩(일부 경우들에서 오염물 장벽 또는 포일 트랩이라고 지칭됨)을 통해 소스 챔 버로부터 콜렉터 챔버 안으로 전해진다. 오염물 트랩은 채널 구조를 포함할 수도 있다. 오염 물 트랩은 가스 장벽 또는 가스 장벽 및 채널 구조의 조합을 또한 포함할 수도 있다. 본 개시에서 추가로"}
{"patent_id": "10-2022-7011103", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "나타낸 오염물 트랩 또는 오염물 장벽은. 본 기술분야에서 공지된 바와 같이, 적어도 채널 구조를 포함한 다. 콜렉터 챔버는 이른바 그레이징(grazing) 입사 콜렉터일 수도 있는 방사 콜렉터(CO)를 포함할 수도 있다. 방사 콜렉터(CO)는 업스트림 방사 콜렉터 측과 하류의 방사 콜렉터 측을 갖는다. 콜렉터(CO)를 가로 지르는 방사는 선 'O'에 의해 나타내어진 광축을 따라 가상 소스 지점(IF)에 집광되도록 격자 스펙트럼 필터 에서 반사될 수 있다. 가상 소스 지점(IF)은 중간 초점이라고 일반적으로 지칭되고, 소스 콜렉터 모듈은 중간 초점(IF)이 에워싸는 구조물에서 개구부에 또는 그 개구부 근처에 위치되도록 배열된다. 가상 소스 지점(IF)은 방사 방출 플라즈마의 이미지이다. 그 뒤에 방사는 패터닝 디바이스(MA)에서의 방사 빔의 원하는 각도 분포, 뿐만 아니라 패터닝 디바이스(M A)에서 원하는 방사 세기 균일성을 제공하도록 배열되는 패싯 필드 거울 디바이스 및 패싯 퓨필 거울 디바 이스를 포함할 수도 있는 조명 시스템(IL)을 가로지른다. 지지 구조물(MT)에 의해 유지되는 패터닝 디바이 스(MA)에서의 방사 빔의 반사 시, 패터닝된 빔이 형성되고 패터닝된 빔은 투사 시스템(PS)에 의해 반사성 엘리먼트들(28, 30)을 통해 기판 테이블(WT)에 의해 유지되는 기판(W) 상으로 이미지화된다. 도시된 것보다 많은 엘리먼트들이 조명 광학계 유닛(IL)과 투사 시스템(PS)에 일반적으로 존재할 수도 있다. 격자 스펙트럼 필터는 리소그래피 장치의 유형에 의존하여 옵션적으로 존재할 수도 있다. 게다가, 도면들 에 도시된 것들보다 더 많은 거울들이 존재할 수도 있으며, 예를 들어, 도 11에 도시된 것보다 투사 시스템(P S)에 존재하는 1~6 개의 추가 반사형 엘리먼트들이 있을 수도 있다. 콜렉터 광학기(CO)는, 도 12에 예시된 바와 같이, 콜렉터(또는 콜렉터 거울)의 단지 일 예로서의 그레이징 입사 반사체들(253, 254 및 255)를 갖는 네스팅된 콜렉터로서 묘사된다. 그레이징 입사 반사체들(253, 254 및 255) 은 광축(O) 주위로 축방향으로 대칭으로 배치되고 이 유형의 콜렉터 광학기(CO)는 종종 DPP 소스라고 불리는 방 전 생성 플라즈마 소스와 결합하여 사용될 수도 있다. 대안적으로, 소스 콜렉터 모듈(SO)은 도 13에 도시된 바와 같은 LPP 방사 시스템의 일부일 수도 있다. 레이저 (LA)가 레이저 에너지를 연료, 이를테면 크세논(Xe), 주석(Sn) 또는 리튬(Li) 안으로 집어넣도록 배열되어, 수 10 eV의 전자 온도들을 갖는 고도로 이온화된 플라즈마를 생성한다. 이들 이온들의 탈-여기(de- excitation) 및 재결합 동안 생성되는 에너지 방사는 플라즈마로부터 방출되며, 거의 수직 입사 콜렉터 광학기 (CO)에 의해 수집되고, 에워싸는 구조물에서 개구부 상으로 집광된다. 본 개시에서 개시되는 개념들은 서브 파장 피처들을 이미지화하는 임의의 일반적인 이미징 시스템을 시뮬레이션 또는 수학적으로 모델링할 수도 있고, 점점 더 짧은 파장들을 생성하늘 수 있는 신흥 이미징 기술들에 특히 유 용할 수도 있다. 이미 사용중인 신흥 기술들은 ArF 레이저의 사용으로 193nm 파장을, 그리고 심지어 불소 레이 저의 사용으로 157nm 파장을 생성할 수 있는 EUV(extreme ultra violet), DUV 리소그래피를 포함한다. 더구나, EUV 리소그래피는 20~5nm 범위 내의 파장들을 싱크로트론을 사용함으로써 또는 이 범위 내에서 광자들 을 생성하기 위하여 고 에너지 전자들로 재료(고체 또는 플라즈마 중 어느 하나임)를 때림으로써 생성할 수 있 다. 본 개시의 실시예들은 다음 항들에 의해 추가로 설명될 수 있다. 1. 반도체 디바이스 제조 공정에서의 변동을 검출하고, 그 변동에 대한 조정을 결정하는 방법으로서, 반도체 디바이스에 대한 기하구조 정보 및 제조 공정 정보를 포함하는 입력 정보를 수신하는 단계; 머신 러닝 예측 모델을 사용하여, 입력 정보에 기초하여 출력 반도체 디바이스 기하구조 변동을 예측하는 단계; 머신 러닝 예측 모델로부터의 반도체 디바이스 기하구조 변동 예측결과들에 기초하여 반도체 제조 공정에서의 변동을 검출하는 단계; 반도체 디바이스 제조 공정에서의 검출된 변동에 기초하여 하나 이상의 반도체 디바이스 제조 공정 파라미터 변 동들을 결정하는 단계; 및 하나 이상의 결정된 반도체 디바이스 제조 공정 파라미터 변동들에 기초하여 반도체 디바이스 제조 공정에 대한 조정을 결정하는 단계;를 포함하는, 방법. 2. 제1항에 있어서, 입력 정보는 반도체 디바이스에 연관되는 스택을 위한 것인, 방법. 3. 제2항에 있어서, 반도체 제조 공정에서의 변동을 검출하는 단계는, 머신 러닝 예측 모델로, 출력 반도체 디 바이스 기하구조 변동에 기초하여 오버레이 신호를 예측하는 단계를 포함하는, 방법. 4. 제2항에 있어서, 반도체 제조 공정에서의 변동을 검출하는 단계는, 머신 러닝 예측 모델로, 출력 반도체 디 바이스 기하구조 변동에 기초하여 정렬 신호를 예측하는 단계를 포함하는, 방법. 5. 제1항 내지 제4항 중 어느 한 항에 있어서, 예측된 출력 반도체 디바이스 기하구조 변동을 튜닝하는 단계는 더 포함하며, 튜닝하는 단계는 출력 반도체 디바이스 기하구조 변동을 상이한 비 머신 러닝 예측 모델로부터의 대응하는 물리적 측정결과들 및/또는 예측결과들과 비교하는 단계, 비교에 기초하여 손실 함수를 생성하는 단계, 및 손실 함수를 최적화하는 단계를 포함하는, 방법. 6. 제1항 내지 제5항 중 어느 한 항에 있어서, 기하구조 정보는 반도체 디바이스의 하나 이상의 층들에 대한 타 겟 설계의 하나 이상의 치수들을 포함하는, 방법. 7. 제1항 내지 제6항 중 어느 한 항에 있어서, 제조 공정 정보는 하나 이상의 에치 공정 파라미터들, 하나 이상 의 퇴적 공정 파라미터들, 및/또는 하나 이상의 화학 기계적 연마 공정 파라미터들을 포함하는, 방법. 8. 제1항 내지 제7항 중 어느 한 항에 있어서, 반도체 디바이스 제조 공정에 대한 조정은, 제1 에치 공정 파라미터 값에서부터 제2 에치 공정 파라미터 값으로의 에치 공정 파라미터에서의 변화; 제1 퇴적 공정 파라미터 값에서부터 to 제2 퇴적 공정 파라미터 값으로의 퇴적 공정 파라미터에서의 변화; 또는 제1 화학 기계적 연마 공정 파라미터에서부터 제2 화학 기계적 연마 공정 파라미터 값으로의 화학 기계적 연마 공정 파라미터에서의 변화 중 하나 이상을 포함하는, 방법. 9. 제1항 내지 제8항 중 어느 한 항에 있어서, 반도체 디바이스 제조 공정에서의 검출된 변동은 제조 공정의 가 공 파라미터들에서의 변동, 제조 공정에서 사용되는 하나 이상의 재료들의 재료 성질들에서의 변동, 또는 하나이상의 재료들의 광학적 특성들에서의 변동 중 하나 이상을 포함하는, 방법. 10. 제조 공정에 연관되는 기판 기하구조를 예측하는 방법으로서, 기판에 대한 기하구조 정보 및 제조 공정 정보를 포함하는 입력 정보를 수신하는 단계; 및 머신 러닝 예측 모델을 사용하여, 입력 정보에 기초하여 출력 기판 기하구조를 예측하는 단계;를 포함하는, 방 법. 11. 제10항에 있어서, 기판은 반도체 디바이스에 연관되는 스택을 포함하는, 방법. 12. 제10항 내지 제11항 중 어느 한 항에 있어서, 예측된 출력 기판 기하구조을 튜닝하는 단계를 더 포함하며, 튜닝하는 단계는 출력 기판 기하구조를 상이한 비 머신 러닝 예측 모델로부터의 대응하는 물리적 기판 측정결과 들 및/또는 예측결과들과 비교하는 단계, 비교에 기초하여 손실 함수를 생성하는 단계, 및 손실 함수를 최적화 하는 단계를 포함하는, 방법. 13. 제12항에 있어서, 튜닝은 스택 튜닝을 포함하며, 스택 튜닝 입력들은 해당 물리적 스택으로부터의 측정에 연관되는 신호, 상기 기하구조 정보 ― 상기 기하구조 정보는 상기 물리적 스택의 공칭 기하구조를 포함함 ―, 및 상기 제조 공정 정보를 포함하고, 스택 튜닝 출력이 출력 기판 기하구조를 포함하며, 출력 기판 기하구조는 출력 기판 기하구조에 기초하여 결정된 시뮬레이션된 신호가 물리적 스택 및/또는 물리적 스택의 공칭 기하구조로부터의 측정에 연관되는 신호에 대응하도록 튜닝되는, 방법. 14. 제10항 내지 제13항 중 어느 한 항에 있어서, 머신 러닝 예측 모델로, 출력 기판 기하구조에 기초하여 오버 레이 신호를 예측하는 단계를 더 포함하는, 방법. 15. 제10항 내지 제13항 중 어느 한 항에 있어서, 머신 러닝 예측 모델로, 출력 기판 기하구조에 기초하여 정렬 신호를 예측하는 단계를 더 포함하는, 방법. 16. 제10항 내지 제15항 중 어느 한 항에 있어서, 머신 러닝 예측 모델은 신경망을 포함하는, 방법. 17. 제10항 내지 제16항 중 어느 한 항에 있어서, 기하구조 정보는 하나 반도체 디바이스의 하나 이상의 층들에 대한 타겟 또는 마크 설계의 이상의 치수들을 포함하는, 방법. 18. 제10항 내지 제17항 중 어느 한 항에 있어서, 제조 공정 정보는 반도체 디바이스의 하나 이상의 층들에 대 해 수행되는 하나 이상의 제조 공정들에 대한 하나 이상의 파라미터들을 포함하는, 방법. 19. 제10항 내지 제18항 중 어느 한 항에 있어서, 기판들을 훈련하기 위한 기하구조, 패턴, 및 제조 공정 파라 미터들을 포함하는 훈련 정보와, 상이한 비 머신 러닝 예측 모델로부터의 대응하는 물리적 기판 측정결과들 및/ 또는 예측결과들로 머신 러닝 예측 모델을 훈련하는 단계를 더 포함하는, 방법. 20. 제조 공정의 성능을 모니터링하는 방법으로서, 제조 공정에 의해 생성된 기판의 기하구조에 관련된 정보를 운반하는 하나 이상의 입력 신호들을 수신하는 단계; 및 예측 모델로, 하나 이상의 입력 신호들에 기초하여 제조 공정에서의 변동을 결정하는 단계;를 포함하는, 방법. 21. 제20항에 있어서, 기판은 반도체 디바이스에 연관되고, 제조 공정은 반도체 디바이스 제조 공정을 포함하는, 방법. 22. 제21항에 있어서, 제조 공정에서의 변동에 기초하여 반도체 디바이스 제조 장치에 대한 조정을 결정하는 단 계를 더 포함하는, 방법. 23. 제21항 내지 제22항 중 어느 한 항에 있어서, 수신하는 단계와 결정하는 단계는 반도체 디바이스 제조 공정 동안 실시간 또는 거의 실시간으로 수행되는, 방법. 24. 제20항 내지 제23항 중 어느 한 항에 있어서, 하나 이상의 입력 신호들은 오버레이 신호를 포함하는, 방법. 25. 제20항 내지 제24항 중 어느 한 항에 있어서, 하나 이상의 입력 신호들은 정렬 신호를 포함하는, 방법. 26. 제20항 내지 제25항 중 어느 한 항에 있어서, 제조 공정에서의 변동은 제조 공정의 가공 파라미터들에서의 변동, 제조 공정에서 사용되는 하나 이상의 재료들의 재료 성질들에서의 변동, 또는 하나 이상의 재료들의 광학 적 특성들에서의 변동 중 하나 이상을 포함하는, 방법. 27. 제18항 내지 제26항 중 어느 한 항에 있어서, 예측 모델은 머신 러닝 모델을 포함하는, 방법. 28. 제18항 내지 제27항 중 어느 한 항에 있어서, 예측 모델은 신경망을 포함하는, 방법. 29. 제18항 내지 제28항 중 어느 한 항에 있어서, 기판은 반도체 디바이스에 연관되는 스택을 포함하는, 방법. 30. 제18항 내지 제29항 중 어느 한 항에 있어서, 제조 공정에서의 알려진 교란들에 기초하여 예측 모델을 훈련 하는 단계를 더 포함하는, 방법. 31. 명령어들이 기록되는 비일시적 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품으로서, 32. 명령어들은, 컴퓨터에 의해 실행될 때, 위의 제1항 내지 제30항 중 어느 한 항의 방법을 구현하는, 컴퓨터 프로그램 제품. 본원에서 개시되는 개념들이 실리콘 웨이퍼와 같은 기판 상에 웨이퍼를 제조하기 위해 사용될 수도 있지만, 개 시된 개념들은 임의의 유형의 제조 시스템, 예컨대, 실리콘 웨이퍼들 외의 기판들 상에 제조하기 위해 사용되는 것들과 함께 사용될 수도 있다는 것이 이해될 것이다. 추가적으로, 개시된 엘리먼트들의 조합 및 하위 조합들 이 별개의 실시예들을 포함할 수도 있다. 예를 들어, 공정 변동을 예측하는 방법과 튜닝하는 방법은 별개의 실 시예들을 포함할 수도 있으며, 그리고/또는 이들 방법들은 동일한 실시예에서 함께 사용될 수도 있다. 위에서 설명된 프로세스들은 예시적인 것으로 의도되고 제한하는 것은 아니다. 따라서, 아래에 기재된 청구항"}
{"patent_id": "10-2022-7011103", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "들의 범위로부터 벗어남 없이 설명되는 바와 같이 수정들이 이루어질 수도 있다는 것이 본 기술분야의 통상의 기술자에게 명백할 것이다."}
{"patent_id": "10-2022-7011103", "section": "도면", "subsection": "도면설명", "item": 1, "content": "출원서의 일부를 구성하고 출원서에 통합되는 첨부 도면들이, 하나 이상의 실시예들을 예시하고, 상세한 설명과 함께, 이들 실시예들을 설명한다. 본 발명의 실시예들은 이제 해당 참조 기호들이 해당 부분들을 나타내는 첨 부 개략도들을 참조하여 예로서만 설명될 것이고, 그 도면들 중: 도 1은 일 실시예에 따른 리소그래피 장치를 개략적으로 묘사한다. 도 2는 일 실시예에 따른, 리소그래픽 셀(lithographic cell) 또는 클러스터의 일 실시예를 개략적으로 묘사한 다. 도 3a는 일 실시예에 따른 제어용 설계(design for control) 공정 흐름의 다양한 스테이지들을 도시하는 흐름이 다.도 3b는 일 실시예에 따른 시각화를 위한 다양한 스테이지들을 도시하는 블록도이다. 도 3c는 일 실시예에 따른 공정 교란들에 대해 강건한 계측 타겟 설계들을 제어용 설계 공정이 결정하는 방법을 도시하는 흐름도이다. 도 4는 일 실시예에 따른 제조 공정의 성능을 모니터링하는 방법의 동작들을 예시한다. 도 5는 일 실시예에 따른 예측된 기하구조를 나타내는 출력 신호들을 예측하기 위해 기하구조 및 공정 정보(예 컨대, 해당 정보의 목적성 변동(purposeful variation)을 포함함)를 입력으로서 사용하는 것(본 방법의 역)을 예시한다. 도 6은 일 실시예에 따른 본 시스템(들) 및 방법(들)에 대한 (도 5에 도시된 흐름에 대한) 역 흐름을 예시한다. 도 7a는 일 실시예에 따른 입력 신호들을 수신하고 예측 모델을 사용하여 제조 공정에서의 변동을 예측하며 그 리고/또는 아니면 결정하는 제1 예시이다. 도 7b는 일 실시예에 따른 입력 신호들을 수신하고 예측 모델을 사용하여 제조 공정에서의 변동을 예측하며 그 리고/또는 아니면 결정하는 제2 예시이다. 도 8은 일 실시예에 따른 머신 러닝 예측 모델을 사용하여 스택 튜닝하는 방법의 동작들을 예시한다. 도 9는 일 실시예에 따른 스택 튜닝 흐름의 일 예를 도시한다. 도 10은 일 실시예에 따른, 예시적인 컴퓨터 시스템의 블록도이다. 도 11은 일 실시예에 따른 도 1과 유사한 리소그래피 투사 장치의 개략도이다. 도 12는 일 실시예에 따른 도 11의 장치의 더 상세한 도면이다. 도 13은 일 실시예에 따른 도 11 및 도 12의 장치의 소스 콜렉터(source collector) 모듈(SO)의 더 상세한 도면 이다."}
