Технические требования:

·       Разработать простую модель-интерпретатор процессора архитектуры RISC-V

·       Каждый делает работу самостоятельно и не повторяет пример рассмотренный на лекции.

·       Варианты загрузки программ:

o   Простой – загрузка программы в бинарном виде. Можно легко закодировать любой пример из курса в машинный код в виде hex-значений и загрузить

o   Сложный:

§  Собрать компилятор под RISC-V (официальный компилятор - https://github.com/riscv-collab/riscv-gnu-toolchain ). Если кто-то соберёт – можно поделиться с остальными

§  Загрузить ELF-файл самостоятельно или с помощью библиотек (libelf, elfio, и др.). Библиотекой также можно поделиться.

o   Допускаются любые альтернативные решения.

·       ЯВУ - Си или Си++

o   Если Си – код должен быть разбит на логические модули

o   Если Си++ - код должен быть разбит на классы

·       Самостоятельно выбрать 1 пример из курса и 1 написать самостоятельно для демонстрации работы симулятора.

·       Список поддерживаемых инструкций симулятором - не менее 50% рассмотренных в рамках курса, но не менее требуемого для примеров.

·       Опция симулятора для печати исполняемых инструкций со значениями регистров используемых/модифицируемых инструкцией. Поощряются обобщённые решения (сложный вариант).

·       Корректная поддержка обработки регистра x0 (на лекции не рассматривалось). Оригинальные решения поощряются (сложный вариант).

·       Срок сдачи – до 23:59:59 05.11.2021  (пятница вечер)