TimeQuest Timing Analyzer report for VitaPolyOne
Tue May 12 19:59:00 2015
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk50M'
 13. Slow 1200mV 85C Model Hold: 'clk50M'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk50M'
 29. Slow 1200mV 0C Model Hold: 'clk50M'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk50M'
 44. Fast 1200mV 0C Model Hold: 'clk50M'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Full Version ;
; Revision Name      ; VitaPolyOne                                       ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE10E22C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.56        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  40.0%      ;
;     3-4 processors         ;  20.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; VitaPolyOne.sdc ; OK     ; Tue May 12 19:58:56 2015 ;
+-----------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk50M     ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50M } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 64.49 MHz ; 64.49 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+-------+--------------------+
; Clock  ; Slack ; End Point TNS      ;
+--------+-------+--------------------+
; clk50M ; 4.494 ; 0.000              ;
+--------+-------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 0.452 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+-------+----------------------------------+
; Clock  ; Slack ; End Point TNS                    ;
+--------+-------+----------------------------------+
; clk50M ; 9.465 ; 0.000                            ;
+--------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk50M'                                                                                                                                          ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.494 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.339     ;
; 4.511 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.322     ;
; 4.600 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.233     ;
; 4.617 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.216     ;
; 4.640 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.193     ;
; 4.657 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.176     ;
; 4.691 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 15.143     ;
; 4.708 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 15.126     ;
; 4.746 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.087     ;
; 4.761 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.072     ;
; 4.763 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.070     ;
; 4.778 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.055     ;
; 4.786 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.047     ;
; 4.803 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 15.030     ;
; 4.837 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.997     ;
; 4.854 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.980     ;
; 4.892 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.941     ;
; 4.907 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.926     ;
; 4.909 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.924     ;
; 4.924 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.909     ;
; 4.932 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.901     ;
; 4.949 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.884     ;
; 4.983 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.851     ;
; 5.000 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.834     ;
; 5.038 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.795     ;
; 5.053 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.780     ;
; 5.055 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.778     ;
; 5.070 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.763     ;
; 5.078 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.755     ;
; 5.108 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.725     ;
; 5.129 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.705     ;
; 5.146 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.688     ;
; 5.184 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.649     ;
; 5.199 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.634     ;
; 5.214 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.619     ;
; 5.216 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.617     ;
; 5.224 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.609     ;
; 5.254 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.579     ;
; 5.275 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.559     ;
; 5.305 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.529     ;
; 5.330 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.503     ;
; 5.345 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.488     ;
; 5.360 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.473     ;
; 5.370 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.463     ;
; 5.375 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.458     ;
; 5.400 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.433     ;
; 5.421 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.413     ;
; 5.451 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.383     ;
; 5.476 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.357     ;
; 5.491 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.342     ;
; 5.506 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.327     ;
; 5.516 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.317     ;
; 5.521 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.312     ;
; 5.546 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.287     ;
; 5.567 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.267     ;
; 5.597 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.237     ;
; 5.622 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.211     ;
; 5.637 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.196     ;
; 5.652 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.181     ;
; 5.662 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.171     ;
; 5.667 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.166     ;
; 5.692 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.141     ;
; 5.713 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.121     ;
; 5.743 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 14.091     ;
; 5.768 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.065     ;
; 5.783 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.050     ;
; 5.798 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.035     ;
; 5.808 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.025     ;
; 5.813 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 14.020     ;
; 5.838 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.995     ;
; 5.859 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 13.975     ;
; 5.885 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.948     ;
; 5.889 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 13.945     ;
; 5.902 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.931     ;
; 5.914 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.919     ;
; 5.929 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.904     ;
; 5.944 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.889     ;
; 5.954 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.879     ;
; 5.959 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.874     ;
; 5.984 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.849     ;
; 6.005 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 13.829     ;
; 6.031 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.802     ;
; 6.035 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 13.799     ;
; 6.048 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.785     ;
; 6.060 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.773     ;
; 6.063 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.770     ;
; 6.075 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.758     ;
; 6.080 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.753     ;
; 6.090 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.743     ;
; 6.100 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.733     ;
; 6.105 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.728     ;
; 6.130 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[10] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.703     ;
; 6.151 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 13.683     ;
; 6.177 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.656     ;
; 6.181 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.087     ; 13.653     ;
; 6.194 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.639     ;
; 6.206 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.627     ;
; 6.209 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.624     ;
; 6.210 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.623     ;
; 6.221 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.088     ; 13.612     ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk50M'                                                                                                                            ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.DECAY                ; adsr32:adsr1|state.DECAY                ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; reg_rs:GATEreg|data_out                 ; reg_rs:GATEreg|data_out                 ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; powerup_reset:res_gen|rst               ; powerup_reset:res_gen|rst               ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; powerup_reset:res_gen|tick_timer[2]     ; powerup_reset:res_gen|tick_timer[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; powerup_reset:res_gen|tick_timer[1]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; powerup_reset:res_gen|tick_timer[3]     ; powerup_reset:res_gen|tick_timer[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; reg_rs:SNAR_DRUM_GATE_reg|data_out      ; reg_rs:SNAR_DRUM_GATE_reg|data_out      ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; frq1divmod1:divider1|cout               ; frq1divmod1:divider1|cout               ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; reg_rs:BASS_DRUM_GATE_reg|data_out      ; reg_rs:BASS_DRUM_GATE_reg|data_out      ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.758      ;
; 0.465 ; pwm8dac1:dac1_vco|cnt[0]                ; pwm8dac1:dac1_vco|cnt[0]                ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[0]     ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.758      ;
; 0.484 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.625      ; 3.321      ;
; 0.493 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.786      ;
; 0.498 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.792      ;
; 0.499 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.793      ;
; 0.501 ; midi_in:midiin|byte1[0]                 ; midi_in:midiin|CHAN[0]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; midi_in:midiin|byte1[2]                 ; midi_in:midiin|CHAN[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.795      ;
; 0.502 ; midi_in:midiin|byte1[3]                 ; midi_in:midiin|CHAN[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.795      ;
; 0.508 ; ram_bass_addr[12]                       ; ram_bass_addr[12]                       ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; midi_in:midiin|NOTE[5]                  ; reg7:NOTEreg|data_out[5]                ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; midi_in:midiin|NOTE[4]                  ; reg7:NOTEreg|data_out[4]                ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; frq1divmod1:divider1|cnt[24]            ; frq1divmod1:divider1|cnt[24]            ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; note_pitch2dds:transl1|SNOTE[8]         ; note_pitch2dds:transl1|SNOTE[8]         ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 0.803      ;
; 0.512 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.805      ;
; 0.517 ; pwm8dac1:dac1_vco|cnt[7]                ; pwm8dac1:dac1_vco|cnt[7]                ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.810      ;
; 0.518 ; reg7:S1reg|data_out[1]                  ; adsr32:adsr1|sout[26]                   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.811      ;
; 0.523 ; midi_in:midiin|uart_rx:URX|count16[3]   ; midi_in:midiin|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.817      ;
; 0.526 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.821      ;
; 0.550 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.627      ; 3.389      ;
; 0.558 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.852      ;
; 0.559 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.853      ;
; 0.561 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 0.855      ;
; 0.568 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.626      ; 3.406      ;
; 0.640 ; midi_in:midiin|byte2[5]                 ; midi_in:midiin|LSB[5]                   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.933      ;
; 0.641 ; midi_in:midiin|byte2[1]                 ; midi_in:midiin|LSB[1]                   ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.934      ;
; 0.643 ; midi_in:midiin|byte1[1]                 ; midi_in:midiin|CHAN[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.936      ;
; 0.650 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.943      ;
; 0.650 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER[20]        ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.943      ;
; 0.651 ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 0.944      ;
; 0.697 ; midi_in:midiin|byte2[3]                 ; midi_in:midiin|NOTE[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.079      ; 0.988      ;
; 0.703 ; midi_in:midiin|byte2[4]                 ; midi_in:midiin|NOTE[4]                  ; clk50M       ; clk50M      ; 0.000        ; 0.079      ; 0.994      ;
; 0.723 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.016      ;
; 0.723 ; midi_in:midiin|byte2[0]                 ; midi_in:midiin|NOTE[0]                  ; clk50M       ; clk50M      ; 0.000        ; 0.079      ; 1.014      ;
; 0.724 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.017      ;
; 0.725 ; midi_in:midiin|NOTE[6]                  ; reg7:NOTEreg|data_out[6]                ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.017      ;
; 0.725 ; note_pitch2dds:transl1|state.0011       ; note_pitch2dds:transl1|state.0100       ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.017      ;
; 0.736 ; dds:vco1|signal_out[16]                 ; dds:vco1|signal_out[16]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; dds:vco1|signal_out[6]                  ; dds:vco1|signal_out[6]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; dds:vco1|signal_out[2]                  ; dds:vco1|signal_out[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; dds:vco1|signal_out[22]                 ; dds:vco1|signal_out[22]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds:vco1|signal_out[18]                 ; dds:vco1|signal_out[18]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds:vco1|signal_out[15]                 ; dds:vco1|signal_out[15]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds:vco1|signal_out[14]                 ; dds:vco1|signal_out[14]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds:vco1|signal_out[12]                 ; dds:vco1|signal_out[12]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds:vco1|signal_out[10]                 ; dds:vco1|signal_out[10]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds:vco1|signal_out[4]                  ; dds:vco1|signal_out[4]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; dds:vco1|signal_out[3]                  ; dds:vco1|signal_out[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; note_pitch2dds:transl1|ADDER_sum[7]     ; note_pitch2dds:transl1|ADDER_sum[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; note_pitch2dds:transl1|ADDER_sum[6]     ; note_pitch2dds:transl1|ADDER_sum[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.029      ;
; 0.737 ; ds8dac1:dac1_snar|PWM_add[6]            ; ds8dac1:dac1_snar|PWM_accumulator[6]    ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; ds8dac1:dac1_snar|PWM_accumulator[4]    ; ds8dac1:dac1_snar|PWM_accumulator[4]    ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; ds8dac1:dac1_snar|PWM_accumulator[2]    ; ds8dac1:dac1_snar|PWM_accumulator[2]    ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; ds8dac1:dac1_bass|PWM_add[6]            ; ds8dac1:dac1_bass|PWM_accumulator[6]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; ds8dac1:dac1_bass|PWM_accumulator[4]    ; ds8dac1:dac1_bass|PWM_accumulator[4]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; dds:vco1|signal_out[19]                 ; dds:vco1|signal_out[19]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; dds:vco1|signal_out[13]                 ; dds:vco1|signal_out[13]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; dds:vco1|signal_out[11]                 ; dds:vco1|signal_out[11]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; dds:vco1|signal_out[8]                  ; dds:vco1|signal_out[8]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; dds:vco1|signal_out[5]                  ; dds:vco1|signal_out[5]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; dds:vco1|signal_out[1]                  ; dds:vco1|signal_out[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; note_pitch2dds:transl1|ADDER_sum[5]     ; note_pitch2dds:transl1|ADDER_sum[5]     ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; note_pitch2dds:transl1|ADDER_sum[4]     ; note_pitch2dds:transl1|ADDER_sum[4]     ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; note_pitch2dds:transl1|ADDER_sum[2]     ; note_pitch2dds:transl1|ADDER_sum[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; ds8dac1:dac1_snar|PWM_accumulator[5]    ; ds8dac1:dac1_snar|PWM_accumulator[5]    ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; ds8dac1:dac1_snar|PWM_accumulator[3]    ; ds8dac1:dac1_snar|PWM_accumulator[3]    ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; ds8dac1:dac1_snar|PWM_accumulator[1]    ; ds8dac1:dac1_snar|PWM_accumulator[1]    ; clk50M       ; clk50M      ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; ds8dac1:dac1_bass|PWM_accumulator[2]    ; ds8dac1:dac1_bass|PWM_accumulator[2]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; ds8dac1:dac1_bass|PWM_add[4]            ; ds8dac1:dac1_bass|PWM_accumulator[4]    ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; dds:vco1|signal_out[21]                 ; dds:vco1|signal_out[21]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; dds:vco1|signal_out[17]                 ; dds:vco1|signal_out[17]                 ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; dds:vco1|signal_out[9]                  ; dds:vco1|signal_out[9]                  ; clk50M       ; clk50M      ; 0.000        ; 0.081      ; 1.032      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk50M'                                                                               ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.465 ; 9.866        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.471 ; 9.872        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.471 ; 9.872        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.471 ; 9.872        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.471 ; 9.872        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.471 ; 9.872        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.471 ; 9.872        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.471 ; 9.872        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.471 ; 9.872        ; 0.401          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.709 ; 10.110       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.716 ; 10.117       ; 0.401          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.741 ; 9.961        ; 0.220          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_snar|PWM_out                        ;
; 9.744 ; 9.964        ; 0.220          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_bass|PWM_out                        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[0]                             ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[12]                            ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[1]                             ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[2]                             ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[3]                             ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[4]                             ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[5]                             ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[6]                             ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vco|cnt[0]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vco|cnt[1]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vco|cnt[2]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vco|cnt[3]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vco|cnt[4]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vco|cnt[5]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vco|cnt[6]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac1_vco|cnt[7]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac2|saved_data[1]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac2|saved_data[2]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac2|saved_data[3]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac2|saved_data[4]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac2|saved_data[5]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac2|saved_data[6]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac2|saved_data[7]                      ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; pwm8dac1:dac2|sout                               ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[12]                        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[1]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[5]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[6]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[7]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[8]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; reg14w:R1reg|data_out[9]                         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[0]                 ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[1]                 ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[2]                 ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[3]                 ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[4]                 ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[5]                 ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[6]                 ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[7]                 ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca_pwm8dac1:dac1_vca|saved_data[0]              ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca_pwm8dac1:dac1_vca|saved_data[1]              ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca_pwm8dac1:dac1_vca|saved_data[2]              ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca_pwm8dac1:dac1_vca|saved_data[3]              ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca_pwm8dac1:dac1_vca|saved_data[4]              ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca_pwm8dac1:dac1_vca|saved_data[5]              ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca_pwm8dac1:dac1_vca|saved_data[6]              ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; vca_pwm8dac1:dac1_vca|saved_data[7]              ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[26]                            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|sout[30]                            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|MSB[2]                            ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|byte2[2]                          ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[13]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[14]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[15]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[17]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[18]                 ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[0]              ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[1]              ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[2]              ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[3]              ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[4]              ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[5]              ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[6]              ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_sum[7]              ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[10]           ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|PITCH_local[12]           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.695 ; 5.981 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.857 ; 3.025 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 8.960 ; 9.042 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 2.607 ; 2.684 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -4.849 ; -5.131 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -2.058 ; -2.187 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -2.992 ; -3.071 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -1.657 ; -1.751 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 8.162 ; 7.984 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.043 ; 6.839 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 7.240 ; 7.061 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 7.207 ; 7.036 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 7.408 ; 7.222 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 8.162 ; 7.984 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 7.026 ; 6.826 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.510 ; 7.367 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 6.337 ; 6.087 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 6.980 ; 7.327 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 6.296 ; 6.320 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.000 ; 5.841 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 5.847 ; 5.640 ; Fall       ; clk50M          ;
; snd_2     ; clk50M     ; 7.136 ; 7.112 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 5.443 ; 5.272 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 5.460 ; 5.288 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 6.088 ; 5.899 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 5.881 ; 5.655 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 6.035 ; 5.845 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 6.211 ; 5.876 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 5.443 ; 5.272 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 5.588 ; 5.414 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.705 ; 5.463 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 6.321 ; 6.656 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 5.664 ; 5.689 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.381 ; 5.227 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 5.236 ; 5.037 ; Fall       ; clk50M          ;
; snd_2     ; clk50M     ; 6.528 ; 6.508 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 8.071 ; 8.239 ;       ;
; sw1        ; pwm_out_0   ; 7.250 ;       ;       ; 7.649 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.793 ; 7.951 ;       ;
; sw1        ; pwm_out_0   ; 7.011 ;       ;       ; 7.397 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 70.03 MHz ; 70.03 MHz       ; clk50M     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 5.720 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk50M ; 0.401 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; clk50M ; 9.496 ; 0.000                           ;
+--------+-------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk50M'                                                                                                                                           ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 5.720 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 14.122     ;
; 5.734 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 14.108     ;
; 5.748 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 14.094     ;
; 5.762 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 14.080     ;
; 5.846 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.996     ;
; 5.860 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.982     ;
; 5.874 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.968     ;
; 5.888 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.954     ;
; 5.903 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.939     ;
; 5.931 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.911     ;
; 5.943 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.900     ;
; 5.971 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.872     ;
; 5.972 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.870     ;
; 5.986 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.856     ;
; 6.000 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.842     ;
; 6.014 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.828     ;
; 6.029 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.813     ;
; 6.057 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.785     ;
; 6.069 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.774     ;
; 6.097 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.746     ;
; 6.098 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.744     ;
; 6.112 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.730     ;
; 6.126 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.716     ;
; 6.140 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.702     ;
; 6.155 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.687     ;
; 6.183 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.659     ;
; 6.195 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.648     ;
; 6.223 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.618     ;
; 6.223 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.620     ;
; 6.237 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.604     ;
; 6.263 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.579     ;
; 6.277 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.565     ;
; 6.281 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.561     ;
; 6.309 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.533     ;
; 6.321 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.522     ;
; 6.349 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.492     ;
; 6.349 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.494     ;
; 6.363 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.478     ;
; 6.388 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.453     ;
; 6.402 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.439     ;
; 6.406 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.435     ;
; 6.446 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.396     ;
; 6.446 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.396     ;
; 6.475 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.366     ;
; 6.486 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.079     ; 13.357     ;
; 6.489 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.352     ;
; 6.514 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.327     ;
; 6.528 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.313     ;
; 6.532 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.309     ;
; 6.571 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.270     ;
; 6.572 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.270     ;
; 6.601 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.240     ;
; 6.611 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.231     ;
; 6.615 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.226     ;
; 6.640 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.201     ;
; 6.654 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.187     ;
; 6.658 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.183     ;
; 6.697 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.144     ;
; 6.698 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.144     ;
; 6.727 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.114     ;
; 6.737 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.105     ;
; 6.741 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.100     ;
; 6.766 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.075     ;
; 6.780 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.061     ;
; 6.784 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.057     ;
; 6.823 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 13.018     ;
; 6.824 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 13.018     ;
; 6.853 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.988     ;
; 6.863 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 12.979     ;
; 6.867 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.974     ;
; 6.892 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.949     ;
; 6.906 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.935     ;
; 6.910 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.931     ;
; 6.949 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.892     ;
; 6.950 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 12.892     ;
; 6.979 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.862     ;
; 6.989 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 12.853     ;
; 6.993 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.848     ;
; 7.018 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.823     ;
; 7.032 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.809     ;
; 7.036 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.805     ;
; 7.050 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.791     ;
; 7.075 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.766     ;
; 7.076 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 12.766     ;
; 7.078 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.763     ;
; 7.105 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.736     ;
; 7.115 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 12.727     ;
; 7.119 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[9]  ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.722     ;
; 7.122 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.719     ;
; 7.144 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[10] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.697     ;
; 7.150 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.691     ;
; 7.158 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[10] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.683     ;
; 7.162 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.679     ;
; 7.176 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.665     ;
; 7.188 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[26]                ; clk50M       ; clk50M      ; 20.000       ; -0.072     ; 12.662     ;
; 7.201 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.640     ;
; 7.202 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.080     ; 12.640     ;
; 7.204 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.081     ; 12.637     ;
; 7.216 ; adsr32:adsr1|sout[7]                                      ; adsr32:adsr1|sout[27]                ; clk50M       ; clk50M      ; 20.000       ; -0.060     ; 12.646     ;
; 7.218 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[7]  ; clk50M       ; clk50M      ; 20.000       ; -0.094     ; 12.610     ;
+-------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk50M'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; powerup_reset:res_gen|rst               ; powerup_reset:res_gen|rst               ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; powerup_reset:res_gen|tick_timer[2]     ; powerup_reset:res_gen|tick_timer[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; powerup_reset:res_gen|tick_timer[1]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; powerup_reset:res_gen|tick_timer[3]     ; powerup_reset:res_gen|tick_timer[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; adsr32:adsr1|state.DECAY                ; adsr32:adsr1|state.DECAY                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; reg_rs:GATEreg|data_out                 ; reg_rs:GATEreg|data_out                 ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; reg_rs:SNAR_DRUM_GATE_reg|data_out      ; reg_rs:SNAR_DRUM_GATE_reg|data_out      ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; frq1divmod1:divider1|cout               ; frq1divmod1:divider1|cout               ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; reg_rs:BASS_DRUM_GATE_reg|data_out      ; reg_rs:BASS_DRUM_GATE_reg|data_out      ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.071      ; 0.669      ;
; 0.416 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[0]     ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; pwm8dac1:dac1_vco|cnt[0]                ; pwm8dac1:dac1_vco|cnt[0]                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.684      ;
; 0.455 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.723      ;
; 0.462 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.730      ;
; 0.464 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.732      ;
; 0.466 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.734      ;
; 0.469 ; frq1divmod1:divider1|cnt[24]            ; frq1divmod1:divider1|cnt[24]            ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; midi_in:midiin|byte1[0]                 ; midi_in:midiin|CHAN[0]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; midi_in:midiin|byte1[2]                 ; midi_in:midiin|CHAN[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; note_pitch2dds:transl1|SNOTE[8]         ; note_pitch2dds:transl1|SNOTE[8]         ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; ram_bass_addr[12]                       ; ram_bass_addr[12]                       ; clk50M       ; clk50M      ; 0.000        ; 0.071      ; 0.736      ;
; 0.471 ; midi_in:midiin|byte1[3]                 ; midi_in:midiin|CHAN[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.739      ;
; 0.477 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; midi_in:midiin|NOTE[4]                  ; reg7:NOTEreg|data_out[4]                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; pwm8dac1:dac1_vco|cnt[7]                ; pwm8dac1:dac1_vco|cnt[7]                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.747      ;
; 0.479 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.747      ;
; 0.479 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.747      ;
; 0.480 ; midi_in:midiin|NOTE[5]                  ; reg7:NOTEreg|data_out[5]                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.747      ;
; 0.481 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.749      ;
; 0.490 ; reg7:S1reg|data_out[1]                  ; adsr32:adsr1|sout[26]                   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.757      ;
; 0.491 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.759      ;
; 0.491 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.760      ;
; 0.493 ; midi_in:midiin|uart_rx:URX|count16[3]   ; midi_in:midiin|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.761      ;
; 0.493 ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.761      ;
; 0.507 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.282      ; 2.984      ;
; 0.518 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.786      ;
; 0.519 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.787      ;
; 0.521 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.789      ;
; 0.566 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.284      ; 3.045      ;
; 0.578 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 2.284      ; 3.057      ;
; 0.597 ; midi_in:midiin|byte2[5]                 ; midi_in:midiin|LSB[5]                   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.864      ;
; 0.599 ; midi_in:midiin|byte2[1]                 ; midi_in:midiin|LSB[1]                   ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; midi_in:midiin|byte1[1]                 ; midi_in:midiin|CHAN[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.867      ;
; 0.601 ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.869      ;
; 0.607 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.875      ;
; 0.607 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER[20]        ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.875      ;
; 0.624 ; midi_in:midiin|byte2[3]                 ; midi_in:midiin|NOTE[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.069      ; 0.888      ;
; 0.629 ; midi_in:midiin|byte2[4]                 ; midi_in:midiin|NOTE[4]                  ; clk50M       ; clk50M      ; 0.000        ; 0.069      ; 0.893      ;
; 0.645 ; midi_in:midiin|byte2[0]                 ; midi_in:midiin|NOTE[0]                  ; clk50M       ; clk50M      ; 0.000        ; 0.069      ; 0.909      ;
; 0.666 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.934      ;
; 0.666 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.934      ;
; 0.667 ; midi_in:midiin|NOTE[6]                  ; reg7:NOTEreg|data_out[6]                ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.934      ;
; 0.667 ; note_pitch2dds:transl1|state.0011       ; note_pitch2dds:transl1|state.0100       ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.934      ;
; 0.683 ; dds:vco1|signal_out[6]                  ; dds:vco1|signal_out[6]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; dds:vco1|signal_out[22]                 ; dds:vco1|signal_out[22]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; dds:vco1|signal_out[15]                 ; dds:vco1|signal_out[15]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; dds:vco1|signal_out[16]                 ; dds:vco1|signal_out[16]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds:vco1|signal_out[14]                 ; dds:vco1|signal_out[14]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds:vco1|signal_out[13]                 ; dds:vco1|signal_out[13]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds:vco1|signal_out[11]                 ; dds:vco1|signal_out[11]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds:vco1|signal_out[5]                  ; dds:vco1|signal_out[5]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds:vco1|signal_out[3]                  ; dds:vco1|signal_out[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; dds:vco1|signal_out[2]                  ; dds:vco1|signal_out[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; note_pitch2dds:transl1|ADDER_sum[7]     ; note_pitch2dds:transl1|ADDER_sum[7]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; ds8dac1:dac1_snar|PWM_add[6]            ; ds8dac1:dac1_snar|PWM_accumulator[6]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; dds:vco1|signal_out[21]                 ; dds:vco1|signal_out[21]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds:vco1|signal_out[19]                 ; dds:vco1|signal_out[19]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds:vco1|signal_out[18]                 ; dds:vco1|signal_out[18]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds:vco1|signal_out[12]                 ; dds:vco1|signal_out[12]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds:vco1|signal_out[10]                 ; dds:vco1|signal_out[10]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds:vco1|signal_out[8]                  ; dds:vco1|signal_out[8]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; dds:vco1|signal_out[4]                  ; dds:vco1|signal_out[4]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; note_pitch2dds:transl1|ADDER_sum[6]     ; note_pitch2dds:transl1|ADDER_sum[6]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; note_pitch2dds:transl1|ADDER_sum[5]     ; note_pitch2dds:transl1|ADDER_sum[5]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; note_pitch2dds:transl1|ADDER_sum[4]     ; note_pitch2dds:transl1|ADDER_sum[4]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; note_pitch2dds:transl1|ADDER_sum[3]     ; note_pitch2dds:transl1|ADDER_sum[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; ds8dac1:dac1_snar|PWM_accumulator[3]    ; ds8dac1:dac1_snar|PWM_accumulator[3]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; ds8dac1:dac1_snar|PWM_accumulator[2]    ; ds8dac1:dac1_snar|PWM_accumulator[2]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; ds8dac1:dac1_bass|PWM_add[6]            ; ds8dac1:dac1_bass|PWM_accumulator[6]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; ds8dac1:dac1_bass|PWM_accumulator[4]    ; ds8dac1:dac1_bass|PWM_accumulator[4]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.953      ;
; 0.687 ; dds:vco1|signal_out[1]                  ; dds:vco1|signal_out[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; note_pitch2dds:transl1|ADDER_sum[2]     ; note_pitch2dds:transl1|ADDER_sum[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; ds8dac1:dac1_snar|PWM_accumulator[5]    ; ds8dac1:dac1_snar|PWM_accumulator[5]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; ds8dac1:dac1_snar|PWM_accumulator[4]    ; ds8dac1:dac1_snar|PWM_accumulator[4]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; ds8dac1:dac1_bass|PWM_accumulator[3]    ; ds8dac1:dac1_bass|PWM_accumulator[3]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; ds8dac1:dac1_bass|PWM_accumulator[1]    ; ds8dac1:dac1_bass|PWM_accumulator[1]    ; clk50M       ; clk50M      ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; ds8dac1:dac1_snar|PWM_add[2]            ; ds8dac1:dac1_snar|PWM_accumulator[2]    ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; dds:vco1|signal_out[17]                 ; dds:vco1|signal_out[17]                 ; clk50M       ; clk50M      ; 0.000        ; 0.073      ; 0.956      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                                                ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                           ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.496 ; 9.878        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.498 ; 9.880        ; 0.382          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1 ;
; 9.728 ; 10.110       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1 ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]              ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]              ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]              ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]              ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]              ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]              ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]              ;
; 9.730 ; 10.112       ; 0.382          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]              ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[0]                 ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[1]                 ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[2]                 ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[3]                 ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[4]                 ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[5]                 ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[6]                 ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; svca:digital_vca_1|signal_out[7]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|MSB[2]                            ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; midi_in:midiin|byte2[2]                          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[13]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[14]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[15]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[17]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER[18]                 ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0000                ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0011                ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; note_pitch2dds:transl1|state.0100                ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; adsr32:adsr1|state.ATTACK                        ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_bass|PWM_add[3]                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; ds8dac1:dac1_bass|PWM_add[7]                     ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_snar|PWM_out                        ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|data_out[0]                         ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|data_out[1]                         ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|data_out[2]                         ;
; 9.774 ; 9.990        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; reg7:NOTEreg|data_out[3]                         ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; clk44100_pre[0]                                  ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; clk44100_pre[1]                                  ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[0]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[10]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[11]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[12]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[13]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[14]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[15]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[16]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[17]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[18]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[19]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[1]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[20]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[21]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[22]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[23]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[24]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[25]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[26]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[27]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[28]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[29]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[2]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[30]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[31]                          ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[3]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[4]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[5]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[6]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[7]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[8]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; dds:vco1|signal_out[9]                           ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_bass|PWM_out                        ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[0]                      ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[10]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[11]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[12]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[13]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[14]                     ;
; 9.775 ; 9.991        ; 0.216          ; High Pulse Width ; clk50M ; Rise       ; frq1divmod1:divider1|cnt[15]                     ;
+-------+--------------+----------------+------------------+--------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.070 ; 5.136 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.493 ; 2.737 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 8.155 ; 8.297 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 2.261 ; 2.416 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -4.314 ; -4.384 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -1.773 ; -1.980 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -2.708 ; -2.856 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -1.419 ; -1.583 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 7.610 ; 7.351 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 6.619 ; 6.283 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 6.817 ; 6.553 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 6.768 ; 6.544 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 6.969 ; 6.631 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 7.610 ; 7.351 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 6.599 ; 6.302 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.097 ; 6.811 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.955 ; 5.560 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 6.355 ; 6.930 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 5.749 ; 5.929 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.669 ; 5.327 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 5.506 ; 5.119 ; Fall       ; clk50M          ;
; snd_2     ; clk50M     ; 6.575 ; 6.390 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 5.077 ; 4.831 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 5.096 ; 4.842 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 5.657 ; 5.406 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 5.549 ; 5.151 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 5.644 ; 5.347 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 5.870 ; 5.352 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 5.077 ; 4.831 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 5.242 ; 4.936 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 5.370 ; 4.989 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 5.752 ; 6.307 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 5.170 ; 5.344 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 5.095 ; 4.765 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 4.941 ; 4.568 ; Fall       ; clk50M          ;
; snd_2     ; clk50M     ; 6.015 ; 5.839 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.275 ; 7.268 ;       ;
; sw1        ; pwm_out_0   ; 6.541 ;       ;       ; 7.125 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 7.008 ; 6.998 ;       ;
; sw1        ; pwm_out_0   ; 6.305 ;       ;       ; 6.869 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk50M ; 9.936 ; 0.000             ;
+--------+-------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk50M ; 0.011 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+-------+---------------------------------+
; Clock  ; Slack ; End Point TNS                   ;
+--------+-------+---------------------------------+
; clk50M ; 9.351 ; 0.000                           ;
+--------+-------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk50M'                                                                                                                                            ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                 ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.936  ; ds8dac1:dac1_snar|PWM_accumulator[8]                      ; ds8dac1:dac1_snar|PWM_out            ; clk50M       ; clk50M      ; 10.000       ; 0.402      ; 0.373      ;
; 9.936  ; ds8dac1:dac1_bass|PWM_accumulator[8]                      ; ds8dac1:dac1_bass|PWM_out            ; clk50M       ; clk50M      ; 10.000       ; 0.401      ; 0.372      ;
; 13.062 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.802      ;
; 13.064 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.800      ;
; 13.126 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.738      ;
; 13.128 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.736      ;
; 13.130 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.734      ;
; 13.132 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.732      ;
; 13.163 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.701      ;
; 13.183 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.681      ;
; 13.194 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.670      ;
; 13.196 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.668      ;
; 13.198 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.666      ;
; 13.200 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.664      ;
; 13.227 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.637      ;
; 13.231 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.633      ;
; 13.247 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.617      ;
; 13.251 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.613      ;
; 13.262 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.602      ;
; 13.264 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.600      ;
; 13.266 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.598      ;
; 13.268 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.596      ;
; 13.295 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.569      ;
; 13.299 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.565      ;
; 13.315 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.549      ;
; 13.319 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.545      ;
; 13.330 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.534      ;
; 13.332 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.532      ;
; 13.334 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.530      ;
; 13.336 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.528      ;
; 13.363 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.501      ;
; 13.367 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.497      ;
; 13.383 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[27] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.481      ;
; 13.387 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[26] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.477      ;
; 13.398 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.466      ;
; 13.400 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.464      ;
; 13.402 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.462      ;
; 13.404 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.460      ;
; 13.431 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.433      ;
; 13.435 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.429      ;
; 13.451 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[25] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.413      ;
; 13.455 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[24] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.409      ;
; 13.466 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.398      ;
; 13.468 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.396      ;
; 13.470 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.394      ;
; 13.472 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.392      ;
; 13.499 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.365      ;
; 13.503 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.361      ;
; 13.519 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[23] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.345      ;
; 13.523 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[22] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.341      ;
; 13.534 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.330      ;
; 13.536 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.328      ;
; 13.538 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.326      ;
; 13.540 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.324      ;
; 13.567 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.297      ;
; 13.571 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.293      ;
; 13.587 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[21] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.277      ;
; 13.591 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[20] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.273      ;
; 13.602 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.262      ;
; 13.604 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.260      ;
; 13.606 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.258      ;
; 13.608 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.256      ;
; 13.635 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.229      ;
; 13.639 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.225      ;
; 13.655 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[19] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.209      ;
; 13.659 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[18] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.205      ;
; 13.670 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.194      ;
; 13.672 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.192      ;
; 13.674 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.190      ;
; 13.676 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.188      ;
; 13.678 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 6.185      ;
; 13.703 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.161      ;
; 13.707 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.157      ;
; 13.723 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[17] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.141      ;
; 13.727 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[16] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.137      ;
; 13.733 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 6.130      ;
; 13.738 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.126      ;
; 13.740 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.124      ;
; 13.742 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.122      ;
; 13.742 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 6.121      ;
; 13.744 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.120      ;
; 13.746 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 6.117      ;
; 13.771 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.093      ;
; 13.775 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.089      ;
; 13.791 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[15] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.073      ;
; 13.795 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[14] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.069      ;
; 13.797 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[31] ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 6.066      ;
; 13.801 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[30] ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 6.062      ;
; 13.806 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.058      ;
; 13.808 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[11] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.056      ;
; 13.810 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ; note_pitch2dds:transl1|ADDER_sum[10] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.054      ;
; 13.810 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 6.053      ;
; 13.812 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ; note_pitch2dds:transl1|ADDER_sum[10] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.052      ;
; 13.813 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ; note_pitch2dds:transl1|ADDER_sum[32] ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 6.050      ;
; 13.814 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ; note_pitch2dds:transl1|ADDER_sum[28] ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 6.049      ;
; 13.839 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.025      ;
; 13.843 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.021      ;
; 13.859 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[13] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.005      ;
; 13.863 ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[0]    ; note_pitch2dds:transl1|ADDER_sum[12] ; clk50M       ; clk50M      ; 20.000       ; -0.043     ; 6.001      ;
; 13.865 ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ; note_pitch2dds:transl1|ADDER_sum[29] ; clk50M       ; clk50M      ; 20.000       ; -0.044     ; 5.998      ;
+--------+-----------------------------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk50M'                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.011 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.403      ;
; 0.039 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.433      ;
; 0.041 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.435      ;
; 0.131 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.523      ;
; 0.141 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.533      ;
; 0.143 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.535      ;
; 0.144 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.536      ;
; 0.146 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.538      ;
; 0.147 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.539      ;
; 0.149 ; adsr32:adsr1|sout[31]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.541      ;
; 0.152 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.544      ;
; 0.156 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.318      ; 1.558      ;
; 0.159 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.553      ;
; 0.161 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.555      ;
; 0.169 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.563      ;
; 0.171 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.565      ;
; 0.171 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.565      ;
; 0.172 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.566      ;
; 0.173 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.567      ;
; 0.174 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.568      ;
; 0.174 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.568      ;
; 0.175 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.569      ;
; 0.176 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.570      ;
; 0.177 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.571      ;
; 0.177 ; adsr32:adsr1|sout[25]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.571      ;
; 0.179 ; adsr32:adsr1|sout[27]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.310      ; 1.573      ;
; 0.185 ; adsr32:adsr1|sout[30]                   ; svca:digital_vca_1|signal_out[7]        ; clk50M       ; clk50M      ; 0.000        ; 1.318      ; 1.587      ;
; 0.186 ; reg_rs:GATEreg|data_out                 ; reg_rs:GATEreg|data_out                 ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reg_rs:SNAR_DRUM_GATE_reg|data_out      ; reg_rs:SNAR_DRUM_GATE_reg|data_out      ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reg_rs:BASS_DRUM_GATE_reg|data_out      ; reg_rs:BASS_DRUM_GATE_reg|data_out      ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; adsr32:adsr1|state.DECAY                ; adsr32:adsr1|state.DECAY                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adsr32:adsr1|state.000                  ; adsr32:adsr1|state.000                  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adsr32:adsr1|state.RELEASE              ; adsr32:adsr1|state.RELEASE              ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|rcv_state.00000000       ; midi_in:midiin|rcv_state.00000000       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|rcv_state.00000001       ; midi_in:midiin|rcv_state.00000001       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|uart_rx:URX|count16[2]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; note_pitch2dds:transl1|state.0000       ; note_pitch2dds:transl1|state.0000       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; adsr32:adsr1|state.ATTACK               ; adsr32:adsr1|state.ATTACK               ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; powerup_reset:res_gen|rst               ; powerup_reset:res_gen|rst               ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; powerup_reset:res_gen|tick_timer[2]     ; powerup_reset:res_gen|tick_timer[2]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; powerup_reset:res_gen|tick_timer[1]     ; powerup_reset:res_gen|tick_timer[1]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; powerup_reset:res_gen|tick_timer[3]     ; powerup_reset:res_gen|tick_timer[3]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; frq1divmod1:divider1|cout               ; frq1divmod1:divider1|cout               ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; midi_in:midiin|rcv_state.00000010       ; midi_in:midiin|rcv_state.00000010       ; clk50M       ; clk50M      ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; midi_in:midiin|byte1[0]                 ; midi_in:midiin|CHAN[0]                  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; midi_in:midiin|byte1[2]                 ; midi_in:midiin|CHAN[2]                  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; midi_in:midiin|uart_rx:URX|count16[0]   ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; pwm8dac1:dac1_vco|cnt[0]                ; pwm8dac1:dac1_vco|cnt[0]                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; powerup_reset:res_gen|tick_timer[0]     ; powerup_reset:res_gen|tick_timer[0]     ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; midi_in:midiin|byte1[3]                 ; midi_in:midiin|CHAN[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER_sum[32]    ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.317      ;
; 0.197 ; note_pitch2dds:transl1|ADDER_sum[32]    ; note_pitch2dds:transl1|ADDER[24]        ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; midi_in:midiin|NOTE[4]                  ; reg7:NOTEreg|data_out[4]                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; note_pitch2dds:transl1|ADDER_sum[30]    ; note_pitch2dds:transl1|ADDER[22]        ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.319      ;
; 0.199 ; midi_in:midiin|NOTE[5]                  ; reg7:NOTEreg|data_out[5]                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; note_pitch2dds:transl1|ADDER_sum[29]    ; note_pitch2dds:transl1|ADDER[21]        ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.320      ;
; 0.199 ; note_pitch2dds:transl1|ADDER_sum[27]    ; note_pitch2dds:transl1|ADDER[19]        ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.320      ;
; 0.201 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|bit_count[3] ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; note_pitch2dds:transl1|ADDER_sum[24]    ; note_pitch2dds:transl1|ADDER[16]        ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.322      ;
; 0.203 ; midi_in:midiin|uart_rx:URX|count16[1]   ; midi_in:midiin|uart_rx:URX|count16[2]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; ram_bass_addr[12]                       ; ram_bass_addr[12]                       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; reg7:S1reg|data_out[1]                  ; adsr32:adsr1|sout[26]                   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; note_pitch2dds:transl1|SNOTE[8]         ; note_pitch2dds:transl1|SNOTE[8]         ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; frq1divmod1:divider1|cnt[24]            ; frq1divmod1:divider1|cnt[24]            ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; midi_in:midiin|uart_rx:URX|data_buf[2]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; midi_in:midiin|uart_rx:URX|data_buf[3]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; midi_in:midiin|uart_rx:URX|data_buf[4]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; midi_in:midiin|uart_rx:URX|count16[3]   ; midi_in:midiin|uart_rx:URX|new_rx_data  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.327      ;
; 0.209 ; midi_in:midiin|uart_rx:URX|bit_count[3] ; midi_in:midiin|uart_rx:URX|rx_busy      ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; pwm8dac1:dac1_vco|cnt[7]                ; pwm8dac1:dac1_vco|cnt[7]                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.330      ;
; 0.221 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[0]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.341      ;
; 0.222 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[3]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.342      ;
; 0.223 ; midi_in:midiin|uart_rx:URX|rx_busy      ; midi_in:midiin|uart_rx:URX|count16[1]   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.343      ;
; 0.253 ; midi_in:midiin|byte2[5]                 ; midi_in:midiin|LSB[5]                   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; midi_in:midiin|byte2[1]                 ; midi_in:midiin|LSB[1]                   ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; midi_in:midiin|byte1[1]                 ; midi_in:midiin|CHAN[1]                  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.375      ;
; 0.257 ; note_pitch2dds:transl1|ADDER_sum[31]    ; note_pitch2dds:transl1|ADDER[23]        ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; note_pitch2dds:transl1|ADDER_sum[28]    ; note_pitch2dds:transl1|ADDER[20]        ; clk50M       ; clk50M      ; 0.000        ; 0.037      ; 0.379      ;
; 0.265 ; midi_in:midiin|uart_rx:URX|in_sync[1]   ; midi_in:midiin|uart_rx:URX|data_buf[7]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; midi_in:midiin|byte2[3]                 ; midi_in:midiin|NOTE[3]                  ; clk50M       ; clk50M      ; 0.000        ; 0.034      ; 0.384      ;
; 0.267 ; midi_in:midiin|byte2[4]                 ; midi_in:midiin|NOTE[4]                  ; clk50M       ; clk50M      ; 0.000        ; 0.034      ; 0.385      ;
; 0.272 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.664      ;
; 0.274 ; midi_in:midiin|byte2[0]                 ; midi_in:midiin|NOTE[0]                  ; clk50M       ; clk50M      ; 0.000        ; 0.034      ; 0.392      ;
; 0.276 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[1]        ; clk50M       ; clk50M      ; 0.000        ; 1.318      ; 1.678      ;
; 0.278 ; midi_in:midiin|uart_rx:URX|data_buf[6]  ; midi_in:midiin|uart_rx:URX|data_buf[5]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; midi_in:midiin|NOTE[6]                  ; reg7:NOTEreg|data_out[6]                ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; midi_in:midiin|uart_rx:URX|data_buf[1]  ; midi_in:midiin|uart_rx:URX|data_buf[0]  ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; note_pitch2dds:transl1|state.0011       ; note_pitch2dds:transl1|state.0100       ; clk50M       ; clk50M      ; 0.000        ; 0.036      ; 0.399      ;
; 0.282 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.674      ;
; 0.284 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.676      ;
; 0.285 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.677      ;
; 0.286 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[2]        ; clk50M       ; clk50M      ; 0.000        ; 1.318      ; 1.688      ;
; 0.287 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[0]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.679      ;
; 0.288 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[4]        ; clk50M       ; clk50M      ; 0.000        ; 1.318      ; 1.690      ;
; 0.288 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[6]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.680      ;
; 0.289 ; adsr32:adsr1|sout[26]                   ; svca:digital_vca_1|signal_out[5]        ; clk50M       ; clk50M      ; 0.000        ; 1.318      ; 1.691      ;
; 0.290 ; adsr32:adsr1|sout[29]                   ; svca:digital_vca_1|signal_out[3]        ; clk50M       ; clk50M      ; 0.000        ; 1.308      ; 1.682      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk50M'                                                                                         ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+
; 9.351 ; 9.567        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_snar|PWM_out                                 ;
; 9.352 ; 9.568        ; 0.216          ; High Pulse Width ; clk50M ; Fall       ; ds8dac1:dac1_bass|PWM_out                                 ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]                       ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]                       ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]                       ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]                       ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]                       ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]                       ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]                       ;
; 9.368 ; 9.547        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]                       ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[0]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[1]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[2]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[3]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[4]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[5]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[6]~_Duplicate_1          ;
; 9.369 ; 9.548        ; 0.179          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|ADDER_mul[7]~_Duplicate_1          ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|state.SUSTAIN                                ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[0]                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[1]                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[2]                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|CH_MESSAGE[3]                              ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|NOTE[0]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|NOTE[1]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|NOTE[2]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|NOTE[3]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|NOTE[4]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|NOTE[5]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|NOTE[6]                                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|baud_gen:BG|ce_16                          ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|rcv_state.00000000                         ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|rcv_state.00000001                         ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[0]                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[1]                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[2]                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[3]                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[4]                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[5]                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[6]                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|data_buf[7]                    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|in_sync[0]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|in_sync[1]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[0]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[1]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[2]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[3]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[4]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[5]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[6]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; midi_in:midiin|uart_rx:URX|rx_data[7]                     ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[1]    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[2]    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|addr[3]    ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[0] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[1] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[2] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; note_pitch2dds:transl1|note2dds:note2dds_table|divider[3] ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; powerup_reset:res_gen|rst                                 ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[0]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[1]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[2]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; powerup_reset:res_gen|tick_timer[3]                       ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; pwm8dac1:dac1_vco|saved_data[0]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; pwm8dac1:dac1_vco|saved_data[1]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; pwm8dac1:dac1_vco|saved_data[2]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; pwm8dac1:dac1_vco|saved_data[3]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; pwm8dac1:dac1_vco|saved_data[4]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; pwm8dac1:dac1_vco|saved_data[5]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; pwm8dac1:dac1_vco|saved_data[6]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; pwm8dac1:dac1_vco|saved_data[7]                           ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[2]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg14w:R1reg|data_out[4]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:NOTEreg|data_out[4]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:NOTEreg|data_out[5]                                  ;
; 9.392 ; 9.576        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; reg7:NOTEreg|data_out[6]                                  ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[10]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[11]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[13]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[14]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[15]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[16]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[17]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[18]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[19]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[20]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[21]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[22]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[23]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[24]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[25]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[26]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[27]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[28]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[29]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[30]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[31]                                     ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[7]                                      ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[8]                                      ;
; 9.393 ; 9.577        ; 0.184          ; Low Pulse Width  ; clk50M ; Rise       ; adsr32:adsr1|sout[9]                                      ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 2.746 ; 3.409 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 1.447 ; 1.766 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 3.926 ; 4.235 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 1.325 ; 1.624 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.356 ; -3.015 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -1.085 ; -1.384 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -1.281 ; -1.575 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -0.892 ; -1.198 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 3.573 ; 3.636 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 3.144 ; 3.254 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 3.243 ; 3.297 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 3.209 ; 3.244 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 3.303 ; 3.423 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 3.573 ; 3.636 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 3.148 ; 3.241 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 3.360 ; 3.457 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.794 ; 2.954 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 3.381 ; 3.188 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 3.053 ; 2.858 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.679 ; 2.831 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 3.006 ; 3.133 ; Fall       ; clk50M          ;
; snd_2     ; clk50M     ; 3.881 ; 4.053 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 2.431 ; 2.488 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 2.441 ; 2.501 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 2.668 ; 2.736 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 2.555 ; 2.685 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 2.678 ; 2.773 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 2.658 ; 2.816 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 2.431 ; 2.488 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 2.469 ; 2.586 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.505 ; 2.660 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 3.068 ; 2.881 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 2.751 ; 2.564 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.396 ; 2.543 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 2.727 ; 2.850 ; Fall       ; clk50M          ;
; snd_2     ; clk50M     ; 3.602 ; 3.770 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.887 ; 4.510 ;       ;
; sw1        ; pwm_out_0   ; 3.615 ;       ;       ; 3.811 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.762 ; 4.378 ;       ;
; sw1        ; pwm_out_0   ; 3.502 ;       ;       ; 3.705 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.494 ; 0.011 ; N/A      ; N/A     ; 9.351               ;
;  clk50M          ; 4.494 ; 0.011 ; N/A      ; N/A     ; 9.351               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk50M          ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; MIDI_IN   ; clk50M     ; 5.695 ; 5.981 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; 2.857 ; 3.025 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; 8.960 ; 9.042 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; 2.607 ; 2.684 ; Rise       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MIDI_IN   ; clk50M     ; -2.356 ; -3.015 ; Rise       ; clk50M          ;
; key0      ; clk50M     ; -1.085 ; -1.384 ; Rise       ; clk50M          ;
; sw0       ; clk50M     ; -1.281 ; -1.575 ; Rise       ; clk50M          ;
; sw1       ; clk50M     ; -0.892 ; -1.198 ; Rise       ; clk50M          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 8.162 ; 7.984 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 7.043 ; 6.839 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 7.240 ; 7.061 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 7.207 ; 7.036 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 7.408 ; 7.222 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 8.162 ; 7.984 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 7.026 ; 6.826 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 7.510 ; 7.367 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 6.337 ; 6.087 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 6.980 ; 7.327 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 6.296 ; 6.320 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 6.000 ; 5.841 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 5.847 ; 5.640 ; Fall       ; clk50M          ;
; snd_2     ; clk50M     ; 7.136 ; 7.112 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEG[*]    ; clk50M     ; 2.431 ; 2.488 ; Rise       ; clk50M          ;
;  SEG[0]   ; clk50M     ; 2.441 ; 2.501 ; Rise       ; clk50M          ;
;  SEG[1]   ; clk50M     ; 2.668 ; 2.736 ; Rise       ; clk50M          ;
;  SEG[2]   ; clk50M     ; 2.555 ; 2.685 ; Rise       ; clk50M          ;
;  SEG[3]   ; clk50M     ; 2.678 ; 2.773 ; Rise       ; clk50M          ;
;  SEG[4]   ; clk50M     ; 2.658 ; 2.816 ; Rise       ; clk50M          ;
;  SEG[5]   ; clk50M     ; 2.431 ; 2.488 ; Rise       ; clk50M          ;
;  SEG[6]   ; clk50M     ; 2.469 ; 2.586 ; Rise       ; clk50M          ;
; led0      ; clk50M     ; 2.505 ; 2.660 ; Rise       ; clk50M          ;
; pwm_out_0 ; clk50M     ; 3.068 ; 2.881 ; Rise       ; clk50M          ;
; pwm_out_1 ; clk50M     ; 2.751 ; 2.564 ; Rise       ; clk50M          ;
; snd_0     ; clk50M     ; 2.396 ; 2.543 ; Rise       ; clk50M          ;
; snd_1     ; clk50M     ; 2.727 ; 2.850 ; Fall       ; clk50M          ;
; snd_2     ; clk50M     ; 3.602 ; 3.770 ; Fall       ; clk50M          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 8.071 ; 8.239 ;       ;
; sw1        ; pwm_out_0   ; 7.250 ;       ;       ; 7.649 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; MIDI_IN    ; led1        ;       ; 3.762 ; 4.378 ;       ;
; sw1        ; pwm_out_0   ; 3.502 ;       ;       ; 3.705 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; snd_0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_3         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_4         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_5         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_6         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; snd_7         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_out_0     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pwm_out_1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; key1                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MIDI_IN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk50M                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key0                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00259 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00259 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; snd_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; snd_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; snd_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; snd_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; snd_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; snd_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_0     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pwm_out_1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; SEG[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 1011102  ; 0        ; 2        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk50M     ; clk50M   ; 1011102  ; 0        ; 2        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File snare.qip not found
    Info (125063): set_global_assignment -name QIP_FILE snare.qip
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Full Version
    Info: Processing started: Tue May 12 19:58:50 2015
Info: Command: quartus_sta VitaPolyOne -c VitaPolyOne
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'VitaPolyOne.sdc'
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Warning (332060): Node: clk44100_pre[0] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 4.494
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.494         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.452         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.465
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.465         0.000 clk50M 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: clk44100_pre[0] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 5.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.720         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.401         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.496
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.496         0.000 clk50M 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: clk44100_pre[0] was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -setup 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -rise_to [get_clocks {clk50M}] -hold 0.100
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk50M}] -fall_to [get_clocks {clk50M}] -hold 0.100
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: clk50M_PLL|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 9.936
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.936         0.000 clk50M 
Info (332146): Worst-case hold slack is 0.011
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.011         0.000 clk50M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.351
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.351         0.000 clk50M 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 328 megabytes
    Info: Processing ended: Tue May 12 19:59:00 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:05


