# 100DiasDeRTL
Repositório de aprendizado de RTL com Verilog, SystemVerilog e UVM.  Contém uma coleção de projetos de hardware para praticar design e verificação.
