TimeQuest Timing Analyzer report for Logic
Sun Apr 28 12:43:08 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Decoder_1:Decoder1|instrC[3]'
 13. Slow 1200mV 85C Model Setup: 'Logic_in[11]'
 14. Slow 1200mV 85C Model Setup: 'Logic_exe'
 15. Slow 1200mV 85C Model Setup: 'Logic_in[0]'
 16. Slow 1200mV 85C Model Hold: 'Logic_in[11]'
 17. Slow 1200mV 85C Model Hold: 'Logic_in[0]'
 18. Slow 1200mV 85C Model Hold: 'Logic_exe'
 19. Slow 1200mV 85C Model Hold: 'Decoder_1:Decoder1|instrC[3]'
 20. Slow 1200mV 85C Model Recovery: 'Logic_in[11]'
 21. Slow 1200mV 85C Model Recovery: 'Logic_in[0]'
 22. Slow 1200mV 85C Model Removal: 'Logic_in[11]'
 23. Slow 1200mV 85C Model Removal: 'Logic_in[0]'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'Logic_in[11]'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'Logic_in[0]'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'Logic_exe'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'Decoder_1:Decoder1|instrC[3]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 85C Model Metastability Report
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'Decoder_1:Decoder1|instrC[3]'
 40. Slow 1200mV 0C Model Setup: 'Logic_in[11]'
 41. Slow 1200mV 0C Model Setup: 'Logic_exe'
 42. Slow 1200mV 0C Model Setup: 'Logic_in[0]'
 43. Slow 1200mV 0C Model Hold: 'Logic_in[11]'
 44. Slow 1200mV 0C Model Hold: 'Logic_in[0]'
 45. Slow 1200mV 0C Model Hold: 'Logic_exe'
 46. Slow 1200mV 0C Model Hold: 'Decoder_1:Decoder1|instrC[3]'
 47. Slow 1200mV 0C Model Recovery: 'Logic_in[11]'
 48. Slow 1200mV 0C Model Recovery: 'Logic_in[0]'
 49. Slow 1200mV 0C Model Removal: 'Logic_in[11]'
 50. Slow 1200mV 0C Model Removal: 'Logic_in[0]'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'Logic_in[11]'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'Logic_in[0]'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'Logic_exe'
 54. Slow 1200mV 0C Model Minimum Pulse Width: 'Decoder_1:Decoder1|instrC[3]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Slow 1200mV 0C Model Metastability Report
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'Decoder_1:Decoder1|instrC[3]'
 66. Fast 1200mV 0C Model Setup: 'Logic_in[11]'
 67. Fast 1200mV 0C Model Setup: 'Logic_exe'
 68. Fast 1200mV 0C Model Setup: 'Logic_in[0]'
 69. Fast 1200mV 0C Model Hold: 'Logic_in[11]'
 70. Fast 1200mV 0C Model Hold: 'Logic_in[0]'
 71. Fast 1200mV 0C Model Hold: 'Logic_exe'
 72. Fast 1200mV 0C Model Hold: 'Decoder_1:Decoder1|instrC[3]'
 73. Fast 1200mV 0C Model Recovery: 'Logic_in[11]'
 74. Fast 1200mV 0C Model Recovery: 'Logic_in[0]'
 75. Fast 1200mV 0C Model Removal: 'Logic_in[11]'
 76. Fast 1200mV 0C Model Removal: 'Logic_in[0]'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'Logic_in[11]'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'Logic_in[0]'
 79. Fast 1200mV 0C Model Minimum Pulse Width: 'Logic_exe'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'Decoder_1:Decoder1|instrC[3]'
 81. Setup Times
 82. Hold Times
 83. Clock to Output Times
 84. Minimum Clock to Output Times
 85. Fast 1200mV 0C Model Metastability Report
 86. Multicorner Timing Analysis Summary
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Board Trace Model Assignments
 92. Input Transition Times
 93. Signal Integrity Metrics (Slow 1200mv 0c Model)
 94. Signal Integrity Metrics (Slow 1200mv 85c Model)
 95. Signal Integrity Metrics (Fast 1200mv 0c Model)
 96. Setup Transfers
 97. Hold Transfers
 98. Recovery Transfers
 99. Removal Transfers
100. Report TCCS
101. Report RSKM
102. Unconstrained Paths
103. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Logic                                                             ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX22CF19C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Decoder_1:Decoder1|instrC[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Decoder_1:Decoder1|instrC[3] } ;
; Logic_exe                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Logic_exe }                    ;
; Logic_in[0]                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Logic_in[0] }                  ;
; Logic_in[11]                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Logic_in[11] }                 ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                 ;
+------------+-----------------+--------------+------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note ;
+------------+-----------------+--------------+------+
; 186.29 MHz ; 186.29 MHz      ; Logic_in[11] ;      ;
+------------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; Decoder_1:Decoder1|instrC[3] ; -10.041 ; -78.140       ;
; Logic_in[11]                 ; -3.121  ; -31.372       ;
; Logic_exe                    ; -0.075  ; -0.237        ;
; Logic_in[0]                  ; 0.928   ; 0.000         ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; Logic_in[11]                 ; -2.689 ; -6.720        ;
; Logic_in[0]                  ; -1.247 ; -18.471       ;
; Logic_exe                    ; 0.424  ; 0.000         ;
; Decoder_1:Decoder1|instrC[3] ; 1.376  ; 0.000         ;
+------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; Logic_in[11] ; -1.836 ; -4.522         ;
; Logic_in[0]  ; -0.796 ; -0.796         ;
+--------------+--------+----------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; Logic_in[11] ; -1.055 ; -2.574        ;
; Logic_in[0]  ; -0.757 ; -0.757        ;
+--------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; Logic_in[11]                 ; -3.000 ; -32.348       ;
; Logic_in[0]                  ; -3.000 ; -19.000       ;
; Logic_exe                    ; -3.000 ; -11.000       ;
; Decoder_1:Decoder1|instrC[3] ; 0.467  ; 0.000         ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Decoder_1:Decoder1|instrC[3]'                                                                                                     ;
+---------+-----------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                    ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; -10.041 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.741     ; 5.075      ;
; -9.902  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.624     ; 4.899      ;
; -9.882  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.611     ; 4.891      ;
; -9.871  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.622     ; 4.880      ;
; -9.838  ; Reg:reg0|Reg_out[6]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.608     ; 4.850      ;
; -9.834  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.609     ; 4.856      ;
; -9.822  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.630     ; 4.823      ;
; -9.788  ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.613     ; 4.806      ;
; -9.776  ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.634     ; 4.773      ;
; -9.735  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.626     ; 4.730      ;
; -9.715  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.613     ; 4.722      ;
; -9.705  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.611     ; 4.725      ;
; -9.704  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.624     ; 4.711      ;
; -9.693  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.632     ; 4.692      ;
; -9.690  ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.615     ; 4.695      ;
; -9.653  ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.628     ; 4.646      ;
; -9.589  ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.565     ; 5.299      ;
; -9.539  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.743     ; 4.571      ;
; -9.516  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.631     ; 4.506      ;
; -9.495  ; Reg:reg0|Reg_out[4]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.629     ; 4.487      ;
; -9.475  ; Reg:reg0|Reg_out[4]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.616     ; 4.479      ;
; -9.450  ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.448     ; 5.123      ;
; -9.430  ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.435     ; 5.115      ;
; -9.419  ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.446     ; 5.104      ;
; -9.403  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.633     ; 4.391      ;
; -9.393  ; Reg:reg0|Reg_out[3]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.626     ; 4.388      ;
; -9.392  ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.626     ; 4.397      ;
; -9.383  ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.454     ; 5.060      ;
; -9.373  ; Reg:reg0|Reg_out[3]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.613     ; 4.380      ;
; -9.359  ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.433     ; 5.057      ;
; -9.344  ; Reg:reg0|Reg_out[4]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.635     ; 4.340      ;
; -9.306  ; Reg:reg0|Reg_out[6]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.627     ; 4.310      ;
; -9.294  ; Reg:reg0|Reg_out[3]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.632     ; 4.293      ;
; -9.272  ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.457     ; 4.945      ;
; -9.270  ; Reg:reg0|Reg_out[3]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.611     ; 4.290      ;
; -9.253  ; Reg:reg0|Reg_out[5]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.613     ; 4.260      ;
; -9.243  ; Reg:reg0|Reg_out[5]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.632     ; 4.242      ;
; -9.240  ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.448     ; 4.913      ;
; -9.220  ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.435     ; 4.905      ;
; -9.217  ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.262     ; 4.730      ;
; -9.212  ; Reg:reg1|Reg_out[2]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.435     ; 4.908      ;
; -9.209  ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.446     ; 4.894      ;
; -9.200  ; Reg:reg1|Reg_out[2]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.456     ; 4.875      ;
; -9.192  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.633     ; 4.189      ;
; -9.157  ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.454     ; 4.834      ;
; -9.148  ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.455     ; 4.814      ;
; -9.133  ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.433     ; 4.831      ;
; -9.124  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.824     ; 5.075      ;
; -9.114  ; Reg:reg1|Reg_out[2]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.437     ; 4.797      ;
; -9.078  ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.145     ; 4.554      ;
; -9.077  ; Reg:reg1|Reg_out[2]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.450     ; 4.748      ;
; -9.058  ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.132     ; 4.546      ;
; -9.051  ; Reg:reg0|Reg_out[7]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.608     ; 4.063      ;
; -9.048  ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.565     ; 4.758      ;
; -9.047  ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.143     ; 4.535      ;
; -9.035  ; bitInverter:toInvert|invertedV[6] ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.148     ; 4.507      ;
; -9.031  ; Reg:reg0|Reg_out[3]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.624     ; 4.038      ;
; -9.023  ; bitInverter:toInvert|invertedV[5] ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.282     ; 4.361      ;
; -9.018  ; bitInverter:toInvert|invertedV[5] ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.301     ; 4.348      ;
; -8.990  ; bitInverter:toInvert|invertedV[3] ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.150     ; 4.461      ;
; -8.985  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.707     ; 4.899      ;
; -8.970  ; bitInverter:toInvert|invertedV[3] ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.137     ; 4.453      ;
; -8.966  ; Reg:reg1|Reg_out[6]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.430     ; 4.656      ;
; -8.965  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.694     ; 4.891      ;
; -8.954  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.705     ; 4.880      ;
; -8.948  ; Reg:reg0|Reg_out[4]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.614     ; 3.965      ;
; -8.942  ; bitInverter:toInvert|invertedV[3] ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.156     ; 4.417      ;
; -8.941  ; Reg:reg0|Reg_out[5]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.626     ; 3.936      ;
; -8.927  ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.151     ; 4.407      ;
; -8.922  ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.455     ; 4.588      ;
; -8.921  ; Reg:reg0|Reg_out[6]               ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.691     ; 4.850      ;
; -8.918  ; bitInverter:toInvert|invertedV[3] ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.135     ; 4.414      ;
; -8.917  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.692     ; 4.856      ;
; -8.905  ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.713     ; 4.823      ;
; -8.903  ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.130     ; 4.404      ;
; -8.882  ; Reg:reg1|Reg_out[5]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.455     ; 4.558      ;
; -8.871  ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.696     ; 4.806      ;
; -8.859  ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.717     ; 4.773      ;
; -8.818  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.709     ; 4.730      ;
; -8.798  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.696     ; 4.722      ;
; -8.796  ; Reg:reg1|Reg_out[5]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.436     ; 4.480      ;
; -8.789  ; Reg:reg1|Reg_out[4]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.451     ; 4.459      ;
; -8.788  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.694     ; 4.725      ;
; -8.787  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.707     ; 4.711      ;
; -8.776  ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.715     ; 4.692      ;
; -8.773  ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.698     ; 4.695      ;
; -8.769  ; Reg:reg1|Reg_out[4]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.438     ; 4.451      ;
; -8.766  ; Reg:reg1|Reg_out[4]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.457     ; 4.440      ;
; -8.736  ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.711     ; 4.646      ;
; -8.701  ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -3.677     ; 5.299      ;
; -8.701  ; bitInverter:toInvert|invertedV[1] ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.148     ; 4.174      ;
; -8.694  ; bitInverter:toInvert|invertedV[5] ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.295     ; 4.020      ;
; -8.692  ; Reg:reg1|Reg_out[2]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.448     ; 4.375      ;
; -8.692  ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.152     ; 4.161      ;
; -8.687  ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.154     ; 4.163      ;
; -8.686  ; Reg:reg1|Reg_out[7]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.430     ; 4.376      ;
; -8.682  ; bitInverter:toInvert|invertedV[1] ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.135     ; 4.167      ;
; -8.677  ; bitInverter:toInvert|invertedV[1] ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.154     ; 4.154      ;
; -8.674  ; bitInverter:toInvert|invertedV[4] ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.150     ; 4.145      ;
; -8.671  ; bitInverter:toInvert|invertedV[1] ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.146     ; 4.156      ;
+---------+-----------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Logic_in[11]'                                                                                                            ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; -3.121 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.831     ; 1.094      ;
; -2.849 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.536     ; 1.117      ;
; -2.739 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.830     ; 1.387      ;
; -2.650 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.944     ; 1.284      ;
; -2.504 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.714     ; 1.094      ;
; -2.499 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.942     ; 1.138      ;
; -2.487 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.943     ; 1.125      ;
; -2.469 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.651     ; 1.396      ;
; -2.466 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.653     ; 1.117      ;
; -2.466 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.941     ; 1.103      ;
; -2.330 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.925     ; 0.979      ;
; -2.323 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.536     ; 1.265      ;
; -2.309 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.926     ; 0.968      ;
; -2.226 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.647     ; 1.160      ;
; -2.184 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.086      ; 1.094      ;
; -2.177 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.630     ; 1.121      ;
; -2.169 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.631     ; 1.123      ;
; -2.122 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.713     ; 1.387      ;
; -2.086 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.768     ; 1.396      ;
; -2.057 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.648     ; 0.990      ;
; -2.033 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.827     ; 1.284      ;
; -2.032 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.646     ; 0.964      ;
; -2.006 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.392     ; 0.351      ;
; -1.941 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.352      ; 1.117      ;
; -1.940 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.653     ; 1.265      ;
; -1.882 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.825     ; 1.138      ;
; -1.870 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.826     ; 1.125      ;
; -1.849 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.824     ; 1.103      ;
; -1.843 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.764     ; 1.160      ;
; -1.802 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.087      ; 1.387      ;
; -1.794 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.747     ; 1.121      ;
; -1.786 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.748     ; 1.123      ;
; -1.746 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.132     ; 0.351      ;
; -1.713 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.027     ; 1.284      ;
; -1.713 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.808     ; 0.979      ;
; -1.692 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.809     ; 0.968      ;
; -1.674 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.765     ; 0.990      ;
; -1.649 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.763     ; 0.964      ;
; -1.567 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.203      ; 1.094      ;
; -1.562 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.025     ; 1.138      ;
; -1.561 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.237      ; 1.396      ;
; -1.558 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.235      ; 1.117      ;
; -1.550 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.026     ; 1.125      ;
; -1.529 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.024     ; 1.103      ;
; -1.415 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.352      ; 1.265      ;
; -1.393 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.008     ; 0.979      ;
; -1.383 ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.535     ; 0.343      ;
; -1.372 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.009     ; 0.968      ;
; -1.368 ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.610     ; 0.348      ;
; -1.318 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.241      ; 1.160      ;
; -1.301 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.187     ; 0.351      ;
; -1.275 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.161     ; 0.351      ;
; -1.269 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.258      ; 1.121      ;
; -1.261 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.257      ; 1.123      ;
; -1.232 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.390     ; 0.337      ;
; -1.209 ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.463     ; 0.337      ;
; -1.196 ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.463     ; 0.338      ;
; -1.189 ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.464     ; 0.337      ;
; -1.188 ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.463     ; 0.341      ;
; -1.185 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.204      ; 1.387      ;
; -1.178 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.120      ; 1.396      ;
; -1.149 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.240      ; 0.990      ;
; -1.124 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.242      ; 0.964      ;
; -1.123 ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.275     ; 0.343      ;
; -1.108 ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.350     ; 0.348      ;
; -1.096 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.090      ; 1.284      ;
; -1.032 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.235      ; 1.265      ;
; -0.972 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.130     ; 0.337      ;
; -0.949 ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.203     ; 0.337      ;
; -0.945 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.092      ; 1.138      ;
; -0.936 ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.203     ; 0.338      ;
; -0.935 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.124      ; 1.160      ;
; -0.933 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.091      ; 1.125      ;
; -0.929 ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.204     ; 0.337      ;
; -0.928 ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.203     ; 0.341      ;
; -0.912 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.093      ; 1.103      ;
; -0.886 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.141      ; 1.121      ;
; -0.878 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.140      ; 1.123      ;
; -0.776 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.109      ; 0.979      ;
; -0.766 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.123      ; 0.990      ;
; -0.755 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.108      ; 0.968      ;
; -0.741 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.125      ; 0.964      ;
; -0.678 ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.330     ; 0.343      ;
; -0.663 ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.405     ; 0.348      ;
; -0.652 ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.304     ; 0.343      ;
; -0.637 ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.379     ; 0.348      ;
; -0.527 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.185     ; 0.337      ;
; -0.504 ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.258     ; 0.337      ;
; -0.501 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.159     ; 0.337      ;
; -0.491 ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.258     ; 0.338      ;
; -0.484 ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.259     ; 0.337      ;
; -0.483 ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.258     ; 0.341      ;
; -0.478 ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.232     ; 0.337      ;
; -0.465 ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.232     ; 0.338      ;
; -0.458 ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.233     ; 0.337      ;
; -0.457 ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.232     ; 0.341      ;
; 0.171  ; Reg:reg2T|Reg_out[1]              ; Reg:reg1|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; 1.000        ; 3.271      ; 4.075      ;
; 0.357  ; Reg:reg2T|Reg_out[1]              ; Reg:reg0|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; 0.500        ; 3.419      ; 3.537      ;
; 0.366  ; Reg:reg2T|Reg_out[2]              ; Reg:reg0|Reg_out[2]                ; Logic_exe    ; Logic_in[11] ; 0.500        ; 3.420      ; 3.529      ;
; 0.390  ; Reg:reg2T|Reg_out[2]              ; Reg:reg1|Reg_out[2]                ; Logic_exe    ; Logic_in[11] ; 1.000        ; 3.271      ; 3.856      ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Logic_exe'                                                                                                         ;
+--------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; -0.075 ; Multiplexor:Mux|currAns[5] ; Reg:reg2T|Reg_out[5] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.155     ; 0.905      ;
; -0.064 ; Multiplexor:Mux|currAns[6] ; Reg:reg2T|Reg_out[6] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.147     ; 0.902      ;
; -0.051 ; Multiplexor:Mux|currAns[4] ; Reg:reg2T|Reg_out[4] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.166     ; 0.870      ;
; -0.047 ; Multiplexor:Mux|currAns[3] ; Reg:reg2T|Reg_out[3] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.157     ; 0.875      ;
; 0.000  ; Multiplexor:Mux|currAns[0] ; Reg:reg2T|Reg_out[0] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.147     ; 0.838      ;
; 0.004  ; Multiplexor:Mux|currAns[1] ; Reg:reg2T|Reg_out[1] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.035     ; 0.946      ;
; 0.114  ; Multiplexor:Mux|currAns[2] ; Reg:reg2T|Reg_out[2] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.147     ; 0.724      ;
; 0.132  ; Multiplexor:Mux|currAns[7] ; Reg:reg2T|Reg_out[7] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.168     ; 0.685      ;
+--------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Logic_in[0]'                                                                               ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.928 ; Reg:reg2T|Reg_out[1] ; Reg:reg1|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 4.028      ; 4.075      ;
; 1.147 ; Reg:reg2T|Reg_out[2] ; Reg:reg1|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 4.028      ; 3.856      ;
; 1.148 ; Reg:reg2T|Reg_out[1] ; Reg:reg0|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 4.210      ; 3.537      ;
; 1.157 ; Reg:reg2T|Reg_out[0] ; Reg:reg1|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 4.030      ; 3.848      ;
; 1.157 ; Reg:reg2T|Reg_out[2] ; Reg:reg0|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 4.211      ; 3.529      ;
; 1.187 ; Reg:reg2T|Reg_out[5] ; Reg:reg1|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 4.027      ; 3.815      ;
; 1.187 ; Reg:reg2T|Reg_out[6] ; Reg:reg0|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 4.204      ; 3.492      ;
; 1.206 ; Reg:reg2T|Reg_out[3] ; Reg:reg0|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 4.210      ; 3.479      ;
; 1.223 ; Reg:reg2T|Reg_out[4] ; Reg:reg1|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 4.026      ; 3.778      ;
; 1.247 ; Reg:reg2T|Reg_out[7] ; Reg:reg1|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 4.022      ; 3.750      ;
; 1.272 ; Reg:reg2T|Reg_out[7] ; Reg:reg0|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 4.205      ; 3.408      ;
; 1.274 ; Reg:reg2T|Reg_out[6] ; Reg:reg1|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 4.021      ; 3.722      ;
; 1.296 ; Reg:reg2T|Reg_out[5] ; Reg:reg0|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 4.209      ; 3.388      ;
; 1.298 ; Reg:reg2T|Reg_out[0] ; Reg:reg0|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 4.210      ; 3.387      ;
; 1.314 ; Reg:reg2T|Reg_out[4] ; Reg:reg0|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 4.209      ; 3.370      ;
; 1.347 ; Reg:reg2T|Reg_out[3] ; Reg:reg1|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 4.027      ; 3.655      ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Logic_in[11]'                                                                                                             ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; -2.689 ; Logic_in[0]                       ; Decoder_1:Decoder1|imm[0]          ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 5.139      ; 2.490      ;
; -1.976 ; Logic_in[0]                       ; Decoder_1:Decoder1|imm[0]          ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 5.139      ; 2.703      ;
; -0.356 ; Reg:reg2T|Reg_out[3]              ; Reg:reg1|Reg_out[3]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.611      ; 3.452      ;
; -0.341 ; Reg:reg2T|Reg_out[6]              ; Reg:reg1|Reg_out[6]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.604      ; 3.460      ;
; -0.330 ; Reg:reg2T|Reg_out[0]              ; Reg:reg0|Reg_out[0]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.760      ; 3.127      ;
; -0.330 ; Reg:reg2T|Reg_out[7]              ; Reg:reg0|Reg_out[7]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.754      ; 3.121      ;
; -0.320 ; Reg:reg2T|Reg_out[5]              ; Reg:reg1|Reg_out[5]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.612      ; 3.489      ;
; -0.292 ; Reg:reg2T|Reg_out[7]              ; Reg:reg1|Reg_out[7]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.605      ; 3.510      ;
; -0.277 ; Reg:reg2T|Reg_out[4]              ; Reg:reg0|Reg_out[4]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.759      ; 3.179      ;
; -0.261 ; Reg:reg2T|Reg_out[5]              ; Reg:reg0|Reg_out[5]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.760      ; 3.196      ;
; -0.243 ; Reg:reg2T|Reg_out[6]              ; Reg:reg0|Reg_out[6]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.753      ; 3.207      ;
; -0.225 ; Reg:reg2T|Reg_out[0]              ; Reg:reg1|Reg_out[0]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.613      ; 3.585      ;
; -0.221 ; Reg:reg2T|Reg_out[4]              ; Reg:reg1|Reg_out[4]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.610      ; 3.586      ;
; -0.211 ; Reg:reg2T|Reg_out[2]              ; Reg:reg0|Reg_out[2]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.761      ; 3.247      ;
; -0.203 ; Reg:reg2T|Reg_out[1]              ; Reg:reg0|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.761      ; 3.255      ;
; -0.203 ; Reg:reg2T|Reg_out[3]              ; Reg:reg0|Reg_out[3]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.760      ; 3.254      ;
; -0.180 ; Reg:reg2T|Reg_out[2]              ; Reg:reg1|Reg_out[2]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.612      ; 3.629      ;
; -0.038 ; Reg:reg2T|Reg_out[1]              ; Reg:reg1|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.612      ; 3.771      ;
; 0.139  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.834      ; 0.973      ;
; 0.160  ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.698      ; 0.858      ;
; 0.164  ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.828      ; 0.992      ;
; 0.166  ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.699      ; 0.865      ;
; 0.167  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.689      ; 0.856      ;
; 0.179  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.132      ; 0.311      ;
; 0.179  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.132      ; 0.311      ;
; 0.185  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.687      ; 0.872      ;
; 0.196  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.131      ; 0.327      ;
; 0.196  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.131      ; 0.327      ;
; 0.208  ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.834      ; 1.042      ;
; 0.244  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.547      ; 0.311      ;
; 0.261  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.051      ; 0.312      ;
; 0.261  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.546      ; 0.327      ;
; 0.261  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.051      ; 0.312      ;
; 0.262  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.052      ; 0.314      ;
; 0.262  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.052      ; 0.314      ;
; 0.266  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.051      ; 0.317      ;
; 0.266  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.051      ; 0.317      ;
; 0.268  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.051      ; 0.319      ;
; 0.268  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.051      ; 0.319      ;
; 0.271  ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.705      ; 0.976      ;
; 0.274  ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.704      ; 0.978      ;
; 0.281  ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.683      ; 0.964      ;
; 0.298  ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.681      ; 0.979      ;
; 0.300  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.022      ; 0.322      ;
; 0.300  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.022      ; 0.322      ;
; 0.311  ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.682      ; 0.993      ;
; 0.326  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.466      ; 0.312      ;
; 0.327  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.467      ; 0.314      ;
; 0.331  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.466      ; 0.317      ;
; 0.333  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.466      ; 0.319      ;
; 0.353  ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.687      ; 1.040      ;
; 0.365  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.437      ; 0.322      ;
; 0.386  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; -0.062     ; 0.324      ;
; 0.386  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; -0.062     ; 0.324      ;
; 0.411  ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.681      ; 1.092      ;
; 0.421  ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.829      ; 1.250      ;
; 0.451  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.353      ; 0.324      ;
; 0.476  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.977      ; 0.973      ;
; 0.504  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.287      ; 0.311      ;
; 0.504  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.832      ; 0.856      ;
; 0.521  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.286      ; 0.327      ;
; 0.522  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.830      ; 0.872      ;
; 0.545  ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.977      ; 1.042      ;
; 0.586  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.206      ; 0.312      ;
; 0.587  ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.684      ; 1.271      ;
; 0.587  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.207      ; 0.314      ;
; 0.591  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.206      ; 0.317      ;
; 0.593  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.206      ; 0.319      ;
; 0.608  ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.848      ; 0.976      ;
; 0.611  ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.847      ; 0.978      ;
; 0.625  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.177      ; 0.322      ;
; 0.690  ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.830      ; 1.040      ;
; 0.711  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.093      ; 0.324      ;
; 0.783  ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.555      ; 0.858      ;
; 0.787  ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.685      ; 0.992      ;
; 0.789  ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.556      ; 0.865      ;
; 0.856  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.077      ; 0.973      ;
; 0.884  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.068     ; 0.856      ;
; 0.902  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.070     ; 0.872      ;
; 0.904  ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.540      ; 0.964      ;
; 0.911  ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.093     ; 0.858      ;
; 0.915  ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.037      ; 0.992      ;
; 0.917  ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.092     ; 0.865      ;
; 0.921  ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.538      ; 0.979      ;
; 0.924  ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.827      ; 1.271      ;
; 0.925  ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.077      ; 1.042      ;
; 0.934  ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.539      ; 0.993      ;
; 0.988  ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.052     ; 0.976      ;
; 0.991  ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.053     ; 0.978      ;
; 1.032  ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.108     ; 0.964      ;
; 1.034  ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.538      ; 1.092      ;
; 1.044  ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.686      ; 1.250      ;
; 1.049  ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.110     ; 0.979      ;
; 1.062  ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.109     ; 0.993      ;
; 1.070  ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.070     ; 1.040      ;
; 1.162  ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.110     ; 1.092      ;
; 1.172  ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.038      ; 1.250      ;
; 1.213  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.220      ; 0.973      ;
; 1.241  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.075      ; 0.856      ;
; 1.259  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.073      ; 0.872      ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Logic_in[0]'                                                                                 ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.247 ; Reg:reg2T|Reg_out[0] ; Reg:reg0|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.677      ; 3.127      ;
; -1.247 ; Reg:reg2T|Reg_out[7] ; Reg:reg0|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.671      ; 3.121      ;
; -1.244 ; Reg:reg2T|Reg_out[3] ; Reg:reg1|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.499      ; 3.452      ;
; -1.229 ; Reg:reg2T|Reg_out[6] ; Reg:reg1|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.492      ; 3.460      ;
; -1.208 ; Reg:reg2T|Reg_out[5] ; Reg:reg1|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.500      ; 3.489      ;
; -1.194 ; Reg:reg2T|Reg_out[4] ; Reg:reg0|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.676      ; 3.179      ;
; -1.180 ; Reg:reg2T|Reg_out[7] ; Reg:reg1|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.493      ; 3.510      ;
; -1.178 ; Reg:reg2T|Reg_out[5] ; Reg:reg0|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.677      ; 3.196      ;
; -1.160 ; Reg:reg2T|Reg_out[6] ; Reg:reg0|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.670      ; 3.207      ;
; -1.128 ; Reg:reg2T|Reg_out[2] ; Reg:reg0|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.678      ; 3.247      ;
; -1.120 ; Reg:reg2T|Reg_out[1] ; Reg:reg0|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.678      ; 3.255      ;
; -1.120 ; Reg:reg2T|Reg_out[3] ; Reg:reg0|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.677      ; 3.254      ;
; -1.113 ; Reg:reg2T|Reg_out[0] ; Reg:reg1|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.501      ; 3.585      ;
; -1.109 ; Reg:reg2T|Reg_out[4] ; Reg:reg1|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.498      ; 3.586      ;
; -1.068 ; Reg:reg2T|Reg_out[2] ; Reg:reg1|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.500      ; 3.629      ;
; -0.926 ; Reg:reg2T|Reg_out[1] ; Reg:reg1|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.500      ; 3.771      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Logic_exe'                                                                                                         ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; 0.424 ; Multiplexor:Mux|currAns[7] ; Reg:reg2T|Reg_out[7] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.035      ; 0.646      ;
; 0.434 ; Multiplexor:Mux|currAns[2] ; Reg:reg2T|Reg_out[2] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.055      ; 0.676      ;
; 0.438 ; Multiplexor:Mux|currAns[0] ; Reg:reg2T|Reg_out[0] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.054      ; 0.679      ;
; 0.542 ; Multiplexor:Mux|currAns[1] ; Reg:reg2T|Reg_out[1] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.164      ; 0.893      ;
; 0.585 ; Multiplexor:Mux|currAns[4] ; Reg:reg2T|Reg_out[4] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.036      ; 0.808      ;
; 0.601 ; Multiplexor:Mux|currAns[3] ; Reg:reg2T|Reg_out[3] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.046      ; 0.834      ;
; 0.613 ; Multiplexor:Mux|currAns[6] ; Reg:reg2T|Reg_out[6] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.055      ; 0.855      ;
; 0.623 ; Multiplexor:Mux|currAns[5] ; Reg:reg2T|Reg_out[5] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.048      ; 0.858      ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Decoder_1:Decoder1|instrC[3]'                                                                                                     ;
+-------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                    ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; 1.376 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.587      ; 3.993      ;
; 1.405 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.585      ; 4.020      ;
; 1.571 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.600      ; 4.201      ;
; 1.649 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.599      ; 4.278      ;
; 1.675 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.579      ; 4.284      ;
; 1.773 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.548     ; 1.255      ;
; 1.826 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.572     ; 1.284      ;
; 1.849 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.575      ; 4.454      ;
; 1.998 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.464      ; 4.492      ;
; 2.001 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.578      ; 4.609      ;
; 2.048 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.587      ; 4.165      ;
; 2.077 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.585      ; 4.192      ;
; 2.137 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.477     ; 1.690      ;
; 2.176 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.587      ; 4.793      ;
; 2.204 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.585      ; 4.819      ;
; 2.243 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.600      ; 4.373      ;
; 2.321 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.599      ; 4.450      ;
; 2.342 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.579      ; 4.451      ;
; 2.376 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.600      ; 5.006      ;
; 2.453 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.599      ; 5.082      ;
; 2.458 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.579      ; 5.067      ;
; 2.464 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.465     ; 2.029      ;
; 2.471 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.467     ; 2.034      ;
; 2.510 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.474     ; 2.066      ;
; 2.517 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.560     ; 1.987      ;
; 2.521 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.575      ; 4.626      ;
; 2.524 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.562     ; 1.992      ;
; 2.537 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.588     ; 1.979      ;
; 2.563 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.569     ; 2.024      ;
; 2.584 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.683     ; 1.931      ;
; 2.586 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.453     ; 2.163      ;
; 2.643 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.575      ; 5.248      ;
; 2.652 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.927     ; 1.255      ;
; 2.670 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.464      ; 4.664      ;
; 2.673 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.578      ; 4.781      ;
; 2.705 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.951     ; 1.284      ;
; 2.746 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.452     ; 2.324      ;
; 2.790 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.473     ; 2.347      ;
; 2.799 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.547     ; 2.282      ;
; 2.808 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.464      ; 5.302      ;
; 2.815 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.578      ; 5.423      ;
; 2.839 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.587      ; 4.956      ;
; 2.843 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.568     ; 2.305      ;
; 2.868 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.585      ; 4.983      ;
; 2.921 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.761     ; 1.690      ;
; 3.034 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.600      ; 5.164      ;
; 3.112 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.599      ; 5.241      ;
; 3.138 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.579      ; 5.247      ;
; 3.248 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.749     ; 2.029      ;
; 3.255 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.751     ; 2.034      ;
; 3.294 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.758     ; 2.066      ;
; 3.312 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.575      ; 5.417      ;
; 3.321 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.872     ; 1.979      ;
; 3.350 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.236     ; 1.644      ;
; 3.370 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.737     ; 2.163      ;
; 3.396 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.939     ; 1.987      ;
; 3.403 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.941     ; 1.992      ;
; 3.417 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.001     ; 2.946      ;
; 3.442 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.948     ; 2.024      ;
; 3.445 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 0.013      ; 2.988      ;
; 3.457 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.007     ; 2.980      ;
; 3.461 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.464      ; 5.455      ;
; 3.463 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.062     ; 1.931      ;
; 3.464 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.578      ; 5.572      ;
; 3.467 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.008     ; 2.989      ;
; 3.530 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.736     ; 2.324      ;
; 3.556 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.442     ; 1.644      ;
; 3.574 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.757     ; 2.347      ;
; 3.596 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 0.001      ; 3.127      ;
; 3.678 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.926     ; 2.282      ;
; 3.722 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.947     ; 2.305      ;
; 3.818 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 0.014      ; 3.362      ;
; 3.874 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.212     ; 2.192      ;
; 3.883 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.122     ; 3.291      ;
; 3.964 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.011     ; 3.483      ;
; 3.995 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.224     ; 2.301      ;
; 4.002 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.226     ; 2.306      ;
; 4.041 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.233     ; 2.338      ;
; 4.068 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.347     ; 2.251      ;
; 4.080 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.418     ; 2.192      ;
; 4.201 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.430     ; 2.301      ;
; 4.208 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.432     ; 2.306      ;
; 4.247 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.439     ; 2.338      ;
; 4.274 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.553     ; 2.251      ;
; 4.276 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.211     ; 2.595      ;
; 4.321 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.232     ; 2.619      ;
; 4.345 ; Decoder_1:Decoder1|imm[7]          ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.352     ; 2.023      ;
; 4.417 ; Decoder_1:Decoder1|imm[3]          ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.337     ; 2.110      ;
; 4.482 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.417     ; 2.595      ;
; 4.527 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.438     ; 2.619      ;
; 4.580 ; Decoder_1:Decoder1|imm[0]          ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.374     ; 2.236      ;
; 4.681 ; Decoder_1:Decoder1|imm[5]          ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.331     ; 2.380      ;
; 4.735 ; Decoder_1:Decoder1|imm[2]          ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.372     ; 2.393      ;
; 4.902 ; Decoder_1:Decoder1|imm[4]          ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.325     ; 2.607      ;
; 5.031 ; Reg:reg1|Reg_out[2]                ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -3.222     ; 1.839      ;
; 5.040 ; Decoder_1:Decoder1|imm[6]          ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.372     ; 2.698      ;
; 5.065 ; Reg:reg1|Reg_out[5]                ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -3.199     ; 1.896      ;
; 5.111 ; Decoder_1:Decoder1|imm[1]          ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.484     ; 2.657      ;
; 5.175 ; bitInverter:toInvert|invert_out[4] ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -3.568     ; 1.637      ;
; 5.317 ; bitInverter:toInvert|invert_out[0] ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -3.588     ; 1.759      ;
+-------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Logic_in[11]'                                                                              ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; -1.836 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 3.147      ; 4.453      ;
; -1.704 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 3.052      ; 4.472      ;
; -1.693 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 3.147      ; 4.330      ;
; -1.478 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 3.052      ; 4.266      ;
; -1.196 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 3.526      ; 4.192      ;
; -1.132 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 3.526      ; 4.148      ;
; -1.126 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 3.336      ; 4.178      ;
; -1.075 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 3.147      ; 4.192      ;
; -1.055 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 3.336      ; 4.127      ;
; -1.011 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 3.147      ; 4.148      ;
; -0.982 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 3.811      ; 4.530      ;
; -0.957 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 3.526      ; 4.453      ;
; -0.920 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 3.336      ; 4.472      ;
; -0.910 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 3.052      ; 4.178      ;
; -0.839 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 3.052      ; 4.127      ;
; -0.814 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 3.526      ; 4.330      ;
; -0.694 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 3.336      ; 4.266      ;
; -0.689 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 3.811      ; 4.737      ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Logic_in[0]'                                                                              ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.796 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; 0.500        ; 4.017      ; 4.530      ;
; -0.503 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; 1.000        ; 4.017      ; 4.737      ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Logic_in[11]'                                                                               ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; -1.055 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 4.452      ; 3.397      ;
; -1.040 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 4.180      ; 3.140      ;
; -0.887 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 4.090      ; 3.203      ;
; -0.841 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 4.171      ; 3.330      ;
; -0.769 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 4.452      ; 3.203      ;
; -0.551 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 4.171      ; 3.140      ;
; -0.479 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 3.947      ; 3.468      ;
; -0.370 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 4.180      ; 3.330      ;
; -0.218 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 4.452      ; 4.274      ;
; -0.213 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 4.090      ; 3.397      ;
; -0.213 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 3.947      ; 3.254      ;
; -0.205 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 4.180      ; 4.015      ;
; -0.100 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 4.090      ; 4.030      ;
; 0.038  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 4.452      ; 4.030      ;
; 0.082  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 4.171      ; 4.293      ;
; 0.304  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 4.171      ; 4.015      ;
; 0.573  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 4.180      ; 4.293      ;
; 0.644  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 4.090      ; 4.274      ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Logic_in[0]'                                                                               ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.757 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; 0.000        ; 4.185      ; 3.468      ;
; -0.471 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; -0.500       ; 4.185      ; 3.254      ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Logic_in[11]'                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Logic_in[11] ; Rise       ; Logic_in[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[7]                ;
; -0.759 ; -0.759       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|comb~4|combout            ;
; -0.756 ; -0.756       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder_1:Decoder1|instrC[2]       ;
; -0.736 ; -0.736       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|instrC[2]|datad           ;
; -0.636 ; -0.636       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[0]|datac           ;
; -0.634 ; -0.634       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[0]       ;
; -0.625 ; -0.625       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|comb~9|combout            ;
; -0.608 ; -0.608       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|combout            ;
; -0.600 ; -0.600       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder_1:Decoder1|instrC[0]       ;
; -0.598 ; -0.598       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|instrC[0]|datac           ;
; -0.534 ; -0.534       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[2]|datad           ;
; -0.514 ; -0.514       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[2]       ;
; -0.510 ; -0.510       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~4|combout            ;
; -0.444 ; -0.444       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder1|instrC[2]|datad           ;
; -0.424 ; -0.424       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder_1:Decoder1|instrC[2]       ;
; -0.420 ; -0.420       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder1|comb~4|combout            ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~4|datac              ;
; -0.395 ; -0.395       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|datac              ;
; -0.387 ; -0.387       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|dataa              ;
; -0.378 ; -0.378       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~4|datad              ;
; -0.368 ; -0.368       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[3]~10|combout      ;
; -0.352 ; -0.352       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[3]~8|combout       ;
; -0.262 ; -0.262       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|datad              ;
; -0.255 ; -0.255       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~9|combout            ;
; -0.252 ; -0.252       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder1|instrC[0]|datac           ;
; -0.250 ; -0.250       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder_1:Decoder1|instrC[0]       ;
; -0.240 ; -0.240       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[0]~13|combout      ;
; -0.230 ; -0.230       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[0]       ;
; -0.228 ; -0.228       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|instrC[0]|datac           ;
; -0.224 ; -0.224       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder1|comb~9|combout            ;
; -0.113 ; -0.113       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~4|combout            ;
; -0.110 ; -0.110       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[2]       ;
; -0.090 ; -0.090       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|instrC[2]|datad           ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|instrC[3]~10|combout      ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|instrC[3]~8|combout       ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~4|datad              ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~9|dataa              ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|instrC[0]~13|combout      ;
; 0.030  ; 0.030        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|comb~9|datad              ;
; 0.036  ; 0.036        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~9|datac              ;
; 0.037  ; 0.037        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~4|datac              ;
; 0.041  ; 0.257        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[6]                ;
; 0.041  ; 0.257        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[7]                ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[0]                ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[1]                ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[2]                ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[3]                ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[4]                ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[5]                ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[2] ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[1] ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[3] ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[2]  ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[5]  ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[1]  ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[4]  ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[0]  ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[3]  ;
; 0.061  ; 0.061        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[5]|datac       ;
; 0.061  ; 0.061        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[1]|datac        ;
; 0.061  ; 0.061        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[4]|datac        ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[5] ;
; 0.062  ; 0.062        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[0]|datac       ;
; 0.062  ; 0.062        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[4]|datac       ;
; 0.062  ; 0.062        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[0]|datac        ;
; 0.062  ; 0.062        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[3]|datac        ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[0] ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[4] ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[6]  ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[7]  ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[6]|datac       ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[7]|datac       ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[6]|datac        ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[7]|datac        ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[6] ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[7] ;
; 0.067  ; 0.067        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[2]|dataa       ;
; 0.067  ; 0.067        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[2]|dataa        ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[1]|dataa       ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[3]|dataa       ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[5]|dataa        ;
; 0.078  ; 0.078        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|isSub|combout             ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|isSub~clkctrl|inclk[0]    ;
; 0.080  ; 0.080        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|isSub~clkctrl|outclk      ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Logic_in[0]'                                                            ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Logic_in[0] ; Rise       ; Logic_in[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[7]          ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[6]          ;
; 0.007  ; 0.223        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[7]          ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[1]          ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[2]          ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[3]          ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[4]          ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[5]          ;
; 0.010  ; 0.226        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[0]          ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[0]          ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[1]          ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[2]          ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[3]          ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[4]          ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[5]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[6]          ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[7]          ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder_1:Decoder1|instrC[1] ;
; 0.239  ; 0.239        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[1]|datad     ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[6]|clk          ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[7]|clk          ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[1]|clk          ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[2]|clk          ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[3]|clk          ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[4]|clk          ;
; 0.249  ; 0.249        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[5]|clk          ;
; 0.250  ; 0.250        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~4|datad   ;
; 0.250  ; 0.250        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[0]|clk          ;
; 0.270  ; 0.270        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~4|combout ;
; 0.272  ; 0.272        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder1|Equal1~1|combout    ;
; 0.273  ; 0.273        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|Equal1~1|datab      ;
; 0.273  ; 0.273        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~1|datab   ;
; 0.274  ; 0.274        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~1|combout ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0~clkctrl|inclk[0]  ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0~clkctrl|outclk    ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0|combout           ;
; 0.305  ; 0.305        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder1|Equal1~2|datab      ;
; 0.309  ; 0.309        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0|datad             ;
; 0.309  ; 0.309        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg1|datad             ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder1|Equal1~2|combout    ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; regEN|reg1|combout           ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Logic_in[0]~input|o          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|inclk[0]  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|outclk    ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[0]|clk          ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[1]|clk          ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[2]|clk          ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[3]|clk          ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[4]|clk          ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[5]|clk          ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[6]|clk          ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[7]|clk          ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[6]          ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[7]          ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[2]          ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[4]          ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[5]          ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[0]          ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[1]          ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[3]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; Logic_in[0]~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Logic_in[0]~input|i          ;
; 0.585  ; 0.769        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[3]          ;
; 0.586  ; 0.770        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[0]          ;
; 0.586  ; 0.770        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[1]          ;
; 0.586  ; 0.770        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[2]          ;
; 0.586  ; 0.770        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[4]          ;
; 0.586  ; 0.770        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[5]          ;
; 0.587  ; 0.771        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[6]          ;
; 0.587  ; 0.771        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[7]          ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[6]|clk          ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[7]|clk          ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[2]|clk          ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[4]|clk          ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[5]|clk          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[0]|clk          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[1]|clk          ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[3]|clk          ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|inclk[0]  ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|outclk    ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; Logic_in[0]~input|o          ;
; 0.676  ; 0.676        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Decoder1|Equal1~2|datab      ;
; 0.677  ; 0.677        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; regEN|reg1|combout           ;
; 0.681  ; 0.681        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Decoder1|Equal1~2|combout    ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Logic_exe'                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Logic_exe ; Rise       ; Logic_exe                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[7]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[0]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[3]            ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[5]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[1]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[2]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[4]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[6]            ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[7]            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|inclk[0] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|outclk   ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[3]|clk            ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[5]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[0]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[1]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[4]|clk            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[2]|clk            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[6]|clk            ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[7]|clk            ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[2]            ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[6]            ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[7]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[0]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[1]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[3]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[4]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[5]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~input|i               ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[1]|clk            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[2]|clk            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[3]|clk            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[4]|clk            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[5]|clk            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[6]|clk            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[7]|clk            ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[0]|clk            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|inclk[0] ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~input|o               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Decoder_1:Decoder1|instrC[3]'                                                                  ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[2]          ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[6]          ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[0]          ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[7]          ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[3]          ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[4]          ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[5]          ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[1]|datad                ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[2]|datac                ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[6]|datac                ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[0]|datac                ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[7]|datac                ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[3]|datac                ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[4]|datac                ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[5]|datac                ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[1]          ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|inclk[0] ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]|combout          ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|inclk[0] ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|outclk   ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[1]          ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[3]|datac                ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[4]|datac                ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[5]|datac                ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[7]|datac                ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[0]|datac                ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[6]|datac                ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[2]|datac                ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[1]|datad                ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[3]          ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[4]          ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[5]          ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[7]          ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[0]          ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[6]          ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[2]          ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Logic_in[*]   ; Decoder_1:Decoder1|instrC[3] ; 9.760  ; 10.268 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 4.479  ; 4.612  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[1]  ; Decoder_1:Decoder1|instrC[3] ; 6.262  ; 6.617  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[2]  ; Decoder_1:Decoder1|instrC[3] ; 5.864  ; 6.215  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[6]  ; Decoder_1:Decoder1|instrC[3] ; 8.698  ; 9.351  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[7]  ; Decoder_1:Decoder1|instrC[3] ; 9.412  ; 9.658  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[8]  ; Decoder_1:Decoder1|instrC[3] ; 9.735  ; 9.978  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[9]  ; Decoder_1:Decoder1|instrC[3] ; 8.371  ; 8.945  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[10] ; Decoder_1:Decoder1|instrC[3] ; 7.361  ; 7.389  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 6.533  ; 6.676  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[12] ; Decoder_1:Decoder1|instrC[3] ; 9.611  ; 9.860  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[13] ; Decoder_1:Decoder1|instrC[3] ; 9.760  ; 10.268 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[14] ; Decoder_1:Decoder1|instrC[3] ; 9.569  ; 10.083 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[15] ; Decoder_1:Decoder1|instrC[3] ; 9.456  ; 10.007 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; Logic_in[*]   ; Logic_in[11]                 ; 0.209  ; 0.675  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[0]  ; Logic_in[11]                 ; -1.761 ; -1.529 ; Rise       ; Logic_in[11]                 ;
;  Logic_in[1]  ; Logic_in[11]                 ; 0.209  ; 0.675  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[2]  ; Logic_in[11]                 ; 0.077  ; 0.527  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[3]  ; Logic_in[11]                 ; -0.020 ; 0.449  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[4]  ; Logic_in[11]                 ; -0.070 ; 0.422  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[5]  ; Logic_in[11]                 ; -0.090 ; 0.398  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[6]  ; Logic_in[11]                 ; 0.098  ; 0.590  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[7]  ; Logic_in[11]                 ; -0.098 ; 0.354  ; Rise       ; Logic_in[11]                 ;
; Logic_in[*]   ; Logic_in[11]                 ; 2.581  ; 3.039  ; Fall       ; Logic_in[11]                 ;
;  Logic_in[9]  ; Logic_in[11]                 ; 2.581  ; 3.039  ; Fall       ; Logic_in[11]                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Logic_in[*]   ; Decoder_1:Decoder1|instrC[3] ; -1.375 ; -1.519 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -2.206 ; -2.369 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[1]  ; Decoder_1:Decoder1|instrC[3] ; -3.931 ; -4.323 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[2]  ; Decoder_1:Decoder1|instrC[3] ; -3.548 ; -3.937 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[6]  ; Decoder_1:Decoder1|instrC[3] ; -3.665 ; -4.120 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[7]  ; Decoder_1:Decoder1|instrC[3] ; -3.370 ; -3.809 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[8]  ; Decoder_1:Decoder1|instrC[3] ; -3.314 ; -3.776 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[9]  ; Decoder_1:Decoder1|instrC[3] ; -3.587 ; -3.974 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[10] ; Decoder_1:Decoder1|instrC[3] ; -1.375 ; -1.519 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -1.406 ; -1.578 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[12] ; Decoder_1:Decoder1|instrC[3] ; -3.537 ; -3.935 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[13] ; Decoder_1:Decoder1|instrC[3] ; -4.041 ; -4.497 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[14] ; Decoder_1:Decoder1|instrC[3] ; -4.187 ; -4.622 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[15] ; Decoder_1:Decoder1|instrC[3] ; -3.951 ; -4.417 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; Logic_in[*]   ; Logic_in[11]                 ; 2.649  ; 2.436  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[0]  ; Logic_in[11]                 ; 2.649  ; 2.436  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[1]  ; Logic_in[11]                 ; 0.759  ; 0.318  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[2]  ; Logic_in[11]                 ; 1.039  ; 0.614  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[3]  ; Logic_in[11]                 ; 0.974  ; 0.537  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[4]  ; Logic_in[11]                 ; 1.031  ; 0.562  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[5]  ; Logic_in[11]                 ; 1.044  ; 0.585  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[6]  ; Logic_in[11]                 ; 0.871  ; 0.402  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[7]  ; Logic_in[11]                 ; 1.053  ; 0.631  ; Rise       ; Logic_in[11]                 ;
; Logic_in[*]   ; Logic_in[11]                 ; -1.693 ; -2.123 ; Fall       ; Logic_in[11]                 ;
;  Logic_in[9]  ; Logic_in[11]                 ; -1.693 ; -2.123 ; Fall       ; Logic_in[11]                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; a0                ; Decoder_1:Decoder1|instrC[3] ; 9.640  ; 9.623  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 10.673 ; 10.695 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 9.332  ; 9.251  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 10.343 ; 10.310 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 9.234  ; 9.313  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 9.762  ; 9.842  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 8.876  ; 9.016  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 9.091  ; 9.058  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 9.183  ; 9.135  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 9.787  ; 9.839  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 9.545  ; 9.499  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 9.705  ; 9.658  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 9.281  ; 9.220  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 10.031 ; 10.089 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a0                ; Decoder_1:Decoder1|instrC[3] ; 9.832  ; 9.756  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 10.806 ; 10.828 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 9.465  ; 9.507  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 10.476 ; 10.471 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 9.490  ; 9.446  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 10.018 ; 9.975  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 9.059  ; 9.149  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 9.264  ; 9.231  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 9.365  ; 9.308  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 9.960  ; 10.012 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 9.718  ; 9.672  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 9.878  ; 9.831  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 9.454  ; 9.393  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 10.204 ; 10.262 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; regT_valueout[*]  ; Logic_exe                    ; 9.197  ; 9.390  ; Rise       ; Logic_exe                    ;
;  regT_valueout[0] ; Logic_exe                    ; 8.079  ; 8.217  ; Rise       ; Logic_exe                    ;
;  regT_valueout[1] ; Logic_exe                    ; 6.344  ; 6.325  ; Rise       ; Logic_exe                    ;
;  regT_valueout[2] ; Logic_exe                    ; 8.576  ; 8.661  ; Rise       ; Logic_exe                    ;
;  regT_valueout[3] ; Logic_exe                    ; 6.261  ; 6.217  ; Rise       ; Logic_exe                    ;
;  regT_valueout[4] ; Logic_exe                    ; 6.752  ; 6.711  ; Rise       ; Logic_exe                    ;
;  regT_valueout[5] ; Logic_exe                    ; 6.794  ; 6.766  ; Rise       ; Logic_exe                    ;
;  regT_valueout[6] ; Logic_exe                    ; 7.081  ; 7.057  ; Rise       ; Logic_exe                    ;
;  regT_valueout[7] ; Logic_exe                    ; 9.197  ; 9.390  ; Rise       ; Logic_exe                    ;
; a0                ; Logic_in[0]                  ; 13.858 ; 13.841 ; Rise       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 14.891 ; 14.913 ; Rise       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 13.550 ; 13.487 ; Rise       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 14.561 ; 14.528 ; Rise       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 13.470 ; 13.531 ; Rise       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 13.998 ; 14.060 ; Rise       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 13.094 ; 13.234 ; Rise       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 13.714 ; 13.681 ; Rise       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 13.699 ; 13.758 ; Rise       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 14.410 ; 14.462 ; Rise       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 14.168 ; 14.122 ; Rise       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 14.328 ; 14.281 ; Rise       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 13.904 ; 13.843 ; Rise       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 14.654 ; 14.712 ; Rise       ; Logic_in[0]                  ;
; reg1_valueout[*]  ; Logic_in[0]                  ; 12.536 ; 12.558 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[0] ; Logic_in[0]                  ; 11.494 ; 11.467 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[1] ; Logic_in[0]                  ; 11.430 ; 11.379 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[2] ; Logic_in[0]                  ; 11.041 ; 11.025 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[3] ; Logic_in[0]                  ; 11.232 ; 11.209 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[4] ; Logic_in[0]                  ; 11.592 ; 11.624 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[5] ; Logic_in[0]                  ; 11.366 ; 11.323 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[6] ; Logic_in[0]                  ; 12.536 ; 12.558 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[7] ; Logic_in[0]                  ; 11.280 ; 11.250 ; Rise       ; Logic_in[0]                  ;
; a0                ; Logic_in[0]                  ; 13.875 ; 13.829 ; Fall       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 14.870 ; 14.907 ; Fall       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 13.518 ; 13.561 ; Fall       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 14.512 ; 14.515 ; Fall       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 13.531 ; 13.412 ; Fall       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 14.062 ; 14.049 ; Fall       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 13.149 ; 13.212 ; Fall       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 13.037 ; 12.952 ; Fall       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 13.123 ; 13.000 ; Fall       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 13.706 ; 13.767 ; Fall       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 13.491 ; 13.401 ; Fall       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 13.614 ; 13.569 ; Fall       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 13.183 ; 13.127 ; Fall       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 13.944 ; 14.010 ; Fall       ; Logic_in[0]                  ;
; reg0_valueout[*]  ; Logic_in[0]                  ; 12.508 ; 12.588 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[0] ; Logic_in[0]                  ; 12.508 ; 12.588 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[1] ; Logic_in[0]                  ; 11.536 ; 11.479 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[2] ; Logic_in[0]                  ; 11.566 ; 11.534 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[3] ; Logic_in[0]                  ; 11.544 ; 11.492 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[4] ; Logic_in[0]                  ; 11.369 ; 11.325 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[5] ; Logic_in[0]                  ; 11.300 ; 11.251 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[6] ; Logic_in[0]                  ; 12.210 ; 12.299 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[7] ; Logic_in[0]                  ; 11.227 ; 11.175 ; Fall       ; Logic_in[0]                  ;
; a0                ; Logic_in[11]                 ; 12.970 ; 12.953 ; Rise       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 14.003 ; 14.025 ; Rise       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 12.662 ; 12.599 ; Rise       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 13.673 ; 13.640 ; Rise       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 12.582 ; 12.643 ; Rise       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 13.110 ; 13.172 ; Rise       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 12.206 ; 12.346 ; Rise       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 12.826 ; 12.793 ; Rise       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 12.811 ; 12.870 ; Rise       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 13.522 ; 13.574 ; Rise       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 13.280 ; 13.234 ; Rise       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 13.440 ; 13.393 ; Rise       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 13.016 ; 12.955 ; Rise       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 13.766 ; 13.824 ; Rise       ; Logic_in[11]                 ;
; reg1_valueout[*]  ; Logic_in[11]                 ; 11.648 ; 11.670 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[0] ; Logic_in[11]                 ; 10.606 ; 10.579 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[1] ; Logic_in[11]                 ; 10.542 ; 10.491 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[2] ; Logic_in[11]                 ; 10.153 ; 10.137 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[3] ; Logic_in[11]                 ; 10.344 ; 10.321 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[4] ; Logic_in[11]                 ; 10.704 ; 10.736 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[5] ; Logic_in[11]                 ; 10.478 ; 10.435 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[6] ; Logic_in[11]                 ; 11.648 ; 11.670 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[7] ; Logic_in[11]                 ; 10.392 ; 10.362 ; Rise       ; Logic_in[11]                 ;
; a0                ; Logic_in[11]                 ; 12.958 ; 12.912 ; Fall       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 13.953 ; 13.990 ; Fall       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 12.601 ; 12.644 ; Fall       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 13.595 ; 13.598 ; Fall       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 12.614 ; 12.495 ; Fall       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 13.145 ; 13.132 ; Fall       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 12.232 ; 12.295 ; Fall       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 12.120 ; 12.035 ; Fall       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 12.206 ; 12.083 ; Fall       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 12.789 ; 12.850 ; Fall       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 12.574 ; 12.484 ; Fall       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 12.697 ; 12.652 ; Fall       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 12.266 ; 12.210 ; Fall       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 13.027 ; 13.093 ; Fall       ; Logic_in[11]                 ;
; reg0_valueout[*]  ; Logic_in[11]                 ; 11.591 ; 11.671 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[0] ; Logic_in[11]                 ; 11.591 ; 11.671 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[1] ; Logic_in[11]                 ; 10.619 ; 10.562 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[2] ; Logic_in[11]                 ; 10.649 ; 10.617 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[3] ; Logic_in[11]                 ; 10.627 ; 10.575 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[4] ; Logic_in[11]                 ; 10.452 ; 10.408 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[5] ; Logic_in[11]                 ; 10.383 ; 10.334 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[6] ; Logic_in[11]                 ; 11.293 ; 11.382 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[7] ; Logic_in[11]                 ; 10.310 ; 10.258 ; Fall       ; Logic_in[11]                 ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; a0                ; Decoder_1:Decoder1|instrC[3] ; 8.365  ; 8.281  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 9.318  ; 9.351  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 8.002  ; 8.084  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 8.971  ; 8.972  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 8.037  ; 7.965  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 8.503  ; 8.507  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 7.629  ; 7.712  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 7.316  ; 7.274  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 7.404  ; 7.332  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 7.978  ; 8.050  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 7.752  ; 7.702  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 7.903  ; 7.842  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 7.514  ; 7.433  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 8.200  ; 8.279  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a0                ; Decoder_1:Decoder1|instrC[3] ; 8.514  ; 8.427  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 9.464  ; 9.507  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 8.148  ; 8.260  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 9.117  ; 9.118  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 8.213  ; 8.111  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 8.649  ; 8.653  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 7.791  ; 7.858  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 7.496  ; 7.445  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 7.584  ; 7.512  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 8.149  ; 8.230  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 7.932  ; 7.873  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 8.083  ; 8.013  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 7.694  ; 7.604  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 8.371  ; 8.459  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; regT_valueout[*]  ; Logic_exe                    ; 6.056  ; 6.011  ; Rise       ; Logic_exe                    ;
;  regT_valueout[0] ; Logic_exe                    ; 7.801  ; 7.931  ; Rise       ; Logic_exe                    ;
;  regT_valueout[1] ; Logic_exe                    ; 6.139  ; 6.116  ; Rise       ; Logic_exe                    ;
;  regT_valueout[2] ; Logic_exe                    ; 8.282  ; 8.360  ; Rise       ; Logic_exe                    ;
;  regT_valueout[3] ; Logic_exe                    ; 6.056  ; 6.011  ; Rise       ; Logic_exe                    ;
;  regT_valueout[4] ; Logic_exe                    ; 6.527  ; 6.485  ; Rise       ; Logic_exe                    ;
;  regT_valueout[5] ; Logic_exe                    ; 6.566  ; 6.536  ; Rise       ; Logic_exe                    ;
;  regT_valueout[6] ; Logic_exe                    ; 6.848  ; 6.820  ; Rise       ; Logic_exe                    ;
;  regT_valueout[7] ; Logic_exe                    ; 8.875  ; 9.057  ; Rise       ; Logic_exe                    ;
; a0                ; Logic_in[0]                  ; 12.417 ; 12.330 ; Rise       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 13.367 ; 13.410 ; Rise       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 12.051 ; 12.147 ; Rise       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 13.020 ; 13.021 ; Rise       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 12.125 ; 12.014 ; Rise       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 12.552 ; 12.556 ; Rise       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 11.694 ; 11.761 ; Rise       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 11.910 ; 11.871 ; Rise       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 11.999 ; 11.930 ; Rise       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 12.573 ; 12.655 ; Rise       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 12.345 ; 12.293 ; Rise       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 12.577 ; 12.436 ; Rise       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 12.118 ; 12.027 ; Rise       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 12.802 ; 12.876 ; Rise       ; Logic_in[0]                  ;
; reg1_valueout[*]  ; Logic_in[0]                  ; 10.549 ; 10.529 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[0] ; Logic_in[0]                  ; 10.982 ; 10.952 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[1] ; Logic_in[0]                  ; 10.924 ; 10.871 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[2] ; Logic_in[0]                  ; 10.549 ; 10.529 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[3] ; Logic_in[0]                  ; 10.730 ; 10.705 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[4] ; Logic_in[0]                  ; 11.076 ; 11.103 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[5] ; Logic_in[0]                  ; 10.857 ; 10.812 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[6] ; Logic_in[0]                  ; 12.009 ; 12.028 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[7] ; Logic_in[0]                  ; 10.779 ; 10.747 ; Rise       ; Logic_in[0]                  ;
; a0                ; Logic_in[0]                  ; 10.551 ; 10.464 ; Fall       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 11.501 ; 11.544 ; Fall       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 10.185 ; 10.282 ; Fall       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 11.154 ; 11.155 ; Fall       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 10.235 ; 10.148 ; Fall       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 10.686 ; 10.690 ; Fall       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 9.827  ; 9.895  ; Fall       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 9.514  ; 9.472  ; Fall       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 9.602  ; 9.530  ; Fall       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 10.176 ; 10.248 ; Fall       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 9.950  ; 9.900  ; Fall       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 10.101 ; 10.040 ; Fall       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 9.712  ; 9.631  ; Fall       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 10.398 ; 10.477 ; Fall       ; Logic_in[0]                  ;
; reg0_valueout[*]  ; Logic_in[0]                  ; 10.735 ; 10.681 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[0] ; Logic_in[0]                  ; 11.966 ; 12.040 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[1] ; Logic_in[0]                  ; 11.032 ; 10.975 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[2] ; Logic_in[0]                  ; 11.055 ; 11.019 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[3] ; Logic_in[0]                  ; 11.041 ; 10.989 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[4] ; Logic_in[0]                  ; 10.873 ; 10.828 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[5] ; Logic_in[0]                  ; 10.806 ; 10.755 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[6] ; Logic_in[0]                  ; 11.683 ; 11.764 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[7] ; Logic_in[0]                  ; 10.735 ; 10.681 ; Fall       ; Logic_in[0]                  ;
; a0                ; Logic_in[11]                 ; 9.450  ; 9.363  ; Rise       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 10.400 ; 10.443 ; Rise       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 9.084  ; 9.189  ; Rise       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 10.053 ; 10.054 ; Rise       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 9.142  ; 9.047  ; Rise       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 9.585  ; 9.589  ; Rise       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 8.727  ; 8.794  ; Rise       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 8.421  ; 8.379  ; Rise       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 8.509  ; 8.437  ; Rise       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 9.083  ; 9.155  ; Rise       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 8.857  ; 8.807  ; Rise       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 9.008  ; 8.947  ; Rise       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 8.619  ; 8.538  ; Rise       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 9.305  ; 9.384  ; Rise       ; Logic_in[11]                 ;
; reg1_valueout[*]  ; Logic_in[11]                 ; 9.792  ; 9.772  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[0] ; Logic_in[11]                 ; 10.225 ; 10.195 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[1] ; Logic_in[11]                 ; 10.167 ; 10.114 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[2] ; Logic_in[11]                 ; 9.792  ; 9.772  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[3] ; Logic_in[11]                 ; 9.973  ; 9.948  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[4] ; Logic_in[11]                 ; 10.319 ; 10.346 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[5] ; Logic_in[11]                 ; 10.100 ; 10.055 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[6] ; Logic_in[11]                 ; 11.252 ; 11.271 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[7] ; Logic_in[11]                 ; 10.022 ; 9.990  ; Rise       ; Logic_in[11]                 ;
; a0                ; Logic_in[11]                 ; 9.734  ; 9.647  ; Fall       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 10.684 ; 10.727 ; Fall       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 9.368  ; 9.473  ; Fall       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 10.337 ; 10.338 ; Fall       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 9.426  ; 9.331  ; Fall       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 9.869  ; 9.873  ; Fall       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 9.011  ; 9.078  ; Fall       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 8.705  ; 8.663  ; Fall       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 8.793  ; 8.721  ; Fall       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 9.367  ; 9.439  ; Fall       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 9.141  ; 9.091  ; Fall       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 9.292  ; 9.231  ; Fall       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 8.903  ; 8.822  ; Fall       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 9.589  ; 9.668  ; Fall       ; Logic_in[11]                 ;
; reg0_valueout[*]  ; Logic_in[11]                 ; 9.944  ; 9.890  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[0] ; Logic_in[11]                 ; 11.175 ; 11.249 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[1] ; Logic_in[11]                 ; 10.241 ; 10.184 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[2] ; Logic_in[11]                 ; 10.264 ; 10.228 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[3] ; Logic_in[11]                 ; 10.250 ; 10.198 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[4] ; Logic_in[11]                 ; 10.082 ; 10.037 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[5] ; Logic_in[11]                 ; 10.015 ; 9.964  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[6] ; Logic_in[11]                 ; 10.892 ; 10.973 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[7] ; Logic_in[11]                 ; 9.944  ; 9.890  ; Fall       ; Logic_in[11]                 ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                  ;
+------------+-----------------+--------------+------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note ;
+------------+-----------------+--------------+------+
; 206.44 MHz ; 206.44 MHz      ; Logic_in[11] ;      ;
+------------+-----------------+--------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; Decoder_1:Decoder1|instrC[3] ; -8.986 ; -70.000       ;
; Logic_in[11]                 ; -2.757 ; -26.992       ;
; Logic_exe                    ; 0.045  ; 0.000         ;
; Logic_in[0]                  ; 0.965  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; Logic_in[11]                 ; -2.362 ; -5.313        ;
; Logic_in[0]                  ; -1.116 ; -15.855       ;
; Logic_exe                    ; 0.363  ; 0.000         ;
; Decoder_1:Decoder1|instrC[3] ; 1.312  ; 0.000         ;
+------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; Logic_in[11] ; -1.529 ; -3.819        ;
; Logic_in[0]  ; -0.714 ; -0.714        ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Removal Summary  ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; Logic_in[11] ; -0.961 ; -2.310        ;
; Logic_in[0]  ; -0.674 ; -0.674        ;
+--------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; Logic_in[11]                 ; -3.000 ; -29.142       ;
; Logic_in[0]                  ; -3.000 ; -19.000       ;
; Logic_exe                    ; -3.000 ; -11.000       ;
; Decoder_1:Decoder1|instrC[3] ; 0.460  ; 0.000         ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Decoder_1:Decoder1|instrC[3]'                                                                                                     ;
+--------+-----------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                    ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; -8.986 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.302     ; 4.532      ;
; -8.885 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.197     ; 4.399      ;
; -8.854 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.195     ; 4.373      ;
; -8.832 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.185     ; 4.356      ;
; -8.812 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.203     ; 4.323      ;
; -8.810 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.183     ; 4.341      ;
; -8.793 ; Reg:reg0|Reg_out[6]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.181     ; 4.321      ;
; -8.780 ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.206     ; 4.288      ;
; -8.778 ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.186     ; 4.306      ;
; -8.736 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.198     ; 4.249      ;
; -8.705 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.196     ; 4.223      ;
; -8.700 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.204     ; 4.210      ;
; -8.698 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.184     ; 4.228      ;
; -8.683 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.186     ; 4.206      ;
; -8.664 ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.188     ; 4.185      ;
; -8.628 ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.200     ; 4.139      ;
; -8.554 ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.165     ; 4.737      ;
; -8.533 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.303     ; 4.078      ;
; -8.517 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.204     ; 4.023      ;
; -8.517 ; Reg:reg0|Reg_out[4]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.201     ; 4.027      ;
; -8.464 ; Reg:reg0|Reg_out[4]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.189     ; 3.984      ;
; -8.455 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.205     ; 3.960      ;
; -8.453 ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.060     ; 4.604      ;
; -8.434 ; Reg:reg0|Reg_out[3]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.198     ; 3.947      ;
; -8.427 ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.198     ; 3.943      ;
; -8.422 ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.058     ; 4.578      ;
; -8.409 ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.066     ; 4.557      ;
; -8.400 ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.048     ; 4.561      ;
; -8.394 ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.046     ; 4.562      ;
; -8.381 ; Reg:reg0|Reg_out[3]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.186     ; 3.904      ;
; -8.354 ; Reg:reg0|Reg_out[3]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.204     ; 3.864      ;
; -8.347 ; Reg:reg0|Reg_out[6]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.199     ; 3.862      ;
; -8.345 ; Reg:reg0|Reg_out[4]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.207     ; 3.852      ;
; -8.339 ; Reg:reg0|Reg_out[3]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.184     ; 3.869      ;
; -8.308 ; Reg:reg0|Reg_out[5]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.204     ; 3.818      ;
; -8.304 ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.068     ; 4.450      ;
; -8.279 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.205     ; 3.788      ;
; -8.278 ; Reg:reg0|Reg_out[5]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.186     ; 3.801      ;
; -8.261 ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.060     ; 4.412      ;
; -8.230 ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.058     ; 4.386      ;
; -8.225 ; Reg:reg1|Reg_out[2]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.068     ; 4.371      ;
; -8.223 ; Reg:reg1|Reg_out[2]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.048     ; 4.389      ;
; -8.208 ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.048     ; 4.369      ;
; -8.205 ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.066     ; 4.353      ;
; -8.200 ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.067     ; 4.343      ;
; -8.198 ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.827     ; 4.219      ;
; -8.190 ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.046     ; 4.358      ;
; -8.171 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.487     ; 4.532      ;
; -8.123 ; Reg:reg0|Reg_out[7]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.181     ; 3.651      ;
; -8.109 ; Reg:reg1|Reg_out[2]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.050     ; 4.268      ;
; -8.097 ; Reg:reg0|Reg_out[3]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.196     ; 3.615      ;
; -8.097 ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.722     ; 4.086      ;
; -8.076 ; bitInverter:toInvert|invertedV[5] ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.859     ; 3.931      ;
; -8.073 ; Reg:reg1|Reg_out[2]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.062     ; 4.222      ;
; -8.070 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.382     ; 4.399      ;
; -8.066 ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.720     ; 4.060      ;
; -8.059 ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.165     ; 4.242      ;
; -8.044 ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.710     ; 4.043      ;
; -8.044 ; bitInverter:toInvert|invertedV[5] ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.841     ; 3.912      ;
; -8.039 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.380     ; 4.373      ;
; -8.029 ; bitInverter:toInvert|invertedV[6] ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.725     ; 4.013      ;
; -8.028 ; bitInverter:toInvert|invertedV[3] ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.728     ; 4.011      ;
; -8.027 ; Reg:reg0|Reg_out[4]               ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.187     ; 3.554      ;
; -8.017 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.370     ; 4.356      ;
; -8.013 ; Reg:reg0|Reg_out[5]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.198     ; 3.526      ;
; -8.003 ; bitInverter:toInvert|invertedV[3] ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.734     ; 3.983      ;
; -7.997 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.388     ; 4.323      ;
; -7.996 ; Reg:reg1|Reg_out[1]               ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.067     ; 4.139      ;
; -7.995 ; Reg:reg0|Reg_out[0]               ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.368     ; 4.341      ;
; -7.992 ; Reg:reg1|Reg_out[6]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.043     ; 4.158      ;
; -7.988 ; bitInverter:toInvert|invertedV[3] ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.714     ; 3.988      ;
; -7.978 ; Reg:reg0|Reg_out[6]               ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.366     ; 4.321      ;
; -7.975 ; bitInverter:toInvert|invertedV[3] ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.716     ; 3.968      ;
; -7.965 ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.391     ; 4.288      ;
; -7.963 ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.371     ; 4.306      ;
; -7.943 ; Reg:reg1|Reg_out[5]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.067     ; 4.090      ;
; -7.925 ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.728     ; 3.911      ;
; -7.921 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.383     ; 4.249      ;
; -7.908 ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.708     ; 3.914      ;
; -7.890 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.381     ; 4.223      ;
; -7.885 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.389     ; 4.210      ;
; -7.883 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.369     ; 4.228      ;
; -7.869 ; Reg:reg1|Reg_out[4]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.051     ; 4.027      ;
; -7.868 ; Reg:reg0|Reg_out[1]               ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.371     ; 4.206      ;
; -7.855 ; Reg:reg1|Reg_out[4]               ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.063     ; 4.003      ;
; -7.849 ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.373     ; 4.185      ;
; -7.841 ; Reg:reg1|Reg_out[4]               ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.069     ; 3.986      ;
; -7.832 ; Reg:reg1|Reg_out[5]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.049     ; 3.992      ;
; -7.813 ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.385     ; 4.139      ;
; -7.781 ; bitInverter:toInvert|invertedV[5] ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.853     ; 3.639      ;
; -7.770 ; Reg:reg1|Reg_out[2]               ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.060     ; 3.924      ;
; -7.758 ; bitInverter:toInvert|invertedV[1] ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.726     ; 3.743      ;
; -7.756 ; Reg:reg1|Reg_out[7]               ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -4.043     ; 3.922      ;
; -7.756 ; Reg:reg1|Reg_out[0]               ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -3.367     ; 4.737      ;
; -7.751 ; bitInverter:toInvert|invertedV[1] ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.732     ; 3.733      ;
; -7.750 ; Reg:reg0|Reg_out[2]               ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -4.207     ; 3.253      ;
; -7.750 ; bitInverter:toInvert|invertedV[0] ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.730     ; 3.734      ;
; -7.746 ; bitInverter:toInvert|invertedV[4] ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.729     ; 3.728      ;
; -7.744 ; bitInverter:toInvert|invertedV[1] ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.724     ; 3.734      ;
; -7.736 ; bitInverter:toInvert|invertedV[1] ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -3.712     ; 3.738      ;
+--------+-----------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Logic_in[11]'                                                                                                             ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; -2.757 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.754     ; 0.979      ;
; -2.577 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.552     ; 1.001      ;
; -2.411 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.753     ; 1.236      ;
; -2.328 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.852     ; 1.148      ;
; -2.229 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.651     ; 1.250      ;
; -2.195 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.849     ; 1.020      ;
; -2.193 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.690     ; 0.979      ;
; -2.183 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.849     ; 1.009      ;
; -2.164 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.848     ; 0.989      ;
; -2.141 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.616     ; 1.001      ;
; -2.101 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.552     ; 1.127      ;
; -2.039 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.834     ; 0.874      ;
; -2.020 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.835     ; 0.865      ;
; -2.005 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.647     ; 1.032      ;
; -1.968 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.632     ; 1.005      ;
; -1.960 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.633     ; 1.007      ;
; -1.922 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.061      ; 0.979      ;
; -1.856 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.647     ; 0.884      ;
; -1.847 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.689     ; 1.236      ;
; -1.834 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.646     ; 0.861      ;
; -1.793 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.715     ; 1.250      ;
; -1.764 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.788     ; 1.148      ;
; -1.759 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.246      ; 1.001      ;
; -1.707 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.319     ; 0.313      ;
; -1.665 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.616     ; 1.127      ;
; -1.631 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.785     ; 1.020      ;
; -1.619 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.785     ; 1.009      ;
; -1.600 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.784     ; 0.989      ;
; -1.576 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.062      ; 1.236      ;
; -1.569 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.711     ; 1.032      ;
; -1.548 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.160     ; 0.313      ;
; -1.532 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.696     ; 1.005      ;
; -1.524 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.697     ; 1.007      ;
; -1.493 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.037     ; 1.148      ;
; -1.475 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.770     ; 0.874      ;
; -1.456 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.771     ; 0.865      ;
; -1.420 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.711     ; 0.884      ;
; -1.411 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.147      ; 1.250      ;
; -1.398 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.710     ; 0.861      ;
; -1.360 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.034     ; 1.020      ;
; -1.358 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.125      ; 0.979      ;
; -1.348 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.034     ; 1.009      ;
; -1.329 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.033     ; 0.989      ;
; -1.323 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.182      ; 1.001      ;
; -1.283 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.246      ; 1.127      ;
; -1.204 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.019     ; 0.874      ;
; -1.187 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.151      ; 1.032      ;
; -1.185 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.020     ; 0.865      ;
; -1.150 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.166      ; 1.005      ;
; -1.146 ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.441     ; 0.306      ;
; -1.142 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.165      ; 1.007      ;
; -1.124 ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.502     ; 0.309      ;
; -1.065 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.177     ; 0.313      ;
; -1.038 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.151      ; 0.884      ;
; -1.034 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.146     ; 0.313      ;
; -1.016 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.152      ; 0.861      ;
; -1.015 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.317     ; 0.300      ;
; -1.012 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.126      ; 1.236      ;
; -0.988 ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.375     ; 0.299      ;
; -0.987 ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.282     ; 0.306      ;
; -0.977 ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.376     ; 0.302      ;
; -0.975 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.083      ; 1.250      ;
; -0.971 ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.377     ; 0.300      ;
; -0.967 ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.376     ; 0.302      ;
; -0.965 ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.343     ; 0.309      ;
; -0.929 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.027      ; 1.148      ;
; -0.856 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.158     ; 0.300      ;
; -0.847 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.182      ; 1.127      ;
; -0.829 ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.216     ; 0.299      ;
; -0.818 ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.217     ; 0.302      ;
; -0.812 ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.218     ; 0.300      ;
; -0.808 ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.217     ; 0.302      ;
; -0.796 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.030      ; 1.020      ;
; -0.784 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.030      ; 1.009      ;
; -0.765 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.031      ; 0.989      ;
; -0.751 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.087      ; 1.032      ;
; -0.714 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.102      ; 1.005      ;
; -0.706 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.101      ; 1.007      ;
; -0.640 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.045      ; 0.874      ;
; -0.621 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.044      ; 0.865      ;
; -0.602 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.087      ; 0.884      ;
; -0.580 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.088      ; 0.861      ;
; -0.504 ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.299     ; 0.306      ;
; -0.482 ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.360     ; 0.309      ;
; -0.473 ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.268     ; 0.306      ;
; -0.451 ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.329     ; 0.309      ;
; -0.373 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.175     ; 0.300      ;
; -0.346 ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.233     ; 0.299      ;
; -0.342 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.144     ; 0.300      ;
; -0.335 ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.234     ; 0.302      ;
; -0.329 ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.235     ; 0.300      ;
; -0.325 ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.234     ; 0.302      ;
; -0.315 ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.202     ; 0.299      ;
; -0.304 ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.203     ; 0.302      ;
; -0.298 ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.204     ; 0.300      ;
; -0.294 ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.203     ; 0.302      ;
; 0.280  ; Reg:reg2T|Reg_out[1]              ; Reg:reg1|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; 1.000        ; 2.979      ; 3.674      ;
; 0.386  ; Reg:reg2T|Reg_out[1]              ; Reg:reg0|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; 0.500        ; 3.103      ; 3.192      ;
; 0.423  ; Reg:reg2T|Reg_out[2]              ; Reg:reg0|Reg_out[2]                ; Logic_exe    ; Logic_in[11] ; 0.500        ; 3.104      ; 3.156      ;
; 0.443  ; Reg:reg2T|Reg_out[6]              ; Reg:reg0|Reg_out[6]                ; Logic_exe    ; Logic_in[11] ; 0.500        ; 3.096      ; 3.128      ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Logic_exe'                                                                                                         ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; 0.045 ; Multiplexor:Mux|currAns[5] ; Reg:reg2T|Reg_out[5] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.117     ; 0.823      ;
; 0.055 ; Multiplexor:Mux|currAns[6] ; Reg:reg2T|Reg_out[6] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.110     ; 0.820      ;
; 0.062 ; Multiplexor:Mux|currAns[3] ; Reg:reg2T|Reg_out[3] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.119     ; 0.804      ;
; 0.074 ; Multiplexor:Mux|currAns[4] ; Reg:reg2T|Reg_out[4] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.127     ; 0.784      ;
; 0.121 ; Multiplexor:Mux|currAns[1] ; Reg:reg2T|Reg_out[1] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.009     ; 0.855      ;
; 0.134 ; Multiplexor:Mux|currAns[0] ; Reg:reg2T|Reg_out[0] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.110     ; 0.741      ;
; 0.226 ; Multiplexor:Mux|currAns[2] ; Reg:reg2T|Reg_out[2] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.110     ; 0.649      ;
; 0.237 ; Multiplexor:Mux|currAns[7] ; Reg:reg2T|Reg_out[7] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.129     ; 0.619      ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Logic_in[0]'                                                                                ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.965 ; Reg:reg2T|Reg_out[1] ; Reg:reg1|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 3.664      ; 3.674      ;
; 1.087 ; Reg:reg2T|Reg_out[1] ; Reg:reg0|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 3.804      ; 3.192      ;
; 1.124 ; Reg:reg2T|Reg_out[2] ; Reg:reg0|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 3.805      ; 3.156      ;
; 1.144 ; Reg:reg2T|Reg_out[6] ; Reg:reg0|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 3.797      ; 3.128      ;
; 1.162 ; Reg:reg2T|Reg_out[3] ; Reg:reg0|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 3.803      ; 3.116      ;
; 1.170 ; Reg:reg2T|Reg_out[2] ; Reg:reg1|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 3.665      ; 3.470      ;
; 1.184 ; Reg:reg2T|Reg_out[0] ; Reg:reg1|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 3.665      ; 3.456      ;
; 1.210 ; Reg:reg2T|Reg_out[4] ; Reg:reg1|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 3.662      ; 3.427      ;
; 1.217 ; Reg:reg2T|Reg_out[7] ; Reg:reg0|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 3.798      ; 3.056      ;
; 1.220 ; Reg:reg2T|Reg_out[5] ; Reg:reg0|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 3.803      ; 3.058      ;
; 1.226 ; Reg:reg2T|Reg_out[5] ; Reg:reg1|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 3.664      ; 3.413      ;
; 1.233 ; Reg:reg2T|Reg_out[4] ; Reg:reg0|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 3.802      ; 3.044      ;
; 1.253 ; Reg:reg2T|Reg_out[0] ; Reg:reg0|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 3.804      ; 3.026      ;
; 1.264 ; Reg:reg2T|Reg_out[7] ; Reg:reg1|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 3.658      ; 3.369      ;
; 1.287 ; Reg:reg2T|Reg_out[6] ; Reg:reg1|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 3.657      ; 3.345      ;
; 1.337 ; Reg:reg2T|Reg_out[3] ; Reg:reg1|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 3.663      ; 3.301      ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Logic_in[11]'                                                                                                              ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; -2.362 ; Logic_in[0]                       ; Decoder_1:Decoder1|imm[0]          ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 4.631      ; 2.309      ;
; -1.728 ; Logic_in[0]                       ; Decoder_1:Decoder1|imm[0]          ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 4.631      ; 2.443      ;
; -0.318 ; Reg:reg2T|Reg_out[3]              ; Reg:reg1|Reg_out[3]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.286      ; 3.152      ;
; -0.296 ; Reg:reg2T|Reg_out[6]              ; Reg:reg1|Reg_out[6]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.280      ; 3.168      ;
; -0.290 ; Reg:reg2T|Reg_out[5]              ; Reg:reg1|Reg_out[5]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.287      ; 3.181      ;
; -0.251 ; Reg:reg2T|Reg_out[7]              ; Reg:reg1|Reg_out[7]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.281      ; 3.214      ;
; -0.217 ; Reg:reg2T|Reg_out[4]              ; Reg:reg1|Reg_out[4]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.285      ; 3.252      ;
; -0.215 ; Reg:reg2T|Reg_out[7]              ; Reg:reg0|Reg_out[7]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.402      ; 2.871      ;
; -0.214 ; Reg:reg2T|Reg_out[0]              ; Reg:reg0|Reg_out[0]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.408      ; 2.878      ;
; -0.187 ; Reg:reg2T|Reg_out[4]              ; Reg:reg0|Reg_out[4]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.406      ; 2.903      ;
; -0.183 ; Reg:reg2T|Reg_out[0]              ; Reg:reg1|Reg_out[0]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.288      ; 3.289      ;
; -0.173 ; Reg:reg2T|Reg_out[5]              ; Reg:reg0|Reg_out[5]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.407      ; 2.918      ;
; -0.147 ; Reg:reg2T|Reg_out[2]              ; Reg:reg1|Reg_out[2]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.288      ; 3.325      ;
; -0.125 ; Reg:reg2T|Reg_out[6]              ; Reg:reg0|Reg_out[6]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.401      ; 2.960      ;
; -0.112 ; Reg:reg2T|Reg_out[1]              ; Reg:reg0|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.408      ; 2.980      ;
; -0.103 ; Reg:reg2T|Reg_out[2]              ; Reg:reg0|Reg_out[2]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.409      ; 2.990      ;
; -0.101 ; Reg:reg2T|Reg_out[3]              ; Reg:reg0|Reg_out[3]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 3.407      ; 2.990      ;
; -0.019 ; Reg:reg2T|Reg_out[1]              ; Reg:reg1|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 3.287      ; 3.452      ;
; 0.164  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.716      ; 0.880      ;
; 0.173  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.112      ; 0.285      ;
; 0.173  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.112      ; 0.285      ;
; 0.182  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.592      ; 0.774      ;
; 0.187  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.111      ; 0.298      ;
; 0.187  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.111      ; 0.298      ;
; 0.198  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.590      ; 0.788      ;
; 0.199  ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.576      ; 0.775      ;
; 0.205  ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.577      ; 0.782      ;
; 0.218  ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.687      ; 0.905      ;
; 0.225  ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.716      ; 0.941      ;
; 0.240  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.046      ; 0.286      ;
; 0.240  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.047      ; 0.287      ;
; 0.240  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.046      ; 0.286      ;
; 0.240  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.047      ; 0.287      ;
; 0.242  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.046      ; 0.288      ;
; 0.242  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.046      ; 0.288      ;
; 0.243  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.046      ; 0.289      ;
; 0.243  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.046      ; 0.289      ;
; 0.274  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.019      ; 0.293      ;
; 0.274  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.019      ; 0.293      ;
; 0.275  ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.606      ; 0.881      ;
; 0.280  ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.605      ; 0.885      ;
; 0.308  ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.563      ; 0.871      ;
; 0.320  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.445      ; 0.285      ;
; 0.324  ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.561      ; 0.885      ;
; 0.334  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.444      ; 0.298      ;
; 0.337  ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.561      ; 0.898      ;
; 0.345  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; -0.050     ; 0.295      ;
; 0.345  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; -0.050     ; 0.295      ;
; 0.357  ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.590      ; 0.947      ;
; 0.387  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.379      ; 0.286      ;
; 0.387  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.380      ; 0.287      ;
; 0.389  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.379      ; 0.288      ;
; 0.390  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.379      ; 0.289      ;
; 0.421  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.352      ; 0.293      ;
; 0.430  ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.558      ; 0.988      ;
; 0.454  ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.688      ; 1.142      ;
; 0.479  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.286      ; 0.285      ;
; 0.492  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.283      ; 0.295      ;
; 0.493  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.285      ; 0.298      ;
; 0.546  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.220      ; 0.286      ;
; 0.546  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.221      ; 0.287      ;
; 0.548  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.220      ; 0.288      ;
; 0.549  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.220      ; 0.289      ;
; 0.549  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.811      ; 0.880      ;
; 0.567  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.687      ; 0.774      ;
; 0.572  ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.586      ; 1.158      ;
; 0.580  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.193      ; 0.293      ;
; 0.583  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.685      ; 0.788      ;
; 0.610  ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.811      ; 0.941      ;
; 0.651  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.124      ; 0.295      ;
; 0.660  ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.701      ; 0.881      ;
; 0.665  ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.700      ; 0.885      ;
; 0.742  ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.685      ; 0.947      ;
; 0.774  ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.481      ; 0.775      ;
; 0.780  ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.482      ; 0.782      ;
; 0.793  ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.592      ; 0.905      ;
; 0.809  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.031      ; 0.880      ;
; 0.827  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.093     ; 0.774      ;
; 0.843  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.095     ; 0.788      ;
; 0.860  ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.125     ; 0.775      ;
; 0.866  ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.124     ; 0.782      ;
; 0.870  ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.031      ; 0.941      ;
; 0.879  ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.014     ; 0.905      ;
; 0.883  ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.468      ; 0.871      ;
; 0.899  ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.466      ; 0.885      ;
; 0.912  ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.466      ; 0.898      ;
; 0.920  ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.079     ; 0.881      ;
; 0.925  ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.080     ; 0.885      ;
; 0.957  ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.681      ; 1.158      ;
; 0.969  ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.138     ; 0.871      ;
; 0.985  ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.140     ; 0.885      ;
; 0.998  ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.140     ; 0.898      ;
; 1.002  ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.095     ; 0.947      ;
; 1.005  ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.463      ; 0.988      ;
; 1.029  ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.593      ; 1.142      ;
; 1.091  ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.143     ; 0.988      ;
; 1.115  ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.013     ; 1.142      ;
; 1.214  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.126      ; 0.880      ;
; 1.217  ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.099     ; 1.158      ;
; 1.232  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.002      ; 0.774      ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Logic_in[0]'                                                                                  ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.116 ; Reg:reg2T|Reg_out[3] ; Reg:reg1|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.084      ; 3.152      ;
; -1.094 ; Reg:reg2T|Reg_out[6] ; Reg:reg1|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.078      ; 3.168      ;
; -1.088 ; Reg:reg2T|Reg_out[5] ; Reg:reg1|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.085      ; 3.181      ;
; -1.049 ; Reg:reg2T|Reg_out[7] ; Reg:reg1|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.079      ; 3.214      ;
; -1.030 ; Reg:reg2T|Reg_out[7] ; Reg:reg0|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.217      ; 2.871      ;
; -1.029 ; Reg:reg2T|Reg_out[0] ; Reg:reg0|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.223      ; 2.878      ;
; -1.015 ; Reg:reg2T|Reg_out[4] ; Reg:reg1|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.083      ; 3.252      ;
; -1.002 ; Reg:reg2T|Reg_out[4] ; Reg:reg0|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.221      ; 2.903      ;
; -0.988 ; Reg:reg2T|Reg_out[5] ; Reg:reg0|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.222      ; 2.918      ;
; -0.981 ; Reg:reg2T|Reg_out[0] ; Reg:reg1|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.086      ; 3.289      ;
; -0.945 ; Reg:reg2T|Reg_out[2] ; Reg:reg1|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.086      ; 3.325      ;
; -0.940 ; Reg:reg2T|Reg_out[6] ; Reg:reg0|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.216      ; 2.960      ;
; -0.927 ; Reg:reg2T|Reg_out[1] ; Reg:reg0|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.223      ; 2.980      ;
; -0.918 ; Reg:reg2T|Reg_out[2] ; Reg:reg0|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.224      ; 2.990      ;
; -0.916 ; Reg:reg2T|Reg_out[3] ; Reg:reg0|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 4.222      ; 2.990      ;
; -0.817 ; Reg:reg2T|Reg_out[1] ; Reg:reg1|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 4.085      ; 3.452      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Logic_exe'                                                                                                          ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; 0.363 ; Multiplexor:Mux|currAns[7] ; Reg:reg2T|Reg_out[7] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.051      ; 0.588      ;
; 0.376 ; Multiplexor:Mux|currAns[2] ; Reg:reg2T|Reg_out[2] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.070      ; 0.620      ;
; 0.376 ; Multiplexor:Mux|currAns[0] ; Reg:reg2T|Reg_out[0] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.069      ; 0.619      ;
; 0.467 ; Multiplexor:Mux|currAns[1] ; Reg:reg2T|Reg_out[1] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.167      ; 0.808      ;
; 0.499 ; Multiplexor:Mux|currAns[4] ; Reg:reg2T|Reg_out[4] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.053      ; 0.726      ;
; 0.514 ; Multiplexor:Mux|currAns[3] ; Reg:reg2T|Reg_out[3] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.061      ; 0.749      ;
; 0.528 ; Multiplexor:Mux|currAns[6] ; Reg:reg2T|Reg_out[6] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.070      ; 0.772      ;
; 0.537 ; Multiplexor:Mux|currAns[5] ; Reg:reg2T|Reg_out[5] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.063      ; 0.774      ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Decoder_1:Decoder1|instrC[3]'                                                                                                      ;
+-------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                    ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; 1.312 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.311      ; 3.653      ;
; 1.364 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.309      ; 3.703      ;
; 1.496 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.323      ; 3.849      ;
; 1.584 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.303      ; 3.917      ;
; 1.586 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.321      ; 3.937      ;
; 1.678 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.575     ; 1.133      ;
; 1.710 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.596     ; 1.144      ;
; 1.735 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.300      ; 4.065      ;
; 1.889 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.200      ; 4.119      ;
; 1.903 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.302      ; 4.235      ;
; 1.929 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.311      ; 3.770      ;
; 1.966 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.309      ; 3.805      ;
; 2.002 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.508     ; 1.524      ;
; 2.024 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.311      ; 4.365      ;
; 2.061 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.309      ; 4.400      ;
; 2.105 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.323      ; 3.958      ;
; 2.183 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.321      ; 4.034      ;
; 2.200 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.323      ; 4.553      ;
; 2.202 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.303      ; 4.035      ;
; 2.278 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.321      ; 4.629      ;
; 2.303 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.303      ; 4.636      ;
; 2.322 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.497     ; 1.855      ;
; 2.327 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.499     ; 1.858      ;
; 2.340 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.300      ; 4.170      ;
; 2.356 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.585     ; 1.801      ;
; 2.356 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.587     ; 1.799      ;
; 2.358 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.506     ; 1.882      ;
; 2.379 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.608     ; 1.801      ;
; 2.392 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.487     ; 1.935      ;
; 2.396 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.594     ; 1.832      ;
; 2.405 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.696     ; 1.739      ;
; 2.435 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.300      ; 4.765      ;
; 2.463 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.860     ; 1.133      ;
; 2.493 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.302      ; 4.325      ;
; 2.495 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.200      ; 4.225      ;
; 2.495 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.881     ; 1.144      ;
; 2.571 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.485     ; 2.116      ;
; 2.588 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.302      ; 4.920      ;
; 2.590 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 2.200      ; 4.820      ;
; 2.597 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.573     ; 2.054      ;
; 2.599 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.505     ; 2.124      ;
; 2.631 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.311      ; 4.472      ;
; 2.653 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.593     ; 2.090      ;
; 2.683 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.309      ; 4.522      ;
; 2.704 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.710     ; 1.524      ;
; 2.815 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.323      ; 4.668      ;
; 2.903 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.303      ; 4.736      ;
; 2.905 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.321      ; 4.756      ;
; 3.024 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.699     ; 1.855      ;
; 3.029 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.701     ; 1.858      ;
; 3.054 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.300      ; 4.884      ;
; 3.060 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.708     ; 1.882      ;
; 3.081 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.810     ; 1.801      ;
; 3.088 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.139     ; 1.479      ;
; 3.094 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.689     ; 1.935      ;
; 3.141 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.870     ; 1.801      ;
; 3.141 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.872     ; 1.799      ;
; 3.180 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.034     ; 2.676      ;
; 3.180 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.022     ; 2.688      ;
; 3.181 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.879     ; 1.832      ;
; 3.190 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.981     ; 1.739      ;
; 3.192 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.040     ; 2.682      ;
; 3.201 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.041     ; 2.690      ;
; 3.208 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.200      ; 4.938      ;
; 3.235 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 2.302      ; 5.067      ;
; 3.265 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.316     ; 1.479      ;
; 3.273 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.687     ; 2.116      ;
; 3.301 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.707     ; 2.124      ;
; 3.352 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.032     ; 2.850      ;
; 3.382 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.858     ; 2.054      ;
; 3.438 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.878     ; 2.090      ;
; 3.552 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.020     ; 3.062      ;
; 3.581 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.118     ; 1.993      ;
; 3.621 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.143     ; 3.008      ;
; 3.637 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.043     ; 3.124      ;
; 3.673 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.128     ; 2.075      ;
; 3.673 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.130     ; 2.073      ;
; 3.713 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.137     ; 2.106      ;
; 3.722 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.239     ; 2.013      ;
; 3.758 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.295     ; 1.993      ;
; 3.850 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.305     ; 2.075      ;
; 3.850 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.307     ; 2.073      ;
; 3.890 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.314     ; 2.106      ;
; 3.899 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.416     ; 2.013      ;
; 3.909 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.116     ; 2.323      ;
; 3.935 ; Decoder_1:Decoder1|imm[7]          ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.141     ; 1.824      ;
; 3.970 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.136     ; 2.364      ;
; 4.004 ; Decoder_1:Decoder1|imm[3]          ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.126     ; 1.908      ;
; 4.086 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.293     ; 2.323      ;
; 4.117 ; Decoder_1:Decoder1|imm[0]          ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.160     ; 1.987      ;
; 4.147 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.313     ; 2.364      ;
; 4.233 ; Decoder_1:Decoder1|imm[5]          ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.120     ; 2.143      ;
; 4.279 ; Decoder_1:Decoder1|imm[2]          ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.159     ; 2.150      ;
; 4.446 ; Decoder_1:Decoder1|imm[4]          ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.114     ; 2.362      ;
; 4.572 ; Reg:reg1|Reg_out[2]                ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.957     ; 1.645      ;
; 4.577 ; Decoder_1:Decoder1|imm[6]          ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.159     ; 2.448      ;
; 4.635 ; Reg:reg1|Reg_out[5]                ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.935     ; 1.730      ;
; 4.648 ; Decoder_1:Decoder1|imm[1]          ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.259     ; 2.419      ;
; 4.696 ; bitInverter:toInvert|invert_out[4] ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -3.246     ; 1.480      ;
; 4.818 ; bitInverter:toInvert|invert_out[0] ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -3.263     ; 1.585      ;
+-------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Logic_in[11]'                                                                               ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; -1.529 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 2.896      ; 3.997      ;
; -1.434 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 2.896      ; 3.922      ;
; -1.419 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 2.808      ; 4.014      ;
; -1.258 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 2.808      ; 3.873      ;
; -1.114 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 3.181      ; 3.867      ;
; -1.053 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 3.010      ; 3.850      ;
; -1.009 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 3.181      ; 3.782      ;
; -0.935 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 3.010      ; 3.752      ;
; -0.899 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 2.896      ; 3.867      ;
; -0.871 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 3.439      ; 4.124      ;
; -0.794 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 2.896      ; 3.782      ;
; -0.755 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 2.808      ; 3.850      ;
; -0.744 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 3.181      ; 3.997      ;
; -0.717 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 3.010      ; 4.014      ;
; -0.649 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 3.181      ; 3.922      ;
; -0.637 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 2.808      ; 3.752      ;
; -0.556 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 3.010      ; 3.873      ;
; -0.535 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 3.439      ; 4.288      ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Logic_in[0]'                                                                               ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.714 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; 0.500        ; 3.616      ; 4.124      ;
; -0.378 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; 1.000        ; 3.616      ; 4.288      ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Logic_in[11]'                                                                                ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; -0.961 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 4.031      ; 3.070      ;
; -0.922 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 3.802      ; 2.880      ;
; -0.810 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 3.743      ; 2.933      ;
; -0.744 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 3.762      ; 3.018      ;
; -0.618 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 4.031      ; 2.933      ;
; -0.427 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 3.557      ; 3.130      ;
; -0.402 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 3.762      ; 2.880      ;
; -0.304 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 3.802      ; 3.018      ;
; -0.232 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 4.031      ; 3.839      ;
; -0.193 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 3.743      ; 3.070      ;
; -0.142 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 3.802      ; 3.700      ;
; -0.077 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 3.557      ; 3.000      ;
; -0.068 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 3.743      ; 3.715      ;
; 0.054  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 3.762      ; 3.856      ;
; 0.144  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 4.031      ; 3.715      ;
; 0.398  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 3.762      ; 3.700      ;
; 0.514  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 3.802      ; 3.856      ;
; 0.556  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 3.743      ; 3.839      ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Logic_in[0]'                                                                                ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.674 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; 0.000        ; 3.764      ; 3.130      ;
; -0.304 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; -0.500       ; 3.764      ; 3.000      ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Logic_in[11]'                                                                   ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Logic_in[11] ; Rise       ; Logic_in[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[7]                ;
; -0.602 ; -0.602       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder_1:Decoder1|instrC[2]       ;
; -0.597 ; -0.597       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|comb~4|combout            ;
; -0.579 ; -0.579       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|instrC[2]|datad           ;
; -0.478 ; -0.478       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[0]|datac           ;
; -0.473 ; -0.473       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[0]       ;
; -0.463 ; -0.463       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|comb~9|combout            ;
; -0.455 ; -0.455       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|combout            ;
; -0.447 ; -0.447       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder_1:Decoder1|instrC[0]       ;
; -0.442 ; -0.442       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|instrC[0]|datac           ;
; -0.381 ; -0.381       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder1|instrC[2]|datad           ;
; -0.374 ; -0.374       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[2]|datad           ;
; -0.362 ; -0.362       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder1|comb~4|combout            ;
; -0.358 ; -0.358       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder_1:Decoder1|instrC[2]       ;
; -0.355 ; -0.355       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~4|combout            ;
; -0.351 ; -0.351       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[2]       ;
; -0.272 ; -0.272       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~4|datac              ;
; -0.271 ; -0.271       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|datac              ;
; -0.236 ; -0.236       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[3]~8|combout       ;
; -0.235 ; -0.235       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|dataa              ;
; -0.231 ; -0.231       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~4|datad              ;
; -0.230 ; -0.230       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[3]~10|combout      ;
; -0.228 ; -0.228       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder1|instrC[0]|datac           ;
; -0.223 ; -0.223       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder_1:Decoder1|instrC[0]       ;
; -0.218 ; -0.218       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~9|combout            ;
; -0.205 ; -0.205       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder1|comb~9|combout            ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[0]       ;
; -0.197 ; -0.197       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|instrC[0]|datac           ;
; -0.142 ; -0.142       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|datad              ;
; -0.139 ; -0.139       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[0]~13|combout      ;
; -0.112 ; -0.112       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[2]       ;
; -0.107 ; -0.107       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~4|combout            ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|instrC[2]|datad           ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~4|datad              ;
; -0.031 ; -0.031       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|instrC[3]~10|combout      ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~9|dataa              ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|instrC[3]~8|combout       ;
; 0.045  ; 0.045        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~4|datac              ;
; 0.045  ; 0.045        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|comb~9|datac              ;
; 0.066  ; 0.282        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[0]                ;
; 0.066  ; 0.282        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[6]                ;
; 0.066  ; 0.282        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[7]                ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[1]                ;
; 0.067  ; 0.283        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[5]                ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[2]                ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[3]                ;
; 0.068  ; 0.284        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[4]                ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[2] ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[1] ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[3] ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[2]  ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[5]  ;
; 0.101  ; 0.101        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|instrC[0]~13|combout      ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[0]  ;
; 0.103  ; 0.103        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[1]  ;
; 0.104  ; 0.104        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|comb~9|datad              ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[3]  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[4]  ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[0] ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[5] ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[6]  ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[7]  ;
; 0.107  ; 0.107        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[4] ;
; 0.107  ; 0.107        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[0]|datac        ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[0]|datac       ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[5]|datac       ;
; 0.108  ; 0.108        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[1]|datac        ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[6] ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[7] ;
; 0.109  ; 0.109        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[4]|datac       ;
; 0.109  ; 0.109        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[3]|datac        ;
; 0.109  ; 0.109        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[4]|datac        ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[1]|dataa       ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[2]|dataa       ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[3]|dataa       ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[6]|datac       ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[7]|datac       ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[2]|dataa        ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[5]|dataa        ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[6]|datac        ;
; 0.111  ; 0.111        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[7]|datac        ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|isSub~clkctrl|inclk[0]    ;
; 0.133  ; 0.133        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|isSub~clkctrl|outclk      ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Rise       ; Decoder1|instrC[0]~13|combout      ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Logic_in[0]'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Logic_in[0] ; Rise       ; Logic_in[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[7]          ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[0]          ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[6]          ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[7]          ;
; 0.050  ; 0.266        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[1]          ;
; 0.050  ; 0.266        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[5]          ;
; 0.051  ; 0.267        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[2]          ;
; 0.051  ; 0.267        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[3]          ;
; 0.051  ; 0.267        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[4]          ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[0]          ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[1]          ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[2]          ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[3]          ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[4]          ;
; 0.255  ; 0.439        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[5]          ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[6]          ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[7]          ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[0]|clk          ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[6]|clk          ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[7]|clk          ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[1]|clk          ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[5]|clk          ;
; 0.291  ; 0.291        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[2]|clk          ;
; 0.291  ; 0.291        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[3]|clk          ;
; 0.291  ; 0.291        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[4]|clk          ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0~clkctrl|inclk[0]  ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0~clkctrl|outclk    ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0|combout           ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[6]          ;
; 0.340  ; 0.556        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[7]          ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[0]          ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[1]          ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[2]          ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[3]          ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[4]          ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[5]          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~4|datad   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Logic_in[0]~input|o          ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder_1:Decoder1|instrC[1] ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|Equal1~1|datab      ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~1|datab   ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0|datad             ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg1|datad             ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder1|Equal1~1|combout    ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[1]|datad     ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~1|combout ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; regEN|reg1|combout           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~4|combout ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder1|Equal1~2|datab      ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder1|Equal1~2|combout    ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|inclk[0]  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|outclk    ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[0]|clk          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[1]|clk          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[2]|clk          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[3]|clk          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[4]|clk          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[5]|clk          ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[6]|clk          ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; Logic_in[0]~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Logic_in[0]~input|i          ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[1]          ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[2]          ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[3]          ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[4]          ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[5]          ;
; 0.548  ; 0.732        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[6]          ;
; 0.548  ; 0.732        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[7]          ;
; 0.549  ; 0.733        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[0]          ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[6]|clk          ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[7]|clk          ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[0]|clk          ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[1]|clk          ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[2]|clk          ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[3]|clk          ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[4]|clk          ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[5]|clk          ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Decoder1|Equal1~2|datab      ;
; 0.617  ; 0.617        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Decoder1|Equal1~2|combout    ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|inclk[0]  ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|outclk    ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~4|combout ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Decoder1|Equal1~1|combout    ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Logic_exe'                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Logic_exe ; Rise       ; Logic_exe                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[7]            ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[1]            ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[2]            ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[3]            ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[4]            ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[5]            ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[6]            ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[7]            ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[0]            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|outclk   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[0]            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[1]            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[3]            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[4]            ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[5]            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[1]|clk            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[2]|clk            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[3]|clk            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[4]|clk            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[5]|clk            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[6]|clk            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[7]|clk            ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[2]            ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[6]            ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[7]            ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~input|i               ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[0]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[1]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[3]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[4]|clk            ;
; 0.619  ; 0.619        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[5]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[2]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[6]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[7]|clk            ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|inclk[0] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~input|o               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Decoder_1:Decoder1|instrC[3]'                                                                   ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[0]          ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[2]          ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[6]          ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[3]          ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[4]          ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[5]          ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[7]          ;
; 0.463 ; 0.463        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[1]|datad                ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[0]|datac                ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[2]|datac                ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[6]|datac                ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[3]|datac                ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[4]|datac                ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[5]|datac                ;
; 0.468 ; 0.468        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[7]|datac                ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[1]          ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|inclk[0] ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]|combout          ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|inclk[0] ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|outclk   ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[1]          ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[3]|datac                ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[5]|datac                ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[7]|datac                ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[2]|datac                ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[4]|datac                ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[6]|datac                ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[3]          ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[5]          ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[7]          ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[2]          ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[4]          ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[6]          ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[0]|datac                ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[1]|datad                ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[0]          ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Logic_in[*]   ; Decoder_1:Decoder1|instrC[3] ; 8.750  ; 9.107  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 4.103  ; 4.193  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[1]  ; Decoder_1:Decoder1|instrC[3] ; 5.574  ; 5.873  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[2]  ; Decoder_1:Decoder1|instrC[3] ; 5.212  ; 5.513  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[6]  ; Decoder_1:Decoder1|instrC[3] ; 7.834  ; 8.267  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[7]  ; Decoder_1:Decoder1|instrC[3] ; 8.357  ; 8.654  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[8]  ; Decoder_1:Decoder1|instrC[3] ; 8.661  ; 8.925  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[9]  ; Decoder_1:Decoder1|instrC[3] ; 7.493  ; 7.900  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[10] ; Decoder_1:Decoder1|instrC[3] ; 6.646  ; 6.748  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 5.915  ; 6.015  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[12] ; Decoder_1:Decoder1|instrC[3] ; 8.547  ; 8.831  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[13] ; Decoder_1:Decoder1|instrC[3] ; 8.750  ; 9.107  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[14] ; Decoder_1:Decoder1|instrC[3] ; 8.584  ; 8.939  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[15] ; Decoder_1:Decoder1|instrC[3] ; 8.468  ; 8.896  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; Logic_in[*]   ; Logic_in[11]                 ; 0.124  ; 0.478  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[0]  ; Logic_in[11]                 ; -1.514 ; -1.372 ; Rise       ; Logic_in[11]                 ;
;  Logic_in[1]  ; Logic_in[11]                 ; 0.124  ; 0.478  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[2]  ; Logic_in[11]                 ; -0.010 ; 0.338  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[3]  ; Logic_in[11]                 ; -0.082 ; 0.276  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[4]  ; Logic_in[11]                 ; -0.141 ; 0.259  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[5]  ; Logic_in[11]                 ; -0.153 ; 0.232  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[6]  ; Logic_in[11]                 ; 0.024  ; 0.399  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[7]  ; Logic_in[11]                 ; -0.167 ; 0.187  ; Rise       ; Logic_in[11]                 ;
; Logic_in[*]   ; Logic_in[11]                 ; 2.247  ; 2.589  ; Fall       ; Logic_in[11]                 ;
;  Logic_in[9]  ; Logic_in[11]                 ; 2.247  ; 2.589  ; Fall       ; Logic_in[11]                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Logic_in[*]   ; Decoder_1:Decoder1|instrC[3] ; -1.294 ; -1.407 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -2.054 ; -2.161 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[1]  ; Decoder_1:Decoder1|instrC[3] ; -3.475 ; -3.800 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[2]  ; Decoder_1:Decoder1|instrC[3] ; -3.127 ; -3.453 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[6]  ; Decoder_1:Decoder1|instrC[3] ; -3.224 ; -3.586 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[7]  ; Decoder_1:Decoder1|instrC[3] ; -3.000 ; -3.356 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[8]  ; Decoder_1:Decoder1|instrC[3] ; -2.940 ; -3.300 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[9]  ; Decoder_1:Decoder1|instrC[3] ; -3.166 ; -3.477 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[10] ; Decoder_1:Decoder1|instrC[3] ; -1.294 ; -1.407 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -1.342 ; -1.459 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[12] ; Decoder_1:Decoder1|instrC[3] ; -3.131 ; -3.456 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[13] ; Decoder_1:Decoder1|instrC[3] ; -3.606 ; -3.926 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[14] ; Decoder_1:Decoder1|instrC[3] ; -3.730 ; -4.051 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[15] ; Decoder_1:Decoder1|instrC[3] ; -3.507 ; -3.880 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; Logic_in[*]   ; Logic_in[11]                 ; 2.322  ; 2.188  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[0]  ; Logic_in[11]                 ; 2.322  ; 2.188  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[1]  ; Logic_in[11]                 ; 0.751  ; 0.413  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[2]  ; Logic_in[11]                 ; 1.007  ; 0.675  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[3]  ; Logic_in[11]                 ; 0.944  ; 0.605  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[4]  ; Logic_in[11]                 ; 1.007  ; 0.624  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[5]  ; Logic_in[11]                 ; 1.014  ; 0.649  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[6]  ; Logic_in[11]                 ; 0.850  ; 0.492  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[7]  ; Logic_in[11]                 ; 1.030  ; 0.695  ; Rise       ; Logic_in[11]                 ;
; Logic_in[*]   ; Logic_in[11]                 ; -1.449 ; -1.775 ; Fall       ; Logic_in[11]                 ;
;  Logic_in[9]  ; Logic_in[11]                 ; -1.449 ; -1.775 ; Fall       ; Logic_in[11]                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; a0                ; Decoder_1:Decoder1|instrC[3] ; 8.735  ; 8.676  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 9.610  ; 9.602  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 8.409  ; 8.424  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 9.308  ; 9.249  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 8.409  ; 8.381  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 8.859  ; 8.876  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 7.980  ; 8.156  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 8.272  ; 8.173  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 8.341  ; 8.246  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 8.825  ; 8.951  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 8.687  ; 8.560  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 8.798  ; 8.714  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 8.437  ; 8.311  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 9.059  ; 9.171  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a0                ; Decoder_1:Decoder1|instrC[3] ; 8.835  ; 8.690  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 9.656  ; 9.633  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 8.411  ; 8.539  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 9.348  ; 9.320  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 8.524  ; 8.383  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 8.974  ; 8.878  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 8.065  ; 8.182  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 8.315  ; 8.208  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 8.384  ; 8.281  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 8.860  ; 8.994  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 8.730  ; 8.595  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 8.841  ; 8.749  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 8.480  ; 8.346  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 9.094  ; 9.214  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; regT_valueout[*]  ; Logic_exe                    ; 8.329  ; 8.376  ; Rise       ; Logic_exe                    ;
;  regT_valueout[0] ; Logic_exe                    ; 7.295  ; 7.324  ; Rise       ; Logic_exe                    ;
;  regT_valueout[1] ; Logic_exe                    ; 5.693  ; 5.633  ; Rise       ; Logic_exe                    ;
;  regT_valueout[2] ; Logic_exe                    ; 7.762  ; 7.722  ; Rise       ; Logic_exe                    ;
;  regT_valueout[3] ; Logic_exe                    ; 5.617  ; 5.528  ; Rise       ; Logic_exe                    ;
;  regT_valueout[4] ; Logic_exe                    ; 6.067  ; 5.971  ; Rise       ; Logic_exe                    ;
;  regT_valueout[5] ; Logic_exe                    ; 6.102  ; 6.020  ; Rise       ; Logic_exe                    ;
;  regT_valueout[6] ; Logic_exe                    ; 6.382  ; 6.297  ; Rise       ; Logic_exe                    ;
;  regT_valueout[7] ; Logic_exe                    ; 8.329  ; 8.376  ; Rise       ; Logic_exe                    ;
; a0                ; Logic_in[0]                  ; 12.515 ; 12.416 ; Rise       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 13.350 ; 13.342 ; Rise       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 12.149 ; 12.219 ; Rise       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 13.048 ; 13.000 ; Rise       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 12.204 ; 12.121 ; Rise       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 12.654 ; 12.616 ; Rise       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 11.745 ; 11.896 ; Rise       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 12.355 ; 12.269 ; Rise       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 12.381 ; 12.342 ; Rise       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 12.921 ; 13.031 ; Rise       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 12.770 ; 12.656 ; Rise       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 12.879 ; 12.810 ; Rise       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 12.522 ; 12.407 ; Rise       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 13.155 ; 13.254 ; Rise       ; Logic_in[0]                  ;
; reg1_valueout[*]  ; Logic_in[0]                  ; 11.277 ; 11.243 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[0] ; Logic_in[0]                  ; 10.374 ; 10.295 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[1] ; Logic_in[0]                  ; 10.316 ; 10.229 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[2] ; Logic_in[0]                  ; 9.970  ; 9.901  ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[3] ; Logic_in[0]                  ; 10.139 ; 10.051 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[4] ; Logic_in[0]                  ; 10.482 ; 10.425 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[5] ; Logic_in[0]                  ; 10.262 ; 10.156 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[6] ; Logic_in[0]                  ; 11.277 ; 11.243 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[7] ; Logic_in[0]                  ; 10.184 ; 10.113 ; Rise       ; Logic_in[0]                  ;
; a0                ; Logic_in[0]                  ; 12.487 ; 12.389 ; Fall       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 13.332 ; 13.321 ; Fall       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 12.105 ; 12.205 ; Fall       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 13.000 ; 12.961 ; Fall       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 12.164 ; 12.058 ; Fall       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 12.625 ; 12.589 ; Fall       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 11.751 ; 11.876 ; Fall       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 11.729 ; 11.592 ; Fall       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 11.779 ; 11.645 ; Fall       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 12.267 ; 12.390 ; Fall       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 12.144 ; 11.993 ; Fall       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 12.221 ; 12.147 ; Fall       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 11.858 ; 11.749 ; Fall       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 12.501 ; 12.608 ; Fall       ; Logic_in[0]                  ;
; reg0_valueout[*]  ; Logic_in[0]                  ; 11.297 ; 11.265 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[0] ; Logic_in[0]                  ; 11.297 ; 11.265 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[1] ; Logic_in[0]                  ; 10.398 ; 10.274 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[2] ; Logic_in[0]                  ; 10.390 ; 10.340 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[3] ; Logic_in[0]                  ; 10.400 ; 10.289 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[4] ; Logic_in[0]                  ; 10.239 ; 10.143 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[5] ; Logic_in[0]                  ; 10.177 ; 10.069 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[6] ; Logic_in[0]                  ; 11.032 ; 11.022 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[7] ; Logic_in[0]                  ; 10.074 ; 10.021 ; Fall       ; Logic_in[0]                  ;
; a0                ; Logic_in[11]                 ; 11.717 ; 11.618 ; Rise       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 12.552 ; 12.544 ; Rise       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 11.351 ; 11.421 ; Rise       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 12.250 ; 12.202 ; Rise       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 11.406 ; 11.323 ; Rise       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 11.856 ; 11.818 ; Rise       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 10.947 ; 11.098 ; Rise       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 11.557 ; 11.471 ; Rise       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 11.583 ; 11.544 ; Rise       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 12.123 ; 12.233 ; Rise       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 11.972 ; 11.858 ; Rise       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 12.081 ; 12.012 ; Rise       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 11.724 ; 11.609 ; Rise       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 12.357 ; 12.456 ; Rise       ; Logic_in[11]                 ;
; reg1_valueout[*]  ; Logic_in[11]                 ; 10.479 ; 10.445 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[0] ; Logic_in[11]                 ; 9.576  ; 9.497  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[1] ; Logic_in[11]                 ; 9.518  ; 9.431  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[2] ; Logic_in[11]                 ; 9.172  ; 9.103  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[3] ; Logic_in[11]                 ; 9.341  ; 9.253  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[4] ; Logic_in[11]                 ; 9.684  ; 9.627  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[5] ; Logic_in[11]                 ; 9.464  ; 9.358  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[6] ; Logic_in[11]                 ; 10.479 ; 10.445 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[7] ; Logic_in[11]                 ; 9.386  ; 9.315  ; Rise       ; Logic_in[11]                 ;
; a0                ; Logic_in[11]                 ; 11.672 ; 11.574 ; Fall       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 12.517 ; 12.506 ; Fall       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 11.290 ; 11.390 ; Fall       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 12.185 ; 12.146 ; Fall       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 11.349 ; 11.243 ; Fall       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 11.810 ; 11.774 ; Fall       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 10.936 ; 11.061 ; Fall       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 10.914 ; 10.777 ; Fall       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 10.964 ; 10.830 ; Fall       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 11.452 ; 11.575 ; Fall       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 11.329 ; 11.178 ; Fall       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 11.406 ; 11.332 ; Fall       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 11.043 ; 10.934 ; Fall       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 11.686 ; 11.793 ; Fall       ; Logic_in[11]                 ;
; reg0_valueout[*]  ; Logic_in[11]                 ; 10.482 ; 10.450 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[0] ; Logic_in[11]                 ; 10.482 ; 10.450 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[1] ; Logic_in[11]                 ; 9.583  ; 9.459  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[2] ; Logic_in[11]                 ; 9.575  ; 9.525  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[3] ; Logic_in[11]                 ; 9.585  ; 9.474  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[4] ; Logic_in[11]                 ; 9.424  ; 9.328  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[5] ; Logic_in[11]                 ; 9.362  ; 9.254  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[6] ; Logic_in[11]                 ; 10.217 ; 10.207 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[7] ; Logic_in[11]                 ; 9.259  ; 9.206  ; Fall       ; Logic_in[11]                 ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; a0                ; Decoder_1:Decoder1|instrC[3] ; 7.572  ; 7.482  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 8.404  ; 8.378  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 7.223  ; 7.319  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 8.084  ; 8.051  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 7.273  ; 7.183  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 7.694  ; 7.660  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 6.845  ; 7.001  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 6.639  ; 6.526  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 6.690  ; 6.607  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 7.160  ; 7.308  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 7.039  ; 6.903  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 7.145  ; 7.040  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 6.819  ; 6.667  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 7.370  ; 7.508  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a0                ; Decoder_1:Decoder1|instrC[3] ; 7.642  ; 7.524  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 8.446  ; 8.448  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 7.265  ; 7.389  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 8.126  ; 8.101  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 7.343  ; 7.225  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 7.736  ; 7.726  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 6.915  ; 7.043  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 6.730  ; 6.611  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 6.781  ; 6.692  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 7.245  ; 7.399  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 7.130  ; 6.988  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 7.236  ; 7.125  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 6.910  ; 6.752  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 7.455  ; 7.599  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; regT_valueout[*]  ; Logic_exe                    ; 5.435  ; 5.346  ; Rise       ; Logic_exe                    ;
;  regT_valueout[0] ; Logic_exe                    ; 7.046  ; 7.069  ; Rise       ; Logic_exe                    ;
;  regT_valueout[1] ; Logic_exe                    ; 5.507  ; 5.446  ; Rise       ; Logic_exe                    ;
;  regT_valueout[2] ; Logic_exe                    ; 7.494  ; 7.452  ; Rise       ; Logic_exe                    ;
;  regT_valueout[3] ; Logic_exe                    ; 5.435  ; 5.346  ; Rise       ; Logic_exe                    ;
;  regT_valueout[4] ; Logic_exe                    ; 5.866  ; 5.771  ; Rise       ; Logic_exe                    ;
;  regT_valueout[5] ; Logic_exe                    ; 5.900  ; 5.817  ; Rise       ; Logic_exe                    ;
;  regT_valueout[6] ; Logic_exe                    ; 6.170  ; 6.084  ; Rise       ; Logic_exe                    ;
;  regT_valueout[7] ; Logic_exe                    ; 8.039  ; 8.080  ; Rise       ; Logic_exe                    ;
; a0                ; Logic_in[0]                  ; 11.233 ; 11.115 ; Rise       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 12.037 ; 12.045 ; Rise       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 10.856 ; 10.992 ; Rise       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 11.717 ; 11.692 ; Rise       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 10.946 ; 10.816 ; Rise       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 11.327 ; 11.317 ; Rise       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 10.516 ; 10.634 ; Rise       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 10.779 ; 10.676 ; Rise       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 10.832 ; 10.736 ; Rise       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 11.307 ; 11.443 ; Rise       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 11.178 ; 11.048 ; Rise       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 11.318 ; 11.188 ; Rise       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 10.953 ; 10.813 ; Rise       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 11.523 ; 11.647 ; Rise       ; Logic_in[0]                  ;
; reg1_valueout[*]  ; Logic_in[0]                  ; 9.527  ; 9.457  ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[0] ; Logic_in[0]                  ; 9.915  ; 9.835  ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[1] ; Logic_in[0]                  ; 9.860  ; 9.772  ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[2] ; Logic_in[0]                  ; 9.527  ; 9.457  ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[3] ; Logic_in[0]                  ; 9.690  ; 9.602  ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[4] ; Logic_in[0]                  ; 10.019 ; 9.961  ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[5] ; Logic_in[0]                  ; 9.807  ; 9.701  ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[6] ; Logic_in[0]                  ; 10.804 ; 10.769 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[7] ; Logic_in[0]                  ; 9.732  ; 9.660  ; Rise       ; Logic_in[0]                  ;
; a0                ; Logic_in[0]                  ; 9.499  ; 9.381  ; Fall       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 10.303 ; 10.305 ; Fall       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 9.122  ; 9.246  ; Fall       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 9.983  ; 9.958  ; Fall       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 9.200  ; 9.082  ; Fall       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 9.593  ; 9.583  ; Fall       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 8.772  ; 8.900  ; Fall       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 8.568  ; 8.455  ; Fall       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 8.619  ; 8.536  ; Fall       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 9.089  ; 9.237  ; Fall       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 8.968  ; 8.832  ; Fall       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 9.074  ; 8.969  ; Fall       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 8.748  ; 8.596  ; Fall       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 9.299  ; 9.437  ; Fall       ; Logic_in[0]                  ;
; reg0_valueout[*]  ; Logic_in[0]                  ; 9.628  ; 9.574  ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[0] ; Logic_in[0]                  ; 10.808 ; 10.773 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[1] ; Logic_in[0]                  ; 9.944  ; 9.821  ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[2] ; Logic_in[0]                  ; 9.930  ; 9.879  ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[3] ; Logic_in[0]                  ; 9.947  ; 9.836  ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[4] ; Logic_in[0]                  ; 9.793  ; 9.698  ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[5] ; Logic_in[0]                  ; 9.733  ; 9.625  ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[6] ; Logic_in[0]                  ; 10.552 ; 10.539 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[7] ; Logic_in[0]                  ; 9.628  ; 9.574  ; Fall       ; Logic_in[0]                  ;
; a0                ; Logic_in[11]                 ; 8.556  ; 8.438  ; Rise       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 9.360  ; 9.362  ; Rise       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 8.179  ; 8.303  ; Rise       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 9.040  ; 9.015  ; Rise       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 8.257  ; 8.139  ; Rise       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 8.650  ; 8.640  ; Rise       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 7.829  ; 7.957  ; Rise       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 7.644  ; 7.525  ; Rise       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 7.695  ; 7.606  ; Rise       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 8.159  ; 8.313  ; Rise       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 8.044  ; 7.902  ; Rise       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 8.150  ; 8.039  ; Rise       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 7.824  ; 7.666  ; Rise       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 8.369  ; 8.513  ; Rise       ; Logic_in[11]                 ;
; reg1_valueout[*]  ; Logic_in[11]                 ; 8.842  ; 8.772  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[0] ; Logic_in[11]                 ; 9.230  ; 9.150  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[1] ; Logic_in[11]                 ; 9.175  ; 9.087  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[2] ; Logic_in[11]                 ; 8.842  ; 8.772  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[3] ; Logic_in[11]                 ; 9.005  ; 8.917  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[4] ; Logic_in[11]                 ; 9.334  ; 9.276  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[5] ; Logic_in[11]                 ; 9.122  ; 9.016  ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[6] ; Logic_in[11]                 ; 10.119 ; 10.084 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[7] ; Logic_in[11]                 ; 9.047  ; 8.975  ; Rise       ; Logic_in[11]                 ;
; a0                ; Logic_in[11]                 ; 8.758  ; 8.640  ; Fall       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 9.562  ; 9.564  ; Fall       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 8.381  ; 8.505  ; Fall       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 9.242  ; 9.217  ; Fall       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 8.459  ; 8.341  ; Fall       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 8.852  ; 8.842  ; Fall       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 8.031  ; 8.159  ; Fall       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 7.846  ; 7.727  ; Fall       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 7.897  ; 7.808  ; Fall       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 8.361  ; 8.515  ; Fall       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 8.246  ; 8.104  ; Fall       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 8.352  ; 8.241  ; Fall       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 8.026  ; 7.868  ; Fall       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 8.571  ; 8.715  ; Fall       ; Logic_in[11]                 ;
; reg0_valueout[*]  ; Logic_in[11]                 ; 8.927  ; 8.873  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[0] ; Logic_in[11]                 ; 10.107 ; 10.072 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[1] ; Logic_in[11]                 ; 9.243  ; 9.120  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[2] ; Logic_in[11]                 ; 9.229  ; 9.178  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[3] ; Logic_in[11]                 ; 9.246  ; 9.135  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[4] ; Logic_in[11]                 ; 9.092  ; 8.997  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[5] ; Logic_in[11]                 ; 9.032  ; 8.924  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[6] ; Logic_in[11]                 ; 9.851  ; 9.838  ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[7] ; Logic_in[11]                 ; 8.927  ; 8.873  ; Fall       ; Logic_in[11]                 ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; Decoder_1:Decoder1|instrC[3] ; -5.743 ; -44.664       ;
; Logic_in[11]                 ; -1.860 ; -19.295       ;
; Logic_exe                    ; 0.382  ; 0.000         ;
; Logic_in[0]                  ; 0.762  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; Logic_in[11]                 ; -1.635 ; -5.080        ;
; Logic_in[0]                  ; -0.835 ; -12.061       ;
; Logic_exe                    ; 0.199  ; 0.000         ;
; Decoder_1:Decoder1|instrC[3] ; 0.595  ; 0.000         ;
+------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; Logic_in[11] ; -1.248 ; -2.423        ;
; Logic_in[0]  ; 0.183  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Removal Summary  ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; Logic_in[11] ; -0.607 ; -1.496        ;
; Logic_in[0]  ; -0.517 ; -0.517        ;
+--------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; Logic_in[11]                 ; -3.000 ; -33.681       ;
; Logic_in[0]                  ; -3.000 ; -20.370       ;
; Logic_exe                    ; -3.000 ; -11.216       ;
; Decoder_1:Decoder1|instrC[3] ; 0.461  ; 0.000         ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Decoder_1:Decoder1|instrC[3]'                                                                                                      ;
+--------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                    ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; -5.743 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.965     ; 2.859      ;
; -5.666 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.903     ; 2.763      ;
; -5.658 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.900     ; 2.757      ;
; -5.646 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.901     ; 2.748      ;
; -5.630 ; Reg:reg0|Reg_out[6]                ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.896     ; 2.733      ;
; -5.622 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.898     ; 2.727      ;
; -5.618 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.906     ; 2.715      ;
; -5.590 ; Reg:reg0|Reg_out[2]                ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.901     ; 2.692      ;
; -5.586 ; Reg:reg0|Reg_out[2]                ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.909     ; 2.680      ;
; -5.565 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.905     ; 2.660      ;
; -5.560 ; Reg:reg0|Reg_out[2]                ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.903     ; 2.656      ;
; -5.557 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.902     ; 2.654      ;
; -5.545 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.903     ; 2.645      ;
; -5.530 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.900     ; 2.633      ;
; -5.526 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.908     ; 2.621      ;
; -5.506 ; Reg:reg0|Reg_out[2]                ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.906     ; 2.600      ;
; -5.460 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.967     ; 2.574      ;
; -5.432 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.907     ; 2.525      ;
; -5.420 ; Reg:reg0|Reg_out[4]                ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.908     ; 2.512      ;
; -5.412 ; Reg:reg0|Reg_out[4]                ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.905     ; 2.506      ;
; -5.356 ; Reg:reg0|Reg_out[3]                ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.905     ; 2.451      ;
; -5.351 ; Reg:reg0|Reg_out[2]                ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.904     ; 2.450      ;
; -5.348 ; Reg:reg0|Reg_out[3]                ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.902     ; 2.445      ;
; -5.331 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.909     ; 2.422      ;
; -5.331 ; bitInverter:toInvert|invertedV[0]  ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.739     ; 2.673      ;
; -5.325 ; Reg:reg0|Reg_out[4]                ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.911     ; 2.417      ;
; -5.307 ; Reg:reg0|Reg_out[6]                ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.902     ; 2.408      ;
; -5.289 ; Reg:reg0|Reg_out[5]                ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.902     ; 2.386      ;
; -5.280 ; Reg:reg0|Reg_out[5]                ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.908     ; 2.375      ;
; -5.279 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.910     ; 2.372      ;
; -5.261 ; Reg:reg0|Reg_out[3]                ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.908     ; 2.356      ;
; -5.254 ; bitInverter:toInvert|invertedV[0]  ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.677     ; 2.577      ;
; -5.253 ; Reg:reg0|Reg_out[3]                ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.900     ; 2.356      ;
; -5.246 ; bitInverter:toInvert|invertedV[0]  ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.674     ; 2.571      ;
; -5.234 ; Reg:reg0|Reg_out[7]                ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.896     ; 2.337      ;
; -5.234 ; bitInverter:toInvert|invertedV[0]  ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.675     ; 2.562      ;
; -5.234 ; bitInverter:toInvert|invertedV[6]  ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.683     ; 2.550      ;
; -5.213 ; bitInverter:toInvert|invertedV[5]  ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.761     ; 2.451      ;
; -5.200 ; bitInverter:toInvert|invertedV[3]  ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.681     ; 2.519      ;
; -5.192 ; bitInverter:toInvert|invertedV[3]  ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.678     ; 2.513      ;
; -5.180 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.402     ; 2.859      ;
; -5.159 ; bitInverter:toInvert|invertedV[0]  ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.680     ; 2.482      ;
; -5.158 ; Reg:reg0|Reg_out[3]                ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.903     ; 2.258      ;
; -5.151 ; bitInverter:toInvert|invertedV[0]  ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.672     ; 2.482      ;
; -5.139 ; Reg:reg0|Reg_out[4]                ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.903     ; 2.239      ;
; -5.131 ; bitInverter:toInvert|invertedV[5]  ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.767     ; 2.367      ;
; -5.119 ; Reg:reg0|Reg_out[5]                ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.905     ; 2.214      ;
; -5.105 ; bitInverter:toInvert|invertedV[3]  ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.684     ; 2.424      ;
; -5.103 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.340     ; 2.763      ;
; -5.097 ; bitInverter:toInvert|invertedV[3]  ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.676     ; 2.424      ;
; -5.095 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.337     ; 2.757      ;
; -5.083 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.338     ; 2.748      ;
; -5.067 ; Reg:reg0|Reg_out[6]                ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.333     ; 2.733      ;
; -5.059 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.335     ; 2.727      ;
; -5.055 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.343     ; 2.715      ;
; -5.043 ; bitInverter:toInvert|invertedV[5]  ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.764     ; 2.279      ;
; -5.027 ; Reg:reg0|Reg_out[2]                ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.338     ; 2.692      ;
; -5.026 ; bitInverter:toInvert|invertedV[1]  ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.680     ; 2.346      ;
; -5.023 ; Reg:reg0|Reg_out[2]                ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.346     ; 2.680      ;
; -5.020 ; bitInverter:toInvert|invertedV[0]  ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.681     ; 2.339      ;
; -5.018 ; Reg:reg1|Reg_out[0]                ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -2.599     ; 3.000      ;
; -5.018 ; bitInverter:toInvert|invertedV[1]  ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.677     ; 2.340      ;
; -5.009 ; bitInverter:toInvert|invertedV[4]  ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.683     ; 2.326      ;
; -5.006 ; bitInverter:toInvert|invertedV[1]  ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.678     ; 2.331      ;
; -5.003 ; bitInverter:toInvert|invertedV[2]  ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.764     ; 2.239      ;
; -5.002 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.342     ; 2.660      ;
; -5.001 ; bitInverter:toInvert|invertedV[4]  ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.680     ; 2.320      ;
; -4.998 ; bitInverter:toInvert|invertedV[3]  ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.679     ; 2.322      ;
; -4.997 ; Reg:reg0|Reg_out[2]                ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.340     ; 2.656      ;
; -4.995 ; bitInverter:toInvert|invertedV[2]  ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.761     ; 2.233      ;
; -4.994 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.339     ; 2.654      ;
; -4.987 ; bitInverter:toInvert|invertedV[0]  ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.684     ; 2.306      ;
; -4.983 ; bitInverter:toInvert|invertedV[2]  ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.762     ; 2.224      ;
; -4.982 ; bitInverter:toInvert|invertedV[7]  ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.682     ; 2.299      ;
; -4.982 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.340     ; 2.645      ;
; -4.967 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.337     ; 2.633      ;
; -4.963 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.345     ; 2.621      ;
; -4.953 ; bitInverter:toInvert|invertedV[1]  ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.683     ; 2.273      ;
; -4.945 ; bitInverter:toInvert|invertedV[1]  ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.675     ; 2.273      ;
; -4.943 ; Reg:reg0|Reg_out[2]                ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.343     ; 2.600      ;
; -4.941 ; Reg:reg1|Reg_out[0]                ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -2.537     ; 2.904      ;
; -4.936 ; bitInverter:toInvert|invert_out[0] ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.740     ; 2.277      ;
; -4.933 ; Reg:reg1|Reg_out[0]                ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -2.534     ; 2.898      ;
; -4.927 ; Reg:reg0|Reg_out[2]                ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.910     ; 2.017      ;
; -4.925 ; bitInverter:toInvert|invertedV[1]  ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.742     ; 2.264      ;
; -4.921 ; Reg:reg1|Reg_out[0]                ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -2.535     ; 2.889      ;
; -4.914 ; bitInverter:toInvert|invertedV[4]  ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.686     ; 2.231      ;
; -4.911 ; bitInverter:toInvert|invertedV[6]  ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.689     ; 2.225      ;
; -4.908 ; bitInverter:toInvert|invertedV[2]  ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.767     ; 2.144      ;
; -4.900 ; bitInverter:toInvert|invertedV[2]  ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.759     ; 2.144      ;
; -4.897 ; Reg:reg0|Reg_out[1]                ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.404     ; 2.574      ;
; -4.869 ; Reg:reg0|Reg_out[0]                ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.344     ; 2.525      ;
; -4.857 ; Reg:reg0|Reg_out[4]                ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.345     ; 2.512      ;
; -4.849 ; Reg:reg0|Reg_out[4]                ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.342     ; 2.506      ;
; -4.846 ; Reg:reg1|Reg_out[0]                ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -2.540     ; 2.809      ;
; -4.841 ; bitInverter:toInvert|invert_out[0] ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.675     ; 2.165      ;
; -4.838 ; Reg:reg1|Reg_out[0]                ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -2.532     ; 2.809      ;
; -4.814 ; bitInverter:toInvert|invertedV[1]  ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.500        ; -2.684     ; 2.130      ;
; -4.807 ; Reg:reg1|Reg_out[0]                ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -2.544     ; 2.766      ;
; -4.801 ; Reg:reg1|Reg_out[1]                ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 1.000        ; -2.537     ; 2.764      ;
+--------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Logic_in[11]'                                                                                                             ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; -1.860 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.759     ; 0.607      ;
; -1.627 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.758     ; 0.785      ;
; -1.563 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.826     ; 0.707      ;
; -1.478 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.825     ; 0.624      ;
; -1.470 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.825     ; 0.617      ;
; -1.457 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.824     ; 0.602      ;
; -1.383 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.813     ; 0.538      ;
; -1.371 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.814     ; 0.531      ;
; -1.298 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.557     ; 0.199      ;
; -1.277 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.196     ; 0.607      ;
; -1.084 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 0.021      ; 0.611      ;
; -1.044 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.195     ; 0.785      ;
; -0.996 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.391     ; 0.611      ;
; -0.980 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.263     ; 0.707      ;
; -0.948 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.347     ; 0.607      ;
; -0.900 ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.637     ; 0.193      ;
; -0.895 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.262     ; 0.624      ;
; -0.894 ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.684     ; 0.195      ;
; -0.887 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.262     ; 0.617      ;
; -0.874 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.261     ; 0.602      ;
; -0.871 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.048     ; 0.793      ;
; -0.815 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.556     ; 0.190      ;
; -0.803 ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.599     ; 0.190      ;
; -0.800 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.250     ; 0.538      ;
; -0.796 ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.599     ; 0.189      ;
; -0.791 ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.599     ; 0.192      ;
; -0.789 ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.600     ; 0.188      ;
; -0.788 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; -0.251     ; 0.531      ;
; -0.783 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.460     ; 0.793      ;
; -0.762 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 0.021      ; 0.699      ;
; -0.721 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.045     ; 0.647      ;
; -0.715 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.346     ; 0.785      ;
; -0.681 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.033     ; 0.616      ;
; -0.677 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.034     ; 0.617      ;
; -0.674 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.391     ; 0.699      ;
; -0.651 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.414     ; 0.707      ;
; -0.633 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.457     ; 0.647      ;
; -0.617 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.045     ; 0.544      ;
; -0.603 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; -0.044     ; 0.528      ;
; -0.593 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.445     ; 0.616      ;
; -0.589 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.446     ; 0.617      ;
; -0.566 ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.413     ; 0.624      ;
; -0.558 ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.413     ; 0.617      ;
; -0.545 ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.412     ; 0.602      ;
; -0.538 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.547      ; 0.611      ;
; -0.529 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.457     ; 0.544      ;
; -0.515 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.456     ; 0.528      ;
; -0.494 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.247      ; 0.199      ;
; -0.471 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.401     ; 0.538      ;
; -0.459 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; -0.402     ; 0.531      ;
; -0.450 ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.135      ; 0.611      ;
; -0.365 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.216      ; 0.607      ;
; -0.352 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.111     ; 0.199      ;
; -0.332 ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.091     ; 0.199      ;
; -0.325 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.478      ; 0.793      ;
; -0.237 ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.066      ; 0.793      ;
; -0.216 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.547      ; 0.699      ;
; -0.175 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.481      ; 0.647      ;
; -0.135 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.493      ; 0.616      ;
; -0.132 ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.217      ; 0.785      ;
; -0.131 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.492      ; 0.617      ;
; -0.128 ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.135      ; 0.699      ;
; -0.096 ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.167      ; 0.193      ;
; -0.090 ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.120      ; 0.195      ;
; -0.087 ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.069      ; 0.647      ;
; -0.071 ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.481      ; 0.544      ;
; -0.068 ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.149      ; 0.707      ;
; -0.057 ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.482      ; 0.528      ;
; -0.047 ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.081      ; 0.616      ;
; -0.043 ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.080      ; 0.617      ;
; -0.011 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.248      ; 0.190      ;
; 0.001  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.205      ; 0.190      ;
; 0.008  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.205      ; 0.189      ;
; 0.013  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.205      ; 0.192      ;
; 0.015  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 0.204      ; 0.188      ;
; 0.017  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.069      ; 0.544      ;
; 0.017  ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.150      ; 0.624      ;
; 0.025  ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.150      ; 0.617      ;
; 0.031  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.070      ; 0.528      ;
; 0.038  ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.151      ; 0.602      ;
; 0.046  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.191     ; 0.193      ;
; 0.052  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.238     ; 0.195      ;
; 0.066  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.171     ; 0.193      ;
; 0.072  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.218     ; 0.195      ;
; 0.112  ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.162      ; 0.538      ;
; 0.124  ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 0.161      ; 0.531      ;
; 0.131  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.110     ; 0.190      ;
; 0.143  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.153     ; 0.190      ;
; 0.150  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.153     ; 0.189      ;
; 0.151  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.090     ; 0.190      ;
; 0.155  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.153     ; 0.192      ;
; 0.157  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.154     ; 0.188      ;
; 0.163  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.133     ; 0.190      ;
; 0.170  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.133     ; 0.189      ;
; 0.175  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.133     ; 0.192      ;
; 0.177  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; -0.134     ; 0.188      ;
; 0.317  ; Reg:reg2T|Reg_out[1]              ; Reg:reg1|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; 1.000        ; 1.848      ; 2.498      ;
; 0.463  ; Reg:reg2T|Reg_out[0]              ; Reg:reg1|Reg_out[0]                ; Logic_exe    ; Logic_in[11] ; 1.000        ; 1.850      ; 2.354      ;
; 0.475  ; Reg:reg2T|Reg_out[1]              ; Reg:reg0|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; 0.500        ; 2.177      ; 2.169      ;
; 0.481  ; Reg:reg2T|Reg_out[2]              ; Reg:reg1|Reg_out[2]                ; Logic_exe    ; Logic_in[11] ; 1.000        ; 1.848      ; 2.334      ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Logic_exe'                                                                                                         ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; 0.382 ; Multiplexor:Mux|currAns[4] ; Reg:reg2T|Reg_out[4] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.098     ; 0.497      ;
; 0.384 ; Multiplexor:Mux|currAns[5] ; Reg:reg2T|Reg_out[5] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.095     ; 0.498      ;
; 0.389 ; Multiplexor:Mux|currAns[6] ; Reg:reg2T|Reg_out[6] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.092     ; 0.496      ;
; 0.399 ; Multiplexor:Mux|currAns[3] ; Reg:reg2T|Reg_out[3] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.097     ; 0.481      ;
; 0.417 ; Multiplexor:Mux|currAns[0] ; Reg:reg2T|Reg_out[0] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.091     ; 0.469      ;
; 0.428 ; Multiplexor:Mux|currAns[1] ; Reg:reg2T|Reg_out[1] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.031     ; 0.518      ;
; 0.492 ; Multiplexor:Mux|currAns[2] ; Reg:reg2T|Reg_out[2] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.091     ; 0.394      ;
; 0.508 ; Multiplexor:Mux|currAns[7] ; Reg:reg2T|Reg_out[7] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 1.000        ; -0.099     ; 0.370      ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Logic_in[0]'                                                                                ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.762 ; Reg:reg2T|Reg_out[1] ; Reg:reg1|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 2.293      ; 2.498      ;
; 0.908 ; Reg:reg2T|Reg_out[0] ; Reg:reg1|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 2.295      ; 2.354      ;
; 0.926 ; Reg:reg2T|Reg_out[2] ; Reg:reg1|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 2.293      ; 2.334      ;
; 0.960 ; Reg:reg2T|Reg_out[5] ; Reg:reg1|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 2.293      ; 2.300      ;
; 0.962 ; Reg:reg2T|Reg_out[1] ; Reg:reg0|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 2.664      ; 2.169      ;
; 0.964 ; Reg:reg2T|Reg_out[7] ; Reg:reg1|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 2.286      ; 2.289      ;
; 0.986 ; Reg:reg2T|Reg_out[6] ; Reg:reg1|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 2.285      ; 2.266      ;
; 0.991 ; Reg:reg2T|Reg_out[2] ; Reg:reg0|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 2.665      ; 2.141      ;
; 0.993 ; Reg:reg2T|Reg_out[4] ; Reg:reg1|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 2.291      ; 2.265      ;
; 1.023 ; Reg:reg2T|Reg_out[6] ; Reg:reg0|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 2.657      ; 2.101      ;
; 1.045 ; Reg:reg2T|Reg_out[7] ; Reg:reg0|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 2.658      ; 2.080      ;
; 1.046 ; Reg:reg2T|Reg_out[3] ; Reg:reg0|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 2.664      ; 2.085      ;
; 1.054 ; Reg:reg2T|Reg_out[3] ; Reg:reg1|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; 1.000        ; 2.292      ; 2.205      ;
; 1.073 ; Reg:reg2T|Reg_out[0] ; Reg:reg0|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 2.665      ; 2.059      ;
; 1.103 ; Reg:reg2T|Reg_out[5] ; Reg:reg0|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 2.663      ; 2.027      ;
; 1.119 ; Reg:reg2T|Reg_out[4] ; Reg:reg0|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; 0.500        ; 2.663      ; 2.011      ;
+-------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Logic_in[11]'                                                                                                              ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+
; -1.635 ; Logic_in[0]                       ; Decoder_1:Decoder1|imm[0]          ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 2.962      ; 1.367      ;
; -0.668 ; Logic_in[0]                       ; Decoder_1:Decoder1|imm[0]          ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 2.962      ; 1.834      ;
; -0.272 ; Reg:reg2T|Reg_out[4]              ; Reg:reg0|Reg_out[4]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 2.377      ; 1.729      ;
; -0.268 ; Reg:reg2T|Reg_out[3]              ; Reg:reg1|Reg_out[3]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 2.046      ; 1.902      ;
; -0.263 ; Reg:reg2T|Reg_out[5]              ; Reg:reg0|Reg_out[5]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 2.377      ; 1.738      ;
; -0.259 ; Reg:reg2T|Reg_out[0]              ; Reg:reg0|Reg_out[0]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 2.378      ; 1.743      ;
; -0.257 ; Reg:reg2T|Reg_out[5]              ; Reg:reg1|Reg_out[5]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 2.047      ; 1.914      ;
; -0.234 ; Reg:reg2T|Reg_out[7]              ; Reg:reg0|Reg_out[7]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 2.371      ; 1.761      ;
; -0.226 ; Reg:reg2T|Reg_out[4]              ; Reg:reg1|Reg_out[4]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 2.046      ; 1.944      ;
; -0.218 ; Reg:reg2T|Reg_out[3]              ; Reg:reg0|Reg_out[3]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 2.377      ; 1.783      ;
; -0.215 ; Reg:reg2T|Reg_out[6]              ; Reg:reg1|Reg_out[6]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 2.039      ; 1.948      ;
; -0.204 ; Reg:reg2T|Reg_out[6]              ; Reg:reg0|Reg_out[6]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 2.370      ; 1.790      ;
; -0.196 ; Reg:reg2T|Reg_out[7]              ; Reg:reg1|Reg_out[7]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 2.040      ; 1.968      ;
; -0.191 ; Reg:reg2T|Reg_out[2]              ; Reg:reg0|Reg_out[2]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 2.378      ; 1.811      ;
; -0.167 ; Reg:reg2T|Reg_out[1]              ; Reg:reg0|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; -0.500       ; 2.378      ; 1.835      ;
; -0.160 ; Reg:reg2T|Reg_out[2]              ; Reg:reg1|Reg_out[2]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 2.047      ; 2.011      ;
; -0.158 ; Reg:reg2T|Reg_out[0]              ; Reg:reg1|Reg_out[0]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 2.049      ; 2.015      ;
; -0.061 ; Reg:reg2T|Reg_out[1]              ; Reg:reg1|Reg_out[1]                ; Logic_exe    ; Logic_in[11] ; 0.000        ; 2.047      ; 2.110      ;
; -0.037 ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.562      ; 0.525      ;
; -0.030 ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.490      ; 0.460      ;
; -0.027 ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.491      ; 0.464      ;
; -0.002 ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.648      ; 0.166      ;
; 0.007  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.647      ; 0.174      ;
; 0.025  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.500      ; 0.525      ;
; 0.039  ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.480      ; 0.519      ;
; 0.040  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.418      ; 0.458      ;
; 0.045  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.601      ; 0.166      ;
; 0.046  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.601      ; 0.167      ;
; 0.046  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.600      ; 0.166      ;
; 0.047  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.601      ; 0.168      ;
; 0.048  ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.480      ; 0.528      ;
; 0.049  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.418      ; 0.467      ;
; 0.058  ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.480      ; 0.538      ;
; 0.065  ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.500      ; 0.565      ;
; 0.066  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.584      ; 0.170      ;
; 0.090  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.076      ; 0.166      ;
; 0.090  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.076      ; 0.166      ;
; 0.099  ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.429      ; 0.528      ;
; 0.099  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.075      ; 0.174      ;
; 0.099  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.075      ; 0.174      ;
; 0.103  ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.428      ; 0.531      ;
; 0.108  ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.564      ; 0.672      ;
; 0.113  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.892      ; 0.525      ;
; 0.117  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.533      ; 0.170      ;
; 0.117  ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.478      ; 0.595      ;
; 0.128  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.810      ; 0.458      ;
; 0.135  ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.417      ; 0.552      ;
; 0.137  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.029      ; 0.166      ;
; 0.137  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.810      ; 0.467      ;
; 0.137  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.029      ; 0.166      ;
; 0.138  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.029      ; 0.167      ;
; 0.138  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.028      ; 0.166      ;
; 0.138  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.029      ; 0.167      ;
; 0.138  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.028      ; 0.166      ;
; 0.139  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.029      ; 0.168      ;
; 0.139  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.029      ; 0.168      ;
; 0.153  ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.892      ; 0.565      ;
; 0.158  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.012      ; 0.170      ;
; 0.158  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.012      ; 0.170      ;
; 0.187  ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.821      ; 0.528      ;
; 0.191  ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.820      ; 0.531      ;
; 0.209  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; -0.039     ; 0.170      ;
; 0.209  ; bitInverter:toInvert|invertedV[5] ; bitInverter:toInvert|invert_out[5] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; -0.039     ; 0.170      ;
; 0.223  ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.809      ; 0.552      ;
; 0.269  ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 0.414      ; 0.683      ;
; 0.357  ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.806      ; 0.683      ;
; 0.410  ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.075      ; 0.525      ;
; 0.417  ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.003      ; 0.460      ;
; 0.420  ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.004      ; 0.464      ;
; 0.430  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.055      ; 0.525      ;
; 0.445  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.027     ; 0.458      ;
; 0.454  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.027     ; 0.467      ;
; 0.470  ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.055      ; 0.565      ;
; 0.486  ; Reg:reg0|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.007     ; 0.519      ;
; 0.495  ; Reg:reg0|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.007     ; 0.528      ;
; 0.504  ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.016     ; 0.528      ;
; 0.505  ; Reg:reg0|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.007     ; 0.538      ;
; 0.508  ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.017     ; 0.531      ;
; 0.538  ; Reg:reg1|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.447      ; 0.525      ;
; 0.540  ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.028     ; 0.552      ;
; 0.553  ; Reg:reg1|Reg_out[3]               ; bitInverter:toInvert|invertedV[3]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.365      ; 0.458      ;
; 0.555  ; Reg:reg0|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 0.077      ; 0.672      ;
; 0.562  ; Reg:reg1|Reg_out[4]               ; bitInverter:toInvert|invertedV[4]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.365      ; 0.467      ;
; 0.564  ; Reg:reg0|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.009     ; 0.595      ;
; 0.578  ; Reg:reg1|Reg_out[5]               ; bitInverter:toInvert|invertedV[5]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.447      ; 0.565      ;
; 0.612  ; Reg:reg1|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.376      ; 0.528      ;
; 0.616  ; Reg:reg1|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.375      ; 0.531      ;
; 0.648  ; Reg:reg1|Reg_out[1]               ; bitInverter:toInvert|invertedV[1]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.364      ; 0.552      ;
; 0.674  ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; -0.031     ; 0.683      ;
; 0.782  ; Reg:reg1|Reg_out[0]               ; bitInverter:toInvert|invertedV[0]  ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 0.361      ; 0.683      ;
; 0.802  ; bitInverter:toInvert|invertedV[1] ; bitInverter:toInvert|invert_out[1] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; -0.156     ; 0.166      ;
; 0.811  ; bitInverter:toInvert|invertedV[3] ; bitInverter:toInvert|invert_out[3] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; -0.157     ; 0.174      ;
; 0.835  ; Reg:reg0|Reg_out[2]               ; bitInverter:toInvert|invertedV[2]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.170      ; 0.525      ;
; 0.842  ; Reg:reg0|Reg_out[7]               ; bitInverter:toInvert|invertedV[7]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.098      ; 0.460      ;
; 0.845  ; Reg:reg0|Reg_out[6]               ; bitInverter:toInvert|invertedV[6]  ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 0.099      ; 0.464      ;
; 0.849  ; bitInverter:toInvert|invertedV[0] ; bitInverter:toInvert|invert_out[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; -0.203     ; 0.166      ;
; 0.850  ; bitInverter:toInvert|invertedV[6] ; bitInverter:toInvert|invert_out[6] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; -0.203     ; 0.167      ;
; 0.850  ; bitInverter:toInvert|invertedV[7] ; bitInverter:toInvert|invert_out[7] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; -0.204     ; 0.166      ;
; 0.851  ; bitInverter:toInvert|invertedV[4] ; bitInverter:toInvert|invert_out[4] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; -0.203     ; 0.168      ;
; 0.870  ; bitInverter:toInvert|invertedV[2] ; bitInverter:toInvert|invert_out[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; -0.220     ; 0.170      ;
+--------+-----------------------------------+------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Logic_in[0]'                                                                                  ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.835 ; Reg:reg2T|Reg_out[4] ; Reg:reg0|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 2.940      ; 1.729      ;
; -0.826 ; Reg:reg2T|Reg_out[5] ; Reg:reg0|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 2.940      ; 1.738      ;
; -0.822 ; Reg:reg2T|Reg_out[0] ; Reg:reg0|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 2.941      ; 1.743      ;
; -0.797 ; Reg:reg2T|Reg_out[7] ; Reg:reg0|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 2.934      ; 1.761      ;
; -0.794 ; Reg:reg2T|Reg_out[3] ; Reg:reg1|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 2.572      ; 1.902      ;
; -0.783 ; Reg:reg2T|Reg_out[5] ; Reg:reg1|Reg_out[5] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 2.573      ; 1.914      ;
; -0.781 ; Reg:reg2T|Reg_out[3] ; Reg:reg0|Reg_out[3] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 2.940      ; 1.783      ;
; -0.767 ; Reg:reg2T|Reg_out[6] ; Reg:reg0|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 2.933      ; 1.790      ;
; -0.754 ; Reg:reg2T|Reg_out[2] ; Reg:reg0|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 2.941      ; 1.811      ;
; -0.752 ; Reg:reg2T|Reg_out[4] ; Reg:reg1|Reg_out[4] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 2.572      ; 1.944      ;
; -0.741 ; Reg:reg2T|Reg_out[6] ; Reg:reg1|Reg_out[6] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 2.565      ; 1.948      ;
; -0.730 ; Reg:reg2T|Reg_out[1] ; Reg:reg0|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; -0.500       ; 2.941      ; 1.835      ;
; -0.722 ; Reg:reg2T|Reg_out[7] ; Reg:reg1|Reg_out[7] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 2.566      ; 1.968      ;
; -0.686 ; Reg:reg2T|Reg_out[2] ; Reg:reg1|Reg_out[2] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 2.573      ; 2.011      ;
; -0.684 ; Reg:reg2T|Reg_out[0] ; Reg:reg1|Reg_out[0] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 2.575      ; 2.015      ;
; -0.587 ; Reg:reg2T|Reg_out[1] ; Reg:reg1|Reg_out[1] ; Logic_exe    ; Logic_in[0] ; 0.000        ; 2.573      ; 2.110      ;
+--------+----------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Logic_exe'                                                                                                          ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+
; 0.199 ; Multiplexor:Mux|currAns[7] ; Reg:reg2T|Reg_out[7] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.021      ; 0.334      ;
; 0.208 ; Multiplexor:Mux|currAns[2] ; Reg:reg2T|Reg_out[2] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.028      ; 0.350      ;
; 0.218 ; Multiplexor:Mux|currAns[0] ; Reg:reg2T|Reg_out[0] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.028      ; 0.360      ;
; 0.259 ; Multiplexor:Mux|currAns[1] ; Reg:reg2T|Reg_out[1] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.085      ; 0.458      ;
; 0.293 ; Multiplexor:Mux|currAns[4] ; Reg:reg2T|Reg_out[4] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.022      ; 0.429      ;
; 0.295 ; Multiplexor:Mux|currAns[3] ; Reg:reg2T|Reg_out[3] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.022      ; 0.431      ;
; 0.300 ; Multiplexor:Mux|currAns[6] ; Reg:reg2T|Reg_out[6] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.028      ; 0.442      ;
; 0.307 ; Multiplexor:Mux|currAns[5] ; Reg:reg2T|Reg_out[5] ; Decoder_1:Decoder1|instrC[3] ; Logic_exe   ; 0.000        ; 0.024      ; 0.445      ;
+-------+----------------------------+----------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Decoder_1:Decoder1|instrC[3]'                                                                                                      ;
+-------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                    ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.595 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.506      ; 2.131      ;
; 0.613 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.504      ; 2.147      ;
; 0.697 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.510      ; 2.237      ;
; 0.745 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.502      ; 2.277      ;
; 0.747 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.508      ; 2.285      ;
; 0.826 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.183     ; 0.673      ;
; 0.837 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.194     ; 0.673      ;
; 0.841 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.497      ; 2.368      ;
; 0.921 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.500      ; 2.451      ;
; 0.922 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.439      ; 2.391      ;
; 1.028 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.141     ; 0.917      ;
; 1.075 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.506      ; 2.611      ;
; 1.120 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.504      ; 2.654      ;
; 1.201 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.132     ; 1.099      ;
; 1.204 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.134     ; 1.100      ;
; 1.216 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.510      ; 2.756      ;
; 1.225 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.138     ; 1.117      ;
; 1.226 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.502      ; 2.758      ;
; 1.229 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.199     ; 1.060      ;
; 1.258 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.130     ; 1.158      ;
; 1.260 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.185     ; 1.105      ;
; 1.261 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.187     ; 1.104      ;
; 1.275 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.252     ; 1.053      ;
; 1.276 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.508      ; 2.814      ;
; 1.284 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.191     ; 1.123      ;
; 1.352 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.497      ; 2.879      ;
; 1.353 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.128     ; 1.255      ;
; 1.359 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.136     ; 1.253      ;
; 1.413 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.181     ; 1.262      ;
; 1.428 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -0.189     ; 1.269      ;
; 1.435 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.439      ; 2.904      ;
; 1.486 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; 1.500      ; 3.016      ;
; 1.518 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.506      ; 2.554      ;
; 1.536 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.504      ; 2.570      ;
; 1.620 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.510      ; 2.660      ;
; 1.668 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.502      ; 2.700      ;
; 1.670 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.508      ; 2.708      ;
; 1.764 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.497      ; 2.791      ;
; 1.844 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.500      ; 2.874      ;
; 1.845 ; Logic_in[11]                       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.439      ; 2.814      ;
; 1.901 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.758     ; 0.673      ;
; 1.912 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.769     ; 0.673      ;
; 2.005 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.506      ; 3.041      ;
; 2.023 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.504      ; 3.057      ;
; 2.043 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.656     ; 0.917      ;
; 2.107 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.510      ; 3.147      ;
; 2.155 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[6] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.502      ; 3.187      ;
; 2.157 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.508      ; 3.195      ;
; 2.216 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.647     ; 1.099      ;
; 2.219 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.649     ; 1.100      ;
; 2.240 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.653     ; 1.117      ;
; 2.244 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.714     ; 1.060      ;
; 2.248 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.226     ; 1.552      ;
; 2.251 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.497      ; 3.278      ;
; 2.273 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.645     ; 1.158      ;
; 2.273 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.228     ; 1.575      ;
; 2.290 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.230     ; 1.590      ;
; 2.302 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.222     ; 1.610      ;
; 2.319 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.946     ; 0.903      ;
; 2.331 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.500      ; 3.361      ;
; 2.332 ; Logic_in[0]                        ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; 1.439      ; 3.301      ;
; 2.335 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.760     ; 1.105      ;
; 2.336 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.762     ; 1.104      ;
; 2.350 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.827     ; 1.053      ;
; 2.359 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.766     ; 1.123      ;
; 2.368 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.643     ; 1.255      ;
; 2.369 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.224     ; 1.675      ;
; 2.374 ; Decoder_1:Decoder1|instrC[2]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.651     ; 1.253      ;
; 2.402 ; Decoder_1:Decoder1|imm[7]          ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.345     ; 1.087      ;
; 2.418 ; Decoder_1:Decoder1|imm[3]          ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.329     ; 1.119      ;
; 2.474 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[0] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.101     ; 0.903      ;
; 2.488 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.756     ; 1.262      ;
; 2.495 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.220     ; 1.805      ;
; 2.503 ; Decoder_1:Decoder1|instrC[0]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.764     ; 1.269      ;
; 2.507 ; Decoder_1:Decoder1|imm[0]          ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.354     ; 1.183      ;
; 2.516 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.291     ; 1.755      ;
; 2.553 ; Decoder_1:Decoder1|imm[5]          ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.327     ; 1.256      ;
; 2.556 ; Decoder_1:Decoder1|Rs1             ; Multiplexor:Mux|currAns[0] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.233     ; 1.853      ;
; 2.597 ; Decoder_1:Decoder1|imm[2]          ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.352     ; 1.275      ;
; 2.598 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.935     ; 1.193      ;
; 2.647 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[3] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.937     ; 1.240      ;
; 2.650 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[5] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.939     ; 1.241      ;
; 2.671 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.943     ; 1.258      ;
; 2.675 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.004     ; 1.201      ;
; 2.682 ; Decoder_1:Decoder1|imm[4]          ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.326     ; 1.386      ;
; 2.750 ; Reg:reg1|Reg_out[2]                ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.816     ; 0.964      ;
; 2.753 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[7] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.090     ; 1.193      ;
; 2.759 ; Decoder_1:Decoder1|imm[6]          ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.351     ; 1.438      ;
; 2.784 ; Reg:reg1|Reg_out[5]                ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.806     ; 1.008      ;
; 2.789 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.933     ; 1.386      ;
; 2.801 ; Decoder_1:Decoder1|imm[1]          ; Multiplexor:Mux|currAns[1] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.411     ; 1.420      ;
; 2.802 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[3] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.092     ; 1.240      ;
; 2.805 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[5] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.094     ; 1.241      ;
; 2.814 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[6] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -0.941     ; 1.403      ;
; 2.826 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[2] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.098     ; 1.258      ;
; 2.830 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[1] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.159     ; 1.201      ;
; 2.866 ; bitInverter:toInvert|invert_out[4] ; Multiplexor:Mux|currAns[4] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -2.018     ; 0.878      ;
; 2.916 ; Reg:reg1|Reg_out[3]                ; Multiplexor:Mux|currAns[2] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.815     ; 1.131      ;
; 2.933 ; Reg:reg1|Reg_out[7]                ; Multiplexor:Mux|currAns[7] ; Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 0.000        ; -1.801     ; 1.162      ;
; 2.944 ; Decoder_1:Decoder1|instrC[1]       ; Multiplexor:Mux|currAns[4] ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -0.500       ; -1.088     ; 1.386      ;
+-------+------------------------------------+----------------------------+--------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Logic_in[11]'                                                                               ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; -1.248 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 1.691      ; 2.849      ;
; -1.175 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 1.638      ; 2.861      ;
; -1.057 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 1.691      ; 2.678      ;
; -0.976 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 1.638      ; 2.682      ;
; -0.175 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 1.691      ; 2.276      ;
; -0.173 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 2.266      ; 2.849      ;
; -0.160 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 2.153      ; 2.861      ;
; -0.134 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 1.691      ; 2.255      ;
; -0.100 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 2.266      ; 2.276      ;
; -0.084 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 1.000        ; 1.638      ; 2.270      ;
; -0.069 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.500        ; 2.153      ; 2.270      ;
; -0.059 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 2.266      ; 2.255      ;
; -0.051 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 1.638      ; 2.257      ;
; -0.036 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 2.153      ; 2.257      ;
; 0.018  ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 2.266      ; 2.678      ;
; 0.039  ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 2.153      ; 2.682      ;
; 0.048  ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; 0.500        ; 2.443      ; 2.464      ;
; 0.111  ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; 1.000        ; 2.443      ; 2.901      ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Logic_in[0]'                                                                              ;
+-------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.183 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; 0.500        ; 2.598      ; 2.464      ;
; 0.246 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; 1.000        ; 2.598      ; 2.901      ;
+-------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Logic_in[11]'                                                                                ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+
; -0.607 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 2.770      ; 2.163      ;
; -0.581 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 2.281      ; 1.700      ;
; -0.574 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 2.770      ; 1.716      ;
; -0.487 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 2.203      ; 1.716      ;
; -0.459 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 2.604      ; 2.145      ;
; -0.424 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 2.604      ; 1.700      ;
; -0.308 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 2.521      ; 1.733      ;
; -0.298 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[11] ; 0.000        ; 2.521      ; 2.223      ;
; -0.140 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 2.281      ; 2.181      ;
; -0.123 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 2.770      ; 2.187      ;
; -0.068 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 2.770      ; 2.742      ;
; -0.056 ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 2.203      ; 2.187      ;
; 0.037  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 2.604      ; 2.181      ;
; 0.108  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; 0.000        ; 2.604      ; 2.752      ;
; 0.344  ; Logic_in[11] ; Decoder_1:Decoder1|instrC[2] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 2.281      ; 2.145      ;
; 0.440  ; Logic_in[11] ; Decoder_1:Decoder1|instrC[0] ; Logic_in[11] ; Logic_in[11] ; -0.500       ; 2.203      ; 2.163      ;
; 0.931  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[2] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 2.281      ; 2.752      ;
; 0.999  ; Logic_in[0]  ; Decoder_1:Decoder1|instrC[0] ; Logic_in[0]  ; Logic_in[11] ; -0.500       ; 2.203      ; 2.742      ;
+--------+--------------+------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Logic_in[0]'                                                                                ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.517 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; 0.000        ; 2.700      ; 2.223      ;
; -0.507 ; Logic_in[11] ; Decoder_1:Decoder1|instrC[1] ; Logic_in[11] ; Logic_in[0] ; -0.500       ; 2.700      ; 1.733      ;
+--------+--------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Logic_in[11]'                                                                   ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Logic_in[11] ; Rise       ; Logic_in[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[7]                ;
; -0.530 ; -0.530       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|comb~4|combout            ;
; -0.517 ; -0.517       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder_1:Decoder1|instrC[2]       ;
; -0.513 ; -0.513       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|instrC[2]|datad           ;
; -0.503 ; -0.503       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[0]       ;
; -0.500 ; -0.500       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[0]|datac           ;
; -0.480 ; -0.480       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|combout            ;
; -0.466 ; -0.466       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|comb~9|combout            ;
; -0.447 ; -0.447       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|instrC[0]|datac           ;
; -0.444 ; -0.444       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder_1:Decoder1|instrC[0]       ;
; -0.431 ; -0.431       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[2]|datad           ;
; -0.426 ; -0.426       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[2]       ;
; -0.413 ; -0.413       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~4|combout            ;
; -0.370 ; -0.370       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|dataa              ;
; -0.362 ; -0.362       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~4|datad              ;
; -0.339 ; -0.339       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[3]~10|combout      ;
; -0.318 ; -0.318       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~4|datac              ;
; -0.318 ; -0.318       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|datac              ;
; -0.289 ; -0.289       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[3]~8|combout       ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|comb~9|datad              ;
; -0.244 ; -0.244       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[0]~13|combout      ;
; -0.165 ; -0.165       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invert_out[3]|dataa       ;
; -0.165 ; -0.165       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invertedV[5]|dataa        ;
; -0.164 ; -0.164       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invert_out[6] ;
; -0.164 ; -0.164       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invert_out[1]|dataa       ;
; -0.164 ; -0.164       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invert_out[2]|dataa       ;
; -0.163 ; -0.163       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invert_out[7] ;
; -0.163 ; -0.163       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invertedV[5]  ;
; -0.163 ; -0.163       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invertedV[6]  ;
; -0.163 ; -0.163       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invertedV[7]  ;
; -0.163 ; -0.163       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invertedV[2]|dataa        ;
; -0.161 ; -0.161       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invert_out[0] ;
; -0.161 ; -0.161       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invert_out[4] ;
; -0.161 ; -0.161       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invertedV[0]  ;
; -0.161 ; -0.161       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invertedV[2]  ;
; -0.161 ; -0.161       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invertedV[4]  ;
; -0.161 ; -0.161       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invert_out[6]|datac       ;
; -0.160 ; -0.160       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invert_out[5] ;
; -0.160 ; -0.160       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invertedV[1]  ;
; -0.160 ; -0.160       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invertedV[3]  ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invert_out[7]|datac       ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invertedV[6]|datac        ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invertedV[7]|datac        ;
; -0.158 ; -0.158       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invert_out[3] ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invert_out[0]|datac       ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invert_out[4]|datac       ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invertedV[0]|datac        ;
; -0.158 ; -0.158       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invertedV[4]|datac        ;
; -0.157 ; -0.157       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invert_out[1] ;
; -0.157 ; -0.157       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; bitInverter:toInvert|invert_out[2] ;
; -0.157 ; -0.157       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invert_out[5]|datac       ;
; -0.157 ; -0.157       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invertedV[1]|datac        ;
; -0.157 ; -0.157       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; toInvert|invertedV[3]|datac        ;
; -0.143 ; -0.143       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|isSub~clkctrl|inclk[0]    ;
; -0.143 ; -0.143       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|isSub~clkctrl|outclk      ;
; -0.121 ; -0.121       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|instrC[0]~13|combout      ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|comb~9|datad              ;
; -0.079 ; -0.079       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|isSub|combout             ;
; -0.075 ; 0.141        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[0]                ;
; -0.075 ; 0.141        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[6]                ;
; -0.075 ; 0.141        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[7]                ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|isSub|combout             ;
; -0.074 ; 0.142        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[1]                ;
; -0.074 ; 0.142        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[2]                ;
; -0.074 ; 0.142        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[3]                ;
; -0.074 ; 0.142        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[4]                ;
; -0.074 ; 0.142        ; 0.216          ; High Pulse Width ; Logic_in[11] ; Fall       ; Reg:reg0|Reg_out[5]                ;
; -0.036 ; -0.036       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder_1:Decoder1|instrC[1]       ;
; -0.030 ; -0.030       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|instrC[1]|datad           ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Decoder1|isSub|datad               ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|isSub~clkctrl|inclk[0]    ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; Decoder1|isSub~clkctrl|outclk      ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[2]  ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[1] ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[2] ;
; -0.001 ; -0.001       ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invertedV[5]  ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; bitInverter:toInvert|invert_out[3] ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[5]|datac       ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[3]|datac        ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[0]|datac       ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[0]|datac        ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invertedV[1]|datac        ;
; 0.002  ; 0.186        ; 0.184          ; Low Pulse Width  ; Logic_in[11] ; Rise       ; Reg:reg1|Reg_out[2]                ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; Logic_in[11] ; Fall       ; toInvert|invert_out[4]|datac       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Logic_in[0]'                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Logic_in[0] ; Rise       ; Logic_in[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[7]          ;
; -0.117 ; 0.099        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[0]          ;
; -0.117 ; 0.099        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[6]          ;
; -0.117 ; 0.099        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[7]          ;
; -0.116 ; 0.100        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[1]          ;
; -0.116 ; 0.100        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[2]          ;
; -0.116 ; 0.100        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[3]          ;
; -0.116 ; 0.100        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[4]          ;
; -0.116 ; 0.100        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[5]          ;
; -0.072 ; -0.072       ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder_1:Decoder1|instrC[1] ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[1]|datad     ;
; -0.038 ; 0.146        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[0]          ;
; -0.038 ; 0.146        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[1]          ;
; -0.038 ; 0.146        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[2]          ;
; -0.038 ; 0.146        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[3]          ;
; -0.038 ; 0.146        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[4]          ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[5]          ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[6]          ;
; -0.037 ; 0.147        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[7]          ;
; 0.000  ; 0.000        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~4|datad   ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~4|combout ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder1|Equal1~1|combout    ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~1|combout ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|Equal1~1|datab      ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Decoder1|instrC[3]~1|datab   ;
; 0.040  ; 0.040        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder1|Equal1~2|datab      ;
; 0.048  ; 0.048        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; Decoder1|Equal1~2|combout    ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[0]|clk          ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[6]|clk          ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[7]|clk          ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[1]|clk          ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[2]|clk          ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[3]|clk          ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[4]|clk          ;
; 0.106  ; 0.106        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; reg0|Reg_out[5]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0|combout           ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0~clkctrl|inclk[0]  ;
; 0.118  ; 0.118        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0~clkctrl|outclk    ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg0|datad             ;
; 0.119  ; 0.119        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Fall       ; regEN|reg1|datad             ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; regEN|reg1|combout           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|inclk[0]  ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|outclk    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Logic_in[0]~input|o          ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[0]|clk          ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[1]|clk          ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[2]|clk          ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[3]|clk          ;
; 0.140  ; 0.140        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[4]|clk          ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[5]|clk          ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[6]|clk          ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; reg1|Reg_out[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; Logic_in[0]~input|i          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Rise       ; Logic_in[0]~input|i          ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[0]          ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[1]          ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[3]          ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[4]          ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[5]          ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[6]          ;
; 0.634  ; 0.850        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[7]          ;
; 0.635  ; 0.851        ; 0.216          ; High Pulse Width ; Logic_in[0] ; Rise       ; Reg:reg1|Reg_out[2]          ;
; 0.710  ; 0.894        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[2]          ;
; 0.711  ; 0.895        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[0]          ;
; 0.711  ; 0.895        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[1]          ;
; 0.711  ; 0.895        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[3]          ;
; 0.711  ; 0.895        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[4]          ;
; 0.711  ; 0.895        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[5]          ;
; 0.711  ; 0.895        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[6]          ;
; 0.711  ; 0.895        ; 0.184          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; Reg:reg0|Reg_out[7]          ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[0]|clk          ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[1]|clk          ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[3]|clk          ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[4]|clk          ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[5]|clk          ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[6]|clk          ;
; 0.854  ; 0.854        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[7]|clk          ;
; 0.855  ; 0.855        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; reg1|Reg_out[2]|clk          ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; regEN|reg1|combout           ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|inclk[0]  ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; regEN|reg1~clkctrl|outclk    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Logic_in[0] ; Rise       ; Logic_in[0]~input|o          ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; regEN|reg0|datad             ;
; 0.876  ; 0.876        ; 0.000          ; Low Pulse Width  ; Logic_in[0] ; Fall       ; regEN|reg1|datad             ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Logic_exe'                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Logic_exe ; Rise       ; Logic_exe                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[7]            ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[0]            ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[1]            ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[2]            ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[3]            ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[4]            ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[5]            ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[6]            ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[7]            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|outclk   ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[0]|clk            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[4]|clk            ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[6]|clk            ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[1]|clk            ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[2]|clk            ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[3]|clk            ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[5]|clk            ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; reg2T|Reg_out[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Logic_exe ; Rise       ; Logic_exe~input|i               ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[1]            ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[2]            ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[3]            ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[5]            ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[7]            ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[0]            ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[4]            ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; Logic_exe ; Rise       ; Reg:reg2T|Reg_out[6]            ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[0]|clk            ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[1]|clk            ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[2]|clk            ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[3]|clk            ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[4]|clk            ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[5]|clk            ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[6]|clk            ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; reg2T|Reg_out[7]|clk            ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; Logic_exe ; Rise       ; Logic_exe~input|o               ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Decoder_1:Decoder1|instrC[3]'                                                                   ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[1]          ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[4]|datac                ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[7]|datac                ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[3]|datac                ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[5]|datac                ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[0]|datac                ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[2]|datac                ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[6]|datac                ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[4]          ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[7]          ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[1]|datad                ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[3]          ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[5]          ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[0]          ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[2]          ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[6]          ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|inclk[0] ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]|combout          ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|inclk[0] ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Decoder1|instrC[3]~clkctrl|outclk   ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[0]          ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[2]          ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[6]          ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[3]          ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[5]          ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[1]|datad                ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[4]          ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[7]          ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[0]|datac                ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[2]|datac                ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[6]|datac                ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[3]|datac                ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[5]|datac                ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Multiplexor:Mux|currAns[1]          ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[4]|datac                ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; Decoder_1:Decoder1|instrC[3] ; Rise       ; Mux|currAns[7]|datac                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Logic_in[*]   ; Decoder_1:Decoder1|instrC[3] ; 5.486  ; 6.130  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 2.429  ; 2.807  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[1]  ; Decoder_1:Decoder1|instrC[3] ; 3.493  ; 3.990  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[2]  ; Decoder_1:Decoder1|instrC[3] ; 3.270  ; 3.752  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[6]  ; Decoder_1:Decoder1|instrC[3] ; 4.848  ; 5.648  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[7]  ; Decoder_1:Decoder1|instrC[3] ; 5.311  ; 5.683  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[8]  ; Decoder_1:Decoder1|instrC[3] ; 5.471  ; 5.858  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[9]  ; Decoder_1:Decoder1|instrC[3] ; 4.740  ; 5.406  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[10] ; Decoder_1:Decoder1|instrC[3] ; 4.098  ; 4.351  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 3.628  ; 4.020  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[12] ; Decoder_1:Decoder1|instrC[3] ; 5.420  ; 5.816  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[13] ; Decoder_1:Decoder1|instrC[3] ; 5.486  ; 6.130  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[14] ; Decoder_1:Decoder1|instrC[3] ; 5.368  ; 5.998  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[15] ; Decoder_1:Decoder1|instrC[3] ; 5.343  ; 5.991  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; Logic_in[*]   ; Logic_in[11]                 ; 0.068  ; 0.690  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[0]  ; Logic_in[11]                 ; -1.099 ; -0.616 ; Rise       ; Logic_in[11]                 ;
;  Logic_in[1]  ; Logic_in[11]                 ; 0.068  ; 0.690  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[2]  ; Logic_in[11]                 ; -0.006 ; 0.592  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[3]  ; Logic_in[11]                 ; -0.054 ; 0.552  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[4]  ; Logic_in[11]                 ; -0.069 ; 0.552  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[5]  ; Logic_in[11]                 ; -0.093 ; 0.527  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[6]  ; Logic_in[11]                 ; 0.019  ; 0.644  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[7]  ; Logic_in[11]                 ; -0.114 ; 0.478  ; Rise       ; Logic_in[11]                 ;
; Logic_in[*]   ; Logic_in[11]                 ; 1.175  ; 1.787  ; Fall       ; Logic_in[11]                 ;
;  Logic_in[9]  ; Logic_in[11]                 ; 1.175  ; 1.787  ; Fall       ; Logic_in[11]                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Logic_in[*]   ; Decoder_1:Decoder1|instrC[3] ; -0.625 ; -1.018 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -1.105 ; -1.535 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[1]  ; Decoder_1:Decoder1|instrC[3] ; -2.138 ; -2.691 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[2]  ; Decoder_1:Decoder1|instrC[3] ; -1.924 ; -2.462 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[6]  ; Decoder_1:Decoder1|instrC[3] ; -1.964 ; -2.575 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[7]  ; Decoder_1:Decoder1|instrC[3] ; -1.789 ; -2.377 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[8]  ; Decoder_1:Decoder1|instrC[3] ; -1.764 ; -2.347 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[9]  ; Decoder_1:Decoder1|instrC[3] ; -1.937 ; -2.472 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[10] ; Decoder_1:Decoder1|instrC[3] ; -0.627 ; -1.018 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.625 ; -1.048 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[12] ; Decoder_1:Decoder1|instrC[3] ; -1.899 ; -2.453 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[13] ; Decoder_1:Decoder1|instrC[3] ; -2.185 ; -2.843 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[14] ; Decoder_1:Decoder1|instrC[3] ; -2.234 ; -2.857 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[15] ; Decoder_1:Decoder1|instrC[3] ; -2.142 ; -2.768 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; Logic_in[*]   ; Logic_in[11]                 ; 1.595  ; 1.128  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[0]  ; Logic_in[11]                 ; 1.595  ; 1.128  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[1]  ; Logic_in[11]                 ; 0.475  ; -0.129 ; Rise       ; Logic_in[11]                 ;
;  Logic_in[2]  ; Logic_in[11]                 ; 0.636  ; 0.055  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[3]  ; Logic_in[11]                 ; 0.590  ; 0.006  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[4]  ; Logic_in[11]                 ; 0.609  ; 0.004  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[5]  ; Logic_in[11]                 ; 0.627  ; 0.028  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[6]  ; Logic_in[11]                 ; 0.523  ; -0.085 ; Rise       ; Logic_in[11]                 ;
;  Logic_in[7]  ; Logic_in[11]                 ; 0.651  ; 0.081  ; Rise       ; Logic_in[11]                 ;
; Logic_in[*]   ; Logic_in[11]                 ; -0.685 ; -1.277 ; Fall       ; Logic_in[11]                 ;
;  Logic_in[9]  ; Logic_in[11]                 ; -0.685 ; -1.277 ; Fall       ; Logic_in[11]                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; a0                ; Decoder_1:Decoder1|instrC[3] ; 5.568 ; 5.695 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 6.304 ; 6.430 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 5.504 ; 5.288 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 6.094 ; 6.162 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 5.268 ; 5.470 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 5.581 ; 5.809 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 5.194 ; 5.244 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 5.255 ; 5.342 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 5.227 ; 5.364 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 5.815 ; 5.734 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 5.553 ; 5.612 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 5.566 ; 5.686 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 5.403 ; 5.442 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 5.981 ; 5.828 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a0                ; Decoder_1:Decoder1|instrC[3] ; 5.860 ; 5.987 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 6.596 ; 6.722 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 5.796 ; 5.654 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 6.386 ; 6.454 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 5.634 ; 5.762 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 5.947 ; 6.101 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 5.486 ; 5.536 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 5.571 ; 5.658 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 5.550 ; 5.680 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 6.131 ; 6.050 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 5.869 ; 5.928 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 5.882 ; 6.002 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 5.719 ; 5.758 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 6.297 ; 6.144 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; regT_valueout[*]  ; Logic_exe                    ; 5.473 ; 5.766 ; Rise       ; Logic_exe                    ;
;  regT_valueout[0] ; Logic_exe                    ; 4.808 ; 5.010 ; Rise       ; Logic_exe                    ;
;  regT_valueout[1] ; Logic_exe                    ; 3.731 ; 3.810 ; Rise       ; Logic_exe                    ;
;  regT_valueout[2] ; Logic_exe                    ; 5.014 ; 5.284 ; Rise       ; Logic_exe                    ;
;  regT_valueout[3] ; Logic_exe                    ; 3.730 ; 3.740 ; Rise       ; Logic_exe                    ;
;  regT_valueout[4] ; Logic_exe                    ; 4.000 ; 4.045 ; Rise       ; Logic_exe                    ;
;  regT_valueout[5] ; Logic_exe                    ; 4.026 ; 4.084 ; Rise       ; Logic_exe                    ;
;  regT_valueout[6] ; Logic_exe                    ; 4.159 ; 4.279 ; Rise       ; Logic_exe                    ;
;  regT_valueout[7] ; Logic_exe                    ; 5.473 ; 5.766 ; Rise       ; Logic_exe                    ;
; a0                ; Logic_in[0]                  ; 8.073 ; 8.200 ; Rise       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 8.809 ; 8.935 ; Rise       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 8.009 ; 7.851 ; Rise       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 8.599 ; 8.667 ; Rise       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 7.824 ; 7.975 ; Rise       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 8.138 ; 8.314 ; Rise       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 7.699 ; 7.749 ; Rise       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 8.001 ; 8.088 ; Rise       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 7.848 ; 8.110 ; Rise       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 8.561 ; 8.480 ; Rise       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 8.299 ; 8.358 ; Rise       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 8.312 ; 8.432 ; Rise       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 8.149 ; 8.188 ; Rise       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 8.727 ; 8.574 ; Rise       ; Logic_in[0]                  ;
; reg1_valueout[*]  ; Logic_in[0]                  ; 7.400 ; 7.528 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[0] ; Logic_in[0]                  ; 6.721 ; 6.795 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[1] ; Logic_in[0]                  ; 6.648 ; 6.760 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[2] ; Logic_in[0]                  ; 6.416 ; 6.511 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[3] ; Logic_in[0]                  ; 6.561 ; 6.613 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[4] ; Logic_in[0]                  ; 6.793 ; 6.880 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[5] ; Logic_in[0]                  ; 6.626 ; 6.681 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[6] ; Logic_in[0]                  ; 7.400 ; 7.528 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[7] ; Logic_in[0]                  ; 6.557 ; 6.673 ; Rise       ; Logic_in[0]                  ;
; a0                ; Logic_in[0]                  ; 8.319 ; 8.434 ; Fall       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 9.029 ; 9.168 ; Fall       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 8.230 ; 8.135 ; Fall       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 8.801 ; 8.902 ; Fall       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 8.108 ; 8.063 ; Fall       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 8.422 ; 8.550 ; Fall       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 7.968 ; 7.968 ; Fall       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 7.843 ; 7.878 ; Fall       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 7.862 ; 7.898 ; Fall       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 8.372 ; 8.312 ; Fall       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 8.143 ; 8.169 ; Fall       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 8.131 ; 8.233 ; Fall       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 7.969 ; 8.002 ; Fall       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 8.539 ; 8.400 ; Fall       ; Logic_in[0]                  ;
; reg0_valueout[*]  ; Logic_in[0]                  ; 7.587 ; 7.743 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[0] ; Logic_in[0]                  ; 7.587 ; 7.743 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[1] ; Logic_in[0]                  ; 6.989 ; 7.035 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[2] ; Logic_in[0]                  ; 6.955 ; 7.065 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[3] ; Logic_in[0]                  ; 7.003 ; 7.054 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[4] ; Logic_in[0]                  ; 6.918 ; 6.961 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[5] ; Logic_in[0]                  ; 6.861 ; 6.889 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[6] ; Logic_in[0]                  ; 7.378 ; 7.581 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[7] ; Logic_in[0]                  ; 6.767 ; 6.848 ; Fall       ; Logic_in[0]                  ;
; a0                ; Logic_in[11]                 ; 7.547 ; 7.674 ; Rise       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 8.283 ; 8.409 ; Rise       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 7.483 ; 7.325 ; Rise       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 8.073 ; 8.141 ; Rise       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 7.298 ; 7.449 ; Rise       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 7.612 ; 7.788 ; Rise       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 7.173 ; 7.223 ; Rise       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 7.475 ; 7.562 ; Rise       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 7.322 ; 7.584 ; Rise       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 8.035 ; 7.954 ; Rise       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 7.773 ; 7.832 ; Rise       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 7.786 ; 7.906 ; Rise       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 7.623 ; 7.662 ; Rise       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 8.201 ; 8.048 ; Rise       ; Logic_in[11]                 ;
; reg1_valueout[*]  ; Logic_in[11]                 ; 6.874 ; 7.002 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[0] ; Logic_in[11]                 ; 6.195 ; 6.269 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[1] ; Logic_in[11]                 ; 6.122 ; 6.234 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[2] ; Logic_in[11]                 ; 5.890 ; 5.985 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[3] ; Logic_in[11]                 ; 6.035 ; 6.087 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[4] ; Logic_in[11]                 ; 6.267 ; 6.354 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[5] ; Logic_in[11]                 ; 6.100 ; 6.155 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[6] ; Logic_in[11]                 ; 6.874 ; 7.002 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[7] ; Logic_in[11]                 ; 6.031 ; 6.147 ; Rise       ; Logic_in[11]                 ;
; a0                ; Logic_in[11]                 ; 7.756 ; 7.871 ; Fall       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 8.466 ; 8.605 ; Fall       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 7.667 ; 7.572 ; Fall       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 8.238 ; 8.339 ; Fall       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 7.545 ; 7.500 ; Fall       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 7.859 ; 7.987 ; Fall       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 7.405 ; 7.405 ; Fall       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 7.280 ; 7.315 ; Fall       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 7.299 ; 7.335 ; Fall       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 7.809 ; 7.749 ; Fall       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 7.580 ; 7.606 ; Fall       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 7.568 ; 7.670 ; Fall       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 7.406 ; 7.439 ; Fall       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 7.976 ; 7.837 ; Fall       ; Logic_in[11]                 ;
; reg0_valueout[*]  ; Logic_in[11]                 ; 7.024 ; 7.180 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[0] ; Logic_in[11]                 ; 7.024 ; 7.180 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[1] ; Logic_in[11]                 ; 6.426 ; 6.472 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[2] ; Logic_in[11]                 ; 6.392 ; 6.502 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[3] ; Logic_in[11]                 ; 6.440 ; 6.491 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[4] ; Logic_in[11]                 ; 6.355 ; 6.398 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[5] ; Logic_in[11]                 ; 6.298 ; 6.326 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[6] ; Logic_in[11]                 ; 6.815 ; 7.018 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[7] ; Logic_in[11]                 ; 6.204 ; 6.285 ; Fall       ; Logic_in[11]                 ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; a0                ; Decoder_1:Decoder1|instrC[3] ; 4.806 ; 4.889 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 5.492 ; 5.626 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 4.704 ; 4.663 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 5.270 ; 5.360 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 4.624 ; 4.660 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 4.879 ; 5.010 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 4.455 ; 4.462 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 4.221 ; 4.319 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 4.242 ; 4.307 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 4.787 ; 4.695 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 4.511 ; 4.568 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 4.518 ; 4.649 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 4.378 ; 4.429 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 4.932 ; 4.771 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a0                ; Decoder_1:Decoder1|instrC[3] ; 5.072 ; 5.155 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 5.758 ; 5.892 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 4.970 ; 4.948 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 5.536 ; 5.626 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 4.909 ; 4.926 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 5.145 ; 5.276 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 4.721 ; 4.728 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 4.466 ; 4.564 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 4.487 ; 4.552 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 5.025 ; 4.940 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 4.756 ; 4.813 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 4.763 ; 4.887 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 4.623 ; 4.667 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 5.170 ; 5.016 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; regT_valueout[*]  ; Logic_exe                    ; 3.606 ; 3.615 ; Rise       ; Logic_exe                    ;
;  regT_valueout[0] ; Logic_exe                    ; 4.642 ; 4.834 ; Rise       ; Logic_exe                    ;
;  regT_valueout[1] ; Logic_exe                    ; 3.606 ; 3.682 ; Rise       ; Logic_exe                    ;
;  regT_valueout[2] ; Logic_exe                    ; 4.839 ; 5.097 ; Rise       ; Logic_exe                    ;
;  regT_valueout[3] ; Logic_exe                    ; 3.607 ; 3.615 ; Rise       ; Logic_exe                    ;
;  regT_valueout[4] ; Logic_exe                    ; 3.865 ; 3.907 ; Rise       ; Logic_exe                    ;
;  regT_valueout[5] ; Logic_exe                    ; 3.891 ; 3.944 ; Rise       ; Logic_exe                    ;
;  regT_valueout[6] ; Logic_exe                    ; 4.018 ; 4.133 ; Rise       ; Logic_exe                    ;
;  regT_valueout[7] ; Logic_exe                    ; 5.280 ; 5.560 ; Rise       ; Logic_exe                    ;
; a0                ; Logic_in[0]                  ; 7.148 ; 7.231 ; Rise       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 7.834 ; 7.968 ; Rise       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 7.046 ; 6.971 ; Rise       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 7.612 ; 7.702 ; Rise       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 6.951 ; 7.002 ; Rise       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 7.221 ; 7.352 ; Rise       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 6.797 ; 6.804 ; Rise       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 6.868 ; 6.939 ; Rise       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 6.889 ; 6.949 ; Rise       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 7.396 ; 7.334 ; Rise       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 7.157 ; 7.198 ; Rise       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 7.195 ; 7.260 ; Rise       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 7.017 ; 7.038 ; Rise       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 7.548 ; 7.415 ; Rise       ; Logic_in[0]                  ;
; reg1_valueout[*]  ; Logic_in[0]                  ; 6.123 ; 6.213 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[0] ; Logic_in[0]                  ; 6.417 ; 6.487 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[1] ; Logic_in[0]                  ; 6.347 ; 6.453 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[2] ; Logic_in[0]                  ; 6.123 ; 6.213 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[3] ; Logic_in[0]                  ; 6.264 ; 6.312 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[4] ; Logic_in[0]                  ; 6.486 ; 6.568 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[5] ; Logic_in[0]                  ; 6.325 ; 6.377 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[6] ; Logic_in[0]                  ; 7.087 ; 7.209 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[7] ; Logic_in[0]                  ; 6.258 ; 6.369 ; Rise       ; Logic_in[0]                  ;
; a0                ; Logic_in[0]                  ; 6.381 ; 6.464 ; Fall       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 7.067 ; 7.201 ; Fall       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 6.279 ; 6.238 ; Fall       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 6.845 ; 6.935 ; Fall       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 6.199 ; 6.235 ; Fall       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 6.454 ; 6.585 ; Fall       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 6.030 ; 6.037 ; Fall       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 5.779 ; 5.877 ; Fall       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 5.800 ; 5.865 ; Fall       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 6.338 ; 6.253 ; Fall       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 6.069 ; 6.126 ; Fall       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 6.076 ; 6.200 ; Fall       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 5.936 ; 5.980 ; Fall       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 6.483 ; 6.329 ; Fall       ; Logic_in[0]                  ;
; reg0_valueout[*]  ; Logic_in[0]                  ; 6.475 ; 6.551 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[0] ; Logic_in[0]                  ; 7.267 ; 7.415 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[1] ; Logic_in[0]                  ; 6.691 ; 6.734 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[2] ; Logic_in[0]                  ; 6.654 ; 6.758 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[3] ; Logic_in[0]                  ; 6.706 ; 6.753 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[4] ; Logic_in[0]                  ; 6.624 ; 6.663 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[5] ; Logic_in[0]                  ; 6.568 ; 6.594 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[6] ; Logic_in[0]                  ; 7.064 ; 7.259 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[7] ; Logic_in[0]                  ; 6.475 ; 6.551 ; Fall       ; Logic_in[0]                  ;
; a0                ; Logic_in[11]                 ; 5.311 ; 5.394 ; Rise       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 5.997 ; 6.131 ; Rise       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 5.209 ; 5.168 ; Rise       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 5.775 ; 5.865 ; Rise       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 5.129 ; 5.165 ; Rise       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 5.384 ; 5.515 ; Rise       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 4.960 ; 4.967 ; Rise       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 4.726 ; 4.824 ; Rise       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 4.747 ; 4.812 ; Rise       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 5.292 ; 5.200 ; Rise       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 5.016 ; 5.073 ; Rise       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 5.023 ; 5.154 ; Rise       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 4.883 ; 4.934 ; Rise       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 5.437 ; 5.276 ; Rise       ; Logic_in[11]                 ;
; reg1_valueout[*]  ; Logic_in[11]                 ; 5.678 ; 5.768 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[0] ; Logic_in[11]                 ; 5.972 ; 6.042 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[1] ; Logic_in[11]                 ; 5.902 ; 6.008 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[2] ; Logic_in[11]                 ; 5.678 ; 5.768 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[3] ; Logic_in[11]                 ; 5.819 ; 5.867 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[4] ; Logic_in[11]                 ; 6.041 ; 6.123 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[5] ; Logic_in[11]                 ; 5.880 ; 5.932 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[6] ; Logic_in[11]                 ; 6.642 ; 6.764 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[7] ; Logic_in[11]                 ; 5.813 ; 5.924 ; Rise       ; Logic_in[11]                 ;
; a0                ; Logic_in[11]                 ; 5.826 ; 5.909 ; Fall       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 6.512 ; 6.646 ; Fall       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 5.724 ; 5.683 ; Fall       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 6.290 ; 6.380 ; Fall       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 5.644 ; 5.680 ; Fall       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 5.899 ; 6.030 ; Fall       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 5.475 ; 5.482 ; Fall       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 5.241 ; 5.339 ; Fall       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 5.262 ; 5.327 ; Fall       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 5.807 ; 5.715 ; Fall       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 5.531 ; 5.588 ; Fall       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 5.538 ; 5.669 ; Fall       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 5.398 ; 5.449 ; Fall       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 5.952 ; 5.791 ; Fall       ; Logic_in[11]                 ;
; reg0_valueout[*]  ; Logic_in[11]                 ; 5.988 ; 6.064 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[0] ; Logic_in[11]                 ; 6.780 ; 6.928 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[1] ; Logic_in[11]                 ; 6.204 ; 6.247 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[2] ; Logic_in[11]                 ; 6.167 ; 6.271 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[3] ; Logic_in[11]                 ; 6.219 ; 6.266 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[4] ; Logic_in[11]                 ; 6.137 ; 6.176 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[5] ; Logic_in[11]                 ; 6.081 ; 6.107 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[6] ; Logic_in[11]                 ; 6.577 ; 6.772 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[7] ; Logic_in[11]                 ; 5.988 ; 6.064 ; Fall       ; Logic_in[11]                 ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+-------------------------------+----------+---------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack              ; -10.041  ; -2.689  ; -1.836   ; -1.055  ; -3.000              ;
;  Decoder_1:Decoder1|instrC[3] ; -10.041  ; 0.595   ; N/A      ; N/A     ; 0.460               ;
;  Logic_exe                    ; -0.075   ; 0.199   ; N/A      ; N/A     ; -3.000              ;
;  Logic_in[0]                  ; 0.762    ; -1.247  ; -0.796   ; -0.757  ; -3.000              ;
;  Logic_in[11]                 ; -3.121   ; -2.689  ; -1.836   ; -1.055  ; -3.000              ;
; Design-wide TNS               ; -109.749 ; -25.191 ; -5.318   ; -3.331  ; -65.267             ;
;  Decoder_1:Decoder1|instrC[3] ; -78.140  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  Logic_exe                    ; -0.237   ; 0.000   ; N/A      ; N/A     ; -11.216             ;
;  Logic_in[0]                  ; 0.000    ; -18.471 ; -0.796   ; -0.757  ; -20.370             ;
;  Logic_in[11]                 ; -31.372  ; -6.720  ; -4.522   ; -2.574  ; -33.681             ;
+-------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Logic_in[*]   ; Decoder_1:Decoder1|instrC[3] ; 9.760  ; 10.268 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; 4.479  ; 4.612  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[1]  ; Decoder_1:Decoder1|instrC[3] ; 6.262  ; 6.617  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[2]  ; Decoder_1:Decoder1|instrC[3] ; 5.864  ; 6.215  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[6]  ; Decoder_1:Decoder1|instrC[3] ; 8.698  ; 9.351  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[7]  ; Decoder_1:Decoder1|instrC[3] ; 9.412  ; 9.658  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[8]  ; Decoder_1:Decoder1|instrC[3] ; 9.735  ; 9.978  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[9]  ; Decoder_1:Decoder1|instrC[3] ; 8.371  ; 8.945  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[10] ; Decoder_1:Decoder1|instrC[3] ; 7.361  ; 7.389  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; 6.533  ; 6.676  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[12] ; Decoder_1:Decoder1|instrC[3] ; 9.611  ; 9.860  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[13] ; Decoder_1:Decoder1|instrC[3] ; 9.760  ; 10.268 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[14] ; Decoder_1:Decoder1|instrC[3] ; 9.569  ; 10.083 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[15] ; Decoder_1:Decoder1|instrC[3] ; 9.456  ; 10.007 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; Logic_in[*]   ; Logic_in[11]                 ; 0.209  ; 0.690  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[0]  ; Logic_in[11]                 ; -1.099 ; -0.616 ; Rise       ; Logic_in[11]                 ;
;  Logic_in[1]  ; Logic_in[11]                 ; 0.209  ; 0.690  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[2]  ; Logic_in[11]                 ; 0.077  ; 0.592  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[3]  ; Logic_in[11]                 ; -0.020 ; 0.552  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[4]  ; Logic_in[11]                 ; -0.069 ; 0.552  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[5]  ; Logic_in[11]                 ; -0.090 ; 0.527  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[6]  ; Logic_in[11]                 ; 0.098  ; 0.644  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[7]  ; Logic_in[11]                 ; -0.098 ; 0.478  ; Rise       ; Logic_in[11]                 ;
; Logic_in[*]   ; Logic_in[11]                 ; 2.581  ; 3.039  ; Fall       ; Logic_in[11]                 ;
;  Logic_in[9]  ; Logic_in[11]                 ; 2.581  ; 3.039  ; Fall       ; Logic_in[11]                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port     ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+---------------+------------------------------+--------+--------+------------+------------------------------+
; Logic_in[*]   ; Decoder_1:Decoder1|instrC[3] ; -0.625 ; -1.018 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[0]  ; Decoder_1:Decoder1|instrC[3] ; -1.105 ; -1.535 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[1]  ; Decoder_1:Decoder1|instrC[3] ; -2.138 ; -2.691 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[2]  ; Decoder_1:Decoder1|instrC[3] ; -1.924 ; -2.462 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[6]  ; Decoder_1:Decoder1|instrC[3] ; -1.964 ; -2.575 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[7]  ; Decoder_1:Decoder1|instrC[3] ; -1.789 ; -2.377 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[8]  ; Decoder_1:Decoder1|instrC[3] ; -1.764 ; -2.347 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[9]  ; Decoder_1:Decoder1|instrC[3] ; -1.937 ; -2.472 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[10] ; Decoder_1:Decoder1|instrC[3] ; -0.627 ; -1.018 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[11] ; Decoder_1:Decoder1|instrC[3] ; -0.625 ; -1.048 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[12] ; Decoder_1:Decoder1|instrC[3] ; -1.899 ; -2.453 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[13] ; Decoder_1:Decoder1|instrC[3] ; -2.185 ; -2.843 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[14] ; Decoder_1:Decoder1|instrC[3] ; -2.234 ; -2.857 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
;  Logic_in[15] ; Decoder_1:Decoder1|instrC[3] ; -2.142 ; -2.768 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; Logic_in[*]   ; Logic_in[11]                 ; 2.649  ; 2.436  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[0]  ; Logic_in[11]                 ; 2.649  ; 2.436  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[1]  ; Logic_in[11]                 ; 0.759  ; 0.413  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[2]  ; Logic_in[11]                 ; 1.039  ; 0.675  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[3]  ; Logic_in[11]                 ; 0.974  ; 0.605  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[4]  ; Logic_in[11]                 ; 1.031  ; 0.624  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[5]  ; Logic_in[11]                 ; 1.044  ; 0.649  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[6]  ; Logic_in[11]                 ; 0.871  ; 0.492  ; Rise       ; Logic_in[11]                 ;
;  Logic_in[7]  ; Logic_in[11]                 ; 1.053  ; 0.695  ; Rise       ; Logic_in[11]                 ;
; Logic_in[*]   ; Logic_in[11]                 ; -0.685 ; -1.277 ; Fall       ; Logic_in[11]                 ;
;  Logic_in[9]  ; Logic_in[11]                 ; -0.685 ; -1.277 ; Fall       ; Logic_in[11]                 ;
+---------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; a0                ; Decoder_1:Decoder1|instrC[3] ; 9.640  ; 9.623  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 10.673 ; 10.695 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 9.332  ; 9.251  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 10.343 ; 10.310 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 9.234  ; 9.313  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 9.762  ; 9.842  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 8.876  ; 9.016  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 9.091  ; 9.058  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 9.183  ; 9.135  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 9.787  ; 9.839  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 9.545  ; 9.499  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 9.705  ; 9.658  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 9.281  ; 9.220  ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 10.031 ; 10.089 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a0                ; Decoder_1:Decoder1|instrC[3] ; 9.832  ; 9.756  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 10.806 ; 10.828 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 9.465  ; 9.507  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 10.476 ; 10.471 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 9.490  ; 9.446  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 10.018 ; 9.975  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 9.059  ; 9.149  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 9.264  ; 9.231  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 9.365  ; 9.308  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 9.960  ; 10.012 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 9.718  ; 9.672  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 9.878  ; 9.831  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 9.454  ; 9.393  ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 10.204 ; 10.262 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; regT_valueout[*]  ; Logic_exe                    ; 9.197  ; 9.390  ; Rise       ; Logic_exe                    ;
;  regT_valueout[0] ; Logic_exe                    ; 8.079  ; 8.217  ; Rise       ; Logic_exe                    ;
;  regT_valueout[1] ; Logic_exe                    ; 6.344  ; 6.325  ; Rise       ; Logic_exe                    ;
;  regT_valueout[2] ; Logic_exe                    ; 8.576  ; 8.661  ; Rise       ; Logic_exe                    ;
;  regT_valueout[3] ; Logic_exe                    ; 6.261  ; 6.217  ; Rise       ; Logic_exe                    ;
;  regT_valueout[4] ; Logic_exe                    ; 6.752  ; 6.711  ; Rise       ; Logic_exe                    ;
;  regT_valueout[5] ; Logic_exe                    ; 6.794  ; 6.766  ; Rise       ; Logic_exe                    ;
;  regT_valueout[6] ; Logic_exe                    ; 7.081  ; 7.057  ; Rise       ; Logic_exe                    ;
;  regT_valueout[7] ; Logic_exe                    ; 9.197  ; 9.390  ; Rise       ; Logic_exe                    ;
; a0                ; Logic_in[0]                  ; 13.858 ; 13.841 ; Rise       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 14.891 ; 14.913 ; Rise       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 13.550 ; 13.487 ; Rise       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 14.561 ; 14.528 ; Rise       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 13.470 ; 13.531 ; Rise       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 13.998 ; 14.060 ; Rise       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 13.094 ; 13.234 ; Rise       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 13.714 ; 13.681 ; Rise       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 13.699 ; 13.758 ; Rise       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 14.410 ; 14.462 ; Rise       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 14.168 ; 14.122 ; Rise       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 14.328 ; 14.281 ; Rise       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 13.904 ; 13.843 ; Rise       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 14.654 ; 14.712 ; Rise       ; Logic_in[0]                  ;
; reg1_valueout[*]  ; Logic_in[0]                  ; 12.536 ; 12.558 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[0] ; Logic_in[0]                  ; 11.494 ; 11.467 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[1] ; Logic_in[0]                  ; 11.430 ; 11.379 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[2] ; Logic_in[0]                  ; 11.041 ; 11.025 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[3] ; Logic_in[0]                  ; 11.232 ; 11.209 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[4] ; Logic_in[0]                  ; 11.592 ; 11.624 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[5] ; Logic_in[0]                  ; 11.366 ; 11.323 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[6] ; Logic_in[0]                  ; 12.536 ; 12.558 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[7] ; Logic_in[0]                  ; 11.280 ; 11.250 ; Rise       ; Logic_in[0]                  ;
; a0                ; Logic_in[0]                  ; 13.875 ; 13.829 ; Fall       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 14.870 ; 14.907 ; Fall       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 13.518 ; 13.561 ; Fall       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 14.512 ; 14.515 ; Fall       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 13.531 ; 13.412 ; Fall       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 14.062 ; 14.049 ; Fall       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 13.149 ; 13.212 ; Fall       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 13.037 ; 12.952 ; Fall       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 13.123 ; 13.000 ; Fall       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 13.706 ; 13.767 ; Fall       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 13.491 ; 13.401 ; Fall       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 13.614 ; 13.569 ; Fall       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 13.183 ; 13.127 ; Fall       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 13.944 ; 14.010 ; Fall       ; Logic_in[0]                  ;
; reg0_valueout[*]  ; Logic_in[0]                  ; 12.508 ; 12.588 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[0] ; Logic_in[0]                  ; 12.508 ; 12.588 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[1] ; Logic_in[0]                  ; 11.536 ; 11.479 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[2] ; Logic_in[0]                  ; 11.566 ; 11.534 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[3] ; Logic_in[0]                  ; 11.544 ; 11.492 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[4] ; Logic_in[0]                  ; 11.369 ; 11.325 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[5] ; Logic_in[0]                  ; 11.300 ; 11.251 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[6] ; Logic_in[0]                  ; 12.210 ; 12.299 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[7] ; Logic_in[0]                  ; 11.227 ; 11.175 ; Fall       ; Logic_in[0]                  ;
; a0                ; Logic_in[11]                 ; 12.970 ; 12.953 ; Rise       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 14.003 ; 14.025 ; Rise       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 12.662 ; 12.599 ; Rise       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 13.673 ; 13.640 ; Rise       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 12.582 ; 12.643 ; Rise       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 13.110 ; 13.172 ; Rise       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 12.206 ; 12.346 ; Rise       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 12.826 ; 12.793 ; Rise       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 12.811 ; 12.870 ; Rise       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 13.522 ; 13.574 ; Rise       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 13.280 ; 13.234 ; Rise       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 13.440 ; 13.393 ; Rise       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 13.016 ; 12.955 ; Rise       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 13.766 ; 13.824 ; Rise       ; Logic_in[11]                 ;
; reg1_valueout[*]  ; Logic_in[11]                 ; 11.648 ; 11.670 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[0] ; Logic_in[11]                 ; 10.606 ; 10.579 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[1] ; Logic_in[11]                 ; 10.542 ; 10.491 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[2] ; Logic_in[11]                 ; 10.153 ; 10.137 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[3] ; Logic_in[11]                 ; 10.344 ; 10.321 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[4] ; Logic_in[11]                 ; 10.704 ; 10.736 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[5] ; Logic_in[11]                 ; 10.478 ; 10.435 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[6] ; Logic_in[11]                 ; 11.648 ; 11.670 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[7] ; Logic_in[11]                 ; 10.392 ; 10.362 ; Rise       ; Logic_in[11]                 ;
; a0                ; Logic_in[11]                 ; 12.958 ; 12.912 ; Fall       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 13.953 ; 13.990 ; Fall       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 12.601 ; 12.644 ; Fall       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 13.595 ; 13.598 ; Fall       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 12.614 ; 12.495 ; Fall       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 13.145 ; 13.132 ; Fall       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 12.232 ; 12.295 ; Fall       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 12.120 ; 12.035 ; Fall       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 12.206 ; 12.083 ; Fall       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 12.789 ; 12.850 ; Fall       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 12.574 ; 12.484 ; Fall       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 12.697 ; 12.652 ; Fall       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 12.266 ; 12.210 ; Fall       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 13.027 ; 13.093 ; Fall       ; Logic_in[11]                 ;
; reg0_valueout[*]  ; Logic_in[11]                 ; 11.591 ; 11.671 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[0] ; Logic_in[11]                 ; 11.591 ; 11.671 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[1] ; Logic_in[11]                 ; 10.619 ; 10.562 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[2] ; Logic_in[11]                 ; 10.649 ; 10.617 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[3] ; Logic_in[11]                 ; 10.627 ; 10.575 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[4] ; Logic_in[11]                 ; 10.452 ; 10.408 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[5] ; Logic_in[11]                 ; 10.383 ; 10.334 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[6] ; Logic_in[11]                 ; 11.293 ; 11.382 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[7] ; Logic_in[11]                 ; 10.310 ; 10.258 ; Fall       ; Logic_in[11]                 ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; a0                ; Decoder_1:Decoder1|instrC[3] ; 4.806 ; 4.889 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 5.492 ; 5.626 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 4.704 ; 4.663 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 5.270 ; 5.360 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 4.624 ; 4.660 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 4.879 ; 5.010 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 4.455 ; 4.462 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 4.221 ; 4.319 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 4.242 ; 4.307 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 4.787 ; 4.695 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 4.511 ; 4.568 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 4.518 ; 4.649 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 4.378 ; 4.429 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 4.932 ; 4.771 ; Rise       ; Decoder_1:Decoder1|instrC[3] ;
; a0                ; Decoder_1:Decoder1|instrC[3] ; 5.072 ; 5.155 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a1                ; Decoder_1:Decoder1|instrC[3] ; 5.758 ; 5.892 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a2                ; Decoder_1:Decoder1|instrC[3] ; 4.970 ; 4.948 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a3                ; Decoder_1:Decoder1|instrC[3] ; 5.536 ; 5.626 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a4                ; Decoder_1:Decoder1|instrC[3] ; 4.909 ; 4.926 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a5                ; Decoder_1:Decoder1|instrC[3] ; 5.145 ; 5.276 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; a6                ; Decoder_1:Decoder1|instrC[3] ; 4.721 ; 4.728 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b0                ; Decoder_1:Decoder1|instrC[3] ; 4.466 ; 4.564 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b1                ; Decoder_1:Decoder1|instrC[3] ; 4.487 ; 4.552 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b2                ; Decoder_1:Decoder1|instrC[3] ; 5.025 ; 4.940 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b3                ; Decoder_1:Decoder1|instrC[3] ; 4.756 ; 4.813 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b4                ; Decoder_1:Decoder1|instrC[3] ; 4.763 ; 4.887 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b5                ; Decoder_1:Decoder1|instrC[3] ; 4.623 ; 4.667 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; b6                ; Decoder_1:Decoder1|instrC[3] ; 5.170 ; 5.016 ; Fall       ; Decoder_1:Decoder1|instrC[3] ;
; regT_valueout[*]  ; Logic_exe                    ; 3.606 ; 3.615 ; Rise       ; Logic_exe                    ;
;  regT_valueout[0] ; Logic_exe                    ; 4.642 ; 4.834 ; Rise       ; Logic_exe                    ;
;  regT_valueout[1] ; Logic_exe                    ; 3.606 ; 3.682 ; Rise       ; Logic_exe                    ;
;  regT_valueout[2] ; Logic_exe                    ; 4.839 ; 5.097 ; Rise       ; Logic_exe                    ;
;  regT_valueout[3] ; Logic_exe                    ; 3.607 ; 3.615 ; Rise       ; Logic_exe                    ;
;  regT_valueout[4] ; Logic_exe                    ; 3.865 ; 3.907 ; Rise       ; Logic_exe                    ;
;  regT_valueout[5] ; Logic_exe                    ; 3.891 ; 3.944 ; Rise       ; Logic_exe                    ;
;  regT_valueout[6] ; Logic_exe                    ; 4.018 ; 4.133 ; Rise       ; Logic_exe                    ;
;  regT_valueout[7] ; Logic_exe                    ; 5.280 ; 5.560 ; Rise       ; Logic_exe                    ;
; a0                ; Logic_in[0]                  ; 7.148 ; 7.231 ; Rise       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 7.834 ; 7.968 ; Rise       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 7.046 ; 6.971 ; Rise       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 7.612 ; 7.702 ; Rise       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 6.951 ; 7.002 ; Rise       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 7.221 ; 7.352 ; Rise       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 6.797 ; 6.804 ; Rise       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 6.868 ; 6.939 ; Rise       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 6.889 ; 6.949 ; Rise       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 7.396 ; 7.334 ; Rise       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 7.157 ; 7.198 ; Rise       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 7.195 ; 7.260 ; Rise       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 7.017 ; 7.038 ; Rise       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 7.548 ; 7.415 ; Rise       ; Logic_in[0]                  ;
; reg1_valueout[*]  ; Logic_in[0]                  ; 6.123 ; 6.213 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[0] ; Logic_in[0]                  ; 6.417 ; 6.487 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[1] ; Logic_in[0]                  ; 6.347 ; 6.453 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[2] ; Logic_in[0]                  ; 6.123 ; 6.213 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[3] ; Logic_in[0]                  ; 6.264 ; 6.312 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[4] ; Logic_in[0]                  ; 6.486 ; 6.568 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[5] ; Logic_in[0]                  ; 6.325 ; 6.377 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[6] ; Logic_in[0]                  ; 7.087 ; 7.209 ; Rise       ; Logic_in[0]                  ;
;  reg1_valueout[7] ; Logic_in[0]                  ; 6.258 ; 6.369 ; Rise       ; Logic_in[0]                  ;
; a0                ; Logic_in[0]                  ; 6.381 ; 6.464 ; Fall       ; Logic_in[0]                  ;
; a1                ; Logic_in[0]                  ; 7.067 ; 7.201 ; Fall       ; Logic_in[0]                  ;
; a2                ; Logic_in[0]                  ; 6.279 ; 6.238 ; Fall       ; Logic_in[0]                  ;
; a3                ; Logic_in[0]                  ; 6.845 ; 6.935 ; Fall       ; Logic_in[0]                  ;
; a4                ; Logic_in[0]                  ; 6.199 ; 6.235 ; Fall       ; Logic_in[0]                  ;
; a5                ; Logic_in[0]                  ; 6.454 ; 6.585 ; Fall       ; Logic_in[0]                  ;
; a6                ; Logic_in[0]                  ; 6.030 ; 6.037 ; Fall       ; Logic_in[0]                  ;
; b0                ; Logic_in[0]                  ; 5.779 ; 5.877 ; Fall       ; Logic_in[0]                  ;
; b1                ; Logic_in[0]                  ; 5.800 ; 5.865 ; Fall       ; Logic_in[0]                  ;
; b2                ; Logic_in[0]                  ; 6.338 ; 6.253 ; Fall       ; Logic_in[0]                  ;
; b3                ; Logic_in[0]                  ; 6.069 ; 6.126 ; Fall       ; Logic_in[0]                  ;
; b4                ; Logic_in[0]                  ; 6.076 ; 6.200 ; Fall       ; Logic_in[0]                  ;
; b5                ; Logic_in[0]                  ; 5.936 ; 5.980 ; Fall       ; Logic_in[0]                  ;
; b6                ; Logic_in[0]                  ; 6.483 ; 6.329 ; Fall       ; Logic_in[0]                  ;
; reg0_valueout[*]  ; Logic_in[0]                  ; 6.475 ; 6.551 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[0] ; Logic_in[0]                  ; 7.267 ; 7.415 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[1] ; Logic_in[0]                  ; 6.691 ; 6.734 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[2] ; Logic_in[0]                  ; 6.654 ; 6.758 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[3] ; Logic_in[0]                  ; 6.706 ; 6.753 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[4] ; Logic_in[0]                  ; 6.624 ; 6.663 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[5] ; Logic_in[0]                  ; 6.568 ; 6.594 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[6] ; Logic_in[0]                  ; 7.064 ; 7.259 ; Fall       ; Logic_in[0]                  ;
;  reg0_valueout[7] ; Logic_in[0]                  ; 6.475 ; 6.551 ; Fall       ; Logic_in[0]                  ;
; a0                ; Logic_in[11]                 ; 5.311 ; 5.394 ; Rise       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 5.997 ; 6.131 ; Rise       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 5.209 ; 5.168 ; Rise       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 5.775 ; 5.865 ; Rise       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 5.129 ; 5.165 ; Rise       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 5.384 ; 5.515 ; Rise       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 4.960 ; 4.967 ; Rise       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 4.726 ; 4.824 ; Rise       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 4.747 ; 4.812 ; Rise       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 5.292 ; 5.200 ; Rise       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 5.016 ; 5.073 ; Rise       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 5.023 ; 5.154 ; Rise       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 4.883 ; 4.934 ; Rise       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 5.437 ; 5.276 ; Rise       ; Logic_in[11]                 ;
; reg1_valueout[*]  ; Logic_in[11]                 ; 5.678 ; 5.768 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[0] ; Logic_in[11]                 ; 5.972 ; 6.042 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[1] ; Logic_in[11]                 ; 5.902 ; 6.008 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[2] ; Logic_in[11]                 ; 5.678 ; 5.768 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[3] ; Logic_in[11]                 ; 5.819 ; 5.867 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[4] ; Logic_in[11]                 ; 6.041 ; 6.123 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[5] ; Logic_in[11]                 ; 5.880 ; 5.932 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[6] ; Logic_in[11]                 ; 6.642 ; 6.764 ; Rise       ; Logic_in[11]                 ;
;  reg1_valueout[7] ; Logic_in[11]                 ; 5.813 ; 5.924 ; Rise       ; Logic_in[11]                 ;
; a0                ; Logic_in[11]                 ; 5.826 ; 5.909 ; Fall       ; Logic_in[11]                 ;
; a1                ; Logic_in[11]                 ; 6.512 ; 6.646 ; Fall       ; Logic_in[11]                 ;
; a2                ; Logic_in[11]                 ; 5.724 ; 5.683 ; Fall       ; Logic_in[11]                 ;
; a3                ; Logic_in[11]                 ; 6.290 ; 6.380 ; Fall       ; Logic_in[11]                 ;
; a4                ; Logic_in[11]                 ; 5.644 ; 5.680 ; Fall       ; Logic_in[11]                 ;
; a5                ; Logic_in[11]                 ; 5.899 ; 6.030 ; Fall       ; Logic_in[11]                 ;
; a6                ; Logic_in[11]                 ; 5.475 ; 5.482 ; Fall       ; Logic_in[11]                 ;
; b0                ; Logic_in[11]                 ; 5.241 ; 5.339 ; Fall       ; Logic_in[11]                 ;
; b1                ; Logic_in[11]                 ; 5.262 ; 5.327 ; Fall       ; Logic_in[11]                 ;
; b2                ; Logic_in[11]                 ; 5.807 ; 5.715 ; Fall       ; Logic_in[11]                 ;
; b3                ; Logic_in[11]                 ; 5.531 ; 5.588 ; Fall       ; Logic_in[11]                 ;
; b4                ; Logic_in[11]                 ; 5.538 ; 5.669 ; Fall       ; Logic_in[11]                 ;
; b5                ; Logic_in[11]                 ; 5.398 ; 5.449 ; Fall       ; Logic_in[11]                 ;
; b6                ; Logic_in[11]                 ; 5.952 ; 5.791 ; Fall       ; Logic_in[11]                 ;
; reg0_valueout[*]  ; Logic_in[11]                 ; 5.988 ; 6.064 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[0] ; Logic_in[11]                 ; 6.780 ; 6.928 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[1] ; Logic_in[11]                 ; 6.204 ; 6.247 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[2] ; Logic_in[11]                 ; 6.167 ; 6.271 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[3] ; Logic_in[11]                 ; 6.219 ; 6.266 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[4] ; Logic_in[11]                 ; 6.137 ; 6.176 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[5] ; Logic_in[11]                 ; 6.081 ; 6.107 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[6] ; Logic_in[11]                 ; 6.577 ; 6.772 ; Fall       ; Logic_in[11]                 ;
;  reg0_valueout[7] ; Logic_in[11]                 ; 5.988 ; 6.064 ; Fall       ; Logic_in[11]                 ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; reg0_valueout[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg0_valueout[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg0_valueout[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg0_valueout[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg0_valueout[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg0_valueout[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg0_valueout[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg0_valueout[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1_valueout[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1_valueout[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1_valueout[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1_valueout[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1_valueout[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1_valueout[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1_valueout[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg1_valueout[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regT_valueout[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regT_valueout[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regT_valueout[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regT_valueout[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regT_valueout[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regT_valueout[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regT_valueout[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; regT_valueout[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a0               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a1               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a2               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a3               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a4               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a5               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; a6               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b0               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b1               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b2               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b3               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b4               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b5               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b6               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; Logic_upd      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[8]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[9]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[10]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[13]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[14]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[15]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[11]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[12]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_exe      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Logic_in[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg0_valueout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; reg1_valueout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; reg1_valueout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; a0               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; a1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; a2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; a3               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; a4               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; a5               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; a6               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; b0               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; b1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; b2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; b3               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; b4               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; b5               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; b6               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg0_valueout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; reg0_valueout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; reg1_valueout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; reg1_valueout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; a0               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; a1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; a2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; a3               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; a4               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; a5               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; a6               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; b0               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; b1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; b2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; b3               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; b4               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; b5               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; b6               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg0_valueout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; reg0_valueout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; reg0_valueout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; reg1_valueout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; reg1_valueout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; reg1_valueout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; regT_valueout[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; a0               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; a1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; a2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; a3               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; a4               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; a5               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; a6               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; b0               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; b1               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; b2               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; b3               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; b4               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; b5               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; b6               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; Logic_in[0]                  ; Decoder_1:Decoder1|instrC[3] ; 119      ; 152      ; 0        ; 0        ;
; Logic_in[11]                 ; Decoder_1:Decoder1|instrC[3] ; 885      ; 946      ; 0        ; 0        ;
; Decoder_1:Decoder1|instrC[3] ; Logic_exe                    ; 8        ; 0        ; 0        ; 0        ;
; Logic_exe                    ; Logic_in[0]                  ; 8        ; 0        ; 8        ; 0        ;
; Logic_exe                    ; Logic_in[11]                 ; 8        ; 0        ; 8        ; 0        ;
; Logic_in[0]                  ; Logic_in[11]                 ; 17       ; 17       ; 16       ; 16       ;
; Logic_in[11]                 ; Logic_in[11]                 ; 32       ; 32       ; 32       ; 32       ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; Logic_in[0]                  ; Decoder_1:Decoder1|instrC[3] ; 119      ; 152      ; 0        ; 0        ;
; Logic_in[11]                 ; Decoder_1:Decoder1|instrC[3] ; 885      ; 946      ; 0        ; 0        ;
; Decoder_1:Decoder1|instrC[3] ; Logic_exe                    ; 8        ; 0        ; 0        ; 0        ;
; Logic_exe                    ; Logic_in[0]                  ; 8        ; 0        ; 8        ; 0        ;
; Logic_exe                    ; Logic_in[11]                 ; 8        ; 0        ; 8        ; 0        ;
; Logic_in[0]                  ; Logic_in[11]                 ; 17       ; 17       ; 16       ; 16       ;
; Logic_in[11]                 ; Logic_in[11]                 ; 32       ; 32       ; 32       ; 32       ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Recovery Transfers                                                      ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; Logic_in[11] ; Logic_in[0]  ; 0        ; 0        ; 22       ; 22       ;
; Logic_in[0]  ; Logic_in[11] ; 4        ; 4        ; 4        ; 4        ;
; Logic_in[11] ; Logic_in[11] ; 32       ; 32       ; 54       ; 54       ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Removal Transfers                                                       ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; Logic_in[11] ; Logic_in[0]  ; 0        ; 0        ; 22       ; 22       ;
; Logic_in[0]  ; Logic_in[11] ; 4        ; 4        ; 4        ; 4        ;
; Logic_in[11] ; Logic_in[11] ; 32       ; 32       ; 54       ; 54       ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 150   ; 150  ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 192   ; 192  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 28 12:43:03 2019
Info: Command: quartus_sta Logic -c Logic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 38 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Logic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Decoder_1:Decoder1|instrC[3] Decoder_1:Decoder1|instrC[3]
    Info (332105): create_clock -period 1.000 -name Logic_in[0] Logic_in[0]
    Info (332105): create_clock -period 1.000 -name Logic_exe Logic_exe
    Info (332105): create_clock -period 1.000 -name Logic_in[11] Logic_in[11]
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Decoder1|isSub|combout"
    Warning (332126): Node "Decoder1|isSub|dataa"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Decoder1|Equal1~2  from: datac  to: combout
    Info (332098): Cell: Decoder1|instrC[3]~11  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.041
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.041       -78.140 Decoder_1:Decoder1|instrC[3] 
    Info (332119):    -3.121       -31.372 Logic_in[11] 
    Info (332119):    -0.075        -0.237 Logic_exe 
    Info (332119):     0.928         0.000 Logic_in[0] 
Info (332146): Worst-case hold slack is -2.689
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.689        -6.720 Logic_in[11] 
    Info (332119):    -1.247       -18.471 Logic_in[0] 
    Info (332119):     0.424         0.000 Logic_exe 
    Info (332119):     1.376         0.000 Decoder_1:Decoder1|instrC[3] 
Info (332146): Worst-case recovery slack is -1.836
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.836        -4.522 Logic_in[11] 
    Info (332119):    -0.796        -0.796 Logic_in[0] 
Info (332146): Worst-case removal slack is -1.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.055        -2.574 Logic_in[11] 
    Info (332119):    -0.757        -0.757 Logic_in[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -32.348 Logic_in[11] 
    Info (332119):    -3.000       -19.000 Logic_in[0] 
    Info (332119):    -3.000       -11.000 Logic_exe 
    Info (332119):     0.467         0.000 Decoder_1:Decoder1|instrC[3] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Decoder1|Equal1~2  from: datac  to: combout
    Info (332098): Cell: Decoder1|instrC[3]~11  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.986
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.986       -70.000 Decoder_1:Decoder1|instrC[3] 
    Info (332119):    -2.757       -26.992 Logic_in[11] 
    Info (332119):     0.045         0.000 Logic_exe 
    Info (332119):     0.965         0.000 Logic_in[0] 
Info (332146): Worst-case hold slack is -2.362
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.362        -5.313 Logic_in[11] 
    Info (332119):    -1.116       -15.855 Logic_in[0] 
    Info (332119):     0.363         0.000 Logic_exe 
    Info (332119):     1.312         0.000 Decoder_1:Decoder1|instrC[3] 
Info (332146): Worst-case recovery slack is -1.529
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.529        -3.819 Logic_in[11] 
    Info (332119):    -0.714        -0.714 Logic_in[0] 
Info (332146): Worst-case removal slack is -0.961
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.961        -2.310 Logic_in[11] 
    Info (332119):    -0.674        -0.674 Logic_in[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.142 Logic_in[11] 
    Info (332119):    -3.000       -19.000 Logic_in[0] 
    Info (332119):    -3.000       -11.000 Logic_exe 
    Info (332119):     0.460         0.000 Decoder_1:Decoder1|instrC[3] 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Decoder1|Equal1~2  from: datac  to: combout
    Info (332098): Cell: Decoder1|instrC[3]~11  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.743
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.743       -44.664 Decoder_1:Decoder1|instrC[3] 
    Info (332119):    -1.860       -19.295 Logic_in[11] 
    Info (332119):     0.382         0.000 Logic_exe 
    Info (332119):     0.762         0.000 Logic_in[0] 
Info (332146): Worst-case hold slack is -1.635
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.635        -5.080 Logic_in[11] 
    Info (332119):    -0.835       -12.061 Logic_in[0] 
    Info (332119):     0.199         0.000 Logic_exe 
    Info (332119):     0.595         0.000 Decoder_1:Decoder1|instrC[3] 
Info (332146): Worst-case recovery slack is -1.248
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.248        -2.423 Logic_in[11] 
    Info (332119):     0.183         0.000 Logic_in[0] 
Info (332146): Worst-case removal slack is -0.607
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.607        -1.496 Logic_in[11] 
    Info (332119):    -0.517        -0.517 Logic_in[0] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.681 Logic_in[11] 
    Info (332119):    -3.000       -20.370 Logic_in[0] 
    Info (332119):    -3.000       -11.216 Logic_exe 
    Info (332119):     0.461         0.000 Decoder_1:Decoder1|instrC[3] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4652 megabytes
    Info: Processing ended: Sun Apr 28 12:43:08 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


