## 高体复习

### 多线程

操作系统负责上下文切换，需要保存PC，寄存器，memory content，控制/状态寄存器，页翻译的表。

硬件实现快速上下文切换：

- 复制硬件 PC, GPRs, cntrl/status, PT base ptr
- 允许BTB TLB cache 的共用

CDC 6600外设处理机

在MTA中每个周期都会选择一个ready的线程进行执行，ready就已经可以保证该线程 可能存在相关性的上一个指令已经完成。

PowerPC RS64-IV，每个CPU支持两个虚拟CPU，当L2 cache miss进行线程切换

Oracle/Sun Niagara，为了能够更好的应付连续的网络请求处理，每个 Core 都设计 支持了很多个性能一般的 thread。

在线程调度中有两种浪费，分别是 Vertical Waste 和 Horizontal Waste，前者表示处理器 在一个周期中完全没有发射任何一个线程的指令;而后者表示一个周期所有的发射位没 有被用完而出现浪费;

SMT:Simultaneous Multithreading(即 Intel 的超线程技术)，允许多个线程同时处于运行状态，使用 fine-grain 的控制方法，允许这些线程在同一个周期中执行。这意味着需 要保存所有这些处于运行状态线程的上下文，这样的硬件开销是很大的。但是一般来说， 他们只在取指和提交部分做区分。

Chip Multiprocessing就是将原本的发射宽度拆成几部分分配到多个处理器中，这样每个 处理器的发射宽度就会降低，从而更容易保证不会出现 Horizontal Waste，Vertical Waste会一定程度减少

### Cache

存储层次设计的四个问题：placement、replacement、identification、write

虚拟地址：tag+index+offset

cache size变大->增大hit time，减少miss
相连数变大->减少miss冲突，增加hit时间
cache line变大->减少义务和容量失效，增加冲突失效和miss penalty



Rotating Register File 是为了解决软件流水中需要大量的寄存器的问题。

