<!DOCTYPE html>
<html lang="zh" dir="ltr">
<head><script src="/livereload.js?mindelay=10&amp;v=2&amp;port=1313&amp;path=livereload" data-no-instant defer></script>
  <meta charset="UTF-8">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<meta name="description" content="
  静态时序分析
  #


  STA概述
  #

静态时序分析（STA）是通过工具对同步电路中所有存在的时序路径进行分析，检查是否存在时序违例，是标准的timing Sign off方法
主要都是针对同步电路
时序的验证方法:

动态时序分析（Dynamic timing simulation）
静态时序分析（Static Timing Analysis）


  动态时序分析（Dynamic Timing Analysis, DTA）
  #


方法特点：

基于仿真方法，通过施加具体输入测试向量，验证设计在特定条件下的时序行为。
需要设计功能和测试向量的配合。


优势：

功能覆盖：能够验证特定输入条件下的时序行为。
精确性：仿真电路的真实响应，能发现实际条件下的潜在问题。


劣势：

依赖测试向量：质量（覆盖率）取决于输入测试向量的全面性。
仿真时间长：随着测试向量数量增加，仿真时间显著增长。


适用场景：

用于验证复杂场景下的时序问题。
适合后仿真阶段的功能和时序联合验证。





  静态时序分析（Static Timing Analysis, STA）
  #


方法特点：

采用穷举型逻辑，通过计算电路中所有可能路径的时序约束来验证设计的时序完整性。
不需要特定输入向量，独立于信号值。


优势：

全面性：STA 对设计中的所有路径进行分析，确保所有时序检查无遗漏（如 setup/hold 检查）。
效率高：不需要仿真输入，分析速度快，特别适合大规模设计。
角点分析：可以在不同 PVT（工艺、温度、电压）角点快速分析。


适用场景：

用于设计的早期和后期阶段进行全面的时序验证。
适合检查所有可能的时序路径。





  对比总结
  #


  
      
          特性
          静态时序分析（STA）
          动态时序分析（DTA）
      
  
  
      
          输入依赖
          无需具体测试向量
          需要测试向量
      
      
          分析范围
          全面，覆盖所有路径
          受测试向量覆盖率限制
      
      
          分析速度
          快
          慢
      
      
          验证场景
          适合早期验证，分析所有角点
          适合特定功能验证和实际条件下
      
  


所以，STA就是套用特定的模型，针对特定的电路在给定的时序约束上面分析设计是否有时序违例，所以进行STA一般需要3个文件">
<meta name="theme-color" media="(prefers-color-scheme: light)" content="#ffffff">
<meta name="theme-color" media="(prefers-color-scheme: dark)" content="#343a40">
<meta name="color-scheme" content="light dark"><meta property="og:url" content="http://localhost:1313/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/pt%E9%9D%99%E6%80%81%E6%97%B6%E5%BA%8F%E5%88%86%E6%9E%90/%E8%AE%B2%E4%B9%89/">
  <meta property="og:site_name" content="XMU EDA教程">
  <meta property="og:title" content="XMU EDA教程">
  <meta property="og:description" content="静态时序分析#STA概述#静态时序分析（STA）是通过工具对同步电路中所有存在的时序路径进行分析，检查是否存在时序违例，是标准的timing Sign off方法 主要都是针对同步电路 时序的验证方法:
动态时序分析（Dynamic timing simulation） 静态时序分析（Static Timing Analysis） 动态时序分析（Dynamic Timing Analysis, DTA）#方法特点： 基于仿真方法，通过施加具体输入测试向量，验证设计在特定条件下的时序行为。 需要设计功能和测试向量的配合。 优势： 功能覆盖：能够验证特定输入条件下的时序行为。 精确性：仿真电路的真实响应，能发现实际条件下的潜在问题。 劣势： 依赖测试向量：质量（覆盖率）取决于输入测试向量的全面性。 仿真时间长：随着测试向量数量增加，仿真时间显著增长。 适用场景： 用于验证复杂场景下的时序问题。 适合后仿真阶段的功能和时序联合验证。 静态时序分析（Static Timing Analysis, STA）#方法特点： 采用穷举型逻辑，通过计算电路中所有可能路径的时序约束来验证设计的时序完整性。 不需要特定输入向量，独立于信号值。 优势： 全面性：STA 对设计中的所有路径进行分析，确保所有时序检查无遗漏（如 setup/hold 检查）。 效率高：不需要仿真输入，分析速度快，特别适合大规模设计。 角点分析：可以在不同 PVT（工艺、温度、电压）角点快速分析。 适用场景： 用于设计的早期和后期阶段进行全面的时序验证。 适合检查所有可能的时序路径。 对比总结#特性 静态时序分析（STA） 动态时序分析（DTA） 输入依赖 无需具体测试向量 需要测试向量 分析范围 全面，覆盖所有路径 受测试向量覆盖率限制 分析速度 快 慢 验证场景 适合早期验证，分析所有角点 适合特定功能验证和实际条件下 所以，STA就是套用特定的模型，针对特定的电路在给定的时序约束上面分析设计是否有时序违例，所以进行STA一般需要3个文件">
  <meta property="og:locale" content="zh">
  <meta property="og:type" content="website">
<title>讲义 | XMU EDA教程</title>
<link rel="icon" href="/favicon.png" >
<link rel="manifest" href="/manifest.json">
<link rel="canonical" href="http://localhost:1313/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/pt%E9%9D%99%E6%80%81%E6%97%B6%E5%BA%8F%E5%88%86%E6%9E%90/%E8%AE%B2%E4%B9%89/">
<link rel="stylesheet" href="/book.min.6c8b9d2a1fc95075ed7da46ca81060b39add8fff6741ac51259f768929281e2c.css" integrity="sha256-bIudKh/JUHXtfaRsqBBgs5rdj/9nQaxRJZ92iSkoHiw=" crossorigin="anonymous">
  <script defer src="/fuse.min.js"></script>
  <script defer src="/en.search.min.f8a7534a8cb36ad7f78bcb0a01a98a06b198851b949a21749f46d34b77e31d38.js" integrity="sha256-&#43;KdTSoyzatf3i8sKAamKBrGYhRuUmiF0n0bTS3fjHTg=" crossorigin="anonymous"></script>
<link rel="alternate" type="application/rss+xml" href="http://localhost:1313/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/pt%E9%9D%99%E6%80%81%E6%97%B6%E5%BA%8F%E5%88%86%E6%9E%90/%E8%AE%B2%E4%B9%89/index.xml" title="XMU EDA教程" />
<!--
Made with Book Theme
https://github.com/alex-shpak/hugo-book
-->
  
</head>
<body dir="ltr">
  <input type="checkbox" class="hidden toggle" id="menu-control" />
  <input type="checkbox" class="hidden toggle" id="toc-control" />
  <main class="container flex">
    <aside class="book-menu">
      <div class="book-menu-content">
        
  <nav>
<h2 class="book-brand">
  <a class="flex align-center" href="/"><span>XMU EDA教程</span>
  </a>
</h2>


<div class="book-search hidden">
  <input type="text" id="book-search-input" placeholder="Search" aria-label="Search" maxlength="64" data-hotkeys="s/" />
  <div class="book-search-spinner hidden"></div>
  <ul id="book-search-results"></ul>
</div>
<script>document.querySelector(".book-search").classList.remove("hidden")</script>















  
  <ul>
    
      
        <li class="book-section-flat" >
          
  
  

  
    <a href="/docs/%E4%BB%8B%E7%BB%8D/" class="">介绍</a>
  

          
  <ul>
    
  </ul>

        </li>
      
    
      
        <li class="book-section-flat" >
          
  
  

  
    <a href="/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/" class="">前端设计</a>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <input type="checkbox" id="section-ff0ad6e9724d030785a4407217b340a0" class="toggle"  />
    <label for="section-ff0ad6e9724d030785a4407217b340a0" class="flex justify-between">
      <a role="button" class="">Vcs与 Verdi</a>
    </label>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <a href="/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E8%AE%B2%E4%B9%89/" class="">讲义</a>
  

          
  <ul>
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <span>实验</span>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <a href="/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E5%AE%9E%E9%AA%8C/lab01/" class="">Lab01</a>
  

          
  <ul>
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E5%AE%9E%E9%AA%8C/lab02/" class="">Lab02</a>
  

          
  <ul>
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/vcs%E4%B8%8Everdi/%E5%AE%9E%E9%AA%8C/lab03/" class="">Lab03</a>
  

          
  <ul>
    
  </ul>

        </li>
      
    
  </ul>

        </li>
      
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <input type="checkbox" id="section-e8eb526aad02643db08729d6f431ccb1" class="toggle"  />
    <label for="section-e8eb526aad02643db08729d6f431ccb1" class="flex justify-between">
      <a role="button" class="">Dc综合</a>
    </label>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <a href="/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/dc%E7%BB%BC%E5%90%88/%E8%AE%B2%E4%B9%89/" class="">讲义</a>
  

          
  <ul>
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <span>实验</span>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <a href="/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/dc%E7%BB%BC%E5%90%88/%E5%AE%9E%E9%AA%8C/lab01/" class="">Lab01</a>
  

          
  <ul>
    
  </ul>

        </li>
      
    
  </ul>

        </li>
      
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <input type="checkbox" id="section-57702c5447efe143a25e8ad1f85d729f" class="toggle"  />
    <label for="section-57702c5447efe143a25e8ad1f85d729f" class="flex justify-between">
      <a role="button" class="">Fm形式验证</a>
    </label>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <a href="/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/fm%E5%BD%A2%E5%BC%8F%E9%AA%8C%E8%AF%81/%E8%AE%B2%E4%B9%89/" class="">讲义</a>
  

          
  <ul>
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/fm%E5%BD%A2%E5%BC%8F%E9%AA%8C%E8%AF%81/%E5%AE%9E%E9%AA%8C/" class="">实验</a>
  

          
  <ul>
    
  </ul>

        </li>
      
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <input type="checkbox" id="section-061d8922e06026b095b9dd44bb5ed364" class="toggle" checked />
    <label for="section-061d8922e06026b095b9dd44bb5ed364" class="flex justify-between">
      <a role="button" class="">Pt静态时序分析</a>
    </label>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <a href="/docs/%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1/pt%E9%9D%99%E6%80%81%E6%97%B6%E5%BA%8F%E5%88%86%E6%9E%90/%E8%AE%B2%E4%B9%89/" class="active">讲义</a>
  

          
  <ul>
    
  </ul>

        </li>
      
    
  </ul>

        </li>
      
    
  </ul>

        </li>
      
    
      
        <li class="book-section-flat" >
          
  
  

  
    <a href="/docs/%E5%90%8E%E7%AB%AF%E8%AE%BE%E8%AE%A1/" class="">后端设计</a>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <input type="checkbox" id="section-4385aa749b2f1fd40666f51bf054c854" class="toggle"  />
    <label for="section-4385aa749b2f1fd40666f51bf054c854" class="flex justify-between">
      <a role="button" class="">Innovus</a>
    </label>
  

          
  <ul>
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <input type="checkbox" id="section-6507b1174359122fa8e9511b4bf79971" class="toggle"  />
    <label for="section-6507b1174359122fa8e9511b4bf79971" class="flex justify-between">
      <a role="button" class="">Drc与 Lvs</a>
    </label>
  

          
  <ul>
    
  </ul>

        </li>
      
    
      
        <li>
          
  
  

  
    <input type="checkbox" id="section-7a2e00483f353b029b52dc2a85e91d66" class="toggle"  />
    <label for="section-7a2e00483f353b029b52dc2a85e91d66" class="flex justify-between">
      <a role="button" class="">Voltus</a>
    </label>
  

          
  <ul>
    
  </ul>

        </li>
      
    
  </ul>

        </li>
      
    
      
        <li class="book-section-flat" >
          
  
  

  
    <span>Shortcodes</span>
  

          
  <ul>
    
      
        <li>
          
  
  

  
    <a href="/docs/shortcodes/buttons/" class="">Buttons</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/docs/shortcodes/columns/" class="">Columns</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/docs/shortcodes/details/" class="">Details</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/docs/shortcodes/hints/" class="">Hints</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/docs/shortcodes/mermaid/" class="">Mermaid</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/docs/shortcodes/tabs/" class="">Tabs</a>
  

        </li>
      
    
      
        <li>
          
  
  

  
    <a href="/docs/shortcodes/katex/" class="">KaTeX</a>
  

        </li>
      
    
  </ul>

        </li>
      
    
  </ul>










  
<ul>
  
  <li>
    <a href="/posts/"  >
        Blog
      </a>
  </li>
  
</ul>






</nav>




  <script>(function(){var e=document.querySelector("aside .book-menu-content");addEventListener("beforeunload",function(){localStorage.setItem("menu.scrollTop",e.scrollTop)}),e.scrollTop=localStorage.getItem("menu.scrollTop")})()</script>


 
      </div>
    </aside>

    <div class="book-page">
      <header class="book-header">
        
  <div class="flex align-center justify-between">
  <label for="menu-control">
    <img src="/svg/menu.svg" class="book-icon" alt="Menu" />
  </label>

  <h3>讲义</h3>

  <label for="toc-control">
    
    <img src="/svg/toc.svg" class="book-icon" alt="Table of Contents" />
    
  </label>
</div>


  
  <aside class="hidden clearfix">
    
  
<nav id="TableOfContents">
  <ul>
    <li><a href="#sta概述">STA概述</a>
      <ul>
        <li></li>
      </ul>
    </li>
    <li><a href="#sta分析流程">STA分析流程</a>
      <ul>
        <li><a href="#第一步读入文件">第一步、读入文件</a></li>
        <li><a href="#第二步创建时序路径">第二步、创建时序路径</a></li>
      </ul>
    </li>
  </ul>
</nav>



  </aside>
  
 
      </header>

      
      
  <article class="markdown book-article"><h1 id="静态时序分析">
  静态时序分析
  <a class="anchor" href="#%e9%9d%99%e6%80%81%e6%97%b6%e5%ba%8f%e5%88%86%e6%9e%90">#</a>
</h1>
<h2 id="sta概述">
  STA概述
  <a class="anchor" href="#sta%e6%a6%82%e8%bf%b0">#</a>
</h2>
<p>静态时序分析（STA）是通过工具对同步电路中所有存在的时序路径进行分析，检查是否存在时序违例，是标准的timing Sign off方法
<code>主要都是针对同步电路</code>
时序的验证方法:</p>
<ul>
<li>动态时序分析（Dynamic timing simulation）</li>
<li>静态时序分析（Static Timing Analysis）</li>
</ul>
<h4 id="动态时序分析dynamic-timing-analysis-dta">
  动态时序分析（Dynamic Timing Analysis, DTA）
  <a class="anchor" href="#%e5%8a%a8%e6%80%81%e6%97%b6%e5%ba%8f%e5%88%86%e6%9e%90dynamic-timing-analysis-dta">#</a>
</h4>
<ol>
<li><strong>方法特点</strong>：
<ul>
<li>基于仿真方法，通过施加具体输入测试向量，验证设计在特定条件下的时序行为。</li>
<li>需要设计功能和测试向量的配合。</li>
</ul>
</li>
<li><strong>优势</strong>：
<ul>
<li><strong>功能覆盖</strong>：能够验证特定输入条件下的时序行为。</li>
<li><strong>精确性</strong>：仿真电路的真实响应，能发现实际条件下的潜在问题。</li>
</ul>
</li>
<li><strong>劣势</strong>：
<ul>
<li><strong>依赖测试向量</strong>：质量（覆盖率）取决于输入测试向量的全面性。</li>
<li><strong>仿真时间长</strong>：随着测试向量数量增加，仿真时间显著增长。</li>
</ul>
</li>
<li><strong>适用场景</strong>：
<ul>
<li>用于验证复杂场景下的时序问题。</li>
<li>适合后仿真阶段的功能和时序联合验证。</li>
</ul>
</li>
</ol>
<hr>
<h4 id="静态时序分析static-timing-analysis-sta">
  静态时序分析（Static Timing Analysis, STA）
  <a class="anchor" href="#%e9%9d%99%e6%80%81%e6%97%b6%e5%ba%8f%e5%88%86%e6%9e%90static-timing-analysis-sta">#</a>
</h4>
<ol>
<li><strong>方法特点</strong>：
<ul>
<li>采用穷举型逻辑，通过计算电路中所有可能路径的时序约束来验证设计的时序完整性。</li>
<li>不需要特定输入向量，独立于信号值。</li>
</ul>
</li>
<li><strong>优势</strong>：
<ul>
<li><strong>全面性</strong>：STA 对设计中的所有路径进行分析，确保所有时序检查无遗漏（如 setup/hold 检查）。</li>
<li><strong>效率高</strong>：不需要仿真输入，分析速度快，特别适合大规模设计。</li>
<li><strong>角点分析</strong>：可以在不同 PVT（工艺、温度、电压）角点快速分析。</li>
</ul>
</li>
<li><strong>适用场景</strong>：
<ul>
<li>用于设计的早期和后期阶段进行全面的时序验证。</li>
<li>适合检查所有可能的时序路径。</li>
</ul>
</li>
</ol>
<hr>
<h4 id="对比总结">
  对比总结
  <a class="anchor" href="#%e5%af%b9%e6%af%94%e6%80%bb%e7%bb%93">#</a>
</h4>
<table>
  <thead>
      <tr>
          <th>特性</th>
          <th>静态时序分析（STA）</th>
          <th>动态时序分析（DTA）</th>
      </tr>
  </thead>
  <tbody>
      <tr>
          <td><strong>输入依赖</strong></td>
          <td>无需具体测试向量</td>
          <td>需要测试向量</td>
      </tr>
      <tr>
          <td><strong>分析范围</strong></td>
          <td>全面，覆盖所有路径</td>
          <td>受测试向量覆盖率限制</td>
      </tr>
      <tr>
          <td><strong>分析速度</strong></td>
          <td>快</td>
          <td>慢</td>
      </tr>
      <tr>
          <td><strong>验证场景</strong></td>
          <td>适合早期验证，分析所有角点</td>
          <td>适合特定功能验证和实际条件下</td>
      </tr>
  </tbody>
</table>
<hr>
<p>所以，STA就是套用特定的模型，针对特定的电路在给定的时序约束上面分析设计是否有时序违例，所以进行STA一般需要3个文件</p>
<ul>
<li><strong>时序模型</strong> ：lib文件</li>
<li><strong>特定的电路</strong> ： Netlist文件</li>
<li><strong>给定的时序约束</strong> ： sdc文件</li>
</ul>
<p>常用的工具有
Synopsys: Prime Time（常用）
Cadence: Tempus</p>
<p>本教程选用Prime Time作为时序分析的工具</p>
<h2 id="sta分析流程">
  STA分析流程
  <a class="anchor" href="#sta%e5%88%86%e6%9e%90%e6%b5%81%e7%a8%8b">#</a>
</h2>
<p>PT和DC综合的过程和命令都是十分相似的，与综合过程中对时序检查的区别：PT使用的是更加精准的时序模型，并且使用PT做STA会对所有的corner，也就是工艺角去分析，而综合一般只做一两个corner</p>
<pre tabindex="0"><code class="language-mermaid" data-lang="mermaid">graph TD
A[导入时序文件] --&gt;B[创建时序路径] --&gt;C[设置时序分析模式]--&gt;D[设置时序分析参数]--&gt;E[产生时序报告]--&gt;F[保存时序]--&gt;G[时序修复]--&gt;H[产生sdf]
</code></pre><p>我们通过在terminal输入</p>
<div class="highlight"><pre tabindex="0" style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-tcl" data-lang="tcl"><span style="display:flex;"><span>pt_shell
</span></span></code></pre></div><p>使用Prime Time的命令</p>
<h3 id="第一步读入文件">
  第一步、读入文件
  <a class="anchor" href="#%e7%ac%ac%e4%b8%80%e6%ad%a5%e8%af%bb%e5%85%a5%e6%96%87%e4%bb%b6">#</a>
</h3>
<p>STA需要读入的基本文件有：</p>
<ul>
<li>时序约束文件：sdc文件，里面是关于时序的各种约束</li>
<li>工艺库的时序模型：工艺库时序lib文件</li>
<li>逻辑综合的网表和spef文件等 ：DC综合产生的门级网表与RC提取的spef文件</li>
</ul>
<h4 id="工艺库的时序模型">
  工艺库的时序模型
  <a class="anchor" href="#%e5%b7%a5%e8%89%ba%e5%ba%93%e7%9a%84%e6%97%b6%e5%ba%8f%e6%a8%a1%e5%9e%8b">#</a>
</h4>
<h5 id="时序分析的路径">
  时序分析的路径
  <a class="anchor" href="#%e6%97%b6%e5%ba%8f%e5%88%86%e6%9e%90%e7%9a%84%e8%b7%af%e5%be%84">#</a>
</h5>
<p>对于静态时序分析来说，一条路径上的时序大致由3部分组成：</p>
<ul>
<li>Cell delay ：信号通过每个cell花费的时间</li>
<li>Net delay ：每个cell的连线中的delay</li>
<li>Cell check time ： 检查单元是否满足时序要求时所需要考虑的特定时间。包括两个方面：Setup Time（建立时间）、Hold Time（保持时间）</li>
</ul>
<blockquote class="book-hint info">
<p><strong>什么是Setup Time和Hold Time？</strong><br>
Setup time：逻辑单元（通常是触发器或寄存器）要求输入信号在时钟沿到来之前，必须提前稳定的时间。这是为了确保信号在时钟沿到达时被正确捕获。<br>
Hold Time：指信号在时钟沿到达之后，必须保持稳定的时间窗口，以避免数据丢失。</p>
</blockquote>
<p>首先我们来了解一下什么是时序弧，在计算路径延时的时候，工具是把每一条路径分成时序弧（timing arcs）来计算<br>
<img src="image.png" alt="Alt text" /><br>
如果两个pin之间的timing存在因果关系，那么我们就把这种时序的关系叫做时序弧（timing arcs），主要分为定义时序延迟和定义时序检查两种。
每个cell的时序弧定义在lib文件里面，net之间没有时序弧，因为他们的延时是由RC参数计算出来的。</p>
<h4 id="时序延时">
  时序延时
  <a class="anchor" href="#%e6%97%b6%e5%ba%8f%e5%bb%b6%e6%97%b6">#</a>
</h4>
<p>时序延迟是描述信号在电路中传播的时间，通常分为以下几种类型：</p>
<ol>
<li><strong>组合逻辑延迟（Combinational Logic Delay）</strong></li>
<li><strong>时序逻辑延迟（Sequential Logic Delay）</strong></li>
<li><strong>三态门逻辑延迟（Tri-state Logic Delay）</strong></li>
</ol>
<h4 id="组合逻辑延迟">
  组合逻辑延迟：
  <a class="anchor" href="#%e7%bb%84%e5%90%88%e9%80%bb%e8%be%91%e5%bb%b6%e8%bf%9f">#</a>
</h4>
<p>组合逻辑延迟指的是信号在组合逻辑电路中传播所需的时间。组合逻辑电路的输出只依赖于当前输入的状态，不依赖于过去的状态，因此其时序延迟主要由电路内部的门延迟（如与门、或门、非门等）决定。 <br>
组合逻辑延迟可以按照输入输出信号的变化进行分类，主要包括：</p>
<ul>
<li><strong>Positive unate</strong>：输入输出信号变化相同</li>
<li><strong>Negative unate</strong>：输入输出信号变化相反</li>
<li><strong>non unate</strong>：输出信号不由输入决定</li>
</ul>
<h4 id="时序逻辑延迟">
  时序逻辑延迟
  <a class="anchor" href="#%e6%97%b6%e5%ba%8f%e9%80%bb%e8%be%91%e5%bb%b6%e8%bf%9f">#</a>
</h4>
<p>时序单元延迟，定义时序器件的时钟引脚到达输出端口的延迟，叫做边缘时序弧（Edge Timing arc）</p>
<h4 id="三态门逻辑延迟">
  三态门逻辑延迟
  <a class="anchor" href="#%e4%b8%89%e6%80%81%e9%97%a8%e9%80%bb%e8%be%91%e5%bb%b6%e8%bf%9f">#</a>
</h4>
<p>三态门（Tri-state Gate）是一种具有三个状态（高电平、低电平、三态）输出的逻辑门。在数字电路中，三态门的输出可以是高电平、低电平或者高阻抗状态（Z）。当输出处于高阻抗状态时，它相当于被断开，不对电路造成影响。<br>
三态门逻辑延迟定义三态门组件使能信号到输出的延时时间</p>
<h4 id="时序检查">
  时序检查
  <a class="anchor" href="#%e6%97%b6%e5%ba%8f%e6%a3%80%e6%9f%a5">#</a>
</h4>
<h4 id="建立时间检查">
  建立时间检查
  <a class="anchor" href="#%e5%bb%ba%e7%ab%8b%e6%97%b6%e9%97%b4%e6%a3%80%e6%9f%a5">#</a>
</h4>
<p><img src="image-2.png" alt="Alt text" />
定义时序组件所需要的Setup Time，即数据信号需要提前多久到达</p>
<h4 id="保持时间检查">
  保持时间检查
  <a class="anchor" href="#%e4%bf%9d%e6%8c%81%e6%97%b6%e9%97%b4%e6%a3%80%e6%9f%a5">#</a>
</h4>
<p><img src="image-1.png" alt="Alt text" />
定义时序组件所需要的Hold Time，即数据信号需要保持多久时间稳定不变</p>
<h4 id="恢复时间检查">
  恢复时间检查
  <a class="anchor" href="#%e6%81%a2%e5%a4%8d%e6%97%b6%e9%97%b4%e6%a3%80%e6%9f%a5">#</a>
</h4>
<p><img src="image-3.png" alt="Alt text" />
定义时序组件时钟沿到来之前，异步复位/置位信号不准启动的时间</p>
<h4 id="清除时间检查">
  清除时间检查
  <a class="anchor" href="#%e6%b8%85%e9%99%a4%e6%97%b6%e9%97%b4%e6%a3%80%e6%9f%a5">#</a>
</h4>
<p><img src="image-4.png" alt="Alt text" />
定义时序组件时钟沿到来之后，异步复位/置位信号不准启动的时间</p>
<h4 id="脉冲宽度检查">
  脉冲宽度检查
  <a class="anchor" href="#%e8%84%89%e5%86%b2%e5%ae%bd%e5%ba%a6%e6%a3%80%e6%9f%a5">#</a>
</h4>
<p><img src="image-5.png" alt="Alt text" />
定义时钟信号需要维持稳定的最短时间，依据信号维持在0或者1的电位分为2类，High pulse width和Low pulse width</p>
<h4 id="具体命令">
  具体命令
  <a class="anchor" href="#%e5%85%b7%e4%bd%93%e5%91%bd%e4%bb%a4">#</a>
</h4>
<p>与DC综合类似，在读取文件前，我们需要设置需要的各种参数和pt搜索文件的路径<br>
使用下面命令</p>
<div class="highlight"><pre tabindex="0" style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-tcl" data-lang="tcl"><span style="display:flex;"><span><span style="color:#66d9ef">set</span> search_path <span style="color:#66d9ef">[</span>list <span style="color:#960050;background-color:#1e0010">\</span>
</span></span><span style="display:flex;"><span>.<span style="color:#f92672">/</span> <span style="color:#960050;background-color:#1e0010">\</span>
</span></span><span style="display:flex;"><span>..<span style="color:#f92672">/</span> <span style="color:#960050;background-color:#1e0010">\</span>
</span></span><span style="display:flex;"><span>xxxx <span style="color:#960050;background-color:#1e0010">\</span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">]</span>
</span></span><span style="display:flex;"><span>
</span></span><span style="display:flex;"><span><span style="color:#66d9ef">set</span> link_library     <span style="color:#66d9ef">[</span>list <span style="color:#e6db74">&#34;*&#34;</span> xxxx.db<span style="color:#66d9ef">]</span>
</span></span><span style="display:flex;"><span>read_verilog xxx.v
</span></span><span style="display:flex;"><span>current_design xxxx
</span></span><span style="display:flex;"><span>link_design <span style="color:#f92672">-</span>verbose
</span></span><span style="display:flex;"><span>read_sdc xxx.sdc
</span></span><span style="display:flex;"><span>read_parasitic xxx.spef
</span></span></code></pre></div><p>在成功读入这些文件之后，如果我们读入了spef文件，那我们需要检查反标率（Annotated coverage）</p>
<blockquote class="book-hint info">
<p>反标率（Annotated Coverage） 是指在芯片设计的信号完整性和时序分析中，使用标注的寄生参数信息来覆盖整个设计的比例。这个指标表明有多少电路网线的寄生参数（如电阻、电容等）是通过 SPEF 文件（或类似文件）提供的精确数据标注的，而不是通过工具默认的估算模型生成的。</p>
</blockquote>
<p>使用命令</p>
<div class="highlight"><pre tabindex="0" style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;"><code class="language-tcl" data-lang="tcl"><span style="display:flex;"><span>report_annotated_parasitics
</span></span></code></pre></div><p>报告反标率
real nets中的complete net需要保证100%的coverage<br>
如果设计里面的反标率不是100%，代表设计里的某些net上其实是没有延迟的，最后得到的结果是不准确的。</p>
<h3 id="第二步创建时序路径">
  第二步、创建时序路径
  <a class="anchor" href="#%e7%ac%ac%e4%ba%8c%e6%ad%a5%e5%88%9b%e5%bb%ba%e6%97%b6%e5%ba%8f%e8%b7%af%e5%be%84">#</a>
</h3>
<p>STA是基于时序路径去产生时序报告的，每条时序路径都能找到起点和终点。
起点：输入端口和时序器件的CLK端
终点：输出端口和时序器件的date、input端
时序路径可以分为4类：<br>
1、输入端到触发器数据输入（in2reg）  <br>
<img src="image-6.png" alt="Alt text" /><br>
2、触发器时钟输入到触发器数据输入（reg2reg）<br>
<img src="image-7.png" alt="Alt text" /><br>
3、触发器时钟输入到输出端（reg2out）<br>
<img src="image-8.png" alt="Alt text" /><br>
4、输入端到输出端（in2out）<br>
<img src="image-9.png" alt="Alt text" /></p>
</article>
 
      

      <footer class="book-footer">
        
  <div class="flex flex-wrap justify-between">





</div>



  <script>(function(){function e(e){const t=window.getSelection(),n=document.createRange();n.selectNodeContents(e),t.removeAllRanges(),t.addRange(n)}document.querySelectorAll("pre code").forEach(t=>{t.addEventListener("click",function(){if(window.getSelection().toString())return;e(t.parentElement),navigator.clipboard&&navigator.clipboard.writeText(t.parentElement.textContent)})})})()</script>


 
        
      </footer>

      
  
  <div class="book-comments">

</div>
  
 

      <label for="menu-control" class="hidden book-menu-overlay"></label>
    </div>

    
    <aside class="book-toc">
      <div class="book-toc-content">
        
  
<nav id="TableOfContents">
  <ul>
    <li><a href="#sta概述">STA概述</a>
      <ul>
        <li></li>
      </ul>
    </li>
    <li><a href="#sta分析流程">STA分析流程</a>
      <ul>
        <li><a href="#第一步读入文件">第一步、读入文件</a></li>
        <li><a href="#第二步创建时序路径">第二步、创建时序路径</a></li>
      </ul>
    </li>
  </ul>
</nav>


 
      </div>
    </aside>
    
  </main>

  
</body>
</html>












