Основа для порівняння|RISC|CISC|
--------------------|------|-----------
Наголос (основа на чому базується)| архитектура процессора, в которой быстродействие увеличивается за счёт упрощения инструкций, чтобы их декодирование было более простым, а время выполнения — меньшим|Методика построения системы команд CISC противостоит методике, применяемой в другом распространённом типе процессорных архитектур — RISC, где используется набор упрощённых инструкций|
Размер набору інструкцій|  У RISC розмір набору команд невеликий   |в CISC величина набору
команд велика|
----------------|--------------------------------|-----------------------------|
Формати інструкцій|RISC використовує фіксований формат 32 бит|CISC використовує діапазон змінних форматів від 16-64 біт на інструкцію|
Використовуються режими адресації|RISC використовує один годинник і обмежений режим адресації (тобто 3-5) |CISC використовує декілька годин від 24 до 24 режимів адресації|
Використовуються регістри загального призначення|Кількість регістрів загального призначення, які використовує RISC,коливається від 32-192|архітектура CISC використовує 8-24 GPR|
Висновки пам'яті|Механізм реєстрації в регістр використовується в RISC з незалежними інструкціями LOAD і STORE|На відміну від цього,CISC використовує механізм пам'яті до пам'яті для виконання операцій, крім того включені інструкції LOAD і STORE|
Дизайн кешу|RISC має розділені дані та кеш керування інструкціями|CISC використовує уніфікований кеш для даних і інструкцій, хоча останні конструкції також використовують розділені кеші.
Тактова частота (типові)|
Цикли на інструкцію|Архитектура RISC с одной проблемой обычно будет составлять чуть меньше одной команды за цикл из-за состояний ожидания и времени, затраченного на операции загрузки /хранения, которые попадают в память, а не просто регистрируются для регистрации. Слоты задержки дают вам архитектурный крючок, который может позволить вам получить часть этого времени|В значительной степени зависит от инструкции и архитектуры набора команд. Даже в архитектуре CISC некоторые инструкции могут выполняться очень быстро (например, сдвиг влево или вправо). Некоторые выполняются очень медленно (10 с или более циклов). Архитектура VAX (возможно, вершина философии CISC) имела действительно сложные инструкции. Между прочим, архитектуру CISC обычно проще программировать на ассемблере, чем архитектуру RISC, потому что она почти как язык высокого уровня
Керування процесором|Фиксированная длина машинных инструкций (например, 32 бита) и простой формат команды. Специализированные команды для операций с памятью — чтения или записи. Операции вида Read-Modify-Write («прочитать-изменить-записать») отсутствуют. Любые операции «изменить» выполняются только над содержимым регистров (т. н. архитектура load-and-store). Большое количество регистров общего назначения (32 и более). Отсутствие поддержки операций вида «изменить» над укороченными типами данных — байт, 16-разрядное слово. Так, например, система команд DEC Alpha содержала только операции над 64-разрядными словами, и требовала разработки и последующего вызова процедур для выполнения операций над байтами, 16- и 32-разрядными словами. Отсутствие микропрограмм внутри самого процессора. То, что в CISC-процессоре исполняется микропрограммами, в RISC-процессоре исполняется как обыкновенный (хотя и помещённый в специальное хранилище) машинный код, не отличающийся принципиально от кода ядра ОС и приложений. Так, например, обработка отказов страниц в DEC Alpha и интерпретация таблиц страниц содержалась в так называемом PALcode (Privileged Architecture Library), помещённом в ПЗУ. Заменой PALCode можно было превратить процессор Alpha из 64-разрядного в 32-разрядный, а также изменить порядок байтов в слове и формат входов таблиц страниц виртуальной памяти.




 
