/****************************************************************************************************
 * AArch64 Identification registers
 ****************************************************************************************************/
#ifndef IDENTIFICATION__H__
#define IDENTIFICATION__H__

/****************************************************************************************************
 * MIDR_EL1:            RO, 32bit, Main ID Register
 ****************************************************************************************************/

/****************************************************************************************************
 * MPIDR_EL1:           RO, 64bit, Multiprocessor Affinity Register
 ****************************************************************************************************/

/****************************************************************************************************
 * REVIDR_EL1:          RO, 32bit, Revision ID Register
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_PFR0_EL1:         RO, 32bit, AArch32 Processor Feature Register 0
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_PFR1_EL1:         RO, 32bit, AArch32 Processor Feature Register 1
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_DFR0_EL1:         RO, 32bit, AArch32 Debug Feature Register 0
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AFR0_EL1:         RO, 32bit, AArch32 Auxiliary Feature Register
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_MMFR0_EL1:        RO, 32bit, AArch32 Memory Model Feature Register 0
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_MMFR1_EL1:        RO, 32bit, AArch32 Memory Model Feature Register 1
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_MMFR2_EL1:        RO, 32bit, AArch32 Memory Model Feature Register 2
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_MMFR3_EL1:        RO, 32bit, AArch32 Memory Model Feature Register 3
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_ISAR0_EL1:        RO, 32bit, AArch32 Instruction Set Attribute Register 0
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_ISAR1_EL1:        RO, 32bit, AArch32 Instruction Set Attribute Register 1
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_ISAR2_EL1:        RO, 32bit, AArch32 Instruction Set Attribute Register 2
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_ISAR3_EL1:        RO, 32bit, AArch32 Instruction Set Attribute Register 3
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_ISAR4_EL1:        RO, 32bit, AArch32 Instruction Set Attribute Register 4
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_ISAR5_EL1:        RO, 32bit, AArch32 Instruction Set Attribute Register 5
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AA64PFR0_EL1:     RO, 64bit, AArch64 Processor Feature Register 0
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AA64PFR1_EL1:     RO, 64bit, AArch64 Processor Feature Register 1
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AA64DFR0_EL1:     RO, 64bit, AArch64 Debug Feature Register 0, EL1
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AA64DFR1_EL1:     RO, 64bit, AArch64 Debug Feature Register 1
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AA64AFR0_EL1:     RO, 64bit, AArch64 Auxiliary Feature Register 0
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AA64AFR1_EL1:     RO, 64bit, AArch64 Auxiliary Feature Register 1
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AA64ISAR0_EL1:    RO, 64bit, AArch64 Instruction Set Attribute Register 0, EL1
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AA64ISAR1_EL1:    RO, 64bit, AArch64 Instruction Set Attribute Register 1
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AA64MMFR0_EL1:    RO, 64bit, AArch64 Memory Model Feature Register 0, EL1
 ****************************************************************************************************/

/****************************************************************************************************
 * ID_AA64MMFR1_EL1:    RO, 64bit, AArch64 Memory Model Feature Register 1
 ****************************************************************************************************/

/****************************************************************************************************
 * CCSIDR_EL1:          RO, 32bit, Cache Size ID Register
 ****************************************************************************************************/

/****************************************************************************************************
 * CLIDR_EL1:           RO, 64bit, Cache Level ID Register
 ****************************************************************************************************/

/****************************************************************************************************
 * AIDR_EL1:            RO, 32bit, Auxiliary ID Register
 ****************************************************************************************************/

/****************************************************************************************************
 * CSSELR_EL1:          RW, 32bit, Cache Size Selection Register
 ****************************************************************************************************/

/****************************************************************************************************
 * CTR_EL0:             RO, 32bit, Cache Type Register
 ****************************************************************************************************/

/****************************************************************************************************
 * DCZID_EL0:           RO, 32bit, Data Cache Zero ID Register
 ****************************************************************************************************/

/****************************************************************************************************
 * VPIDR_EL2:           RO, 32bit, Virtualization Processor ID Register
 ****************************************************************************************************/

/****************************************************************************************************
 * VMPIDR_EL2:          RO, 64bit, Virtualization Multiprocessor ID Register
 ****************************************************************************************************/

#endif  /* !IDENTIFICATION__H__ */
