set_operating_conditions -heatsink low


set_property MARK_DEBUG false [get_nets daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_interr]
set_property MARK_DEBUG false [get_nets daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_slverr]
set_property MARK_DEBUG false [get_nets daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_decerr]
set_property MARK_DEBUG false [get_nets daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_interr]
set_property MARK_DEBUG false [get_nets daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_slverr]
set_property MARK_DEBUG false [get_nets daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_decerr]
set_property MARK_DEBUG false [get_nets daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_wr]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[149]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[148]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[147]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[146]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[145]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[144]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[143]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[142]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[141]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[140]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[139]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[138]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[137]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[136]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[135]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[134]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[133]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[132]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[131]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[130]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[129]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[128]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[127]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[126]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[125]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[124]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[123]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[122]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[121]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[120]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[119]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[118]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[117]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[116]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[115]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[114]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[113]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[112]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[111]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[110]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[109]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[108]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[107]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[106]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[105]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[104]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[103]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[102]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[101]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[100]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[99]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[98]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[97]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[96]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[95]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[94]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[93]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[92]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[91]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[90]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[89]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[88]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[87]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[86]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[85]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[84]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[83]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[82]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[81]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[80]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[79]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[78]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[77]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[76]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[75]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[74]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[73]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[72]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[71]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[70]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[69]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[68]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[67]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[66]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[65]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[64]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[63]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[62]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[61]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[60]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[59]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[58]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[57]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[56]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[55]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[54]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[53]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[52]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[51]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[50]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[49]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[48]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[47]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[46]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[45]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[44]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[43]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[42]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[41]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[40]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[39]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[38]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[37]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[36]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[35]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[34]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[33]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[32]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[31]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[30]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[29]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[28]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[27]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[26]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[25]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[24]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[23]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[22]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[21]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[20]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[19]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[18]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[17]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[16]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[15]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[14]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[13]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[12]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[11]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[10]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[9]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[8]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[7]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[6]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[5]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[4]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[3]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[2]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[1]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_MM2S_DMA_MNGR/mm2s_cmnd_data[0]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[149]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[148]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[147]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[146]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[145]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[144]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[143]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[142]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[141]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[140]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[139]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[138]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[137]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[136]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[135]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[134]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[133]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[132]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[131]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[130]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[129]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[128]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[127]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[126]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[125]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[124]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[123]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[122]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[121]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[120]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[119]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[118]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[117]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[116]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[115]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[114]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[113]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[112]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[111]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[110]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[109]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[108]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[107]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[106]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[105]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[104]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[103]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[102]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[101]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[100]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[99]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[98]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[97]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[96]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[95]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[94]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[93]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[92]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[91]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[90]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[89]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[88]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[87]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[86]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[85]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[84]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[83]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[82]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[81]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[80]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[79]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[78]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[77]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[76]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[75]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[74]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[73]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[72]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[71]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[70]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[69]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[68]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[67]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[66]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[65]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[64]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[63]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[62]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[61]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[60]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[59]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[58]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[57]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[56]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[55]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[54]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[53]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[52]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[51]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[50]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[49]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[48]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[47]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[46]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[45]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[44]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[43]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[42]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[41]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[40]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[39]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[38]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[37]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[36]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[35]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[34]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[33]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[32]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[31]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[30]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[29]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[28]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[27]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[26]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[25]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[24]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[23]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[22]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[21]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[20]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[19]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[18]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[17]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[16]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[15]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[14]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[13]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[12]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[11]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[10]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[9]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[8]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[7]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[6]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[5]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[4]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[3]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[2]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[1]}]
set_property MARK_DEBUG false [get_nets {daala_zynq_i/axi_dma_0/U0/I_S2MM_DMA_MNGR/s2mm_cmnd_data[0]}]
set_property MARK_DEBUG true [get_nets daala_zynq_i/axi_dma_0/s_axis_s2mm_tready]
set_property MARK_DEBUG true [get_nets daala_zynq_i/axi_dma_0/s_axis_s2mm_tvalid]

set_property MARK_DEBUG true [get_nets daala_zynq_i/axi_dma_0/m_axis_mm2s_tready]
set_property MARK_DEBUG true [get_nets daala_zynq_i/axi_dma_0/m_axis_mm2s_tvalid]
set_property MARK_DEBUG false [get_nets daala_zynq_i/axi_dma_0/n_514_U0]
create_debug_core u_ila_0_0 labtools_ila_v3
set_property ALL_PROBE_SAME_MU true [get_debug_cores u_ila_0_0]
set_property ALL_PROBE_SAME_MU_CNT 1 [get_debug_cores u_ila_0_0]
set_property C_ADV_TRIGGER false [get_debug_cores u_ila_0_0]
set_property C_DATA_DEPTH 4096 [get_debug_cores u_ila_0_0]
set_property C_EN_STRG_QUAL false [get_debug_cores u_ila_0_0]
set_property C_INPUT_PIPE_STAGES 0 [get_debug_cores u_ila_0_0]
set_property C_TRIGIN_EN false [get_debug_cores u_ila_0_0]
set_property C_TRIGOUT_EN false [get_debug_cores u_ila_0_0]
set_property port_width 1 [get_debug_ports u_ila_0_0/clk]
connect_debug_port u_ila_0_0/clk [get_nets [list daala_zynq_i/processing_system7_0_fclk_clk1]]
set_property port_width 1 [get_debug_ports u_ila_0_0/probe0]
connect_debug_port u_ila_0_0/probe0 [get_nets [list daala_zynq_i/axi_dma_0/m_axis_mm2s_tready]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe1]
connect_debug_port u_ila_0_0/probe1 [get_nets [list daala_zynq_i/axi_dma_0/m_axis_mm2s_tvalid]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe2]
connect_debug_port u_ila_0_0/probe2 [get_nets [list daala_zynq_i/axi_dma_0/s_axis_s2mm_tready]]
create_debug_port u_ila_0_0 probe
set_property port_width 1 [get_debug_ports u_ila_0_0/probe3]
connect_debug_port u_ila_0_0/probe3 [get_nets [list daala_zynq_i/axi_dma_0/s_axis_s2mm_tvalid]]

set_property MARK_DEBUG false [get_nets daala_zynq_i/axi_dma_0/n_326_U0]
set_property C_USER_SCAN_CHAIN 1 [get_debug_cores dbg_hub]
