TimeQuest Timing Analyzer report for Armario
Mon Nov 27 15:27:29 2017
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'Integrador:Integrador3|estado.aberto_s'
 13. Slow Model Setup: 'Integrador:Integrador2|estado.aberto_s'
 14. Slow Model Setup: 'Integrador:Integrador4|estado.aberto_s'
 15. Slow Model Setup: 'Integrador:Integrador1|estado.aberto_s'
 16. Slow Model Hold: 'clock'
 17. Slow Model Hold: 'Integrador:Integrador1|estado.aberto_s'
 18. Slow Model Hold: 'Integrador:Integrador4|estado.aberto_s'
 19. Slow Model Hold: 'Integrador:Integrador2|estado.aberto_s'
 20. Slow Model Hold: 'Integrador:Integrador3|estado.aberto_s'
 21. Slow Model Recovery: 'Integrador:Integrador3|estado.aberto_s'
 22. Slow Model Recovery: 'Integrador:Integrador2|estado.aberto_s'
 23. Slow Model Recovery: 'Integrador:Integrador4|estado.aberto_s'
 24. Slow Model Recovery: 'Integrador:Integrador1|estado.aberto_s'
 25. Slow Model Recovery: 'fechar[3]'
 26. Slow Model Recovery: 'fechar[2]'
 27. Slow Model Recovery: 'fechar[0]'
 28. Slow Model Recovery: 'fechar[1]'
 29. Slow Model Removal: 'fechar[1]'
 30. Slow Model Removal: 'fechar[0]'
 31. Slow Model Removal: 'fechar[2]'
 32. Slow Model Removal: 'fechar[3]'
 33. Slow Model Removal: 'Integrador:Integrador2|estado.aberto_s'
 34. Slow Model Removal: 'Integrador:Integrador1|estado.aberto_s'
 35. Slow Model Removal: 'Integrador:Integrador3|estado.aberto_s'
 36. Slow Model Removal: 'Integrador:Integrador4|estado.aberto_s'
 37. Slow Model Minimum Pulse Width: 'clock'
 38. Slow Model Minimum Pulse Width: 'fechar[0]'
 39. Slow Model Minimum Pulse Width: 'fechar[1]'
 40. Slow Model Minimum Pulse Width: 'fechar[2]'
 41. Slow Model Minimum Pulse Width: 'fechar[3]'
 42. Slow Model Minimum Pulse Width: 'ok'
 43. Slow Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'
 44. Slow Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'
 45. Slow Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'
 46. Slow Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Fast Model Setup Summary
 54. Fast Model Hold Summary
 55. Fast Model Recovery Summary
 56. Fast Model Removal Summary
 57. Fast Model Minimum Pulse Width Summary
 58. Fast Model Setup: 'clock'
 59. Fast Model Setup: 'Integrador:Integrador3|estado.aberto_s'
 60. Fast Model Setup: 'Integrador:Integrador2|estado.aberto_s'
 61. Fast Model Setup: 'Integrador:Integrador4|estado.aberto_s'
 62. Fast Model Setup: 'Integrador:Integrador1|estado.aberto_s'
 63. Fast Model Hold: 'clock'
 64. Fast Model Hold: 'Integrador:Integrador1|estado.aberto_s'
 65. Fast Model Hold: 'Integrador:Integrador4|estado.aberto_s'
 66. Fast Model Hold: 'Integrador:Integrador2|estado.aberto_s'
 67. Fast Model Hold: 'Integrador:Integrador3|estado.aberto_s'
 68. Fast Model Recovery: 'Integrador:Integrador3|estado.aberto_s'
 69. Fast Model Recovery: 'Integrador:Integrador2|estado.aberto_s'
 70. Fast Model Recovery: 'Integrador:Integrador4|estado.aberto_s'
 71. Fast Model Recovery: 'Integrador:Integrador1|estado.aberto_s'
 72. Fast Model Recovery: 'fechar[3]'
 73. Fast Model Recovery: 'fechar[2]'
 74. Fast Model Recovery: 'fechar[0]'
 75. Fast Model Recovery: 'fechar[1]'
 76. Fast Model Removal: 'fechar[1]'
 77. Fast Model Removal: 'fechar[0]'
 78. Fast Model Removal: 'fechar[2]'
 79. Fast Model Removal: 'fechar[3]'
 80. Fast Model Removal: 'Integrador:Integrador2|estado.aberto_s'
 81. Fast Model Removal: 'Integrador:Integrador1|estado.aberto_s'
 82. Fast Model Removal: 'Integrador:Integrador4|estado.aberto_s'
 83. Fast Model Removal: 'Integrador:Integrador3|estado.aberto_s'
 84. Fast Model Minimum Pulse Width: 'clock'
 85. Fast Model Minimum Pulse Width: 'fechar[0]'
 86. Fast Model Minimum Pulse Width: 'fechar[1]'
 87. Fast Model Minimum Pulse Width: 'fechar[2]'
 88. Fast Model Minimum Pulse Width: 'fechar[3]'
 89. Fast Model Minimum Pulse Width: 'ok'
 90. Fast Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'
 91. Fast Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'
 92. Fast Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'
 93. Fast Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'
 94. Setup Times
 95. Hold Times
 96. Clock to Output Times
 97. Minimum Clock to Output Times
 98. Propagation Delay
 99. Minimum Propagation Delay
100. Multicorner Timing Analysis Summary
101. Setup Times
102. Hold Times
103. Clock to Output Times
104. Minimum Clock to Output Times
105. Progagation Delay
106. Minimum Progagation Delay
107. Setup Transfers
108. Hold Transfers
109. Recovery Transfers
110. Removal Transfers
111. Report TCCS
112. Report RSKM
113. Unconstrained Paths
114. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Armario                                                         ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clock                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                  ;
; fechar[0]                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fechar[0] }                              ;
; fechar[1]                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fechar[1] }                              ;
; fechar[2]                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fechar[2] }                              ;
; fechar[3]                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fechar[3] }                              ;
; Integrador:Integrador1|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador1|estado.aberto_s } ;
; Integrador:Integrador2|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador2|estado.aberto_s } ;
; Integrador:Integrador3|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador3|estado.aberto_s } ;
; Integrador:Integrador4|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador4|estado.aberto_s } ;
; ok                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ok }                                     ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 374.11 MHz ; 374.11 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.372 ; -25.261       ;
; Integrador:Integrador3|estado.aberto_s ; -1.564 ; -6.094        ;
; Integrador:Integrador2|estado.aberto_s ; -1.165 ; -4.387        ;
; Integrador:Integrador4|estado.aberto_s ; -1.152 ; -4.404        ;
; Integrador:Integrador1|estado.aberto_s ; -1.005 ; -3.192        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -2.513 ; -16.088       ;
; Integrador:Integrador1|estado.aberto_s ; 1.446  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 1.779  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 1.798  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 2.186  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Recovery Summary                                     ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador3|estado.aberto_s ; -3.660 ; -14.640       ;
; Integrador:Integrador2|estado.aberto_s ; -3.331 ; -13.324       ;
; Integrador:Integrador4|estado.aberto_s ; -3.131 ; -12.524       ;
; Integrador:Integrador1|estado.aberto_s ; -2.795 ; -11.180       ;
; fechar[3]                              ; -0.185 ; -0.185        ;
; fechar[2]                              ; 0.477  ; 0.000         ;
; fechar[0]                              ; 0.745  ; 0.000         ;
; fechar[1]                              ; 0.779  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Removal Summary                                      ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; fechar[1]                              ; -0.009 ; -0.009        ;
; fechar[0]                              ; 0.025  ; 0.000         ;
; fechar[2]                              ; 0.293  ; 0.000         ;
; fechar[3]                              ; 0.955  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 1.351  ; 0.000         ;
; Integrador:Integrador1|estado.aberto_s ; 1.698  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 1.799  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 1.831  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.380 ; -9.380        ;
; fechar[0]                              ; -1.380 ; -2.380        ;
; fechar[1]                              ; -1.380 ; -2.380        ;
; fechar[2]                              ; -1.380 ; -2.380        ;
; fechar[3]                              ; -1.380 ; -2.380        ;
; ok                                     ; -1.222 ; -9.222        ;
; Integrador:Integrador1|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador2|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador3|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador4|estado.aberto_s ; -0.500 ; -4.000        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -3.372 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.926     ; 3.482      ;
; -3.286 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.923     ; 3.399      ;
; -3.263 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.926     ; 3.373      ;
; -3.193 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.923     ; 3.306      ;
; -3.177 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.923     ; 3.290      ;
; -3.143 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.932     ; 3.247      ;
; -3.142 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.932     ; 3.246      ;
; -3.141 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.926     ; 3.251      ;
; -3.085 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.929     ; 3.192      ;
; -3.084 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.923     ; 3.197      ;
; -3.075 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.932     ; 3.179      ;
; -3.067 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.932     ; 3.171      ;
; -3.056 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.929     ; 3.163      ;
; -3.055 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.923     ; 3.168      ;
; -3.034 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.932     ; 3.138      ;
; -3.033 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.932     ; 3.137      ;
; -2.984 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.929     ; 3.091      ;
; -2.976 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.929     ; 3.083      ;
; -2.962 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.923     ; 3.075      ;
; -2.956 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar[1]                              ; clock       ; 0.500        ; -1.721     ; 1.771      ;
; -2.947 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.929     ; 3.054      ;
; -2.912 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.932     ; 3.016      ;
; -2.875 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.929     ; 2.982      ;
; -2.862 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.926     ; 2.972      ;
; -2.862 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.923     ; 2.975      ;
; -2.854 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.929     ; 2.961      ;
; -2.839 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar[0]                              ; clock       ; 0.500        ; -1.518     ; 1.857      ;
; -2.839 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar[1]                              ; clock       ; 0.500        ; -1.721     ; 1.654      ;
; -2.825 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.929     ; 2.932      ;
; -2.776 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.923     ; 2.889      ;
; -2.753 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.929     ; 2.860      ;
; -2.678 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; 0.500        ; -1.518     ; 1.696      ;
; -2.644 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.884     ; 2.796      ;
; -2.633 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.932     ; 2.737      ;
; -2.612 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.944     ; 2.704      ;
; -2.611 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.944     ; 2.703      ;
; -2.611 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar[3]                              ; clock       ; 0.500        ; -0.584     ; 2.563      ;
; -2.575 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.929     ; 2.682      ;
; -2.546 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.929     ; 2.653      ;
; -2.506 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.916     ; 2.626      ;
; -2.506 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.916     ; 2.626      ;
; -2.474 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.929     ; 2.581      ;
; -2.443 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.929     ; 2.550      ;
; -2.442 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.929     ; 2.549      ;
; -2.437 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar[2]                              ; clock       ; 0.500        ; -1.244     ; 1.729      ;
; -2.364 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; 0.500        ; -1.244     ; 1.656      ;
; -2.329 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.532     ; 2.333      ;
; -2.328 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.587     ; 2.277      ;
; -2.256 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.887     ; 2.405      ;
; -2.223 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; 0.500        ; -0.587     ; 2.172      ;
; -2.198 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.532     ; 2.202      ;
; -2.196 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.587     ; 2.145      ;
; -2.192 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.532     ; 2.196      ;
; -2.180 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.587     ; 2.129      ;
; -2.134 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.272     ; 2.398      ;
; -2.094 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.390     ; 2.240      ;
; -2.051 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.587     ; 2.000      ;
; -2.048 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.532     ; 2.052      ;
; -2.001 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.272     ; 2.265      ;
; -1.968 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.390     ; 2.114      ;
; -1.966 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.390     ; 2.112      ;
; -1.864 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.272     ; 2.128      ;
; -1.837 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.390     ; 1.983      ;
; -1.738 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.272     ; 2.002      ;
; -1.712 ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.645      ; 4.893      ;
; -1.711 ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.645      ; 4.892      ;
; -1.690 ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.651      ; 4.877      ;
; -1.676 ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.654      ; 4.866      ;
; -1.676 ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.654      ; 4.866      ;
; -1.673 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.709      ;
; -1.610 ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.648      ; 4.794      ;
; -1.609 ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.648      ; 4.793      ;
; -1.302 ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.648      ; 4.486      ;
; -1.285 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; -0.003     ; 2.318      ;
; -1.212 ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.645      ; 4.893      ;
; -1.211 ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.645      ; 4.892      ;
; -1.190 ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.651      ; 4.877      ;
; -1.184 ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.220      ;
; -1.183 ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.219      ;
; -1.176 ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.654      ; 4.866      ;
; -1.176 ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.654      ; 4.866      ;
; -1.117 ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.153      ;
; -1.110 ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.648      ; 4.794      ;
; -1.109 ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.648      ; 4.793      ;
; -0.994 ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.030      ;
; -0.993 ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.029      ;
; -0.802 ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.648      ; 4.486      ;
; -0.697 ; fechar[0]                                                            ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; 0.500        ; 2.648      ; 3.881      ;
; -0.653 ; fechar[1]                                                            ; Integrador:Integrador2|estado.aberto_s ; fechar[1]                              ; clock       ; 0.500        ; 2.654      ; 3.843      ;
; -0.408 ; fechar[2]                                                            ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; 0.500        ; 2.645      ; 3.589      ;
; -0.197 ; fechar[0]                                                            ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; 1.000        ; 2.648      ; 3.881      ;
; -0.153 ; fechar[1]                                                            ; Integrador:Integrador2|estado.aberto_s ; fechar[1]                              ; clock       ; 1.000        ; 2.654      ; 3.843      ;
; -0.036 ; fechar[3]                                                            ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; 0.500        ; 2.648      ; 3.220      ;
; 0.092  ; fechar[2]                                                            ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; 1.000        ; 2.645      ; 3.589      ;
; 0.464  ; fechar[3]                                                            ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; 1.000        ; 2.648      ; 3.220      ;
; 1.305  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 2.651      ; 2.132      ;
; 1.759  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 2.645      ; 1.672      ;
; 1.805  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 2.651      ; 2.132      ;
; 1.970  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 2.648      ; 1.464      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.564 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 1.440      ;
; -1.557 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 1.433      ;
; -1.557 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 1.433      ;
; -1.416 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 1.292      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.165 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 1.365      ;
; -1.157 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 1.357      ;
; -1.037 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 1.237      ;
; -1.028 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 1.228      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.152 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 1.152      ;
; -1.134 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 1.134      ;
; -1.109 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 1.109      ;
; -1.009 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 1.009      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.005 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 1.144      ;
; -0.822 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 0.961      ;
; -0.689 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 0.828      ;
; -0.676 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 0.815      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -2.513 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 2.654      ; 0.657      ;
; -2.507 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 2.648      ; 0.657      ;
; -2.507 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 2.648      ; 0.657      ;
; -2.504 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 2.645      ; 0.657      ;
; -2.013 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 2.654      ; 0.657      ;
; -2.007 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 2.648      ; 0.657      ;
; -2.007 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 2.648      ; 0.657      ;
; -2.004 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 2.645      ; 0.657      ;
; -1.833 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 2.654      ; 1.337      ;
; -1.700 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 2.648      ; 1.464      ;
; -1.489 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 2.645      ; 1.672      ;
; -1.333 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 2.654      ; 1.337      ;
; -1.200 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 2.648      ; 1.464      ;
; -1.035 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 2.651      ; 2.132      ;
; -0.989 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 2.645      ; 1.672      ;
; -0.535 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 2.651      ; 2.132      ;
; 0.306  ; fechar[3]                                                            ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; 0.000        ; 2.648      ; 3.220      ;
; 0.391  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.678  ; fechar[2]                                                            ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; 0.000        ; 2.645      ; 3.589      ;
; 0.806  ; fechar[3]                                                            ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; -0.500       ; 2.648      ; 3.220      ;
; 0.923  ; fechar[1]                                                            ; Integrador:Integrador2|estado.aberto_s ; fechar[1]                              ; clock       ; 0.000        ; 2.654      ; 3.843      ;
; 0.967  ; fechar[0]                                                            ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; 0.000        ; 2.648      ; 3.881      ;
; 1.178  ; fechar[2]                                                            ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; -0.500       ; 2.645      ; 3.589      ;
; 1.423  ; fechar[1]                                                            ; Integrador:Integrador2|estado.aberto_s ; fechar[1]                              ; clock       ; -0.500       ; 2.654      ; 3.843      ;
; 1.467  ; fechar[0]                                                            ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; -0.500       ; 2.648      ; 3.881      ;
; 1.572  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.648      ; 4.486      ;
; 1.590  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.648      ; 4.504      ;
; 1.604  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.645      ; 4.515      ;
; 1.655  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.651      ; 4.572      ;
; 1.686  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.654      ; 4.606      ;
; 1.764  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 2.030      ;
; 1.880  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.648      ; 4.794      ;
; 1.887  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 2.153      ;
; 1.946  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.654      ; 4.866      ;
; 1.954  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 2.220      ;
; 1.982  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.645      ; 4.893      ;
; 2.055  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; -0.003     ; 2.318      ;
; 2.072  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.648      ; 4.486      ;
; 2.090  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.648      ; 4.504      ;
; 2.104  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.645      ; 4.515      ;
; 2.155  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.651      ; 4.572      ;
; 2.186  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.654      ; 4.606      ;
; 2.320  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.916     ; 1.670      ;
; 2.354  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.944     ; 1.676      ;
; 2.380  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.648      ; 4.794      ;
; 2.385  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.929     ; 1.722      ;
; 2.390  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.884     ; 1.772      ;
; 2.446  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.654      ; 4.866      ;
; 2.482  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.645      ; 4.893      ;
; 2.482  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.944     ; 1.804      ;
; 2.508  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.272     ; 2.002      ;
; 2.517  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.929     ; 1.854      ;
; 2.598  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.887     ; 1.977      ;
; 2.607  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.390     ; 1.983      ;
; 2.634  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.272     ; 2.128      ;
; 2.672  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar[3]                              ; clock       ; -0.500       ; -0.584     ; 1.854      ;
; 2.701  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.916     ; 2.051      ;
; 2.736  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.390     ; 2.112      ;
; 2.738  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.390     ; 2.114      ;
; 2.771  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.272     ; 2.265      ;
; 2.818  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.532     ; 2.052      ;
; 2.821  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.587     ; 2.000      ;
; 2.822  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; -0.500       ; -1.244     ; 1.344      ;
; 2.864  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.390     ; 2.240      ;
; 2.890  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; -0.500       ; -0.587     ; 2.069      ;
; 2.904  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.272     ; 2.398      ;
; 2.935  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.926     ; 2.275      ;
; 2.941  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.923     ; 2.284      ;
; 2.942  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.929     ; 2.279      ;
; 2.950  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.587     ; 2.129      ;
; 2.962  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.532     ; 2.196      ;
; 2.966  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.587     ; 2.145      ;
; 2.968  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.532     ; 2.202      ;
; 3.086  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.926     ; 2.426      ;
; 3.091  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; -0.500       ; -1.518     ; 1.339      ;
; 3.092  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.923     ; 2.435      ;
; 3.093  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.929     ; 2.430      ;
; 3.098  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.587     ; 2.277      ;
; 3.099  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.532     ; 2.333      ;
; 3.133  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar[2]                              ; clock       ; -0.500       ; -1.244     ; 1.655      ;
; 3.175  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.926     ; 2.515      ;
; 3.181  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.923     ; 2.524      ;
; 3.182  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.929     ; 2.519      ;
; 3.183  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.932     ; 2.517      ;
; 3.219  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.929     ; 2.556      ;
; 3.317  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.929     ; 2.654      ;
; 3.334  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.932     ; 2.668      ;
; 3.345  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.926     ; 2.685      ;
; 3.351  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.923     ; 2.694      ;
; 3.352  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.929     ; 2.689      ;
; 3.365  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.932     ; 2.699      ;
; 3.370  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.929     ; 2.707      ;
; 3.423  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.932     ; 2.757      ;
; 3.447  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar[0]                              ; clock       ; -0.500       ; -1.518     ; 1.695      ;
; 3.453  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.923     ; 2.796      ;
; 3.459  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.929     ; 2.796      ;
; 3.468  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.929     ; 2.805      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.446 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 0.815      ;
; 1.459 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 0.828      ;
; 1.592 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 0.961      ;
; 1.775 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 1.144      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.779 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 1.009      ;
; 1.879 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 1.109      ;
; 1.904 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 1.134      ;
; 1.922 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 1.152      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.798 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 1.228      ;
; 1.807 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 1.237      ;
; 1.927 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 1.357      ;
; 1.935 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 1.365      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 2.186 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 1.292      ;
; 2.327 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 1.433      ;
; 2.327 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 1.433      ;
; 2.334 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 1.440      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -3.660 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.536      ;
; -3.660 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.536      ;
; -3.660 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.536      ;
; -3.660 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.536      ;
; -3.551 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.427      ;
; -3.551 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.427      ;
; -3.551 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.427      ;
; -3.551 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.427      ;
; -3.429 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.305      ;
; -3.429 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.305      ;
; -3.429 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.305      ;
; -3.429 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.305      ;
; -3.150 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.026      ;
; -3.150 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.026      ;
; -3.150 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.026      ;
; -3.150 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.660     ; 3.026      ;
; -2.143 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.672     ; 2.007      ;
; -2.143 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.672     ; 2.007      ;
; -2.143 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.672     ; 2.007      ;
; -2.143 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.672     ; 2.007      ;
; -1.029 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.272      ; 1.837      ;
; -1.029 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.272      ; 1.837      ;
; -1.029 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.272      ; 1.837      ;
; -1.029 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.272      ; 1.837      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -3.331 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.531      ;
; -3.331 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.531      ;
; -3.331 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.531      ;
; -3.331 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.531      ;
; -3.222 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.422      ;
; -3.222 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.422      ;
; -3.222 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.422      ;
; -3.222 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.422      ;
; -3.100 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.300      ;
; -3.100 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.300      ;
; -3.100 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.300      ;
; -3.100 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.300      ;
; -2.821 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.021      ;
; -2.821 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.021      ;
; -2.821 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.021      ;
; -2.821 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.336     ; 3.021      ;
; -1.969 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.329     ; 2.176      ;
; -1.969 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.329     ; 2.176      ;
; -1.969 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.329     ; 2.176      ;
; -1.969 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.329     ; 2.176      ;
; -0.581 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.587      ; 1.704      ;
; -0.581 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.587      ; 1.704      ;
; -0.581 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.587      ; 1.704      ;
; -0.581 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.587      ; 1.704      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -3.131 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 3.131      ;
; -3.131 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 3.131      ;
; -3.131 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 3.131      ;
; -3.131 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 3.131      ;
; -3.022 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 3.022      ;
; -3.022 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 3.022      ;
; -3.022 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 3.022      ;
; -3.022 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 3.022      ;
; -2.900 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 2.900      ;
; -2.900 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 2.900      ;
; -2.900 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 2.900      ;
; -2.900 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 2.900      ;
; -2.621 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 2.621      ;
; -2.621 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 2.621      ;
; -2.621 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 2.621      ;
; -2.621 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.536     ; 2.621      ;
; -2.421 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.494     ; 2.463      ;
; -2.421 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.494     ; 2.463      ;
; -2.421 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.494     ; 2.463      ;
; -2.421 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.494     ; 2.463      ;
; -1.061 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.390      ; 1.987      ;
; -1.061 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.390      ; 1.987      ;
; -1.061 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.390      ; 1.987      ;
; -1.061 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.390      ; 1.987      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -2.795 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.934      ;
; -2.795 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.934      ;
; -2.795 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.934      ;
; -2.795 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.934      ;
; -2.686 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.825      ;
; -2.686 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.825      ;
; -2.686 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.825      ;
; -2.686 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.825      ;
; -2.564 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.703      ;
; -2.564 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.703      ;
; -2.564 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.703      ;
; -2.564 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.703      ;
; -2.285 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.424      ;
; -2.285 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.424      ;
; -2.285 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.424      ;
; -2.285 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.424      ;
; -2.022 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.161      ;
; -2.022 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.161      ;
; -2.022 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.161      ;
; -2.022 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.397     ; 2.161      ;
; -0.928 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.532      ; 1.996      ;
; -0.928 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.532      ; 1.996      ;
; -0.928 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.532      ; 1.996      ;
; -0.928 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.532      ; 1.996      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'fechar[3]'                                                                                                                                                  ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.185 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[3]   ; 0.500        ; 0.584      ; 1.305      ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'fechar[2]'                                                                                                                                                 ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.477 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[2]   ; 0.500        ; 1.244      ; 1.303      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'fechar[0]'                                                                                                                                                 ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.745 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[0]   ; 0.500        ; 1.518      ; 1.309      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'fechar[1]'                                                                                                                                                 ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.779 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[1]   ; 0.500        ; 1.721      ; 1.478      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'fechar[1]'                                                                                                                                                   ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.009 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[1]   ; -0.500       ; 1.721      ; 1.478      ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'fechar[0]'                                                                                                                                                  ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.025 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[0]   ; -0.500       ; 1.518      ; 1.309      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'fechar[2]'                                                                                                                                                  ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.293 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[2]   ; -0.500       ; 1.244      ; 1.303      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'fechar[3]'                                                                                                                                                  ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.955 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[3]   ; -0.500       ; 0.584      ; 1.305      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.351 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.587      ; 1.704      ;
; 1.351 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.587      ; 1.704      ;
; 1.351 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.587      ; 1.704      ;
; 1.351 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.587      ; 1.704      ;
; 2.739 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.329     ; 2.176      ;
; 2.739 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.329     ; 2.176      ;
; 2.739 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.329     ; 2.176      ;
; 2.739 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.329     ; 2.176      ;
; 3.591 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.021      ;
; 3.591 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.021      ;
; 3.591 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.021      ;
; 3.591 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.021      ;
; 3.742 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.172      ;
; 3.742 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.172      ;
; 3.742 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.172      ;
; 3.742 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.172      ;
; 3.831 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.261      ;
; 3.831 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.261      ;
; 3.831 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.261      ;
; 3.831 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.261      ;
; 4.001 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.431      ;
; 4.001 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.431      ;
; 4.001 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.431      ;
; 4.001 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.336     ; 3.431      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.698 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.532      ; 1.996      ;
; 1.698 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.532      ; 1.996      ;
; 1.698 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.532      ; 1.996      ;
; 1.698 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.532      ; 1.996      ;
; 2.792 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.161      ;
; 2.792 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.161      ;
; 2.792 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.161      ;
; 2.792 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.161      ;
; 3.055 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.424      ;
; 3.055 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.424      ;
; 3.055 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.424      ;
; 3.055 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.424      ;
; 3.206 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.575      ;
; 3.206 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.575      ;
; 3.206 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.575      ;
; 3.206 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.575      ;
; 3.295 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.664      ;
; 3.295 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.664      ;
; 3.295 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.664      ;
; 3.295 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.664      ;
; 3.465 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.834      ;
; 3.465 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.834      ;
; 3.465 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.834      ;
; 3.465 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.397     ; 2.834      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.799 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.272      ; 1.837      ;
; 1.799 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.272      ; 1.837      ;
; 1.799 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.272      ; 1.837      ;
; 1.799 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.272      ; 1.837      ;
; 2.913 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.672     ; 2.007      ;
; 2.913 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.672     ; 2.007      ;
; 2.913 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.672     ; 2.007      ;
; 2.913 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.672     ; 2.007      ;
; 3.920 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.026      ;
; 3.920 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.026      ;
; 3.920 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.026      ;
; 3.920 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.026      ;
; 4.071 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.177      ;
; 4.071 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.177      ;
; 4.071 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.177      ;
; 4.071 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.177      ;
; 4.160 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.266      ;
; 4.160 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.266      ;
; 4.160 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.266      ;
; 4.160 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.266      ;
; 4.330 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.436      ;
; 4.330 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.436      ;
; 4.330 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.436      ;
; 4.330 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.660     ; 3.436      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.831 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.390      ; 1.987      ;
; 1.831 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.390      ; 1.987      ;
; 1.831 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.390      ; 1.987      ;
; 1.831 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.390      ; 1.987      ;
; 3.191 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.494     ; 2.463      ;
; 3.191 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.494     ; 2.463      ;
; 3.191 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.494     ; 2.463      ;
; 3.191 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.494     ; 2.463      ;
; 3.391 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.621      ;
; 3.391 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.621      ;
; 3.391 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.621      ;
; 3.391 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.621      ;
; 3.542 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.772      ;
; 3.542 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.772      ;
; 3.542 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.772      ;
; 3.542 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.772      ;
; 3.631 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.861      ;
; 3.631 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.861      ;
; 3.631 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.861      ;
; 3.631 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 2.861      ;
; 3.801 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 3.031      ;
; 3.801 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 3.031      ;
; 3.801 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 3.031      ;
; 3.801 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.536     ; 3.031      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fechar[0]'                                                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; fechar[0] ; Rise       ; fechar[0]                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar[0] ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar[0] ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[0] ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[0] ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[0] ; Rise       ; Integrador1|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[0] ; Rise       ; Integrador1|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[0] ; Rise       ; Integrador1|Porta1|i_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[0] ; Rise       ; Integrador1|Porta1|i_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[0] ; Rise       ; fechar[0]|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[0] ; Rise       ; fechar[0]|combout                                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fechar[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; fechar[1] ; Rise       ; fechar[1]                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar[1] ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar[1] ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[1] ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[1] ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[1] ; Rise       ; Integrador2|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[1] ; Rise       ; Integrador2|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[1] ; Rise       ; Integrador2|Porta1|i_fechar|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[1] ; Rise       ; Integrador2|Porta1|i_fechar|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[1] ; Rise       ; fechar[1]|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[1] ; Rise       ; fechar[1]|combout                                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fechar[2]'                                                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; fechar[2] ; Rise       ; fechar[2]                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar[2] ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar[2] ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[2] ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[2] ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[2] ; Rise       ; Integrador3|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[2] ; Rise       ; Integrador3|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[2] ; Rise       ; Integrador3|Porta1|i_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[2] ; Rise       ; Integrador3|Porta1|i_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[2] ; Rise       ; fechar[2]|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[2] ; Rise       ; fechar[2]|combout                                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fechar[3]'                                                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; fechar[3] ; Rise       ; fechar[3]                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar[3] ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar[3] ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[3] ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[3] ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[3] ; Rise       ; Integrador4|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[3] ; Rise       ; Integrador4|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[3] ; Rise       ; Integrador4|Porta1|i_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[3] ; Rise       ; Integrador4|Porta1|i_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[3] ; Rise       ; fechar[3]|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[3] ; Rise       ; fechar[3]|combout                                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ok'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ok    ; Rise       ; ok                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss|datab                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss|datab                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss|dataa                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss|dataa                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss|datad                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss|datad                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss|datad                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss|datad                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cancel     ; clock      ; 6.668  ; 6.668  ; Fall       ; clock           ;
; fechar[*]  ; clock      ; 1.197  ; 1.197  ; Fall       ; clock           ;
;  fechar[0] ; clock      ; 1.197  ; 1.197  ; Fall       ; clock           ;
;  fechar[1] ; clock      ; 1.153  ; 1.153  ; Fall       ; clock           ;
;  fechar[2] ; clock      ; 0.908  ; 0.908  ; Fall       ; clock           ;
;  fechar[3] ; clock      ; 0.536  ; 0.536  ; Fall       ; clock           ;
; ok         ; clock      ; 2.212  ; 2.212  ; Fall       ; clock           ;
; in_b[*]    ; ok         ; 5.646  ; 5.646  ; Fall       ; ok              ;
;  in_b[0]   ; ok         ; 5.646  ; 5.646  ; Fall       ; ok              ;
;  in_b[1]   ; ok         ; 5.446  ; 5.446  ; Fall       ; ok              ;
; in_sn[*]   ; ok         ; 3.861  ; 3.861  ; Fall       ; ok              ;
;  in_sn[0]  ; ok         ; -0.286 ; -0.286 ; Fall       ; ok              ;
;  in_sn[1]  ; ok         ; 3.514  ; 3.514  ; Fall       ; ok              ;
;  in_sn[2]  ; ok         ; 3.861  ; 3.861  ; Fall       ; ok              ;
;  in_sn[3]  ; ok         ; 3.526  ; 3.526  ; Fall       ; ok              ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cancel     ; clock      ; -5.066 ; -5.066 ; Fall       ; clock           ;
; fechar[*]  ; clock      ; -0.306 ; -0.306 ; Fall       ; clock           ;
;  fechar[0] ; clock      ; -0.967 ; -0.967 ; Fall       ; clock           ;
;  fechar[1] ; clock      ; -0.923 ; -0.923 ; Fall       ; clock           ;
;  fechar[2] ; clock      ; -0.678 ; -0.678 ; Fall       ; clock           ;
;  fechar[3] ; clock      ; -0.306 ; -0.306 ; Fall       ; clock           ;
; ok         ; clock      ; -1.572 ; -1.572 ; Fall       ; clock           ;
; in_b[*]    ; ok         ; -3.947 ; -3.947 ; Fall       ; ok              ;
;  in_b[0]   ; ok         ; -3.964 ; -3.964 ; Fall       ; ok              ;
;  in_b[1]   ; ok         ; -3.947 ; -3.947 ; Fall       ; ok              ;
; in_sn[*]   ; ok         ; 0.516  ; 0.516  ; Fall       ; ok              ;
;  in_sn[0]  ; ok         ; 0.516  ; 0.516  ; Fall       ; ok              ;
;  in_sn[1]  ; ok         ; -3.284 ; -3.284 ; Fall       ; ok              ;
;  in_sn[2]  ; ok         ; -3.631 ; -3.631 ; Fall       ; ok              ;
;  in_sn[3]  ; ok         ; -3.296 ; -3.296 ; Fall       ; ok              ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 9.464  ; 9.464  ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 9.645  ; 9.645  ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 9.166  ; 9.166  ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 8.840  ; 8.840  ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar[0]                              ; 10.075 ; 10.075 ; Rise       ; fechar[0]                              ;
;  out_sp[0] ; fechar[0]                              ; 10.075 ; 10.075 ; Rise       ; fechar[0]                              ;
; out_sp[*]  ; fechar[1]                              ; 9.466  ; 9.466  ; Rise       ; fechar[1]                              ;
;  out_sp[1] ; fechar[1]                              ; 9.466  ; 9.466  ; Rise       ; fechar[1]                              ;
; out_sp[*]  ; fechar[2]                              ; 9.033  ; 9.033  ; Rise       ; fechar[2]                              ;
;  out_sp[2] ; fechar[2]                              ; 9.033  ; 9.033  ; Rise       ; fechar[2]                              ;
; out_sp[*]  ; fechar[3]                              ; 8.316  ; 8.316  ; Rise       ; fechar[3]                              ;
;  out_sp[3] ; fechar[3]                              ; 8.316  ; 8.316  ; Rise       ; fechar[3]                              ;
; out_b[*]   ; ok                                     ; 10.744 ; 10.744 ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 10.714 ; 10.714 ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 10.744 ; 10.744 ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 10.369 ; 10.369 ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 9.990  ; 9.990  ; Fall       ; ok                                     ;
; out_sc     ; ok                                     ; 11.178 ; 11.178 ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 7.532  ; 7.532  ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 7.532  ; 7.532  ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 7.517  ; 7.517  ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 7.510  ; 7.510  ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 7.520  ; 7.520  ; Fall       ; ok                                     ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                               ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 8.635  ; 8.635  ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 8.945  ; 8.945  ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 8.793  ; 8.793  ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 8.470  ; 8.470  ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar[0]                              ; 10.075 ; 10.075 ; Rise       ; fechar[0]                              ;
;  out_sp[0] ; fechar[0]                              ; 10.075 ; 10.075 ; Rise       ; fechar[0]                              ;
; out_sp[*]  ; fechar[1]                              ; 9.466  ; 9.466  ; Rise       ; fechar[1]                              ;
;  out_sp[1] ; fechar[1]                              ; 9.466  ; 9.466  ; Rise       ; fechar[1]                              ;
; out_sp[*]  ; fechar[2]                              ; 9.033  ; 9.033  ; Rise       ; fechar[2]                              ;
;  out_sp[2] ; fechar[2]                              ; 9.033  ; 9.033  ; Rise       ; fechar[2]                              ;
; out_sp[*]  ; fechar[3]                              ; 8.316  ; 8.316  ; Rise       ; fechar[3]                              ;
;  out_sp[3] ; fechar[3]                              ; 8.316  ; 8.316  ; Rise       ; fechar[3]                              ;
; out_b[*]   ; ok                                     ; 8.859  ; 8.859  ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 9.376  ; 9.376  ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 9.389  ; 9.389  ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 8.976  ; 8.976  ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 8.859  ; 8.859  ; Fall       ; ok                                     ;
; out_sc     ; ok                                     ; 8.624  ; 8.624  ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 7.510  ; 7.510  ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 7.532  ; 7.532  ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 7.517  ; 7.517  ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 7.510  ; 7.510  ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 7.520  ; 7.520  ; Fall       ; ok                                     ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; in_b[0]    ; dec_display[0] ; 11.044 ; 11.044 ; 11.044 ; 11.044 ;
; in_b[0]    ; dec_display[2] ; 10.999 ;        ;        ; 10.999 ;
; in_b[0]    ; dec_display[3] ; 10.770 ; 10.770 ; 10.770 ; 10.770 ;
; in_b[0]    ; dec_display[4] ;        ; 10.753 ; 10.753 ;        ;
; in_b[0]    ; dec_display[5] ;        ; 10.752 ; 10.752 ;        ;
; in_b[0]    ; dec_display[6] ;        ; 10.931 ; 10.931 ;        ;
; in_b[1]    ; dec_display[0] ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; in_b[1]    ; dec_display[2] ;        ; 10.973 ; 10.973 ;        ;
; in_b[1]    ; dec_display[3] ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; in_b[1]    ; dec_display[4] ; 10.733 ;        ;        ; 10.733 ;
; in_b[1]    ; dec_display[5] ;        ; 10.735 ; 10.735 ;        ;
; in_b[1]    ; dec_display[6] ;        ; 10.731 ; 10.731 ;        ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; in_b[0]    ; dec_display[0] ; 11.044 ; 11.044 ; 11.044 ; 11.044 ;
; in_b[0]    ; dec_display[2] ; 10.999 ;        ;        ; 10.999 ;
; in_b[0]    ; dec_display[3] ; 10.770 ; 10.770 ; 10.770 ; 10.770 ;
; in_b[0]    ; dec_display[4] ;        ; 10.753 ; 10.753 ;        ;
; in_b[0]    ; dec_display[5] ;        ; 10.752 ; 10.752 ;        ;
; in_b[0]    ; dec_display[6] ;        ; 10.931 ; 10.931 ;        ;
; in_b[1]    ; dec_display[0] ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; in_b[1]    ; dec_display[2] ;        ; 10.973 ; 10.973 ;        ;
; in_b[1]    ; dec_display[3] ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; in_b[1]    ; dec_display[4] ; 10.733 ;        ;        ; 10.733 ;
; in_b[1]    ; dec_display[5] ;        ; 10.735 ; 10.735 ;        ;
; in_b[1]    ; dec_display[6] ;        ; 10.731 ; 10.731 ;        ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -0.938 ; -6.488        ;
; Integrador:Integrador3|estado.aberto_s ; -0.460 ; -1.703        ;
; Integrador:Integrador2|estado.aberto_s ; -0.265 ; -0.893        ;
; Integrador:Integrador4|estado.aberto_s ; -0.234 ; -0.828        ;
; Integrador:Integrador1|estado.aberto_s ; -0.198 ; -0.378        ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.559 ; -10.860       ;
; Integrador:Integrador1|estado.aberto_s ; 0.907  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 1.027  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 1.060  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 1.235  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Recovery Summary                                     ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador3|estado.aberto_s ; -1.437 ; -5.748        ;
; Integrador:Integrador2|estado.aberto_s ; -1.296 ; -5.184        ;
; Integrador:Integrador4|estado.aberto_s ; -1.179 ; -4.716        ;
; Integrador:Integrador1|estado.aberto_s ; -1.063 ; -4.252        ;
; fechar[3]                              ; -0.145 ; -0.145        ;
; fechar[2]                              ; 0.230  ; 0.000         ;
; fechar[0]                              ; 0.358  ; 0.000         ;
; fechar[1]                              ; 0.368  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast Model Removal Summary                                     ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; fechar[1]                              ; 0.512 ; 0.000         ;
; fechar[0]                              ; 0.522 ; 0.000         ;
; fechar[2]                              ; 0.650 ; 0.000         ;
; fechar[3]                              ; 1.025 ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 1.080 ; 0.000         ;
; Integrador:Integrador1|estado.aberto_s ; 1.240 ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 1.267 ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 1.281 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.380 ; -9.380        ;
; fechar[0]                              ; -1.380 ; -2.380        ;
; fechar[1]                              ; -1.380 ; -2.380        ;
; fechar[2]                              ; -1.380 ; -2.380        ;
; fechar[3]                              ; -1.380 ; -2.380        ;
; ok                                     ; -1.222 ; -9.222        ;
; Integrador:Integrador1|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador2|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador3|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador4|estado.aberto_s ; -0.500 ; -4.000        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.938 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar[1]                              ; clock       ; 0.500        ; -0.650     ; 0.820      ;
; -0.899 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar[0]                              ; clock       ; 0.500        ; -0.566     ; 0.865      ;
; -0.891 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar[1]                              ; clock       ; 0.500        ; -0.650     ; 0.773      ;
; -0.825 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.298     ; 1.559      ;
; -0.822 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; 0.500        ; -0.566     ; 0.788      ;
; -0.789 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.297     ; 1.524      ;
; -0.784 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.298     ; 1.518      ;
; -0.752 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.297     ; 1.487      ;
; -0.748 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.297     ; 1.483      ;
; -0.734 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.303     ; 1.463      ;
; -0.733 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.303     ; 1.462      ;
; -0.722 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.303     ; 1.451      ;
; -0.720 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar[3]                              ; clock       ; 0.500        ; -0.059     ; 1.193      ;
; -0.717 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.448      ;
; -0.716 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.447      ;
; -0.715 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.298     ; 1.449      ;
; -0.712 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.303     ; 1.441      ;
; -0.711 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.297     ; 1.446      ;
; -0.707 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar[2]                              ; clock       ; 0.500        ; -0.434     ; 0.805      ;
; -0.693 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.303     ; 1.422      ;
; -0.692 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.303     ; 1.421      ;
; -0.682 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.147     ; 1.067      ;
; -0.679 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.297     ; 1.414      ;
; -0.679 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.173     ; 1.038      ;
; -0.676 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.407      ;
; -0.675 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.406      ;
; -0.660 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; 0.500        ; -0.434     ; 0.758      ;
; -0.654 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.147     ; 1.039      ;
; -0.653 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.173     ; 1.012      ;
; -0.646 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.377      ;
; -0.642 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.297     ; 1.377      ;
; -0.624 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.303     ; 1.353      ;
; -0.617 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.173     ; 0.976      ;
; -0.615 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.297     ; 1.350      ;
; -0.609 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.147     ; 0.994      ;
; -0.607 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.338      ;
; -0.606 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.337      ;
; -0.605 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.336      ;
; -0.605 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.112     ; 1.025      ;
; -0.602 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.298     ; 1.336      ;
; -0.593 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; -0.173     ; 0.952      ;
; -0.592 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.036     ; 1.088      ;
; -0.583 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.112     ; 1.003      ;
; -0.571 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; -0.147     ; 0.956      ;
; -0.566 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.297     ; 1.301      ;
; -0.566 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.036     ; 1.062      ;
; -0.541 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; 0.500        ; -0.062     ; 1.011      ;
; -0.536 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.267      ;
; -0.533 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.112     ; 0.953      ;
; -0.511 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.303     ; 1.240      ;
; -0.510 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.274     ; 1.268      ;
; -0.508 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; -0.112     ; 0.928      ;
; -0.495 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.302     ; 1.225      ;
; -0.494 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.302     ; 1.224      ;
; -0.494 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.225      ;
; -0.493 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.224      ;
; -0.468 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.294     ; 1.206      ;
; -0.466 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.036     ; 0.962      ;
; -0.465 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.294     ; 1.203      ;
; -0.449 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.180      ;
; -0.448 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.179      ;
; -0.443 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; -0.036     ; 0.939      ;
; -0.423 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.301     ; 1.154      ;
; -0.331 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; -0.277     ; 1.086      ;
; -0.232 ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.629      ; 2.393      ;
; -0.231 ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.629      ; 2.392      ;
; -0.228 ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.627      ; 2.387      ;
; -0.227 ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.627      ; 2.386      ;
; -0.219 ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.632      ; 2.383      ;
; -0.217 ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.633      ; 2.382      ;
; -0.214 ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.633      ; 2.379      ;
; -0.203 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.235      ;
; -0.040 ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.629      ; 2.201      ;
; -0.024 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; -0.003     ; 1.053      ;
; 0.029  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.003      ;
; 0.030  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.002      ;
; 0.055  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.977      ;
; 0.058  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.974      ;
; 0.088  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.944      ;
; 0.089  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.943      ;
; 0.181  ; fechar[0]                                                            ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; 0.500        ; 1.629      ; 1.980      ;
; 0.219  ; fechar[1]                                                            ; Integrador:Integrador2|estado.aberto_s ; fechar[1]                              ; clock       ; 0.500        ; 1.633      ; 1.946      ;
; 0.268  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.629      ; 2.393      ;
; 0.269  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.629      ; 2.392      ;
; 0.272  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.627      ; 2.387      ;
; 0.273  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.627      ; 2.386      ;
; 0.281  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.632      ; 2.383      ;
; 0.283  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.633      ; 2.382      ;
; 0.286  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.633      ; 2.379      ;
; 0.327  ; fechar[2]                                                            ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; 0.500        ; 1.627      ; 1.832      ;
; 0.460  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.629      ; 2.201      ;
; 0.612  ; fechar[3]                                                            ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; 0.500        ; 1.629      ; 1.549      ;
; 0.681  ; fechar[0]                                                            ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; 1.000        ; 1.629      ; 1.980      ;
; 0.719  ; fechar[1]                                                            ; Integrador:Integrador2|estado.aberto_s ; fechar[1]                              ; clock       ; 1.000        ; 1.633      ; 1.946      ;
; 0.827  ; fechar[2]                                                            ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; 1.000        ; 1.627      ; 1.832      ;
; 1.112  ; fechar[3]                                                            ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; 1.000        ; 1.629      ; 1.549      ;
; 1.319  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 1.632      ; 0.986      ;
; 1.533  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 1.627      ; 0.767      ;
; 1.622  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 1.629      ; 0.680      ;
; 1.684  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 1.633      ; 0.622      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.460 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 0.725      ;
; -0.445 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 0.710      ;
; -0.443 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 0.708      ;
; -0.355 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 0.620      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.265 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 0.673      ;
; -0.261 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 0.669      ;
; -0.187 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 0.595      ;
; -0.180 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 0.588      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.234 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 0.580      ;
; -0.225 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 0.571      ;
; -0.222 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 0.568      ;
; -0.147 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 0.493      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.198 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 0.576      ;
; -0.118 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 0.496      ;
; -0.035 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 0.413      ;
; -0.027 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 0.405      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.559 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 1.633      ; 0.367      ;
; -1.555 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 1.629      ; 0.367      ;
; -1.555 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 1.629      ; 0.367      ;
; -1.553 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 1.627      ; 0.367      ;
; -1.304 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 1.633      ; 0.622      ;
; -1.242 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 1.629      ; 0.680      ;
; -1.153 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 1.627      ; 0.767      ;
; -1.059 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 1.633      ; 0.367      ;
; -1.055 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 1.629      ; 0.367      ;
; -1.055 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 1.629      ; 0.367      ;
; -1.053 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 1.627      ; 0.367      ;
; -0.939 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 1.632      ; 0.986      ;
; -0.804 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 1.633      ; 0.622      ;
; -0.742 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 1.629      ; 0.680      ;
; -0.653 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 1.627      ; 0.767      ;
; -0.439 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 1.632      ; 0.986      ;
; -0.232 ; fechar[3]                                                            ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; 0.000        ; 1.629      ; 1.549      ;
; 0.053  ; fechar[2]                                                            ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; 0.000        ; 1.627      ; 1.832      ;
; 0.161  ; fechar[1]                                                            ; Integrador:Integrador2|estado.aberto_s ; fechar[1]                              ; clock       ; 0.000        ; 1.633      ; 1.946      ;
; 0.199  ; fechar[0]                                                            ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; 0.000        ; 1.629      ; 1.980      ;
; 0.215  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.268  ; fechar[3]                                                            ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; -0.500       ; 1.629      ; 1.549      ;
; 0.420  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.629      ; 2.201      ;
; 0.457  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.627      ; 2.236      ;
; 0.480  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.629      ; 2.261      ;
; 0.491  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.632      ; 2.275      ;
; 0.510  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.633      ; 2.295      ;
; 0.553  ; fechar[2]                                                            ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; -0.500       ; 1.627      ; 1.832      ;
; 0.594  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.633      ; 2.379      ;
; 0.608  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.627      ; 2.387      ;
; 0.611  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.629      ; 2.392      ;
; 0.661  ; fechar[1]                                                            ; Integrador:Integrador2|estado.aberto_s ; fechar[1]                              ; clock       ; -0.500       ; 1.633      ; 1.946      ;
; 0.699  ; fechar[0]                                                            ; Integrador:Integrador1|estado.aberto_s ; fechar[0]                              ; clock       ; -0.500       ; 1.629      ; 1.980      ;
; 0.791  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.943      ;
; 0.822  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.974      ;
; 0.851  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 1.003      ;
; 0.904  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; -0.003     ; 1.053      ;
; 0.920  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.629      ; 2.201      ;
; 0.933  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.302     ; 0.783      ;
; 0.939  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.294     ; 0.797      ;
; 0.954  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.301     ; 0.805      ;
; 0.957  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.627      ; 2.236      ;
; 0.967  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.274     ; 0.845      ;
; 0.980  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.629      ; 2.261      ;
; 0.991  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.632      ; 2.275      ;
; 0.996  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.302     ; 0.846      ;
; 1.010  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.633      ; 2.295      ;
; 1.015  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.301     ; 0.866      ;
; 1.036  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.277     ; 0.911      ;
; 1.094  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.633      ; 2.379      ;
; 1.108  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.627      ; 2.387      ;
; 1.111  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.629      ; 2.392      ;
; 1.114  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.294     ; 0.972      ;
; 1.186  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.298     ; 1.040      ;
; 1.188  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.039      ;
; 1.191  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.297     ; 1.046      ;
; 1.250  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.298     ; 1.104      ;
; 1.252  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.103      ;
; 1.255  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.297     ; 1.110      ;
; 1.259  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar[3]                              ; clock       ; -0.500       ; -0.059     ; 0.852      ;
; 1.294  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.298     ; 1.148      ;
; 1.296  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.147      ;
; 1.298  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.149      ;
; 1.299  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.297     ; 1.154      ;
; 1.308  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.303     ; 1.157      ;
; 1.323  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.036     ; 0.939      ;
; 1.346  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.036     ; 0.962      ;
; 1.353  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.204      ;
; 1.356  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.298     ; 1.210      ;
; 1.358  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.209      ;
; 1.361  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.297     ; 1.216      ;
; 1.362  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.213      ;
; 1.362  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar[3]                              ; clock       ; -0.500       ; -0.062     ; 0.952      ;
; 1.372  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.303     ; 1.221      ;
; 1.373  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.303     ; 1.222      ;
; 1.388  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.112     ; 0.928      ;
; 1.406  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.297     ; 1.261      ;
; 1.406  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.257      ;
; 1.406  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar[2]                              ; clock       ; -0.500       ; -0.434     ; 0.624      ;
; 1.413  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.112     ; 0.953      ;
; 1.416  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.303     ; 1.265      ;
; 1.417  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.268      ;
; 1.437  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.303     ; 1.286      ;
; 1.446  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.036     ; 1.062      ;
; 1.451  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.147     ; 0.956      ;
; 1.461  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.312      ;
; 1.463  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.112     ; 1.003      ;
; 1.468  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.301     ; 1.319      ;
; 1.470  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.297     ; 1.325      ;
; 1.472  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; -0.036     ; 1.088      ;
; 1.473  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.173     ; 0.952      ;
; 1.478  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; -0.303     ; 1.327      ;
; 1.481  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.303     ; 1.330      ;
; 1.485  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; -0.112     ; 1.025      ;
; 1.489  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; -0.147     ; 0.994      ;
; 1.497  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; -0.173     ; 0.976      ;
; 1.514  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; -0.297     ; 1.369      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.907 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 0.405      ;
; 0.915 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 0.413      ;
; 0.998 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 0.496      ;
; 1.078 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 0.576      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.027 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 0.493      ;
; 1.102 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 0.568      ;
; 1.105 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 0.571      ;
; 1.114 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 0.580      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.060 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 0.588      ;
; 1.067 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 0.595      ;
; 1.141 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 0.669      ;
; 1.145 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 0.673      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.235 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 0.620      ;
; 1.323 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 0.708      ;
; 1.325 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 0.710      ;
; 1.340 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 0.725      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.437 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.702      ;
; -1.437 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.702      ;
; -1.437 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.702      ;
; -1.437 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.702      ;
; -1.396 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.661      ;
; -1.396 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.661      ;
; -1.396 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.661      ;
; -1.396 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.661      ;
; -1.327 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.592      ;
; -1.327 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.592      ;
; -1.327 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.592      ;
; -1.327 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.592      ;
; -1.214 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.479      ;
; -1.214 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.479      ;
; -1.214 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.479      ;
; -1.214 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.267     ; 1.479      ;
; -0.770 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.266     ; 1.036      ;
; -0.770 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.266     ; 1.036      ;
; -0.770 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.266     ; 1.036      ;
; -0.770 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; -0.266     ; 1.036      ;
; -0.401 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.036      ; 0.969      ;
; -0.401 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.036      ; 0.969      ;
; -0.401 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.036      ; 0.969      ;
; -0.401 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.500        ; 0.036      ; 0.969      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.296 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.704      ;
; -1.296 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.704      ;
; -1.296 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.704      ;
; -1.296 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.704      ;
; -1.255 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.663      ;
; -1.255 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.663      ;
; -1.255 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.663      ;
; -1.255 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.663      ;
; -1.186 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.594      ;
; -1.186 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.594      ;
; -1.186 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.594      ;
; -1.186 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.594      ;
; -1.073 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.481      ;
; -1.073 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.481      ;
; -1.073 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.481      ;
; -1.073 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.124     ; 1.481      ;
; -0.722 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.121     ; 1.133      ;
; -0.722 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.121     ; 1.133      ;
; -0.722 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.121     ; 1.133      ;
; -0.722 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; -0.121     ; 1.133      ;
; -0.200 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.173      ; 0.905      ;
; -0.200 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.173      ; 0.905      ;
; -0.200 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.173      ; 0.905      ;
; -0.200 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.500        ; 0.173      ; 0.905      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.179 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.525      ;
; -1.179 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.525      ;
; -1.179 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.525      ;
; -1.179 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.525      ;
; -1.138 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.484      ;
; -1.138 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.484      ;
; -1.138 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.484      ;
; -1.138 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.484      ;
; -1.069 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.415      ;
; -1.069 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.415      ;
; -1.069 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.415      ;
; -1.069 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.415      ;
; -0.956 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.302      ;
; -0.956 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.302      ;
; -0.956 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.302      ;
; -0.956 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.186     ; 1.302      ;
; -0.881 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.162     ; 1.251      ;
; -0.881 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.162     ; 1.251      ;
; -0.881 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.162     ; 1.251      ;
; -0.881 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; -0.162     ; 1.251      ;
; -0.387 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.112      ; 1.031      ;
; -0.387 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.112      ; 1.031      ;
; -0.387 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.112      ; 1.031      ;
; -0.387 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.500        ; 0.112      ; 1.031      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.063 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.441      ;
; -1.063 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.441      ;
; -1.063 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.441      ;
; -1.063 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.441      ;
; -1.022 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.400      ;
; -1.022 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.400      ;
; -1.022 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.400      ;
; -1.022 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.400      ;
; -0.953 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.331      ;
; -0.953 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.331      ;
; -0.953 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.331      ;
; -0.953 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.331      ;
; -0.840 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.218      ;
; -0.840 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.218      ;
; -0.840 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.218      ;
; -0.840 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.218      ;
; -0.730 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.108      ;
; -0.730 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.108      ;
; -0.730 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.108      ;
; -0.730 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; -0.154     ; 1.108      ;
; -0.360 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.147      ; 1.039      ;
; -0.360 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.147      ; 1.039      ;
; -0.360 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.147      ; 1.039      ;
; -0.360 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.500        ; 0.147      ; 1.039      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'fechar[3]'                                                                                                                                                  ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.145 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[3]   ; 0.500        ; 0.059      ; 0.736      ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'fechar[2]'                                                                                                                                                 ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.230 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[2]   ; 0.500        ; 0.434      ; 0.736      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'fechar[0]'                                                                                                                                                 ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[0]   ; 0.500        ; 0.566      ; 0.740      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'fechar[1]'                                                                                                                                                 ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.368 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[1]   ; 0.500        ; 0.650      ; 0.814      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'fechar[1]'                                                                                                                                                  ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.512 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[1]   ; -0.500       ; 0.650      ; 0.814      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'fechar[0]'                                                                                                                                                  ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.522 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[0]   ; -0.500       ; 0.566      ; 0.740      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'fechar[2]'                                                                                                                                                  ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.650 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[2]   ; -0.500       ; 0.434      ; 0.736      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'fechar[3]'                                                                                                                                                  ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.025 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar[3]   ; -0.500       ; 0.059      ; 0.736      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.080 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.173      ; 0.905      ;
; 1.080 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.173      ; 0.905      ;
; 1.080 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.173      ; 0.905      ;
; 1.080 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; 0.173      ; 0.905      ;
; 1.602 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.121     ; 1.133      ;
; 1.602 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.121     ; 1.133      ;
; 1.602 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.121     ; 1.133      ;
; 1.602 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.121     ; 1.133      ;
; 1.953 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.481      ;
; 1.953 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.481      ;
; 1.953 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.481      ;
; 1.953 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.481      ;
; 2.017 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.545      ;
; 2.017 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.545      ;
; 2.017 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.545      ;
; 2.017 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.545      ;
; 2.061 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.589      ;
; 2.061 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.589      ;
; 2.061 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.589      ;
; 2.061 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.589      ;
; 2.123 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.651      ;
; 2.123 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.651      ;
; 2.123 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.651      ;
; 2.123 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; -0.500       ; -0.124     ; 1.651      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.240 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.147      ; 1.039      ;
; 1.240 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.147      ; 1.039      ;
; 1.240 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.147      ; 1.039      ;
; 1.240 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; 0.147      ; 1.039      ;
; 1.610 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.108      ;
; 1.610 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.108      ;
; 1.610 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.108      ;
; 1.610 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.108      ;
; 1.720 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.218      ;
; 1.720 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.218      ;
; 1.720 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.218      ;
; 1.720 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.218      ;
; 1.784 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.282      ;
; 1.784 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.282      ;
; 1.784 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.282      ;
; 1.784 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.282      ;
; 1.828 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.326      ;
; 1.828 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.326      ;
; 1.828 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.326      ;
; 1.828 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.326      ;
; 1.890 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.388      ;
; 1.890 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.388      ;
; 1.890 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.388      ;
; 1.890 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; -0.500       ; -0.154     ; 1.388      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.267 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.112      ; 1.031      ;
; 1.267 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.112      ; 1.031      ;
; 1.267 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.112      ; 1.031      ;
; 1.267 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; 0.112      ; 1.031      ;
; 1.761 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.162     ; 1.251      ;
; 1.761 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.162     ; 1.251      ;
; 1.761 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.162     ; 1.251      ;
; 1.761 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.162     ; 1.251      ;
; 1.836 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.302      ;
; 1.836 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.302      ;
; 1.836 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.302      ;
; 1.836 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.302      ;
; 1.900 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.366      ;
; 1.900 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.366      ;
; 1.900 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.366      ;
; 1.900 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.366      ;
; 1.944 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.410      ;
; 1.944 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.410      ;
; 1.944 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.410      ;
; 1.944 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.410      ;
; 2.006 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.472      ;
; 2.006 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.472      ;
; 2.006 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.472      ;
; 2.006 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; -0.500       ; -0.186     ; 1.472      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.281 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.036      ; 0.969      ;
; 1.281 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.036      ; 0.969      ;
; 1.281 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.036      ; 0.969      ;
; 1.281 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; 0.036      ; 0.969      ;
; 1.650 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.266     ; 1.036      ;
; 1.650 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.266     ; 1.036      ;
; 1.650 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.266     ; 1.036      ;
; 1.650 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.266     ; 1.036      ;
; 2.094 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.479      ;
; 2.094 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.479      ;
; 2.094 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.479      ;
; 2.094 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.479      ;
; 2.158 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.543      ;
; 2.158 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.543      ;
; 2.158 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.543      ;
; 2.158 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.543      ;
; 2.202 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.587      ;
; 2.202 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.587      ;
; 2.202 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.587      ;
; 2.202 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.587      ;
; 2.264 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.649      ;
; 2.264 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.649      ;
; 2.264 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.649      ;
; 2.264 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS     ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; -0.500       ; -0.267     ; 1.649      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fechar[0]'                                                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; fechar[0] ; Rise       ; fechar[0]                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar[0] ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar[0] ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[0] ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[0] ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[0] ; Rise       ; Integrador1|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[0] ; Rise       ; Integrador1|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[0] ; Rise       ; Integrador1|Porta1|i_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[0] ; Rise       ; Integrador1|Porta1|i_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[0] ; Rise       ; fechar[0]|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[0] ; Rise       ; fechar[0]|combout                                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fechar[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; fechar[1] ; Rise       ; fechar[1]                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar[1] ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar[1] ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[1] ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[1] ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[1] ; Rise       ; Integrador2|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[1] ; Rise       ; Integrador2|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[1] ; Rise       ; Integrador2|Porta1|i_fechar|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[1] ; Rise       ; Integrador2|Porta1|i_fechar|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[1] ; Rise       ; fechar[1]|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[1] ; Rise       ; fechar[1]|combout                                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fechar[2]'                                                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; fechar[2] ; Rise       ; fechar[2]                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar[2] ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar[2] ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[2] ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[2] ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[2] ; Rise       ; Integrador3|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[2] ; Rise       ; Integrador3|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[2] ; Rise       ; Integrador3|Porta1|i_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[2] ; Rise       ; Integrador3|Porta1|i_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[2] ; Rise       ; fechar[2]|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[2] ; Rise       ; fechar[2]|combout                                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fechar[3]'                                                                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; fechar[3] ; Rise       ; fechar[3]                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar[3] ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar[3] ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[3] ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[3] ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[3] ; Rise       ; Integrador4|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[3] ; Rise       ; Integrador4|Porta1|i_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[3] ; Rise       ; Integrador4|Porta1|i_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[3] ; Rise       ; Integrador4|Porta1|i_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar[3] ; Rise       ; fechar[3]|combout                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar[3] ; Rise       ; fechar[3]|combout                                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ok'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ok    ; Rise       ; ok                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss|datab                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss|datab                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss|dataa                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss|dataa                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss|datad                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss|datad                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss|combout                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss|datad                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss|datad                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss~clkctrl|inclk[0]                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|reg_ss~clkctrl|outclk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cancel     ; clock      ; 3.436  ; 3.436  ; Fall       ; clock           ;
; fechar[*]  ; clock      ; 0.319  ; 0.319  ; Fall       ; clock           ;
;  fechar[0] ; clock      ; 0.319  ; 0.319  ; Fall       ; clock           ;
;  fechar[1] ; clock      ; 0.281  ; 0.281  ; Fall       ; clock           ;
;  fechar[2] ; clock      ; 0.173  ; 0.173  ; Fall       ; clock           ;
;  fechar[3] ; clock      ; -0.112 ; -0.112 ; Fall       ; clock           ;
; ok         ; clock      ; 0.732  ; 0.732  ; Fall       ; clock           ;
; in_b[*]    ; ok         ; 3.108  ; 3.108  ; Fall       ; ok              ;
;  in_b[0]   ; ok         ; 3.108  ; 3.108  ; Fall       ; ok              ;
;  in_b[1]   ; ok         ; 3.064  ; 3.064  ; Fall       ; ok              ;
; in_sn[*]   ; ok         ; 2.319  ; 2.319  ; Fall       ; ok              ;
;  in_sn[0]  ; ok         ; -0.202 ; -0.202 ; Fall       ; ok              ;
;  in_sn[1]  ; ok         ; 2.119  ; 2.119  ; Fall       ; ok              ;
;  in_sn[2]  ; ok         ; 2.319  ; 2.319  ; Fall       ; ok              ;
;  in_sn[3]  ; ok         ; 2.135  ; 2.135  ; Fall       ; ok              ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cancel     ; clock      ; -2.682 ; -2.682 ; Fall       ; clock           ;
; fechar[*]  ; clock      ; 0.232  ; 0.232  ; Fall       ; clock           ;
;  fechar[0] ; clock      ; -0.199 ; -0.199 ; Fall       ; clock           ;
;  fechar[1] ; clock      ; -0.161 ; -0.161 ; Fall       ; clock           ;
;  fechar[2] ; clock      ; -0.053 ; -0.053 ; Fall       ; clock           ;
;  fechar[3] ; clock      ; 0.232  ; 0.232  ; Fall       ; clock           ;
; ok         ; clock      ; -0.420 ; -0.420 ; Fall       ; clock           ;
; in_b[*]    ; ok         ; -2.347 ; -2.347 ; Fall       ; ok              ;
;  in_b[0]   ; ok         ; -2.347 ; -2.347 ; Fall       ; ok              ;
;  in_b[1]   ; ok         ; -2.361 ; -2.361 ; Fall       ; ok              ;
; in_sn[*]   ; ok         ; 0.322  ; 0.322  ; Fall       ; ok              ;
;  in_sn[0]  ; ok         ; 0.322  ; 0.322  ; Fall       ; ok              ;
;  in_sn[1]  ; ok         ; -1.999 ; -1.999 ; Fall       ; ok              ;
;  in_sn[2]  ; ok         ; -2.199 ; -2.199 ; Fall       ; ok              ;
;  in_sn[3]  ; ok         ; -2.015 ; -2.015 ; Fall       ; ok              ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 4.880 ; 4.880 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 4.944 ; 4.944 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 4.748 ; 4.748 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 4.628 ; 4.628 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar[0]                              ; 5.257 ; 5.257 ; Rise       ; fechar[0]                              ;
;  out_sp[0] ; fechar[0]                              ; 5.257 ; 5.257 ; Rise       ; fechar[0]                              ;
; out_sp[*]  ; fechar[1]                              ; 4.920 ; 4.920 ; Rise       ; fechar[1]                              ;
;  out_sp[1] ; fechar[1]                              ; 4.920 ; 4.920 ; Rise       ; fechar[1]                              ;
; out_sp[*]  ; fechar[2]                              ; 4.721 ; 4.721 ; Rise       ; fechar[2]                              ;
;  out_sp[2] ; fechar[2]                              ; 4.721 ; 4.721 ; Rise       ; fechar[2]                              ;
; out_sp[*]  ; fechar[3]                              ; 4.314 ; 4.314 ; Rise       ; fechar[3]                              ;
;  out_sp[3] ; fechar[3]                              ; 4.314 ; 4.314 ; Rise       ; fechar[3]                              ;
; out_b[*]   ; ok                                     ; 5.467 ; 5.467 ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 5.467 ; 5.467 ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 5.459 ; 5.459 ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 5.330 ; 5.330 ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 5.138 ; 5.138 ; Fall       ; ok                                     ;
; out_sc     ; ok                                     ; 5.615 ; 5.615 ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 4.047 ; 4.047 ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 4.047 ; 4.047 ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 4.036 ; 4.036 ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 4.033 ; 4.033 ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 4.038 ; 4.038 ; Fall       ; ok                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 4.536 ; 4.536 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 4.692 ; 4.692 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 4.600 ; 4.600 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 4.482 ; 4.482 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar[0]                              ; 5.257 ; 5.257 ; Rise       ; fechar[0]                              ;
;  out_sp[0] ; fechar[0]                              ; 5.257 ; 5.257 ; Rise       ; fechar[0]                              ;
; out_sp[*]  ; fechar[1]                              ; 4.920 ; 4.920 ; Rise       ; fechar[1]                              ;
;  out_sp[1] ; fechar[1]                              ; 4.920 ; 4.920 ; Rise       ; fechar[1]                              ;
; out_sp[*]  ; fechar[2]                              ; 4.721 ; 4.721 ; Rise       ; fechar[2]                              ;
;  out_sp[2] ; fechar[2]                              ; 4.721 ; 4.721 ; Rise       ; fechar[2]                              ;
; out_sp[*]  ; fechar[3]                              ; 4.314 ; 4.314 ; Rise       ; fechar[3]                              ;
;  out_sp[3] ; fechar[3]                              ; 4.314 ; 4.314 ; Rise       ; fechar[3]                              ;
; out_b[*]   ; ok                                     ; 4.653 ; 4.653 ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 4.906 ; 4.906 ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 4.904 ; 4.904 ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 4.730 ; 4.730 ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 4.653 ; 4.653 ; Fall       ; ok                                     ;
; out_sc     ; ok                                     ; 4.521 ; 4.521 ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 4.033 ; 4.033 ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 4.047 ; 4.047 ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 4.036 ; 4.036 ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 4.033 ; 4.033 ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 4.038 ; 4.038 ; Fall       ; ok                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; in_b[0]    ; dec_display[2] ; 6.136 ;       ;       ; 6.136 ;
; in_b[0]    ; dec_display[3] ; 6.010 ; 6.010 ; 6.010 ; 6.010 ;
; in_b[0]    ; dec_display[4] ;       ; 5.999 ; 5.999 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 6.018 ; 6.018 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 6.075 ; 6.075 ;       ;
; in_b[1]    ; dec_display[0] ; 6.177 ; 6.177 ; 6.177 ; 6.177 ;
; in_b[1]    ; dec_display[2] ;       ; 6.143 ; 6.143 ;       ;
; in_b[1]    ; dec_display[3] ; 6.045 ; 6.045 ; 6.045 ; 6.045 ;
; in_b[1]    ; dec_display[4] ; 6.037 ;       ;       ; 6.037 ;
; in_b[1]    ; dec_display[5] ;       ; 6.032 ; 6.032 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 6.031 ; 6.031 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; in_b[0]    ; dec_display[2] ; 6.136 ;       ;       ; 6.136 ;
; in_b[0]    ; dec_display[3] ; 6.010 ; 6.010 ; 6.010 ; 6.010 ;
; in_b[0]    ; dec_display[4] ;       ; 5.999 ; 5.999 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 6.018 ; 6.018 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 6.075 ; 6.075 ;       ;
; in_b[1]    ; dec_display[0] ; 6.177 ; 6.177 ; 6.177 ; 6.177 ;
; in_b[1]    ; dec_display[2] ;       ; 6.143 ; 6.143 ;       ;
; in_b[1]    ; dec_display[3] ; 6.045 ; 6.045 ; 6.045 ; 6.045 ;
; in_b[1]    ; dec_display[4] ; 6.037 ;       ;       ; 6.037 ;
; in_b[1]    ; dec_display[5] ;       ; 6.032 ; 6.032 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 6.031 ; 6.031 ;       ;
+------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                   ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                        ; -3.372  ; -2.513  ; -3.660   ; -0.009  ; -1.380              ;
;  Integrador:Integrador1|estado.aberto_s ; -1.005  ; 0.907   ; -2.795   ; 1.240   ; -0.500              ;
;  Integrador:Integrador2|estado.aberto_s ; -1.165  ; 1.060   ; -3.331   ; 1.080   ; -0.500              ;
;  Integrador:Integrador3|estado.aberto_s ; -1.564  ; 1.235   ; -3.660   ; 1.281   ; -0.500              ;
;  Integrador:Integrador4|estado.aberto_s ; -1.152  ; 1.027   ; -3.131   ; 1.267   ; -0.500              ;
;  clock                                  ; -3.372  ; -2.513  ; N/A      ; N/A     ; -1.380              ;
;  fechar[0]                              ; N/A     ; N/A     ; 0.358    ; 0.025   ; -1.380              ;
;  fechar[1]                              ; N/A     ; N/A     ; 0.368    ; -0.009  ; -1.380              ;
;  fechar[2]                              ; N/A     ; N/A     ; 0.230    ; 0.293   ; -1.380              ;
;  fechar[3]                              ; N/A     ; N/A     ; -0.185   ; 0.955   ; -1.380              ;
;  ok                                     ; N/A     ; N/A     ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS                         ; -43.338 ; -16.088 ; -51.853  ; -0.009  ; -44.122             ;
;  Integrador:Integrador1|estado.aberto_s ; -3.192  ; 0.000   ; -11.180  ; 0.000   ; -4.000              ;
;  Integrador:Integrador2|estado.aberto_s ; -4.387  ; 0.000   ; -13.324  ; 0.000   ; -4.000              ;
;  Integrador:Integrador3|estado.aberto_s ; -6.094  ; 0.000   ; -14.640  ; 0.000   ; -4.000              ;
;  Integrador:Integrador4|estado.aberto_s ; -4.404  ; 0.000   ; -12.524  ; 0.000   ; -4.000              ;
;  clock                                  ; -25.261 ; -16.088 ; N/A      ; N/A     ; -9.380              ;
;  fechar[0]                              ; N/A     ; N/A     ; 0.000    ; 0.000   ; -2.380              ;
;  fechar[1]                              ; N/A     ; N/A     ; 0.000    ; -0.009  ; -2.380              ;
;  fechar[2]                              ; N/A     ; N/A     ; 0.000    ; 0.000   ; -2.380              ;
;  fechar[3]                              ; N/A     ; N/A     ; -0.185   ; 0.000   ; -2.380              ;
;  ok                                     ; N/A     ; N/A     ; N/A      ; N/A     ; -9.222              ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cancel     ; clock      ; 6.668  ; 6.668  ; Fall       ; clock           ;
; fechar[*]  ; clock      ; 1.197  ; 1.197  ; Fall       ; clock           ;
;  fechar[0] ; clock      ; 1.197  ; 1.197  ; Fall       ; clock           ;
;  fechar[1] ; clock      ; 1.153  ; 1.153  ; Fall       ; clock           ;
;  fechar[2] ; clock      ; 0.908  ; 0.908  ; Fall       ; clock           ;
;  fechar[3] ; clock      ; 0.536  ; 0.536  ; Fall       ; clock           ;
; ok         ; clock      ; 2.212  ; 2.212  ; Fall       ; clock           ;
; in_b[*]    ; ok         ; 5.646  ; 5.646  ; Fall       ; ok              ;
;  in_b[0]   ; ok         ; 5.646  ; 5.646  ; Fall       ; ok              ;
;  in_b[1]   ; ok         ; 5.446  ; 5.446  ; Fall       ; ok              ;
; in_sn[*]   ; ok         ; 3.861  ; 3.861  ; Fall       ; ok              ;
;  in_sn[0]  ; ok         ; -0.202 ; -0.202 ; Fall       ; ok              ;
;  in_sn[1]  ; ok         ; 3.514  ; 3.514  ; Fall       ; ok              ;
;  in_sn[2]  ; ok         ; 3.861  ; 3.861  ; Fall       ; ok              ;
;  in_sn[3]  ; ok         ; 3.526  ; 3.526  ; Fall       ; ok              ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; cancel     ; clock      ; -2.682 ; -2.682 ; Fall       ; clock           ;
; fechar[*]  ; clock      ; 0.232  ; 0.232  ; Fall       ; clock           ;
;  fechar[0] ; clock      ; -0.199 ; -0.199 ; Fall       ; clock           ;
;  fechar[1] ; clock      ; -0.161 ; -0.161 ; Fall       ; clock           ;
;  fechar[2] ; clock      ; -0.053 ; -0.053 ; Fall       ; clock           ;
;  fechar[3] ; clock      ; 0.232  ; 0.232  ; Fall       ; clock           ;
; ok         ; clock      ; -0.420 ; -0.420 ; Fall       ; clock           ;
; in_b[*]    ; ok         ; -2.347 ; -2.347 ; Fall       ; ok              ;
;  in_b[0]   ; ok         ; -2.347 ; -2.347 ; Fall       ; ok              ;
;  in_b[1]   ; ok         ; -2.361 ; -2.361 ; Fall       ; ok              ;
; in_sn[*]   ; ok         ; 0.516  ; 0.516  ; Fall       ; ok              ;
;  in_sn[0]  ; ok         ; 0.516  ; 0.516  ; Fall       ; ok              ;
;  in_sn[1]  ; ok         ; -1.999 ; -1.999 ; Fall       ; ok              ;
;  in_sn[2]  ; ok         ; -2.199 ; -2.199 ; Fall       ; ok              ;
;  in_sn[3]  ; ok         ; -2.015 ; -2.015 ; Fall       ; ok              ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 9.464  ; 9.464  ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 9.645  ; 9.645  ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 9.166  ; 9.166  ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 8.840  ; 8.840  ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar[0]                              ; 10.075 ; 10.075 ; Rise       ; fechar[0]                              ;
;  out_sp[0] ; fechar[0]                              ; 10.075 ; 10.075 ; Rise       ; fechar[0]                              ;
; out_sp[*]  ; fechar[1]                              ; 9.466  ; 9.466  ; Rise       ; fechar[1]                              ;
;  out_sp[1] ; fechar[1]                              ; 9.466  ; 9.466  ; Rise       ; fechar[1]                              ;
; out_sp[*]  ; fechar[2]                              ; 9.033  ; 9.033  ; Rise       ; fechar[2]                              ;
;  out_sp[2] ; fechar[2]                              ; 9.033  ; 9.033  ; Rise       ; fechar[2]                              ;
; out_sp[*]  ; fechar[3]                              ; 8.316  ; 8.316  ; Rise       ; fechar[3]                              ;
;  out_sp[3] ; fechar[3]                              ; 8.316  ; 8.316  ; Rise       ; fechar[3]                              ;
; out_b[*]   ; ok                                     ; 10.744 ; 10.744 ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 10.714 ; 10.714 ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 10.744 ; 10.744 ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 10.369 ; 10.369 ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 9.990  ; 9.990  ; Fall       ; ok                                     ;
; out_sc     ; ok                                     ; 11.178 ; 11.178 ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 7.532  ; 7.532  ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 7.532  ; 7.532  ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 7.517  ; 7.517  ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 7.510  ; 7.510  ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 7.520  ; 7.520  ; Fall       ; ok                                     ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc     ; Integrador:Integrador1|estado.aberto_s ; 4.536 ; 4.536 ; Rise       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc     ; Integrador:Integrador2|estado.aberto_s ; 4.692 ; 4.692 ; Rise       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc     ; Integrador:Integrador3|estado.aberto_s ; 4.600 ; 4.600 ; Rise       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc     ; Integrador:Integrador4|estado.aberto_s ; 4.482 ; 4.482 ; Rise       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar[0]                              ; 5.257 ; 5.257 ; Rise       ; fechar[0]                              ;
;  out_sp[0] ; fechar[0]                              ; 5.257 ; 5.257 ; Rise       ; fechar[0]                              ;
; out_sp[*]  ; fechar[1]                              ; 4.920 ; 4.920 ; Rise       ; fechar[1]                              ;
;  out_sp[1] ; fechar[1]                              ; 4.920 ; 4.920 ; Rise       ; fechar[1]                              ;
; out_sp[*]  ; fechar[2]                              ; 4.721 ; 4.721 ; Rise       ; fechar[2]                              ;
;  out_sp[2] ; fechar[2]                              ; 4.721 ; 4.721 ; Rise       ; fechar[2]                              ;
; out_sp[*]  ; fechar[3]                              ; 4.314 ; 4.314 ; Rise       ; fechar[3]                              ;
;  out_sp[3] ; fechar[3]                              ; 4.314 ; 4.314 ; Rise       ; fechar[3]                              ;
; out_b[*]   ; ok                                     ; 4.653 ; 4.653 ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 4.906 ; 4.906 ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 4.904 ; 4.904 ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 4.730 ; 4.730 ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 4.653 ; 4.653 ; Fall       ; ok                                     ;
; out_sc     ; ok                                     ; 4.521 ; 4.521 ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 4.033 ; 4.033 ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 4.047 ; 4.047 ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 4.036 ; 4.036 ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 4.033 ; 4.033 ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 4.038 ; 4.038 ; Fall       ; ok                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; in_b[0]    ; dec_display[0] ; 11.044 ; 11.044 ; 11.044 ; 11.044 ;
; in_b[0]    ; dec_display[2] ; 10.999 ;        ;        ; 10.999 ;
; in_b[0]    ; dec_display[3] ; 10.770 ; 10.770 ; 10.770 ; 10.770 ;
; in_b[0]    ; dec_display[4] ;        ; 10.753 ; 10.753 ;        ;
; in_b[0]    ; dec_display[5] ;        ; 10.752 ; 10.752 ;        ;
; in_b[0]    ; dec_display[6] ;        ; 10.931 ; 10.931 ;        ;
; in_b[1]    ; dec_display[0] ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; in_b[1]    ; dec_display[2] ;        ; 10.973 ; 10.973 ;        ;
; in_b[1]    ; dec_display[3] ; 10.744 ; 10.744 ; 10.744 ; 10.744 ;
; in_b[1]    ; dec_display[4] ; 10.733 ;        ;        ; 10.733 ;
; in_b[1]    ; dec_display[5] ;        ; 10.735 ; 10.735 ;        ;
; in_b[1]    ; dec_display[6] ;        ; 10.731 ; 10.731 ;        ;
+------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; in_b[0]    ; dec_display[2] ; 6.136 ;       ;       ; 6.136 ;
; in_b[0]    ; dec_display[3] ; 6.010 ; 6.010 ; 6.010 ; 6.010 ;
; in_b[0]    ; dec_display[4] ;       ; 5.999 ; 5.999 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 6.018 ; 6.018 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 6.075 ; 6.075 ;       ;
; in_b[1]    ; dec_display[0] ; 6.177 ; 6.177 ; 6.177 ; 6.177 ;
; in_b[1]    ; dec_display[2] ;       ; 6.143 ; 6.143 ;       ;
; in_b[1]    ; dec_display[3] ; 6.045 ; 6.045 ; 6.045 ; 6.045 ;
; in_b[1]    ; dec_display[4] ; 6.037 ;       ;       ; 6.037 ;
; in_b[1]    ; dec_display[5] ;       ; 6.032 ; 6.032 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 6.031 ; 6.031 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; clock                                  ; 0        ; 0        ; 0        ; 12       ;
; fechar[0]                              ; clock                                  ; 0        ; 0        ; 5        ; 1        ;
; fechar[1]                              ; clock                                  ; 0        ; 0        ; 5        ; 1        ;
; fechar[2]                              ; clock                                  ; 0        ; 0        ; 5        ; 1        ;
; fechar[3]                              ; clock                                  ; 0        ; 0        ; 5        ; 1        ;
; Integrador:Integrador1|estado.aberto_s ; clock                                  ; 0        ; 0        ; 6        ; 2        ;
; Integrador:Integrador2|estado.aberto_s ; clock                                  ; 0        ; 0        ; 6        ; 2        ;
; Integrador:Integrador3|estado.aberto_s ; clock                                  ; 0        ; 0        ; 6        ; 2        ;
; Integrador:Integrador4|estado.aberto_s ; clock                                  ; 0        ; 0        ; 6        ; 2        ;
; ok                                     ; clock                                  ; 0        ; 0        ; 12       ; 156      ;
; ok                                     ; Integrador:Integrador1|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador2|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador3|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador4|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; clock                                  ; 0        ; 0        ; 0        ; 12       ;
; fechar[0]                              ; clock                                  ; 0        ; 0        ; 5        ; 1        ;
; fechar[1]                              ; clock                                  ; 0        ; 0        ; 5        ; 1        ;
; fechar[2]                              ; clock                                  ; 0        ; 0        ; 5        ; 1        ;
; fechar[3]                              ; clock                                  ; 0        ; 0        ; 5        ; 1        ;
; Integrador:Integrador1|estado.aberto_s ; clock                                  ; 0        ; 0        ; 6        ; 2        ;
; Integrador:Integrador2|estado.aberto_s ; clock                                  ; 0        ; 0        ; 6        ; 2        ;
; Integrador:Integrador3|estado.aberto_s ; clock                                  ; 0        ; 0        ; 6        ; 2        ;
; Integrador:Integrador4|estado.aberto_s ; clock                                  ; 0        ; 0        ; 6        ; 2        ;
; ok                                     ; clock                                  ; 0        ; 0        ; 12       ; 156      ;
; ok                                     ; Integrador:Integrador1|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador2|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador3|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok                                     ; Integrador:Integrador4|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clock      ; fechar[0]                              ; 0        ; 1        ; 0        ; 0        ;
; clock      ; fechar[1]                              ; 0        ; 1        ; 0        ; 0        ;
; clock      ; fechar[2]                              ; 0        ; 1        ; 0        ; 0        ;
; clock      ; fechar[3]                              ; 0        ; 1        ; 0        ; 0        ;
; clock      ; Integrador:Integrador1|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador1|estado.aberto_s ; 0        ; 32       ; 0        ; 0        ;
; clock      ; Integrador:Integrador2|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador2|estado.aberto_s ; 0        ; 32       ; 0        ; 0        ;
; clock      ; Integrador:Integrador3|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador3|estado.aberto_s ; 0        ; 32       ; 0        ; 0        ;
; clock      ; Integrador:Integrador4|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador4|estado.aberto_s ; 0        ; 32       ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clock      ; fechar[0]                              ; 0        ; 1        ; 0        ; 0        ;
; clock      ; fechar[1]                              ; 0        ; 1        ; 0        ; 0        ;
; clock      ; fechar[2]                              ; 0        ; 1        ; 0        ; 0        ;
; clock      ; fechar[3]                              ; 0        ; 1        ; 0        ; 0        ;
; clock      ; Integrador:Integrador1|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador1|estado.aberto_s ; 0        ; 32       ; 0        ; 0        ;
; clock      ; Integrador:Integrador2|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador2|estado.aberto_s ; 0        ; 32       ; 0        ; 0        ;
; clock      ; Integrador:Integrador3|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador3|estado.aberto_s ; 0        ; 32       ; 0        ; 0        ;
; clock      ; Integrador:Integrador4|estado.aberto_s ; 0        ; 4        ; 0        ; 0        ;
; ok         ; Integrador:Integrador4|estado.aberto_s ; 0        ; 32       ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 64    ; 64   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 27 15:27:23 2017
Info: Command: quartus_sta Armario -c Armario
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Armario.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ok ok
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador1|estado.aberto_s Integrador:Integrador1|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name fechar[0] fechar[0]
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador2|estado.aberto_s Integrador:Integrador2|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name fechar[1] fechar[1]
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador3|estado.aberto_s Integrador:Integrador3|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name fechar[2] fechar[2]
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador4|estado.aberto_s Integrador:Integrador4|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name fechar[3] fechar[3]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.372       -25.261 clock 
    Info (332119):    -1.564        -6.094 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -1.165        -4.387 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -1.152        -4.404 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -1.005        -3.192 Integrador:Integrador1|estado.aberto_s 
Info (332146): Worst-case hold slack is -2.513
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.513       -16.088 clock 
    Info (332119):     1.446         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     1.779         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     1.798         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     2.186         0.000 Integrador:Integrador3|estado.aberto_s 
Info (332146): Worst-case recovery slack is -3.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.660       -14.640 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -3.331       -13.324 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -3.131       -12.524 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -2.795       -11.180 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.185        -0.185 fechar[3] 
    Info (332119):     0.477         0.000 fechar[2] 
    Info (332119):     0.745         0.000 fechar[0] 
    Info (332119):     0.779         0.000 fechar[1] 
Info (332146): Worst-case removal slack is -0.009
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.009        -0.009 fechar[1] 
    Info (332119):     0.025         0.000 fechar[0] 
    Info (332119):     0.293         0.000 fechar[2] 
    Info (332119):     0.955         0.000 fechar[3] 
    Info (332119):     1.351         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     1.698         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     1.799         0.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):     1.831         0.000 Integrador:Integrador4|estado.aberto_s 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -9.380 clock 
    Info (332119):    -1.380        -2.380 fechar[0] 
    Info (332119):    -1.380        -2.380 fechar[1] 
    Info (332119):    -1.380        -2.380 fechar[2] 
    Info (332119):    -1.380        -2.380 fechar[3] 
    Info (332119):    -1.222        -9.222 ok 
    Info (332119):    -0.500        -4.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador4|estado.aberto_s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.938
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.938        -6.488 clock 
    Info (332119):    -0.460        -1.703 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.265        -0.893 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.234        -0.828 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -0.198        -0.378 Integrador:Integrador1|estado.aberto_s 
Info (332146): Worst-case hold slack is -1.559
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.559       -10.860 clock 
    Info (332119):     0.907         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     1.027         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     1.060         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     1.235         0.000 Integrador:Integrador3|estado.aberto_s 
Info (332146): Worst-case recovery slack is -1.437
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.437        -5.748 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -1.296        -5.184 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -1.179        -4.716 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -1.063        -4.252 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.145        -0.145 fechar[3] 
    Info (332119):     0.230         0.000 fechar[2] 
    Info (332119):     0.358         0.000 fechar[0] 
    Info (332119):     0.368         0.000 fechar[1] 
Info (332146): Worst-case removal slack is 0.512
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.512         0.000 fechar[1] 
    Info (332119):     0.522         0.000 fechar[0] 
    Info (332119):     0.650         0.000 fechar[2] 
    Info (332119):     1.025         0.000 fechar[3] 
    Info (332119):     1.080         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     1.240         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     1.267         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     1.281         0.000 Integrador:Integrador3|estado.aberto_s 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -9.380 clock 
    Info (332119):    -1.380        -2.380 fechar[0] 
    Info (332119):    -1.380        -2.380 fechar[1] 
    Info (332119):    -1.380        -2.380 fechar[2] 
    Info (332119):    -1.380        -2.380 fechar[3] 
    Info (332119):    -1.222        -9.222 ok 
    Info (332119):    -0.500        -4.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador4|estado.aberto_s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 329 megabytes
    Info: Processing ended: Mon Nov 27 15:27:29 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:02


