{"1": {"class_name": "a", "a": "1", "b": "2", "idx": 1}, "2": {"class_name": "rest", "a": 0, "b": 0, "idx": 2}}
{"a": ["ADC_reg\n", "ADD_reg\n"]}
{"y": ["ADC_reg\n", "ADD_reg\n", "AND_reg\n", "ASR_reg\n", "B\n", "BFC\n", "BFI\n", "BIC_reg\n", "BL\n", "BLX_imm\n", "BLX_reg\n", "CBNZ\n", "CBZ\n", "CMN_reg\n", "CMP_imm\n", "CPS\n", "EOR_reg\n", "LDR_imm_lit\n", "LDR_imm_off\n", "LDR_reg\n"], "n": ["SUB_reg\n", "SUB_imm\n", "MOV_imm\n", "MOV_reg\n", "BX\n", "CMP_reg\n", "CMP_reg\n", "NEG_reg\n", "LSL_reg\n", "LSR_reg\n", "ROR_reg\n", "TST_reg\n", "ORR_reg\n", "ORN_reg\n", "ORNS_reg\n", "MUL\n", "MVN_reg\n", "BIC_imm\n", "STR_reg\n", "STRH_reg\n", "STRB_reg\n", "LDRH_reg\n", "LDRB_reg\n", "LDRSH_reg\n", "LDRSB_reg\n", "STR_imm_off\n", "LDRB_imm_off\n", "STRB_imm_off\n", "LDRH_imm_off\n", "STRH_imm_off\n", "POP\n", "PUSH\n", "UXTH\n", "UXTB\n", "SXTH\n", "SXTB\n", "BKPT\n", "REV\n", "LDRM\n", "STM\n", "SVC\n", "SWI\n", "LDRD_lit\n", "LDRD_imm\n", "STRD_imm\n", "TBH\n", "TBB\n", "LDREXB\n", "LDREXH\n", "STREX\n", "STREXB\n", "STREXH\n", "SRS\n", "RFE\n", "PKHTB\n", "PKHBT\n", "SXTB16\n", "UXTB16\n", "QADD\n", "QSUB\n", "RBIT\n", "REV16\n", "REVSH\n", "SEL\n", "CLZ\n", "LDREX\n", "SMLALD\n", "SMMUL\n", "SMMLA\n", "SMMLS\n", "SDIC\n", "UDIV\n", "UMAAL\n", "UMULL\n", "SMULL\n", "SMLAL\n", "MSR\n", "UBFX\n", "SBFX\n", "SSAT\n", "SSAT16\n", "USAT\n", "USAT16\n", "MOVT\n", "MOVW\n", "RSB_imm\n", "RSB_reg\n", "SBC_reg\n", "SBC_imm\n", "RSC\n", "QDADD\n"]}
