<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:44.2044</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7041492</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.02.03</openDate><openNumber>10-2025-0016183</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.12.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 29/14</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1368</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 점유 면적이 작은 반도체 장치를 제공한다. 반도체층, 제 1 도전층, 제 2 도전층, 제 3 도전층, 제 4 도전층, 제 1 절연층, 제 2 절연층, 및 제 3 절연층을 포함하고, 제 1 절연층은 제 1 도전층 위에 위치하고, 제 2 도전층은 제 1 절연층을 개재(介在)하여 제 1 도전층 위에 위치하고, 제 2 절연층은 제 2 도전층의 상면 및 측면을 덮고, 제 3 도전층은 제 2 절연층 위에 위치하고, 반도체층은 제 1 도전층의 상면, 제 2 절연층의 측면, 및 제 3 도전층과 접하고, 제 3 절연층은 반도체층 위에 위치하고, 제 4 도전층은 제 3 절연층을 개재하여 반도체층 위에 위치하는 반도체 장치이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.11.30</internationOpenDate><internationOpenNumber>WO2023228004</internationOpenNumber><internationalApplicationDate>2023.05.16</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/055002</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,반도체층, 제 1 도전층, 제 2 도전층, 제 3 도전층, 제 4 도전층, 제 1 절연층, 제 2 절연층, 및 제 3 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 위에 위치하고,상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고,상기 제 2 절연층은 상기 제 2 도전층의 상면 및 측면을 덮고,상기 제 3 도전층은 상기 제 2 절연층 위에 위치하고,상기 반도체층은 상기 제 1 도전층의 상면, 상기 제 2 절연층의 측면, 및 상기 제 3 도전층과 접하고,상기 제 3 절연층은 상기 반도체층 위에 위치하고,상기 제 4 도전층은 상기 제 3 절연층을 개재(介在)하여 상기 반도체층 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,반도체층, 제 1 도전층, 제 2 도전층, 제 3 도전층, 제 4 도전층, 제 1 절연층, 제 2 절연층, 및 제 3 절연층을 포함하고,상기 제 1 절연층은 상기 제 1 도전층 위에 위치하고 또한 상기 제 1 도전층에 도달하는 제 1 개구를 갖고,상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고 또한 상기 제 1 개구와 중첩되는 제 2 개구를 갖고,상기 제 2 절연층은 상기 제 2 도전층 위에 위치하고 또한 상기 제 2 개구의 내측에 제 3 개구를 갖고,상기 제 3 도전층은 상기 제 2 절연층 위에 위치하고 또한 상기 제 3 개구와 중첩되는 제 4 개구를 갖고,상기 반도체층은 상기 제 1 도전층의 상면, 상기 제 2 절연층의 측면, 및 상기 제 3 도전층과 접하고,상기 제 3 절연층은 상기 반도체층 위에 위치하고,상기 제 4 도전층은 상기 제 3 절연층을 개재하여 상기 반도체층 위에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 2 도전층의 두께를 T로, 상기 반도체층에서 상기 제 1 도전층과 접하는 부분과 상기 제 3 도전층과 접하는 부분 사이의 최단 거리를 La로 하였을 때, T≥La인, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서,상기 반도체층에서 상기 제 1 도전층과 접하는 부분과 상기 제 3 도전층과 접하는 부분 사이의 최단 거리를 La로, 상기 제 2 도전층과 상기 반도체층 사이의 최단 거리를 Lb로 하였을 때, La003e#Lb인, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항 또는 제 2 항에 있어서,상기 제 2 도전층의 두께를 T로, 상기 반도체층에서 상기 제 1 도전층과 접하는 부분과 상기 제 3 도전층과 접하는 부분 사이의 최단 거리를 La로, 상기 제 2 도전층과 상기 반도체층 사이의 최단 거리를 Lb로 하였을 때, T≥La이며 La003e#Lb인, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 또는 제 2 항에 있어서,상기 제 2 도전층의 두께는 상기 제 2 절연층의 두께보다 두꺼운, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항 또는 제 2 항에 있어서,상기 제 2 도전층은 상기 제 4 도전층과 전기적으로 절연되어 있는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 또는 제 2 항에 있어서,상기 제 2 절연층은 상기 제 2 도전층의 상면 및 측면, 상기 제 1 절연층의 측면, 그리고 상기 제 1 도전층의 상면과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 제 1 항 또는 제 2 항에 있어서,상기 반도체층은 상기 제 3 도전층의 상면과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 제 1 항 또는 제 2 항에 있어서,상기 반도체층은 금속 산화물을 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>SHIMA, Yukinori</engName><name>시마 유키노리</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>IGUCHI, Takahiro</engName><name>이구치 타카히로</name></inventorInfo><inventorInfo><address>일본국 ***-**** 토치...</address><code> </code><country>일본</country><engName>OHNO, Masakatsu</engName><name>오노 마사카츠</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>DOBASHI, Masayoshi</engName><name>도바시 마사요시</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>KOEZUKA, Junichi</engName><name>코에즈카 준이치</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country>일본</country><engName>JINTYOU, Masami</engName><name>진쵸우 마사미</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.05.27</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-086800</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.12.13</receiptDate><receiptNumber>1-1-2024-1386222-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.12.30</receiptDate><receiptNumber>1-5-2024-0212695-87</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247041492.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e7d4a77dfa1f64b7350eb0698d04d0289ba21c02fa88b9feb059ca58b35892d133a1da4295874bfca7dfec22eab6bd7833bdfd8d55553c3c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4935a89fef392ac96345c578b46afa36bedd309421b3b7232ef501844c85698d4f79105437324d4bb6ef4024f51620c9f00d412ab6b9a4b8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>