#Substrate Graph
# noVertices
40
# noArcs
102
# Vertices: id availableCpu routingCapacity isCenter
0 31 31 1
1 93 93 1
2 1521 1521 1
3 124 124 1
4 124 124 1
5 697 697 1
6 37 37 0
7 37 37 0
8 1219 1219 1
9 192 192 1
10 840 840 1
11 37 37 0
12 124 124 1
13 124 124 1
14 31 31 1
15 37 37 0
16 124 124 1
17 124 124 1
18 37 37 0
19 124 124 1
20 37 37 0
21 722 722 1
22 37 37 0
23 31 31 1
24 37 37 0
25 37 37 0
26 37 37 0
27 37 37 0
28 37 37 0
29 124 124 1
30 124 124 1
31 37 37 0
32 37 37 0
33 31 31 1
34 37 37 0
35 37 37 0
36 37 37 0
37 37 37 0
38 37 37 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 4 31
1 0 4 31
1 2 2 62
2 1 2 62
2 3 4 62
3 2 4 62
2 4 3 62
4 2 3 62
2 5 3 187
5 2 3 187
2 6 3 37
6 2 3 37
2 7 1 37
7 2 1 37
2 11 5 37
11 2 5 37
2 13 8 62
13 2 8 62
2 14 6 31
14 2 6 31
2 17 3 62
17 2 3 62
2 20 4 37
20 2 4 37
2 23 4 31
23 2 4 31
2 24 2 37
24 2 2 37
2 26 2 37
26 2 2 37
2 27 5 37
27 2 5 37
2 30 4 62
30 2 4 62
2 31 4 37
31 2 4 37
2 36 4 37
36 2 4 37
2 38 4 37
38 2 4 37
2 16 8 62
16 2 8 62
2 10 5 281
10 2 5 281
2 21 7 187
21 2 7 187
3 8 9 62
8 3 9 62
4 8 5 62
8 4 5 62
5 8 4 187
8 5 4 187
5 22 2 37
22 5 2 37
5 28 2 37
28 5 2 37
5 29 2 62
29 5 2 62
5 21 11 187
21 5 11 187
8 9 4 93
9 8 4 93
8 10 8 281
10 8 8 281
8 12 5 62
12 8 5 62
8 16 6 62
16 8 6 62
8 37 6 37
37 8 6 37
8 17 2 62
17 8 2 62
8 13 1 62
13 8 1 62
8 21 9 187
21 8 9 187
8 30 7 62
30 8 7 62
9 39 6 37
39 9 6 37
9 19 8 62
19 9 8 62
10 15 1 37
15 10 1 37
10 18 1 37
18 10 1 37
10 19 3 62
19 10 3 62
10 25 5 37
25 10 5 37
10 32 7 37
32 10 7 37
10 33 7 31
33 10 7 31
10 34 4 37
34 10 4 37
12 21 5 62
21 12 5 62
21 35 3 37
35 21 3 37
21 29 4 62
29 21 4 62
