<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="Controlled Buffer">
      <a name="facing" val="south"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="5">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="file#PROtry1.circ" name="6"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="5" map="Button2" name="Menu Tool"/>
    <tool lib="5" map="Button3" name="Menu Tool"/>
    <tool lib="5" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="5" name="Poke Tool"/>
    <tool lib="5" name="Edit Tool"/>
    <tool lib="5" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(640,260)" to="(700,260)"/>
    <wire from="(90,210)" to="(90,220)"/>
    <wire from="(170,50)" to="(170,60)"/>
    <wire from="(220,100)" to="(220,200)"/>
    <wire from="(360,120)" to="(360,240)"/>
    <wire from="(310,210)" to="(340,210)"/>
    <wire from="(550,220)" to="(710,220)"/>
    <wire from="(40,100)" to="(90,100)"/>
    <wire from="(530,280)" to="(530,310)"/>
    <wire from="(170,50)" to="(180,50)"/>
    <wire from="(580,270)" to="(580,280)"/>
    <wire from="(70,30)" to="(70,40)"/>
    <wire from="(140,100)" to="(150,100)"/>
    <wire from="(130,220)" to="(130,330)"/>
    <wire from="(420,90)" to="(420,110)"/>
    <wire from="(530,240)" to="(530,280)"/>
    <wire from="(150,110)" to="(150,150)"/>
    <wire from="(490,230)" to="(490,250)"/>
    <wire from="(490,230)" to="(510,230)"/>
    <wire from="(90,210)" to="(110,210)"/>
    <wire from="(130,220)" to="(270,220)"/>
    <wire from="(40,460)" to="(710,460)"/>
    <wire from="(560,240)" to="(560,260)"/>
    <wire from="(140,60)" to="(140,100)"/>
    <wire from="(130,330)" to="(270,330)"/>
    <wire from="(100,120)" to="(100,180)"/>
    <wire from="(200,100)" to="(220,100)"/>
    <wire from="(100,180)" to="(110,180)"/>
    <wire from="(560,240)" to="(590,240)"/>
    <wire from="(230,30)" to="(230,40)"/>
    <wire from="(530,280)" to="(540,280)"/>
    <wire from="(110,180)" to="(160,180)"/>
    <wire from="(70,110)" to="(90,110)"/>
    <wire from="(180,40)" to="(180,50)"/>
    <wire from="(320,310)" to="(380,310)"/>
    <wire from="(40,100)" to="(40,460)"/>
    <wire from="(290,240)" to="(360,240)"/>
    <wire from="(710,270)" to="(710,460)"/>
    <wire from="(340,200)" to="(340,210)"/>
    <wire from="(140,60)" to="(170,60)"/>
    <wire from="(200,100)" to="(200,250)"/>
    <wire from="(290,230)" to="(290,240)"/>
    <wire from="(70,150)" to="(150,150)"/>
    <wire from="(110,180)" to="(110,210)"/>
    <wire from="(70,110)" to="(70,150)"/>
    <wire from="(340,200)" to="(510,200)"/>
    <wire from="(180,100)" to="(200,100)"/>
    <wire from="(40,40)" to="(70,40)"/>
    <wire from="(380,210)" to="(510,210)"/>
    <wire from="(710,220)" to="(880,220)"/>
    <wire from="(130,100)" to="(130,220)"/>
    <wire from="(160,120)" to="(160,180)"/>
    <wire from="(580,280)" to="(590,280)"/>
    <wire from="(710,220)" to="(710,250)"/>
    <wire from="(180,40)" to="(230,40)"/>
    <wire from="(290,110)" to="(420,110)"/>
    <wire from="(220,200)" to="(270,200)"/>
    <wire from="(220,200)" to="(220,290)"/>
    <wire from="(220,290)" to="(270,290)"/>
    <wire from="(360,120)" to="(450,120)"/>
    <wire from="(290,110)" to="(290,190)"/>
    <wire from="(200,250)" to="(490,250)"/>
    <wire from="(420,90)" to="(450,90)"/>
    <wire from="(510,110)" to="(570,110)"/>
    <wire from="(560,270)" to="(580,270)"/>
    <wire from="(40,40)" to="(40,100)"/>
    <wire from="(380,210)" to="(380,310)"/>
    <wire from="(120,100)" to="(130,100)"/>
    <comp lib="4" loc="(120,100)" name="Register">
      <a name="label" val="RDST"/>
    </comp>
    <comp lib="1" loc="(320,310)" name="AND Gate">
      <a name="width" val="8"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="2" loc="(550,220)" name="Multiplexer">
      <a name="select" val="2"/>
      <a name="width" val="8"/>
      <a name="enable" val="false"/>
    </comp>
    <comp lib="0" loc="(70,150)" name="Constant"/>
    <comp lib="4" loc="(180,100)" name="Register">
      <a name="label" val="RSRC"/>
    </comp>
    <comp lib="0" loc="(70,30)" name="Pin">
      <a name="facing" val="south"/>
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(230,30)" name="Pin">
      <a name="facing" val="south"/>
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(710,270)" name="Controlled Buffer">
      <a name="facing" val="south"/>
      <a name="width" val="8"/>
    </comp>
    <comp lib="0" loc="(570,110)" name="Pin">
      <a name="facing" val="west"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(880,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="8"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="3" loc="(310,210)" name="Adder"/>
    <comp lib="0" loc="(530,310)" name="Pin">
      <a name="facing" val="north"/>
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(510,110)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(640,260)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(90,220)" name="Clock">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(540,280)" name="Splitter"/>
  </circuit>
</project>
