<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:52:47.5247</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.03.21</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7032069</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 다이 스택킹을 용이하게 하는 재분배 층(RDL) 인터포저를 이용하는 3DIC(3D(THREE-DIMENSIONAL) IC(INTEGRATED CIRCUIT)) 패키지 및 관련 제조 방법들</inventionTitle><inventionTitleEng>THREE-DIMENSIONAL (3D) INTEGRATED CIRCUIT (IC) (3DIC) PACKAGE EMPLOYING A REDISTRIBUTION LAYER (RDL) INTERPOSER FACILITATING SEMICONDUCTOR DIE STACKING, AND RELATED FABRICATION METHODS</inventionTitleEng><openDate>2024.11.26</openDate><openNumber>10-2024-0166502</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.09.25</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 다이(&quot;다이&quot;)를 용이하게 하는 재분배 층(RDL) 인터포저를 이용하는 3DIC(3D(three-dimensional) IC(integrated circuit)) 패키지 및 관련 제조 방법들. 3DIC 패키지는 제1 하단 다이(들)에 인접하게 형성된 하나 이상의 RDL 금속화 층들을 갖는 RDL 인터포저를 포함한다. 제2 상단 다이(들)는 RDL 인터포저 상에 스택킹된다. RDL 인터포저는 3DIC 패키지의 제조 프로세스가 독립적인 다이 사이즈들이도록 상단 다이가 커플링될 수 있는 확장된 다이 영역을 제공한다. 하단 다이(들)는, 상단 다이(들)가 하단 다이(들)의 사이즈보다 큰지 또는 작은지에 관계없이, 재구성된 RDL 인터포저의 일부로서 RDL 금속화 층(들)에 싱귤레이팅 및 배치될 수 있다. 또한, 하단 다이(들)가 배치되고 상단 다이(들)가 커플링되는 기판인 RDL 인터포저는 상단 및 하단 다이들에 대한 효율적인 신호 라우팅 경로들을 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.10.12</internationOpenDate><internationOpenNumber>WO2023196114</internationOpenNumber><internationalApplicationDate>2023.03.21</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/015820</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. IC(integrated circuit) 패키지로서,인터포저 - 상기 인터포저는,제1 표면 및 상기 제1 표면에 대향하는 제2 표면; 및상기 제1 표면과 상기 2 표면 사이의 하나 이상의 RDL 금속화 층들을 포함함 -상기 인터포저에 배치된 제1 다이 -상기 제1 다이는 상기 하나 이상의 RDL 금속화 층들 중 제1 RDL 금속화 층 내의 제1 금속 상호연결부에 커플링된 제1 다이 상호연결부를 포함함 -; 및상기 인터포저의 상기 제1 표면에 커플링된 제2 다이를 포함하며,상기 제2 다이는 상기 제1 RDL 금속화 층에 커플링된 제2 다이 상호연결부를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 인터포저는 제1 방향으로 연장되고;상기 제2 표면은 상기 제1 방향에 직교하는 제2 방향으로 상기 제1 표면에 대향하고; 그리고상기 하나 이상의 RDL 금속화 층들은 상기 제2 방향에서 상기 제1 표면과 상기 제2 표면 사이에 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 다이는 상기 제1 RDL 금속화 층에 인접하는, IC 패키지.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 하나 이상의 RDL 금속화 층들은 제2 RDL 금속화 층을 포함하고; 그리고상기 제1 다이는 상기 제2 RDL 금속화 층 내의 제3 금속 상호연결부에 커플링된 제3 다이 상호연결부를 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제2 다이 상호연결부는 상기 제1 RDL 금속화 층 내의 제2 금속 상호연결부에 커플링되고; 그리고상기 제2 금속 상호연결부는 상기 인터포저의 상기 제1 표면에 커플링된 상기 제2 다이의 제2 영역 외부의 상기 제1 RDL 금속화 층의 제1 영역 외부에 재분배되는, IC 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 금속 상호연결부는 상기 제2 금속 상호연결부에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 제2 다이는 상기 제1 다이와 제1 공통 평면을 공유하고; 그리고상기 제2 다이의 상기 제2 다이 상호연결부는 상기 제1 다이의 제3 다이 상호연결부에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 다이는 상기 제1 표면에 인접한 제1 활성 면 및 상기 제1 활성 면으로부터 노출된 제3 다이 상호연결부를 포함하고;상기 제2 다이는 상기 제1 표면에 인접한 제2 활성 면을 포함하고, 상기 제2 다이 상호연결부는 상기 제2 활성 면으로부터 노출되고; 그리고상기 제2 다이의 상기 제2 다이 상호연결부는 상기 제1 다이의 상기 제3 다이 상호연결부에 본딩(bond)되는, IC 패키지.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제1 다이는 상기 제1 표면에 인접한 제1 비활성 면 및 상기 제1 비활성 면으로부터 노출된 제3 다이 상호연결부를 포함하고;상기 제2 다이는 상기 제1 표면에 인접한 제2 활성 면을 포함하고, 상기 제2 다이 상호연결부는 상기 제2 활성 면으로부터 노출되고; 그리고상기 제2 다이의 상기 제2 다이 상호연결부는 상기 제1 다이의 상기 제3 다이 상호연결부에 본딩되는, IC 패키지.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제1 다이를 통해 배치된 제1 비아를 더 포함하며;상기 제2 다이의 상기 제2 다이 상호연결부는 상기 제1 비아에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 인터포저의 상기 제1 표면으로부터 상기 인터포저의 상기 제2 표면으로 연장되는 제1 비아를 더 포함하며;상기 제2 다이의 상기 제2 다이 상호연결부는 상기 제1 비아에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 인터포저 내의 상기 제1 다이의 제2 영역 외부의 상기 인터포저의 상기 제1 표면 상의 제1 영역에 커플링된 제3 다이를 더 포함하며;상기 제3 다이는 상기 제1 RDL 금속화 층의 제2 금속 상호연결부에 커플링된 제3 다이 상호연결부를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 제1 RDL 금속화 층에 배치된 제3 다이를 더 포함하며,상기 제3 다이는 상기 제1 RDL 금속화 층 내의 제2 금속 상호연결부에 커플링된 제3 다이 상호연결부를 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제3 다이는 상기 제2 다이에 통신가능하게 커플링되지 않는, IC 패키지.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,상기 인터포저의 하단 표면에 커플링된 하나 이상의 외부 상호연결부들 - 상기 하나 이상의 외부 상호연결부들은 각각 상기 제1 RDL 금속화 층 내의 하나 이상의 제2 금속 상호연결부들에 커플링됨 -; 및상기 하나 이상의 외부 상호연결부들에 커플링된 패키지 기판을 더 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 하나 이상의 외부 상호연결부들은 하나 이상의 BGA(ball grid array) 상호연결부들을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서,상기 제2 다이는 집적 커패시터를 더 포함하고;상기 제2 다이는 제3 다이 상호연결부를 더 포함하고; 그리고상기 제3 다이 상호연결부는 상기 집적 커패시터에 그리고 상기 제1 RDL 금속화 층의 제2 금속 상호연결부에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서,셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 로케이션 데이터 유닛; 모바일 로케이션 데이터 유닛; GPS(global positioning system) 디바이스, 모바일 폰; 셀룰러 폰; 스마트 폰; SIP(session initiation protocol) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공전자 시스템들; 드론; 및 멀티콥터로 이루어진 그룹으로부터 선택되는 디바이스로 통합되는, IC 패키지.</claim></claimInfo><claimInfo><claim>19. IC(integrated circuit) 패키지를 제조하는 방법으로서,인터포저를 형성하는 단계 - 상기 인터포저를 형성하는 단계는,제1 다이에 인접한 제1 RDL 금속화 층을 형성하는 단계 - 상기 제1 RDL 금속화 층은 제1 표면 및 상기 제1 표면에 대향하는 제2 표면을 포함함 -; 및상기 제1 다이의 제1 다이 상호연결부를 상기 제1 RDL 금속화 층 내의 제1 금속 상호연결부에 커플링시키는 단계를 포함함 -;상기 제2 다이를 상기 인터포저의 상기 제1 표면에 커플링시키는 단계; 및상기 제2 다이의 제2 다이 상호연결부를 상기 제1 RDL 금속화 층에 커플링시키는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서,제2 금속 상호연결부를 포함하는 제2 RDL 금속화 층을 형성하는 단계; 및상기 제1 다이의 제3 다이 상호연결부를 상기 제2 RDL 금속화 층 내의 상기 제2 금속 상호연결부에 커플링시키는 단계를 더 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서,상기 인터포저의 상기 제1 표면에 커플링된 상기 제2 다이의 제2 영역 외부의 상기 제1 RDL 금속화 층의 제1 영역에 대해 상기 제1 RDL 금속화 층에 제2 금속 상호연결부를 형성하는 단계를 더 포함하며;상기 제2 다이의 상기 제2 다이 상호연결부를 상기 제1 RDL 금속화 층에 커플링시키는 단계는 상기 제2 다이 상호연결부를 상기 제1 RDL 금속화 층 내의 상기 제2 금속 상호연결부에 커플링시키는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>22. 제19항에 있어서,상기 제2 다이를 상기 인터포저의 상기 제1 표면에 커플링시키는 단계는 상기 제2 다이의 제2 활성 면을 상기 제1 RDL 금속화 층의 상기 제1 표면에 그리고 상기 제1 다이의 제1 활성 면에 인접하게 본딩하는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>23. 제19항에 있어서,상기 제2 다이를 상기 인터포저의 상기 제1 표면에 커플링시키는 단계는 상기 제2 다이의 제2 활성 면을 상기 제1 RDL 금속화 층의 상기 제1 표면에 그리고 상기 제1 다이의 제1 비활성 면에 인접하게 본딩하는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>24. 제19항에 있어서,상기 제1 다이를 통해 제1 비아를 배치하는 단계를 더 포함하며;상기 제2 다이의 상기 제2 다이 상호연결부를 상기 제1 RDL 금속화 층에 커플링시키는 단계는 상기 제2 다이의 상기 제2 다이 상호연결부를 상기 제1 비아에 커플링시키는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>25. 제19항에 있어서,상기 인터포저의 상기 제1 표면으로부터 상기 인터포저의 상기 제2 표면으로 연장되는 제1 비아를 형성하는 단계를 더 포함하며;상기 제2 다이의 상기 제2 다이 상호연결부를 상기 제1 RDL 금속화 층에 커플링시키는 단계는 상기 제2 다이의 상기 제2 다이 상호연결부를 상기 제1 비아에 커플링시키는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>26. 제19항에 있어서,상기 인터포저 내의 상기 제1 다이의 제2 영역 외부의 상기 인터포저의 상기 제1 표면 상의 제1 영역에 제3 다이를 커플링시키는 단계; 및제3 다이의 제3 다이 상호연결부를 상기 제1 RDL 금속화 층의 제2 금속 상호연결부에 커플링시키는 단계를 더 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>27. 제19항에 있어서,상기 제1 RDL 금속화 층에 제3 다이를 배치하는 단계; 및상기 제3 다이의 제3 다이 상호연결부를 상기 제1 RDL 금속화 층 내의 제2 금속 상호연결부에 커플링시키는 단계를 더 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서,상기 제3 다이를 상기 제2 다이에 통신가능하게 커플링시키지 않는 단계를 더 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>29. 제19항에 있어서,상기 제1 RDL 금속화 층의 상기 제1 표면 상에 오버몰드 층(overmold layer)을 형성하는 단계를 더 포함하며, 상기 오버몰드 층은 상기 제2 다이에 인접한, IC 패키지를 제조하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>SONG, Stanley Seungchul</engName><name>송, 스탠리 승철</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>KIM, Jonghae</engName><name>김, 종해</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>LAN, Je-Hsiung</engName><name>란, 제-시웅</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country> </country><engName>CHIDAMBARAM, Periannan</engName><name>치담바람, 페리아난</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.04.04</priorityApplicationDate><priorityApplicationNumber>17/657,760</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.09.25</receiptDate><receiptNumber>1-1-2024-1046864-32</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.11.06</receiptDate><receiptNumber>1-5-2024-0179544-82</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247032069.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e1495820a1bd63d9713daec52230998481ba1909a6ecf8e1e75254b1f2b865bf6f59093f45674c0e6c1769ca4dc091fe70b6ff9dc7e52bc2</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2bd40d05a7bb6068e839e76b32f0a9a602633b116d25377ec1ef7dae4a5946bd4513935c74ed33f6e91cdfb7856086ad3d1f03e6a04e29c4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>