============================================================
  Generated by:           Genus(TM) Synthesis Solution 23.14-s090_1
  Generated on:           Sep 13 2025  09:02:24 am
  Module:                 topPLLDigital
  Technology libraries:   sky130_tt_1.8_25 1.0
                          sky130_tt_1.8_25 1.0
  Operating conditions:   tt_1.8_25 (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance                    Module                Cell-Count  Cell-Area  Net-Area   Total-Area   Wireload  
---------------------------------------------------------------------------------------------------------------
topPLLDigital    NA                                         2072  54282.795     0.000    54282.795 <none> (D)  
  ckDiv          clkDiv_DIV2                                   3     47.610     0.000       47.610 <none> (D)  
  counter_inst   two_bit_counter                               4    112.360     0.000      112.360 <none> (D)  
  fifo_inst      fifo_pll_WIDTH16_DEPTH8_ADDR_WIDTH3         314   7787.329     0.000     7787.329 <none> (D)  
  fifo_miso_inst fifo_miso_DEPTH8_ADDR_WIDTH3                836  20737.450     0.000    20737.450 <none> (D)  
  m_43b_inst     Memory43b                                   112   4100.157     0.000     4100.157 <none> (D)  
  mash111_inst   mash111                                     225   6021.726     0.000     6021.726 <none> (D)  
  reg_bank_inst  register_bank_pll                           393  11320.498     0.000    11320.498 <none> (D)  
  spi_slave_inst spi_slave_pll                               154   3481.507     0.000     3481.507 <none> (D)  
  (D) = wireload is default in technology library
