TimeQuest Timing Analyzer report for Projeto_Final
Thu Oct 26 20:57:49 2017
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1000mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1000mV 100C Model Setup Summary
  8. Slow 1000mV 100C Model Hold Summary
  9. Slow 1000mV 100C Model Recovery Summary
 10. Slow 1000mV 100C Model Removal Summary
 11. Slow 1000mV 100C Model Minimum Pulse Width Summary
 12. Slow 1000mV 100C Model Setup: 'clock'
 13. Slow 1000mV 100C Model Setup: 'instruction[10]'
 14. Slow 1000mV 100C Model Hold: 'instruction[10]'
 15. Slow 1000mV 100C Model Hold: 'clock'
 16. Slow 1000mV 100C Model Metastability Summary
 17. Slow 1000mV -40C Model Fmax Summary
 18. Slow 1000mV -40C Model Setup Summary
 19. Slow 1000mV -40C Model Hold Summary
 20. Slow 1000mV -40C Model Recovery Summary
 21. Slow 1000mV -40C Model Removal Summary
 22. Slow 1000mV -40C Model Minimum Pulse Width Summary
 23. Slow 1000mV -40C Model Setup: 'clock'
 24. Slow 1000mV -40C Model Setup: 'instruction[10]'
 25. Slow 1000mV -40C Model Hold: 'instruction[10]'
 26. Slow 1000mV -40C Model Hold: 'clock'
 27. Slow 1000mV -40C Model Metastability Summary
 28. Fast 1000mV -40C Model Setup Summary
 29. Fast 1000mV -40C Model Hold Summary
 30. Fast 1000mV -40C Model Recovery Summary
 31. Fast 1000mV -40C Model Removal Summary
 32. Fast 1000mV -40C Model Minimum Pulse Width Summary
 33. Fast 1000mV -40C Model Setup: 'clock'
 34. Fast 1000mV -40C Model Setup: 'instruction[10]'
 35. Fast 1000mV -40C Model Hold: 'instruction[10]'
 36. Fast 1000mV -40C Model Hold: 'clock'
 37. Fast 1000mV -40C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1000mv n40c Model)
 42. Signal Integrity Metrics (Slow 1000mv 100c Model)
 43. Signal Integrity Metrics (Fast 1000mv n40c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Projeto_Final                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE40F29I8L                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.1%      ;
;     Processors 3-4         ;   4.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; clock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }           ;
; instruction[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { instruction[10] } ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Fmax Summary                                                                            ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note                                                          ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; 161.5 MHz  ; 161.5 MHz       ; instruction[10] ;                                                               ;
; 344.12 MHz ; 250.0 MHz       ; clock           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------+
; Slow 1000mV 100C Model Setup Summary     ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clock           ; -6.542 ; -156.390      ;
; instruction[10] ; -2.675 ; -37.263       ;
+-----------------+--------+---------------+


+------------------------------------------+
; Slow 1000mV 100C Model Hold Summary      ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; instruction[10] ; -0.041 ; -0.041        ;
; clock           ; 0.411  ; 0.000         ;
+-----------------+--------+---------------+


-------------------------------------------
; Slow 1000mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1000mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1000mV 100C Model Minimum Pulse Width Summary ;
+-----------------+--------+-------------------------+
; Clock           ; Slack  ; End Point TNS           ;
+-----------------+--------+-------------------------+
; clock           ; -3.000 ; -126.410                ;
; instruction[10] ; -3.000 ; -3.000                  ;
+-----------------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Setup: 'clock'                                                                                                                        ;
+--------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; -6.542 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -3.263     ; 4.263      ;
; -6.525 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 4.504      ;
; -6.509 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 4.488      ;
; -6.382 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -3.263     ; 4.103      ;
; -6.366 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -3.263     ; 4.087      ;
; -6.365 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 4.344      ;
; -6.349 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 4.328      ;
; -6.047 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.957     ; 4.074      ;
; -6.026 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.917     ; 4.093      ;
; -5.971 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 3.950      ;
; -5.955 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 3.934      ;
; -5.887 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -2.957     ; 3.914      ;
; -5.882 ; CondReg:stage2|ResOut[6]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.957     ; 3.909      ;
; -5.871 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.957     ; 3.898      ;
; -5.866 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -2.917     ; 3.933      ;
; -5.850 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.917     ; 3.917      ;
; -5.811 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 3.790      ;
; -5.795 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 3.774      ;
; -5.727 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -2.957     ; 3.754      ;
; -5.711 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -2.957     ; 3.738      ;
; -5.706 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -2.917     ; 3.773      ;
; -5.690 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -2.917     ; 3.757      ;
; -5.674 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 3.653      ;
; -5.652 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -3.263     ; 3.373      ;
; -5.651 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 3.630      ;
; -5.635 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 3.614      ;
; -5.546 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 1.000        ; -2.917     ; 3.613      ;
; -5.530 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; -2.917     ; 3.597      ;
; -5.426 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -3.003     ; 3.407      ;
; -5.410 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -3.003     ; 3.391      ;
; -5.181 ; CondReg:stage2|ResOut[6]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.957     ; 3.208      ;
; -5.116 ; CondReg:stage2|ResOut[7]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.957     ; 3.143      ;
; -5.034 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; -2.957     ; 3.061      ;
; -4.944 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 1.000        ; -3.005     ; 2.923      ;
; -4.879 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[0]                     ; instruction[10] ; clock       ; 1.000        ; -2.917     ; 2.946      ;
; -4.706 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -3.003     ; 2.687      ;
; -4.653 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Rj[1]                     ; instruction[10] ; clock       ; 1.000        ; -3.003     ; 2.634      ;
; -4.419 ; CondReg:stage2|ResOut[7]            ; ula:stage3|Rj[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.955     ; 2.448      ;
; -4.237 ; CondReg:stage2|ResOut[6]            ; ula:stage3|Rj[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.955     ; 2.266      ;
; -4.106 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Rj[2]                     ; instruction[10] ; clock       ; 1.000        ; -2.955     ; 2.135      ;
; -3.806 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Rj[0]                     ; instruction[10] ; clock       ; 1.000        ; -2.915     ; 1.875      ;
; -3.711 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Rj[4]                     ; instruction[10] ; clock       ; 1.000        ; -3.261     ; 1.434      ;
; -3.467 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Rj[3]                     ; instruction[10] ; clock       ; 1.000        ; -3.003     ; 1.448      ;
; -3.414 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Rj[5]                     ; instruction[10] ; clock       ; 1.000        ; -3.001     ; 1.397      ;
; -3.093 ; instruction[10]                     ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 0.500        ; 3.118      ; 6.695      ;
; -2.933 ; instruction[10]                     ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 0.500        ; 3.118      ; 6.535      ;
; -2.917 ; instruction[10]                     ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 0.500        ; 3.118      ; 6.519      ;
; -2.773 ; instruction[10]                     ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 0.500        ; 3.118      ; 6.375      ;
; -2.757 ; instruction[10]                     ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 0.500        ; 3.118      ; 6.359      ;
; -2.613 ; instruction[10]                     ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 0.500        ; 3.118      ; 6.215      ;
; -2.597 ; instruction[10]                     ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 0.500        ; 3.118      ; 6.199      ;
; -2.562 ; instruction[10]                     ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; 3.118      ; 6.664      ;
; -2.402 ; instruction[10]                     ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; 3.118      ; 6.504      ;
; -2.386 ; instruction[10]                     ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; 3.118      ; 6.488      ;
; -2.242 ; instruction[10]                     ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; 3.118      ; 6.344      ;
; -2.226 ; instruction[10]                     ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; 3.118      ; 6.328      ;
; -2.082 ; instruction[10]                     ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 1.000        ; 3.118      ; 6.184      ;
; -2.066 ; instruction[10]                     ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; 3.118      ; 6.168      ;
; -1.906 ; Controle:stage|state.state2         ; ula:stage3|Rj[7]                     ; clock           ; clock       ; 1.000        ; -0.091     ; 2.819      ;
; -1.906 ; Controle:stage|state.state2         ; ula:stage3|Rj[6]                     ; clock           ; clock       ; 1.000        ; -0.091     ; 2.819      ;
; -1.906 ; Controle:stage|state.state2         ; ula:stage3|Rj[5]                     ; clock           ; clock       ; 1.000        ; -0.091     ; 2.819      ;
; -1.906 ; Controle:stage|state.state2         ; ula:stage3|Rj[4]                     ; clock           ; clock       ; 1.000        ; -0.091     ; 2.819      ;
; -1.906 ; Controle:stage|state.state2         ; ula:stage3|Rj[3]                     ; clock           ; clock       ; 1.000        ; -0.091     ; 2.819      ;
; -1.906 ; Controle:stage|state.state2         ; ula:stage3|Rj[2]                     ; clock           ; clock       ; 1.000        ; -0.091     ; 2.819      ;
; -1.906 ; Controle:stage|state.state2         ; ula:stage3|Rj[1]                     ; clock           ; clock       ; 1.000        ; -0.091     ; 2.819      ;
; -1.906 ; Controle:stage|state.state2         ; ula:stage3|Rj[0]                     ; clock           ; clock       ; 1.000        ; -0.091     ; 2.819      ;
; -1.869 ; instruction[10]                     ; ula:stage3|Ri[0]                     ; instruction[10] ; clock       ; 0.500        ; 3.118      ; 5.471      ;
; -1.803 ; BancodeRegistradores:stage0|R2s[0]  ; BancodeRegistradores:stage0|Rout1[0] ; clock           ; clock       ; 1.000        ; -0.090     ; 2.717      ;
; -1.772 ; BancodeRegistradores:stage0|R3s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 1.000        ; -0.092     ; 2.684      ;
; -1.768 ; BancodeRegistradores:stage0|R3s[6]  ; BancodeRegistradores:stage0|Rout[6]  ; clock           ; clock       ; 1.000        ; -0.092     ; 2.680      ;
; -1.755 ; BancodeRegistradores:stage0|R1s[3]  ; BancodeRegistradores:stage0|Rout[3]  ; clock           ; clock       ; 1.000        ; -0.092     ; 2.667      ;
; -1.729 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 1.000        ; -0.090     ; 2.643      ;
; -1.723 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 1.000        ; -0.090     ; 2.637      ;
; -1.716 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[6]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.628      ;
; -1.716 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[4]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.628      ;
; -1.671 ; BancodeRegistradores:stage0|R1s[4]  ; BancodeRegistradores:stage0|Rout[4]  ; clock           ; clock       ; 1.000        ; -0.090     ; 2.585      ;
; -1.653 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 1.000        ; -0.090     ; 2.567      ;
; -1.645 ; BancodeRegistradores:stage0|Rout[3] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 1.000        ; -0.090     ; 2.559      ;
; -1.619 ; BancodeRegistradores:stage0|R3s[5]  ; BancodeRegistradores:stage0|Rout[5]  ; clock           ; clock       ; 1.000        ; -0.092     ; 2.531      ;
; -1.601 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[7]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.513      ;
; -1.601 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[6]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.513      ;
; -1.601 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[5]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.513      ;
; -1.601 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[4]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.513      ;
; -1.601 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[3]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.513      ;
; -1.601 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[2]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.513      ;
; -1.601 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[1]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.513      ;
; -1.601 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[0]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.513      ;
; -1.593 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[7]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.505      ;
; -1.593 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[6]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.505      ;
; -1.593 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[5]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.505      ;
; -1.593 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[4]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.505      ;
; -1.593 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[3]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.505      ;
; -1.593 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[2]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.505      ;
; -1.593 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[1]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.505      ;
; -1.593 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[0]   ; clock           ; clock       ; 1.000        ; -0.092     ; 2.505      ;
; -1.579 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[6]                     ; clock           ; clock       ; 1.000        ; -0.090     ; 2.493      ;
; -1.569 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[5]                     ; clock           ; clock       ; 1.000        ; -0.090     ; 2.483      ;
; -1.563 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[5]                     ; clock           ; clock       ; 1.000        ; -0.090     ; 2.477      ;
; -1.561 ; BancodeRegistradores:stage0|Rout[3] ; ula:stage3|Ri[6]                     ; clock           ; clock       ; 1.000        ; -0.090     ; 2.475      ;
; -1.556 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[7]   ; clock           ; clock       ; 1.000        ; -0.089     ; 2.471      ;
+--------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Setup: 'instruction[10]'                                                                                                       ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                  ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; -2.675 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 2.596      ; 4.989      ;
; -2.596 ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; 0.500        ; 5.835      ; 7.669      ;
; -2.564 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 2.833      ; 4.984      ;
; -2.485 ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; 0.500        ; 6.072      ; 7.664      ;
; -2.477 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 2.595      ; 4.968      ;
; -2.469 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 2.594      ; 4.946      ;
; -2.463 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 2.593      ; 4.959      ;
; -2.444 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 2.596      ; 4.943      ;
; -2.407 ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; 0.500        ; 5.833      ; 7.643      ;
; -2.407 ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; 0.500        ; 5.834      ; 7.657      ;
; -2.405 ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; 0.500        ; 5.832      ; 7.660      ;
; -2.383 ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; 0.500        ; 5.835      ; 7.641      ;
; -2.357 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 2.592      ; 4.853      ;
; -2.319 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 2.511      ; 4.704      ;
; -2.281 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 2.514      ; 4.698      ;
; -2.278 ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; 0.500        ; 5.831      ; 7.533      ;
; -2.257 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 2.498      ; 4.659      ;
; -2.240 ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; 0.500        ; 5.750      ; 7.384      ;
; -2.221 ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; 0.500        ; 5.737      ; 7.382      ;
; -2.220 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 2.551      ; 4.674      ;
; -2.217 ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; 0.500        ; 5.753      ; 7.393      ;
; -2.216 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 2.550      ; 4.640      ;
; -2.188 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 2.548      ; 4.640      ;
; -2.155 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 2.549      ; 4.599      ;
; -2.148 ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; 1.000        ; 5.835      ; 7.721      ;
; -2.141 ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; 0.500        ; 5.790      ; 7.354      ;
; -2.137 ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; 0.500        ; 5.789      ; 7.320      ;
; -2.109 ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; 0.500        ; 5.787      ; 7.320      ;
; -2.107 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 2.549      ; 4.547      ;
; -2.076 ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; 0.500        ; 5.788      ; 7.279      ;
; -2.071 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 2.500      ; 4.467      ;
; -2.028 ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; 0.500        ; 5.788      ; 7.227      ;
; -1.996 ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; 1.000        ; 6.072      ; 7.675      ;
; -1.992 ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; 0.500        ; 5.739      ; 7.147      ;
; -1.966 ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; 1.000        ; 5.833      ; 7.702      ;
; -1.966 ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; 1.000        ; 5.834      ; 7.716      ;
; -1.964 ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; 1.000        ; 5.832      ; 7.719      ;
; -1.942 ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; 1.000        ; 5.835      ; 7.700      ;
; -1.789 ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; 1.000        ; 5.831      ; 7.544      ;
; -1.780 ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; 1.000        ; 5.737      ; 7.441      ;
; -1.776 ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; 1.000        ; 5.753      ; 7.452      ;
; -1.751 ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; 1.000        ; 5.750      ; 7.395      ;
; -1.697 ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; 1.000        ; 5.790      ; 7.410      ;
; -1.680 ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; 1.000        ; 5.789      ; 7.363      ;
; -1.653 ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; 1.000        ; 5.787      ; 7.364      ;
; -1.612 ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; 1.000        ; 5.788      ; 7.315      ;
; -1.561 ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; 1.000        ; 5.788      ; 7.260      ;
; -1.503 ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; 1.000        ; 5.739      ; 7.158      ;
; -1.399 ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 2.550      ; 3.852      ;
; -1.338 ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 2.596      ; 3.652      ;
; -1.335 ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 2.548      ; 3.778      ;
; -1.272 ; ula:stage3|Rj[0]                     ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 2.514      ; 3.689      ;
; -1.262 ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 2.551      ; 3.704      ;
; -1.257 ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 2.513      ; 3.644      ;
; -1.252 ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 2.516      ; 3.671      ;
; -1.237 ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 2.549      ; 3.660      ;
; -1.228 ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 2.500      ; 3.632      ;
; -1.212 ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 2.594      ; 3.710      ;
; -1.212 ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 2.500      ; 3.608      ;
; -1.211 ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 2.547      ; 3.662      ;
; -1.161 ; ula:stage3|Rj[5]                     ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 2.592      ; 3.657      ;
; -1.159 ; ula:stage3|Rj[4]                     ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 2.595      ; 3.650      ;
; -1.158 ; ula:stage3|Rj[1]                     ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 2.500      ; 3.554      ;
; -1.115 ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 2.596      ; 3.594      ;
; -1.115 ; ula:stage3|Rj[7]                     ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 2.551      ; 3.569      ;
; -1.111 ; ula:stage3|Rj[6]                     ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 2.498      ; 3.513      ;
; -1.107 ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 2.597      ; 3.600      ;
; -1.106 ; ula:stage3|Rj[2]                     ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 2.548      ; 3.558      ;
; -1.099 ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 2.595      ; 3.597      ;
; -1.097 ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 2.835      ; 3.519      ;
; -1.088 ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 2.598      ; 3.589      ;
; -1.000 ; ula:stage3|Rj[3]                     ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 2.593      ; 3.496      ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Hold: 'instruction[10]'                                                                                                        ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                  ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.041 ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 3.263      ; 3.262      ;
; 0.168  ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 3.005      ; 3.213      ;
; 0.179  ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 3.002      ; 3.221      ;
; 0.180  ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 3.003      ; 3.223      ;
; 0.190  ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 3.004      ; 3.234      ;
; 0.250  ; ula:stage3|Rj[3]                     ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 3.000      ; 3.290      ;
; 0.258  ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 3.001      ; 3.299      ;
; 0.280  ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 3.003      ; 3.323      ;
; 0.328  ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 2.957      ; 3.325      ;
; 0.336  ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 2.903      ; 3.279      ;
; 0.384  ; ula:stage3|Rj[6]                     ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 2.901      ; 3.325      ;
; 0.406  ; ula:stage3|Rj[1]                     ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 2.903      ; 3.349      ;
; 0.414  ; ula:stage3|Rj[4]                     ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 3.002      ; 3.456      ;
; 0.426  ; ula:stage3|Rj[2]                     ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 2.953      ; 3.419      ;
; 0.429  ; ula:stage3|Rj[5]                     ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 2.999      ; 3.468      ;
; 0.439  ; ula:stage3|Rj[7]                     ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 2.956      ; 3.435      ;
; 0.449  ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 2.954      ; 3.443      ;
; 0.476  ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 2.917      ; 3.433      ;
; 0.480  ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 2.954      ; 3.474      ;
; 0.483  ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 2.952      ; 3.475      ;
; 0.511  ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 2.920      ; 3.471      ;
; 0.522  ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 2.903      ; 3.465      ;
; 0.538  ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 2.955      ; 3.533      ;
; 0.578  ; ula:stage3|Rj[0]                     ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 2.918      ; 3.536      ;
; 0.806  ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; 0.000        ; 6.023      ; 6.829      ;
; 0.841  ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; 0.000        ; 6.381      ; 7.222      ;
; 0.857  ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; 0.000        ; 6.075      ; 6.932      ;
; 0.893  ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; 0.000        ; 6.075      ; 6.968      ;
; 0.894  ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; 0.000        ; 6.073      ; 6.967      ;
; 0.918  ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; 0.000        ; 6.075      ; 6.993      ;
; 0.950  ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; 0.000        ; 6.021      ; 6.971      ;
; 0.975  ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; 0.000        ; 6.035      ; 7.010      ;
; 0.998  ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; 0.000        ; 6.038      ; 7.036      ;
; 1.008  ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; 0.000        ; 6.076      ; 7.084      ;
; 1.077  ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; 0.000        ; 6.119      ; 7.196      ;
; 1.113  ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; 0.000        ; 6.123      ; 7.236      ;
; 1.122  ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; 0.000        ; 6.121      ; 7.243      ;
; 1.134  ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; 0.000        ; 6.120      ; 7.254      ;
; 1.134  ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; 0.000        ; 6.122      ; 7.256      ;
; 1.137  ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; 0.000        ; 6.123      ; 7.260      ;
; 1.236  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 2.903      ; 4.179      ;
; 1.265  ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; -0.500       ; 6.023      ; 6.808      ;
; 1.297  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 2.955      ; 4.292      ;
; 1.299  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 2.953      ; 4.292      ;
; 1.307  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 2.955      ; 4.302      ;
; 1.311  ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; -0.500       ; 6.381      ; 7.212      ;
; 1.323  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 3.261      ; 4.624      ;
; 1.326  ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; -0.500       ; 6.075      ; 6.921      ;
; 1.327  ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; -0.500       ; 6.075      ; 6.922      ;
; 1.328  ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; -0.500       ; 6.073      ; 6.921      ;
; 1.357  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 2.955      ; 4.352      ;
; 1.368  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 2.901      ; 4.309      ;
; 1.382  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 2.915      ; 4.337      ;
; 1.386  ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; -0.500       ; 6.075      ; 6.981      ;
; 1.397  ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; -0.500       ; 6.021      ; 6.938      ;
; 1.411  ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; -0.500       ; 6.035      ; 6.966      ;
; 1.418  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 2.918      ; 4.376      ;
; 1.429  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 2.956      ; 4.425      ;
; 1.447  ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; -0.500       ; 6.038      ; 7.005      ;
; 1.458  ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; -0.500       ; 6.076      ; 7.054      ;
; 1.490  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 2.999      ; 4.529      ;
; 1.519  ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; -0.500       ; 6.119      ; 7.158      ;
; 1.522  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 3.003      ; 4.565      ;
; 1.530  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 3.001      ; 4.571      ;
; 1.542  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 3.000      ; 4.582      ;
; 1.549  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 3.002      ; 4.591      ;
; 1.551  ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; -0.500       ; 6.123      ; 7.194      ;
; 1.559  ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; -0.500       ; 6.121      ; 7.200      ;
; 1.570  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 3.003      ; 4.613      ;
; 1.571  ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; -0.500       ; 6.120      ; 7.211      ;
; 1.578  ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; -0.500       ; 6.122      ; 7.220      ;
; 1.599  ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; -0.500       ; 6.123      ; 7.242      ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 100C Model Hold: 'clock'                                                                                                                        ;
+-------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                              ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.411 ; Controle:stage|state.state3         ; Controle:stage|state.state4          ; clock           ; clock       ; 0.000        ; 0.208      ; 0.860      ;
; 0.527 ; ula:stage3|Xchg                     ; ula:stage3|Xchg                      ; clock           ; clock       ; 0.000        ; 0.090      ; 0.858      ;
; 0.577 ; Controle:stage|state.state0         ; Controle:stage|state.state1          ; clock           ; clock       ; 0.000        ; 0.026      ; 0.844      ;
; 0.594 ; Controle:stage|state.state4         ; Controle:stage|state.state0          ; clock           ; clock       ; 0.000        ; 0.090      ; 0.925      ;
; 0.790 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[4]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.121      ;
; 0.792 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[0]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.123      ;
; 0.811 ; Controle:stage|state.state1         ; Controle:stage|state.state2          ; clock           ; clock       ; 0.000        ; 0.209      ; 1.261      ;
; 0.924 ; BancodeRegistradores:stage0|R1s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.255      ;
; 0.924 ; BancodeRegistradores:stage0|R3s[2]  ; BancodeRegistradores:stage0|Rout1[2] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.255      ;
; 0.932 ; BancodeRegistradores:stage0|R2s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.263      ;
; 0.933 ; BancodeRegistradores:stage0|R2s[6]  ; BancodeRegistradores:stage0|Rout[6]  ; clock           ; clock       ; 0.000        ; 0.090      ; 1.264      ;
; 0.941 ; Controle:stage|state.state2         ; ula:stage3|Xchg                      ; clock           ; clock       ; 0.000        ; 0.089      ; 1.271      ;
; 0.943 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[2]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.274      ;
; 0.954 ; BancodeRegistradores:stage0|Rout[6] ; ula:stage3|Ri[6]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.285      ;
; 0.966 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[1]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.297      ;
; 0.968 ; ula:stage3|Ri[4]                    ; BancodeRegistradores:stage0|R2s[4]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.299      ;
; 0.969 ; ula:stage3|Ri[0]                    ; BancodeRegistradores:stage0|R2s[0]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.300      ;
; 0.979 ; ula:stage3|Ri[1]                    ; BancodeRegistradores:stage0|R2s[1]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.310      ;
; 1.007 ; BancodeRegistradores:stage0|R3s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.087      ; 1.335      ;
; 1.016 ; Controle:stage|state.state2         ; Controle:stage|state.state3          ; clock           ; clock       ; 0.000        ; 0.025      ; 1.282      ;
; 1.064 ; BancodeRegistradores:stage0|R1s[1]  ; BancodeRegistradores:stage0|Rout1[1] ; clock           ; clock       ; 0.000        ; 0.089      ; 1.394      ;
; 1.070 ; BancodeRegistradores:stage0|R0s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.401      ;
; 1.081 ; BancodeRegistradores:stage0|Rout[7] ; ula:stage3|Rj[7]                     ; clock           ; clock       ; 0.000        ; 0.092      ; 1.414      ;
; 1.088 ; BancodeRegistradores:stage0|R0s[0]  ; BancodeRegistradores:stage0|Rout1[0] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.419      ;
; 1.093 ; ula:stage3|Ri[5]                    ; BancodeRegistradores:stage0|R2s[5]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.424      ;
; 1.096 ; BancodeRegistradores:stage0|R2s[5]  ; BancodeRegistradores:stage0|Rout1[5] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.427      ;
; 1.096 ; BancodeRegistradores:stage0|R2s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.427      ;
; 1.101 ; ula:stage3|Ri[3]                    ; BancodeRegistradores:stage0|R2s[3]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.432      ;
; 1.104 ; BancodeRegistradores:stage0|Rout[3] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.435      ;
; 1.107 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R2s[2]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.438      ;
; 1.111 ; BancodeRegistradores:stage0|R2s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.090      ; 1.442      ;
; 1.130 ; BancodeRegistradores:stage0|Rout[5] ; ula:stage3|Ri[5]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.461      ;
; 1.132 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R2s[6]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.463      ;
; 1.175 ; BancodeRegistradores:stage0|R0s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.506      ;
; 1.179 ; BancodeRegistradores:stage0|R3s[1]  ; BancodeRegistradores:stage0|Rout1[1] ; clock           ; clock       ; 0.000        ; 0.089      ; 1.509      ;
; 1.187 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R0s[6]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.518      ;
; 1.193 ; BancodeRegistradores:stage0|R2s[4]  ; BancodeRegistradores:stage0|Rout[4]  ; clock           ; clock       ; 0.000        ; 0.090      ; 1.524      ;
; 1.198 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R0s[2]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.529      ;
; 1.200 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[1]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.531      ;
; 1.201 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[5]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.532      ;
; 1.210 ; ula:stage3|Ri[0]                    ; BancodeRegistradores:stage0|R0s[0]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.541      ;
; 1.216 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R1s[6]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.547      ;
; 1.221 ; ula:stage3|Ri[4]                    ; BancodeRegistradores:stage0|R1s[4]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.552      ;
; 1.225 ; ula:stage3|Ri[1]                    ; BancodeRegistradores:stage0|R0s[1]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.556      ;
; 1.229 ; BancodeRegistradores:stage0|Rout[5] ; ula:stage3|Rj[5]                     ; clock           ; clock       ; 0.000        ; 0.092      ; 1.562      ;
; 1.240 ; BancodeRegistradores:stage0|R2s[7]  ; BancodeRegistradores:stage0|Rout[7]  ; clock           ; clock       ; 0.000        ; 0.090      ; 1.571      ;
; 1.260 ; BancodeRegistradores:stage0|R2s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.591      ;
; 1.274 ; BancodeRegistradores:stage0|R3s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.087      ; 1.602      ;
; 1.301 ; BancodeRegistradores:stage0|R3s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.087      ; 1.629      ;
; 1.317 ; BancodeRegistradores:stage0|R0s[0]  ; BancodeRegistradores:stage0|Rout[0]  ; clock           ; clock       ; 0.000        ; 0.090      ; 1.648      ;
; 1.330 ; BancodeRegistradores:stage0|R0s[5]  ; BancodeRegistradores:stage0|Rout1[5] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.661      ;
; 1.334 ; BancodeRegistradores:stage0|R1s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.665      ;
; 1.335 ; BancodeRegistradores:stage0|R1s[1]  ; BancodeRegistradores:stage0|Rout[1]  ; clock           ; clock       ; 0.000        ; 0.087      ; 1.663      ;
; 1.339 ; BancodeRegistradores:stage0|Rout[6] ; ula:stage3|Rj[6]                     ; clock           ; clock       ; 0.000        ; 0.092      ; 1.672      ;
; 1.340 ; BancodeRegistradores:stage0|R2s[5]  ; BancodeRegistradores:stage0|Rout[5]  ; clock           ; clock       ; 0.000        ; 0.090      ; 1.671      ;
; 1.340 ; BancodeRegistradores:stage0|R1s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.087      ; 1.668      ;
; 1.341 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Rj[2]                     ; clock           ; clock       ; 0.000        ; 0.092      ; 1.674      ;
; 1.341 ; instruction[10]                     ; ula:stage3|Rj[0]                     ; instruction[10] ; clock       ; 0.000        ; 3.239      ; 4.861      ;
; 1.341 ; instruction[10]                     ; ula:stage3|Rj[1]                     ; instruction[10] ; clock       ; 0.000        ; 3.239      ; 4.861      ;
; 1.341 ; instruction[10]                     ; ula:stage3|Rj[2]                     ; instruction[10] ; clock       ; 0.000        ; 3.239      ; 4.861      ;
; 1.341 ; instruction[10]                     ; ula:stage3|Rj[3]                     ; instruction[10] ; clock       ; 0.000        ; 3.239      ; 4.861      ;
; 1.341 ; instruction[10]                     ; ula:stage3|Rj[4]                     ; instruction[10] ; clock       ; 0.000        ; 3.239      ; 4.861      ;
; 1.341 ; instruction[10]                     ; ula:stage3|Rj[5]                     ; instruction[10] ; clock       ; 0.000        ; 3.239      ; 4.861      ;
; 1.341 ; instruction[10]                     ; ula:stage3|Rj[6]                     ; instruction[10] ; clock       ; 0.000        ; 3.239      ; 4.861      ;
; 1.341 ; instruction[10]                     ; ula:stage3|Rj[7]                     ; instruction[10] ; clock       ; 0.000        ; 3.239      ; 4.861      ;
; 1.345 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[2]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.676      ;
; 1.346 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[6]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.677      ;
; 1.349 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R1s[2]   ; clock           ; clock       ; 0.000        ; 0.092      ; 1.682      ;
; 1.351 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.682      ;
; 1.352 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R3s[2]   ; clock           ; clock       ; 0.000        ; 0.092      ; 1.685      ;
; 1.354 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.685      ;
; 1.355 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.686      ;
; 1.355 ; ula:stage3|Ri[3]                    ; BancodeRegistradores:stage0|R0s[3]   ; clock           ; clock       ; 0.000        ; 0.090      ; 1.686      ;
; 1.356 ; instruction[10]                     ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 0.000        ; 3.237      ; 4.874      ;
; 1.359 ; BancodeRegistradores:stage0|R3s[7]  ; BancodeRegistradores:stage0|Rout1[7] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.690      ;
; 1.365 ; BancodeRegistradores:stage0|Rout[6] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.696      ;
; 1.366 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R3s[6]   ; clock           ; clock       ; 0.000        ; 0.092      ; 1.699      ;
; 1.374 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Rj[4]                     ; clock           ; clock       ; 0.000        ; 0.092      ; 1.707      ;
; 1.379 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[2]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.710      ;
; 1.388 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.719      ;
; 1.392 ; BancodeRegistradores:stage0|R1s[7]  ; BancodeRegistradores:stage0|Rout1[7] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.723      ;
; 1.410 ; BancodeRegistradores:stage0|R0s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.090      ; 1.741      ;
; 1.420 ; instruction[10]                     ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 0.000        ; 3.237      ; 4.938      ;
; 1.422 ; BancodeRegistradores:stage0|Rout[7] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.753      ;
; 1.423 ; BancodeRegistradores:stage0|R1s[5]  ; BancodeRegistradores:stage0|Rout[5]  ; clock           ; clock       ; 0.000        ; 0.087      ; 1.751      ;
; 1.425 ; BancodeRegistradores:stage0|R1s[5]  ; BancodeRegistradores:stage0|Rout1[5] ; clock           ; clock       ; 0.000        ; 0.087      ; 1.753      ;
; 1.426 ; BancodeRegistradores:stage0|R2s[3]  ; BancodeRegistradores:stage0|Rout[3]  ; clock           ; clock       ; 0.000        ; 0.090      ; 1.757      ;
; 1.436 ; instruction[10]                     ; ula:stage3|Ri[0]                     ; instruction[10] ; clock       ; 0.000        ; 3.237      ; 4.954      ;
; 1.445 ; instruction[10]                     ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 0.000        ; 3.237      ; 4.963      ;
; 1.446 ; BancodeRegistradores:stage0|R1s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.087      ; 1.774      ;
; 1.450 ; BancodeRegistradores:stage0|R3s[7]  ; BancodeRegistradores:stage0|Rout[7]  ; clock           ; clock       ; 0.000        ; 0.087      ; 1.778      ;
; 1.454 ; instruction[10]                     ; ula:stage3|Xchg                      ; instruction[10] ; clock       ; 0.000        ; 3.239      ; 4.974      ;
; 1.458 ; BancodeRegistradores:stage0|R0s[7]  ; BancodeRegistradores:stage0|Rout[7]  ; clock           ; clock       ; 0.000        ; 0.090      ; 1.789      ;
; 1.459 ; BancodeRegistradores:stage0|R0s[2]  ; BancodeRegistradores:stage0|Rout1[2] ; clock           ; clock       ; 0.000        ; 0.093      ; 1.793      ;
; 1.489 ; BancodeRegistradores:stage0|R0s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.820      ;
; 1.493 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|Rout1[1] ; clock           ; clock       ; 0.000        ; 0.090      ; 1.824      ;
; 1.493 ; BancodeRegistradores:stage0|R0s[7]  ; BancodeRegistradores:stage0|Rout1[7] ; clock           ; clock       ; 0.000        ; 0.093      ; 1.827      ;
; 1.496 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[4]                     ; clock           ; clock       ; 0.000        ; 0.090      ; 1.827      ;
; 1.497 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Rj[1]                     ; clock           ; clock       ; 0.000        ; 0.092      ; 1.830      ;
; 1.497 ; BancodeRegistradores:stage0|R2s[2]  ; BancodeRegistradores:stage0|Rout1[2] ; clock           ; clock       ; 0.000        ; 0.093      ; 1.831      ;
+-------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1000mV 100C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Fmax Summary                                                                            ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note                                                          ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; 173.67 MHz ; 173.67 MHz      ; instruction[10] ;                                                               ;
; 353.86 MHz ; 250.0 MHz       ; clock           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow 1000mV -40C Model Setup Summary     ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clock           ; -6.020 ; -146.025      ;
; instruction[10] ; -2.555 ; -36.112       ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Slow 1000mV -40C Model Hold Summary     ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; instruction[10] ; 0.050 ; 0.000         ;
; clock           ; 0.416 ; 0.000         ;
+-----------------+-------+---------------+


-------------------------------------------
; Slow 1000mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1000mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1000mV -40C Model Minimum Pulse Width Summary ;
+-----------------+--------+-------------------------+
; Clock           ; Slack  ; End Point TNS           ;
+-----------------+--------+-------------------------+
; clock           ; -3.000 ; -126.410                ;
; instruction[10] ; -3.000 ; -3.000                  ;
+-----------------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Setup: 'clock'                                                                                                                        ;
+--------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; -6.020 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 4.280      ;
; -5.986 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 4.246      ;
; -5.953 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.974     ; 3.975      ;
; -5.876 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 4.136      ;
; -5.842 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 4.102      ;
; -5.809 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -2.974     ; 3.831      ;
; -5.795 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.974     ; 3.817      ;
; -5.505 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.689     ; 3.812      ;
; -5.471 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 3.731      ;
; -5.467 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.652     ; 3.811      ;
; -5.437 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 3.697      ;
; -5.361 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -2.689     ; 3.668      ;
; -5.344 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.689     ; 3.651      ;
; -5.332 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.652     ; 3.676      ;
; -5.327 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 3.587      ;
; -5.323 ; CondReg:stage2|ResOut[6]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.689     ; 3.630      ;
; -5.323 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -2.652     ; 3.667      ;
; -5.293 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 3.553      ;
; -5.217 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -2.689     ; 3.524      ;
; -5.200 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -2.689     ; 3.507      ;
; -5.198 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -2.974     ; 3.220      ;
; -5.189 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 3.449      ;
; -5.188 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -2.652     ; 3.532      ;
; -5.183 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 3.443      ;
; -5.179 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -2.652     ; 3.523      ;
; -5.149 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 3.409      ;
; -5.044 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; -2.652     ; 3.388      ;
; -5.035 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 1.000        ; -2.652     ; 3.379      ;
; -4.987 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.734     ; 3.249      ;
; -4.953 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.734     ; 3.215      ;
; -4.768 ; CondReg:stage2|ResOut[6]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.689     ; 3.075      ;
; -4.690 ; CondReg:stage2|ResOut[7]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.689     ; 2.997      ;
; -4.602 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; -2.689     ; 2.909      ;
; -4.499 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 1.000        ; -2.736     ; 2.759      ;
; -4.446 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[0]                     ; instruction[10] ; clock       ; 1.000        ; -2.652     ; 2.790      ;
; -4.300 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -2.734     ; 2.562      ;
; -4.205 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Rj[1]                     ; instruction[10] ; clock       ; 1.000        ; -2.734     ; 2.467      ;
; -3.962 ; CondReg:stage2|ResOut[7]            ; ula:stage3|Rj[7]                     ; instruction[10] ; clock       ; 1.000        ; -2.687     ; 2.271      ;
; -3.804 ; CondReg:stage2|ResOut[6]            ; ula:stage3|Rj[6]                     ; instruction[10] ; clock       ; 1.000        ; -2.687     ; 2.113      ;
; -3.679 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Rj[2]                     ; instruction[10] ; clock       ; 1.000        ; -2.687     ; 1.988      ;
; -3.399 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Rj[0]                     ; instruction[10] ; clock       ; 1.000        ; -2.650     ; 1.745      ;
; -3.318 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Rj[4]                     ; instruction[10] ; clock       ; 1.000        ; -2.972     ; 1.342      ;
; -3.095 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Rj[3]                     ; instruction[10] ; clock       ; 1.000        ; -2.734     ; 1.357      ;
; -3.054 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Rj[5]                     ; instruction[10] ; clock       ; 1.000        ; -2.732     ; 1.318      ;
; -2.746 ; instruction[10]                     ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 0.500        ; 2.968      ; 6.210      ;
; -2.602 ; instruction[10]                     ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 0.500        ; 2.968      ; 6.066      ;
; -2.568 ; instruction[10]                     ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 0.500        ; 2.968      ; 6.032      ;
; -2.458 ; instruction[10]                     ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 0.500        ; 2.968      ; 5.922      ;
; -2.424 ; instruction[10]                     ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 0.500        ; 2.968      ; 5.888      ;
; -2.406 ; instruction[10]                     ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; 2.968      ; 6.370      ;
; -2.314 ; instruction[10]                     ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 0.500        ; 2.968      ; 5.778      ;
; -2.280 ; instruction[10]                     ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 0.500        ; 2.968      ; 5.744      ;
; -2.262 ; instruction[10]                     ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; 2.968      ; 6.226      ;
; -2.251 ; instruction[10]                     ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; 2.968      ; 6.215      ;
; -2.118 ; instruction[10]                     ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; 2.968      ; 6.082      ;
; -2.107 ; instruction[10]                     ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; 2.968      ; 6.071      ;
; -1.974 ; instruction[10]                     ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 1.000        ; 2.968      ; 5.938      ;
; -1.963 ; instruction[10]                     ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; 2.968      ; 5.927      ;
; -1.826 ; Controle:stage|state.state2         ; ula:stage3|Rj[7]                     ; clock           ; clock       ; 1.000        ; -0.085     ; 2.757      ;
; -1.826 ; Controle:stage|state.state2         ; ula:stage3|Rj[6]                     ; clock           ; clock       ; 1.000        ; -0.085     ; 2.757      ;
; -1.826 ; Controle:stage|state.state2         ; ula:stage3|Rj[5]                     ; clock           ; clock       ; 1.000        ; -0.085     ; 2.757      ;
; -1.826 ; Controle:stage|state.state2         ; ula:stage3|Rj[4]                     ; clock           ; clock       ; 1.000        ; -0.085     ; 2.757      ;
; -1.826 ; Controle:stage|state.state2         ; ula:stage3|Rj[3]                     ; clock           ; clock       ; 1.000        ; -0.085     ; 2.757      ;
; -1.826 ; Controle:stage|state.state2         ; ula:stage3|Rj[2]                     ; clock           ; clock       ; 1.000        ; -0.085     ; 2.757      ;
; -1.826 ; Controle:stage|state.state2         ; ula:stage3|Rj[1]                     ; clock           ; clock       ; 1.000        ; -0.085     ; 2.757      ;
; -1.826 ; Controle:stage|state.state2         ; ula:stage3|Rj[0]                     ; clock           ; clock       ; 1.000        ; -0.085     ; 2.757      ;
; -1.682 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[6]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.611      ;
; -1.682 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[4]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.611      ;
; -1.627 ; BancodeRegistradores:stage0|R2s[0]  ; BancodeRegistradores:stage0|Rout1[0] ; clock           ; clock       ; 1.000        ; -0.084     ; 2.559      ;
; -1.617 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 1.000        ; -0.084     ; 2.549      ;
; -1.614 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 1.000        ; -0.084     ; 2.546      ;
; -1.608 ; instruction[10]                     ; ula:stage3|Ri[0]                     ; instruction[10] ; clock       ; 0.500        ; 2.968      ; 5.072      ;
; -1.593 ; BancodeRegistradores:stage0|R3s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 1.000        ; -0.087     ; 2.522      ;
; -1.587 ; BancodeRegistradores:stage0|R3s[6]  ; BancodeRegistradores:stage0|Rout[6]  ; clock           ; clock       ; 1.000        ; -0.087     ; 2.516      ;
; -1.585 ; BancodeRegistradores:stage0|R1s[3]  ; BancodeRegistradores:stage0|Rout[3]  ; clock           ; clock       ; 1.000        ; -0.087     ; 2.514      ;
; -1.581 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[7]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.510      ;
; -1.581 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[6]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.510      ;
; -1.581 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[5]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.510      ;
; -1.581 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[4]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.510      ;
; -1.581 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[3]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.510      ;
; -1.581 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[2]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.510      ;
; -1.581 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[1]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.510      ;
; -1.581 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[0]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.510      ;
; -1.570 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[7]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.499      ;
; -1.570 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[6]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.499      ;
; -1.570 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[5]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.499      ;
; -1.570 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[4]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.499      ;
; -1.570 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[3]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.499      ;
; -1.570 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[2]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.499      ;
; -1.570 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[1]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.499      ;
; -1.570 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[0]   ; clock           ; clock       ; 1.000        ; -0.087     ; 2.499      ;
; -1.551 ; BancodeRegistradores:stage0|R1s[4]  ; BancodeRegistradores:stage0|Rout[4]  ; clock           ; clock       ; 1.000        ; -0.084     ; 2.483      ;
; -1.538 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 1.000        ; -0.084     ; 2.470      ;
; -1.533 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[7]   ; clock           ; clock       ; 1.000        ; -0.084     ; 2.465      ;
; -1.533 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[5]   ; clock           ; clock       ; 1.000        ; -0.084     ; 2.465      ;
; -1.533 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[3]   ; clock           ; clock       ; 1.000        ; -0.084     ; 2.465      ;
; -1.533 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[2]   ; clock           ; clock       ; 1.000        ; -0.084     ; 2.465      ;
; -1.533 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[1]   ; clock           ; clock       ; 1.000        ; -0.084     ; 2.465      ;
; -1.533 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[0]   ; clock           ; clock       ; 1.000        ; -0.084     ; 2.465      ;
; -1.526 ; BancodeRegistradores:stage0|Rout[3] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 1.000        ; -0.084     ; 2.458      ;
+--------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Setup: 'instruction[10]'                                                                                                       ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                  ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; -2.555 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 2.346      ; 4.679      ;
; -2.459 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 2.566      ; 4.670      ;
; -2.380 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 2.345      ; 4.658      ;
; -2.379 ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; 0.500        ; 5.426      ; 7.103      ;
; -2.374 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 2.342      ; 4.661      ;
; -2.373 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 2.344      ; 4.638      ;
; -2.355 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 2.346      ; 4.646      ;
; -2.268 ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; 0.500        ; 5.646      ; 7.079      ;
; -2.251 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 2.340      ; 4.535      ;
; -2.227 ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; 0.500        ; 5.425      ; 7.105      ;
; -2.226 ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; 0.500        ; 5.422      ; 7.113      ;
; -2.225 ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; 0.500        ; 5.424      ; 7.090      ;
; -2.223 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 2.268      ; 4.436      ;
; -2.217 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 2.257      ; 4.418      ;
; -2.215 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 2.265      ; 4.392      ;
; -2.207 ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; 0.500        ; 5.426      ; 7.098      ;
; -2.204 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 2.302      ; 4.451      ;
; -2.162 ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; 1.000        ; 5.426      ; 7.386      ;
; -2.157 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 2.301      ; 4.370      ;
; -2.136 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 2.299      ; 4.379      ;
; -2.125 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 2.300      ; 4.357      ;
; -2.103 ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; 0.500        ; 5.420      ; 6.987      ;
; -2.076 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 2.300      ; 4.309      ;
; -2.075 ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; 0.500        ; 5.348      ; 6.888      ;
; -2.069 ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; 0.500        ; 5.337      ; 6.870      ;
; -2.056 ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; 0.500        ; 5.382      ; 6.903      ;
; -2.037 ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; 0.500        ; 5.345      ; 6.814      ;
; -2.012 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 2.260      ; 4.204      ;
; -2.011 ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; 1.000        ; 5.646      ; 7.322      ;
; -2.010 ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; 1.000        ; 5.425      ; 7.388      ;
; -2.009 ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; 1.000        ; 5.422      ; 7.396      ;
; -2.008 ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; 1.000        ; 5.424      ; 7.373      ;
; -1.990 ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; 1.000        ; 5.426      ; 7.381      ;
; -1.987 ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; 0.500        ; 5.381      ; 6.800      ;
; -1.977 ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; 0.500        ; 5.380      ; 6.809      ;
; -1.957 ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; 0.500        ; 5.379      ; 6.800      ;
; -1.928 ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; 0.500        ; 5.380      ; 6.761      ;
; -1.886 ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; 1.000        ; 5.420      ; 7.270      ;
; -1.858 ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; 1.000        ; 5.348      ; 7.171      ;
; -1.855 ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; 0.500        ; 5.340      ; 6.647      ;
; -1.852 ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; 1.000        ; 5.337      ; 7.153      ;
; -1.839 ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; 1.000        ; 5.382      ; 7.186      ;
; -1.820 ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; 1.000        ; 5.345      ; 7.097      ;
; -1.770 ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; 1.000        ; 5.381      ; 7.083      ;
; -1.760 ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; 1.000        ; 5.380      ; 7.092      ;
; -1.740 ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; 1.000        ; 5.379      ; 7.083      ;
; -1.711 ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; 1.000        ; 5.380      ; 7.044      ;
; -1.638 ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; 1.000        ; 5.340      ; 6.930      ;
; -1.385 ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 2.302      ; 3.632      ;
; -1.332 ; ula:stage3|Rj[0]                     ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 2.268      ; 3.545      ;
; -1.325 ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 2.300      ; 3.557      ;
; -1.284 ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 2.346      ; 3.408      ;
; -1.262 ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 2.301      ; 3.475      ;
; -1.259 ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 2.260      ; 3.451      ;
; -1.254 ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 2.303      ; 3.490      ;
; -1.251 ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 2.271      ; 3.467      ;
; -1.244 ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 2.268      ; 3.424      ;
; -1.242 ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 2.299      ; 3.485      ;
; -1.218 ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 2.260      ; 3.422      ;
; -1.193 ; ula:stage3|Rj[5]                     ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 2.340      ; 3.477      ;
; -1.187 ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 2.343      ; 3.474      ;
; -1.184 ; ula:stage3|Rj[4]                     ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 2.345      ; 3.462      ;
; -1.180 ; ula:stage3|Rj[7]                     ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 2.302      ; 3.427      ;
; -1.177 ; ula:stage3|Rj[2]                     ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 2.299      ; 3.420      ;
; -1.153 ; ula:stage3|Rj[1]                     ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 2.260      ; 3.345      ;
; -1.127 ; ula:stage3|Rj[6]                     ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 2.257      ; 3.328      ;
; -1.103 ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 2.347      ; 3.371      ;
; -1.097 ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 2.348      ; 3.378      ;
; -1.096 ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 2.569      ; 3.310      ;
; -1.090 ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 2.345      ; 3.380      ;
; -1.082 ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 2.349      ; 3.376      ;
; -1.005 ; ula:stage3|Rj[3]                     ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 2.342      ; 3.292      ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Hold: 'instruction[10]'                                                                                                       ;
+-------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                  ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.050 ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 2.974      ; 3.064      ;
; 0.298 ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 2.736      ; 3.074      ;
; 0.302 ; ula:stage3|Rj[3]                     ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 2.730      ; 3.072      ;
; 0.315 ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 2.732      ; 3.087      ;
; 0.316 ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 2.734      ; 3.090      ;
; 0.330 ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 2.735      ; 3.105      ;
; 0.374 ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 2.734      ; 3.148      ;
; 0.382 ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 2.730      ; 3.152      ;
; 0.419 ; ula:stage3|Rj[6]                     ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 2.641      ; 3.100      ;
; 0.457 ; ula:stage3|Rj[5]                     ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 2.728      ; 3.225      ;
; 0.460 ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 2.643      ; 3.143      ;
; 0.462 ; ula:stage3|Rj[4]                     ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 2.733      ; 3.235      ;
; 0.466 ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 2.689      ; 3.195      ;
; 0.468 ; ula:stage3|Rj[2]                     ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 2.685      ; 3.193      ;
; 0.482 ; ula:stage3|Rj[7]                     ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 2.688      ; 3.210      ;
; 0.524 ; ula:stage3|Rj[1]                     ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 2.644      ; 3.208      ;
; 0.533 ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 2.644      ; 3.217      ;
; 0.577 ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 2.686      ; 3.303      ;
; 0.586 ; ula:stage3|Rj[0]                     ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 2.653      ; 3.279      ;
; 0.590 ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 2.652      ; 3.282      ;
; 0.594 ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 2.686      ; 3.320      ;
; 0.598 ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 2.684      ; 3.322      ;
; 0.616 ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 2.655      ; 3.311      ;
; 0.647 ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 2.687      ; 3.374      ;
; 0.876 ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; 0.000        ; 5.942      ; 6.818      ;
; 0.939 ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; 0.000        ; 5.614      ; 6.553      ;
; 0.964 ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; 0.000        ; 5.657      ; 6.621      ;
; 0.967 ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; 0.000        ; 5.655      ; 6.622      ;
; 1.004 ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; 0.000        ; 5.657      ; 6.661      ;
; 1.005 ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; 0.000        ; 5.611      ; 6.616      ;
; 1.036 ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; 0.000        ; 5.657      ; 6.693      ;
; 1.065 ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; 0.000        ; 5.623      ; 6.688      ;
; 1.074 ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; 0.000        ; 5.620      ; 6.694      ;
; 1.108 ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; 0.000        ; 5.658      ; 6.766      ;
; 1.128 ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; -0.500       ; 5.942      ; 6.590      ;
; 1.149 ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; 0.000        ; 5.704      ; 6.853      ;
; 1.150 ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; 0.000        ; 5.698      ; 6.848      ;
; 1.152 ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; 0.000        ; 5.702      ; 6.854      ;
; 1.163 ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; 0.000        ; 5.704      ; 6.867      ;
; 1.165 ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; 0.000        ; 5.700      ; 6.865      ;
; 1.165 ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; 0.000        ; 5.703      ; 6.868      ;
; 1.191 ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; -0.500       ; 5.614      ; 6.325      ;
; 1.216 ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; -0.500       ; 5.657      ; 6.393      ;
; 1.219 ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; -0.500       ; 5.655      ; 6.394      ;
; 1.252 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 2.971      ; 4.263      ;
; 1.256 ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; -0.500       ; 5.657      ; 6.433      ;
; 1.257 ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; -0.500       ; 5.611      ; 6.388      ;
; 1.276 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 2.643      ; 3.959      ;
; 1.288 ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; -0.500       ; 5.657      ; 6.465      ;
; 1.317 ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; -0.500       ; 5.623      ; 6.460      ;
; 1.326 ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; -0.500       ; 5.620      ; 6.466      ;
; 1.340 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 2.686      ; 4.066      ;
; 1.343 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 2.684      ; 4.067      ;
; 1.360 ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; -0.500       ; 5.658      ; 6.538      ;
; 1.366 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 2.686      ; 4.092      ;
; 1.381 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 2.640      ; 4.061      ;
; 1.396 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 2.686      ; 4.122      ;
; 1.401 ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; -0.500       ; 5.704      ; 6.625      ;
; 1.402 ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; -0.500       ; 5.698      ; 6.620      ;
; 1.404 ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; -0.500       ; 5.702      ; 6.626      ;
; 1.415 ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; -0.500       ; 5.704      ; 6.639      ;
; 1.417 ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; -0.500       ; 5.700      ; 6.637      ;
; 1.417 ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; -0.500       ; 5.703      ; 6.640      ;
; 1.441 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 2.652      ; 4.133      ;
; 1.441 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 2.649      ; 4.130      ;
; 1.469 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 2.687      ; 4.196      ;
; 1.498 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 2.727      ; 4.265      ;
; 1.525 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 2.733      ; 4.298      ;
; 1.528 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 2.731      ; 4.299      ;
; 1.539 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 2.733      ; 4.312      ;
; 1.541 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 2.729      ; 4.310      ;
; 1.541 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 2.732      ; 4.313      ;
+-------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV -40C Model Hold: 'clock'                                                                                                                        ;
+-------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                              ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.416 ; Controle:stage|state.state3         ; Controle:stage|state.state4          ; clock           ; clock       ; 0.000        ; 0.186      ; 0.863      ;
; 0.504 ; ula:stage3|Xchg                     ; ula:stage3|Xchg                      ; clock           ; clock       ; 0.000        ; 0.084      ; 0.849      ;
; 0.541 ; Controle:stage|state.state0         ; Controle:stage|state.state1          ; clock           ; clock       ; 0.000        ; 0.029      ; 0.831      ;
; 0.564 ; Controle:stage|state.state4         ; Controle:stage|state.state0          ; clock           ; clock       ; 0.000        ; 0.084      ; 0.909      ;
; 0.755 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[4]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.100      ;
; 0.759 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[0]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.104      ;
; 0.797 ; Controle:stage|state.state1         ; Controle:stage|state.state2          ; clock           ; clock       ; 0.000        ; 0.186      ; 1.244      ;
; 0.880 ; BancodeRegistradores:stage0|R3s[2]  ; BancodeRegistradores:stage0|Rout1[2] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.225      ;
; 0.881 ; BancodeRegistradores:stage0|R1s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.226      ;
; 0.897 ; Controle:stage|state.state2         ; ula:stage3|Xchg                      ; clock           ; clock       ; 0.000        ; 0.084      ; 1.242      ;
; 0.898 ; BancodeRegistradores:stage0|R2s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.243      ;
; 0.900 ; BancodeRegistradores:stage0|R2s[6]  ; BancodeRegistradores:stage0|Rout[6]  ; clock           ; clock       ; 0.000        ; 0.084      ; 1.245      ;
; 0.903 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[2]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.248      ;
; 0.909 ; BancodeRegistradores:stage0|Rout[6] ; ula:stage3|Ri[6]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.254      ;
; 0.923 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[1]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.268      ;
; 0.933 ; ula:stage3|Ri[0]                    ; BancodeRegistradores:stage0|R2s[0]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.278      ;
; 0.934 ; ula:stage3|Ri[4]                    ; BancodeRegistradores:stage0|R2s[4]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.279      ;
; 0.942 ; ula:stage3|Ri[1]                    ; BancodeRegistradores:stage0|R2s[1]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.287      ;
; 0.976 ; BancodeRegistradores:stage0|R3s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.081      ; 1.318      ;
; 0.977 ; Controle:stage|state.state2         ; Controle:stage|state.state3          ; clock           ; clock       ; 0.000        ; 0.029      ; 1.267      ;
; 1.020 ; BancodeRegistradores:stage0|R0s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.365      ;
; 1.027 ; BancodeRegistradores:stage0|R1s[1]  ; BancodeRegistradores:stage0|Rout1[1] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.372      ;
; 1.029 ; BancodeRegistradores:stage0|R0s[0]  ; BancodeRegistradores:stage0|Rout1[0] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.374      ;
; 1.042 ; BancodeRegistradores:stage0|R2s[5]  ; BancodeRegistradores:stage0|Rout1[5] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.387      ;
; 1.051 ; BancodeRegistradores:stage0|Rout[3] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.396      ;
; 1.052 ; BancodeRegistradores:stage0|Rout[7] ; ula:stage3|Rj[7]                     ; clock           ; clock       ; 0.000        ; 0.087      ; 1.400      ;
; 1.054 ; ula:stage3|Ri[5]                    ; BancodeRegistradores:stage0|R2s[5]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.399      ;
; 1.056 ; ula:stage3|Ri[3]                    ; BancodeRegistradores:stage0|R2s[3]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.401      ;
; 1.059 ; BancodeRegistradores:stage0|R2s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.404      ;
; 1.066 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R2s[2]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.411      ;
; 1.070 ; BancodeRegistradores:stage0|R2s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.084      ; 1.415      ;
; 1.074 ; BancodeRegistradores:stage0|Rout[5] ; ula:stage3|Ri[5]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.419      ;
; 1.085 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R2s[6]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.430      ;
; 1.116 ; BancodeRegistradores:stage0|R3s[1]  ; BancodeRegistradores:stage0|Rout1[1] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.461      ;
; 1.132 ; BancodeRegistradores:stage0|R2s[4]  ; BancodeRegistradores:stage0|Rout[4]  ; clock           ; clock       ; 0.000        ; 0.084      ; 1.477      ;
; 1.151 ; BancodeRegistradores:stage0|R0s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.496      ;
; 1.169 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[5]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.514      ;
; 1.175 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R0s[6]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.520      ;
; 1.175 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[1]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.520      ;
; 1.179 ; BancodeRegistradores:stage0|R2s[7]  ; BancodeRegistradores:stage0|Rout[7]  ; clock           ; clock       ; 0.000        ; 0.084      ; 1.524      ;
; 1.188 ; BancodeRegistradores:stage0|Rout[5] ; ula:stage3|Rj[5]                     ; clock           ; clock       ; 0.000        ; 0.087      ; 1.536      ;
; 1.190 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R0s[2]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.535      ;
; 1.199 ; ula:stage3|Ri[0]                    ; BancodeRegistradores:stage0|R0s[0]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.544      ;
; 1.201 ; BancodeRegistradores:stage0|R2s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.546      ;
; 1.202 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R1s[6]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.547      ;
; 1.209 ; ula:stage3|Ri[1]                    ; BancodeRegistradores:stage0|R0s[1]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.554      ;
; 1.210 ; ula:stage3|Ri[4]                    ; BancodeRegistradores:stage0|R1s[4]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.555      ;
; 1.220 ; BancodeRegistradores:stage0|R3s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.081      ; 1.562      ;
; 1.241 ; BancodeRegistradores:stage0|R3s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.081      ; 1.583      ;
; 1.249 ; BancodeRegistradores:stage0|R0s[0]  ; BancodeRegistradores:stage0|Rout[0]  ; clock           ; clock       ; 0.000        ; 0.084      ; 1.594      ;
; 1.263 ; BancodeRegistradores:stage0|R0s[5]  ; BancodeRegistradores:stage0|Rout1[5] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.608      ;
; 1.272 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[6]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.617      ;
; 1.274 ; BancodeRegistradores:stage0|R1s[1]  ; BancodeRegistradores:stage0|Rout[1]  ; clock           ; clock       ; 0.000        ; 0.081      ; 1.616      ;
; 1.275 ; instruction[10]                     ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 0.000        ; 3.077      ; 4.653      ;
; 1.277 ; BancodeRegistradores:stage0|R1s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.622      ;
; 1.278 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[2]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.623      ;
; 1.282 ; BancodeRegistradores:stage0|R2s[5]  ; BancodeRegistradores:stage0|Rout[5]  ; clock           ; clock       ; 0.000        ; 0.084      ; 1.627      ;
; 1.285 ; BancodeRegistradores:stage0|Rout[6] ; ula:stage3|Rj[6]                     ; clock           ; clock       ; 0.000        ; 0.087      ; 1.633      ;
; 1.285 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Rj[2]                     ; clock           ; clock       ; 0.000        ; 0.087      ; 1.633      ;
; 1.288 ; BancodeRegistradores:stage0|R1s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.081      ; 1.630      ;
; 1.292 ; BancodeRegistradores:stage0|R3s[7]  ; BancodeRegistradores:stage0|Rout1[7] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.637      ;
; 1.298 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Rj[4]                     ; clock           ; clock       ; 0.000        ; 0.087      ; 1.646      ;
; 1.309 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.654      ;
; 1.310 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[2]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.655      ;
; 1.315 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.660      ;
; 1.319 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.664      ;
; 1.323 ; BancodeRegistradores:stage0|R1s[7]  ; BancodeRegistradores:stage0|Rout1[7] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.668      ;
; 1.323 ; BancodeRegistradores:stage0|Rout[6] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.668      ;
; 1.333 ; ula:stage3|Ri[3]                    ; BancodeRegistradores:stage0|R0s[3]   ; clock           ; clock       ; 0.000        ; 0.084      ; 1.678      ;
; 1.338 ; instruction[10]                     ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 0.000        ; 3.077      ; 4.716      ;
; 1.342 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R1s[2]   ; clock           ; clock       ; 0.000        ; 0.087      ; 1.690      ;
; 1.345 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R3s[2]   ; clock           ; clock       ; 0.000        ; 0.087      ; 1.693      ;
; 1.346 ; BancodeRegistradores:stage0|R0s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.084      ; 1.691      ;
; 1.347 ; BancodeRegistradores:stage0|Rout[7] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.692      ;
; 1.347 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.692      ;
; 1.360 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R3s[6]   ; clock           ; clock       ; 0.000        ; 0.087      ; 1.708      ;
; 1.360 ; BancodeRegistradores:stage0|R2s[3]  ; BancodeRegistradores:stage0|Rout[3]  ; clock           ; clock       ; 0.000        ; 0.084      ; 1.705      ;
; 1.368 ; BancodeRegistradores:stage0|R0s[2]  ; BancodeRegistradores:stage0|Rout1[2] ; clock           ; clock       ; 0.000        ; 0.087      ; 1.716      ;
; 1.369 ; BancodeRegistradores:stage0|R1s[5]  ; BancodeRegistradores:stage0|Rout[5]  ; clock           ; clock       ; 0.000        ; 0.081      ; 1.711      ;
; 1.373 ; BancodeRegistradores:stage0|R1s[5]  ; BancodeRegistradores:stage0|Rout1[5] ; clock           ; clock       ; 0.000        ; 0.081      ; 1.715      ;
; 1.382 ; BancodeRegistradores:stage0|R0s[7]  ; BancodeRegistradores:stage0|Rout[7]  ; clock           ; clock       ; 0.000        ; 0.084      ; 1.727      ;
; 1.391 ; BancodeRegistradores:stage0|R1s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.081      ; 1.733      ;
; 1.391 ; BancodeRegistradores:stage0|R0s[7]  ; BancodeRegistradores:stage0|Rout1[7] ; clock           ; clock       ; 0.000        ; 0.087      ; 1.739      ;
; 1.396 ; BancodeRegistradores:stage0|R3s[7]  ; BancodeRegistradores:stage0|Rout[7]  ; clock           ; clock       ; 0.000        ; 0.081      ; 1.738      ;
; 1.407 ; instruction[10]                     ; ula:stage3|Rj[0]                     ; instruction[10] ; clock       ; 0.000        ; 3.080      ; 4.788      ;
; 1.407 ; instruction[10]                     ; ula:stage3|Rj[1]                     ; instruction[10] ; clock       ; 0.000        ; 3.080      ; 4.788      ;
; 1.407 ; instruction[10]                     ; ula:stage3|Rj[2]                     ; instruction[10] ; clock       ; 0.000        ; 3.080      ; 4.788      ;
; 1.407 ; instruction[10]                     ; ula:stage3|Rj[3]                     ; instruction[10] ; clock       ; 0.000        ; 3.080      ; 4.788      ;
; 1.407 ; instruction[10]                     ; ula:stage3|Rj[4]                     ; instruction[10] ; clock       ; 0.000        ; 3.080      ; 4.788      ;
; 1.407 ; instruction[10]                     ; ula:stage3|Rj[5]                     ; instruction[10] ; clock       ; 0.000        ; 3.080      ; 4.788      ;
; 1.407 ; instruction[10]                     ; ula:stage3|Rj[6]                     ; instruction[10] ; clock       ; 0.000        ; 3.080      ; 4.788      ;
; 1.407 ; instruction[10]                     ; ula:stage3|Rj[7]                     ; instruction[10] ; clock       ; 0.000        ; 3.080      ; 4.788      ;
; 1.414 ; BancodeRegistradores:stage0|R0s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.084      ; 1.759      ;
; 1.418 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[4]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.763      ;
; 1.422 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[4]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.767      ;
; 1.437 ; BancodeRegistradores:stage0|Rout[3] ; ula:stage3|Ri[4]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.782      ;
; 1.437 ; instruction[10]                     ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 0.000        ; 3.077      ; 4.815      ;
; 1.440 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Rj[1]                     ; clock           ; clock       ; 0.000        ; 0.087      ; 1.788      ;
; 1.447 ; BancodeRegistradores:stage0|R2s[2]  ; BancodeRegistradores:stage0|Rout1[2] ; clock           ; clock       ; 0.000        ; 0.087      ; 1.795      ;
; 1.450 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[4]                     ; clock           ; clock       ; 0.000        ; 0.084      ; 1.795      ;
+-------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1000mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+------------------------------------------+
; Fast 1000mV -40C Model Setup Summary     ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clock           ; -3.174 ; -57.611       ;
; instruction[10] ; -1.491 ; -21.281       ;
+-----------------+--------+---------------+


+------------------------------------------+
; Fast 1000mV -40C Model Hold Summary      ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; instruction[10] ; -0.090 ; -0.090        ;
; clock           ; 0.205  ; 0.000         ;
+-----------------+--------+---------------+


-------------------------------------------
; Fast 1000mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1000mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1000mV -40C Model Minimum Pulse Width Summary ;
+-----------------+--------+-------------------------+
; Clock           ; Slack  ; End Point TNS           ;
+-----------------+--------+-------------------------+
; clock           ; -3.000 ; -126.410                ;
; instruction[10] ; -3.000 ; -3.000                  ;
+-----------------+--------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Setup: 'clock'                                                                                                                        ;
+--------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; -3.174 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -1.771     ; 2.378      ;
; -3.152 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 2.483      ;
; -3.095 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -1.771     ; 2.299      ;
; -3.086 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -1.771     ; 2.290      ;
; -3.082 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 2.413      ;
; -3.064 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 2.395      ;
; -2.994 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 2.325      ;
; -2.904 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -1.614     ; 2.265      ;
; -2.878 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -1.588     ; 2.265      ;
; -2.834 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 2.165      ;
; -2.825 ; CondReg:stage2|ResOut[6]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -1.613     ; 2.187      ;
; -2.825 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -1.614     ; 2.186      ;
; -2.816 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -1.614     ; 2.177      ;
; -2.799 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -1.588     ; 2.186      ;
; -2.790 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -1.588     ; 2.177      ;
; -2.781 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 2.112      ;
; -2.746 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 2.077      ;
; -2.737 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -1.614     ; 2.098      ;
; -2.731 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 2.062      ;
; -2.728 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -1.614     ; 2.089      ;
; -2.711 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -1.771     ; 1.915      ;
; -2.711 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -1.588     ; 2.098      ;
; -2.702 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -1.588     ; 2.089      ;
; -2.693 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 2.024      ;
; -2.658 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 1.989      ;
; -2.623 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; -1.588     ; 2.010      ;
; -2.614 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 1.000        ; -1.588     ; 2.001      ;
; -2.605 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 1.936      ;
; -2.512 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -1.641     ; 1.846      ;
; -2.467 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -1.641     ; 1.801      ;
; -2.450 ; CondReg:stage2|ResOut[6]            ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; -1.613     ; 1.812      ;
; -2.394 ; CondReg:stage2|ResOut[7]            ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; -1.613     ; 1.756      ;
; -2.353 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; -1.614     ; 1.714      ;
; -2.329 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 1.000        ; -1.644     ; 1.660      ;
; -2.239 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Ri[0]                     ; instruction[10] ; clock       ; 1.000        ; -1.588     ; 1.626      ;
; -2.179 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; -1.641     ; 1.513      ;
; -2.177 ; CondReg:stage2|ResOut[1]            ; ula:stage3|Rj[1]                     ; instruction[10] ; clock       ; 1.000        ; -1.641     ; 1.511      ;
; -2.014 ; CondReg:stage2|ResOut[7]            ; ula:stage3|Rj[7]                     ; instruction[10] ; clock       ; 1.000        ; -1.610     ; 1.379      ;
; -1.929 ; CondReg:stage2|ResOut[6]            ; ula:stage3|Rj[6]                     ; instruction[10] ; clock       ; 1.000        ; -1.610     ; 1.294      ;
; -1.850 ; CondReg:stage2|ResOut[2]            ; ula:stage3|Rj[2]                     ; instruction[10] ; clock       ; 1.000        ; -1.611     ; 1.214      ;
; -1.711 ; instruction[10]                     ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 0.500        ; 1.808      ; 3.994      ;
; -1.655 ; CondReg:stage2|ResOut[0]            ; ula:stage3|Rj[0]                     ; instruction[10] ; clock       ; 1.000        ; -1.585     ; 1.045      ;
; -1.632 ; instruction[10]                     ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 0.500        ; 1.808      ; 3.915      ;
; -1.623 ; instruction[10]                     ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 0.500        ; 1.808      ; 3.906      ;
; -1.581 ; CondReg:stage2|ResOut[4]            ; ula:stage3|Rj[4]                     ; instruction[10] ; clock       ; 1.000        ; -1.768     ; 0.788      ;
; -1.544 ; instruction[10]                     ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 0.500        ; 1.808      ; 3.827      ;
; -1.535 ; instruction[10]                     ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 0.500        ; 1.808      ; 3.818      ;
; -1.458 ; CondReg:stage2|ResOut[3]            ; ula:stage3|Rj[3]                     ; instruction[10] ; clock       ; 1.000        ; -1.641     ; 0.792      ;
; -1.456 ; instruction[10]                     ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 0.500        ; 1.808      ; 3.739      ;
; -1.447 ; instruction[10]                     ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 0.500        ; 1.808      ; 3.730      ;
; -1.427 ; CondReg:stage2|ResOut[5]            ; ula:stage3|Rj[5]                     ; instruction[10] ; clock       ; 1.000        ; -1.638     ; 0.764      ;
; -1.072 ; instruction[10]                     ; ula:stage3|Ri[0]                     ; instruction[10] ; clock       ; 0.500        ; 1.808      ; 3.355      ;
; -0.934 ; instruction[10]                     ; ula:stage3|Xchg                      ; instruction[10] ; clock       ; 0.500        ; 1.811      ; 3.220      ;
; -0.867 ; instruction[10]                     ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 1.000        ; 1.808      ; 3.650      ;
; -0.788 ; instruction[10]                     ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 1.000        ; 1.808      ; 3.571      ;
; -0.779 ; instruction[10]                     ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 1.000        ; 1.808      ; 3.562      ;
; -0.700 ; instruction[10]                     ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 1.000        ; 1.808      ; 3.483      ;
; -0.691 ; instruction[10]                     ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 1.000        ; 1.808      ; 3.474      ;
; -0.640 ; instruction[10]                     ; ula:stage3|Rj[0]                     ; instruction[10] ; clock       ; 0.500        ; 1.811      ; 2.926      ;
; -0.640 ; instruction[10]                     ; ula:stage3|Rj[1]                     ; instruction[10] ; clock       ; 0.500        ; 1.811      ; 2.926      ;
; -0.640 ; instruction[10]                     ; ula:stage3|Rj[2]                     ; instruction[10] ; clock       ; 0.500        ; 1.811      ; 2.926      ;
; -0.640 ; instruction[10]                     ; ula:stage3|Rj[3]                     ; instruction[10] ; clock       ; 0.500        ; 1.811      ; 2.926      ;
; -0.640 ; instruction[10]                     ; ula:stage3|Rj[4]                     ; instruction[10] ; clock       ; 0.500        ; 1.811      ; 2.926      ;
; -0.640 ; instruction[10]                     ; ula:stage3|Rj[5]                     ; instruction[10] ; clock       ; 0.500        ; 1.811      ; 2.926      ;
; -0.640 ; instruction[10]                     ; ula:stage3|Rj[6]                     ; instruction[10] ; clock       ; 0.500        ; 1.811      ; 2.926      ;
; -0.640 ; instruction[10]                     ; ula:stage3|Rj[7]                     ; instruction[10] ; clock       ; 0.500        ; 1.811      ; 2.926      ;
; -0.618 ; Controle:stage|state.state2         ; ula:stage3|Rj[7]                     ; clock           ; clock       ; 1.000        ; -0.048     ; 1.565      ;
; -0.618 ; Controle:stage|state.state2         ; ula:stage3|Rj[6]                     ; clock           ; clock       ; 1.000        ; -0.048     ; 1.565      ;
; -0.618 ; Controle:stage|state.state2         ; ula:stage3|Rj[5]                     ; clock           ; clock       ; 1.000        ; -0.048     ; 1.565      ;
; -0.618 ; Controle:stage|state.state2         ; ula:stage3|Rj[4]                     ; clock           ; clock       ; 1.000        ; -0.048     ; 1.565      ;
; -0.618 ; Controle:stage|state.state2         ; ula:stage3|Rj[3]                     ; clock           ; clock       ; 1.000        ; -0.048     ; 1.565      ;
; -0.618 ; Controle:stage|state.state2         ; ula:stage3|Rj[2]                     ; clock           ; clock       ; 1.000        ; -0.048     ; 1.565      ;
; -0.618 ; Controle:stage|state.state2         ; ula:stage3|Rj[1]                     ; clock           ; clock       ; 1.000        ; -0.048     ; 1.565      ;
; -0.618 ; Controle:stage|state.state2         ; ula:stage3|Rj[0]                     ; clock           ; clock       ; 1.000        ; -0.048     ; 1.565      ;
; -0.612 ; instruction[10]                     ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 1.000        ; 1.808      ; 3.395      ;
; -0.603 ; instruction[10]                     ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 1.000        ; 1.808      ; 3.386      ;
; -0.592 ; BancodeRegistradores:stage0|R2s[0]  ; BancodeRegistradores:stage0|Rout1[0] ; clock           ; clock       ; 1.000        ; -0.048     ; 1.539      ;
; -0.563 ; BancodeRegistradores:stage0|R1s[3]  ; BancodeRegistradores:stage0|Rout[3]  ; clock           ; clock       ; 1.000        ; -0.051     ; 1.507      ;
; -0.558 ; BancodeRegistradores:stage0|R3s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 1.000        ; -0.051     ; 1.502      ;
; -0.556 ; BancodeRegistradores:stage0|R3s[6]  ; BancodeRegistradores:stage0|Rout[6]  ; clock           ; clock       ; 1.000        ; -0.051     ; 1.500      ;
; -0.521 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[6]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.465      ;
; -0.521 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R1s[4]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.465      ;
; -0.486 ; BancodeRegistradores:stage0|R3s[5]  ; BancodeRegistradores:stage0|Rout[5]  ; clock           ; clock       ; 1.000        ; -0.051     ; 1.430      ;
; -0.474 ; BancodeRegistradores:stage0|R1s[4]  ; BancodeRegistradores:stage0|Rout[4]  ; clock           ; clock       ; 1.000        ; -0.048     ; 1.421      ;
; -0.459 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 1.000        ; -0.048     ; 1.406      ;
; -0.456 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 1.000        ; -0.048     ; 1.403      ;
; -0.449 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[7]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.393      ;
; -0.449 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[6]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.393      ;
; -0.449 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[5]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.393      ;
; -0.449 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[4]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.393      ;
; -0.449 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[3]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.393      ;
; -0.449 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[2]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.393      ;
; -0.449 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[1]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.393      ;
; -0.449 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R0s[0]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.393      ;
; -0.445 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[7]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.389      ;
; -0.445 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[6]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.389      ;
; -0.445 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[5]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.389      ;
; -0.445 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[4]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.389      ;
; -0.445 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[3]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.389      ;
; -0.445 ; Controle:stage|state.state4         ; BancodeRegistradores:stage0|R2s[2]   ; clock           ; clock       ; 1.000        ; -0.051     ; 1.389      ;
+--------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Setup: 'instruction[10]'                                                                                                       ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                  ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; -1.491 ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; 0.500        ; 3.294      ; 4.593      ;
; -1.424 ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; 0.500        ; 3.413      ; 4.589      ;
; -1.395 ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; 0.500        ; 3.291      ; 4.588      ;
; -1.395 ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; 0.500        ; 3.290      ; 4.599      ;
; -1.395 ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; 0.500        ; 3.293      ; 4.597      ;
; -1.380 ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; 0.500        ; 3.294      ; 4.589      ;
; -1.370 ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; 0.500        ; 3.289      ; 4.573      ;
; -1.342 ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; 0.500        ; 3.240      ; 4.480      ;
; -1.319 ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; 0.500        ; 3.266      ; 4.499      ;
; -1.295 ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; 0.500        ; 3.243      ; 4.453      ;
; -1.264 ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; 0.500        ; 3.265      ; 4.438      ;
; -1.264 ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; 0.500        ; 3.235      ; 4.413      ;
; -1.254 ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; 0.500        ; 3.266      ; 4.418      ;
; -1.247 ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; 0.500        ; 3.265      ; 4.420      ;
; -1.237 ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; 0.500        ; 3.264      ; 4.415      ;
; -1.209 ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; 0.500        ; 3.237      ; 4.355      ;
; -1.056 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 1.417      ; 2.761      ;
; -0.989 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 1.536      ; 2.757      ;
; -0.960 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 1.416      ; 2.765      ;
; -0.960 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 1.413      ; 2.767      ;
; -0.960 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 1.414      ; 2.756      ;
; -0.945 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 1.417      ; 2.757      ;
; -0.935 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 1.412      ; 2.741      ;
; -0.907 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 1.363      ; 2.648      ;
; -0.884 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 1.389      ; 2.667      ;
; -0.860 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 1.366      ; 2.621      ;
; -0.829 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 1.358      ; 2.581      ;
; -0.829 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 1.388      ; 2.606      ;
; -0.819 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 1.389      ; 2.586      ;
; -0.812 ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 1.388      ; 2.588      ;
; -0.802 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 1.387      ; 2.583      ;
; -0.774 ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 1.360      ; 2.523      ;
; -0.658 ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; 1.000        ; 3.294      ; 4.260      ;
; -0.591 ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; 1.000        ; 3.413      ; 4.256      ;
; -0.562 ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; 1.000        ; 3.291      ; 4.255      ;
; -0.562 ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; 1.000        ; 3.290      ; 4.266      ;
; -0.562 ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; 1.000        ; 3.293      ; 4.264      ;
; -0.547 ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; 1.000        ; 3.294      ; 4.256      ;
; -0.537 ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; 1.000        ; 3.289      ; 4.240      ;
; -0.509 ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; 1.000        ; 3.240      ; 4.147      ;
; -0.486 ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; 1.000        ; 3.266      ; 4.166      ;
; -0.462 ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; 1.000        ; 3.243      ; 4.120      ;
; -0.431 ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; 1.000        ; 3.265      ; 4.105      ;
; -0.431 ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; 1.000        ; 3.235      ; 4.080      ;
; -0.421 ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; 1.000        ; 3.266      ; 4.085      ;
; -0.419 ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 1.389      ; 2.202      ;
; -0.414 ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; 1.000        ; 3.265      ; 4.087      ;
; -0.404 ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; 1.000        ; 3.264      ; 4.082      ;
; -0.376 ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; 1.000        ; 3.237      ; 4.022      ;
; -0.364 ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 1.388      ; 2.141      ;
; -0.325 ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 1.417      ; 2.030      ;
; -0.319 ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 1.389      ; 2.086      ;
; -0.317 ; ula:stage3|Rj[0]                     ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 1.366      ; 2.078      ;
; -0.305 ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 1.391      ; 2.084      ;
; -0.303 ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 1.387      ; 2.084      ;
; -0.302 ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 1.366      ; 2.046      ;
; -0.301 ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 1.000        ; 1.369      ; 2.065      ;
; -0.288 ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 1.361      ; 2.043      ;
; -0.284 ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 1.360      ; 2.033      ;
; -0.279 ; ula:stage3|Rj[4]                     ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 1.416      ; 2.084      ;
; -0.267 ; ula:stage3|Rj[5]                     ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 1.412      ; 2.073      ;
; -0.266 ; ula:stage3|Rj[7]                     ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 1.000        ; 1.389      ; 2.049      ;
; -0.259 ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 1.415      ; 2.068      ;
; -0.254 ; ula:stage3|Rj[1]                     ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 1.000        ; 1.360      ; 2.003      ;
; -0.244 ; ula:stage3|Rj[2]                     ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 1.000        ; 1.387      ; 2.025      ;
; -0.232 ; ula:stage3|Rj[6]                     ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 1.000        ; 1.358      ; 1.984      ;
; -0.214 ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 1.539      ; 1.985      ;
; -0.209 ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 1.000        ; 1.417      ; 2.008      ;
; -0.205 ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 1.000        ; 1.419      ; 2.013      ;
; -0.203 ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 1.416      ; 2.013      ;
; -0.197 ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 1.420      ; 2.012      ;
; -0.156 ; ula:stage3|Rj[3]                     ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 1.000        ; 1.413      ; 1.963      ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Hold: 'instruction[10]'                                                                                                        ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                  ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.090 ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 1.771      ; 1.721      ;
; 0.014  ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 1.640      ; 1.694      ;
; 0.014  ; BancodeRegistradores:stage0|Rout1[3] ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 1.644      ; 1.698      ;
; 0.016  ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 1.641      ; 1.697      ;
; 0.025  ; BancodeRegistradores:stage0|Rout1[4] ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 1.642      ; 1.707      ;
; 0.046  ; ula:stage3|Rj[3]                     ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 1.637      ; 1.723      ;
; 0.051  ; BancodeRegistradores:stage0|Rout1[5] ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 1.639      ; 1.730      ;
; 0.067  ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 1.641      ; 1.748      ;
; 0.099  ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 1.613      ; 1.752      ;
; 0.121  ; BancodeRegistradores:stage0|Rout1[6] ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 1.582      ; 1.743      ;
; 0.130  ; ula:stage3|Rj[6]                     ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 1.579      ; 1.749      ;
; 0.148  ; ula:stage3|Rj[1]                     ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 1.581      ; 1.769      ;
; 0.161  ; ula:stage3|Rj[5]                     ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 1.636      ; 1.837      ;
; 0.163  ; ula:stage3|Rj[2]                     ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 1.609      ; 1.812      ;
; 0.166  ; ula:stage3|Rj[4]                     ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 1.639      ; 1.845      ;
; 0.173  ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 1.588      ; 1.801      ;
; 0.188  ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 1.610      ; 1.838      ;
; 0.190  ; ula:stage3|Rj[7]                     ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 1.612      ; 1.842      ;
; 0.192  ; BancodeRegistradores:stage0|Rout1[1] ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 1.581      ; 1.813      ;
; 0.198  ; BancodeRegistradores:stage0|Rout1[0] ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 1.591      ; 1.829      ;
; 0.200  ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 1.611      ; 1.851      ;
; 0.201  ; BancodeRegistradores:stage0|Rout1[2] ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 1.609      ; 1.850      ;
; 0.246  ; ula:stage3|Rj[0]                     ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 1.588      ; 1.874      ;
; 0.251  ; BancodeRegistradores:stage0|Rout1[7] ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 1.612      ; 1.903      ;
; 0.345  ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; 0.000        ; 3.392      ; 3.737      ;
; 0.358  ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; 0.000        ; 3.420      ; 3.778      ;
; 0.359  ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; 0.000        ; 3.422      ; 3.781      ;
; 0.380  ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; 0.000        ; 3.421      ; 3.801      ;
; 0.384  ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; 0.000        ; 3.579      ; 3.963      ;
; 0.388  ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; 0.000        ; 3.390      ; 3.778      ;
; 0.400  ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; 0.000        ; 3.396      ; 3.796      ;
; 0.405  ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; 0.000        ; 3.421      ; 3.826      ;
; 0.425  ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; 0.000        ; 3.399      ; 3.824      ;
; 0.463  ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; 0.000        ; 3.447      ; 3.910      ;
; 0.468  ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; 0.000        ; 3.423      ; 3.891      ;
; 0.479  ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; 0.000        ; 3.452      ; 3.931      ;
; 0.482  ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; 0.000        ; 3.449      ; 3.931      ;
; 0.487  ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; 0.000        ; 3.448      ; 3.935      ;
; 0.495  ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; 0.000        ; 3.450      ; 3.945      ;
; 0.497  ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; 0.000        ; 3.452      ; 3.949      ;
; 0.605  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 1.581      ; 2.226      ;
; 0.618  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 1.609      ; 2.267      ;
; 0.619  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[2] ; clock           ; instruction[10] ; 0.000        ; 1.611      ; 2.270      ;
; 0.640  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 1.610      ; 2.290      ;
; 0.644  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 1.768      ; 2.452      ;
; 0.648  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[6] ; clock           ; instruction[10] ; 0.000        ; 1.579      ; 2.267      ;
; 0.660  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 1.585      ; 2.285      ;
; 0.665  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 1.610      ; 2.315      ;
; 0.685  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[0] ; clock           ; instruction[10] ; 0.000        ; 1.588      ; 2.313      ;
; 0.723  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 1.636      ; 2.399      ;
; 0.728  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[7] ; clock           ; instruction[10] ; 0.000        ; 1.612      ; 2.380      ;
; 0.739  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 1.641      ; 2.420      ;
; 0.742  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[5] ; clock           ; instruction[10] ; 0.000        ; 1.638      ; 2.420      ;
; 0.747  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[3] ; clock           ; instruction[10] ; 0.000        ; 1.637      ; 2.424      ;
; 0.755  ; ula:stage3|Xchg                      ; CondReg:stage5|ResOut[4] ; clock           ; instruction[10] ; 0.000        ; 1.639      ; 2.434      ;
; 0.757  ; ula:stage3|Xchg                      ; CondReg:stage2|ResOut[1] ; clock           ; instruction[10] ; 0.000        ; 1.641      ; 2.438      ;
; 1.134  ; instruction[10]                      ; CondReg:stage5|ResOut[1] ; instruction[10] ; instruction[10] ; -0.500       ; 3.392      ; 4.046      ;
; 1.147  ; instruction[10]                      ; CondReg:stage5|ResOut[2] ; instruction[10] ; instruction[10] ; -0.500       ; 3.420      ; 4.087      ;
; 1.148  ; instruction[10]                      ; CondReg:stage2|ResOut[2] ; instruction[10] ; instruction[10] ; -0.500       ; 3.422      ; 4.090      ;
; 1.169  ; instruction[10]                      ; CondReg:stage2|ResOut[6] ; instruction[10] ; instruction[10] ; -0.500       ; 3.421      ; 4.110      ;
; 1.173  ; instruction[10]                      ; CondReg:stage2|ResOut[4] ; instruction[10] ; instruction[10] ; -0.500       ; 3.579      ; 4.272      ;
; 1.177  ; instruction[10]                      ; CondReg:stage5|ResOut[6] ; instruction[10] ; instruction[10] ; -0.500       ; 3.390      ; 4.087      ;
; 1.189  ; instruction[10]                      ; CondReg:stage2|ResOut[0] ; instruction[10] ; instruction[10] ; -0.500       ; 3.396      ; 4.105      ;
; 1.194  ; instruction[10]                      ; CondReg:stage2|ResOut[7] ; instruction[10] ; instruction[10] ; -0.500       ; 3.421      ; 4.135      ;
; 1.214  ; instruction[10]                      ; CondReg:stage5|ResOut[0] ; instruction[10] ; instruction[10] ; -0.500       ; 3.399      ; 4.133      ;
; 1.252  ; instruction[10]                      ; CondReg:stage5|ResOut[5] ; instruction[10] ; instruction[10] ; -0.500       ; 3.447      ; 4.219      ;
; 1.257  ; instruction[10]                      ; CondReg:stage5|ResOut[7] ; instruction[10] ; instruction[10] ; -0.500       ; 3.423      ; 4.200      ;
; 1.268  ; instruction[10]                      ; CondReg:stage2|ResOut[3] ; instruction[10] ; instruction[10] ; -0.500       ; 3.452      ; 4.240      ;
; 1.271  ; instruction[10]                      ; CondReg:stage2|ResOut[5] ; instruction[10] ; instruction[10] ; -0.500       ; 3.449      ; 4.240      ;
; 1.276  ; instruction[10]                      ; CondReg:stage5|ResOut[3] ; instruction[10] ; instruction[10] ; -0.500       ; 3.448      ; 4.244      ;
; 1.284  ; instruction[10]                      ; CondReg:stage5|ResOut[4] ; instruction[10] ; instruction[10] ; -0.500       ; 3.450      ; 4.254      ;
; 1.286  ; instruction[10]                      ; CondReg:stage2|ResOut[1] ; instruction[10] ; instruction[10] ; -0.500       ; 3.452      ; 4.258      ;
+--------+--------------------------------------+--------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV -40C Model Hold: 'clock'                                                                                                                        ;
+-------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                              ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.205 ; Controle:stage|state.state3         ; Controle:stage|state.state4          ; clock           ; clock       ; 0.000        ; 0.119      ; 0.452      ;
; 0.278 ; ula:stage3|Xchg                     ; ula:stage3|Xchg                      ; clock           ; clock       ; 0.000        ; 0.048      ; 0.454      ;
; 0.310 ; Controle:stage|state.state0         ; Controle:stage|state.state1          ; clock           ; clock       ; 0.000        ; 0.011      ; 0.449      ;
; 0.317 ; Controle:stage|state.state4         ; Controle:stage|state.state0          ; clock           ; clock       ; 0.000        ; 0.048      ; 0.493      ;
; 0.414 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[4]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.590      ;
; 0.416 ; Controle:stage|state.state1         ; Controle:stage|state.state2          ; clock           ; clock       ; 0.000        ; 0.119      ; 0.663      ;
; 0.416 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[0]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.592      ;
; 0.483 ; BancodeRegistradores:stage0|R3s[2]  ; BancodeRegistradores:stage0|Rout1[2] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.659      ;
; 0.485 ; BancodeRegistradores:stage0|R1s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.661      ;
; 0.490 ; BancodeRegistradores:stage0|R2s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.666      ;
; 0.491 ; BancodeRegistradores:stage0|R2s[6]  ; BancodeRegistradores:stage0|Rout[6]  ; clock           ; clock       ; 0.000        ; 0.048      ; 0.667      ;
; 0.493 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[2]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.669      ;
; 0.497 ; BancodeRegistradores:stage0|Rout[6] ; ula:stage3|Ri[6]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.673      ;
; 0.498 ; Controle:stage|state.state2         ; ula:stage3|Xchg                      ; clock           ; clock       ; 0.000        ; 0.048      ; 0.674      ;
; 0.503 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[1]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.679      ;
; 0.508 ; ula:stage3|Ri[4]                    ; BancodeRegistradores:stage0|R2s[4]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.684      ;
; 0.512 ; ula:stage3|Ri[0]                    ; BancodeRegistradores:stage0|R2s[0]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.688      ;
; 0.513 ; ula:stage3|Ri[1]                    ; BancodeRegistradores:stage0|R2s[1]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.689      ;
; 0.537 ; BancodeRegistradores:stage0|R3s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.045      ; 0.710      ;
; 0.539 ; Controle:stage|state.state2         ; Controle:stage|state.state3          ; clock           ; clock       ; 0.000        ; 0.011      ; 0.678      ;
; 0.558 ; BancodeRegistradores:stage0|R1s[1]  ; BancodeRegistradores:stage0|Rout1[1] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.734      ;
; 0.561 ; BancodeRegistradores:stage0|R0s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.737      ;
; 0.565 ; BancodeRegistradores:stage0|Rout[7] ; ula:stage3|Rj[7]                     ; clock           ; clock       ; 0.000        ; 0.051      ; 0.744      ;
; 0.568 ; BancodeRegistradores:stage0|R2s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.744      ;
; 0.569 ; BancodeRegistradores:stage0|R0s[0]  ; BancodeRegistradores:stage0|Rout1[0] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.745      ;
; 0.570 ; BancodeRegistradores:stage0|Rout[3] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.746      ;
; 0.572 ; ula:stage3|Ri[3]                    ; BancodeRegistradores:stage0|R2s[3]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.748      ;
; 0.575 ; BancodeRegistradores:stage0|R2s[5]  ; BancodeRegistradores:stage0|Rout1[5] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.751      ;
; 0.575 ; BancodeRegistradores:stage0|R2s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.048      ; 0.751      ;
; 0.576 ; ula:stage3|Ri[5]                    ; BancodeRegistradores:stage0|R2s[5]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.752      ;
; 0.580 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R2s[2]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.756      ;
; 0.592 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R2s[6]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.768      ;
; 0.592 ; BancodeRegistradores:stage0|Rout[5] ; ula:stage3|Ri[5]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.768      ;
; 0.612 ; instruction[10]                     ; ula:stage3|Ri[5]                     ; instruction[10] ; clock       ; 0.000        ; 1.874      ; 2.654      ;
; 0.613 ; BancodeRegistradores:stage0|R3s[1]  ; BancodeRegistradores:stage0|Rout1[1] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.789      ;
; 0.617 ; BancodeRegistradores:stage0|R0s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.793      ;
; 0.619 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R0s[6]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.795      ;
; 0.619 ; BancodeRegistradores:stage0|R2s[4]  ; BancodeRegistradores:stage0|Rout[4]  ; clock           ; clock       ; 0.000        ; 0.048      ; 0.795      ;
; 0.624 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R0s[2]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.800      ;
; 0.634 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R1s[6]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.810      ;
; 0.634 ; ula:stage3|Ri[0]                    ; BancodeRegistradores:stage0|R0s[0]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.810      ;
; 0.634 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[5]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.810      ;
; 0.635 ; ula:stage3|Ri[4]                    ; BancodeRegistradores:stage0|R1s[4]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.811      ;
; 0.635 ; ula:stage3|Ri[1]                    ; BancodeRegistradores:stage0|R0s[1]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.811      ;
; 0.635 ; instruction[10]                     ; ula:stage3|Rj[0]                     ; instruction[10] ; clock       ; 0.000        ; 1.877      ; 2.680      ;
; 0.635 ; instruction[10]                     ; ula:stage3|Rj[1]                     ; instruction[10] ; clock       ; 0.000        ; 1.877      ; 2.680      ;
; 0.635 ; instruction[10]                     ; ula:stage3|Rj[2]                     ; instruction[10] ; clock       ; 0.000        ; 1.877      ; 2.680      ;
; 0.635 ; instruction[10]                     ; ula:stage3|Rj[3]                     ; instruction[10] ; clock       ; 0.000        ; 1.877      ; 2.680      ;
; 0.635 ; instruction[10]                     ; ula:stage3|Rj[4]                     ; instruction[10] ; clock       ; 0.000        ; 1.877      ; 2.680      ;
; 0.635 ; instruction[10]                     ; ula:stage3|Rj[5]                     ; instruction[10] ; clock       ; 0.000        ; 1.877      ; 2.680      ;
; 0.635 ; instruction[10]                     ; ula:stage3|Rj[6]                     ; instruction[10] ; clock       ; 0.000        ; 1.877      ; 2.680      ;
; 0.635 ; instruction[10]                     ; ula:stage3|Rj[7]                     ; instruction[10] ; clock       ; 0.000        ; 1.877      ; 2.680      ;
; 0.637 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[1]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.813      ;
; 0.645 ; BancodeRegistradores:stage0|Rout[5] ; ula:stage3|Rj[5]                     ; clock           ; clock       ; 0.000        ; 0.051      ; 0.824      ;
; 0.650 ; BancodeRegistradores:stage0|R2s[7]  ; BancodeRegistradores:stage0|Rout[7]  ; clock           ; clock       ; 0.000        ; 0.048      ; 0.826      ;
; 0.660 ; BancodeRegistradores:stage0|R2s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.836      ;
; 0.665 ; instruction[10]                     ; ula:stage3|Ri[1]                     ; instruction[10] ; clock       ; 0.000        ; 1.874      ; 2.707      ;
; 0.667 ; instruction[10]                     ; ula:stage3|Ri[3]                     ; instruction[10] ; clock       ; 0.000        ; 1.874      ; 2.709      ;
; 0.675 ; BancodeRegistradores:stage0|R3s[4]  ; BancodeRegistradores:stage0|Rout1[4] ; clock           ; clock       ; 0.000        ; 0.045      ; 0.848      ;
; 0.676 ; instruction[10]                     ; ula:stage3|Ri[0]                     ; instruction[10] ; clock       ; 0.000        ; 1.874      ; 2.718      ;
; 0.677 ; instruction[10]                     ; ula:stage3|Ri[7]                     ; instruction[10] ; clock       ; 0.000        ; 1.874      ; 2.719      ;
; 0.682 ; BancodeRegistradores:stage0|R3s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.045      ; 0.855      ;
; 0.684 ; instruction[10]                     ; ula:stage3|Ri[2]                     ; instruction[10] ; clock       ; 0.000        ; 1.874      ; 2.726      ;
; 0.693 ; instruction[10]                     ; ula:stage3|Ri[4]                     ; instruction[10] ; clock       ; 0.000        ; 1.874      ; 2.735      ;
; 0.694 ; BancodeRegistradores:stage0|R0s[0]  ; BancodeRegistradores:stage0|Rout[0]  ; clock           ; clock       ; 0.000        ; 0.048      ; 0.870      ;
; 0.696 ; BancodeRegistradores:stage0|R2s[5]  ; BancodeRegistradores:stage0|Rout[5]  ; clock           ; clock       ; 0.000        ; 0.048      ; 0.872      ;
; 0.697 ; BancodeRegistradores:stage0|R1s[6]  ; BancodeRegistradores:stage0|Rout1[6] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.873      ;
; 0.699 ; ula:stage3|Ri[3]                    ; BancodeRegistradores:stage0|R0s[3]   ; clock           ; clock       ; 0.000        ; 0.048      ; 0.875      ;
; 0.701 ; BancodeRegistradores:stage0|R0s[5]  ; BancodeRegistradores:stage0|Rout1[5] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.877      ;
; 0.701 ; instruction[10]                     ; ula:stage3|Xchg                      ; instruction[10] ; clock       ; 0.000        ; 1.877      ; 2.746      ;
; 0.703 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Rj[2]                     ; clock           ; clock       ; 0.000        ; 0.051      ; 0.882      ;
; 0.703 ; BancodeRegistradores:stage0|R1s[1]  ; BancodeRegistradores:stage0|Rout[1]  ; clock           ; clock       ; 0.000        ; 0.045      ; 0.876      ;
; 0.706 ; BancodeRegistradores:stage0|R1s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.045      ; 0.879      ;
; 0.707 ; BancodeRegistradores:stage0|R3s[7]  ; BancodeRegistradores:stage0|Rout1[7] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.883      ;
; 0.707 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R1s[2]   ; clock           ; clock       ; 0.000        ; 0.051      ; 0.886      ;
; 0.708 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[6]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.884      ;
; 0.709 ; BancodeRegistradores:stage0|Rout[6] ; ula:stage3|Rj[6]                     ; clock           ; clock       ; 0.000        ; 0.051      ; 0.888      ;
; 0.710 ; ula:stage3|Ri[2]                    ; BancodeRegistradores:stage0|R3s[2]   ; clock           ; clock       ; 0.000        ; 0.051      ; 0.889      ;
; 0.711 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[2]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.887      ;
; 0.712 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Rj[4]                     ; clock           ; clock       ; 0.000        ; 0.051      ; 0.891      ;
; 0.713 ; ula:stage3|Ri[6]                    ; BancodeRegistradores:stage0|R3s[6]   ; clock           ; clock       ; 0.000        ; 0.051      ; 0.892      ;
; 0.714 ; BancodeRegistradores:stage0|Rout[2] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.890      ;
; 0.717 ; BancodeRegistradores:stage0|Rout[6] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.893      ;
; 0.718 ; BancodeRegistradores:stage0|Rout[4] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.894      ;
; 0.721 ; BancodeRegistradores:stage0|Rout[0] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.897      ;
; 0.724 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[2]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.900      ;
; 0.731 ; BancodeRegistradores:stage0|R1s[7]  ; BancodeRegistradores:stage0|Rout1[7] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.907      ;
; 0.734 ; BancodeRegistradores:stage0|Rout[1] ; ula:stage3|Ri[3]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.910      ;
; 0.741 ; BancodeRegistradores:stage0|R0s[2]  ; BancodeRegistradores:stage0|Rout[2]  ; clock           ; clock       ; 0.000        ; 0.048      ; 0.917      ;
; 0.741 ; BancodeRegistradores:stage0|Rout[7] ; ula:stage3|Ri[7]                     ; clock           ; clock       ; 0.000        ; 0.048      ; 0.917      ;
; 0.746 ; BancodeRegistradores:stage0|R2s[3]  ; BancodeRegistradores:stage0|Rout[3]  ; clock           ; clock       ; 0.000        ; 0.048      ; 0.922      ;
; 0.749 ; instruction[10]                     ; ula:stage3|Ri[6]                     ; instruction[10] ; clock       ; 0.000        ; 1.874      ; 2.791      ;
; 0.756 ; BancodeRegistradores:stage0|R1s[5]  ; BancodeRegistradores:stage0|Rout1[5] ; clock           ; clock       ; 0.000        ; 0.045      ; 0.929      ;
; 0.756 ; BancodeRegistradores:stage0|R1s[5]  ; BancodeRegistradores:stage0|Rout[5]  ; clock           ; clock       ; 0.000        ; 0.045      ; 0.929      ;
; 0.761 ; BancodeRegistradores:stage0|R0s[7]  ; BancodeRegistradores:stage0|Rout[7]  ; clock           ; clock       ; 0.000        ; 0.048      ; 0.937      ;
; 0.764 ; BancodeRegistradores:stage0|R3s[7]  ; BancodeRegistradores:stage0|Rout[7]  ; clock           ; clock       ; 0.000        ; 0.045      ; 0.937      ;
; 0.765 ; BancodeRegistradores:stage0|R1s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.045      ; 0.938      ;
; 0.774 ; BancodeRegistradores:stage0|R0s[2]  ; BancodeRegistradores:stage0|Rout1[2] ; clock           ; clock       ; 0.000        ; 0.051      ; 0.953      ;
; 0.776 ; BancodeRegistradores:stage0|R0s[3]  ; BancodeRegistradores:stage0|Rout1[3] ; clock           ; clock       ; 0.000        ; 0.048      ; 0.952      ;
; 0.786 ; BancodeRegistradores:stage0|R0s[7]  ; BancodeRegistradores:stage0|Rout1[7] ; clock           ; clock       ; 0.000        ; 0.051      ; 0.965      ;
+-------+-------------------------------------+--------------------------------------+-----------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1000mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -6.542   ; -0.090 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -6.542   ; 0.205  ; N/A      ; N/A     ; -3.000              ;
;  instruction[10] ; -2.675   ; -0.090 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -193.653 ; -0.09  ; 0.0      ; 0.0     ; -129.41             ;
;  clock           ; -156.390 ; 0.000  ; N/A      ; N/A     ; -126.410            ;
;  instruction[10] ; -37.263  ; -0.090 ; N/A      ; N/A     ; -3.000              ;
+------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Riout[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Riout[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Riout[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Riout[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Riout[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Riout[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Riout[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Riout[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rjout[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rjout[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rjout[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rjout[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rjout[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rjout[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rjout[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Rjout[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[10]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[11]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[12]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; instruction[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1000mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Riout[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Riout[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.34 V              ; -0.00677 V          ; 0.209 V                              ; 0.085 V                              ; 2.63e-09 s                  ; 2.52e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.34 V             ; -0.00677 V         ; 0.209 V                             ; 0.085 V                             ; 2.63e-09 s                 ; 2.52e-09 s                 ; No                        ; Yes                       ;
; Riout[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Riout[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Riout[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Riout[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Riout[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Riout[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Rjout[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Rjout[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Rjout[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Rjout[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Rjout[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.34 V              ; -0.00677 V          ; 0.209 V                              ; 0.085 V                              ; 2.63e-09 s                  ; 2.52e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.34 V             ; -0.00677 V         ; 0.209 V                             ; 0.085 V                             ; 2.63e-09 s                 ; 2.52e-09 s                 ; No                        ; Yes                       ;
; Rjout[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Rjout[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; Rjout[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.3e-09 V                    ; 2.38 V              ; -0.0196 V           ; 0.253 V                              ; 0.056 V                              ; 5.33e-10 s                  ; 5.88e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.3e-09 V                   ; 2.38 V             ; -0.0196 V          ; 0.253 V                             ; 0.056 V                             ; 5.33e-10 s                 ; 5.88e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.44e-10 V                   ; 2.4 V               ; -0.0331 V           ; 0.123 V                              ; 0.042 V                              ; 4.49e-10 s                  ; 3.4e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 9.44e-10 V                  ; 2.4 V              ; -0.0331 V          ; 0.123 V                             ; 0.042 V                             ; 4.49e-10 s                 ; 3.4e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.69e-09 V                   ; 2.39 V              ; -0.00845 V          ; 0.21 V                               ; 0.019 V                              ; 5.04e-10 s                  ; 6.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.69e-09 V                  ; 2.39 V             ; -0.00845 V         ; 0.21 V                              ; 0.019 V                             ; 5.04e-10 s                 ; 6.97e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1000mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Riout[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Riout[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.33 V              ; -0.00268 V          ; 0.144 V                              ; 0.076 V                              ; 3.59e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.33 V             ; -0.00268 V         ; 0.144 V                             ; 0.076 V                             ; 3.59e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; Riout[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Riout[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Riout[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Riout[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Riout[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Riout[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Rjout[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Rjout[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Rjout[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Rjout[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Rjout[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.33 V              ; -0.00268 V          ; 0.144 V                              ; 0.076 V                              ; 3.59e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.33 V             ; -0.00268 V         ; 0.144 V                             ; 0.076 V                             ; 3.59e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; Rjout[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Rjout[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; Rjout[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.49e-06 V                   ; 2.35 V              ; -0.00879 V          ; 0.121 V                              ; 0.043 V                              ; 8.57e-10 s                  ; 8.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.49e-06 V                  ; 2.35 V             ; -0.00879 V         ; 0.121 V                             ; 0.043 V                             ; 8.57e-10 s                 ; 8.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-06 V                   ; 2.35 V              ; -0.00904 V          ; 0.081 V                              ; 0.036 V                              ; 5.52e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-06 V                  ; 2.35 V             ; -0.00904 V         ; 0.081 V                             ; 0.036 V                             ; 5.52e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-06 V                   ; 2.35 V              ; -0.009 V            ; 0.092 V                              ; 0.061 V                              ; 7.37e-10 s                  ; 1.03e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-06 V                  ; 2.35 V             ; -0.009 V           ; 0.092 V                             ; 0.061 V                             ; 7.37e-10 s                 ; 1.03e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1000mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Riout[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Riout[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.65 V              ; -0.013 V            ; 0.244 V                              ; 0.167 V                              ; 2.2e-09 s                   ; 2.14e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.65 V             ; -0.013 V           ; 0.244 V                             ; 0.167 V                             ; 2.2e-09 s                  ; 2.14e-09 s                 ; No                        ; Yes                       ;
; Riout[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Riout[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Riout[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Riout[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Riout[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Riout[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Rjout[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Rjout[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Rjout[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Rjout[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Rjout[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.65 V              ; -0.013 V            ; 0.244 V                              ; 0.167 V                              ; 2.2e-09 s                   ; 2.14e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.65 V             ; -0.013 V           ; 0.244 V                             ; 0.167 V                             ; 2.2e-09 s                  ; 2.14e-09 s                 ; No                        ; Yes                       ;
; Rjout[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Rjout[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; Rjout[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.42e-09 V                   ; 2.73 V              ; -0.0323 V           ; 0.217 V                              ; 0.135 V                              ; 4.77e-10 s                  ; 4.8e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.42e-09 V                  ; 2.73 V             ; -0.0323 V          ; 0.217 V                             ; 0.135 V                             ; 4.77e-10 s                 ; 4.8e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.99e-09 V                   ; 2.74 V              ; -0.0797 V           ; 0.232 V                              ; 0.136 V                              ; 2.85e-10 s                  ; 2.8e-10 s                   ; Yes                        ; Yes                        ; 2.62 V                      ; 1.99e-09 V                  ; 2.74 V             ; -0.0797 V          ; 0.232 V                             ; 0.136 V                             ; 2.85e-10 s                 ; 2.8e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.08e-09 V                   ; 2.72 V              ; -0.0195 V           ; 0.179 V                              ; 0.077 V                              ; 4.68e-10 s                  ; 6.13e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.08e-09 V                  ; 2.72 V             ; -0.0195 V          ; 0.179 V                             ; 0.077 V                             ; 4.68e-10 s                 ; 6.13e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------+
; Setup Transfers                                                               ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; clock           ; clock           ; 211      ; 0        ; 0        ; 0        ;
; instruction[10] ; clock           ; 113      ; 61       ; 0        ; 0        ;
; clock           ; instruction[10] ; 40       ; 0        ; 0        ; 0        ;
; instruction[10] ; instruction[10] ; 16       ; 16       ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Hold Transfers                                                                ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; clock           ; clock           ; 211      ; 0        ; 0        ; 0        ;
; instruction[10] ; clock           ; 113      ; 61       ; 0        ; 0        ;
; clock           ; instruction[10] ; 40       ; 0        ; 0        ; 0        ;
; instruction[10] ; instruction[10] ; 16       ; 16       ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 170   ; 170  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+--------------------------------------------------------+
; Clock Status Summary                                   ;
+-----------------+-----------------+------+-------------+
; Target          ; Clock           ; Type ; Status      ;
+-----------------+-----------------+------+-------------+
; clock           ; clock           ; Base ; Constrained ;
; instruction[10] ; instruction[10] ; Base ; Constrained ;
+-----------------+-----------------+------+-------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; instruction[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Riout[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; Input Port      ; Comment                                                                              ;
+-----------------+--------------------------------------------------------------------------------------+
; instruction[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; instruction[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Riout[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Riout[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rjout[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition
    Info: Processing started: Thu Oct 26 20:57:47 2017
Info: Command: quartus_sta Projeto_Final -c Projeto_Final
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Projeto_Final.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name instruction[10] instruction[10]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1000mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.542
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.542            -156.390 clock 
    Info (332119):    -2.675             -37.263 instruction[10] 
Info (332146): Worst-case hold slack is -0.041
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.041              -0.041 instruction[10] 
    Info (332119):     0.411               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.410 clock 
    Info (332119):    -3.000              -3.000 instruction[10] 
Info: Analyzing Slow 1000mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.020
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.020            -146.025 clock 
    Info (332119):    -2.555             -36.112 instruction[10] 
Info (332146): Worst-case hold slack is 0.050
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.050               0.000 instruction[10] 
    Info (332119):     0.416               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.410 clock 
    Info (332119):    -3.000              -3.000 instruction[10] 
Info: Analyzing Fast 1000mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.174             -57.611 clock 
    Info (332119):    -1.491             -21.281 instruction[10] 
Info (332146): Worst-case hold slack is -0.090
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.090              -0.090 instruction[10] 
    Info (332119):     0.205               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.410 clock 
    Info (332119):    -3.000              -3.000 instruction[10] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 662 megabytes
    Info: Processing ended: Thu Oct 26 20:57:49 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


